FR 2413666 A1 19790727 FR 7739487 A 19771228 La présente invention concerne des appareils sonar et, plus particulièrement, un procédé pour former des voies c'est-à-dire pour grouper les signaux provenant d'une direction déterminée par rapport au sonar ainsi que des installations pour la mise en oeuvre d'un tel procédé Une antenne d'un appareil sonar est par exemple constitué d'un certain nombre d'hydrophones non directifs disposés suivant une géométrie donnée, par exemple suivant un réseau linéaire, plan, circulaire, cylindrique, sphérique, en étoile ou autres. Dans ce réseau, le signal reçu par un hydrophone correspond, avec un certain retard, à celui reçu par un hydrophone adjacent un certain temps auparavant. Ce temps de retard correspond au temps mis par l'onde du signal pour traverser l'espace séparant, dans la direction de propagation, deux hydrophones adjacents.On coaprend que ce retard est d'autant plus faible que l'angle d'incidence de l'onde par rapport b la normale au réseau est Fetit et que retard est fixe pour un angle d'incidence donné. Il en résulte donc que si l'on fait subir aux signaux reçus au même instant sur Joebydrophonesd'un réseau un retard déterminé fixe élémentaire ou un multiple entier de ce retard élémentaire, > on obtiendra au même instant des signaux correspondant à une même onde ayant un angle d'incidence correspondant au retard introduit. Ce groupe de signaux retardés correspondant à une même onde constitue une voie sonar. Pour une autre valeur du retard , on aura un autre angle d'incidence et donc une autre direction d'où il en résultera une autre voie sonar. On peut introduire ce retard à l'aide de lignes à retard mais un tel système conduit à utiliser un matériel volumineux et coûteux. On peut également introduire ce retard par une correction de phase mais ceci ne peut être mis en oeuvre que dans le cas d'appareils sonar à bande très étroite . On a également proposé de combiner une correction par lignes à retard et une correction de phase, mais une telle combinaison n'est adaptée que pour certaines largeurs de bande de l'appareil sonar et est en outre imprécise. Enfin, on a proposé un procédé dit de suréchantillonnage qui consiste à échantillonner les signaux fournis par l'ensemble des hydrophones à une fréquence qui correspond au plus faible angle d'incidence e min que l'on désire détecter. On comprend en effet que plus l'angle d'incidence est petit, plus le temps de propagation ou le retard entre les signaux apparaissant sur deux capteurs successifs est faible, ce qui signifie que l'on devra explorer les signaux de sortie des capteurs plus rapidement pour être capable de reconstituer le signal reçu dans la direction déterminée par cet angle d'incidence e min.La fréquence d'échantillonnage maximum f e max correspondant à l'angle dtinci- dence 9 min est donnée par C , formule dans laquelle dsin9min C est la vitesse de propagation des ondes et d est la distance séparant deux coeurs successifs. Dans ce procédé, l'utilisation de tous les échantillons d'un cycle d'exploration permettra de déterminer le signal de la voie correspondant à l'angle d'incidence e min . Dans un tel procédé , comme la fréquence d'échantillonnage est élevée, il en est de même du nombre des échantillons, ce qui pose des problèmes de transmission entre le réseau d'hydrophoneset l'unité de traitement des échantillons prévus pour former les voies. Un but de l'invention est de mettre en oeuvre un procédé de formation de voies du type à échantillonnage qui ne présente pas les inconvénients des procédés précités, en particulier les inconvénients du procédé dit de suréchantillonnage. Un autre but de la présente invention est de mettre en oeuvre un procédé de formation des voies du type à échantillonnage qui puisse être utilisé pour des appareils sonar ayant des largeurs de bande quelconques et qui permette d'obtenir la directivité et la précision désirées. Un autre but de la présente invention est de mettre en oeuvre un procédé du type à échaWtillonnage à l'aide d'une installation composée d'éléments banalisés réalisés en circuits numériques dont la structure est adaptable en fonction des spécifications demandées. Selon la présente invention, un procédé de formation des voies dans un appareil sonar à partir des signaux fournis par une pluralité de capteurs non directifs consiste - à échantillonner les signaux de sortie des capteurs à une fré quence appropriée au moins égale à deux fois la fréquence de coupure maximum desdits capteurs mais inférieure à la fréquence de suréchantillonnage f e max - à coder l'amplitude desdits échantillons en signaux numériques; - à interpoler les signaux numériques de manière à obtenir un nombre de signaux numériques interpolés supérieur au nombre d'échantillons; - à enregistrer dans une mémoire les signaux numériques interpo lés correspondant à au moins un cycle d'échantillonnage - à lire la mémoire suivant une séquence déterminée de manière à obtenir des groupes de signaux correspondant à une voie dé terminée ; et - à pondérer les signaux des différents groupes à l'aide de coef ficients de pondération correspondant à la direction de la voie à former. L'installation pour la mise en oeuvre du procédé suivant la présente invention comprend un circuit d'échantillonnage et de codage analogique-numérique , un circuit interpolateur recevant les signaux numériques représentatifs de l'ampli t'ide des échantillons, une mémoire pour enregistrer les signaux numériques interpolés, ladite mémoire et ses circuits d'enregis trient et de lecture étant prévus de manière à permettre l'enregistrement cyclique des signaux numériques interpolés et leur lecture aléatoire, et un circuit de pondération auquel sont appli qués les signaux numériques lus correspondant à une voie déterminée. Selon la présente invention, le circuit interpolateur est composé de filtres interpolateurs demi-bande connectés on série tandis que le circuit de pondération des signaux numériques lus est constitué d'un filtre ayant la même structure que les filtres interpolateurs demi-bande. Les filtres ne diffèrent entre eux que par l valeurs des coefficients de pondération. La présente invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation particulière donnée à titre d'exemple et représentée au dessin annexé dans lequel La figure 1 est un diagramme illustrant un réseau linéaire de capteurs non directifs ; La figure 2 est un schéma fonctionnel d'une installation de formation des voies dans un appareil sonar selon la présente invention La figure 3 est un schéma fonctionnel d'un filtre interpolateur demi-bande selon la présente invention. Le réseau linéaire de la figure 1 comprend N capteurs hydrophones non directifsC1,C2,C3,C4,C5..Ci...CN rece vant des ondes dont les surfaces sont S1, S2, S3 Si ... SN. La normale aux surfaces d'onde fait un angle id avec le réseau d'hydrophones et un angle complémentaire 9o avec la normale au réseau. Comme on l'a signalé dans le préambule, le signal de voie V90 correspondant à l'angle d'incidence 9o s'obtient par une combinaison linéaire des signaux de sortie des capteurs convenablement retardés équation dans laquelle - Ei(t) est le signal reçu par le capteur i à l'instant t, - Ai est un coefficient de pondération du signal de sortie du cap teur i qui dépend de la surface d'onde incidente et du diagram me de directivité souhaité - 2i = ki Z est le retard introduit sur le signal de sortie du capteur i, -R5 étant le retard élémentaire entre les signaux de deux capteurs successifs, c'est-à-dire égal à # = d sin ## (d étant la dis C tance entre deux capteurs successifs et C la vitesse du son). On comprend que pour obtenir un autre signal de voie, il faille introduire un retard différent correspondant à la valeur de l'angle d'incidence et, éventuellement, des coefficients de pondération Ai différents. Pour obtenir ces différentes voies, l'invention propose d'utiliser le circuit de la figure 2. Dans le circuit de cette figure 2, les signaux de sortie des capteurs hydrophones non directifs Cl > C2...Ci...CN sont appliqués respectivement à des portes d'échantillonnage P1, P2. Pi.. .PN dont l'ouverture est commandée par des signaux d'échantillonnage El, E2,...Ei...EN fournis par un circuit de base de temps ou circuit horloge 11. Dans le cas de capteurs hydrophones du type passe-bas de bande passante fc la fréquence de répétition fc des impulsions d'échantillonnage E sera au moins égale à 2fc conformément au théorème de Shanon . Les échantillons successifs fournis par les portes d'échantillonnage sont appliqués à un circuit de codage 13 par l'intermédiaire d'une porte OU 12. Le circuit de codage 13 est un convertisseur analogique-numérique qui, pour chaque échantillon fourni par les portes d'échantillonnage, fournit un mot binaire à n chiHies*Ces mots binaires à n chiffes sont appliqués par l'intermédiaire d'un faisceau de conducteun 14 à un circuit d'interpolation 35. Ce circuit d'interpolation 35 a pour but d'élaborer, à partir des échantillons binaires,des échantillons binaires addionnels qui sont nécessaires pour former les signaux des différentes voies. Selon la présente invention, ce circuit d'interpolation 35 est constitué de filtres interpolateurs demi-bande F1, F2 et F3 connectés en série par l'intermédiaire des faisceaux de conducteurs 15 et 16. Ces filtres seront décrits ci-après en détail h l'aide de la figure 3. A ce stade de la description , il suffit de savoir que chaque filtre est prévu pour fournir à sa sortie deux mots binaires pour chaque mot binaire d'entrée, l'un des deux mots binaires étant le mot binaire d'entrée tandis que l'autre mot binaire est obtenu par interpolation du mot binaire d'entrée. Il en resulte donc une multiplication du nombre des échantillons, ce qui correspond en fait à une multiplication de la fréquence d'échantillonnage.Dans le cas du circuit de la figure 2, chaque mot binaire à l'entrée du circuit interpolateur 35 donnera naissance à huit mots binaires sur le faisceau de conducteurs de sortie 17. Les mots binaires de sortie du circuit 35 sont enregistrés dans un système de mémoiresM1, M2 par l'intermédiaire des circuits ET 18 et 19 et des faisceaux de conducteurs d'enregistrement 28 et 29. Chaque mémoire Ml ou M2 est prévue pour contenir un nombre de mots binaires au moins égal au nombre de mots binaires qui peuvent être à la sortie du circuit 35 au cours d'un cycle d'échantillonnage des signaux de sortie des capteurs. Lors de l'enregistrement, la mémoire Ml ou M2 est adressée de manière cyclique à l'aide de codes d'adressage fournis par un compteur 20 par l'intermédiaire de circuits ET 21, 22.Les circuits ET 18, 19, 21 et 22 sont commandés par les signaux L1 et IT fournis par le circuit horloge 11. Pour la lecture des mots binaires , les mémoires M1 et M2 sont adressées à l'aide de codes d'adressage fournis par une mémoire 34 adressée cycliquement par les codes fournis par un compteur 23. Les mots binaires lus dans les mémoires M1 ou M2 apparaissent sur des faisceaux de fils de lecture 30 ou 31 et sont appliqués à un circuit pondérateur F4 par l'intermédiaire des circuits ET 26 (mémoire M1) et 27 (mémoire M2), des circuits OU 28 et dunfaisceau de conducteurs32.Les codes d'adresse de lecture sont appliqués à la mémoire Ml par l'intermédiaire de circuits ET 24 et à la mémoire M2 par l'intermédiaire de circuits ET 25. Les circuits ET 24, 25, 26 et 27 sont commandés par les signaux L1 et 1 . Les mots binaires apparaissant sur le faisceau de conducteurs de sortie 33 du circuit pondérateur F4 correspondent aux signaux des voies, les signaux d'une voie étant groupés dans le temps. Comme on l'a déjà signalé ci-dessus, les différents signaux nécessaires au fonctionnement et à la synchronisation des différents circuits de la figure 2 sont élaborés par un circuit horloge 11. Dans certaines applications, il peut être intéressant d'utiliser plusieurs circuits pondérateurs F'4 et F"4 représentés en pointillé sur la figure 2, ces circuits pondérateurs additionnels étant connectés à la sortie des circuits OU 28. L'aiguillage des mots binaires vers l'un des circuits pondérateurs étant obtenu par un circuit non représenté sur la figure 2. Sur le schéma fonctionnel de la figure 3 qui représente le filtre interpolateur demi-bande > le mot binaire x; apparaissant sur un faisceau de conducteurs 49 et correspondant soit à un échantillon provenant du capteur Ci, soit à un mot binaire provenant du filtre demi-bande précédent, est appliqué à un circuit additionneur 51 par l'intermédiaire d'un faisceau de conducteurs 53. Ce circuit additionneur 51 reçoit sur son autre entrée 52 le mot binaire sN qui a été stocke dans un registre tampon 50. Le mot binaire (Xj+XN ) est appliqué sur la première entrée 54 d'un circuit multiplicateur 58 dont la deuxième entrée 55 reçoit des mots binaires correspondant à des coefficients multiplicateurs a. enregistrés dans une mémoire 56. Cette mémoire 56 est adressée à l'aide de codes d'adresse fournis par un compteur 57 commandé par les signaux d'horloge H fournis par le circuit horloge Il de la figure 2. Le mot binaire résultant de la multiplication des mots binaires appliqués aux entrées 54 et 55 du circuit multiplicateur 58 est appliqué sur une première entrée 59 d'un circuit additionneur 61 dont la deuxième entrée 60 reçoit le mot binaire apparaissant sur la sortie 64 d'un circuit accumulateur 63 qui reçoit sur son entrée 62 la somme des mots binaires appliqués sur les entrées 59 et 60. L'ensemble du circuit additionneur 61 et du circuit accumulateur 63 réalise la scmmation Dans le cas d'un filtre interpolateur demi-bande F1, F2 ou F3, l'entrée des mots binaires est prévue de manière à intercaler entre deux temps réservés à deux mots binaires, un temps correspondant à un mot binaire de valeur nulle. il en résulte alors que le mot binaire d'entrée se retrouvera à la sortie inchangé si le coefficient multiplicateur aj est égal à 1 lors du passage de ce mot binaire à l'intérieur du circuit multiplicateur 58. Dans le cas du circuit pondérateur F4 de la figu rye2, les mots binaires lus dans la mémoire M1 ou M2 sont appli quXs directement au circuit additionneur 51 et au registre saAs tarpon 50 sans prévoir l'introduction de mots binaires de valeur nulle. il est clair que la différence entre les circuits F1, F2, F3 et F4 consiste principalement dans les valeurs des coefficients de multiplication aj contenus dans la mémoire 56. Le fonctionnement de l'installation de formation des voies décrit en relation avec les figures 2 et 3 est alors le suivant. Les signaux de sortie des capteurs hydrophones C1 à CN sont échantillonnés par ces signaux El à EN à une fréquence au moins égale à 2fc appliqués respectivement à des portes électroniques P1 à PN. Ces N échantillons analogiques sont appliqués à un convertisseur analogique-numérique 13 dans lequel ils sont transformés en des mots binaires à n bits. Chaque mot binaire ainsi obtenu est appliqué à un premier filtre interpolateur F1 qui fournit sur sa sortie 15 deux mots binaires pour chaque mot binaire d'entrée.Chaque couple de mots binaires apparaissant sur les conducteurs 15 sont appliqués à un deuxième filtre interpolateur F2 qui fournit sur sa sortie 16 quatre mots binaires pour chaque couple de mots binaires d'entrée. Enfin, chaque groupe de quatre mots binaires est appliqué à un troisième filtre interpolateur F3 qui fournit sur sa sortie 17 huit mots binaires pour chaque groupe de 4 mots binaires d'entrée. Sur la sortie 17 du filtre F3, il apparait donc huit mots binaires pour chaque mot binaire appliqué sur l'entrée 14 du filtre F1, ce qui signifie que le nombre des mots binaires a été multiplié par 8 et il en est de même de la fréquence d'apparition des huit mots binaires. Les mots binaires fournis par le circuit interpolateur 35 sont enregistrés dans l'une des deux mémoires M1 ou M2 selon la valeur des signaux L1 et L , c'est-à-dire selon la partie du cycle concerné, à savoir l'enregistrement dans la mémoire M1 qui est concomitante avec la lecture de la mémoire M2 ou viceversa. En présence d'un signal L1 appliqué aux circuits ET multiples t9, 22, 24 et 26, les mots binaires fournis par le circuit interpolateur 35 sont enregistrés de manière cyclique dans la mémoire M2 tandis que les mots binaires précédemment enregistrés dans la mémoire M1 sont lus de manière aléatoire à l'aide des codes d'adresse fournis par la mémoire 34.Lorsque la mémoire M2 est pleine, le signal L1 disparaît pour Autre remplacé par son complément rr. Ce signal complément L1 est appliqué aux circuits ET multiples 18, 21, 25 et 27 de sorte que les mots binaires fournis par le circuit interpolateur 35 sont enregistrés cycliquement dans la mémoire M1 tandis que les mots binaires contenus dans la mémoire M2 sont lus de manière aléatoire à l'aide des codes d'adresse fournis par la mémoire 34. Les codes d'adressze,las de ltoregistremst des mémoires M1 et M2 sont élaborés à l'aide du compteur 20 commandé par les impulsions d'horloge H.Les codes d'adressage de la mémoire 34 sont élaborés par un compteur 23 commandé par les signaux d'horloge H. Les mots binaires lus dans les mémoires M1 et M2 sont appliqués à un circuit de pondération F4 qui est similaire,dipoint de vue de sa structure,aux filtres interpolateurs demi-bande F1, F2 ou F3 à ceci près que les coefficients aj enregistrés dans la mémoire 56 (figure 3) sont différents et quwil n'est pas prévu à l'entrée 49 un mot binaire de valeur nulle à certains instants. Le circuit pondérateur F4 réalise la formation des voies par le calcul de la relation suivante formule dans laquelle R avec b=3 (nombre de filtres demi-bande), 2b fe 2bfe # fe max = C 3 f C d sin # min ki est la partie entière du rapport min est la partie entière du rapport la fréquence 2bfe étant suffisante pour que la différence (ki a i)(ou Zi = retard vrai) soit très voisine de 0, donc né- gligeable. On comprend alors que les codes d'adresse contenus dans la mémoire 34 doivent être prévus pour retrouver dans la mémoire M1 ou la mémoire M2 les mots binaires correspondant à la voie que l'on désire former. Les groupes de coefficients de pondération Ai pour former la voie dans la direction 9R sont différents des coefficients qui seront appliqués aux mots binaires pour une direction différente. Dans l'exemple particulier de réalisation qui a été décrit ci-dessus, on a utilisé b = 3 filtres interpolateurs demi-bande F1, F2 et F3, mais il est clair que l'on peut utiliser en fonction des spécifications demandées, soit moins de trois fil tresgoitplus de trois. L'installation décrite en relation avec les figures 2 et 3 présente tous les avantages d'une installation mettant en oeuvre un procédé de suréchantillonnage sas avoir les inconvé- nients. En effet, comme la fréquence d'échantillonnage des signaux de sortie des capteurs hydrophones est de loin très inférieure à la fréquence maximum de suréchantillonnage, la transmission des signaux entre les capteurs et l'unité de traitement en est facilitée.Ainsi, dans une structure avantageuse, les portes d'échan billonnage P1 à PN et le convertisseur analogique-numérique 13 seront disposés à proximité des capteurs hydrophones tandis que le reste de l'installation sera disposé dans un endroit éloigné, par exemple à bord d'un sous-marin, et deux parties étant connectées entre elles par l'intermédiaire du ou des conducteurs 14. L'installation décrite utilise un certain nombre d'éléments banalisés, en particulier les filtres F1 i F2 , F3 et F4 ; il en est de même des mémoires M1 et M2 ainsi que des mémoires de coefficients 56 des filtres. Ces éléments banalisés peuvent se présenter sous la forme de modules de telle sorte qu'il suffit d'ajouter des modules supplémentaires si les spécifications demandées sont plus contraignantes. L'utilisation d'éléments banalisésetmodulaires facilite les réparations et l'entretien de l'installation. REVENDICATIONS 1. Procédé de formation des voies dans un appareil sonar dont l'antenne comporte une pluralité de capteurs hydrophones non directifs disposés suivant une géométrie donnée impliquant qu'une même surface d'onde est captée avec un retard déterminé d'un hydrophone à l'autre, caractérisé en ce qu'il consiste a) à échantillonner les signaux électriques de sortie des hydro phones à une fréquence appropriée b) à convertir les échantillons en signaux numériques représenta tifs de l'amplitude desdits échantillons c) à interpoler les signaux numériques de manière à obtenir des signaux numériques supplémentaires qui sont représentatifs des signaux captés par les hydrophones d) à enregistrer les signaux numériques interpolés dans une mé moire ; e) à lire ladite mémoire suivant une séquence d'adressage parti culière de manière à obtenir des groupes de signaux numériques interpolés correspondant chacun à une voie déterminée f) à pondérer les signaux numériques interpolés de chaque groupe de manière à obtenir successivement les signaux des différentes voies. 2. Procédé selon la revendication 1 caractérisé en ce que la fréquence d'échantillonnage est au moins égale à deux fois la fréquence de coupure maximum des capteurs hydrophones non directifs tout en étant inférieure à une fréquence maximum déterminée par l'angle minimum d'incidence de la normale à la surface d'onde que l'on désire détecter. 3. Procédé selon la revendication 1 ou 2 , caractérisé en ce que l'opération d'interpolation est une opération de pondération. 4. Procédé selon l'une des revendications 1, 2 ou 3, caractérisé en ce que les opérations d'enregistrement et de lecture sont réalisées sur deux mémoires qui fonctionnent alternativement à l'enregistrement et à la lecture. 5. Installation pour la mise en oeuvre du procédé suivant l'une quelconque des revendications précédentes, caractérisée en ce qu'elle comprend un circuit d'échantillonnage et de codage fournissant des signaux numériques représentatifs de l'amplitude des échantillons; un circuit d'interpolation auquel sont appliqués les signaux numériques et qui fournit en série , pour chaque signal numérique d'entrée, plusieurs signaux numériques de sortie, un circuit de mémorisation pour enregistrer successivement les signaux numériques interpolés correspondant à au moins un cycle complet d'échantillonnage, ledit circuit de mémorisation comportant des circuits d'enregistrement et de lecture prévus pour effectuer un enregistrement cyclique des signaux numériques interpoljés et une lecture aléatoire desdits signaux par groupe de signaux numériques, et au moins un circuit de pondération auquel sont appliqués les signaux des différents groupes, ledit circuit de pondération fournissant successivement sur sa sortie les différents signaux de voies. 6. Installation suivant la revendication 5, ca ractérisée en ce que le circuit d'interpolation est constitué d'un certain nombre de filtres interpolateurs demi-bande connectés en série. 7. Installation suivant la revendication 5 ou 6, caractérisée en ce que le circuit de pondération est constitué d'un filtre symétrique. 8. Installation suivant les revendications 5 et 6, caractérisée en ce que les filtres interpolateurs demi-bande et le filtre symétrique ont la même structure. 9. Installation suivant l'une quelconque des revendications 6, 7 ou 8 caractérisée en ce que le filtre interpolateur demi-bande ou le filtre symétrique comprend un premier circuit additionneur dont une entrée est connectée à un registre tampon qui reçoit le signal numérique d'entrée appliqué à l'autre entrée, une mémoire de coefficients adressée par un compteur, un circuit multiplicateur réalisant la multiplication du signal nu mérique fourni par le premier circuit additionneur par un coefficient de pondération fourni par la mémoire, un deuxième circuit additionneur dont la sortie est connectée à un circuit accumulateur, ledit deuxième circuit additionneur ayant une entrée qui reçoit le signal de sortie du circuit multiplicateur et une deuxième entrée qui reçoit le signal de sortie du circuit accumulateur.