FR 2408876 A1 19790608 FR 7734047 A 19771110 La pro sente invention concerne les installations de commande à distance par l'intermédiaire de lignes de transmission qui peuvent etre de type quelconque, installations comportant un poste central de commande et un ou plusieurs postes satellites munis chacun de relais de commande d'organes situes à proximité de ces postes. On connaît de nombreuses installations de ce genre elles permettent à un poste central,généralement équipe d'un calculateur, de recevoir des informations depuis des postes satellites, d'adresser des ordres de commande à ces postes satellites et de vérifier leur exécution en utilisant toute ligne de transmission disponible, par exemple filaire ou hertzienne. Pour etre satisfaisantes, les installations du genre ci-dessus défini doivent être fiables, même lorsque les lignes de transmission utilisées sont de qualité médiocre. Il faut éviter que des pertur.bations temporaires, telles que la présence de bruit sur la ligne, et les pannes d'un composant de l'installation ne se traduisent par une manoeuvre intempestive, surtout si cette manoeuvre reste inconnue du poste central. La présente invention vise à fournir une installation du genre ci-dessus défini dans laquelle toute perturbation temporaire ou toute panne d'un composant de .l'équipement autre que de l'organe commandé lui-meme se traduit par un refus d'exécution de la commande et par la transmission, au poste central, d'une information indiquant le défaut d'exécution. Dans ce but, l'invention propose notamment une installation dont le poste pérlphérique ou chaque poste périphérique comprend une matrice de conducteurs, chaque relais étant associé à une ligne et à une colonne particulière de la matrice par un circuit à coincidence, une voie de réception comprenant un circuit de décodage qui, à réception d'une instruction de sélection, fournit à un circuit de mémorisation l'adresse de la ligne et de la colonne correspondant au relais à exciter, un circuit de ré-émission renvoyant vers le poste central l'adresse de la ligne et de la colonne mémorisée et un circuit de décodage supplé- mentaire qui, à -réception d'un ordre d'éxécution répétant l'ordre ré-émis et comportant les adresses mémorisees, provoque l'application au relais, par la ligne et la colonne, d'un courant provoquant la venue au travail de celui-ci. L'invention sera mieux comprise à la lecture de la description qui suit d'une installation qui en constitue un mode particulier de réalisation donné à titre d'exemple non limitatif. La description se réfè-re aux dessins qui l'accompagnent, dans lesquels - la figure 1 est un schéma de principe d'une installation comportant un poste central et un poste satellite, - la figure 2 montre schématiquement le format des messages échangés entre le poste central et le poste satellite, - la figure 3 est un diagramme par blocs montrant les composants principaux du poste satellite. Sur la figure 1 est représenté un poste central, constitué par un centre de contrôle 10 associé à un calculateur 11 et à des coupleurs 12. L'un de ces coupleurs peut être affecté à la commande d'un organe placé à proximité du poste central. Un autre coup leur est au contraire destiné à la commande de postes satellites dont un seul, 13, est représenté. Pour cela, le coupleur 12 est associé à un MODEM 14 et à un émetteur-récepteur 15. Sur la figure 1, l'émetteur-récepteur 15 est destiné à émettre des messages par voie hertzienne vers les postes satellites et à en recevoir des messages. Le poste satellité 13 schématisé comporte également un émetteur-récepteur 15 et un MODEM 17 relié à une unité d'exécution. Cette unité d'exécution est reliée à des organes extérieurs par des liaisons destinées à assurer des signalisations (schématisées par l'entrée 19), des mesures numériques (schématisées par l'entrée 20) et des commandes ou fournitures de consignes analogiques et/ou numériques [schématisées par la sortie 21). Dans une installation typique, le poste central est prévu pour scruter cycliquement et séquentiellement tous les postes satellites afin d'acquérir les informations requises et émettre les signaux de commande et de réglage éventuellement nécessaires. Avant de décrire la constitution de l'unité 18, il peut être utile de définir la configuration des messages échangés entre poste central et postes satellites. La structure de ces messages conditionne en effet partiellement la constitution de l'installation. Il faut toutefois rappeler que cette constitution de message est donnée à titre d'exemple, particulièrement avantageux par la contribution qu'il apporte à la fiabilité de l'ensemble, mais nullement exclusif. Les messages de sélection ou d'instruction adressés du poste central aux postes satellites ont la constitution indiquée sur la ligne a de la figure 2. Le message comporte trente-deux chiffres binaires et se décompose en un mot de synchronisation 22a -de huit chiffres binaires, un "zéro" séparant ce mot de l'adresse 23a du poste périphérique auquel la commande doit être adressée tsix chiffres binaires), deux nombres X et Y, de chacun trois chiffres, représentant les coordonnées du relais à commander dans le poste satellite, trois chiffres binaires indiquant la fonction de sélection (û;; 1 et O dans le cas illustré) et, enfin, une partie redondante 24a (huit chiffres) constituée par le reste de la division d'un code du type pseudo-cyclique par un polynome tel que 1+x34x7+x8. Le satellite dont l'adresse est donnée dans le message .envoLe en retour la réponse schématisée en ligne b, qui comporte l'écho du message d'instruction sous la forme où il a été mémorisé dans le satellite. Ce message série, de soixante-quatre chiffres binaires, se décompose en un mot de synchronisation 22b qui est normalement identique au mot 22a, un écho du message de sélection 25b Cseize chiffres), une partie non- utilisée 260, les adresses X et Y (sous forme décodée de façon à reproduire l'état des mémoires du satellite) occupant seize positions binaires, et une partie redondante de sécurité 24b qui est normalement id-entique à 24a. Après vérification de l'identité des éléments correspondants du message de sélection et du message en retour, le poste central émet un message d'exécution de t-rente-deux. chiffres binaires dont la constitution est indiquée sur la ligne c de la figure 2. Ce message d'exécution se décompose en un mot de synchronisation 22c qui reproduit les mots 22a et 22b, un "zéro" séparant ce mot de l'adresse 23c du poste périphérique, et-les nombres X et Y (sous la même forme que -dans le message de sélection), trois chiffres binaires indiquant la fonction d'exécution (0, O et 1 dans le cas illustré), et enfin une partie redondante de sécurité 24c correspondant à 24a et 24b. Enfin, le message indiquant la réception correcte de l'ordre d'exécution, retourné par le poste satellite au poste central, comporte soixante-quatre chiffres binaires et a une constitution très similaire à cel-le du premier. message en réponse, si ce n'est qùe le mot de seize chiffres affecté aux adresses décodées X, Y dans la première réponse (ligne h) est maintenant inutilisé (ligne b). Oe nombreux autres types de messages peuvent être utilisés. La longueur des mots d'adresses dépendra évidemment du nombre de stations satellites associées au poste central et du nombre de relais à adresser dans chaque station. Dans le cas schématisé en figure 2, il est possible d'associer soixante-quatre postes satellites au poste central et de prévoir soixante-quatre relais par poste satellite. La figure 3 montre une constitution de poste satellite susceptible de mettre en oeuvre une constitution de message du genre illustré en figure 2. Le poste peut être regardé comme comprenant - un circuit de réception et de décodage 30, - un circuit d'émission et de codage 33, - des circuits de sélection et de mémorisation 31, - une matrice de relais 32. Ces parties seront successivement décrites. Elles sont associées à un générateur de séquence 34 classiqu-e, prévu pour être initialisé par le mot de synchronisation du message provenant du poste central. Le circuit de réception et de décodage 30 comporte un circuit de synchronisation 36 couplé par une liaison bidirectionnelle à un générateur de code cyclique 37 et recevant le signal arrivant sur la ligne de réception 35. Ce signal est également appliqué à un circuit de contrôle de format 38 qui vérifie le synchronisme avec l'horloge locale de synchronisation et, si le test donne un résultat positif, transfère le message à un circuit 39 de conversion série-paral-lèle. Tous les messages émis par le poste central sont ainsi traités et, une fois leur conformité vérifiée, appliqués, par le circuit de conversion en parallele 39, à des circuits spécialisés qui comportent - un circuit 40 de reconnaissance d'adresse de la station, qui opère par comparaison avec une adresse mémorisée dans une mémoire morte 41, éventuellement câblée, identifiant le poste le-circuit 40 fournit une sortie d'activation si.l'adresse indiquée par le mot 23a (puis le mot 23cl, dans la forme où il est reçu, correspond à l'adresse du poste - un circuit de reconnaissance de fonction 42 qui émet, sur sa sortie, un ordre différent suivant qu'il reconnaît un message de sélection (ligne a de la figure 2) ou un message d'exécution (ligne c de la figure 23 d'après le code d'exécution que contient le message ; - un circuit 43 de décodage des adresses X et Y qui, à réception des deux nombres -binaires à trois chiffres contenus dans le message de sélection ou d'exécution, fournit à sa sortie deux signaux de chacun huit chiffres binaires, constitués chacun de sept "0" et d'un "1". Les circuits 42, 43 et 44 attaquent les conducteurs d'une ligne bus 45 multiplexée destinée à assurer la liaison avec des cartes d'interface qui seront décrites plus loin. Le circuit d'émission et de codage 33, destiné à fournir les messages schématisés en lignes b et d de la figure 2, com prend notamment un circuit de codage d'écho 46 qui reçoit d'une part, depuis le circuit de conversion sérieçparallèle 39,-l'adresse 23a Dans la forme où elle a été reçue et, d'autre part, du cir cuit 40, un signal de constatation d'identité, et émet en réponse un ordre de commande, - un circuit de conversion parallèle-série 48 qui reçoit, d'une part, l'ordre de commande provenant du circuit 46 et, d'autre part, une information représentative du contenu des mémoires des cartes d'interface, qui seront décrites plus loin, -*enfin, un circuit 49 de porte et d'autorisation d'émission qui fournit à la ligne de transmission, sous forme série, le message de réponse (ligne b ou d sur la figure 2). Ce circuit est commandé, par l'intermédiaire d'une ligne 51, depuis le circuit de~synchronisation. Lorsque le circuit 49 a mémorisé un message à transmettre, il émet vers le modem (non représenté) du poste satellite, par l'intermédiaire d'une ligne 52, un ordre de commande de porteuse. En réponse, le modem émet, vers le cir cuit 49, dès que la porteuse est stabilisée, un signal de dispo nibilité permettant au circuit d'émettre sur sa sortie 50, vers la ligne de transmission vers le poste central, le message de - réponse. Les circuits de mémorisation 31, destinés également à effectuer la commande des relais, sont montés sur des cartes d'interface couplées à la ligne bus 45 par des connecteurs classiques. Dans le mode de réalisation qui va maintenant être dé.crit, on supposera que chaque carte est prévue pour sélectionner et mémoriser, parmi quatre valeurs seulement de X et quatre valeurs seulement de Y, un couple de ces valeurs. L'utilisation d'une seule carte ne permet que la sélection d'un relais parmi seize. Mais en associant deux cartes de ce type, on peut assurer la sélection parmi soixante-quatre relais, c'est-à-dire parmi le nombre total de relais que permet de commander le type de message schématisé en figure 2. La partie "aller" comprend une mémoire 54 à huit entrées, dont quatre correspondant à X et quatre à Y. Ces entrées sont alimentées par la ligne bus 45. La mémoire 54 comporte une entrée de commande 55 qui est activée par le circuit de reconnaissa-nce de fonction 42 lorsque celui-ci identifie, dans le message reçu, la fonction "sélection". Ce même signal est appliqué à une mémoire de sélection 58, constituée par une bascule unique, dont le rôle apparaîtra plus loin. La partie "aller" comporte encore un bloc 57 de huit circuits de comparaison dont les entrées reçoivent, respectivement, les signaux d'adresses X et Y codés et les sorties correspondantes de la mémoire 54. Elle comporte également un circuit de temporisation 58 dont les trois entrées reçoivent, l'une, le signal provenant de la mémoire de sélection, une autre unsignal de validation fourni par les circuits de comparaison 57 en cas de constatation d'identité entre l'entrée et la sortie de la mémoire 54, et la troisième, 59, une commande d'exécution qui parvient du circuit 42, par l'intermédiaire de la ligne bus, à réception d'un message d'exécution (ligne c sur la figure 2]. Le circuit de temporisation 58 comporte une sortie d'excitation des organes de commande de la matrice de relais, groupés dans un bloc 60 et pouvant etre constitués par huit bobines (quatre correspondant aux valeurs possibles de X et quatre aux valeurs possibles de Y). Les bobines à alimenter sont sélectionnées par le signal d'identification reçu de la mémoire 54. La partie "retour" comporte essentiellement des circuits de contrôle et de codage alimentés en parallèle avec le bloc 60 et dont la sortie 62 est reliée à la ligne bus 45. Ce circuit 61 a pour but de présenter l'état des bascules de la mémoire 54 au circuit 48 de conversion en série et de codage en vue de la transmission du message de retour au poste central. La matrice de relais 32 illustrée en figure 3 comporte seize relais. Chaque relais, tel que 63, constitue le point de croisement d'une ligne et d'une colonne parmi quatre lignes et quatre colonnes. Chacune de ces lignes et de ces colonnes est munie du contact, tel que 64, d'un relais de commande dont l'enrou lement appartient au circuit 60. On voit que la fermeture simulta née d'un contact de ligne et d'un contact de colonne alimente un relais d'exécution 63 et un seul, à partir d'un circuit limiteur de courant 65.Ce circuit est taré pour que le courant qu'il peut fournir soit inférieur à celui n-écessaire pour alimenter en parallèle deux relais d'exécution 83. Ainsi, un seul relais peut passer à la fois del'état-de repos à l'état de travail et si, par suite d'un défaut de fonctionnement, deux relais d'exécution sont commandés simultanément, chacun d'eux (traversé par la moitié du courant fourni par le circuit 653 reste à l'état de repos. Le fonctionnement du dispositif ressort de la description qui précède et, pour cette raison, ne sera que brièvement indiqué. La commande d'un relais d'exécution situé dans un poste satellite débute par l'émission, du poste central vers les satellites, d'un message.numérique sériez par exemple du type NRZ, se présentant sous la. forme montrée en ligne a de la figure 2. A réception du message, la cohérence de celui-ci est vérifiée par l'examen de la partie 24a à laide du générateur de code cyclique 37 et du format par le circuit 38. Le message mis sous forme parallèle est appliqué auxcircuits 40, 42, 33 et 44. Le circuit 40 identifie l'adresse du poste et active les circuits 42, 43 et 44 (conducteur 6S sur la figure 3) . Le circuit de reconnaissance de fonction applique alors, sur trois files distinctes de la ligne bus, les niveaux 0, 1 et O représentatifs d'un message de sélection.Le circuit de décodage XY 43 renvoie sur la ligne bus deux séquences de huit-chiffres constituéescchacune de sept "O" et un 1 (ou l'inverse). Simultanément, à l'exécuti-on d'une commande, l'état d'une consigne (registre de 12 bits) peut être transféré via le bus de données vers un circuit d'interface approprié (non représenté). Le circuit 48 permet de coder dans le message retour l'état de cette consigne. Dans les circuits 31, l'adresse du relais à commander est mémorisée en'S4 sous une forme qui est vérifiée par les circuits de comparaison 57. Le générateur de séquence intervient alors pour provoquer l'envoi du message de retour. Celui-ci est établi par le circuit de codage d'écho 46 qui présente les données sous forme parallèle au circuit de conversion parallèle série 46. L'état de la mémoire 54 n'est pas transmis dans ce message de retour. Le poste central vérifie l'exécution de la commande en contrôlant ce message retour. il faut noter au passage-que la mémoire de sélection 56, qui passe à l'état actif à réception de la commande de sélection également appliquée aux mémoires 54, bloque toute autre mémorisation ultérieure jusqu'à exécution. Le poste central est à son tour prévu pour détecter toute erreur intervenue dans la transmission ou la mémorisation du message aller. Ce poste central peut comporter un coupleur d'entrée .spécifique, qui s-'ajoute au coupleur asynchrone classique d'un calculateur. Ce coupleur d'entrée vérifie que le message reçu est cohérent en utilisant encore une fois une division polynominale avec vérification sur tous les termes. Si une incohérence est décelée, il y a bloquage. Si, au contraire, une concordance est constatée, il y a émission du message d'exécution (ligne c de la figure 2)-. Le message d'exécution est transmis dans les mêmes conditions que le message de sélection et il est traité de la même fanon par les circuits 40, 43 et 44. Mais le circuit 42 transmet cette fois l'ordre d'exécution, qui se traduit par un ordre d'exécution appliqué sur l'entrée 59 du circuit de temporisation 58. Pour que celui-ci excite les bobinages appropriés des circuits de commande 60, il faut toutefois que deux autres conditions soient remplies. La première condition est que les huit circuits de comv paraison 57 constatent l'identité entre l'adresse X, Y du relais identifiée dans le message d'exécution et de l'adresse mémorisée en 54. L'autre condition est que la bascule de la mémoire de sélection soit dans l'état où elle bloque toute nouvelle mémorisation. La commande de deux bobinages provoque alors l'alimentation d'un des relais qui vient au travail. L'alimentation des bobinages de commande de relais s'accompagne de l'émission d'un message de retour (ligne d de la figure 2) par un processus similaire à celui de l'émission en retour du message schématisé en b sur la figure 2. Les circuits de remise à zéro, non représentés, ramènent les mémoires à l'état de repos après exécution de la commande ou à l'exécution de tout autre ordre prévu dans le message série. On voit que l'instalàttion comporte des éléments de sécurité qui permettent de déceler la quasi totalité des erreurs qui risquent d'intervenir et de pallier leurs effets. il faut en particulier noter que - l'exécution d'une commande n'est effective qu'après un double aller-retour du message de commande, toute modification du contenu de ce message étant identifiable jusqu'au niveau du circuit qui précède immédiatement l'organe d'exécution (c'est- à-dire le relai.s d'exécution) non on voit en effet que la comparai- son du message émis et du message effectivement pris en compte s'effe-ctue jusqu'au niveau du circui-t de commande 60 destiné à alimenter les relais, - le limiteur de courant 65 interdit de commander deux relais simultanément et complète, au niveau de l'organe d'exécution, la sécurité assurée par le processus ci-dessus. REVENDICATIONS 1. Installation de commande à distance par l'intermé diaire d'une ligne de transmission, comportant un poste central de commande et au moins un poste satellite muni de relais d'exécution ou destinés par exemple à la manoeuvre d'organes situés à proximité, caractérisée en ce que le poste périphérique comprend une matrice de conducteurs de ligne et de colonne, chaque relais étant associé à une ligne et une colonne par un circuit à coincidence, une voie de réception comprenant un circuit de décodage qui, à réception d'une instruction de sélection, fournit à une mémoire l'adresse de la ligne et de la colonne correspondant au relais à exciter, un circuit de codage et de ré-émission renvoyant vers le poste central l'adresse de la ligne et de la colonne mémorisée et un circuit supplémentaire qui, à réception d'une instruction d'exécution répétant les indications de l'instruction de sélection et comportant les adres-ses mémorisées, provoque l'application au relais, par l'intermédiaire de la ligne et de la colonne, d'un courant provoquant la venue au travail du relais d'exécution. 2. Installation suivant la revendication 1, caractérisée en ce que le circuit de décodage transforme l'adresse de la ligne et de la colonne, reçue sous forme de nombre binaire, en un signal d'excitation de deux bascules correspondant, l'une, à la ligne et, l'autre, à la colonne, et en ce qu'il est prévu un comparateur vérifiant, à réception de l'instruction d'exécution, l'identité de l'adresse mémorisée et de l'adresse contenue dans 1 'instruc- tion d'exécution, après décodage de celle-ci. 3. Installation suivant la revendication I et 2, caractérisée en ce que la matrice est associée à une source de tension comportant un limiteur de courant dont les bornes sont reliées l'une, à toutes les lignes par des relais de commande ouverts au repos,. l'autre, à toutes les colonnes par des relais de commande également ouverts au repos, le courant fourni par la source étant limité à une valeur supérieure à celle nécessaire à la venue d'un relais d'-exécution en position de travail, mais inférieure à la valeur requise pour la venue en position de travail de deux relais d'exécution en parallèle. 4. Installation suivant la revendication 3, caractérisée en ce que les relais de commande comportent des bobines associées chacune à une bascule du circuit de mémorisation et à un circuit de temporisation qui excite lesdites bobines lorsqu'il eçoit -simultanément un ordre d'exécution contenu dans l'instruction d'exécution, un signal de comparaison indiquant l'identité de l'adresse mémorisée et de l'adresse contenue dans l'instruction d'exécution, et un signal indiquant qu'un ordre de sélection a antérieurement été reçu. 5. Installation suivant l-'une quelconque des revendications précédentes, caractérisée en ce qu'elle comporte une ligne bus multiplexée de liaison entre les circuits de décodage et les circuits de codage et de ré-émission d'une part, et des cartes comporant les circuits de mémorisation et de comparaison d'autre part. 8. Installation suivant l'une quelconque des revendications précédente-s, caractérisée en ce que le circuit de codage et de ré-émission est pré-vu pour renvoyer.vers le poste central, en réponse à une instruction d'exécution dont la cohérence avec l'instruction de sélection a été constatée, un message en retour ind-iquant l'exécution de l'instruction. 7. installation suivant la revendication 1 telle que représentée sur la figure 3 des dessins.