FR 2422294 A1 19791102 FR 7730829 A 19771013 La présente invention concerne lin dispositif de prélèvement et de rétention de valeurs échantillonnées dans une tension à deux niveaux logiques. Ce dispositif est utilisé dans les circuits de prélèvement et de rétention d'adresses de destination de mots dans des systèmes informatiques ; la sortie de ces circuits est reliée à des décodeurs d'adresses. L'invention a pour but d'assurer un positionnement de la bascule plus rapide que les changements survenant dans la tension de commande d'échantillonnage. Elle a aussi pour but de réduire la dissipation d'énergie empruntée à la tension de commande. L'invention a pour objet une bascule pour le prélèvement et la rétention de valeurs échantillonnées dans une tension à deux niveaux logiques disponible sur une borne d'entrée unique, grâce à une tension de commande d'échantillonnage disponible sous deux formes, directe et complémentaire, bascule caractérisée en ce qu'elle comprend deux paires de transistors réciproquement appairées par des liaisons croisées entre les transistors de la premiere paire et ceux de la seconde et des liaisons non croisées de retour entre les transistors de la seconde paire et ceux de la première, les transistors de la première paire présentant des sens de conduction opposés et des capacités égales un circuit d'attaque reliant ladite borne d'entrée et comportant une voie d'attaque de l'une des liaisons croisées et une voie de compensation de la capacité de cette voie d'attaque, reliée à l'autre de ces liaisons croisées. Selon une autre caractéristique de l'invention, la tension de commande d'échantillonnage est appliquée sous Sa forme directe comme tension de source, aux transistors de la première paire de la bascule, des moyens répondant à la forme complémentaire de cette tension inhibant l'action des dites liaisons de retour sur ces transistors. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, en référence aux figures annexées dans lesquelles Les figures 1 et 2, représentent schématiquement deux modes de réalisation d'une bascule conforme à l'invention. Les figures 3 et 4, sont des schémas de décodeurs, respectivement inverseur et suiveur, attaqués par la bascule représentée à la figure 1. Les figures 5 et 6, sont des schémas de décodeurs, respectivement inverseur et suiveur, attaqués par la bascule représentée à la figure 2. La figure 7, illustre le fonctionnement des bascules des figures 1 et 2. Ces deux exemples de réalisation montrent qu'il est possible d'appliquer à l'entrée de ces bascules une tension à deux niveaux logiques usuel, tel que cela est fréquent dans une technologie connue sous la dénomination de TTL (transistor-transistor logics). En référence aux figures 1 et 2, la bascule comprend essentiellement deux paires de transistors 30-32 et 39-41. Les transistors 30 et 32 ont la même capacité grille-drain mais leurs conductions sont de sens opposés. Sur leurs sources est appliquée la tension de commande de forme directe PH, qui sera décrite plus loin en détail. u repos, "non-phase" NPH (forme de tension complémentaire de celle de PH), les grilles de transistors 30 et 32 sont au niveau haut des noeuds N31 et N29, à travers l'espace source-drain de transistors 26 et 28 qui reçoivent la tension NPH sur leurs grilles ; les sources 26 et 28 sont reliées au pôle positif VDD de l'alimentation du dispositif. Dans le schéma de la figure 1, la tension VDD est appliquée aux grilles des transistors 58-40. Dans le schéma de la figure 2, la tension NPH est appliquée aux grilles des transistors 38-40. Les noeuds entre drains des transistors 26 et 28, et les sources des transistros 38 et 40, sont désignés par les références N27 et N25 respectivement. Les drains des transistors 30 et 39 sont, au noeud N21, reliés à la grille du transistor 41 et les drains des transistors 32 et 41 sont, au noeud N23, reliés à la grille du transistor 41. Ces noeuds constituent des liaisons croisées entre les transistors 30 et 32 de la première paire et les transistors 39 et 41 de la seconde paire de la bascule. De ces noeuds partent des liaisons de retour airectes ou non-croisées :- ces liaisons de retour passent par des transistors de liaison 35 et 37. Le transistor de liaison 35 a sa grille reliée au noeud N23 et sa source au noeud N21. Le transistor 37 a sa grille reliée au noeud N21 et sa source au noeud N23. Les drains de ces transistors sont connectés aux grilles respectives des transistors 30 et 32 de la première paire de transistors de la bascule, à travers les transistors 38 et 40 dans le schéma de la figure 1, directement dans le schéma de la figure 2. Des capacités MOS (Métal-Oxyde-Semi conducteur) 42 et 44 renforcent les capacités drain-grille des transistors 30 et 32. L'attaque de la bascule ainsi définie se rait aux noeuds N23 et N21 à partir d'un circuit à deux voies:- une voie d'attaque proprement dite comportant en série à partir du pôle négatif VSS de l'alimentation, un transistor d'entrée 33 recevant sur sa grille en A, la tension à deux niveaux à échantillonner et un transistor séparateur 31 bloqué en deux conditions qui seront précisées plus loin ; - une voie de compensation de capacité d'attaque comportant une capacité MOS 45, reçoit la tension à deux niveaux logiques, en série avec un transistor séparateur 29.Dans cette voie de compensation de capactié,#la capacité 45 est ajustée pour compenser au mieux la capacité grille-drain du transistor 33 et le transistor 29 a pour seul rôle de compenser la capacité grille-drain du transistor Cil. Un transistor à effet de champ (FET) 25 reçoit sur sa grille la tension NPH. Cette tension, haute au repos, assure l'équilibrage des charges des grilles des transistors 31 et 29#. Le dispositif de chacune des figures 1 et 2 présente deux sorties, de niveaux complémentaires une fois sa bascule positionnée en phase d'échantillonnage. La sortie YA (suiveuse de A) de la figure 1, est prise à la liaison entre les transistors 21 et 22 constituant, ensemble, un montage push-pull entre VSS et VDD. Le transistor-21 a sa grille connectée au noeud N25 de-sortie du drain de 37 de la liaison non croisée 41-32 ; le transistor 22 a sa grille reliée au noeud N21 de la liaison croisée entre 30 et 41. La sortie YNA (inverseuse de A) de la figure 1, est réalisée à à la liaison entre les transistors 23 et 24 du push-pull entre VSS et VDD. Cette sortie est connectée au noeud N25. La grille de 23 est reliée au noeud N21 et la grille de 24 au noeud N29. La sortie NYNA (inverseuse de A) est réalisée à la liaison entre les transistors 21 et 22 du push-pull entre VSS et VDD. Cette sortie est connectée-^au noeud N27. La grille de 21 est connectée au noeud 23 et la grille de 22, au noeud 31. Il en résulte que, dans le schéma de la figure 1, les sorties YA et YNA sont maintenues basses au repos et tant que la décision du sens de basculement n'est pas prise à la montée de la phase PH, puisque les niveaux de ces sorties dépendent alors des états des transistors 21 et 23, passants donc ramenant le potentiel VSS sur ces sorties. Dans le schéma de la figure 2, par contre, les sorties NYA et NYNA sont, au repos et tant que la décision du sens de basculement n'est pas prise à la montée de la phase PH, maintenues hautes, au niveau VDD diminué d'un seuil 57T (défini par la chute de tension des espaces source-drain de 40 et 38). Le fonctionnement de la bascule peut s'expliquer ainsi: Le seuil minimum d'accès du dispositif étant inférieur au niveau d'entrée bas en A, par exemple à moins de 0,8 volt, le niveau haut de A étant de l'ordre de 2 volts, la variation de capacité grille-drain du transistor d'entrée 33 peut, en fonction du niveau A, déterminer le sens du basculement selon que A est bas ou haut. Au repos, non-phase NPH, la bascule est bloquée puisque les transistors 30 et 32 ne reçoivent qu'une tension nulle sur leurs sources, alors que la tension NPH bloque les transistors 31 et 29. Lorsque la tension PH monte, phase d'échantillonnage alors que la tension NPH tombe å zéro, les grilles des transistors 31 et 29 sont hautes et ces transistors conduisent, les transistors 30 et 32 sont débloqués et, dès la montée de PH, la conduction du transistor 33 se trouve opposée à la différence établie dans les conductions des transistors 30 et 32 aux noeuds N21 et N23. Selon que le niveau en A est bas ou haut, le noeud N23 baisse moins vite ou plus vite que N21. Lorsque cette différence atteint la valeur de déclenchement des transistors 41 et 39, la réaction s'amorce dans l'un ou l'autre sens et la grille soit de 30 soit de 32 se décharge à travers le transistor 37 ou le transistor 35. Dès le début de la décharge de 32 ou de 30, la réaction s'accentue et le noeud N23 ou N21 correspondant descend au potentiel VSS. Le basculement ayant eu lieu, le débit de PH qui a-fourni, en fait, la presque totalité de l'énergie dissipée, est coupé. La bascule est positionnée et les sorties amendes à leurs potentiels de marquage de niveau de l'entrée en A. Dans le schéma de la figure 1, la décharge de la grille du transistor 30 ou 32 s'effectue à travers les transistors 38 ou 40. Le rôle des transistors 38 et 40 est essentiellement de permettre aux niveaux des noeuds N31 et N29, de monter plus haut que les niveaux des noeuds N27 et N25. Les deux sorties YA et NYA sont maintenues bassespar les transistors 21 et 23 jusqu'à ce que le basculement soit effectif dans le sens défini par le niveau de la tension en A et que l'un des noeuds N25 et N27 soit déchargé. L'une des sorties, YA par exemple sur le graphique de la figure 7 monte alors jusqu'à la valeur VDD diminuée d'un seuil VT, la sortie YNA demeure basse, et réciproquement. Si, à l'instant du prélèvement, la tension en A était haute, elle peut baisser ensuite sans réagir sur l'état de la bascule avant la fin de la phase PH. Si, à l'instant du prélèvement, la tension en A était basse, elle ne doit pas monter en réagissant sur l'état de la bascule avant la fin de cette phase PH. Pour cela, le transistor 31 est bloqué par le niveau de tension en N27 et le transistor 23 se trouve déconnecté de la bascule. La tension en A peut remonter sans inconvénient jusqu'à ce que NPH vienne bloquer la bascule et le circuit d'attaque. Dans le circuit de la figure 2, le noeud N31 ou le noeud N29 selon le cas est déchargé directement par le transistor 35 ou le transistor 37 et la décharge est accélérée par la capacité MOS 42 ou 44. Dans ce circuit, au repos et en début de montée de PH jusqu'au basculement, les deux sorties NYA et NYNA sont maintenues au niveau VDD-VT. Ensuite, (graphique de la figure 7) l'une des sorties, par exemple NYNA sur ce graphique, monte au niveau VDD et l'autre sortie, NYA sur ce graphique, baisse à VSS plus un~seuil (non figuré). Lorsque le niveau d'entrée en A est bas, à la montée de la phase PH, la sortie NYNA une fois la bascule positionnée, vient bloquer le transistor 31 à la grille duquel elle est connectée. La tension en A peut remonter avant la fin de PH, la bascule est ainsi insensible à cette remontée. Dans les deux cas, lorsque PH retombe et que NPH remonte, les transistors 30 et 32 ramènent les noeuds N21 et N23 au niveau VSS et le transistor 25 agit transitoirement pour égaliser les potentiels des noeuds N25 et N27. Les quatre noeuds remontent ensuite progressivement vers le potentiel BDD-VT pour le dispositif de la figure 2. Quand un tel dispositif est exploité en association avec un décodeur, la tension en A représente un chiffre d'adresse "O" ou '1' sur ses deux niveaux de tension:- avec le dispositif de la figure 1, où les sorties sont, au repos pour la tension VSS et que l'une de ces sorties y demeure durant toute phase PH, on peut connecter l'une, ou l'autre des sorties, sélectivement, à une entrée d'un décodeur d'adresse simple (inverseur, figure 3 ou suiveur, figure 4). - avec le dispositif de la figure 2, au contraire, où les deux sorties varient en sens inverses durant PH, il est nécessaire de connecter l'une ou ltautre des sorties, sélectivement, à une entrée d'un décodeur d'adresse dynamique à prélèvement, qu'il soit inverseur figure 5 ou suiveur, figure 6. Chaque décodeur d'adresse incorpore une pluralité de transistors PET tels que D1, D2, D3 adaptés à recevoir en simultanéité sur leurs grilles des tensions de sortie de dispositifs de bascule dynamique selon l'invention, selon une sélection adaptée au décodeur concerné. La sortie S doit varier pour une combinaison déterminée des entrées des transistors D. La sortie est prise aux bornes d'un condensateur S. En fonctionnement inverseur, ce condensateur est pré chargé durant une phase PC alors haute rendant conducteur un transistor T1 ayant sa source portée au potentiel VDD. REVENDICATIONS 1.- Dispositif pour le prélèvement et la rétention de valeurs échantillonnées dans une tension à deux niveaux logique disponibles sur borne d'entrée unique, sous la commande d'une phase unique d'échantillonnage, caractérisé en ce qu'il comporte une bascule constituée de deux paires de transistors réciproquement appairées par des liaisons croisées des transistors de la première paire à ceux de la seconde et des liaisons non croisées de retour des transistors de la seconde paire à ceux de la première, les transistors de la première paire étant de conductions différentes et d'égales capacités, et un circuit d'attaque partant de la dite borne d'entrée et comportant une voie d'attaque de l'une des liaisons croisées et une voie de compensation de la capacité de cette voie d'attaque, reliée à l'autre de ces liaisons croisées. 2.- Dispositif selon la revendication 1, caractérisé en ce que la tension de la phase d'échantillonnage est appliquée comme tension de source aux transistors de la première paire de bascule, des moyens répondant à la forme complémentaire de cette tension de phase inhibent l'action des dites liaisons de retour sur ces transistors. 3.- Dispositif selon la revendication 2, caractérisésen ce que des moyens détectent la fin du positionnement de la bascule au cours de l'application de la tension de phase d'échantillonnage et inhibent grâce à cette détection, les voies du circuit d'attaque. 4.- Dispositif selon la revendication 2, caractérisé en ce que, les transistors sont des transistors à effet de champ, les dites liaisons croisées vont des drains des transistors de la première paire aux grilles des transistors de la seconde et les dites liaisons de retour non croisées vont des drains des transistors de la seconde paire aux grilles des transistors de la première à travers des transistors de liaison dont la grille est reliée à l'une des liaisons croisées et la source à l'autre de ces liaisons croisées. 5. - Dispositif selon la revendication 3, caractérisé en ce que la dite voie d'attaque comporte, en série, un transistor d'entrée ayant sa grille connectée à la borne d'application de la tension à deux niveaux et un transistor inhibé par sa grille, par la forme complémentaire de la tension de phase de commande, la voie de compensation comportant en série, une capacité MOS reliée à la grille du transistor d'entrée et un transistor inhibé par sa grille par ladite forme complémentaire de la tension, des moyens également commandés par cette forme d'onde complémentaire assurant une charge initiale égale des transistors qu telle inhibe. 6.- Dispositif selon la revendication J, caractérisé en ce qu'elle comporte deux circuits de sortie d'états complémentaires, chacun de ces circuits comprenant un montage push-pull de deux transistors en série entre les bornes de l'alimentation, l'un de ces trasistors ayant sa grille reliée à lagrille du transistor de liaison d'une des liaisons de retour non croisées et l'autre de ces transistors ayant sa grille reliée au drain de ce même transistor de liaison, la sortie étant prise sur la connexion entre les deux transistors du push-pull.