FR 2413787 A1 19790727 FR 7836496 A 19781227 La présente invention concerne un dispositif à semiconducteur destiné à des circuits logiques. Un certain nombre de dispositifs de ce genre ont été proposés au cours des dernières années, comprenant essentiellement un premier transistor qui fonctionne comme une source de courant et qui est combiné avec un ou plusieurs autres transistors de manière que, si un signal d'entrée appliqué au dispositif est modifié d'une manière appropriée, il se produise un changement du courant qui circule dans le dispositif, en raison de la combinaison structurelle du premier transistor avec les autres, et faisant changer en conséquence la tension à l'électrode de sortie du ou de chaque autre transistor. Ce dispositif remplit donc une fonction d'inversion entre l'entrée et chaque sortie.Dans un dispositif de ce genre correctement réalisé, il n'existe pas ou pratiquement pas d'interaction entre les sorties des seconds transistors, et des fonctions NON-OU et NON-ET peuvent être obtenues en connectant en parallèle des sorties de deux ou plusieurs dispositifs différents. Des interconnexions plus complexes permettent d'obtenir des fonctions plus élaborées, par exemple de circuits basculeurs, de registres et de compteurs. Un exemple d'un dispositif de ce genre est celui dit à 2 logique à injection intégrée (I2L) décrit dans un article de H.H. Berger et S.K. Wiedmann, à partir de la page 340 du paragraphe "Solide State Circuits" du journal I.E.E.E. 1972. Un autre est le dispositif logique à transistor et inductance statiques décrit dans un article de J. Nishizawa et B. Wilamowski, à partir de la page 151 de tProceedings of the 1972 Japanese solid state circuits conference". l'invention concerne donc une nouvelle forme de dispositif à semi-conducteur du type décrit ci-dessus et qui présente plusieurs avantages sur les formes déjà connues de ces dispositifs. Un dispositif à semi-conducteur selon l'invention, destiné i des circuits logiques, comporte un substrat semi-conducteur d'un type de conductiblité, dans lequel sont formées deux régions du type de conductibilité opposé à celui du substrat et qui sont séparées par une région de canal recouverte par une couche de matière isolante portant une électrode pour former un transistor planas" à effet de champ à grille isolée ; dans le substrat est également formé au moins un transistor à effet de champ à grille isolée à rainure en V dont la source et le drain sont constitués l'un par le substrat et l'autre par une région du premier type de conductibilité, dans l'une des première et seconde régions, et dont la région de canal est constituée en partie par celle précitée des première et-seconde régions. L'expression "transistor à effet de champ isolé à rainure en V" est couramment utilisée pour désigner un transistor à effet de champ à grille isolée dont la grille est constituée par une électrode sur une couche isolante formée sur une paroi d'une rainure ménagée dans un substrat dans lequel le transistor est formé. Ainsi, cette expression n'est pas limitée à des transistors dans lesquels la rainure a réellement la forme d'un V. L'invention sera maintenant décrite plus en détail en regard du dessin annexé à titre d'exemples nullement limitatifs et sur lequel la figure 1 est une coupe schématique d'un dispositif selon l'invention la figure 2 est un schéma électrique du dispositif de la figure 1 ; et la figure 3 est une coupe schématique d'une variante du dispositif de la figure 1. La figure 1 montre que le dispositif selon l'invention comporte un substrat de silicium de conductibilité du type N,com- prenant une partie 1 assez fortement dopée et sur laquelle est formée une couche épitaxiale du type N, assez légèrement dopée. Deux régions 5 et 7 espacées, du type P, sont formées dans la couche 3 et sont reliées par une région 9 relativement mince, du type P. La région 9 est recouverte par une couche 11 de matière isolante, par exemple de bioxyde de silicium dont la surface porte une couche 13 conductrice de l'électricité. Le dispositif décrit jusqu'ici constitue un transistor "planar" à effet de champ, la grille isolée, à canal P, en mode appauvri, la région 9 constituant le canal, les régions 5 et 7 1a source et le drain et la couche 13 la grille ou électrode de commande. Des conducteurs 15, 17 et 19 de source, de grille et de drain sont prévus pour les connexions extérieures, comme cela sera décrit ci-après. Deux transistors à effet de champ à grille isolée, à canal N, en mode enrichi et à rainure en V, sont formés à côté du transistor "planar". A cet effet, la région 7 du type P est réalisée avec une surface relativement grande et une rainure 21 en V traverse complètement la région 7 et la partie sous-jacente de la couche 3, dans la partie 1 la plus fortement dopée du substrat. Sur les deux côtés de la rainure 21, près de la surface du dispositif, sont formées des régions séparées 23 et 25 du type N, avec la même concentration en impuretés que la partie 1 du substrat. Une couche 27 de matière isolante, par exemple du bioxyde de silicium, est prévue dans la rainure 21 et une couche de grille 29 conductrice de l'électricité est formée sur la surface de la couche 27. le substrat 1, 3 constitue une source commune pour les transistors à rainure en V, les régions 23 et 25 constituent les drains des deux transistors, les parties 31 et 33 de la région 7 du typez voisines de la rainure 21 entre la couche 3 et les régions de drain 23 et 25 constituent les canaux des deux transistors et la couche 29 constitue une grille commune pour les deux transistors. Des conducteurs de drain 35 et 37 et un conducteur 39 pour le substrat 1, 3 sont prévus pour les connexions extérieures, comme décrit ci-après. Comme le montre la figure 2, le dispositif ainsi réalisé comporte un transistor nplanar" T1 à effet de champ et deux transistors à effet de champ T2 et T3 à rainure en V, ces derniers transistors comportant des grilles arrière ou réactives constituées par un prolongement de la région de drain 7 du transistor T1, et dont les grilles sont interconnectées, ainsi que les sources. Quand ce dispositif fonctionne, la grille 13 du transistor T1 et la source des transistors T2 et T3 sont à la masse par les conducteurs 17 et 39 et la grille 23 des transistors T2 et T3 reste flottante. Une petite tension positive, par exemple 0,5 volt, est appliquée à la source 5 du transistor T1 par le conducteur 15 et un signal logique d'entrée est appliqué au drain 7 du transistor T1 par le conducteur 19. Quand l'entrée est au niveau logique bas, c-'est-à-dire à peu près au potentiel de la masse, le courant qui circule depuis la source 5 vers le drain 7 du transistor T1 sort du drain par le conducteur 19. il en résulte que la capacité de grille des transistors à rainure en V n'est- pas chargée et ces transistors T2 et T3 sont bloqués. Des sources de courant appropriées connectées aux conducteurs 35 et 37 forcent au niveau haut la sortie logique des transistors à rainure en V. Si la tension d'entrée s'élève nettement au-dessus du potentiel de la masse, le courant qui circule dans le drain 7 du transistor T1 depuis sa source 5 charge rapidement la capacité de grille des transistors à rainure en V, en formant des couches d'inversion dans les régions de canal. les tensions aux drains des transistors à rainure en V sont donc abaissées jusqu'à une valeur s'approchant du potentiel de la masse, faisant passer leurs sorties logiques au niveau bas. il faut noter que dans un circuit logique complet, les sources connectées aux conducteurs de sortie 35 et 37 du dispositif sont normalement les transistors T1 d'autres dispositifs. D'une manière similaire, le signal logique d'entrée appliqué au conducteur d'entrée 19 du dispositif provient d'un conducteur de sortie 35 ou 37 d'un ou plusieurs autres dispositifs. Certaines variations des caractéristiques de fonctionnement peuvent être obtenues en connectant la grille 13 du transistor T1 à sa source plutôt qu'à la masse, ou en connectant la grille commune 29 des transistors T2 et T3 à la masse ou à la région 7 du type P, c'est-à-dire au conducteur de drain du transistor Tî. la figure 3 illustre une variante du dispositif de la figure 1, dans laquelle la partie de la couche 7, dans laquelle sont formées les régions 23 et 25, est relativement épaisse. Cela permet d'augmenter la tension d'amorçage source-drain des transistors à rainure en V. De préférence, la partie plus épaisse de la couche 7 s'étend à droite, par la couche épitaxiale 3 de type N légèrement dopée, vers la partie 1 du substrat, comme le montre la figure 3. Bien que le dispositif soit décrit ci-dessus à titre d'exemple avec deux transistors à rainure en V dans une seule rainure, il est bien entendu que d'autres dispositifs selon l'invention pourraient comprendre un seul ou plus de deux transistors à rainure en V, chaque transistor pouvant être réalisé dans une seule rainure. Un dispositif selon l'invention présente un certain nombre d'avantages sur les dispositifs comparables déjà connus. Dans un dispositif selon l'invention, les niveaux de dopage des différentes régions sont en général inférieurs à ceux 2 des dispositifs logiques à injection intégrée (I î), ce qui réduit la capacité. De plus, tous les transistors sont des composants à porteurs majoritaires, tandis qu'un dispositif logique à injection intégrée comporte des transistors bipolaires et il se produit un emmagasinage de porteurs minoritaires. Un dispositif selon l'invention permet donc d'obtenir une plus grande vitesse de fonctionnement que les dispositifs logiques à injection intégrée. En raison de la conductance relativement élevée des transistors à effet de champ du dispositif selon l'invention, l'ex- cursion de tension du signal logique d'entrée peut être inférieure à celle des dispositifs logiques à injection intégrée ou à transistor et inductance statiques. les basses tensions seuil résultantes nécessaires pour les transistors à rainure en V peuvent être facilement obtenues avec une couche 27 d'isolement o de grille d'une épaisseur de 500 A ou moins, car il n'existe aucun problème de claquage. Grâce à ces facteurs, un dispositif selon l'invention offre un produit puissance-vitesse inférieur à 0,1 picojoule. D'une façon générale, la géométrie d'un dispositif selon l'invention est moins critique que celle.des dispositifs logiques à injection intégrée et à transistor et à inductance statiques, car ils ne comportent pas les régions de base étroites qui sont nécessaires dans ces autres dispositifs. Par conséquent, une géométrie précise peut être utilisée dans un dispositif selon l'invention sans entratner des difficultés d'interaction dues à l'injection de trous. La fabrication d'un transistor selon l'invention ne présente aucune difficulté particulière et peut se faire en appliquant une combinaison des techniques bien connues des transistors tplanar" à effet de champ à grille isolée et des transistors à effet de champ à grille isolée et à rainure en V, comme décrite par exemple dans le brevet des Etats-Unis d'bmérique NO 3 924 265. il va de soi que de nombreuses modifications peuvent être apportées aux dispositifs décrits et illustrés à titre d'exemples nullement limitatifs sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif à semi-conducteur destiné à des circuits logiques et comprenant un premier transistor qui fonctionne comme une source de courant et au moins un autre transistor combiné avec le premier transistor pour remplir une fonction d'inversion, dispositif caractérisé en ce que le premier transistor comporte un substrat semi-conducteur (1,3) d'un type de conductibilité, dans lequel sont formées deux régions (5,7) de type de conductibilité opposé à celui du substrat, qui sont séparées par une région de canal (9) recouverte par une couche de matière isolante (11) portant une électrode (13) pour former un transistor "planar"àeffet de champ à grille isolée (T1), l'autre transistor ou chaque autre transistor consistant en un transistor à effet de champ à grille isolée (T2,T3) à rainure en V dont la source et le drain sont constitués l'un par le substrat (1,3) et l'autre par une région (23,25) du premier type de conductibilité formé dans celle précitée desdites première et seconde régions et dont la région de canal est constituée par une partie (31,33) de celle précitée desdites première et seconde régions. 2. Dispositif selon la revendication 1, caractérisé en ce que le substrat comporte une partie (1) assez fortement dopée sur-laquelle est formée une couche (3) assez légèrement dopée, la rainure en V (21) se prolongeant à travers la couche légèrement dopée dans la partie fortement dopée. 3. Dispositif selon la revendication lou 2, caractérisé en ce que ladite région (23,25) du transistor à rainure en V (T2,T3) dudit premier type de conductibilité se situe dans une partie de celle précitée (7) desdites première et seconde régions du transistor qui est plus épaisse que la partie de celle précitée desdites première et seconde régions voisine de la région de canal (9) du transistor "planar" (T1). 4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte plusieurs transistors 9 rainure en V (T2,T3) formés dans une même rainure (21) et se partageant une électrode de grille commune (29). 5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le transistor "planar" (T1) est.un transistor en mode enrichi, le transistor ou chaque transistor à rainure en V (T2,T3) étant un transistor en mode appauvri. 6. Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé en eue que le substrat (1,3) est du type N de conductibilité.