FR 2415391 A1 19790817 FR 7801462 A 19780119 La présente invention concerne une ligne à retard pour signaux électriques. Elle concerne également, à titre d'application1 un dispositif de filtrage de signaux électriques périodiques comprenant cette ligne à retard. On connait déjà plusieurs modèles de lignes à retard destinées à des circuits électroniques. Celles que l'on rencontre le plus souvent dans de tels circuits sont du type analogique ou du type numérique. Les lignes à retard analogiques ont une bande passante étendue, mais présentent une distorsion assez importante et un bruit de fond qui limite sévèrement leur dynamique. Avec des lignes à retard numériques, on peut obtenir une dynamique su périeure, mais au détriment du temps de conversion analogiquenumérique qui augmente en même temps que la dynamique. Par suite, aucune de ces lignes ne peut assurer le traitement de signaux élec- triques de très grande amplitude avec une bande passante satisfaisante et une distorsion faible. Le but de l'invention est de remédier à cette insuffisance et de proposer une ligne à retard qui, tout en restant simple et de conception économique, présente des performances qu'on ne trouvait pas simultanément dans les réalisations antérieures. L'invention concerne, à cet effet, une ligne à retard, caractérisée en ce qu'elle comprend en série un étage de répartition du signal d'entrée de la ligne en plusieurs fractions de signal complémentaires dont l'une est analogique et dont une autre au moins est numérique et un étage de stockage en mémoire destiné à retarder séparément chaque fraction de signal et regrouper ces fractions retardées en un signal de sortie unique. La répartition d'un signal électrique de très grande amplitude en fractions de signal complémentaires permet de traiter chaque fraction de signal à l'aide de circuits de retard distincts qui, utilisés séparément, auraient des performances très insuffisantes pour assurer le traitement du signal global. Dans un mode particulier de réalisation, la ligne à retard selon l'invention est caractérisée en ce que étage de répartition comprend en série un dispositif d'échantillonnage du signal d'entrée de la ligne et un jeu de deux voies de sortie placées en parallèle, la première voie comprenant un convertisseur analogique-numérique destiné à transformer une première fraction du signal échantillonné en un signal numérique composé d'un nombre déterminé de chiffres binaires et la deuxième voie comprenant un dispositif de conversion de ce signal numérique, composé d'un premier convertisseur numérique-analogique, d'un premier inverseur et d'un premier additionneur et destiné à restituer par différence avec le signal échantillonné une fraction de signal analogique complémentaire de la première fraction, et en ce que l'étage de stockage en mémoire comprend en série un jeu de deux voies de stockage, placées en parallèle et prolongeant respectivement chaque voie de sortie de l'étage de répartition, et un deuxième additionneur regroupant les signaux de sortie de chaque voie de stockage en un signal unique de sortie de la ligne, la première voie de stockage comprenant en série un groupe de registres1 placés en parallèle et prévus en nombre égal à celui des chiffres binaires, et un deuxième convertisseur numérique-analogique, la deuxième voie de stockage comprenant un circuit de retard analogique, et un circuit d'horloge étant également inclus dans l'étage de stockage en mémoire pour fixer le retard de chaque fraction de signal dans la voie de stockage correspondante. L'utilisation d'une ligne à retard numérique et d'une ligne à retard analogique permet de conjuguer les avantages de ces deux types de ligne. La conversion d'une première fraction du signal d'entrée de la ligne est, en effet, rapidement réalisée si l'on choisit de coder cette fraction de signal avec un nombre modéré de chiffres binaires ; le signal codé ainsi obtenu peut être conservé en mémoire dans des registres et restitué sur commande du circuit d'horloge. Ce nombre de chiffres binaires est en même temps suffisamment élevé pour que l'amplitude de la fraction complémentaire du signal d'entrée soit compatible avec la dynamique de la ligne à retard analogique destinée à traiter cette fraction complémentaire. Dans une version améliorée, la ligne à retard est caractérisée en ce que les premier et deuxième convertisseurs numériques-analogiques sont appariés de façon à ce que leurs défauts de linéarité respectifs soient sensiblement identiques. Ainsi, en réalisant un montage différentiel avec ces deux convertisseurs, les défauts de linéarité se compensent et sont élimines. Dans une version encore améliorée, la ligne à retard est caractérisée en ce que la deuxième voie de stockage de étage de stockage en mémoire comprend aussi un circuit de compensation des défauts de transmission du circuit de retard analogique, placé en série entre ce circuit de retard et le deuxième additionneur. La présence de ce circuit de compensation permet une restitution plus fidèle de la fraction de signal présente à l'entrée du circuit de retard analogique. Dans un mode de réalisation plus complexe, la ligne à retard selon l'invention peut comprendre plusieurs étages suc cessifs de stockage en mémoire, branchés chacun en parallèle sur l'étage de stockage précédent et de telle façon que les première et deuxième voies de stockage de chaque étage supplémentaire pré lèvent dans l'étage précédent respectivement le signal de sortie numérique du groupe de registres et le signal de sortie analogique de la deuxième voie de stockage. L'adjonction de ces étages sup plémentaires permet d'effectuer sur les signaux de sortie du premier étage de stockage en mémoire de nouveaux traitements de stockage et de retardement répondant à des besoins spécifiques. Une application importante de la ligne à retard selon l'invention consiste en un dispositif de filtrage de signaux électriques périodiques comprenant une ligne à retard conforme à l'un des modes de réalisation précédents et caractérisé en ce qu'il comprend également un troisième inverseur placé en série entre la sortie du deuxième additionneur et une première entrée d'un quatrième additionneur dont une deuxième entrée est reliée à la sortie du dispositif d'échantillonnage du signal d'entrée de la ligne, et en ce que le circuit horloge de 11 étage de stockage en mémoire fixe le retard de chaque fraction de signal dans chaque voie de stockage à une même valeur égale à un nombre entier de périodes du signal à éliminer par filtrage. Un tel dispositif permet, lors de l'observation du déplacement de particules sanguines, effectuée à l'aide d'un appareil de mesure utilisant un transducteur ultrasonore, d'é- liminer dans le signal fourni par l'appareil de mesure les échos fixes périodiques et de grande amplitude qui se superposent aux échos mobiles et de faible amplitude associés à ces particules. Cette élimination des échos indésirables est obtenue en sous trayant du signal global le même signal mais retardé par la ligne à retard d'une valeur égale à un nombre entier de périodes des échos fixes. Le signal résiduel ne contient plus que la partie utile du signal, c'est-à-dire les échos mobiles. L'invention sera mieux comprise en se référant à la description qui va suivre et aux dessins annexés qui montrent, à titre d'exemples non limitatifs, plusieurs modes de réalisation de l'invention, dessins dans lesquels - La figure 1 montre une ligne à retard selon l'invention - La figure 2 montre une ligne à retard selon la figure 1, mais comprenant plusieurs étages de stockage en mémoire et - La figure 3 montre un dispositif de filtrage de signaux électriques périodiques utilisant une ligne à retard selon l'invention. La ligne à retard représentée sur la figure 1 comprend en série un étage de répartition 1 et un étage de stockage en mémoire 2. L'étage de répartition 1 divise le signal d'entrée VE de la ligne en deux fractions de signal complémentaires dont l'une est numérique et l'autre analogique. L'étage de stockage en me,- moire 2 retarde alors séparément chaque fraction de signal, puis les regroupe en un signal de sortie unique VR. L'étage 1 comprend en série un échantillonneur 3, transformant le signal d'entrée VE en un signal échantillonné V, et un jeu de deux voies de sortie placées en parallèle. La première voié comprend un convertisseur analogique-numérique 4, qui prélève une première fraction du signal Y et la convertit en un signal numérique VI à quatre chiffres binaires. La deuxième voie comprend un dispositif de conversion 5, prélevant le signal numérique V1 pour restituer par différence avec le signal échantillonné V un signal analogique V2 égal à la fraction complémentaire du signal numérique V1 ; ce dispositif 5 comprend à cet effet un premier convertisseur numérique-analogique 6, un premier inverseur 7 et un premier additionneur 8. L'étage 2 comprend en série un jeu de deux voies de stockage en mémoire, placées en parallèle pour prolonger respectivement chaque voie de sortie de l'étage 1, et un deuxième additionneur 9. La première voie de stockage comprend en série un groupe de quatre registres 10 à 13, placés en parallèle, et un deuxième convertisseur numérique-analogique 14. La deuxième voie de stockage comprend en série un circuit de retard analogique 15, du type dit à transfert de charges, et un circuit de compensation 16, destiné à éliminer les défauts de transmission du circuit 15. Le groupe de registres 10 à 13 et le circuit de retard 15 reçoivent respectivement le signal numérique V1 et le signal analogique V2 et le conservent en mémoire pendant une durée fixée par un circuit d'horloge 17 agissant simultanément sur les registres 10 à 13 et sur le circuit de retard 15. Dans l'exemple ici décrit, ce retard imposé aux signaux V1 et V2 par le circuit 17 est égal à une période d'une composante périodique indésirable du signal d'entrée VE. L'additionneur 9 reçoit respectivement sur une première et une deuxième entrée les signaux de sortie Y3 et V4 de chaque voie de stockage et délivre un signal de sortie VR qui est la somme des signaux analogiques V3 et v4 représentant des fractions complémentaires retardées du signal échantillonné V. Le convertisseur 6 de l'étage de répartition 1 et le convertisseur 14 de l'étage de stockage en mémoire 2 sont appariés de façon à ce que leurs défauts de linéarité respectifs soient aussi identiques que possible ; ainsi, grâce au montage différentiel réalisé avec ces deux convertisseurs et visible sur la figure 1, ces défauts de linéarité se compensent et sont éliminés, et le signal de sortie VR reproduit plus fidèlement le signal V initial. Dans le mode de réalisation ici décrit, le circuit de compensation 16 comprend en série un bloqueur 18, un atténuateur 19, un deuxième inverseur 20, un troisième additionneur 21 et un amplificateur 22. La sortie du circuit de retard 15 est reliée directement à une deuxième entrée de l'additionneur 21. Les éléments qui composent ce circuit de compensation 16 sont choisis de façon que l'addition du signal de sortie du circuit de retard 15 et du signal de sortie présent sur la sortie de l'inverseur 20 corrige exactement les défauts de transmission du signal V2 à travers le circuit 15. De cette façon le signal de sortie V4 de la deuxième voie de stockage reproduit plus fidèlement le signal V2 présent à l'entrée du circuit 15. Dans la réalisation représentée sur la figure 2, la ligne à retard comprend un étage de répartition 1 et un étage de stockage en mémoire 2 identiques à ceux qui viennent d'être décrits, et donc représentés schématiquement ; elle comprend également deux autres étages de stockage en mémoire 2b et 2c identiques à l'étage 2. L'étage 2b est branché en parallèle sur l'étage 2 et de façon à ce que les deux voies de stockage de cet étage 2b prélèvent respectivement le signal de sortie numé rique V5 du groupe des registres 10 a 13 et le signal analogique Y4 envoyé sur la deuxième entrée de l'additionneur 9. L'étage 2c est branché en parallèle sur l'étage 2b exactement de la même manière que l'étage 2b sur l'étage 2.Chacun des étages supplémentaires 2b et 2c comprend, comme l'étage initial 2, deux voies de stockage, dont la première assure le traitement d'un signal numérique et la seconde le traitement d'un signal analogique, et dont les signaux de sortie respectifs sont regroupés par un additionneur en un signal de sortie unique. Une ligne à retard conforme à la description précédente peut être utilisée par exemple dans un dispositif de filtrage de signaux électriques périodiques. Ce dispositif, représenté sur la figure 3, comprend, d'une part, une ligne à retard identique à celle de la figure 1, c'est-à-dire composée d'un étage de répartition 1 et d'un étage de stockage en mémoire 2 ; ces étages sont donc représentés schématiquement sur la figure 3. Le dispositif de filtrage comprend, d'autre part, un troisième inverseur 30, un quatrième additionneur 31 et un deuxième échantillonneur 32. L'additionneur 31 reçoit sur une première entrée le signal analogique VR inversé par l'inverseur 30 et sur une deuxième entrée le signal échantillonné Y. Le signal de sortie VA de l'additionneur 31 représente donc la différence V - VR. Comme le retard de VR par rapport à V est égal à une période d'une composante périodique indésirable présente dans le signal V, la différence V - VR ne contient plus cette cette composante périodique, car l'opération de soustraction l'élimine. La différence V - VR ne contient plus que les composantes utiles du signal V. En effet, dans le signal de mesure VE traité par le dispositif de filtrage, ces composantes utiles correspondent à des échos mobiles, et donc différents à deux instants de mesure séparés par une période de la composante indésirable et elles ne peuvent pas être éliminées par l'opération de soustraction ci-dessus. Le signal de sortie VA traverse enfin l'échantillonneur 32, qui délivre un signal de sortie VS du dispositif de filtrage. Les valeurs retenues à titre d'exemple pour la réalisation du dispositif décrit ci-dessus sont les suivantes 6 - fréquence ultrasonore de mesure : 3 x 10 hertz. - période de la composante à filtrer : 100 microsecondes. - fréquence d'échantillonnage : 1Q7 hertz. - codage numérique : 4 chiffres binaires. - circuit de retard : 910 cellules de stockage - retard unitaire t d'une cellule : 100 nanosecondes. Les caractéristiques de la ligne à retard obtenues avec ces valeurs sont les suivantes - dynamique de la voie numérique seule : 24 dB - dynamique de la voie analogique seule : 55 dB - dynamique de la ligne à retard complète : 79 dB - distorsion de la ligne analogique seule : 3 % - défaut de linéarité de la ligne à retard complète : inférieur à 0,2 ,' - stabilité du retard : 50 picosecondes - bande passante : 4 x 106 hertz. L'utilisation d'une ligne à retard selon l'invention permet donc, par le traitement séparé de fractions de signal dans des voies distinctes, l'une numérique et l'autre analogique dans l'exemple décrit, d'assurer le traitement de signaux de très grande amplitude qui ne peuvent être traités par l'une de ces voies seule. L'utilisation particulière d'une telle ligne à retard dans un dispositif de filtrage comme celui décrit ci-dessus permet d'obtenir une réSection très satisfaisante de signaux périodiques indésirables de grande amplitude superposés à des signaux utiles de faible amplitude. Bien entendu, la présente invention n'est pas limitée aux exemples de réalisation qui viennent autre décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. I1 est par exemple possible d'augmenter le nombre des viesen parallèle. Le signal de très grande amplitude présent à l'entrée de la ligne à retard est alors divisé en autant de fractions que de voies, chacune de ces voies assurant la mise en mémoire de la fraction de signal qu'elle prélève. Le circuit d'horloge 17 fixe à une même valeur les retards imposés par chaque voie de stockage à la fraction de signal qu'elle conserve en mémoire, mais le filtrage de la composante périodique à éliminer se produit également si cette valeur est supérieure à une période de cette composante, tout en restant égale à un multiple de cette période. Par ailleurs, des effets de brouillage volontaire de signaux peuvent être obtenus si, au lieu de fixer à une même valeur ces retards, le circuit d'horloge 17 est au contraire prévu de façon à leur donner des valeurs distinctes. Enfin, la ligne à retard de la figure 2 comprend seulement trois étages de stockage en mémoire, mais ce nombre peut être plus élevé. REVENDICATIONS : 1. Ligne à retard pour signaux électriques, caractérisée en ce qu'elle comprend en série un étage de répartition du signal d'entrée de la ligne en plusieurs fractions de signal complémentaires dont l'une est analogique et dont une autre au moins est numérique et un étage de stockage en mémoire destiné à retarder séparément chaque fraction de signal et regrouper ces fractions retardées en un signal de sortie unique. 2. Ligne à retard selon la revendication 1, caractérisée en ce que l'étage de répartition comprend en série un dispositif d'échantillonnage du signal d'entrée de la ligne et un jeu de deux voies de sortie placées en parallèle, la première voie comprenant un convertisseur analogique-numérique destiné à transformer une première fraction du signal échantillonné en un signal numérique composé d'un nombre déterminé de chiffres binaires et la deuxième voie comprenant un dispositif de conversion de ce signal numérique, composé d'un premier convertisseur numériqueanalogique, d'un premier inverseur et d'un premier additionneur et destiné à restituer par différence avec le signal échantillonné une fraction de signal analogique complémentaire de la première fraction, et en ce que l'étage de stockage en mémoire comprend en série un jeu de deux voies de stockage, placées en pa rallèle et prolongeant respectivement chaque voie de sortie de l'étage de répartition, et un deuxième additionneur regroupant les signaux de sortie de chaque voie de stockage en un signal unique de sortie de la ligne, la première voie de stockage comprenant en série un groupe de registres, placés en parallèle et prévus en nombre égal à celui des chiffres binaires, et un deuxième convertisseur numérique-analogique, la deuxième voie de stockage comprenant un circuit de retard analogique, et un circuit d'horloge étant également inclus dans l'étage de stockage en mémoire pour fixer le retard de chaque fraction de signal dans la voie de stockage correspondante. 3. Ligne à retard selon la revendication 2, caractérisée en ce que les premier et deuxième convertisseurs analogiques-numériques sont appariés de façon à ce que leurs défauts de linéarité respectifs soient sensiblement identiques. 4. Ligne à retard selon l'une des revendications 2 ou 3, caractérisée en ce que la deuxième voie de stockage de l'étage de stockage en mémoire comprend un circuit de compensation des défauts de transmission du circuit de retard analogique, placé en série entre ce circuit de retard et le deuxième additionneur. 5. Ligne à retard selon la revendication 4, caractérisée en ce que le circuit de compensation comprend en série un bloqueur, un atténuateur, un deuxième inverseur, un troisième additionneur et un amplificateur, la sortie du circuit de retard analogique étant d'autre part reliée directement a une deuxième entrée de ce troisième additionneur. 6. Ligne à retard selon l'une des revendications 2 à 5, caractérisée en ce qu'elle comprend plusieurs étages successifs de stockage en mémoire1 branchés chacun en parallèle sur l'étage de stockage précédent et de telle façon que les première et deuxième voies de stockage de chaque étage supplémentaire prélèvent dans l'étage précédent respectivement le signal de sortie numérique du groupe de registres et le signal de sortie analogique de la deuxième voie de stockage. 7. Dispositif de filtrage de signaux électriques périodiques comprenant une ligne à retard selon l'une des revendications 2 à 6, caractérisé en ce qu'il comprend également un troisième inverseur placé en série entre la sortie du deuxième additionneur et une première entrée d'un quatrième additionneur dont une deuxième entrée est reliée à la sortie du dispositif d'échantillonnage du signal d'entrée de la ligne, et en ce que le circuit d'horloge de l'étage de stockage en mémoire de la ligne à retard fixe le retard imposé à chaque fraction de signal dans la voie de stockage qui lui est associée à une meme valeur égale à un nombre entier de périodes du signal à éliminer par filtrage. 8. Dispositif de filtrage selon la revendication 7, caractérisé en ce qu'il comprend un dispositif d'échantillonnage du signal de sortie du quatrième additionneur. 9. Dispositif de filtrage selon l'une des revendications 7 ou 8, caractérisé en ce qu'il comprend un nombre quelconque de lignes à retard.