FR 2383555 A1 19781006 FR 7706782 A 19770308 La présente invention concerne un convertisseur numériqueanalogique utilisant, pour réaliser la conversion, ia technique des dispositifs à transfert de charges et plus particulièrement des dispositifs à charges couplées. On connaît depuis fort longtemps différentes techniques permettant de transformer des informations numériques, binaires par exemple, en informations analogiques ; ces techniques utilisent par exemple des réseaux d'impédances auxquelles on affecte des poids prédéterminés correspondant au rang des caractères de l'information, ou mot numérique à convertir. Ces techniques classiques conduisent à des décodeurs relativement complexes et encombrants ; les mots numériques sont généralement stockés dans un registre avant de commander le convertisseur proprement dit constitué des impédances pondérées, ceci afin d'éviter notamment que des transitoires ne viennent perturber la sortie analogique. Les sorties du registre commandent alors les commutateurs qui vont eux-mêmes commander l'application de signaux aux différentes impédances constituant le registre proprement dit. Un convertisseur numérique-analogique utilisant un registre à transfert de charges entre l'entrée des informations numériques et le réseau d'impédances pondérées constituant le convertisseur proprement dit a été décrit dans un article intitulé "tharge-coupled- device digital-analogue converter" paru dans la revue "Electronic Letters"du 30 octobre 1975, volume Il, nO 22, pages 551 et 552. Notons que ce convertisseur, s'il utilise en partie la technique des dispositifs à charges couplées, ne 1'utilise que pour réaliser le registre dans lequel vont être maintenus les différents caractères du mot numérique à convertir ; notons en particulier que la pondération de ces différents caractères, correspondant à leur rang dans le mot, est faite dans un classique réseau d'impédances notons encore que le mot numérique donné, au départ, sous forme de numération parallèle doit hêtre converti en numération série avant d'hêtre introduit dans le registre à charges couplées. L'objet de la présente invention est de réaliser un convertisseur numérique-analogique particulièrement simple, peu encombrant et très performant. Ses performances sont particulièrement intéressantes sur le plan de la consommation en énergie qui est faible et de la rapidité qui est grande ; cette grande rapidité résultant notamment de l'absence de conversion parallèle-série avant l'entrée des caractères du mot dans le convertisseur proprement dit. Un convertisseur numérique-analogique selon l'invention, permettant de convertir un mot numérique de n caractères binaires ou bits, appliqués chacun å une des n entrées parallèles du convertisseur, en un signal analogique recueilli sur une sortie de ce convertisseur, est caractérisé en ce qu'il comporte - n cellules à charges couplées constituant un registre à transfert de charges - n moyens d'introduction de charges électriques respectivement dans les n cellules, chacun de ces n moyens, appelés moyens d'entrée, recevant un des n signaux binaires (3 ou 1) caractéristiques respectivement des n bits du mot à convertir, et introduisant dans la cellule correspondante une quantité de charges : nulle lorsque le signal binaire correspond à ltétat 0 par exemple, et assurant la saturation de la cellule lorsque ce signal correspond à l'état 1 - des moyens de transfert des charges introduites dans les cellules, ce transfert s'effectuant dans un sens prédéterminé de manière à transférer lesdites charges, de cellule en cellule vers une sortie unique du registre en ce que les n cellules 4 charges couplées ont une surface utile pondérée de manière que l'application aux moyens d'entrée de la cellule de rang i, du signal binaire correspondant au bit de rang i du mot 4 convertir, introduise danz ladite cellule une quantité de charges proportionnelle au poids de ce bit de rang i pour l'état binaire 1 dudit signal et en ce qu'il comporte en outre des moyens de sommation des n quantités de charges pondérées transférées, après leur introduction dans leur cellule respective, vers la sortie unique du registre. D'autres objets, caractéristiques et résultats de l'invention ressortiront de la description suivante donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent - la figure 1, une représentation très schématique, et même symbolique, d'un convertisseur selon l'invention - la figure 2, une représentation schématique d'un exemple de réalisation d'un convertisseur selon l'invention - la figure 3, une vue schématique, en coupe, des moyens d'entrée d'une cellule ; - la figure 4, des courbes donnant l'allure des signaux appliqués au convertisseur de la figure 2 - la figure 5, une représentation très schématique d'une variante de réalisation de convertisseur selon l'invention. La figure 1 résume schématiquement comment l'invention utilise un dispositif à charges couplées pour réaliser a' la fois l'introduc tion-dans le convertisseur d'un mot numérique dont on dispose sous forme de numération parallèle, sans avoir besoin de le convertir préalablement en numération série, et sa conversion en un signal analogique. Le mot à convertir est constitué dans l'exemple donné ici de n = 5 caractères binaires ou bits dont on dispose sous la forme de 5 signaux électriques binaires : el, e2... e5. Chacun de ces signaux d'entrée a deux états classiquement appelés étant 1 et état O ; on définira par exemple l'état 1 comme étant la présence d'un signal électrique et l'état 0 comme étant l'absence de signal. Le moyen de base d'un convertisseur selon l'invention consiste à réaliser sur un substrat semiconducteur 1 un registre à transfert de charges d'une structure et d'un fonctionnement particuliers tels que d'une part le sens de transfert de cellule à cellule étant celui représenté par la flèche T, l'introduction des charges électriques dans chaque cellule (symboliquement représentées ici par C1... C5 ) se fait selon une direction perpendiculaire à ce sens de transfert T, et individuellement pour chaque cellule qui est munie de ses propres moyens d'entrée E , N2. .M5 d'autre part la surface utile de chaque cellule C1, C2...C5 est pondérée ; dans l'exemple donné içi, les surfaces des cellules étant dans un rapport 2 pour deux cellules -voisines, il s'agit d'un mot numérique codé selon le code de Grey où le poids des bits de rang 1, 2, 3, 4, 5... est respectivement 1, 2, 4, 8, 16.... I1 est clair que toute autre pondération pourrait être adoptée selon le code utilisé. La représentation symbolique donnée ici n'indique aucun des moyens permettant de réaliser le transfert T. C'est que ces moyens ne sont pas originaux~en eux-memes ; les figures suivantes en donneront des exemples. Une cellule a notamment été représentée ici comme comportant une seule électrode ; cette symbolisation permet de mieux comprendre la base de l'invention. Lorsque le mot binaire est introduit, en parallèle, sur les n moyens d'entrée du convertisseur de l'invention, les bits correspondant à un état 1 font délivrer par ceux des moyens d'entrée auxquels ils sont appliqués, des charges électriques qui vont être introduites dans les cellules à charges couplées correspondantes. Les puits de potentiel présents sous les électrodes de ces cellules seront alors saturés en charges électriques tandis que ceux correspondant à des cellules dont les moyens d'entrée se voient appliquer un O n'auront aucune charge introduite. Puisque la surface utile de chacune de ces cellules est proportionnelle au poids du bit qui lui est appliqué et que l'introduction des charges se fait à saturation, la quantité de charges introduites dans chaque cellule est elle-même proportionnelle au poids des bits respectivement appliqués à ces cellules. I1 suffit alors de réaliser le transfert selon T des charges pondérées ainsi introduites dans les cellules, de les extraire du registre par une sortie (non représentée ici) et de les sommer au fur et à mesure qu'elles sont extraites pour obtenir un signal qui, représentant leur somme, est le signal analogique converti recherché. Les moyens de sommation sont symbolisés ici par un intégrateur 2. La lecture de ce signal analogique se fait alors d'une manière connue en elle-même par échantillonnage et maintien dans un organe de lecture 3 qui délivre le signal analogique filtré Vs. La fréquence d'échantillonnage f qui commande cet organe est celle qui commande l'application aux moyens d'entrée N1, Ml des signaux binaires el, e2... e5. Elle est délivrée par une horloge 4. La figure 2 représente schématiquement un exemple de réalisation de convertisseur selon l'invention. Les n cellules à charges couplées C1, C2.. C sont ici repré n sentées chacune par deux capacités constituées chacune par une électrode déposée sur de l'oxyde recouvrant le substrat semiconducteur 1. I1 s'agit donc d'un registre à transfert à deux phases 81 et moyens classiques de commande du transfert le long de la direction et dans le sens de la flèche T. On peut noter que la dissymétrie nécessaire à la détermination d'un sens de transfert prédéterminé (flèche T) est obtenue par tout moyen classique tel que l'utilisation de surépaisseurs de l'oxyde sur lequel reposent les électrodes, ou l'utilisation de barrières d'impuretés implantées dans le substrat ; ces moyens sont suffisamment classiques pour n'être ni décrits ni représentés ici. Les signaux de commande de transfert appliqués aux électrodes des cellules par les phases 1 et 2 sont représentés figure 4, aux deux premières lignes.Dans le cas où le substrat semiconducteur est de type N, les signaux appliqués aux électrodes pour y créer les différents puits de potentiel où vont être introduites puis transférées les charges, sont négatifs. Ils sont en opposition de phase et leur fréquence, dite fréquence de transfert est F = nf , f étant la fréquence dtéchantillonnage binaire et n T o o le nombre de cellules, c'est-à-dire le nombre de bits du mot binaire à convertir. On peut noter que la dernière cellule C n'a pas, à propre n ment parler, deux capacités MDS ; sa deuxième capacité est en fait sous-jacente à l'électrode Gs qui constitue la grille de sortie et dont le potentiel négatif est constant. Les surfaces utiles des cellules sont ici pondérées au moyen de diffusions d'isolement réalisées sous la couche d'oxyde et qui constituent des barrières que ne peuvent pas franchir les charges injectées à une extrémité des cellules. Ces diffusions sont par exemple, dans le cas où le substrat est de type N, des diffusions de type N ayant une tension de seuil supérieure à celle du substrat N. En choisissant pour les tensions de commande 1 et 2 appliquées aux électrodes des valeurs comprises entre la tension de seuil du substrat et celle des diffusions N , les puits de potentiel produits sous les deux parties de l'électrode séparées par la diffusion sont isolés l'un de l'autre et les charges introduites dans le premier ne peuvent pas passer dans le second. On obtient ainsi, pour chaque cellule C1, C2.. C l'introduction d'une quantité de charges proportionnelle à n sa surface utile, c'est-4-dire à sa surface comprise entre ses moyens d'entrée et sa diffusion 21, 22...2n. On peut noter que le choix d'un code ou d'un autre est très simple 4 réaliser ; il suffit de modifier le seul masque de diffusion. Sur la figure 2, seules les premières capacités t > S de chaque cellule C11 C2.. .C comportent une telle diffusion. C'est qu'en effet, n comme on va le voir maintenant, les moyens d'entrée propres à chaque cellule ( , M2.. Ms.- sur la figure 1) n'introduisent les charges que sous les premières électrodes. Il est donc suffisant que les premières capacités de chaque cellule soient pondérées. En effet, une fois faite l'introduction dans la cellule de la quantité de charges voulues, le transfert ne modifiera plus cette quantité.Lorsque par exemple les charges introduites dans la cellule C1 (c'est-à-dire jusqu'a la diffusion 21) vont etre transférées vers la deuxième capacité MOS de C1, elles se répartiront dans toute la surface de cette capacité qui ne sera alors pas saturée ; mais cela importe peu puisque la quantité de charges transférée reste constante et que c'est la seule grandeur qui compte. Quant aux moyens d'entrée propres à chaque cellule, ils comportent n diodes d'entrée D1, D2...Dn constituées de zones de type P diffusées dans le substrat N, disposées de manière à injecter des charges positives vers les extrémités des premières capacités MOS de chaque cellule, l'injection de ces charges se faisant perpendiculairement à la direction de transfert T vers les "surfaces utiles" de ces cellules délimitées par les diffusions 21, 22.,.2n. Une grille de commande, ou grille d'entrée Ger classique en elle-même, commune à l'ensemble des n moyens d'entrée reçoit une tension de commande qui règle L l'intensité du courant de charges introduites sous les premières électrodes des cellules 21, 22...2n ; cette commande est faite ici d'une manière particulière pour que soit assurée la saturation des puits de potentiel dont on a précédemment expliqué la nécessité. L'injection des n quantités de charges dans n cellules, qui se fait à la fréquence d'échantillonnage binaire f précitée, peut o se faire par une méthode d'équilibrage de potentiel expliquée par la figure 3 et la troisième ligne de la figure 4. On voit sur la figure 3 une coupe partielle, très schématique, des moyens d'entrée d'une des cellules, la coupe étant faite perpendiculairement à la direction de transfert T, c'est-à-dire parallèlement à l'injection des charges. L'injection se fait sous la première électrode (31 sur la figure 3) de chaque cellule, pendant qu'un puits de potentiel "profond" se trouve sous cette électrode, c'est-à-dire pendant la demi-période négative de la phase L (figure 4). Cette injection se fait par application d'une tension échantillonnée sur la diode d'entrée D e (respectivement D1, D2 e ... D selon la cellule concernée), par D1, n l'intermédiaire de la grille G qui règle l'intensité du courant de e charges et à laquelle est appliquée une tension négative constante. Pendant que la tension VDe appliquée à la diode d'entrée est positive (+ VDe, figure 3 (a) et troisième ligne de la figure 4), des charges positives viennent saturer les puits de potentiel formés sous G et sous l'électrode 31. C'est ce que symbolise la zone hachurée 32 située au-dessus de la frontière 33 de la zone de charge d'espace, cette zone dépeuplée en porteurs majoritaires (ici électrons) étant ce que l'on appelle le "puits de potentiel" ; tous ces éléments étant classiques dans la technique des dispositifs à charges couplées ne sont pas décrits ici en détail. Lorsqu'ensuite la tension VDe appliquée à la diode devient négative (- VDe, figure 3 (b et troisième ligne de la figure 4), les charges positives en surplus sont évacuées ; il ne reste plus, dans lepuits de potentiel formé sous l'électrode 31 qu'une quantité de charges définies par la surface utile de 31 comme expliqué plus haut, et par la profondeur A x qui correspond à la différence des potentiels d'interface (oxyde 30 - semiconducteur 1) et donc à la différence des potentiels VGe et 1 tous deux constants pendant l'injection des charges sous l'électrode 31. Ainsi, 8 x étant constant, la quantité de charges injectées dans une cellule lorsque. ses moyens d'entrée reçoivent un signal binaire correspondant à l'état 1 ne de'pend que de la surface utile de sa capacité d'entrée, ce qui était bien le but à atteindre. La figure 2 illustre un exemple de moyen de commande des moyens d'entrée des différentes cellules du convertisseur. La tension VDe (impulsionnelle, de fréquence f ) est appliquée à la o source de n transistors MOS 41, 42, ... 4n dont les drains sont connectés aux diodes d'entrée D1, .. D et dont les grilles n reçoivent les n signaux binaires d'entrée el, e2 e . Chaque e1, n état 1 commande l'application à la diode d'entrée correspondante d'une impulsion + VDe , chaque état O laisse le transistor ZENDS bloqué et la diode d'entrée correspondante n'introduit aucune charge dans la cellule qu'elle commande. Lorsque le mot binaire a été ainsi introduit dans le convertisseur de l'invention, sur les n cellules pondérées, on procède à un transfert de charges le long des n cellules, classique en lui meme, à la fréquence nfO, f étant la fréquence d'échantillonnage o binaire et n le nombre de cellules. Il faut en effet que le convertisseur soit "vidé" avant de recevoir un nouveau mot binaire. La sortie des n signaux analogiques correspondant aux quantités de charges pondérées introduites dans les n cellules se fait, au fur et à mesure de leur arrivée vers la grille de sortie G et la diode de sortie Ds associée. Un tel dispositif de sortie s grille t diode n'a, en lui-meme, rien d'original. Toutefois, ici, un mode de polarisation particulier de la diode D lui permet de s servir 4 la fois de dispositif de sortie et d'organe d'intégration des n signaux analogiques qu'elle reçoit. Pour cela la diode Ds, classiquement constituée d'une diffu s sion faite dans le substrat 1, est, pendant tout l'intervalle de temps t où elle reçoit des charges venant des n cellules, à un potentiel flottant ; c'est-à-dire qu'aucune tension de polarisation n'est appliquée sur la diffusion. Cet intervalle de temps (figure 4, quatrième ligne) commence avec la deuxième période du signal de la phase pll' c'est-à-dire après que les charges aient été introduites dans les cellules et dès que commence leur transfert ; il se termine lorsque le dernier transfert est terminé, c'est-à-dire lorsque commence une nouvelle introduction de charges.Pendant cet intervalle de temps tI la diode D fait ainsi la somme des n signaux analogiques s qu'elle reçoit ; le potentiel final de la diffusion est donc proportionnel au signal analogique correspondant au mot binaire introduit. Lorsque toutes les charges ont été ainsi intégrées pendant l'intervalle de temps d'intégration tIt et lues comme on va le voir plus loin, la diode D est "remise à zéro. Cette remise à zéro, qui s correspond à vider la diode des charges positives accumulées, se fait par le transistor MOS 55. Sa source est pour cela connectée à un potentiel VDS négatif qui remet la diode D à "zéro" lorsque le s potentiel Vz de la grille de ce transistor 55 devient négatif ceci a lieu, å la fréquence fO, après chaque intervalle de temps d'intégration tI (figure 4, ligne 4). La lecture du signal analogique converti peut se faire, d'une manière très simple, par le dispositif de lecture 50. Le potentiel recueilli en 51 sur la diode de sortie D5, est appliqué, par l'intermédiaire de deux transistors MOS 52 et 53 montés en source suiveuse qui permettent de sortir sur une basse impédance, à la source d'un transistor MOS de lecture 54.Ce transistor 54, commandé-par la tension VL (figure 4, dernière ligne) va permettre d'échantillonner le signal analogique, et donc de le lire, à la fréquence fo. L'échantillonnage se fait pendant les instants où ce transistor conduit, c'est-à-dire pendant que le potentiel VL est négatif, c'est-à-dire encore, juste avant que la diode de sortie D ne soit "remise à s zero Le signal analogique ainsi échantillonné par le transistor 54 est enfin appliqué à un ensemble transistor MOS 55-résistance 56 qui maintient le signal de sortie Vs. Le signal V8 recueilli est alors le signal analogique recherché. Dans les convertisseurs de l'invention décrits jusqu'ici, l'ensemble des n cellules était aligné le long de la direction de transfert T. C'est ce que schématise la représentation symbolique de la figure 5 (a) où apparaissent, en hachuré, les surfaces utiles de six cellules pondérées selon le code de Grey : 1, 2, 4, 8, 16, 32. On peut noter que toute la partie non hachurée de chaque cellule, ctest-à-dire la partie qui se trouve au-delà des diffusions 60 par rapport aux moyens d'entrée el, e2...e6 des cellules (ces moyens étant ici vers le bas) est inutile. La figure 5 (b) illustre très schématiquement une variante de réalisation des convertisseurs de l'invention dans laquelle on utilise une plus grande partie de la surface des cellules à charges couplées, ce qui permet de réduire considérablement l'encombrement et le coût d'un tel convertisseur. Dans cette variante, chaque cellule reçoit des charges correspondant à deux bits du mot numérique à convertir. La première capacité MOS (seule représentée ici) de chaque cellule est, pour cela, munie de deux diffusions 61 et 62 par exemple qui définissent, entre chaque extrémité de la capacité et chaque diffusion, deux surfaces utiles pondérées indépendantes. Ce sont, dans le cas de ces deux diffusions 61 et 62, les surfaces correspondant aux première et dernière cellules de la figure 5 (a). I1 suffit de changer l'emplacement des entrées e4, e5 et e6 pour qu'elles se trouvent à caté de l'extrémité de la surface utile qu'elles doivent alimenter en charges. Le reste du convertisseur est inchangé. Le transfert se fait, pour les deux groupes de cellules : el, e2, e3 d'une part et e4, e5, e6 d'autre part, dans le même sens T. Dès le premier transfert, les deux quantités de charges contenues dans chaque cellule se regrouperont ; ceci ne présente bien entendu aucun inconvénient, puisque toutes les charges sont destinées à être additionnées à la sortie. On peut encore noter que ce mode de réalisation, en plus de son encombrement très réduit, permet d'utiliser une fréquence de transfert plus faible pour un même nombre de bits. REVENDICATIONS 1. Convertisseur numérique-analogique permettant de convertir un mot numérique de n caractères~binaires ou bits, appliqués chacun à une des n entrées parallèles du convertisseur, en un signal analogique recueilli sur une sortie de ce convertisseur, caractérisé en ce qu'il comporte - n cellules à charges couplées (C1, C2.. Cn) constituant un registre à transfert de charges - n moyens (M1, M2. . Mn) d'introduction de charges électriques respectivement dans les n cellules, chacun de ces n moyens, appelés moyens d'entrée, recevant un des n signaux (el, e2...en) binaires (O ou 1) caractéristiques respectivement des n bits du mot à convertir, et introduisant dans la cellule correspondante une-quantité de charges : nulle lorsque le signal binaire correspond à l'état O par exemple, et assurant la saturation de la cellule lorsque ce signal correspond à l'état 1 7 - des moyens de transfert des charges introduites dans les cellules, ce transfert s'effectuant dans un sens prédéterminé (T) de manière å transférer lesdites charges, de cellule en cellule, vers une sortie unique du registre ;; en ce que les n cellules à charges couplées ont une surface utile pondérée de manière que l'application aux moyens d'entrée de la cellule de rang i, du signal binaire correspondant au bit de rang i du mot à convertir, introduise dans ladite cellule une quantité de charges proportionnelle au poids de ce bit de rang i pour l'état binaire 1 dudit signal ; et en ce qu'il comporte en outre des moyens de sommation des n quantités de charges pondérées transférées, après leur'introduction dans leur cellule respective, vers la sortie unique du registre. 2. Convertisseur selon la revendication 1, caractérisé en ce que, lesdites cellules à charges couplées étant chacune constituées de deux (ou trois) capacités MIS réalisées sur un substrat semiconducteur, lesdits moyens d'entrée sont disposés, sur ledit substrat, de manière à introduire les charges électriques vers la première capacité MIS de chaque cellule (première étant entendu par rapport au sens de transfert T), la surface utile de ladite première capacité MIS définissant ladite surface utile de la cellule dont elle fait partie. 3. Convertisseur selon la revendication 2, caractérisé en ce que la dimension des capacités MIS des n cellules est constante le long de la direction T du transfert, tandis que la dimension d'au moins ladite première capacite MIS de chaque cellule de rang i, perpendiculairement à ladite direction T, est pondérée en fonction de son rang i. 4. Convertisseur selon la revendication 2, caractérisé en ce que lesdits n moyens d'entrée (ML, M2...M ) comportent respectivement, disposées sur le substrat semiconducteur, n diodes (D D .D ) sus 12n ceptibles d'injecter, vers la cellule qu'elle commande, des charges électriques venant saturer le puits de potentiel de ladite cellule, et une grille d'entrée (Ge) disposée entre lesdites n diodes et lesdites n cellules. 5. Convertisseur selon la revendication 2, caractérisé en ce que ladite sortie unique du registre à transfert de charges cons titué par les n cellules, comporte : une grille de sortie (G ) disposée, s dans le sens cu transfert (T), après l'électrode de la capacité MIS, unique, de la n m des n cellules, et une diode de sortie (D ) disposée sur le substrat, après cette grille de sortie (G ). 6. Convertisseur selon la revendication 3, caractérisé en ce que les électrodes des capacités MIS des n cellules ont toutes la même dimension perpendiculairement au sens de transfert (T), et en ce que la pondération de la surface utile de ladite première capacité MIS de chacune des n cellules est réalisée au moyen d'une diffusion constituant, dans le substrat semiconducteur, une barrière pour les charges électriques introduites par lesdits moyens d'entrée. 7. Convertisseur selon la revendication 6, caractérisé en ce que lesdites n cellules sont alignées dans le sens de transfert, lesdits n moyens d'entrée étant également alignés. 8. Convertisseur selon la revendication 6, caractérisé en ce que lesdites n cellules sont alignées en deux groupes, deux cellules respectivement des deux dits groupes étant réalisées sur les memes capacités MIS, les surfaces pondérées des deux dites cellules étant chacune comprise entre une extrémité desdites capacités MIS et une diffusion, et en ce que les moyens d'entrée (M1, M2 .. M ) sont n également alignés en deux groupes de manière à injecter chacun des charges dans la cellule qui lui correspond. 9. Convertisseur selon la revendication 5, caractérisé en ce que les n signaux binaires (el, e2 ... en) correspondant aux n bits du mot binaire à convertir sont appliqués aux n diodes d'entrée (D1, D2 ... Dn)l au rythme de la fréquence d'échantillonnage binaire f o 10. Convertisseur selon la revendication 9, caractérisé en ce que lesdits signaux binaires (el, e2 ... en) dont l-'état est l'état binaire 1 commandent l'application, aux diodes d'entrée correspondantes, d'un potentiel impulsionnel tel que les puits de potentiel des cellules correspondantes soient saturés. 11. Convertisseur selon la revendication 10, caractérisé en ce que le transfert de charges le long du registre se fait à une fré quence de transfert n x fo, n étant le nombre de cellules et f o o la fréquence d'échantillonnage binaire. 12. Convertisseur selon la revendication Il, caractérisé en ce que ladite diode de sortie (Ds ) est à un potentiel flottant pendant le transfert, vers elle, des n quantités de charges introduites dans les n cellules, de manière à intégrer lesdites quantités de charges, et est "remise à zéro" dès que ce transfert est terminé et avant que ne soit introduit dans les n cellules un nouveau mot binaire, cette "remise à zéro" ayant ainsi lieu à la fréquence f d'échantillonnage o binaire. 13. Convertisseur selon la revendication 12, caractérisé en ce que ledit potentiel flottant de la diode de sortie (D ), représentatif du signal analogique à lire, est appliqué, par l'intermédiaire de deux transistors MOS montés en source suiveuse (52, 53), à un transistor MOS (54) d'échantillonnage qui s'ouvre à la fréquence fo pour laisser passer, vers un circuit de maintien (55, 56), ledit signal analogique Vs.