FR 2401561 A1 19790323 FR 7726083 A 19770826 La présente invention concerne les dispositifs de commande de mécanismes travaillaht conformément à un programme câblé, et elle a plus particulierement pour objet une matrice de commutation et un dispositif de commande de mécanismes à organes d'exécution électriques et électromécaniques incorporant cette matrice. L'invention peut être utilisée pour commander, par exemple des moteurs électriques, des électroaimants de distribubeurs hydrauliques et pneumat-iques, des contacteurs de puissance, des lampes de dispositifs de signalisation de channes de monta- ge, des manipulateurs-robots, des installations thermiques, chimiques et d'assemblage, un équipement de soudage, des presses, un équipement d'usinage de métaux, etc. On connais une matrice de commutation qui comporte des fils verticaux et horizontaux, disposés sur des surfaces opposées d'une plaque ou platine. Sur des bus d'entrée horizontaux sont branchées des résistances. Les fils horizontaux sont reliés aux fils verticaux par des diodes en des points d'intersection choisis compte tenu de la fonction logique (ET ou OU) que la matrice doit réaliser. Le rôle de bus de sortie de la matrice est tenu par des fils verticaux ou horizontaux branchés respectivement sur les anodes ou les cathodes des diodes suivant la fonction logique ET ou OU réalisée par la matrice. Le nombre de signaux entrée soumis aux opérations ET ou OU est limité, car il noest pas possible de brancher sur un fil vertical plus de trois ou quatre diodes si on veut obtenir une discrimination suffisante du signal de sortie. Clest pour- quoi, si l'on a besoin d'organiser une opération de cotncidence sur six à dix signaux d'entrée, il faut les diviser en groupes de deux ou trois signaux et réaliser l'opération de coincidence dans chaque groupe. Les signaux résultants, obtenus dans chaque groupe doivent passer des sorties de la matrice sur ses autres entrées afin de réaliser l'opération de cotncidence globale.Il en résulte une augmentation du nombre de bus d'entrée et de sortie, ce qui aboutit à augmenter l'encombrement de la matrice. Cette matrice connue ne réalise pas non plus l'inversien es signaux nécessaire pour réaliser une fonction de commutation quelconque. Par conséquent, on doit munir la matrice de dispositifs spéciaux réalisant l'opération NON sur les signaux d'entrée et de sortie, ce qui augmente encore le nombre de bus d'entrée. On connais un dispositif de commande programmée de mécanismes technologiques à organes d'exécution électriques et é lectromécaniques. Il comporte une unité de programme destinée à réaliser un programme donné de commande de mécanismes. Cette unité est constituée par deux matrices de commutation, dont l'une réalise la fonction logique ET et l'autre, la fonction OU. Les matrices sont reliées par un dispositif inverseur intermédiaire. Les entrées de la première matrice, affectées à ses bus horizontaux, sont branchées sur les sorties d'une unité qui adapte les paramètres des signaux des émetteurs (qui caractérisent l'état des mécanismes} aux paramètres des circuits logiques (qui réalisent le programme donné). L'unité d'adaptation contient plusieurs voies dont chacune a deux entrées "x" et "y", branchées de façon à obtenir à la sortie de l'unité un signal de la forme suivante p = .x -y Les sorties de la première matrice, constituées par les fils verticaux, sont branchées sur les entrées du dispositif inverseur de couplage. Les sorties de ce dispositif sont branchées sur les entrées de la deuxième matrice, ctest-i-dire sur ses fils verticaux. Les sorties de cette matrice (fils horizontaux} sont branchées sur les entrées d'un bloc de conversion des signaux de programme en signaux de commande des organes d' exécu- tion des mécanismes. Afin de remplir la fonction mémoire, une partie des entrées du bloc convertisseur est branchée également sur les entrées de l'unité dtadaptation et forme ainsi des circuits d'auto-rétention. Ce dispositif connu de commande ne réalise qu'un programme de type "instruction-instruction", c'est-à-dire que la conversicn des signaux d'entrée en signaux de sortie se fait avec retard. Hais dans la plupart des cas, la commande des mécanismes avec organes d'exécution électriques et électromdcaniques se fait suivant un programme de type tinstruction-temps-instructionn. En outre, pour changer le programme de commande, on doit changer, non seulement les schémas de connexion des diodes des matrices de commutation ET et OU, mais également le schéma de connexion des entrées et des sorties de ces matrices, le schéma de branchement des sorties des transmetteurs sur les entrées de l'unité d'adaption et le schéma de cette unité d'a- daption , parce qu'il réalise des fonctions logiques de conversion des signaux d'entrée x et y en signaux de sortie de la forme P-x.y Afin de créer une mémoire, il faut relier les bus de sortie de la deuxième matrice aux bus d'entrée de la première matrice, ce qui est fait également en dehors de ces matrices ; on a donc besoin de faire des connexions externes supplémentaires. Tout ce qui est dit rend le changement de programme trbs complexe. L'invention vise à fournir une matrice de commutation et un dispositif de commande programmé de mécanismes à organes d'exécution électrique et électromécaniques ineorporant une telle matrice qui, par wodification de schéma permet de réaliser un programme de type "instruction-temps-instruction" basé sur n'importe quelle fonction booléenne, de réduire l'encombrement de la matrice, d'améliorer sa fiabilité, de simplifier l'établissement du projet et le montage du dispositif, ainsi que l'introduction ou le changement du programme de commande. Dans ce but, l'invention propose une matrice de commutation comportant des fils verticaux et horizontaux, disposés sur les surfaces opposées jeune plaque ou platine, reliés en des points d'intersection choisis compte tenu de la fonction logique que doit réaliser la motrice et des circuits logiques dont les entrées sont branchées sur une partie respective des fils horizontaux, matrice caractérisée en ce que la partie des fils horizontaux reliée aux circuits logiques est également reliée à leurs sorties, et en ce que le rôle de circuits logiques est tenu par des circuits logiques "ET-NON et "OU-NON", les fils horizontaux étant alors galvaniquement couplés aux fils verticaux en des points d'intersection choisis compte tenu de la fonction booléenne à n variables nécessaire, exprimée sous forme disjonctive normale principale, sous forme conjonctive normale principale et sous formes normales minimales. Une matrice de commutation réalisant une forme booléenne de la forme f1(x1,x2,x3,x4,x5) = x1.x5 Vx3.x5 Vx4.x5 Vx1.x2.x4 comporte avantageusement cinq fils horizontaux servant de bus d'entrée, vingt-quatre fils horizontaux de service, un bus horizontal de sortie, treize fils verticaux et huit circuits logiques ET-NON disposés sur la platine, une entrée du premier circuit logique "ET-NON" tant reliée au premier fil de service connecté au premier bus vertical branché sur le premier bus d'entrée et sa sortie étant reliée au deuxième fil de service connecté au deuxième fil vertical branché sur les septième et seizième fils de service connectés respectivement à une première entrée du qua trière circuit logique ET-NON et à une première entrée du septime circuit logique ET-NON ; une entrée du deuxième circuit logique ET-NON étant reliée au troisième fil de service connecté au troisième fil vertical branché sur le deuxième bus d'entrée et sa sortie étant reliée au quatrième fil de service relié au quatrième fil vertical connecté au dix-septième fil de service branché sur une deuxième entrée du septième circuit logique ET-NON > une entrée du troisième circuit logique ET-NON étant reliée au cinquième fil de service relié au cinquième fil vertical branché sur le quatrième bus d'entrée, et a sortie étant reliée au sixième fil de service connecté au sixième fil vertical relié au treizième fil de service branché sur une pre mire entrée du sixième circuit logique ET-NON et au dix-huitième fil de service branché sur une troisième entrée du septième circuit logique ET-NON ; une deuxième entrée du quatrième circuit logique ET-NON étant reliée au huitième fil de service relié au septième fil vertical connecté au cinquième fil de service et aux onzième et quatsrsibme fil de service, branchés respectivement sur une première entrée du cinquième circuit logique ET-NON et sur une deuxième entrée du sixième circuit logique ET-NON et sa sortie étant reliée au neuvième fil de service connecté au neuvième fil vertical relié au vingtième fil de service branché sur une première entrée du huitième circuit logique ET-NON ; une deuxième entrée du cinquième circuit logique ET-NON étant reliée au dixième fil de service connecté au huitième fil vertical branché sur le troisième bus d'entrée, et sa sortie étant reliée de douzième fil de service connecté au dixième fil vertical relié au vingt-et-unième bus de service branché sur la deuxième entrée du huitième circuit logique ET - NON ; la sortie du sixième circuit logique ET-NON étant relide au quinzième fil de service connecté au vingt-deuxième fil de service branché sur une troisième entrée du huitième circuit logique ST-NON, et la sortie du septième circuit logique SU NON étant reliée au dix-neuvième fil de service connecté au douzième fil vertical relié au vingt-troisième fil de service branché sur la quatrième entrée du huitième circuit logique ET-NON dont la sortie est reliée au vingt-quatrième fil de service relié au treizième fil vertical branché sur le bus de sortie. Une matrice de commutation réalisant une fonction booléenne de la forme f2(x1.x2.x3) = (x1 Vx2) (x2.x3) (x1 Vx3) comporte avantageusement trois bus horizontaux d'entrée, dix neuf fils horizontaux de service, un bus de sortie horizontal, dix fils verticaux et sept circuits logiques OU-NON disposés sur une platine 3 le premier circuit logique OU-NON a une entrée reliée au premier fil de service connecté au premier fil vertical relié au premier bus d'entrée et au dixième fil de service branché sur une première entrée du cinquième circuit logique OU-NON et sa sortie reliée au deuxième fil de service connecté au quatrième fil vertical relié au septième fil de service branché sur une première entrée du quatrième circuit logique OU NON ; l'entrée du deuxième circuit logique OU-NON est reliée au troisième fil de service connecté au deuxième bus d'entrée et au onzième fil de service branché sur la deuxième entrée du cinquième circuit logique OU-NON et la sortie de ce deuxième circuit logique OU-NON est reliée au quatrième fil de service, relié au cin qu@ême fil vertical, relié au treizième fil de service branché sur une première entrée du sixième circuit logique OU-NON ; une entrée du troisième circuit logique NON est reliée au quinzième fil de service connecté au neuvième fil vertical relié au dix-huitième fil de service branché sur une troisième entrée du septième circuit logique OU-NON, dont la sortie est reliée au dix-neuvième fil de service connecté au dixième fil vertical branché sur le bus de sortie. Il est aussi possible de constituer chaque fil d'une partie des fils verticaux en trois parties dont deux sont disposées, avec un intervalle entre leurs extremités, d'un côté de la platine, tandis que la troisième partie est disposée dans cet intervalle, mais sur autre côté de la platine ; deux trous sont pratiqués dans la platine aux extrémités de cet intervalle et l'extrémité de la première partie et une extrémité de la troisième partie sont reliées par des moyens conducteurs passant par le premier trou, et la connexion de la deuxième partie et de l'autre extrémité de la troisième partie est faite à l'aide d'autres moyens conducteurs passant par le deuxième trou, en tenant compte de la fonction booléenne que doit réaliser la matrice, les première et deuxième parties de chaque fil vertical devant traverser les fils de service branchés au moins sur deux circuits logiques. Les circuits logiques sont avantageusement disposés en deux rangées s'alignant le long des fils verticaux des deux c6- tés de ces derniers et chaque fil de service est avantageusement en trois parties dont deux sont disposées avec un intervalle entre leurs extrémités sur une face de la platine, tandis que la troisième partie est disposée dans cet intervalle sur l'autre face de la platine, deux orifices étant pratiqués dans la platine aux extrémités de cet intervalle ; une extrémité de la première partie et une extrémité de la troisième partie sont alors reliées par un conducteur passant par le premier orifice, l'autre extrémité de la première partie étant branchée sur un circuit logique correspondant d'une rangée de circuits logiques et une extrémité de la deuxième partie étant branchée sur un circuit logique correspondant de l'autre rangée, tandis que la connexion de son autre extrémité à l'autre extrémité de la troisième partie est faite par un autre conducteur passant par le deuxième orifice en tenant compte de la fonction booléenne à réaliser par la matrice. Il est également utile de réaliser la platine de la matrice de commutation composite en au moins trois parties autonomes, dont une comporte les bus d'entrée et les fils verticaux les traversant, la deuxième comporte les circuits logiques et les fils de service qui y sont reliés et les fils verticaux es traversant, tandis que la troisième comporte les bus de sortie et les fils verticaux les traversant, chaque fil vertical de la deuxième partie étant relié à une extrémité, par un conducteur souple, à l'extrémité d'un fil vertical respectif de la première partie et, 2 l'autre extrémité, à l'extrémité d'un fil vertical respectif de la troisième partie. On atteint également le but recherché du fait que, dans un dispositif de commande programmée des mécanismes à organes d'exécution électriques et électromécaniques qui comporte une unité de programme servant à réaliser un programme donné de commande deSmécanismes, dont les entrées sont branchées sur les sorties de l'unité d'adaptation des paramètres de signaux de transmetteurs qui caractérisent 1' état des mécanismes aux paramètres des circuits logiques qui réalisent le programme donné, et dont les sorties sont branches sur les entrées d'un bloc de convertisseurs de signaux de p@@gramme en signaux de commande des or ganes d'exécution des mécanismes, il est prévu une unité de re- tard utilisant au moins un relais temporisé électronique et l'u nité de programme compor c e une des matrices de commutation cidécrite et au moins un électeur de retard disposé sur la platine et branché sur un circuit de comparaison du relais temporisé électronique, par l'intermédiaire de fils horizontaux respectifs de la matrice de commutation, l'entrée et la sortie du relais temporisé électronique étant branchées sur des fils horizontaux respectifs de la matrice de commutation, reliés aux fils verticaux. Il est rationnel de munir le dispositif d'une unité de mémoire dont les entrées et la sortie sont branchées sur des fils horizontaux respectifs de la matrice de commutation reliés à ses fils verticaux. La matrice de commutation proposée permet de réaliser toute fonction booléenne et a, en mEme temps, une construction compacte, fiable et commode à utiliser. Le dispositif de commande des mécanismes proposé assure la réalisation de tout programme de type "instruction-temps-instructionn correspondant à toute fonction booléenne et permet de modifier facilement ce programme. L'invention sera mieux comprise à la lecture de la description qui suit d'exemples d'exécution, description qui se réfè- re aux dessins annexés, dans lesquels : la figure 1 représente un schéma de principe électrique d'une matrice de commutation suivant l'invention réalisant une fonction booléenne de la forme :: f1(x1,x2,x3,x4,x5) = x1x5Vx3x5Vx4x5Vx1x2x4 la figure 2 représente un sch*sa de principe électrique d'une matrice de commutation réalisant une fonction booléenne de la forme f2(x1,x2,x3) = (x1 Vx2) (x2 Vx3) (x1 Vx3) la figure 3 représente un schéma de principe électrique d'une matrice de commutation avec disposition des circuits logiques en deux rangées le long des fils verticaux la figure 4 représente la plaque ou platine de la matrice de commutation comportant des fils horizontaux ou verticaux, en coupe transversale ;; la figure S représente la platine d'une matrice de com- mutation composite constituée de trois parties autonomes avec les fils verticaux disposés sur ces parties la figure 6 représente un schéma synoptique d'un dispositif de commande programme de mécanismes, avec un schéma de principe électrique de la matrice proposée réalisant des fonctions booléennes de la forme : f3(x1,x2,x3,x4,x5,x6) = x1,x2,x3.x4.x5 Vx1.x2,x6 ; f4(x3,x4,x5,x7) = x3 Vx4 Vx5 Vx7 ; f5(x1x3) = x1 Vx3 ; la figure 7 représente un schéma de principe électrique d'un dispositif de commande programmée selon l'invention. La matrice de commutation montrée en figure 1, réalisant une fonction booléenne de la forme : f1(x1x2x3x4x5) = x1.x5.Vx3x5 Vx4x5 Vx1x2x4 comporte cinq lignes bus d'entrée représentées horizontalement 1,2,3,4 et 5, vingt-quatre fils de service 6,7,8,9,10,11,12, 13,4,l5,S6,17,l8,19,20,21,22,23,24,25,26,27,28,2g, également représentés horizontalement et un bus horizontal de sortie 30 disposés d'un côté d'une platine (non représentée sur la figure). Elle comporte aussi treize fils 31,32,33,34,35,36,37,38,39,40, 41,42,43 disposés verticalement de l'autre côté de la platine. La matrice comporte également huit circuits ou portes logiques ET-NON 44,45,46,47,48,49,50,5l. L'entrée du circuit logique ET-NON 44 est relide au fil de service 6 connecté au fil vertical 31, relié au bus dtentrée 1. La sortie du circuit logique ET-NON 44 est reliée au fil de service 7 connecté au fil vertical 32. Le fil 32 est relié aux fils de service 12 et 21. Le fil t2 est branché sur une entrée du circuit logique ET-NON 47. Le fil 21 est branché sur une entrée du circuit logique ET-NON 50. L'entrée du circuit logique ET NON 45 est reliée au fil de service 8 connecté au fil vertical 33. Le fil 33 est relié au bus d'entrée 2. La sortie du circuit logique 45 est reliée au fil de service 9 connecté au fil vertical 34.Le fil 34 est connecté au fil de service 22 branché sur une autre entrée du circuit logique ET-NON 50. Entrée du circuit logique ET-NON 46 est reliée au fil de service 10 connecté au fil vertical 35. Le fil 35 est relié au fil d'entrée 4. La sortie du circuit logique 46 est reliée au fil de service Il connecté au fil vertical 36. Le fil 36 est relié aux films de service 18 et 23 branchés respectivement sur une entrée du circuit logique ET-NON 49 et la troisième entrée du circuit logique ET-NON 50. L'autre entrée du circuit logique ET-NON 47 est reliée au fil de service 13 connecté au fil vertical 37. Le fil vertical 37 est relié au bus d'entrée 5 et aux fils de service 16 et 19. Les fils 16 et 19 sont respectivement branchés sur une entrée du circuit logique ET-NON 48, et l'autre entrée du circuit logique ET-NON 49. La sortie du circuit logique ET-NON 47 est reliée au fil de service 14 connecté au fil vertical 39. Ce fil 39 est relié au fil de service 25 branché sur une entrée du circuit logique ET-NON Sl. L'autre entrée du circuit logique ET-NON 48 est reliée au fil de service 15 connecté au fil vertical 38. Le fil 38 est relié au bus d'entrée 3. La sortie de ce circuit logique ET-NON 48 est reliée au fil de service 17 connecté au fil vertical 40. Le fil 40 est relié au fil de service 26 branché sur une autre entrée du circuit logique ET NON 51. La sortie du circuit logique ET-NON 49 est reliée au fil de service 20 connecté au fil vertical 41. Le fil 41 est relié au fil de service 27 branché sur la troisième entrée du circuit logique ET-NON 51. La sortie du circuit logique ET-NON 50 est reliée au fil de service 24 connecté au fil vertical 42. Le fil 42 est relié au fil de service 28 branché sur la quatrième entrée du circuit logique ET-NON 51. La sortie de ce circuit logique 51 est reliée au fil de service 29 connecté au fil vertical 43. Le fil 43 est relié au bus de sortie 30. La matrice de commutation réalisant une fonction booléenne de la forme : f2(x1,x2,x3) n (xlVx2) (x2Vx3) (XVx3) et représentée sur la figure 2 comporte trois bus (horizontaux) d'entrée 1,2,3, dix-neuf fils (horizontaux) de service 6,7,8,9, 10,11,12,13,14,15,16,17,18,19,20,21,22,23,24 un bus (horizontal) de sortie 30 et dix fils (verticaux) 31,32,33,34,35,36,37,38, 39,40. La matrice comporte également sept circuits logiques OU NON 52,53,54,55,56,57,58. Entrée du circuit logique OU-NON 52 est reliée au fil de service 6 connecté au fil vertical 31. Le fil 31 est relié au bus d'entrée l et au fil de service 15 branché sur une entrée du circuit logique OU-NON 56. La sortie du circuit logique OU-NON 52 est reliée au fil de service 7 connecté au fil vertical 34. Le fil 34 est relié au fil de service 12 branché sur une entrée du circuit logique OU-NON 55. L'entrée et la sortie du circuit logique OU-NON 53 sont respectivement reliées aux fils de service 8 et 9. Le fil 8 est relié au fil vertical 32 connecté au bus d'entrée 2 et au fil de service 16. Le fil 16 est branché sur l'autre entrée du circuit logique OU-NON 56. Le fil 9 est relié au fil vertical 35 connecté au fil de service 18. Le fil 18 est branché sur une entrée du circuit logique OU-NON 57. L'entrée et la sortie du circuit logique OU-NON 54 sont reliées respectivement aux fils de service 10 et 11. Le fil 10 est relié au fil vertical 33 connecté au fil de service 13 et au bus d'entrée 3. Le fil 13 est branché sur une entrée du circuit logique OU-NON 55. Le fil Il est relié au fil vertical 36 connecté au fil de service 19. Le fil 19 est branché sur l'autre entrée du circuit logique OU-NON 57. La sortie du circuit logique OU-NON 55 est reliée au fil de service 14 connecté au fil vertical 37. Le fil 37 est relié au fil de service 21 branché sur une entrée du circuit logique OU-NON 58. La sortie du circuit logique OU-NON 56 est reliée au fil de service 17 relié au fil vertical 38.Le fil 38 est relié au fil de service 22 branché sur une autre entrée du circuit logique OU-NON 58. La sortie du circuit logique OU-NON 57 est reliée au fil de service 20 connecté au fil vertical 39. Le fil 39 est relié au fil de service 23 branché sur la troisième entrée du circuit logique OU-NON 58. La sortie de ce circuit OU-NON 58 est reliée au fil de service 24 connecté au fil vertical 40. Le fil 40 est relié au bus de sortie 30. La matrice de commutation (fig. 3) réalisant des fonctions booléennes de la forme : f3(x1,x2,x3,x4,x5,x6) = x1.x2.x3.x4.x5. Vx1.x2.x6 f4(x3,x4,x5,x7) = x4 Vx5 Vx7 Vx3 f5(x1,x3) = x1 Vx3 comporte sept bus horizontaux d'entrée 59,60,61,62,63,64,65, treize fils horizontaux de service 66,67,68,69,70,71,72,73,74, 75,76,77,78, trois bus horizontaux-de sortie 79,80,81, neuf fils verticaux 82,83,84,85,86,87,88,89,90. La matrice comporte également dix circuits logiques ET-NON 91,92,93,94,95,96,97,98, 99,loedisposés en deux rangs 101, i02, le long des fils verticaux 82,83,84,85,86,87,88,8is9O, des deux côtés par rapport à ces derniers.Chaque fil de service 66,67,68,69,70,71,72,73,74,75, 76,77,78 est réalisé en trois parties 103,104,et 105 (fig. 4 > . Les parties 103 et 104 sont disposées sur une surface d'une plaque ou platine 106 avec un jeu entre leurs extrémités. La partie 105 est disposée, dans ce jeu, sur l'autre surface de la platine 106. La platine 106 présente, aux extrémités de ce jeu, deux orifices 107 et 108. La partie 103 de chacun des fils de service 66,67,68,69,70,71,72,73,74,75,76,77,78 (fig. 3) est reliée à la partie 105 correspondante (fig. 4) par une couche 109 de métal porté sur la surface de l'orifice 107. La partie 104 de chaque fil de service 68,69,72,73,78 (fig. 3) est reliée à la partie 105 correspnndante (fig. .4) par un conducteur 110 passant par le trou 108. Chaque fil vertical 82,83,84,85,86,87,88,89,90 (fig. 3) est-constitud également de trois parties 111, 112,113 (fig. 4) disposées sur la platine 106 de la même façon que les parties décrites ci-dessus 103,104,105 des fils horizontaux 82,83,84, 85,86,87,88,89,90 (fig. 3). La partie 111 de chaque fil vertical 82,83,84,85,86,87,88,89,90 est reliée à sa partie 113 (fig. 4) par une couche 114 de métal disposée sur la surface limitant l'orifice 115. La partie 112 (fig. 3) de chaque fil vertical 82, 84,88,90 est reliée à sa partie 113 (fig. 4) par un conducteur 116 passant par un orifice 117. Une entrée du circuit logique 91 (fig. 3) est branchée sur la partie 103 du fil de service 66 relié à la partie 111 du fil vertical 82. Cette partie 111 est reliée au bus d'entrée 59. La partie 112 du fil vertical 82 est reliée à la partie 103 du fil de service 77 branché sur une entrée du circuit logique ET NON 95. Une autre entrée du circuit logique ET-NON 91 est reliée à la partie 103 du fil de service 67 connectée à la partie 111 du fil vertical 83. Cette partie 111 du fil 83 est reliée au bus d'entrée 60. L'entrée du circuit logique ET-NON 91 estreliée à l'entrée du circuit logique ET-NON 92 dont la sortie est branchée sur la partie 103 du fil de service 68. Les trois entrées du circuit logique ET-NON 93 sont reliées aux parties i03 des bus de service respectifs 71,72,73 et sa sortie est branchée sur une entrée du circuit logique ET-NON 94.Les parties 103 des fils 71,72, 73 sont respect4vement reliées aux parties 111 des fils verticaux 84,85,86 connectés respectivement aux bus d'entrée 61,62,63. Une autre entrée du circuit logique ET NON 94 et sa sortie sont respectivement reliées aux parties 103 des fils de service 70, 69. La partie 103 du fil 70 est reliée à la partie 111 du fil vertical 87 connecté au bus d'entrée 64. Les quatres entrées du circuit logique ET-NON 95 sont respectivement branchées sur les parties 103 des fils de service 74,75,77,78 et sa sortie, sur la partie 103 du fil de service 76. Les parties 103 des fils 76,77,78 sont respectivement reliées aux parties 112 des fils verticaux 83, 82, 84. La partie 112 du fil 83 est reliée au fil de service 81, Les quatre entrées du circuit logique ET-NON 96 sont respectivement branchées sur les parties 104 des fils de service 66,67,68,69 et sa sortie est branchée sur l'entrée du circuit logique ET-NON 97. La sortie de ce circuit logique 97 est reliée à la partie 104 du fil de service 70 connecté au fil vertical 90. Les quatre entrées du circuit logique ET-NON 98 sont respectivement branchées sur les parties 104 des fils de service 71,72,73,74 et sa sortie est branchée sur l'entrée du circuit logique.ET-NON 99. La sortie du circuit 99 est reliée à la partie 104 du fil de service 75. La partie 104 du fil de service 74 est reliée à la partie 111 du fil vertical 89 connecté au bus d'entrée 65. Les deux entrées du circuit logique ET-NON 100 sont respectivement branchées sur les parties 104 des fils de service 77,78 et sa sortie est branchée sur la partie 104 du fil de service 76. Les parties 104 des fils de service 76,77 sont respectivement reliées aux parties 112 des fils verticaux 89,88. Les parties 112 des fils verticaux 89,90 sont respectivement connectées aux bus de sortie 80,79. Sur la figure 5 est représentée une matrice de commutation dont la platine 106 est réalisée sous la forme de trois parties séparées I, 11, III. La partie I de la platine 106 porte les bus d'entrée 59,60,61,62,63,64,65 (fig. 3) et, les traversant, des fils verticaux 82I, 83I,84I,85I,86I,87I, 88I, 89î, 90I (fig. 5) La partie Il de la platine 106 porte les circuits logiques 91,92,93,94,95,96,97,98,99,100 ET-NON (fig. 3) sur lesquels sont branchés les fils de service 66,67,68,69,70,71,72,73,74,75, 76,77,78 et, les traversant, des fils verticaux 82II ,83II , 84II, 85II, 86II, 87II, 88II, 89II, 90II (fig. 5) La partie III de la platine 106 porte les fils de sortie 79,80,81 (fig.3) et, les traversant, des fils verticaux 82III, 83III, 84III, 85III, 86III, 87III, 88III, 89III, 90III (fig.5) L'extrémité de chaque fil 82II , 83II t 84II, 85II w 86i1 87II, 88II, 89II, 90II est respectivement reliée à l'extrémité de chaque fil 82I , 83I , 84I , 85I , 86I , 87I , 88î , 89I 90I par un conducteur souple 118. L'autre extrémité de chaque fil 82II, 83II, 84II, 85II, 86II, 87II, 88II, 89II, 90II est respectivement reliée au bout de chaque fil 82III, 83III, 84III, 85III, 86III, 87III, 88III, 89III, 90III par un conducteur souple 119. Les parties I, II, III de la platine 106 sont empilées parallèlement l'une à l'autre en formant ainsi une construction serrée. Le dispositif de commande programmée de mécanismes à organes d'exécution électriques et électromécaniques comporte un bloc de programme servant à réaliser le 'programme donné de commande des mécanismes et constitué par une matrice de commutation 120 (fig. 6) dont la platine 106 (fig. 4) porte un sélecteur de retard 121 (fig. 6). Les bus d'entrée 59,60,61,62,63,64,65 de la matrice de commutation 120 sont reliés aux sorties d'une unité 122 d'adap- tation des paramètres des signaux fournis par des transmetteurs et portant une information sur l'état des mécanismes et des paramètres des circuits logiques qui réalisent le programme donné. L'unité d'adaptation 122 a sept entrées 123,124,125,126, 127,128,129 branchées sur les transmetteurs mentionnés plus haut et non représentés. Les bus de sortie 79, 80, 81 de la matrice de commutation 120 sont respectivement reliés aux trois entrées d'un bloc 130 de convertisseurs des signaux de programme en signaux de commande des organes d'exécution des mécanismes. Des sorties 131, 132, 133 de ce bloc 130 de convertisseurs sont reliées aux organes d'exécution des mécanismes (non représentés sur la figure). A la différence de la matrice de commutation montrée en fig. 3, la matrice 120 comporte deux fils horizontaux supplémentaires 134, 135 à laide desquels le sélecteur de retard 121 est relié au circuit de comparaison (non représenté) d'un relais temporisé électronique 136 servant d'unité de retard. L'entrée et la sortie du relais temporisé 136 sont respectivement branchées sur des fils horizontaux 137,138 reliés respectivement aux parties 112 des fils verticaux 90, 85. En outre, la matrice 120 comporte des fils horizontaux supplémentaires 139, 140, 141 connectés respectivement à l'entrée, à l'entrée d'effacement ou suppression et à la sortie d'une unité de mémoire 142. Les fils 139, 140 sont respectivement reliés aux parties 112 des fils verticaux 83, 85. Le fil 141 est relié à un bus vertical supplémentaire 143 relié à la partie 103 du bus de service 67. L'unité 122 d'adaptation des paramètres des signaux contient sept voies d'adaptation 144 (fig. 7). Chaque voie 144 comporte une résistance 145 branchée sur un condensateur 146 relié à un bus commun 147. Le point commun de la résistance 145 et du condensateur 146 est branché sur les cathodes de régulateurs de tension 148, 149. L'anode du régulateur de tension 148 est reliée à l'anode doun régulateur de tension 150 dont la cathode est branchée sur le bus commun 147. L'anode du régulateur de tension 149 est branchée sur l'anode dcun régulateur de tension 151 dont la cathode est branchée sur la base d'un transistor 152. La base du transistor 152 est reliée, via une résistance 153, au p81e positif 154 drune source de courant continu (non représentée) et via, une résistance 155, au bus commun 147.Le collecteur du transistor 152 est branché sur l'anode dgune diode 156. Entre la cathode de cette diode 156 et le bus commun 147 est branché un condensateur 157. Le collecteur du transistor 152 est branché via une résistance 158, au pôle positif 154 de la source de courant continu. Ltimetteur du transistor 152 est branché sur le bus commun 147. L'anode du régulateur de tension 149 est branchée sur l'anode d'une diode 159 dont la cathode est directement reliée @ la cathode de la diode 156 et, via une résistance 160, sur la base d'un transistor 161. La base du transistor 161 est reliée au bus commun 147, via une résistance 162, et son émetteur y est relié directement.Le collecteur du transistor 161 est branché via une résistance 163, sur le pôle positif 154 de la source de courant continu et, directement, sur l'entrée d'un circuit logique 164 ET-NON dont la sortie est la sortie de la voie 144 de l'unité d'adaptation des paramètres des signaux, et est branchée sur un des bus d'entrée 59,60,61, 62, 63, 64, 65 de la matrice de commutation 122 Le relais temporisé électronique 136 comporte une diode 165 dont la cathode est branchée sur le fil horizontal 137 de la matrice de commutation 120, et l'anode sur un potentiomètre i66 servant de sélecteur de retard 121 (fig. 6), sur la cathode d'un régulateur de tension 167 (fig. 7), et sur un condensateur 168. Le condensateur 168 est également relié à un bus commun 169.Le potentiomètre îre est branché sur le pôle positif 170 d'une source de courant continu (non représentée). L'anode du régulateur de tension 167 est branchée sur la base d'un transistor 171. Entre la base du transistor 171 et le bus commun 169 est branchée une résistance 172. L'émetteur du transistor 171 est branché sur le bus commun 169 et son collecteur, via une résistance 173, sur le pôle positif 170 de la source de courant continu et, directement, sur l'entrée d'un circuit logique ET-NON 174. La sortie de ce circuit 174 est reliée au fil horizontal 138 de la matrice 120. Le bloc 130 de csinvertisseurs de signaux de programme en signaux de commande comporte trois convertisseurs 175. Chaque convertisseur 175 comporte deux circuits logiques 176,177 dont les entrées sont branchées sur les bus de sortie respectifs 79,80,81 de la matrice de commutation 120 et les sorties, sur les cathodes de diodes électro-luminescentes respectives 178, 179 de deux thyristors optoélectroniques 180, 181. Les anodes de ces diodes 178, 179 sont branchées, via des résistances 182,183, sur le pôle positif 184 d'une source de courant continu (non représentée). Les cathodes des thyristors 185,186 des thyristors optoélectroniques 180,181 sont branchées respectivement sur les cathodes de thyristors 187,188 dealimenta- tion mis en parallèle et en opposition.Les anodes des thyristors 185, 186 sont respectivement reliées aux anodes des thyristors 187,188 via des résistances 189,190. Un.circuit monté en parallèle sur les thyristors d'alimentation 187, 188 comporte une résistance 191 et un condensateur 192 mis en série pour protéger ces thyristors 187, 188 contre les surintensités de commutation. Les sorties 131,132,133 du bloc de convertisseurs 130 sont branchées sur les organes d'exécution électriques et électromécaniques (non représentés) des mécanismes et ses sorties 193,194,195 sur des sources de courant alternatif (non représentées). Les thyristors d'alimentation 187,188 servent à commuter ces organes d'exécution connectés auxdites sources de courant alternatif. La réalisation d'une fonction booléenne de la forme f1(x1,x2,x3,x4,x5) = x1.x5Vx3.x5Vx4x5Vx1.x2.x4 par la matrice de commutation représentée sur la figure 1 se fait de la façon suivante. Le bus d'entrée 1 est attaqué par un signal "zéro" logique qui correspond à la variable xX et passe par le fil vertical 31 et le fil de service 6 pour s'appliquer à l'entrée du circuit logique ET-NON 44. La-sortie de ce dernier fournit un signal de "un" logique qui passe par le fil de service 7, le fil vertical 32 et le fil de service 12 pour s'appliquer à l'entrée du circuit logique ET-NON 47. Simultanément, on applique au bus d'entrée 5 un signal de wunft logique qui correspond à la variable x5 et passe par le fil vertical 37 et le fil de service 13 pour attaquer une autre entrée du circuit logique ET-NON 47. Dans ce cas, sa sortie fournit un signal de "zéro" logique qui passe par le fil de service 14, le fil vertical 39 et le fil de service 25 pour attaquer l'entrée du circuit logique ET-NON 51. Sa sortie fournit un signal de nunn logique qui passe par le fil de service 29 et le fil vertical 43 vers le fil de sortie 30.Cé fil correspond au résultat de la fonction booléenne f'1 = x1.x5 On applique aux bus d'entrée 3,5 des signaux reprdsentant des "un" logiques qui correspondent aux variables X3 x5 et sont appliqués respectivement par les fils verticaux 38, 37 et les fils de service 15, 16 aux entrées du circuit logique ET-NON 48, dont la sortie fournit un signal représentant un "zéro" logique qui passe par le bus de service 17, le bus vertical 40 et le bus de service 26 pour attaquer une autre entrée du circuit logique ET-NON 51. A la sortie de ce circuit logique 51 et au bus de sortie apparat un "un" logique, comme déjà décrit.Ce signal correspond å la réalisation de la fonction booléenne f"1 n x3 . x5 On applique au bus d'entrée 4 un signal de "zéro" logique qui correspond à la variable X4 et passe par le bus vertical 35 et le bus de service 10 pour attaquer l'entrée du circuit logique ET-NON 46, dont la sortie dégage un "un" logique qui passe par le bus de service 11, le bus vertical 36 et le bus de service 18 pour attaquer l'une des entrées du circuit logique ET-NON 49. Simultanément, on applique au bus d'entrée 5 un "un" logique qui correspond à la variable x5 et attaque une autre entrée du circuit logique ET-NON 49, comme on a déjà décrit. La sortie de celui-ci fournit un "zéro" logique qui passe par le fil de service 20, le fil vertical 41 et le fil de service 27 pour attaquer une troisième entrée du circuit logique ET-NON 51. Sa sortie dégage un nun" logique qui arrive au bus de sortie 30 comme on l'a déjà décrit. Ce signal correspond au résultat de la fonction booléenne : f"'1 = x4.x5 On applique au bus d'entrée 1, un signal de "zéro" logique qui correspond à la variable x1 et passe, comme la déjà décrit, pour attaquer une entrée du circuit logique ET-NON 44, ce qui aboutit à faire apparaitre sur sa sortie un nUn" logique. Ce signa passe par le fil de service 7, le fil vertical 32 et le fil de service 21 pour attaquer une entrée du circuit logique ET-NON 50. Simultanément, on applique au bus d'entrée 2 un signal de "zéro" logique, qui correspond à la variable x2 et passe par le fil vertical 33 et le fil de service 8 pour attaquer une entrée du circuit logique ET-NON 45 dont la sortie fournit un "un" logique qui passe par le fil de service 9, le fil vertical 34 et le fil de service 22 pour attaquer la deuxième entrée du circuit logique ET-NON 50. On applique au bus drentrée 4 un "zéro" logique qui correspond à la variable X4 et passe, comme on l'a déjà décrit, par le bus vertical 36 et le bus de service 23 pour attaquer une troisième entrée du circuit logique ET-NON 50. sa sortie fournit un nzéro logique qui passe par le bus de service 24, par le bus vertical 42 et le bus de service 28 pour attaquer une quatrième entrée du circuit logique ET-NON 51. Sa sortie fournit un "un" logique qui arrive, comme on l'a déjà décrit, au bus de sortie 30, ce qui correspond à la réalisation de la fonction booléenne f"" 1 = x1 . x2 . x4 Ainsi, un signal de programme apparaissant sur le bus de sortie 30 represente une fonction booléenne de forme f1 = f 1 V f"1 V f"'2 V f""1 = x1.x5Vx3.x5Vx4.x5Vx1.x2x4 . La réalisation d'une fonction booléenne de la forme f2(x1,x2,x3) = (x1Vx2) (x2Vx3) (x1Vx3) par la matrice de commutation représentée sur la figure 2 se fait de la façon suivante. On applique aux bus d'entrée 1,3 des signaux de "un" logique qui correspondent aux variables x1, x3 et, au bus d'entrée 2, un signal de "zéro" logique qui correspond à la variable x2* Le signal de "un" logique passe par le fil vertical 31 et le fil de service 15 pour attaquer une entrée du circuit logique OU-NON 56 dont la sortie fournit un "zéro" logique. Ce signal passe par le fil de service 17, le fil vertical 38 et le fil de service 22 pour attaquer une deuxième entrée du circuit logique OU-NON 58. Le signal de "zéro" logique passe par le fil vertical 32 et le fil de service 8 pour attaquer une entrée du circuit logique OU-NON 53 dont la sortie fournit un signal de "un" logique. Ce signal passe par le fil de service 9, le fil vertical 35, le fil de service 18 et attaque une entrée du circuit logique OU-NON 57 dont la sortie fournit un signal de "zéro" logique qui passe par le fil de service 20, le fil vertical 39 et le fil de servide 23 pour attaquer une troisième entrée du circuit logique OU-NON 58. Le signal de "un" logique passe par le fil vertical 33 et le fil de service 13 pour attaquer une entrée du circuit logique OU-NON 55 dont la sortie fournit un signal de "zéro logique qui passe par le fil de service 14, le fil vertical 37 et le fil de service 21 pour attaquer la première entrée du circuit logique OU-NON 58. A l'apparition de signaux de "zéro" logique sur ltensem- ble des trois entrées du circuit logique OU-NON 58, sa sortie fournit un "un" logique. Ce signal passe par le fil de service 24 et le fil vertical 40 pour arriver vers le bus de sortie, ce qui correspond à la réalisation d'une fonction booléenne de la forme : = xl. x2. x3 Lorsqu'on applique aux bus d'entrée 1, 3 un signal de "zéro" logique qui correspond aux variables x1, x3 et au bus d'entrée 2 un signal de nUn" logique qui correspond à la variable x2, ce dernier passe par le fil vertical 32 et le fil de service 16 pour attaquer une entrée du circuit logique OU-NON 56.Sa sortie dégage un signal de "zéro" logique qui passe par le fil de service 17, le fil vertical 38 et le fil de service 22 pour attaquer la deuxième entrée du circuit logique OU-NON 58. Simultanément le signal de nzéron logique passe par les fils verticaux 31,33 et les fils de service 6, 10 et attaque res pectivement les entrées des circuits logiques 52, OU-NON 54 dont les sorties forment des signaux de "un" logique. Le signal de "un" logique fourni par la sortie du circuit logique OU-NON 52 passe par le fil de service 7, le fil vertical 34 et le fil de service 12 pour attaquer une entrée du circuit logique OU-NON 55 dont la sortie fournit un signal de "zéro" logique qui passe par le fil de service 14, le fil vertical 37 et le fil de service 21 pour attaquer la première entrée du circuit logique OU-NON 58. Le "un" logique fourni par la sortie du circuit logique OU-NON 54 passe par le fil de service 11, le fil vertical 36 et le fil de service 19 pour attaquer une entrée du circuit logique OU-NON 57. La sortie de ce dernier fournit un signal de "zéro" logique qui passe par le fil de service 20, le fil vertical 39 et le fil de service 23 pour attaquer la troisième entrée du circuit logique OU-NON 58. Lorsqu'un signal de "zéro" logique est ainsi présent sur toutes les entrées du circuit logique OU-NON 58, à la sortie de ce dernier et, par ccnséquent, au bus de sortie 30 apparat un signal de "un" logique. Ceci correspond à la réalisation d'une fonction booléenne de la forme f"2 = x1. x2. x3 Ainsi, un signal de programme apparaissant sur le bus de sortie représente une fonction booléenne de la forme f2=f'2Vf"2 = x1.x2.x3Vx1.x2.x3 = (x1Vx2) (x2Vx3) (x1Vx3). La réalisation d'une fonction booléenne de la forme f3(x1,x2,x3,x4,x5,x6) = x1.x2.x3.x4.x5.Vx1.x2x6 par la matrice représentée sur la figure 3 se fait de la façon suivante. Lorsqu'on applique auKbus d'entrée 59,60 des signaux de "un" logique qui correspondent aux variables x1, x2 et cheminent par les parties 111 des fils verticaux 82 et 83 et la partie 103 des fils de service 66 et 67 pour attaquer les entrées du circuit logique ET-NON 91, sa sortie dégage un signal dè "zéro" logique. Ce signal attaque une entrée du circuit logique ET-NON 92 et sa sortie dégage un signal de "un" logique qui chemine- par le fil de service 68-pour attaquer une entrée du circuit logique ET-NON 96. Lorsqu'on applique aux bus d'entrée 61,62,63 des signaux de "un" logique qui correspondent aux variables X3 x4, X5 et -arrivent par les parties 111 des fils verticaux 84,85,86 et par les parties 103 des bus de service 71,72,73 aux entrées du circuit logique ET-NON 93, la sortie de ce dernier fournit un signal de"zéro" logique. Ce signal attaque une entrée du circuit logique ET-NON 94 dont la sortie dégage un signal de "un" logique qui va par le bus de service 69 à une autre entrée du circuit logique ET-NON 96. Dans ce cas, la sortie de ce dernier fournit un "zéro" logique~qui attaque une entrée du circuit logique ET-NON 97 dont la sortie fournit un signal de "un" logique.Ce signal passe par la partie 104 du fil de service 70 et par le fil vertical 90 pour arriver au bus de sortie 79, ce qui correspond à la réalisation d'une fonction booléenne de la forme f'3 = x1. x2. x3. x4. x5 Lorsqu'on applique au bus d'entrée 64 un signal de "zéro" logique qui correspond à la variable x6 et passe par la partie 111 du fil vertical 87 et par la partie 103 du fil de service 70 pour attaquer une entrée du circuit logique ET-NON 94, la sortie de ce dernier fournit un "un" logique. Dans ce cas, lors de l'application aux bus d'entrée 59,60 des signaux de "un" logique qui correspondent aux variables x1, X2 et attaquent les entrées du circuit logique ET-NON 91, sa sortie dégage un signal de "zéronlogique et les sorties des circuits logiques 92,96 et 97 ET-NON fournissent respectivement des signaux de "un" logique, de "zéro" logique et de "un" logique. Le signal de "un" logique fourni par la sortie du circuit logique ET-NON 97 arrive au bus de sortie 79. Ceci correspond à la réalisation d'une fonction booléenne de la forme f"3 ' x1 X2- X6 Ainsi, sur le bus de sortie 30 se forme un signal de programme qui représente une fonction booléenne de la forme f3 = f'3Vf"3 = x1.x2.x3.x4.x5 Vx1.x2.x6 Pour réaliser une fonction booléenne de la forme f4(x3,x4,x5,x7) n x3Vx4Vx5Vx7 on applique au bus d'entrée 61 un signal de "zéro" logique qui correspond à la variable x3 et arrive par le fil vertical 84 et le fil de service 78 à l'une des entrées du circuit logique ET-NON 100 dont la sortie fournit un signal de "un" logique.Ce signal passe par la partie 104 du fil de service 76 et la partie 112 du fil vertical 89 pour arriver au bus de sortie 80, ce qui correspond à la réalisation d'une fonction booléenne de la forme f'4 = x3 . Lorsqu'on applique au bus d'entrée 62 un signal de zéro logique qui correspond à la variable x4 et passe par la partie 111 du fil vertical 85 et par le fil de service 72 pour attaquer une entrée du circuit logique ET-NON 98, sa sortie fournit un signal de "unn logique. Ce signal attaque une entrée du circuit logique ET-NON 99 dont la sortie fournit un signal de nzéro logique qui passe par le fil de service 75, le fil vertical 88 et le fil de service 77 pour attaquer une entrée du circuit logique ET-NON 100. La sortie de ce circuit 100 fournit un "un" logique qui passe par la partie 104 du fil de service 76 et la partie 112 du fil vertical 89 pour arriver au bus de sortie 80. Ceci correspond à la réalisation d'une fonction booléenne de la forme f"4 = x4 . Lorsqu'on applique au bus d'entrée 63 un signal de "zéro" logique qui correspond à la variable X5 et passe par la partie 111 du fil vertical 86 et par le fil de service 73 pour attaquer une entrée du circuit logique ET-NON 98, la sortie de ce dernier fournit un signal de "un" logique qui arrive au bus de sortie 80, comme on l'a déjà décrit. Ceci correspond à la réalisa tion d'une fonction booléenne de la forme f"4 = x5 Lorsqu'on applique au bus d'entrée 65 un signal de zéro logique qui passe par la partie 111 du fil vertical 89 et la partie 104 du fil de service 74 pour attaquer la troisième entrée du circuit logique ET-NON 98, la sortie de ce dernier fournit un signal de "un" logique.Dans ce cas, comme déjà dé crit, les sorties des circuits logiques ET-NON 99 et 100 déga gent des signaux de "un" logique qui arrivent au bus de sortie 80. Ceci correspond à la réalisation d'une fonction booléenne de la forme f"4"= x7 Ainsi, le signal de programme obtenu sur le bus de sortie 80 représente la fonction booléenne suivante f4 . f'4Vf4"Vf4"'Vf""4 r x3Vx4Vx5Vx7 Pour réaliser une fonction booléenne de la forme f5 n x1Vx3 on applique au bus d'entrée 59 un signal de "zéro" logique qui correspond à la variable x1 et passe par le fil vertical 82 et la partie 103 du fil de service 77 pour attaquer une entrée du circuit logique ET-NON 95.Sa sortie dégage un signal de "un" logique qui passe, par la partie 112 du fil vertical 83, au bus de sortie 81. Ceci correspond à la réalisation d'une fonction booléenne de la forme : f'5 = x1. On applique au bus d'entrée 61 un signal de "zéro" logique qui correspond à la variable x3 et pasae par le fil ver tical 84 et la partie 103 du fil de service 78 pour attaquer une autre entrée du circuit logique ET-NON 95. La sortie de ce dernier fournit un signal de "un" logique qui arrive au bus de sortie 81.Ceci correspond à la réalisation d'une fonction boo léenne de la forme fn5 n X3 Ainsi, on voit que le signal de programme formé sur le bus de sortie représente une fonction booléenne de la forme f5 n ft5Vf"5 n xlVx3 Le dispositif de commande programmée des mécanismes fonctionne de la façon suivante Toute entrée 123, 124, 125, 126, 127, 128, 129 (fig.7) de l'unité d'adaptWation 122 est attaquée par un signal fourni par un transmetteur d'état des mécanismes et représente une tension de courant alternatif ou une tension de courant continu à double polarité. Ces signaux peuvent avoir deux significations : le "un" logique se présente sous la forme dune tension de 110 V + 10% de courant alternatif, ou 4 V + 10X de courant continu de polarité quelconque et celle de "zéro" logique se présente sous forme de ladite tension de valeur inférieure à 3 V + 10%. En cas de présence sur une des entrées 123, 124, 125, 126, 127, 128, 129 d'un-signal de zéro logique qui correspond à une valeur de tension inférieure au seuil de déblocage des régulateurs de tension 449, 151, le transistor 152 de la voie d'adaptation correspondante 144 se sature par suite de la polarisation positive sur sa base due aux résistances 153, 155. Dans ce cas, la valeur de tension sur son collecteur est proche de zéro par suite de la chute de tension sur la résistance 158. Le transistor 161 reste bloqué car sa tension de base est proche de zéro par suite de la faible chute de tension sur la résistance 162, insuffisante pour son déblocage.En ême temps, sa tension de collecteur est proche de la tension de la source de courant continu et forme à l'entré du circuit logique ET-NON 164 une tension qui correspond au signal de "un" logique. La sortie du circuit produit une tensicn qui correspond au signal de "zéro" logique. Le condensateur 157 est déchargé jusqu'à une tension proche de zéro à travers les résistances 160, 162 et la jonction base-emetteur du transistor 161. Lorsquton applique à toute entrée 123, 124, 125,- 126, 127, 128, 129 une demi-onde positive de tension alternative qui correspond au signal de "un" logique, la tension sur la cathode du régulateur de tension 148 sera dgale à la somme de la tension qui correspond à la tension de stabilisation et de la chute directe de tension sur le régulateur de tension 150. La tension de stabilisation des régulateurs de tension 149, 151 est inférieure i li tension de stabilisation des régulateurs de tension 148, 150. Dès que la tension positive sur la cathode du régulateur de tension 149 atteint une valeur supérieure à la tension de stabilisation de ce dernier, il commence à conduire et la tension positive fournie par son anode attaque, à travers la diode 159 et la résistance 160, la base du transistor 161. Le transistor 161 commence à conduire,sa tension de collecteur s'approche de zéro et, par conséquent, la tension à l'entrée du circuit logique ET-NON 164 devient également proche de zéro. A la sortie du circuit logique ET-NON 164 apparat un signal de "un" logique. En même temps, la tension positive fournie par la cathode de la diode 159 attaque le condensateur 157 et le charge. Le transistor 152 continue à conduire car la tension positive fournie par l'anode du régulateur de tension 149 arrive, à travers le régulateur de tension 151, sur la base du transistor 152 et le maintient en état de conduction. Lorsque la valeur de tension de la demi-onde positivediminue sur toute entrée 123,124,125,126,127,128,129 et, de fa çon correspondante, sur la cathode du régulateur de tension 149 pour atteindre une valeur inférieure i la tension de stabilisation de ce régulateur de tension 149, ce dernier cesse de conduire. La diode 159 cesse également de conduire et le condensateur 157 commence à se décharger sur le circuit constitué par la résistance 160, la résistance 162 et la jonction base-émetteur du transistor 161. Le transistor 161 continue à conduire pendant un intervalle de temps dû à la valeur de la capacité du condensateur 157 et à la valeur des résistance du circuit de déchargement. En présence sur toute entrée 123,124,125fil26,127,128,129 d'une demi-onde négative de tension alternative qui correspond au signal de "un" logique, la valeur de tension sur la cathode du régulateur de tension 148 de la voie d'adaptation 144 respective est déterminée par la somme de la tension qui correspond à la tension de stabilisation du régulateur de tension 150 et de la chute directe de tension sur le régulateur de tension 148. Lorsque la tension sur la cathode du régulateur de tension 151 atteint une valeur supérieure à la tension de stabilisation de ce dernier, il commence à conduire et la tension négative fournie par sa cathode attaque la base du transistor 152. Le transistor 152 cesse de conduire, la tension sur son collecteur devient proche de la tension de la source de courant continu. La tension positive fournie par le collecteur de ce transistor 152 attaque, à travers la diode 156 et la résistance 160, la base du transistor 161 et le maintient en état de conduction. La tension positive fournie par la cathode de la diode 156 attaque le condensateur 147 et le recharge. La tension négative fournie par l'anode du régulateur de tension 149 n'attaque pas la base du transistor 161 car la diode 159 ne conduit pas. Lorsque la valeur de tension sur une entrée 123, 124, 125, 126, 127, 128, 129 passe de la demi-onde négative à la demionde positive ou vice-versa, c'est-à-dire au passage par une valeur proche de zéro, lorsque la valeur est inférieure à la tension de stabilisation des régulateurs de tension 149, 151, le transistor 161 continue à conduire en déchargant le condensateur 157. Le temps de décharge du condensateur 157 est choisi de façon à maintenir le transistor 161 conducteur au passage de la tension par zéro sur toute entrée 123,124,125,126,127,128,129, pour la fréquence choisie de la tension alternative sur l'entrée respective 123, 124,125,126,127,128,129. Lorsquson applique à une entrée 123,124,125,126,127, 128,129 une tension continue positive ou négative qui correspond au signal de nun" logique, la voie 144 correspondante de l'unité d'adaptation 122 fonctionne de la même façon que lors de l'application à l'entrée 123,124,125,126,127,128 ou 129, respectivement, d'une demi-onde positive ou négative de tension alternative. Ainsi, lors de leapplication à toute entrée 123,124,125, 126,127,128,129 d'une tension correspondant au signal décrit plus haut de "zéron logique, fournie par les transmetteurs qui caractérisent l'état des mdcanismes, on voit apparaitre, sur la sortie du circuit logique ET-NON 164 de la voie d'adaptation 144 respective et sur le bus de sortie 59, 60, 61, 62, 63, 64, 65, respectif, de la matrice de commutation 120, un signal de "zéro" logique dont le niveau correspond au niveau de "zéro" logique des circuits logiques 91,92,93,94,95,96,97,98,99,100 ET-NON de la matrice 120. Lors de l'application à toute entrée 123,124,125,126, 127, 128,129 d'une tension correspondant, conformément à lexpo- sé ci-dessus, à un "un* logique fourni par les transmetteurs, on voit apparaître, sur la sortie du circuit logique ET-NON 164 et sur le bus de sortie 59,60,61,62,63,64,65, respectif de la matrice 120, un signal de "un" logique dont le niveau correspond au niveau de "un" logique des circuits logiques ET-NON 91, 92,93,94,95,96,97,98,99,1OO de la matrice 120. La matrice de commutation 120 réalise, lors de l'application aux bus d'entrée 59,60,61,62,63,64 de signaux de zéro logique et de l'apparition de "un" logique sur les sorties des circuits logiques 164 ET-NON, une fonction booléenne de la forme f3 = x1.x2.x3.x4.x5.Vx1.x2.x6 de la même façon que cette fonction est réalisée par la matrice décrite plus haut et représentée sur la figure 3. Dans ce cas, si le signal de "un" logique fourni par la sortie de la voie 144 au bus d'entrée 60 et correspondant à la variable x2 est de courte durée,(par exemple, simple pression dgun bouton, sans maintien), ce signal passe par le fil vertical-83 et le fil horizontal 139 pour attaquer l'entrée de l'unité de mémoire 142 qui Le-mémorise .La sortie de l'unité 142 produit un signal de "un" logique qui passe par le fil horizontal 141, le fil vertical 143 et le fil de service 67 pour attaquer l'entrée du circuit logique ET-NON 91. Toutes les transformations logiques ultérieures des signaux d'entré se font comme décrit plus haut. En outre, lorsque.le signal de "un" logique apparat sur le fil vertical 90 et sur-le bus de sortie 79, il passe par le fil horizontal 137 pour attaquer l'entrée de la diode 165 du relais temporisé électronique 136. Le condensateur 168 commence à se charger sous la tension positive à partir du pôle positif 170 de la source de courant continu, à travers le potentiomètre 166. Le temps de charge du condensateur 168 est lié à la valeur de sa capacité et de la résistance du potentiomètre 160 qui est fonction de la position du curseur de ce dernier. Lorsque la tension sur la cathode du régulateur de tension 167 atteint une valeur supérieure à la tension de stabilisation de ce dernier, il commence à conduire et la tension positive fournie par son anode attaque la base du transistor 171. Le transistor 171 commence à conduire, la valeur de tension sur son collecteur devient proche de zéro, ce qui correspond au signal de "zéro'1 logique à l'entrée du circuit logique ET-NON 174. Sa sortie dégage un signal de "un" logique avec un retard par rapport au signal venu à l'entrée de la minuterie électronique 136, ce retard étant déterminé par la position du curseur du potentiomètre 166. Ce signal passe par le fil horizontal 138, la partie 112 du fil vertical 85 et le fil horizontal 140 pour attaquer une entrée de remise à zéro de la mémoire de l'unité de mémoire 142.La sortie de celie-ci fournit un "zéro" logique qui passe par le fil horizontal 141, le fil vertical 143 et le fil horizontal 67 pour attaquer une entrée du circuit logique ET-NON 91. Lorsque le signal de "zéro" logique apparat sur le fil vertical 90, il attaque l'entrée de la diode 165 du relais temporisé électronique 136 et.le condensateur 168 se décharge presque instantanément à travers la diode 165. La tension sur la base du transistor 171 est proche de zéro, puisque le régulateur de tension 167 ne conduit pas. Le transistor 171 ne conduit plus et son collecteur et l'entrée du circuit logique ET NON 174 sont portés à une tension proche de la tension de la source de courant continu, ce qui correspond à la présentation à l'entrée de ce circuit logique ET-NON 174 d'un signal de "un" logique sans aucun retard. Sa sortie fournit un signal de "zéro* logique. Lorsqu'on applique,sur les entrées du convertisseur 130 des signaux de programme en signaux de commande 130, à partir des bus de sortie 79,80 ou 65, un signal de nunn logique, les sorties des circuits logiques ET-NON 176,177 du convertisseur respectif 175 fournissent aes signaux de "zéro" logique. Dans ce cas, par les résistances 182, 183 et les diodes électroluminescentes 178,179 des thyristors optoélectroniques 180,181 s'écoule un courant qui débloque les thyristors 188, 186 des thyristors optez électroniques 180,181 et les thyristors d'alimentation 187,188. Par exemple, au moment où l'anode du thyristor 187 est attaquée par la demi-onde positive de la tension de la source de courant alternatif (non représentée)-, le thyristor 185 devient conducteur et l'électrode de commande du thyristor 187 est attaquée par une tension d'amorçage qui débloque le thyristor 187 et provoque le branchement de l'organe d'exécution sur la source de courant alternatif (non représentée). Lors de l'apparition d'une demi-onde négative, on observe un processus analogue de déblocage du thyristor 188 et de branchement de l'organe d'exécution sur la source de courant alternatif. Lorsqu'on applique, à l'entrée de l'un quelconque des convertisseurs 175, un signal de "zéro" logique, la sortie des circuits logiques ET-NON 176,177 fournit un "un" logique. Ceci ne permet pas au courant de passer par les diodes luminescentes 178,179 en cas d'égalité approximative de la valeur des tensions aux sorties des circuits logiques ET-NON 176,177 et de la valeur de la tension de la source de courant continu (non représentée). Si les diodes luminescentes 178,179 ne sont pas parcourues par un courant, les thyristors 185,186 des thyristors-optoélectroniques 180,181 ne deviennent pas conducteurs, ce qui interdit le branchement des thyristors d'alimentation 187,188. Les organes d'exécution se débranchent alors de la source de courant alternatif. Ainsi, les signaux de "zéro" logique et de "un" logique sur les bus de-sortie 79,80,81 de la matrice de commutation 120 constituent les signaux de commande pour deux thyristors 187,188 mis en parallèle et on opposition, ces thyristors branchant les organes d'exécution électriques et électromécaniques des mécanismes sur la source de courant alternatif. Il faut noter que les courants et les tensions commutés par le bloc de convertisseurs 130 sont supérieurs en valeur aux courants et tensions des signaux de programme provenant des bus de sortie 79,80,81 de la matrice de commutation 120. On voit que le dispositif suivant l'invention de commande programmée de mécanismes permet de réaliser un programme de type "instruction-temps-instruction" correspondant à toute fonction booléenne. En outre, le dispositif est d'encombrement réduit, est très fiable et commode à utiliser. Comme il va de soi, et comme il résulte d'ailleurs déjà de ce qui précède, l'invention ne se limite nullement à ceux de ses modes d'application, non plus qu'à ceux des modes de réalisation de ses diverses parties, ayant été plus spécialement envi sagés ; elle en embrasse, au contraire, toutes les variantes. REVENDICATIONS 1. Matrice de commutation comportant des fils verticaux et horizontaux disposés sur les surfaces opposées d'une plaque ou platine, reliés à des points d'intersection choisis compte tenu de la fonction logique que doit réaliser la matrice et des circuits logiques dont les entrées sont branchées sur une partie respective de fils horizontaux, caractérisée en ce que la partie des fils horizontaux reliée aux circuits logiques est aussi reliée à leurs sorties, et en ce que le rôle de circuits logiques est tenu par des circuits logiques ET-NON et OU-NON, les fils horizontaux étant galvaniquement couplés aux fils verticaux en des points d'intersection choisis compte tenu de la fonction booléenne à n variables nécessaire, exprimée sous forme disjonctive normale principale, sous forme conjonctive normale principale et sous formz normales minimales. 2. Matrice de commutation suivant la revendication 1, caractérisée en ce que, pour réaliser une fonction booléenne de la forme f1(x1,x2,x3,x4,x5) n x10x5.Vx3.x5V4 .x5Vxx2. x4, elle comporte cinq fils horizontaux servant de bus d'entrée, vingt-quatre fils horizontaux de service, un bus horizontal de sortie, treize fils verticaux et huit circuits logiques ET-NON disposés sur la platine, une entrée-du premier circuit logique ET-NON étant reliée au premier fil de service connecté au premier fil vertical branché sur le premier bus entrée, et sa sortie étant reliée au deuxième fil de service connecté au deuxième fil vertical branché sur les septième et seizième fils de service connectés respectivement à une première entrée du quatrième circuit logique ET-NON et à une première entrée du septième circuit logique ET-NON, une entrée du deuxième circuit logique ET-NON étant reliée au troisième fil de service connecté au troisième fil vertical branché sur le deuxième bus d'entrée, et sa sortie étant reliée au quatrième fil de service relié au quatrième fil vertical connecté au dix-septième fil de service branché sur une deuxième entrée du septième circuit logique ET-NON ; une entrée du ~troisième circuit logique ET-NON étant reliée au cinquième fil de service relié au cinquième fil vertical branché sur le quatrième bus d'entrée et sa sortie étant reliée au sixième fil de service connecté au sixième fil vertical relié au treizième fil de service branché sur une première entrée du sixième circuit logique ET-NON et au dix-huitième fil de service branché sur une troisième entrée du septième circuit logique ET-NON ; une deuxième entrée du quatrième circuit logique ET-NON étant reliée au huitième fil de service relié au septième fil vertical connecté au cinquième fil de service et aux onzième et quatorzièmes fils de service,branehés respectivement sur une première entrée du cinquième circuit logique ET NON et sur une deuxième entrée du sixième circuit logique ET-NON, et sa sortie étant reliée au neuvième fil de service connecté au neuvième fil vertical relié au vingtième fil de service branché sur une première entrée du huitième circuit logique ET-NON ; une deuxième entrée du cinquième circuit logique ET-NON étant reliée au dixième fil de service connecté au huitième fil vertical branché sur le troisième bus d'entrée, et sa sortie étant reliée au douzième fil de service connecté au dixième fil vertical relié au vingt-et-unième bus de service branché sur la deuxième entrée du huitième circuit logique ET-NON ; la sortie du sixième circuit logique ET-NON étant reliée au quinzième fil de service connecté au vingt-deuxième fil de service branché sur une troisième entrée du huitième circuit logique ET-NON, et la sortie du septième circuit logique ET-NON étant reliée au dix-neuvième fil de service connecté au douzième fil vertical relié au vingttroisième fil de service branché sur la quatrième entrée du huitième circuit logique ET-NON dont la sortie est reliée au vingtquatrième fil de service relié au treizième fil vertical branché sur le bus de sortie. 3. Matrice de commutation suivant la revendication 1, caractérisée en ce que pour réaliser une fonction booléenne de la forme f2(x1,x2,x3) = (xlvx2) (X2Vx3) (XlVX3) elle comporte trois bus horizontaux d'entrée, dix-neuf fils horizontaux de service, un bus horizontal de sortie, dix fils verticaux et sept circuits logiques OU-NON disposés sur une platine ; le premier circuit logique OU-NON a une entrée reliée au premier fil de service connecté au premier fil vertical relié au premier bus d'entrée et au dixième fil de service branché sur une première entrée du cinquième circuit logique OU-NON et sa sortie reliée au deuxième fil de service connecté au quatrième fil vertical relié au septième fil de service branché sur une première entrée du quatrième circuit logique OU-NON ; l'entrée du deuxième circuit logique OU-NON est reliée au troisième fil de service connecté au deuxième bus d'entrée et au onzième fil de service branché sur la deuxième entrée du cinquième circuit logique OU NON et la sortie de ce deuxième circuit-logique OU-NON est reliée au quatrième fil de service, relié au cinquième fil vertical relié au treizième fil de service branché sur une première entrée du sixième circuit logique OU-NON ; une entrée du troisième circuit logique OU-NON est reliée au cinquième fil de service connecté au troisième fil vertical relié au troisième bus d'entrée et au huitième fil de service branché sur une deuxième entrée du quatrième circuit logique OU-NON et la sortie de ce troisième circuit logique OU-NON est reliée au sixième fil de service connecté au sixième fil vertical connecté au quatorzième fil de service branché sur une deuxième entrée du sixième circuit logique OU-NON ; la sortie du quatrième circuit logique OU-NON est reliée au neuvième fil de service connecté au septième fil vertical relié au seizième fil de service branché sur une première entrée du septième circuit logique OU-NON ; la sortie du cinquième circuit logiqe OU-NON est reliée au douzième fil de service connecté au huitième fil vertical relié au dix-septi & me fil de service branché sur une deuxième entrée du septième circuit logique OU-NON ; et la sortie du cinquième circuit logique OU-NON est reliée au quinzième fil de service connecté au neuvième fil vertical relié au dix-huitième fil de service branché sur une troisième entrée du septième circuit logique OU-NON dont la-sortie est reliée au dix-neuvième fil de service connecté au dixième fil vertical branché sur le bus de sortie. 4.Matrice de commutation suivant la revendication 2 ou 3, caractérisée en ce que chaque fil d'une partie des fils verticaux est rdalisé en trois parties dont deux sont disposées avec un intervalle entre leurs extrémités sur l'une des faces de la platine, tandis que la troisième partie est disposée dans cet intervalle, mais sur l'autre face de la platine, deux orifices étant pratiqués dans la platine aux extrémités de cet intervalle, et une extrémité de la première partie et une extrémité de la troisième partie sont reliées par un conducteur passant par le premier orifice et la connexion de la deuxième partie, et de l'autre extrémité de la troisième partie est faite à l'aide d'un autre conducteur passant par le deuxième orifice en tenant compte de la fonction booléenne à réaliser par la matrice, chaque deuxième et troisième parties de bus verticaux traversant les fils de service branchés au moins sur deux circuits logiques. 5. Matrice de commutation suivant la revendication 4, caractérisée en ce que les circuits logiques sont disposés en deux rangées s'alignant le long des fils verticaux des deux c8- tés de ces derniers et en ce que chaque fil de service est ré- alisé en trois parties dont deux sont disposées avec un intervalle entre leurs extrémités sur une face de la platine, tandis que la troisième partie est disposée dans cet intervalle sur l'autre face de la platine, deux orifices étant pratiqués dans la platine aux extrémités de cet intervalle ; une extrémité de la première partie et une extrémité de la troisième partie sont alors reliées par un conducteur passant par le premier orifice, l'autre extrémité de la première partie étant branchée sur un circuit logique correspondant d'une rangée de circuits logiques et une extrémité de la deuxième partie étant branchée sur un circuit logique correspondant de l'autre rangée, tandis que la connexion de son autre extrémité à l'autre extrémité de la troisième partie est faite par un autre conducteur passant par le deuxième orifice en tenant compte de la fonction. booléenne à réaliser par la matrice. 6. Matrice de commutation suivant la revendication 4 ou 5, caractérisée en ce que la platine de la matrice de commutation est composite et constituée en au moins trois parties autonomes dont une comporte les bus d'entrée et les fils verticaux les traversant, la deuxième partie comporte les circuits logiques et les fils de service qui leur sont reliés et les fils verticaux les traversant, tandis que la troisième partie comporte les bus de sortie et les fils verticaux les traversant,-chaque fil vertical de la deuxième partie étant relid à une extrémité, à l'aide d'un conducteur souple, à l'extrémité d'un fil vertical correspondant de la première partie et, à l'autre extrémité, à l'extrémité d'un fil vertical correspondant de la troisième partie. 7. Dispositif de commande programmée de mécanismes à organes d'exécution électriques et électromécaniques, comportant une unité de programme servant à réaliser un programme donné de commande de mécanismes, dont les entrées sont branchées sur les sorties d'une unité d'adaptation des paramètres de signaux de transmetteurs d'état des mécanismes aux paramètres des circuits logiques qui réalisent le programme donné, et dont les sorties sont branchées sur les entrées dgun bloc de convertisseurs de signaux de programme en signaux de commande des organes d'exécution des mécanismes, dispositif caractérisé en ce qucil comporte une unité de retard utilisant au moins un relais temporisé électronique et en ce que l'unité de programme comporte une matrice suivant l'une quelconque des revendications 1 à 6, et au moins un sélecteur de retard disposé sur la platine de la matrice et branché sur un circuit de comparaison à relais temporisé électronique, par l'intermédiaire de fils horizontaux respectifs de la matrice de commutation, l'entrée et la sortie du relais temporisé électronique étant branchées sur des fils horizontaux respectifs de la matrice de commutation reliés à des fils verticaux. 8. Dispositif suivant la revendication 6, à mémorisation d'information, caractérisé en ce qu'il comporte une unité de mémoire dont les entrées et la sortie sont branchées sur des fils horizontaux correspondants de la matrice de commutation, reliés à des fils verticaux.