FR 2406844 A1 19790518 FR 7829167 A 19781012 L'invention concerne un montage comportant un régulateur de phase et dans lequel des signaux de synchronisation sont produits pour le circuit de régulation de phase à partir de signaux d'entrée et dans lequel le circuit de rd ion de phase délivre des signaux de sortie en fonction des signaux de synchronisation, Des circuits de régulation de phase sont connus (voir par exemple le brevet américain No 3705361). Ces circuits de régulation de phase sont constitués habituellement par un détecteur de phase, par un filtre, par un oscillateur pouvant être commandé, qui produit des signaux de sortie, et par des dispositifs destinés à produire des signaux de comparaison à partir des signaux de sortie, qui sont renvoyés au détecteur de phase.Le détecteur de phase compare les signaux d'entrée aux signaux de comparaison et détermine alors la différence de phase ou déphasage entre le signal d'entrée et le signal de comparaison. Les signaux envoyés par le détecteur de phase sont alors une mesure du déphasage entre le signal d'entrée et le signal de comparaison. A partir de ces signaux du détecteur, le filtre forme une tension de commande pour l'oscillateur pouvant être commandé. Ce dernier délivre des signaux de sortie dont la fréquence de récurrence dépend de la grandeur de la tension de commande. Un tel circuit de regulation de phase doit donc s'efforcer de produire des signaux de sortie qui presentent un déphasage déterminé pouvant être fixé par rapport aux signaux d'entrée. Un domaine d'utilisation de circuits de régulation de phase est le positionnement et la production de cadence pour des mémoires à disques. Dans ces dernières, à la surface d'un disque sont disposés des servo-pistes, d'où sont dérivés des signaux d'entrée. Ces signaux d'entrée sont envoyés à un circuit de réglage de phase dont les signaux de sortie doivent être synchronisés sur les signaux d'entrée et à partir desquels sont alors produits des signaux de cadence qui sont necessaires pour le fonctionnement de la mémoire à disques. De tels circuits de régulation de phase utilisés dans des dispositifs de commande de mémoires à disques, doivent cependant satisfaire à des exigences déterminées. Par exemple ils doivent être constitués de manière à pouvoir se synchroniser sur les signaux d'entrée et ce sur une plage étendue de fréquences et de phases.A l'état synchronisé, le signal de sortie du circuit de régulation de phase doit suivre de façon fidèle du point de vue de la phase, le signai d'entrée lors de variations lentes. Les composants et les tolérances de fonc tionnement ne doivent avoir qu'une faible influence sur la position de phase. Enfin les signaux de sortie délivrés par le circuit de régulation de phase ne doivent présenter que de très faibles écarts. La présente invention a pour but d'indiquer un montage comportant un circuit de régulation de phase, permettant de satisfaire les exigences indiquées plus haut. Ce problème est résolu grâce au fait qu'il est prévu un circuit d'entrée auquel sont envoyés les signaux d'entrée et qui délivre des signaux de synchronisation et qui est constitué de manière à produire, au début du processus de synchronisation du circuit de régulation de phase sur les signaux d'entrée, de longs signaux de synchronisation et, ensuite, de brefs signaux de synchronisation à partir des signaux d'entrée, et que le circuit de régulation de phase est constitué de telle manière que pendant l'application des longs signaux de synchronisation, il accorde la fréquence de ses signaux de sortie sur la fréquence des signaux de synchronisation et ensuite réalise la synchronisation en phase de ses signaux de sortie sur les signaux d'entrée, avec les signaux brefs de synchronisation. Le détecteur du circuit de régulation de phase peut être constitué sous la forme d'un détecteur de position centrale ou médiane. I1 délivre alors des premiers et des seconds signaux de détecteur, dont la durée ou la longueur dépend de la position de phase de signaux de comparaison par rapport aux signaux de synchronisation. A partir de ces premiers et de ces seconds signaux du détecteur se trouve produite, dans le filtre raccordé, une tension de commande pulsatoire avec laquelle fonctionne l'oscillateur pouvant être commandé. L'oscillateur produit des signaux de sortie qui dépendent de cette tension de commande. Les signaux de sortie sont envoyés à un circuit diviseur de fréquence, qui produit, à partir de ces signaux, des signaux de comparaison pour le détecteur de phase. Etant donné que le détecteur de phase t de façon appropriée un détecteur de position médiane, la durée ou longueur du premier signal du détecteur est déterminée par l'intervalle de temps entre le flanc avant du signal de synchronisation et le flanc avant du signal de comparaison et la durée ou longueur du second signal du détecteur est déterminée par l'intervalle de temps entre le flanc avant du signal de comparaison et le flanc arrière du signal de synchronisation. Dans le filtre, un condensateur est chargé et déchargé au moyen des premiers et seconds signaux du détecteur. Les processus de charge et de décharge se succèdent.De ce fait il apparait à la sortie du filtre une tension de commande pour l'oscillateur, qui varie par suite de la charge et de la décharge successives du condensateur et qui provoque dans l'oscillateur une variation indésirable de la fréquence de son signal de sortie. Afin d'empêcher ce phénomène, le premier signal du détecteur est retardé par un organe à temps de transit ou ligne à retard de telle manière qu'il vienne en coïncidence avec le second signal du détecteur. Un circuit d'entrée conçu de façon simple peut être constitué par deux circuits à bascule monostable, par deux portes NON-ET, par une porte NON-OU et par un dispositif destiné à produire des signaux de commutation. Les signaux d'entrée sont alors envoyés au premier circuit à bascule monostable. Ce circuit produit des signaux de sortie possédant une durée ou longueur faible . Ces signaux sont envoyés au second étage à bascule monostable, qui produit, à partir des signaux de sortie possédant une faible durée ou longueur, des signaux de sortie possédant une durée ou longueur plus importante. Les signaux de sortie du premier étage à bascule monostable sont envoyés à un premier étage NON-ET, tandis que les signaux de sortie du second étage à bascule monostable sont appliqués au second circuit NON-ET. Au moyen du dispositif destiné à produire les signaux de commutation et dont la sortie non inverseuse est reliée au second organe NON-ET et dont la sortie inverseuse est reliée au premier organe NON-ET, soit les signaux de sortie brefs du premier circuit à bascule monostable, soit les longs signaux de sortie du second circuit à bascule monostable peuvent être envoyés à l'organe NON-OU à la sortie duquel sont alors délivrés les signaux de synchronisation. Le dispositif destiné à produire les signaux de commutation peut être un compteur ou un registre à décalage, au moyen duquel se trouve déterminé l'intervalle de temps pendant lequel les longs signaux de synchronisation ou les brefs signaux de synchronisation doivent être envoyés au circuit de régulation de phase. Le détecteur de phase est constitué de façon appropriée par deux organes NON-ET, auxquels sont envoyés respectivement les signaux de synchronisation. Le signal de comparaison est envoye à l'état inversé ou negativé à la seconde entrée du premier organe NON-ET, tandis que ce signal est envoyé à l état non inversé ou non négativé au second organe NON-ET. A la sortie des organes NON-ET apparaissent alors les signaux du détecteur, dont la durée dépend du déphasage du flanc avant du signal de comparaison par rapport au flanc avant ou au flanc arrière du signal de synchronisation. Les signaux du détecteur présents à la sortie du premier organe NON-ET sont envoyés par l'intermédiaire d'une ligne à retard afin d'y être retardés de telle manière qu'ils coïncident dans le temps au moins avec les seconds signaux du détecteur provenant du second organe NON-ET. A titre d'exemple on a décrit ci-dessous et illustré schématiquement aux dessins annexés une forme de réalisation du dispositif suivant l'invention. La figure 1 représente le schéma-bloc du montage conforme à l'invention. La figure 2 représente le schéma-bloc du circuit d'entrée. La figure 3 représente le schéma-bloc du circuit de régulation de phase. La figure 4 représente la forme des signaux du détecteur en fonction des signaux de synchronisation et des signaux de comparaison. Le montage selon l'invention est constitué conformément à la figure 1 par un circuit d'entrée ES et par le circuit de régulation de phase PH. Ce dernier est constitué par un détecteur de phase DT, par un filtre FE, par un oscillateur OS pouvant être commandé, par un stabilisateur de tension SP et par un diviseur de fréquence TE. Par exemple des signaux d'entrée S1 sont envoyés à l'entrée du circuit d'entrée ES. Le circuit d'entrée ES produit, à partir des signaux d'entrée S1, des signaux de synchronisation B4-P qui sont envoyés au détecteur de phase DT. Des signaux de comparaison G-P sont envoyés en outre depuis le diviseur de fréquence TE au détecteur de phase DT. Le détecteur de phase produit des signaux FH-P et FL-N à partir des signaux de synchronisation B4-P et à partir des signaux de comparaison G-P.A partir des signaux du détecteur, le filtre FE forme la tension de commande UR3. L'oscillateur OS pouvant être commandé délivre des signaux de sortie H-P en fonction de la tension de commande UR3. Ces signaux de sortie H-P peuvent être utilisés pour produire d'autres signaux de cadence. Mais ils sont également envoyés au diviseur de fréquence TE,qui produit les signaux de comparaison G-P. Ce diviseur de fréquence est nécessaire pour adapter à nouveau la fréquence de sortie H-P à la fréquence des signaux de synchronisation B4-P. Le stabilisateur de tension est nécessaire pour délivrer des tensions constantes, indépendamment de variations de la tension de service, aussi bien au filtre FE qu'à l'oscillateur OS pouvant être commande. Sur la figure 2 on a représenté la constitution du circuit d'entrée ES. Ce circuit est constitué par un premier étage à bascule monostable B2, par un second circuit à bascule monostable B1, par deux organes NON-ET GP1 et GP2, par un organe NON-OU NG1 et par un dispositif destiné à produire des signaux de commutation AS. Les signaux d'entrée S1 sont envoyés au premier étage à bascule monostable B2. Ce dernier est positionné par les flancs avant des signaux d'entrée S1 et délivre de brèves impulsions de sortie B2-P, possédant par exemple une longueur ou durée de 130 ns. Ces impulsions de sortie sont envoyées à l'organe NON-ET GP2 et au second circuit à bascule monostable B1. Le second circuit à bascule monostable B1 produit, à partir des impulsions B2-P, des impulsions de sortie B1-P possédant une longueur ou durée plus importante de par exemple 750 ns. Les impulsions de sortie B1-P sont envoyées à l'organe NON-ET GPl. Les sorties des organes NON-ET GP1 et GP2 sont reliées à l'organe NON-OU NG1, dont la sortie délivre les signaux de synchronisation B4-P. Au moyen du dispositif AS est alors déterminé lequel des organes NON-ET GP1 ou GP2 est passant et par conséquent si ce sont les signaux longs B1-P ou bien les signaux brefs B2-P qui sont envoyés à l'organe NON-OU NG1. Si les signaux longs B1-P doivent être envoyés à l'organe NON-OU NG1, le dispositif AS délivre alors le signal SA-P = 1. Si au contaire les signaux brefs B2-P doivent être envoyés à l'organe NON-OU NGl, le dispositif AS délivre le signal SA-N = 1. Les signaux SA-N et SA-P peuvent être formés en fonction d'un signal TA appliqué au dispositif AS.Par exemple le dispositif AS peut être un compteur ou bien un registre à décalage qui, lors de l'apparition du signal TA, délivre tout d'abord le signal SA-P et, au bout d'un certain temps, le signal SA-N. Comme signaux de synchronisation B4-P, on utilise pendant le premier intervalle de temps les impulsions longues B1-P et pendant le second intervalle de temps les impulsions brèves B2-P. La constitution du circuit de régulation de phase est représentée sur la figure 3. Le circuit de régulation de phase doit être synchronisé sur les signaux de synchronisation B4-P et doit fournir un signal de sortie stable H-P, une fois réalisée la synchronisation. Le circuit de régulation de phase PH contient tout d'abord le detecteur de phase DT. Ce dernier produit, à partir du signal de synchronisation B4-P et à partir des signaux de comparaison G-P arrivant du diviseur de tension TE, des signaux FK-P et FL-N dont les longueurs ou durées dépendent de la position de phase des signaux de synchronisation B4-P par rapport aux signaux de comparaison G-P. Si les signaux d'entrée sont en avance, FH est plus long que FL, tandis que si les signaux d'entrée sont en retara, FL est plus long que FH. Comme détecteur de phase on utilise un détecteur de position médiane ou centrale. Ce détecteur est constitué par deux organes NON-ET GD1 et GD3. Le signal de syncnronisation B4-P est envoyé à des premières entrées des organes NON-ET GD1 et GD3. A la seconde entrée de l'organe NON-ET GD1 est envoyé le signal de comparaison G inversé, tandis qu'à la seconde entrée de l'organe NON-ET GD3 est envoyé le signal de comparaison G non inversé. Le premier signal FH du détecteur apparait à la sortie de organe NON-ET GDl, tandis que le second signal FL du détecteur apparait à la sortie de l'organe NON-ET GD3. Dans le détecteur de position médiane, le flanc de l'impulsion de comparaison se règle sur le milieu ou centre du signal de synchronisation. A l'état stationnaire, toujours deux signaux FH et FL du détecteur, de même durée oulongueur, sont produits en permanence. La forme de ces signaux FH et FL est représentée sur la figure 4 en fonction de la position de phase des signaux de synchronisation B4 par rapport aux signaux de comparaison G. Sur la figure 4 on peut voir que le premier signal FH du détecteur est formé par le flanc avant du signal de synchronisation B4 et par le flanc avant du signal de comparaison G, tandis que le second signal FL du detecteur est formé par le flanc avant du signal de comparaison G et par le flanc arrière du signal de synchronisation B4.Le flanc avant du signal de comparaison se situe dans la partie I de la figure 4 au centre ou au milieu du signal de synchronisation B4. Par conséquent les longueurs ou durées du premier signal du détecteur et du second signal du détecteur sont identiques. Dans la partie correspondant à l'intervalle de temps II de la figure 4, les signaux de synchronisation B4 sont au contraire en avance par rapport aux signaux de comparaison G. Par conséquent la durée ou la longueur des premiers signaux FH du détecteur est plus importante tandis que la longueur ou la durée des seconds signaux FL du détecteur est au contraire plus faible. La zone III de la figure 4 représente le troisième cas. Ici les signaux de synchronisation B4 sont en retard, par rapport à la position normale, par rapport aux signaux de comparaison.Par conséquent la longueur ou durée des premiers signaux FH du détecteur est plus faible et la durée ou longueur des seconds signaux FL du détecteur est plus importante. t représente le temps. Les signaux FH et FL du détecteur sont envoyés à un filtre FE. Le filtre est constitué par des condensateurs C5, C7 et par des résistances R22, R20. Le filtre fournit, à partir des premiers et seconds signaux du détecteur, une tension continue pulsatoire UR1. Cette tension est envoyée à l'oscillateur OS par l'intermédiaire de transistors montés en émetteurs suiveurs V1 et V2, sous la forme d'une tension de commande pulsatoire UR3. Les condensateurs du filtre FE sont chargés et déchargés par les signaux FH et FL du détecteur. Le premier signal FH du détecteur charge les condensateurs et commande de ce fait égale ment la tension de commande UR3, ce qui conduit à un accroissement de la fréquence de l'oscillateur OS. Le second signal FH du détecteur décharge au contraire le condensateur du filtre FE et réduit de ce fait la tension de commande UR3. Par conséquent la frequence de l'oscillateur OS est abaissée. De ce fait il apparait à la sortie de l'oscillateur OS, des impulsions de sortie H dont les écartements réciproques varient dans l'intervalle de temps de l'apparition des premiers et seconds signaux du détecteur. Afin d'empêcher ce phénomène, il convient de réduire la longueur ou durée des signaux de synchronisation B4. Dans ce cas la longueur ou durée des premiers et seconds signaux FH et FL du détecteur devient nettement plus faible. La charge et la décharge des condensateurs du filtre FE s'effectuent seulement encore pendant un bref intervalle de temps et une variation assez importante de la tension de commande UR3 est évitée lors de l'apparition des signaux du détecteur. Les variations des signaux de sortie H peuvent être fortement réduites de cette façon. Les signaux étroits ou brefs de synchronisation B4 présentent cependant l'inconvénient consistant en ce que la plage de synchronisation du circuit de régulation de phase PH est très réduite. De ce fait l'écart en fréquence entre le signal de synchronisation et le signal de comparaison ne peut pas devenir très important. On peut empêcher cet inconvénient en choisissant une valeur importante pour la durée des signaux de synchronisation. La synchronisation de fréquence entre les signaux de sortie du circuit de régulation de phase et les signaux d'entrée n'est cependant nécessaire qu'au début du processus de synchronisation. Pour le fonctionnement normal du montage il suffit que le circuit de régulation de phase puisse compenser complètement par réglage les déphasages apparaissant entre les signaux d'entrée et les signaux de sortie. Pour cette raison, au début du processus de synchronisation lors duquel le circuit de régulation de phase PH se synchronise sur les signaux d'entrée S1, des signaux de synchronisation B4 possédant une durée importante sont délivrés au circuit de régulation de phase, tandis qu'après la realisation de la synchronisation en fréquence , de brefs signaux de synchronisation sont produits par le circuit d'entrée ES et sont envoyés au circuit de régulation de phase. La cause provoquant les variations des signaux de sortie H à la sortie de l'oscillateur OS réside dans le fait que les signaux FH et FL du détecteur apparaissent successivement dans le temps. Le premier signal FH du détecteur charge le filtre FE et décale la tension de commande UR3 dans le sens positif. Le second signal FL du détecteur décharge au contraire le filtre FE et fournit à nouveau un décalage en sens inverse de la tension de commande. Pour la commande de l'oscillateur OS, c'est cependant uniquement la différence entre les deux charges, qui est active. Afin de réduire l'influence des signaux du détecteur sur la tension de commande UR3, le premier signal FH du détecteur est décalé au moyen d'une ligne à retard en étant amené en recouvrement avec le second signal FL du détecteur. Alors les actions de charge dans le filtre se superposent et la variation de la tension de commande UR3 est évitée dans une large mesure. Pour cette raison on branche derrière l'organe NON-ET GD1 du détecteur de phase DT, une ligne à retard LZ qui retarde le premier signal FH du détecteur de telle manière qu'il soit amené en recouvrement avec le second signal FL du détecteur. Le diviseur de fréquence TE, disposé entre l'oscillateur OS et le détecteur de phase DT, produit, à partir des signaux de sortie H-P, les signaux de comparaison G à une fréquence qui correspond à la fréquence des signaux de synchronisation B4. Le diviseur de fréquence TE peut être constitué également par un compteur binaire. La valeur de repos de la tension de commande UR3 est dérivée de la tension réglée d'alimentation U50 par l'intermédiaire de résistances R21, R23 et est transmise par l'intermédiaire de la résistance R22 à la base du transistor monté en émetteur suiveur V1. Les tensions d'alimentation U50 et U54 pour le filtre et pour l'oscillateur sont dérivées de la tension U par l'intermédiaire du diviseur de tension LM. Les autres composants représentés sur la figure 3 servent à réaliser le reglage de points de fonctionnement des différents circuits et ont une fonction par conséquent connue. REVENDICATIONS 1) Montage comportant un régulateur de phase et dans lequel des signaux de synchronisation sont produits pour le circuit de régulation de phase à partir de signaux d'entrée et dans lequel le circuit régulateur de phase délivre des signaux de sortie en fonction des signaux de synchronisation, caractérisé par le fait qu'il est prévu un circuit d'entrée (ES) auquel sont envoyés les signaux d'entrée (S1) et qui délivre les signaux de synchronisation (B4) et est constitué de manière à délivrer de longs signaux de synchronisation (B1-P) au début du processus de synchronisation du circuit de régulation de phase et, ensuite, de brets signaux de synchronisation(B2-P) et que le circuit de régulation de phase (PH) est constitué de telle manière que pendant l'application des longs signaux de synchronisation, il règle la fréquence de ses signaux de sortie (H) sur la fréquencedes signaux de synchronisation et exécute la synchronisation de phase de ses signaux de sortie sur les signaux de synchronisation, avec les signaux brefs de synchronisation. 2) Montage suivant la revendication 1, caractérisé par le fait que le circuit de régulation de phase (PH) est constitué par un détecteur (DT), qui délivre les premiers et seconds signaux de détecteur (FH, FL), dont la longueur dépend de la position de phase des signaux de comparaison (G) par rapport aux signaux de synchronisation (B4), par un filtre (FE) raccordé au détecteur et qui produit, à partir des signaux du détecteur, une tension de commande (UR3), par un oscillateur (OS) pouvant être commandé et auquel est envoyée la tension de commande (UR3) et qui produit les signaux de sortie (H) en fonction de la valeur de la tension de commande, et par un circuit diviseur de fréquence (TE), qui produit les signaux de comparaison (G) à partir des signaux de sortie (S1). 3) Montage suivant la revendication 2, caractérisé par le fait que le détecteur de phase (DT) est un détecteur de position médiane, que la durée du premier signal (FH) du détecteur est déterminée par l'intervalle de temps entre le flanc avant du signal de synchronisation (B4) et le flanc arrière du signal de comparaison (G-P), que la durée du second signal (FL) du détecteur est déterminée par l'intervalle de temps entre le flanc avant du si gnal de comparaison (G-P) et le flanc arrière du signal de synchronisation, et qu'entre le détecteur de phase (DT) et le filtre (FE) est disposée une ligne à retard (LZ) grace à laquelle le premier signal (FH) du détecteur est retardé de telle façon que ce signal se superpose dans le temps au moins au second signal (FL) du détecteur. 4)- Montage suivant la revendication 3, caractérisé par le fait que le détecteur de phase (DR) est constitué par un premier et par un second organes NON-ET (GD1, GD3), que le signal de synchronisation et le signal de comparaison inversé (G-N) sont envoyés au premier organe NON-ET (GD1), que le signal de synchronisation et le signal de comparaison non inversé (G-P) sont envoyés au second organe NON-ET et que la ligne à retard (LZ)est raccordée à la sortie du premier organe NON-ET (GD1). 5) Montage suivant l'une quelconque des revendications 1 à 4, caractérisé par le fait que le circuit d'entrée (ES) est constitué par un premier circuit à bascule monostable (B2), auquel sont envoyés des signaux d'entrée (S1) et qui délivre des impulsions de sortie (B2-P) de brève durée, par un second circuit à bascule monostable (B1), auquel sont envoyées des impulsions de sortie (B2-P) du premier circuit à bascule monos table (B2) et qui délivre des impulsions de sortie (Bl-P) possédant une durée plus importante, par un premier organe NON-ET (GP2), auquel sont envoyés les impulsions de sortie de l'étage à bascule monostable (B2) et un signal de commutation inversé (SA-P), par un second organe NON-ET (GP1), auquel sont envoyés les impulsions de sortie du second étage à bascule monos table et le signal de commutation non inversé (SA-P),par un organe NON-OU (NG1) relié aux sorties des organes NON-ET (GP1, GP2), et par un dispositif (AS) produisant des signaux de commutation.