FR 2383521 A1 19781006 FR 7806617 A 19780308 La présente invention concerne une méthode pour la fabrication de semi-conducteurs à logique intgrée à injection. Dans la demande de brevet français n 75 34066, dépose le 7 Novembre 1973, au nom de la Société demanderesse, la partie analogique du transistor injecteur d'un tel circuit doit entre utilisée avec des tensions d'alimentation relativement importantes, de sorte qu'il faut des couches épitaxiales à resistance spécifique levée (environ 2 à 3 ohms par cm) et d'une épaisseur relativement grande (environ 15 microns).Le problème posé pour la partie du transistor à collecteurs multiples colsandé par injection, dite partie 12L dans la suite du texte, consiste à résoudre le gain en courant qui doit store relativement important, sans redire pour autant la tension de claquage dans la partie dite analogique du transistor injecteur. Une méthode connue est de diffuser la zone de base du transis- tor planaire de la partie analogique plus profondément dans le subs 2 trat semi-conducteur que la zone de base de la partie I2L, confor- moment à la méthode de diffusion planaire décrite dans la demande de brevet français précitée.A cette fin, on prévoit deux opérations de prédiffusion. Par cette méthode, il est possible, sans opération supplémentaire, d'obtenir une tension de claquage (Vc#max.) d'envi- ron 30 volts. La méthode connue décrite par ladite demande de brevet fran çais présente néanmoins l'inconvénient de ne pas permettre une tension de claquage supérieure à 30 volts. On s'est aperçu que la tension de claquage est limitée dans la partie bipolaire par le temps requis pour la diffusion de la zone d'isolement. Pendant ce temps, en effet, les impuretés de dopage existant dans la couche intermédiaire fortement dopée, au niveau de l'interface du substrat et de la couche épitaxiale, sont diffusées profondément dans la couche épitaxiale, abaissant ainsi la tension de claquage du transistor planaire. Selon une méthode proposée par la demande de brevet français n' 77 05613, déposée le 25 Récrier 1977, au nom de la Société demanderesse, basée sur la méthode décrite dans le brevet français n 69 13186, déposé le 25 Avril 1969, au nom de la Société demanderesse, un transistor planaire réalisé dans un circuit semiconducteur intégré monolithique, comportant une couche intermédiaire au niveau de l'interface du substrat et d'une couche épitaxiale, voit sa tension de claquage accrue si la couche intermédiaire est diffusée dans le substrat - avant application de la couche épitaxiale et au-dessous de la deusièe zone à réaliser - avec une concentration d'atomes de phosphore et d'atomes d'antimoine ou d'arsenic, ou des deux, telle que l'aire de jonction on entre substrat et couche intermédiaire fortement dopée se trouve constituée par la diffusion des atomes de phosphore. Etant donné que les atomes de phosphore diffusent plus rapidement que les atomes d'antimoine ou d'arsenic, on obtient une jonction on à tension de claquage plus élevée avec la zone comportant le transistor planaire, ladite zone étant identique à celle du collecteur, et ladite jonction pn étant entourée par une aire d'isolement. En Mème temps, on obtient l'avantage d'un temps de diffuion réduit en ce qui concerne la zone d'isolement, car celle-ci ne doit pénétrer que dans une fraction de la couche épitaxiale, Jusqu'à la limite des zones de diffusion remontant du substrat. De plus, on économise une opération spéciale de diffusion pour la fabrication de la zone d'isolement, car celle-ci est diffusée simul- tanément avec la base. Un objet de cette eme méthode est également de prévoir la fabrication, à la surface d'un substrat semi-conducteur de silicium, d'une zone de circuit analogique sur une partie d'un circuit mono- lithique à logique intégrée à injection La présente invention reprend cette méthode de fabrication, et a pour objet d'améliorer la tension de claquage du transistor planaire formé sur la zone analogique, sans sacrifier pour cela le gain en courant de l'autre transistor à collecteurs multiples. L'invention sera mieux comprise à la lecture de la description détaillée qui va suivre,faite à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent X - les figures 1 à 3, respectivement, une vue partielle, en coupe pratiquement perpendiculaire à la surface, d'une pastille de matériau semi-conducteur, illustrant la méthode de fabrication connue; - les figures 4 à 13, les phases successives de la méthode de l'invention - la figure 14, les courbes de diffusion des différentes impuretés de dopage selon les coupes indiquées en I-I et Il-Il sur la figure 13. Selon la méthode déjà connue indiquée sur la figure 1, une région 9 fortement dopée avec des atomes de phosphore ainsi qu'avec des atomes d'antimoine ou d'arsenic, ou des deux, est introduite dans le substrat par la technique de la diffusion planaire, La concentration des atomes de phosphore doit être moins grande que celle des atomes d'antimoine ou d'arsenic, ou des deux, ceci afin d'expecher, au cours des opérations ultérieures de diffusion, les atomes de phosphore de diffuser trop fortement dans la couche épitaxiale qui-aura été formée par-dessus la couche 9. Ce sont les atomes de phosphore, par conséquent, qui forment la jonction pn, tandis que les atomes dttntimoine-ou oud'arsenic, ou un mélange des deux, déterminent la concentration des impuretés dans la région 9. Simultanément avec cette opération de diffusion plan#aire, il est possible de réaliser d'autres régions fortement dopées 10 et 11 permettant d'obtenir, chacune, une zone électriquement isolée du reste du substrat semi-conducteur 1 par une aire de jonction Pn, constituant ainsi d'autres parties de circuit. Selon la figure 2, une couche épitaxiale 5 d'épaisseur uniforme est ensuite déposée sur la face supérieure du circuit. Du fait que le substrat 1 est plus fortement dopé que la couche épitaxiale 5, le matériau de dopage du substrat qui, sur les figures 1 à 3 par exemple, est du type D, diffuse dans la couche épitaxiale 5 à travers l'interface 6 en formant une zone de jonction pn proagressive 14. Cette zone, au-dessous de la zone 9 fortement dopée, stenfonce dans le substrat- 1, de me qu'au-dessous des autres r~- gions fortement dopées 10 et 11.Pendant cette opération, la zone de jonction pn 14 se fixe, constituant dans la couche intermédiaire 90 une couche partielle 91 plus fortement dopée qu'une autre couche partielle 92, les atomes d'arsenic et d'antimoine à diffusion plus lente ayant un ralle déterminant dans la concentration de la zone partielle 91. Ensuite,on effectue une diffusion planaire de zone au cours de laquelle on obtient simultanément une zone d'isolement 12 ainsi qu'une zone de base 3 comme représenté par la figure 3. Après cela, on procède à une diffusion planaire émetteur, permettant d'obtenir une zone-d'émetteur 13 ainsi que les zones de collecteur de la partie analogique du circuit intégré non représentée sur les figures t à 3), En choisissant l'épaisseur de la couche épitaxiale ci en fonction du rapport : concentration du dopage dans la couche épitaxiale 5/concentration du dopage dans le substrat 1, tout en tenant compte de la condition de rencontre de la zone d'isolement 12 et d'une zone de diffusion 13 remontant vers la face suprieur du substrat 1, il est possible d'obtenir, sans autre opération à effectuer si l'on met en oeuvre la méthode de la demande de brevet français n 77 05613 déposée le 25 Février 1977, des tensions de claquage d'environ 100 volts. Toutefois, lorsqu'on utilise ladite méthode pour réaliser un circuit intégré monolithique comportant d'une part un circuit analogique et a'autre part un circuit à logique intégrée à injec- tion, il se présente un problème s pour réaliser un gain important en courant dans la partie constituant la logique intégrée à injection, il est nécessaire que la couche épitaxiale soit mince et que sa résistance électrique ne soit pas trop élevée. C'est ce probless que résout la méthode de l'invention. La description détaillée qui va suivre, illustrant une réalisation préférentielle de l'invention à l'aide des figures t à 14, montre comment il est possible de faire face à ces exigences émi- nemment contradictoires sans nécessiter d'investissements importants en phases de traitement supplémentaires. Les figures 4 à 13, à l'aide de coupes dans le même plan vertical, représentent chacune un stade de la fabrication, selon la méthode de 11 invention, d'un circuit monolithique intégré comportant une zone d'isolement 12 qui sépare un transistor formé sur une partie de circuit analogique A d'un transistor à collecteurs multiples formé sur une partie B dite à logique intégrée à injection ou I2L. Le nombre des transistors sur la partie analogique A et le nombre de transistors à collecteurs multiples sur la partie I L, B, peuvent entre choisis à volonté.Ces circuits monolithiques intégrés sont fabriqués simultanément en grand nombre sur une rondelle de matériau semi-conducteur qui sera divisée en circuits individuels après exécution des différentes opérations de diffusion planaire et du dépit des conducteurs. Selon une réalisation préférentielle conforme à la méthode de la présente invention, on dépose un masquage de diffusion 40 sur une plaquette de substrat en silicium dopé du type p et présentant une résistance spécifique de 11,5 ohm/cm. il est prévu dans ce masquage des fenêtres de diffusion 41 correspondant à la position et aux dimensions des couches intermédiaires fortement dopées 91 du circuit terminé. Ensuite, et conformément à la méthode conventionnelle de fabrication des couches enfouies, on dépose de 11 antimoine à la concentration habituelle, on le prédiffuse, puis, conformément à la méthode décrite dans -la demande de brevet français n 77 05613, on diffuse du phosphore avec une concentration sensiblement plus faible correspondant à une résistance d'unité de surface de l'ordre de 300 à 400 ohms, mesurée aprbs réalisation de la diffusion, comme représenté -par la figure 6. Sur la surface exposée du semi-conducteur, et de meme que selon la méthode de la demande de brevet français n 77 05613, on dépose tout d'abord une première coucheépitaxiale 5,mais la présente invention prévoit de déposer par-dessus cette couche 5 une deuxième couche 31, par croissance épitaxiale et avec une plus grand concentration dtimpuretés que celle de la couche 5, comme représenté par la figure 7. La deuxième couche épitaxiale 51 aura une épaisseur telle que, au cours de l'opération ultérieure de diffusion de la zone d'isolement 12, réalisée en merle temps que la diffusion de la zone de base 3 dans la partie analogique A, et pendant les traitements thermiques suivants nécessaires pour la réalisation des autres zones, la zone d' isolement 12 pénbtre dans la deuxième couche épitaxiale 51 et vi#enne se combiner avec la zone 15 de diffusion du substrat semi-conducteur 1 vers la couche épitaxiale 5, comme représenté par la figure 13. Par contre, la deuxième couche épitaxiale 51 doit également être suffisammentmnce pour que, une fois toutes les opérations de diffusion terminées, le front de diffusion de la zone de base 3 dans la partie analogique Â se prolonge dans la couche épitaxiale 5 à concentration de dopage relativement faible, et que l'on obtienne ainsi la tension de claquage désirée dans la partie analogique du circuit, en accord avec la résistance spécifique relativement élevée de la couche épitaxiale 5. L'-épaisseur de la deuxième couche épitaxiale 51 doit cependant être choisie de façon que la zone de base 31 du transistor de la partie I2L ne puisse venir dans la couche épitaxiale 3. En conséquence, l'épaisseur de la couche 51 se situe entre la profondeur de péntration de la diffusion de la zone de base dans la partie circuit 12L (B) -ladite profondeur correspondant à celle de la zone d'émetteur 13 diffusée de préférence simultanément dans la partie A- et la profondeur de diffusion de la zone de base 3 dans la partie analogique À. Après le dépit par croissance épitaxiale de la couche 51, et conformément à la figure 8, on dépose sur la surface libre de maté- riau semi-conducteur une couche de masquage de diffusion 16 avec des fenêtres de diffusion 17 et 18 destinées à permettre la diffusion planaire de la zone de base 3 dans la partie analogique À et de la 2 zone de base 31 dans la partie I2L, B. En outre, la couche de masquage de diffusion-16 est pourvue d'une ouverture de diffusion d'isolement 21. Ensuite, et comme illustré par la figure 9, toutes les fenôtres de diffusion 17, 18 et 21 sont fermées par une couche de masquage d'épaisseur déterminée. Du fait que, après le dépit du matériau de dopage de l'autre type de conductivité, à savoir du type de conductivité des zones de base 3 et 31, il faut procéder à un traitement avec un agent dtincision pour éliminer le matériau de dopage en excès, l'épaisseur de la couche de masquage 19 ou 20 est choisie de façon qu'au cours de ce traitement d'élimination toute la couche soit éliminée au niveau de la fenêtre 18 de diffusion de la base dans la partie B (I2L), exposant ainsi le matériau semi-conducteur. Après cela, et par un procédé d'attaque photolithographique, on élimine la couche de masquage de diffusion 19 au niveau de la fenetre de diffusion de la base, 17, ainsi que la couche de masquage de diffusion au niveau de la fenêtre de diffusion d'isolement 21. Ce traitement d'incision photolithographique n'exige aucun degré de précision spécial en ce qui concerne l'alignement des masques.Les couches de masquage des fenêtres de diffusion t7, 18 et 21 sont de préférence réalisées par le moyen d'une légère oxydation thermique de la surface exposée du matériau semi-conducteur Comme agent d'incision pour éliminer le matériau de dopage en excès, il est possible d'utiliser une solution d'acide fluorhydrique (de 1 pour 5 à 10), permettant de supprimer à nouveau les couches de masquage au niveau des fenêtres de diffusion. Cette opération est suivie du dépôt et de la prédiffusion d'un matériau de dopage ayant le même type de conductivité que la zone de base 3, selon une première concentration, de façon à obtenir la disposition représentée par la figure 10. En plongeant la rondelle de semi-conducteur supportant les circuits monolithiques I2L dans la solution faible d'acide fluorhydrique sus-mentionnée, la fenêtre de diffusion de la base, 18, est ouverte et le matériau de dopage en excès est éliminé non seulement sur la couche de masquage de diffusion 16 mais aussi au niveau de la fenêtre de diffusion de la base 17 et de la fenetre d'isole- ment 21. La figure 1t représente la structure résultant du dépôt ultérieur et de la prédiffusion d'un matériau de dopage ayant le meme type de conductivité que les zones de base, mais avec une concentration plus faible que la première.Ensuite, a lieu la diffusion proprement dite des zones de base, c'est-à-dire de la base 3 dans la partie du circuit analogique A, et en même temps de la zone d'isolement 12 au moins jusqu'à la surface frontière 61 séparant la couche épitaxiale 5 de la couche épitaxiale obtenue par croissance, 51, tandis que la zone de base 31 prévue dans la partie du circuit I2L reste à l'intérieur de la couche épitaxiale obtenue par dépit 51, comme représenté par la figure 12. Cette limitation de profondeur s'applique également au traitement thermique suivant pour la diffusion de l'émetteur, au cours duquel sont diffusées la zone émetteur 13 dans la partie analogique A, et la zone collecteur 22 dans la partie I2L, B, conformément à la figure 13. Les figures 8 à 13 montrent en outre comment la zone atinjec- teur 24 est diffusée en utilisant la fenetre de diffusion 23 déjà réalisée dans la couche de masquage de diffusion 16 pendant la phase de fabricåtion réprésentée par la figure 8. il est encore possible, au cours d'une opération de diffusion planaire spéciale, d'introduire une zone de contact de collecteur 25 dans la partie de circuit analogique A, et une zone de contact d'émetteur 26 dans la partie de circuit I2L, B. La figure 14 est une représentation des profils de dopage le long des coupes effectuées selon les lignes I-I et Il-Il de la figure 13, en partant de la surface du substrat semi-conducteur au point XO de l'abscisse. Les concentrations dtimpuretés sont portées sur ltordonnée C. Le profil 28 indique la concentration progressive dans le substrat semi-conducteur y compris la couche épitaxiale 5 et la couche obtenue par croissance épitaxiale, 51. La surface frontière 6 de la figure 13 se trouve au point X2 de l'abscisse, et la surface frontière 61 au point X1 de l'abscisse. La courbe 27 correspond au profil de la diffusion de l'émetteur.Le profil 29 indique le dopage à l'antimoine de la couche intermédiaire 91, tandis que le profil 30 indique la courbe du dopage au phosphore de la couche intermédiaire 91. Jusque là, les courbes indiquant les concentrations dtimpuretés sont identiques dans la partie analogique A et la partie I2L, B. La courbe de concentration 32 relative à la zone de base 3 de la partie de circuit analogique A diffère toutefois nettement de la courbe de concentration 33 de la zone de base 31 de la partie I2L, B, par suite des opérations de traitement spéciales utilisées par la méthode de la présente invention. En conséquence, la partie circuit analogique, À, présente une tension de rupture élevée, et l'on réalise dans la partie B constituant le circuit 12L un gain important en courant. Il reste bien évident que la description qui précède n'a été faite qu'à titre d'exemple non limitatif et que d'autres variantes peuvent être envisagées sans sortir pour autant du cadre de l'in- vention. REVENDICATIONS 1 - Méthode pour la fabrication de semi-conducteurs à logique intégrée à injection, caractériaée par le fait que, sur la couche épitaxiale, on dépose par croissance épitaxiale une deuxiè e couche de plus forte concentration que la première et d'épaisseur telle qu'au cours de la diffusion de la zone d1isolement et de la diffusion de la zone de base dans la partie circuit analogique du transistor d'injection ainsi que des traitements thermiques ultérieurs nécessaires pour la réalisation des zones suivantes, d'une part, la zone d'isolement pénètre dans la deuxième couche épitasia- le et se combine avec la zone diffusée à partir du substrat semi- conducteur et, d'autre part, le front de diffusion de la zone de base dans la partie du circuit analogique s'étende jusque dans la première couche épitaxiale présentant une concentration d'impuretés de dopage relativement faible. 2 - Méthode pour la fabrication de semi-conducteurs à logique intégrée à injection, conforme à la revendication 1, caractérisée par le fait qu'elle prévoit : d'ouvrir dans une couche de masquage deux fenetres de diffusion afin de permettre la diffusion planaire d'une zone de base dans la partie du circuit analogique du transistor d'injection ainsi que dtune zone de base dans la partie du circuit du transistor à collecteurs multiples, de fermer ensuite lesdites fenêtres de diffusion de bases au moyen de couches de masquage ayant une épaisseur telle que, pendant un traitement ultérieur au moyen d'un agent d'incision afin d'éliminer le matériau de dopage en excès#après dépit des dopages du type de conductivité inverse, le matériau semi-conducteur se trouve exposé au niveau de la fenb- tre de diffusion de base dans la partie du circuit du#transistor à collecteurs multiples, d'ouvrir ensuite la fenOtre de diffusion d'isolement et la fenêtre de diffusion de base dans la partie du circuit analogique, de déposer et prédiffuser après cela un matériau de dopage du meme-type de conductivité que celui de la zone de base et selon une première concentration, d'ouvrir ensuite la fenêtre de diffusion de base dans la partie du circuit du transistor à collecteurs multiples en la traitant avec un agent d'incision, et de procéder au dépôt d'un matériau de dopage ayant le mOine type de conduc tlvité que celui des zones de base selon une deuxième concentration plus faible que la première, d'effectuer, enfin la diffusion des bases, réalisant ainsi les zones de bases ainsi que la zone d'isolement. 3 - Méthode pour la fabrication de semi-conducteurs à logique intégrée à injection, conforme à l'une ou l'autre des revendications 1 et 2, caractérisée par le fait que l'4paisseur de la deuxième couche obtenue par croissance Bpitaxiale est prévue de telle sorte que la zone de base de la partie du transistor à collecteurs multiples se termine à l'intérieur de ladite deuxième couche, tandis que la zone de base de la partie du circuit analogique du transistor d'injection se prolonge jusqu'à la première zone épita- xiale.