FR 2361689 A1 19780310 FR 7624592 A 19760810 L'invention concerne un automate programmable destiné à commander le déroulement d'un cycle de fonctionnement à partir d'un programme spécifique ; cet automate peut en particulier être appliqué pour commander le fonctionnement d'une installation industrielle à partir d'informations digitales (numérique) d'entrée provenant notamment de capteurs implantés dans ladite installation ; l'installation industrielle commandée peut autre de toute nature : chaine de fabrication et de montage ( automobile, .), dispositifs de transport et de manutention ( système de tri, convoyeurs,..), processus industriels ( chimie, prétrochi- mie, textile,...), machines-outils, machines-transferts, etc... On sait que les automates programmables, encore désignés par les expressions : controleurs programmables ou séquenceurs programmables, ont été conçus pour se substituer aux ensembles câblés de commande à relais électromagnétiques ou a logiques transistorisées, qui sont caractérisés par le nombre d'éléments prévus, leur nature et la façons de les raccorder ces ensembles câblés présentent, de par leur conception même, les inconvénients suivants : manque de souplesse entrainant des coûts élevés de mise en service (mise au point très longue. adaptations et modifications difficiles à réaliser en raison du caractère figé des circuits), coft important des câblages, encombrement important , impossibilité d'échange avec des calculateurs, difficulté de réalisation pour certaines fonctions logiques (comptages , comparaisons...). Au contraire, un automate programmables se caractérise en ce qu'il n'est pas spécialisé par construction à une application particuliere mais adaptable à l'application à traiter par simple mémorisation d'un programme ; à cet effet, les automates programmables combinent des ensembles électroniques de mémorisation et des ensembles électroniques de traitement, adaptés pour être programmés en langage simple par des techniciens de l'industrie non spécialistes en informatique, pour saisir directement les informations provenant de l'installation industrielle, et poùr générer en fonction des informations décommande de cette installation.Le programme mémorisé traduit pour chaque application et selon le cycle de fonctionnement à assurer, les relations entre les informations d'entrée et les informations de commande à élaborer. La réalisation d'un ensemble câblé de commande et l'élaboration d'un programme pour un automate programmable du type actuellement connu s'effectuent suivant le même processus : définition du cahier des charges (spécifications techniques propres à l'installation à commander), élaboration des équations logiques ou schémas correspondants répondant au cahier des charges, enfin réalisation matérielle consistant, pour les ensembles câblés, à construire les circuits et, pour les automates programmables actuellement connus, à traduire directement ces équations en un programme. En fait, les automates programmables actuellement connus ne font que modifier la technologie de réalisation matérielle dans cette dernière phase et n'apportent aucune aide dans la phase de résolution du problème que constitue l'élaboration des équations logiques. Or cette phase est la phase délicate et fait appel à des procédés empiriques plus ou moins intuitifs, pour lesquels l'expérience du concepteur est essentielle, en particulier pour réduire les tâtonnements nécessaires. I1 est certain que les automates programmables connus présentent un avantage important par rapport aux ensembles tablés, en ce sens qu'il suffit de modifier un programme au lieu de changer des circuits câblés ; cependant, ces automates programmables connus impliquent nécessairement que cette phase délicate d'élaboration des équations logiques soit préalablement menée à bien. De plus, lorsque le cycle de fonctionnement est d'une grande complexité, il devient pratiquement impossible d'exécuter convenablement cette phase d'élaboration des équations logiques, car le concepteur ne parvient plus à maitriser l'ensemble des spécifications du cahier des charges pour en extraire une représentation permettant d'élaborer ces équations logiques ; cette difficulté se traduit par une limitation pratique des possibilités d'utilisation de ces automates classiques. Par ailleurs, ces automates comportent une unité logique centrale adaptee pour réaliser une lecture et un traitement séquentiels cycliques de toutes les instructions du programme traduisant les équations logiques ; cette structure implique, à chaque séquence d'exploration du programme, la lecture et le traitement d'instructions qui sont sans intérêt pour la séquence considérée en raison de l'état particulier de l'installation à commander au cours de cette séquence : l'auto mate effectue un balayage systématique et permanent, sans prendre en compte les caractéristiques d'état de l'installation. I1 s'ensuit des pertes de temps importantes qui limitent les performances de ces automates connus. La présente invention se propose de fournir un nouvel automate programmable dépourvu des défauts ci-dessus évoqués. Un objectif de l'invention est, en particulier, d'accroitre considérablement les performances possibles, pour un matériel de coût comparable. Un autre objectif est de fournir un automate qui, de par sa conception même, se prête a' une programmation ne nécessitant plus une phase préalable d'élaboration d'équations logiques. A cet effet, l'automate programmable conforme b l'invention, destiné à commander le déroulement d'un cycle de fonctionnement d'une installation à partir d'un programme spécifique, est caractérisé en ce qu'il comprend un décodeurséquenceur et un bloc de marquage et de sélection, adaptés, d'une part, pour sélectionner, à chaque séquence, les instructions du programme spécifique concernant ladite séquence en fonction dtin- formations élaborées aux séquences précédentes, d'autre part, pour exploiter successivement ces instructions, enfin pour marquer dans le bloc de marquage et de sélection des informations définissant la- sélection suivante. Ainsi, au début de chaque séquence, sont disponibles dans le bloc de marquage et de sélection des informations élaborées aux séquences précédentes et qui définissent, en fonction des caractéristiques d'etat de l'installation à commander, les instructions à prendre en compte au cours de la séquence considérée. Seules ces instructions sont lues et traitées par le décodeur-séquenceur ; les résultats de ce traitement sont constitués, d'une part, par des informations de sortie appelées à commander le déroulement du cycle de fonctionnement de l'installation, d'autre part, par des informations définissant la sélection d'instructions pour la séquence suivante. Le temps de réponse d'un automate étant proportionnel au nombre d'instructions traitées à chaque séquence, il est évident que le fait de traiter un ensemble réduit d'instructions sélectionnées apporte un-gain de temps important par rapport aux automates classiques qui traitent systématiquement la totalité des instructions du programme à chaque séquence. De plus, l'automate conforme à l'invention, est adapté à une programmation de type séquentiel, c'està-dire une programmation où l'enchaînement des séquences n'est pas traduit par des équations logiques mais par des instructions d'enchaînement attachées à chaque état et exprimant, lorsque cet état est atteint, les conditions d'évolution à vérifier et l'état suivant vers lequel l'évolution doit se faire ; chaque état est caractérisé par un ensemble d'instructions définissant les tâches à accomplir, en particulier, l'élaboration des informations de sortie. En conséquence, le concepteur n'a pas à définir et expliciter une logique d'enchaînement traduisant le déroulement d'ensemble du cycle de fonctionnement de l'installation ; il lui suffit de définir à partir d'un état initial de l'installation l'état ou les "états partiels" qui suivent immédiatement cet état initial ainsi que les conditions permettant d'atteindre cet état ou ces états partiels, puis de recommencer pas à pas cette opération à partir de chaque nouvel état et ce jusqu'à décrire le cycle entier. Le programme est ainsi très proche du cahier des charges et en est une image directe.Cette façon de programmer est possible en raison de la structure même de l'automate et, en particulier, en raisonde la présence du bloc de marquage et de sélection piloté par le décodeur-séquenceur, qui assure la mémorisation des états concernés à chaque séquence et la mémorisation des états suivants qui sont sélectionnes pour la séquence suivante. Par ailleurs, il convient de noter que cette programmation séquentielle peut encore être considérablement facilitée par l'utilisation d'outils mathématiques de représentation actuellement connus, tels que réseaux de Pétri ou différents types de diagrammes séquentiels existants (organiphase, diagramme des étapes, etc...). L'invention sera mieux comprise à la lecture de la description détaillée qui suit et à l'examen des dessins annexés qui en présentent, à titres d'exemples non limitatifs, des modes de réalisation ou des schémas explicatifs ; sur ces dessins qui font partie intégrante de la présente descrip tion - la figure 1 est un schéma synoptique d'ensemble illustrant un automate programmable conforme à l'invention, dans sa configuration de base, - la figure 2 représente schématiquement à titre d'exemple, un cycle de fonctionnement d'une installation à commander et la figure 3 est une représentation par réseau de Pétri de ce cycle de fonctionnement, -les figures 4 et 5 sont des schémas synoptiques précisant la structure préférentielle des deux ensembles essentiels de l'automate, - la figure 6 est un schéma de détail d'un bloc représenté à la figure S, - la figure 7 est un schéma d'un ensemble additionnel susceptible d'équiper Automate pouren améliorer les performances, - la figure 8 est un schéma synoptique illustrant un automate pourvu d'ensembles annexes pour en étendre les applications. L'automate programmable représenté à titre d'exemple à la figure 1 est destiné à commander le déroulement d'un cycle de fonctionnement dsune installation industrielle à partir d'informations digitales d'entrée provenant en particulier de capteurs implantés dans cette installation ; cet automate est appelé à être programmé selon un programme spécifique image séquentielle directe du cycle de fonctionnement à assurer, en vue de fournir des informations digitales de sortie aptes à commander divers organes de l'installation. L'élaboration de ce programme peut être effectuée, comme on le verra plus loin sur un exemple, au moyen d'une représentation par réseaux de Pétri. Cet automate comprend - un bloc d'entrée E pourvu d'une pluralité d'entrées pour recevoir les informations digitales d'entrée et ayant pour fonction de tester leur état en vue de fournir des informations d'état relatives à celles-ci, - un bloc de sortie S pourvu d'une pluralité de sorties pour délivrer les informations de sortie vers l'installation et ayant pour fonction de forcer l'état de ces sorties selon des informations de commande reçues, - un bloc de mémorisation BM adapté pour contenir les instructions du programme spécifique, groupées par ensembles adressables, - un décodeur-séquenceur DS agencé pour effectuer séquentiellement la saisie, d'une part, d'ensembles sélectionnés d'instructions du programme spécifique provenant du bloc de mémorisation, d'autre part, d'informations d'état provenant des autres blocs, ce décodeur-séquenceur étant pourvu d'une mémoire Me contenant un programme d'exécution, dit microprogramme, figé dansoelle-ci pour permettre l'interprétation des instructions du programme spécifique et étant adapté pour délivrer des informations de commande vers les autres blocs en vue de piloter chacun de ceux-ci et, en particulier, en vue de forcer les sorties du bloc de sortie S, - un bloc MS, dit bloc de marquage et de sélection, pourvu d'une mémoire vive MV comportant un nombre de cellules élémentaires dépendant du nombre maximum d'instructions susceptibles d'être inscrites dans le bloc de mémorisation BM sus-évoqud, chaque cellule élémentaire correspondant b une instruction du programme spécifique inscrit dans le bloc de mémorisation et présentant, à chaque instant, un état attaché à cette instruction de sorte que l'état de l'ensemble des cellules traduise l'état d'évolution du cycle de fonctionnement à un instant donné, le bloc de marquage et de sélection MS étant agencé pour recevoir des adresses du bloc de mémorisation BM et des informations de commande du décodeur-séquenceur DS et étant adapté pour assurer, en fonction de ces dernières, soit une opération d'écriture ou de lecture dans les cellules de sa mémoire vive concernées par les adresses reçues, soit une opération de balayage de ses cellules pour rechercher celles qui sont disposées dans un état donné en vue de sélectionner, en fin d'exécution d'un ensemble d'instructions, un nouvel ensemble d'instructions en fonction de l'état des cellules à cet instant, > bloc de marquage et de sélection MS ayant pour fonction, d'une part, de délivrer, sur commande du décodeur-sequenceur DS, l'adresse de l'ensemble d'instructions sélectionnées vers le bloc de mémorisation BM en vue de leur saisie par le décodeur-séquenceur, d'autre part, de délivrer vers le décodeur-séquenceur des informations d'état lues dans les cellules de sa mémoire vive MV. Les divers ensembles sont reliés entre eux selon l'agencement ci-dessus décrit soit par des bus permet tant la transmission d'information se traduisant par un ensemble de signaux (traits épais sur les figures), soit par des lignes simples permettant la transmission de signaux élémentaires (traits fins). Les moyens constituant l'automate présenté en exemple ayant été décrits avec leurs fonctions respectives, on-va expliquer ci-dessous le fonctionnement d'ensemble de celuici dans le cas d'un exemple trbs simplifié qui mettra en évidence les résultats et avantages que permet d'atteindre l'automate conforme à l'invention. Supposons que l'installation à commander soit constituée par un chariot CH, par exemple un chariot de machine-outil, qui peut se déplacer dans un plan grâce à quatre moteurs MD, MG, MB et MH aptes à l'entraîner respectivement en déplacement horizontal vers la droite, horizontal vers la gauche, vertical vers le bas, et vertical vers le haut. Comme le présente le schéma de la figure 2, quatre capteurs H1, H2, VI et V2 détectent des positions particulières du chariot, H1 donnant un signal lorsque le chariot est situé sur une ligne horizontale AB, H2 lorsqu'il est situé sur une ligne horizontale DC, V1 lors qutil est situé sur une ligne verticale AD et V2 lorsqu'il est situé sur une ligne verticale BC.En outre, un interrupteur I est prévu pour dédencher le fonctionnement de l'installation par action d'un opérateur. Les informations d'entrée sont, donc, dans cet exemple constituées par les signaux fournis par les capteurs H1, H2, V1 et V2 et par l'interrupteur I. Les informations de sortie sont des signaux de commande des moteurs MD, MG, MB et MH. Supposons que le cycle de fonctionnement à engendrer consiste b amener le chariot du point A au point C, puis du point C au point D, puis du point D au point A, ce déplacement étant dedenché par une action sur l'interrupteur I : ces spécifications représentent le cahier des charges imposé. Le proNbme posé se programme aisément en traçant un réseau de Pétri (Fig. 3) directement issu du cahier des charges - ltétat initial est représenté par la place P1 et se caractérise par le fait que le chariot est en A et que l'interrupteur n'est pas actionné, ce qui peut s'écrire H1=V1=1 H2 = V2 = 1=0 - la seule condition d'évolution à considérer dans cet état est une action sur l'interrupteur I (passage de I = O à I = 1) - lorsqu'elle est satisfaite, cette condition conduit aux deux "états partiel s'1 représentés par les places P2 et P3 ; l'état partiel P2 correspond à un état de marche du moteur MD (MD = 1) et l'état partiel P3 d un état MH = a - la condition d'évolution de l'état partiel P2 est V2 = 1 (le chariot atteint BC) - cette condition satisfaite, conduit à un état partiel P4 correspcndant à MD = O (arrêt du moteur MD) - parallèlement la condition d'évolution de l'état partiel P3 est H2 = 1 et conduit à un état partiel P5 où MH = O - à ce stade du cyde, la condition d'évolution est que les états partiels P4 et P5 soient tous deux atteints, c'est-à-dire que le chariot soit arrivé en C - cette condition d'évolution satisfaite conduit à l'état P6 correspondant à MG r 1 (mise en marche de MG) - la condition d'évolution b partir de P6 est que l'on atteigne D (V1 = 1) ; - cette condition satisfaite conduit à l'état P7 correspondant à MB = 1 et à MG = O (mise en marche de MB et arrêt de MG) - enfin la condition Hi = 1 (retour en 1 A) ramène à l'état initial P1. On ne donnera pas plus de commentaires sur la représentation par réseau de Pétri, puisque celle-ci est en elle-même connue ; le raisonnement ci-dessusqJi conduit au réseau de Pétri de la figure 3 se déduit directement du cahier des targes ; le fait de raisonner, étape après étape, sans avoir à envisager une vision globale du problème permet 'de résoudre des problèmes extrêmement complexes.Dans l'exemple ci-dessus évoqué (5 entrées et 4 sorties), l'élaboration des équations logiques pour la programmation d'un automate de type classique, aurait requis l'établissement d'une table à 25 colonnes (32) et à 24 lignes qui correspondent chacune à un état possible du système ; il est certain que cette façon de procéder pourrait être simplifiée par une approche intuitive de la part du concepteur mais celle-ci devient rapidement inextricable lorsque le problème se complique. Le tableau ci-dessous traduit le réseau de Pétri en un programme symbolique qu'il suffira de coder et de mémoriser dans le bloc de mémorisation BM de l'automate. La colonne de gauche symbolise les cellules élémentaires de la mémoire vive MV du bloc de marquage et de sélection MS. Chaque cellule correspond à une instruction du programme. Pour traduire le réseau de Pétri sous forme de programme, on fait correspondre à chaque place du réseau une cellule de MV Bentifiée par son adresse et un ensemble d'ins- tructions (on confondra par lasuite la cellule et la place qui lui correspond ; par exemple cellule C2 et place P1 etc...). MV BM c1 FG C2 N t-- Place P1 > TV Ei C3 MP [P2] C4 MP j2^J C5 = FP C6 -- AS RMi C7 Place P2 TV EZ C8 = MP AS AS [MH Place P3 TV tH MP [P] FP -L5~1 H Place P4 * TP TP MP [P6 FP Place P5 > FP AS IMG] Place P6 TV [v MP [P7] FP AS 8 H + Place P7 > TV [Hî MP C n = FG Dans ce tableau la signification des symboles est la suivante TV : Tester l'état d'une variable MP : Marquer une place, c'est-à-dire écrire une information (état 1) dans la cellule correspondante de la mémoire vive MV AS : Affecter une valeur à une sortie TP : Tester l'état d'une place, c'est-à-dire lire la valeur con tenue dans la cellule correspondante de la mémoire vive MV FP : Fin d'un ensemble d'instruction lié à une place FG : Limite du programme spécifique. Le fonctionnement de l'automate peut se résumer ainsi dans le cas de l'exemple étudié Au début du cycle de fonctionnement, la place P1 est marquée, c'est-à-dire que dans la cellule C2 qui lui correspond est inscrite l'information 1, les autres cellules étant dans un état O excepté celles correspondant aux limes du programme. A partir du micro-programme inscrit dans sa mémoire MV, le décodeur-séquenceur DS commande le début du balayage des cellules de la mémoire MV ; le blçc de marquage et de sélection MS assure ce balayage qui consiste 9 tester successivement chaque cellule jusqu'a déceler celle dans l'état 1, en l'occurrence la cellule C2 (correspondant à la place P1).Ce bloc MS délivre vers le décodeur-séquenceur DS une information carac téristique de l'arrêt du ba3iKageu Le décodeur-séquenceur DS délivre alors une information de commande engendrant le transfert de l'adresse de la cellule C2 vers le bloc de mémorisation BM. Ce bloc BM fournit successivement au décodeur-séquenceur DS les instructions de l'ensemble attaché b la cellule C2 dont il reçoit l'adresse ; le décodeur-séquenceur DS traite chaque instruction conformément à son micro-programme. Dans l'exemple précité, il commence par tester la variable I repérée par son adresse dans le bloc d'entrée E (première instruction : TV pIu parmi les 3 de l'ensemble attaché à P1). Si le test est positif (condition d'évolution sa 1 tisfaites à savoir interrupteur I actionné), il traite les instructions suivantes qui conditionnent le marquage de la place P2, puis le marquage de la place P3, cependant que la place P1 est remise à zéro. Si le test est négatif (interrupteur I non actionné), les instructions suivantes de l'ensemble ne sont pas exécutées (pas d'évolution). La lecture de l'instruction FP marque, dans tous les cas, la fin de traitement de l'ensemble d'instructions ; le décodeur-séquenceur DS est alors prêt à recevoir une nouvelle information caractéristique d'arrêt de balayage. Le balayage a été,en effet, relancé par ordre de ce décodeur-séquenceur dès le traitement de la première instruction. Dans le cas de test négatif pour l'exemple décrit (interrupteur I non actionné), le balayage ne décèle que des places marquées 0 à part la place P1 (cellules C2) et les opérations se déroulent de façon répétée jusqu'd ce que l'interrupteur soit actionné, ce qui amènera un test positif et l'évolution ci-dessus évoquée. Le balayage trouvera ensuite les places P2 et P3 marquées et les ensembles correspondants d'instructions seront traités par un processus analogue. Les instructions de forçage des sorties du bloc S sont exécutées lorsqu'elles appartiennent b un ensemble d'instructions correspondant à une place marquée (par exemple AS flMD pour la place P2 et AS EMHj pour la place P3) pour assurer la commande de l'installation ; notons qu'il est possible d'exécuter le forçage des sorties au cours dunsecond balayage pour éliminer des aléas statiques de fonctionnement : un premier balayage explore les cellules pour assurer ltévolution et est suivi d'un second balayage qui ne prend en compte que les instructions d'affectation des sorties. Par ailleurs, la figure 4 représente un mode de réalisation préférentiel du décodeur-séquenceur DS ; ce dernier comprend - un ensemble de multiplexage PX, agencé pour recevoir des instructions du programme spécifique provenant du bloc de mémorisation BM et des informations d'état provenant des autres blocs, ledit ensemble étant adapté pour sélectionner des informations d'état en fonction des instructions reçues, - une unité de calcul d'adresses CA, pilotée par une horloge séquentielle HS et associée à la mémoire w du décodeur-séquenceur pour lui fournir séquentiellement des informations d'adresses relatives à son microprogramme et pour recevoir en retour des instructions contenues dans ce microprogram me, cette unité de calcul étant agencée pour recevoir les informations d'état sélectionnées par l'ensemble de multiplexage PX et des instructions du programme spécifique provenant du bloc de mémorisation BM et ayant pour fonction d'élaborer les informations d'adresse de la séquence suivante à partir des instructions de microprogramme, des instructions du programme spécifique et des informations d'état reçues. Le fonctionnement de décodeur-séquenceur est résumé ci-dessous en se référant à exemple précédent. Supposons que le décodeur-séquenceur reçoive une instruction, par exemple la première instruction du cycle TV CI7 ; cette instruction provient du bloc de mémorisation BM et a été sélectionnée et identifiée par son adresse par le bloc de marquage et de sélection MS comme déjà expliqué. Cette instruction TV [I]est codée et se compose de plusieurs parties - un code opération qui identifie l'opéra- tion à exécuter (opération de test d'une variable), ce code étant reçu par l'unité de calcul adresse CA, - le type de variable à traiter (en l'exem- ple variable d'entrée) qui est reçue par le multiplexeur PX, - l'adresse de cette variable dans le bloc correspondant (variable I dans le bloc d'entrée E), qui est délivrée à l'entrée de ce bloc. Lorsqu'elle reçoit le code opération, l'unité CA sélectionne dans la mémoire Mss l'instruction du microprogramme correspondant à l'opération à exécuter TV. Dans le cas de cette opération particulière, l'instruction du micro-programme contient le code correspondant à l'opération de test, ce code étant délivré vers l'unité CA. L'ensemble de multiplexage PX reçoit le type de variable à traiter (variable d'entrée), sélectionne le bloc correspondant (bloc d'entrée E) et prélève l'état de la variable à tester qui est disponible à la sortie de ce bloc (puisque ce bloc a reçu l'adresse de cette variable par une partie de l'instruction spécifique). Cet ensemble PX délivre l'état de cette variable vers l'unité CA et le test est exécuté. Le résultat du test (par exemple I = 1 ou I = O) engendre une sélection dans la mémoire Mp des instructions du micro-programme correspondant à la suite des opérations à effectuer. Par exemple, si I = 1 est décelé, cette instruction correspond au traitement de la suite des instructions spécifmues du programme de BM ; l'instruction spécifique suivante MPLP2 sera donc prise compte. Pour une opération de nature différente, par exemple une opération AS d'affectation d'une valeur à une sortie, les ordres adressés aux autres blocs (en l'exemple bloc de sortie S) sont contenus dans l'4nstruction du micro-programme correspondant à l'opération et sont distribués au bloc approprié par la mémoire M. L'ensemble de multiplexage PX peut être organisé, comme le schématise la figure 4, en deux unités de multiplexage analogues PX1 et PX2, montées en cascade ; une unité PX1 est agencée pour recevoir les instructions du programme spécifique provenant du bloc de mémorisation BM (type de variable d traiter) ; l'autre unité PXa est agencée pour recevoir les instructions du micro-programme provenant de la mémoire Mt du décodeurséquenceur : ces instructions différencient les tests à effectuer sur des variables (entrée, sortie...) et les tests à effectuer sur des états internes d'autres blocs, en particulier du bloc de marquage et de sélection MS qui a un rôle actif spécifique. Unité PX1 a pour fonction dtassurer une présélection d'informations d'état et de délivrer des informations présélectionnées à l'unité PX2. L'unité PX2 a pour fonction d'assurer la sélection finale parmi les informations présélectionnées et des informations d'état interne reçues directement d'autres blocs. Dans le cas du traitement de l'instruction TV [I]pour l'exemple évoqué, le type de variable à traiter (variable d'entrée) est reçu par l'unité PX1 qui prélève l'état de la variable I disponible à la sortie du bloc d'entrée E. L'unité PX2 reçoit un ordre de sélection parmi les informations disponibles à ses entrées, ordre constitué par une partie de l'instruction du micro-programme en cours d'exécution (correspondant au traitement de TV). Aux entrées de PX2 sont disponibles l'état de la variable I présélectionné par PX1 et les états internes en provenance d'autres bbcs ; l'ordre de sélection du micro-programme imposera la sélection finale de l'état de la variable I dans le cas concerné d'un test de variable, cet état étant délivré à CA.Dans un autre cas, par exemple dans le cas d'un test de place TP [P51 , c'est un état interne du bloc MS (état de la cellule correspondant à la place P5) qui sera sélectionné par PX2 et transmis à CA. Selon un mode de réalisation avantageux, la mémoire Mq du décodeur-séquenceur est une matrice tridimensionnelle comportant à chaque adresse à deux coordonnées, plusieurs cellules élémentaires afin de contenir pour chaque adresse une instruction composite dont l'ensemble forme le micro-programme; pour chaque adresse considérée, une partie des cellules contient l'instruction destinée à l'unité de calcul d'adresse CA en vue de l'élaboration des informations d'adresse suivantes, une autre partie contenant l'instruction destinée à l'ensemble de multiplexage PX en vue de commander la sélection et une autre partie contenant des instructions de commande destinées aux autres blocs en vue de leur pilotage. On a schématisé à la figure 4 cette structure de la mémoire par une représentation à trois dimensions de celle-ci. Par ailleurs, le bloc de marquage et de sélection MS comprend de préférence (figure 5) : - un compteur CM associé à la mémoire vive MV du bloc, ce compteur étant agencé pour recevoir une adresse de départ provenant du décodeur-séquenceur DS et ayant pour fonction d'assurer le balayage de la mémoire vive MV par son incrémentation séquentielle et de délivrer l'adresse des cellules explorées successivement, - un bloc logique de balayage LB, piloté par une horloge d'incrémentation HI et agencé pour recevoir, d'une part, des informations de commande du décodeur-séquenceur DS en vue du déclenchement du balayage ou d'une interruption pour une lecture ou une écriture, d'autre part, les informations d'état des cellules explorées de la mémoire vive MV du bloc, ce bloc de balayage LB ayant pour fonction de fournir au compteur CM des ordres de poursuite ou d'arrêt du balayage en fonction des états des cellules explorées ou des informations de commande. On a vu dans l'exemple décrit que le décodeur-séquenceur commandait le début du bagage des cellules de la mémoire MV ; au départ, le compteur CM est à zéro et, à la réception de l'ordre de début de balaye envoyé par le décodeurséquenceur vers le bloc logique de balayage LB, ce dernier pi loté par son horloge interne HI engendre lincrémentation du compteur CM. Chaque valeur de comptage correspond à une cellule C1, C2, ...C et, à chaque pas, ltétat de la cellule correspon n dante est disponible à la sortie de la mémoire MV. Le bloc LB teste cet état et engendre la poursuite de lincrémentatlon tant que celui-ci est zéro. Lorsqutune cellule explorée est à Irétat 1, le bloc LB arrête l'incrémentation de CM, donc, le balayage, et cette information d'état correspondant à l'arrêt du balayage est envoyé au multiplexeur PX du décodeur-séquenceur en vue du traitement de l'ensemble d'instructions ainsi sélectionné (en l'exemple :TV Fia ; MP L2J ; MP 31 Au début du traitement de la première instruction, le décodeur-séquenceur DS envoie un ordre de relance du balayage ; cet ordre est contenu dans la partie de commande déjà évoquée de l'instruction correspondante du micro-programme. Cet ordre est délivré au bloc logique de balayage LB, qui engendre l'incrémentation du compteur CM à partir de sa valeur de comptage précédente. On voit que le balayage s'effectue parallèlement au traitement des instructions par le décodeur-séquenceur DS ; bien entendu, le micro-programme de celui-ci contient des instructions d'arrêt temporaire du balayage lorsqu'unie opération d'écriture (par exemple MP ruz ) ou de lecture (par exemple TP [P ) est à effectuer dans la mémoire MV. Pour remplir les fonctions ci-dessus evo- quees, le bloc de balayage LB peut avantageusement comprendre, comme schématisé à la figure 6 - une bascule de validation du balayage BV, agencée pour recevoir, d'une part, les informations de commande du décodeur-séquenceur DS pour le déclenchement du balayage, d'autre part, des informations d'arrêt pour engendrer la fin du balayage, ladite bascule étant adaptée pour fournir une information de commande fonction de son état, conditionnant la validation ou l'arrêt du balayage, - une bascule d'arrêt temporaire du balayage BA, agencée pour recevoir des informations de blocage du balayage en provenance du décodeur-séquenceur DS et pilotée par une horloge HV de validation de ces informations de blocage, ladite bascule BA étant adaptée pour fournir une information de commande fonction de son état, conditionnant, le cas échéant, l'arrêt temporaire du balayage, - une porte logique P1, agencée pour recevoir, d'une part, l'état des cellules explorées dans la mémoire vive MV, d'autre part, les informations de commande du décodeur séquenceur DS pour le déclenchement du balayage, enfin les informations de commandeen provenance de la bascule d'arrêt temporaire BA, cette porte logique P1 étant adaptée pour fournir à la bascule de validation BV du balayage les informations d'arrêt précitées, - une porte logique de sortie P2, agencée pour recevoir, d'une part, l'information de commande en provenance de la bascule de validation BV, d'autre part, l'information de commande en provenance de la bascule d'arrêt temporaire BA, enfin le signal de l'horloge d'incrémentation HI, cette porte ayant pour fonction de valider ou non le signal issu de cette horloge en fonction des informations de commande reçues, de façon à incrémenter ou à arrêter le compteur CM. L'ordre de lancement du balayage provoque l'activation de la bascule BV laquelle valide le passage dessi- gnaux de l'horloge HI à travers la porte P2 si la bascule d'arrêt temporaire BA est inactive, c'est-à-dire n'inhibe pas ce passage chaque signal de l'horloge HI provoque l'incrémentation du compteur CM et,-donc, le balayage de la mémoire MV. Ce balayage peut être interrompu de deux façons. L'interruption peut être déclenchée par le décodeur-séquenceur DS (pour effectuer comme on l'a dit une opération d'écriture ou de lecture sur MV) par l'entremise de la bascule BA qui inhibe temporairement le passage des signaux d'horloge HI à travers la porte P2. Simultanément, la bascule BA inhibe toute possibilité de désactivation de la bascule BV par l'entremise de la porte P1. De cette façon, pendant l'interruption temporaire, la bascule BV conserve l'ordre éventuel de balayage dont l'exécution peut être reprise dès la disparition du signal d'arrêt temporaire délivré par'la bascule BA. Cette disparition est provoquée par l'horloge HV qui calibre la durée de ce signal pour donner le temps nécessaire à l'exécution des opérations de lecture ou d'écriture. L'interruption du balayage peut, d'autre part, etre déclenchée par l'état de la cellule de la mémoire MV, qui est explorée, lorsque cette cellule est à l'état 1. Ce signal produit la désactivation de la bascule BV à travers la porte P en l'absence d'un signal d'arrêt temporaire provenant de BA et en l'absence d'un ordre de lancement provenant de DS (élimination des conflits lors du lancement du balayage). Par ailleurs, le bloc de marquage et de sélection peut comprendre, comme schématisé à la figure 5, un bloc logique d'effacement LE et un bloc logique d'écriture LC. Le bloc logique d'effacement LE est agencé pour recevoir, d'une part, des adresses en provenance du bloc de mémorisation BM inscrites dans le programme spécifique, d'autre part, des adresses de cellules explorées en provenance du compteur CM, enfin des informations de commande en provenance du décodeur-séquenceur DS ; ce bloc LE a pour fonction de forcer dans un état déterminé, dit état 0, l'état des cellules de la mémoire vive MV sur commande du décodeur-séquenceur DS et est adapté pour fournir à ce dernier une information d'état traduisant à chaque séquence l'évolution du forçage. Ce bloc logique LE permet de stocker l1adres- se des cellules qui seront à effacer à lafin du traitement de l'ensemble correspondant d'instructions spécifiques en fonction de l'évolution en résultants et, B la fin du traitement, d'exé- cuter successivement l'effacement de ces résultat sur commande du décodeur-séquenceur DS ; à la fin de cet effacement, un signal est délivré vers le décodeur-séquenceur DS. Dans l'exemple évoqué, dès que la première instruction esttraitée (TV CI3 ), l'adresse de C2 est mémorisée en vue d'un effacement éventuel de- cette cellule ; si la condition d'évdhtion I = 1 est remplie, les instructions suivantes sont exécutées et l'instruction FP provoque l'effacement de la cellule C2 dont l'adresse est~alors effacée du bloc LE.:Si la conation n'est pas remplie (I = 0), l'instruction FP provoque simplement l'effacement de l'adresse C2 stockée dans le bloc LE, Le bloc logique d'écriture LC est agencé pour recevoir, d'une part, des adresses en provenance du bloc de mémorisation BM inscrites dans le programme spécifique, d'autre part, des informations de commande en provenance du décodeurséquenceur DS ; ce bloc LC a pour fonction de forcer dans un état déterminé, dit état 1, l'état des cellules de la mémoire vive MV sur commande du décodeur séquenceur DS et est adapté pour fournir au décodeur-séquenceur DS une information d'état tradui sant à chaque séquence l'évolution du forçage. Le marquage des cellules, c'e9sà-dire leur mise à l'état 1, peut être assuré immédiatement au cours du traitement de l'instruction correspondante, comme on l'a vu dans l'exemple. Dans ce cas, le bloc LC ci-dessus n'est pas utilisé. Toutefois, sa présence est intéressante, chaque fois que l'écriture n'est pas faite immédiatement, ce qui nécessite un stockage temporaire des adresses des cellules à marquer. Le principe de fonctionnement de ce bloc d'écriture LC est analogue à celui du bloc d'effacement. Par exemple, ce bloc LC est utile lorsque le mode de programmation se fait par des diagrammes séquentiels lorsare/ autres que les réseaux de Pétri (organiphase) ou bie4Od! ondi- tions d'évolution sont constituées par l'état même des cellules. Il est également intéressant dans le mode de réalisation décrit ci-dessous, qui permet un fonctionnement de l'automate pas à pas. Ce mode de réalisation schématisé partiellement à la figure 7 permet d'assurer à la commande le déroulement d'une séquence préaffichée ; il comprend - un registre pour la mémorisation des adresses RA des ensembles d'instructions correspondant à la séquence à suivre pas à pas, ce registre RA étant agencé pour recevoir des ordres d'incrémentation en vue de délivrer les adresses successives de la séquence - un comparateur CO agencé pour recevoir, d'une part, les adresses de la séquence issues du registre RA, d'autre part, des adresses en provenance du bloc de mémorisation BM et adapté pour délivrer un signal d'égalité - un commutateur manuel BX de mode de fonctionnement adapté pour délivrer à la commande un signal de validation du mode pas à pas - une commande manuelle BP de validation de progression, ayant pour fonction d'autoriser le passage d'un pas au suivant dans la séquence, ladite commande étant adaptée pour délivrer un signal de validation de la progression - un bloc logique de fonctionnement pas à pas LP, agencé pour recevoir le signal de validation du mode pas à pas, le signal de validation de la progression, le signal d'égalité issu du comparateur CO, enfin des informations de com mande en provenance du décodeur-séquenceur DS concernant les adresses dirigées vers le bloc logique d'effacement LE, ce bloc logique de fonctionnement pas à pas LP ayant pour fonction, d'une part, de valider des signaux d'égalité en fonction des informations de commande reçues du décodeur-séquenceur DS,pour délivrer les informations correspondantes vers le décodeur-séquenceur DS, d'autre part, de générer, sur commande du décodeur-séquenceur DS, des ordres d'incrémentation du registre RA à partir des signaux de validation de mode de fonctionnement et des signaux de progression reçus. Supposons que dans l'exemple déjà évoqué (réseau de Pétri de la figure 3), on veuille contrôler pas à pas le déroulement d'une séquence, notamment la séquence P2 ~ P4 - P6 ; ce contrôle peut permettre de régler les capteurs V2 et V1. Cette séquence est,tout d'abord, chargée dans le registre RA sous la forme des adresses des cellules C7... correspondant aux places P2, P4 et P6. Le commutateur BX est enclenché sur le mode pas à pas et délivre un signal de validation vers le bloc logique LP. Le fonctionnement de l'automate est tel que déjà décrit jusqu'à ce que la place P2, la première de la séquence à contrôler, soit stockée par son adresse dans le bloc d'effacement LE en vue de son effacement ; ce stockage est signalé au bloc logique LP sous la forme d'un signal de validation. Le comparateur CO délivre vers le bloc logique LP un signal d'égalité montrant que la place P2 première place de la séquence à contrôler, est à effacer. Ce signal d'égalité est envoyé vers le bloc logique LP qui le prend en compte en raison de la présence du signal de validation. Le bloc logique LP délivre, alors, un signal vers le décodeur-séquenceur DS qui, en cas d'évolution, inhibera l'exécution immédiate du marquage de P4 et inscrira dans le bloc d'écriture LC l'adresse de cette place P4 en vue de son marquage ultérieur ; l'effacement de la place P2 steffec- tue par le processus normal déjà décrit. L'évolution vers P4 reste ainsi sous le contrôle de l'opérateur qui l'autorisera par une action manuelle sur le bouton BP ; un signal mis en forme par le bloc LP est alors fourni au décodeur-séquenceur DS lequel engendre le dé clenchement du marquage de la place P4 stockée dans le bloc LC. De plus, le bloc LP incrémente le registre RA et c'est la place suivante P4 de la séquence contrôlée qui devient disponible à sa sortie. Le processus se poursuit de la même façon pour les autres places de la séquence. Par ailleurs, l'automate conforme à l'invention peut être complété par divers blocs accessoires, en particulier par un bloc de mémorisation intermédiaire MI, un bloc de temporisation BT et un bloc de comptage BC. Ces blocs étendent les possibilités de ltau- tomate et seront prévus en fonction des applications envisagées. IS sont en eux-mêmes de structure connue et sont simplement adaptes pour s'insérer dans la structure de l'automate. On a schématisé à la figure 8 un automate complété par les 3 blocs cités ci-dessus. Le bloc de mémorisation MI est adapté pour mémoriser temporairement des résultats intermédiaires de calcul et agencé pour recevoir, d'une part, ces résultats en provenance du décodeur-séquenceur DS, d'autre part, des adresses correspondantes en provenance du bloc de mémorisation BM, et pour délivrer ces résultats intermédiaires au décodeur-séquenceur DS sur commande de ce dernier. L'écriture et la lecture dans ce bloc de mémorisation s'effectuent suivant un processus analogue à celui permettant l'écriture dans le bloc de sortie S et la lecture dans le bloc d'entrée E. Le bloc de temporisation BT est composé d'une pluralité d'unités de temporisation adaptées, chacune, pour décompter une période de temps donnée ; ce blod est agencé pour recevoir, sur commande du décodeur-séquenceur DS et en provenance du bloc de mémorisation BM, des informations concernant les périodes à décompter et les adresses attachées aux unités de temporisation à sélectionner et délivre vers le décodeur-séquenceur DS des signaux de fin de période. Le bloc de comptage BC est composé d'une pluralité d'unités de comptage et agencé pour recevoir des signaux à compter en provenance du décodeur-séquenceur DS, ainsi que, sur commande du décodeur-séquenceur DS et en provenance du bloc de mémorisation BM, des informations concernant le nombre de signaux à compter et des adresses attachées aux unités de comptage à sélectionner ; ce bloc est adapté pour délivrer des signaux de fin de série après comptage des nombres de signaux programmés. Les temporisations et les comptages sont des opérations particulières dont le déroulement est programmé dans le micro-programme au-même titre que les autres opérations. Ces blocs de temporisation BT et bloc de comptage BC seront fréquemment utilisés dans la pratique, car les cycles de fonctionnement des installations industrielles font souvent appel à l'introduction de retards calibrés ou au comptage d'événements, pour élaborer des informations qui, le cas échéant, seront utilisées pour faire évoluer l'automate. REVENDICATIONS 1/ - Automate programmable pour commander le déroulement d'un cycle de fonctionnement à partir d'un programme spécifique, ledit automate étant caractérisé en ce qu'il comprend un décodeur-séquenceur et un bloc de marquage et de sélection, adaptés, d'une part, pour sélectionner, à chaque séquence, les instructions du programme spécifique concernant ladite séquence en fonction d'informations élaborées aux séquences précédentes, d'autre part, pour exploiter successivement ces instructions, enfin pour marquer dans le bloc de marquage et de sélection des informations définissant la sélection suivante. 2/ - Automate programmable destiné à commander le déroulement d'un cycle de fonctionnement d'une installation industrielle à partir d'informations digitales d'entrée provenant en particulier de capteurs implantés dans l'installa- tion, cet automate étant appelé à être programmé selon un programme spécifique image séquentielle directe du cycle de fonctionnement à assurer en vue de fournir des informations digitales de sortie aptes à commander divers organes de l'installation, ledit automate comprenant un bloc d'entrée E pourvu d'une pluralité d'entrées pour recevoir les informations digitales d'entrée et ayant pour fonction de tester leur état en vue de fournir des informations d'état relatives à celles-ci, un bloc de sortie S pourvu d'une pluralité de sorties pour délivrer les informations de sortie vers l'installation et ayant pour fonction de forcer l'état de ces sorties selon des informations de commande reçues, un bloc de mémorisation BM adapté pour contenir les instructions du programme spécifique, groupées par ensembles adressables, ledit automate programmable étant caractérisé en ce qu'il comprend - un décodeur-séquenceur DS agencé pour effectuer séquentiellement la saisie, d'une part, d'ensembles sélectionnés d'instructions du programme spécifique provenant du bloc de mémorisation, d'autre part, d'informations d'état provenant des autres blocs, ce décodeur-séquenceur étant pourvu d'une mémoire MV contenant un programme d'exécution, dit microprogramme, figé dans celle-ci pour permettre l'interprétation des instructions du programme spécifique et étant adapté pour délivrer des informations de commande vers les autres blocs en vue de piloter chacun de ceux-ci et, en particulier, en vue de forcer les sorties du bloc de sortie S ; - un bloc MS, dit bloc de marquage et de sélection pourvu drune mémoire vive MV comportant un nombre de cellules élémentaires dépendant du nombre maximumsd'instructions susceptibles d'être inscrites dans le bloc de mémorisation BM sus-évoqué, chaque cellule élémentaire correspondant à une instruction du programme spécifique inscrit dans le bloc de mémorisation et présentant, à chaque instant, un état attaché à cette instruction de sorte que l'état de l'ensemble des cellules traduise l'état d'évolution du cycle de fonctionnement à un instant donné, )ebloc de marquage et de sélection MS étant agencé pour recevoir des adresses du bloc de mémorisation BM et des informations de commande du décodeur-séquenceur DS et étant adapté pour assurer, en fonction de ces dernières, soit une opération d'écriture ou de lecture dans les cellules de sa mémoire vive concernées par les adresses reçues, soit une opération de balayage de ses cellules pour rechercher celles qui sont dosées dans un état donné en vue de sélectionner, en fin d'exécution d'un ensemble d'instructions, un nouvel ensemble d'instructions fonction de l'état des cellules à cet instant, le bloc de marquage et de sélection MS ayant pour fonction, d'une part, de délivrer, sur commande du décodeur-séquenceur DS, l'adresse de l'ensemble d'instructions sélectionnées vers le bloc de mémorisation BM en vue de leur saisie par le décodeur-séquenceur, d'autre part, de délivrer vers le décodeur-séquenceur des informations d'état lues dans les cellules de sa mémoire vive MV. 3/ - Automate selon la revendication 2 caractérisé en ce que le décodeur-séquenceur DS comprend - un ensemble de multiplexage PX, agencé pour recevoir des instructions du programme spécifique provenant du bloc de mémorisation BM et des informations d'état provenant des autres blocs, ledit ensemble étant adapté pour sélectionner des informations d'état en fonction des instructions reçues, - une unité de calcul d'adresses CA, pilotée par une horloge séquentielle HS et associée à la mémoire w du décodeur-séquenceur pour lui fournir s4quentiellement des informations d'adresses relatives à son micro-programme et pour recevoir en retour des instructions contenues dans ce micro-programme, cette unité de calcul étant agencée pour recevoir les informations d'état sélectionnées par l'ensemble de multiplexage PX et des instructions du programme spécifique provenant du bloc de mémorisation BM et ayant pour fonction d'élaborer les informations d'adresse de la séquence suivante à partir des instructions de micro-programme, des instructions du programme spécifique et des informations d'état reçues. 4/ - Automate selon la revendication 3, caractérisé en ce que l'ensemble de multiplexage comprend deux unités de multiplexage analogues PX1 et PX2, montées en cascade, l'une agencée pour recevoir les instructions du programme spécifique provenant du bloc de mémorisation BM, l'autre agencée pour recevoir des instructions du micro-programme provenant de la mémoire du décodeur-séquenceur, la première unité PX1 ayant pour fonction d'assurer une présélection d'informations d'état et de délivrer des informations présélectionnées à la seconde unité PX2-, cette dernière ayant pour fonction d'assurer la sélection finale parmi les informations présélectionnées et des informations d'état interne reçues directement d'autres blocs. 5/ - Automate selon l'une des revendications 3 ou 4, caractérisé en ce que la mémoire Me du décodeurséquenceur est une matrice tridimensionnelle comportant à chaque adresse à deux coordonnées, plusieurs cellules élémentaires afin de contenir pour chaque adresse une instruction composite dont l'ensemble forme le micro-programme, pour chaque adresse considérée, une partie des cellules contenant l'instruction destinée à l'unité de calcul d'adresse CA en vue de l'élaboration des informations d'adresse suivantes, une autre partie contenant l'instruction destinée à l'ensemble de multiplexage PX en vue de commander la sélection et une autre partie contenant des instructions de commande destinées aux autres blocs en vue de leur pilotage. 6/ - Automate selon lune des revendications 2, 3, 4 ou 5, caractérisé en ce que son bloc de marquage et de sélection MS comprend - unmpteur CM associé à la mémoire vive MV du bloc, ce compteur étant agencé pour recevoir une adresse de départ provenant du décodeur-séquenceur DS et ayant pour fonction d'assurer le balayage de la mémoire vive MV par son incrémentation séquentielle et de délivrer l'adresse des cellules explorées successivement, - un bloc logique de balayage LB, piloté par une horloge d'incrémentation HI et agencé pour recevoir, d'une part, des informations de commande du décodeur-séquenceur nus en vue du déclenchement du balayage ou d'une interruption pour une lecture ou une écriture, d'autre part, les informations d'état des cellules explorées de la mémoire vive MV du bloc, ce bloc de balayage LB ayant pour fonction de fournir au compteur CM des ordres de poursuite ou d'arrêt du balayage en fonction des états des cellules explorées ou des informations de commande. 7/ - Automate selon la revendication 6, caractérisé en ce que le bloc logique de balayage LB comprend : - une bascule de validation du balayage BV, agencée pour recevoir, d'une-part, les informations de commande du décodeur-séquenceur DS pour le déclenchement du balayage, d'autre part, des informations d'arrêt pour engendrer la fin du balayage, ladite bascule étant adaptée pour fournir une information de commande fonction de son état, conditionnant la validation ou l'arrêt du balayage, - une bascule d'arrêt temporaire du balayage BA, agencée pour recevoir des informations de blocage du balayage en provenance du décodeur-séquenceur DS et pilotée par une horloge HV de validation de ces informations de blocage, ladite bascule BA étant adaptée pour fournir une information de commande fonction de son état, conditionnant, le cas échéant, l'arrêt temporaire du balayage, - une porte logique P1, agencée pour recevoir, d'une part, l'état des cellules explorées dans la mémoire vive MV, d'autre part, les informations de commande du décodeurséquenceur DS pour le déclenchement du balayage, enfin les informations de commande en provenance de la bascule d'arrêt temporaire BA, cette porte logique P1 étant adaptée pour fournir 9 la bascule de validation BV du balayage les informations d'arrêt précitées, - une porte logique de sortie P2, agencée pour recevoir, d'une part, l'information de commande en provenance de la bascule de validation BV, d'autre part, l'informationde commande en provenance de la bascule d'arrêt temporaire BA, enfin le signal de l'horloge d'incrémentation HI, cette porte ayant pour fonction de valider ou non le signal issu de cette horloge en fonction des informations de commande reçues, de façon à incrémenter ou à arrêter le compteur CM. 8/ - Automate selon l'une des revendications 6 ou 7, caractérisé en ce que le bloc de marquage et de sélection MS comprend un bloc logique d'effacement LE agencé pour recevoir, d'une part, des adresses en provenance du bloc de mémorisation BM inscrites dans le programme spécifique, d'autre part, des adresses de cellules explorées en provenance du compteur CM, enfin des informations de commande en provenance du décodeur-séquenceur DS, ce bloc logique LE ayant pour fonction de forcer dans un état déterminé, dit état 0, l'état de cellules de la mémoire vive MV sur commande du décodeur-séquenceur DS, ce bloc logique étant adapté pour fournir au décodeurséquenceur DS une information d'état traduisant à chaque séquence l'évolution du forçage. 9/ - Automate selon la revendication 8, caractérisé en ce qu'il comprend un bloc logique d'écriture LC agencé pour recevoir, d'une part, des adresses en provenance du bloc de mémorisation BM inscrites dans le programme spécifique, d'autre part, des informations de commande en provenance du décodeur-séquenceur DS, ce bloc logique LC aynt pour fonction de forcer dans un état déterminé, dit état 1, l'état des cellules de la mémoire vive MV sur commande du décodeur-séquenceur DS, ce bloc logique étant adapté pour fournir au décodeur-séquenceur DS une information d'état traduisant à chaque séquence l'évolution du forçage. 10/ - Automate selon la revendication 9, apte à fonctionner selon un mode pas à pas pour assurer à la commande le déroulement d'une séquence préaffichée, ledit automate étant caractérisé en ce qu'il comprend - un registre pour la mémolsation des adresses RA des ensembles d'instructions correspondant à la séquence à suivre pas à pas, ce registre RA étant agencé pour recevoir des ordres d'incrémentation en vue de délivrer les adresses successives de la séquence - un comparateur CO agencé pour recevoir, d'une part, les adresses de la séquence issues du registre RA, d'autre part, des adresses en provenance du bloc de mémorisation BM et adapté pour délivrer un signal d'égalité - -un commutateur manuel BX de mode de fonctionnement adapté pour délivrer d la commande un signal de validation du mode pas à pas - une commande manuelle BP de validation de progression, ayant pour fonction d'autoriser le passage d'un pas au suivant dans la séquence, ladite commande étant adaptée pour délivrer un signal de validation de la progression - un bloc logique de fonctionnement pas à pas LP, agencé pour recevoir le signal de validation du mode pas à pas, le signal,de validation de la progression, le signal dréga- lité issu du comparateur CO, enfin des informations de commande en provenance du décodeur-séquenceur DS concernant les adresses dirigées vers le bloc logique dweffacement LE, ce bloc logique de fonctionnement pas à pas LP axant pour fonction, d'une part,de vider des signaux égalité en fonction des informations de commande reçues du décodeur-séquenceur DS pour délivrer les informations correspondantes vers le décodeur-séquenceur DS, d'autre part, de générer, sur commande du décodeur-séquenceur DS, des ordres d'incrémentation du registre RA à partir des signaux de validation de mode de fonctionnement et des signaux de progression reçus. 11/ - Automate selon l'une des revendications 2, 3, 4, 5, 6, 7, 8, 9 ou 10, caractérisé en ce qu'il comprend un bloc de mémorisation intermédiaire MI adapté pour mémoriser temporairement des résultats intermédiaires de calcul et agencé pour recevoir, d'une part, ces résultats en provenance du décodeur-séquenceur DS, d'autre part, des adresses correspondantes en provenance du bloc de mémorisation BM, et pour délivrer ces résultats intermédiaires au décodeur-séquenceur DS sur commande de ce dernier. 12/ - Automate selon l'une des revendications 2, 3, 4, 5, 6, 7, 8, 9, 10 ou 11, caractérisé en ce qu'il comprend un bloc de temporisation BT composé d'une pluralité d'unités de temporisation adaptées, chacune, pour décompter une période de temps donnée, ledit bloc étant agencé pour recevoir, sur commande du décodeur-séquenceur DS et en provenance du bloc de mémorisation BM, des informations concernant les périodes à décompter et les adresses attachées aux unités de temporisation à sélectionner, ledit bloc de temporisation BT délivrant vers le décodeur-séquenceur DS des signaux de fin de période 13/ - Automateoelon l'une des revendications 2, 3, 4, 5, 6, 7, 8, 9, 10, Il ou 12, caractérisé en ce qu'il comprend un bloc de comptage BC, composé d'une pluralité d'unités de comptage et agencé pour recevoir des signaux à compter en provenance du decodeur-séquenceur DS, ainsi que, sur commande du décodeur-séquenceur DS et en provenance du bloc de mémorisation BM, des informations concernant le nombre de signaux à compter et des adresses attachées aux unités de comptage à sélectionner, ledit bloc de comptage BC étant adapté pour délivrer des signaux de fin de série après comptage des nombres de signaux pro grammés.