FR 2363897 A1 19780331 FR 7626778 A 19760906 La présente invention concerne un dispositif semiconducteur monolithique comprenant au moins deux transistors formant un am- pIficateur de type Darlington, réalisé dans un corps en une ma tière semiconductrice constitué par un substrat fortement dopé d'un premier type de conductivité recouvert d'une première couche épitaxiale du même type de conductivité et faiblement dopée et d'une seconde couche épitaxiale du type opposé de conductivité et faiblement dopée, les régions de bases étant des portions de ladite seconde couche et les régions d'émetteurs s'étendant partir de la surface dudit corps, ledit substrat et ladite pre mière couche constituant un collecteur commun aux deux transistors. On connait les circuits électroniques amplificateurs dits Darlington, qui comprenent deux transistors dont les collecteurs sont reliés, l'émetteur d'un premier transistor dit transistor d'entrée étant relié -à la base du second transistor dit transistor de puissance. Lorsqu'un amplificateur Darlington reçoit une charge inductive, il y a lieu de le protéger contre les surtensions excessives que cette charge peut provoquer ; par exemple, lors du blocage d'un amplificateur Darlington commandant le primaire d'une bobine d'allumage de moteur thermique, il se développe une surtension dont la valeur de crete de plusieurs centaines de volts pourrait entraîner la destruction du dispositif Darlington. Pour protéger un tel dispositif contre les surtensions éventuelles on dispose une diode en parallèle avec la jonction basecollecteur du transistor d'entrée, cette diode étant destinée à rendre conducteurs, ou plus conducteurs les transistors du dispositif pour permettre au transistor de puissance d'écouler l'énergie correspondant à la surtension et de limiter la montée en tension. Pour cela, la tension de claquage de la diode de protection, polarisée en inverse comme la jonction base-collecteur du transistor d'entrée, doit être inférieure a la tension de claquage BVCEO du transistor de puissance (on sait que la tension BVCEO d'un transistor est la tension de claquage entre émetteur et collecteur lorsque le transistor est en montage dit émetteur commun, avec la base en l'air). On a cherché a intégrer la diode de protection et les transistors du dispositif a protéger dans un même cristal semiconducteur et pour cela on prévoit par exemple de munir un transistor d'une couche enterrée fortement dopée de type de conductivité opposé a celui du collecteur, située au sein de la couche épitaxiale de ce dernier. Il y a lieu de noter que le qualificatif "fortement dopé" s'applique à des parties de dispositif présentant une concentra 3 tion d'impuretés de dopage supérieure 1017 atomes par cm et de préférence supérieure a 1018, et le qualificatif "faiblement 17 dopé", dans le cas de concentration inférieure a 10 atomes par cm-, et de préférence inférieure à 1016. Mais le mode de protection précité n'est pas applicable à un dispositif Darlington devant fonctionner normalement dans un domaine de tensions élevées, notamment dans la gamme des centaines de volts. En effet, le BVCEO du transistor de puissance est fonction de son BVCBO en même temps que du gain, le BVCBO étant la tension de claquage entre base et collecteur avec l'émetteur en l'air, et pour obtenir un BVCBO suffisant, il faut, dans le cas de tensions élevées, que le collecteur commun aux deux transistors comporte une couche épitaxiale de forte épaisseur et de forte résistivité. Il est difficile, dans ces conditions, de créer au sein de cette couche de collecteur une diode dont la tension de claquage soit systématiquement inférieure au EVCEO du transistor de puissance qui est déjà lui-même inférieur au BVCBO' d'autant plus que la dispersion des dimensions et des concentrations, d prévoir dans une fabrication industrielle, oblige a envisager des écarts importants entre les diverses tensions de claquage qui interviennent dans une telle structure. La présente invention a notamment pour but de pallier les inconvénients des dispositifs connus et de fournir un amplificateur Darlington intégré dans une plaquette semiconductrice monolithique, comportant une protection efficace contre les surtensions au moyen d'une diode intégrée entre base et collecteur du transistor d'entrée, en particulier dans le cas de dispositif fontionnant dans un domaine de tensions élevées. Selon l'invention, le dispositif semiconducteur monolithique conforme au préambule, est remarquable principalement en ce qu' il comporte une région enterrée fortement dopée, du même type de conductivité que le collecteur commun aux deux transistors, s'étendant en profondeur de part et d'autre du plan de la jonction entre les deux couches faiblement dopées et localisée sous la partie de la base du transistor d'entrée contiguë au contact de base de ce transistor, la tension de claquage de la diode formée par ladite région enterrée et la couche épitaxiale de base étant sensiblement inférieure au BVCEO du transistor de puissance. En l'absence de la région enterrée précitée, la tension de claquage BVCBO dans le transistor d'entrée comme dans le transistor de puissance, serait déterminée par les caractéristiques de la couche faiblement dopée du collecteur commun. Du fait de la présence de ladite couché enterrée, la tension de claquage BVCBO dans le transistor d'entrée est fonction des caractéristiques de la couche faiblement dopée constituant la base, entre autres facteurs.La région enterrée fortement dopée et la base du transistor d'entrée forment une diode, en parallèle avec la jonction collecteur-base de ce transistor, polarisée en inverse comme cette dernière et dont le claquage rend conducteur le transistor d'entrée et en conséquence rend conducteur, ou plus conducteur, le transistor de puissance, ce qui permet un écoulement a travers ce dernier du courant provoqué par une condition anormale et limite ainsi la montée en tension. La tension de claquage de la diode formée par la région enterrée fortement dopée et la base du transistor d'entrée, doit être supérieure a la tension VM, tension maximale en fonctionnement normal du dispositif, et doit être inférieure a la tension de claquage BVCEO du transistor de puissance. Ces conditions peuvent être satisfaites de différentes façons. Dans une pre mière forme de réalisation, le BVCBO du transistor de puissance étant limité par les caractéristiques d'épaisseur et de résistivité de la première couche épitaxiale du même type de conductivité que le substrat, une région superficielle, du type de conductivité des bases et fortement dopée, est localisée au moins à l'aplomb de ladite région enterrée, sous le contact de base du transistor d'entrée. La profondeur de cette région super ficielle a partir de la surface du cristal, et l'épaisseur de la région enterrée, sont déterminées pour que la tension de claquage par avalanche de la diode formée par la région enterrée et la base du transistor d'entrée soit #supérieure à VM et inférieure a la tension BV du transistor de puissance. En-effet, la zone CE0 désertée le long de la jonction base-collecteur du transistor d'entrée, s'étend sensiblement en totalité dans la couche peu dopée de base, du moins en ce qui concerne la partie de base a l'aplomb de la région enterrée. Celle-ci n'étant pas située en regard de l'émetteur, c'est la distance entre la région enterrée et ladite région superficielle fortement dopée qui détermine la tension de claquage.On sait que, dans ces conditions, la tension de claquage est pratiquement indépendante du niveau de dopage de la couche de base a, résistivité relativement élevée et ne dépend que de la distance entre la région enterrée et la région superficielle, à raison de 20 volts par micromètre dans le silicium de type P par exemple. Il est å noter que ladite région superficielle améliore la qualité du contact de base. Dans une autre forme de réalisation, le BVCBO du transistor de puissance étant limité par les caractéristiques d'épaisseur et de résistivité de la première couche épitaxiale de même- type de conductivité que le substrat, une région superficielle du même type de conductivité que les émetteurs et fortement dopée, est localisée à l'aplomb d'une partie au moins de ladite région enterrée et sous une partie du contact de base du transistor d'entrée, contact qui établit ainsi un court-circuit entre cette région superficielle et la base du transistor d'entrée.La profondeur de cette région superficielle, a partir de la surface du cristal, est déterminée pour que la tension de percement de la couche de base du transistor d'entrée subsistant entre la région superf-icielle et la région enterrée soit supérieure à et inférieure à la tension BVCEO du transistor de puissance. L'invention s'applique aux dispositifs amplificateurs du type Darlington, intégré dans une plaquette monolithique, fonctionnant à des tensions relativement élevées et qu'il y a lieu de protéger contre les surtensions accidentelles. L'invention s'applique en particulier aux amplificateurs Darlington fonctionnant sur une charge inductive, et notamment aux amplificateurs Darlington commandant le primaire des bobines d'allumage dans les dispositifs d'allumage électronique de moteurs thermiques. La description qui va suivre en regard des dessins annexés, donnés a titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. La figure 1 est un schéma d'amplificateur Darlington. La figure 2 est une coupe schématique selon la ligne Il de la figure 4 d'un dispositif amplificateur selon l'invention dans une première forme de réalisation. La figure 3 est une coupe schématique d'un dispositif amplificateur selon l'invention dans une autre forme de réalisation. La figure 4 est une vue en plan du dispositif de la figure 2. Il est a noter que, sur les vues en coupe schématique, les proportions géométriques n'ont pas été respectées afin de rendre les dessins plus compréhensibles, les dimensions en épaisseur notamment ont été fortement exagérées relativement aux dimensions en surface. Le schéma donné sur la figure 1 est celui d'un amplificateur du type Darlington constitué de deux transistors, un transistor d'entrée T1 et un transistor de puissance T2, tous deux de type NPN par exemple. La base du transistor T2 est-commandee par l'é- metteur du transistor T1. Les collecteurs des deux transistors sont couplés. Une diode de protection Z est in-,sérée#- entre la base du transistor T1 et le collecteur commun. La diode Z servant a la protection de l'ensemble contre les surtensions accidentelles, sa tension de claquage est inférieure au BVCEO du transistor de puissance.R3 figure la résistance série de la diode Z, résistance qui limite le courant de claquage et peut être constituée par la résistance des régions de la diode traversées par le cou rant de claquage. R1 figure la résistance du circuit de liaison entre les bases des transistors et R2 figure une résistance éventuellement ajoutée pour éviter l'amplification par le transistor de puissance T2 du courant de fuite du transistor d'entrée T1. Le dispositif dont le schéma est donné sur la figure 1 est intégré selon l'invention par exemple dans une plaquette de silicium formée'un substrat 1 (figure 2) de type de conductivité N recouvert d'une couche épitaxiale 2 de type N également mais peu dopée, la résistivité et l'épaisseur de cette couche 2 étant déterminée par le BVCEO voulu pour le transistor de puissance, et compte tenu du gain de ce transistor. Pour une tension BVCEO de 500 volts, la couche 2 a par exemple 40 pm d'épaisseur et une résistivité de 40 Qcm. Le substrat 1 et la couche 2 constituant les collecteurs des transistors T1 et T2. Les bases des transistors T1 et T2 sont des portions d'une couche épitaxiale 3, de type P, faiblement dopée. Les propriétés de cette couche 3 déterminentlegaln des transistors : la couche 3 a 25 a 30 pm d'epåisseur par exemple et une résistivité de 4 a 40 Qcm. La partie superficielle 4 de la couche 3 est fortement dopée, de type P+, le signe + indiquant une concentration de dopant supérieure, de plusieurs ordres de grandeur, -a la concentration dans les couches 2 ou 3. L'épaisseur de la partie 4 est de l'ordre de 6 pm. Les émetteurs des transistors sont formés par des régions diffusées superficiellement et localement, 5 pour le transistor d'entrée, 6 pour le transistor de puissance. La profondeur des régions d'émetteurs est 5 pm et leur type de conductivité N l'épaisseur effective des bases des transistors étant ainsi dans ce cas de 25 pm. Les configurations de ces régions apparaissent sur la vue en plan de la figure 4. Les transistors sont séparés par une gorge 15, laissant une liaison de faible section entre les deux portions de couche 3, ce qui constitue la résistance R1. Des contacts sont pris au moyen de dépôts métalliques 9 pour l'émetteur du transistor d'en trée, 12 pour la base du transistor d'entrde, 13 pour l'émetteur du transistor de puissance, 14 pour la base du transistor de puissance, 11 pour les collecteurs des deux transistors. Une région enterrée 8 s'étend au niveau de la jonction collecteur-base du transistor d'entrée, sensiblement sous le contact de base 12, en dehors des parties de cette jonction située a l'aplomb de la région d'émetteur de ce transistor. La région 8 est fortement dopée, de type N+ ; elle pénètre dans les couches 2 et 3 et notamment dans la couche 3 de type opposé sur une épaisseur telle que la tension de claquage par avalanche de la jonction de la diode formée par la région enterrée 8 et la couche 3 soit inférieure aux 500 volts de BVCEO du transistor de puissance, en restant cependant inférieure a la tension maximale admise en fonctionnement no#rmal ; si, par exemple, celle-ci est de 300 volts, la région 8 pénétrant d'environ 2 pm dans la couche 3, la distance résiduelle entre la région -8 et la zone 4 détermine, a raison de 20 volts par micromètre une tension de claquage par avalanche de l'ordre de 400 volts. L'emplacement et la configuration de la région enterrée 8 apparaissent, en traits interrompus, sur la plan de la figure 4. Le dispositif représenté en coupe sur la figure-3, dont le schéma correspond également à la figure 1 a une structure très proche de celle du dispositif représenté sur les figures 2 et 4. Ce dispositif est formé sur un substrat 21 de type de conducti vité N recouvert d'une couche épitaxiale 22 de type N et qui constitue les collecteurs des transistors. Les bases des transistors sont des portions d'une couche epitaxiale 23, de type P, faiblement dopée, dont la partie superficielle 24 est de type fortement dopée L'émetteur 25 du transistor d'entrée et l'émetteur 26 du transistor de puissance sont des régions diffusées localement a partir de la surface du dispositif, de type N Les deux transistors sont séparés par une gorge 35, laissant une liaison de résistance déterminée entre les deux bases des transistors.Des contacts sont pris au moyen de dépôts métalliques 29 et 32 pour l'émetteur et la base du transistor d'entrée, 33 et 34 pour l'émetteur et la base du transistor de puissance, 31 pour les collecteurs. Une région enterrée 28 s'étend au niveau de la jonction collecteur-base du transistor d'entrée. Elle est localisée sous le contact de base, à l'écart de la région d'émetteur Une région 30 diffusée localement a partir de la surface du dispositif, de type N comme l'émetteur, est située au-dessus d'une partie au moins de la région 28 et aussi au-dessous d'une partie du contact de base 32. La région 30 se trouve mise en court-circuit avec la base par le contact de base 32. Les prafondeurs respectives des régions 28 et 30 sont déterminées pour que la distance qui les sépare corresponde une tension de claquage par percement de la couche intermédiaire 23 qui soit comprise entre la tension maximale de service du dispositif et la tension BVCEO du transistor de puissance. Pour réaliser un dispositif selon l'invention, conforme aux vues schématiques des figures 2 et 4, on part par exemple, d'une plaquette substrat 1, monocristalline, de silicium de type N. Une couche épitaxiale 2, dopée au phosphore est déposée sur le substrat 1. Pour obtenir la région enterrée 8, on effectue un dépôt localisé ou une implantation ionique d'antimoine. Une autre couche épitaxiale 3 dopée au bore est ensuite formée sur la couche 2. Par diffusion de bore sur l'ensemble de la surface du dispositif, on réalise une couche superficielle 4 fortement dopée. Par diffusion localisée de phosphore, les émetteurs 5 et 6 sont ensuite formés. Le dispositif est terminé par la gravure des gorges 15, la passivation des surfaces, l'ouverture des contacts par photogravure et le dépôt d'une configuration de conducteurs métalliques 9, 12, 13, 14, selon les techniques habituelles. - REVENDICATIONS I.- Dispositif semiconducteur monolithique comprenant au moins deux transistors formant un amplificateur du type Darlington, réalisé dans un corps en une matière semiconductrice, constitué par un substrat fortement dopé d'un premier type de conductivité recouvert d'une première couche épitaxiale du même type de conductivité et faiblement dopée, et d'une seconde couche épitaxiale du type opposé de conductivité et faiblement dopée, les régions de bases étant des portions de ladite seconde couche et les régions d'émetteurs s'étendant à partir de la surface dudit corps, ledit substrat et ladite première couche constituant un collecteur commun aux deux transistors, caractérisé en ce qu'il comporte une région enterrée fortement dopée, du même type de conductivité que le collecteur commun aux deux transistors, s'étendant en profondeur de part et d'autre du plan de la jonction entre les deux couches faiblement dopées et localisée sous la partie de la base du transistor d'entrée contiguë au contact de base de ce transistor, -la tension de claquage de la diode formée par ladite région enterrée et la couche épitaxiale de base étant sensiblement inférieure au BVCEO du transistor de puissance. 2.- Dispositif selon la revendication 1, caractérisé en ce qu'une région superficielle du type de conductivité des bases et fortement dopée, est localisée au moins à l'aplomb de ladite région enterrée, sous le contact de base du transistor d'entrée. 3.- Dispositif selon l'une des revendications 1 et 2, caractérisé en ce qu'une région superficielle du même type de conductivité que les émetteurs et fortement dopée, est localisée à l'aplomb d'une partie au moins de ladite région enterrée et sous une partie du contact de base du transistor d'entrée, ledit contact établissant un court-circuit entre ladite région suparfi- cielle et la base du transistor d'entrée. 4.- Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que, le substrat étant en silicium de type N, ladite région enterrée est dopée à l'antimoine.