FR 2378401 A1 19780818 FR 7701529 A 19770120 La présente invention est du domaine du traitement des signaux électriques. Elle concerne un procédé pour adapter un signal analogique en vue de son codage numérique dans un codeur fonctionnant par codage de~l'amplitude d'echantillons d'un signal incident à coder ainsi qu'un dispositif mettant en oeuvre ce procéda On sait que le codage numérique de l'amplitude d'un signal analogique implique une quantification de cette amplitude et entrasse de ce fait la perte d'une certaine quantité d'informations sur ce signal, la quantité d'informations perdues étant plus ou moins faible, et donc la précision du codage plus ou coins grande, selon que la quantification appliquée au signal analogique est plus ou moins fine. Un problème se pose lorsque l'on doit coder à l'aide d'un même codeur des signaux analogiques ayant des plages de variation d'anplitude très différentes. Pour coder ces signaux avec précision, il faudrait en effet que le codeur ait un nombre très grand de niveaux différents de quantification, mais en pratique on est limité par le nombre d'elements-ntnériques, généralement binaires, nécessaires pour- coder ces différents niveaux. Ce problème se pose notamment dans certains ensembles de transmission d'images. On sait que lbnpeut transmettre l'image d'un objet par l'emission, à partir d'un ensemble d'analyse qui explore cet objet, d'un signal vidéo porteur des informations concernant l'image et la réception de ce signal vidéo dans un circuit de restitution d'images (le terme objet est bien entendu pris ici dans un sens large et peut désigner aussi bien un personnage, un document, ou un groupe de personnages, de documents, ... qu'un ou des objets au sens habituel du terme).L'ensemble d'analyse, muni par exemple d'un tube de prise de vues oud'un circuit d'analyse de type fac-simile, délivre généralement un signal vidéo analogique dont l'am?litude indique la luminance des divers points de l'objet exploré, cette amplitude ayant une plage maximale de variation délimitée par une preziere valeur correspondant au "blanc d'image" et une seconde. valeur correspondant au "noir d'image". La luminance d'un point pouvant varier de façon très sensible en fonction de l'intensité lumineuse reçue, on peut avoir à transmettre des signaux vidéo de plages de variation d'amplitude très differentes du fait notamment d'éclairements très différents des objets dont ces signaux représentent les images. Or, quel que soit la plage de variation d'un signal vidéo et par suite que l'image qu'il représente soit claire, sombre, très ou peu contrastée, il est souhaitable qu'à la réception le circuit de restitution puisse produire une image qui soit agréable à regarder. Si ce but est généralement atteint, (par réglage de la luminosité et/ou du contraste de l'image produite à la réception) dans les ensembles de transmission d'images où les informations vidéo restent toujours sous forme analogique, il n'en est pas de même dans les ensembles où les signaux vidéo sont codés numé- riquement avant d'être transmise on connatt notamment des ensembles de ce dernier type dans lesquels on utilise un codeur assurant un codage linéaire et dont le pas de quantification est tel qu'il ne permet qu'un codage très imprécis des signaux vidéo de faibles variations d'amplitude ; une grande partie des informations vidéo étant dans.ce cas perdue il ntest plus possible alors d'obtenir à la récéption une image qui soit bonne. La présente invention permet de résoudre ce problème. La présente invention a pour objet un procédé pour adapter un signal analogique S en vue de son codage numérique dans un codeur fonctionnant par codage de l'amplitude d'échantillons d'un signal incident à coder et ayant une plage de codage P, caractérisé en ce qu'il consiste - à placer, en amont dudit codeur, un circuit d'atiplification à gain de valeur variable commandable, muni d'un moyen pour produire un signal contigu constant de décalage de valeur variable coumandable, - à effectuer une détermination de la plage de variation d'amplitude d'un signal de test ayant des caractéristiques d'amplitude similaires à celles dudit signal analogique S, - à élaborer pour ledit circuit d'amplification, en fonction du résultat de cette détermination, une commande de gain et une commande de signal constant de décalage correspondant respectivement à une valeur de gain et une valeur de signal de décalage telles que la plage de Variation d'amplitude du signal de test, anplifiée.de cette valeur de gain et décalée de cette valeur de décalage, coïncide approximativement avec la plage de codage P du codeur, - et à appliquer ensuite ledit signal analogique S au circuit d'amplification commandé par les commandes ainsi élaborées et délivrant alors un signal qui est adapté audit codeur. De préférence, la détermination de la plage de variation d'amplitude du signal de test s'effectue par une détection des valeurs extrêmes de ce signal de test. De préférence aussi, le signal analogique S ayant une plage maximale de variation d'amplitude inclusedans la plage de codage P du codeur, les valeurs extrêmes du signal de test sont déterminées de façon numérique à partir du signal de test codé dans ledit codeur. La présente invention a également pour objet un dispositif pour adapter un signal analogique S engendré par une source donnée en vue de son codage numérique dans un codeur piloté par un signal d'horloge d'échantillonnage Ha et fonctionnant par codage de l'amplitude d'échantillons d'un signal incident à coder, ledit codeur ayant une plage de codage P, caractérisé en ce qu'il comporte - un circuit d'amplification à gain de valeur variable commandée par une carmande c, muni d'un moyen pour produire un signal continu constant de décalage de valeur variable commandée par une commande d, ledit circuit d'amplification étant placé en amont du codeur, - un moyen connecté à ladite source pour délivrer au cours d'une séquence de test déclenché à partir d'une commande externe et dont la durée est définie par des signaux de début et de fin de test un signal analogique de test ayant des caractéristiques d'amplitude similaires à celles du signal S, - un ensemble de cnnmande dudit circuit d'amplification, recevant ledit signal de test accompagné des signaux de début et de fin de test et comportant un premier sou s ensemble de détection de valeur maximale du signal de test déterminant une valeur maximale VM, un second sous-ensemble de détection de valeur minimale du signal de test déterminant une valeur minimale V=, un troisième sous-ensemble connecté au premier et au second sous-ensemble pour déterminer & partir des valeurs VM et V une commande de gain c et de commande de signal de m décalage d correspondant respectivement à une valeur de gain et à une valeur de signal de décalage telles que la plage d'amplitude délimitée par les valeurs VN et m, amplifiée de cette valeur de gain et décalée de cette valeur de décalage, coïncide approximativement avec la plage de codage P, et un quatrième sous-ensemble pour appliquer et maintenir en commande dudit circuit d'amplification les commandes c et d ainsi déterminées, et - un moyen pour appliquer le signal S en entrée dudit circuit d'amplification ainsi commandé, une fois la séquence de test terminée, ce dernier délivrant en réponse un signal adapté qui est envoyé vers le codeur. De préférence, le signal S ayant une plage maximale de variation d'amplitude incluse dans la plage de codage P, le signal de test est appliqué à l'ensemble de commande à travers ledit codeur. Dans ce cas, le premier et le second sousensemble de détection de l'ensemble de commande sont de type numérique et déterminent les valeurs VM et V sous forme de valeurs codées vM et vm, respective m ment, à partir des échantillons codés du signal de test. Dans une réalisation particulière concernant le cas où le codeur est linéaire, ledit premier sous-ensemble comporte une mémoire numérique, un comparateur numérique pour comparer la valeur des échantillons codés successifa du signal de test avec une valeur numérique variable inscrite dans la mémoire, et un moyen relié au comparateur et piloté par le signal d'échantillonnage He pour incrémenter d'une unité la valeur inscrite dans la mémoire chaque fois que la valeurs d'un échantillon lui est supérieure, la mémoire étant chargée initialement par la valeur du premier échantillon codé du signal de test et contenant ainsi à la fin de la séquence de test ladite valeur VM. De façon analogue, le second sous-ensemble comporte une mémoire numérique, un caaparateur numérique pour comparer la valeur des échantillons codés successifs du signal de test avec une valeur numérique variable inscrite dans la mémoire de ce second sousensemble, et un moyen relié au comparateur de ce second sous-ensemble et pilote par le signal d'échantillonnage fle pour décrémenter d'une unité la valeur inscrite dans la mémoire de ce second sous-ensemble chaque fois que la valeur d'un échantillon lui est inférieure, cette dernière mémoire étant chargée initialement par la valeur du premier échantillon codé du signal de test et contenant ainsi à la fin de la séquence de test ladite valeur vm. Dans cette réalisation particulière, la mémoire numérique du premier sous-ensemble est constituée de préférence par un compteur et celle du second sous-ensemble par un décompteur. D'autres caractéristiques et avantages de l'invention apparattront au cours de la description suivante qui va être faite en se référant au dessin ci-annexé dans lequel : - la figure I représente sous forme schématique une réalisation particulière du dispositif selon l'invention ; - la figure 2 montre de façon détaillée un ensemble du dispositif selon la figure 1; - la figure 3 montre de façon détaillée un autre ensemble du dispositif selon la figure 1. Dans la figure I, le dispositif selon l'invention représenté permet d'adapter, selon le procédé de l'invention, un signal analogique S, élaboré dans une source 1, en vue de son codage numérique dans un codeur 2. La source I est par exemple un ensemble d'analyse vidéo permettant d'analyser des images fixes et le signal S est un signal vidéo représentant une image analysée 1. L'ensemble d'analyse vidéo I est un organe bien connu d'équipement télé- vision ; en conséquence, il ne sera pas décrit de façon détaillée ci-après. il y a lieu simplement de noter que cet ensemble comporte un tube de prise de vues qui analyse une image en effectuant un balayage ligne par ligne de cette image pour délivrer le signal analogique S qui est constitué par une tension variable dont l'amplitude représente l'éclairement des divers points de l'image ; le balayage est par exemple de type entrelacé, c'est-à-dire que l'analise d'une image comporte deux balayages successifs selon une trame dite paire et une trame dite impaire.Ce tube de prise de vues est commande par des circuits de synchronisation qui sont pilotés par une base de temps générale pour élaborer un certain nombre de signaux -de commande tels notanmient des signaux de début et fin de balayage trame (paire et impaire),... et en particulier un signal Hr représentant les retours de lignes séparant chacun la fin d'une ligne de balayage du début de la suivante et les retours de trame séparant chacun la fin d'une trame du début de la suivante, ce dernier signal servant à commander l'insensibilité du tube pendant ces retours. Le signal Hr est un signal lo ixe que l'on considèrera être à "O" pendant les retours lignes et trame et à "1" le reste du temps. Le codeur 2, piloté par une horloge d'échantillonnage He, est également un organe bien conclu. Il procède par quantification et codage de l'amplitude d'échantillons d'un signal vidéo qui lui est appliqué en entre et délivre en réponse à ce signal une suite de mots binaires représentant l'amplitude quantifiée des échantillons de ce signal, chaque mot correspondant à ce que lton a coutume d'appeler un point d'image ou un point télévision. A titre indicatif, dans un standard télévision à 625 lignes par image, dont on sait que 576 seulement sont effectives en raison des retours ligne et par exemple trame du faisceau de balayage, chaque ligne a/720 points ; on voit donc qu'une image contient plus de 400 000 points. Le signal d'horloge d'échantillonnage He est obtenu à partir de la base de temps générale de l'ensemble d'analyse 1, à partir de laquelle sont en outre élaborés un signal Hd de premier point d'image et un signal Hf de dernier point d'image. Ces deux signaux Hd et Hf disponibles en sortie de l'ensemble 1, sont formés d'impulsions logiques coïncidant avec la délivrance en sortie du codeur, en ce qui concerne le premier, du premier point d'inage, et en ce qui concerne le second, du dernier point image, Le codeur ? a une plage de codage P, d'étendue V délimitée par une valeur minimale que l'on prendra égale à zéro et une valeur maximale qui sera donc égale à V.On considère ici que ce codeur effectue une quantification linéaire avec 2q niveaux de quantification codés de O à 2q-1 par des mots binaires de q bits (les bits d'un mot sont par exemple délivrés en parallele, ce que lton a symbolise dans la figure par une ligne horizontale barrée de deux traits obliques), Dans ces conditions, v étant le pas de quantification, la plage P est delimitée par les valeurs O et 2q,v. Pour fixer les idées, on prendra par exemple q = 7. On ne connaît pas la plage de variation d'amplitude du signal vidéo S on sait seulement que cette plage estinclusedans une plage connue P' (incluse est pris ici au sens large et englobe la coincidence des deux plages), L'invention propose d'adapter le signal S de façon à obtenir un signal adapté Sa dont la plage de variation coïncide approximativement avec la plage de codage P du codeur.On se place ici dans la cas où la plage de codage P a été choisie égale à la plage maximale de variation d'amplitude P', En vue de cette adaptation, l'ensemble d'analyse I est relié au codeur 2 à travers un circuit d' amplification 3 à gain variable commandable k et muni d'un moyen permettant d'introduire une tension continue constante de décalage U de valeur variable conzmandable, Ce circuit 3 présente une entre 4 pour une commande c de gain et une entrée 5 pour une commande d de tension de décalage, les commandes c et d étant délivrées par un ensemble de commande 6 qui reçoit en entrée les échantillons codes, soient s, délivrés par le codeur 2. Nous reviendrons plus loin sur cet ensemble 6. Le domaine de variation du gain k du circuit d'amplification 3 est ici un ensemble discret de n valeurs kl à kn ; le domaine de variation de la tension continue de décalage U est également un ensemble discret, de m valeurs Ul à Um. On désignera ci-après par cl à cm les différentes valeurs de la commande c correspondant aux valeurs de gain kl à kn respectivement, et par dl à dn les différentes valeurs de la commande d correspondant aux valeurs de tension continue de décalage Ul à Um respectivement. Les commandes c et d sont sous forme binaire. A titre d'exemple, on considérera que n est égal à 15 avec des valeurs kl à kl5 échelonnées de I à 16, et que m est égal à 16, avec des valeurs Ul à UI6 échelonnées de O à -V. Dans ces conditions, les commandes c et d sont des mots chacun de quatre bits. Une description détaillée du circuit d'amplification 3 sera donnee ci-après en se référant à la figure 3. Sous l'action d'une commande E qui peut être par exemple déclenchée par une opération manuelle, l'ensemble d'analyse l effectue d'abord l'analyse d'une image de test pour élaborer un signal vidéo de test ; ce n1 est qu'ensuite que l'ensemble i analyse l'image I pour délivrer le signal S en vue de son codage dans le codeur 2. L'image de test est choisie de façon à avoir des caractéristiques similaires à celles de l'image I. En pratique, cette image de test peut être l'image I elle-meme, et dans ce cas, qui est celui que nous considérerons par la suite, le signal vidéo S est délivré deux fois successivement par l'ensemble d'analyse I : une première fois pour une séquence de test, une seconde fois en vue de son adaptation dans le circuit 3 puis de son codage dans le codeur 2. Le signal E commande également deux portes 7 et 8 recevant respectivement les signaux Hd et Hf élaborés dans l'ensemble d'analyse 1. Ces portes 7 et 8, qui peuvent être constituées par de simples portes logiques ET, ont pour rtle de ne laisser passer parmi les impulsions des signaux Hd et Rg que celles concernant la séquence de test. On a désigné par H'd et H'f les signaux délivrés respectivelaent par ces deux portes et qui sont donc des signaux de premier et dernier point de l'image analysée pour la séquence de test. L'ensemble de commande 6 a pour rôle de maintenir pendant le d & ulement de la séquence de test (premier passage du signal S) le gain du circuit d'amplification 3 à la valeur kl qui est égale à 1 dans l'exemple chiffre considéré et la tension continue de décalage introduite par ce circuit à la valeur Ul = O ; d'effectuer une détermitiort,pendant cette séquence, de la plage de variation d'amplitude du signal S inchangé par le circuit d'amplification 3 puis codé par le codeur 2 ; d'élaborer pour le circuit 3, en fonction de cette détermination, une-valeur ci (i compris entre 1 et n) de commande de gain et une valeur dj (J compris entre I et m) de commande de tension de décalage correspondant respect tivement à un gain de valeur ki et une tension de décalage de valeur Uj telles que la plage de variation d'amplitude du signal S amplifiée de lys valeur ki et décalée de la valeur Uj coincide approximativement avec la plage de codage P du codeur ; d1appliquer au circuit 3, à la fin de la séquence de test, des commandes de valeurs ci et dj. Pour ce faire, l'ensemble 6 qui est relié à la sortie du codeur 2 et qui est commandé par les signaux H'd et H'f ainsi que le signal Hr élaboré dans l'ensemble d'analyse I et le signal d'horloge d'échantillonnage He, comporte quatre sous-ensembles : un sous-ensemble 61 de détection de valeur maximale qui détermine, sous forme d'une valeur codeur vM une valeur maximale approchée VM du signal S ; un sous-ensemble 62 de détection de valeur minimale qui détermine, sous forme d'une valeur codée v une valeur minimale approchée V du signal S ; m un sous-ensemble 63 qui détermine les valeurs de commande ci et dj à partir des valeurs codées v et vm, selon une loi de correspondance prédéterminée ; un sous-ensemble 64 enfin, pour appliquer sur les entrées 4 et 5 du circuit d'ampli- fication 3, pendant la sequence de test, des commandes c et d de valeurs respectives cl et dl, et pour appliquer, sur ces entrées 4 et 5, à la fin de cette séquence, des commandes ayant les valeurs ci de dj déterminées par le sousensemble 63. La limite inférieure de la plage de codage P étant zéro, dans le circuit d'amplification 3, l'opération de décalage est effectuée de préférence avant l'opération d'amplification. Dans ce cas, la loi de correspondance mise en oeuvre par le sous-ensemble 63 est établie de façon a permettre que soient vérifiées au mieux les deux relations suivantes : Uj#-Vm ki(VM-Vm)#V c'est-à-dire, si l'on fait intervenir les valeurs codées : I1 s'ensuit que la valeur dj de la commande de décalage n'est fonction que de la valeur codée m, et la valeur ci de commande de gain, que de l'écart m entre les valeurs codées VM et Vm. Un exemple de loi de correspondance sera donné ci-après.On donnera egalement ci-après en se référant à la figure 2, une description plus détaillée de l'ensemble de commande 6. Un fois la séquence de test terminée, et donc le circuit d'amplification 3 positionné au gain ki et à la tension de décalage Uj, l'ensemble d'analyse 1 est actionné, par exemple à partir d'une opération manuelle, pour délivrer une seconde fois le signal S. Ce dernier est alors traité dans le circuit 3 > dont le positionnement aux valeurs ki et Uj est maintenuJpour former le signal adapté Sa qui est ensuite codé dans le codeur 2. On obtient ainsi un signal vidéo codé S' dont le codage a été effectué avec le maximum de précision car tous (ou quasiment tous) les niveaux de quantification du codeur ont été utilisés. Pendant le second passage du signal S, l'ensemble de commande 6 continue à recevoir les mots binaires s délivrés par le codeur 2, mais, comme il apparaîtra plus loin, cela est sans effet sur les commandes appliquées sur les entrées 4 et 5 du circuit 3, qui restent égales à ci et dj. Pour éviter que les mots binaires s délivrés par le codeur 2 pendant la séquence de test ne soient pris en compte par des circuits situés en aval du codeur et chargés de traiter le signal vidéo codé S', on peut prévoir, ainsi qu'on l'a schématisé dans la figure I, un interrupteur 9 placé à la sortie du codeur, en aval de la prise de connexion de l'ensemble 6, et commandé par le signal E pour bloquer les mots s correspondant à la séquence de test. En pratique, dans le cadre d'une application à une chatne de transmission d'images où le codeur 2 serait relié à un circuit démission piloté par un signal d'horloge de transmission pour appliquer les informations binaires délivrées par le codeur à une ligne de transmission, il suffirait de bloquer ce signal d'horloge de transmission pendant la séquence de test. Dans la figure 2, on a représenté de façon plus détaillée l'ensamble de commande 6 avec ses quatre sous-ensembles. Le sous-ensemble 61 de détection de valeur maximale conporte un comparateur numérique 610 recevant d'une part les mots binaires s délivrés successivement par le codeur 2 (figure 1) et d'autre part un mot binaire variable formé de q = 7 bits et inscrit dans une mémoire 611 constituée avantageusement par un compteur. Le comparateur 610 compare à chaque instant les valeurs numériques des deux mots s et a qui lui sont appliqués en entrée et délivre un signal logique qui est à " "1" ou "O" selon que la valeur du mot s est supérieure ou non à celle du mot a. Ce signal logique est appliqué sur une première entrée d'une porte ET 612 qui reçoit sur une seconde entrée le signal d'horloge d'échantillon- nage He. La sortie de la porte 612 est connectée à une entrée de comptage (symbolise par +1 dans la figure) du compteur 611. Le compteur 611 présente aussi une entrée de cannande de chargement (1) à un mot binaire affiché sur une "entrée parallele!8 de ce compteur (on entend par "entrée parallèle" un groupe d'entrées en parallèle) L'entrée de commande de chargement reçoit le signal H'd de premier point d'image et l'entrée parallèle 18 les mots binaires s. Le fonctionnenent du sous-ensemble 61 est le suivant : à chaque période d'échantillonnage, - si le mot binaire s correspondant a une valeur numérique supérieure à celle du mot a, le signal logique "1" délivré alors par le comparateur 610 laisse passer par la porte 612 l'impulsion d'échantillonnage suivante du signal ae ; cette impulsion alimente l'entrée de comptage du compteur 611 dont le contenu se trouve alors incrémenté d'une unité pour la nouvelle période d'échan- tillonnage ; - si, au contraire, le mot binaire s correspondant n'a pas une valeur numérique supérieure à celle du mot a, le signal logique "O" délivré alors par le comparateur 610 bloque l'impulsion d'échantillonnage suivante du signal He il s'ensuit que le contenu du compteur reste inchangé pour la nouvelle période d'échantillonnage ; au départ, sous la commande du signal H'd, le compteur 611 est chargé avec le premier mot s de la -séquence de test. La valeur du mot binaire a inscrit dans le compteur 611 à la fin de la séquence de test constitue la valeur codée vM. Le sous ensemble 62 de détection de valeur minimale est constitue de façon assez analogue à celle du sous-ensemble 61. Il comporte un comparateur numérique 620 recevant d'une part les mots binaires s successifs et d'autre part un mot binaire variable b formé de q = 7 bits et inscrit dans une mémoire 621 constituée avantageusenent par un décompteur. Ce comparateur 620 compare à chaque instant les valeurs numériques des deux mots s et b qui lui sont appliqués en entrée et délivre un signal logique qui est à "i" ou "O" selon que la valeur du mot s est inférieure ou non à celle du mot b. Ce signal logique est appliqué sur une prenière entrée d'une-porte ET 622.Cette porte 622 reçoit sur une seconde entrée le signal He, non pas directement mais à travers une autre porte ET 623 commandée par le signal Hr de retour ligne et trame pour bloquer les impulsions d'échantillonnage du signal He qui se produisent pendant les retours ligne et trame. La sortie de la porte 622 est connectée à une entrée de dé comptage (symbolisée par -1 dans la figure) du décompteur 621. Le compteur 621 présente aussi une entrée de commande de chargement (1) à un mot binaire affiché sur une entrée parallèle 19 de ce décompteur. L'entrée de commande de chargement du décompteur 621 reçoit le signal H'd de premier point d'image et l'entrée parallèle 19 les mots binaires s. Le fonctionnement du sous-ensemble 62 est le suivant en dehors des retours ligne et trame, à chaque période d' échantillonnage, - si le mot binaire s correspondant a une valeur numérique inférieure à celle du mot D, le signal logique "1" délivré alors par le compteur 620 laisse passer parla porte 622 l'impulsion d'échantillonnage suivante délivrée par la porte 623 ; cette impulsion alimente l'entrée de décomptage du décompteur 621 dont le contenu se trouve ainsi décrémenté d'une unité pour la nouvelle periode d'échantil- lonnage ; - si, au contraire, le mot binaire s correspondant a une valeur numérique non inférieure à celle du mot b, le signal logique 11011 délivré alors par le comparateur 620 bloque l'impulsion d'échantillonnage suivante délivrée par la porte 623 ; le contenu du décompteur reste donc inchangé pour la nouvelle période d'échantillonnage ; pendant les retours ligne et trame, où le signal vidéo qui ne contient pas alors d'informations vidéo est nul, la porte 623 bloque les impulsions d'échantillonnage, empêchant ainsi la decrementation du contenu du décompteur 621. Au départ, sous la commande du signal H'd, i décompter 621 est chargé, tout comme le compteur 611 du sous-ensemble 61, avec le premier mot s de la séquence de test. La valeur du mot binaire b inscrit dans le décompteur à la fin de la séquence de test constitue la valeur codée Il est à noter que le mode particulier de détection des valeurs extrêmes du signal S, mis en oeuvre par les sous-ensembles 61 et 62, est extrêmement simple. De plus, il implique une légère intégration des pointes du signal S, ce qui est particulièrement avantageux lorsque ce signal a une faible dynamique (signal relativement plat) avec seulement quelques pointes d'amplitude et ce qui n1 est pas gênant lorsque ce signal a une dynamique importante. Le sous-ensemble 63 reçoit en permanence les mots a et b inscrits dans le compteur 611 et le décompteur 621 respectivement et leur fait correspondre, selon la loi de correspondance mentionnée précédemment, deux mots binaires c' et d'. Ainsi, les deux mots c' et d' obtenus en sortie de la mémoire 63 à la fin de la séquence de test lorsque les mots a et b représentent les valeurs maximales et minimales VM et Vm, ont pour valeurs respectives ci et dj, Dans le cas particulier où il y a, pour le circuit d'amplification 3, quinze valeurs différentes de gain et seize valeurs différentes de tension de décalage (ce qui en pratique s'avère suffisant) et où donc les commandes correspondantes ont quatre bits, seuls les quatre bits de poids les plus forts de cnacun des mots a et b sont appliques au sous-ensemble 63. On s'est place dans ce cas pour l'exemple particulier de loi de correspondance donnée ci-apres & l'aide de tableaux. On indique d'abord par un premier tableau (tableau I) les valeurs de gain kl à k15 et les valeurs de tension de décalage U1 à U16 considérées pour cet exemple, ainsi que les commandes cl à c15 et dl A d16 choisies pour correspondre respectivement à ces valeurs. K1=1 C1:0000 U1=0 d1:0000 V k2=1,1 c2:001 U2=-1 d2:0000 15 V k3=1,2 C3:0010 u3=-2 d3:0010 15 k4=1,3 C4:0011 u4=-3 d4:0011 15 V k5=1,4 C5:0100 u5=-4 d5:0100 15 k6=1,6 C6:0101 u6=-5 d6:0101 k7=1,8 C7:0111 u7=-6 d7:0110 k8=2 C8:1000 u8=-7 d8:0111 15 V k9=2,3 C9:1001 u9=-6 d9:1000 k10=2,6 C10:1010 u10=-9 d10:1001 k11=3,2 C11:1010 u11=-10 d10:1010 15 k12=4 C12:1100 u12=-11 d12:1011 15 k13=5,3 C13: :1101 u13=-12 d13:1100 k14=8 C14:1110 u14=-13 d14:1101 15 V k15=16 C15:1111 u15=-15 d16:1111 15 TABLEAU I En ce qui concerne le mot d', la loi de correspondance est extrêmement simple puisqu'elle se résume par dv I En ce qui concerne le mot c', la loi de correspondance est indiquée par un second et un troisième tableau.Le second tableau (Tableau II) est formé de seize lignes pour les seize valeurs possibles du mot a de quatre bits et de huit colonnes pour les huit plus petites valeurs parmi les seize valeurs possibles du mot b de quatre bits ; 14 troisième tableau (Tableau III) est forme de huit lignes pour les huit plus grandes valeurs du mot a et de huit colonnes pour les huit plus grandes valeurs du mot b (il est inutile de faire apparattre dans ce dernier tableau les huit plus petites valeurs du mot a car celui-ci ne peut avoir une valeur inférieure à celle du mot b), Les valeurs correspondantes du mot c' figurent aux intersections des lignes et des colonnes concernées, le symbole " -" " indiquant qu'il s'agit d'un cas qui ne peut pas de produire. u b 0000 0001- 0010 0011 0100 0101 0110 0111 a 0000 liii - - - - - - 0001. 1111 1111 0010 1110 1111 1111 w 0011 1101 1110 1111 1111 0100 1100 1101 1110 llll 1111 - - 0101 10J1 1100 1101 1110 1111 1111 - 0110 1010 1011 1100 1101 1110 1111 1111 0111 1001 1010 1011 1100 110I 1110 1111 1111 1000 1000 - 1001 1010 1011 1100 1101 1110 1111 1001 0111 1000 1OOI 1010 1011 1100 1101 1110 10i0 0101 0111 1000 1001 1010 1011 1100 1101 1011 0100 0101 0111 1000 1001 1010 1011 1100 1i00 0011 0100 0101 0111 1000 1001 1010 1011 1101 0010 00vil 0100 0101 0111 1000 1001 1010 1110 0001 0010 0011 0100 0101 0111 1000 1001 1111 0000 0001 0010 0011 0100 0101 0111 1000 TABLEAU fI . > 1000 îoeî 1010 1011 1100 1101 1110 1111 > ~ ~ 1000 1111 - - - - - - 1001 1111 1111 - - - - 1010 1110 1111 1111 - - - - 1011 1101 1110 1111 liii - - - 1100 1100 1101 1110 1111 1111 - - 1i01 1011 1100 1101 ' 1110 1111 1111 - 1110 1010 1011 1100 1101 1110 1111 1111 1111 1001 1010 1011 1100 1101 1110 1111 1111 Tableau III On peut voir aisément que cet exemple particulier satisfait bien aux deux relations déja mentionnées: Uj#Vm Ki (VM-Vm)#V dans lesquelles on doit prendre ici: V VM=a (on comprendra bien entendu que ce sont les valeurs 16 V Vm=b numériques des mots a et b, figurant dans les tableaux 16 Il et III, qui interviennent dans ces deux équations > . Le sous-ensemble 63 est constitué de préférence par une mémoire morte programmée, la table de programmation de cette mémoire étant définie par les tableaux II et III où chaque couple de valeurs des.mots a et b constitue l'adresse à laquelle la valeur correspondante du mot c' est inscrite. il n'est pas nécessaire ici d'avoir aussi en mémoire les valeurs du mot dv, celles-ci étant données directement par le décompteur 621 (d' = b), Les mots c' et d' ainsi élaborés sont envoyés vers le sous-ensemble 64 qui délivre les commandes c et d pour le circuit d'amplification 3. Ce sous-ensemble 64 comporte un premier registre 640 et un second registre 641 en entrée desquels sont appliqués les mots c' et d' respectivement, et en sortie desquels sont recueillies les commandes c et d respectivement. Chacun de ces registres présente une entrée de commande de chargement pilotée par le signal H'f et une entrée de commande de remise à zéro (RAZ) pilotée par le signal H'd. Le fonctionnement est le suivant . lorsque débute la séquence de test, les deux registres 640 et 641 sont remis à zéro sous la commande du signal H'd, ils restent ensuite à zéro pendant toute la durée de cette séquence j les commandes c et d sont donc égales à zéro pendant cette durée, ce qui correspond bien dans l'exemple particulier considéré, aux valeurs cl et dl. A la fin de la séquence de test, sous la commande du signal H'f, les mots c' et d' qui ont alors pour valeurs respectives ci et dj sont chargées dans les registres 640 et 641 respectivement ; les commandes c et d deviennent donc égales a ci et dj respectivement, et restent égales à ces valeurs tant qu'une nouvelle séquence de test n'est pas déclenchée. Dans la figure 3, -on a représenté de façon plus détaillée, le circuit d'amplification 3. Celui-ci comporte un premier amplificateur operationnel 31 pour introduire- la tension de décalage U et un second amplificateur operationnel 32 connecté en série avec le premier, pour produire le gain k. L'amplificateur 31 est monté en amplificateur de différence. Il reçoit sur son entrée- à travers une résistance R1, le signal vidéo S et sur son entrée + est appliquée une tension constante de référence U' à travers un réseau commandable de résistances 33, Cet amplificateur 32 a une résistance de contre-réaction R2 qui est égale à Ri et son entrée + est reliée A la masse par une résistance R4. L'amplificateur 32 est monté en amplificateur de signal. Il réçoit sur son entrée -, à travers une résistance R5, le signal de sortie de l'amplificateur 31 et a un réseau cammandable de résistances 34, connecté en contre-réaction. L'entrée + de cet amplificateur 32 est relié à la masse par une résistance R7* Le réseau 33, qui fournit une résistance variable designée ci-après par r, est commandé par la commande d. Il comporte avantageusement ainsi qu'on l'a illustré, un ensemble 330 de m résistances rl à rm pour les m valeurs Ul à de la tension de décalage U, respectivement, et un commutateur 331 à m entrées et une sortie. Les résistances ri à rm ont des premières bornes respectives connectées en commun pour recevoir la tension U' et des secondes bornes reliées aux entrées du commutateur 331, respectivement.Le commutateur 331, dont la sortie est connectée à la borne + de l'amplificateur 31 est coeimandé par la commande d pour sélectionner comme résistance d'entrée pour la tension Ut celles des résistances rl à rm qui correspond à la valeur de la tension de décalage à produire0 Le réseau 34, qui fournit une résistance variable désignée ci-après par r', est commandé par la commande c.De façon analogue, il comporte avant geusement un ensemble 340 de n résistances r'l à rtn pour les n valeurs ki A kn du gain k, respectivement, et un commutateur 341 à une entrée et n sorties, Les résistances r'1 à r'n ont des premières bornes respectives reliées en commun A la sortie de l'amplificateur 32 et des secondes bornes reliées aux sorties du ~commutateur 341, respectivement. Ce dernier qui a son entrée connectée A l'entrée - de l'amplificateur 32, est commande par la conmande c pour sélectionner comme résistance de contre-ráction de l'amplificateur 32 celles des résistances r'l a rtn qui correspond à la valeur de gain à produire. Les commutateurs 331 et 341 peuvent être réalisés par exemple à l'aide de portes analogiques, celles du commutateur 331, en nombre m, étant commandées par la commande d décodée et celles du commutateur 341, en nombre n, par la commande c décodée. Les deux résistances R1 et R2 ayant même, valeur, on sait que le signal de sortie de l'amplificateur 31 est égal à 2.R4# r+R4 il s'ensuit que le signal de sortie de l'amplificateur 32 est égal à : r' -r'. 2.R4 . S - .U' R5 R5 r+R4 r' 2.R4 c'est-à-dire S- . U') R5 r+R4 La tension de décalage U introduite par le circuit d'amplification 3 tel 2.R4 que représenté dans cette figura 3 est donc égale à - .U'et le gain k, r + R4 a R5 . Par suite, les valeurs des résistances rl à rm et r'l à rtn sont données, en fonction des valeurs choisies pour la tension de décalage U-et le gain k, par les equations : 2U'+U1.R4 r'l=kl.R5 rl = . R4 r'l = kl.R5 -Ul 2U'+Un rm = .R4 r'n = kn.R5 -Un A titre indicatif, l'étendue V de la plage de codage du codeur.2 figure 1), en fonction de laquelle ont été exprimées les valeurs de la tension de décalage U dans le tableau I, étant égale a 5 volts, on peut choisir pour l'exemple chiffré considéré précédemment : R4 = 1K# R5 = 1K# et U' e 15 volts. On a décrit un exemple particulier de réalisation de l'invention mais il est bien évident que l'on peut y apporter des modifications et/ou remplacer certains moyens par d'autres techniquement équivalent, Notament, le sous-ensemble de détermination des valeurs ci et dj des commandes c et d pourrait autre réalisé a l'aide d'une combinaison de portes logiques ou d'un soustracteur numérique suivi d'une combinaison de portes logiques ; les détecteurs de valeur minimale et maximale pourraient être plus sophistiqués ; le circuit d'amplificatio 3 pourrait être réalise à l'aide dvun seul amplificateur opérationnel monté en amplificateur de différence, une telle réalisation conduisant toutefois à une détermination plus complexe des valeurs des commandes c et d, Soulignons encore que le signal de test pourrait ne pas être identique au signal à adapter ; par exemple, dans l'application particulière à des signaux vidéo, une image unique pourrait servir d'image de test pour toute une série d'images. Même dans le cas où le signale test est identique au signal à adapter, la source pourrait n'engendrer qu'une seule fois ce signal ; ce dernier serait alors appliqué au circuit d'amplification par deux voies dont une première serait directe et une seconde comporterait un circuit à retard permettant d'introduire un retard au moins égal à la durée du signal, un commutateur placé en entrée du circuit d'amplification permettant de relier ce dernier d'abord à la première voie ptiis à la seconde, En outre, le signal de test pourrait être délivré par une source distincte de celle qui délivre le signal à adapter. Le signal de test pourrait bien entendu être appliqué directement au codeur sans passer par le circuit d'amplification dont les colamandes pourraient alors être quelconques pendant la séquence de test. En outre, bien que cela conduise à mettre en oeuvre des circuits plus complexes, on pourrait très bien effectuer une détection analogique des valeurs minimale et maximale du signal de test qui ne serait pas dans ce cas appliqué au codeur, Signalons encore que l'invention s'applique également à un codeur non linéaire ; dans ce cas, cependant la commande de gain du circuit d'amplificatica ne dépendrait plus du seul écart entre les valeurs VM et V mais de ces valeurs m elles-mêmes. Par ailleurs, il est bien evident que l'invention n'est pas limitee à l'adaptation de signaux vidéo et pourrait s'appliquer à d'autres types de signaux. REVENDICATIONS 1/ Procédé pour adapter un signal analogique S en vue de son codage numérique dans un codeur fonctionnant par codage de l'amplitude dséckantillons d'un signal incident à coder et ayant une plage de codage P, caractérisé en ce qu'il consiste - à placer, en amont dudit codeur, un circuit d'amplification à gain de valeur variable conmandable, muni d'un moyen pour produire un signal continu constant de décalage de valeur variable commandable, - à effectuer une determination de la plage de variation d'amplitude dVun signal de test ayant des caractéristiques d'amplitude similaires à celles dudit signal analogique S, - à elaborer pour ledit circuit d'amplification, en fonction du résultat de cette détermination, une commande de gain et une commande de signal constant de décalage correspondant respectivement à une valeur de gain et une valeur de signal de décalage telles que la plage de variation d'amplitude du signal de test, amplifiée de cette valeur de gain et décalée de cette valeur de décalage, coïncide approximativement avec la plage de codage P du codeur, - et à appliquer ensuite ledit signal analogique S au circuit d'anplification commandé par les commandes ainsi élaborées et délivrant alors un signal qui est adapté audit codeur, 2/ Procédé selon la revendication 1, caractérisé en ce que ladite détermination de la plage de variation d'amplitude du signal de test s'effectue par une détection des valeurs extrêmes de ce signal de test, 3/ Procédé selon la revendication 2, caractérisé en ce que, le signai analogique S ayant une plage maximale de variation d'amplitude inclusedans la plage de codage P du codeur, les valeurs extrêmes du signal de test sont déterminées de façon numérique à partir du signal de test codé dans ledit codeur. 4/ Dispositif pour adapter un signal analogique S engendré par une source dorée en vue de son codage numérique dans un codeur piloté par un signal d'horloge d'échantillonnage He et fonctionnant par codage de l'anplitude d'échantillons d'un signal incident à coder, ledit codeur ayant une plage de codage P, caractérisé en ce qu'il comporte - un circuit d'amplification à gain de valeur variable ccmandée par une ccamande c, muni d'un moyen pour produire un signal continu constant de décalage de valeur variable commandée par une commande d, ledit circuit d'amplification étant placé en anont du codeur, - un moyen connecté à ladite source pour délivrer au cours d'une séquence de test déclenchée à partir d'une commande externe et dont la durée est définie par des signaux de début et de fin de test un signal analogique de test ayant des caractéristiques d'amplitude similaires à celles du signal S, - un ensemble de commande dudit circuit d'amplification, recevant ledit signal de test accompagné des signaux de début et de fin de test et comportant un premier sous-ensemble de détection de valeur maximale du signal de test déterminant une valeur maximale VM' un second sous-ensemble de détection de valeur minimale du signal de test déterminant une valeur minimale Vm, un troisième sous-ensemble connecte au premier et au second sous-ensemble pour déterminer à partir des valeurs VM et Vm une commande de gain c et de commande de signal de décalage d correspondant respectivement à une valeur de gain et une valeur de signal de décalage telles que la plage d'amplitude délimitée par les valeurs VM et Vm, amplifiée de cette valeur de gain et décalée de cette valeur de décalage, colncide approximativement avec la plage de codage P, et un quatrieme sous-ensemble pour appliquer et maintenir en coninande dudit circuit d' amplification les commandes c et d ainsi déterminées, - et un moyen pour appliquer le signal S en entrée dudit circuit d'amplification ainsi commandé, une fois la séquence de test terminée, ce dernier délivrant en réponse un signal adapté qui est envoyé vers le codeur 5/ Dispositif selon la revendication 4, caractérisé en chaque, le signal S ayant une plage maximale de variation d'amplitude inclusedan5 la plage de codage P, le signal de test est appliqué à travers ledit codeur à l'ensemble de commande dans lequel le premier et le second sous-ensemble de détection sont de type numérique et déterminent les valeurs VM et V sous forme de valeur codées m VM et vm, respectivement, à partir des échantillons codés du signal de test, 6/ Dispositif selon la revendication 5, caractérisé en ce que ledit signal de test traverse ledit circuit d'amplification avant d'être appliqué audit codeur, ledit quatrième sous-ensemble de l'ensemble de commande étant muni d'un moyen piloté par les signaux de début et de fin de test pour appliquer audit circuit d'amplification, pendant toute la durée de la séquence de test, une commande c correspondant à une valeur de gain égale à I et une canmande d correspondant à une valeur de décalage égale à zéro. 7/ Dispositif selon la revendication 6, caractérisé en ce que ledit moyen délivrant le signal de test est constitué par la source elle-mbe qui délivre successivement le signal de test puis le signal S sur une même sortie, cette dernière étant connectée à ventrée dudit circuit d'amplification. 8/ Dispositif selon la revendication 7, caractérisé en ce que le signal de test est identique au signal S qui est ainsi délivre successivenent deux fois par la source. 9/ Dispositif selon l'une des revendications 5 à 8, caractérisé en ce que, ledit signal S étant un signal en tension et ladite plage de codage P s'étendant entre une valeur de tension nulle et une valeur de tension positive V, ledit circuit d'amplification comporte un premier amplificateur opérationnel monté en amplificateur de différence recevant sur une prière entrée le signal appliqué en entrée dudit circuit amplificateur pour lui appliquer un gain de valeur -1 et sur une seconde entrée une tension constante de référence pour lui appliquer un premier gain de valeur variable commandée a partir de la commande d détermines dans ledit troisième sous-ensemble en fonction de la seule valeur codée v de façon que le produit de la valeur correspondante dudit premier gain par la valeur de la tension de référence soit appraximativement égal à la valeur Vm' et un second amplificateur opérationnel monté en amplificateur de signal pour amplifier le signal de sortie dudit premier amplificateur d'un second gain de valeur variable commandée à partir de la commande c déterminée dans ledit troisième sous-ensemble en fonction des valeurs codees vM et vm de façon que le produit de la valeur correspondante dudit second gain par la différence VM - V1 soit approximativement égal à -V. 10/ Dispositif selon la revendication 9, caractérisé en ce que la valeur dudit premier gain est fonction de la sélection d'une résistance parmi un ensemble de m résistances par un commutateur à m positions pour les m résistances respec tivement, commandé par la commande d, et la valeur dudit second gain est fonction de la sélection d'une résistance parmi un ensemble de n résistances par un commutateur à n positions pour les n résistances respectivement, commandé par la commande c, les canniandes c et d étant déterminées de façon numérique, en fonction des valeurs codées v et vm, par ledit troisième sous-ensemble. 11/ Dispositif selon la revendication 10, caractérisé en ce que ledit troisième sous-ensemble est constitué par une mémoire morte programmée. 12/ Dispositif selon l'une des revendications 5 à 11, caractérisé en ce codeur étant linéaire, ledit premier sous-ensemble comporte une mémoire numériques un comparateur numérique pour comparer la valeur des échantillons codés successifs: du signal de test avec une valeur numérique variable inscrite dans la mémoire, et un moyen relie au comparateur et piloté par le signal d'échantillonnage Ho pour incrémenter d'une unité la valeur inscrite dans la mémoire chaque fois que la valeur d'un échantillon lui est supérieure, la mémoire étant chargée initialeme par la valeur du premier échantillon codé du signal de test et contenant ainsi à la fin de la séquence de test ladite valeur VN. 13/ Dispositif selon la revendication 12, caractérisé en ce que ladite mémoire est constituée par un compteur, et ledit moyen pour incrémenter applique une impulsion de comptage à ce compteur chaque fois que la valeur d'un échantillon du signal de test est supérieure à la valeur contenue dans ledit compteur. 14/ Dispositif selon l'une des revendications 5 à 13, caractérisé en ce que, le codeur étant linéaire, ledit second sous-ensemble comporte une mémoire numérique, un comparateur numérique pour comparer la valeur des échantillons codés successifs du signal de test avec une valeur numérique variable inscrite dans la mémoire de ce second sous-ensemble, et un moyen relié au comparateur de ce second sous-ensemble et piloté par le signal d'échantillonnage 11e pour décrémenter d'une unité le valeur inscrite dans la mémoire de ce second sous-ensemble chaque fois que la valeur d'un échantillon lui est inférieure, cette dernière mémoire étant chargée initialement par la valeur du premier échantillon codé du signal de test et contenant ainsi à la fin de la séquence de test ladite valeur Vm. 15/Dispositif selon la revendication 14, caractérisé en ce que ladite mémoire du second sous-ensemble est constituée par un décompteur, et ledit moyen pour décrémenter applique une impulsion de décomptage à ce déccmpteur chaque fois que la valeur d'un échantillon du signal de test est inférieure à la valeur contenue dans ledit décompteur.