FR 2335054 A1 19770708 FR 7537656 A 19751209 la présente invention concerne un dispositif semiconducteur à structure plane multicouche dont la région superficielle est constituée par une couche épitaxiale à travers laquelle est aménagée au moins une zone de type de conductivité opposé atteignant la couche épitxiale de la région sous-jacente. On sait que dans les tranaistors bipolaires classiques, émetteur doit avoir une concentration d'impuretés beaucoup plus forte que celle de la base, Mais des transistors connus présentent au contraire une structure particulière à faible concentration d'émetteur dite BEC ( de l'anglais Low Emitter Concentration) selon laquelle émetteur a une concentration d'impuretés de dopage très faible et ne comporte qutune zone superficielle à forte concentration, où est pris le contact dlémetteur. Ltémet- teur de ces transistors à faible concentration d'émetteur est constitué par une couche épitaxiale qui doit cotre traversée par au moins une zone de contact de base de type de conductivité opposé. Cette structure présente ltinconvénient de comporter des zones diffusées de grande profondeur nécessaires pour atteindre la base à travers la totalité de la couche épitaxiale superficielleO les zones diffusées de grande profondeur nécessitent de longues durées et/ou des températures élevées qui sont préjudi- ciables à l'ensemble du dispositlf;; de plus, les zones diffusées de grande profondeur ont, au point où elles atteignent la base, des concentrations assez faibles qui augmentent la résistance de base, et qui sont plus difficiles à maîtriser0 Il est à noter que le terme de zone diffusée s1 applique à une zone obtenue par diffusion d'impuretés de dopage à partir d'une phase vapeur, ou dtun dépot de prediftusion, ou d'ions implantés, ou selon toute autre technique. D'autre part les prises de contact sur un cristal semiconducteur, notamment le contact de la région émetteur d'un transistor, celui où le courant a la plus forte densité, doivent ventre équipotentielles et de résistance minimale, et assurer une bonne répartition au courant et de la chaleur en meme temps qutune bonne dissipation Ces conditions ne peuvent autre que difficilement satisfaites au moyen de simples couches minces métalliques sur lesquelles sont fixés des conducteurs L'invention a notamment pour but de pallier les inconvénients des transistors précités et de réaliser un dispositif dont la région superficielle et la région sous-jacente sont épitaxiales et qui présente des prises de contact améliorées en vue de traiter des puissances relativement élevées. Selon l'invention, le dispositif semiconducteur à structure plane multicouche dont la région superficielle est constituée par une couche épitaxiale dans laquelle est ménagée au moins une zone de type de conductivité opposé atteignant la couche épitaxiale de la région sous-jacente, est remarquable principalement en ce que le contact de ladite région sous-jacente est constitué par une configuration de traces conductrices appliquées sur le fond de gorges creusées à travers la couche épitaxiale superficielle, des zones diffusées atteignant la couche épitaxiale de la région sous-jacente, de meme type de conductivité que cette dernière et à forte concentration d'impuretés de dopage,consti- tuant au moins le fond desdites gorges, et une configuration de plages métalliques étant appliquée sur des zones de la région superfIcielle affleurant à la surface du cristal. Ainsi, selon l'invention, une zone de larégion superficielle affleure à la surface plane du dispositif à un niveau plus élevé qu'une zone de type de conductivité opposé atteignant la région sous-jacente; la surface du dispositif présente une partie en creux où affleure une zone de la région sous-jacente, et une partie à un niveau supérieur où affleure une zone de la région superficielle, ce. qui permet de fixer, pour la connexion de la région superficielle un corps conducteur à surface plane et rigide, ou meme massif, sur toute la surface supérieure plane du dispositif; ce corps conducteur servant également de dissipateur thermique, la tenue du dispositif est améliorée, notamment la tenue d'un transistor au second claquage, dans le cas où le dispositif est un transistor dont la région superficielle est l'émetteur et la région sous-jacente constitue la base. D'autre part, l'opération de diffusion nécessaire pour former les zones diffusées qui doivent attendre la région sousjacente à travers la couche épitaxiale superficielle peut autre de courte durée0 En outre, avec la structure ci-dessus le montage du cristal est simple, la réalisation et le positionnement du corps conducteur ne nécessitant pas une grande précision. Dans la plupart des cas la région superficielle est l'émetteur d'un transistor et la région sous-jacente est la base; de préférence, une zone diffusée portant le contact de base, et une zone superficielle d'émetteur sur laquelle est prise le contact d'émetteur, sont en forme de peignes imbriqués l'un dans l'autre. En variante, le transistor comporte plusieurs zones superficielles d1 émetteur, et présente ainsi une structure multicellulaire.La différence des niveaux où affleurent d'une part, une zone diffusée de base, et d'autre part, une zone d'émetteur, permet de disposer des prises de contacts de base et d'émetteur soit interdigitées en forme de peignes imbriqués, soit selon la structure multicellulaire, et d'utiliser, pour la connexion d'émetteur, une languette ou une plaquette métallique, de grande surface et de forte épaisseur, que lton fixe sur les contacts d'émetteur au niveau supérieur, et qui assure une bonne répartition du courant et de la chaleur; le contact émetteur est équipotentiel et la dissipatioh est meilleure qu'avec de simples dépôts métalliques en coucne mince. Dans le cas de telles connexions interdigitées ou multicellulaires à des niveaux différents pour la base et la région superficielle, 1'épaisseur de la couche épitaxiale superficielle et la profondeur des parties en creux sont prévues avec une différence de niveau suffisante pour éviter tout risque de courtcircuit, par exemple la différence de niveau est au moins égale à 10 micromètres. Le corps conducteur à surface plane et rigide fixé sur les plages métalliques superficielles peut autre soudé sur ces plages au besoin avec interposition d'w métal de liaison. En variante, le corps conducteur est fixé par pression, par exemple au moyen d'un ressort de pression. De préférence, la zone diffusée dans le fond d'une gorge est également diffusée dans les flancs de cette gorge, la jonction émetteulcbase affleurant ainsi à la surface supérieure du dispositif où elle est passivée avec 11 ensemble de cette surface. Avantageusement, le transistor est du type mésa dans lequel la région superficielle est l'émetteur et la jonction épitaxiale base-collecteur affleure latéralement sur les flancs d'un mésa, ce qui est obtenu par exemple par un décapage profond suivi d'une passivation. La présente invention concerne également un procédé de réalisation d'un dispositif et en particulier d'un transistor du type décrit ci-dessuse Selon ce procédé, une plaquette de matériau monocristallin semiconducteur d'un premier type de conductivité à forte concentration d'impuretés de dopage, est recouverte sur une face de couches successives épitaxiales, dont au moins une première couche dudit premier type de conductivité, à faible concentration, une deuxième couche de type de conductivité opposé à faible concentration et une troisième-couche du premier type de conductivité à concentration du mtme ordre de grandeur que la précédente, après quoi une diffusion localisée peu profonde à forte concentration d'impuretés de dopage du premier type est éventuellement effectuée pour former une zone de contact de région superficielle, puis on effectue un décapage localisé, hors de la précédente diffusion, de profondeur de l'ordre de l'épaisseur de la troisième couche, puis une diffusion à forte concentration d'impuretés de dopage dudit type opposé est effectuée selon la meme localisation que le décapage précédent, pour la prise de contact de la région sousjacente, et après formation de mésas et passivation, des couches minces métalliques de prise de contact sont déposées localement sur les régions diffusées et sur le substrat; une plaquette métallique est ensuite fixée sur la couche mince métallique de prise de contact de la région superficielle. La profondeur du décapage est fonction de l'épaisseur de la troisième couche épitaxiale déposée, la condition déterminante de cette profondeur étant qu'une zone diffusée de contact de la région sous-jacente à forte concentration de dopant atteigne effectivement la seconde couche épitaxiale. Avantageusement, lorsqu'un transistor doit autre protégé contre les surtensions accidentelles, la profondeur de décapage et la profondeur de diffusion sont déterminées de façon que la distance entre une zone diffusée de base et le substrat à forte concentration entrathe une tension de claquage inférieure à la tension maximale admissible pour le transistor, selon le procédé décrit dans la demande de brevet français Na 75 37 657 déposée simultanément avec la présente- demande, au nom de la Demanderesse sous le titre : Dispositif semiconducteur intégré comportant une diode de protection contre les surtensions". Avantageusement le masque de décapage est utilisé également pour la diffusion de la zone de contact de la région sousjacente* Par exemple, après oxydation, on dispose un masque de décapage qui, après l'opération de décapage localisé de l'oxyde et du matériau de ladite couche, permet à l'oxyde restant de servir de masque pour la diffusion de la zone de contact de la région sous-jacente les trois couches épitaxiales, par exemple de collecteur, de base et d'émetteur peuvent autre déposées au cours d'une meme opération d'épitaxie au cours de laquelle on peut faire varier les débits des différents moyens d'apport de dopant. L'invention est applicable aux dispositifs semiconducteurs et en particulier aux transistors, principalement de forte puissance, et aux dispositifs monolithiques comprenant entre autre un transistor de puissance, par exemple les ensembles de transistors PNP/RPN, les dispositifs DARIINGDQG, les dispositifs push-pull et autres. La description qui va suivre en regard des dessins annexés fera bien comprendre comment l'invention peut être réalIsée. La figure 1 est une coupe schématique d'un transistor. La figure 2 est une coupe schématique d'un transistor dans une variante de réalisation. La figure 3 est une coupe schématique d'un mode de connexion interdigité d'un transistor selon l'invention. les figures 4a à 4i représentent, en coupe partielle et schématique, les différentes étapes de la fabrication d'un transistor selon l'invention. La figure 5 est une vue en plan d'un transistor à contacts de base et d'émetteur interdigitése le transistor de type RPU représenté sur la figure 1 comporte un substrat 1 de type de conductivité N sur lequel sont superposées une première couche épitaxiale 2 de type N, le substrat 1 et la couche 2 constituant le collecteur du transistor, une deuxième couche épitaxiale 3 de type P constituant la base, et une troisième couche épitaxiale 4 de type N constituant l'émetteur. Un ou plusieurs évidements 5 sont ménagés dans la couche 4 aux emplacements des contacts pour la région de base, le fond de ces évidements étant plan, et une ou plusieurs régions peu profondes, de type P+ atteignant la couche 3 sont diffusées pour servir de zone de contact pour la région de base. Ces zones sont diffusées soit dans le fond des évidements comme montré en 6a, soit dans le fond et les flancs des évidements comme montré en 6b. Des dépôts métalliques 8, 9, et 10 permettent de prendre un contact sur la base, émetteur et le collecteur du transistor respectivement. Il va de soi que selon les techniques habituelles, le transistor est muni d'une couche d'oxyde de passivation et d > iso- lement 7, en dehors des prises de contact des connexions. Une plaquette métallique épaisse 11 est soudée sur les dépits métalliques 9. Le transistor représenté sur la figure 2 comporte un substrat 21 de type de conductivité P+ sur lequel sont superposées une première couche épitaxiale 22 de type P qui, avec le substrat 21 constitue le collecteur du transistor, une deuxième couche épitaxiale 23 de type N constituant la base, et une troisième couche épitaxiale 24 de type P constituant l'émetteur. La face supérieure du transistor présente une partie annulaire en creux 25, dont le fond est sensiblement au niveau supérieur de la deuxième couche 23. Dans le fond et les parois de la partie en creux 25, est diffusée une région 26 peu profonde de type N+ qui forme avec la couche 23 une jonction N/N+ et constitue une zone de contact de base.A la surface de la couche 24 est diffusée une région peu profonde 27 de type r qui forme avec cette couche 24 une jonction P+/r et sert en même temps de zone de contact d'émetteur. Le contact de collecteur est pris au moyen d'un dépôt métallique 30 sur le substrat 21, celui de base est pris au moyen d'un dépit métallique 28 au fond de la partie en creux 25, et celui d'émetteur au moyen d'un dépôt métallique 29, sur lequel est appliqué un bloc de métal bon conducteur 31. La connexion de base est constituée par un fil 32 soudé sur le contact 28 à l'endroit d'une fenêtre ouverte dans la couche d'oxyde de protection 33. La-structure du transistor de la figure 2, où les contacts de base sont pris au fond des parties en creux, au niveau de la couche de base, se prête à la réalisation de transistors à contacts interdigités , dont un exemple est donné en vue partielle sur la figure 3 Ce transistor comporte, comme le précédent, un substrat 41 et trois couches épitaxiales superposées de types de conductivité alternés 42, 43 et 44, une région diffusée à forte concentration d'impuretés de dopage pour la zone de contact de base 46 et une autre de type opposé pour la zone de contact d'émetteur 47. Des dépits métalliques sont prévus en 50 sur le substrat 41 pour le contact de collecteur, en 49 sur la zone 47 pour le contact d'émetteur et en 48 au fond de la partie en creux 45 pour le contact de base. La connexion de sortie de 1' émetteur est constituée par une plaquette rigide 51, qui peut autre épaisse et présenter une très bonne conductibilité thermique. La vue en plan de la figure 5 montre un exemple de Mocali- sation des contacts interdigités de base et d'émetteur d'un transistor du type décrit en regard de la coupe partielle de la figure 3. La surface du transistor vue en plan en 56 est partagée en deux parties : une partie à un niveau supérieur où est situé le contact d1 émetteur 49 et une partie à un niveau inférieur où est situé le contact de base 48. Entre ces deux contacts une zone isolante 54 correspond au flanc des gorges 45, et autour du contact de base 48, une zone isolante 55 correspond au flanc et au fond de la gorge limitant le transistor. La surface du transistor est recouverte d'une couche d1oxy- de de protection, à l'exception du contact d'émetteur 49 et d'une fenêtre 53 laissant accessible une zone de contact de base 57. Sur cette zone 57, on soude une languette de connexion 52 et sur le contact d'émetteur 49 on soude une plaquette épaisse de bonne planéité et de grande surface 51. On donne ci-après le procédé de réalisation d'un transistor mésa de type NPN de puissance, choisi à titre d'exemple avantageux d'application de l'invention. Un substrat 61 de silicium mono cristallin, de type de conductivité N+ présentant une résistivité de l'ordre de 10 m#cm, dont l'épaisseur est suffisante pour lui assurer une rigidité mécanique permettant les manipulations, est préparée en surface pour un dépit épitaxique, selon les techniques habituelles (fig.4a). Une première couche de silicium 62 est déposée sur le substrat 61, par épitaxie en phase vapeur, avec un dopage à l'arsenic à raison de 1015 atomes/cm3 lui donnant une résistivité de l'ordre de 5#icm. Après dépit d'une épaisseur de-15 P m (fig. 4b) l'opération d'épitaxie est poursuivie avec un apport de bore et une seconde couche 63 est déposée sur la couche 62, avec un dopage de bore de l'ordre de 1,2 x 1015 atomes/cm3 lui donnant une résistivité de l'ordre de 8Qcm. Après dépit d'une épaisseur de l'ordre de 20/um (fige 4c) l'opération d'épitaxie est poursuivie avec un apport d'arsenic et la troisième couche 64 est déposée sur la couche 63 (fig. 4d) avec un dopage de l'ordre de 1015 atomes/cm3, en lui donnant une résistivité de 4Q cmn L'épaisseur de cette dernière couche déposée 64 est de 12zone La surface de la plaquette est ensuite oxydée selon les techniques habituelles en formatIon de masque de diffusion, puis on dépose un masque 66 d'une laque photosensible permettant la gravure de fenêtre dans l'oxyde, suivie de la diffusion localisée selon l'implantation des contacts d'émetteur, des zones 68 de type N+ à forte concentration de phosphore, affleurant à la surface de la couche 64 et ayant une profondeur de 8yam ( figO4e)0 l'opération suivante est un dépit de masque 75 d'une laque photosensible permettant le décapage, localisé selon 1' implanta- tion des contacts de base, de l'oxyde et du silicium sous-jacent. Le décapage, effectué par exemple au moyen de solutions fluorhydriques et de solutions fluonitriques, ou par projection d'un plasma adéquat est pourvuisi jusqu'à former des parties en creux 65 d'une profondeur de 10 m au moins ( fig. 4f)0 L'oxyde restant en surface sert de masque pour l'opération suivante qui est le dépit et la diffusion de bore, de façon à obtenir à l'issue des différentes opérations thermiques, une très forte concentration de bore dans les zones 67 de type P+ sur une profondeur de 4jum ( figo 4g), tout en amenant la profondeur des zones 68 à environ 10 Le substrat habituellement utilisé pour une fabrication de transistors est une plaquette dont la surface est susceptible de comprendre un certain nombre de transistors identiques, réalisés simultanément. les limites entre les transistors sont marquées par des gorges 72 creusées par décapage jusqu'au substrat et les surfaces latérales des gorges ainsi que les surfaces des zones de contact de base et la face supérieure de la plaquette sont ensuite passivées par une oxydation 73 (fig. 4h). les ouvertures de contacts sont pratiquées dans la couche d'oxyde de passivation, pour les contacts de base et d'émetteur et on effectue le dépôt d'une couche mince métallique par exemple d'aluminium qui est localisée en 68 pour constituer les prises de contact d'émetteur, et en 70 pour constituer les prises de contact de base. Un contact de collecteur 71 est déposé sur la face opposée du substrat. les transistors d'une mee plaquette sont ensuite séparés les uns des autres par des cassures le long des lignes de fond de gorges ( Fig. 41). La connexion de sortie de l'émetteur peut autre constituée par une plaquette de cuivre 76 soudée à l'étain sur la métallisation 74 suri, dans ce but, est par exemple un dépôt composé en vue de la soudure, d'aluminium, puis de nickel, puis d'or;ou d'alusinium, puis de titane, puis d'argent. Pour protéger la surface du dispositif lors de la soudure de la plaquette, une couche d'oxyde peut etre préalablement déposée sur le fond et les flancs des gorges. - REVENDICATIONS- 1.- Dispositif semiconducteur à structure plane multicouche dont la région superficielle est constituée par une couche plane épitaxiale à travers laquelle est ménagée au moins une zone de type de conductivité opposé atteignant la couche épitaxiale de la région sous-jacente, caractérisé en ce que le contact de ladite région sous-jacente est constitué par une configuration de traces conductrices appliquées sur le fond de gorges creusées, à travers la couche épitaxiale superficielle, des zones diffusées atteignant la couche épitaxiale de la région sous-jacente, de meme type de conductivité que cette dernière et à forte concentration d'impuretés de dopage constituant au moins le fond desdites gorges, et une configuration de plages métalliques étant appliquée sur des zones de la région superficielle affleurant à la surface du cristal. 2.- Dispositif selon la revendication 1, caractérisé en ce qutun corps à surface plane et rigide est fixé sur ladite configuration de plates métalliques appliquées sur les zones superficielles affleurant la surface supérieure du cristal. 3.- Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que les zones diffusées atteignant la région sousjacente constituent le fond et les flancs desdites gorges. 40- Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que la différence de niveau entre le contact de la région sous-jacente et le contact de la région superficielle est au moins égale à 10 micromètres. 5.- Dispositif selon l'une des revendications 1 à 4, caractérisé en ce que ledit corps conducteur est soudé sur le contact superficiel avec interposition d'un métal de liaison. 6.- Dispositif selon l'une des revendications 1 à 4, caractérisé en ce que ledit corps conducteur est appliqué sur le contact superficiel par pression élastique. 7.- Transistor selon l'une des revendications 1 à 52 caractérisé en ce que le contact de base et le contact de la région superficielle ont des zones imbrifTuées l'une dans l'autre, la zone du contact de base étant à un niveau inférieur à celui de la zone du contact de la région superficielle. 8.- Transistor selon l'une des revendications 1 à 7, caractérisé en ce qu'un conducteur est soudé sur le contact de base à l'endroit d'une fenêtre ouverte dans une couche isolante protégeant la surface du transistor à l'exception du contact de la région superficielle. 9.- Transistor selon l'une des revendications 1 à 8, caractérisé en ce que la distance minimale entre une zone de contact de base et une zone à forte concentration de la région de collecteur sous-jacente à la région de base, détermine une tension de claquage inférieure à la tension de claquage du transistor en l'absence d'une telle protection. 10.- Procédé de réalisation d'un dispositif conforme à l'une des revendications 1 à 9, caractérisé en ce que, après dépôt, sur un substrat de matériau monocristallin semiconducteur d'un premier type de conductivité et de faible résistivité, de trois couches épitaxiales successives de types de conductivité alternés, une première couche dudit premier type de conductivité, une deuxième couche de type de conductivité opposé et une troisième couche du premier type de conductivité, les trois couches ayant une visible concentration d'impuretés de dopage,-on effectue un décapage localisé de profondeur de l'ordre de l'épaisseur de la troisième couche, puis une diffusion à forte concentration dtim- puretés de dopage donnant le type opposé de conduetivité est effectuée selon la meme localisation que le décapage précédent et, après passivation, des couches minces métalliques sont déposées localement sur le fond des gorges, sur la surface du dispositif et sur la face opposée du substrat. 11. - Procédé selon la revendication 10, caractérisé en ce qu'on utilise l'oxyde restant après le décapage localisé, comme masque pour la diffusion des zones diffusées dans les gorges, 12.- Procédé de réalisation dtwl transistor, selon ltune des revendications 10 et 11, caractérisé en ce que, après dépit, sur ledit substrat de matériau mono cri stallin semiconducteur desdites trois couches étitaxiales successives de types de conductivité alternés, on effectue une diffusion localisée peu profonde, à forte concentration, d'impureté donnant ledit premier type de conductivité, puis on effectue ledit décapage localisé hors de la précédente diffusion, puis une diffusion à forte concentration dtimpuretés de dopage donnant le tvpe opposé de conductivité est effectuée dans les flancs et le fond des gorges produites par le décapage précédent et, après formation de sas et passivation, des couches minces métalliques sont déposées localement sur le fond des gorges, sur la surface des zones diffusées peu profondes et sur la face opposée du substrat 13.- Procédé de réalisation d'un transistor selon l'une des revendications 10 à 12, caractérisé en ce que les pro-fondeurs de décapage et de diffusion à forte concentration d'imouretés de dopage donnant le type opposé de conductivité sont déterminées pour que la distance minimale entre une zone diffusée et ledit substrat détermine une tension de claquage inférieure à la tension maximale admissible pour le transistor.