FR 2352403 A1 19771216 FR 7615224 A 19760520 L'invention concerne un circuit intégré rapide. On connait des circuits semi-conducteurs intégrés, logiques ou analogiques, comportant un grand nombre de composants, notamment de transistors, et capables de fonctionner a des fréquences supérieures à I fafz. La fréquence maximale de fonctionnement de ces circuits est limitee par celle des transistors qu'ils comportent. De nombreuses recherches tendent à augmenter encore cette fréquence. Une technique connue de fabrication de tels circuits est décrite dans le rapport final établi pour la DGRST par M. de Brebisson (RTC Caen) sous le numéro de contrat 72 70 425 titre 'taude d'un procédé d'isolement permettant d'améliorer la vitesse et la densité des composants de circuits intégrés, orienté vers la technologie ECL). Selon cette technique les connexions électriques des diverses couches semi-conductrices avec les circuits extérieurs sont assurées par des couches métalliques déposes sur la face supérieure de la plaquette, sauf en ce qui concerne le substrat qui est connecte par l'intermédiaire d'une couche métallique déposée sur la face inférieure de la plaquette. Un circuit intégré réalisé selon cette technique, comporte les éléments suivants - une plaquette semi-conductrice constituée de silicium monocristallin, - dans l'épaisseur de la plaquette un substrat de type P occupant toute la surface de la plaquette, - des moyens de connexion électrique pour le substrat, - dans l'épaisseur de la plaquette et sur le substrat plusieurs caissons occupant chacun une portion de la surface de la plaquette. Ces caissons sont séparés les uns des autres par des murs isolants s'étendant chacun à partir de la face supérieure de la plaquette jusqu'au substrat. Ces murs sont constitués d'oxyde de silicium et comportent dans leur masse des charges électriques positives fixes.Ces charges sont gênantes car elles attirent les porteurs de charges négatives du substrat ce qui peut aboutir à une inversion de son type établissant un court-circuit entre deux caissons voisins, - dans chacun des caissons devant comporter un transistor, et inimédiatement sur le substrat, une couche appelée "semelle enterrée" et présentant un fort dopage de type N+.Cette semelle enterrée, localisée dans le caisson, sert à assurer en son sein une connection électrique de faible résistance entre les diverses parties de la surface du caisson tout en créant une jonction semiconductrice susceptible d'isoler la semelle par rapport au substrat lorsqu'elle est polarisée en inverse, - un collecteur a faible dopage du type P ou Ne Ce collecteur occupe une première partie de la surface du caisson séparée d'une deuxième partie de cette surface par un mur auxiliaire pénétrant, à partir de la face supérieure de la plaquette, jusqu a la semelle enterrée ; ce collecteur est disposé immédiatement sur la semelle enterrée.Dans le cas ou il est de type P, il forme avec la semelle une jonction semi-conductrice qui lorsqu'elle est polarisée en inverse crée un champ électrique de collection s'étendant sensiblement sur toute ltepaisseur de ce l'collecteur inverse". Dans le cas ou le collecteur est de type N le champ de collection est crée de manière classique à l'aide de la jonction collecteur-base, - dans la deuxième partie de la surface du caisson des moyens de connexion électrique pour la semelle enterrée, - dans la première partie de la surface du caisson une base formée par une couche de type P disposée immédiatement sur le collecteur, - des moyens de connexion électrique pour la base, - dans la première partie de la surface du caisson une couche à fort dopage de type N formant émetteur et disposée immédiatement sur la couche de base, - des moyens de connexion électrique pour la couche d'émetteur, de manière à permettre de polariser en direct la jonction émetteur-base et a injecter ainsi dans la couche de base des porteurs minoritaires pouvant diffuser à travers cette couche de base jusqu a atteindre le champ electrique de collection. Parmi les circuits intégrés qui viennent d'être decrits on a réalisé en premier ceux qui comportent un collecteur classique, c' est-à-dire de type N, puisque les transistors rapides sont choisis du type NPN en raison de la plus grande mobilite des porteurs de charges négatives. Ils prtsentaient cependant l'inconvénient suivant : juste au dessous du mur de séparation entre deux caissons voisins, il existe une zone de substrat P qui est située entre les semelles enterrées N+ de ces deux caissons. La charge positive contenue dans l'oxyde constituant le mur repousse hors de cette zone les porteurs positifs mobiles du substrat. Il en résulte, pour les porteurs négatifs des semelles enterrées, la possibilité de traverser cette zone et de detruire ainsi l'isolement nécessaire entre ces semelles.En pratique, on évite cette destruction de l'isolement en renforçant le dopage du substrat. Mais il en résulte une augmentation de la capacité parasite entre le substrat et les semelles enterrées, ##est-à-dire une diminution de la rapidité du transistor. C'est pourquoi lorsqu'on a réalisé ensuite des circuits intégrés a "collecteur inversé", il a été indiqué qu'ils présentaient l'avantage suivant Lors de la formation du mur d'isolement entre caissons, le fait que ce mur soit au contact d'une couche etendue de base de type P diminuerait sa charge positive, ce qui amoindrirait un peu l'importance de l'inconvénient précédemment décrit. Par ailleurs on doit remarquer que les charges positives des murs d'oxyde perturbent la distribution du champ électrique dans un collecteur inversé de type P. Si l'on veut éviter cet inconvénient en augmentant le dopage de ce collecteur, on accroit sa capacité parasite par rapport à la semelle enterrée, ce qui diminue la rapidité du transistor. Dans ces conditions il existe un intérêt important à améliorer encore la rapidité des transistors à collecteurs inversés formés dans certains caissons des circuits intégrés rapides. Il semble cependant que ces transistors présentent, par rapport aux transistors à collecteur classique, l'avantage important que leur rapidité ne diminue pas lorsque le courant qu'ils doivent coemander devient important, par exemple lorsqu'il passe de 10 3 à io#2 ampères. La présente invention a pour but la réalisation d'un circuit intégré rapide dont les transistors présentent une rapidité de fonctionnement accrue. Elle a pour objet un circuit intégré rapide comportant - une plaquette semi-conductrice constituée de silicium monocristallin, - dans l'épaisseur de la plaquette un substrat d'un premier type de conductivité occupant toute la surface de la plaquette, - des moyens de connexion électrique pour le substrat, - dans l'epaisseur de la plaquette et sur ledit substrat plusieurs caissons occupant chacun une portion de la surface de la plaquette, ces caissons étant séparés les uns des autres par des murs isolants s'étendant chacun à partir de la face supérieure de la plaquette jusqu au substrat, ces murs étant constitués d'oxyde de silicium comportant des charges électriques parasites positives fixes propres à repousser les porteurs de charges positives susceptibles de se déplacer dans le matériau semi-conducteur voisin, - dans au moins un caisson, et immédiatement sur le substrat, une "semelle enterrée" à fort dopage d'un deuxième type de conductivité opposé au premier, cette semelle enterrée occupant toute la surface du caisson, de façon à assurer en son sein une connection électrique de faible résistance entre les diverses parties de la surface du caisson, tout en créant une jonction semiconductrice susceptible d'isoler cette semelle par rapport au substrat lorsqu'elle est polarisée en inverse, - un collecteur inversé a faible dopage du premier type de conductivité, ce collecteur inversé occupant une première partie de la surface dudit caisson séparée d'une deuxième partie de cette surface par un mur auxiliaire pénétrant à partir de la face supérieure plaquette, jusqu'à la semelle enterrée, ce collecteur inversé étant disposé immédiatement sur la semelle enterrée de manière à former avec cette semelle une jonction semi-conductrice qui lorsqu'elle est polarisée en inverse crée un champ électrique de collection s'étendant sensiblement sur toute l'épaisseur de ce collecteur inversé, - dans la deuxième partie de la surface du caisson des moyens de connexion électrique pour la semelle enterrée, - dans la première partie de la surface du caisson une couche de base du premier type de conductivité disposée immédiatement sur le collecteur inversé, - des moyens de connexion électrique pour la couche de base, - dans la première partie de la surface du caisson une couche d'émetteur à fort dopage du deuxième type de conductivite disposé immédiatement sur la couche de base, - des moyens de connection électrique pour la couche d'émetteur de manière à permettre de polariser en direct la jonction émetteur-base et à injecter ainsi dans la couche de base des porteurs minoritaires pouvant diffuser dans cette couche de base jusqu atteindre ledit champ électrique de collection, caractérisé par le fait que lesdits premier et deuxième types de conductivité sont les types N et P respectivement, c'est-à-dire que l'émetteur est choisi du type P, la base du type N, le "collecteur inverse" du type N, la semelle enterrée du type P, et le substrat de type N, de manière à éviter l'action parasite des charges positives des murs d'oxyde dans le substrat et le "collecteur inverse', les concentrations de dopage de type N dans le substrat et le "collecteur inverse1, étant choisies suffisament basses pour que le transistor ainsi réalisé soit plus rapide qu'un autre transistor rapide présentant la même structure mais avec des types de conductivité opposes. Les inventeurs ont en effet découvert que la diminution de rapidite due au choix selon l'invention, d'un transistor--à porteurs de charges positives relativement peu mobiles devait être acceptée car elle était beaucoup moins importante que la diminution de rapidité due à d'autres causes dans les transistors à porteurs négatifs. Ces autres causes étaient l'augmentation des capacités parasites résultant des augmentations de dopage rendues nécessaires dans les techniques connues pour éviter la destruction de l'isolement entre semelles et l'autre la perturbation du champ de collection par suite de la présence de charges positives dans les murs dtisoleuent. En pratique on peut avantageusement, selon l'invention, choisir des concentrations de dopage inférieures à 1016 atomes par cm3 dans le collecteur inverse et le substrat. A l'aide des figures schématiques 1 à ci-jointes, on va décrire ci-apres, à titre non limitatif un mode de mise en oeuvre de l'invention. Les éléments qui se correspondent sur plusieurs de ces figures y sont désignés par les mêmes signes de référence. La figure 1 représente une vue en coupe d'un caisson formant un transistor dans un circuit integré rapide de type connu. La figure 2 représente une vue en coupe d'un caisson formant un transistor dans un circuit intégré rapide selon l'invention. La figure 3 représente une vue de dessus, sans couche métallique de contact, du caisson de la figure 2. Les figures 4 à 14 représentent des vues en coupe d'une plaquette semi-conductrice à la suite d'étapes successives de la fabrication d'un circuit integré selon l'invention. Selon la figure 1 un circuit intégré connu comporte une plaquette horizontale de silicium de type P 101 dans laquelle ou sur laquelle on a forme des couches ou éléments suivants en laissant subsister un substrat 102, lb de type P, avec une concentration de dopage de 10 atomes/cm3. Un grand nombre de caissons (en anglais "ISLANDS"), tels que le caisson 104, sont séparés les uns des autres par des murs d'isolement tels que 106 et 108 s'étendant de la face supérieure jusqu'au substrat 102. Les murs ont été réalisés en creusant la face supérieure de la plaquette 101 et en oxydant les zones creusées de manière à ce que le haut du mur soit aligné dans le plan de la face supérieure de la plaquette. Ils comportent, par suite de leur procédé de réalisation, des charges positives réparties dans leur masse. Au bas de ces murs, le fond de chaque caisson est partiellement obturé par une "semelle enterrée" (en anglais "buried layer") telle que 110 ou 112, d'une épaisseur de 2 microns, avec une concentration de dopage de 10 atomes/cm3. Sous le bas de chaque mur, tel que 106, subsiste une zone 114 du substrat 102 non occupée par les semelles enterrées telles que 110 et 112, et destinée à assurer l'isolement entre ces semelles. En fonctionnement le substrat 102 est en effet alimenté, à partir de la face inférieure de la plaquette 101, de manière à polariser en inverse les jonctions substrat-semelle. Cependant cet isolement est compromis par le fait que les porteurs positifs du substrat sont éloignés de la zone 114 par les charges positives du mur 106. Les porteurs négatifs de la semelle 110 pourraient alors traverser cette zone 114 et atteindre la semelle 112, et réciproquement si on n'avait pas choisi, pour le substrat 102, une concentration de dopage relativement élevée. L'alimentation électrique de la semelle 110 est assurée, dans le cas représenté ou le caisson 104 doit contenir un transistor, par l'intermédiaire d'une couche de connection 116 de ce caisson joignant cette semelle à la face supérieure de la plaquette et présentant une forte concentration de même type que la semelle. Cette couche de connection est isolée du reste du caisson par un mur auxiliaire 118, de meme nature que les murs 106 et 108, mais pénétrant seulement jusqu'à la semelle 110. Le reste de la surface du caisson 104 est occupe par une couche 120 disposée immédiatement sur la semelle 110 et ayant une épaisseur de 1,5 microns. Elle peut être de type N, et forme alors un collecteur classique, ou de type P et est alors appelée "collecteur inverse". Dans les deux cas sa concentration de dopage est choisie relativement faible (1016 atomes/cm ) de manière à permettre a un champ électrique de collection de s'étendre sensiblement sur toute son épaisseur. Ce champ électrique résulte des tensions d'alimentation électrique appliquées au circuit, de la présence d'une jonction semi-conductrice soit entre le collecteur 120, s'il est inversé, et la semelle 110, soit entre le collecteur 120, s'il est classique et une couche de base 122. Cette couche de base existe dans les deux cas et est disposée immédiatement sur le collecteur 120. Elle a une épaisseur de 0,4 microns avec une concentration de dopage de type P de 1018 atomes/cm3. Sa face superieure est celle de la plaquette 101.Dans cette face sont formes un certain nombre de doigts d'émetteur 124 présentant une épaisseur de 0,2 microns avec une forte concentration de uopage N+ de 1021atomes/cm . Des couches métalliques de contact permettent l'alimentation électrique Ce sont - pour le substrat 102, la couche 126 sur la face inférieure de la plaquette 101, - pour la semelle et le collecteur, la couche 128, pour la base, la couche 130, et pour l'émetteur la couche 132, toutes trois situées sur la face supérieure de la plaquette. Le fonctionnement du transistor ainsi constitué dans le caisson 104 est classique : lorsqu'on applique une tension convenable entre émetteur et base des porteurs négatifs sont injectés dans la base à travers laquelle ils diffusent pour être finalement receuillis par le champ de collection règnant dans le collecteur et créer ainsi un courant électrique dans le contact P8 de la semelle enterrée, ce courant étant commandé par la tension entre émetteur et base. La structure du circuit intégré selon l'invention représenté sur les figures 2 et 3 est la morne que celle du circuit de la figure 1, avec collecteur inversé, mais tous les types de conductivité ont été inverses. Ce circuit comporte les éléments suivants : plaquette 1, substrat 2 (concentration de dopage N5ç10 atomes/cm3), Semelle enterrée 10,(épaisseur 0,5 micron concentration de dopage P+ 10 atomes/cm3, Collecteur inversé 20 (épaisseur 1,5 microns concentration de dopage N5.1015 atomes/cm ), Base 22 (épaisseur 0,4 micron, concentration de dopage N1018 atomes/cm ), émetteur 24 (épaisseur 0,2 micron concentration de dopage P+ 1021 atomes/cm3), murs d'isolement 6 et 8, Caisson 4, Couche de connexion 16, mur auxiliaire 18, couches de contact 26 pour le substrat, 28 pour la semelle enterrée, 30 pour la base, 32 pour l'émetteur. Le fonctionnement du circuit selon l'invention est sensiblement le même que celui du circuit représenté figure 1, a condition bien entendu d'inverser les tensions d'alimentation électrique. Plusieurs différences importantes apparaissent cependant. Tout d'abord les porteurs injectés dans la base sont selon l1inven- tion positifs, ce qui présente un inconvénient évident pour la réalisation d'un transistor rapide. La mobilité de ces porteurs positifs est en effet de 150 cm2/V.S., alors que celle des porteurs négatifs est de 400 cm2/V.S. Les temps de transit à travers la base et le collecteur sont donc sensiblement augmentés. C'est pourquoi, alors que l'on connait de nombreux transistors de type PNP, ces transistors ne sont pas utilisés lorsqu'on veut réaliser des circuits aussi rapides que possible. Il apparait ensuite que la concentration de dopage a été fortement diminuée dans le substrat. Cela a été rendu possible par le choix des types de conductivité qui a permis de s'affranchir de l'effet nocif des charges positives contenues dans les murs d'isolement. Cette diminution de concentrations de dopage a entrainé une diminution des capacités parasites mesurables d'une part entre les couches métalliques 26 et 28 correspondant au substrat 2 et à la semelle 10, d'autre part entre la couche métallique correspondant à la base 22 et au collecteur 20 et la couche métallique 28 correspondant à la semelle 10. L'avantage obtenu selon la présente invention tient-au fait que la diminution de ces capacités parasites a une influence plus grande sur la rapidité du transistor que le remplacement de porteurs négatifs très mobiles par des porteurs positifs moins mobiles. De plus, la fabrication du circuit est simplifié. En pratique on obtenait, selon les techniques connues, une fréquence de fonctionnement de 700 Ifliz alors que, si on utilise l'invention dans des conditions comparables, cette fréquence s'élève à SOO MHz. On va maintenant décrire un procédé de fabrication d'un circuit selon l'invention. On part d'une plaquette 200 de silicium monocristallin, circulaire avec un diamètre de 40 mu, épaisse de 300 microns, et dopée de type N avec une concentration de 5.10 atomes/cm3. On fait subir à cette plaquette, à partir de sa face supérieure, un traitement de pulvérisation cathodique durant 10 minutes permettant de déposer une couche 202 de 1000 angstroems de nitrure de silicium, couche que l'on grave par les techniques classiques de photo masquage. Le résultat de ce traitement est représenté sur la figure 4 sur laquelle on voit la couche de nitrure de silicium 202 gravée. On fait ensuite subir à la plaquette une gravure chimique du silicium là où ce dernier est à nu, sur une profondeur de un micron. Le résultat est représenté sur la figure 5 sur laquelle on voit la gravure du silicium à l'aplomb de la gravure du nitrure de silicium. On fait subir à la plaquette une oxydation thermique en atr,losphère humide de sept heures à 12000C par exemple pour obtenir des murs d'isolement 6 et 8 en oxyde de silicium d'une hauteur ou profondeur de 2,5 microns affleurant la face supérieure de la plaquette. Le résultat est représenté sur la figure 6 que laquelle on voit les murs d'oxyde à l'aplomb de la gravure du nitrure de silicium. On fait subir à la plaquette une gravure de la couche de nitrure de silicium 202 pour ouvrir le contact collecteur puis une diffusion d'impuretes P (Bore), à 11000C) sur une profondeur de 1,2 microns, avec une concen 19 tration de 10 cm Le résultat est représenté sur la figure 7 sur laquelle on voit la couche de connexion de collecteur 16. On effectue une nouvelle gravure de la couche detnitrure de silicium 202 puis on fait croitre une couche 204 d'oxyde thermique de silicium en atmosphère humide à 12000C pendant 30 minutes pour obtenir une épaisseur de 6000 angstroems d'oxyde de silicium. Un lavage à l'aide d'acide orthophosphorique bouillant élimine le nitrure de silicium restant. Le résultat est représente sur la figure 8 sur laquelle on voit la couche 204 qui est située au-dessus de la couche de connexion 16 et de la partie voisine de la plaquette de silicium. On fait subir à la plaquette entre les murs 6 et b une implantation d'ions à faible énergie (200 kw) d'impuretés N (Arsenic) sur une profondeur de 4000 angstroems puis une diffusion oxydante en ampoule scellée de ces mêmes impuretés d'Arsenic. Le résultat est représenté sur la figure 9 sur laquelle on voit les impuretés d'Arsenic qui forment la base 22 recouverte d'une couche 206 d'environ 1000 angstroems d'oxyde de silicium. On fait subir à la plaquette une implantation d'ions à haute énergie (2 MeV) d'impuretés P (Bore) à une profondeur de 1,8 microns et avec une concentration maximale de cm- suivie d'un recuit à 1000 C pendant 15 minutes sous azote. Le résultat est représenté sur la figure 10 sur laquelle on voit la semelle enterrée 10 de type P. Cette semelle est un peu plus profonde dans les zones recouvertes par l'oxyde de silicium précédemment forme. Elle rejoint la couche de connexion 16. La partie de la plaquette 200 de type N subsistant entre la base 22 et la semelle 10 constitue le collecteur inversé 20. On fait subir à la plaquette une gravure chimique de l'oxyde de silicium pour éliminer pratiquement la partie de la couche 204 au-dessus de la couche 16 et d'une partie de la base 22 puis une diffusion localisée oxydante à 1000 C d'impuretés P (Bore) à une profondeur de 2000 angstroems avec une concentration de 1021cm- . Le résultat est représenté sur la figure II sur laquelle on voit l'émetteur 24 et une couche superficielle de connexion de collecteur 208 à fort dopage pour permettre la constitution ultérieure d'un contact ohmique avec une couche métallique. La partie subsistante 214 cie la couche 204 joue le même rôle que le mur auxiliaire 18 des figures 2 et 3 c'est-a-dire qu'elle isole la base 22 et l'émetteur 24 par rapport aux couches de connexion 16 et 208. On fait subir à la plaquette une gravure chimique de l'oxyde de silicium puis une diffusion localisée oxydante à 1000 C d'impuretés N (Phosphore) à une profondeur de 2000 angstroems avec une concentration de 1020 cm- àde manière à constituer une couche superficielle de connexion de base 210 à fort dopage. Le résultat est représenté sur la figure 12. On fait subir à la plaquette une gravure chimique de l'oxyde de silicium puis on forme des couches de siliciure de platine (SiPt) 212 et 215 sur l'émetteur 24 et sur la couche superficielle de connexion de collecteur 208. Le résultat est représenté sur la figure 13. On fait subir à la plaquette une gravure de Oxyde de silicium au-dessus de la couche superficielle de connexion de base puis un double dépôt métallique par évaporation de Molybdène et d'Or, puis une gravure de cette couche pour la laisser subsister seulement sur les couches 210, 212 et 214 et constituer ainsi des couches de connexion métalliques 216, 218 et 220 pour la mase, l'metteur et le collecteur. Le résultat est représenté sur la figure 14. On effectue enfin sur la plaquette un dépôt d'oxyde de silicium par décomposition du silane afin soit de passiver le circuit soit de permettre de former ultérieurement un second dépôt métallique sur les couches de connexion métalliques, avant de souder des fils de connexion sur ces couches de connexion métalliques. REVENDICATIONS 1/ Circuit intégré rapide comportant : - une plaquette semi-conductrice constituée de silicium monocristallin, - dans l'epaisseur de la plaquette un substrat d'un premier type de conauctivite occupant toute la surface de la plaquette, - des moyens de connexion électrique pour le substrat, - dans l'épaisseur de la plaquette et sur ledit substrat plusieurs caissons occupant chacun une portion de la surface de la plaquette, ces caissons jetant séparés les uns des autres par des murs isolants s'étendant chacun à partir de la face supérieure de la plaquette jusqu'au substrat, ces murs étant constitués d'oxyde de silicium comportant des charges électriques parasites positives fixes propres à repousser les porteurs de charges positives susceptibles de se déplacer dans le matériau semi-conducteur voisin, - dans au moins un caisson, et immédiatement sur le substrat, une "semelle enterrée à fort dopage d'un deuxième type de conductivite opposé au premier, cette semelle enterrée occupant toute la surface du caisson, de façon a assurer en son sein une connexion électrique de faible résistance entre les diverses parties de la surface du caisson, tout en créant une jonction semiconductrice susceptible d'isoler cette semelle par rapport au substrat lorsqu'elle est polarisée en inverse, - un collecteur inversé à faible dopage du premier type de conductivité, ce collecteur inversé occupant une première partie de la surface dudit caisson séparée d'une deuxième partie de cette surface par un mur auxiliaire pénètrant, à partir de la face supérieure de la plaquette, jusqu'à la semelle enterrée ; ce collecteur inversé est disposé immédiatement sur la semelle enterrée de manière à former avec cette semelle une jonction semi-conductrice qui lorsqu'elle est polarisée en inverse crée un champ électrique de collection s'étendant sensiblement sur toute l'épaisseur de ce collecteur inverse, - dans la deuxième partie de la surface du caisson des moyens de connexion électrique pour la semelle enterrée, - dans la première partie de la surface du caisson une couche de base au premier type de conductivité disposée immediatement sur le collecteur inversé, - des moyens de connexion électrique pour la couche de base, - dans la première partie de la surface du caisson une couche d'émetteur à fort dopage du deuxième type de conductivité disposée immédiatement sur la couche de base, - des moyens de connexion électrique pour la couche d'émetteur, de manière à permettre de polariser en direct la jonction emetteur-base et à injecter ainsi dans la couche de base des porteurs minoritaires pouvant diffuser dans cette couche de base jusqu a atteindre ledit champ électrique de collection caracteris par le fait que lesdits premier et deuxième types de conductivité sont les types N et P respectivement, c'est-àdire que l'émetteur (24) est choisi du type P, la base (22) du type N, le collecteur inversé (20) du type N, la semelle enterrée (10) du type P, et le substrat (2) de type N, de manière à éviter l'action parasite des charges positives des murs d'oxyde (6, 8) dans le substrat et le collecteur inversé, les concentrations de dopage de type N dans le substrat et le collecteur inversé étant choisies suffisament basses pour que le transistor ainsi réalisé soit plus rapide qu'un autre transistor rapide. présentant la même structure mais avec des types de conductivité opposes 2/ Circuit selon la reverdication 1 caractérisé par le fait que les concentrations de dopage du substrat (2) et du collecteur inversé (20) sont inférieures à 1016 atomes/cm .