FR 2337427 A1 19770729 FR 7637661 A 19761214 La présente invention concerne un procédé de fabrication de transistors ONCES et transistors obtenus. Il est bien connu qu'à la fabrication de transistors, on a de grandes quantités de transistors de rebut qui ne peuvent servir. La présente invention a pour but de créer un procédé permettant de modifier les transistors de rebut pour les rendre utilisables. A cet effet, l'invention concerne un procédé caracLérisé en ce qu'on polarise sélectivement le transistor de façon à créer des charges de forte énergie dans au moins une partie de région de canal, on couple une tension à électrode de porte du transistor de façon qu'une partie des charges de forte énergie, de polarité déterminée, soit iniectée dans l'isolant de porte et soit emprisonnée dans celui-ci, dans le transistor MNCS initial, pour créer une couche d'inversion dans une partie du canal, pour modifier la conductance de transfert du transistor. La possibilité d'obtention dtune valeur de conductance de transfert intermédiaire, voulue, ouvre des champs nouveaux pour l'utilisation d'un transistor. Ces applications vont des mémoires analogiques et numériques à des transistors ayant des caractéristiques de conductance de transfert étroitement adaptées, pour être montés en amplificateurs différentiels. Le procédé est réversible, c'est-à-dire que l'on peut augmenter sélectivement la conductance de transfert par des impulsions d'inscription et on peut diminuer sélectivement cette conductance de transfert par des impulsions d'effacement. La variation de conductance de transfert des transistors MNOS, à couche d'oxyde épaisse, se fait par injection sélective de charges à forte énergie dans la couche de nitrure faisant partie de l'isolant de porte (l'expression "porte" est utilisée ci-après pour désigner la troisième électrode d'un transistor; un équivalent de cette expression serait gâchette). Les charges sont injectées de façon préférentielle à l'aide d'impulsions d'inscription commençant avec la couche de nitrure dans la région recouvrant l'extrémité extérieure du canal, et en poursuivant l'injection vers le centre du canal. Lorsque les charges sont injectées dans la couche de nitrure, on forme une couche d'inversion dans le canal se trouvant sous la région dans laquelle on injecte et on emmagasine les charges.Cela se traduit par une longueur efficace du canal du transistor qui raccourcit progressivement à mesure que l'on emmagasine des charges dans la couche de nitrure. De plus, le procédé décrit d'injection de charges dans la couche de nitrure permet de commencer l'emmagasinage de charges dans la couche de nitrure, en débutant soit à l'extrémité correspondant au drain, soit à l'extrémité correspondant à la source, soit encore aux deux extrémités du canal. La quantité de charges stockées est une fonction à la fois de l'amplitude et de la durée des impulsions d'inscription. Le procédé d'injection est également réversible. Cela signifie que les charges enregistrées peuvent être enlevées sélectivement, la quantité de charges enlevées dépendant de l'amplitude et de la durée des impulsions d'effacement. Un raccourcissement de la longueur efficace du canal augmente le coefficient G du transistor et améliore notablement m la réponse en fréquence du composant. Comme un transistor préférentiel est un composant A à couche d'oxyde épaisse, les charges qui sont emprisonnées dans la couche de nitrure sont emmagasinées de façon essentiellement permanente. Des calculs montrent que la durée de vie probable de ces charges emmagasinées est supérieure à 100 ans. Cette durée de vie probable, longue, permet d'injecter des charges au cours d'une phase de la fabrication normale pour obtenir le coefficient G m voulu ou encore la largeur de canal efficace voulue, qui fera partie de la structure du transistor. La mise en oeuvre du procédé de modification de la conductance de transfert d'un transistor NNOS se fait en polarisant sélectivement le transistor de façon que des charges de forte énergie soient créées dans au moins une partie de la région de canal, l'électrode de porte étant polarisée de façon qu'une partie de ces charges de forte énergie soit injectée et emprisonnée dans l'isolant de porte, pour que ces charges créent une couche d'inversion dans une partie du canal pour modifier la conductance de transfert sans modifier notablement la tension de seuil du transistor. La présente invention sera décrite plus en (détail à l'aide d'un mode de réalisation préférentiel représenté dans les dessins annexés, dans lesquels - La figure 1 est une vue en perspective partiellement coupée transversalement d'un transistor tNOS à couche d'oxyde épaisse; - La figure 2 est un schéma d'un procédé d'injection de charges dans une couche de nitrure; - La figure 3 est un schéma d'un autre procédé d'injection de charges dans une couche de nitrure; - La figure 4 est une coupe transversale du transistor montrant les résultats de l'emmagasinement de charges dans la couche de nitrure, selon le procédé de la figure 3; - La figure 5 est un schéma montrant le résultat de l'enregistrement de charges dans la couche de nitrure utilisant -le procédé de la figure 2;; La figure 6 représente des courbes caractéristiques du transistor MNOS à couche d'oxyde épaisse, illustrant les variations de pente (conductance de transfert) lorsque des charges sont stockées ou sont extraites de la couche de nitrure, - La figure 7 représente les courbes caractéristiques montrant la relation entre la pente du transistor et la largeur et l'amplitude des impulsions d'inscription; - La figure 8 représente les courbes caractéristiquesmontrant la relation entre la pente des transistors et la largeur -et l'amplitude d'une impulsion d'effacement. La figure 1 est un schéma en perspective, partiellement en coupe transversale, d'un transistor MNCS à couche d'oxyde épaisse caractéristique. Le transistor comprend un substrat 20 de type N avec deux régions 21 et 22 à conductivité de tvpe Pf, qui fonctionnent respectivement comme région de source et comme région de drain pour le transistor. La partie comprise entre le drain et la source est recouverte d'une couche dioxyde de silicium 23 qui a de préférence une épaisseur supérieure à 3oe Angstroms. Au-dessus de la couche d'oxyde de silicium 23, on a une couche de nitrure de silicium 24. La couche de nitrure de silicium 24 est recouverte par une porte conductrice d'électricité 25. Le contact électrique des régions de source et de drain est fait par les couches conductrices d'électricité 27 et 26. La structure de base représentée à la figure 1 ainsi que le procédé de réalisation de cette structure sont bien connus dans l'art antérieur et ne seront pas décrits en détail. L'invention a pour objet un procédé de modulation électrique de la pente (conductance de transfert) du dispositif représenté à la figure 1. Il est bien connu selon l'art antérieur qu'en polarisant de façon adéquate les divers éléments du transistor kECS représenté à la figure 1, les porteurs peuvent être injectés dans la couche de nitrure de silicium 24 à partir du substrat 20 de type N. Dans les composants connus de ce type, l'injection des charges se traduit par un décalage de la tension de seuil du transistor. Ces procédés connus sont illustrés à titre d'exemple par les cellules de mémoire décrites dans le brevet U.S. 3.882.469. La variation résultante de la tension de seuil, provenant de l'injection des charges dans la couche de nitrure de silicium, est indiquée à la figure 2 du brevet U.S. 3.882.469. Contrairement au procédé décrit dans ce brevet, la présente invention concerne une modification de la pente du transistor sans modification notable de la tension de seuil. La figure 2 représente un procédé de couplage d'impulsions d'inscription sur le drain et la source (22 et 21 à la figure 1) pour injecter des charges du substrat de silicium (20 à la figure 1) dans la couche de nitrure de silicium (24, figure 1). Comme représenté à la figure 2, le drain et la source sont reliés électriquement l'un à l'autre alors que la porte et le substrat sont reliés à la masse. En utilisant un dispositif du type représenté à la figure 1, c'est-à-dire un substrat de type N ayant une région de drain et de source de type P, ces régions de drain et de source sont couplées à une source d'impulsions d'inscription négatives. Cela entraîne que les régions d'appauvrissement 30, 31tà la jonction de la région de drain et de la région de source avec le substrataugmentent de largeur. Cela se traduit par la création d'électrons de forte énergie qui sont attirés vers les bornes de la porte, puisque la porte est positive par rapport au drain et par rapport à la source.Certains de ces électrons ont une énergie suffisante pour être injectés à travers la couche d'oxyde de silicium et sont emprisonnés dans la couche de nitrure de silicium. Lorsqu'on enlève les impulsions d'inscription des bornes de source et de drain, les charges négatives sont emprisonnées dans ou au voisinage de l'interface oxyde de siliciumnitrure de silicium 32 et restent ainsi en assurant la traction de l'excédent de charges positives vers la surface supérieure du substrat, au voisinage de la jonction 33 du substrat et de la couche d'oxyde de silicium. Ces charges créent une région d'inversion au voisinage de chaque extrémité du canal, réduisant ainsi efficacement la longueur du canal à transistor. La figure 3 représente une variante de procédé d'injection de charges dans la couche d'isolation de nitrure de silicium. Selon ce procédé, les bornes de drain et de porte sont reliées à la masse; les impulsions d'inscription négatives sont couplées à la borne de source. Cela élargit la région d'appauvrissement au voisinage de la source, se traduisant par la création d'électrons de forte énergie dans cette zone. La tension négative appliquée à la source crée un champ électrique intense entre la porte et la source, amenant l'injection d'électrons à travers la couche d'oxyde de silicium et dans la couche de nitrure de silicium. rès peu d'électrons sont créés au voisinage de la jonction du substrat et du drain et le champ électrique entre la couche d'oxyde de silicium et la couche de nitrure de silicium dans cette région est très faible puisque le drain-est à lainasse. Ainsi, l'injection d'électrons dans la couche de nitrure de silicium est supérieure dans la région voisine de la borne de la source. En utilisant ce procédé pour l'injection de charges dans la couche de nitrure de silicium, on limite le raccourcissement du canal à une région voisine de la source, à moins que les paramètres du transistor ne soient choisis pour permettre l'injection de charges sur toute la longueur du canal à partir de la source. Il a été démontré que les paramètres du transistor limitent la largeur de la zone dans laquelle on peut injecter des charges; néanmoins, ces limites ne sont pas clairement expliquées.Comme le transistor MPJOS représenté à la figure 1 est parfaitement symétrique, il est évident que la source et le drain sont interchangeables, en utilisant le procédé d'inscription représenté à la figure 3. L'interchangea bilité de la source et du drain donne un troisième procédé d'injection de charges dans la couche de nitrure. La figure 4 est une coupe transversale du transistor de la figure, les charges étant emprisonnées dans la couche de nitrure de silicium 24 par suite de l'application d'impulsions d'inscription à la borne de drain et a' la borne de source, comme cela est indiqué par des signes moins. Les charges négatives emprisonnées dans la couche de nitrure de silicium 24 attirent les charges positives a' la surface supérieure du substrat 20 dans une région voisine de la source et du drain 21, 22. Ces charges positives amènent ces parties de la région de canal à devenir très fortement conductrices et diminuent efficacement la longueur du canal du transistor.On suppose que les charges sont d'abord injectées dans la couche de nitrure de silicium 24 au voisinage des bords extérieurs du canal, l'injection allant vers le centre du canal. La vitesse d'injection des charges dans la couche de nitrure 24 et la longueur de la zone dans laquelle on peut injecter les charges dépendent de l'amplitude et de la durée de l'impulsion d'inscription ainsi que des paramètres du transistor. Ces paramètres limitent la pente la plus élevée à moins que la longueur du canal du transistor ne soit choisie de façon que ces charges puissent être stnckées sur toute la longueur du canal.On a constaté expérimentalement qu'en réglant l'amplitude et la durée des impulsions d'inscription, on pouvait réduire la longueur efficace du canal à n'importe quelle longueur voulue, à condition que la longueur du canal et les autres paramètres du transistor soient choisis de façon que les charges puissent être emmagasinées sur toute la longueur du canal. Si la longueur efficace du canal diminue, la pente du transistor continue d'augmenter. Ces caractéristiques ont été démontrées expérimentalement; cependant, il nta été établi aucune limite précise pour les divers paramètres. La figure 5 illustre les charges injectées dans la couche de nitrure de silicium 24 comme provenant du couplage des impulsions d'inscription dans le transistor, comme représenté à la figure 3. Il est à remarquer que, selon cette figure, l'accumulation de charges négatives dans la couche de nitrure de silicium 24 est limitée à une région voisine de la source 21, l'accumulation correspondante de charges positives dans le substrat 20 étant limitée a' une région voisine de la source 21. L'injection de charges dans la couche de nitrure de silicium 24 effectuée de cette façon diminue également efficacement la longueur du canal du transistor. Cependant, comme indiqué précédemment, la longueur de la zone de la couche de nitrure de silicium 24 dans laquelle on peut injecter des charges est limitée par l'amplitude et la durée des impulsions d'inscription ainsi que par les paramètres du transistor. Les charges accumulées dans la couche de nitrure de silicium 24 et l'accumulation correspondante de charges positives dans le substrat 20 peuvent être enlevées sélectivement. Un procédé pour enlever toutes ces charges consiste à permettre au drain et à la source de flotter, à mettre à la masse la borne de porte et à coupler des impulsions d'effacement négatives au substrat 20. Cela enlève complètement toutes les charges négatives emmagasinées dans la couche de nitrure de silicium 24 et peut entraîner 11 accumulation de charges positives dans cette région en fonction de l'amplitude et de la durée des impulsions d'effacenent. Cette accumulation de charges positives décale la tension de se il du transistor, de sa valeur négative initiale à une valeur négative plus élevée. On a également constaté que les charges négatives emmagasinées dans la ccuche de nitrure de silicium 24 au voisinage de la jonction de source, peuvent être enlevées sélectivement en mettant la source et le substrat à la masse et en couplant les impulsions d'effacement négatives aux bornes du drain et de la porte. Far ce procédé, la quantité de charges enlevées est une fonction de l'amplitude et de la durée de l'impulsion dteffacement. Selon ce procédé, on peut abaisser la valeur élevée de la pente du transistor, sans modifier notablement la tension de seuil de ce même transistor. Il a été trouvé expérimentalement que la transconductance pouvait être changée facilement de 5 à 1, en utilisant les procédés décrits ci-dessus d'emmagasinement et d'enlèvement de charges de la couche de nitrure. Cette plage de variations de la pente convient très bien pour servir de mémoire ou pour adapter la pente de transistors. La conductance peut être modifiée dans une plage beaucoup plus étendue, si un léger décalage dans le seuil est acceptable. La figure 6 est une courbe caractéristique du courant de drain en fonction de la tension de porte d'un transistor #1N# du type de celui représenté à la figure 1, montrant comment on peut modifier la pente du composant à l'aide des procédés ci-dessus. Cette figure comprend en fait trois courbes, la courbe de la pente initiale portant la référence 40. Les caractéristiques de pente élevée et de pente faible correspondent respectivement aux courbes portant les r4#érences 41 et 42. Il ressort de ce schéma que la région comprise entre la caractéristique initiale et la caractéristique de pente élevée montre que le dispositif ne subit pas de modifications notables du point de vue de la tension de seuil. Cependant, entre la caractéristique initiale et la caractéristique faible 42, il y a une légère variation de tension de seuil; cependant, la variation la plus importante est la variation de pente. La variation de pente peut facilement dépasser 40 à 1. Cette variation de la tension de seuil du composant réalisé et essayé est de l'ordre de 1 à 2 volts. Aucune valeur numérique nta été inscrite à la figure 6, car ces valeurs numériques dépendent de chaque composant particulier. La figure 7 représente les données expérimentales, montrant comment la variation d'amplitude de la conductance de transfert est une fonction à la fois de l'amplitude et de la durée de l'impulsion d'inscription. Ces courbes ont été tracées en utilisant le montage de la figure 3. Les courbes ayant la même caractéristique de base peuvent être créées à l'aide de la technique de la figure 2. Les composants utilisés pour tracer les courbes présentaient une tension de claquage entre le drain et la source approximativement égale à 75 volts. Cela est très important à remarquer car l'impulsion d'inscription d'amplitude la plus grande, utilisée, correspondait à 65 volts, montrant clairement que les jonctions travaillaient notablement en-dessous de la tension d'avalanche. La possibilité de travailler en-dessous de la tension d'avalanche simplifie le cycle d'emmagasinement de charges. Lors du tracé des courbes représentées à la figure 7, on a utilisé huit amplitudes de tension différentes pour l'impulsion d'inscription allant de 30 volts représentés par la courbe A à 65 volts représentés par la courbe H. L'élément important à remarquer selon la figure 7 est que la conductance de transfert (pente) peut varier dans une plage étendue et la variation de conductance de transfert est une fonction à la fois de l'amplitude et de la durée des impulsions d'inscription. L'impulsion la plus courte utilisée était de 1 microseconde (10 6) et l'impulsion la plus longue de 1 milliseconde (10 3). Les courbes correspondant à des largeurs d'impulsions allant de O à 10 6 ont été projetées, même si aucune mesure réelle n'a été faite dans cette région. La figure 8 représente le fonctionnement en mode d'effacement du transistor Les courbes de cette figure ont été tracées, la borne de source du transistor étant à la masse et des impulsions d'effacement négatives étant couplées à la porte et auhdrain. Ces courbes montrent que la variation de la conductance de transfert dépend à la fois de l'amplitude et de la durée des impulsions d'effacement. Par exemple, la courbe A montre que la conductance de transfert peut varier approximativement de 500 micromhoc jusqu'à environ 455 micromhos, en utilisant une impulsion d'effacement ayant une amplitude de 20 volts et une largeur de 10 secondes. Des impulsions plus courtes donnent des valeurs intermédiaires. De la menue manière, des impulsions effacement ayant des amplitudes comprises entre 40 et 65 volts se traduisent par une conductance de transfert qui diminue toujours à mesure que 1 amplitude augmente.Enfin, une impulsion d'une amplitude de 65 volts et d'une durée de 10 3 ramène la conductance de transfert du composant a' sa valeur initiale égale à 150 micromhos; les impulsions plus larges que l'impulsion précédente réduisent la conductance de transfert du transistor en-dessous de sa valeur initiale. La description ci-dessus montre clairement un procédé de modification électrique de la conductance de transfert (pente) d'un transistor b par application sélective d'impulsions dtinscription et d'effacement au transistor. La conductance de transfert varie en fonction à la fois de l'amplitude et de la durée des impulsions. Le transistor décrit ci-dessus et le procédé de mise en oeuvre servent dans de nombreuses applications. La modification de la conductance de transfert entre une valeur élevée et une valeur faible ou inversement peuvent servir pour indiquer les deux niveaux d'un signal numérique, en rendant le dispositif extrêmement intéressant comme mémoire morte, numérique, non destructive, susceptible d'être modifiée électriquement. On peut également utiliser une valeur intermédiaire de la conductance de transfert, comme mémoire analogique. De plus, la conductance de transfert est un transistor particulier et peut se régler à une valeur déterminée. Bien entendu, l'invention n'est pas limitée à l'exemple de réalisation ci-dessus décrit et représenté, à partir duquel on pourra prévoir d'autres formes et d'autres modes de réalisation, sans pour cela sortir du cadre de l'invention. #EVENDICATI0NS 10) Procédé de fabrication d'un transistor AS par modification de la conductance de transfert (pente) d'un transistor MONOS initial, procédé caractérisé en ce qu'on polarise sélectivement le transistor de façon à créer des charges de forte énergie dans au moins une partie de région de canal, on couple une tension à électrode de porte du transistor de façon qu'une partie des charges de forte énergie, de polarité déterminée, soit injectée dans l'isolant de porte et soit emprisonnée dans celui-ci, dans le --e transistor MNOS initial, pour créer une couche d'inversion dans une partie du canal, pour modifier la conductance de transfert du transistor. 20) Procédé selon la revendication 1, caractérisé en ce que la polarisation sélective est effectuée sur le drain et la source du transistor, le couplage d'une tension à la porte du transistor se faisant avec une polarité adéquate et une amplitude suffisante, pour amener une partie des charges de forte énergie d'une polarité choisie à être injectée dans l'isolant de porte du transistor pour y être emprisonnée. 30) Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que le transistor est polarisé sélectivement par couplage de la porte et du drain du transistor à un potentiel d'une première polarité et par application d'un potentiel d'une seconde polarité à la source du transistor. 40) Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que le transistor est polarisé sélectivement par couplage de la porte et du substrat du transistor à un premier potentiel et par application d'un potentiel d'une seconde polarité au drain et à la source du transistor. 50) Procédé selon l'une quelconque des revendications 3 et 4, caractérisé en ce que le potentiel de seconde polarité est un potentiel impulsionnel, l'amplitude et la durée des impulsions étant commandées pour obtenir la conductance de transfert voulue. 60) Procédé selon l'une quelconque des revendications 3, 4 et 5, caractérisé en ce que la première polarité est négative. 70) Procédé selon l'une quelconque des revendications 3, 4 et 5, caractérisé en ce que la première polarité est positive. 80) Transistor #1NOS obtenu par le procédé selon l'une quelconque des revendications 1 à 7, transistor caractérisé en ce qu'il comprend un substrat ser.i-conducteur d'un premier type de conductivité ayant une première et une seconde régions d'un second type de conductivité, la première et la seconde régions formant le drain et la source du transistor, la partie du substrat entre le drain et la source formant le canal du transistor, une structure d'isolant de porte recouvrant le canal, cette structure d'isolant comprenant une première couche ayant des caractéristiques d'emprisonnement de charges et une seconde couche ayant de faibles caractéristiques d'emprisonnement de charges, ainsi qutune porte conductrice électriquement, recouvrant la structure de l'isolant ainsi qu'un ensemble de charges électriques emmagasinées sélectivement dans la première couche isolante.