FR 2317814 A1 19770204 FR 7521540 A 19750709 La présente invention, réalisée dans le cadre du Département METRIX de la Société des Produits Industriels l.TT, a peur cljet un cerivertisseur analogique-numérique, c'est-a-dire un circuit éSecl.rcrlique recevant un signal d'entrée analogique et fournissant un signal de sortie numérique représentatif de l'amplitude du signal d'entrée. Cette invention est applicable, notamment, dans les appareils numériques utilisés, par exemple, pour la mesure de grandeurs électriques. Le convertisseur analogique-numérique de l'invention est caractérisé par le fait qu'il comprend notamment un générateur d'impulsions de mesure calibrées de fréquence variable, un circuit d'intégration recevant les impulsions de mesure pour fournir un signal continu dont l'amplitude est proportionnelle à la fréquence des impulsions de mesure, et un comparateur recevant, d'une part, un signal d'entrée analogique à convertir et, d'autre part, le signal continu, pour fournir un signal d'erreur qui est transmis au générateur d'impulsions de manière à faire varier la fréquence des impulsions de mesure dans un sens tel que toute différence entre l'amplitude du signal continu et l'amplitude du signal d'entrée analogique tende à diminuer, un tel arrangement traduisant ainsi le signal d'entrée analogique en un nombre d'impulsions de mesure par unité de temps. Une autre caractéristique de l'invention réside dans le fait que le générateur d'impulsions de mesure comprend notamment un -generateur d'impulsions de durée déterminée et de fréquence variable et un circuit de calibration d'amplitude. Une autre caractéristique de l'invention réside dans le fait que le générateur d'impulsions de durée détermée et de frequence variable comprend notamment un circuit à relaxation fournissant des impulsions de relaxation de fréquence variable et un circuit de calibration de durée qui, pour chaque impulsion de relaxation reçue, fournit une impulsion de durée déterminée. Une autre caractéristique de l'invention réside dans le fait qu'il comprend en outre une horloge fournissant des impulsions de rythme et que le circuit de calibration de durée comprend un dispositif bistable qui reçoit les impulsions de relaxation et les impulsions de rythme, ces éléments étant arrangés de manière que le dispositif bistable débloqué par chaque impulsion de relaxation fournit en réponse une impulsion dont la durée est égale à la période des impulsions de rythme. Les différents objets et caractéristiques de l'invention vont maintenant etre détaillés dans la description qui va suivre, faiteà titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, le schéma de principe d'un convertisseur analogique numérique conçu conformément à l'invention - la figure 2, le schéma détaillé d'un exemple de réalisation du générateur d'impulsions GI de la figure 1 - - la figure 3, le-schéma détaillé d'un exemple de réalisation du circuit de calibration de durée SY du convertisseur de la figure 1 ;; - la figure 4, des courbes illustrant le fonctionnement du circuit de calibration de durée de la figure 3 - la figure S, le diagramme général d'un exemple de réalisation préféré du convertisseur analogique-numérique de l'invention - la figure 6, un exemple-de réalisation du circuit logique de commande LC de la figure 5 ;- - la figure 7, un exemple de réalisation du circuit de calibration d'amplitude CA' de la figure 5 - la,figure 8, un exemple de réalisation du générateur d'impulsions GY de la figure 5 ; - la figure 9, des courbes illustrant le fonctionnement du générateur d'impulsions GY de la figure 8 - la figure 10, un exemple de réalisation préféré du générateur d'impulsions GY de la figure 5. En se reportant à la figure 1, on décrira d'abord le schéma de principe d'un convertisseur analogique-numérique conçu conformément à l'invention. Ce convertisseur comprend essentiellement les éléments suivants - un circuit générateur d'impulsions GI fournissant des impulsions de mesure sg de fréquence fg variable - une horloge H comprenant une base de temps BT fournissant des impulsions de rythme ih de courte durée et de période th, et un diviseur DI recevant les impulsions de rythme ih et fournissant des impulsions de comptage sh de période K.th ; ces impulsions définissent une fenêtre de comptage de durée unitaire K.th - un circuit de calibration de durée SY recevant, d'une part, les impulsions de mesure sg et, d'autre part, les impulsions de rythme ih.Pour chaque impulsion de mesure sg reçue, ce circuit fournit une impulsion calibrée ss de durée constante ; - un circuit de calibration d'amplitude CA recevant, d'une part, les impulsions calibrées en durée ss et, d'autre part, une tension de référence VR pour fournir des impulsions calibrées en amplitude sc, de même fréquence et de même durée que les impulsions ss, et d'amplitude VR - un comparateur-intégrateur AD qui reçoit,- d'une part, un signal d'entrée analogique à convertir Vx sur son entrée suiveuse, d'autre part, les impulsions calibrées sc fournies par le circuit de calibration d'amplitude CA sur son entrée inverseuse, cette dernière étant connectée à la sortie du comparateur-intégrateur par l'intermédiaire d'un condensateur d'intégration CM. Ce comparateur fournit un signal d'erreur sa déterminé par la différence entre l'amplitude du signal d'entrée Vx et l'amplitude de la valeur moyenne des impulsions calibrées sc. Ce signal d'erreur est transmis au générateur d'impulsions GI, afin de faire varier la fréquence des impulsions de mesure dans un sens tel que l'amplitude de la valeur moyenne des impulsions calibrées sc tende à se rapprocher de celle de l'amplitude du signal d'entrée Vx. A ltéquilibre, par conséquent, l'amplitude de la valeur moyenne des impulsions sc est sensiblement égaie à l'amplitude du signal à mesurer Vx et la fréquence des impulsions de mesure sg représente l'amplitude du signal Vx. Ainsi, une amplitude a été convertie en un nombre d'impulsions par unité de temps qu'il sera facile de traduire en une valeur numérique. A cette fin on prévoit une porte PL qui, durant une impulsion de comptage sh, retransmet à un compteur non représenté N impulsions sg représentant l'amplitude du signal d'entrée Vx. Ce nombre d'impulsions est indépendant de la fréquence des impulsions de comptage. En effet, si on s' arrange pour que la largeur des impulsions calibrées en durée ss soit égale à la période th des impulsions de rythme ih, la valeur moyenne des impulsions calibrées en amplitude sc est égale au produit de cette largeur d'impulsion par l'amplitude VR de ces impulsions et par leur fréquence fg (th.VR.fg). A ltéquilibre cette valeur moyenne est sensiblement égale à l'amplitude du signal d'entrée analogique Vx.D'autre part,le nombre N d'impulsions de mesure sg retransmises par la porte logique PL durant une impulsion de comptage sh, c'est-à-dire pendant-un intervalle de temps K.th,est égal au produit de cet intervalle de temps par la fréquence fg des impulsions de mesure (N = K.th.fg). Le produit th.VR.fg étant égal, comme on l'a vu, à l'amplitude du signal dientrée analogique Vx, on en déduit que le nombre d'impulsions N est égal, au facteur K près, au quotient de l'amplitude du signal d'entrée Vx par la tension de référence VR. Ce nombre est donc bien proportionnel à l'amplitude du signal d'entrée Vx et indépendant de la période th des impulsions de rythme et donc de la période K.th des impulsions de comptage. On décrira maintenant, en se reportant à la figure 2, un exemple de réalisation du générateur d'impulsions à fréquence variable GI de la figure 1. Le générateur de la figure 2 comprend une entrée EA sur laquelle est fourni un signal analogique et une sortie SI. L'entrée EA est connectée à laXbase d'un transistor TQ1 de type NPN. L'émetteur de ce transistor est connecté à une source de tension -Vcc par l'intermédiaire de deux resistances de polarisation R2 et R4 dont le point commun A est connecté au potentiel de référence, la masse par exemple, par l'intermédiaire d'une résistance R3. Le collecteur du transistor TQ1 est connecté à une source de tension +Vcc par l'intermédiaire de deux résistances R1 et r et d'une diode dl. Le générateur comprend également un transistor TQ2 de type PNP dont la base est polarisée par l'intermédiaire de deux résistances R5 et R6 connectées respectivement au potentiel de référence et à la source de tension +Vcc.L'émetteur du transistor TQ2 est connecté au point commun F de la résistance r et de la diode dl. Le collecteur de TQ2 est connecté, d'une part, à la source de tension -Vcc par l'intermédiaire d'un condensateur CL, d'autre part, à ltémetteur d'un transistor unijonction TQ3 dont les bases B1 et B2 sont connectées respectivement à des sources de tension -U et +U par l'intermédiaire de résistances non référencées. La base B2 est également connectée à la sortie SI du générateur. Toute variation de la valeur absolue de la tension fournie à entrée EA du générateur se traduit par une variation dans le meme sens du courant de charge du condensateur CL. En effet, la tension appliquée à la base du transistor TQ2, déterminée par la tension +Vcc et les résistances R5 et R6, est constante. Le potentiel du point F est donc également constant. Il en résulte que le courant In dans la résistance r est constant. En appelant Ic le courant dans la résistance R1 et Ie le courant d'émetteur du transistor TQ2, on peut écrire que la somme Ie + Ic est constante.Lorsque le module de la tension fournie à entrée EA du générateur, donc à la base du transistor TQ1, augmente, le courant de collecteur Ic de ce transistor diminue. Il en résulte une augmentation du courant Ie retransmis au condensateur CL. On montrerait de la meme façon qu'une diminution du module de la tension fournie à l'entrée EA du générateur se traduit en définitive par une diminution du courant de charge du condensateur CL. On suppose tout d'abord ce condensateur déchargé. Le transistor unijonction TQ3 est bloqué et une tension voisine de zéro est fournie sur la sortie SI. Une tension en provenanxce du comparateur AD (figure 1) est fournie à l'entrée EA du générateur d'impulsions. Un courant Ie est alors fourni par le transistor TQ2 au condensateur CL qui se charge. Le potentiel de l'émetteur du transistor TQ3 augmente. Quand ce potentiel a atteint la tension dite de pic, le transistor TQ3 devient passant. Une tension négative apparat alors sur la sortie SI. Le condensateur CL se décharge rapidement jusqu'à la tension dite de vallée du transistor TQ3 qui se bloque. La tension fournie sur la sortie SI s'annule. On a ainsi fourni une impulsion négative sur cette sortie.Le transistor TQ3 étant bloqué le condensateur CL se recharge et le potentiel de l'émetteur de TQ3 croit jusqu'à atteindre la tension de pic. Le transistor TQ3 est alors passant et une tension négative apparaît sur la sortie SI. Le fonctionnement se poursuit comme décrit précédemment. Ainsi, une tension constante fournie sur entrée EA donne naissance à un courant constant Ie qui charge le condensateur CL. La tension disponible aux bornes de ce condensateur croit et, au bout d'un temps T, atteint la tension de pic du transistor TQ3. Si la tension fournie sur entrée EA diminue, le courant Ie diminue et le temps T au bout duquel la tension de pic est atteinte augmente. Inversement, si la tension fournie sur l'entree EA augmente, le courant de charge Ie du condensateur CL augmente et le temps T diminue.Le générateur de la figure 2,en fournissant des impulsions dont la fréquence varie proportionnellement à la variation du signal appliqué à son entrée, répond bien à la définition du générateur d'impulsions de la figure 1. Mais ces impulsions ont un flanc arrière curvilïgne relativement mal défini et de plus elles sont engendrées indépendamment des impulsions de rythme ih et des impulsions de comptage sh issues de l'horloge H (figure 1). Pour pallier ces inconvénients on prévoit un circuit de calibration de durée SY dont le rôle principal est de calibrer la largeur de ces impulsions et d'assurer leur synchronisme avec les impulsions de rythme ih. On décrira maintenant, en se reportant à la figure 3 et aux courbes de la figure 4, un exemple de réalisation de ce circuit de calibration. Ce circuit comprend essentiellement deux bistables FK1 et FK2, une entrée EH, une entrée SI' et deux sorties complémentaires SK1 et SK1. Selon l'exemple choisi les deux bistables sont du type JK : un tel bistable FKi comprend une entrée d'horloge CKi, une entrée de remise à zero Zi, deux sorties complémentaires Qi et Qi et, éventuellement, une ou plusieurs entrées de commande Ji. Quels que soient les signaux présents sur les autres entrées, un signal de niveau logique 1 zi fourni sur l'entrée Zi fait passer, ou maintient, le bistable FKi à l'état 0, c'est-à-dire, par exemple, que les signaux qui et qi foutrais respectivement sur les sorties Qi et Qi sont de niveau logique respectivement O et 1.En présence d'un signal zi de niveau logique 0, entrée Ji n'étant pas connectée, le bistable FKi passe de l'état 0 (ou 1) à l'état 1 (ou 0) à chaque apparition du flanc arrière d'une impulsion d'horloge cki fournie sur l'entrée CKi. En présence d'un signal zi de niveau logique 0 et du flanc arrière d'une impulsion d'horloge cki, le bistable FKi passe de l'état 0 (ou 1) à l'état 1 (ou 0) si le signal présent sur entrée Ji est au niveau logique 1, tout basculement étant inhibé si ce signal est au niveau logique 0. Dans le circuit de calibration de durée de la figure 3, les entrées Z1 et Z2 des bistables FK1 et FK2 sont connectées à entrée SI' qui correspond à la sortie SI du générateur de la figure 2. Sur cette entrée sont appliquées les impulsions de sortie si de ce générateur. Ces impulsions sont représentées par la courbe si de la figure 4. L'entrée J1 du bistable FK1 est connectée à la sortie Q2 du bistable FK2 dont l'entrée d'horloge CK2 est connectée à la sortie Q1 du bistable FK1. L'entrée d'horloge CK1 de celui-ci est connectée à l'entrée EH sur laquelle sont fournies les impulsions de rythme ih issues de l'horloge H (figure 1) et illustrées par la courbe ih de la figure 4.Les sorties Q1 et Q1 du bistable FK1 sont connectées respectivement aux sorties SK1 et SK1 du circuit de calibration de durée. On suppose tout d'abord que le bistable FK1 est à l'état 0 et le bistable FK2 est à l'état 1, le signal si étant au niveau logique 0. Dans ces conditions, le signal q2 est au niveau logique 0. Quel que soit le signal ih fourni sur l'entrée CK1, le bistable FK1, qui reçoit un signal de commande q2 de niveau logique 0 sur son entrée J1, est maintenu à l'état 0. Il fournit donc un signal ql de niveau logique 0. Par conséquent, le bistable FK2 est maintenu à l'état 1 et le signal q2 est maintenu au niveau logique 0. A l'apparition dtunn impulsion si sur son entrée de remise à zéro Z2 le bistable FK2 passe à l'état O et bien qu'il fournisse alors un signal q2 de nivecîu -logique lj le bistable FK1 est maintenu à l'état 0 par le signal si. L'impulsion si est supprimée. A l'apparition du premier flanc arrière d'une impulsion de rythme ih, le bistable FK1 qui reçoit sur son entrée Jl un signal q2 de niveau logique 1 bascule et passe de l'état 0 à l'état 1. Le signal ql passe donc du niveau logique 0 au niveau logique 1. Ce changement est sans effet sur le bistable FK2 qui reste à l'état 0. Le signal q2 est donc maintenu au niveau logique 1. Une nouvelle impulsion de rythme ih est fournie. Le bistable FK1, insensible aux flancs avant des impulsions ih reste à ltétat 1. Le signal g1 reste au niveau logique 1. Il en résulte que le bistable FK2 reste à l'état 0 et le signal q2 reste au niveau logique 1. L'impulsion de rythme ih disparaît. Le bistable FK1, qui reçoit sur son entrée J1 un signal q2 de niveau logique 1, bascule dès l'apparition du flanc arrière de l'impulsion ih. Il passe à l'état 0. Le signal ql passe donc du niveau logique 1 au niveau logique 0. En réponse, le bistable FK2 bascule et passe de l'état 0 à l'état 1. Le signal q2 passe du niveau logique 1 au niveau logique 0. On est ramené à l'état initial. Ainsi, pour chaque impulsion si, le circuit de calibration de durée de la figure 3 fournit une impulsion ql sur la sortie SK1. La largeur de cette impulsion est égale à la période des impulsions de rythme ih. Cette largeur est donc bien définie et constante. De plus, cette impulsion ql est fournie en synchronisme avec les impulsions de rythme. Dans ce qui précède, on a implicitement supposé que le signal d'entrée analogique Vx était de polarité constante, positive par exemple. On décrira maintenant en se reportant à la figure 5 un exemple de réalisation préféré du convertisseur de l'invention comprenant des moyens permettant la conversion de signaux analogiques d'entrée quelconques, positifs ou négatifs. On a vu également (figures 1 et 2) que le signal d'erreur sa issu du comparateur-intégrateur AD était utilisé pour faire varier, dans le sens qui convient, la fréquence d'un générateur d'impulsions. Dans le convertisseur de la figure 5, ce signal d'erreur sa sera utilisé pour déclencher un circuit à seuil recevant les impulsions de rythme ih, permettant ainsi une simplification des circuits. Le convertisseur analogique-numérique de la figure 5 est déduit du convertisseur de la figure 1 dans lequel on a remplacé le générateur d'impulsions de fréquence variable GI et le circuit de calibration de durée SY par un générateur GY d'impulsions de mesure ss calibrées en durée et de fréquence variable, et auquel on a ajouté un circuit de détection de polarité et une logique de commande LC. En outre, le circuit de calibration d'amplitude CA a été remplacé par un double circuit de calibration CA' qui comprend deux circuits de calibration CAl et CA2 recevant respectivement des tensions de référence +VR et -VR. Pour un signal d'entrée analogique Vx positif, le comparateurintégrateur AD fournit un signal d'erreur sa positif. Le circuit de détection et de commande LC qui reçoit, d'une part, les impulsions calibrées en largeur ss issues du générateur GY, d'autre part, le signal d'erreur positif sa issu du comparateur AD, fournit un signal de polarité sf de niveau logique 1 en direction du dispositif d'affichage de polarité non représenté et du circuit CA'. Il retransmet en outre les impulsions ss au circuit de calibration CA1. Ce dernier fournit en réponse des impulsions sc de même fréquence et de même largeur que les impulsions ss et dtamplitude +VR. Le circuit de calibration CA2 inhibé par le signal sf de niveau logique 1 ne fournit aucun signal. Pour un signal d'entrez analogique Vx négatif, le comparateurintégrateur AD fournit un signal d'erreur sa négatif. Le circuit de détection et de commande LC qui reçoit ce signal fournit un signal de polarité sf de niveau logique 0. I1 retransmet en outre les impulsions ss au circuit de calibration CA2. Ce dernier fournit en réponse des impulsions sc de même fréquence et de meme largeur que les impulsions ss et d'amplitude -VR. Le circuit de calibration CA1 inhibé par le signal sf de niveau logique 0 ne fournit aucun signal. Ainsi, le comparateur-intégrateur AD reçoit toujours sur son entrée inverseuse un signal de même polarité que le signal d'entrée analogique à convertir fourni sur son entrée suiveuse. On décrira maintenant, en se reportant à la figure 6, un exemple de réalisation du circuit de détection et de commande LC de la figure 5. Le circuit de la figure 6 comprend un transistor de détection TR1 de type NPN dont l'électrode de base est connectée par l'intermédiaire d'une résistance RL1 à la sortie du comparateur AD de la figure 5 et dont l'émetteur est connecté au potentiel de référence, la masse. Le collecteur de ce transistor est connecté, d'une part, à une tension d'alimentation +Vcc par l'intermédiaire d'une résistance RL2, d'autre part, à l'entrée d'un inverseur logique IN1 ainsi qu'à une entrée d'une porte NA2 qui réalise la fonction logique ET-NON. La sortie de cette porte est connectée à l'entrée d'un inverseur logique IN2 qui fournit un signal s12. La deuxième entrée de la porte NA2 est connectée, d'une part, à la sortie du générateur GY qui fournit les impulsions ss (figure 5), d'autre part, à une entrée d'une porte NA1 qui réalise la fonction logique ET-NON et dont la deuxième entrée est connectée à la sortie de l'inverseur logique IN1. Lorsque le signal de sortie sa du comparateur-intégrateur AD est positif, c'est-à-dire lorsque le signal analogique à convertir est positif, le transistor TR1 est saturé. Le collecteur de ce transistor est donc porté au potentiel de référence (niveau logique o). L'inverseur IN1 qui reçoit un signal de niveau logique O fournit un signal sf de niveau logique 1. Ce dernier est fourni, comme on Ita vu précédemment, à un dispositif d'affichage non représenté. I1 est également fourni à une entrée de la porte NA1. Cette porte fonctionne alors comme inverseur et retransmet des impulsions sll qui sont les inverses des impulsions ss issues du générateur GY. Ces impulsions sll sont fournies à une entrée EC1 du circuit de calibration CA1. La porte NA2, dont une entrée est connectée à l'entrée de l'inverseur IN1, reçoit un signal de niveau logique 0. Elle fourdit donc un signal de niveau logique 1 à l'entrée de l'inverseur IN2 qui, en réponse, fournit un signal s12 de niveau logique O en direction du circuit de calibration CA2. Lorsque le signal de sortie sa du comparateur-intégrateur AD est négatif, c'est-à-dire lorsque le signal analogique à convertir est négatif, le transistor TR1 est bloqué. Le collecteur de ce transistor est donc porte au potentiel +Vcc (niveau logique 1). La porte NA2 qui reçoit un signal de niveau logique 1 sur une entrée fonctionne en inverseur et retransmet, en les inversant, les impulsions ss fournies sur son autre entrée par le générateur GY. Ces impulsions sont fournies à l'entrée de l'inverseur IN2 qui retransmet donc à une entrée EC2 du circuit de calibration CA2 des impulsions sl2 identiques aux impulsions ss. L'inverseur IN1 qui reçoit un signal de niveau logique 1 fournit un signal sf de niveau logique 0. Ce dernier est fourni, comme on l'a indiqué précédemment, à un dispositif d'affichage non représenté et à une entrée de la porte NA1. Cette porte fournit donc au circuit de calibration CA1 un signal sll de niveau logique 1. Donc, le circuit de détection et de commande LC de la figure 6 fournit, d'unepart, un signal sf de niveau logique 1 ou O selon que le signal analogique à convertir est positif ou négatif, d'autre part, des impulsions sll inverses des impulsions ss et un signal s12 de niveau logique O lorsque le signal analogiqué à convertir est positif, et des impulsions s12 identiques aux impulsions ss ainsi qu'un signal sll de niveau logique O lorsque le signal analogique à convertir est négatif. Ces différents signaux sont fournis au double circuit de calibration CA' dont un exemple de réalisation va maintenant etre décrit en se reportant à la figure 7. Le double circuit de calibration CA' de la figure 7 comprend un circuit de calibration CA1 et un circuit de calibration CA2 possédant une sortie commune SC connectée à la masse par l'intermédiaire d'une résistance Re. Le circuit de calibration CA1. comprend deux transistors TC1 et TC2 de type PNP dont les bases sont reliées entre elles et connectées à l'entrée EC1 par l'intermédiaire d'une résistance Rc3. Les émetteurs de ces deux transistors sont respectivement connectés à une source de tension +Vcc par l'intermédiaire d'une résistance Rcl et d'une diode Zener Zcl. Le collecteur du transistor TC2 est connecté à la base de celui-ci. Le collecteur du transistor TC1 est connecté à la sortie SC du circuit CA1. Le circuit de calibration CA2, symétrique du circuit de calibration CA1, comprend deux transistors TA1 et TA2 de type NPN dont les bases sont reliées entre elles et connectées à l'entrée EC2 par l'intermédiaire d'une résistance Ra3. Les emetteurs de ces transistors sont respectivement connectés à une source de tension -Vcc par l'intermédiaire d'une résistance Ral et d'une diode Zener Zal. Le collecteur du transistor TA2 est connecté à la base de celui-ci. Le collecteur du transistor TA1 est connecté à la sortie SC -du circuit CA2. Lorsque le signal d'entrée analogique à convertir est négatif, un signal de niveau logique O est fourni à 1' entrée ECi et les impulsions de mesure calibrées en largeur ss sont fournies à l'entrée EC2. Les transistors TC1 et TC2 du circuit de calibration sont bloqués et les transistors TA1 et TA2 du circuit de calibration CA2 sont rendus passants par chacune de ces impulsions. Ces deux transistors fonctionnent en générateur de courant constant et fournissent un courant constant IR dans le sens masse - Re - TA1 - Ral (-Vcc). Le circuit de calibration CA2, pour chaque impulsion ss reçue, fournit donc une impulsion sc de même largeur et d'amplitude -IR.Re sur sa sortie SC. Lorsque le signal d'entrée analogique à convertir est positif, un signal de niveau logique O est fourni à l'entrée EC2 du circuit de calibration CA2 et les impulsions de mesure calibrées en largeur ss sont fournies après inversion à l'entrée EC1 du circuit de calibration CA1. Les transistors TA1 et TA2 du circuit CA2 sont bloqués. Les transistors TC1 et TC2 du circuit CA1 sont rendus passants par chacune de ces impulsions Ils fonctionnent alors en générateur de courant constant et fournissent un courant constant IR dans le sens (+Vcc) - Rcl - TCl - Re - masse. Le. circuit de calibration CA1, pour chaque impulsion ss inversée reçue, fournit donc une impulsion sc de même largeur et d'amplitude IR.Rc sur la sortie SC. Le double circuit de calibration CA' de la figure 7 répond bien à la définition du circuit de calibration CA' de la figure 5. On décrira maintenant, en se reportant aux figures 8 et 9, un exemple de réalisation du générateur GY de la figure 5. Ce générateur fournit des impulsions de mesure de largeur constante égale à la période des impulsions de rythme ih issues de l'horloge H. La fréquence de ces impulsions est proportionnelle à l'amplitude du signal d'erreur sa fourni par le comparateur intégrateur AD. Le générateur de la figure 8 comprend essentiellement un transistor TG1 de type NPN et un bistable BG de type D. L'électrode de base du transistor TG1 est connecté, par l'intermédiaire d'une résistance non référencée, à la sortie du comparateur-intégrateur AD (figure 5) qui fournit un signal d'erreur sa. Le collecteur et l'émetteur de TG1 sont respectivement connectés, par l'intermédiaire de résistances non référencées aux bornes positive et négative d'une source de tension Vcc. L'entrée de déclenchement D du bistable est connectée au collecteur du transistor TGl. Les impulsions de rythme ih sont fournies sur l'entrée d'horloge CK du bistable BG. On suppose tout d'abord que le signal d'entrée analogique à convertir Vx est positif. Le comparateur-intégrateur AD fournit un signal sa positif. Le transistor TG1 est alors saturé. Les chutes de tension entre le collecteur et l'émetteur et entre la base et l'émetteur du transistor TG1 sont négligeables devant le gain du comparateur (104) et tout se passe comme si le signal sa' fourni par le transistor TG1 à l'entrée D du bistable BG était de meme amplitude que le signal de sortie sa du comparateur. Si on suppose maintenant que le signal d'entrée analogique Vx est négatif, le transistor TG1 passe de la saturation au blocage et le signal sa' fourni à l'entrée du bistable BG est voisin de +Vcc. Il est donc positif. L'adjonction du transistor TG1 entre le comparateur AD et le bistable BG permet donc de commander celui-ci avec un signal toujours positif. On supposera tout d'abord que le signal d'entrée analogique Vx est positif. On suppose également que le bistable D est en position 1 : il fournit sur sa sortie Q une impulsion de mesure sg de niveau logique 1. Cette meme impulsion est fournie à entrée du circuit de calibration CA1. Elle correspond à l'impulsion calibrée en largeur ss. En réponse, le circuit de calibration CAl fournit une impulsion positive sc à l'entrée inverseuse du comparateur AD. Il en résulte une diminution de l'amplitude Vsa du signal de sortie sa de ce comparateur, comme le montre la partie P1-P2 de la courbe Vsa de la figure 9. Cette amplitude devient inférieure à la tension de basculement Vsd du bistable BG. Ce dernier passe de la position 1 à la position 0 à l'apparition du premier flanc arrière des impulsions de rythme ih survenant après ce franchissement. Le signal ss (ou sg) passe donc au niveau logique 0. Le condensateur d'intégration CM se décharge et l'amplitude du signal de sortie sa du comparateur-intégrateur AD augmente (partie P2-P3 de la courbe Vsa) à une vitesse proportionnelle à l'amplitude du signal d'entrée analogique Vx. L'amplitude Vsa du signal sa devient alors supérieure à la tension de basculement Vsd et le premier flanc arrière des impulsions ih survenant après ce franchissement provoque le basculement du bistable BG qui passe de la position O à la position 1. Le signal de sortie ss de ce bistable passe donc au niveau logique 1. Ce signal est fourni au circuit de calibration CAl qui fournit en réponse un signal sc d'amplitude déterminé. Le condensateur d'intégration se charge et l'amplitude Vsa du signal de sortie du comparateurintégrateur décroît très rapidement et devient inférieure à- la tension de basculement Vsd. Le bistable BG bascule et le signal de sortie ss passe du niveau logique 1 au niveau logique O à l'apparition du premier flanc arrière d'impulsion de rythme ih suivant ce franchissement. Ce flanc arrière est celui qui suit immediatement le flanc arrière ayant provoqué le basculement du bistable de la positron O à la position 1. On est ramené en position initiale et le fonctionnement se poursuit de la façon qui vient d'etre décrite. On suppose maintenant que le signal d'entrée analogique Vx est négatif. Comme on l'a vu précédemment, le bistable D, toujours commandé par un signal positif, fonctionne de la façon qui vient d'entre décrite. Les impulsions qu'il fournit déclenchent le circuit de calibration d'amplitude CA2. Ce dernier fournit alors des impulsions d'amplitude -VR sur l'entrée du comparateur-intégrateur AD et le fonctionnement se poursuit comme décrit précédemment. Le générateur GY de la figure 8 fournit donc des impulsions de mesure dont la largeur est égale à la période th des impulsions de rythme ih et dont la fréquence est proportionnelle à l'amplitude du signal d'entrée analogique Vx. Le temps tv séparant le flanc arrière d'une impulsion ss et le flanc avant de l'impulsion ss suivante est donc d'autant plus faible que le signal d'entrée Vx est grand. Il apparat donc une limite aux possibilités du système décrit. En effet, si le signal d'entrée analogique Vx est d'une amplitude telle que l'intervalle de temps tv ait tendance à être inférieur à la période th, le système a tendance à diverger ou à se bloquer. Pour pallier cet inconvénient on modifie le circuit de connexion du bistable BG comme le montre le schéma de la figure- 10. Sur le schéma de la figure 10, la sortie complémentaire Q du bistable BG est connectée à la cathode d'une diode DY2 dont l'anode est connectée, d'une part, à une source de tension +Vcc par l'intermédiaire d'une résistance Rg, d'autre part, à l'entrée de commande D du bistable. Cette entrée est également connectée à l'anode d'une diode DY1 dont la cathode est connectée au, collecteur du transistor TG1. Comme dans exemple de réalisation de la figure 8, les impulsions de rythme ih sont fournies à l'entrée d'horloge CK du bistable qui fournit les impulsions de mesure calibrées en largeur ss ou sg sur sa sortie Q. Lorsque le signal d'entrée analogique Vx, supposé positif, est de forte amplitude, l'amplitude du signal sa' fourni par le transistor TG1 est supérieure à la tension V'cc. La diode DY1 est bloquée. Un signal de niveau logique 1 est alors fourni, via la résistance Rg, à l'entrée D du bistable BG qui, à l'apparition d'un flanc arrière d'impulsion de rythme ih bascule en position 1. Il fournit donc un signal ss de niveau logique 1 sur sa sortie Q et un signal su de niveau logique O sur sa sortie complémentaire Q. Ce-signal est fourni, à travers la diode DY2, à l'entrée D du bistable BG. A l'apparition du flanc arrière de l'impulsion de rythme ih suivante, ce bistable bascule en position 0. Le signal ss passe donc au niveau logique O et le signal su au niveau logique 1.La diode DY2 est bloquée et un signal de niveau logique 1 est fourni, via la résistance Rg, à l'entrée D du bistable BG. Le fonctionnement se poursuit de cette façon, le bistable BG fournissant des impulsions ss dont la fréquence est égale à la moitié de la fréquence des impulsions de rythme ih. Grâce à cette disposition, le générateur d'impulsions GY continue à produire des impulsions et les circuits d'échantillonnage CA1 et CA2 continuent de fonctionner normalement. Il reste alors à l'utilisateur, après avoir constaté que le nombre N d'impulsions délivrées au système de comptage et d'affichage par la porte PL (figure 5) correspond à cette situation, de changer de gamme de mesure, par exemple. Le fonctionnement du dispositif de la figure 10, lorsque le signal d'entrée analogique Vx est négatif, est identique et ne sera pas décrit. En effet, l'adjonction du transistor TG1 entre le comparateur-intégrateur AD et le bistable BG permet, comme on l'a vu précédemment, de commander ce bistable avec des signaux positifs quel que soit le signe du signal analogique Vx. Il est bien évident que la description qui précède n'a été donnée qutà titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre de l'invention. REVENDICATIONS 1. Convertisseur analogique-numérique caractérisé par le fait qu'il comprend notamment un générateur d'impulsions de mesure calibrées de fréquence variable, un circuit d'intégration recevant les impulsions de mesure pour fournir un signal continu dont l'amplitude est proportionnelle à la fréquence des impulsions de mesure, et un comparateur recevant, d'une part, un signal d'entrée analogique à convertir et, d'autre part, le signal continu, pour fournir ut signal d'erreur qui est transmis au générateur d'impulsions de manière à faire varier la fréquence des impulsions de mesure dans un sens tel que toute différence entre l'amplitude du signal continu et l'amplitude du signal d'entrée analogique tende à diminuer, un tel arrangement traduisant ainsi le signal d'entrée analogique en un nombre d'impulsions de mesure par unité de temps. 2. Convertisseur analogique-numérique tel que défini en 1, caractérisé par le fait que le générateur dtimpulsions de mesure comprend notamment un générateur d'impulsions de durée déterminée et de fréquence variable et un circuit de calibration d'amplitude. 3. Convertisseur analogique-numérique tel que défini en 2, caractérisé par le fait que le générateur d'impulsions de durée déterminée et de fréquence variable comprend notamment un circuit à relaxation fournissant des impulsions de relaxation de fréquence variable et un circuit de calibration de durée qui, pour chaque impulsions de relaxation reçue, fournit une impulsion de durée déterminée. 4. Convertisseur analogique-numérique tel que défini en 3, caractérisé par le fait qu'il comprend en outre une horloge fournissant des impulsions de rythme et que le circuit de calibration de durée comprend un dispositif bistable qui reçoit les impulsions de relaxation et les impulsions de rythme, ces éléments étant arrangés de manière que le dispositif bistable débloqué par chaque impulsion de relaxation fournit en réponse une impulsion dont la durée est égale à la période des impulsions de rythme. 5. Convertisseur analogique-numérique tel que défini en 4, caractérisé par le fait que le dispositif bistable comprend une première bascule du type JK qui passe d'une première à une deuxième position à l'arrivée d'une impulsion de relaxation et une deuxième bascule du type JK qui passe d'un premier à un deuxième état à la fin de la première impulsion de rythme fournie après le passage de la première bascule dans ladite deuxième position, ces deux bascules changeant d'état ou de position à la fin de la deuxième impulsion de rythme fournie après ledit passage de la première bascule en deuxième position. 6. Convertisseur analogique-numérique tel que défini en 5, caractérisé par le fait que le circuit de relaxation est un circuit monostable composé notamment d'un transistor unijonction, d'un condensateur connecté dans le circuit d'émetteur de ce transistor et d'un circuit de commande qui reçoit le signal d'erreur pour fournir un courant de charge - de ce condensateur proportionnel à l'amplitude du signal d'erreur. 7. Convertisseur analogique-numérique tel que défini en 2, caractérisé par le fait que ledit générateur d'impulsions de durée déterminée et de fréquence variable est constitué notamment par un circuit bistable dont une entrée de normande reçoit ledit signal d'erreur et dont une entrée d'horloge reçoit un signal périodique, de sorte que chaque fois que le signal d'erreur atteint un niveau suffisant pour influencer le circuit bistable, celui-ci répond au signal périodique et change d'état, fournissant ainsi une impulsion de mesure. 8. Convertisseur analogique-numérique tel que défini en 7, caractérisé par le fait qu'un étage tampon précède ladite entrée de commande du circuit bistable et comprend essentiellement un transistor dont la base reçoit ledit signal d'erreur et dont le collecteur est connecté à ladité entrée de commande, les polarisations étant telles que, si le signal d'erreur est d'une polarité, le transistor fonctionne en amplificateur inverseur et, s'il est de l'autre polarité, il est saturé et fonctionné en étage suiveur, ce qui permet de fournir à l'entrée de commande un signal ayant toujours la même polarité. 9. Conrertisseur analogique-numérique tel que défini en 8, caractérisé par le fait qu'une boucle de rétroaction est prévue entre une sortie dudit circuit bistable et ladite entrée de commande afin que, lorsque le circuit bistable a quitté son état de repos, la boucle de rétroaction inhibe tout signal sur l'entrée de commande et permette ainsi au circuit bistable de retourner à l'état de repos dès la prochaine impulsion dudit signal périodique. 10. Convertisseur analogique-numérique tel que défini en 2, caractérisé par le fait qu 'il comprend en outre des moyens pour déceler la polarité du signal d'entrée analogique à convertir et fournir un signal de polarité à deux niveaux audit circuit de calibration-d'amplitude. 11. Convertisseur analogique-numérique tel que défini en 8, caractérisé par le fait que le circuit de calibration d'amplitude comprend un premier circuit générateur de courant constant qui reçoit les impulsions calibrées issues du circuit de calibration de durée lorsque le signal de polarité est à un premier niveau et qui fournit, pour chacune de ces impulsions calibrées, une impulsion de même durée, d'amplitude rigoureusement déterminée et d'une première polarité, positive par exemple, ce circuit de calibration d'amplitude comprenant également un deuxième circuit générateur de courant constant, symétrique du premier, qui reçoit les impulsions calibrées issues du circuit de calibration de durée lorsque le signal de polarité est au deuxième niveau et qui fournit pour chacune de ces impulsions calibres, une impulsion symétrique de l'impulsion fournie par le premier circuit générateur de courant.