FR 2334244 A1 19770701 FR 7537102 A 19751204 La présente invention se rapporte a un circuit de conférence permettant de mettre en communication plus de deux abonnés dans un réseau de commutation fonctionnant en modulation par impulsions et codage (XTC), notamment dans un réseau de commutation privé. Un circui,de conférence a dz,à été décrit dans la demande de brevet français NO 75 35467 déposée par la demanderesse le 20 Novembre 1975 et irti- tulée : "Circuit de conférence pour réseau de commutation Mit". Ce circuit comportait une mémoire à lecture et écriture divisée en K groupes de I lignes permettant d'établir K conférences simultanées de I abonnés. Chaque ligne de la mémoire recevait un code d'abonné.Pour traiter un groupe comptez, il était nécessaire d'effectuer I(I-1) additions, c'est- -dire (I-l) additions par abonné, ce qui imposait d'effectuer chaque addition en un temps assez court* L'objet de la présente invention est précisément un circuit de conférence pour réseau de commutation MIC, dans lequel le nombre d'opérations de calcul est limité de façon à disposer d'un temps plus important pour effectuer chacune de ces opérations. Il est prévu, selon l'invention, un circuit de conférence comportant une mémoire d'entrée à lecture et écriture divisée en K groupes de I lignes permettant d'établir K conférences simultanées, caractérisé en ce que > pour chaque groupe > les I lignes sont successivement lues une première fois et leur contenu est additionné pour former la somme de I échantillons, puis elles sont lues une seconde fois et l'échantillon lu est chaque fois retranché de ladite somme de I échantillons, D'autres caractéristiques et avantages apparaetront au cours de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels - la figure 1 représente le schéma d'ensemble d'un centre de commutation MIC - la figure 2 représente le schéma du circuit de conférence suivant l'inven tion ; - la figure 3 montre l'organisation de la mémoire d'entrée du circuit de con férence - les figures 4.a d 4.f représentent des diagrammes de temps nécessaires à la compréhension du fonctionnement d'ensemble du circuit de conférence - les figures 5.a et 5.b représentent des diagrammes de temps nécessaires à la compréhension du traitement d'un groupe de la mémoire d'entrée du circuit de conférence - les figures 6.a à 6.h représentent les signaux de commande des divers éléments du circuit de conférence. La figure 1 représente le schéma d'ensemble d'un centre de commutation MIC, permettant de situer l'emplacement du circuit de conférence selon l'invention. Le centre de commutation comporte un commutateur spatio-temporel C raccordé à p unités de multiplexage M1 à Mp. Chaque unité de multiplexage reçoit q jonctions multiplex J1 à Jq. Chaque jonction multiplex transmet m mots codés successifs au cours d'une période de répétition ou trame T. Chacun de ces m mots codés occupe une voie temporelle propre à l'intérieur de la trame T, et comporte b bits transmis sous forme parallèle. Les différents mots codés successivement présents sur une même voie temporelle sont des échantillons du signal analogique de parole d'un méme abonné.Afin d'améliorer la qualité de la transmission, ces échantillons sont codés de façon non-linéaire, la caractéristique de codage étant une courbe logarithmique approchée. Les unités de multiplexage M1 à Mp effectuent chacune le multiplexage de q jonctions multiplex J1 à Jq. Elles délivrent vers le commutateur C, respectivement par l'intermédiaire de p super-jonctions multiplex SJ1 à SJp, q.m mots codés sous forme parallèle au cours d'une trame T. On appellera w le produit q.m. La trame T est divisée en w intervalles de temps t, respectivement tl à tw, permettant chacun la transmission d'un mot codé vers le commutateur C. La description des unités de multiplexage, des jonctions et des super-jonctions, a été faite pour l'instant en considérant seulement le-sens de transmission jonction 3 commutateur. Dans la réalité, la transmission est bilatérale, et par conséquent chaque jonction et chaque super-jonction comportent des voies séparées pour les deux sens de transmission, et les unités de multiplexage sont conçues pour effectuer un démultiplexage dans le sens commutateur jonction. Le commutateur spatio-temporel C est commandé par une unité de commande CU. I1 effectue la liaison d'unité de multiplexage à unité de multiplexage par l'intermédiaire d'organes de commutation spatiale, et la liaison de voie temporelle à voie temporelle par l'intermédiaire d'organes de commutation temporelle (mémoires). Dans la pratique, on pourra utiliser, à titre d'exemple, les valeurs numériques suivantes T = 125 us q - huit jonctions multiplex m = trente-deux mots codés w = deux cent cinquante-six intervalles de temps b = huit bits t = 488 ns p = six unités de multiplexage. Une unité de multiplexage supplémentaire MS, appelée unité de multi- plexage spéciale, est reliée au commutateur C par une super-jonction multiplex SJS, de la meme façon que les autres unités de multiplexage Ml à Mp. Cette unité MS est reliée autre part à n équipements El à En réalisant les différentes fonctions de service nécessaires au fonctionnement du réseau commu- tation (traitement de signalisation, intervention d'opératrice, etc...) Le r81e de l'unité de multiplexage spéciale MS est d'aiguiller chacun des w mots codés reçus du commutateur C vers son équipement approprié.A titre d'exemple, le nombre n d'équipements pourra être égal à quatre. Le circuit de conférence selon l'invention forme l'un de ces équipements, par exemple, l'équipement El. On supposera que v mots codés parmi les w mots codés d'une trame T sont destinés au circuit de conférence, le nombre v étant un sous-multiple de w. A v 1 titre d'exemple, on pourrait avoir le cas suivant : w = 4. D'autre part, on supposera, dans la suite de la description, que ce sont les v premiers intervalles de temps tl à t de chaque trame T qui sont réservés au circuit de conférence. L'établissement d'une conférence entre plusieurs abonnés est réalisé en reliant chacun desdits abonnés au circuit de conférence par l'intermédiaire du commutateur C et de l'unité de multiplexage spéciale MS. Ainsi, pour un abonné en conférence, le circuit de conférence revoit, au cours d'un intervalle de temps donné, un mot codé représentant un échantillon du signal de parole émanant de cet abonné.Il délivre vers ce même abonné un mot codé qui représente la somme des échantillons de parole émanant des autres abonnés participant à la-conférence. La mise en conférence de plusieurs abonnés donnés est déterminée par le choix des connexions effectuées dans le commutateur C sous le contre de l'unité de commande CU. La figure 2 représente le schéma du circuit de conférence selon l'invention. Il comporte une mémoire d'entrée à lecture et écriture 1 comprenant v lignes de b bits. Chaque ligne est attribuée à un seul abonné et stocke successivement les différents mots codés provenant de cet abonné. La sortie à b bits de ladite mémoire est reliée à l'entrée d'un circuit d'expansion 2 par l'intermédiaire d'un registre 3. Le circuit d'expansion 2 convertit les mots à b bits codés de façon non-linéaire en mots à c bits (c > b) codés de façon linéaire. Si b = huit bits, on aura c = douze bits. Les mots à c bits sont envoyés vers une entrée d'un circuit de calcul 4 fonctionnant en additionneur ou en soustracteur suivant l'état logique 1 ou O d'un signal de commande P. La sortie à d bits (d > c) du circuit de calcul 4 est reliée à l'entrée d'un registre accumulateur 5. La sortie de ce dernier est reliée à l'autre entrée du circuit de calcul 4 par l'intermédiaire d'un registre 6 à d bits. Un atténuateur digital 7 (réalisant un décalage des bits vers la droite), placé en sortie du registre accumulateur 5, délivre vers un circuit de compression 8 des codes atténués. Le rôle de l'atténuateur 7 est de réduire le niveau du signal de sortie, qui peut entre important du fait de l'addition de plusieurs codes. Le circuit de compression 8 convertit les codes linéaires en codes non-linéaires à b bits, et délivre ceux-ci vers une mémoire de sortie à lecture et écriture 9 comportant v lignes de b bits. Chaque ligne est attribuée à un seul abonné en conférence et stocke successivement les différentes sommes d'échantillons codés destinés à cet abonné. L'organisation de la mémoire d'entrée 1 va être expliquée en relation avec la figure 3. Cette mémoire de v lignes est divisée en K groupes de I lignes adjacentes (v = K.I), chaque groupe étant identifié par la lettre k (k = 1 à K). Chacun de ces K groupes permet d'établir une conférence à I abonnés. Ainsi, par exemple, avec v = 64, on pourra avoir huit conférences (K t 8) à huit abonnés (I = 8). Le fonctionnement d'ensemble du circuit de conférence au cours d'une trame T va être expliqué en relation avec les figures 4.a à 4.f. Les v échantillons reçus par le circuit de conférence au cours d'une trame T sont inscrits respectivement sur les v lignes de la mémoire 1 au cours des v premiers intervalles de temps tl à tv, comme représenté en traits forts à la figure 4.a. Pour cette opération d'écriture, la mémoire 1 est adressée de façon cyclique et reçoit un signal d'écriture E de période t. Pour l'opération de lecture de la mémoire 1, les K groupes de la mémoire 1 sont traités successivement au cours d'une trame T. Pour chaque groupe > les I lignes sont lues successivement une première fois afin d'additionner leur contenu pour obtenir la somme des I échantillons, par l'intermédiaire du circuit de calcul 4 fonctionnant en additionneur. Puis elles sont lues à nouveau afin de retrancher chaque fois de ladite somme de I échantillons l'échantillon lu, cette opération étant réalisée par l'intermédiaire du circuit de calcul 4 fonctionnant en soustracteur. Le traitement des K groupes de la mémoire est réparti sur l'ensemble de la trameT, comme représenté à la figure 4.b.Chaque groupe de la mémoire 1 est donc traité T en un temps K Pour l'opération de lecture, la mémoire reçoit un signal de lecture L de période T ou 2v . Ainsi par exemple, cette période sera de 2t 2v Zut7v' v 1 dans le cas où w = 4. A l'intérieur du temps de traitement K de chaque groupe, le circuit de calcul 4 fonctionne en additonneur pendant la première moitié T du temps, soit 2K, comme représenté en traits forts à la figure 4.c. Il fonc T tionne en soustracteur pendant la seconde moitié du temps, soit 2K > comme re- présenté en traits forts à la figure 4.d.L'opération d'inscription dans la mémoire de sortie 9 est effectuée pendant la seconde moitié du temps de traitement de chaque groupe, c'est-à-dire pendant que le circuit de calcul 4 fonctionne en soustracteur, comme représenté en traits forts à la figure 4,e. Pour cette opération d'inscription, la mémoire 9 est adressée de façon cyclique T et reçoit un signal d'écriture E' de période 2v . La lecture de la mémoire 9 est effectuée pendant les v premiers intervalles de temps ti à t de chaque i v trame T, comme représenté en traits forts à la figure 4.f. Pour cette opération de lecture, la mémoire 9 est adressée de façon cyclique et reçoit un signal de lecture L' de période t. Ainsi, au cours d'un mCme intervalle de temps t, le circuit de conférence reçoit un échantillon codé provenant d'un abonne en conférence et délivre vers ledit abonné la somme des échantillons codés des autres abonnés en conférence, T Le traitement complet d'un groupe de conférence en une durée T va K être expliqué en relation avec les figures 5.a et 5.D.Les I lignes du groupe T sont successivement lues à la période 2v, et les échantillons correspondants sont envoyés vers le circuit de calcul 4 fonctionnant en additionneur sous le contrôle du signal P de niveau 1 représenté à la figure 5.a, I additions sont T effectuées à la période 2v, comme reprdsenté à la figure 5.b. Le résultar de chaque addition est envoyé à l'entrée du circuit de calcul 4 par l'intermé- diaire des registres 5 et 6. A la fin des opérations d'addition, la somme des I échantillons est présente dans le registre 6.Les I lignes du groupe consul T déré sont à nouveau lues à la période 2v) et les échantillons (les mimes que précédemment) sont envoyés vers le circuit de calcul 4 fonctionnant en soustracteur sous le contrôle du signal P de niveau O représenté à la figure 5.a. I soustractions sont effectuées à a période T comme représenté à la 2v' figure 5.b. Chaque soustraction consiste a retrancher l'échantillon lu de la somme des I échantillons présente dans le registre 6. De cette manière, un abonné en conférence ne recevra pas sa propre parole. Le résultat de chaque soustraction est enregistré au fur et à mesure dans la mémoire de sortie 9, à partir de laquelle il sera envoyé vers le commutateur. L'ensemble des opérations effectuées dans le circuit de conférence T au cours d'une période élémentaire d'addition 2v va être expliqué en relation avec les figures 6.a à 6.f. On supposera que cette période d'addition se situe pendant l'arrivée des échantillons vers le circuit de conférence, c'est-à-dire au cours des intervalles de temps tl à tv d'une trame T, de façon à faire apparaître le signal d'écriture E de la mémoire 1 et de lecture L' de la mémoire 9. Un échantillon reçu est inscrit sur une ligne. de la mémoire 1 sous le contrôle du signal d'écriture E de période t représenté à la figure 6.a. La mémoire 1 est lue sous le contrôle du signal de lecture L représenté à la figure 6.b, et l'échantillon correspondant est transféré dans le registre 3 sous le contrôle d'un signal Q représente à la figure 6.c. Cet échantillon est envoyé, par l'intermédiaire du circuit d'expansion 2, au circuit de calcul 4 dans lequel il est additionné au code présent en sortie du registre 6. Le ré- sultat de l'addition est inscrit dans le registre accumulateur 5 sous le contrôle d'un signal R représenté à la figure 6.d. Puis il est inscrit dans le registre 6 sous le contrôle d'un signal S représenté à la figure 6.e. Le signal S est appliqué au registre 6 par l'intermédiaire d'une porte ET 10 recevant d'autre part le signal P de niveau 1 représenté à la figure 5.a. Les T signaux L, Q, R et S ont une période 2v.La mémoire de sortie 9 est lue sous le contrôle du signal de lecture L' de période t représenté à la figure 6.f. L'ensemble des opérations effectuées dans le circuit de conférence T au cours d'une période élémentaire de soustraction -va Entre expliqué en relation avec les figures 6.a à 6.h. On supposera, comme précédemment, que cette période de soustraction se situe pendant l'arrivée des échantillons vers le circuit de conférence. Un échantillon reçu est inscrit sur une ligne de la mémoire d'entrée 1 sous le contrôle du signal d'écriture E représenté à la figure 6.a. La mémoire 1 est lue sous le contrôle du signal de lecture L représenté à la figure 6.b, et l'échantillon correspondant est transféré dans le registre 3 sous le contrôle du signal Q représenté à la figure 6.c.Cet échantillon est envoyé, par l'intermédiaire du circuit d'expansion 2, au circuit de calcul 4 dans lequel il est soustrait de la somme des I échantillons obtenue précédemment au cours des opérations d'addition et présente dans le registre 6. Le circuit de calcul 4 fonctionne en soustracteur sous le contrôle du signal P de niveau 0 représenté à la figure 5.a. Ce signal bloque la porte ET 10 et empêche par conséquent toute inscription dans le registre 6. Le résultat de la soustraction est inscrit dans le registre accumulateur 5 sous le contrôle du signal R représenté à la figure 6.d. Puis il est inscrit, après passage dans l'atténuateur 7 et dans le circuit de compression 8, sur une ligne de la mémoire de sortie sous le contrôle du signal d'écriture E' de T période 2v représenté à la figure 6.g. Lorsque la dernière soustraction a été effectuée à l'intérieur d'un groupe3 le registre 6 est remis à zéro sous le T contrôle d'un signal RAZ de période TK représenté à la figure 6.h. Cette remise à zéro est nécessaire pour initialiser les opérations d'addition relatives au groupe suivant. La mémoire de sortie 9 est lue sous le contrôle du signal de lecture L' de période t représenté à la figure 6.f. Bien que la présente invention ait été décrite avec un exemple particulier de réalisation, il est clair qu'elle n'est pas limitée audit exemple, et qu'elle est susceptible de variantes ou modifications sans sortir de son cadre. Notamment les v intervalles de temps t réservés au circuit de conférence peuvent être répartis régulièrement à l'intérieur de la trame T, au lieu d'etre groupés au début (intervalles de temps tl à tv) comme dans l'exemple choisi pour la description. REVENDICATIONS 1. Circuit de conférence destiné à établir simultanément K conférences de I abonnés (K.I = v) dans un réseau de connutation MLC qui fonctionne selon une période de répétition ou trame T divisée en w ntervalles de temps t (v étant un sous-multiple de w?, comportant une mémoire d'entrée de v lignes à lecture et écriture stockant les codes non-linéaires d'abonnés reçus au cours de v intervalles de temps t, ladite mémoire d'entrée étant divisée en K groupes de I lignes, un circuit d'expansion transformant lesdits codes non-linéaires en codes linéaires, un circuit de calcul, un atténuateur, un circuit de compression transformant lesdits codes linéaires en codes non-linéaires, et une mémoire de sortie de v lignes à lecture et écriture, caractérisé en ce que chaque groupe de la mémoire est lu, ligne par ligne, deux fois de suite, la T période de lecture drune ligne étant égale à 2v, et en ce que ledit circuit de ruz calcul est un additionneur-soustracteur dont une entrée est reliée à la sortie dudit circuit d'expansion, dont l'autre entrée est reliée à sa sortie par l'in termédiaire d'un premier et d'un second registres, ledit additionneursoustracteur fonctionnant en additionneur pendant la première lecture d'un groupe et en soustracteur pendant la seconde lecture. 2. Circuit de conférence selon la revendication 1, caractérisé en ce que le second registre est inhibé pendant la phase de soustraction du circuit de calcul, et remis à zéro au début de la phase d'addition. 3. Circuit de conférence selon l'une des revendications 1 ou 2, caractérisé en ce que l'additionneur-soustracteur effectue I additions au cours de la phase d'addition, délivrant à la fin la somme des I échantillons du groupe, et I soustractions au cours de la phase de soustraction, retranchant chaque fois de cette somme l'échantillon lu dans le groupe. 4. Circuit de conférence selon l'une des revendications préczaentes, caractérisé en ce que les I codes délivrés par l'additionneur-soustracteur au cours de la phase de soustraction sont inscrits au fur et à mesure dans la mémoire de sortie, par l'intermédiaire du premier registre, de l'atténuateur et du circuit de compression.