FR 2318534 A1 19770211 FR 7522136 A 19750715 La présente invention concerne un amplificateur différentiel à contre réaction de mode commun. Cet amplificateur ayant deux branches amplificatrices auxquelles sont appliquées deux tensions d'entrée et qui délivrent deux tensions de sortie, est destiné à amplifier la différence de ces deux tensions d'entrée, la tension amplifiée étant la différence des deux tensions de sortie. L'invention a pour but de maintenir constante la somme des tensions de sortie de l'amplificateur différentiel, cette tension somme étant de valeur correspondante à une bonne zone de fonctionnement de chacune des branches amplificatrices. On sait que l'utilisation de transistors MOS dans les circuits intégrés ne permet pas un contrôle précis de chaque élément pris indépendamment. I1 est alors nécessaire de compenser automatiquement les variations des divers parametres technologiques et électriques dans lesdits circuits intégrés. Pour ce faire, on utilise par exemple la contre réaction de mode commun dans laquelle on renvoie sur l'entrée la somme des tensions de sortie dudit amplificateur différentiel. Dans les dispositifs amplificateurs différentiels à contre réaction de mode commun de l'art antérieur, la contre réaction était généralement peu rapide de par la nature des éléments utilisés (transistors bipolaires) et de par leur nombre, ce qui fait que en alternatif et à des hautes fréquences (ou en régime transitoire) la contre réaction était très mauvaise. La qualité de la contre réaction est également fonction du gain de l'étage différentiel à contre réaction. Tout en maintenant une bonne stabilité il est necessaire que ce gain ait une valeur suffisante. Un but de la présente invention est de réaliser un amplificateur différentiel à contre réaction de mode commun en limitant le nombre des composants électroniques à une valeur minimale. Enfin, un autre but de la présente invention est de réaliser un amplificateur différentiel à contre réaction de mode commun constitué uniquement de transistors MOS. L'amplificateur différentiel à contre réaction de mode commun selon 1 invention satisfait les critères précédemment énoncés. De façon connue, cet amplificateurifférentiel comprend deux lignes équipotentielles L1 et L2, L1 étant par exemple à la tension - V et L2 à la tension + V, ces deux lignes équipotentieles servant à l'alimentatIon de l'amplificateur ; il comprend deux transistors amplificateurs de type MOS M1 et M2 dont les grilles sont respectivement branchées sur des sources délivrant des tensions à amplifier Ve1 et Ve2, les drains S1 et S2 desdits -ransisors délivrant respect-vement les tensions amplifiées Vs e Vs2 -; les drains desdits transistors sont également reliés à la ligne équipotentielle L1 à travers des resistances de charge M3 et M4 ; ces résistances de charge sont par exemple constituées par des transistors MOS fonctionnant en zone ohmique ; l'amplificateur comprend égaiement un transistor M5 dont ia griile est reliée à une source de tension UPO1 de polarisation ; l'amplifi- cateur comprend enfin, et ceci constitue la caractérIstIque de i'invention, un organe additionneur dont les entrées sont reliées aux drains S1 et S2 des transistors M1 et M2 et ledit transistor M5 et ledit organe additionneur sont disposés en série entre les sources communes des transistors M1 et M2 et la ligne L2. Cet organe additionneur est de préférence constitué par deux transistors MOS branchés en parallèle et dont les grilles sont connectées aux drains des transistors respectifs M1 et M2. D'autres caractéristiques et avantages de l'invention apparaitront mieux après la description qui suit d'un exemple de réalisation donné à titre explicatif et nullement limitatif en référence aux figures annexées sur lesquelles on a représenté - sur la figure 1, un exemple de réalisation de l'amplificateur différentiel selon l'invention, et - sur ia figure 2, un schéma mathématique équivalent dudit amplificateur différentiel. L'amplificateur différentiel à contre réaction de mode commun représenté sur la figure 1 comprend deux transis vors MCS M1 et M2 dont les grilles E1 et E2 sont attaquées par les tensions Vel et Ve2 délivrées par des sources quelconques (non représentées), ces tensions étant mesurées par rapport à la masse. Les drains S1 et S2 de ces dits transistors délivrent les tensions amplifiées Vsl et Vs2, ces tensions étant envoyées sur les grilles des transistors M6 et M7, transistors sommateursamplificateurs montés en sommateur, dont les drains sont reliés à la source du transistor M5 pour réaliser une contre réaction de mode commun.La tension aux bornes de montage parallèle M6 M7 vient modifier la tension appliquée entre grille et source du transistor M5 donc la valeur du courant fourni par le générateur de courant. Les sources des transistors M6 et M7 sont reliées à la ligne équipotentielle L2 au potentiel + V, la grille du transistor M5 est polarisée en reliant la borne P à un dispositif de polarisation (non représenté) délivrant la tension de polarisation UpOl, le drain du transistor M5 alimentant les sources des transistors M1 et M2. Les transistors de charge M3 et M4 fonctionnent en zone ohmique, les grilles et les drains desdits transistors M3 et M4 étant connectés directement à la ligne L1 de potentiel - V. Le dispositif de polarisation délivrant la tension U sur sur la borne P est par exemple le dispositif décrit dans la demande de brevet EN 75 22135 déposée ce même jour au nom du même déposant. Pour limiter autant que faire se peut les dérives dues aux variations de paramètre technologique, les couples de transistors M1 M21 M3 M4, M6 M7 sont constitués de transistors aussi semblables l'un à l'autre que possible. Sur la figure 2 on a représenté un schéma électronique mathématique équivalent du schéma de la figure 1, les transistors M1 et M2 étant symbolisés par les amplificateurs équivalents A (de gain A), l'ensemble des transistors M6 et M7 par l'additionneur #, associé à l'amplificateur K de gain de valeur K ; e, edl et ed2 sont les tensions d'offset des amplificateurs A et K. L'analyse mathématique des résultats obtenus à laide des amplificateurs représentés sur les figures 1 et 2 est la suivante : les potentiels de sortie Vsl et Vs2 sont donnés par les formules Vs = A [Ve + ed - K (Vs + Vs2 - e > j Vs2 = A [Ve2 + ed2 - K (Vs1 + Vs2 - Après manipulation algébrique simple on obtient Selon ces équations la tension d'offset différentielle (tension d'erreur) s'ajoutant à (Vel - Ve2) à l'entrée est égale à edl - ed2.C'est pourquoi il est avantageux d'opérer en différentiel tdifférence des tensions inférieures à chaque tension d'offset prise isolément) et de s'efforcer de réaliser des amplificateurs A (ou M1 et M2) aussi semblables que possible s'ils sont identiques edl = ed2 et ia tension d'offset différentielle est nulle. La tension d'offset V off non différentielle rapportée à l'entrée du système vaut Ve + d + Ve + Ve2 + ed1 + ed + 2 Ke V,ff edl 1 + 2 AK On voit sur cette formule que l'Influence des variations des paramètres technologiques (edl, ed2 et e) et la valeur des paramètres d'entrée Ve et Ve2, n'a que peu d'influence sur la tension d'offset V off Si le facteur 1 AKt appelé taux de 1+2 AK' réjection de mode commun est grand. La tension d'offset e de mode commun de l'amplificateur, tension d'offset de l'ensemble amplificateur M6 et M7, étant multiplié par K, il appert qu'on a intérêt à diminuer K tout en gardant AK constant. Selon 1 'invention la contre réaction de mode commun est obtenue très simplement avec un nombre minimum d'éléments, ce qui permet notamment une grande rapidité de la contre réaction. De plus la présence du couple de transistors M6 M7 dans le montage, en introduisant une résistance en série, diminue l'impédance de sortie du générateur de courant constitué par les transistors M5, M6 et M7, en diminuant la pente de la caractéristique courant-tension. I1 va de soi que des modifications de l'amplificateur différentiel à contre réaction de mode commun restant dans le cadre des équivalences font partie intégrante de l'invention, notamment le remplacement éventuel des transistors de charge M3 et Mq par des résistances, l'intervention du sens du branchement série de M5 et du couple M6 M7, et toute réalisation semblable du dispositif additionneur-amplificateur représenté par les transistors M6 et M7 dans le mode de réalisation préférentiel de l'invention. REVENDICATIONS 1. Amplificateur différentiel à contre réaction de mode commun caractérisé en ce qu'il comprend - deux lignes équipotentielles L1 et L2, - deux transistors amplificateurs MOS, M1 et M2, dont les grilles sont respectivement branchées sur des sources délivrant des tensions à amplifier de valeur Vel et Ve2, les drains S1 et desdits transistors, délivrant respectivement les tensions amplifiées Vs et Vs2, étant reliés à ia ligne équipotentiel le L1 à travers des résistances des charges M3 et M4, - un transistor MOS, M5 dont la grille est reliée à une source de tension UpOl de polarisation, de tension Up01 - un organe additionneur, dont les entrées sont reliées aux drains S1 et S2 des transistors M1 et M2, ledit transistor MOS M5 et la sortie dudit organe additionneur étant disposés en série entre les sources communes des transistors M1 et M2 et la ligne L2. 2. Dispositif selon la revendication 1, caractérisé en ce que les résistances de charge M3 et M4 sont constituées par des transistors MOS travaillant en zone ohmique, dont la grille et le drain sont reliés directement à la ligne L1, les sources desdits transistors étant respectivement reliées aux drains S1 et S2 des transistors M1 et M2. 3. Amplificateur différentiel selon l'une quelconque des revendications 1 et 2, caractérisé en ce que l'organe additionneur comprend deux transistors MOS en parallèle M6 et M7 dont les grilles seront respectivement reliées aux drains et S2 des transistors M1 et M2, les drains desdits transistors M6 et M7 étant reliés à la source du transistor M5 et les sources des transistors M6 et M7 étant branchées directement sur la ligne équipotentielle L2.