FR 2331205 A1 19770603 FR 7633652 A 19761108 Invention concerne de façon générale un convertisseur analogique-numérique et en particulier un convertisseur analogique- numérique, non linéaire, qui utilise une fonction de transfert non linéaire, à approximation linéaire par segments. Un champ d'applications très large des convertisseurs logiques-numériques est constitué par les systèmes de télécommuni- cation, dans lesquels des signaux de parole, analogiques, sont transmis sous forme numérique. Il beaucoup de tels systèmes, on utilise une modulation par impulsions codées (PCM) selon laquelle la conversion analogique-numérique se fait suivant une courbe de transfert non linéaire. Divers systèmes nonnalisée et diverses normes se sont déjà établis : en Europe, on utilise la courbe A et dans les états Unis d'Amérique, on utilise la courbe /u. Les deux courbes sont approchées par 13, 15 segments de droite. Is courbe de transfert du système européen est représentée à la figure 1. Â la courbe À du système européen, on a la même pente pour les deux premiers segments. Puis, la pente est diminuée de moitié pour chs que segment ou chaque section et cela par rapport au serment précèdent ou à la section précédente. De façon générale, on peut ap- pliquer trois procédés différents pour réaliser des courbes de transfert non linéaires pour la courbe À ou pour la courbe .Ces procédés sont (1) une compression analogique suivie par un codage linéaire, (2) un codage linéaire suivi par une compression n"méri- que et (3) un codage non linéaire. Le procédé (1) nécessite luti- lisation d'une installation analogique très précise. Cette instal- lation doit Outre constituée par un amplificateur qui présente un coefficient d'amplification variable, dépendant de l'amplitude du si dtentrée qui est appliqué, de façon que le signa1 de sortie reçoive une valeur de position ou un poids, suivent la façon loga- rithmique nécessaire.Le signal de sortie de cette installation analogique est alors transformé en un nombre numérique par une ainsi tallation de codage linéaire. Le procédé (2) nécessite un convertis- seur analogique-numérique très rapide et très précis, à fonctionne- ment linéaire ainsi qu'un réseau numérique complexe pour effectuer une conversion de chiffre à chiffre, pour effectuer la compression exigée par la caractéristique de transfert logarithmique. Dans l'application du procédé (5), il est possible de limiter le nombre de composants à un minimim et il est en outre possible d'utiliser des composants à vitesse et précision relativement réduites. Dans les convertisseurs analogique s-numériques, existants, qui appliquent à la technique d'une approximation successive, il est nécessaire de maintenir le signal d'entrée, b transfonner, b un niveau constant pendant le codage. Cette condition relative à un circuit de détection et de maintien, s'ajoute au nombre de oomposants nécessaires dans le système, et pose souvent un problème dif- ficile à résoudre. L'invention a pour but de créer un convertisseur analogique- numérique du type ci-dessus, qui utilise des composants de vitesse et de précision relativement faibles, et permette une vitesse de travail très élevée et un travail particulièrement précis. Â cet effet, l'invention concerne un montage dans lequel il est prévu un premier convertisseur pour créer un premier nombre qui fixe un segment linéaire et en ce qu'il comporte un second convertisseur pour créer un second nombre qui définit un niveau dane le segment, le premier nombre et le second nombre formant le flot de données-série L'invention sera décrite oi-après h l'aide des dessins dans lesquels t - la figure 1 représente une courbe de transfert non linéaire, utilisée pour les conversions analogiques-nnmériques dans des systèmes POI. - la figure 2 représente l'organisation dtun intervalle de temps PC! selon l'invention. - la figure 3 est un schéma-bloc dtun mode de réalisation préférentiel du convertisseur analogique-numérique en cascade, parallèle selon l'invention. - les figures 4A et 4B représentent un schéma détaillé du schéma-bloc de la figure 3. - la figure 5 est un schéma-bloc d'un autre mode de réalisation préférentiel du convertisseur de l'invention. - les figures 6A et 63 sont des schémas détaillés du monta- ge représenté b la figure 5. La figure 3 représente un schéma-bloc d'un mode de réaliBa- tion préférentiel d'un convertisseur analogique-numérique cascade, parallèle 10 selon l'invention, qui comporte un premier convertis- seur 11 et un second convertisseur 13. Le convertisseur analogique- numérique 10 présente une borne dtentrée pour le signal analogique qui est reliée l'entrée d'un amplificateur de valeur absolue 12 par une ligne 15 et h un comparateur de bits de signe 14 par un conduoteur 16.La sortis de l'amplificateur de valeur absolue 12 est reliée l'entrée d'un premier circuit de quantification 18, b l'entrée d'un premier amplificateur partiel 20 et à l'entrée d'un ampli cateur programmable 22 par une ligne 24. Les signaux de sortie du premier circuit de quantification 18 sont envoyés au premier con vertisseur-codeur 26 par les lignes 20. Une sortie du convertis- seur-codeur 26 est appliquée par une ligne 44 à un circuit diviseur 42.D'autres sorties du convertisseur-codeur 26 sont reliées aux entrées de ltamplificateur programmable 22 et cela par les lignes 46 à 58 ainsi que par les lignes 62, 64; et 66 à un registre à décalage de transfert 60. la sortie du comparateur de bits de signe 14 est également reliée à une entrée d'un registre à décalage de transfert 60 par une ligne 68. La sortie du premier amplificateur partiel 20 est reliée à une entrée dtun circuit partiel 42 par une ligne 70. La sortie de l'amplificateur programmable 22 est reliée à une entrée du circuit 42 par une ligne 72.Un second circuit de quantification 74 est relié par une entrée au circuit 42 par une ligne 76 ; une ligne d'alimentation est reliée par une ligne 78 à la tension de référence V2 et les lignes de sortie 80 ... 86 sont reliées aux entrées du second convertisseur-codeur 88. Les sorties du second convertisseur-codeur 88 sont reliées aux entrées du registre à décalage de transfert 60 par les lignes 90 à 96. Une entrée d'horloge est reliée par la ligne 98 au registre de transfert 60. La sortie du registre 60 est reliée à la ligne 100 pour ormer la sortie PCM du convertisseur analogique-numérique en cascade parallèle 10. Le premier circuit de quantification 18 comporte sept comparateurs qui sont reliés au point de jonction du conducteur résistant.La résistance 101 est reliée par une première borne à la masse, la seconde borne étant reliée à une première entrée du com- parateur 102 et à une première borne de la résistance 103 par la ligne 104, La résistance 103 est reliée par sa seconde borne à une première entrée du comparateur 105 et à la première borne de la résistance 106 par une ligne I 07. La seconde borne de la résistance 106, est reliée à la première entrée du comparateur 108 et à la première borne de la résistance 104 par la ligne 110. La seconde borne de la résistance 104, qui est reliée à une première entrée du com- parateur 111 et à une seconde borne de 1P résistance il 2 par une ligne 113. La seconde borne de la résistance 112 est reliée à la première entrée du comparateur 114 et à la seconde borne de la ré sistance 115 par la ligne 116. La seconde borne de la résistance 115 est reliée à la première entrée du comparateur 117 et à la se conde borne de la résistance 118 par la ligne 119. la seconde borne de la résistance 118 est reliée à la première entrée du code parateur 120 et à la première borne de la résistance 121 par la ligne 122.La seconde borne de la résistance 121 est reliée par la ligne 123 à la tension d'alimentation de référence Vf Les campai rateurs 102, 105, 108, 111, 114, 117 et 120 ont chacun une seconde entrée qui est reliée en commun à la sortie de ltamplificateur de valeur absolue 12 par la ligne 24 ; ces comparateurs ont une sortie qui est reliée aux entrées du convertisseur 26 et cela par les lignes 28, 30, 32, 34, 36, 38 et 40.Le second circuit de quantifica- tion 74 comporte quinze comparateurs qui sont reliés au point de fonction dtun conducteur résistant branché en série. Ia première borne de la résistance 150 est reliée à la masse, la seconde borne étant reliée à la première entrée du comparateur 151 et à la première borne de la résistance 152 par la ligne 153. La seoonde borne de la résistance 152, est reliée à la première entrée du comparateur 154 et à la première borne de la résistance 155 par la ligne 156.Ce mode de branchement est répété pour les autres comparateurs, la seconde borne de la résistance 157 étant reliée à la première entrée du quatorzième comparateur 158 et à la première borne de la résistance 159 par une ligne 160. Une seconde borne de la résistance 159 est reliée à une première entrée du quinzième comparateur 161 et à la première borne de la résistance 162 par la ligne 163. Ia. seconde borne de la résistance 162 est reliée par la ligne 78 à la tension d'alimentation de référence Vt. Les figures 4A et 4B représentent un schéma détaillé du convertisseur annlogique-numérique en cascade, parallèle 10. Les figures 4A et 4B représentent des modes de réalisation préférentiels de l'amplificateur de valeur absolue 12, du comparateur de bits de signe 14, du premier circuit de quantification 18 qui présente un coefficient d'amplification variable (1 ou 8) et en outre pour le premier amplificateur 20j pour l'amplificateur programmable 22, pour le premier convertisseur de code 26, pour le circuit 42, pour le second circuit de quantification 74 et pour le second circuit convertisseur-codeur 88 ; ces divers circuits sont représentés chacun dans le détat Les figures 4A et 4B montrent une ligne 68 qui sert de sor- tie pour le comparateur de bits de signe 14, les lignes 62 à 66 représentant les sorties du premier convertisseur de code 26 et les lignes 90 à 96 représentant les sorties du second convertisseur de code 88. Â la figure 3, ces lignes représentent les entrées du registre de transfert 60 non représenté aux figures 4 & et 4B. Ia figure 5 est un schéma-bloc d'un autre mode de réalisation préférentiel d'un convertisseur analogique-numérique en cascade, parallèle, 200 selon l'invention. Le convertisseur 200 comporte une borne d'entrée pour les signaux analogiques, cette borne étant reliée aux entrées de l'amplificateur de valeur absolue 202 et du comparateur de bits de signe 204 par la ligne 206. Ia sortie de l'amplificateur 202 est reliée è l'entrée de l'amplificateur 208 è coefficient d'amplification variable et à une entrée du coe- parateur 210 par la ligne 212. la sortie de l'amplificateur 212 à coefficient d'amplification variable est reliée è l'entrée de com- mande d'amplification de l'amplificateur 208 b coefficient deampli- fication variable par la ligne 214. la sortie de l'amplificateur 208 est reliée b une entrée de l'amplificateur programmable 216 et à une borne du premier circuit 218 par la ligne 220. la sortie de l'amplificateur programmable 216 est reliée à une borne du second circuit 222 par la ligne 224 et è une borne du troisième circuit de commutation 226 par la ligne 228. la seconde borne du premier circuit 218 est reliée au circuit de quantification 230 par la li gns 232.Le circuit de quantification 230 comporte quinze compara teurs qui sont reliés au point de jonction d'un conducteur résistant. La première borne de la résistance 234 est reliée è la masse ; la seconde borne est reliée à la première entrée du comparateur 256 et à la première borne de la résistance 238 par le conducteur 239 . La résistance 238 présente une seconde borne qui est reliée W une première entrée du comparateur 240 ainsi qu'à une entrée de l'am- plificateur 210 à coefficient d'amplification variable par la ligne 242 . Ce mode de branchement est répété de façon que la seconde borne de la résistance 238 soit reliée è la première borne de la résistan- cé 244 par les résistances en série du conducteur résistant. La seconde borne de la résistance 244 est reliée b une entrée du comparateur 246 par la ligne 248. La ligne 248 est reliée à d'autres résistances en série (non représentées) et à la résistance 250 dont la seconde borne est reliée à une entrée du comparateur 252 par la ligne 254. Ia ligne 254 est reliée par d'autres résistances en série du conducteur résistant ( non représenté) 8 la résistance 256 dont la seconde borne est reliée è une entrée du comparateur 258 par la ligne 260. la ligne 260 est reliée à la première borne de la résistance 262 dont la seconde borne est reliée à une entrée du compara teur 264 et à une première borne d'une résistance de référence 266 par l'intermédiaire de la ligne 268.La seconde borne de la résis- tance de référence 266 est reliée par la ligne 270 à une tension de référence V3.Les quinze comparateurs du et de quantification 230 comportent les comparateurs 236, 240, 246, 252, 258 et 264 (les autres comparateurs ne sont pas représentés), chacun d'eux ayant une seconde entrée qui est reliée en commun à la ligne 232, ellemême reliée à la seconde borne du second circuit 222 et å la seconde borne du troisième circuit 226. Les sorties des quinte comparateurs du circuit de quantification 230 sont reliées aux entrées d'un circuit de verrouillage de convertisseur-codeur 272 et du coavertis- seur-codeur 274.Ainsi, les sorties des comparateurs 236, 240, 246 252, 258 et 264 du montage à comparateurs représenté à la figure 5, et les circuits de verrouillage de convertisseur-coleur 272 et du convertisseur-codeur 274 sont reliés respectivement par les lignes 276 à 286. Une ligne 288 relie l'entrée de commande de verrouillage au circuit de verrouillage de convertisseur-codeur 272. Les sorties du convertisseur-codeur 274 sont reliées an registre à décalage de transfert 290 par les lignes 300, 302, 304 et 306. Une entrée d'horloge et une entrée de commande sont respectivement reliées par la ligne 308 et 310 au registre à décalage de transfert 290. la sortie du registre à décalage 290 est reliée à la borne de sortie P du circuit 200 par l'intermédiaire de la ligne 312. Les figures 6A et 6B représentent un montage détaillé du convertisseur analogique-numérique en cascade, parallèle 200. Les figures 6A et 63 représentent des modes de réalisation préférentiels de l'amplificateur de valeur absolue 202, du comparateur de bits de signe 204, de l'amplificateur 208 à coefficient d'amplification variable, du comparateur 210 à coefficient d'amplification variable et de l'amplificateur programmable 216 (représenté dans les deux blocs 216A et 216B), du premier circuit de commutation 208, du second circuit de commutation 222 et du troisième circuit de commutation 226 .En outre, la figure représente un circuit de quantification 230, un convertisseur-codeur 274 et un circuit de verrouillage de convertisseur de code 272. Les figures 6t et 6B représentent égale- ment une ligne de sortie 306 du comparateur de bits de signe 204, des lignes de sortie 292, 294, 296 et 298 du collvertisseur de code 274 et les lignes de sortie 300, 302 et 304 du circuit de verrouil- lage de convertisseur de code 272. Ces lignes de sortie fournissent les sorties dtentrée du registre à décalage de transfert 290 (voir figure , qui n'est pas représenté aux figures 6À et 6B. Le fonctionnement du montage selon l'invention sera décrit Plus en détail ci-après à l'aide du mode de réalisation de la figea re 3. Le montage de la figure 3 est composé essentiellement de deux convertisseurs analogiques-numériques, parallèles et d'un amplifi- cateur programmable. Le fonctionnement global du montage sert à fournir une représentation numérique d'un signal d entrée analogi- que, suivant la fonction de transfert non linéaire. La figure I représente à titre d' exemple une fonction de transfert non linéaire telle que celle constituée par le circuit du schéma-bloc de la fi- gure 3.La figure 1 montre que pour des valeurs d'entrée allant de O à 32, on obtient des valeurs de sortie dans la mdme zone de O à 32 alors que pour des valeurs d'entrée allant de 2048 à 4096, on arrive à des valeurs de sortie allant de 112 à 128. Ainsi, la ca- ractéristique de la figure I présente un comportement en réponse ou une caractéristique de transfert entre l'entrée et la sortie qui n'est pas linéaire. La courbe représentée à la figure 1 est une courbe À qui est utilisée en Europe pour la conversion analogique- numérique dans les systèmes PCM.Dans les systèmes P, la conver- sion analogique-numérique non linéaire est en général appelée com- pression. Le procédé selon l'invention de conversions analogiques- numériques, non linéaires dans le montage représenté par un schémabloc à la figure 3, donne une forme particulibre à la représenta- tion numérique, cette forme ayant été choisie pour pouvoir exécuter une conversion non linéaire à des vitesses élevées, pour pouvoir utiliser des composants travaillant aux vitesse et précision usuel- les.La représentation numérique particulière est donnée à la figes re 2 qui montre un signal de tension d'entrée analogique, appliqué par un mot binaire formé de huit bits présentant un bit de signe, trois bits pour un nombre partiel et quatre autres bits pour un niveau dans la partie prédéterminée. Cette partie d'une représenta- tion numérique correspond à une approximation linéaire par segments de la caractéristique de transfert non linéaire. Cette approximation linéaire par segments est représentée par les segments de ligne à la figure I, qui représentent un demi-segment de ligne, correspon- dant aux valeurs d'entrée allant de O à 32. Un second segment de ligne droite, qui correspond aux valeurs d'entrée allant de 32 à 64 etc correspond à la suite de la figure et cela Jusqu'au septième segment de droite, qui correspond aux valeurs d'entrée allant de 2048 à 4096. La courbe de transfert complète présente une partie correspondante de segments de droite pour les valeurs d'entrée négatives en commençant par un demiasegment allant de O à -32 jue- qu'à un septième segment de droite qui correspond aux valeurs d'entrée de -2048 à -4096. On assure ainsi 1 'approxiznation de tolite la fonction de transfert, élément par élément par en tout 13 segments de ligne droite.Suivant les indications ci-après le circuit de la figure 3 transforme des signaux analogiques d 'entrée en des valeurs numériques et cela suivant le format binaire epré- senté à la figure 2, ce qui assure une conversion analogique-numéri- que, non linéaire, en fonction de la courbe de transfert qui est linéaire par segments comme cela est représenté à la figure 1. Selon la figure S, le signal d'entrée, analogique, est tout d'abord appliqué à un amplificateur de valeur absolue et un détee- teur de polarité. "e comparateur de bits de signe 14 détermine Si la tension d'entrée, appliquée, est positive ou négative et il crée un signe de bit correspondant qui est appliqué au premier emplacement du registre à décalage de transfert 60 et cela en fonction de la représentation binaire donnée à la figure 2. Le signal d'entrée analogique qui est envoyé au convertisseur de valeur absolue 12, apparat comme un signal de sortie qui est proportionnel à la valeur du signal d'entrée, analogique appliqué, mais dépend toutefois de sa polarité.Un traitement du signal d'entrée destiné à entre qventi- fié dans un amplificateur de valeur absolue, permet de limiter la structure complexe d'un convertisseur analogique-numérique à des moyens réduits, et améliore ainsi le rapport signal/bruit du montage, en évitant des passages qui résultent de la commutation de l'entrée analogique. Un tel circuit serait inévitable si l'on n'v-ti- lisait pas un amplificateur de valeur absolue.Un mode de réalisation détaillé de l'amplificateur de valeur absolue (figures 4A et 43) montre que son application permet la mise en oeuvre dtun ro- cédé pour fournir un signal de polarité de très grande précision, le signal d'entrée étant amplifié par l'amplification en boucle ouverte assurée par ltamplifbicateur de valeur absolue, avant d outre envoyé au comparateur de bits de signe 14. Ie signal de sortie de l'amplificateur de valeur absolue 12 est appliqué à l'entrée du premier circuit de quantification 18. "e circuit de quantification 18 comprend sept comparateurs qui sont reliés au point de Jonction d'un conducteur résistant.Les valeurs des résistances de ce conducteur résistant sont choisies pour que les comparateurs fournissent des seuils croissants suivant une fonction quadratique, nécessaire pour les segments de la courbe de transfert selon la figure 1. A cet effet, les résistances 101 et 103 sont une valeur R, la résis- tance 106 une valeur 2R et la résistance 104 une valeur k. etc. Ainsi, la valeur dérivée de la tension de référence, qui est appliquée aux entrées des comparateurs 102, 105 etc, et cela en étant prise au noeud du conducteur résistant, correspond à une fonction quadratique, telle que prédéterminée par la courbe de transfert de la figure 1 . Le fonctionnement du comparateur dans le premier cir- cuit de quantification 18 est tel que si la valeur absolue de la tension d'entrée appliquée au conducteur 24 est supérieure à la tension de référence appliquée par le conducteur résistant à l'en- trée d'un comparateur prédéterminé, le comparateur crée un signal de sortie qui est alors envoyé au premier convertisseur-codeur 26. Le premier convertisseurucodeur 26 crée un mot binaire à trois bits qui fixe le nombre partiel correspondant au signal de sortie du premier circuit de quantification 18. Ce mot binaire à trois bits est transmis au registre à décalage de transfert 60 par les lignes 62, 64, 66. Le premier comrertisseurwcodeur 26 crée également des signaux numériques pour programmer l'amplificateur programmable 22. Ces signaux centrée de programme sont appliqués à l'amplificateur programmable par les lignes 46 à 58. Les signaux numériques qui sont transmit pour la programmation sont réalisés de façon que le coefficient d'amplification soit maximum pour les niveaux bas, ctest-à-dire le premier segment, et pour que le coefficient d'ampli- fication soit minimum pour le dernier segment. Ainsi, la plage de sortie de l'amplificateur programmable reste la mOrne quel que soit le segment qui se présente pour le niveau d'entrée analogique.Le signal d'entrée analogique qui est amené au niveau adéquat par l'amplificateur de valeur absolue 12, est envoyé par la ligne 24 à l'entrée de l'amplificateur programmable 22, et est amplifié en fonction de l'amplification prograrmée, nécessaire, cette amplification programmée étant assurée par le premier circuit de quantifi- cation t8 et le signal est alors transmis par la ligne 72 au second circuit de quantification, puis par le circuit 42 et la ligne 76. Dans le mode de réalisation de la figure 3, on utilise également un premier amplificateur partiel, qui amplifie la valeur absolue du signal d'entrée analogique, appliqué, à une valeur prédéterminée et applique le signal amplifié à une entrée du circuit 42. Ce chemin' d'amplification direct qui contourne l'amplificateur programmé 22 fournit une possibilité de traitement distincte pour la conversion dgun signal d'entrée, à grande vitesse et à grande précision.Un signal de sortie particulier du premier convertisseurwcodeur 26 est transmis par la ligne 44 au premier circuit 42 pour fournir le signal de commande correspondant, pour relier par le circuit 42, la sortie du premier amplificateur partiel 20 à l'entrée du second circuit de quantification 74. Le second circuit de quantification 74 est un circuit li néaire ; il quantifie la valeur de sortie du premier amplificateur partiel 20 ou de l'amplificateur programmé 22 suint quinze niveaux différents. Cette quantification linéaire est rendue possible par les valeurs respectives de la tension qui sont disponibles à chaque noeud du conducteur résistant. Chacune des résistances branchées eri série forant le conducteur résistant du second circuit de quantification 74 a la même valeur.Si la tension au noeud 153 a la valeur V, la tension au noeud 156 a la valeur 2V et la tension au noeud suivant le long du conducteur a respectivement la valeur 3Vt 4V etc. Ces valeurs de tension qui sont appliquées aux entrées des quinze étages de comparateur assurent la quantification du signal d'entrée analogique, amplifié, qui est envoyé par la ligne 76, et donnent ainsi quinze niveaux différents qui sont appliqués au second convertisseur-codeur 88 par les lignes 80 à 86. Le second convertisseur-codeur 88 crée un mot binaire à quatre bits qui définit le ni- veau du signal analogique entrée du segment déterminé préoédem- ment.Ce mot binaire à quatre bits est envoyé au registre à décalage de transfert 60 par les lignes 90 à 96. Â la fin de la seconde cor-- version de code, le registre à décalage de transfert 60 reçoit ltensemble de 1 'infonnation binaire nécessaire pour représenter le signal d'entrée analogique, appliqué et cela suivant le procédé de l'invention,comme cela est représenté par le format de la figure 2.Si un signal de commande de temps est appliqué à entrée de cadence pour transmettre le contenu du registre à décalage 60 par la ligne 98, cela aboutit à une transmission en série de ces données par la ligne 60 qui représente la sortie PCN du convertisseur numérique analogique en cascade, parallèle 10. Suivant la description ci-dessus, le fonctionnement corres pon au premier et au second circuits de quantification, par le premier et le second convertisseurs-codeurs, en combinaison avec l'amplificateur programmable, pour donner une représentation binaire du signal d'entrée analogique et cela suivant la fonction de taans fert non linéaire.L'utilisation d'un premier et d'un second étager de eonversion pour représenter le signal d'entrée analogique, ap- pliqué, sous la forme d'un premier nombre binaire, qui détermine un segment d'une fonction de transfert non linéaire, par approxio tion de segments linéaires, utilisés par le convertisseur analogique numérique, ainsi qutune représentation d 'un second nombre binaire qui représente le niveau du signal analogique d dtentrée, dans le segment fixe, donne un meilleur convertisseur analogique-numérique dans lequel l'ensemble de la conversion peut se faire à une vitesse relativement élevée et cela en utilisant des composants peu coteux, prévus eux-mêmes pour des vitesses faibles. Dans les convertisseurs analogiques-numériques connus, qui utilisent une approximation successive, il est nécessaire que le signal d'entrée qu'il faut transmettre, soit maintenu à un niveau constant pendant le codage. A côté du fait que la mise en oeuvre de ce procédé nécessite un plus grand nombre de composants, l'applica- tion d'un dispositif correspondant pour la détection et la conserva- tion d'un signal constituent souvent un problème difficile qui nécessite dans beaucoup de cas la mise en oeuvre de moyens importants. Le mode de réalisation décrit, représenté, en relation avec la figu- re 3, selon l'invention et notamment le chemin d'amplification di- rect qui contourne l'amplificateur programmable 22, permet une vitesse de traitement extrêmement élevée et cela à l'aide d'un convertisseur analogique/numérique non linéaire, ne nécessitant aucun circuit pour la détection et la conservation d'un signal. La figure 5 représente un autre mode de réalisation du con- vertisseur analogique-numérique, er cascade parallèle, selon l'in- vention, qui peut fondamentalement être réalisé à l'aide des mimes types de composants que ceux décrits c-i-dsssus. Le convertisseur analogique-numérique de la figure 5 n'utilise toutefois qu'un circuit de quantification. Le fonctionnement avec un seul circuit de quantification est rendu possible du fait que le circuit est en mesure de faire travailler ce circuit suivant deux cycles de travail, en fonctionnement en temps partiel ; le premier cycle termine le nombre partiel de l'approximation par segments de la fonction non linéaire du- convertisseur analogique-numérique et le second cycle détermine le nombre du niveau qui définit la position correspondante dans le segment fixé. Comme le nombre des segments, déterminé dans le premier cycle de travail, doit être disponible pour fournir les signaux d'entrée de programme pour l'amplificateur programmé, pour arriver à un nombre de niveaux eorrec-t9 et cela pendant le second cycle de travail, on utilise une mémoire dite de verrouilla0e com- binée à un commutateur anaiog4q7e. Suivant la figure 5, le signal d'entrée analogique est ap- pliqué à l'entrée d'un amplificateur de valeur absolue 202 et à ti comparateur de bits de signe 204. Le fonctionnement de ces deux élément s de commutation est exactement le même que dans le mode de réalisation ci-dessus selon la figure 3. Le signal est envoyé au registre à décalage de transfert 290 par l'intermédiaire de la ligne 306 à partir de la sortie du comparateur de bits de signe 20., pour créer le bit de signe, qui est nécessaire pour la représenta tion numérique du signal analogique qui est appliqué. La sortie de l'amplificateur de valeur absolue 202 est reliée à une entrée de l'amplificateur 20d à coefficient d'amplifica- tion variable et au comparateur 210 à amplification variable. Ce montage détermine 1 instant lorsque la valeur absolue du signal analogique d'entrée est au-dessus ou en-dessous d'une valeur prédéterminée, et régle ainsi le coefficient d'amplification de l'ampli- ficateur 208 à coefficient dtamplification variable, de façon que ce coefficient soit égal à un ou à huit, en fonction du niveau analogique. Cette modification du coefficient d'amplification régle la plage du signal appliqué à l'amplificateur programmable 216 et au circuit de quantification 230.Jusqu'à ce moment, on a utilisé les mimes circuits que ceux décrits en relation avec la figure 3. Le circuit de quantification 230 est linéaire et comporte 15 étages de comparateur qui déterminent 15 niveaux de quantification. Gorge le circuit de quantification présente 15 niveaux qu'il faut distinguer, il est possible d'arriver à un sous-groupe de quatre niveaux comme cela est nécessaire pour une quantification non linéaire, afin de fixer le nombre adéquat de segments pour l'approximation linéaire par éléments, de la caractéristique de transfert non linéaire selon la figure 1. les comparateurs 236, 240, 246 et 252 fouissent les amplitudes nécessaires puisque les tensiors de référence qu'ils reçoivent à leurs entrées, ont entre elles les relations binaires nécessaires.Si la tension au noeud 240 présente la valeur .t, la tension de référence au noeud 242 présente la valeur 2V, la tension de référence au noeud 248 présente la valeur 4V et la tension de référence au noeud 254 présente la valeur 87. De cette façon, on détermine le poids binaire ou la valeur de réglage binaire, nécessaire pour le premier cycle de fonctionnement. Dans le premier cycle de fonctionnement, le circuit de verraìllage du convertisseur- codeur est en mode de transmission de données et le commutateur S1 est fermé. Le signal d'entrée analogique est quantifié, le coef- ficient d'amplification correspondant diminuant par l'intermédiaire de l'amplificateur programmable 216.Pendant le second cycle de travail, on met en mémoire la représentation numérique du nombre de segments dans le circuit de verrouillage de convertisseur-copieur, de façon à conserver le nombre de segments et le coefficient dans plification de l'amplificateur programma-e 216. Le premier circuit 218 est alors maintenu ouvert pendant que le second circuit 222 c.- le troisième circuit 226 sont fermés, ce qui dépend du segment particulier qui a été déterminé comme convenant pour le niveau d'entrée analogique appliqué dans le premier cycle de travail.Une transmission de signaux par le second circuit 222 ou par le troi- signe circuit 226 applique le signal d'entré e analogique, traité, au circuit de quantification 230 qui assure alors la quantification de ce signal de façon linéaire. Cette quantification aboutit à un ensemble de signaux numériques qui sont envoyés au convertisssurw codeur 274 par l'intermédiaire des lignes d'entrée 276 à 286.' Le convertisseur-codeur 274 crée un nombre binaire à quatre bits qui définit le niveau adéquat du signal d'entrée analogique dans le segment fixe.Ce nombre binaire à quatre bits est transmis au registre à décalage de transfert 290 par l'intermédiaire des lignes 292, 294, 296 et 298. La description ci-dessus montre comment fonctionne le mode de réalisation particulier de l'invention selon la figure F, pc > t--J aboutir à une représentation numérique d'un signal d'entrée analo- gique, en utilisant un seul circuit de quantification qui répartit son fonctionnement en un fonctionnement partiel dans le temps, sui- nuant deux cycles de fonctionnement0 Les signaux de commande qui nécessaires pour le fonctionnement du circuit de verrouillage de convertisseur-codeur pendant le premier cycle de fonctionnement, pour mettre en mémoire la représentation numérique du nombre de seg- ments, sont envoyés par l'intermédiaire de la ligue d'entrée de commande de verrouillage 288. Le résultat du fonctionnement su ran; deux cycles est un mot binaire qui présente le format représerte' la figure 2.Ce mot binaire est transmis en parallèle aux étae u registre à décalage de transfert 290 et cela pendant le fonctionne- ment divisé en deux cycles, comme décrit ci-dessus, et après la fin du second cycle de travail, le mot binaire est transmis comme infor- mation de données en série, par la ligne de sortie PCM, 313 et cela en réaction aux signaux d'entrée de cadence qui sont envoyés par la ligne 308 et par les signaux d'entrée e commande qui ont envoyés par la ligne 313. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. REVENDICATIONS 1 ) Convertisseur analogique-numérique en cascade, parallè- le, qui crée un mot de donne, en série, dont la valeur représente une grandeur d'entrée, analogique, et cela suivant une fonction de transfert non linéaire, qui est approchée par éléments, à ide d'une série de segments linéaires, convertisseur caractérisé pas un premier convertisseur (11) créant un premier nombre qui détermine un segment linéaire et en ce qu'il est en outre préau un second convertisseur (13) pour créer un second nombre, qui définit un niq veau dans le segment, le premier nombre et le second r:ombre formant le mot de données en série. 20) Convertisseur selon la revendication 1, caractérisé en ce qu'il est prévu un premier convertisseur-codeur (26) qui est relié à entrée analogique (15) pour créer un Premier nombre et un signal de commande (46-58), proportionnel, au premier nombre, en ce qu'en outre il est prévu un amplificateur programmable (2-) qui présente une entrée de signal (24) raccordée à l'entrée analo- gique (15) et qui présente une entrée de commande reliée à l'entrée de commande (46-58) du premier convertisseurcodeur (26), pour an- plifier le signal analogique d'entrée, en ce qu'en outre il est prévu un second convertisseur-codeur (88) qui est relié à l'ampli- ficateur programmable, pour créer un second nombre, le premier rom- bre définissant la caractéristique de transfert du convertisseur analogique-numérique, caractéristique formée par un nombre entier de segments, et le second nombre définissant un nombre entiers de niveaux à l'intérieur du segment, et en ce que le coefficient d(am- plification de l'amplificateur programmable (22) étant variable en fonction du signal qui est appliqué à entrée de commande, afin que le nombre entier de niveaux soit le même à l'intérieur de chaque segment. 30) Convertisseur selon la revendication 2, caractérisé par un premier circuit de quantification (18) qui est relié à entrée (28-40) du premier convertisseur-codeur (26). 40) Convertisseur selon la revendication @, caractérisé par un amplificateur de valeur absolue (12) qui est bran-hé en série sur entrée analogique (15), pour transformer des signaux 'entrée analogiques de polarité positive et de polarité négative en un signal de valeur absolue ne présentant qu'une seule polarité, et e:l ce que le signal de valeur absolue représente le signal dleatrée d-u premier circuit de quantification (18) et l'amplificateur programmable (2). 50) Convertisseur selon la revendication 3, caractérisé en ce que le premier circuit de quantification (18) comporte un conducteur résistant en série, dont les valeurs des résistances ne sont pas identiques, et cela pour quantifier le signal d'entrée analogique suivant une fonction de transfert non linéaire. 60) Convertisseur selon la revendication 5, caractérisé en ce qu'un second circuit de quantification (74) est relié à l'entrée (8086) du second convertisseur de code (88). 70) Convertisseur selon la revendication 6, caractérisé en ce que le second circuit de quantification (74) est un conducteur résistant en série, ayant des valeurs de résistance identiques, pour quantifier le signal analogique d'entrée, amplifié, suivant une fonction de transfert, linéaire. 80) Convertisseur selon la revendication 7, caractérisé par un premier amplificateur partiel ou amplificateur à segments (20) atnt une entrée (24) reliée à la sortie de 1 'amplificateur de valeur absolue (12), et une sortie 470) qui est reliée au second circuit de quantification (74), pour former un by-pass pour llampli- ficateur progrmmmable (22), pour des niveaux d'entrée analogiques particuliers. 9 ) Convertisseur selon la revendication 2, caractérisé en ce qu'il comporte un registre à décalage de transfert (60) qui est relié au premier convertisseurwcodeur (22) et au second convertisseur-codeur (88), pour transmettre le premier nombre et le second nombre sous forme de mots de données en série, représentant la valeur du signal d'entrée, alogique.