FR 2323982 A1 19770408 FR 7409910 A 19740322 La présente invention concerne un dispositif dlectrique de signalisation destiné à diagnostiquer l'état de plusieurs capteurs éloignés. I1 est connu de connecter des capteurs individuels à des dispositifs d'affichage ou de mesure distants de manière que ces derniers puissent titre surveillés ensemble. Mais cette solution n'est pas économique en raison du coût d'installation dû à la grande quantité de fils utilises Il a été propose de simplifier le câblage necessaire au moyen d'une seule ligne de transmission associée à tous les capteurs avec un dispositif de décodage, de manière à inspectez chaque capteur à son tour en multiplexage ou en temps partag4. Selon l'invention, un dispositif électrique de signalisation destiné à diagnostiquer l'état de plusieurs capteurs éloignés comporte un circuit de transmission de signaux con situé par plusieurs fils parallèles conducteurs de l'elec- tricité, plusieurs capteurs disposés dans des positions éloignées le long du circuit de transmission, un codeur associe à chaque capteur et agence de manière à produire un signal binaire différent selon une condition spécifique du capteur as- socié, et à transmettre ce signal binaire sur le circuit de transmission.Chaque bit du signal est transmis sous forme d'une tension haute ou basse sur un fil correspondant du circuit de transmission, et les bits sont transmis simultanément sur les différents fils, l'ordredes bits du signal étant déterminé par la position relative des fils. Les différents codeurs sont agencés de manière à produire des signaux binaires différents, et un décodeur connecté aux fils du circuit de transmission discrimine entre les différents signaux binaires et produit des signaux différents de sortie dans un but d'informations. L'invention sera décrite plus en détail en regard des des- sins annexés à titre d' exemple nullement limitatif et sur les quels t La-figure I est un,schéma simplifié d'un circuit de diag nostic de capteurs, la figure 2 est un schéma simplifié d'un circuit combiné de diagnostic de capteurs et de commutation, la figure 3 est un schéma simplifié d'un second mode de réalisation de circuit combiné de diagnostic de capteurs et de commutation et, la figure 4 est un diagramme synoptique d'un processeur central faisant partie du circuit de la figure 3. La figure 1 montre un circuit de transmission 1tà conducteurs multiples comprenant sept conducteurs 2 en parallble qui peuvent être par exemple constitués par un câble flexible plat. Plusieurs capteurs 3, dont un seul est représenté, sont disposés en des endroits espacés le long du circuit de transmission auquel ils sont connectés chacun par l'intermédiaire d'un codeur 4 associé. Le capteur 3 représenté est du type bistable, et il est agence de manière à fournir un signal momentané au codeur 4 lorsqu'il est fermé par suite d'une alarme ou d'un dérangement. Ce résultat peut être obtenu au moyen d'un circuit astable dans le codeur, ou par la commande par horloge des différents codeurs de capteurs sur une ligne d'horloge commune. Le codeur est agencé de manière à produire un signal binaire de sept bits en parallèle à la réception du signal du capteur, les bits étant représentés par une tension haute ou basse suivant ltétat binaire "1" ou !'0". Chaque bit du signal binaire est transmis sur un fil 2 correspondant du circuit de transmission 1. Lesfils2 du circuit de transmission sont connectés chacun à une entrée correspondante d'un décodeur 5 destiné à commander une série de dispositifs lumineux 6, comme par exemple des diodes électroluminescentes. Le décodeur est réalisé de manière telle que lorsqu'il lit un signal binaire sur le circuit de transmission, il allume l'un particulier, ou une combinaison particulière des dispositifs lumineux 6. Selon la figure 2, le circuit de transmission 1 est en outre connecté à un codeur 9 de commutateurs et à une série de décodeurs 10 de commutateurs, dont un seul est représenté. Le codeur 9 de commutateur est commàndé par plusieurs commutateurs Il et il délivre à sa sortie, une impulsion binaire dif férente à la commande de chacun de ces commutateurs. Les sorties du codeur de commutateur sont connectées aux fils correspondants 2 du circuit de transmission, ces fils étant euxmêmes connectes aux entrées correspondantes des décodeurs 10. La sortie de chaque codeur 10 est connectée, par l'intermédiaire d'une mémoire et d'un amplificateur 21, à un dispositif à relais 12 agencé de manière à changer d'état lorsqu'il re9oit du décodeur 10 un signal binaire approprié, et à commuter ainsi une charge 13 sur un fil d'alimentation 14. Des nombres binaires différents sont attribués à chaque commutateur et à chaque capteur afin de discriminer entre les signaux de commutateurset les signaux de capteurs.Afin dléviter que des faux signaux de commutateurs résultent de signaux de commutateurs et de capteurs ensemble sur les fils, il est avantageux de disposer d'un fil 2 qui se trouve à une tension Qlec- trique commune élevée pour tous les signaux de capteurs et à une tension électrique commune basse pour tous les signaux de commutateurs. Par conséquent, si un signal de commutateur et un signal de capteur apparaissent simultanément, le signal de commutateur qui est maintenu au niveau bas sur le fil commun, prdvaut sur le signal de capteur au niveau haut. Lorsque le signal de commutateur a cessé, le signal de capteur peut Qtre semis et reçu. Le mode de realisation de circuit combine de diagnostic et de commutation de la figure 3 diffère de celui de la figure 2 en ce que le codeur de commutateur et le codeur de capteur sont combinés en une seule unité, appelée processeur central 15, et que chaque décodeur de commutateur et un codeur de capteur assdoié sont combinés en une unité correspondante, appe lée processeur local 16. Comme précédemment, le circuit de transmission 1 consiste en un cible plat flexible comprenant sept conducteurs 2 en parallèle. Un fil d'horloge 17 à grande vitesse et un fil d'horloge 18 à vitesse réduite, ainsi qu'un fil 19 de tension nulle sont également pr8vus. Les entres du processeur central 15 sont connectes à plusieurs commutateurs manuels ll et chaque processeur local 16 est susceptible de connecter ou de deconnecter une charge 13 sur une ligne d'alimentation 14, ainsi que de détecter un état particulier de la charge et de transmettre un signal approprio au processeur central 15. Chaque processeur local 16 est agencé de manière à recevoir le signal de commutateur approprié ilour connecter à la masse, pendant un temps predéterminé, ceux des fils qui sont à l'état logique "0". Le capteur de chaque processeur local est égalentent agencé de manière à recevoir le signal de capteur approprie et, à la détection d'un état spécifique, de connecter à la masse ceux des fils qui sont à L'état logique "0". Le processeur central 15 et les processeurs locaux 16 sont alimentés chacun par une source de cinq Volts reliée à la ligne d'alimentation 14. Le processeur central sera maintenant décrit plus en tail en regardde la figure 4. Les commutateurs 11 sont connectés aux entrées correspondantes d'un explorateur 23, connecté lui-mtme à un processeur 24 de commande de fonctions par l'intermédiaire d'une ligne 25 d'exploration de commutateurset d'une ligne de commutateurs 26. Le processeur 24 est à son tour connecté à un circuit 27 séquentiel de codeurs par ltinterm4- diaire d'une ligne 28. La sortie du circuit séquentiel 27 est connectée aux sept fils 2 de signaux. Un oscillateur 33 est connecté par une ligne 34 à un rateur d'horloge 35. Ce dernier comporte quatre fils de sortie 36, 37, 38, 39 qui sont connectés au processusr 24 de commande de fonctions. Les fils 36 et 37 sont également connectés aux entres d'horloge de l'explorateur 23. Les fils 36, 37 et 38 sont connectés aux entrées d'horloge du circuit séquentiel 27. De plus, les fils 36 et 38 sont connectés respectivement au fil d'horloge 17 à grande vitesse et au fil d'horloge 18 à faible vitesse du circuit de transmission 1. Une source d'alimentation 40 comporte une sortie 41 de tension nulle et une sortie 42 de 5 Volts. Les sorties 41 et 42 sont toutes deux connectées à l'explorateur 23, au processeur 24 de commande de fonctions, au circuit séquentiel 27, à l'oscillateur 33 et au générateur horloge 35. La sortie 41 est également connecte aux commutateurs 11 ainsi qu'aux fils 19 de tension nulle du circuit de transmission 1. La synchronisation de l'ensemble sera maintenant dderite de manière à faciliter la compréhension du fonctionnement du dispositif. L'oscillateur 33 produit des impulsions d'horloge de base à une fréquence de 50 SHz. Les impulsions d'horloge D et dE sont produites par l'aiguillage d'impulsions alter D 'E nées +VE des impulsions d'horloge de base de manière que et E soient dgalement espacées, avec un rapport dimpulsiens Qgal à 1 : 3 et une fréquence de 25 KHz. Le signal C est produit en divisant bD par 512 de manière à obtenir une fréquence de 48,82 Hertz avec un rapport d'impulsions égal à l'unité. Le signal F est obtenu en divisant C par 32 de manière à obtenir une fréquence de 1,52 Hertz. Les impulsions d'horloge #D et C délivrées respectivement sur les fils de sortie 36 et 38, sont distribuées respectivement par le processeur central 15 sur les fils 17 et 18, vers les processeurs locaux 16. Le signal XE est délivré sur le fil de sortie 37 et le signal F sur le fil de sortie 39. Le signal dF est produit à chaque processeur local, aussi bien qu'au processeur central. Le signal d'horloge jo est utilisé comme base de diffe- renciation entre la fonction de commutation et la fonction de diagnostic. La première moitié de chaque cycle #C C' c'est-i- dire #C au niveau bas, est affectée à la commutation de la charge, et la seconde moitié de chaque cycle , ctest-à- dire dC au niveau haut, est affectée aux fonctions de diagnostic. L'explorateur 23 explore successivement les commutateurs 11, l'accès à chacun de ces commutateurs étant donné pendant une période de 80 microsecondes ou moins. Les entrées de l'ex- plorateur sont normalement maintenues à la tension nulle, sauf pendant le temps d'accès d'une entrée particulière où la tension est maintenue à 5 Volts. Si l'entrée à laquelle l'accès est donné correspond à un commutateur 11 fermé, ce dernier ramène 11 entrée à 0 Volt de sorte qu'elle ne peut passes smolts. L'explorateur considère seulementcomme un interrupteur fermé et mémorise cette information dans un circuit bistable de mémoire qu'il comporte. Un circuit bistable de mémoire associé à chaque commutateur mémorise donc llétat de ce dernier entre des périodes successives d'accès afin de réduire au minimum la possibilité que des parasites extérieurs pénètrent dans le circuit par les fils des commutateurs. Le cycle d'exploration des commutateurs est suffisamment court, de l'ordre de une à deux millisecondes, pour permettre à l'explorateur d'examiner llétat d'un commutateur particulier sur une période de trois ou quatre explorations par exemple, et ce n'est que si le commutateur reste dans la mime position ouverte ou fermée pendant ces trois ou quatre explorations successives que l'information est considérée comme valable.Ce contrtle de validité ajouté au procédé d'accus aux commutateurs élimine pratiquement tout risque de parasites extérieurs ou de rebondissements de contacts produisant des informations fausses ou brouillées. L'information de commutateur validée est transmise par le fil 36 au processeur 24 de commande de fonctions. Llapparition d'une information de commutateur sur le fil 26 dans un intervalle de temps particulier indique au processeur 24 qu'un commutateur 11 particulier est fermé, et que par conséquent une séquence d'évènements particulière doit btre déclenchée par le processeur 24. A la réception de la commande d'un commutateur particulier, le processeur 24 de commande de fonctions conserve cette information en donnant l'ordre par le fil d'explotation 25 d'arrêter le fonctionnement de l'explorateur 23, tout en examinant différentes conditions secondaires possibles ou différentes fonc- tions de commutateurs associées, avant de déclencher l'émission d'une série de codes sur le circuit de signalisation. Un cas typique est celui où le dispositif est installé dans un véhicule pour le blocage du démarrage du moteur. Ce blocage peut etre programmé dans le processeurde sorte qu'à la réception d'un signal de commutateur provenant du siège du conducteur, le processeur conserve cette information et la reconnaisse comme le début d'une série d'événements.La manoeuvre du commutateur de siège du conducteur doit entre suivie par la manoeuvre du commutateur de ceinture de sécurité, indiquant que la ceinture a été accrochée. Si cette séquence est correcte, le processeur 24 de commande de fonctions ordonne à l'explora- teur 23, par le fil d'exploration 25, de recommencer l'explora- tion de manière que la manoeuvre de la clé de contact provoque la mise en marche du démarreur du moteur. Lorsque les conditions associées à la fonction d'un commutateur particulier sont satisfaites, le processeur 11 ordonne au circuit séquentiel 27 de produire et démettre un code binaire en parallèle, particulier à cette fonction de commutateur. Le code binaire est émis dans une période de niveau bas de pendant les 10,24 microsecondes suivantes de C comme il a été mentionné précédemment. Après avoir émis le code, le circuit séquentiel 27 de codeurs examine immédiatement, en essayant d'élever tous les fils de signaux à 1' état logique "1", le processeur local 16 récepteur afin de contrôler que le code qui vient quatre émis a été reçu par ce processeur et a été traité. Si le processeur local 16 a réagi au code, le circuit séquentiel 27 ne peut élever tous les fils de signaux 2 à l'état logique "1" puisque le processeur a relié à la masse les fils quisont à 11 état logique "0". Le maintien du code binaire sur la ligne de transmission 1 pendant une période prédéterminée signifie que ce code a été traité correctement. Le circuit séquentiel 27 indique donc en retour au processeur 24 de commande de fonction que la séquence d'émission est terminée. Le processeur 24 ordonne au circuit séquentiel 27 démettre un code binaire correspondant à lletat du commuta- teur suivant mémorisé dans l'explorateur 23. Si le processeur local 16 n'a pas repondu au code, le circuit séquentiel 27 prend la suite en élevant tous les fils de signaux 2 à l'état logique "1", de sorte que le codP binaire n'est pas maintenu sur la ligne de transmission pendant une période suffisante pour indiquer un signal positif de réponse. Le circuit séquentiel 27 répète plusieurs fois le code de la mame manière. Après un nombre prédéterminé de répétitions du code, le circuit séquentiel 27 indique au processeur 24 que la séquence d'émission est terminée, de la meme manière qu'après une séquence d'émission satisfaisante, de sorte que le circuit séquentiel 27 émet le code binaire suivant. En outre, le circuit séquentiel 27 indique au processeur 24 de commande de fonctions un dérangement que ce dernier doit traiter de la manière voulue. Indépendamment de la fonction de commutation décrite cidessus, le processeur 24 de commande de fonctions est programmé de manière à produire successivement un choix prédéterminé de codes binaires correspondant chacun à une condition spécifique à contrtler, par exemple le niveau d'huile, la pression d'huile l'usure des garnitures de frein, le niveau du fluide de fr-inage, le niveau du combustible, le niveau d'eau, la température de liteau. Les codes binaires sont émis sur les fils de signaux 2 à la fréquence de E pendant les périodes de 10,24 microsecondes au niveau haut du signal c. Après l'émission d'un code particulier, le circuit séquentiel 27 tente immédiatement d'élever tous les fils de signaux à l'état logique 11111. Si la condition contre est satisfaisante, le circuit séquentiel 27 ne peut élever tous les fils de signaux 2 à 11 état logique "1", car le capteur 3 du processeur local 16 relie à la masse les fils qui sont à l'état logique "O". Le maintien du code binaire sur le circuit de transmission 1 pendant une période predéterminée indique au circuit séquentiel qu'une lecture satisfaisante a été obtenue.Le maintien par le precesseur local du code binaire sur le circuit de transmission pendant une période exagérée peut titre considéré comme la production par le processeur local du code binaire pendant cette période exagérée. Si la condition contrôlée n'est pas satisfaisante, le circuit séquentiel 27 peut élever tous les fils de signaux 2 i ltétat logique "1", car le capteur du processeur local n'est pas actionné pour connecter à la masse les fils de signaux 2 qui se trouvaient à l'état logique O. Ce message est transmis au processeur 24 de commande de fonctions qui provciue llallu- mage d'une lampe sur le tableau de bord. I1 faut noter que le même code binaire est émis pour une fonction de commutation d'une charge, que pour une fonction de diagnostic de cette meme charge. Si le code est présent pendant une période de niveau haut de MC il représente une fonction de diagnostic, et s'il est présent pendant une période de niveau bas de XC il représente une fonction de commutation. Les périodes de niveau haut de C peuvent etre subdivisées en plusieurs intervalles de temps1 par exemple 128, produits par quatre impulsions désignées par A, B, C et D apparaissant chacune trente-deux fois pendant chaque demi période de #C. Les signaux A, X, C et D ont un rapport d'impulsion égal à 1 : 3 et sont produits successivement. Cette disposition permet aux processeurs locaux 16 de diagnostiquer plusieurs fonctions différentes qui leurs sont associées.Par exemple, un code de diagnostic émis pendant un intervalle de temps A peut titre utilisé pour contrôler lapression d'huile, et le meme code de diagnostic émis pendant un intervalle de temps B permettant de con tabler la température de l'huile. Des informations analogiques prélevées aux capteurs peuvent être transmises de la manière suivante. La valeur de la fonction détectée correspond à une tension continue qui est comparée à des tensions de référence dans le processeur local approprié. Un signal de capteur émis par le processeur central pendant une première période de niveau bas de C pose la question "est-ce que la tension détectée est supérieure à une première tension de référence prédéterminée de niveau bas?" Un signal de réponse positive, c'est-à-dire un signal qui est maintenu surie fil, signifie "OUI" à la question.Le meme signal émis pendant la période de niveau bas de C qui suit immédiatement pose la question "est-ce que la tension détectée est supérieure à une seconde tension de référence (plus élevée que la première tension de référence)?1'. Ce processus peut être répété jusqu'a trente-deux fois, puisqu'il se trouve trente-deux cycles de dans un cycle complet de F Une réponse "NON" est obtenue, elle donne une indication claire du niveau de tension mesurée. I1 n'est pas nécessaire de disposer de deux fils d'horloge car toutes les impulsions d'horloge sont dérivées des mimes impulsions d'horloge de base, mais il est cependant commode de disposer d'un fil d'horloge de fréquence élevée et d'un fil horloge de fréquence basse afin de réduire au minimum le nombre dlopérations de division de fréquence nécessaires dans chaque processeur local pour obtenir des impulsions d'horloge qui se placent dans la plagede fréquences de 25 KHZ de t à 1,52 Hz de 41F' fréquences nécessaires dans un véhicule pour commander le scintillement des indicateurs de changement de direction. Il va de soi que de nombreuses modifications peuvent titre apportées au dispositif décrit et représenté sans sortir du cadre de l'invention. pEVENDICt NONS 1 - Dispositif électrique de signalisation destiné à diagnostiquer l'état de plusieurs capteurs éloignés, et comprenant un circuit de transmission de signaux, plusieurs capteurs disposés en des positions espacées le long du circuit de transmission, un codeur de capteur associé à chacun des capteurs, et agencé de manière à produire un signal binaire en fonction d'une condition spécifique du capteur associé, et à transmettre le signal binaire sur le circuit de transmis- sion, les différents codeurs de capteurs étant agencés de manière à produire des signaux binaires différents, et un décodeur de capteur étant connecté aux fils du circuit de transmission, et agencés de manière à discriminer entre les différents signaux binaires et à produre des signaux de sortie différents dans un but d'information, dispositif caractérisé en ce que le circuit de transmission (1) comporte plusieurs fils parallèles (2) conducteurs de l'électricité, les codeurs de capteurs (4) comportant chacun des sorties en parallèle con ectéesrespectivement aux fils parallèles (2) et le décodeur de capteur (5) comportant des entrées en parallèle connectées respectivement aux fils parallèles, chaque bit du signal binaire produit par chaque codeur de capteur (4) étant transmis sous forme d'une tension haute ou d'une tension basse, sur un fil (2) correspondant du circuit de transmission (1) et les bits étant transmis simultanément sur les différents fils (2)1'ordre des bits du signal étant défini par la position relative des fils (2). 2 - Dispositif selon la revendication 1, caractérisé en ce qu'il comporte un codeur de commutateurs (9) connecté aux fils (2) du circuit de transmission (1), et agencé de manière à produire d'autres signaux binaires différents en fonction du fonctionnement de plusieurs commutateurs (11), et des décodeurs de commutateurs (10) qui réagissent à certains correspondants des autres signaux binaires différents et qui sont connecté aux fils (2) du circuit de transmission (1) en des positions espacées, les décodeurs de commutateurs (io) étant agencés de marnière à commander l'état de charges électriques (1 ) par l'intermédiaire de commutateurs électriques (12). 3 - Dispositif selon la revendication 2, caractérisé en ce qu'il comporte un fil d'horloge~(17, 18) connecté aux codeurs de capteurs et de commutateurs (4, 9) et aux décodeurs (5, lo) et qu* reçoit les signaux d'un générateur d'impulsions d'horloge (ils) de manière que les signaux de commutateurs ne puissent titre lus que pendant des intervalles alternés et que les signaux de capteurs ne puissent etre lus que pendant les autres intervalles des impulsions d'horloge. 4 - Dispositif selon la revendication 3, caractérisé en ce quelle codeur de commutateur (9) et le décodeur de capteur (5) sont combinés sous forme d'un processeur central (15), chaque décodeur de commutateur (10) et un codeur de capteur (4) associés étant combinés sous forme d'un processeur local (16), le signal binaire de commutateur correspondant à chaque processeur local (16) étant identique au signal binaire de capteur correspondant au même processeur local (16), le processeur central (15) étant programmé de manière à émettre séquentiellement les signaux binaires de capteurs sur le circuit de transmission (1) et à lire ensuite chaque signal bi nalre de capteur en essayant d'amener tous les fils (1) du circuit de transmission (2) à l'état logique (i), le capteur (3) de chaque processeur local (16) ayant pour fonction de détecter une condition spécifique et de recevoir le signal du capteur en connectant à la masse ceux des fils (2) qui sont à l'état logique "0", le maintien du signal de capteur sur le circuit de transmission (1) pendant une période prédéterminée étant reconnu par le processeur central (l5) comme une condition satisfaisante du capteur. 5 - Dispositif selon la revendication 4, caractérisé en ce qu'au moins un processeur local (16) est connecté à plusieurs capteurs (3), le processeur central (15) étant agencé de manière à émettre le code binaire de capteur associé à ce processeur local (16) pendant des intervalles de temps (A, B, C, D) associés respectivement aux différents capteurs (3) du processeur local (16), le processeur local (16) étant agencé de manière à échantillonner un capteur particulier (3) en fonction de l'intervalle de temps (A, B, C, D), pendant lequel le signal de capteur est reçu. 6 - Dispositif selon l'une des revendications 4 ou 5, caractérisé en ce que le processeur central (15) est programmé de manière à tenter, après l'émission d'un signal de commutateur, d'amener tous les fils (2) du circuit de transmission (1) à l'état logique "1", le processeur local (16) associé au signal de oommutateur étant agencé de maniere à recevoir le signal en connectant à la masse ceux des fils (2) qui sont à l'étant logique "O", le maintien du signal de commutateur sur le circuit de transmission (1) pendant une période prédéterminée étant reconnue par le processeur central (15) comme une réception satisfaisante d'un signal. 7 - Dispositif selon la revendication 6, caractérisé en ce que le processeur central (15) comporte un explorateur (23) agencé de manière à accéder successivement aux plusieurs commutateurs (11).