FR 2310051 A1 19761126 FR 7513613 A 19750430 L'intention concerne un dispositif permettent l'échange t d'informations numériques entre des lignes entrantes et des lignes sortantes, dispositif comportant des organes d'entrée et de sortie auxquels les lignes entrantes et sortantes sont respectivement raccordées, un circuit de commutation spatiale travaillant en partage de temps pour relier les organes d'entrée avec des organes de sortie et m circuit de commande adjoint au circuit de commutation spatiale travaillant en partage de temps. Des dispositifs ayant ce genre de structure sont décrits dans les brevets français W0 2 188 923, N 2 180 171, N 2 142 119. Bien qu'apportant entière satisfaction dans les réseaux téléphoniques, ces dispositifs connus ne sont plus adaptés à leur fonction lorsque le nombre d'appels à traiter devient trop important. C'est le cas notamment lorsque les lignes transmettent l'information selon le procédé dit par "paquets". En transmission par paquets, les signaux qui se succèdent sur une ligne sont des paquets d'intor ations séparés par des silences plus ou moins prolongés suivant l'importance du trafic ; ces paquets comportent me partie utile et une partie dite de service qui permet leur acheminement. La partie utile a une longueur variable se chiffrant usuellement en octets ; par exemple, cette longueur peut varier de O à une centaine d'octets. Un réseau de transmission par paquets pour plusieurs utilisateurs est décrit dans la communication de W. R.DRSPRES, A.BACHE, A.PUISSOCEET et A.HENRIOT qui est intitulée : "Le réseau expérimental à coRswtation par paquets des P.T.T." et qui a été éditée dans le compte-rendu du congrès AFCET 1973 "INFORMATIQUE ET TELECOMMONICATIONS" au chapitre IV du tome 2 aux pages 223 à 235. Linvention a pour but de perfectionner les dispositifs précités en améliorant leur aptitude à traiter de grandes quantités d'appels. Un autre but de l'invention est de fournir un dispositif de commutation adapté à la transmission par piquets. Pour cela, un dispositif permettant l'échange d'informations n umériques est remarquable en ce que chaque organe d'entrée est pourvu d'un circuit de disponibilité pour rendre disponible la sortie de l'organe d'entrée des éléments d'information destinés chacun à m organe de sortie, et en ce que le circuit de commande est prévu pour commander cycliquement les différentes cossutatione mettant n'importe quel organe d'entrée en relation avec n'importe quel organe de sortie. La description suivante faite en regard des dessins annexes, le tout donne b titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée ; sur les dessins la figure 1 représente un dispositif conforme l'invention ; la figure 2 représente un tableau indiouant la signification des signes utilisés pour indiquer les différentes commutations effectuées à l'intérieur du dispositif montré à la figure 1 la figure 3 représente un exemple de réalisation d'un commutateur spatial la figure 4 représente un exemple de réalisation d'un organe d'entrée. A la figure 1, le dispositif de commutation comporte n organes d'entrée E1, E2, E3, ..., En et n organes de sortie S1, S2, 3, ..., S ; les informa- tions entrantes arrivent sur des lignes LE1, LE2, LE3, ..., LEn et partent sur les lignes, LS1, LS2, LS3, ..., LSn ; toutes ces lignes transmettent les informations selon un même débit ; on entend par débit le nombre d'éléments binaires transmis par seconde (par exemple 64 K bits/s).Les sorties des organes d'entrée E1, E2, E3, ..., En sont reliées aux entrées e1, e2, ew, ..., en d'un circuit de commutation spatiale travaillant en partage de temps qui porte la référence CS et dont les sorties s1, s2, s3, ... , sn sont reliées sur entrées des organes de sortie ; les commutations à effectuer à l'intérieur du circuit CS sont déterminées a l'aide du circuit de commande CC. Conformément à l'invention,chaque organe d'entrée comporte un circuit de disponibilité qui est pourvu d'un circuit de répartition CR1, CR2, CR3, ..., CRn pour répartir les informations entrantes en éléments d'information, de registres qui sont destinés à emmagasiner ces différents éléments d'information et qui portent les références R11, R12, R13, ..., R1n pour l'organe E1, R21, R22, R23, ..., R2n pour E2, R31, R32, R33, pour E3 et Rn1, Rn1, Rn2, Rn3, ..., Rnn,pour En,de circuits de commutation élémentaires Ce1, Ce2, Ce3, ..., Cen qui sont affectés chacun à un des organes E1, E2, E3, ..., En, dont les entrées sont reliées aux sorties des registres et dont la sortie constitue la sortie de l'organe d'entrée. D'autre part, le circuit de commande est prévu pour commander cycliquement les différentes commutations mettant n'importe quel organe d'entre en relation avec n'importe quel organe de sortie. On suppose que les différentes commutations sont effectuées à une fréquence 1/T ; à un instant to, les registres R11, R22, R33,...,Rnn seront mis en relation respectivement avec les organes dee sortie S1, S2, S3, ..., Sn ; on a représenté oar un point noir (voir figure 2) les connexions effectivement réalisées à l'intérieur des circuits de commutation Ce1, Ce2, Ce3, ..., et CS ; après un temps T soit à l'instant t + T, ce sont les connexions o indiquées par un petit cercle, ainsi les registres R12, R23, ..., Rn1 seront mis respectivement en relation avec les organes S2, S3, .., S1 ; à l'instant to + 2T, les connexions indiquées par une croix connectent respectivement les sorties des registres R13, ..., Rn2 avec les entrées des organes S3, ..., S2 ; et ceci, ainsi de suite, jusqu'à l'instant t + (n-1) T où les connexions indiquées par un petit carré mettent en relation les registres P1n, R21, R32 avec respectivement les organes de sortie Sn, S1, S2. A l'instant t + nT, o on se retrouve exactement dans le cas décrit à l'instant t et le processus o ainsi décrit se déroule à nouveau. Le commutateur spatial CS monté à la figure 3 est formé de n multiplexeurs MX1, MX2, MX3, ..., MXn dont les entrées reliées mutuellement constituent respectivement les entrées e1, e2, e3, ..., en et dont la sortie de chacun constitue une sortie s1, s2, ... sn. Pour commander ce commutateur conformément à l'invention, le circuit de commande est relié à un circuit d'horloge H qui fournit des codes binaires progressant d'une unité a chaque période de temps T définie ci-dessus. Ce code est appliqué tel quel aux entrées d'adresse des multiplexeurs MX1, par l'intermédiaire d'un transcodeur TC2, aux entrées d'un multiplexeur MX2, par l'intermédiaire d'un transcodeur TC3 aux entrées d'un multiplexeur MX3 et par l'intermédiaire d'un transcodeur TCn aux entrées d'un multiplexeur MX n Ces transcodeurs sont, dans cet exemple décrit, des mémoires mortes du type pOM programmées selon les considérations suivantes. A l'instant to, le code (par exemple binaire naturel) fourni par l'horloge H est 0 ... 000 ce qui impose, à l'intérieur du multiplexeur MX1, une relation entre bornes s1 et e1 ; à la sortie du transcodeur TC2 on a le code O ... 001, la liaison est effectuée entre la sortie s2 et l'entrée e2 à l'intérieur du multiplexeur MX2, à la sortie du transcodeur TC3 c'est le code O ... 010 qui, a l'intérieur du multiplexeur MX3, provoque la liaison entre e3 et s3 et ceci pour tous les multiplexeurs jusqu'au multiplexeur MXn qui met en relation sn avec en, le code à la sortie du transcodeur TCn adjoint au multiplexeur Min étant 1 ... 111. A chaque pé période de temps T tous les codes précités sont incrémentés d'une unité. L'organe d'entrée E. montré à la figure 4 se comporte d'une première mémoire M1 destinée à contenir les données utiles qui se présentent sous forme d'octets successifs et qui proviennent sous forme série de la ligne LEi connectée a l'organe E. ; les données telles que codes de synchronisation sont éliminées par le circuit de réception de données RD qui, en outre, fournit des codes d'adresse pour la mémoire M1 ; ces codes sont cycliques de telle manière que les emplacements de la mémoire sont remplis systématiquement et après un cycle les memes emplacements contiennent les nouvelles données utiles reçues. Les données au niveau de la ligne Le. arrivent à un débit tel qu'un octet peut être reçu dans chaque intervalle de temps égal à nT ; le circuit d'horloge H (voir figure 3) fournit sur un fil tp des signaux à la fréquence 1/nT aui autorisent, durant un espace de temps compris dans la période nT, l'inscription des données utiles dans la mémoire Ml. Ceci est obtenu par un circuit-norte "ET" P1 dont l'entrée de commande d'ouverture est reliée au fil t n et qui interconnecte les sorties pour code d'inscription du récepteur pD et un premier groupe d'entrées d'un circuit-porte OU" 01 ; les sorties de ce circuit 01 sont branchées aux entrées tour code d'adresse de 1R mémoire M1. Durant un deuxième espace de temps situé à l'intérieur de la période nT suivant et différent de celui durant lequel les données utiles sont inscrites dans la mémoire M1, un organe de traitement U prélève, à des fins d'analyse et de traitement, les données contenues dans Ml ; ce prélèvement est autorisé par deux circuits-portes "ET" P2 et P3 dont les entrées de commande d'ouverture sont reliées au fil t connecté en sortie du circuit d'horloge H et qui u interconnectent pour le premier, un groupe de sorties de l'organe U avec un deuxième groupe d'entrées du circuit-porte "OU" 01 et pour le deuxieie, les sorties de la mémoire M1 avec un groupe d'entrées de l'organe U. Dans chaque période de temps T, on prévoit un intervalle de temps dans lequel les données de la mémoire peuvent être transférées dans un registre à décalage SD à huit positions ; de lamelles peuvent être émises sous forme série en direction du commutateur CS au rythme des signaux fournis par un multiplicateur MF de fréquence par 8 ; l'entrée de ce multiplicateur est reliée à un fil t qui est connecté a l'horloge H et sur lequel des signaux de fréquence 1/T sont présents. Le transfert dans le registre SD est autorisé grâce à un circuit-porte "ET" P4 dont l'entrée de commande d'ouverture est reliée à un fil te provenant du circuit d'horloge H. Avant d'expliquer plus précisément le fonctionnement de l'organe d'entre E., on suppose que les donnes contenues dans la mémoire M1 se présentent sous forme de paquets d'informations comprenant chacun plusieurs octets successifs ; pour la mise en application de l'invention, on considère deux sortes de paquets, des paquets de signalisations et des paquets d'infor mations à transmettre dont chacun est affecté à une voie pour abonné appelé, une voie pour abonné appelé étant définie par un ensemble de paquets disséminés dans le temps et affecté à cet abonné ; les paquets de signalisations donnent d'une part le code de la voie appelante qui désire communiquer avec un autre abonné et, d'autre part, le code de la voie qui aboutit à l'abonne appelé ces paquets de signalisations comportent une information indiquant que l'on a bien affaire à des paquets de signalisations. Les paquets à transmettre compor- tent une indication de longueur (le nombre d'octets qu'ils comportent) et un code pour indiquer la voie d'où ils proviennent. Lors de l'analyse, l'organe de traitement U discerne d'abord les paquets de signalisations et est capable en fonction du code de la voie pour abonné appelé de déterminer l'organe de sortie auquel l'abonné appelé est rattaché, puis toutes les fois ou'il détectera des paouets d'informations à transmettre contenant ce même code de provenance, l'organe de traitement fait tout de suite la correspondance avec le code de l'abonné appelé défini dans le paquet de signalisations. Pour envoyer les paquets d'octets à la bonne destination c'est-à-dire au bon organe de sortie, on utilise une deuxième mémoire M2, A des instants définis par des signaux présents sur un fil t , l'organe de traitement U fournit, par l'intermédiaire d'un circuit-porte "ET" Ps, et de deux circuits-portes "OU" 02 et 03 deux sortes d'informations a la mémoire M2 ; ces informations sont ranges dans cette me moire M2 en fonction d'un code qui est présent sur ses entrées pour adresser et qui trovient de l'organe U en passant par l'intermédiaire d'un circuit-porte "ET" P6 et un circuit-porte "OU" 04 ; ces deux informations ainsi inscrites dans M2 concernent, pour l'une, l'adresse du premier octet d'un certain paquet contenu dans M1 et, pour l'autre, la longueur dudit paquet. Les codes d'adresse provoquant la lecture de la mémoire M2 sont présents sur un ensemble de fils CH reliés en sortie du circuit d'horloge H et sont appliqués aux entrées pour codes d'adresse de la mémoire "2 par l'intermédiaire d'un circuit-porte "ET" P7 dont l'entrée de commande d'ouverture est reliée au fil t et du circuit-porte "OU" 04 ; le code présent sur le fil CH est e incrémenté d'une unité a chaque période de temps T, de sorte que la mémoire M2est cycliquement lue en synchronisme avec les commutations effectuées à l'intérieur du circuit CS. A l'instant où le signal présent sur le fil te est actif, l'information concernant l'adreesse de l'octet apparaît dans un registre R1 et celle concernant la longueur du paquet dans un registre P2. Le code présent dans PI est applique aux entrées pour adresser de la mémoire M1 par l'intermédiaire d'un circuit-porte "ET" P8 dont l'entrée de commande d'ouverture est reliée au fil t et par l'intermédiaire de la porte 01 e l'octet rendu ainsi disponible à la sortie de la mémoire Ml est transféré dans le registre SD. Les codes présents dans les registres R1 et R2 sont respectivement incrémentés de +1 et -1 par des organes d'addition et de soustraction AD et SS dont les sorties sont reliées aux entrées pour données de la mémoire M2 par l'intermédiaire de circuits-tortes "ET" P9 et P10 et des circuits 02 et 03 a nouveau respectivement. Ainsi incrementes ces codes occupent/les memes emplacements dans la mémoire M2, leur inscription étant autorisée par un signal présent sur un fil tm ; ce signal devient actif à un instant après celui aui s provoqué la lecture de la mémoire M2 mais toujours à l'intérieur de la même période de temps T. En conséquence lors du prochain cycle, c'est-à-dire nT temps ulus tard le code à la sortie de la mémoire "2 provoque la lecture du deuxième octet envoyer vers le même organe de sortie. On comprend maintenant que le rôle essentiel de l'organe U est de mettre l'indication de l'adresse du premier octet d'un paquet ainsi que'sa longueur à un endroit de a mémoire M2 tel oue les octets de ce meme taquet soient transmis successivement à des temps séparés par une durée nT vers le meme organe de sortie auxquels ils sont destinés;lorsque le taquet a été transmis le registre P2 contient le code "0" puisque le code de longueur a été incrémenté à chanue fois de -1. Un décodeur DC détecte cet état et fournit ainsi une information de fin de paquet à l'organe Tt ce qui autorise la mise en place,dans cet endroit de la mémoire,de nouvelles informations. Bien que les Drincipes de la présente invention aient été décrits ci-dessus en relation avec des exemples particuliers de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemples et ne limite pas la porte de l'invention. Ainsi, au lieu de se faire sous forme série, la transmission des octets dans le circuit de commutation CS peut se faire sous forme parallèle, la structure du commutateur CS devrait être alors adapté à cette forme, d'autre part, le circuit CS peut être aussi sous forme divisée (voir le brevet précité N 2 180 171). REVENDICATIONS 1. Dispositif permettant l'échange d'informations numériques entre des lignes entrantes et des lignes sortantes, dispositif comportant des organes d'entrée et de sortie auxquels les lignes entrantes et sortantes sont respectivement raccordés et un circuit de commutation spatiale travaillant en partage de temps pour relier les organes d'entrée avec les organes de sortie et étant com- mandé par un circuit de commande dispositif caractérisé en ce que chaque organe d'entrée est pourvu d'un circuit de disponibilité pour rendre disponibles à la sortie de l'organe d'entrée des éléments d'information destinés chacun à un organe de sortie et en ce que le circuit de commande est prévu pour commander cycliquement les diff"erentes commutations mettant n'importe quel organe d'entrée en relation avec n'importe quel organe de sortie. 2. Dispositif selon la revendication 1, caractérisé en ce que le circuit de disponibilité est pourvu d'une première mémoire dans laquelle sont rangées les informations provenant de la ligne entrante, alors qu'il est prévu des mayens de traitement pour analyser les informations rangées dans la première mémoire et pour fournir pour certaines d'entre-elles un code de lecture de première mémoire à une deuxième mémoire dont les codes de lecture sont fournis en synchronisation avec la commande du circuit de commutation spatiale, un premier organe d'incrémentation qui est destiné à incrémenter les codes de sortie de la deuxième seloire et qui est disposé pour que le code incrémenté occupe le même emplacenent dans la deuxième mémoire que le code avant incrémentation. 3. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que les éléments d'information sont transmis sous forme série à l'intérieur du circuit de commutation spatiale travaillant en partage de temps. 4. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que les éléments d1information sont transmis sous forme parallèle à l'intérieur du circuit de cosootation spatiale travaiflant en partage de temps. 5. Dispositif selon l'une des revendications 1 a 4 pour lequel les lignes entrantes et sortantes transmettent des informations selon le mode dit "par paquets". 6. Dispositif selon la revendication 5 et l'une des revendications 1 à 4, caractérisé en ce que la deuxième mémoire contient en correspondance avec le code de lecture de première mémoire un code dtindication de longueur de paquet et en ce qu'il est prévu un deuxième organe d'incrémentation qui est destiné à incrémenter le code d'indication de longueur a la sortie de la deuxième mémoire et qui est disposé pour que le code d'indication de longueur incrémenté occupe le nene emplacement dans la deuxième mémoire que le code avant incrémentation.