FR 2296307 A1 19760723 FR 7534734 A 19751107 La présente invention concerne le domaine des circuits à résistance négative et plus particulièrement appropriee pour être utilisée avec la technologie des dispositifs métal -oxvde-s emi -conducteur oempl émentai res appelés par abbréviation, technologie CMOS. La technologie CMOS est bien connue dans la technique et présente de nont > reux avantages en ce qui concerne le coût de fabrication, la densité de tassement des circuits et la dissipation d'énergie negligeable à l'état de repos. Typiquement, on peut considérer qu'une résistance negative est un dispositif ayant une courbe caractéristique courant-tension qui a une pente negative sur une certaine plage de tension. Dans le sens où elle est utilisée ici, cette expression est suffisamment large pour couvrir un circuit ou un dispositif ayant une caractéristique courant-tension telle qu'à une certaine valeur de changement de tension dans le sens positif, il se produit un changement de courant dans le sens négatif. Dans la technologie CMOS, les éléments de transistors à effet de champ individuels sont intégrés en un ensemble unitaire, les noeuds d'in terconnexion entre les éléments étant effectués par l'intermediaire de la structure intégrée. Chaque noeud a une capacite du fait de la nature même de la structure intégrée. Les fonctions remplies par les circuits, c'est-à-dire les fonctions logiques, d'amplification, de retard, de détection etc., peuvent être définies en termes de charge ou de décharge de noeuds (en fait en termes de charge ou de décharge de capacité de noeud) par l'intermédiaire d'un ou de plusieurs transistors MOS complémentaires. L'un des buts de la présente invention est de réaliser un circuit qui accroît la charge- ou la décharge d'un noeud, ce qui permet ainsi d'obtenir un changement rapide de la tension au noeud ou une détection rapide du changement de tension au noeud. La présente invention comporte, dans sa forme la plus fondamentale, une paire de transistors à effet de champ métal -oxvde-semi -conducteur complémentaire et une charge. Ces éléments sont connectés entre eux et à un noeud d'entrée d'une manière appropriée pour produire un changement de courant au noeud d'une première polarité en réponse à un changement de tension de la polarité opposée Dans un mode de réalisation, un premier transistor MOS a sa porte connectée au noeud d'entrée et est polarisé bloque lorsque la tension au noeud d'entrée est de O volt. Un second transistor MOS est connecté par l'intermédiaire de son trajet souroe-drain entre le noeud d'entrée et une tension d'alimentation.L'une des bornes source drain du premier transistor est connecté à la porte du second transistor. Les deux transistors MOS sont initialement non conducteurs. Lorsque la tension d'entrée VI s'elève vers VT, tension de seuil du premier transistor, aucun courant ne s'écoule dans ou hors du circuit à résistance négative. Cependant, lorsque la tension d'entrée VI atteint la tension dè seuil VT > le premier transistor est conducteur, ce qui fournit ainsi une tension de porte qui rend conducteur le second transistor. Ce dernier transistor conduit le courant de la source de tension d'alimentation jusqu'au noeud d'entrée. Ainsi, un accroissement de la tension d'une valeur immédiatement inférieure'à la tension de seuil VT a une valeur immédiatement supérieure à la tension de seuile VT provoque l-'écoulement du courant hors du circuit (ceci correspond à un accroissement dans le sens négatif du courant). Le second mode de réalisation de l'invention est essentiellement l'inverse du premier mode de réalisation. La tension du noeud d'entrée diminue a partir d'une valeur positive +VDD. Aucun courant ne s'écoule dans ou hors du circuit à résistance négative. Lorsque le courant d'entrée diminue jusqu'à la valeur de tension +VDD - VT, un courant s'écoule dans le circuit a partir du noeud. Ainsi, un changement négatif de la tension du noeud entraîne un écoulement de courant positif hors du noeud. D'autres objets, caracteristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 est un schéma d'un circuit CMOS à résistance negative qui fournit un courant à un noeud de circuit lorsque la tension du noeud s' accroît. La figure 2 est un graphique de la caractéristique courant-tension des circuits des figures 1 et 3. La figure 3 est un schéma d'un circuit CMOS à résistance négative qui est similaire à celui de la figure 1 et qui comporte un transistor MOS comme élément de charge. La figure 4 est un schéma d'un circuit CMOS à résistance négative qui appelle le courant d'un noeud de circuit lorsque la tension du noeud diminue. La figure 5 est un graphique de la caractéristique courant-tension des circuits des figures 4 et 6. La figure 6 est un schéma d'un circuit similaire à celui de la figure 4 et qui comporte, en outre, un transistor MOS comme élément de charge. Les figures 7 et 8 sont des représentations schématiques respectivement d'un circuit de charge et d'un circuit de décharge qui comprennent des circuits CMOS a résistance négative. Les figures 9 à 13 sont des représentations schématiques de circuits a retard comportant des circuits CMOS a resistance négative. La figure 1 est un schéma qui représente un premier mode de réalisation du circuit à résistance négative. Le noeud d'entrée 10 est connecté à la borne de porte d'un transistor MOS à canal n 12 qui a l'une de ses bornes de source ou de drain connectée à la terre et l'autre connectée a un dispositif de charge 14. L'autre borne du dispositif de charge 14 est connectée à une source de tension fVDD. Le dispositif de charge 14 peut être une résistance ou, comme on le décrira en se référant à la figure 3, il peut être constitué par un autre transistor MOS. Un transistor MOS a canal p 16 a 1 'une de ses bornes de source ou de drain connectée au noeud d'entrée 10 et l'autre connectee à la source de tension +VDD. Le sens positif du courant est représenté par la flèche I. Le fait que ceci soit le sens positif du courant peut être facilement saisi en remplaçant le circuit CMOS entre le noeud 10 et la terre par une résistance commune. Un accroissement positif de la tension au noeud 10 provoquerait un accroissement du courant dans le sens de la flèche I. Le circuit à résistance négative provoque un effet opposé. On supposera que la tension d'entrée V1 est intialement de O volt (toutes les valeurs de tension etant données par référence à la terre). On supposera en outre que la tension de seuil des transistors 12 et 16 est VTs O VDD Initialement, le transistor 12 est non conducteur du fait que la tension de porte ne dépasse pas la tension source-drain la plus négative de la valeur de la tension de seuil. La porte du transistor 16 est à la tension +VDD et ce transistor est également non conducteur. Ainsi, aucun courant ne s'écoule entre le noeud 10 et le circuit à résistance négative. Lorsque la tension V1 s'accroc dans un sens positif, il ne se produit aucun changement dans les conditions ci-dessus jusqu'à ce que la tension VI atteigne la tension VT. A ce manient, le transistor 12 devient conducteur. Le courant qui s'écoule de la source +VDD jusqu la terre par l'intermédiaire de la charge 14 et du transistor 12 provoque une chute de tension aux bornes de la charge 14 qui est égale ou supérieure à la tension de seuil VT. La tension de porte du transistor 16 devient alors +VDD - VT ou moins, ce qui rend ainsi conducteur le transistor 16. Le courant s'écoule alors de la source de tension +Vw, par l'itermédiaire du transistor 16 jusqu'au noeud 10. En outre, de faibles accroissements de la tension VI provoque un accroissement de l'intensité -I mais étant donne que le courant de saturation du transistor 16 est rapidement atteint, les accroissements supplémentaires de la tension ne provoquent pas de nouveaux accroissement de l'intensité I. Lorsque la tension V1 atteint la tension +Vw, le courant cesse de s'écouler jusqu'au noeud 10 étant donné que la chute de tension aux bornes du transistor 16 est nulle. La courbe 18 du graphique de la figure 2 sur lequel la tension d'entrée VI est portee en abscisse et 1 1intensité I est portée en ordonnée, représente la caractéristique courant-tension du circuit de la figure 1.La partie à résistance négative de la courbe caractéristique du circuit est comprise entre les lignes en traits interrompus 22 et 24. Le circuit de la figure 1, de même oue tous les autres circuits décrits ici, est de préférence construit en tant que partie d'une structure de circuit intégré fabriquée en utilisant la technologie CMOS classique. Le noeud d'entrez 10, de même que tous les noeuds a une capacité même si une telle capait n'est pas représentée sur le schéma électrique. On notera que le circuit de la figure 1 consomme du courant même lorsqu'il ne fournit pas du courant au noeud 10, lorsque VI = + VDD. La consommation de courant est provoquez par l'écoulement du courant à travers la charge 14 et le transistor 12. La consommation de courant lorsque VI = +VDD peut être supprimée en utilisant un troisième transistor 20 â la place de la charge 14, comme représenté sur la figure 3. La caractéristique courant-tension du circuit de la figure 3 est la même que celle du circuit de la figure 1 qui a été représentée sur la figure 2. Cependant, lorsque la tension VI atteint la tension +VDD et que le courant cesse de s'ecouler dans le noeud 10, il n'y a aucune consommation de courant du fait que le transistor MOS à canal p 20 est rendu non conducteur par la tension +VDD appliquée à la borne de sa porte. Les pentes des transistors 12 et 20 sont telles que lorsque ces transistors sont tous deux conducteurs, la chute de tension aux bornes du transistor 20 est egale ou supérieure à la tension VT de telle sorte que la porte du transistor 16 est à une tension qui est inférieure de la valeur de la tension VT ou davantage à la tension +VDD L'inverse ou contraire du circuit de la figure 1 a été représente sur la figure 4. Un transistor MOS a canal p 28 et une charge 32 sont montés en série entre une source de tension +VDD et la terre. Le noeud d'entrée 26 est connecte à la porte du transistor 28 et à l'une des électrodes de source ou de drain d'un transistor MOS a canal n 30, l'autre électrode de ce transistor étant connectée à la terre. La porte du transistor 30 est connectee à la jonction du transistor 28 et de la charge 32.La charge peut être une résistance ou autre élément ou groupe d'éléments de charge et est de préférence constituée par un autre transistor MOS. La caractéristique courant-tension du circuit de la figure 4 est représentée par la courbe 34 de la figure 5. La région de résistance négative de la courbe est représentée entre les lignes en traits interrompus 36 et 38. Le fonctionnement du circuit représente sur la figure 4 est le suivant. Lorsque la tension d'entree V1 est à O volt, aucun courant ne s'écoule dans le transistor 30 même si le transistor 28 est conducteur du fait qu'il n'y a aucune chute de tension entre les bornes du transistor 30. Cependant, lorsque la tension au noeud 26 s'élève au-dessus de O volt, un courant I s'écoule du noeud 26 à travers le transistor 30 jusqu'à la terre. Des accroissements supplémentaires de la tension au noeud 26 provoquent l'atteinte du courant de saturation du transistor 30, ce qui est représenté par la partie horizontale de la courbe 34. Lorsque la tension V1 s'élève jusqu'à une tension +VDD VT' la condition de seuil de conduction du transistor 28 n'est plus remplie et le transistor 28 devient non conducteur, portant ainsi la porte du transistor 30 à la tension de la terre et rendant le transistor 30 non conducteur.Si l'on considère le fonctionnement du circuit dans le cas d'une tension d'entrée allant de +VDD jusqu'à 0, c'est-à-dire une tension d'entrée allant dans le sens négatif, on peut voir qu'un changement négatif de la tension d'entrée (d'une valeur immédia- tement supérieure à VDD - VT jusqu'à une valeur immédiatement inférieure à +VDD - VT) provoque un changement de courant positif de O à +1. Le circuit de la figure 4 consomme du courant lorsque la tension d'entrée VI est égale à 0, même si aucun courant ne s 'écoule dans ou hors du noeud 26. Ceci est dû à la présence du trajet de conduction constitué par le transistor 28 et la charge 32. La consommation de courant pour une tension d'entrée VI = O peut être supprimée en remplaçant le dispositif de charge 32 de la figure 4 par un troisième transistor MOS 40, comme représenté sur la figure 6. Dans le cas de la figure 6, lorsque la tension VI = O le transistor 40 est non conducteur ce qui empêche ainsi la consol mation de courant.De même, la pente du transistor 28 doit être de beaucoup supérieure à la pente du transistor 40 de sorte que lorsque les deux transistors sont conducteurs, la tension à la porte du transistor 30 soit supérieure àVT L'une des applications des circuits à résistance négative décrits ci-dessus consiste à charger ou décharger rapidement un noeud de circuit dans une structure de circuit intégré CMOS. Dans l'exemple représenté sur la figure 7, un circuit de charge est constitué par un transistor MOS a canal p 42 connecté en série entre une source d'alimentation +VDD et un noeud 46 lequel doit être chargé. La capacité du noeud a été représentée par un condensateur 48. Un circuit à résistance négative 56 identique à celui représenté sur la figure 3 est également connecté au noeud 46. Comme conditions de départ, on peut supposer que le noeud 46 est dechargé à la terre et qu'une tension positive +VDD appliquée à l'entrée 44 polarise le transistor 42 à l'état non conducteur. Aucun courant ne s'écoule dans le noeud 46. Lorsque la tension d'entrée s'abaisse suffisamment en tombant par exemple à 0 volt, le transistor 42 conduit le courant de la source d'alimentation +VDD jusqu'au noeud 46. La tension du noeud commence a s 'élever du fait de ce dernier courant de charge. Lorsque la tension au noeud 46 atteint la tension de seuil VT, la circuit à résistance négative, de la manière decrite précédemment, commence à fournir du courant au noeud 46.Ainsi-, le noeud 46 est alors charge par l'intermédiaire de deux trajets de courant et la tension au noeud 46 s'élève rapidement à la tension +VDD. Le circuit de la figure 7 peut être utilisé comme circuit de détection pour détecter si le condensateur 48 est chargé au-dessus ou au-dessous de la valeur de seuil VT. Ceci peut être réalise en prévoyant une sortie connectée à la porte du transistor 54. Lorsque la tension du noeud 46 est inférieure à la tension de seuil VT, la tension de sortie est +VDD Lorsque le noeud est à la tension VT ou au-dessus > la tension de sortie est inférieure à +VDD. Un circuit de décharge rapide de noeud a été représenté sur la figure 8, ce circuit comprenant un transistor MOS à canal n 58 connecte entre un noeud 62 qui doit être déchargé et la terre et un circuit à résistance négative 66 identique à celui représente sur la figure 6. Comme condition de départ, on peut supposer que le noeud 62 est chargé à la tension +VDD et que la tension à la borne d'entrée 60 est de 0 volt. Aucun courant ne s'écoule dans ou hors du noeud 62. Lorsque la tension à la borne d'entrée 60 s'élève à +VDD, le condensateur 64 commence à se décharger à la terre par l'intermédiaire du transistor 58. Lorsque la tension au noeud 62 tombe au-dessous de la valeur VDD - VT, un trajet de décharge supplémentaire jusqu'à la terre est formé par le transistor 68 du circuit à résistance négative 66. Le noeud 62 se décharge après cela à une vitesse bien plus rapide. Le circuit de la figure 8 peut être également utilisé comme un circuit de détection pour détecter la tension au noeud 62. Ce résultat peut être obtenu en prévoyant une sortie connectee à la porte du transistor 68. On comprendra que d'autres circuits classique, non représentés, peuvent être utilisés pour décharger le condensateur 48 de la figure 7 ou pour charger le condensateur 64 de la figure 8. Un circuit à résistance négative 70 identique à celui représenté sur la figure 3 est utilisé dans le mode de realisation represente sur la figure 9 pour constituer une partie d'un circuit à retard pour des transitions de tension de sens négatif. Le circuit est le même que le circuit de charge de la figure 7 à cette différence près qu'une borne de sortie Vo est connectée à la porte du transistor 72 et qu'un transistor 'GS à canal n 74 est monté en série avec le transistor MOS à canal p 76. Une tension allant dans le sens négatif appliquée à l'entrée VI rend conducteur le transistor 76 ce qui a pour effet que le condensateur 78 au noeud 80 commence à se charger lentement vers la tension VT Lorsqu'il atteint la tension VT, le condensateur 78 est charge rapidement par l'action du circuit 70. La borne de sortie Vo est initialement à la tension du fait que le transistor 82 est conducteur et que le transistor 84 est non conducteur. Lorsque la tension au noeud 80 atteint la tension VT, le transistor 84 devient conducteur.La pente du transistor 84 est suffisaioent supérieure à celle du transistor 82 pour que, lorsque le transistor 84 devient conducteur, la plus grande partie de la chute de tension aux bornes du diviseur de tension formées par les transistors 82 et 84 apparaisse aux bornes du transistor 82. Ainsi, une transition de tension de sens négatif apparaît à la sortie Vg qui est retardée par rapport à la transition appliquee à la borne d'entrée V1 d'une durée qui dépend du temps qui est nécessaire pour que le noeud 80 soit chargé de O volt à la tension VT par l'intermédiaire du transistor 76. Lorsque la tension appliquée à la borne d'entrée VI s'élevé à nouveau à un haut niveau, par exemple à la tension +VDD, le transistor 74 devient conducteur et établit un trajet de décharge pour décharger le condensateur 78. On notera que le transistor 72 reste conducteur jusqu'à ce que la tension au noeud 80 soit toinbee au-dessous de la tension de seuil VT. Par conséquent, pour assurer une décharge convenable du condensateur, la pente du transistor 74 est prévue de beaucoup supérieure à celle du transistor 72. Au lieu d'utiliser la technique qui consiste à rendre la pente du transistor 74 très supérieure à celle du transistor 72, on peut prévoir de disposer un transistor supplémentaire en série avec le transistor 72. Ce circuit alternatif a été représenté sur la figure 10. Les éléments qui sont comwns aux circuits des figures 9 et 10 ont eté désignes sur les deux figures par les mêmes références.L'addition d'un transistor MOS à canal p 86 qui est monté en série avec le transistor 72 et dont la borne de porte est connectée à la borne d'entrée VI, assure qu'aucun courant ne s'écoule de la borne *VDD jusqu'au noeud 80 par l'intermédiaire des transistors 86 et 72 lorsque la borne d'entrée est à la tension Les figures 11 et 12 representent des circuits qui sont respectiveoent l'inverse du circuit de la figure 9 et du circuit de la figure 10. Ces circuits constituent des circuits à retard pour une transition allant dans le sens positif appliquée à la borne d'entrée V1. La durée du retard est commandée par le temps celui est nécessaire pour decharger le noeud 92 de la tension maximale +VDD à la tension +VDD - VT.Lorsque la tension d'entrée appliquée à la borne V1 s'élève de O volt a +VDD, le transistor 90 devient conducteur et le noeud 92 commence à se decharger lentement par I 'intermé- du aire du transistor 90. La tension a la borne de sortie Vo est a O volt. Lorsque le noeud 92 se décharge au-dessous de la tension +VDD - V T le circuit à resistance négative 102 décharge rapidement le noeud jusqu'à, O volt Le transistor 96 devient conducteur et la tension à la borne de sortie '% s"éleve a approximativement la tension +VDD. Lorsque la tension appliquée à la borne d'entrée V1 est ramenée à O volt, le condensateur 94 est charge par l'intermédiaire du transistor 88. Dans le circuit de la figure 11, la pente du transistor 88 doit être tres supérieure à celle du transistor 98 pour permettre la charge du condensateur. Dans le circuit représente sur la figure 12, le transistor MOS à canal n supplentaire 104 interrompt le trajet de décharge lorsque le condensateur 94 est chargé par l'intermédiaire du transistor 88. Le circuit représenté sur la figure 13 est essentiellement une combinaison des circuits représentés sur les figures 10 et 12 et produit un retard a la fois pour les transitions de sens positif et pour les transitions de sens négatif. Pour comprendre le fonctionnement du circuit de la figure 13, on peut supposer que la borne d'entrée VI est initialement a une tension de O volt. Le transistor 108 est non conducteur, le transistor 106 est conducteur, le noeud 110 est chargé à la tension +VDD, le transistor 118 est conducteur et la borne de sortie Vo est mise à la terre. Lorsque la tension appliquee a la borne d'entree VI s'élève à la tension +VDD, le transistor 106 est rendu non conducteur et le transistor 108 commence a décharger le noeud 110 à la terre. Lorsque la tension du noeud 110 atteint la valeur de tension VDD - VT, le transistor 116 devient conducteur. La tension a la borne de sortie Vo commence a s'élever, le transistor 120 devient conducteur et décharge rapidement le noeud 110 a la terre. Le transistor 118 devient non conducteur et la tension à la borne de sortie Vo s'élève à la valeur de la tension +VDD. Le transistor 122 est conducteur pendant toute la période de temps au cours de laquelle la borne d'entrée VI est a la tension VDD. Les conditions sont maintenant les suivantes: la borne V est a la tension +VDD, la borne de sortie Vo est à la tension +VDD, le noeud 110 est à la tension de la terre, le transistor 108 est conducteur et le transistor 118 est non conducteur. Lorsque la tension a la borne d'entrée VI tombe a O volt, les transistors 106 et 112 deviennent conducteurs, les transistors 108 et 122 deviennent non conducteurs et le noeud 110 commence à se charger lentement par l'intermédiaire du transistor 106. A ce moment, il n'y a aucun changement dans la tension appliquée à la borne de sortie VO. Lorsque le noeud 110 atteint la tension VT, le transistor 118 devient conducteur et la tension a la borne VO commence à diminuer. Le transistor 114 devient conducteur de sorte que le noeud 110 se charge rapidement à la tension +VDD par l'intermédiaire des transistors 112 et 114.Au cours de la période de charge rapide du noeud 110, le transistor 118 est rendu très fortement conducteur et le transistor 116 est rendu non conducteur. Par conséquent, la tension à la borne de sortie Vg tombe rapidement à la tension de la terre. Il résulte de la description qui précède que les circuits à résistance négative décrits dans la présente demande ont de nowelles applications utiles originales et offrent aux concepteurs de circuits un outil utile pour la réalisation d'autres circuits intégrés. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que I'homne de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Circuit à résistance negative connecté à un noeud de circuit ayant une capacité, ce circuit etant realisé de façon à n'établir un trajet de conduction de courant entre le noeud et une borne d'alimentation en courant que lorsque la tension du noeud est comprise à l'intérieur d'une certaine plage de tension, ce circuit étant caractérisé en ce qu'il comprend:: a. deux bornes destinées a être connectées aux bornes d'une source d'alimentation en courant; b. un premier transistor MOS ayant un canal d'un premier type de conductivité et ayant des électrodes de source, de drain et de porte, l'électrode de porte étant connectée audit noeud; c. un élément de charge ayant au moins des première et seconde bornes, cet élément de charge et les électrodes de source et de drain du premier transistor MOS étant connectés en serie entre les deux bornes précitées; et d. un second transistor MOS ayant un canal du second type de conductivité et ayant des électrodes de source, de drain et de porte, le trajet source-drain de ce second transistor etant connecté entre le noeud et celle des deux bornes, ou première borne, qui est egalement connectee à l'élément de charge, la porte du second transistor MOS étant connectée a l'interconnexion de l'élément de charge et du premier transistor MOS, de telle sorte qu'un trajet de conduction du courant entre la première borne précitée et le noeud, par l'intermédiaire du trajet source-drain du second transistor MOS existe pour toute tension au noeud comprise entre une première tension et une seconde tension prédéterminées. 2.- Circuit selon la revendication 1 caractérisé en ce que la première tension est la tension de seuil qui rend conducteur le premier transistor MOS et en ce que la seconde tension est égale à la tension à la première borne précitée. 3.- Circuit selon la revendication 1 caractérisé en ce que la premiere tension est sensiblement égale a la tension de la première borne précitée connectée à la source d'alimentation en courant et en ce que la seconde tension est la tension de seuil à laquelle le premier transistor MOS devient non conducteur. 4.- Circuit à transistor MOS complementaire pour charger un noeud de circuit caractérisé en ce qu'il comprend: a. un premier élément de circuit pour fournir du courant audit noeud afin d'accroître la tension à ce noeud à une première vitesse; b. un second élément de circuit connecté a ce noeud pour fournir un courant supplémentaire a ce noeud en réponse à 1 'accroissement de la tension au noeud au-dessus d'une première valeur prédéterminée, de telle sorte que la tension du noeud s'accroit ensuite à une seconde vitesse supe:ieure a la première vitesse. 5.- Circuit selon la revendication 4 caractérisé en ce que le second élément de circuit comprend: a. des premiere et seconde bornes d'alimentation en tension destinees à être connectées aux bornes d'une source de courant de façon que la première borne soit à une tension +VDD supérieure a celle de la seconde borne; b. un premier transistor FIOS à canal n ayant des bornes de source, de drain et de porte, l'une des bornes de source ou de drain étant connectée a a seconde borne d'alimentation en tension et la borne de porte étant connectée au noeud de circuit; c. un élément de charge connecté entre l'autre borne de source ou de drain du premier transistor MOS et la première borne d'alimentation en tension; et d. un second transistor MOS a canal p ayant des bornes de source, de drain et de porte, l'unedes bornes de source ou de drain étant connectée a la première borne d'alimentation en tension et l'autre borne de source ou de drain étant connectée au noeud de circuit et la borne de porte étant connectée à la jonction de l'élément de charge et du premier transistor MOS. 6.- Circuit a transistor MOS complémentaire pour décharger un noeud de circuit caractérisé en ce qu'il comprend: a. un premier élément de circuit pour produire un appel de courant a partir du noeud de circuit afin de diminuer la tension audit noeud à une première vitesse; b. un deuxieme élément de circuit connecte au noeud pour produire un appel de courant supplémentaire a partir dudit noeud en réponse à la diminution de la tension à ce noeud au-dessous d'une premiere valeur pre'eteruninee, de telle sorte que la tension du noeud diminue ensuite a une seconde vitesse supérieure à la première vitesse. 7. Circuit selon la revendication 6 caractérisé en ce que le second élément de circuit comprend a. des première et seconde bornes d'alimentation en tension destinées à être connectees aux bornes d'une source de courant de façon que la seconde borne soit à une tension +VDD supérieure à celle de la première berne; b. un premier transistor MOS à canal p ayant des bornes de source, de drain et de porte, l'une des bornes de source ou de drain étant connectée a la seconde borne d'alimenéation en tension et la porte etant connectee au noeud de circuit; c. un élément de charge connecte entre l'autre borne de source ou de drain du premier transistor MOS et la première borne d'alimentation en tension; et d. un second transistor MOS à canal n ayant des bornes de source, de drain et de porte, l'une des bornes de source ou de drain etant connectee à la première borne d'alimentation en tension et l'autre borne de source ou de drain étant connectée au noeud de circuit, la borne de porte étant connectée à la jonction de l'élément de charge et du premier transistor MOS. 8.- Circuit pour retarder une transition de tension de sens négatif, ce circuit étant caracterisé en ce qu'il comprend: a. une borne d'entrée, une borne de sortie et un noeud de circuit intermédiaire, ce noeud ayant une capacité susceptible d'être chargée et déchargée; b. un élément de circuit d'entrée connecté au noeud de circuit pour établir un trajet de décharge jusqu'au noeud lorsque la tension à l'entrée est à une première. valeur élevée et pour etablir un trajet de charge jusqu'au noeud lorsque la tension à l'entrée tombe à une seconde valeur inferieure, de telle sorte qu'une transition de tension de la valeur elevée a la valeur inférieure appliquée à l'entrée a pour effet que le noeud commence à se charger à partir de son état déchargé; ; c. un élément de circuit à résistance négative connecté au noeud et à la borne de sortie, cet élément de circuit à résistance négative fonctionnant en réponse à l'atteinte par la tension au noeud d'un premier niveau de seuil prédéterminé situé entre l'état complétement déchargé et l'état completement chargé du noeud pour accroitre la vitesse de charge du noeud et pour produire une transition de tension de sens négatif à la borne de sortie. 9.- Circuit selon la revendication 8 caractérise en ce que l'élément de circuit à résistance négative comprend: a. des première et seconde bornes d'alimentation en tension destinées être connectées aux bornes d'une source de courant de façon que la pretrière borne soit à une tension +VDD, supérieure a celle de la seconde borne; b. un premier transistor MOS à canal n ayant des bornes de source, de drain et de porte, la borne de porte etant connectée au noeud de circuit, l'une des bornes de source ou de drain étant connectée à la seconde borne d'alimentation en tension, l'autre borne de source ou de drain étant connectée à la borne de sortie;; c. un élément de charge connecté en série entre la borne de sortie et la première borne d'alimentation en tension; et d. un second transistor MOS à canal p ayant des bornes de source, de drainet de porte, le trajet source-drain du second transistor étant connecté par T'intermédiaire de ses bornes de source et de drain en série entre la premiere borne d'alimentation en tension et le noeud de circuit, la porte du second transistor étant connectée à la borne de sortie. 10.- Circuit pour retarder une transition de tension de sens positif, ce circuit étant caractérisé en ce qu'il comprend: a. une borne d'entrée, une borne de sortie et un noeud de circuit intermédiaire, ce noeud ayant une capacité susceptible d'être chargée et déchargee; b. un élément de circuit d'entrée connecté à la borne d'entrée et au noeud de circuit pour établir un trajet de décharge jusqu'au noeud lorsque la tension a l'entrée est à une première valeur élevée et pour établir un trajet de charge jusqu'au noeud, lorsque la tension à l'entrée tombe à une seconde valeur inferieure, de telle sorte qu'une transition de tension de la valeur inférieure à la valeur élevée appliquée à l'entrée a pour effet que le noeud commence a se décharger a partir de son etat chargé;; c. un élément de circuit à résistance negative connecté au noeud et a la borne de sortie, cet élément de circuit a résistance négative fonctionnant en réponse à la diminution de la tension au noeud au-dessous d'un niveau de seuil prédéterminé compris entre l'état complètement chargé et l'état complètement déchargé du noeud pour accroltre la vitesse de charge du noeud et pour produire une transition de tension de sens positif à la borne de sortie. 11s- Circuit selon la revendication 10 caractérisé en ce que l'élément de circuit à résistance négative comprend: a. des première et seconde bornes d'alimentation en tension destinées à être connectées aux bornes d'une source de courant de façon que la seconde borne soit à une tension +VDD supérieure à celle de la premiere borne; b. un premier transistor MOS à canal p ayant des bornés de source, de drainyt de porte, la borne de porte étant connectée au noeud de circuit, l'une des bornes de source ou de drain étant connectée à la seconde borne d'alimentation en tension et l'autre borne de source-ou de drain étant connectée à la borne de sortie; c. un élément de charge connecté en serie entre la borne de sortie et la première borne d'alimentation en tension; et d. un second transistor MOS à canal n ayant des bornes de source, de drain et de porte, le trajet source-drain de ce second transistor étant connecté par l'intermédiaire de ses bornes de source et de drain en série entre la première borne d'alimentation en tension et le noeud de circuit, la porte du second transistor étant connecté à la borne de sortie. 12.- Circuit à retard pour retarder les transitions de tension de sens positif et de sens négatif, ce circuit étant caractérisé en ce qu'il comprend: a. une borne d'entrée, une borne de sortie et un noeud de circuit intermédiaire, ce noeud ayant une capacité et étant susceptible d'être chargé et déchargé; b. un élément de circuit d'entrée connecté entre la borne d'entrée et le noeud de circuit pour dêcharger ce noeud de circuit en réponse a une tension d'entrée de haut niveau et pour charger le noeud de circuit en réponse à une tension d'entrée de bas niveau; et c. un élément de circuit à résistance négative connecté entre le noeud de circuit et la borne de sortie, cet élément de circuit à résistance négative fonctionnant en réponse à l'atteinte par le noeud de circuit d'une premiere tension prédéterminée supérieure à la tension dudit noeud a l'état complètement déchargé pour charger rapidement ce noeud de circuit et pour provoquer l'apparition d'une transition de tension de sens négatif à la borne de sortie, cet élément de circuit à résistance négative fonctionnant en réponse a l'atteinte par le noeud de circuit dne seconde tension prédéterminée inférieure à la tension de ce noeud de circuit à l'état complètement chargé pour décharger rapidement le noeud de circuit et provo quer l'apparition d'une transition de tension de sens positif à la borne de sortie. 13.- Circuit selon la revendication 12 caractérisé en ce que ltélément de circuit à résistance négative comprend: a. des premiere et seconde bornes d'alimentation en tension destinées a notre connectées aux bornes d'une source de courant de façon que la première borne soit à une tension +YDD supérieure à celle de la seconde borne; b. des premier et second transistors MOS à canal p et des troisième et quatrième transistors MOS à canal n, chaque transistor ayant des bornes de source, de drain et de porte;; c. les premier et troisième transistors étant montés en série entre eux et avec les première et seconde bornes d'alimentation en tension par l'intermédiaire de leurs bornes de source et de drain respectives, la jonction des premier et troisième transistors étant connectée à la borne de sortie et les portes des premier et troisième transistors étant toutes deux connectées au noeud de circuit; d. le second transistor étant connecté par l'intermédiaire de ses bornes de source et de drain en série avec la première borne d'alimentation en tension et le noeud de circuit, la porte de ce second transistor étant connectée à la borne de sortie; et e. le quatrième transistor étant connecté par 1 1intermédiaire de ses bornes de source et de drain en série avec la seconde borne d'alimenstation en tension et le noeud de circuit, la porte du quatrième transistor étant connectée à la borne de sortie.