FR 2295636 A1 19760716 FR 7538641 A 19751217 L'invention concerne un circuit intégré de la technique MOS pour un générateur d'impulsions de commade, qui délivre une impulsion lors du branchement d'une tension d'alimentation. Si l'on applique une tension d'alimentation à un nodule MOS, G'est-à-dire si la tension d'alimentation est branchée, la tension d'alimentation efficace pour les différents éléments de circuit du nodule Mos ne suit pas une ionction idéale à saut, mais suit lentesent-une fonction exponentielle. Ceci est da non seulement à la résistance interne de l'appareil fournissant la tension d'alimentation et à un condensateur de charge ou condensateur de filtrage présent la plupart du temps, nais également aux capacités du nodule MOS, toujours présentes dans le cas de la technologie MOS. Cette montée lente de la tension d'alimentation a pour effet que, lors de cette pontée, des entrées et des sorties et différents éléments de circuit n'ont éventuellement aucun état défini.En particulier, ceci se produit dans le cas de circuits bistables qui, lors de la nontée de la tension d'alimentation, prennent un état de coiiutation, qui assurément neest pas exactement accidentel, mais cependant un état de co utation qui n'est pas déterminé de façon nette à l'avance et qui peut être d'une importance décisive pour le fonctionnement ultérieur. C'est pourquoi il est nécessaire que dans un tel module Mos, lors du branchement de la tension d'alimentation, les éléments de circuit bistables prennent un état de base déterminé. Le bat, qui est à la base de la présente invention, consiste également à fournir un circuit intégré de la technique MOS à l'aide duquel on obtient, lors du branchement d'une tension d'alimentation, une impulsion de commande qui permet par exemple de positionner et de ramener à l'état initial de tels éléments de circuit bistables. La dépense technique du point de vue des circuits doit Outre linitée à un lini.ui. Pour résoudre ce problème, il est proposé conformément à l'invention, dans le cas d'un circuit intégré du type indiqué plus haut, que l'électrode source d'un premier transistor Mos à effet de champ du type à enrichissement soit placée à un potentiel de référence et que l'électrode drain soit placée par l'interne diaire d'une résistance à un potentiel d'alimentation, qu'entre le potentiel d'alimentation et le potentiel de référence soit ion- té un diviseur de tension pour la tension d'alimentation, au point de division duquel l'électrode porte du transistor Mos à effet de champ est reliée, et qu'en outre l'électrode drain du transistor NOS à effet de champ soit raccordée à une sortie du montage. Un tel circuit conforme à l'invention apporte au problè- me posé une solution assortie d'une dépense minimale. Le transistor MOS à effet de champ est tout d'abord bloqué et fait augmenter la tension à la sortie lors de l'augmentation de la tension dali- mentation, mais devient ensuite conducteur lorsqu'une tension de seuil est atteinte par l'intermédiaire du diviseur de tension, et provoque de ce fait à nouveau l'annulation de la tension à la sortie. Cette variation de la tension à la sortie fournit l'impul- sion de commande mentionnée plus haut. En outre, lors du débranche- ment de la tension d'alimentation, il apparat également à la sortie une impulsion qui peut avantageusement Outre utilise pour agir de façon déterminée sur des éléments de circuit. Suivant une forme de réalisation avantageuse de 1 'inven- tion, le diviseur de tension est constitué par le montage série des voies drain-source de deux autres transistors MOS à effet de champ. Selon une variante avantageuse de l'invention, il est prévu que la résistance raccorde à l'électrode drain du premier transistor MOS à effet de champ est également constituée par un transistor NOS à effet de champ branché de façon adéquate Ces variantes permettent de mieux ddterminer la forme de l'impulsion de commande. A titre d'exemple, on a décrit ci-dessous et illustré schématiquement au dessin annexé une forme de réalisation du dispositif suivant l'invention. La figure 1 représente un circuit intégré conforme à l'invention comportant des transistors MOS à effet de champ, dé- nommés ci-aprbs MOS-FET La figure 2 représente les variations de potentiels in téressantes. Sur la figure 1, on voit que les voies drain-source de deux MOS-FET 2 et 3 sont branchées en série. L'électrode drain du HOS-FET 2 se trouve au potentiel d'alimentation VGG, tandis que l'électrode source du MOS-FET 3 se trouve au potentiel de référence VSS. Les électrodes porte des deux NOS-PET 2 et 3 sont placées au potentiel d'alimentation VGG. Les deux NOS-PET 2 et 3 constituent un diviseur de tension pour la tension d'alimentation située entre le potentiel d'alimentation V,, et le potentiel de référence VSS.Le point de division du diviseur de tension est le point de liaison de l'électrode source du MOS-FET 2 avec l'élec- trode drain du MOS-FET 3. Les voies drain-source de deux NOS-PET 1 et 4 sont également branchées en série, l'électrode drain du MOS-FET 4 étant placée au potentiel d'alimentation VGG et l'élec- trode source du MOS-PET 1 étant placée au potentiel de référence VsS L'électrode porte du MOS-FET 4 est placée au potentiel d'alimentation VGG. L'électrode porte du MOS-FET 1 est reliée au point de division 6 du diviseur de tension.Le point de liaison de lté- lectrode source du MOS-FET 4 avec l'électrode drain du MOS I constitue une sortie 5 du montage. Dans le présent exemple, tous les transistors sont choisis dans la technique à canal P, du type à enrichissement. Ils peuvent être également réalisés suivant la technique à canal n. Les transistors 2 à 4 peuvent être également du type à appauvrissement, lorsque l'on dispose par exemple d'une tension d'alimentation assez faible. Sur la figure 2 on a représenté les variations de potentiel des points intéressants, en ce qui concerne leur valeur logique, à savoir le potentiel d'alimentation VGG, le potentiel V6 au point de division 6 du diviseur de tension et le potentiel V5 à la sortie 5 du montage. Le potentiel d'alimentation VGG doit posséder la valeur logique O avant le branchement de la tension du réseau. Après le branchement de cette tension à l'instant t1, ce potentiel augmente, comme cela a été décrit plus haut, suivant une fonction exponentielle jusqu'à la valeur logique 1. Initialement, les deux potentiels V6 et V5 possèdent également la valeur logique 0 Si le potentiel d'alimentation VGG dépasse à l'instant t2 la tension de seuil des MOS-FET, les deux MOS-FET 3 et 4 deviennent conducteurs. Ensuite, le potentiel V5 augmente avec le potentiel d'alimentation VGG. Le point de division 6 est placé au potentiel de référence par l'intermédiaire de la résistance interne faible du transistor MOS-FET 3. Cependant, de ce fait, le NOS-PET 1 reste bloqué de fa çon sûre Au bout d'un bref intervalle de temps subséquent, le MOS-FET 2 du diviseur de tension devient également conducteur à l'instant t3. Après cet instant t3, le potentiel V6 au point de potentiel 6 augmente conformément au rapport de division de tension. Lorsque le potentiel divisé V6 a atteint la valeur de seuil du MOS-FET 1, ce dernier devient conducteur et place la sortie 5 au potentiel de référence Vs, Cela se produit à l'instant t4, auquel le potentiel d'alimentation VGG est passé approximativement à sa valeur finale, avec la valeur logique 1 et auquel le potentiel V5 a atteint également la valeur logique I. Ainsi, entre les instants t3 et t4, la sortie 5 reçoit une impulsion possédant la valeur logique 1, qui peut être utilisée comme impulsion de commande. Des processus analogues se déroulent après l'instant t5 lors du débranchement de la tension d'alimentation VGG A la sortie 5, il apparat à nouveau une impulsion qui sert à réaliser le positionnement ou le retour à l'état initial, déterminé, des élé- ments bistables raccordés et sert éventuellement pour d'autres utilisations. R E V E N D I C A T I O N S 1. Circuit intégré de la technique Mos pour un générateur d'impulsions de commande, qui délivre une impulsion lors du branchement d'une tension d'alimentation, caractérisé par le fait que l'électrode source d'un premier transistor NOS à effet de champ (1)dutppeà enrichissement est placée à un potentiel de réfé- rence (VSS) et que l'électrode drain est placée par l'intermédiai- re d'une résistance à un potentiel d'alimentation (VGG), qu'entre le potentiel d'alimentation (VGG) et le potentiel de référence de est branché un diviseur de tension pour la tension d'aliven- tation, au point (6) de division duquel l'électrode porte du tran- sistor MOS à effet de champ (1) est raccordée, et qu'en outre l'électrode drain du transistor NOS à effet de champ (1) est raccordée à une sortie (5) du pontage 2. Circuit intégré suivant la revendication 1, caract6- risé par le fait que le diviseur de tension est constitué par le montage série des voies drain-source de deux autres transistors MOS à effet de champ (2, 3). 3. Circuit intégré suivant l'une des revendications I ou 2, caractérisé par le fait que la résistance, raccordée à l'é- lectrode drain du premier transistor NOS à effet de champ (1), est formée par la voie drain-source d'un quatrième transistor Mos à effet de champ (4).