FR 2304959 A1 19761015 FR 7608227 A 19760322 La présente invention concerne une unité d'entrée et de sortie pour une commande:programmée utilisant un calculateur microprogrammé comportant une mémoire à un seul bit et un bus d'adresses pour commander les fonctions internes d'une machine,#notabnent-pour des machines-outils à une seule fonction ou des machines particulières. Il est connu d'utiliser un calculateur pour la commande de machines et de procédés. La condition à cette utilisation est que le calculateur puisse recevoir des informations d'entrée provenant du procédé et puisse fournir des informations de sortie vers le procédé. A cet effet, il faut prévoir des unités d'entrée et de sortie. De telles unités d'entrée et de sortie doivent adaptées au format des données et à la vitesse de traitement à la fois du calculateur et du procédé. L'unité d'entrée et de sortie est couplée à un moyen de branchement du calculateur; ce moyen est gêné- raclement appelé interface. Les systèmes de raccordement classiques sont prévus pour une utilisation très diversifiée et, de ce fait, leur structure est très complexe et ainsi très onéreuse. C'est ainsi que, pour chaque échange de données, sont prévus un certain nombre de signaux de commande et d'a~cceptation échangés entre le calculateur et l'unité d'entrée et de sortie. Ces systèmes de raccordement classiques pour l'unité d'entrée et de sortie destinée à une commande programmée sont d'une application trop onéreuse, étant donné que les possibilités très grandes prévues de prime abord pour 1'ebhange des données ne sont pas nécessaires. L'utilisation de ce système de raccordement classique pour assurer la commande des fonctions internes à une machine-outil â i'aide d'une commande programmée ne peut pas s'envisager pour des raisons économiques. En conséquence, on a développé des commandes programmables pour des machines-outils, dont la structure d'ensemble, c'est-a' -dire à la fois l'élément principal du calculateur et les unités d'entrée et de sortie, sont adaptés aux conditions particulières des fonctions de la machine à commander. Bien que dans ces conditions, les moyens techniques mis en oeuvre puissent être fortement réduits par rapport à l'utilisation de calculateurs classiques et d'unités d'entrée et de sortie classiques, l'inconvénient de ces dispositifs est qu'une telle commande particulière n'est intéressante à fabriquer du point de vue économique que pour une série relativement grande. La présente invention a pour but de créer une commande programmable pour machines-outils en utilisant l'élément de calculateur d'un petit calculateur classique. A cet effet, l'invention se propose de créer une unité d'entrée et de sortie pour une commande programmable utilisant un calculateur à commande microprogrammée, avec une mémoire à un bit et un bus d'adresses pour la commande des fonctions internes de la machine, notamment pour des machinesoutils à un seul usage ou pour des machines-outils particulières, unité dont le contenu fonctionnel limité du fait de son application, soit considérablement réduit du point de vue des moyens techniques mis en oeuvre. A cet effet, l'invention concerne une unité d'entrée et de sortie du type ci-dessus, caractérisée en ce que le calculateur comporte un bus d'entrée à n bits et un bus de sortie à m bits, des portes d'entrée reliées au bus d'entrée étant prévues chacune pour un groupe d'informations à traiter de la machine, et des registres de sortie, reliés au bus de sortie, ayant leurs sorties reliées aux organes d'exécution de la machine et, à la condition m 4 n, ramenées en parallèle au bus d'entrée, par d'autres portes d'entrée, la mémoire à un seul bit mettant en oeuvre toutes les portes d'entrée en position de base, chaque porte pouvant être sélectionnée à partir du bus d'adresses par un circuit de décodage et en outre les registres de sortie pouvant être présélectionnés à partir du bus d'adresses par le décodeur, et peuvent etre mis en oeuvre lorsque la mémoire à un seul bit se trouve en position exceptionnelle. Suivant une autre caractéristique avantageuse de l'invention, l'unité est caractérisée par l'application d'un calculateur organisé en 4 ou 8 bits, avec un nombre double d'informations d'entrée par rapport aux informations de sortie de la machine à commander pour le bus d'entrée ayant une largeur de 16 bits, le bus de sortie ayant une largeur de 8 bits et le bus d'adresses ayant une largeur de 4 bits, avec en tout 16 canaux disponibles, dont un nombre identique de canaux occupés pour l'entrée et la sortie. Suivant une autre caractéristique de l'invention, pour une largeur de données importante du bus d'entrée par rapport à la largeur de données du bus de sortie (n > m), chaque porte d'entrée prévue à la suite de chaque registre de sortie reçoit un nombre d'entrées supplémentaires correspondant à cette différence. Pour augmenter le nombre de canaux pour l'introduction et la sortie, il est préférable de brancher un décodeur supplémentaire, en parallèle au montage de décodeur sur le bus d'adresses, le premier décodeur pouvant être appelé directement par une mémoire à un seul bit du calculateur, et le décodeur supplémentaire étant appelé par l'intermédiaire d'une porte "NON". De plus, pour vérifier le fonctionnement de l'unité d'entrée et de sortie par traitement d'un programme de vérification, on utilise de préférence les retours pour les cycles de sortie et d'entrée qui vont du registre de sortie au bus d'entrée en passant par les autres portes d'entrée. Grâce à l'invention, on dispose d'une unité d'entrée et de sortie dont la structure est considérablement simplifiée par rapport aux structures connues et qui, du fait de sa structure simple, est beaucoup moins fragile et, de ce fait, beaucoup plus fiable. Les portes d'entrée sont toujours mises en oeuvre lorsque la mémoire à un seul bit est en position de base; cela signifie que les informations d'entrée sont disponibles en continu au bus d'entrée pour l'appel provenant du calculateur.Ce n'est que lorsqu'une sortie est nécessaire, que la mémoire à un bit commute la durée d'une cadence et met en oeuvre, pendant un court instant, le registre de sortie; pendant la durée de la cadence, les portes d'entrée sont alors bloquées Du fait du retour direct des sorties par les portes d'entrée au niveau du bus d'entrée, on peut combiner des informations déjà traitées et appliquées à la sortie, avec d'autres informations d'entrée pour de nouveaux calculs. En outre, grâce à ce retour, il est possible de vérifier le fonctionnement de l'unité d'entrée et de sortie sans modification de circuit extérieur supplémentaire; il suffit d'introduire le programme de vérification. La présente invention est décrite plus en détail ci-après à l'aide d'un exemple de réalisation représenté schématiquement dans les dessins annexés, dans lesquels - La figure 1 est un schéma par blocs d'une unité d'entrée et de sortie; - La figure 2 représente un circuit pour l'appel des portes d'entrée ou des registres de sortie. Selon la figure 1, un bus d'entrée 1 à n bits et un bus de sortie 2 à m bits sont reliés à un calculateur, non représenté. Les informations provenant de canaux d'entrée de la machine à commander sont reliées au bus d'entrée 1 par l'intermédiaire de portes d'entrée 3, 4, 5. Des registres de sortie 6, 7, 8 sont reliés au bus de sortie 2; les sorties des registres 6, 7, 8 sont reliées par des canaux de sortie à la machine à commander. Les sorties des registres de sortie 6, 7, 8 sont ramenées respectivement au bus d'entrée 1 par les portes d'entrée 9, 10, 11. Chacune des portes d'entrée 3, 4, 5; 9, TO, 11 est reliée par un circuit d'appel correspondant 12, 13, 14, 35, 16, 17 avec un décodeur 21; chacun des registres de sortie 6 7, 8 est relié par un circuit d'appel correspondant 18, 19, 20 au décodeur 21. Le décodeur 21 est commandé à partir du bus d'adresses 22 du calculateur. Une mémoire à un seul bit 23 du calculateur commande en position de base toutes les portes d'entrée 3, 4, 5, 9, 10, 11 par l'intermédiaire des circuits d'appel 12, 13, 14, 15, 16, 17, alors que la mémoire à un seul bit 23 active les registres de sortie 6, 7, 8 par l'intermédiaire des circuits d'appel 18, 19, 20, lorsqu'elle se trouve en position d'exception. Dans la figure 2, est représenté, de façon analogue au schéma par blocs de la figure 1, le circuit correspondant à l'appel d'un groupe d'informations à traiter, constituant les informations d'entrée ou de sortie. La porte d'entrée 3 représentée dans le schéma par blocs se compose de seize portes "ET" qui sont couplées par des portes "OU" 24 > 25, 25, 26 aux conduites d'entrée du bus d'entrée 1 et qui sont reliées aux conduites d'informations de la machine à commander. Le registre de sortie 6 se compose de huit éléments de mémoire 27, 28, 29 précédés respectivement d'une porte ET 30, 31, 32 qui sont reliés à la conduite de sortie du bus de sortie 2. Les sorties des éléments de mémoire 27, 28, 29 sont couplées par la porte d'entrée 9 qui se compose également de huit portes "ET' et par des portes "OU 33, 34, 35 aux huit premières des seize lignes d'entrée du bus d'entrée 1. Les circuits d'appel 12, 15, 18 de la porte d'entrée 3, de la porte d'entrée 9 et du registre de sortie 6 sont réunis dans l'exemple de réalisation de la figure 2 en ce que les portes "ET" de la porte d'entrée 3 sont reliées à une porte "ET" 36 d'appel commune, les portes "ET" de la porte d'entrée 9 sont reliées à une porte "Er' d'appel 37 commune et les portes "ET" 30, 31, 32 des éléments de mémoire 27, 28, 29 sont reliées à une même porte "ET" d'appel 38. La mémoire à un bit 23 est reliée directement à la porte 1'ET" d'appel 38 et aux portes "ET" d'appel 36, 37 par l'intermédiaire d'une porte "NON" 39. La porte "ET" d'appel 37 correspondant à la porte d'entrée 9 et la porte "ET" d'appel 38 correspondant au registre de sortie 6 sont reliées par la seconde entrée à la ligne d'adresses A; la porte "ET" d'appel 36 de la porte d'entrée 3 est reliée par sa seconde entrée à la ligne d'adresses B. L'unité d'introduction et de sortie fonctionne comme Suit Le décodeur 21 sert à former 2a signaux d'adresse de canal à a bits .Chacune des 2a adresses de canal possibles peut être occupée par une porte d'entrée 3, 9 ou un registre de sortie 6, 7, 8. A l'aide du signal de commande de la mémoire à un seul bit 23, on réalise un appel d'entrée ou un appel de sortie pour chaque canal. De cette façon, lors de l'introduction de données à partir de la mémoire à un bit 23, on active toutes les portes d'entrée 3, 4, 5; 9, 10, 11 et, par une adresse fournie par le bus d'adresses 22 par l'intermédiaire du décodeur, on relie la porte d'entrée 3, 4, 5; 9, 10, 11 choisie au bus d'entrée 1. Les n bits de la porte d'entrée 3, 4, 5, 10, 11, adressée sont statistiquement imprimés au bus d'entrée 1. Pour réaliser une sortie de données, on choisit l'adresse correspondant au registre de sortie 6, 7, 8 voulu. La mémoire à un seul bit 23 est amenée pendant un court instant, correspondant au moins à la durée d'une cadence, dans la position négative de la position de base. La présélection du registre de sortie choisi 6, 7, 8 se fait déjà par l'adresse fournie par le bus d'adresses 22 par l'intermédiaire du circuit de décodage 21, de sorte que, lors de la commutation de la mémoire à un bit 23, les données du bus de sortie 2 (m bits) soient inscrites statistiquement dans le registre de sortie adressé 6, 7, 8. Il est, de plus, possible d'introduire les données contenues dans un registre de sortie 6, 7, 8, de nouveau dans ~ calculateur. Cette opération est appelée réintroduction et se réalise en choisissant l'adresse correspondant au registre de sortie 6, 7, 8 voulu, la mémoire à un bit 23 restant dans sa position de base pour la présélection des portes d'entrée 3, 4, 5, 9, 10, 11. De cette façon, on imprime statistiquement les n bits du registre de sortie 6, 7, 8 choisi, dans le bus d'entrée 1 par l'intermédiaire de l'une des portes d'entrée 9, 10, 11. Il est en outre possible d'utiliser les portes d'entrée 9, 10, 11 prévues à la suite des registres de sortie 6, 7, 8 pour des introductions de données supplémentaires, si n > m et Si, de ce fait, certaines portes "ET" ne sont pas occupées dans les portes d'entrée 9, 10, 11. La largeur des données de la réintroduction est déterminée par la largeur des données du bus de sortie 2 qui comporte, dans le présent exemple, 8 bits pour une largeur de données de 16 bits du bus d'entrée. Cela permet d'occuper effectivement, en plus, des informations d'entrée ayant une largeur de données de 8 bits par registre de sortie 6, 7, 8. Pour augmenter le nombre de canaux pour l'introduction ou la sortie, il est en outre possible de brancher un décodeur supplémentaire en parallèle sur le décodeur 21 et de commander ces deux décodeurs, sélectivement, à partir d'une autre mémoire à un bit du calculateur. Cela permet de réaliser un nombre double d'entrées ou de sorties. Bien entendu, l'invention n'est pas limitée à l'exemple de réalisation ci-dessus décrit et représenté, à partir duquel on pourra prévoir d'autres formes et d'autres modes de réalisation, sans pour cela sortir du cadre de l'invention. IoeVENI > IOATI0NS 10) Unité dentrée et de sortie pour une commande programmable utilisant un calculateur microprogrammé comportant une mémoire à un seul bit et un bus d'adresses pour commander les fonctions internes d'une machine, notamment pour des machines outils à une seule fonction ou des machines particulières, unité caractérisée en ce que le calculateur comporte un bus d'entrée (1) à n bits et un bus de sortie (2) à m bits, des portes d'entrée (3, 4, 5) reliées au bus d'entrée (1) étant prévues chacune pour un groupe d 'informations à traiter de la machine, et des registres de sortie (6, 7, 8), reliés au bus de sortie (2), ayant leurs sorties reliées aux organes d'exécuti on de la machine et, à la condition m 4 n, ramenées en parallèle au bus d'entrée (1), par d'autres portes d'entrée (9, 10, 11), la mémoire à un seul bit (23) mettant en oeuvre toutes les portes d'entrée (3, 4, 5, 9, 10, 11) en position de base, chaque porte pouvant être sélectionnée à partir du bus d'adresses (22) par un circuit de décodage (21) et en outre les registres de sortie (6, 7, 8) pouvant astre présélectionnés à partir du bus d'adresses (22) par le décodeur (21), et peuvent être mis en oeuvre lorsque la mémoire à un seul bit (23) se trouve en position exceptionnelle. 20) Unité selon la revendication 1, caractérisée par l'application d'un calculateur organisé en 4 ou 8 bits, avec un nombre double d'informations d'entrée par rapport aux informa- tions de sortie de la machine à commander pour le bus d'entrée (1) ayant une largeur de données de 16 bits, le bus de sortie (2) ayant une largeur de 8 bits et le bus d'adresses (22) ayant une largeur de 4 bits, avec en tout 16 canaux disponibles, dont un nombre identique de canaux occupés pour l'entrée et la sortie. 30) Unité selon l'une des revendications 1 ou 2, caractérisée en ce que, pour une largeur de données, importante, du bus d'entrée (1) par rapport à la largeur de données du bus de sortie (2) ( n > m), chaque porte d'entrée (9, 10, 11) prévue à la suite de chaque registre de sortie (6, 7, 8) reçoit un nombre d'entrées supplémentaires correspondant à cette différence. 40) Unité selon l'une quelconque des revendications 1 à 3, pour augmenter le nombre des canaux d'entrée et de sortie, unité caractérisée par un décodeur supplémentaire branché en parallèle sur le décodeur (21) du bus d'adresses (22), le décodeur (21) étant accessible directement et le décodeur supplémentaire étant accessible par une autre mémoire à un bit du calculateur par l'intermédiaire d'une porte NON. 50) Unité selon l'une des revendications 1 ou 2, caractérisée en ce que, pour vérifier son fonctionnement par l'exécution d'un programme de vérification, on utilise les retours prévus entre le registre de sortie (6, 7 8) et le bus d'entrée (1) par l'intermédiaire d'autres portes d'entrée (9, 10, 11), pour le cycle d'entrée et de sortie de la vérification.