FR 2298232 A1 19760813 FR 7501472 A 19750117 La présente invention concerne un perfectionnement aux circuits de décodage programmables. Elle se rapporte plus particulièrement à un dispositif de décodage d'une combinaison de n signaux binaires issus d'un ensemble de n lignes de signal d'impédance RB, connectées respectivement à n cellules de décodage d'impédance de sortie ROM chaque cellule de décodage comportant des moyens d'inversion de signal et des moyens de programmation d'une combinaison particulière de signaux à reconnattre, chaque cellule étant reliée à l'entrée d'une porte ET à n entrées, d'impédance d'entrée RE. De tels circuits sont connus et ont pour but de décoder ltétat d'un registre par exemple ou d'un ensemble de signaux binaires présentés en parallèle sur un ensemble de lignes, par exemple, afin de comparer cette combinaison de signaux à une combinaison binaire programmée. Pour cela, on utilise habituellement un circuit dans lequel il est nécessaire d'avoir pour chaque si gnal binaire, sa valeur vraie et sa valeur complèmentaire. On crée donc la valeur complémentaire du signal à l'aide d'un inverseur tandis qutà l'aide d'un commutateur on choisit pour chaque signal binaire, soit la valeur vraie, soit la valeur complémentaire. La sortie de chaque commutateur est reliée à une porte ET qui délivré un signal "haut" lorsque la combinaison des Signaux binaires reçus correspond à la combinaison programmée à l'aidé des commutateurs. Un tel circuit possède cependant des inconvénients lorquton désire en particulier le réaliser sous forme imprimée. En effet les commutateurs (miniatures, en particulier) sont d'un prix très élevé alors que l'utilisation d'interrupteurs simples permettraient une économie de l'ordre de 50 % sur cette partie de circuit. C'est un objet de l'invention de proposer un nouveau circuit de décodage programmable utilisant des interrupteurs afin de simplifier ledit circuit. Cet avantage est particulièrement intéressant du fait de l'apparition sur le marché d'interrupteurs simples groupés par huit (par exemple) dans un seul boitier du type "dual-in-line". Ceci permet en particulier de conserver des modules de décodage qui peuvent être programmés à la demande en positionnant correctement lesdits interrupteurs. A cet effet, le dispositif selon l'invention est remarquable en ce que les moyens de programmation sont constitués par un interrupteur connecté entre l'entrée et la sortie des moyens d'inversion de signal tandis que lesdites impédances RB, Z4 et RE vérifient la relation : RB Les autres avantages de l'invention apparartront de façon claire au cours de la description suivante donnée à titre d'exemple non limitatif, conjointement avec les figures qui re présentent La fig.l, un exemple de réalisation connu d'un circuit de décodage, La fig. 2, un exemple de'réalisation d'un circuit de décodage selon l'invention. Sur la fig. I, le repère I désigne d'une façon générale un dispositif duquel sont issus n signaux binaires sur les n lignes L1, L2, L3... Ln dont la combinaison est à décoder. Ce dispositif 1 peut en réalité se trouver physiquement très loin des autres parties du circuit de la fig. 1. (par exemple ce peut être une unité centrale d'ordinateur envoyant une adresse d'unité périphérique sur le canal d'interconnexion adéquat). Ce dispositif 1 peut aussi être un compteur et être à ce titre, comme représenté sur la fig. 1, composé d'un certain nombre d'éléments bistables 2, 3, 4... 5 dont les sorties de type Q (dans les notations habituelles) sont respectivement reliées auxdites lignes L1, L2, L3... Ln. Lesdites lignes LI, L2, L3...Ln sont d'une part connectées respectivement à l'entrée des inverseurs li, 12, 13... 14 dont les sorties sont respectivement B1, B3, B5... B7 et d'autre part aux points B2, B4, B6... B8. Les inverseurs 6, 7, 8,... 9 relient respectivement les points B1 ou B2, B3 ou B4, B5 ou B6,... B7 ou B8 aux diodes D1, D2, D3... D4 qui forment avec la résistance R1 reliée à la tension i V, une porte ET 20 à n entrées et dont la sortie est le point 10. Le fonctionnement de ce dispositif connu est le suivant : supposons que la combinaison de signaux binaires à décoder sur les lignes L1, L2, L3... Ln soit, par exemple, 1 1 O... O. D'après la position des inverseurs 6, 7, 8... 9, les diodes D1, D2, D3... D4 reçoivent toutes un signal binaire 1. En effet, les diodes Dl et D2 reçoivent des signaux binaires 1 directement des lignes LI et L2, respectivement, tandis que les diodes D3,... D4 reçoivent des signaux binaires I par l'intermédiaire des inver seurs 13... 14. Dans ces conditions, il apparattra un signal binaire I à la sortie 10 de la porte ET 20. Toute autre combinaison de si gnaux binaires sur les lignes Ll, L2, L3... Ln en conservant la même position des inverseurs 6, 7, 8,... 9 aurait donné un signal binaire O à la sortie 10 de ladite porte ET 20. Sur la fig. 2, qui représente un exemple de réalisation de l'invention, les mimes éléments que ceux de la fig. I portent les mimes références. Comme précédemment, les lignes LI, L2, L3,... Ln trans portent les signaux issus des éléments bistables 2, 3, 4*5, du dispositif l. Les lignes LI, L2, L3,... Ln sont respectivement connectées d'une part aux entrées des inverseurs I5, I6, I7,... 18 dont les sorties sont respectivement reliées aux résistances 22, 24, 26,... 28 et d'autre part aux interrupteurs 16, 17, 18,... 19 dont les sorties sont respectivement reliées aux entrées 30, 31 32,... 33 de la porte ET 20 et aux résistances 22, 24, 26,... 28. Ladite porte ET 20 est constituée, par exemple, par des diodes Di, D2, D3,... D4 reliées à la tension + V par l'inter médiaire de la résistance RT, la sortie 10 de ladite porte ET 20 étant le point commun aux anodes desdites diodes. Le fonctionnement de ce circuit est le suivant Supposons, comme cela est indiqué sur la fig. 2, que les interrupteuri 16 et 17 sont fermés tandis que les interrupteurs 18,... 19 sont ouverts. Supposons aussi que les signaux reçus sur les lignes L1, L2, L3,... Ln sont respectivement 1, I, 0,... 0. D'autre part si RB, RM et RE sont respectivement RB : impédance de sortie de chaque source de signal binaire (ici impédance de sortie de chacune des lignes L1, L2, L3,... Ln) RM ; impédance de sortie du dispositif inverseur et de la résistance associée respectivement aux points 30, 31, 32,... 33 RE : impédance d'entrée de la porte ET en chacun des points 30, 31, 32,... 33 avec la relation RB alors, dans chaque cellule où l'interrupteur est fermé (16 et 17 sur la fig. 2) le signal issu de la ligne correspondante (LI, L2 sur la fig. 2) est directement transmis à l'entrée correspondante de la porte ET 20 (entrées 30 et 31) tandis que dans chaque cellule où l'interrupteur est ouvert (18... 19), le signal issu de la ligne correspondante (L3,... Ln) est inversé par l'inverseur correspondant(I7,... Ig) et transmis par l'intermédiaire de la résistance correspondante (26,... 28) à l'entrée correspondante de la porte ET 20 (32,... 33).Dans l'exemple des signaux choisis ci-dessus (combinaison 1, I, 0... O), la position des interrupteurs est telle qu'un signal binaire l est transmis à chaque entrée 30, 31, 32,... 33 de la porte ET 20. La sortie 10 de ladite porte ET 20 délivrera donc un signal binaire 1. Toute autre combinaison de signaux binaires sur les lignes L1, L2, L3a... Ln (toutes choses égales par ailleurs) aurait donné un signal binaire 0 sur ladite sortie 10 de la porte ET 20. Dans cet exemple, les interrupteurs fermés permettent donc de détecter un signal binaire l sur la ligne correspondante tandis que les interrupteurs ouverts permettent de détecter un signal binaire 0 sur la ligne correspondante.La condition imposée RB RM fonctionn ment du circuit : la condition RB }I permet au signal issu d'une ligne, par exemple Ll, de passer sanS atténuation prohibitive à travers l'interrupteur, par exemple 16, lorsque celui-ci est fermé ce qui ne se produirait pas si cette condition n'était pas vérifiée (il est évident d'autre part que l'impédance d'entrée des inverseurs est très grande, par exemple de l'ordre de RE) tandis que la condition RM C RE est imposée par le fait que lorsqu'un signal "1" est envoyé sur une ligne et que l'interrupteur est ouvert, la tension à l'entrée correspondante de la porte ET 20 doit être effectivemeit basse, ctest-à-dire en dessous du seuil qui différencie les "O" des "1". Une réalisation selon l'invention telle que décrite ci-dessus est particulièrement avantageuse lorsqu'on utilise, par exemple, des circuits intégrés du type MOS complèmentaires (C MOSX En effet de tels circuits présentent une très grande impédance d'entrée et les compteurs binaires, surtout à plus de 4 bits, ne donnent généralement accès qu'aux sorties "vraies" des signaux (sortie Q). On peut ainsi realiser avec ces circuits C MOS associés sur une platine imprimée à des interrupteurs en boitier "dual-in-line" des circuits de décodage programmables de réalisation simple et particulièrement compacte. REVENDICATIONS : I. Dispositif de décodage d'une combinaison de n signaux binaires issus d'un ensemble de n lignes de signal d'impédance RB, connectées respectivement à n cellules de décodage d'impédance de sortie RM, chaque cellule de décodage comportant des moyens d'inversion de signal et des moyens de programmation d'une combinaison particulière de signaux à reconnaitre, chaque cellule étant reliée à l'entrée d'une porte ET à n entrées d'impédance d'entrée RE, caractérisé en ce que les moyens de programmation sont constitués par un interrupteur connecté entre l'entrée et la sortie des moyens d'inversion de signal tandis que lesdites impédances RB, RM et RE vérifient la relation : RB C DI C RE afin qu'il n'y ait aucune ambigulté sur la valeur des signaux transmis aux entrées de la porte ET. II. Dispositif selon la revendication 1, caractérisé en ce que les moyens d'inversion de signal sont constitués par un inverseur à haute impédance d'entrée et basse impédance de sortie et une résistance de valeur telle que la condition RB