FR 2284950 A1 19760409 FR 7527758 A 19750910 La présente invention a pour objet un dispositif pour le remplacement d'éléments de mémoire défaillants dans des groupes de mémorisation contenant une multiplicité d'éléments de mé- noire disposés à la manière d'une matrice. A itopposé de ce qui se passe dans les mémoires à tores, c'est le milieu mémoire lui même qui, dans les mémoires à selon conducteurs, détermine de façon prépondérante la durée moyenne de fonctionnement sans défaillance de la mémoire.C'est ainsi, par exemple, que, dans une mémoire classique à semiconducteurs, la durée moyenne de fonctionnement sans défaillance de l'unité de commande atteint 17 000 heures, tandis que l'unité de mémoire n'atteint, pour un taux de défaillance admis des éléments de mé- moire de 2.10-7/h, qu'une durée moyenne de fonctionnement sans défaillance de 3 700 heures, estimation dans laquelle 4 000 heures incombent aux éléments de mémoire eux-memes et environ 42 000 heures aux composants périphériques associés ; ceci revient à dire que, lorsque survient une défaillance dans un nodule de mémoire, cette défaillance incombe dans environ 82% des cas à un groupe de mémorisation.Du fait qu'à l'avenir les modules de mémoire seront réalisés avec des unités de commande appréciablement réduites et avec des unités de mémorisation simultanément plus développées, les probabilités de défaillance ne pourront tendre à l'avenir qu'à s'accroitre au détriment des groupes de mémorisation. On peut de la sorte prévoir un taux supérieur à 95%. A l'opposé de ce qui se passe dans les mémoires à tores, dans lesquelles le milieu mémoire lui même ne donne que très rarement lieu à des défaillances, les coûts de réparation des mémoires à semiconducteurs sont ainsi causés dans la maJorité des cas par le milieu mémoire. Lorsque l'on prévoit dans les mémoires à semiconducteurs une correction de défaillance, telle par exemple que l'utilisation de la redondance de bits d'essai pour un code de correction de défaillance, il n'est sans doute pas nécessaire de procéder txa- diatement à une réparation en cas de défaillance d'un élément de mémoire dans un groupe de mémorisation. Une telle correction de défaillance ne remplit toutefois sa fonction, c'est-à-dire la ga razzie d'une durée moyenne de fonctionnement sans défaillance de la mémoire qui soit suffisainent longue, que lorsque les groupes de mémorisation défaillants sont remplacés dans le cadre de cycles de maintenance bien déterminés.En outre, la dépense entrai née par de tels dispositifs de correction de défaillance devient prohibitive pour de petits systèmes de mémorisation en raison de l'importance relative des moyens mis en oeuvre. Des dispositifs usuels de commutation pour le contournement d'adresses de- mémoire reconnues défaillantes par mise en place de mémoires dites de défaillance et d'adresses de remplacement sont pareillement d'un coût prohibitif. il convient donc de tabler sur le fait que des groupes de mémorisation devenus inaptes à fonctionner par suite de défaillance d'éléments de mémoire doivent être réparés en règle générale. La présente invention se donne en conséquence pour but de concevoir un dispositif pour le remplacement d'éléments de mémoire défaillants dans des groupes de mémorisation contenant une multiplicité d'éléments de mémoire disposés à la manière d'une matrice, avec pour condition préalable qu'un tel dispositif représente un investissement sensiblement plus réduit que les moyens connus précités.Ce but est atteint, conformément à l'invention, grtce au fait que ce dispositif comporte au moins un élément de mémoire supplémentaire associé à chaque groupe de mémorisation, élément avec lequel sont préétablies toutes les connexions ne servant pas à l'associer aux lignes ou aux colonnes, et dans lequel les connexions servant à l'associer aux lignes et aux colonnes sont reliées à des pistes conductrices courant perpendiculairement aux conducteurs de lignes et de colonnes des autres éléments tout en étant isolées de ces conducteurs, ceci de façon à créer sur chaque ligne et sur chaque colonne des points d'intersection entre conducteurs isolés l'un de l'autre en lesquels puisse être réalisée, en cas de besoin et par simple apport d'un pont de soudure, la substitution dudit élément de mémoire supplémentaire à un élément de mémoire défaillant gracie à une insertion convenable de cet élément supplémentaire dans une ligne et dans une colonne déterminées de la matrice. Les essais effectués ont démontré que, grtce au dispositif selon l'invention, les colts de réparation concernant l'unité de mémoire peuvent être réduits de plus de 80%. L'invention sera à présent décrite plus en détail à propos d'une forme préférentielle de réalisation, donnée à simple titre d'exemple illustratif, et avec référence aux dessins ciannexés. La figure 1 des dessins reproduit, à titre d'exemple, le schéma de principe d'un groupe de mémorisation pour un nodule de mémoire. Dans ce groupe, 36 éléments de mémoire Sp, par exe - ple du type connu sous la référence 1103, sont Juxtaposés de la- ni ère connue de manière à former une matrice colportant 4 lignes et 9 colonnes.Les cadences de sélection wPrecharge'l et "tenable" sont couplées chacune à une ligne de la matrice, tandis que les entrées de données DE et les sorties de données DA des éléments de mémoire constituent de façon connue les colonnes de cette la- trice. 4 convertisseurs pour chacune des cadences PC et CE, ainsi que 9 convertisseurs pour les entres DE et 9 amplificateurs de lecture pour les sorties DA, assurent l'adaptation du niveau de signal MOS des éléments de mémoire au niveau de signal TTL du module de mémorisation. Comme convertisseurs pour PC, CE et DE peuvent par exemple être employés les composants intégrés du type 3207-A, et pour les 9 amplificateurs de lecture DA, les compo- sants intégrés du type 3208-A. Les 36 éléments de mémoire sont en outre reliés, de façon connue, à 10 lignes d'adresse AD ou à des convertisseurs de signaux correspondants, ainsi qutà une cadence d'inscription/lecture RW par l'intermédiaire d'un convertisseur approprié. Si dans un tel groupe de mémorisation connu, l'un des 36 éléments de mémoire donne lieu à une défaillance, il nty a pas d'autre solution que de retirer l'ensemble du groupe de mémo- risation pour y remplacer l'élément de mémoire Sp défaillant par un élément de mémoire en état de bon fonctionnement. Du fait que ceci entrain, comme indiqué ci-dessus, des frais très appréciables, l'invention propose de prévoir dans chaque groupe de mémorisation la présence d'au moins un élément de mémoire supplémentaire. La figure 2 montre comment un tel élé- ment de mémoire supplémentaire E peut être associé, en principe, à un groupe de mémorisation. L'élément de mémoire supplémentaire E est précablé avec absence d'adressage, ce qui signifie qu'il est relié, ainsi que les 36 éléments de mémoire Sp, à la cadence chacune d'inscription/lecture RW et aux 10 lignes d'adresse coi- mune AD. Les convertisseurs pour PC et CE, qui contrôlent l'association aux lignes, ainsi que les convertisseurs pour les lignes de données DE et DA, qui contrôlent l'association aux colonnes, ne sont par contre pas connectés de façon effective à l'élé- ment de mémoire supplémentaire B. Les connexions servant à associer aux lignes et aux colonnes l'élément de mémoire supplémen- taire sont en réalité reliées à des pistes conductrices L cou rant perpendiculairement aux conducteurs de lignes et de colonnes des autres éléments de mémoire Sp, tout en étant isolées de ces conducteurs.C'est ce qui est indiqué sur la figure 2 des dessins par les 4 tracés conducteurs représentés en traits interrompus avec la référence L. Grâce à cette exécution des tracés conducteurs, se trouvent créés sur chaque ligne ainsi que sur chaque colonne 2 points d'intersection de conducteurs isolés l'un de l'autre, en lesquels peut etre réalisé en cas de besoin, et par simple apport d'un pont de soudure, la substitution de l'élément de mémoire supplémentaire à un élément de mémoire défaillant, tel qu'indiqué par exemple par des croisillons sur la figure 2, ceci glace à l'insertion appropriée de ltélément de mémoire supplémentaire E dans une ligne et dans une colonne déterminées de la matrice. Comme le montrent les figures 3a et 3b des dessins, ce résultat peut être obtenu de façon particulièrement simple si l'on dispose les conducteurs L de raccordement aux lignes et aux colonnes provenant de l'élément de mémoire supplémentaire dans un autre plan de la plaquette à circuits imprimés du groupe de mémorisation que les conducteurs PE, CE, DE, DA de raccordement aux lignes et aux colonnes des autres éléments de mémoire, et si l'on prévoit à proximité des points d'intersection des traversées conductrices D partant de l'un ou de l'autre de ces groupes de conducteurs en direction du plan de l'autre groupe, ceci de façon telle que ces traversées conductrices débouchent directement à proximité des conducteurs qui les croisent dans l'autre plan. Des Jonctions conductrices entre des conducteurs de l'un et de l'autre groupes se laissent alors réaliser de façon-simple par des ponts de soudure Lb. Grace à l'emploi du dispositif selon l'invention, il est possible de laisser en place après substitution l'élément de mémoire défaillant qui doit etre remplacé, toutes ses entrées restant connectées dans l'agencement de la matrice ; il suffit simplement de sectionner la sortie de données de l'élément de mémoire défaillant directement sur cet élément lui-mEme, ce qui peut être effectué au moyen d'un simple outil, tel par exemple qu'une pince coupante, à tout moment et à proximité immédiate de l'emplacement de la mémoire, sans qu'il y ait lieu pour autant d'extraire le groupe de mémorisation pour le porter en atelier. R#Y#NDICATI 018 1. Dispositif pour le remplacement d'éléments de mémoire re défaillants dans des groupes de mémorisation contenant une 1(11- tiplicité d'éléments de mémoire disposés à la manière d'une na- trice, caractérisé par le fait qu'il comporte au soins un élément de mémoire supplémentaire (B) associé à chaque groupe de mémori- sation, élément avec lequel sont préétablies toutes les connexions ne servant pas à l'associer aux lignes ou aux colonnes, et dans lequel les connexions servant à l'associer aux lignes et aux colon- nes sont reliées à des pistes conductrices (L) courant perpendi culairement aux conducteurs de lignes et de colonnes (PC, CE, Dlg, DA) des autres éléments tout en étant isolées de ces conducteurs, ceci de façon à créer sur chaque ligne et sur chaque colonne des points d'intersection entre conducteurs isolés l'un de l'autre en lesquels puisse Strie réalisée, en cas de besoin et par simple apport d'un pont de soudure (Lb), la substitution dudit élément de mémoire supplémentaire à un élément de mémoire défaillant grâ- ce à une insertion convenable de cet élément supplémentaire dans une ligne et dans une colonne déterminées de la matrice. 2. Dispositif selon la rerendication 1, caractérisé par le fait que les conducteurs de raccordement aux lignes et aux colonnes provenant de l'élément de mémoire supplémentaire courent dans un autre plan de la plaquette à circuits imprimés du groupe de mémorisation que les conducteurs de raccordement aux lignes et aux colonnes des autres éléments de mémoire, et qu'en chaque point d'intersection des conducteurs de l'un des groupes avec c#ux de l'autre est prévue une traversée conductrice (D) en direction du plan de l'autre groupe de conducteurs, ceci de façon telle que cette traversée débouche directement à proximité du conducteur croisant dans l'autre plan celui dont elle est issue.