FR 2268308 A1 19751114 FR 7413136 A 19740416 L'invention se rapporte d'une part aux techniques de traitement de 1' information et d'autre part aux techniques de communication, et a pour objet particulier un dispositif d'interface normalisée combinant ces deux techniques pour permettre échange local ou à distance de toute information entre deux processeurs quelconques. A titre préliminaire, il est souligné que la double allégeance de 1' invention implique l'emploi d'une terminologie particulière, les deux techniques concernées utilisant parfois les mêmes mots ou expressions dans des acceptions différentes. Ainsi et par exemple, il sera bien entendu que dans le présent contexte - 1' "Information" est nécessairement codée sous forme numérique et 'traitée" par des opérations logiques, - la "Communication" peut être locale et directe, ou bien être assurée par l'intermédiaire d'un réseau commuté, - une "Interface" est un système de couplage adapté entre deux ensembles de circuits distincts, - un "échange" Ci' information implique une communication au moins partielle ment réciproque et donc bidirectionnelle, et - un "Processeur" est une unité de traitement d'information physiquement et fonctisnnellement distincte, qui peut être autonome ("Ordinateur") ou dépendante ("Terminal"), mais dont le fonctionnement est conditionné pour partie au moins par des informations su sens indiqué reçues de l'exté rieur (au contraire d'un automate) et en assure l'exploitation par voie logique et non simplement combinatoire ('Commutateur téléphonique évolué). Les processeurs répondant à cette définition succinte sont de types très variés, requièrent des informations très diverses présentées sous des formats très variables, et font emploi de procédures d'échange d'information très différentes. Dans le cas le plus général, la communication entre deux processeurs déterminés n'est donc possible que par le truchement d'un dispositif d' interface approprié, assurant les fonctions requises de conversion et de double adaptation des signaux vecteurs de l'information échangée. L'emploi d'un tel dispositif d'interface est par exemple souvent indispensable pour raccorder à une unité centrale de traitement un terminal de fabrication différente. Les dispositifs d'interface de cette nature, en raison de leur vocation et donc de leur agencement très spécifiques, sont toutefois dépourvus de toute utilité pour mettre l'un et/ou l'autre des processeurs concernés en communication avec des processeurs diun autre type présentant une configuration d'interface différente et/ou faisant emploi d'autres procédures d'échange. De surcroît, les signaux mis en oeuvre dans un tel dispositif d'interface spécifique se prêtent souvent fort mal à leur transmission à distance par l'intermédiaire d'un quelconque système de communication, et notamment par l'intermédiaire d'un réseau commuté, dont le bon fonctionnement et la qualité des prestations exigent le respect de normes très strictes quant au support et au débit des informations échangées. Il existe certes des dispositifs d'interface de communication -dont ceux habituellement dénommés "MODEM"- qui permettent le transcodage de signaux informatiques de nature quelconque en signaux normalisés susceptibles d'être acheminés par voie téléphonique. Ces dispositifs connus n'acceptent toutefois que des codes informatiques bien définis, ce qui restreint leur domaine d'emploi, et ne sont capables- que d'un débit d'information limité par la nécessaire sérialisation des informations élémentaires et la faible largeur de bande d' une paire téléphonique. Le premier inconvénient cité subsiste dans les systèmes de télécommunication évolués, tels que le réseau HERMES en cours d'implantat#ion, en dépit du fort débit d'information outils permettent. Il serait donc souhaitable de conférer à ces dispositifs connus la versatilité d'emploi qui leur fait défaut, pour ainsi leur ouvrir de plus larges possibilités d'application. L'invention a en conséquence pour objet la réalisation d'un dispositif d'interface de communication qui non seulement soit capable d'un débit d'information élevé, en fait limité par celui du système de transmission éventuellement utilisé, mais surtout qui puisse s'accommoder de tout code informatique et par suite permettre l'échange d'information entre deux processeurs quelconques, pour ainsi constituer une "prise informatique" d'emploi universel. A cet effet, un dispositif d'interface de communication conforme à 1' invention, destiné à permettre l'échange local ou à distance de toute information entre deux processeurs quelconques, comprend de manière connue en soi un ensemble adaptateur associé à chaque processeur et incluant une logique propre de conversion des signaux et procédures d'échange, et est essentiellement caractérisé en ce que ledit ensemble présente d'une part une interface informatique spécifiquement adaptée à celle du processeur concerné, et d'autre part une interface de communication formant une jonction interconnectable d' agencement invariable, adaptée à des normes de transmission déterminées et qui inclut, en sus d'un nombre limité de circuits de servitudes et de gestion des échanges, au moins un canal à n+l voies pour la trasmission d'une information élémentaire de n bits représentative d'une fraction de mot informatique, accompagnée d'un signal binaire signifiant dans l'un de ses états que l'information transmise est une signalisation, de sorte que le vocabulaire des signalisations ainsi rendu aussi riche que celui des autres informations permet effectivement -la normalisation des signaux et procédures d'échange propres à tout processeur. Le terme "Signalisation" doit içi entendre dans le sens général où il est employé dans la technique des communications1 mais être interprété dans le présent contexte de la technique informatique: C'est dire qu'il désigne tout code numérique représentant une information autre qu'une donnée, et par exemple l'adresse ou autre accessoire d'une telle donnée, l'identification d'un périphérique ou autre équipement auxiliaire du processeur, un segment de programmation externe, une commande ou un ordre de gestion du processeur ou de ses équipements ou encore du dispositif d'interface lui-m#me. Par ailleurs, il est bien entendu que le nombre des bits d'une signalisation ou donnée peut autre inférieur ou supérieur, et par exemple égal à un multiple entier, de celui d'une information élémentaire, quwål suffit de neutraliser partiellement dans le premier cas et de répéter autant de fois que nécessaire dans le second cas, en utilisant un arrangement approprié de registres et comptsurs. En pratique, l'information élémentaire comporte avantageusement 8 bits, de manière à pouvoir représenter indifféremment soit la composante Donnée, soit la composante Service d'un mot informatique du format usuel de 16 bits. Dans ces conditions, il est bien évident que l'étendue du vosabulaire de signalisations disponible permet de conformer le dispositif de l'invention à toute fonction d'interface requise, et notamment autorise son couplage à tout processeur particulier pour en normaliser le langage et la procédure d'échange d'information1 et par suite rendre possible son dialogue avec un autre processeur semblablement équipé. De surcroît, cette normalisation peut autre assurée de manière que les signaux à transmettre répondent à des normes telles que celles d'un réseau public de télécommunication, qui dès lors permettrait toute interconnexion désirée entre deux quelconques processeurs raccordés. Afin de tirer le plein profit de cette latitude de normalisation, le dispositif d'interface conforme à l'invention comporte avantageusement, outre les circuits de servitudes précités, deux canaux symétriques à n+l voies pour l'échange d'informations, et deux jeux symétriques de circuits de gestion de ces échanges, de façon à permettre la transmission identique d'information en réception comme en émission, et donc la réalisation de liaisons totalement bidirectionnelles. Selon un mode préféré de mise en oeuvre de l'invention, ces circuits de gestion des échanges d'information comprennent d'une part des circuits d' initialisation pour l'établissement ou le rétablissement d'une communication, et d'autre part des circuits de régulation de l'échange de chaque information élémentaire. Ces circuits comportent de préférence deux liaisons de sens de transmission inverses, pour permettre la gestion des échanges concernés en mode asynchrone selon une procédure de dialogue à quatre phases alternées. Enfin, selon une autre caractéristique essentielle de l'invention, le dispositif d'interface est agencé ou commandé de manière que toute demande d' initialisation transmise par les circuits concernés ait priorité absolue sur tout autre échange d'information en cours, afin de permettre si besoin est la remise en phase du dialogue entre les processeurs communiquants. D'autres caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description détaillée qui suit d'un exemple de mise en oeuvre non limitatif illustré par les dessins annexés, sur lesquels: La Figure 1 donne le schéma-bloc de principe d'une liaison établie entre deux processeurs au moyen de dispositifs d'interface conformes à l'invention; La Figure 2 est un diagramme indiquant les principaux signaux qui interviennent dans le fonctionnement du dispositif de la Figure 1; Les Figures 3 à 6 donnent les schémas détaillés, mais simplifiés pour une plus facile description de leur agencement et de leur fonctionnement, des différents circuits incorporés à un exemple simple de réalisation d'un dispositif d'interface conforme à l'invention;; Les Figures 7 et 8 sont des diagrammes de temps illustrant le fonctionnement des circuits de gestion des échanges d'information montrés sur les Figures 5 et 6, et la Figure 9 un chronogramme détaillé d'un échange; et La Figure 10 est une table de vérité indiquant l'ensemble des états possibles du dispositif des Figures 3 à 6 fonctionnant selon les diagrammes des Figures 7 et 8. Il est bien entendu que ces Figures ont un but essentiellement explicatif et ne préjugent nullement de la réalisation concrète d'un dispositif d' interface normalisée de communication conforme à l'invention, et notamment de la nature des composants utilisés et/ou de l'agencement des circuits mis en oeuvre, puisqu'il est bien évidemment possible d'imaginer de nombreuses variantes de réalisation fonctionnellement équivalentes et/ou spéciquement adaptées à toute application particulière. il est en outre bien évident que le détail des procédures d'échange d'information dépend de la nature des signaux concernés, et donc des processeurs en cause. La Figure 1 donne le schéma-bloc d'une liaison permettant tout échange d'information entre deux processeurs quelconques P1,P2 par l'intermédiaire de dispositifs d'interface et selon les procédures de dialogue normalisés conformément à l'invention Chacun des processeurs P7,P2 possède pour ses relations avec l'extérieur des équipements d'entrée ou réception RI,R2 et d'émission ou sortie 81,82 dont l'ensemble des bornes accessibles constitue l'interface informatique 11,12 du processeur. Le nombre et la nature comme l'organisation et la signification des signaux transitant au niveau de cette interface informatique dépendent bien évidemment du type du processeur concerné. Par son interface informatique I1,I2, chaque processeur est couplé à travers un ensemble 11matériel11 ou couche "hardware" H1,H2 d'adaptation des signaux et procédures à une jonction J11J2, par exemple matérialisée par un connecteur K1,K2, constituant une interface normalisée de communication conforme à l'invention.Ces deux jonctions sont mutuellement reliées soit directement et fil à fil, soit par l'intermédiaire de circuits symétriques A,B transitant éventuellement par un réseau commuté C ou autre système de communication transparent, qui matérialisent toute liaison fonctionnelle bidirectionnelle L permettant l'échange local ou à distance d'inftrmation numérique entre les processeurs P1,P2 par le truchement des signaux et procédures de communication normalisés selon l'invention. La Figure 2 illustre en plus de détails les relations établies par l' intermédiaire de ltensémble matériel H1 entre d'une part, les équipements émetteur 81 et récepteur BI du processeur P1 et d'autre part, les circuits de communication A et 8 respectivement, avec représentation symbolique des signaux échangés au niveau de l'interface informatique Il et de la jonction de communication JI L'interface informatique Il se présente le plus souvent et comme représenté sous la forme de deux interfaces entièrement séparées et autonomes correspondant respectivement aux équipements d'entrée ou réception Fil et d' émis-' sion ou sortie 81 du processeur. A l'émission comme à la réception, les signaux échangés comprennent d'une manière très générale - un mot informatique INF de 16 bits, incluant un octet de donnée et un oc tet de service (adresse, signalisation, marqueur, - une impulsion d'échantillonnage ECH de caractère fugitif ("strobe"), qui commande le transfert d'information, - un signal en retour de prise en compte PEC, et éventuellement - un signal de remise à zéro RAZ ou d'initialisation de l'équipement. il peut en outre exister une sortie "Terminal Occupé" TO interdisant toute entrée d'information. L'ensemble "matériel" H1 est essentiellement constitué par une logique câblée ou microprogrammée ayant pour rôle d'assurer, à la réception comme à 1' émission, une correspondance réciproque entre d'une part, l'ensemble des signaux échangés au niveau de l'interface informatique 11, quels qu'en soient le nombre et l'organisation, et d'autre part, le jeu normalisé des signaux échangés au niveau de la jonction de communication J1, à savoir:: - des signaux vecteurs d'information incluant non seulement un octet d'in formation élémentaire ou "Data" D, qui peut représenter soit une Donnée DO soit une Signalisation SI, mais encore un signal associé dit "Signifiant Data" SD, dont le niveau binaire spécifie la nature de cet octet, - un couple de signaux d'état PAR,DOP à deux niveaux binaires, qui à l'état vrai indiquent respectivement que le processus émetteur est "Prêt A Rece voir" un octet O et son signifiant SD issus de l'autre processus, ou bien tient à la disposition de ce dernier un octet "D Offert et Présenté", s' entend sur la jonction de communication, et - un couple de signaux d'initialisation des échanges PI,DI à deux niveaux binaires pour respectivement indiquer que le processus émetteur est "Paré pour l'Initialisation" d'un échange par l'autre processus, ou bien adresse à ce dernier une "Demande d'initialisation". Par la jonction J1 transitent enfin des signaux de servitudes, par exemple et comme représenté, deux niveaux fixes de référence tels qu'une terre de protection TP et une terre de signalisation TS. En sus de la logique susmentionnée, l'ensemble "matériel" H1 comprend évidemment tous les moyens requis pour assurer la bonne adaptation des interfaces I1 et J1 respectivement aux besoins particuliers des équipements émetteur S1 et récepteur fil du processeur, et aux normes spécifiées pour une bonne transmission par les circuits A et B, s'il y a lieu par l'intermédiaire du réseau commuté C ou autre système de communication interposé. La Figure 3 donne le schéma détaillé d'un exemple de réalisation de îa fraction de l'ensemble "matériel" H1 asssurant à l'émission la conversion des signaux INF issus de l'équipement émetteur S1 du processeur P1 en informations élémentaires (octets D et signifiants BD associés) destinées à être transmises par le circuit A au processeur P2: Chacun des 16 bits BO-B15 du mot informatique INF est appliqué à l en- trée "D" d'une bascule du type SR et chargé sous contrôle d'un signal appliqué à son entrée "C"; ces seize bascules sont réparties en plusieurs groupes 0-7, 8-11, 12-14 et 15 selon le format de mot propre au processeur concerné, les circuits de commande homologues des bascules d'un même groupe étant connectés en parallèle et par suite simultanément excités par des signaux respectifs fournis par ltéquipement émetteur du processeur, pourvu d'une logique adéquate. Les registres ainsi constitués sont évidemment distribués et gérés en fonction de l'organisation propre du processeur concerné. La sortie Q de chacune de ces seize bascules est reliée à l'une des entrées d'une porte ET associée, dont l'autre entrée est couplée, selon que le bit concerné appartient à l'octet de donnée BO-B7 ou à l'octet de service 58815 du mot INF, à la sortie de l'une ou l'autre de deux portes NAND. Les entrées de ces portes sont reliées d'une part et respectivement aux sorties Q,Q d'une bascule associée dont l'état dépend de l'octet considéré, identifié par le niveau d'une tension VO, et d'autre part à une même borne recevant une tension d'excitation ou validation VE. Les portes ET respectivement associées aux seize bascules précitées sont groupées en huit couples dont chacun rassemble les deux portes correspondant aux bits de rangs homologues 0-8,1-9 .. .#-IS dans les deux octets du mot INF, les sorties de ces deux portes étant couplées aux entrées d'une porte NOR associée. L'ensemble des portes mentionnées constitue donc un sélecteur d'octet, puisque la combinaison des sorties des huit portes NOR reproduit ou bien celle des huit bits de donnée BO-B7 ou bien celle des huit bits de service B8-B15 du mot INF, selon l'état de la bascule associée aux deux portes NAND. La sortie de chacune des portes NOR est reliée à l'une des entrées d' une porte NAND correspondante, dont l'autre entrée est couplée à une borne de commande d'émission VS commune à l'ensemble desdites portes NAND, qui donc fournissent en parallèle les huit bits de 11 octet O constituant l'information élémentaire destinée à être transmise par le circuit A. Le signifiant BD accompagnant cet octet pour en spécifier la nature (Donnée ou Signalisation) est engendré. par une neuvième porte NAND dont une entrée est également couplée à la borne de commande d'émission VS, tandis que sa seconde entrée est reliée à la sortie de l'une des deux portes NAND du sélecteur d'octet commandé par les signaux VO,VE. Au total, la fraction décrite de l'ensemble "matériel" H1 assure donc la conversion à l'émission du mot informatique INF de 16 bits en deux octets D respectivement de Donnée et de Signalisation, chacun accompagné d'un Signifiant BD dont le niveau binaire spécifie la nature de l'octet concerne. La Figure 4, qui se lit de droite à gauche, donne le schéma détaillé d'un exemple de réalisation d'une autre fraction de l'ensemble "matériel" HI qui assure à la réception la conversion inverse des octets D accompagnés de leur signifiant BD en mots d'information INF compréhensibles par le processeur concerné: Les huit bits DO-D7 de chaque octet O reçu et son signifiant BD sont appliqués chacun à l'entrée d'un inverseur respectif INV, reliée par une résistance de polarisation au repos à une source de tension positive (+). Chacun de ces inverseurs attaque en parallèle les entrées D de deux bascules, dont chacune est couplée par sa sortie "Q" à l'une des entrées d'une porte NAND associée.Ces bascules et portes sont réparties en deux groupes de huit pour former deux registres dans lesquels les huit bits W-D7 sont sélectivement chargés, selon qu'ils constituent un octet de Donnée ou de Signalisation, pour être ultérieurement lus sur commande d'impulsions respectives ST1,ST2 issues de l' équipement récepteur du processeur. Bien entendu, la distribution et la gestion de ces registres sont fonction de l'organisation propre du processeur##récepteur, et notamment du format du mot informatique qu'il utilise, comme en témoignent les répartitions différentes des registres des Figures 3 et 4, arbitrairement choisies dans ce dessein bien qu'elles soient supposées concerner un même processeur P1. Les entrées "C" des huit premières bascules sont relièes en parallèle à la sortie d'une porte NAND dont une entrée estdirectment couplée à l'inverseur recevant le signifiant SD, tandis que les entrées "C" des huit autres bascules sont reliées en parallèle à la sortie d'une seconde porte NAND dont une entrée est couplée à ce même inverseur à travers un second inverseur. Les secondes entrées de ces deux portes NAND sont couplées en parallèle à un circuit normalisateur de réception N re#cevant le signal DOP. De la sorte, les sorties QO-Q7 des huit premières bascules (premier registre) correspondent aux bits DO-D7 d'un octet O accompagné d'un signifiant BD spécifiant qu'il s'agit d'une Donnée, tandis que les sorties QB-QI5 des bascules du second registre correspondent de même aux huit bits DO-D7 d'un octet D s'il est accompagné d'un signifiant BD spécifiant qu'il s'agit d'une Signalisation. Les sorties BO-B7 des portes NAND associées aux huit premières bascules reconstituent donc l'octet Donnée du mot INF transmis, tandis que les sorties B8-B15 des portes NAND associées aux autres bascules reconstituent l'octet de Service de ce même mot. L'ensemble des bascules et portes mentionnées forme donc un distributeur sélectif d'octets. En sus des seize bits du mot informatique INF ainsi restitué, la fraction de l'ensemble "matériel" H1 représentée sur la Figure 4 fournit par l'intermédiaire du circuit normalisateur N et des portes associées trois signaux H,H1,H2 utilisés pour l'élaboration des impulsions de commande ST1,ST2 respectivement appliquées aux portes NAND des deux registres pour assurer la lecture des octets correspondants. La Figure 5 et la Figure 6 donnent les schémas détaillés d'un exemple de réalisation simplifié des fractions de 11 ensemble "matériel" H1 correspondant aux circuits de régulation et d'initialisation respectivement associés aux équipements émetteur S1 et récepteur R1 pour traiter les signaux de gestion des echanges,dwinformation, à savoir: - d'une part, les impulsions d'échantillonnage ECH, les signaux de prise en compte PEC, de remise à zéro RAZ et de "Terminal Occupé" TO échangés au niveau de l'interface informatique Il du processeur P1, - et d'autre part, les signaux de régulation PAR,WP et d'initialisation PI, DI échangés au niveau de la jonction de communication J1 avec les circuits de transmission A,B. Les circuits de régulation associés à l'équipement émetteur S1 comprennent une bascule commandée par les impulsions d'échantillonnage ECH et couplée à un circuit normalisateur d'émission N fournissant le signal binaire "D Offert et Présente" DOP. Le signal l'Prêt A Recevoir" PAR reçu est traité par un circuit normalisateur de réception N, puis appliqué à l'une des entrées d'une porte NAND dont la sortie est couplée à une borne de remise à zéro de la bascule précitée, qui attaque par sa sortie IIQII un inverseur fournissant le signal de "Prise En Compte" PEC. Les circuits de régulation associés à l'équipement récepteur R1 comprennent un circuit normalisateur de réception N convertissant le signal DOP reçu en impulsion drechantillonnage ECH, et une bascule commandée par le signal PEC et un signal de validationt CI pour fournir le signal PAR par l'intermédiaire d#un circuit normalisateur d'émission N. Les circuits d'initialisation associés à l'équipement émetteur SI comprennent une porte NAND recevant les signaux RAZ et TO pour commander une bascule couplée à un circuit de normalisation d'émission N fournissant le signal de demande drinitialisation DI.-Le signal "Paré pour Initialisation" PI reçu et traité par un circuit normalisateur de réception N et un inverseur est appliqué à une entrée de remise à zéro de cette bascule, dont la sortie "Q" est couplée à la seconde entrée de la porte NAND incorporée aux circuits de régulation. Les circuits d'initialisation associés à l'équipement récepteur R1 comprennent une bascule commandée par un signal de validation C2 et dont la sortie "Q" est reliée à un circuit de normalisation d'émission N pour fournir le signal PI Le signal DI reçu est traité par un circuit normalisateur N et un inverseur pour restituer le signal RAZ, qui est appliqué d'une part à une entrée correspondante de la bascule précitée, et d'autre part à l'une des entrées d'une porte NOR dont l'autre entrée est couplée par un inverseur à la sortie "Q" de cette bascule. Cette porte NOR est reliée à une entrée de remise à zéro de la bascule incorporée aux circuits de régulation associés. Les Figures 7 et 8 illustrent le fonctionnement des circuits de régulation et d'initialisation des échanges d'information qui viennent d'être décrits en relation avec les Figures 5 et 6: Comme le montre le diagramme de la Figure 7, chaque échange d'un octet d'information élémentaire D (qui peut représenter une Donnée DO ou une Signalisation SI, selon le niveau du signifiant associé SD) s'effectue en quatre phases successives:: - initialement, le signal PAR émis par l'équipement récepteur R1 est à 1' état vrai (1), ce qui signifie que cet équipement est "Prêt A Recevoir; - la retombée de la première impulsion ECH , à l'issue d'un délai de sécuris té correspondant à sa propre durée, fait monter la bascule du circuit de régulation pour provoquer l'émission du signal DOP signifiant au récepteur que 1' octet O est effectivement présent sur le bus d'émission; - le récepteur accuse bonne réception de ce signal O en produisant le signal de "Prise En Compte" PEC, qui ramène à zéro le signal 'PAR, et donc la bascule de l'émetteur.Le signal DOP retourne donc au niveau zéro, tandis que l'octet transmis O est retiré du bus d'émission; - le récepteur ayant constaté la retombée du signal DOP engendre un signal de validation CI pour ramener le suignal PAR au niveau (1), ce qui libère la bascule de l'émetteur pour permettre tout nouvel échange. Le processus d'initialisation se déroule également en quatre phases, comme le montre le diagramme de la Figure 8: - initialement, le signal PI émis par le récepteur R1 est à l'état vrai (1), ce qui signifie que l'équipement correspondant est "Paré pour l'Initialisation"; - si l'équipement émetteur constate une malfonction ou un défaut de transmission, il commande par RAZ ou TO l'émission d'un signal de "Demande d'lnitia- lisation" DI par positionnement de la bascule correspondante; - lorsqu'il reçoit ce signal, l'équipement récepteur voit sa bascule ramenée à zéro, ce qui fait retomber le signal PI au niveau de repos, pour ainsi accuser réception de la demande d'initialisation; la bascule de l'équipement émet' teur est en conséquence forcée à zéro, et le signal DI revient au repos; - la retombée du signal DI libère la bascule de l'équipement récepteur, dont la logique propre engendre selon les besoins un signal de validation C2 pour permettre à nouveau l'émission du signal PI. Le processus d'initialisation a en tous cas priorité sur le processus de régulation, et donc sur tout échange d'information en cours: En effet, à l'émission, un signal RAZ ou TO provoquant la montée de la bascule DI agit sur la porte NAND du circuit PAR pour forcer à zéro la bascule du circuit DOP, ce qui inhibe tout échange d'information. De même, à la réception, le signal DI agit par l'intermédiaire de la porte NOR pour forcer à zéro la bascule du circuit PAR; on remarquera que cette action se produit aussi bien en l'absence de signal PI, ce qui implique que tout échange d'information est assorti de la possibilité de l'interrompre immédiatement en cas de besoin. Lessignaux C1 et C2 de validation du récepteur pour l'échange d'information (émission du signal PAR) et pour l'initialisation (émission du signal PI) peuvent être engendrés sur commande de sa logique interne, ou bien être restas rés automatiquement dès la fin du cycle d'initialisation. La Figure 9 montre enfin que la procédure de dialogue qui vient d'être décrite permet la communication et l'échange d'information entre deux processeurs fonctionnant à des vitesses différentes, en tenant compte des temps de réaction propres à chacun des dispositifs et même du temps de propagation des signaux sur la ligne de transmission:: - à l'émission, en introduisant une marge de sécurité il entre l'affichage stable d'un octet O et le passage à l'état vrai du signal DOP, - à la réception, en ménageant une marge de sécurité T2 entre cette même transition et la prise en compte effective de l'octet (retour de PAR à zéro), et en choisissant ces marges de manière que leur somme soit supérieure à la dispersion des délais de transmission en ligne (TI+T2## - 'a . max min Ce choix doit bien entendu être optimisé pour chaque équipement, de manière à ne pas affecter sensiblement la rapidité des échanges. La Figure 10 est une table de vérité qui résume l'ensemble des états possibles de fonctionnement du dispositif d'interface conforme à l'invention et ne requiert aucun commentaire, mais démontre avec évidence la procédure de dialogue en quatre phases alternées qu'il met en oeuvre. Sur le plan technologique, l'invention peut être mise en oeuvre de diverses manières. Toutefois, il est souligné: - que la liaison entre deux processeurs peut être assurée ou bien par un câble de caractéristiques bien définies (suivant le débit maximal d'écoulement des informations et les temps de propagation admis) réalisant la jonction fil à fil des deux interfaces de communication normalisées, ou bien par l'interme- diaire d'un système de transmission transparent (parallèle ou série, par MODEM ou voie vidéo, etc...) et notamment d'un réseau commuté, qui permette la continuité de la synchronisation des échanges et l'écoulement bidirectionnel des informations, - qu'en vue d'éviter toute adaptation spécifique des interfaces, il est souhaitable que les jonctions soient parfaitement définies en ce qui concerne les impédances et les niveaux des signaux échangés, - qu'une solution permettant d'assurer un compromis satisfaisant entre les paramètres vitesse, immunité au bruit, longueur maximale admissible de la liaison, coût et fiabilité est apportée par l'utilisation de circuits TTL à collecteurs ouverts, - et qu'un connecteur à 36 contacts suffit en pratique pour toutes les liaisons requises par un dispositif d'interface conforme à l'invention. Bien entendu, l'invention ntest nullement limitée aux exemples de réalisation et de mise en oeuvre qui ont été décrits et illustrés, mais au contraire comprend tous les moyens constituant leurs équivalents techniques, considérés séparément ou en combinaison dans le cadre des revendications qui suivent. REVENDICATIONS 1. Dispositif d'interface normalisée de communication destiné à permettre l'échange local ou à distance de toute information entre deux processeurs quelconques, comprenant en association avec chaque processeur un ensemble adaptateur incluant une logique câblee ou microprogrammée de conversion des signaux et procédures d'échange d'information, caractérisé en ce que ledit ensemble H présente d'une part une interface informatique I spécifiquement adaptée à celle du processeur concerné, et d'autre part une interface de communication J formant une jonction interconnectable d'agen cernent invariable, adaptée à des normes de transmission déterminées et qui inclut, en sus d'un nombre limité de circuits de servitudes et de gestion des échanges, au moins un canal à n+l voies pour la transmission d'une information élémentaire O de n bits représentative d'une fraction du mot informatique INF, accompagnée d'un signal binaire SD signifiant dans l'un de ses états que l'information transmise est une signalisation, de sorte que le vocabulaire des signalisations ainsi rendu aussi riche que celui des autres informations permet effectivement la normalisation des signaux et procédures d'échange propres à tout processeur. 2. Dispositif selon la revendication 1, caractérisé en ce que l'information élémentaire O comporte 8 bits, de manière à pouvoir représenter indifféremment soit la composante Donnée, soit la composante Service d'un mot informatique INF du format usuel de 1fi bits. 3. Dispositif selon la revendication 1 ou la revendication 2, caractérisé en ce que -l'ensemble H devant permettre des échanges d'information en émission comme en réception- son interface de communication J comporte, outre les circuits de servitudes précités, deux canaux symétriques à n+I voies et deux jeux symétriques de circuits de gestion des échanges. 4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les circuits de gestion des échanges comprennent d'une part, des circuits d'initialisation PI,DI intervenant pour l'établissement ou le ré- tablissement de la communication, et d'autre part, des circuits de régulation PAB,DDP intervenant pour contrôler chaque échange d'information élementaire.- 5.Dispositif selon la revendication 4, caractérisé en ce que les circuits d'initialisation PI,DI#comme les circuits de régulation PAR,DOP comprennent deux liaisons de sens de transmission inverses pour permettre la gestion des échanges concernés en mode asynchrone selon une procédure de dialogue à quatre phases alternées, respectivement d'attente ou disponibilité, de demande d'initialisation ou de présentation d'information, de prise en compte de la demande ou d'accusé réception de l'information, et d'acquittement ou fin. 6. Dispositif selon la revendication 4 ou la revendication 5, caractérisé en ce que la transmission d'une information élémentaire O accompagnée d' un signifiant SD spécifiant qu'il s'agit d'une Signalisation SI est prioritaire sur la transmission d'une information élémentaire d'une autre nature. 7. Dispositif selon l'une quelconque des revendications 4 à 6, caractérisé en ce que la logique propre de l'ensemble H est agencée de manière que toute demande d'initialisation transmise par les circuits PI DI ait priorité sur tout autre échange d'information en cours, qu'il s'agisse d'une Donnée ou d'une Signalisation, afin de permettre si besoin est la remise en phase du dialogue entre les processeurs. 8. Dispositif selon l'ensemble des revendications 5 à 7, caractérisé en ce que la logique propre de 11 ensemble H comprend plusieurs registres affectés dans lesquels les informations élémentaires sont respectivement chargées etiou lues en fonction de leur nature et de leur ordre séquentiel, sous centrale de moyens de commutation et d'inhibition associés répondant sélectivement d'une part, à l'état du signal signifiant SD, et d'autre part, à chacune des quatre combinaisons possibles des états des deux liaisons des circuits diinitialisa- tion PI,DI et/ou de régulation PAR,DOP. 9. Dispositif selon l'une quelconqie des revendications 4 à 6, caractérisé en ce que des marges de sécurité T1,T2 sont ménagées d'une part entre 1' affichage stable d'une information élémertaire O et l'émission d'un signal DOP spécifiant qu'elle est pressente en ligne, et d'autre part entre la réception de ce signal et la prise en compte effective de ladite information. 10. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il fait emploi de circuits du type TTL à collecteur ouvert. 11. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il fait emploi de connecteurs normalisés à 36 broches.