FR 2283596 A1 19760326 FR 7429390 A 19740828 La présente invention est du domaine des transmissions numériques. Elle concerne un dispositif modulateur et démodulateur pour voie de transmission utilisant la modulation par impulsions dite DELTA, et plus précisément la modulation DELTA adaptative. La modulation DELTA est un procédé pour coder numériquement, par un code à un bit, un signal d'information incident. Son principe est maintenant bien connu le signal d'entrée a coder est comparé a un signal de comparaison ; le signal resultant de cette comparaison est échantillonné périodiquement et les échantillons successifs sont codés pour former un train binaire dont les bits successifs définissent le signe, aux instants d'échantillonnage, de la différence des signaux comparés, le signal de comparaison, appelé encore signal reconstitué, étant construit dans un décodeur local à partir du train binaire. A la réception, un décodeur identique au décodeur local de l'émission reçoit le train binaire pour former un signal reconstitué identique à celui apparaissant dans le modulateur. Le décodeur est suivi d'un filtre passe-bande ou passe-bas qui élimine les fréquences situées hors du spectre du signal d'entrée et délivre un signal démodulé, reproduisant le signal d'entrée. Dans les premiers ensembles de modulation DELTA proposés, le signal reconstitué est obtenu par simple intégration du train binaire, préalablement mis en forme, de sorte que pendant chaque période d'échantillonnage le signal reconstitué est augmenté ou diminué, selon la valeur du bit correspondant, d'une certaine quantité constante appelée pas de quantification a . Pour pouvoir traiter correctement des signaux qui, comme les signaux vocaux par exemple, présentent une plage dynamique étendue, de tels ensembles nécessitent une fréquence d'échantillonnage tres élevée et transmettent donc un débit binaire important. La modulation DELTA adaptative dans laquelle la valeur du pas de quantification est variable en fonction de la pente du signal d'entrée, permet d'abaisser notablement cette fréquence et par suite de réduire sensiblement la bande passante nécessaire a la transmission. L'information nécessaire a l'adaptation peut être tirée du train binaire DELTA, de longues suites de bits identiques indiquant que le signal reconstitué ne peut suivre le signal d'entrée (surcharge) et donc qu'il faut augmenter le pas a , de nombreuses alternances de bits "I" et "O" indiquant au contraire que le signal reconstitué suit le signal d'entrée et donc qu'on peut diminuer le pas a pour diminuer l'erreur de quantification.Ainsi il est connu de munir le décodeur tant l'émission qu'a la réception dtun circuit d'adaptation comportant un analyseur pour analyser a chaque période d'échantillonnage la constitution du mot forme par les n (n3 3) derniers bits du train binaire, de façon à engendrer une tension impulsionnelE à chaque période où le mot observé indique un indice de modulation instantanée élevé (peu d'alternance de "1" et de "0tu) ; un filtre passe-bas délivre en réponse à la tension de sortie de l'analy seur une tension continue qui est appliquée à un multiplieur afin de moduler en amplitude les impulsions résultant de la mise en forme des bits DELTA en vue de leur intégration. Dans un tel dispositif d'une part il se produit un accroissement sensible du bruit de quantification lorsque, le signal à coder ayant de faibles amplitudes, le circuit d'adaptation commence a agir, et d'autre part l'adaptation n'est pas suffisamment efficace lorsque le signal a coder présente des pentes tres raides ou de brusques changements de pente, le pasa ne variant pas suffisamment rapidement. La présente invention a pour but de pallier ces inconvénients. Elle y parvient en établissant une distinction entre des surcharges plus ou moins accentuées et en faisant varier en conséquence plus ou moins rapidement le pas de quantification. La présente invention a pour objet un modulateur DELTA de type adaptatif comportant un comparateur pour comparer un signal d'entrée a coder et un signal de comparaison, un échantillonneur commandé par une horloge et recevant le signal de sortie du comparateur pour délivrer un train binaire représentant le signal d'entrée, et un décodeur local comprenant un circuit d'adaptation engendrant à partir dudit train binaire une tension continue V qui est appliquée a un ensemble d'intégration recevant par ailleurs le train binaire pour délivrer ledit signal de comparaison, caractérisé en ce que ledit circuit d'adaptation comporte un ensemble logique pour analyser le train binaire, a chaque période d'échantillonnage, sur p (p3 2) intervalles de temps différents et d'au moins deux périodes d'échantillonnage, en vue d'y détecter des séquences binaires prédéterminées correspondant a un indice de modulation instantané élevé, ledit ensemble logique délivrant pour chaque intervalle analysé au moins un signal de sortie traduisant le résultat de l'analyse sur l'intervalle correspondant, des moyens de filtrage pour lisser les signaux de sortie dudit ensemble logique, et des moyens pour additionner les signaux lissés affectés de coefficients multiplicatifs de pondération en vue de délivrer ladite tension continue V. L'invention a également pour objet un démodulateur DELTA, caractérisé en ce qu'il comporte un décodeur identique ou analogue au décodeur local du modulateur ci-dessus selon l'invention, pour décoder le train binaire émis par ce modulateur de façon a délivrer, apres filtrage du signal de sortie dudit décodeur identique ou analogue, un signal reproduisant le signal d'entrée de ce modulateur. Selon un mode préféré de réalisation de l'invention, l'ensemble d'intégration comporte un circuit d'entrée recevant la tension V et comprenant une première voie d'amplification de gain k et une seconde voie d'amplification de gain -2k munie d'un interrupteur commandé par le train binaire, et des moyens pour effectuer la somme des tensions de sortie des deux voies et l'intégrer en vue de délivrer ledit signal de comparaison. L'invention s'applique notamment en téléphonie pour la transmission de signaux vocaux sous forme numérique. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description ci-dessous qui va être faite en se référant au dessin ci-annexé dans lequel : - la figure 1 représente sous forme d'un schéma synoptique un modulateur selon l'invention ; - la figure 2 concerne une réalisation particulière d'un modulateur selon l'invention. Dans la figure 1 un signal analogique d'entrée X, par exemple un signal vocal, est appliqué à l'entrée + d'un comparateur 1 qui reçoit sur son entrée un signal Y dont on verra ci-dessous le mode de génération. Le signal de sortie du comparateur 1, qui représente le signe de la différence X-Y, est échantillonné dans un échantillonneur 2 commandé par une horloge H de fréquence fe qui peut être par exemple égale à 32 kHz dans le cas où le signal X est un signal vocal. L'échantillonneur 2 délivre un train binaire B dont chaque bit représente le résultat de la comparaison à chaque instant d'échantillonnage, un bit valant par exemple "1" lorsque la différence X-Y est positive et "0" dans le cas contraire. Le train binaire B est d'une part envoyé vers une voie de transmission W et d'autre part appliqué, dans un décodeur local qui élabore le signal Y, à une mémoire 3 commandée par l'horloge H et ayant une capacité de n bits (n# 3). La mémoire 3 emmagasine temporairement le bit actuel B ainsi que les n-1 derniers o bits B-1 à B-n+1 émis précédemment et les délivre sur n sortie en parallèle.Pour clarifier l'exposé, l'échantillonneur 2 et la mémoire 3 ont été représentés séparémment mais en pratique ces deux éléments peuvent être réunis en un seul, constitué par exemple par un registre à décalage à n cases coiiiandé par l'horloge H et recevant sur une entrée série la sortie du comparateur 1 pour délivrer sur n sorties en parallèle les bits B à B n+1 le train binaire B émis vers la o voie W étant alors pris sur l'une quelconque des sorties du registre. Les bits B à B n+1 sont appliqués à un ensemble logique 4 formé de p o sous-ensembles 41 à 4p, le nombre p étant au moins égal à 2 et au plus égal à n-i. L'ensemble 4 a pour rôle d'analyser, à chaque période d'échantillonnage, le train binaire B sur p intervalles de temps différents et d'au moins deux périodes d'échantillonnage en vue d'y détecter des séquences binaires prédéterminées de p longueurs différentes, plusieurs de ces séquences étant éventuellement de même longueur. Pour ce faire, ltensemble 4 4 ayant par exemple à détecter des séquences de n, n-1, ..., n-p bits, à chaque période d'échantillonnage le sous-ensemble analyse la constitution du mot BoB 1...B Bn+i > le sous-ensemble 42 la constitution o du mot B B1... B2, ..., le souS-ensemble 4 la constitution du mot B B B-rr+p Les sous-ensembles 41 à 4 délivrent des signaux Al à Ap respectivement, le p signal Ai, pour i compris entre 1 et p, ayant un premier niveau qui est positif lorsque le mot analysé par le sous-ensemble 4. coïncide avec une des séquences prédéterminées, et un deuxième niveau qui est nul dans le cas contraire. Les signaux Al à Ap sont appliqués à un ensemble 5 d'élaboration de la tension V. Dans cet ensemble 5 une valeur moyenne de chacun de ces signaux Al à A p est obtenue par filtrage passe-bas dans des filtres 5 à 5 respectivement. Les p tensions de sorties respectives V1 à Vp de ces filtres sont additionnées avec des coefficients multiplicatifs de pondération sur lesquels on reviendra, dans un premier sommateur 6 qui délivre en sortie une tension V. La tension V attaque un ensemble d'intégration 7 recevant par ailleurs les bits B successifs o pour délivrer le signal Y que l'on qualifiera de reconstitué.Dans l'ensemble 7, la tension V est appliquée à un circuit d'entrée 71 constitué par une première voie d'amplification 72 de gain k et par une seconde voie d'amplification 73 de gain -2k et munie d'un interrupteur électronique 74 commandé par les bits B succes o sifs ; les gains des voies d'amplification ont été symbolisés sur la figure par des carrés en pointillés interposés sur ces voies. On donne avantageusement au gain k la valeur 1, le circuit d'entrée 71 ne nécessitant dans ce cas qu'un seul amplificateur, sur la voie 73 (gain -2). Les tensions de sortie des voies 72 et 73 sont appliquées respectivement à une première et à une deuxième entrée d'un sommateur 76, et la somme de ces tensions délivrée par le sommateur 76, est intégrée dans un intégrateur 75 qui délivre le signal reconstitué Y. A une période d'échantillonnage donnée, selon la valeur du bit Bo, le sommateur 76 ajoute à la tension kV soit une tension nulle (interrupteur 74 ouvert) soit la tension -2kV (interrupteur fermé). On réalise ainsi un découpage de la tension V à la fréquence fe en lui appliquant un gain k ou -k selon la valeur du bit DELTA émis, la tension V ainsi découpée étant ensuite intégrée. De cette façon, à chaque période d'échantillonnage, le signal Y est augmenté ou diminue selon la valeur du bit correspondant à la période considérée, d'un pas de quantification a proportionnel à l'amplitude de la tension V. On applique au sommateur 6 une tension continue constante u de façon à donner à la tension V une valeur fixe non nulle lorsque toutes les tensions V1 à Vp sont à zéro, ce qui se produit si les signaux Al à Ap restent tous nuls sur plusieurs périodes d'échantillonnage. Ceci permet de fixer une valeur minimale différente de zéro pour le pas a qui prend effectivement cette valeur lorsque le signal d'entrée X est à très faible niveau et/ou présente des pentes très faibles. Les sous-ensembles 41 à 4 sont conçus pour détecter des séquences prédé p terminées qui correspondent à un indice de modulation instantané élevé, c'està-dire présentant peu d'alternances de "1" et de "O". Par exemple, de façon plus précise, on détecte des séquences qui présentent un nombre d'alternances inférieur à la moitié du nombre de bits qui les compose respectivement. L'apparition de telles séquences indique en effet que le signal reconstitué Y ne suit pas correctement le signal d'entrée X et qu'il y a lieu d'augmenter l'amplitude du pas pour que le signal Y puisse "rattraper" le signal X, c'est-à-dire donc d'augmenter l'amplitude de la tension V.Le processus est le suivant : lorsque le sousensemble 4. détecte, pour une période d'échantillonnage donnée, une séquence prédéterminée, pendant cette période Ai est à "1", ce qui a tendance à entraîner l'augmentation de la valeur moyenne de Ai, c'est-à-dire de l'amplitude de la tension Vi, et par suite de celle de la tension V. Les coefficients multiplicatifs de pondération affectés aux tensions V1 à Vp, soit kl à kp respectivement, sont choisis de préférence de façon à avoir kl > k2... > kp. On arrive ainsi à une adaptation particulièrement efficace puisqu'on peut d'une part agir énergiquement sur le pas de quantification a lors de fortes surcharges en pente indiquées par la détection de séquences prédéterminées de grandes longueurs et d'autre part ne pas donner au pas a une amplitude trop forte lorsque, le signal d'entrée X restant à faible niveau, seules des séquences prédéter minées de faibles longueurs sont détectées. Les fortes pentes du signal d'entrée X sont donc mieux suivies et le bruit de quantification pour les faibles niveaux de ce signal est réduit. On n'a pas représenté de démodulateur DELTA pouvant être utilisé en association avec le modulateur DELTA selon la figure 1. Un tel démodulateur, en effet, -comporte un décodeur comprenant dans l'ordre une mémoire, un ensemble logique, un ensemble de filtrage et de somnation, et un ensemble d'intégration, identiques ou analogues respectivement aux éléments 3, 4, 5 et 7 de la figure 1, pour recevoir le train binaire B et délivrer un signal similaire au signal Y et qui reproduit après lissage le signal d'entrée X. Le nombre n de bits mémorisés et le nombre p d'intervalles différents d'analyse de l'ensemble logique 4 sont déterminés à partir de critères qualité-complexité en tenant compte des caractéristiques du type de signaux que l'on veut traiter et éventuellement des fréquences d'échantillonnage auxquelles on veut pouvoir opérer. Les coefficients de pondération kl à kp peuvent être déterminés expériuentalnt ou bien par simulation sur calculateur, de façon à obtenir un rapport signal/bruit optimal. Pour le traitement de signaux vocaux, avec une fréquence d'échantillonnage de 32 kHz, on a trouvé avantageux d'analyser le train binaire sur les quatre et sur les cinq derniers bits émis, afin de détecter les séquences de quatre et cinq bits correspondant à un indice de modulation instantané maximum, c'est-à-dire donc afin de détecter les groupements de quatre et cinq bits successifs identiques. La figure 2 concerne une réalisation particulière d'un modulateur selon l'invention, l'exemple considéré étant celui mentionné ci-dessus (donc avec n égal à cinq et p égal à deux). On gardera les mêmes références que précédemment pour les ensembles qui ont même fonction. Dans la figure 2 sont représentés l'ensemble logique 4, l'ensemble 5 d'élaboration de la tension V, et l'ensemble d'intégration 7. L'ensemble logique 4 reçoit de la mémoire 3, non figurée, les bits B , 81, '3-2' B 4, pour éla- borer les signaux Al et A2. Cet ensemble 4 comporte un premier circuit OU EXCLUSIF 401 recevant sur une première entrée le bit B et sur une seconde entrée le bit o B 1 à travers un inverseur 402.Le bit B 1 issu de l'inverseur 402 est également appliqué à un deuxième circuit OU EXCLUSIF 403 qui reçoit par ailleurs le bit B 2 Un troisième circuit OU EXCLUSIF 405 reçoit d'une part le bit B 2 et d'autre part le bit B-3 à travers un inverseur 404 dont la sortie est également connectée à un quatrième circuit OU EXCLUSIF 406 recevant par ailleurs le bit B-4. Une première porte ET 407 reçoit les signaux de sortie des circuits 405 et 406, et sa sortie est connectée à une entrée d'une seconde porte ET 408 dont une entrée est connectée à la sortie du circuit 403. Le signal A2, délivré par la porte 408, est appliqué à une troisième porte ET 409 qui reçoit par ailleurs le signal issu de la porte 401 pour délivrer le signal Al. Les signaux Al et A2 ainsi obtenus, qui ont pour équation logique AI = B .B -1 -2 -3 -4 + Bo.B-1.B-2.B-3 B-4 et et A2 = B .B 1'B-2'B-3 + B 'B '3-2 ~3 sont à un niveau positif de tension (niveau logique "1") lorsque les bits B à o B 4 et les bits Bo à-B3, respectivement, sont tous identiques ; ils sont à un niveau nul de tension (niveau logique "O") dans le cas contraire. Dans l'ensemble 5 les signaux Al et A2 sont appliqués à des filtres passe-bas 501 et 502 respectivement. Ces filtres 501 et 502, qui peuvent être du type RC, constituent respectivement le premier étage des filtres 51 et 52 selon la figure 1. Le deuxième étage des filtres 5 et 52 qui sont, dans l'exemple envisagé des filtres du second ordre dont la fréquence de coupure est avantageusement choisie de l'ordre de 50 Hz lorsque le signal d'entrée X est un signal vocal, est réalisé à l'aide d'un amplificateur opérationnel 503. L'amplificateur 503 est monté en intégrateur-sommateur au moyen d'une capacité 504 et d'une résistance 505 connec- tées en parallèle entre son entrée - et sa sortie. Les signaux Al et A2 partiellement filtrés par les filtres 501 et 502 respectivement sont appliqués par l'intermédiaire de résistances 506 et 507 respectivement, à l'entrée - de l'amplificateur 503 qui les filtre et les additionne pour délivrer la tension V qui est négative du fait de l'inversion de polarité dans l'amplificateur 503. L'entrée + de l'amplificateur 503 est connectée à une résistance 508 reliée à un potentiomètre 509 monté entre la masse et une source 510 de tension continue négative, en vue de donner une valeur fixe non nulle à la tension V lorsque les signaux délivrés par les filtres 501 et 502 sont tous les deux nuls. Une diode Zener 511, dont on verra plus loin le role, est placée entre la sortie de l'amplificateur 503 et la masse. Les coefficients de pondération kl et k2, permettant de pondérer l'influence de chacun des signaux Al et A2 sur la tension V, sont définis par la valeur relative des résistances 506 et 507. Pour une fréquence d'échantillonnage de 32 KHz on a trouvé avantageux de donner à kl une valeur cinq fois plus grande que celle de k2 (donc à la résistance 506 une valeur cinq fois plus faible qu'à la résistance 507). Dans l'ensemble dtintégration 7, la tension V est appliquée à l'entrée d'une première branche comportant une résistance 701, et à l'entrée d'une seconde branche comprenant en série un amplificateur 702 de gain -2, une résistance 703, et le canal d'un transistor à effet de champ 704, de type canal p, la grille du transistor 704 étant commandée par les bits successifs B . La sortie de chacune o de ces deux branches est reliée à l'entrée - d'un amplificateur opérationnel 705 monté en intégrateur-sotinateur au moyen d'une capacité 706 et d'une résistance 707 connectées en parallèles entre entrée - et la sortie de cet amplificateur dont l'entrée + est reliée à la masse par une résistance 708.Le signal reconstitué Y est recueilli sur la sortie de l'amplificateur 705, et est appliqué au comparateur 1 selon la figure 1, qui n'a pas été reproduit sur la figure 2. On utilise avantageusement, pour compenser l'effet capacitif parasite existant entre la grille et le canal du transistor 704, un dispositif de neutrodynage constitué par un inverseur 709 inversant la commande de la grille de ce transistor, suivi d'un circuit dérivateur 710 dont la sortie est reliée à l'entrée - de l'amplificateur 705. Lorsqu'à une période d'échantillonnage donné le bit B vaut "1", le transistor o 704 est non passant, sa grille étant portée à un potentiel nettement positif par rapport à son canal (forte polarisation inverse de sa jonction grille-canal) ; l'amplificateur 705 intègre la seule tension V, Lorsque le bit B vaut NO", le o transistor est passant, sa jonction grille-canal étant faiblement polarisée ; l'amplificateur 705 intégre la tension V-2V = -V. La diode Zener 511 permet de limiter la tension de sortie V de l'amplificateur 503 à la moitié de la tension de saturation de l'amplificateur 702 de gain -2. On évite ainsi que cet amplificateur 702 ne sature et n'entraîne ainsi une dissy métrie intempestive entre les tensions positives et les tensions négatives qui sont intégrées dans l'amplificateur 705. Au modulateur DELTA que l'on vient de décrire en se référant à la figure 2 est associé un démodulateur DELTA dont le décodeur comporte dans l'ordre, une mémoire, un ensemble logique, un ensemble de filtrage et de sommation, et un ensemble d'intégration, qui délivrent des signaux similaires aux signaux délivrés respectivement par les éléments 3, 4, 5 et 7 et qui peuvent être de constitution identique à ces éléments, respectivement. On a décrit un exemple particulier de réalisation de l'invention mais il est évident que l'on peut y apporter des modifications et/ou remplacer certains moyens par d'autres techniquement équivalents. Notamment, bien que l'ensemble d'intégration (7) ait été décrit selon un mode préféré de réalisation, il serait possible que cet ensemble comporte un circuit analogique multiplieur pour moduler en amplitude, par la tension V, les bits B successifs préalablement mis sous o forme d'un signal rectangulaire à deux niveaux symétriques,le signal de sortie du multiplieur étant ensuite intégré pour donner le signal Y. il est bien entendu en outre que le nombre n de bits DELTA mémorisés en vue de l'élaboration de la tension V n'est pas limité à la valeur 5, pas plus que n'est limité à la valeur 2 le nombre p d'intervalles d'analyse du train binaire. En outre selon l'invention, les coefficients multiplicatifs de pondération pourraient tous être égaux, bien que cette solution s'avère généralement moins avantageuse. On notera également qu'il serait possible selon l'invention que l'ensemble logique (4) délivre plusieurs signaux pour chaque intervalle analysé, chacun de ces signaux indiquant par exemple la détection d'une seule séquence prédéterminée ; le traitement de chaque signal issu de l'ensemble logique, en vue de l'élaboration de la tension V, serait alors analogue à celui décrit pour les signaux Al à Ap. REVENDICATIdNS 1/ Modulateur DELTA de type adaptatif comportant un comparateur pour comparer un signal d'entrée à coder et un signal de comparaison, un échantillonneur commandé par une horloge et recevant le signal de sortie du comparateur pour délivrer un train binaire représentant le signal d'entrée, et un décodeur local comprenant un circuit d'adaptation engendrant à partir dudit train binaire une tension continue V qui est appliquée à un ensemble d'intégration recevant par ailleurs le train binaire pour délivrer ledit signal de comparaison, caractérisé en ce que ledit circuit d'adaptation comporte un ensemble logique (4) pour analyser le train binaire, à chaque période d'échantillonnage, sur p (p 8 2) intervalles de temps différents et d'au moins deux périodes d'échantillonnage, en vue d'y détecter des séquences binaires prédéterminées correspondant à un indice de modulation instantané élevé, ledit ensemble logique (4) délivrant pour chaque intervalle analysé au moins un signal de sortie traduisant le résultat de l'analyse sur l'intervalle correspondant, des moyens de filtrage t51 à 5 ) pour lisser les p signaux de sortie dudit ensemble logique (4), et des moyens (6) pour additionner les signaux lissés affectés de coefficients multiplicatifs de pondération en vue de délivrer ladite tension continue V. 2/ Modulateur DELTA selon la revendication 1, caractérisé en ce que ledit ensemble d'intégration (7) comporte un circuit d'entrée (71) recevant la tension V et comprenant une première voie d'amplification (72) de gain k et une seconde voie d'amplification (73) de gain -2 k munie d'un interrupteur (74 ; 704) commandé par le train binaire, et des moyens (75 ; 76) pour effectuer la somme des tensions de sortie des deux voies et l'intégrer en vue de délivrer ledit signal de comparaison. 3/ Modulateur DELTA selon la revendication 2, caractérisé en ce que, le gain k étant égal à 1, lesdits moyens d'addition délivrant la tension V sont munis d'un circuit (511) permettant de limiter cette tension V à la moitié de la tension de saturation de ladite deuxième voie d'amplification. 4/ Modulateur DELTA selon l'une des revendications 1 à 3, caractérisé en ce qu'une tension continue constante est appliquée auxdits moyens d'addition (6) délivrant la tension V, pour être ajoutée auxdits signaux lissés. 5/ Modulateur DELTA selon l'une des revendications 1 à 4, caractérisé en ce que lesdits moyens de filtrage comportent un premier étage composés de filtres passifs (501, 502) et un second étage constitué par un amplificateur opérationnel (503) monté en intégrateur-sommateur afin, en outre, d'additionner les signaux délivrés par ledit premier étage en vue de délivrer la tension V. 6/ Démodulateur DELTA pour décoder un train binaire incident, comportant un circuit d'adaptation engendrant une tension continue à partir du train binaire à décoder, et un ensemble d'intégration recevant d'une part ledit train binaire et d'autre part ladite tension continue pour délivrer un signal constituant après filtrage le signal de sortie du démodulateur, caractérise en ce que ledit circuit d'adaptation et ledit ensemble d'intégration sont conformes respectivement au circuit d'adaptation et à l'ensemble d'intégration d'un modulateur selon l'une des revendications 1 à 5.