FR 2277466 A1 19760130 FR 7422893 A 19740701 La présente invention est du domaine des transissions numériques. ELle concerne un dispositif de transcodage pour train binaire ondule en DELTA permettant une réduction de la largeur de bande dans un système de transsission multiplex. La modulation DELTA est un procédé pour coder avec un seul élément binaire un signal analogique et s'applique en particulier au codage des signaux vocaux. Son principe est maintenant bien connu : seul un élément différentiel du signal a transiettre est codé de façon périodique pour forer une suite d'éléments binaires dont chaque éléîent contient une inforration sur le sens de variation de ce signal à des instants suffisa ent rapprochés.Pour ce faire le signal d'entrée (à coder) est comparé à un instant donné à un signal de référence, et la valeur de l'élément binaire correspondant à la différence instantanée de ces signaux est déterminée par le résultat de cette coiparaison, ledit signal de référence étant obtenu par intégration des éléments binaires avec un gain fixe dans le cas de la modulation DELTA simple ou avec un gain variable dans le cas de la ondulation DELTA adaptative. A la réception, les bits du train binaire reçu sont intégrés de la même façon qu'à l'emission, pour engendrer un signal reconstitué simulaire au signal de référence à l'émission, ledit signal reconstitué reproduisant après filtrage le signal d'entrée. On sait qu'il existe use certaine dépendance statistique entre les bits successifs d'un train binaire DELTA, cette dependance diminuant la quantité d'information réellement véhiculée par chaque bit. On peut pallier cet inconvenient en transformant le train DELTA en un train binaire à même cadence lais dont seuls certains bits, en faible proportion, contiennent une inforsation utile et donc seront transais. Il est alors possible dans un système de transmission multiplex groupant n trains binaires cadencés à un rythme R et ainsi transfor e, de diminuer la largeur de bande en envoyant pendant chaque période du rythme R les nuséros des trains sur lesquels apparaissent des bits "utiles". Das le brevet français n0 1 489 885 de la deeanderesse est proposé un transcodeur pour train binaire modulé en DELTA, colportant un circuit prédicteur qui analyse des séquences de n bits successifs pour délivrer en réponse un bit "prédit" qui est envoyé sur un circuit de coiparaison pour être comparé au premier bit qui arrive à la suite des n bits analysés. Le circuit de coiparaison délivre un "O" ou un "I" selon que la prédiction est juste ou fausse. Seuls les bits "1", indicatifs d'une aise en défaut de la prédiction, sont transsis au récepteur associe qui colporte un circuit de prédiction identique à celui de l'émission. La présente invention permet d'obtenir des résultats seMblables mais par la aise en oeuvre de moyens beaucoup plus simples. La présente invention a pour objet un transcodeur pour train binaire engendré dans un modulateur DELTA, caractérisé en ce qu'il comporte des moyens logiques pour comparer chaque bit dudit train au bit qui le précède de façon à délivrer un bit d'une première valence lorsque les deux bits comparés sont identiques et un bit d'une seconde valence lorsqu'il sont différents. La présente invention a également pour objet un transcodeur dit "inverse" pour décoder un train binaire codé par le transcodeur précité selon l'invention, caractérisé en ce qu'il comporte des moyens logiques pour délivrer en réponse à chaque bit dudit train codé, un bit identique au dernier bit qu'ils ont délivré si ledit bit du train codé est de la première valence, et un bit différent du dernier bit qu'ils ont délivré Si ledit bit du train codé est de la seconde valence, le train binaire ainsi obtenu étant ensuite démodulé dans un démodulateur DELTA associé audit modulateur DELTA. Les trains binaires DELTA présentant, en raison de leur mode de génération, une densité élevée de séquences "01" et "10", le train binaire, désigné cidessous par E,issu d'un transcodeur selon l'invention a une densité de bits d'une valence, par exemple "I", sensiblement inférieure à la densité des bits de l'autre valence, par exemple "O". il est alors possible de former un système multiplex à largeur de bande réduite, pour transmettre P voies DELTA, de l'ordre d'une centaine par exemple, en traitant chacune de ces voies dans un transcodeur selon l'invention et en se limitant à ne transmettre d'information que chaque fois que pour une voie le transcodeur correspondant émet un "l", cette information étant constituée par le numéro, sous forme binaire, de la voie en question. A la réception, les trains binaires c, reformés pour les différentes voies après démultiplexage, sont traités chacun dans un transcodeur inverse selon l'invention, avant d'âtre appliqués aux démodulateurs DELTA correspondants. Le dessin ci-annexé illustre une réalisation particulière de l'invention. Dans ce dessin : - la figure I représente un transcodeur selon l'invention - la figure 2 représente un transcodeur inverse selon l'invention - la figure 3 représente un diagramme des temps concernant le transcodeur inverse selon la figure 2. Dans la figure 1, un train d'impulsions binaires B, cadencé à un rythme R et issu d'un modulateur DELTA non figuré, est appliqué à une mémoire I constituée par exemple par un registre à décalage à deux cases commandé par une horloge H au rythme R et formée d'impulsions négatives. Le registre I délivre sur des sorties en parallèle des signaux Q1 et Q2 mémorisant pendant chaque période d'horloge les deux derniers bits du train B, ainsi que leurs signaux complémen- taires Ql et 42, Les signaux Ql et Q2 sont appliqués a une presière porte NON ET 2, et les signaux Ql et Q2 à une seconde porte NON ET 3. Une troisième porte NON ET 4 reçoit les signaux de sortie des portes 2 et 3 pour délivrer un signal A qui est appliqué à une porte NI 5 qui reçoit par ailleurs l'horloge il pour délivrer un signal Le signal A est à "1" lorsque les signaux Q1 et Q2 ne sont pas au niveau, et est nul lorsque les signaux Q1 et Q2 sont au même niveau. Le signal # qui est formé des impulsions de l'horloge H qui se produisent lorsque le signal A est à "O" constitue le train binaire délivré par le transcodeur. La figure 2 représente un transcodeur inverse selon l'invention qui reçoit le train binaire issu du transcodeur selon la figure 1 pour délivrer un train binaire B' qui est ensuite démodulé dans un dénudulateur DELTA non représenté. le train est appliqué d'une part à un inverseur 11 dont le signal de sortie attaque une presière porte NON ET 12, et d'autre part à une seconde porte NON ET 13. Les portes 12 et 13 sont connectées par ailleurs, respectivement, à la sortie directe et à la sortie complémentée d'une bascule D 14. Les signaux de sortie des portes 12 et 13 sont appliqués à une troisième porte NON ET 15 dont le signal de sortie U attaque la bascule 14 qui est cl mandée par l'horloge IL Le signal Q'1 sur la sortie complémentée de la bascule 14 est échantillonné et "inversé au noyen d'une porte NI 16 co-onnndée par l'horloge H, pour donner le train d'impulsions binaires B'. La figure 3 représente en a l'horloge il, en b le train , en c le signal U, en d le signal Q'1 de la sortie directe de la bascule 14, et en e le train B', les nombres O et 1 apparaissant an-dusus des trains et B' indiquant les valeurs des bits. En l'absence d'impulsions c, le signal U eat le complément du signal Q'1, et, sur chaque front pontant des impulsions (négatives) de l'horloge H correaponr dant à des bits "O" du train e , le signal Q' 1 change de niveau.Lorsque se produit une impulsion E, le signal U, pendant la durée dé cette impulsion, passe à "O" s'il était à "1" et à "1" s'il était à "O". Pendant la durée d'une impulsion c, les signaux U et Q'l sont alors au -- niveau, le front montant d'une impul- sion de l'horloge H pour laquelle se produit une impulsion ne change donc pas le niveau du signal Q'l. Le train B' correspond au signal Q'1 échantillonné et décalé d'une période d'horloge. Le train E ne contient pas d'information permettant au transcodeur inverse de déterminer si les bits "1" de ce train sont dus à des séquences "00" ou "11". Selon l'état initial de la bascule 14, le train B' reproduira dont le train B ou son inverse, Mis cette indétermination ne nuit pas à la reproduction du signal analogique initial codé sous forme du train B, nota eut lorsque il s'agit d'un signal vocal. Il est evident que c'est à titre illustratif qu'on a décrit un exemple particulier de réalisation de l'invention, et l'on peut bien sbr y apporter des nodifications et/ou ré placer certains moyens par d'autres techniqueient équivalents. En outre on notera que pour certains types de modulateurs DELTA, en particulier ceux dans lesquels l'adaptation nécessite la mémorisation de plusieurs bits successifs, la mémoire (I) apparaissant dans la figure I pourrait être commune au transcodeur et au modulateur, de meme que la bascule (14) apparaissant dans la figure 2 pourrait être commune au transcodeur inverse et au démodulateur, la porte échantillonneuse (16) connectée a cette bascule n'étant pas toujours nécessaire. REVENDICATIONS 1/ Transcodeur pour train binaire engendré dans un modulateur DELTA, permettant la transmission de ce train DELTA dans un système multiplex a largeur de bande réduite, caractérisé en ce qutil comporte une iecoire (1) pour emmagasiner temporairement les bits dudit train DELTA par groupe de deux bits successifs, et des moyens logiques (2, 3, 4, 5) pour engendrer un bit d'une première valence lorsque les deux bits Btrisés sont identiques et un bit d'une seconde valence lorsque les deux bits menorisés sont différents, et délivrer ainsi un train binaire codé dans lequel la densité des bits de ladite première valence est sensiblement inférieure a la densité des bits de ladite seconde valence. 2/ Transcodeur dit "inverse" pour délivrer, a partir d'un train binaire codé par un transcodeur selon la revendication 1, un train binaire décodé qui est ensuite démodulé dans un démodulateur DELTA, caractérisé en ce qu'il comporte des w yens logiques (11, 12, 13, 14, 15, 16) pour engendrer, en réponse a chaque bit dudit train codé, soit un bit identique au dernier bit qu'ils ont engendré, lorsque le bit du train codé est de ladite première valence, soit un bit différent du dernier bit qu'ils ont engendré, lorsque le bit du train codé est de ladite seconde valence, lesdits noyens logiques comprenant une mémoire (14) contenant successivement les bits ainsi engendrés qui constituent ledit train décodé. 3/ Transcodeur inverse selon la revendication 2, -caractérisé en ce que ladite mémoire (14) est une bascule en sortie de laquelle est recueilli le train décode, lesdits moyens logiques comportant un circuit de commande (11, 12, 13, 15) attaqué par ladite bascule et recevant le train codé pour changer l'état de la bascule lorsque le train codé présente un bit de ladite seconde valence et pour maintenir la bascule dans le Eme état lorsque le train codé présente un bit de ladite première valence.