FR 2268422 A1 19751114 FR 7413375 A 19740417 La présente invention concerne un dispositif du type chercheur d'appels ou explorateur de lignes destiné a' détecter un état d'appel sur les lignes d'un faisceau de lignes explorées cycliquement. Sur chaque ligne circulent des signaux qui donnent naissance à un signal de test, positif quand la ligne est en appel, négatif quand la ligne est libres Les dispositifs chercheurs d'appel soumettent les impulsions de test à un traitement numérique cabalé ou programme'. Le traitement numerique est généralement un filtrage numérique, c'est-à-dire qu'une impulsion de test d'une polarité donnée n'est acceptée comme traduisant un état d'appel que si elle est répétée pendant deux ou plusieurs cycles d'exploration successifs0 Le programme correspondant consiste à comparer l'impulsion detest actuelle correspondant à une ligne en cours d'exploration à l'impulsion ou aux impulsions iumediatement précédente(s) correspondant à cette même ligne. Le programme doit autre activé, que l'impulsion de test soit positive ou négative, c'est-à-dire que le programme se déroule lors de chaque exploration de ligne. L'objet principal de l'invention est de réaliser un chercheur d'appels dans lequel le programme de traitement des impulsions de test n1 est activé que lorsque l'impulsion de test a la polarité correspondant à un appel actuel. Plus précisément, l'invention concerne un coupleur interposé entre un calculateur et un dispositif d'exploration de ligne coopérant avec une mémoire donnant la polarité des impulsions de test des diSférentes lignes aux cycles d'exploration précédents. Ce coupleur coopere avec le calculateur en lui fournissant les adresses des lignes que l'explorateur trouve apparemment en appel. Un gain de temps est obtenu en établissant avec le calculateur un dialogue plus court que celui qui devrait autrement s'établir entre calculateur et explorateur.Ainsi, il n1 est plus nécessaire que le calculateur envoie successivement un grand nombre adresses à ltexplo- rateur et trie,- parmi les réponses de ce dernier, celles qui correspondent~à un appel apparent et doivent autre soumises au programme de traitement. L'invention va maintenant autre décrite en détail en relation avec les dessins annexés, dans lesquels - la Fig. 1 est un graphe du programme de double test selon 1'art anteriellr - la Fig. 2 est un graphe du programme de double test ou de test n-uple conforme à l'invention ; - la Fig. 3 est un diagramne de blocs du coupleur de l'invention inséré entre le calculateur et l'explorateur - la Fig. 4 est un diagramme des signaux de timing - la Fig0 5 est un diagramme plus détaillé que celui de la Figo 3 du coupleur de l'inv2ntion ;; - la Fig. 6 est un diagramme de signaux expliquant le fonctionnement du circuit de synchronisation du coupleur - la Fig. 7 est un schéma montrant une partie du programme du calculateur ; et - les Figs. 8 et 9 représentent l'algorithme "coupleur calculateur" dans le cas normal et dans un cas dit de stop différé. En se référant à la Fig. 1, qui concerne un programme d'exploration de tart antérieur, on admettra à titre d'exemple que le type de filtrage numérique employé est le double test. Le programme comprend deux groupes d'états, A et B, correspondant à la certitude d'appel AB, et C et D, correspondant à la certitude de non-appel CD. Ces deux états sont exclusifs l'un de l'autre et l'on a ÂB = CD L'enchaînement des états est le suivants - s'il se produit, au cours du cycle t, un signal d'appel apparent Stf ce signal fait passer le programme d'un état actuel à un état subséquent selon le tableau suivant Etat actuel Etat subséquent A A B A C D D A - s'il se produit, au cours du cycle t, un signal de non-appel Etat actuel Etat subséquent A B B C C C n C On voit que deux signaux St successifs renvoient toujours en A quel que soit 11 état de départ et que deux signaux St successifs renvoient toujours en C quel que soit l'état de départ.Le programme doit être déclenché à chaque cycle, que le signal résultant de l'exploration soit St ou Le programme de la Fig. 2 qui est appliqué dans 1' explorateur de lignes appelantes de l'invention n'a que deux états : E correspondant à la certitude appel et E corresponG,lt à la certitude de non-appel0 Mais, au lieu de passer d'un état à un autre sous la commande d'un signal à deux états, on passe d'un état à l'autre sous la commande d'un signal qui peut prendre trois états S1 S2 et S z et seulement quand le signal occupe deux de ces états Les états sont les suivants :: - S1 quand le signal actuel est St alors que le signal d'appel apparent S précédent était le signal St ; - S2 quand le signal actuel est St alors que le signal S précédent était le signal St-2 ; - S quand le signal actuel est St alors que le signal S précédent était le signal St x avec xi 2. L'enchatnement des états est le suivant - s'il se produit, au cours du cycle t, un signal d'appel S1 Etat actuel Etat subséquent E E E E - sril se produit, au cours du cycle t, un signal d'appel S2 Etat actuel Etat subséquent E E E E - slil se produit, au cours du cycle t, un signal du appel S z Etat actuel Etat subséquent E E E E Le programme de comprend plus que deux états pour traduire la certitude d'appel et de non-appel au lieu de quatre. Le changement d'état ne se fait que pour les signaux S1 et S . Comme ces signaux x correspondent tous deux à une impulsion de test d'appel apparent S, il suffit que le coupleur transmette au calculateur les signaux d'appel apparent, ctest-à-dire les impulsions de test ayant la polarité voulue. La Fig. 3 représente le coupleur interposé entre le calculateur 100 et l'explorateur 300. Ce coupleur est relié au calculateur par un registre de sortie du calculateur et entrée dans le coupleur 1 et par un registre d1 entrée dans le calculateur et de sortie du coupleur 2. I1 comprend un compteur 3 qui reçoit d'un générateur d'impulsions 4 des impulsions de progression à travers une porte NON-ET 5 commandée par deux circuits de blocage 6 et 7. Le compteur a 12 bascules et peut compter de O à 4095. Les 4096 lignes ou relais qu'il s1 agit de tester sont répartis en 512 groupes de huit relais, chaque groupe ayant une adresse à neuf bits et chaque relais dans le groupe ayant une adresse à trois bits. Les sorties des neuf bascules de poids forts du compteur 3 sont reliées au registre d'adresses 8 de l'explorateur et ressorties des trois bascules de poids faibles sont reliées au multiplexeur 9. Le registre d'adresses 8 positionne un circuit d'aiguillage 10 reliant les groupes de huit relais au registre d'entrée 1 i du coupleur qui reçoit les mots d'exploration. On voit donc que le registre d'entrée 11 reçoit avec une période 8toù rest la période du générateur dtimpulsions des mots d'exploration parallèles à huit bits et que ces mots sont transformés en mots série par le multiplexeur 9. Ces mots série sont appliqués au circuit de blocage ó qui commande la porte 5 et le circuit de validation 12. La porte 5 est fermée chaque fois qu'un bit appliqué au circuit de blocage 6 est un bit traduisant un appel apparent. La porte 5, en se fermant, interrmspt llincrémentation du compteur. Le coupleur comprend un registre de butée 13 qui reçoit du calculateur, par l'intermédiaire du registre d'entrée 1 du coupleur, une adresse dite de butée qui est celle du dernier groupe de relais que l'on veut tester. Les neufs sorties du registre de butée 13 et les neuf sorties de poids forts du compteur 3 sont reliées à un comparateur 14 qui compare les deux adresses qui lui sont ainsi fournies. Lorsqu'il y a identité d'adresses, le comparateur 14 envoie un signal de blocage au circuit de blocage 7 qui ferme la porte 5 et remet à zéro le compteur 3. En se référant maintenant à la Fig. 4, qui représente l'organi- sation du temps, la ligne a représente le signal 101 de progression du compteur à la période de 100 nanosecondes et les lignes b, ci d, e, f, les signaux à la sortie des-cinq premières bascules du compteur. Le signal sortant de la quatrième bascule définit un créneau d'une période de 1,6 pso Le premier intervalle de 0,8 es de ce créneau sert à la stabilisation de l'explorateur 300 et le second intervalle de 0,8 es sert à l'adressage du multiplexeur. On a repre'- senté sur la ligne g les instants d'adressage du multiplexeur 9, les instants de traitement des impulsions de réponse de l'explorateur 300 par le circuit de blocage 6 et les instants de blocage possibles fournis par ce circuit deblocage. En se référant à la Fig. 5, on voit que, par la borne 21 du registre 2, le calculateur 100 recueille un signal de validation des données du coupleur et que, par une borne 22, il lui fournit une impulsions dite d'effacement de validation 102 (Fig. 6). Le front arrière de cette impulsion met dans ltétat un la bascule 151 du circuit de synchronisation 15 (impulsion 103). La bascule 152 est actionnée par le front avant des impulsions d'horloge 101 venant du générateur d'impulsions 4 quand par ailleurs la bascule 151 est dans l'état un (impulsion 104). Cette impulsion 104 commande, par son entrée de forçage, la bascule 61 du circuit de blocage 6 (impulsion 105)e A l'instant 107, la bascule 61 ouvre la porte 5 et remet à zéro les bascules 151 et 152.La porte 5 étant ouverte, elle laisse passer les impulsions dthorloge 101 du générateur d'impulsions. Sur la ligne g de la Fig. 6, ces impulsions 101 sont celles de la sortie de la porte 5; elles sont légèrement décalées par rapport aux impulsions 101 de la ligne c qui, elles, sont prises à la sortie du générateur d t impulsions 4. La bascule 61, dont on a vu qu'elle recevait sur son entrée de forçage un signal provenant du circuit de synchronisation, reçoit sur son entrée de prépositionnement le signal en provenance du multiplexeur et sur son entrée d'horloge le signal de la ligne g de la Fig. 4 obtenu en appliquant à la porte ET 62 le signal de progression du compteur prélevé à la sortie de la porte NON-ET 5 et le créneau positif de la ligne e de la Fig. 4 prélevé à la sortie de la quatrième bascule du compteur. La bascule 61 bascule quand, son entrée de prépositionnement étant sur zéro, elle reçoit un front avant du signal d'horloge. Par le fil 63, elle ferme la porte NON ET 5 et, par le fil 64, elle provoque l'ouverture de la porte 121 du circuit de validation 12. Lorsque l'adresse de fin de zone d'exploration est atteinte, un signal est envoyé par le comparateur 14 à la porte OU 73, qui peut recevoir d'autre part un signal d'ouverture du circuit décodeur d'ordres 16. Le signal sortant de la porte OU 73 est appliqué à l'entrée de prépositionnement de la bascule 71 qui vient à l'état un au moment du début du créneau positif de la ligne e de la Fig. 4. La bascule 71 envoie, par le fil 73, un signal de fermeture à la porte NON-ET 5 et, par le fil 74, un signal de validation à la porte ET 122 du circuit de validation 12. Par ltintermédiaire de la porte OU 121, le signal de validation est transmis à la borne 21 du registre 2, que ce signal vienne de la bascule 61- QU vienne de la porte ET 122 lorsque cette dernière regoit un signal d'ouverture du circuit décodeur d'ordres 16. Le registre 2 reçoit également le contenu du compteur au moment du blocage. Le circuit décodeur d'ordres 16 reçoit du calculateur 100, par l'intermédiaire du registre d'entrée 1, un ordre de deux bits. Si cet ordre est 00, le circuit décodeur d'ordres provoque, par le fil 160, l'initialisation du compteur 3 à une valeur fournie par le calculateur. Si cet ordre est 01, le circuit décodeur d'ordres provoque, par le fil 161, le remplissage du registre de butée 13 par un nombre fourni par le calculateur. Si cet ordre est 10, le circuit décodeur d'ordres provoque, par le fil 162, le forçage des bascules 61 et 71 dans le sens où elles ferment la porte NON-ET 5. La progression du compteur est donc arrStée. Comme, au moment de l'initialisation du compteur, il faut stopper sa progression, le signal sur le fil 160 est également appliqué au fil 162 à travers la porte NI 164. Enfin, le calculateur peut envoyer au coupleur un ordre 71 qui sert à stopper le compteur, non pas immédiatement mais à la fin de l'exploration de la dernière ligne (ou du dernier relais) du groupe de huit dont l'exploration est en cours, Cet ordre est dit ordre de "stop différé". L'ordre il met la bascule 165 du circuit de décodage d'ordres 16 dans l'état un, ce qui substitue, à l'entrée de la porte OU 73, un signal un fourni par cette bascule au signal un fourni par le comparateur 1 4o Lors de l'arrivée du signal de fin de groupe de huit (c'est le m4me signal que celui qui est appliqué au registre 11), la bascule 71 vient dans ltétat un et met dans l'état un la bascule 720 L'arrêt de l'exploration est alors transmis au calculateur spécialement, non plus par la borne 21 relative au circuit de validation, car la porte ET 122 de ce circuit est fermée par la bascule 165, mais par la borne 23 et seulement lorsque le calculateur montre sa disponibilité en envoyant un bit sur l'entrée horloge de la bascule 72 après avoir obtenu un test négatif de la validité de la borne 21. En se référant maintenant à la Fig. 7, on a représente le registre de sortie 2 du coupleur qui reçoit sur sa borne 21 le signal de validation correspondant à un appel apparent de la ligne explorée et sur ses bornes 200-211 1'adresse de cette ligne. Le calculateur comprend, entre autres, une mémoire 17, un registre d'adresses 18, une horloge 19 et deux comparateurs 24 et 25. Quand apparat un signal d'appel apparent sur la borne 21 en provenance d1une ligne explorée, l'heure d'apparition H est inscrite sur la ligne de la mémoire 17 dont l'adresse est donnée par le registre d'adresses 18.Sur cette même ligne se trouvent inscrites les heures des appels apparents précédents Ht-1 ou Ht-2 (s'ils existent). Les heures Et et Hot 1 sont comparées dans le comparateur 24 et les heures Et et Ht-2 sont comparées dans le comparateur 25. Ces comparateurs donnent un signal de sortie quand les heures comparées différent respectivement d'une unité ou de deux unités (évidemment, l'heure doit être donnée par l'horloge avec une unité égale au cycle de balayage de la totalité des lignes) e Les signaux de sortie des comparateurs 24 et 25 sont les signaux et et S2 dont il a été question dans l'entrée en matière.Le signal S1 est appliqué en meme temps que le signal E de certitude de nonappel à la porte ET 26 et les signaux E, S1, S2 sont appliqués à la porte ET 27. On trouve à la sortie de la porte ET 26 le signal de transition ES1 vers un appel certain et à la sortie de la porte ET 27 le signal de transition ESx vers un non-appel certain qui permettent d'inscrire dans la mémoire 17 les nouveaux E et E en remplacement des anciens Simultanément, Ht est mis à l'emplacement de Hot 1 et Et 1 est mis à l'emplacement de Ht-2 La Fig. 8 est l'algorithme de fonctionnement du coupleur en relation avec le calculateur0 il comprend trois colonnes : opération coupleur, opération calculateur, signaux échangés Le calculateur envoie au coupleur l'ordre 00 par les fils 121, 122 et l'adresse d'initialisation du compteur 3 par les fils 110-119 soit 2+9 bits; puis, il envoie un bit d'exécution par le fil 120. Le coupleur applique un signal de validité à la borne 21. Le calculateur envoie alors au coupleur l'ordre 01 par les fils 121, 122 et l'adresse de butée au registre de butée 13 par les fils 110-119; puis il envoie un bit d'exécution par le fil 120. Après quoi, ltexploration est lancée par l'envoi dtun bit d'effacement de validation par le calculateur sur la borne 22e Ce lancement de ltex- ploration fait apparaître un zéro sur la borne 21. Ce zéro devient un un St il y a appel apparent ou Si lton est en butée. Le calculateur fait donc des tests de validité en testant la borne 21, c'est-à-dire vérifie que cette borne reçoit un un. Si le test est positif, c'est-à-dire si la borne est à un, il acquiert l'adresse de la ligne par les bornes 200-211 et relance l'explora- tion en envoyant un bit sur la borne 22, ce qui met la borne 21 à zéro. L'adresse est incrémentée et l'incrémentation continue s'il n'y a pas d'appel apparent et si l'on n'est pas en butée0 Si, sans appel apparent, on atteint la butée ou s'il y a appel apparent, un un est appliqué à la borne 21 et l'adresse de la ligne en appel apparent ou de la ligne constituant la butée est inscrite dans le registre 2 d'où elle est acquise par le calculateur. Le coupleur se met alors en attente d'un ordre du calculateur0 Pendant l'încrémentation du coupleur suivant une inscription d'adresse dans le registre 2, le calculateur lit cette adresse et compare H t à et Ht2 comme on l'a expliqué. Dans la Fig. 9, on a introduit dans l'algorithme la séquence de stop différé tout de suite après l'incrémentation. Quand 11 ordre de stop différé est reçu, le programme rejoint le programme de la Fig. 8, soit à l'étape de bifurcation entre appel apparent et pas d'appel apparent, soit quand le groupe de huit lignes est complètement exploré et que la bascule 71 a été excitée, à 11 étape d'attente d'un ordre du calculateur. REVENDICATIONS 1 - Dispositif d'exploration des lignes d'un faisceau de lignes ou éléments équivalents susceptibles de prendre un état inoccupé et un état d'appel, comprenant un explorateur interrogeant en séquence lesdites lignes d'après l'ordre de leurs adresses et recueillant en réponse des impulsions de test dont la valeur binaire dépend de état dtinoccupation ou de présomption d'appel de la ligne, une ligne étant considérée comme certainement appelante si an certain nombre d'impulsions de test successives de même valeur binaire et correspondant à la présomption d'appel sont recueillies, ledit dispositif comprenant un calculateur et un coupleur du calculateur audit explorateur et étant caractérisé en ce que le coupleur reçoit de 1' explorateur les impulsions de test des deux valeurs binaires et l'adresse des lignes et ne retransmet au calculateur que celles des impulsions de test d'une seule valeur binaire et celles des adresses qui correspondent à des lignes présumées appelantes et que le calculateur comporte des moyens de comparer lesdites impulsions de test d'une seule valeur binaire et de déduire de leur succession la conversion d'une présomption d'appel en un appel certain. 2 ~ Dispositif d'exploration des lignes d'un faisceau de lignes conforme à la revendication 1 caractérisé en ce que le coupleur comprend un générateur d'impulsions d'horloge, un compteur, des moyens de commande dudit compteur par lesdites impulsions d'horloge, des moyens d'initialiser ledit compteur sous la commande du calculateur, des moyens du inhiber lesdits moyens de commande du compteur et d'arrêter celui - ci p a r i e s seule s impulsions de test ayant la valeur binaire correspondant à la présomption d'appel et des moyens commandés par ces impulsions de test de transférer le contenu du compteur au moment de l'arrêt dans le calculateur. 3 - Dispositif d'exploration des lignes d'un faisceau de lignes conforme à la revendication 2, caractérisé en ce que le coupleur comprend en outre un registre de butée, des moyens de remplir ledit registre de butée par l'adresse d'une ligne définissant la fin de 1' exploration, un comparateur du contenu dudit compteur et du contenu du registre de butée, ledit comparateur fournissant un signal de butée en cas d'identité des deux contenus et des moyens d'inhiber les moyens de commande du compteur et d'arrêter celui-ci par le signal de butée. 4 - Dispositif d'exploration des lignes d'un faisceau de lignes conforme à la revendication 2, caractérisé en ce que les lignes ou éléments équivalents sont explorées en parallèle par groupes, les adresses desdits groupes étant fournies par les étages de poids fort du compteur et que le coupleur comprend un multiplexeur mettant en série les impulsions de test du groupe de lignes testées, ledit multiplexeur étant commandé par les étages de poids faible du compteur.