FR 2285679 A1 19760416 FR 7527871 A 19750911 L'utilisation du codage à deux fréquences pour l'enregistrement d'une information binaire dans des mémoires à couchis magnétiques est généralement connue. Etant donné que ce codage contient en r temps une information de cadence pour chaque bit d'information, c'est-à-dire un marquage des limites d'une cellule de bit, ce codage semble également être très approprié pour la transmission de données dans une installation de traitement de données, par exemple entre l'unité centrale et les appareils périphériques.La présente invention a pour objet un montage simple et sûr pour le codage à deux fréquences d'une information binaire. Le montage pour le codage à deux fréquences d'une infor- mation binaire selon l'invention est essentiellement caractérisé par le fait qu'il comporte des dispositifs pour produire deux traîne d'impulsions à intervalles d'impulsions égaux entre eux, le premier train d'impulsions ayant deux impulsions et le second train d'impulsions ayant une impulsion par bit de 1' information binaire, l'impulsion du second train d'impulsions commençant en temps temps qu'une impulsion du premier train d'impulsions, qu'il comprend en outre un multiplexeur commands par 1' information binaire à coder et aux entrées des données duquel sont appliqués les deux trains d'iwpulsions, qu'à la sortie du multiplexeur est reliée l'entrée d'un diviseur binaire a la sortie duquel peut être prélevée l'information binaire codée, et que le second train d'impulsions sert à commander l'extraction sérielle en bits de l'information binaire à coder, à partir d'un dispositif à mémoire. A titre d'exemple on a décrit ci-dessous et repré- senté aux dessins nnexés différentes formes de réalisation de l'objet de l'invention. La figure 1 représente un premier mode de réalisa- tion de l'objet de l'invention. La figure 2 représente un diagramme des temps pour expliquer le mode de fonctionnement de l'exemple d'exécution selon la figure 1. La figure 3 représente un second mode d'exécution de l'objet de l'invention. La figure 4 représente un diagramme des temps explicitant le mode de fonctionnement de cette seconde forme de réal#ation. L'exemple d'exécution représenté dans la figure 1 est constitué avec un multiplexeur 1 qui sert, de manière connue en soi, relier, en fonction de signaux de commande, alternativement l'une des deux entrées 2 et 3 à une sortie commune. Le multiplexeur selon la figure 1 comprend deux circuits ET 5 et 6 et un circuit OU 7, qui comprend les deux sorties des circuits ET. La sortie du circuit OU 7, c'est-à-dire la sortie 4 du multiplexeur est reliée à l'entrée de cadence C d'une bascule 8 de type D et commandée par les flancs des impulsions de cadence, la sortie d'inversion Ç étant reliée à l'entrée D.La bascule 8 fonctionne donc comme un diviseur binaire à un étage, dans lequel l'état du signal à la sortie change toutes les fois qu'apparatt à l'entrée de cadence C un flanc de signal croissant. La sortie Q (ou encore #) de la bascule D constitue la sortie du montage. La commande du multiplexeur 1 se fait à l'aide de l'information binaire à coder B et à l'aide de son inversion B. On peut renoncer à la forme inversée de l'information binaire si le circuit ET 6 est pourvu d'une entrée de commande inversée. L'information binaire à coder peut titre extraite par bit, à l'aide d'un signal S, à partir de la mémoire 10 qui n'est représentée que schématiquement. Avantageusement, la mémoire 10 est constituée par un registre à décalage à cadence de décalage S. Pour une meilleure compréhension du montage qui vient d'être décrit, ainsi que de ce qui suit, on a représenté dans la figure 2, l'allure des signaux en différentes points du montage selon la figure 1. La ligne a montre un train d' impulsions dans lequel les longueurs des impulsions et les intervalles entre impulsions sont identiques. Ce premier train d'impulsions est appliqué à l'entrée 2 du multiplexeur 1. Etant donné qu'il passe directement à la sortie 4 du multiplexeur lorsque la sortie d'informations B = 1, il est désigné dans ce qui suit par train d'impulsions-l. Le train d'impulsions représenté dans la ligne b de la figure 2 se distingue du premier train d'impulsions par le fait que chaque seconde impulsion manque.Il sera désigné par train d'impulsions-# car il apparat à la sortie 4 du multiplexeur 1 lorsque la sortie d'informations B = O (B = 1). Le train d'impul sions-~ est également utilisé pour l'extraction de l'information binaire à partir de la mémoire 10. Il est par conséquent identique au signal S susmentionné. L'extraction, par bit, de l'information binaire à partir de la mémoire 10 est déclenchée par le flanc croissant des impulsions du train d' impulsions-#. L'inverseur ll introduit, dans la figure 1, dans la liaison entre l'entrée 3 du multiplexeur et l'entrée de la cadence S de la mémoire 10 (du registre à décalage), peut d'abord être ignoré.La ligne c de la figure 2 montre une série de bits choisis arbitrairement de l'in- formation binaire à coder à la sortie B de la mémoire 10. le urodèle d'impulsions qui apparatt à la sortie du multiplexeur par suite de la ccxnmande de celui-ci à l'aide du train de bits selon la ligne c, est représenté dans la ligne e de la figure 2. La ligne f montre l'information binaire codée àla sortie Q du diviseur binaire 8 ou à la sortie 9 du montage. on peut le voir, l'état du signal à la sortie Q du diviseur binaire change toutes les fois que des flancs d'impulsions croissants apparaissent dans le modèle d'impulsions selon la ligno e. Ainsi que cela est nettement visible dans la figure 2, les flancs décroissants des impulsions des deux trains dtimpul- sions (lignes a et b) offertes au multiplexeur I, ne jouent aucun rOle lors de l'opération de codage ai on continue à ne pas tenir compte de la ligne d non encore mentionnée. En principe, la posi tu dans le temps, des flancs décroissants peut par conséquent varier.Mais étant donné que par suite des retards inévitables entre les signaux un certain temps s'écoule entre l'apparition d'un flanc croissant dans le train dtimpulsions-p et l'apparition d'un nouveau bit d'informations à l'entrée de commande du multiplexeur, des dérangements peuvent apparattre dans le procédé de codage décrit jusqu'ici si la valeur binaire entre deux bits informations successifs varie. Il faut en effet compter avec la possibilité que les temps de propagation des signaux sur les deux voies du multiplexeur soient différents.Si la commutation a lieu à un instant où un "1" binaire est appliqué aux entrées du multi pleureur, des impulsions perturbatrices, de courte durée, apparais- sent à la sortie 4 du multiplexeur, ces impulsions parasites pouvant éventuellement déclencher, de façon non souhaitée, le diviseur binaire 8 suivant. Pour remédier à cet inconvénient, on peut faire en sorte que 11 extraction de l'information binaire à partir de La mémoire 10 soit déclenchée par les flancs décroissants des impul- sions du train d'impulsions-#. A cet effet on insère, dans la liaison entre l'entrée 3 du multiplexeur et l'entrée des signaux de cadence S de la mémoire 10, un irwersapr 11. Le déroulement dans le temps qui en résulte pour l'information binaire à coder est représentée dans la ligne d de la figure 2. Les déroulements des signaux selon les lignes e et f ne changent pas par rapport à l'exemple décrit précédemment. Afin d'obtenir l'effet souhaité, il est nécessaire qu'au début d'un nouveau bit d'information dans le train d'impulsions-l, une pause d'impulsion soit présente. Il est de ce fait nécessaire de donner aux deux trains d'impulsions le déroulement tel que représenté dans las lignes a et b de la figure 2, déroulement dans lequel les flancs decrorssants des impulsions des deux trains d'impulsions coTncident également. Généralement, on peut supposer qu'un train d'impulsions correspondant au train d'impul sions-i de la ligne a de la figure 2 est disponible dans une installation pour le traitement des données. Si ceci n'est pas le cas il est banal de le déduire d'une cadence appropriée.Un dispositif utilisable pour former le train dtimpulsions-0 à partir du train d'impulsions-I appliqué à la borne 12 est représenté dans la partie supérieure de la figure 1, et comprend un diviseur binaire 13 (correspondant au diviseur binaire 8), un circuit NI 14 et un inverseur 15. Le mode de fonctionnement de ce dispositif est évident et ne demande aucune explication. Il convient toutefois de mentionner que le temps de propagation du signal par l'inverseur est utilisé pour obtenir une corzlcidence aussi bonne que possible dans le temps entre les flancs des impulsions des deux trains d' im- pulsions. Une autre forme de réalisation du montage selon l'invention est représentée dans la figure 3. Les éléments constitutifs principaux de cet exemple d'exécution sont constitués par un multiplexeur 16 et par trois circuits NI 17 à 19. Le dispositif pour dériver le train d'impulsions-# n'est pas représenté. Le reste du montage selon la figure 3 ne se distingue pas du montage selon la figure 1. Par suite du mode de fonctionnement modifié de l'élément multiplexeur, il est avantageux de déclencher l'extraction de l'information binaire à coder à partir de la mémoire 10 par les flancs croissants des impulsions du train d' impulsions-#. Les déroulements des signaux qui résultent, dans ces conditions, aux différents points de l'exemple d'éxécution selon la figure 3, sont indiqués dans la figure 4.De façon analogue à la représentation de la figure.2, la ligne S contient le train dtimpulsions-l, la ligne h contient le train d'impulsions-~ et la ligne i le train de bits de l'information binaire à coder. La ligne k représente le modèle d'impulsions à la sortie du multiplexeur 16. La ligne i représente finalement à nouveau l'information binaire à codage à deux fréquences à la sortie 9 du circuit. Dans l'exemple d'exécution selon la figure 3, les flancs décroissants des impulsions du train d'impulsions-~ ne déclenchent pas des opérations de commutation. Leur position dans le temps est donc sans aucune signification, étant toutefois noté qu'il faut simplement veiller à ce que les distances entre les flancs décroissants et les flancs croissants soient suffisamment importantes pour que puissent être exécutées les différentes opé- rations de commutation, tout en tenant compte des temps de propagation des signaux. A laplacedhdispositif représenté dans la figure 1 et servant à dériver le train dtimpulstons-0 on peut, de ce fait, utiliser un simple diviseur binaire à la sortie duquel est appliqué le train d'impulsion-l. R E V E N D I C A T I O N S 1. Montage pour le codage à deux fréquences d'une information binaire, caractérisé par le fait qu'il comporte des dispositifs pour produire deux trains d'impulsions à intervalles d'impulsions égaux entre eux, le premier train d'impulsions ayant deux impulsions et le second train d'impulsions ayant une impulsion par bit de l'information binaire, l'impulsion du second train d'impulsions commençant en même temps qu'une impulsion du premier train d'impulsions, qu'ficomprend en outre un multiplexeur (1) commandé par 11 information binaire à coder et aux entrées des données (2, 3) duquel sont appliqués les deux trains d'impulsions, qu'à la sortie du multiplexeur (4) est reliée l'entrée (C) d'un diviseur binaire (8) à la sortie (Q) duquel peut être prélevée l'information binaire codée, et que le second train d'impulsions sert à commander l'extraction sérielle en bits, à partir d'un dispositif à mémoire (10) de l'information binaire à coder. 2. Montage selon la revendication 1, caractérisé par un registre à décalage (10) pour mémoriser l'information binaire à coder. 3. Montage selon l'une ou l'autre des revendications I ou 2, caractérisé par le fait que l'extraction d'un nouveau bit d'information à partir du dispositif à mémoire (10) s'effectue à un instant auquel une modification d'état du signal de commande pour le multiplexeur (1) ne peut conduire à aucune modification momentanée de l'état du signal de sortie, même pour des retards différents entre les deux voies de passage du signal utilisées alternativement. 4. Montage suivant la revendication 3, du type comportant un multiplexeur (1) constitué par deux circuits ET (5, 6) commandés en opposition de phase et par un circuit OU (7) qui rassemble les sorties des circuits ET (5, 6), caractérisé par le fait que la fin de l'impulsion du second train d'impulsions corn- cide avec l'extrémité d'une impulsion du premier train d'impulsions et que l'extraction de l'information binaire à coder est contrôlée par les flancs décroissants des impulsions du second train dtim- pulsions. 5. Montage selon la revendication 3, du type compremant un multiplexeur constitué par deux circuits NI (17, 18) commandés en opposition de phase et par un autre circuit NI (19) qui rassemble les sorties des deux circuits NI (17, 18), caracté- risé par le fait que l'extraction de l'information binaire est commandée ou contrôlée par les flancs croissants des impulsions du second train d'impulsions.