FR 2246131 A1 19750425 FR 7428429 A 19740819 La présente invention concerne un dispositif numérique multiplex de suppression d'écho destiné à supprimer l'écho apparaissant dans les canaux d'un systeme de communications par satellites et d'un système de communications par cibles sousmarins, sans convertir les signaux multiplexés codés numérique ment. Les dispositifs analogiques de suppression d'écho antérieurement connus nécessitent un suppresseur analogique d'écho pour chaque canal. Le suppresseur analogique possède des dimensions importantes et sa consommation en énergie est élevée. En outre, dans le cas d'un système de communications internes par satellitès, comportant plusieurs canaux téléphoni- ques, un suppresseur analogique d'écho doit être prévu pour chaque canal dans chaque station terrestre, ce qui augmente à la fois le cotit initial et l'espace nécessaire. On connait un suppresseur numérique d'écho du type dans lequel les signaux analogiques sont convertis en signaux numériques par un convertisseur analogique-numérique. Cependant, dans ce cas, on doit aussi prévoir un suppresseur d'écho pour chaque canal. On a aussi proposé un suppresseur numérique d'écho dans lequel différentes opérations logiques complexes sont effectuées sur les signaux numériques, de façon à pouvoir détecter la valeur de créte des signaux sonores, mais ce système présente une configuration très complexe. La présente invention se propose de réaliser un dispositif numérique multiplex de suppression d'écho qui permet de supprimer l'écho sans conversion du signal sonore codé numériquement La présente invention se propose aussi de réaliser un dispositif numérique multiplex de suppression d'écho qui permet de supprimer l'écho dans plusieurs canaux. La présente invention se propose encore de réaliser un dispositif numérique multiplex de suppression d'écho qui peut être réalisé à l'aide de circuits intégrés classiques disponibles dans le commerce, avec une réduction correspondante du cotit de fabrication, dont la constitution est simple, dont les dimensions sont compactes et dont le poids est léger, tout en conservant un fonctionnement stable. La présente invention fournit un dispositif numérique multiplex de suppression dtécho comportant*deux dispositifs d'accumulation, respectivement prévus pour les cotés émission et réception, destinés à accumuler numériquement, de façon répétitive et pour chaque canal, les valeurs absolues des signaux sonores codés numériquement et multiplexés, de façon à détecter l'énergie acoustique et à la mémoriser pendant un intervalle de temps prédéterminé, des moyens destinés à comparer les contenus desdits dispositifs d'accumulation, à des in ervalles de temps prédéterminés, des moyens de mémorisation destinés à mémoriser, pendant un intervalle de temps prédéterminé, le signal de sortie desdits moyens de comparaison, et des moyens destinés à contrtler séquentiellement, suivant une séquence déterminée, les signaux sonores codés numériquement et multiplexés, côté émission et côté réception, en réponse à la valeur du signal de sortie desdits moyens de mémorisation. Par conséquent, les échos qui apparaissent dans plusieurs canaux peuvent etre supprimés sans convertir les signaux codés numériquement et multiplexés. La présente invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation particulière donnée à titre d'exemple et représentée au dessin annexé dans lequel La figure 1 est un schéma de blocs d'une forme de réalisation préférée de l'invention. La figure 2 représente les trames des signaux PCM utilisés pour expliquer le mode de fonctionnement du dispositif représenté dans la figure i. La figure 3 représente les signaux de sortie d'un convertisseur de valeur absolue du dispositif suivant l'invention. Dans la figure 1, les références 1 et 4 désignent des convertisseurs de valeur absolue, les références 2 et 5 désignent des additionneurs, les références 3 et 6 désignent des dispositifs de mémorisation, la référence 7 désigne un comparateur, la référence 8 désigne un circuit de synchronisation possédant un temps de blocage de l'ordre de 110 ms, la référence 9 désigne un circuit de synchronisation possédant un temps de blocage de l'ordre de 10-ms, la référence 10 désigne un circuit logique côté émission, et la référence i1 désigne un circuit logique cté réception. Les référencesCH1, CH2, ..., CHri figurant dans les dispositifs de mémorisation 3 et 6 et dans les circuits de synchronisation 8 et 9 représentent respectivement les différents canaux. La référence Rin désigne une borne d'entrée côté réception, la référence Rout désigne une borne de sortie côté réception, la référence Sin désigne une borne d'entrée côté émission, la référence Sout désigne une borne de sortie coté émission, la référence Scoop désigne une borne d'entrée des impulsions de comparaison côté émission, la référence Schp désigne une borne d'entrée des impulsions de canaux côté émission, la référence Sclp dési gue une borne d'entrée des impulsions d'effacement côté émission, et la référence Rchp désigne une borne d'entrée des impulsions de canaux côté réception. La borne de sortie Sout et la borne d'entrée Rin sont respectivement reliées, par l'intermédiaire d'une ligne de transmission PCM (modulation par impulsions codées) à longue distance, à une borne d'entrée côté réception d'un suppresseur d'écho dans une station éloignée, et à une borne de sortie côté émission de ce suppresseur d'écho . La borne de sortie Rout et la borne d'entrée Sin sont reliées aux bornes associées d'un équipement terminal PCM.Les différentes impulsions qui doivent titre appliquées à la borne d'entrée Scop des impulsions de comparaison, à la borne d'entrée Schp des impulsions de canaux, à la borne d'entrée Sclp des impulsions d'effacement, et à la borne d'entrée Rchp des impulsions de canaux, peuvent entre délivrées par l'équi- pement terminal PCM, d'une façon bien connue en soi. En se référant de nouveau à la figure 1, les signaux codés numériquement et multiplexés, appelés ci-après signaux PcN, sont apiqués aux bornes d'entrée Sin et Rin, à partir de l'équLpement terminal PCM. Les trames d'impulsions des signaux PCM codés en binaire par exemple, sont représentées dans la figure 2 On va maintenant décrire le mode de fonctionnement en se référant à un canal particulier des signaux PCM codés en binaire naturel. On va tout d'abord décrire le mode de fonctionnement de chaque dispositif. Le premier bit de chaque canal qui est représenté dans la figure 2, est un bit de signe représentant le signe positif ou négatif, de sorte que le convertisseur t ou 4 de valeur absolue élimine le premier bit de chaque canait comme représenté dans la figure 3. Le signal de sortie du convertisseur 1 ou 4 de valeur absolue est appliqué à l'additionneur 2 ou 5, qui constitue un accumulateur en association avec le dispositif de mémorisation 3 ou 6, et est ajouté au signal du canal correspondant lu à partir du dispositif de mémorisation 3 ou 6. La somme d'une nouvelle valeur absolue et de la valeur précédente figurant dans le dispositif de mémorisation est de nouveau mémorisée dans le dispositif de mémorisation 3 ou 6. Le dispositif de mémorisation 3 ou 6 est initialement réglé à zero. Par conséquent, le contenu du dispositif de mémorisation 3 ou 6 augmente graduellement lorsque les opérations ci-dessus se répètent plusieurs fois cycliquement. Les signaux de sortie des dispositifs de mémorisation 3 et 6 sont appliqués au comparateur 7 de façon à être comparés.Lorsque le contenu du dispositif de mémorisation 6 est supérieur à celui du dispositif de mémorisation 3, le circuit de synchronisation 8.est déclenché de façon à délivrer un signal de sortie "1". Après quoi, le signal de sortie "1" peut être conservé durant le temps de blocage qui est de l'ordre de 110 ms. Lorsque le contenu du dispositif de mémorisation 3 dépasse une valeur de seuil prédéterminée, le canal correspondant dans le circuit de synchronisation 9 est actionné durant le temps de blocage de l'ordre de 10 ms, le circuit 9 fournissant un signal de sortie "1'. Lorsque et uniquement lorsque le signal de sortie du circuit de synchronisation 9 est "1" alors que le signal desor- tie du circuit de synchronisation 8 est "0", le circuit logique 10 côté émission délivre un signal de sortie PCM ne contenant pas de signal sonore, durant un intervalle de temps correspondant au canal associé ctté émission. Lorsque les signaux 'de sortie des circuits de synchronisation 8 et 9 ne satisfont pas à la condition ci-dessus, le signal PCM reçu sur la borne d'entrée Sin est transmis à la borne de sortie Sout, par l'intermédiaire du circuit logique -1-0. C'est-à-dire que le circuit logique 10 e-st mis dans l'état dit 1,passant". Lorsque le signal de sortie du circuit de synchronisation 8 est "1", quelle que soit la valeur du signal de sortie du circuit de synchronisation 9, c'est-à-dire "1" ou "O", le circuit logique il côté réception effectue la conversion logique du signal de communication (ctest-à-dire le signal PCM du signal sonore), de sorte que le niveau-du signal sonore peut être atténué durant le temps correspondant au canal associé. De ce fait, l'écho est atténué. Le signal de communication reçu sur la borne d'entrée Rin est en géneral le signal qui est comprimé par un circuit de codage non linéaire dans-l'équipement terminal PCM. Par consé quent, le signal de communication qui a traversé le circuit logique 11 côté réception est sensiblement similaire au signal compri mé. La caractéristique souhaitée dans le dispositif de suppression d'écho est que plus le niveau du signal sonore ou niveau sonore est élevé, plus l'atténuation équivalente est importante. Par conséquent, le circuit logique Il côté réception n'a pas besoin de présenter une caractéristique non linéaire. Lorsque les opérations d'accumulation décrites, réalisées par l'additionneur 2 et le dispositif de mémorisation 3 ou par l'additionneur 5 et le dispositif de mémorisation 6, sont effectuées un nombre prédéterminé de fois, il apparaît une impulsion d'effacement en synchronisme avec l'impulsion du canal émetteur, sur la borne d'entrée Sclp des impulsions d'effacement, cette impulsion d'effacement étant appliquée aux dispositifs de mémorisation 3 et 6, de façon que les différents canaux soient effacés ou remis à "O". Les circuits de synchronisation 8 et 9, qui sont déclenchés en réponse au signal de sortie "1" de la façon décrite ci-dessus, sont automatiquement remis à zéro après un temps de blocage prédéterminé. On va maintenant décrire plus en détail les cinq modes de fonctionnement. 1. Fonctionnement lorsque le signal de communication pour un canal particulier est reçu uniquement sur la borne d'entrée Rit côté réception Lorsque le circuit logique Il côté réception est mis dans l'état passant, le signal de communication traverse le circuit logique i1 pour arriver sur la borne de sortie Rout, à partir de laquelle il est non seulement transmis à l'équipement terminal PCM, mais aussi appliqué au convertisseur 1 de valeur absolue.Le signal de sortie du circuit de synchronisation 9 devient In alors que le signal de sortie du circuit de synchronisation 8 devient "0" en réponse au signal de sortie du comparateur 7, comme décrit ci-dessus, de sorte que le circuit logique 10 côté émission est biloqué tandis que le circuit logique Il côté réception est mis dans ltétat passant. Comme décrit ci-dessus, lorsque le signal de communication apparaît uniquement coté réception, aucun signal de communication n'est transmis à partir de la borne de sortie Sout côté émission. Par conséquent, même lorsque le signal de communication reçu sur la borne d'entrée Rin côté réception apparaît sur la borne d'entrée côté émission, en raison des mauvaises caractéristiques du circuit hybride, l'écho peut être complètement suppri mé. 2. Fonctionnement lorsque le signal de communication apparaît uniquement sur la borne d'entrée Sin c8té émission Les signaux de communication sont accumulés par le convertisseur 4 de valeur absolue, l'additionneur 5 et le dispositif de mémorisation 6, comme décrit ci-dessus. Etant donné qu'aucun signal de communication n'apparaît côté réception, le contenu du dispositif de mémorisation 3 est "O", de sorte que le signal de sortie du circuit de synchronisation 9 est "O" tandis que le signal de sortie du circuit de synchronisation 8 est "1". Par conséquent, le circuit logique 10 côté émission est mis dans l'état passant, tandis que le circuit logique côté réception est mis dans l'état correspondant à l'atténuation de l'écho. 3. Fonctionnement lorsque le signal de communication apparaît côté émission alors que ce signal de communication a été reçu uniquement côté réception Lorsque le signal de communication apparaît uniquement côté réception, le circuit logique 10 côté émission transmet le signal PCM correspondant à l'absence de signal sonore, de la façon décrite ci-dessus. C'est-à-dire que le signal de communication n'est pas transmis. Lorsque le signal de communication apparaît côté émission, le signal de communication est mémorisé dans le dispositif de mémorisation %. En réponse à la réception de l'impulsion de comparaison, le contenu des dispositifs de mémorisation 3 et 6 est comparé, et lorsque le contenu du dispositif de mémorisation 6 devient supérieur à celui du dispositif de mémorisation 3, c'est-à-dire lorsque le volume côté émission du signal de communication devient supérieur à celui côté réception, le fonctionnement est sensiblement similaire à celui décrit dans le paragraphe 2 cidessus. C'est-à-dire que le signal de sortie du circuit de synchronisation 8 devient "1", de sorte que le circuit logique 10 côté émission est mis dans l'état passant, ce qui permet la transmission du signal de communication. Cependant, le circuit logique Il c8té réception est mis dans l'état correspondant à l'atténua tiondel'écho. Par conséquent, même si l'écho n'est pas totalement éliminé, il est suffisamment atténué. Lorsque le volume du signal de communication c8té émission est plus faible que celui côté réception, le contenu du dispositif de mémorisation 6 devient plus faible cue celui du dispositif de mémorisation 3, de sorte que l'on obtient le fonctionnement décrit dans le paragraphe I ci-dessus. C1est-à- dire que le circuit logique 8té émission transmet le signal PCM correspondant à l'absence de signal sonore, à partir de la borne de sortie Sout. Le circuit logique 11 coté reception est mis dans L'étant passant, de sorte que le signal de communication est transmis par ce circuit 11, entre la borne d'entrée Rin et la borne de sortie Rouit.Par conséquent, le signal de communication qui apparaît sur la borne d'entrée Rin n1 est pas transmis à partir de la borne de sortie Sout, de sorte que le signal dtécho peut être complètement supprimé. 4. Fonctionnement lorsque le signal de communication apparait côté réception alors qu'il est apparu côté émission Le fonctionnement est similaire à celui décrit dans le paragraphe 2 lorsque le signal de communication apparaît uniquement c8té émission. Crest-à-dire que le circuit logique 10 est mis dans l'état passant, de sorte aue le signal de communication est transmis, mais que le signal de communication qui apparaît côté réception est atténué par le circuit logique Il côté réception.Lorsaue le niveau du signal de communication reçu sur la borne d'entrée Rin est supérieur à celui du signal de communication c8té émission, le contenu du dispositif de mémorisation 3 devient supérieur à une valeur de seuil, de sorte que le circuit de synchronisation 9 fournit de nouveau le-signal "1". Lorsque les impulsions de comparaison arrivent, le contenu du dispositif de mémorisation 3 est plus important que celui du dispositif de mémorisation 6, de sorte que le signal de sortie du circuit de synchronisation 8 devient "O" en réponse au signal de sortie provenant du comparateur 7. il en résulte que l'état passant du circuit logique 10 côté émission est commuté, de sorte que le signal PCM correspondant à 1'absence de signal sonore est émis par la borne de sortie Sout. En réponse au signal de sortie "0" provenant du circuit de synchronisation 8, le circuit logique Il côté réception passe de ltétat d'atténuation à l'étant passant. Par conséquent, on obtient le fonctionnement décrit dans le paragraphe 1. Le signal de communication est transmis côté réception, mais n'est pas transmis côté émission, de sorte que l'écho peut être complètement supprimé. Lorsqu'un signal de communication possédant un niveau inférieur à celui du signal de communication qui est apparu uniquement du côté émission, apparaît du côté réception, le contenu du dispositif de mémorisation 3 dépasse une valeur de seuil, de sorte que le signal de sortie du circuit de synchronisation 9 passe dans l'état '11". Cependant, le signal de sortie du circuit de synchronisation 8 est encore égal à "1", de sorte que le circuit logique 10 côté émission reste dans le même état passant. Lorsque les impulsions de comparaison arrivent, le contenu du dispositif de mémorisation 10 est supérieur à celui du dispositif de mémorisation 3, de sorte que le signal de sortie du circuit de-synchronisation 8 reste égal à 11. Par conséquent, lorsque le signal de communication qui apparaît côté réception possède un niveau inférieur au signal de communication côté émission, on obtient le fonctionnement décrit dans le paragraphe 2. 5. Fonctionnement lorsqu'aucun signal de communication n'est reçu ni côté réception ni côté émission Lorsqu'aucun signal de communication n'apparaît du côté réception et du côté émission, le contenu des dispositifs de mémorisation 3 et 6 est nul, de sorte que le signal de sortie du circuit de synchronisation 9 est aussi égal à "O". Lorsque les impulsions de comparaison arrivent, le contenu des dispositifs de mémorisation 3 et 6 est 11011, de sorte que le comparateur 7 ne peut pas déclencher le circuit de synchronisation 8. Par conséquent, le signal de sortie du circuit de synchronisation 8 est 11011. Par conséquent, les circuits logiques 10 et 11 côté émission et c8té réception sont tous deux dans l'état passant. Par conséquent, le signal sonore peut être transmis à la fois côté émission et côté réception. C'est-à-dire que les côtés émission et réception attendent les signaux. On voit d'après ce qui précède que le dispositif de suppression d'écho suivant l'invention diffère du point de vue constitution et mode de fonctionnement des suppresseurs d'échoantérieurement connus. C'est-à-dire que les dispositifs qui doivent être prévus pour chaque canal sont uniquement des dispositifs de mémorisation 3 et 6 et des circuits de synchronisation 8 et 9, tandis que d'autres dispositifs et circuits sont utilisés en commun pour tous les canaux à la manière d'un système de multiplexage par répartition dans le temps.Différentes impulsions de contrôle destinées à sélectionner un canal particulier, par exemple des impulsions de comparaison, des impulsions de canal côte émission, des impulsions d'effacement, des impulsions de canal côté réception, etc, sont dérivées à partir de I'équipe- ment terminal PCì existant, de façon simple, de sorte qu'aucun dispositif particulier ntest nécessaire. Plus particulièrement, de nombreux équipements terminaux PCM existants comportent en général une unité servant à coder et multiplexer (et démultiplexer et coder) le signal sonore pour obtenir le signal PCM, et une unité pour extraire et générer différents signaux de con trône dans ce but, de sorte que les impulsions de contrôle qui sont nécessaires pour le contrôle du suppresseur d'écho suivant l'invention peuvent être dérivées de l'unité d'extraction et de génération d'impulsions, d'une façon très simple. R E V E N D I C A T I O N S 1. Dispositif numérique multiplex de suppression d'écho , caractérisé par le fait qu'il comporte deux dispositifs d'accumulation, prévus respectivement côté émission et côté réception, destinés à accumuler numériquement, de façon répétitive et pour chaque canal, les valeurs absolues des signaux sonores codés numériquement et multiplexés, et à mémoriser la valeur accumulée pendant un intervalle de temps prédéterminé pour détecter l'énergie acoustique, des moyens destinés à comparer, à des intervalles de temps prédéterminés, les contenus desdits dispositifs d'accumulation, des moyens de synchronisation destinés à délivrer un signal de sortie pendant un intervalle de temps prédéterminé, en réponse au signal de sortie desdits moyens de comparaison, et des circuits logiques destinés à contrôler les signaux sonores multiplexés et codés numériquement en réponse au signal de sortie desdits moyens de synchronisation, les échos apparaissant dans différents canaux pouvant être supprimés séquentiellement, suivant une séquence prédéterminée, par les signaux de contrôle desdits circuits logiques. 2. Dispositif suivant la revendication 1, caractérisé par le fait que lorsque le signal de communication est reçu dans un canal côté réception,.de sorte que le contenu desdits dispositifs d'accumulation côté réception devient supérieur à une valeur de seuil prédéterminée, les moyens de synchronisation côté réception délivrent un signal de sortie appliqué auxdits circuits logiques de sorte que ceux-ci délivrent le signal multiplexé et codé numériquement correspondant à l'absence de signal sonore, au canal côté émission qui est associé au canal côté réception. 3. Dispositif suivant la revendication 1, caractérisé par le fait que lorsqusun signal de communication est reçu par un canal uniquement côté émission, et que le contenu du dispositif d'accumulation correspondant à ce canal est comparé au contenu du dispositif d'accumulation côté réception correspondant au canal-associé et est supérieur à ce dernier, le signal de sortie est transmis par le circuit de synchronisation côté émission aux circuitslogiques côtés émission et réception, de façon que le circuit logique côté réception devienne passant durant un intervalle temporel correspondant à un canal tandis que le circuit logique côté réception peut atténuer le signal de communication, jusqu'à un niveau prédéterminé, pendant ledit intervalle correspondant au canal. 4. Dispositif suivant la revendication 1, caractérisé par le fait que lorsque le signal de communication-apparaît côté émission alors que le signal de communication-est apparu côté réception, et lorsque le contenu du dispositif d'accumulation côté émission est comparé à celui du dispositif d'accumulation côté réception et est supérieur à ce dernier, le circuit de synchronisation côté émission délivre un signal de sortie en réponse auquel le circuit logique côté émission devient passant alors que le circuit logique côté réception atténue le signal de communication, alors que lorsque le contenu du dispositif d1accumula- tion coté émission est inférieur à celui du dispositif d'accumulation côté réception, le circuit logique côté réception devient passant alors que le circuit logique côté émission atténue le signal de communication. 5. Dispositif suivant la revendication 3, caractérisé par le fait que lorsqu'un signal de communication dont le niveau est supérieur à celui du signal de communication côté émission apparaît côté réception, et lorsque le circuit logique côté émission est mis dans l'état passant en réponse à la réception effectuée au niveau d1un canal particulier côté émission, alors que le circuit logique côté réception atténue le circuit de communication côté réception, le contenu du dispositif d'accumulation côté réception est supérieur à une valeur de seuil prédéterminée, le circuit de synchronisation côté réception délivre un signal de sortie, et le contenu du dispositif d'accumulation côté réception devient supérieur à celui du dispositif d'accumulation c8té émission, de sorte que le circuit logique côté émission passe de l'état passant à 11 état d'atténuation ou de suppression. 6. Dispositif suivant la revendication 1, caractérisé par le fait que lesdits circuits logiques c8té réception et côté émission sont mis dans l'état passant lorsqu'aucun signal de communication n'apparaît sur un canal côté réception et côté émission. 7. Dispositif suivant la revendication 1, caractérisé par le fait que lesdits dispositifs d'accumulation comportent des moyens pour éliminer le bit représentant le signe positif ou négatif du signal multiplexé codé numériquement, afin de détecter la valeur absolue du signal sonore. 8. Dispositif suivant la revendication 1, caractérisé par le fait que lesdits dispositifs d'accumulation côté émission et coté réception sont effacés ou remis à zero en réponse à une impulsion d'effacement apparaissant en synchronisme avec le signal côté émission ou réception, et que lesdits moyens de comparaison sont actionnés en réponse à l'impulsion de comparaison qui apparaît en synchronisme avec le signal côté émission ou réception, de façon à comparer les contènus des dispositifs d'accumulation côté émission et c8té réception, à des intervalles de temps prédéterminés.