FR 2221766 A1 19741011 FR 7408138 A 19740311 L'invention concerne un montage pour l'introduction assurée d'informations binaires dans une installation de traitement de données numériques, en particulier pour le service de sécurité de chemin de fer, au moyen d'une borne d'entrée respective d'un contact commutateur avec utilisation d'un élé- ment de mémoire comprenant une bascule bistable maître-esclave, un élément de commande pour le maître étant prévu pour une décision de majorité entre deux variables et le signal de sortie de l'es- clave, pour le traitement de variables binaires de commutation sous forme de signaux rectangulaires à fréquence de répétition prédéterminée, alternant entre un potentiel supérieur et un potentiel inférieur, dont les valeurs logiques sont représentées par une différence de phase de 1800 des tensions de signal, l'élément de mémoire satisfaisant à la table de vérité suivante S R Qto Qtl L O 0 0 L L O L O L L L 0 O L O Ainsi est satisfaite l'équation de Boole Qt 1 = S.R. + Qto . (S+R) Dans les systèmes modernes de traitement de l'information, par exemple dans la technique de sécurité ferroviaire, mais aussi dans la commande des réacteurs, il est nécessaire de disposer de systèmes de commutation dont les éléments de combinaison logique doivent fonctionner selon des principes de sécurité particuliers afin que puisse être garanti, sur une longue période de temps, un traitement de données dans lequel n'interviennent en aucun cas des erreurs mettant en danger le service. Parmi les systèmes de circuits électroniques de commutation qu'on trouve sur le marché, on peut établir une distinction entre ceux qui fonctionnent d'après le principe de sécurité totale (arrêt en cas de défaillance) et ceux qui s'écartent de ce principe, mais dans lesquels l'apparition d'une erreur est décelée automatiquement et sans délai. Par ce moyen, il peut s'établir sans retard dans le système de commutation un état dans lequel il n'existe aucun risque de mise en danger du service. On connaît (demande de brevet allemande mise à l'inspection publique sous le n0 1 537 379) un circuit de sécurité pour la réalisation de combinaisons logiques qui garantit une sécurité élevée contre les erreurs, sans que les organes logiques individuels doivent être construits selon le principe cité de sécurité totale. Dans ce circuit de sécurité, chaque composant logique est réalisé avec deux canaux, lesquels acheminent des signaux antivalents en cas de fonctionnement normal. Ce qui est essentiel dans le cas, c'est que l'antivalence est contrôlée indépendamment du flux de données, d'où il résulte que la sécurité du point de vue de la détection des erreurs ne dépend pas de l'état de commutation général du système.Par ailleurs, ce circuit de sécurité a pour caractéristique importante qu'on utilise, en tant que variables de commutation, des tensions rectangulaires d'une fréquence de répétition et d'une amplitude prédéterminées, les deux valeurs de variables de commutation se distinguant par une différence de phase de 1800. De ce fait, il existe, aussi bien sur les canaux originels que sur les canaux complémentaires du système de commutation, des signaux dynamiques indépendamment de la valeur des variables de commutation instantanées sur le canal considéré. On connaît, d'après la demande de brevet allemand mise à l'inspection publique sous le n0 2 143 375, un élément de mémoire électronique pour installations de traitement de données numériques à sécurité élevée contre les erreurs qui, par sa conception et par sa construction, peut être mis en oeuvre de manière adaptée au système , en liaison avec le circuit de sécurité mentionné ci-dessus, pour la réalisation de combinaisons logiques. Pour une meilleure compréhension, on considèrera ciaprès de façon détaillée, en référence aux figures 1 a 4, l'état mentionné de la technique en ce qui concerne l'élément de mémoire électronique ainsi qu'un organe logique indiqué dans le circuit de sécurité pour l'exécution de combinaisons logiques. La figure 1 représente un élément de mémoire construit à partir d'une bascule bistable RS maître-esclave avec un élément de commande additionnelle. La figure 2 illustre en plusieurs lignes de diagramme l'allure dans le temps de différentes tensions de signal, en association avec un signal de cadence. La figure 3 représente un montage pour une porte ET-NON et, respectivement, une porte NI avec combinaison logique de signaux par décision de majorité. La figure 4 est une table de vérité relative au montage de la figure J, dans le cas de l'utilisation de celuici en tant que porte ET-NON ou NI. La figure 1 représente de manière schématique le montage connu d'un élément de mémoire électronique pour installations de traitement de données numériques à sécurité élevée contre les erreurs. Cet élément de mémoire se compose essentiellement d'une bascule bistable RS maître-esclave, dont le maître est désigné par MR et l'esclave par SE. Les signaux de cadence nécessaires pour la commande de deux bascules bistables MR et SE sont appliqués directement par la borne TE de la bascule bistable maître MR et par l'intermédiaire d'un inverseur ND à la bascule bistable esclave SE montée à la suite de celui-ci. L'introduction des signaux dans la bascule bistable RS maître-esclave ne s'effectue pas directement par le maître MR, mais par l'intermédiaire d'un élément de commande BMG à trois entrées, monté en amont du maître MR.Ce groupe a pour fonction de procéder à une décision de majorité entre des signaux appliqués aux trois entrées, ainsi qu'à une inversion. Du côté sortie, l'élément de commande BMG est connecté d'une part directement à la bascule bistable maître MR et, d'autre part, par l'intermédiait? d'un autre inverseur ND1, à l'autre entrée du maître MR. En c d'utilisation d'un élément de commande BMG sans inversion de si Álal, les deux connexions d'entrée du mat- tre MR sont interchangéeo par rapport à la présente représentation. La sortie Q de l'ensemble de l'élément de mémoire est connectée, au moyen d'une branche de contre-réaction, à l'une des entrées de l'élément de commande BMG prévu pour la décision de majorité.Les deux entrées restantes S et R de l'élément de commande BMG sont prévus pour des variables de commutation qui sont constituées par des tensions de signal rectangulaires qui présentent-une différence de phase de 1800 lorsque leurs valeurs logiques sont distinctes. Pour la détermination de la valeur logique d'une tension de signal, on utilise - comme on l'expliquera ci-après de fa çon encore plus détaillée à l'aide du diagramme de la figure 2 deux signaux rectangulaires de référence antivalents qui présentent constamment une différence de phase -de 1800 l'un par rapport à l'autre et dont la valeur logique est connue par attribution fixe. Pour simplifier le mode de représentation lors de l'exposé d'exemples de réalisation de l'invention qui sera décite ci-après, l'élément de mémoire, qui a été décrit ci-dessus dans ses grandes lignes, sera simplement représenté sous forme de bascule bistable unique à commande cadencée avec deux entrées S, R ainsi qu'une sortie Q et avec une entrée de cadence TE. La figure 2 représente en plusieurs lignes de diagramme l'allure dans le temps de tensions de signal rectangulaires ainsi que l'allure des signaux de cadence pour la borne TE (figure 1). Sur la ligne supérieure du diagramme est représentée l'allure dans le temps d'une séquence d'impulsions d'horloge T dont les impulsions sont appliquées à l'entrée de cadence TE. Chaque fois qu'est présent un flanc avant VE de la séquence cadencée T, la bascule bistable maître AR prend la position correspondant à la combinaison de signaux qui se trouve à ses entrées, la bascule bistable esclave SE étant et restant alors bloquée. Les signaux délivrés par le maître MR sont pris en charge chaque fois avec le flanc arrière RE immédiatement suivant d'une impulsion de la séquence cadencée T. Pendant le temps de cette prise en charge, le maître MR est bloqué.Les tensions de signal rectangulaires représentées sur les lignes de diagramme PO et PL sont déphasées de 1800 l'une par rapport à l'autre et représentent les deux valeurs logiques possibles 0 et L des variables de commutation utilisées pour l'élément de mémoire de la figure 1, en tant que grandeurs de référence La deuxième ligne de diagramme PO représente donc l'allure de la tension de signal qui correspond à la valeur 0 des variables de commutation, tandis que la ligne de diagramme PL représente l'allure d'une tension de signal qui est attribuée, eu égard à sa phase, à la valeur L des variables de commutation. Pour expliquer le mode de fonctionnement de l'élément de mémoire, on a supposé qu'une variable d'entrée, qui est représentée sur la ligne de diagramme LS, était présente à l'entrée S. Il en va de façon correspondante pour l'entrée R de la ligne de diagramme LR. Le signal à la sortie Q de l'élément de mémoire, correspondant à ces deux signaux d'entrée, est visible sur la ligne de diagramme LQ.Pour rendre possible une comparaison de la combinaison de signaux avec la table de vérité qui s'applique à l'élément de mémoire, on a reproduit celle-ci une nouvelle fois ci-après S R Qto Qtl L O 0 O L L O L O L L L 0 O L O En comparant les lianes de diagramme LS, LP et LQ avec les lignes de diagramme PO et PL, on peut constater que les variables d'entrée jusqu'à l'instant to ont la valeur L à l'entrée S de l'élément de mémoire et la valeur 0 à l'entrée R, tandis que la valeur du signal de sortie est également 0 à la sortie Q.Dans la table de vérité, on a désigné par Qto l'état ancien" du signal à la sortie Q de l'élément de mémoire, avant que l'esclave SE de l'élément de mémoire n'ait pris en charge la combinaison de signaux présente aux entrées S et R de la partie de commande BMC. Avec le flanc arrière RE de l'impulsion de cadence immédiatement suivante, on a, pour la sortie Q de l'élé- ment de mémoire, une valeur du signal de sortie qui est désignee de façon générale par Qtl dans la table de vérité.Sur la ligne de diagramme LD, on peut voir qu'après l'instant to, la variable d'entrée présente à l'entrée R de l'élément de mémoire change sa valeur de O à L, car le signal représenté sur la ligne de diagramme LP est désormais en phase avec celui qui est représenté sur la ligne de diagramme PL. Les valeurs de ces combinaisons de signaux sont visibles sur la deuxième ligne de la table de vérité, avec L, L et 0 pour Oto. Après l'instant tl, Itélément de mémoire délivre à la sortie Q un signal rectangulaire de valeur L, après exécution de la décision de majorité et prise en charge par l'esclave SE.A la suite de l'impulsion de cadence qui se situe entre les instants tl et t2, la valeur du signal à l'entrée S de l'élément de mémoire est passée de L : Q (cf. ligne de diagramme LS ainsi que ligne 3 de la table de vérité). A l'instant t2, la valeur L est toujours présente à la sortie 0, en tant que résultat du changement de variables d'entrée, comme on neut le voir sur la ligne de diagramme LO en liaison avec le signal de référence sur la ligne de diagramme PL.Les valeurs 0, 0 des variables d'entrée, indiquées sur la dernière ligne de la table de vérité, pour les entrées S et R de l'élément de mémoire avec la valeur L présente à la sortie O apparaissent après le flanc arrière de l'impulsion de cadence qui se situe entre les instants t2 et ~t3, puisqutad- ditionnellement la valeur du signal d'entrée à l'entrée P. a changé (cf. ligne de diagramme LR). A titre de résultat de cette com naison de signaux, l'esclave SE délivre, à la suite de la prise en charge à l'instant t, un signal de sortie ayant la valeur 0. Dans la pratique, deux élément de mémoire sont réunis en un composant pour un montage à deux canaux et, dans ces conditions, les entrées et sorties de merwe type portent des signaux antivalents en cas de fonctionnement normal. Les signaux présents sur le canal originel et le canal complémentaire ainsi formés sont contrôlés en ce qui concerne leur antivalence par des dispositifs additionnels au niveau de chacun de ces composants jumelés. Or, un système de commutation ne se compose pas seulement d'éléments de mémoire, mais il nécessite encore d'autres éléments de combinaison logique divers. Le circuit de sécurité pour la réalisation de combinaisons logiques, connu d'après la demande de brevet mise à l'inspection publique sous le n0 1 537 379, présente un montage qui fonctionne également sur la base de décisions de majorité. Le montage de la figure 3 représente sous forme simplifiée ce circuit connu à un seul canal. Il se compose essentiellement d'un transistor TP dont le collecteur est placé à un potentiel positif par l'intermédiaire d'une résistance de travail. A l'électrode de base de ce transistor TP est connecté un réseau de résistances avec trois entrées El, E2 et EP.Les entrées El et EZ de cette matrice de résistances sont prévues pour des variables d'entrée à combiner logiquement sous la forme de signaux rectangulaires, correspondant à l'un ou à l'autre des signaux rectangulaires de la ligne de diagramme PO ou PL de la figure 2. L'entrée EP est apnelée entrée de marquage, du fait qu'elle reçoit constamment l'un ou l'autre des signaux de référence PO ou PL. Dans le premier cas, le montage de la figure 3 fonctionne en tant que porte NON-ET, dans le second cas le montage a la fonction d'iine porte NON-OU. Dans la table de vérité de la figure 4 ont été inscrites les désignations El, E2 et EP des trois entrées de l'élément de combinaison logique de la figure 3, ainsi que le caractère de référence e prévu pour la sortie. En outre, en supposant que l'élément de combinaison logique fonctionne en tant que porte NON-ET avec le signal de référence 0 à l'entrée de marquage EP (symbole en haut et à droite sur la figure 3), on a inscrit les résultats de combinaisons logiques escomptés en considéré rant différentes combinaisons de variables d'entrée sous la forme de tensions de signal rectangulaires. Lorsque les entrées El, 2 et EP reçoivent, selon la deuxième ligne de la table de vérité de la figure 4, des signaux qui correspondent respectivement aux valeurs 0, L, O ,il apparaît à la sortie A un signal rectangu laire ayant la valeur L. Pour une meilleure compréhension, les allures des signaux ont été tracées sur les lignes de diagramme LE1, LE2, LP et LA au-dessous de la ligne en trait mixte de la figure 2 pour cette partie de la table de vérité (ligne 2, figure 4). Etant donné que les allures de signaux représentées sur ces lignes de diagramme ont une correspondance fixe dans le temps avec les signaux de référence PO et PL, la valeur du signal représenté sur la ligne de diagramme LE1 peut être définie immédiatement par 0, puisque les allures de signaux sur les lignes de diagramme LE1 et PO sont en phase.En considérant de manière correspondante l'allure du signal sur la ligne de diagramme LE2, on constate que la variable représentée par cette allure de signal a la valeur L. De façon correspondante, les allures de signaux sur les lignes de diagramme LP et LA représentent respectivement la valeur O et L. Les valeurs des variables d'entrée pour les entrées El et E2 du montage de la figure 3, ainsi que la valeur du signal à l'entrée de marquage EP en cas d'utilisation du montage de la figure 3 comme élément NON-OU (symbole à droite et en bas sur la figure 3) ont été inscrites sur les quatre dernières lignes de la table de vérité de la figure 4. La correspondance apparaît sans difficul8- d'après les explications précédentes. dans la demande de brevet allemand mise à l'inspection publique rus le n0 1 537 379, qui concerne le car- cuit de sécurité pour l'exécution de combinaisons logiques, il est en outre décrit des composants de combinaison logique à deux canaux qui se composent chacun de deux éléments de combinaison logique selon la figure 3 dont les entrées de marquage reçoivent des signaux antivalents. De cette manière, chaque composant de combinaison logique à deux éléments de combinaison logique présente un canal originel et un canal complémentaire. L'invention part des dispositifs connus qui ont été décrits ci-dessus pour la combinaison logique à un ou à deux canaux et la mémorisation de variables de commutation sous la forme de tensions de signal rectangulaires dont les valeurs se distinguent par une différence de phase de 1800. Partant des circuits connus, le but recherché est de réaliser, pour compléter un système de commutation formé de semblabes éléments de combinaison logique et de mémorisation, une introduction d'informations irréprochable du point de vue de la technique de sécurité à l'aide d'un contact de commutation, lteffet de rebondissement ne devant provoquer aucune altération des signaux introduits. En outre, l'introduction d'informations doit s'effectuer dans letemps de manière adaptée au système. D'après l'invention, ce résultat est obtenu grâce au fait que le contact commutateur est connecté par l'intermédiaire d'un inverseur à une entrée de l'élément de mémoire et l'autre entrée de l'élément de mémoire à potentiel inférieur constant reçoit alternativement l'une ou l'autre valeur des varia bles de commutation, et que le signal est appliqué en permanence à chacune des deux bornes d'entrée du contact commutateur conformément à l'une des deux valeurs des variables de-commutation. Au moyen de ce circuit d'introduction pour les informations binaires dans des installations de traitement des données, il est fourni de manière avantageuse un composant additionnel, adapté au système, qui répond aux exigences sévères de sécurité, en particulier dans le domaine de la technique de sécurité ferroviaire. Aussi bien dans le cas des éléments de combinaison logique des circuits de sécurité connus pour la réalisation de combinaisons logiques que dans celui de l'élément de mémoire électronique connu pour des installations de traitement des données numériques à sécurité élevée contre les erreurs, des signaux constamment dynamiques sont retransmis d'un élément au suivant en cas de fonctionnement correct desdits éléments. Dans le cas des dispositifs à deux canaux, les signaux de sortie des composants sont en outre antivalents entre eux, comme on l'a déjà expliqué brièvement ci-dessus. On peut voir facilement que par suite d'un défaut, un élément de mémorisation ou de combinaison logique ne délivre plus de signal rectangulaire dans le circuit de sortie, si bien qu'il apparaît à sa place un potentiel constant, supérieur ou inférieur.Etant donné qu'en cas de semblables défauts, il est souhaitable qu'il soit délivré, à la place du potentiel supérieur ou inférieur, la variable propre au système ayant la valeur 0, c'est-à-dire un signal rectangulaire dynamique, il est à conseiller, pour élargir le but fixé et en particulier pour compléter avantageusement le montage selon l'invention, de prévoir un montage additionnel pour la transmission sélective des signaux dynamiques indépendamment de leur phase par rapport aux signaux de référence, c'est-à-dire indépendamment de la valeur O ou L représentée dans le cas considéré, ainsi que pour la conversion de signaux statiques en signaux dynamiques ayant la va leur logique 0. En utilisant un élément de mémoire comprenant une bascule bistable maître-esclave qui satisfait à la table de vérité expliquée au début, pour le traitement de variables de commutation binaires sous la forme de signaux rectangulaires de fréquence de répétition prédéterminée, dont les valeurs logiques sont représentées par une différence de phase de 1800 des tensions de signal, ainsi qu'en utilisant un élément de combinaison logique pour les mêmes signaux, qui satisfait à la table de vérité de la figure 4, le résultat est obtenu conformément à l'invention grâce au fait que les signaux dynamiques et statiques sont respectivement appliqués aux deux entrées de l'élément de mémoire, et que les deux entrées sont connectées à une entrée de l'élément de combinaison logique dont la seconde entrée est raccordée à la sortie de l'élément de mémoire. Selon que l'élément de combinaison logique dans ce montage pour la transmission sélective de signaux dynamiques ou pour la conversion de signaux statiques en signaux cynamiques fonctionne en tant que porte NON-ET ou en tant que porte NON-OU, ce montage délivre un signal O dynamique ou un signal L dynamique en présence de signaux statiques. Si, par un câblage approprié de l'entrée de marquage EP de la figure 3 avec le signal de référence de valeur L, l'élément de combinaison logique est exploité en tant que porte NON-OU, des signaux d'entrée statiques supérieurs et même inférieurs sont convertis en un signal dynamique de valeur 0. Pour la formation d'un canal originel et d'un canal complémentaire associé, avec des signaux de sortie dynamiques antivalents, le montage pour la transmission sélective de signaux dynamiques ou pour la conversion de signaux statiques en signaux dynamiques peut être utilisé de manière avantageuse, selon une autre caractéristique de l'invention, de telle manière que les signaux dans le canal originel parviennent, par l'intermédiaire d'un inverseur, à un premier élément de mémoire auquel est raccordé un élément de combinaison logique à fonction NON-OU et que lesdits signaux dans le canal complémentaire soient appliqués directement à un second élément de mémoire, la fonction NON-ET étant prévue pour l'élément de combinaison logique adjoint à celuici. Lorsqu'il y a lieu de contrôler si un signal dynamique de valeur 0, délivré dans le canal originel, provient d'une introduction correspondante d'un signal dynamique ou statique, une autre caractéristique avantageuse de l'invention prévoit, pour signaler la présence de signaux d'entrée statiques au montage nour la transmission sélective de signaux dynamiques ou pour la conversion de signaux statiques en signaux dynamiques, de raccorder de manière avantageuse, aux entrées interconnectées de ltélércnt de mémoire dans un canal et, d'autre part, à la sortie de l'élément de mémoire dans l'autre canal, le montage en série d'une diode avec un contrôleur de valeur de seuil et d'une autre diode, le contrôleur de valeur de seuil étant relié à la masse du côté entrée et du côté sortie par l'intermédiaire de condensateurs respectifs. Eu égard aux temps de commutation de l'une à l'autre des positions du contact commutateur, il peut être prévu de manière avantageuse un circuit additionnel pour le contrôle de la position du contact commutateur, pour savoir si l'une ou l'autre des positions extrêmes a été atteinte. Selon un autre développement avantageux de l'invention, un semblable circuit de contrôle peut être réalisé à peu de frais si un contrôleur de valeur de seuil dont la seconde connexion est au potentiel supérieur est connecté par l'intermédiaire d'une diode à l'entrée de l'élé- ment de mémoire monté à la suite du contact commutateur. Comme contrôleur de valeur de seuil, on peut prévoir pour les deux cas des amplificateurs à transistor dont l'alimentation en courant s'effectue à partir du circuit à con trôler. Ces amplificateurs a transistor peuvent former du côté entrée et du côté sortie un montage en série avec ceux qui sont prévus pour le contrôle d'antivalence en cas de construction à deux canaux des éléments connus de mémoire et de combinaison logique. A titre d'exemples, on a décrit ci-dessous et représenté au dessin annexé plusieurs formes de réalisation de l'invention. Les figures 1 à 4 décrites ci-dessous concernent des dispositifs connus. La figure 5 représente un montage pour l'introduction assurée d'informations binaires au moyen d'un contact commutateur dans une installation de traitement de données. La figure 6 est un tableau des valeurs de différents signaux aux entrées et à la sortie du circuit d'introduction, avec prise en considération de différents états de service du commutateur ou en cas d'incident. La figure 7 représente un montage pour la transmission sélective de signaux dynamiques ou pour la conversion de signaux statiques en signaux dynamiques pour une exploitation à deux canaux avec des signaux de sortie antivalents. La figure 8 est un tableau de valeurs de signaux dynamiques et statiques en différents points de mesure du montage de la figure 7. Dans le montage de la figure 5, un contact commutateur SR est connecté, par l'intermédiaire d'un inverseur NG1, à l'entrée S d'un élément de mémoire SP1 (selon la figure 1). L'entrée R de cet élément de mémoire SP1 est mise à la masse. Lorsque le commutateur SR se trouve dans la position SR1 repré sentée, il est raccordé à la borne d'entrée KPL qui transmet le signal de référence de valeur logique L sous la forme d'une tension rectangulaire (cf. ligne de diagramme PL de la figure 2). L'autre borne d'entrée KPO reçoit en permanence l'autre signal de référence de valeur s Z dont l'allure a été représentée sur la ligne de diagramme PO la a figure 2. A la sortie de l'inverseur NG1 est raccordé un cirelt de contrôle U1 qui se compose çssen- tiellement d'un interrupteur à valeur de seuil SWR1 qui est raccordé par l'intermédiaire d'une diode D1 à l'inverseur NCl et qui se trouve connecté d'autre part au potentiel positif constant de la borne KI. Pour comprendre le présent montage, il est particulièrement important de savoir comment agit le potentiel inférieur constamment présent à l'entrée R de l'élément de mémoire SP1, eu égard aux tensions rectangulaires utilisées comme variables de commutation. En comparant les deux allures de signaux sur les lignes de diagramme PO et PL de la figure 2, on peut constater qu'en raison du déphasage de 1800 des deux tensions de signal rectangulaires, celles-ci présentent alternativement le potentiel inférieur. Ainsi, l'entrée R de l'élément de mémoire SPI reçoit automatiquement l'une et l'autre valeurs des variables de commutation alternativement.Ce fait a été pris en considération dans le tableau de la figure 6 pour les différentes positions I à IV, par le fait qu'il a été Indiqué, au-dessous du caractère de réfé rence P de l'entrée correspondante de l'élément de mémoire SP1, des valeurs logiques L, O et L qui alternent pour des demi-périodes des tensions rectangulaires qui se succèdent dans le temps. La lettre T, mise entre parenthèses à la suite de chaque valeur, indique le potentiel inférieur à l'entrée R de l'élément de mémoire SP1. Tant que le commutateur SR se trouve dans la position SR1, l'inverseur NG1 reçoit constamment un signal L de la borne d'entrée KPL. Celui-ci apparaît à entrée S de l'élé- ment de mémoire SP1 à l'état inversé sous forme de signal O (cf. la première colonne au-dessous du caractère de référence sur la figure 6). En supposant que la sortie Q de l'élément de mémoire SP1 transmet un signal de sortie ayant la valeur désignée de facon générale par Qo lorsque le commutateur SR occupe la position représentée, cette valeur est conservée comme valeur Qo à la suite de l'évaluation de la combinaison de signaux d'entrée et de la prise en charge par l'esclave SE (figure 1). Dans la demipériode suivante des tensions de signal, les deux entrées S et R de l'élément de mémoire SP1 transmettent un signal 0; la sortie Q transmet un signal ayant la valeur Qo. A la suite de la mise en mémoire, cette combinaison de signaux donne lieu, eu égard à la table de vérité donnée pour l'élément de mémoire, à un signal de sortie (cf. La colonne Qtl) ayant la valeur 0.Tant que la position du commutateur SR ne diffère pas de celle qui est représentée, l'élément de mémoire SP1 délivre sur sa sortie Q le signal O dynamique à une installation de traitement de données DV. On a réuni en Il dans le tableau de la fi gure 6 des valeurs qui s'appliquent au cas où le commutateur SE se trouve-dans une position moyenne entre SR1 et SR2. Dans ces conditions, l'entrée de l'inverseur NG1 est constamment au potentiel inférieur, si bien que l'entrée S de l'élément de mémoire SP1 se trouve constamment au potentiel supérieur à la suite de l'invention. Comme on l'a déjà expliqué pour l'entrée P de l'élé- ment de mémoire SPI à propos du potentiel constamment inférieur à l'aide des lignes de diagramme PO et PL de la figure 2, l'entrée S de l'élément de mémoire SPl reçoit de manière analogue, dans l'état de service considéré, des signaux ayant respectivement la valeur 0, L et 0, en considérant des demi-périodes successives des tensions de signal. Ces valeurs ont été portées dans la première colonne de la figure 6 au-dessous du caractère de référence S et dans la position II, avec un rt entre parenthèses qui indique le potentiel supérieur constant. Corme on peut le voir dans le tableau, la valeur du signal de sortie à la sortie Q de l'élément de mémoire SP1 ne varie pas dans la position moyenne considérée du commutateur TSAR. La valeur du signal de sortie à la sortie Q, présente avant l'occupation de la position moyenne et désignée de facon générale par Qo, est donc conservée. Ce fait est particulierement important, eu égard à des phénomènes de rebondissement du commutateur, car il ne peut pas se produire une introduction multiple apparente d'une information en cas de phénomènes de rebondissement.Aucun changement d'information ne peut être non plus simulé par un phénomène de rebondissement. Lorsque le commutateur SP passe de la position moyenne mentionnée àla position 5R2, l'inverseur NGl recoit le signal dynamique O qui, après inversion, apparaît sous forme de signal L à l'entrée S de l'élément de mémoire SP1. Quelle que soit la valeur du signal à la sortie Q au premier instant considéré suivant, auquel les deux entrées S et R de l'élément de mémoire SP1 transmettent le signal L (cf. première ligne de la position III sur la figure 6), la sortie Q délivre, après décision de majorité et prise en charge par l'esclave SE (figure 1), un signal de sortie ayant la valeur L.Le tableau de valeurs à prendre en considération montre sans équivoque que cette valeur logique est conservée lorsque la position du commutateur SP ne varie pas (cf. également la colonne Qtl dans la position III, figure 6). Si, en raison d'un phénomène de rebondissement, le commutateur SP ne reste pas constamment dans la position SR2, mais se replace brièvement à l'état ouvert, le tableau de valeurs fourni en position Il sur la figure 6 s'applique et l'état de signal d# à l'occupation de la position SP2, même briève- ment, est maintenu à la sortie Q avec Qtl = Qo = L. Par une construction mécanique appropriée du commutateur SP, on est en général assuré que celui-ci se trouve soit dans la position SR1, soit dans l'autre position SR2 et que les temps de commutation sont petits et, rar suite, négligeables. Toutefois, pour des raisons de sécurité, on doit considérer que le commutateur SP peut rester dans la nosition moyenne nar suite d'un défaut ou que l'inverseur t4C1 neut se détacher du cormuta- teur SR. Dans ce cas, comme on l'a expliqué en détail, l'état de signal fourni par l'élément de mémoire SP1 est conservé.S'il a étc affecté, à cet état d2 signal de l'e--lérrent de mémoire SP1, sur la base de la position précédente du commutateur, un état de service danecrellx, celui-ci est signalé en outre à l'installation de traitement de données DV dans l'hypothèse d'une perturbation et il ne peut pas être converti en un signal qui correspond à l'état de service sans danger.Pour détecter en temps opportun de semblables situations, on prévoit un dispositif de contrôle U1 qui, en cas de signal dynamique ayant la valeur L ou O à l'entrée S de l'élément de mémoire SP1, on liaison avec le potentiel nositif appliqué additionnellement sur la borne Kl, détecte l'état normal et délivre sur la ligne L1 un signal s'y rapportant. Le condensateur Cl est dimensionné de sorte que pendant les pauses de commutation de 100 ms environ du commutateur SP, une énergie suffisamment élevée soit disponible pour l'alimentation de l'interrupteur à valeur de seuil STrPl, de sorte qu'une éventuelle signalisation d'erreur ne soit pas délivrée sur la ligne Ll pendant ces pauses de commutation. En cas de position moyenne durable du commutateur SP entre les positions SR1 et SR2 ou en cas d'une interruption entre le commutateur SR et l'inverseur NG1, l'inverseur NC1l délivre un potentiel supérieur constant. Après la charge du condensateur Cl, il n'apparaît plus aucune différence de potentiel aux deux entrées d'alimentation en courant de l'interrupteur à valeur de seuil SWP1, si bien que la signalisation de perturbation nécessaire est délivrée sur la ligne Ll. La signalisation d'erreur peut consister par exemple en la suppression d'impulsions de test qui sont présentes à l'état normal.La diode Dl sert à ce que le condensateur Cl ne puisse être déchargé que par l'inter- médiaire de l'interrupteur à valeur de seuil SWPl. On a indiqué, dans la position IV du tableau de la figure 6, des valeurs logiques relatives au cas où l'inverseur NCl est détaché de l'entrée S de l'élément de mémoire SP1. Dans ce cas, les deux entrées S et P transmettent le potentiel inférieur constant qui, eu eard aux lignes de diagramme PO et PL de la figure 2, est traité dans les deux cas comme valeur logique alternant on permanence d'un signal dynamique. Dans la colonne Otl de la position IV, on peut constater en conséquence un changement constant entre un signal L et un signal 0. mitais cela signifie, sur la base des signaux de référence sur les lignes de diagramme PO et FL de la figure 2, que la sortie Q de l'élément de mémoire SPI porte en permanence le potentiel inférieur. Le montage représenté sur la figure 7 sert à la transmission sélective de signaux dynamiques délivrés sur un seul canal, par exemple par l'élément de mémoire SP1 sur sa sor tv Q, dans une installation de traitement de données numériques, avec divisiai d'un canal qui amène les signaux, en un canal originel et en un canal complémentaire pour des signaux rectangulaires antivalents.En outre, le montage de la figure 7 sert à la conversion de signaux statiques, c'est-à-dire à potentiel constant supérieur ou inférieur , en un signal dynamique O dans le canal originel avec la sortie Al, ainsi qu'en un signal dynamique L dans le canal complémentaire avec la sortie Wl. Les signaux appliqués à l'entrée du montage parviennent indirectement à travers un inverseur NG2 en même temps aux deux entrées d'un élément de mémoire SP2 et, additionnellement, directement aux deux entrées d'un second élément de mémoire SP3. Les deux éléments de mémoire SPZ et SP3 correspondent à celui du montage de la figure 1 pour le traitement de tensions de signal rectangulaires dont les valeurs se distinguent par une différence de phase de 1800. I1 y a lieu d'insister ci une fois encore sur le fait que, dans les circuits décrits, > - ne peut être tiré, d'une simple considération d'amplitude, aucune déduction sur la valeur instantnée d'un signal c'est-à-dirs que, pour la détermination de la valeur instantanée, il faut faire intervenir l'un ou l'autre des signaux de référence des lignes de diagramme PO ou PL de la figure 2. Dans le canal originel avec la sortie Al, il est raccordé, à la sortie de l'élément de mémoire SP2, une porte NON-OU dont la seconde entrée est connectée aux deux entrées de l'élément de mémoire SP2. Dans le canal complémentaire, il est monté à la suite de l'élément de mémoire SP3 une porte NON-ET NA dont la seconde entrée est connectée aux deux entrées de l'élé- ment de mémoire SP3. Les deux entrées de l'élément de mémoire SP2 dans le canal originel sont raccordées à l'une des entrées d'un dispositif de contrôle U2 et la sortie de l'élément de mémoire SPR dans le canal complémentaire est raccordée à l'autre entrée de ce circuit de contrôle qui vérifie si ce sont des signaux statiques ou dynamiques qui sont appliqués.Pour l'essentiel, le circuit de contrôle U2 se compose d'un contrôleur de valeur de seuil SWR2 qui délivre un signal sur la ligne de sortie L2 sans tenir compte du fait que des signaux dynamiques O ou L sont acheminés dans le canal originel en cas de fonctionnement normal de l'élément de mémoire SP2. Par exemple, de même que dans le montage de la figure 5, le contrôleur de valeur de seuil SWR2 présentement considéré se compose d'un amplificateur à transistor dont l'alimentation en courant s'effectue par l'intermédiaire des deux diodes D2 et D3, les condensateurs C2 et C3 compensant les interruptions de l'alimentation en courant dues au mode de fonctionnement et déterminées par les signaux dynamiques.La porte NON-O, NO, comme la porte NON-ET, NA, se composent d'un montage selon la figure 3 avec une entrée de marquage EP qui reçoit en permanence le signal de référence de valeur L dans le cas de la porte NON-OU et le signal de référence O pour l'exécution de la fonction NON-ET (cf. lignes de diagramme PL et PO sur la figure 2). Le mode de fonctionnement du montage de la figure 7 sera expliqué ci-après de façon plus détaillée à l'aide du tableau reproduit sur la figure 8. Dans la première colonne, on a inscrit des caractères de référence qui sont utilisés entre autres pour désigner des points de mesure dans le montage de la figure 7. Dans les colonnes suivantes, on a inscrit, en fonction du signal à l'entrée E, les signaux ou états de signal qui doivent être obtenus en conséquence de cela. Le montagè de la figure 7 est normalement raccordé par son entrée E à la sortie Q de l'élé- ment de mémoire SP1 de la figure 5. En ce qui concerne la colonne a de la figure 8, on a supposé que l'élément de mémoire SP1 délivrait, en raison d'un défaut, un potentiel H de hauteur constante sur sa sortie Q, c'est-à-dire un signal statique.Ce signal est inversé par l'inverseur NG2 et apparaît sous forme de potentiel inférieur aux deux entrées 1 de l'élément de mémoire SP2. Ce potentiel est traité par l'élément de mémoire SP2 de façon qu'il apparaisse à sa sortie 2 un potentiel #statique élevé H qui est appliqué à l'une des entrées de la porte NON-OU, NO. Cet élément de combinaison logique reçoit simultanément, par son autre entrée, un potentiel inférieur T. En conséquence, la sortie AI délivre un signal dynamique de valeur O. D'après cela, on peut s'attendre à un signal dynamique de valeur L. dans le canal complémentaire à la sortie AI de la porte NON-ET, NA. Cela provient du fait que le potentiel supérieur H à l'entrée E de l'élément de mémoire SP3 est converti en potentiel statique inférieur T qui parvient à l'une des entrées de la porte NON-ET, NA.L'autre en trée de la porte NON-ET, NA, reçoit le potentiel constant stre- rieur H. Cette combinaison de signaux (donne lieu, @@ égard au signal de référence de valeur @@ l'entrée de marquage EP et en te nant conte de la décision de majorité (cf. figures 3, 4), à un signal dynamique de valeur L.Le tableau de la figure 4 peut être également utilisé pour la détermination des signaux ce sortie des deux élérents de combinaison logique NO et NA en présence de signaux purement statiques aux autres entrées. A l'élément NON-ET s'appliquent en l'occurrence les lignes 2 et 3, les signaux statiflues ans entrées de la porte NON-ET, NA, résultant ranifes topent d'une commutation continue des valeurs de signal s'effec tuant après claque demi-période.Il en va de faucon correspondante pour la porte NON-OU, NO si l'on utilise les lignes 2 et 3 à partir du bas dans le tableau de la figure 4. Un défaut dans le cas de la mémoire SPI dans le mentale de la figure 5 peut aussi se manifester par le fait que le potentiel inférieur est présent à la sortie Q et, par suite, à l'entrée ET du montage de la figure 7, ce qui a été indiqué par les lettres T dans la colonne b de la figure 8. Comme on peut le voir dans le tableau, ce défaut a aussi pour conséquence finale que le signal de sortie dans le canal originel à la sortie Pi est dynamique et a la valeur 0, tandis que le signal dynamique L est présent à la sortie A1 du canal complémentaire. Dans les deux cas de perturbations considérés ci-dessus, c'est-à-dire avec un potentiel supérieur ou inférieur constant à l'entrée #, le circuit de contrôle U2 (figure 7) re çoit sur ses deux onentrées (cf. les numéros de référence 1 et 3 ainsi que la première colonne de la figure S avec les valeurs correspondantes dans les colonnes a et b) à deux reprises le potentiel T cxclusivemeut inférieur ou le potentiel H exclusive- ment supérieur. De ce fait, l'alimentation en courant du contrôleur de valeur de seuil SWF2 se situe dans chaque cas au-dessous d'un seuil prédéterminé, si bien qu'aucune impulsion de test n'est plus délivrée sur la ligne L2 en tant qu'indicatif d'u" incident. Dans les doux dernieres colonnes c et d do la figure os on a supposé pour l'entrée L que celle-ci reçoit de l'élément de mémoire SP1 (figure 5) en cas de fonctionnement normal du montage, un signal dynamique ayant la valeur O ou L selon le cas. Bans les deux cas, la sortie A1 du canal originel de la sortie A1 du canal complémentaire transmettent, respectivement, un signal dynamique de valeur 0 et 1. Les signaux de sortie sont @@- tivalents entre eux. La description du mode de fonctiennement de l'exemple de réalisation de la figure 7 a montré que ce montage peut être utilisé de façon avantageuse, d'une part pour la trans- mission de signaux dynamiques, mais aussi pourla conversion de signaux statiques en un signal dynamique 0 dans le canal originel. RENENDICATIONS 1. Montage pour l'introduction assurée d'informations binaires dans une installation de traitement de données numériques, en particulier pour le service de sécurité de chemin de fer, au moyen d'une borne d'entrée comportant d'un contact commutateur avec utilisation d'un élément de mémoire comprenant une bascule bistable maître-esclave, un élément de commande pour le maître étant prévu pour une décision de majorité entre deux va riables et le signal de sortie de l'esclave, pour le traitement de variables binaires de commutation sous forme de signaux rectangu laires à fréquence de répétition prédéterminée, alternant entre un potentiel supérieur et un potentiel inférieur, dont les valeurs logiques sont représentées par une différence de phase de 1800 des tensions de signal, l'élément de mémoire satisfaisant à la table de vérité suivante S R Qto Qtl L O O O L L O L O L L L O o L O caractérisé en ce que le contact commutateur (SR) est connecté par l'intermédiaire d'un inverseur (NG1) à une entrée (S) de l'élé- -ment de mémoire (SP1) et l'autre entrée (R) de l'élément de mémoire (SP1) à potentiel inférieur constant reçoit alternativement l'une ou l'autre valeur des variables de commutation, et que le signal est appliqué en permanence à chacune des deux bornes d'en trée (KPL, KPO) du contact commutateur (SR) conformément à l'une des deux valeurs (L ou O) des variables de commutation (figure 5). 2. Montage selon la revendication 1 pour la transmission sélective de signaux dynamiques ou pour la conver sion de signaux statiques en signaux dynamiques de valeur 0, avec utilisation de l'élément de mémoire comportant une bascule bista ble maître-esclave ainsi qu'un élément de combinaison logique sur la base de la décision de majorité entre trois signaux, par l'in termédiaire d'une matrice de résistance avec deux entrées pour des variables de commutation à combiner logiquement et-une entrée de marquage pour un signal constant correspondant à l'une ou à l'autre des positions de phase des variables de commutation en vue de 11 établissement de la fonction NON-ET ou NON-OU, caractérisé en ce que les signaux dynamiques ou statiques (O.ou L, H ou T) sont acheminés vers les deux entrées (1) de l'élément de mémoire (SP2) et en ce que les deux entrées (1) sont connectées à une entrée de l'élément de combinaison logique (00) à fonction NON-OU dont la seconde entrée est raccordée à la sortie (2) de l'élément de mémoire (SP2). 3. .tontage selon la revendication 2 ou selon les revendications 1 et 2 pour le passage à un système de commutation à deux canaux avec un canal originel et un canal complé mcntaire, caractérisé en ce que les signaux dans le canal originel parviennent, par l'intermédiaire d'un élément inverseur (NG2), à un premier élément de mémoire (SP2) auquel est connecté un élément de combinaison logique (NO) à fonction NON-OU, et en ce que lesdits signaux dans le canal complémentaire sont dirigés directement vers un second élément de mémoire (SP3), la fonction NON-ET étant prévue pour l'élément de combinaison logique (NA) associé à cet élément (figure 7). 4. Montage selon la revendication 3 pour signaler la présence de signaux statiques, caractérisé en ce qu'il est raccordé, aux entrées interconnectées (1) de l'élément de mémoire (SP2) dans un canal et, d'autre part, à la sortie (3) de l'élément de mémoire (SP3) dans l'autre canal, le montage en série d'une diode (D2) avec un contrôleur de valeur de seuil (SWR2) et d'une autre diode (D3), et en ce que le contr81eur de valeur de seuil (SWR2) est relié à la masse du côté entrée et du côté sortie avec interposition de condensateurs (C2, C3) respectifs. 5. Montage selon la revendication 1, caractérisé en ce qu'un contrôleur de valeur de seuil (SWR1) dont la#se- conde borne est au potentiel supérieur (+) (figure 3), raccordé par l'intermédiaire d'une diode (Dl), à l'entrée (S) de l'élément de mémoire (SP1) monté à la suite du contact commutateur (SR).