FR 2225809 A1 19741108 FR 7313565 A 19730413 La présente invention concerne un circuit automatique pour l'entrelacement des adresses d'une mémoire organisée sur des blocs indépendants. On connaît des méthodes d'entrelacement des adresses en groupes de deux ou de quatre blocs, dont le nombre est préétabli. Ces méthodes présentent l'inconvenient de nécessiter beaucoup de commutateurs, d'où doivent être établies les configurations d'entrelacement, et de demander en plus une certaine qualification pour prendre des décisions. Conformément l'inventio par l'entrelacement des adresses, on supprime les inconvénients ci-dessus , l'entrelacement se faisant sur les plus grands groupes possibles de blocs. Le nombre de blocs d'un groupe a un poids de deux et le circuit d'entrelacement est commandé, de façon automatique, en fonction du nombre des blocs complètement équipés et en fonction de l'adresse opérative en cours. Ceci est réalisé en comparant par des circuits logiques "ET" les positions binaires du nombre de blocs complètement équipés avec les poids binaires correspondant à la partie d'adresse d'information à opérer. Ci-après, on donne un exemple de réalisation de l'invention, pour une mémoire qui peut être équipée au maximum de huit blocs. On a représenté aussi sur la figure unique annexée le schéma d'un circuit automatique pour l'entrelacement des adresses d'une mémoire de huit blocs au maximum. Conformément à l'invention, le circuit est constitué par un groupe de huit commutateurs AI, A2,... A8 avec lesquels on indique au circuit les blocs successifs complètement équipés à un certain moment. Le groupe des circuits logiques "ET" à deux entrées, notés Bl, détermine le maximum des groupes de blocs équipés rangés selon les poids de deux. Ainsi, les circuits Bl, B2, B3 et B4 indiquent la présence des groupes de deux blocs chacun B5 et B6, la présence des groupes de quatre blocs équipés et B7 indiquqha présence de huit blocs complètement équipés.Un niveau Cl obtenu à la sortie des circuits BI et B3, conditionné par les autres circuits-logiques,indique au circuit la possibilité d'entrelacement sur deux blocs ; un niveau C2 obtenu à la sortie du circuit B5 indique au circuit la possibilité d'entrelacement sur quatre blocs et finalement un niveau C3 obtenu à la sortie du circuit B7, indique au circuit la possibilité d'entrelacement sur huit blocs. Un commutateur à deux positions E met en fonction ("1") ou hors fonction ("O") tout le circuit automatique d'entrelacement, en validant ou en bloquant trois portes logiques "ET" Fl, F2 et F3. Soit G un registre d'adresse d'une unité utilisatrice de la mémoire et G' le registre d'adresse de la mémoire. Les poids faibles ont été notés par CHO, GHI, ... GHH IGHH#î, en supposant qu'un bloc a 2H adresses, et les poids forts qui se réfèrent à la partie d'adressage entre blocs ont été notés par G10, G et G12, en supposant que la mémoire peut être équipée jusqu'à 23= huit blocs. Selon que l'entrelacement se fait sur deux, quatre ou huit blocs, les positions binaires GH0 avec G10, GHO, GHI avec Glo, G11 ou GHO' GH1' GH2 avec Glos Glui, G12 vont être transpositionnées. Un groupe de six circuits logiques "ET" J1, J2, ... J6, sont validés si l'adressage se fait sans entrelacement.L'iuforma- tion de registre d'adresse G arrive dans le registre G' par l'intermediaire des portes logiques "OU" Kl, K2, ... K6.Des niveaux L2, L4 et L8 arrivés à l'état de "I" commandent la transposition des chiffres binaires du vecteur d'adresse, en validant des portes logiques "ET" M1, M2, ... M6, de la manière suivante L2 = I transposition GHo avec Glo en validant les portes "ET'' M3, M6 L4 = i transposition GHI avec Gll en validant les portes "ET" M2, M5 L8 = 1 transposition GH2 avec G12 en validant les portes "ET" M1 et M4 L'état logique de "0" des niveaux L a comme effet la validation des portes J1 jusqu'à J6 par les inverseurs N1, N2 et N3. Par conséquent, le transfert du vecteur d'information se fait sans transposition. En conclusion, pour réaliser l'entrelacement sur deux blocs,le signal L2 doit être à "I" tandis que pour l'entrelacement sur quatre blocs, les signaux L2 et L4 doivent être à l'état "1", ce qui est réalisé par un circuit logique "OU" 01. Ainsi, on réalise déjà une partie des conditions d'entrelacement sur huit blocs, ce qui se fait par les signaux Lg, L4 et L2à l'état "I" d'un circuit "OU" 02. Le circuit de la prise de décision sur le fait que l'entrelacement va être réalisé sur huit, quatre, deux ou zéro blocs comporte en fait trois circuits logiques "ET" F1, F2 et F3. Ils sont mis en fonction par le commutateur E recevant, d'une part les niveaux C1, C2 et C3, qui indiquent la possibilité d'entrelacement sur deux, sur quatre, ou sur huit blocs, et d'autre part les bits Gll et G12 de la partie d'adressage des blocs du vecteur d'adresse, inversés dans deux circuits inverseurs Pl et P2. La logique de commande d'entrelacement est la suivante - Si C = 1, c'est-à-dire si tous les huit blocs de la mémoire sont 3 présents et complètement équipes, le circuit F3 met à l'état "1" la sortie L8 en indiquant ainsi sans autre condition qu'on va faire l'entrelacement sur huit blocs. - Si C2 = 1, c'est-à-dire si les premiers quatre blocs de la mémoire sont présents et complètement équipés, le circuit F2 met la sortie L4 à l'état "1", ce qui indique le fait que l'entrelacement va se faire sur quatre blocs, à condition que G12 soit à l'état "O" (l'adresse fait partie des premiers quatre blocs complètement équipés). - Si Cl = 1, c'est-à-dire si les premiers deux blocs sont présents, mais pas les premiers quatre,condition réalisée par un circuit inverseur R et un circuit logique "ET" S, la condition ci-dessus signifie que les premiers deux blocs (les blocs 5 et 6), après le premier groupe de quatre blocs, sont présents et complètement équipés. Ces deux groupes de conditions donnent la fonction C1 par l'intermédiaire d'un circuit logique "OU" T. C1 = 1 et Gll à l'état "0" signifie que l'entrelacement va se faire sur deux blocs, si on ne peut pas le faire sur quatre blocs, c'est-à-dire que l'adresse en cours fait partie soit des premiers deux blocs (quand il n'y a pas quatre blocs complètement équipés), soit des blocs 5 et 6 (quant il n'Existe pas huit blocs complètement équipés). Conformément à cette méthode, on peut élaborer des schémas d'entrelacement pour les mémoires équipées avec seize blocs, 32 blocs etc... Le circuit automatique pour l'entrelacement des adresses, présente les avantages suivants l'entrelacement se fait automatiquement en fonction du nombre de blocs présents à un moment donné en fonction de l'adresse opérative en cours de la mémoire ; - les blocs de la mémoire sont plus uniformément chargés ; - la vitesse de travail du système de calcul est augmentée. REVENDICATIONS 1. Circuit automatique pour l'entrelacement des adresses d'une mémoire ~organisée en blocs, caractérisé en ce que I'entrelacement se fait sur le plus grand nombre possible de blocs, le nombre de blocs d'un groupe ayant un poids de deux. 2. Circuit automatique pour l'entrelacement des adresses d'une mémoire organisée en blocs selon la revendication 1, caractérisé en ce que le circuit d'entrelacement est commandé de façon automatique en fonction du nombre de b,locs complètement équipés et en fonetinn de l'adresse opérative en cours, en comparant par l'intermédiaire de circuits logiques "ET" (Fi, F2, F3) les positions binaires du nombre des blocs complètement équipés,codé en binaire (CI, C2, C3,...) avec les poids binaires correspondant à la partie d'adresse d'information à opérer -(G11, G12, ... ) correspondant aux blocs.