FR 2230022 A1 19741213 FR 7416206 A 19740510 L'invention concerne un dispositif pour l'inscrire tion des coordonnées de points qui doivent être représentés sur l'écran d'immage d'un appareil de visualisation fonctionnant d'après le procédé à trame de lignes, dans la mémoire de répétition d'image de cet appareil, à partir de laquelle les coordonnées inscrites sont lues cycliquement à la fréquence d'irage de l'appareil de visualisation. Les points qui doivent être représentés sur l'écran d'image dsappareils de visualisation sont définis le plus souvent par leurs coordonnées-. Panes le cas d'un appareil de visualisation qui fonctionne selon le procédé à trame de lignes, l'une des coordonnées indique par exemple le numéro de la ligne dans laquelle un point doit être représenté et l'autre coordonnée désigne le numéro de point d'iae à 1' intérieur de la ligne, ctest-à-dire - du fait que les points d'image portant le même numéro sont situés les uns au-dessous des autres - la colonne dans laquelle un point doit être illuminé.Les coordonnées sont contenues dans une mémoire de répétition d'image à partir de laquelle elles sont délivrées cycliquement à la commande d'allumage du spot de l'appareil de visualisation, afin d'obtenir une image stable, dépouvue de scintillement. Lorsqu'il s'agit d'appareils de visualisation qui fonctionnent d'après le procédé à trame de lignes, il faut que les coordonnées soient présentées à la commande d'allumage du spot dans l'ordre dans lequel le faisceau électronique balaye, sur l'écran d'image, les positions correspondant aux coordonnées. C'est pourquoi on utilise le plus souvent, en tant que mémoires de répétition d aze, des mémoires cycliques et surtout des registres à décalage.Ceux-ci ont pour inconvénient que les coordonnées doivent y être inscrites dans l'ordre croissant ou de- croissant de leurs valeurs, c'ests ire qu'elles doivent être préalablement triées. Si l'on veut reproduire des représentations quelconques avec l'appareil de visualisation, on peut utiliser une mémoire de répétition d'image qui comporte une cellule de mémoire pour claque point d'image, c'est-à-dire, avec 256 lignes et 256 colonnes, 64 000 cellules de 1 bit chacune pour une représentation en noir et blanc et trois fois autant pour des représentations en couleurs. A chaque point d'image est affectée une adresse de mcmoire. Pour la représentation, les adresses sont anpelées successivement.Les coordonnées des points d'image à représenter peuvent être inscrites dans n'irnporte quel ordre. L'expérience a montré qu'une faible partie seulement des points d'image possibles est illuminée, si bien qu'une fraction limitée d'une semblable mémoire de répétition d'image est utilise. La présente invention a rour but de créer un système du genre défini ci-dessus, qui permet d'inscrire les coordon- nées des points d'image à illuriner dans n'importe quel ordre dans une mémoire cyclique, la capacité de cette dernière étant adaptée au nombre des points qui doivent être illuminés d'habitude. D'après l'invention, ce résultat est obtenu grâce au fait qu'il est prévu une mémoire qui est couplée rétroactivement au moyen de deux registres de comparaison entre lesquels peut être mis en circuit un registre d'inscription dans lequel sont introduites les coordonnées à inscrire, et qu'aux deux registres de comparaison et au registre d'inscription, est connecté un circuit comparateur et logique qui intercale le registre d'inscription entre les registres de conparaison lorsque la valeur numérique contenue dans le registre ''inscription est plus petite que la valeur qui se trouve dans l'un des registres de corraraison ct est plus brande que la valeur contenue dans l'autre registre de comparaison. A la suite de l'inscription, les coordonnées sont rangées dans l'ordre des valeurs croissantes dans la mémoire cyclique et elles peuvent être achemines directement, à partir de celle-ci, vers la commande d'allumage du spot ou être transrises à une seconde mémoire cyclique à partir de laquelle elles parviennent à la commande d'allumage du spot. pans les deux cas, l'illumination des points d' image s'effectue de telle manière qu'un compteur de lignes et un compteur de colonnes progressant e syn- chronisme avec la déviation du faisceau électronique.Lorsque les états des compteurs sont semblables aux coordonnées offertes nar le registre de sortie de la mémoire cyclique, une impulsion d'allumage du spot est déclenchée et les coordonnées suivantes sont décalées dans le registre de sortie. L'invention, ainsi que d'autres avantages ct complémonts s'y rapportant, seront décrits et expliqués ci-après de façon plus détaillée en référence au dessin annexe qui repré- sente plusieurs formes de réalisation de l'invention données titre d'exemples. La figure 1 est un schéma de principe dii dispo- sitif selon l'invention. Les figures 2 et 3 représentent l'une et l'autre sous forme détaillée un dispositif selon la figure 1. La figure 4 est le schéma d'un dispositif comprenant une mémoire de répétition d'image et plusieurs dispositifs de commande d' inscription. La figure 5 illustre une extension du dispositif selon la figure 1. Sur la figure 1, on a désigné par SP une mémoire dans laquelle des données introduites dans un registre d'inscription ESR au moyen d'une ligne d'entrée E doivent être inscrites avec un classement correspondant à l'ordre de leurs valeurs. Au début d'une opération d'inscription, tous les registres et la mémoire cyclique SP sont effacés, par exemple par l'inscription d'un zéro dans toutes les positions. Une position seulement est chargée avec la valeur maximale qu'il est possible de mettre en mémoire. I1 convient que cette valeur soit enregistrée dans le registre d'inscription ESR, puis transférée dans le registre VR1 par l'intermédiaire d'un commutateur S qui se trouve dans la position indiquée en trait discontinu. Un circuit comparateur et logique VLS constate alors la présence d'un zéro dans le registre ESR, arrête le générateur de cadence TG et place le commutateur S dans la position indiquée en trait plein. A la suite de l'introduction d'une nouvelle valeur dans le registre d'inscription ESR, cette valeur est comparée avec celles qui sont contenues dans les registres VRl et VR2.Si la valeur inscrite est plus petite que celle qui se trouve dans le registre VR1 et plus grande que celle qui est contenue dans le registre VR2, le commutateur S est placé dans la po position indiquée en trait discontinu et le générateur de candence TG est déclenché : il délivre alors des impulsions de cadence à la mémoire cyclique et aux registres jusqu a ce qu'un zéro soit de nouveau présent dans le registre d'écriture ESR. Celui-ci est alors prêt à recevoir une nouvelle valeur. Lorsque celle-ci a été inscrite, elle est de nouveau comparée, tandis que les valeurs mémorisées sont décalées à travers la mémoire SP et les deux registres de comparaison VR1 et VR2, le commutateur S se trouvant dans sa position inférieure. Lorsque la condition d'écriture mentionnée ci-dessus est satisfaite, le commutateur S est ramené dans la position indiquée en trait discontinu, ce qui fait participer le registre d'écriture F*SR à la circulation cyclique des données. Le décalage se poursuit alors jusqu'à ce qu'un zéro soit présent dans le registre d'écriture ESR. Ces opérations peuvent être répétées jusqu'S ce que la mémoire soit remplie, ctest-à-dire jusqu a ce qu'il n'y ait plus aucun zéro dans la mémoire. Lors de l'inscription d'une nouvelle valeur, il peut se produire le cas où la condition d'inscription ne peut pas être satisfaite, du fait que la valeur contenue dans le registre d'inscription ESR est égale à celle qui se trouve dans le registre VR1 ou à celle qui est présente dans le registre VR2.Dans ce cas, le commutateur S reste dans sa position inférieure et au moment de l'inscription de la valeur immédiatement suivante dans le registre d'inscription ESR, celle-ci est inscrite par dessus celle qui se trouve dans ce registre. Dans l'exemple décrit jusqu'ici, la mémoire et les registres étaient effacés par le fait qu'un zéro était enregistré dans toutes les positions, car zéro était la plus petite valeur mémorisable. Si la plus petite valeur est une autre valeur, par exemple negative, la mémoire et les registres sont chargés avec celle-ci avant le début d'une opération d'inscription. Par ailleurs, il a été supposé que la condition d'inscription est satisfaite lorsque le contenu du registre VRl est plus grand que celui du registre ESR et que celui-ci est à son tour plus grand que celui du registre VR2.Les valeurs mémorisées sont alors triées par le fait qu'au moment du décalage des valeurs, c'est d'abord la plus grande qui est lue à partire de la mémoire SP, puis les valeurs plus petites sont extraites dans l'ordre progressivement décroissant. Le circuit comparateur et logique VLS peut être également réalisé de telle sorte qu'il place le commutateur S dans la position indiquée en trait discontinu lorsque les contenus des registres VR1, ESR et VR2 sont croissants. Dans ce cas, c'est d'abord la plus petite, puis les valeurs croissantes qui sont extraites de la mémoire SP. Enfin, la mémoire et les registres peuvent être effacés par l'introduction des valeurs maximales, la plus petite valeur possible n'étant inscrite que dans une position. D'autre part, le sens de circulation des valeurs dans la mémoire SP et dans les registres peut être inversé. Les deux registres de comparaison VR1 et VR2, le registre d'inscription ESw et la mémoire cyclique SP sont avantageusement des registres à décalage. Afin que la fréquence de décalage puisse être maintenue à un bas niveau, ces unités peuvent se composer de plusieurs registres à décalage montés en parallèle, dont le nombre est égal au nombre de positions des mots à rcrori- ser.Les mots peuvent être alors inscrits en parallèle. nans un registre à décalage auxiliaire, monté en parallèle et ayant le même nombre d'étages, il peut être indiqué si la valeur qui se trouve, dans les autres registres à décalage, aux étages qui correspondent à un étae de ce registre auxiliaire, est un zéro ou une valeur maximale qui a été enregistré avant le début de l'opération d 'in- scription ou s'il s'agit d'une valeur à memoriser. Le repérage n eut s'effectuer par l'inscription d'un "0" ou d'un "1" dans l'étage approprié de ce registre à décalage. Une valeur ainsi repérée ne peut alors pas être recouverte dans le registre d'écriture ESR par une nouvelle valeur. La mémoire SP peut être étalement une mémoire commandée par adressage, à partir de laquelle les valeurs de coordonnées sont lues cycliquement dans l'ordre croissant des adresses et sont remplacées par les valeurs introduites par le registre de comparaison VPl. De préférence, la plus petite ou la plus grande valeur de coordonnée est mémorisée dans une cellule (le mémoire ayant une adresse connue, notamment dans la cellule de memoire ayant l'adresse zéro. Lorsque débute une opération de recherche, l'adresse de mémoire est comptée dans le sens progressif ou régressif afin que le processus de recherche soit aussi bref que possible. A cette fin, il est possible d'utiliser le signal qui apparaît à la sortie du registre de comparaison VRl. Ainsi, lors de l'opération de recherche, le sens de décalage des valeurs de coordonnées dans le mémoire SP et les registres de comparaison VP1 et VR2 est commandé par les comparateurs de façon que, dans le cas où la valeur a inscrire est plus grande que celles qui se trouvent dans les registres de comparaison llRl et VR2, des valeurs de coordonnées progressivement croissantes soient introduites par décalage dans les registres de comparaison et que, dans le cas où la valeur de cocrdonnée est plus petite que celles qui sont contenues dans les registres de comparaison, des valeurs de coordonnées progressivement décroissantes soient inscrites dans les registres de comnaraison. Pour la représentation des points ayant les valeurs de coordonnees mémorisées, celles-ci sont délivrees dans l'ordre croissant, en commençant par la plus petite valeur et, dans ces conditions, une valeur est comparée chaque fois dans un comparateur avec l'état indiqué par le compteur de coordonnées, lequel état désigne chaque fois les coordonnées du point qui peut être représonté par modification de l'intensité du @aisceau électronique de l'appareil de visualisation : en cas de similitude, le faisceau électrorique est allumé et la valeur dc coordonnée r- médiatement supérieure est délivrée. La mémoire SP peut être même temps une mémoire de répétition d'image.L'inscription de nouvelles valeurs doit alors se produire dans les phases 1'ol-scu- rîté de la formation d'image. Cela exile ces temps de cycle très brefs des éléments de mémoire. Sur la figure 2 de même que sur la figure 1 ,on a désigné par SP une mémoire, par VR1 et VR2 deux registres de comparaison et par ESR le registre d'inscrIption. Le commutateur S est réalisé sous forme d' un circuit de porte qui est commandé par une bascule bistable US. Les valeurs à inscrire parviennent par l'entrée E au registre d'inscription ESR. Celui-ci recoit en outre un signal de prise en charge T1 et, pourvu que la @ascule US ait èté commutée, un signal cadencé de décalage @3 par l'interrédiaire d'une porte ET (non représentée).Le contenu du registre d'inscription tSP est comparé, dans un comparateur VGL2 et un comparateur VGL3, avec les contenus des registres de comparaison VP1 et VR2. In comparateur VGL1 compare les contenus des registres VR1 et VP2. Il délivre un signal "1" sur une ligne 1 lorsaue le contenu du registre VR1 est plus grand que celui du registre VR2. Si la bascule US n'a pas été commutez, un générateur de cadence de décalage T2A est excité par l'intermédiaire d'un circuit de porte T1 et délivre autant d'impulsions cadencées qu'il en faut pour nue les valeurs contenues dans les registres VR1, VR2 et ESR ainsi que dans la mémoire cyclique SP soient décalées dans ceux-ci chacune d'une valeur. La séquence d'impulsions cadencées nécessaire à cette fin a été désignée par T2. Le comparateur VGL2 délivre un signal "1" sur une ligne 2 lorsque le contenu du registre VR1 est plus grand que celui du registre d'écriture HSR. Si en même temps le contenu du registre VR1 n'est pas plus grand que celui du registre VR2, le gé- nérateur de cadence d décalage T2A est de nouveau excité, ce qui a pour effet qu'une séquence cadencée de décalage T2 est de nouveau délivrée. tne semblable séquence est également délivrée lorsque le contenu du registre 1 est plus petit que celui lu registre 2 et que le contenu du registre 2 est plus netit que celui du registtre 3,car dans ces cas le comparateur VGL2 délivre un signal "1" sur une ligne 3 et le comparateur VGL3 délivre un signal "1" sur une ligne 4.Les impulsions de sortie du générateur de cadence T2A sont additionnées dans un compteur Z1 qui achève son cycle de comptage lorsque les valeurs ont circulé une fois dans la mémoire SP et les registres de comparaison VR1 et VR2. Lorsque le compteur Z1 a achevé son cycle complet, c'est-à-dire lorsqu'aucune condition dtintroduction n'a été trouvée au cours d'une opération de recherche déclenchée par un signal de prise en charge T1, ou lorsque la mémoire SP est pleine, il de livre une impulsion T7 à l'entrée de positionnement du registre de comparaison VR1 et, à ce moment, la valeur maximale est enregistrée dans celui-ci.Si le contenu du registre VR1 est plus petit que celui du registre VR2, le comparateur VGL2 délivre un signal "I" sur la ligne 3. Si un signal "1" est présent en même temps sur la ligne 4 - il en est ainsi lorsque le contenu du registre d'écriture ESR est plus petit que celui du registre de comparaison VR2, une impulsion qui interrompt l'opération de comptage dans le compteur Z1, est délivrée sur une ligne EK si bien que la cadence T7 ne peut plus s'établir. La bascule US est positionnée au moyen du générateur d'impulsions IG. Le compteur Z1 peut en outre exciter un second générateur de cadence de décalage T2B qui produit d'une part une séquence d'impulsions T2 et délivre d'autre part une impulsion F1. Un impulsion EK est également produite lorsque le comparateur VGL1 délivre un signal sur la ligne 1; il en est ainsi lorsque le contenu du registre de comparaison VR1 est plus grand que celui du registre de comparaison VR2 et que le comparateur VGL3 délivre un signal sur la ligne de sortie 4, au cas où le contenu du registre d'écriture ESR est plus petit que celui du registre comparateur VR2. Enfin, il y a lieu de prendre encore en considération les cas dans lequels les contenus des registres VR1 et ESR ainsi que les contenus des registres ESR et VR2 sont égaux. Dans le premier cas, le comparateur VGL2 délivre un signal "1" sur une ligne 5 et, dans le second cas, le comparateur VGL3 produit ce signal sur une ligne 6. Ces deux signaux provoquent une remise en l'état initial du générateur de cadence de décalage T2A, du compteur Z1 et du générateur d'impulsions IG, ce qui provoque une remise en ltétat initial de la bascule US. Dans le dispositif représenté sur la figure 3, on a encore désigné par SP la mémoire cyclique, par VPS1 et VR2 les deux registres de comparaison et par ESR le registre d'écriture qui peut être intercalé entre les deux registres de comparaison VR1 et VR2 au moyen d'une bascule bistable US commandée par le générateur d'impulsions IG et au moyen du commutateur S. Aux registres VR1 et ESR est connecté un comparateur VGL21 qui délivre un signal sur une ligne 21 pour un circuit de porte T21 lorsque le contenu du registre VR1 est plus petit que celui du registre d'écriture ESR. S'il est constaté additionnellement, dans un comparateur VGL22, que le contenu du registre ESP est plus petit que celui du registre de comparaison VR2, la condition ET du circuit porte T21 est remplie et, par l'intermédiaire d'un circuit OU (non représenté) il est d'une part délivré un signal sur une ligne T8 pour le générateur d'impulsions IG, ce qui a pour effet que celui-ci commute la bascule US, si bien que le registre d'inscription ESR est intercalé entre les deux registres de comparaison VR1 et VR2.D'autre part, l'impulsion de sortie de la porte OU a pour effet que le générateur de cadence de décalage T2A est excité et qu'il délivre, sur la ligne T2, à la mémoire SP, aux deux registres comparateurs VR1, VR2 et au registre d'inscription ESR, autant d'impulsions cadencées de décalage qu'il en faut pour que les valeurs mémorisées soient décalées d'une valeur. La somme des impulsions cadencées est compté dans le compteur Z1 qui achève son cycle de comptage lorsque le générateur de cadence de décalage T2A a fourni des impulsion s cadencées pour une circulation complète des valeurs de coordonnées. L'impulsion de dépassement est délivrée sur la ligne T8, ce qui a pour effet que le générateur d'impulsions I remet en l'état initial la bascule US. Par une ligne T9, l'impulsion de sortie du compteur Z1 parvient au registre ViZl dans lequel la valeur maximale mémorisable est alors enregistrée; enfin, l'impulsion de sortie du compteur Z1 active le générateur de cadence de décalage T2A ainsi qu'un circuit de porte T3 qui est déclenché lorsqu'un comparateur VGL23 délivre un signal sur une ligne 25, ce qui se produit lorsque le contenu du registre d'écriture ESR est égal à la valeur maximale mémorisable. Dans ce cas, le registre de comparaison VR1 est déclenché, au moyen d'une ligne T14, pour l'inscription de la valeur maximale.En même temps, la bascule US et le compteur Z1 sont remis cn l'état initial au moyen d'une ligne T10. De plus, une bascule bistable BK qui déclenche des circuits de porte T25 et T26 est remise en l'état initial. Ces deux circuits de porte recoivent en outre un signal du circuit de porte T24 dont une entrée est connectée à une porte OU 01 et dont l'autre entrée est raccordée à la bascule US. L'opération de décalage pour l'introduction du contenu du registre d'inscription ESP est commandée par les critères "contenu du registre de comparaison VR2 = O" ou "contenu du registre d'inscription ESR = 0", c'est-à-dire quelle est commandée par les comparateurs VGL24 et VGL25. Le compteur 21 sert à ce que la valeur maximale soit de nouveau reçue dans les mémoires à la suite d'une instruction d'effacement ou qu'une valeur maximale parvienne dans les mémoires à la suite de la mise en marche du dispositif. Le compteur Z1 n'actionne le générateur de cadence T2A que lorsqu'aucune condition d'introduction n'a été trouvée au cours d'une circulation complète des valeurs dans une mémoire cyclique. La bascule BK commande le dispositif de telle sorte qu'en cas de mémoire pleine, la valeur la plus petite soit perdue lors de l'inscription d'une nouvelle valeur. Etant donné qu'une valeur minimale doit toujours être présente dans la mémoire, il faut que des dispositions soient prises pour que quand la valeur contenue dans le registre ESR est un zéro, un nouveau zéro se trouve dans la mémoire au moment où la nouvelle valeur inscrite est extraite du registre ESR. Cela s'effectue au moyen d'une cadence T13 avant qu'il soit mis fin à l'orération d'introduction par la porte T26. La fonction de la bascule BK consiste donc en ce que la plus grande valeur soit perdue dans le cas d'une nouvelle valeur qui est la plus petite valeur, et en ce que la plus petite valeur, qui est plus grande que zéro, soit perdue dans le cas d'une nouvelle valeur qui est la plus grande valeur. La porte OU 01 délivre un signal lorsque le contenu du registre d'inscription ESR est égal à la valeur maximale ou que les contenus du registre de comparaison VP1 et du registre d'inscrip tion ESR ou les contenus du registre d'inscription et du registre de comparaison VR2 sont égaux. La porte OU 01 délivre également un signal lorsqu'à l'état non positionné de la bascule bistable BK, le contenu du registre VR2 est égal à zéro et qu'à l'état positionné, le contenu du registre d'écriture ESR est zéro. Ces deux signaux sont fournis par des comparateurs VC1L24 et VGL25 qui contrôlent à ce moment le contenu des registres FSP et VP2 pour savoir si celui- ci est zéro. Dans tous ces cas, il est appliqué, à l'une des entrées du circuit porte T24, un signal qui est retransmis aux circuits de porte T25 et T26 lorsaue la baside US est positionnée Si donc la valeur à inscrire est égal à la valeur maximale, la bascule liS est remise en l'état initiale par l'intermédiaire des circuits de porte T25, T26, de la ligne T10 et du générateur d'impulsions IG, ct, par suite, le registre ESR; est déconnecté du trajet de circulation, si bien que la valeur présente dans le registre d'écriture est recouverte par la valeur suivante à inscrire.Cela n'a pas d'inconvénient, puisque la valeur maximale est d'ailleurs encore présente. I1 en est de même lorsque les contenus des registres VR1 et ESR sont égaux. Dans ce cas également, la valeur qui se trouve dans le registre d'inscription ESR est recouverte par la valeur suivante à inscrire. te la même manière, la valeur qui se trouve dans le registre d'écriture ESP peut être perdue si cette valeur est déjà contenue dans le registre VR2. La figure 4 montre comment plusieurs circuits de triage SOA, SOB, SOC, SOD selon les figures 1 à 3 peuvent être réunis à une unique mémoire de répétition d'image BWS. Dans les circuits de triage sont enregistrés des groupes de coordonnées XA, YA; XB, YB; XC, YC; et XD, YD qui appartiennent chacun à un groupe de points à représenter. Lors de la lecture dans la mémoire de répétition d'image BWS, il est adjoint aux coordonnées un signe distinctif déterminé FA, FB, F C ou FD qui a pour effet qu'au mo- ment de la représentation, les points ayant les coordonnées ainsi caractérisées sont représentés dans une certaine couleur, une certaine brillance ou fréquence de clignotement et, en conséquence, les points dont les coordonnées ont été appliquées à des circuits de triage différents peuvent être distingués.En conséquence, le signe distinctif d'un point n'a besoin d'être contenu que dans la mémoire de répétition d'iinage, et non dans le circuit de triage, si bien que les mémoires des circuits de triage n'ont pas besoin d'être agrandies. La mémoire de répétition d'image peut être une mémoire cyclique ordinaire. I1 faut veiller à ce que les coordonnées soient inscrites dans l'ordre des valeurs croissantes dans la mémoire de répétition d'image BWS à partir des circuits de triage, ce qui peut être obtenu au moyen de comparateurs raccordés aux circuits de triage. I1 est fréquemment demandé de représenter, sur des appareils de visualisation, des courbes semblables à celles qui sont tracées d'habitude par des enregistreurs, c'est-à-dire que la valeur de mesure la plus récente est rerrésentée sur un bord du camp d'image et toutes les autres valeurs de mesure sont déplacées vers l'autre bord du champ d'image où disparaissent les valeurs de mesure les plus anciennes encore représentées. Un semblable mode de représentation peut être réalisé de manière simple avec les circuits de triage décrits si, comme le montre la figure 5, un circuit additionneur ou soustracteur est inséré dans le trajet de circulation des valeurs de coordonnées. Dans l'ex- emple de réalisation de la figure 5, ce circuit se trouve entre la mémoire SP et le registre de comparaison 1. Mais en principe ce circuit additionneur pourrait être également monté à la suite de la mémoire SP . Les valeurs qui proviennent du registre VRl parviennent dans le circuit additionneur ADD où une grandeur fixe leur est ajoutée ou en est soustraite. Cette grandeur peut être réglée au moyen d'un circuit VSE. Pendant un parcours de circulation, toutes les coordonnées X ou Y sont donc augmentées ou diminuées de cette grandeur. Si c'est la coordonnée X qui est modifiée, les courbes sont déplacées vers la droite ou vers la gauche; si c' est la coordonnée Y, les courbes sont déplacées vers le haut ou vers le bas. REVENDICATIONS 1. Dispositif pour l'inscription des coordonnées de points qui doivent être représentés sur l'écran d'image d'un appareil de visualisation fonctionnant d'après le procédé à trame de lignes, dans la mémoire de répétition d'image de cet appareil, à partir de laquelle les coordonnées Inscrite s sont lues cycliquement à la fréquence d'image de l'appareil de visualisation, caractérisé en ce qu'il comporte une mémoire (SP) qui est couplée rétroactivement au moyen de deux registres de comparaison (VRl, VR2) entre lesquels peut être mis en circuit un registre d'inscription (ESR) dans lequel sont introduites les coordonnées à inscrire, et qu'aux deux registres de comparaison (vol, VR2) et au registre d'inscription (ESR) est connecté un circuit comparateur et logique (VLS) qui intercale le registre d'inscription (ESR) entre les registres de comparaison (VR1, VR2) lorsque la valeur numérique contenue dans le registre d'inscription est plus petite que la valeur qui se trouve dans l'un des registres de comparaison (VR1 ou VR2) et est plus grande que la valeur contenue dans l'autre registre de comparaison (VR2 ou Vol). 2. Dispositif selon la revendication 1, caractérisé en ce qu'au début d'une opération d'inscription, la valeur maximale mémorisable est enregistrée dans une cellule de la mémoire cyclique se composant d'une mémoire (SP) et de registres de comparaison (VR1., VR2), et la plus petite valeur possible est enregistrée dans chacune des autres cellules. 3. Dispositif selon la revendication 1, caractérisé en ce qu'au début d'une opération d'inscription, la plus petite valeur possible est enregistrée dans une cellule de la mémoire cyclique se composant d'une mémoire (SP) et des registres de comparaison (VR1, VR2), et la plus grande valeur possible est enregistrée dans chacune des autres cellules. 4. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce qu'à la suite de 1 1enregistrement d'une valeur de coordonnée dans le registre d'inscription (ESR), toutes les valeurs mémorisées sont décalées à travers la mémoire (SP) à travers tous les registres (VPl, ESR, VR2), jusqu'à ce qu'un décodeur, raccorde au registre d'inscription (ESR), décèle l'apparition d'une valeur minimale dans le registre d'inscription, sépare les registre d'inscription d'au moins l'un des deux registres de comparaison (VPl, VR2) et connecte les deux registres de com paraison directement à la suite l'un de l'autre. 5. Dispositif selon la revendication 3, caractérisé en ce qu' auprès l'enregistrement d'une valeur de coordonnez dans le registre d'inscription (ESR), toutes les valeurs mémorisées sont décalées à travers la mémoire (SP) et à travers tous les registres (VRl, TSAR, VR2) jusqu'à ce qu'un décodeur, connecté au registre d'inscription (ESR), décèle l'apparition de la plus grande valeur possible dans le registre d'inscription (ESR), sépare le registre d'inscription (ESR) des registres de comparaison (VPl, VR2) et connecte les deux registres de comparaison directement à la suite l'un de l'autre. 6. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'à chaque étage de la mémoire (SP), des registres de comparaison (VR1, VP2) et du registre d'inscription (ESR) est associé un étage d'une mémoire pour un signal de commande, mémoire dont le nombre de cellules est égal au nombre des cellules de la mémoire (SP), des registres de comparaison (VR1, VP2) et du registre d'inscription (ESP.) et ce que, dans ces cellules sont mémorisées des informations sur les cellules de mémoire ou de registre correspondantes, notamment l'instant de l'enregistrement, l'appartenance à un groupe de valeurs ou similaires. 7. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la mémoire (SP), les registres de comparaison (VR1, VR2) et le registre d'inscription (ESR) sont des registres à décalage. 8. Dispositif selon la revendication 7, caractérisé en ce qu'il comporte en parallèle plusieurs registres à décalage montés en parallèle, dont le nombre est au moins égal au nombre de positions des valeurs de coordonnées et dans lesquels les valeurs de coordonnées sont inscrites en parallèle. 9. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la mémoire (SP) est une mémoire commandée par adressage,à partir de laquelle les valeurs de coordonnées sont lues cycliquement et sont remplacées par celles qui sont introduites par le registre de comparaison (VR1). 10. Dispositif selon la revendication n, caractérisé en ce que la valeur de coordonnée la plus petite ou la plus grande possible est mémorisée dans une cellule de mémoire ayant une adresse connue. 11. Dispositif selon la revendication 10, caracté risé en ce que la valeur de coordonnée la plus petite ou la plus grande possible est mémorisée dans la cellule de mémoire ayant l'adresse zéro. 12. Dispositif selon l'une quelconque des revendications 1 à 11, caractérisé en ce que lors de l'opération de rectlerclre, le sens de décalage des valeurs de coordonnées dans la mémoire (SP) et les registres de comparaison (VR1, VR2) est commandé par le circuit comparateur et logique (VLS) de telle sorte que dans le cas où la valeur à inscrire est plus grande que les valeurs qui se trouvent dans les registres de comparaison, des valeurs de coordonnées progressivement croissantes soient introduites par décalage dans les registres de comparaison et que dans le cas où la valeur de coordonnée à inscrire est plus petite que les valeurs qui se trouvent dans les registres de comparaison (VRl, VR2), des valeurs de coordonnées progressivement décroissantes soient inscrites dans les registres de comparaison (VR1, VR2). 13. Dispositif selon l'une quelconque des revendications 1 à 12, caractérisé en ce que pour représenter les points ayant les coordonnées mémorisées, celles-ci sont délivrées dans l'ordre croissant des valeurs, en commençant par la valeur minimale et, dans ces conditions, une valeur est comparée chaque fois dans un comparateur avec l'état d'un compteur de coordonnées qui indique chaque fois les coordonnées du point qui peut être repré- senté par modification de l'intensité de courant du faisceau électronique de l'appareil de visualisation, l'intensité de courant du faisceau électronique étant modifiée en cas de similitude et la valeur de coordonnée immédiatement supérieure étant présentée au comparateur. 14. Dispositif selon l'une quelconque des revendications 1 à 13, caractérisé en ce qu a la mémoire (SP) ou à l'un des deux registres de comparaison (VR1, VR2), est raccordée la mémoire de répétition d'image dans laquelle les valeurs mémorisées sont transmises pendant les phases de retour de ligne et/ou d'image du faisceau électronique de l'appareil de visualisation. 15. Dispositif selon la revendication 14, caractérisé en ce qu'il comporte plusieurs circuits de triage comportant chacun une mémoire (SP), deux registres de comparaison (VR1, VR2) et un registre d inscription (ESR), une mémoire de répétition d'image étant raccordée à ces circuits de triage. 16. Dispositif selon l'une quelconque des revendi cations 1 à 15, caractérisé en ce que à la suite de la mémoire (SP) ou de l'un des registres de comparaison (VR1, VR2) est monté un circuit additionneur (ADD) qui modifie d'une grandeur déterminée les coordonnées. 17. Dispositif selon la revendication 16, caractérisé en ce que des valeurs qui doivent être nouvellement inscrites reçoivent l'abscisse zéro et en ce que le circuit additionneur (ADD) augmente de "1" les valeurs d'abscisse.