FR 2211812 A1 19740719 FR 7245652 A 19721221 L'invention concerne un dispositif destiné à fournir une grandeur analogique qui est une fonction déterminée dtune variable numérique composée d'une partie principale définie par pas et d'une partie additionnelle à la valeur inférieure à celle dudit pas, dispositif comportant une première matrice de transcodage aux entrées de laquelle sont appliqués des signaux représentatifs de la partie principale et qui est ctblée pour fournir à ses sorties une grandeur numérique associée à ladite-partie principale selon ladite fonction, un premier convertisseur numérique-analogique linéaire connecté aux sorties de la première matrice de transcodage. Un dispositif du genre mentionné ci-dessus a été décrit dans la demande de brevet français nO 72 o9 445 déposée le 17 Mars 1972 au nom de la Demanderesse. Dans certains cas, la valeur de la variable numérique a besoin d'2tre définie avec une grande précision ; cela implique une plus grande capacité de la mémoire qui sert de matrice de transcodage au dispositif connu, cette plus grande capacité peut entre obtenue en branchant en série ou en parallèle plusieurs mémoires identiques, il peut en résulter une augmentation du prix de la réalisa tien de ee dispositif. L'invention vise à perfectionner ce dispositif eonnu et D-ar -ia i obtenir une tension analogique à partir d'une variable numérique définie avec précision sans nécessiter une mémoire à grande capacité. Le dispositif conforme à 1'invention est remarquable en ce qu'il est muni d'un circuit d'interpolation constitué par un cir buit multiplicateur dont une entrée reçoit un signal représentatif de la partie additionnelle et dont l'autre entrée est reliée à la sortie d'un circuit de différence délivrant un signal représentatif de la différence de deux grandeurs associées respectivement, selon ladite loi, à la valeur de la partie principale et à cette dernière valseur augmentée de la valeur dudit pas et d'un circuit d'addition dont les entrées sont reliées respectivement à la sortie du premier convertisseur et à la sortie du multiplicateur et dont la sortie constitue la sortie du dispositif. La description suivante en regard des dessins annexés, le tout donné à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée. La figure 1 est un schéma du dispositif conforme à l'invention. La figure 2 montre l'allure d'une tension fournie fonction déterminée drune variable numérique. Dans cet exemple décrit afin de fixer les idées, on donne un exemple particulier d'application du dispositif ; il est bien entendu que ce dispositif peut avoir d'autres applications. Le dispositif montré à la figure 1 est appelé à fournir à partir d'une information numérique une tension d'accord à la borne 1 pour une tette haute fréquence (non montrée sur la figure) faisant partie d'un poste récepteur de radiocommunications ; cette information numérique est constituée par un nombre Fi affiché sur une unité d'affichage 2, ce nombre Fi représente directement la fréquence en MHz suivant laquelle on désîre accorder la tete haute fréquence destinée à capter des signaux dont la fréquence se situe entre 100 et 160 MHz. Cette tte haute fréquence est munie de circuits de type LC accordables dont la capacité d'accord est formée par des diodes à capacité variable ; la tension d'accord agit sur ces diodes pour en modifier la capacité ; la figure 2 montre une courbe C qui traduit la relation qui existe entre la tension d'accord V portée en ordonnées et la fréquence F portée en abscisses suivant laquelle la tette haute fréquence se trouve accordée. Réciproquement, le dispositif de la figure 1 doit élaborer une tension V à partir de la variable numérique F représentant la fréquence, selon la fonction déterminée par la courbe C ; ce qui peut s'écrire V = f (F) A la sortie de l'unité d'affichage on a un nombre binaire Ni correspondant au nombre décimal affiché Fi ; ce nombre Ni sert d'adresse à une mémoire 3 qui constitue la matrice de transcodage du dispositif, on peut lire alors un nombre Pi aux sorties de cette mémoire ; un convertisseur numérique analogique linéaire 4 délivre sur sa sortie 5 une tension V5 proportionnelle au nombre Pi : (cette tension est représentée par Vi à la figure 2) V = k Pi (1) 5- k est un facteur de proportionnalité, La mémoire 3 est ciblée pour faire correspondre au nombre Ni et de là au nombre F. un nombre P. qui est lié aux précédents i i par les relations - k f (Ni) = I f (F ) Pi f (Ni) = (2) Si on veut accorder d'une manière plus fine la tette de réception, il y a lieu de définir avec plus de précision la fréquence affichée c'est-à-dire que l'on va ajouter au nombre F. qui cons titre ainsi la partie principale une partie additionnelle inférieu- re à 1 MHz ; la fréquence affichée s'écrit avec un nombre tel que Fi + -Au lieu donc de définir la fréquence à 1 MHz près ce qui correspond à la différence entre deux valeurs contiguës de la partie principale par exemple Fi et Fi+l on peut alors la définir à 2oe kH? près pour avoir une précision 5 fois plus grande ; dans ce cas # peut s'écrire t = q x 200 kHz où q peut prendre une valeur entière parmi 0, 1, 2, 3 et 40 Pour le dispositif qui vient d'8tre décrit et qui est composé des éléments 2, 3, 4 cette augmentation de précision impose à la capacité de la mémoire 3 d'être cinq fois plus grande puisque le nombre des adresses est multiplié par cinq ; Pour éviter cet accroissement de capacité, le dispositif conforme à l'invention est muni d'un circuit d'interpolation 6 constitué par un circuit multiplicateur 7 dont une entrée est reliée à la sortie 8 d'un circuit de différence 9 délivrant un signal représentatif de la différence de deux grandeurs associées selon ladite fonction aux deux valeurs de la partie principale :Fi et Fi+l ; c'est-à-dire que la tension V8 présente à la sortie 8 s'écrit V8 = f (Fi+l) - f (F (3) sur une autre entrée du circuit multiplicateur 7 se trouve une information représentant la partie additionnelle & La tension V10 à la sortie 10 du circuit multiplicateur s'écrit V10 = # V8 Un circuit additionneur 11 dont les entrées sont connectées aux sor ties- 5 et 10, fournit sur la borne 1 la tension V1 : V1 = V5 + # V8 ce qui peut s'écrire, compte tenu des relations (1), (2) et (3) V1 = f (Fi) + # [Fi+1)- f (Fi)] c'est la formule de l'interpolation linéaire. Sur la figure 2 cette tension V1 est représentée par V i dV sur l'axe des ordonnées, c'est-à-dire que la tension Vi + #V correspondant au nombre Fi + est déduit par une interpolation entre deux points de coordonnées respectives Fi, Vi et Fi+l, Vi+1 qui sont parfaitement définis ; sur la figure 2 la tension Vi + # V est l'ordonnée du point d'intersection de la droite D passant aux points Fi Vi et Fi+1, Vi+1 et de la droite parallèle à l'axe des ordonnées passant au point d'abscisse Fi + Dans cet exemple le circuit de différence 9 est formé d'une mémoire i2 pour laquelle le nombre Ni sert d'adresse et qui est ciblée de telle manière qu'en ses sorties on puisse lire un nombre qui est de la forme Un autre convertisseur 13 identique au convertisseur 4 délivre sur la sortie 8 la tension V8. Le circuit d'addition 11 est formé à partir d'un amplificateur opérationnel 14 à l'entrée duquel sont reliées les trois extrémités des résistances 15, 16 et 17, les autres extrémités des résistances 15 et 16 constituent les entrées du circuit lt ; la sortie de l'amplificateur 14 est repliée à l'autres extrémité de la résistance 17 et à la sortié 1. Le circuit multiplicateur 7 est domposé d'une résistance RT dont une extrémité constitue l'entrée pour signaux analogiques et dont 1'autre extrémité est reliée aux extrémités de résistances référencées de R à R4, chacune des autres extrémités de ces résis o R4, tances est reliée à la masse respectivement par l'intermédiaire de transistors-relais T0 à T4 dont les émetteurs sont connectés à la masse. Ces transistors peuvent etre rendus conducteurs en injectant le courant fourni par une source de courant 18. L'unité d'affichage 19 sur laquelle on affiche la partie additionnelle peut etre constituée par un commutateur à 5 positions de O à 4 dont chacune représente respectivement une des valeurs de q. Lorsque le commutateur est dans une position donnée un seul des transistors T0 à T4 est rendu conducteur par dans sa base du courant fourni par la source 18. Pour obtenir une tension V10 proportionnelle à la valeur affichée sur l'unité 19 il faut choisir judicieusement les valeurs des résistances R à R4 ; le tableau suivant donne les valeurs de o R4 ces résistances en fonction de la valeur R de la résistance RT. Valeur de la Position Référence du Valeur de la partie correspondante transistor résistance additionnelle du commutateur - conducteur correspondante 0 0 To Ro : 0 0,2 MHz 1 T1 R : 1 R 0,4 MHz 2 T2 R2 : 2/3R 0,6 MHz 3 T3 R3 : 3/2R 0,8 MHz 4 T4 R4 : 4 R On remarquera que l'utilisation de mémoires 3 et 12 facilite la mise en oeuvre du dispositif conforme à l'invention. On trouve en effet sur le marché des types de mémoires programmables connus sous le nom de mémoires R.O.M. et PROM ; grâce à ces mémoires on peut facilement adapter le dispositif pour n'importe quelle fonction déterminée. REVENDICATIONS 1. Dispositif destiné à fournir une grandeur analogique qui est une fonction déterminée d'une variable numérique composée d'une partie principale définie par pas et d'une partie additionnelle à la valeur inférieure à celle dudit pas, dispositif comportant une première matrice de transcodage aux entrées de laquelle sont appliqués des signaux représentatifs de la partie principale et qui est ciblée pour fournir à ressorties une grandeur numérique associée à ladite partie principale selon ladite fonction, un premier convertisseur numérique-analogique linéaire connecté aux sorties de la première matrice de transcodage, caractérisé en ce qu' il est muni d'un circuit d'interpolation constitué par un circuit multiplicateur dont une entrée reçoit un signal représentatif de la partie additionnelle et dont l'autre entrée est reliée à la sortie d'un circuit de différence délivrant un signal représentatif de la différence de deux grandeurs associées respectivement, selon ladite loi, à la valeur de la partie principale et à cette dernière valeur augmentée de la valeur dudit pas, et d'un circuit d'addition dont les entrées sont reliées respectivement à la sortie du premier convertisseur et à la sortie du multiplicateur et dont la sortie constitue la sortie du dispositif. 2. Dispositif selon la revendication 1 caractérisé en ce que le circuit de différence est constitué par une deuxième matrice de transcodage aux entrées de laquelle sont appliqués des signaux représentatifs de la partie principale et par un deuxième convertisseur numérique-analogique linéaire connecté aux sorties de cette deuxième matrice. 3. Dispositif selon l'une des revendications 1 et 2 caractérisé en ce que la matrice de transcodage est un mémoire de type irp grammable. 4. Dispositif selon l'une des revendications 2 et 3 caractérisé en ce que le multiplicateur est constitué par un diviseur potentiométrique connecté à la sortie du deuxième convertisseur et dont la tension de sortie est prélevée aux bornes d'une résistance dont la valeur dépend-de la partie additionnelle. 5. Taste haute fréquence d'un poste récepteur de radiocommunications munie d'un dispositif selon l'une des revendications 1 à 4 pour autre accordée à partir d'une information numérique.