FR 2233759 A1 19750110 FR 7420408 A 19740612 La pressente invention concerne un convertisseur numérique-analogique avec groupes de construction électroniques tels que intégrateur, compteur, mémoire analogique et mémoire numérique, ainsi que circuits de comparaison, dans une disposition telle que, sous le contrôle d'une horloge pourvue d'un oscillateur, des signaux d'entrée numériques soient convertis en signaux de sortie analogiques. Dans la technique de mesure et de régulation, en raison de la tendance croissante vers les indications numériques et vers le traitement de données avec des calculatrices numériques, on utilise de plus en plus des convertisseurs analogiques-numériques (désignés couramment par convertisseurs A-D ou ADV) et des convertisseurs numériques-analogiques (désignés également par convertisseurs DA ou DAU). Pour les premiers, il existe une série de dispositifs satisfaisants qui fonctionnent avec une précision suffisante, par exemple des règles et des disques de codage, des générateurs à dents de scie, des comparateurs à double étage, etc. Les convertisseurs numériques-analogiques sont généralement constitués avec des chaines de résistance dans lesquelles sont montées des résistances correspondant à la valeur numérique en question, ou bien on additionne des courants, en correspondance avec leur valeur, dans un amplificateur opérationnel. Dans les deux cas existe l'inconvénient qu'on doit utiliser des compoSants sélectionnés qui doivent présenter des marges de tolérances très étroites, de telle sorte que de tels convertisseurs sont très compliqués et coûteux et sujets à des incidents de fonctionnement, On a également proposé de charger un intégrateur, par exemple un condensateur, pendant un laps de temps proportionnel au signal d'entrée numérique, jusqu'à ce qu'un compteur commandé par un oscillateur soit en équilibre avec le signal numérique. La valeur de sortie obtenue est alors transmise sur une mémoire analogique.Dans ce cas, des erreurs défavorables peuvent etre introduites par le parametre de l'intégrateur ainsi que par une modification de la fréquence de ltoscillateur et de la tension d'entrée de l'intégrateur. En vue de permettre emploi de ce procédé, il est nécessaire de rendre de telles erreurs inefficaces ou de les compenser. A cet effet, il est prévu, dans le brevet DT 2 125 897, d'intégrer, en retour, la tension de sortie d'intégrateur avec la valeur analogique mise en mémoire, et cela pendant un laps de temps qui correspond à la valeur d'entrée numérique maximale possible. De cette manière, la tension de sortie analogique est bien rendue indépendante des paramètres de l'intégrateur et de l'oscillateur, mais cependant elle reste dépendante de la tension de référence à l'entrée de l'intégrateur. Ce montage présente en outre l'inconvénient que le temps du cycle est relativement long, correspondant à un ou deux parcours du compteur. La présente invention a pour but essentiel d'éviter ces inconvénients de l'état de la technique avec des moyens simples et économiques, et de réaliser un convertisseur numérique analogique qui, avec des possibilites d'emploi étendues, soit indépendant des variations des paramètres du montage. A cet effet, l'invention concerne un convertisseur numériqueoanalogique du type mentionné, convertisseur caractérisé en ce qu'il est prévu, pour la conversion du rapport entre deux signaux d'entrée numériques en un rapport de signaux de sortie analogiques, une tension croissante avec le temps, dans l'intégrateur, en dépendance de l'étant de comptage du compteur, qui est transmise, dans des intervalles de temps correspondant chaque fois aux signaux d'entrée numériques, à la mémoire analogique qui lui est affectée. Un tel convertisseur convient en général pour toute détermination de rapport, dans le cas d'une comparaison à effectuer par voie analogique, entre une valeur de consigne et une valeur réelle, avec au moins une grandeur denturée numérique prédéterminée qui est généralement la valeur de consigne. Dans de très nombreux cas, il ne s'agit pas en effet de la grandeur absolue dun signal de sortie analogique, mais du rapport à une seconde tension, par exemple une tension de référence, dont la grandeur absolue ne joue aucun rôle, dans des limites déterminées pour le fonctionnement d'un appareil. Des exemples dans ce domaine sont par exemple le tarage automatique dans une balance électro-mécanique numérique avec des capteurs effort formés de jauges de contrainte, des convertisseurs DA pour la-délivrance d'une valeur de consigne-à partir d'un lecteur de cartes perforées ou un contacteur de codage pour un contacteur à valeur limite ou analogue par exemple dans une commande de dosage d'une installation de pesée. A la différence des dispositions usuelles, dans lesquelles les paramètres perturbateurs sont compensés par un circuit de régulation, de telles variations sont volontairement prises en compte, conformément à l'invention, et rendues inefficaces par le fait que chaque changement ou variation intervient dans le même rapport dans les tensions de sortie analogiques.On obtient ainsi, d'une manière surprenante, une conversion numérique-analogique satisfaisante. Dans un mode de réalisation de l'invention, on provoque sur l'intégrateur un accroissement de tension linéaire etle temps d'intégration est chaque fois proportionnel à l'état de comptage du compteur. En conséquence, le rapport des tensions de sortie dépend exclusivement du rapport des temps d'intégration et de la linéarité de l'intégrateur. On obtient ainsi que ce rapport soit indépendant de la fréquence de ltoscillateur qui détermine les temps absolus, et également indépendant des paramètres d'intégratior dont dépend l'accrois- semént de tension dans l'intégrateur.Sa linéarité est simplement limitée par les éléments utilisés en pratique, c'est-à-dire par l'amplification à vide d'un amplificateur d'intégration, la résistance de fuite d'un condensateur d'intégration et/ou d'un transistor de décharge, auquel cas il s'agit de propriétés de composants technologiquement bien maltrisées. Une erreur provenant de la constante de temps de la mémoire analogique peut être ramenee à une valeur négligeable par un choix d'une constante de temps de la mémoire d'une valeur très grande par rapport au temps du cycle. Suivant une autre réalisation de l'invention, il est prévu deux registres de mémoire pour recevoir les signaux d'entrée numériques, qui doivent être comparés, dans deux comparateurs, avec l'état de comptage du compteur commandé par l'horloge par l'intermédiaire de l'oscillateur. L'intégrateur, ainsi que deux contacteurs sont commandés par l'horloge pour délivrer les signaux de sortie analogiques à deux mémoires analogiques. Avec une dépense d'installation relativement faible, on obtient ainsi des valeurs analogiques qui, lors d'une répétition continue du cycle, correspondent toujours a' l'état le plus récent, et qui reproduisent exactement le rapport -des grandeurs entrée numériques. Une contribution importante est apportée par le fait que le rapport de signal d'entrée numérique est convertis par le dispositif de comparaison prévu conformément à l'invention, d'abord en un rapport de temps analogique, ce qui s'effectue avec une précision extremement grande, après quoi le rapport de temps analogique est converti par l'intégrateur en un rapport de tension analogique, et est transmis, par l'intermédiaire de la commande de connexion, sur les deux mémoires analogiques. Entant donné que la fréquence de 1'oscillateur, le paramètre d'intégration et la tension d'entrée d'intégrateur entrent chaque fois dans le-même rapport dans les tensions de sortie, le rapport de celles-ci est fondamen-talement indépendant des variations de ces paramètres. Une autre caractéristique de l'invention réside en ce que, au moyen de l'horloge, sont produites des interruptions du processus d'intégration dans l'intégrateur pour transmettre sa tension éventuelle à la mémoire analogique après quoi l'intégrateur est ramené à zéro pendant une cadence de terminaison de chaque cycle. Après un temps d'intégration et le temps de transmission correspondant pour la première tension, on peut positionner à nouveau l'intégrateur et le compteur sur zéro, de sorte que la seconde tension de sortie analogique est obtenue par une nouvelle intégration à partir de zéro. Dans tous les cas, le cycle total est plus long. C'est pourquoi l'invention prévoit une variante dans laquelle les temps d'intégration se succèdent directement avec les temps de transmission, sans retour à zéro intermédiaire de l'intégrateur. L'intégration peut également avoir lieu jusqu'à une première tension de sortie plus basse, qui est recueillie, pendant une première interruption, dans une mémoire, après quoi 17intégration s'effectue jusqu" une seconde tension de sortie qui est alors délivrée à l'autre mémoire. Pendant que ces deux tensions detsortie sont en mémoire, l'intégrateur est aussitôt déchargé à nouveau, de sorte qu'un nouveau cycle peut commencer. De préférences le convertisseur conforme à l'invention forme une partie constituante d'un ensemble de circuits, pour lequel une tension de sortie est utilisable comme tension de référence, cette tension étant par exemple atteinte après une révolution complète du compteur et pouvant correspondre alors au signal d'entrée numérique maximal. Dans ce cas, le signal de commande pour le cycle est prélevable directement à partir du compteur, de sorte qu'on peut supprimer un registre et un comparateur, ce qui simplifie la construction des circuits. Le convertisseur selon l'invention est également utilisable dans le cas où le rapport des signaux d'entrée numériques est négatif, si, conformément à une autre caractéristique de l'invention, est prévu un montage de coincidence, avec lequel peut être déterminé le plus grand des deux signaux d'entrée. Pour cela, on peut monter un amplifi cateur- à inversion, qui peut notamment être connecté entre les contacteurs faisant suite à l'intégrateur et les mémoires analogiques. I1 est également possible de prévoir, conformément à l'invention, un comparateur supplémentaire qui inverse les signaux d'entrée numériques ainsi que la mémoire analogique. Grâce à de tels montages de coincidence, on peut adapter la disposition des deux mémoires analogiques et de la commande de cycle au processus d'intégration, de telle sorte que le rapport analogique des tensions corresponde également au rapport des signaux d'entrée numériques. Des exemples de réalisation de l'invention sont représentés sur les dessins ci-joints dans lesquels - La figure 1 est un schéma par blocs dtun convertisseur numérique analogique conforme à l'invention; - La figure 2 est un diagramme tension-temps de la commande de cycle dgun convertisseur suivant la figure 1; - La figure 3 est un schéma par blocs détaillé de la commande de cycle du convertisseur de la figure 1; - La figure 4 est un diagramme tension-temps de la commande de cycle d'une Variante de réalisation d'un convertisseur selon les figures 1 et 3; - La figure 5 est un schéma d'ensemble d'une balance électro-mécanique numérique avec un convertisseur selon l'invention; - La figure 6 est un schéma par blocs du convertisseur selon la figure 5;; - La figure 7 est un schéma par blocs détaillé de la commande d'un convertisseur selon la figure 6. Le convertisseur D-A représenté dans la figure 1 comprend, pour recevoir deux tensions dsentrée numériques D1 et D2, deux registres 1 et 2 qui chargent chacun respectivement une entrée des comparateurs 6 et 5. La sortie de ces comparateurs est reliée à une commande de cycle 7, en liaison avec un oscillateur 4, qui commande un compteur 3, dont la sortie aboutit à l'autre entrée de chacun des comparateurs 5 et 6. Une autre canalisation aboutit, à partir de la commande de cycle 7, à l'entrée de retour en position du compteur 3. A la commande de cycle 7 est en outre raccordé un intégrateur 8, en liaison avec deux contacteurs 9 et 10 commandés également par la commande de cycle, et qui sont reliés chacun respectivement à une mémoire analogique Il et I2. Le mode de fonctionnement de cette disposition est le suivant z Lorsqu'un accroissement linéaire de tension se produit dans l'intégrateur 8, les impulsions de l'oscillateur 4 sont comptées Lors d'une identité dwétat du compteur 3 et du registre -1, qui mémorise la plus petite valeur numérique d'entrée D1, le processus d'intégration est interrompu et l'oscillateur est barré. La tension de sortie U1 existante de l'intégrateur 8 est transmise à la mémoire analogique correspondante 11, pendant un temps de transmission T1, après l'écoulement duquel l'intégrateur 8 et l'oscillateur 4 sont libérés à nouveau. Le comptage et l'intégration se poursuivent jusqu'à ce que le compteur 3 ait atteint un état identique à la valeur d'entrée numérique D2 mémorisée dans le registre 2. Ensuite le processus d'intégration est à nouveau interrompu, I'oscillateur 4 est barré et la tension de sortie2 de l'inté~ grateur 8 est transmise pendant le temps de transmission T2 à l'autre mémoire analogique. Après écoulement de ce temps, l'intégrateur 8 est déchargé pendant un temps T3, jusqu'à ce que sa tension de sortie soit nulle. En même temps, le compteur 3 est ramené à zéro, de sorte qu'un nouveau cyclé peut commencer. Le rapport des deux tensions de sortie U1/U2 des mémoires analogiques il et 12 correspond exactement au rapport des deux grandeurs d'entrée numériques i?î/D2. En supposant que 1'intégrateur 8 fonctionne linéairement et que l'oscillateur 4 ne modifie pas sa fréquence pendant au moins un cycle, la durée d'intégration est proportionnelle à l'état de comptage du compteur 3.Les références T1 et T2 désignent chacune la durée des processus d'intégration, et on a Etant donné que, comme il ressort de la figure 2, dans le mode de- fonctionnement décrit du convertisseur D-A, la différence des tensions de sortie est, avec la première tension de sortie U1, exactement dans le même rapport que les durées d'intégration, on a d'où résulte la relation En conséquence, le rapport des tensions de sortie U2/U1 ne dépend que des temps d'intégration et de la linéarité de lzintégrateur, et non de divers paramètres du circuit.La linéarité de l'intégrateur 8 est simplement limitée par l'amplification de marche à vide de l'amplificateur d'intégration 8-3, la résistance de fuite du condensateur d'intégration 8.4 et du transistor de décharge dans le'contacteur 8.2 (figure 3). Une contribution à lraugmentation de fiabilité est apportée si les constantes de temps des mémoires analogiques Il et 12 sont choisies de grande valeur par rapport au temps de cycle total T, ce qui peut être réalisé d'une manière simple et avantageuse par des capacités suffisamment grandes des condensateurs de mémoire 11.1 et 12.1. On peut également procéder conformément à la figure 4. Dans ce cas, les temps d'intégrations T1 et T2 ne s'aligne pas en série avec le temps de transmission ss T1, mais l'intégrateur 8 et le compteur 3 sont ramenés à zéro tout d'abord après le temps d'intégration T1 et le temps de transmission a T1, après quoi l'autre tension de sortie U2 est obtenue par une nouvelle intégration à partir de zéro. On peut accepter dans de nombreux cas la légère prolongation du temps total de cycle T avec le teinps supplémentaire de décharge On On obtient alors l'avantage supplémentaire que l'inté- gration de la seconde tension de sortie U2 s'effectue indépendamment de l'intégration de la première tension de sortie U1. Le mode de fonctionnement de la commande de cycle est décrit ci après à l'aide de la figure 3, pour les rapports les plus importants des grandeurs entrée numériques. Pour simplifier, on peut alors admettre que les temps de transmission sont sensiblement égauxv cVest-à-dire que ss T1 = T2 = A T. D2 1 Premier cas D1 Au début d'un cycle T, les éléments représentés dans la figure 3 présentent les états de commutation suivants, indiqués partiellement dans le diagramme de la figure 2. Entrée Sortie Comparateurs 5 et 6 0 Compteur 3 0 Contacteurs à temps 7.1 et 7.2 0 0 Porte "ET" 7.3, 7.4 et 7.5 - 0 Porte "OU" 7.6 - L Tant que la porte "OU" 7.6 est à l'état logique de commutation L, le contacteur 8.1 de l'intégrateur 8 est fermé et le courant d'entrée est intégré. Si le comparateur 6 constate que l'état de comptage Z = R1 est atteint, la porte "ET" 7.3 est commutée passante et la porte "OU" 7.6 est logiquement bloquée sur zéro. En conséquence, le contacteur 8.1 s'ouvre et le contacteur 10 se ferme pour la transmission de la tension analogique U1. Simultanément, l'organe temporisé 7.1 est commandé pour le temps de transmission a T et l'oscillateur 4 est barré.Après écoulement du temps de transmission d T, le contacteur 10 est ouvert, puis simultanément le contacteur 8.1 est fermé et l'oscillateur 4 est libéré à nouveau, de sorte que le comparateur 6 commute plus tard une impulsion sur zéro. Ainsi l'organe temporisé 7.1 commuté comme organe de raccourcissement d'impulsion est également ramené en arrière. Le compteur 3 continue à tourner jusqu'à ce que le domparateur 5 constate l'état de comptage Z = R2. Maintenant, les contacteurs 8.1 et 9 sont actionnes par la porte "ET" 7.4, et le contacteur temporisé 7.1 est commandé. La transmission de la tension analogique U2 sur la mémoire 12 s'effectue alors. Après écoulement du temps de transmission t T, le contacteur 9 est à nouveau ouvert. Simultanément, le processus de décharge de l'intégrateur 8 est déclenché à travers le contacteur 8.2 et, après écoulement de la cadence de fermeture Q T3, il est à nouveau arrêté à travers le contacteur temporisé 7.2. La position de préparation pour un nouveau cycle est atteinte lorsque le contacteur 8.1 est à nouveau fermé, le compteur 3 ramené à zéro et l'oscillateur 4 libéré. D2 Deuxième cas D1 = 1 D1 Le déroulement de la commande correspond à celui du premier cas avec la différence que les contacteurs 9 et 10 sont actionnés simultanément et qu'également l'organe temporisé 7.1 pour le temps de transmission z T, n'est actionné qu'unie seule fois au cours du cycle T. Aussitôt après, est introduits par le contacteur 8.2 et l'organe temporisé 7.2, la décharge de l'intégrateur 8, pendant le temps d T3. Ainsi est confirmée la position de préparation pour le cycle suivant. Troisième cas D 4 1 D1 Un montage de comparaison ou de coïncidence détermine laquelle des deux valeurs numériques d'entrée D1 ou D2 est la plus grande. Si D2 Quatrième cas D2 = D1 = 0 Cé déroulement de cycle est analogue au deuxième cas. Cependant, l'oscillateur 4 reste barré en permanence et le compteur 3 par conséquent maintenu en permanence sur 0, de sorte que les comparateurs 5 et 6 comportent toujours la sortie L. Le retour en position du contacteur à temps 7.1 s'effectue du fait que, après écoulement du temps de cadence de fermeture 4 T3, à travers le contacteur temporisé 7.2, la porte "ET" 7.8 passe à l'état 0. Comme les comparateurs 5 et 6 ne sont pas commutés sur 0, et donc restent conducteurs, le contacteur temporisé 7.1 est aussitôt commandé à nouveau et, ainsi, le nouveau cycle est déclenché. Le convertisseur numérique-analogique selon l'invention trouve un emploi particulièrement avantageux dans le tarage automatique sur une balance numérique électro-mécanique avec capteur d'effort à jauge de précontrainte (boite Doms). Une disposition appropriée est représentée dans la figure 5. Le capteur d'effort DMS, alimenté avec une tension de référence UR = U2, charge un amplificateur préalable, dans lequel s'établit une valeur moyenne et dont la sortie est reliée, d'une part, à une installation de réglage à zéro, et, d'autre part, à un organe sommateur, c'est-à-dire à l'amplifie cateur sommateur de la balance. La sortie decet amplificateur est comparée avec la tension de référence UR = U2, dans un convertisseur analogique-numérique, qui délivre une indication numérique. Cette valeur numérique est fournie également à une mémoire. qui est en liaison avec un convertisseur numériqueanalogique conforme à l'invention, raccordé à l'installation de réglage sur zéro. La tension de sortie U2 = UR de la mémoire analogique 12 fournit la tension de référence commune pour l'alimentation de la boite de mesure DMS, pour le tarage et pour le convertisseur à double pente de la balance numérique. On obtient ainsi une indication indépendante des variations éventuelles de la tension d'alimentation de la boîte de mesure. Si la tension d'entrée du convertisseur analogique-numérique est égale à la tension de référence introduite UR = U2, l'indicateur numérique indique la valeur fixe D2 Si maintenant la tension de référence tR se trouve dans le domaine de la tension nominale de la boîte de mesure, la tension de référence dépend simplement des paramètres de l'intégrateur 8 et de la fréquence de l'oscillateur 4. La valeur d'entrée numérique D1 correspond alors à la tare. En conséquence, la tension U1 = UT de la mémoire analogique 11 est égale à la tension de tarage, qui est soustraite, dans l'amplificateur sommateur de la balance, du signal amplifié de la boite de mesure. La figure 6 montre des détails de cette installation. Le convertisseur numérique-analogique de exemple représenté comprend une mémoire 1 à laquelle est raccordé un comparateur 6 qui conduit a' une commande de cycle 7. Celle-ci commande, à travers l'oscillateur 4, un compteur 3, dont la sortie va au comparateur 6 ou 6 et qui possède en outre une entrée de retour à zéro reliée à la commande de cycle 7. Celle-ci charge l'intégrateur 8 ainsi que les contacteurs 9 et 10 auxquels sont raccordées les mémoires analogiques 11 et 12, de la même manière que celle décrite plus haut à propos de la figure 1. La mémoire analogique délivre alors la tension de tarage Ul = UT tandis que l'autre mémoire analogique 12 contient la tension de référence U2 = UR. D'après la figure 6, on voit que la tension de tarage UT et la tension de référence UR sont amenées à la balance 16' et à la mémoire intermédiaire 15 du convertisseur à double pente. Au-moyen d'une transmission 14, cette mémoire 15 est reliée à la mémoire 1. Cette transmission est commandée par l'indicateur de tarage et de contenu 13, qui conduit, d'une part, à la commande de cycle 7 et, d'autre part, à un blocage d'indicateur 17. Grâce à cette disposition, il est possible, d'une manière simples de procéder à un tarage multiple pendant une seule et même opération de pesée, ce qui est par exemple avantageux pour une pesée sélective dans une commande de dosage de produits, en vue de pouvoir tarer le poids total pesé. Dans ce cas, avant chaque nouveau tarage, la "tare O" est simulée. et il apparaît sur le dispositif indicateur le contenu de la balance qui est transmis, comme nouvelle tare, dans la mémoire 1. Pour cela, la mémoire 1 peut être positionnée sur zéro au moyen d'un ordre de tarage. Mais il est plus favorable que le signal zéro soit simulé derrière la mémoire 1 et que la valeur mémorisée reste conservée, --de sorte que, sur un appel spécial, le contenu total de la balance puisse être indiqué, sans que la tare soit perdue. Aussitot que la transmission dans la mémoire 1 est terminée, la nouvelle tension de tarage UT est établie de sorte que la valeur zéro apparaisse sur l'indicateur. De cecte manière, on obtient, avec une faible dépense d'installations un tarage automatique de grande précision et de grande finesse. La figure 7 montre certains détails d'une installation qui correspond dans ses grandes lignes à celle de la figure 3. Cependant la construction est un peu simplifiée par rapport à celle-ci par le fait que le registre 2 et le comparateur 5 ne sont plus nécessaires. Dans une balance à quatre decades, avec une résolution de l'indication-de 0,1 0/00 4 (10 ), la valeur d'entrée D2 est donnée au préalable avec un nombre de pas de 10 000. Conformément à l'invention, ceci est réalisé de manière simple par le fait que le registre 2 est abandonné et la commande fournie par le comparateur 5 pour le cas d'un état d'équilibre Z = R2 est remplacée par un signal de trtnsmission de la décade 1039 ctest-à-dire par le pas n 10 000. Le signal de transmission est prélevé lors du passage par zéro du compteur 3, pendant que les signaux de commande de la mémoire 1 passent à travers tune porte 11ET" 6.1S dans la commande cycle si, simultanément, une porte "ET" 6.2, commandée par le compteur 3, déclenche la délivrance d'une impulsion de transmission, à partir de l'indicateur de tarage et de contenu 13, vers la mémoire 1. Bien entendus l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres formes et d'autres modes de réalisations sans pour cela sortir du cadre de l'invention. REVENDICATIONS 10) Convertisseur numérique-analogique avec groupes de construction électroniques tels que intégrateur, compteur, mémoire analogique et mémoire numérique, ainsi que circuits de comparaison, dans une disposition telle que, sous le contrôle d'une horloge pourvue d'un oscillateur, des signaux d'entrée numériques soient convertis en signaux de sortie analogiques, convertisseur caractérisé en ce que, pour réaliser la conversion du rapport entre deux signaux d'entrée numériques (D1/D2) en un rapport entre signaux de sortie analogiques (U1/U2), on transmet à la mémoire analogique correspondante (11 ou 12) une tension croissante dans le temps dans l'intégrateur (8) en dépendance de 1état de comptage du compteur (3), à des intervalles de temps qui correspondent chaque fois aux signaux d'entrée numériques (D1, 92) 20) Convertisseur suivant la revendication 1, caractérisé en ce que, dans l'intégrateur (8), peut être produite une croissance de tension linéaire, et le temps d'intégration est chaque fois proportionnel à l'état de comptage du compteur (3). 30) Convertisseur suivant l'une des revendications 1 et 2, caractérisé en ce que deux registres de mémoire (1, 2) sont prévus pour recevoir les signaux d'entrée numériques (D1, D2), susceptibles d'être comparés dans deux comparateurs (5, 6) avec l'état de comptage du compteur (3) commandé par l'intermédiaire de l'oscillateur (4) par l'horloge (7), l'intégrateur (8) ainsi que deux contacteurs (9, 10) étant commandés par l'horloge (7is pour délivrer les signaux analogiques (U1, U2) à deux mémoires analogiques (11 ou 12). 40) Convertisseur suivant lune quelconque des revendications 1 à 3, caractérisé en ce que, au moyen de l'horloge (7), des interruptions (t T1, B T2) du processus d'intégration dans l'intégrateur (8) peuvent être produites pour la transmission de sa tension éventuelle aux mémoires analogiques (11, 12), après quoi l'intégrateur (8j est ramené à zéro pendant un temps de cadence de fermeture ( t T3) de chaque cycle. 50) Convertisseur suivant la revendication 4, caractérisé en ce que, après l'atteinte d'une des tensions de sortie (U1), celle-ci est délivrée, au cours dune première interruption (A T1) à la première mémoire (au), intégrateur (8) étant ramené à zéro, et, après atteinte de la seconde tension de sortie (U2)., celle-ci est délivrée à la seconde mémoire (12) pendant une seconde interruption (A T2). 6 ) Convertisseur suivant la revendication 4, caractérisé en ce que, après que la tension de sortie la plus basse (U1) ait été atteinte, celle-ci est transmise à la première mémoire (11) pendant une première interruption ( T1), l'intégration étant aussitot poursuivie jusqu'à la tension de sortie la plus élevée (U2) et celle-ci est délivrée à la seconde mémoire (12) au cours d'une seconde interruption l ss T2). 70) Convertisseur suivant l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il for-me un élément constituant dWun ensemble de circuits pour lequel l'une des tensions de sortie est utilisable comme tension de référence (UT). 80) Convertisseur suivant la revendication 7, caractérisé en ce quelea tension de référence (U2) est atteinte après une révolution complète compteur (3), et elle correspond alors au signal d'entrée numérique maximal (D2). 90) Convertisseur suivant la revendication 8, caractérisé en ce que le signal de commande pour la commande de cycle (7) est prélevé directement au compteur (3). 100) Convertisseur suivant l'une quelconque des revendications 3 à 9s caractérisé en ce que, dans le cas d'un rapport négatif des signaux d'entrée (D1/D2), un amplificateur inverseur est mis en circuit, notamment entre les contacteurs (9 > 10) et les mémoires analogiques (11, 12). 110) Convertisseur suivant l'une quelconque des revendications 3 à 9, caractérisé en ce que, dans le cas d'un rapport négatif des signaux d'entrée (D1/D2), ceux-ci et les mémoires analogiques (11, 12) sont inversés au moyen d'un comparateur supplémentaire.