FR 2173729 A1 19731012 FR 7206867 A 19720229 La présente invention concerne un transistor susceptible de supporter entre collecteur et base des tensions élevées et intégré dans une plaquette constituée par au moins une couche épitaxique d'un premier type de conduction dans laquelle est formé le collecteu r et déposée sur un substrat d'un second type de conduction opposé au premier, tous les contacts dudit transistor étant disposés sur la meme face active de ladite plaquette dans laquelle il est intégré. La présente invention concerne également son procédé de fabrication. On sait que l'une des caractéristiques essentielles d'un transistor est sa tenue en tension inverse ou tension de claquage, d'une part, entre collecteur et base et, autre part, entre collecteur et émetteur. Or, la tension de claquage est liée, en particulier, à la qualité de la surface du cristal dans lequel est réalisé le transistor, à la structure de la jonction et à l'épaisseur de la zone désertée formée autour de ladite jonction. En effet, si la surface du cristal se trouve perturbée après les divers traitements thermiques et chimiques qu'elle a dA subir, il y a création de courants de fuite importants et diminution de l'isolement, donc de la-tenue en tension inverse. Ce phénomène est encore accru dans le cas où les jonctions, obtenues par alliage ou par technique dite planaire, viennent affleurer la surface du cristal; en effet ,dans ce cas, des charges sont engendrées sur ladite surface et au voisinage de la zone désertée. Par ailleurs, dans une structure classique de transistor, il existe trois couches superposées de types de conduction alternés, formant le collecteur, la base et l'émetteur, le plus souvent N'- N P , N , les signes n-U et "+" symbolisant respectivement une très faible et une très forte concentration en impuretés du type concerné. Dans ces conditions, la zone désertée se développant au voisinage de la jonction collecteur-base par polarisation inverse se trouve pratiquement en totalité dans la couche de type N- ,et,par conséquent, pour obtenir des transistors dits "haute tension, la dite couche N doit entre très épaisse. On connaît déjà quelques remèdes à ces inconvénients .Par exemple, pour limiter la création de courants de fuite en surface et de charges parasites au niveau de la jonction, on donne au cristal portant le transistor, une forme dite en mésa bien connue des spécialistes, cette forme étant obtenue généralement par décapage chimique localisé. Cette forme est choisie telle que, seule,la partie plane des jonctions subsiste; on élimine ainsi pratiquement le phénomène de courbure de la zone de charge d'espace, on zone désertée, phénomène qui réduit la tenue en tension. Pour remédier aux difficultés rencontrées lors de la formation de la couche constituant le collecteur et de l'îlot formant la base, il est connu de remplacer la structure classique N P par une structure N+ N P P+ c'est-à-dire de remplacer chacune des deux régions collecteur et base par deux régions de meme type de conduction mais de concentrations en impuretés différentes .Dans ces conditions, la zone désertée se forme autour de la jonction collecteur-base mais à la fois dans le collecteur et dans la base, ce qui permet d'éviter de réaliser une couche de collecteur trop épaisse-, les régions N+ et P+ délimitant alors ladite zone désertée. Lorsqu'il s'agit de réaliser un transistor intégré dit "haute tension", les problèmes concernant la création de courants de fuite en surface et de charges parasites sont identiques mais il est impossible de leur apporter les mêmes remèdes, En effet, le fait d'appliquer la technique dite "mésa" dans le cas d'un circuit intégré présente peu d'intérêt et la seule technique pratiquement utilisable reste donc celle dite planaire. En effet,ltemploi de la technique mésa implique qu'une grande partie de la surface du cristal, et notamment toute la région périphérique n'est plus à la meme cote en hauteur, ce qui rend impos sible, d'une part, l'intégration d'éléments actifs ou passifs auprès du transistor et, d'autre part, le dépôt de couches métalliques d'interconnexion. L'utilisation de la technique "planaire" conduit donc à l'apparition de courants de fuite et de charges parasites. Pour y remédier, il est connu de réaliser respectivement des anneaux de garde et des plages métalliques de grandes dimensions dites électrodes de champ ; les anneaux de-garde ont pour but d'éviter la circulation des courants de fuite; quant aux électrodes de champ elles permettent de déplacer et réduire la courbure de la zone désertée et, donc, d'éloigner les charges parasites mais ne permettent pas de les éliminer Par ailleurs, dans un circuit intégré, pour des raisons de fonctionnement, chaque élément ou chaque groupe d'éléments doit entre isolé de l'élément ou du groupe d'éléments voisin :cette condition est réalisée en divisant le cristal en "caissons" ou compartiments.Cependant, l'isolemeht, n'étant, en fait, obtenu que par l'utilisation d'un matériau semiconducteur fortement dopé de type de conduction opposé à celui de la couche où sont formés les éléments du circuit intégré, est suffisant dans les cas habituels mais ne donne pas toutes les garanties de confiance lorsqu'vil s'agit d'insérer un ou plusieurs transistors à haute tension.En effet, l'expérience montre que, dans ce dernier cas, la largeur des cloisons formant les caissons serait située dans une gamme de 70 à 120 pm pour une matière de résistivité de 15 à 25 g -cm, dimension trop importante compte tenu du fait que la surface d'un cristal de circuit intégré est, le plus souvent, de l'ordre de quelques mm2. Par ailleurs, la valeur de la densité de capacité de la diode formée entre les cloisons d'isolement et la couche contenue dans les caissons est particulièrement élevée et vient s'ajouter aux capacités parasites du transistor0 La présente invention a pour but de remédier à ces inconvénients. Pour ce faire, elle s'appuie sur les progrès réalisés dans la technique de la gravure localisée des matériaux semiconducteurs. En effet, la présente invention concerne un transistor susceptible de supporter entre collecteur et base des tensions élevées et intégré dans une plaquette constituée par au moins une couche épitaxique d'un premier type de conduction dans laquelle est formé le collecteur et déposée sur un substrat d'un second type de conduction opposé au premier, tous les contacts dudit transistor étant disposés sur la meme face active de ladite plaquette,remarquable en ce que la jonction entre collecteur et base est plane et limitée à sa périphérie par un sillon creusé à partir de la face active de la plaquette, ledit sillon ceinturant totalement ladite jonction, en ce que le contact de sortie du collecteur est à l'extérieur du périmètre dudit sillon et en ce que le chemin de conduction entre le collecteur et le contact de sortie de celui-ci passe sous au moins une portion du fond dudit sillon, Un tel transistor présente de nombreux avantages. En effet,le sillon délimite une jonction parfaitement plane au niveau de l'in- terface collecteur-base, ce qui permet d'éliminer la courbure de la zone désertée donc, d'augmenter la valeur de la tension de cIa- quage en évitant l'emploi d1artifices, tels que électrodes de champ par exemple, qui ne résolvent pas complètement les problèmes. Par ailleurs, le sillon permet de délimiter parfaitement la surface de la jonction donc d'obtenir la capacité base-collecteur prédéterminée. Il permet également de former une prise de contact de géométrie bien définie, donc de résistance connue. Avantageusement, le transistor est inclus dans un compartiment de la plaquette isolé des autres éléments de ladite plaquette par une gorge dite gorge d'isolement s'enfonçant dans le substrat et cette gorge d'isolement entoure le sillon, le volume de la couche épitaxique compris entre ladite gorge et ledit sillon étant réservé au moins partiellement au chemin de conduction. L'avantage d'un tel transistor réside dans le fait que ses éléments sont parfaitement isolés de l'ensemble du circuit intégré grtce à la présence de la gorge d'isolement. Par ailleurs, le-volu- me compris entre la gorge d'isolement et le sillon est absolument isolé du reste du circuit intégré; par conséquent, il est plus facile de le traiter pour le rendre très conducteur. De plus, le remplacement de la cloison d'isolement généralement utilisée pour créer des caissons par une gorge d'isolement apporte une nette amélioration du point de vue valeur de la capacité parasite qui se trouve, dans ce cas, considérablement réduite. La région comprise entre la gorge d'isolement et le sillon présente une surface relativement importante, ce qui permet de réaliser une plage de contact de collecteur de grandes dimensions, ceci représentant un avantage certain dans le cas d'un circuit intégré où le problème des prises de contact reste généralement difficile à résoudre. Dans certaines conditions d'encombrement et selon la nature de la couche épitaxique, il est préférable qu'une portion de la gorge d'isolement et une portion du sillon soient confondus. Ainsi, en effet, on réduit le volume du chemin de conduction, donc le coft de son traitement pour le rendre très conducteur, tout en laissant au transistor des dimensions importantes. De préférence, les parois de la gorge d'isolement et du sillon sont recouvertes d'une couche isolante. Dans ce cas, la partie de la jonction collecteur-base qui affleure la paroi du sillon se trouve également recouverte, donc protégée. Par ailleurs, l'isolement, donc la tension de #claquage sont améliorés et la valeur de la capacité sensiblement diminuée. En effet, la valeur de la tension d'isolement est fonction de l#épais seur et de la résistivité de la couche isolante dont il est aisé de choisir la nature et l'épaisseur pour obtenir les caractéristiques demandées. Avantageusement, la gorge et le sillon sont remplis d1ur.e substance solide isolante ou non. Cependant, cette substance sera au moins très résistive et, si possible, isolante dans le cas où une couche isolante ##n'aura pas été déposée au préalable sur les parois de ladite gorge et dudit sillon. Outre sa contribution à l'isolement, le matériau de remplissage sert éventuellement, stil est isolant ou recouvert en surface d'une couche isolante, de support aux interconnexions réalisées sur le circuit intégré. Avantageusement, la substance solide remplissant la gorge d'isolement et le sillon est constituée du même matériau que les couches dans lesquelles ils sont creusés mais dans une structure polycristalline. Dans ces conditions, les caractéristiques thermiques de la plaquette et de la substance solide, notamment les valeurs des coeS ficients de dilatation, sont accordées, ce qui garantit une bonne adhérence et supprime le risque de détérioration du réseau cristallin de la plaquette. De préférence, le transistor selon l'invention comporte une couche dite enterrée et la portion de ladite couche enterrée comprise entre les deux gorges est dopée d'impuretés diffusant plus rapidement que celles dopant le reliquat de ladite couche, c'est-àdire la partie située sous le collecteur du transistor. En conséquence, la prise de contact de collecteur est très peu résistive, étant donné qu'elle est constituée de la couche enterrée et du chemin de conduction. Dans tous les cas, le fond du sillon délimitant la jonction collecteur-base s'enfonce dans ladite couche enterrée mais, selon la topologie et la structure prévues sur la plaquette portant le circuit intégré, d1une#part, la couche enterrée peut être sensiblement plane et, dans ce cas, la profondeur du sillon est inférieure à celle de la gorge d'isolement ou, d'autre part, la profondeur du sillon et celle de la gorge sont égales et la couche enterrée comporte au moins deux portions planes reliées entre elles électriquement et situées à des niveaux différents. Dans le but d'améliorer encore la valeur de la tension de claquage, la couche du second type de conduction dans laquelle est formée la base comporte deux régions successives de meme type de conduction mais de concentrations en impuretés différentes, la région de plus faible concentration recouvrant la couche du premier type de conduction. La présente invention concerne également le procédé de réalisation du transistor précédemment décrit intégré dans une plaquette constituée par au moins une couche épitaxique d'un premier type de conduction dans laquelle est formé le collecteur, ladite couche épitaxique étant déposée sur un substrat d'un second type de conduction opposé au premier, tous les contacts dudit transistor étant disposés sur la même face active de ladite plaquette dans laquelle il est intégré, remarquable en ce que l'on crée, dans la couche épitaxique, au moins une couche du second type de conduction dont on délimite une portion en creusant un sillon dont le fond atteint au moins ladite couche épitaxique, la portion de la couche du second type de conduction ainsi délimitée par le sillon constituant la base du transistor, et en ce que, à l'extérieur du périmètre dudit sillon et au moins à partir de la surface externe de la plaquette, on crée un chemin de conduction fortement conducteur rejoignant le reliquat de la couche épitaxique du premier type de conduction. Un tel procédé présente de nombreux avantages. En effet, il rend possible l'obtention d'une jonction plane au niveau de l'interface collecteur-base, c'est-à-dire la suppression de la courbure de la zone désertée sans faire appel à des artifices tels que électrodes de champ par exemple et, en conséquence, une augmentation de la valeur de la tension de claquage. Par ailleurs, ce procédé fait appel à des techniques de photogravure classiques pour obtenir le sillon, techniques qui sont maintenant suffisamment au point pour obtenir une définition et une reproductibilité correctes des formes et des dimensions du sillon. Dans ce cas, les divers éléments du transistor peuvent être réalisés conformément aux caractéristiques optimales déterminées à l'avance. De préférence, avant de creuser le sillon devant délimiter l'i- lot formant la base du transistor, on creuse une gorge dtisolement sensiblement annulaire délimitant le compartiment dans lequel est réalisé le transistor, ladite gorge d'isolement traversant au moins les deux couches de types de conduction opposés et s'enfonçant dans le substrat. Ainsi, on obtient un isolement excellent du compartiment,ou caisson, contenant le transistor par rapport au reste du circuit réalisé sur la plaquette. Par ailleurs, le volume compris entre la gorge et le sillon est utilisé comme chemin de conduction; pour ce faire, il doit entre rendu très conducteur à l'aide d'un dopage approprié d'impuretés, opération qui est beaucoup plus aisée en raison meme de la présence de la gorge d'isolement et du sillon formant la limite du dit chemin de conduction. Avantageusement, on remplace une partie du sillon par la gorge d'isolement s'enfonçant dans le substrat. Dans ces conditions, on peut réduire le chemin de conduction, donc le coft des opérations nécessaires pour rendre celui-ci conducteur et l'on augmente la surface dans laquelle doivent entre créés les éléments actifs et passifs du circuit intégré. De préférence, on recouvre les parois du sillon et de la gorge d'une couche isolante. Ceci a pour but, d'une part, de protéger la partie de la jonction collecteur-base qui affleure la paroi du sillon et, d'autre part, d'améliorer l'isolement du transistor dans le compartiment et le compartiment vis-à-vis de l'ensemble du circuit intégré. De préférence également, on remplit la gorge d'isolement et le sillon d'une substance solide affleurant la surface externe de la plaquette. Dans ce cas, cette substance solide peut alors servir de support à des interconnexions métalliques. Si les parois de la gorge et du sillon n'ont pas été préalablement recouvertes d'une couche isolante, ladite substance doit entre elle-m#me isolante pour assurer et améliorer l'isolement,sinon elle sera choisie parmi des matériaux dont les caractéristiques thermiques, notamment les coefficients de dilatation, s'ac cordent avec celles du matériau constituant la plaquette. Dans un mode de mise en oeuvre préférentiel, ladite substance solide est la meme que celle du substrat, tout en ne se présentant pas nécessairement sous la meme forme cristalline. Par exemple, lorsque le substrat est un monocristal de silicium, la substance de remplissage de la gorge et du sillon peut entre du silicium polycristallin, la couche isolante étant alors du bioxyde de silicium. Lors de la mise en oeuvre du procédé selon l'invention ,on réalise, de préférence, sur le substrat, un flot localisé fortement dopé d'impuretés de même type de conduction que la couche épitaxique et formant une couche dite enterrée. Avantageusement, la zone de cet flot devant se trouver entre la gorge d'isolement et le sillon est dopée d'impuretés diffusant plus rapidement que celles dopant la partie de l'îlot située sous le collecteur du transistor. On utilisera, par exemple, respectivement du phosphore et de l'arsenic. Dans ces conditions, on obtient une prise de contact de collecteur fortement dopée en impuretés, donc peu résistive. Selon les cas, dans une première forme de mise en oeuvre,on réalise une couche enterrée plane dans laquelle vient s'enfoncer, sans la traverser, le fond du sillon délimitant la jonction collecteur-base, ou bien, dans une seconde forme de mise en oeuvre, on creuse le sillon et la gorge d'isolement à la mtme profondeur,donc en une seule opération, la couche enterrée ayant été constituée,au préalable, de deux portions de niveaux différents mais concourants pour permettre le passage du chemin de conduction sous ledit sillon. La description qui va suivre en regard des dessins annexés fera bien comprendre comment l'invention peut entre réalisée. La figure 1 est une représentation schématique d'un transistor selon l'invention dans sa forme la plus simple. Les figures 2a à 2e illustrent schématiquement quelques étapes de la mise en oeuvre du procédé selon l'invention. La figure 3 est une vue en plan du transistor représenté schématiquement et en coupe sur la figure 2e, cette coupe correspondant à la ligne II-II de ladite figure 3. Les figures 4a et 4b représentent deux étapes d'une variante de réalisation d'un transistor selon l'invention dans lequel la couche enterrée est constituée de deux portions planes situées à des niveaux différent s0 fl est à noter que, sur les diverses figures, les dimensions sont considérablement exagérées et les proportions non respectées de manière à rendre le dessin plus clair.En outre, les couches superficielles d'oxyde n'ont pas été représentées et ne sont pas mentionnées ci-dessous, car la formation de telles couches et l'ouverture de fenetres aux emplacements désirés sont considérées comme des opérations systématiques précédant toute opération de diffusion eb font partie des techniques courantes;; De même, les opérations de prédiffusion des impuretés diffusées ne sont pas systématiquement mentionnées, étant entendu que toute opération de diffusion est le plus souvent précédée d'une prédiffusion à partir d'un dépit localisé. Sur les figures 2 et 3, en annexe, les éléments qui se correspondent d'une figure à l'autre portent les mimes références affectées d'indices différents lorsque ces éléments évoluent. Conformément à la f#igure 1, le transistor selon l'invention est réalisé sur une plaquette comportant un substrat 1 et une couche épitaxique 2. La portion 2a de ladite couche épitaxique 2 constitue le collecteur du transistor dont la base et l'émetteur sont respectivement les îlots diffusés 3 et 4. La base 3 est délimitée par le sillon 5 homéomorphe à une couronne et la portion 2b de la couche épitaxique 2, renforcée par lttlot 6 constitue le chemin de conduction et la prise de contact du collecteur 2a. Pour obtenir ce transistor, on part d'un substrat 1, de silicium de type P par exemple, sur lequel on dépose une couche épitaxique de type de conduction opposé, donc de type N. Dans cette couche 2, on diffuse un premier îlot 3 qui constitue la base du transistor qui forme, avec le reliquat 2a de la couche 2, la jonction collecteur base J1 Par attaque chimique localisée à l'aide d'un masque approprié, on creuse un sillon 5 qui élimine la partie latérale de ladite jonction J1 . On diffuse ensuite simultanément deux flots localisés 4 et 6 de type N mais en forte concentration en impuretés, le premier dans l'ilot 3 pour former l'émetteur, le second dans la portion 2b de la couche 2 pour faciliter la prise de contact sur cette portion 2b qui constitue le chemin de conduction de la région 2a formant le collecteur du transistor. L'avantage d'un tel transistor réside dans le fait que la jonction J1 est parfaitement plane et délimite. Selon les figures 2a à 2e et 3, illustrant une forme avantageuse de réalisation de l'invention, on part d'un substrat semiconducteur 11 de structure monocristalline, par exemple de silicium de type P et d'orientation 1110 Sur une surface 12 de ce substrat, convenablement préparée, on dépose en prédiffusion des plages adjacentes 13a et 14a , la plaque 14a encadrant au moins partiellement la plaque 13a et lesdites plages 13a et 14a étant fortement dopées et de type de conduction identique entre elles mais opposé à celui du substrat 11; le dopeur de la plage 13a sera de l'antimoine ou de l'arsenic qui diffuse lentement et celui de la plage 14a du phosphore qui diffuse rapidement. Les plages 13a et 14a constituent respectivement l'esquisse de la couche enterrée 13 et de son chemin de conduction 14 (figure 2a). Sur la surface 12 du substrat 11, y compris sur les plages 13a et 14a , on dépose une première couche épitaxique 15, de type de conduction opposé à celui du substrat et en très faible concentration d'impuretés de dopage, donc de type Net orientée suivant le plan 111, puis une seconde couche épitaxique 16 de même orientation et également de très faible concentration en impuretés de dopage mais de meme type de conduction que le substrat, donc Po Lors des traitements thermiques accompagnant ces opérations, les plages 13a et 14a diffusent dans le substrat 11 et dans la couche 15 où elles forment respectivement les flots 13b et 14b (fig. 2b). Le phosphore de l'îlot 14b ayant un coefficient de diffusion supérieur à celui de l'arsenic de l'pilot 13b, la pénétration dudit flot 14b dans la couche 15 est beaucoup plus importante que celle de lttlot 13b. Entre les deux couches 15 et 16 de types de conduction opposés se trouve créée une jonction PN, référencée J2 sur la figure 2b, cette jonction étant en fait la jonction collecteur-base du transistor à réaliser dans le circuit intégré conformément au procédé selon l'invention. L'opération suivante consiste à creuser la gorge d'isolement 17 délimitant le caisson devant contenir le transistor et le sillon 18 délimitant la jonction J2 (fige 2c), le contour du sillon et de la gorge étant illustré par la figure 3. On réalise le creu sage de la dite gorge et dudit sillon en procédant par photogravure au moyen d'une laque photosensible et d'un mordant composé avantageusement d'acide nitrique et d'acide fluorhydrique. La gorge 17, qui délimite le caisson du transistor, doit pénétrer dans le substrat 11, tandis que le sillon 18 doit entre suffisamment profond pour pénétrer dans la couche enterrée 13 lorsque celle-ci aura atteint sa forme définitive. En conséquence, dans le caisson ainsi délimité, la gorge 17 et le sillon 18 divisent la couche-15 en deux portions 15a et 15b et la couche 16 en deux portions 16a et 16b. Après creusage, les parois de la gorge 17 et du sillon 18 seront recouvertes d1une couche isolante, respectivement 19 et 20, qui est de préférence, dans le cas présent, du bioxyde de silicium, mais toute technique connue peut entre utilisée à cette fin. Avantageusement, le dépit de la couche isolante, si elle est en SiO2 , peut entre déposée simultanément à celle devant recouvrir certaines parties de la surface du circuit intégré, mais peut également entre obtenu par "sputBering" ou par dépit et/ou croissance thermique. Après le dépit des couches 19 et 20, on comble la gorge et le sillon au moyen d'une matière solide 21 thermiquement compatible avec le substrat 11 et les couches 15 et 16. Le silicium polycristallin est préférable dans le cas d'un substrat et de couches mono cristallines, mais il est possible plus tiliser d'autres matières, isolantes ou non, par exemple un verre ou une laque. Le choix en sera fait en fonction des qualités d'adhérence, de compatibilité thermique et de facilité de dépit dans le fond le plus étroit soit de la gorge, soit du sillon et aussi en fonction des opérations ultérieures. On a cependant intérêt à choisir une matière pouvant supporter les photogravures. Le dépit de matière 21 comblant la gorge et le sillon doit entre suffisant pour que ces derniers soient entièrement remplis au moins jusqu'au niveau de la surface plane supérieure des caissons. Cette condition donne la limite de durée de l'opération que l'on a intérêt à rendre la plus brève possible, De plus, unpolissage de la surface peut entre rendu nécessaire après ce déport. L'opération suivante consiste alors à terminer le chemin de conduction 14. Lors des opérations précédentes, les flots 13b et 14b ont évolué pour former les flots 13c et 14c. L'îlot 14c qui constitue la partie inférieure du chemin de conduction 14, ne remonte pas suffisamment pour afteindre la surface externe de la couche supérieure 16. Pour ce faire, on dépose et diffuse des impuretés de type N, phosphore par exemple, à partir de ladite surface externe de la couche 16 dans la zone délimitée par la gorge 17 et le sillon 18.La diffusion des impuretés déposées en forte concentration permet d'inverser le type de conduction de la portion 16a de la couche 16 située entre la gorge 17 et le sillon 18 et de former ainsi le chemin de conduction 14 de la portion 15b de la couche 15 constituant le collecteur du transistor (figure 2d).Pendant les traitements thermiques liés à cette opération, l'îlot 13c a évolué également pour prendre la forme 13d représentée sur la figure 2d. Les opérations suivantes ont pour but de créer les différentes régions actives ou passives du circuit et obtenir ainsi le dispositif illustré par la figure 2e. Dans la couche 16 en effet, on diffuse des impuretés de meme type de conduction que ladite couche 15 et en concentration supérieure à celle du substrat 11 et de cette couche 16, pour créer une couche 22 de type P+ . Cette couche 22 peut constituer éventuellement la base des transistors et les résistances du circuit intégré. Pour effectuer cette diffusion, on utilise les procédés connus de masquage et de photogravure. Dans la portion 22a de la couche 22, on diffuse ensuite des impuretés de type de conduction opposé, donc N, pour former lttlot 23 qui sera l'émetteur du transistor selon l'invention dont la base sera constituée des îlots 22a et 16b et dont le collecteur comportera l';lot 15b,la couche enterrée 15 et le chemin de conduction 14. Le transistor ainsi constitué est parfaitement isolé de tout autre élément actif ou passif du circuit intégré grâce à la gorge 17. Par ailleurs, le sillon 18 permet d'obtenir une jonction plane entre collecteur et base et l'intervalle entre la gorge et le sillon peut être facilement modifié pour en faire un chemin de conduction peu résistant. Dans une réalisation préférentielle de l'invention, le substrat 11 a une épaisseur de 150 p environ, celle des couches 15 et 16 étant de l'ordre de 20 à 40 U ; quant à ltépaisseur des couches d'oxydes 19 et 20 recouvrant les parois de la gorge 17 et du sillon 18, elle est de l'ordre de 1 à 3 mlcronsd La couche superficielle 22 de type P+ a une profondeur de l'ordre de cinq à dix microns de manière à pouvoir y diffuser l'îlot d'émetteur 23. Les figures 4a et 4b représentent deux étapes de la réalisation d'une variante d'un transistor selon l'invention0 Conformément à ces figures, à partir d'une des faces d'un substrat 31, en silicium de type P par exemple, on réalise une couche enterrée 32. Sur l'ensemble de la même surface, y compris sur la couche enterrée 32, on dépose, par épitaxie, une première couche 33 de meme type de conduction que la couche enterrée 32 et en forte concentration dtiapuretés donc N+ , puis une deuxième couche 34 également de type N mais fortement résistive et enfin une troisième couche 35 également résistive mais de type P. A partir de la surface 36 de la plaquette ainsi obtenue, on creuse simultanément et à égale profondeur le sillon 37 et la gorge 38. La profondeur est choisie telle que le sillon 37 pénètre dans la couche enterrée 32 et la gorge 38 dans le substrat 31. On remplit ensuite ledit sillon 37 et ladite gorge 38 d'une substance solide 39 après avoir recouvert leurs parois d'une couche isolante 40. On obtient alors la configuration représentée sur la figure 4a. On procède ensuite, comme dans l'exemple précédent, ctest-à- dire que l'on crée le chemin de conduction 41, la couche 42 de type P+ pour former une portion de la base du transistor et l!émet teur 43 (fig. 4b). Dans cette forme de réalisation, l'avantage réside dans le fait que l'on creuse simultanément le sillon et la gorge et que, dans ce cas, on limite le nombre d'opérations et de contrôle. On a choisi à titre d'exemple un transistor intégré dans des couches orientées suivant le plan 111, ce qui conduit à obtenir une gorge et un sillon conformes aux configurations représentées, mais il va de soi que l'on pourrait décrire la réalisation du transistor dans des couches orientées suivant le plan 100 ou 110, la gorge et le sillon ayant alors respectivement une section trian gulaire ou une section rectangulaire6 Dans ce cas, le mordant de décapage sera à base de potasse en solution aqueuse ou alcoolique. Le rapport ventre les dimensions de la fenêtre de décapage et celles de la gorge obtenue sont alors différentes du cas précédem ment cité et peuvent présenter de l'intérêt lorsque des questions d'encombrement interviennent dans les dimensions du circuit intégré. - REVENDICATIONS 1.- La présente invention concerne un transistor susceptible de supporter, entre collecteur et base, des tensions élevées, et intégré dans une plaquette constituée par au moins une couche épi taxique d'un premier type de conduction dans laquelle est formé le collecteur et déposée sur un substrat d'un second type de conduction opposé au premier, tous les contacts dudit transistor étant disposés sur la même face active de ladite plaquette dans laquelle il est intégré, caractérisé en ce que la jonction entre collecteur et base est plane et limitée à sa périphérie par un sillon creusé à partir de la face active de la plaquette, ledit sillon ceinturant totalement ladite jonction, en ce que le contact de sortie du collecteur est à l'extérieur du périmètre dudit sillon et en ce que le chemin de conduction entre le collecteur et le contact de sortie de celui-ci passe sous au moins une portion du fond du sillon. 2.- Transistor selon la revendication 1 inclus dans un compartiment de la plaquette isolé des autres éléments de ladite plaquette par une gorge dite gorge d'isolement s'enfonçant dans le substrat, caractérisé en ce que la gorge d'isolement entoure le sillon, le volume de la couche épitaxique compris entre ladite gorge et ledit sillon étant réservé au moins partiellement au chemin de conduction. 3.- Transistor selon l'ensemble des revendications 1 et 2, caractérisé en ce que la gorge d'isolement constitue au moins partiellement le sillon. 4.- Transistor selon l'ensemble des revendications 1 à 3, caractérisé en ce que au moins une partie des parois du sillon et de la gorge d'isolement est recouverte d'une couche isolante, 5.- Transistor selon 11 ensemble des revendications 1 à 4, remarquable en ce que le sillon et la gorge sont remplis d'une substance solide. 6.- Transistor selon la revendication 5, caractérisé en ce que la substance solide est isolante. 7.- Transistor selon la revendication 5, caractérisé en ce que la substance solide est un matériau de matière identique à celle de la plaquette dans une structure polycristàllineo 8.- Transistor selon l'une des revendications 1 à 7, caractë- risé en ce qutil comporte une couche enterrée de même type de conduction que le chemin de conduction, 9.- Transistor selon la revendication 8, caractérisé en ce que les impuretés dopant la couche enterrée ont une vitesse de diffusion inférieure à celle des impuretés dopant le chemin de conduction. 10.- Transistor selon la revendication 8, caractérisé en ce que la couche enterrée est sensiblement plane. 11.- Transistor selon la revendication 8, caractérisé en ce que la couche enterrée comporte au moins deux portions planes reliées entre elles électriquement et situées à des niveaux diçfé- rents. 12.- Transistor selon l'une des revendications 1 à 11, caractérisé en ce que la couche du second type de conduction dans laquelle est formée la base comporte deux régions successives de même type de conduction mais de concentration en impuretés différente,la région de plus faible concentration recouvrant la couche du premier type de conduction 13.- Procédé de réalisation d'un transistor conforme à la revendication 1 et intégré dans une plaquette constituée d'au moins une couche épitaxique d'un premier type de conduction dans laquelle est formé le collecteur, ladite couche épitaxique étant déposée sur un substrat d'un second type de conduction opposé au premier, tous les contacts dudit transistor étant disposés sur la même face active de ladite plaquette dans laquelle il est intégré, caractérisé en ce que l'on crée, dans la couche épitaxique, au moins une couche du second type de conduction dont on délimite une portion en creusant un sillon dont le fond atteint au moins ladite couche épitaxique, la portion de la couche du second type de conduction ainsi délimitée par le sillon constituant la base du transistor, et en ce que, à l'extérieur du périmètre dudit sillon et au moins à partir de la surface externe de la plaquette, on crée un chemin de conduction fortement conducteur rejoignant le reliquat de la couche épitaxique du premier type de conduction. 14.- Procédé de réalisation selon la revendication 13 d'un transistor conforme à la revendication 2, caractérisé en ce que, avant de creuser le sillon devant délimiter l'îlot de base dudit transistor et sa jonction collecteur-base, on creuse une gorge d'isolement sensiblement annulaire délimitant le compartiment dans lequel est réalisé le transistor, ladite gorge d'isolement traversant au moins les deux couches de types de conduction opposés et s'enfon çant dans le substrat. 15.- Procédé de réalisation selon l'ensemble des revendications 13 et 14 d'un transistor conforme à la revendication 4, caractérisé en ce que lton recouvre les parois de la gorge et du sillon d'une couche isolante. 16.- Procédé de réalisation selon l'ensemble des revendications 13 à 15 d'un transistor conforme à l'une des revendications 5 à 7, caractérisé en ce que l'on remplit le sillon et la gorge d'une substance solide affleurant la surface externe de la couche épit axique. 17.- Procédé de réalisation selon l'une des revendications 13 à 16 d'un transistor conforme à la revendication 8 caractérisé en ce que lton réalise sur le substrat, avant la formation de la couche épitaxique, une couche enterrée et l'ébauche d'un chemin de conduction. 18.- Procédé de réalisation selon la revendication 17 d'un transistor conforme à la revendication 10, caractérisé en ce que, pour obtenir la couche enterrée, on diffuse dans le substrat une région sensiblement plane du premier type de conduction. 19.- Procédé de réalisation selon la revendication 17 d'un transistor conforme à la réalisation 11, caractérisé en ce que, dans une première étape, on forme une portion de la couche enterrée dans le substrat et en ce que lton recouvre l'ensemble d'une couche épitaxique fortement dopée d'impuretés du premier type de conduction que l'on délimite ensuite à l'aide du sillon et de la gorge d'isolement. 20.- Procédé de réalisation selon l'une des revendications 13 à 19 d'un transistor conforme à l'une des revendications 1 à 12,ca- ractérisé en ce que l'on choisit un substrat orienté suivant le plan 111 sur lequel on dépose au moins une couche épitaxique orientée également suivant le plan 111. 21.- Procédé de revendication selon l'une des revendications 13 à 19 d'un transistor conforme à l'une des revendications 1 à 122 caractérisé en ce que l'on choisit un substrat orienté suivant le plan 100 sur lequel on dépose au moins une couche épitaxique orientée également suivant le plan 100. 22.- Procédé de réalisation selon l'une des revendications 13 à 19 d'un transistor conforme à l'une des revendications 1 à 12,caractérisé en ce que l'on choisit un substrat orienté suivant le plan 110 sur lequel on dépose au moins une couche épitaxique orientée également suivant le plan 110.