FR 2180988 A1 19731130 FR 7314298 A 19730419 La présente invention concerne un procédé pour déterminer la position de phase du débit binaire dans un récepteur pour des données transmises en paquets, chaque paquet de données étant précédé par un groupe d'impulsions. Lorsque des données sont transmises en paquets sur un réseau sans fil, ou par fils, le paquet de données proprement dit est toujours précédé d'un groupe d'impulsions composé de deux parties. La première partie est fréquemment une suite de 30 bits par exemple, dans laquelle les bits O et 1 alternent. Cette suite de bits sert à déterminer le débit binaire de données. Dans ce but, le récepteur comporte une horloge dont la position de phase est comparée à celle de la suite de bits. En fonction du résliltat de la comparaison, la position de phase du générateur de rythme est réglée de manière que, dans le circuit d'évaluation, les bits de la seconde partie du groupe d'impulsions et les bits de données soient échantillonnés en leur centre. Dans ce cas, comme dans toutes les opérations d'échantillonnage, l'impulsion d'échantillonnage est considérablement plus brève que la longueur du bit. Le débit de l'horloge dans l'émetteur et dans le récepteur doit c & ncider avec une précision suffisante. La seconde partie de la suite de bits précédente est nécessaire, principalement durant la transmission de données, dans l'exploitation en duplex dans le temps (communication en duplex entre deux postes avec répartition dans le temps pour l'démission et la réception) ou dans une exploitation en multiplex à répartition dans le temps (réception de plusieurs postes avec répartition dans le temps). Elle se compose d'un mot code identique pour tous les paquets de données, et elle signifie que le dernier bit de ce mot code est suivi du premier bit de l'information proprement dite ou par l'adresse de l'émetteur ou du récepteur associée à cette information. Cette opération est désignée comme étant la détection du début du paquet ou la synchronisation du paquet. La synchronisation du paquet est effectuée au moyen d'un filtre digital appelé corrélateur digital.Il se compose d'un registre à décalage dans lequel des résistances sont reliées aux bornes de sortie O et 1 des étages individuels, en fonction du mot code à détecter. Les autres bornes des résistances sont connectées entre elles et forment un circuit ET conjointement avec un réseau à seuil. Un dispositif permettant la mise en oeuvre de ce procédé connu est décrit dans le "Compte Rendu de l'IEF:E" volume COM - 16 NO 4 d'Août 1968 pages 597-605. La figure 1 représente ce dispositif bien connu. Comme on l'a expliqué ci-dessus, ce procédé connu nécessite approximativement 30 bits pour la remise à l'heure des bits. De ce fait, on enregistre une perte d'un temps précieux pour la transmission des données proprement dites. La présente invention a pour objet de prévoir un procédé pour transmettre des donnes digitales en paquets permettant la transmission, dans la même période, d'une plus grande quantité de données qu'avec les procédés connus. Suivant l'une des caractéristiques de l'invention, le groupe d'impulsions ne comprend qu'un seul mot code pour déterminer le débit du paquet de données et la position en phase du débit binaire est déterminée simultanément avec la détection du mot code. Du fait que le débit binaire est déterminé simultanément avec la détection du début du paquet, la nécessité de la première partie du groupe d'impulsions précédente est éliminée et le temps gagné de cette manière est disponible pour la transmission des données proprement dite. Les objets et caractéristiques de la présente invention apparaitront plus clairement à la lecture de la dese-iption suivante d'exemples de réalisation, ladite description étant faite en relation avec les dessins ci-annexés dans lesquels La figure 1 représente une partie du récepteur connu pour la transmission de donnes en paquets. La figure 2 représente le schéma de principe d'un dispositif permettant la mise en oeuvre du procédé prévu selon l'invention. La figure 3 représente un graphique d'impulsions concernant la figure 2. Le dispositif connu de la figure 1 a déjà été mentionne dans l'introduction. La borne d'entrée reçoit des groupes de signaux s dont chacun se compose d'un certain nombre de bits, par exemple 30, pour la synchronisation de phase, d'un mot de code de 11 bits pour la détection du début du paquet et du paquet d'informations. Dans un comparateur V la position de phase des bits pour la synchronisation de phase est comparée à la position de phase des impulsions d'horloge t d'un générateur G1. Les fréquences des signaux envoyés au comparateur sont égales entre elles. Avec le signal de sortie du comparateur V, la position de phase des impulsions d'horloge t, est ajustée jusqu'à ce qu'elle coincide avec la position de phase des bits destinés à la synchronisation de phase. Les groupes de signaux s sont également envoyés à un corrélateur digital DK, qui se compose d'un registre à décalage qui est excité par les impulsions de décalage t et dont les étages O et 1 sont reliés à des résistances. Les autres extrémités des résistances sont reliées à un étage à seuil qui, lorsqu'il est attaqué, envoie par l'intermédiaire d'un circuit ET Uk le débit d'impulsions de décalage déjà correctement réglé t à une mémoire S pour la réception du paquet d'informations. Le registre à décalage est connecté de manière telle qu'en cas de corrélation les impulsions de décalage t soient déviées par un circuit ET, U8. Le dispositif selon l'invention,tel qu'il est montre à la figure 2tne comporte aucun circuit de commande de phase. Le taux de décalage qui est en relation de phase appropriée est choisie parmi plusieurs taux de décalage. Du fait que la longueur de l'impulsion de décalage est inrerieure à celle d'une impulsion d'arrivée, plusieurs taux de décalage avec des positions de phase différentes peuvent être choisies. Parmi ces taux de décalage, on utilise celui qui se trouve au centre et qui présente la position de phase approprié pour échantillonner les bits dtinformation. Le groupe de signal s' qui est envoyé au dispositif de la figure 2 se compose uniquement du mot code pour la détection du début du paquet d'informa- tion. Le mot code précédent pour la détection du début du paquet est envoyé simultanément à huit corrélateurs digitaux DK1 à DK8 qui sont tous identiques au corrélateur digital DK de la figure 1. Chacun des corrélateurs DK1 à DKô est excité par l'un des huit trains d'impulsions de rythme t1 à ta, en provenance d'un générateur G2. Les trains d'impulsions de décalage tl à t8 ont le meme débit mais sont décalés en phase de distances égales (figure 3).La longueur des impulsions d'un train est égale à 1/8 de la longueur d'impulsion d'un bit sans erreur. A la figure 3, i est le dernier bit sans erreur du mot code pour la détection du début du paquet de données. Les bits entrants du mot code sont échantillonnés par les trains d'impulsions de décalage t1 à t8 et décalés par le train d'impulsion correspondant. En fonction du rapport signal/bruit, la longueur des bits du groupe de signal s' est suite ou augmentée d'une veleur plus ou moins grande (fluctuation de phase). L'échantillonnage avec diff'erentes positions de phase des trains d1 impulsions de décalage t 1 à t8 entrain par conséquent un nombre dirent d'erreurs. Si le mot code est contenu en totalité dans les registres à décalage, un nombre proportionnellement plus grand ou plus petit des corrélateurs DK1 à DK8 effectue la corrélation. Chacun des corrélateurs transmet un "1" dans la position en corrélation et un "0" dans la position sans corrélation. Le tableau ci-après indique certains exemples de corrélation possibles. DK 1 2 3 4 5 6 T 8 Rapport signal/bruit 00010000 1 0 0 0 0 0 0 0 faible 00111110 1 0 0 0 1 1 1 1 moyen 11011111 0 1 1 1 1 1 1 1 important 11111011 Les valeurs soulignés indiquent le taux de décalage optimal qui doit déterminer la logique d'évaluation. Si plusieurs corrélateurs ont répondu, le taux de décalage optimal est celui du corrélateur central. La dernière ligne du tableau ci-dessus concerne les corrélateurs pour le graphique d'impulsions de la figure 3. Tous les corrélateurs, à l'exception de DK6,ont répondu. Le taux de décalage optimal est égal à t2. Sur la figure 3, les signaux de sortie des corrélateurs sont désignés par ai à a8. Le front actif des impulsions de décalage est le front négatif. Le train d'impulsions de décalage t6 y est situé. Par conséquent,le corrélateur DK6 n'a effectué aucune corrélation. Les signaux de sortie al à a8 sont envoyés par l'intermédiaire des différentiateurs K1 à KB à un circuit OU, 01 dont les signaux de sortie sont désignés par b à la figure 3. Pour déterminer le premier signal de corrélation, dans l'exemple a7, les impulsions de comptage T10 sont utilisées. Les signaux de corrélation ne sont évalués que durant une certaine période pour éviter une fausse synchronisation résultant du bruit. Ceci est possible car, dans cet exemple de réalisation, le récepteur connaît approximativement le moment ou un paquet de données doit être attendu. A chacun de ces instants, une impulsion p, non représentée à la figure 3, est engendrée et sa durée est sensiblement égale à la période représentée à la figure 3. Par l'inter médiaire d'un circuit ET U9 et d'un circuit ET U3, cette impulsion permet aux signaux de sortie des diff'erentiateurs K1 à K8 d'être comptés.Une impulsion de remise en position tll, également engendrée par le générateur G2, place un compteur à trois bits Z à zdro par l'intermédiaire d'un circuit ET U2. A partir du début de l'impulsion p, les impulsions de comptage t10 sont envoyées au compteur par l'intermédiaire du circuit ET U3 et du circuit OU 02. Une échelle de temps est indiquée au bas de la figure 3. A l'instant 0, le compteur est remis à zero ; jusqu'à l'instant 7,5 , huit impulsions de comptage t10 sont envoyées au compteur Z. Les signaux de sortie f, g, h, du compteur ne peuvent aller plus loin du fait que les circuits ET U5, U6 et U7 sont inhibés par une bascule FF1, par l'intermédiaire de l'inverseur I2. A l'instant 8, le compteur repart de zéro. La première impulsion b qui se produit à l'instant 14 provoque un changement d'6tat des bascules FF1 et FF2. Par l'intermédiaire d'un circuit ET U1, FF1 ferme ainsi son entrée à toute impulsion ultérieure ; il empêche également,par l'intermédiaire du circuit ET U3,l'envoi d'autres impulsions de comptage t10 au compteur Z, et par un inverseur Il et le circuit ET U2, la remise en position du compteur par tll. D'autre part, FF1 met en état les circuits ET U5, U6 et U7 de sorte que les signaux de sortie f, g et h du compteur Z sont envoyés à une unité de sélection F. L'unité de sélection provoque l'envoi au circuit ET U4 du train d'impulsions de décalage tl à t8,associé à la position de compteur respective. Ledit circuit ET U4 demeure inhibé jusqu'à la fin de ltévaluation. Ceci est réalisé au moyen d'un circuit à retard D. Chacune des impulsions qui suit la première impulsion b qui se produit à l'instant 14 provoque un changement d'état de la bascule FF2. Cette dernière fonctionne à la manière d'un diviseur de fréquence et ne fait progresser le compteur d'une position qu'après chaque seconde impulsion. A l'instant 14, le compteur a compté jusqu'à t10 = 6. En réponse aux fronts négatifs du signal de sortie FF2, il continue à compter jusqu'à 001 = 1. A ce comptage est associée la fréquence de décalage t2 ce qui constitue la fréquence de décalage optimale pour le cas de corrélation supposé. Tandis que le circuit ET 04 est mis en état, le train d'impulsions de décalage t2 est envoyé de l'unité de sélection F à la mémoire S, qui sert à recevoir un paquet d'informations. Le front négatif de t2 déclenche de ce fait le transfert de paquet de données è la mémoire. Une impulsion e, non représentée sur le graphique, place les bascules FF1 et FF2 à la position initiale et la mise en service des impulsions de décalage pour les corrélateurs est annulée. Bien que les principes de la présente invention aient été décrits ci-dessus en relation avec des exemples particuliers de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemple et ne limite pas la portée de l'invention. REVENDICATIONS 1. Procédé pour déterminer la position de phase du débit binaire dans un récepteur pour la transmission de données en paquets, chaque paquet étant précédé d'un groupe d'impulsions, caractérisé en ce que le groupe d'impulsions ne comprend qu'un seul mot de code pour déterminer le début du paquet de données et en ce que la position de phase du début binaire est déterminée simultanément avec la détection du mot code. 2. Procédé selon la revendication 1, caractérisé en ce que - les impulsions reçues de la durée sans erreur T sont envoyées simultanément à N registres à de calage digitaux reliés sous forme de corrélateurs pour le mot code et excités par les impulsions d'horloge décalées les unes par rapport aux autres de T/N, le taux de décalage correspondant au débit des impulsions entrantes avec une précision suffisante ; - celui des registres à décala-ge de correlation qui est placé au centre est choisi et sa fréquence de répétition est utilisée comme fréquence de répétition de bits. 3. Procédé selon la revendication 2, caractérisé en ce que la détermination de celui des registres à décalage qui est au centre est effectuée avec un compteur binaire à logo N chiffres qui à partir dupremier taux associé au - - d'horloae premier registre à décalage et ayant la fréquence/N/T, compte jusqu'à l'apparition du signal de corrélation et,è partir de cet instant, avec la fréquence d'horloge N/2T jusqu'à l'apparition du dernier signal de corrélation, le comptage atteint représentant sous forme série le numéro du registre à décalage de corrélation central.