FR 2176787 A1 19731102 FR 7309485 A 19730316 La présente invention concerne une méthode et un circuit destinés à éviter les effets des impulsions parasites dans un équipement électronique. Dans les équipements électroniques, on utilise fréquemment des circuits à logique binaire qui ne peuvent prendre que deux états stables différents. Ces états sont, par exemple, déterminés par deux potentiels différents . Aux changements d'état, il peut arriver que des impulsions parasites apparaissent sur des lignes voisines oùellesentraSnent des influences parasites par induction ou effet de capacité. Les impulsionsd'interférence entrassent des erreurs importantes, particulièrement quand elles causent des positionnements faux des registres et des mémoires qui se trouvent sur le trajet perturbé dans une seule direction, car toute possibilité de rétablissement pour corriger les impulsions parasites ne peut être réalisée que par un chemin séparé.Comme il n'est possible de supprimer les impulsions parasites quten utilisant des méthodes très onéreuses, la présente invention a pour objet d'éviter lés effets de ces impulsions parasites. Suivant une caractéristique de la présente invention, il est prévu une méthode dans laquelle tous les signaux qui doivent être protégés contre des fautes causées par des impulsions d'interférence courtes, sont appliqués à un récepteurs de signaux à travers une porte dont la première entrée reçoit directement le signal émis et dont la secondé reçoit ce signal retardé, le retard étant choisi ån peu plus long que le temps d'interférence attendu. Cette méthode est basée sur le fait que l'on a reconnu que, normalement, il suffit d'écarter les impulsions parasites d'un seul signe du récepteur. De plus, généralement, il suffit d'écarter les impulsions parasites ayant une durée particulière du récepteur.Cela est du généralement au fait que les impulsions parasites résultent des fonctionnements de commutation qui sont réalisés dans des composants correspondants du récepteur de signaux, la durée de ces impulsions correspondant approximativement à deux fois le retard de la ligne qui cause la perturbation. On ne trouve des temps d'interférence plus long qu'avec une probabilité faible,sinon négligeable. Suivant une autre caractéristique de l'invention, il est prévu un circuit destiné à éviter les effets des impulsions parasites dans un équipement électronique, dans lequel le point par lequel le signal est délivré est relié, d'une part, directement à la première entrée d'un circuit OU et, d'autre part, à la seconde entrée du circuit OU par deux inverseurs montés en série sur une ligne parallèle, la somme des retards apportée par les deux inverseurs étant un peu plus grande que le temps moyen des parasites. Dans ce circuit, le retard de commutation, qui apparat dans tout circuit logique de base et qui est la plupart du temps considéré comme un inconvénient, est utilisé pour engendrer un temps de commutation bien défini.Si les deux inverseurs sont montés en série, leursretards s'ajoutent et à la sortie du second inverseur le signal d'entrée retrouve sa polarité d'origine avec un retard double du retard de chaque inverseur. En utilisant la technologie des circuits intégrés, cette manière de réaliser le retard comporte l'avantage que le circuit OU et les inverseurs peuvent être fabriqués en meme temps. En utilisant un tel circuit, les impulsions parasites courtes affectant le signal d'entrée n'apparaissent pas simultanément aux deux entrées du circuit OU. Comme par définition dans un circuit OU, une valeur de signal 1 apparatt à la sortie si l'unie des entrées reçoit un signal 1, la sortie du circuit OU est débarrassée des impulsions parasites courtes qui, pour le signal d'entrée non retardé, ont pu faire passer un signal de la valeur 1 à la valeur 0. Suivant une autre caractéristique de l'invention, il est prévu un circuit dans lequel le point par lequel le signal d'entrée est délivré est relié, d'une part, directement à la première entrée d'un circuit OU et, d'autre part,*par un inverseur à l'entrée négative du circuit OU, le retard de inverseur étant un peu plus grand que le temps moyen des parasites. En ce qui concerne la fabrication, ce circuit nécessite à peu près le même investissement en circuits que le premier exemple de réalisation. On doit considérer que l'inverseur unique doit avoir un retard plus grand que chacun des inverseurs quand on les utilise en série. Suivant une autre caractéristique de l'invention, il est prévu un circuit dans lequel le p o i nt par lequel le signal est délivré est relié d'une part, directement à la première entrée d'un circuit ET et, d'autre part,à la seconde entrée du circuit ET par deux inverseurs montés en série dans une ligne parallèle, la somme des retards des deux inverseurs étant un peu plus grande que le temps moyen des parasites. D'autres caractéristiques de la présente invention apparattront plus clairement à la lecture de la description suivante d'exemples de réalisation, la dite description étant faite en relation avec les dessins joints, parmi lesquels: la Fig. 1 représente un bloc-diagramme utilisé pour expliquer l'objet de l'invention, la Fig. 2 montre un exemple de réalisation d'un circuit suivant l'invention, la Fig. 3 montre trois diagrammes de temps concernant le circuit de la Fig. 2,et la Fig. 4 montre un autre exemple de réalisation d'un autre circuit suivant l'invention. Le bloc-diagramme de la Fig. 1 montre symboliquement un réseau de commutation SNW et une mémoire tampon ZSP. Les informations provenant de l'extérieur sont entrées dans le réseau de commutation SNW par l'entrée E. En fait, l'information peut être présente sur plusieurs lignes parallèles sous la forme de valeurs de signaux électriques binaires. Donc, l'information engendrée par le réseau de commutation SNW est fournie sous la forme de valeurs de signaux électriques binaires, par une sortie A à des équipements externes. Outre les relations vers des équipements externes ou provenant de ceux-ci, des sorties du réseau SNW sont reliées à une mémoire tampon ZSP dont des sorties sont reliées en retour au réseau SNW.Dans la mémoire tampon ZSP, on s'assure, au moyen de portes commandées par des impulsions d'horloge T, qu 'une connexion du réseau SNW vers la mémoire ZSP n'existe pas simultanément avec une liaison de la mémoire ZSP vers le réseau SNW. Ces liaisons ne sont établies qu'alternativement sous la commende des impulsions d'horloge T. On est ainsi assuré que des états stables peuvent apparattre dans le réseau de commutation SNW. Ce dernier comprend différentes channes couplées formées de circuits logiques. Entre ces charnels, il peut arriver qu'il se produise des couplages d'impulsions parasites dus par exemple à des influences inductives. Comme dans ces chaînes les temps de commutation de circuits logiques s'ajoutent , les impulsions d'interférences peuvent apparat,re pendant une période de temps relativement longue après l'application de l'information externe ou une information provenant de la mémoire ZSP.Pour être sur que l'on ne risque pas de continuer à traiter une information erronée à cause de parasites primaires, où une information n'est engendrée que par une modification dans l'information due à une interférence plutôt que par une information erronée, les impulsions d'horloge T devront être fournies avec un intervalle égal à deux fois le temps de transit le long de la chaîne la plus longue. Cela veut dire que l'on réduit de moitié la vitesse de fonctionnement car,pour des raisons de fonctionnement, cet intervallé de temps pourrait être choisi approximativement égal au temps de transis t. Par rapport au temps de transit total, la durée d'une impulsion unique est faible. Donc, dans la méthode suivant l'invention, tous les signaux à protéger contre des fautes dues à des impulsions de parasites courtes sont appliqués au récepteur dont la première entrée est reliée directement à l'entrée de signal et l'autre à cette même entrée par un circuit comportant un retard, le retard choisi étant légèrement supérieur au temps moyen des parasites que l'on risaue de rencontrer. Le temps de de parasites est environ de l'ordre7deux fois le retard de la ligne perturbante. Ainsi,dans le circuit de la Fig. 1, la méthode de l'in Invention permet d'avoir un intervalle entre les impulsions d'horloge T qui concerne une durée voisine de la valeur du temps de transit dans la channe la plus longue du réseau de commutation SNW, cette valeur étant nécessaire pour des raisons de fonctionnement. Le circuit de la Fig. 2 comprend essentiellement les de1lx inverseurs Il - I2 et un circuit OU OR. On suppose aue ëtre -- ces composants peuvent/relis ensemble dans un espace minimal de manière qu'aucun couplage parasite ne puisse affecter sensiblement les connexions qui existent entre eux. Les deux inverseurs I1, I2,montés en série relient le pointll à l'entrée 12 du circuit OR tandis que l'autre entrée 11' est reliée directement au point 11. Le fonctionnement du circuit de la Fig. 2 va maintenant être expliqué en utilisant les diagrammes de temps de la Fig. 3 Le premier diagramme de temps de la Fig. 3 montre la forme d'onde de la tension U11 au point 11. On suppose qu'elle comprend une impulsion positive correspondant à un signal binaire de valeur 1 et qu'elle est interrompue par une impulsion parasite de valeur O et dont la durée est ti. La même forme d'onde de tension apparaît à entrée haute du circuit OU OR. Une tension correspondante U12 apparatt également à l'entrée basse 12 du circuit OU OR.Cependant comme le montre le diagramme de temps intermédiaire de la Fig. 3, les formes d'ondes des tensions aux entrées 11' et 12 sont décalées dans le temps de la somme des temps de fonctionnement tsl et ts2 des inverseurs I1 et I2. C'est la seule fonction que les inverseurs I1 et I2 ont à remplir. Le dernier diagramme de temps de la Fig. 3 montre la forme dinde de la tension U13 à la sortie 13. Retardéepar le temps de fonctionnement ts du circuit OU OR, la tension de sortie suit la tension d'entrée U11 car la condition OU est réalisée même si la sortie de l'inverseur I2 est encore inhibée. Pendant l'impulsion parasite à l'entrée 11', l'entrée 12 a une valeur de signal 0. Inversement, l'entrée 11' a une valeur de signal 1 quand l'impulsion parasite apparat à l'entrée 12. Le signal de sortie U13 présente donc un signal de valeur 1 débarassé des parasites, ce signal ne revenant à la valeur O que quand les entrées du circuit OR présentent des valeurs nulles.Etant donné le temps de fonctionnement ts du circuit OR, la sortie 13 ne reprend la valeur O qu'après une durée correspondant à trois fois le temps ts qui suit la fin du signal 1 du point 11. Si l'on dispose d'une entrée négative sur le circuit OR, 1' effet voulu peut également être obtenu qu'avec un seul inverseur au lieu des inverseurs I1 et I2, à la condition que cet unique inverseur ait un temps de fonctionnement correspondant à la somme des temps de fonctionnement des deux inverseurs I1 et I2, ce qui est facilement réalisable, sur le plan technologique, en doublant la valeur de la constante de temps RC correspondante. Dans l'exemple de réalisation de la Fig. 4, on suppose qu'une bascule doit être actionnée par le circuit éventuellement parasité Une telle bascule FF comporte fréquemment,en plus de l'entrée des impulsions d'horloge T', deux circuits ET U et U' comportant deux ou plusieurs entrées de déclenchement. L'une de ces portes ET U ou U' est alimentée directement par le signal d'entrée non retardé et par le signal retardé par les deux inverseurs Il et I2 alors que la remise à zéro est réalisée par la porte ET de l'autre entrée Dans ce cas,la sécurité réside dans le fait que le signal d'entrée O ne peut être faussé par une impulsion parasite courte l'amenant à la valeur 1, car la bascule FF ne change d'état que si le signal d'entrée non retardé et le signal d'entrée retardé par les inverseurs I1, I2 ont simultanément la valeur 1. Bien que les principes de la présente invention aient été décrits ci-dessus en relation avec des exemples particuliers de réalisation, il faut comprendre que ladite description n'a été faite qu'à titre d'exemple et ne limite pas la portée de l'invention. REVENDICATIONS 1) Méthode destinée à éviter les effets des impulsions parasites dans un équipement électronique, caractérisée en ce que tous les signaux sont protégés contre les fautes dues à des impulsions parasites courtes en les appliquant à un récepteur de signaux par l'intermédiaire d'une porte (OR) dont une entrée reçoit le signal directement et l'autre entrée reçoit le signal après un retard, ce retard (2ts) étant choisi de-manière à ce qu'il soit plus grand que le temps moyen d'une impulsion parasite (ti) que l'on peut rencontrer. 2) Circuit destiné à mettre en oeuvre la méthode suivant la revendication 1, caractérisé en ce que le point (11) délivrant le signal (1) à protéger est relié, d'une part, directement à une entrée (11') d'un circuit OU (OR) et, d'autre part, à l'autre entrée (12) du circuit OU (OR) par deux inverseurs (I1,I2), montés en série sur une ligne parallèle, la somme des retards de fonctionnement (tus1 + ts2) et des inverseurs étant légèrement supérieure au temps du parasite (ti). 3) Circuit destiné" à mettre en oeuvre la méthode suivant la revendication 1, caractérisé en ce que le point délivrant le signal à protéger est relié, d'une part, directement à une entrée d'un circuit OUet, d'autre part, à une entrée négative de ce circuit OU, par, un inverseur dont le temps de fonctionnement est légèrement supérieur au temps du parasite. 4) Circuit destiné à mettre en oeuvre la méthode suivant la revendication 1, caractérisé en ce que le point délivrant le signal (0) à protéger est relié, d'une part, directement à une entrée d'un circuit ET (U) et, d'autre part, à l'autre entrée de ce circuit par deux inverseurs I1, I2, montés en série, la somme des temps de fonctionnement des deux inverseurs étant légèrement supérieure au temps du parasite.