FR 2205784 A1 19740531 FR 7338526 A 19731029 La présente invention concerne un convertisseur analogiquedigital à vitesse de conversion élevée tel qu'il est nécessaire, par exemple, en cas de service en chaîne (on-line) en association avec des calculateurs rapides pour processus. Le convertisseur analogique-digital suivant l'invention permet à des allures de tension périodiques, non périodiques, se produisant une seule fois ou ayant une courte durée d'être quantifiées à une vitesse de conversion qui est limitée par exemple seulement par le rythme de fonctionnement du calculateur.Du fait qu'il présente un couplage galvanique courant, le convertisseur pe être utilisé dans un large domaine de frEquences > . En association avec une porte prévue en amont, le convertis;eur est capable de fonctionner de manière rythmée alors que, sans porte, la conversion s'effec- tue de manière continue. Un convertisseur analogique-digital rapide connu fonctionne de manière à combiner une conversion parallèle avec une conversion série. Le signal d'entrée analogique Ue est amené à un amplificateur opérationnel dont le facteur d'amplification V peut être changé dans les étages 1, 8 et 64. Le signal de sortie de l'amplificateur, qui fonctionne d'abord avec le facteur d'amplification V = 1, est envoyé sur un dispositif comparateur qui distingue sept intervalles d'amplitude échelonnés linéairement. Un codeur prévu aux sorties du comparateur transforme le résultat de ltévaluation en un nombre binaire -à trois positions. Ce nombre binaire représente une première évaluation grossière du signal d'entrée analogique. il est amené, par l'intermédiaire de circuits portes, à trois bascules bistables du type flip-flop à résistance où il est mis en mémoire. Les sorties des bascules bis tables du type flip-flop à résistance sont connectées aux entrées d'un convertisseur digital-analogique. Le signal de sortie UDA1: représente, sous forme analogique, la première approximation du signal d'entrée analogique.Ce signal est amené, en même temps que le signal d'entrée analogique Ue, à l'amplificateur, qui fonctionne à présent avec le facteur d'amplification V t 8, de telle façon que l'on obtienne à sa sortie la tension différentielle Ez - Ue UDA1 Cette tension différentielle est à nouveau évaluée par le compa rateur, puis transformée par le codeur en un nombre binaire à trois positions et amenée, également par l'intermédiaire d'un circuit porte, à un deuxième groupe de trois bascules bistables du type flip-flop à résistance où elle est mise en mémoire.Les sorties de ces dernières agissent également , comme celles des trois premières bascules bistables du type flip-flop à résistance, simultanément sur le convertisseur digital-analogique, améliorant ainsi le signal de sortie de ce dernier pour obtenir la deuxième approximation UDg2. Cette tension permet d'obtenir, en association avec la tension d'entrée analogique U, e encore présente à la sortie de l'amplificateur, qui fonctionne dans cette phase avec le facteur d'amplification V n 64, une deuxième tension différentielle 2 n U5 - U DA2- Cette tension différentielle est à nouveau évaluée par le compa- rateur, puis transformée par le codeur en un nombre binaire à trois positions et amenée, par l'intermédiaire d'un circuit porte, à un troisième groupe de trois bascules bistables du type flip-flop à résistance pour être mise en mémoire dans ces der nieres. Â ce stade, le processus d'approximation s'arrête. Le signal d'entrée digitalisé est à présent recueilli, aux sorties des bascules bistables du type flip-flop à résistance, sous la forme d'un nombre binaire comprenant neuf éléments binaires. Le taur de conversion est déterminé par le rythme d'un générateur interne d'impulsions de rythme qui ouvre les circuits portes par groupes les uns à la suite des autres, règle chaque fois le facteur d'amplification de l'amplificateur opérationnel et ramène, avant chaque opération de mesure, les bascules bistables du type flip-flop à résistance à zéro. La vitesse de conversion de ce convertisseur analogique-digital est déterminée par la fréquence de répétition des impulsions de rythme du générateur interne d'impulsions de rythme. Cette vitesse est limitée par suite du temps de commutation des composants et en raison du temps d'amorçage de l'amplificateur. En outre, le signal d'entrée analogique doit être appliqué, pendant toute la durée du temps de conversion, de manière inchangée à l'entrée de l'amplificateur opérationnel. Cela oblige à prévoir en amont un circuit d'exfibration et de maintien (sample and hold). Suivant le principe de fonctionnement même de ce convertisseur analogique-digital, le signal d'entrée analogique n'est digitalisé qu'à des instants distincts, c'est-à-dire qu'une conversion continue n'est pas possible. Dans un autre convertisseur analogique-digital rapide connu, les valeurs de relaxation de résistances de relaxation sont prévues de manière différentie de telle sorte que le courant correspondant à une valeur d'amplitude à convertir et traversant chaque résistance de relaxation commute, de I'état de repos à lté- tat de travail, un nombre de résistances de relaxation qui correspond à l'échelon de valeur du courant. Pour convertir une valeur d'amplitude en un code binaire à n positions, il faut deux puissances n résistances de relaxation. En outre, il est prévu n comparateurs qui établissent les positions bianires à l'aide d'une comparaison entre les tensions des résistances de relaxa- tion amenées à leurs deux entrées.La somme des tensions pour les entrées des comparateurs doit être établie par des additionneurs de tension linéaires. La valeur de relaxation de chaque résistance de relaxation est réglée individuellement par un courant de polarisation d'une valeur appropriée. Ce convertisseur analogique-digital a pour avantage de permettre une conversion continue. Les courants de polarisation -nécessaires pour régler les valeurs de relaxation des résistances de relaxation nécessitent cependant, outre des réseaux de résistances correspondants, plusieurs sources de courant hautement constantes dont le degré de stabilité influe directement sur le résultat de mesure du convertisseur analogigue -digital. En outre, les comparateurs nécessaires, qui sont des amplificateurs différentiels à deux entrées, entraînent une forte dépense et limitent la vitesse de conversion. Une dépense additionnelle résulte des additionneurs de tension linéaires dont le degré de stabilité et la précision d'ajustage influent directement sur le résultat de mesure du-convertisseur analogique-digital. La présente invention a pour but de pernettre à un convertis sueur analogique-digital d'effectuer des opérations de conversion continues sinultanges à une vitesse sensiblement accrue qui est adaptée à la vitesse de calcul de calculateurs rapides destinés à déterminer et commander des processus se déroulant très rapidement. L'invention crée un convertisseur analogique-digital rapide qui permet une digitalisation instantanée de tensions analogiques dans un intervalle de tensions limité. Une conversion continue permet d'obtenir une détermination sans faille d'allures de tensions analogiques. Ce problème est résolu suivant l'invention en prévoyant un convertisseur analogique-digital qui comprend un certain nombre de circuits de déclenchement conçus de manière identique et présentant une même valeur de seuil. Toutes les entrées des circuits de déclenchement reçoivent par un couplage galvanique, par l'intermédiaire d'un réseau de couplage, en parallèle le signal d'entrée analogique. Le réseau de couplage opère un échelonnement des valeurs de seuil des circuits de déclenchement suivant une fonction prédéterminée qui peut être par exemple linéaire, quadratique ou logarithmique. Dans ce cas réagissent tous les circuits de déclenchement dont la valeur de seuil est attente ou dépassée par le signal d'entrée analogique. Un circuit de blocage des sorties des circuits de déclenchement a pour effet que chaque circuit de déclenchement mis en action bloque la sortie du circuit de déclenchement à valeur de seuil plus faible. ainsi, on obtient un signal de sortie seulement sur la ligne de sortie du circuit de déclenchement dans l'intervalle de valeurs de seuil duquel se trouve précisément le signal d'entrée analogique. On obtient ainsi un signal de sortie digital dans le code 1 sur n qui peut, d'une manière simple, être transformé en tout autre code voulu, par exemple au moyen d'une matrice à diodes. Les circuits de déclenchement et de blocage peuvent être réalisés par des circuits de commutation intégrés à commutation rapide, par exemple au moyen de portes NAND suivant la technique TTL, ce qui permet d'obtenir une vitesse de commutation élevée. Le réseau de couplage est constitué par un ou plusieurs transistors formant transformateur d'impédance à la sortie duquel sont connectés en parallèle un certain nombre de diviseurs de tension ohmiques. Les entrées des circuits de déclenchement sont connectées aux prises des diviseurs de tension réalisées avantageusement de manière réglable. Les diviseurs de tension fixent les valeurs de seuil des circuits de déclenchement. Pour éviter des réactions des circuits de déclenchement les uns sur les autres en cas de faibles écarts de valeurs de seuil, le couplage des entrées des circuits de déclenchement aux diviseurs de tension peut s'effectuer par l'intermédiaire d'amplificateurs séparateurs. Les avantages du convertisseur analogique-digital rapide suivant l'invention résident en ce que l'entrée est exempde potentiel et reliée à la masse et en ce qu'il existe un couplage galvanique classique jusqu'aux entrées des circuits de déclenchement. De ce fait, la précision de conversion est dans une large mesure indépendante de la fréquence et des conditions de rythme. L'utilisation de circuits de commutation intégrés à coH- mutation rapide et la conception du montage permettent de réaliser une conversion analogique-digitale instatanée et continue avec une précision qui est déterminée en premier lieu par le nombre des circuits de déclenchement utilisés.L'utilisation de circuits de déclenchement d'un méme type présentant des valeurs de seuil identiques permet d'obtenir une construction rationnelle du convertisseur analogique-digital ainsi que de réaliser l'ajustage de manière simple. Grâce au circuit de blocage, le signal de sortie digital est délivré dans le code 1 sur n qui, moyennant une faible dépense en matière de composants, par exemple au moyen d'une ma- trice à diodes, peut être transformé én tout autre code voulu. En raccordant une matrice de codage aux sorties des circuits de déclenchement, on peut faire fonctionner le convertisseur en chaîne (on-line) avec des calculateurs rapides pour processus. Etant donné que 1' échelonnement des valeurs de seuil des circuits de dFclenciement s'effectue au moyen du réseau de couplage, il est possible, sans organes additionnels, par le seul fait de dimensionner et aJuster les diviseurs de tension de manière appropriée, d'opérer un échelonnement des valeurs de seuil suivant une fonction prédéterminée qui peut être par exemple linéaire, quadratique ou logarithmique. L'invention est expliquée plus en détail ci-dessous à l'aide d'un exemple de réalisation illustré aux dessins annexés. La fig. 1 représente un convertisseur analogique-digital rapide. La fig. 2 représente un circuit de blocage. Le fig. 3 montre un réseau de couplage avec des sorties de diviseurs de tension. La fig. 4 représente un réseau de couplage avec des sorties de transistors à émetteurs suiveur. Suivant la fig. 1, le signal d'entrée analogique est amené, par l'intermédiaire d'une entrée 1, à un réseau de couplage 2. Un certain nombre de circuits de déclenchement 4.... 4k sont connectés par leur entrée aux sorties 3a... 3k-du réseau de cou plage 2. Tous les circuits de déclenchement 4a... 4k sont conçus de la même façon et présentent des valeurs de seuil égales. Les sorties des circuits de déclenchement 5a... 5k sont connectées à un circuit de blocage 6 dont les sorties 7a... 7k forment la sortie de données du convertisseur analogique-digital. Le circuit de blocage représenté à la fig. 2 est constitué par les portes NAND 27a... 27k et par des négateurs 26.... 26 (k-1). Les sorties des circuits de déclenchement 5a.... 5k sont disposées dans l'ordre croissant de leurs valeurs de seuil correspondante et sont connectées directement à une première entrée des portes NAKD 27a... 27k respectives. En outre, il est connecté respectivement à la sortie à plus haute valeur de seuil des circuits de déclenchement 5b... 5k l'entrée d'un négateur 26a... 26 (k-1) dont la sortie est reliée à la deuxième entrée des portes NAKD 27a... 27k. Les sorties des portes NÂND 27a... 27k sont les sorties de données du convertisseur analogique-digital 7a... 7k pour le code 1 sur n. Lors que les sorties des circuits de déclenchement 5a et 5b présentent, par exemple, un potentiel L et que toutes les autres sorties des circuits de déclenchement 5c... 5k présentent un potentiel 0, alors les portes RAND 27a et 27b reçoivent le potentiel L à leur première entrée. Par l'intermédiaire du négateur 26., qui présente à son entrée reliée à la sortie du circuit de déclenchement 5b le potentiel L, la porte RAND 27a reçoit à sa deuxième entrée un potentiel 0 de sorte que la porte NAND 27. présente le potentiel L à sa sortie et, par suite, à la sortie de données 7a. Par l'intermédiaire du négateur 26b, qui à son entrée reliée à la sortie du circuit de déclenchaient 5c présente un potentiel 0, la porte RAND 27b reçoit sur sa deuxième entrée le potentiel L de aorte que la porte NÂND 270 présente un potentiel 0 à sa sortie et, par suite1 à la sortie de données 7b. Toutes les autres sorties de données 7c... 7k se trouvent au potan au potentiel L puisque leurs premières entrées reçoivent un potentiel O des sorties des circuits de déclenchement 5c... 5k. Le roseau de couplage suivant la fig. 3 reçoit sur son entrée 1, par l'intermédiaire d'une résistance de base Il et d'une connexion 5, un potentiel de repos qui est égal au potentiel 0. L'entrée 1 est connectée directement à la base d'un transistor d'entrée 12 qui fonctionne en montage à collecteur commun. Entre son émetteur et sa tension de fonctionnement positive 10 se trouvent des résistances 13 et 14 montées en série qui constituent un diviseur de tension à la prise duquel est connectée la base d'un transistor 15. Ce dernier fonctionne également en montage à collecteur commun mais présente une suite de zones complémentaire au transistor 12. Â l'émetteur du transistor 15, il est relié, par l'intermédiaire d'une résistance 16k, des diviseurs de tension dont le point de base conmun est relié par l'intermédiaire d'une résistance 17 à une tension de fonctionnement négative 8.Les diviseurs de tension se composent de résistances fixes 18a... 18k et 1la... 19k ainsi que de potenticiètres réglables 2osa... 20k. Les prises de ces potentiomètres réglables 20a... 20k sont les sorties 3.... 3k du réseau de couplage. En choissisant les résistances 13, 14, 16 et 17, on règle grossièrement les potentiels de tension continue des sorties 3a... 3k et fixe ainsi grossièrement les valeurs de seuil des circuits de déclenchement connectés 4a.,. 4k. Le réglage précis de ces valeurs de seuil s'effectue au moyen des diviseurs de tension constitués par les résistances fixes 18a... 18k et 19.... 19k ainsi que par les potentioiètres réglables 20a... 20k. Le montage représenté à la fig. 3 montra qu'il existe un couplage galvanique jusqu'aux entrées des circuits de déclenchement 4a... 4k. Pour mesurer de plus larges domaines de tensions, on peut utiliser en parallèle plusieurs réseaux de couplage de ce type présentant des divis cure de tension et résistances 13, 14, 16 et 17 échelonnés de manière appropriée. D'éventuelles réactions des circuits de déclenchement 4a... 4k les uns sur les autres, qui risquent d'être gênantes en cas de faibles écarts de valeur de seuil, peuvent être éliminées en prévoyant une variante du réseau de couplage de la fig. 4. Suivant cette variante, le signal d'entrée analogique arrive par l'inter médiaire de l'entrée 1 à la base du transistor entrée 12 et à partir de l'émetteur de celui-ci par l'intermdiaire de la résis- tance 16 sur les diviseurs de tension, montés en parallèle, constitués par les résistances fixes 18a... 18k et ira.., 19k ainsi que par les potentiomètres réglables 20a... 20k.Les prises des diviseurs de tension sont reliées aux bases de transistors à émetteur suiveur 21a.. 21k. Les émetteurs ae ces transistors ana... 21k constituent A présent les sorties 3a... 3k du réseau de couplage. Les diodes 22a... 22k représentées à la fig. 4 ainsi que le diviseur de tension, constitué par les résistances 23 et 24, sont nécessaires seulement lorsque, par suite du réglage des valeurs de seuil, les potentiels de repos des transistors à émetteur suiveur 21 a.. 21k sont fortement négatifs et que les cir cuits de déclenchement suivants 4a... 4k n'autorisent pas un tel état de choses. Les diodes 22a... 22k réduisent, dans la ligne de connexion avec les résistances d'émetteur 25a... 25k, les potentiels d'émetteur des transistors 21 a... 21k à une tension qui est déterminée par le rapport partiel entre les résistances 23 et 24. En ce qui concerne le réglage grossier et précis des valeurs de seuil, les observations faites au sujet du réseau de couplage suivant la fig. 3 s'appliquent ici également. De plus, il zeste aussi un couplage Klvaaique courant à partir de l'en- trée 1 jusqu'aux sorties 3.... 3k du réseau de couplage. R E V E N D I C A T I O N S 1 - Convertisseur analogique-digital rapide constitué par un certain norbre de circuits de déclenchement, un réseau de couplagesitué entre l'entrée pour le signal d'entrée analogique et les circuits de déclenchement, et un circuit de blocage situé entre les sorties des circuits de déclenchement et les sorties de données du convertisseur analogique-digital, caractérisé en ce qu'il existe un couplage galvanique entre l'entrée 1 pour le signal d'entrée analogique et les circuits de déclenchement 4a... 4k, en ce que les circuits de déclenchement 4a... 4k sont réalisés d'une manière identique et présenteffl kssmames valeurs de seuil et en ce que l'échelonnement des valeurs de seuil des circuits de déclenchement 4a... 4k est fixé par le réseau de couplage 2 suivant une fonction prédéterminée qui peut être, par exemple, linéaire, quadratique, ou logarithmique. 2 - Convertisseur analogique-digital rapide suivant la revendication 1, caractérisé en ce que le circuit de blocage 6 se compose de portes NAND 27a... 27k et de négateurs 26a... ?6 (k-l), en ce que la première entrée de chaque porte NÂND 27a... 27k est connectée directement à la sortie du circuit de déclenchement correspondant-5a... 5k et la deuxième entrée de chaque porte NAND 27a... 27k est reliée, par l'intermédiaire d'un négateur 26a... 26 (k-1), respectivement à la sortie du circuit de déclenchement à valeur de seuil plus élevée 5b... 5k et en ce que lessvrties des portes NÂND 27a... 27k sont les sorties de données 7a... 7k du convertisseur analogique-digital. 3 - Convertisseur analogique-digital rapide suivant la revendication 1, caractérisé en ce que le réseau de couplage 2 comprend un ou plusieurs transistors 12, 15 formant transformateur d'impédance en aval duquel sont montés en parallèle un certain nombre de diviseurs de tension 18a ; 19a ; 20a... 18k ; 19k 20k dont les prises 3a. . . 3k de préférence réglable sont con nectbes aux entrées des circuits de dCclenchenent 4a... 4k. 4 - Convertisseur analogique-digital rapide suivant la revendication 3, caractérisé en ce qu'il est monté, en aval des diviseurs de tension 18a ; 19a ; 20a... 18k ; 19k ; 20 k, des transaistors 21a... 21k servant d'amplificateurs séparateurs.