FR 2186698 A1 19740111 FR 7319697 A 19730530 La présente invention concerne un procédé pour réaliser un circuit à matrice, la matrice comportant des éléments porteurs d'information disposés aux points d'intersection, et une partie de ces éléments porteurs se trouvant codés suivant un schéma fixe. De tels circuits à matrice peuvent par exemple constituer des mémoires à contrôle électrique, des matrices de contact, des "mémoires mortes" ou composants analogues, pour préserver une sélection choisie parmi de nombreuses données, ou pour transférer entre des bornes choisies des informations de nature électrique. Les éléments porteurs d'information sont identifiés au moyen du système à coordonnées rectangulaires, de telle manière que les signaux électriques sont fournis par exemple aux conducteurs "x", les informations étant prélevées sur les conducteurs "y". On peut aussi fournir les signaux électriques aux conducteurs "x" et "y", et prélever les informations sur des conducteurs auxiliaires. Les porteurs d'information peuvent autre des composants variés, commandés en intensité ou en tension, tels que des lampes, relais, noyaux de ferrite, multivibrateurs, cristaux liquides, etc. Ces composants peuvent se présenter au moins suivant un état, parmi au moins deux états possibles. Pour coder les informations, on procède habituellement par opérations élémentaires, en choisissant les conducteurs "x" et y désirés. Âinsi,le nombre total d'opérations à réaliser pour coder les informations destinées à un nombre donné de porteurs est égal au nombre de ces porteurs. Pour coder 1.000 données élémentaires, il faut réaliser 1.000 opérations en séquence. On voit que ce processus est laborieux, et le but de l'invention est précisément de proposer un procédé permettant de réaliser des circuits à matrice où le nombre des opérations de codage se trouve considérablement réduit. Selon l'invention, le procédé pnur réaliser un circuit à matrice comportant une matrice constituée de porteurs dtinforma- tions disposés aux points d'intersection, les porteurs étant codés suivant un schéma fixe, est caractérisé en ce qu'on procède à partir d'un circuit sur lequel les porteurs de tous les points d'intersection se trouvent codés, pour éliminer successivement les porteurs étrangers au schéma prévu au moyen d'un générateur d'effacement suivant un processus dérivé du schéma d'information désiré, les paires de conducteurs des porteurs appartenant au schéma se trouvant systématiquement -alimentées suivant la même polarité par le générateur précité, à chaque stade de l'opération. On peut ainsi effectuer les connexions caractérisant la matrice beaucoup plus rapidement que par les procédés connus. En outre, comme le calcul peut le démontrer, on élimine ainsi les contingences concernant les tolérances électriques jusqutålors nécessaires quant aux éléments des points a1 intersection, du fait que les porteurs appartenant au-schéma ne sont exposés à aucune différence de potentiel, et ne peuvent donc entre le siège d'aucun courant. Conformément à l'invention, le processus d'effacement consiste à réaliser un nombre "p" d'opérations successives tel que '" réponde A l'expression 2 P 1 Lorsque les opérations sont effectuées de cette manière, leur nombre est réduit à "p" au maximum, c' est-à-dire que pour un schéma comportant par exemple 1.000 porteurs, le nombre d'opérations peut entre réduit à 10. Selon un mode de réalisation avantageux de l'invention, le procédé conforme à ce qui vient d'être dit est caractérisé en ce que les opérations s'effectuent comme suit : on désigne par des lettres ou des nombres les bornes du circuit à matrice, les porteurs appartenant au schéma d' information désiré étant désignés au moyen des lettres désignant les bornes qui leur correspondent ; les groupes de lettres ou chiffres désignant les porteurs précités sont codés en système binaire ainsi que les désignations des bornes étrangères à ce groupe ; les bornes des polarités du générateur d'effacement sont alors, dans une première phase, reliées d'une part aux bornes des groupes ou bornes simples dont le premier signe est "1" en numération binaire, et d'autre part aux bornes des groupes ou bornes simples dont le premier signe est "~" en numération binaire ; puis dans une seconde phase des connections analogues sont effectuées avec les bornes des groupes ou bornes simples dont le second signe est "1" et "~" respectivement ; et ainsi de suite pour les phases suivantes concernant les connections effectuées suivant le troisième, puis le quatrième signe, etc, de la désignation binaire des bornes des groupes ou bornes simples. les particularités et avantages de l'invention ressortiront encore de la description donnée ci-après d'un mode de réalisation préféré de l'invention, présenté à titre d'exemple non limitatif, en référence aux dessins annexés, dans lesquels les figures 1 à 5 représentent un circuit à matrice en cours de réalisation, à diverses phases des opérations d'effacement prévues par le procédé conforme à l'invention. La matrice représentée sur la figure 1 comporte un certain nombre de porteurs d'information, représentés schématiquement aux points d'intersection. Cette matrice peut constituer par exemple une "mémoire morte" dans laquelle les seules connexions existant entre les conducteurs x et les conducteurs "y" sont réalisées aux points d'intersection faisant partie du schéma désiré. Ces connexions peuvent être réalisées au moyen de diodes par exemple. On utilise les repères z1 à x5 et yl à y5 respectivement, pour désigner les diverses bornes de la matrice. On considère les séries de bornes correspondant à des porteurs d'information qui font partie du schéma désiré, et d'autre part celles qui ne correspondent pas à ce schéma.On les code comme suit, par exemple, en système binaire x1 J y2 000 g2 , y3 ~ 001 x3 010 4 , y1 011 x5 s Y4 100 y5 101 La figure 5 représente le circuit à matrice comportant une information sur tous les points d'intersection.On peut introduire l'élément d'information#de chaque point au moment de la fabrication du circuit à matrice, ou encore procéder à ce codage en une seule opération, puisque dans le cas représente il n'y a pas lieu de choisir de porteurs particuliers. La connexion correspondant à chaque point d'intersection peut comporter une diode ou encore une résistance qui peut fondre pour une intensité appropriée. Conformément à l'invention, les groupes de bornes et les bornes simples dont le premier signe est "1" en numération binaire - soit x2, Y3 - g4 y1 et la borne simple y5 sont reliés à l'une des polarités du générateur d'effacement, par exemple à la polarité positive dans le cas d'une source continue. Les autres bornes xl, Y2 - x3 et x5, y4 qui ont le signe "# en premier dans leur numéro binaire sont reliées au pale négatif, comme le représente la figure 3. La résistance de connexion des points d'intersection représentés par des cercles blancs est éliminée par fusion. On considère ensuite les groupes de bornes et bornes simples ayant le signe '11" en deuxième rang de leurs numéros binaires. Tel est le cas des bornes x 4 et yl. On les relie à la polarité positive du générateur d'effacement, tandis qu'on relie à la polarité négative les autres bornes qui ont le signe "~" en deuxième rang de leurs numéros binaires. Les connexions correspondantes sont représentées sur la figure 4, où on voit aussi les cercles blancs correspondant aux connexions éliminées par fusion au cours de cette opération. On passe ensuite aux bornes s5, y4 et y5, ayant le signe " en troisième rang dans leur numéro binaire. On relie ces bornes à la polarité positive du générateur d'effacement. On relie à la polarité négative les autres bornes ayant le signe "#" en troisième rang dans leur numéro binaire. La figure 5 représente les points d'intersection dont la résistance de connexion est éliminée par fusion à la suite des branchements précités. Les porteurs d'information désirés subsistant sur la figure 5 n'ont subi aucun courant électrique au cours des opérations qu'on vient de décrire. Comme les numéros binaires des groupes de bornes et bornes simples ne comportent que trois signes, il suffit de trois opérations successives pour réaliser le circuit à matrice, en appliquant le procédé conforme à l'invention.On aboutit ainsi à laisser subsister sur la figure 5 les porteurs indiqués sur la figure 1. Pour simplifier l'exposé ci-dessus, on a suppose qu'une source de courant continu était utilisée comme générateur d'effacement. Mais s'il existe des diodes en série avec les résistances des points d'intersection, on utilisera évidemment une source alternative, les diodes s'opposant au passage du courant dans un sens, et pouvant ainsi empêcher l'intensité nécessaire de s'établir dans les résistances au cours des opérations d'effacement. Dans le cas de porteurs d'information possédant deux états suivant le sens du courant, on pourra avoir besoin d'associer un redresseur au générateur -d'effacement. il faut en effet éviter, après avoir effacé un porteur au moyen d'une impulsion dans un sens, de le coder à nouveau de manière intempestive par une impulsion de sens contraire. Le procédé conforme à l'invention, tel qu'on vient de la décrire convient particulièrement à la réalisation de circuits à matrices à l'aide d'un ordinateur. Bien entendu, le procédé n'est pas limité à la réalisation de matrices rectangulaires du genre décrit à titre d'exemple. L'invention peut aussi permettre de réaliser des circuits à matrices de toutes formes. On peut en particulier appliquer le procédé conforme à l'invention pour réaliser des matrices du type visé par la demande de brevet danois na 3389/71. REVENDIC & I0NS 1. Procédé pour réaliser un circuit à matrice comportant une matrice constituée de porteurs d'informations disposés aux points d'intersection, les porteurs étant codés suivant un schéma fixe, caractérisé en ce qu'on procède à partir d'un circuit à matrice sur lequel les porteurs de tous les points d'intersection se trouvent codés, pour éliminer successivement les porteurs étrangers au schéma prévu au moyen d'un générateur d'effacement suivant un processus dérivé du schéma d'information désiré, les paires de conducteurs des porteurs appartenant au schéma se trouvant systématiquement alimentées suivant la même polarité par le générateur précité àdhaque stade de l'opération. 2. Procédé conforme à la revendication 1, caractérisé en ce que les stades du processus d'effacement comportent un nombre "p" d'opérations en séquence, le nombre "p" précité répondant à l'expression 2 p-l 3. Procédé conforme à la revendication 2, caractérisé en ce que les opérations s'effectuent comme suit : on désigne par des lettres ou des nombres les bornes du circuit à matrice, les porteurs appartenant au schéma d'information désiré étant désignés au moyen des lettres désignant les bornes qui leur correspondent, les groupes de lettres ou chiffres désignant les porteurs précités sont codés en système binaire ainsi que les désignations des bornes étrangères à ce groupe, les bornes des polarités du générateur d'effacement sont alors dans une première phase reliées d'une part aux bornes des groupes ou bornes simples dont le premier signe est "1" en numération binaire, et d'autre part aux bornes desgroupes ou bornes simples dont le premier signe est "~" en numération binaire, puis dans une seconde phase des connections analogues sont effectuées avec les bornes des groupes ou bornes simples dont le second signe est "1" et "O" respectivement, et ainsi de suite pour les phases suivantes concernant les connections effectuées suivant le troisième, puis le quatrième signe, etc., de la désignation binaire des bornes des groupes ou bornes simples.