FR 2177553 A1 19731109 FR 7211037 A 19720329 L'invention concerne un synthétiseur de fréquence comportant un diviseur de fréquence programmable connecté entre la sortie d'un oscillateur à fréquence contrôlée (appelé par la suite VCO) et une entrée d'un comparateur de phase dont l'autre entrée est alimentée par une source de fréquence de référence, la sortie du comparateur de phase étant connectée à la borne de commande du VCO par l'intermédiaire d'un filtre passe-bas. Dans un tel synthétiseur, la fréquence synthétisée fournie par le VCO est contrôlée à l'aide de la boucle de verrouillage en phase constituée par le diviseur de fréquence, le comparateur de phase et le filtre passe-bas. Dans les synthétiseurs connus le rapport de division N du diviseur est un nombre entier. Si lton appelle FR la fréquence de référence et f la fréquence synthétisée, on sait que lton a en régime établi f 5 N FR La fréquence f est donc obtenue avec des pas discrets de fréquence égaux à la fréquence de référence SR . Comme généralement le pas de fréquence est une caractéristique imposée du synthétiseur, la fréquence de référence FR est donc bien fixée. Pour cette fréquence de référence, le filtre passebas de la boucle doit avoir un affaiblissement important (par exemple 140 dB), car des raies parasites de cette fréquence sont créées dans la boucle par le comparateur dé phase.Ceci entre pour des questions de stabilité du système bouclé que la fréquence de coupure fc de la boucle (ajustée par des correcteurs de phase incorporés dans le filtre passe-bas) soit très inférieure à la fréquence de référence (par exemple égale à FR ) 10 Pour un pas de fréquence déterminé du synthétiseur, la bande passante de la boucle peut donc entre faible avec notamment l'in- convénient que le temps d'acquisition du verrouillage en phase est élevée L'invention a pour but de pallier cet inconvénient et fournit un synthétiseur dans lequel le pas de fréquence ntest plus égal à la fréquence de référence appliquée au comparateur de phase comme dans les synthétiseurs connus, mais est égal à une fraction p (par exemple 1 ) de cette fréquence de référence. 10 De cette manière, on peut obtenir un pas de fréquence déterminé avec une fréquence de référence égale à p fois celle qui serait à utiliser dans un synthétiseur connu de même pas de fréquence; il en résulte un accroissement de la fréquence de coupure et de la bande passante de la boucle, Conformément à l'lnvention, dans un synthétiseur de fréquence comportant un diviseur de fréquence programmable, la sortie du diviseur de fréquence est connectée à l'entrée d'horloge d'un compteur modulo p dont les sorties correspondant à ses p positions sont connectées à un circuit logique programmable par un nombre a L'invention fournit également un mode de réalisition d'un tel synthétiseur conçu pour fournir des fréquences très élevées (de l'ordre de 200 MHz). La description suivante, en regard des dessins annexés, le tout donné à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut titre réalisée. La figure 1 est un schéma synoptique du synthétiseur de ltin- vention et la figure 2 est un diagramme en illustrant le fonctionnement0 La figure 3 est un schéma détaillé d'un synthétiseur de fréquences élevées, conforme à l'invention. Le synthétiseur de fréquence montré sur la figure 1 comporte un diviseur de fréquence 1 connu en soi et programmable sur un rapport de division affiché N. A l'entrée 2 de ce diviseur sont appliqués les signaux de fréquence f fournis à la sortie 3 du VC0 4, cette fréquence f étant la fréquence fournie par le synthétiseur0 La fréquence Fs = f obtenue à la sortie 5 du diviseur 1 est ap N pliquée à l'entrée 6 du comparateur de phase 7o Sur l'autre entrée 8 du comparateur de phase est appliquée la fréquence de référence FR fournie par la source 9 qui comporte par exemple un oscillateur à quarts très stable suivi d'un diviseur de fréquence fixe. a sortie 10 du comparateur de phase est connectée à la borne de commande 11 du VCO par l'intermédiaire du filtre passe-bas 12. On a décrit jusqu'à présent les éléments d'un synthétiseur de fréquence classique à division de fréquence et à boucle de verrouillage en phase. Dans ce synthétiseur, le signal analogique obtenu sur la sortie 10 du comparateur de phase est une mesure de la différence de phase entre la fréquence de sortie Fs = ff du N diviseur 1 et la fréquence de référence FR e Ce signal est appliqué en contreréaction sur la borne de commande 11 du VCO de façon à annuler la différence de phase précitée.En régime stable, on a Fs = FR et par conséquent : f = N FR N est un nombre affiché entier que l'on peut faire varier par pas jeune unité pour faire varier le rapport du diviseur lo Par conséquent la fréquence synthétisée f ne peut entre modifiée que par pas de fréquence égaux à la fréquence de référence FR Le filtre de boucle 12 est un filtre passe-bas qui doit éliminer les raies parasites de fréquence FR produites par le comparateur de phase et par conséquent présenter pour la fréquence FR un affaiblissement important (par exemple 140 dB).D'autre part, à la fréquence de coupure fc de la boucle, le filtre 12 doit assurer une marge de gain et de phase suffisante pour que lton ait un système stable.Cette fréquence de coupure doit donc entre très inférieure à la fréquence de référence FR et, par exemple égale à FR 10 Comme dans les synthétiseurs connus, la fréquence de référence F R est égale au pas de fréquence, lorsque ce pas de fréquence a une valeur faible ( 1 KHz par exemple), la fréquence de coupure fc aura une valeur encore plus faible ( 100 Hz dans exemple choisi). Ceci a l'inconvénient que la bande passante de la boucle est faible et que par conséquent le temps d'acquisition du verrouillage en phase est élevé. l'invention permet d'obtenir un pas de fréquence déterminé,en appliquant sur le comparateur de phase une fréquence de référence FR plus élevée que dans les synthétiseurs connus, ce qui permet d'augmenter d'autant la fréquence de coupure de la boucle et par conséquent de pallier l'inconvénient précité, Conformément à l'in-ention, la sortie 5 du diviseur de fréquence 1 est connectée à l'entrée d'horloge H du compteur 13 modulo p dont les sorties correspondant à ses p positions sont connectées à un circuit logique 14, programmable par un nombre affiché a X p de telle sorte que pour a positions du compteur 13 le signal fourni par le circuit logique 14 sur la borne de commande 15 du diviseur 1 modifie le rapport de division N programmé surale diviseur dSune unité. Dans la représentation schématique de la figure 1, le circuit logique 14 est constitué par p contacts qui sont d'un côté connectés aux p sorties du compteur 13 et de 11 autre côté sont interconnectés et reliés à la borne 15 de commande du diviseur 1. La programmation du circuit 14 selon le nombre a, a pour but de fermer a de ses p contacts. Gracie au compteur 13 modulo p qui progresse au rythme des impulsions de sortie du diviseur 1 et grâce-au circuit logique 14 programmé sur un nombre a, on obtient que sur p cycles de sortie du diviseur le rapport de division soit par exemple N + 1 pour a cycles et N pour b = p - a cycles. On obtient à la sortie 10 du comparateur de phase 7, un signal légèrement modulé par ces modifications du rapport de division de N à N + 1. Si la tension de sortie du comparateur de phase est de la forme V = E 9 (comparateur linéaire), e étant l'angle de phase des signaux de fréquence Fs et FR à ses entrées et K la constante du comparateur de phase, cette tension de sortie prend les valeurs VN et VN + 1 pour, respectivement, les valeurs N et N + 1 du rapport de division avec VN=K & N N E N+1 = VN + V = VN + K ( ----2) N N + N avec E = Ko21r F Cette modulation, d'amplitude crete à crête E, crée des raies parasites de faible amplitude que le filtre passe-bas 12 branché à la-sortie du comparateur de phase doit éliminer, en plus des raies de plus forte amplitude de fréquence FR, de façon à transmettre seulement vers la borne de commande 11 du VCO 4, la composante continue du signal fourni par le comparateur de phase. De préférence, afin que ces raies parasites soient aux fréquences les plus élevées possibles pour faciliter la construction du-filtre 12, la programmation du circuit logique 13 sera effectuée de façon que dans les p cycles de sortie consécutifs du divi seur 1, la répartition des a cycles de division par N + 1 soit la plus uniforme possible. La figure 2 montre un exemple de cette répartition uniforme dans le cas ou p = 10. La première ligne montre dix cycles de sortie du diviseur 1, numérotés de 1 à 10. Sur les lignes suivantes en a représenté par des intervalles hachurés les a cycles où sont effectuéees divisions pour N + 1 pour successivement a = 1, a = 2, .*...a = 9 Le VCO 4 est donc commandé par un signal de phase correspondant à la valeur moyenne du rapport de division pendant p cycles de sortie du diviseur 1. Cette valeur moyenne est La fréquence synthétisée a donc la valeur (A) f = ( N + a ) FR p (B) f = N Fr + a FR p le premier terme de f donné paa formule (B) est N FR ,c'est-àdire la fréquence fournie par un synthétiseur connu où le rapport de division programmé est le nombre entier N et la fréquence de référence FR Le deuxième terme a FR représente la contribution des cir p cuits de ltinvention sur la fréquence synthétisée. On voit donc clairement que dans le synthétiseur de l'invention, on peut obtenir une fréquence f avec des pas de fréquence plus fai bles que la fréquence de référence FR et égaux à la fraction 1 p de PR La formule (A) montre que du point de vue de la fréquence syn thétisée f, tout se passe comme si le rapport de division du diviseur 1 était non pas un nombre entier N, mais était un nombre N + a avec a Pour obtenir par exemple dans un synthétiseur connu des pas de fréquence égaux à 1 KHz, on doit appliquer sur le comparateur de phase une fréquence de référence égale à 1 KHz ce qui conduit à une fréquence de coupure de boucle de par exemple, lHHz = 100 Kz. 10 Dais le synthétiseur de l'invention, dont le pas de fréquence est FR on peut obtenir un pas de fréquence de 1 KHz, en utilisant p pour le compteur 13, un compteur modulo 10 ( p = 10) et une fréquence de référence FR Pour porter le rapport de division du diviseur de N à N + l,il est connu par exemple dtinsérer à l'entrée du diviseur 1 une porte commandée de telle sorte qu'elle supprime une impulsion sur un cycle de N impulsions à l'entrée du diviseur0 La figure 3 montre un mode de réalisation d'un synthétiseur conforme à l'inventsion pour fréquences très élevées (de tordre de 200 MC), avec un diviseur adapté à ces fréquences et de rapport facilement modifiable d'une unité On retrouve sur cette figure, des éléments déjà représentés sur la figure 1 et portant les mêmes repères. Le diviseur programmable 1 est connecté entre la sortie 3 du VCO 4 et l'entrée 6 du comparateur de phase 7.Ce diviseur est un compteur modulo N,qui est prépositionné sur un état initial fl correspondant au rapport N entier affiché et qui décrit sesm positions entre cet état initial N et un état final correspondant à la capacité totale du compteur ( W étant le complément de N à cette capacité totale). Dans l'exemple de la figure 3, le diviseur 1 est conçu pour diviser sa fréquence d'entrée f par un nombre entier N de quatre chiffres décimaux désignés respectivement par g, d, c, b dans l'ordre de leurs poids décroissants. Ce diviseur comporte quatre compteurs élémentaires 16, 17, 18, 19 synchrones montés en cascade,ce qui signifie que la fréquence de sortie d'un compteur est appliquée à l'entrée d'horloge du compteur suivant. Ce fonctionnement asynchrone des compteurs entre eux, inhabituel pour un diviseur à fréquence d'entrée élevée, permet de bénéficier de l'effet de division de fréquence pour le choix de la technologie des compteurs. Les compteurs 17, 18, 19 qui fonctionnent avec la fréquence d'hor loge la plus faible sont des compteurs modulo 10 (appelés par la suite décades) qui une fois au cours d'un cycle complet de division correspondant à N impulsions d'entrée, sont à programmer pour être prépositionnés respectivement sur les états c , d , g (compléments 9 de respectivement c , d , g). Selon une méthode décrite dans l'article UProgrammable divider" paru le 15 Avril 1971 dans la revue "Computer Hardware", et permettant de réaliser un diviseur à fréquence d'entrée élevée ( de l'ordre de 200 MHz), le compteur de tête 16 du diviseur. est un compteur programmable en modulo 10 ou 11. Selon cette méthode, au lieu d'utiliser pour 16 un décade à prépositionner une fois au cours d'un cycle complet de division sur b (complément à 9 du chiffre b de plus petit poids de N), on utilise pour 16 un compteur qui au cours d'un cycle complet de division est programmé pour fonctionner b fois en compteur modulo il et le reste du cycle en compteur modulo 10. la programmation du compteur de tête 16 est effectuée à l'aide du circuit 20 qui sera décrit par la suite. Par ailleurs pour programmer comme indiqué ci-dessus les compteurs 16, 17, 18, 19 qui sont montés en cascade, on utilise un dispositif décrit dans la demande de brevet déposée par la demanderesse le 16 Mars 1972 sous le NO 72. 09226. Ce dispositif constitué par le montage en cascade des circuits 21, 22, 23, 24 est conçu pour effectuer séquentiellement la programmation des compteurs élémentaires du diviseur dans un ordre allant du compteur de sortie 19 au compteur de tête 16, la programmation d1un compteur ne pouvant entre effectuée lorsqu'il a atteint sa position terminale que si le compteur qui le suit dans la channe de division a déjà été prépo sitionné. Dans l'exemple de la figure 3, la programmation séquentielle des compteurs élémentaires est déclenchée à partir de l'instant où la décade 19 fournit ltimpulsion de fin de son cycle de comptage. A cet instant, le circuit 21 fournit une impulsion dite de prépositionnement, de durée au plus égale à une demi-période d'entrée de la décade 19, impulsion qui est transmise à une entrée de la porte ET 25 sur l'autre entrée de laquelle sont appliqués les signaux logiques correspondant au chiffre décimal g de plus fort poids du rapport N affiché ,la décade 19 est alors prépositionnée sur g. L'impulsion de prépositionnement fcurnie par 21 est également transmise au circuit 22 où elle est mise en mémoire et lorsque la décade 18 fournit l'impulsion de fin de son cycle de comptage, elle est de la même manière que 19, prépositionnée sur 11 état d correspondant au chiffre décimal d du rapport N.De la mime manière, grtce au circuit 23, la décade 17 à laquelle correspond le chiffre décimal c du rapport N, est prépositionnée sur 11 état c lorsqu'elle fournit l'impulsion de fin de son cycle de comptage. Enfin l'impulsion de prépositionnement de la décade 17tfournie par le circuit 23 est transmise au circuit 24 qui délivrera une impulsion de programmation du compteur 16 lorsque ce dernier fournira l'impulsion de fin de son cycle de comptage. Avant l'instant de cette impulsion de programmation, le compteur 16 fonctionnait en compteur modula 10 et comme on l'a indiqué précéd5mment,1im pulsion de programmation transmise au circuit 20 a pour but de faire. fonctionner le compteur 16, b fois en compteur modulo 11, b étant le chiffre décimal de plus petit poids du rapport Ne Pour le compteur 16, on peut utiliser un compteur du type décrit sur les figures 2 ou 5 de l'article précité t'programmable divider" OLe compteur 16 de la figure 3 de la présente demande comporte par exemple un compteur d'entrée 26 de modulo 5 ou 6 modifiable,suivi d'un étage de sortie 27 diviseur par 2 dont la sortie est connectée à une entrée 28 de la porte de sélection 29a La sortie de la porte de sélection 29 est connectée par l'intermédiaire de la porte OU 30, sur la borne 31 qui commande le modulo du compteur 26. Selon que le signal présent sur l'entrée 32 de la porte 29 est 1 ou O, le modulo du compteur 16 est 10 ou 11.Avec ce système,le temps de décision permis pour changer le modulo du compteur 16 à partir de sa transition de fin de cycle est de neuf périodes du signal d'entrée, alors que si l'on utilisait pour 16 une décade à prépositionner sur b, le temps de décision permis pour le prépositionnement serait au maximum d'une période du signal d'entrée. Le signal appliqué sur la borne d'entrée 32 de la porte de sélection 29 est fourni par la sortie Q du flip flop 330 Sur l'entrée D du flip-flop 33 est appliqué un signal logique "1". Sur son entrée "Clear est appliquée l'impulsion de programmation élaborée par le circuit 24. Son entrée d'norloge H est connectée à une sortie de la décade 34, correspondant à l'état final de cette décade. L'entrée d'horloge de la décade 34 est connectée à la sortie de la porte de sélection 29. A la décade 34 est associée une porte ET 35 dont une entrée reçoit le signal logique correspondant au chiffre décimal b de plus petit poids du rapport N et dont l'autre entré. est connectée à la sortie du circuit 24. Le fonctionnement du circuit 20 qui programme le compteur 16 est le suivant On part de l'instant où le circuit 24 fournit une impulsion de programmation. Cette impulsion remet à zéro le flip-flop 33 et prépositionne sur b la décade 34. Ceci permet le fonctionnement du compteur 16 en modulo 11 jusqu'd ce que la décade 34 qui compte les impulsions de fin de cycle du compteur 16, ait atteint son état final. Après b impulsions de fin de cycle du compteur 16,la décade 34 atteint sur état final, le flip-flop 33 prend l'état 1, ce qui met la sortie de la porte de sélection 29 à l'état 0.Pour son prochain cycle de comptage le compteur 16 se trouve programmé pour fonctionner en modulo 10 et d'autre part l'entrée H de la décade 34 ne reçoit plus d'impulsions de fin de cycle du compteur 16 via la porte 29. La décade 34 se trouve donc maintenue dans son état final et le compteur 16 fonctionne en modulo 10, jusqu'à ce qu'une nouvelle impulsion de programmation soit fournie par le circuit 24 après N impulsions d'entrée. Une variante de la programmation du compteur 16 consiste à insérer entre la sortie du compteur 16 et l'entrée 28 de la porte de sélection 29 un diviseur fixe 36 représenté en pointillé. Si le rapport de ce diviseur est par exemple 2, les b cycles de division par 11 du compteur 16, ne seront plus consécutifs, mais seront produits pendant la durée de 2b cycles consécutifs du compteur 16 pendant laquelle le rapport de division sera alternativement 10 et 11. L'utilisation d'un compteur tel que 16, de modulo 10 ou il programmable est particulièrement avantageuse pour réaliser dans un synthétiseur de fréquences élevées la modification d'une unité du rapport de division N, conformément aux dispositions de l'invention. On retrouve sur la figure 3 le compteur 13 modulo p qui progresse au rythme des impulsions de sortie du diviseur 1. On voit également le circuit logique 14 qui pour un certain nombre a des p positions du compteur 13 fournit un signal logique qui doit programmer le diviseur 1 sur le rapport N + 1 au lieu du rapport N affiché.La programmation du diviseur 1 sur le rapport N + 1 pendant l'un de ces a cycles de sortie est effectuée en faisant fonctionner ( b + 1) fois le compteur 16 en modulo 11, au lieu de b fois lorsque le diviseur 1 a le rapport N. Le circuit 37 permet de réaliser cette programmation. I1 comporte une porte de sélection 38 dont la sortie comme celle de la porte 29 commande par l'intermédiaire du circuit OU 30, le fonctionnement du compteur 16 en modulo 10 ou 11. La porte de sélection 38 comporte quatre entrées qui doivent toutes entre à l'état O pour que 16 fonctionne en compteur modulo 11. Une entrée el est connectée à la sortie du compteur 16; une autre entrée e2 est connectée à la sortie Q du flip-flop 33 pour déceler que les b cycles de division par 11 du compteur 16 sont effectués; une troisième entrée e3 est connectée à la sortie du circuit logique 14; enfin'une quatrième entrée e4 est connectée à la sortie Q du flipflop 39. L'entrée d'horloge H du flip-flop 39 est reliée à la sortie de la porte de sélection 38.Enfin l'entrée D de ce flip-flop 39 reçoit le signal logique 1 et son entrée "Clear" est connectée à la sortie du circuit 240 Le fonctionnement du circuit 37 pour programmer le compteur 16 est le suivant On part de l'instant où le diviseur 1 fournit son impulsion de fin de cycle.On suppose que cette impulsion met le compteur 13 dans la position où pour le cycle suivant le diviseur 1 doit diviser par N + 1, c'est-i-dire que le circuit 14 fournit un "O" à entrée e3 de la porte 38. Mais cette porte 38 reste bloquée,car son entrée e4 est à 1 par le flip-flop 39 qui a l'état 1 et son en trée e2 est également à 1 par le flip-flop 33 qui a l'état Oo L'impulsion de- fin de cycle du diviseur 1 déclenche également le processus de programmation séquentiel de ce diviseur 1. Quand à la fin de ce processus le circuit 24 fournit son impulsion de programmation, d'une part le flip-flop 33 est remis à zéro ce qui permet comme on l'a déjà expliqué, le fonctionnement du compteur 16 en diviseur par 11 pendant b de ses cycles de sortie, d'autre part le flip-flop 39 est remis à zéro. Mais l'entrée e2 de la porte de sélection 38 est passée à 1, de sorte que cette porte reste encore bloquée. Lorsque, après b cycles de division par il du compteur 16 le flip-flop 33 prend l'état 1, la porte de sélection 29 se trouve bloquée et c'est la porte de sélection 38 qui se trouve débloquée car son entrée e2 a maintenant l'état 0. Pour son prochain cycle, le compteur 16 est programmé pour diviser une fois supplémentaire par 11.Mais l'impulsion de fin de ce cycle supplémentaire de division par 11 fait basculer le flip-flop 39 dans ltétat 1 de sorte que par son entrée e4 à l'état 1, la porte de sélection 38 reste bloquée et le compteur 16 divise ensuite par 10. Au contraire lorsque une impulsion de sortie du diviseur 1 met le compteur 13 dans une position où pour le cycle suivant ce diviseur doit diviser par N, ctest-à-dire que le circuit 14 fournit un "1" à l'entrée e3 de la porte de sélection 38, cette porte de sélection 38 restera toujours bloquée pendant la durée de ce cycle suivant et le compteur 16 ne fonctionnera que b fois en diviseur par 11. En définitive, si l'on considère p cycles de sortie du diviseur 1 correspondant à un cycle complet du compteur 13 modulo p, pour a de ces cycles, le compteur 16 divise ( b + 1) fois par 11 et pour p - a de ces cycles le compteur 16 divise b fois par 11. - REMDICATIONS 1.- Synthétiseur de fréquence comportant un diviseur de fréquence programmable connecté entre la sortie d'un oscillateur à fréquence contrôlée ( VCO) et une entrée drun comparateur de phase dont l'autre entrée est alimentée par une source de fréquence de référence, la sortie du comparateur de phase étant connectée à la borne de commande du VCO par l'intermédiaire d'un filtre passe-bas, caractérisé en ce que la sortie du diviseur de fréquence est connectée à l'entrée d'horloge d'un compteur modulo p dont les sorties correspondant à ses p positions sont connectées à un circuit logique programmable par un nombre a É p, de telle sorte que pour a positions dudit compteur le signal fourni par ce circuit logique sur une borne de commande du diviseur modifie le rapport de division programmé sur le diviseur d'une unité 2.- Synthétiseur selon la revendication 1 dont le diviseur de fréquence comporte un certain nombre de compteurs élémentaires montés en cascade, le compteur élémentaire de tette (16) étant d'un type dont le modulo est modifié d'une unité quand des impulsions lui sont appliquées sur une borne de commande (31), un certain nombre k desdites impulsions étant élaboré par un circuit (20) au cours d'un cycle complet du diviseur de façon que le rapport du diviseur ait une certaine valeur N, N étant un nombre entier caractérisé en ce que la sortie dudit circuit logique programmable (14) est connectée à un circuit (37) conçu pour fournir une im- pulsion supplémentaire sur ladite borne de commande (31) du compteur de tette (16), pour lesdites a positions dudit compteur modulo p (13).