FR 2138209 A1 19730105 FR 7118152 A 19710519 La présente invention concerne un procédé perfectionné d'établissement de liaison entre une voie appelante et une voie appelée reliées à un centre de cntmutation MCI (modulation par codage d'impulsions). On sait que dans un centre de commutation doté d'un organe de commande centralisé tel que, par exemple, un central téléphonique, chacune des fonctions téléphoniques de base telles que la détection d'appel, la réception de numérostation, la recherche de chemin, l'établissement de la liaison et sa rupture etc... est divisée en un certain nombre de mlcrophases dont la succession est fournie soit par un programme câblé soit par un programme enregistré placé dans l'organe de commande que lton peut ainsi considérer comme constituant un ordinateur A la fin de chaque microphase, les rBsultats sont transmis à l'ordinateur pour être traités de manière à fournir une information permettant la sélection de la microphase suivante. On voit donc que ce concept de traitement centralisé de l'information impose un volume de trafic extrêmement important entre le centre de commutation et l'ordinateur. De tels entres de commutation ont été décrits dans les brevets cidessous déposés par la demanderesse dans le département de la Seine: (a) Brevet 1 586 200 déposé le 12 Septembre 1968 et intitulé "Circuits de synchronisation dans un rç seat, die trallsmission en modulation par codage d' impulsions11, (b) Brevet 69 01888 déposé le 30 Janvier 1969 et intitulé "Perfectionnements aux centres de comsutation en multiplex dans le temps", (c) Brevet 69 08273 déposé le 21 Mars 1969 et intitulé "Multisignaleur pour un centre de commutation en multiplex dans le temps". Ces brevets décrivent des centres de commutation MCI dans lesquels les informations qui commander.t la commutation spatiale et la commutation temporelle sont inscrites dans des mémoiras placées dans les joncteurs. Les transferts d'informations mentionnés ci-dessus s'effectuent donc entre les joncteurs et l'ordinateur. Dans le brevet référencé (c) on a décrit, sous l'appellation de multisignaleur, un organe tampon placé entre l'ordinateur et un groupe de joucteurs ou superjoncteur qui recoin des instructions de l'ordinateur et qui communique avec le superjoncteur par l'intermédiaire du reseau de commutation. Cet organe possède des moyens pour exécuter de manière autonome, sous la commande de programmes câblés, la succession des microphases relatives à chacune de ces instructions de sorte qu'il ne communique avec l'ordinateur qu'au début et à la fin de l'exécution de l'instruction ce qui amène une réduction appréciable des échanges de données avec l'ordinateur. Par contre un trafic supplémentaire est échangé à travers le réseau de commutation pour commander l'exécution des microphases et recueillir les resultats. Néanmoins, il existe des cas où une suite de microphases constitue un sous-programme simple et répétitif dont on peut reporter l'exécution au niveau du joncteur. Ainsi, dans un établissement de liaison entre un abonné appelant et un abonné appelé, la procédure conventionnelle consiste à utiliser le multisignaleur pour chacune des opérations élémentaires qui sont - L'inscription des codes de sélection spatiale et temporelle caractérisant cette liaison dans la mémoire de joncteur, - Le blocage de 1'8change de messages entre ces abonnés, - L'envoi des tonalités de sonnerie et de retour de sonnerie respectivement à l'abonné appelé et à l'abonné appelant, - La suppression des tonalités et le déblocage de l'échange de messages lorsque l'abonné appelé a décroché. Pour chacune de ces opérations, l'ordinateur doit envoyer une ou plusieurs instructions au multisignaleur et celui-ci exécute chaque instruction en une ou plusieurs microphases d'où des échanges de donriées importants entre ltordinateur et le multisignaleur et entre celui-ci et la mémoire de joncteurs. Dans la présente invention, un programme câblé de réalisation simple est associé au joncteur et il est réalisé de manière telle que, lorsque le chemin libre est trouvé et que les informations de sélection sont inscrites dans la mémoire du joncteur, la suite des opérations se déroule sans aucune intervention de l'ordinateur ni du multisignaleur. Ainsi, l'envoi des tonalités de sonnerie et de retour de sonnerie est commandé à partir du joncteur tout en bloquant l'échange de messages sur les voies et la détection de réponse d'abonné appelé s'effectue directement à l'entrée du joncteur. La présente invention a donc pour objet un circuit permettant de superviser l'établissement d'une liaison dans un centre de commutation MCI, ladite supervision étant faite dans un joncteur de manière autonome. Selon une caractéristique de l'invention on a prévu des moyens, lorsqu'une liaison doit être établie entre deux abonnés, pour inscrire les codes d'identification de la dite liaison dans les mémoires de chemin du joncteur utilisé, des moyens pour inscrire dans la mémoire de données de joncteur MDJ une information de supervision B9 commandant le blocage, aux temps tSx et tAy affectés à la dite liaison, de l'échange de messages entre les abonnés et des moyens pour inscrire dans l'adresse x de la mémoire MDJ, premièrement une information de type d'opération à effectuer (étape préalable à ltétablissement d'une liaison) deuxièmement une information de catégorie d'abonné et troisièmement la valeur initiale C1 d'un code de vérification CVr. Selon une autre caractéristique de l'invention on a prévu dans le joncteur des moyens pour commander, lorsqu'une information B9 est lue, la sélection d'une source de tonalité double comportant une tonalité de sonnerie et une tonalité de retour de sonnerie > des moyens pour commander, par l'interprétation de l'information de catégorie, l'envoi des dites tonalités respectivement à l'abonné appelé et à l'abonné appelant, des moyens pour détecter si le niveau de ligne à l'entrée du joncteur, au temps de connexion à l'abonné appelé, correspond à un combiné décroché et pour élaborer, dans ce cas, un signal Ed(d), des moyens pour commander, à chaque trame et au dit temps de connexion, l'avance d'une unité du code CVr si ce code est différent du code CO et si on a un signal Ed(d) et des moyens pour commander la mise en condition B9 du bit de supervision lorsque le code cVr lu est le code CO de sorte que les tonalités ne sont plus envoyées et que l'échange de messages entre les abonnés est alors permis. D'autres objets, caractéristiques et avantages de la présente invention apparattront à la lecture de la description suivante d'un exemple de réalisation, la dite description étant faite en relation avec les dessins joints dans lesqueba r Les figures l.a à l.g représentent des diagrammes de signaux relatifs au fonctionnement du centre de commutation MCI, La figure 2 représente l'organisation des mémoires de données de groupe > La figure 3 représente un schéma simplifié pour la description des commutations spatiale et temporelle, La figure 4 représente un étage de commutation relié d'une part aux groupes de jonctions et d'autre part aux joncteurs > La figure 5 représente l'organisation de la sélection spatiale, La figure 6 représente un schéma simplifié de la mémoire de joncteur, La figure 7 représente le schéma détaillé des circuits utilisés, dans un joncteur, pour commander l'établissement des différents types de demi-liaisons, Pour faciliter la lecture de la description, celle-ci sera divisée comme suit 1 - Description du centre de commutation MCI, 2 - Traitement des différents types de demi-liaisons. 1 - Description du centre de commutation MCI 1,1 - Caractéristiques du système MCI Les caractéristiques principales du système MCI considéré à titre d'éxemple dans la présente description sont groupées dans le tableau 1, les diagrammes des signaux d'horloge étant donnés dans le figures l.a à l.f. TABLEAU 1 Caractéristiques du système MCI et signaux d'horloge (heure central HS) Durée Durée Symbole unitaire du cycle Figure TR 125 ps Durée de la période de répétition l,a ou trame, soit une fréquence d'échantillonnage de 8 kHz m Nombre de voies sur une jonction ( m = 24) V1, V2... y24 = 5,2 us 125 > is Temps de voie de jonction i.a P Nombre de,chiffres binaires ou bits d'un message et nombre de jonctions dans un groupe (p=8) mi, m2... m8 650 ns 5,2 us Temps de bit ou moment l.b tl... t96 1 300 ns 125 vs Temps de base l.c Ct Ensemble des 96 codes de temps de base tS 650 ns Temps synchrones l.d tA 650 ns Temps asynchrones l.e tSi... tS96 650 ns 125 ps Trains entrelacés de i.f tAi... tA96 650 ns 125 dus signaux tS et tA a, b, c, d 162,5 ns 650 ns Signaux de temps fins l.f al, a2 (dlJd2) sK 81 ns 162,5ns Signaux de temps ultra-fins l.g divisant un temps a (d) en deux parties égales Ct.tS Sélection cyclique aux temps synchrones tS te signal de temps le plus court fourni par cette horloge, dont la description sort du cadre de l'invention, a une durée de 81 ns. Les signaux représentés sur les figures l.d et l.e sont élaborés de la manière suivante : pendant une période de répétition ou trame, l'horloge du central fournit une série de codes Ct caractérisant la division temporelle de cette trame en g/2 = 96 signaux de base tl, t2... t96. Chacun de ces intervalles de temps est divisé en deux parties égales de manière à obtenir les deux trains de 96 signaux entrelacés constituant les signaux de temps synchrones tSl, tS2... tSx... tS96 et les signaux de temps asynchrones tAl, tA2... tAy... tA96 On notera, en examinant le tableau 1, que l'on a appelé "bit" l'unité élémentaire d'information binaire pouvant prendre deux valeurs distinctes 0 ou 1. De même on appellera par la suite - multiplet de n bits" un ensemble de n bits consécutifs traités comne un tout, - "bus" l'ensemble constitué par un groupe de conducteurs. 1.2 - Les circuits associés aux jonctions Le centre de commutation MCI décrit dans le brevet référencé (b) comporte un réseau de commutation permettant d'établir une liaison de trafic entre une voie entrante donnée d'une jonction multiplex et une voie sortante libre d'une autre jonction multiplex (ou de la même jonction), ces voies entrante et sortante occupant, en général, des positions dans le temps différentes. Chacune de ces jonctions est le support de m = 24 voies (figure l.a) avec une transmission série de messages comportant p = 8 chiffres. On a constitué, dans ce centre de commutation, des groupes de p = 8 jonctions N1, N2...N8 dont les lignes entrantes Nle, N2e... N8e sont connectées à un circuit d'entrée SCR (voir figure 2).Ce circuit, qui assure d'une part la fonction de synchronisation et d'autre part la conversion série-parallèle des informations, est décrit dans le brevet référencé (a). I1 contrôle ainsi le passage d'un système de jonctions multiplex comportant chacune m voies V1, V2... V24 (voir figure l.a) sur lesquelles les informations sont présentes sous forme série (chacun des p = 8 bits d'un message occupe l'un des moments ml à m8 du temps de voie, figure l.b) à un système de groupes de jonctions en supermultiplex comportant g = p x m = 192 voies dans lequel les informations sont présentes sous forme parallèle, chacun des moments ml, m2... m8 étant affecté à l'une des jonctions N1, N2... N8. Par ailleurs, les voies V1, V2... V24 sur les lignes entrantes Nle, N2e... N8e ne sont pas en synchronisme, c'est-à- dire que le message, relatif à la voie V1 par exemple, peut être reçu à n'importe quelle position de temps de la trame définie par l'horloge du central. Le circuit SCR assure le repérage des voies de chaque jonction par rapport à cette horloge et fournit, pour chacune d'elles, un code d'identification de voie Cv à 8 chiffres. Ces codes Cv sont utilisés pour commander l'inscription des messages reçus sur les lignes entrantes dans une mémoire de données de. groupe MDG comportant 192 adresses de p - 8 bits, chaque adresse étant affectée à l'une des 192 voies du supermultiplex. La figure 2 représente un schéma simplifié de cette mémoire qui est constitué par la juxtaposition de deux mémoires MDG/I, MDG/P comportant chacune g/2 = 96 adresses de p = 8 bits pour lesquelles la sélection des adresses homologues à l'enregistrement et à la lecture, sont communes. Ces mémoires sont affectées respectivement aux lignes entrantes des jonctions impaires (Nle, N3e etc...) et aux lignes entrantes des jonctions paires (N2e, N4e etc...).. La sélection à l'enregistrement s'effectue, aux temps (c + d), à l'aide du code Cv dont les sept chiffres les plus significatifs sélectionnent l'adresse dans l'ensemble des deux mémoires (entrée "E" de la mémoire), le dernier chiffre permettant le choix entre celles-ci. Dans un mode de fonctionnement du centre de commutation, les jonctions sont spécialisées selon le sens de l'appel, les jonctions impaires étant spécialisées en jonctions appelantes connectées à un joncteur à un temps tS et les jonctions paires étant spécialisées en jonctions appelées connectées au même joncteur à un temps tA. Dans un autre mode de fonctionnement, les jonctions ne sont pas spécialisées et une voie appelante d'une jonction quelconque est connectée à un joncteur à un temps tS et une voie appelée est connectée au même joncteur à un temps tA ou vice et versa. Dans ce qui suit, on supposera le premier mode de fonctionnement. La sélection de la mémoire EDG pour la lecture s'effectue de manière synchrone sous la commande des signaux d'horloge Ct.tS.(a + b) appliqués à l'entrée "L". Les messages lus s'inscrivent, aux temps fins b, dans les registres RGI et RGP et ils sont transmis vers le réseau de commutation SW, respectivement, en tS et en tA. 1.3 - L'établissement d'une liaison Une liaison de trafic entre une voie Cl:tSx (voie impaire x du groupe de jonctions G1) et une voie G2:tAy (voie paire y du groupe G2) s'effectue, à travers un réseau de commutation 5W, par l'intermédiaire d'un joncteur SJ8.5 (joncteur J5 du supergroupe SU8). Cette liaison nécessite l'établissement, à chaque trame, de deux demi-liaisons - Une demi-liaison de type Sw (demi-liaison synchrone) que l'on désignera par Gl:tSx/SJ8.5, - Une demi-liaison de type Aw (demi-liaison asynchrone) que l'on désignera par SJ8.5/G2:tAy. La figure 3 est un schéma "déplié" qui représente de manière simplifiée les circuits utilisés par cette liaison Gl:tSx/SJ8,5/G2:tAy. Au centre de la figure, on a représenté les circuits du joncteur J5 qui est commun aux deux demi-liaisons, A gauche et à droite de ce joncteur, on a représenté les circuits utilisés respectivement pour les demi-liaisons Sw et Aw. Ainsi le circuit QS (QA) représente, en traits forts, le chemin utilisé par la demi-liaison Sw (Aw) et on conçoit que, dans la pratique, ces deux chemins sont établis à travers le même réseau de commutation spatiale. Les circuits représentés sur la figure 3 sont - Les circuits d'entrée SCR1, SCR2 associés aux groupes G1 et G2, - Les mémoires de données de groupe MI > Gl/I (du groupe G1) et MDG21P (du groupe G2) qui sont seules concernées par cette liaison, - Les démultiplexeurs de groupe DXG1/I, DXG2/P qui effectuent la conversion parallèle-série des messages à transmettre sur les lignes sortantes impaires (nus, N3s etc...) et paires (N2s, N4s etc...), - Le joncteur J5 dont on a représenté la mémoire de chemin temporel MCT qui commande la commutation temporelle, la mémoire de données de joncteur MDJ assurant l'alignement des positions de temps des deux demi-liaisons et les deux mémoires de chemin spatial MiSS et MSA assurant la commutation à chaque position de temps en commandant les points de croisement Q'a et Q"a, Qtb et Q"b respectivement. Ces quatre mémoires comportent chacune g/2 lignes et la sélection d'adresse commune s'effectue soit de manière synchrone aux temps tS sous la commande des signaux Ct.tS soit de manière asynchrone (sélection au hasard) aux temps tA sous la commande des codes lus aux temps tS dans la mémoire MCT et retardés dans le registre RCT, - Le circuit ÇS (QA) groupant les points de croisement Q'a, Q"a (Q'b, Q"b) utilisés dans le réseau de commutation pour la demi-liaison Sw (Aw). Ce réseau de commutation est réalisé par l'association d'un certain nombre de commutateurs groupés en un ou plusieurs étages de sélection. Pour établir chacune de ces demi-liaisons, on doit effectuer simultanément une commutation spatiale et une commutation temporelle. a) Commutation spatiale : A chaque temps tSx (ou tAy), un point de croisement bidirectionnel Q'a, Q"a (Q'b, Q"b) doit être passant sous la commande d'un code inscrit à l'adresse x (ou y) d'une mémoire de chemin spatial synchrone (ou asynchrone). Pour la demi-liaison Sw, le code CQa (code de sélection du point Q'a, Q"a) est lu en tSx dans une mémoire de chemin spatial synchrone EISS et sélectionne, pendant toute la durée de ce temps, le point Q'a, Q"a. Pour la demi-liaison Aw, le code CQb est lu en tSy dans une mémoire de chemin asynchrone MSA et sélectionne, pendant toute la durée du temps tAy, le point Q'b, Q"b. b) Commutation temporelle : Pendant tout le temps tSx, les adresses x des mémoires MDG1/I et MDJ sont sélectionnées ce qui caractérise l'établissement de la demi-liaison Gl:tx/SJ2.5. Au temps fin b, le contenu de i'adresse x de tDJ est lu et transféré au démultiplexeur DXG1/I. Au même temps fin b, le contenu de l'adresse x de MDG1/I est lu et il est transféré au temps fin d2 dans la même adresse de MDJ. Au temps tSy, le contenu de l'adresse y de MCT est lu et transféré dans le registre RCT, cette information étant le code Cx permettant la sélection de l'adresse x dans la mémoire MDJ. Au temps tAy, le code Cx inscrit dans RCT sélectionne l'adresse x de la mémoire MDJ et le signal Ct.tA assure la sélection de la ligne y de la mémoire MDG2/P. Le transfert de messages entre MDG2/P et SJ2.5 et entre SJ2.5 et DXG2/P s'effectue alors comme précédemment. On voit donc qu'un message donné inscrit dans l'adresse x de MDG1/I est transféré dans l'adresse x de MDJ en tSx.d2 et qu'il est transféré au démultiplexeur DXG2/P en tAy.b, le retard de ce transfert étant inférieur à une trame. 1.4 - Le réseau de commutation et l'unité d'extension La figure 4 représente le réseau de commutation SW décrit dans le brevet référencé (b) et qui comporte à titre d'exemple deux étages de sélection Q, Q' équipés chacun de huit commutateurs identiques. Chacun de ces commutateurs comporte, à titre d'exemple, p = 8 horizontales et v = 8 verticales et la sélection d'un des 8 points de croisement placés sur une verticale s'effectue sous la commande d'un code fourni par une mémoire de chemin spatial associée à cette verticale. Chaque entrée d'un commutateur de l'étage Q' est connectée à la sortie de la mémoire de données d'un groupe, l'ensemble des huit groupes associés à un commutateur constituant un supergroupe. Chaque sortie d'un commutateur de l'étage Q est connectée à un joncteur, l'ensemble des huit joncteurs associés à un commutateur constituant un superloncteur. Un multisignaleur tel que décrit dans le brevet référencé (c) est connecté à la place d'un superjoncteur et, au lieu de recevoir des messages des jonctions, il reçoit des instructions et des données de l'ordinateur et commande l'exécution de microphases dans les joncteurs, les transferts d'informations steffectm nt par l'intermédiaire du réseau SW. Pour effectuer les opérations de sélection spatiale décrites cidessus, on doit commander en tSx (tAy) l'ouverture d'un point de croisement dans chacun des commutateurs Q'1 et Q8 (Q'2 et Q8). Il en résulte que deux mémoires de chemin spatial sont associées à chaque verticale de commutateur, à savoir une mémoire de chemin spatial synchrone MSS' (dans l'étage Q') ou MSS (dans l'étage Q) et une mémoire de chemin spatial asynchrone MSA' ou MSA. La figure 5 représente l'un de ces commutateurs avec ses circuits d'accès. Chaque entrée et chaque sortie est constituée par un groupe de 2p = 16 conducteurs pour le transfert bidirectionnel sous forme parallèle de messages à huit bits. A chaque point de croisement entre une entrée et une sortie, on a placé 16 circuits ET constituant une porte multiple symbolisée par un point. Chacune des h portes associées à une sortie donnée, la sortie 1 par exemple, est commandée par l'un des h signaux fournis par le décodeur DS1. Les codes appliqués à ce décodeur sont fournis soit par la mémoire MSS1 (code de sélection pour une demi-liaison synchrone) soit par la mémoire MSA1 (code de sélection pour une demi-liaison asynchrone). Comme dans les mémoires de données de groupe > la lecture s'effectue de manière cyclique par les signaux Ct.tS, le code fourni par MSS1 étant appliqué au décodeur DS1 au temps synchrone tS et celui fourni par MSA1 lui étant appliqué au temps asynchrone tAl. On notera que, pour simplifier la figure 2, on n'a représenté que les portes correspondant à un seul étage de sélection et que l'on a omis de représenter les mémoires de chemin spatial. En se reportant à la figure 4, on notera que les mémoires MSS et MSA associées à chaque verticale d'un commutateur sont symbolisées par un rectangle placé au bas de la verticale. On voit également sur cette figure que les mémoires associées aux verticales homologues des commutateurs de même indice n dans les étages Q et Q' sont groupées avec les mémoires MCT et MDJ du joncteur Jn de manière à constituer une unité d'extension. La figure 6 est un schéma simplifié du bloc de mémoire de joncteurs MJ placé dans une telle unité d'extension et comportant g/2 lignes. Ce bloc comprend - Les mémoires MCT (7 bits par adresse référencés al, a2... a7), MSS', MSA', MSA, MSS, MDJ (8 bits par adresse référencés bl, b2... b8) et MCC (1 bit par adresse référencé b9), - Le décodeur de sélection DJR auquel sont appliqués les codes de sélection d'adresses CAS. Comme il est indiqué sur la figure 3, ce décodeur reçoit successivement, à un temps de base, le code de temps Ct (sélection cyclique en tS) et le code lu en tS dans la mémoire MCT (sélection acyclique en tA). 2 - Le traitement dans le joncteur des différents types de demi-liaisons 2.1 - Généralités Le circuit selon l'invention contrôle l'établissement d'une liaison potentielle qui précède l'établissement effectif d'une liaison de trafic entre deux abonnés. Ce circuit, associé aux mémoires MCT et MDJ, est utilisé à partir du moment où les codes d'adresses de chemins spatiaux et temporels identifiant cette liaison de trafic sont inscrits dans les mémoires de chemin et il commande, de manière autonome, l'exécution des diverses opérations jusqu'à ce que l'abonné appelé ait décroché. Ces opérations sont - Connexion, à chaque trame, des sources de tonalité SN (sonnerie) et RS (retour de sonnerie) respectivement à l'abonné appelé et à l'abonné appelant. Pendant le temps de connexion des sources, l'échange de messages entre les abonnés est bloqué. - Vérification du niveau de la ligne de l'abonné appelé pour détecter le décrochage de son combiné, - La déconnexion des sources de tonalité lorsque l'abonné appelé a décroché et le déblocage de l'échange des messages. 2.2 - Description des circuits ta figure 7 représente le schéma ditaillé des circuits utilisés dans ces opérations. On a également représenté les circuits qui permettent l'établissement de demi-liaisons de tonalité entre le joncteur et un abonné (tonalité d'invitation à numéroter, tonalité d'occupation etc...) qui ont été antérieurement décrits dans le brevet référencé (b). La figure 7 représente - Le circuit VR auquel sont appliquées les informations fournies par le réseau 5W (figure 4) sur le bus de 8 conducteurs Ed Ce circuit fournit, au temps d2, des signaux sur 16 conducteurs permettant d'effectuer une commande dienregistrement dans l'une des mémoires du bloc MU. - Le décodeur de niveau de ligne DJ qui fournit un signal Ed(d) lorsque le code reçu sur le bus Ed caractérise le niveau correspondant à un combiné décroché. - Les mémoires MCT et MDJ auxquelles sont associés les registres RCT (remis à zéro en tSa) et RDJ (remis à zéro en a). Le registre RCT comprend les bascules Al à A7 affectées aux bits al à a7 et il apparait un signal Al (A1) sur la sortie 1 de la bascule Ai lorsque la valeur du bit al est 1 (o). Le registre RDJ comprend les bascules B1 à B9. Les g12 adresses de. la mémoire tDJ peuvent être sélectionnées de manière asynchrone par un code à 7 bits inscrits dans une adresse de MCT. Seuls les codes dont les deux bits les plus significatifs n'ont pas la valeur 0 sont utilisés pour cette sélection et ceux-ci sont caractérisés par l'élaboration d'un signal A12 - Al + A2 (décodeur DZ1). Les bits bl-b8 (abréviation pour "bl à b8") de chaque ligne de la mémoire MDJ sont réservés à l'inscription des messages à 8 bits reçus sur le bus Ed. Le bit b9 de la mémoire MCC caractérise le type de demi-liaison. - Le décodeur DTJ associé à tSJ et à MCT et qui fournit les signaux suivants: a) Signal Dl ou D2 caractérisant un type de demi-liaison selon la valeur des bits bl, b2, b9, b) Signal C(0) caractérisant la condition logique B6.B7.B8, c) Signaux de sélection de sources de tonalité TN1, TN2 etc... fournis par le décodage des bits b3, b4, b5 ou a3, a4, a5. - Le bloc des sources de tonalité pour demi-liaisons TNU comportant les sources de tonalités Ti, T2 etc... et les circuits ET Pali, Pal2 etc... - Le circuit de supervision des liaisons potentielles PCS comportant la source de tonalité T5, l'additionneur d'une unité ADD et les circuits ET Pa6, Pa7, PalS, Pal6. - Le circuit de supervision des liaisons de trafic TCS comportant le circuit OU Pal7 et l'inverseur Pal8. 2.3 - Identification des types de demi-liaisons On distingue trois types de demi-liaisons - Les demi-liaisons de trafic Sw et Aw : une liaison de trafic permettant le transfert de messages entre deux abonnés par l'intermédiaire d'un joncteur comporte une demi-liaison Sw et une demi-liaison Aw (voir figure 3). - Les demi-liaisons potentielles Sp et Ap : une liaison potentielle relie deux abonnés devant être mis en liaison de trafic à une source de tonalité fournissant des signaux de sonnerie SN et de retour de sonnerie RS. - Les demi-liaisons de tonalité St et At : une telle demi-liaison est établie entre le joncteur et un abonné auquel on doit envoyer une tonalité telle que la tonalité d'invitation à numéroter, la tonalité d'occupation etc... Dans chaque adresse des mémoires MDJ et MCT, certains bits sont affectés à l'identification du type de demi-liaison et d'autres à l'identification de la source de tonalité. Les tableaux 2 et 3 donnent le profil d'une adresse de ces mémoires et le tableau 4 groupe les conditions logiques caractérisant ces différents types de demi-liaisons. On'notera que les signaux D1 = B9.B1.B2 et D2 3 B9.Bl.B2 permettent de commuter (circuits ET Pal5 et Pal6) les tonalités de sonnerie et de retour de sonnerie vers l'abonné appelé et vers l'abonné appelant et que la condition D1 + D2 caractérise une liaison potentielle. On notera également que le signal Rw caractérise une liaison de trafic qui est la seule pour laquelle des messages sont transmis et reçus par l'intermédiaire du réseau SW. Tableau 2 : Profil de la mémoire E9J pour les différents types de demi-liaisons Type de Positions 1/2 liai- b1 b2 b3 b4 b5 b6 b7 b8 b9 sons St 31 Code Cn de sélec tion de source de Sp ou Ap B1 B2 : sonnerie sur tonalité Code CVr de Sp vérification B9 B2 : sonnerie sur (Initialisation Ap par mise en B6.B7.B8) Sw ou Aw Message Tableau 3 : Profil de la mémoire MCT pour les différents types de demi-liaisons asynchrones Positions a1 a2 a3 a4 a5 a6 a7 At A12 = A1.A2 Code Cn de sélection de source de tonalité Aw ou Ap Code de sélection asynchrone dans MDJ condition A12 (B9 pour liaison Ap) 2.4 - Fonctionnement Lorsqutune liaison de trafic (1/2 liaisons Sw et Aw) doit être établie, le circuit TCS fournit un signal Rw qui commande l'ouverture des portes Pa5 et Pa6. Les messages reçus sur le bus Ed peuvent s'inscrire dans les bits bl-b8 de l'adresse sélectionnée de MDJ après que le contenu de cette adresse ait été transféré sur le bus Ec. La sélection de cette adresse s'est effectuée soit de manière synchrone (signal Ct.tS) soit de manière asynchrone (circuit ET Pa8) sous la commande du code de sélection asynchrone lu à ce temps dans MCT (bits al-a7). Tableau 4 : Conditions logiques caractérisant les différents types de demi-liaisons Conditions logiques Signification B9.tS 1/2 liaison de trafic synchrone Sw A12.tA 112 liaison de trafic asynchrone Aw A12.tA 1/2 liaison de tonalité asynchrone At Rw = B9.tS + A12.tA Liaison de trafic B9 Autres types de 1!2 liaisons pour lesquelles MDJ fonctionne en mémoire à lecture non destructive B9.Hi.tS 112 liaison de tonalité synchrone St B9.B1 1/2 liaison de trafic potentielle Sp ou Ap Dl.tS w B9.Bî.B2.tS Sonnerie sur la 1/2 liaison Sp Dl.tA - B9.Bl.B2.tA Retour de sonnerie sur la demi-liaison Ap D2.tA - B9.Bl.B2.tA Sonnerie sur la 1/2 liaison Ap D2.tS = B9.Bl.B2.tS Retour de sonnerie sur la 112 liaison Sp Lorsqu'iL ne s'agit pas d'une liaison de trafic, des codes d'identification particuliers doivent être préalablement inscrits dans MDJ et MCT.Ces codes sont fournis en plusieurs phases MS1, MS2, MS3, par un multisignaleur selon le procédé décrit dans le brevet référencé (c). Le tableau 5 indique les opérations effectuées pendant ces différentes phases : Tableau 5 : Phases de réception d'informations fournies par le multisignaleur Phase Opération Hise Mise en condition B9 ce qui bloque l'échange de messages (Rw) MS2 Inscription d'informations dans les mémoires de chemin MS3 Inscription d'informations dans la mémoire MDJ (positions bl-b8) 2.4.1 - Demi-liaison de tonalité At : Les phases MS2 et MS3 n'existent pas et les codes d'identification (voir tableau 3) sont inscrits dans MCT (circuit ET Pa3).Il en résulte que l'on ala condition Rw bloquant les échanges de messages à travers le réseau Sw. Selon la valeur du code de sélection Cn, l'une des sources de tonalité N1 à N4 est sélectionnée au temps tA de lecture de cette adresse (circuit ET PalO) et commande l'ouverture de l'une des portes Pall à Pal4. Le code caractérisant cette tonalité est alors transmis au réseau SW à travers le circuit OU Pa7. 2.4.2 - Demi-liaison de tonalité St : La phase MS1 commande la mise en condition B9 du bit b9 et la condition Rw bloque, par la suite, tout échange de messages à travers le réseau SW. En MS2 les informations nécessaires à l'établissement de la 1/2 liaison sont inscrits dans les mémoires de chemin spatial-et en MS3 les informations d'indentification de cette 1/2 liaison sont inscrits dans les bits bl, b3, b4 et b5 (voir tableau 2). Comme précédemment, une source de tonalité est sélectionnée par le code Cn et le code correspondant est transmis vers le réseau SW. Pour éviter toute sélection asynchrone de cette adresse de mémoire MDJ, le circuit ET Pa8 est bloqué par la condition logique A12.tA. 2.4.3 - Liaison potentielle (1/2 liaisons Sp et Ap) : La phase MS1 commande la mise en condition B9 avec blocage des échanges de messages (condition Rw) En MS2, les informations nécessaires à l'établlssement, par la suite, de la liaison de trafic sont inscrites dans les mémoires de chemin et en MS3 les informations d'identification des demi-liaisons Sp et Ap sont inscrites dans les bits bl et b3-b8 (mise en condition B6.B7.B8 des bits b6-b8). Le code de tonalité Cn (bits b3-b5) permet de sélectionner, à chaque trame, la sourse N5 dont les signaux SN-et RS sont envoyés, selon les conditions logiques explicitées dans le tableau 4, vers l'abonné appelant et l'abonné appelé. Ces tonalités doivent être envoyées jusqu'à ce que l'abonné appelé, qui peut être relié au joncteur par une 1/2 liaison synchrone ou asynchrone, ait décroché ce qui est caractérisé par la fourniture d'un signal Ed(d) par le décodeur DJ. Néanmoins, une telle détection portant sur une seule trame n'est pas valable et c'est pourquoi les bits b6-b8 contiennent un code de vérification CVr qui avance d'une position à chaque trame jusqu'à atteindre une valeur telle que le décodeur DTJ fournisse un signal C(0). Comme on peut le voir sur la figure 7, la condition logique (Dl.tS + D2.tA).Ed(d).C(O) (circuit ET Pa6) commande l'addition d'une unité au code CVr qui est ensuite réinscrit dans les bits b6-b8. Quand ce code atteint la valeur pour laquelle un signal C(0) apparaît, la condition logique C(0).(Dl + D2) commande la mise en condition B9 du bit b9 de sorte que le signal Rw apparaît permettant l'échange de messages entre les abonnés. Si l'abonné appelé ne décroche pas, l'abonné appelant raccroche après un certain temps ce qui est détecté par les circuits de supervision de signalisation décrits dans le brevet référencé (c). La figure 8 représente, à titre d'exemple non limitatif, le schéma d'un circuit d'addition ADD qui peut être utilisé dans le circuit de la figure 7. Les entrées de ce circuit sont connectées aux sorties 1 des bits b6-b8 du registre RDJ et sont référencées b6(1), b7(1), b8(l). I1 comporte deux conducteurs de sortie par bit référencés - pour le bit b6 - b6(1) et b6(0) permettant de réaliser une commande d'enregistrement positive dans MDJ. Dans ce circuit, la commande utilise les circuits ET Pa61, Pa62 et la bascule V au lieu du circuit ET Pa6 de la figure 7 Cette bascule est mise en l'état 1 selon que l'on a la condition Ed(d) ou la condition Ed(d) et on élabore ainsi deux signaux indépendants : - Ad = (Dl.tS + D2.tA).C0.V - Ad = (Dl.tS + D2.tA).C0.V. Tableau 6 : Suite des codes CVr Valeur Trame de Code b6 b7 b8 lecture b6 b7 b8 lectùre C1 O O 1 Tri C2 0 i i Tr2 C3 1 1 1 Tr3 C0 1 0 0 Tr4 Comme il a été indiqué lors de l'étude de la liaison potentielle, on inscrit le code C1 (condition B6.B7.B8) dans les bits b6-b8 durant la phase tS3 (voir tableau 5),la la valeur de ce code étant donnée dans le tableau 6. On va tout d'abord décrire le fonctionnement de ce circuit en supposant qu'à partir d'une trame Tri, un signal Ed(d) apparaît à chaque trame, c est-à-dire qu'un signal Ad est élaboré en Tri, Tr2 etc... En Trl, le circuit ET Pb8 est passant et commande l'inscription d'un chiffre 1 en position b7 de }D3. Comme le bit b8 est resté en l'état 1, on a CVr " C2. En Tr2, les circuits ET Pb7 et Pb8 sont passants et on a CVr = C3. En Tr3, le code C3 bloque les circuits ET Pb7, Pb8 et rend passant le circuit ET Pb6 qui commande la mise en l'état 0 des bits b7 et b8 et le code CVR = CO s'inscrit cn MDJ. Enfin, en Tr4, ce code est lu et fournit un signal C(O). Par contre si un signal Ed(d) apparaît en Trl, mais n'apparaît plus en Tr2, on a alors un signal Ad, les portes Pb7 et Pb8 sont bloquées, la porte Pc6 est passante et le code GO se réinscrit dans MDJ. De même si un signal Ed(d) n'apparaît pas en Tr3, les-portes Pb7, Pb8 sont bloquées, les portes Pc6, Pc7 sont passantes et le code C0 se réinscrit dans MDJ. On voit donc que l'on n'obtient un signal C0 que si un signal Ed(å) est reçu pendant quatre trames successives. Bien que la présente invention ait été décrite en relation avec un exemple particulier de réalisation, il est clair qu'elle n'est pas limitée au dit exemple et qu'elle est susceptible d'autres variantes ou modifications sans sortir de son domaine. REVENDICATIONS 1 - Circuit de supervision de l'établissement d'une liaison entre un abonné appelant et un abonné appelé connectés à un centre de commutation MCI le dit circuit étant associé à un joncteur comportant en particulier une mémoire de données de joncteur MDJ comportant g/2 adresses permettant chacune l'inscription d'une information à p bits plus un bit de supervision et une mémoire de chemin temporel MCT comportant également g/2 adresses permettant chacune l'inscription d'une information à q bits avec 2 > g/2, la sélection de l'adresse x de la mémoire MDJ s'effectuant, pour l'établissement d'une liaison de trafic entre deux abonnés, successivement de manière synchrone aux temps synchrones tSx fournis par l'horloge du centre et de manière asynchrone (sélection au hasard) aux temps tAy sous la commande de l'un des g/2 premiers codes de la suite des codes pouvant être inscrits dans l'adresse lue dans la mémoire MCT au temps synchrone tSy, caractérisé en ce que, lorsqu'une liaison de trafic doit être établie entre un abonné appelant et un abonné appelé, tous les codes identifiant cette liaison sont inscrits dans les adresses x ou y des mémoires de chemin correspondantes du joncteur, en ce que le bit de supervision de l'adresse x de la mémoire MDJ est mis en l'étant 1 (condition B9) et en ce que l'on inscrit, dans les p premiers bits de la dite mémoire d'une part des informations identifiant le type d'opération à effectuer et la catégorie de l'abonné (appelant ou appelé) mis en liaison avec le joncteur au temps tS (tA) et d'autre part la valeur initiale C1 d'un code de vérification CVr, l'information de type de catégorie étant référencée Dl (D2) lorsque la demiliaison de l'abonné appelé est établie au temps synchrone tS (temps asynchrone tA). 2 - Circuit de supervision selon la revendication 1 caractérisé en ce que la lecture de la condition B9 à chacun des tenps tSx et tAy commande le blocage du transfert de messages entre la mémoire MDJ et le réseau de commutation, en ce qu'à chacun de ces temps l'information de type d'opération lue dans la dite mémoire commande la sélection d'une source de tonalité double comportant une tonalité de sonnerie SN et une tonalité de retour de sonnerie RS, en ce que l'information de catégorie D1 (D2) commande le transfert direct, à travers le réseau de commutation, de la tonalité SN au temps tS (tA) et de la tonalité RSau temps tA (tS) de sorte qu'une liaison potentielle constituée par une demi-liaison synchrone St et une demifliaison asynchrone At est établie pour l'envoi de ces tonalités aux abonnés alors que le transfert de messages est bloqué, en ce que l'on supervise, à l'entrée du joncteur, le niveau de ligne de manière à élaborer un signal Ed(d) lorsque le code reçu caractérise un combiné décroché, en ce que, à chaque temps de liaison potentielle correspondant à la demi-liaison établie entre l'abonné appelé et le joncteur (condition logique Dl.tS + D2.tA), le code CVr lu dans l'adresse x de la mémoire EmJ est augmenté d'une unité si sa valeur est différente de zéro et si un signal Ed(d) est présent, en ce que le nouveau code de vérification est inscrit dans la même adresse x, en ce que, lorsque l'abonné appelé a décroché la valeur de ce code croît d'une unité à chaque trame et atteint sa valeur maximale C0 à la jième trame après le dit décrochage, en ce qu'à la (j + 1) ième trame, la lecture de ce code bloque l'addition d'une unité et commande la mise en condition B9 du bit de supervision de sorte que le transfert de messages entre la mémoire MDJ et le réseau de commutation est débloqué et que la liaison de trafic peut s'établir normalment.