FR 2125462 A1 19720929 FR 7204948 A 19720215 72 04948 - 1 - 2125462 La présente invention concerne la fabrication de circuits à semi-conducteurs et, plus particulièrement, le traitement de pastilles semi-conductrices en vue de l'obtention de transistors à effet de champ a grille isolée auto-alignée et de trois niveaux 5 d'interconnexions aui se croisent à des emplacements choisis sur la surface de la pastille. Dans un mode de réalisation particulier,les transistors a effet de champ à grille isolée et les interconnexions dopées sont fabriqués par des techniques de diffusion qui font appel a l'uti-10 lisation d'un masque de diffusion en nitrure de silicium et à une source, un drain et une grille en silicium polycristallin ; des interconnexions sont ensuite formées de façon au'elles puissent croiser les interconnexions dopées à des emplacements désirés et un niveau d'interconnexions métallisées est enfin formé au-dessus 15 des électrodes et des interconnexions en silicium polycristallin avec interposition d'un isolement et de manière à croiser les interconnexions en silicium à des emplacements désirés. Lors de la formation d'un circuit à transistor à effet de champ S grille isolée, l'un des buts principaux visés est d'obte-20 nir un alianeroent précis du diélectricrue de la aîrille et de la grille elle-même avec les régions de grille du corps semiconducteur. Tout désalianement est coûteux étant donné que l'asymétrie résultante affecte de façon nuisible la fiabilité du dispositif 25 et peut réduire, dans une mesure considérable, la proportion de dispositifs fabriqués présentant les caractéristiques désirées. Si le diélectrique de la grille et la grille elle-même chevauchent les régions de la source et du drain, une capacité parasite est introduite, ce aui limite sérieusement la gamme de fré-30 quence du dispositif. Certes, une augmentation de l'épaisseur de l'isolement au voisinage immédiat du diélectrique de la grille tend à réduire cette capacité, mais les hauteurs de gradin plus grandes,ainsi introduites sur la surface de la tranche, peuvent réduire sévêre-35 ment les rendements obtenus au cours de la formation ultérieure des interconnexions. Des perfectionnements récents comprennent diverses technicrues d'auto-alignement de la structure de la arille. Suivant l'une de ces techniques, on forme tout d'abord une grille en silicium poly-40 cristallin sur le diélectrique de la grille. On forme ensuite les 72 04948 2125462 régions de la source, du drain et des interconnexions dopées par diffusion, en utilisant le silicium polycristallin comme mascrue de diffusion. Etant donné que la grille et les interconnexions en silicium 5 sont formées en premier lieu, elles ne peuvent croiser aucune des régions diffusées. Une trame de métallisation doit alors être formée au-dessus des interconnexions dopées et polycristallines de manière à permettre l'obtention d'un nombre limité de connexions de croisement. 10 Dans la demande de Brevet des Etats-Unis d'Amérique n° 074 652 déposée le 23 Septembre 1970 par la Demanderesse, on a décrit un procédé de fabrication de transistors à effet de champ â grille auto-alignée qui fait appel à l'utilisation d'un masque de diffusion en nitrure de silicium servant également de barrière 15 d'oxydation lors de la formation d'une épaisse couche d'oxyde au-dessus des régions de source et de drain. La présente invention, qui comprend une technique de formation de circuits et systèmes à transistor â effet de champ complexes, avec trois niveaux d'interconnexions, susceptibles de se 20 croiser, apporte un perfectionnement à ce procédé. Compte tenu de ce qui précède, l'invention a notamment pour objet de créer : - des techniques évoluées pouvant être mises en oeuvre pour le traitement de pastilles semi-conductrices ; 25 - un procédé particulièrement efficace pour la fabrication de circuits et systèmes à transistors à effet de champ à grille isolée ; - un procédé de fabrication de circuits et systèmes à transistors à effet de champ à grille isolée complexes. 30 Un autre but de l'invention est d'augmenter la densité de groupement de circuits intégrés et systèmes â transistors à effet de champ à grille isolée de 30 %. L'invention a encore pour but de créer des circuits intégrés et des systèmes à transistors à effet de champ S grille isolée 35 présentant une capacité de chevauchement réduite, des gammes de fréquence élargies, des tensions de seuil plus basses et trois niveaux d'interconnexions susceptibles de se croiser à des emplacements désirés quelconques. Les caractéristiques de l'invention permettent d'atteindre 40 ces divers buts et d'autres encore. 72 04948 - 3 - 2125 462 L'une de ces caractéristiques réside en ce au'on utilise un masaue de diffusion en nitrure de silicium pour former les régions de source et de drain, ce qui permet un auto-alignement de la grille en réduisant ainsi la capacité parasite ou de chevauchement 5 et en élargissant la gamme de fréquence des transistors à effet de champ. Une autre caractéristique de l'invention réside en ce qu'on forme des interconnexions par dopage du substrat au moyen d'impuretés, tout en formant en même temps les régions de source et de 10 drain, ce qui réduit le nombre d'opérations de traitement et ce qui permet l'obtention d'un premier niveau d'interconnexions de circuit ou de système. Une autre caractéristique de l'invention encore réside en ce qu'on utilise du silicium-polycristallin pour former la grille, 15 ce qui réduit les tensions de seuil des transistors à effet de champ. Une autre caractéristique de l'invention encore réside en ce qu'on forme simultanément des interconnexions en silicium polycristallin et la grille, après avoir formé les régions de soiirce, 20 de drain et des interconnexions dopées, ce qui réduit encore le nombre d'opérations de traitement, tout en permettant l'obtention d'un second niveau d'interconnexions qui peuvent croiser les régions diffusées ou être connectées à celles-ci à des emplacements désirés quelconques. 25 Une autre caractéristique de l'invention encore réside en ce qu'il est prévu un troisième niveau d'interconnexions qui peuvent croiser les interconnexions dopées et/ou en silicium ou être connectées à celles-ci, de manière à permettre l'obtention de circuits et systèmes plus complexes et de plus grandes densités de groupe-30 ment. D'autres caractéristiques de l'invention apparaîtront au cours de la description qui va suivre. Aux dessins annexés, donnés uniquement à titre d'exemple : les Fig. 1 à 8 sont des vues en coupe transversale agrandies 35 d'une pastille de silicium monocristallin, mettant en évidence divers stades intermédiaires de la fabrication d'un circuit à transistor à effet de champ à grille isolée suivant l'invention ; la Fig. 9 est une vue en coupe transversale agrandie d'une partie du circuit obtenu par le processus représenté sur les Fig. 1 40 à 8 ,* 72 04948 2125462 la Fig. 10 est une vue en coupe transversale agrandie d'un mode de réalisation d'une partie d'un circuit, dans lequel une grille court-circuitée avec la région de source ou avec la région de drain est fabriquée sous la forme d'une résistance ; et 5 la Fig. 11 est une vue en coupe transversale agrandie d'un mode de réalisation d'une partie d'un circuit, sur laquelle une interconnexion du troisième niveau est représentée comme croisant une interconnexion du second niveau avec interposition d'un isolement. Comme représenté sur la Fig. 1, le processus commence par la 10 sélection d'une pastille ou tranche 11 de silicium monocristallin d'un premier type de conductibilité. Par exemple, on obtient une pastille de silicium 11 du type de conductibilité n par dopage au phosphore ou à l'antimoine jusqu'à obtention d'une résistivité sensiblement comprise dans la gamme de 1 3 10 ohms-centimètre. 15 On décape ensuite la pastille 11 à l'acide fluorhydrique (KF), puis on la rince à l'eau, puis on la décape à l'acide nitrique (HNO^) et on la rince à nouveau à l'eau. La pastille 11 est ensuite munie d'une couche d'isolement de grille propre initiale 12. Par exemple, on forme une couche d'oxy-20 de d'isolement de grille 12 jusqu'à concurrence d'une épaisseur de 1200 angstrôms en plaçant la pastille 11 dans une atmosphère d'oxygène (O2) pendant 22 minutes, puis pendant 30 minutes dans une atmosphère d'azote (N2), ces deux traitements étant effectués à 1200°C. 25 On applique ensuite sur la pastille 11 une couche 13 de nitrure de silicium (Si^N^) en utilisant des techniques connues. Par exemple, on peut obtenir une couche 13 d'une épaisseur de 300 à 1000 angstrôms en préchauffant la pastille 11 pendant - 5 minutes, en déposant du nitrure de silicium par réaction entre 30 un silane et de l'ammoniaque pendant 7 minutes, puis en laissant sécher pendant 5 minutes supplémentaires, le tout à une température de 700 à. 1000°C et, de préférence, de 900°C. Une couche 14 de silice (Si02) est ensuite déposée jusqu'à concurrence d'une épaisseur de 5000 angstrôms, en vue d'être 35 utilisée comme masque de gravure. La silice est déposée à 400°C. La pastille revêtue de nitrure de silicium pourrait, selon une variante, être placée dans un four d'oxydation à la vapeur d'eau à une température de 1100 à 1300°C et, de préférence, de 1150 à 1250°C pendant 5 à 20 minutes, jusqu'à ce qu'une épaisseur 40 suffisante de la surface du nitrure de silicium soit transformée 72 04948 - 5 - 2125462 en silice destinée à être utilisée comme masque de gravure. Selon une autre variante, on pourrait également former une couche de molybdène comme masque de gravure du nitrure. La couche de silice 14 est ensuite nettoyée pour éliminer toute poussière 5 de silice. Dans un mode de réalisation nréféré, la silice est ensuite rendue plus dense par préchauffage de la pastille 11 p environ 900°C pendant environ 5 minutes, traitement de la pastille à la vapeur d'eau pendant environ 15 minutes à environ 900°C, puis 10 exposition de la pastille à de l'oxyaène à environ 900°C pendant environ 5 minutes. Le masque de gravure en silice est ensuite formé en vue de la corrosion sélective de la couche de nitrure 13. La couche d'oxyde 14 est dessinée par des techniques photolithographiques 15 et des parties de cette couche sont sélectivement éliminées à l'acide fluorhydrique. Les parties sous-jacentes de la couche de nitrure 13 sont éliminées avec de l'acide phosphorique (H^PO^) à environ 185°C et les parties sous-jacentes de la couche d'oxyde 12 sont éliminées 20 à l'acide fluorhydrique, de manière à pratiquer des fenêtres 15 et 16, comme représenté sur la Fig. 2. La pastille masquée est ensuite traitée par un cycle de dépôt d'un semi-conducteur d'un type de conductibilité opposé et, par exemple, par un cycle de dépôt de bore du type p à une tempé-25 rature de 1000 ri 1200°C. et, de préférence, d'environ 1050°C. La pastille 11 est tout d'abord préchauffée pendant 5 minutes, un dépôt de bore (BBr^) est ensuite effectué pendant environ 25 minutes et, enfin, une activation à l'oxygène est effectuée pendant 25 minutes, le tout â la température de 1050°C pour former 30 la source 17, le drain 18 et des régions d'interconnexion diffusées de manière à obtenir une résistivitë superficielle finale d'environ 10-150 ohms par carré et, de préférence, de l'ordre de 25 à 30 ohms par carré -, comme représenté sur la Fig. 2. 35 Comme on peut le voir sur la Fig. 3, le mascrue de gravure en silice est ensuite éliminé à l'acide fluorhydrique et un autre masque de gravure en silice 19,d'une épaisseur de l'ordre de 3000 angstrôms, est déposé à 400°C environ. La pastille est à nouveau décapée et des parties de la couche de nitrure 13 sont 40 éliminées avec de l'acide phosphorique à 185°C, en utilisant la 72 04948 - « - 2125462 couche d'oxyde 19 comme masque, ainsi ctu'on peut le voir sur la Fig. 4. Des parties de l'oxyde d'isolement de grille 12 sont éliminées à l'acide fluorhydrique, en utilisant les parties résiduelles 5 de la couche de nitrure 13 comme masque. Comme représenté sur la Fig. 5, la pastille est à nouveau décapée et l'on forme une couche d'oxvde épaisse 20 d'environ 5000 angstrôms, en chauffant la pastille 11 dans une chambre d'oxydation à environ 900°C pendant 5 minutes environ, en chauffant 10 la pastille 11 dans de la vapeur d'eau pendant 960 minutes environ à 900°C et,.^ enfin, en chauffant à nouveau la pastille 11 dans une atmosphère d'oxygène pendant environ 5 minutes à environ 900°C. La couche de nitrure de silicium résiduelle 13 se comporte comme une barrière d'oxydation lors de la formation par croissance 15 de la couche d'oxyde épaisse. Lorsqu'on désire former les capacités du transistor, on corrode la couche d'oxyde 20 jusqu'à réduction à une zone diffusée de façon qu'on puisse former une capacité en oxyde mince. La corrosion de l'oxyde s'effectue à l'acide fluorhydrique. 20 La pastille est à nouveau décapée et une oxydation, destinée à former une capacité de grille en oxyde mince, est effectuée à environ 950°C en plaçant la pastille dans une atmosphère oxydante pendant environ 5 minutes, en exposant la pastille à de la vapeur d'eau pendant environ 16 minutes, puis en exposant la pastille à 25 de l'azote pendant 60 minutes supplémentaires, approximativement. De cette manière, une couche d'oxyde (SiC^) de grille propre est formée avec une épaisseur d'environ 1200 angstrôms pour assurer l'obtention des capacités voulues. Comme représenté sur la Fig. 6, la couche d'oxyde épaisse 30 est également gravée à l'acide fluorhydrique pour former des fenêtres 22 exposant des parties de la source, du drain et des régions d'interconnexion diffusées, de sorte que des électrodes et des interconnexions en silicium polycristallin peuvent être reliées de façon ohmique aux régions diffusées désirées. 35 La pastille est à nouveau décapée et tout le nitrure de soliciuro (Si^N^) résiduel 13 est éliminé à l'acide phosphorique (H^PO^) très chaud. Ensuite, suivant l'invention, on forme une couche de silicium polycristallin en exposant la pastille 11 à une atmosphère 40 d'azote pendant environ 5 minutes, en déposant du silicium 72 04948 - 7 - 2125462 polycristallin 23 pendant environ 15 minutes, puis en exposant la pastille dans une atmosphère d'azoté pendant 5 minutes supplémentaires environ. Le dépôt du silicium est obtenu par réaction entre du (SiH^) 5 et de l'hydrogène (j^) • Comme représenté sur la Fig. 7, la couche de silicium 23 est ensuite gravée sélectivement pour former la source, le drain et la grille, ainsi que le second niveau d'interconnexions en silicium polycristallin, comme désiré. 10 Par exemple, dans le.mode de réalisation représenté sur la Fig. 7, on voit en 24 la grille et en 25 la source. Les interconnexions en silicium polycristallin,qui sont formées au-dessus de la couche d'oxyde, peuvent croiser les régions de la source, du drain et des interconnexions diffusées à des emplacements 15 choisis quelconques, étant donné qu'elles sont isolées par la couche 20. La gravure du silicium polycristallin s'effectue au moyen d'une solution d'acide nitrique (HNO^) S 45 %, d'acide fluorhydrique (HF) à 5 % et d'acide acétique (HAC) â 50 %. 20 La pastille est à nouveau décapée, puis le silicium poly cristallin est dopé pour former du verre au bore sur les électrodes en silicium. La couche de bore est formée à environ 975°C par exposition de la pastille à une atmosphère d'oxygène pendant 5 minutes, 25 dépôt de bore (BBr^) pendant 20 minutes, et nouvelle exposition, de la pastille à une atmosphère d'oxygène pendant 5 minutes. Ensuite, comme représenté sur la Fig. 8, une couche 26 de O silice (SiC^) d'une épaisseur de 7000 A est déposée à environ 400°C. 30 La pastille est à nouveau décapée et la couche de silice 26 est rendue plus dense et ses pores sont obturés de façon étanche par une couche de verre au phosphore. A cet effet, on place la pastille dans une atmosphère d'oxygène pendant environ 5 minutes à 900°C, on expose la pastille à de 1'oxychlorure de phosphore 35 (POCl^) pendant 2 minutes à 900°, puis on expose la pastille à de l'oxygène sec à 900°C. Des fenêtres, par exemple 27 et 28, sont alors gravées dans la silice et dans les couches d'oxyde sous-jacentes pour assurer la liaison du troisième niveau de matériau d'interconnexion soit 40 avec les interconnexions en silicium polycristallin, soit avec 72 04948 - 8 " 2125462 des régions diffusées du substrat. On élimine l'oxyde à l'acide fluorhydrique après masquage par des techniques photolithographiques ordinaires. Comme représenté sur la Fig. 9, la pastille est S nouveau 5 décapée et un matériau d'interconnexion 29, tel crue de 1'aluminium, est sélectivement déposé sur la couche de silice. Le métal est ensuite sélectivement éliminé pour former les interconnexions du troisième niveau, telles crue 30 et 31. A titre d'opération finale, la pastille terminée est cuite 10 dans une atmosphère d'hydrogène à environ 450°C pendant environ 30 minutes. Sur la Fig. 10, est représenté un autre mode de réalisation d'un composant fabriqué par le procédé suivant l'invention. Dans cette variante, une grille en silicium polycristallin 15 24 est fabriquée d'une seule pièce avec une électrode 25 à laquelle elle est reliée par une partie d'interconnexion 32. Etant donné que la grille en silicium 24 est formée après la diffusion de la région 17, l'interconnexion 32 peut croiser cette région 17 pour former l'interconnexion en silicium polycristallin, 20 de manière à assurer l'obtention d'une résistance à effet de champ. On remarquera que les électrodes 25, 30 et 31 peuvent être connectées à divers autres composants d'un circuit intégré dans presque n'importe quelle direction, à partir des bornes A, B et C. 25 Le mode de réalisation de la Fig. il est analogue à celui de la Fig. 10 ; toutefois, dans cette variante, l'interconnexion en aluminium de troisième niveau 30 n'est pas reliée à l'interconnexion en silicium 32. Elle croise, par contre, celle-ci dont elle est isolée par la couche isolante 26. 30 L'interconnexion en silicium 25 est connectée à divers points du circuit, à partir de la borne A. L'interconnexion en aluminium 31 est reliée à divers points du circuit, à partir de la borne C et l'interconnexion en aluminium 30 est reliée à divers points du,circuit, à partir des bor-35 nés B et D, par exemple. 72 04940 2125462 REVENDICATIONS 1. Procédé de fabrication d'un dispositif d'interconnexions à trois niveaux sur un substrat semi-conducteur, par des techniques de diffusion et de formation de couches isolantes, ledit procédé étant caractérisé en ce qu'il comprend les opérations con- 5 sistant à former une série de régions dopées par des impuretés sur le substrat semi-conducteur, à former sélectivement une première couche isolante sur ledit substrat au-dessus-de parties desdites régions dopées, à former sélectivement une série d'interconnexions en silicium, à' relier au moins l'une desdites inter-10 connexions en silicium à l'une desdites récrions dopées, au moins une desdites interconnexions en silicium croisant l'une desdites interconnexions dopées dont elle est isolée par ladite première couche isolante, à former sélectivement une seconde couche isolante sur ledit substrat au-dessus de parties desdites intercon-15 nexions en silicium, à former sélectivement une série d'interconnexions conductrices, et à relier au moins l'une de ces interconnexions conductrices à l'une des interconnexions en silicium, tandis qu'au moins l'une desdites interconnexions conductrices croise l'une desdites interconnexions en silicium dont elle est 20 isolée par ladite seconde couche isolante. 2. Procédé suivant la revendication 1, caractérisé en ce que l'opération consistant à former des interconnexions conductrices comprend l'établissement d'une liaison entre l'une au moins de ces interconnexions et l'une des interconnexions dopées. 25 3. Procédé suivant la revendication 1, caractérisé en ce que la première couche isolante est un réseau formant masque de nitrure de silicium et est appliquée sur la surface d'un substrat semi-conducteur en silicium, en ce nue les parties du substrat non recouvertes par le masque sont exposées à une impureté pour 30 leur donner le type de conductibilité opposé en vue de former des régions de source, de drain et d'interconnexions dopées, en ce que le substrat masqué est exposé à une atmosphère oxydante, moyennant quoi le silicium est sélectivement oxydé pour former une couche d'oxyde épaisse, après quoi le masque est éliminé et le 35 corps semi-conducteur est à nouveau soumis à des conditions oxydantes pour former une pellicule d'oxvde mince présentant le même dessin que le masque, et en ce qu'il consiste, en outre, à pratiquer sélectivement des ouvertures dans la couche d'oxyde épaisse 72 04948 2125462 pour la source, le drain et les interconnexions dopées, à déposer sélectivement une couche de silicium polycristallin sur ledit corps semi-conducteur pour former une grille en combinaison avec la source, le drain et/ou les interconnexions dopées, tandis 5 qu'une interconnexion en silicium croise au moins l'une desdites régions dopées dont elle est isolée par ladite couche d'oxyde épaisse, à former une couche isolante sur ledit corps semiconducteur, à pratiquer sélectivement des ouvertures dans la v couche isolante pour assurer des liaisons avec les interconnexions 10 en silicium et à former sélectivement une série d'interconnexions conductrices sur ledit corps semi-conducteur en reliant l'une au moins de ces interconnexions conductrices à l'une des interconnexions en silicium, tandis que l'une au moins desdites interconnexions conductrices croisé l'une des interconnexions dopées 15 dont elle est isolée par ladite couche isolante. 4. Procédé suivant l'une quelconque des revendications 1 à 3, caractérisé en ce qu'une implantation d'ions est utilisée pour former les régions dopées. 5. Dispositif d'interconnexions à trois niveaux disposé sur 20 un substrat isolé et obtenu par le procédé suivant l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte une série de régions dopées, s'étendant sur le substrat semiconducteur, une seconde couche isolante sur ledit substrat, au-dessus de parties desdites régions dopées, une série d'intercon- 25 nexions en silicium, dont l'une au moins est reliée à l'une desdites régions dopées et dont l'une au moins croise l'une desdites régions dopées dont elle est isolée par ladite seconde couche isolante, la première couche isolante s'étendant sur le substrat au-dessus de parties des interconnexions en silicium, et une 30 série d'interconnexions conductrices, dont l'une au moins est reliée à l'une desdites interconnexions en silicium et dont l'une au moins croise l'une de celles-ci dont elle est isolée par la seconde couche isolante.