FR 2141541 A1 19730126 FR 7121603 A 19710615 On veut obtenir des transistors bipolaires; du type "planar" fonctionnant à de très hautes fréquences. On sait que la fréquence maximale de fonctionnement de ces transistors est d'autant plus élevée que la base est plus mince0 L'épaisseur de la base, entre émetteur et collecteur, conditionne en effet; le temps de transit des porteurs de charge minoritaires émanant de l@émetteur et parvenant au colle@teur. On ne peut toutefois diminuer l@épaisseur de la base sans augmenter corrélativem@nt la résistance de cotte base pour les cour- ants latéraux provenant des contacts de base qui, dons un transistor planar, sont situés sur une surface plane à côté des contacts d@é- metteur. En outre, par suite des capacités parasites entre base et collecteur, des constantes de temps sont observées pour les courants alternatifs. Ces capacités jouent un rôle d'autant plus important que les résistances nises en jeu sont grandes et que les fréquences sont plus élevées. Pour éviter cet inconvénient; on a réalisé la couche de base en deux parties distinctes, ltune épaisse et fortement dopée située sous le contact de base et se prolongeant jusqu'au voisinage de l'émetteur et l'autre mince et faiblement dopée sous le contact d'émetteur et l'émetteur lui-même.On sait en effet que pour améliorer le rendement d:injection de l'émetteur et; par conséquent les performances du transistor, on doit limiter à une valeur relativement faible la concentration cn impuretés dopantes de la zone de base située entre émetteur et collecteur0 En raison de la disparité entre ces doux parties de la base, on réalise, selon un procédé connu, deux diffusions ou implantations successives ce qui présente l'inconvénient d'augmenter l@ nombr@ d'opérations de photolithogravure et de diffusion. la présente invention, qui r@médi@ à cet inconvéni@nt, a pour objet un procédé permettant d'obtenir mi transistor bipolaire de type "planar" pour très hautes fréquenc@s; dans l@quel la région do base est réalisée en une sculc fois. Dans le procédé selon l'invention; on réalise la base du transistor par diffusion dans une couche faiblement dopé@, (d'un premier type de conduetivité), d'impuretés dopantes d'un typ@ de conductivité opposé au dit premier type, avec un@ concentration plus élevée que dans la dito couche, en interposant un masque sur le trajet des impuretés dopantes, de façon à produire; au droit du masque; une petite région de base moins épaisse et moins fortement dopéc que le reste de la base.On réalise ensuite, à l'emplacement de ce masque préalablement retiré, une zone d'émetteur de plus petites dimensions que le masque. L'invention sera mieux comprise et d'autres caractéristiques apparaîtront au noycn de la description qui suit et des dessins annexés parmi lesquels : La figure I représente en coupe un transistor classique du type plan ("planar"): La figure 2 est un schéma équivalent d'une partie du transistor de la figure i les figures 3; 4; 5 et 6 représentent quatre étapes successives d'un mode de réalisation du procédé selon l'invention. Le transistor de la figure 1, choisi à titre d'exemple non limitatif, a une strueture connue de type "planar" comportant sur un substrat 10 de type N+ une couche 11 de type N (collecteur), une couche 12 de type P+ (base),etune.zone 13 de type N++ (émetteur). Un grand nombre de tels transistors identiques entre eux peuvent être fabriqués en série sur une même rondelle de matériau semiconducteur, par exemple du silicium; comportant une couche 2 de silice ou d'isolant servant de masque à la diffusion en protégeant les zones P+ et N++,sauf à l'endroit des métallisations que l'on a désignées, à la figure 1, par contact 1 pour la base 12 et par contact 3 pour l'émetteur 13 ; le contact de collecteur 11 est pris par l'intermédiaire du substrat 10. Les d@ux métallisations 1 peuvent être aussi des contacts correspondant à deux doigts de la zone do base, dans le cas où les contacts de base et d'émetteur ferment deux structures "interdigitées". Quel que soit le caU de figure, on pourra distinguer dans la couche 12* trois zones : - zone Z1; au droit de la métallisation 1 ; - zone Z2; au droit de la partie de la couche 2 se trouvant entre la métallisation 1 et la métallisation 3 ; - zone Z3; au droit de l'émetteur 13. Si l'on appelle R1 la résistance ohmique sur le trajet entre le contact 1 et la zone Z2 et si l'@n appelle C1 la capacité parasite; dans la zone Z1; entre base et collecteur, on a une première ccllule résistance - capacité. A la figure 2, on a représenté, cn rai son de la symétrie du dispositif par rapport à l'axe YY (figures 1 et 2) deux cellules R1 C1 symétriqu@s, situées de part et d'autre de l'axe YY. On a de même, en ce qui conc@rne les zones Z2 et Z3, des celluses R2 C2 et R3 C3 en série sur le trajet des porteurs de charge entr@ le contact 1 et la zone active du transistor(située au droit de l'émetteur 13). T@utefois, on a r@présenté la cellule R2 C2 sous la forme d'une c@llul@ en T dont chaque bras a la valeur R2/2. Pour la zone Z3, les deux d@mi-@ellules symétriques (R3 C3) donnent une cellule en T dont les bras sont égaux à R3 et dont la partie centrale, située sur l'exe YY; est egale à 2C3 . Il est bien connu que dans un tel systeme; les constantes de temps s'ajoutent. Le principe de l'invention respecte la nécessité de réduire leur somme : (a) - dans les zones 21 et Z2 on diminuant R1 et 22 grâc@ à un fort dopage et en réduisant C1 et C2 par diminution des dimensions dons le dispositif. (b) - dans la zone Z3, la résistance R5 ne s@ra pas diminuée dans la même proportion que dans les zones Z1 et Z2, @ar on sait que la concentration en impuretés doit y être moindre. Les principales étapes du procédé selon l'invention sont les suivantes, l@ collecteur ayant été préalablement réalisé : 1 - formation du masque de base 2 - diffusion de la base 3 - formation du masque de l'émetteur 4 - diffusion de l'émetteur 5 - métallisation des contacts A la figure 3, @n a r@présenté une couche 11 (N) formée par exemple par épitaxie sur un substrat 10. C'est le stade de départ du procédé selon l'invention. 1 - Etape de formation du masque de base : Sur la surface 4 (figure 3) de la ceuche 11 on forme, par l'un des procédés conrus, une couche de diél@ctrique, par @x@mple de la silic@ dans le cas d'un substrat en silieium. De c@tt@ couch@, o@@@ laiss@ subsister, par photogravure dans un rectangle 20 d@ c@té@ B1 B2 (fig 3) que des band@n tell@s que 51, 52... c@@prises dan@ @@ rectangle, chaque bande corresponda@t à un futur doigt d'émetteur. Un grand nombr@ de rectangl@s 20, peuvent être inserits sur l@ même substrat ,chacun d'eux correspondant à un transistor que l'on d@vra séparer par découpage. La longueur et le nombre des bandes telles que 51, etc.. seront déterminées selon la puissance du transistor à réaliser. 2 - Etape de diffusion de la base : On procède à la diffusion d'impuretés du groupe 3 (bore par exemple) dans la couche li, de façon à constituer une couche 12 (figure 4) dopée assez fortement pour que la conductivité du matériau semiconducteur soit de type P. Si l'on appelle respectivement "a" la largeur de la bande 51 XB l'épaisseur de la couche 12 on dehors de la zone située au droit de la bande SI, on aura en cet endroit une frontière représentée par la courbe KLM entre les couches 11 et 12. La forme représentée figure 4 pour la frontière KLM sera respectée si l'on a : XB > a/2 De plus, dans le même cas de figure, la concentration en impuretés P,dans la zone délimitée par la droite IJ (frontière du masque 51 et de la couche 12) par la courbe KLM et par deux segments (en traits interrompus) IK et JM,sera moindre que dans le-resto do la couche 12.En effet, on un point quelconque de,cette-zone; les impuretés concourant au dopage proviennent de la diffusion latérale dans la zone située sous la bande 51 (formant masque à la diffusion des impuretés comme à l'extérieur du rectangle 20). 3 - Etape de formation du masque de l'émetteur : Après dépit d'une couche diélectrique 510 (figure 5) contribuant avec les masques 51, 52 ...etc à recouvrir entièrement la rondelle de matériau semi@onducteur; on procède à la gravure de fenêtres telle que celle qui est représentée figure 5 au centre du masque 51. La largeur de c@tte fenêtre est "b" et l'on a b 4 - Etape de diffusion de l'émetteur : A travers l'ouv@rture de la f@nêtre de largeur "b" (figure 5) on diffuse des impuretés dopantes du groupe S (phosphore par ex.) jusqu'à la profondeur XE constituart ainsi une zone 13 dopée N. Si on appelle XB1 la profondeur minimale de la zone de contour KLM, on @oit avoir : XE La différence XB-XE donne l'épaisseur WB de la base au droit de la région centrale de la zone 13. 5 - Etape de @étallisation des contacts (figure 6) . Par des pr@cédés c@@nus, on grave des ouvertures d'accès a la zone 12 ct l'on y dépose les contacts I en même tenps qu'un contact 3 donnant accès à la zone 13. Bien entendu le mode de réalisation selon l'invention s'ap- plique à la fabrication d'un transistor PNP. Il suffit de remplacer le dopage N par un dopage P et inversement en permutant les impuretés dopantes des groupes 3 et 5 aux différentes étapes du procédé. L'invention est applicable; non seulement à la fabrication des transistors au silicium, mais encore à celle des trensistors constitués à partir d'un autre matériau semiconducteur, l'isolant de protection des masques étant remplacé éventuellement par un diélectrique autre que la silice. REVENDICATIONS 1. Procédé de fabrication d'un transistor bipolaire de type 'planar", destiné à fonctionner aux très hautes fréquences, caractérisé en co que l'on réalise la base du transistor par une diffusion dans une couche d'un premier type de conductivité, faiblement dopée, ladite diffusion étant effectuée avec des impuretés dopantes d'uu type de conductivité opposé audit premier type, en interposant un masque formant totalement écran sur le trajet desdites impuretés dopantes, de façon à produire, sous le masque,par diffusion lat@rale,une petite région de base moins épaisse et moins fortement dopée que le reste de la base, et qu'on réalise ensuite à l'emplacement dudit masque et dans une zone@de plus petites dimensions que celles dudit masque, une couche d@émetteur par diffusion ou implantation d'ions d'impuretés dopantes dudit premier type de conduetivité. 2. Procédé de fabrication selon la revendication 1, caractérisé en ce que la diffusion d'impuretés, à partir de la surface laissée libre sur la couche (11) par le masque (51), est prolongée jusqu'à ce que la profondeur (XB) de la couche (12), sauf au droit du masque (51); soit supérieure à la moitié de la largeur (a) du masque (51) (figure 4). 3. Procédé de fabrication selon la revendication 1; caractérisé en ce que ledit substrat semiconducteur est du silicium fortement dopé N+ et que l'on forne par épitaxie sur ledit substrat ladite couche (11) mollis fortement dopée N (figure 3). 4. Procédé de fabrication selon la revendication 1, caractérisé en ce que ledit substrat semiconducteur est du silicium fortement dopé et et que l'on forme par épitaxie sur ledit substrat une couche moins fortement dopée P. 5. Transistor bipolaire de type "planar" comportant un substrat d'un premier type de coductivité, formant le collectcur dudit transistor, une pr@mière couche d'un type de conductivité opposé audit premier type; formant la base, et une deuxième couche du premier type de conductivité formant l'émett@ur, @aractérisé @n ce que ladite premièr@ couche comporte une première partie ayant une première épaisseur et un dopage élevé et une deuxième partie incluse dans la première ayant uno deuxième épaisseur plus faible que la première et un dopage beaucoup plus faible que la première partie, les deux parties se raccordant l'une à l'autre par une troisième partio, de transition, dont l'épaisseur@et la concentration en impuretés varient progressivement de l'épaisseur et de la concentration de la première partie à celles de la deuxième; la couche d'émetteur étant réalisée dans ladite deuxième partie.