FR 2142773 A1 19730202 FR 7123138 A 19710624 La présente invention concerne de façon générale un dispositif de traitement d'un nombre défini (n) de variables dites booléennes, c'est-à-dire pouvant prendre l'état O ou 1. Ce dispositif est applicable chaque fois que l'on désire afficher l'état de p variables de sortie après autre fixé l'état des n variables d'entrée. le di8po- sitif selon l'invention constitue donc un traducteur directement applicable à des calculateurs, en particulier en téléphonie automatique, pour fournir un programme de fonctionnement défini. Be traducteur selon l'invention est essentiellement du type dans lequel tout signal interne logique est défini par "tout ou rien". On connaît à l'heure actuelle trois formes de traducteurs de ce type, à savoir - Traducteurs ciblés à circuits logiques, - Traducteurs à tores de ferrite, - -Traducteurs à matrices de diodes à deux étages. Le premier type de traducteur réalise sous forme de fonctions logiques, dont le principe est la porte "ET", l'équivalent des portes de décision. Les sorties de ces portes attaquent des fonctions logiques, dont le principe est la porte "OU", qui fournissent les sorties voulues. Ce type de traducteur,qui ne nécessite aucun équipement spécial, met en oeuvre un très grand nombre de circuits logiques et implique de ce fait une forte dissipation, ainsi que la complexité et la lourdeur du cablage d'un tel circuit. De plus, le programme de ce traducteur est rigide. l'es traducteurs à tores mettent en jeu deux étages de matrices. L'état des n variables fournit l'adresse d'une ligne de mémoire. La lecture de cette ligne délivre sur un registre l'état des p variables de sorties. Du fait de la technologie des mémoires, la valeur de n ne peut dépasser pratiquement celle de dix environ. Ce genre de traducteur ne présente pas un caractère modulaire. I1 est donc vain de l'utiliser lorsque le nombre de combinaisons des variables d'entrée est petit devant 2 . Ce traducteur implique enfin, par l'emploi de la mémoire, la présence de circuits d'accès à ladite mémoire ainsi que des sources d'alimentation spéciales. Ce dernier type de traducteur pourra ne pas être choisi si le temps de réponse du système, qui n'est autre que le temps d'accès à la mémoire, est rédhibitoire. Les traducteurs matriciels à diodes mettent en jeu deux étages de matrices. Le premier de ces étages fournit par ses sorties le décodage propre à faire fonctionner des portes de décision ; le deuxième étage réalise une sélection de ses entrées, c'est-i-dire des portes de décision, de sorte que les sorties de cet étage constituent les p sorties du traducteur. Un équipement formé d'un tel ensemble fait intervenir deux sortes de circuits puisqu'il utilise deux étages. Cette construction implique également un cåblage important assurant la liaison entre les deux étages. Les diverses extensions de cet ensemble sont en outre assez difficiles. L'invention obvie à ces inconvénients en fournissant un traducteur présentant notamment les avantages suivants - il ne met en oeuvre qu'un seul type de circuit - sa capacité est facilement extensible, par modification très simple de son cåblage - son temps de réponse n'est pas limité par le temps de propagation des signaux dans le cabrage. Le traducteur selon l'invention, du type à diodes de validation de portes électroniques, est essentiellement caractérisé par le fait qu'il comporte en combinaison a) Un circuit de traduction proprement dit comprenant - deux lignes d'entrée de signaux correspondant aux variables, reliées respectivement à une première entrée de deux premières portes NON-ET dont les sorties sont reliées respectivement à l'entrée de deux secondes portes ;; - une pluralité d'ensembles de deux diodes, chacun d'eux comportant une diode dont une électrode est branchée sur la sortie de clont arè électrode est l'une des deux premières portes ci-dessus et une diodelbranchée sur la sortie de l'autre première porte ci-dessus, lesdites diodes étant reliées par leur autre électrode - une pluralité de portes de décision correspondant au nombre dtensembles de deux diodes, dont l'entrée est reliée àla connexion commune des diodes et la sortie est reliée à deux lignes de sortie par l'intermédiaire respectivement de deux diodes dont une électrode est branchée en commun sur la sortie de ladite porte de décision b) Un circuit de détection comprenant au moins deux organes indépendants, chacun d'eux constitué par une porte d'entrée reliée à une ligne de sortie du circuit de traduction ci-dessus et par une bascule dont les sorties constituent les sorties du dispositif traducteur. Suivant d'autres caractéristiques - la seconde entrée des premières portes est commune et reliée à un organe de validation des variables d'entrée, comprenant deux portes dont une entrée de l'une et la sortie de l'autre sont reliées à ladite seconde entrée par l'intermédiaire respectivement d'une diode; - les bascules du circuit de détection sont reliées à une ligne commune de remise à zéro; - le circuit de traduction proprement dit comporte un nombre n d'entréeset, de ce fait, 2n diodes de commande de 2n portes de décision reliées à 2n diodes de 2n sorties - le circuit de détection comporte autant d'entrées que de sor tiee du circuit de traduction. D'autres caractéristiques et avantages de la présente invention ressortiront mieux de la description sui va suivre, faite en regard du dessin annexé représentant un schéma d'une forme possible de réalisation d'un traducteur selon l'invention. En se référant à ce dessin, le traducteur selon l'invention comporte deux tarties de traduction - un ensemble de circuits 1/correspondant au nombre de portes de décision désiré - un ensemble de circuits 2 de détection des sorties. Bes circuits 1 sont tous identiques lorsqu'ils ne comportent aucun programme, c'est-d-dire lorsque les diodes ne sont pas équipée. Ces circuits comportent deux lignes d'entrées 2 (1) et(2n) des n variables, reliéetrespectivement à une première entrée 3a, 3b de deux portes NON-ET 4a et 4b elles-mames reliées par leur sortie respective à deux secondes portes de même type 5a, 5b. La sortie de la porte 4a et la sortie de la porte 5b constituent les lignes de connexion de groupes de deux diodes 6a, 6b à 6a (n), 6b (n)(soit 2n diodes) dont une électrode commune est reliée à l'entrée 7 à 7 (m) d'autant de portes de décision 8 à 8 (m) (soit m portes) que de groupes de deux diodes 6a, 6b. Ia sortie de chacune de ces portes de décision 8 à 8 (m) est reliée à un groupe de deux diodes de sortie 9a, 9b à 9a (p), 9b (p) elles-mtmes reliées respectivement aux lignes de sortie S1, Sp du circuit de traduction proprement dit. Be signal véhiculé par ces lignes peut être pertubé par un brouillage de bruit de fond et nécessite une mise en forme, ce qui définit le réale du circuit de détection de référence générale 2. Le circuit de détection 2 des p sorties (S1 à Sp) a pour structure p organes identiques indépendants, de référence générale 10. Chacun de ces organes comporte une porte d'entrée 11 et un basculeur constitué lui-mdme de deux portes 12 et 13 à deux entrées. Chaque bar culeur est attaqué par un même signal Rz de remise à zéro en début de chargement du traducteur, les sorties utiles dudit traducteur, Sn1 Snp, étant reliées respectivement auxdits basculeur. Les portes "NON ET" à une ou deux entrées du dispositif cidessus sont avantageusement du type "DTL" ("Diode Transistor Logicn ) f Chaque porte de décision peut donc entre attaquée par 2n var à travers 2n diodes. Lesdites variables sont groupées en n paires Chaque paire de variables est constituée par une variable indépendante et son complément. Ces paires de variables sont engendrées par les n entrées du traducteur à condition qu'un signal de validation du circuit soit présent. Cet ordre de validation, qui a été introduit par un souci d'économie de diodes, est généré par le décodage adéquat de q entrées d validation d'un circuit de validation de référence générale 14. Ce circuit comprend un nombre q d'entrées de validation V1, Vq reliées respectivement à une porte 15, 16 dont la sortie de l'une et entrée de l'autre sont reliées aux deuxièmes entrées 17a, 17b des portes 4a, 4b, par l'intermédiaire de diodes de validation respectives isba, 18b. Parmi les 2q configurations possibles des variables V1 à Vq, une seule, définie par la position des q diodes 18a, 18b valide le circuit. Bes programmes mis en oeuvre devront être tels que tout autre combinaison des variables V1 et Vq, en inhibant les portes d'entrées des n variables d'entrées, bloque toutes les portes de décision. Si l'état de Sp correspond à un niveau de sortie de porte saturée parce qu'une porte de décision saturée attaque Sp par une diode, le fil multiplé sur tous les circuits du traducteur dont le numéro de borne est Sp est insensible aux actions parasites ambiantes. Il s'ensuit que la porte d'entrée de l'organe détecteur demeure bloquée après le passage du signal de remise à zéro et que le basculeur n'est pas sollicité, si bien que le niveau logique de Sup est et demeure celui d'une sortie de porte non saturée. Si à l'opposé, l'état théorique (c'est-à-dire non perturbé par le brouillage) du fil désigné par Sp correspond à un niveau de porte non saturée parce qu'aucune diode ne relie ledit fil à une porte de décision saturée, des perturbations sont susceptibles de troubler ltétat de l'entrée du détecteur. Néanmoins, comme les signaux perturbateurs sont très brefs, on est certain que l'état du fil Sp sera celui d'une porte non saturée peu de temps après le passage de l'impulsion de remise à zéro. Par suite, le basculeur sera marqué définitivement Si bien que la sortie Sup demeurera saturée. Cette étude des deux situations possibles de la sortie Sp montre que la sortie Sup du détecteur correspond toujours à l'état théorique de Sp impliqué par la situation des portes de décision. Le traducteur décrit ci-dessus, constitué d'un certain nombre de circuits dont les entrées et les sorties sont mises en parallèle, est de type modulaire. Etant donné une combinaison, parmi les 2n, des variables d' en- trées, par une disposition judicieuse des diodes 6a, 6b d'entrées, qui décident la combinaison des variables d'entrée, le dispositif valide une porte de décision 8 à 8m. Cette porte permet d'afficher, moyennant une configuration adéquate des diodes de sortie 9a, 9b, une combinaison quelconque (une parmi 2p) des variables de sortie. La capacité du traducteur est définie par le nombre de portes de décision qui est, bien entendu, proportionnel au nombre de circuits mis en parallèle . Ce nombre de portes est égal au nombre de cas de figures des variables d'entrée envisagé. Il est bien entendu que la présente invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute équivalence technique dans ses éléments constitutifs sans pour autant sortir du cadre de ladite invention, qui est défini dans les revendications annexées. REVENDICATIONS 1. Traducteur de traitement d'un nombre défini de variables dites booléennes, du type dans lequel tout signal interne logique est défini par tout ou rien, caractérisé par le fait qu'il comporte en combinaison a) un circuit de traduction proprement dit comprenant - deux lignes d'entrée de signaux correspondant aux variables, reliées respectivement à une première entrée de deux premières portes NON-E? dont les sorties sont reliées respectivement à l'entrée de deux secondes portes - une pluralité d'ensembles de deux diodes, chacun d'eut com portant une diode dont une électrode est branchée sur la sortie de dont une électrode est l'une des deux premières portes ci-dessus et une diode/branchée sur la sortie de l'autre première porte ci-dessus, lesdites diodes étant reliées par leur autre électrode - une pluralité de portes de décision correspondant au nombre d'ensembles de deux diodes, dont l'entrée est reliée à la connexion commune des diodes et la sortie est reliée à deux lignes de sortie par l'intermédiaire respectivement de deux diodes dont une électrode est branchée en commun sur la sortie de ladite porte de décision b) un circuit de détection comprenant au moins deux organes indépendants, chacun d'eux constitué par une porte d'entrée reliée à une ligne de sortie du circuit de traduction ci-dessus et par une bascule dont les sorties constituent les sorties du dispositif traducteur. 2. Traducteur selon la revendication 1, dans lequel la seconde entrée des premières portes est commune et reliée à un organe de validation des variables d'entrée, comprenant deux portes dont une entrée de l'une et la sortie de l'autre sont reliées à ladite seconde entrée par l'intermédiaire respectivement d'une diode. 3. Traducteur selon la revendication 2, dans lequel les bascules du circuit de détection sont reliées à une ligne commune de remise à zéro. 4. Traducteur selon la revendication 3, dans lequel le circuit de traduction proprement dit comporte un nombre n d'entrées et, de ce fait, 2n diodes de commande de 2n portes de décision reliées à 2n diodes de 2n sorties ; 5. Traducteur selon la revendication 4 dans lequel le circuit de détection comporte autant d'entrées que de sorties du circuit de traduction.