FR 2158448 A1 19730615 FR 7238770 A 19721102 La présente invention est relative à une méthode et à un appareil pour décoder des messages et concerne plus particulièrement un décodeur de commande de vitesse d'un véhicule. On connaît dans ce domaine de la technique toute une variété de dispositifs de décodage de message. Si un décodeur doit être utilisé en tant que décodeur de commande de vitesse d'un véhicule, il doit être fiable dans son fonctionnement. C'est-à-dire que s'il tombe en panne d'une manière ou d'une autre, il ne doit délivrer aucune sortie de commande de vitesse ou du moins, une commande de vitesse qui soit inférieure à celle qui est prévue. Un décodeur de commande de vitesse de véhicule connu utilise des filtres passe-bande pour détecter la commande de vitesse délivrée. Dans un tel décodeur, il est possible que plusieurs commandes de vitesse de véhicule se présentent dans le même temps de mot ou dans des temps de mot consécutifs. De ce fait, le véhicule circulerait à une vitesse égale à la moyenne des deux commandes de vitesse délivrées. Si cette dernière vitesse moyenne est supérieure à la commande de vitesse de véhicule désirée, il s'agit manifestement d'une condition de fonctionnement dangereux. Suivant les principes de la présente invention, on prévoit un décodeur de commande de vitesse de véhicule qui n'engendre une commande de vitesse de véhicule décodée que si deux mots de message consécutifs sont vérifiés comme possédant une teneur en message identique. Dans ce but, la présente invention réside en un appareil pour interpréter des mots codés constitués d'une pluralité de bits, caractérisé en ce qu'il comprend un premier moyen sensible à un signal d'entrée codé qui lui est appliqué pour délivrer un premier mot binaire codé, un second moyen sensible à la délivrance du dit premier mot binaire codé pour fournir un mot binaire codé retardé, un moyen comparateur pour fournir un mot binaire codé vérifié en réponse au dit premier mot binaire codé et au dit mot binaire codé retardé, qui est identique au point de vue comparaison bit par bit et un moyen pour fournir un signal de commande en réponse à la délivrance du dit mot binaire codé vérifié. L'invention sera mieux comprise en se référant à la description qui va suivre et aux dessins annexés. Sur ces dessins: - La figure I est un schéma bloc représentant un décodeur utilisant les principes de l'invention. - La figure 2 est un schéma bloc représentant un appareil commandant le passage de signaux, pouvant être utilisé pour le décodage dans la mise en oeuvre de la présente invention et - La figure 3 est un réseau de courbes utilisé pour la compréhension du fonctionnement des circuits correspondant aux schémas des figures I et 2. La présente invention est relative à une méthode et à un appareil pour décoder un message codé qui est transmis à partir d'une station d'émission vers une station de réception éloignée. Le message codé agit comme un signal de commande, par exemple, une commande de vitesse de véhicule, pour un véhicule tel qu'un train qui est en liaison avec un système de commande de véhicules. Comme établi précédemment, s'il apparaît l'une ou l'autre panne de composant ou combinaison de pannes, le système est ramené dans une condition de fonctionnement de sécurité prédéterminée. Ceci est généralement applicable pour de nombreuses liaisons de données mais est spécialement applicable pour la commande de processus et pour la commande à distance d'un véhicule ferroviaire en mouvement.Suivant la présente invention, on utilise un système de codage en série faisant usage de mots codés composés d'un certain nombre de symboles ou bits. A sa réception, chaque symbole ou bit est démodulé puis retardé pendant une durée de message ou de mot et comparé par la suite bit par bit avec le message ou mot code suivant. Si la comparaison permet de constater que le mot qui est alors reçu et le mot retardé ont la même teneur de message, le mot de message vérifié est introduit dans un dispositif à mémoire, tel qu'un registre à décalage, ayant une capacité égale au nombre de symboles ou de bits dans une longueur de mot désirée.On n'utilise pas une synchronisation des mots des signaux du fait qu'une synchronisation incorrecte ferait que les signaux seraient reçus de façon erronée, ce qui dans le cas d'un équipement de commande installé dans un véhicule ferroviaire pourrait conduire à un fonctionnement dangereux du véhicule ferroviaire. Par l'utilisation d'un code sans virgule, un signal de commande ou message codé de sortie, par exemple, une commande de vitesse de véhicule, n'est délivré que quand tous les bits ou symboles binaires d'un message particulier ou mot codé ont été reçus et sont présents dans la mémoire sans tenir compte de la synchronisation et sans tenir compte de la séquence des mots transmis. Par exemple, considérons un message comprenant un mot codé à six bits binaires à partir duquel plusieurs mots indépendants sans virgule peuvent être obtenus.S'il n' est pas nécessaire que les mots codés soient indépendants ou si le nombre de bits est augmenté, on peut utiliser un plus grand nombre de mots sans virgule. Chaque bit reçu est introduit en séquence dans la mémoire ou registre à décalage si le mot a été vérifié et considéré comme correct, comme expliqué ci-dessus. A la sortie du registre à décalage on a prévu un décodeur qui est constitué d' une pluralité de circuits à porte ET à six entrées ayant trois entrées raccordées d'une manière prédéterminée aux bornes de sortie 1 et O des étages du registre à décalage. Par conséquent, le mot codé particulier emmagasiné à un moment donné dans le registre à décalage peut être décodé. A cause de la caractéristique du code de ne pas avoir de virgule, l'impulsion de sortie d'une porte ET n'existe que pendant la durée de l'intervalle de temps d'un bit quand la séquence fixe, correcte et choisie, des bits pour un mot donné est présente et emmagasinée dans le registre à décalage.Si un mot donné est transmis séquenti ellement, un certain nombre de fois, la sortie des portes ET, appropriées et choisies, sera une série d'impulsions de un à cinq signes par rapport d'espacement, ce qui est vrai du fait qu'il y a six temps de bit dans un mot et qu'à seulement un temps de bit présélectionné, une porte ET donnée produit une impulsion de sortie. Ceci est une caractéristique inhérente d'un système de décodage utilisant une transmission de mots codés sans virgule pour le signal de commande ou la commande transmise. Considérons la figure I qui est un bloc diagramme d'un décodeur faisant usage des principes de l'invention. Un émetteur 2 émet de façon répétitive et séquentielle un message codé, par exemple, une commande de vitesse de véhicule codée en binaire, vers un appareil récepteur et décodeur 4 situé à distance. Le message codé est constitué d'une pluralité de bits dans lequel un signal binaire UN est représenté par une première fréquence, par exemple, une fréquence relativement élevée et un signal binaire ZERO est représenté par une seconde fréquence, par exemple, une fréquence relativement basse.Le message codé est reçu à l'appareil 4 récepteur et décodeur et est amené à passer à travers un circuit de filtrage 5 pour éliminer les fréquences de signaux parasites et indésirables et de là, il est appliqué à un circuit limiteur 6 qui limite l'amplitude du signal reçu à une valeur prédéterminée. Le signal ainsi filtré et limité en amplitude est ensuite transmis à un circuit détecteur 7 et à un circuit détecteur et discriminateur 8. Le circuit détecteur 7 délivre à sa sortie un signal de commande qui est couplé à un canal 9 de vérification seulement quand le signal reçu est d'une amplitude ou niveau de signal déterminé. Quand le signal reçu est endessous d'un niveau prédéterminé, le signal de commande est interrompu ou neu tralisé. Le rôle de ce dernier signal de commande va être expliqué brièvement. Le circuit détecteur et discriminateur 8 filtre, démodule et détecte le signal reçu de manière que les signaux reçus à la première fréquence soient transformés en une indication ou niveau numérique de signal binaire UN et que les signaux reçus à la seconde fréquence soient transformés en un signal ou niveau numérique indicatif d'un signal binaire ZERO. En même temps que s'effectue la transformation des signaux à première et à seconde fréquences en signaux binaires UN et en signaux binaires ZERO, une impulsion de décalage est délivrée en réponse à la détection de chacun des signaux. Le mot de message codé reçu, qui est maintenant sous forme numérique, est appliqué au canal de vérification 9 où il est retardé pendant le temps d'un mot puis comparé avec le mot suivant de message codé reçu. Si la comparaison est vérifiée bit par bit et que le resultat est correct, cette opération s'effectuant en comparant bit par bit les indications ou niveaux de signaux logiques du mot reçu, le mot actuellement re çu est alors transmis aux circuits 10 de commande et de transformation où le mot est alors décodé en une commande de vitesse choisie. Cette dernière commande vitesse est ensuite transmise comme un message codé de sortie vers un dispositif commandé comme par exemple un véhicule ferroviaire, pour commander le déplacement ou la vitesse du véhicule. Les impulsions ou signaux de décalage délivrés par le circuit 8 détecteur et discriminateur sont utilisés pour déplacer le message codé retardé à travers le canal de vérification ainsi que pour dés la cer le message vérifié à travers les circuits 10 de commande et de transformation. Voyons maintenant en détail le fonctionnement de l'appareil récepteur et décodeur porté par le véhicule ferroviaire. Le signal de commande de véhicule ferroviaire transmis à partir de l'émetteur 2, situé à distance, est appliqué à un circuit de filtrage 5 pour éliminer les parasites ou les interférences aux fréquences extérieures à la largeur de bande retenue. Après avoir été filtré, le signal de commande est envoyé à travers le circuit limiteur 6 qui fournit un signal de sortie d'amplitude constante. Ce signal d'amplitude constante est alors appliqué au circuit détecteur 7 et à chacun des deux filtres passe-bande 11 et 12 de faible largeur de bande, raccordés en parallèle.Les filtres Il et 12 ont des largeurs de bande égales, le filtre Il ayant une fréquence centrale fl correspondant au signal de bit binaire UN transmis et le filtre 12 ayant une fréquence centrale fO correspondant au signal de bit binaire ZERO. Le signal de sortie du filtre 11 ayant une fréquence centrale fl est appliqué à un circuit 13 détecteur d'enveloppe et le signal de sortie du filtre 12 ayant une fréquence centrale fO est appliqué à un circuit détecteur d'enveloppe 14.Les signaux de sortie des circuits détecteurs 13 et 14 sont respectivement appliqués aux entrées d'un amplificateur de différence 15 qui délivre un signal de sortie UN si le signal détecté venant du détecteur 13 accordé sur fi est plus grand que le signal détecté venant du détecteur 14 accordé sur fO et qui délivre un signal de sortie ZERO si la situation inverse se présente. Du fait que le signal UN ou ZERO dépend de l'amplitude relative des signaux entrée appliqués et non de la valeur réelle, on obtient une probabilité maximum de la détection du signal correct. Du fait que l'amplificateur de différence 15 est symétrique dans son fonctionnement, des niveaux logiques complémentaires sont appliqués aux entrées respectives du registre à décalage 16 et du comparateur 17 dans le canal 9 de vérification.Les sorties des détecteurs 13 et 14 sont également appliquées à un circuit OU exclusif 18 (XOR) qui délivre l'impulsion de synchronisation de fréquence des bits ou impulsions de décalage pour le fonctionnement du registre à décalage 16 ainsi que du registre à décalage 19 des circuits 10 de commande et de transformation. Le fonctionnement détaillé de ce dernier registre à décalage va maintenant être décrit succintement. L'impulsion de synchronisation ou de décalage est un signal ayant une période ts et une fréquence fs ne tenant pas compte de la séquence des impulsions binaires UN et ZERO appliquées au circuit détecteur et discriminateur 8.Les signaux de sortie venant du circuit OU exclusif 18 sont envoyés à travers un filtre passe-bande 20 à bande étroite et de là, à une bascule de Schmitt 21 qui transforme l'onde sinusoidale du signal de sortie du filtre en une onde carrée adaptée pour actionner respectivement la ligne de décalage des registres à décalage 16 et 19 à une fréquence de bits voulue en synchronisation avec les signaux de sortie binaires UN et binaires ZERO respectifs venant de l'amplificateur de différence 15. Le signal retardé délivré par le filtre 20 et le circuit à bascule de Schmitt 21 est ajusté de manière que les signaux d'entrée binaires respectifs soient introduits correctement dans le registre à décalage 19 à la fin de chaque intervalle de temps respectifs ts quand la différence des sorties des détecteurs d'enveloppe est maximum.Du fait que cette impulsion de commande de décalage est dérivée de la même courbe d'entrée, il n'est pas nécessaire de prévoir une information de synchronisation supplémentaire. L'amplificateur 15 de différence applique donc un niveau de signal numérique binaire UN au registre à décalage 16 et au comparateur 17 par l'intermediai- re d'une ligne 22. L'amplificateur de différence 15 fournit également une indication de niveau de signal binaire ZERO au registre à décalage 16 et au comparateur 17 par l'intermédiaire d'une ligne 23. Chacune des indications de niveau de signal binaire est en forme d'impulsion. Le comparateur reçoit un signal de commande ou de mise en état au moyen d'une ligne 24, à partir du détecteur 7 chaque fois que le dit détecteur 7 détecte une indication de signal d'entrée binaire UN ou binaire ZERO qui est à un niveau de signal choisi ou prédéterminé. Le comparateur 17 est neutralisé ou son fonctionnement est interrompu quand le niveau du signal d'entrée est inférieur au niveau de signal prédéterminé.Le circuit à bascule de Schmitt 21 délivre une impulsion ou signal de décalage à chaque temps de bit reçu par mot pour décaler chaque bit reçu à travers le registre à décalage 16 et pour décaler chaque bit vérifié à travers le registre à décalage 19. Le registre à décalage 16 fonctionne comme un circuit de temporisation pour retarder le mot numérique reçu à partir de l'amplificateur de différence 15 pendant un intervalle de temps égal à un temps de mot. On voit donc que le comparateur 17 compare le niveau ou indication de signal numérique par comparaison bit par bit à partir d'un temps de mot jusqutau suivant.C'est-à-dire que le comparateur 17 compare la teneur en bits d'un mot de message codé qui est reçu à un temps de mot donné avec le mot de message codé reçu pendant le temps de mot pré cédent. S'il y a une vérification bit par bit, les signaux numériques binaires ZERO vérifiés dans le comparateur sont transmis au moyen d'une ligne 25 vers un détecteur 26. Les signaux numériques UN vérifiés sont transmis au moyen d' une ligne 27 à un détecteur 28. La sortie du détecteur 28 est appliquée à une première entrée d'une porte OU 30 et à l'entrée du registre à décalage 19 au moyen d'une ligne 29. Les bits de signaux binaires UN vérifiés, appliqués à 1' entrée du registre à décalage 19 sont décalés en série à travers celui-ci en réponse à chacune des impulsions de décalage fournies par le circuit à bascule de Schmitt 21.Les indications d'impulsions de niveau de signal binaire ZERO vérifiées venant du détecteur 26 sont appliquées à une seconde entrée de la porte OU 30 au moyen d'une ligne 31. Le signal de sortie de la porte OU 30 est applique à l'entrée d'un circuit détecteur 32 au moyen d'une ligne 33. Aussi longtemps que la porte OU 30 délivre un signal ou une sortie d'impulsions à chaque temps de bit, le détecteur 32 délivre un signal de commande au registre à décalage 19 par la ligne 34 pour, par exemple, fournir une tension de fonctionnement au registre à décalage 19 de manière à maintenir ce dernier registre à décalage en état de fonctionner. Ce dernier signal est appliqué au registre à décalage 19 pour des raisons de sécurité.C'est-à-dire qu'après la mise en service du système pendant une période de temps donnée, s'il y a seulement un bit qui n'est pas détecté par les détecteurs 26 et 28, la sortie de la porte OU 30 tombe et le détecteur cesse de delivrer un signal de commande au registre à décalage 19, ce qui fait que le registre à décalage 19 est vidé et neutralisé de manière qu'aucun signal de commande ou de contrôle ne soit envoyé vers le dispositif sous commande 36. Toutefois, si aucune erreur n'est détectée, le signal vérifié appliqué à l'entrée du registre à décalage 19 est détecté d'une façon parallèle par un décodeur 35 qui est raccordé aux bornes respectives de sortie UN et ZERO des dispositifs bistables, tels que des flip-flop qui constituent le registre à décalage 19.Du fait que seuls les signaux binaires UN sont appliqués à l'entrée du registre à décalage 19, l'absence de signal binaire UN à l'entrée, à un moment donné, est supposée être une indication qu'un signal binaire ZERO est délivré à ce moment donné. Cette dernière supposition est vérifiée comme étant correcte par la présence d'un signal de commande sur la ligne 34. La commande de vitesse choisie est ensuite détectée par le décodeur 35 et est appliquée au dispositif sous commande 36 qui, par exemple, peut être le moteur d'entraînement de véhicule monté à bord du véhicule à commander. Venons-en maintenant à la figure 2 qui représente en détail le circuit décodeur 35 et sa liaison avec le registre à décalage 19. Les signaux de sortie binaires UN respectifs délivrés par le détecteur 28 sont appliqués à l'entrée du registre à décalage 19 de manière que ceux-ci soient amenés à l'étage flip-flop 37 et soient décalés séquentiellement ou en série à travers les étages flip-flop successifs 38, 39, 40, 41 et 42, le décalage d'un étage ayant lieu chaque fois qu'une impulsion de décalage est reçue à partir du circuit à bascule de Schmitt 21. Quand une indication de signal binaire UN est emmagasinée dans l'étage flipflop 37, la sortie UN de cet étage 37 est alimentée de manière que le conducteur 43 soit porteur d'un signal binaire UN.D'un autre coté, quand une indication de signal binaire ZERO est emmagasinée dans l'étage flip-flop 37, le conducteur 44 est porteur d'un signal de commande. Ceci est vrai pendant le fonctionnement des étages flip-flop successifs 38, 39, 40, 41 et 42 de manière que, quand est emmagasiné dans les étages flip-flop respectifs, un signal de commande de six milles à l'heure (100001), soit environ 10 km à l'heure, et uniquement quand un tel groupement de signaux est emmagasiné, seule la porte ET 45 fournira un signal de sortie sous forme d'impulsions à chaque intervalle de temps où ce groupement exact de signaux est emmagasiné dans le registre à décalage 19.Si le détecteur 28 délivre continuellement et séquentiellement ce groupement de signaux au registre à décalage 19, il y aura une apparition dans le registre à décalage, de ce groupement particulier de signaux binaires pour chaque cycle de six fonctionnements du registre. De même, quand l'amplificateur de différence délivre un signal de commande de 80 milles à l'heure (101111), soit 129 km à l'heure, ce signal de commande sera correctement emmagasiné dans le registre à décalage une fois tous les six fonctionnements du registre à décalage 19 et pendant cette condition d'emmagasinage particulière la porte ET 46 délivrera un signal de sortie. D'une manière similaire pour 1 autre mot binaire codé à six bits sans virgule illustré à la figure 2, quand le signal de commande correct ou mot de message codé est emmagasiné dans le registre à décalage 19, la porte ET appropriée et correspondante délivrera des signaux de sortie sous forme d'impulsions pour commander le fonctionnement du dispositif sous commande. Considérons maintenant les figures I et 2 par rapport à la figure 3. Les lettres I à H que l'on trouve sur les figures I et 2 indiquent les endroits du circuit où les courbes A à H de la figure 3 peuvent être relevées. La courbe A de la figure 3 est le message codé modulé en fréquence qui est transmise par 1' émetteur 2 vers l'appareil 4 de réception et de décodage et dans lequel la partie de signal à fréquence relativement élevée est indicative d'un signal binaire UN tandis que la partie de signal à fréquence relativement basse est indicative d'un signal binaire ZERO. Cinq mots de message codés, c'est-à-dire les mots 1 à 5, sont illustrés à la figure 3 et chaque mot est constitué de six bits. On suppose qu'avant le temps to, comme indiqué à la figure 3, il n'y a pas de transmission de signal et que le système est de ce fait au repos.Au temps tO, l'é- metteur 2 commence à transmettre un message codé en série et le message est re çu à l'entrée de l'appareil 4, en l'occurrence à l'entrée du filtre 5 (voir courbe A de la figure 3). Le signal modulé en fréquence est envoyé a travers le filtre 5 et le limiteur 6 vers les entrées du détecteur 7 et des filtres passebande Il et 12, comme expliqué précédemment. En réponse au signal binaire UN re çu au temps de bit 1, celui-ci étant au niveau de seuil prédéterminé, le détecteur 7 délivre un signal de commande sur la ligne 24 en direction de l'entrée du comparateur 17. Ce dernier signal, comme expliqué précédemment, est utilisé pour maintenir le comparateur 17 en état de fonctionner (voir courbe B de la figure 3).Le filtre passe-bande 11 laisse passer le signal binaire UN reçu au temps de bit 1 et ce dernier signal est à son tour détecté par le détecteur 3 d'enveloppe et appliqué à la première entrée de l'amplificateur de différence 15 ainsi qu'à la première entrée du circuit OU exclusif (XOR) 18. En réponse à ce dernier signal binaire UN, l'amplificateur de différence 15 délivre un signal numérique binaire UN par la ligne 22 aux entrées UN du comparateur 17 et du registre à décalage 16 (voir courbe C de la figure 3).Le circuit OU exclusif 18 laisse passer l'indication de signal binaire UN appliquée à partir du détecteur d'enveloppe 13 au filtre passe-bande 20 et de là à la bascule de Schmitt 21 pour produire la première impulsion de décalage qui est alors appliquée aux registres à décalage 16 et 19 (voir courbe D de la figure 37. Au temps de bit 1, il y a une indication d'impulsion binaire UN appliquée à l'entrée UN du comparateur 17 et à l'entrée UN du registre à décalage 16. I1 n'y a cependant pas d' impulsion de sortie binaire UN délivrée à la sortie UN du registre à décalage 16 à ce moment (voir courbe E de la figure 3).Ceci est vrai, du fait qu'avant le temps tO, le système était supposé au repos et que le registre à décalage 16 n'emmagasinait aucune information à ce moment. il n'y a par conséquent, à ce moment, aucune impulsion de sortie UN à la borne de sortie UN du comparateur 17 ou du détecteur 28 (voir courbe F de la figure 3). La porte OU 30 est, par con séquent, mise hors circuit et, de ce fait, le détecteur 32 est neutralisé et ne délivre aucun signal de commande à l'entrée de commande du registre 19 (voir courbe G de la figure 3). Du fait que le registre 19 est inopérant à cause de l'absence du dernier signal de commande, il n'y a pas de signal de commande ou de message de sortie codé appliqué au dispositif sous commande 36. Au temps de bit 2 du mot 1, un signal à fréquence du signal binaire ZERO est appliqué au filtre 5.En réponse à ce dernier signal, qui est à ce niveau de seuil prédéterminé, le détecteur 7 continue à délivrer un signal de commande sur la ligne 24, vers l'entrée de commande du comparateur 17, maintenant celui-ci en condition de fonctionnement (voir courbe B de la figure 3). Le filtre passe-bande 12 laisse passer le signal binaire ZERO reçu au temps de bit 2 et ce dernier signal est détecté par le détecteur d'enveloppe 14 et appliqué à la seconde entrée de l'amplificateur de différence 15 ainsi que la seconde entrée de la porte OU 18 (XOR). En réponse à ce dernier signal, l'amplificateur 15 délivre un signal nu mérique binaire ZERO sur la ligne 23 vers les entrées ZERO du comparateur 17 et du registre 16. I1 faut noter que la courbe (non représentée) qui pourrait être relevée sur la ligne 23 représenterait le complément de la courbe C relevée sur la ligne 22. La porte 18 (XOR) laisse passer l'indication de signal binaire zéro appliquée à partir du détecteur 14 vers le filtre passe-bande 20 et de là vers le circuit à bascule de Schmitt 21 qui à son tour délivre la seconde im pulsion de décalage. Cette dernière impulsion de décalage est alors appliquée aux registres 16 et 19 (voir courbe D de la figure 3).Comme mentionné précédem ment, au temps de bit 2 du mot 1, une indication de signal binaire ZERO est ap pliquée aux entrées ZERO du comparateur 17 et du registre 16. il n'y a cependant pas d'indication de signal binaire ZERO délivré à la sortie ZERO du registre 16 à ce moment, du fait qu'il faut au moins six temps de bit ou un temps de mot pour décaler un bit de l'entrée à la sortie du registre 16.Il n'y a donc, à ce moment, pas d'indication de signal binaire ZERO à la sortie ZERO du comparateur 17 ou à la sortie du détecteur 26. il faut noter que la courbe présente sur la ligne 23 à ce moment (non représentée) est le complément de la courbe F de la figure 3 présente sur la ligne 29. I1 stensuit que la porte OU 30 et le détec teur 32 sont neutralisés et ne délivrent, à ce moment, aucun signal de sortie et, il s'ensuit également que le registre 19 est mis hors service de manière que le décodeur 35 ne délivre aucun signal de commande ou message codé de sortie vers le dispositif sous commande 36. Du temps de bit 3 au temps de bit 6 du mot I, le système fonctionne comme décrit ci-dessus en ce qui concerne les indica tions de signaux binaires ZERO et binaires UN reçues aux temps de bit respectifs. Le comparateur 17 ne délivre aucun mot vérifié pendant la durée du mot 1 du fait qu'il faut un temps de mot pour que l'information reçue soit décalée d'un bout à l'autre du registre 16. Au temps tl, le mot 1 se termine et le mot 2 commence. Un signal binaire UN est appliqué à l'entrée du filtre 5 et en réponse à ce der nier signal, le détecteur 7 continue à délivrer une impulsion de commande au comparateur 17 pour les raisons expliquées ciaessus (voir courbe B de la figure 7) et l'amplificateur de différence 15 délivre un signal binaire UN par la ligne 22 à l'entrée UN du comparateur 17. Au même moment, le registre à décalage 16 a fait passer l'impulsion apparue au temps tO (temps de bit 1 du mot 1) à la borne de sortie UN du registre à décalage 16 (voir courbe E de la figure 3). Le comparateur 17 détecte de ce fait des niveaux ou valeurs binaires semblables et une indication de signal binaire UN est délivrée à la borne de sortie UN du com parateur et celle-ci est appliquée à l'entrée du détecteur 28 par la ligne 27. En réponse à cette dernière indication de signal binaire UN, le détecteur 28 fournit une indication de signal d'impulsion binaire UN à l'entrée du registre à décalage 19 et à la première entrée de la porte OU 30 par la ligne 29 (voir la courbe F de la figure 3). En réponse à cette dernière indication de signal d' impulsion binaire UN, le circuit OU 30 met le détecteur en état de fournir un signal de commande par la ligne 34 à la borne de commande du registre à décalage 19, rendant celui-ci apte au fonctionnement (voir courbe G de la figure 3). Cet te première indication d'impulsion est alors délivrée au décodeur 35 au moyen d'une ligne déterminée d'une pluralité de lignes 48. Comme déjà explique, le décodeur 35 est conçu pour pouvoir réagir à un mot de six bits dans lequel un groupement prédéterminé de six bits est indicatif d'une commande de vitesse prédéterminée. Du fait que le décodeur 35 détecte maintenant une indication de signal binaire de 100000, la porte 47 (voir la figure 2) est mise en service. On voit, toutefois, que la mise en service de la porte ET 47 donne une commande de vitesse de O mille à l'heure (voir la figure 2). Le dispositif commande 36, en l'oc- currence, un véhicule, ne se déplacera donc pas à ce moment. Du temps de bit 2 au temps de bit 6 du mot 2, des signaux de commande sont continuellement délivrés par le détecteur 7 et par le détecteur 32 au comparateur 17 et au registre à décalage 19, respectivement, et le système fonctionne d'une manière déjà décrite précédemment.Au temps t2, le mot 2 est terminé et le comparateur 17 compare sur une base de comparaison bit par bit, le mot actuel qui lui est applique par l'amplificateur de différence 15 (mot 2) avec le mot retardé (mot 1) qui lui est appliqué en même temps par le registre à décalage 16. Le registre-à décalage 19 délivre donc au décodeur 35 le mot de sortie 100001, qui est une commande de vitesse de six milles à l'heure soit 9,6 km à l'heure. Une porte ET 45 (voir figure 2) du décodeur est mise en service en réponse à ce dernier signal et une commande de vitesse de six milles à l'heure est envoyée au dispositif de commande 36 (voir courbe H de la figure 3) et ce dispositif, qui par exemple peut être un véhicule, est commandé pour circuler à une vitesse de 9,6 km par heure. Au temps t2, la mot 3 commence et du temps de bit 1 au temps de bit 5, le système fonctionne comme expliqué précédemment. Au temps t3, qui correspond au début du temps de bit 6, on suppose qu'aucun signal n'est reçu ou qu'un signal à fréquence basse (binaire ZERO) est reçu. Cet événement fait que la commande de vitesse de véhicule devient différente de la commande de vitesse à six milles par heure transmise précédemment, des mots 1 et 2 (voir courbe A de la figure 3). Si un signal à basse fréquence est applique à ce moment, le détecteur 7 continue à délivrer à sa sortie un signal de commande ou, si aucun signal n'est reçu, le détecteur 7 cesse de délivrer un signal de commande à l'entrée de commande du comparateur 17 (voir courbe E de la figure 3). Si aucun signal n'est reçu à ce moment, l'indication de signal montrée en pointillés au temps de bit 6 est ce qui arrive dans le système. Indépendamment du fait qu'aucun signal ne soit reçu ou qu'un signal à basse fréquence est reçu, la ligne de sortie UN de l'amplificateur de différence 15 ne délivre aucune indication de signal de sortie à ce moment (voir courbe C à la figure 3). Si aucune indication de signal n'est délivrée à ce moment, il n'u a aucune indication d'impulsion sur la ligne 23 de sortie ZERO de l'amplificateur de différence 15.Si, toutefois, un signal à basse fréquence est reçu à ce moment, il y a à ce moment une indication de signal d' impulsion binaire ZERO sur la ligne 23. En supposant qu'aucun signal n'est re çu au temps de bit 6, la bascule de Schmitt 21 ne délivre aucun signal de décalage aux registres décalage 16 et 19. Si, toutefois, un signal à basse fréquence est reçu, une impulsion de décalage est appliquée à ces registres à décalage 16 et 19 et cette impulsion de décalage est montrée en pointillés (voir courbe D de la figure 3). Supposons pour le moment qu'un signal à basse fréquence soit reçu et que, par conséquent, une impulsion de décalage soit appliquée aux registres à décalage 16 et 19.Une indication de signal binaire UN est fournie sur la ligne de sortie UN du registre à décalage 16 et appliquée à la borne d'entrée UN du comparateur 17 (voir courbe E de la figure 3). Une absence d'un signal binaire UN est toutefois fournie à partir de l'amplificateur de différence 15 sur la ligne 22 vers l'entrée du comparateur 17. I1 n'y a donc pas d'indication de signal d'impulsion binaire UN de sortie appliqué par le détecteur 28 via la ligne 29, à la première entrée du circuit OU 30 et à l'entrée du registre à décalage 19 (voir courbe F de la figure 3). En réponse à l'absence de signal de sortie venant de la porte OU 30, le circuit détecteur 32 cesse de fournir un signal de commande au registre à décalage 19 (voir courbe G de la figure 3) et ce dernier est neutralise ou mis hors service.Suite au fait que le registre à décalage 19 est mis hors service, aucun signal de sortie n'est délivré au décodeur 35 et il n'y a donc pas de commande de vitesse à six milles par heure délivrée à la sortie de la porte ET 45. L'impulsion représentée en pointillés (voir courbe H de la figure 3) à ce moment précis, représente la position à laquelle la commande de vitesse à six milles à l'heure devrait normalement être engendrée si une indication de signal correcte avait été reçue au temps de bit 6 du mot . Au temps t4, le mot 3 est terminé et le mot 4 commence. Le mot 4 contient une transmission correcte d'une commande de vitesse à 6 milles à l'heure et le système commence à nouveau à fonctionner, comme expliqué précédemment.Au temps de bit 6 du mot 4, le détecteur 32 est une fois de plus mis hors service quand le mot 3 retardé manifeste une indication de signal binaire ZERO ou ne manifeste aucune indication de signal. Ce dernier signal n'est, par conséquent, pas comparé avec le signal binaire UN actuellement transmis au temps de bit 6 du mot 4. Par conséquent, il nty a, à nouveau, pas de commande de vitesse à six milles à l'heure transmise au dispositif commande 36. A nouveau, une impulsion en pointillé est représentée à la courbe H de la figure 3, pour indiquer l'endroit où la commande de vitesse à six milles à l'heure devrait normalement se manifester. Le temps t5 du mot 4 est terminé et le mot 5 commence. Le mot 5 est une transmission correcte d'une commande de vitesse de six milles à l'heure et du fait que le mot 4 et le mot 5 sont des transmissions correctes consécutives de commandes de vitesse correctes à six milles à l'heure, le comparateur 17 délivre à sa sortie une commande de vitesse vérifiée à six milles à l'heure, qui est décalée en série dans le registre à décalage 19. Le détecteur 32 délivre continuellement un signal de commande au registre à décalage 19 en réponse au mot vérifié et, en réponse au dernier signal de commande, le registre à décalage 19 emmagasine une commande de vitesse à six milles à l'heure. Le décodeur 35 décode la commande et transmet une commande de vitesse à six milles à l'heure au dispositif commandé 36. Cette dernière commande est pratiquement transmise au temps de bit 6 du mot 5 (voir courbe H de la figure 3).Il est, par conséquent, évident qu'une fois qu'une erreur de un bit est relevée par comparaison, il faut deux temps de mot pour qu'une commande de vitesse soit à nouveau engendrée à cause du retard d'un mot inhérent au système. Par conséquent, une fois qu'une erreur de comparaison est relevée, aucune commande n'est engendrée pendant ce temps de mot à cause d'un manque de comparaison. Pendant le temps de mot suivant, le mot retardé ne sera de nouveau pas comparé avec le mot reçu même si le mot reçu est correct, et il ne le sera pas jusqu'au temps de mot suivant où un signal de commande ou de contrôle est à nouveau transmis au dispositif commandé. En résumé, on a exposé une méthode et un appareil pour décoder des messages codés où un message codé actuellement reçu est comparé avec un message codé re çu précédemment pour engendrer une commande de message codée vérifiée qui est ensuite décodée si, et seulement si, le message codé reçu est à un niveau de signal prédéterminé et si la comparaison faite bit par bit se révèle correcte pour chaque bit du mot reçu. REVENDICATIONS. 1. Appareil pour interpréter des mots codés constitués d'une pluralité de bits, caractérisé en ce qu'il comprend un premier moyen sensible à un signal d' entrée codé qui lui est appliqué pour délivrer un premier mot binaire codé, un second moyen sensible à la délivrance du dit premier mot binaire codé pour fournir un mot binaire codé retardé, un moyen comparateur pour fournir un mot binaire codé vérifié en réponse au dit premier mot binaire codé et au dit mot binaire retardé, qui est identique au point de vue comparaison bit par bit, un moyen pour fournir un signal de commande en réponse à la délivrance du dit mot binaire codé vérifié. 2. Appareil suivant la revendication 1, caractérisé en ce qu'il comprend un moyen de décodage pour fournir un mot binaire décodé en réponse à la délivrance simultanée du mot binaire codé vérifié et du dit signal de commande. 3. Appareil suivant l'une des revendications 1 ou 2, caractérisé en ce qu'il comprend un moyen pour neutraliser la délivrance du dit mot binaire codé vérifié en réponse au dit mot binaire codé délivré ayant un niveau de signal inférieur à un niveau de signal de seuil prédéterminé. 4. Appareil suivant l'une des revendications 1, 2 ou 3, caractérisé en ce que le dit second moyen comprend un premier registre à décalage. 5. Appareil suivant la revendication 4, caractérisé en ce que le dit moyen prévu pour fournir un signal de commande comprend un détecteur sensible à la teneur en bits du dit mot binaire codé vérifié. 6. Appareil suivant l'une des revendications 4 ou 5, caractérisé en ce que le dit moyen de décodage comprend une pluralité de postes logiques fonctionnant en liaison avec un second registre à décalage. 7. Appareil suivant la revendication 6, caractérisé en ce qu'il comprend un moyen pour fournir un signal de décalage pour les premier et second registres à décalage en réponse à la fourniture du dit mot binaire codé fourni. 8. Appareil suivant l'une des revendications précédentes, caractérisé en ce que le dit mot binaire codé fourni est codé de façon qu'une condition binaire UN soit représentée par une première fréquence et que l'autre condition binaire soit représentée par une seconde fréquence qui diffère de la dite première fréquence. 9. Appareil suivant la revendication 8, caractérisé en ce que le dit premier moyen comprend un discriminateur sensible aux dites première et seconde fréquences pour fournir un mot binaire codé dans lequel la première fréquence est transformée en un premier niveau logique binaire et la seconde fréquence en un second niveau logique binaire. 10. Méthode de vérification d'un message codé fourni, caractérisée en ce qu' elle comprend les phases suivantes: fournir un message codé retardé en réponse à la délivrance du dit message codé fourni, fournir un signal de commande en réponse à l'interprétation que le dit message codé fourni et le dit message codé retardé sont identiques, et fournir un message décodé en réponse à la fourniture simultanée du dit message codé fourni et du dit signal de commande. 11. Méthode suivant la revendication 10, caractérisée en ce qu'elle comprend la phase consistant à empêcher la fourniture du dit signal de commande suite à l'interprétation que le niveau de signal du dit message codé fourni est inférieur au niveau de signal prédéterminé.