FR 2130397 A1 19721103 FR 7209441 A 19720317 72 09441 1 £ 1 JUO'7/ L'invention concerne un procédé de fabrication d'un dispositif semiconducteur comportant un corps semiconducteur avec lequel par l'intermédiaire d'une partie de surface du corps semiconducteur définie par un masque, appelée "petite partie de surface", les propriétés électriques d'une zone adjacente â cette petite partie de surface du corps semiconducteur, appelée par la suite "petite zone", sont modifiées, et par l'intermédiaire d'une partie de surface définie également par un masque du corps semiconducteur, appelée "grande partie de surfiace", qui est plus grande que la petite partie de surface et qui contient celle-ci, les propriétés électriques d'une zone adjacente à cette grande partie de surface du corps semiconducteur, appelée par la suite "grande zone", sont modifiées. L'invention concerne par ailleurs un dispositif semiconducteur fabriqué à l'aide d'un tel procédé. Par "propriétés électriques d'une zone semicon-ductrice", on entend des grandeurs telles que la résistivité, le type de conduction, la durée de vie des porteurs de charge et des proj3?iétés qui sont liées à ces grandeurs, par exemple la concentration en impuretés. La modification de ces propriétés doit être entendue d^ns un sens large de sorte que l'on entend par exemple également par là la conversion du matériau semiconducteur d'une zone en matériau isolant. La résistivité et/ou le type de conduction peuvent par exemple, être modifiés par diffusion d'une impureté ou par oxydation locale, on peut par exemple transformer une zone de silicium en une zone isolante dteytfede silicium. Un procédé connu du genre envisagé ci-dessus est par exemple utilisé lors de l'élaboration de la zone de base et de la zone d'émetteur d'un transistor planaire. Dans ce cas, on applique sur la surface d'un corps semiconducteur un masque constitué par une couche munie d'une fenêtre et masquant contre la diffusion d'une impureté, ce masque définissant au moyen de la fenêtre une grande partie de surface du corps semiconducteur, après quoi, par l'intermédiaire de la fenêtre et de la grande partie de surface, on diffuse dans une grande zone adjacente à cette partie de surface une impureté en vue de former la zone de base. La fenêtre est ensuite fermée et dans la couche masquante on élabore une plus petite fenêtre à l'intérieur de la fenêtre primitive. On obtient ainsi un masque qui à l'aide de la petite fenêtre définit une petite partie de surface et l'on diffuse par l'intermédiaire de la nouvelle fenêtre et de la petite zone adjacente à la petite partie de surface une impureté en vue d'obtenir la zone d'émetteur. Les fenêtres sont élaborées de façon usuelle â cop^ 72 09441 2 2130 39 7 l'aide d'une couche de photomasquage, d'un masque photosensible et d'un décapant dans la couche masquante. Du fait que pour élaborer les deux ouvertures, il faut utiliser deux masques photosensibles, dans ce cas le masque qui 5 est utilisé pour l'ouverture à élaborer en dernier lieu doit être aligné avec précision par rapport à la partie de surface du corps semiconducteur définie par la première fenêtre. De telles étapes d'alignement précises sont difficiles et en particulier à mesure que les dimensions des structures à 10 réaliser sont plus petites et/ou les exigences posées à l'égard de la précision des dimensions sont plus sévères. D'autre part, l'appareillage d'alignement usuel ne présente qu'une précision limitée, de sorte que, par exemple, des structures dont une ou plusieurs dimensions correspondent pratiquement 15 avec les tolérances posées par l'appareillage d'alignement ou sont plus petites que celles-ci, ne peuvent pratiquement pas être réalisées. D'autre part, avec des procédés de ce genre connus, il faut chaque fois deux masques photosensibles distincts, de sorte que le risque qu'il se produise un défaut dans le dispositif semi-20 conducteur à réaliser par suite de l'imprécision ou d'un endommageaient d'un des masques est relativement grand. Par exemple également lors de l'élaboration d'une couche isolante enfoncée dans le corps semiconducteur par oxydation locale avec une zone diffusée située au-dessus, on rencontre les 25 difficultés décrites ci-dessus en ce qui concerne l'élaboration d'une zone de base et d'émetteur diffusées. La présente invention vise notamment à fournir un procédé simple et pratique par l'application duquel les difficultés précitées sont évitées du moins en grande partie. 30 Un procédé du genre envisagé dans le préambule, conforme à l'invention, est remarquable en ce que sur une surface du corps semiconducteur on applique une couche masquante qui comporte au moins deux couches partielles de matériaux différents, à savoir une couche partielle supérieure sur la couche de masquage, appelée "couche 35 de sommet", et une couche partielle contiguë appelée "couche intermédiaire" et pour la réalisation du traitement en vue de modifier les propriétés électriques de la petite zone au moins la couche de sommet de la couche de masquage est munie d'une ouverture appelée "petite ouverture" qui définit la petite partie de surface du corps semiconducteur 40 et pour réaliser le traitement en vue de modifier les propriétés élec- 3 2130397 72 09441 triques de la grande zone, la couche intermédiaire est munie d'une ouverture appelée "grande ouverture" qui définit la grande partie de surface du corps semiconducteur, en y décapant sélectivement la couche intermédiaire alors que la couche de sommet masque contre ce traitement de dé-5 capage et la couche intermédiaire â partir de l'ouverture dans la couche de sommet est enlevée jusqu'au-dessous de la couche de sommet sur une distance supérieure à l'épaisseur de la couche intermédiaire. En utilisant une couche de masquage qui comporte au moins deux couches partielles qui sont décapables sélectivement l'une 10 par rapport à l'autre et en pratiquant la grande ouverture dans la couche intermédiaire en décapant la couche intermédiaire à travers la petite ouverture dans la couche de sommet, alors que la couche de sommet remplit la fonction de couche masquante, il résulte que sans devoir utiliser une étape d'alignement intermédiaire précise et en employant un 15 seul masque photosensible on peut obtenir une structure précise. Dans une forme de réalisation pratique d'un procédé conforme à l'invention, on pratique, après avoir élaboré la petite ouverture dans la couche de sommet, également dans la couche intermédiaire une petite ouverture en soumettant la couche intermédiaire, par 20 la petite ouverture dans la couche de sommet, à un traitement de décapage sélectif, après quoi par l'intermédiaire de la petite ouverture dans la couche de masquage et de la petite partie de surface, les propriétés électriques de la petite zone sont modifiées par exemple par diffusion d'une impureté, et ensuite la couche intermédiaire est munie 25 d'une grande ouverture. Il faut remarquer qu'il n'est pas toujours nécessaire de pratiquer également dans la couche intermédiaire la petite ouverture par exemple dans le cas où la couche intermédiaire est en oxyde de silicium et l'impureté en gallium. Après avoir élaboré la grande ouverture dans la 30 couche intermédiaire, on peut, dans de nombreux cas, enlever éventuellement la couche de sommet avant de pratiquer le traitement en vue de modifier les propriétés électriques de la grande zone. Toutefois, dans les cas où il est souhaitable ou nécessaire que la couche de sommet ne soit pas éliminée, par exemple 35 pour le traitement en vue de la modification des propriétés électriques de la grande zone, il peut être avantageux d'enlever les parties de la couche de sommet qui s'étendent au-dessus de la grande ouverture dans la couche intermédiaire par exemple en coupant ces dites parties à l'aide d'oscillations ultrasoniques. Ceci se fait de préférence pendant le dé-40 capage sélectif de la couche intermédiaire. - 4 2130397 72 09441 Une autre forme de réalisation préférée d'un procédé conforme à l'invention est remarquable en ce que le traitement en vue de modifier les propriétés électriques de la petite zone est effectué avant que la grande ouverture soit pratiquée dans la couche in-5 termédiaire et après avoir pratiqué la grande ouverture dans la couche intermédiaire, la couche de sommet est soumise à un traitement de décapage sélectif alors que la couche de sommet est enlevée sur au moins la moitié de son épaisseur et les parties 3e la couche de sommet qui s'étendent au-dessus de la grande ouverture dans la couche intermé-10 diaire sont soumise, également par l'intermédiaire de la grande ouverture dans la couche intermédiaire, au traitement de décapage et sont entièrement enlevées. Dans de nombreuses applications d'un procédé conforme à l'invention, il peut être avantageux d'utiliser une forme de 15 réalisation du procédé conforme à l'invention qui est remarquable en ce que pendant le décapage sélectif de la couche intermédiaire en vue d'obtenir la grande ouverture, une partie cohérente de la couche intermédiaire est divisée en au moins deux parties séparées l'une de l'autre par ce décapage sélectif. 20 Suivant le mode spécifique selon lequel un pro cédé conforme à l'invention est exécuté, on peut obtenir de nombreuses structures importantes convenant pour des applications divergentes. Une forme de réalisation importante d'un procédé conforme à l'invention est remarquable en ce que l'on utilise une couche de masquage qui masque le 25 matériau semiconducteur sous-jacent du corps semiconducteur à la fois contre le dopage à l'aide d'une impureté et contre l'oxydation et les propriétés électriques de la petite zone sont modifiées en introduisant une impureté par l'intermédiaire de la petite ouverture dans la petite zone et les propriétés électriques de la grande zone sont modifiées en 30 oxydant la grande zone à l'aide d'un traitement d'oxydation par l'intermédiaire de la grande ouverture, alors que pendant l'oxydation l'impureté appliquée dans la petite zone diffuse davantage dans le corps semiconducteur, de sorte que sous la couche d'oxyde obtenue par le traitement d'oxydation qui sur au moins une partie de son épaisseur est en-35 foncée dans le corps semiconducteur, on obtient localement une zone dopée. Dans ce cas, on peut par exemple utiliser un corps semiconducteur en silicium ou en carbure de silicium dont une zone est transformée en oxyde de silicium par oxydation locale, alors qu'une des couches partielles peut par exemple être constituée par du nitrure 40 de silicium masquant contre l'oxydation et l'autre par de l'oxyde de : 5 2130397 72 09441 silicium. Il faut remarquer que l'on peut utiliser d'autres matériaux que l'oxyde de silicium pour les couches partielles de la couche de masquage par exemple de l'oxyde d'aluminium ou du silicium 5 polycristallin ou du carbure de silicium polycristallin. En utilisant un tel procédé, on obtient une structure avec une couche d'oxyde enfoncée et une zone dopée située sous la couche d'oxyde qui sont situées avec précision l'une par rapport à l'autre dans le corps semiconducteur. De telles structures peuvent avan-10 tageusement être utilisées de diverses façons, comme on l'expliquera par la suite. Une autre forme de réalisation importante d'un procédé conforme à l'invention est remarquable en ce que l'on utilise une couche de masquage qui masque le matériau semiconducteur sous-jacent 15 du corps semiconducteur contre le dopage à l'aide d'impuretés et les propriétés électriques de la petite zone sont modifiées en introduisant une impureté par l'intermédiaire de la petite ouverture dans la petite zone et les propriétés électriques de la grande zone sont modifiées en introduisant une impureté, par l'intermédiaire de la grande ouverture, 20 dans la grande zone. Dans ce cas, on obtient deux régions dopées situées avec précision l'une par rapport à l'autre. L'impureté peut par exemple être appliquée au moyen de l'implantation d'ions dans la petite zone. Dans ce cas, il est possible de pratiquer la grande ouverture dans la couche intermédiaire 25 déjà avant l'implantation d'ions, alors que la partie de la grande partie de surface qui entoure la petite partie de surface est masquée contre l'implantation d'ions par l'effet de masquage des parties saillantes au dessus de la grande ouverture de la couche de sommet. Une forme de réalisation préférée d'un procédé conforme à l'invention est remarquable en 30 ce que les propriétés électriques de la petite zone sont modifiées au moyen d'une diffusion d'une impureté par l'intermédiaire de la petite ouverture avant que la couche intermédiaire soit munie de la grande ouverture. Dans une forme de réalisation pratique, on pra-35 tique également dans la couche intermédiaire une petite ouverture par l'intermédiaire de la petite ouverture dans la couche de sommet avant d'introduire l'impureté dans la petite zone. Dans le cas où un procédé conforme à l'invention est utilisé en vue d'obtenir une couche d'oxyde enfoncée avec au-dessous 40 une zone dopée, les atomes d'impuretés introduites dans la petite zone ^ 2130397 72 09441 pour l'oxyde croissant, diffusent davantage dans le corps semiconducteur. Cette diffusion ne se fait pas seulement dans une direction perpendiculaire à la surface à masquer du corps semiconducteur, mais également parallèlement à cette surface de sorte que dans le cas où la couche 5 intermédiaire n'est pas enlevée ou n'est enlevée que sur une petite distance à partir de la petite ouverture, on peut obtenir une structure avec laquelle la zone dopée entoure l'oxyde enfoncée dans le corps semiconducteur et est adjacente à l'oxyde enfoncé à la surface du corps semiconducteur. 10 Une forme de réalisation préférée d'un procédé conforme à l'invention est remarquable en ce que par le traitement d'oxydation on élabore une couche d'oxyde enfoncée qui vue dans une direction perpendiculaire â la surface du corps semiconducteur s'étend au moins le long d'une partie de la périphérie de la zone dopée à l'exté-15 rieur de cette zone. Dans ce cas, la zone dopée ne peut s'étendre que sous la couche d'oxyde enfoncée, ce qui pour certaines applications est désirable. Il est également possible que la zone dopée se trouve localement le long de la périphérie de la couche d'oxyde enfoncée à la surface 20 du corps semiconducteur et soit par exemple munie d'un contact en cet endroit. Du fait que le matériau de la grande zone subit une augmentation de volume pendant l'oxydation, la couche d'oxyde obtenue s'étend partiellement au-dessus de la surface du corps semiconduc-25 teur. Dans les cas où il est par exemple désirable que le dispositif semiconducteur présente une surface pratiquement plane, par exemple en vue de placer sur la surface à un stade ultérieur de la fabrication des traces métalliques, on peut utiliser avantageusement un procédé qui est remarquable en ce que, après avoir pratiqué la grande ouverture, on exé-30 cute un traitement de décapage de sorte que la surface du corps semiconducteur présente un renfoncement à l'endroit de la grande ouverture dans la couche de masquage, renfoncement qui à partir de la surface pénètre moins profondément que la petite zone et qu'ensuite on exécute un traitement d'oxydation au cours duquel le renfoncement est au moins partielle-35 ment rempli d'oxyde. En vue d'obtenir une couche d'oxyde enfoncée localement sur une grande partie de son épaisseur dans le corps semiconducteur tout en évitant des temps d'oxydation longs, on peut utiliser avantageusement une forme de réalisation d'un procédé conforme à l'in-40 vention qui est remarquable en ce que, avant que l'impureté soit intro 7 2130397 72 09441 duite par l'intermédiaire de la petite ouverture dans la petite zone, le corps semiconducteur est soumis à un traitement d'enlèvement de matériau par l'intermédiaire de la petite ouverture, de sorte qu'à l'endroit de cette petite ouverture, à la surface du corps semiconducteur, il se pré-5 sente un renfoncement qui pendant le traitement d'oxydàtion est rempli au moins partiellement à l'aide d'oxyde. Selon la nature du dispositif semiconducteur réalisé, un tel procédé peut être appliqué de diverses façons. C'est ainsi que pour obtenir un dispositif semiconducteur intégré avec îlots 10 isolés on peut utiliser un corps semiconducteur qui comporte une couche superficielle du premier type de conduction affleurant la surface à masquer du corps semiconducteur et une partie contiguë à cette couche superficielle, appelée substrat, de l'autre type de conduction, alors que la couche superficielle est divisée en un certain nombre d'îlots à l'aide 15 des zones d'isolation, et que la zone dopée contiguë à la couche d'oxyde enfoncée sur au moins une partie de son épaisseur dans le corps semiconducteur est appliquée comme une zone de l'autre type de conduction et au moins une partie de la couche d'oxyde enfoncée et la partie adjacente à cette partie de la couche d'oxyde de la zone dopée est appliquée sous 20 la forme d'une configuration, alors qu'elles entourent les îlots et que, au moins la partie précitée de la couche d'oxyde fait partie des zones d'isolation. De telles zones d'isolation présentent de nombreux avantages par rapport aux zones d'isolation usuelles qui sont cons-25 tituées généralement par des zones diffusées de l'autre type de conduction. Dans les îlots, des composants peuvent être élaborés dont une ou plusieurs zones sont contiguës latéralement à l'oxyde enfoncé, de sorte que l'on peut obtenir une structure plus compacte et également une diminution notable des capacités parasites. Dans des formes de réalisation JO pratiques, la zone dopée s'étend généralement jusqu'au substrat. Il est également possible que la zone dopée ne s'étende qu'à proximité du substrat, alors que pendant le fonctionnement du dispositif semiconducteur à fabriquer, la couche d'écoulement de la jonction p-n se présentant entre le substrat et la couche épitaxiale s'étend dans la couche épi-35 taxiale jusqu'à la zone dopée et complète dans ce cas l'isolation entre les îlots. D'autre part, on peut élaborer dans le substrat localement une zone fortement dopée du type de conduction opposé qui pendant l'élaboration de la couche d'oxyde enfoncée diffuse partiellement dans la couche épitaxiale et là, en coopération avec la zone dopée, fait partie 40 de la zone d'isolation. 2130397 D'autre part, selon un procédé conforme à l'invention, suivant lequel on obtient une zone dopée sous une couche d'oxyde enfoncée la zone dopée contiguë à la couche d'oxyde enfoncée peut être réalisée comme une zone interruptrice de canal; â cet effet, 5 elle est élaborée comme une zone du même type de conductrice que la partie du corps semiconducteur entourant la zone et avec un dopage plus élevé. De ce fait, on peut éviter qu'il se produise une inversion du type de conduction sous l'oxyde, de sorte que des zones 10 de composants qui sont appliqués de part et d'autre de la couche d'oxyde enfoncée peuvent être reliées les unes aux autres. Ceci peut être appliqué avec l'isolation par îlots précitée alors que la couche d'oxyde enfoncée est élaborée sur toute l'épaisseur de la coucne épitaxiale et la zone dop^e dans le sub-15 àtrat alors que la zone dopée a le même type de conduction mais un dopage plus élevé que le substrat. Les zones d'isolation sont alors constituées par de l'oxyde et par la zone dopée on empêche que sous la couche d'oxyde se produise une inversion du type de conduction par suite de laquelle il pourrait se produire dans le substrat des canaux reliant les 20 îlots. Une forme de réalisation importante d'un procédé conforme à l'invention avec laquelle la zone dopée est réalisée sous la forme d'une zone interruptrice de canal située sous la couche d'oxyde enfoncée et à l'aide de laquelle on peut réaliser des structures de 25 semiconducteurs importantes est remarquable en ce que l'on utilise un corps semiconducteur dont au moins une partie affleurant la surface à masquer est du premier type de conduction et dans cette partie est appliquée la couche d'oxyde enfoncée avec la zone dopée contiguë, alors que "!a couche d'oxyde vue dans une direction perpendiculaire à la sur-30 face du corps semiconducteur présente une ouverture qui est entourée par la zone dopée qui présente une plus grande ouverture dont le bord est situé entièrement sous la couche d'oxyde enfoncée alors que dans le partie précitée du corps semiconducteur à l'endroit de l'ouverture dans la couche d'oxyde est formée une zone superficielle d'un composant semi-35 conducteur qui au moins le long d'une partie de sa périphérie est adjacente à cette couche d'oxyde entourant l'ouverture et qui est séparée 8 72 09441 . . « 2130397 72 09441 présente une faible capacité entre ces couches métalliques et le corps semiconducteur, ce qui est important pour de nombreuses applications. D'autre part, ces zones semiconductrices sont entourées par une zone interruptrice de canal. 5 » Cette dernière forme de réalisation peut avan- etre . tageusemenv utilisée pour fabriquer un transistor â effet de champ avec électrode de porte isolée alors que dans la partie précitée du corps semiconducteur â l'endroit de l'ouverture dans la couche d'oxyde enfoncée, on élabore deux zones superficielles séparées entre elles, de 10 types de conduction opposés qui, au moins le long d'une partie de leur périphérie, sont contiguës à la couche d'oxyde entourant l'ouverture, sont séparées de la zone dopée et forment la zone de source et la zone de drain du transistor avec entre ces zones, la région de canal, et une électrode de porte est élaborée au-dessus de la zone de canal, électrode 15 qui est isolée de celle-ci par une couche isolante dont l'épaisseur est inférieure à l'épaisseur de la couche d'oxyde enfoncée. D'autre part, la dernière forme de réalisation peut avantageusement être appliquée pour fabriquer une cible photosensible du genre utilisé dans des tubes de prise de vues alors que dans 20 la partie précitée du corps semiconducteur est élaborée une couche d'oxyde enfoncée qui présente des ouvertures alors que, vue dans une direction perpendiculaire à la surface, chaque ouverture est entourée par la zone dopée interruptrice de canal et que par l'intermédiaire de chacune de ces ouvertures est élaborée dans le corps semiconducteiir une 25 zone superficielle du type de conduction opposé qui le long de sa périphérie est contiguë à l'oxyde enfoncé et forme avec le matériau semiconducteur sous-jacent une jonction p-n qui s'étènd pratiquement parallèlement à la surface dans le corps semiconducteur et qui est séparée de la zone dopée. 30 Un type important de transistor à effet de champ est le transistor à effet de champ à électrode de porte isolée dans lequel l'électrode de porte, vue dans une direction allant de la zone de source vers la zone de drain, s'étend jusqu'à proximité de la zone de dra-nmais non pas jusqu'à celle-ci. De tels transistors à effet de champ 35 sont appelés dans la littérature transistors à effet de champ à "offset gâte". Lors de la fabrication d'un tel transistor à effet de champ, il faut prévoir pour l'élaboration de l'électrode de porte une étape d'alignement très précise en vue d'obtenir la distance désirée entre l'électrode de porte et la zone de drain, vue dans une direction 40 allant de la zone de source vers la zone de drain. A l'aide d'une forme 72 09441 10 2130397 de réalisation du procédé conforme à l'invention, avec laquelle une zone dopée est obtenue au-dessus d'une couche d'oxyde enfoncée, on peut obtenir un transistor à effet de champ avec des propriétés électriques analogues à celles d'une transistor à effet de champ à "offset gâte", 5 cette étape d'alignement précise étant évitée. Cette forme de réalisation est remarquable en ce que la petite zone et la grande zone sont situées dans une région affleurant la surface â masquer, du premier type de conduction, du corps semiconducteur et dans cette région sont élaborées deux zones de l'autre type de conduction qui forment la zone de 10 source et la zone de drain du transistor, avec entre celles-ci la région de canal et la zone de drain est réalisée comme la zone dopée obtenue sous la couche d'oxyde enfoncée alors que la couche d'oxyde enfoncée chevauche une partie contiguS à la zone de drain de la zone de canal, et sur la surface située entre la zone de source et la couche d'oxyde 15 enfoncée de la région de canal on applique une couche isolante qui est plus mince que la couche d'oxyde enfoncée et sur cette couche mince on élabore l'électrode de porte du transistor. La distance entre la couche isolante mince et la zone de drain est donnéfepar la distance entre le bord de la couche 20 d'oxyde enfoncée et la zone de drain, cette distance pouvant être ajustée avec précision sans étape d'alignement. L'électrode de porte est appliquée sur la couche isolante alors qu'il ne faut pas prévoir d'étape d'alignement précise étant donné que l'électrode de porte peut chevaucher la couche d'oxyde enfoncée plus épaisse du fait que la capacité 25 entre la partie chevauchante de l'électrode de porte et le corps semiconducteur est petite, de sorte qur cette partie chevauchante de l'électrode de porte n'influence pratiquement pas le fonctionnement du transis, tor. Un procédé conforme à l'invention selon lequel 30 les propriétés électriques de la petite zone ainsi que celles de la grande zone sont modifiées par dopage à l'aide d'impuretés peut être appliqué de nombreuses façons selon la nature du dispositif semiconducteur à fabriquer. C'est ainsi que, par exemple, un tel procédé conforme à l'invention peut être appliqué pour fabriquer une jonction p-n avec ten-35 sion de claquage élevée. Il faut remarquer qu'une jonction p-n réalisée suivant une méthode conventionnelle à l'aide d'une diffusion d'une impureté présente l'inconvénient, en particulier dans le cas où la jonction est utilisée comme diode de Zener, que la tension de claquage de la jonction p-n à proximité de la surface du corps semiconducteur est moins 40 élevée qu'elle ne l'est plus profondément dans le corps semiconducteur. 72 09441 11 2130397 De ce fait, la caractéristique courant-tension de la jonction présente une faible stabilité. Cet inconvénient est évité, du moins en grande partie, en utilisant une forme de réalisation d'un procédé conforme à l'invention en vue de fabriiuei une jonction p-n à tension de claquage 5 élevée qui est remarquable en ce que la pe^ite zone et la grande zone sont situées dans un domaine affleurant la surface à masquer du premier type de conduction eu corps semiconducteur alors que la petite zone s'étend à partir de la surface plus profondément dans le domaine que la grande zone et par dopage le type de conductun des zones est trans-10 formé du premier en l'autre type de conduction, alors qv3. dans la petite zone on introduit une plus forte concentration superficielle en impuretés précitées que dans les parties de la grande zone entourant cette zone. Du fait que la concentration superficielle dans 15 la grande zone à proximité au bord de la jcr.ction p-n obtenue affleurant la surface est basse, la tension de claquage de la jonction p-n à proxi-aiité de la surface est élevée e* le claquage se produit plus profondément dans le corps semiconducteur, ce qui est avantageux pour la stabilité. 20 ïïne autre forme de réalisation importante d'un procédé conforme à l'invention avec lequel la petite zone ainsi que la grande ^one sont dopées et en vue de la fabrication d'un transistor est remarquable en ce que la petite zone et là grande zone sont situées dans un domaine affleurant la surface à masquer, du premier type de conduc-25 tion du corps semiconducteur alors que la grande zone s'étend à partir de la surface à masquer plus profondément dans ce domaine que la petite gone, et dans la petite zone la concentration en impuretés qui provoquent le premier type de ûonduction est augmentée et dans la grande zone des impuretés qui provoquent l'autre type de conduction sont introduites 30 da.r.s une concentration qui est située entre celle des impuretés dans la région précitée du premier type de conduction et celle de la petite zone du premier type de conduction, de sorte que la partie de la grande zone entourant la petite zone est de l'autre type de conductionde sorte que l'on obtient une structure de transistor aont la petite zone form» la 35 zone d'émetteur, la partie de la grande zone entourant la petite zone appartenant à la zone de base et la partie de la région précitée du corps semieonducteur entourant la grande zone formant la zone de collecteur. En utilisant cette forme de réalisation d'un procédé conforme à l'invention, O" peut obtenir un transistor avec une 40 structure précise, alors que la zone de base et le. zone d'émetteur peuraifc 12 2130397 72 09441 être obtenues à l'aide d'un seul masque photosensible. Dans le cas où les dimensions sont tellement petites qu'il est difficile de placer sur la zone de base une électrode de contact de base, on peut appliquer avantageusement une forme de réalisation d'un procédé conforme à l'in-5 vention qui est remarquable en ce qu'en même temps que l'on applique la petite ouverture dans la couche de sommet on pratique une autre ouverture dans la couche de sommet située à proximité de cette petite ouverture alors que pendant le dopage de la petite zone, par l'intermédiaire de la petite partie de surface, la partie de surface située au-dessus 10 de l'autre ouverture du corps semiconducteur est masquée contre le dopage par la couche intermédiâire et pendant l'élaboration de la grande ouverture dans la couche intermédiaire, la couche intermédiaire est également soumise par l'intermédiaire de l'autre ouverture dans la couche de sommet au traitement de décapage sélectif, de sorte qu'une partie 15 de la couche intermédiaire située au-dessus de l'autre ouverture est enlevée et qu'une autre partie de la surface du corps semiconducteur est définie et qu'ensuite, par dopage à l'aide d'impuretés, on modifie les propriétés électriques de la grande zone et de la zone affleurant l'autre partie de surface qui est contiguS à la grande zone. Dans ce cas égale-20 ment, il ne faut pas prévoir d'étape d'alignement intermédiaire précise. Le traitement de décapage peut être réalisé aussi longtemps que la partie de la couche intermédiaire entre la grande ouverture et l'autre ouverture dans la couche de sommet est entièrement enlevée. 25 sinB annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre comment l'invention peut être réalisée. indiqué sur la fig. 1. Les figures 2a à 2g représentent des coupes correspondant à celles de la fig. 2h â différents stades de la fabrication du dispositif semiconducteur selon les figures 1 et 2h. conducteur légèrement différent dont la vue en plan est la même que celle du dispositif semiconducteur selon les figures 1 et 2h et dont les figures 3b et 3c représentent des coupes à deux stades de la fabrication de ce dispositif semiconducteur à l'aide d'un procédé conforme 40 à l'invention. La description qui va suivre, en regard des des- 30 35 La fig. 3a est une coupe d'un dispositif semi- 72 09441 13 2130397 La fig. 4a est une coupe d'une zone d'isolation qui peut être utilisée dans un dispositif semiconducteur suivant les figures précédentes. Les figures 4b et 4c sont des coupes correspon-5 dant à celles de la fig. 4a à deux stades de la fabrication à l'aide d'un procédé conforme à l'invention. La fig. 5c représente une coupe d'une autre forme d'une zone d'isolation qui peut être utilisée dans un dispositif semiconducteur selon les figures 1 à 3c. 10 Les figures 5a et 5b représentent deux coupes correspondant à celle de la fig. 5c à deux stades de la fabrication à l'aide d'un procédé conforme à l'invention. La fig. 6 représente une vue en plan d'une partie d'une cible photosensible qui est fabriquée à l'aide d'un procédé 15 conforme à l'invention et dont la fig. 7 représente une coupe suivant le plan VII-VII indiqué sur la fig. 6. La fig. 8a est une coupe d'un transistor à. effet de champ avec électrode de porte isolée fabriquée à l'aide d'un procédé conforme à l'invention* 20 La fig. 8b est une coupe correspondant à celle de la fig. 8a pendant la fabrication du dispositif semiconducteur. La fig. 9a est une coupe d'un autre transistor à effet de champ avec électrode de porte isolée fabriqué à l'aide d'un procédé conforme à l'invention. 25 Les figures 9b à 9d sont des coupes correspondant à celle de la fig. 9a à. différents stades de la fabrication du transistor à effet de champ selon la fig. 9a. La fig. 9e est une coupe d'un transistor à effet de champ avec électrode de porte isolée qui est légèrement différent 30 de celui de la fig. 9a et qui est également fabriqué à l'aide d'un procédé conforme à l'invention. La fig. 10a est une coupe d'un dispositif semiconducteur comportant une jonction de diode à tension de claquage élevée. La fig. 10b est une coupe correspondant â celle 35 de la fig. 10a pendant la fabrication du dispositif semiconducteur représenté sur la fig. 10a à l'aide d'un procédé conforme à l'invention. La fig. 11a est une coupe d'un transistor fabriqué à l'aide d'un procédé conforme â l'invention. La fig. 11b représente une coupe correspondante 40 pendant la fabrication de la structure de transistor représentée sur la 72 09441 14 2130397 figure 11a. La fig. 12a est une coupe d'un autre transistor fabriqué à l'aide d'un procédé conforme à l'invention. Les figures 12b à 12f sont des coupes correspon-5 dant à celles de la fig. 12a â différents stades de la fabrication du transistor représenté sur la fig. 12a. La fig. 13a est une vue en plan d'une partie d'un dispositif semiconducteur intégré fabriqué à l'aide d'un procédé conforme à l'invention. 10 La fig. 13b est une coupe de ce dispositif semi conducteur suivant le plan XlIIb-XIIIb indiqué sur la fig. 13a. Les figures 13c et 13e à 13h sont des coupes correspondant à celle de la fig. 13b à différents stades de la fabrication du dispositif semiconducteur suivant les figures 13a et 13b. 15 La fig. 13à est une vue en plan correspondant à celle de la fig. 13a pendant la fabrication du dispositif semiconducteur La fig. 14a est une vue en plan d'une partie d'un autre dispositif semiconducteur intégré pendant la fabrication de celui-ci. 20 La fig. 14b est une coupe transversale de cet autre dispositif semiconducteur intégré. La fig. 15a est une coupe d'un dispositif semiconducteur légèrement modifié par rapport à celui du dispositif représenté sur la fig. 8a et réalisé à l'aide d'un procédé conforme â l'in-25 vention. La fig. 15b est une coupe correspondant à celle de la fig. 15a pendant la fabrication du dispositif semiconducteur. On va d'abord expliquer un procédé conforme à l'invention servant à la fabrication d'un dispositif semiconducteur se-30 Ion les figures 1 et 2h. Ces figures représentent une partie d'un circuit intégré comportant un corps semiconducteur 1 avec des îlots 7 S 15, alors que dans les îlots sont élaborés des composants, par exemple des transistors. Les îlots sont isolés entre eux par des zones d'isolation 35 16 qui sont constituées partiellement par du matériau isolant 26 et partiellement par une zone dopée 27. Le procédé conforme à l'invention est appliqué en vue d'obtenir les zones d'isolation 16 alors que par l'intermédiaire d'une partie de surface 17 du corps semiconducteur 1 définie par un 40 masque 35 (fig. 2e), appelée "petite partie de surface", les propriétés 72 09441 15 2130397 électriques d'une zone 18 du corps semiconducteur 1 contiguë â cette petite partie de surface 17» appelée par la suite "petite zone", sont modifiées, alors que par l'intermédiaire d'une partie de surface 19 définie également par un masque 36 (fig. 2f) appelée "grande partie de 5 surface", qui est plus grande que la petite partie de surface 17 et qui contient celle-ci, les propriétés électriques de la zone 20 du corps semiconducteur! contigu à cette grande partie de surface 19» appelée par la suite "grande zone", sont modifiées. On applique sur la surface 25 du corps semicon-10 ducteur 1 une couche de masquage qui comporte au moins deux couches partielle* de matériaux différents, â savoir une couche partielle supérieure 21 vue sur la couche de masquage (fig. 2b), appelée "couche de sommet" et une couche partielle 22 contiguë appelée "couche intermédiaire". Pour réaliser le traitement en vue de la modifi-15 cation des propriétés électriques de la petite zone 18, au moins la couche de sommet 21, dans l'exemple de réalisation envisagé, ou à la fois la couche de sommet 21 et la couche intermédiaire 22, sont munies d'une ouverture 23a (fig. 2e) qui est appelée "petite ouverture" et qui définit la petite partie de surface 17. 20 Pour réaliser le traitement en vue de modifier les propriétés électriques de la grande zone 20, la couche intermédiaire 22 est munie d'une ouverture 24 (fig. 2f) appelée "grande ouverture" qui définit la grande partie de surface 19 du corps semiconducteur.1. La grande ouverture 24 est élaborée en décapant 25 sélectivement la couche intermédiaire 22, alors que la couche de sommet 21 masque contre ce traitement de décapage et la couche intermédiaire 22 à partir de l'ouverture 23 dans la couche de sommet 21 jusqu'au-dessus de la couche de sommet 21 est enlevée sur une distance supérieure à l'épaisseur de la couche intermédiaire 22. 30 De ce fait, on obtient une structure précise sans étape d'alignement intermédiaire précise, prenant du temps et en utilisant un seul masque photosensible. Dans l'exemple de réalisation envisagé on utilise une couche de masquage qui masque le matériau semiconducteur sous-35 jacent à la fois contre le dopage â l'aide d'une impureté et contre 1'oxydation. Les propriétés électriques de la petite zone 18 sont modifiées en introduisant une impureté par l'intermédiaire de la petite ouverture 23a dans la zone 18, par exemple par diffusion, de sorte 40 que l'on obtient une zone diffusée 18a représentée sur la fig. 2f. 72 09441 16 2130397 Les propriétés électriques de la grande zone 20 (fig. 2f) sont modifiées en oxydant cette zone à l'aide d'un traitement d'oxydation par l'intermédiaire de la grande ouverture 24. De ce fait, on obtient une couche d'oxyde 26 qui au moins sur une partie de son 5 épaisseur est enfoncée dans le corps semiconducteur 1 (fig. 2g). Pendant le traitement d'oxydation, l'impureté introduite dans la petite zone 18 diffuse plus profondément dans le corps semiconducteur 1, de sorte que l'on obtient localement sous la couche d'oxyde 26 une zone dopée 27-10 II faut remarquer qu'il est également possible que la petite zone 18 et par conséquent également la zone diffusée 18a, s'étendent sur toute l'épaisseur de la couche épitaxiale 5« Si l'on introduit une impureté au moyen de l'implantation d'ions au lieu de la diffusion dans la petite zone 18, il est 15 alors possible de pratiquer la grande ouverture 24 dans la couche intermédiaire 22 avant l'implantation d'ions alors que la partie de la grande partie de surface 19 qui entoure la petite partie de surface 18 est masquée par les parties 29 (fig. 2f) s'étendant au-dessus de la grande ouverture 24 de la couche de sommet 21. D'autre part, il est possible 20 avant que se produise l'implantation d'ions de ne pratiquer qu'une petite ouverture 23 dans la couche de sommet comme le montre la fig. 2d si la couche de sommet 21 masque contre l'implantation d'ions et que la couche intermédiaire 22 ne le fait pas, Dans l'exemple de réalisation envisagé, les pro-25 priétés électriques de la petite zone 18 sont modifiées au moyen d'une diffusion d'une impureté par l'intermédiaire de la petite ouverture 23a avant que la couche intermédiaire 22 soit munie de la grande ouverture 24. La couche intermédiaire 22 est enlevée sous la couche de sommet 21, de telle façon que par l'oxydation de la grande 30 zone 20 on obtient une couche d'oxyde enfoncée 26 qui, vue dans une direction perpendiculaire à la surface du corps semiconducteur 1, s'étend le long de la périphérie de la zone dopée contiguë 27 à l'extérieur de cette zone. De ce fait, la zone dopée 27 ne prend pas d'es-35 pace supplémentaire â la surface 25 du corps semiconducteur 1, de sorte que l'on obtient notamment une structure compacte du dispositif semiconducteur. Le corps semiconducteur 1 comporte une couche superficielle 5 affleurant la surface 25 à masquer du corps semiconduc-40 teur 1, cette couche superficielle étant du premier type de conduction et 17 2130397 72 09441 une partie 6 contiguë à setie c^uci:-o ? - pe-rfi nielle partie appelés "Substrat" ae l'autre type de conduct::n. La couche superficielle 5 est divisée en îlots 7 a 15 (figures 1, 2h) à l'aide de zones d'isolation 16. 5 La zone dopée 27 contiguë à la couche d'oxyâc 2£ enfoncée sur au moins une p=rtie de son éoaieseur dans le corps 3er/iiconducteur 1 est appliquée dans ce cas dans la couche superficielle 5 comme une zone de l'autre type de conduction. La couche d'oxyde enfoncée 2c et la zone dopée 10 27 contiguë à l'oxyde 26 sont, alors appliquées sous la forme d'une configuration alors qu'elles entourent les îlots 7 à 15 et forment les zones d'isolation 16. Dans les îlots, on peut élaoorer des composants dont une ou plusieurs zones sont contiguës latéralement à l'oxyde en-Y-\ foncé 26, donc aux zones d'isolation, de sorte que l'on réalise une économie d'espace. Dans l'exemple de réalisation envisagé, on utilise au oépart un auostr&t 6 en si I ici us. ae type p ayant une résistivite d'environ 2 à 5 onms.Cu. et unt épaisseur d'environ 25Cyu. 20 Les autres dimensions sont enoisies suffisamment grandes pour oDtenir le nombre désiré d'îlots isolés entre eux du dispositif semiconducteur à fabriquer. Il taut remarquer que dans le cor-s semiconducteur 1 on fabrique génér lement simultanément plusieurs dispositifs semiconducteur, ces dispositifs 25 étant séparés les uns des autres à un stade ultérieur de la fabrication. ï)e façon usuelLe dans la technique o.es semiconducteurs on élabore sur le subsfcr&t 6 une couche superficielle 5 sous la forme d'une couche épitaxiale de type n (fig. 2a) dont la résistivité est de 0,2 i'. 0,6 ohm.cm eo dont l'épaisseur est d'environ 3^u. 30 Sur la surface 25 du corps semiconducteur 1, on applique ensuite une couche de masquage (fig. 2o) qui est formée par la couche de sommet 21 en nitrure de silicium et la couche intermédiaire 22 en oxyde de silicium. La couche 22 a une épaisseur d'environ J002. et 35 est oûtenue de façon usuelle en chauffant le corps semiconducteur 1 à environ 1000°G dans un ...ilieu oxydant, ensuite, on applique de façon usuelle par précipitation pvrolvtique la couche de nitrure ae silicium 21 dont l'épaisseur s'élève à environ I500I, sur la couche d'oxyde de silicium 22. 40 Sur la couche de sommet 21 de la couche de mas— 18 2130397 72 09441 quage, on applique un masque de décapage 28 qui, lorsqu'on pratique la petite ouverture 23 dans la couche de sommet 21, masque localement le nitrure de silicium sous-jacent de la couche de sommet 21 contre le traitement de décapage. 5 Le masque de décapage 28 est par exemple constitué par de l'oxyde de silicium et est obtenu de façon usuelle par précipitation d'oxyde de silicium. A l'aide du masque de décapage 28, la couche de sommet 21 est munie par décapage de la petite ouverture 23 qui déjà 10 définit la petite partie de surface 17 du aorps semiconducteur 1 (fig.2d). Par l'intermédiaire de la petite ouverture 23 dans la couche de sommet 21 et de la petite partie de surface 17, on peut maintenant, par exemple par diffusion de gallium ou par implantation d'ions, doper la petite zone 18 contiguë à la petite partie de surface 15 17 à l'aide d'une impureté en vue d'0bteniî> une zone de type p. Dans l'exemple de réalisation envisagé on enlève cependant d'abord l'oxyde de silicium de la couche intermédiaire 22 se trouvant au-dessus de la petite partie de surface 17 à l'aide d'un traitement de décapage sélectif par l'intermédiaire de la petite ouverture 20 23 dans la couche de sommet 21, de sorte que l'on obtient la petite ouverture 23a du masque 35 (fig. 2e), après quoi les propriétés électriques de la petite zone 18 sont modifiées en diffusant par l'intermédiaire de la petite ouverture 23a, du bore dans la petite zone 18 en vue d'obtenir la zone de type p diffusée 18a (fig. 2f). 25 II faut remarquer que pendant le traitement de décapage de la couche intermédiaire 22, le masque de décapage 28 qui est également constitué par de l'oxyde de silicium est enlevé entièrement ou partiellement selon son épaisseur. Après le dopage, la couche intermédiaire 22 est 30 munie d'une grande ouverture 24 (fig. 2f) qui définit la grande partie de surface 19 du corps semiconducteur 1; pour ce faire, on soumet la couche intermédiaire 22 à nouveau à un traitement de décapage sélectif par l'intermédiaire de la petite ouverture 23a. La couche intermédiaire 22 est enlevée à partir 35 de la petite ouverture 23a jusqu'au-dessous de la couche de sommet 21 sur une distance supérieure â l'épaisseur de la couche intermédiaire 22, par exemple sur une distance de 3 microns. Par chauffage à environ 1000°C dans un milieu oxydant, la grande zone 20 est ensuite oxydée, de sorte que l'on obtient 40 la couche d'oxyde 26 qui est enfoncée sur une partie de aon épaisseur 19 2130397 72 09441 dans le corps semiconducfeur 1 et s'étend partiellement au-dessus de la surface 25 du corps semiconducteur 1. L'épaisseur de la couche d'oxyde 26 est d'environ 2^u et s'enfonce sur environ 1yu dans la couche épitaxiale 5 5 (fig. 2h). Pendant le traitement d'oxydation, les atomes de bore introduits dans la petite zone 18 diffusent plus profondément dans le corps semiconducteur 1 et forment sous la couche d'oxyde 26 une zone dopée 27 de type p contiguë à la couche d'oxyde. 10 La couche d'oxyde 26 et la zone dopée 27 qui est représentée en pointillés sur la fig. 1 sont élaborées sous la forme d'une configuration, alors qu'elles entourent les îlots 7 à 15 de la couche épitaxiale 5 (fig. 1) et dans l'exemple de réalisation envisagé, dans lequel la zone dopée 27 s'étend jusqu'au substrat forment les 15 zones d'isolation 16. On peut alors élaborer dans les îlots 7 à 15 des composants qui sont isolés entre eux latéralement de façon efficace par les zones d'isolation 16. Dans l'exemple de réalisation envisagé, on élabore dans l'îlot 7 un transistor avec une zone d'émetteur 2, et une 20 zone de base 3 qui sont élaborées de façon usuelle par diffusion d'impuretés et avec une zone de collecteur 4 qui est formée par l'îlot 7 lui-même. Dans ce cas, la couche de masquage constituée par la couche de sommet 21 et la couche intermédiaire 22, peut être uti-25 lisée pour les masques de diffusion nécessaires. Toutefois, dans l'exemple de réalisation envisagé, cette couche de masquage est d'abord enlevée, après quoi sur la surface 25 du corps semiconducteur 1 on applique une couche d'oxyde de silicium qui est mise à profit de façon usuelle pour les masques de dif-30 fusion nécessaires et à l'aide de laquelle par diffusion de bore, respectivement de phosphore, on élabore respectivement la zone de base 3 de type p et la zone d'émetteur 2 de type n et une zone 31 de contact de collecteur de type n. La zone de base 3 dont l'épaisseur est d'environ 35 0,6^u et la zone 31 de contact de collecteur sont contiguës latéralement à la couche d'oxyde enfoncée 26, de sorte que l'on peut obtenir une structure compacte du dispositif semiconducteur à réaliser. La zone d'émetteur 2 a une épaisseur d'environ 0,3^u et peut, au besoin, être contiguë latéralement â l'oxyde enfoncé 40 26. ao 2130397 ' 72 09441 La zone de contact de collecteur 31 est élaborée en même temps que la zone d'émetteur 2 et a le même type de conduction mais un dopage supérieur à celui de la zone de collecteur 4 qui est formée par la couche épitaxiale 5« 5 La couche d'oxyde de silicium 30 est ensuite munie d'ouvertures 32, 33» 34 pour pouvoir munir les zones 2, 3 et 31 de contacts. Ces ouvertures sont représentées en pointillés sur la fig. 1. Par souci de simplification, les contacts ne sont pas représentés et peuvent être appliqués de façon usuelle sous la 10 forme de couches métalliques qui s'étendent sur la couche d'oxyde enfoncée 26. On peut imaginer de nombreuses variantes aux exemples de réalisation envisagés ci-dessus. C'est ainsi que l'on peut élaborer de façon usu-15 elle une couche de collecteur enterrée du même type de conduction nais avec un dopage plus élevé que la zone de collecteur 4. Une telle couche enterrée 37 est représentée en pointillé sur la fig. 2h. D'autre part, il est possible d'élaborer une zone 20 dopée 27 qui ne s'étend que jusqu'à proximité du substrat 6 alors que pendant le fonctionnement du dispositif semiconducteur, la zone d'écoulement de la jonction p-n entre le substrat 6 et la couche épitaxiale 5 atteint la zone dopée 27 et complète ainsi l'isolation des îlots. Après avoir pratiqué la grande ouverture 24 dans 25 la couche intermédiaire 22 (voir fig. 2f), on obtient, dans l'exemple de réalisation envisagé, une structure selon laquelle les parties 29 de la couche de sommet 21 s'étendant au-dessus des parties de la grande partie de surface 19 entourant la petite partie de surface 17 qui n'ont pas de fonction de masquage pendant le traitement d'oxydation de la grande 30 zone 20. Du fait que cependant pendant l'oxydation la couche d'oxyde 26 croît également au-dessus de la surface 25 du corps semiconducteur 1, il est possible, en particulier lorsque l'épaisseur de la couche d'oxyde 26 est grande et/ou l'épaisseur de la couche intermé-35 diaire 22 est petite, que les parties saillantes 29 de la couche de sommet 21, pour une épaisseur déterminée de l'oxyde déjà obtenue, remplis^ nt alors une fonction masquante. Dans ce cas, pour obtenir une couche d'oxyde 26 de bonne qualité, il peut être avantageux d'éliminer les parties sail-40 lantes 29 par exemple à l'aide d'ultra-sons avant de réaliser le traite- 21 2130397 72 09441 ment d'oxydation de la grande zone 20. Ce traitement aux ultras-sens peut être exécuté avantageusement pendant le décapage sélectif en vue a«obtenir la grande ouverture. Toutefois, dans l'exemple de réalisation envi-5 sagé, la couche de sommet 21 est soumise â un traitement de décapage sélectif après avoir pratiqué la grande ouverture 24 et avant d'élaborer la couche d'oxyde enfoncée 26, alors que cette couche est; enlevée sur environ la moitié de son épaisseur. D'autre part, les parties saillantes 29 de la 10 couche de sommet 21 sont soumiseségalement, par l'intermédiaire de la grande ouverture 24 dans la couche intermédiaire 22, au traitement de décapage et de ce fait sont entièrement enlevées. La ligne en pointillés 38 sur la fig. 2f indique la limite de la couche de sommet restante. Déjà lors de l'application de la couche de sommet 21 on doit tenir 15 compte de la diminution d'épaisseur de la couche de sommet qui se produit alors. La couche de sommet 21 et la couche intermédiaire 22 sont soumises à des traitements de décapage sélectif, c'est-â—:• dire que l'on utilise des décapants qui attaquent notablement plus ra-20 pidement la couche partielle à décaper que les autres couches paroielles. Pour le décapage sélectif de la couche partielle de nitrure de silicium on peut utiliser de l'acide phosphorique et pour le décapage sélectif de la couche partielle d'oxyde de silicium, de l'acide fluorhydrique. La fig. 3a est une coupe d'un dispositif semi-25 conducteur du même que celui représenté sur les figures 1 et 2h. Les vues en plan de ce dispositif semiconducteur sont les mêmes. La différence entre les dispositifs semiconducteurs concerne les zones d'isolation 16 qui, dans le dispositif selon la fig. 3a» ne sont constituées que par de l'oxyde de silicium isolant 126, on élabore des zones dopées 30 127 de type p dans le substrat de type p, qui servent d'interrupteur de canal. Les zones 127 sont à cet effet dopées plus fortement que le substrat 6. Ce dispositif semiconducteur peut par exemple être obtenu en prolongeant, dans le procédé de fabrication du dispositif 35 selon les figures 1 et 2h, le traitement d'oxydation en vue d'obtenir la couche d'oxyde de silicium enfoncée 26 (voir figures 2g et 2h) jusqu'à ce que la couche d'oxyde enfoncée s'étende au moins sur toute l'épaisseur de la couche épitaxiale 5 et que l'on obtienne la couche d'oxyde enfoncée 126 selon la fig. 3a, alors que la zone dopée 27 selon la fi-40 gure 2g ainsi que la zone 127 (fig.3a) se situent dans le substrat 6. 2? 2130397 72 09441 Dans ce cas, on obtient cependant une couche d'oxyde enfoncée qui s'étend sur environ la moitié de son épaisseur au-dessus de la surface 25 du corps semiconducteur 1. Il est également possible d'interrompre le trai-5 tement d'oxydation après avoir obtenu une couche d'oxyde de silicium enfoncée 126a (voir fig. 3b), qui s'étend environ sur la moitié de l'épaisseur de la couche épitaxiale 5 en enlevant ensuite par décapage la couche 126a de sorte que l'on obtient la structure selon la fig. 3c avec les renfoncements 41 et en oxydant ensuite à nouveau alors que les 10 renfoncements se remplissent d'oxyde de silicium et que l'on obtient la zone d'isolation 16 en oxyde de silicium 126 représentée sur la figure 3a. On obtient alors un dispositif semiconducteur avec une surface pratiquement plane. A l'exception de la zone d'isolation, le dispositif semiconducteur de la fig. 3a est fabriqué de la même façon que le dis-15 positif semiconducteur selon la fig. 1 et la fig. 2h. La grande zone transformée en matériau isolant est indiquée par la ligne en pointillés 20a sur la fig. 3h. La zone dopée 127 contiguë à la couche d'oxyde enfoncée 126 est donc réalisée comme interrupteur de canal avec le même 20 type de conduction mais avec un dopage plus élevé que la partie du substrat 6 entourant la zone 127. La fig. 4a est une coupe d'un autre type de zone d'isolation 16 qui peut être obtenue â l'aide d'un procédé conforme à l'invention. Ce type de zone d'isolation permet l'utilisation d'une 25 couche épitaxiale épaisse 5 en évitant une oxydation de longue durée. Cette zone d'isolation est obtenue de la façon suivante. Dans la petite ouverture 23a dans les couches 21 et 22 du masque 35, on élabore par décapage dans la couche épitaxiale 5 un renfoncement 141 (voir fig. 4b). Ensuite, on diffuse dans la petite zone 30 118 contiguë à la petite partie de surface 117 définie par le masque 35 une impureté de type p par exemple du bore et on pratique la grande ouverture 24 par décapage sélectif de la couche d'oxyde de silicium 22, de sorte que l'on obtient la structure selon la fig. 4c avec la zone diffusée 118a de type p et avec une grande partie de surface 119 définie 35 par cette ouverture, partie de surface à laquelle est contiguë la grande zone 120. Ensuite, par un traitement d'oxydation, la grande zone 120 est transformée en oxyde de silicium et la zone d'isolation 126 constituée par la couche d'oxyde enfoncée 126 et la zone de type p 127 dopée contiguë à celle-ci sont obtenues. Il est dans ce cas possible d'élaborer 40 une couche d'oxyde de silicium 126 qui s'étend sur toute l'épaisseur de — - 23 2130397 72 09441 la couche épitaxiale 5 de type n, alors que la zone 127 de type p se situe en grande partie comme interrupteur de canal dans le substrat $ de type p. Il est également possible d'élaborer d'abord par 5 l'intermédiaire de l'ouverture 25a une zone de type p diffusée et de décaper dans cette zone un renfoncement avec lequel après avoir pratiqué la grande ouverture 24 on obtient la structure selon la fig. 4c. Une autre possibilité pour l'obtention de la zone d'isolation va maintenant être expliquée en regard des figures 5a à 5c. 10 Par l'intermédiaire de l'ouverture 25a (voir fig. 5a) dans le masque 35, on diffuse une impureté de type p, par exemple du bore, dans la petite zone 118 après quoi, par décapage sélectif de la couche intermédiaire 22 du masque 35, on pratique la grande ouverture 24 et, par l'intermédiaire de cette ouverture, on décape un renfoncement 142 dans la couche épi-15 taxiale 5 qui s'étend sur une plus petite distance dans ladite couche épitaxiale 5 que la petite zone 118 de sorte que l'on obtient la structure selon la fig. 5b avec la zone diffusée 145 de type p sous le renfoncement 142. Par un traitement d'oxydation, on obtient la zone d'isolation 16 (voir fig. 5c) constituée par la couche d'oxyde de silicium 144 20 enfoncée sur pratiquement toute son épaisseur et la zone dopée 145 de type p contiguë. La grande zone 146 représentée par les lignes en pointillés sur la fig. 5b est donc transformée par une combinaison d'un procédé de décapage et d'un traitement d'oxydation en la région isolante 144 en oxyde de silicium. 25 On va maintenant examiner quelques exemples de réalisation du procédé conforme à l'invention avec lesquels la zone dopée contiguë à la couche d'oxyde enfoncée est réalisée comme une zone interruptrice de canal et est à cet effet élaborée sous la forme d'une zone du même type de conduction mais avec un dopage plus élevé que la 50 partie du corps semiconducteur entourant la zone. On va examiner en premier lieu un procédé de fabrication du dispositif semiconducteur selon la fig. 6 et la fig. 7. Dans ce cas, on utilise un corps semiconducteur 51 dont au moins la partie adjacente à la surface à mesurer 54 est du premier type de conduc-55 tion et dans cette partie on élabore la couche d'oxyde enfoncée 52 avec la zone dopée adjacente 55- La couche d'oxyde 52 présente vue dans une direction perpendiculaire à la surface 54 une ouverture 55 qui est entièrement entourée par la zone dopée 55, alors que dans la partie précitée du corps semiconducteur 51, à l'endroit de l'ouverture 55, on 40 forme une zone superficielle 56 d'un composant semiconducteur, qui au 24 2130397 72 09441 moins le long d'une partie de sa périphérie est contiguë à la couche d'oxyde 52 entourant l'ouverture 55- Dans l'exemple de réalisation envisagé, la partie du premier type de conduction est le corps semiconducteur 51 lui-mime. 5 Les figures 6 et 7 représentent une cible photo sensible du genre utilisé dans des tubes de prises de vues constitués par un corps 51 en silicium de type n avec des zones superficielles 56 de type p situées les unes à côté des autres et séparées les unes des autres. C'est pourquoi lors de la fabrication on élabore une couche 10 d'oxyde enfoncée 52 qui comporte des ouvertures 55, alors que vue sur la surface 54 chaque ouverture 55 est entièrement entourée par la zone interruptrice de canal 53• Dans chaque ouverture 55 est élaborée une zone superficielle 56 de type p qui le long de toute sa périphérie est contiguë à la couche d'oxyde enfoncrfe 52 et forme avec le matériau semicon-15 ducteur sous-jacent une jonction p-n 57 qui s'étend pratiquement parallèlement à la surface 54 dans le corps semiconducteur 51• L'élaboration de la zone interruptrice de canal 53 et de la couche d'oxyde enfoncée 52 peut se faire de façon analogue à l'élaboration de la zone 27 et de la couche d'oxyde 26 dans la fig. 2h 20 ou comme la zone 127 et la couche d'oxyde 126 selon la fig. 3a, ou comme la zone 127 et la couche d'oxyde 126 selon la fig. 4a, ou comme la zone 145 et la couche d'oxyde 144 selon la fig. 5c, à cette différence près que l'on introduit dans la petite zone une impureté de sorte que seule la concentration en impureté dans la petite zone est augmentée, le type 25 de conduction n'étant pas modifié. Dans l'exemple de réalisation envisagé, on peut utiliser comme impureté par exemple de l'arsenic. Il faut remarquer qu'après l'élaboration de la couche dopée 53 et de la couche d'oxyde enfoncée 52, celle»ci sert de masque de diffusion pendant l'élaboration des zones superficielles dif-30 fusées 56 de type p. Les zones 56 peuvent également être réalisées par exemple par implantation d'ions, alors que la couche d'oxyde 52 masque le matériau semiconducteur sous-jacent contre l'implantation d'ions. Les zones interruptrices de canal 53 empêchent la formation des canaux superficiels jmiiteriaiipusde ^yPe P contigues à 35 la couche d'oxyde enfoncée 52 et de ce fait des liaisons électriques entre les zones 56. Il est évident que la cible peut encore 'être soumise à d'autres traitements pour l'élaboration de zones usuelles, de couches et d'électrodes, comme par exemple une couche à résistance 40 ohmique élevée sur l'oxyde enfoncé 52 et sur les zones 56 de type p. - 25 IMUi-ii 72 09441 D'autre part, le corps semiconducteur peut par exemple êxre ..j- calement de façon usuelle. La fig. Qa représente un transistor L effàt de champ avec une électrode de porte isolée. Ce transistor comporta un corps 5 71 en silicium de type n comportant la zone de source J2 de type p e!- la zone de drain 73 de type p entre lesquelles se *itue la région de -^nal 74. Sur cette région de canal se situe une mince couche d:o^;yàe de silicium 75 et sur les zones de source et de drain une couche d'oxyàe ds silicium 76 plus épaisse. Les couches d'oxyde 75 2t 7° sont entourées 10 par une couche d'oxyde de silicium enfoncée 77 encore plus épaisse. L'électrode de porte 78 est située sur la mince couche droxyde 75» Dans la couche d'oxyde 76 sont pratiquées des ouvertures 79 et 80 par l'intermédiaire desquelles les couches métalliques 81 et 82 sont reliées aux zones de source et de drain 72 et 75» ces couches s'étendant sur la 15 couche d'oxyde enfoncée 77. Sous la couche d'oxyde enfoncée 77 est élaborée une couche interruptrice de canal 83 qui a le mime type de conduction mais un dopage plus élevé que le corps en silicium 71• La structure représentée sur la fig. 8a a ii'itas-ment l'avantage de présenter de très petites capacités parasites at est 20 particulièrement facile à réaliser sans une étape de masquage de précision avec un procédé conforme à l'invention. Lors de la fabrication du transistor à effet de champ, on utilise au départ un corps en silicium 71 de type 11 dans lequel on élabore, de faç'ôn analogue à celle décrite en rapport à l'exem-25 pie de réalisation précédent, une couche d'oxyde de silicium enfoncée 77 qui présente une ouverture 84 (voir fig. 8b) et avec une zone dopée 8> de type n contiguë à la couche enfoncée 77 qui est dopée plus fortement que le corps en silicium 71 et peut ainsi remplir la fonction de zone interruptrice de canal et qui entoure l'ouverture 84. La couche d'oxyde 30 de silicium enfoncée 77 est enfoncée sur une partie de son épaisseur dans le corps 71 mais peut également être élaborée de telle façon qu'elle est enfoncée sur pratiquement toute son épaisseur dans le corps 71- La structure selon la fig. 8b est alors obtenue alors que le masque utilisé pendant l'élaboration de la couche d'oxyde 35 enfoncée 77 est encore présent sur la surface 86 du corps semiconducteur 71. La fig. 8b représente ce masque 85 déjà muni des ouvertures 87 et 88 contiguës à la couche d'oxyde enfoncée 77 à l'endroit des zones de source et de drain 72 et 75 à élaborer. Ensuite, par diffusion ou implantation d'ions 40 d'une impureté par l'intermédiaire des ouvertures 87 et 88 dans le corps •--- 20 2130397 72 09441 semiconducteur 71» on élabore les zones de source et de drain 72 et 73 et par un traitement d'oxydation la couche d'oxyde de silicium 76 enfoncée sur une partie de son épaisseur dans le corps semiconducteur 71 à l'endroit des ouvertures 87 et 88. Les zones de source et de drain 72 5 et 73 sont des zones superficielles qui le long d'une partie de leur périphérie sur.t contiguës à la couche d'oxyde 77 entourant l'ouverture 84. L'électrode de porte 78 peut être appliquée sur la partie ô'isque 85 située entre les zones de source et de drain 72 G et 73. Dans l'exemple de réalisation envisagé, ce masque est cependant enlevé et remplacé par une couche d'oxyde de silicium 75• Après avoir pratiqué les ouvertures 79 et 80, on peut appliquer les couches métalliques J8, 81 et 82 de façon usuelle. A l'aide d'un procédé conforme à l'invention, on 15 obtient ainsi de façon simple une zone interruptrice de canal 83 sous l'oxyde enfoncée 77 qui est séparée des zones de source et de drain J2 et 73. La couche d'oxyde de silicium 77 a une épaisseur d'environ 2^u, celle de la couche d'oxyde de silicium 76 est d'environ 20 0,5/U et celle de la couche d'oxyde de silicium 75 est d'environ ïïn type important de transistors à effet de champ avec une électrode de porte isolée comporte une électrode de porte dont la partie active, qui est séparée par une mince couche isolante de la région de canal, ne s'étend 25 pas jusqu'à la zone de drain. En d'autres termes, il existe un écart entre la partie active de l'électrode de porte et la zone de drain. Cet écart doit être déterminé avec précision, ce qui exige une grande précision en ce qui concerne le positionnement de la zone de drain et de l'électrode de porte l'une par rapport à l'autre. Avec un procédé con-30 forme à l'invention, la précision requise peut être obtenue de façon simple. La fig. 9a représente un tel transistor à effet de champ obtenu à l'aide d'un procédé conforme à l'invention. Pour la fabrication de ce transistor, on utilise 35 au départ un corps semiconducteur 91 du premier type de conduction (ou comportant une partie du premier type de conduction) dans lequel sont élaborées deux zones 96 et 97 du type de conduction opposé qui forment les zones de source et de drain du transistor. La zone de drain 97 est réalisée sous la forme d'une zone dopée obtenue au-dessous de la couche 40 d'oxyde enfoncée 98* La région de canal 100 est située entre la zone de 27 2130397 72 09441 source 96 et la zone de drain 97. Sur la surface 101 située entre la zone de source 96 et de l'oxyde enfoncé 98 du corps semiconducteur $1, on applique une couche isolante 102 qui est plus mince que l'oxyde enfoncé 98 et sur cette mince couche on applique l'électrode de porte 103. 5 L'électrode de porte chevauche légèrement la couche d'oxyde enfoncée 98» mais la partie chevauchante n'appartient pas à la partie active de l'électrode de porte 103 qui est située sur la mince couche isolante 102, étant donné que la couche d'oxyde plus épaisse 98 limite l'effet capacitif de la partie chevauchante de l'électrode de porte 103. 10 On part d'un corps $1 en silicium de type n (voir fig. 9b) sur lequel est appliqué un masque 92 constitué par une couche de sommet 105 en nitrure de silicium et une couche intermédiaire 106 en oxyde de silicium et comportant les ouvertures 107 et 108. Dans la petite zone 94 contiguë à l'0uverture 107, on diffuse une impureté 15 de type p par l'intermédiaire de l'ouverture 107. Plus tard, la grande zone 95 sera transformée en oxyde de silicium. Egalement par l'intermédiaire de l'ouverture 108, cette impureté de type p est diffusée dans le corps semiconducteur 91- On obtient alors les zones 110 et 109 de type p selon la fig. 9°. 20 L'ouverture 108 est alors fermée par un masque de décapage 112 constitué par exemple par une couche de vernis photosensible. Pour ce faire, il ne faut pas prévoir de technique de masquage de précision. Ensuite, par décapage sélectif de la couche in-25 termédiaire 106, on pratique la grande ouverture 111 à laquelle est contiguë la grande zone 95 qui sera transformée en oxyde de silicium. Après enlèvement de la couche de vernis photosensible 112, on élabore par un traitement d'oxydation les couches d'oxyde enfoncées 98 et 113 (voir fig. 9d) alors que les impuretés dans 30 les zones 109 et 110 diffusent plus profondément dans le corps semiconducteur et que l'on obtient la zone dopée 96 de type p qui entoure dans le corps semiconducteur entièrement la couche d'oxyde enfoncée 113 et la zone dopée 97 de type p qui est située sous la couche d'oxyde enfoncée 98. Le procédé conforme à l'invention permet de déterminer avec pré-35 cision la distance entre le bord de la couche d'oxyde enfoncée 98 et la zone 97 de type p située au-dessous de celle-ci. Ensuite, on enlève le masque comportant les couches partielles 105 et 106 et on le remplace par une mince couche d'oxyde de silicium 102 qui est plus mince que les couches d'oxyde en-40 foncées 98 et 113- 28 2130397 72 09441 Après avoir pratiqué«_les ouvertures 90 et 99» on peut appliquer de façon usuelle les couches métalliques 114» 115 et 103, de sorte que l'on obtient le transistor à effet de champ selon la fig.9a. Les couches d'oxyde enfoncées 98 et 113» qui 5 peuvent être enfoncées aussi sur toute leur épaisseur dans le corps, ont une épaisseur d'environ 2 microns et la mince couche d'oxyde 102 a une épaisseur d'environ 0,2 micron. La distance sur laquelle la couche intermédiaire 106 est enlevée par décapage sélectif jusqu'au-dessous de la couche de sommet 105 est d'environ 4 microns (voir fig. 9c). 10 L'électrode de porte 103» la couche d'oxyde en foncée 113 et la zone de source 96 peuvent, vues sur la surface 93» entourer la couche d'oxyde enfoncée 98 et la zone de drain 97* Il faut remarquer que la zone de source 96 et la couche d'oxyde enfoncée 113 sont obtenues en même temps que la zone 15 de drain 97 et la couche d'oxyde enfoncée 98» ce qui simplifie fortement le procédé. Il est également possible par exemple d'élaborer la zone de source en une étape succinte comme une zone superficielle, alors que par exemple on peut appliquer sur cette zone une couche d'oxyde non enfoncée ou enfoncée moins profondément. 20 II faut remarquer par ailleurs, que pendant le décapage sélectif de la couche intermédiaire 106 par l'intermédiaire de l'ouverture 107 dans la couche de sommet 105 (voir la fig. 9e), la couche de masquage 112 ne peut masquer que la partie de droite de l'ouverture 108 dans les couches 105 et 106, tandis que d'autre part la par-25 tie de droite de l'ouverture 107 peut être masquée. On obtient alors un transistor à effet de champ comme représenté sur la fig. 9e, alors que les zones de source et de drain 96 et 97 comportent une partie de gauche qui est située entièrement sous les couches d'oxyde enfoncées 113 et 98 et une partie de 30 droite qui s'étend jusqu'à la surface 93 du corps semiconducteur 91 « Avec cette structure, la zone de source 96 peut être la zone de drain d'un transistor à effet de champ précédent et la zone de drain 97 la zone de source d'un transistor à effet de champ suivant, alors que les couches métalliques 114 et 115 peuvent être superflues. Les électrodes 35 de porte du transistor à effet de champ précédent et suivant sont désignées par 103a et 103b. On va maintenant examiner quelques exemples du procédé conforme à l'invention selon lesquels on utilise une couche de masquage qui masque le matériau semiconducteur sous-jacent du corps 40 semiconducteur contre le dopage à l'aide d'impuretés et avec lequel les 29 2130397 72 09441 propriétés électriques de la petite zone ïwut modifiées en introduis&?.$ une impureté dans cette petite zoiie oai. 1" lnter£:*=.iairs Je la p£i_:.^ ouverture et les propriétés électriques de la gradue zone sont modifiées en introduisant une impureté par 1 * intei'siâdiairs 'Je la grande ouverture 5 dans cette grande zone. On va d'abord examiner la réalisation fi: une jonction p-n 150 (voir fig. 10a) à tension de claquage élevée, On utilise au départ un oorpû semiconducteur 151 du premier type de coî*du?.ti.-vn (ou avec une région du premier type de conduction) contigu à la surface 10 à masquer 152 (voir également la fig. 10b) dans lequel sont situées petite zone 155 et la grande zone 154 zones dans lesquelles on diffuse ou on implante ensuite successivement une impureté. La petite zone 155 s'étend à partir de la surface 152 plus profondément dans le corps 151 que la grande zone 154. Par 15 dopage à l'aide d'une impureté, le type de conduction des zones 155 et 154 est transformé du premier type en l'autre type alors que dans la petite zone 155 on élabore une concentration superficielle plus élevés de l'impureté précitée que dans les parties 155 de la grande zone 154 entourant cette petite zone 155« 20 Dans l'exemple de réalisation envisagé, le corps semiconducteur 151 est un corps en Silicium de iype n. Sur la surfac-e 152 on applique un masque avec une couche de somsiet 156 en nitrure de silicium et une couche intermédiaire 157 en oxyde de silicium dans laquelle on pratique une petite ouverture 158. 25 Dans l'exemple de réalisation envisagé, les im puretés sont introduites par diffusion. Dans la petite zone on diffuse une impureté de type p, par exemple du bore. La concentration superficielle de cette "l 8 3 impureté s'élève à environ 10 atomes de bore par cm . 30 Ensuite, par décapage sélectif de la couche in termédiaire 157» on enlève la partie 157a qui s'étend de l'ouverture 158 jusqu'à la ligne en pointillés 159 sur une distance d'environ 5^ et on diffuse une impureté de type p, par exemple du bore, dans la grande zone 154» alors que la concentration superficielle dans les parties 155 17 3 35 de la grande zone s'élève à environ 10 atomes de bore par cm . Cette concentration superficielle est inférieure à la concentration superficielle dans la petite zone 153 et de préférence légèrement supérieure à la concentration de l'impureté de type n dans le corps 151» On obtient alors la zone 160 de type p, consti-40 tuée par une partie centrale 161 et une partie 162 entourant cette partie 3o 2130397 ' 72 09441 qui a une résistance ohmique supérieure à celle de la partie centrale 161. Cette zone 160 de type p forme la jonction p-n 150 avec le corps 151 de type n. L'anneau à résistance ohmique élevée 162 a pour 5 conséquence que lors du claquage de la jonction p-n 150, ce claquage ne se produit pas à proximité de la surface 152, ce qui se traduit par une caractéristique courant-tension plus stable. Après enlèvement du masque utilisé, on applique aur la surface 152 une couche d'oxyde de silicium 165 avec une ouverture 10 164- Dans cette ouverture, on applique une couche métallique 165 pour contacter la zone 160 de type p. Ensuite, le corps 151 de type n peut être muni d'une couche métallique 166, après quoi on obtient le dispositif semiconducteur selon la fig. 10a qui peut être utilisé comme diode ou comme condensateur. 15 Des zones du même genre que la zone 160 peuvent également être mises à profit pour d'autres applications. Par exemple, une telle zone peut être réalisée sous la forme d'une zone d'isolation d'un dispositif semiconducteur intégré. On va maintenant décrire un exemple de réalisa-20 tion d'un procédé conforme à l'invention permettant de fabriquer un transistor bipolaire. On utilise au départ un corps 171 en silicium de type n (voir fig. 11b) ou un corps en silicium qui comporte une région de type n qui affleure la surface à masquer 172 dans laquelle sont situées la petite zone 173 et la grande zone 174. La grande zone 174 s'étend jusqu'à 25 une plus grande profondeur dans le corps semiconducteur 171 que la petite zone 173 et contient la petite zone 173. A l'aide d'un masque 175 avec la petite ouverture 176, la concentration en impuretés dans la petite zone est augmentée par exemple par diffusion d'arsenic ou par implantation d'ions d'ar-30 senic, de sorte que l'on obtient la zone d'émetteur 177 selon la fig.11 a. Le masque 175 est constitué dans ce cas également par une couche de sommet 178 en nitrure de silicium et une couche intermédiaire 179 en oxyde de silicium. Par décapage sélectif de la couche intermédiaire 179» on obtient la grande ouverture 180. Par l'intermédi-35 aire de cette grande ouverture, on diffuse alors une impureté de type p par exemple du bore dans la grande zone 174 en une concentration qui est située entre celle de la concentration d'arsenic dans la petite zone 173 et celle de l'impureté de type n dans le corps 171» de sorte que la partie de la grande zone 174 entourant la petite zone 173 devient du 40 type p de conduction et forme la zone de base 181 comme représenté sur 3' 2130397 72 09441 la fig. 11a. La partie 182 du corps 171 entourant la zone de base 181 forme la zone de collecteur de type n du transistor. Après enlèvement des couches 178 et 179» on applique sur la surface 172 du corps 171 une couche d'oxyde de silicium 185 comportant les ouvertures 183 et 184. 5 Dans ces ouvertures, on applique un contact de base 186 et un contact d'émetteur 187. La zone de base 181 et la zone d'émetteur 177 sont donc obtenues à l'aide d'un seul masque photosensible, à savoir le masque photosensible à l'aide duquel est obtenue la petite ouverture 176. 10 Le contact de base 186 entoure le contact d'émet teur 187. Si l'on désire obtenir une plus petite capacité base-collec-teur, la zone d'émetteur se situe alors de préférence le long d'une partie de sa périphérie, directement à proximité du bord de la zone de base et le contact de base principalement d'un côté près de la zone d'émet-15 teur. La fig. 12a représente un tel transistor. Ce transistor comporte une zone de collecteur 191 de type n, une zone de base 192 de type p et une zone d'émetteur 193 de type n situées dans un corps semiconducteur 190. Sur la surface 194, on applique une couche d'oxyde de silicium 195 comportant des ouvertures 196 et 197» ouvertures par l'intermédiaire 20 desquelles une couche métallique 198 est reliée à la zone d'émetteur 193 et une couche métallique 199 à. la zone de base 192. Les conducteurs de connection peuvent être reliés à ces couches métalliques. Ce transistor peut être fabriqué de la façon suivante à l'aide d'un procédé conforme à l'invention. 25 On utilise au départ un corps 190 en silicium de type n (voir fig. 12b) sur une surface 194 duquel est appliquée une couche de masquage constituée par la couche de sommet 200 en nitrure de silicium et la couche intermédiaire 201 en oxyde de silicium. Sur la couche de sommet 200, on applique un masque de décapage 202 constitué 30 par une couche d'oxyde de silicium comportant deux ouvertures 203 et 204, après quoi, par décapage sélectif de la couche de sommet 200, on pratique dans cette couche les ouvertures 205 et 206 (voir fig. 12c). Ensuite, sur les ouvertures 206 et 204, on applique un masque de décapage 207 constitué par exemple par une couche de 35 vernis photosensible (voir fig. 12d). L'application du masque de décapage 207 n'exige pas d'étapes de photomasquage de précision. Ensuite, par décapage sélectif, on pratique l'ouverture 208 dans la couche intermédiaire 201, alors que les parties de la couche d'oxyde de silicium 202 non recouvertes par le masque 207 sont enlevées par décapage et après 40 enlèvement du masque de décapage 207 on obtient la structure selon la • 32 2130397 72 09441 fig. 12e. Par l'intermédiaire des ouvertures 203 et 208 dans les couches 200 et 201, on réalise une diffusion d'émetteur dans le corps semiconducteur 190, alors que par exemple on diffuse l'arsenic dans la petite zone 209 et on obtient la zone d'émetteur 193 de type n comme représenté sur la fig. 12f. Ensuite, par décapage sélectif de la couche intermédiaire 201 en oxyde de silicium, on pratique dans cette couche la grande ouverture 210. La couche d'oxyde de silicium 202 est alors enlevée (voir figure 12e et 12f). D'autre part, il apparaît une autre ouverture 211 dans la couche intermédiaire 201 sous l'ouverture 206 dans la couche de sommet 200, alors que l'ouverture 211 est plus grande que 1'ouverture 206. Par l'intermédiaire de la grande ouverture 210, on pratique dans la grande zone 212 une diffusion de base dans le corps semiconducteur 190, alors que l'on diffuse du bore dans la grande zone 212. Cette diffusion est par ailleurs réalisée par l'intermédiaire de l'ouverture 211 dans le corps en silicium 190 et l'on obtient la zone de base 192 de type p selon la fig. 12f. Il est évident que la distance entre les ouvertures 203 et 206 dans la couche de sommet 200 et la distance sur laquelle pendant le décapage sélectif de la couche intermédiaire 201 celle-ci est enlevée sous la couche de sommet, doivent être choisies de telle façon que la distance entre les ouvertures 210 et 211 soit suffisamment petite de façon que les régions diffusées de ty]5e p contiguës à ces ouvertures à obtenir pendant la diffusion de base chevauchent de manière à obtenir une zone de base 192 cohérente. Cette distance peut par exemple être égale à une partie de l'épaisseur de la zone de base 192, mais il est également possible pendant le décapage sélectif de la couche intermédiaire 201 d'enlever entièrement cette couche entre les ouvertures 203 et 206, alors que les ouvertures 210 et 211 dans la couche intermédiaire 201 forment une ouverture cohérente par l'intermédiaire de laquelle est exécutée la diffusion de base. Après l'élaboration de la zone de base 192, la couche de sommet 200 et la couche intermédiaire 201 sont enlevées et remplacées par la couche d'oxyde de silicium 195 (voir fig. 12a) dans laquelle sont pratiquées les ouvertures 196 et 197- On applique ensuite les couches métalliques 198 et 199 et l'on obtient le transistor représenté sur la fig. 12a. En se référant aux figures 13a à 13h, on va main „ 2130397 72 09441 tenant expliquer un exemple de réalisation d'un procédé conforme â 3,®invention permettant de fabriquer un dispositif semiconducteur intégré avec un transistor selon la fig. 15a et 13b. alors que pendant le décapage sélectif de la couche intermédiaire en vue d'obtenir la grande 5 ouverture une partie cohérente de la couche intermédiaire est divisée par ce décapage sélectif en au moins deux parties séparées» Le dispositif semiconducteur selon les figures 13a et 13b est du même genre que celui représenté sur les figures 1 et 2h et ne diffère de celui-ci que par le fait qu'entre la zone de base 3 10 du transistor et la zone de contact de collecteur 31 se trouve dans le corps semiconducteur 6 une partie de séparation 300 en oxyde de silicium enfoncé qui est contiguë à la couche d'oxyde enfoncée 26 appartenant aux zones d'isolation 16, alors que la zone de base 3 et la zone de contact de collecteur 3"! sont contiguës le long de toute leur péri-15 phérie aux couches d'oxyde enfoncées 26 et 300. On utilise au départ un corps en silicium 1 (voir fig. 13c) avec une substrat 6 en silicium de type p sur lequel est appliquée une couche épitaxiale 5 de type n et qui comporte une couche enterrée 37 de type n qui est dopée plus fortement que la couche { 20 épitaxiale 5« Sur la surface à masquer 25 est appliquée une couche de masquage avec une couche de sommet 21 en nitrure de silicium et une couche intermédiaire 22 en oxyde de silicium. A l'aide d'un masque de décapage 28 en oxyde de 25 silicium, on pratique la petite ouverture 23 et l'autre ouverture 301 dans la couche de sommet 21 (voir également la fig. 13d). Ensuite, l'autre ouverture 301 est masquée à l'aide d'une couche de veinis photosensible 302 (voir fig. 13e), opération pour laquelle il ne faut pas prévoir de technique de masquage de précision et l'on soumet la couche 30 intermédiaire 22 à un traitement de décapage de sorte que l'on obtient dans la couche de masquage (21, 22) la petite ouverture 23a. Les parties du masque de décapage 28 qui ne sont pas situées sous la couche de vernis photosensible 302 sont dans ce cas également enlevées. Après enlèvement de la couche de vernis photo-35 sensible 502, on diffuse, par l'intermédiaire de la petite ouverture 25a, du bore dans une petite zone adjacente à cette ouverture de sorte que l'on obtient la zone 18a de type p (voir fig. 13f)- Ensuite, par décapage sélectif de la couche intermédiaire 22, on pratique la grande ouverture 24 dans la couche inter-40 médiaire 22, alors que l'on obtient également l'autre grande ouverture 34 2130397 72 09441 303 dans la couche intermédiaire 22 sous l'autre ouverture 301 dans la couche de sommet 21, voir les figures 13d et 13g- Les côtés 301a et 301 h de l'autre ouverture 301 dans la couche de sommet 21 sont situés tellement près du bord de la 5 petite ouverture 23 dans la couche de sommet 21 que pendant le décapage sélectif de la couche intermédiaire 22 par l'intermédiaire des ouvertures 23 et 301 en vue d'0btenir la grande ouverture 24 et l'autre grande ouverture 303 dans la couche intermédiaire 22, la partie de la couche intermédiaire 22 cohérente située au-dessous de la partie 21a de la 10 couche de sommet 21 et de l'ouverture 301 est divisée en deux parties 22a et 22b séparées l'une de l'autre. Ensuite, on exécute un traitement d'oxydation en vue d'obtenir la couche d'oxyde de silicium enfoncée 26 qui fait partie des zones d'isolation 16 (voir fig. 13h) et la partie de sépara-15 tion 300 en oxyde de silicium qui est contiguë à la couche d'oxyde 26. Les impuretés dans la zone 18a diffusent plus profondément dans le corps semiconducteur 1, de sorte que l'on obtient les zones 27 de type p qui se situent sous la couche d'oxyde 26 et appartiennent aux zones d'isolation 16. Sous la partie de séparation 300 ne se trouve pas de zone 20 de type p. Ensuite, par diffusion d'impuretés, on élabore la zone de base 3 de type p (voir les figures 13a et 13b), la zone d'émetteur 2 de type n et la zone de contact de collecteur 31 de type n, opération pour laquelle il ne faut pas prévoir de technique de masquage 25 de précision. Il faut remarquer que la couche enterrée 37 n'est pas indispensable et que l'on peut s'en passer. Il est également possible, dans le cas où la couche enfoncée est présente, que les couches d'oxyde 26 et 300 s'étendent sur toute l'épaisseur de la couche 30 épitaxiale 5, alors que la zone 27 se situe comme zone interruptrice de canal sous la couche d'oxyde 26. D'autre part, il est possible lors du décapage sélectif de la couche intermédiaire 22 par l'intermédiaire de la petite ouverture 23 de ne pas masquer l'ouverture 301 dans la couche de sommet, de sorte qu'également sous l'ouverture 301 la couche intermé-35 diaire 22 est enlevée pendant que l'on pratique la petite ouverture 23a (voir fig. 13e). Pendant l'élaboration des zones 18a de type p (fig.13f) on obtient également une zone de type p sous l'ouverture 301, zone qui est séparée des zones 18a. Après l'application des couches d'oxyde 26 et 300 (fig. 13h), on obtient également sous la couche d'oxyde 300 une zone 40 de type p qui peut pénétrer légèrement dans la couche enterrée 37 et qui 35 2130397 72 09441 est séparée de la zone 27 de type p. Si l'ouverture 301 (voir figures 13d et 13g) outre avec ses côtés 301a et 301b également avec son côté 301c se situe à proximité du bord de la partie 21a de la couche de sommet 21, la par-5 tie située à droite de l'ouverture 301 de la partie située sous la partie 21a de la couche intermédiaire 22 est également enlevée pendant le décapage sélectif de la couche intermédiaire 22 en vue de l'obtention de la grande ouverture 24 dans la couche intermédiaire 22 et il ne subsiste des parties 22a et 22b de la couche intermédiaire que la partie 22a, 10 tandis que l'autre grande ouverture 303 est contiguë de trois côtés à la grande ouverture 24. Ceci est représenté sur la fig. 14a. Avant de décaper sélectivement la couche intermédiaire 22 par l'intermédiaire des ouvertures 23 et 301, on pratique l'ouverture 301 également dans la couche intermédiaire 22 et l'on dif-15 fuse par l'intermédiaire de cette ouverture une impureté de type n dans le corps semiconducteur en vue d'obtenir la zone 310, de type n. Ceci peut par exemple être réalisé en précipitant de l'oxyde de silicium dopé à l'aide de phosphore sur la couche de sommet 21 et dans les ouvertures 23 et 301 et en enlevant cette couche d'oxyde dopée de l'ouverture 23 à, 20 l'aide d'un masque de décapage constitué par un vernis photosensible et un décapant. Pour ce faire, il ne faut pas prévoir d'étapes de photomasquage de précision. Ensuite, à partir de l'oxyde de silicium dopé, on diffuse du phosphore par l'intermédiaire de l'ouverture 301 dans le corps semiconducteur, après quoi l'oxyde de silicium dopé est enlevé. 25 Après l'élaboration de la zone 310 de type n, on élabore la zone 18a de type p en diffusant du bore par l'intermédiaire de la petite ouverture 23 et par l'intermédiaire de l'autre ouverture 301 dans le corps semiconducteur. La concentration en bore dans la zone 18a de type p est inférieure à la concentration en phosphore dans 30 la zone 310 de sorte qu'il ne se forme pas de zone de type p dans la zone 310 de type n. Ensuite, on exécute le traitement d'oxydation par l'intermédiaire de la grande ouverture 24 et l'on obtient la couche d'oxyde enfoncée 26 (voir fig. 14b) avec au-dessous les zones 27 de type 35 p appartenant aux zones d'isolation 16. La couche d'oxyde 26 comporte cependant une partie élargie 26a sous laquelle la zone 310a de type p, qui est obtenue par diffusion â partir de la zone 310, est obtenue. La zone 310a de type n est plus fortement dopée que la couche épitaxiale 5 de type n et est contiguë à la couche enterrée37 de type n. Il peut sub-40 sister un faible écart entre la zone 310a et la couche enterrée 37. 36 2130397 ' 72 09441 La zone 3"10a forme la zone de contact de collecteur du transistor à réaliser dont les zones de base 3 de type p et d'émetteur 2 de type n peuvent être élaborées de façèn usuelle. Par l'intermédiaire d'une ouverture 311 dans la 5 partie 26a de la couche d'oxyde de silicium 26, la zone de contact de collecteur peut être munie de contacts. Sur les zones de base et d'émetteur 3 et 2, on peut appliquer de façon usuelle une couche d'oxyde de s ilicium comportant des ouvertures pour munir ces zones de contacts. Le transistor selon la fig. 14b prend moins de 10 place que celui dont la structure est représentée sur les figures 13a et 13b, tandis qu'avec un seul masque, à l'aide duquel sont pratiquées simultanément les ouvertures 23 et 301, les positions des zones d'isolation 16, de la zone de base 3 et de la zone de contact de collecteur 310a sont fixées, ce qui permet de réduire le nombre d'étapes de photo-15 masquage de précision. Le dispositif semiconducteur selon la fig. 14b est une structure nouvelle importante et peut être également obtenu d'une autre façon. C'est ainsi que les zones 27 de type p peuvent être obtenues sous la forme de couche enterrées. 20 Dans les exemples de réalisation décrits jusqu'à présent on pratiquait la grande ouverture dans la couche intermédiaire après modification des propriétés électriques de la patite zone après quoi les propriétés électriques de la grande zone étaient aussi modifiées. On va maintenant décrire en regard des figures 15a et 15b un 25 exemple de réalisation dans lequel avant que la couche intermédiaire 22 (voir fig. 15b) soit munie de la grande ouverture 322 la couche intermédiaire 22 est soumise â un traitement de décapage sélectif intermédiaire alors que la couche de sommet 21 masque contre ce traitement de décapage, par l'intermédiaire de la petite ouverture 23a dans la couche 30 de sommet 21. Dans la couche intermédiaire 22 est alors formée une ouverture 320 qui définit une autre partie de la surface 324 du corps semiconducteur. La partie de surface 324 est plus grande que la 35 petite partie de surface et contient cette petite partie de surface. Par l'intermédiaire de l'ouverture 320 dans la couche intermédiaire 22 les propriétés électriques de la zone superficielle 321 contiguë à cette partie de surface sont modifiées. Dans l'exemple de réalisation envisagé le pro-40 cédé conforme à l'invention est utilisé pour réaliser la zone d'isolaticn 37 2130397 72 09441 16 avec une zone interruptrice de canal contiguë 313 comme le montra la fig. 15a- La fig. 15a représente un dispositif semiconducteur avec un transistor analogue à celui de la fig. 8a mais dans lequel 5 le transistor est élaboré dans une partie en forme d'îlot 315 une coud:g épitaxiale 316 en silicium de type p qui est appliquée sur un substrat 317 en silicium de type n. La couche d'oxyde 77 enfoncée sur au moins une partie de son épaisseur dans la couche épitaxiale 316 fait partie dans 10 cet exemple de réalisation d'une zone d'isolation 16 entourant l'îlot 315» zone qui est formée par ailleurs par une zone 27 de type n qui es!: contiguë à la couche 77 et qui s'étend jusque dans le substrat 317 de type n. Pour empêcher la formation d'un canal entre la 15 zone de source 72 et/ou la zone de drain 73 du transistor d'une part et la zone d'isolation 27 d'autre part qui est du même type de conduction que la zone de source et la zone de drain du transistor, on a prévu entre la zone d'isolation 27 et la zone de source 72 et la zone de drain 73 une zone 318 de type p interruptrice de canal contiguë â. la 20 couche d'oxyde 77» zone qui a le même type de conduction mais un dopage plus élevé que la couche épitaxiale 316. Une telle structure qui comporte à la fois une zone d'isolation 16 et une zone interruptrice de canal 318 et qui peut être utilisée avantageusement dans d'autres dispositifs semiconducteurs 25 que ceux décrits ici, peut être réalisée de façon très simple en appliquant un procédé conforme à l'invention suivant lequel la couche intermédiaire 22 est soumise à plusieurs reprises à un traitement de décapage, Par l'intermédiaire de la petite ouverture 23a (voir fig. 15b), on introduit d'abord du phosphore dans la couche épitaxiale 316 en vue d'ob-30 tenir la zone 317 de type n. Ensuite, la couche intermédiaire 22 est soumise à. un traitement de décapage intermédiaire alors que la couche intermédiaire 22 est enlevée sur distance d'environ 3yu sous la couche de sommet 21. Par l'intermédiaire de l'ouverture 320 ainsi obtenue qui est représentée en pointillé sur la fig. 15b, on introduit ensuite des 35 atomes de bore dans la couche épitaxiale 316 de sorte que l'on obtient la zone 321 de type p. La concentration en impureté de la zone 321 est plus élevée que celle de la couche épitaxiale 316 mais inférieure à celle de la zone 319. Ensuite, la couche intermédiaire 22 est à nou-40 veau soumise à un traitement de décapage sélectif alors que la couche 38 2130397 72 09441 intermédiaire 22 est enlevée à nouveau sur environ 3^u et que la grande ouverture 322 qui définit la grande partie de surface 323 du corps semiconducteur est obtenue dans la couche intermédiaire 22. Par l'intermédiaire de la grande ouverture 322 on peut soumettre la grande zone 325 5 de la couche épitaxiale 316 à un traitement d'oxydation de sorte que l'on obtient la couche d'oxyde enfoncée 77» Pendant ce traitement d'oxydation les impuretés introduites dans les zones 319 et 321 diffusent plus profondément dans la couche épitaxiale 316 et forment dans cette couche les zones 27 et 318. Dans l'îlot 315 ainsi obtenu, on peut éla-10 borer le transistor avec la zone de source 72, la zone de drain 73 et l'électrode de porte J8 d'une façon déjà décrite en regard de la fig.8a et 8b. Il est évident que l'invention n'est pas limitée aux formes de réalisation décrites et que le spécialiste pourra imaginer 15 de nombreuses variantes sans sortir du cadre de l'invention. C'est ainsi que par exemple pendant le décapage sélectif de la couche intermédiaire, an vue d'obtenir la grande ouverture, on utilise des ultra-sons pour couper les parties de la couche de sommet au-dessous de laquelle la couche intermédiaire a déjà été enlevée. Les types de conduction peuvent 20 être intervertis. La zone de contact de collecteur 31 sur la fig. 13b peut également s'étendre jusqu'à la couche enterrée 37» La couche de sommet de la couche de masquage peut être constituée par de l'oxyde de silicium et la couche intermédiaire par du nitrure de silicium au lieu de l'inverse. On peut également utiliser d'autres matériaux, par exemple 25 du carbure de silicium, du polysilicium et de l'oxyde d'aluminium pour les couches partielles de la couche de masquage. D'autre part, on peut utiliser une couche de masquage constituée par plus de deux couches partielles, ce qui augmente les possibilités. Trois couches partielles successives peuvent par exemple être constituées respectivement par de 30 l'oxyde de silicium, du nitrure de silicium et de l'oxyde de silicium. D'autre part, le corps semiconducteur peut être constitué par un autre matériau semiconducteur que le silicium, par exemple du germanium ou un composé A III, B Y. 72 09441 39 2130397 REVENDICATIONSi 1. Procédé de fabrication d'un dispositif semicon ducteur comportant un corps semiconducteur avec lequel par l'intermédiaire d'une partie de surface du corps semiconducteur définie par un 5 masque, appelée "petite partie de surface", les propriétés électriques d'une zone adjacente à cette petite partie de surface du corps semiconducteur, appelée par la suite "petite zone", sont modifiées, et par l'intermédiaire d'une partie de surface définie également par un masque du corps semiconducteur, appelée "grande partie de surface", qui est 10 plus grande que la petite partie de surface et qui contient celle-ci, les propriétés électriques d'une zone adjacente à cette grande partie de surface du corps semiconducteur, appelée par la suite "grande zone", sont modifiées, ce procédé étant caractérisé en ce que sur une surface du corps semiconducteur on applique une couche masquante qui comporte 15 au moins deux couches partielles de matériauxdifférents, â savoir une couche partielle supérieure sur la couche de masquage, appelée "couche de sommet" et une couche partielle contiguë appelée "couche intermédiaire" et pour la réalisation du traitement en vue de modifier les propriétés électriques de la petite zone au moins la couche de sommet de la couche 20 de masquage est munie d'iine ouverture appelée "petite ouverture" qui définit la petite partie de surface du corps semiconducteur et pour réaliser le traitement en vue de modifier les propriétés électriques de la grande zone, la couche intermédiaire est munie d'une ouverture appelée "grande ouverture" qui définit la grande partie de surface du corps 25 semiconducteur, en y décapant sélectivement la couche intermédiaire, alors que la couche de sommet masque contre ce traitement de décapage et la couche intermédiaire à partir de l'ouverture dans la couche de sommet est enlevée jusqu'au-dessous de la couche de sommet sur une distance supérieure à l'épaisseur de la couche intermédiaire. 30 2. Procédé selon la revendication 1, caractérisé en ce que le traitement en vue de modifier les propriétés électriques de la petite zone est réalisé avant de pratiquer la grande ouverture dans la couche intermédiaire et après avoir pratiqué la grande ouverture dans la couche intermédiaire, on soumet la couche de sommet à un traite-35 ment de décapage au cours duquel la couche de sommet est enlevée sur au moins la moitié de son épaisseur et les parties de la couche de sommet qui font saillie au-dessus de la grande ouverture dans la couche intermédiaire sont également soumises à un traitement de décapage par l'intermédiaire de la grande ouverture et sont enlevées complètement. 40 3. Procédé selon la revendication 1, caractérisé 40 2130397 72 09441 en ce que pendant le décapage sélectif de la couche intermédiaire en vue d'élaborer la grande ouverture, les parties de la couche de sommet au-dessous desquelles la couche intermédiaire est enlevée sont coupées à l'aide d'ultrasons. 5 4. Procédé selon l'une des revendica tions 1 à 3, caractérisé en ce que pendant le décapage sélectif de la couche intermédiaire en vue d'obtenir la grande ouverture, une partie cohérente de la couche intermédiaire est divisée en au moins deux parties séparées l'une de l'autre par ce décapage sélectif. 10 5- Procédé selon l'une des revendica tions 1 à 4, caractérisé en ce que l'on utilise une couche de masquage qui masque le matériau semiconducteur sous-jacent du corps semiconducteur à la fois contre le dopage à l'aide d'une impureté et contre l'oxydation et les propriétés électriques de la petite zone sont modifiées 15 en introduisant une impureté par l'intermédiaire de la petite ouverture dans la petite zone et les propriétés électriques de la grande zone sont modifiées en oxydant la grande zone à l'aide d'un traitement d'oxydation par l'intermédiaire de la grande ouverture, alors que pendant l'oxydation l'impureté appliquée dans la petite zone diffuse davantage dans le 20 corps semiconducteur, de sorte que sous la couche d'oxyde obtenue par le traitement d'oxydation qui sur au moins une partie de son épaisseur est enfoncée dans le corps semiconducteur, on obtient localement une zone dopée. 6. Procédé selon l'une des revendica-25 tions 1 à 4, caractérisé en ce que l'on utilise une couche de masquage qui masque le matériau semiconducteur sous-jacent du corps semiconducteur contre le dopage à l'aide d'impuretés et les propriétés électriques de la petite zone sont modifiées en introduisant une impureté par l'intermédiaire de la petite ouverture dans la petite zone et les propriétés 30 électriques de la grande zone sont modifiées en introduisant une impureté, par l'intermédiaire de la grande ouverture, dans la grande zone. 7. Procédé selon l'une des revendications 1 à é, caractérisé en ce que les propriétés électriques de la petite zone sont modifiées au moyen d'une diffusion d'une impureté par 35 l'intermédiaire de la petite ouverture avant que la couche intermédiaire soit munie de la grande ouverture. 8. Procédé selon la revendication 5 ou selon les revendications 5 et 7, caractérisé en ce que par le traitement d'oxydation on élabore une couche d'oxyde enfoncée qui vue dans une direction 40 perpendiculaire à la surface du corps semiconducteur s'étend au moins 72 09441 41 2130397 le long d'une partie de la périphérie de la zone dopée à l'extérieur de cette zone. 9- Procédé selon la revendication 5 ou selon la revendication 5 et une des revendications 7 et 8, caractérisé 5 en ce qu'après avoir pratiqué la grande ouverture, on exécute un traitement de décapage de sorte que la surface du corps semiconducteur présente un renfoncement à l'endroit de la grande ouverture dans la couche de masquage, renfoncement qui à partir de la surface pénètre moins profondément que la petite zone et qu'ensuite on exécute un traitement 10 d'oxydation au cours duquel le renfoncement est au moins partiellement rempli d'oxyde. 10. Procédé selon la revendication 5 ou suivant la revendication 5 et une des revendications 7 et 8, caractérisé en ce qu'avant que l'impureté soit introduite par l'intermédiaire de la 15 petite ouverture dans la petite zone, le corps semiconducteur est soumis à un traitement d'enlèvement de matériau par l'intermédiaire de la petite petite ouverture, de sorte qu'à l'endroit de cette/ouverture, à la surface du corps semiconducteur, il se présente un renfoncement qui pendant le traitement d'oxydation est rempli au moins partiellement à l'aide 20 d'oxyde. 11. Procédé selon la revendication 5 ou selon la revendication 5 et une des revendications 7 à 10, caractérisé en ce que l'on utilise un corps semiconducteur qui comporte une couche superficielle du premier type de conduction affleurant la surface 25 à masquer du corps semiconducteur et une partie contiguë à cette couche superficielle, appelée substrat, de l'autre type de conduction, alors que la cc-uche superficielle est divisée en un certain nombre d'îlots à l'aide des zones d'isolation, et que la zone dopée contiguë à la couche d'oxyde enfoncée sur au moins une partie de son épaisseur dans le corps 30 semiconducteur est appliquée comme une zone de l'autre type de conduction et au moins une partie de la couche d'oxyde enfoncée et la partie adjacente à cette partie de la couche d'oxyde de la zone dopée est appliquée sous la forme d'une configuration, alors qu'elles entourent les îlots et que, au moins la partie précitée de la couche d'oxyde, fait partie des 35 zones d'isolation. 12. Procédé selon la revendication 5 ou selon la revendication 5 et une des revendications 7 à 19, caractérisé en ce que la zone dopée sous une couche d'oxyde enfoncée de la zone dopée contiguë à la couche d'oxyde enfoncée peut être réalisée comme une 40 zone interruptrice de canal; à cet effet, elle est élaborée comme une 42 2130397 72 09441 zone du même type de conduction que la partie du corps semiconducteur entourant la zone et avec un dopage plus élevé. 13* Procédé selon les revendications 6 et 10, carac térisé en ce que l'on utilise un corps semiconducteur dont au moins une 5 partie affleurant la surface à masquer est du premier type de conduction et dans cette partie est appliquée la couche d'oxyde enfoncée avec la zone dopée contiguë, alors que la couche d'oxyde vue dans une direction perpendiculaire à la surface du corps semiconducteur présente une ouverture qui est entourée par la zone dopée qui présente une plus grande 10 ouverture dont le bord est situé entièrement sous la couche d'oxyde enfoncée, alors que dans la partie précitée du corps semiconducteur à l'endroit de l'ouverture dans la couche d'oxyde est formée une zone superficielle d'un composant semiconducteur qui au moins le long d'une partie de sa périphérie est adjacente à cette coucshe d'oxyde entourant 15 l'ouverture et qui est séparée de la couche dopée. 14- Procédé selon la revendication 13 pour la fa brication d'un transistor à effet de champ avec électrode de porte isolée, caractérisé en ce que dans la partie précitée du corps semiconducteur à l'endroit de l'ouverture dans la couche d'oxyde enfoncée, on élabore 20 deux zones superficielles séparées entre elles, de types de conduction opposés qui, au moins le long d'une partie de leur périphérie, sont contiguës à la couche d'oxyde entourant l'ouverture, sont séparées de la zone dopée et forment la zone de source et la zone de drain du transistor avec entre ces zones, la région de canal, et une électrode de porte 25 est élaborée au-dessus de la zone de canal, électrode qui est isolée de celle-ci par une couche isolante dont l'épaisseur est inférieure à l'épaisseur de la couche d'oxyde enfoncée. 15. Procédé selon la revendication 13 pour la fabri cation d'une cible photosensible, ce procédé étant caractérisé en ce 30 que dans la partie précitée du corps semiconducteur est élaborée une couche d'oxyde enfoncée qui présente des ouvertures alors que, vue dans une direction perpendiculaire à la surface, chaque ouverture est entourée par la zone dopée interruptrice de canal et que par l'intermédiaire de chacune de ces ouvertures est élaborée dans le corps semiconducteur une 35 zone superficielle du type de conduction opposé qui le long de sa périphérie est contiguë à l'oxyde enfoncé et forme avec le matériau semiconducteur sous-jacent une jonction p-n qui s'étend pratiquement parallèlement à la surface dans le corps semiconducteur et qui est séparée de la zone dopée. 40 16. Procédé selon la revendication 8 pour la fabri- 43 2'lJUiV/ 72 09441 cation d'un transistor à effet de champ avec électrode de porte isolée, ce procédé étant caractérisé en ce que la petite zone et la grande zone sont situées dans une région affleurant la surface à masquer, du premier type de conduction, du corps semiconducteur et dans cette région 5 sont élaborées deux zones de l'autre type de conduction qui forment la zone de source et la zone de drain du transistor, avec entre celles-ci la région de canal et la zone de drain est réalisée comme la zone dopée obtenue sous la couche d'oxyde enfoncée, alors que la couche d'oxyde enfoncée chevauche une partie contiguë à la zone de drain de la zone 10 de canal, et sur la surface située entre la zone de source et la couche d'oxyde enfoncée de la région de canal on applique une couche isolante qui est plus mince que la couche d'oxyde, enfoncée sur cette couche mince on élabore l'électrode de porte du transistor. 17. Procédé selon la revendication 6 ou suivant les 15 revendications 6 et 7» pour la fabrication d'une jonction p-n avec tension de claquage élevée, ce procédé étant caractérisé en ce que la petite zone et la grande zone sont situées dans un domaine affleurant la surface à masquer du premier type de conduction du corps semiconducteur alors que la petite zone s'étend â partir de la surface plus profondé-20 ment dans le domaine que la grande zone et par dopage le type de conduction des zones est transformé du premier en l'autre type de conduction, alors que dans la petite zone on introduit une plus forte concentration superficielle en impuretés précitées que dans les parties de la grande zone entourant cette zone. 25 18. Procédé selon la revendication 6 ou selon les revendications 6 et 7 pour la fabrication d'un transistor, ce procédé étant caractérisé en ce que la petite zone et la grande zone sont situées dans un domaine affleurant la surface à masquer, du premier type de conduction du corps semiconducteur, alors que la grande zone s'étend à par-30 tir de la surface à masquer plus profondément dans ce domaine que la petite zone, et dans la petite zone la concentration en impuretés qui provoquent le premier type de conduction est augmentée et dans la grande zone des impuretés qui provoquent l'autre type de conduction sont introduites dans une concentration qui est située entre celle des impuretés 35 dans la région précitée du premier type de conduction et celle de la petite zone du premier type de conduction, de sorte que la partie de la grande zone entourant la petite zone est de l'autre type de conduction, de sorte que l'on obtient une structure de transistor dont la petite zone forme la zone d'émetteur, la partie de la grande zone entourant la 40 petite zone appartenant à la zone de base et la partie de la région pré 44 2130397 72 09441 citée du corps semiconducteur entourant la grande zone formant la zone de collecteur. 19. Procédé selon la revendication 18, caractérisé en ce qu'en même temps que l'on applique la petite ouverture dans la 5 couche de sommet, on pratique une autre ouverture dans la couche de sommet située à proximité de cette petite ouverture, alors que pendant le dopage de la petite zone, par l'intermédiaire de la petite partie de surface, la partie de surface située au-dessus de l'autre ouverture du corps semiconducteur est masquée contre le dopage par la couche inter-10 médiaire et pendant l'élaboration de la grande ouverture dans la couche intermédiaire, la couche intermédiaire est également soumise par l'intermédiaire de l'autre ouverture dans la couche de sommet au traitement de décapage sélectif, de sorte qu'une partie de la couche intermédiaire située au-dessus de l'autre ouverture est enlevée et qu'une autre partie 15 de la surface du corps semiconducteur est définie et qu'ensuite, par dopage à l'aide d'impuretés, on modifie les propriétés électriques de la grande zone et de la zone affleurant l'autre partie de surface qui est contiguë à la grande zone. 20. Procédé selon l'une des revendica-20 tions 1 à 19, caractérisé en ce que l'on utilise une couche de masquage avec une couche partielle en nitrure de silicium et une couche partielle en oxyde de silicium. 21. Procédé selon une des revendications 3 à 13, caractérisé en ce qu'après que les propriétés électriques 25 de la petite zone aient été modifiées et avant que la couche intermédiaire soit munie de la grande ouverture, la couche intermédiaire est soumise à un traitement de décapage sélectif intermédiaire par l'intermédiaire de la petite ouverture dans la couche de sommet, de sorte que dans la couche intermédiaire se forme une ouverture qui définit une autre 30 partie de surface du corps semiconducteur qui contient la petite partie de surface après quoi par l'intermédiaire de cette ouverture les propriétés électriques d'une zone superficielle d'une autre zone superficielle du corps semiconducteur adjacente à cette autre partie de surface, sont modifiées. 35 22. Procédé selon les revendications 11 et 21, carac térisé en ce que dans l'autre zone superficielle précitée on introduit une impureté qui provoque le premier type de conduction en une concentration qui est inférieure â la concentration de l'impureté dans la petite zone et par un traitement d'oxydation de la grande zone, on obtient 40 une couche d'oxyde enfoncée qui s'étend sur une partie de l'épaisseur de 45 2ldUJV/ 72 09441 la couche superficielle dans la ..ouc.,0 superficielle de sorte que i = on obtient une zone d'isolation qui est fermée par la coucL.e d'oicyds enfoncée sur au moins une partie de sou épaisseur dans le corps semiconducteur et par la zone dopée contiguë à celle-ci du type ce conduction 5 opposé, alors que dans la couche superficielle on forme une zone interruptrice de canal contiguë â l'oxyde et la zone dopée, cette zone interruptrice de canal ayant le même type de conduction mais un dopage plus élevé que la couche superficielle. 23. Dispositif semiconducteur obtenu par la mise en 10 oeuvre d'un procédé selon l'une des revendications 1 à 22.