FR 2154553 A1 19730511 FR 7233613 A 19720922 La présente invention est relative à un circuit à semiconducteur, plus particulièrement à un cicuit monolithique intégré. Dans les circuits monolithiques intégrés connus, plus particulièrement dans les circuits de mémoire à semiconducteur et comportant des transistors MOS, les conducteurs d'amenée menant aux éléments de mémoire sont, suivant les technologies habituelles servant à la réalisation des électrodes pour les différents éléments de commutation contenus dans le dispositif monolithique, disposés sur la face supérieure du corps semiconducteur contenant lesdits éléments. Dans ce mode de réalisation des électro- des, il est en règle généraD nécessaire de déposer les liaisons métalliques entre les électrodes des différents éléments, qui forment une partie des liaisons servant à réaliser lten- semble du circuit, dans différentes couches sur la face superieu- re du corps-semiconducteur, de manière à autre isolée l'une de l'autre ( câblage dit à couches multiples . Si les liaisons métalliques sur la face supérieure du corps semi-conducteur peuvent être réalisées selon le principe dit d'un câblage sur couche unique, il faut pouvoir disposer de grandes surfaces. La présente invention a pour objet d' indiquer un moyen pour rélliser des liaisons électriques d' éléments individuels dans un circuit monolithique intégré, qui soit simple et qui ne nécessite qu'une place réduite. Le circuit semiconducteur intégré conforme à l'invention, et qui est du type rappelé ci-dessus, est essentieDbment caractérisé par le fait qu'au moins une partie des électrodes quint nécessaires pour les éléments individuels sont prévues sur le côté du semiconducteur contenant les élé- ments individuels qui est situé à l'oppose du c8té sur lequel avoisinent les éléments individuels, et qu'entre électrodes des éléments individuels des liaisons électriques intermédiaires sont réalisées à travers des zones qui s'etendent dans le corps semiconducteur entre ces électrodes et les éléments individuels. Ces zones peuvent être constitues par des zones de diffusion ou pardi arres à implantation d'ions,plus particulièrement des zones dopées par utilisation de l'effet de pé nétration préférentielle 'channellinA qui se caractérisent par des dimensions particulièrement faibles. Pour 11 implantation d'ions, le circuit est recouveru, à l'exception des emplacements où doit autre réalisée l'implantation, d'une couche épaisse de SiO2 ou d'une couche de Ai. A titre d'exemple on a décrit ci-dessous et repré sente au dessin annexé différents modes d'exécution de l'objet de l'invention. Dans l'exemple d'exécution représenté dans la figure 1, on a prévu dans un corps ou substrat semiconducteur deux transistors MOS qui peuvent former une partie d'un circuit de mémoire intégrée. Les zones 2, 3 et 4, 5 qui sont de type de conductibilité opposée par rapport au substrat 1, forment respectivement la zone de source et la zone de drain de l'un des deux transistors MOS. Les zones 2, 3 peuvent suivant un développement ultérieur de 1 invention être réalisées par diffusion ou par implantation d'ions, dans ce dernier cas plus particulièrement par la mise en oeuvre de l'effet dit par pénétration prépérentielle ( hannelling). Sur ces zones sont réalisés des contacts à l'aide des électrodes 7, 8 et 11, 18. Sur les plages du substrat 1 qui se 5tuent entre les zones 2, 3 ainsi que 4, 5, on a prévu respectivement une couche isolante 6, 10 sur laquelle est déposée une électrode 9, 13. Cette combinaison de couche isolante et d'électrode 6, 9 ou 10, 13 forme l'électrode de commande ou grille des transistors MOS. Dans le substrat on a prévu une zone 14 située entre les deux transistorskfS réalisée par diffusion ou par impla tation d'ions, ladite zone étant d'un type de conductibilité opposé à celui de substrat I, et servant à amener la tension d'alimentation pour les transistors MOS. La zone 14 est reliée, par l'intermédiaire d'une autre zone 15 de mssme type de conductibilité qu'elle méme et qui s'étend sur toute la largeur du substrat, avec une électrode métallique 16 prévue sur la face postérieure du substrat 1, l'électrode métallique 16 servant à l'application de la tension d' alimentation.Afin de réduire la profondeur de la zone 14 ainsi que son diamètre, le substrat 1 ast déposé, dans cet exemple d'exécution, sous la forme d'une couche épitaxiale aussi mince que possible sur la couche 15. Sur la face supérieure du substrat 1, la zone 14 obtenue par diffusion est contactée au moyen d'une électrode 17 qui s'étend sur les deux couches isolantes 18 et 19. Une autre forme d'exécution est représentée dans la figure 2 dans laquelle les mêmes éléments que ceux de la figure 1 sont désignés par les mêmes références. Dans le mode d'exécution de la figure 2, la zone 14 réalisée par diffusion ou de préférence par implantation d'ions est réalisée pour prienSr une résistance ohmique suffisamment élevée aBndesesir d'impédence de charge pour un transistor MOS (transistor de gauche par rapport à la figure 1,. Grace à ce mode dtexécution, il est possible, de façon avantageuse# d'utiliser dans un circuit de mémoire intégrée, à la place d'un transistor MOS, une résistance dans le cricuit du transistor MOS actif, c'est à dire que l'on économi se un transistor.I1 résulte de cela une économie de surface pour le circuit intégré. Dans le cadre de l'invention, il résulte également cet avantage qui consiste dans le fait que les zones qui forment les liaisons électriques intermédiaires ou les impédances de charge forment des éléments actifs des composants . Ainsi, dans le mode d'exécution suivant la figure 2 la zone 14 forme avec l'électrode 8 une zone (source ou drainj du transistor MOS. Afin de pouvoir régler avec précision la valeur d'une impédance de charge qui est formée par une zone fortement ohmique du genre de la zone 14 dans exemple d'exécution suivant la figure 2, il est avantageux de prévoir dans cette zone une autre zone en forme délot ayant un type de conductibilité opposé, ce qui permet de rétrécir, à la surface, la zone qui forme la résistance et d'augmenter par conséquent sa valeur ohmique. Un tel mode d'exécution est représenté dans la figure 3 dans laquelle les mêmes éléments que ceux de la figure 1 sont également désignés par les mimes références. Dans cet exem ple d'exécution, la zone 14 qui forme rlliq daxe de vaiur chimique élevéé - - est élargie sw k sziRre du substrat 1. Dans cette plage partielle élargie est réalisée, par diffusion, une autre zone 20 qui présente un type de conductibilité opposé à celui de la zone li et qui conduit au rétrécissement voulu de la zone lé dans les plages 21 et 22. Il convient encore de noter que le genre de réa lisation de liaisons entre les éléments individuels dans un circuit intégré et la réalisation simultanée de telles liaisons comme impédances n'est pas limitée à des circuits de commutation MOS, mais peuvent également autre utilisés dans des circuits intégrés de la technique bipolaire. L'avantage essentiel réside dans le fait qu' en raison de la réalisation fort simple et dans un espace réduit de la liaison entre les éléments individuels dans un circuit intégré, la densité d'intégration des éléments dans le substrat peut titre augmentée. R E V E N D I C A T I QN S 1. Circuit à semiconducteur intégré, plus particulièrement circuit monolithique intégré, caractérisé par le fait qu'au moins une partie des électrodes nécessaires pour les éléments individuels contenus dans le circuit intégré est prévue sur celle de faces du corps semiconducteur formant les éléments individuels qui est situé à l'opposé de la face à laquelle avoisinent ces derniers, et que des liaisons électriques intermédiaires de ces électrodes des éléments individuels sont réalisées à travers des zones qui s'étendent dans le corps semiconducteur entre ces électrodes et les éléments individuels. 2. Circuit à semiconducteur suivant la revendica tion Lcaractérisé par le fait que les zones qui représentent les liaisons électriques intermédiaires sont réalisées par diffusion. 3. Circuit à semiconducteur suivant la revendication 1, caractérisé par le fait que les zones qui forment les liaisons intermédiaires sont réalisées par implantation d'ions. 4. Circuit à semiconducteur suivant l'une quelèon- que des revendications 1 à 3, caractérisé par le fait que les zones qui forment les liaisons intermédiaires sont, du point de vue de leurs dimensions et de leur conductibilité > réalisées de telle façon qu'elles peuvent être utilisées comme impédance de charge pour les éléments individuels actifs. 5. Circuit à semiconducteur suivant l'une quelcon que des revendications 1 à 4, caractérisé par le fait que les zones qui représentent les liaisons électriques intermédiaires sont constituées par des éléments actifs de composantffdu circuit intégré. 6. Circuit à semiconducteur suivant l'une quelconque des revendications 1 à 5, caractérisé par le fait que l'on prévoit dans les zones réalisées par diffusion et sur le côté du corps semiconducteur auquel avoisinetles éléments individuels, d'aunes zones ayant un type de conductibilité opposé à celui des zones réalisées par diffusion, la réalisation étant telle que l'on obtient dans les zones réalisées par diffusion des pistes ayant des dimensions et des valeurs ohmiques déterminées.