FR 2138275 A1 19730105 FR 7118432 A 19710521 La présente invention concerne l'élaboration de circuits integrés à semis conducteurs et s'applique notamment à l'élaboration de circuits logiques associes à des circuits analogiques. On sait que l'on réalise dans des circuits intégrés de type logique un "dopage" constitue par une introduction d'or ou de platine a faibles concentra tions dans le reseau cristallin du semironducteurt. Ceci permet de diminuer la durée de vie des porteurs de charge qui sont constitués par les électrons et les trous. Les atomes dtor ou de platine constituent des centres de recombinaison des porteurs ce qui a pour effet de diminuer leur duree de vie.Le temps de stockage d'un transistor qui est le temps necessaire pour que les porteurs reviennent å une concentration initiale cst diminué également de telle sorte qu'un dopage permet d'augmenter la vitesse d'utilisation d'un transistor fonctionnant eh commutation. Les transistors fonctionnant en commutation font partie de circuits logiques operant en tout ou rien selon deux états seulement commandés par un niveau haut et un niveau bas. Ces circuits peuvent être opposés aux circuits analogiques dans lequel ltetat d'un transistor est une fonction continue du temps. Ainsi les fonctions logiques nécessitent, surtout lorsque l'un des états comporte la saturation des transistors, des temps de stockage aussi faibles que possible autrement dit un dopage de platine ou d'or alors que dans les fonctions analogi quels la réduction de la durée de vie ne présente pas d'intéret. E!le est lnême nuisible dans la mesure ou le dopage affecte certains paramètres tels que le gain en courant et la tension de claquage du transistor.Cependant le cas peut se pré- senter où un circuit intégré comporte les deux fonctions logiques et analogiques sur la nteme pastille, Jusquta présent le#-prore-jJé utilisé dans cette éventualité consistait a déposer et d diffuser de l'or ou du platine à partir de la face arrière de la pastille ce qui résultait dans un dopage de tous les transistors sans exception et une diminution de la vie des porteurs dans les circuits logiques aussi bien que les circuits analogiques. Le procédé faisant l'objet de la présente invertion permet de remédier a cet inconvénient. Dans celui-ci en effet il est possible de diminuer sélectivement la durée de vie des porteurs dans les circuits logiques satures tout en excluant cette action des circuits analogiques. L'invention a pour objet un pronede d'elaboration de circuits intégrés sur une plaquette semiconductrice comportant au moins an circuit logique du type saturé et un circuit analogique procédé selon lequel on diffuse dans la plaquette semiconductrice un métal apte à réduire la durée de vie des porteurs de charge au sein de cette plaquette procédé selon lequel en outra on réalise sur les zones actives des circuits à travers des fenêtres percées dans une couche d'isolement des diffusions d'inipuretés de type n et p aptes a changer localement les types de conductivite du semiconducteur procédé caractérise en ce que consécutivement à la diffusion des impuretés de type n et p et avant d'effectuer la diffusion dudit métal on ouvre des fenêtres "auxiliaires" recouvrant au soins les bases desdits circuits logiques mais non ce1les#desdits ci#cuits #a#logiques. En se référant aux figures schématiques 1 a3 ti-jointes oa va décrire ci après un exemple de mise en oeuvre de la présente invention, exemple donné à titre purement illustratif et nullement limitatif. Les mêmes éléments représentés sur plusieurs de ces figures portent sur toutes celles-ci les mêmes références. la figure 1 représente une coupe schématique d'un circuit intégré isolé par des caissons selon la méthode EPIC et comportant un circuit logique et un circuit analogique dans lequel le circuit logique est percé d'ouvertures. - la figure 2 représente une coupe schématique du même circuit intégré dans lequel le siliciure de platine est ménagé à l'intérieur des ouvertures. - la figure 3 représente une coupe schématique de circuit intégré planaire dans lequel le séparation entre les circuits logiques et analogiques est réalisée au moyen de barrières de type P. Sur la figure ] on voit un caisson 1 de silice contenant un circuit logique tel qu'un transistor de commutation et un caisson 2 contenant un circuit analogique tel qu'un amplificateur . A l'intérieur des caissons les circuits actifs des transistors ont été déjà réalises à savoir les émetteurs 3 et 4 ainsi que les bases 5 et 6 ont été diffusées dans les zones des collecteurs 7 et 8. Une couche de silice 9 recouvre entièrement les zones actives des circuits à la suite des diffusions effectuées. il est procédé alors à l'ouverture des fenêtres 10 sur la zone d'émetteur, 11, 12 sur la zone de base à l'intérieur du caisson 1. On peut remarquer que le caisson 2 contenant le circuit analogique reste entièrement isolé. - On effectue alors une pulvérisation cathodique de platine qui adhère sur la face avant de la plaquette. Celle de l'or métallique ne peut être réalisée. En effet il se crée une composition eutectique avec le silicium qui court-circuite les jonctions du transistor. Comme variante au procédé de pulvérisation cathodique du platine on peut disposer sur la face avant un oxyde de silicium dopé à l'or, Si O, + Au de façon à recouvrir la couche de silice 9 et les fenêtres 10, 11, 12. Dans le cas du platine, la pastille est chauffée sous vide à 500 C. Au contact du silicium qui remplit les caissons il se forme au droit des fenêtres 10, JI 12 du siliciure de platine. Toujours dans le cas du platine, on effectue une attaque chimique du platine excédentaire à l'eau régale qui n'attaque pas le siliciure de platine. Sur la figure 2 on voit la disposition du siliciure de platine en 13, 14, 15 après enlèvement du platine recouvrant la couche de silice. On effectue alors une diffusion du platine en chauffant la pastille a10000C ce qui a pour effet de dissocier le siliciure de platine. Dans le cas de l'oxyde dopé d'or, l'or à haute température diffuse par les fenêtres en direction des zones de base et d'emetteur. Sur la figure 3 on Voit un circuit intégré planaire composé dlun circuit logique 16 et d'un circuit analogique 17. Les fenêtres IO, 11? 12 sont ouvertes dans les zones actives des circuits comme dans le cas de la méthode EPIC. Dans un premier stade pour séparer les différentes fonctions on effectue une diffusion de barrières 18 du type p. Dans un second stade on effectue les diffusions des collecteurs, des bases et des émetteurs. De même que dans le circuit précédent le dopage de la base est difficilement réalisable par la face arrière des circuits et ne peut être réalisée que par la face avant. Les fenêtres 10, Ji, 12 ne sont ouvertes que pour les circuits logiques et les circuits analogiques sont protégés par une couche de silice. Bien que le procédé qui vient d'être décrit paraisse le plus avantageux on comprendra que diverses modifications peuvent lui être apportées sans sortir du cadre de l'invention certaines des étapes du procédé peuvent être remplacées par d'autres susceptibles d'y assurer la même fonction technique. Le procédé, objet de ltinvention, peut être utilisé dans tous les cas où un temps de commutation bref doit être obtenu pour un composant semiconducteur. Les applications particulièrement intéressantes peuvent être du domaine où les circuits logiques sont associés à des circuits analogiques. -#VE#D iCATION S ll Procédé d'élaboration de circuits intégrés sur une plaquette semiconductrice comportant au moins un circuit logique du type saturé et un circuit analogique, procédé selon lequel on diffuse dans la plaquette. semiconduetrice un métal apte à réduire la durée de vie des porteurs de charge au sein de cette plaquette, procédé selon lequel, en outre, on réalise sur les zones actives des circuits à travers des fenêtres percées dans une couche d'isolement des diffusions d'impuretés de type n et p aptes à changer localement les types de conductivité du semiconducteur procédé caractérisé en ce que consécutivement à la diffusion des impuretés de type n et p et avant d'effectuer la diffusion dudit métal on ouvre des fenêtres t'auxiliaires" recouvrant au moins les bases desdits circuits logiques mais non celles desdits circuits analogiques. 2/ Procédé de dopage de circuits intégrés selon la revendication 1 caractérisé par le fait que ledit métal étant de l'or on procède après l'ouverture desdites fenêtres à une introduction d'or dans le bioxyde de silicium puis on effectue par chauffage la diffusion solide à solide dudit oxyde dopé d'or à l'intérieur des zones actives du composant semiconducteur.