FR 2138016 A1 19721229 FR 7217623 A 19720517 La présente invention concerne les dispositifs à semiconducteur . On connaît les transistors dont les types de conductivité sont opposés, c'est-à-dire des transistors n-p-n et p-n-p, comprenant chacun une masse intciméddaire ou région d'une matière d'un type de conductivit, placée entre deux masses ou régions de matière de conductivité, opposées. Ces transistors comportent, dans une seule masse, les diverses masses ou régions, disposées avantageusement sous forme de couches (les couches étant habituellement réalisées par dépôt ou diffusion). Dans un premier mode de réalisation, l'invention concerne un dispositif à semi-conducteur dans lequel deux transistors associés, de types opposés de conductivité, cornprenant chacun des première, seconde et troisième régions, sont disposés dans une seule masse semi-conductrice, les première et seconde régions d'un premier des deux transistors étant en matières de types de conductivité opposés et toutes entourant une troisième région du transistor, les première et seconde régions du second transistor étant des prolongements des première et seconde régions de matière de types opposés de conductivité d'un second des deux transistors. La première région du premier transistor peut entourer la seconde région de celui-ci. La troisième région du second transistor peut être entou--f à la fois par les première et seconde régions de ce transistor et, dans un tel cas, la seconde région du second transistor peut entourer la première région de ce transistor. Le premier transistor peut avoir un trajet de porteurs majoritaires qui est normal à un trajet de porteurs majoritaires du second transistor. Le dispositif à semi-conducteur peut comprendre une première partie drun corps en matière ayant un type de conductivité et constituant les secondes régions des deux transistors, une secoe partie disposée dans une phasc de la première tartie qui est en matière de type de conductivité opposée à celui de la première partie du corps et qui constitue la troisième région d.l premier transistor, une troisième partie de corps disposée dans la pra . ere- uW flfe de ladite première partie du corps, qui a une conductivité de même type que la seconde partie du corps et qui constitue les premières régions des deux transistors, la seconde partie du corps étant entourée par la troisième partie et se trouvant à une certaine distance de celle-ci, et une quatrième partie du cars corps placée Z une face de la troisième partie du corps qui est de meme conductivité Que celle de la première partie du corps et qui constitue la troisième région du second transistor, la quatrième partie du corps étant séparée de la premère e par la troisième. tes transistors peuvent être couplés par réaction et dals ce cas, les première, seconde et troisième régions du premier transistor peuvent constituer le collecteur, la base et ltémet- teur de ce transistor, les première, seconde e-t troisième régions du second transistor peuvent constituer respectivement le coilecteur, la base et l'émetteur de ce transistor. Selon un second mode de réalisation, l'invention concer-ne un dispositif électronique de commutation ayant deux états de travail et comprenant un dispositif à semi-conducte du type décrit. Dans uri troisième mode de réalisation, l'if l'invention concerne un circuit diviseur comprenant plusieurs dispositifs électroniques de commutation. Selon un premier type, le circuit diviseur peut assurer une division par deux et il comprend trois dispositifs électroni- ques de commutation, le premier étant monté de manière à être sensible à l'application au circuit du premier de deux signaux successifs d'entrée de manière à passer à i son second état de travail, le second dispositif de commutation état monté de manière à être commandé par la cassation du premier signal et passant alors aans son second état travail, le t?- sième dispositif de commutation étant sensible à l'application du second signal d'entrée et passant dans son second état du travail à ce moment, de manière a commander la commutation des deux premiers dispositifs de commutation vers le premier état de travail, ce troisième dispositif de commutation revenant à premier état de travail lors de la cessation du second sig Dans une variante, le circuit diviseur peut comprendre plusieurs dispositifs électroniques de commutation, associés entre eux et reliés à des prises d'une chaîne potentiométrique, de Ir,arlière que les impu ] sios successives appliquées à la chaîne provoquent la commutation au second état des dispositifs de commu- talion dans uiie séquence ordonnée, la commutation vcrs le second dans état et le maintien / cet état d'un dispositif, sauf du premier, étant réalisés successivement lorsque le dispositif précédent de commutatïoii de la séquence étant lui-môme dans le second état, un circuit de remise à zéro étant commandé par le passage au second état. du dernier dispositif de commutation de la séquence et assurant la remise à zéro du premier dispositif de commutation dc la séquence dans son premier état et, en conséquence, la remise dans le premier état de tous les dispositifs de commutation. te premier état de travail peut être un état non conduc tueur et le second un état conducteur. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre d'un mode de réalisation des dispositifs à semi-conducteurs selon l'inven tion et de circuits diviseurs comprenant de tels dispositifs, faite en réfeènce aux dessins annexés sur lesquels la figure 1 est une perspective d'un dispositif à semi conducteur selon l'invention, en coupe suivant son axe central la figure 2 représente un circuit équivalent au dispositif de la figure 1, et montrant comment celui-ci peut etre intégré à un circuit la figure 3 est un schéma électrique d'un circuit divi seur assurant une division par deux et comprenant trois blocs du type représenté sur la figure 2 la figure 4 représente une forme d'onde des signaux d'en trée et de sortie du circuit de la figure 3 ; et la figure 5 est un schéma électrique d'un autre circuit diviseur comprenant plusieurs blocs identiques à ceux de la figure 2. Sur. la figure 1, un substrat 1 en silicium-de type p porte sur sa face supérieure une couche 2 de matière très dopée de type n et une couche épitaxiale 3 de matière de type n. Une région 4 en matière de type p, assurant un isolement et ayant la forme générale d'un trou de serrure, est disposée dans la couche 3, autour des bords de la couche 2. La partie de la couche 3 qui se trouve ns la région 4 comprend une masse de matière de type n au contact de la couche 2. Dons la masse 5, deux partiez séparées 6 et 7 de matière de type p sont telles que la partie 6 entoure totalement la partie 7 à une certainc distance ta disposition est telle que la relusse 5 comprend d'abord une couche inieriewre 8 dont deux parties 8a et 8b sont au contact de la face inférieure des parties 6 et 7, ensuite une région externe verticale 9 de forme tubulaire, ayant en coupe une forme de trou de serrure entourant la partie 6 et étant à son contact (et au contact de la région 4) et troisièmement, une région verticale j interne pratiquement tubulaire 10 de section carrée entourant la partie 7, en contact avec celle-ci avec la partie 6. Dans une variante, la région 10 peut avoir une section annulaire et elle peut alors entourer la partie 7, au contact avec celle-ci et avec une partie 6 comprenant un trou circulaire. Une couche il de matière fortement dopée de type n est disposée dans la partie 6 de manière qu'elle soit totalement entourée par celle-ci et soit au contact de celle-ci tout en étant à une certaine distance de la couche 8 de la masse 5 dont elle est séparée par une partie 12 de la couche 6. Une couche 13 de matière fortement dopée de type n est aussi disposée dans la région 9, avantageusement à l'extrémité la plus étroite du dispositif, de manière à être totalement entourée par la région 9 au contact de laquelle elle se trouve. Deux petites parties séparées 16 et 17 de matière très dopée de type p sont disposées respectivement dans les parties 6 et 7 de manière à etre entourées chacune par la partie associée, au contact de celle-ci. Quatre bornes électriques 15, 20, 25 et 30 sont fixées respectivement à la couche 13, la couche 11, la partie 16 et la partie 17 ; ces deux dernières parties sgnt dispos ces eventuellerent uniquement pour assurer le contact ohzaSque des bornes 25 et 30 avec les parties 6 et 7. tes diverses matières utilisées et les procédés (tels qu un procédé de diffusion) utilisés pour leur mise en place comme décrit, peuvent être ceux qu'on utilise couramment pour réaliser des circuits intégrés monolithiques planaires, comme le savent les spécialistes. Il est clair que le dispositif décrit sous forme d'un circuit intégré planaire peut être utilisé comme un bloc bipolaire destiné à la réalisation de circuits électroniques. Le circuit électrique de ce bloc (tel que représenté sur la figure 2) est pratiquement celui d'un commutateur à deux transistors couplés par réaction, dans lequel un transistor n-p-n est couplé à un transistor p-n-p, assurant un gain élevé de boucle. L'émetteur, la base et le collecteur du transistor n-p-n sont constitués respectivement par la couche 11, la partie 12 de la partie 6, la partie 8a de la masse 5. Ils peuvent être reliés à un circuit externe par les bornes 20, 25 et 15 respectivement. L'émetteur, la base et le collecteur du transistor p-n-p sont constitués respectivement par la partie 16, la région tubulaire 10 du corps 5 et la partie 6.Ils peuvent être reliés à un circuit externe par les bornes 30, 15 et 25 respectivement. Il faut noter que la borne 15 est commune au collecteur du transistor n-p-n et à la base du transistor p-n-p, car la couche 8 et la région tubulaire 10 (qui est en fait un prolongement de la couche 8) sont solidaires et font partie de la masse 5, qui assure leur connexion, la couche 2 délimitant un trajet à faille résistance entre la borne 15 et les deux parties 8a et 8b de la couche 8 ainsi que la région 10.De manière analogue, il faut noter que la borne 25 est commune à la base du transistor n-p-n et au collecteur du transistor p-n-p car la partie 12 est solidaire de la partie 6 dont elle est un prolongement, si bien qu'elles sont associées Si on considère les deux transistors comme des entités séparées cependant, on peut consictcrer que le transistor p-n-p forme un trajet pratiquement horizontal pour Tes peeteur-s majo- ritaires, depuis la partie 7 vers la partie 6, dans toutes les directions à univers la région 10, alors que le transistor n-p-n peut être considéré comme formant un trajet pratiquement vertical pour les porteurs majoritaires depu s: la n'+ie Sa de la masse 5 vers la couche 11, à travers ia partie 12 - la par Lors de l'utilisation, la tension à la borne t star supérieure à celle de la borne 20 (figure 2), l'application d'une tension intermédiaire appropriée à une des bornes 15 eu 25 provoque la conduction des deux transistors (à moins que l'un soit polarisé en inverse, c'est-à-dire ait une jonction base-émetteur insuffisamment polarisée dans le sens direct). Lorsque les transistors conduisent, ils le font très rapidement et par réaction, du fait du gain élevé du transistor n-p-n et du transistor p-n-p, dû à l'émetteur entouré par la base et au collecteur entouré par la base du transistor p-n-p. te gain élevé de boucle obtenu assure que le bloc reste fermement à l'état de conduction, même après retrait de la tension intermédiaire appliquée à la base et assure le passage à l'état de conduction, le bloc cessant de conduire uniquement lorsque le courant fourn à i la borne 25 ou passant par la borne 15, dépasse une propor- tion prédéterminée du courant circulant dans le dispositif :e puis la borne 20, cette proportion-limite dépendant des gains relatifs des deux transistors.Par exemple, la valeur limite peut être dépassée si la différence de tension entre les bornes 15 et 30 et/ou entre les bornes 20 et 25 est modifiée de manière celle que l'un des transistors ou les deux sont polarisés en inverse. Bien que le bloc décrit comprenne deux transistors, la configuration particulière des masses respectives d'extrémit (c'est-à-dire des émetteurs et des collecteurs) et des masses respectives intermédiaires (c'est-à-dire des bases) nécessite un accroissement de la surface du substrat qui n'-ost s 8 rieur à 30 ffi environ de la surface normalement nécessaire pour un transistor unique n-p-n. En conséquence, ce % bloc est considéré comme tout à fait souhaitable pour la réalisation de divers circuits électroniques, dont des exemples sont décrite dans la suite du présent mémoire, bien que de tels circuits puissent être évidement réalisés à l'aide de composants séparés ou de blocs en circuit intégré autres que celui décrit. Dans le circuit de division par deux de " figure w trois blocs A, B et C sont identiques aux blocs décrits rence aux figures @ et 2. Les bornes de chacun de ces sont référencées dans la description qui suit par une lettre de référence qui est celle du bloc particulier suivie par la référence numérique qui est la même que sur les figures 1 et 2. Comme le montre la figure 3, les bornes A15, B15 et 025 ne sont pas reliées au circuit. La borne A20 est reliée à une tension VR de référence, par exemple de + 2 volts par rapport à la masse. La borne A30 est reliée par l'intermédiaire d'une résistance 26 dc 20 kilo-o'nms à une ligne 27 maintenue à une tension positive de 6 volts, par exemple, par rapport à la masse. ta borne A25 est reliée par l'intermédiaire de deux résistances 28 et 29 de 10 kilohms aux bornes B25 et B20 respectivement. La borne B30 est reliée par une résistance 31 de 14 kilo-ohms à la ligne 27 et la borne B25 est reliée à la borne C30. La borne C20 est reliée à la masse et la borne C15 à la borne A30. tors de l'utilisation, une impulsion électrique d'entrée, de préférence une impulsion rectangulaire, est appliquée à la borne B20 par l'intermédiaire d'une résistance 32 de 10 kilo-ohms, et chaque fois que le signal d'impulsion comprend deux cycles, la borne 30 transmet un signal de sortie sous forme d'impulsion. On va mailltenant décrire-le fonctionnement du circuit de la figure 3. Initialement, avant application de la séquence d'impulsion du signal d'entrée, chacun des trois blocs A,B et C est à l'état zéro, c'est-à-dire qu'il ne passe pas de courant de sa borne 30 à sa borne 20. Lorsque la première impulsion de la séquence croît à une tension positive, elle élève la tension de la borne A25 jusqu'à ce que celle-ci atteigne une valeur suffisamment supérieure à la tension positive de référence de 2 volts pour le transistor n-p-n du bloc A,pour que celui-ci soit polarisé dans le sens direct et conduise.Ceci provoque immédiatement le passage du bloc A à l'état 1 et la conduction entre les bornes A30 et A20, ai bien que la tension à la borne est A30 tombe de 6 volts qui/la tension de la ligne 27 environ 3 volts,(la chute de tension dans le bloc A étant d'environ 1 volt). Comme le point d'entrée I/P est alors positif par rapport à la borne A25, la borne B20 est positive par rapport à la borne B251 si bien que le transistor n-p-n du bloc B est polarisé en inverse et le bloc B reste donc 2 l'état zéro. De plus, la tension à la borne C15 (reliée à la borne A30) est supérieure à celle qui règne à la borne C30 (reliée à la borne B25) si bien que le transistor p-n-p du bloc C est polarisé en inverse et ce bloc C reste donc à l'état zéro. Lorsque la première impulsion d'entrée devient négative, la tension de la borne B20 tombe au-dessous de celle qui règne à la borne B25, jusqu'à ce que le transistor n-p-n du bloc B soit polarisé en inverse, le bloc B passant alors à l'état 1. Du fait de la résistance élevée assurée par les résistances 29 et 32, entre le point d'entrée I|2 et la borne A25, le courant qui s'échappe du bloc par la borne A25 est très faible et est plus que compensé par l'effet de réaction des transistors du bloc A, si bien que ce dernier bloc reste dans l'état 1 (continue à conduire). La tension à la borne C15 reste donc supérieure à à celle de la borne C30 si bien que le bloc C reste à l'état zéro. Lorsque la seconde impulsion d'entrée de la séquence croît positivement, la tension à chacune des bornes B20, B25 et B30 s'élève proportionnellement jusqu a ce que la borne C30 (reliée à la borne B25) atteigne une tension suffisamment supérieure à la tension (d'environ 3 volts) de la borne C15 (reliée à la borne A30) du transistor p-n-p du bloc C pour que celui-ci soit polarisé dans le sens direct. te bloc C passe alors à l'état 1 et assure le passage d'un courant de la borne C30 à la borne C20 qui est à la masse. La borne A30 reliée à la borne C15 est ainsi reliée à la masse par l'intermédiaire du transistor n-p-n du bloc C, le transistor p-n-p du bloc A n'est plus polarisé en inverse, si bien que ce dernier bloc passe à l'état zéro.De plus, lorsque le bloc C est relié à la masse (c'est-à-dire est dans l'état 1), la tension au niveau de la borne B25 reliée à la borne C30 tombe à environ 1 volt (la chute de tension dans le bloc C étant d'environ 1 volt) si bien que, comme la tension à la borne B20 est positive du fait de la partie positive de la seconde impulsion d'entrée, le transistor n-p-n du bloc B est polarisé en inverse, et passe ainsi à 11 état zéro. Lorsque la seconde impulsion d'entrée de la séquence devient négative, la tension à la borne C30 diminue à 1 tension de la masse, le transistor p-n-p du bloc C n'étant plus polarisé dans le sens direct et le bloc C passant donc à l'état zéro. La tension à la borne A30 revient à la tension de la ligne 27 et fournit donc un signal de sortie 0/P. Ainsi, un signal dc sortie ayant une forme d'onde d'impulsion est fourni pour deux cycles du signal d'entrée, et les blocs A, B et C reviennent simultanément à leur état zéro initial, prêts pour une nouvelle séquence de deux impulsions ou cycles du signal d'entrée. La figure 4 représente la forme d'onde des signaux d'entrée et de sortie et il est clair que le circuit de la figure 3 peut former un étage de plusieurs étages identiques et directement reliés permettant l'obtention de rapports supérieurs de division, sous forme binaire.A cette fin, la sortie d'un étage (c'est-à-dire la borne A30) est directement reliée à entrée I/P de l'étage suivant ; la figure 4 représente les flancs antérieur et postérieur de la première impulsion d'entrée (ou cycle) transmis à l'étage suivant par les lignes verticales épaisses de gauche et de droite. Il faut noter que l'ensemble du circuit diviseur par deux de la figure 3 (ou la totalité d'un circuit de division d'un crdre supérieur formé par plusieurs étages selon la figure 3) peut être réalisé sous forme d'un circuit planaire intérrré, les résistances 26, 28, 29, 31 et 32 étant formées de façon intégré sous forme de résistances obtenues par un pincement ou par une stratification. Bien que les valeurs particulières des résistances puissent varier, on constate que cette variation est peu importante, dans la mesure où leur rapport est pratiquement le même que celui qui est calculé à partir des valeurs prrvues. On considère que ces rapports peuvent cux-memes varier d'environ 15 %, sans effet nuisible pour le fonctionnement précis du circuit de la figure 3. De plus, il faut noter qu'un tel circuit diviseur intégré peut être réalisé sur une très faible surface. te circuit diviseur de la 1 ure 5 est destin assurer un rapport de division de 4 à 1. Comme représ enté, circuit comprend cinq blocs B1 à B5, tout identiques aux blocs des figures 1 et 2. Les bornes de chacun de ces blocs soni référencées un par une lettre et un indice numérique correspondant aux blocs suivi de la référence numérique correspondant à celle des figurez 1 et 2, et il est clair sur la figure 5 que la borne t5 de chaque bloc ntest pas reliée au circuit. tes blocs B1 à B4 peuvent être considérés comme des blocs de comptage, alors que le bloc B5 peut être considéré comme un bloc de remise à zéro. Comme représenté, les blocs B1 à B4 sont reliés les R aux autres de manière que la borne 30 d'un bloc cit rjiro-ctcL reliée à la borne 20 du bloc suivant. La borne B120 est relie à une ligne 34 maintenue à un faible potentiel positif de référen- ce VR de 1Vbe par exemple, par rapport à la masse.Les résistances 36 et 37 sont montées respectivement entre les bornes B220 et B2 30 et entre les bornes B320 et B330, une résistance 38 est montée entre la borne B4 20 et une ligne 35 maintenue a une ten- sion positive d'environ 6 volts par rapport à la masse (la chute de tension dans chaque bloc, lorsqu'il conduit étant d en viron 1 volt).La borne B430 est reliée à la base d'un transistor p-n-p 40 dont l'émetteur est relié à la ligne 35 et le collecteur à une résistance R et à la borne B525 elle-même par une résistance 39 à la masse. Un condensateur C couple r- circuit diviseur à un circuit d'entrée (non représenté) destiné à fournir une séquence d'impulsions rectangulaires positives ayant chacune une amplitude en tension de 2Vbe Le condensateur C est couplé par une résistance 41 à la borne B425 Quatre résis- tances 42 à 45 formant une chaîne sont montées respectivement entre les bornes B425 et B325, entre les bornes Bh25 et B225, entre les bornes B225 et B125 et entre la borne 3125 et la ligne 34. Les résistances 41 à 45 forment une chaîne poten tiométrique et la valeur de leur résistance varia séquentiellement dans les rapports 1:1:2:4:8 (c'est-à-dire que la résistence 41 est égale à la résistance 42, la résistance 43 étant double de la résistance 41, etc.). La borne B520 est à la surse et la borne B530 est reliée à la borne B125. Lors du fonctionnement, tous les blocs B1 à B5 sont initialement à l'état zéro et le transistor 40 est aussi init lement à l'état zéro, c'est-à-dire @u@ils@ne co@du@@c pa Lorsque la première impulsion d'entrée de +2Vbe est appliquée au condensateur C, une différence de potentiel de 1Vbe existe aux bornes de la résistance 45, et permet l'effet diviseur des résistances 41 à 45.Cette différence de potentiel est suffisante pour la polarisation dans le sens direct du transistor n-p-n du bloc B1, si bien que ce dernier passe à l'état 1, le courant de conduction passant de la ligne 35 aux résistances 36 à 38. te courant de conduction passant de B130 à B1 20 maintient la tension à la borne B125 à 1 Vbe au-dessus de VR et maintient le potentiel à la borne B130 à une valeur de calage légèrement supérieure à celle de la borne B1 25. Ces conditions sont maintenues car le bloc B1 reste à l'état 1, du fait de l'effet de réaction.En conséquence, du fait de l'effet diviseur des résistances 41 à 44, la seconde impulsion d'entrée de +2Vbe assure ltexistence d'une différence de potentiel de 1Vbe aux bornes de la résistance 44. te transistor n-p-n du bloc B2 est ainsi polarisé dans le sens direct et passe à l'état 1. Lorsque le bloc B2 reste dans cet état 1 du fait de l'effet de réaction du bloc (en plus du bloc B1 qui est à l'état 1), le courant de conduction fourni par la ligne 35 par l'intermédiaire des résistances 37 et 38 et passant dans le bloc B2 de B230 à B220, maintient la tension à la borne B230 à une valeur de calage légèrement supérieure à la tension à la borne B225 qui est aussi maintenue à une valeur de calage.En conséquence, la troisième impulsion d'entrée de +2 Vbe assure l'apparition d'une différence de potentiel de 1 Vbe aux 'bornes de la résistance 43, si bien que les résistances 41 à 43 assurent leur effet diviseur. te transistor n-p-n du bloc B3 est ainsi polarisé dans le sens direct, si bien qu'il passe à l'état 1 1 et, comme il reste à cet état du fait de la réaction (en plus des blocs B1 et B2 quirestent à l'état 1), il maintient la une valeur de calage la tension à la borne B325 et à une valeur de calage légèrement supérieure la tension à la borne B330. En conséquence, la quatrième impulsion d'entrée 2 Vbe assure l'apparition d'une différence de potentiel de 1 Vbe aux bornes de la résistance 42 (permettant l'effet diviseur des résistances égales 41 et 42), si bien que le transistor n-p-n du bloc B4 est polarisé dans le sens direct. Ce bloc B1 passe donc à l'état 1 en conduisant et abaisse le potentiel de la base du transistor 40 qui commence à conduire. te courant émetteur-collecteur du transistor 40 assure la production d'une impulsion de sortie en o/r, et crée aussi une différence de potentiel dans la résistance 39, de manière à polariser dans le sens direct le transistor n-p-n du bloc B5 de remise à zéro. te bloc B5 passe à l'état 1 et le courant de conduction entre sa borne B530 et sa borne B5 20 à la masse assure la décharge totale du condensateur C et ramène la tension de la borne B1 25 au potentiel de la masse. te bloc B1 passe alors à l'état zéro et l'interruption du passage du courant dans les résistances 56, 37 et 38 provoque le passage de la tension des bornes B220, B320 et B420 à une valeur proche de celle de la ligne 35. te transistor n-p-n de chacun des blocs 32 33 et B4 est ainsi polarisé en inverse, si bien que tous ses blocs passent à l'état zéro, c'est-à-dire ne conduisent pas. Dès que le bloc 34 cesse de conduire, le transistor 40 revient à l'état zéro.La cessation du courant émetteurcollecteur dans le transistor 40 supprime la différence de potentiel appliquée entre les bornes B5 25 et 3520, si bien que le bloc X5 cesse de conduire, le point 0/P revenant au potentiel de la masse. tes blocs B1 à B5 et le transistor 40 se trouvent ainsi à nouveau à leur état zéro et le condensateur C est totalement déchargé. Ainsi, la production des impulsions de sortie après l'application de quatre impulsions d'entrée d'une première séquence assure la remise du circuit dans l'état où il est prêt à la réception de la séquence suivante de quatre impulsions pour produire une impulsion de sortie. Bien que le circuit qu'on vient de décrire assure un rapport de division de 4:1, il faut noter qu'on obtient facilement n importe quel autre rapport de division en modifiant le nombre de blocs de comptage et la tension de la ligne 35. Il est bien entendu que l'invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute Equivalenceltecniqe dans ses éléments constitutifs sans pour autant sortir du cadre de l'invention, qui est défini dans les revendications annexées. REVENDICATIONS 1. Dispositif à semi-conducteur comprenant, dans un seul corps semi-conducteur, deux transistors associés et de types opposés de conductivité, chacun des transistors comprenant trois régions, ledit dispositif étant caractérisé en ce que les première et seconde régions d'un premier transistor sont en matière de types opposés de conductivité et entourent toutes deux une troisième région du transistor, les première et seconde régions du premier transistor étant des prolongements des première et secondc régions de matière de type opposé de conductivité du second des deux transistors. 2. Dispositif selon la revendication 1, caractérisé en ce que la première région du premier transistor entourera seconde région de ce transistor. 3. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que la troisième région du second transistor est entourée à la fois par les première et seconde régions de ce transistor. 4. Dispositif selon la revendication 3, caracterisé en ce que la seconde région du second transistor entoure la première région de ce transistor. 5. Dispositif selon l'une quelconque des revendications pré cédentes, caractérisé en ce que le premier trallsisto- a un trajet de porteurs majoritaires disposé en direction normale à un trajet de porteurs majoritaires du second transistor. 6. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que le corps semi-conducteur comprend une première partie de corps en matière d'un type de conductivité qui constitue les secondes régions des deux transistors, une seconde partie de corps placée dans une surface de la première partie de corps et qui est en matière de condue- tivité de type opposé à celui de la première partie de corps et qui constitue la troisième région du premier transictor, une troisième partie de corps placI daims une .acEe de la premi ère partie de corps qui est de conductfitG' de m.^mrf type que celle de la seconde partie de corps et qui constitu@ nes premières régions des deux transistors, la seconde partie de corp étant entourée par la troisième partie de corps et se ro,uvaift à une certaine distance de celle-ci, et une quatrieme partie de corps placée dans une face de la troisième partie de corps qui est de conductivité de même type que la première partie de corps et qui constitue la troisième région du second transistor, la quatrième partie de corps étant séparée de la première partie de corps par la troisième partie de corps. 7. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que les transistors sont couplé-s par réaction. 8. Dispositif selon la revendication 7, caractérise en ce que les première, seconde et troisième régions du premier transistor constituent respectivement le collecteur, la base et l'émetteur de ce transistor, et en ce que les première, seconde et troisième régions du second transistor constituent respecti- vement le collecteur, la base et l'émetteur de ce transistor. 9. Dispositif électronique de commutation comportant deux états de travail, caractérisé en ce qu'il comprend un dîop- sitif à semi-conducteur selon l'une quelconque des revendications précédentes 10. Circuit diviseur, caractérisé en ce qu'il comprend plusieurs dispositifs électroniques de commutation selon la revendication 9. 11. Circuit diviseur selon la revendication 10, destin à i assurer une division par deux, et caractérise en ce qu'il comprend trois dispositifs électroniques de com:iiutation dort le premier est commandé par l'application au circuit du pre- mier de deux signaux successifs d'entrée qui assure son passage son second état de travail, le second dispositif de commutation étant sensible à la cessation du premier signal t passant alors à son second état de travail, le troisième dlsnos1)tlf de eommu- talion étant sensible à l'application du second signal d'entrée et passant dans son second état de travail, en déclanchant la commutation des deux premiers dispositifs de commutation à la premier état de travail, le troisième dispositif de commutarevenant à son premier état de travail lors de secoua 3-rnai. 12. Circuit diviseur selon la revendication 10, caractérisé en ce que plusieurs dispositifs électroniques associés de commutation sont reliés à des prises d'une chaîne potentiométrique de manière que des impulsions successives appliquées à la chaîne provoquent le passage des dispositifs de commutation dans leur second état de travail, successivement, la commutation vers le second état et le maintien dans cet état d'un dispositif quelconque de commutation, sauf du premier, dépendant de la présence dans le second état du dispositif de commutation qui le précède dans la série, et en ce qu'un circuit de remise à zéro commandé par le passage au second état du dernier dispositif de commutation de la suite est destiné à remettre le premier dispositif de commutation de la suite dans son premier état de travail eten conséquence, à remettre la totalité des autres dispositifs de commutation dans leur premier état.