FR 2134468 A1 19721208 FR 7214578 A 19720425 72 14578 2134468 La présente invention concerne, d'une façon générale, les circuits intégrés et, en particulier, les circuits intégrés dans lesquels la conduction dûe à des éléments parasites est supprimée. La réalisation de circuits intégrés à transistors MOS a fait 5 de grands progrès au cours de ces dernières années. Ces circuits sont déjà très utilisés, en particulier dans les calculatrices électroniques, pour faire des mémoires à accès sélectif et à lecture sans effacement. Dans un circuit intégré à transistor MOS de type courant l'élément actif est un transistor à effet de champ 10 dont la source et le collecteur sont obtenus en diffusant sélectivement des impuretés du même type dans un substrat en semi-conducteur de type opposé. Pour obtenir un transistor à effet de champ à porte isolée, on dépose en outre une fine pellicule d'isolant sur le canal qui 15 sépare la source du collecteur précité et l'on place ensuite, sur cette pellicule, une plaquette conductrice appelée porte. On peut la former par évaporation sous vide. L'application à cette porte d'une tension de commande de signe convenable, dont la valeur est supérieure à une tension de seuil ci-après appelée active, crée 20 un changement du type de conduction dans le canal. Il devient alors un bon conducteur de l'électricité qui relie la source au collecteur. On voit donc qu'un transistor à effet de champ peut être avantageusement utilisé comme interrupteur: dans un circuit logique, car on peut faire varier dans une large gamme la valeur 25 de l'indépendance de la liaison source-collecteur à l'aide d'une tension de commande appliquée à la porte de ce transistor. Un circuit intégré à transistor MOS comprend en outre dans la plupart des cas un collecteur, une source et une zone d'interconnexion qui sont formés dans le substrat par diffusion d'impu-30 retés et qui doivent être exempts de toute interaction avec les autres parties de ce circuit également formées par diffusion d' impuretés dans le substrat. En d'autres termes, les trois éléments précités sont considérés comme étant électriquement indépendants. On forme ensuite sur ces trois éléments une couehe isolante de 35 silice relativement épaisse, sur laquelle on peut déposer une pellicule bonne conductrice de 1'électricité : celle-ci recouvre alors la bande de substrat semi-conducteur, appelée également canal, qui se trouve entre les zones électriquement indépendantes précitées. 40 Si la tension appliquée à la pellicule susvisée dépasse tui 72 14578 2134468 certain niveau, de seuil du canal entre les zones indépendantes, il peut en résulter une "inversion de canal" et -une conduction entre ces zones. Ce phénomène, couramment appelé "conduction parasite" est extrêmement gênant, surtout dans un circuit intégré lo-5 gique où il peut provoquer l'émission, à la sortie de ce dernier, d'un signal logique incorrect, les zones en question, entre lesquelles une telle conduction peut avoir lieu forment une configuration qu'on appelle couramment un ensemble parasite. La probabilité de l'apparition de cette conduction parasite 10 est généralement plus grande dans les circuits intégrés MOS à canal n que dans les circuits intégrés MOS à canal £ parce que le rapport de la tension de seuil parasite à la tension de seuil active correspondante est généralement plus petit dans les circuits intégrés MOS à canal n. C'est pourquoi, jusqu'à maintenant, on a 15 surtout employé, dans les circuits intégrés, des transistors MOS à canal p, bien que la vitesse de commutation des transistors MOS à canal n soit plus grande que celle de ceux qui ont un eanal p. Lorsqu'on fabrique un circuit intégré MOS il faut donc s'efforcer au maximum, surtout lorsqu'il s'agit de circuits à canal 20 iij d'empêcher l'apparition d'une conduction parasite. Dans ce but, on effectue le plus généralement des opérations de fabrication qui permettent d'obtenir pour la tension de seuil parasite ci-dessus définie, la valeur maximale et, pour la tension de seuil active (celle du transistor) la valeur minimale. 25 La tension de seuil Vrp qui caractérise une zone quelconque d'un circuit intégré à transistors MOS est donnée par la formule suivante î Tt _ ( -Osa - - "bd 5 iox 9 ox 30 +cj>ms'+2^ F dans laquelle QgS et QgD sont des concentrations d'impuretés (QgS étant une concentration positive constante existant à la surface de contact du substrat en silicium avec la couche d'oxyde, tandis que la concentration varie avec la concentration des 35 atomes de dopant dans le substrat), Tox est l'épaisseur de la couche d'oxyde, £ ox est la constante diélectrique de cet oxyde, Ç ms' est le travail d'extraction en électrons-volt qui caractérise le substrat précité, tandis que éj, est le niveau de Fermi, 72 14578 2134468 en électrons-volts, de ce substrat. La formule ci-dessus montre que la tension est une fonction linéaire de l'épaisseur ^ox« C'est pourquoi, généralement, pour empêcher l'apparition de la conduction parasite dans une zo-5 ne où elle peut se produire on y augmente la tension de seuil parasite en augmentant l'épaisseur T , tandis que pour diminuer la wA tension de seuil active dans une zone active on y diminue l'épais seur T . Or, pratiquement, l'épaisseur maximale de la couche d' oxyde est limitée par le procédé de fabrication utilisé, par le 10 temps de fabrication de chaque transistor et par le coût de cette fabrication. La probabilité de l'apparition de la conduction para site peut aussi être réduite en diminuant la tension appliquée à la pellicule bonne conductrice de l'électricité. Mais cet expédient aurait l'inconvénient de réduire la vitesse de commutation 15 des éléments actifs. En tenant eompte des limitations ci-dessus mentionnées on a proposé d'augmenter, dans la formule ci-dessus, la concentration Qgjj dans les zones d'éléments parasites et de la diminuer par con tre dans les zones actives. Cette concentration est une fonction 20 décroissante de la résistivité du substrat, c'est-à-dire qu'elle augmente quand cette résistivité diminue et inversement. Pour obtenir une variation sélective dans le substrat de cette concentration Qgjj on a proposé de doper sélectivement ce substrat dans les zones d'éléments parasites. Dans le passé, 1' 25 application de cette méthode a obligé à contrôler avec précision la diffusion des impuretés dans le substrat et à introduire dans la fabrication des circuits intégrés une opération supplémentaire de masquage. Les complications imposées par cette méthode augmentent notablement le coût de la fabrication des circuits précités 30 et diminuent le rendement quantitatif de l'installation utilisée pour cette fabrication. L'implantation ionique est un autre procédé permettant d'obtenir la variation sélective des concentrations Qg^ ci-dessus men tionnée. Cette implantation consiste à injecter dans le substrat 35 des ions (par exemple des ions de bore ou de phosphore, suivant le type du substrat utilisé) avec mise en oeuvre d'une technique d'accélération et de focalisation des ions. Mais ce procédé oblige à utiliser des appareils supplémentaires coûteux. En outre, il augmente à la fois le temps et le coût de fabrication tout en di-40 minuant le rendement quantitatif de l'installation quant à la pro 72 14578 2134468 duction de circuits intégrés acceptables. Donc si l'on admet, en théorie, qu'on peut empêcher l'apparition de la conduction parasite en modifiant sélectivement les résistivités ou les concentrations d'impuretés qui caractérisent 5 certaines zones du substrat on n'a pas trouvé jusqu'ici un moyen pratique ou économique pour obtenir ce résultat. Gomme les circuits intégrés à transistors MOS concurrencent, sur le marché, les circuits intégrés à transistors bipolaires qui sont plus classiques, le maintien d'un coût de fabrication minimal et d'un 10 fort rendement quantitatif des installations utilisées pour cette fabrication a souvent une importance capitale. Selon l'une des formes de réalisation de la présente invention un transistor MOS de circuit intégré comprend un substrat à faible résistivité ayant un type de conduction donné, sur le-15 quel on forme une couche épitaxiale qui a le même type de conduction que lui mais une résistivité notablement supérieure à celle du substrat. Par une série d'opérations de masquage, d'attaque par l'acide, d'oxydation et de diffusion on forme sélectivement, dans cette couche et dans le substrat, par diffusion d'impuretés, 20 des zones dont le type de conduction est opposé à celui du substrat et l'on forme ensuite sur le substrat et sur cette couche, entre certaines de ces zones, des couches d'oxyde isolantes. Une caractéristique importante du circuit intégré selon 1' invention consiste à donner au canal qui réunit deux quelconques 25 des zones précitées du type actif la faible concentration en impuretés et la grande résistivité de la couche épitaxiale ei-des-sus mentionnée, tandis que le canal entre zones indépendantes a la haute concentration en impuretés et la faible résistivité du substrat. En conséquence la tension de seuil est faible dans la 30 partie active (transistor MOS) et élevée dans la zone des parasites, comme il le faut pour obtenir à la fois une grande vitesse de commutation dans la partie active et la suppression de la conduction parasite. Selon une autre forme de réalisation de l'invention on forme dans un substrat donné en semi-eonducteur ex-35 trinsèque, une couche qu'on dope par diffusion d'une impureté de même type que celle du substrat, mais dont la concentration en impuretés est forte par rapport à celle du substrat. Les éléments actifs de cette forme de réalisation de l'invention sont formés dans des parties saillantes du substrat, appelées plateaux, 40 tandis que des zones indépendantes et qui peuvent causer des phé 72 14578 2134468 nomènes parasites sont formées dans d'autres parties du circuit. Aucune partie de la zone à forte concentration d'impuretés ci-dessus mentionnée ne se trouve au-dessous des éléments actifs précités ; la dite zone s'étend par contre au dessous des zones 5 qui sont indépendantes : on obtient ainsi une faible tension de seuil active dans les zones actives et une tension de seuil parasite notablement supérieure à la première dans les zones à parasites. En vue de réaliser, non seulement ce qui est spécifié ci-10 dessus, mais encore d'autres améliorations qui peuvent être révélées ci-après, la présente invention concerne un circuit intégré du type MOS et un procédé de fabrication de tel circuit, dont les caractéristiques apparaîtront à la lecture du présent mémoire et qui sont déerits ci-après en référence aux dessins annexés, dans 15 lesquels : Les figures 1a à 1e sont des coupes qui montrent les phases essentielles de la fabrication d'un circuit intégré à transistors MOS, lorsque eette fabrication est effectuée conformément à une première forme de réalisation de l'invention, une partie du cir-20 cuit terminé étant représentée en coupe par la figure 1e. Les figures 2a à 2e, sont des coupes qui montrent les phases de la fabrication d'un circuit intégré à transistors MOS lorsqu' elle est effectuée conformément à une seconde forme de réalisation de l'invention, une partie du circuit terminé étant repré-25 sentée par la figure 2e. Selon la forme de réalisation des figures 1a à 1e, pour fabriquer un circuit intégré à transistors MOS conforme à l'invention, on commence par créer un substrat 10 en silieium de type p, sur lequel on dépose, d'une façon connue en elle-même, une cou-30 che épitaxiale 12 dont l'épaisseur est comprise entre 1 et 2 microns. Le substrat 10 est fortement dopé par des impuretés du type p et il a une résistivité relativement faible de l'ordre de 0,1 ohm-cm à 0,3 ohm-cm. La couche épixiale 12 est, par contre, moins dopée que le substrat et sa résistivité, qui est de l'ordre 35 de 2 ohm-cm, est notablement supérieure à celle du substrat. Cette couche est recouverte d'une pellicule de nitrure de silicium qu'on dissout sélectivement à l'aide d'acide, de manière à obtenir un masque. Ce dernier permet de former, pendant l'oxydation qui a lieu ensuite, des plaquettes 14 en silice, dont les bases 40 sont encastrées dans la couche épitaxiale 12 et dont les faces 72 14578 2134468 supérieures font saillie sur le dessus de cette couche. Ces plaquettes 14 sont ensuite dissoutes à l'aide d'acide fluorhydrique et 1'ébauche de circuit subit une seconde oxydation qui permet d'obtenir les zones de silice 16. Leurs faces supérieu-5 res sont à peu près au même niveau que le dessus de la couche épitaxiale et leurs faces inférieures se trouvent un peu au dessous de la surface de contact du substrat avec la couche épitaxiale , comme le montre la figure 1ç, de manière à déterminer des plateaux 18, 20 et 22 comportant chacun, à ce stade de la fabri-10 cation, une partie supérieure à grande résistivité correspondant au fragment de la couche épitaxiale 12 qui subsiste après formation des zones de silice 16. La structure de la figure 1c est ensuite soumise à des opérations de masquage et de diffusion de dopants de type n dans des zones déterminées des plateaux 18, 20 15 et 22 pour y former des zones de semi-conducteur type n qu'on désigne respectivement par les numéros 24, 26, 28 et 30 sur la figure 1d. Dans le circuit intégré qu'on doit finalement fabriquer, les zones 24 et 26 sont destinées à constituer la source et le collec-20 teur d'un composant actif, c'est-à-dire d'un transistor à effet de champ, tandis que les zones 28 et 30 constituent des interconnexions qui, dans le cas considéré, sont des zones indépendantes. Cela veut dire que ces zones 28 et 30 déterminent une région indépendante où des effets parasites peuvent se produire pour les 25 raisons exposées ci-dessus. La présente invention vise en premier lieu à empêcher l'apparition d'une conduction parasite entre les zones 28 et 30. On notera que les zones 24 et 26 formées dans le plateau 18, sont séparées l'une de l'autre par une partie 32 à forte résisti-30 vité, restant de la couche épitaxiale 12, tandis que la diffusion d'impuretés de type n dans les plateaux 20 et 22 est effectuée de façon telle que les zones indépendantes 28 et 30 sont séparées 1' une de l'autre par une épaisse couche d'oxyde 16 et par le substrat 10 sous-jacent à faible résistivité. 35 Dans le circuit intégré terminé qui est représenté par la figure 1^, le transistor à effet de champ est complété par une pellicule isolante 34, qu'on a déposée sur la zone 32 de type p à forte résistivité, cette pellicule relativement mince recouvrant partiellement les zones 24 et 26. 40 Une électrode de porte 36 est mise en place sur la pellicule 72 14578 7 7 2134468 34 par des moyens connus en eux-mêmes ; les électrodes 38 et 40 de la source et du collecteur sont connectées respectivement, par des moyens connus eux aussi, aux zones 24 et 26. Pendant la fabrication du circuit précité on dépose sur la 5 structure une couche supplémentaire de silice 42 visible sur la figure 1e, et on applique sur la face supérieure de cette couche une pellicule métallique conductrice 44 qui est destinée à transmettre des tensions de signal à des zones prédéterminées du circuit intégré. On notera que cette pellicule 44 recouvre le canal 10 de substrat qui sépare l'une de l'autre les zones dopées indépendantes 28 et 30 et que c'est la tension appliquée à cette pellicule qui peut faire apparaître entre ces deux zones une conduction parasite pour les raisons indiquées ei-dessus. Comme on l'a dit ci-dessus, pour que cette conduction para-13 site apparaisse entre les zones 28 et 30, il faut que la tension appliquée à la pellicule 44 dépasse la tension de seuil parasite qui caractérise l'ensemble parasite. En d'autres termes, pour que cette conduction apparaisse il faut que la tension de la pellicule 44 change le type de conduc-20 tion qui caractérise le canal de substrat situé entre les zones 28 et 30. Par ailleurs, la conduction désirée, entre les zones 24 et 26 se produira chaque fois que la tension appliquée à la porte 36 dépasse la tension de seuil active d'inversion du canal collec-teur-source qui est recouvert par la pellicule isolante et par la 25 porte précitée. Comme on l'a dit ci-dessus, les tensions de seuil active et parasite sont fonction des concentrations en impuretés (appelées Qgjj dans la formule ci-dessus) qui leur correspondent respectivement dans les canaux semi-conducteurs qu'elles caractérisent, cet-30 te concentration QgD étant elle-même une fonction inverse de la résistivité du semi-conducteur du canal qu'elle concerne. Ceci étant dit, l'examen du circuit intégré de la figure 1e montre clairement comment on supprime la conduction parasite entre les zones 28 et 30, tandis que la conduction entre la source et le 35 collecteur du transistor à effet de champ ainsi formé peut être commandé par une tension relativement faible appliquée à la porte de ce transistor. Le canal situé entre la source et le collecteur du transistor est une couche épitaxiale 32 à grande résistivité et à faible 40 concentration en impuretés, tandis que le canal situé entre les 72 14578 8 2134468 zones indépendantes 28 et 30, recouvertes par la pellicule conductrice 44 est un semi-conducteur à faible résistivité et à forte concentration en impuretés, la couche épitaxiale à forte résistivité qui existait à l'origine dans la zone/parasites y ayant été 5 préalablement supprimée, comme on l'a vu, au cours des opérations d'oxydation et de diffusion d'impuretés. Grâce à la présence de cette zone à forte concentration de charges entre les zones 28 et 30 au dessous de la pellicule conductrice 44 et à l'épaisseur totale de la couche d'oxyde 42, on 10 peut facilement donner à la tension de seuil parasite une valeur très supérieure à la tension maximale que pourra avoir à atteindre la pellicule 44 en fonctionnement du circuit. Pour que cette tension de seuil soit optimale, c'est-à-dire maximale, il faut que la concentration en impuretés du substrat 15 soit maximale. Mais cette concentration maximale est limitée par la tension de claquage de la diode p-n parasite qui est formée par la jonction de ce substrat avec le collecteur 26, dopé par diffusion d'une impureté n. Or, dans le circuit intégré conforme à l'invention, cette tension de claquage est elle-même principale-20 ment limitée par la concentration en impuretés du substrat, qui forme, dans la diode p-n précitée, l'élément ayant la plus grande résistivité. La concentration maximale en impuretés du substrat est également limitée pair la valeur maximale qu'on peut admettre pour la 25 capacité de la jonction p-n qui existe entre la zone de collecteur 26 de type n et le substrat 10 de type p. Si la concentration en impuretés du substrat est trop forte les capacités parasites créées par la jonction précitée et par d'autres jonctions analogues diminuent fortement la vitesse de commutation du circuit in-30 tégré. Il peut être bon, dans certains cas, d'appliquer au substrat une faible tension dont le signe est tel qu'elle polarise en inverse toutes les jonctions p-n parasites du circuit intégré. Etant donné que la tension de seuil d'un transistor MOS, au substrat en 35 silicium duquel on applique la faible tension précitée, est une fonction croissante à la fois de l'épaisseur de l'isolant de la porte de ce transistor et de la concentration réelle en impuretés de la surface du suostrat en question on peut obtenir, dans le circuit de la figure 1, une augmentation extrêmement grande de la 40 tension de seuil parasite moyennant une très petite augmentation 72 14578 2134468 de la tension de seuil active. L'application au substrat d'une faible tension polarisant en inverse les jonctions p-n précitées donne plus de latitude pour choisir la concentration en impuretés qu'il faut donner au substrat et réduit aussi notablement les ca-5 pâcités(des jonctions p-n parasites. Lorsqu'on utilise cette technique il faut veiller à ce que l'épaisseur maximale de la zone d'appauvrissement qui existe entre la source et le collecteur du transistor ne soit pas supérieure à celle de la couche épitaxiale 12. 1° Lorsqu'on fabrique la forme de réalisation de l'invention qui est représentée à la figure 1 il faut donc déterminer avec un soin particulier la résistivité du substrat et il peut être nécessaire d'adopter une solution de compromis pour obtenir à la fois une tension de claquage suffisamment grande pour la jonction 15 p-n collecteur-substrat et une valeur admissible de la capacité de cette jonction. Cette seconde condition peut aussi être remplie en appliquant au substrat une tension polarisant en inverse cette jonction. La seconde forme de réalisation de l'invention, qu'on va dé- 20 crire ci-après à l'aide des figures 2a à 2e, diminue sensiblement la difficulté des problèmes à résoudre tout en supprimant la conduction parasite et en donnant aux éléments actifs du circuit intégré une grande vitesse de commutation. Pour fabriquer un circuit intégré à transistors MOS selon la 25 seconde forme de réalisation de l'invention on commence par créer un substrat 46 en silicium de type p ayant une résistivité relativement grande et une faible concentration en impuretés. A l'aide d'un pochoir on dépose sur certaines parties de la surface de ce substrat une pellicule 48 de nitrure de silicium, qui recouvre 30 les zones actives du circuit, c'est-à-dire la source, le collecteur et la porte du transistor MOS, la zone d'interconnexion et des condensateurs minces s'il y en a (figure 2a). En se servant de la couche 48 de nitrure de silicium comme d'un masque empêchant l'oxydation on forme sur les parties non 35 masquées de la surface du substrat une pellicule de silice, non représentée, ayant de 15*000 à 20.000 angstroms d'épaisseur. Les parties de cette surface ainsi oxydées sont alors attaquées par une solution-tampon d'acide fluorhydrique de façon à obtenir le relief représenté par la figure 2b. On y distingue des plateaux ^0 50, 52 et 54 en silicium de type p. Une telle structure peut 72 14578 2134468 également être obtenue en creusant à la profondeur voulue, par l'action d'un acide, les parties de la face supérieure du substrat 46 qui ne sont pas recouvertes par du nitrure de silicium. Cet acide doit avoir orne action corrosive lente. 5 Au cours d'une opération suivante de diffusion d'une impure té £ sur la face supérieure du substrat ces couches 48 de nitrure forment un masque anti-diffusion. Sur toutes les parties de cette surface qui ne sont pas protégées par ce masque et sur les bords des plateaux 50, 52 et 54, il se forme donc une pellicule (p+) 10 désignée par 1*indice 56, (figure 2ç). Sa concentration en impuretés est prédéterminée et supérieure à celle du substrat 46, et sa résistivité est inférieure à celle de ce substrat. 1'ébauche de circuit ainsi obtenue subit alors une seconde opération d'oxydation destinée à produire d'épaisses couches de 15 silice 60, 62 qui recouvrent les pellicules 56 et affleurent les plateaux 50, 52 et 54 de silicium de type p, comme le montre la figure 2d. Cette seconde oxydation doit se faire, de préférence, à une température très élevée pour obtenir une profondeur maximale de diffusion vers le bas et une variation minimale de la ré-20 partition des impuretés p. On enlève ensuite les couches 48 de nitrure de silicium et l'on forme sélectivement, par des diffusions d'impuretés n dans le haut du plateau 50, deux zones (n++) désignées par 64 et 66 et constituant respectivement la source et le collecteur d'un 25 transistor à effet de champ. On forme, en outre, dans le haut des plateaux 52 et 54, deux zones (n++) indépendantes obtenues par diffusion d'impuretés de type n qui sont respectivement appelées 68 et 70. On procède ensuite au dépôt d'une zone de silice 72 sur une partie de la structure, comme le montre la figure 2e, et une 30 partie déterminée de cette zone 72 est recouverte par une pellicule métallique conductrice 74 qui peut servir de connexion par exemple. On complète le transistor MOS comme dans la première forme de réalisation de l'invention, en formant sur le plateau 50 une 35 mince pellicule isolante 76 en silice qui recouvre partiellement la source 64 et le collecteur 66. On applique sur cette pellieule line porte 78, puis on connecte respectivement à la source et au collecteur les électrodes 80 et 82. Il faut noter que la pellicule (p+) 56 à forte concentration 40 d'impuretés se trouve au dessous de toutes les parties du circuit 72 14578 2134468 intégré, sauf les plateaux 50» 52 et 54. Gela signifie que les parties du substrat qui se trouvent sous la pellicule conductrice 74, d'une part entre les zones indépendantes 66 et 68, d'autre part entre les zones indépendantes 68 et 70, appartiennent toutes 5 à la zone 56 à haute concentration et faible résistivité* Comme on l'a dit ci-dessus à propos de la première forme de réalisation de l'invention, l'agencement de la zone de haute diffusion de la seconde forme de réalisation permet d'obtenir une tension de seuil relativement grande pour les zones à parasites et supprime ainsi 10 réellement la conduction parasite. Par eontre, la partie du substrat qui se trouve au dessous du transistor a une faible concentration en impuretés et une forte résistivité, ce qui donne à la tension de seuil de ce transistor une valeur relativement faible, les circuits intégrés représentés par les figures 1e et 2e 15 comprennent chacun un transistor à effet de champ à canal n. Mais la présente invention s'applique, avec les mêmes avantages dans le cas d'une configuration à canal p. Pour passer de l'un à l'autre il suffit de changer le type de l'impureté du substrat, de la couche épitaxiale et des zones dopées par diffusion. Autrement 20 dit, dans un circuit intégré à canal p, le substrat est dopé avec des impuretés de type n et pour obtenir, par diffusion d'impuretés, les zones à forte concentration en dopant que constituent respectivement la source, le collecteur et la zone d'interconnexion on utilise un dopant de type p. Des autres points de vue le circuit 25 intégré à canal p, son procédé de fabrication et son mode de fonctionnement restent sensiblement les mêmes que pour le circuit à canal n. Le circuit intégré à transistor MOS conforme à l'invention a donc des caractéristiques extrêmement intéressantes qui sont 50 apparemment contradictoires. En effet, sa tension de seuil parasite, relative aux éléments parasites indépendants des autres éléments du circuit, est élevée. Cela permet de supprimer oû d' éliminer la conduction parasite tout en bénéficiant de faibles tensions de seuil actives (pouvant être eelles de transistors à 35 effet de champ) qui sont nécessaires pour obtenir des transistors dont les vitesses de commutation soient grandes pour des tensions de commande relativement faibles. Il est à noter que ces caractéristiques peuvent être obtenues d'une façon certaine et économique sans introduire dans la fabrication de ces circuits des 40 stades (opérations de masquage par exemple) qui n'existent pas 72 14578 2134468 déjà dans le processus couramment employé pour fabriquer des circuits intégrés à transistors MOS. Les formes de réalisation décrites ci-dessus pourront,bien entendu, faire l'objet de diverses variantes et modifications de détail sans sortir pour autant du cadre de l'invention. 72 14578 2134468 KE VEND ICATICMS 1) Circuit intégré ayant un substrat semi-Gohducteur de polarité prédéterminée avec une première et une seconde zones dopées par diffusion d'impuretés de polarité opposée à celle du 5 substrat, ces zones constituant respectivement la source et le collecteur d'un composant actif, circuit caractérisé par le fait qu'il comprend d'abord une troisième et une quatrième zone, obtenues par diffusion dans le substrat d'impuretés qui sont également de la dite polarité opposée, une zone isolante formée entre 10 la troisième et la quatrième zone, ces dernières constituant un ensemble indépendant en puissance parasite, et une couche de semiconducteur de même polarité que le substrat mais de résistivité supérieure à celle de ce dernier, cette couche étant formée sur le substrat entre les dites première et seconde zones. 15 2) Circuit selon la revendication 1, caractérisé par le fait que le substrat et la couche qui le recouvre sont en semi-conducteur de type p, cette couche étant formée par épitaxie et ayant une épaisseur qui est comprise entre un et deux microns. 3) Circuit suivant la revendication 1 ou 2, caractérisé par 20 le fait que la résistivité du substrat est comprise entre 0,1 et 0,3 ohm-cm tandis que celle de la couche épitaxiale est de l'ordre de 2 ohm-cm. 4) Procédé de fabrication d'un circuit intégré selon lequel on forme un substrat en semi-conducteur de polarité et résistivi- 25 té prédéterminées, puis on établit par épitaxie sur ce substrat une couche de semi-conducteur de même polarité que celui du substrat mais de résistivité notablement supérieure à celle de ce dernier, procédé caractérisé par le fait qu'on forme sélectivement sur cette couche et sur ce substrat des dépôts d'oxyde iso-30 lants pour ménager ainsi au moins trois plateaux saillants dans la couche épitaxiale précitée et qui sont séparés les uns des autres par ces dépôts, qu'on forme dans le premier des plateaux, par diffusion d'impuretés de type opposé à celles de la couche épitaxiale précitée, deux zones séparées l'une de-l'autre par une 35 partie de cette couche, qu'on forme dans le deuxième et le troisième plateau par diffusion d'impuretés de même type que celles des deux,zones susvisées, deux zones qui se substituent pratique-complèrement ment/aux parties de la couche épitaxiale de ces plateaux, qu'on dépose une pellicule isolante de porte relativement mince sur la 40 partie du premier plateau qui se trouve entre les deux premières » 72 14578 14 2134468 zones, et qu'on dépose finalement au-dessus du second et du troisième plateau une couche d'oxyde relativement épaisse... 5) Circuit intégré à transistors MOS comprenant un substrat qui est fait en semi-conducteur d'une première polarité et de 5 concentration en impuretés prédéterminées et qui présente au moins deux saillies en forme de plateau, ce circuit étant caractérisé par le fait qu'il comprend d'abord deux zones distinctes dopées par diffusion dans le premier plateau d'impuretés d'une seconde polarité et qui constituent respectivement la source et le col-10 lecteur d'un transistor MOS de type courant, au moins une autre zone dopée dans le second plateau par diffusion d'impuretés de la seconde polarité, indépendante des deux premières zones, une. zone isolante qui sépare les deux premières zones dopées de la troisième, et une couche recouvrant tout le substrat, sauf les 15 deux plateaux, qu'on forme par diffusion d'impuretés de la première polarité à une concentration supérieure à celle du substrat. 6) Procédé de fabrication d'un circuit intégré à transistor MOS comportant la création d'un substrat en semi-conducteur d' 20 une première polarité et de concentration en impuretés prédéterminées, puis le dépôt sur des parties prédéterminées de ce substrat d'une couche de nitrure de silicium, ce procédé étant caractérisé par le fait qu'au moins deux des parties recouvertes par cette couche constituent des saillies en forme de plateau à 25 la surface du substrat, on diffuse à travers cette dernière, sauf aux endroits recouverts par la couche de nitrure, des impuretés de la dite première polarité de manière à obtenir ainsi une couche ayant une concentration élevée en dopant, on enlève alors la couche de nitrure de silicium, on forme ensuite dans le premier 30 plateau, par diffusion d'impuretés d'une seconde polarité deux zones séparées l'une de l'autre pour constituer respectivement la source et le collecteur d'un transistor MOS, on forme dans le second plateau, également par diffusion d'impuretés de la seconde polarité, au moins une autre zone indépendante des deux pre-35 mières puis on isole électriquement les deux premières zones de la troisième de telle sorte que la couche précitée, à concentration élevée en dopant, s'étend sur toute la surface du substrat sauf sur les plateaux.