FR 2150211 A1 19730406 FR 7130425 A 19710820 L'invention se rapporte aux dispositifs de type "mesa" dont les jonctions sont obtenues par épitaxie et plus particulièrement un procéda de passivation de ces jonctions. Dans de nombreuses applications, l'epaisseur des couches dopées, formant entre elles une jonction, doit entre rigoureusement controlée et La concentration en impureté aussi constante que possible sur toute leur épaisseur. Au nombre de ces applications on peut citer par exemple les: diodes "avalanches", les varactors de polarités opposées, las varicaps hyperabrupts etc. Seule, une jonction obtenue par épitaxie permet de satisfaire ces conditions. D'autre part, il est également connu que les diodes de type '1#esa" sont presque exclusivement utilisées dans les applications relatives aux hyperfréquences à llexclusion des diodes de type "planar". Ces remarques préliminaires soulignent donc il importance des diodes à jonction épitaxie de type "mesa". Comme la plupart des composants semiconducteurs, les dispositifs de ce type doivent outre a$ raite aux influences du milieu extérieur au moyen d'un traitement de passivation de la jonction. Malheureusement, dans cesXdiodes "mesa", contrairement à ce qui se passe pour les jonctions de type "planar", le traitement de passivation intervient, non plus avant 1: élaboration de la jonction mais obligatoirement après la formation de celle-ci par épitaxie. Sur une telle diode,avant passivation, le périmètre de la jonction se trouve donc à li air libre et comme ceLS-ci est très sensible aux agents extérieurs, tout dépit de matériau diélectrique à ce niveau, sèctué à in de passivation,risque de perturber les caractéristiques initiales de la jonction. La présente invention a pour but de pallier ces inconvénients et se. rapporte à un procédé de passivation de diodes mis en oeuvre après l'élaboration de la jonction essentiellement caractérisé par le fait qu'il comporte deux étapes de fabrication. La première étape est celle du dépôt uniforme de diélectrique sur tout le pourtour de la jonction. Ce dépôt est plus ou moins contaminé selon qu'il est directement en contact avec une couche de silicium plus ou moins dopée. La deuxième étape est un traitement thermique de diffusion de la jonction , ce traitement étant poursuivi jusqu1à ce que le périmètre de cette jonction atteigne une zone du dépôt de .diélec- trique dt-nt le taux de contamination est minimal. La présente invention se rapporte également aux dispositifs passivés selon le procédé conforme à 11 invention. La présente invention sera mieux comprise à l'aide des explications qui vont suivre et des figures Jointes parmi lesquelles - Les figures 1 et 2 représentent les deux #premières étapes de réalisation. d'un dispositif conforme à l'invention ; - La figure 3 représente un premier mode de réalisation de lsinvention invention - Les figures 4 et 5 représentent un deuxième mode de réali sation de l'invention ; - la figure 6 illustre, au moyen d'un autre exemple de réali-. sation, le procédé conforme à l'invention. la structure initiale d'une diode conforme à l'invention est représentée sur-la figure 1. Il stagit d'un exemple nullement limitatif dans lequel une jonction (P+N) 100 est obtenue par épitaxie. Sur un substrat 1 de silicium de type P+ c'est-à-dire fortement dopé en impuretés de type P, on fait croftrepar un procédé classique dXe- épitaxie, une couche de silicium 2 dopée au moyen d'impuretés de type N. Selon une première variante de Invention une couche 5 de même type que la précédente mais plus fortement dopée bien impuretés est formée à la surface de cette dernière, soit par épitaxie, soit par diffusion et constitue donc une couche N+ destinée à recevoir ulterieurement un contact électrique. Ensuite selon les techniques bien connues de fabrication des "mesas", ctest-à-dire par attaque chimique localisée, on réalise, à partir du dispositif de la figure I, un certain nombre de diodes de type "mesa" dont deux, 10 et 20, sont reprersentées sur la figure 2. Ensuite, les diodes sont séparées les unes des autres, par un procédé de découpe au diamant selon XY. Jusqu'à ce stade de fabrication, cha#que dispositif précédémment décrit (10 et 20) a subi une successiond'opérations connues. Néanmoins, chacun de ces dispositifs possède la caracte'ristique e#ssentielle de comporter une jonction 100, obtenue par épita@ie. Pour cette raison, le dispositif n'a pu entre passivé avant l'élaboration de cette jonction. Celle-ci présente alors llincon- ventent d'avoir son périmètre à l'air libre. Pour la soustraire i tout risque de vieillissement ou à toute modification de carac téristiquesdue à des causes extérieures à son fonctionnement, telles que les opérations de mesure, les opérations de thermocompression ou autres traitements nécessaires à sa mise en place à l'intérieur dtun toitier, il est nécessaire de lui faire subir,à ce stade de Bon élaboration, un traitement de passivation.Il s'agit de la protéger, do l'isoler du milieu extérieur au moyen d'un matériau diélectrique. Chacun des dispositifs obtenus après attaque mesa et découpe, soit le dispositif 10 par exemple, est protégé par une couche de Si 02 comme le montre la figure 3. Cette couche pourrait être déposée par des procédés de synthèse du verre en phase vapeur, mais le dépôt effectué dans ces conditions, à basse température, risquerait de ne pas autre très homogbne et de présenter une trop grande proportion de porosités. Bn conséquence conformément à l'invention,la couche de Si 02 est, selon une variante préférée de l'invention, obtenue au moyen d'une oxydation du silicium à haute température (1000 environ) et ceci en atmosphère humide. Le Si 02 ainsi obtenu présente des caractéristiques mécaniques correctes ; homogénéité et adhérence au silicium parfaites, coefficient de dilation parfaitement adapté etc... Nalheureusement, cette croissance de l'oxyde à la surface du sili cium S'effectue au détriment d'une potite quantité de ce meme sili sium. I1 en résulte que, au niveau des couches P+ et N+ fortement dopées, le Si X est contaminé par les impuretés contenues dans le silicium. Cette contamination est schématisée sur la figure 5 au moyen de petites croix remplissant lesdites zones 30 concernées. inrevanche, au niveau de la couche N, ce revêtement de Si 02 (31) est relativement propre. Des phénomènes dwinterface se produisent au niveau de la jonction P N, avec la zone 30 contaminée. Ces phénomènes influent sur la caractéristique inverse de la jonction 100. Conformément à une autre caractéristique essentielle de l'in vention, le dispositif 10 est alors soumis à un traitement thermique dans un four fonctionnant à une température permettant la diffusion de la couche P+ dans la couche N et ceci en atmosphère neutre ou légèrement réductrice pour éviter de détériorer le dépit de Si O, initial.Ce traitement de diffusion provoque, comme l'indique la flèche, le déplacement de la jonction préalablement située au niveau 100 vers le niveau 101 représenté sur la figure 3 par un trait en lignes interrompues. Une troisième couche 200 "diffusée" est ainsi formée. l":tnterface 101 entre la couche 2 de type N et la troisième couche 200, c'est-à-dire la jonction, se trouve ainsi amenée au niveau de la silice Si 02 propre (zone 31) sans que cette silice subisse de dommage : la mobilité des porteurs est en\effet plus fai ble dans le Si 02 que dans le silicium P .A la suite de ce traitement de diffusion, se trouvant en contact avec la zone 50, la jonc- tion retrouve les caractéristiques qu'elle possédait avant d'étire passives. Ensuite, en masquant les zones où cette couche de Si 02 doit subsister en permanence, c1est-à-dire les flancs de la diode, il est possible de l'éliminer ailleurs, au moyen d'une attaque localisée à l'acide fluorhydrique FE. Dans l'exemple décrit précédemment, la couche P 3 destinée à recevoir un des contacts, est réalisée sur la couche N 2 soit par diffusion, soit par épitaxie avant le traitement de passivation. Selon une autre variante de l'invention, l'élaboration de la couche N+ 3 est effectués par diffusion après cette passivation. Dans ce cas, la diffusion de la jonction progressant de 100 vers 101 , diffusion qui suit le dépôt de Si 02,et la diffusion de la couche N+ sont concomitantes. Deux résultats sont donc obtenus, au moyen d'une seule opération. La gamme de fabrication se trouve alors allégée de façon appréciable, et le prix de revient est de -ce fait, abaissé. Les mimes éléments portent les mômes références dans toutes les figures. Pour bien comprendre le processus de mise en oeuvre de ce dernier procédé, il est utile de se reporter aux figures 1 et 2 avant d'aborder la figure 4 relative à la première phase de préparation d'une diode selon cette variante de l'invention. Sur la figure 1 ,la couche 3 est constituée dans le cas de la seconde variante par une couche de nitrure de silicium. Ensuite selon le procédé classique de préparation de diodes "mesa" , L'attaque "mesa" est effectués localement à travers un masque de protection comme dans la première variante. De même, chacune des diodes est séparée de sa voisine, comme le montre la figure 2, au moyen d'une découpe au diamant selon l'axe XY, Conformément à l'invention et, comme le montre schématiquement la figure 4, une couche de Si 02 est ensuite déposée sur le pourtour de chacune des diodes et seulement sur ses flancs à l'exclusion de la surface extérieurs de la couche N 2 préalablement protégés par sa couche protectrice de nitrure de silicium.Comme dans le cas de la variante précédente, le dépôt de Si 02 obtenu par oxydation ther nique du silicium se répartiten deux zones, l'une propre 31 en contact avec la couche N 2 ,l'autre contaminés 30, en contact avec lc touche fit (1), Puis la couche 3 de nitrure de silicium est éliminée au moyen d'une solution d'acide phosphorique PO4H3. Le dispositif Re la figure 4 est ensuite mis dans un four à diffusion, dans une atmosphère permettant la diffusion a impuretés de type N, Dar exemple contenant un composé de bore en phase gazeuse. La temperature et le temps de diffusion sont calculés pour que les deux traitements suivants soient concomitants ; d'uns part la diffusion d'impuretés de type N créant à la surface de la couche 2 une couche 5 de type N+ comme le montre la figure 5 et d'autre part, la création de la zone diffusée 200 et le déplacement de la jonction (pin) du niveau 100 vers le niveau 101, jusqu'à ce qu'elle coïncide avec une zone 31 de Si 02 plus propre que la zone 30 contaminés au niveau de laquelle elle, se trouvait initialement. l'es exemples décrits se rapportent à une jonction (P+N) mais il doit titre entendu que cet exemple n'est nu11s#ent limitatif. La figure 6 illustre précisément un autre type de jonction auquel peut stapplizuer le procédé de passivation conforme à l'in- vention. Sur un substrat de type N+ référencé 50 sur cette figure, on fait croître par épitaxie une couche 51 de type N, puis une couche 52 de type P formant une jonction 100 avec la couche précédente. Comme cela a été plus longuement décrit au cours des descriptions précédentes, un dépôt de Si 02 est réalisé sur tout le pourtour de la diode "mesa". Au niveau des zones fortement dopee Bf et P+ le dépit de Si 02 obtenu par oxydation thermique du silicium est contaminé comme le schématise la présence de petites croie dans les plages 30. En revanche la zone 31 se trouvant au niveau du silicium de type N est à peu près exempte dtimpureté. Conformément à ltinvention, par la formation d'une couche dif- fusée 200,la jonction 100 initialement située, au niveau de la zone 30 contaminée, est déplacée, au moyen d'un traitement thermique de diffusion en atmosphère neutre ou légèrement réductrice, jusqu'à ce qu'elle atteigne le niveau de la zone 31 de Si 02 plus propre. La flèche indique le sens du déplacement de la jonction, depuis le niveau 100,auquel correspond un abaissement des caractéristiques de la jonction du au dépit de Si 02 jusqu'au niveau final 101 à partir duquel la diode retrouve ses caractéristiques initiales. Un certain nombre d'exemples de réalisation a été illustré au moyen des figures décrites précédemment. Il s'agit des cas suivants (Fig 4 et 5) substrat : jonction : N (épitaxie) N+ (épitaxie ou diffusion) (Big 6) substrat : N+ jonction : N (épitaxie) pt (épitaxie) Mais il doit entre entendu que d'autres types de jonction parmi lesquels on peut citer le s exemples nullement limitatifs suivants substrat : N+ jonction : P (épitaxie) : N+ (épitaxie ou diffusion) substrat : N jonction : P (épitaxie) P+ (épitaxie) pouvant également Autre passivées selon le procédé conforme à l'invention. REVENDICATIONS 1. Dispositif à semiconducteur, à jonction epitexiale, de type "mesa", comportant - une première couche dudit semiconducteur dopée par une premièrc impureté d'un type donné de conductivité à forte concentration - une seconde couche dopée par une deuxième impureté de type de conductivité opposé à celui de ladite première couche, à faible concentration - un dépôt de matériau diélectrique de passivation formé in situ sur les flancs de ladite "mesa", ledit matériau présentant une premisère zone très fortement contaminée par ladite première impureté, au droit de ladite première couche, et une seconde zone moins contaminée par ladite deuxième impureté au droit de ladite seconde couche, caractérisé en ce qu'une troisième couche du même type de conductivité que la première est créée entre la première et la deuxième couche, la jonction entre la deuxième et la troisième couche se faisant au niveau de ladite zone moins contaminée. 2. Dispositif à semiconducteur selon la revendication 1, carac térisé en coque ledit dépôt estconstitué par de la silice : Si 02 et que ledit matériau semiconducteur est du silicium. 3.- Dispositif à semiconducteur selon la revendication 1, carac térisé en ce qu'il comporte une quatrième couche dudit semiconducteur dopée par ladite deuxième impureté à forte concentration, déposée sur ladite deuxième couche. 4,'Procédé de fabrication d'un dispositif à semiconducteur de type "mesa" comprenant les étapes suivantes - Formation par épitaxie d'une jonction entre une première couche de silicium très fortement dopée au moyen d'une impureté d'un premier type de conductivité donné et une seconde couche de silicium faiblement dopée au moyen d'une seconde impureté dlun second type de conductivité opposé audit premier type - Attaque "mesa" de l'empilement constitué par lesdites couches de silicium précédemment formées caractérisé en ce qu'il comprend les étapes supplémentaires suivantes - premier traitement thermique assurant la création d'un dépôt de silice Si 02 ; ledit dép8t recouvnant les flancs de ladite "mesa" ; - deuxième traitement thermique assurant la diffusion de ladite première impureté dans ladite seconde couche créant une troisième couche diffusée entre ladite première et ladite seconde couche, ladite troisième couche pénétrant dans ladite seconde couche et se déplaçant le long dudit dépit de Si 02, ledit deuxième traitement étant arrêté dès que l'interface entre ladite seconde couche et ladite troisième couche, atteint une zone propre dudit dépôt de Si 02, ladite zone propre se trouvant au niveau de ladite seconde couche. 5. Procédé de fabrication suivant la revendication 4, caractérisé par l'étape supplémentaire précédant ledit pr#mi# traitement thermique, du dépôt par épitaxie, d'une quatrième couche fortement dopée dudit deuxième type. 6. Procédé suivant la revendication 4, caractérisé par une première étape supplémentaire précédant ledit premier traitement thermique d'undépôt protecteur sur la face externe de ladite deuxième couche, et par une deuxième étape supplémentaire suivant ledit premier traitement thermique consistant à éliminer ledit dépôt, ledit deuxième traitement thermique assurant en plus de ladite dif fusion,une seconde diffusion d'impuretés dudit deuxième type de conductivité, à partir de ladite surface externe de ladite deuxième couche.