FR 2139788 A1 19730112 FR 7136464 A 19711011 La présente invention concerne un détecteur d'erreurs pour convertisseur de code. On sait que, pour le transfert des informations à travers un ensemble électronique de traitement des données, il est fait appel à des codes appropriés, pré-établis lors des phases de pro jetage. On sait par ailleurs qu'il est quelquefois nécessaire, à l'intérieur d'un même ensemble, de procéder à une conversion de code En effet, dans ce cas, les numéros sortent normalement des registres avec un code défini "2/5" ; c'est-à-dire avec un code qui prévoit, pour chaque valeur différente d'un même chiffre d'un numéro, la connexion à la masse ou à une batterie (constituant le signal d'information transmis) d'une paire différente parmi cinq lignes de sortie réservées au même chiffre, tandis que l'orga- ne de traitement auquel les différents numéros sont destinés est conçu de manière à identifier la valeur de chaque chiffre d'un numéro d'après la connexion à la masse ou à une batterie (constituant le signal d'information reçu) d'une ligne différente parmi dix lignes d'entrée réservées à chaque chiffre individuel, c'està-dire selon un code décimal.Pour adapter les sorties des registres aux entrées de l'organe de traitement et rendre ainsi intelligibles, à cet organe de traitement, les informations prélevées dans les registres, il est évidemment nécessaire de procéder à une conversion de code, d'un code 2/5 à un code décimal. Cette conver sion de code est normalement dévolue à un convertisseur comprenant cinq lignes d'entrée susceptibles d'être alimentées avec des signaux d'information d'entrée en code 2/5, dix lignes de sortie et dix portes logiques de conversion de code, chacune de ces dernières ayasiU dlx entrées connectées à w a paire respective desdites lignes d'entrée et une sortie reliée b l'une desdites lignes de sortie et étant conçue de manière à ne produire un signal dtinfor- mation de sortie qu'en présence de signaux d'information d'entrée sur l'une et l'autre de ses entrées, de telle sorte qu'à toute paire de signaux d'information d'entrée appliqués sur deux différentes des cinq lignes d'entrée (code 2/5) corresponde un unique signal d'information de sortie sur une ligne différente parmi les dix lignes de sortie (code décimal).Par contre, pour la vérification de l'exactitude du code, il est prévu ordinairement un ensemble de circuits à transistors, qui est disposé en aval desdites portes logiques de conversion de code et qui est projeté de manière à fournir des signaux appropriés d'avertissement au cas où le nombre des lignes de sortie portant des signaux d'information est différent de l'unité. Le but de la présente invention est de réaliser un détecteur d'erreurs pour convertisseurs de code, conçu en particulier, mais non exclusivement, pour être utilisé dans un central téléphonique de comutationi dans lequel la vérification de l'exactitude du code soit confiée à des moyens plus simples, rapides et économiques que les transistors usuels. Or, à cette fin, il a été réalisé un détecteur d'erreurs pour convertisseurs de code de m/n à a/b, lequel est caractérisé par le fait qu'il comprend des premiers moyens logiques connectés en amont du convertisseur pour déceler si les lignes d'entrée portant des signaux d'information sont en nombre supérieur à m et pour produire, dans ce cas, un premier signal de détection, des deuxièmes moyens logiques connectés en aval du convertisseur pour déceler si les lignes de sortie portant des signaux d'information sont en nombre inférieur à a et produire, dans ce cas, un deuxiè-- me signal de détection, et des troisièmes moyens logiques connectés aux sorties desdits premiers et desdits deuxièmes moyens logiques pour produire un troisième signal de détection de l'inexactitude du code en cas de présence de l'un au moins desdits premier et deuxième signaux de détection. De préférence, le détecteur d'erreurs selon l'invention comprend en outre des quatrièmes moyens logiques, connectés en amont du convertisseur, pour déceler si aucune des lignes d'entrée ne porte des signaux d'information et produire, dans ce cas, un quatrième signal de détection, des moyens générateurs d'un signal d'avertissement d'un état de travail du convertisseur, des cinquièmes moyens logiques connectés aux sorties desdits quatrièmes moyens logiques et desdits moyens générateurs, pour produire un signal d'avertissement d'un état de travail sans signaux d'information d'entrée, en cas de présence simultanée dudit quatrième signal de détection et dudit signal d'avertissement, et des sixii- mes moyens logiques connectés aux sorties desdits troisièmes et desdits quatrièmes moyens logiques pour produire un signal d'avertissement d'une inexactitude de code, en cas de présence d'un seul desdits troisième et quatrième signaux de détection. Il apparaît tout de suite évident que l'utilisation d'éléments logiques (par exemple de portes ET-NON et NI) a la place des transistors confère une vitesse bien meilleure à l'opéra- tion de vérification du code, permettant ainsi de déceler plus rapidement les éventuelles erreurs de celui-ci. Une autre caractéristique très avantageuse du détecteur d'erreurs selon l'invention consiste en ce que les premiers moyens logiques mentionnés sont disposés en amont plutôt qu'en aval du convertisseur ; une telle disposition permet en effet de limiter notablement le nombre des éléments logiques utilisés et, par conséquent, de réduire au maximum le coût du convertisseur. Ces caractéristiques de la présente invention, ainsi que d'autres, apparaîtront manifestement, en même temps que les avantages qui en résultent, rès un examen de la description détaillée suivante d'une forme de réalisation du convertisseur selon l'invention. Dans cette description détaillée, donnée à seul titre d'exemple non limitatif, on se réfèrera aux dessins ciannexés. - la figure 1 est le schéma général par blocs d'un convertisseur de code de m/n à a/b, équipe d'un détecteur d'erreurs selon l'invention. - La figure 2 est le schéma logique détaillé d'un convertisseur de code 2/5-décimal, équipé d'un détecteur d'erreurs selon une forme de réalisation particulière de l'invention. Sur la figure 1 est représenté un convertisseur de code de m/n à a/b (n étant le nombre des lignes d'entrée 1l-1n, b étant le nombre des lignes de sortie L bS m étant le nombre des lignes d'entrée qui, en cas de code d'entrée correct portent des signaux d'information et a étant le nombre des lignes de sortie qui, en cas de code de sortie correct, portent des signaux d'information), ce convertisseur étant désigné dans son ensemble par la lettre de référence A. Au convertisseur de code A est associé un détecteur d'erreurs qui comprend : des premiers moyens logiques B connectés en amont du convertisseur, de manière à déceler si les lignes d'entrée portant des signaux d'information sont en nombre supérieur à m et à produire, dans ce cas, un signal de détection C ; des deuxièmes moyens logiques D connectés en aval du convertisseur, de manière à déceler si les lignes de sortie portant des signaux d'information sont en nombre inférieur à a et à produire, dans ce cas, un signal de détection E ; des troisièmes moyens logiques F connectés aux sorties desdits moyens logiques B et D et réalisés de manière à produire un signal de détection G en cas de présence de l'un au moins desdits signaux de détection C et E ; des quatrièmes moyens logiques H connectés en amont du convertisseur, de manière à déceler si aucune des lignes d'entrée ne porte#des si gnous. d'information et à produire, dans ce cas, un signal de détection I ; des moyens L susceptibles de délivrer un signal d'avertissement M toutes les fois que le convertisseur est commandé dans un état de travail ; des cinquièmes moyens logiques, connectés aux sorties desdits moyens logiques H et desdits moyens L et réalisés de manière à produire un signal O d'avertissement d'un état de travail dépourvu de signaux d'information d'entrée en cas de présence simultanée desdits signaux I et M ; et des sixièmes moyens logiques P, connectés aux sorties desdits moyens logiques F et H et réalisés de manière à produire un signal Q d'avertissement d'une inexactitude de code, en cas de présence d'un seul des signaux le détection G et I. -De toute évidence, si le code d'entrée se maintient exac- tement gal à m/n et que le code de sortie se maintient exactement égal à a/b, les moyens logiques B, D et H ne produisent pas de signaux de détection C, E et I, de sorte que les moyens logiques F ne produisent pas à leur tour des signaux de détection G et que les moyens N et P (dont les sorties sont ordinairement connectées à des dispositifs d'alarme) ne produisent pas de signaux O et Q d'avertissement d'erreur dn code. Si par contre, à un certain moment, le code d'entrée se révélait par erreur égal par exemple à m+l/n, les moyens logiques B produiraient immédiatement un signal de détection C, donnant lieu à la production d'un signal de détection G de la part des moyens logiques F et, par suite, à la production d'un signal d'avertissement Q de la part des moyens logiques P.De façon analogue, si à un certain moment le code d'entrée se révélait égal par exemple à m-l/n, les moyens logiques D décèleraient un code de sortie erroné et produiraient en conséquence un signal de détection E qui, par l'intermédiaire des moyens logiques F et P, déterminerait encore la production d'un signal d'avertissement Q. Enfin, si à un certain moment venait à manquer toute information sur les lignes d'entrée (code O/n), les moyens logiques H produiraient un signal de détection I qui, en présence d'un signal M simultané, provoquerait la production d'un signal d'avertissement O de la part des moyens logiques N.Ainsi, les moyens logiques B et D, en combinaison avec les moyens logiques F et P, détectent les erreurs de code par défaut et par excès de signaux d'information, tandis que les moyens logiques H, en combinaison avec les moyens L et avec les moyens logiques il, détectent les absences d'information non déterninées par un état de repos du convertisseur et de l'ensemble du dispositif qui comprend ce dernier. Sur la figure 2 est représenté le cas particulier d'un convertisseur de code 2/5 en code décimal, équipé d'un détecteur d'erreurs réalisé selon une forme particulière de l'invention. Le convertisseur de code représenté comprend cinq lignes d'entrée 1-5 connectées à l'entrée d'inverseurs 6-10 respectifs, dont les sorties sont reliées deux à deux, selon des combinaisons différentes, aux entrées de dix portes logiques principales ET-I7CìT 1120, au orties desquelles sont connectées autant de lignes de sort = 1-30. Les sorties des inverseurs 6-10 sont en outre réunies t S à trois, selon des combinaisons dif#'-rentes, aux entrées de dix portes logiques auxiliaires ET-NON 31-40 (moyens logiques B), dont les sorties sont raccordées, en partie par l'intermédiaire de diodes 41-46 et en partie directement, aux entrées d'une porte logique NI 47 (moyens logiques F), à une entrée de laquelle est en outre raccordée, par l'intermédiaire d'une diode 48, la sortie d'une autre porte logique NI 49 (moyens logiques D), aux entrées de laquelle sont connectées, en partie par des diodes 50-55 et en partie directement, les lignes de sortie 21-30. tes lignes d'entrée 1-5 sont connectées à leur tour (la ligne 1 par l'intermédiaire d'une?diode 56 et les autres directement) aux entrées d'une porte logique NI 57 (moyens logiques H), dont la sortie est raccordée à une entrée d'une porte logique ET-NON 58 (moyens logiques P), à une autre entrée de laquelle est connectée la sortie de la porte logique NI 47.La sortie de la porte logique ET-NON 58 est destinée à être raccordée à un dispositif approprié de signalisation optique ou acoustique. ta sortie de la porte logique NI 57 est en outre connectée à l'entrée d'un inverseur 59, dont la sortie est raccordée à une entrée d'une porte logique ET-NON 60 (l'inverseur 59 et la porte 60 formant les moyens logiques N),#à une autre-entrée de laquelle est connectée la sortie d'un organe 61 (moyens t) sensible au début de l'envoi d'informations à l'entrée du convertisseur. La sortie de la porte logique ET-NON 60 est destinée à être raccordée à un dispositif d'alarme approprié. Pour comprendre le fonctionnement du détecteur d'erreurs représenté sur la figure 2, on supposera que les lignes d'entrée 1-5 sont normalement connectées à une batterie (niveau supérieur) et que l'application sur ces lignes d'un signal d'information d'entrée s identifie à une connexion à la masse (niveau inférieur), de sorte qu'à l'application d'une information d'entrée en code 2/5 correspond à la connexion à la masse de deux des lignes d'entrée 1 à 5. Du fait de la présence des inverseurs 6-10 et des portes logiques ET-NON 11-20, à chaque paire de lignes d'entrée au niveau inférieur, c'est-à-dire à chaque information d'entrée en code 2/5, correspond une ligne de sortie à niveau inférieur bien précise, c'est-à-dire une information bien précise de sortie en code décimal.En effet, si par exemple ltinformation d'entrée est représentée par un signal à niveau inférieur sur les lignes d'entrée 1 et 2, la porte logique ET-NON 11 sera la seule à avoir ses deux entrées au niveau supérieur et, en conséquence, la ligne de sortie 21 sera la seule à avoir un signal à niveau inférieur si l'information d'entrée est représentée par un signal à niveau inférieur sur les lignes d'entrée 3 et 5, la porte logique ET-NON 19 sera la seule à avoir ses deux entrées au niveau supérieur et, en conséquence, la ligne de sortie 29 sera la seule à avoir un signal à niveau inférieur et ainsi de suite.Dans cette situation, à laquelle correspond l'univocité parfaite du code d'entrée et du code de sortie, les sorties des portes logiques ET-NON 31-40 et des portes logiques NI 49 et 57 sont toutes au niveau supérieur, si bien que la sortie de la porte logique NI 47 est au niveau inférieur et la sortie de la porte logique ET-NON 58 est à un niveau supérieur qui représente l'absence de signaux d'avertissement d'inexactitude de code. De manière analogue, la sortie de la porte logique ET-NON 60 est également à un niveau supérieur, qui représente l'absence de signaux d'avertissement de défaut d'informations d'entrée, cependant que la sortie de l'organe de commande 61 est au niveau supérieur (par hypothèse, cette sortie est au niveau supérieur chaque fois que l'organe 61 commande l'envoi: d'une information à l'entrée du convertisseur). Il peut aussi arriver que l'information d'entrée ne soit pas exactement en code 2/5, mais par exemple en code 1/5, 3/5, 4/5 ou 5/5. Si le code d'entrée est 1/5, aucune des lignes de sortie 21-30;ne passe au niveau inférieur, si bien qu'il n'est produit aucune information de sortie en code décimal ; si par contre le code d'entrée est 3/5, 4/5 ou 5/5, on observe au contraire un niveau inférieur sur plus d-'une ligne de sortie, d'où la superposition de plusieurs informations en code décimal et l'envoi, tout aussi consécutif, d'informations inexactes à l'organe de traitement qui est destiné à recevoir les informations émises par le convertisseur.Dans ce cas, les portes logiques ET-NON 31-40 et les portes logiques NI 49 et 47 déterminent la commutation de la porte ET-NON 58 vers un niveau inférieur de sortie qui représente un signal d'avertissement d'une inexactitude de code. En effet, si le code d'entrée est 1/5, c'est-à-dire si une seule des lignes d'entrée 1/5 porte un signal à niveau inférieur, l'absence de signaux à niveau inférieur sur les lignes de sortie 21-30 commute au niveau inférieur la sortie de la porte logique NI 49 (signal de détection E), d'où il résulte une commutation de la porte logique NI 47 vers un niveau supérieur (signal de détection G) qui, en combinaison avec le niveau élevé de sortie de la porte logique NI 57 (absence de signal de détection I), provoque la commutation de la porte logique ET-NON 58 vers un niveau inférieur de sortie qui représente le signal d'avertissement (Q) de l'inexactitude du code. Si par contre le code d'entrée est 3/5, 4/5 ou 5/5, c'est-à-dire Si les lignes d'entrée qui portent un signal à niveau inférieur (ou, comme on a l'habitu- dede le dire, qui sont "marquées") sont en un nombre supérieur à deux, la sortie de l'une ou de plusieurs des portes logiques ET-NON 31-40 passe à un niveau inférieur (signal de détection C) qui provoque la computation de la sortie de la porte logique NI 47 vers un niveau supérieur (signal de détection G), lequel, en combinaison avec le niveau supérieur de sortie de la porte logique NI 57 (absence de signal de détection I), provoque la commutation de la porte logique,ET-NON 58 vers un niveau inférieur de sortie qui représente le signal d'avertissement (Q) de l'inexactitude du code. Un cas très particulier est celui qui est représenté par l'absence de signaux d'information sur toutes les lignes d'entrée 1-5 ; en effet, une telle situation peut également être voulue, en ce sens qu'elle peut représenter une condition de repos ; la discrimination entre la condition de repos et la condition de travail sans information d'entrée est assurée par la porte logique ET-NON 60, laquelle produit un signal de sortie à niveau inférieur (signal d'avertissement 0) dans le seul cas où la sortie de l'organe 61 (signal M) est également au niveau supérieur, c'est-à-dire dans le seul cas où cet organe a décelé le début d'une condition de travail. tes deux portes logiques ET-NON 58 et 60 donnent donc toutes les informations nécessaires pour la vérification de l'exactitude du code d'entrée. R E V E N D I C A T I O N S 1.- Détecteur d'erreurs pour convertisseurs de code de m/n à a/b, caractérisé par le fait qu'il comprend des premiers moyens logiques connectés en amant du convertisseur pour déceler si les lignes d'entrée portant des signaux d'information sont en nombre supérieur à m et pour produire, dans ce cas, un premier signal de détection, des deuxièmes moyens logiques connectés en aval du convertisseur pour déceler si les lignes de sortie portant des signaux d'information sont en nombre inférieur à a et produire, dans ce cas, un deuxième signal de détection, et des troisièmes moyens logiques connectés aux sorties desdits premiers et desdits deuxièmes moyens logiques pour produire un troisième signal de détection de l'inexactitude du code en cas de présence de l'un au moins desdits signaux de détection. 2.- Détecteur d'erreurs selon la revendication 1, caractérisé par le fait qu'il comprend des quatrièmes moyens logiques, connectés en amont du convertisseur, pour déceler si aucune des lignes d'entrée ne porte des signaux d'information et produire, dans ce cas, un quatrième signal de détection, des moyens générateurs d'un signal d'avertissement d'un état de travail du convertisseur, et des cinquièmes moyens logiques connectés aux sorties desdits quatrièmes moyens logiques et desdits moyens générateurs, pour produire un signal d'avertissement d'un état de travail sans signaux d'information d'entrée, en cas de présence simultanée dudit quatrième signal de détection et dudit signal d'avertissement. 3.- Détecteur d'erreurs selon la revendication 2, caractérisé par le fait qu'il comprend des sixièmes moyens logiques connectés aux sorties desdits troisièmes et desdits quatrièmes moyens logiques pour produire un signal d'avertissement d'une inexactitude de code, en cas de présence d'un seul desdits troisième et quatrième signaux de détection. 4.- Détecteur d'erreurs selon l'une quelconque des revendications 1 à 3, associé à un convertisseur de code 2/5 en code décimal, caractérisé par le fait que lesdits premiers moyens logiques sont constitués par dix portes logiques dont chacune a trois entrées qui sont connectées à une terne respective desdites lignes d'entrée et est agencée de manière à ne produire un signal de détection qu'en présence de signaux d'information au niveau de toutes ses entrées. 5.- Détecteur d'erreurs selon la revendication 4, caractérisé par le fait que lesdits deuxièmes moyens logiques sont constitués par une porte logique qui a dix entrées connectées respectivement auxdites lignes de sortie et qui est agencée de façon à ne produire un signal de détection que dans le cas où des signaux d'information ne sont présents à aucune de sesentrées. 6.- Détecteur d'erreurs selon la revendication 5, caractérisé par le fait que lesdits troisièmes moyens logiques sont constitués par une autre porte logique qui a dix entrées connectées respectivement aux sorties desdites dix portes logiques et une autre entrée connectée à la sortie de ladite porte logique constituant lesdits deuxièmes moyens logiques, et qui est agencée de manière à produire un signal de détection en présence d'un signal de détection sur l'une au moins de ses entrées. 7.- Détecteur d'erreurs selon la revendication 6, caractérisé par le fait que lesdits quatrièmes moyens logiques sont constitués par une autre porte logique qui a cinq entrées connectées respectivement auxdites lignes d'entrée et qui est agencée de manière à ne produire un signal de détection que dans le cas où des signaux d'information ne sont présents à aucune de ses entrées. 8.- Détecteur d'erreurs selon la revendication 7, caractérisé par le fait que lesdits cinquièmes moyens logiques sont constitués par une autre porte logique encore qui a deux entrées connectées respectivement aux sorties de ladite autre porte logique constituant lesdits quatrièmes moyens logiques et desdits moyens générateurs de signal d'avertissement d'un état de travail du convertisseur, et qui est agencée de manière à ne produire un signal d'avertissement qu'en cas de présence simultanée d'un signal de détection et d'un signal d'avertissement à ses entrées. 9.- Détecteur d'erreurs selon la revendication 8, caractérisé par le fait que lesdits sixièmes moyens logiques sont constitués par une autre porte logique encore qui a deux entrées connectées respectivement à la sortie de ladite autre porte logi que qui constitue lesdits troisièmes moyens logiques et à la sortie de ladite autre porte logique qui constitue les quatrièmes moyens logiques, et qui est agencée de manière à produire un signal d'avertissement en cas de présence d'un signal de détection sur une seule de ses entrées.