FR 2104704 A1 19720421 FR 7029258 A 19700807 L'invention se rapporte aux transistors à effet de champ, plus particulièrement à ceux comportant une grille SCH0TTKY, et spéci# lement ceux utilisés comme amplificateurs à des fréquences situées au dessus de 1 GHz. On obtient des gains et une largeur de bande appréciables aux fréquences de l'ordre du gigahertz avec des transistors en arséniure de gallium. Toutefois on ne peut atteindre et dépasser 5 GEz dans des conditions satisfaisantes d'amplification par suite de l'effet zonant des résistances parasites de source et de drain. Dans les transistors connus utilisant l'arséniure de gallium, la source, la grille et le drain sont disposés à la surface d'une mince couche semiconductrice dont l'épaisseur constitue la hauteur du canal conducteur entre source et drain0 En très haute fréquence, les conditions favorables à 1 'amplifi- cation dans une large bande sont les suivantes a) longueur du canal conducteur de l'ordre du micron dans la partie de ce canal située sous la grille b) intervalle entre grille et source, de mdme qu'entre grille et drain, de l'ordre du micron c) épaisseur de la couche semiconductrice servant de passage au canal conducteur de l'ordre du micron sous la grille et plut8t inférieure au micron d) épaisseur de la couche semiconductrice sous la source et sous le drain de l'ordre de quelques microns. Si ces conditions étaient réalisées dans les transistors connus, les résistances parasites de source et de drain seraient petites par rapport à la résistance du canal conducteur, ce qui permettrait d'obtenir le résultat recherché. Or ces conditions sont difficilement réalisables dans le cas de la configuration indiquée plus haut. En effet; - d'une part les conditions (c) et (d) sont pratiquement incompatibles - d'autre part la condition (b) ne peut être que difficilement satisfaite en pratique. En effet, dans la technologie connue, on est obligé d'utiliser successivement deux caches ; le premier pour former par masquage la source et le drain et le second pour former ensuite la grille. La limite de précision dans la superposition des caches conduit pratiquement, dans le cas où suivant la condition (a) la grille n'a qu'un micron de longueur, à un intervalle minimum de deux microns entre grille et source comme entre grille et drain. Donc les conditions (a) et (b) sont également incompatibles. La structure selon l'invention permet de surmonter les diffi- cultés signalées ci-dessus. le transistor à effet de champ selon l'invention comporte, sur un substrat semiconducteur isolant ou de conductivité d'un premier type N ou R vne couche semiconductrice de conductivité d'un deuxième type opposé audit premier type, supportant au moins une source et an #oins un drain entre lesquels existe dans l'épaisseur de ladite couchez au moins un canal conducteur au voisinage duquel est aménagée une grille. il est caractérisé en ce qu'une tranchée est creusée dans ladite couche séparant ladite source dudit drain et que ladite grille est déposée au fond de ladite tranchée. l'invention sera mieux comprise et d'autres caractéristiques apparaitront au moyen de la description qui suit, en s'aidant des dessins annexés, parmi lesquels : les figures 1 et 2 représentent respectivieent une coupe trans- versale suivant un plan de trace AB sur la figure 2 et une vue en plan à moins grande échelle, d'un transistor connu. les figures 3 et 4 représentent respectivement une coupe transversale suivant un plan de tracé CD sur la figure 4 et une vue en plan, à moins grande échelle, d'un transistor selon l'invention. les figures 5 et 6 représentent deux étapes successives de fabrication du transistor selon l'invention. La réalisation de la structure selon 11 invention entraîne une modification du procédé de fabrication des transistors connus ; cette modification fait partie intégrante de l'invention et sera décrite ci-après en même temps que la structure du transistor selon l'inven- tison. Sur la figure 1, à l'échelle 7500, est représentée la coupe transversale d'un transistor à effet de champ en arséniure de gallium monocristallin de forte résistivité (106 à 108 ohm-cm) ; obtenue avec cette substance à l'état aussi par que possible, dans laquelle les impuretés résiduelles ont été "compensée" par des atomes de chrome de façon à présenter les propriétés électriques d'un semi-i olant. Sur le substrat 1, on a fait croître par épitaxie une couche 2 d'arsénium de gallium à dopage par exemple de type N avec une concentration de l'ordre de 10-16 atomes par cm3 d'épaisseur très faible (inférieur à 0,5 micron) parce qu'on doit, en très haute fréquence, ménager un intervalle de cet ordre pour le passage du canal conduoteur du transistor à effet de champ. Sur la couche 2 on trouve des contacts de source 3 constitués d'une partie 32 pénétrant dans la couche 2 et obtenus par évaporation sous vide et par alliage. Au dessus de la partie 32 on trouve une couche d'or 31 plus conductrice que la partie 32 constituée par exemple d'or et d - anium dans la proportion de quelques centièmes de germanium pour donner un contact ohmique. On trouve également sur la couche 2 un contact de drain 4, constitué suivant une technologie identique å celle de la source 3, de deux parties 41 et 42. Enfin on trouve toujours sur la couche 2, des dépôts 5 de métal, par exemple d'aluminium, qui constitue la grille SCH0TTEY et ses contacts0 La figure 2 représente à l'échelle 2500 une vue en plan de la mdms structure de transistor, où l'on retrouve les sources 3, le drain 4 et la grille 5. On fait apparaître que les deux zones hachurées 5 de la figure 1 appartiennent à une seule et meme grille entourant le drain 4. Grâce à cette configuration, il n'y a pas de possibilités de fuite de courant entre le drain 4 et les sources 3 par un passage qui n'utilise pas le canal soumis à l'influence de la grille 5 puisque cette dernière entoure complètement le drain 4.Une telle configuration est bien connue et n'est d'ailleurs pas indic pensable si l'on prend la précaution, au cours de la fabrication, de faire disparaitre l'excédent de la couche 2 situé en dehors d'un rectangle enveloppant les sources 3 et le drain 4 de telle sorte que ledit rectangle subsiste en sculpture dite mésa sur le substrat 1. les différentes configurations de grille, grille simple ou grille entourant le drain peuvent outre employées dans le transistor selon l'invention qui n'est pas original à ce point de vue. Sur la figure 2 on a représenté les cotes suivantes s - I pour la longueur de grilles prise suivant AS - d pour les intervalles grille-source et grille-plaque supposés égaux, ce qui n'est qu'approximatif en raison des imprécisions de fabrication. - W pour la longueur de drain et de source prise suivant AB t - B pour la largeur de drain et de source prise perpendiculai- rement à AS Sur la figure 3, à l'échelle 7500, est représentés la coupe transversale d'un transistor selon l'invention. il est par exemple en arséniure de gallium et constitué à partir d'un substrat 1 identique à celui de la figure i. La couche épitaxiale 2 est également dopée par exemple de type N, mais son épaisseur est de l'ordre de deux microns soit environ cinq fois supérieure à celle du transistor de la figure 1. les contacts de source et de drain sont technologiquement identiques à ceux de la figure 1, mais d'un seul tenant avant le creusement d'une tranchée 6 de largeur de l'ordre du micron et dont le tracé correspond à la vue en plan de la grille 5 représentée figure 2. La tranchée 6 ayant été creusée à une profondeur un peu inférieure à l'épaisseur de la couche 2 par le procédé qui sera décrit ci-après, un dépôt 7 de métal, par exemple de l'aluminium, est formé suivant une technologie connue d'évaporation de métal sur le fond de la tranchée, l'arséniure de gallium étant maintenu à une température d'en- viron 2500.Pour éviter que le métal ne se dépose également sur les flancs de la tranchée, la source d'évaporation doit être à une dis tance de l'arséniure de gallium de l'ordre d'une dizaine de c-enti7 mètres. Toutefois, cette disposition n'est pas critique car, pourvu que le métal se dépose en majorité au fond de la tranchée 6, on peut éliminer facilement, par traitement chimique, l'excédent de métal déposé sur les flancs. Sur la figure 5 on a représenté une portion de la structure du transistor à un stade intermédiaire de fabrication. On retrouve le substrat 1 et la couche épitaxiale 2. La couche 8 représente l'alliage de l'arséniure de gallium avec le contact or-germanium déjà décrit à propos de la partie 32 du contact 3 de la figure 1. De même la couche 9 représente l'or pur de la partie 31 dudit contact 3. On rappelle que ces deux couches d'un seul tenant sont destinées à devenir la source et le drain du transistor après séparation en deux parties par la tranchée.Sur la couche 9 est déposée une couche 10 relativement épaisse de résine photosensible ou électrosensible de l'ordre de 0,7 micron, dans laquelle on a découpé, par les techniques bien connues de masquage optique ou électronique une fenêtre 11. les couches métalliques 9 et 8 sont alors éliminées dans cette fenêtre 11 par l'action d'un faisceau d'ions d'argon ayant une énergie de l'ordre de 1000 électrons-volts (gravure ionique)0 Sur la figure 6 on a représenté la portion de la structure de la figure 5 après usinage ionique. Dans le cas de la structure de la figure 6, le bombardement ionique attaque en même temps la résine photosensible ou électrosensible de la couche 10 et successivement les couches 9, 8 et 2 apparaissent, au fur et à mesure de l'usinage, dans la fenêtre 11.On arrente l'attaque ionique, de manière à laisser subsister environ 0,3 micron de ladite résine et au moment où la couche 2 commence à être attaquée. Ce résultat est correctement obtenu avec des couches 8 et 9 de l'ordre de 0,2 micron d'épaisseur et l'attaque de la couche 2 atteint alors une profondeur de l'ordre de 0,4 micron (tranchée 6). Le contrôle de la profondeur d'usinage à chaque instant est réalisé par exemple grecs k un échantillon témoin soumis à une attaque identique et dont on mesure la résistance électrique pendant que l'attaque ionique se poursuit. Un contrôle optique peut également être utilisé. Pour passer enfin de la strticture de la figure 6 à celle de la figure 3 on procède à une gravure chimique à vitesse lente de valeur étalonnée en fonction de la température par des expériences préliminaires. On poursuit la gravure Jusqu'à ce que l'épaisseur de la cou, che 2 restant en dessous de la tranchée 7soitdel'ordre de 0,5 micron au moins. On dépose alors sous vide une couche d'aluminium de l'ordre de 0,5 micron sur le fond de la tranchée et sur la couche restante de résine photosensible ou dlectrosensible qui a résisté d'une part au bombardement ionique (avec une attaque partielle) et d'autre part à la gravure chimique. On procède à l'élimination de l'aluminium sur les flancs de la tranchée par une gravure assez légère pour n1enle- ver qu'une partie minime du dépôt 7. Enfin on dissout la couche de résine photosensible par un solvant approprié ce qui élimine le dépôt d'aluminium qui la recouvre. L'amélioration importante des performances aux fréquences supérieures à 5 GHz du transistor selon l'invention résulte de la dimi- nution des résistances parasites de source et de drain en raison de la configuration représentée par les figures 3 et 4. On a reporté en figure 4 les cotes 1, W et B de la figure 2 et on a coté a et Â sur la figure 3 représentant respectivement l'4pais- seur de la couche 2 subsistant sous la grille 7 (canal conducteur) et l'épaisseur totale de la couche 2 sous la source et le drain. Si l'on compare le transistor selon l'invention avec un transistor classique (figures 1 et 2), on déduit de la considération deb configurations géométriques respectives des deux types de tran sister que : 10 - les résistances de contact sont divisées par un facteur de l'ordre de 20 - les résistances latérales "grllle-source" et 11grille-drain" sont pratiquement supprimées. En conséquence la fréquence-limite d'amplification est plus éle vée dans le cas de l'invention et le rendement est également amé lioré. On remarquera un autre avantage du transistor selon l'inven- tion concernant la simplification du procédé de fabrication. En effet la réalisation de la grille n'exige qu'un seul masquage alors que dans le Las du transistor classique on doit préalablement déli- miter par masquage les contours de la source et du drain au voisinage Je la grille à partir d'un substrat d'arséniure de gallium dopé de maçon à présenter une conductivité de type opposé à celui de la couche 2.En ce cas la jonction semiconductrice PN ou NP entre le substrat 1 et la couche 2 réalise l'isolement indispensable pour que le canal conducteur entre source et drain soit limité en hauteur. Dans cette variante on peut également suivant une méthode connue, en agissant sur la différence de potentiel entre les régions N et P, réduire l'épaisseur utile du canal conducteur. Autrement dit le substrat 1 joue dans ce cas le rôle d'une deuxième grille à potentiel fixe ou variable comme dans une tétrode. le mode de réalisation décrit et représenté constitue seulement un exemple non limitatif de transistor selon l'invention. En particulier, d'autres semiconducteurs peuvent être employés et le dopage du canal conducteur peut être de lenn ou de l'autre type de conductivité. Le procédé de fabrication décrit pour 11 obtention de la tranchée et sa métallisation ne constitue qu'un exemple non limitatif. l'invention stapplique en particulier à tout autre procédé d'attaque ionique ou chimique employé seul ou en combinaison. REVENDICATIONS 1.- Transistor à effet de champ comportant, sur un substrat semiconducteur semi-isolant une couche semiconductrice de conductivité d'un type N ou P supportant au moins une source et au moins un drain entre lesquels existe, dans l'épaisseur de ladite couche, au moins un canal conducteur au voisinage duquel est aménagée une grille caractérisé en ce que : une tranchée est creusée dans ladite couche séparant ladite source dudit drain et que ladite grille est déposée au fond de ladite tranchée. 2.- Transistor à effet de champ suivant la revendication 1, carao- térisé en ce que ledit substrat semiconducteur est d'un premier type de conductivité P ou N et que ladite couche est d'un second type de conductivité opposé audit premier type. 3. Procédé de fabrication d'un transistor à effet de champ suivant la revendication 1, caractérisé en ce qu'il comporte essentiel lement les étapes suivantes 10 Formation sur ladite couche d'au moins un contact ohmique dont la surface comprend un moins une partie destinée à devenir ladite source et au moins une partie destinée à devenir ledit drain, lesdites parties étant initialement d'un seul tenant 20 Attaque par bombardement ionique de ladite surface dont une première portion est recouverte d'une couche de résine photosensible subsistant après un traitement de masquage optique ou électronique et dont une deuxième portion, représentant la projection de ladite tranchée sur ladite surface est à nu, ledit bombardement ionique étant prolongé an moins jusqu'à disparition du contact ohmique dans ladite deuxième portion. 30 Attaque chimique de ladite couche prolongeant l'effet de l'usinage ionique jusqu'à ce qu'il ne reste plus qu'une épaisseur de ladite cou- che de l'ordre d'un demi-micron. 4 Dépôt d'une couche métallique dans le fond de la tranchée pour obtenir une grille SCdOTTKY par un procédé tel que l'évaporation à partir d'une source ponctuelle éloignée de ladite tranchée. 50 Finition du transistor comportant notamment l'élimination de lac dite résine par un procédé tel que le lavage de ladite résine dans un solvant, ce qui a pour effet d'éliminer l'excès de métal déposé sur ladite résine. 4. Transistor à effet de champ suivant la revendication 1,carac- tersé en ce que ledit substrat est de l'arséniure de gallium sèmiisolant et que ladite couche est à dopage de type N. 5.- Transistor à effet de champ suivant la revendication 1, caractérisé en ce que ledit substrat est de l'arséniure de gallium d'un type P de conductivité et que ladite couche est à dopage de type N.