FR 2098325 A1 19720310 FR 7125299 A 19710709 L'invention concerne un disp @@lf semiconducteur, en particulier un circuit monolithique int comportant un substrat semiconducteur monocristallin et une couche semicon- duc trace appliquée d'un côté dc ce substrat ,cette couche étant divisée en îlots séparés entre eux par une zône d'isolation, alors que dans chacun de ces îlots est élabore au moins un composant, ces îlots étant isoles dll corps semiconducteur par au-moins une jonction pn. L'invention concerne par ailleurs un procédé de fabrication d'un tel dispositif semiconducteur. Une jonction pn du genre envisagé ici ne doit par nécessairement coïncider avec la surface initiale du substrat mais elle peut être élaborée dans la couche semiconductrice ou dans le substrat par exemple par diffusion dwimpuretés ou par dopage d'une autre façon, par exemple par implantation d'ions. Le dopage en vue de lsobtention diune telle jonction pn peut même précéder l'élaboration de la couche semiconductrice auquel cas des couches dites enterrées" sont formées. Lorsqugon parle dwisolation par rapport au substrat ou de type de conduction du substrat il faut considérer pour Le substrat le matériau présentant le type de conduction initial, par example tel qu'il subsiste au-dessous de couches enterrées formées éventuellement à la surface du substrat et/ou de zones dont le dopage a été inverse. Suivant une orme de réalisation connue clu dispositif semiconducteur précité It couche semiconductrice est élaborée épitaxialement sur un substrat de type de conduction opposé. ta zone d'isolation est dans ce cas obtenue en géneral par une diffusion de separation en vue de former des zones d Isolation ayant un type de conduction opposé au type de conduction de 1 la couche epltaxia te auquel cas cette zone d' isola- tion est contiguë au substrat. Un autre exemple connu est celui des structures décrites par Murphy et ct autres dans " Proceedings @.E.E.E.", septembre @@@@, pages 1523 à 1528. dans ce cas le substrat et la couche semiconductrice élaborée épitaxialement sur celui-ci sont du même type de conduction.L'îlot comporte àsalimite inférieure une couche enterrée de type de conduction opposé et une zone entourant i i lot latéralement, du type de conduction opposé qui est contiguë à la couche enterrée. ta zone d'isola- tion est constituée par le matériau épitaxîtI du type de con duction initial et est contiguë au substrat. Les structures connues présentent des inconvénients C'est ainsi qu'uneisolation obtenue au moyen d'une jonction pn polarisée dans le sens du blocage présente un certain courant de fuite,-une tension de claquage déterminée et une capacité notable. D'autre part il existe la possibilité d'apparition d'un effet de transistor parasite et de voies de fuite le long de la surface de la couche semiconductrice vers la zone dtisolation ou entre des régions d'îlots situés l'un à côté de l'autre par inversion à cette surface. En général on empêcher lfapparition des tensions de claquage basses et des fuites capacitaires élevées à l'endroit de la jonction vers une zone d'isolation en évitant l'utilisation de jonctions pn abruptes entre des zones fortement dopées.Ce résultat est obtenu par exemple en choisissant au moins une zone à haute résistance ohmique, par exemple une zonu constituée par le ma#tériau éptiaxial à résistance ohmique relativement élevée de la couche semiconductrice élaborée. Pour éviter des liaisons de court-circuit par inversion on utilise souvent des zones de diffusion interruptrices de canal qui doivent être situées à une certaine distance de la jonction pn entre la zone d'isolation et l'ilot, de sorte que l'on a besoin d'un espace additionnel. Lorsque dans un tel îlot plusieurs zones semi conductrice,, sont élaborées pour un composant semiconducteur, ces zones doivent dans de nombreux cas être reliées électriquement soit avec des conducteurs de connexion soit à l'aide de zones d'autres îlots. A cet effet des zones situées plus profondément doivent s'étendre localement jusqu'à la surface alors qu'en général on utilise une zone de contact fortement dopée pour laquelle il faut prevoir l'espace nécessaire. Suivant un procédé connu ces liaisons sont élaborées par l'intermédiaire de traces métalliques en général déposées par évaporation, sur un recouvrement isolant élaboré sur la surface dû semiconducteur, muni de fenêtres par lesquelles le contact est établi avec les zones. On utilise en général, de préférence, un configuration de conducteurs telle que les diverses traces métalliques ne doivent pas se croiser si possible. De ce fait, pour aller dsun emplacement de contact vers l'autre, une trace métallique doit souvent effectuer un important détour, ce qui entraîne une augmentation des capacités parasites. La présente invention apour but d# obtenir une con struction plus compacte et/ou une meilleure isolation. Elle permet d'obtenir une isolation améliorée en utilisant une zone d'isolation en matériau isolant, enfoncée localement dans la couche semiconductrice. Elle repose sur lii ée que lorsque lion utilise une telle couche d'isolation, en matériau isolant en foncé . dans la zone deisolation, auquel cas on dépend moins de l'utilisation de jonction pn, pour l'obtention d'une bonne isola tion, on a une plus grande liberté quant à la situation et la forme des zones utilisées dans un îlot. Elle offre d'autre part une possibilité additionnelle de liaison mutuelle de zones si tuées dans différents îlots placés l'un à côté de l'autre.Selon l'invention un dispositif semiconducteur, en particulier un circuit intégré monolithique comportant un substrat semiconduc teur monocristallin et une couche semiconductrice élaborée d'un cté de ce substrat,couche divisée en îlots séparés entre eux par une zone d'isolation, alors que dans un tel îlot est élaboré au moins un composant, et que cet îlot est isolé du substrat par au moins une jonction pn, est caractérisé en ce que au moins la partie de la zone d'isolation contiguë à la surface de la couche semiconductrice est formée par une couche en ma tériau isolant enfoncée dans la couche semiconductrice et en ce qu'une zone semiconductrice appartenant l'îlot précité, est reliée électriquement à une zone appartenant à un îlot voisin, au moyen d'une zone de liaison élaborée au-dessous de la zone dtisolation enfoncée, et isolée du substrat, qui est contiguë aux zones appartenant aux deux îlots, qui sont reliées par la zone de liaison. En particulier lorsque dzs zones situées en profondeur, de deux éléments semiconducteurs doivent être reliées électriquement, par exemple les collecteurs de deux transistors de même type, l'invention offre la possibilité d'une construc- tion compacte sans risque effets parasites importants. Lors de la formation d'îlots avec les zones dtiFolation connues obtenues uniquement par diffusion on peut, dans le cas où des transistors sont élaborés dans différents îlots, relier les collecteurs par l'intermédiaire d'une trace métallique isolée, placée sur la zone d'isolation auquel cas il faut prévoir de la place pour des zones de contact fortement dopées, qui doivent être suffisamment éloignées de la jonction avec les zones d'isolation diffusées. Une autre possibilité consiste à former les deux transistors dans un îlot commun auquel cas les deux zones de base, renfermant chacune les zones d'émetbur diffusées sont élaborées dans une zone de collecteur commune. Dans ce cas il peut se produire des effets de transistor parasites, des liaisons par thyristor, des court-circuits d'inversion et d'autres effets indésirables. Avec la mesure conforme à l'invention les deux zones de collecteur peuvent être reliées entre elles par une zone de liaison con tiguë aux deux zones, qui interrompt la zone dtisolation et se situe au-dessous de la zone d'isolation enfoncée qui sépare les deux îlots pour les deux transistors. La couche d'isolation enfoncée ne peut s'enfoncer que sur une partie de l'épaisseur de la couche semiconductrice alors que la zone d'isolation prévue Bous la couche d'isolation enfoncée pour la séparation des îlots peut être formée d'une autre façon. Les deux zones des îlots situés l'un à côté de l'autre peuvent par exemple être reliées par une zone de liaison constituée par le matériau de la couche semiconductrice élaborée, telle que celle-ci est déposée épitaxialement sur le substrat semiconducteur. Cette zone de liaison interrompt dans ce cas la zone d'isolation entre les deux îlots. De préférence la zone de liaison est une couche enterrée.Celle-ci peut être contiguë à une couche enterréé située au-dessous d'un des îlots ou des deux îlots, cette dernière couche enterrée ou ces dernières couches enterrées formant la zone à relier ou les zones à relier ou une partie de celles-ci. La totalité des couches enterrées reliées peut être formée en une seule opération comme une seule couche enterrée. La couche enterrée ou les couches enterrées précitées doivent être isolées du substrat et seront de ce fait de préférence d'un type de conduction opposé à celui du substrat. Etant donné qu'une telle couche enterrée a également tendance à s'étendre dans le substrat semiconducteur initial, la couche dsisolation enfoncée peut prétendre au moins sur toute l'épaisseur de la couche semiconductrice élaborée. Si le substrat et la zone semiconductrice sont de types de conduction opposés, la zone de liaison élaborée localement a de préférence un type de conduction identique à celui de la couche épitaxiale. Etant donné que dans ce cas une liaison entre des zones de deux îlots situés l'un â côté de l'autre n'est pas désirable, on utilise de préférence une couche enterrée le long de la partie inférieure de la couche d'isolation enfoncée, couche enterrée qui est alors du mêe type de conduction que le substrat. Egalernent dans le cas où la couche d'isolation enfoncée s'étend jusqu'à la surface du suostrat où légèrement dans ce dernier une telle couche enterrée peut avoir le même tyze de conduction que le substrat et être utilisée comme zone interruftrice te canal. Toutefois, à l'endroit où la zone de liaison doit être élaborées la couche enterrée nrécitée du type de conduction du substrat est de préférence interrompue. Au cas où le substrat et la couche semiconductrice élaborée sur celui-ci sont du même type de conduction, la séparation entre l'îlot et le substrat est obtenue de façon connue en utilisant une couche enterrée le long de la partie inférieure d'un tel lot, couche enterrée dont le type de conduction est opposé à celui du substrat et de la couche épitaxiale. Cette coucne enterrée peut alors être contiguë à la zone d'isolation, en particulier à la zone d'isolation enfoncée dans la couche semiconductrice.Les couches enterrées de différents îlots peuvent être isolées entre elles, si l'on prévoit un espace suffisant à l'endroit de la zone d'isolation r on peut cependant là où cela est désirables suivant une forte de réalisation préférée, relier ces couches enterrées au-desscus de la zone d'isolation enfoncée au moyen d'une zone de liaison enterrée. Cette zone de liaison peut former un tout avec les couches enterrées. Il faut remar quer que dans la demande de brevet franchais déposée ce jour par la Deman- deresse sous le ; 71 25294 et intitulée "Dispositif seniconducteur", on préconise un dispositif semiconducteur comportant un substrat semiconducteur sur lequel est appliquée une cousine semiconductrice, tous deux du même type de conduction, avec une région en forme d'llot du premier type de conduction affleurant la surface de la coucne, îlot comportant au moins un composant semiconducteur et limité entièrement à sa partie inférieure Jar une couche enterrée du deuxième type de conduction opposé au premier type oe conduction, s'étendant cet etpilot.L'isolation latérale est for@ée par 'ne configuration d'oxyde isolante du point ue vue électrique enfoncée dans la couche semiconductrice, configuration qui entoure l'îlot, et par une zone du deuxiène type de conduction affleurent la surface eu semiconducteur et contiguë à l'oxyde enfoncé, zone qui sépare l'oxyde enfoncé de llllot et qui est contiguë à la couche enterrée.- A-l'endroit d'un flot voisin une telle zone du deuxième type de conduction contiguë à la surface et à l'oxyde enfoncé peut également Autre présente.Suivant une forme de réalisation de la présente invention la couche enterrée du deuxième type dé conduction avec la zone contiguë à la couche d'isolation enfoncée, affleurant la surface, appartenant à l'îlot précité avec le composant semiconducteur peut être reliée par 1' intermédiaire d'une liaison du deuxième type de conduction située sous la couche d'isqlation enfoncée, a une telle zone affleurant la surface et à la couche enfoncée~ contiguë, toutes deux du deuxième typede conduction, situées dans un îlot voisin. Là où dans le présent. expose on parle de "couche d'isolation enfoncée", il y a lieu d'entendre une couche diisolation qui en ce qui concerne sa profondeur de pénétration dans le semiconducteur se distingue de différences de hauteur à la surface se présentant avec des techniques planaires usuelles avec diffusion s et masquages d'oxyde, ces différences de hauteur pouvant atteindre quelques dizaines de microns. La couche d'isolation enfoncée est de préférence une couche d'isolation génétique, obtenue par transformation du matériau semiconducteur. Lorequton utilise du silicium comme matériau semiconducteur, la couche d'isolation est obtenue de préférence par oxydation. Pour la formation d'une couche d'isolation enfoncée en matériau isolant génétique obtenue par transformation du matériau semiconducteur on peut protéger localement des parties de la 'surface du semiconducteur en utilisant un masque approprié. L'épaisseur de la couche d'isolation est corrélée à l'épaisseur du matériau semiconducteur transformé. Le rapport entre ces épaisseurs est 'déterminé par le volume occupé par le produit de réaction par rapport au volume du semiconducteur transformé. Dans le cas òù lton transforme du silicium en bioxyde de silicium, ce rapport est environ de 2 : 1. La couche d'isolationenfoncée doit, en rapport avec sa fonction comme partie de la zone dtisolation, s'enfoncer sur une épaisseur convenable dans le semiconducteur. Ceci est non seulement désirable pour l'obtention de zones d'isolation améliorées entre les îlots, mais la couche d'isolation permet d'obtenir un écart suffisant entre le matériau semiconducteur sousjacent et des conducteurs placés sur la couche d'isolation de sorte que le couplage capacitif entre ceux-ci est faible. La couche d'isolation enfoncée s'étend de préférence une profondeur supérieure à 0,5 micron dans le semiconducteur. Suivant une autre forme de réalisation préférée de l'invention le dispositif semiconducteur présente du côté de la couche épitaxiale une surface pratiquement plane. Par surface pratiquement plane on entend ici une planéité qui est du même ordre que celle obtenue avec des techniques planaires usuelles. Avec des techniques planaires utilisées normalement on emploie des couches d'oxyde d'au maximum 0,5 micron.Si l'on utilisait avec les techniques planaires usuelles des pellicules d'oxyde épaisses non enfoncées de, par exemple, 2 microns, pour diminuer la capacité de câblage par couplage capacitif entre les bandes conductrices sur l'oxyde et le matériau semiconducteur sousjacent et si l'on foute des fenêtres par décapage dans une telle couche d'oxyde aussi épaisse, par exemple pour l'application de contacts, on rencontre l'inconvénient que lsélaboration de ces fenêtres staccompagne d'un décapage sousjacent notable alors que la liaison conductrice entre le contact situé dans la fenêtre et un conducteur d'alimentation placé sur l'oxyde doit s'étendre sur une différence de hauteur de 2 microns. En utilisant une isolation enfoncée, par exemple de l'oxyde de silicium enfoncé, obtenu par oxydation locale du silicium avec utilisation d'un masque sur les parties du semiconducteur adjacentes, par exemple au moyen de nitrure de sili cium on peut obtenir des jonctions pratiquement planes tandis que l'on utilise malgré tout du du matériau isolant très épais, avantageux pour l'obtention d'tune faible capacité de câblage. L'épaisseur initiale du matériau semiconducteur transformé détermine en effet, comme on l'a déjà dit, l'épaisseur de la couche d'isolation obtenue. On peut,compte tenu de la hauteur finale de l'isolation sur le semiconducteur à côté de la couche d'isdation enfoncée, donner préalablement à la surface du semiconducteur un profil tel qu'après la formation de la couche d'isolation enfoncée la surface de cette couche se situe à peu près à la même hauteur que la surface du semiconducteur située à côté de la couche d'isdation enfoncée.Dans le cas théorique où la formation de la couche d'isolation, par réaction avec le semiconducteur, entraîne une diminution de volume on peut enlever préalablement un peu de matériau semiconducteur à côté de la couche dtisiation enfoncée à former par décapage, avec utilisa tion d'un masque. Dans de tels cas, comme lors de la formation d'une couche d'isolation enfoncée par oxydation avec masquage de silicium épitaxial, il se produit toutefois une importante augmentation de volume par suite de la transformation.Dans ce cas on peut, à l'endroit de la couche d'isolation enfoncée à élaborer, de préférence en utilisant un masque, qui est également employé lors de la transformation pour la formation de la couche d'isolation enfoncée, enlever par décapage du matériau semiconducteur de sorte qu'àl'endroit où la couche d'isolation enfoncée doit être formée, la surface du semiconducteur se situe plus bas que la surface du semiconducteur voisine, et ce jusqu'à une profondeur telle qu'après la formation de la couche d'isolation enfoncée, par suite de l'augmen- tation de volume, la surface de la couche d'isolation enfoncée se situe environ à la même hauteur que la surface du semiconducteur voisin sur l'isolation utilisée finalement sur celui-ci. I1 peut se former à l'endroit de la jonction de petites irrégularités qui ne sont cependant pas de nature à être gênantes pour l'application de conducteurs métalliques par-dessus la zone d'isolation. La description qui va suivre, en regard des dessins annexés fera bien comprendre comment l'invention peut être réalisée. Les figures 1 à 4 sont des coupes schématiques d'un dispositif semiconducteur avec structure d'îlots, à dif férent3 stades de sa fabrication. Les figures 5 à 8 sont des coupes schématiques d'un dispositif semiconducteur avec structure dtilots, à différents stades de sa fabrication. La fig. 9 est une coupe schématique d'une autre forme de réalisation d'un dispositif semiconducteur avec structure d'îlots. On utilise au départ (voir fig. 1) une structure obtenue à l'aide de techniques usuelles dans la fabrication des semiconducteurs, structure constituée par un substrat semiconducteur moncristallin 2 en silicium de type n à résistivité de 1 ohm.cm substrat qui a une épaisseur de 200 microns et une couche de silicium de type n 3 déposée épitaxialement sur le substrat 2, couche qui a une épaisseur de 3 microns et une résistivité de 0,1 ohm.cm, et des couches enterrées de type p 5 avec un dopage de bore de 1018 atomes/cm3.Sur ce substrat on élabore une couche 19 de nitrure de silicium de 0,15 micron par chauffage dans une atmosphère contenant du SiH4 et du NH3 à une température d'environ 10000C. Sur cette couche 19 on élabore une couche d'oxyde de silicium par chauffage dans une atmosphère con tenant du SiH4, du C02 et du H2. Pour tous les détails de tech niques à utiliser pour l'élaboration des couches de nitrure de silicium et d'oxyde de silicium cités dans cet exemple ainsi que pour le masquage et le décapage de ces couches on se référe ra à "Philips Research Reports", avril 1970, pages 118 à 132, publication dans laquelle sont données toutes les informations nécessaires pour le spécialiste. En appliquant des méthodes de photoréservation utilisées généralement dans la technique des semiconducteurs on pratique dans cette couche double de nitrure de silicium et d'oxyde de silicium une ouverture annulaire, après quoi la couche d'oxyde précitée est enlevée dans une solution tampon de HF;ensuite on pratique par décapage avec un liquide constitué par 170 cm3 de HN03 à 60%, 280 cm3 de HN03 fumant, 110 cm3 de HF à 40% et 440 cm3 d'acide acétique, à 20C, des rainures dans la couche 3 jusqutà une profondeur de 0,8 micron (voir fig. 1). Les rainures sont généralement pratiquées au-dessus des parties de la jonction entre le substrat 2 et la couche semiconductrice 3 là où il existe un espace entre les couches enterrées 5, toutefois une rainure 20 se trouve localement au-dessus d'une telle couche enterrée 5. Ensuite (fig. 2) on oxyde à 10000C la surface de silicium dans les rainures 20 par oxydation dans de la vapeur d'eau saturée à 950C, alors que la couche de nitrure 19 est également recouverte d'une mince couche d'oxyde 21 jusqu'à ce que l'on obtienne dans les rainures 20 une configuration d'oxyde 8 dont la surface supérieure coïncide pratiquement avec le plan de séparation entre les couches 3 et 19. Ensuite (fig. 3) on applique sur toute la surface au moyen des techniques déjà citées une couche 22 de nitrure de silicium qui est recouverte d'une couche 23 d'oxyde de silicium. En utilisant une méthode de photoréservation on enlève localement par décapage la couche d'oxyde 23 après quoi, en utilisant les parties restantes de la couche 23 comme masque, on pratique par décapage des ouvertures 24 dans la couche de nitrure 22 (voir fig. 4). La première couche de nitrure 19 est conservée là où elle est recouverte par la couche d'oxyde 21 qui n'est pas attaquée par le décapant (généralement de l'acide phosphorique) à l'aide duquel le nitrure est enlevé. Ensuite on introduit du gallium par diffusion. Cette opération s'effectue pendant 15 minutes, à 10500C dans de l'argon avec, comme source, dé la poudre de silicium dopée à l'aide de gallium. Le gallium diffuse à travers l'oxyde mais la diffusion est empêchée par la couche de nitrure de silicium. On obtient ainsi une zone de type p 9 d'environ 0,7 micron d'épaisseur (voir fig. 7) qui est contiguë à la couche de type p enterrée 5 qui dans cet exemple est séparée de la surface par une distance d'environ 2 microns. Les rainures 20 ont au moins une largeur telle qu'après la diffusion de gallium les zones 9 qui appartiennent à des îlots 4 situés l'une à cêté de l'autre, ne se touchent pas. Là où il existe un espace entre les couches enterrées 52 il ne se produit pas d'effet de transistor parasite gênant entre les zones avec la partie intermédiaire de la couche 3 sous la couche d'isolation enfoncée 8, de sorte que l'on obtient une séparation d'îlot efficace. Toutefois où la couche enterrée 5 s'étend entièrement sous l'oxyde 8, des parties de cette couche enterrée qui s'étendent entre des îlots situés l'un à côté de l'autre, sont reliées par une partie s'étendant localement sous la couche d'isolation 8. A laide des zones 9 on obtient un ensemble de zones reliées entre elles appartenant à différents îlots 4, si étendant localement jusqu'à la surface. Dans la structure ainsi obtenue on peut élaborer après enlèvement des couches 19, 21, 22 et 23 au moyen d'une autre oxydation, de masquage et de diffusion, une ou plusieurs zones pour les composants à former dans les îlots 4. Les couches enterrées peuvent alors servir d'isolation ou former une partie de composant semiconducteur, alors qu'une liaison avec une zone d'un lot voisin peut être obtenue et que d'autre part des liaisons avec la surface sont obtenues par exemple pour l'application d'un contact superficiel. Au lieu d'utiliser une couche enterrée 5 s'étendant sous la couche d'oxyde 8, des zones 9 peuvent s'étendre de part et d'autre de la couche d'oxyde 8 localement de telle façon que l'on obtient une zone continue. Le procédé décrit ci-dessus n'est donné qu'à titre d'exemple et le dispositif envisagé peut également être réalisé suivant d'autres techniques par exemple celles décrites dans la demande de brevet français 0. déposée simultanément par la Demanderesse et intitulée "Procédé permettant la fabrication d'un dispositif semiconducteur, et dispositif semiconducteur ainsi obtenu". Dans les îlots 4 on peut élaborer de façon connue des composants semiconducteurs, par exemple des transistors, des diodes, des résistances, des éléments pnpn. D'autre part, au lieu de se situer dans un Plot 4 un ou plusieurs de ces composants peuvent être réalisés entièrement ou en partie sous la forme de couches conductrices par exemple de couches mek es situées sur la région en forme dttlots 4 4ou sur la couche d'oxyde 13. Il n'est d'autre part pas nécessaire que la région formée par la couche enterrée 5 et les zones 9 fasse partie du composant précité, bien que cela soit avantageux du point de vue de l'économie d'espace. Il est évident que l'invention n'est ailleurs pas limitée aux exemples de réalisation décrits. C'est ainsi que la couche enterrée 5 peut également être élaborée au besoin par implantation ou oupar voie épitaxiale. En particulier au lieu de silicium, on peut utiliser d'autres matériaux semiconducteurs qui peuvent former d'une configuration d'oxyde appropriée, par exemple du carbure de silicium. Il est également possible d'utiliser uniquement au-dessous de la couche d'isolation enfoncée une couche enterrée ayant un type de conduction opposé à celui de la couche épitaxiale, qui s'est étendue à partir du substrat dans la couche épitaxiale. Cette couche peut être interrompue à l'endroit de la zone de liaison entre deux zones situées dans des lots voisins. On va maintenant envisager un tel cas en se référant aux figures 5 à 8. On utilise au départ un corps semiconducteur mono ristallin 61 en silicium de type p alors que lton forme à l'aide de techniques planaires usuelles des zones de type n 62 à forte résistance ohmique, dopées à l'aide d'arsenic et une zone de type p 63 à faible resistance ohmique, dopée à l'aide de bore. La zone 63 a la forme d'un réseau interrompu localement. D'autre part la zone 63 entoure lctéralement les zones 62. A ltendroit de l'interrupteur dans la zone 63 la zone 62 est élaborée à travers l'interrupteur. Les parties de cette zone 63 ont par exemple une largeur de 3 microns. Le stade ainsi atteint est représenté sur la fig. 5.Comme c'est le cas usuellement pour des processus de diffusion planaires une couche d'oxyde 64 est présente sur la surface du corps semiconducteur 61. Cette couche dioxyde est ensuite enlevée de façon usuelle à l'aide d'acide fluorhydrique. On dépose ensuite sur le corps en silicium 61 une couche épitaxiale de type n à forte résistance ohmique, cette couche ayant par exemple une épaisseur de 4 microns. Pendant ce dépôt les zones 62 et 63 peuvent s'étendre par diffusion dans la couche épitaxiale et devenir ainsi des couches enterrées. En particulier la zone enterrée 63 peut s'étendre plus rapidement que la zone enterrée 62 étant donné que le bore diffuse plus rapidement que l'arsenic. De façon connue on recouvre la surface de la couche épitaxiale 68 d'une mince couche de nitrure de silicium 65 et ensuite d'une couche dioxyde de silicium 68. Dans cette couche on pratique des ouvertures au-dessus de la zone enterrée de type p 63,également sous la forme d'un réseau mais dans ce cas s'étendant au-dessus des interruptions dans le réseau de la couche enterrée 63. La largeur de ces ouvertures s'élève au moins à 5 microns. En utilisant un masque d'oxyde etde nitrure 65,66 on pratique par décapage du silicium des rainures 67 d'une profondeur d'au-moins 1 micron. Le stade ainsi atteint est représenté sur la fig. 6. La couche d'oxyde 66 est ensuite enlevée à l'aide d'un décapant à base d'acide fluorhydrique et l'ensemble est soumis à un traitement oxydant dans de la vapeur d'une atmosphère, à 10000C pour la formation d'une couche d'isolation enfoncée en oxyde de silmum 70, alors que le nitrure de silicium 65 masque le silicium sousjacent à l'extérieur des rainures 67. Le traitement d'oxydation est prolongé pendant environ 16 heures jusqutà ce que la couche atteigne une profondeur d'environ 2 microns alors que oxyde formé remplit les rainures initiales 67. Entre-temps la couche enterrée de type p dopée à l'aide de bore 63 s'est étendue dans la couche épitaxiale. Elle peut à ce stade ou après un traitement ultérieur de chauffage joindre la partie inférieure de la couche d'isolation enfoncée formée. Le stade ainsi atteint est repré senté sur la fig. 7. La couche épitaxiale 68 est alors divisée en îlots qui sont subdivisés au moyen de zones d'isolation formées par la couche d'isolation enfoncée 70 et la couche enterrée de type p 63. Toutefois une telle zone d'isolation sous la zone d'isolation enfoncée est interrompue localement par une Maison conductrice de type n constituée par une partie de la couche enterrée 62 et éventuellement par un restant du matériau épitaxial de type n 68 situé au-dessus. Dans les îlots on peut élaborer ensuite de façon connue par exemple à l'aide de processus de diffusion planaires des composants comme, par exemple, le transistor npn représenté sur la fig. 8, le collecteur étant formé par le matériau épitaxial de type n 78, la couche enterrée dopée à d'arsenic 62 et la zone de contact de collecteur 77 formée lors de la diffusion de l'émetteur, la zone de base étant formée par la zone de type p 75 formée par diffusion de bore et l'émetteur étant formé par la zone de type n 76 formée par diffusion de phosphore. Le stade ainsi atteint est représenté sur la fig. 8. A l'aide de la zone enterrée de type'n 62 la zone de collecteur appartenant à l'îlot 78 est reliée à une zone de type n appartenant à un îlot voisin par l'intermédiaire d'une interruption dans la couche enterrée de type p 63 qui forme avec la zone d'isolation enfoncée 70, la zone d'isolation entre les îlots. Du fait que lors de la fabrication on a fait en sorte que la couche d'isolation enfoncée devienne plus large que la couche enterrée de type p 63, Isécart entre la couche enterrée 63 et la zone de base 75 est élevé malgré le fait que la couche de base 75 est contiguë à la couche dsisolation enfoncée 70. Egalement dans le cas du dispositif représenté schématiquement sur la fig. 8 on obtient 11 avantage que la partie supérieure de la couche d'isolation enfoncée 70 est située pratiquement au même niveau que la surface voisine de la couche épitaxiale. On peut appliquer de façon connue des contacts dans les fenêtres pratiquées dans la mince couche d'isolation utilisée sur la surface de llîlot et employer des conducteurs d'alimentation qui s'étendent de préférence autant que possible sur la couche d'isolation. Dans le cas illustré par la fig. 8 on utilise une couche épitaxiale épaisse alors que l'on évite toutefois pour la bonne formation des zones d'isolation une couche d'isolation enfoncée plus épaisse. Au besoin on peut également donner une plus faible épaisseur à la couche épitaxiale 68 de sorte que la couche dlisolation enfoncée 70 slétend au moins jusqu'à la jonction entre le substrat 71 et la couche de semiconducteur employée. Du fait que la couche enterrée 72 stétend dans le substrat initial, cette couche peut également former localement sous la couche dsisolation enfoncée une liaison conductrice entre deux zones, de part et d'autre de la zone il est évident que dans les îlots situés à côté de l'!lot dans lequel est élaboré le transistor représenté sur la fig. 8 on peut élaborer d'autres composants par exemple d'autres transistors. Dans la forme de réalisation représentée sur la fig. 8 dans laquelle on utilise une couche épitaxiale de type n et un substrat de type p et une couche d'isolation partiellement enfoncée dans cette couche épitaxiale on fait usage d'une couche enterrée de type p fortement dopée, élaborée dans le substrat, couche qui s'étend par diffusion vers 1Q partie inférieure de la couche d'isolation. il est évident qu'il est également possible d'utiliser par exemple dans le cas d'une couche épitaxiale de type n sur un substrat de type p, une couche d'isolation enfoncée sur une partie de l'épaisseur de la couche épitaxiale, une zone du type de conduction du substrat située à la partie inférieure de la couche dsisolation, dans la couche épitaxiale.Cette zone de type p-située au-dessus de la couche d'isolation enfoncée peut par exemple d'être étendue par diffusion jusqu'à la jonction pn formée entre -le substrat et la couche épitaxiale. il peut également arriver que cette zone de type p contiguë à la couche d'isolation enfoncée se soit étendue jusqu'a la couche d'épuisement formée entre le' substrat de type p et la couche épitaxiale. L'exemple décrit ci-dessus en regard des figures 5 à 8 avait trait à un substrat semiconducteur de type p et à une couche épitaxiale de type n. On peut également de façon analogue partir d'un substrat semiconducteur de type n et d'une couche semiconductrice de type p, alors que les diverses zones et les couches enterrées peuvent en analogie être choisies avec d'autres types de conduction. Dans ce cas on peut utiliser pour les couches enterrées 63 de la fig. 8 comme matériau de dopage de type n dans le silicium par exemple du phosphore. Le bore ainsi que le phosphore ont une très grande solubilité dans le silicium tandis que leurs propriétés de diffusion ne sont pas très différentes. La fig. 9 représente des possibilités d'isolation d'îlots selon l'invention dans le cas où l'on utilise un substrat monocristallin du même type de conduction que la couche épitaxiale élaborée sur ce substrat. Le substrat en silicium monocristallin 100 est constitué par exemple par du matériau de type n avec une résistivité de, par exemple, 1 ohm.cm. Une couche épitaxiale 101 élaborée sur ce substrat est constituée par du silicium du même type de conduction avec environ la même résistivité tandis qu'à la limite entre le substrat et la couche épitaxiale on élabore des couches enterrées 101, 102 et 103 en silicium de type p, qui sont séparées entre elles par un réseau de zones étroites 111 formées par le matériau de type n à haute résistance ohmique constituant le substrat.Les couches enterrées sont par exemple dopées à l'aide de bore et sléten- dent à partir de la limite entre le substrat et la couche épitaxiale. A partir de la partie supérieure de la couche épitaxiale on élabore une couche d'isolation enfoncée, comme on l'a déjà décrit ci-dessus, couche dont la surface supérieure se situe environ à la même hauteur que la partie supérieure des parties voisines de la couche épitaxiale. La couche dlisolation enfoncée 109 recouvre notamment les zones de type n situées entre les couches enterrées 101, 102 et 103. D'autre part elle est appliquée localement également suivant des bandes intermédiaires, par le-dessus, par exemple jusqu'à une partie médiane de la couche enterrée 102. De cette façon la couche épitaxiale 104 est divisée en îlots de type n 105, 106, 107 et 198 qui sont séparés du substrat de type n 100 par deux jonctions pn et sont séparés entre eux par des zones d'isolation qui sont constituées partiellement par la couche d'isolation enterrée 109 C'est ainsi que les îlots 105 et 100 sont séparés par la couche d'isolation enfoncée 109, les parties des couches enterrées 102 et 103 dirigées l'une vers l'autre et la zone de type n à forte résistance ohmique 111; les îlots 106 et 107 sont séparés entre eux par la couche d'isolation enfoncée 109 et la couche enterrée 102 et les îlots 107 et 108 sont séparés par la couche d'isolation enfoncée 109 les parties terminales diri géies l'une vers l'autre des couches enterrées 101 et 102 et la zone intermédiaire à forte résistance ohmique, de type n 111. On peut élaborer de façon connue des composants semiconducteurs dans les îlots séparés entre eux.Il est autre part possible qu'une telle couche enterrée sousjacente serve pour une double isolation mais il est également possible qu'une telle couche enterrée, qui est séparée par une jonction pn du matériau de type n du substrat, forme une partie fonctionnelle d'un composant à élaborer, par exemple le collecteur d'un transistor pnp. Elle peut également, là où elle est élaborée au-dessous de plusieurs îlots, servir de liaison, par exemple d'éleetrode commune éventuellement flottante de deux composants élaborés sous les îlots 106 et 107. Une telle couche enterrée peut également constituer une partie fonctionnelle d'un composant et une isolation pour un autre composant. D'autre part il est possible d'obtenir des îlots de plus grande profondeur pour utiliser des couches dont la partie supérieure est située plus prondément que la partie inférieure de la couche d'isolation enfoncée alors que des zones intermédiaires étroites du type de conduction de la couche enterrée forment une liaison entre les couches d'isolation enfoncées et les couches enterrées de telle façon que l'on obtient des ilôts isolée' entre eux qui peuvent avoir localement une plus grande profondeur que la couche isolante enfoncée 109. On peut également obtenir une structure d'îlôts telle que celle représentée sur la fig. 9 en utilisant un substrat de type p 100 sur lequel est appliqué du matériau épitaxial de type p 104 alors que l'on utilise des couches enterrées de type n 101, 102 et 103. il faut remarquer qu'avec les figures on a l'intention de montrer que de nombreuses variantes sont possibles dans le cadre de l'invention. Le nombre de composants représentés n'est donc pas limitatif. On peut également utiliser des composants semiconducteurs avec des contacts du type de Schottky tandis que l'on peut également réaliser des transistors à effet de champ avec entre l'électrode d'alimentation et l'électrode d'évacuation uneliaison pouvant être coupée par variation de la couche d'épuisement d'une jonction pn en particulier dans le dispositif représenté sur la fig. 9.On peut par exemple élaborer par diffusion dans l'îlot 107 une zone de type p 113 qui forme avec la couche enterrée 102 une porte pour le trajet de courant entre l'électrode d'alimentation 114 et l'électrode d'évacuation 115 par l'intermédiaire de la zone de porte étroite 116, qui peut être coupée par application d'une tension de blocage suffisante à l'électrode de porte 113. I1 est également possible utiliser la partie rétrécie 116 en matériau de type n à forte résistance ohmique comme résistance. De nombreuses variantes sont possibles sans sortir du cadre de l9invention. Sur la fig. 7 on peut par exemple au besoin relier électriquement deux îlots sous la couche d9isola- tion enfoncée 70 par l'intermédiaire du matériau épitaxial 78 ou uniquement par l'intermédiaire de de la couche enterrée de type n 62 à l'endroit dsune interruption locale de la couche enterrée de type p 63. Au besoin également la couche d'isolation enfoncée, peut comporter des prolongements situés dans les îlots, par exemple comme couche sousjacente pour le câblage. La couche d'isolation enfoncée peut comporter des élargissements par exemple comme support de bandes conductrices ou à l'endroit où des conducteurs d'alimentation doivent être fixés par exemple par soudage. REVENDICATIONS: 1. Dispositif semiconducteur, en particulier un circuit monolithique intégré, comportant un substrat semiconducteur monocristallin et une couche semiconductrice appliquée d'un côté de ce substrat, cette couche étant divisée en îlots séparés entre eux par une zone dgisolation, alors. que dans chacun de ces îlots est élaboré au moins un composant, ces ilots étant isolés du corps semiconducteur par au-moins une jonction pn, ce dispositif semiconducteur étant caractérisé en ce que au moins la partie de la zone dsisolation contiguë à la surface de la couche semiconductrice est formée par une couche en matériau isolant, enfoncée dans la couche semiconductrice et en ce qu'une zone semiconductrice appartenant à l9ilbt précité, est reliée électriquement à une zone appartenant à un ilôt voisin, au moyen d'une zone de liaison élaborée au-dessous de la zone d'isolation enfoncée, et isolée du substrat, qui est contiguë aux zones appartenant aux deux îlots, qui sont reliées par la zone de liaison. 2. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la profondeur à laquelle s'enfonce la couche d'isolation dans le semiconducteur est supérieure à 5 microns. 3. Dispositif semiconducteur selon la revendication 2, caractérisé en ce que la différence de hauteur entre la couche d'isolation enfoncée et la surface du semiconducteur voisine s'élève au maximum à 5 microns. 4. Dispositif semiconducteur selon une des revendications 1 à 3 caractérisé en ce que la couche dtisolation enfoncée est une couche génétique obtenue par transformation du matériau semiconducteur en matériau isolant. 5. Dispositif semiconducteur selon la revendication 4, caractérisé en ce que le matériau semiconducteur est du silicium et la couche d'isolation enfoncée est constituée par de l'oxyde de silicium. 6. Dispositif semiconducteur selon la revendication 4 ou 5, caractérisé en ce que lors de la transformation on utilise un masque résistant à la réaction de transformation. 7. Dispositif semiconducteur selon la revendication 6, caractérisé en ce que le masque utilisé est en nitrure de silicium. 8. Dispositif semiconducteur selon une des revendications 5 à 7,caractérisé en ce que la couche d'isolation enfoncée est obtenue par oxydation à partir d'une rainure élaborée préalablement dans le silicium alors que la rainure est remplie par l'oxyde de silicium génétique. 9. Dispositif semiconducteur selon une des revendications 1 à 8, caractérisé en ce que la liaison conductrice entre les deux zones, qui sont du même type de conduction, est formée par une couche enterrée du même type de conduction située audessous de la couche dtisolation enfoncée. 10. Dispositif semiconducteur selon la revendication 9, caractérisé en ce que au moins des parties des deux zones reliées et la liaison conductrice entre celles-ci sont formées ensemble par une couche enterrée commune. 11. Dispositif semiconducteur selon la revendication 9 ou 10, caractérisé en ce que la couche enterrée est un type de conduction opposé à celui du substrat semiconducteur. 12. Dispositif semiconducteur selon une des revendications 1 à 11, caractérisé en ce que la zone d'isolation comporte une couche enterrée du même type de conduction que le substrat située au-dessous de la couche d'isolation enfoncée et qui est interrompue à l'endroit de la liaison conductrice d'un type opposé à celui du substrat. 13. Dispositif semiconducteur selon une des revendications 1 à 12, caractérisé en ce que le substrat et la couche appliquée sur celui-ci sont de types de conduction opposés et la zone de liaison conductrice appliquée localement a un type de conduction identique à celui de la couche semiconductrice. 14. Dispositif semiconducteur selon une des revendications 1 à 13, caractérisé en ce que le substrat et la couche appliquée sur celui-ci sont du même type de conduction et le long de la partie inférieure de chaque îlot est appliquée une couche enterrée qui sépare l9ilôt du substrat, couche enterrée dont le type de conduction est opposé à celui du substrat et de la couche épitaxiale alors qu'une telle couche enterrée est reliée localement par la liaison conductrice à la couche enterrée d'un îlot voisin. 15. Dispositif semiconducteur selon la revendication 14, caractérisé en ce que la couche conductrice est contiguë à la couche d'isolation enfoncée. 16. Dispositif semiconducteur selon la revendication 14 ou 15, caractérisé en ce que dans des îlots situés l'un à côté de l'autre la couche enterrée est reliée à une zone superficielle qui s'étend à partir de la surface du semiconducteur jusqu'à la couche enterrée et entoure de toute part l'clôt tandis que la zone de liaison sous la couche d'isolation enfoncée relie électriquement entre elles les deux zones ainsi formées entourant chaque pilot. 17. Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 16.