FR 2070899 A1 19710917 FR 7045390 A 19701216 70 45390 1 2070899 La présente invention concerne des méthodes de fabrication de dispositifs semiconducteurs dans lesquelles un processus est réalisé, à l'aide d'un faisceau électronique, sur une surface d'un corps semiconducteur. 5 La technologie des faisceaux électroniques peut être appli quée à la fabrication des dispositifs semiconducteurs, de différentes façons, et son application devient d'une importance particulière dans la fabrication de dispositifs semiconducteurs planar, parmi lesquels transistors et circuits intégrés. On con-10 sidère que beaucoup d'inconvénients associés au processus planar peuvent être surmontés par l'utilisation des techniques des faisceaux électroniques, aux différents stades du processus. On a déjà suggéré de définir un motif dans une couche photorésistante au moyen de l'irradiation électronique sélective d'une couche 15 sensible aux électrons. Le motif photorésistant est alors utilisé pour définir un motif dans une couche isolante ou métallique sous-jacente. La production du motif à l'aide du faisceau électronique dans la couche évite l'utilisation d'un masque photographique en contact avec le corps semiconducteur et permet de 20 former des ouvertures très précises ayant des traits de faible largeur. Une laque photorésistante adaptée à ce procédé est la couche sensible aux électrons, positive de polymethylmethacrylate (PMMA.) . Une autre utilisation des techniques des faisceaux élec-25 troniqu.es dans la fabrication des dispositifs planar qui a été proposée est la formation d'un motif d'une couche d'oxyde sur une surface du semiconducteur par un faisceau électronique amorçant une réaction chimique. En particulier on a proposé de former un motif d'une couche d'oxyde sur une surface du semiconducteur 30 par l'application d'un film mince d'une solution d'un composé organique de silicium sur la surface du semiconducteur et d'exposer le film sélectivement aux radiations électroniques. Les parties irradiés du film sont transformées et deviennent insolubles dans certains solvants organiques qui dissolvent les par-35 ties du film non irradiées. Un traitement thermique du film résultant peut produire un matériau oxidé dont les propriétés, par exemple le taux de graoure et les propriétés masquantes à l'égard des diffusants, sont voisines de celle des couches d'oxydes produites par les techniques normales. Un tel composé organique du 70 45390 2 2070893 silicium, adapté à la production d'un motif d'une couche d'oxyde sur line surface de silicium par la méthode du faisceau électronique décrite est le polymethylcyclosiloxane (PHCS). Pour le processus planar dans lequel une série d'étapes de 5 diffusions sont exécutées à la surface du semiconducteur, chaque étape de diffusion est exécutée par l'introduction d'une impureté dans les ouvertures se trouvant dans une couche isolante sur la surface. Les ouvertures sont normalement formées par photogravure, utilisant un masque photographique pour l'exposition d'un 10 film photorésistant sur la surface de la couche isolante. Ainsi une pluralité de tels masques est nécessaire pour une pluralité d'étapes de diffusion. Pour obtenir une bonne production de dispositifs d'une qualité raisonnable il est essentiel que chaque masque soit exactement aligné pour l'exposition. Par l'utilisa-15 tion de la méthode du faisceau électronique décrite, de formation d'un motif d'une couche d'oxyde, il est possible de réaliser une pluralité d'étapes de diffusion utilisant, pour chaque étape, un motif d'une couche d'oxyde préparé séparément. Après une étape de diffusion le motif d'une couche d'oxyde utilisé pour cette 20 étape de diffusion est enlevé et un nouveau motif d'une couche d'oxyde engendré par la méthode du faisceau électronique. Avec une telle méthode de processus planar et dans toute méthode de fabrication de dispositifs semiconducteurs dans laquelle, au moins, deux processus sont réalisés sur une surface d'un corps 25 semiconducteur à l'aide d'un faisceau électronique, il est néces- -saire de fournir des moyens de repérage sur le corps semiconducteur pour ajuster exactement la position du faisceau électronique afin qu'un haut degré d'alignement soit réalisé. L'alignement peut être obtenu en utilisant une configuration d'alignement à 30 la surface du corps semiconducteur qui peut être identifiée par le faisceau électronique. Jusqu'ici, la configuration d'alignement a été fournie sous des formes différentes et variées. Dans l'une d'elles, les régions diffusées dans le corps semiconducteur ont été utilisées comme configuration d'alignement. L'iden-35 tification de ces régions est réalisée par l'observation de l'émission électronique secondaire ou des électrons primaires dispersés de la configuration d'alignement qui diffère dans les zones de marquage du reste de la surface, due à la charge de ces zones. Ce système n'est pas entièrement satisfaisant car durant 70 45390 3 2070899 l'élaboration du dispositif, l'étendue et' lés caractéristiques des zones de marquage diffusées changent à cause des hautes températures mises en jeu, et c'est pourquoi un alignement précis pour les différentes étapes successives est difficile à réa-5 liser. Un autre système consiste à utiliser des trous gravés dans la surface du corps semiconducteur. Ils peuvent être identifiés en observant le dessin de l'émission électronique secondaire mais là encore, ce n'est pas entièrement satisfaisant. Cela à cause des angles des trous de marquage qui ne sont pas marqués 10 nettement dans le dessin constitué par l'émission à électrons secondaires ou par les électrons primaires dispersés, car il se produit un effet d'ombre dû à tin déplacement relatif de la source et du récepteur. L'abscence d'angles vifs rend très difficile la. détermi-15 nation du centre du marqueur, particulièrement lorsqu'on utilise les techniques de contrôle par ordinateur. On a aussi proposé d'utiliser comme configuration d'alignement des carrés métalliques gravés au sommet d'une couche de dioxyde de silicium sur la surface du semiconducteur. Dans cette 20 proposition, on a suggéré que les métaux de numéro atomique élevé et de haut point de fusion étaient appropriés à la fois pour leur résistance aux processus impliqués lors de la fabrication du dispositif et pour leur production d'un haut signal de sortie, et comme exemple, des carrés d'argent sont mentionnés. 25 Cette proposition, en théorie, semble raisonnable, mais en pratique n'est pas d'exécution facile, car le choix de tels métaux de haut point de fusion et de numéro atomique élevé, qui adhéreront suffisamment à la surface du dioxyde de silicium, est limité et parmi ceux qui sont connus pour avoir une adhérence 30 satisfaisante à dioxyde de silicium, peu, si ce n'est pas du tout, ont le degré de résistance désiré au processus de fabrication en cause. L'argent, l'exemple cité dans la proposition, ne convient pas normalement là où plus d'un processus doit être réalisé et 35 où une seconde étape d'inscription est nécessaire parce que la plupart des processus, par exemple la diffusion et l'oxydation dont réalisés à des températures bien au delà du point de fusion de l'argent. Parmi les métaux connus qui ont une adhérence suffisante au dioxyde de silicium, l'aluminium et le titane sont trop 70 45390 4 2070899 légers pour donner une émission secondaire ou un signal d'électrons primaires dispersés acceptables, le chrome se fissure et s'oxyde aux températures du processus normalement employé et de plus l'oxyde de chrome est soluble dans la plupart des gravures, 5 le molybdène le tungstène et le tantale ne sont pas acceptables car ils s'oxydent facilement aux températures du processus normalement employé et forment des oxydes volatiles et l'or diffuse facilement dans le silicium à travers la couche d'oxyde de silicium» Ces métaux sont les métaux les plus connus qui peuvent 10 adhérer convenablement au dioxyde de silicium et il est clair que, parmi ces métaux ceux de numéro atomique suffisamment élevé pour donner l'émission secondaire ou le signal d'électrons primaires dispersés requis, lorsqu'ils sont appliqués sur le dioxyde de silicium, ne sont pas acceptables comme configuration d'ali-15 gnement car ils sont insuffisamment résistants aux températures du processus normal et cette absence de résistance interdit leur utilisation ultérieure à des fins de repérage après un tel processus o Ainsi, là où un processus doit être réalisé à l'aide d'un 20 faisceau électronique il est essentiel de fournir, pour le moins, un marqueur de référence possédant des angles vifs et restant, pratiquement inerte durant le processus. Là où au moins deux processus doivent être réalisés à l'aide d'un faisceau électronique, il est essentiel que le marqueur reste en substance, inerte 25 avec des angles vifs au moins jusqu' au stade du dernier processus où une opération d'alignement doit être réalisée. Selon l'invention, dans un procédé de fabrication de dispositifs semiconducteurs dans lesquels, sur une surface d'un corps semiconducteur est effectué un processus à l'aide d'un faisceau 50 électronique, au moins un marqueur de référence, ou configuration d'alignement pour l'identification par le faisceau est formé sur ladite surface avant de commencer le processus, le marqueur comprenant une couche de métal de base qui reste, en substance, inerte et adhère à la surface durant le processus. Dans cette 35 méthode divers avantages apparaissent, comparée avec les méthodes et propositions décrites dans l'art antérieur. La fourniture d'un marqueur de référence d'une couche métallique de base sur la surface du semiconducteur comparé avec la fourniture d'un marqueur de référence d'une couche métallique sur la surface du dioxyde 70 45390 5 2070899 de silicium permet un plus grand choix de matériaux pour le marqueur car dans le processus, le marqueur, sur la surface du semiconducteur, peut être protégé des diffusants et de l'oxygène par une couche d'oxyde, de tels diffusants et l'oxygène étant capa-5 "blés d'attaquer quelques uns parmi de tels matériaux qui s'ils étaient déposés sur la surface du dioxyde de silicium seraient ainsi inacceptables comme configuration d'alignement» De plus le choix des matériaux est plus large car l'exigence d'adhérence de la couche métallique de base à la surface du semi-conducteur 10 impose moins de restrictions sur le choix des matériaux que l'exigence d'adhérence d'une couche métallique à la surface du dioxyde de silicium. Un autre avantage de fournir le marqueur de référence dans une couche métallique de base sur la surface du semiconducteur est qu'il est possible d'enlever une couche 15 d'oxyde sur la surface du semiconducteur pendant une étape intermédiaire du processus sans détériorer le marqueur, alors que ce n'est pas possible lorsque le marqueur se trouve sur la surface de la couche d'oxyde. Cela est particulièrement important lorsqu'on utilise les couches d'oxydes produits par irradiation 20 électronique de PMCS auquel on a fait allusion précédemment, car, en général, il est d'usage d'enlever la couche d'oxyde aux divers stades du processus et fournir une nouvelle couche d'oxyde par cette méthode. Le terme "couche métallique de base" doit être interprété 25 comme comprenant non seulement une couche d'un composé métallique appliquée directement à la surface du semiconducteur, par exemple par pulvérisation (sputtering) mais aussi une couche formée par application d'une couche métallique à la surface du semiconducteur et la transformation qui suit l'application de la couche 30 métallique et forme un corps composé inerte. Dans le dernier cas, la transformation peut ou non inclure une réaction avec le matériau semiconducteur, suivant le choix du métal. Quand le composé est formé par réaction entre le métal et le matériau semiconducteur cela s'effectue par traitement thermique. 35 Quand le composé est formé sans réaction entre le métal et le semiconducteur, la conversion du métal en .un composé métallique peut consister en une oxydation du métal formant un oxyde stable et inerte. Dans une forme préférentielle de la méthode, dans laquelle 70 45390 6 2070899 le corps semiconducteur est du silicium, le marqueur de référence d'une couche métallique de hase est formé par application de l'un des métaux tels que le platine, le palladium ou le rhodium à la surface du silicium puis chauffage pour former un composé avec 5 le silicium. De ces trois métaux, on préfère le platine car celui-ci forme volontiers du siliciure de platine, lorsqu'il est chauffé avec du silicium. De même le palladium formé du siliciure de palladium lorsqu'il est chauffé avec du silicium. Aux températures mises en jeu dans le processus normal de fabrication des 10 semiconducteurs les siliciures de platine et de palladium restent, en substance, inertes et leur adhérence au silicium est satisfaisante. On a trouvé qu'avec le siliciure de platine les angles du marqueur restent suffisamment nets après une oxydation ou un processus de diffusion à haute température. lorsque la couche 15 métallique de base est formée en chauffant une couche métallique appliquée, afin de réagir avec le corps semiconducteur, le choix du métal est déterminé dans une certaine mesure par la nature du processus mis en jeu, mais eh général la solubilité du métal dans le corps semiconducteur doit être faible® De plus, afin de 20 prévenir des effets indésirables sur le matériau semiconducteur, la température requise pour la réaction ne doit pas être trop élevée. Bien que dans ce contexte le platine soit très approprié, lorsqu'on utilise un corps semiconducteur au silicium, attribua-ble au fait qu'il est capable de former du siliciure de platine 25 à une température acceptable, l'utilisation d'une configuration d'alignement d'une couche métallique de base, formée parl'é-chauffement de métaux tels que le molybdène, le tungstène et le tantale en contact avec la surface du semiconducteur peut être envisagée aussi à condition que le matériau semiconducteur puisse 30 résister aux hautes températures mises en jeu sans que des effets indésirables aient lieu, qui pourraient nuire aux propriétés du dispositif semiconducteur. Un marqueur en siliciure de platine peut être obtenu en formant une couche d'oxyde sur la .surface du silicium, en pra-35 tiquant une ouverture dans la couche d'oxyde, par exemple par un processus photographie plus décapage, ladite ouverture correspondant, pratiquement, à la surface et à l'emplacement où le marqueur doit être réalisé, en déposant du platine dans l'ouverture et sur la surface de la couche d'oxyde restante, en 40 chauffant le corps pour former du siliciure de platine à la 70 45390 7 2070899 surface de l'ouverture par réaction du platine avec le silicium sous-jacent, et ensuite en enlevant de la couclie d'oxyde le platine restant, qui n'a pas réagi. L'épaisseur du marqueur de silicium de platine peut être d'au moins 100 Angstroms, de préférence 5 d'au moins 0,5 micron. Une autre possibilité pour former un marqueur de référence d'une couche métallique de "base par réaction d'un métal avec le semiconducteur est d'appliquer une couche métallique à la surface du semiconducteur et dans une étape suivante de chauffer dans une 10 atmosphère oxydante afin de former un oxyde métallique inerte, par exemple, la couche métallique appliquée peut être en zirco-nium, le chauffage ultérieur et l'oxydation forment un marqueur en oxyde de zirconium. D'autres possibilités consistent à appliquer de lïafnium ou du thorium, le chauffage ultérieur et l'oxy-15 dation formant les oxydes correspondants. La couche métallique de base peut être appliquée directement à la surface du semiconducteur, par exemple, une couche d'oxyde de zirconium peut être appliquée par pulvérisation. Dans un mode de réalisation préféré de l'invention, le corps 20 semiconductetir est en forme de plaquette et les processus sont exécutés pour former une pluralité de dispositifs, par exemple des transistors ou des circuits intégrés, sur la plaquette dans des zones individuelles de la surface du disque, une pluralité de marqueurs de référence étant espacés à intervalles réguliers 25 sur la surface du corps semiconducteur. Chaque zone individuelle peut être associée à une pluralité de marqueurs de référenceo Cependant le nombre de marqueurs fournis sur la plaquette est déterminé en accord avec le degré de contrôle du faisceau électronique qui peut être obtenu sur une zone déterminée et malgré 30 les observations de faisceau électronique. Un processus réalisé à l'aide d'un faisceau électronique peut comprendre la production d'un motif dans un film d'une laque sensible aux électrons. La laque sensible aux électrons peut être positive ou négative. 35 Un processus réalisé à l'aide d'un faisceau électronique peut comprendre la production d'un motif d'une couche d'oxyde à la surface du semiconducteur par bombardement électronique sélectif d'un film d'un composé organique du silicium appliqué à la surface. Le composé peut être d'une composition telle que les 40 parties de couche d'oxyde sont formées dans les parties irradiées, 70 45390 8 2070899 les parties non irradiées étant enlevées par un solvant approprié. Cependant, dans certains cas, il peut être préférable d'utiliser un composé dans lequel les parties de couche d'oxyde sont formées dans les parties non irradiées, les parties irradiées étant en-5 levées par un solvant approprié. De cette façon, la région de balayage par le faisceau électronique peut être relativement petite. Après la formation du motif de couche d'oxyde, une impureté peut être introduite dans les parties de la surface du semiconducteur non couvertes par la couche d'oxyde, puis le motif 10 de couche d'oxyde est enlevé sans enlever le marqueur ou les marqueurs et un second motif de couche d'oxyde est alors disposé sur la surface par le bombardement électronique sélectif d'un film d'un composé organique du silicium appliqué à la surface, le ou les marqueurs de référence étant utilisés à des fins de repé-15 rage dans la formation du second motif de couche d'oxyde. L'identification du ou des marqueurs peut être réalisée en détectant l'émission électronique secondaire ou les électrons primaires dispersés. La détection de l'émission électronique secondaire ou des électrons primaires dispersés peut être utilisée pour ajuster 20 et 1k position et la focalisation du faisceau électronique utilisé dans la réalisation du processus. Un mode de réalisation de l'invention va être décrite maintenant, à l'aide d'un exemple, à propos de l'application de la méthode à la fabrication d'un transistor planar bipolaire au 25 silicium, en se référant au diagramme schématique qui montre, en vue plane, une partie de la surface d'un disque de silicium possédant une pluralité de marqueurs de référence eh siliciure de platine à un satde initial de la fabrication. Le matériau de départ est constitué par un substrat de si-50 licium du type n+ de résistivité 0,005 ohm-cm, en forme de disque ayant approximativement 200 microns d'épaisseur et 5,8 cm de diamètre. On fait croître une couche épitaxiale de silicium de type n de résistivité 0,5 ohm-cm et 7 microns d'épaisseur sur une surface, préparée de façon appropriée, de substrat. La surface 35 â.e la couche épitaxiale est nettoyée de façon, appropriée et oxydée thermiquement dans de l'oxygène humide à 1000°C pendant 90 minutes pour produire une couche d'oxyde de silicium d'une épais- O seur de 6000 A sur la surface de la couche épitaxiale. La laque positive sensible aux électrons de polyméthylene-40 thacrylate (PNMA.) est alors répartie également par rotation, sur 70 45390 9 2070899 la surface de la couche d'oxyde afin de produire un film ayant O approximativement 6000 A. On réalise alors un chauffage à 100°C pendant 20 minutes. La couclie est alors exposée sélectivement au "bombardement d'un faisceau électronique à l'aide d'un premier 5 masque, aux motifs prédéterminés, d'une série de cinq, fournis sur un film fixe. La machine de production du faisceau électronique, dans cette conception, comprend des moyens pour focaliser le faisceau électronique en un spot d'un diamètre inférieur au micron avec une densité de courant de 30 A/cm2. Deux paires d'en-10 roulements de double déflection pour le balayage en x et y sont montés à l'intérieur des objectifs de la machine et peuvent tourner pour orienter le motif par rapport au substrat semiconducteur qui est monté sur une table qui peut être déplacée mécaniquement » Le substrat peut être examiné par balayage de mi-15 croscopie électronique, le flux des électrons secondaires ou des électrons primaires dispersés étant mesuré par le dispositif de grilles et de scintillateurs de Everhert-Thornley rélié à un photomultiplicateur se trouvant à l'extérieur du système à vide de la machine. La sortie est utilisée pour alimenter un écran 20 de télévision, dont le balayage est synchronisé avec le faisceau électronique, les tensions de balayage provenant de résistances en série avec les enroulements de déflection du faisceau. Les masques portant les motifs à réaliser sur le film sont lus en synchronisation avec le faisceau par un photomultiplicateur et 25 un analyseur à spot mobile. La sortie du photomultiplicateur actionne une bascule de Schmitt à deux positions 1 ou 0 afin de fournir une lecture du masque la plus exacte possible. Cette bascule actionne un modulateur alimentant les plaques de suppression du faisceau de la machine. Après.un alignement initial du 30 substrat semiconducteur sur la table, avec les axes x et y du mouvement mécanique, la couche positive sensible aux électrons de PMMA est soumise au faisceau électronique, suivant le premier masque de motifs déposé sur le film. Une pluralité de zones rectangulaires de 100y* x 100y/*t', régulièrement espacées à des in-35 tervalles de 1 mm sont soumises au bombardement- électronique. Après retrait de la table, les zones irradiées sont dissoutes dans de l'alcool iso-propylique. Un nouveau traitement thermique à 170°C pendant 20 minutes est alors réalisé pour rendre la couche restante suffisamment insoluble au décapage réalisé ensuite. 70 45390 10 2070899 L'enlèvement de la couche dans les zones irradiées met à jour la couche d'oxyde de silicium, sous-jacente. Le décapage dans de l'acide fluorhydrique à 10 % est alors réalisé pour former des ouvertures dans la couche d'oxyde de silicium et mettre à jour 5 la surface sous-jacente de la couche épitaxiale de silicium. Les parties restantes de la couche de PMMA. sont alors enlevées par dissolution dans l'acétone, A ce stade du processus la couche épitaxiale est recouverte d'une couche d'oxyde de silicium avec une pluralité d'ouvertures rectangulaires de 100/t^x lOO^^espa-10 cées à intervalles réguliers de 1 mm, mettant à jour la surface du silicium. Une couche de platine d'une épaisseur de 0,5/^-est déposée par évaporation sur toute la surface de la couche d'oxyde y compris les ouvertures. Le corps recouvert de la couche de platine 15 est alors chauffé tandis que le platine en contact avec le silicium dans les ouvertures dans la couche d'oxyde réagit avec le silicium et forme du silicium de platine. Le platine sur là couche d'oxyde reste, en substance, inerte pendant ce traitement et est ultérieurement enlevé, sans enlever les zones de siliciure 20 de platine, par dissolution dans l'eau régale. La couche d'oxyde de silicium est alors enlevée avec de l'acide fluorhydrique à 10 %. A ce stade du processus le silicium possède une pluralité de zones rectangulaires de 100ye*>x 100^", aux angles vifs, de siliciure de platine d'une épaisseur approximative de 0,5^, sur 25 la surface de la couche épitaxiale. La figure unique montre une vue plane d'une partie de la tranche de silicium 1 recouverte des zones 2 de siliciure de platine servant de configuration d'alignement dans les processus ultérieurs du faisceau électronique. Les zones 3» indiquées en 30 lignes brisées, montrent les positions sur la surface de silicium auxquelles les assemblages de transistors individuels sont formés ensuite, chacune de ces zones étant associée à 4 marqueurs de référence situés aux quatre angles de la zone. Là description qui suit va être faite en termes de fabrication d'un tel assem-35 blage de transistors mais où l'on se réfère à des processus tels que la diffusion, le marquage, la gravure etc..., doit être comprise comme se réalisant simultanément à toutes les régions 3« L'étape suivante du processus consiste à étaler par rotation le polymethylcyclosiloxane (PMGS) sur la surface de la cou-40 che épitaxiale comprenant les marqueurs de siliciure de platine 70 45390 n 2070899 pour fournir un film d'une épaisseur approximative de 6000 À. La tranclie est alors remontée sur la table de la machine à faisceau électronique et on maintient l'alignement approximatif de la tranche avec sa position antérieure sur la table, par une vibra-5 tion appropriée. Le second masque de motifs disposé sur le film est maintenant utilisé pour l'irradiation électronique sélective de la couche de PMCS. Ce masque comprend une pluralité de zones définissant les fenêtres de diffusion des bases des transistors et 10 comprend aussi un motif identique, dans lequel les zones de marqueurs sont plus petites, tels que sur le premier masque, ctest-à-dire le motif utilisé pour produire les marqueurs de siliciure de platine. Le repérage avant l'irradiation suivant le second masque 15 de motifs est effectué comme suit : La plaquette de silicium est positionnée mécaniquement de telle sorte que l'une des zones 3 soit approximativement sous le faisceau tandis que celui-ci est supprimé. On choisit une réduction appropriée du balayage de telle sorte qu'une seule des zones 20 de marqueurs de repérage relative à la fois au masque et au substrat soit respectivement balayés par le spot mobile et le faisceau. Le marqueur de siliciure de platine_bien que recouvert par le PWCS peut être distingué par le balayage de microscopie élec-25 tronique tandis que le faisceau électronique est coupé ou non du fait que le signal de motif est lu simultanément par l'analyseur à spot mobile. La tranche de silicium peut être déplacée mécaniquement et le masque de motifs électriquement jusqu'à ce qu'ils se superpo-30 sent correctement. Des paires de marqueurs sont sélectionnées alternativement pour vérifier que l'orientation et les échelles coïncident. La couche de PMCS est alors irradiée selon le second masque de motifs, puis les parties non irradiées sont dissoutes dans 35 l'acétone» L'effet du bombardement électronique est de convertir les parties irradiées en une couche d'oxyde qui peut agir comme un masque diffusant. Après développement dans l'acétone, un traitement pour rendre plus dense la couche d'oxyde formée est réalisé par chauf-40 fage à 1000° C pendant 30 minutes dans une atmosphère d'azote 70 45390 12 2070899 sèche. A ce stade du processus la tranche de silicium possède une couche d'oxyde produite par le PMCS sur la surface de la couche épitaxiale, une pluralité de fenêtres de diffusion des hases étant présentes dans cette couche d'oxyde, les marqueurs 5 de siliciure de platine restant sur la surface du silicium et partiellement couverts d'oxyde de silicium. Une étape habituelle de diffusion de Bore est alors réalisée, le dépôt étant effectué à 1000°C pendant 7 minutes à l'aide d'une source de nitrure de Bore et la pénétration est effectuée à 1180°C pendant 35 minutes 10 sous oxygène successivement sec, humide et sec pour donner une résistivité superficielle de 100 ohms au carré et une profondeur de jonction de 2/t. Durant cette étape de la diffusion les marqueurs de siliciure de platine restent pratiquement inertes et leurs dimensions inchangées. 15 La couche d'oxyde produite par irradiation électronique du film de PMCS est alors dissoute dans de l'acide fluorhydrique. Après l'enlèvement de la couche d'oxyde, les marqueurs de siliciure de platine sont à nouveau exposés. Un nouveau film de PMCS est étalé par rotation sur la surface de la couche épitaxiale 20 contenant les marqueurs de siliciure de platine pour former un O film d'une épaisseur de 6000 A. A l'aide du troisième masque de motifs appliqué sur le film, on réalise un repérage et une exposition exactement comme précédemment, en utilisant les marqueurs de siliciure de platine pour l'alignement avec les zones mar-25 queur correspondantes du troisième masque, qui définit les fenêtres de diffusion des émetteurs. Après irradiation, les parties non irradiées sont dissoutes et la couche d'oxyde restante est rendue plus dense de la mâme manière que précédemment. On réalise alors la diffusion habituelle des émetteurs à l'aide d'une source 30 d'oxychlorure de Phosphore. Le dépôt est effectué à 975°C durant 30 minutes et la pénétration se fait à 1000°C durant un temps total de 70 minutes sous oxygène successivement sec, humide et sec. Cela donne une zone émetteur de type n de résistivité superficielle de 3 ohms au carré et de profondeur de jonction de 35 1 ,6y4** « Durant le stade de la diffusion des émetteurs les marqueurs de siliciure de platine restent inertes et ne sont pas affectés par le processus. La couche d'oxyde est alors enlevée avec de l'acide fluo- O rhydrique et un autre film de PMCS de 6000 A d'épaisseur est 70 45390 15 2070899 étalé par rotation. A l'aide du quatrième masque de motifs sur le film, on réalise un repérage et une exposition exactement comme précédemment, en utilisant les marqueurs de siliciure de platine pour l'alignement avec les zones marqueur correspondantes 5 du quatrième masque qui définit les fenêtres de contact des émetteurs et des bases. Après irradiation, les parties non irradiées sont dissoutes et la couche d'oxyde restante, qui forme la couche de passivation sur la surface du silicium est chauffée à 500°C pendant 30 minutes. Cette courte période de chauffage 10 empêche une concentration excessive de phosphore dans la diffusion des émetteurs. A ce stade du processus le silicium, au-dessus duquel les transistors sont formés dans chaque région 3 est recouvert d'une couche d'oxyde comprenant des ouvertures qui exposent les émetteurs et les bases pour les contacts. Les 15 marqueurs de siliciure de platine sont encore présents et partiellement recouverts d'une couche d'oxyde. Une couche d'aluminium de lyW'd*épaisseur est alors déposée sur la surface de la couche d'oxyde et dans les ouvertures. Un O film de PMCS de 6000 A d'épaisseur est alors appliqué sur la 20 surface de la couche d'aluminium. La tranche est alors montée sur la table de la machine à faisceau électronique et à l'aide* du cinquième masque de motifs sur le film un repérage et une exposition sont réalisés exactement comme précédemment, en utilisant les marqueurs de siliciure de platine pour l'alignement 25 avec les zones marqueur correspondantes du cinquième masque qui définit le motif des connections en aluminium. Les parties non irradiées de la couche de PMCS sont dissoutes dans l'acétone. Le film de PMCS restant est alors chauffé à 120°C pendant 5 minutes dans l'air et les régions exposées de la couche d'alu-30 minium sont enlevées avec de l'acide phosphorique. Enfin le PMCS restant est enlevé avec du bichloroéthylène. La tranche est alors décapée le long des lignes orthogonales entre les zones 3 et chaque transistor est monté et enfermé dans son boi-tier de manière habituelle. 35 Beaucoup de variantes sont possibles dans l'étendue de cette invention. D'autres métaux que le platine peuvent être utilisés pour fournir la couche métallique de base du ou des marqueurs et dans certains cas la couche métallique de base peut être appliquée directement à la surface du semiconducteur sans 40 qu'il soit nécessaire de réaliser une étape de chauffage pour 70 45390 14 2070899 former un composé avec le semiconducteur comme dans la méthode décrite où l'on applique du platine sur une surface de silicium pour former un marqueur de siliciure de platine. La production de motifs dans un film ou une couche sensible 5 aux électrons à l'aide d'un faisceau électronique peut être réalisée par d'autres moyens que ceux décrits dans la réalisation précédente, par exemple le "balayage d'un tel film ou d'une telle couche par le faisceau électronique peut être contrôlé par ordinateur. 10 Bien que. dans la réalisation précédente donnée à titre d'exemple, la fabrication du transistor comprenne les stades de formation d'une pluralité de couches séparées d'oxyde par irradiation électronique sélective d'un composé organique, une méthode selon l'invention peut être appliquée au processus planar 15 conventionnel dans lequel la couche d'oxyde initialement formée est conservée pour une pluralité d'étapes. Dans une telle méthode conventionnelle, le faisceau électronique peut être utilisé pour l'exposition d'une couche sensible aux électrons, la couche initiale d'oxyde, réalisée de façon ordinaire étant conservée 20 durant tout le processus. 70 45390 15 2070899 REVEM)ICAIIOHS : 1. Procédé de fabrication d'un dispositif semiconducteur comporteoit un corps semiconducteur dont une surface est soumise à un traitement à l'aide d'un faisceau électronique, alors que 5 préalablement à ce traitement, on élabore sur une surface du corps une configuration d'alignement formée par une couche inerte pendant le traitement subséquent et comportant un élément métallique à identifier par le faisceau électronique, caractérisé en ce qu'en plus de l'élément métallique la couche comporte au moins 10 un élément non métallique, formé sur une surface du corps semiconducteur o 2. Procédé selon la revendication 1, caractérisé en ce que la configuration d'alignement de la couche métallique de base est réalisée par l'application d'une couche métallique à la sur- 15 face du semiconducteur suivie d'un traitement thermique pour former un composé inerte du métal par réaction avec le matériau s emiconducteur . 3. Procédé selon la revendication 2, caractérisé en ce que le corps semiconducteur est du silicium et la configuration d'a- 20 lignement est formée en chauffant tin dépôt de l'un des métaux tels que le platine, le palladium ou le rhodium sur la surface du silicium« 4. Procédé selon la revendication 35 caractérisé en ce qu'une configuration en siliciure de platine est obtenue en formant une couche d'oxyde sur la surface du silicium, en faisant une ouverture dans la couche d'oxyde, ladite ouverture correspondant pratiquement en surface et position à celles de la configuration désirée, en déposant du platine dans l'ouverture et sur la surface de la couche d'oxyde restante, en chauffant le corps pour 30 former du siliciure de platine à l'endroit de l'ouverture par réaction du platine avec le silicium sous-jacent et ensuite en enlevant de la couche d'oxyde le platine restant, qui n'a pas réapi, Procédé selon la revendication 4, caractérisé en ce que 35 l'épaisseur de la configuration de siliciure de platine est d'au moins 100 Angstromso 6. Procédé selon la revendication 5i caractérisé en ce que l'épaisseur de la configuration de siliciure de platine est d'au moins 0,5 micron. 70 45390 16 2,070899 7. Procédé selon la revendication 1, caractérisé en ce que la configuration d'alignement est formée par application d'une couche métallique sur la surface du semiconducteur, suivie d'un chauffage en atmosphère oxydante pour former un oxyde inerte 5 dudit métal. 8. Procédé selon la revendication 7» caractérisé en ce que la couche métallique appliquée est en zirconium et le chauffage effectué en atmosphère oxydante forme une configuration d'alignement en oxyde de zirconium» 10 9* Procédé selon la revendication 1, caractérisé en ce que les éléments de la couche sont appliqués dans une même étape sur la surface du semiconducteur. 10. Procédé selon la revendication 9* caractérisé en ce que la couche est en oxyde de zirconium appliqué par pulvérisation. 15 11. Procédé selon la revendication 9» caractérisé en ce que la couche'est en siliciure de platine appliqué par pulvérisation. 12. Procédé selon l'une des revendications 1 à 11, caractérisé en ce qu'au moins deux processus sont réalisés sur la surface du corps semiconducteur à l'aide d'un faisceau électronique, la 20 configuration restant en substance inerte et adhérant à la surface pendant le premier processus et étant utilisée à des fins de repérage dans le second processus. 13. Procédé selon l'une des revendications 1 à 12, caractérisé en ce que le corps semiconducteur est en forme de plaquette 25 et une pluralité de dispositifs sont formés dans la plaquette, dans des zones individuelles de la surface de la plaquette, une pluralité de configurations d'alignement étant espacées à intervalles réguliers sur la surface du corps semiconducteur. 14. Procédé selon l'une des revendications 1 à 13, carac- 30 térisé en ce qu'un processus réalisé à l'aide d'un faisceau électronique comprend la production d'un motif dans un film d'une couche sensible aux électrons. 15« Procédé selon l'une des revendications 1 à 13, caracté risé en ce qu'un processus réalisé à l'aide d'un faisceau élec-35 tronique comprend la production d'un motif de couche d'oxyde sur la surface du semiconducteur par "bombardement électronique sélectif d'un film d'un composé organique du silicium appliqué à la surface. 16. Procédé selon la revendication 15, caractérisé en ce 40 qu'après la formation du motif de couche d'oxyde une impureté 70 45390 17 2070899 est introduite dans les parties de la surface du semiconducteur non couvertes par les parties de couche d'oxyde, le motif de couche d'oxyde est alors enlevé sans enlever le ou les marqueurs et un second motif de couche d'oxyde est alors produit sur la surface par le bombardement électronique sélectif d'un film d'un composé organique du silicium appliqué à la surface, la ou les configurations d'alignement étant utilisées à des fins de répèrage dans la formation du second motif de couche d'oxyde. 17» Procédé selon l'une des revendications 1 à 16, caractérisé en ce que l'identification de la ou des configurations est accomplie par détection de l'émission électronique secondaire ou des électrons primaires dispersés qui en proviennent. 18. Procédé selon la revendication 17, caractérisé en ce que la détection de l'émission électronique secondaire ou des électrons primaires dispersés est utilisée pour ajuster la position du faisceau électronique utilisé dans la réalisation du processus. 19» Procédé selon l'une des revendications 17 ou 18, caractérisé en ce que la détection de l'émission électronique secondaire ou des électrons primaires dispersés est utilisée pour ajuster la focalisation du faisceau électronique utilisé dans la réalisation du processus. 20. Dispositif semiconducteur fabriqué suivant le procédé défini par l'une des revendications 1 à 19»