FR 2076125 A1 19711015 FR 7101245 A 19710115 71 01245 1 2076125 Ls irisent Ion concerne un procédé de fabrication d'un dispositif semiconducteur comportant un corps semiconducteur monocristallin dans lequel est élaboré un transistor avec des zones d'émetteur et de collecteur d'un premier type de conduction et une zone de base dj type de conduction opposé. L'invention concerne par ailleurs un dispositif semiconducteur obtenu par la mise en oeuvre du procédé conforme à l'invention, par exemple un transistor distinct et un circuit intégré comportant un transistor constituant un des composants. On ait que la forme de la jonction pn base-collecteur exerce une influence importante sur les propriétés d'un transistor, par exemple sur la tension de claquage inverse et sur la fréquence de fonctionnement maximale. D'habitude les zones d'émetteur et de base sont formées par application l'une impureté du premier ou de l'autre type de conduction dans un corps semiconducteur en vue de former une structure de transistor planaire dans laquelle la jonction base-collecteur entoure la jonction émetteur-base à l'intérieur du corps semiconducteur et les deux jonctions se terminent à une surface pratiquement plane du corps suus une couche isolante et protectrice appliquée sur la surface; dans des dispositifs élaborés suivant différentes méthodes, la partie de la jonction pn base-collecteur sous la zone d'émetteur se trouve à un niveau plus profond dans le corps que les parties voisines de la jonction pn base-collecteur. TJn tel contour de la jonction base-collecteur limite la tension de claquage et la fréquence de fonctionnement du transistor et est ainsi indésirable pour des dispositifs qui doivent fonctionner à des tensions et/ou à des fréquences élevées. Il est cornu qu'un tel contour indésirable de la jonction base-collecteur se présente lorsque la zone d'émetteur est formée par diffusion d'une impureté dans une zone de base diffusée préalablement. Cet effet est connu sous la dénomination anglaise de "emitter-dip" ou "base push out", Un procédé connu pour réduire cet effet consiste à former simultanément la zone de base et les jonctions pn émetteur-base et base-collecteur en réalisant la base au moyen d'une diffusion par l'intermédiaire d'une zone d'émetteur diffusée préalablement; voir le brevet britannique No. T.145.Î21. Dans le brevet français N° t.573.306 au nom de la demanderesse on a préconisé de former la zone de base par implanta 71 01245 2076125 t.ion d'ions par l'intermédiaire d'une partie du corps qui contient une zone d'émetteur élaborée préalablement. La zone d'émetteur peut être élaborée par diffusion d'une impureté dans une partie d'une surface plane par l'intermédiaire d'une ouverture pratiquée 5 dans une couclie isolante se trouvant sur ladite surface. Pendant la diffusion on forme dans l'ouverture une couche d'oxyde qui peut avoir une épaisseur inférieure aux parties voisines de la couche isolante. L'implantation d'ions en vue de la formation de la zone de base peut être effectuée partiellement par l'inter-10 médiaire de la couche d'oxyde et partiellement par l'intermédiaire des parties voisines de la couche isolante; par suite du plus grand effet de masquage de la couche isolante les ions pénètrent cependant plus profondément dans la partie du corps semiconducteur qui se trouve directement sour la cuuche d'oxyde. Cela a 15 pour effet que la partie de la jonction base-collecteur sous la ,couche d'oxyde s'étend plus profondément dans le corps que les parties voisines de la;jonction base-collecteur. Cette difficulté peut être éliminée en enlevant avant 1 ' implantation d'ions une partie ou la totalité de Lu couche isolante et de la couche d' 20 oxyde. Cela représente cependant des difficultés à un stade ultérieur de la fabrication lors de la détermination de l'emplacement de la zone d'émetteur élaborée précédemment et rend nécessairement l'application d'une nouvelle couche isolante et passivante â la surface du corps semiconducteur. 25 Selon 1 ' intention un procédé du genre envisagé dans le préambule est caractérisé en ce que le corps semiconduc taiar est muni d'une surface non planaire avec sur celle-ci une couche isolante et passivante, qui est interrompue dans une ouverture par une partie en forme de plateau de la surface non planaire du 30 corps semiconducteur et une impureté du type de conduction opposé est appliquée dans le corps -semiconducteur par implantation d'ions par l'intermédiaire de ladite partie en forme de plateau et par l'intermédiaire de la partie voisine entourant la partie en forme de plateau de la couche isolante et passivante alors que dans le 35 corps est formée une jonction base-collecteur dont la partie qui se trouve directement en-dessous de la partie en forme de plateau ne se trouve pas plus loin du plan passant par ladite partie en forme de plateau que les parties voisines de la jonction pn base-collecteur alors que la zone d'émetteur est élaborée par applica-^■0 tion d'une impureté par l'intermédiaire de la partie en forme de BAD ORIGINAL i COPY 71 01245 3 2076125 plateau daas le corps seraLcoaducteur de sorte que la zone d'émetteur s ' éteni à partir de ladite partie en forne de plateau da.i? le corps semicondn:teur. Etant donné que plateau a un effet de freinage 5 aussi élevé et même supérieur sur les ions à celui de la couche isolante et passivante, on peut éviter lu repoussement indésirable de la jonction base-collecteur sou? 14 émetteur. D'aitre part le corp;3 semiconducteur à l'emplacement du plateau par l'intermédiaire de l'ouverture pratiquée dans la couche isolante et passivante 10 peut directement être soumis à une autre opération ri.e traitement. L'implantation d'ions peut être effectuée par l'intermédiaire d'une couche présente sur la partie en forme de plateau. Une telle couche peut par exemple être une mince couche de verre qui est formée pendant la diffusion d'une impureté exa 15 vue de l'obtention de la zone d'émetteur et peut influencer favo-r rablement le contour de la jonction base-collecteur de sorte que par exemple la partie de la jonction formée directement sous la partie en forme de plateau se trouve plus près du plan passant par ladite partie en forme de plateau qiie les parties voisines 20 de la jonction. Dans certains cas une telle couche sur la partie en forme de plateau peut même être par exemple une électrode d'émetteur. La partie de la surface par- laquelle l'impureté précitée est introduite en vue de La formation de la jonction pn 25 base-collecteur peut être une partie de surface pratiquement plane constituée par la partie en forme de plateau de la surface du semiconducteur non planaire et par la partie de surface de la couche isolante et passivante, entourante et située à proximité; l'introduction de ladite impureté par l'intermédiaire d'une sur-30 face plane de ce genre eu vue de former la jonction pn base- collecteur peut avoir pour conséquence que la partie de la jonction base-collecteur qj.1 se trouve directement sous la partie en forme de plateau se situe pratiquement à la même distance que les parties voisines de la,jonction, à partir du plan passant par 35 ladite partie en forme de plateau. Dans une aitre forme de réalisation, la partie de surface précitée peut être non planaire et la partie en forme de plateau de la surface du semiconducteur peut faire saillie au-dessus de la partie voisine entourante de la couche passivante et isolante. L'introduction de l'impureté pré-40 citée par l'intermédiaire d'une surface de ce genre non planaire COPY 71 01245 2076125 peut avoir pour conséquence que la partie de la jonction base-collecteur formée directement sous ladite partie en forme de plateau se trouve plus près du plan passant par cette partie en forme de plateau que les parties voisines de la jonction, base-5 collecteur. La partie en forme de plateau peut être élaborée par croissance épitaxiale locale de matériau semiconducteur sur une surface de semiconducteur pratiquemrnent plane alors que la croissance épitaxiale se fait dans une ouverture pratiquée dans 10 une couche masquante de matériau isolant et passivant, recouvrant la surface du semiconducteur. Le matériau semi-conducteur peut d'autre part être déposé sur une couche masquante alors que le matériau semiconducteur en excès peut être enlevé par meulage jusqu'au niveau de la couche de masquage de sorte qu'ainsi la 15 partie en forme de plateau de la surface de semiconducteur non planaire obtenue est formée dans une ouverture pratiquée dans la couche de masquage; la couche de masquage forme alors la couche isolante et passivante précitée sur la surface non planaire du semiconducteur. 20 En vue d'obtenir la partie en forme de plateau d'une surface non planaire on peut décaper chimiquement des parties mises à nue d'une surface pratiquement plane du corps semiconducteur alors qu'une partie de la surface pratiquement plane qui est masquée contre l'action du décapant par une coxiche de masquage 25 appliquée sur celle-ci, forme ladite partie en forme de plateau.. Le décapage isotropique peut avoir pour conséquence que la surface du semiconducteur présente de petites courbures locales de sorte que la surface de semiconducteur obtenue avec ladite partie en forme de plateau peut être dénommée "structure mesa". Une 30 jonction base-collecteur formée par introduction d'impuretés par 11 intermédiaire d'une telle structure mesa peut présenter de petites courbures locales et un. contour en forme de mesa désirée. Une couche de masquage utilisée pour proteger une partie de surface contre l'attaque d'un décapant lors de l'élabo-33 ration d'une surface de semiconducteur non planaire peut selon la nature du décapant comporter un certain nombre de matériaux différents par exemple de l'oxyde de silicium ,du nitrure de silicium ou un métal approprié; D'autres étapes de fabrication peuvent être réalisées, par lesquelles au moins une partie de la couche de ^0 masquage est maintenue de sorte que 1'emplacement de la partie 1 : - COPY 71 01245 ' 2076125 eu fanu1 de plateau Jéteriiino. ^elon sa nature, la couche peut remplir un? autre foji't ion; la couche peut par exemple servir da couche de masq îage lors de la f,r, " >ia t i.;n •:!> la -ouohe isolants et passivante précitée ou somme source d ® impuretés pour la formation 5 de la îûjIij d'émetteur -i camm'ï électrode de contact d'émetteur, La coi'' :r; isolante et passivante peut être obtenue par dépôt sur toute la surface de semiconducteur mn planaire après qaoi ■. des parties de seiaiconduoteur peuvent être mises à ni, par exemple par une technique de ineulage en v-ue de former la partie 10 en forme de plateau qui dans une ouverture est entourée par la couche isolante et passivante. L'application de la couche isolante et passivante sur la surface de semiconducteur peut, lorsque le corps semiconducteur est en silicium, être réalisée de façon relativeinent simple 15 en soumettant des parties de la surface de silicium à un traitement d'oxydation. Lorsque le plateau est forné avec utilisation de masquage et de décapage et lorsque le corps semiconducteur est constitué par du silicium, les parties de la surface de silicium obtenues qui ne sont pas recouvertes par la couche de masquage 20 peuvent être soumises, après que le plateau ait été formé à l'aida d'une couche de masquage, à un traitement d'oxydation en vue de former une couche d'oxyde de silicium isolante et passivante à l'endroit de la surface du silicium alors que la partie en forse de plateau ast masquée contre l'oxydation par la couche de mas-25 quage. La couche d'oxyde de silicium ainsi formée par un tel traitement d'oxydation n'est pas appliquée sur la surface de silicium non planaire initialement décapée mais est partiellement enfoncée dans le corps en silicium, La couche de masquage précitée peut être constituée par du nitrure de silicium. 30 • Pour la formation de zone d'émetteur on peu-; utiliser différentes techniques. On peut employer une technique de diffusion usuelle à partir d'un courant de gaz ou 1'implm tation d'ions. Une autre technique de diffusion usuelle qui peut être utilisée dans certaines circonstances est une méthode d'implantation dite 35 implantation "knock-on"; dans ce cas l'impureté est appliquée sur une partie de surface et esc bombardée à l'aide d'ions énergétiques qui par transmission d'énergie font pénétrer 1'impureté dans la partie de surface et d^ns le corps semiconducteur. Il est désirable de limiter la zone d'émetteur k0 substantiellement jusqu'à la partie surélevée du corps correspon- BAD ORIGINAL COPY 7 i 0 10 U h o A ™j dant à la partie en for ne de plateau •le la surface de semieosnîuc-teur non planaire de façon, à réd.ii. re la capacité parasite ds?rnet-teur en limitant la surface de .la jonction, éaet teur-base à c-at fce partie, qui s'étend pratiquement parallèlemsiit à la partie en 5 forme de plateau de la .surface de semiconducteur. Ce résultat peut être atteint de différentes façons. Tlne impureté du premier type de conduction et correspondant à la zone d'émetteur peut être introduite dans ie corps .semiconducteur par 1! intermédiaire d'une su-face pratiquement plane et la partie en forna de plateau 10 peut ensuite être for-née par des parties de la surface pratiquement plane en les soumettant à un traitement de décapage, Avec une autre forme de réalisation, la partie en forme de plateau de la surface de semiconducteur et la zone d'émetteur sont formées simultanément par exemple par croissance, locale épitaxiale d'un 15 matériau à faible résistance olualque du premier tj^pe de conduction. Dans une autre forne de réalisation la partie en forme de plateau et d'autres parties de la surface non planaire ainsi que la coucTie isolante et passivante sont formées avant l'élaboration dans ie corps de la zone d'émetteur. 20 Cornue on le sait une couche isolante passivante peut former une couche de masquage qui li-nite l'introduction d'impuretés, Comme on l'a dit ci-dessus l'ouverture pratiquée dans la couche isolante et passivante de la surface de semiconducteur non planaire déterulne 1 *eraplacement de la partie en forme de 25 plateau de cette surface. Après 15 élaboration de la surface de semiconducteur non planaire recouverte de la couclie isolante et passivante qui à l'ouverture pratiquée dans celle-ci est interrompis par la partie en forme de plateau, la zone d'émetteur peut être formée par introduction d'une impureté du premier type de 30 conduction dans le corps par l'intermédiaire de la partie en forme de plateau alors que la couciae isolante et passivante masque des parties voisines de la surface de semiconducteur contre 1'introduction de l'impureté précitée. L 'impure té précitée peut être introduite dans le corps par l'intermédiaire de la surface 35 non masquée de la partie en for ne de plateau, par diffusion à partir d'un courant gazeux. Lors de l'utilisation d'une telle teclmique de diffusion la jonction émetteur-base so termine à la surface de semiconducteur sous la couche isolante et passivante. Dans un tel cas on peut réaliser un contact d'émetteur dit 40 "washed—out" dans l'ouverture pratiquée dans la couche isolante BAD ORIGINAL COPY 71 01245 7 2076125 et passivante sans cuurt circuitage de la jonction émet t eux-, base Etant donné que la forme de la jonctLan base—collecteur* est déterminée par le contour de la partie de surface par laquelle 15 impureté du type de conduction opposée est implantée dans le corps semiconducteur, des suites indésirables d'effets tels que l'effet de "base—pusli-ou t " peu-.-eti*: être compensées à l'aide du contour de la partie non planaire de cette partie de surface. XI est ainsi possible d'élaborer la zone d'émetteur dan nue zone de base élaborée préalablement, sans forner un contour indésirable de la jonction pn base-collecteur. Dans une forne de réalisation préférée la zone d'émetteur est élborée dans le corps s eïii"îonduc te ar et les jonctions pn émetteur-base et base-collecteur sont fortées simultanément eu implantant ensuite dans le corps l'impureté de conduition de type opposé et correspondant à la zone de base du transistor. Dans ce cas d'autres parties voisines de la surface de semiconducteur non planaire peuvent se situer par exemple au maximum à 0,3. raioron sous la plan de la part1s en forme de plateau. BAD ORIGINAL COPY 71 01245 2076125 La description qui va suivre en regard des dessins annexés, fera bien comprendre comment l'invention peut être réalisée. Les figures 1 à 7 sont des coupes d'une partie d'un corps semiconducteur à différents stades de la fabrication d'un transistor 5 bipolaire. La fig.8 est une vue en plan de la partie du corps au stade selon la fig.6. Il faut remarquer que les exemples de réalisation donnés ici concernent la fabrication d'un seul transistor avec utilisation 10 d'un procédé conforme à l'invention. Il est cependant évident que l'on peut former simultanément plusieurs transistors dans le corps semiconducteur, comme cela est d'usage, et les séparer ensuite en éléments distincts, à un stade ultérieur de la fabrication. 13 On utilise au départ un corps en silicium monocristallin de type n,1, dont une partie est représentée sur la fig.1. Le corps 1 comporte un substrat n+, 2,ayant une résistivité de 0,008 ohm/cm et une épaisseur de 200 microns sur lequel est appliquée une couche épitaxiale 3 à résistivité de 0,5 ohm/cm 20 e"t de 3 microns d'épaisseur. Les surfaces principales du corps 1 sont perpendiculaires à la direction 11 y . Sur une surface de silicium pratiquement plane k, qui est une surface de la couche épitaxiale de type n,3» on applique une couche de nitrure de silicium 5' de 0,25 micron d'épaisseur en 25 chauffant le corps à une température de 950°C et à la pression atmosphérique dans un courant gazeux constitué par de l'hydrogène avec 30$ en volume d'ammoniaque et 1^ en volume de silane (Siïlk) . On fait ensuite circuler de l'hydrogène pur sur le corps, après quoi on le laisse refroidir. 30 Une couche d'oxyde de silicium de 0,2 micron est appliquée par volatilisation ionique sur la couche de nitrure de silicium 5'• Après application, de façon usuelle, d'un masque 6 résistant à l'action d'un décapant on enlève la couche d'oxyde de silicium localement par décapage de façon usuelle-à l'aide d'acide fluor-35 hydrique concentré, en vue d'obtenir une partie du masque d'oxyde de silicium 17 comportant une ouverture de 30 microns sur ko microns, partie qui entoure une partie de masque d'oxyde de silicium 7 avec une superficie de 3 microns sur 20 microns. Le corps 1 est ensuite lavé dans de l'eau déionisée. La structure obtenue est 4o représentée: sur la fig.1. 71 01245 9 2076125 On réalise ensuite une opération de décapage dans de l'acide orthophosphorique (H„PO,) à une température de 230°C en J 4- vue d'enlever la partie non masquée par l'oxyde de la couche de nitrure de silicium. Bien qu'à cette température la configuration 5 de masquage 6 soit enlevée par l'acide phosphorique, le nitrure qui se trouve sous les couches de masquage d'oxyde 7 et 17 subsiste pendant le court temps de décapage pendant lequel l'acide phosphorique agit sur les parties de masque d'oxyde de silicium 7 et 17. La lavage se fait de façon usuelle dans de l'eau déionisée 10 après quoi le corps semiconducteur est séché. Le nitrure de silicium subsistant est constitué par une partie en nitrure de silicium 18 comportant une ouverture d'une largeur d'environ 30 microns qui entoure une partie de nitrure de silicium 5 de 3 microns de largeur. 15 Les parties de nitrure de silicium 5 et 18 ainsi que les parties restantes des masques d'oxyde de silicium 7 et 17 forment une configuration de masquage sur la surface de silicium pratiquement plane 4, pour masquer des parties de la surface 4 contre une opération de décapage suivante. Dans ce cas on utilise une solution 20 de décapage qui contient une partie en volume d'acide fluorhydri-que dans 20 parties d'acide nitrique. L'opération de décapage est prolongée jusqu'à ce que les parties non masquées de la surface de silicium pratiquement plane h soient décapées jusqu'à une profondeur de 0,25 micron. La partie de la surface 4 qui est 25 protégée par la partie de nitrure de silicium 5 forme une partie en forme de plateau avec une superficie d'environ 3 microns sur 20 microns. La surface de silicium obtenue 9 contient une structure mesa comme le montre la fig.2. Des parties éventuellement restantes de parties d'oxyde de silicium 7 et 17 sont enlevées 30 par décapage. La couche de nitrure de silicium 5 sur la structure mesa est utilisée comme couche de masquage au cours de deux étapes de traitement suivantes, à savoir pendant l'implantation d'ions de bore et en vue de former une région de contact de base à faible 35 résistance ohmique à proximité de la surface 9 et pendant un traitement d'oxydation en vue de former une couche d'oxyde de silicium à la surface 9 qu-i doit servir de masque lors de la formation de la zone d'émetteur et de couche isolante et passivante. 40 Pour 1^élaboration de la région de contact de base à 71 01245 10 2076125 faible résistance ohmique le corps 1 est placé dans un appareil d'implantation d'ions et comme le montrent les flèches sur la fig.'?-* il est bombardé à l'aide d'ions de bore. Les ions de bore qui sont obtenus à partir d'une source d'ions constituée par du 5 trichlorure de bore sont implantés dans la surface de silicium 9 avec une énergie de ko KeV et une concentration d1 environ 10,*> atomes/cm2„ L'orientation du corps est telle qu'un angle de 7° est formé entre l'axe lu faisceau d'ions et la direction M1 "l") . Les parties en nitrure de silicium 5 et 18 servent de masques qui 10 absorbent la plus grande partie des ions de bore qui bombardent leur surface de sorte que les ions de bore sont implantés sélectivement dans la couche épitaxiale de type n, 3j par l'intermédiaire de la partie non masquée de la surface de silicium 9 autour de la partie de nitrure de silicium 5> Sur la fig.2 la partie de bore 15 implantée de la couche épitaxiale 3 est représentée par les traits en pointillé. Cette partie annulaire s'étend à partir de la surface 9 jusqu'à une profondeur d'environ 0,25 micron dans la couche épitaxiale 3 et est recuite au cours de l'étape de fabrication suivante en vue de former un contact de base à faible résistance 20 ohmique 16 pour le transistor. Ensuite sur toute la surface 9 on dépose l'oxyde de silicium de façon pyrolytique ou à l'aide d'un processus de volatilisation ionique en vue de former une couche d'environ 1 micron d'épaisseur. Une partie centrale de la couche autour de la 25 structure mesa et la partie de nitrure de silicium 5 est enlevée par décapage en vue de former une couche d'oxyde de silicium épaisse 19 qui est utilisée comme masque contre l'implantation de base ultérieure pour faire en sorte que la jonction base-collecteur formée se termine à la surface de semiconducteur non planaire. La 30 structure obtenue est représentée sur la fig.3* Des parties de la surface de silicium 9 qui ne sont pas recouvertes par la partie de nitrure de silicium 5 sont ensuite oxydées par circulation de vapeur à une pression d'une atmosphère et à une température de 1000°C en vue de.former une mince couche 35 d'oxyde de silicium 10 d'une épaisseur d'environ 0,12 micron. La mince couche d'oxyde de silicium 10 est enfoncée sur environ 0,05 micron de son épaisseur dans la surface de silicium en forme de mesa initiale 9 et est interrompue dans une ouverture pratiquée dans cette surface par la partie en forme de plateau 8 de la sur-40 face 9S Qui es"t masquée par la couche de nitrure de silicium 5 BAD ORlGîNAl* COPY 71 01245 11 2076125 contre l'oxydation; la partie en forme de plateau 8 s'élève d'environ 0,2 micron au-dessus de la majeure partie de la surface de la couche d'oxyde de silicium 10 et environ de 0,3 microns au-dessus des parties entourantes voisines de la surface de silicium 5 non planaire (voir figures 4 et 5). Apres le traitement d'oxydation la couche de nitrure de silicium 5 est enlevée par décapage à l'aide d'acide phosphorique. De cette façon la partie en forme de plateau 8 de la surface de silicium et l'ouverture dans la mince couche d'oxyde de silicium 10 sont mises à nu et l'on forme une partie de surface non planaire 11 constituée par la surface de la mince couche d'oxyde de silicium 10 et par la partie en forme de plateau 8 de la surface de silicium. Par l'intermédiaire de cette partie de surface non planaire 11 on introduit des impuretés donneuses et ensuite des 15 impuretés acceptrices en vue de former les zones d'émetteur et de base du transistor. Le corps 1 est ensuite placé dans un four de diffusion maintenu à une température de 900°C et la zone d'émetteur est formée par des atomes de phosphore à partir d'un courant gazeux 20 contenant du phosphore obtenue à partir de phosphine (PH^) dans la couche épitaxiale de type n, 3»par l'intermédiaire de la partie de plateau non masquée 8 de la surface de silicium. La couche d'oxyde de silicium 10 masque des parties voisines de la surface de silicium contre la diffusion d'atomes de phosphore. L'étendue de 25 la zone diffusée est représentée par des lignes en pointillé sur 2 1 la fig.5« La concentration superficielle estd'environ 10 atomes/6i?. Pendant la diffusion une mince couche de verre au silicate de phosphore est formée sur la partie de plateau non masquée 8 de la surface de silicium et dans une mesure moindre également sur la 30 surface de la couche d'oxyde de silicium 10. Au besoin cette mince couche de verre au silicate de phosphore peut être enlevée par décapage avant de poursuivre la fabrication. Il faut remarquer que la couche de nitrure de silicium 5 est utilisée comme masque pendant l'application de la surface non planaire par décapage, la 35 région de contact de base à faible résistance ohmique et la couche isolante et passivante, après quoi par enlèvement de la couche 5 on obtient une ouverture dans la couche isolante et passivante par l'intermédiaire de laquelle une impureté peut être introduite dans le corps semiconducteur en vue de l'obtention de l'émetteur. 40 Toutes ces étapes peuvent être réalisées sans que l'on doive prévoir d'étapes de masquage intermédiaires précises grâce à CÛPY - 71 01245 12 2076125 l'utilisation de la couche de nitrure de silicium 5• La jonction pn émetteur-base et la jonction pn base-collecteur sont formées simultanément par introduction dans le corps 1 d'une impureté en vue de l'obtention de la zone de base 5 du transistor. Cela se fait par bombardement de la surface non planaire 11 à l'aide d'ions de bore énergétiques comme le montrent les flèches sur la fig.6. Le corps 1 se trouve dans un appareil d'implantation d'ions alors que la source d'ions est constituée par du trichlorure de bore. L'implantation se fait par étapes 10 avec énergie croissante, dans la région de 10 KeV à 130 KeV avec 1 k . o une concentration d'environ 10 atomes /crir . L'orientation du corps est telle qu'il existe un angle de 7° entre l'axe du faisceau d'ions et la direction ^111^ . L'implantation d'ions de bore se fait par l'intermédiaire de la partie en forme de plateau 8 et par 15 l'intermédiaire de parties voisines de la surface non planaire 11. La couche d'oxyde de silicium épaisse 19 masque la partie sous-jacente du corps 9 contre l'implantation. On réalise ensuite un traitement de recuit à une température située entre 600aC et 800°C pendant 30 minutes. Les ions de bore implantés forment la jonction 20 base-collecteur avec la couche épitaxiale initiale de type n,3,et la jonction émetteur-base avec la zone d'émetteur plus fortement dopée. Des ions de bore qui pénètrent dans la mince couche d'oxyde de silicium 10 ont pratiquement la même profondeur de pénétration 25 dans la mince couche d'oxyde de silicium 10 que dans la couche de silicium épitaxiale 3- Le contour de la jonction base-collecteur ainsi obtenue est par conséquent pratiquement le même que le contour de la partie de surface non planaire 11 qui est formée par la surface de la couche d'oxyde de silicium 10 et la partie en 30 forme de plateau 8 de la surface de silicium. Etant donné que la partie en forme de plateau 8 par l'intermédiaire de laquelle la zone d'émetteur est formée s'élève au-dessus des parties voisines entourant le plateau de la partie de surface non planaire 11, la partie de la jonction base-collecteur sous la zone d'émetteur se 35 trouve plus près du plan du plateau 8 que les parties voisines de la jonction base-collecteur bien que la couche d'oxyde de silicium 10 ait été utilisée comme masque pour la diffusion de l'émetteur et que la jonction base-collecteur ait été formée par implantation à travers celui-ci. . ko La jonction èmetteur-base et la jonction base-collecteur C0PY 71 01245 2075125 sont désignées sur la fig.8 par les chiffres de référence 12 et 13- Aprf'h- le traitement de recuit ia partie de la jonction base-collecteur 13 sous la zone d'émetteur &e trouve à environ 5 0,5 micron du plan passant par la partie en forme de plateau 8 et la jonction émetteur-bs -e 12 se trouve à environ O, ■'+ micron du plan de plateau 8. La largeur de la base entre l'émetteur et le collecteur s'élève donc à environ 0.1 micron. Des parties de la jonction base-collecteur 13 à proximité de la partie situées sous 10 la zone d'émetteur se trouvent à environ 0,7 micron du plan passant par la partie en forme de plateau 8. Etant donné que la zone d'émetteur a été formée par diffusion par l'intermédiaire de la partie en forme de plateau 8 à l'ouverture dans la couche d'oxyde de silicium 10, la jonction 15 émetteur-base formée est pratiquement plane et parallèle à la partie en forme de plateau 8 et se termine à la surface du silicium sous la mince couche d'oxyde de silicium 10. Des parties de la couche d'oxyde de silicium 10 forment dans le dispositif fabriqué une couche isolante et passivante. 20 Ensuite des ouvertures sont pratiquées dans la mince couche d'oxyde de silicium 10 et la mince couche de verre au silicate de phosphore est enlevée de façon à pouvoir appliquer des contacts sur les zones de base et d'émetteur. L'enlèvement de la mince couche de verre autour de la partie en forme de plateau 8 de la 25 surface de silicium correspondant à la zone d'émetteur pour pouvoir la mettre à nu est réalisé à l'aide d'une technique dite "washed-out" à travers le corps 1 pendant quelques secondes dans une solution très faible d'acide fluorhydrique; grâce à la structure mesa recouverte d'oxyde de silicium la technique n'est pas 30 critique dans ce cas étant donné qu'environ 0,3 micron d'oxyde de silicium sont présents entre le bord de la partie en forme de plateau 8 et l'extrémité de la jonction émetteur-base 12 à la surface. A l'aide d'un autre étape de photo-décapage»des ouvertures d'environ h micron§/$c20 sont pratiquées dans la mince couche d'oxyde 35 de silicium 10 pour mettre à nu des parties de surface de contact de base à faible résistance ohmique 16 de la zone de base. On dépose ensuite une couche d'aluminium de 0,5 micron d'épaisseur sur toute la surface et la couche d'aluminium est enlevée sélectivement par une autre étape de photo-décapage de 4o façon à obtenir un contact d'émetteur 14 et un contact de base 15-Le contact d'émetteur 14 a la forme d'un doigt de k microns de \ COPY 71 01245 14 2076125 largeur qui se trouve dans une ouverture de la couche d'oxyde de silicium 10 à l'endroit de la partie en forme de plateau 8 qui a été recouverte précédemment par la couche de verre et s'etend sur la couche d'oxyde de silicium 10 de part et d'autre de l'ouverture et se termine dans une surface de contact de grande 5 superficie sur la couche d'oxyde de silicium 10: Le contact de base 15 comporte 2 doigts ayant chacun 5 microns de largeur qui s'étendent d'autre part sur la couche d'oxyde de silicium 10 et se terminent dans une surface de contact commune à grande superficie sur la couche d'oxyde de silicium 10. Le substrat à faible 10 résistance ohmique 2 sert d'electrode de collecteur. Ensuite le corps 1 qui contient le transistor peut être monte de façon usuelle dans une enveloppe. 71 01245 15 2076125 REVENDICATIONS^ 1. Procédé de fabrication d'un dispositif semiconducteur com portant un corps semiconducteur monocristallin dans lequel est élaboré un transistor avec des zones d'émetteur et de collecteur d'un premier type de conduction et une zone de base du type de conduction opposé, ce procédé 5 étant caractérisé en ce que le corps semiconducteur est muni d'une surface non planaire avec sur celle-ci une couche isolante et passivante, qui est interrompue dans une ouverture par une partie en forme de plateau de la surface non planaire du corps semiconducteur et une impureté du type de conduction opposé est appliquée dans le corps semiconducteur par implantation 10 d'ions par l'intermédiaire de ladite partie en forme de plateau et par l'intermédiaire de la partie voisine entourant la partie en forme de plateau de la couche isolante et passivante alors que dans le corps est formée une jonction base-collecteur dont la partie qui se trouve directement en-dessous de la partie en forme de plateau ne se trouve pas plus loin du plan 15 passant par ladite partie en forme de plateau quelles parties voisines de la jonction pn base-collecteur alors que la zone d'émetteur est élaborée par application d'une impureté par l'intermédiaire de la partie en forme de plateau dans le corps semiconducteur de sorte que la zone d'émetteur s1 étend à partir de ladite partie en forme de plateau dans le corps semi-20 conducteur. 2. Procédé selon la revendication 1, caractérisé en ce que lors de la formation de la partie en forme de plateau précitée des parties mises à nu d'une surface pratiquement plane du corps sont décapées alors qu'une partie de la surface pratiquement plane qui par une couche de masquage qui est appliquée sur celle-ci est masquée contre l'attaque par le décapant, forme la partie en forme de plateau précitée. 3„ Procédé selon la revendication 2, caractérisé en ce que le corps semiconducteur est constitué par du silicium et après formation de ladite partie en forme de plateau à l'aide de la couche de masquage, des "50 parties de la surface de silicium obtenues qui ne sont pas recouvertes par la couche de masquage sont soumises à un traitement d'oxydation en vue de former une couche d'oxyde de silicium isolante et passivante à la surface du silicium alors que la partie en forme de plateau est protégée contre l'oxydation par une couche de masquage. ~;-j 4. Procédé selon les revendications 2 ou 3» caractérisé en ce que l'on utilise comme couche de masquage précitée une couche de nitrure 71 01245 16 2076125 de silicium. 5. Procédé selon une des revendications 1 à 4, caractérisé en ce que la zone d'émetteur formée est limitée jusqu'à pratiquement la partie surélevée du corps qui appartient à la partie en forme de plateau de la 5 surface de semiconducteur non planaire. 6. Procédé selon une des revendications 1 à 5» caractérisé en ce que après 11 élaboration de la surface de semiconducteur non planaire recouverte de la couche isolante et passivante, qui est interrompue dans une ouverture pratiquée dans cette couche par 1a. partie en forme de plateau précitée, on forme la zone d'émetteur par introduction d'une impureté du premier tvne de conduction dans le corps^ar l'intermédiaire de la partie en forme de plateau alors que .la couche isolante et passivante masque des parties voisines de la surface de semiconducteur contre l'introduction de ladite impureté. 15 7. Procédé selon la revendication 6, caractérisé en ce que l'im pureté du premier type de conduction est introduite dans le corps par diffusion à partir d'un courant gazeux par l'intermédiaire de la partie en forme de plateau non masquée. 8. Procédé selon une des revendications 1 à 7» caractérisé en ce 20 qu'une électrode de contact d'émetteur est formée,cette électrode formant contact avec la partie en forme de plateau de la zone d'émetteur dans ladite ouverture pratiquée dans la couche isolante et passivante. 9. . Procédé setei une des revendications 1 à 8, caractérisé en ce que l'impureté du premier type de conduction est introduite dans le corps 25 et que les jonctions émetteur-hase et hase-collecteur sont formées simultanément par implantation ultérieure dans le corps d'un élément dopant du type de conduction opposée et correspondant à la zone de hase du transistor. 10. Procédé selon la revendication 9» caractérisé en ce que l'on forme une surface de semiconducteur non planaire dont les parties voisines 30 se trouvent au maximum 0,3 micron sous le plan de ladite partie en forme de plateau.