FR 2042556 A1 19710212 FR 7013698 A 19700416 70 13698 2042556 Cstt8 invention est relative aux blocs de semi-conducteur, construits sous la forme de circuits intégrés, et conçus dans leur construction, de façon à prévenir et à éliminer certaines chutes de tension d'origine parasite, lesquelles affectent, en les détériorant, le fonctionnement de certains dispositifs, 5 tels que les transistors, lorsqu'ils sont construits sur un bloc qui sont sensibles à la tension, et exigent ainsi une tension normale de plein fonc-. tionnement conforme à leur conception, afin de fournir un fonctionnement optimum dans le circuit concerné. Grâce à la présente évolution du transistor vers des volunes, ou des zones 10 minuscules, un rassemblement, ou une intégration de circuits multiples, sur des blocs ou sur des tranches relativement petites, de matériau semi-conducteur, a été rendue possible. Il n'en reste pas moins vrai qu'un tel progrès dans l'évolution des circuits intégrés, dans une pastille ou tranche individuelle réduite, a introduit de nouveaux problèmes. 15 Dans les macro-systèmes de l'art antérieur, les conducteurs de ligne, utilisés comme conducteurs omni-bus de tension, appelés ci-après plus simplement : bus de tension, sont suffisamment dimensionnés pour transporter des courants substantiels et sont dotés d'une résistivité relativement basse, suffisante pour rendre possible le transport des dits courants, au prix de 20 chutes de tension mineures dans les conducteurs du bus. Lorsque l'un des dits conducteurs du bus est utilisé pour fournir la tension et l'intensité à une pluralité de dispositifs électroniques, qui dans l'art antérieur étaient des diodes ou autres dispositifs similaires avec leurs résistances de charge les reliant, cet état de choses était susceptible de créer des demandes de 25 courant substantielles, dans les conducteurs du bus. Dans les micro-systèmes à.!circuits intégrés, cependant, du fait que les dits circuits sont construits sur de petites pastilles du de petits blocs, les conducteurs de bus sont relativement petits et d'une section transversale restreinte et, malgré le fait qu'ils sont dotés d'un paramètre de résistivité 30 réduit, la longueur des dits conducteurs de bus les rend néanmoins assez résistif. En conséquence, lorsque de tels petits conducteurs de bus, micro-dimensionnés sont utilisés pour conduire des courants même faibles aux électrodes de certains dispositifs tels que des transistors ainsi qu'il est d'usage dans la pratique courante actuelle, de telles valeurs de résistances élevées, 35 des conducteurs de bus miniaturisés, peuvent introduire un effet de chute de tension préjudiciable au cours de la traversée des dits conducteurs de bus, lequel effet nuit au fonctionnement de certains dispositifs tels que les transistors, avec cette conséquence, qu'une tension ne peut être réalisable et disponible en un point du circuit où une telle tension totale est nécessaire 40 au fonctionnement de l'un des dispositifs du système. 70 13698 2 2042556 -, L'analyse de la difficulté qui se présente dans le fonctionnement de l'un des dits circuits intégrés dans un bloc révèle que cette difficulté provient de l'utilisation commune d'un micro-conducteur d'alimentation de tension, afin de fournir une connexion de tension à chacune des électrodes correspondantes, 5 d'une pluralité de transistors, utilisés dans le système associés avec ce résultat que les courants destinés aux nombreux transistors traversent une portion conmune du conducteur d'alimentation, et, de ce fait, introduisent une réduction de la tension fournie à un dispositif alimenté au-delà de ladite portion commune, du conducteur d'alimentation. 10 Du fait de la petitesse des paramètres dimensionnels de ces petites tranches ou blocs qui sont utilisés pour les circuits intégrés, il se présente une difficulté d'espace dans la fourniture des connexions nécessaires entre une source extérieure d'alimentation de tension et les zônes d'électrodes qui doivent être utilisées corcme bornes, pour des dispositifs semi-conducteurs du 15 genre des transistors qui sont formés dans et sur le bloc ou la pastille. Afin de surmonter les inconvénients, ainsi décrits, de l'art antérieur, aussi bien que les difficultés inhérentes au problème de l'espace et des chutes de tension, la présente invention utilise la construction même du bloc, tel qu'il subit les dates de fabrication, pour fournir un parcours conducteur de 20 l'électricité, se rendant à travers le corps du bloc, à chacune des zones superficielles qui va constituer une zone de contact, à l'intention d'un dispositif électronique, tel qu'un transistor ou une diode, formé sur le corps et sur la surface du bloc ou tranche, pendant la fabrication, afin de constituer l'une des parties du circuit intégré, formé dans et sur ledit bloc ou la-25 dite tranche. Le parcours conducteur de l'électricité est formé, pendant la fabrication, à l'aide du même matériau semi-conducteur de base qui constitue le bloc ou bien il est construit sur une tranche en tant que support afin de débuter par un matériau semi-conducteur d'un type désiré. Les parcours individuels destinés à transporter la tension depuis le support jusqu'à toute zone 30 désirée du bloc final sont alors constitués dans le matériau semi-conducteur du type de conductivité approprié pendant la formation de la structure du dispositif. Les colonnes ou parcours individuels du matériau semi-conducteur du type désiré s'étendent, alors depuis l'une des faces de la tranche, jusqu'à l'autre des faces de ladite tranche, afin de relier la face postérieure de la 35 tranche à la métallisation de l'autre face de ladite tranche. Au cours de la construction de semblables parcours individuels électriquement isolés à l'intérieur de la tranche, un parcours conducteur direct est prévu, qui part d'une couche inférieure, de matériau de base du type désiré de la tranche, et est relié à chacune des zones pré-sélectionnées de la face 40 supérieure de là tranche. Chacun de ces parcours conducteurs ascendants 70 13698 3 2042556 traversent le corps de la tranche et fournissent ainsi une liaison électrique directe avec la surface inférieure, ou couche inférieure de la tranche de matériau semi-conducteur qui est du type choisi pour la polarité de tension désirée pour ce but. De la sorte chacun des dits parcours conducteurs remplit 5 deux fonctions tout d'abord il fournit la tension nécessaire à la borne correspondante du dispositif semi-conducteur, à l'emplacement ou de la zone de contact située sur la face supérieure de la tranche, puis en second lieu il fournit une certaine quantité de résistance dans ledit parcours, entre la face inférieure de la tranche et la borne située sur la face supérieure laquel-10 le borne constituera un point de teiminaison pu contact d'électrode utilisable, pour l'électrode correspondante du dispositif semi-conducteur à l'intention duquel ladite zone de contact conductrice de la tranche doit être, utilisée. La surface inférieure de la tranche sous ce rapport, est alors utilisée comme pratiquement une barre de bus ou conducteur de surface étendu auquel une 15 tension extérieure peut être appliquée, afin de fournir une source de tension de fonctionnement au circuit intégré. Il convient de signaler ici, que l'invention trouve une application particulièrement judicieuse dans des circuits logiques de commutation à suiveurs émetteurs . En effet ce type de circuit est particulièrement sensible aux 20 pertes de tension imputables au produit R x I inhérent au phénomène de résistance parasite du bus de puissance. Un objet de l'invention est de fournir une meilleure distribution de la puissance dans un circuit intégré et d'économiser un espace qui autrement serait exigé sur la face supérieure de la tranche pour les conducteurs d'alimentation 25 de tension. Un autre objet de l'invention est d'utiliser la résistance inhérente de chaque parcours individuel, comme une partie d'une résistance d'alimentation de tension, telle que, par exemple, la résistance qui est reliée à une borne d'électrode choisie d'un transistor ou autre dispositif similaire sélectionnée 30 sur le sommet de la tranche. Un autre objet de l'invention est enfin de fournir une construction et un arrangement de circuits dans et sur une tranche, qui permettra à la face postérieure de la tranche d'être utilisée à la fois comme élément de dissipation thermique et comme élément de mise à la masse les circuits de la tranche 35 terminée, tout en permettant à la surface refroidie et mise à la masse d'être utilisée, en tant que surface uni-potentielle, pour les divers dispositifs semi-conducteurs construits dans et sur la tranche. Ce qui précède et les autres objets, caractéristiques et avantages de l'invention rassortiront mieux de la description suivante, d'une réalisation 40 préférée de l'invention, telle qu'elle est illustrée dans les dessins joints. 70 13698 4 2042556 Dans les dessins ï La figure 1 est un circuit de commutation standard de l'art antérieur représenté afin d'illustrer un arrangement dans lequel deux transistors de commutation sont montés de façon à être actifs, alternativement et Isolément, 5 cependant que chacun des transistors représentés est muni de sa propre résistance d'alimentation de tension. La figure 1A est un bloc dont les entrées et les sorties portent des indications montrant qu'il correspond à une représentation simplifiée d'un circuit tel que celui représenté dans la figure 1. 10 La figure 2 correspond à un circuit habituel typique de l'art antérieur qui a été utilisé jusqu'à ce jour, dans un circuit intégré en une seule tranche, et ladite figure représente la façon dont le parcours de circuit commun contenu dans un bloc conducteur unique (afin de fournir la tension de fonctionnement à une pluralité de circuits commutants du genre représenté dans 15 les figures 1 et 1A) vont introduire des chutes de tension indésirables dans les nombreux dispositifs de commutation représentés dans la figure 2, du fait des effets de résistance parasite, dans celles de portions du conducteur de bus de tension qui sont utilisées comité parcours communs par les courants destinés aux divers dispositifs de commutation : 20 La figure 3 est une représentation schématique du circuit de la figure 2 dans un bloc ou une tranche d'un semi-conducteur où le bus de la face supérieure reçoit l'énergie par quelque parcours unique de tension en provenance de la face inférieure de la tranche, pour la totalité du conducteur du bus situé sur la face supérieure de ladite tranche. 25 La figure 4 est une représentation schématique de l'arrangement grâce auquel la présente invention est appliquée à un bloc ou tranche d'unité afin de fournir des parcours individuels séparés, diffusés à travers l'épaisseur et dans toute la hauteur de la tranche, cependant que chacun des parcours se termine dans une zône qui est située au sommet de ladite tranche et est uti-30 Usée comme zône de contact ou point de borne de connexion, pour une résistance supplémentaire, d'une valeur appropriée, laquelle s'ajoute à la résistance inhérente de chaque parcours traversant l'épaisseur de la tranche et la compense. La figure 5 est un diagramme schématique représentant la façon dont les 35 parcours conducteurs individuels de tension, reliés aux dépôts conducteurs terminaux de tension d'entrée, des dispositifs de commutation respectifs, sont prévus s dans ladite figure, ces parcours sont représentés par des résistances individuelles de tension d'entrée, qui sont reliées séparément à un bus d'alimentation de tension disposé dans la face postérieure de la tranche afin 40 d'éviter toute chute de tension d'origine parasite imputable au parcours commun 70 13698 5 2042556 du courant dans les lignes d'alimentation de tension. La figure B est une vue en section verticale prise le long d'un parcours, tel que la section 6-6 de la figure 7 dans une tranche préparée conformément à cette invention. 5 La figure 7 est une vue plane, d'une portion de la tranche ayant la forme représentée en coupe dans la figure 6 ; elle a pour but de montrer les différentes zones, des chemins diffusés qui sont en relation adjacente et correspondent aux parcours diffusés à un premier niveau des dispositifs qui vont être construits sur la tranche. 10 Les figures 6A à 60 représentent les étapes successives du procédé de fabrication d'une réalisation préférée, visant à former la structure de semi-conduct8ur de la présente invention. Dans ces figures, la figure SA représente un support N+ ; La figure 8B représente le même support dans lequel des régions N+ ont 15 été formées. La figure 8C est une autre illustration, de la croissance épitaxique P sur la face supérieure du support ; et La figure 6D représente la formation de la structure de semi-conducteur résultante. 20 La figure 1 représente un arrangement de circuit, de type habituel qui utilise des transistors à des fins de commutation et sa présence ici a pour but essentiel de montrer comment un arrangement de commutation, doté d'un circuit ordinaire est muni de sa propre résistance d'alimentation de tension destinée à l'électrode de puissance d'entrée de chacun des transis-25 tors de commutation actifs, qui dans le cas représenté est l'électrode de collecteur. L'arrangement représenté dans la figure 1 ne figure ici qu'à titre d'exemple, et comprend trois transistors T-1, T-2 et T-3. Les transistors T-1 et T-2 sont représentés reliés en parallèle, à leurs bornes respectives 30 de collecteur et d'émetteur, et ils sont munis d'une résistance d'alimentation de tension commune R-1 et d'une résistance corrmune de cathode ou d'émetteur R-2. La borne de base du transistor T-1 est désignée par 1-1 afin d'indiquer qu'elle constitue la borne d'entrée "UN". La borne de base correspondante du transistor T-2 sert de seconde borne d'entrée, et est désignée 35 par 1-2. La borne commune de collecteur des deux transistors T-1 et T-2 est utilisée comme borne de sortie 0-1. De même le transistor T-3 reçoit une tension positive par l'intermédiaire d'une résistance d'alimentation de tension R-3 dans son électrode de collecteur qui constitue la borne de sortie 0-2 j et, l'électrode d'émetteur de T-3 est reliée à la résistance commune R-2 40 et de là à la tension négative du circuit. Dans le simple but de compléter 70 13698 2042556 l'illustration, la tension de la borne de base du transistor T-3 est désignés comme correspondant â 1s tension de référence V-R. Le petit bloc de la figure 1A représente le circuit de la figure 1 et est utilisé pour fournir un symbole se rapportant audit circuit et utilisé 5 dans le diagramme simplifié de la figure 2. Ainsi que le représente la figure 2, quatre dispositifs de commutation désignés par A,B,C,D respectivement, sont alimentés en potentiels actifs, ou encore dits de fonctionnement, destinés aux bornes des circuits individuels, ladite alimentation provenant d'un bus de puissance 10 dont l'extrémité avant 10 est reliée à une borne positive, cependant que ledit bus se prolonge, vers l'arrière afin de fournir des points de connexion aux bornes de tension des circuits respectifs situées sur le sommet de chacun des blocs de commutation A.B.C et 0. Le circuit de la figure 2 représente le type de circuit qui était utilisé antérieurement à la présente invention, et cette représentation illustre 15 la façon dont la résistance parasite du conducteur de bus 10, nuit et porte préjudice au fonctionnement de tous les dispositifs compris dans le circuit de la figure 2, en réduisant la tension disponible au niveau de chacune des bornes des circuits qui se trouvent reliés au bus positif 10. Si l'un quelconque des dispositifs de commutation, A,B,C ou D "tire du courant", le con-20 ducteur de bus 10 sert de résistance mutuelle ou commune dans laquelle l'écoulement dudit courant provoque une chute de tension. Il en résulte que la tension disponible pour toute autre des unités de commutation actives est réduite de la quantité correspondant à cette chute de tension parasite. En conséquence, la chute de tension dans le conducteur de bus 10, 25 imputable à l'usage commun de n'importe quelle portion du conducteur de bus 10, par n'importe laquelle des unités de commutation et provoque une déperdition correspondante, de tension, aux bornes d'électrodes d'alimentation des autres unités de commutation A,B,C ou D. Il en résulte que, lorsque l'un quelconque des transistors n'est pas excité afin d'être actif, et que sa tension de 30 sortie devrait être au "niveau haut" ladite tension de sortie est dans l'impossibilité d'atteindre la valeur haute, totale, conforme aux intentions du constructeur, ci que les éléments qui sont reliés dans les circuits devant être excites à partir de la borne de sortie de ce transistor, ne recevront pas de ce fait la tension totale pour laquelle leur fonctionnement est conçu, 35 si bien que le fonctionnement du système peut être affecté. La figure 3 représente une variante de l'arrangement destiné à fournir un parcours conducteur de tension, depuis la face postérieure d'une tranche 14, dans un niveau supérieur de distribution d'un circuit fabriqué construit sur un support. La face postérieure du bloc 14 est reliée à la masse et est 40 également utilisée comité borne, pour le potentiel positif de la tension qui 70 13698 7 2042556 doit être appliquée aux dispositifs semi-conducteurs de telle façon que toutes les tensions actives soient à tous égards inférieures à un potentiel indiqué schématiquement, et qui dans ce cas est représenté comme étant la masse. Le parcours conducteur 12 peut être constitué par le matériau de remplissage 5 correspondant au type de matériau semi-conducteur qui constitue le support 14 et il est possible de constituer la couche superficielle 18 auquel il se relie à l'aide d'un métal utilisable comme conducteur de bus de tension correspondant par exemple au conducteur de bus 10 de la figure 2, une résistivité typique, pour le conducteur 18 étant approximativement de l'ordre de 40 à 100 milli 8 10 par carré, pour des métaux tels que l'aluminium. Les résistances de borne d'électrode 20 sont indiquées schématiquement et les bornes intérieures des dites résistances qui sont représentées non reliées, seront reliées aux dépôts conducteurs ou aux zones de contact conductrices disponibles, à ce niveau de distribution de l'unité de circuit intégré terminée, cependant que leurs 15 bornes extérieures sont représentées reliées, comme il convient, au conducteur de bus de tension d'alimentation 18. Dans ces conditions, bien entendu, les mêmes difficultés que celles exposées relativement au circuit correspondant à la figure 2 seront également présentes dans le dispositif représenté dans la figure 3. 20 Afin d'éviter cette difficulté qu'implique la chute de tension parasite, telle qu'elle se présente dans l'art antérieur, du fait de l'utilisation mutuelle d'un parcours conducteur, relié aux électrodes d'alimentation d'une pluralité de dispositifs semi-conducteurs, le principe général de cette invention sera de fournir ainsi que le représente la figure 4, des parcours 25 individuels séparés 22, obtenus grâce à une technique telle que la diffusion ou l'implantation ionique, lesquels parcours s'étendent de façon ascendante de la face postérieure du support à travers toutes les couches superposées, d'isolation ou de matériau semi-conducteur, jusqu'aux dépôts conducteurs, ou aux zones conductrices, situées sur le niveau supérieur du circuit intégré 30 fabriqué en dernier lieu. A ce point, les dits dépôts sont alors disponibles pour être reliés, en tant que points d'alimentation de tension des circuits. De la sorte ces dépôts conducteurs sont utilisés pour recevoir des connexions les reliant aux résistances 24 qui peuvent être formées à l'intérieur de la tranche de semi-conducteur. Les valeurs de ces résistances peuvent être telles 35 qu'elles compensent si cela s'impose les valeurs de résistance de ces parcours séparés, diffusés afin de constituer des conducteurs d'alimentation de tension de borne. Après le parachèvement des circuits, qui implique, par exemple une pluralité d'unités de commutation A,B,C et D semblables aux unités représen-40 tées dans la figure 2 conformément au principe d'alimentation de tension de 70 13698 5 2042556 l'invention tel qu'il est représenté dans la figure 4, l'arrangement de circuit complet correspond alors à l'ensemble de circuits représenté dans la figure 5 où chacune des électrodes de tension d'entrée des multiples unités de commutation A,B,C et D est reliée directement à la source de tension V+ et 5 libre de tout parcours de résistance mutuel. En conséquence, il ne se présente pas de chute de tension parasite due au fait que le courant de l'un des dispositifs de comnutation provoque l'application d'une tension réduite à l'un des autres dispositifs de commutation. Cette caractéristique est de grande valeur, là où les circuits logiques utilisés sont émetteurs suiveurs du 10 corrmutateur de courant. La figure B représente une vue en coupe d'une forme de structure fondamentale correspondant à un circuit intégré construit sur une tranche sami-conductrice jouant le rôle d'un support d'un type d'impureté sélectionné. Dans cette figure, l'invention est représentée comme étant appliquée initiais lement par superposition de matériau semi-conducteur de deux types d'impuretés selon des couches et des zones respectivement contrôlées afin de rendre des dépôts conducteurs ou des zones de borne, disponibles à des endroits choisis de la surface supérieure de la structure. De la sorte la tension disponible et appliquée à la couche de la face inférieure de la tranche peut être amenée 20 aux autres niveaux de la structure du circuit intégré ; aussi sera-t-elle également disponible dans le niveau de la surface supérieure, afin d'être utilisée comme source d'alimentation de tension pour ledit niveau ou pour un élément associé d'un dispositif électronique disposé sur la face supérieure de la structure fabriquée où ledit élément doit être utilisé comme,élément 25 d'un dispositif semi-conducteur. Un exemple des types d'impuretés utilisés dans les matériaux semiconducteurs du support et de n'importe laquelle des couches épitaxiques qui lui sont superposées sont indiquées sur la figure 6 par les lettres P et N. Les types d'impureté peuvent bien entendu être totalement inversés ou 30 modifiés, d'autres manières ainsi qu'il sera évident pour le spécialiste. La figure 7 a essentiellement pour but de représenter en plan la surface de la structure de la figure 6 sans aucune couche de passivation. Les figures 8A à 8D représentent un procédé préféré de fabrication de la structure correspondant à la présente invention. Les détails de l'exemple 35 lui sont adjoints simplement, afin de faciliter la compréhension de l'invention et des variantes peuvent être introduites par l'homme de l'art, sans se départir de l'esprit et des buts de l'invention. La figure BA représente une vue latérale agrandie d'une portion d'un support 80, d'un matériau semi-conducteur, dont il est indiqué qu'il est dopé 40 à l'aide d'une impureté donneur, telle que l'arsenic le phosphore ou l'anti 70 13698 9 2042556 moine, correspondant à l'indication N de la figure 6. A titre d'exemple le matériau de support de la figure SA peut commencer par une tranche de silicium drun diamètre de 31,75 millimètres qui sera polie chimiquement et mécaniquement afin d'être plane et d'être réduite 5 à une épaisseur de 0,177 à 0,217 millimètres. La littérature spécialisée contient la description des procédés adéquats à une telle opération, particulièrement dans le cas de la métallisation et du polissage des surfaces planes de siliciun. Le support 80 sera doté, par exemple, d'une orientation de et de crans et de méplats standards destinés à assurer son 10 parallélisme au cours des opérations séquentielles suivantes. Le support peut être dopé à l'arsenic selon une concentration suffisante pour établir une résistivité de l'ordre de 0,0076 à 0,0113 ohm/cm. Le support normalement constitué par une tranche d'un matériau semi-conducteur monocristallin des dimensions décrites ci-dessus sera géné-15 ralement utilisé pour la formation de cinquante ou plus, blocs électroniques complets séparés ou micro-plaquettes qui seront dans leur totalité traitées et formées simultanément jusqu'à la finition de chacune d'elle en tant que circuit intégré ce après quoi elles sont séparées du support puis les unes des autres, par les techniques habituelles. 20 Dans la figure 8B la tranche 80 est représentée après un traitement / ayant pour but d'établir à titre d'illustration trois parcours diffusés 82, afin de constituer les (et d'être utilisés comme) parties de parcours de tension diffusées ou canaux allant du support 80 au sommet du bloc finalement obtenu. 25 Les étapes de formation de ces trois zones 82 comprennent d'abord une oxydation thermique initiale de la tranche 80 par un chauffage de trente à quarante minutes sous atmosphère oxydante à une température approximative de 970°C afin de former une couche constituant un film de silice de 5000 S d'épaisseur approximativement, en second lieu, la formation d'un masque 30 photo-résistant par les techniques habituelles afin de protéger la surface pour les opérations qui vont suivre ; en troisième lieu, la tranche est soumise à une solution de gravure qui est efficace dans et à travers des zones pré-situées dans la,couche photo-résistante afin d'ouvrir des fenêtres de passage de canaux, à travers la couche de silice et jusqu'à la surface du 35 matériau de support s en quatrième lieu, la tranche est soumise à une nouvelle atmosphère d'impuretés donneur - dans ce cas par exemple : P°cl3 a une température de 970°C pendant vingt à trente minutes afin d'obtenir la diffusion des impuretés dans la tranche au niveau des dites fenêtres. Pour cette quatrième étape l'atmosphère doit se présenter avec une densité qui produira 20 3 40 une concentration superficielle de la tranche de 3,5 x 10 atomes par cm . 70 13698 10 2042556 A ce point du processus la tranche est décapée par les procédés ds gravure habituels, de tout film superficiel d'oxyde et se présentera dans l'état représenté dans la figure 8B où l'on est redescendu à la surface originale de ladite tranche comportant les trois canaux 82-1, 82-2 et 82-3 5 dopés à un niveau de faible résistivité. L'opération suivante est alors accomplie afin d'amener la tranche de dispositifs dans l'état représenté dans la figure BC. Cette opération suivante commence par le dépôt d'une couche épitaxique 85 sur la totalité de la surface de la tranche 80 prise telle qu'elle est 10 dans la figure 8B; ladite couche étant constituée d'un matériau spécifique comportant l'impureté P, déposé sur une épaisseur de 6,1 + 0,3 microns afin d'établir une résistivité supérieure à 15 Si/cm, à une température de 1150°C. La vitesse de croissance peut être de 0,5 microns par minute dans un réacteur horizontal à 0,7 microns par minute dans un réacteur à cylindre vertical. Les 15 régions N+ sont l'objet d'un extra-diffusion limitée dans la couche épitaxique 85 pendant sa croissance. La première oxydation post-épitaxique est alors effectuée pendant trente à quarante minutes à 970°C jusqu'à une épaisseur atteignant environ o 4600 A, afin de produire la couche 86. Comme précédemment une couche de masque 20 photo-résistant est formée puis gravée afin d'ouvrir des fenêtres de canal dans la couche de bioxyde de silicium sur les zones à diffuser directement au-dessus des zones 82-1, 82-2 et 82-3. Les autres zones et l'arrière de la tranche, restent protégés par la couche de silice qui vient d'être formée. La tranche est maintenant, exposée de nouveau à l'atmosphère de diffu- 25 sion de PoCl^, pendant vingt à trente minutes à 970°C pour la diffusion du phosphore, laquelle exposition est suivie d'une diffusion par étalement par un chauffage de vingt à trente minutes à 1050° - temps pendant lequel un film mince d'oxyde de 4000 Angstroms environ fest formé. La concentration super-' 20 ficielle d'impuretés doit se réduire approximativement à 8 x 10 en surface 30 après l'étalement. Les canaux 82-1, 82-2 et 82-3 du support s'étendent maintenant vers le haut à travers les prolongements de canal 82A, 82B et 82C atteignant la surface supérieure de la couche épitaxique 85 et de la couche d'oxyde 86, 88. La couche d'oxyde présente sur la surface de la tranche est enlevée 35 de façon à ramener le niveau de la tranche à celui de la surface supérieure de la couche épitaxique 85, du type d'impuretés P, telle qu'elle se présente dans la figure 8C. Une seconde couche épitaxique 90, est formée sur la couche 85 et comporte des impuretés du type N. L'oxydation est accomplie comme dans la 4Q première opération d'oxydation épitaxique, et est suivie de l'application d'un 70 13698 11 2042556 masque photo-résistant afin d'assurer une diffusion de raccordement de canal correspondant aux diffusions faites avec le type approprié d'impureté N, 32 A, 92 B, 92 C et ayant pour but de prolonger les canaux 82A, 82B et 82C vers le haut, cependant qu'une diffusion de type P+ sélectivement localisée 5 isole les canaux N. Pour ces diffusions, la même diffusion de phosphore qui précédemment peut être utilisée pour les régions N, cependant qu'une diffusion de bore peut être utilisée pour les diffusions d'isolement de type P+. Une tranche est maintenant disponible pour constituer des circuits ou des dispositifs semi-conducteurs intégrés qui peuvent être fabriqués confor-10 mément à des procédés connus. Les canaux ou colonnes N doivent être bien entendu reliés à la surface supérieure en utilisant la couche épitaxique N, une diffusion de sub-collecteur et une diffusion d'émetteur afin de compléter les parcours N et de produire ainsi la structure de circuits intégrés définitive. Une caractéristique particulière, sur laquelle l'attention est attirée 15 ici, en se reportant à la figure B est la disposition verticale des canaux, ou colonnes, individuels 50, 52, 54 et 56 tels qu'ilse présentent après leur croissance sur la couche de base 40. Du fait de cette disposition, le potentiel de cette couche de base 40, tel qu'il est dérivé de la source de tension 58, après avoir traversé le dissipateur de chaleur métallique 70 est fourni 20 aux dépôts conducteurs de la face supérieure 60, 62, 64 et 66, à l'extrémité supérieure de chacune des colonnes respectives. Le dissipateur de chaleur métallique 70 peut être constitué par n'importe quel métal conducteur dont un exemple sera fourni par le molybdène plaqué d'or, auquel le bloc sera lié par un eutectique, classique : de l'or au silicium. Les dits dépôts conducteurs 25 sont disponibles séparément pour être reliés à des résistances terminales d'électrode, de façon à être connectés plus loin à d'autres dépôts ou zones au niveau de la couche supérieure et à l'intention des circuits désirés. En conséquence il n'existe pas de circuit mutuel entre les colonnes en tant qu'elles font partie du bloc, qui puisse provoquer une chute de tension dans 30 un circuit et affecter ainsi un autre circuit coopérant. La tension totale issue de la couche de base et appliquée à chaque dépôt est disponible sans qu'il y ait à tenir compte du fonctionnement des autres circuits comprenant l'une des autres colonnes ; et, un circuit excité à partir de chaque dépôt bénéfici-era de sa tension totale, dans toutes les conditions de fonctionnement. 35 Une autre caractéristique importante de cette invention est que l'utilisation de la totalité de la couche de base comme alimentation de tension permet à la face inférieure de reposer sur un dissipateur de chaleur 70 afin de maintenir basse la température de fonctionnement du bloc. Le dissipateur de chaleur 70 est mis à la masse et un tel plan de masse, à la base de la 40 tranche fournit une ambiance stabilisatrice pour les opérations de courants 70 13698 12 2042556 alternatifs à l'intérieur du bloc. Il est possible d'évoquer au passage quelques détails du fonctionnement du circuit habituel de la figure 1 afin de faire ressortir l'importance des caractéristiques de la présente invention qui permet à un transistor de re-5 cevoir pleinement sa "tension utile" grâce à l'élimination de la chute de tension d'un parcours à résistance mutuel, dans le circuit d.'alimentation de tension. Les résistances R1 à R3 s'adressent à l'alimentation de puissance à partir des bornes de collecteur des transistors T1 et T3. La tension de référence est de la sorte ainsi conçue que le transistor T3 sera conducteur, 10 si 1-1 et 1-2 sont inactifs. Si l'un 1-1 ou 1*2 devient, alors actif le transistor T3 sera coupé. En conséquence, le courant va s'écouler à travers R-1 ou R-3 mais jamais à travers les deux simultanément. La borne de collecteur approche de la tension d'alimentation de puissance positive, lorsque la résistance ne "tire" pas de courant. Sur la borne de collecteur de l'autre 15 transistor, lorsque la résistance demande du courant, la tension à la borne va "descendre". Il est en conséquence important que la tension à l'une quel-conque des bornes ne soit pas affectée par une chute dans un parcours, ne serait-il qu'en partie commun avec un autre circuit du transistor. Grâce à la séparation des parcours de tension résultant des enseigne-20 ments de cette invention, pour un bloc ou une tranche, les inconvénients de l'effet commun et la perte de tension sont évités. De plus, toute résistance intrinsèque inhérente, de chaque parcours entre la couche de base et un dépôt d'électrode peut être utilisée comme partie de la résistance à la borne ou à l'électrode de tout transistor. 25 En conséquence, ainsi que le représente la figure 4 une colonne interne 22 dotée de sa résistance intrinsèque et d'une résistance séparée 24 qui peut être formée à l'intérieur de la tranche semi-conductrice par des techniques de diffusion ou d'implantation ionique constitue la résistance d'alimentation de tension, partant du support 14 pour atteindre la zône des bornes du 30 transistor (laquelle est représentée dans cet exemple par l'électrode du collecteur) afin d'établir un circuit de commutation, dans la combinaison d'une pluralité d'autres composants devant être combinés, dans un arrangement du genre de celui qui est représenté dans la figure 1, par exemple. Alors que l'invention a été particulièrement représentée et décrite 35 relativement à une réalisation préférée, la terminologie utilisée est d'ordre général et mérite quelques précisions. Il en va de mime de la technologie simplifiée à dessin dans la description. C'est ainsi que le mot "tranche" utilisé tout au long de la description doit être compris comme englobant également le concept de bloc, en tant que 40 subsdivision de tranche. 70 13698 13 2042556 C'est ainsi également qu'il est prévu et impliqué que des couches additionnelles de matériau semi-conducteur actif seront superposées aux couches représentées ainsi qu'il peut s'avérer nécessaire de le faire afin de former des dispositifs semi-conducteurs spécifiques, tels que des transistors et des 5 résistances qui peuvent être désirés. La présente description a pour seul but d'illustrer l'invention, qui consiste à fournir des connexions de tension indépendantes non affectées par des conditions de circuits mutuels. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins, les caractéristiques essentielles de l'invention appliquées à un 10 mode de réalisation préférée de celle-ci; il est évident que l'homme de l'art peut y apporter toute modification de forme ou de détail qu'il juge utile sans pour autant sortir du cadre de ladite invention. 70 13698 14 2042556 REVENDICATIONS 1. Structure semi-conductrice monolithique formée sur une tranche de matériau semi-conducteur caractérisée en ce qu'elle comporte : - une première couche de matériau semi-conducteur d'un premier type de conductivitfi servant également d'élément de transfert de chaleur, donc de 5 refroidissement, - une seconde couche de matériau semi-conducteur d'un second type de con-ductivité, formée au-dessus de ladite première couche et pouvant éventuellement servir de substrat collecteur aux différents dispositifs intégrés ultérieurement sur ladite structure, 10 - et des canaux de matériau semi-conducteur, du premier type de conduc- tivité s'étendant de ladite première couche, à la surface de ladite seconde couche afin de fournir à cette surface des potentiels déterminés en relation fonctionnelle avec les différents potentiels pris tout au long de ladite première couche, 15 2. Structure semi-conductrice monolithique selon la revendication 1 dans laquelle ladite première couche est susceptible d'être connectée à une source de tension extérieure. 3. Structure semi-conductrice monolithique selon la revendication 1 dans laquelle ladite première couche est munie d'une surface opposée à ladite 20 seconde couche, d'un fond métallique servant à la fois de moyen de dissipation de chaleur et surface uni-potentielle. 4. Structure semi-conductrice monolithique selon la revendication 3 caractérisée en ce que les dits potentiels déterminés à la surface de la seconde couche ont pratiquement tous une valeur égale quel que soit l'emplacement des canaux 25 qui les transportent à l'intérieur de la masse semi-conductrice. 5. Structure semi-conductrice monolithique selon la revendication 3 dans laquelle les dits dispositifs sont des commutateurs de courant à émetteurs suiveurs. 6. Procédé de fabrication de structures semi-conductrices monolithiques caractérisé en ce qu'il comporte les étapes suivantes : 30 - élaboration d'un substrat semi-conducteur, d'un premier type de con- ductivité, - dépôt sur ledit substrat par croissance épitaxique d'une seconde couche 70 13698 15 2042556 de matériau d'un second type de conductivité opposé. - formation de canaux séparés transporteurs de tension du premier type de conductivité par une diffusion appropriée d'impuretés dans ladite seconde couche épitaxique. des endroits prédéterminés, jusqu'à atteindre 5 ladite première couche. 7. Procédé de fabrication de structures semi-conductrices monolithiques selon la revendication 6 caractérisé en ce qu'il comporte en outre les étapes suivantes : -diffusion dans ladite seconde couche épitaxique, d'une impureté du 10 premier type de conductivité pour former une troisième couche de matériau semi-conducteur, - formation dans ladite troisième couche de poches isolées par diffusion de murs d'isolement d'un second type de conductivité qui rejoignent ladite seconde couche épitaxique, 15 - prolongation des dits canaux à l'intérieur de ladite troisième couche par diffusion d'impuretés dudit premier type de conductivité, - formation de dispositifs semi-conducteurs dans les dites poches d'isolation et connexion électrique des différents cabaux aux zones semi-conductrices désirées. 20 8. Procédé de fabrication de structures semi-conductrices monolithiques selon les revendications 6 et 7 dans lequel la conductivité du premier type est de type N. 9. Procédé de fabrication de structures semi-conductrices monolithiques selon les revendications 6, 7 et 8 dans lequel ladite diffusion se fait 25 par implantation ionique.