FR 2098365 A1 19720310 FR 7125445 A 19710712 71 25445 1 2098365 Un type de mémoire morte à semi-conducteurs actuellement connu comprend une matrice de conducteurs électriques de rangées et de colonnes dont certaines intersections sont reliées par des diodes. Les applications de ce type de mémoire sont li-5 mitées par le fait que l'information y est initialement enregistrée sous la forme de connexions particulières de diodes, ce qui rend impossible toute modification ultérieure. Cependant, l'utilisation des mémoires mortes est de plus en plus répandue car pour de nombreuses applications leur coût, leur encombrement 10 et leur complexité sont sensiblement moindres que ceux des autres types de mémoires. La mise au point de mémoires mortes/en circuit intégré a marqué un progrès certain, particulièrement dans les applications qui nécessitent un nombre relativement important de positions 15 de mémoire. Les matrices à 256 positions sont relativement courantes et il est souhaitable de multiplier cette capacité. Une telle matrice devient alors véritablement pratique et économique lorsqu'elle est réalisée sous la forme d'un circuit intégré. Dans les mémoires mortes classiques en circuit intégré, 20 l'enregistrement de chaque unité d'information nécessite la mise en place d'un masque sur un substrat semi-conducteur pour diffuser ou connecter des diodes en des points particuliers de la plaquette. La formation du masque a l'inconvénient d'être longue et d'entrer pour une part importante dans le coût de la mé-25 moire. Pour pallier cet inconvénient, on a tenté de réaliser des mémoires mortes dont le contenu est modifiable électriquement. Dans cette catégorie générale entrent les dispositifs à conducteurs fusibles, c'est-à-dire des matrices dont les conducteurs électriques sont conçus pour se couper ou brûler lorsqu'on 30 y fait passer un courant d'intensité suffisante. Généralement, ce type de matrice utilise un fil de nichrome reliant les diodes individuelles aux colonnes ou aux rangées d'une matrice. Cette solution pose des problèmes bien connus des techniciens, notamment à cause des opérations supplémentaires que nécessite la 35 formation des conducteurs fusibles et de l'encombrement relatif de ceux-ci dans le cas de circuits intégrés. 71 25445 2 2098365 Une autre solution envisagée pour la réalisation d'une mémoire morte modifiable électriquement consiste à former une paire de diodes connectées à chaque intersection des rangées et des colonnes d'une matrice de diodes. On sait qu'il est possi-5 ble de court-circuiter une diode en lui appliquant une puissance inverse suffisante. Il est probable qu'au départ cette mise en court-circuit d'une diode a été consécutive à l'application par inadvertance d'une tension inverse excessive, mais par la suite cette technique a été maîtrisée et l'on connaît diverses appli-10 cations dans lesquelles les diodes sont volontairement court-circuitées. Jusqu'ici, ce procédé n'a cependant été appliqué qu'à des diodes individuelles physiquement séparées d'autres dispositifs semi-conducteurs et n'apu être utilisé dans la technologie des circuits intégrés. 15 La présente invention a pour objet une matrice de mémoire morte réalisée en circuit intégré. Pour bien comprendre le contexte de la présente invention, il est nécessaire de connaître les limitations générales qu'impose la technologie des circuits intégrés. Sans entrer dans le détail de la fabrication 20 des circuits intégrés, on peut dire que les transistors sont généralement réalisés par un processus de diffusion au terme duquel la profondeur de la base est de l'ordre de 1 à 4 microns, la profondeur de l'émetteur de 0,5 à 3 microns et la largeur de la base séparant la jonction base-émetteur de la jonction base-25 collecteur, de l'ordre de 0,5 à 2 microns. La profondeur totale de la couche épitaxiale dans laquelle est diffusé le transistor ne dépasse généralement pas 10 microns. Ces très petites dimensions imposent de nombreuses limitations aux procédés et aux structures que l'on peut incorporer aux circuits intégrés. On 30 notera en particulier que la mise en court-circuit électrique d'une jonction PN a des effets sur une certaine distance de part et d'autre de la jonction elle-même. A cet égard, on a notamment constaté que la mise en court-circuit d'une jonction PN par l'application d'une surtension inverse provoquant le 35 "claquage" de la jonction, entraînait fréquemment la mise en service de la jonction PN adjacente par suite de l'extrême proximité des deux jonctions d'un transistor. La présente invention 71 25445 3 2098365 apporte donc une solution aux problèmes de la mise en court-circuit sélective d'une seule jonction PN d'un transistor dans une matrice de mémoire morte en circuit intégré, de façon à réaliser une véritable "conformation" électrique de son conte-5 nu permanent. Selon une caractéristique essentielle de l'invention, on réalise une mémoire morte en circuit intégré par diffusion de deux jonctions PN dos à dos à chaque intersection de conducteurs électriques de rangées et de colonnes. Chaque intersec-10 tion des conducteurs de la matrice comporte donc l'équivalent d'un transistor diffusé et l'ensemble constitue une matrice standard dont on peut à volonté conformer le contenu après fabrication. Dans la description qui suit, les deux jonctions PN connectées dos à dos sont appelées transistors, bien que l'on 15 n'utiliseras l'effet transistor, et l'on conservera la terminologie classique pour identifier ces jonctions. Le procédé de la présente invention permet de programmer la mise en court-circuit électrique de l'une des deux jonctions PN, par exemple la jonction base-émetteur de certains transis-20 tors déterminés par le programme permanent que l'on désire enregistrer dans la mémoire morte, de façon à ne laisser subsister que des jonctions PN simples aux endroits où est mémorisée l'information de ce programme. On réalise ainsi une matrice en circuit intégré contenant une information permanente, sans 25 qu'il soit nécessaire d'établir des masques différents pour chaque programme différent à enregistrer dans une mémoire» L'extrême proximité des jonctions émetteur-base et collecteur-base d'un transistor en circuit intégré pose un problème majeur pour la mise en court-circuit sélective de l'une de ces 30 jonctions» Le procédé de la présente invention consiste à appliquer des impulsions de courant inverse successives à la jonction a court-circuiter, par exemple la jonction base-émet-teur, en surveillant simultanément sa résistance jusqu'à l'obtention du court-circuit voulu, de façon à éviter de détériorer 35 l'autre jonction (dans ce cas la jonction collecteur-base). Pour mesurer la résistance de la jonction traitée, on applique des impulsions de contrôle à faible intensité. Il va de soi que la 71 25445 4 2090365 résistance du court-circuit et de la jonction peut être déterminée de différentes manières, mais celle de la présente invention a l'avantage d'être compatible avec les circuits auxiliaires que comprend une mémoire morte complète en circuit intégré. On 5 mesure la dégradation de la jonction traitée, c'est-à-dire sa mise en court-circuit progressive, par la résistance qu'elle oppose au passage des impulsions de contrôle. On interrompt l'application des impulsions de puissance dès que la résistance de la jonction traitée est inférieure à une valeur prédétermi-10 née. Par un choix judicieux de la résistance de la jonction qui reçoit les impulsions inverses, il est possible d'éviter toute détérioration ou mise en court-circuit de l'autre jonction. Par ce procédé, on réalise d'une manière pratique et hautement fiable la programmation ou conformation électrique d'une matrice 15 de mémoire morte en circuit intégré. D'autres caractéristiques et avantages de la présente invention ressortiront de la description qui va suivre, faite en regard des dessins annexés et donnant à titre explicatif, mais nullement limitatif, une forme de réalisation conforme à 20 l'invention. Sur ces dessins : La figure 1 est une représentation schématique d'une matrice à diodes classique. La figure 2 est une représentation schématique d'un 25 point d'intersection de la matrice de la présente invention indiquant les jonctions PN qui existent initialement. La figure 3 représente la formation d'une connexion de diode par le procédé de la présente invention. La figure 4 représente une matrice standard, c'est-à-dire 30 non programmée, réalisée selon les principes de l'invention. La figure 5 est une vue en plan partielle d'une matrice de mémoire morte de l'invention. La figure 6 représente schématiquement les régions de diffusion d'un transistor faisant partie de la matrice de l'in-35 vention. La figure 7 est un schéma électrique d'un type de circuit permettant de court-circuiter une diode et de surveiller sa 71 25445 5 2098365 résistance pendant la formation des jonctions uniques de la matrice de l'invention. Avant de décrire en détail le procédé de la présente invention, on va examiner brièvement une matrice à diodes 5 classique du type représenté figure 1. Une telle matrice comprend une série de conducteurs de rangées X^ à X^ (ou plus) sensiblement parallèles et d'une série de conducteurs de colonnes X^ à X,. (ou plus) parallèles entre eux et perpendiculaires première série, mais sans contact électrique aux inter-10 sections. Les conducteurs des colonnes et des rangées sont généralement disposés sur des niveaux séparés et des diodes 11 sont connectées aux intersections de manière à relier certaines colonnes à certaines rangées. La figure 1 représente de telles diodes dont les positions représentent une information quelcon-15 que. L'information est mémorisée sous une forme binaire, la présence d'une diode représente l'un des deux états binaires de façon que l'application d'un signal d'interrogation, par exemple à X^, fasse apparaître une sortie de X^, représentant éventuellement un bit 1, mais aucune sortie de X^ représentant 20 un bit 0. On conçoit qu'en connectant des diodes entre les rangées et les colonnes voulues, on peut établir les états binaires désirés représentant une information telle qu'un programme d'ordinateur que l'on désire enregistrer dans la matrice. La connexion physique des diodes étant permanente, l'utilisateur 25 ne peut modifier le contenu de la mémoire, d'où son nom de mémoire "morte". L'information qui est enregistrée à l'origine est inaltérable et la mémoire peut être lue mais pas modifiée. Les matrices classiques du type décrit ci-dessus peuvent être formées de composants distincts, par exemple de fils élec-30 triques séparés pour les rangées et les colonnes, et de petites diodes individuellement connectées aux intersections voulues. Une telle matrice peut être réalisée en circuit intégré, les diodes étant formées par diffusion dans un substrat semi-conducteur . 35 La présente invention concerne ce dernier type de matrice. Bien qu'il soit connu de court-circuiter électriquement les jonctions PN, les procédés classiques sont inapplicables à 71 25445 6 2098365 l'élimination de l'une de deux jonctions PN situées très près l'une de l'autre dans un circuit intégré. Dans le cas courant de transistors bipolaires en circuit intégré, les paires de jonctions PN sont distantes d'environ 0,5 à 2 microns et la 5 mise en court-circuit de l'une des jonctions, par exemple la jonction base-émetteur, par une forte impulsion de courant inverse provoque fréquemment une détérioration ou une dégradation de la jonction base-collecteur adjacente. Le procédé de l'invention permet de pallier cet inconvénient pour obtenir l'équi-10 valent électrique de la matrice de la figure 1 à partir d'un substrat semi-conducteur standard. La figure 2 représente l'intersection d'un conducteur de colonne Y avec un conducteur de rangée d'une matrice. Les deux conducteurs ne sont pas en contact électrique, mais le 15 procédé de l'invention consiste à réaliser un transistor 12 dont le collecteur 14 est relié au conducteur X^ et dont l'émetteur 13 est relié au conducteur Y^ . La base du transistor n'est pas connectée. On sait qu'un tel transistor représente deux jonctions PN connectées dos à dos illustrées par exemple 20 sous la forme des diodes 16 et 17 de la figure 2. Les diodes 16 et 17 empêchent le passage du courant dans les deux sens dans la limite de leur tension de fonctionnement, de sorte que tant que le transistor est connecté de cette manière, il n'existe aucun chemin conducteur entre la rangée X^ et la colonne . 25 L'invention permet de court-circuiter volontairement l'une des deux jonctions PN du transistor en certains points d'intersection des rangées et des colonnes d'une mémoire morte en circuit intégré. On peut par exemple court-circuiter ainsi la jonction base-émetteur de certains transistors pour ne lais-30 ser que le jonction base-collecteur équivalant a une diode unique connectée à une intersection particulière de rangée et de colonne de la matrice. La figure 3 représente l'un des transistors 12 d'une matrice en circuit intégré qui est par exemple connecté entre un 35 conducteur de rangée X^ et un conducteur de colonne . Ce transistor 12, comme on l'a vu ci—dessus, équivaut à un circuit ouvert entre la rangée et la colonne illustrée dans la limite 71 25445 7 2098365 des tensions normales de travail du circuit pour lesquelles le transistor constitue une paire de jonctions PN connectées dos à dos. Le principe de l'invention consiste à court-circuiter ou à dégrader l'une des jonctions PN du transistor 12 pour 5 modifier les caractéristiques électriques de la connexion. Pour j onction court-circuiter par exemple la/base-emetteur 13 du transistor 12, on fait circuler un courant inverse entre les conducteurs Y.J et X.j . Cependant, pour éviter de détériorer la jonction base-collecteur 14 du transistor 12, on applique des impul-10 sions de courant d'amplitude et de durée prédéterminées à la jonction base-émetteur. En pratique, ce courant puisé passe de l'émetteur au collecteur du transistor 12, mais, étant donné qu'il traverse la jonction base-collecteur dans le sens direct, on peut considérer qu'il est appliqué en sens inverse à la 15 jonction base-émetteur. Comme le montre la figure 3, le circuit comprend un générateur d'impulsions 21 dont la borne négative est à la masse électrique et dont la borne positive est reliée au conducteur de colonne Y^. Le conducteur de rangée X^ de la matrice est 20 également à la masse, de sorte que la sortie du générateur d'impulsions 21 apparaît entre l'émetteur et le collecteur du transistor 12. Le générateur 21 peut fournir des impulsions à tension constante ou à intensité constante, cependant, dans la pratique, il est préférable d'utiliser des impulsions d'inten-25 sité constante, comme on le verra par la suite. Contrairement aux techniques connues de mise en court-circuit de jonctions PN, la présente invention permet de réaliser une dégradation de la jonction contrôlée avec une extrême précision jusqu'à l'obtention de la résistance limitée voulue, sans risque de détériora-30 tion de 1.'autre jonction du transistor. Le procédé de l'invention consiste à appliquer un courant puisé d'intensité suffisante pour provoquer la dégradation de l'une des jonctions du transistor choisi et l'expérience a montré que l'on pouvait faire circuler un courant de l'ordre de cent fois l'intensité 35 nominale du transistor. A cet égard, on remarquera que la destruction ou la dégradation de la jonction du transistor est en partie fonction de la puissance moyenne qu'elle reçoit, de sorte 71 25445 8 2098365 qu'il est nécessaire, selon les principes de l'invention, de limiter non seulement l'amplitude des impulsions, mais également leur largeur, la puissance d'un courant puisé étant fonction du produit de ces deux paramètres. Bien que l'on puisse 5 ignorer ces limitations pour la mise en court-circuit d'une seule jonction d'un transistor, il est particulièrement important, dans le cadre de la présente invention, de réaliser une dégradation contrôlée de l'une des jonctions PN d'un transistor en circuit intégré lorsque l'on désire que l'autre jonction PN 10 ne soit pas affectée. Le procédé de l'invention prévoit en outre d'appliquer de faibles impulsions de contrôle 23 dans la direction inverse de la jonction à court-circuiter. Ces impulsions de contrôle sont intercalées entre les impulsions de puissance 22, comme 15 indiqué sur la figure 3. En pratique, le train d'impulsions de puissance et de contrôle peut être continu, c'est-à-dire formé de différents niveaux de courant, ou discontinu, comme illustré. La connaissance préalable des paramètres et des caractéristiques du transistor permet de choisir la valeur des impulsions de 20 contrôle de façon qu'une tension de contrôle donnée apparaisse aux bornes du transistor lorsque la jonction voulue est suffisamment court-circuitée. L'apparition d'un tel signal en réponse à une impulsion de contrôle sert à faire cesser l'application des impulsions de puissance et marque la fin du processus de 25 mise en court-circuit. Le contrôle de la résistance de la jonction court-circuitée peut être assuré par différents circuits, et notamment par le circuit de la figure 7. Cette figure représente un générateur principal 26 qui fournit des impulsions de puissance successives à l'émetteur du transistor 12 dont on dé-30 sire cour.t-circuiter une jonction. Le collecteur de ce transistor est à la masse et les impulsions de puissance sont positives. Le circuit comprend également un générateur d'impulsions de contrôle 27 fournissant des impulsions de courant intercalées entre les impulsions de puissance, comme décrit ci-dessus. Les 35 impulsions de contrôle sont appliquées à une porte ET NON 28 et, à travers une résistance 29, au point de jonction de l'émetteur du transistor et d'une ligne qui est reliée à l'autre entrée de 71 25445 9 2098365 la porte ET NON 28 à travers un inverseur 31. La sortie de la porte ET NON 28 est appliquée à un circuit bistable 32 dont l'autre entrée de commande est reliée à la masse par un interrupteur 33. La sortie du circuit bistable 32 commande à travers 5 un amplificateur le déclenchement du générateur principal 26. Ce circuit applique les impulsions de puissance du générateur 26 entre le collecteur et l'émetteur du transistor 12 et contrôle la résistance de ses deux jonctions après le passage de chaque impulsion de puissance. Pour ce faire, le générateur 27 10 applique entre chaque impulsion de puissance une petite impulsion de contrôle aux bornes du transistor à travers la résistance 29, et directement à la porte ET NON 28. Lorsque la résistance du transistor atteint une valeur prédéterminée fixée par celle de la résistance 29, la porte ET NON 28 reçoit deux entrées 15 positives et fournit une sortie nulle faisant changer d'état le circuit bistable 32 qui cesse de déclencher le générateur principal 26. On peut ensuite passer au traitement d'un autre transistor 12 et pour cela, il suffit de fermer l'interrupteur 33 pour ramener le circuit bistable 32 à son état opposé dans 20 lequel il déclenche le générateur principal 26. La présente invention permet ainsi de court-circuiter de manière contrôlée une jonction PN d'un transistor. La destruction ou mise en court-circuit d'une jonction PN d'un transistor ou autre constitue un phénomène bien connu et expliqué par 25 les théories classiques. On ne connaît cependant pas en détail le mécanisme de formation d'un court-circuit à travers une jonction. On suppose qu'il se produit une migration effective d'atomes métalliques provenant d'un contact ohmique de l'émetteur, à travers la jonction émetteur-base. Ce phénomène sera mieux 30 compris en examinant la figure 6 qui représente en coupe l'un des transistors de la mémoire morte en circuit intégré de l'invention. Le transistor 44 est formé d'une région émetteur 41, d'une région base 42 et d'une région collecteur 43 qui est commune à une série de transistors alignés, par exemple sur une 35 rangée horizontale de la matrice, et sert en fait de conducteur de rangée ou de colonne. Le transistor 44 peut être réalisé par les techniques classiques de diffus.ion dans un substrat de 71 25445 10 2098365 silicium 46 de type P. On commence par diffuser une impureté donneuse pour former dans le silicium le collecteur commun 43, puis on diffuse une impureté acceptrice pour former la région base de type P et enfin une impureté donneuse pour former la 5 région émetteur fortement dopée N+. On forme ensuite sur la plaquette de silicium une couche isolante d'oxyde 47 pour protéger la surface et les jonctions PN qui y affleurent. On découpe ensuite une fenêtre dans la couche d'oxyde 47 et on dépose un contact ohmique 48, par exemple en aluminium, 10 pour former le contact d'émetteur du transistor. On réalise également un contact ohmique 49 sur une région de contact de collecteur 50, par exemple en déposant dans une fenêtre de la couche d'oxyde 47 une couche d'aluminium qui constitue un contact ohmique de collecteur. On remarquera que dans l'applica-15 tion de l'invention, il n'est pas nécessaire de réaliser un contact de connexion de la région base 42 dont l'étendue latérale est ainsi réduite par rapport k celle de la base d'un transistor classique, ce qui est avantageux du point de vue encombrement. On remarquera également que la région collecteur com-20 mune 50 à laquelle se fait le contact ohmique est en fait reliée résistivement au collecteur enfoui 43 à travers le silicium de type N, ce qui est classique. Dans la structure de transistor décrite qui se répète évidemment pour chaque transistor de la matrice, l'application 25 d'une puissance électrique entre le contact d'émetteur 48 et le contact de collecteur 49 fait circuler un courant à travers les jonctions émetteur-base et base-collecteur. Comme on l'a vu plus haut, la tension est supérieure à la tension nominale pour laquelle le transistor a été calculé. On peut supposer qu'il se 30 produit alors une migration d'atomes métalliques du contact ohmique 48 à travers la région émetteur et la jonction émetteur-base qui sont ainsi court-circuités du point de vue électrique. Quel que soit le mécanisme d'établissement du court-circuit de la jonction, l'expérience montre qu'il est lié à la puissance 35 appliquée. On doit donc faire circuler un courant d'intensité suffisante pour court-circuiter la jonction émetteur-base dans un temps raisonnable. Bien que l'on puisse court-circuiter/jonction PN voulue par application d'une énergie électrique suffisamment 71 25445 n 2098365 élevée sous la forme d'un courant constant à forte intensité, ce mode opératoire a l'inconvénient de risquer de court-circuiter également la jonction base-collecteur. Le transistor serait ainsi complètement court-circuité rendant le dispositif inutili-5 sable. La présente invention permet d'éviter ceci en appliquant une puissance puisée avec contrôle de la résistance entre chaque impulsion de puissance appliquéejde façon à régler de manière très précise le degré de court-circuit de la jonction base-émetteur sans dégrader l'autre jonction. Dès que la ré-10 sistance opposée par la jonction base-émetteur au courant inverse est réduite à une valeur prédéterminée, on cesse d'appliquer des impulsions de puissance, par exemple au moyen du circuit de la figure 7. Il va de soi que la durée des impulsions de puissance est réglable et que»plus l'on utilise des impul-15 sions étroites, plus la précision de la résistance finale de court-circuit de la jonction base-émetteur peut être précise. Pour erytevenir aux divers paramètres de la présente invention, on notera que la profondeur totale de la région base du transistor de la figure 6 peut être de l'ordre de 2 microns, 20 la distance qui sépare la jonction base-émetteur de la jonction base-collecteur étant de l'ordre du 1/2 micron. Dans un tel transistor au silicium, on peut par exemple utiliser des impulsions de puissance d'une intensité de 150 à 200 milliampères pour réaliser le court-circuit désiré. Cette intensité dépend 25 des dimensions et de la géométrie du transistor. On comprend que si l'on utilise un courant plus faible, il faudra le faire circuler pendant plus longtemps pour obtenir le même résultat. Cet accroissement peut être une augmentation du nombre d'impulsions ou un allongement de leur durée individuelle, la première 30 solution étant préférable. Il est cependant nécessaire que la tension appliquée au transistor soit suffisante pour provoquer une conduction inverse à travers la jonction base-émetteur et, pour un type de transistor classique, la tension des impulsions de puissance doit dépasser 7 volts. 35 La présente invention permet de réaliser une matrice du type illustré figure 4. Le circuit de la figure 4 représente le substrat après la diffusion des transistors et avant le prograxi- 71 25445 12 2090365 mation de l'information permanente que l'on désire enregistrer dans la matrice. Le procédé précédemment décrit ne concernait qu'un seul transistor de la matrice, cependant il va de soi que l'on peut répéter l'opération pour chaque transistor dont on 5 veut court-circuiter la jonction base-émetteur pour produire le même résultat que les diodes uniques que l'on diffusait dans les procédés classiques en des points choisis des matrices de type connu. La mise en court-circuit de la jonction base-émet-teur du transistor supprime l'une des diodes connectées dos à 10 dos entre les rangées et les colonnes, ne laissant subsister qu'une seule jonction PN, c'est-à-dire une diode, électriquement connectée entre une rangée et une colonne particulières. Dans la pratique de la présente invention, on notera particulièrement qu'au départ, le fabricant diffuse certaines impure-15 tés donneuses et acceptrices à travers un masque de forme convenable conformément aux étapes successives de la technologie des circuits intégrés, pour réaliser une matrice "standard" ayant une configuration électrique telle que celle de la figure 4. Chaque rangée de la matrice est reliée par un transistor sé-20 paré à chaque colonne et on notera que la figure 4 ne représente pas la matrice complète, mais illustre simplement quelques unes de ses connexions. Toutes les matrices standard sont évidemment identiques mais chaque application nécessite une configuration de connexions entièrement différente. Selon les principes de 25 la présente invention, ces connexions peuvent être obtenues par application d'impulsions électriques aux rangées et aux colonnes voulues, comme décrit ci-dessus, pour court-circuiter les jonctions base-émetteur de certains transistors et ne laisser subsister qu'une seule jonction aux intersections correspondan-30 tes. La jonction unique représente pratiquement une diode et la matrice standard devient une matrice à diodes car ses transistors qui n'ont pas été modifiés sont assimilables à un circuit ouvert c'est-à-dire à une absence de diode. Le programme ou l'information à mémoriser pour une application particulière 35 peut être, fournie à un dispositif de commande qui actionne pour chaque transistor choisi les générateurs d'impulsions de puissance et les générateurs d'impulsions de contrôle de façon à 71 25445 13 2098365 enregistrer de manière permanente l'information d'un support tel qu'une carte perforée, dans la mémoire morte de l'invention. On peut réaliser à partir d'une seule carte perforée un nombre quelconque de mémoires identiques au moyen d'un lecteur 5 classique associé au dispositif de commande qui fournit les signaux de déclenchement voulus aux générateurs d'impulsions. Pour réaliser une mémoire morte de configuration différente, il suffit de remplacer la carte perforée du dispositif de commande. Le prix de revient de la matrice terminée ne com-10 prend plus les frais de formation d'un masque séparé et de diffusion pour chaque mémoire morte de type différent. A titre purement indicatif, on peut dire qu'une mémoire morte k 256 points de jonction revient à environ 60 francs alors que par les techniques classiques,nécessitant des masques séparés, le prix de 15 revient de la même matrice serait de l'ordre de 3000 francs. On voit donc que la présente invention permet de réaliser des économies considérables sur le coût des mémoires mortes de types différents. Outre l'abaissement des prix de revient, la présente invention permet de réduire considérablement le temps de 20 fabrication d'une mémoire morte de configuration quelconque. Ses avantages matériels sont donc évidents. Dans une application pratique de la présente invention, on considère une partie de substrat semi-conducteur représentée schématiquement figure 5, dans laquelle on a diffusé des impu-25 retés conformément aux pratiques habituelles de fabrication des transistors, de façon à réaliser une matrice qui est complétée par le dépôt de contact métallique. La figure 5 montre une partie du substrat 51, par exemple en silicium monocristallin, dans lequel sont diffusés des canaux enfouis 52 de type N aboutissant 30 a la surface à l'une de leurs extrémités pour recevoir un dépôt métallique constituant les électrodes de collecteur 53. Des transistors successifs sont formés le long de chaque rangée 52 par diffusion dans le substrat de régions base et émetteur, conformément aux techniques courantes. Les colonnes conductrices 35 de la matrice sont des rubans 54 obtenus par dépôt d'un métal tel que l'aluminium, l'or ou tout autre métal convenant à la réalisation de contacts ohmiques. 71 25445 14 2098365 Il Ta de soi que la mémoire morte terminée comprend d'autres circuits que la matrice de mémoire décrite ici, par exemple un décodeur et un amplificateur appliquant les signaux à la matrice et un circuit de sortie restituant sur demande 5 l'information enregistrée. Ces circuits sont bien connus et le fonctionnement de la matrice de l'invention est tout à fait comparable à celui des matrices à diodes classiques qui sont disponibles dans le commerce. On voit donc que l'invention constitue un progrès certain 10 dans les techniques de fabrication des mémoires mortes. Le procédé décrit assure une bonne constance des résultats et, dans la pratique, on peut ajuster la résistance finale de la jonction court-circuitée d'un transistor quelconque de la matrice avec une précision élevée. 15 II va de soi que la présente invention n'a été décrite ci-dessus qu'à titre explicatif, mais nullement limitatif, et que l'on pourra y apporter toutes modifications sans sortir de son cadre. 71 25445 15 2098365 REVENDICATIONS 1. Procédé de fabrication d'une matrice de mémoire morte en circuit intégré, caractérisé en ce qu'il consiste à diffuser dans un substrat des transistors alignés en rangées, 5 tous les transistors d'une rangée donnée ayant un collecteur commun; à fixer un contact électrique séparé à chaque collecteur commun", à former des contacts électriques dans des colonnes séparées transversales par rapport aux rangées, chaque colonne étant en contact avec l'émetteur d'un transistor d'une 10 rangée séparée ; à appliquer entre des contacts de collecteur et des contacts de colonne choisis une puissance électrique puisée de polarité convenable et d'intensité suffisante pour provoquer une dégradation progressive de la jonction base-émetteur d'un transistor qui est connecté entre lesdits contacts; à 15 contrôler continuellement la résistance inverse de la jonction base-émetteur du transistor pendant l'application de ladite puissance électrique puisée qui est interrompue lorsque la résistance de ladite jonction a été réduite à une valeur prédéterminée . 20 2. Procédé selon la revendication 1, caractérisé en ce qu'il consiste à appliquer une impulsion de contrôle au transistor entre chaque impulsion de puissance pour surveiller la valeur de la résistance inverse de la jonction base-émetteur du-dit transistor. 25 3. Procédé selon la revendication 1, caractérisé en ce qu'il consiste en outre à limiter la hauteur et la largeur des impulsions de puissance pour dégrader progressivement la jonction base-émetteur à chaque impulsion appliquée. 4. Procédé selon la revendication 3, caractérisé en ce 30 qu'il consiste en outre à surveiller la résistance inverse de la jonction base-émetteur par l'application d'impulsions inverses à faible intensité à la jonction base-émetteur, l'application des impulsions de puissance étant interrompue lorsque la tension inverse qui apparaît aux bornes de la jonction en réponse aux 35 impulsions de contrôle atteint une valeur prédéterminée. 5. Procédé de fabrication d'une matrice de mémoire morte en circuit intégré, caractérisé en ce qu'il consiste à diffuser 71 25445 16 2098365 plusieurs transistors dans un substrat ; à relier électriquement les collecteurs desdits transistors en plusieurs rangées séparées de façon que chaque rangée soit en contact avec une série de collecteurs indépendants de tous les autres ; à relier 5 électriquement les émetteurs desdits transistors en plusieurs colonnes, chaque colonne comportant un contact à l'émetteur d'un transistor de chaque rangée ; un transistor étant ainsi connecté entre chaque colonne et chaque rangée de la matrice de façon qu'en court-circuitant la jonction base-émetteur de l'un quel-10 conque desdits transistors, on puisse laisser une jonction PN unique se comportant comme une diode connectée entre une colonne et une rangée particulière. 6. Procédé selon la revendication 5, caractérisé en ce qu'il consiste en outre à choisir certains desdits transistors que 15 l'on désire transformer en diodes; à appliquer une puissance électrique puisée entre le collecteur et l'émetteur desdits transistors avec une intensité suffisante pour dégrader progressivement leur jonction base-émetteur; à surveiller la résistance inverse de chacune desdites jonctions base-émetteur 20 choisies pendant l'application de la puissance puisée; à interrompre l'application de la puissance puisée lorsque la résistance inverse de la jonction base-émetteur atteint une valeur prédéterminée pour éviter de détériorer la jonction base-collecteur adjacente. 25 7. Matrice de mémoire morte en circuit intégré, carac térisé en ce qu'elle comprend un substrat unique de semi-con-ducteur monocristallin, dans lequel plusieurs "transistors sont formés ; des conducteurs électriques reliant ensemble les collecteurs desdits transistors en des rangées séparées ; des con-30 ducteurs électriques reliant ensemble les émetteurs desdits transistors en des colonnes comportant chacune un transistor de chaque rangée ; les jonctions base-émetteur de certains des transistors étant court—circuitées électriquement de façon à ne laisser subsister que leur jonction base-collecteur pour lais-35 ser passer le courant d'interrogation utilisé pour la lecture du contenu de la mémoire. 71 25445 17 2098365 8. Procédé de modification d'un élément de circuit électrique pour faire varier ses caractéristiques, ledit procédé étant caractérisé en ce qu'il consiste à appliquer au dit élément de circuit plusieurs impulsions électriques distinctes 5 d'un premier type, chaque impulsion ayant une énergie suffisante pour faire varier d'un incrément une caractéristique de l'élément; à appliquer au circuit une impulsion de contrôle entre chacune des impulsions du premier type, l'amplitude des impulsions de contrôle étant suffisamment faible pour n'avoir 10 aucun effet sur les caractéristiques de l'élément de circuit; à régler l'application des impulsions du premier type d'après la réponse mesurée de l'élément de circuit de façon à interrompre l'application des impulsions du premier type lorsque la caractéristique modifiée de l'élément de circuit atteint une 15 valeur finale prédéterminée.