FR 2102153 A1 19720407 FR 7129103 A 19710809 1 29103 i 21.02153 La présente invention concerne un élément de mémoire électrique, .à fonctionnement dynamique, comportant deux résistances commandées et au moins deux accumulateurs d'énergie, à chacun desquels correspond un circuit de charge et un circuit de décharge. On a déjà proposé un élément de mémoire électrique, constitué par deux composants commandés au moins qui sont conducteurs ou bloqués en opposition de phase, indépendamment de l'état de charge de deux capacités en parallèle avec leurs électrodes de commande. Un circuit de charge et un circuit de décharge sont prévus pour chaque capacité. Par l'intermédiaire de ces circuits, diverses impulsions d'horloge de phase, décalées dans le temps, chargent les capacités, puis les déchargent de nouveau jusqu'à leur état de charge initiale ou les maintiennent chargées. Un tel élément est appelé élément de mémoire à quatre impulsions d'horloge, car la conservation de l'information mémorisée exige quatre impulsions d'horloge se répétant cycliquement. De tels éléments de mémoire qui, contrairement aux cellules de mémoire statiques connues, fonctionnent dynamiquement, sont caractérisés par la vitesse élevée de sortie et d'entrée des informations. La consommation des cellules de mémoire est en outre très faible, car l'élément n'absorbe de la puissance que pendant la recharge où la charge de la capacité de mémoire. Un inconvénient de la cellule de mémoire précédemment proposée réside dans le fait que son fonctionnement exige un générateur délivrant quatre impulsions d'horloge décalées dans le temps. Les diverses impulsions d'horloge devant être appliquées aussi à divers endroits du montage, il est nécessaire de prévoir des fils d'horloge qui occupent beaucoup de place et imposent un appareillage technologique important, notamment dans le cas de la réalisation sous forme de circuits semiconducteurs intégrés. La réalisation de la cellule de mémoire antérieurement proposée prévoit six transistors à effet de champ. Il est souhaitable de réduire le nombre des composants utilisés. L'invention a pour objet un élément de mémoire comportant aussi peu de composants que possible.et d'une utilisation aussi facile que possible. Dans un élément de mémoire du type précédemment décrit, et selon une caractéristique essentielle de l'invention, le circuit de charge de chaque accumulateur d'énergie est constitué par un composant redresseur, branché en série avec la résistance commandée formant un circuit de décharge, les deux accumulateurs d'énergie sont reliés simultanément aux 1 29103 2 2102153 impulsions d'horloge de phase périodiques par les circuits de charge, et la non-linéarité des composants et la durée des impulsions d'horloge de phase sont choisies de façon que l'information mémorisée soit renouvelée ou remplacée par l'information complémentaire à chaque impulsion d'horloge de phase. L'élément de mémoire selon l'invention présente l'avantage essentiel de pouvoir fonctionner avec une seule impulsion d'horioge de phase périodique. Il peut par suite recevoir et délivrer rapidement des informations. La consommation est faible. L'appareillage technologique a été fortement réduit, car un seul fil d'horloge de phase demeure nécessaire. Il est possible de loger de nombreux éléments de mémoire dans un substrat semiconducteur, comme le montrera la description détaillée ultérieure, l'impulsion d'horloge de phase étant appliquée simultanément à tous les éléments de mémoire par le substrat. Un fil d'horloge distinct est totalement supprimé dans ce cas, car il suffit de relier le substrat semiconducteur à l'horloge délivrant les impulsions de phase. L'élément de mémoire selon l'invention peut être réalisé avec un nombre extrêmement faible de composants, comme le montrera la description ultérieure. C'est ainsi qu'un élémênt de mémoire ne comporte par exemple que deux transistors à .effet de champ, dont les électrodes sont connectées de façon appropriée. L'encombrement d'une telle cellule de mémoire est par suite très faible sur un substrat semiconducteur. L'emploi du dispositif selon l'invention permet la production simple et économique d'une mémoire complexe. Le fonctionnement des éléments de mémoire selon l'invention repose sur l'observation suivante : en cas d'emploi de composants non-linéaires, les accumulateurs d'énergie ne se déchargent pas à la même~vitesse lors de l'apparition d'une impulsion d'horloge de phase, mais les temps de décharge dépendent de l'énergie contenue dans les mémoires avant l'apparition de cette impulsion. Dans l'élément de mémoire selon l'invention, les accumulateurs d'énergie sont constitués de préférence par des capacités, branchées en parallèle avec les résistances commandées et/ou en parallèle avec les composants redresseurs. Il peut s'agir de capacités discrètes fixes ou des capacités propres des résistances commandées et des composants redresseurs utilisés. Les résistances commandées sont de préférence des transistors à effet de champ, et notamment des transistors à effet de champ MIS ou MOS à grille isolée du substrat semiconducteur. Les capacités sont constituées dans ce 71 29103 3 2102153 cas par la capacité d'entrée d'un transistor, la capacité de jonction de l'autre transistor et le cas échéant la capacité de jonction du composant redresseur. La variation de ces capacités n'est pas linéaire en fonction de la tension appliquée. 5 Les composants redresseurs sont de préférence des diodes. Dans le cas de transistors à effet de champ, et selon une autre caractéristique de l'invention, ils sont constitués par la jonction entre une électrode principale et le substrat semiconducteur. On appelle électrodes principales les électrodes de source et de drain du transistor à effet de champ MIS. 10 Afin de conserver l'information introduite dans l'élément de mémoire, il faut choisir la non-linéarité des résistances commandées et la durée des impulsions d'horloge de phase de façon que la résistance, déjà commandée à une faible valeur par l'information mémorisée, demeure pendant la durée des impulsions d'horloge de phase toujours inférieure à la résistance que 15 seule l'apparition de l'impulsion d'horloge de phase fait passer de la valeur élevée à la valeur faible. L'écriture d'une information s'effectue simplement en faisant passer une seule fois une ou les deux capacités de mémoire dans un état de charge déterminé, selon l'information à mémoriser. La tension nulle correspond âlors 20 par exemple.à un 0 logique, tandis qu'une tension négative de valeur définie correspond au 1 logique. D'autres caractéristiques et avantages de l'invention seront mieux compris à l'aide de la description détaillée ci-dessous et des dessins annexés sur lesquels : 25 la figure 1 représente le schéma de principe de l'élément de mémoire selon l'invention; la figure 2 représente le diagramme tension-temps de l'impulsion d'horloge de phase et la tension sur l'électrode d'entrée ou de sortie du montage, pour un état de mémorisation défini; 30 la figure 3 représente la non-linéarité des résistances commandées; la figure 4 représente la variation des deux résistances commandées pendant la durée d'une impulsion d'horloge de phase; la figure 5 représente la non-linéarité d'une capacité correspondant à un transistor à effet de champ; 35 la figure 6 représente la variation de tension correspondante sur l'élec trode d'entrée et l'électrode de sortie du montage, pendant une impulsion d'horloge de phase; 71 29103 4 2102153 la figure 7 représente un diagramme capacité-tension d'une autre capacité non-linéaire; la figure 8 représente une première possibilité, de réalisation de l'élément de mémoire selon l'invention; 5 la figure 9 représente une seconde possibilité de réalisation de l'élément de mémoire selon l'invention; et la figure 10 représente un élêmtent de mémoire en semiconducteurs intégrés. Selon la figure 1, la cellule de mémoire est constituée par deux résistances commandées R , et R Chaque résistance est branchée en st 1 st 2 10 série avec un composant G1 ou G2 à propriétés de redressement. Chaque redresseur doit être branché en série avec une résistance commandée, de façon que .les redresseurs deviennent conducteurs lors de l'apparition d'une impulsion d'horloge de phase. Chaque connexion entre un redresseur et une résistance commandée en série est reliée à l'électrode de commande de 15 l'autre résistance commandée. C'est ainsi que dans le montage selon la figure 1, le point de connexion x entre et R ^ est relié à l'électrode de commande de Rgt ^ et Ie point y entre G^ et R ^ à l'électrode de commande de R ^ ,. Une capacité C. ou C„ est en parallèle avec R ou st 1 r 12 r st 1 R . 0. Les électrodes libres des redresseurs G-, et G„ sont reliées entre st z 12 20 elles et, par le point A du montage5 à l'horloge délivrant l'impulsion de phase 0. Les électrodes libres des résistances commandées sont mises à la terre ou également reliées au point A du montage. On admet d'abord que des capacités C^ et C^ sont linéaires. Un potentiel négatif, et par suite un 1 logique, est appliqué au point E du montage, 25., identique à x; la tension zéro, et par suite un 0 logique, est appliquée au point identique à y. Il s'agit par hypothèse de l'état introduit une fois dans la cellule et devant être conservé à l'aide de l'impulsion d'horloge de phase. Pour obtenir un 1 logique, on utilise alors un potentiel négatif quand la cellule de mémoire est réalisée conformément aux schémas 30 des figures 8 à 10. Ces exemples utilisent des transistors à effet de champ ' M0S et Q2 à'canal p, du type à enrichissement. Ces transistors ont une faible résistance quand un potentiel négatif est appliqué à l'électrode de commande ou grille et une tension est appliquée, entre les électrodes principales, tandis qu'ils ont une résistance élevée, ou sont bloqués, quand 35 une tension nulle est appliquée à la grille. Dans les conditions précédentes, la résistance R ^ est faible, par suite du potentiel négatif sur x. La valeur de R ^ représentée à la 71 29103- 5 2102153 figure 4 est pratiquement constante et faible pendant la durée de l'impulsion d'horloge de phase. La capacité se charge ainsi sous la tension -ïï. Cet état de charge est illustré par la courbe inférieure de la figure 2. Cette dernière représente en outre la variation dans le temps des impulsions d'horloge de phase et de la tension au point F. L'apparition de l'impulsion d'horloge de phase 0 au point A rend la diode conductrice (figures 8 et 9) et la capacité C^ se charge avec une constante de temps déterminée, comme le montre la courbe médiane de la figure 2. Par suite de l'accroissement du potentiel au point F, la tension augmente aussi sur l'électrode de commande de la résistance R ,. de sorte que la résistance st r diminue. La figure 4 représente la décroissance de la résistance Rgt ^ entre une valeur élevée et une valeur faible, pendant la durée T de l'impulsion d'horloge de phase, quand la tension augmente au point F. La durée de l'impulsion d'horloge de phase est calculée de façon que la résistance R ^ à la fin de cette impulsion, soit encore supérieure de AR à la valeur de la résistance Rgt ^• Ce comportement s'obtient également quand la tension au point F atteint la valeur maximale -II avant la fin de l'impulsion d'horloge de phase, comme le montre la figure 2. La décroissance de la résistance est en effet retardée par la non-linéarité et par des phénomènes physiques. Ce comportement est particulièrement celui des transistors à effet de champ MOS et utilisés dans les exemples de réalisation selon figures 8 et 9. Le fonctionnement du dispositif selon l'invention est particulièrement bon pour des impulsions d'horloge de phase extrêmement courtes, mais des essais ont montré que l'élément de mémoire conserve l'information mémori-sée^même quand la durée des impulsions d'horloge de phase est de quelques microsecondes. A l'instant où la différence des deux résistances R , et R „ est st 1 st 2 encore suffisamment grandes l'impulsion d'horloge de phase 0 cesse soudainement et la tension s'annule au point A. Les diodes et (figures 8 et 9) sont ainsi branchées dans le sens inverse. La capacité C^ ne peut plus se décharger que sur R „ et la capacité C„ que sur R La valeur st i Z st i de la résistance Rgt ^ étant à cet instant inférieure à Rst C^ peut se décharger plus rapidement que C^. La tension au point F diminue ainsi plus rapidement que celle au point E, de sorte que la tension sur l'électrode de commande de la résistance R^ ^ décroît plus rapidement que la tension sur l'électrode de commande de R „. La résistance R „ croît st 2 st 1 71 29103 2102153 donc plus rapidement que Rgj_ ^. La décroissance différente des tensions et la croissance différente des résistances agissent ainsi dans le même sens et l'on obtient une variation physique auto-accélérée, à la fin de laquelle C„ est totalement déchargée. La résistance commandée R t pré-^ St i. sente par suite une valeur extrêmement élevée avant que la capacité Cj ait pu se décharger. Dans le cas d'un transistor à effet de champ, cela signifie que le circuit résistant est bloqué et la poursuite de la décharge de est interdite. La non-linéarité des composants et la durée des impulsions d'horloge de phase doivent, pour la conservation de l'information mémorisée, être choisies de façon que la tension résiduelle sur ou aux points x et E, après la fin de l'impulsion d'horloge de phase, corresponde encore à un 1 logique. La figure 2 représente les variations correspondantes des tensions U et U . Lors de l'apparition d'une i? ii nouvelle impulsion d'horloge de phase, se recharge complètement, de sorte que la variation temporelle décrite des tensions se répète aux divers points du montage. Les capacités et ne sont pas linéaires en général, et notamment quand elles sont formées par les capacités propres des transistors à effet de champ MOS et (figures 8 et 9). La figure 5 représente la courbe capacité-tension de telles capacités, essentiellement constituées par la capacité d'entrée d'un transistor et une capacité de jonction de l'autre transistor. Dans le cas des transistors à effet de champ MOS à canal p du type à enrichissement, la capacité diminue quand la tension augmente. Pour la variation temporelle de la tension aux points F et E, cela signifie que du fait de la tension plus faible sur F pendant la décharge, la capacité y est plus grande. On a donc pendant la décharge. De faibles tensions sur F ralentissent la décharge de la capacité. Il faut par suite adapter les non-linéarités des capacités et résistances de façon à obtenir les variations de tension représentées à la figure 2. Le processus de charge de la capacité démarre plus lentement que celui de la capacité 0^, car est très supérieure à au début d'une impulsion d'horloge de phase. La non-linéarité des capacités agit ainsi dans le même sens que celle des résistances commandées, lors de la charge, de sorte que la variation de tension aux points E et F est encore améliorée, car l'information introduite est toujours conservée. La figure 6 représente la variation de tension aux points E et F pen- 71 29103 7 2102153 dans une impulsion d'horloge de phase, quand la non-linéarité des capacités agit dans le même sens que celle des résistances commandées,selon la figure 5. On voit qu'à la fin de l'impulsion d'horloge de phase, il existe entre U„ et U une différence AU suffisante pour produire, même £> r 5 pendant les intervalles entre impulsions d'horloge, une tension U„ - U_ ii X mm' encore définie comme 1 logique. Il est possible de réduire les impulsions d'horloge de phase au point que le transistor (figures 8 et 9) ne passe plus dans l'état conducteur. Ce résultat peut être obtenu grâce aux tensions de coude de la plupart 10 des transistors à effet de champ MOS. Lorsque C^ et C^ sont constituées par des capacités non-linéaires, dont la figure 7 représente la variation en fonction de la tension, leur non-linéarité agit dans le sens inverse de celle des résistances commandées Quand l'action des capacités est suffisamment importance, l'information 15 contenue dans la cellule de mémoire est remplacée par l'information com- plémentée à chaque impulsion d'horloge de phase. En d'autres termes, un 0 logique apparaît sur E et un 1 logique sur F après la première impulsion d'horloge de phase. Les conditions sont de nouveau inversées après la seconde impulsion d'horloge de phase. 20 Au lieu de capacité, il est également possible d'utiliser comme accu mulateurs d' énergie des inductances linéaires ou non, disposées dans le circuit de décharge, de charge ou de commande des résistances commandées. Une capacité supplémentaire C,. peut être branchée entre les points E et F. Elle renforce le comportement d'une celle de mémoire selon l'inven-25 tion en ce sens que l'information mémorisée se conserve. U faut en outre souligner que les capacités C^, C^ de diode, représentées sur les figures, renforcent également le comportement de la cellule de mémoire selon l'invention. Dans le schéma de la figure 8, les électrodes principales libres des 30 transistors à effet de champ, c'est-à-dire les électrodes non reliées aux diodes correspondantes, sont à la masse, tandis que dans le schéma de la figure 9, ces électrodes aMsi que les électrodes libres des diodes sont reliées à l'horloge délivrant les impulsions de phase. Le dispositif selon l'invention permet une réalisation particulière-35 ment avantageuse par intégration. Selon la figure 10, une telle cellule de mémoire est alors constituée par deux transistors à effet de champ M-OS, introduits dans un substrat semiconducteur 1 commun, de type n. Le premier 1 29103 2102153 transistor est formé par les régions 2 et 3 de type p, introduites dans le substrat semiconducteur avec un ê'car tement déterminé. La zone du canal située entre ces régions est recouverte par une couche isolante 6, sur laquelle est disposée la grille 7. L'autre transistor est constitué de même par les régions 4 et 5 de type p, entre lesquelles la couche isolante 6 porte la grille 8. Les régions 3 et 4 sont reliées entre elles et mises à la masse par le contact 11. L'horloge délivrant l'impulsion de phase 0 est reliée au contact arrière 12, assurant la connexion du substrat semiconducteur 1 sans jonction. La diode est formée par la jonction entre la région 2 et le substrat semiconducteur 1; la diode est de même formée par la jonction entre la région 5 et le substrat. Afin d'obtenir le schéma selon figure 8, le contact 9 de la région 2 est relié à la grille 8 du transistor Q2 et le contact 10 de la région 5 à la grille 7 de Q^. Le contact 9 constitue ainsi le point E du montage, tandis que le contact 10 constitue le point F. Il est également possible de relier le contact 11 aqçcontact arrière 12, selon la figure 9. Le contact arrière est alors relié en outre à la masse par une capacité C,.. D Il est évidemment possible aussi de réaliser l'élément de mé-aioire selon l'invention avec des transistors à effet de champ à canal n. Un 1 logique est alors constitué par une tension positive. Les impulsions d'horloge de phase sont également constituées dans ce cas par des impulsions de tension positives. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux dispositifs qui viennent d'être décrits uniquement à titre d'exemples non limitatifs, sans sortir du cadre de 1'inveution. BAD ORIGINAL 1 29103 9 2102153 Revendications 1. Elément de mémoire électrique à fonctionnement dynamique, comportant deux résistances commandées et au moins deux accumulateurs d'énergie, à chacun desquels correspondent un circuit de charge^ et un circuit de décharge, et caractérisé en ce que le circuit déchargé de chaque accumulateur d'énergie est constitué par un composant redresseur, en série avec la résistance commandée formant un circuit de décharge, les deux accumulateurs d'énergie sont reliés simultanément, par les circuits de charge, à des impulsions d'horloge de phase périodiques, et la non-linéarité des composants ainsi que la durée des impulsions d'horloge de phase sont choisies de façon que 1'information mémorisée soit renouvelée ou remplacée par l'information complémentée à chaque impulsion d'horloge de phase. 2. Elément de mémoire selon revendication 1, caractérisé en ce que les accumulateurs d'énergie sont constitués par des capacités branchées en parallèle '^vec les résistances commandées et/ou en parallèle avec les composants redresseurs. 3. Elément de mémoire selon revendication 1, caractérisé en ce que les composants redresseurs sont des diodes. 4. Elément de mémoire selon revendication 2, caractérisé en ce que les capacités sont discrètes. 5. Elément de mémoire selon revendication 1, caractérisé en ce que les résistances commandées sont des transistors. 6. Elément de mémoire selon revendication 5, caractérisé en ce que les résistances commandées sont des transistors à effet de champ MIS à grille isolée du substrat semiconducteur. 7. Elément de mémoire selon revendications 2 et 6, caractérisé en ce que les capacités sont non-linéaires et constituées par les capacités propres des transistors à effet de champ MIS et les capacités de jonction des diodes. 8. Elément de mémoire selon revendications 1 et 3, caractérisé en ce que chaque diode est branchée en série avec une résistance commandée, de façon à devenir conductrice lors de l'apparition d'une impulsion d'horloge de phase. 9. Elément de mémoire selon une quelconque des revendications précédentes, caractérisé en ce que chaque point de connexion entre une diode et une résistance commandée en série est relié à l'électrode de commande de l'autre résistance commandée. 1 29103 10 2102153 10. Elément de mémoire selon revendication 9, caractérisé en ce qu'une capacité supplémentaire est branchée entre les deux points de connexion des deux montages en série. 11. Elément de mémoire selon une quelconque des revendications 1 à 10, caractérisé en ce que l'électrode principale libre des résistances commandées, non reliée à une diode, est mise à la masse. 12. Elément de mémoire selon une quelconque des revendications 1 à 10, caractérisé en ce que l'électrode principale libre des résistances commandées, non reliée à une diode, est connectée à l'horloge délivrant les impulsions de phase. 13. Elément de mémoire selon une quelconque des revendications 1 à 12, caractérisé en ce que des capacités augmentant avec la tension sont branchées en parallèle avec les résistances commandées. 14. Elément de mémoire selon une quelconque des revendications 1 à 12, caractérisé en ce que la non-linéarité des résistances commandées et la durée des impulsions d'horloge de phase sont choisies de façon que la résistance, déjà commandée à une faible valeur par l'information mémorisée, demeure toujours inférieure, pendant la durée des impulsions d'horloge de Jihase, à la résistance que seule l'apparition d'une impulsion d'harloge de phase fait passer d'une, valeur élevée à une valeur faible. 15. Elément de mémoire selon une quelconque des revendications 1 à 14, caractérisé en ce que chaque diode est constituée par une jonction entre une électrode principale d'un transistor à effet de champ et le substrat semiconducteur. 16. Elément de mémoire selon une quelconque des revendications 1 à 15, caractérisé en ce qu'il est constitué par deux transistors à effet de champ MIS, introduits dans un substrat semiconducteur commun qui est relié à l'horloge délivrant les impulsions de phase, une des deux électrodes principales de chaque transistor à effet de champ étant reliée à la grille de l'autre transistor à effet de champ, tandis que les deux électrodes principales restantes sont reliées entre elles et à l'horloge ou à la masse. 17. Elément de mémoire selon revendication, caractérisé en ce que les accumulateurs d'énergie sont constitués par des inductances non-linéaires.