FR 2041710 A1 19710205 FR 6914719 A 19690508 69 14719 1 2041710 La présente invention concerne un procédé de réalisation d'un dispositif comportant un support semi-conducteur recouvert d'un lit épitaxique et une zone incluse ou enterrée créée par dépôt et diffusion d'un îlot d'impuretés compris 5 entre ledit lit épitaxique et le support. Un tel support peut être, soit une plaquette semi-conductrice homogène d'un seul type de conductivité, soit une plaquette comportant plusieurs couches superposées ou régions de types de conductivité différents. L'invention concerne également un dispositif semi-10 conducteur obtenu par la mise en oeuvre de ce procédé. On sait qu'il est fréquemment utile de créer, dans une plaquette semi-conductrice portant une couche épitaxique, une zone enterrée obtenue par dépôt d'un îlot d'impuretés sur la plaquette avant formation du lit épitaxique et par diffu-15 . sion ultérieure de cet îlot. Ainsi, par exemple dans un dispositif semi-conducteur comportant un lit épitaxique ayant le type de conductivité N porté par un substrat ayant le type de conductivité P, il est fréquemment utile, notamment en vue de créer un transistor 20 latéral, c'est-à-dire dont les trois zones d'émetteur, de ■base et de collecteur sont disposées l'une à la suite de l'autre au lieu d'être enclavées l'une dans l'autre, de créer une zone enterrée de type ET fortement dopée désignée généralement par type IT+. Une telle zone créée sous l'émetteur et le 25 collecteur d'un transistor latéral permet de réduire l'efficacité d'injection là où le courant dlémetteur ne peut pas être collecté. Elle est généralement réalisée dans les plaquettes de silicium en pratiquant sur le substrat avant épitaxie un dépôt de prédiffusion d'un îlot d'arsenic, corps 30 dont la vitesse de diffusion limitée le rend particulièrement apte à la création d'une zone enterrée de type N+. Cependant, ce procédé comporte un très grand inconvénient. En effet, à la température à laquelle se déroule ultérieurement le dépôt du lit épitaxique, des vapeurs 35 d'arsenic issues du dépôt de prédiffusion se répandent dans 1'appareil de dépôt épitaxique et une certaine quantité d'arsenic est redéposée en même temps que le lit épitaxique et constitue dans celui-ci une impureté qui abaisse la résistivité. De ce fait, le lit épitaxique n'atteint pas la 40 qualité que l'on souhaite, et que l'on atteindrait en 69 14719 2 2041710 l'absence d'une zone enterrée. La présente invention remédie à cet inconvénient. Elle permet d'éviter que les vapeurs provenant de' l'îlot d'impuretés destiné à former la zone enterrée ne se mélangent 5 à la matière semi-conductrice pendant la formation du lit épitaxique. L'idée de base de l'invention est qu'en déposant le lit épitaxique en deux étapes séparées par un nettoyage de l'appareil de fabrication, il est possible d'obtenir une 10 couche épitaxique superficielle d'excellente qualité. Selon l'invention, le procédé de réalisation,au moyen d'un appareil de dépôt épitaxique, d'un dispositif comportant un support semi-conducteur recouvert d'un lit épitaxique et une zone enterrée créée par dépôt et diffusion 15 d'un îlot d'impureté compris entre ledit lit épitaxique et le suppoib, est caractérisé en ce que l'on dépose sur ledit support et ledit îlot une première couche épitaxique, après quoi on nettoie l'appareil de dépôt épitaxique et l'on dépose une deuxième couche épitaxique. 20 Le nettoyage séparant les deux étapes du dépôt du lit épitaxique permet d'éliminer de l'appareil de dépôt toutes les vapeurs de l'impureté, par exemple l'arsenic, qui sont issues dudit îlot le prédiffusion lui-même et qui, sinon, se répandraient pendant le dépôt épitaxique et se redéposeraient 25 avec la matière semi-conductrice du lit épitaxique. Il est à noter que les vapeurs parasites quittent l'îlot de prédiffusion non seulement par volatilisation au début de l'épitaxie, quand le dépôt de prédiffusion affleure la surface du support, mais aussi par exodiffusion tant que la couche épitaxique 30 déposée est mince. Aussi, le nettoyage selon l'invention n'est-il pratiqué que lorsque la première couche épitaxique déposée a une épaisseur suffisamment importante pour maintenir dans leur site les molécules de l'îlot cle prédiffusion et les empêcher de se répandre dans l'appareil de dépôt. 35 Le procédé conforme à l'invention permet d'obtenir au-dessus d'une zone enterrée, notamment dopée à l'arsenic, un lit de substance épitaxique composé de deux couches dont la couche superficielle, celle dans laquelle on crée ultérieurement des dispositifs actifs ou passifs^ est d'une 40 excellente résistivité. 69 14719 3 2041710 Une fois que l'épaisseur de la première couche épitaxique est suffisante, 1'exodiffusion de l'impureté ôst pratiquement nulle, un nettoyage de l'appareil permet d'éliminer toute trace de ladite impureté et le dépôt peut repren-5 dre, les lits déposés étant alors exempts de l'impureté redoutée. L'épaisseur de la première couche déposée est avantageusement supérieure à 1 u, et elle peut être de l'ordre de 4 ou 5 u. 10 Avantageusement, on fait subir au dispositif semi conducteur, lors de l'interruption de l'opération d'épitaxie, un certain nombre de traitements, notamment de recuits et/ou de décapage. En effet, un recuit pratiqué lors de cette phase 15 des opérations, permet de régler éventuellement l'épaisseur de la zone enterrée ; en particulier, il permet d'obtenir une zone enterrée plus épaisse. Il peut être avantageux à cette fin de poursuivre le dépôt de la première couche jusqu'à ce que celle-ci atteigne une épaisseur plus élevée que celle 20 qui serait nécessaire, pour éviter 1'exodiffusion. Paï* ailleurs, un décapage de la plaquette permet, dans certains cas, d'éliminer toute trace superficielle de l'impureté, et éventuellement de préparer la surface du dis- . positif semi-conducteur, après recuit, et avant le dépôt d'une 25 nouvelle couche épitaxique. Suivant un mode particulier de mise en oeuvre de l'invention, le dispositif comprend un support dont la région sur laquelle est déposé le lit épitaxique est de type P, ce lit épitaxique étant de type M et la zone enterrée de type N+ 50 étant obtenue par diffusion d'arsenic. Afin d'obtenir un tel dispositif on dépose sur le support une première couche épitaxique d'une épaisseur moitié de l'épaisseur désirée pour le lit épitaxique et on pratique alors un recuit d'une durée telle que l'îlot enterré diffuse 35 approximativement jusqu'à la surface de la première couche épitaxique, puis on effectue le nettoyage de l'appareil à épitaxie, après quoi on dépose la seconde couche épitaxique. Dans le cas où le support semi-conducteur et le 69 14719 4 2041710 lit épitaxique doivent porter une pluralité de dispositifs, séparés par des cloisons d'isolement diffusées dans ledit support et ledit lit, on effectue des premiers dépôts de prédiffusion d'impuretés (par exemple le bore) nécessaires 5 pour créer lesdites cloisons d'isolement, soit après, soit avant le dépôt des îlots de prédiffusion destinés à former les zones enterrées, puis on fait diffuser ces dépôts en même temps que lesdits îlots et, après le dépôt de la seconde couche épitaxique, on effectue des secohds dépôts de prédif-10 fusion sur cette dernière, après quoi on fait diffuser ces seconds dépôts jusqu'à ce qu'ils rejoignent les premiers. La présente invention permet la réalisation de transistors PNP latéraux dans des circuits intégrés monolithiques. On sait que les transistors PNP latéraux ont pour 15 principal défaut un gain en courant très faible et qu'on améliore celui-ci en créant une couche enterrée sous l'émetteur et le collecteur afin de réduire l'efficacité d'injection là où le courant émetteur ne peut pas être collecté. Le principal inconvénient d'une telle structure est de réduire 20 la tension de claquage base-collecteur. Pour former un circuit intégré comportant un tel transistor PHP sur un support de type P, on effectue, d'une part, un dépôt de prédiffusion d'arsenic et, d'autre part, des premiers dépôts de prédiffusion de bore destinés à 25 former au moins en partie des cloisons d'isolement, puis on dépose une première couche épitaxique ayant une épaisseur moitié de celle du lit épitaxique de type N envisagé, on effectue un recuit, d'une durée telle que la zone enterrée occupe sensiblement toute l'épaisseur de cette première 30 couche épitaxique, on dépose la deuxième couche épitaxique de type N, dans laquelle on crée l'émetteur à partir d'un dépôt de prédiffusion réalisé en même temps que des seconds dépôts de prédiffusion destinés à constituer avec les premiers lesdites cloisons et le collecteur à partir 35 d'un dépôt de prédiffusion réalisé en même temps que des dépôts de prédiffusion destinés à constituer des résistances et les bases de transistors KPN. Dans un transistor latéral obtenu par la mise en oeuvre de ce procédé, le fait d'élaborer le lit épitaxique 40 en deux couches permet de laisser diffuser la couche 69 14719 5 2041710 enterrée dans toute l'épaisseur de la première et d'avoir la deuxième parfaitement propre en raison du nettoyage effectué entre les deux opérations d'épitaxie, de telle.sorte qu'il est possible de déterminer, d'une part, la concentration en 5 atomes d'arsenic à la surface de la première couche et, d'autre part, la résistivité de la deuxième et de prévoir, ainsi, la profondeur à laquelle devra être diffusée la couche de bore nécessaire à l'obtention du collecteur. En conséquence, la différence de profondeur entre 10 l'émetteur et le collecteur et, par suite, la tension de claquage base-collecteur sont parfaitement définies. La description qui va suivre, en regard des dessins annexés donnés à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée. 15 Les figures 1 à 4- montrent, en coupe schématique et à différents stades de fabrication, un circuit intégré comportant un transistor réalisé conformément à l'invention. Dans l'exemple ci-après, on a choisi, pour illustrer l'invention, la réalisation d'un transistor PNP. Le 20 substrat de base est alors de type P et la couche épitaxiale de type 1T, mais il va de soi que l'on pourrait réaliser sui-_ vant le même procédé un transistor NPÎT dans le cas où le substrat de base serait de type N et la couche épitaxiale de type P. 25 Le plus, il est à noter que les dimensions sur les dessins sont considérablement exagérées et non proportionnées, en particulier dans le sens de l'épaisseur afin de rendre les figures plus claires. Les couches superficielles d'oxyde, conséquentes 50 aux diverses opérations thermiques, ne sont pas représentées. Il n'est pas fait allusion à ces couches protectrices au cours de la description, car la formation de telles couches et l'ouverture de fenêtres aux emplacements désirés sont des opérations systématiques précédant toute opération de diffu-35 sion faisant appel à des techniques connues. De même, il n'est pas toujours fait allusion aux opérations de dépôt ou de prédiffusion de l'impureté que l'on veut faire diffuser étant entendu que les opérations de diffusion sont le plus souvent, sauf spécification 40 contraire, précédées d'un dépôt de prédiffusion. 69 14719 6 2041710 Sur les figures, les éléments qui se correspondent d'une figure à l'autre portent les mêmes références affectées d'indices différents lorsque ces éléments évoluent. Afin de réaliser, selon l'invention, un circuit 5 intégré comportant un transistor latéral, on part d'un substrat 1 de silicium de type P et sur une surface 2 de ce substrat 1 convenablement préparée, on dépose localement en prédiffusion, d'une part des îlots 3a d'impuretés de même type que celles du substrat, par exemple du bore, mais en 10 plus forte concentration et, d'autre part un îlot 4a de faible résistivité et de type de conductivité opposé à celui dudit substrat 1, réalisé par exemple à partir d'arsenic. Les îlots 3a de type P+ qui constituent l'ébauche de parois d'isolement 3 et les îlots 4a de type qui constituent 15 l'ébauche de la couche enterrée 4, sont réalisés aux formes désirées par des techniques de masquage bien connues des spécialistes (voir figure 1). Sur la surface 2 du substrat 1, y compris sur les îlots 3a et 4a, on dépose ensuite une première couche épi-20 taxique 5 A ce moment, on nettoie l'appareillage pour éliminer les vapeurs d'arsenic qui peuvent y être incluses. 30 Après ces opérations de nettoyage, on dépose sur la surface 6 de la couche épitaxique 5* y compris sur' les îlots 3b et A-b, une seconde couche épitaxique 7 de même 69 14719 7 2041710 type de conductivité que la couche précédente 5» donc de type N. Sur la surface externe 8 de ladite couche 7 on effectue alors des îlots de prédiffusion de type P+, les uns 5 3c pour prolonger les parois d'isolement, l'autre 9a destiné à la réalisation de l'émetteur, et un îlot 10a de type P destiné à la réalisation du collecteur. Les îlots 3c et 9a peuvent être obtenus simultanément et l'îlot 10a peut être élaboré en même temps que la base d'un transistor NPN ou 10 qu'une résistance faisant partie du même circuit intégré. Par un traitement thermique approprié, on fait diffuser ces divers îlots pour aboutir à la structure finale illustrée par la figure 4 ; les îlots 3c ont rejoint les îlots 3b pour former les parois d'isolement 3 tandis que 15 l'îlot 9a pénètre légèrement dans la couche enterrée 4 et forme l'émetteur 9- Il est à noter que durant les traitements thermiques nécessaires à la réalisation de la deuxième couche épitaxique.7 et des îlots 3c, 9a, 10a, l'épaisseur de l'îlot 4b a peu varié en raison de la forte résistivité que l'on 20 donne à la couche 7 La profondeur■de diffusion de l'îlot 10a qui forme alors le collecteur 10 est calculée en fonction de la concentration en surface de la couche enterrée 4 et de la résisti-25 vité de la seconde couche épitaxique 7 de manière à ce que l'intervalle entre le fond du collecteur 10 et la couche enterrée 4 soit de l'ordre de 3 à 4 p.. La base du transistor PNP ainsi formé est constituée par la portion de la couche 7 comprise entre l'émetteur 9 et le collecteur 10. 69 14719 8 2041710 REVENDICATIONS 1.- Procédé de réalisation, au moyen d'un appareil de dépôt épitaxique, d'un dispositif comportant un support semi-conducteur recouvert d'un lit épitaxique et une zone 5 enterrée créée par dépôt et diffusion d'un .îlot d'impureté compris entre ledit lit épitaxique et le support, caractérisé en ce que l'on dépose sur ledit support et ledit îlot une première couche épitaxique, après quoi on nettoie l'appareil de dépôt épitaxique et l'on dépose une deuxième couche épi-10 taxique. 2.- Procédé selon la revendication 1, caractérisé en ce que, entre les dépôts des première et deuxième couches, le dispositif semi-conducteur est soumis à une opération thermique destinée à faire diffuser ledit îlot. 15 3«- Procédé selon la revendication 1, caractérisé en ce que, entre les dépôts des première et deuxième couches, le dispositif semi-conducteur est soumis à une opération de décapage destinée à éliminer les traces d'impureté superficielles provenant dudit îlot. 20 4.- Procédé de réalisation, selon les revendications 1 et 2, d'un ensemble semi-conducteur comprenant une pluralité de dispositifs séparés par des cloisons d'isolement délimitant des caissons et diffusés dans un support commun et le lit épitaxique qu'il porte, au moins une zone enterrée étant 25 créée dans chaque caisson par dépôt et diffusion d'un îlot d'impureté compris entre ledit lit épitaxique et le support, caractérisé en ce qu'on effectue sur la première couche épitaxique des premiers dépôts de prédiffusion d'impuretés nécessaires pour créer lesdites cloisons d'isolement, soit après, 30 soit avant le dépôt des îlots de prédiffusion destinés à former les zones enterrées, puis on fait diffuser ces dépôts en même temps que lesdits îlots et, après dépôt de la seconde couche épitaxique, on effectue des seconds dépôts de prédiffusion sur cette dernière, après quoi on fait diffuser ces 35 seconds dépôts jusqu'à ce qu'ils rejoignent les premiers. 5«- Procédé de réalisation selon les revendications 1} 2 et 4 d'un dispositif semi-conducteur au silicium comprenant au moins un transistor latéral de type PNP, caractérisé en ce que sur un support de type P-on effectue, d'une part un 40 dépôt de prédiffus-ion d'arsenic et, d'autre part des premiers 69 14719 9 2041710 dépôts de prédiffusion de bore destinés à former au moins en partie des cloisons d'isolement, puis on dépose une première couche épitaxique de type Nf on effectue un recuit, d'une durée telle que la zone enterrée occupe sensiblement toute 5 l'épaisseur de cette première couche épitaxique, on dépose la deuxième couche épitaxique de type N, dans laquelle on crée l'émetteur à partir d'un dépôt de prédiffusion réalisé en même temps que des seconds dépôts de prédiffusion destinés à constituer avec les premiers lesdites cloisons, puis on 10 forme le collecteur dudit transistor, la base de ce dernier étant formée par la portion de la deuxième -couche épitaxique comprise entre ledit émetteur et ledit collecteur. 6.- Procédé selon la revendication 5, caractérisé en ce que le collecteur du transistor PNP est réalisé à 15 partir d'un dépôt de prédiffusion réalisé en même temps que des dépôts de prédiffusion destinés à constituer des résistances et des bases de transistors de type NPN. 7." Dispositif semi-conducteur, notamment circuit intégré, obtenu par la mise en oeuvre du procédé spécifié 20 sous l'une des revendications précédentes. 8.- Dispositif semi-conducteur selon la revendication 7, caractérisé en ce que l'épaisseur de la première couche épitaxique est au moins égale à 1^ . 9.- Dispositif semi-conducteur selon la revendi-25 cation 7, caractérisé en ce que les épaisseurs de la première et de la deuxième couches sont sensiblement égales.