FR 2048030 A1 19710319 FR 7017101 A 19700512 70 17101 1 20^8030 La présente invention concerne les structures intégrées semiconductrices, et particulièrement les structures de transistors qui peuvent être incorporées dans de tels circuits intégrés. Les circuits intégrés planaires semiconducteurs classiques nécessitent 5 des structures de transistor pouvant être fabriquées par diffusion à travers une surface de l'élément de circuit intégré à laquelle on se réfère habituellement comme surface supérieure ou frontale. Afin de faciliter les interconnexions entre les éléments du circuit intégré, il est nécessaire que les trois régions actives du transistor, c'est-à-dire, l'émetteur, la base et 10 le collecteur, se développent sur la surface frontale ou supérieure de l'élément de circuit intégré. Dans les structures de transistor classiques utilisées dans les circuits intégrés, les régions collecteur sont habituellement formées les premières, et se développent le plus profondément dans l'élément de circuit intégré ou pastille. Les régions basB sont alors formées par dif-15 fusion dans les régions collecteur, et en conséquence, sont situées au-dessus de la région collecteur par rapport à la surface. Les régions émetteur sont formées à l'aide d'une diffusion finale dans la région base et, en conséquence, sont localisées au-dessus de la région base par rapport à la surface. Bien qu'originellement ces structures de transistor planaires aient été formées 20 par une triple diffusion des régions collecteurvbase, et émetteur, respectivement, dans un substrat, la structure de transistor intégré la plus courante de la technologie actuelle, est formée d'une région subcollecteur de type N+ enterrée à la surface du substrat, de type P sous une couche -épitaxiale de type N, les régions base et émetteur étant formées dans la couche épitaxia-25 le au-dessus du subcollecteur à l'aide d'une technique de double diffusion. Une structure caractéristique de ce type est décrite et montrée dans le texte intitulé :"Integrated Circuits", édité par R.M. Warner Jr, dans "Motorola Sériés on Solid State Electronics", particulièrement en référence aux figures 10-7, page 189. 30 Bien que le transistor formé avec l'ordre classique des régions, collec teur au-dessous de la base elle-même au-dessous de l'émetteur, soit d'un usage universel dans les circuits intégrés planaires, cet ordre classique présente plusieurs inconvénients reconnus. Du point de vue conception de circuit, la nécessité de l'isolement électrique des régions collecteur dans 35 les transistors intégrés est beaucoup plus fréquente que la nécessité de l'iiolement émetteur. On obtient l'isole.ment collecteur dans les circuits intégrés classiques par l'utilisation d'une jonction PN polarisée inverse supplémentaire entre la région collecteur et la pastille elle-même, comme représenté dans la structure décrite dans le texte cité en référence. Dans 40 ces transistors classiques, la région la plus supérieure, l'émetteur, est 17101 2 20^8030 celle qui est isolée le plus complètement et le plus efficacement. D'autre part, du fait que des circuits transistor à émetteur commun ont un usage très large, il serait désirable d'obtenir une structure de transistors dans laquelle les interconnexions de plusieurs émetteurs soient facilement obtenues. Dans les circuits utilisant plusieurs émetteurs communs, les interconnexions entre ces émetteurs ne peuvent être réalisées intérieurement. Les interconnexions métalliques de surface classique doivent être réalisées entre les émetteurs. Cependant, avec la miniaturisation toujours croissante des circuits intégrés allant jusqu'à des milliers de dispositifs actifs et passifs dans un bloc de circuit intégré unique, la zfine de surface utilisable pour des interconnexions a diminué de façon significative. 11 s'ensuit alors, que des structures de transistor dans lesquelles des émetteurs communs peuvent être connectés intérieurement au lieu de l'Être par interconnexion de surface seraient très désirables. De plus, dans de nombreuses réalisations de circuit, l'efficacité du fonctionnement et de la fabrication serait améliorée si le collecteur bénéficiait de l'isolement complet et efficace de la région la plus élevée du transistor. En conséquence, un transistor inverse planaire intégré, c'est-à-dire un transistor ayant une configuration où l'émetteur est au-dessous de la base qui est au-dessous du collecteur, serait une structure très désirable. Une telle structure rendrait possible des interconnexions intérieures à l'intérieur du matériau semiconducteur entre les émetteurs communs. On obtiendrait aussi l'isolement collecteur désiré. En outre, une telle structure inverse rendrait aussi possible l'intégration de transistors de type spécial tels que les transistors à barrière de Schottky qui nécessitent que la jonction collecteur-base soit à la surface supérieure ou frontale d? la pastille de circuit intégré. Bien que dans l'art on reconnaisse la nécessité des transistors inverses et que l'on ait réalisé des tentatives pour obtenir de tels transistors, oh pense qu'aucun transistor planaire inverse intégré de pratique commerciale dans lequel les trois régions actives se développent vers la surface supérieure de la pastille ait été trouvé. Il n'est pas pratique de produire un transistor inverse à l'aide des techniques de triple diffusions où la région émetteur est diffusée la première dans le substrat, suivie par la diffusion de la région base dans la région émetteur et où l'on diffuse ensuite la région 35 collecteur dans la région base. Du fait dés limites dë la diffusion, il n'est pas réalisable de former par diffusion une région de conductivité de type opposé ayant une concentration de porteurs majoritaires inférieure à la concentration de porteurs majoritatirës dans la région où on la diffuse. Puisque tous les transistors pratiqués nécessitent une concentration de porteurs 40 majoritaires dans la région base inférieûre à celle de la région émetteur, 70 17101 3 2048030 la technique de diffusion triple qui nécessite la diffusion de la région base dans la région émetteur n'est pas réalisable pour la formation des structures de transistors inverses. De façon semblable, il n'est pas réalisable d'inverser principalement les régions dans les structures de transistors 5 intégrés à double diffusion classique, qui utilisent une couche épitaxiale à résistivité élevée comme collecteur dans laquelle les diffusions base et émetteur sont ensuite réalisées. Si l'on utilisait la région épitaxiale à résistivité élevée comme émetteur, l'émetteur n'aurait pas la concentration désirable de porteurs majoritaires supérieure à la concentration de porteurs 10 majoritaires de la région base. En conséquence, un objet principal de la présente invention est de réaliser une nouvelle structure inverse de transistor. Un autre objet de la présente invention est de réaliser une structure inverse de transistor de circuit intégré planaire dans laquelle les trois 15 régions actives se développent à partir de la surface supérieure de la pastille de circuit intégré. Un autre objet de la présente invention est de réaliser une nouvelle structure de transistor à barrière de Schottky. Un autre objet de la présente invention est de réaliser une structure 20 de transistor à barrière de Schottky intégrée planaire dans laquelle les trois régions actives se développent à partir de la surface supérieure de la pastille de circuit intégré. Un autre objet de la présente invention est de réaliser une nouvelle structure de transistor de circuit intégré dans laquelle l'émetteur est situé 25 au-dessous de la base elle même située au-dessous du collecteur par rapport à la surface supérieure de l'élément de circuit intégré. Un autre objet de la présente invention est.de réaliser un procédé pour la formation des nouvelles structures de transistor pour circuit intégré planaire. 30 Un autre objet de la présente invention est de réaliser un procédé pour la formation de nouvelles structures de transistor à barrière de Schottky intégrées. Par la présente invention on réalise une structure inverse de transistor planaire comportant un élément semiconducteur où est formée une région base 35 d'un type de conductivité qui se développe à partir de la surface frontale ou supérieure dudit élément. Le collecteur est formé sur cette surface supérieure et à l'intérieur de la région base. La région d'émetteur, du type de conductivité opposé, comporte une première partie située sous la région base et en contact avec elle et une seconde partie qui s'étBnd depuis la 40 surface supérieure jusqu'à la première partie. La région émetteur a une 70 17101 4 2048030 concentration de porteur majoritaire supérieure à la concentration de porteur majoritaire de la région base. Plus spécifiquement, la structure semicon-ductrice planaire pouvant être intégrée de la présente invention est- formée 5 d'un élément semiconducteur ou pastille qui est un composé d'un substrat semiconducteur d'un type de conductivité et d'une couche de matériau semiconducteur du même type de conductivité formé sur une surface du substrat. La couche semiconductrice peut, par facilité, être une couche épitaxiale. Une région enterrée de type de conductivité opposé est localisée dans le substrat à 10 l'interface du substrat avec la couche épitaxiale. Une région annulaire de conductivité de type opposée est formée dans la couche épitaxiale. Cette région annulaire se développe à partir de la surface extérieure de la couche, qui est la surface supérieure de la structure composite, et traverse la couche pour entrer en contact avec la région enterrée. La région annulaire et 15 la région enterrée forment ensemble la région émetteur'qui renferme complètement une partie de la couche épitaxiale; cette partie épitaxiale enfermée forme la base du transistor. La région base devrait avoir une concentration de porteur majoritaire ne dépassant pas la concentration de porteur majoritaire de la région émetteur et qui, de préférence, soit inférieure à la concen-20 tration de porteur majoritaire émetteur. On forme un collecteur dans la surface extérieure ou supérieure de la région base. Le collecteur, qui est enfermée complètement par la région base, peut être formée par diffusion sélective dans la région base d'une région de conductivité de type opposé ou par tout autre procédé connu de formation de régions de transistor planaire, telle 25 que le décapage d'un évidemment enfermé à l'intérieur de la région base et le remplissage dudit évidement avec un matériau semiconducteur de ladite conductivité de type opposé, par exemple, remplissage par croissance épitaxiale. Selon un autre aspect de la présente Invention, on réalise un transitor â barrière de Schottky planaire que l'on peut incorporer facilement dans 30 un circuit intégré. Du fait que les transistors à barrière de Schottky réalisables actuellement nécessitent que la barrière de Schottky ou métal de redressement dans la jonction semiconductrice soit dans la jonction collecteur-base, le seul transistor à barrière de Schottky pouvant être intégré doit être un transistor dans lequel l'émetteur est le plus bas possible et le collecteur 35 le plus haut possible par rapport à la surface supérieure de l'élément de circuit intégré. Dans la structure de la présente invention, comme on l'a déjà décrit, la jonction collecteur-base peut être formée par dépôt d'un contact métallique sur la surface de la régiorr épitaxiale base enfermée, contact qui forme une jonction de redressement avec la région base. Cette 40 jonction de redressement fournit une jonction collecteur-base à barrière 17101 5 2048030 de Schottky qui est la plus élevée par rapport à la jonction base-émetteur. Le nouveau procédé de la présente invention nécessite la formation, par diffusion sélective, à partir de la surface du substrat d'un premier type de conductivité, d'une'région de conductivité de.type opposé. Une couche 5 épitaxiale de conductivité dudit premier type et ayant de préférence une concentration de porteur majoritaire inférieure à la région diffusée est déposée sur la surface du substrat. Alors, à l'aide .d'une diffusion sélective à travers la surface supérieure de la couche épitaxiale, une région annulaire de conductivité dudit type opposé est formée dans la couche épitaxiale; cette 10 région se développe à partir de la surface supérieure et entre en contact la couche enterrée pour former l'émetteur, la région épitaxiale ainsi enfermée servant de base. Le collecteur peut alors être formé par diffusion sélective à travers la surface supérieure, par décapage et remplissage, ou par dépôt d'un contact métallique de redressement sur la surface supérieure de la région 15 base. D'autres objets caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode.de réalisation préféré de celle-ci. La figure du dessin représente un diagramme, en section transversale 20 diagonale, représentant les étapes de fabrication de la structure de transistor de la présente invention. Dans la discussion du dispositif semiconducteur de la présente invention, on utilisera la terminologie classique bien connue dans le domaine des transistors. Pour les concentrations, on se référera aux porteurs majoritaires ou 25 minoritaires. Par "porteurs" on dénotane les trous libres ou les électrons qui sont responsables du passage du courant à travers un matériau semiconducteur. L'expression "Porteurs majoritaires" est utilisée en référence aux • porteurs de la majorité dans le matériau dont on parle, c'est-à-dire des trous dans un matériau de type P ou des électrons dans un matériau de type 80 N. Par utilisation de la terminologie "porteurs minoritaires" on dénomme ainsi les porteurs de la minorité, c'est-à-dire des trous dans les matériaux de type N ou les électrons dans le matériau de type P. Dans le type le plus courant des matériaux semiconducteurs utilisés dans les structures de transistor actuelles, la concentration de porteurs est en général dûe à la concentra-35 tion de l"'impûreté significative", cela signifie, des impuretés qui donnent les caractéristiques de conductivité aux matériaux semiconducteurs extrinsèques. Bien que dans le but de la description de cette invention on se réfère à une configuration semiconductrice où une région de type N est utilisée comme substrat et les autres régions semiconductrices de la structure semicon-40 ductrice composite sont formées selon des types de conductivité représentés 17101 6 2048030 15 20 dans les dessins, on voit facilement que les mêmes régions représentées dans le dessin peuvent être de types de conductivité opposés. En se référant à la figure, une pastille de conductivité de type N, ayant de préférence une résistivité de l'ordre de 10 ohms-cm et une épaisseur corrr 5 prise environ entre 0,18 et 0,38mm, est utilisée comme substrat de départ 10, (étape 1). Le substrat est de préférence une structure de silicium mono-cristallin qui peut être fabriqué par les techniques classiques, telles que étirage d'un cristal à partir d'un fondu contenant la concentration d'impOre-tés désirées, suivie par le coupage du cristal en plusieurs pastilles. Ce 10 substrat peut aussi être une couche épitaxiale obtenue par croissance sur une autre surface. En se référant à l'étape 2, un revêtement d'oxyde 11, de préférence constitué de dioxyde de silicium et ayant une épaisseur de 5000 A, est obtenu soit par croissance thermique par chauffage classique dans une atmosphère humide à 1050°C durant 60 minutes, soit par dépôt pyrolytique d'une couche d'oxyde. Autrement, on peut utiliser une technique" de pulvérisation HF, comme décrite dans la demande de brevet déposée en France par la demanderesse le 3 Janvier 1966 et obtenue sous le numéro 1 469 226 pour former la couche de dioxyde de silicium. □ans l'étape 3, à l'aide des techniques standards de masquage et de décapage photolithographique, une couche de photorésistant (non représentée) est déposée sur le substrat comprenant la surface de la couche d'oxyde 11 et en utilisant la couche photorésistante comme masque, une région de surface 12 est exposée sur la surface du substrat 10 par décapage de la partie désirée de la couche de SiC^ 11 avec une solution d'acide fluorhydrique diluée. La couche photorésistante est ensuite éliminée pour permettre un traitement ultérieur. Dans l'étape 4, on réalise une opération de diffusion pour diffuser i travers la surface 12 du substrat 10, une région 13 de type P+ ayant un Cn 19-3 *T 30 de 5 x 10 cm de porteurs majoritaires de type P. La couche d'oxyde 11 est utilisée comme masque pour éviter la formation de la région P+ 13 sur la surface entière du substrat 10. De préférence, on effectue l'opération de diffusion dans une capsule de quartz évacuée en utilisant une source d'im- pûreté du type P telle que de l'indium dans une opération de diffusion effec- 35 . tuée à une température de 1075°C durant 60 minutes. Une impûreté, telle que l'indium qui diffuse faiblement dans le silicium est préférée, afin de réduire le mouvement de la jonction jusqu'à l'application de la couche épitaxiale. Dans l'étape 5, après élimination"de la couche d'oxyde 11 avec une solution d'acide fluorhydrique dilué,'une couche 14 de conductivité de type N, 40 ayant ds préférence une'résistivité de 0,2 ohm par centimètre et un CQ de 25 17101 7 2048030 5 x lo"*6 cm"3, est obtenue par croissance épitaxiale sur la surface du substrat. La couche épitaxiale 14 est une couche dopée à l'arsenic et a une épaisseur d'environ 2 à 6 microns. Dans la fabrication du dispositif effectif, les impûretés de bore de la région 13, qui est-maintenant enterrée, rétrodif-5 fusent d'environ 20 microns durant le dépôt épitaxial. Ensuite, selon l'étape 6, une région 15 P+ annulaire est diffusée à travers la couche épitaxiale et entre en contact avec la région enterrée 13. Cela aboutit à enfermer complètement là partie centrale 16 de la couche épitaxiale à l'intérieur de l'enceinte formée par la région P+ 15 annulaire 10 et la couche P+ 13 enterrée. La région annulaire 15 est formée à l'aide des techniques classiques de diffusion de photorésistant et de masques d'oxyde comme décrit ci-dessus, ce qui nécessitent la formation d'une couche de dioxyde de silicium sur la surface de la couche épitaxiale 14 avec une ouverture convenable dans l'oxyde pour permettre la diffusion de la région annulaire 15 15. Cette diffusion est de préférence effectuée en utilisant une technique de diffusion en capsule classique avec une source d'impûreté telle que le bore, à des températures de 1150°C durant 120 minutes. Bien que l'on puisse utiliser la môme impûreté pour former les régions 13 et 15, 1'impûreté utilisée pour former la région 15 a de préférence un taux de diffusion supérieur 20 -3 20 à celle utilisée dans la région 13. La région 15 a un CQ de 3 x 10 cm . 2'enceinte formée par les régions P+ 13 et 15 est utilisée comme émetteur de type P du transistor inverse, la région centrale 16 étant la base de type N. Afin de terminer la structure inverse de transistor, on doit former 25 un collecteur dans la structure de l'étape 6. Le collecteur peut être soit un collecteur diffusé que l'on décrira ultérieurement en référence aux étapes 7A et 3A, ou un collecteur à barrière de Schottky que l'on décrira en référence aux étapes 7 et B. Avant de procéder à la description du transistor à collecteur à barrière 30 de Schottky, on doit noter qu'il est reconnu dans l'art que les transistors à collecteur à barrière de Schottky fournissent des vitesses de commutation plus rapides sans diminution du béta (gain de courant émetteur) en comparaison des transistors bipolaires. Les transistors à collecteur à barrière de Schottky sont les transistors das lesquels la jonction classique collecteur-35 base est remplacée par une barrière de Schottky, le côté métallique formant la région collecteur. Cela élimine l'injection de porteurs minoritaires à partir du collecteur dans la région base, aussi bien qu'une retenue de charge minoritaire dans la région collecteur. Un transistor à collecteur à barrière de Schottky est décrit dans l'article "The Schottky Barrler-Collector Transis-40 tor," G.A. May, "Solid State Electronics", Volume II, pages 6.13-619, 1968. 17101 8 2048030 Cependant, l'art antérieur n'a pas offert d'approche possible pour l'incorporation de transistors à collecteur à barrière de Schottky dans des circuits intégrés standards. La structure de la figure 6 peut être transformée en un transistor à 6 barrière de Schottky de la façon suivante: On forme, dans la région base 16, une région diffusée de contact base anrtulaire 17, comme représenté dans l'étape 7, à l'aide des techniques de diffusion sélectives classiques décrites ci-dessus. Une diffusion à tube ouvert en utilisant- une source phosphoreuse, telle que 1'oxychlorure de phosphore, est préférable. La région 17 a un C 18 -3 10 de 3 x 10 cm Ensuite, comme représenté dans l'étape 8, on forme alors une couche isolante 18 sur la surface de la couche épitaxiale 14. La couche 18 est formée de façon conventionnelle, comme décrit précédemment. Elle peut être formée d'un oxydB thermique, tel que de dioxyde de silicium, ou d'un autre matériau 15 isolant, tel que du nitrure de silicium. En utilisant des techniques classiques de photorésistant et de décapage sélectives, on forme le trou 19 exposant la surface supérieure de l'anneau émetteur annulaire 15, le trou 20 exposant la surface supérieure du contact de base annulaire 17, et un trou central 21 exposant la surface supérieure de la région base 16. Ensuite, le métal 20 qui doit former les contacts ohmiques avec la base et l'émetteur est déposé respectivement dans les trous 20 et 19, de préférence simultanément au dépôt du métal dans le trou 21, qui doit former la jonction collecteur-base du type barrière de Schottky avec la région base 16. Du fait que les ouvertures 19 et 20 exposent des régions P+ et N+, alors que l'ouverture 21 expose une 25 région de conductivité de type N seulement, il est possible d'utiliser la m§me métallisation pour les contacts ohmiques et la jonction à barrière de Schottky. Toute technique de métallisation classique pour la production de contacts de barrière de Schottky peuvent être utilisées. Selon une réalisation suggérée, une couche mince de platins de l'ordre de 500 A est déposée sur 30 la surface entière de la structure de l'étape 8. Le platine peut être déposé par toute technique classique, telle qu'évaporation ou pulvérisation. Le substrat est ensuite chauffé dans une atmosphère inerte à une température d'environ 55Q°C durant 20 minutes. L'opération de chauffage produit un alliage du platine dans les trous 19, 20 st 21 avec le silicium exposé, alors que 35 le reste du platine n'est pas affecté. On élimine alors le reste du platine non allié à l'aide d'un moyen convenable, tel que décapage sélectif avec un décapant, par exemple l'eau regala , qui éliminera le platine sans affecter l'alliage de platine et de silicium dans les trous et auquel on se réfère comme siliciure de platine. 40 Ensuite, une couche d'aluminium ou d'autre métal convenable pour la 17101 g 2048030 formation des interconnexions de surface dans un circuit intégré, par exemple du molybdène, est évaporée sur la surface entière de la structure. Ensuite, en utilisant les techniques classiques de photorésistants et de décapage, la couche métallique est éliminée partiellement pour laisser la configuration 5 25 d'interconnexion représentée dans l'étape 9 connectée convenablement au contact d'alliage de platine 22, 23 et 24. Les contacts d'alliage de platine 22 et 23 fournissent de bons contacts ohmiques avec respectivement l'émetteur et la base, et le contact d'alliage de platine 24 forme un bon contact de redressement ou de barrière de Schottky avec la région base 16, le contact 10 24 servant comme collecteur pour former la jonction du type à barrière de Schottky 26 avec la base. Il n'est pas nécessaire que la métallisation réalisant le collecteur 24 du type à barrière de Schottky soit déposée simultanément avec les contacts ohmiques 22 et 23. Autrement, la structure de transistor peut être fabriquée en n'ouvrant 15 premièrement que les trous 19 et 20 dans l'étape B„ et en agissant pour former les contacts ohmiques d'alliage de platine dans ces trous de la façon décrite ci-dessus. Ensuite, on peut ouvrir le trou central 21, après quoi une couche évaporée de molybdène est déposée sur la surface et l'on forme la configuration d'interconnexion 25 par décapage sélectif comme décrit ci-dessus. Dans 20 un tel autre procédé, le molybdène, en plus de fournir des interconnexions, formera le collecteur à barrière de Schottky 24. Bien que l'on ait décrit le platine comme étant un métal désirable à la fois pour les contacts ohmiques et pour les contacts à barrière de Schottky, il doit être évident que d'autres métaux utilisés classiquement pour la réali-25 sation de contacts ohmiques peuvent être utilisés pour les contacts ohmiques de la présente structure et de môme, des métaux utilisés classiquement pour des contacts à barrière de Schottky ou contacts de redressement peuvent être utilisés dans ce but. Par exemple, des métaux tels que le palladium, le chrome, le molybdène, ou le nickel peuvent être utilisés pour le collecteur à barrière 30 de Schottky. Lorsque la métallurgie utilisée pour le collecteur à barrière de Schottky 24 est indépendante de la métallurgie utilisée pour les contacts ohmiques 22 et 23, il est possible par un choix correct des métallurgies, qui fournissent les contacts respectifs ohmiques et de barrière de Schottky, d'éliminer la 35 nécessité des régions de contact de base diffusée 17. Selon une autre réalisation de la présente invention, la région collecteur peut être une région diffusée au lieu d'être un collecteur à barrière de Schottky. On peut réaliser cela en soumettant la structure de l'étape 6 à une diffusion sélective d'une impureté de type P, telle que le bore, et 40 en utilisant la technique de diffusion décrite ci-dessus pour fournir la 70 17101 10 2048030 région collecteur 27 dans l'étape 7A. Ensuite, en formant une couche isolante 18 sur la structure, en ouvrant les trous de contact émetteurs, base et collecteur et en déposant la métallurgie appropriée, la structure de transistor de l'étape 8A peut être formée et les contacts ohmiques 22, 23 et 24A sont 5 réalisés respectivement avec les régions émetteur, base et collecteur du transistor. La région collecteur peut aussi être formée par décapage d'une dépression central sur la surface de la région base 16 et en remplissant la dépression avec un matériau de silicium de type P+ approprié par croissance épitaxiale. 10 Des moyens de polarisation continus, convenables, non représentés, sont appliqués aux contacts émetteur, base et collecteur du transistor à barrière de Schottky de l'étape 9 ou du transistor diffusé inverse de l'étape 8A durant le fonctionnement du circuit pour polariser dans le sens direct la jonction émetteur base. 15 Bien que les réalisations décrites aient été réalisées à partir de tran sistors PNP, il doit être clair que l'invention présente inclut aussi les transistors NPN et les procédés de fabrication décrits ci-dessus peuvent aussi être utilisés pour réaliser de tels transistors NPN. Dans de tels transistors NPN, si la région épitaxiale 14 a une résistivité élevée, il peut 20 être préférable dans les transistors nécessitant des caractéristiques .de claquage à potentiel élevé, d'utiliser une seconde région annulaire enterrée de conductivité de type P+, entourant la région enterrée 13 qui sera de conductivité de type N+, pour éviter la formation de canaux d'inversion le long de l'interface entre la couche épitaxiale 14 et le substrat 10. 25 En plus des avantages déjà mentionnés, la structure inverse de transistors de la présente invention a pour avantage supplémentaire qu'une région émetteur réalise la fonction supplémentaire d'isoler la structure du transistor du reste-du circuit intégré. Il n'y a aucune nécessité d'une étape de diffusion d'isolement séparée comme dans les transistors intégrés planaires standards. 30 Un autre avantage de la présente structure de transistor est que la . base est une région non compensée. Une région compensée est une région formée par la conversion d'une région d'un type de conductivité en une région d'une conductivité de type opposé, par exemple, par diffusion d'une région P dans un substrat précédemment N. Il est, naturellement, nécessaire de fournir 35 une concentration de porteurs majoritaires, qui dépasse ou compense la concentration de porteurs majoritaires opposée précédente avant d'obtenir le niveau de porteurs majoritaires désirée. Dans la région base non compensée de la présente structure, la concentration de porteurs totale est inférieure à celle des structures à base diffusée compensées classiques. Par conséquent, 40 on peut s'attendre à une mobilité de porteurs supérieure. Similairement, 70 17101 n 2048030 l'émetteur de la présente structure est une région qui n'est compensée qu'une fois en comparaison des émetteurs des structures à transistors planaires classiques qui sont compensées deux fois, c'est-à-dire, la région émetteur a été changée originellement d'un type de conductivité au type de conductivi-5 té opposé pour la formation de la base, et ensuite changée-de nouveau pour être ramenés au type de conductivité original dans la formation finale de l'émetteur. En conséquence, la région émetteur de la présente invention va aussi avoir une concentration de porteurs totale inférieure et en conséquence, une mobilité de porteurs supérieure à celle de la région émetteur de la struc-10 ture de transistor classique. Lorsque les avantages d'une faible mobilité de porteurs des réglons base et émetteur de la présente structure sont en outre combinés avec les avantages provenant de l'élimination de l'injection de porteurs minoritaires à partir du collecteur dans la région base par l'utilisation du collecteur à barrière de Schottky, une augmentation importante de la 15 vitesse de commutation des transistors devient posèible. Bien que l'on ait décrit dans ce qui précède et représenté sur le dessin, les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, 20 sans pour autant sortir du cadre de ladite invention. 70 17101 12 2048030 REVENDICATIONS 1.- Transistor semiconducteur planaire du genre comprenant un élément semiconducteur caractérisé 8n ce que ce dernier comporte: - une région de base d'un premier type de conductivité s'étendant à par-5 tir de la surface planaire dudit élément, - un collecteur formé dans la région de base à partir de ladite surface et, - une région d'émetteur du type ds conductivité opposé, comportant une première partie située sous la région base et en contact avec elle et une 10 seconde partie qui s'étend depuis la surface supérieure jusqu'à la première partie. 2.- Transistor semiconducteur planaire caractérisé en ce qu'il comprend: - un élément semiconducteur d'un premier type de conductivité, - une région d'émetteur du type de conductivité opposé s'étendant à 15 partir de la surface planaire dudit élément, - une région de base dudit premier type de conductivité s'étendant à partir de la surface et enfermée dans ladite région d'émetteur, - un collecteur formé à ladite surface et enfermé dans la région de base, 20 - la région d'émetteur ayant une concentration de porteurs majoritaires plus grande que la concentration de porteurs majoritaires de la région base. 3.- Transistor semiconducteur planaire caractérisé en ce qu'il comporte un élément semiconducteur comprenant: - un substrat semiconducteur d'un premier type de conductivité, 25 t une couche de matériau semiconducteur du premier type de conductivité sur la surface du substrat pour former un interface, - une région enterrée, du type de conductivité opposé, située dans le substrat audit interface, - une région annulaire du type de conductivité opposé s'étendant à par-30 tir de la surface supérieure de la couche semiconductrice et entrant en contact avec la région enterrée, ladite région annulaire et la région enterrée enfermant complètement une partie de la couche de matériau semiconducteur du premier type de conductivité, la partie enfermée comprenant la région de base du transistor et, la région annulaire ainsi que la région enterrée for- 35 mant la région d'émetteur du transistor, et, - un collecteur formé à la surface supérieure de la partie de la couche semiconductrice enfermée. 17101 13 2048030 4.- Transistor sçlon l'une des revendications 1, 2 ou 3, dans laquelle le collecteur est un contact métallique, formant une jonction redresseuse avec la base. 5.- Transistor selon la revendication 4 caractérisé en ce que ledit contact 5 métallique forme une jonction à barrière de Schottky avec la base, pour fournir un transistor à barrière de Schottky. 6.- Transistor selon la revendication 3 caractérisé en ce que la couche de matériau semiconducteur est une couche épitaxiale. 7.- Transistor selon l'une quelconque des revendications précédentes, carac-10 térisé en ce que le transistor est un élément d'un circuit semiconducteur intégré planaire. 8.- Transistor selon l'une quelconque des revendications 1, 2, 3 ou 6, caractérisé en ce que le collecteur est une région dudit type de conductivité opposé s'étendant à partir de la surface supérieure dans la région de base. 15 9.- Transistor selon l'une quelconque des revendications 4, 5 ou 6 caractérisé en ce que la base est du type de conductivité N. 10.- Transistor selon la revendication 5 caractérisé en ce qu'il comporte en outre: - une région de contact de base du type de conductivité N, ayant une 20 résistivité plus faible que ladite région de base, cette région de contact de base s'étendant depuis une partie de la surface supérieure dans la région de base, et étant séparée et espacée de la jonction à barrière de Schottky. - un contact ohmique métallique sur la surface de la région de contact de base, 25 - un contact ohmique métallique sur la surface de la région émetteur. 11.- Procédé de fabrication d'un transistor semiconducteur planaire caractérisé en ce que: - on forme par diffusion sélective à travers une surface d'un substrat d'un premier type de conductivité, une région du type de conductivité opposé 30 s'étendant à partir de la surface de ce substrat dans celui-ci,- - on form8 par dépôt épitaxial, sur ladite surface, une couche de matériau semiconducteur du premier"type de conductivité, afin d'enterrer la région du type de conductivité opposé. i7101 14 2048030 - on forme par diffusion sélective, à travers la surface supérieure de la couche épitaxiale, une région annulaire du type de conductivité opposé dans la couche épitaxiale, cette région annulaire s'étendant depuis ladite surface supérieure jusqu'à entrer en contact avec la région enterrée, ladite 5 région annulaire et la région enterrée de: faible résistivité enfermant une partie de la couche du premier type de conductivité, la partie enfermée formant la région de base du transistor et la région annulaire ainsi que la région enterrée formant l'émetteur du transistor, et, - on forme le collecteur du transistor à partir de la surface de la 10 base. 12.- Procédé selon la revendication 11, caractérisé en ce que, pour former le collecteur, on forme, par une diffusion sélective à travers la surface supérieure de la couche épitaxiale, une région dudit type de conductivité opposé complètement enfermée dans la région de base et s'étendant depuis 15 la surface supérieure dans la région de base. 13.-- Procédé selon la revendication 1d, caractérisé en ce que, pour former le collecteur, on forme sélectivement sur la surface de la région de base, un contact métallique qui forme une jonction redresseuse avec la région de base, ladite jonction redresseuse étant la jonction base collecteur. 20 14.- Procédé selon la revendication .14, caractérisé en ce que en outre: - on forme par une diffusion sélective à travers la surface supérieure de la couche épitaxiale, une région du premier type de conductivité ayant une résistivité plus faible que la région de base, complètement enfermée dans cette région de base, et s'étendant dans la région de base à partir 25 de la surface supérieure, pour former une région de contact de base, - on forme sélectivement sur la surface de la région de base, à un endroit autre que les régions de contact de base, un contact métallique qui forme une jonction redresseuse avec la région de base, cette jonction étant la jonction base collecteur et, 30 - on forme sélectivement sur les surfaces des régions de contact de la base et de l'émetteur des contacts ohmiques métalliques. 15.- Procédé selon la revendication 14, caractérisé en ce que les contacts ohmiques et redresseurs sont formés du même métal. 16.- Procédé selon la revendication 15, caractérisé en ce que les contacts 70 17101 15 2048030 ohmiques et redresseurs sont formés simultanément. 17.- Procédé selon l'une quelconque des revendications 11 à 16, caractérisé en ce que la diffusion annulaire a une concentration de surface de porteurs majoritaires plus grande que la concentration des porteurs majoritaires de 5 la couche épitaxiale.