FR 2096876 A1 19720303 FR 7025558 A 19700709 70 25558 1 2046876 L'invention se rapporte aux structures de transistor fabriquées sur un substrat semiconducteur partiellement recouvert de couches de protection constituant -un ou plusieurs masques pour l'implantation à travers des ouvertures, pratiquées dans le ou" 5 les masques, d'un ou plusieurs émetteurs et bases. Dans l'exposé qui suivra on utilisera respectivement les termes de masque et de cache pour distinguer deux catégories de masques. La première se rapporte aux couches telles que l'oxyde de silicium ou une couche de photoresist qui demeure fixée au 10 substrat après gravure et la seconde se rapporte aux moyens employés pour former lesdits masques, par exemple un cache métallique, lesdits moyens n'étant pas solidaires du dispositif semic onduct eur. On connaît les limitations apportées à l'obtention de struc-15 tures de très petites dimensions par le manque de précision des caches et par la nature même des processus d'implantation des éléments dopants des émetteurs et des bases. En ce qui concerne les caches, leur fabrication par photogravure en raison des phénomènes de diffraction, est limitée à 20 une précision de tracé de l'ordre du micron. Par masquage électronique de haute précision employant, pour sensibiliser les produits de gravure, des électrons au lieu de photons, la précision du tracé est alors de l'ordre du dixième de micron. On sait également que la diffusion obtenue par dépôt d'un 25 produit dopant sur la surface du substrat à travers l'ouverture pratiquée dans un masque de grande précision, ne procure pas un volume diffusé de contours aussi précis que le masque, le volume diffusé débordant par rapport au contour du masque. On a remédié à ce dernier inconvénient en bombardant le semi-30 conducteur avec des ions d'énergie assez grande pour pénétrer dans la masse du semiconducteur de façon à obtenir un dopage convenable. Dans ce cas la section bombardée est bien délimitée par la surface de 1'ouverture du masque mais le volume utile n'est pas franchement délimité en profondeur. 35 le procédé selon l'invention et la structure obtenue par ce procédé remédient à ces derniers inconvénients. Le procédé de fabrication d'un transistor à très haute fréquence, suivant l'invention, part d'un substrat semiconducteur fortement dopé, qui a subi les traitements suivants : 40 a) formation, sur ledit substrat, d'une première couche moins 70 25558 2 2096876 fortement dopée que ledit substrat, mais présentant le même type de conductivité, ladite couche étant destinée à constituer le collecteur du transistor ; b) dépôt d'un masque de protection tel qu'une couche d'oxyde de 5 silicium sur ladite couche ; c) ouverture d'une ou plusieurs fenêtres dans ledit masque par m procédé tel que la photogravure. ledit procédé est caractérisé en ce que les étapes de formation de bases et d'émetteurs sont lès suivantes : 10 1) Diffusion d'une deuxième couche du même type que la première, plus fortement dopée de façon à pouvoir constituer des régions "émetteur" dans le futur transistor, directement sur ladite première couche (collecteur) ; 2) Dépôt d'un masque protecteur sur ladite deuxième couche, de 15 façon à protéger des parties de ladite deuxième couche, ayant la forme de doigts de largeur très faible (moins de deux microns) tracés par balayage d'un faisceau fin d'électrons sur la plaquette recouverte d'un matériau sensible au bombardement électronique, sensiblement parallèles et reliés entre eux par leurs extrémités 20 situées d'un seul côté, lesdits doigts étant' destinés à devenir les configurations de l'émetteur définitif ; 3) Bombardement ionique de ladite deuxième couche, par des ions Argon d'une énergie plus faible que 10 000 électrons-volts, de préférence 1 000 électrons-volts, jusqu'à disparition des parties 25 non protégées de ladite deuxième couche, ladite première couche étant ainsi mise à nu par ledit bombardement ionique. 4)Implantation d'ions, sur l'ensemble, par bombardement ionique d'une énergie, de l'ordre de 50 000 à 100 000 électrons-volts, lesdits ions étant do nature à doper les couches semiconductrices 30 superficielles en leur donnant la conductivité nécessaire pour constituer la base du transistor, et l'énergie étant réglée de telle sorte que la profondeur d'implantation ionique soit supérieure à l'épaisseur de ladite deuxième couche, afin que dans les parties protégées de ladite deuxième couche la base du transistor 35 s'insère entre le collecteur et l'émetteur réalisé au cours des étapes précédentes. l'invention sera mieux comprise et d'autres caractéristiques apparaîtront au moyen de la description qui va suivre, en s'aidant des dessins annexés parmi lesquels : 40 - les figures 1, 2 et 3 représente des coupes transversales 70 25558 2096876 3 de l'élément semiconducteur à différents stades de fabrication ; - la figure 4 représente des vues en plan d'un premier et d'un deuxième caches de fabrication ; - la figure 5 est une coupe schématique d'un appareil d'usi-5 nage ionique ; - les figures 6 et 7 sont des coupes transversales de l'élément aux derniers stades de fabrication. Sur la figure 1 on a représenté un fragment d'une plaquette semiconductrice par exemple à dopage du type 1T+, surmontée d'une 10 couche à dopage du type ET, au stade qui suit immédiatement le découpage classique d'un certain nombre de fenêtres destinées à la diffusion des bases ou émetteurs. On n'a figuré qu'une seule de ces fenêtres 130 découpée dans l'oxyde 12 qui recouvre une couche de silicium 11, à dopage îf. 15 Cette couche 11 d'une épaisseur de l'ordre de deux à trois microns a été obtenue à partir d'un substrat 10 fortement dopé de type U par l'un des procédés connus, de préférence par épitaxie. La résistivité de la couche 11 est de l'ordre de 0,1 à 1 ohm-centimètre .les dimensions des fenêtres sont de l'ordre de quelques 20 dizaines à quelques centaines de microns. La figure 2 représente la même plaquette au stade suivant, après diffusion d'impuretés de type Itf (phosphore par exemple) à travers la fenêtre 130. La zone 13 dans laquelle sera formé l'émetteur pénètre à une profondeur très faible de l'ordre de deux 25 ou trois dixièmes de micron. Il est possible de limiter cette profondeur en procédant à une diffusion à partir d'une couche d'oxyde dopé. La figure 3 et la figure 4 représentent le stade suivant de la fabrication. Une couche de laque ou de vernis photosensible 30 négatif, d'une qualité résistant bien au bombardement ionique sans toutefois arrêter le passage des ions, a été déposée. On citera par exemple le "photoresist KÏFB." disponible dans le commerce, lyres insolation à travers les fenêtres d'un, masque 42 (figure 4) appliqué sur la plaquette, on obtiendra des régions 15 dans les-35 quelles le produit photosensible est devenu résistant aux traitements de développement ultérieurs. Sur la figure 4a on a tracé en 41 le contour d'un cache découpé dans une plaque 40 dont on n'a représenté qu'un fragment. On voit de même sur la figure 4b un cache 42 découpé en "doigts" 40 réunis à leur base et parallèles ou convergents en un point situé 70 25558 4 2096876 en dehors du fragment de cache. Le chiffre 1, soit 1 micron, donne un ordre de grandeur de la largeur du doigt. De même le chiffre 2 sur l'espace interdigital signifie deux microns. Un tel cache, comportant des lignes de découpages précises au 5 dixième de micron ne peut être obtenu que par bombardement électronique à l'aide d'un appareil à faisceau électronique convergent qui est dérivé d'un microscope électronique à balayage pour constituer un masqueur électronique actuellement bien connu. Le faisceau est guidé pour obtenir la forme géométrique désirée sur une 10 couche sensible afin de permettre l'obtention du cache par développement du type photographique suivi de gravure. Sur la figure 5 on a représenté schématiquement les principaux éléments constitutifs d'un appareil d'usinage ionique dont la caractéristique principale est de comporter un canon à ions 15 d'énergie relativement faible spécifique de l'usinage ionique. On y trouve une cloche 51 à vide poussé, de l'ordre de 10 J Torr, recouverte d'une plaque 52, isolée par le joint 70, et comportant un hublot 53. Sur les bords d'une ouverture centrale de la plaque 52 sont dressés d'une part un canon 55 cylindrique à deux parties 20 67 et 69 séparées par un manchon isolant 68, d'autre part, concen-triquement au canon 55 et à l'intérieur de celui-ci une grille 66 traversée par les trajectoires ioniques 65 issuss de la partie supérieure du canon 55 siège d'une décharge "réflex". Ladite partie supérieure du canon 55 comporte un cylindre de 25 décharge 58 alimenté par une connexion 59, un filament chaud de tungstène 56 supporté par la masse.du canon 55 et alimenté par une connexion 57. Le canon est alimenté en argon par une vanne de fuite 60. En raison de la présente d'argon, la pression est d'environ 30 10 v Torr. Le canon 55 comporte en outre une grille 71 présentant a^ec la grille 66 une différence de potentiel continue de 1000 voltg un serpentin de refroidissement 62 et une bobine magnétique 61. Le canon 55 est à la masse ainsi que la grille 71 et le couvercle 52 est au potentiel - 1000 volts ainsi que la.grille 66. 35 Le microscope 54 permet d'observer à travers le hublot 53 la cible 63 portant l'échantillon à usiner 64. La cible est placée sur le trajet des ions dont les trajectoires 65 divergent à l'issue de la traversée de la grille 66 reliée à la haute tension continue par le couvercle 52 auquel elle est reliée métalliquement. 40 On ne décrira pas le fonctionnement de l'appareil dont le principe 70 25558 5 2096876 est celui d'un canon à ions du type utilisé pour la propulsion ionique dans l'espace interplanétaire. Un tel canon est susceptible d'envoyer sur la cible un faisceau d'ions d'intensité O 0,5 iaA/cm environ. Pour refroidir la cible 63 il est nécessaire 5 de monter celle-ci sur un socle 72 refroidi par circulation d'eau. Grâce à l'appareil d'usinage ionique qui vient d'être décrit, on obtiendra la structure représentée figure 6 à partir de la structure représentée figure 3. En effet, les ions Argon de faible énergie ne pénètrent- pas 10 suffisamment le silicium pour détruire la structure interne de la couche 11. En revanche ils arrachent les atomes situés en surface dans les parties non protégées par les doigts 15? c'est-à-dire qu'ils détruisent peu à peu les parties non protégées de la couche 13. 1 5 Ils arrachent également une partie de la couche de protection des doigts 1 5. L'usinage est arrêté après destruction de ces parties non protégées de la couche 13, ce dont il est possible de s'apercevoir par des mesures de conductivité électrique pratiquées sur un échantillon préalablement introduit dans la cloche à vide sur 20 la cible 63.et muni d'électrodes et de connexions de sorties pour les mesures. Après l'usinage, on a, comme il est représenté figure 6, d'une part des parties creuses telles que 111, et d'autre part, des reliefs comportant les résidus de la couche 13 soit les 25 parties 131, 132, 133 protégées par ce qui reste de la couche photosensible à savoir les parties 151, 152 et 153. Ces parties restantes sont enlevées en continuant pendant un court instant le bombardement ionique, l'argon admis dans la décharge étant remplacé par de l'oxygène. L'ensemble 131, 132, 133 constitue 30 l'émetteur du transistor. Après l'opération d'usinage correspondant à l'étape 3 du procédé tel qu'il a été précédemment indiqué, on procède à l'implantation de la base en utilisant la structure de la figure 6 comme point de départ pour arriver à la structure représentée figure 7. 35 Pour les ordres de grandeur d'épaisseur des couches données à titre d'exemple, on utilisera un appareil de bombardement ionique projetant par exemple des ions Bore à l'aide d'une tension d'accélération de 100 000 volts, avec une densité de courant de l'ordre de 1 microampère par centimètre carré pendant 50 secondes, ce qui 14 40 correspond a une dose de 3.10 ions par centimètre carré. La 70 25558 2096876 6 1 ft concentration d'accepteurs obtenue est ainsi de 5.10 par centimètre cube. La plaquette est ensuite soumise à un recuit à une température comprise entre 300 et 800° C pendant quelques dizaines de minutes. 5 Sur la figu.ro 7 on a représenté en coupe partielle de la plaquette semiconuuctriee le résultat de l'opération d'implantation d'ions de Bore pour permettre la formation de la base. On observera que les ions Boro rencontrant les reliefs 131, 132, 133 penêtrent moins profondément dan;; la couche 11. L'expérience a montré que ce 10 bombardement ne détruit pas les régions 131» 132, 133 et que leur dopage ne subit pas de ce fait de grosses modifications. La base ainsi obtenue prosente des parties minces 20, soit 0,2 à 0,4 micron dans les régions masquées et des parties plus épaisses 19 soit 0,4 à 0,8 micron dans le reste de la fenêtre ; on procède 15 ensuite aux métallisations 171, 172 et 173, 181, 182 et 183 correspondant à des doigts qui dans la partie la plus étroite sont d'environ un demi-micron, ce qLii exige du masque final, comportant à la fois les doigts de l'émetteur et les doigts entrelacés de la base, une structure très précise nécessitant l'emploi des moyens 20 déjà décrits à propos du masque 42 de la figure 4. Parmi les avantages de l'invention on signalera la perfection de la jonction émetteur-base, qui est extrêmement plane, ce qui évite les effets parasites résultant de protubérances de la région émetteur. On observe également une très petite capacité base-25 émette-ur favorable au fonctionneiDent à des fréquences de l'ordre de plusieurs gigahcrt". Enfin la résistance interne de base est très réduite ainsi que le temps de transit par suite de la structure géométrique très fine qui résulte du procédé selon l'invention, 30 En- ce qui concerne la mise en oeuvre du procédé on relève sa très grande simplicité due notamment à la réalisation taie fois pour toute de la couche d'oxyde 12 et la possibilité de réaliser simultanément de nombreux transistors sur la -même plaquette semiconductrice. 35 Le procédé est également applicable aux réalisations de microcircuits intégrés. 70 25558 7 2096876 REVENDICATIONS 1. Procède de fabrication d'un transistor à très haute fréquence suivant l'inv.ntion, en partant d'un substrat semiconducteur fortement dopé, qui a subi les traitements suivants : 5 a) formation, sur ledit substrat, d'une première couche moins fortement dopée que ledit substrat, mais présentant le même type de conductivité, ladite couche étant destinée à constituer le collecteur du transistor b) dépôt d1 -xi masque do protection tel qu'une couche d'oxyde de 10 siliciu"-i stir ladite première couche ; c) ouverture d'une ou plusieurs fenêtres dans ledit masque par un procédé tel que la photogravure caractérisé en ce que les étapes de formation de la base et de l'émetteur sont les suivantes : 15 1) Diffusion d'une deuxième couche, du même type que la première, plus fortement dopée de façon à pouvoir constituer des régions "émetteur" dans le futur transistor, directement sur ladite première couche (collecteur) ; 2) Dépôt d'un masque protecteur sur ladite deuxième couche, de 20 façon à protéger des parties de ladite deuxième couche, ayant la forme de doigts de largeur trCs faible (moins de deux microns) tracés par balayage d'un faisceau fin d'électrons sur la plaquette recou*'erlfe d'un matériau sensible au bombardement électronique, sensiblement parallèles et reliés entre eux par leurs extrémités 25 situées d'un seul côté, lesdits doigts étant destinés à devenir les configurations de l'émetteur définitif j 5) Bombardement ionique de ladite deuxième couche, par des ions Argon d'une énergie plus faible que 10 000 électrons-volts de préférence ' 0CC électrons-volts, jusqu'à disparition des parties 30 non protégées de ladite deuxième couche, ladite première couche étant ainsi Elise à nu par ledit bombardement ionique; 4) Implantation d'ions, sur l'ensemble, par bombardement ionique d'une énergie, de l'ordre de 50 000 à 100 000 électrons-volts, lesdits ions étant de nature à doper les couches semiconductrices 35 superficielles en leur donnant la conductivité nécessaire pour constituer la base du transistor, et l'énergie étant réglée de telle sorte que la profondeur d'implantation ionique soit supérieure à l'épaisseur de ladite deuxième couche, afin que dans les parties protégées de ladite deuxième couche la base du transistor s'insère 40 entre le collecteur et l'émetteur réalisé au cours des étapes 70 25558 2096876 8 précédentes. 2. Transistor apte à fonctionner à très haute fréquence, de l'ordre de un à dix gigahertz, comportant sur un substrat semiconducteur un empilage de couches localisées, découpées en doigts, caracté-5 risé en ce que- sur lesdits doigts en matériau semiconducteur constituant la base dudit transistor, se détachent en relief des doigts formés de matériau semiconducteur constituant l'émetteur dudit transistor et que le contour desdits doigts est marqué par un sillon résultant de l'usinage du matériau semiconducteur dans 10 l'espace situé entre lesdits doigts.