FR 2080541 A1 19711119 FR 7105175 A 19710216 La présente invention concerne les dispositifs semiconducteurs - et - des procbdéa de fabrication de dispositifs semiconduteurs présentant des régions actives avec des dimensions considérablement plus faibles. Au cours de la fabrication de la plupart des dispositifs semiconducteurs pla flaires, certaines limitations doivent être faites sur les dimensions des couches de passivation et des régions actives. A titre d'exemple, afin d'illustrer le problème considéré, on décrit un transistor typique à haute fréquence représenté sur la figure 1, qui peut être un dispositif discret,ou bien simplement une structure sur une plaquette de circuit intégré monolithique. Le corps 1 qui peut être en silicium de type N forme la région de collecteur du transistor. La région 2 formée dans le corps 1, et de type de conductlvité P, forme la région de base tandis que la région 3,de nouveau de type de conductivité N est formée dans la région de base et établit la région d'émetteur. Une couche de passivation diélectrlque 4 qui recouvre la Jonction base-collecteur et qui est utilise conne masque avant la diffusion de la région de base, doit avoir une épaisseur minimale. Si le dispositif est un transistor discret à haute fréquence, la couche diélectrique doit être suffisamment épaisse, de telle sorte que la capacité base-collecteur soit aussi faible que possible.On suppose que la couche diélectrique 4 a une épaisseur d'environ 10. oo angstroms ou 1 micron pour la capacité maximale permise requise. Une autre couche de passivation 5 doit être formée sur la région de base et un trou y est formé afin d'engendrer un masque pour la diffusion de la région d'émetteur. A titre de règle générale, l'ouverture dans la couche de passivation 5 doit être environ 10 fois plus grande que la distance à partir de cette ouverture où la plaque photo doit être placée, laquelle distance, dans ce cas, représente approximativement l'épaisseur de la couche de passivation 4, étant donné que la couche de passivation 5 est mince de manière négligeable par rapport à l'épaisseur de la couche de passivation 4. la plaque photo ne peut pas être placée plus près de ltou- verture prévue dans la couche 5 que la surface de la couche de passivation t. la couche de passivation 4 est d'autant plus épaisse que la distance à la plaque photo est plus grande, par rapport à l'ouverture ménagée dans la couche de passivation 5. les problèmes les plus sérieux concernent les franges de lumière, la dispersion et les mores à partir de la couche 4, et ainsi le plus difficile consiste à définir et à réaliser correctement le trou dans la couche 5 qui définit la région d'émetteur 3. Etant donné que le rapport acceptable entre l'ouverture du trou et la distance de la plaque photo par rapport à l'ouverture est de 10, la dimension minimale du trou dans la couche 5 définissant la région d'émetteur est au moins de 10 microns. Une autre couche de passivation 6 est encore formée sur la région d'émetteur 3 et un trou y est formé, afin de déposer le contact de métallisation 7. Ce trou dans la couche de passivation 6 doit être de nouveau 10 fois plus grand que la distonse à partir du tr@u à la surface de la couche de passivation 4. Etant donné que le trou dans la couche 6 doit être plus faible que le trou formé dans la couche 5. et si la dimension la plus faible du trou formé dans la couche 6 est au moins de 10 microns, le trou dans la couché' de 'passivation' 5 pour établir la -reglon d'émetteur doit au moins être superieur i 10 microns.Des dimensions accrues dans la région d'émetteur engendrent une capacité émetteur-base plus gr de dans un transistor discret et réduisent la réponse en haute fréquence, et pour des structures de circuitsintégrésmonlithiques,ces grandes géométries limitent la densité des structures qui peuvent être formées sur une plaquette. On doit noter que la surface du corps semiconducteur, en utilisant du bioxyde de silicium formé thermiquement corne couche dé passivation,n'est pas exactement planaire, parceque 45 % de la formation d'oxyde s'effectuent à l'intérieur du corps semiconducteur et 55 % de la formation d'oxyde se produisent à l'extérieur du corps. En eonséquense. quand chacune des couches d'oxyde successives 4, 5,' et 6 est formée la portion de surface semiconductrice en contact avec chaque couche d'oxyde se retire encore dans le corps. D'une Eanière générale, les couches d'oxyde 5 et 6 sont beaucoup plus minces que 1 première couche d'oxyde 4. les reisons concernant l'épaisseur de la couche d'oxyde 4 dans des dispositifs discrets à haute fréquence ont été expliquées cidessus. Toutefois, si le dispositif est simplement une structure sur une plaquette de circuit intégré monolithique, une condition supplémentaire sur la dimension de la couche 4 résulte de la nécessité de placer des pattes de soudure sur une couche de passivation présentant une épaisseur minimale, afin de ne pas affecter de manière préjudiciable les région sous-Jacentes du dispositif. Pour des dispositifs métal-oxyde-semiconducteur, et en particulier des dis positifs semiconducteur' s' épais à oxyde métallique, la première couche de passiva- tion doit être suffisamment t épaisse pour former un isolement de champ entre les composants, dans la corns. ce qui engendre un isolement correct entre ces com@o- sauts Cette épaisseur requise pour la couche' de passivation cause à son tour des limitations sur les dimensions minimales des régions de source et de drain formées dans le dispositif et limite ,en conséquence,la densité et le nombre de structures qui peuvent être formés sur une plaquette. Un nombre plus grand de structures susceptible d'être formées sur une plaquette, peut engendrer une réduction du prix global de fabricetion de ces dispositifs métal-oxyde-semiconducteur. la présente invention a pour obA de proposer un dispositif semiconducteur présentant une réponse en fréquence améü orée. la présente invention a encore pour objet de proposer un dispositif semicon docteur présentant une configuration plus petite. Le présente invention a encore pour objet de proposer un dispositif de circuit intégré monolithique comportant un nombre accru de composants. Selon l'invention, il est proposé un dispositif semiconducteur, caractérisé en ce qu'il comporte - un corps de matériau semiconducteur d'un type de conductivité ; - au moins un plateau s'étendant à partir d'une surface principale du corps ; - une région de type de conductivité opposé, formée dans le plateau ; - une couche diélectrique s'étendant à partir de la surface principale entourant le plateau et sensiblement coplanaire avec lui. Selon une autre caractéristique de l'invention, il est proposé un procédé de fabrication d'un dispositif semiconducteur, caractérisé en ce qu'il comporte les opérations suivantes - on forme au moins un plateau sur une surface principale d'un corps semiconducteur d'un type de conductivité ; - on forme une couche diélectrique sur la surface principale sensiblement coplanaire avec le plateau et l'entourant, tout en laissant une surface du plateau exposée - on diffuse une première région de type de conductivité opposé, à travers la surface exposée du plateau et sous la surface principale, afin d'établir une Jonction PN dans le corps. D'autres caractéristiques de l'invention ressortiront de la description détaillée ci-dessous. Bien entendu la description et le dessin ne sont donnés qu'à titre indicatif et nullement limitatif de l'invention. La figure 1 représente un transistor réalisé selon les techniques connues. les figures 2a, 2b, 2c illustrent les opérations de fabrication d'un exemple de réalisation de l'invention. les figures 3, 4 et 5 représentent des variantes de réalisation de l'invention En attendant de résoudre les problèmes indiqués précédemment concernant les dispositifs connus, on explicite maintenant une technique pour réduire les dimensions géométriques des régions actives des dispositifs semiconducteurs. Un matériau de départ qui peut être utilisé dans la fabrication de transistors discrets à haute fréquence ou bien de structures de circuits intégrés monoli- triques ou bien encore de transistors et circuits intégrés métal-oxyde-semiconductuer, est constitué par un corps semiconducteur ll,représenté sur la figure 2a présentant une conductivité du type N, une résistivité d'environ 1 à 5 ohms par cm, et une épaisseur d'environ 0,076mm à o,3 & n. Il est ensuite nécessaire de former au moins un plateau 12 sur une surface du corps 11, comme cela est représenté sur la figure 2b. Ce plateau est utilisé pour définir à quel endroit sera situé le premier trou dans une couche d'oxyde pour un dispositif et,en fincompte,à quel er.droit seront formées la région active d'un dispositif et sa Jonction PN sous-Jacente. Le plateau 12 est réalisé en masquant simplement la zone désignée du plateau avec un matériau photorésistant négatif développ6, tel que le KTFR (matériau photorésistant à film mince de KO@AK en utilisant les techniques classiques photolithographiques et en expo@@@t temps la surface du corps Il. La surface exposée est ensuite décapée soit chimique- ment soit par des techniques de gravure par pulvérisation à fréquence radio utilisant un décapant chimique, la solution de décapage est appliquée directement la la zone de surface exposée Jusqu a ce que la profondeur requise du plateau ro: obtenue. Un décapant chimique classique pour du silicium est constitué par une solution d'acide nitrique additionnée d'acide fluorhydrique et d'acide acétiques en faisant varier les proportions afin de déterminer le taux de décapage. La gravure par pulvérisation à fréquence radio est réalisée en utilisant us appareil classique de pulvérisation, tel que celui représenté sur la figure 13-7 sur la page 317 de la revue Circuits Intégrés" de WARNER et FORDEMWALT, lequel le corps semiconducteur est couplé électriquement à une électrode, afin que le corps agisse comme cathode au cours des demi-cycles négatif s, à la suite de quoi la zone de surface exposée du silicium et les portions durcies photorésistant masquant le plateau, commencent à se pulvériser sur les parois d'une cuve en forme de cloche. le décapage continue Jusqu'à ce que le plateau soit c@@@ nu sur la surface du corps 11.La hauteur du plateau doit être généralement da' la gamme d'épaisseur de la première couche de passivation à former sur le corps 11. En conséquence, si on désire une couche de passivation comprise entre 5.0CO et 15.000 angstroms d'épaisseur, le plateau doit être dans la même gamme de hautr Dans cet exemple particulier, on suppose que la hauteur du plateau est de l'or%o d'environ 10.000 angstroms ou 1 micron. Au cours de l'opération suivante, la couche de passivation 13 qui est repr- sentée sur la figure 2c est formée sur la zone de surface principale entourant plateau 12. Cette couche de passivation peut être du bioxyde de silicium formé thermiquement dans une atmosphère d'oxygène à environ 1.150 C sur la surface du corps an silicium et du plateau 12. De même, en utilisant des techniques classiques photolithographiques et de gravure, une portion de l'oxyde recouvrant le plateau est enlevée en utilisant un décapant à l'acide fluorhydrique afin d'exposer la surface du plateau.En utilisant maintenant les techniques classiques de diffusion, une impureté de type de conductivité P, telle que le bore, est diffusée à travers la surface exposée du plateau, afin de former une région diffusée 14 qui s'étend dans le corps,sous la couche dtoxyle, afin de former une jonction PN 15 qui s'étaé à la surface du corps directement au dessous de la couche d'oxyde 13. La couche d'oxyde doit avoir environ la même épaisseur que le plateau au de telle sorte que la surface du plateau 12 et la surface supérieure de la cours d'oxyde 13 soient réellement coplanaires. En réalité la surface de la couche d'oxyde 13 et celle du plateau 12 sont considérées comme étant réellement co planaires meme si la surface du plateau 12 est légèrement au-dessus ou au-dessous de la surface de la couche d'oxyde 13, sans dépasser 1.000 k 2.500 angstroms d'écart. On doit noter que si une couche d'oxyde doit être formée sur la surface 12 du plateau et suivie ensuite par une opération de masquage pour y former une ouverture afin d'exposer de nouveau une portion de la surface du plateau en préparation, soit pour une autre diffusion, soit pour une opération de métallisation de contact, cette ouverture peut être aussi petite que 1 micron sans créer de sérieux problèmes si le plateau 12 est 1.000 angstroms au-dessous de la surface supérieure de la couche d'oxyde 13. D'une manière générale, aucune limitation sur les dimensions suivantes de toutes régions formées dans la surface du plateau 12 n'est nécessaire, si le plateau 12 s'étend légèrement au-dessus de la surface de la couche d'oxyde 13. Afin de compléter une structure de transistor, telle que celle représenthe sur la figure 3, la couche 16 de bioxyde de silicun de passivation doit être formée sur la surface du plateau 12. L'épaisseur de la couche d'oxyde 16 peut être située entre 1.000 et 5.000 angstroms et,dans cet exemple, on suppose qu'elle est environ de 2.000 angstroms ou de 0,2 micron, ce qui est faible en comparaison de l'épaisseur de la couche 13. En utilisant les techniques classiques photolitho- graphiques et de gravure, un trou est formé dans la couche 16, afin d'exposer une portion de la surface du plateau.De même, en utilisant les techniques classiques de diffusion, un matériau d'impureté de type N, tel que le phosphore, est diffusé à travers le trou dans la couche 16 pour former une région 17 dans le plateau et la Jonction PN 18 s'étendant sous la couche de passivation 16. la région 17 forme ainsi la région d'émetteur du transistor avec la Jonction PN 18 formant la Jonction émetteur-base, la région 14 formant la région de base avec une Jonction PN 15 formant la Jonction collecteur-base,et la portion restante du corps 11 formant la région de collecteur du transistor.On doit remarquer que, aussi longtemps que la surface de la couche 16 du plateau est sensiblement coplanaire avec la surface de la couche d'oxyde 13, ltépaisseur de la couche d'oxyde 13 n'introduit pas de restriction sur la manière dont la petite région d'émetteur 17 peut être faite. Maintenant Jfin d'engendrer un contact métallique pour la région de base 14, un trou est formé dans la couche de passivation 16 en utilisant de nouveau les techniques classiques phAclithographiques et de gravure, afin d'exposer la région de base 14. Une électrode métallique 19 est ensuite déposée sur la portion exposée de la région de base 14 par des techniques classiques d'évaporation en utilisant de l'aluminium, de l'or, ou tout autre métal approprié. Un contact d'électrodes à la région d'émetteur est établi en formant une couche de passivation 20 sur la surface de la région d'émetteur et en utilisant de nouveau les techniques classiques phiolithographiques et de gravure, afin de former un trou dans la couche de passivation 20, pour expcser une portion de surface de la région d'émetteur 17. la couche de passivation 20 peut avoir environ de 100 ang@t@@as à 3.000 angstroms d'épaisseur et l'exemple considéré préavoit approxiamtivement 500 engstroms ou blen 0,05 mieron d'épaisseur.De même, puisque la surface de la @@@@he de paseivation 20 est sensiblement coplanaire avec la surface de la couche de passivetion 13, l'épaisseur requise de la couche de passivation 13 n'intreduit pas de lt@itation sur la @@nière selon laquelle le trou dans la couche de passivation 20 0 paut être fait petit Une couche de contact métallique 21 est en- suite évaporée sur la portion exposée de la surface d'émetteur en utilisant des techniques elassiques, le métal utilisé étant de l'aluminium de l'or ou tout autre matériau convenable.On doit remarquer que les couches de passivation 16 et 20 'p e' uvent être des couches de bioxyde de silicium formées thermiquement, de la même manière que la couche de passivation 13. Le dispositif représenté sur la figure 2c peut être adapté à la technologie métal-oxyde-semiconducteur en fox des plateaux 31 et 32, conne cela est repre sur' ur la figure 4. les régions 33 et 34 formées dans les plateaux respectifs 31 et 32 forment respectivement les régions de source et de drain du dispositif métal-oxyde-semicon@ueteur. L'électrode 35 est l'électrode de source, l'électrode 36 est l'électrode de drain et l'électrode 37 formée sur la couche de passivation 38 ont l'éleotr@de de com@@nde. Le @@@siater @eprésenté sur la figure 5 est semblable à celui représenté sur la figure 3 à cette ezeeption près que le double plateau est gravé dans le corps semiconducteur initial 46. Le premier plateau est utilisé pour former le contact d'émetteur 41 à la région d'émetteur 43 à travers une couche d'oxyde d'émetteur 42. Le second plateau est utilisé pour former un contact de base 47 à la région de base 48 à travers une couche d'oxyde de base 49. La couche d'oxyde épaîsse 44 est sensiblement coplanaire avec la surface du premier plateau et reeouvre la jonetion collecteur-base 45 Bien que les prineipes de la présente invention aient été décrits cA-dessus en relation avec un exemple particulier de réalisation, on comprendra clairement que ladite deserlption est faite seulement à titre d'exemple et ne limite pas la portée de 1 REVENDICATIONS 1. Dispositif semiconducteur, caractérisé en ce qu'il comporte - un corps de matériau semiconducteur d'un type de conductivité - au moins un plateau s'étendant à partir d'une surface principale du corps - une région de type de conductivité opposé, formée dans le plateau ; - une couche diélectrique s'étendant à partir de la surface principale entourant le plateau et sensiblement coplanaire avec lui. 2. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que ladite région forme une Jonction PN avec le corps, la Jonction PN entourant au moins partiellement le plateau à la surface principale et en ce que la couche diélectrique recouvre et protège la Jonction PN à la surface principale. 3. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que le corps est du silicium de type N et en ce que le diélectrique est constitué par une couche formée thermiquement de bioxyde de silicium. 4. Dispositif semiconducteur selon la revendication 2, caractérisé en ce que ladite région comprend la région de drain d'un transistor métal-oxyde-semiconducteur. 5. Dispositif semiconducteur selon la revendication 2, caractérisé en ce que ladite région comporte une région de source d'un transistor métal-oxyde-semiconducteur. 6. Dispositif semiconducteur selon la revendication 2, caractérisé en ce que la Jonction FN forme une structure de diodes dans un dispositif de circuit intégré monolithique. 7. Dispositif semiconducteur selon la revendication 2, caractérisé en ce que la Jonction PN est constitutée par la Jonction collecteur-base d'un transistor à haute fréquence. 8. Dispositif semiconducteur selon la revendication 7, caractérisé en ce qu'une autre région d'un type de conductivité est formée dans la première région, cette autre région étant l'émetteur du transistor à haute fréquence. 9. Procédé de fabrication d'un dispositif semiconducteur, caractérisé en ce qu'il comporte les opérations suivantes - on forme au moins un plateau sur une surface principale d'un corps semiconducteur d'un type de conductivité - on forme une couche diélectrique sur la surface principale sensiblement coplanaire avec le plateau et l'entourant, et laissant une surface du plateau exposée - on diffuse une première région de type de conductivité opposé à travers la surface exposée du plateau et au-dessous de la surface principale, afin de réaliser une Jonc ion PN dans le corps. 10. Procédé de fabrication d'un dispositif semiconducteur selon la revendication 9, caractérisé en ce que le plateau est formé en masquant une portion du corps afin de définir la surface du plateau et en décapant les portions de surfaces @on masquées du corps pour réaliser le plateau. 11. Procédé de fabrication d'un dispositif semiconducteur selon la revendi- cation 10, caractérisé en ce que le plateau est réalisé par décapage chimique on par pulvérisation de la portion non masquée.