FR 2086373 A1 19711231 FR 7113691 A 19710419 71 13691 1 2086373 La présente invention concerne un procédé pour fabriquer un cache ou un modèle, stable aux hautes températures, et servant à positionner avec précision, l'une par rapport à l'autre, au moins deux fenêtres dans une première couche de masqua-5 ge disposée sur un corps semi-conducteur, deux fenêtres au moins menant vers des plages semi-conductrices différentes. Les pro-cédés appartenant à la technique dite planar se caractérisent par le fait que pour préparer la zone d'émetteur et l'ouverture pour le contact de base, il faut appliquer 10 deux procédés de la technique photographique, indépendants l'un de l'autre. Four des composants importants, par exemple pour des transistors, ceci ne présente aucun inconvénient, car du point de vue de la technique actuelley on peut atteindre pour l'ajustement des deux masques qui sont nécessaires pour les procédés 15 qui viennent drêtre mentionnés, des précisions d'environ î |>. C'est principalement pour être utilisés dans des circuits intégrés qu'à l'heure actuelle on tente à fabriquer des composants ayant les dimensions les plus petites possible. Les transistors haute fréquence présentent des structures en forme 20 de peigne, dans lesquelles les contacts associés aux zones d'émetteur en forme de bandes doivent se situer aussi près que possible des contacts de base en forme de bandes. Cela doit permettre d'obtenir une longueur d'émetteur aussi grande que possible pour une surface de base minima- On obtient la résis-25 tance de base la plus faible souhaitée si, toutes conditions égales par ailleurs, notamment celles des diffusions, les bandes d'émetteur sont étroites et si la distance entre les bandes est aussi faible que possible. Si l'on désire pour des composants de ce genre une 30 précision qui se situe dans lfordre de grandeur inférieur à 1 alors la mise en oeuvre du procédé connu indiqué ci-dessus conduit à l'obtention de composants présentant des inconvénients. Ces inconvénients peuvent par exemple résider dans une résistance de base élevée ou dans une réalisation- défectueuse des contacts,. 35 et ils sont en général dus à un réglage imprécis des différents masques. Ceci sera explicité plus en détail ci-dessous à l'aide de la figure 1. L'invention a pour objet un procédé destiné à permettre le positionnement aussi précis que possible des différentes 40 fenêtres dans une couche de masquage. Plus particulièrement ce 71 13691 2 2086373 procédé doit permettre de positionner avee autant de précision que possible les zones d'émetteur sus-mentionnées et les ouvertures pour le contact de la base. Pour résoudre ce problème, l'invention propose de 5 déposer sur la première couche de masquage au moins une couche de masquage supplémentaire, de réaliser simultanément dans cette couche de masquage supplémentaire les différentes fenêtres qui sont nécessaires et de réaliser dans la première couche de masquage les fenêtres souhaitées à travers la couche de masquage 10 supplémentaire structurée comme indiqué et servant de cache ou de modèle. le procédé conforme à l'invention utilise avantageusement pour la fabrication des structures qui nécessitent une grande précision, uniquement un masque, à savoir la seconde 15 couche de masquage. Ce masque agit comme cache ou modèle résistant à des températures élevées, et à. travers lequel on réalise par attaque chimique dans la première couche de masquage les différentes structures, en recouvrant par une laque les structures dont l'obtention n'est pas souhaitée. On obtient ainsi 20 une position exacte des structures entre elles qui nécessite une très grande précision. Suivant, un mode d'exécution avantageux du procédé de l'invention, on procède, après la réalisation d'au moins une fenêtre dans la première couche de masquage, au dopage du corps 25 semi-conducteur à travers cette fenêtre, alorsr qu'après avoir recouvert cette fenêtre, on dégage les autres fenêtres menant au corps semi-conducteur à travers la première couche de masquage . Une autre variante du procédé conforme à l'invention 30 est caractérisée par le fait que l'on dépose sur le corps semiconducteur, comme première couche de masquage, une couche de bioxyde de silicium et comme autre couche de masquage une couche de nitrure de silicium-. Le nitrure de silicium présente les propriétés exigées 35 par le cache ou modèle sus-mentionné, si l'on utilise comme première couche de masquage du bioxyde de silicium. Le nitrure de silicium n'est en effet pas attaqué par l'acide fluorhydrique qui est utilisé pour attaquer le bioxyde de silicium, alors que l'acide phosphorique chaud utilisé pour l'attaque du nitrure de 40 silicium n'attaque pas le bioxyde de silicium. De plus, le 71 13691 3 2086373 nitrure de silicium est stable aux procédés mis en oeuvre à des températures élevées, procédés tels qu'ils sont réalisés dans les fours à diffusion ou lors des oxydations. Le nitrure de silicium peut être préparé sous la forme 5 d'une couche mince adhérant bien sur le bioxyde de silicium. Pour cette opération, la température nécessaire est si basse que l'on peut considérer comme négligeable toute diffusion ultérieure de la substance de dopage déjà introduite dans le corps semi-conducteur. Par ailleurs, la densité des termes d'une 10 couche de nitrure de silicium est suffisamment faible pour ne pas donner des influences gênantes à la surface. Il est avantageux que le cache ou modèle en nitrure de silicium agisse sur le composant comme couehe de passivation. On a trouvé qu'il était avantageux de donner à la 15 couche de nitrure de silicittm; une épaisseur d'environ 0,1 jju . La couche de bioxyde de silicium doit avoir une épaisseur suffisante pour pouvoir agir comme masque pour les diffusions prévues. Une épaisseur avantageuse est celle qui se situe à environ 0,2 p» ou un petit peu au-àesssus de cette valeur. 20 . A titre d'exemple on a décrit ci-dessous et représenté au dessin annexé une forme de réalisation de-l'objet de l'invention. La figure 1 représente une coupe d'un transistor haute .fréquence qui a été fabriqué- suivant le procédé connu, avec un 25 réglage imprécis. des'masques. Les figures 2 à 10 représentent les différentes phases opératoires d'un procédé conforme à l'invention pour la fabrication d'un transistor haute fréquence. Dans la figure 1, la référence 1 désigne un corps 30 semi-conducteur dopé en n, qui entoure en partie une zone 2 de conductibilité p et dopée en bore. La surface de ce dispositif est partiellement recouverte avec une couche-de "bioxyde de silicium 3, dans laquelle se trouvent différentës fenêtres 8 et des ouvertures 9 pour des contacts. Les bandes de contact 5 35 servent à réaliser les contacts des plages d'émetteur 4 dopées -au phosphore, alors que les bandes de contact 7 servent à contacter la plage 2 agissant comme base. Par suite d'un réglage défectueux des masques entre eux, les fenêtres 8 pour les plages d'émetteur 4, ont été réali-40 sées dans la couche de bioxyde de silicium 3 avec un décalage 71 13691 4 2086373 trop à droite de 1 p- dans la figure 1. Cela a pour conséquence que les "bandes de contact des zones ou plages 2 agissant comme base et situées d'un côté des plages d'émetteur 4, sont distantes de celles-ci d'une longueur double par rapport à celles 5 des bandes de contact 7 situées de l'autre côté des plages d'émetteur 4. Il en résulte une commande irrégulière des plages d'émetteur 4 et une résistance de base plus élevée que dans le cas d'une réalisation symétrique. Par ailleurs, les bandes de contact 5 des plages d'émetteur 4 ne recouvrent pas celles-ci 10 complètemento II en résulte des résistances de contact plus élevées que dans le cas d'un recouvrement complet. Si l'on souhaite réduire ces erreurs qui entraînent des inconvénients du point de vue électrique, des tolérances de réglage plus faibles s'imposent lors de la réalisation des 15 fenêtres 8 pour les plages d'émetteur et des ouvertures de passage 9 pour les contacts pour les bandes de contact de base 7. Mais ceci entraîne une limitation sensible du rendement. Dans ce qui suit, on explicitera à l'aide des figures 2 à 10 le procédé conforme à l'invention. 20 Sur un corps semi-conducteur 10 de type de conducti bilité n et présentant une zone 11 dopée au bore, on dépose sur ladite zone 11 une couche de bioxyde de silicium 13 ayant une épaisseur d'environ 0,2^,, Cette couche de bioxyde de silicium 13 est recouverte d'une couche de nitrure de silicium 15 ayant 25 une épaisseur d'environ 0,1 }>-, et cette dernière couche est recouverte d'une couche d'oxyde pyrolytique 17 ayant également une épaisseur d'environ 0,1 ^(figure 2). Le dispositif représenté dans la figure 2 est pourvu d'une couche d'un vernis 19 photosensible dans laquelle on 30 réalise, à l'aide de la technique de la photogravure, par insolation et développement, des ouvertures allongées 21, 23, 25 se présentant sous -la forme de bandes. Par attaque chimique avec de l'acide fluorhydrique, on prolonge ces ouvertures 21, 23, 25 à travers la couche d'oxyde 17 jusqu'à la couche de nitrure de 35 silicium 15. L'acide fluorhydrique n'attaque pas la couche de nitrure de silicium 15 (figure 3). La couche de vernis 19 est enlevée par rinçage. On prolonge ensuite les ouvertures ou trous 21, 23 et 25 par attaque à l'aide d'acide phosphorique chaud jusqu'à la couche de 40 bioxyde de silicium 13. L'acide phosphorique chaud n'attaque pas 71 13691 5 2086373 la couche de bioxyde de silicium 13 qui sert de masque à la couche d'oxyde pyrolytique 13 (figure 4). La surface du. dispositif représente dans la figure 4 est à nouveau pourvue d'une couche de vernis photosensible. 5 Celle-ci est enlevée de telle manière par insolation et par développement, que seules les ouvertures 21 et 25 restent recouvertes par les couches de vernis 31, 35 qui subsistent. Ensuite, on prolonge le trou 23, par attaque à l'acide fluorhydrique, jusqu'à la zone 11. Pendant cette opération, on attaque 10 également les zones dégagées de la couche d'oxyde pyrolytique 17 (figure 5)» Les couches de vernis 31, 35 sont enlevées. Par diffusion on introduit, sous l'ouverture 23, dans la zone 11, une plage d'émetteur 37 dopée au phosphore. Pendant la diffusion, 15 une couche de phosphore vitreux 39 se forme sur la surface'de la plage d'émetteur 37 (figure 6). Le dispositif représenté dans la figure 6 est à nouveau pourvu d'une couche d'un vernis photosensible. Par insolation et développement on arrive à ce que seule l'ouverture 23 20 soit recouverte d'une couche de vernis 41. Ensuite, on prolonge les ouvertures 21, 25 jusqu'à la zone 11, par attaque à l'aide d'acide fluorhydrique. En même temps les plages subsistantes de la couche pyrolytique 17 sont enlevées par attaque à l'acide fluorhydrique (figure 7). 25 La couche de vernis 41 est enlevée. La couche de phos phore vitreux 39 est dissoute dans l'acide fluorhydrique par attaque de la surfaee totale (figure 8). Le dispositif représenté dans la figure 8 est recouvert par une couche d'aluminium 43 déposée par évaporation. Sn-30 suite on dépose sur la couche d'aluminium 43 tin vernis photosensible 45 qui est représenté en traits interrompus dans la figure 9. A l'aide de la technique de la photogravure, la couche de vernis ou de laque 45 est enlevée partiellement et de telle façon que ne subsistent que des restes.de vernis 51,- 53f 55 au-35 dessus des ouvertures 21, 23, 25 et au-dessus des pistes de raccordement ou des taches de contact souhaitées, qui ne sont pas représentées dans les figures (figure 9). Les parties de la couche d'aluminium 43 qui sont dégagées dans- la figure 9 sont enlevées par- attaque chimique, et les 40 restes de vernis 51, 53, 55 sont enlevés en sorte que ne sub 71 13691 6 2086373 sistent dans les ouvertures de contact 21, 23, 25 que les bandes de contact 61, 63, 65 en aluminium et les pistes de raccordement ou taches de contact associées et non représentées (figure 10). Grâce à l'emploi avantageux de la couche de nitrure 5 de silicium 15 comme cache ou modèle, le procédé qui vient d'être décrit rend possible un positionnement exact des bandes de contact 61 et 65 ou 63 dans les ouvertures de contact 21 et 25 ou 23. On peut ainsi réaliser des structurés très petites. Avec ces structures fines on peut obtenir des surfaces de base 10 plus petites pour une même longueur du bord de l'émetteur. C'est la raison pour laquelle le procédé conforme à l'invention est particulièrement avantageux pour réaliser des transistors planar haute fréquence à structure en forme de peigne. Par ailleurs, la stabilité de ces transistors est augmentée par la passivation 15 due au nitrure. Tout comme la fabrication d'un transistor npn décrite ci-dessus, on peut réaliser de la même manière un transistor pnp. 71 13691 7 2086373 REVENDICATIONS 1. Procédé pour réaliser un cache ou modèle présentant une stabilité aux températures élevées et servant au positionnement précis d'au moins deux fenêtres dans une première couche de masquage prévue sur un corps semi-conducteur, deux fenêtres 5 au moins menant à des plages semi-conductrices différentes, caractérisé par le fait que sur la première couche de masquage on dépose au moins une couche de masquage supplémentaire, que dans cette couche de masquage supplémentaire on réalise simultanément toutes les fenêtres souhaitées et qu'à travers ladite 10 couche de masquage supplémentaire structurée de cette façon et servant de cache ou de modèle, on réalise au choix des fenêtres dans la première couche de masquage. 2. Procédé suivant la revendication 1, caractérisé par le fait qu'après la réalisation d'au moins une fenêtre dans la 15 première couche de masquage, on procède, à travers cette fenêtre,au dopage du corps semi-conducteur, et qu'après avoir recouvert cette fenêtre, on dégage, à travers la première couche de masquage, les autres fenêtres menant au corps semi-conducteur. 3. Procédé suivant la revendication 1 ou suivant la 20 revendication 2, ou suivant les revendications 1 et 2 prises dans leur ensemble, caractérisé par le fait que sur le corps semi-conducteur on dépose une couche de bioxyde de silicium formant une première couche de masquage, et une couche de nitrure de silicium formant une couche de masquage supplémentaire. 25 4. Procédé suivant la revendication 3, caractérisé par le fait que la couche de nitrure de silicium a une épaisseur d'environ 0,1 p- et que la couche de bioxyde de silicium a une épaisseur d'au moins 0,2 p.. 5. Procédé suivant l'une quelconque des revendications 30 2 à 4, caractérisé par le fait que la couche de bioxyde de silicium est attaquée avec de l'acide fluorhydrique et la couche de nitrure de silicium avec de l'acide phosphorique chaud. 6. Procédé pour réaliser des transistors planar haute fréquence en silicium et présentant une structure en forme de 35 peigne, par la mise en oeuvre d'un procédé suivant l'une quelconque des revendications 1 à 5, caractérisé par le fait que sur la surface d'une zone présentant un premier type de conductivité (base), se situant dans un corps semi-conducteur présentant 71 13691 8 2086373 l'autre type de conductivité (collecteur) on dépose l'une sur l'autre une couche de "bioxyde de silicium, une couche de nitrure de silicium et une couche d'oxyde pyrolytique, qu'à l'aide de la technique de photogravure on réalise dans la couche d'oxyde 5 pyrolytique simultanément toutes les fenêtres souhaitées, que par attaque avec de l'acide phosphorique chaud on défonce ces fenêtres, à travers la couche de nitrure. de silicium, jusqu'à la couche de.bioxyde de siliciumr qu'en recouvrant les autres fenêtres avec une première couche d'un vernis on dégage à tra-10 vers la couche de "bioxyde de silicium, au moins une fenêtre jusqu'à la zone du premier type de conductivité, qu'après dissolution de la première couche de vernis on diffuse par cette fenêtre ouverte, dans la zone de l'un des types de conductivité, une zone présentant l'autre, type de conductivité (émetteur), 15 qu'on recouvre -cette fenêtre défoncée avec une seconde couche de vernis, que l'on défonce les fenêtres dégagées jusqu'à la couche de "bioxyde-i.de siliicium jusqu'à la zone du premier; type de conductivité, par attaque avec de l'acide fluorhydrique et qu,-'après dissolution de la seconde couche de vernis on dépose 20 un métal dé centaet dans -ces fenêtres;