FR 2069846 A1 19710910 FR 6938942 A 19691113 La présente invention concerne un procédé de réalisation, dans une plaquette monolithique semiconductrice comprenant un substrat monoqristallin d'un premier type de conductivité sur lequel est déposée au moins une couche épitaxique d'un second type de conductivité opposé au premier, divisée en caissons électri quement isolés les uns des autres par des zones diffusées du premier type de cnnductivité s'étendant de la surface de ladite couche jusqu'au dit substrat, d'un circuit intégré comprenant au moins une diode à jonction sensiblement plane formée d'une première région dudit premier type de conductivité et drune seconde région dudit second type de conductivité diffusée simultanément aux émetteurs des transistors que comporte ledit circuit intégré Dans les circuits intégrés comprenant des transistors, des diodes, des résistances et des condensateurs, ces derniers ont des structures de di odes comportant deux régions de types de conductivité opposés, obtenues par diffusion, dont on utilise la capacité de jonction, en régime de blocage. Habituellement, les deux régions de ces diodes capacitives sont diffusées simultanément aux émetteurs et aux bases des structures de transistors que comporte le circuit intégré. Mais les atSfusions de base ont une concentration d'impuretés relativement faible et les capacités obtenues, par unité de surface de jonction, peuvent etre insuffisantes. Pour obtenir des capacités plus fortes, il est proposé, dans le brevet français 1 442 7QD, de rédliSr les régions de diodes capacitives de type de conductivité opposé a celui des émetteurs des structures de transistors, au moyen d'une diffusion effectuée simultanément à la diffusion des zones d'isolement des différents caissons aménagés dans la plaquette supportant le circuit intégré. Ces zones d'isolement, du même premier type de conductivité que le substrat sur lequel est déposée la couche épitaxique où sont réalisés les différents dispositifs que comporte le circuit, traversent cette couche épitaxique et sont le -lus souvent diffusées avec une concentration d'impuretés nettement plus élevée que celle des baseE de transistors, sans etre per7 ailleurs imposée de faon pré- cise par les performances attendues des dispositifs du circuit. es capacités obtenues ainsi sont plus élevées, ai l'augmenta- tion de la concentration d1içTcuretés cyans a région de la dilue du premier type de conductivité et notamment dans la partie de cette région proche de la surface de la plaquette, diminue la ten sion de claquage de la diode.Lorsque la tension de polarisation d'une part, la capacité d'autre part, sont déterminées par des impératifs du circuit à obtenir, il risque d'y avoir incompatibilité entre ces deux données : par exemple, une tension de polarisation élevée et une place disponible restreinte entralnent, pour obtenir une capacité aonnée, d'avoir, en compensation, une très forte concentration d'impuretés dans les deux régions de la diode capacitive et la tension de claquage, notamment de la partie dela jonction proche de la surface de diffusion, risque d'être inférieure à la tension de polarisation imposée.On sait en effet qutune même diode voit sa capacité diminuer, si on augmente la tension de blocage, et que par ailleurs, la tension de claquage de telles diodes diffusées est limitée par la concentration au point de la jonction le plus proche de la surface de diffusion, point où cette concentration est la plus élevée. La présente invention a pour but de pallier-les inconvénients des procédés mentionnés ci-dessus et de permettre la réalisation, au sein d'un circuit intégré, de capacité de valeur déterminée, indépendante des conditions de diffusion des bases de transistors, occupant une surface minimale de plaquette, admettant au besoin une tension de claquage relativement élevée et ne nécessitant pas d'opérations supplémentaires de diffusion ou d'autre genre, par rapport aux opérations normalemens effectuées pur la réalisation des autres dispositifs dudit circuit intégré. Selon l'invention, le procédé ae réalisation, dans une plaquette monolithique semiconductrice comprenant un substrat monocristallin drun premier type de conductivité sur lequel est déposée au moins une couche épitaxique d'un second type de conductivité opposé au premier, divisée en caissons électriquement isolés les uns des autres par des zones diffusées du premier type de conductivité s'étendant de la surface de ladite couche jusqu'audit substrat, d'un circuit intégré comprenant au moins une diode à jonction sensiblement plane formée d'une première région diffusée dudit pre-mier type de conductivité et d'une seconde région dudit second type de conductivité diffusée simultanément aux émetteurs des transistors que comporte ledit circuit intégré, est remarquable en ce que ladite première région est obtenue par deux diffusions distinctes dont l'une est effectuée conjointement à la diffusion desdites zones dtisolement, à partir d'une plage comprise à l'intérieur de la plage de diffusion de ladite seconde région, et dont l'autre est effectuée conjointement à la diffusion des bases de tran sistors que comporte ledit circuit, -à partir d'une plage comprenant la plage de diffusion de ladite seconde région. Le procédé selon L'invention permet un choix optimal de B concentration d'impuretés dans la première région de la diode capacitive, la concentration dans les zones d'isolement pouvant être choisie en fonction de la capacité attendue, compte tenu de la surface disponible pour la jonction capacitive ; la tension de claquage de la jonction est déterminée par la partie de cette première région proche de la surface de la plaquette, qui selon l'invention, a la même concentration d'impuretés que les bases de transistor et ne limite pas la tension de polarisation applicable à la diode. En outre, la plage de diffusion prise en considération pour la seconde diffusion de formation dela première région englobant la plage de diffusion ultérieure, de la seconde région, l'opéra- tion de photogravure nécessaire à cette dernière diffusion, de même que l'opération de photogravure nécessaire à la réalisation des prises de contact et des connexions en sont facilitées , les différences d'épaisseur d'oxyde étant moins accentuées entre les diverses zones à photograver. La diffusion des zones d'isolement doit traverser la couche épitaxique déposée sur le substrat, pour atteindre ce dernier et constituer ainsi des caissons isolants. La diffusion des premières régions de diodes capacitives, qui est faite conjointement à la diffusion de zone d'isolement atteint le même niveau et une lectrode de la capacité peut se trouver ainsi électriquement reliée à ce dernier. Lorsque cette électrode et le substrat sont tous deux à la masse, cette disposition peut être avantageuse. Dans le cas général, l'isolement de la capacité est assuré, selon un mode préférentiel de mise en oeuvre de l'invention, au moyen d'une couche enterrée localisée du second type de conductivité, diffusée à partir d'une plage déposée sur ledit substrat avant le dépôt de la couche épitaxique, ladite couche enterrée étant localisée sensiblement sous la seconde région de la diode. Cette dernière couche et avantageusement diffusée simultanément aux couches enterrées des collecteurs de transistors. La jonction entre la première région de la diode; d'une part, ladite couche enterrée et ladite couche épitaxique d'autre part, se situant à un niveau où cette région a sa concentration d'impuretés minimale, la tension de claquage de cette jonction est re lativement élevée et l'isolement de la capacité est assuré. En outre, la capacité peut comporter un double isolement, d'une part par la jonction entre la première région et la portion de couche épitaxique de type de conductivité opposé qui la contient, d'autre part par la jonction entre cette portion de couche épitaxique et les parois du caisson d'isolement qui la contient, lesdites jonctions pouvant être bloquées. La.jonction prise en considération pour déterminer la capacité de la diode utilisable est la jonction entre première et seconde région de cette diode telle qu'elles ont été définies plus haut. Selon une variante de mise en oeuvre de l'invention, il est cependant possible d'ajouter à cette capacité, celle de la jonction entre ladite première région et la portion de couche épitaxique qui la contient, cette portion étant dans ce cas électriquement reliée à la première région. On dispose ainsi d'une capacité supplémentaire et d'autre part cette disposition peut dans certains cas faciliter les connexions nécessaires au circuit. Un procédé avantageux utilisé pour cette mise en parallèle consiste à ménager un canal de couche épitaxique préservé des diffusions des zones de la première région de la diode, canal assurant ainsi un courçcircuit entre ladite portion de couche épitaxique et la seconde région de la diode. La capacité de la diode prise en considération et diffusée selon l'invention peut être également augmentée par la mise en pa rallèle avec cette diode, de la capacité de la jonction entre la portion de couche épitaxique qui contient ladite diode et le substrat, capacité dite de caisson. Cette mise en parallèle est possible lorsque la première région de la diode peut être mise à la même tension que le substrat et les zones d'isolement et qui est le plus souvent la tension 0. il va de soi que les différentes techniques applicables dans la fabrication des circuits intégrés connus jusqu ici sont égalez ment applicables dans le cas de circuits réalisés suivant le procédé selon l'invention. La description qui va suivre en regard des dessins annexés, donnés à titre d'exemple non limitatif, fera bien -comprendre comment l'invention peut être réalisée. La Fig. 1 est une coupe schématique d'une plaquette de circuit intégré comprenant une capacité diffusée selon l'invention. Les Figs. 2A à 2F sont les coupes schématiques partielles de la plaquette de la Fig. 1 aux différents stades de fabrication. La Fig. 3 est une coupe schématique d'une variante de réalisation de plaquette de circuit intégré comprenant une capacité diffusée selon l'nvention. La Fig. 4 est une coupe schématique d'une autre variante de réalisation La Fig. 5 est une coupe schématique d'une autre variante de réalisation. La Fig. 6 est une vue partielle en plan de la plaquette de ia Fig. 1, les couches superficieles, d'oxyde notamment, étant supposées transparentes. Il est à noter que les dimensions; sur les figures, sont considérablement exagérées, et les proportions non respectées, en particulier dans le sens de l'épaisseur, à seule fin de rendre les figures plus claires. Le circuit intégré dont une portion est représentée sur les Figs. 1 et 6 est réalisé sur une plaquette semiconductrice mono- cristalline 1, par exemple en silicium de type de conductivité P, sur laquelle a été déposée une couche épitaxique 2 d'un type de conductivité opposé N.La capacité utilisée est celle e la diode formée, d'une part par la région 3, de type de conductivité N, diffusée à partir de la surface 10 conjointement aux é;etteurs ee même type que comporte le circuit, d'autre part par la région it, de type de conductivité P, diffusé conjointement eux cases Qe même type, et par la région 5, de ty-pe de conductivité P o P+ (le signe + indiquant une forte concentration d'impuretés, nar exem 19 ple supérieure à 10 atomes par cm ), diffusée conjointement aux zones 6 formant zone d'isolement et entowrsnt dans ce but la portion T de couche épitaxique contenant la diode capacitive décrite. Les zones 6 atteignant le substrat 1 de façon 3 roriner avec ce dernier un caisson d'isolement complet, une zone enterrée 8 de type de conductivité N ou N+ est prévue sous la région 5 cour éviter que cette dernière ne vienne au contact du substrat de type de conductivité P. Les contacts, non reorésertés, sur la Fig. l, sont pris d'une r rt sur la région 3 par une ouverture 23, d'autre part sur la réion 4 par une ouverture 24, ouvertures ménagées dans la couche isolante recouvrant la surface 10. Din le cas où la capacité de jonction entre les régions 4 et 5 et la portion 7 de couche épi- taxique est mise en parallèle avec la capacité de la diode capa citive principale, un contact supplémentaire est prévu sur cette portion 7 par l'intermédiaire d'une zone diffusée de contact de type de conductivité N+, la concentration d'impuretés de la couche épitaxique étant généralement insuffisante à cet effet. On voit que, du fait des dimensions superficielles relatives des régions 3, 4 et 5, la partie de jonction capacitive 9 affleurant la surface 10 de diffusion de ces différentes régions sans solution de continuité, comporte un côté à faible concentration permettant une tension de blocage élevée si nécessaire, la majeure partie de cette jonction entourée par la précédente partie se situant par ailleurs entre les régions 3 et 5 et permettant, par le choix de la concentration de la région 5, d'obtenir la capacité recherchée. Eventuellement, la portion 7 de couche épitaxique peut être re iée à la région 3 de morne type de conductivité et la capacité de la jonction entre la couche 7 et les régions 4 et 5 est ainsi mise en parallèle avec la capacité de la diode considérée ci-dessus, qui se trouve augmentée. La fabrication selon l'invention d'un circuit intégré comprenant une diode capacitive comme celle qui vient d'eAtre décrite commence par la préparation dune plaquette semiconductrice monocristalliner par exemple de silicium de type P. Sur la surface 19 de cette plaquette on effectue un dépôt localisé de prédiffusion 18 qui est ensuite diffusé (Fig. 2A). Sur la ême face de la plaquette, on dépose une couche épitaxique 12 (Fig. 2B).Après des opérations classiques de photogravure, on diffuse ensuite des zones d'isolée ment 16, délimitant une portion de couche épitaxique 17, et simultanément une région 15, de type P de forte concentration d'impu- retés (Fig. 2C). La couche d'oxyde de silicium servant de masque de diffus in est figurée en 20 Après une nouvelle opération de photogravure, on diffuse les bases de transistors npn du circuit et simultanément une région 14, de type P (Fig. 2Dj. La couche d'oxyde de silicium servant de masque de diffusion est figurée en 21. Après une nouvelle opération de photogravure, on diffuse les émetteurs de transistors npn du circuit et simultanément une région 13, de type M (Fig 2E). La couche d'oxyde servant de masque de diffusion est figurée en 22 : on cnnstate que les bords du masque limitant la région 13 ne comportent qu'une épaisseur d'oxyde. Apres une nouvelle opération de photogravure, on dépose un métal tel que l'aluminium réalisant les prises de contact 23 sur la région 13 et 24 sur la région 14, en même temps que les connexions nécessaires (Fig. 2F). La zone enterrée 8, isolant la région 5 du substrat 1 dans le circuit de la Fig. 1, comme la zone enterrée 18 dans le circuit de la Fig. 2F ne sont nécessaires que pour l'isolement par rapport au substrat. Lorsque cet isolement n'est pas impératif, il est possible de se dispenser de la diffusion de la zone enterrée. Dans l'exemple représenté sur la Fig. 3, une diode capacitive est formée de la région 33 d'une part, des régions 34 et 35 d'autre part, correspondant aux régions 3, 4 et 5 de la diode~représentée sur la Fig. 1. La région 35 atteint'le substrat 31 de la même fa çon que les zones å t isolement 36 du circuit. La capacité n'est pas isolée du substrat ; comme dans un tel cas ce dernier est habituellement mis à la masse, les régions 34 et 35 le sont également. Dans la variante de réalisation représentée sur la Fig. 4, les zones d'isolement sont réalisées au moyen de deux diffusions concourantes, dont l'une est effectuée à partir d'un dépôt de prédiffusion ménagé sur le substrat 41 avant le dépôt de la couche épitaxique 42, et l'autre effectuée à partir de la surface de cette couche épitaxique. Ces deux diffusions concourantes forment des zones d'isolement 46A et 46B. La région 45 de la diode capacitive est formée simultanément aux zones 46B, la région 44 est formée simultanément aux bases de transistors et la région'43 simultanément aux émetteurs. Dans un tel cas, le double isolement de la capacité est réalisé du fait que les zones 46B et la région 45 n'atteignent pas le substrat 41. Il n'est pas nécessaire, avec cette disposition, que la concen tration d'impuretés dans les zones 46A soit la même que dans les zones 46B celle-ci étant déterminée par la capacité attendue de la diode. Dans la variante de réalisation représentée Slr la Fig; 5, la capacité de la diode formée par la région 53 diffusée simultanément aux émetteurs et les régions 54 et 55 diffusées simultanément aux bases et aux zones dtisolement, et les capacités des diodes formées, d'une part par la portion 57 de coucha épitaxique qui contient les régions 54 et 55 et le substrat 51 et les zones d'isolement 56, d'autre part par la même portion 57 et les régions 54 et 55, sont mises en parallèle au moyen d'un cóùrt-circuit 58 entre la région 53 et la portion 57.Dans ce but les diffusions des régions 54 et 55 laissent un canal épitaxique 58 non diffusé qui permet un contact de mise en parallèle, la région 54 pouvant être d'autre part reliée au substrat 51 ou aux zones dtisolement 56 qui sont le plus souvent à la massé. On obtient ainsi une ca pacité relativement plus élevée que dans les modes de réalisation décrits plus haut. Les exemples de diodes capacitives décrites plus haut concernent des diodes dans lesquelles une région est diffusée simultanément à des émetteurs de type N, dans une couche épitaxique de type N déposée sur un substrat de type P ce qui correspond au cas le plus courant, mais il va de soi que le procédé selon l'in- vention s'applique dans lecas de types,de conductivité inverses des précédents ou dans le cas d'une double couche épitaxique, ou de couches épitaxiques successives de types de conductivité opposés, ces dispositions pouvant être nécessitées par des dispositifs particuliers du circuit intégré envisagé. Dans le cas de couches successives de types de conductivité op- posés, la couche épitaxique dans laquelle sont diffusées les régions de la diode capacitive est la couche superficielle, la couche sous-jacente, de type opposé jouant dans cette éventualité le rôle de substrat. Le procédé selon la présente invention peut être appliqué dans tous les cas où un circuit intégré doit comprendre une ou plù- sieurs capacités, de valeur déterminée, en particulier lorsque la tension de polarisation est imposée et de valeur élevée. Un exemple d'application particulière de l'invention est constitué par les dispositifs logiques a. mémoire temporaire capacitive, telles que les bascules dites J-K dont les capacités déterminent les principales caractéristiques et performances et notamment la tension de seuil de basculement aux bornes d'entrée. REVENDICATIONS 1. Procédé de réalisation, dans une plaquette monolithique semi conductrice comprenant un substrat monocristallin d'un premier type de conductivité sur lequel est déposée au moins une couche épitaxique d'un second type de conductivité opposé au premier divisée en caissons électriquement isolées les uns des autres r des zones diffusées du premier type de conductivité s'étendant de la surface de ladite couche jusqu'audit substrat, d'un circuit intégré comprenant au moins une diode à jonction sensiblement plane formée d'une première région diffusée dudit premier type et d'une seconde région dudit second type diffusée simultanément aux émetteurs des transistors que comporte ledit circuit intégré, caractérisé en ce que ladite première région est obtenue par deux diffusions distinctes dont l'une est effectuée conjointement à la diffusion desdites zones d'isolement, à partir d'une plage com- prise à l ' intérieur de la plage de diffusion de ledit seconde région, et dont l'autre est effectuée conjointement å la diffu- sion des bases des transistors que comporte ledit circuit, à par- tir d'une plage comprenant la plage de diffusion de ladite secon de région. 2. Procédé conforme à la revendication 1, caractérisé en ce qu une couche enterrée localisée sensiblement sous ladite secon de région, dudit second type de conductivité, est diffusée dans ledit substrat à partir d'une plage déposée sur ce dernier avant dépôt de la couche épitaxique. 3. Procédé conforme a la revendication 1, caractérisé en ce que lesdites zones d'isolement sont réalisée au moyen de deux diiffu- sions concourantes, dont l'une est effectuée à partir d'un dépôt de prédiffusion ménagé sur ledit substrat avant dépôt de ladite couche épitaxique et dont l'autre est effectuée partir de la surface de ladite couche épitaxique, ladite première région é tant obtenue par deux diffusions distinctes dont l'une est effec tuée conjointement à ia seconde aesdites diffusions concourantes. 4. Procédé conforme à la revendication 1, caractérisé en ce Que lors des diffusions de ladite première région, un canal de cou che épitaxique est épargné sous l'enlacement de ladite seconde région. 5. Circuit intégré dans une plaquette monolithique semiconductri- ce comprenant un substrat monocristallin d'un premier type de conductivité sur lequel est aéposé au moins une couche ésitaxi- que d'un second type de conductivité opposé au premier, Qivisée en caissons électriquement isolés les uns des autres par des zones diffusées dudit premier type s'étendant de la surface de ladite couche jusqu'audit substrat, et comprenant au moins une diode, caractérisé en ce que ladite diode comporte une partie de jonction plane entre une région de concentration d'impuretés et profondeur identiques à celles des émetteurs des transistors que comporte ledit circuit et une première zone de concentration d'impuretés et profondeur identiques à celles desdites zones d'isole vinent, et une partie de jonction entourant complètement ladite précédente partie et affleurant à la surface de ladite plaquette, entre ladite région de concentration d'impuretés et profondeur identiques à celles des émetteurs et une seconde zone de concentration d'impuretés et profondeur identiques à celles des bases de transistors que comporte ledit circuit. 6. Circuit intégré conforme à la revendication 5, caractérisé en ce que ladite première région est isolée dudit substrat par une couche enterrée localisée du second type de conductivité. 7. Circuit intéré conforme à la revendication 5, caractérisé en ce que ladite première zone a une profondeur et une concentration a t irnpuretés identiques à celles de la partie des zones d'i solement la plus proche de la surface de ladite plaquette. 8. Circuit intégré conforme à la revendication 5, caractérisé an ce que un canal de couche épitaxique traversant ladite premi ère zone réalise un court-circuit entre la portion de ladite couche épitaxique comprise dans le caisson comprenant ladite diode et ladite région de diode de concentration et profondeur -iden- tiques à celles des émetteurs. 9. Circuit intégré conforme à la revendication 5, caractérisé en ce que la capacité de ladite diode est mise en parallèle avec la capacité de la jonction formée d'une part par les zones de concentration et profondeur identiques à celles des bases et des zones dtisolement d'autre part par la portion de couche épita- xique isolée contenant lasite aiode. 10. Circuit intégré conforme à la revendication 5,caractérisé en ce que la capacité de Induite diode est mise en Parallèle avec la capacité de la jonction formée d'une part nar la portion de cou one épitaxique isolée contenant ladite diode, d'autre part par ledit substrat et lesdites zones d'isolement.