FR 2115404 A1 19720707 FR 7142266 A 19711125 71 42266 i 2115404 / i . . La présente invention concerne un procédé de fabrication de circuits intégrés monolithiques à l'état solide. Dans la fabrication des transistors à effet de champ métal-oxyde, il existe le problème bien connu de l'alignement de l'électrode de grille sur l'oxyde de -5 grille, étant donné qu'un faux alignement provoque une augmentation des "capacités de recouvrement" entre l'électrode de grille et les zones de source et de drain du transistor à effet d>- cha-"p -Txvd^ o^rro pondant . Une réduction de ces capacités de recouvrement, dans le cas d'un faux alignement, peut être obtenue en épaississant la couche d'oxyde près de l'oxyde de grille. 10 Une meilleure solution à ce problème est donnée par ce qui est appelé la technologie silicium-grille, qui est décrite dans la revue "IEEE SPECTRUM" (Octobre 1969 ) J>ages 28 à 35. Selon ce procédé, on emploie, au lieu d'une électrode de grille métallique, par exemple en aluminum, du silicium polycristallin comme grille dans les transistors à effet de champ métal-oxyde, en utilisant 15 la technique des canaux du type P. En modifiant la technique classique des canaux du type P, on produit tout d'abord l'oxyde de grille avant de produire les zones de source et de drain, et on dépose dessus le silicium polycristallin. Au moyen du dépôt subséquent d'oxyde de silicium, suivi par un procédé de gravure avec un masquage de gravure, on engendre une structure de grille. Au cours du procédé 20 de gravure sans masque suivant, on enlève simultanément l'oxyde de grille exposé et l'oxyde sur le silicium polycristallin, à l'exclusion du matériau de masquage d'oxyde nécessaire pour la diffusion planaire . Au cours de la diffusion planaire suivante des impuretés de' dopage du type P, en particulier de bore, on engendre , d'une part lès zrones de source et de drain sous une forme auto-alignée, et d'autre 25 part, on effectue avec du bore un dopage du silicium polycristallin non dopé. Par la première opération, on obtient de petites capacités de recouvrement et, .par la dernière,de faibles tensions de seuil. La présente invention concerne le problème delà fabrication d'un circuit intégré monolithique à l'état solide comprenant des transistors à effet de champ 30 métal-oxyde, en utilisant essentiellement le procédé mentionné ci-dessus, avec une électrode de grille auto-alignée en silicium polycritallin, sauf en ce qui concerne le dopage du silicium polycristallin non dopé qui est réalisé avant la diffusion des zones de source et de drain. Le procédé de fabrication d'un circuit intégré monolithique à l'état solide 35 comprenant des transistors complémentaires a effet de champ métal-oxyde, dtms lequel les zones de source et de drain des transistors à effet de champ complémentaires sont engendrées par la diffusion simultanée de couches d'oxyde de silicium dopées respectivement avec du bore ou du phosphore, est déjà décrit dans la revue "Journal IEEE des Circuits à l'état solide" volume SC-5, numéro 1 (février ^0 1970),pages 2k à 29- Dans ce procédé, par exemple, à partir de silicium conduc- 71 42266 2115404 2 treur de type N, quelle que soit la manière de la diffusion planaire du bore, on produit une zone conductrice de type P. Les zones de source et les zones de drain des transistors complémentaires à effet de champ métal-oxyde sont ensuite diffusée dans la plaquette semiconductrice,à partir des couches d'oxyde dopées dans des 5 zones de type de conductivité opposée. Ce procédé utilise,de la même manière,des couches d'oxyde épaissies dans le but de réduire les capacités de recouvrement. La diffusion planaire des zones de source et des zones de drain est effectuée d'un manière auto-alignée par rapport aux zones de grille. Ces zones de grille sont, toutefois, définies par des gravures masquées dans des couches d'oxyde fortement 10 dopées, ceci provoquant un considérable "sous-gravage" et une faible reproductibi lité. La présente invention a pour objet de remédier aux inconvénients décrits ci-dessus, et permet d'utiliser l'avantage offert par l'électrode silicium-grille en ce qui concerne la tension de seuil. 15 Selon l'invention, il est proposé un procédé de fabrication d'une structure semiconductrice ayant une région diffusée d'un type de conductivité dans un su s-trat semiconducteur du type de conductivité opposé,caractérisé en ce qu'il comporte les opérations suivantes : - on forme une couche isolante sur le substrat semiconducteur ; 20 - on forme une couche de silicium sur des portions choisies de la couche isolante une impureté étant diffusée dans la couche de silicium pour la rendre conductrice - on décape les portions exposées de la couche isolante ; - on diffuse des impuretés dans les portions exposées du substrat semiconducteur pour former une région diffusée. 25 D'autres caractéristiques de l'invention ressortiront de, la description détaillée ci-dessous. Bien entendu,la description et le dessin ne sont donnés qu'à titre indicatif et nullement limitatif de l'invention. Les figures 1,2,3,1+,5,6 illustrent le procédé de fabrication classique, mentionné ci-dessus. 30 Les figures 7,8,9,10, 11, 12, 13, lU, 15, 16, 17, et 18 illustrent le pro cédé de fabrication selon l'invention. Dans le but de permettre une meilleure compréhension de la nature et des avantages de la présente invention, on décrit tout d'abord, sommairement, le procédé connu de fabrication d'un circuit intégré monolithique à l'état solide, com-35 prenant au moins deux transistors complémentaires à effet de champ métal-oxyde, dont les zones de source et de drain sont diffusées dans une plaquette semiconductrice à partir de couches d'oxyde dopées dans la zone de type de conductivité opposé. Selon ce procédé, les zones>de source et les zones de drain sont engendrée au moyen de diffusions simultanées à. partir des couches d'oxyde dopées respective-k0 ment avec du bore et du phosphore, une plaquette semiconductrice 1 de type N, en COPY 71.42266 2115404 3 silicium, comporte un masque d'oxyde selon la figure 1. Au moyen de ce masque d'oxyde et selon la figure 2, on produit une zone U.conductrice.de type P, par diffusion du bore. Après ceci, le masquage d'oxyde complet, capable d'être produit au moyen d'oxydation thermique est décapé et, ensuite , chacune à son tour, les 5 couches d'oxyde de silicium dopées 5 et 6, selon la figure 3, sont déposées d'une manière telle, au moyen de masques de gravure que, sur la zone conductrice du type N, qui est déterminée par la plaquette semiconductrice 1, il reste une couche d'oxyde dopée au bore 5et sur la zone U conductrice de type P, il reste une couche d'oxyde 6 dopée au phosphore. La couche semiconductrice totale est ensuite recou-10 verte par une couche 7 non dopée silicium-oxyde, selon la figure k, à la suite de quoi, la plaquette semiconductrice est simultanément gravée sans entraves au moyen d'un masque de gravure, selon la figure 5, le long de la zone 8 de canal P, et la zone 9 de canal N. Ensuite, et selon ce qui est représenté sur la figure 6, on engendre, au cours d'un seul traitement à haute température, les zones de source et 15 de drain 10 sur la zone 8 de canal P, et les zones de source et de drain 11 sur la zone 9 de canal lï, ainsi que l'oxyde de grille 12. De cette manière, il est possible d'engendrer, au moyen d'un procédé simple, des circuits intégrés monolithiques à l'état solide, comportant des transistors complémentaires à effet de champ métal-oxyde ayant une très faible dissipation statique • 20 Le procédé selon l'invention part du montage selon la figure 7, c'est-à-dire d'une plaquette semiconductrice comprenant des zones 15 de types de conductivité différents qui sont exemptes de couche d'oxyde. Une plaquette semiconductrice de ce type peut être produite de la même manière que cela a été décrit ci-dessus, en ce qui concerne le procédé classique. 25 Selon la figure 8, on produit ensuite les couches d'oxyde de grille 16 et 17 des deux transistors complémentaires à effet de champ métal-oxyde. Ensuite, selon la figure 9 et en variante du procédé silicium-grille mentionné ci-dessus, du bore est amené comme matériau dopant dans la couche de silicium 18, au cours du dépôt de la couche de silicium polycristallin 18. Dans le procédé classique de dé-30 pôt de silicium au moyen de la décomposition thermique du silane et du dépôt sur une plaquette à recouvrir, il est possible, par exemple, que du diborane soit ajouté au silane. Les zones de grille 3 (figure 12} des deux transistors à effet de champ sont déjà dopées avec du bore avant la diffusion des znnes de source et de drain, qui est effectuée ensuite. 35 Après cela, une couche d'oxyde de silicium 19, selon la figure 10, est dépo sée. Cette couche est soumise à un traitement de durcissement, par exemple au moyen d'application de chaleur à des températures de l'ordre de 1000°C.Ceci réduit sensiblement la vitesse de gravure de cette couche d'oxyde de silicium 19» . et offre l'avantage particulier que les portions'"de cette couche d'oxyde de silicium 19 i»0 n'ont pas besoin d'être masquées au cours du processus de gravure, réalisé ensuite COPY 71 42266 21 15404 en enlevant les couches d'oxyde de grille exposées, de telle sorte que ces processus de gravure peuventêtre réalisés sur la surface totale. Lorsque la couche d'oxyde de silicium 19 a été déposée, selon la figure 11, et que la couche d'oxyde polycristallin 18 a été déposée dessous, selon la figure 5 12, à l'aide d'un traitement utilisant des masques de gravure, la surface semiconductrice complète est traitée avec un agent de gravure approprié connu, sans utiliser de masque de gravure, ce qui engendre ainsi un montage selon la figure 13, dans lequel les zones de grille en silicium 3, sur les couches d'oxyde dc? grille 2 restent à protéger par les portions de couches a'uyd" 13. En conséquence, et contrairement au procédé classique, les grilles en silicium 3 sont ' 10 masquées au cours de la diffusion suivante à partir des couches d'oxyde dopées. Ces couches d'oxyde dopées sont déposées à tour de rôle, et sont exposées d'une manière telle au procédé de masquage de gravure, par exemple en utilisant le procédé photolithographique bien connu que, sur la zone conductrice de type N de la plaquette semiconductrice, il reste une couche d'oxyde 22, dopée au phosphore 15 selon la figure 1^, et sur la zone k conductrice de type P, il reste une couche d'oxyde 23 dopée au phosphore, selon la figure 15- n Contrairement au procédé classique, iï7est maintenant pas nécessaire d'avoir un second processus de gravure, parce que les zones de grille 3 sont déjà déterminées par les couches de silicium polycristallin. De cette manière, il est possible 20 d'une manière extrêment avantageuse, d'éviter la gravure critique de petites structures en verres dopés. La structure qui est représentée sur la figure 15 est maintenant exposée à un traitement à haute température au cours duquel, par diffusion, on engendre d'une manière auto-alignée les zones 11 de source et de drain du canal N et les 25 zones 10 de source et de drain du canal P des transistors correspondants à effet de champ métal-oxyde, selon la figure 16. Ensuite, on enlève les couches d'oxyde dopées 22 et 23, ainsi que les couches protectrices 13, au moyen d'une gravure non masquée, selon la figure 17, et une couche d'oxyde de silicium non dopée 2k est déposée sur la surface semiconductrice totale. De cette manière, la gravure 30 suivante des fenêtres de contact s'effectue à travers un oxyde d'épaisseur uniforme, parce que les fenêtres de contact 26 aux zones 10 de source et de drain du canal P, et les fenêtres de contact 27 aux zones 11 de source et de drain du canal N, servent à offrir la même couche d'oxyde de silicium que la fenêtre de contact (non représentée sur la figure correspondante 18) aux grilles de silicium 3. L'éta 35 blissement des contacts du circuit à l'état solide ou des transistors à effet de champ peut etre maintenant effectué selon la manière habituelle, au moyen d'aluminium ou bien de tout autre métal. En conséquence, le procédé selon l'invention combine des opérations simples et non critiques à l'aide desquelles il est possible de fabriquer des circuits intégrés monolithiques à l'état solide, utilisant ^0 des transistors complémentaires à effet de champ métal-oxyde. Le procédé selon l'in vention combine les avantages de la technique des grilles au silicium avec ceux du COPY 71 42266 5 21 15404 procédé bien connu de fabrication des circuits intégrés monolithiques à l'état solide utilisant des transistors complémentaires à effet de champ métal-oxyde. On a montré qu'il était particulièrement avantageux dans le procédé selon l'invention de diffuser les zones de source et de drain à partir de couches d'oxyde vi-5 treuses. Au lieu d'utiliser de l'oxyde de silicium durci comme matériau pour les couches protectrices 13, il est également possible d'utiliser du nitrure de silicium qui peut être déposé à partir de la phase gazeuse. Bien que les principes de la présente invention aient été décrits ci-dessus 10 en relation avec un exemple particulier de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemple et ne limite pas la portée de l'invention. COPV 71 42266 6 21 15404 REVENDICATIONS 1. Procédé de fabrication d'une structure semiconductrice, comprenant des régions diffusées d'un type de conductivité dans un substrat semiconducteur de l'autre type de conductivité, caractérisé en ce qu'il comporte les opérations sui- 5 vantes : - on forme line couche isolante sur le substrat semiconducteur ; - on forme une couche de silicium sur des portions choisies de la couche isolante, une impureté étant diffusée dans la couche de silicium pour la rendre conductrice : - on décape les portions exposées de la couche isolante ; 10 - on diffuse des impuretés dans les portions exposées du substrat semiconducteur pour former les régions diffusées. 2. Procédé selon la revendication 1, caractérisé en ce que la couche de silicium est de type N. 3. Procédé selon la revendication 1, caractérisé en ce que la couche de si-15 licium est de type P. U. Procédé selon la revendication 1, caractérisé en ce que les régions diffusées forment des zones de source et de drain. 5. Procédé selon la revendication U, caractérisé en ce que les zones de saur-ce et de drain sont diffusées à partir de couches d'oxyde vitreuses. 20 6. Procédé selon la revendication 1, caractérisé en ce que la couche de si licium forme une zone de grille. 7- Procédé selon la revendication 6, caractérisé en ce que la zone de grille est recouverte par des couches protectrices d'oxyde de silicium. 8. Procédé selon la revendication 7, caractérisé en ce que les couches protec 25 trices sont durcies par chauffage à une température d'environ 1.000°C. COPY