FR 2108201 A1 19720519 FR 7129542 A 19710812 La presente invention concerne des réseaux de mémoires, et en particulier un dispositif permettant d'accroitre la rapidité de lecture de réseaux de mémoire à éléments "métaloxyde-semi conducteur" (MOS). Dans le pissé, les réseaux de mémoires ont comporté des transistors à effet de champ métal-oxyde-semi conducteur (TEC-MOS). Dans de tels réseaux, plusieurs transistors à effet de champ MOS sont disposes en parallèle, et chaque transis tor individuel à effet de champ met en mémoire un "bit". Une capacité associée à chaque transistor à effet de champ MOS du réseau introduit dans le circuit une constante de temps qui détermine la limite inférieure de la durée de la lecture du cir rugit. La présente mention concerne une telle capacité et se propose de rrsoudre le problème posé p#r la diminution du temps nécessaire pour la lettre du réseau. Une autre difficulté qui doit etre supprimée consiste en ce que toute mesure de correction doit pouvoir être adaptée facilement aux techniflues de fabrication existantes et ne doit pas provouer de modifications importantes du reseau. En d'autres termes, les dépenses entraînées par la modification et la correction de chaque élément unitaire du réseau doivent être minimales car le réseau comportant des centaines d'éléments, les dépenses sont facilement amplifiées par toute modification du réseau. En conséquence, la présente invention concerne un réseau de mémoire dont la durée de lecture est réduite. La réduction de la durée de lecture du réseau de la mémoire obtenue à l'aide de la présente invention ne doit entraîner qu'une modification minimale de la fabrication du réseau. La présente invention se propose également de réduire la durée de lecture d'un roseau de mémoire comportant des transistors à effet de clamp MOS à l'aide d'une capacité relativement faible montée en série avec chatte élément du réseau Ces résultats sont obtenus dans la présente invention à l'aide d'une porte à diodes "OU', associe à chaque élément du réseau. Dans un mode de réalisation avantageux de l'invention, la porte "OU" à diodes est en forme de couche d'ar rêt superfizielle ou de diode Shottky montée en série avec chaque transistor X effet de hamp MOS. A titre d'exemple, on a décrit ci-dessous et représenté au dessin annexé une forme de réalisation du dispositif selon l'invention. La figure 1 est une vue en coupe du dispositif suivent de la présente invention. La figure 2 est un schéma électrique suivant l'invention. La figure 1 représente une coupe d'un transistor à effet de champ MOS réalisé conformément à l'invention. Pendant la fabrication, une couche d'arrêt superfi##ielle, ou couche métallisée Shottky, est ajoutée à ce dispositif qui, à titre d'exemple, est supposé être un dispositif à canal N. La superficie de la couche métallisée est réduite par rapport à la superficie de la région N. Du fait de cette réduction de surface, la capacité de la diode est très inferieure à la capacité de l'électrode du transistor à effet de champ MOS à laquelle elle est fixée. De Be fait, les buts de la présente invention peuvent être atteints simplement par une opération supplémentaire de la fabrication d'un réseau type de transistors à effet de champ MOS. De plus, dans un réseau fabriqué de cette manière, on produit un circuit série qui réduit la capacité de l'électrode à une valeur inférieure à la valeur de toute capacité individuelle. Comme on le sait, une couche d'arrêt superficielle ou diode Shottky est réalisée par la jonction ou l'interface d'un métal et d'un semi conducteur. Les caractéristiques électriques de cette diode dépendent du travail d'extraction du métal qui est utilisé pour la couche d'arrêt. Le travail d'extraction est exprimé en électrons-volts et se rapporte aux niveau d'énergie Fermi à l'intérieur du métal et du semi conducteur. Des métaux qui ont été utilisés dans des diodes à couche d'arrêt superficielle sont par exemple le palladium, le vanadium, le tungstène et le molybdène. En particulier, la figure 1 représente un transistor à effet de champ MOS comprenant une région 10 dopée de type P dans laquelle sont diffusées des matières, 11 et 12 dopées N de manière à former le drain et la source du transistor. Le transistor comprend une grille constituée par une couche métal lisée 14 formée au-dessus d'une couche d'isolement 13. Comme on le voit sur la figure 1, il existe une capacité représentée par des condensateurs 15 et 16 entre les régions N, 11 et 12, et la région P, 10 C'est cette capacité du drain et de la source des transistors montes en parallèle sur la ligne de BIT qui augmente la durée de lecture d'un réseau de mémoire à transistors à effet de champ MOS. Une couche métallisée Shottky 17 cet appliqué soit sur le drain, soit sur la source afin de réduire cette capacité. Un isolant "épais" et des couches métallisées de contact ou couches ohmiques 18 et 19 peuvent alors etre appliquées d'une manière classique afin de complète la transistor. Dans certains cas, la couche métallisée Shottky 17 et la couche métallisée de contact 18 peuvent être combinées de manière à supprimer une opération de la fabrication du transistor, conformément à 1 présente invention. Comme on le voit sur la figure 1, la couche Shottky 17 a une superficie beaucoup plus faible que celle de la région 11 dopée N. Comme exemple de l'effet de capacité, une diode de 50 microns sur 12,5 microns associée à la source ou au drain, peut présenter une capacité de 0,2 pF. Cette valeur semble faible, mais si 40 capacités de cet ordre sont en parallèle, il existe alors une charge de 8 pF qui doit etre alimentée par une source de courant dont l'impédance interne est de l'ordre de 30 Kiloohms. En consèquence, l'effet de capacité des électrodes d'un réseau de transistors à effet de champ NOS produit une constante de temps de 240 nanosecondes. Les dimensions de la diode Shottky peuvent être de l'ordre de 7,5 x 7,5 microns et elle peut présenter une apacité de 0,03 pF, soit dix foix moins. Dans ce cas, la constante de temps est réduite à 36 nanosecondes.De plus cette diminution de la constante de temps, et en conséquence, l'accroissement de rapidité de la lecture du réseau de transistors à effet de champ NOS, sont obtenues avec peu d'opérations supplèmentaires au cours de la fabrication du réseau. La figure 2 représente le schéma électrique d'une partie d'un réseau réalisé conformément à la présente invention. Comme on le sait, jazzun seau de mémoire comprend au minimum des lignes de MOT et de DIT BITper- pendiculaires l'une à l'autre et qui sont disposées de manière à constituer une matrice. A l "intersection" de chaque ligne de MOT et de chaque ligne de BIT, est disposé un élément de la mémoire. La série d'éléments de mémoire disposés sur une ligne de BIT donnée provoque l'accroissèment de capacité- indiqué plus haut. La figure 2 ne représente quine partie d'un réseau d'une mémoire. Le bloc 20 de-la figure 2 contient le transistor a effet de champ MOS et la diode Shottky en série dont la structure est représentée sur la figure 1. La partie du réseau représentée sur la figure 2 comprend plusieurs de ces éléments qui sont montés entre une ligne de BIT 21 et une ligne COMMUNE 22. La sortie du réseau est prise sur la ligne de BIT 21 par une borne de sortie 23 connectée a une source de potentiel B par une résistance de charge 24. Des éléments de codage dont chacun est monté en série avec chaque transistor à effet de champ peuvent se présenter sous n'importe quelle forme voulue, et ils sont représentés d'une manière générale par une ouverture 25 d'une ligne et un bloc 26.Si on utilise un codage par des ouvertures de ligne, il est préférable que l'ouverture occupe la position représentée, de manière à isoler la ligne de BIT 21 de la capacité représentée par les transistors à effet de champ. Cette disposition permet de réduire, de plus, la capacité du réseau par la suppression du montage en parallèle des transistors à effet de champ, dans lequel les capacités des transistors s'ajoutent. Le bloc 26 représente n'importe quelle forme appropriée de dispositif de codage, tel que des résistances photosensibles, des diodes photosensibles, des connexions de lignes directes destructibles telles que l'ouverture 25 (bien que le bloc 26 n'occupe pas ltem- placement le plus avantageux de cette forme de codeur) et d'autres dispositifs analogues.Plusieurs lignes de MOT 27 sont connectées d'une manière classique aux grilles des transistors à effet de champ. Comme on peut le voir par l'examen de la figure 2, les diodes Shottky incorporées aux transistors à effet de champ 20 constituent ensemble une porte à diodes "OU" qui isole la source (ou le drain,suivant les connexions) de la ligne de BIT. Du fait de l'utilisation d'une diode de faible surface, la capacité de polarisation en sens inverse est beaucoup plus faible que celle de la diode à contacts diffusés de chaque transistors à effet de champ. La faible surface de la diode ne limite pas le courant qui peut être obtenu de chaque transistor bien que la diode provoque une chute de tension supplémentaire. L'utilisation d'une porte flOU" à diodes comme cément d'isolement sur la ligne de lecture de la mémoire à transistors à effet de champ MOS permet un accroissement de la rapidité de lecture du fait de la réduction de la charge capacitive vue depuis le dispositif de lectare. De plus, l'utilisation d'une diode Shottky pour cette porte "OU,' permet une réduction supplémentaire des opérationsd, bri atian. Il apparaîtra aux spécialistes que de nombreuses modifications peuvent apportées à l'invention sans sortir de son cadre. Par exemple, cette technique peut être utilisée chaque fois qu'un transistor à effet de champ MOS est mis en ~ouvre comme élément de commutation série de lecture et lorsque la vitesse ou des nécessités d'isolement supplémentaires soulèvent des difficultés, c#est à dire qu'elle peut être utilisée dans des cellules du type bascule ou dans des mémoires simples du type série, de lecture seulement. REVENDICATIONS 1. Réseau perfectionné de transistors à effet de champ MOS contenant plusieurs transistors à effet de champ comportant chacun un drain, une source et une grille, des éléments de codage, des lignes de MOT, de BIT et uneligne COM MUNE, chaque ligne de MOT étant connecte à l'une des grilles, et chaque élément de codage étant monté en série avec les transistors entre la ligne de BIT et la ligne COMMUNE, caractérisé en ce qu'une diode de faible capacité est montée en série soit avec le drain, soit avec la source de chaque transistor à effet de champ MOS et en fait partie intégrante. 2. Réseau de transistors à effet de champ MOS perfectionné suivant la revendication 1, caractérisé en ce que chaque diode de faible capacité est une diode Shottky. 3. Réseau perfectionné de transistors à effet de champ MOS suivant la revendication 2, caractérisé en ce que ladite diode Shottky est une couche métallisez Shottky disposée au-dessus soit du drain, soit de la source, ladite couche occupant une superficie de surface inférieure à la superficie soit du drain, soit de la source. 4. Réseau perfectionné de transistors à effet de champ MOS suivant la revendication 2, caractérisé en ce que soit le drain, soit la source comprend une région polarisée par dopage, réalisée sur un substrat d'une manière semiconductrice et une couche métallisée de contact en contact électrique avec la région dopée, la couche métallisée de contact étant une couche métallisée Shottky qui constitue ladite diode Shottky. 5. Réseau perfectionné de transistors à effet de champ MOS suivant la revendication 4, caractérisé en ce que la superficie de surface de la couche métallisée est plus faible que celle de laregion dopée. 6. Elément de commutation série perfectionné constitué par un transistor à effet de champ MOS comportant un drain, une source et une grille, caractérisé en ce qu'une diode de faible capacité est en série soit avec le drain, soit avec la source, et en fait partie intégrante. 7. Elément de commutation série perfectionné, constitué par un transistor à effet de champ MOS suivant la revendication 6, caractérisé en ce que la diode de faible capacité est une diode Shottky. 8. Elément de commutation série perfectionné constitué par un transistor à effet de champ MOS suivant la revendication 7, caractérisé en ce que ladite diode Shottky est constituée par une couche métallisée Shottky disposée audessus soit du drain, soit de la source, et qui occupe une superficie de surface plus faible que celle du drain ou de la sour ce. 9. Elément de commutation série perfectionne constitué par un transistor à effet de champ MOS suivant la revendication 7, caractérisé en ce que le drain ou la source comprend une région polarisée par dopage, réalisée sur un substrat de matière semiconductrice et une couche métallisée de contact en contact électrique avec la région dopée, la couche métallisée de contact étant une couche métallisée Shottky qui constitue ladite diode Shottky. 10. Elément de commutation série perfectionné constitué par un transistor à effet de champ MOS suivant la revendication 9, caractérisé en ce que la superficie de surface occupée par la couche métallisée est inférieure à celle de la région dopée.