FR 2024284 A1 19700828 FR 6940719 A 19691126 6940719 2024284 1 La présente Invention concerne un procédé de fabrication d'une connexion à une zone ayant le même type de conductivité que le substrat et disposée à la surface de ce substrat dans une couche épitaxiale d'un circuit intégré monolithique, avec le substrat qui a une jonction PN par rappôrt à la couche épitaxiale. 5 En appliquant le dessin géométrique d'un circuit intégré monolithique, il est souvent nécessaire que la zone située à la surface du substrat d'un cireuit intégré monolithique soit connectée électriquement au substrat. Pour cela,- il est fréquemment nécessaire d'adapter certaines valeurs de résistance qui, en règle générale, sont réalisées par des zones de résistance en forme de bande 10 diffusés à l'intérieur avec des électrodes fixées à leurs extrémités correspondant à la valeur de résistance souhaitée. Dans les câblages entre le composant semiconducteur, les transistors, la capacité PN, les résistances, les diodes, on obtient souvent des structures de câblage compliquées avec des croisements nécessitant des travaux supplémentaires sur la surface du semiconducteur ainsi 15 que.des processus d'exploitation destinés à guider les arrivées des conducteurs et à fabriquer le3 tunnels. La présente invention a pour objet de proposer une connexion moins encombrante d'une zone disposée à la surface d'un substrat dans une couche épitaxiale d'un circuit intégré monolithique, cette zone étant du même type de conductivité 20 que le substrat et comprenant une Jonction PN à séparation de niveau par rapport à la-couche épitaxiale. De plus, le procédé selon l'invention est supposé éviter tont autre procédé supplémentaire de diffusion, application, masquage, en addition à ceux normalement nécessaires, en connexion avec les structures de base du circuit intégré 25 monolithique. A ça il appartient ce qui suit : des procédés pour effectuer la diffusion des zones d'émetteur, des zones de base des composants transistors planaires existant normalement, des zones arrangées sous-épitaxialement et des zones isolantes en anneaux qui s'étendent à travers la couche épitaxiale dans le substrat, à la suite de quoi les éléments ou dispositifs semi-conducteurs individuels, 50 du circuit intégré monolithique sont protégés en prévoyant des jonctions PN de séparation de courant continu. A titre d'indication, référence est faite à cet égard, par exemple à l'article "Technique planaire appliquée aux transistors et circuits intégrés" qui a été publié dans le journal technique "Scientia Electrica" volume 10, fascicule 4, 1964, pages 97 à 119. 55 Les problèmes ci-dessus sont surmontés à l'aide d'un procédé de fabrication d'une connexion à une zone de même type de conductivité que le substrat, et disposée à la surface d'un substrat, dans une couche épitaxiale d'un circuit intégré monolithique ayant une jonction PN en regard de la couche épitaxiale, et sont résolus selon l'invention en ce que, dans le substrat, à l'exception des aires 40 de contact auxquelles la connexion est supposée devoir être établie, on diffuse 8AD ORIGINE 6940719 ^ 2024284 ou on "enterre", una couche du même type de conductivité que celle du substrat qui est dopée plus fortement que la couche épitaxiale, cette diffusion étant faite d'une manière telle que le dopage de diffusion du substrat contacte la zone à travers les aires de contact. 5 D'autres caractéristiques de l'invention ressortiront de la description dé taillée ci-dessous. Bien entendu la description et le dessin ne sont donnés qu'à titre indicatif et nullement limitatif de l'invention. Les figures 1, 2, 3 et 4 représentent diyers exemples de réalisation de la pré-• sente Invention. 10 Les dessins correspondent aux sections des circuits intégrés, de telle sorte que les sections transversales prises'verticalement par rapport à là surface du semiconducteur, sont fortement agrandies dans le but de permettre une meilleure compréhension. De plus, dans les exenç>les de réalisation représentés sur le dessin. '' on a utilisé des substrats de type de conductivité P. Naturellement, des substrats 15 de type de conductivité N peuvent également être utilisés dans les zones, en modifiant corrélativement le type de conductivité des dopages. La figure 1 représente une géométrie de résistance dont le pôle moine est . connecté au substrat au moyen d'une diffusion. La fabrication est faite par un moyen tel que, tout d'abord, dans un substrat 1 de type de conductivité P, d'en-20 viron 0, 1 à 0,2 ohms par centimètre, on a réalisé une diffusion planaire en utilisant de 1'antimoine comas agent de dopage, à l'exception de l'aire de dopage 2. Dans l'exemple de réalisation, la diffusion est réglée sur une profondeur de -2 à 3 microns pour une résistance de surface de 10 à 50 ohms. Ensuite, et d'une manière connue en soi, une couche épitaxiale 4, conductrice, de type N, est appli-25 quée au substrat et la plaque semlconductrice de silicium est soumise à un traitement de température, à une température d'environ 1.200 °C, dans de l'oxygène sec, pendant une période de quatre heures. Au cours de ce procédé le dopage du substrat qui, dans l'exemple de réalisation est constitué par du bore, se diffuse jusqu'à environ 3 nierons au-dessous de la surface semlconductrice. Bien que la 20 couche épitaxiale 4, sur l'aire de contact 2, soit convertie, le type de conductivité de la portion restante de la couche épitaxiale 4 est maintenu par suite du fort effet de dopage de la couche 3- Au cours de la diffusion planaire qui suit, d'une zone 5» qui selon la résistance souhaitée est en forme de barde et qui est supposée être diffusée en même temps que les zones de base des composants de tran-35 sistors planaires généralement encore existants, la zone 5 en forme de baixle est en contact sur un côté, comme on peut le voir sur la figure 1, avec le substrat 1 qui est appliqué au pôle moins. L'autre extrémité de la zone 5, utilisée comme résistance, est connectée à l'électrode 6. Pour obtenir un réslage fin de la valeur de résistance, les durées de dif-40 ~ fusion respectives peuvent varier. Ainsi, par exemple, on obtient un contact à 6940719 2024284 3 faible résistance quand les dopages de la zone 5 et les dopages du substrat 1 sont plus fortement diffusés l'un dans l'autre sur toute l'aire de dopage 2. Afin d'obtenir un contact plus faiblement résistant encore de la zone 5, le procédé de diffusion planaire nécessaire généralement pour fabriquer les zones 5 en anneau, isolant les éléments semiconducteurs d'un circuit intégré présentant le type de conductivité du substrat, est utilisé de telle sorte qu'en même temps l'aire de contact 2 est obtenue par une diffusion de contact à partir de ia surface latérale du circuit intégré, comme cela est représenté par le trait interrompu 9, sur la figure 1. 10 la figure 2 concerne la fabrication d'ûn contact relativement peû résistant, à travers une zone 5 qui est diffusée symétriquement par rapport à l'aire de contact 2. Les parties correspondantes portent les mêmes références numériques que sur la figure 1. Une variation dans le dimensiornement de la résistance peut être effectuée en réalisant la zone 5 comme une zone en anneau s'éten-15 dant autour d'un noyau 7, conme cela est représenté sur la figure 3. Si cela est nécessaire, la zone en anneau 5, de la figure 3, peut être court-circuitée par la zone du noyau 7 au moyen d'une électrode commune. L'exemple de réalisation, selon la figure 3> peut être également considéré comme un circuit RC, dans lequel une diffusion du type N+ est effectuée dans la 20 zone du noyau 7. Le procédé selon l'invention, comme cela est évident à partir des exemples de réalisation décrits, peut être utilisé en général pour fabriquer des connexions ou pour effectuer le contact de toute zone d'un circuit intégré monolithique avec le substrat. A partir de ce qui précède, il en résulte un gain considérable d'espace pour les arrivées des conducteurs qui sont normalement né-25 cessaires, et souvent, on évite des "tunnels" qui autrement seraient nécessaires dans le cas de croisements d'arrivées de corducteur. Essentiellement, un contact à résistance particulièrement faible est engendré quand l'une des diffusions d'isolement pour la fabrication des zones en anneau effectuant me séparation électrique par rapport au courant continu, est utilisée à la place de la diffusion de base. La figure 4 illustre la mise en contact d'une zone 5, utilisée comme la zone de base d'un composant de transistor planaire, sur le substrat 1. La zone d'émetteur 8 est en contact avec l'électrode d'émetteur 10, et la zone de collecteur avec l'électrode de collecteur 11 sur la zone de contact 12. En utilisant le procédé selon l'invention, comme on peut le voir sur la figure 4, il est possible d'obtenir une géométrie gagnant de l'espace qui peut être utilisée comme un transi tor planaire quand le contact de "base est effectué au moyen de plusieurs aires de contact 2, en forme de lamelles. Il en résulte la possibilité de réduire les résistances d'arrivée de base et les résistances de saturation du composant de transistor planaire. Bien que les principes de la présente invention aient été décrits ci-dessus en relation avec un exemple particulier de réalisation, on comprendra clairement que ladite description est faite seulement â titre d'exemple et ne limite pas la portée de l'invention. 6940719 2024284 4 REVENDICATIONS. 1°/- Procédé de réalisation d'un contact entre un substrat et une zone disposée à la surface du substrat dans une couche épitaxiale d'un circuit intégré monolithique présentant le même type de conductivité que le substrat et comprenant. 5 une jonction PN par rapport à la couche épitaxiale, caractérisé en ce que dans le substrat, à l'exception des aires de contact auxquelles le contact doit être assuré, on diffuse une couche du même type de conductivité et plus fortement dopée que la couche épitaxiale, en ce que la surface latérale est prévue avec la couche épitaxiale, et en ce que, finalement, la zone du même type de conductivité 10 que le substrat est diffusée d'une manière telle que le dopage de diffusion du substrat sert à contacter la zone à travers les aires dé contact. 2°/- Procédé selon la revendication 1, caractérisé en ce que la zone est diffusée en bande dans la surface latérale, une extrémité étant en contact avec une aire de contact, l'autre extrémité, dans le but de réaliser la zone, étant en contact, comme une résistance, avec une électrode. 3°/- Procédé selon la revendication 2, caractérisé en ce que dans la surface latérale d'un circuit intégré comprenant au moins une zone isolante en anneau du même type de conductivité que le substrat, et en même temps que la diffusion de la ou des zones en anneau, on effectue une diffusion de contact avec les air--: 20 de contact à partir de la surface latérale du circuit intégré. 4°/- Procédé selon la revendication 2, caractérisé en ce que la zone est diffusée symétriquement par rapport à l'aire de contact, l'une des extrémités étant en contact avec une aire de contact, tandis que l'autre extrémité, dans le but de réaliser ou de former la zone, est en contact, comme une résistance, avec une 25 électrode« 5°/- Procédé selon la revendication 4, caractérisé en ce que la zone est diffusée comme une zone en anneau s'étendant autour d'une zone de noyau ayant le Hême type de conductivité que la couche épitaxiale. 6°/- Procédé selon la revendication 5, caractérisé en ce que la zone en an-jq neau est court-clrcuitée sur la zone du noyau, au moyen d'une électrode commune. 7°/- Procédé selon la revendication 1, caractérisé en ce que la zone du nême type de conductivité que le substrat, est utilisée comme zone de base d'un transistor, dans lequel on a diffusé une zone d'émetteur. 8°/- Procédé selon les revendications 1 et 7, caractérisé en ce que la zone 35 constituée par la zone de base d'un transistor planaire, est contactée au moyen de plusieurs aires de contact.