FR 2010351 A1 19700213 FR 6918509 A 19690605 7-- te psente invention se rapporte aux réseaux polyphasés et, en particulier, aux réseaux polyp Y sés sSsétrique6. L'expression "réactance constante" qui est utilisée ici définit une réactan- ce dont la valeur demeure constante lors des variations de la fréquence du signal d'entrée. L'expression "fréquence positive" qui est utilisée ici définit une séquence, en sens inverse des aiguilles d'une montre, de vecteurs représentant des signaux d'entrée polyphasés. L'expression "fréquence négative" qui est utilisée ici définit une séquence, dans le sens des aiguilles d'une montre, de vecteurs représentant des signaux d' entrée polyphasés. La présente invention a pour objet de proposer un réseau polyphasé symétrique comportant des réactances constantes. L'invention a également pour objet de proposer un réseau polyphasé symétrique comportant des réactances constantes, de telle sorte que le réseau polyphasé symé- trique réponde différemment aux signaux d'entrée des fréquences négative et positive. Selon une caractéristique de l'invention, le réseau polyphasé symétrique comporte N réseaux monophasés, un pour chaque phase d'un signal d'entrée à N phases dans lequel N est un entier supérieur à un, chacun des réseaux monophasés compo. tant au moins une réactance constante, de telle sorte que le réseau polyphasé symétrique réponde différemment aux signaux d'entrée des fréquences négative et positive. D'autres caractéristiques de l'invention ressortiront de la description détaillée cidessous. Bien entendu la description et le dessin ne sont donnés qu'à titre indicatif et nullement limitatif de l!invention. Les parties A et B de la figure 1 illustrent, respectivement, des diagrammes de vecteurs à quatre phases, à séquences positive et négative. La figure 2 illustre un diagramme de vecteurs à quatre phases à séquence po positive La partie A de la figure 3 illustre la courbe de réponse en fréquence d'un filtre passe-bas elliptique simple du troisième ordre. La partie B de la figure 3 illustre la courbe de réponse en fréquence illus trée sur la partie A de la figure 3, mais transformée en une forme asymétrique. la figure 4 montre la réalisation par "girateur" de la réactance constante. La figure 5 montre la représentation, par source commandée, dte "girateur". la figure 6 illustre un procédé de réalisation de réactance constante dans un système à quatre phases. la figure 7 représente le circuit d'un filtre de fréquence monophasé, asymétrique au voisinage de zéro. la figure 8 représente le circuit de la réalisation polyphasée du circuit de la figure 7 pour un système biphasé avec des entrées en quadrature. Les parties A et B de la figure 9 représentent, respectivement, les circuits de réalisations théorique et pratique du transformateur dtimpédance biphasé "1 à du type à décalage de tension. Les parties A et B de la figure 10 représentent, lespectivement, les circuits de réalisations théorique et pratique d'unautre. transformateur d'impédance biphasé sé, à décalage de tension, du type "1 à j". Les parties A et B de la figure Il représentent, respectivement, les réalisa. tiens théorique et pratique d'un transformateur d'impédance biphasé, du type "là J à décalage de courant. Les parties A et E de la figure 12, représentent, respectivement, les circuit de réalisations théorique et pratique d'un autre transformateur d'impédance, du type "1 à " biphasé, à décalage de courant. La figure 13 représente le circuit d'un roseau monophasé, qui utilise une pluralité de réactances constantes. La figure 14 représente le circuit de ía. réalisation polyphasée du circuit de la figure 15 pour un réseau biphasé avec des entrées en quadrature. La figure 15 représente une partie du circuit de la figure 14, ainsi que des convertisseurs à impédance négative. tes figures 16, 17, 18 et 20 représentent, respectivement, les circuits des diverses formes de transformateurs d'impédance triphasés. La figure 19 représente le circuit équivalent d'une phase du transfôrmateur d'impédance représenté sur la figure 18. La figure 21 représente le circuit d'un autre réseau monophasé qui utilise une pluralité de réactances constantes. la figure 22 représente le circuit de la réalisation polyphasée du circuit de la figure 21 pour un réseau triphasé. Les figures 23 et 24 représentent les circuits équivalents d'une phase du ci; cuit de la figure 22. Les figures 25 et 2 représentent les circuits de diverses réalisations de transformateurs d'impédance à quatre phases. Les parties A et B de la figure 27 .illustrent des courbes de réponses en fréquence. Les parties A et B de la figure 28 illustrent les circuits d'un filtre monophasé avant et après la transfonmation par les techniques de calcul d'image. Les parties A et B de la figure .29 illustrent des courbes de réponses en fré- quence pour un système de traduction de fréquence à ì; trajets, ayant des filtres passe-bas connectés dans chacun des ;l traits. Les parties. A et B de la. figure 30 illustrent des.courbes de réponses en fro séquence pour un-système de traduction de fréquence à N trajets, qui utilise les réseaux polyphasés symétriques selon l'invention. Les parties A, B et C de la figure 31 illustrent des diagrammes vectoriels. La figure 32 représente le circuit d'un réseau biphasé avec des entrées en quadrature. Afin de-comprendre le - fonctionnement des réseaux polyphasés symétriques SE lon la présente invention, le concept de la fréquence négative doit être introdi Si on considère un système a' quatre phases qui présente, comme cela est représer té sur la partie A de la figure 1, des tensions V, -jV, -v;; + jv, appliquées à ses quatre bornes d'entrée, le signal d'entrée peut être appelé symétrique étar donné que toutes les tensions sont égales en amplitude et décalées de 900, et p suite de séquence positive, étant donné que d'une manière conventionnelle, tous les vecteurs tournent dans le sens inverse des aiguilles d'une montre et que le tension sur le trajet 1 est en avance de 900 par rapport à la tension sur le tz jet 2, et que de la même façon, la tension sur le trajet 2 est an avance de 900 par rapport à la tension sur le trajet 3, etc.Si, maintenant, les vecteurs tou nent dans le sens opposé, c'est-à-dire comme cela est représent4; sur la partie de la figure i, le système est encore ssymétrique, mais est maintenant de séquenc négative (fréquence négative) étant donné que la tension sur le trajet est en re tard de goc par rapport à la tension sur le trajet 2, au lieu d'être en avance, comme avant. En considérant la tension sur le trajet 1 on peut voir, sur la figure 2, qt' cette tension est V Sin M t, c'est-à-dire la projection du vecteur 1 sur l'axe imaginaire quand il tourne dans le sens inverse des aiguilles d'une montre. Quar la séquence des vecteurs est inversée, on obtient -V Q t. Etant donné que -Sin w t = Sin (- w t) on peut dire que dans un réseau monophasé, une séquence positive représente un W positif, et qu une séquence négative représente un W négatif.Ainsi, quand les fréquences positive et négative font ci-après référenc aux caractéristiques d'un réseau monophasé, elles expriment respectivement les séquences positive et négative d'un réseau polyphasé contenant N réseaux monos sés. Afin de réaliser un réseau polyphasé qui présente des - réponses en amplituô différentes aux signaux de séquences positive et négative (fréquence positive e négative),iî est plus aisé de considérer tout d'abord un réseau monophasé prés: tant des réponses en amplitude différentes aux fréquences positive et négative. De part sa vraie nature, un tel réseau monophasé ntest pas physiquement réalisa ble, étant donné qu'il n'est pas possible de distinguer les fréquences positive et négative dans un réseau monophasé contenant des composants réels.Toutefois, on peut prendre en considération un 'réseau- 'monophasé àtreFquence asymétrique au voisinage de zéro@@commé point de départ pour la synthèse d'un réseau polyphasé dans lequel les fréquences positive et négative présentent une impédance réelle et on peut voir que des interconnexions entre les réseaux monophasés, afin que cha que réseau "sache" quelle séquence d'entrée a été appliquée, sont nécessaires et suffisantes pour la réalisation polyphasée du réseau monophasé non réalisable pré cédemment. Il existe de nombreuses transformations qui changent un réseau de fréquence symétrique au voisinage de zéro en un réseau qui est asymétrique au voisinage de zéro. A titre d'exemple, on considère un filtre passe-bas simple, elliptique, du troisième ordre, dont la réponse est illustrée sur la partie A de la figure 3. En faisant la transformation suivante : dans laquelle : Q représente l'échelle de fréquence du filtre initial et 1u une nouvelle échelle de fréquence. La réponse est transformée en la forme asymétrique illustrée sur la partie de la figure 3. Comme cela est représenté sur cette partie B de la figure 5,3 w w de telle sorte que la crête qui était pour - oe 1 (voir la partie A de la figure D) est décalée à ~PL = + Co (voir la partie B de la figure )). Il est maintenant possible d'observer l'effet de ceci sur la possibilité de réalisation.La trans formation inverse de l'équation (1) est donnée par Etant donné que le réseau initial a été réalisé avec des bobines et des cor densateurs, et bouclé résistivement, une bobine qui présentait une admittance de serait, en conséquence, transformée comme suit La bobine a, en conséquence, été transformée en une bobine montée en parallt- le avec une réactance constante. De la même façon, un condensateur C serait transformé en un condensateur C en série avec une réactance constante. De plus, étant donné que des réactances constantes sont physiquement non réalisables dans des réseaux monophasés, le réseau monophasé est également non réalisable. Dans le réseau polyphasé de la présente invention, qui contient H réseaux monophasés, il est possible de réaliser les éléments de réactance constante au moyen, par exemple, dé girateurs avec des séries de sources commandées, ces der- nières étant des girateurs à N bornes. On considère un système biphasé avec des entrées entrées en quadrature de in et jVin. En tout point de l'un des deux trajets du système il y a une tension V et un courant I. Etant donné que les deux trajets sont physiquement identiques, il y y a au point correspondant dans l'autre trajet, une tension jV et un courant il. Ainsi, si un girateur G1 est branché entre les deux phases des deux réseaux monophasés, d'une manière symétrique, comme cela est représenté sur la figure 4, par exemple, il y aura une tension V aux bornes de entrée 5 et une tension jV aux bornes de l'entrée 6. Le girateur doit être symétrique. Un girateur symétrique présente la matrice en channe suivante c'est-à-dire S I1 = gmV2 et I2 = + gmVl (5) ainsi, l'impédance vue à l'entrée 5 est De la même façon, à l'entrée 6 En conséquence, on peut voir à partir des équations (o) et (7) qu'en regardant dans chaque entrée du girateur G1 on observe une réactance même, étant donné que le girateur est l'élément à moindre perte il est possible de réaliser des réseaux à moindre perte avec leur sensibilité fe ble associée (comparés avec les réseaux actifs et passifs R-C). Comme cela est représenté sur la figure 7, le girateur G2 peut être représe té par deux sources commandées, ctest-à-dire, les sources à courant constant CCE et CCS2. En utilisant cette représentation, il est possible d'envisager des moyens ci étendre l'utilisation des girateurs dans des systèmes présentant plus de deux phases. La figure 6 représente un moyen de réaliser des réactances constantes dans un système à quatre phases qui est virtuellement un girateur à quatre entre Pour tout autre nombre de phases que deux ou quatre, les circuits sont lég - rement plus compliqués, par suite de la complexité entre les tensions et les coc rants des circuits monophasés. En pratique, les circuits girateurs sont réalisés avec des transistors. A titre d'exemple de l'application des principes indiqués ci-dessus, on considère le filtre décrit ci-dessus en référence avec la partie 3 de la figure 5 la version monophasée de ce filtre peut prendre la forme représentée sur la figure 7 dans laquelle une bobine 115 qui est c,';?t'c vitre rWEe borne d'entrée et une borne de sortie, est shuntée d'une part par une réactance constante X3 et d'autre part par un condensateur C2, une réactance constante UP et un condensateur C3 montés en série.Les bornes d'entrée du filtre sont shuntées par le condensateur Cl, connecté en série avec une réactance constante X1, et les bornes de sortie sont shuntées par le condensateur C4, connecté en serie avec la réactance cons tante X4. la réalisation polyphasée pour un système biphasé, avec des entrées en quadrature, est représentée sur la figure 8 où on peut voir que quatre girateurs à deux entrées G3, G4, G5 et G6 sont utilisés pour les réactances constantes de cha cune des deux phases. Une entrée du girateur à deux entrées G3 est utilisée pour une phase et est en conséquence connectée, en série, entre les condensateurs C21 et C31 à travers la bobine M2. De la même façon, les girateurs à deux entrées G4, G5 et G6, ont chacune de leurs deux entrées utilisée pour l'une des deux phases d'entrée, c'est-à-dire deux entrées pour le girateur G4, qui est utilisé avec des condensateurs Cll et C12 pour shunter les entrées des deux phases, les deux entrées du girateur G5 sont utilisées pour shunter les bobines M1 et 19,, et les deux entrées du girateur G6 sont utilisées avec des condensateurs C41 et C42 pour shunter les sorties des deu phases. Les girateurs et les girateurs à N entrées utilisés pour réaliser des réac tances constantes peuvent être appelés "réseaux forcés polyphasés", étant donné que les N bornes sont forcées de transporter des tensions et des courants qui sont toujours dans N phases. Une autre classe de réseaux forcés polyphasés est celle qui comporte des transformateurs d'impédance du type 1 à j pour réaliser les réactances constantes A titre d'exemple, on considère le circuit représenté sur la partie A de la figure 9, qui montre un transformateur d'impédance biphasé (en quadrature) du type 1 à j, à décalage de tension, présentant une source de courant constant (CCS3 ou CCS4) dans chaque phase et les tensions et courants associés avec chaque phase sont ceux indiqués. Si des impédances Z sont placées sur la sortie de chaque phase, des impédances jZ semblent apparaître dans chaque entrée. Ces réseaux qui peuvent être utilisés comme des éléments de circuit pour trans former des résistances en réactances constantes, sont en pratique réalisés avec des transistors, tel que cela est représenté sur la partie B de la figure 9. Chacune des deux phases contient un transistor, c'est-à-dire les transistors VT1 et VT2, qui ont leurs circuits collecteur/émetteur montés en série entre les bornes d'entrée et de sortie du réseau. La tension d'entrée jvl, à l'une des deux phases, est également appliquée à la case du transistor VTI dans 1 i autre phase, an moyen du transistor VT3, qui a sa rese connectée à la source de tension jVl, son collecteur connecté à la base du trarsistor ''l et a une ource de puissance électrique négative par l'inteI7"- dialre de la résistance R1, et son émetteur connecté au potentiel de terre par l'intermédiaire de la résistance . la tension d'entrée Vl est appliquée directe- ont à la base du transistor VT2. En variante, les transformateurs d'impédance du type 1 à j, à décalage de tension, biphasés, peuvent prendre la forme représentée sur les parties A et B de la figure 10. Le circuit équivalent de la partie A de la figure 10 représente les tensions et les courants associés à chaque phase et le circuit pratique de la partie E de la figure 10 comprend un transistor dans chacune des deux phases, c'est- à-dire, des transistors VT4 et VT5 qui ont leurs circuits émetteur/collecteur connectés en série entre les bornes d'entrée et de sortie du réseau. La tension de sortie JV2 de l'une des deux phases est appliquée directerent à la base du transistor VT4 et la tension de sortie V2 de l'autre phase, est appliquée à la base du transistor VT5 dans l'une des deux phases au moyen du transistor VTd qui a sa base connectée au collecteur du transistor VT4, son collecteur relié à une source de puissance électrique négative par l'intermédiaire de la rd- sistance Rll et à la base du transistor VT5, et son émetteur relié au potentiel de terre par l'intermédiaire de la résistance Rl0. Des exemples de transformateurs d'impédance biphasés (en quadrature) à déca- lage de courant, du type 1 à j, sont représentés sur les parties A et B de la figure 11 et sur les parties A et B de la figure 12. les parties A des figures 11 et 12 représentent les circuits théoriques et indiquent les tensions et courants associés à chaque phase, et ne nécessitent aucune explication supplémentaire. la partie B de la figure 11 représente un circuit pratique correspondant au circuit théorique de la partie A de la figure 11 et comprend un transistor dans chacune des deux phases, c 'est-à-dire des transistors VT7 et VT8 qui ont leurs circuits émetteur/base connectés en série entre les bornes d'entrée et de sortie du réseau. La base du transistor VT7 est reliée directement au collecteur du transistor 1T8, et la base du transistor \~8 est reliée au collecteur du transistor VT7 par l'intermédiaire du transistor ?T9, qui a son émetteur connecté au potentiel de terre par l'intermédiaire de la résistance R12, son collecteur relié à la base du transistor 'T8, et sa base reliée au collecteur du transistor VT7 et à la source de puissance électrique positive, par l'intermédiaire de la résistance EI3. la partie B de la figure 12 représente un circuit pratique correspondant au circuit théorique de la partie A de la figure 12, et comprend - un transistor dans chacune des deux phases, c' est-à-dire des transistors VT10 et VTll, qui ont leurs circuits base/éetteur muntes en série e > ~ les bornes d'en- trée et de sortie du réseau. La base du transistor vUlo est reliée au collecteur u trensistor VT11, par l'intermédiaire du transistor VF12, qui a son émetteur relié au potentiel de terre par l'intermédieire de la résistance R15, sa base reliée à la source de puissanoe électrique positive par l'intermédiaire de la résistance R14 et an collecteur du transistor VT11, et son collecteur relié directement à la base du transi tor VT10. La base du transistor VT11 est reliée directement au collecteur du tr-.- sistor VT10. ta figure 13 représente le circuit d'un réseau monophasé qui utilise un gr- nombre de réactances constantes X5, X6, X7, X8, X9.....XM. L'entrée du réseau est shuntée par le condensateur C5, la sortie du réseau est shuntée par le condensa teur CN, et les réactances constantes X6, X8 x(M-1) sont reliées respective- ment, en série, avec les condensateurs C6 > C7 C(N-l) entre le potentiel de tL re et la jonction des réactances constantes et X7, X7 et X9 X (M-2) et Xi En utilisant l'un des transformateurs d'impédance du type 1 à j décrit pré= cédemment, la version polyphasée du circuit de la figure 13 est représentée sur figure 14. C est un réseau biphasé (en cadrature présentant des phases d'entrée #1 et &num;2 et des tensions d'entrée Vin et juin. Les entrées des circuits monophasés pour ai et 2 sont, respectivement, sh@ tées par les condensateurs C51 et C52 > tandis que leurs sorties sont shuntées, respectivement9 par les condensateurs CN1 et CN2. Etant donné que les transformateurs d'impédance 1 à j peuvent être utilisés comme éléments de circuit pour transformer des résistances en réactances consta@@ tes, les réseaux en T des résistances R51, R71 et R61 et des résistances R52 et R72 et R6 sont utilisés conjointement avec le transformateur d'impédance 2, du 2 type J à 1, qui est interposé entre les résistances R61, R62 et les condenseteu@@ C61, C62 pour engendrer les réactances constantes X5, 16 et XT de la figure 13, dans chaque phase du réseau biphasé de la figure 14. De la même façon, le transformateur d'impédance j, du type j à 1, est utilise sé conjointement avec les réseaux en T des résistances R (M-2)1, RM1 et R (M-1) et des résistances R (M-2)2, RM2 et R (M-l)2, pour engendrer les réactances cons- tantes X (M-2), XM, X (M-l) de la figure 13, dans chaque phase du réseau biphasé de la figure 14. Le transformateur d'impédance 1, du type 1 à j, interposé entre les entrées du réseau et les résistances R51 et R52= est utilisé pour déphaser les signaux d'entrée de j avant qu'ils traversent le réseau, et le transformateur d'impédance 4, du type 1 à j, interposé entre les résistances RM1 et RM2 et les sorties du réseau, corrige ce déphasage avant que les signaux soient passés aux sorties du réseau. Si, comme cela est commun, les réactances X5, X8 etc.. sont de signe. opposé aux réactances X5s X7 X9 etc., il serait nécessaire d'ajouter des convertisseurs à impédance négative au circuit de la figure 14 comme cela est représenté dans le circuit de la figure 15.En se référent à la figure 15, une partie du circuit de la figure 14 y est représentée et comporte des convertisseurs à impédance négative 5 et 6 qui sont, respectivement, interposés entre la résistance R61 et la jonction des résistances R51 et R71 > et, la résistance R52 et la jonction des résistances R=2 et R72. Par suite de l'utilisation des convertisseurs à impédance ce négative qui sont inclus dans chacun des réseaux de résistances en T, il est nécessaire de changer les transformateundtimpédance j à I en transformateurs d' impédance du type 1 à j, par exemple le transformateur 7 (figure 15) pour le transformateur 2 (figure 14). Le circuit représenté sur la figure 14, sans les condensateurs, peut être considéré comme un girateur à N entrées qui est passif et à moindre perte, bien qu'il doive contenir des dispositifs actifs pour lui permettre d'être réalisé. tas figures 16, 17, 18 et 20 représentent des exemples de circuits pratiques pour trois réseaux forcés triphasés. te réseau forcé triphasé, selon la figure 16, comporte un transistor dans chacune des trois phases, c 'est-à-dire dans chacun des réseaux monophasés, soit en tout des transistors Vol3, VT14 et VTl5 qui ont leurs circuits collecteur/émetteur montés en série entre les bornes d'entrée et de sortie du réseau. La base du transistor VT13 est reliée au collecteur du transistor VT15 ; la base du transistor VT14 est reliée au collecteur du transistor VT13 et la base du transistor VTl5 est reliée au collecteur du transistor VT14. Ce Ibseau qui peut être considéré comme un transformateur d'impédance du type 1 à h présente la matrice en channe suivante dans laquelle : Z1 représente l'impédance d'entrée et Z2 représente l'impédance de sortie h3 - 1 et 1 + h + h2 P O (12) Le réseau forcé triphasé de la figure 17 est pratiquement le même que le ré seau de la figure 16, à l'exception des bases de chacun des transistors VT13, VT et VT15 qui sont reliées au collecteur du transistor dans la phase suivante au lieu de la phase adjacente précédente, afin de réaliser un transformateur d'impé dance du type 1 à l, c'est-à-dire que la base du transistor VT14 est reliée au h cellecteur du transistor VT15, la base du transistor VT15 est reliée au collecteu du transistor VT13, et la base du transistor 7T13 est reliée au collecteur du transistor VT14. Ce réseau présente la matrice en chatne suivante la figure 18 représente le circuit p- ique d'un réseau forcé triphasé qui comporte un transistor dans chacune des trois phases, c'est-à-dire des transistor@ 1Tl, VT17s et VT18 qui ont leurs circuits collecteur/émetteur montés en série entre les bornes d'entrée et de sortie du seau L'interconnexion entre les trois phases, afin de réaliser un transformateur d'impédance du type 1 à -j La base du transistor VT19 est reliée à la tension d'entrée V1 de l'une des phases, c'est-à-dire au collecteur du transistor VT1S, la base du transistor VT20 est reliée à la tension d'entrée hlR d'une autre des phases, c'est-à-dire au co - lecteur du transistor VT17, et la base du transistor VT21 est reliée à la tension d'entrée h g de la dernière phase, c'est-à-dire au collecteur du transistor VT18 L'émetteur du transistor VT19 est également relié à l'émetteur du transistor VT20 par l'intermédiaire de la résistance RLG, montée en série avec la résistance R16/2' et/l'émetteur du transistor 1521 par l'intermédiaire de la résistance R2l montée en série avec une résistance R21. La jonction des résistances R21 et R2l/2 est reliée à la base du transistor VT18, et la jonction des résistances R162 et 16 est reliée à la base du transistor VT16. L'émetteur du transistor VT20 est également relié à l'émetteur du transistor VT21 par l'intermédiaire de la résistance R20, montée en série avec la résistance R20/2, et la borne commune aux résistances R20 et R20/2 est reliée à la base du transistor VT17. Les valeurs des résistances R16, R20 et R21 sont appropriées en conjonction avec les transistors VT19, JT20 et VT21, de telle sorte qu'une tension arpliquée à la base du transistor VT16, qu'une tension hjVl est appliquée est base du transistor VT17, et qu'une tension h jol est appliquée à la base du transisto VT18. Ce réseau possède la matrice en chaise suivante Le circuit équivalent d'une phase du circuit de la figure 18 est représenté sur la figure 19, à partir de laquelle, à titre d'exemple, la tension appliquée à la base du transistor qui forme une partie de la première des trois phases, est établie. On considère les transistors VTl9 et VT20. A partir de la figure 19 on peut voir que : et Vo = V1 - IR16 (18) A partir des équations (17), (18), (19) A partir des équations (10) et (20) on obtient : Le réseau forcé triphasé de la figure 20 est pratiquement le même que le réseau de la figure 18, à cette exception près que les trois réseaux qui comportent chacun l'un des transistors VT19, VT20 et VT21, sont aménagés de telle sorte qu'un transformateur d'impédance du type 1 à + j #3 est réalisé, c'est-à-dire que le résistances R16/2' ,220/2 et R21/2 sont remplacées, respectivement, par les résis tances 2Rl6 > 2R20 > et 2R21 ; la borne commune aux résistances R16 et 2R16 est re liée à la base d'un transistor 1117 , la borne commune aux résistances R20 et 2R20 est reliée à la base du transistor vT18, et la borne commune aux résistance R21 et 2R21 est reliée à la base du transistor VT1F. Ce réseau présente la matrice en chaîne suivante Les montages d'alimentation électrique pour chacune des phases (réseau mor. phasé) des circuits des figures 16 > 17, î8 et 20 ne sont pas représentés, mais en pratique'ils seraient aménagés de telle sorte qu'une différence de potentiel déterminée existe entre le collecteur et l émetteur, et entre l'émetteur et la base de chacun des transistors qui fort .-aftie de chacune des phases. Un exemple de la manière dont cela peut être obtenu en pratique est décrit dans un paragrt- phe ultérieur. La figure 21 représente le circuit d'un réseau monophasé qui utilise des réactances constantes X10, X11 et X12. L'entrée du réseau est shuntée par un c. densateur C8, la sortie est shuntée par un condensateur C9, et la réactance co.::- tante X12 est montée en série avec le condensateur C10 entre le potentiel de t re et la borne commune aux réactances 110 et Xll. On suppose que la réactance constante 112 est de signe opposé aux réactances constantes X10 et Xll. En utilisant les transformateurs d'impédance du type 1 à h représentés sur la figure 16, la version triphasée du circuit de la figure 21 est représentée sur la figure 22. En se référant à la figure 22, la réactance constante X10 est réalisée dan chaque phase par le transformateur d'impédance du type 1 à h, entouré par la li gne en trait interrompu 11A, et les résistances R101/2 et R101 pour l'une des trois phases, les résistances R102/2 et R102 pour une autre des trois phases, e@ les résistances R103/2 et R103 par la dernière phase. La réactance constante XII est réalisée dans chaque phase pour le transformateur d'impédance du type 1 à h, qui est entouré par la ligne en trait interrompu llB, et les résistances R111/2 et R111 pour l'une des trois phases, les résistances R112/2 et R112 pour une autre des trois phases, et les résistances R113/2 et R113 pour la dernière des trois phases. Etant donné que la réactance constante X12 est de signe opposé aux réactances constantes X10 et Xll, il est nécessaire comme cela est décrit dans le paragraphe suivant, en référence avec les figures 23 et 24, d'avoir deux transformateurs d'impédance du type 1 à h, c 'est-à-dire les transformateurs entourés par les traits interrompus llC et llD, associés aux trois phases, et' les résistances R121/2 et R121 pour l'une des trois phases, les résistances R122/2 et R122 pour une autre des trois phasses, et les résistance R123/2 et R123 pour la denière phase. L'entrée de chaque phase est shuntée par un condensateur, c'est-à-dire le condensateur C8, C8 ou C8. La sortie de chaque phase est shuntée par un condensateur, c'est-à-dire le condensateur Cgl, C92 ou C93 et le condensateur C10 de la figure 21 est réalisé dans chacune des trois phases par les condensateurs C101, C102 et C10D. La seule différence entre les transformateurs d 'impédance 1 à h entourés par les traits interrompus llA à llD et le transistor représenté sur la figure 16 réside en ce que la résistance P22 est interposée entre la base du transistor VT15 et le collecteur du transistor VT14, et en ce que la source d'alimentation de courant constant CC85 est reliée à la base du transistor VTl5. Trois composants sup plémentaires, ainsi que les sources de courant constant CCS6 qui sont branchées entre le potentiel de terre et la borne commune aux résistances P121/2, Rl22/2 et R123/2 et aux condensateurs C101 à C103 engendrent les sources d'alimentation électrique nécessaires pour le réseau. En se référant à la figure 23, le circuit équivalent d'une phase du réseau selon la figure 22 est représenté et on peut voir que les résistances R101 et R111 sont multipliées par h, respectivement, par des transformateurs llA et 11B et la résistance R121, et multipliées par h par les transformateurs 11C et 15- A patir des équations (10) Le circuit équivalent de la figure 23 peut, en conséquence à partir des équa tiens (24), (25) et (26) être réduit au circuit equivaler.t représenté sur la figure 24. Les figures 25 et 26 représentent des exemples de circuits pratiques pour des réseaux forcés à quatre phases. Les circuits d'alimentation électrique ne sont pas représentés, mais ils peuvent être réalisés d'une manière semblable à ceux pour les réseaux triphasés. Le réseau forcé à quatre phases de la figure 25 comprend un transistor dans chaque phase, c 'est-à-dire les transistors VT22 à VT25 qui ont leurs circuits collecteur/émetteur montés en série entre les bornes d'entrée et de sortie du réseau. Les bases des transistors VT22 à VT25 sont, respectivement, reliées aux col lecteurs des transistors VT23, VT24, VT25 et VT22. Le réseau, sans les connexions en pointillé ou ou@ ~ les connexions en pointil lé de la chaîne, est du type à décalage de tension présentant la matrice en chai:zç suivante : Quand les connexions en pointillé sont ajoutées au réseau initial, il est d-n type à décalage de courant et la matrice en channe devient et Z1 = jZ2 (30) quand les liaisons en pointillé de la channe sont ajoutées au réseau initial e'est-à-dire croisent les conducteurs de sortie des phases 1 et 3, et des phases 2 et 4, les matrices des équations (27), et (29) sont multipliées par -1. Le réseau forcé à quatre phases, selon la figure 2s, est pratiquement le me me que le réseau selon la figure 25, à l'exception que les bases des transistors VT22 à VT25 sont, respectivement, reliées aux collecteurs des transistors VT25, VT22, VT23 > et VT24, afin d'engendrer un transformateur d'impédance du type 1 à En conséquence le réseau, sans les liaisons en pointillé ou les liaisons en poila tillé de la chaîne, est du type à décalage de tension, présentant la matrice en channe suivante Quand les liaisons en pointillé sont ajoutées au réseau initial, on obtient un réseau du type à décalage de courant. Comme avant, les liaisons en pontillé de la chaine de la figure 26, prove- quent une multiplication par -l des matrices des équations (31) et (32). On doit remarquer que la réalisation du réseau monophasé peut astre obtenue par la transformation des sections de réseau image existantes en sections polypha- sées asymétriques, qui peuvent être réalisées en utilisant des techniques de réa- lisation d'image connues, si la réactance constante est incluse comme élément de circuit supplémentaire. En considérant la réponse en fréquence symétrique au voisinage de zéro, re- présentée sur la partie A de la figure 27, on peut voir que w = - p (33) ou w = + 1/p (34) ou # = 0 (35) En faisant la transformation W 2 1 , la réponse en fréquence représen- tée sur la partie A de la figure 27 est transformée en la réponse en fréquence représentée sur la partie B de la figure 27, et on peut voir que # = ss (36) ou # = 1/ss (37) ouA= 0 (38) Si toutes les admittances (Y) sont multipliées par w avant la transformation en fréquence, on a j#c # j# C # j #C (39) A titre d'exemple, on considère le filtre monophasé représenté sur la partie A de la figure 28, dans lequel les impédances image, d 'entrée et à la sortie sont, respectivement, représentées par Yo (w ) et Yo Ensuite, par cette techni que de transformation, le circuit est transformé en ^ circuit représenté sur la partie B de la figure 28 où on peut voir que les eapaeités Cli à C13 restent les mêmes, mais que l'inductance 110 est transformée en une réactance constante ropré sentée par le bloc 10 c'est-à-dire Si, toutefois, toutes les admittances (Y) sont divisées par W , avant la transfonration en fréquence, on a j # C C jC Y constante (42) te dessin des pertes d'insertion du réseau monophasé peut é@alement être réalisé en utilisant le procédé de transformation Z prévoyant qu'il est modifié de telle sorte que la transformation prend en compte à la fois les fréquences n native et positive. Les réseaux polyphasés symétriques décrits dans les paragraphes précédents, ont une application particulière, mais non nécessairement exclusive, dans le syls tème de traduction de fréquence à N trajets décrit dans le brevet Anglais No 1.098.250 et, aussi dans la formation de bande latérale unique d'une maniè: semblable rais supérieure à la modulation en quadrature classique. La fonction de transfert du système de traduction de fréquence à N trajet est définie par Vo(p) = K.H(p-p1). v1(p-p1+p2) O dans laquelle k représente une constante H (p) représente la fonction de transfert du ou des réseaux dans les trajets. P1 = j2 It fl. P2 = j2 # f2 fi représonte la fréquence de commutation d'entrée. f2 représente la fréquence de commutation de sortie. On peut voir que la fonction de transfert H (p) est décalée le long de l'axe des fréquences réelles d'une valeur fl. Normalement dans-le système de filtre à N trajets, quand p1 = p2, on obtient une caractéristique de bande passante symétrique autour ce la fréquence fi Si les filtres passe-bas sont connectés dans les N rajots, la earactéristique résultante est celle d'un filtre passe-bas de- calé (comportant celle aux fréquences négatives qui est l'image de la réponse es fréquence positive). Ceci est représenté sur le dessin des parties A et B de la figure 29 Des caractéristiques symétriques soit très souvent "dissipatrices" quand les processus de la modulation sont impliqués.Dans de tels cas beaucoup plus d'atténuation est nécessaire sur un côté de la bande passante que sur l'autre. En utilisant les réseaux polyphasés symétriques selon l'invention, les caractéris- tiques peuvent être réalisées pour combattre cette "restriction" plus efficacement. De mêmeJil n'est plus nécessaire pour la fréquence de commutation ou fréquence porteuse d'être dans la bande moyenne. tes parties A et B de la figure 30 illustrent ceci à titre d'exemple. Les réseaux polyphasés symétriques selon l'invention peuvent également être utilisés pour diviser un signal monophasé en N phases. Selon la théorie des composants symétriques, tout système déséquilibré de N vecteurs peut être représenté, comme la somme de N systèmes de vecteurs symétriques. Si, par exemple on considère un système biphasé (en quadrature) avec une entrée V sur une phase seulement, ceci est équivalent à l'application de deux signaux biphasés de séquences opposées, simultanément, comme cela est représenté sur les parties A, B et C de la figure 31.Si la fonction de transfert du système est H (p) pour le système vectoriel de la partie B de la figure 31, elle est H(-p) pour le système vectoriel de la partie C de la figure 31. ta figure 32 représente un système biphasé avec une entrée sur une phase seulement, qui comporte un réseau biphasé 10 ayant ltentrée 1R sur une phase, c 'est-à-dire la phase 1 reliée à la source de tension V et l'entrée V2 sur l'autre phase, c'est-à-dire la phase 2 reliée au potentiel de terre, soit V2 = O. ta tension de sortie V3 de la phase 1 est reliée à la sortie, par l'intermédiaire du modulateur 7 et d'un élément d'addition 9, tandis que la tension de sortie V4 de la phase 2 est reliée à la sortie, par l'intermiaire du modulateur 8 et de l'élément d'addition 9. Un signal de modulation Sin ( U ct) est appliqué au modulateur 7 et un signal de nodulation Ces ( ct) est appliqué au modulateur 8. Pour la phase de sortie 1 on a et sur la phase 2 Si une modulation en quadrature est appliquée ensuite à 15 et V4, comme cela est représenté sur la figure 32, la sortie résultante est = H(p) V(p - Po) + H(-p) V (p + Tout se passe comme si la modulation était faite tout d'abord, suivie par un type normal de filtre avec la réponse H (p+pc). Pour ce but, la caractéristique du réseau polyphasé serait celle représentée sur la figure 30. La bande latérale inférieure serait ensuite supprimé, tandis que la base latérale supérieure V (p+pc) serait laissée.Ce procédé de Lese peut ftre utilisé pour tout nombre de phases On doit remarquer qu'il est possible d'utiliser le réseau de la figure 32 sans modulateur et, ainsi, simplement comme circuit pour engendrer une sortie biphasé partir d'une entrée monophasée. Quand ceci est réalisé, le réseau présente une atténuation suffisante pour' les signaux d'entrée des séquences négatives et laisse passer les signaux d'entrée des séquences positives. ta figure 31 représente une caractéristique appropriée. D'une manière sembla- ble, il est possible d'engendrer une sortie à 4 phases à partir d'une entrée mono@ phasée. Bien que les principes de la présente invention aient été décrits ei-dessus en relation avec des exemples particuliers de -ealisation, on comprendra claire ment que ladite description est faite seulement à titre d'exemple et ne limite pas la portée de l'invention. REVENDICAIIOIS 103 Réseau polyphasé symétrique caractérisé en ce qu'il comporte N réseaux monophe.sss, pour chaque phase d'un signal d'entrée à N phases, N étant un entier supérieur à un, chacun des réseaux monophasés comportant au moins une réactance constante de telle sorte que le réseau polyphasé réponde de manière différente aux signaux d'entrée de fréquence négative et positive, chacune des réactances constantes pouvant comporter un girateur symétrique à N entrées, chacune des N entrées étant couplée à un nombre différent de réseaux monophasés. 20) Réseau polyphasé selon la revendication 1, caractérisé en ce que chacune des réactances constantes comporte un transformateur d'impédance à N phases, du type 1 à j > chaque transformateur d'impédance pouvant comporter N circuits ayant chacun un transistor avec son circuit collecteur/émetteur branché en série entre les bornes d'entrée et de sortie de son circuit associé, et sa base couplée au collecteur du transistor d'un autre circuit. 30) Réseau polyphasé selon la revendication 2, caractérisé en ce que - N est égal à 2 ; - le transistor de l'un des circuits comporte un premier transistor ; - le transistor de l'autre circuit comporte un second transistor, dont la base est reliée directement au collecteur du premier transistor 3 - il comporte, en outre, un troisième réseau à transistor couplant la base du premier transistor au collecteur du second transistor ; - le troisième réseau à transistor peut comporter - un troisième transistor ; - une source d'alimentation électrique ; - une première résistance couplant l'émetteur du troisième transistor à une borne de la source d'alimentation électrique délivrant un potentiel donné ;; - des moyens reliant directement le collecteur du troisième transistor à la base du premier transistor ; - une seconde résistance couplant le collecteur du premier transistor à l'au tre borne de la source de puissance engendrant un potentiel inférieur au potentiel donné ; - et des moyens reliant directement la base du troisième transistor au collec teur du second transistor. 40) Réseau polyphasé selon la revendication 2, caractérisé en ce que - N est égal à quatre ; - - la base du transistor de l'un des circuits est reliée directement au collecteur du transistor d'un autre circuit recevant comme signal d'entrée un signal en retard de phase, par rapport à la phase du signal d'entrée couplé au-dit circuit. 5g) Réseau polyphasé, selon la revendication 2, caractérisé en ce que - N est égal à trois ; - il comporte en outre un quatrième réseau à transistor couplant le collecteur du transistor de chacun des circuits à la base du transistor de l'un des circuits adjacents ; - le quatrième réseau à transisto-r couplé aux deux circuits adjacents peut compcr-ter - une source d'alimentation électrique ; - un quatrième transistor ayant sa base reliée directement au collec teur du transistor de l'un des deux circuits adjacents et son collect teur relié directement à une borne de la source d'alimentation élec trique délivrant un potentiel donné ;; - une première résistance branchée entre l'émetteur du quatrième trom sistor et l'autre borne de la source d'alimentation délivrant un pci tiel supérieur au potentiel donné - un potentiel branché entre l metteur du quatrième transistor et base du transistor dans l'autre des deux circuits adjacents - le potentiel peut comporter - une seconde résistance t::i5Y une première borne reliée à ltémette..L- du quatrième transistor et une seconde borne ; - une troisième résistance ayant une première borne reliée directeo-' à la seconde borne de la seconde résistance, et une seconde borne liée à l'émetteur du transistor inséré dans le quatrième réseau à - sistor, couplé à un autre couple de circuits adjacents ; - la seconde résistance avant une valeur moitié de la valeur de la troisième résistance ; - la base du transistor dans l'autre des deux circuits adjacents éi reliée directement à la seconde borne de la seconde résistance et à la première borne de la troisième résistance. '; ) Réseau polyphasé selon la revendication 2, caractérisé en ce que - N est égal à deux ; - le transformateur d'impédance comporte -: deux, circuits ayant chacun un transistor avec un circuit émetteur; base connecté en série entre les bornes entrée et de sortie du ci.- cuit associés la base du transistor dans llun des circuits étant reliée directement au collecteur de transistor dans l'autre des circuits ;; - un troisième reseau à transistor couplant la base du transistor dar l'autre des circuits au collecteur du transistor dans le premier cirf - le troisième réseau à transistor peut comporter - un troisième transistor ; - une source d'alimentation électrique::; - une première résistance couplant l'émetteur du troisième transistor à une borne de la source d'alimentation délivrant un potentiel donne - des moyens reliant directement la base du troisième transistor au collecteur du transistor du premier circuit ; - une seconde résistance couplant la base du troisième transistor à l'autre borne de la source d'alimentation délivrant un potentiel supérieur au potentiel donné ; - et des moyens reliant directement le collecteur du troisième tran sistor à la base du transistor dans l'autre circuit. 70) Réseau polyphasé selon la revendication 1, caractérisé en ce que chacune des réactances constantes comporte un transformateur d ' impédance - N phases, du type I à -j. 8') Réseau polyphasé selon la revendication 7, caractérisé en ce que - N est égal à trois ; - le transformateur d impédance comporte trois circuits ayant chacun - un transistor avec son circuit collecteur/énetteur branché en série entre les bornes d'entrée et de sortie du circuit associé ; - un quatrième réseau à transistor couplant la base du transistor du circuit associé au collecteur du transistor du circuit associé ; - le quatrième réseau à transistor peut comporter - une source d'alimentation électrique ; - un quatrième transistor ; - des moyens reliant directement la base du quatrième transistor au collecteur du transistor du circuit associé ;; - des moyens reliés directement à la borne de la source d'alimentatios pour délivrer un potentiel donné ; - une première résistance couplant 1 'émetteur du quatrième transistor à l'autre borne de la source d'alimentation délivrant un potentiel supérieur au potentiel donné ; - une seconde source couplant l'émetteur du quatrième transistor à la base du transistor du circuit associé ; - et une troisième résistance couplant la jonction de la seconde ré sistance et la base du transistor du circuit associé à ltemetteur du transistor inséré dans le quatrième réseau à transistor d'un circuit adjacent, la valeur de la troisième résistance étant moitié moindre que la valeur de la seconde résistance. 90) Réseau polyphasé selon la revendication 7, caractérisé en ce que - N est égal à quatre ; - le transformateur d'impédabce comporte quatre circuits présentant chacun un transistor avec son circuit collecteur/émetteur-branché en série entre les bornes d'entrée et de sortie de son circuit associe, et sa jase reliée au collez teur du transistor d d'un circuit adjacent recevant comme signal entrée un signal avançant la phase par rapport à la phase du signal d entrée couplé au circuit associé. 100) Réseau polyphasé selon la revendication 1, caractérisé en ce que - N est égal à trois ; la réactance constante comporte un transformateur d'impédance triphasé qui est un transformateur d'impédance du type 1 à j et un transformateur d1 impé dance du type 1 à h dans lequel h est égal à J2 les transformateurs d'impédance 1 à h et 1 à l/h comportent trois circuits aya chacun un transistor avec son circuit collecteur/émetteur couplé en série entre les bornes d'entrée et de sortie du circuit associé et sa base reliée directement au collecteur du transistor un circuit adjacent ;; une source de tension V couplée au premier des circuits ; une source de tension Vh couplée au second des circuits ; - une source de tension Vh couplée au troisième des circuits ; le transformateur d'impédance du type 1 à h peut entre tel que, dans chacun des circuits, la base du transistor dans son circuit associé est reliée di rectement au collecteur du transistor dans un circuit adjacent recevant con signal d'entrée un signal avançant la phase par rapport à la phase du sign. d'entrée couplé au circuit a3socié ; le tansformateur du type 1 à h peut entre tel que, dans chacun des circuit la base du transistor dans le circuit associé est reliée directement au col lecteur du transistor dans un circuit adjacent recevant comme signal d'entrés un signal retardant la phase par rapport à la phase du signal d'entrée couplé au circuit associé.