FR 2027429 A1 19700925 FR 6944145 A 19691219 69 44145 1 2027429 La présente invention se rapporte à un procédé de fabrication de composants:-dans un fragment de matériau semi-conducteur et à de nouveaux substrats semi-conducteurs .Plus particulièrement ,1e procédé suivant l'invention est destiné à permettre la formation 5 de cavités dans un fragment de matériau semi-conducteur présentant une orientation cristalline (110) de telle façon que ces cavités soient délimitées par des parois i111] perpendiculaires aux plans {110} Dans la fabrication de composants semi-conducteurs et de cir-10 cuits intégrés, il est désirable de former des composants individuels actifs et/ou passifs dans un matériau semi-conducteur monocristallin .Divers procédés et techniques ont été mis au point pour former de tels composants dans un matériau semi-conducteur monocristallin de telle façon que la profondeur, la conductivité 15 et l'étendue latérale des régions dopées des composants .puissent être contrôlées dans une certaine mesure .Les techniques basées sur l'utilisation d'un masque d'oxyde à travers lequel des diffusions sont effectuées dans le substrat semi-conducteur se. sont largement développées , car elles offrent d'excellentes possibi-20 lités de contrôle géométrique .Par cantre, la technique dite " de diffusion d'impuretés" ne permet pas un contrôle complet de la concentration en impuretés du fàit que la répartition ne suit pas toujours un gradient déterminé et du fait que des seconde ou troisième diffusion^&oivent toujours s'effectuer avec une concen-25 tration plus forte que la première si l'on désir'e modifier le type de conductivité .Pour toutes cès raisons, on a utilisé le dépôt épitaxial dans la technique des semi-conducteurs pour produire des régions semi-conductrices présentant des concentrations en impuretés uniformes et contrôlées . En particulier, on a mis 50 au poiijt une technique suivant laquelle une tranche ou une pastille semi-conductrice n'est masquée que sur des parties de sa surface par un oxyde, de sorte que seules des régions désirées du substrat sont exposées .Les parties exposées du substrat sont ensuite soumises à un processus de décapage , de manière à éli-35 miner des quantités spécifiées de matériau semi-conducteur et à produire des zones vacantes ou "alvéoles" à l'intérieur du substrat .Ensuite, en utilisant un procédé épitaxial, on redépose des couches de matériau semi-conducteur du type de conductivité désiré dans ces alvéoles . L'utilisation de ce procédé de déca-40 page sélectif et de redépôt permet de maintenir un contrôle é-troit non seulement de la concentration en impuretés du matériau 69 44145 2- 2027429 ^semi-conducteur mais encore des dimensions et des configurations de ces couches . Il s'est posé des problèmes à propos du procédé de décapage sélectif et de redépôt qui ont limité son utilisation et son do-5 maine d'application . En particulier, on a trouvé que lorsqu'un monocristal de matériau semi-conducteur après masquage, au moyen d'une couche d'oxyde", est décapé par des vapeurs en utilisant des techniques classiques , il se produit un certain décapage sélectif du matériau semi-conducteur, ce qui se traduit par l'appari-10 tion d'alvéoles de profil irrégulier ou présentant des parois convergentes . Dans ces conditions, les alvéoles n'ont pas une largeur uniforme du sommet à la base . En conséquence, lors de l'exécution d'une opération de dépôt ultérieure à l'intérieur de ces alvéoles, il peut se produire, dans certains cas, une crois-15 sance épitaxiale irrégulièrë et non uniforme correspondant au profil de décapage lui-môme irrégulier et non uniforme, ce qui produit une surface non plane du dépôt épitaxial . Etant donné que de nombreuses applications des semi-conducteurs et, en particulier, la fabrication de réseaux monolithiques, exigent une 20 planéité de la surface pour permettre des alignements de masques corrects, des diffusions uniformes et l'obtention d'une continuité des conducteurs déposés sur la surface, la croissance épitaxiale non uniforme nuit à l'obtention de ces résultats. Dans les cas où les "alvéoles"formés dans le matériau semi-conducteur pré-25 sentent un profil de décapage régulier, mais des parois qui tendent à converger , les dispositifs ne peuvent pas être très rapprochés sur la tranche de matériau semi-conducteur , étant donné que les ouvertures à travers lesquelles ils sont décapés doivent être plus grandes que ce qui est en réalité nécessaire pour pro-30 duire un alvéole d'une dimension désirée du sommet à la base, étant donné que les parois convergent vers la base de l'alvéole. Une autre technique de fabrication de composants semi-con-ducteurs dans un fragment de matériau semi-conducteur implique l'établissement de ce que l'on peut appeler des "circuits dié -35 lectriquement isolés " .Les procédas de formation de circuits diélectriquement isolés, tout en se présentant sous plusieurs formes, sont caractérisés dans leur ensemble par des opérations consistant à former tout d'abord une série de zones masquées sur le fragment de matériau semi-conducteur , puis à pratiquer un 40 décapage autour des zones masquées, de manière à former des 69 44145 3 2027429 "régions de mesa". Une couche diélectriquemeiit isolée, par exemple de silice, est ensuite formée, après élimination du masque, sur la surface de la tranche dans laquelle les mesas sont formés .Une couche de support, par exemple de silicium £olycristallin, est 5 ensuite formée sur le milieu diélectriquement isolant avec une épaisseur suffisante pour éviter de briser la tranche lors de manipulations ultérieures.Après la formation de la couche de support, la surface de la tranche opposée -à celle dans laquelle les mesas sont formés est rodée et polie pour isoler les régions de 1° mesa entre elles de façon que des composants formés dans chaque région de mesa monocristalline, par des techniques de diffusion ou analogues, soient électriquement isolés par rapport à l'ensemble aussi bien qu'entre eux . Des conducteurs convenables peuvent ensuite être formés pour interconnecter les composants de 15 manière à former un circuit intégré, si on le désire . Lors de la formation de mesas par des techniques de décapage classiques par des vapeurs, on rencontre certains des problèmes déjà mentionnés ci-dessus à propos des techniques "des alvéoles" de formation de composants semi-conducteurs. En effet> un certain 20 décapage sélectif crée des mesas de forme irrégulière ou des mesas présentant des parois inclinées par rapport à la surface à.travers laquelle le décapage s'effectue .Dans les deux cas,il est nécessaire de procéder à des ajustements, en ce qui concerne les parois obliques ou en retrait, qui sont produites par l'opé-25 ration de décapage . En utilisant le procédé suivant l'invention, il est possible de former par corrosion des alvéoles délimités par des parois perpendiculaires à la surface à travers laquelle le matériau semi-conducteur est décapé . On peut ainsi former des alvéoles 30 de section droite régulière du sommet à la base , ce qui permet un groupement plus serré des composants semi-conducteurs sur une tranche de matériau semi-conducteur et un contrôle plus étroit des paramètres du composant formé dans l'alvéole après redépôt de silicium dans celui-ci et diffusion ultérieure de matière y- dans le silicium ainsi redéposé . En outre, le procédé suivant l'invention permet la fabrication de composants diélectriquement isolés à parois perpendiculaires , ce qui, comme dans le cas des dispositifs semi-conducteurs formés par la technique "d.es alvéoles" , permet la formation d'un plus grand nombre de compo-40 sants semi-conducteurs dans une zone de superficie donné§,étant 69 44145 2027429 donné qu'il n'y a plus lieu de tenir compte de la formation de parois en pente ou de forme irrégulière .Le substrat semi-conducteur suivant l'invention permet la formation d'un plus grand nombre de composants semi-conducteurs dans une zone donnée du mon-5 tage.il réduit en outre les frais de fabrication de composants semi-conducteurs ou de circuits intégrés , si les composants sont ultérieurement montés de manière à remplir une fonction dans un circuit, tout en augmentant la fiabilité du fait qu'un contrôle plus strict peut être exercé sur les opérations exécutées pour 10 former les composants semi-conducteurs dans le substrat . Le procédé suivant l'invention peut être décrit dans son ensemble comme étant un procédé de fabrication d'un composant dans un fragment de matériau semi-çpnducteur consistant essentiellement à utiliser une surface présentant une orientation cristalli-15 ne (110) et à former un masque sur cette surface (110).Le masque présente une configuration qui définit sur la surface (110) des lignes parallèles à celles qui sont définies par l'intersection de plans £llljavec la surface (110), de façon qu'un décapage préférentiel d'une quantité prédéterminée du matériau semi-conduce 2o teur forme des évidements dont les parois sont perpendiculaires à la surface (110) .Le substrat semi-conducteur suivant l'invention peut être caractérisé comme ayant une orientation cristal -line (110) et présentait une partie évidée délimitée par des plans £llljl qui forment des parois perpendiculaires aux plans {uo} . 25 D'autres caractéristiques de l'invention apparaîtront au cours de la description qui va suivre . Aux dessins annexés donnés uniquement à titre d'exemple : la'Fig.l est une vue en coupe transversale d'une partie d'une tranche de matériau semi-conducteur présentant une orientation 30 cristalline (110); Les F&g. 2 à 5 sont des vues en coupe transversale de la partie de la tranche de matériau semi-conducteur représentée sur la Pig.l pendant divers stades de fabrication utilisés pour produire des composants semi-conducteurs par la technique "des al-35 véoles" ; la Pig.6 est une vue en plan, dB dessus, de l'ensemble représenté sur la Fig.5 i les Fig.7 à 15 sont des vues en coupe transversale du matériau semi-conducteur de la Fig.l au cours de divers stades de 40 fabrication utilisés pour produire des composait"diélectri- 44145 5 2027429 quement isolés", et la Pig.l6 est une vue en plan, de dessus, de l'ensemble représenté sur la Fig.15. Pour décrire la manière dont l'invention peut être utilisée pour la fabrication de composants par la technique "des alvéoles", ou va tout d'abord se référer aux Pig.l à 6. Sur la Pig.l, on peut voir en 21 une tranche de matériau semi-conducteur présentant des surfaces planes 22 et 23 ayant toutes deux une orientation cristalline (110), une couche de silice 24 étant formée sur la êurface 22, comme représenté sur la Fig.2. Par des techniques classiques de réserve photographique et de décapage familière aux spécialistes, des fenêtres 25 et 26 sont découpées à travers la couche 24. La configuration de masque à travers laquelle les fenêtres 25 et 26 sont découpées est orientée, par rapport à la surface (llo) 22 du matériau semi-conducteur 21 de telle manière que les fenêtres 25 et 26 définissent des lignes 25', 25", 26' et 26", respectivement, parallèles entre elles et à des lignes définies par 11 intersection de plans w avec la surface (110) de la tranche 21. Après la formation des fenêtres 25 et 26, la surface du matériau semi-conducteur 21 accessible à travers ces fenêtres est décapée de façon préférentielle avec une solution qui décape les plans H plus lentement que les plans t10i ou les autres plans. Diverses solutions décapantes présentent la propriété désirée, comme décrit dans Electrochem Society Journal (Septembre 196T)j page 965. Des exemples types de solutions décapantès, qui peuvent être utilisées, sont les solutions de sulfoxylate formaldéhyde de zinc (hydrozine) et les solutions de catéchol ainsi que d'autres solutions connues des spécialistes. Une solution décapante particulière, qui s'est avérée efficace pour le décapage préférentiel à traders les fenêtres 25 et 26, comprend un mélange de 88 ml d'eau (61,20 moles %), 17 ml d'éthylène-diamine (35,1 mole %) et 3 g (3j7 moles %) de pyrocatéchine. Cette solution décape les plans t°°J à raison d'environ 50 microns à l'heure les plans {lio} à environ 30 microns à l'heure et les plans £111} à environ 3 microns à l'heure, ce qui produit des alvéoles 27 et 28 dans le substrat 21, comme représenté sur la Fig.3. Etant donné que la solution décapante décape les plans«Tll]X beaucoup plus lentement que les plans ou les autres plans, les 69 44145 6 2027429 alvéoles 27 et 28 sont délimités par des parois perpendiculaires 27', 27", 28' et 28", respectivement, du fait que les lignes 25', 25", 26' et 26" étaient parallèles aux plans ■fnij' perpendiculaires à la surface (110) 22. ^ 5 Les alvéoles 27 et 28, une fois qu'ils sont creusés par décapage jusqu'à la profondeur désirée, sont ensuite remplis par dépôt épitaxial d'un matériau semi-conducteur convenablement dopé dans ces alvéoles, pour former des régions 29 et ~30, respectivement. On peut former, dans ces régions 29 et 30, par des techniques bien 10 connues des spécialistes, divers composants semi-conducteurs, qui peuvent ensuite être interconnectés pour former des circuits intégrés complets, si on le désire. Les régions 29 et 30 sont uniformes du sommet à la base, ce qui permet un contrôle plus serré de l'efficacité des opérations de diffusion et de corrosion ultérieures, 15 en augmentant ainsi la fiabilité des composants semi-conducteurs ou des circuits intégrés obtenus, suivant le cas. La forme régulière des régions 29 et 30 est représentée clairement sur les Fig.5 et 6, sur lesquelles la couche d'oxyde 24 a été éliminée. Comme représenté, en particulier, sur la Fig.6, les régions 29 et 20 30 se présentent sous la forme d'un parallélogramme ayant au sommet 31 un angle intérieur de 109° 28' 12" et au sommet 32 un angle intérieur de 70° 31' ^8" étant donné que les plans t111) délimitant les régions 29 et 30 se coupent suivant des angles de 70° 31' 48" et 109° 28' 12". Comme représenté en particulier sur 25 la Fig.6, une série de régions 29 et 30 de ce genre peuvent être formées en rangées espacées et parallèles sur une tranche de matériau semi-conducteur 21 et sont de préférence disposées de telle manière que des lignes d'incision puissent être pratiquées dans l'espace séparant les régions 29 et 30 pour permettre, par une 30 cassure ultérieure le long des lignes d'incision, l'obtention de barres séparées du matériau semi-conducteur dans lequelle les régions 29 et 30 sont formées. Les barres peuvent comprendre plusieurs paires de régions 29 et 30 dans le cas où un circuit intégré est formé par interconnexion des divers composants formés 35 dans les diverses régions 29 et 30. L'invention est également utile pour la formation de composants semi-conducteurs "diélectriquement. isolés" comme on le comprendra aisément en se référant aux Fig.7 à 16. Suivant une technique particulière "d'isolement diélectrique" la tranche semi-conduc-40 trice 21 de la Fig.2 est formée d'un silicium du type N+, par 69 44145 7 2027429 exemple, sur lequel est déposée par croissance épitaxiale, une couche d'un silicium d'un type de conductivité différent, par exemple de silicium du type N, telle que la couche 36 représentée sur la Fig.7- Une couche diélectrique, telle que la couche de silice 37.> est ensuite formée, comme représenté sur la Fig.8j sur la couche 36 du type N par formation thermique en présente d'oxygène ou par une autre fcechnique convenable, quelconque. Dans l'exemple représenté sur la Fig. 9.» une couche de support d'une matière à haute résistivité, telle qu'une couche de silicium pdLycristallin 38, est ensuite formée sur la couche diélectrique de silice 37, pour assurer le support au cours des opérations ultérieures. La couche 21 du type M+ est alors rodée et polie pour produire la structure représentée sur la Fig.10 qui, pour simplifier la description, a été renversée par rapport à la position de la Fig.9. Un masque 50 en un matériau de réserve convenable quelconque, tel que du KMER (Kodak Métal Etch Renst) est ensuite appliqué sur la couche de silicium rodée et polie 21, puis exposé et développé pour produire des fenêtres 39 et 4l, à travers lesquelles les couches 21 et 36 peuvent être décapées au moyen d'une solution de décapage préférentiel, comme décrit ci-dessus, de façon que les plans jnoj' d'autres plans tels que les plans fi.00^ soient décapés preférentiellement par rapport aux plans W . Etant donné que les fenêtres 39 à 41 sont orientées par rapport au substrat (110) 21 de telle façon que les côtés des fenêtres définissent des lignes parallèles à des lignes d'intersection de plans avec la surface (110), la solution de dépapage préférentiel forme des mesas 42 à 45 qui sont délimitées par des plans t111} qui coupent la surface (110) des couches 21 et 36 à angles droits. Comme représenté sur la Fig.13, une couche de silice 46 est formée sur les mesas 42 à 45, de sorte que comme représenté sur la Fig.l4, la seconde couche de support 47 de matière à haute résistivité, telle que du silicium polycristallin, formée ultérieurement sur les mesas 42 à 45, soit électriquement isolée de celles-ci. La première couche de support 38 est ensuite éliminée par rodage et polissage pour produire l'ensemble représenté sur la Fig.15 qui, pour simplifier la description, a été renversé. Les mesas-42 à 45 constituent des régions en forme de parallélogramme, étant donné que les plans (m} délimitant les mesas 42 à 45 se coupent entre eux en faisant un angle intérieur 48 de 109° 28' 12" et un angle 69 44145 8 2027429 intérieur 49 de 70° 31' 48". Du fait que les mesas 42 à 45 sont délimitées par des plans H perpendiculaires à la surface (110) à travers laquelle elles sont formées, le rapport profondeur/ largeur des mesas 42 à 45 est uniforme, ce qui permet un contrôle ^ plus serré des opérations de décapage et de diffusion ultérieures, qui peuvent être utilisées pour former des dispositifs semi-conduc-teurs séparés dans les mesas 42 à 45 après l'ouverture de fenêtres convenables à travers la couche de silice 37 par des techniques bien connues des spécialistes. En outre, étant donné que les mesas 42 à 45 peuvent être formées sans création de parois irrégulières ou de parois inclinées, les mesas 42 à 45 peuvent être plus étroitement groupées, ce qui permet la formation d'un plus grand nombre de composants semi-conducteurs ou de circuits intégrés, suivant le cas, à l'intérieur d'une zone donnée. Plusieurs séries de régions de mesa 42 à 45 peuvent être formées dans un seule et même tranche de matériau, auquel cas elles sont, de préférence, disposées comme représenté sur la Fig.lô, de façon que des lignes d'incision puissent être amorcées dans l'espace compris entre des régions de mesa»adjacentes ou entre 2q deux séries données de régions de mesa pour faciliter une rupture ultérieure de la tranche et la séparation des composants semi-conducteurs ou des circuits intégrés. La plus forte densité en composants, qui peut être réalisée par l'utilisation de l'invention, réduit les problèmes qui se po-2^ sent couramment lorsque des circuits intégrés sont exposés à un rayonnement, et augmente la vitesse à laquelle les circuits peuvent-fonctionner grâce à la proximité mutuelle des composants. Cette plus forte densité en composants améliore également la possibilité des circuits intégrés à échelle moyenne (MSI) et des circuits 2Q intégrés à grande échelle (LSI). Bien qu'on ait décrit une tranche ayant une orientation t cristalline (110), n'importe quelle surface de la famille de plans ^llO^pourrait être utiliséé, la désignation d'un plan particulier comme plan (110) étant arbitraire; d'autre part, il existe des plans jl 11 qui ne sont pas perpendiculaires à la surface (110) et seuls ceux qui sont perpendiculaires à cette surface sont utilisés suivant l'invention. On remarquera, en outre, que le substrat peut être corrodé à travers un masque de réserve photographique au lieu d'un masque ^ de silice bien que ce dernier soit préférable, en particulier lorsqu'on désire obtenir un décapage profond. 69 44145 9 2027429 REVENDICATIONS 1-Procédé de fabrication d'un composant dans un fragement de matériau semi-conducteur , caractérisé en ce qu'il consiste à préparer une surface de ce fragment en lui donnant une orientation 5 cristalline (110), à former sur cette surface un masque présentant des ouvertures dont la configuration définit sur ladite surface (110) des lignes parallèles à'des lignes définies par l'intersection de plans (lll) avec ladite surface (110) et à éliminer par décapage une quantité prédéterminée du matériau semi- 10 conducteur à travers les ouvertures avec une solution de décapage qui décape les plans (lll) plus lentement que d'autres plans . 2-Procédé suivant la revendication 1, caractérisé en ce que ladite surface est recouverte par un masque présentant une configuration telle qu'un mesa est formé lorsque le matériau semi-con- 15 ducteur est décapé, ce mesa ayant des parois perpendiculaires à la surface (110). 3-Procédé suivant la revendication 1, caractérisé en ce que les ouvertures du masque exposent ladite surface de façon que des t alvéoles soient formés dans le fragment lors du décapage du ma- 20 tériau semi-conducteur, les parois de cet alvéole étant perpendiculaires à la surface (110) de ce matériau . 4-Substrat semi-conducteur obtenu au moyen du procédé suivant les revendications là), caractérisé en ce que l'orientation cristalline de ce substrat est (110),ledit substrat présen- 25 tant une partie évidée délimitée par des plans (lll) qui forment des parois perpendiculaires aux plans (110). 5-Substrat semi-conducteur suivant la revendication 4, caractérisé en ce que ledit évidement est délimité par quatre plans (lll) qui se coupent entre eux de manière à former des angles 30 intérieurs de 70°3l'48" et 109°28'12". 6-Substrat suivant la revendication 4, caractérisé en ce que ledit évidement est formé autour d'un mesa comportant quatre parois se coupant entre elles en formant des angles intérieurs de 70°31'48" et 109°28'12".