FR 2038226 A1 19710108 FR 7012026 A 19700402 La présente invention ccncerne un procédé de fabrication de dispositifs semi-conducteurs intégrés comportant des transistors bipolaires se prestant particulièrement Dans les rocédés planar épitaxiaux connus, utilisés nouer la fabrication de circuits semi-conducteurs intégrés comportant des transistors bipolaires, les zones émetteur base et collecteur sont disposées l'urne dans l'autre, le contact étant réalisé sur un côté commun. Cette caractéristique s'applique tant à des procédés-à jonction isolation pn qu'à des procédés a isolation diélectrique. Ceci entraîne un encombrement important et des surfaces de jonction collecteur base supérieures à celles qui sont en principe nécessaires pour assurer la fonction transistor. En outre, ces procédés nncessitent des opérations de diffusion supplémentaires pour obtenir des résistances extrinsèques de collecteur faibles. La présente invention crée des dispOsitifs semi-conducteurs intégrés comportant des transistors bipolaires et suscentibles d'être utilisés en particulier pour la réalisation de circuits rapides dont les formes de réalisation des transistors sont favorables. La présente invention a pour objet de créer un procédé de fabrication de dispositifs semi-conducteurz intégrés, comportant des transistors bipolaires, qui se caractérisent par un faible encombrement, de faibles résistances extrinsèques de collecteur et de base ainsi que de petites surfaces de jonction collecteur base et qui se prêtent à des ciels agencements en plusieurs plans. Suivant la présente invention, ceci est obtenu par le fait que l'on diffuse d'abord dans le côté supérieur d'une plaaue semiconductrice monocristalline ou dune couche semi-conductrice monocristalline, qui se trouve sur un substrat monocristallin d'un autre type, une colonne de base annulaire, profonde et fortement dopée, puis diffuse à l'intérieur de la zone de la colonne de base une cuvette de base plane ayant le même type de douze que celui de la zone de 1 colonne de base, qu'ensuite la zone d'émetteur est réalise que manière habituelle par diffusion dans la zone de base, et 1 zones de base et d'émetteur sont, émalernent de mr.icre connue, reliées galvaniquement par un premier In de voie conductrice s'étendant en rartie dans des saignées réalisées par corrosion à l'acide dans une couche de passivation, qu'une couche mince d'un liant est alors déposée sur la plaque, et une plaque porteuse est fixée sur cette dernier nar compression thermique, que la plaque semi-conductrice contenant les composants est décapée du côté inférieur par meulage et/ou par corrosion à l'acide usau'à la mise à nu de la zone de la colonne de base et que finalement la zone de collecteur isolée, obtenue par le décapage et située à l'intérieur de la zone de base du transistor, ainsi que la zone de la colonne de base et la zone de substrat, après avoir été soumises de manière connue à une passivation et à une corrosion à l'acide sélective, sont munies d'un deuxième plan de voie conductrice par le procédé de dép8t métal liaue par vaDorisation et par des techniques de corrosion à l'acide. De cette façon, on obtient toujours non seulement de nombreux transistors en même temps dans une plaque semi-conductrice ou dans une couche semi-conductrice mais aussi d'autres composunts, psr exemple des résistances, susceptibles d'être assemblés sous forme de couplages. L'isolation des composants est assurée par des jonction pn de transition aux zones résiduelles subsistant dans la couche initiale entre les zones de base et les zones de résistance. Au lieu de relier la plaque semi-conductrice à une plaque porteuse au moyen d'une couche de liant, il est également possible de réaliser une couche porteuse épaisse par dépôt de matière porteuse. te procédé suivant la présente invention présente sur les procédés connus l'avantage que des dispositifs semi-conducteurs intégrés comportant des transistors bipolaires, des résistances et des condensateurs peuvent être- réalisés au moyen de trois opérations de diffusion seulement. Avec les formes de réalisation de transistors où les zones de collecteur sont disposées -i l'intérieur des zones de base on obtient des degrés de tassement plus élevés qu'avec les formes de réalisation connues. Grâce N la présence d'un contact et d'une voie conductrice des deux côtés on obtient de f ible r-sistances extrinsèaues de collecteur et de base ainsi su'un nr.rcours de voie cor.dlletrice court. La présente invention sera élucidée ci-après à l'aide d'un mode de réalisation donné à titre d'exemple et illustré aux des sins annexes La fig. 1 montre en coupe la plaque initiale avec les zones de diffusion. La fig. 2 est une vue de dessus de la plaque montrant l'emplacement des zones de diffusion. La fig. 3 montre la structure, en coupe, après décapage de la plaque semi-conductrice. La fig. 4 représente, en coupe, la structure terminée. La figx 5 représente, en coupe, un dispositif semi-conducteur dont les composants sont situés dans deux plans. Suivant les fig. 1 et 2, on réalise dans une couche semiconductrice mono cristalline 1 du type n, placée sur un substrat mono cristallin 1', par des techniques photolithographiques à masque à vernis et de corrosion à l'acide connues, des colonnes de base profondes et fortement dopées 2 du type p, des colonnes 21 pour les résistances ainsi que des zones de baste planes 3 du type p et des zones de résistance 4 du type p. Dans le cas des résistances 4, la diffusion des colonnes 21 s'effectue au voisinage des contacts. tes zones d'émetteur 5 sont réalisées de manière connue dans les zones de base 3. Ensuite, on réalise dans la couche de passivation 7 par corrosion à l'acide des ouvertures de contact 6 pour les zones de base et d'émetteur 3, 5 et des saignées 8 permettant de guider les voies conductrices 9 à l'extérieur des zones d'émetteur et de base 3, 5. Les voies conductrices 9 sont réalisées, par des techniques habituelles de dépôt par vaporisation et de corrosion à l'acide, à partir d'un métal hautement résistant à la chaleur comme par exemple le molybdène. Ensuite, une mince couche de liaison 10 en verre est déposée sur la plaque par pulvérisation cathodique et, au moyen de cette couche, la plaque 1 est reliée par compression thermique à un porteur il constitué par exemple par une plaque en Si oxydé. Puis la plaque substrat l' et la couche en. Si 1 eontenant les composants sont décapées par mealage et au moyen d'un agent de corrosion sélectif jusqu'8 la mise à nu des zones de colonnes 2, 21. On obtient ainsi la structure représentée par la whigs 3. te côté inférieur, mis à nu, de la couche semi-conduetrice 1 est recouvert d'une couche de passivation 12, par exemple en SiO2, dans laquelle on réalise, suivant la fig. 4, par corrosion à l'acide, des ouvertures de contact 13 pour les zones de collecteur 14, les zones de base 3 ainsi que les zones de résistance 4, ces ouvertures de contacts étant connectées galvaniquement au moyen dune deuxième voie conductrice 15, par exemple en alliage Au-Sb, qui. peut être guidée dans des saignées 16 réalisées par corrosion à l'acide dans la couche de passivation 12. La fig 5 représente une application du procédé conforme à la présente invention et dans laquelle on utilise à la place d'une plaque porteuse Il dépourvue de toute fonction électrique une plaque 22 contenant déjà des dispositifs semi-conducteurs intégrés qui sont reliés galvaniquement aux dispositifs semiconducteurs de la plaque semi-conductrice 1. Pans cet exemple, les composants semi-conducteurs de la plaque 22 ont été réalisés au préalable par le procédé conforme à la présente invention. REVENDICATIONS 1 - Procédé de fabrication de dispositifs semi-conducteurs intégrés comportant des transistors binolaires ,caractérisé en ce que l'on diffuse d'abord dans le côté supérieur d'une plaque semiconductrice monocristalline 1 ou d'une couche semi-conductrice mono cristalline 1, qui se trouve sur un substrat semi-conducteur monocristallin 1' d'un autre type, une colonne de base annulaire, profonde et fortement dopée 2, puis diffuse à l'intérieur de la zone de colonne de base 2 une cuvette de base plane 3 ayant le même type de dopage que celui de la zone de colonne de base 2, qu'ensuite la zone d'émetteur 5 est réalisée de manière habituelle par diffusion dans la zone de base, et les zones de base et émetteur 3, 5 sont, également de manière connue, reliées entre elles par un plan de voie conductrice 9 guidé en partie dans des saignées 8 réalisées par corrosion à l'acide dans une couche de passivation 7, qu'une couche mince d'un liant 10 est alors déposée sur la plaque semi-conductrice 1 et un porteur 11 est fixé sur cette dernière par compression thermique, qu'ensuite le côté inférieur de la plaque semi-conductrice 1 est décapé par meulage Bt/ou par corrosion à l'acide jusqu'à la mise à nu de la zone de colonne de base et que finalement la zone de collecteur 14, ainsi obtenue à l'intérieur de la zone de base 3 d'un transistor, ainsi que la zone de colonne de base 2 et la zone de substrat 1 sont, après application d'une coche de passivation 12 et décapage sélectif " connectées par des ouvertures de contact 13 2 - Procédé suivant la revendication 1, caractérisé en ce que l'on réalise conjointement avec les colonnes de base 2 d'autres colonnes 21 destinées à la fabrication de résistances 4, celles-ci étant réalisées conjointement avec les zones de base 3. 3 - Procédé suivant l'une des revendications 1 et 2, caractérisé en ce que le porteur 11 est réalisé par dépôt de matière porteuse effectué directement sur la couche de passivation 7. 4 - Procédé suivant l'une des revendications 1 à 3, caractérisé en ce que l'on utilise en tant que porteur 11 une plaque 22 contenant déjà des composants disnosés dans un ou plusieurs plans, ces composants étant reliés galvaniquement et/ou optiquement aux composants de la plaque semi-conductrice 1.