FR 2003952 A1 19691114 FR 6905650 A 19690227 La présente invention concerne les communications par des dispositifs qui sont en partie ou entièrement électriquss. Plus spécifiquemont, la présente invention concerne la conversion d'un code en un autre code. Cette invention concerne des systèmes de conversion et plus particulièrement, un convertisseur de code pour convertir un code (1 parmi N3) en un code (3 parmi 3N). Par le passé, les convertisseurs de code utilisés pour repré ssnter la meme fonction comprenaient une multiplicité d'éléments et avaient le problème de maintenir l'isolation correcte entre les chemins distincts à l'intérieur du convertisseur ds code pour exécuter la conversion de code correcte. Donc, un objet de la présente invention est de produire un convertisseur de code smployant un nombre réduit de composants pour obtenir le même résultat que fourni dans l'art antérieur. Un autre objet de l'invention est de produire un convertisseur de code dans lequel l'isolation correcte est obtenue entre tous les chemins à l'intérieur du convertisseur de code permettant une conversion de code correcte. Brièvement, l'invention a pour objet la conversion du code 1 parmi N3 au code 3 parmi 3N. Le convertisseur de code comprend trois séries de circuits électroniques chaque série de circuits électroniques fournit N sorties distinctea. Deux séries ds circuits électroniques sont interconnectées par l'in termédiaire d'une matrice de connexion telle qu'une sortie dans la seconde série de circuits électroniques sera activée toutes les fois qu'une sortie est activée à partir de la première série de circuits électroniques. Ceci étant, N sorties distinctes dans chacune des séries de circuits électroniques en question, il y aura N séries distinctes de sorties à partir de deux- séries de circuits électroniques.Une matrice à commutation est fournie pour connecter la troisième série de circuits électroniques à la première et seconde séries de circuits électroniques de telle manière que quand une position de commutation donnée à l'intérieur de la matrice de commutation est abaissée, un chemin unique entre les trois séries de circuits électroniques s'établira de telle façon u'il n'y ait qu'une combinaison unique de sortie de ladite première série, de sortie de ladite seconde série et une sortie de ladite troisième série des circuits électroniques s'établiront. Des objets antérieurs et autres, les caractéristiques et avantages de l'invention apparaitront dans la description suivante plus particulière de la réalisation préférée de l'invention et dans l'illustration de-dessins l'accompagnant: Dans les dessins: La figure 1 montre un diagramme logique de convsrtisseur de code. La figure 2 est le diagramme de circuit d'un circuit OU utilisé dans la première réalisation de l'invention. La figure 3 est une configuration de circuit d'un circuit de transistor utilisé dans la première représentation. La figure 4 est un diagramme des circuits équivalents associés à chacune des positions de. commutation à l'intérieur de la matrice de commutation de la première réalisation de l'invention. La figure 5 est le diagramme de circuit pour un circuit OU de la seconde réalisation de l'invention. La figure 6 est le diagramme de circuit pour le circuit de transistor de la seconde réalisation de l'invention. La figure 7 est la configuration de circuit équivalent associé à chacune des positions de commutation données à l'intérieur de la matrice de commutation de la seconde réalisation de l'invention. La figure 8 est un tableau montrant quels points dans chacune des trois séries de points seront activés pour une position de commutation donnée, à l'intérieur de la matrice de commutation, dans les deux réalisations de l'invention. Pour fournir une description claire de l'invention et de son fonctionnement, l'invention sera décrite au moyen de deux réalisations préférées. Pour simplifier par la suite la discussion des deux réalisations, et dans un but d'illustration, on donnera à la variable N la valseur 4. La discussion ultérieure sera donc dirigée vers un convertisseur de code pour convertir un code de 1 parmi 64 en code de 3 parmi 12. il est compris qu'il n'est pas notre intention de limiter la portée de l'invention en utilisant comme exemples ces deux réalisations spécifiques ayant N égal à 4. En référence à la figure 1, la première réalisation de cette invention comprend une série 1 de circuits de transistors 10, 11, 12 et 13 ayant respectivement des sorties de A-l, A-2, A-3, et A-4 et ayant des entrées associées I-l, 1-2, I-3, et I-4, une première série 2 de quatre circuits OU 20, 21, 22 et 23 ayant des sorties associées B-1, 5-2, 5-3 et 5-4, et une seconde série 3 de 4 circuits OU 30, 31, 32 et 33 ayant des sorties associées C1. C-2, C-3, et C-4. Chacun des circuits OU a quatre entrées. Une matrice de connexion 40 connecte chaque circuit OU 20, 21, 22 et 23 à la première série 2 de circuit OU jusqu'à chacun des circuits OU 30, 31, 32 et 33 de la seconde série 3 de circuits OU. On peut montrer à partir de la figure 1 qu'un circuit OU 20 a chacune de ses quatre branches d'entrée connectée à une branche des circuits OU 30, 31, 32 ou 33 dans la seconde série 3 des circuits OU. Ce procédé est suivi par les circuits OU 21, 22 et 23 dans ladite première série 2 des circuits OU. De cette manière, la première série 2 des quatre circuits OU 20, 21, 22 et 23 est en corrélation avec la seconde série 3 des circuits OU 30, 31, 32 et 33 pour fournir 16 séries distinctes de sorties.Les 16 séries distinctes de sortie sont définies par toutes les combinaisons distinctes possibles des quatre sorties associées avec chacune des deux séries 2 et 3 des circuits OU. La première série 2 des circuits OU 20. 21, 22 et 23 a au total 16 entrées, c'est à dire, quatre entrées pour quatre circuits OU. Les 16 entrées pour la première série 2 des circuits OU 20, 21, 22 et 23 sera connectée à la matrice des commutations 50. La matrice de commutation 50 est formée de 64 commutateurs, chaque commutateur ayent au moins une série de contacts normalement ouverts associés avec lui. Seulement une série de contacts normalement ouverts associés avec chaque commutateur sera utile dans le matrice de commutation. Le commutateur peut prendre la forme d'un interrupteur à bascule, d'un interrupteur à pression, d'une série ds contacts sur un relais fonctionnant par quelques dispositifs éloignés, etc.. Chacune des 16 entrées de la première de série des circuits OU est connectée à quatre commutateurs à l'intérieur de la matrice de commu- tation 50. Aucun commutateur à l'intérieur de la matrice de commutation 50 est connecté à plus d'une des branches d'entrée de la première série 2 de circuit OU.Ceci est mis en exemple par le circuit OU 20 de la première série 2 des circuits OU ayant une branche d'entrée connectée au commutateur S-1, S-17, 5-33, et 5-49 de la matrice ds commutation 50. tes autres contacts de chacun des commutateurs à l'intérieur de la matrice de commutation 50 est connecté à une des entrées des. circuits de transistors 10, 11, 12 et 13. L'entrée I-1 du transistor ID est connectée à un contact des commutateurs S-l à S-16, l'entrée I-2 du circuit de transistor Il est connectée aux commutateurs ds S-17 à S-32 l'entrée I-3 du circuit de transistor 12 est connectée aux commutateurs de S-33 à S-48 et l'entrée I-4 du circuit de transistor 13 est connectée aux commutateurs de S-49 à S-64. La figure 2 montre un diagramme de circuit OU utilisé dans les circuits OU 2C, 21, 22, 23, 30, 31, 32 et 33. Ouand les cathodes des 4 diodes associées au circuit OU sont débranchées, la sortie désignée par B-1 aura une tension égale à +V. Quand la cathode de n'importe laquelle des quatre diodes est connectée à une tension plus basse que +V, la valeur de la tension au point 5-1 sera égale à la valeur de la tension connectée à la cathode de la diode en question. La figure 3 montre un circuit de transistor identique à celui employé dans la réalisation 1 de cette invention. Le circuit comprend un transistor NPN ayant un émetteur relié à la terre, une résistance polarisée reliant la base au sol, et une résistance collecteur allant à une source de tension positive.La sortie du circuit est prise à partir du collecteur du transistor NPN. Ce circuit est polarisé de telle sorte que le transistor est normalement mis hors circuit quand le contact I-l est ouvert ou chargé à tension égale. La figure 4 montre le montage associé au commutateur 1 à l'intérieur de la matrice à commutation 50. De façon à simplifier le discussion ainsi que pour expliquer le fonctionnement de l'invention quand un commutateur à l'intérieur de la matrice de commutation 50 est fermé, le discussion sera faite avec le commutateur S-l seulement. Comme on peut voir d'après la figure 4, le circuit du transistor 10 montré dans la configuration du circuit présenté dans la figure 3 est connecté par l'intermédiaire du point d'entrée I-l pour commuter S-l de la matrice de commutation 50.L'autre contact à l'intérieur du commutateur S-l de la matrice de commutation 50 est connecté à une paire d'entrées, une entrée associée avec un circuit OU 20 de la première série 2 des circuits OU et le seconde entrée associée au circuit W 30 de la seconde série 3 des circuits OU par l'intermédiaire de la matrice de connexion 40. quand un commutateur S-l est ouvert, le point A-l est égal à + V puisque le transistor dans le circuit de transistor 10 est mis hors circuit, les points sorties B-1 et C-I sont tous deux égaux à +V puisque la cathode des diodes respectives du circuit OU 20 et du circuit OU 30 sont chargés à tension égale. Quand le commutateur S-1 est fermé les cathodes des diodes dans le circuit OU 20 et le circuit OU 30 sont connectées par l'intermédiaire de la matrice de connexion 40 à travers le commutateur S-l et à travers le jonction base-émetteur du transistor dans le circuit de transistor 10 au sol.Ce trajet permet au courant de s'écouler et de mettre la tension des points de sortie P-1 du circuit OU 20 et C-I du circuit OU 30 légèrement positif. La base du transistor à l'intérieur du circuit de transistor 10 apparaitra à une tension positive et rendra conducteur le transistor à l'int6- rieur du circuit de transistor 10. Quand le transistor à l'intérieur du circuit de transistor 10 sera conducteur, les résistances polerisées euront des valeurs telles que le point A-l sera approximativement à le tension de masse. On peut donc voir qu'en fermant le commutateur S-l, les points A-l, B-1 et C-I changent leur valeur de + V au potentiel de la terre. De la même manière, chacun des commutateurs à l'intérieur de la matrice de commutation 50 complèteront un trajet qui est le même que celui montré dans la figure 4. La figure e montre des points de sortie qui sont activés par la fermeture de chacun des 64 commutateurs à l'intérieur de la matrice ds commutation 50. On verra donc qu'un convertisseur de code de 1 parmi 64 à 3 Parmi 12 sera réalisé.On peut voir de plus qu'un nombre minimum ds portions est utilisé, c'est à dire, 8 circuits OU, 4 circuits transistors, une matrice de connexion et une matrice de commutation relativement simples. La réalisation 2 de l'invention a la même configuration que celle établie précédemment dans la réalisation I. La principale différence entre les deux réalisations est 1) le type de circuit OU utilisé et 2) le type de circuit de transistor utilisé. La figure 5 montre la configuration de circuit d'un circuit OU utilisé dans la réalisation 2. Quand toutes les anodes des quatre diodes connectées à la base du transistor sont en l'air, le transistor montré dans la figure 5 est mis hors circuit et, le point B-1 est en l'air. La charge connectée au point B-1 ne fait pas partis du circuit OU mais fournit un circuit fermé pour quelque tension correcte. Ouand n'importe laquelle des anodes des quatre diodes connectées à la base du transistor est connectée à une tension correcte le transistor sera conducteur et le point B-1 aura approximativement un potentiel de masse. Le figure 6 montre le circuit de transistor qui est utilisé dans la seconde réalisation. Le circuit de transistor est formé d'un transistor PNP ayant un collecteur connecté à quelque tension positive, une résistance en série avec l'entrée de la base du transistor et à nouveau une charge qui ne fait pas partie du circuit de transistor en question mais qui fournit un circuit fermé pour quelque tension additionnelle corrects.-Quand il y a aucune entrée au point I-l du circuit de transistor, le transistor est mis hors circuit et le point A-l du circuit de transistor apparait comme étant chargé à la même tension.Quand il y a une entrée correcte au point I-1 du circuit de transistor, le transistor deviendra conducteur et le point A-l aura approximativement la tension positive appliquée à l'émetteur du transistor du circuit de transistor. La charge dont on a parlé à la fois dans le circuit OU et dans le circuit de transistor de la seconde réalisation peut être un circuit oscillant comme montré dans l'art antérieur. De la même manière, comme 1 fonctionnement de la réalisation 1 a été présente, le fonctionnement do la réalisation 2 sera présenté en référence à la configuration de circuit associée avec les-commutateurs S-1 de la matrice de commutation 50. La figure 7 montre les circuits associés connectés au commutateur S-l de la matrice de commutation 50. On peut facilement concevoir que les circuits OU sont du type montré dans la fileurs 5, et le circuit de transistor est celui du type montré dans la figure 6.Quand le commutateur S-1 de la matrice de commutation est ouvert, l'entrée I-l du circuit de transistor 10 est en l'air, ce qui crée que la sortie A-l du circuit de transistor 10 sera aussi en l'air tandis que le transistor sera non conducteur. Ouand le commutateur S-l de la matrice de commutation 50 est ouvert, les anodes des diodes associées aux circuits OU 20 et 30 sont en l'air et donc les transistors associés aux circuits OU 20 et 30 sont non conducteurs permettant à leur point de sortie respectif B-1 et C-I d'être en l'air. Ouand le commutateur S-l est fermé, le courant s'écoulera du sol à travers la jonction émetteur-base des transistors des circuits OU 20 et 30, respectivement à travers les embranchements d'entrée des circuits OU 20 et 30 respectivement, par l'intermédiaire de la matrice de connexion 40, à travers le commutateur S-1 de la matrice de commutation 50, à travers la résistance d'entrée en série avec l'entrée I-l du circuit de transistor 10 à travers la jonction émetteur-base du transistor dans le circuit de transistor 10 à la tension positive. Toutes les tensions chutent à travers la résistance d'entrée en série avec l'entrée de la base du transistor dans le circuit de transistor 10. Aussi, il est à remarquer que le courant s'écoulant à travers la jonction base-émetteur des 3 transistors a une telle amplitude qu'il amène les trois transistors à saturation.Sous ces conditions, la sortie B-1 et la sortie C-I des circuits OU respectifs 20 et 30 apparaitront être au potentiel de la terre, la base et le point de sortie A-1 du circuit de transistor 10 apparaîtront être à la tension positive connectée à l'émetteur du transistor du circuit de transistor 10. On peut donc réaliser qu'en fermant le commutateur S-1 les points A 1, B-1 et C-I qui étaient inialement en l'air sont maintenent : Pour A1 ayant une tension positive, pour 8-1 et C-I le potentiel de la terre. Ds la même manière, chacun des 64 commutateurs à l'intérieur de la matrice de commutation 50 permettra de choisir un des circuits de transistor 10, 11, 12 et 13 et 1 des circuits OU 20, 21, 22 et 23 de la première série 2 des circuits OU et un des circuits OU 30, 31, 32 et 33 de la seconde série 3 des circuits OU pour être excités quand chacun des commutateurs sont fermés. En référence à la figure 8, on peut voir que les points de sortie seront activés quand chacun des 64 commutateurs et matrices ds commutation 50 est fermé. Il est à remarquer que l'avantage d cette réalisation est encore l'utilisation de seulement 8 circuits. OU et 4 circuits de transistors, une matrice de connexion et une matrice de commutation relativement simple. Un avantage supplémentaire da la seconde réalisation est qu'elle permet non seulement une isolation complète des parcours individuels à travers le convertisseur de code pour permettre une conversion de code correcte mais aussi ne fournit pas un facteur de charge de valeur importante. Ceci est spécifiquement utilisé quand une charge prend la caractéristique d'un oscillateur dans lequel le chargement créera un décalage de fréquence de la fréquence de fonctionnement de l'oscillateur qui est néfaste au but dans lequel l'oscillateur doit être utilisé. Bien que l'on ait décrit dans ce qui précède et représenté sur 18 dessin les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de la dite invention. REVENDICATIONS 1) Convertisseur de code permettant de convertir un code 1 parmi N en un code 3 parmi 3N caractérisé en ce qu'il comprend une première série de N circuits OU ayant N entrées; une seconde série de N circuits OU ayant N entrées; une matrice de connexion pour connectsr chaque circuit OU de la première série à chaque circuit OU de la seconde série; un ensemble de N transistors; et une matrice de commutation à N points de commutation pour connecter chaque entrée de tous les circuits OU de la première série à chacun des N transistors, la fermeture de chaque point de commutation permettant de réaliser un seul circuit reliant un circuit OU de la première série, un circuit OU de la seconde série et un des transistors 2) Convertisseur de code selon la revendication I caractérisé en ce que: chaque circuit OU est composé de N diodes dont les anodes sont connectées à un mème point auquel est connectée une résistance. ce point étant la sortie du circuit OU. Chaque transistor de l'ensemble de N transistors est un transistor NPN dont l'émetteur est relié à la masse, la base est reliée à la messe par l'in- termédiaire d'une résistance l'entrée étant reliée à la base du transistor et la sortie étant prise au collecteur. 3l Convertisseur de code selon la revendication 1, caractérisé en ce que: chaque circuit OU est composé de N diodes dont les cathodes sont connectes à un mme point qui est luimème relié à la base d'un transistor NPN dont l'émetteur est à la masse et la sortie du circuit OU étant prise au collecteur du transistor. Chaque transistor de l'ensemble de N transistors est un transistor PNP, dont l'émetteur est connecté à une tension positive, l'entrée étant connectée à la base par l'intermédiaire d'une résistance et la sortie étant prise sur le Collecteur.