FR 2006045 A1 19691219 FR 6910916 A 19690409 69 10916 i 2006045 La présente invention se rapporte aux circuits intégrés et concerne plus particulièrement un circuit intégré monolithique de puissance adapté à être utilisé en combinaison avec d'autres circuits intégrés, tels que des circuits de réception ou d'émission» 5 Jusqu'à présent, les circuits int'égrés adaptés à transporter des courants relativement intenses exigeaient soit un seul dispositif actif de grande surface, soit un grand nombre de dispositifs plus petits interconnectés. Les circuits n'utilisant qu'un seul dispositif de grande surface ont une résistance excessive. Par contre,dans 10 les circuits comportant plusieurs dispositifs, les conducteurs reliant ceux-ci sont généralement obligés de se croiser en un point quelconque, introduisant ainsi des étapes de fabrication supplémentaires qui augmentent le prix de revient. Dans les deux sortes de circuits, la résistance non-uniforme de certaines parties élémentai-15 res du circuit a pour résultat des courants inégaux dans de petites parties de celui-ci. Ce phénomène limite gravement les dimensions et la puissance nominale du circuit. La présente invention apporte un circuit de sortie de puissance comportant un certain nombre de transistors qui sont interconnectés 20 sans croisements. Les transistors du circuit sont disposés en plusieurs rangées parallèles voisines, des conducteurs s'étendant entre les dispositifs pour les interconnecter de manière à former un certain nombre de paires de transistors en parallèle. Ces conducteurs sont étudiés de manière qu'aucun d'eux n'en croise un autre. Le cir-25 cuit peut comporter des moyens pour assurer une égalisation effective des courants sur des aires relativement grandes. D'autres caractéristiques et avantages de l'invention ressorti-ront de la description qui va suivre, donnée uniquement à titre d'exemple nullement limitatif, en référence au dessin annexé, dans le-30 quel : - la fig.l est un schéma de principe d'un montage de sortie de puissance conforme à l'invention; - la fig.2 est une vue en plan montrant ce montage réalisé sous une forme intégrée monolithique; 35 - la fig.3 est une coupe suivant la ligne 3-3 de la fig.2; - la fig.4 est une coupe suivant la ligne 4-4 de la fig.2; et - la fig.5 est une coupe suivant la ligne 5-5 de la fig.2. 69 10916 2 2006045 La fig.l est une représentation schématique du montage utilisé dans le nouveau circuit intégré de l'invention. Ce circuit comprend un certain nombre de transistors 10, 11, 12, 13, 14, 15, 16 et 17 qui forment un certain nombre de paires de Darlington en parallèle. 5 A cette fin, la base de chacun des transistors 10, 11, 12 et 13 située à l'entrée des paires de Darlington est connectée à un conducteur 26 qui constitue le conducteur d'entrée du circuit. Les collecteurs de tous les transistors 10, 11, 12, 13, 14,.15, 16 et 17 sont connectés à un conducteur 28 qui constitue le conducteur de sortie 10 du circuit. L'émetteur de chacun des transistors 10, 11, 12 et 13 est relié respectivement à la base des transistors 14, 15, 16 et 17 au moyen de conducteurs 30, 31, 32 et. 33- Enfin, l'émetteur de chacun des transistors 14, 15, 16 et 17 est relié à un conducteur 34 qui, dans le fonctionnement du circuit est commun à tous les cir-15 cuits d'entrée et de sortie. Dans le mode de réalisation préféré de l'invention, les transistors 14, 15, 16 et 17 comportent deux émetteurs. Des moyens sont prévus pour contribuer à équilibrer la distribution du courant dans chacune des paires de Darlington du circuit. 20 A cette fin, des résistances 40, 41, 42 et 43, fig.l, ont été prévues dont chacune est branchée en série entre le conducteur 26 et la base de l'un des transistors 10, 11, 12 et 13. La valeur de ces résistances est fonction de la structure du circuit monolithique intégré, comme il sera expliqué ci-après. 25 Le montage de la Fig.l est destiné à être utilisé comme circuit de sortie de puissance en combinaison avec d'autres circuits, non-représentés. Sous sa forme intégrée, ce circuit peut être utilisé, comme il sera décrit plus loin, pour fournir une .puissance de sortie intermittente pouvant atteindre 25 A sur une plaquette carrée de di-30 mensions standard de 1,75 mm de côté. Pour coordonner la description du montage sous sa forme intégrée avec le schéma de la fig.l, les mêmes références numériques ont été utilisées pour les éléments correspondants dans là représentation structurale des fig.2 à 5. Dans sa forme intégrée, le cir-35 cuit.est désigné en son entier par la référence 56. Le circuit 56 comprend une plaquette 58 de matière semi-conductrice de préférence de silicium, ayant une surface plane 60. 69 10916 3 2006045 Des régions diffusées définissant les différents transistors du circuit sont incorporées dans la plaquette 58, près de la surface 60. C'est ainsi, par exemple, que les fig. 2 et 3 montrent les régions constituant les transistors 10 et 14. la matière constitu-5 ant la plaquette 58 a une conductibilité n et constitue une région de collecteur commune à tous les transistors du circuit. Cette matière n pourrait être une couche épitaxique produite, le cas échéant, sur un substrat p (non-représenté). le transistor 10 comporte une région de base p 62(en pointil-10 lé clair sur la fig.2) et une région d'émetteur n 63 (en pointillé plus foncé) dans la région de base 62 près du bord 65 de celle-ci qui est le plus rapproché du transistor 14. le transistor 14 comporte une région de base p 66 et deux régions d'émetteur n 68 et 69. Voir fig.2 et 5. les transistors 11, 12 et 13 sont analogues au 15 transistor 10, tandis que les transistors 15, 16 et 17 sont analogues au transistor 14. les transistors 10, 11, 12 et 13 sont disposés sur une rangée et les transistors 14, 15, 16 et 17 sont disposés sur une rangée voisine parallèle, les transistors sont interconnectés par des tra-20 ces métallisés qui ont été appliqués de façon classique en produisant sur la surface 60 de la plaquette 58 une couche isolante 70 et en décapant des ouvertures dans celle-ci près des régions actives des transistors, les couches conductrices du tracé métallisé sont disposées sur la couche isolante et s'étendent dans ces ouvertures 25 pour faire contact avec les diverses régions. la métallisation comprend une première couche conductrice 26 dont certaines parties 27 s'étendent au contact des régions de base 62 des transistors 10, 11, 12 et 13 au bord de chaque région de base 62 qui est éloigné des régions d'émetteur 64. Une seconde couche 30 conductrice 28 comporte des doigts 29 qui s'étendent au contact de la région de collecteur commune à tous les transistors 10, 11, 12, 13, 14, 15, 16 et 17. Voir Fig.4 et 5. les doigts 29 s'étendent près des régions de base de tous les transistors afin de diminuer leur résistance de collecteur. Un certain nombre de couches conductrices 35 séparées 30, 31» 32 et 33 relient les régions d'émetteur 64 des transistors 10, 11, 12 et 13 et les régions de base 66 des transistors 14, 15, 16 et 17. Voir fig.2 et 5. 69 10916 4 2006045 Une connexion est établie avec les régions d'émetteur des transistors 14, 15, 16 et 17 au moyen d'une couche conductrice 34 ayant des doigts 38 s*étendant au contact des régions d'émetteur 68 et 69 de chacun des transistors 14, 15, 16 et 17. 5 Les résistances 40, 41, 42 et 43 sont constituées par des par ties des régions de base 62 des transistors 10, 11, 12 et 13. Dans la pratique courante, le contact de base d'un transistor est placé près de la région d'émetteur afin de diminuer la résistance de base, mais ici, le contact de base 27 et la région d'émetteur 64 de cha-10 cun des transistors 10, 11, 12 et 13 sont placés aux extrémités é-loignées de la région de base 62, de sorte que l'espacement entre elles est relativement grand. Ceci produit la résistance utile pour équilibrer les courants et fournit aussi l'espace nécessaire pour loger certaines parties de la couche conductrice de collecteur. En 15 d'autres termes, la couche conductrice 28 passe au-dessus des régions de base des transistors 10, 11, 12 et 13. La couche isolante 70 isole la couche conductrice 28 des régions de base 62 comme le montre la fig.4. Comme l'illustre la fig.2, le tracé des couches conductrices 20 produit toutes les interconnexions nécessaires du circuit avec une seule couche métallisée. En conséquence, le circuit peut être fabriqué de façon relativement simple avec les techniques de fabrication de circuits intégrés connues. N'importe quel nombre de paires de transistors et n'importe quel nombre de rangées de paires de tran-25 sistors peuvent être utilisés. Le circuit décrit ci-contre pourrait être fabriqué sous la forme d'un montage séparé sur une plaquette de silicium monolithique ou bien pourrait être combiné avec d'autres montages sur une seule plaquette. Ce montage est principalement destiné à constituer un 30 circuit de sortie de puissance et à assurer un gain de courant élevé et une adaptation des impédances entre un circuit de -traitement de signaux et une charge . 69 10916 5 2006045 REVENDICATIONS 1.- Un circuit intégré qui comprend un premier transistor et un second transistor ayant chacun une région d'émetteur, de base et de collecteur, la région d'émetteur du'premier transistor étant disposée 5 à l'intérieur de la région, de hase de celui-ci et près du bord de cette région de base- qui est le plus proche du second transistor,une première couche conductrice ayant une partie au contact de la région de base du premier transistor à un emplacement proche du bord de la dite région de base qui est éloigné du second transistor, une secon-10 de couche conductrice ayant des doigts au contact des régions de.collecteur et s'étendant près des régions de base des deux transistors et ayant une partie s'étendant entre la région d'émetteur du premier transistor et la dite partie de la dite première couche conductrice, une troisième couche conductrice ayant une partie au contact de la 15 région d'émetteur du second transistor et une quatrième couche conductrice ayant une partie au contact de la région d'émetteur du premier transistor et une autre partie au contact de la région de base du second transistor. 2.- Un circuit intégré selon la revendication 1 comportant un 20 certain nombre de transistors dont quelques uns, au moins, constituent un circuit de sortie de puissance et sont disposés dans des rangées adjacentes parallèles avec le même nombre de transistors dans chaque rangée, une couche de matière isolante sur la dite surface, la dite couche ayant des ouvertures de contact près des ré- 25 gions d'émetteur, de base et de collecteur de chacun des dits transistors, la dite première couche conductrice étant disposée sur la dite couche isolante et ayant des parties s'étendant au contact des régions de base, de tous les transistors dans l'une des dites rangées afin d'interconnecter les dites régions de base, les dites par-30 ties venant au contact des dites régions de base à-des .emplacements éloignés des émetteurs des dits transistors, ce .qui fait qu'il y a une résistance de base appréciable dans les transistors d,e la dite première rangée, la seconde couche conductrice étant disposée sur la dite couche isolante et ayant des parties s'étendant au contact 35 des régions de collecteur de tous les transistors dans les deux rangées, afin d'interconnecter les dites régions de collecteur, la troisième couche conductrice étant disposée sur la dite couche 69 10916 6 2006045 isolante et ayant des parties s'étendant au contact des régions d1 émetteur de tous les transistors de la seconde rangée, afin d'interconnecter les dites régions d'émetteur, et un certain nombre de couches conductrices séparées disposées sur la dite couche isolante et 5 ayant chacune des parties s'étendant au contact de la région d'émetteur d'un transistor placé dans la première-rangée et au contact de la région de base d'un transistor de la seconde rangée. 3.- Un circuit intégré selon la révendication 2 dans lequel la seconde couche conductrice s'étend au-dessus des régions de base des 10 transistors de la première rangée à un emplacement situé entre le contact de base et la région d'émetteur de chacun de ceux-ci. 4.- Un circuit intégré selon la revendication 3 dans lequel les dites parties de la seconde couche conductrice sont constituées par des doigts s'étendant près des régions de base de tous les transis- 15 tors.