Brevet FR3067481A1 (20181214)

REVENDICATIONS1. Mémoire associative comprenant : une pluralité de groupes (104) de cellules de mémoire adressable par contenu (CAM) (202), chaque groupe de cellules CAM recevant un mot de données d'entrée pour comparaison avec un mot 5 de données mémorisé par le groupe, les cellules CAM (202) de chaque groupe étant couplées à une piste de concordance correspondante (ML[0] à ML[N]) du groupe, chaque piste de concordance étant couplée à un premier rail de tension d'alimentation (VDD), et chaque cellule CAM (202) de chaque groupe étant agencée pour 10 coupler la piste de concordance correspondante du groupe à un deuxième rail de tension d'alimentation (GND) sur la base d'une concordance ou d'une non concordance entre un bit mémorisé dans la cellule CAM et un bit correspondant du mot de données d'entrée ; et 15 un circuit de détection (106) couplé à la piste de concordance de chaque groupe et agencé pour générer, sur la base d'un niveau de tension sur chaque piste de concordance, des signaux de sortie indiquant un groupe (104) de cellules CAM ayant le plus de bits en concordance avec le mot d'entrée. 20\n<CLM>\1\tMémoire associative selon la revendication 1, dans laquelle le circuit de détection (106) est agencé pour convertir les niveaux de tension sur les pistes de concordance en des courants correspondants (Iwi à IwN) sur des pistes d'entrée correspondantes, et pour générer les signaux de sortie sur la base 25 desdits courants.\n<CLM>\1\tMémoire associative selon la revendication 2, dans laquelle le circuit de détection (106) comprend un circuit de génération de courant (303) couplé à chaque piste de concordance, chaque circuit de génération de courant (303) comprenant : 30 un transistor (204) couplant la piste de concordance au premier rail de tension d'alimentation (VDD) ; et un miroir de courant (508,\n<CLM>\1\tadapté à générer ledit courant sur la piste d'entrée correspondante. B15500 - DD17323ST 19\n<CLM>\1\tMémoire associative selon la revendication 2, dans laquelle le circuit de détection (106) comprend, pour chaque piste de concordance, un transistor (502) ayant son noeud de commande couplé à la piste de concordance et ses noeuds de conduction principaux couplés au premier rail de tension d'alimentation (VDD) et à la piste d'entrée correspondante.\n<CLM>\1\tMémoire associative selon l'une quelconque des revendications 2 à 4, dans laquelle le circuit de détection (106) comprend un sous-circuit de détection (302-1 à 302-N) associé à chaque piste de concordance, chaque sous-circuit de détection comprenant : une paire de transistors (306,\n<CLM>\1\tcouplés en parallèle par l'intermédiaire de leurs noeuds de conduction principaux entre la piste d'entrée correspondante et le deuxième rail de tension 15 d'alimentation (GND) ; et un autre transistor (310) ayant son noeud de commande couplé à la piste d'entrée correspondante, un premier de ses noeuds de conduction principaux couplé à une première source de courant (316), et un deuxième de ses noeuds de conduction principaux couplé 20 à une piste de sortie (313) du sous-circuit de détection, les pistes de sortie de chaque sous-circuit de détection étant couplées à une deuxième source de courant (320).\n<CLM>\1\tMémoire associative selon l'une quelconque des revendications 1 à 5, dans laquelle chaque cellule CAM comprend : 25 des premier et deuxième inverseurs (602,\n<CLM>\1\tcouplés de façon croisée entre des premier et deuxième noeuds de mémorisation (QR, Q) ; un premier transistor (614) couplant le premier noeud de mémorisation (QR) à la piste de concordance de la cellule CAM, le 30 premier transistor (614) étant contrôlé par un premier signal de commande (WL1) ; un deuxième transistor (616) couplant le deuxième noeud de mémorisation (Q) à la piste de concordance de la cellule CAM, le deuxième transistor (616) étant contrôlé par un deuxième signal 35 de commande (WL2) ; et B15500 - DD17323ST 20 un circuit de commande (618) adapté à réaliser une opération de lecture de CAM en pré-chargeant la piste de concordance à un premier niveau de tension, puis en activant sélectivement l'un ou l'autre des premier et deuxième transistors 5 sur la base d'un bit de données d'entrée (DL).\n<CLM>\1\tMémoire associative selon l'une quelconque des revendications 1 à 5, dans laquelle chaque cellule CAM comprend une paire d'éléments résistifs programmables (802, 804).\n<CLM>\1\tMémoire associative selon l'une quelconque des 10 revendications 1 à 5, dans laquelle chaque cellule CAM comprend : un premier transistor à effet de champ tunnel (904) d'un premier type de conductivité couplé entre une piste de concordance de la cellule CAM et une première piste d'entrée de données (DL[1] à DL[N]) correspondante ; un deuxième transistor à effet de champ tunnel (906) d'un deuxième type de conductivité couplé entre la piste de concordance de la cellule CAM et une deuxième piste d'entrée de données (DLB[1] à DLB[N]) complémentaire de la première piste d'entrée de données ; et un noeud de mémorisation correspondant (L[1] à L[N]) couplé à des noeuds de commande des premier et deuxième transistors à effet de champ tunnel.\n<CLM>\1\tMémoire associative selon l'une quelconque des revendications 1 à 8, comprenant en outre un amplificateur de lecture (108) couplé à une piste de sortie de chacun des signaux de sortie et adapté à amplifier le signal de sortie pour générer un bit de sortie.\n<CLM>\1\tProcédé pour comparer, en utilisant une mémoire associative, un mot de données d'entrée à une pluralité de mots 30 de données, le procédé comprenant : mémoriser la pluralité de mots de données dans une pluralité de groupes (104) de cellules de mémoire adressable par contenu (CAM) (202) ; recevoir, par chaque groupe de cellules CAM, le mot de 35 données d'entrée pour comparaison avec le mot de données mémorisé B15500 - DD17323ST 21 par le groupe, les cellules CAM (202) de chaque groupe étant couplées à une piste de concordance (ML[0] à ML[N]) correspondante du groupe, chaque piste de concordance étant couplée à un premier rail de tension d'alimentation (VDD) ; 5 coupler, par chaque cellule CAM (202) de chaque groupe, la piste de concordance correspondante du groupe à un deuxième rail de tension d'alimentation (GND) sur la base d'une concordance ou d'une non concordance entre un bit mémorisé dans la cellule CAM et un bit correspondant du mot de données d'entrée ; et 10 générer, par un circuit de détection (106) couplé à la piste de concordance de chaque groupe et sur la base d'un niveau de tension sur chaque piste de concordance, des signaux de sortie indiquant un groupe (104) de cellules CAM ayant le plus de bits en concordance avec le mot d'entrée.