Brevet FR3068507A1 (20190104)

REVENDICATIONS1. Procédé de fabrication de première (16P) et deuxième (16N) régions semiconductrices séparées par des tranchées isolantes (22), comprenant successivement : a) recouvrir un substrat semiconducteur (10) d'une 5 première couche (20) de nitrure de silicium ; b) recouvrir la première région d'une couche de protection (40) gravable sélectivement par rapport au nitrure de silicium ; c) recouvrir la structure d'une deuxième couche (42) 10 de nitrure de silicium ; d) graver les tranchées (22) à travers les deuxième et première couches de nitrure de silicium ; e) remplir les tranchées d'un oxyde de silicium de remplissage jusqu'à un niveau situé au-dessus de la couche de 15 protection (40) ; f) retirer sélectivement la deuxième couche (42) de nitrure de silicium et la partie de la première couche (20) de nitrure de silicium située sur la deuxième région (16N) ; g) retirer la couche de protection (40), et graver 20 sélectivement l'oxyde de remplissage par gravure humide, d'où il résulte des cuvettes (28) à la surface de l'oxyde de remplissage autour de la deuxième région (16N) ; et h) retirer sélectivement la partie de la première couche (20) de nitrure de silicium située sur la première région 25 (16P).\n<CLM>\1\tProcédé selon la revendication 1, dans lequel la couche de protection (40) est une première couche d'oxyde de silicium et, à l'étape g), la couche de protection est retirée sélectivement par ladite gravure humide. 30\n<CLM>\1\tProcédé selon la revendication 1 ou 2, comprenant en outre une étape i) de nettoyage de la structure obtenue à l'étape h). B16105 - 17-R0-0177 15\n<CLM>\1\tProcédé selon la revendication 3, comprenant en outre, avant l'étape a), la formation d'une deuxième couche (14) d'oxyde de silicium sur le substrat, retirée à l'étape i).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 5 à 4, dans lequel l'étape e) comprend : remplir les tranchées (22) de l'oxyde de remplissage jusqu'à un niveau situé au-dessus de la deuxième couche (42) de nitrure de silicium ; retirer par polissage mécanochimique les portions de 10 la structure situées au-dessus de la partie de la deuxième couche (42) de nitrure de silicium située sur la deuxième région (16N) ; et graver sélectivement l'oxyde de remplissage.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 15 à 5, dans lequel à l'étape e) le niveau du remplissage est compris entre 2 et 15 nia au-dessus de la couche de protection (40).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 6, dans lequel après l'étape e) la deuxième couche (42) de 20 nitrure de silicium a dans la première région (16P) une épaisseur comprise entre 30 et 100 nia\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 7, dans lequel la couche de protection (40) a une épaisseur comprise entre 2 et 20 nia. 25\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 8, comprenant en outre entre les étapes f) et g) former par oxydation thermique une troisième couche d'oxyde de silicium sur la deuxième région, la troisième couche d'oxyde de silicium étant retirée à l'étape g). 30\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 9, dans lequel le substrat (10) est la couche semiconductrice supérieure d'une structure SOI.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 9, dans lequel le substrat (10) est massif. B16105 - 17-R0-0177 16 12.Procédé selon l'une quelconque des revendications 1 à 11 pour la fabrication simultanée d'un transistor à canal N et d'un transistor à canal P, comprenant en outre : doper de type P la première région (16P) et de type N 5 la deuxième région (16N) ; et après l'étape h), former le transistor à canal N dans et sur la première région (16P) et le transistor à canal P dans et sur la deuxième région (16N).\n<CLM>\1\tDispositif comprenant des première (16P) et 10 deuxième (16N) régions semiconductrices séparées par des tranchées (22) remplies d'un isolant, la surface de l'isolant ayant, autour de la deuxième région, une forme en cuvettes (28) et, autour de la première région, une forme (50) différente de la forme autour de la deuxième région. 15\n<CLM>\1\tPuce électronique comprenant un dispositif selon la revendication 13, un transistor à canal N situé dans et sur la première région (16P), et un transistor à canal P situé dans et sur la deuxième région (16N).