Brevet FR3070217A1 (20190222)

REVENDICATIONS1. Dispositif de commande du niveau d'un courant de lecture (Ilect) d'une mémoire non volatile (MEM) configurée pour être alimentée par une tension d'alimentation (Vdd), le dispositif (DIS) comprenant des moyens de commande (Ctem, CREG) configurés pour : - déterminer une valeur d'un courant témoin (It) représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la mémoire (MEM), en fonction de la valeur de la tension d'alimentation (Vdd) ; - comparer le courant témoin (It) avec un courant de référence (Iref) ayant une valeur de référence ; et - générer un signal de commande (VgIsenseP) destiné commander au moins un circuit générateur de courant de lecture (CGEN) configuré pour générer, en présence du signal de commande (VgIsenseP), un courant de lecture (Ilect) à une valeur égale à la plus petite valeur entre une fraction de la valeur du courant témoin (It) et la valeur du courant de référence (Iref).\n<CLM>\1\tDispositif selon la revendication 1, dans lequel les moyens de commande comprennent un circuit témoin (Ctem) configuré pour écouler le courant témoin (It) de façon commandée par une première tension (Vout), et un circuit de régulation (CREG) configuré pour générer la première tension (Vout) à partir de ladite comparaison du courant témoin (It) et du courant de référence (Iref).\n<CLM>\1\tDispositif selon la revendication 2, dans lequel le circuit de régulation (CREG) est configuré pour générer la première tension (Vout) égale à une tension plancher (Vpl) si la tension d'alimentation (Vdd) est supérieure ou égale à la tension plancher (Vpl) et égale à la tension d'alimentation si la tension d'alimentation (Vdd) est inférieure à la tension plancher (Vpl), la valeur de ladite tension plancher (Vpl) résultant d'un contrôle de l'écoulement du courant témoin (It) à la valeur de référence (Iref).\n<CLM>\1\tDispositif selon l'une des revendications 2 ou 3, dans lequel le circuit de régulation (CREG) comprend au moins un montage 20 miroir de courant (MIR1, MIR2) configuré pour extraire d'un noeud de sortie (Nout) une copie (It2) du courant témoin (It), et un générateur de courant de référence (MP3) configuré pour injecter dans le noeud de sortie (Nout) le courant de référence (Iref), la première tension (Vout) 5 étant la tension résultante sur ledit noeud de sortie (Nout).\n<CLM>\1\tDispositif selon la revendication 4, dans lequel ladite commande (VgIsenseP) destiné à commander au moins un circuit générateur du courant de lecture (CGEN) est une tension de commande miroir (VgIsenseP) présente sur les grilles communes de l'un dudit au 10 moins un montage miroir de courant (MIR1).\n<CLM>\1\tDispositif selon l'une des revendications 2 à 5, la mémoire (MEM) ayant des cellules-mémoire (CEL) comprenant chacune un transistor d'accès (TAO) et un transistor d'état (TEO) ayant une tension de seuil, dans lequel le circuit témoin (Ctem) comprend au moins une 15 cellule-mémoire témoin (CELt) d'architecture homologue à l'architecture d'une cellule-mémoire (CEL) de ladite mémoire, le transistor d'accès témoin (TA) étant configuré pour être commandé sur sa grille par la première tension (Vout), et le transistor d'état témoin (TE) étant configuré pour être commandé dans un état passant par une 20 tension de commande dédiée (Vref), proche de sa tension de seuil.\n<CLM>\1\tDispositif selon la revendication 6, dans lequel ladite tension de commande dédiée (Vref) est proche de la tension de seuil du transistor d'état témoin (TE) en ce qu'elle n'en diffère pas plus que 0,2V. 25\n<CLM>\1\tDispositif selon l'une des revendications 6 ou 7, dans lequel le transistor d'état témoin (TE) comporte une grille flottante et une grille de commande électriquement connectées l'une à l'autre, la tension de commande dédiée (Vref) étant ainsi appliquée à la grille flottante via une connexion de grille de commande. 30\n<CLM>\1\tDispositif selon l'une des revendications 2 à 5, dans lequel le circuit témoin (Ctem) comporte au moins un circuit de décodage témoin (DECt) comprenant au moins un commutateur de décodage témoin (MN1, MN2) d'architecture homologue à l'architecture de commutateurs de décodage (MNa, MNb) de ladite mémoire (MEM) 21 permettant de relier électriquement une ligne de bits à une entrée de lecture (BUSR) d'un amplificateur de lecture (AMPL), ledit au moins un commutateur de décodage témoin (MN1, MN2) étant configuré pour être commandé par la première tension (Vout). 5\n<CLM>\1\tDispositif selon l'une des revendications précédentes, prise en combinaison avec les revendications 6 et 9, dans lequel ledit au moins un circuit de décodage témoin (DECt) et ladite au moins une cellules-mémoire témoins (CELt) sont respectivement connectées en série, chaque série étant mutuellement connectée en parallèle. 10\n<CLM>\1\tDispositif selon l'une des revendications précédentes, dans lequel ladite fraction de la valeur du courant témoin (It) est comprise entre 1/4 et 1/1 du courant témoin (It).\n<CLM>\1\tDispositif selon l'une des revendications précédentes, dans lequel ledit courant de lecture (Ilect) est destiné à être injecté dans 15 une ligne de bits de la mémoire (MEM) pour une lecture en tension.\n<CLM>\1\tDispositif selon l'une des revendications 1 à 11, dans lequel ledit courant de lecture (Ilect) est destiné à être comparé à un courant s'écoulant dans une ligne de bit de la mémoire (MEM) pour une lecture en courant. 20\n<CLM>\1\tMémoire, du type mémoire non-volatile électriquement effaçable et programmable (MEM), comportant un dispositif de génération d'un courant de lecture (DIS) selon l'une des revendications 1 à 13, et au moins un amplificateur de lecture (AMPL) comportant un circuit générateur de courant de lecture commandable 25 (CGEN), le dispositif de génération d'un courant de lecture (DIS) étant configuré pour fournir ladite commande (VgIsenseP) audit au moins un circuit générateur de courant de lecture (CGEN).\n<CLM>\1\tProcédé de commande du niveau d'un courant de lecture (Ilect) dans une mémoire non-volatile (MEM) alimentée par une 30 tension d'alimentation (Vdd), comprenant : - une détermination d'un courant témoin (It) représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la mémoire (MEM), en fonction de la valeur de la tension d'alimentation (Vdd) ; 22 - une comparaison du courant témoin (It) et d'un courant de référence (Iref) ayant une valeur de référence ; - une génération d'un signal de commande (VgIsenseP) commandant la génération du courant de lecture (Ilect) ayant un 5 niveau égal à la plus petite valeur entre une fraction de la valeur du courant témoin (It) et la valeur du courant de référence (Iref).\n<CLM>\1\tProcédé selon la revendication 15, dans lequel ladite détermination d'une valeur d'un courant témoin (It) comprend un écoulement dudit courant témoin (It) dans un circuit témoin (Ctem) 10 contrôlé par une première tension (Vout) générée à partir de ladite comparaison du courant témoin (It) et du courant de référence (Iref).\n<CLM>\1\tProcédé selon la revendication 16, dans lequel la première tension (Vout) est égale à une tension plancher (Vpl) si la tension d'alimentation (Vdd) est supérieure ou égale à la tension plancher 15 (Vpl) et égale à la tension d'alimentation si la tension d'alimentation (Vdd) est inférieure à la tension plancher (Vpl), la valeur de ladite tension plancher (Vpl) résultant d'un contrôle de l'écoulement du courant témoin (It) à la valeur de référence (Iref).\n<CLM>\1\tProcédé selon l'une des revendications 16 ou 17, dans 20 lequel la génération de la première tension (Vout) comprend une recopie dudit courant témoin (It) de façon à extraire d'un noeud de sortie (Nout) le courant témoin recopié (It2) et une injection dans le noeud de sortie (Nout) du courant de référence (Iref), la première tension (Vout) étant la tension résultante sur ledit noeud de sortie 25 (Nout).\n<CLM>\1\tProcédé selon l'une des revendications 15 à 18, dans lequel le courant témoin (It) est représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la mémoire (MEM) comportant une cellule-mémoire (CEL) munie d'un 30 transistor d'accès (TAO) commandé par la tension d'alimentation (Vdd), et un transistor d'état ayant une tension de seuil (TEO) commandé passant par une tension de commande dédiée (Vref) proche de sa tension de seuil. 23\n<CLM>\1\tProcédé selon la revendication 19, dans lequel ladite tension de commande dédiée (Vref) est proche de la tension de seuil du transistor d'état (TEO) en ce qu'elle n'en diffère pas plus que 0,2V.\n<CLM>\1\tProcédé selon la revendication 20, dans lequel la tension de 5 commande dédiée (Vref) est appliquée sur une grille flottante du transistor d'état (TE).\n<CLM>\1\tProcédé selon l'une des revendications 15 à 21, dans lequel le courant témoin (It) est représentatif d'un courant effectif pouvant s'écouler lors d'une lecture dans un chemin de lecture (CHLEC) de la 10 mémoire (MEM) comportant au moins un commutateur de décodage (DEC, MNa, MNb) commandé par la tension d'alimentation (Vdd).\n<CLM>\1\tProcédé selon l'une des revendications 15 à 22, dans lequel ladite fraction de la valeur du courant témoin (It) est comprise entre 1/4 et 1/1 du courant témoin (It). 15\n<CLM>\1\tProcédé selon l'une des revendications 15 à 23, dans lequel, lors d'une lecture, ledit courant de lecture (Ilect) est injecté dans une ligne de bit de la mémoire (MEM) pour une lecture en tension.\n<CLM>\1\tProcédé selon l'une des revendications 15 à 23, dans lequel, lors d'une lecture, ledit courant de lecture (Ilect) est comparé à un 20 courant s'écoulant dans une ligne de bit de la mémoire (MEM) pour une lecture en courant.