Brevet FR3074991A1 (20190614)

REVENDICATIONS1. Capteur d'image à pixels actifs comportant : - une matrice de pixels (1) arrangés en lignes (ri) et colonnes (ci), où les lignes (R1) définissent un alignement horizontal de pixels et les colonnes (Ci), un alignement vertical de pixels ; - un circuit de lecture (3) comportant une voie de lecture distincte (rci) par colonne de pixels (Ci) et configuré pour établir par conversion analogique numérique, une valeur numérique représentative de la quantité de charges intégrées par un pixel pendant une durée d'exposition du pixel, et fournir en sortie successivement lesdites valeurs numériques établies dans chaque voie de lecture pour chaque ligne de la matrice ; - un bloc de traitement numérique (4) configuré pour appliquer des traitements numériques auxdites valeurs numériques fournies en sortie par le circuit de lecture ; et chaque pixel sur une ligne (R1) et une colonne (Ci) respectives de la matrice comprenant : - une photodiode (PHD), un noeud mémoire (MN) et un noeud de lecture (FD), et - un premier transistor de réinitialisation (Ti) configuré pour réinitialiser sélectivement la photodiode, - un deuxième transistor de réinitialisation (T2) configuré pour réinitialiser sélectivement le noeud de lecture, - un premier transistor de transfert (TA) pour autoriser sélectivement le transfert des charges électriques intégrées par la photodiode, dans le noeud de stockage temporaire (MN), - un deuxième transistor de transfert (TB) pour autoriser sélectivement le transfert des charges stockées dans le noeud de stockage temporaire (MN), dans le noeud de lecture (FD), - un transistor (TF) monté en suiveur de tension et configuré pour appliquer sélectivement la tension aux bornes du noeud de lecture (FD) sur la voie de lecture (mi) de la colonne du pixel, lorsque la ligne du pixel est sélectionnée en lecture, caractérisé en ce que : 25 - dans chaque colonne de pixels, le noeud de lecture, le transistor de réinitialisation du noeud de lecture et le transistor monté en suiveur de tension sont partagés verticalement par au moins deux pixels successifs dans la colonne, - les premier et deuxième transistors de réinitialisation (T1, T2) et le deuxième 5 transistor de transfert (TB) sont chacun pilotés par un signal respectif de commande (Rstl , Rst2 , TRB ) commun à tous les pixels d'une même ligne et le premier transistor de transfert (TA) est piloté par un signal de commande (TRA ) commun à tous les pixels d'une même colonne de pixels ; et le capteur comprenant également un contrôleur (2) configuré pour piloter les 10 transistors des pixels, le circuit de lecture et le bloc de traitement numérique pour commander une prise d'image à obturation globale en mode haute dynamique comportant : - une phase d'intégration à obturation globale comprenant - une exposition globale des pixels des colonnes impaires pendant une 15 première durée d'intégration (TL) qui débute après une réinitialisation globale des photodiodes de la matrice, et qui se termine simultanément pour tous les pixels des colonnes impaires, avec un premier transfert global (GTRA-L) de charges des photodiodes vers le noeud mémoire desdits pixels ; et - une exposition globale des pixels des colonnes paires pendant une deuxième 20 durée d'intégration (TS) qui débute après une réinitialisation globale des photodiodes de la matrice, et qui se termine simultanément pour tous les pixels des colonnes paires, avec un premier transfert global (GTRA-s) de charges de la photodiode vers le noeud mémoire (MN) desdits pixels, et puis - une phase de lecture séquentielle, par paire de lignes (LPi,i+i), les pixels d'une 25 paire de lignes situés sur une même colonne (Ci) formant deux à deux une paire de pixels verticale à noeud de lecture partagé (SN) et ladite phase de lecture est telle qu'une séquence de lecture d'une paire de lignes comprend pour chaque paire de pixels verticale (PP(i,i+i)i), les étapes de : - établir une première valeur numérique (V,-) par le circuit de lecture (2), qui 30 est une mesure de la somme analogique des charges intégrées par chacun des pixels de ladite paire de pixels verticale pendant la durée d'exposition de la colonne respective, puis - établir une deuxième valeur numérique (VO correspondant à l'autre durée d'exposition, par interpolation horizontale (F0i) par le bloc de traitement numérique 26 (4) de premières valeurs numériques établies dans la séquence de lecture de la paire de lignes courante, pour au moins deux paires de pixels verticales sur des colonnes voisines, de part et d'autre de la colonne de la paire de pixels verticale considérée, où lesdites colonnes voisines sont associées à ladite autre durée d'exposition, et 5 - établir une valeur haute dynamique de sortie (VHDR) pour ladite paire de pixels verticale à partir de ladite première valeur numérique, lue, et ladite deuxième valeur numérique, interpolée, par comparaison à au moins un premier seuil (VsAT), tel que - si la valeur numérique (VL) parmi lesdites première et deuxième valeurs 10 numériques qui correspond à la durée d'exposition la plus longue est inférieure au premier seuil, c'est la valeur numérique utilisée pour établir la valeur haute dynamique de sortie (VHDR), - sinon, l'autre valeur numérique (VS), qui correspond à la durée d'exposition la plus courte, est utilisée pour établir la valeur haute dynamique de sortie. 15\n<CLM>\1\tCapteur d'image selon la revendication 1, dans lequel le bloc de traitement numérique (4) est configuré pour appliquer une opération supplémentaire (VHDR-C) de groupement horizontal de données dans chaque paire de lignes pour former un flux de données d'image haute dynamique en sortie du capteur, ladite opération 20 supplémentaire établissant pour chaque paire de lignes, une valeur haute dynamique de sortie par pavé de deux paires de pixels verticales successives de la paire de lignes, ladite valeur haute dynamique étant basée sur une addition numérique des deux valeurs hautes dynamiques des deux paires de pixel verticales du pavé. 25\n<CLM>\1\tCapteur d'image selon la revendication 1 ou 2, dans lequel le bloc de traitement numérique (4) est configuré pour établir la valeur haute dynamique de chaque paire de pixels verticale par comparaison à un premier seuil (VN) et un deuxième seuil (VsAT), tel que - si la valeur numérique parmi lesdites première et deuxième valeurs 30 numérique qui correspond à la durée la plus longue est inférieure au premier seuil, c'est la valeur utilisée pour établir la valeur haute dynamique de sortie, - si la valeur numérique est comprise entre le premier et le deuxième seuil, la valeur numérique utilisée pour établir la valeur haute dynamique de sortie est la première valeur numérique, 27 - si la valeur numérique est supérieure au deuxième seuil, la valeur numérique utilisée pour établir la valeur haute dynamique de sortie est celle qui correspond à la durée d'exposition la plus courte. 5\n<CLM>\1\tCapteur d'image selon l'une quelconque des revendications 1 à 3, dans lequel le bloc de traitement numérique est configuré pour établir la valeur haute dynamique de sortie de chaque paire dans une échelle qui est celle associée à la durée d'exposition la plus longue, de sorte que lorsque la valeur numérique utilisée pour établir la valeur numérique haute dynamique de la paire de pixels considérée correspond à la durée 10 d'exposition la plus courte, ladite valeur est multipliée par le rapport de la durée d'exposition plus longue sur la durée d'exposition plus courte.\n<CLM>\1\tCapteur d'image selon la revendication 4, dans lequel ledit rapport est un nombre entier qui est une puissance de deux. 15\n<CLM>\1\tCapteur d'image selon la revendication 5, dans lequel le bloc de traitement numérique (4) applique une compression (LUT) auxdites valeurs hautes dynamiques lorsque le rapport entre les deux durées d'exposition est tel que la profondeur en nombre de bits des valeurs hautes dynamiques dépasse un format de sortie des 20 données du capteur.\n<CLM>\1\tCapteur d'image selon l'une quelconque des revendications 1 à 6, comportant un réseau de filtres couleurs, tel que les deux pixels de chaque paire de pixels vertical sont associés à une même couleur de filtre coloré. 25\n<CLM>\1\tCapteur d'image selon la revendication 7, définissant un macro-pixel couleur (MPix) qui est un bloc de 4 pavés de 2x2 pixels, couvrant 4 lignes et 4 colonnes consécutives, chaque pavé formant de deux paires de pixels verticales, et ledit macro-pixel étant associé à un motif périodique de 4 filtres colorés, avec un pavé par 30 couleur de filtre du motif.\n<CLM>\1\tCapteur d'image selon l'une quelconque des revendications 1 à 8, dans lequel le contrôleur (2) est configuré pour piloter une unique réinitialisation globale de photodiodes fixant le début desdites première et deuxième durée d'exposition, et 28 lesdites exposition globales des colonnes paires et impaires commencent en même temps pour tous les pixels.\n<CLM>\1\tCapteur d'image selon l'une quelconque des revendications 1 à 8, dans lequel le 5 contrôleur est configure pour commander une première réinitialisation globale (GR) des photodiodes fixant le début de ladite première durée d'intégration, puis après la fin de ladite première durée d'intégration, une deuxième réinitialisation globale (GR) de photodiodes fixant le début de ladite deuxième durée d'intégration. 10\n<CLM>\1\tCapteur d'image selon l'une quelconque des revendications précédentes, dans lequel chaque phase d'intégration comprend après ladite réinitialisation globale des photodiodes, une réinitialisation globale des noeuds de lecture, et dans le temps de ladite réinitialisation globale des noeuds de lecture, une réinitialisation globale des noeuds mémoire via l'activation globale des deuxièmes transistors de transfert. 15\n<CLM>\1\tCapteur d'image selon l'une quelconque des revendications précédentes, dans lequel la sélection en lecture pour une paire de lignes, est obtenue par le deuxième transistor de réinitialisation (T2) des pixels, le contrôleur étant configuré pour activer sélectivement ledit transistor en correspondance avec une commutation sélective 20 d'une impulsion de tension de réinitialisation sur une électrode de polarisation dudit transistor.