Brevet FR3072842A1 (20190426)

REVENDICATIONS1. Circuit électronique comportant une borne d'alimentation (BV) configurée pour recevoir une tension d'alimentation (Vcc), une première borne de sortie (B S1) et une borne de référence (BR) destinée à recevoir une tension de référence, et comportant un dispositif de surveillance (DIS) de la tension d'alimentation (Vcc), comportant un coeur (CR) de générateur de tension de bande interdite couplé à la borne d'alimentation (BV) par l'intermédiaire d'un module d'alimentation en tension (MA) configuré pour alimenter le coeur (CR) en tension, le coeur (CR) comprenant une première borne (BE1) et une deuxième borne (BE2), le dispositif comprenant en outre des moyens de contrôle (MC) connectés aux deux bornes (BE1, BE2) du coeur (CR), le coeur et les moyens de contrôle étant configurés de façon à ce que les moyens de contrôle délivrent, sur la première borne de sortie (BS1), un signal de contrôle (CTRL) ayant un premier état lorsque la tension d'alimentation (Vcc) augmente et reste inférieure à un premier seuil, et un deuxième état lorsque la tension d'alimentation (Vcc) devient supérieure ou égale au premier seuil, le premier seuil étant au moins égal à la tension de bande interdite (Vbg).\n<CLM>\1\tCircuit selon la revendication 1, dans lequel le module d'alimentation en tension (MA) comporte la borne d'alimentation (BV) couplée à un noeud intermédiaire (NI) par lequel le coeur (CR) est alimenté en tension.\n<CLM>\1\tCircuit selon la revendication 2, configuré de façon à ce que le noeud intermédiaire (NI) reçoive la tension d'alimentation (Vcc), le premier seuil étant égal à la tension de bande interdite (Vbg).\n<CLM>\1\tCircuit selon la revendication 2, dans lequel le module d'alimentation en tension (MA) comporte un module résistif (DIV1) couplé entre la borne d'alimentation et le noeud intermédiaire (NI), le premier seuil de tension étant supérieur à la tension de bande interdite (Vbg).\n<CLM>\1\tCircuit selon l'une des revendications 2 à 4, dans lequel le coeur comporte deux branches (BR1, BR2) respectivement couplées aux 17 deux bornes (BE1, BE2) et comportant respectivement des transistors bipolaires PNP montés en diode (Q1, Q2) et configurés pour présenter des densités de courant différentes, la branche présentant la densité de courant la plus grande comportant en outre une première résistance 5 (R1), le coeur comportant également deux résistances auxiliaires (Rxl, Rx2) respectivement connectées aux deux bornes (BE1, BE2) du coeur et ayant une borne commune formant ledit noeud intermédiaire (NI).\n<CLM>\1\tCircuit selon l'une quelconque des revendications 1 à 5, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer 10 le signal de contrôle (CTRL) dans son premier état lorsque la tension d'alimentation redescend en dessous du premier seuil.\n<CLM>\1\tCircuit selon l'une quelconque des revendications précédentes, dans lequel les moyens de contrôle (MC) comportent un premier comparateur (CMP1) dont une première entrée (E11) est 15 couplée à la première borne (BE1), dont une deuxième entrée (E12) est couplée à la deuxième borne (BE2), et dont la sortie est couplée à la première borne de sortie (BS1).\n<CLM>\1\tCircuit selon l'une quelconque des revendications 1 à 5, comportant un générateur de tension de bande interdite (BG) 20 incorporant le coeur (CR), possédant des moyens d'égalisation (EG) activables par le signal de contrôle (CTRL), et une deuxième borne de sortie, les moyens d'égalisation (EG) étant inactivés lorsque le signal de contrôle (CTRL) est dans son premier état, et activés lorsque le signal de contrôle (CTRL) est dans son deuxième état, la deuxième 25 borne de sortie (BS2) étant apte à délivrer la tension de bande interdite (VBs) lorsque les moyens d'égalisation sont activés.\n<CLM>\1\tCircuit selon les revendications 6 et 8, dans lequel les moyens de contrôle (MC) comportent un deuxième comparateur (CMP2) dont une première entrée (E21) est couplée à la première 30 borne (BE1), dont une deuxième entrée (E22) est couplée à la deuxième borne (BE2), et dont la sortie est configurée pour générer un premier signal (SIG1) ayant un premier état lorsque la tension d'alimentation est supérieure ou égale au premier seuil de tension, et un troisième comparateur (CMP3) dont une première entrée (E31) est 18 couplée à la deuxième borne de sortie (B S2), dont une deuxième entrée (E32) est couplée à la borne d'alimentation, et dont la sortie est configurée pour générer un deuxième signal (SIG2) ayant un premier état lorsque la tension d'alimentation est supérieure ou égale au 5 premier seuil, le dispositif comportant en outre une porte logique (PL) de type ET dont une première entrée est couplée à la sortie du deuxième comparateur (CMP2), dont une deuxième entrée est couplée à la sortie du troisième comparateur (CMP3) par l'intermédiaire d'une porte logique inverseuse (PI), et dont la sortie est couplée à la 10 première borne de sortie (BS1).\n<CLM>\1\tCircuit selon la revendication 9, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer le signal de contrôle (CTRL) dans son premier état lorsque la tension d'alimentation (Vcc) redescend au dessous d'un deuxième seuil inférieur au premier seuil. 15\n<CLM>\1\tCircuit selon la revendication 10, dans lequel la deuxième entrée (E32) du troisième comparateur (CMP3) est couplée à la borne d'alimentation (BV) par l'intermédiaire d'un pont diviseur de tension (DIV), de façon à ce que le troisième comparateur (CMP3) soit configuré pour générer le deuxième signal (SIG2) dans le deuxième 20 état lorsque la tension d'alimentation (Vcc) est supérieure ou égale à un deuxième seuil de tension, le deuxième seuil de tension étant différent du premier seuil de tension.