Brevet FR3075444A1 (20190621)

REVENDICATIONS1. Circuit mei-noire (550) comportant : une pluralite de cellules elementaires de stockage agencees en matrice selon des rang-6es et des colonnes ; un port d'entree/sortie de donnees (552) ; un port d'entree d'adresses (554) ; un port d'entree de selection de mode (558) ; et un circuit interne de commande configure pour : lire un signal de selection de mode applique sur le port de selection de mode (558) ; lorsque le signal de selection de mode est a un premier 6-tat, lire une adresse d'une rang-6e sur le port d'entree d'adresses (554) et mettre en oeuvre, via le port d'entree/sortie de donnees (552), une operation de lecture ou d'ecriture dans cette rang-6e ; et lorsque le signal de selection de mode est a un deuxieme 6-tat, lire sur le port d'entree/sortie de donnees (552) un signal d'instruction et mettre en oeuvre une operation comprenant l'activation simultanee en lecture ou en ecriture d'au moms deux rang-6es selectionnees en fonction du signal d'instruction.\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 1, dans lequel le circuit interne de commande est adapte a, lorsque le signal de selection de mode est au deuxieme 6-tat, mettre en oeuvre une operation de calcul comprenant l'activation simultanee en lecture d'au moms deux rang-6es selectionnees en fonction du signal d'instruction.\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 2, dans lequel le circuit interne de commande est en outre configure pour, lorsque le signal de selection de mode est au deuxieme 6-tat, lire un signal d'adresse sur le port d'entree d'adresses (554) et ecrire a l'adresse correspondante du circuit mei-noire un resultat de l'operation de calcul.\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 1, dans lequel le circuit interne de commande est adapte a, lorsque le signal de selection de mode est au deuxieme 6-tat, mettre en oeuvre B16288 - DD17885ST 26 une operation d'ecriture d'une meme donnee dans au moms deux rang-6es selectionnees en fonction du signal d'instruction.\n<CLM>\1\tCircuit mei-noire (550) selon l'une quelconque des revendications 1 a 4, dans lequel le signal d'instruction comprend 5 un premier champ (OP CODE) definissant un type d'operation mettre en oeuvre, et un deuxieme champ (OPERAND SELECT) definissant les adresses des rang-6es a selectionner pour la mise en oeuvre de l'operation.\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 5, dans 10 lequel le deuxieme champ (OPERAND SELECT) comprend un premier sous-champ (ADDR) et un deuxieme sous-champ (MASK) de log2(N) bits chacun, au N est un entier designant le nombre de rang-6es de la matrice.\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 6, dans 15 lequel le circuit de commande interne comprend un circuit de selection de rang-6es adapte a generer un vecteur de selection de rang-6es (R) de N bits a partir des premier (ADDR) et deuxieme (MASK) sous-champs du deuxieme champ (OPERAND SELECT) du signal d'instruction. 20\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 7, dans lequel le circuit de selection de rang-6es comprend Q=log2(N) etages Ej, avec j entier allant de 0 a Q-1, chaque etage Ej comprenant une premiere cellule logique de selection (701) comprenant des premier (a) et deuxieme (b) noeuds d'entree et des 25 premier (c) et deuxieme (d) noeuds de sortie, et 2j deuxiemes cellules logiques de selection (703) comprenant chacune des premier (e), deuxieme (f) et troisieme (g) noeuds d'entree et des premier (h) et deuxieme (i) noeuds de sortie.\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 8, dans 30 lequel : dans chaque etage Ej, chaque deuxieme cellule (703) de l'etage a ses deuxieme (f) et troisieme (g) noeuds d'entree connectes respectivement aux premier (c) et deuxieme (d) noeuds de sortie de la premiere cellule (701) de l'etage ; et B16288 - DD17885ST 27 dans chaque etage Ej a l'exception de l'etage EQ_1, chaque deuxieme cellule (703) de l'etage a son premier noeud de sortie (h) connecte au premier noeud d'entree (e) de l'une des deuxiemes cellules (703) de l'etage Ej+1 et son deuxieme noeud de 5 sortie (i) connecte au premier noeud d'entree (e) d'une autre des deuxiemes cellules (703) de l'etage Ej+1.\n<CLM>\1\tCircuit mei-noire (550) selon la revendication 8 ou 9, dans lequel : chaque premiere cellule (701) comprend des premiere 10 (801) et deuxieme (802) portes logiques OU, la premiere porte OU (801) ayant une premiere entrée connectee au premier noeud d'entree (a) de la cellule, une deuxieme entrée connectee au deuxieme noeud d'entree (b) de la cellule, et une sortie connectee au premier noeud de sortie (c) de la cellule, et la deuxieme porte 15 OU (802) ayant une premiere entrée connecte au premier noeud d'entree (a) de la cellule, une deuxieme entrée reliee au deuxieme noeud d'entree (b) de la cellule par l'intermediaire d'un inverseur (803), et une sortie connectee au deuxieme noeud de sortie (d) de la cellule ; et 20 chaque deuxieme cellule (703) comprend des premiere (811) et deuxieme (812) portes logiques ET, la premiere porte ET (811) ayant une premiere entrée connectee au premier noeud d'entree (e) de la cellule, une deuxieme entrée connectee au deuxieme noeud d'entree (f) de la cellule, et une sortie connectee 25 au premier noeud de sortie (h) de la cellule, et la deuxieme porte ET (812) ayant une premiere entrée connectee au premier noeud d'entree (e) de la cellule, une deuxieme entrée connectee au troisieme noeud d'entree (g) de la cellule, et une sortie connectee au deuxieme noeud de sortie (i) de la cellule. 30\n<CLM>\1\tCircuit mei-noire (550) selon l'une quelconque des revendications 8 a 10, dans lequel le circuit interne de commande est configure pour, lorsque le signal de selection de mode est au deuxieme 6-tat, appliquer les log2(N) bits du premier sous-champ (A) respectivement sur les log2(N) deuxiemes noeuds d'entree (b) des premieres cellules (701) du circuit de selection de rang-6es, B16288 - DD17885ST 28 et appliquer les log2(N) bits du deuxieme sous-champ (B) respectivement sur les log2(N) premier noueds d'entree (a) des premieres cellules (701) du circuit de selection de rang-6es.\n<CLM>\1\tSysteme comportant un microprocesseur (500) et un 5 circuit mei-noire (550) selon l'une quelconque des revendications 1 a 11, le systeme comportant en outre : un bus de donnees (522) reliant un port d'entree/sortie de donnees (502) du microprocesseur au port d'entree/sortie de donnees (552) du circuit mei-noire ; 10 un bus d'adresses (524) reliant un port de sortie d'adresses (504) du microprocesseur au port d'entree d'adresses (554) du circuit mei-noire ; et un bus de selection de mode (528) reliant un port de sortie de selection de mode (508) du microprocesseur au port 15 d'entree de selection de mode (558) du circuit mei-noire.\n<CLM>\1\tSysteme selon la revendication 12, dans lequel le microprocesseur est configure pour : dans un premier mode de fonctionnement : - appliquer un signal de selection de mode au premier 20 6-tat sur le bus de selection de mode (528) ; - appliquer un signal d'adresse de rang-6e sur le bus d'adresses (524) ; et - lire ou ecrire une donnee dans la rang-6e correspondante du circuit mei-noire via le bus de 25 donnees (522), et dans un deuxieme mode de fonctionnement : - appliquer un signal de selection de mode au deuxieme 6-tat sur le bus de selection de mode (528) ; et - appliquer un signal d'instruction sur le bus de 30 donnees (522).