Brevet FR3078436A1 (20190830)

REVENDICATIONS1. Circuit intégré (IC) comportant un substrat (1), au moins un premier domaine (D1), et au moins un deuxième domaine (D2) distinct dudit au moins un premier domaine (Dl), dans lequel le substrat (1) contient une région riche en pièges (CP) uniquement dans ledit au moins un deuxième domaine (D2).\n<CLM>\1\tCircuit intégré (IC) selon la revendication 1, dans lequel ledit au moins un premier domaine (Dl) contient au moins un composant non radiofréquence (TRR) et ledit au moins un deuxième domaine (D2) contient au moins un composant radiofréquence (CR).\n<CLM>\1\tCircuit intégré (IC) selon la revendication 1 ou 2, dans lequel le substrat (1) est du type silicium sur isolant comportant dans ledit au moins un premier domaine (D1), un film semi-conducteur (30), une première partie d'un substrat porteur et une couche isolante (20) enterrée située entre ladite première partie du substrat porteur et le film semi-conducteur (30), et comportant dans ledit deuxième domaine (D2) une deuxième partie du substrat porteur (12) surmontée de ladite région riche en pièges (CP), le film semi-conducteur (30) et ladite couche isolante (20) enterrée ne s'étendant pas dans ledit au moins un deuxième domaine (D2).\n<CLM>\1\tCircuit intégré (IC) selon la revendication 3, dans lequel le substrat est de type silicium totalement déserté sur isolant, le film semi-conducteur (30) comportant un matériau semi-conducteur totalement déserté.\n<CLM>\1\tCircuit intégré (IC) selon l'une des revendications 3 ou 4, dans lequel ladite région riche en piège (CP) comprend au moins un empilement comportant une couche de matériau semi-conducteur polycristallin (60), et une zone d'interface (ZI) située entre une partie sous-jacente du substrat et la couche de matériau semi-conducteur polycristallin (60), ladite zone d'interface (ZI) présentant une structure distincte de la structure cristalline de ladite couche de matériau semi-conducteur polycristallin (60), et de la structure cristalline de la partie sous-jacente du substrat. 15\n<CLM>\1\tCircuit intégré (IC) selon la revendication 5, dans lequel ladite au moins une couche de matériau semi-conducteur polycristallin (60) présente une épaisseur comprise entre 0.5 et 3 pm\n<CLM>\1\tCircuit intégré (IC) selon la revendication 5 ou 6 et l'une 5 des revendications 3 ou 4, dans lequel la partie sous-jacente du substrat est ladite deuxième partie (12) du substrat porteur (10).\n<CLM>\1\tCircuit intégré (IC) selon l'une des revendications 3 à 6, dans lequel le substrat porteur (10) comprend un substrat de haute résistivité. 10\n<CLM>\1\tProcédé de réalisation d'un circuit intégré (IC) comportant une réalisation d'une région riche en pièges (CP) dans seulement une partie d'un substrat du circuit intégré.\n<CLM>\1\tProcédé selon la revendication 9, comprenant une réalisation d'un premier domaine (Dl) contenant au moins un 15 composant non radiofréquence (TRR) et une réalisation d'un deuxième domaine (D2) contenant au moins un composant radiofréquence (CR) ainsi que la région riche en pièges (CP).\n<CLM>\1\tProcédé selon la revendication 9 ou 10, comprenant une réalisation de zones d'isolation (ZIS) dans le substrat, effectuée après 20 la réalisation de la région riche en pièges (CP).\n<CLM>\1\tProcédé selon l'une des revendications 9 à 11, dans lequel le substrat est du type substrat silicium sur isolant comportant un film semi-conducteur (30), un substrat porteur (10) et une couche isolante (20) enterrée située entre le substrat porteur (10) et le film conducteur 25 (30), et la réalisation de la région riche en pièges (CP) comporte : - une réalisation d'une tranchée (TR) dans ledit au moins un deuxième domaine (D2) s'étendant jusque dans le substrat porteur (10) ; - une formation d'au moins une zone d'interface (ZI) sur la 30 paroi interne de ladite tranchée (TR), ladite zone d'interface (ZI) ayant structure cristalline différente du substrat porteur (10) ; - une formation d'au moins une couche de matériau semiconducteur polycristallin (60) sur ladite au moins une zone 16 d'interface (ZI), la couche de matériau semi-conducteur polycristallin (60) formant ladite région riche en piège (CP), ayant une surface supérieure située sensiblement dans le même plan que la surface supérieure du film semi-conducteur (30), et 5 présentant une structure distincte de la structure cristalline de la zone d'interface (ZI).\n<CLM>\1\tProcédé selon la revendication 12, dans lequel le substrat est de type silicium totalement déserté sur isolant, le film semiconducteur (30) comportant un matériau semi-conducteur totalement 10 déserté.\n<CLM>\1\tProcédé selon l'une des revendications 12 ou 13, dans lequel le substrat porteur (10) comporte un substrat de haute résistivité.