Brevet FR3068150A1 (20181228)

REVENDICATIONS1. Procédé de sécurisation d'un circuit intégré lors de sa réalisation sur une plaque, ledit procédé comportant les étapes suivantes : -délimitation de ladite plaque du circuit intégré (1) en une première zone dite zone standard (5a) et en une deuxième zone dite zone de sécurité (5b), et -création dans ladite zone de sécurité (5b) d'un réseau de pistes de connexion aléatoire (7b) configuré pour interconnecter un ensemble de noeuds conducteurs (9b) formant ainsi une fonction physique non-clonable modélisée par une continuité électrique aléatoire interrogeable via ledit ensemble de noeuds conducteurs par un protocole d'authentification défi-réponse.\n<CLM>\1\tProcédé selon la revendication 1, caractérisé en ce que ledit réseau de pistes de connexion aléatoire (7b) est créé par un transfert d'un motif de liens réalisé aléatoirement par une séparation de phase entre au moins deux composants d'un copolymère à bloc.\n<CLM>\1\tProcédé selon la revendication 1 ou 2, caractérisé en ce qu'un premier sous-ensemble de noeuds conducteurs est configuré pour recevoir un défi, tandis qu'un deuxième sous-ensemble complémentaire de noeuds conducteurs est configuré pour fournir la réponse audit défi.\n<CLM>\1\tProcédé selon la revendication 3, caractérisé en ce que lesdits premier et deuxième sous-ensembles de noeuds conducteurs (9b) sont formés sur un même niveau de contact.\n<CLM>\1\tProcédé selon la revendication 3, caractérisé en ce que ledit premier sous- ensemble de noeuds conducteurs (9b) est formé sur un premier niveau de contact tandis que ledit deuxième sous-ensemble de noeuds conducteurs (29b) est formé sur un deuxième niveau de contact. 18\n<CLM>\1\tProcédé selon l'une quelconque des revendications 2 à 5, caractérisé en ce que la sécurisation du circuit intégré s'intègre au niveau de la mise en oeuvre d'un back-end dudit circuit intégré et comporte les étapes suivantes : -réalisation d'un premier niveau de contact (10a, 10b) sur la surface desdites zones 5 standard (5a) et de sécurité (5h) de ladite plaque du circuit intégré, -dépôt sur la surface dudit premier niveau de contact (10a, 10b) d'une première multicouche (11a, 11b) comprenant une barrière à une diffusion métallique ainsi qu'un masque de gravure, -dépôt sur ladite première multicouche d'au moins une deuxième couche (21) 10 comportant ledit copolymère à bloc, -recuit thermique de la plaque engendrant une auto-organisation laminaire dudit copolymère à bloc, -insolation de ladite zone de sécurité (5b) rendant soluble l'un des deux composants dudit copolymère à bloc, 15 -application d'une solution adaptée pour retirer ledit composant soluble dudit copolymère par dissolution laissant en place dans ladite zone de sécurité (5b) uniquement le motif de liens (211) formé par une seule phase dudit copolymère à bloc, -transfert dudit motif de liens de ladite zone de sécurité (5b) dans le masque de gravure formant ainsi des gravures de liens correspondants, 20 -nettoyage de la surface des zones standard (5a) et de sécurité (5b), -reprise du cours de fabrication habituel pour créer des gravures du circuit prévu dans la zone standard (5b), et -remplissage des gravures (25,\n<CLM>\1\tdans les zones standard (5a) et de sécurité (5b) par un métal conducteur. 25\n<CLM>\1\tProcédé selon la revendication 6, caractérisé en ce qu'il comporte en outre la réalisation d'un deuxième niveau de contact (29a, 29b) sur la surface des zones standard (5a) et de sécurité (5b). 19\n<CLM>\1\tProcédé selon l'une quelconque des revendications 2 à 7, caractérisé en ce que ledit copolymère à bloc est constitué d'un premier homopolymère de type polystyrène « PS » et d'un deuxième homopolymère de type poly-méthacrylate de méthyle « PMMA ». 5\n<CLM>\1\tProcédé selon l'une quelconque des revendications 6 à 8, caractérisé en ce que ladite au moins une deuxième couche comporte une première couche intermédiaire de masque de gravure de type « tournette sur carbone » SOC et une deuxième couche intermédiaire de « revêtement de silicone anti réfléchissante » SiARC. 10\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte une application d'une tension supérieure à la tension de lecture pour claquer des pistes de connexion fragiles. 15\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la sécurisation du circuit intégré (1) est réalisée au niveau du front-end.\n<CLM>\1\tCircuit intégré sécurisé réalisé par le procédé selon l'une quelconque des revendications précédentes. 20