Brevet FR3074381A1 (20190531)

REVENDICATIONS1. Boucle à verrouillage de fréquence comprenant : un oscillateur contrôlé de manière numérique (102) agencé pour générer un signal de fréquence (F) ; un compteur de fréquence (310) agencé pour générer une estimation (f_EST) de la fréquence du signal de fréquence (F) sur la base d'un signal d'horloge de référence (CLK_REF) ; et un contrôleur (314) agencé pour générer un signal de commande numérique (C_FREQ) pour contrôler l'oscillateur contrôlé de manière numérique (102) sur la base de la fréquence estimée (f_EST), le contrôleur (314) recevant COMEle horloge un autre signal d'horloge (CLK) ayant une fréquence variable, et le contrôleur (314) étant agencé pour générer un signal de déclenchement (AUTO_CLEAR) pour déclencher une phase de comptage du compteur de fréquence (310).\n<CLM>\1\tBoucle à verrouillage de fréquence selon la revendication 1, dans laquelle le compteur de fréquence (310) comprend en outre un circuit de resynchronisation (312) agencé pour synchroniser le signal de déclenchement (AUTO_CLEAR) avec le signal d'horloge de référence (CLK_REF).\n<CLM>\1\tBoucle à verrouillage de fréquence selon la revendication 2, dans laquelle le circuit de resynchronisation (312) comprend des première et deuxième bascules (402,\n<CLM>\1\trecevant chacune comme horloge le signal d'horloge de référence (CLK REF), la première bascule (402) recevant le signal de 25 déclenchement (AUTO CLEAR), et la deuxième bascule (404) produisant en sortie un signal de déclenchement resynchronisé (END COMPUTE).\n<CLM>\1\tBoucle à verrouillage de fréquence selon l'une quelconque des revendications 1 à 3, comprenant en outre un 30 soustracteur (112) agencé pour générer un signal d'erreur (f_ERR) en déterminant la différence entre la fréquence estimée (f_EST) et une fréquence cible (f_TAR).\n<CLM>\1\tBoucle à verrouillage de fréquence selon l'une quelconque des revendications 1 à 4, dans laquelle l'oscillateur B15492 - DD16954ST 13 contrôlé de manière numérique (102) comprend un convertisseur numérique-analogique (104) et un oscillateur contrôlé par tension (106).\n<CLM>\1\tBoucle à verrouillage de fréquence selon l'une 5 quelconque des revendications 1 à 5, dans laquelle l'autre signal d'horloge (CLK) a une fréquence variable qui peut être réglée à l'une quelconque d'une pluralité de valeurs de fréquence.\n<CLM>\1\tBoucle à verrouillage de fréquence selon l'une quelconque des revendications 1 à 6, dans laquelle le signal de 10 déclenchement (AUTO CLEAR) est activé avec un intervalle de temps fixe par rapport à une transition du signal de commande numérique (C_FREQ).\n<CLM>\1\tBoucle à verrouillage de fréquence selon la revendication 7, dans laquelle l'intervalle de temps fixe est égal 15 à un retard d'une ou plusieurs périodes d'horloge pour compenser au moins partiellement un retard de l'oscillateur contrôlé de manière numérique.\n<CLM>\1\tProcédé de génération d'un signal de fréquence en utilisant une boucle à verrouillage de fréquence, le procédé 20 comprenant : générer un signal de fréquence (F) en utilisant un oscillateur contrôlé de manière numérique (102) ; générer, par un compteur de fréquence (310) pendant une phase de comptage, une estimation (f_EST) de la fréquence du 25 signal de fréquence (F) sur la base d'un signal d'horloge de référence (CLK REF) ; générer, par un contrôleur (314), un signal de commande numérique (C FREQ) pour contrôler l'oscillateur contrôlé de manière numérique (102) sur la base de la fréquence estimée 30 (f EST), le contrôleur (314) recevant conne horloge un autre signal d'horloge (CLK) ayant une fréquence variable ; et générer, par le contrôleur (314), un signal de déclenchement (AUTO_CLEAR) pour déclencher la phase de comptage du compteur de fréquence (310). B15492 - DD16954ST 14\n<CLM>\1\tProcédé selon la revendication 9, comprenant en outre la synchronisation, par un circuit de resynchronisation (312) du compteur de fréquence (310), du signal de déclenchement (AUTO CLEAR) avec le signal d'horloge de référence (CLK REF).