Brevet FR3073319A1 (20190510)

REVENDICATIONS1. Procédé de fabrication d'une puce électronique comportant des points mémoire (130) à matériau à changement de phase (134) et des transistors (110, 112), comprenant : a) former les transistors et des premiers et deuxièmes 5 vias (120B, 120A) s'étendant depuis des bornes (122A, 122B) des transistors et atteignant une même hauteur ; b) former un premier niveau de métal comprenant des premières pistes d'interconnexion (202) en contact avec les premiers vias (120B) ; 10 c) pour chaque point mémoire (130), former un élément de chauffage (132) du matériau à changement de phase sur un des deuxièmes vias (120A) ; d) former le matériau à changement de phase (134) de chaque point mémoire sur l'élément de chauffage (132) ; et 15 e) former un deuxième niveau de métal comprenant des deuxièmes pistes d'interconnexion et situé au-dessus des matériaux à changement de phase, et former des troisièmes vias (204) s'étendant des matériaux à changement de phase jusqu'aux deuxièmes pistes d'interconnexion. 20\n<CLM>\1\tProcédé selon la revendication 1, comprenant, entre les étapes b) et c), le dépôt d'une couche de protection (310) sur les premières pistes d'interconnexion.\n<CLM>\1\tProcédé selon la revendication 2, dans lequel la couche de protection (310) est en nitrure de silicium. 25\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 3, comprenant à l'étape c) : cl) déposer une première couche (306) en un isolant thermique recouvrant les deuxièmes vias ; c2) graver des portions de la première couche jusqu'au 30 niveau des sommets des deuxièmes vias puis former des premiers espaceurs (320) contre les flancs (316) des portions restantes de la première couche, en faisant en sorte que le sommet de chaque deuxième via (120A) soit partiellement recouvert d'un des premiers espaceurs et partiellement exposé ; B16384 - 17-GR4-0321 17 c3) former une deuxième couche (132A) conforme en le matériau du futur élément de chauffage (132) ; c4) former un deuxième espaceur (330) recouvrant la portion de la deuxième couche (132A) située contre chaque 5 premier espaceur (320), puis retirer les parties exposées de la deuxième couche ; c5) former un troisième espaceur (340) contre chaque deuxième espaceur (330) ; c6) graver partiellement la structure jusqu'au niveau 10 des sommets de deuxièmes vias (120A) de manière à individualiser les éléments de chauffage (132) constitués chacun d'une portion de la deuxième couche (132A) ; et c7) recouvrir la structure d'une troisième couche (360) de protection. 15\n<CLM>\1\tProcédé selon la revendication 4, comprenant à l'étape c) : c8) déposer un isolant thermique (342) dans les parties gravées à l'étape c2) et restées libres à l'étape c5), jusqu'au niveau supérieur de la première couche (304) ; 20 c9) déposer un isolant thermique (370) dans les parties gravées à l'étape c5) et restées vides après l'étape c6), jusqu'au niveau supérieur de la première couche (310) ; et c10) retirer les parties de la structure situées au-dessus du niveau des sommets des éléments de chauffage (132). 25\n<CLM>\1\tProcédé selon la revendication 4 ou 5, dans lequel on laisse en place à l'étape c6) pour chaque élément de chauffage un ruban s'étendant dans le sens de l'épaisseur des espaceurs, ledit ruban comprenant l'élément de chauffage entre des portions des espaceurs, la largeur dudit ruban étant 30 inférieure à 30 nia.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 4 à 6, comprenant, avant l'étape cl), le dépôt d'une couche d'arrêt de gravure (304).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 4 35 à 7, dans lequel chaque isolant thermique (306, 342,\n<CLM>\1\test un B16384 - 17-GR4-0321 18 oxyde de silicium ou en oxycarbure de silicium, et lesdits espaceurs (320, 330,\n<CLM>\1\tet la troisième couche sont en nitrure de silicium ou en carbonitrure de silicium.\n<CLM>\1\tPuce électronique comprenant : des transistors (110,\n<CLM>\1\tet des points mémoire (130) à matériau changement de phase (134) ; un premier niveau de métal comportant des premières pistes d'interconnexion (202) reliées à des bornes des transistors par des premiers vias ; et une deuxième niveau de métal comportant des deuxièmes pistes d'interconnexion (160) et situé au-dessus du premier niveau de métal, dans laquelle les matériaux à changement de phase des points mémoire sont situés entre les premier et deuxième niveaux 15 de métal sur des éléments de chauffage reliés aux transistors par des deuxièmes vias (120A), et sont reliés à des deuxièmes pistes du deuxième niveau de métal par des troisièmes vias (204).\n<CLM>\1\tPuce électronique selon la revendication 9, dans 20 laquelle chaque élément de chauffage (132) traverse une région thermiquement isolante (306, 342, 370).\n<CLM>\1\tPuce électronique selon la revendication 10, dans laquelle chaque élément de chauffage (132) est entouré d'une région de protection (320, 330, 340,\n<CLM>\1\tséparant l'élément de 25 chauffage de la région thermiquement isolante (306, 342, 370).\n<CLM>\1\tPuce électronique selon la revendication 11, dans laquelle la région thermiquement isolante (306, 342,\n<CLM>\1\tcomprend de l'oxyde de silicium ou de l'oxycarbure de silicium, et la région de protection (320, 330, 340,\n<CLM>\1\test en nitrure 30 de silicium ou en carbonitrure de silicium.