Brevet FR3069370A1 (20190125)

REVENDICATIONS1. Circuit intégré comprenant un substrat (1), une partie d'interconnexion (3), une région isolante (2) située entre le substrat et la partie d'interconnexion et au moins une structure de leurre (STLR) située au sein de ladite région isolante et comportant un secteur siliciure (CSS1) électriquement isolé du substrat.\n<CLM>\1\tCircuit intégré selon la revendication 1, dans lequel le substrat comprend des zones de substrat délimitées par des domaines isolants (4), ladite région isolante (2) recouvre les zones de substrat et les domaines isolants, la structure de leurre (STLR) comprend le secteur siliciure, une première couche isolante (CIS1) séparant le secteur siliciure d'une première zone de substrat (10), et un premier plot adapté à être électriquement conducteur (CTC1) possédant une première extrémité en contact avec ledit secteur siliciure et une deuxième extrémité électriquement couplée avec ladite partie d'interconnexion.\n<CLM>\1\tCircuit intégré selon la revendication 2, dans lequel ladite structure de leurre comprend une région de grille isolée (RG) d'un transistor MOS (Ti), une région de source (1005) et une région de drain (100D) située dans une zone active du substrat, la région de source (1005) incluant ladite première zone de substrat (10) et la région de drain (100D) incluant une zone siliciurée (1000D), et au moins un deuxième plot adapté à être électriquement conducteur (CTC2) traversant ladite région isolante en couplage électrique avec la région de drain et avec ladite partie d'interconnexion, les sections transversales des premier et deuxième plots (CTC1, CTC2) étant identiques à une tolérance près.\n<CLM>\1\tCircuit intégré selon la revendication 2, dans lequel ladite première zone de substrat (10) est entourée par un premier domaine isolant (4), possède une face supérieure (FS) et est couplée à l'opposé de cette face supérieure à une partie sous-jacente (11) du substrat 25 située sous le premier domaine isolant, ladite première couche isolante (CIS1) étant située au-dessus de la totalité de ladite surface supérieure (FS) de la première zone de substrat, et ledit secteur siliciure comprend une couche de siliciure de métal (CSS1) situé au- 5 dessus de la totalité de ladite première couche isolante.\n<CLM>\1\tCircuit intégré selon la revendication 1, dans lequel le substrat possède une face supérieure (FS2) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante (2) recouvre les zones de substrat et les domaines isolants et la structure 10 de leurre (STLR) comprend, au-dessus d'une deuxième zone de substrat (ZS2) une première région de grille (RG1) possédant une première zone centrale (ZC1) et une première languette (LG1), ladite première languette comportant au moins une première partie siliciurée (LG1S) 15 formant ledit secteur siliciure et saillant de la première zone centrale parallèlement à la face supérieure de la deuxième zone de substrat en direction d'une portion siliciurée (1000S) de cette deuxième zone de substrat (ZS2), une deuxième couche isolante (CIS2) située entre la 20 première région de grille et la face supérieure de la deuxième zone de substrat, et la structure de leurre comprend en outre un troisième plot adapté à être électriquement conducteur (CTC3), traversant ladite région isolante, possédant une première extrémité (EX1) en contact à la fois avec ledit secteur siliciure (LG1S) 25 et avec ladite portion siliciurée (1000S) de ladite deuxième zone de substrat et une deuxième extrémité (EX2) électriquement couplée avec ladite partie d'interconnexion (3).\n<CLM>\1\tCircuit intégré selon la revendication 5, dans lequel ladite première extrémité (EX1) comporte une première surface (SX1) en 30 contact électrique avec ledit secteur siliciure, une deuxième surface (SX2) en contact électrique avec ladite portion siliciurée de ladite deuxième zone de substrat et un décrochement (DCR) entre les deux surfaces (SX1, SX2). 26\n<CLM>\1\tCircuit intégré selon la revendication 5 ou 6, dans lequel ladite structure de leurre (STLR) comprend une région de grille isolée d'un transistor MOS (Ti) incluant ladite première région de grille et ladite deuxième couche isolante, une région de source et une région de 5 drain située dans une zone active du substrat, l'une des régions de source ou de drain incluant ladite deuxième zone de substrat, et au moins un quatrième plot adapté à être électriquement conducteur (CTC4) traversant ladite région isolante en couplage électrique avec l'autre des régions de source ou de drain et avec ladite partie 10 d'interconnexion, les sections transversales des troisième et quatrième plots (CTC3, CTC4) étant identiques à une tolérance près.\n<CLM>\1\tCircuit intégré selon la revendication 7, dans lequel la région de source (100S) contient ladite portion siliciurée et le transistor MOS (Ti) de la structure de leurre est un transistor MOS 15 toujours bloqué.\n<CLM>\1\tCircuit intégré selon l'une des revendications 5 à 8, dans lequel la première languette (LG1) a la même largeur que le plot adapté à être électriquement conducteur (CTC3) qui vient la contacter.\n<CLM>\1\tCircuit intégré selon la revendication 1, dans lequel le 20 substrat possède une face supérieure (FS3) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante recouvre les zones de substrat et les domaines isolants et la structure de leurre (STLR) comprend, au-dessus d'une troisième zone de substrat (ZS3) : 25 une deuxième région de grille (RG2) possédant une deuxième zone centrale (ZC2) une troisième région de grille (RG3) possédant une troisième zone centrale (ZC3), une couche de liaison électriquement conductrice (CL) 30 s'étendant parallèlement à la face supérieure de la troisième zone de substrat et reliant la deuxième zone centrale (ZC2) et la troisième zone centrale (ZC3), cette couche de liaison (CL) possédant une partie siliciurée (CLS) formant ledit secteur siliciure, 27 une troisième couche isolante (CIS3) située entre les deux régions de grille, la couche de liaison et la face supérieure de la troisième zone de substrat, et la structure de leurre (STLR) comprend en outre : 5 une première zone dopée (ZD1) située dans ladite troisième zone de substrat sous ladite couche de liaison d'un côté de la deuxième zone centrale (ZC2) et d'un côté de la troisième zone centrale (ZC3), une deuxième zone dopée (ZD2) située dans ladite troisième zone de substrat de l'autre côté de la deuxième zone centrale, 10 une troisième zone dopée (ZD3) située dans ladite troisième zone de substrat de l'autre côté de la troisième zone centrale, un cinquième plot adapté à être électriquement conducteur (CTC5), traversant ladite région isolante (2), possédant une première extrémité (EX1) en contact avec ledit secteur siliciure (CLS) et une 15 deuxième extrémité (EX2) électriquement couplée avec ladite partie d'interconnexion (3), un sixième plot adapté à être électriquement conducteur (CTC6) traversant ladite région isolante, en couplage électrique avec la deuxième zone dopée (ZD2) et avec ladite partie d'interconnexion, 20 et un septième plot adapté à être électriquement conducteur traversant ladite région isolante, en couplage électrique avec la troisième zone dopée (ZD3) et avec ladite partie d'interconnexion.\n<CLM>\1\tCircuit intégré selon la revendication 10, dans lequel 25 la couche de liaison (CL) a la même largeur que le plot adapté à être électriquement conducteur (CTC5) qui vient la contacter.\n<CLM>\1\tCircuit intégré selon la revendication 1, dans lequel le substrat (1) possède une face supérieure (FS4) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante 30 recouvre les zones de substrat et les domaines isolants et la structure de leurre (STLR) comprend, au-dessus d'une quatrième zone de substrat (ZS4) : une quatrième région de grille (RG4) possédant une quatrième zone centrale (ZC4) et deux deuxièmes languettes 28 électriquement conductrices (LG2a, LG2b) saillant respectivement de deux flancs latéraux de la quatrième zone centrale parallèlement à la face supérieure de la quatrième zone de substrat, chaque deuxième languette possédant une portion siliciurée, les deux portions siliciurées 5 (LG21a, LG21b) formant ledit secteur siliciure, une quatrième couche isolante (CIS4) située entre la quatrième région de grille et la quatrième zone de substrat, un huitième et un neuvième plots adaptés à être électriquement conducteurs (CTC8, CTC9) traversant ladite région 10 isolante et respectivement en couplage électrique avec les deux portions siliciurées des deux deuxièmes languettes et avec ladite partie d'interconnexion.\n<CLM>\1\tCircuit intégré selon la revendication 12, dans lequel chaque deuxième languette (LG2a, LG2b) a la même largeur que le 15 plot adapté à être électriquement conducteur respectif (CTC8, CTC9) qui vient la contacter.\n<CLM>\1\tCircuit intégré selon la revendication 1, dans lequel le substrat possède une face supérieure (FS5) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante 20 recouvre les zones de substrat et les domaines isolants et la structure de leurre (STLR) comprend au moins un transistor MOS (T10) situé dans et sur une cinquième zone de substrat (ZS5) et possédant une région de source (S), une région de drain (D), 25 une cinquième région de grille (RG5) située sur le domaine isolant (45) adjacent à ladite cinquième zone de substrat, ladite cinquième région de grille (RG5) possédant une cinquième zone centrale (ZC5) et deux troisièmes languettes électriquement conductrices (LG3a, LG3b) saillant respectivement de deux flancs 30 latéraux de la cinquième zone centrale parallèlement à la face supérieure dudit domaine isolant, chaque troisième languette possédant une portion siliciurée, les deux portions siliciurées (LG3Sa, LG3Sb) formant ledit secteur siliciure, la portion siliciurée (LG3Sb) de l'une 29 des troisièmes languettes étant en contact électrique avec l'une (S) des régions de source ou de drain, un dixième plot adapté à être électriquement conducteur (CTC10) traversant ladite région isolante et en couplage électrique 5 avec la portion siliciurée (LG3Sa) de l'autre troisième languette et avec ladite partie d'interconnexion, et un onzième plot adapté à être électriquement conducteur (CTC11) traversant ladite région isolante et en couplage électrique avec l'autre (D) des régions de source et de drain et avec ladite partie 10 d'interconnexion.\n<CLM>\1\tProcédé de réalisation au sein d'un circuit intégré comprenant un substrat, une partie d'interconnexion, et une région isolante située entre le substrat et la partie d'interconnexion, d'au moins une structure de leurre, le procédé comprenant une réalisation 15 d'un secteur siliciure (LGS) électriquement isolé du substrat et un recouvrement du secteur siliciure par ladite région isolante (2).\n<CLM>\1\tProcédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur la totalité d'une face supérieure d'une 20 première zone de substrat entourée par un premier domaine isolant et couplée à l'opposé de cette face supérieure à une partie sous-jacente du substrat située sous le premier domaine isolant, d'une première couche isolante (CIS1), et une formation d'une couche de siliciure de métal (CSS1) 25 au-dessus de la totalité de ladite première couche isolante.\n<CLM>\1\tProcédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante (200), 30 une formation sur la couche isolante d'une région de grille possédant une zone centrale et une languette (LG) saillant de la zone centrale parallèlement à la face supérieure de la zone de substrat, et une siliciuration d'au moins une partie de la languette. 30\n<CLM>\1\tProcédé selon la revendication 17, dans lequel la réalisation du secteur siliciure comprend en outre une gravure d'une partie de la languette située entre la partie siliciurée (LGS) de cette languette et ladite zone centrale de la région de grille. 5\n<CLM>\1\tProcédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante (CIS3), une formation sur la couche isolante de deux régions de 10 grille et d'une couche de liaison électriquement conductrice (CL) s'étendant parallèlement à la face supérieure de la zone de substrat et reliant les deux grilles, et une siliciuration (CLS) d'une partie de cette couche de liaison. 15\n<CLM>\1\tProcédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante (CIS4), une formation sur la couche isolant d'une région de grille 20 possédant une zone centrale et deux languettes électriquement conductrices (LG2a, LG2b) saillant respectivement de deux flancs latéraux de la zone centrale parallèlement à la face supérieure de la zone de substrat, et une siliciuration d'au moins une partie de chaque languette. 25\n<CLM>\1\tProcédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation d'une région de grille (R5) sur un domaine isolant (45) adjacent à une zone de substrat (ZS5), ladite région de grille possédant une zone centrale et deux languettes électriquement 30 conductrices saillant respectivement de deux flancs latéraux de la zone centrale parallèlement à la face supérieure dudit domaine isolant, une siliciuration d'une portion de chaque languette possédant une portion siliciurée, la portion siliciurée de l'une des 31 languettes étant en contact électrique avec une zone siliciurée de la zone de substrat.\n<CLM>\1\tProcédé selon l'une des revendications 15 à 21, comprenant en outre une formation dans ladite région isolante (Z), d'au moins un 5 plot adapté à être électriquement conducteur (CTCA) en couplage électrique avec le secteur siliciure (LGS) et ladite partie d'interconnexion (3).