Brevet FR3072564A1 (20190426)

REVENDICATIONS1. Capteur optique (1), notamment une rétine artificielle, à au moins une cellule photosensible, chaque cellule comportant : - une capacité d'intégration (C.), - un circuit de lecture (10) dont le fonctionnement dépend de la charge de la capacité d'intégration (C.), - au moins un transistor MOS (3 ; 31 ;\n<CLM>\1\tfonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration (C.), - au moins une photodiode (2 ; 21;\n<CLM>\1\tfonctionnant en mode photovoltaïque, reliée à la grille de ce transistor, de telle sorte que le courant drain source du transistor MOS dépende de la puissance optique reçue par la photodiode.\n<CLM>\1\tCapteur (1) selon la revendication précédente, le transistor (3 ;\n<CLM>\1\tétant un transistor d'activation agencé pour charger la capacité d'intégration (C.) lorsque la photodiode (2 ;\n<CLM>\1\treliée à sa grille est éclairée.\n<CLM>\1\tCapteur (1) selon la revendication 2, le transistor d'activation (3 ;\n<CLM>\1\tétant de type PMOS.\n<CLM>\1\tCapteur (1) selon la revendication 1, le transistor (32) étant un transistor de désactivation agencé pour décharger la capacité d'intégration (C.) lorsque la photodiode (22) reliée à sa grille est éclairée.\n<CLM>\1\tCapteur (1) selon la revendication 4, le transistor de désactivation (32) étant de type NMOS.\n<CLM>\1\tCapteur (1) selon l'une quelconque des revendications précédentes, la cellule comportant plusieurs transistors d'activation (3 ;\n<CLM>\1\tmontés en parallèle et commandés chacun par une photodiode (2;\n<CLM>\1\treliée à une grille respective, opérant en mode photovoltaïque, chaque transistor d'activation (3 ;\n<CLM>\1\tétant agencé pour charger la capacité d'intégration (C.) lorsque la photodiode (2 ;\n<CLM>\1\test éclairée.\n<CLM>\1\tCapteur (1) selon l'une quelconque des revendications précédentes, la cellule comportant plusieurs transistors de désactivation (32) montés en parallèle et commandés chacun par une photodiode (22) reliée à une grille respective, opérant en mode photovoltaïque, chaque transistor de désactivation (32) étant agencé pour décharger la capacité d'intégration (C.) lorsque la photodiode (22) est éclairée. 19\n<CLM>\1\tCapteur (1) selon l'une quelconque des revendications précédentes, la cellule comportant : - au moins un transistor MOS d'activation (3 ; 31), fonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration (C.), 5 - au moins une photodiode (2;\n<CLM>\1\tfonctionnant en mode photovoltaïque, reliée à la grille de ce transistor d'activation (3 ; 31), de telle sorte que le courant drain source dépende de la puissance optique reçue par la photodiode (2 ; 21), le transistor d'activation (3 ;\n<CLM>\1\tétant agencé pour charger la capacité d'intégration (C) lorsque la photodiode (2 ;\n<CLM>\1\test éclairée, 10 - au moins un transistor MOS de désactivation (32), fonctionnant sous le seuil, dont le courant drain source influe sur la charge de la capacité d'intégration (C.), et - au moins une photodiode (22) fonctionnant en mode photovoltaïque, reliée à la grille de ce transistor de désactivation (32), de telle sorte que le courant drain source dépende de la puissance optique reçue par la photodiode (22), le transistor 15 de désactivation (32) étant agencé pour décharger la capacité d'intégration (C.) lorsque la photodiode (22) est éclairée.\n<CLM>\1\tCapteur (1) selon la revendication 8, la cellule étant de type «ON », comportant plusieurs transistors de désactivation (32) et photodiodes (22) associées, la photodiode (2;\n<CLM>\1\tassociée au transistor d'activation (3 ;\n<CLM>\1\tétant entourée par les photodiodes 20 (22) associées aux transistors de désactivation (32).\n<CLM>\1\tCapteur (1) selon la revendication 8, la cellule étant de type «OFF », comportant plusieurs transistors d'activation (3 ;\n<CLM>\1\tet photodiodes associées (2 ; 21), la photodiode (22) associée au transistor de désactivation (32) étant entourée par les photodiodes (2 ;\n<CLM>\1\tassociées aux transistors d'activation (3 ; 31). 25\n<CLM>\1\tCapteur (1) selon la revendication 9 ou 10, les photodiodes (22) associées aux transistors de désactivation (32) dans le cas d'une cellule « ON» ou les photodiodes (2;\n<CLM>\1\tassociées aux transistors d'activation (3 ;\n<CLM>\1\tdans le cas d'une cellule «OFF », étant disposées selon un maillage polygonal, avec notamment au moins quatre photodiodes et transistors correspondants du type désactivateur, respectivement 30 activateur, au sein de la cellule.\n<CLM>\1\tCapteur (1) selon l'une quelconque des revendications précédentes, comportant une source d'énergie électrique autonome (100), de préférence photovoltaïque, mieux comportant une ou plusieurs photodiodes du même type que celles de la ou des 20 cellules photosensibles, dédiées à l'alimentation du capteur (1), de préférence plusieurs photodiodes (25) montées en série.\n<CLM>\1\tCapteur (1) selon la revendication 12, la source d'énergie électrique autonome (100) comportant plusieurs photodiodes disposées autour d'une matrice de cellules 5 photosensibles ou réparties entre les cellules photosensibles.\n<CLM>\1\tCapteur (1) selon l'une quelconque des revendications précédentes, le circuit de lecture comportant au moins un neurone artificiel (10).\n<CLM>\1\tCapteur (1) selon la revendication 14, le neurone artificiel (10) générant des impulsions à une fréquence qui dépend de la puissance optique reçue par au moins une 10 photodiode.\n<CLM>\1\tCapteur (1) selon l'une quelconque des revendications 14 et 15, le neurone artificiel (10) comportant : - une entrée synaptique externe en courant (I.,) définie par une borne de la capacité d'intégration (C.) et effectuant la somme algébrique des courants d'activation et 15 de désactivation, - un circuit impulsionnel à contre-réaction, comportant : o un pont à transistors PMOS (8) et NMOS (7) en série et reliés en leurs drains par un point milieu (9) à la capacité d'intégration (C.), ce point milieu (9) définissant la sortie du neurone artificiel (10), 20 o au moins une capacité dite de retard (C., Ck) entre la grille et la source de l'un des transistors (7,8) du pont, - seulement deux inverseurs (5,6) CMOS en cascade, chacun étant constitué de deux transistors, l'entrée du premier inverseur (5) étant reliée à la capacité d'intégration (C.) et sa sortie à l'entrée du deuxième inverseur (6) et à la grille de l'un des 25 transistors du pont (7;8), la sortie du deuxième inverseur (6) étant reliée à la grille de l'autre transistor du pont (7;8), ou - seulement trois inverseurs (11,12,13) CMOS dont deux inverseurs (11,\n<CLM>\1\tsont en cascade, chacun étant constitué de deux transistors, l'entrée du premier inverseur (11) étant reliée à la capacité d'intégration (C.) et sa sortie à l'entrée du deuxième 30 inverseur (12), la sortie du deuxième inverseur (12) étant reliée à la grille de l'un des transistors (7;8) dudit pont, l'entrée du troisième inverseur CMOS (13) étant reliée à la capacité d'intégration (C.) et la sortie du troisième inverseur CMOS (13) étant reliée à la grille de l'autre transistor (7;8) dudit pont. 21\n<CLM>\1\tCapteur (1) selon l'une quelconque des revendications précédentes, chaque cellule photosensible comportant plusieurs photodiodes et transistors associés, constituant autant de pixels du capteur, et un circuit de lecture (10) unique par cellule.