Brevet FR3079957A1 (20191011)

REVENDICATIONS1. Dispositif (100) d'affichage d'images comprenant au moins une matrice de pixels (102) agencés en formant plusieurs lignes et plusieurs colonnes de pixels (102), dans lequel chaque pixel (102) comporte au moins : - une unité d'affichage (104) configurée pour émettre, pendant l'affichage d'une image formée de plusieurs mots binaires de type BCM codés sur N bits, avec N nombre entier supérieur ou égal à 2, un signal lumineux représentatif d'un des mots binaires, - une unité mémoire (106) configurée pour mémoriser au moins trois bits, comprenant en outre une unité de séquencement (108) configurée pour délivrer à l'unité mémoire (106) de chaque pixel (102), pendant l'affichage d'une première image : - un signal de mémorisation déclenchant une mémorisation d'au moins deux bits du mot binaire d'une deuxième image destinée à être affichée après la première image et/ou du mot binaire de la première image dans l'unité mémoire (106), - un signal d'affichage déclenchant des envois successifs de chacun des bits mémorisés dans l'unité mémoire (106) à l'unité d'affichage (104), et dans lequel les signaux d'affichage et de mémorisation sont tels que la mémorisation desdits au moins deux bits du mot binaire de la deuxième image et/ou du mot binaire de la première image est déclenchée pendant au moins une partie de l'affichage d'au moins un bit du mot binaire de la première image.\n<CLM>\1\tDispositif (100) d'affichage d'images selon la revendication 1, dans lequel ledit au moins un bit du mot binaire de la première image correspond au bit de poids fort du mot binaire de la première image.\n<CLM>\1\tDispositif (100) d'affichage d'images selon l'une des revendications précédentes, dans lequel l'unité mémoire (106) de chaque pixel (102) 28 comporte au moins trois bascules (112) couplées en série les unes aux autres et telles qu'une entrée d'une première des bascules (112.1) soit couplée à une entrée du pixel (102) destinée à recevoir les mots binaires, et qu'une sortie d'une dernière des bascules (112.N+1) soit couplée à une entrée de l'unité d'affichage (104). 5\n<CLM>\1\tDispositif (100) d'affichage d'images selon la revendication 3, dans lequel : - l'unité mémoire (106) de chaque pixel (102) comporte en outre au moins un multiplexeur (114) comprenant au moins : 10 - deux entrées de données dont l'une est couplée à une première sortie de l'unité de séquencement (108) sur laquelle le signal d'affichage est destiné à être envoyé et dont l'autre est couplée à une deuxième sortie de l'unité de séquencement (108) sur laquelle le signal de mémorisation est destiné à être envoyé, - une sortie couplée à une entrée de commande de chacune d'au 15 moins deux premières bascules (112.1 - 112.N) de l'unité mémoire (106) correspondant à celles, parmi les bascules (112) de l'unité mémoire (106), dans lesquelles lesdits au moins deux bits du mot binaire de la deuxième image et/ou du mot binaire de la première image sont destinés à être mémorisés pendant au moins une partie de l'affichage d'un bit du mot binaire de la première image, 20 - une entrée de commande couplée à une troisième sortie de l'unité de séquencement (108) sur laquelle un signal de sélection est destiné à être envoyé, permettant de coupler la sortie du multiplexeur (114) à l'une ou l'autre des deux entrées de données du multiplexeur (114) en fonction de la valeur du signal de sélection, - une entrée de commande de la dernière des bascules (112.N+1) de 25 l'unité mémoire (106) de chaque pixel (102) est couplée à la première sortie de l'unité de séquencement (108), - l'unité de séquencement (108) est configurée telle que, pour chaque pixel (102), le signal de sélection commande le multiplexeur (114) tel que pendant ladite au moins une partie de l'affichage d'un bit du mot binaire de la première image, le signal 30 de mémorisation est délivré sur la sortie du multiplexeur (114) et déclenche la 29 mémorisation desdits au moins deux bits du mot binaire de la deuxième image et/ou du mot binaire de la première image, et que pour l'affichage des autres bits mémorisés, le signal d'affichage est délivré sur la sortie du multiplexeur (114) et déclenche les affichages successifs de chacun des autres bits mémorisés. 5\n<CLM>\1\tDispositif (100) d'affichage d'images selon la revendication 3, dans lequel : - l'unité de séquencement (108) délivre sur une seule sortie le signal d'affichage et le signal de mémorisation sous la forme d'un seul et même signal appelé 10 signal d'affichage et de mémorisation, ladite sortie étant couplée à une entrée de commande de chacune d'au moins deux premières bascules (112.1 - 112.N) de l'unité mémoire (106) correspondant à celles, parmi les bascules (112) de l'unité mémoire (106), dans lesquelles lesdits au moins deux bits du mot binaire de la deuxième image et/ou du mot binaire de la première image sont mémorisés pendant au moins une partie de 15 l'affichage d'un bit du mot binaire de la première image, - l'unité mémoire (106) de chaque pixel (102) comporte en outre au moins un multiplexeur (118) comprenant deux entrées de données, dont l'une est couplée à la sortie de l'unité de séquencement (108) sur laquelle le signal d'affichage et de mémorisation est destiné à être délivré et dont l'autre est couplée à un potentiel 20 électrique de référence, une entrée de commande couplée à une troisième sortie de l'unité de séquencement (108) sur laquelle un signal de sélection est destiné à être envoyé et permettant de coupler la sortie du multiplexeur (118) à l'une ou l'autre des deux entrées de données du multiplexeur (118) en fonction de la valeur du signal de sélection, et une sortie couplée à une entrée de commande de la dernière des bascules 25 (112) de l'unité mémoire (106), - l'unité de séquencement (108) est configurée telle que, pour chaque pixel, le signal de sélection commande le multiplexeur (118) tel que pendant ladite au moins une partie de l'affichage d'un bit du mot binaire de la première image, le potentiel électrique de référence soit délivré sur la sortie du multiplexeur pendant que le signal 30 d'affichage et de mémorisation délivré sur l'entrée de commande de chacune des 30 premières bascules (112.1 - 112.N) de l'unité mémoire (106) déclenche la mémorisation desdits au moins deux bits du mot binaire de la deuxième image et/ou du mot binaire de la première image, et que pour l'affichage des autres bits mémorisés, le signal d'affichage et de mémorisation soit délivré sur les entrées de commande des bascules (112) de 5 l'unité mémoire (106) et déclenche les affichages successifs de chacun des autres bits mémorisés.\n<CLM>\1\tDispositif (100) d'affichage d'images selon l'une des revendications 3 à 5, dans lequel, dans chaque pixel (102), la sortie de la dernière des 10 premières bascules (112.N) de l'unité mémoire (106) du pixel (102) est couplée à l'entrée de la première des bascules (112.1) de l'unité mémoire (106) du pixel (102) par l'intermédiaire d'un interrupteur (120) commandé par l'unité de séquencement (108) qui est configurée pour fermer l'interrupteur (120) lorsque le mot binaire de la première image est similaire au mot binaire de la deuxième image. 15\n<CLM>\1\tDispositif (100) d'affichage d'images selon l'une des revendications 1 ou 2, dans lequel : l'unité mémoire (106) de chaque pixel (102) comporte : - au moins deux premières bascules (122.1 - 122.N) couplées en 20 série l'une à l'autre et telles qu'une entrée de données d'une première desdites au moins deux premières bascules (122.1) soit couplée à une entrée du pixel (102) destinée à recevoir les mots binaires, - au moins deux deuxièmes bascules (124.1 - 124.N) couplées en série l'une à l'autre et telles qu'une entrée de données d'une première desdites au moins 25 deux deuxièmes bascules (124.1) soit couplée à ladite entrée du pixel (102), - un circuit de commutation (126) comprenant deux entrées de données, dont l'une est couplée à une première sortie de l'unité de séquencement (108) sur laquelle le signal d'affichage est destiné à être envoyé et dont l'autre est couplée à une deuxième sortie de l'unité de séquencement (108) sur laquelle le signal de 30 mémorisation est destiné à être envoyé, une entrée de commande couplée à une 31 troisième sortie de l'unité de séquencement (108) sur laquelle un signal de sélection est destiné à être envoyé, une première sortie couplée à une entrée de commande de chacune des premières bascules (122.1 - 122.N) et une deuxième sortie couplée à une entrée de commande de chacune des deuxièmes bascules (124.1 - 124.N), et configuré 5 tel qu'en fonction de la valeur du signal de sélection, la première sortie soit couplée à la première entrée de données et la deuxième sortie soit couplée à la deuxième entrée de données, ou la première sortie soit couplée à la deuxième entrée de données et la deuxième sortie soit couplée à la première entrée de données, - un multiplexeur (128) comprenant deux entrées de données 10 dont l'une est couplée à la sortie d'une dernière desdites au moins deux premières bascules (122.N) et dont l'autre est couplée à la sortie d'une dernière desdites au moins deux deuxièmes bascules (124.N), une entrée de commande couplée à la troisième sortie de l'unité de séquencement (108), et une sortie couplée à une entrée de l'unité d'affichage (104), 15 - l'unité de séquencement (108) est configurée telle que, pour chaque pixel (102), le signal de sélection commande le circuit de commutation (126) et le multiplexeur (128) tels que pendant ladite au moins une partie de l'affichage d'au moins un bit du mot binaire de la première image via les premières bascules (122.1 - 122.N), le signal de mémorisation est délivré aux entrées de commande des deuxièmes bascules 20 (124.1 - 124.N) et déclenche la mémorisation desdits au moins deux bits du mot binaire de la deuxième image et/ou du mot binaire de la première image dans les deuxièmes bascules (124.1 - 124.N).\n<CLM>\1\tDispositif (100) d'affichage d'image selon l'une des revendications 25 1 ou 2, dans lequel l'unité mémoire (106) de chaque pixel (102) comporte : - au moins trois éléments mémoires (130.1 - 130.N) comprenant chacun une entrée sur laquelle un bit à mémoriser est destiné à être appliqué et une sortie sur laquelle un bit mémorisé est destiné à être délivré, 32 - un premier générateur d'adresse (132) comprenant une entrée couplée à une première sortie de l'unité de séquencement (108) sur laquelle le signal de mémorisation est destiné à être délivré, - un démultiplexeur (134) comprenant une entrée de donnée couplée 5 à une entrée du pixel (102) destinée à recevoir les mots binaires, au moins trois sorties chacune couplée à une entrée de l'un des éléments mémoires (130.1 - 130.N), et une entrée de commande couplée à une sortie du premier générateur d'adresse (132), - un deuxième générateur d'adresse (136) comprenant une entrée couplée à une deuxième sortie de l'unité de séquencement (108) sur laquelle le signal 10 d'affichage est destiné à être délivré, - un multiplexeur (138) comprenant au moins trois entrées de donnée chacune couplée à une sortie de l'un des éléments mémoires (130.1 - 130.N), une sortie couplée à une entrée de l'unité d'affichage (104), et une entrée de commande couplée à une sortie du deuxième générateur d'adresse (136), 15 et dans lequel l'unité de séquencement (108) est configurée telle que, pour chaque pixel (102) : - lors de la mémorisation d'un bit déclenchée par le signal de mémorisation, le premier générateur d'adresse (132) délivre au démultiplexeur (134) un premier signal d'adresse codant sur plusieurs bits l'adresse de l'un des éléments 20 mémoires (130.1 - 130.N) dans lequel ledit bit est mémorisé, - lors de l'affichage d'un des bits mémorisés déclenché par le signal d'affichage, le deuxième générateur d'adresse (136) délivre au multiplexeur (138) un deuxième signal d'adresse codant sur plusieurs bits l'adresse de l'un des éléments mémoires (130) depuis lequel ledit un des bits mémorisés est lu. 25\n<CLM>\1\tDispositif (100) d'affichage d'images selon l'une des revendications précédentes, dans lequel : - l'unité mémoire (106) est configurée pour mémoriser au moins N+1 bits ; et 33 - pendant au moins une partie de l'affichage d'un bit du mot binaire de la première image, le signal de mémorisation déclenche la mémorisation des N bits du mot binaire de la deuxième image ou la mémorisation de N-1 bits du mot binaire de la première image et d'un bit du mot binaire de la deuxième image. 5\n<CLM>\1\tProcédé d'affichage d'images par un dispositif (100) d'affichage d'images comprenant au moins une matrice de pixels (102) agencés en formant plusieurs lignes et plusieurs colonnes de pixels (102), réalisant un affichage successif d'images chacune formée de plusieurs mots binaires de type BCM codé sur N bits, avec N nombre entier supérieur ou égal à 2, chaque pixel affichant, pendant l'affichage d'une image, l'un 10 des mots binaires, le procédé comprenant, pendant l'affichage d'une première image et pour chaque pixel (102), une mémorisation, dans une unité mémoire (106) disposée dans le pixel (102), d'au moins deux bits du mot binaire d'une deuxième image destinée à être affichée après la première image et/ou du mot binaire de la première image, déclenchée 15 pendant au moins une partie de l'affichage d'au moins un bit du mot binaire de la première image.\n<CLM>\1\tProcédé d'affichage d'images selon la revendication 10, dans lequel le bit du mot binaire de la première image correspond au bit de poids fort du mot 20 binaire de la première image.\n<CLM>\1\tProcédé d'affichage d'images selon l'une des revendications 10 et 11, dans lequel lesdits au moins deux bits du mot binaire de la deuxième image et/ou du mot binaire de la première image sont mémorisés séquentiellement dans l'unité mémoire 25 (106) pendant ladite au moins une partie de l'affichage d'au moins un bit du mot binaire de la première image.\n<CLM>\1\tProcédé d'affichage d'images selon l'une des revendications 10 à 12, dans lequel le signal d'affichage et le signal de mémorisation correspondent à, ou sont 30 combinés dans, un seul signal d'affichage et de mémorisation. 34\n<CLM>\1\tProcédé d'affichage d'images selon l'une des revendications 10 à 13, dans lequel, lorsque le mot binaire est destiné à être le même dans les première et deuxième images, les bits du mot binaire de la première image sont mémorisés de 5 nouveau dans l'unité mémoire pour former le mot binaire de la deuxième image.\n<CLM>\1\tProcédé d'affichage d'images selon l'une des revendications 10 à 14, dans lequel : - l'unité mémoire (106) est configurée pour mémoriser au moins N+1 10 bits ; et - pendant au moins une partie de l'affichage d'un bit du mot binaire de la première image, le signal de mémorisation déclenche la mémorisation des N bits du mot binaire de la deuxième image ou la mémorisation de N-1 bits du mot binaire de la première image et d'un bit du mot binaire de la deuxième image. 15