Brevet FR3074609A1 (20190607)

REVENDICATIONS1. Circuit integre comportant au moins un plot de soudure (2) comprenant, dans une superposition de niveaux de metallisation (Ma, Mb, Mc), une structure sous-jacente (ST) comportant un reseau de premieres pistes metalliques (PMa, PMb, PMc) regulieres et agencees pour renforcer la resistance mecanique de ladite structure sous-jacente (ST), et pour etablir une connexion electrique entre le niveau superieur (Mc) et un niveau inferieur (Mb, Ma) desdits niveaux de metallisation de la structure sous-jacente (ST), ladite structure (ST) comportant en outre un chemin de detection (Rcrk) comprenant, dans lesdits niveaux de metallisation (Ma, Mb, Mc), des deuxiemes pistes metalliques (Ra, Rb, Rc) passant entre les premieres pistes metalliques (PMa, PMb, PMc), le chemin de detection (Rcrk) ayant une borne d'entree (I) et une borne de sortie (S) destinees a fournir une mesure representative d'une presence de fissures dans ladite structure (ST).\n<CLM>\1\tCircuit integre selon la revendication 1, les premieres pistes metalliques (PMA, PMb, PMc) etant espacees une a une par un intervalle d'une premiere largeur (dl), dans lequel les deuxiemes pistes metalliques (Ra, Rb, Rc) ont une deuxieme largeur (d2) inferieure a un dixieme de la premiere largeur (dl).\n<CLM>\1\tCircuit integre selon l'une des revendications 1 ou 2, dans lequel les premieres pistes metalliques (PMb) d'un niveau de metallisation (Mb) sont paralleles entre elles et perpendiculaires avec les premieres pistes metalliques (PMa, PMc) d'un niveau de metallisation adjacent (Ma, Mc), et dans lequel les premieres pistes metalliques (PMa, PMb) appartenant a des niveaux de metallisation adjacents (Ma, Mb) sont reliees electriquement, au niveau de chaque superposition desdites pistes (PMa, PMb), par au moins un deuxieme via (VMa) appartenant a un niveau de vias (Va) separant lesdits niveaux de metallisations adjacents.\n<CLM>\1\tCircuit integre selon l'une des revendications precedentes, dans lequel les deuxiemes pistes metalliques (Ra, Rb, Rc) appartenant a des niveaux de metallisation adjacent sont reliees electriquement une 19 a une par au moins un deuxieme via (VRa, VRb), appartenant a un niveau de vias (Va, Vb) separant lesdits niveaux de metallisations adj acents.\n<CLM>\1\tCircuit integre selon l'une des revendications precedentes, 5 dans lequel le chemin de detection (Rcrk) dessine une courbe de remplissage passant par un nombre superieur a un nombre plancher de zones (Zi,j) en equipartition dans ladite structure (ST), et ayant une longueur entre la borne d'entree (I) et la borne de sortie (0) inferieure a une valeur plafond. 10\n<CLM>\1\tCircuit integre selon l'une des revendications precedentes, dans lequel le chemin detection (Rcrk) dessine une courbe de remplissage selon un parcours sinueux comportant des branches agencees en &toile autour d'une region centrale.\n<CLM>\1\tCircuit integre selon l'une des revendications precedentes, 15 comprenant des moyens de mesure (MES) configures pour effectuer une mesure d'une valeur resistive entre la borne d'entree (I) et la borne de sortie (0) dudit chemin de detection (Rcrk).\n<CLM>\1\tProcede de controle d'une production de circuits integres selon l'une des revendications precedentes, comprenant, apres une 20 &tape de soudure d'un element soude (3,\n<CLM>\1\tsur ledit au moins un plot de soudure (2) de chaque circuit integre (703), une phase de test (705) comprenant une mesure d'une valeur resistive entre la borne d'entree (I) et la borne de sortie (0) dudit chemin de detection (Rcrk), et une phase de decision (707) au cours de laquelle est emis un signal de 25 qualite (711,\n<CLM>\1\trepresentatif de la qualite dudit circuit integre en fonction du resultat de la mesure.\n<CLM>\1\tProcede selon la revendication 8, dans lequel la phase de decision (707) comprend une comparaison de la valeur resistive mesuree avec une valeur de reference, un signal de qualite defectueuse 30 (711) etant emis si la valeur resistive mesuree est superieure a la valeur de reference.\n<CLM>\1\tProcede selon l'une des revendications 8 ou 9, comprenant une phase de tri (713,\n<CLM>\1\tcomprenant une mise a l'ecart des circuits integres ou non, en fonction du signal de qualite correspondant. 20\n<CLM>\1\tProcede selon l'une des revendications 8 a 10, dans lequel ladite mesure d'une valeur resistive comprend une emission d'un signal analogique ou numerique sur la borne d'entree (I) et une reception dudit signal analogique ou numerique sur la borne de sortie 5 (0).