Brevet FR3077927A1 (20190816)

REVENDICATIONS1. Procédé de fabrication d'un capteur d'images, comportant les étapes successives suivantes : a) réaliser une structure comportant une couche semiconductrice (101) ayant une face avant et une face arrière, 5 et un mur d'isolation capacitif (105) s'étendant verticalement de la face avant à la face arrière de la couche semiconductrice, le mur d'isolation capacitif comprenant des première (105a) et deuxième (105b) parois isolantes séparées par une région (105c) en un matériau conducteur ou semiconducteur ; et 10 b) graver, depuis la face arrière de ladite structure, une partie de l'épaisseur de la couche semiconductrice (101) et de la région (105c) en un matériau conducteur ou semiconducteur, de façon sélective par rapport aux parois isolantes (105a, 105b).\n<CLM>\1\tProcédé selon la revendication 1, comprenant en 15 outre une étape de dépôt d'une couche de passivation (107) sur la face arrière de la structure obtenue à l'issue de l'étape b).\n<CLM>\1\tProcédé selon la revendication 2, comprenant, après l'étape b) et avant l'étape de dépôt de la couche de passivation (107), une étape d'oxydation de la face arrière de la couche 20 semiconductrice (101).\n<CLM>\1\tProcédé selon la revendication 2 ou 3, dans lequel la couche de passivation (107) est déposée par dépôt en couches monoatomiques successives.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 2 25 à 4, dans lequel la couche de passivation est en un matériau diélectrique de constante diélectrique supérieure à celle de l'oxyde de silicium.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 5, dans lequel la couche semiconductrice (101) est en silicium 30 monocristallin, la région (105c) en un matériau conducteur ou semiconducteur est en silicium polycristallin, et les première (105a) et deuxième (105b) parois isolantes sont en oxyde de silicium. B16832 - 17-GR3-0578 15\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 6, dans lequel le mur d'isolation capacitif (105) comprend une troisième paroi isolante (105d) séparant la région (105c) en un matériau conducteur ou semiconducteur en deux parois (105c1, 5 105c2) distinctes.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 7, dans lequel la structure réalisée à l'étape a) comprend en outre une structure d'interconnexion revêtant la face avant de la couche semiconductrice (101). 10\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 8, dans lequel l'étape a) comprend les étapes successives suivantes : prévoir un substrat dont la partie avant est formée par la couche semiconductrice (101) ; 15 former le mur d'isolation (105) dans la couche semiconductrice (101) à partir de la face avant du substrat (101) ; et amincir le substrat par sa face arrière jusqu'à atteindre la face arrière de la couche semiconductrice (101) et 20 du mur d'isolation capacitif (105).\n<CLM>\1\tCapteur d'images comportant une couche semiconductrice (101) ayant une face avant et une face arrière, et un mur d'isolation capacitif (105) s'étendant verticalement de la face avant à la face arrière de la couche semiconductrice, le 25 mur d'isolation capacitif comprenant des première (105a) et deuxième (105b) parois isolantes séparées par une région (105c) en un matériau conducteur ou semiconducteur, dans lequel les première (105a) et deuxième (105b) parois isolantes se prolongent en saillie de la face arrière de la couche semiconductrice (101). 30\n<CLM>\1\tCapteur selon la revendication 10, dans lequel la région (105c) en un matériau conducteur ou semiconducteur ne se prolonge pas en saillie de la face arrière de la couche semiconductrice (101).\n<CLM>\1\tCapteur selon la revendication 10 ou 11, comprenant 35 en outre une couche de passivation (107) revêtant la face arrière B16832 - 17-GR3-0578 16 de la couche semiconductrice (101) et du mur d'isolation capacitif (105).