Brevet FR3066871A1 (20181130)

REVENDICATIONS1. Dispositif de détection de fautes comprenant : un registre à décalage (2) adapté à décaler, au rythme d'une horloge, un signal binaire alternant entre deux niveaux logiques dans des cellules successives du registre à décalage ; et un premier circuit logique (4) adapté à comparer des valeurs contenues dans au moins un couple de cellules du registre (2).\n<CLM>\1\tDispositif de détection de fautes selon la revendi- cation 1, dans lequel le premier circuit logique (4) est adapté à comparer les valeurs contenues dans trois cellules successives connectées à des première (6), deuxième (8) et troisième (10) entrées et est adapté à comparer une valeur reçue en première entrée (6) avec une valeur reçue en deuxième entrée (8), et à comparer une valeur reçue en deuxième entrée (8) avec une valeur reçue en troisième entrée (10).\n<CLM>\1\tDispositif de détection de fautes selon la revendication 2, dans lequel une dernière des cellules successives du registre (2) est connectée à la troisième entrée (10) du premier circuit logique (4), une avant-dernière cellule du registre (2) est connectée à la deuxième entrée (8) du premier circuit logique (4) et une antépénultième cellule du registre (2) est connectée à la première entrée (6) du premier circuit logique (4).\n<CLM>\1\tDispositif de détection de fautes selon la revendi25 cation 3, dans lequel le premier circuit logique (4) comprend : deux portes OU Exclusif, l'une (14 ;\n<CLM>\1\tayant des entrées constituant les première (6) et deuxième (8) entrées du circuit logique (4) et l'autre (16 ;\n<CLM>\1\tayant une entrée connectée à la deuxième (8) entrée du circuit logique (4) et une entrée 30 constituant la troisième entrée (10) du circuit logique (4) ; et un deuxième circuit logique adapté à fournir une première valeur si les sorties des deux portes OU Exclusif (14, 16 ; 24,\n<CLM>\1\tont une valeur égale à un niveau logique bas et une seconde valeur dans les autres cas. 3066871 B15629 - 16-R0-0683 11\n<CLM>\1\tDispositif de détection de fautes selon la revendication 4, dans lequel le second circuit logique comprend : deux inverseurs (18, 20), chacun ayant une entrée connectée à la sortie d'une des portes OU Exclusif (14,\n<CLM>\1\t; et 5 une porte OU (22) dont les entrées sont connectées aux sorties des deux inverseurs (18, 20), la sortie de la porte OU (22) correspondant à la sortie (12) du premier circuit logique (4).\n<CLM>\1\tDispositif de détection de fautes selon la revendi- 10 cation 4, dans lequel le second circuit logique (4) comprend une porte ET (28) dont les entrées sont connectées aux sorties des portes OU Exclusif (24, 26), la sortie de la porte ET (28) correspondant à la sortie (12) du premier circuit logique (4).\n<CLM>\1\tDispositif de détection de fautes selon l'une 15 quelconque des revendications 1 à 6, dans lequel le registre à décalage (2) est composé de bascules (13) de type D connectées à un même premier signal d'horloge (CLK), une sortie (Q) de chaque bascule (13) autre qu'une dernière bascule du registre étant connectée à l'entrée D de la bascule (13) suivante. 20\n<CLM>\1\tDispositif de détection de fautes selon la revendi- cation 7, dans lequel une sortie complémentaire (Q) d'une première bascule (13) du registre est connectée à son entrée D.\n<CLM>\1\tDispositif de détection de fautes selon la revendication 7, dans lequel l'entrée D d'une première bascule (13) du 25 registre est connectée à un second signal d'horloge de fréquence égale à la moitié de celle du premier signal d'horloge (CLK).\n<CLM>\1\tDispositif de détection de fautes selon l'une quelconque des revendications 7 à 9, dans lequel la fréquence du premier signal d'horloge (CLK) est comprise entre 50 et 100 MHz. 30\n<CLM>\1\tDispositif de détection de fautes selon l'une quelconque des revendications 1 à 10, dans lequel le registre à décalage (2) est un registre en anneau.\n<CLM>\1\tPuce électronique comprenant une pluralité de dispositifs de détection de fautes selon l'une quelconque des 35 revendications 1 à\n<CLM>\1\t3066871 B15629 - 16-R0-0683 12\n<CLM>\1\tPuce selon la revendication 12, dans laquelle les dispositifs de détection de fautes occupent entre 3 et 10 % de la surface de la puce.