Brevet FR3073669A1 (20190517)

REVENDICATIONS1. Procédé de fabrication d'un dispositif optoélectronique, comportant les étapes suivantes : a) rapporter, sur une face d'un circuit intégré de contrôle (110) comportant une pluralité de plots métalliques (113) 5 de connexion, un empilement actif (150) de diode comportant au moins des première (153) et deuxième (157) couches semiconductrices dopées de types de conductivité opposés, de façon que la deuxième couche (157) de l'empilement soit électriquement connectée aux plots métalliques (113) du circuit de contrôle 10 (110) ; b) former dans l'empilement actif (150) des tranchées (173) délimitant une pluralité de diodes (176) connectées à des plots métalliques (113) distincts du circuit de contrôle (110) ; c) déposer une couche isolante (178, 178') sur les 15 parois latérales des tranchées (173) ; d) retirer partiellement la couche isolante (178, 178') de façon à libérer les flancs des portions de la première couche semiconductrice (153) délimitées par les tranchées ; et e) former une métallisation (180) revêtant les parois 20 latérales et le fond des tranchées (173) et contactant les flancs des portions de la première couche semiconductrice (153) délimitées par les tranchées.\n<CLM>\1\tProcédé selon la revendication 1, comportant en outre, avant l'étape a), au moins l'une des étapes suivantes : 25 une étape de dépôt d'au moins une première couche métallique (116) sur sensiblement toute la surface du circuit de contrôle (110) côté plots métalliques (113) ; et une étape de dépôt d'au moins une deuxième couche métallique (159) sur sensiblement toute la surface de la deuxième 30 couche (157) semiconductrice opposée à la première couche (153) semiconductrice.\n<CLM>\1\tProcédé selon la revendication 2, dans lequel la formation des tranchées (173) comprend : B16061 - DD17951 - TRT17047 18 une première étape de gravure de tranchées partielles traversant l'empilement actif (150) sur toute sa hauteur et débouchant sur la face supérieure de la première (116) ou deuxième (159) couche métallique ; et une deuxième étape de gravure au cours de laquelle les tranchées partielles sont prolongées à travers les première (116) et deuxième (159) couches métalliques.\n<CLM>\1\tProcédé selon la revendication 3, dans lequel la couche isolante (178, 178') comprend une première partie (178) déposée sur les flancs des tranchées partielles, entre les première et deuxième étapes de gravures, et une deuxième partie (178') déposée sur les flancs des tranchées (173) après la deuxième étape de gravure.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 15 à 4, dans lequel, à l'étape d), le retrait partiel de la couche isolante (178, 178') est réalisé par gravure anisotrope.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 5, dans lequel, lors de la mise en oeuvre de l'étape a), l'empilement actif (150) est supporté par un substrat de support 20 (151) situé du côté de la première couche (153) semiconductrice opposé à la deuxième couche (157) semiconductrice, le procédé comprenant en outre, entre l'étape a) et l'étape b), une étape de retrait du substrat de support (151).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 25 à 6, dans lequel la métallisation (180) formée à l'étape e) comble entièrement les tranchées (173).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 7, dans lequel lesdites diodes (176) semiconductrices sont des diodes électroluminescentes. 30\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 7, dans lequel lesdites diodes sont des photodiodes.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 9, dans lequel les première (153) et deuxième (157) couches semiconductrices sont des couches de nitrure de gallium, lesdites 35 diodes (176) étant des diodes au nitrure de gallium. B16061 - DD17951 - TRT17047 19\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 10, dans lequel le circuit de contrôle (110) est formé dans et sur un substrat semiconducteur (111).\n<CLM>\1\tDispositif optoélectronique, comportant : 5 un circuit intégré de contrôle (110) comportant une pluralité de plots métalliques (113) de connexion ; sur le circuit de contrôle (110), un empilement actif (150) de diode comportant au moins des première (153) et deuxième (157) couches semiconductrices dopées de types de conductivité 10 opposés, la deuxième couche (157) de l'empilement étant électriquement connectée aux plots métalliques (113) du circuit de contrôle (110) ; des tranchées (173) s'étendant dans l'empilement actif (150) et délimitant dans l'empilement actif (150) une pluralité 15 de diodes (176) connectées à des plots métalliques (113) distincts du circuit de contrôle (110) ; une couche isolante (178, 178') revêtant les parois latérales des tranchées (173) à l'exception d'au moins une partie des flancs des portions de la première couche semiconductrice 20 (153) délimitées par les tranchées (173) ; et une métallisation (180) revêtant les parois latérales et le fond des tranchées et contactant les flancs des portions de la première couche semiconductrice (153) délimitées par les tranchées (173).