Brevet FR3075430A1 (20190621)

REVENDICATIONS1. Procede de traitement de donnees mis en oeuvre dans un dispositif electronique (1) equipe d'un processeur (2), ce procede comprenant une etape (E4 ; E22) d'ex6cution d'un premier ensemble d'instructions (INSTRINIT) par le processeur (2) et une etape (E10 ; E28) d'execution d'un second ensemble d'instructions (INSTRcRyp-ro) par le processeur (2), caracterise en ce que, entre l'etape (E4 ; E22) d'execution du premier ensemble d'instructions (INSTRINIT) et l'etape (E10 ; E28) d'execution du second ensemble d'instructions (INSTRcRypT0), est executee une sequence d'instructions selectionnee aleatoirement parmi une pluralite de sequences d'instructions ayant des durees d'execution differentes, et en ce qu'au moins une des sequences d'instructions de ladite pluralite comprend des instructions concues pour effectuer une operation de verification du 15 fonctionnement du dispositif electronique (1) lorsque ces instructions sont executees par le processeur (2).\n<CLM>\1\tProcede selon la revendication 1, comprenant les etapes suivantes : - determination aleatoire (E6 ; E24) d'un nombre (A) ; 20 - lancement de ('execution de la sequence d'instructions associee au nombre determine (A) parmi les sequences d'instructions de ladite pluralite.\n<CLM>\1\tProcede selon la revendication 1 ou 2, dans lequel chaque sequence d'instructions de la pluralite effectue une operation correspondante de verification 25 du fonctionnement du dispositif electronique (1).\n<CLM>\1\tProcede selon l'une des revendications 1 a 3, dans lequel au moins une sequence d'instructions de la pluralite effectue une combinaison d'operations de verification du fonctionnement du dispositif electronique (1). 30\n<CLM>\1\tProcede selon l'une des revendications 1 a 4, comprenant les etapes suivantes : - lors de ('execution de la sequence d'instructions selectionnee aleatoirement, memorisation d'un indicateur de realisation (INDi) d'au moins une operation de verification associee a la sequence d'instructions concernee ; - lors d'une phase ulterieure du fonctionnement du dispositif electronique, mise en oeuvre (E34) de ladite au moins une operation de verification seulement en cas d'absence dudit indicateur de realisation. 5\n<CLM>\1\tProcede selon l'une des revendications 1 a 5, dans lequel ('operation de verification est une operation de verification d'integrite d'une partie au moins d'une memoire (4 ;\n<CLM>\1\tdu dispositif electronique (1). 10\n<CLM>\1\tProcede selon l'une des revendications 1 a 5, dans lequel ('operation de verification est une operation de verification d'une valeur d'une variable memorisee au sein du dispositif electronique (1).\n<CLM>\1\tProcede selon l'une des revendications 1 a 5, dans lequel ('operation 15 de verification est une operation de verification d'une mesure fournie par un capteur equipant le dispositif electronique (1).\n<CLM>\1\tProcede selon l'une des revendications 1 a 5, dans lequel ('operation de verification est une operation de verification de reception d'un signal de fonctionnement correct en provenance d'un composant du dispositif electronique (1).\n<CLM>\1\tDispositif electronique comprenant un processeur (2) et une unite de memorisation (6) d'instructions executables par le processeur (2), caracterise en ce que lesdites instructions sont congues de sorte qu'entre une etape (E4 ; E22) d'execution d'un premier ensemble d'instructions (INSTRinirr) et une etape (E10 ; E28) d'execution d'un second ensemble d'instructions (INSTRaRyp-ro), est executee une sequence d'instructions selectionnee aleatoirement parmi une pluralite de sequences d'instructions ayant des durees d'execution differentes, et en ce qu'au moins une des sequences d'instructions de ladite pluralite comprend des instructions congues pour effectuer une operation de verification du fonctionnement du dispositif electronique (1) lorsque ces instructions sont executees par le processeur (2).