Brevet FR3067516A1 (20181214)

REVENDICATIONS1. Procédé de fabrication de première (16P) et deuxième (16N) régions semiconductrices séparées par des tranchées isolantes (22), comprenant : a) recouvrir un substrat semiconducteur (10) de 5 nitrure de silicium (20) ; b) doper par implantation ionique le nitrure de silicium (20) situé au-dessus de la première région ; c) graver les tranchées (22) à travers le nitrure de silicium ; 10 d) graver partiellement de manière isotrope le nitrure de silicium dopé (20') ; e) remplir les tranchées d'un isolant jusqu'à un niveau situé au-dessus de celui de la première région ; et f) retirer le nitrure de silicium (20, 20'), d'où il 15 résulte que les bords de la première région seulement sont recouverts d'un anneau d'isolant (50).\n<CLM>\1\tProcédé selon la revendication 1, comprenant en outre une étape de nettoyage de la structure obtenue à l'étape f), d'où il résulte la formation de cuvettes (28) à la surface 20 de l'isolant autour de la deuxième région (16N).\n<CLM>\1\tProcédé selon la revendication 1 ou 2, dans lequel à l'étape a) le nitrure de silicium (20) a une épaisseur comprise entre 80 et 200 rua, et à l'étape b) l'implantation ionique est réalisée avec une énergie supérieure à 60 keV. 25\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 3, dans lequel à l'étape b) les ions implantés sont choisis dans le groupe comprenant l'argon et le phosphore.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 4, dans lequel à l'étape d) la gravure retire une épaisseur de 30 nitrure de silicium (20) comprise entre 2 et 15 rua, et à l'étape e) ledit niveau est entre 1 et 10 nm au-dessus de celui de la première région (16P). B16104 - 17-R0-0181 14\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 5, dans lequel à l'étape d) la gravure partielle est réalisée par une solution comprenant de l'acide phosphorique.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 5 à 6, dans lequel le substrat (10) est la couche semiconductrice supérieure d'une structure SOI.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 6, dans lequel le substrat (10) est massif.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 10 à 8 pour la fabrication simultanée d'un transistor à canal N et d'un transistor à canal P, comprenant en outre : avant l'étape a), doper de type P la première région (16P) et de type N la deuxième région (16N) ; et après l'étape f), former le transistor à canal P dans 15 et sur la deuxième région et le transistor à canal N dans et sur la première région.\n<CLM>\1\tDispositif comprenant des première (16) et deuxième (18) régions semiconductrices (16N, 16P) séparées par des tranchées (22) remplies d'un isolant, les bords de la 20 première région seulement étant recouverts d'un anneau (50) de l'isolant.\n<CLM>\1\tDispositif selon la revendication 10, dans lequel la surface de l'isolant forme des cuvettes (28) autour des deuxièmes régions (18). 25\n<CLM>\1\tPuce électronique comprenant un dispositif selon la revendication 10 ou 11, un transistor à canal N situé dans et sur la première région (16P), et un transistor à canal P situé dans et sur la deuxième région (16N).