Brevet FR3075445A1 (20190621)

REVENDICATIONS1. Circuit mei-noire comprenant une pluralite de cellules elementaires (10) reparties en plusieurs matrices (Al, A2 ; A) comprenant chacune M colonnes, avec M entier superieur ou egal a 2, dans lequel : chaque colonne de chaque matrice comprend une premiere ligne de bit locale (LRBL ; LRBLT ) directement connectee a chacune des cellules de la colonne ; chaque colonne de chaque matrice comprend une premiere ligne de bit globale (GRBL ; GRBLT ; VGRBL , HGRBL ) reliee a la premiere ligne de bit locale (LRBL ) de la colonne par un premier circuit de liaison (31), le premier circuit de liaison (31) etant commandable pour : - isoler la premiere ligne de bit locale de la colonne de sa premiere ligne de bit globale, - transmettre sur la premiere ligne de bit globale de la colonne un signal binaire present sur sa premiere ligne de bit locale, ou - transmettre sur la premiere ligne de bit locale de la colonne un signal binaire present sur sa premiere ligne de bit globale ; et les premieres lignes de bit globales (GRBL ; GRBLT ; VGRBL , HGRBL ) des colonnes de meme rang j des differentes matrices (Al, A2 ; A), avec j entier allant de 0 a M-1, sont reliees entre elles.\n<CLM>\1\tCircuit mei-noire selon la revendication 1, dans lequel chaque premier circuit de liaison (31) comprend : des premier (401) et deuxieme (403) transistors connectes en serie entre un noeud (VDD) d'application d'une tension d'alimentation du circuit et la premiere ligne de bit 30 globale (GRBL ; GRBLT ; VGRBL , HGRBL ) de la colonne ; et des troisieme (405) et quatrieme (407) transistors connectes en serie entre la premiere ligne de bit locale (LRBL B16064 - DD17955 40 ; LRBLT ) de la colonne et un noeud (GND) d'application d'un potentiel de reference du circuit, la grille du deuxieme transistor (403) etant connectee a la premiere ligne de bit locale (LRBL ; LRBLT ) de la 5 colonne, et la grille du troisieme transistor (405) etant connectee a la premiere ligne de bit globale (GRBL ; GRBLT ) de la colonne.\n<CLM>\1\tCircuit mei-noire selon la revendication 1 ou 2, dans lequel lesdites matrices (Al, A2) font partie d'un meme 10 module mei-noire, les premieres lignes de bit globales (GRBL ; GRBLT ) des colonnes de meme rang j des differentes matrices etant directement connectees entre elles.\n<CLM>\1\tCircuit mei-noire selon la revendication 1 ou 2, dans lequel lesdites matrices (A) font partie de modules mei-noire 15 distincts, les premieres lignes de bit globales (GRBL ; GRBTL ; VGRBL , HGRBL ) des colonnes de meme rang j des differentes matrices etant reliees en serie par l'intermediaire de circuits de liaison supplementaires (61).\n<CLM>\1\tCircuit mei-noire selon la revendication 4, dans 20 lequel chaque circuit de liaison supplementaire (61) reliant en serie une premiere ligne de bit globale (GRBL T) d'une premiere colonne de rang j d'un module mei-noire a une premiere ligne de bit globale (GRBL B) d'une deuxieme colonne de meme rang j d'un module mei-noire voisin, est commandable pour : 25 -isoler lesdites premieres lignes de bit globales (GRBL T ; GRBL B) l'une de l'autre, -recopier sur la premiere ligne de bit globale (GRBL B) de la deuxieme colonne un signal binaire present sur la premiere ligne de bit globale (GRBL T) de la premiere colonne, ou -recopier sur la premiere ligne de bit globale (GRBL T) de la premiere colonne un signal binaire present sur la premiere ligne de bit globale (GRBL B) de la deuxieme colonne.\n<CLM>\1\tCircuit mei-noire selon la revendication 5, dans lequel chaque circuit de liaison supplementaire (61) comprend : B16064 - DD17955 41 un amplificateur (701) ayant une entrée reliee a la premiere ligne de bit globale (GRBL T) de la premiere colonne par un cinquieme transistor (703) et une sortie reliee a la premiere ligne de bit globale (GRBL B) de la deuxieme colonne par un sixieme 5 transistor (705) ; un septieme transistor (707) reliant la premiere ligne de bit globale (GRBL T) de la premiere colonne a la sortie de l'amplificateur (701) ; et un huitieme transistor (709) reliant la premiere ligne 10 de bit globale (GRBL B) de la deuxieme colonne a l'entree de l'amplificateur (701).\n<CLM>\1\tCircuit mei-noire selon la revendication 6, dans lequel dans chaque circuit de liaison supplementaire (61), les grilles des cinquieme (703) et sixieme (705) transistors sont 15 connectees a une meme premiere piste conductrice de commande (T2B SEL) du circuit de liaison, et les grilles des septieme (707) et huitieme (709) transistors sont connectees a une meme deuxieme piste conductrice de commande (B2T SEL) du circuit de liaison.\n<CLM>\1\tCircuit mei-noire selon l'une quelconque des 20 revendications 1 a 7, dans lequel dans chaque colonne de chaque matrice, la premiere ligne de bit locale (LRBL ) et la premiere ligne de bit globale (VGRBL ) de la colonne s'etendent selon la direction de la colonne, et dans lequel, pour chaque colonne de chaque matrice, le circuit mei-noire comprend en outre une premiere 25 ligne de bit globale supplementaire (HGRBL ) connectee a la premiere ligne de bit globale de la colonne, la premiere ligne de bit globale supplementaire s'etendant orthogonalement a la direction de la colonne.\n<CLM>\1\tCircuit mei-noire selon la revendication 8, dans 30 lequel lesdites plusieurs matrices sont disposees matriciellement selon des rang-6es et des colonnes, les matrices d'une meme colonne etant reliees les unes aux autres par leurs premieres lignes de bit globales (VGRBL ) et les matrices d'une meme rang-6e etant reliees les unes aux autres par leurs premieres lignes de bit globales supplementaires (HGRBL ). B16064 - DD17955 42\n<CLM>\1\tCircuit mei-noire selon l'une quelconque des revendications 1 a 9, comprenant un circuit de controle adapte a activer simultanement en lecture une premiere cellule d'une colonne de rang j d'une premiere matrice du circuit mei-noire, et 5 une deuxieme cellule d'une deuxieme colonne de meme rang j d'une deuxieme matrice du circuit mei-noire, et a commander le ou les circuits de liaison reliant la premiere ligne de bit locale (LRBL ; LRBLT ) de la premiere colonne a la premiere ligne de bit locale (LRBL ; LRBLT ) de la deuxieme colonne pour 10 transmettre sur la premiere ligne de bit locale de la deuxieme colonne un signal binaire present sur la premiere ligne de bit locale de la premiere colonne, de facon a realiser une operation logique ayant pour operandes les donnees stockees dans les premiere et deuxieme cellules. 15\n<CLM>\1\tCircuit mei-noire selon l'une quelconque des revendications 1 a 10, dans lequel : chaque colonne de chaque matrice comprend une deuxieme ligne de bit locale (LRBLF ) directement connectee a chacune des cellules de la colonne ; et 20 chaque colonne de chaque matrice comprend une deuxieme ligne de bit globale (GRBLF ) reliee a la deuxieme ligne de bit locale (LRBLF ) de la colonne par un deuxieme circuit de liaison (31), le deuxieme circuit de liaison (31) etant commandable pour : - isoler la deuxieme ligne de bit locale de la colonne 25 de sa deuxieme ligne de bit globale, - transmettre sur la deuxieme ligne de bit globale de la colonne un signal binaire present sur sa deuxieme ligne de bit locale, ou - transmettre sur la deuxieme ligne de bit locale de 30 la colonne un signal binaire present sur sa deuxieme ligne de bit globale ; et les deuxieme lignes de bit globales (GRBLF ) des colonnes de meme rang j des differentes matrices sont reliees entre elles. B16064 - DD17955 43\n<CLM>\1\tCircuit mei-noire selon la revendication 11, comprenant en outre, pour chaque colonne de chaque matrice, un circuit additionnel (1001) connecte aux premiere (LRBLT ) et deuxieme (LRBLF ) lignes de bit locales et aux premiere 5 (GRBLT ) et deuxieme (GRBLF ) lignes de bit globales de la colonne, le circuit additionnel (1001) etant adapte a mettre en oeuvre des operations de calcul logique ayant pour operandes des donnees binaires appliquees sur les premiere (LRBLT ) et deuxieme (LRBLF ) lignes de bit locales de la colonne et a 10 fournir les resultats de ces operations sur les premiere (GRBLT ) et deuxieme (GRBLF ) lignes de bit globales de la colonne.\n<CLM>\1\tCircuit mei-noire selon la revendication 12, dans lequel le circuit additionnel (1001) comprend : 15 un premier transistor (1102) reliant la premiere ligne de bit globale (GRBLT ) a un premier noeud intermediaire (n1) ; un deuxieme transistor (1104) reliant un deuxieme noeud intermediaire (n2) a un noeud d'application d'un potentiel d'alimentation bas (GND) du circuit mei-noire ; 20 un troisieme transistor (1106) reliant la deuxieme ligne de bit globale (GRBLF ) a un troisieme noeud intermediaire (n3) ; un quatrieme transistor (1108) reliant un quatrieme noeud intermediaire (n4) au noeud d'application du potentiel 25 d'alimentation bas (GND) du circuit mei-noire ; un premier interrupteur (S1) reliant le premier noeud intermediaire (n1) au deuxieme noeud intermediaire (n2) ; un deuxieme interrupteur (S2) reliant le troisieme noeud intemediaire (n3) au quatrieme noeud intermediaire (n4) ; 30 un troisieme interrupteur (S3) reliant le deuxieme noeud intermediaire (n2) au troisieme noeud intermediaire (n3) ; et un quatrieme interrupteur (S4) reliant le premier noeud intermediaire (n1) au quatrieme noeud intermediaire (n4).\n<CLM>\1\tCircuit mei-noire selon la revendication 13, dans 35 lequel : B16064 - DD17955 44 la grille du troisieme transistor (1106) du circuit additionnel est reliee a la premiere ligne de bit locale (LRBLT ) de la colonne ; la grille du deuxieme transistor (1104) du circuit 5 additionnel est reliee a la deuxieme ligne de bit locale (LRBLF ) de la colonne ; la grille du premier transistor (1102) du circuit additionnel est reliee a un noeud (LRBLT ) de fourniture d'un signal binaire complementaire du signal binaire porte par la 10 premiere ligne de bit de lecture locale (LRBLT ) de la colonne ; et la grille du quatrieme transistor (1108) est reliee a un noeud (LRBLF ) de fourniture d'un signal binaire complementaire du signal binaire porte par la deuxieme ligne de 15 bit de lecture locale (LRBLF ) de la colonne.