Brevet FR3071331A1 (20190322)

REVENDICATIONS1. Circuit comprenant : un générateur de tension (106) adapté à générer une tension d'alimentation variable (V_CORE) pour alimenter un coeur de traitement (102) ; un générateur de fréquence (108) adapté à générer un signal d'horloge à fréquence variable (CLK_CORE) du coeur de traitement, le générateur de fréquence comprenant une boucle à verrouillage de fréquence (400) comprenant : un oscillateur contrôlé de manière numérique (402) 10 agencé pour générer le signal d'horloge à fréquence variable (CLK CORE) ; et un contrôleur (614) agencé pour générer un signal de commande numérique (C_FREQ) pour contrôler l'oscillateur contrôlé de manière numérique (402) sur la base du produit d'un signal 15 d'erreur de fréquence (F_ERR) et d'un gain, le contrôleur étant agencé pour mettre en oeuvre une transition de fréquence du signal d'horloge à fréquence variable (CLK_CORE) à partir d'une première fréquence (F_H) jusqu'à une deuxième fréquence (F_T) inférieure à la première fréquence en générant : 20 une première valeur du signal de commande numérique (C_FREQ) sur la base d'une première valeur du gain appliqué à une première valeur du signal d'erreur de fréquence (F_ERR) pour appliquer une première réduction de la fréquence du signal d'horloge à fréquence variable à une troisième fréquence (F_L) 25 inférieure à la deuxième fréquence (F_T) ; et d'autres valeurs du signal de commande numérique (C FREQ) sur la base d'une ou plusieurs autres valeurs de gain.\n<CLM>\1\tCircuit selon la revendication 1, dans lequel le générateur de tension (106) est agencé pour mettre en oeuvre une 30 transition de tension à partir d'un premier niveau de la tension d'alimentation variable (V_CORE) jusqu'à un deuxième niveau inférieur au premier niveau à la suite de la première réduction de fréquence. B15491 - DDi6953ST 16\n<CLM>\1\tCircuit selon la revendication 1 ou 2, dans lequel le contrôleur (614) est adapté à appliquer la première valeur du gain qui provoque un dépassement (FOS) compris entre 10 et 30 pourcent de la différence de fréquence entre les première et 5 deuxième fréquences (F_H, F_T).\n<CLM>\1\tCircuit selon l'une quelconque des revendications 1 à 3, dans lequel le contrôleur (614) est agencé pour appliquer les autres valeurs de gain sélectionnées de telle sorte que la deuxième fréquence (F_T) ne soit pas dépassée par le signal 10 d'horloge à fréquence variable.\n<CLM>\1\tCircuit selon l'une quelconque des revendications 1 à 4, comprenant en outre : un compteur de fréquence (410) agencé pour générer une estimation (F_EST) de la fréquence du signal d'horloge à fréquence 15 variable (CLK_CORE) sur la base d'un signal d'horloge de référence (CLK REF) ; et un soustracteur (412) adapté à générer le signal d'erreur de fréquence (F_ERR) en soustrayant l'estimation de fréquence (F_EST) de la deuxième fréquence (F_T). 20\n<CLM>\1\tCircuit selon l'une quelconque des revendications 1 à 5, dans lequel l'oscillateur contrôlé de manière numérique (402) comprend un convertisseur numérique-analogique (404) et un oscillateur contrôlé par tension (406).\n<CLM>\1\tCircuit selon l'une quelconque des revendications 1 25 à 6, comprenant en outre un circuit de commande de gain (620) adapté à recevoir un signal de commande de fréquence (F CTRL) indiquant la deuxième fréquence (F_7) et à déterminer quand la transition de fréquence est une réduction de fréquence.\n<CLM>\1\tCircuit selon la revendication 7, dans lequel le 30 circuit de commande de gain (620) est agencé pour détecter quand une transition de fréquence n'est pas une réduction de fréquence et en réponse pour amener le contrôleur (616) à appliquer une valeur de gain ne conduisant pas à un dépassement de la deuxième fréquence (F_T). 35\n<CLM>\1\tDispositif électronique (100) comprenant : B15491 - DDi6953ST 17 le coeur de traitement (102) ; et le circuit de l'une quelconque des revendications 1 à 8, adapté à fournir la tension d'alimentation variable (V_CORE) et le signal d'horloge à fréquence variable (CLK_CORE) au coeur de 5 traitement (102).\n<CLM>\1\tProcédé pour réaliser une transition de tension et de fréquence d'un cm-ur de traitement (102), le procédé comprenant : mettre en oeuvre, par un contrôleur (614) d'une boucle à verrouillage de fréquence (400), une transition de fréquence d'un signal d'horloge à fréquence variable (CLK_CORE) à partir d'une première fréquence (F_H) jusqu'à une deuxième fréquence (F_T) inférieure à la première fréquence en générant : une première valeur d'un signal de commande numérique 15 (C FREQ) sur la base d'une première valeur de gain appliquée à une première valeur d'un signal d'erreur de fréquence (F_ERR) pour appliquer une première réduction de la fréquence du signal d'horloge à fréquence variable à une troisième fréquence (F_L) inférieure à la deuxième fréquence (F_T) ; et 20 d'autres valeurs du signal de commande numérique (C_FREQ) sur la base d'une ou plusieurs autres valeurs de gain ; et appliquer les signaux de commande numérique à un oscillateur contrôlé de manière numérique (402) pour générer le 25 signal d'horloge à fréquence variable (CLK_CORE).