Brevet FR3047565A1 (20170811)
REVENDICATIONS1. Procédé de test d'une chaîne de bascules (CB), comprenant : - une génération d'un signal de référence (SR) à partir d'un motif de test (MOT) cycliquement rebouclé au rythme d'un signal d'horloge (SH), - une propagation du signal de référence (SR) à travers la chaîne de bascules (CB) au rythme du signal d'horloge (SH) de façon à générer un signal de test (ST) en sortie de la chaîne (CB), -une comparaison effectuée au rythme du signal d'horloge (SH) entre le signal de test (ST) et le signal de référence (SR) retardé d'un retard (R) prenant en compte le nombre (N) de bascules de la chaîne (CB) et la longueur (K) du motif de test (MOT), et -une génération d'un signal de sortie (SS) au rythme du signal d'horloge (SH) dont la valeur dépend du résultat de la comparaison.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel la génération du signal de référence (SR) comprend un chargement du motif de test (MOT) dans une chaîne rebouclée de bascules de référence (CBR) et un cadencement des bascules de référence (BRO-BR3) par ledit signal d'horloge (SH), la dernière bascule de référence (BR3) de la chaîne (CBR) délivrant séquentiellement et cycliquement ledit signal de référence (SR) au rythme du signal d'horloge (SH).\n<CLM>\1\tProcédé selon la revendication 2, dans lequel la génération du signal de référence (SR) comprend un temps d'attente (TA) d'au moins un cycle du signal d'horloge (SH) entre le chargement dudit motif (MOT) et le cadencement des bascules de référence permettant la délivrance séquentielle et cyclique du signal de référence (SR).\n<CLM>\1\tProcédé selon la revendication 3, dans lequel ledit retard (R) correspond à un nombre de cycles d'horloge dudit signal d'horloge (SH), ledit nombre étant calculé en soustrayant un nombre (OFFSET) 3047565 13 de cycles d'horloge correspondant à une compensation de cycles de la somme du nombre (N) de bascules de la chaîne (CB) et du nombre (K) de bascules de référence (BR).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 5 précédentes, comprenant en outre une étape de configuration de la chaîne de bascules (CB) avec possibilité de court-circuiter sélectivement chaque bascule de la chaîne (CB).\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel le nombre (N) de bascules de la chaîne (CB) 10 est indépendant de la longueur (K) du motif de test (MOT).\n<CLM>\1\tDispositif (DIS) électronique de test pour une chaîne de bascules (CB), comprenant : - des moyens de génération (MG) configurés pour générer un signal de référence (SR) à partir d'un motif de test (MOT) 15 cycliquement rebouclé au rythme d'un signal d'horloge (SH) et pour délivrer le signal de référence (SR) à l'entrée (E) de la chaîne de bascules (CB), - des moyens de traitement (MT) configurés pour effectuer une comparaison au rythme du signal d'horloge (SH) entre 20 d'une part un signal de test (ST) délivré en sortie (S) de la chaîne de bascules (CB) et issu de la propagation du signal de référence (SR) dans ladite chaîne (CB) et d'autre part le signal de référence (SR) retardé d'un retard (R) prenant en compte le nombre (N) de bascules de la chaîne (CB) et la longueur (K) du 25 motif de test (MT), et pour générer un signal de sortie (SS) au rythme du signal d'horloge (SH) dont la valeur dépend du résultat de la comparaison.\n<CLM>\1\tDispositif (DIS) selon la revendication 7, dans lequel les moyens de génération (MG) comportent une chaîne rebouclée de 30 bascules de référence (CBR) et des premiers moyens de commande (MC1) configurés pour effectuer un chargement du motif de test (MOT) dans la chaîne rebouclée de bascules de référence (CBR) puis pour autoriser un cadencement des bascules de référence (BRO-BR3) par ledit signal d'horloge (SH), la dernière bascule de référence (BR3) 3047565 14 de la chaîne (CBR) étant configurée pour délivrer séquentiellement et cycliquement ledit signal de référence (SR) au rythme du signal d'horloge (SH).\n<CLM>\1\tDispositif (DIS) selon la revendication 8, dans lequel les 5 premiers moyens de commande (MC1) sont configurés pour appliquer un temps d'attente (TA) d'au moins un cycle d'horloge du signal d'horloge (SH) entre le chargement dudit motif (MOT) et le cadencement des bascules de référence permettant la délivrance séquentielle et cyclique du signal de référence (SR). 10\n<CLM>\1\tDispositif (DIS) selon la revendication 9, dans lequel ledit retard (R) correspond à un nombre de cycles d'horloge dudit signal d'horloge (SH), ledit nombre étant égal à la somme du nombre (N) de bascules de la chaîne (CB) et du nombre (K) de bascules de référence diminuée du nombre (OFFSET) de cycles d'horloge correspondant à 15 une compensation de cycles.\n<CLM>\1\tDispositif (DIS) selon l'une quelconque des revendications 8 à 10, dans lequel le nombre (N) de bascules de la chaîne (CB) est indépendant de la longueur (K) du motif de test (MT).\n<CLM>\1\tDispositif (DIS) selon l'une quelconque des revendications 20 8 à 11, dans lequel les moyens de traitement (MT) comportent un moyen de comptage (MC) configuré pour compter le nombre d'erreurs de comparaison entre le signal de test (ST) et le signal de référence (SR) retardé.\n<CLM>\1\tDispositif (DIS) selon la revendication 12, dans lequel le 25 moyen de comptage (MC) comprend un compteur en anneau, par exemple du type compteur Johnson.\n<CLM>\1\tDispositif (DIS) selon l'une quelconque des revendications 8 à 13, comprenant en outre des moyens de configuration (MCON) aptes à court-circuiter sélectivement chaque bascule de la chaîne (CB). 30\n<CLM>\1\tDispositif (DIS) selon l'une quelconque des revendications 8 à 14, comprenant en outre un chemin spécifique pour véhiculer le signal d'horloge (CS).\n<CLM>\1\tDispositif (DIS) selon l'une quelconque des revendications 8 à 15, comprenant un étage de génération (EG) comportant trois 3047565 15 moyens de génération (MG1-MG3) identiques connectés en parallèle et reliés à un premier circuit de vote majoritaire (MAJ1) et un étage de traitement (ET) comportant trois moyens de traitement (MT1-MT3) identiques connectés en parallèle et reliés à un deuxième circuit de 5 vote majoritaire (MAJ2).