Brevet FR3051970A1 (20171201)
REVENDICATIONS1. Procédé de réalisation d'une structure à barreaux semi- conducteurs apte à former au moins un canal de transistor, le procédé comprenant des étapes consistant à : a) prévoir sur un substrat (1), au moins une structure semiconductrice formée d'un alternance de premiers barreaux (4a, 4b, 4c) à base d'au moins un premier matériau (5) et de deuxièmes barreaux (6a, 6b, 6c) à base d'au moins un deuxième matériau (7), le deuxième matériau étant un matériau semi-conducteur, les premiers barreaux et les deuxièmes barreaux étant empilés, puis, b) retirer des portions de la structure à base du premier matériau dévoilées par une ouverture (19) dans un masquage (17) formé sur la structure, le retrait étant réalisé par gravure sélective dans l'ouverture (19) du premier matériau vis-à-vis du deuxième matériau, de sorte à libérer un espace autour des deuxièmes barreaux (6a, 6b, 6c), puis c) faire croitre ou déposer, dans l'ouverture, un matériau semiconducteur (25) donné autour des deuxièmes barreaux (6a, 6b, 6c), le matériau semiconducteur donné ayant un paramètre de maille différent de celui du deuxième matériau (7), de sorte à induire une contrainte sur la couche à base du matériau semi-conducteur donné.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel le deuxième matériau (7) est à base de Si ou de Sii,Gex (avec x > 0), le matériau semi-conducteur donné (25) étant à base de Sii_yGey avec 0 x\n<CLM>\1\tProcédé selon la revendication 2, dans lequel le matériau semi- conducteur donné (25) a une concentration y en Germanium telle que y > 0.25. 3051970 15\n<CLM>\1\tProcédé selon la revendication 1, dans lequel le deuxième matériau (7) est à base de silicium germanium, le matériau semi-conducteur donné étant du silicium. 5\n<CLM>\1\tProcédé selon l'une des revendications 1 à 4, dans lequel ladite alternance est une alternance de barreaux à base de silicium et de barreaux à base de silicium germanium.\n<CLM>\1\tProcédé selon l'une des revendications 1 à 5, comprenant entre 10 l'étape a) et l'étape b), la formation du masquage par dépôt d'une couche de masquage (17) puis réalisation d'une ouverture (19) dans la couche de masquage dévoilant ladite structure, la réalisation de ladite ouverture comprenant le retrait d'une grille sacrificielle (11) formée autour d'une région de l'empilement. 15\n<CLM>\1\tProcédé selon l'une des revendications 1 à 6, dans lequel après formation à l'étape a) d'un empilement de premiers barreaux (4a, 4b, 4c) et de deuxièmes barreaux (6a, 6b, 6c), on forme une grille sacrificielle (11) et des espaceurs isolants de part et d'autre la grille sacrificielle, le procédé comprenant en outre des étapes de : 20 - retrait de portion des barreaux situées aux extrémités de l'empilement et de part et d'autre des espaceurs isolants, - formation de blocs semi-conducteurs de source et de drain par croissance d'au moins un matériau semi-conducteur de part et d'autre des espaceurs. 25\n<CLM>\1\tProcédé selon l'une des revendications 1 à 7, comprenant en outre, après l'étape b) et préalablement à l'étape c) : une étape d'amincissement des deuxièmes barreaux (6a, 6b, 6c). 3051970 16\n<CLM>\1\tProcédé de réalisation d'un transistor comprenant un procédé selon l'une des revendications 1 à 8, puis après l'étape c), une étape de formation d'une grille (31) dans l'ouverture (19). 5\n<CLM>\1\tDispositif doté d'une structure semi-conductrice apte à réaliser au moins un canal de transistor, la structure étant formée de barreaux à base d'un matériau semi-conducteur disposés les uns au-dessus, les barreaux semi-conducteurs étant entourés chacun d'une gaine en un autre matériau semi-conducteur donné ayant un paramètre de maille différent de celui dudit matériau semi-conducteur, de sorte à induire 10 une contrainte sur les gaines à base du matériau semi-conducteur donné.