Brevet FR3052291A1 (20171208)
REVENDICATIONS1. Procédé de fabrication d'un réseau de diodes, comprenant : - la formation d'une structure initiale (SI) comportant la formation d'une couche isolante (2) en surface d'un substrat semiconducteur (1) et la formation d'une première couche de silicium (3) d'un premier type de conductivité sur la couche isolante (2), puis - la formation d'une couche tampon (5) sur la structure initiale (SI), - la gravure de la couche tampon (5) en bandes (6) s'étendant dans une première direction (X), - la formation d'une deuxième couche de silicium (8) d'un deuxième type de conductivité, - la gravure jusqu'à la couche isolante (2) de la deuxième couche de silicium (8), des bandes de la couche tampon (6) et de la première couche de silicium (3), en bandes (9) s'étendant dans une deuxième direction (Y) orthogonale à la première direction, et - le retrait par gravure dans la deuxième couche de silicium (8) et jusqu'à la couche tampon (6), de bandes (11) s'étendant dans la première direction (X) situées en regard des bandes de la couche tampon (6), de façon à former des plots de silicium (13) du deuxième type de conductivité.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel la première et/ou la deuxième couche de silicium (3,\n<CLM>\1\tcomprennent du silicium polycristallin.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel la structure initiale (SI) est un substrat de silicium complètement déserté sur isolant dont le film semiconducteur est dopé pour former la première couche de silicium (3) et la deuxième couche de silicium (8) est formée par croissance épitaxiale.\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel les première et deuxième couches de silicium (3,\n<CLM>\1\tsont dopées in-situ ou par implantation. 3052291 11\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel les bandes (11) retirées par gravure dans la deuxième couche de silicium (8) et jusqu'à la couche tampon (5) sont moins larges que les bandes (6) de la couche tampon. 5\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel la couche tampon (5) comprend une couche d'un matériau isolant.\n<CLM>\1\tProcédé selon la revendication 6 dans lequel la couche tampon (5) comprend une superposition d'oxyde-nitrure-oxyde de 10 silicium ou une couche de nitrure de silicium Si3N4.\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel on relie les bandes (9) de la première couche de silicium (3) s'étendant dans la deuxième direction (Y) à des pistes métalliques respectives (17) s'étendant dans la deuxième direction 15 (X), via des contacts métalliques (16) disposés régulièrement dans la deuxième direction (Y).\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel on relie chaque plot (13) de silicium du deuxième type de conductivité à des points-mémoires (40), via des 20 contacts métalliques (15).\n<CLM>\1\tDispositif comportant un réseau de diodes comprenant un plan matriciel de diodes (20) arrangées selon des colonnes dans une première direction (X) et selon des lignes dans une deuxième direction (Y) orthogonale à la première direction (Y), lesdites diodes 25 comprenant une région de cathode (21) d'un premier type de conductivité et une région d'anode (22) d'un deuxième type de conductivité, lesdites régions de cathode et d'anode étant superposées et disposées sur une couche isolante (2) située au-dessus d'un substrat semiconducteur. 30\n<CLM>\1\tDispositif selon la revendication 10, dans lequel les régions de cathode (21) sont communes aux diodes d'une même ligne et ont une forme de bande (9) s'étendant dans la deuxième direction (Y), et les régions d'anode (22) ont une forme de plot (13) et sont en contact avec la région de cathode (21). 3052291 12\n<CLM>\1\tDispositif selon l'une quelconque des revendications 10 ou 11, dans lequel les régions de cathode (21) sont situées directement sur la couche isolante (3).\n<CLM>\1\tDispositif selon l'une quelconque des revendications 10 à 5 12, dans lequel les régions d'anode (22) des diodes (20) d'une même ligne sont espacées les unes des autres par des portions des bandes (6) d'une couche tampon (5) et chevauchent la bordure (6') desdites portions de bandes (6).\n<CLM>\1\tDispositif selon l'une quelconque des revendications 10 à 10 13, dans lequel les régions d'anodes (22) sont reliées à des points- mémoires respectifs (40) via des contacts métalliques (15).\n<CLM>\1\tDispositif selon l'une quelconque des revendications 11 à 14 dans lequel les régions de cathode (21) sont reliées en parallèle à des pistes métalliques respectives (18) s'étendant dans la deuxième 15 direction (Y), via des contacts métalliques (17) disposés régulièrement par groupe (25) d'au moins une diode (20).\n<CLM>\1\tMémoire non-volatile comprenant un plan-mémoire et un dispositif selon l'une quelconque des revendications 10 à 15 formant un réseau sélecteur de diodes destiné à sélectionner les points- 20 mémoires du plan-mémoire.\n<CLM>\1\tMémoire selon la revendication 16 du type mémoire résistive ou à changement de phase.