Brevet FR3037714A1 (20161223)
REVENDICATIONS1. Procédé de réalisation d'un contact sur une zone active d'un circuit intégré, la zone active (ZA) s'étendant au-dessus d'un substrat semiconducteur (3), comprenant une formation au-dessus de ladite zone active et dans et au-dessus d'une cavité (CVO) située en bordure de la zone active et s'étendant dans une zone isolante (2,\n<CLM>\1\tjusqu'au voisinage d'une région semiconductrice (1), d'un empilement isolant comportant une formation d'une première couche isolante (6) recouvrant la zone active (ZA) et tapissant les parois de la cavité (CVO) et une formation d'une région isolante (7,\n<CLM>\1\tau-dessus de la première couche isolante, une opération de gravure d'une partie de l'empilement isolant de façon à définir un orifice débouchant sur la zone active et dans la cavité et un remplissage de l'orifice par un matériau de remplissage électriquement conducteur, caractérisé en ce que la formation de ladite région isolante comprend postérieurement à la formation de la première couche isolante (6) une formation d'une couche isolante supplémentaire (8,\n<CLM>\1\tconfigurée pour empêcher lors de ladite opération de gravure, un percement d'une portion (60) de la première couche isolante (6) tapissant les parois de la cavité (CVO) et située à proximité de ladite région semiconductrice (1).\n<CLM>\1\tProcédé selon la revendication 1, dans lequel la formation de la région isolante comprend un remplissage de la cavité par un premier matériau isolant (7) recouvrant la partie de première couche isolante (6) tapissant les parois de la cavité, une formation de la couche isolante supplémentaire (8) recouvrant la première couche isolante (6) et le premier matériau isolant (7) et une formation d'une deuxième couche isolante (9) sur la couche isolante supplémentaire (8).\n<CLM>\1\tProcédé selon la revendication 2, dans lequel l'opération de gravure comprend une première gravure (GV1) de la deuxième couche isolante avec arrêt sur la couche isolante supplémentaire (8), puis une deuxième gravure (GV2) configurée pour graver d'une part la couche isolante supplémentaire (8) et la première couche isolante sous-jacente 3037714 15 (6) de façon à déboucher sur la zone active (51) et d'autre part la couche isolante supplémentaire (8) et une partie sous-jacente du premier matériau isolant (7) situé dans ladite cavité sans percer ladite portion de la première couche isolante. 5\n<CLM>\1\tProcédé selon la revendication 2, dans lequel le matériau de la couche isolante supplémentaire (8) est identique au matériau de la première couche isolante (6).\n<CLM>\1\tProcédé selon la revendication 1 ou 2, dans lequel l'épaisseur de la couche isolante supplémentaire (8) est comprise entre 10 5 et 20 nanomètres.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel la formation de la région isolante comprend une formation de la couche isolante supplémentaire (12) recouvrant la partie de première couche isolante (6) tapissant les parois de la cavité, la couche isolante supplémentaire 15 (12) étant configurée pour être sélectivement gravable par rapport à la première couche isolante (6), un remplissage de la cavité par un premier matériau isolant (7) recouvrant la couche isolante supplémentaire et une formation d'une deuxième couche isolante (9) sur le premier matériau isolant (7). 20\n<CLM>\1\tProcédé selon la revendication 6, dans lequel l'opération de gravure comprend une première gravure (GV4) de la deuxième couche isolante avec arrêt sur la partie de la première couche isolante située au dessus de la zone active et sur la couche isolante supplémentaire, puis une deuxième gravure sélective (GV5) configurée pour graver 25 ladite partie de la première couche isolante située au dessus de la zone active de façon à déboucher sur la zone active sans graver la couche isolante supplémentaire.\n<CLM>\1\tProcédé selon la revendication 6 ou 7, dans lequel la première couche isolante (6) comprend un nitrure de silicium et la 30 couche isolante supplémentaire (12) comprend un oxyde à forte constante diélectrique.\n<CLM>\1\tProcédé selon l'une des revendications précédentes, dans lequel ledit substrat semiconducteur est un film semiconducteur (3) supporté par une couche isolante (2) enterrée elle-même supportée par 3037714 16 un substrat porteur (1), ladite couche isolante enterrée (2) comportant au moins une partie de ladite zone isolante (2, 4), ladite région semiconductrice (1) étant une partie dudit substrat porteur (1).\n<CLM>\1\tCircuit intégré, comprenant au moins une zone active (ZA) 5 s'étendant au-dessus d'un substrat semiconducteur, une cavité (CVO) située en bordure de la zone active et s'étendant dans une zone isolante (2,\n<CLM>\1\tjusqu'au voisinage d'une région semiconductrice, un empilement isolant et un contact électriquement conducteur (CTC) au sein de l'empilement isolant débouchant sur la zone active et dans la 10 cavité, caractérisé en ce que l'empilement isolant comporte une première couche isolante (6) recouvrant la zone active à l'extérieur dudit contact (CTC), tapissant au moins partiellement les parois de la cavité et possédant une portion (60) située entre ledit contact et ladite région semiconductrice, une région isolante au-dessus de la première 15 couche isolante comportant au moins un matériau isolant (7) autour dudit contact et une couche isolante supplémentaire (8) possédant une première partie (80) recouvrant la première couche isolante à l'extérieur dudit contact et une deuxième partie (81) située l'extérieur du contact (CTC) au sein dudit au moins un matériau 20 isolant à distance de la partie de la première couche isolante (6) tapissant au moins partiellement les parois de la cavité.\n<CLM>\1\tCircuit intégré selon la revendication 10, dans lequel le matériau de la couche isolante supplémentaire (8) est identique au matériau de la première couche isolante (6). 25\n<CLM>\1\tCircuit intégré selon la revendication 11, dans lequel la couche isolante supplémentaire (8) et la première couche isolante (6) comprennent un nitrure de silicium.\n<CLM>\1\tCircuit intégré selon l'une des revendications 10 à 12, dans lequel l'épaisseur de la couche isolante supplémentaire (8) est 30 comprise entre 5 et 20 nanomètres.\n<CLM>\1\tCircuit intégré, comprenant au moins une zone active (ZA) s'étendant au-dessus d'un substrat semiconducteur (3), une cavité (CVO) située en bordure de la zone active et s'étendant dans une zone isolante (2,\n<CLM>\1\tjusqu'au voisinage d'une région semiconductrice, un 3037714 17 empilement isolant et un contact électriquement conducteur (CTC) au sein de l'empilement isolant débouchant sur la zone active et dans la cavité, caractérisé en ce que l'empilement isolant comporte une première couche isolante (6) recouvrant la zone active à l'extérieur 5 dudit contact et tapissant les parois de la cavité, une couche isolante supplémentaire (12) recouvrant la partie de la première couche isolante (6) tapissant les parois de ladite cavité, le contact (CTC) atteignant cette couche isolante supplémentaire dans ladite cavité, et une région isolante (7,\n<CLM>\1\tau-dessus de la première couche isolante (6) 10 et de la couche isolante supplémentaire (12) comportant au moins un matériau isolant (7,\n<CLM>\1\tautour dudit contact.\n<CLM>\1\tCircuit intégré selon la revendication 14, dans lequel la première couche isolante (6) comprend un nitrure de silicium et la couche isolante supplémentaire (12) comprend un oxyde à forte 15 constante diélectrique.\n<CLM>\1\tCircuit intégré selon l'une des revendications 10 à 14, dans lequel ledit substrat semiconducteur est un film semiconducteur (3) supporté par une couche isolante enterrée (2) elle-même supportée par un substrat porteur (1), ladite couche isolante enterrée (2) 20 comportant au moins une partie de ladite zone isolante (2, 4), ladite région semiconductrice (1) étant une partie dudit substrat porteur (1).