Brevet FR3047352A1 (20170804)
REVENDICATIONS1. Procédé de formation d'au moins un transistor à partir d'un empilement comprenant les couches successives suivantes : une couche isolante électriquement (1), une zone active comprenant au moins une couche semi-conductrice (2) et une grille (4) dont les flancs (14) sont destinés à être recouverts par au moins un espaceur (5), le procédé comprenant : - une phase de formation de cavités latérales (9) de part et d'autre d'une région donnée (10) de la couche semi-conductrice (2) apte à former un canal du transistor comprenant une étape de retrait partiel de la couche semi-conductrice (2) de part et d'autre de la région donnée (10), et - une étape de formation d'un drain et d'une source (7) surélevés comblant les cavités latérales par croissance de la couche semi-conductrice (2) par épitaxie, caractérisé en ce que la phase de formation de cavités latérales (9) comprend, après l'étape de retrait partiel de la couche semi-conductrice (2) : - une étape de formation d'une couche sacrificielle (8) de part et d'autre de la région donnée (10) par dépôt à la tournette d'un composé organique, la couche sacrificielle (8) présentant une épaisseur au moins égale à la profondeur des cavités latérales (9) formées dans la couche semi- conductrice (2), - une étape de retrait partiel de la couche sacrificielle (8) effectuée de manière à maintenir une couche sacrificielle résiduelle (15) d'une épaisseur au moins égale à la profondeur des cavités latérales (9) formées dans la couche semi-conductrice (2) de part et d'autre de ladite région donnée (10), - une étape de formation d'espaceurs contre les flancs (14) de la grille (4) et reposant sur la couche sacrificielle résiduelle (15), - une étape de retrait total de la couche sacrificielle résiduelle (15) présente dans les cavités latérales (9) de part et d'autre de la région donnée (10) et au moins partiellement sous les espaceurs (5) en vue de l'étape de formation du drain et de la source (7).\n<CLM>\1\tProcédé selon la revendication précédente dans lequel l'étape de retrait partiel de la couche semi-conductrice (2) est une étape de gravure anisotrope partielle suivant une direction perpendiculaire à un plan principal dans lequel la couche isolante électriquement (1) s'étend, de la couche semi-conductrice (2). 3047352 18\n<CLM>\1\tProcédé selon l'une quelconque des deux revendications précédentes dans lequel la couche semi-conductrice (2) résiduelle après l'étape de retrait partiel présente une épaisseur supérieure à 3 nm.\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes comprenant, avant 5 l'étape de retrait partiel de la couche semi-conductrice (2), la formation d'une couche de protection carbonée (16) contre les flancs de la grille.\n<CLM>\1\tProcédé selon la revendication précédente dans lequel la couche de protection carbonée (16) a une épaisseur de 1 à 3nm.\n<CLM>\1\tProcédé selon l'une quelconque des deux revendications précédentes comprenant 10 une étape de gravure anisotrope suivant une direction perpendiculaire à un plan principal dans lequel la couche isolante électriquement (1) s'étend, de la couche de protection carbonée (16).\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes dans lequel le composé organique de la couche sacrificielle (8) est un composé carboné et/ou tout 15 polymère et/ou toute résine et/ou toute couche carbonée étalée à la tournette (SOC).\n<CLM>\1\tProcédé selon la revendication précédente dans lequel l'étape de retrait partiel de la couche sacrificielle (8) et l'étape de retrait de la couche sacrificielle résiduelle (15) sont réalisées par un plasma en utilisant une chimie oxydant ou réductrice. 20\n<CLM>\1\tProcédé selon la revendication précédente dans lequel ces étapes de retrait sont contrôlées par le temps de gravure.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 7 dans lequel le composé organique de la couche sacrificielle (8) est choisi parmi de l'hydrogène silsesquioxane (HSQ) ou [RSiO3/2], avec R étant un hydrogène ou un alkyl ou un 25 alkoxyl, ou un oxyde fluable (Flowable Oxide, Fox).\n<CLM>\1\tProcédé selon la revendication précédente dans lequel l'étape de retrait partiel de la couche sacrificielle (8) et l'étape de retrait de la couche sacrificielle résiduelle (15) sont réalisées par gravure par voie humide.\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes dans lequel la 30 région donnée (10) est située à l'aplomb de la grille (4).\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes dans lequel la région donnée (10) présente des flancs (11) situés au droit des flancs (14) de la grille (4).\n<CLM>\1\tProcédé de formation d'au moins un transistor nMOS et un transistor pMOS sur 35 une même plaque mettant en oeuvre le procédé selon l'une quelconque des revendications précédentes, dans lequel la phase de formation des cavités latérales 3047352 19 (9) est effectuée simultanément pour les transistors nMOS et pMOS ; et comprenant : - après l'étape de retrait total de la couche sacrificielle résiduelle (15) présente dans les cavités latérales (9) de part et d'autre de la région 5 donnée (10), une étape de formation d'un bloc d'encapsulation (13) pour protéger un transistor pris parmi le transistor nMOS ou pMOS ; puis - une étape de formation de la source et du drain (7) de l'autre transistor pris parmi le transistor nMOS ou pMOS; puis - une étape de retrait du bloc d'encapsulation (13) protégeant ledit transistor 10 pris parmi le transistor nMOS ou pMOS ; puis - une étape de formation d'un autre bloc d'encapsulation pour protéger ledit autre transistor pris parmi le transistor nMOS ou pMOS ; puis - une étape de formation de la source et du drain (7) dudit transistor pris parmi le transistor nMOS ou pM0S. 15\n<CLM>\1\tProcédé selon la revendication précédente comprenant, après l'étape de retrait du bloc d'encapsulation (13) protégeant ledit transistor pris parmi le transistor nMOS ou pMOS et avant l'étape de formation d'un autre bloc d'encapsulation pour protéger ledit autre transistor pris parmi le transistor nMOS ou pM0S, une étape de dépôt d'une couche isolante (17) à la fois sur le transistor nMOS et sur le transistor 20 pM0S.