Brevet FR3045937A1 (20170623)
REVENDICATIONS1. Procédé de fabrication d'un circuit intégré (CI) comprenant une réalisation d'au moins un transistor à effet de champ à jonction vertical (T1) comportant une formation d'une zone de canal (ZC) ayant une dimension critique de surface active (D) contrôlée par photolithographie.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel ladite formation de la zone de canal (ZC) comprend la formation, dans un caisson (21) d'un premier type de conductivité, de deux régions de grille (46) d'un deuxième type de conductivité, ladite dimension critique de surface active (D) de la zone de canal étant définie par l'espacement entre lesdites deux régions de grilles (46).\n<CLM>\1\tProcédé selon la revendication 2, dans lequel la réalisation du transistor à effet de champ à jonction vertical (T1) comprend en outre une formation de régions de prise de contact de grille (71) du deuxième type de conductivité en contact avec lesdites deux régions de grille (71).\n<CLM>\1\tProcédé selon l'une des revendications 2 ou 3, dans lequel la réalisation du transistor à effet de champ à jonction vertical (T) comprend en outre une formation d'une région de drain comportant une formation sous ledit caisson (21) d'une couche enterrée (11) du premier type de conductivité plus fortement dopée que ledit caisson (21) et une formation d'un puits de contact (31) du premier type de conductivité et s'étendant depuis la surface du caisson (21) jusqu'à ladite couche enterrée (11).\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel la réalisation du transistor à effet de champ à jonction vertical (T1) comprend en outre une formation d'une région de source (81) du premier type de conductivité en contact avec ladite zone de canal (ZC).\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, comprenant en outre des formations, dans des caissons respectifs de types de conductivité adaptés, d'au moins un transistor 3045937 13 bipolaire d'un premier type de conductivité (T2), d'au moins un transistor bipolaire d'un deuxième type de conductivité (T4), d'au moins un transistor à effet de champ à grille isolée d'un premier type de conductivité (T5) et d'au moins un transistor à effet de champ à 5 grille isolée d'un deuxième type de conductivité (T3), réalisées simultanément avec la réalisation dudit au moins un transistor à effet de champ à jonction vertical (T1).\n<CLM>\1\tProcédé selon les revendications 2 et 6, comprenant la formation de régions d'implantation de champ (42) du deuxième type 10 de conductivité dans les caissons (22) des transistors bipolaires du premier type de conductivité (T2), simultanément avec ladite formation desdites régions de grille (46) du transistor à effet de champ à jonction vertical (T1).\n<CLM>\1\tProcédé selon la revendication 3 prise en combinaison avec 15 la revendication 6 ou 7, comprenant la formation de régions d'émetteurs (74) de transistors bipolaires du deuxième type de conductivité (T4) et/ou de régions de source/drain (73) de transistors à effet de champ à grille isolée du deuxième type de conductivité (T3), simultanément avec ladite formation des régions de prise de contact de 20 grille (71) du transistor à effet de champ à jonction vertical (T1).\n<CLM>\1\tProcédé selon la revendication 4 prise en combinaison avec l'une des revendications 6 à 8, comprenant une formation d'une région de collecteur d'un transistor bipolaire du premier type de conductivité (T2) comportant une formation d'une couche enterrée (12) du premier 25 type de conductivité plus fortement dopée que le caisson (22) dudit transistor bipolaire et une formation d'un puits de contact (32) du premier type de conductivité s'étendant depuis la surface dudit caisson (22) du transistor bipolaire (T2) jusqu'à ladite couche enterrée (12), simultanément avec ladite formation de la région de drain du transistor 30 à effet de champ à jonction vertical (T1).\n<CLM>\1\tProcédé selon la revendication 5 prise en combinaison avec l'une des revendications 6 à 9, comprenant la formation de régions d'émetteur (82) de transistors bipolaires du premier type de conductivité (T2) et/ou de régions de source/drain (85) de transistors à 3045937 14 effet de champ à grille isolée du premier type de conductivité (T5), simultanément avec ladite formation de la région de source (81) du transistor à effet de champ à jonction vertical (T1).\n<CLM>\1\tProcédé de fabrication d'un circuit intégré selon l'une 5 quelconque des revendications précédentes, comprenant plusieurs réalisations simultanées de transistors à effet de champ à jonction verticaux (T1), les différentes dimensions critiques de surface active (D) des zones de canal (ZC) étant contrôlées d'un transistor à un autre lors d'une étape commune de photolithographie. 10\n<CLM>\1\tCircuit intégré comprenant au moins un transistor à effet de champ à jonction vertical (T1), comprenant un caisson semiconducteur (21) d'un premier type de conductivité, une région de drain comportant une couche enterrée (11) du premier type de conductivité plus fortement dopée que ledit caisson (21) et un puits de contact (31) du 15 premier type de conductivité et s'étendant depuis la surface du caisson (21) jusqu'à ladite couche enterrée (11), une région de grille (46) comportant deux tranchées remplies d'un matériau semiconducteur d'un deuxième type de conductivité délimitant une zone de canal (ZC), et une région de source (81) du premier type de conductivité au-dessus 20 de ladite zone de canal (ZC).\n<CLM>\1\tCircuit intégré selon la revendication 12, comprenant en outre au moins un transistor bipolaire d'un premier type de conductivité (T2), au moins un transistor bipolaire d'un deuxième type de conductivité (T4), au moins un transistor à effet de champ à grille 25 isolée d'un premier type de conductivité (T5) et au moins un transistor à effet de champ à grille isolée d'un deuxième type de conductivité (T3).\n<CLM>\1\tCircuit intégré selon la revendication 13, dans lequel la couche enterrée (11) et le puits de contact (31) de drain du transistor à 30 effet de champ à jonction (T1) sont à des mêmes niveaux que des couches enterrées (12,\n<CLM>\1\tet des puits de contacts (32,\n<CLM>\1\tdes régions de collecteurs des transistors bipolaires (T2, T4).\n<CLM>\1\tCircuit intégré selon la revendication 13 ou 14, dans lequel la région de grille (46) du transistor à effet de champ à jonction 3045937 15 vertical (T1) est à un même niveau que des régions d'implantation de champ (42) des transistors bipolaires (T2, T4).\n<CLM>\1\tCircuit intégré selon l'une quelconque des revendications 13 à 15, dans lequel la région de source (81) du transistor à effet de 5 champ à jonction vertical (T1) est à un même niveau que des régions d'émetteur (82) de transistors bipolaire du premier type de conductivité (T2) et/ou à un même niveau que des régions de drain/source (85) de transistors à effet de champ à grille isolée du premier type de conductivité (T5). 10\n<CLM>\1\tCircuit intégré selon l'une quelconque des revendications 13 à 16, dans lequel le transistor à effet de champ à jonction vertical (T1) comporte des régions de prise de contact de grille (71), du deuxième type de conductivité, en contact avec lesdites régions de grille (46), et situées à un même niveau que des régions d'émetteur 15 (74) de transistors bipolaires du deuxième type de conductivité (T4), et/ou à un même niveau que des régions de drain/source (73) de transistors à effet de champ à grille isolée du deuxième type de conductivité (T3).\n<CLM>\1\tCircuit intégré selon l'une quelconque des revendications 20 12 à 17, comprenant une pluralité de transistors à effet de champ à jonction verticaux (T1), les différents transistors à effet de champ à jonction (T1) ayant des zones de canal (ZC) de dimension critiques de surface active (D) différentes d'un transistor à un autre.\n<CLM>\1\tCircuit intégré comprenant une pluralité de transistors à 25 effet de champ à jonction vertical (T1) selon l'une quelconque des revendications 12 à 17, formant une structure cellulaire.