Brevet FR3041806A1 (20170331)
REVENDICATIONS1. Dispositif de mémoire, comprenant une interface d'entrée/sortie (INT), un bus de type SPI (BUS) couplé à l'interface d'entrée/sortie, et plusieurs dispositifs de mémoire élémentaires non volatiles connectés sur le bus du type SPI, les entrées de sélection de puce (S-) de chaque dispositif de mémoire élémentaire (DSEi) étant toutes connectées sur un seul et même fil de sélection de puce (FL1) du bus SPI, les dispositifs de mémoire élémentaires (DSEi) étant en outre configurés et commandables de façon à se comporter, vu de l'interface d'entrée/sortie, comme un unique dispositif de mémoire non volatile (DSU) dont l'espace mémoire total a une capacité mémoire totale égale à la somme des capacités mémoires élémentaires des dispositifs élémentaires.\n<CLM>\1\tDispositif selon la revendication 1, dans lequel chaque dispositif de mémoire élémentaire (DSEi) comporte un moyen de commande élémentaire (LG), chaque moyen de commande élémentaire est configuré pour placer le dispositif de mémoire élémentaire correspondant (DSEi) dans un état sélectionné en présence d'un signal de sélection de puce (S- =\n<CLM>\1\ttransmis sur le fil de sélection de puce du bus par un dispositif maître (1) pour sélectionner ledit unique dispositif de mémoire (DSU) et placer le dispositif de mémoire élémentaire correspondant dans un état désélectionné en présence d'un signal de désélection de puce (S-=\n<CLM>\1\ttransmis sur le fil de sélection de puce du bus par le dispositif maître pour désélectionner ledit unique dispositif de mémoire (DSU), et chaque moyen de commande élémentaire (LG) est configuré pour, en présence d'au moins une commande d'accès (WRITE, READ) à l'espace mémoire dudit unique dispositif de mémoire présente sur le fil d'entrée de données série (FL2) du bus, faire exécuter ou non ladite au moins une commande d'accès mémoire par le dispositif de mémoire élémentaire correspondant en fonction au moins du contenu de ladite commande. 3041806 23\n<CLM>\1\tDispositif selon la revendication 2, dans lequel ledit espace mémoire total est subdivisé en plusieurs espaces mémoires élémentaires respectivement alloués auxdits plusieurs dispositifs de mémoire élémentaires, et en présence de ladite commande d'accès 5 mémoire et comportant une adresse (@) de l'espace mémoire total, chaque moyen de commande élémentaire est configuré pour déterminer si le dispositif de mémoire élémentaire correspondant (DSEi) est concerné ou non par ladite commande d'accès mémoire en fonction du contenu d'au moins une partie de ladite adresse @. 10\n<CLM>\1\tDispositif selon la revendication 3, dans lequel chaque dispositif de mémoire élémentaire (DSEi) est affecté d'un identifiant (idi) sur le bus correspondant à l'espace mémoire élémentaire qui lui est alloué.\n<CLM>\1\tDispositif selon l'une des revendications 1 à 4, dans lequel 15 chaque dispositif de mémoire élémentaire comporte un registre de statut élémentaire (SRGi) configuré pour stocker un mot de statut élémentaire (MSTI) et un mot de statut (MST) ayant une structure analogue aux mots de statuts élémentaires est associé à un registre de statut virtuel (SRGV) dudit unique dispositif de mémoire (DSU). 20\n<CLM>\1\tDispositif selon la revendication 5, dans lequel chaque dispositif de mémoire élémentaire comporte un moyen de commande élémentaire (LG), et en présence d'une commande d'écriture (WRSR) dudit registre de statut virtuel, chaque moyen de commande élémentaire est configuré pour décoder ladite commande et au moins 25 en fonction des valeurs courantes de certains bits (WEL, SRWD) dudit mot de statut présentes dans les registres de statuts élémentaires, les moyens de commande élémentaires sont configurés pour soit tous ne pas exécuter ladite commande soit tous exécuter ladite commande de façon à respectivement écrire dans tous les registres de statut 30 élémentaires les mêmes valeurs pour les bits concernés respectifs.\n<CLM>\1\tDispositif selon la revendication 5 ou 6, dans lequel le mot de statut (MST) associé au registre de statut virtuel comporte un bit spécifique (WIP) représentatif de la présence ou de l'absence d'un cycle d'écriture en cours d'exécution dans l'espace mémoire total 3041806 24 dudit unique dispositif de mémoire (DSU), et en présence d'une commande de lecture du registre de statut virtuel (RDSR), le moyen de commande élémentaire de l'un seulement des dispositifs de mémoire élémentaires est configuré pour élaborer la valeur dudit bit spécifique 5 (WIP) à partir des valeurs des bits spécifiques homologues (WIPi) de tous les registres de statut élémentaires, et pour délivrer ce bit spécifique élaboré (WIP) ainsi que les autres bits de son mot de statut élémentaires qui correspondent aux autres bits dudit mot de statut associé au registre de statut virtuel. 10\n<CLM>\1\tDispositif selon la revendication 7, dans lequel les moyens de commande élémentaires des autres dispositifs de mémoire sont configurés pour délivrer séquentiellement les valeurs de leur bit spécifique (WIP1-WIP3) sur le bus au rythme du signal d'horloge destiné à cadencer le bus à la place de bits non utilisés des mots de 15 statut élémentaires (MSTi).\n<CLM>\1\tDispositif selon l'une des revendications 1 à 8, dans lequel chaque dispositif de mémoire élémentaire (DSEi) comporte un circuit verrou élémentaire d'autorisation d'écriture (WELi) possédant un premier état dans lequel il stocke une première valeur logique 20 (WELi =\n<CLM>\1\tcorrespondant à une autorisation d'écriture dans l'espace mémoire élémentaire ou dans le registre de statut élémentaire, et un deuxième état dans lequel il stocke une deuxième valeur (WELi =\n<CLM>\1\tcorrespondant à une non autorisation d'écriture dans l'espace mémoire élémentaire ou dans le registre de statut élémentaire, et un bit 25 d'autorisation d'écriture (WEL) est associé à un circuit verrou virtuel d'autorisation d'écriture dudit unique dispositif de mémoire (DSU), la valeur logique de ce bit (WEL) étant égale aux valeurs logiques des bits (WELi) stockées dans les circuits verrous élémentaires, ladite première valeur logique de ce bit (WEL =\n<CLM>\1\tcorrespondant à une 30 autorisation d'écriture dans l'espace mémoire total ou dans le registre de statut virtuel tandis que ladite deuxième valeur logique de ce bit (WEL =\n<CLM>\1\tcorrespondant à une non autorisation d'écriture dans l'espace mémoire total ou dans le registre de statut virtuel. 3041806 25\n<CLM>\1\tDispositif selon la revendication 9, dans lequel chaque dispositif de mémoire élémentaire comporte un moyen de commande élémentaire et chaque moyen de commande élémentaire est configuré pour positionner le circuit verrou élémentaire d'autorisation d'écriture 5 correspondant (WELi) dans son premier état en présence d'une première commande spécifique de positionnement dudit circuit verrou virtuel d'autorisation d'écriture (WREN) présente sur le bus, et chaque moyen de commande élémentaire est configuré pour positionner le circuit verrou élémentaire d'autorisation d'écriture dans son deuxième 10 état en présence d'une deuxième commande spécifique de positionnement dudit circuit verrou virtuel d'autorisation d'écriture (WRDI) présente sur le bus ou à l'exécution d'une commande d'écriture (WRSR) dans le 15 registre de statut virtuel ou à l'exécution d'une commande d'écriture (WRITE) dans un emplacement mémoire de l'espace mémoire élémentaire de l'un quelconque au moins des dispositifs de mémoire élémentaires.\n<CLM>\1\tDispositif selon la revendication 3 ou 4 prise en 20 combinaison avec l'une des revendications 5 à 10, dans lequel lorsque la commande d'accès mémoire est une commande d'accès en écriture (WRITE) , un moyen de commande élémentaire (LG) est configuré pour faire exécuter l'écriture dans l'espace mémoire élémentaire du dispositif de mémoire élémentaire correspondant (DSEi) 25 si le dispositif de mémoire élémentaire correspondant (DSEi) est concerné par ladite commande d'accès en écriture, si l' emplacement mémoire désigné par ladite adresse n'appartient pas à une zone mémoire protégée en écriture, et si le circuit verrou élémentaire d' autorisation d' écriture 30 (WELi) est positionné dans son premier état (WELi = 1).\n<CLM>\1\tDispositif selon la revendication 3 ou 4, prise en combinaison avec l'une des revendications 5 à 11, dans lequel lorsque la commande d'accès mémoire est une commande d'accès en lecture (READ), un moyen de commande élémentaire est configuré pour faire 3041806 26 exécuter la lecture dans l'espace mémoire élémentaire du dispositif de mémoire élémentaire correspondant si le dispositif de mémoire élémentaire correspondant est concerné par ladite commande d'accès en lecture. 5\n<CLM>\1\tDispositif selon la revendication 12, dans lequel lorsque la commande d'accès en lecture (READ) concerne séquentiellement plusieurs dispositifs de mémoire élémentaires, le moyen de commande élémentaire du premier dispositif de mémoire élémentaire concerné est configuré pour faire exécuter ladite commande, puis relâcher le bus et 10 placer le dispositif de mémoire élémentaire dans un état de repos de façon à ce que le dispositif de mémoire élémentaire suivant concerné puisse à son tour prendre la main sur le bus, et ainsi de suite jusqu'à ce que le dernier dispositif de mémoire élémentaire concerné exécute ladite commande. 15\n<CLM>\1\tDispositif selon l'une des revendications précédentes, comprenant quatre dispositifs de mémoire élémentaires (DSEO-DSE3) ayant chacun une capacité mémoire élémentaire de 4 Mbits, l'unique dispositif de mémoire ayant une capacité mémoire de 16 Mbits.\n<CLM>\1\tDispositif selon l'une des revendications précédentes, 20 encapsulé dans un boîtier, les dispositifs de mémoire élémentaires (DSEi) étant par exemple empilés.\n<CLM>\1\tDispositif selon l'une des revendications précédentes, dans lequel les dispositifs de mémoire élémentaires (DSEi) sont du type EEPROM. 25