Brevet FR3048114A1 (20170825)
REVENDICATIONS1. Procédé d'écriture dans un point-mémoire (PTM) de type mémoire électriquement effaçable et programmable, comprenant au moins une opération d'écriture d'une donnée comportant une étape d'effacement (EFF) et/ou une étape de programmation (PRG) utilisant chacune un effet tunnel, caractérisé en ce que le point-mémoire (PTM) comprend une première cellule-mémoire (CLER) comportant un premier transistor (TFGR) ayant un premier oxyde (OXR) surmonté par une première grille flottante (FGR) et une deuxième cellule-mémoire (CLEB) comportant un second transistor (TFGB) ayant un second oxyde (OXB) surmonté par une seconde grille flottante (FGB) connectée à la première grille flottante (FGR), et l'étape d'effacement (EFF) et/ou l'étape de programmation (PRG) comporte chacune une première phase (Pel, Ppl) dans laquelle on met en oeuvre un effet tunnel identique à travers chaque oxyde (OXR, OXB), et une seconde phase (Pe2, Pp2) dans laquelle on augmente la tension aux bornes de l'un des premier et second oxydes (OXR, OXB), tout en diminuant la tension aux bornes de l'autre oxyde (OXB, OXR) de l'autre transistor de l'autre cellule-mémoire.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel chacun desdits transistors (TFGR, TFGB) comporte en outre une grille de commande (CGR, CGB) et ladite étape d'effacement comprend, lors de la première phase (Pel), l'application d'une tension d'effacement (VppE) sur les grilles de commande (CGR, CGB) du premier et du second transistor (TFGR, TGFB) et l'application d'une tension nulle sur leurs drains (BLR, BLB), et, lors de la seconde phase (Pe2), le maintien d'une tension nulle sur le drain de l'un des premier et second transistors (TFGR, TFGB) et l'application d'une première tension auxiliaire (VboostE) sur le drain de l'autre transistor (TFGB, TFGR) de l'autre cellule-mémoire, ayant une valeur choisie pour augmenter le potentiel de la grille flottante (FGB, FGR) de cet autre transistor. 3048114 18\n<CLM>\1\tProcédé selon la revendication 2, dans lequel ladite première tension auxiliaire (VboostE) est égale à ladite tension d'effacement (VppE).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 3, 5 dans lequel ladite étape de programmation comprend, lors de la première phase (Ppl), l'application d'une tension de programmation (VppP) sur le drain (BLR) du premier transistor (TFGR) et sur le drain (BLB) du second transistor (TFGB), et lors de la seconde phase (Pp2), l'application de ladite tension de programmation (VppP) sur le drain 10 de l'un des premier et second transistors (TFGR, TFGB) et d'une seconde tension auxiliaire (VboostP) sur le drain de l'autre transistor (TFGB, TFGR) de l'autre cellule-mémoire ayant une valeur choisie pour diminuer le potentiel de la grille flottante (FGB, FGR) de cet autre transistor. 15\n<CLM>\1\tProcédé selon la revendication 4, dans lequel ladite valeur de la seconde tension auxiliaire (VboostP) est non-nulle.\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes, dans lequel l'opération d'écriture comporte l'étape d'effacement (EFF) suivie de l'étape de programmation (PRG). 20\n<CLM>\1\tProcédé selon la revendication 6, dans lequel ladite autre cellule-mémoire est différente dans l'étape d'effacement et dans l'étape de programmation.\n<CLM>\1\tProcédé selon la revendication 6, dans lequel ladite autre cellule-mémoire est la même dans l'étape d'effacement et dans l'étape 25 de programmation.\n<CLM>\1\tProcédé selon la revendication 7 ou 8, comprenant plusieurs opérations d'écriture successives, et dans lequel ladite autre cellule-mémoire est différente d'une opération d'écriture à une autre.\n<CLM>\1\tDispositif de mémoire non volatile de type mémoire 30 électriquement effaçable et programmable, comprenant au moins un point-mémoire (PTM) comprenant une première cellule-mémoire (CLER) comportant un premier transistor (TFGR) ayant un premier oxyde (OXR) surmonté par une première grille flottante (FGR) et une deuxième cellule-mémoire (CLEB) comportant un second transistor 3048114 19 (TFGB) ayant un second oxyde (0X8) surmonté par une seconde grille flottante (FGB) connectée à la première grille flottante (FGR) et des moyens de commande (MCM) configurés pour réaliser au moins une opération d'écriture d'une donnée dans le point-mémoire (PTM) 5 comportant un effacement et/ou une programmation en mettant en oeuvre, dans une première phase (Pel, Ppl), un effet tunnel identique à travers chaque oxyde (OXR, OXB) et, dans une seconde phase (Pe2, Pp2), une augmentation de la tension aux bornes de l'un des premier et second oxydes (OXR, OX5) et une diminution de la tension aux bornes 10 de l'autre oxyde (OXB, OXR) de l'autre transistor de l'autre cellule- mémoire.\n<CLM>\1\tDispositif selon la revendication 10, dans lequel chacun desdits transistors (TFGR, TFGB) comporte en outre une grille de commande (CGR, CGB) et les moyens de commande (MCM) sont 15 configurés pour réaliser l'effacement en appliquant, lors de la première phase (Pel), une tension d'effacement (VppE) sur les grilles de commande (CGR, CGB) du premier et du second transistor (TFGR, TGFB) et une tension nulle sur leurs drains (BLR, BLB) et en appliquant, lors de la seconde phase (Pe2), une tension nulle sur le 20 drain de l'un des premier et second transistors (TFGR, TFGB) et une première tension auxiliaire (VboostE) sur le drain de l'autre transistor (TFGB, TFGR) de l'autre cellule-mémoire, ayant une valeur choisie pour augmenter le potentiel de la grille flottante (FGB, FUR) de cet autre transistor. 25\n<CLM>\1\tDispositif selon la revendication 11, dans lequel les moyens de commande (MCM) sont configurés pour appliquer ladite tension d'effacement (VppE) en tant que première tension auxiliaire (VboostE).\n<CLM>\1\tDispositif selon l'une quelconque des revendications 10 à 30 12, dans lequel les moyens de commande (MCM) sont configurés pour réaliser la programmation en appliquant, lors de la première phase (Ppl), une tension de programmation (VppP) sur le drain (BLR) du premier transistor (TFGR) et sur le drain (BLB) du second transistor (TFGB) et en appliquant, lors de la seconde phase (Pp2), ladite tension 25 3048114 20 de programmation (VppP) sur le drain de l'un des premier et second transistors (TFGR, TFGB) et une seconde tension auxiliaire (VboostP) sur le drain de l'autre transistor (TFGR, TFGB) de l'autre cellule-mémoire, ayant une valeur choisie pour diminuer le potentiel de la 5 grille flottante (FGB, FOR) de cet autre transistor.\n<CLM>\1\tDispositif selon la revendication 13, dans lequel les moyens de commande (MCM) sont configurés pour appliquer la seconde tension auxiliaire (VboostP) ayant une valeur non-nulle.\n<CLM>\1\tDispositif selon l'une quelconque des revendications 10 à 10 14, dans lequel les moyens de commande sont configurés pour réaliser ladite au moins une opération d'écriture comportant l'effacement (EFF) suivi de la programmation (PRG).\n<CLM>\1\tDispositif selon la revendication 15, dans lequel les moyens de commande sont configurés pour réaliser ladite au moins une 15 opération d'écriture avec ladite autre cellule-mémoire différente dans l'étape d'effacement et dans l'étape de programmation.\n<CLM>\1\tDispositif selon la revendication 15, dans lequel les moyens de commande sont configurés pour réaliser ladite au moins une opération d'écriture avec ladite autre cellule-mémoire identique dans 20 l'étape d'effacement et dans l'étape de programmation.\n<CLM>\1\tDispositif selon l'une quelconque des revendications 16 ou 17, dans lequel les moyens de commande sont configurés pour réaliser plusieurs opérations d'écriture successives avec ladite autre cellule-mémoire différente d'une opération d'écriture à une autre.