Brevet FR3038084A1 (20161230)
REVENDICATIONS1.- Microprocesseur comprenant au moins un module élémentaire (1) de calcul stochastique apte à recevoir en entrée au moins deux signaux d'entrée (A, B) binaires aléatoires et indépendants représentant chacun un codage binaire respectivement de deux valeurs de probabilité en entrée données, et apte à générer en sortie au moins un signal de sortie (C) binaire aléatoire à partir de deux signaux d'entrée (A, B), caractérisé en ce que ledit module élémentaire (1) comprend : au moins une unité logique (2) programmable, apte à combiner deux signaux d'entrée (A, B) pour générer un signal de sortie (C) selon au moins une fonction logique déterminée, en sorte que le signal de sortie (C) représente un codage binaire d'une valeur de probabilité en sortie fonction des valeurs de probabilité en entrée données ; au moins une mémoire (3) adressable, apte à stocker une valeur de probabilité en sortie codée par un signal de sortie (C) généré par l'unité logique (2) ; au moins une première horloge (4) stochastique, apte à produire un premier signal d'horloge (CLK1) impulsionnel aléatoire pour contrôler la vitesse d'écriture, dans la mémoire (3), d'une valeur de probabilité en sortie codée par le signal de sortie (C) généré par l'unité logique (2) ; au moins une deuxième horloge (5) stochastique apte à produire un deuxième signal d'horloge (CLK2) impulsionnel aléatoire pour contrôler la vitesse de lecture de la mémoire (3), en sorte de fournir l'évaluation courante, sur une fenêtre temporelle donnée, d'une valeur de probabilité en sortie stockée dans la mémoire (3). 2.- Microprocesseur selon la revendication 1, caractérisé en ce que le module élémentaire (1) est apte, d'une part à recevoir en entrée des signaux d'entrée (A, B) binaires aléatoires et indépendants représentant chacun un codage binaire impulsionnel stochastique ou un codage binaire temporel télégraphique respectivement des deux valeurs de probabilité en entrée données, et d'autre part à générer en sortie un signal de sortie (C) binaire aléatoire, de type télégraphique ou impulsionnel, et en ce que l'unité logique (2) est apte à combiner les deux signaux d'entrée (A, B) pour générer le signal de sortie (C) selon la fonction logique déterminée, en sorte que le signal de sortie (C) représente un codage binaire impulsionnel stochastique ou un codage binaire temporel télégraphique de la valeur de probabilité en sortie fonction des valeurs de probabilité en entrée données. 3038084 13 3.- Microprocesseur selon l'une quelconque des revendications 1 et 2, caractérisé en ce que l'unité logique (2) est apte à combiner les deux signaux d'entrée (A, B) pour générer le signal de sortie (C) selon l'une ou plusieurs des fonctions produit, somme et 5 division, en sorte que la valeur de probabilité en sortie codée par le signal de sortie (C) corresponde respectivement au produit, à la somme et à la division, des valeurs de probabilités en entrées codées respectivement par les deux signaux d'entrée (A, B). 4.- Microprocesseur selon l'une quelconque des revendications 1 à 3, caractérisé 10 en ce qu'il comprend plusieurs modules élémentaires (1) selon l'une quelconque des revendications 1 à 3, et en ce qu'il est apte à générer en parallèle au moins deux signaux de sortie (C) par l'intermédiaire d'au moins deux modules élémentaires (1) déterminés parmi lesdits modules élémentaires (1), en sorte de permettre la mise en oeuvre de façon parallèle d'au moins deux calculs stochastiques correspondants. 15 5.- Microprocesseur selon la revendication 4, caractérisé en ce que les au moins deux modules élémentaires (1) déterminés sont interconnectés en sorte de permettre l'échange de signaux entre eux. 20 6.- Microprocesseur selon la revendication 5, caractérisé en ce que la mémoire (3) d'au moins un des deux modules élémentaires (1) interconnectés est apte à stocker des instructions d'interconnexion relatives à l'interconnexion et à l'échange de signaux d'entrée et de sortie (A, B, C) entre les deux module élémentaire (1) interconnectés. 25 7.- Microprocesseur selon l'une quelconque des revendications 4 à 6, caractérisé en ce qu'il comprend au moins deux modules élémentaires (1) distants, et en ce qu'il comprend une ou plusieurs boîtes d'interrupteurs adressables en sorte de permettre l'échange de signaux d'entrée et de sortie (A, B, C) entre les deux modules élémentaires (1) distants. 30 8.- Microprocesseur selon l'une quelconque des revendications 1 à 7, caractérisé en ce qu'il comprend un ou plusieurs générateurs de signaux aléatoires chacun apte à générer un signal binaire aléatoire représentant un codage binaire d'une valeur de probabilité associée à un nombre binaire, et en ce que le ou les modules élémentaires (1) 35 sont aptes à recevoir en entrée deux signaux d'entrée (A, B) binaires aléatoires et indépendants générés par le ou les générateurs de signaux aléatoires. 3038084 14 9.- Système informatique comprenant au moins une mémoire centrale apte à stocker des instructions et au moins une unité centrale de calcul apte à exécuter des instructions stockées dans la mémoire centrale, caractérisé en ce que l'unité centrale de 5 calcul comprend au moins un microprocesseur selon l'une quelconque des revendications 1 à8.