Brevet FR3042910A1 (20170428)
REVENDICATIONS1. Procédé de réalisation d'un ou plusieurs éléments de connexion pour circuit intégré à niveaux de transistors superposés comprenant des étapes de : a) réalisation d'une ou plusieurs ouvertures (6) traversant un empilement comprenant au moins une couche isolante (5) surmontant un premier transistor (T11) d'un niveau donné (N1), le premier transistor étant doté d'une région de canal située dans une première couche semi-conductrice (2), b) remplissage de la ou les ouvertures (6) à l'aide d'un matériau semi- conducteur (8) de sorte à former un ou plusieurs éléments (9) à base de matériau semi- conducteur traversant la couche isolante (5), c) formation sur l'empilement d'une deuxième couche semiconductrice (22) et au moins partiellement d'un deuxième transistor (T21) d'un autre niveau (N2) supérieur au niveau donné (N1), la deuxième couche semi-conductrice étant apte à accueillir une région de canal du deuxième transistor, puis d) formation d'au moins un puit d'accès (46) à au moins un élément (9) parmi les un ou plusieurs éléments (9) à base de matériau semi-conducteur (8), e) dépôt de matériau métallique (48) dans le puit d'accès (46) et recuit thermique de manière à former un alliage (58) à base de métal et de semi-conducteur à partir dudit matériau semi-conducteur (8) et dudit matériau métallique (48), de sorte à transformer l'élément (9) en élément à base d'alliage (58) de métal et de semiconducteur.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel le procédé comprend en outre, préalablement à l'étape b) de remplissage : une étape de formation d'une couche barrière conductrice (50) tapissant le fond de la ou des ouvertures (6) réalisée(s) à l'étape a).\n<CLM>\1\tProcédé selon l'une des revendications 1 ou 2, dans lequel au moins une ouverture (6) réalisée à l'étape a) comporte un fond dévoilant un plot 3042910 20 métallique (86), ce plot métallique (86) étant disposé sur au moins une région du premier transistor (T11) et/ou de la première couche semi-conductrice (2).\n<CLM>\1\tProcédé selon l'une des revendications 1 à 3, dans lequel au moins 5 une ouverture (6) réalisée à l'étape a) comprend au moins une portion verticale (6a) communicant avec au moins une portion horizontale (6b), la portion horizontale s'étendant parallèlement à la première couche semi-conductrice (2).\n<CLM>\1\tProcédé selon l'une des revendications 1 à 4, dans lequel l'étape 10 d) comprend la formation d'au moins un puit d'accès à une grille (26) de transistor (T21) en matériau semi-conducteur, l'étape e) comprenant le dépôt du matériau métallique sur la grille et la transformation d'au moins une portion de la grille en alliage de métal et de semi-conducteur. 15\n<CLM>\1\tProcédé selon l'une des revendications 1 à 5, dans lesquels les éléments de connexion ont une dimension critique inférieure à 10 nm.\n<CLM>\1\tProcédé selon l'une des revendications 1 à 6, dans lequel le matériau semi-conducteur est un matériau faible densité. 20\n<CLM>\1\tProcédé selon l'une des revendications 1 à 7, dans lequel l'alliage de métal et de semi-conducteur est à base de Nickel et de Silicium.\n<CLM>\1\tProcédé selon l'une des revendications 1 à 8, dans lequel, après 25 l'étape d) et préalablement à l'étape e) : on forme par PVD un bloc (158) de matériau semi-conducteur dopé ou de métal au fond du puit d'accès, le matériau métallique étant déposé à l'étape e) sur le bloc de matériau semi-conducteur dopé ou de métal. 3042910 21\n<CLM>\1\tProcédé selon l'une des revendications 1 à 9, comprenant après l'étape d) de formation du puit d'accès (46) et préalablement à l'étape e) de dépôt de matériau métallique (48) dans le puit d'accès (46) : une étape de nettoyage du ou des éléments (9) à base de matériau semi-conducteur (8). 5\n<CLM>\1\tProcédé selon l'une des revendications 1 à 10, comprenant en outre, après l'étape b) de remplissage de la ou les ouvertures (6) à l'aide d'un matériau semi-conducteur (8) et préalablement à l'étape c) : une étape de polissage CMP. 10\n<CLM>\1\tCircuit intégré comprenant : au moins un premier transistor (T11) réalisé au moins partiellement dans une première couche semi-conductrice (2), au moins un deuxième transistor (T21) réalisé au moins partiellement dans une deuxième couche semi-conductrice (22) agencée au-dessus de la première 15 couche semi-conductrice (2), - une couche isolante (5) agencée entre le premier transistor et le deuxième transistor, - un ou plusieurs éléments de connexion traversant la couche isolante entre le premier et le deuxième transistor, 20 au moins un élément de connexion étant connecté au premier et/ou au deuxième transistor et étant à base d'un alliage de métal et de semi-conducteur.