Brevet FR3050037A1 (20171013)
REVENDICATIONS1. Système de test (SYS) d'un circuit intégré d'application représenté par une description comprenant un ensemble de chemins reliant plusieurs cellules logiques, le système de test (SYS) comprenant un circuit intégré de caractérisation (CAR) comprenant au moins deux structures de test configurables (ST1,ST2), chacune comprenant une pluralité de cellules logiques activables (A,B,C,R1,R2) et une pluralité de connecteurs pour activer et interconnecter les cellules logiques, et un ensemble de test (EDT) comprenant : - un dispositif de contrôle (CTR) du circuit intégré de caractérisation configuré pour faire varier au moins un paramètre physique d'au moins une structure de test configurable pour accélérer son vieillissement de sorte à obtenir au moins une structure de test dégradée, - une interface (INT) pour recevoir au moins une description d'un circuit intégré d'application et extraire au moins un chemin de la description, - un dispositif de configuration (CONF) du circuit intégré de caractérisation pour activer et interconnecter au moins un sous- ensemble des cellules logiques d'au moins une structure de test dégradée et d'au moins une structure de test non dégradée, pour qu'elles réalisent chacune une topologie identique à au moins une partie d'un chemin extrait, - un dispositif de contrôle de mesure (MES) pour effectuer au moins une première mesure d'une grandeur physique sur ladite au moins une structure de test dégradée et au moins une deuxième mesure, identique à la première mesure, sur ladite au moins une structure de test non dégradée. 3050037 33\n<CLM>\1\tSystème de test selon la revendication 1 dans lequel chaque structure de test (ST) comprend des cellules logiques combinatoires (A,B,C) et des cellules logiques de mémorisation (R1,R2). 5\n<CLM>\1\tSystème de test selon l'une des revendications précédentes dans lequel le dispositif de contrôle (CTR) du circuit intégré de caractérisation comprend un dispositif de contrôle (CTEMP) de la température d'au moins une structure de test. 10\n<CLM>\1\tSystème de test selon l'une des revendications précédentes dans lequel le dispositif de contrôle (CTR) du circuit intégré de caractérisation comprend un générateur (GSTIM) de stimuli destinés à être injectés en un point d'entrée d'au moins une structure de test. 15\n<CLM>\1\tSystème de test selon l'une des revendications précédentes dans lequel le dispositif de contrôle (CTR) du circuit intégré de caractérisation comprend un dispositif de contrôle de la tension d'alimentation (CTENS) d'au moins une structure de test. 20\n<CLM>\1\tSystème de test selon l'une des revendications précédentes dans lequel le système comprend en outre un dispositif d'estimation (EST) configuré pour déterminer, à partir des mesures fournies par le dispositif de mesure, une estimation d'une variation dans le temps d'au moins une grandeur physique du circuit intégré d'application. 25\n<CLM>\1\tSystème de test selon l'une des revendications précédentes dans lequel la grandeur physique est un temps de propagation et le dispositif de contrôle de mesure (MES) est apte à mesurer un temps de propagation 30 d'un signal entre deux cellules logiques de mémorisation.\n<CLM>\1\tSystème de test selon l'une des revendications 1 à 6 dans lequel la grandeur physique est un courant consommé et le circuit intégré de 3050037 34 caractérisation (CAR) comporte en outre, pour chaque structure de test (ST1,ST2), un dispositif de mesure (DMC) du courant consommé dans la structure de test apte à coopérer avec le dispositif de contrôle de mesure (MES). 5\n<CLM>\1\tProcédé de test d'un circuit intégré d'application représenté par une description comprenant un ensemble de chemins reliant plusieurs cellules logiques, le procédé étant mis en oeuvre au moyen d'un système de test (SYS) comprenant un circuit intégré de caractérisation (CAR) comprenant 10 au moins deux structures de test configurables (ST1,ST2), chacune comprenant une pluralité de cellules logiques activables et une pluralité de connecteurs pour activer et interconnecter les cellules logiques et un ensemble de test (EDT), le procédé comprenant les étapes de : - faire varier (601) au moins un paramètre physique d'au moins une 15 structure de test configurable pour accélérer son vieillissement de sorte à obtenir au moins une structure de test dégradée, - recevoir (602) une description d'un circuit intégré d'application et extraire au moins un chemin de la description, - activer et interconnecter (603) au moins un sous-ensemble des 20 cellules logiques d'au moins une structure de test dégradée et d'au moins une structure de test non dégradée, pour qu'elles réalisent chacune une topologie identique à au moins une partie d'un chemin extrait, - effectuer (604) au moins une première mesure d'une grandeur 25 physique sur ladite au moins une structure de test dégradée et au moins une deuxième mesure, identique à la première mesure, sur ladite au moins une structure de test non dégradée.\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon la revendication 9 30 dans lequel la partie du chemin extrait de la description du circuit intégré 3050037 d'application comprend au moins trois cellules logiques connectées en série.\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon la revendication 10 5 dans lequel ledit sous-ensemble de cellules logiques activées et interconnectées comprend en outre : - Une cellule logique de mémorisation supplémentaire connectée en amont des trois cellules logiques extraites si la première cellule logique de la partie du chemin extrait n'est pas une cellule logique 10 de mémorisation, - Une cellule logique de mémorisation supplémentaire connectée en aval des trois cellules logiques extraites si la dernière cellule logique de la partie du chemin extrait n'est pas une cellule logique de mémorisation. 15\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon l'une des revendications 10 ou 11 dans lequel la mesure d'au moins une grandeur physique est réalisée au moins sur une cellule logique de mémorisation dudit sous-ensemble. 20\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon la revendication 12 dans lequel le procédé est itéré en faisant varier la partie du chemin extrait selon une fenêtre glissante pour parcourir tout le chemin. 25\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon l'une des revendications 9 à 13 dans lequel ledit paramètre physique est pris parmi une température du circuit, une tension d'alimentation, un stimulus injecté en entrée du circuit de nature et de durée variables. 30\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon l'une des revendications 9 à 14 comprenant en outre une estimation (605) d'une 3050037 36 variation dans le temps d'au moins une grandeur physique du circuit intégré d'application à partir des mesures réalisées sur ladite au moins une structure de test dégradée et sur ladite au moins une structure de test non dégradée. 5\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon la revendication 15 dans lequel l'estimation (605) comprend le calcul de la différence entre deux mesures identiques réalisées sur ladite au moins une structure de test dégradée et sur ladite au moins une structure de test non dégradée. 10\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon la revendication 16 dans lequel l'estimation (605) comprend le calcul d'un ratio entre une somme des différences entre deux mesures identiques réalisées sur ladite au moins une structure de test dégradée et sur ladite au moins une 15 structure de test non dégradée et une somme des mesures réalisées sur ladite au moins une structure de test non dégradée.\n<CLM>\1\tProcédé de test d'un circuit intégré d'application selon la revendication 17 dans lequel la grandeur physique est un temps de propagation ou un 20 courant consommé. 25