Brevet FR3037722A1 (20161223)
REVENDICATIONS1. Procédé (100,\n<CLM>\1\tde lecture d'un dispositif mémoire électronique (1) comportant une pluralité N de cellules mémoires de type mémoire vive résistive Ci (C1, C2) avec i variant de 1 à N et N k 2, chaque cellule mémoire Ci ayant une résistance Ri, le procédé comportant les étapes suivantes : une étape (110) d'association d'une valeur de résistance (V1, V2) à chaque résistance Ri pour l'obtention d'une combinaison particulière de N valeurs de résistance ; une étape (120) d'application d'une fonction mathématique (F) à la combinaison particulière de N valeurs de résistance pour l'obtention d'une valeur de résistance résultante (Res) ; une étape (130) de détermination de l'état logique du dispositif mémoire électronique (1).\n<CLM>\1\tProcédé (100,\n<CLM>\1\tde lecture selon la revendication précédente caractérisé en ce que la fonction mathématique (F) appliquée est la fonction de moyenne géométrique.\n<CLM>\1\tProcédé (100,\n<CLM>\1\tde lecture selon l'une quelconque des revendications précédentes caractérisé en ce que chaque cellule mémoire Ci de la pluralité N de cellules mémoires est une mémoire vive résistive à base d'oxyde.\n<CLM>\1\tProcédé (100,\n<CLM>\1\tde lecture selon l'une quelconque des revendications 1 ou 2 caractérisé en ce que chaque cellule mémoire Ci de la pluralité N de cellules mémoires est une mémoire vive résistive à pont conducteur.\n<CLM>\1\tProcédé (100) de lecture selon l'une quelconque des revendications précédentes caractérisé en ce qu'il comporte, dans l'ordre : - l'étape (110) d'association d'une valeur de résistance (V1, V2) à chaque 3037722 15 5 10\n<CLM>\1\t15\n<CLM>\1\t20\n<CLM>\1\t25 30 résistance Ri pour l'obtention d'une combinaison particulière de N valeurs de résistance ; - l'étape (120) d'application d'une fonction mathématique (F) à la combinaison particulière de N valeurs de résistance pour l'obtention d'une valeur de résistance résultante (Res) ; - l'étape (130) de détermination de l'état logique du dispositif mémoire électronique, la détermination étant obtenue en fonction d'une comparaison de la valeur de résistance résultante (Res) avec une valeur de résistance seuil (Ref). Procédé (100) de lecture selon la revendication précédente caractérisé en ce que chaque valeur de résistance (V1, V2) est associée à un code binaire, et en ce que la valeur de résistance résultante (Res) est associée à un code binaire résultant. Procédé (200) de lecture selon l'une quelconque des revendications 1 à 4 caractérisé en ce que l'étape (110) d'association d'une valeur de résistance (V1, V2) à chaque résistance Ri a lieu après l'étape (120) d'application d'une fonction mathématique (F) à la combinaison particulière de N valeurs de résistance. Procédé (200) de lecture selon la revendication précédente caractérisé en ce qu'il comporte, dans l'ordre : - pour chaque résistance Ri, une étape (210) de détermination d'un ensemble Ei de valeurs de résistance (v1, v2, v3) susceptibles d'être associées à ladite résistance Ri ; - pour chaque combinaison de N variables Vi, chaque variable Vi prenant successivement chaque valeur de résistance parmi l'ensemble Ei prédéterminé, l'étape (120) d'application de la fonction mathématique à ladite combinaison pour l'obtention d'une valeur de résistance résultante ; - une étape (220) d'association d'un état logique du dispositif mémoire électronique à chaque valeur de résistance résultante précédemment 3037722 16 obtenue, en fonction d'une comparaison de chaque valeur de résistance résultante avec une valeur de résistance seuil ; - l'étape (110) d'association d'une valeur de résistance à chaque résistance Ri pour l'obtention d'une combinaison particulière de N 5 valeurs de résistance ; - l'étape (130) de détermination de l'état logique du dispositif mémoire électronique, l'état logique étant associé à la valeur de résistance résultante correspondant à la combinaison particulière. 10\n<CLM>\1\tProcédé (200) de lecture selon la revendication précédente caractérisé en ce que chaque valeur de résistance (V1, V2) est associée à un code binaire, et en ce que chaque valeur de résistance résultante (Res) est associée à un code binaire résultant. 15\n<CLM>\1\tProcédé (200) de lecture selon l'une quelconque des revendications précédentes caractérisé en ce que l'étape (110) d'association d'une valeur de résistance (V1, V2) à chaque résistance Ri est réalisée en utilisant au moins un comparateur (Com2).