Brevet FR3041145A1 (20170317)
REVENDICATIONS1. Procédé de réalisation de transistor(s) à structure de canal contraint comprenant des étapes consistant à : -former un masquage (20) sur une couche superficielle (12) d'un substrat de type semi-conducteur sur isolant comprenant une couche de support (10), une couche isolante (11) séparant la couche de support de la couche superficielle, la couche superficielle (12) étant à base d'un matériau semi-conducteur (13,\n<CLM>\1\tcontraint selon une contrainte bi-axiale, le masquage (20) étant formé d'au moins un bloc (22) de forme allongée disposé sur une première zone (12a) de la couche superficielle, la première zone (12a) ayant une longueur (L1) mesurée parallèlement à une première direction et une largeur mesurée parallèlement à une deuxième direction, la première zone (12a) étant apte à former une structure de canal du transistor dans laquelle un courant est destiné à circuler dans la première direction, le masquage (20) étant configuré de sorte qu'une ou plusieurs ouvertures (23) de forme allongée et s'étendant parallèlement à la première direction sont disposées de part et d'autre du bloc (22) de masquage et dévoilent respectivement des deuxièmes zones (12b) de la couche superficielle disposées de part et d'autre de la première zone (12a), - réaliser au moins une implantation ionique de la couche superficielle à travers les ouvertures (23) du masquage (20), de sorte à rendre amorphe les deuxièmes zones (12b) et à induire une relaxation de la première zone (12a) dans la deuxième direction.\n<CLM>\1\tProcédé selon la revendication 1, comprenant en outre une étape consistant à transformer les deuxièmes zones (12b) de la couche superficielle (12) dévoilées par les ouvertures (23) du masquage (20) en zones isolantes (15).\n<CLM>\1\tProcédé selon la revendication 2, dans lequel la transformation des deuxièmes zones (12b) en zones isolantes (15) est réalisée à l'aide d'au moins une étape d'implantation. 3041145 20\n<CLM>\1\tProcédé selon la revendication 3, dans lequel l'amorphisation des deuxièmes zones (12b) et la transformation des deuxièmes zones (12b) en zones isolantes (15) sont réalisées concomitamment par implantation. 5\n<CLM>\1\tProcédé selon la revendication 2, dans lequel la transformation des deuxièmes zones (12b) en zones isolantes (15) comprend au moins une étape d'oxydation thermique. 10\n<CLM>\1\tProcédé selon l'une des revendications 2 à 5, dans lequel au moins une zone isolante (15) formée par transformation des deuxièmes zones (12b), forme une séparation avec un autre transistor.\n<CLM>\1\tProcédé selon l'une des revendications 2 à 6, dans lequel, après 15 transformation des deuxièmes zones (12b) rendues amorphes en zones isolantes (15), on retire une épaisseur de ces zones isolantes (15).\n<CLM>\1\tProcédé selon l'une des revendications 1 à 7, comprenant en outre, après amorphisation des deuxièmes zones (12b) de la couche superficielle (12), des étapes 20 consistant à : - retirer le masquage (20), puis - former au moins une grille (30) de transistor sur la première zone semiconductrice (12a), la grille (30) s'étendant parallèlement à la deuxième direction, puis - croissance sur le matériau semi-conducteur de la couche superficielle 25 (12) de blocs (41,\n<CLM>\1\tde source et de drain de part et d'autre de la grille (30).\n<CLM>\1\tProcédé selon l'une des revendications 1 à 7, dans lequel le masquage (20) est un premier masquage, le procédé comprenant en outre après formation du premier masquage (20) et préalablement à l'amorphisation des deuxièmes zones 30 (12b), la formation d'un deuxième masquage (120) reposant sur le premier masque (20) 3041145 21 et disposé en regard de régions données de la couche superficielle, le deuxième masquage (120) comportant une ouverture (123) dévoilant le premier masquage (20), puis après amorphisation des deuxièmes zones (12b), des étapes de - retrait d'une portion du premier masquage (20) à travers l'ouverture 5 (123) du deuxième masquage (120), - formation d'une grille (30) dans l'ouverture (123) du deuxième masquage (120), - retrait du deuxième masquage (120) et de portions restantes du premier masquage (20), puis, 10 - formation des blocs (41,\n<CLM>\1\tde source et de drain de part et d'autre de la grille (30).\n<CLM>\1\tProcédé selon l'une des revendications 1 à 7, dans lequel préalablement à la formation du masquage (20), on réalise des étapes de : 15 - formation d'une grille sacrificielle (230) sur la couche superficielle (12), puis, - formation de blocs (41,\n<CLM>\1\tde source et de drain de part et d'autre de la grille sacrificielle (230), - retrait de la grille sacrificielle de sorte à laisser place à une ouverture 20 (233) entre les blocs (41,\n<CLM>\1\tde source et de drain, puis après formation du masquage (20) dans l'ouverture (230) et amorphisation des deuxièmes zones (12b) de la couche superficielle (12), on forme une grille (30) dans l'ouverture (233) entre les blocs (41,\n<CLM>\1\tde source et de drain. 25\n<CLM>\1\tProcédé selon l'une des revendications 1 à 10, dans lequel le masquage (20) a une contrainte intrinsèque.\n<CLM>\1\tTransistor formé sur un substrat de type semi-conducteur sur isolant comprenant une couche superficielle (12) dans laquelle une structure de canal est 30 formée, la couche superficielle comprenant une ou plusieurs première(s) zones semi- 3041145 22 conductrices allongées à base de matériau semi-conducteur, le matériau semi-conducteur étant contraint dans une première direction donnée prise parallèlement à la longueur des première zones, le matériau semi-conducteur étant relaxé dans une deuxième direction prise parallèlement à la largueur des premières zones, la couche superficielle comprenant 5 en outre des deuxièmes zones disposées de part et d'autre de la zone semi-conductrice et s'étendant parallèlement à la première direction, les deuxièmes zones étant à base du matériau semi-conducteur sous forme amorphe ou étant des zones isolantes à base de nitrure et/ou d'oxyde du matériau semi-conducteur. 10 15