Brevet FR3047577A1 (20170811)
REVENDICATIONS1. Coeur de processeur comprenant : - dans son jeu d'instructions, une instruction combinée d'addition et de vérification de bornes (ADDCK) ; - un additionneur ; et - un circuit de traitement (MUX,\n<CLM>\1\tconçu pour répondre à l'instruction combinée par l'activation d'un signal de débordement (OF) lorsque le résultat (S) de l'additionneur atteint une borne implicite ou définie dans un paramètre (n) de l'instruction combinée.\n<CLM>\1\tCoeur de processeur selon la revendication 1, dans lequel le circuit de traitement est conçu pour activer le signal de débordement (OF) lorsqu'un bit du résultat courant produit par l'additionneur bascule par rapport au résultat précédent, la position du bit étant fixe ou définie par le paramètre (n) de l'instruction combinée.\n<CLM>\1\tCoeur de processeur selon la revendication 2, dans lequel le signal de débordement (OF) est prélevé sur un bit de retenue (c) de l'additionneur.\n<CLM>\1\tCoeur de processeur selon la revendication 2, dans lequel le circuit de traitement (42) est conçu pour activer le signal de débordement lorsqu'un groupe de bits consécutifs du résultat de l'additionneur sont conformes à un motif implicite ou défini par le paramètre de l'instruction combinée.\n<CLM>\1\tCoeur de processeur selon la revendication 1, dans lequel le circuit de traitement est conçu pour déclencher une faute d'exécution lorsque le signal de débordement est activé, d'où il résulte que la procédure déclenchée pour traiter la faute peut être une procédure de gestion du débordement.\n<CLM>\1\tCoeur de processeur selon la revendication 1, dans lequel le circuit de traitement est conçu pour provoquer un saut en avant systématique d'une ou plusieurs instructions lorsque le signal de débordement est inactif, et une continuation normale lorsque le signal de débordement est activé, d'où il résulte que la ou les instructions suivant immédiatement l'instruction combinée peuvent être conçues pour gérer le débordement. 3047577 14\n<CLM>\1\tCoeur de processeur selon la revendication 1, dans lequel le circuit de traitement est conçu pour provoquer un appel de sous-programme lorsque le signal de débordement est activé, et une continuation normale lorsque le signal de débordement est inactif, d'où il résulte que le sous-programme peut être conçu pour 5 gérer le débordement.\n<CLM>\1\tCoeur de processeur selon la revendication 1, comprenant en outre dans son jeu d'instructions des instructions de lecture avec pré- et post-incrémentation d'adresse, incluant pour l'incrémentation d'adresse une addition combinée avec une vérification de bornes. 10\n<CLM>\1\tProcédé de transfert de données utilisant une instruction combinée d'addition et de vérification de débordement (ADDCK) selon la revendication 1, comprenant les étapes suivantes mises en oeuvre par le processeur : - allouer une page mémoire dans une mémoire de travail du processeur, pour contenir une série d'unités de données (U) dans des emplacements consécutifs 15 respectifs ; - identifier le début d'un emplacement courant d'unité de données par un pointeur contenu dans un registre de travail (Rptr) du processeur ; - utiliser l'emplacement courant ; - exécuter une instruction combinée d'addition et de vérification de bornes 20 (ADDCK) pour incrémenter le pointeur, la borne de l'instruction combinée étant basée sur la taille de la page ; et - exécuter une procédure de gestion de débordement en réponse à l'activation du signal de débordement.\n<CLM>\1\tProcédé selon la revendication 9, dans lequel la page a une taille qui est une 25 puissance de 2, et une adresse multiple de la taille.\n<CLM>\1\tProcédé selon la revendication 9, dans lequel la procédure de gestion de débordement est programmée pour allouer une nouvelle page dans la mémoire de travail et mettre à jour le pointeur pour identifier un emplacement de départ dans la nouvelle page. 3047577 15\n<CLM>\1\tProcédé selon la revendication 9, dans lequel l'étape d'utilisation de l'emplacement courant dans la page mémoire comprend la lecture de l'unité de données contenue dans l'emplacement courant pour la transférer dans des registres du processeur, le procédé comprenant en outre les étapes suivantes : 5 - transférer dans la page mémoire des unités de données fournies par une entité productrice, les unités de données ayant une taille arbitraire pouvant entraîner que la page ne contienne pas un nombre entier d'unités de données, d'où il résulte que l'activation du signal de débordement peut se produire alors que des données ont été lues au-delà de la page ; 10 - réserver une zone mémoire à la suite de la page, de taille suffisante pour contenir une unité de données complète ; et - transférer un nombre entier d'unités de données suffisant à remplir la page et déborder dans la zone mémoire réservée, d'où il résulte que les données lues au-delà de la page correspondent à des données effectives d'une unité de 15 données.