Brevet FR3042066A1 (20170407)
REVENDICATIONS1. Procédé de lissage du courant (Ivcc) consommé par une alimentation d'un circuit électronique, ledit circuit électronique comportant au moins un module (1) alimenté directement ou indirectement par ladite alimentation et consommant un courant de module (Ivdd), procédé dans lequel - on élabore au sein du circuit, pour chaque module (1, 12), un courant auxiliaire Iaux de module égal à une première fraction du courant (Ivdd, Ivdd2) de module correspondant, on équipe le circuit d'un premier étage (6), alimenté par l'alimentation, comportant au moins une source de courant principale (61) fournissant un courant principal (In) supérieur à la somme des valeurs maximales de chaque courant auxiliaire (Taux) de module, ledit premier étage (6) délivrant un courant d'étage au moins égal audit courant principal (In), on élabore un courant intermédiaire égal à la différence entre le courant d'étage et un courant secondaire (Iseo) égal à la somme de chaque courant auxiliaire (Taux) de module, et on multiplie dans un étage terminal (7) alimenté par ladite alimentation, le courant intermédiaire par un facteur de multiplication égal à l'inverse de ladite première fraction augmenté de un.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel le courant principal est égal à une deuxième fraction d'un courant de référence et ladite première fraction est égale à ladite deuxième fraction.\n<CLM>\1\tProcédé selon la revendication 2, dans lequel la valeur de ladite deuxième fraction est choisie parmi un jeu de valeurs.\n<CLM>\1\tProcédé selon l'une des revendications précédentes dans lequel ledit premier étage (6) comporte en outre au moins une source de courant supplémentaire activable (63,\n<CLM>\1\tdélivrant un courant 3042066 16 supplémentaire (11,12) et le courant d'étage (Iétage) est égal à la somme du courant principal (Ip) et de chaque courant supplémentaire (Ii,\n<CLM>\1\tdélivré par chaque source de courant supplémentaire (63,\n<CLM>\1\tactivée.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 4, 5 dans lequel on ajoute du bruit capacitif au sein du circuit électronique.\n<CLM>\1\tDispositif électronique comprenant une borne d'alimentation (2), au moins un module (1,12) connecté à la borne d'alimentation (2) et configuré pour consommer un 10 courant de module (Ivdd), des premiers moyens d'élaboration (4) connectés à la borne d'alimentation (2) et configurés pour élaborer pour chaque module (1,\n<CLM>\1\tun courant auxiliaire de module (laux) égal à une première fraction du courant de module 15 (Ivdd) correspondant, un premier étage (6), connecté à la borne d'alimentation (2), comportant au moins une source de courant principale (61) configurée pour fournir un courant principal (Ip) supérieur à la somme des valeurs 20 maximales de chaque courant auxiliaire de module (Ivdd, Ivdd2), le premier étage (6) étant configuré pour délivrer un courant d'étage (Iétage) au moins égal audit courant principal (Ip), des deuxièmes moyens d'élaboration (5) configurés pour 25 élaborer un courant intermédiaire égal à la différence entre le courant d'étage et un courant secondaire (Iseo) égal à la somme de chaque courant auxiliaire de module (Taux, Iaux2), un étage terminal (7) connecté à la borne d'alimentation 30 (2) et configuré pour multiplier le courant intermédiaire par un facteur de multiplication égal à l'inverse de ladite première fraction augmenté de un. 3042066 17\n<CLM>\1\tDispositif selon la revendication 6, dans lequel le courant principal est égal à une deuxième fraction d'un courant de référence (Iset) la première fraction est égale à la deuxième fraction.\n<CLM>\1\tDispositif selon la revendication 7, dans lequel la source de 5 courant principale (61) comporte une entrée de commande (62) destinée à recevoir un signal de commande permettant de sélectionner la valeur de la deuxième fraction parmi un jeu de valeurs.\n<CLM>\1\tDispositif selon l'une des revendications 6 à 8, dans lequel les premiers moyens d'élaboration (4) comportent pour 10 chaque module, un premier miroir de courant de facteur de recopie égal à ladite première fraction possédant une première sortie (S31) délivrant le courant de module (Ivdd) correspondant et une deuxième sortie (S32) délivrant le courant auxiliaire de module (Taux, Iaux2) 15 correspondant, les deuxièmes moyens d'élaboration (5) comportent un deuxième miroir de courant de facteur de recopie égal à un, et la deuxième sortie (S32) du premier miroir de courant est 20 connectée à l'entrée (E5) du deuxième miroir de courant et la sortie (S5) du deuxième miroir de courant est connecté à la sortie (S6) du premier étage\n<CLM>\1\tDispositif selon l'une des revendications 6 à 9, dans lequel l'étage terminal (7) comporte un moyen de recopie de courant ayant un 25 facteur de recopie égal au facteur de multiplication, dont l'entrée (E7) est connectée à la sortie (S5) des deuxièmes moyens d'élaboration (5) et dont la sortie (S7) est connectée à la borne d'alimentation (2).\n<CLM>\1\tDispositif selon la revendication 10, dans lequel l'étage terminal (7) comporte un premier transistor MOS (71) connecté à la 30 sortie (S5) du deuxième miroir de courant, et au moins un deuxième transistor MOS (72) connecté entre la borne d'alimentation (2) et la masse (GND), les grilles (G71, G72) des transistors MOS (71,\n<CLM>\1\tétant mutuellement connectées, et le dispositif (DIS) comprend en outre un amplificateur opérationnel (8) intermédiaire dont l'entrée non- 3042066 18 inverseuse est connectée à la sortie (S5) du deuxième miroir de courant, dont l'entrée inverseur est connectée à l'entrée (E5) du deuxième miroir de courant, et dont la sortie est connectée aux grilles (G71, G72) des transistors MOS. 5\n<CLM>\1\tDispositif selon l'une des revendications 9 à 11, dans lequel les premiers moyens d'élaboration (3) comprennent pour chaque module (1,\n<CLM>\1\tun premier étage cascode (9) connecté entre la deuxième sortie (S32) du premier 10 miroir de courant correspondant et l'entrée (E5) du deuxième miroir de courant, le premier étage cascode (9) comprenant un premier transistor PMOS (91) et un premier amplificateur opérationnel (92) dont l'entrée non-inverseuse est connectée entre la borne 15 d'alimentation (2) et le module (1,\n<CLM>\1\tcorrespondant, dont l'entrée inverseuse est connectée à la source (S91) du premier transistor PMOS (91) et dont la sortie est connectée à la grille (G91) du premier transistor PMOS (91), et 20 le dispositif (DIS) comprend en outre un deuxième étage cascode (10) connecté entre la sortie (S7) de l'étage terminal (7) et la borne d'alimentation (2), comprenant un deuxième transistor PMOS (101) et un deuxième amplificateur opérationnel (102) dont l'entrée non- 25 inverseuse est connectée entre la sortie (S7) de l'étage terminal et le deuxième transistor PMOS (101), l'entrée inverseuse est connectée à l'entrée (E7) de l'étage terminal (7), et dont la sortie est connectée à la grille (Gin) du deuxième transistor PMOS (101). 30\n<CLM>\1\tDispositif selon l'une quelconque des revendications 6 à 12, dans lequel le premier étage (6) comprend au moins une source de courant supplémentaire (63,64) activable indépendamment de la source de courant principale (61), les sorties de toutes les sources de courant (61, 63,\n<CLM>\1\tétant connectées à la sortie (S6) du premier étage (6). 3042066 19\n<CLM>\1\tDispositif selon l'une des revendications 6 à 13, comprenant en outre un générateur de bruit capacitif (11).\n<CLM>\1\tDispositif selon l'une quelconque des revendications 6 à 14, comprenant au moins un régulateur (3,\n<CLM>\1\tconnecté entre la borne 5 d'alimentation (2) et ledit au moins un module (1, 12), configuré pour délivrer une tension régulée (Vdd, Vdd2) audit au moins un module (1, 12).\n<CLM>\1\tDispositif selon la revendication 15, dans lequel ledit au moins un régulateur comporte les premiers moyens d'élaboration. 10\n<CLM>\1\tDispositif selon l'une quelconque des revendications 6 à 16, comportant plusieurs modules (1,\n<CLM>\1\tet dans lequel les premiers moyens d'élaboration comportent plusieurs premières sorties (S31) respectivement reliées auxdits modules (1,\n<CLM>\1\tde façon à délivrer les courants de module respectifs (Ivdd, Ivdd2) et plusieurs deuxièmes 15 sorties (S32) reliées ensemble à l'entrée (E5) des deuxièmes moyens d'élaboration (5) de façon à délivrer le courant secondaire Ise,.\n<CLM>\1\tDispositif selon l'une des revendications 6 à 17, réalisé de façon intégrée 20