Brevet FR3050739A1 (20171103)
REVENDICATIONS1. Procédé de réalisation d'au moins une cellule-mémoire capacitive (CEL) possédant une première électrode (BE) et une deuxième électrode (TE) séparée par une région diélectrique (MOX), au sein d'une partie d'interconnexion d'un circuit intégré, caractérisé en ce qu'il comprend une première étape de gravure au cours de laquelle on forme dans une première couche conductrice (CC1) une première bande (BDX) s'étendant dans une première direction (X), une formation sur la première couche conductrice gravée (CC1) d'une couche diélectrique (MOX) et d'une deuxième couche conductrice (CC2), et une seconde étape de gravure au cours de laquelle on forme dans la deuxième couche conductrice (CC2), la couche diélectrique (MOX) et la première couche conductrice gravée (CC1), une deuxième bande (BDY) s'étendant dans une deuxième direction (Y) orthogonale à la première direction (X), la première électrode (BE) étant formée par l'intersection dans la première couche conductrice (CC1) de la première bande (BDX) et de la deuxième bande (BDY) et la deuxième électrode (TE) étant formée par la zone de la deuxième couche conductrice (CC2) en regard de la première électrode (BE).\n<CLM>\1\tProcédé selon la revendication 1, pour la réalisation d'un plan-mémoire (PM) de mémoire résistive comportant, au sein de ladite partie d'interconnexion du circuit intégré, plusieurs cellules-mémoires capacitives (CEL), dans lequel la formation des premières électrodes des cellules-mémoires comprend la première étape de gravure au cours de laquelle on grave dans la première couche conductrice (CC1) des premières bandes (BDX) s'étendant dans la première direction (X) et la seconde étape de gravure au cours de laquelle on grave dans la deuxième couche conductrice (CC2), la couche diélectrique (MOX) et la première couche conductrice gravée (CC1), des deuxièmes bandes (BDY) s'étendant dans la deuxième direction (Y), les deuxièmes électrodes (TE) des cellules-mémoires étant formées par des zones desdites deuxièmes bandes (BDY) en regard des premières électrodes (BE). 3050739 11\n<CLM>\1\tProcédé selon la revendication 2, dans lequel les premières bandes (BDX) et les deuxièmes bandes (BDY) sont réparties périodiquement dans le plan mémoire (PM) selon un pas régulier dans chacune des deux directions (X, Y). 5\n<CLM>\1\tProcédé selon l'une quelconque des revendications 2 ou 3, comprenant en outre une formation de lignes de mots (WL) parcourant le plan-mémoire dans la première direction (X) et de lignes de bits (BL) parcourant le plan-mémoire dans la deuxième direction (Y), une formation de premiers contacts électriquement conducteurs (CWL) 10 reliant les lignes de mots (WL) aux premières électrodes (BE), et une formation de deuxièmes contacts électriquement conducteurs (CBL) reliant les lignes de bits (BL) aux deuxièmes électrodes (TE).\n<CLM>\1\tProcédé selon l'une quelconque des revendications précédentes dans lequel la première et la seconde étapes de gravure 15 comprennent le dépôt d'une couche de résine photosensible suivi d'une étape de photolithographie.\n<CLM>\1\tDispositif de mémoire comportant, au sein d'une partie d'interconnexion d'un circuit intégré, au moins une cellule-mémoire capacitive (CEL) possédant une première électrode (BE) et une 20 deuxième électrode (TE) séparées par une région diélectrique (MOX), caractérisé en ce que la première électrode (BE) comprend un plot conducteur de forme carrée ou rectangulaire, et en ce que le dispositif comprend un empilement d'une couche diélectrique (MOX) et d'une couche conductrice (CC2) formant une bande (BDY) s'étendant sur et 25 de chaque côté dudit plot, la deuxième électrode (TE) étant formée par la zone de ladite deuxième couche conductrice (CC2) en regard dudit plot.\n<CLM>\1\tDispositif de mémoire selon la revendication 6, comportant au sein de la partie d'interconnexion du circuit intégré, un plan- 30 mémoire comportant des cellules-mémoires capacitives (CEL) s'étendant selon une première direction (X) et une deuxième direction (Y) orthogonales et comportant chacune une première électrode (BE), une région diélectrique (MOX) et une deuxième électrode (TE), le plan mémoire (PM) comprenant des plots conducteurs de forme carrée ou 3050739 12 rectangulaire formant lesdites premières électrodes, ledit empilement de la couche diélectrique (MOX) et de la deuxième couche conductrice (CC2) recouvrant lesdits plots dans la première direction (X) et formant dans la deuxième direction (Y) des bandes conductrices 5 (BDY) s'étendant sur et entre lesdits plots, les deuxièmes électrodes (TE) étant formées par des zones desdites deuxièmes bandes (BDY) en regard desdits plots.\n<CLM>\1\tDispositif de mémoire selon la revendication 7, comprenant en outre des lignes de mots (WL) parcourant le plan-mémoire (PM) 10 dans la première direction (X) et des lignes de bits (BL) parcourant le plan-mémoire dans la deuxième direction (Y), des premiers contacts électriquement conducteurs (CWL) reliant les lignes de mots (XL) aux premières électrodes (BE), et des deuxièmes contacts électriquement conducteurs (CBL) reliant les lignes de bits (BL) aux deuxièmes 15 électrodes (TE).