Brevet FR3050341A1 (20171020)
REVENDICATIONS1. Dispositif (DIS) de surveillance d'un chemin critique (CC) d'un circuit intégré (CIN), comprenant une réplique du chemin critique (RCC) comportant au moins deux éléments séquentiels (ES1, ES2) mutuellement séparés par des moyens de retard programmables (MRP) à l'aide d'au moins un multiplexeur principal (MUXP1), des moyens de commande (MC) configurés pour commander ledit au moins un multiplexeur principal (MUXP1 à MUXP4) et un module de séquencement (MS) configuré pour séquencer chaque élément séquentiel (ES1, ES2) à partir d'un signal d'horloge principal (CLK), caractérisé en ce que le module de séquencement (MS) est configuré pour délivrer à partir du signal d'horloge principal (CLK) respectivement auxdits au moins deux éléments séquentiels (ES 1, ES2), deux signaux d'horloge secondaires (SHS2, SHS3) mutuellement temporellement décalés de façon à prendre en compte au moins un temps de propagation inhérent audit au moins un multiplexeur principal (MUXP1 à MUXP4).\n<CLM>\1\tDispositif (DIS) selon la revendication 1, dans lequel la réplique du chemin critique (RCC) comporte une chaîne de N éléments séquentiels (ES1 à ESN), avec N supérieur à 2, les moyens de retard (MR) comportent N-1 étages de retard (ETRn), chaque étage de retard (ETRn) étant programmable à l'aide d'au moins un multiplexeur principal (MUXPn), deux éléments séquentiels (ESn, ESn+1) successifs étant séparés par un étage de retard (ETRn), et le module de séquencement (MS) est configuré pour délivrer à partir du signal d'horloge principal (CLK) respectivement auxdits N éléments séquentiels (ES1 à ESN) N signaux d'horloge secondaires (SHS1 à SHSN), deux signaux d'horloge secondaires successifs (SHSn, SHSn+1) étant mutuellement temporellement décalés de façon à prendre en compte au moins un temps de propagation inhérent audit au moins un multiplexeur principal (MUXPn) dudit étage de retard (ETRn) correspondant. 3050341 18\n<CLM>\1\tDispositif (DIS) selon la revendication 2, dans lequel les moyens de retard (MRP) comprennent plusieurs multiplexeurs principaux (MUXPn) et le module de séquencement (MS) est configuré pour délivrer à partir du signal d'horloge principal (CLK) 5 respectivement auxdits éléments séquentiels (ESn), des signaux d'horloge secondaires (SHSn) mutuellement temporellement décalés de façon à prendre en compte les temps de propagation inhérents à tous les multiplexeurs principaux (MUXP1 à MUXPN).\n<CLM>\1\tDispositif (DIS) selon la revendication 3, dans lequel le 10 module de séquencement (MS) comprend autant de multiplexeurs secondaires (MUXS1 à MUXSN) que de multiplexeurs principaux (MUXP1 à MUXPN), les multiplexeurs secondaires (MUXS1 à MUXSN) étant organisés en une chaîne de N-1 groupes de multiplexeurs secondaires (GMUXS1 à GMUXS(N-1)) connectés en 15 série, chaque groupe (GMUXSn) étant associé au(x) multiplexeur(s) principal(aux) de l'étage de retard (ETRn) correspondant, chaque multiplexeur secondaire (MUXSn) étant apparié avec le multiplexeur principal (MUXPn) correspondant, les entrées du premier multiplexeur secondaire (MUXS1) du premier groupe (GMUXS1) étant destinées à 20 recevoir le signal d'horloge principal (CLK), le premier élément séquentiel (ES1) étant destiné à être séquence par le signal d'horloge principal (CLK) et les N-1 éléments séquentiels suivants (ES2, ES3) étant destinés à être séquences par les N-1 signaux d'horloges secondaires (SHS2, SHS3) respectivement délivrés par les sorties des 25 derniers multiplexeurs (MUXS3, MUXS4) des N-1 groupes (GMUXS1, GMUXS2), et les moyens de commande (MC) sont en outre configurés pour commander de façon identique lesdits multiplexeurs secondaires (MUXS1 à MUXSN) et les multiplexeurs principaux (MUXP1 à MUXPN), chaque multiplexeur secondaire (MUXSn) étant apparié avec 30 un multiplexeur principal (MUXPn) correspondant.\n<CLM>\1\tDispositif (DIS) selon la revendication 2, dans lequel les moyens de retard (MRP) comprennent plusieurs multiplexeurs principaux (MUXP1 à MUXPN) et le module de séquencement (MS) est configuré pour délivrer à partir du signal d'horloge principal 3050341 19 (CLK) respectivement auxdits éléments séquentiels (ESn), des signaux d'horloge secondaires (SHSn) synchronisés ou mutuellement temporellement décalés de façon à prendre en compte sélectivement les temps de propagation inhérents à tous les multiplexeurs principaux 5 (MUXP1 à MUXPN) ou à seulement au moins l'un des multiplexeurs principaux (MUXP1 à MUXPn).\n<CLM>\1\tDispositif (DIS) selon la revendication 5, dans lequel le module de séquencement (MS) comprend autant de multiplexeurs secondaires (MUXS1 à MUXSN) que de multiplexeurs principaux 10 (MUXP1 à MUXPN), les multiplexeurs secondaires (MUXS1 à MUXSN) étant organisés en une chaîne de N multiplexeurs secondaires (MUXS1 à MUXSN) connectés en série, chaque multiplexeur secondaire (MUXSn) étant apparié avec le multiplexeur principal (MUXPn) correspondant, et aux moins deux multiplexeurs de 15 séquencement (MSEQ1, MSEQ2) mutuellement appariés, les entrées du premier multiplexeur secondaire (MUXS1) et du premier multiplexeur de séquencement (MSEQ1) étant destinées à recevoir le signal d'horloge principal (CLK), la sortie du premier multiplexeur de séquencement (MSEQ1) étant destinée à délivrer le premier signal 20 d'horloge secondaire (SHS1) audit premier élément séquentiel (ES1), les entrées du(des) multiplexeur(s) de séquencement suivant(s) (MSEQ2) étant destinées à recevoir au moins le signal d'horloge principal (CLK) et le(s) signal(aux) de sortie du(des) multiplexeur(s) secondaire(s) associé(s) au(x) multiplexeur(s) principal(aux) d'au 25 moins un étage de retard (ETR1), et la sortie du(des) multiplexeur(s) de séquencement suivant(s) (MSEQ2) étant destinée à délivrer à au moins un élément séquentiel (ES2, ES3) suivant le(s) signal(aux) d'horloge secondaire(s) suivant(s) (SHSn), et les moyens de commande (MC) sont en outre configurés pour commander de façon identique 30 lesdits multiplexeurs secondaires (MUXS1 à MUXSN) et les multiplexeurs principaux (MUXP1 à MUXPN) et pour commander les multiplexeurs de séquencement (MESQ1, MSEQ2) par un signal de sélection (SS). 3050341 20\n<CLM>\1\tDispositif (DIS) selon la revendication 6, dans lequel le module de séquencement (MS) comprend autant de multiplexeurs de séquencement (MSEQ1 à MSEQN) que d'éléments séquentiels (ES1 à ESN), les entrées du premier multiplexeur de séquencement (MSEQ1) 5 étant destinées à recevoir le signal d'horloge principal (CLK) et la sortie du premier multiplexeur de séquencement (MSEQ1) étant destinée à délivrer le premier signal d'horloge secondaire (SHS1) audit premier élément séquentiel (ES1), les entrées des multiplexeurs de séquencement (MSEQ1) suivants étant destinées à recevoir le signal 10 d'horloge principal (CLK) et le(s) signal(aux) de sortie du multiplexeur secondaire correspondant et le cas échéant du(des) multiplexeur(s) secondaire(s) précédent(s), chaque multiplexeur de séquencement (MSEQn) étant configuré pour délivrer à l'élément séquentiel (ESn) correspondant le signal d'horloge secondaire (SHSn) 15 correspondant.\n<CLM>\1\tDispositif (DIS) selon l'une quelconque des revendications 5 à 7, dans lequel chaque étage de retard (ETRn) comprend un multiplexeur principal (MUXPn), et plusieurs éléments de retard (ELRnm) couplés à l'entrée dudit multiplexeur principal (MUXPn). 20\n<CLM>\1\tDispositif (DIS) selon la revendication 8, dans lequel les éléments de retard (ELRnm) sont différents.\n<CLM>\1\tDispositif (DIS) selon l'une quelconque des revendications précédentes, réalisé de façon intégrée dans et sur un substrat de type silicium sur isolant. 25\n<CLM>\1\tDispositif selon la revendication 10, dans lequel le substrat est du type silicium sur isolant totalement déserté.\n<CLM>\1\tProcédé de séquencement d'un dispositif (DIS) de surveillance d'un chemin critique (CC) d'un circuit intégré (CIN), comprenant une réplique du chemin critique (RCC) comportant au 30 moins deux éléments séquentiels (ES1, ES2) mutuellement séparés par des moyens de retard programmables (MRP) à l'aide d'au moins un multiplexeur principal (MUXP1 à MUXP4), caractérisé en ce qu'il comprend une délivrance auxdits au moins deux éléments séquentiels (ES1, ES2) à partir d'un signal d'horloge principal (CLK), de deux 3050341 21 signaux d'horloge secondaires (SHS2, SHS3) mutuellement temporellement décalés de façon à prendre en compte au moins un temps de propagation inhérent audit au moins un multiplexeur principal (MUXP1 à MUXP4). 5\n<CLM>\1\tProcédé selon la revendication 12, dans lequel la réplique du chemin critique (RCC) comporte une chaîne de N éléments séquentiels (ESn), avec N supérieur à 2, les moyens de retard (MRP) comportent N-1 étages de retard (ETRn), chaque étage de retard (ETRn) étant programmable à l'aide d'au moins un multiplexeur 10 principal (MUXPn), deux éléments séquentiels (ESn, ESn+1) successifs étant séparés par un étage de retard (ETRn), et ledit procédé comprend une délivrance respectivement auxdits N éléments séquentiels (ESn) à partir du signal d'horloge principal (CLK), de N signaux d'horloge secondaires (SHSn), deux signaux d'horloge 15 secondaires (SHSn, SHSn+1) successifs étant mutuellement temporellement décalés de façon à prendre en compte au moins un temps de propagation inhérent audit au moins un multiplexeur principal (MUXPn) dudit étage de retard (ETRn) correspondant.\n<CLM>\1\tProcédé selon la revendication 13, dans lequel les moyens 20 de retard (MRP) comprennent plusieurs multiplexeurs principaux (MUXP1 à MUXPN) et le procédé comprend une délivrance à partir du signal d'horloge principal (CLK) respectivement auxdits éléments séquentiels (ESn), de signaux d'horloge secondaires (SHSn) mutuellement temporellement décalés de façon à prendre en compte les 25 temps de propagation inhérents à tous les multiplexeurs principaux (MUXP1 à MUXPN).\n<CLM>\1\tProcédé selon la revendication 13, dans lequel les moyens de retard (MRP) comprennent plusieurs multiplexeurs principaux (MUXP1 à MUXPN) et le procédé comprend une délivrance à partir du 30 signal d'horloge principal (CLK) respectivement auxdits éléments séquentiels (ESn), de signaux d'horloge secondaires (SHSn) mutuellement temporellement décalés de façon à prendre en compte sélectivement les temps de propagation inhérents à tous les 3050341 22 multiplexeurs (MUXP1 à MUXPN) ou à seulement au moins l'un des multiplexeurs principaux (MUXP1 à MUXPn).