Brevet FR3044460A1 (20170602)
REVENDICATIONS1. Amplificateur de lecture pour mémoire, configurable sur commande (Mode) entre un mode de lecture en courant et un mode de lecture en tension.\n<CLM>\1\tAmplificateur de lecture selon la revendication 1, apte dans sa configuration de lecture en courant à délivrer en sortie (AMPL OUT) une information représentative d'une circulation ou non d'un courant à travers une entrée (Busr) de l'amplificateur, et apte dans sa configuration de lecture en tension à délivrer en sortie une information représentative d'une chute ou non de la tension présente à cette entrée (Busr).\n<CLM>\1\tAmplificateur de lecture selon l'une quelconque des revendications 1 ou 2, destiné, dans sa configuration de lecture en courant, à lire une donnée stockée dans une cellule mémoire (CEL) connectée audit amplificateur, et destiné, dans sa configuration de lecture en tension, à lire une donnée stockée dans un verrou de ligne de bits (BLL) connecté audit amplificateur.\n<CLM>\1\tAmplificateur de lecture selon les revendications 2 et 3, dans lequel ladite entrée (Busr) est destinée à être effectivement connectée à la ligne de bits (BL) connectée à ladite cellule mémoire (CEL) dans sa configuration de lecture en en courant et à être effectivement connectée audit verrou de ligne de bits (BLL) dans sa configuration de lecture en tension.\n<CLM>\1\tAmplificateur de lecture selon l'une quelconque des revendications 2 à 4, comprenant un étage d'entrée (ET1) configurable connecté entre ladite entrée (Busr) et un noeud intermédiaire (N2) et apte à délivrer audit noeud intermédiaire (N2) un signal intermédiaire dont le niveau de tension est, selon la configuration, représentatif de la circulation ou non dudit courant à travers ladite entrée (Busr) ou de la chute ou non de la tension présente sur ladite entrée (Busr), et un 3044460 21 étage de sortie (ET2) configuré pour délivrer ladite information à partir du signal intermédiaire.\n<CLM>\1\tAmplificateur de lecture selon la revendication 5, dans lequel ledit étage d'entrée (ET1) comprend une boucle de précharge 5 (BCL) configurée pour appliquer une tension de précharge sur ladite entrée (Busr) et un moyen de contrôle configurable (MN3, MP4) connecté entre la boucle de précharge (BCL) et le noeud intermédiaire (N2), possédant une première configuration dans laquelle il permet un maintien de la tension de précharge à ladite entrée (Busr) dans la 10 configuration de lecture en courant, et une deuxième configuration dans laquelle il autorise une chute éventuelle de tension à ladite entrée (Busr) dans la configuration de lecture en tension.\n<CLM>\1\tAmplificateur de lecture selon la revendication 6, dans lequel ledit moyen de contrôle comporte un transistor de type N (MN3) 15 dont la grille est connectée audit noeud intermédiaire (N2), dont la source est connectée à ladite boucle de précharge (BCL), et dont le drain est connecté au drain d'un transistor de type P (MP4) commandé sur sa grille par un signal de commande (Mode) définissant ladite configuration de lecture et ayant sa source connectée à une tension 20 d'alimentation (Vdd).\n<CLM>\1\tAmplificateur de lecture selon l'une quelconque des revendications 5 à 7, dans lequel l'étage de sortie (ET2) est configuré pour traduire ledit signal intermédiaire en un signal logique binaire, et comportant un moyen d'inversion (PL2) configuré pour inverser ledit 25 signal logique dans la configuration de lecture en tension.