Brevet FR3047838A1 (20170818)
REVENDICATIONS1. Procédé de fabrication d'un transistor bipolaire comprenant les étapes successives suivantes : a) prévoir un substrat (1) de silicium monocristallin revêtu successivement d'une première couche isolante (7), d'une première couche de silicium (9) et d'un empilement (11) de couches comprenant une couche sacrificielle (15) en un premier matériau disposée entre deux couches isolantes (13,\n<CLM>\1\ten un deuxième matériau sélectivement gravable par rapport au premier matériau ; b) graver une ouverture (21) jusqu'au substrat (1), et 10 recouvrir les parois latérales de l'ouverture d'une gaine isolante (23) ; c) dans l'ouverture (21), former par épitaxie sélective, jusqu'à un niveau compris entre le niveau supérieur de la première couche de silicium (9) et le niveau inférieur de la 15 couche sacrificielle (15), une région de collecteur (25) en silicium dopé d'un premier type de conductivité, puis, jusqu'à un niveau supérieur ou égal au niveau supérieur de la couche sacrificielle (15), une région semiconductrice de base (27) dopée du deuxième type ; 20 d) déposer une deuxième couche de silicium dopé du premier type remplissant l'ouverture (21) puis graver jusqu'à la couche sacrificielle (15), une portion de la deuxième couche de silicium reposant sur la région semiconductrice de base (27) et débordant de part et d'autre de la région semiconductrice de base 25 étant laissée en place et constituant une région d'émetteur (31) ; e) éliminer sélectivement la couche sacrificielle (15) et la portion en regard de ladite gaine (23) ; et f) former une région de contact de base (37 ; 37A, 37B) par épitaxie à partir du flanc de la région semiconductrice de 30 base (27).\n<CLM>\1\tProcédé selon la revendication 1, dans lequel une première partie (37A) de la région de contact de base (37) est formée à l'étape f), et une deuxième partie (37B) de la région de 3047838 B14814 - 15-GR1-0673 18 contact de base (37) est formée, après l'étape f), lors des étapes successives suivantes : g) graver les couches restantes (13,\n<CLM>\1\tde l'empilement (11) jusqu'à la première couche de silicium (9) en laissant 5 en place ladite gaine (23) sur le flanc de la région de collecteur (25) ; et h) former la deuxième partie (37B) de la région de contact de base (37) par épitaxie à partir de la première couche de silicium (9) et de la première partie (37A) de la région de 10 contact de base.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel, à l'étape e), les couches restantes (13,\n<CLM>\1\tde l'empilement (11) sont gravées, et, à l'étape f), la région de contact de base (37; 37A, 37B) est formée par épitaxie à partir de la région semi- 15 conductrice de base (27) et de la première couche de silicium (9).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 3, dans lequel la première couche de silicium (9) est une couche monocristalline d'une structure de type silicium sur isolant.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 20 à 4, dans lequel la première couche de silicium (9) est dopée du deuxième type.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 5, comprenant en outre, après la formation de la région de contact de base (37), les étapes successives suivantes : 25 i) former un masque (39) recouvrant la région d'émetteur (31) et des portions de la région de contact de base (37 ; 37A, 37B) s'étendant latéralement à partir de la région semiconductrice de base (27), graver jusqu'au substrat (1) en utilisant le masque, et retirer le masque ; 30 j) découvrir le sommet de la région d'émetteur (31) et siliciurer des portions exposées (41) de la région de contact de base (37 ; 37A, 37B), de la région d'émetteur (31) et du substrat (1) ; et 3047838 B14814 - 15-GR1-0673 19 k) recouvrir d'un isolant (43), puis former des vias conducteurs (45) traversant l'isolant jusqu'aux portions siliciurées (41).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 5 à 6, dans lequel ladite portion en regard est en le même matériau et est moins épaisse que la couche sacrificielle (15).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 7, dans lequel, à l'étape a), l'empilement (11) comprend, sous la couche sacrificielle (15), au moins une autre couche isolante (19) en le matériau de la gaine isolante (23), chacune desdites au moins une autre couche isolante étant moins épaisse que la gaine isolante.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 8, dans lequel, à l'étape e), préalablement à la gravure de la couche sacrificielle (15), une deuxième couche isolante (35) est formée autour de la région d'émetteur (31), le premier matériau étant gravable sélectivement par rapport au matériau de la deuxième couche isolante.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 20 à 9, dans lequel l'étape d) comprend, préalablement à la gravure, les étapes consistant à former un autre masque surmontant toute la région semiconductrice de base (27) et débordant latéralement par rapport à la région semiconductrice de base, et retirer l'autre masque après la gravure. 25\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 10, dans lequel le premier matériau est de l'oxyde de silicium et le deuxième matériau est du nitrure de silicium.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 11, comprenant en outre, entre les étapes c) et d), la formation 30 d'espaceurs (29) reposant sur la région semiconductrice de base (27) et bordant la gaine isolante (23) jusqu'en haut de l'ouverture (21).\n<CLM>\1\tTransistor bipolaire comprenant : un substrat de silicium monocristallin (1) ; 3047838 B14814 - 15-GR1-0673 une région de collecteur (25) en silicium dopé du premier type reposant sur le substrat et étant surmontée d'une région semiconductrice de base (27) dopée du deuxième type, le flanc de la région de collecteur étant revêtu d'une gaine isolante 5 (23) et étant aligné avec le flanc de la région semiconductrice de base ; une région d'émetteur (31) en silicium dopé du premier type reposant sur la région semiconductrice de base (27) et débordant latéralement par rapport à la région semiconductrice de 10 base ; et un empilement entourant la région de collecteur (25) et bordant ladite gaine (23) sur toute sa hauteur, l'empilement reposant sur le substrat (1) et comprenant une première couche isolante (7) surmontée d'une première couche de silicium (9) elle- 15 même surmontée d'une région de contact de base (37) en silicium dopé du deuxième type s'étendant latéralement jusqu'au flanc de la région semiconductrice de base (27).\n<CLM>\1\tTransistor bipolaire selon la revendication 13 comprenant, en outre, des portions siliciurées (41) disposées au 20 niveau du sommet de la région d'émetteur (31), au niveau de la surface supérieure du substrat (1), et, en partie en vis-à-vis du flanc de la région semiconductrice de base (27), au niveau de la face supérieure de la région de contact de base (37).\n<CLM>\1\tTransistor selon la revendication 13 ou 14, dans 25 lequel le niveau supérieur de la région de contact de base (37) est inférieur ou égal au niveau inférieur de la région de collecteur (31).