Brevet FR3050868A1 (20171103)
REVENDICATIONS1. Circuit intégré, comprenant un substrat du type silicium sur isolant comportant un substrat porteur (1) surmonté d'un empilement d'une couche isolante enterrée (2) et d'un film semi-conducteur (3), caractérisé en ce qu'il comprend au moins une première région (R1) dépourvue dudit empilement et séparant une deuxième région (R2) dudit empilement, d'une troisième région (R3) dudit empilement, et un transistor MOS (TR) dont la région diélectrique de grille comporte la portion (22) de couche isolante enterrée de ladite deuxième région dudit empilement, dont la région de grille comporte la portion (32) de film isolant de ladite deuxième région dudit empilement, et le substrat porteur (1) incorporant au moins une partie (ZDP10, ZDP11, CS10, CS11) des régions de source et de drain du transistor.\n<CLM>\1\tCircuit intégré selon la revendication 1, dans lequel la première région (R1) comporte deux zones de séparation (ZSP10, ZSP11) séparant respectivement deux faces (FS20, FS21) de ladite deuxième région (R2) dudit empilement, de deux faces (FS30, FS31) de ladite troisième région (R3) de l'empilement, et les régions de source et de drain du transistor comportent des zones dopées situées dans le substrat porteur respectivement en regard des deux zones de séparation (ZSP10, ZSP11).\n<CLM>\1\tCircuit intégré selon la revendication 2, dans lequel chaque zone de séparation (ZSP10, ZSP11) comporte une région électriquement conductrice (CT10, CT11, ZEP10, ZEP11) venant contacter la zone dopée (ZDP10, ZDP11) de la région correspondante de source ou de drain et une région isolante (ESP20, ESP21, ESP30, ESP31, 40,\n<CLM>\1\tdisposée entre ladite région électriquement conductrice et les faces correspondantes de la deuxième région (R2) et de la troisième région (R3) dudit empilement. 3050868 13\n<CLM>\1\tCircuit intégré selon la revendication 3, dans lequel chaque région électriquement conductrice comporte un contact électriquement conducteur (CT10, CT11).\n<CLM>\1\tCircuit intégré selon la revendication 3, dans lequel chaque 5 région électriquement conductrice comporte une région semi- conductrice (ZEP10, ZEP11).\n<CLM>\1\tCircuit intégré selon la revendication 2, dans lequel chaque zone de séparation (ZSP10, ZSR11) comporte une première tranchée isolante (RIS100, RIS110) au contact d'une première face (FS20, 10 FS21) de la deuxième région (R2) de l'empilement et s'étendant dans le substrat porteur (CS10, CS11), une deuxième tranchée isolante (RIS101, RIS111) au contact d'une première face (FS30, FS31) de la troisième région (R3) de l'empilement et s'étendant dans le substrat porteur (CS10, CS11), et la zone dopée (CS10, CS11) de la région 15 correspondante de source ou de drain s'étend également en partie dans la portion de substrat porteur située sous la région de diélectrique de grille (22) du transistor (TR).\n<CLM>\1\tCircuit intégré selon la revendication 6, dans lequel chaque zone de séparation (ZSP10, ZSP11) comporte en outre une région 20 semi-conductrice additionnelle (ZEP10, ZEP11) située entre la première tranchée isolante (RIS100, RIS110) et la deuxième tranchée isolante (RIS101, RIS111) et recouvrant le substrat porteur (CS10, CS11).\n<CLM>\1\tCircuit intégré selon l'une des revendications précédentes, 25 dans lequel l'épaisseur de la couche isolante enterrée (2) est comprise entre environ 12 nm et environ 100 nm et l'épaisseur du film semiconducteur (3) est comprise entre environ 7 nm et environ 100 nm.\n<CLM>\1\tCircuit intégré selon l'une des revendications précédentes, dans lequel le substrat est du type silicium totalement déserté sur 30 isolant.\n<CLM>\1\tCircuit intégré selon l'une des revendications précédentes, comprenant en outre au moins un autre transistor MOS (TRA) réalisé dans et sur la portion (33) de film semi-conducteur située dans ladite troisième région (R3) de l'empilement, et ayant une 3050868 14 région de diélectrique de grille comportant un matériau à forte constante diélectrique.