Brevet FR3050315A1 (20171020)
REVENDICATIONS1. Procédé de réalisation d'un dispositif microélectronique à un ou plusieurs transistor(s) comprenant des étapes de : a) formation d'au moins une première grille (6a) sur une région donnée (3a) d'une couche semi-conductrice (3) dans laquelle un canal d'un premier transistor (Ta) est apte à être réalisé, b) formation d'au moins une première cavité (12a) dans la couche semiconductrice (3), la première cavité ayant une paroi (14) contiguë à la région donnée (3a), c) remplissage de la première cavité (12a) de sorte à former un premier bloc semi-conducteur (16) dans lequel une région de source ou de drain du premier transistor (Ta) est apte à être réalisée, la formation du premier bloc semi-conducteur (16) comprenant des étapes de : - croissance par épitaxie d'un premier matériau semi-conducteur (13) dans la première cavité (12a), la croissance étant effectuée de sorte qu'une première zone d'épaisseur (el) prédéterminée de la couche de premier matériau semi-conducteur tapisse la paroi (14) contiguë à la région donnée (3a), - croissance par épitaxie d'une deuxième zone en un deuxième matériau semi-conducteur (15) sur la première zone, le deuxième matériau ayant un dopage différent de celui du premier matériau semi-conducteur (13) et/ou ayant un paramètre de maille différent de celui du premier matériau semi-conducteur.\n<CLM>\1\tProcédé selon la revendication 1, comprenant en outre après l'étape c) de formation du premier bloc semi-conducteur (16), des étapes de : - dépôt d'une couche (19) de protection sur le premier transistor (Ta), - gravure de cette couche de protection (19) de manière à former des blocs de protection (19a) de part et d'autre de la première grille (6a), les blocs de protection (19a) étant agencés en fonction du positionnement d'une interface (17) entre la première zone de premier matériau semi- conducteur (13) et la deuxième zone de deuxième matériau semi-conducteur (15). 3050315 26\n<CLM>\1\tProcédé selon la revendication 2, dans lequel l'épaisseur de la couche de protection (19) et la gravure de cette couche de protection (19) sont prévues de sorte qu'une face externe (20) des blocs de protection (19a) est alignée avec ladite interface (17). 5\n<CLM>\1\tProcédé selon l'une des revendications 1 à 3, dans lequel la première grille (6a) formée à l'étape a) est une grille sacrificielle et dans lequel après l'étape c) on réalise des blocs de protection (6a-19a) contre des flancs latéraux de la première grille (6a), le procédé comprenant en outre, après réalisation des blocs de protection, des étapes 10 de : - formation d'espaceurs isolants (33a, 35a) de part et d'autre des blocs de protection, retrait de la première grille (6a), retrait des blocs de protection (6a-19a), 15 formation d'une grille (46) de remplacement entre les espaceurs isolants (33a, 35a).\n<CLM>\1\tProcédé selon la revendication 4, dans lequel après réalisation des blocs de protection, et préalablement à la formation d'espaceurs isolants 20 le procédé comprend en outre, des étapes de : - formation de blocs de protection supplémentaires (119) contre les blocs de protection, les espaceurs isolants étant formés ensuite contre les blocs de protection supplémentaires (119), retrait de la première grille (6a), 25 retrait des blocs de protection et des blocs de protection supplémentaires, - formation d'une grille (46a) de remplacement entre les espaceurs isolants. 3050315 27\n<CLM>\1\tProcédé selon l'une des revendications 4 ou 5, dans lequel le retrait de la première grille (6a) comprend des étapes consistant à : - former un masquage (35-37) recouvrant le premier transistor (Ta), - effectuer une planarisation du masquage (35-37) de sorte à dévoiler la 5 première grille (6a), - graver la première grille (6a) de sorte à former une ouverture (38) dans le masquage.\n<CLM>\1\tProcédé selon la revendication 6, dans lequel à l'étape b) le retrait 10 de la première grille (6a) conduit à former une ouverture (38) dans le masquage (35-37), et dans lequel le retrait des blocs de protection conduit à un élargissement de l'ouverture, la formation de la grille de remplacement (46a) comprenant des étapes de : - dépôt d'un empilement de grille (45,\n<CLM>\1\tdans l'ouverture (38) puis, - planarisation de l'empilement de grille. 15\n<CLM>\1\tProcédé selon l'une des revendications 6 ou 7, dans lequel le masquage (35-37) sur le premier transistor (Ta) comporte une couche isolante (35) et dans lequel lors de la planarisation du masquage (35-37) de sorte à dévoiler la première grille (6a), des blocs (35a) de cette couche isolante (35) sont conservés de part et d'autre de la 20 première grille (6a) de manière à former lesdits espaceurs isolants contre les blocs de protection.\n<CLM>\1\tProcédé selon l'une des revendications 1 à 8, comprenant en outre après l'étape c), des étapes de : 25 - formation de zones isolantes (59a, 59a) de part et d'autre de la première grille (6a), - croissance de matériau semi-conducteur (63) sur le premier bloc semiconducteur (16) de sorte à former une région semi-conductrice de source ou de drain surélevée. 30 3050315 28\n<CLM>\1\tProcédé selon l'une des revendications 1 à 9, dans lequel à l'étape b) la première cavité (12a) est réalisée par gravure d'une première portion (103") de la couche semi-conductrice (3) attenante à ladite région donnée (3a) dans laquelle le canal du premier transistor (Ta) est apte à être formé, tandis qu'une deuxième portion (103') de 5 la couche semi-conductrice (3) également attenante à ladite région donnée (3a) de canal du transistor est protégée et n'est pas gravée, la première portion (103") et la deuxième portion (103') étant disposées de part et d'autre de la région donnée (3a), le procédé comprenant en outre, après l'étape c) des étapes de : - formation d'une deuxième cavité (120a) par gravure de la deuxième portion (103'), la 10 deuxième cavité ayant une paroi (124) contiguë à la région donnée (3a) puis, - remplissage de la deuxième cavité (120a) par un matériau semi-conducteur (115) de sorte à former un deuxième bloc semi-conducteur (116) dans lequel une région de drain ou de source est apte à être formée. 15\n<CLM>\1\tProcédé selon la revendication 10, dans lequel lors de l'étape b), la deuxième portion (103') est protégée par une première couche de protection tandis qu'un bloc de protection réalisé dans la première couche sacrificielle est agencé contre un flanc latéral de la première grille situé du côté de la première portion, le procédé comprenant en outre après l'étape c) et préalablement à la formation de la deuxième cavité, des étapes 20 de - dépôt d'une deuxième couche de protection, -gravure de la deuxième couche de protection de sorte à réaliser un autre bloc de protection formé d'un empilement de la première couche de protection et de la deuxième couche de protection contre un flanc latéral de la première grille situé du côté 25 de la deuxième portion, ladite paroi contiguë est située dans le prolongement de l'autre bloc de protection.\n<CLM>\1\tProcédé selon l'une des revendications 1 à 11, dans lequel le premier matériau semi-conducteur (13) de la première zone est non-dopé ou présente un 30 dopage moins important que celui du deuxième matériau semi-conducteur (15). 3050315 29\n<CLM>\1\tProcédé selon l'une des revendications 1 à 12, dans lequel la première zone et la région donnée (3a) dans laquelle un canal de transistor est apte à être formé sont à base d'un même matériau semi-conducteur. 5\n<CLM>\1\tProcédé de réalisation d'un dispositif microélectronique selon l'une des revendications 1 à 13, dans lequel la deuxième zone semi-conductrice est formée par croissance par épitaxie du deuxième matériau semi-conducteur (15) de sorte que le deuxième matériau semi-conducteur (15) comporte un gradient de concentration en dopants et/ou de concentration en germanium. 10\n<CLM>\1\tProcédé selon l'une des revendications 1 à 14, dans lequel le premier transistor est un transistor d'un premier type, une deuxième grille (6b) d'un deuxième transistor (Tb) d'un deuxième type étant formée à l'étape a) sur la couche semiconductrice (3) et dans lequel lors de la réalisation de la première cavité (12a) le deuxième 15 transistor (Tb) est protégé par un premier masque (11), le procédé comprenant après l'étape c) des étapes de : - retrait du premier masque (11), - formation d'un deuxième masque (21) sur le premier transistor (Ta), - formation d'autres cavités (12b) dans la couche semi-conductrice (3), 20 autour d'une autre région (3b) de la couche semi-conductrice (3) sur laquelle repose la deuxième grille (6b) et dans laquelle un canal du deuxième transistor (Tb) est apte à être réalisé, - formation de blocs semi-conducteurs (26) dans les autres cavités (12b) et dans lesquels des régions de source et de drain du deuxième transistor sont aptes à être 25 réalisés.\n<CLM>\1\tDispositif microélectronique à un ou plusieurs transistor(s) comprenant : 3050315 30 au moins un premier transistor (Ta) muni d'une grille (6a) sur une région donnée (3a) d'une couche semi-conductrice (3) dans laquelle un canal d'un premier transistor (Ta) est apte à être formé, - un premier bloc semi-conducteur (16) dans lequel une région de source 5 ou de drain du premier transistor est apte à être réalisée s'étendant dans une première cavité formée dans la couche semi-conductrice, le premier bloc semi-conducteur comprenant une première zone de premier matériau semi-conducteur (13), la première zone tapissant une paroi contiguë à la région donnée dans laquelle un canal d'un premier transistor (Ta) est apte à être formé, la première zone étant recouverte d'une deuxième 10 zone en un deuxième matériau semi-conducteur (15), ledit deuxième matériau étant un semi-conducteur ayant un dopage différent de celui du premier matériau semi-conducteur et/ou ayant un paramètre de maille différent de celui du premier matériau semiconducteur, - des espaceurs isolants de part et d'autre de la grille (6a), au moins un 15 premier espaceur isolant étant agencé par rapport au premier bloc semi-conducteur de sorte qu'une face interne de ce premier espaceur isolant est alignée avec une interface entre le premier matériau semi-conducteur et le deuxième matériau semi-conducteur.\n<CLM>\1\tDispositif selon la revendication 16, comprenant au moins un 20 deuxième transistor muni d'une deuxième grille (6b) sur une région (3b) de la couche semi- conductrice (3) dans laquelle un canal du deuxième transistor (Tb) est apte à être formé, des blocs semi-conducteurs de source ou de drain du deuxième transistor s'étendant dans des deuxièmes cavités formée dans la couche semi-conductrice, les blocs semi-conducteurs de source et de drain du deuxième transistor ayant une composition différente de celle du 25 premier bloc semi-conducteur.\n<CLM>\1\tDispositif selon l'une des revendications 16 ou 17, dans lequel le premier transistor comporte au moins un deuxième bloc semi-conducteur de drain ou de source, s'étendant dans une deuxième cavité formée dans la couche semi-conductrice, 30 ladite deuxième cavité étant remplie d'un matériau semi-conducteur dopé ou ayant un 3050315 31 paramètre de maille différent de celui de la région donnée de la couche semi-conductrice (3) dans laquelle le canal du premier transistor (Ta) est apte à être formé.