Brevet FR3042304A1 (20170414)
REVENDICATIONS1. Dispositif mémoire comprenant : une matrice mémoire à points d'intersection (100) comprenant une pluralité de pistes conductrices de rangée (102), une pluralité de pistes conductrices de colonne (104) et une pluralité de cellules mémoires (106) agencées en rangées et en colonnes, chaque cellule mémoire (106) comprenant un élément résistif programmable non volatil (108) couplé entre l'une correspondante des pistes conductrices de rangée et l'une correspondante des pistes conductrices de colonne ; un circuit d'alimentation en courant (302,\n<CLM>\1\tadapté à fournir un courant de programmation (IWL) à l'une sélectionnée des pistes conductrices de rangée pendant une opération de programmation pour changer l'état résistif d'une cellule mémoire sélectionnée couplée entre la piste conductrice de rangée sélectionnée et l'une sélectionnée des pistes conductrices de colonne ; un circuit de détection de courants de fuite (304) couplé à la pluralité de pistes conductrices de colonne (104) excepté à la piste conductrice de colonne sélectionnée et adapté à détecter des courants de fuite pendant l'opération de programmation ; et un circuit de génération de limite de courant (308) adapté à générer une limite de courant (IL) sur la base de la somme des courants de fuite et d'un courant de référence (IREF), et à fournir la limite de courant au circuit d'alimentation en courant (302) pour limiter le courant de programmation.\n<CLM>\1\tDispositif mémoire selon la revendication 1, dans lequel le circuit de génération de limite de courant (308) est adapté à générer la limite de courant (IL) en ajoutant la somme 30 des courants de fuite au courant de référence (IREF), dans lequel le courant de référence représente le courant de programmation à appliquer à la cellule mémoire sélectionnée.\n<CLM>\1\tDispositif mémoire selon la revendication 1 ou 2, dans lequel le circuit d'alimentation en courant (302) comprend 3042304 B14538 FR - DD16569ST 26 un régulateur de tension (638,\n<CLM>\1\tpour contrôler un premier niveau de tension (Vsel) appliqué à la piste conductrice de rangée sélectionnée.\n<CLM>\1\tDispositif mémoire selon la revendication 3, dans 5 lequel le régulateur de tension (638,\n<CLM>\1\tcomprend un premier transistor (638) couplé à la piste conductrice de rangée sélectionnée et ayant son noeud de commande couplé à la sortie d'un comparateur (640) adapté à comparer la tension sur la piste conductrice de rangée sélectionnée à une tension de référence 10 égale au premier niveau de tension (Vsel).\n<CLM>\1\tDispositif mémoire selon l'une quelconque des revendications 1 à 4, dans lequel le circuit d'alimentation en courant (302) comprend un miroir de courant (702,\n<CLM>\1\tayant une branche de référence (702) couplée de façon à recevoir la limite 15 de courant (IL) et une autre branche (704) couplée à la piste conductrice de rangée sélectionnée.\n<CLM>\1\tDispositif mémoire selon l'une quelconque des revendications 1 à 4, dans lequel le circuit d'alimentation en courant (302) comprend un autre comparateur (628) adapté à 20 comparer un premier niveau de tension (VL) généré sur la base de la limite de courant (IL) à un deuxième niveau de tension (VFB) généré sur la base du courant de programmation, et à contrôler le courant de programmation sur la base de la comparaison.\n<CLM>\1\tDispositif mémoire selon l'une quelconque des 25 revendications 1 à 6, dans lequel le circuit de détection de courants de fuite (304) comprend un régulateur de tension (604,\n<CLM>\1\tpour contrôler un deuxième niveau de tension (Vusel) appliqué aux pistes conductrices de colonne (104) excepté à la piste conductrice de colonne sélectionnée.\n<CLM>\1\tDispositif mémoire selon l'une quelconque des revendications 1 à 7, dans lequel le circuit de génération de limite de courant (308) comprend : un premier miroir de courant (610,\n<CLM>\1\tayant une branche de référence (610) couplée de façon à recevoir la somme 35 des courants de fuite, et une autre branche (612) ; 3042304 B14538 FR - DD16569ST 27 un deuxième miroir de courant ayant une branche de référence (616) couplée de façon à recevoir le courant de référence (IREF), et une autre branche (618), les autres branches (612,\n<CLM>\1\tdes premier et deuxième miroirs de courant étant 5 couplées à une ligne de sortie (614) du circuit de génération de limite de courant (308) fournissant la limite de courant (IL).\n<CLM>\1\tDisPositif mémoire selon l'une quelconque des revendications 1 à 8, comprenant : un ou plusieurs autres circuits d'alimentation en 10 courant (804-k) adaptés à fournir un courant de programmation (IWLk) à une ou plusieurs autres pistes conductrices de rangée sélectionnées pendant l'opération de programmation pour changer l'état résistif d'une ou plusieurs des cellules mémoires couplées à la piste conductrice de colonne sélectionnée ; et 15 un circuit de division (806) adapté à diviser la somme des courants de fuite par le nombre de circuits d'alimentation en courant.\n<CLM>\1\tDispositif mémoire selon l'une quelconque des revendications 1 à 9, dans lequel l'élément résistif programmable 20 non volatil (108) est l'un des éléments suivants : un dispositif OxRAM (mémoire à accès aléatoire à oxyde) ; un dispositif PCM (mémoire à changement de phase) ; et un dispositif MRAM (RAM magnétique). 25\n<CLM>\1\tDispositif mémoire selon l'une quelconque des revendications 1 à 10, dans lequel chaque cellule mémoire comprend en outre un dispositif à sélection bidirectionnelle (110) couplé en série avec l'élément résistif programmable non volatil et adapté à conduire au-dessus d'un seuil de tension (Vt). 30\n<CLM>\1\tProcédé pour limiter un courant de programmation dans une matrice de mémoire non volatile à points d'intersection (100) comprenant une pluralité de pistes conductrices de rangée (102), une pluralité de pistes conductrices de colonne (104) et une pluralité de cellules mémoires (106) agencées en rangées et en colonnes, chaque cellule mémoire (106) comprenant un élément 3042304 B14538 FR - DD16569ST 28 résistif programmable non volatil (108) couplé entre l'une correspondante des pistes conductrices de rangée et l'une correspondante des pistes conductrices de colonne, le procédé comprenant : fournir, par un circuit d'alimentation en courant (302), 5 un courant de programmation (IWL) à l'une sélectionnée des pistes conductrices de rangée pendant une opération de programmation pour changer l'état résistif d'une cellule mémoire sélectionnée couplée entre la piste conductrice de rangée sélectionnée et l'une sélectionnée des pistes conductrices de colonne ; 10 détecter, par un circuit de détection de courants de fuite (304) couplé à la pluralité de pistes conductrices de colonne (104) excepté à la piste conductrice de colonne sélectionnée, des courants de fuite pendant l'Opération de programmation ; 15 générer, par un circuit de génération de limite de courant (308), une limite de courant (IL) sur la base de la somme des courants de fuite et d'un courant de référence (IREF) ; et fournir la limite de courant (IL) au circuit d'alimentation en courant (302) pour limiter le courant de 20 programmation.