Brevet FR3047348A1 (20170804)
REVENDICATIONS1. Procédé comprenant : en réponse à l'activation d'au moins un signal de comuande (BIST CMD) requérant qu'un circuit de test (204) d'une matrice mémoire (202) déclenche un mode de test de la mémoire permettant la lecture d'au moins une partie de la matrice mémoire, le lancement par un circuit de commande de test (208) d'une séquence de sur-écriture pour sur-écrire les données stockées dans la matrice mémoire (202) ; et l'activation, grâce au circuit de commande de test 10 (208), du mode de test de la mémoire une fois que la séquence de sur-écriture est achevée.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel le mode de test de la mémoire est un mode point par point permettant un vidage des données stockées dans la matrice mémoire (202). 15\n<CLM>\1\tProcédé selon la revendication 1 ou 2, dans lequel la séquence de sur-écriture est effectuée par le circuit de test (204).\n<CLM>\1\tProcédé selon la revendication 3, comprenant en outre la vérification, par le circuit de commande de test (208), que la 20 séquence de sur-écriture a été achevée en se basant sur un signal d'état (STATUS) généré par le circuit de test (204).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 4, dans lequel la matrice mémoire (202) est une matrice mémoire programmable. 25\n<CLM>\1\tProcédé selon l'une quelconque des revendications 1 à 5, comprenant en outre : la détermination, grâce au circuit de commande de test (208) en réponse à l'activation d'au moins un autre signal de commande requérant qu'un autre mode de test de mémoire soit 30 déclenché, de si la séquence de sur-écriture a déjà été appliquée ou non à la matrice mémoire ; et s'il est déterminé que la séquence de sur-écriture a déjà été appliquée, l'activation de l'autre mode de test de 3047348 B14422FR - 15-GR2-0135-82379649 15 mémoire sans appliquer une nouvelle fois la séquence de sur-écriture à la matrice mémoire.\n<CLM>\1\tCircuit de commande de test adapté à : lancer une séquence de sur-écriture pour sur-écrire des 5 données stockées dans une matrice mémoire (202) en réponse à l'activation d'au moins un signal de commande demandant qu'un mode de test de mémoire soit déclenché par un circuit de test (204) de la matrice mémoire, le mode de test de la mémoire permettant la lecture d'au moins une partie de la matrice mémoire (202) ; et activer le mode de test de la mémoire une fois que la séquence de sur-écriture est achevée.\n<CLM>\1\tCircuit de commande de test selon la revendication 7, dans lequel le circuit de commande de test est en outre adapté à : déterminer, en réponse à l'activation d'au moins un autre signal de commande demandant qu'un autre mode de test soit déclenché, si la séquence de sur-écriture a déjà été appliquée à la matrice mémoire ; et s'il est déterminé que la séquence de sur-écriture a 20 déjà été appliquée, activer l'autre mode de test de mémoire sans appliquer une nouvelle fois la séquence de sur-écriture à la matrice mémoire.\n<CLM>\1\tCircuit de commande de test selon les revendications 7 ou 8, dans lequel le mode de test de mémoire est un mode point 25 par point permettant le vidage de données stockées dans la matrice mémoire (202). 10.Mémoire sécurisée comprenant : le circuit de commande de test de l'une quelconque des revendications 7 à 9 ; et 30 le circuit de test (204) adapté à mettre en oeuvre la séquence de sur-écriture. 11.Mémoire sécurisée selon la revendication 10, dans laquelle le circuit de commande de test (208) est en outre configuré pour vérifier que la séquence de sur-écriture a été 3047348 B14422FR - 15-GR2-0135-82379649 16 achevée en se basant sur un signal d'état généré par le circuit de test (204). 12.Mémoire sécurisée selon les revendications 10 ou 11, dans laquelle la matrice mémoire (202) est une matrice mémoire 5 programmable.