Brevet FR3049389A1 (20170929)
REVENDICATIONS1. Pixel (71, locIA, 100B) comprenant : une couche semiconductrice (33) ; une zone d'accumulation de charges (35, PD') s'étendant dans la couche semiconductrice ; un transistor (45, 55, 57,\n<CLM>\1\tdont une région de source ou de drain (41) pénètre dans ladite couche sur une première profondeur ; un mur d'isolement (49, 51, 101,\n<CLM>\1\tpénétrant dans ladite couche à partir de sa face supérieure et contenant un conducteur (15) isolé (17) relié à un noeud d'application d'un potentiel (CTRL1, CTRL2, CTRL2A, CTRL2B), le mur comportant au moins une partie (49B, 51B, 101B, 103B) munie d'un bouchon isolant profond (73) pénétrant dans le conducteur sur une deuxième profondeur supérieure à la première profondeur ; et une portion (49, 51, 101,\n<CLM>\1\tcontinue du mur délimitant latéralement au moins partiellement la zone d'accumulation de charges (35, PD'), et comprenant une partie (49B, 51B, 101B, 103B) de mur à bouchon profond (73) délimitant latéralement au moins partiellement la région de source ou de drain (41) dudit transistor (45, 55, 57, 59).\n<CLM>\1\tPixel selon la revendication 1 comprenant, en outre, une zone de stockage de charges (39, SD') s'étendant depuis la zone d'accumulation de charges (35, PD') jusqu'audit transistor (45), la zone de stockage de charges étant au moins partiellement délimitée par la portion continue (49, 101,\n<CLM>\1\tdu mur, ledit transistor étant au moins partiellement délimité latéralement par la partie (49B, 101B, 103B) à bouchon profond (73) de la portion continue du mur.\n<CLM>\1\tPixel selon la revendication 2, dans lequel la région de formation de canal (43) dudit transistor (45) est au moins partiellement délimitée latéralement par la partie (49B, 101B, 103B) à bouchon profond (73) de la portion continue (49, 101,\n<CLM>\1\tdu mur. 3049389 B14850 - 15-GR3-0756 26\n<CLM>\1\tPixel selon l'une quelconque des revendications 1 à 3, dans lequel ladite région de drain ou de source du transistor (45) constitue une zone de lecture (41) du pixel.\n<CLM>\1\tPixel selon l'une quelconque des revendications 1 à 5 4, dans lequel la portion continue (49, 101,\n<CLM>\1\tdu mur comprend, en outre, une partie (49A, 101A, 103A) munie d'un bouchon isolant moins profond (47) pénétrant dans le matériau conducteur (15) sur une troisième profondeur inférieure à la première profondeur.\n<CLM>\1\tPixel selon l'une quelconque des revendications 1 à 10 5, dans lequel le mur comprend une autre portion continue (51) comportant une partie (51A) de mur à bouchon moins profond (47) délimitant au moins partiellement la zone photosensible (35, PD').\n<CLM>\1\tPixel selon la revendication 6, comprenant, en outre, un autre transistor (55, 57,\n<CLM>\1\tformé dans et sur la 15 couche semiconductrice (33) au voisinage de la zone photosensible (35, PD'), l'autre portion continue (51) du mur comprenant, en outre, une partie (51B) de mur à bouchon profond (73) délimitant latéralement au moins partiellement ledit autre transistor.\n<CLM>\1\tProcédé de fabrication d'un pixel (71) formé dans et 20 sur une couche semiconductrice (33), le procédé comprenant les étapes successives suivantes : a) former, sur la face supérieure de ladite couche, un premier masque (91) muni d'une ouverture ; b) graver une tranchée à partir de l'ouverture jusque 25 dans ladite couche (33), former un revêtement isolant (17) sur ses parois, et la remplir d'un conducteur (15) jusqu'à un premier niveau inférieur au niveau supérieur du premier masque (91) ; c) dans une partie (49B, 51B) de la tranchée, retirer une partie du conducteur (15) jusqu'à un deuxième niveau inférieur 30 au premier niveau et au niveau de la face supérieure de ladite couche (33) ; et d) former un matériau isolant (47,\n<CLM>\1\tremplissant la tranchée jusqu'à un troisième niveau supérieur ou égal au niveau supérieur du premier masque (91). 3049389 B14850 - 15-GR3-0756 27\n<CLM>\1\tProcédé selon la revendication 8, dans lequel l'étape b) comprend : bl) après dépôt du revêtement isolant (17), remplir la tranchée du conducteur (15) jusqu'au niveau supérieur du premier 5 masque ; et b2) graver le conducteur (15) jusqu'au premier niveau.\n<CLM>\1\tProcédé selon la revendication 9, dans lequel l'étape bl) comprend les étapes successives suivantes : remplir la tranchée du conducteur (15) jusqu'à un 10 quatrième niveau supérieur du premier masque (91) ; et procéder à un aplanissement par polissage mécanico- chimique du conducteur (15) jusqu'au niveau supérieur du premier masque (91).\n<CLM>\1\tProcédé selon l'une quelconque des revendications 8 15 à 10, dans lequel l'étape c) comprend : cl) former un deuxième masque (93) recouvrant la tranchée à l'exception de ladite partie (49B, 51B) de la tranchée ; et c2) graver le conducteur (15) jusqu'au deuxième niveau. 20\n<CLM>\1\tProcédé selon l'une quelconque des revendications 8 à 11, dans lequel l'étape d) comprend : dl) déposer le matériau isolant jusqu'à un cinquième niveau supérieur au troisième niveau ; et d2) procéder à un aplanissement par polissage mécanico25 chimique pour éliminer le matériau isolant jusqu'au troisième niveau.\n<CLM>\1\tProcédé selon l'une quelconque des revendications 8 à 12, dans lequel le premier niveau est inférieur au niveau de la face supérieure de ladite couche (33). 30\n<CLM>\1\tProcédé selon la revendication 13, dans lequel le troisième niveau est égal au niveau supérieur du premier masque (91), le procédé comprenant en outre, après l'étape d), une étape e) de retrait du premier masque.\n<CLM>\1\tProcédé selon la revendication 14, comprenant, en 35 outre, après l'étape e), une étape f) d'aplanissement par 3049389 B14850 - 15-GR3-0756 28 polissage mécanico-chimique pour éliminer le matériau isolant jusqu'à la face supérieure de ladite couche (33).