Brevet FR3038133A1 (20161230)
REVENDICATIONS1. Cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), caractérisée en ce qu'elle est formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la grille (GT) étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VR) comprenant une première couche (VZ, HT) couvrant un flanc latéral de la couche active dans une tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille et atteignant la première couche isolante, et une seconde couche (VZ, VZ') en un matériau à résistance variable.\n<CLM>\1\tCellule mémoire selon la revendication 1, dans laquelle les première et seconde couches forment une même couche (VZ).\n<CLM>\1\tCellule mémoire selon la revendication 2, dans laquelle la première couche (VZ) recouvre un flanc latéral d'une tranchée conductrice (BC).\n<CLM>\1\tCellule mémoire selon la revendication 2, dans laquelle une partie supérieure de la première couche (VZ) est en contact avec une couche conductrice (CL) s'étendant dans un plan parallèle à la surface du substrat (SUB).\n<CLM>\1\tCellule mémoire selon la revendication 4, dans laquelle la première couche (VZ) couvre un flanc latéral d'une tranchée isolante (D2) formée sous la couche conductrice (CL). 30\n<CLM>\1\tCellule mémoire selon la revendication 1, dans laquelle la seconde couche (VZ') s'étend dans un plan parallèle à la surface du substrat (SUB) et est en contact avec une partie supérieure de la première couche (HT) qui assure une fonction d'élément chauffant pour chauffer la seconde couche 25 3038133 13 afin de la faire changer de phase entre une phase amorphe très peu conductrice et une phase cristalline très conductrice.\n<CLM>\1\tMémoire comprenant au moins deux cellules mémoire (MC1, MC2) 5 selon l'une des revendications 1 à 6, la grille de contrôle (GT) de chaque cellule mémoire étant connectée à une ligne de mot (WL) de la mémoire, l'élément à résistance variable (VZ) de chaque cellule mémoire étant connecté à une ligne de bit (BL) de la mémoire, le transistor de sélection (ST) de chaque cellule mémoire comprenant une seconde borne de 10 conduction (SDP) connectée à une ligne de source (SL) de la mémoire.\n<CLM>\1\tDispositif selon la revendication 7, dans laquelle les éléments à résistance variable (VZ) des deux cellules mémoire (MC1, MC2) sont formés dans la tranchée (TR) et sont séparés l'un de l'autre par la tranchée 15 conductrice (BC) reliée à une même ligne de bit (BL).\n<CLM>\1\tMémoire selon l'une des revendications 7 à 8, dans laquelle la seconde borne de conduction (SDP) de chaque cellule mémoire (MC1, MC2) est partagée avec une autre cellule mémoire de la mémoire. 20\n<CLM>\1\tProcédé de fabrication d'un circuit intégré comprenant une cellule mémoire (MC1, MC2), le procédé comprenant des étapes consistant à : former un transistor de sélection (ST) sur un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant 25 recouverte d'une couche active (AL) en un matériau semi-conducteur, le transistor de sélection comprenant une grille de contrôle (GT) et des première et seconde bornes de conduction (DDP, SDP), recouvrir d'une seconde couche isolante (SP) un flanc latéral de la grille de contrôle du côté de la première borne de conduction (DDP), 30 réaliser une première tranchée (TR) au travers de la couche active dans la première borne de conduction, atteignant la première couche isolante, déposer une première couche (VZ, HT) dans la première tranchée, couvrant un flanc latéral de la couche active dans la tranchée, et 3038133 14 déposer une seconde couche (VZ, VZ') en un matériau à résistance variable.\n<CLM>\1\tProcédé selon la revendication 10, dans lequel les première et 5 seconde couches forment une même couche (VZ).\n<CLM>\1\tProcédé selon la revendication 11, comprenant des étapes de dépôt sur un flanc latéral de la première couche (VZ) d'une troisième couche isolante (SP1), et de gravure d'une seconde tranchée (TRI) dans la première 10 couche le long de la troisième couche isolante, jusqu'à atteindre la première couche isolante,\n<CLM>\1\tProcédé selon la revendication 12, comprenant une étape de remplissage de la seconde tranchée (TR1) d'un matériau conducteur pour 15 former une tranchée conductrice (BC).\n<CLM>\1\tProcédé selon la revendication 12, comprenant des étapes de remplissage de la seconde tranchée (TR1) d'un matériau isolant et de dépôt sur la seconde tranchée (TR1) d'un matériau conducteur en contact avec la 20 première couche en un matériau à résistance variable (VZ).\n<CLM>\1\tProcédé selon la revendication 10, dans lequel la seconde couche (VZ') s'étend dans un plan parallèle à la surface du substrat (SUB) et est en contact avec une partie supérieure de la première couche (HT) qui assure une fonction d'élément chauffant pour chauffer la seconde couche afin de la faire changer de phase entre une phase amorphe très peu conductrice et une phase cristalline très conductrice.