Brevet FR3050861A1 (20171103)
REVENDICATIONS1. Circuit mémoire comportant une pluralité de cellules élémentaires (200ij ; 300ij) disposées selon des lignes et des colonnes, chaque cellule comportant : un élément résistif (101) programmable ayant une 5 première extrémité reliée à un premier noeud (VAL) de la cellule ; et un transistor de contrôle (103 ;\n<CLM>\1\tayant un premier noeud de conduction relié à une deuxième extrémité de l'élément résistif (101), un deuxième noeud de conduction relié à un 10 deuxième noeud (VBL) de la cellule, et un noeud de commande relié à un troisième noeud (WL) de la cellule, dans lequel, dans chaque ligne, les cellules (200ij ; 300ij) de la ligne ont leurs premiers noeuds (VAL) reliés à une même première piste conductrice (VALi) de contrôle de la ligne et 15 ont leurs troisièmes noeuds (WL) reliés à une même deuxième piste conductrice (WLi) de contrôle de la ligne, et, dans chaque colonne, les cellules (200ij, 300ij) ont leurs deuxièmes noeuds (VBL) reliés à une même piste conductrice (VBLj) de contrôle de la colonne, 20 le circuit mémoire comprenant en outre un circuit de contrôle (301 ;\n<CLM>\1\tadapté à, lors d'une phase de programmation d'une cellule (200ij ; 300ij) : appliquer une première tension (VREFL ; VREFH) sur la piste conductrice (VBLj) de contrôle de la colonne comprenant la 25 cellule (200ij ; 300ij) à programmer ; appliquer une deuxième tension (VH ; VREFL) sur la première piste conductrice (VALi) de contrôle de la ligne comprenant la cellule (200ij ; 300ij) à programmer ; appliquer une troisième tension (VCMDH ; VCMDL) sur la 30 deuxième piste conductrice (WLi) de contrôle de la ligne comprenant la cellule (200ij ; 300ij) à programmer, la troisième tension étant apte à rendre passant le transistor de contrôle (103 ;\n<CLM>\1\tde la cellule (200ij ; 300ij) à programmer ; et 3050861 B15005 - DD16987ST 19 appliquer une quatrième tension (VINT1H, VINT1L) sur les pistes conductrices (VBLj) de contrôle de colonnes ne comprenant pas la cellule (200ij ; 300ij) à programmer, la quatrième tension étant apte à bloquer les transistors de contrôle (103 ;\n<CLM>\1\tdans les cellules comprises à la fois dans lesdites colonnes et dans la ligne comprenant la cellule (200ij ; 300ij) à programmer.\n<CLM>\1\tCircuit mémoire selon la revendication 1, dans lequel, dans chaque cellule, le transistor de contrôle (103) est un transistor MOS à canal N.\n<CLM>\1\tCircuit mémoire selon la revendication 2, dans lequel les deuxième (VH) et troisième (VCMDH) tensions sont supérieures à la première tension (VREFL), et la quatrième tension (VINT1H) est supérieure à la troisième tension (VCMDH) moins la tension de seuil (VTH) du transistor de contrôle (103).\n<CLM>\1\tCircuit mémoire selon la revendication 2 ou 3, dans lequel la quatrième tension (VINT1H) est comprise dans la plage allant de la troisième tension (VCMDH) moins la tension de seuil (VTH) du transistor de contrôle (103) à la deuxième tension (VH).\n<CLM>\1\tCircuit mémoire selon la revendication 1, dans 20 lequel, dans chaque cellule, le transistor de contrôle (105) est un transistor MOS à canal P.\n<CLM>\1\tCircuit mémoire selon la revendication 5, dans lequel les deuxième (VREFL) et troisième (VCMDL) tensions sont inférieures à la première tension (VREFH), et la quatrième tension 25 (VINT1L) est inférieure à la troisième tension (VCMDL) plus la tension de seuil (VTH) du transistor de contrôle (105).\n<CLM>\1\tCircuit mémoire selon la revendication 5 ou 6, dans lequel la quatrième tension (VINT1L) est comprise dans la plage allant de la deuxième tension (VREFL) à la troisième tension 30 (VCMDL) plus la tension de seuil (VTH) du transistor de contrôle (105).\n<CLM>\1\tCircuit mémoire selon l'une quelconque des revendications 1 à 7, dans lequel le circuit de contrôle (301 ;\n<CLM>\1\test en outre adapté à, lors d'une phase de programmation d'une cellule 35 (200ij ; 300ij), appliquer une cinquième tension (VINT2H ; VINT2L) 3050861 B15005 - DD16987ST sur les premières pistes conductrices (VALi) de contrôle de lignes ne comprenant pas la cellule (200ii ; 300ii) à programmer, la différence entre les première (VREFL ; VREFH) et cinquième (VINT2H ; VINT2L) tensions étant, en valeur absolue, inférieure 5 ou égale à une tension maximale nominale spécifiée pour les transistors de contrôle (103 ;\n<CLM>\1\tdes cellules.\n<CLM>\1\tCircuit mémoire selon la revendication 8, dans lequel les quatrième (VINT1H ; VINT1L) et cinquième (VINT2H ; VINT2L) tensions sont sensiblement égales. 10\n<CLM>\1\tCircuit mémoire selon l'une quelconque des revendications 1 à 9, dans lequel les troisième (VCMDH ; VCMDL) et quatrième (VINT2H ; VINT2L) tensions sont sensiblement égales.