Brevet FR3048103A1 (20170825)
REVENDICATIONS1. Procédé de détection d'un amincissement du substrat semiconducteur d'un circuit intégré depuis sa face arrière, comprenant une mesure d'une grandeur physique représentative de la résistance entre les extrémités (EX11, EX21) de deux contacts électriquement conducteurs (Cl, C2) situées à l'interface entre une région isolante (RIS) et une région de substrat sous-jacente (CS), les deux contacts électriquement conducteurs (Cl, C2) s'étendant au moins partiellement dans ladite région isolante (RIS).\n<CLM>\1\tCircuit intégré, comprenant un substrat semi-conducteur (SB), au moins une région isolante (RIS) ménagée dans le substrat et un détecteur (DT) comportant deux contacts électriquement conducteurs (Cl, C2) s'étendant au moins partiellement dans ladite région isolante, possédant chacun une première extrémité (EX11, EX21) située à l'interface entre la région isolante (RIS) et une région de substrat sous-jacente (CS), et une deuxième extrémité (EX12, EX22), les deux deuxièmes extrémités (EX11, EX21) étant destinées à être connectées à un circuit électrique (3) configuré pour délivrer un signal électrique (S) représentatif d'une valeur de la résistance entre les deux premières extrémités (EX11, EX21).\n<CLM>\1\tCircuit intégré selon la revendication 2, comprenant en outre une couche diélectrique (2) située au-dessus du substrat et au moins un premier niveau de métallisation (M1) situé au-dessus de la couche diélectrique, et les deux contacts électriquement conducteurs (Cl, C2) s'étendent également dans la couche diélectrique, leur deuxième extrémité débouchant sur le premier niveau de métallisation.\n<CLM>\1\tCircuit intégré selon la revendication 3, comprenant en outre plusieurs composants (Tl, T2) saillant au-dessus du substrat, une couche d'arrêt de gravure (1) recouvrant les parties saillantes des composants et située entre d'une part ladite couche diélectrique (2) et d'autre part le substrat (SB) et ladite région isolante (RIS), des contacts électriquement conducteurs additionnels venant contacter 3048103 10 lesdites parties saillantes des composants et des zones siliciurées (ZS3, ZS4, ZS5) du substrat à travers ladite couche d'arrêt de gravure (1), et lesdits deux contacts électriquement conducteurs (Cl, C2) traversent également ladite couche d'arrêt de gravure (1). 5\n<CLM>\1\tCircuit intégré selon l'une des revendications 2 à 4, dans lequel ladite au moins une région isolante (RIS) est une tranchée peu profonde.\n<CLM>\1\tCircuit intégré selon l'une des revendications 2 à 5, dans lequel ledit circuit électrique (3) est incorporé dans le circuit intégré. 10\n<CLM>\1\tProcédé de réalisation des deux contacts électriquement conducteurs du circuit intégré selon la revendication 4 ou 5, dans lequel les opérations de gravures (GV1, GV2, GV3, GV4) utilisées pour réaliser ces deux contacts sont identiques à celles utilisées pour réaliser lesdits contacts additionnels. 15\n<CLM>\1\tProcédé selon la revendication 7, dans lequel ledit substrat semi-conducteur comporte du silicium, lesdites opérations de gravures comportent une gravure finale (GV4), sélective par rapport au silicium et au siliciure de métal des régions siliciurées, et destinée à graver la couche d'arrêt de gravure (1), cette gravure finale étant une gravure en 20 temps permettant également de graver le matériau de la région isolante, le temps de gravure étant déterminé en fonction de la hauteur (h) de ladite région isolante.