Brevet FR3039922A1 (20170210)
REVENDICATIONS1. Procédé d'écriture d'au moins un mot numérique dans au moins un emplacement mémoire d'un plan mémoire d'un dispositif de mémoire morte électriquement programmable et effaçable, comprenant un mode particulier d'écriture mis en oeuvre au sein du dispositif de mémoire (DIS) et comportant une suppression éventuelle de l'étape d'effacement (310) et/ou de l'étape de programmation (320) de l'opération d'écriture en fonction du contenu antérieur de l'emplacement mémoire et/ou du nouveau contenu de l'emplacement mémoire incluant le mot numérique à écrire.\n<CLM>\1\tProcédé selon la revendication 1, dans lequel le mode particulier d'écriture comprend une suppression de l'étape d'effacement (302,\n<CLM>\1\tsi ledit nouveau contenu de l'emplacement mémoire est bit à bit supérieur ou égal audit contenu antérieur de cet emplacement mémoire, le contenu antérieur étant supposé être sans erreur.\n<CLM>\1\tProcédé selon la revendication 2, dans lequel si ledit nouveau contenu de l'emplacement mémoire est bit à bit égal audit contenu antérieur de cet emplacement mémoire, le mode particulier d'écriture comprend également une suppression de l'étape de programmation (302).\n<CLM>\1\tProcédé selon la revendication 2 ou 3, dans lequel si ledit nouveau contenu de l'emplacement mémoire est bit à bit supérieur ou égal audit contenu antérieur et qu'au moins un bit du nouveau contenu est supérieur au bit correspondant du contenu antérieur supposé être sans erreur, le mode particulier comprend uniquement une programmation sélective (303) de chaque bit du nouveau contenu supérieur au bit correspondant du contenu antérieur.\n<CLM>\1\tProcédé selon la revendication 3 ou 4, dans lequel ladite programmation sélective comprend une programmation de chaque bit pour lequel le résultat d'une fonction logique ET (3030) appliquée à la 3039922 nouvelle valeur de ce bit et à l'opposée de l'ancienne valeur de ce bit, est égal à\n<CLM>\1\t6. Procédé d'écriture d'au moins un mot numérique dans au moins un emplacement mémoire d'un plan mémoire d'un dispositif de 5 mémoire morte électriquement programmable et effaçable comportant un mécanisme de code correcteur d'erreur du type code de Hamming, ledit mot numérique comportant au moins un octet de données et ledit emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot 10 numérique ainsi que des bits de contrôle, le procédé comprenant un premier mode d'écriture mis en oeuvre au sein du dispositif de mémoire et comportant en réponse à une commande d'écriture dudit mot numérique, une lecture (31) du contenu courant de l'emplacement mémoire, un calcul (36,\n<CLM>\1\tde nouveaux bits de contrôle associés aux 15 données du nouveau contenu dudit emplacement mémoire et une écriture du nouveau contenu de l'emplacement mémoire incluant ledit mot numérique et les nouveaux bits de contrôle par une étape de programmation (40) sans étape d'effacement préalable si tous les bits dudit contenu courant lu sont à 0, ou par une succession classique 20 d'une étape d'effacement (37) et d'une étape de programmation (38) si au moins un bit dudit contenu courant lu est à\n<CLM>\1\t7. Procédé d'écriture d'au moins un mot numérique dans au moins un emplacement mémoire d'un plan mémoire d'un dispositif de mémoire morte électriquement programmable et effaçable équipée d'un 25 mécanisme de code correcteur d'erreur du type code de Hamming, ledit mot numérique comportant au moins un octet de données et ledit emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, le procédé comprenant un 30 deuxième mode d'écriture mis en oeuvre au sein du dispositif de mémoire et comportant en réponse à une commande d'écriture dudit mot numérique, un calcul (44) de nouveaux bits de contrôle associés aux données du nouveau contenu dudit emplacement mémoire et une écriture du nouveau contenu de l'emplacement mémoire incluant ledit 3039922 36 mot numérique et les nouveaux bits de contrôle par une étape d'effacement (47) sans étape de programmation postérieure si tous les bits de données dudit nouveau contenu sont à 0, ou par une succession classique d'une étape d' effacement (45) et d'une étape de 5 programmation (46) si au moins un bit dudit nouveau contenu est à\n<CLM>\1\t8. Procédé selon la revendication 7, dans lequel le mot numérique comporte plusieurs octets de données et le deuxième mode d'écriture comprend en outre préalablement audit calcul (44), une lecture (41) du contenu courant de l'emplacement mémoire. 10\n<CLM>\1\tProcédé selon la revendication 6 et l'une des revendications 7 ou 8, comportant le premier mode d'écriture et le deuxième mode d' écriture.\n<CLM>\1\tProcédé d'écriture d'au moins un mot numérique dans au moins un emplacement mémoire d'un plan mémoire d'un dispositif de 15 mémoire morte électriquement programmable et effaçable équipée d'un mécanisme de code correcteur d'erreur du type code de Hamming, ledit mot numérique comportant au moins un octet de données et ledit emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot 20 numérique ainsi que des bits de contrôle, le procédé comprenant un troisième mode d'écriture mis en oeuvre au sein du dispositif de mémoire et comportant en réponse à une commande d'écriture dudit mot numérique, une lecture (31) du contenu courant de l'emplacement mémoire, et une absence d' étape d' effacement et d' étape de 25 programmation si tous les bits dudit contenu courant lu sont à 0 et si tous les bits de données dudit nouveau contenu incluant ledit mot numérique, sont à\n<CLM>\1\t11. Procédé selon les revendications 9 et 10, comportant le premier mode d'écriture, le deuxième mode d'écriture et le troisième 30 mode d'écriture.\n<CLM>\1\tProcédé d'écriture de plusieurs mots numériques dans plusieurs emplacements mémoire d'un plan mémoire d'un dispositif de mémoire morte électriquement programmable et effaçable comportant un mécanisme de code correcteur d'erreur du type code de Hamming, 3039922 37 lesdits plusieurs emplacements mémoire formant au moins une page du plan mémoire, chaque mot numérique comportant au moins un octet de données et chaque emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de 5 données du mot numérique ainsi que des bits de contrôle, le procédé comprenant un premier mode d'écriture page mis en oeuvre au sein du dispositif de mémoire et comportant en réponse à une commande d'écriture des mots numériques de ladite page, une lecture du contenu courant de chaque emplacement mémoire, un calcul de nouveaux bits 10 de contrôle associés aux données du nouveau contenu de chaque emplacement mémoire et une écriture du nouveau contenu de chaque emplacement mémoire incluant ledit mot numérique correspondant et les nouveaux bits de contrôle correspondants par une étape de programmation (91) sans étape d'effacement préalable si tous les bits 15 de chaque contenu courant lu sont à 0, ou par une succession classique (92) d'une étape d'effacement et d'une étape de programmation si au moins un bit d'au moins un contenu courant lu est à\n<CLM>\1\t13. Procédé d'écriture de plusieurs mots numériques dans plusieurs emplacements mémoire d'un plan mémoire d'un dispositif de 20 mémoire morte électriquement programmable et effaçable comportant un mécanisme de code correcteur d'erreur du type code de Hamming, lesdits plusieurs emplacements mémoire formant au moins une page du plan mémoire, chaque mot numérique comportant au moins un octet de données et chaque emplacement mémoire étant destiné à contenir un 25 nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, le procédé comprenant un deuxième mode d'écriture page mis en oeuvre au sein du dispositif de mémoire et comportant en réponse à une commande d'écriture des mots numériques de ladite page, un calcul de nouveaux 30 bits de contrôle associés aux données du nouveau contenu de chaque emplacement mémoire et une écriture du nouveau contenu de chaque emplacement mémoire incluant ledit mot numérique correspondant et les nouveaux bits de contrôle correspondants par une étape d'effacement (101) sans étape de programmation postérieure si tous les 3039922 38 bits de données de chaque nouveau contenu sont à 0, ou par une succession classique (102) d'une étape d'effacement et d'une étape de programmation si au moins un bit d'au moins un nouveau contenu est à\n<CLM>\1\t5\n<CLM>\1\tProcédé selon la revendication 13, dans lequel chaque mot numérique comporte plusieurs octets de données et le deuxième mode d'écriture page comprend en outre préalablement à chaque calcul (42), une lecture (41) du contenu courant de chaque emplacement mémoire.\n<CLM>\1\tProcédé selon la revendication 12 et l'une des 10 revendications 13 ou 14, comportant le premier mode d'écriture page et le deuxième mode d'écriture page et dans lequel l'écriture des mots numériques de la page nécessite une succession classique d'une étape d'effacement et d'une étape de programmation si les écritures respectives d'au moins deux mots numériques nécessitent des types 15 d'étapes différents.\n<CLM>\1\tProcédé d'écriture de plusieurs mots numériques dans plusieurs emplacements mémoire d'un plan mémoire d'un dispositif de mémoire morte électriquement programmable et effaçable comportant un mécanisme de code correcteur d'erreur du type code de Hamming, 20 lesdits plusieurs emplacements mémoire formant au moins une page du plan mémoire, chaque mot numérique comportant au moins un octet de données et chaque emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, le procédé 25 comprenant un troisième mode d'écriture page mis en oeuvre au sein du dispositif de mémoire et comportant en réponse à une commande d'écriture des mots numériques de ladite page, une lecture du contenu courant de chaque emplacement mémoire, et une absence (111) d'étape d'effacement et d'étape de programmation si tous les bits de chaque 30 contenu courant lu sont à 0 et si tous les bits de données de chaque nouveau contenu incluant ledit mot numérique correspondant, sont à\n<CLM>\1\t17. Procédé selon les revendications 15 et 16, comportant le premier mode d'écriture page, le deuxième mode d'écriture page et le 3039922 39 troisième mode d'écriture page, et dans lequel l'écriture des mots numériques de la page nécessite uniquement une étape d'effacement (113) si l'écriture d'au moins un mot numérique nécessite uniquement une étape 5 d'effacement et si l'écriture d'aucun autre mot numérique ne nécessite d'étape de programmation, nécessite uniquement une étape de programmation (116) si l'écriture d'au moins un mot numérique nécessite uniquement une étape de programmation et si l'écriture d'aucun autre mot numérique 10 ne nécessite d'étape d'effacement, nécessite une succession classique (114) d'une étape d'effacement et d'une étape de programmation dans tous les autres cas.\n<CLM>\1\tProcédé selon l'une des revendications précédentes, dans lequel le mode particulier d'écriture, le premier mode d'écriture et/ou 15 le deuxième mode d'écriture et/ou le troisième mode d'écriture et/ou le premier mode d'écriture page et/ou le deuxième mode d'écriture page et/ou le troisième mode d'écriture page est et/ou sont activable (s).\n<CLM>\1\tDispositif de mémoire du type mémoire morte 20 électriquement programmable et effaçable, comprenant un plan mémoire (PM) contenant des emplacements mémoire, des moyens d'effacement (MEFF) configurés pour effacer le contenu d'un emplacement mémoire, des moyens de programmation (MPR) configurés pour programmer au moins un mot numérique dans un 25 emplacement mémoire et des moyens de contrôle (MCM) configurés pour en réponse à une commande d'écriture dudit mot numérique inhiber éventuellement les moyens d'effacement et/ou les moyens de programmation en fonction du contenu antérieur de l'emplacement mémoire et/ou du nouveau contenu de l'emplacement mémoire incluant 30 le mot numérique à écrire.\n<CLM>\1\tDispositif selon la revendication 19, dans lequel les moyens de contrôle sont configurés pour inhiber les moyens d'effacement si ledit nouveau contenu est bit à bit supérieur ou égal audit contenu antérieur, le contenu antérieur étant supposé être sans erreur. 3039922\n<CLM>\1\tDispositif selon la revendication 20, dans lequel si ledit nouveau contenu de l'emplacement mémoire est bit à bit égal audit contenu antérieur de cet emplacement mémoire, les moyens de contrôle sont également configurés pour inhiber les moyens de programmation. 5\n<CLM>\1\tDispositif selon la revendication 20 ou 21, dans lequel si ledit nouveau contenu de l'emplacement mémoire est bit à bit supérieur ou égal audit contenu antérieur et qu'au moins un bit du nouveau contenu est supérieur au bit correspondant du contenu antérieur supposé être sans erreur, les moyens de contrôle sont 10 configurés pour activer les moyens de programmation de façon à effectuer uniquement une programmation de chaque bit du nouveau contenu supérieur au bit correspondant du contenu antérieur.\n<CLM>\1\tDispositif selon l'une des revendications 19 à 22, dans lequel les moyens de contrôle sont configurés pour commander la 15 programmation de chaque bit pour lequel le résultat d'une fonction logique ET (3030) appliquée à la nouvelle valeur de ce bit et à l'opposée de l'ancienne valeur de ce bit, est égal à\n<CLM>\1\t24. Dispositif de mémoire du type mémoire morte électriquement programmable et effaçable, comprenant 20 un plan mémoire (PM) contenant des emplacements mémoire, un mécanisme (MECC) de code correcteur d'erreur du type code de Hamming, des moyens d'effacement (MEFF) configurés pour effacer le contenu d'un emplacement mémoire, 25 des moyens de programmation (MPR) configurés pour programmer au moins un mot numérique comportant au moins un octet dans un emplacement mémoire, ledit emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de 30 contrôle, des moyens de lecture (AMPL), et des premiers moyens de commande (MCM) configurés pour en réponse à une commande d'écriture dudit mot numérique, 3039922 41 activer les moyens de lecture (AMPL) pour lire le contenu courant dudit emplacement mémoire, activer le mécanisme (MECC) de code correcteur d'erreur pour calculer de nouveaux bits de contrôle associés aux données du nouveau 5 contenu dudit emplacement mémoire et activer uniquement les moyens de programmation (MPR) si tous les bits dudit contenu courant lu sont à 0 ou activer successivement les moyens d'effacement (MEFF) et les moyens de programmation (MPR) si au moins un bit dudit contenu courant lu est à 10 1, de façon à écrire le nouveau contenu de l'emplacement mémoire incluant ledit mot numérique et les nouveaux bits de contrôle.\n<CLM>\1\tDispositif de mémoire du type mémoire morte électriquement programmable et effaçable, comprenant un plan mémoire (PM) contenant des emplacements mémoire, 15 un mécanisme (MECC) de code correcteur d'erreur du type code de Hamming, des moyens d'effacement (MEFF) configurés pour effacer le contenu d'un emplacement mémoire, des moyens de programmation (MPR) configurés pour 20 programmer au moins un mot numérique comportant au moins un octet dans un emplacement mémoire, ledit emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, 25 des moyens de lecture (AMPL), et des deuxièmes moyens de commande (MCM) configurés pour en réponse à une commande d'écriture dudit mot numérique, activer le mécanisme (MECC) de code correcteur d'erreur pour calculer de nouveaux bits de contrôle associés aux données du nouveau 30 contenu dudit emplacement mémoire et activer uniquement les moyens d'effacement (MEFF) si tous les bits de données du nouveau contenu sont à 0 ou activer successivement les moyens d'effacement (MEFF) et les moyens de programmation (MPR) si au moins un bit du nouveau contenu est à 1, de façon à écrire 3039922 42 le nouveau contenu de l'emplacement mémoire incluant ledit mot numérique et les nouveaux bits de contrôle.\n<CLM>\1\tDispositif selon la revendication 25, dans lequel le mot numérique comporte plusieurs octets de données et les deuxièmes 5 moyens de commande sont en outre configurés pour activer, préalablement à l'activation du mécanisme de code correcteur d'erreur, les moyens de lecture (AMPL) pour lire le contenu courant de l'emplacement mémoire.\n<CLM>\1\tDispositif selon la revendication 24 et l'une des 10 revendications 25 ou 26, comportant les premiers et deuxièmes moyens de commande.\n<CLM>\1\tDispositif de mémoire du type mémoire morte électriquement programmable et effaçable, comprenant un plan mémoire (PM) contenant des emplacements mémoire, 15 un mécanisme (MECC) de code correcteur d'erreur du type code de Hamming, des moyens d'effacement (MEFF) configurés pour effacer le contenu d'un emplacement mémoire, des moyens de programmation (MPR) configurés pour 20 programmer au moins un mot numérique comportant au moins un octet dans un emplacement mémoire, ledit emplacement mémoire étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, 25 des moyens de lecture (AMPL), et des troisièmes moyens de commande (MCM) configurés pour en réponse à une commande d'écriture dudit mot numérique, activer les moyens de lecture (AMPL) pour lire le contenu courant dudit emplacement mémoire, 30 n'activer ni les moyens d'effacement (MEFF) ni les moyens de programmation (MPR) si tous les bits dudit contenu courant lu sont à 0 et si tous les bits de données dudit nouveau contenu incluant ledit mot numérique, sont à\n<CLM>\1\t3039922 43\n<CLM>\1\tDispositif selon les revendications 27 et 28, comportant les premiers, deuxièmes et troisièmes moyens de commande.\n<CLM>\1\tDispositif de mémoire du type mémoire morte électriquement programmable et effaçable, comprenant 5 un plan mémoire (PM) contenant au moins une page contenant plusieurs emplacements mémoire, un mécanisme (MECC) de code correcteur d'erreur du type code de Hamming, des moyens d'effacement (MEFF) configurés pour effacer le 10 contenu d'une page, des moyens de programmation (MPR) configurés pour programmer plusieurs mots numériques dans les emplacements mémoire de ladite page, chaque mot numérique comportant au moins un octet, ledit emplacement mémoire correspondant étant destiné à 15 contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, des moyens de lecture (AMPL), et des quatrièmes moyens de commande (MCM) configurés pour en réponse à une commande d'écriture des mots numériques, 20 activer les moyens de lecture (AMPL) pour lire le contenu courant de chaque emplacement mémoire, activer le mécanisme (MECC) de code correcteur d'erreur pour calculer de nouveaux bits de contrôle associés aux données du nouveau contenu de chaque emplacement mémoire et 25 activer uniquement les moyens de programmation (MPR) si tous les bits de chaque contenu courant lu sont à 0 ou activer successivement les moyens d'effacement (MEFF) et les moyens de programmation (MPR) si au moins un bit d'au moins un contenu courant lu est à 1, de façon à écrire le nouveau contenu de chaque 30 emplacement mémoire incluant ledit mot numérique correspondant et les nouveaux bits de contrôle correspondants.\n<CLM>\1\tDispositif de mémoire du type mémoire morte électriquement programmable et effaçable, comprenant 3039922 44 un plan mémoire (PM) contenant au moins une page contenant plusieurs emplacements mémoire, un mécanisme (MECC) de code correcteur d'erreur du type code de Hamming, 5 des moyens d'effacement (MEFF) configurés pour effacer le contenu d'une page, des moyens de programmation (MPR) configurés pour programmer plusieurs mots numériques dans les emplacements mémoire de ladite page, chaque mot numérique comportant au moins 10 un octet, ledit emplacement mémoire correspondant étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, des moyens de lecture (AMPL), et des cinquièmes moyens de commande (MCM) configurés pour 15 en réponse à une commande d'écriture des mots numériques, activer le mécanisme (MECC) de code correcteur d'erreur pour calculer de nouveaux bits de contrôle associés aux données de chaque nouveau contenu dudit emplacement mémoire et activer uniquement les moyens d'effacement (MEFF) si tous les 20 bits de données de chaque nouveau contenu sont à 0 ou activer successivement les moyens d'effacement (MEFF) et les moyens de programmation (MPR) si au moins un bit de chaque nouveau contenu est à 1, de façon à écrire le nouveau contenu de chaque emplacement mémoire incluant ledit mot numérique correspondant et les nouveaux 25 bits de contrôle correspondants.\n<CLM>\1\tDispositif selon la revendication 31, dans lequel chaque mot numérique comporte plusieurs octets de données et les cinquièmes moyens de commande sont en outre configurés pour activer, préalablement à l'activation du mécanisme de code correcteur d'erreur, 30 les moyens de lecture (AMPL) pour lire le contenu courant de chaque emplacement mémoire.\n<CLM>\1\tDispositif selon la revendication 30 et l'une des revendications 31 ou 32, comportant des moyens de commande incorporant les quatrièmes et cinquièmes moyens de commande, et 3039922 configurés commander l'écriture des mots numériques de la page par une succession classique d'une étape d'effacement et d'une étape de programmation si les écritures respectives d'au moins deux mots numériques nécessitent des types d'étapes différents. 5\n<CLM>\1\tDispositif de mémoire du type mémoire morte électriquement programmable et effaçable, comprenant un plan mémoire (PM) contenant au moins une page contenant plusieurs emplacements mémoire, un mécanisme (MECC) de code correcteur d'erreur du type 10 code de Hamming, des moyens d'effacement (MEFF) configurés pour effacer le contenu d'une page, des moyens de programmation (MPR) configurés pour programmer plusieurs mots numériques dans les emplacements 15 mémoire de ladite page, chaque mot numérique comportant au moins un octet, ledit emplacement mémoire correspondant étant destiné à contenir un nombre d'octets de données au moins égal au nombre d'octets de données du mot numérique ainsi que des bits de contrôle, des moyens de lecture (AMPL), et 20 des sixièmes moyens de commande (MCM) configurés pour en réponse à une commande d'écriture des mots numériques, activer les moyens de lecture (AMPL) pour lire le contenu courant de chaque emplacement mémoire, n'activer ni les moyens d'effacement (MEFF) ni les moyens de 25 programmation (MPR) si tous les bits de chaque contenu courant lu sont à 0 et si tous les bits de données de chaque nouveau contenu incluant ledit mot numérique correspondant, sont à\n<CLM>\1\t35. Dispositif selon les revendications 33 et 34, comportant des moyens de commande incorporant les quatrièmes, cinquièmes et 30 sixièmes moyens de commande, et configurés pour commander l'écriture des mots numériques de la page uniquement par une étape d'effacement si l'écriture d'au moins un mot numérique nécessite uniquement une étape d'effacement et si 3039922 46 l'écriture d'aucun autre mot numérique ne nécessite d'étape de programmation, uniquement par une étape de programmation si l'écriture d'au moins un mot numérique nécessite uniquement une étape de 5 programmation et si l'écriture d'aucun autre mot numérique ne nécessite d'étape d'effacement, et par une succession classique d'une étape d'effacement et d'une étape de programmation dans tous les autres cas.\n<CLM>\1\tDispositif selon l'une des revendications 19 à 35, dans 10 lequel les moyens de contrôle et/ou les premiers moyens de commande et/ou les deuxièmes moyens de commande et/ou les troisièmes moyens de commande et/ou les quatrièmes moyens de commande et/ou les cinquièmes moyens de commande et/ou les sixièmes moyens de commande sont activables.