FR 3076397 A1 20190705 FR 1763407 A 20171229 DOMAINE TECHNIQUE DE L'INVENTION La presente invention concerne le domaine de la microelectronique et de la nanoelectronique en general. Elle concerne plus particulierement la realisation des transistors de type MOSFET. Elle trouvera pour application particulierement avantageuse les transistors formes sur des substrats de type semi-conducteur sur isolant. ETAT DE LA TECHNIQUE Dans le domaine des circuits integres formes a partir de substrats elabores de type semi-conducteur sur isolant, designes par leur acronyme SOI, de l'anglais « Semiconductor On Insulator », it existe differents types de transistors : des transistors dits partiellement desertes designes par leur acronyme PDSOI, de l'anglais « Partially Depleted Semiconductor On Insulator », et des transistors dits totalement desertes designes par leur acronyme FDSOI, de l'anglais « Fully Depleted Semiconductor On Insulator ». Un substrat elabore SOI est caracterise par la presence d'une couche active formee par une couche superficielle de semi-conducteur cristallin, du silicium monocristallin par exemple, reposant sur une couche continue isolante d'oxyde, par exemple d'oxyde de silicium, dit oxyde enterre ou encore BOX acronyme de l'anglais « Buried Oxide layer ». La solidite et la rigidite mecanique de ('ensemble sont assurees par une couche ou substrat de support sur laquelle repose la BOX et qui constitue le corps du substrat SOI, souvent qualifie du vocable anglais de « bulk » pour indiquer que le substrat de depart est fres generalement fait d'un materiau semi-conducteur massif, du silicium par exemple. Cette structure offre de nombreux avantages pour la realisation des transistors MOS acronyme de l'anglais « Metal-Oxide-Semiconductor ». Notamment, elle permet une reduction drastique des capacites parasites en raison de la presence de la couche continue isolante. Un transistor peut comprendre une zone source et une zone drain disposees de part et d'autre d'un canal de conduction. Les zones de source et drain et le canal de conduction etant, par exemple, formees dans la couche active du substrat SOI. Le transistor comprend egalement un empilement de grille qui surmonte la couche active et dont les flancs peuvent etre recouverts par des espaceurs. De plus, un transistor peu egalement comprendre une zone en conduction electrique avec le canal de conduction. Cette situation se rencontre generalement dans le cas d'un transistor PDSOI. 2 Enfin, it est a noter que generalement les zones d'accueil de transistors sont delimitees sur un substrat par des tranchees isolantes egalement appelees « STI »acronyme de l'anglais « Shallow Trench Isolation ». Ces STI sont formees dans la couche active de sorte a compartimenter spatialement les zones du substrat 5 comprenant divers transistors. Generalement, ces tranchees isolantes comprennent un oxyde de silicium. Leur formation comprend une gravure de la couche active et le depot d'un oxyde de silicium. II existe un besoin constant consistant a obtenir des circuits integres dont les performances sont elevees, notamment en termes de rapidite et de fiabilite. 10 Diverses solutions ont ete proposees pour ameliorer ces performances. Ces solutions reposent par exemple sur ('introduction d'une contrainte mecanique dans le canal, ou sur ('optimisation de la structure et de la nature des espaceurs protegeant les flancs de la grille pour reduire les courants de fuite ou les risques de claquage, ou encore sur la composition et la configuration des zones de source et drain. Si ces 15 solutions conduisent, dans une certaine mesure, a une amelioration des performances et de la fiabilite des transistors, it resterait neanmoins fres avantageux d'ameliorer encore les performances et/ou la fiabilite des transistors, tout en conservant un coOt de production limite. Tel est un objectif auquel la presente invention se propose d'apporter une 20 solution. RESUME DE L'INVENTION La presente invention concerne un procede de formation d'un transistor a partir d'un empilement de couches comprenant au moins une couche isolante surmontee 25 d'au moins une couche active en un materiau semi-conducteur et d'au moins une premiere et une deuxierne tranchees isolantes traversant la couche active pour definir dans la couche active une zone d'accueil destinee a accueillir ledit transistor, ledit transistor comprenant un canal de conduction forme en partie au moins dans la couche active, le procede comprenant au moins les etapes suivantes : 30 a) Definition dudit canal de conduction au niveau de la zone d'accueil comprenant au moins une etape parmi les etapes suivantes : i) Amincissement d'une partie de la couche active au niveau de la zone d'accueil de sorte a former une couche active amincie, l'etape d'amincissement comprenant au moins : 3 (1) soit une gravure seche et/ou humide d'une partie au moins de la couche active au niveau de la zone d'accueil, et de preference d'une partie au moins de la premiere et/ou de la deuxieme tranchee isolante, (2) soit la formation d'une couche d'oxyde sacrificielle par oxydation d'une 5 partie de la couche active suivie par le retrait d'au moins une partie de ladite couche d'oxyde sacrificielle, ii) Epaississement d'une partie de la couche active au niveau de la zone d'accueil de sorte a former une zone d'accueil epaissie, l'etape d'epaississement comprenant au moins une croissance epitaxiale d'un 10 materiau cristallin, de preference semi-conducteur, au niveau de la zone d'accueil, et de preference d'une partie au moins de la premiere et/ou de la deuxieme tranchee isolante ; b) Formation d'un empilement de grille au-dessus au moins dudit canal de conduction, ledit empilement de grille s'etendant selon une dimension L200, 15 prise selon une direction longitudinale (y) au-dessus au moins dudit canal de conduction ; c) Formation d'une zone source et d'une zone drain, les zones source et drain etant situees de part et d'autre dudit empilement de grille selon une direction transversale (x)dudit empilement de grille, la direction transversale(x) etant 20 perpendiculaire a la direction longitudinale (y); le procede etant caracterise en ce que la formation de l'empilement de grille est realisee de sorte a menager au moins une premiere et une deuxieme portions exposees de la zone d'accueil, non recouvertes par ledit empilement de grille ; lesdites premiere et deuxieme portions s'etendant chacune depuis un des flancs de 25 l'empilement de grille et jusqu'a l'une parmi la premiere et la deuxieme tranchees isolantes de maniere a ce que la premiere et la deuxieme portions soient situees de part et d'autre dudit empilement de grille selon ladite direction longitudinale (y), et en ce que le procede comprend au moins une premiere etape de masquage des premiere et deuxieme portions exposees de maniere a masquer les premiere et 30 deuxieme portions exposees lors de la formation des zones source et drain, de preference de sorte a ce que les premiere et deuxieme portions exposees ne soient pas alterees ou modifiees lors de la formation des zones source et drain, et/ou lors d'une etape de modification de la couche active. 35 Ainsi, l'etape de formation de l'empilement de grille est realisee de sorte a conserver au moins une premiere portion exposee, c'est-a-dire non recouverte par 4 l'empilement de grille, de la zone d'accueil situee entre un premier flanc de l'empilement de grille et la premiere tranchee isolante et au moins une deuxierne portion exposee de la zone d'accueil situee entre un deuxierne flanc de l'empilement de grille et la deuxierne tranchee isolante. 5 Dans le cadre du developpement de la presente invention, il a ete observe qu'en pratique les performances, notamment en terme de fiabilite, des transistors realises par les procedes de l'art anterieur est Bien souvent inferieure a celle a laquelle Ion se serait attendu par simulation numerique par exemple. 10 La presente invention permet de reduire, voire d'eviter, Ia deterioration de Ia fiabilite des transistors. Pour cela ('invention prevoit de supprimer le recouvrement et donc l'interface entre l'empilement de grille et les tranchees isolantes, et plus generalement le recouvrement par l'empilement de grille d'une interface entre deux materiaux de natures differentes. 15 En effet, dans le cadre du developpement de Ia presente invention il a ete observe que, de maniere inattendue, de nombreuses anomalies structurelles sont susceptibles de se produire au niveau de l'interface couche active/tranchee isolante ou plus generalement de toute interface entre deux materiaux de nature differentes. Ainsi, selon Ia figure la illustrant une etape d'amincissement d'une couche active 20 selon un procede de l'art anterieur, il a ete observe qu'une etape de gravure simultanee de Ia couche active et d'une partie des tranchees isolantes encadrant celleci entraine Ia formation d'anomalies structurelles. Dans ce cas de figure, il a en effet ete identifie, des anomalies structurelles a l'interface couche active/tranchee isolante suite a leur gravure simultanee. Ces 25 anomalies generent des formes de « gouttiere » ou encore de « pic » ou de « bec ». On notera ainsi que selon Ia figure 1 b qui est une image par microscopie electronique, certaines gravures de Ia couche active, ici en silicium, et d'une partie d'une tranchee isolante, ici en oxyde de silicium, occasionnent Ia formation d'un pic. Apres plusieurs etudes et simulations numeriques effectuees dans le cadre du 30 developpement de Ia presente invention, il a ete identifie que ce pic trouve son origine dans Ia difference de vitesse de gravure de Ia couche active et de Ia tranchee isolante. Ces deux zones presentant des structures cristallines et compositions differentes, on note une difference de vitesse de gravure lorsqu'elles sont gravees simultanement. Ce pic peut se produire lorsque Ia couche active est gravee plus rapidement que Ia 35 tranchee isolante. 5 Cette difference de vitesse de gravure peut ainsi occasionner la formation d'un pic de matiere a ('interface couche active/tranchee isolante conduisant a des problemes de fiabilite du transistor principalement dus a une faiblesse locale de l'empilement de grille et en particulier de l'oxyde de grille si celui-ci est forme au- 5 dessus du pic ou plus generalement au contact du pic. En effet, il a ete identifie lors du developpement de la presente invention que ces anomalies structurelles entrainent des perturbations locales du champ electrique que Ion peut qualifier d'« effet de pointe ». Ces perturbations conduisent entre autres a un mauvais controle des performances electriques et a une deterioration de Ia fiabilite du transistor. 10 En particulier, il a ete observe que cet effet de pointe peut expliquer Ia presence d'un fort champ electrique localement situe au niveau de ou des anomalies structurelles et qui entraine alors un claquage de l'oxyde de grille a une tension plus faible que prevue. Cette degradation de Ia tension de claquage entraine alors une reduction de Ia duree de vie du transistor. 15 Selon Ia figure lcqui est une image par microscopie electronique, une vitesse de gravure plus rapide de Ia tranchee isolante relativement a Ia couche active peut occasionner un retrait parfois total de Ia tranchee isolante et ainsi Ia formation d'une anomalie structurelle a l'interf ace couche active amincie/BOX. Comme precedemment cette anomalie structurelle entraine des problemes de fiabilite du transistor 20 principalement del a une faiblesse locale de l'empilement de grille et en particulier de l'oxyde de grille si celui-ci est forme au contact de cette anomalie structurelle. On notera egalement que selon le procede de gravure presente au travers des figures 2a et 2b, un autre type de discontinuite peut se produire et nuire a Ia fiabilite du transistor. En effet, ces figures representent une etape d'amincissement d'une couche 25 active par formation d'une couche d'oxyde sacrificielle a sa surface. Lors de ce procede issu de l'art anterieur, Ia totalite de l'epaisseur d'une partie des tranchees isolantes peut etre retiree au moment du retrait de Ia couche d'oxyde sacrificielle, principalement du fait de l'epaisseur importante d'oxyde de Ia couche d'oxyde sacrificielle a retirer, conduisant a exposer Ia BOX et a former des anomalies 30 structurelles au niveau des interfaces couche active amincie/BOX. Ainsi, les figures 2c et 2d qui sont egalement des images de microscopie electronique, presentent cette etape de retrait de Ia couche d'oxyde sacrificielle et ('exposition de Ia BOX. Ce procede conduit a Ia formation d'anomalies structurelles ce qui conduit a des faiblesses de l'oxyde de grille et ainsi a une fiabilite et des 35 performances amoindries des transistors. 6 De merne, dans le cas du procede illustre en figures 3a a 3d qui comprend une etape de formation d'un couche d'oxyde sacrificielle au niveau de la surface d'une couche active et en particulier a l'interf ace avec un masque dur dispose au-dessus de ('interface couche active/tranchee isolante, it a ete observe des discontinuites 5 structurelles telles que presentees en figures 3c et 3d ainsi qu'en figure 3e qui est une image de microscopie electronique correspondant a l'etape illustree en figure 3c. Ainsi, au terme de nombreuses analyses et simulations numeriques menees dans le cadre du developpement de la presente invention, it a ete identifie que ces anomalies structurelles conduisent a une reduction significative de la fiabilite des 10 transistors, par exemple par une perturbation locale du champ electrique entrainant un claquage de l'oxyde de grille. La presente invention permet d'eviter que les anomalies structurelles presentees ici ne perturbent les performances des transistors et ne reduisent leur fiabilite. Pour cela la presente invention comprend la formation de l'empilement de grille a 15 distance des interfaces couche active/tranchee isolante et plus generalement des discontinuites topographiques ou structurelles, c'est-a-dire des anomalies structurelles. Par ailleurs, dans le cadre de la presente invention, cette conformation de l'empilement de grille et son positionnement a distance des interfaces couche active/tranchee isolante est associee avec au moins une etape de masquage des 20 portions de la couche active situees entre l'empilement de grille et la ou les tranchee isolantes de sorte a conserver une neutralite electronique par exemple de cette zone apres la formation de la zone source et de la zone drain, et plus generalement de sorte a proteger cette zone lors de diverses etapes de fabrication du transistor. Ainsi, la presente invention propose une solution simple et efficace pour 25 ameliorer la fiabilite des transistors. Par ailleurs, cette solution est aisement reproductible et n'augmente pas de maniere significative, voire n'augmente aucunement, les coOts de production par rapport aux solutions de l'art anterieur. En effet, des solutions alternatives qui ont ete envisagees dans le cadre du developpement de la presente invention auraient consiste, soit a partir d'un substrat 30 dont la couche active aurait ete fres mince, soit auraient consiste a alterner un grand nombre de fois des cycles d'oxydation et de retrait des couches oxydees, soit a accepter un amincissement moins important de la couche active. Toutes ces solutions entrainent alors soit des coOts de production fres eleves ou une forte complexite de mise en oeuvre, ou encore de fortes limitations en termes de performances des 35 transistors. 7 Ainsi, l'invention permet d'ameliorer la fiabilite des transistors en adoucissant la topographie sur des zones considerees comme critiques pour la fiabilite du transistor, tout en maintenant les performances rendues possibles par ('amincissement differencie de la couche active. Cet amincissement differencie peut par exemple permettre la 5 formation de transistors au niveau de zones d'accueil dont les couches actives presentent des epaisseurs differentes entre elles. Ainsi le procede selon l'invention s'avere particulierement avantageux pour former sur une meme plaque des transistors de type FDSOI et PDSOI. 10 Un autre aspect de la presente invention concerne un procede de realisation de transistors presentant des canaux d'epaisseurs differentes a partir d'un meme empilement de couches comprenant au moins une couche isolante surmontee d'au moins une couche active en un materiau semi-conducteur et d'au moins une premiere et une deuxierne tranchees isolantes traversant la couche active pour definir dans la 15 couche active une zone d'accueil destinee a accueillir chaque transistor, dans lequel certains seulement des transistors sont formes par le procede selon l'une quelconque des revendications precedentes, de maniere a ce qu'une pluralite de transistors de l'empilement presente des canaux dont les epaisseurs sont differentes des epaisseur des canaux des autres transistors de l'empilement. 20 L'invention s'avere particulierement avantageuse pour former sur une meme plaque des transistors ayant des canaux d'epaisseur differente. On pourra ainsi former des transistors FDSOI et des transistors PDSOI. Par exemple, l'epaisseur du canal des transistors PDSOI correspond a l'epaisseur initiale de la couche active de l'empilement SOI et l'epaisseur du canal des transistors FDSOI est obtenue par amincissement de 25 l'epaisseur initiale de la couche active de l'empilement SOI. BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caracteristiques et avantages de l'invention 30 ressortiront mieux de la description detainee de modes de realisation de cette derniere qui sont illustres par les dessins d'accompagnement suivants dans lesquels : - Les figures I a, 1 b et 1 c illustrent un procede d'amincissement d'une couche active selon l'art anterieur ainsi que les anomalies structurelles induites par ce procede de l'art anterieur et qui ont ete identifiees dans le cadre du developpement de la 35 presente invention. 8 - Les figures 2a a 2d illustrent les etapes d'un autre procede d'amincissement d'une couche active selon l'art anterieur ainsi que des anomalies structurelles induites par cet autre procede de l'art anterieur. - Les figures 3a a 3e illustrent les etapes d'un autre procede d'amincissement 5 d'une couche active selon l'art anterieur ainsi que des anomalies structurelles induites par cet autre procede de l'art anterieur. - La figure 4 represente une vue du dessus d'un dispositif microelectronique selon l'art anterieur dans lequel ('empilement de grille s'etend de part et d'autre d'une couche active entouree d'une tranchee isolante. 10 - Les figures 5a et 5b representent, selon deux modes de realisation de la presente invention, une vue de dessus de deux dispositifs microelectroniques. - Les figures 6a, 7a, 8a et 9a representent le positionnement d'un empilement de grille au-dessus d'une zone d'accueil selon plusieurs modes de realisation de l'art anterieur. 15 - Les figures 6b, 7b, 8b et 9b representent le positionnement d'un empilement de grille au-dessus d'une zone d'accueil selon plusieurs modes de realisation de la presente invention. En particulier, it s'agit d'une adaptation a la presente invention des figures 6a, 7a, 8a et 9a representant l'art anterieur. - La figure 10 represente une vue du dessus d'un dispositif microelectronique 20 selon l'art anterieur comprenant deux empilements de grille s'etendant de part et d'autre d'une zone d'accueil entouree d'une tranchee isolante. - La figure 11 a represente une vue du dessus d'un dispositif microelectronique selon un mode de realisation de la presente invention. - Les figures 11 b et 11c representent une vue selon respectivement les coupes 25 A-A et B-B de la figure 11 a. - Les 11d et 11 e representent deux etapes de formation d'une zone de contact electrique par siliciuration selon un mode de realisation de la presente invention. Les dessins joints sont donnes a titre d'exemples et ne sont pas limitatifs de ('invention. Ces dessins sont des representations schematiques et ne sont pas 30 necessairement a l'echelle de ('application pratique. En particulier les dimensions transversales, longitudinales, ainsi que les epaisseurs relatives des differentes couches ne sont pas representatives de la realite. DESCRIPTION DETAILLEE DE L'INVENTION 35 On entend par transistor PDSOI ou plus generalement dispositif PDSOI, un dispositif construit dans une zone de la couche active dont l'epaisseur est plus grande 9 que la couche maximale de depletion (en anglais maximum depletion layer) Wd max(hors polarisation). On entend par transistor FDSOI ou plus generalement dispositif FDSOI, un dispositif construit dans une zone de Ia couche active dont l'epaisseur est plus faible 5 que Ia couche maximale de depletion (en anglais maximum depletion layer) Wd max(hors polarisation). L'epaisseur de cette couche maximale de depletion W - d max est donnee par requation : Wd max = (2E,,E02(pF/qNA) 1/2 10 Avec : - csi : la constante dielectrique relative du silicium ; - : la constante dielectrique absolue du vide ; - (PF= (kT/q) In(NA/ni); - k : la constante de Boltzmann ; 15 - T : la temperature ; - : la concentration intrinseque de porteurs du silicium ; - q : la charge electrique elementaire ; - NA : la concentration en impuretes. Ce qui, a la temperature ambiante (300 K), donne (pF =0.0259 In(NA/1.5x1010) 20 II est precise que dans le cadre de la presente invention, le terme « tranche », « substrat » ou « puce » ou leurs equivalents ont pour definition un dispositif comprenant avantageusement une ou plusieurs couches de semi-conducteurs et configure pour recevoir la formation de structures semi-conductrices de type transistors par exemple. 25 II est precise que dans le cadre de la presente invention, le terme « Substrat SOI », ou ses equivalents ont pour definition un substrat caracterise par la presence d'une couche superficielle de semi-conducteur monocristallin, du silicium monocristallin par exemple, reposant sur une couche continue isolante d'oxyde, par exemple d'oxyde de silicium, dit oxyde enterre ou encore BOX acronyme de l'anglais « buried oxide 30 layer ». La solidite et la rigidite mecanique de ('ensemble sont assurees par une couche de support par exemple en silicium. 10 II est precise que, dans le cadre de la presente invention, les termes « sur », « surmonte » ou « sous-jacent » ou leurs equivalent ne signifient pas obligatoirement « au contact de ». Ainsi par exemple, la formation d'une premiere couche sur une deuxierne couche, ne signifie pas obligatoirement que les deux couches sont 5 directement au contact l'une de l'autre, mais cela signifie que la premiere couche recouvre au moins partiellement la deuxierne couche en etant, soit directement a son contact, soit en etant separee d'elle par une autre couche ou un autre element. Le terme « etape » ne signifie pas obligatoirement que les actions menees durant une etape soient simultanees ou immediatement successives. Certaines actions 10 d'une premiere etape peuvent notamment etre suivies d'actions liees a une etape differente, et d'autres actions de la premiere etape peuvent etre reprises ensuite. Ainsi, le terme etape ne s'entend pas forcement d'actions unitaires et inseparables dans le temps et dans l'enchainement des phases du procede. On entend par « structure » d'un materiau, la repartition spatiale de ses 15 constituants elementaires d'un point de vue cristallographique. Ainsi deux couches d'un meme materiau peuvent etre de meme nature, mais presenter des structures cristallines differentes l'une de l'autre. On entend par « nature » d'un materiau, sa composition chimique et/ou sa structure cristalline. Ainsi deux couches peuvent etre de meme composition chimique, 20 mais de nature differente d'un point de vue cristallographique. Dans la presente demande de brevet, une anomalie structurelle est par exemple une discontinuite ou encore une irregularite structurelle, preferentiellement topographique ou bien cristallographique ou encore stcechiornetrique. Dans le cas 25 d'une anomalie structurelle d'ordre topographique, celle-ci peut etre presente uniquement en surface. Dans le cas d'une anomalie structurelle d'ordre cristallographique ou stcechiornetrique, celle-ci peut presenter une dimension volumique dans le substrat, voire ne pas etre visible en surface. II est a noter que ces anomalies structurelles sont principalement situees aux 30 interfaces entre deux materiaux de natures differentes, et peuvent etre accentuees par une gravure de ces materiaux au niveau de cette interface. Dans la description qui suit, les epaisseurs sont generalement mesurees selon des directions perpendiculaires au plan de la face inferieure du substrat de support sur lequel la couche active est disposee. Ainsi, les epaisseurs sont generalement prises 35 selon la direction z du repere orthogonal present dans les figures de la presente description. 11 On entend par dimension « transversale », toute dimension mesuree selon la direction x sur le repere orthogonal illustre sur les figures. Ainsi, selon ('ensemble des figures a ('exception de la figure 5b, la dimension transversale correspond a une direction d'extension du canal de conduction entre les zones source et drain, soit 5 encore selon la direction principale du trajet des porteurs de charges depuis la zone source vers la zone drain. Neanmoins selon le mode de realisation particulier illustre en figure 5b, le trajet des porteurs de charges se fait selon la direction y mais la dimension transversale demeure mesuree selon la direction x sur le repere orthogonal pour cette figure et le mode de realisation s'y rattachant. 10 On entend par dimension « longitudinale », toute dimension mesuree selon une direction y perpendiculaire a la direction transversale de l'empilement de grille prise selon la direction x. La dimension transversale de l'empilement de grille est generalement, mais pas necessairement, inferieure a sa dimension longitudinale. En particulier, et en reference aux reperes orthogonaux illustres sur les figures, 15 les dimensions longitudinales sont mesurees selon la direction longitudinale y et les dimensions transversales selon la direction transversale x. Avant d'entamer une revue detainee de modes de realisation de ('invention, sont enoncees ci-apres des caracteristiques optionnelles qui peuvent eventuellement etre 20 utilisees en association ou alternativement : - Selon un exemple de realisation, l'etape de definition dudit canal de conduction peut comprendre une etape de retrait d'une partie au moins de la couche active au niveau de la zone d'accueil de sorte a former une couche active amincie definissant de preference une zone d'accueil amincie. 25 - Selon un mode de realisation, ladite etape d'amincissement est effectuee de sorte a former une couche active amincie et l'etape d'amincissement comprend au moins une gravure seche et/ou humide d'une partie au moins de la couche active au niveau de la zone d'accueil. - Selon un mode de realisation, ladite etape d'amincissement est effectuee de 30 sorte a former une couche active amincie et l'etape d'amincissement comprend au moins la formation d'une couche d'oxyde sacrificielle par au moins une oxydation d'une partie au moins de la couche active suivie par le retrait d'une partie au moins de ladite couche d'oxyde sacrificielle. - Selon un mode de realisation, l'etape d'epaississement comprend au moins la 35 formation d'une couche epitaxiee, de preference par croissance epitaxiale. 12 - De preference la couche epitaxiee comprend au moins un materiau semiconducteur. - Selon un mode de realisation, le procede comprend l'etape d'amincissement et l'etape d'epaississement d'une partie de la couche active, chacune de ces deux 5 etapes pouvant etre realisees l'une apres l'autre et potentiellement une pluralite de fois. - Selon un mode de realisation, l'etape de definition dudit canal de conduction peut comprendre une etape de croissance par epitaxie d'au moins un materiau cristallin, de preference semi-conducteur, au niveau de la zone d'accueil. 10 De maniere particulierement avantageuse, ('invention evite ('apparition d'anomalies structurelles. Avec les procedes de l'art anterieur, le positionnement de l'empilement de grille au contact de ces anomalies structurelles induit une baisse de la fiabilite du transistor. Ainsi, la definition dudit canal de conduction au niveau de la zone d'accueil 15 comprend ladite etape d'epaississement de la couche active. - Selon un mode de realisation le procede comprend apres ladite etape d'epaississement de la couche active, une etape de formation d'au moins un espaceur autour d'une partie au moins de ladite zone d'accueil epaissie. - Avantageusement, la formation de l'empilement de grille est realisee de sorte a 20 ce que les premiere et deuxierne portions de la zone d'accueil, non recouvertes par ledit empilement de grille, s'etendent chacune depuis un des flancs de l'empilement de grille et jusqu'audit espaceur de maniere a ce que la premiere et la deuxierne portions soient situees de part et d'autre dudit empilement de grille selon ladite direction longitudinale (y). 25 - Avantageusement, la premiere et la deuxierne tranchee isolante peuvent former une seule et merne tranchee isolante entourant ladite zone d'accueil. - Avantageusement, les etapes a), b) et c) sont effectuees successivement. - Avantageusement, la premiere et la deuxieme portion presentent respectivement des dimensions L111 et L112, mesurees selon la direction 30 longitudinale y, ces dimensions sont telles que : L111 k2 * L200 et L112 k2 * L200 avec k2 0.05, de preference k2 0.1, et L200 etant la dimension longitudinale de l'empilement de grille. Ces valeurs permettent d'isoler efficacement les zones de source et drain tout en evitant les defauts mentionnes ci-dessus au niveau des interfaces entre les 35 tranchees isolantes et la couche active formant le canal de conduction par exemple. 13 - Selon un exemple, l'etape de formation d'une zone source et d'une zone drain comprend soit un dopage de la couche active, soit un depot par epitaxie a partir de la couche active, soit un depot par epitaxie a partir de la couche active et un dopage. Dans tous ces cas, it est necessaire de proceder a un masquage des 5 premiere et deuxieme portions lors de la formation des zones de source et drain. - Avantageusement, la premiere et la deuxieme portion presentent respectivement des dimensions L111 et L112, mesurees selon la direction longitudinale y, ces dimensions sont telles que : 10 L200 k1* L111 et L200 k1*L112 avec k1 2 et L200 etant la dimension de l'empilement de grille mesuree selon la direction longitudinale y, de preference k1 3. - Avantageusement, ladite premiere etape de masquage des premiere et deuxieme portions exposees comprend le positionnement d'au moins un 15 masque au droit des premieres et deuxiemes portions exposees, ledit au moins un masque presentant des dimensions et etant positionne de maniere a masquer : o integralement les premiere et deuxieme portions exposees, o des parties de l'empilement de grille adjacentes aux premiere et 20 deuxieme portions exposees et/ou o des parties de la premiere et/ou de la deuxieme tranchees isolantes adjacentes aux premiere et/ou deuxieme portions exposees. Ainsi, le ou les masques permettent de masquer efficacement les parties de l'empilement de grille et/ou les parties des tranchees isolantes qui sont 25 directement au contact des premieres et deuxiemes portions exposees. - Avantageusement, la presente invention comprend au moins une etape de formation d'au moins une zone en conduction electrique avec le canal de conduction, ladite etape de formation d'au moins une zone en conduction electrique avec le canal de conduction comprenant le positionnement d'au 30 moins un masque au droit des premieres et deuxiemes portions de sorte a masquer les premiere et deuxieme portions lors de ladite etape de formation d'au moins une zone en conduction electrique avec le canal de conduction, ledit au moins un masque presentant des dimensions et etant positionne de maniere a masquer : 35 o integralement les premiere et deuxieme portions, 14 o des parties de l'empilement de grille adjacentes aux premiere et deuxieme portions et/ou o des parties de la premiere et/ou de la deuxieme tranchees isolantes adjacentes aux premiere et/ou deuxieme portions. 5 Ainsi, le ou les masques permettent de masquer efficacement les parties de l'empilement de grille et/ou les parties des tranchees isolantes qui sont directement au contact des premieres et deuxiemes portions exposees. - Avantageusement, la presente invention comprend au moins une etape de formation d'au moins une zone de contact electrique, ladite etape de formation 10 d'au moins une zone de contact electrique comprenant le positionnement d'au moins un masque au droit des premieres et deuxiemes portions de sorte a masquer les premiere et deuxieme portions lors de ladite etape de formation d'au moins une zone de contact electrique, ledit au moins un masque presentant des dimensions et etant positionne de maniere a masquer : 15 o integralement les premiere et deuxieme portions, o des parties de l'empilement de grille adjacentes aux premiere et deuxieme portions et/ou o des parties de la premiere et/ou de la deuxieme tranchees isolantes adjacentes aux premiere et/ou deuxieme portions. 20 Ainsi, le ou les masques permettent de masquer efficacement les parties de l'empilement de grille et/ou les parties des tranchees isolantes qui sont directement au contact des premieres et deuxiemes portions exposees. - Avantageusement, la premiere etape de masquage des premiere et deuxieme portions exposees de la zone d'accueil comprend au moins les etapes 25 suivantes : a) Conformation d'un premier masque presentant une forme polygonale comprenant un premier centre geometrique ; b) Positionnement dudit premier masque au niveau de ladite premiere portion exposee de la zone d'accueil de sorte a ce que ledit premier centre 30 geometrique soit situe a ('aplomb d'un centre geometrique de ladite premiere portion exposee ; c) Conformation d'un deuxieme masque presentant une forme polygonale comprenant un deuxieme centre geometrique ; d) Positionnement dudit deuxieme masque au niveau de ladite deuxieme 35 portion exposee de la zone d'accueil de sorte a ce que ledit deuxieme centre 15 geometrique soit situe a l'aplomb d'un centre geometrique de ladite deuxieme portion exposee; De maniere particulierement avantageuse, la presente invention definit un ou plusieurs masques dont les dimensions spatiales presentent une marge de 5 securite par exemple lors de la formation par dopage des zones source et drain, garantissant le non-dopage des premiere et deuxieme portions exposees. - Avantageusement, le premier masque s'etend depuis le premier centre geometrique sur une distance comprise entre 10nm et 1200nm, de preference 10 entre 50nm et 800nm et avantageusement egale a 600nm, et le deuxieme masque s'etend depuis le deuxieme centre geometrique sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm. De maniere particulierement avantageuse, la presente invention definit un ou 15 plusieurs masques dont les dimensions spatiales presentent une marge de securite par exemple lors de la formation par dopage des zones source et drain, garantissant le non-dopage des premiere et deuxieme portions exposees. - Avantageusement, la conformation et le positionnement du premier masque est 20 configure pour que ledit premier masque soit situe a l'aplomb de ladite premiere portion exposee de la zone d'accueil, d'une partie au moins dudit empilement de grille et d'une partie au moins de la premiere tranchee isolante, et la conformation et le positionnement du deuxieme masque est configure pour que ledit deuxieme masque soit situe a l'aplomb de ladite deuxieme portion 25 exposee de la zone d'accueil, d'une partie au moins dudit empilement de grille et d'une partie au moins de la deuxieme tranchee isolante. De maniere particulierement avantageuse, la presente invention definit un ou plusieurs masques presentant des dimensions spatiales adaptees a la protection d'une partie au moins de l'empilement de grille, des portions 30 exposees de la couche active et enfin d'une partie des tranchees isolantes. Cela permet une marge de securite par exemple lors de la formation par dopage des zones source et drain, garantissant le non-dopage des premiere et deuxieme portions exposees. - Avantageusement, le premier masque et le deuxieme masque sont pones par 35 un seul et unique masque conforme pour l'etape de formation de la zone source et de la zone drain. 16 Cela permet, par la simple modification d'un masque déjà couramment utilise pour la formation des zones source et drain, de mettre en oeuvre la presente invention sans ajout d'un masque additionnel. - Avantageusement, les tranchees isolantes s'etendent principalement dans un 5 plan perpendiculaire au plan principal dans lequel s'etend la couche active. - Selon un exemple de realisation, la formation de la zone source et de la zone drain est effectuee par dopage de la couche active. - Selon un exemple de realisation alternatif, la formation de la zone source et de la zone drain est effectuee par epitaxie a partir de la couche active. On obtient 10 ainsi des zones de source et drain surelevees par rapport a la face superieure de la couche active. Selon ce mode de realisation, le masquage des premiere et deuxieme portions situees aux extremites de la grille permet d'empecher la croissance par epitaxie a partir de ces portions de la couche active. - Avantageusement, le procede selon la presente invention comprend au moins 15 une etape de formation d'au moins une zone en conduction electrique avec le canal de conduction par exemple par dopage d'une partie de la zone d'accueil, de preference selon la premiere polarite. Cela permet par exemple la formation d'un « body contact », c'est-a-dire une zone electriquement connectee au canal de conduction et dont le potentiel 20 electrique peut ou non etre independant de celui de la zone source et/ou de la zone drain. Cela permet ainsi le controle du potentiel electrique d'une portion du canal de conduction. - Avantageusement, l'etape de formation d'au moins une zone en conduction electrique avec le canal de conduction comprend une deuxieme etape de 25 masquage de ladite premiere et de ladite deuxieme portions exposees de la zone d'accueil de sorte a ce que la premiere et la deuxieme portion exposee de la zone d'accueil soient masquees lors de la formation de la zone en conduction electrique avec le canal de conduction. Cela permet de proteger les premiere et deuxieme portions exposees lors de la 30 formation de la zone en conduction electrique avec le canal de conduction. - Avantageusement, la deuxieme etape de masquage de ladite premiere et de ladite deuxieme portions exposees de la zone d'accueil comprend au moins les etapes suivantes : a) Positionnement dudit troisieme masque au niveau de ladite premiere 35 portion exposee de la zone d'accueil de sorte a ce que ledit troisieme centre 17 soit situe a ('aplomb d'un centre geometrique de ladite premiere portion exposee ; b) Positionnement dudit quatrieme masque au niveau de ladite deuxieme portion exposee de la zone d'accueil de sorte a ce que ledit quatrieme centre 5 soit situe a ('aplomb d'un centre geometrique de ladite deuxieme portion exposee. - Avantageusement, la deuxieme etape de masquage de ladite premiere et de ladite deuxieme portions exposees de la zone d'accueil comprend au moins les etapes suivantes : 10 a) Conformation d'un troisieme masque presentant une forme polygonale comprenant un troisieme centre geometrique ; b) Positionnement dudit troisieme masque au niveau de ladite premiere portion exposee de la zone d'accueil de sorte a ce que ledit troisieme centre geometrique soit situe a ('aplomb d'un centre geometrique de ladite premiere 15 portion exposee ; c) Conformation d'un quatrieme masque presentant une forme polygonale comprenant un quatrieme centre geometrique ; d) Positionnement dudit quatrieme masque au niveau de ladite deuxieme portion exposee de la zone d'accueil de sorte a ce que ledit quatrieme centre 20 geometrique soit situe a ('aplomb d'un centre geometrique de ladite deuxieme portion exposee. De maniere particulierement avantageuse, la presente invention definit un ou plusieurs masques dont les dimensions spatiales presentent une marge de securite par exemple lors de la formation par dopage de la zone en conduction 25 electrique avec le canal de conduction, garantissant le non-dopage des premiere et deuxieme portions exposees. - Avantageusement, le troisieme masque s'etend depuis le troisieme centre geometrique sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm, et le quatrieme 30 masque s'etend depuis le quatrieme centre geometrique sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm. De maniere particulierement avantageuse, Ia presente invention definit un ou plusieurs masques dont les dimensions spatiales presentent une marge de 35 securite par exemple lors de Ia formation par dopage des zones source et 18 drain, garantissant le non-dopage des premiere et deuxieme portions exposees. - Avantageusement, la conformation et le positionnement du troisieme masque est configure pour que ledit troisieme masque soit situe a l'aplomb de ladite 5 premiere portion exposee de la zone d'accueil, d'une partie au moins dudit empilement de grille et d'une partie au moins de la premiere tranchee isolante, et la conformation et le positionnement du quatrieme masque est configure pour que ledit quatrieme masque soit situe a l'aplomb de ladite deuxieme portion exposee de la zone d'accueil, d'une partie au moins dudit empilement 10 de grille et d'une partie au moins de la deuxieme tranchee isolante. De maniere particulierement avantageuse, la presente invention definit un ou plusieurs masque presentant des dimensions spatiales adaptees a la protection d'une partie au moins de l'empilement de grille, des portions exposees de la couche active et enfin d'une partie des tranchees isolantes. Cela permet une 15 marge de securite par exemple lors de la formation par dopage de la zone en conduction electrique avec le canal de conduction, garantissant le non-dopage des premiere et deuxieme portions exposees. - Avantageusement, le troisieme masque et le quatrieme masque sont polies par un seul et unique masque conforme pour l'etape de formation de ladite zone en 20 conduction electrique avec le canal de conduction. Cela permet, par la simple modification d'un masque déjà couramment utilise pour la formation de la ou des zones en conduction electrique avec le canal de conduction, de mettre en oeuvre la presente invention sans ajout d'un masque additionnel. 25 - Avantageusement, le procede selon la presente invention comprend au moins une etape de formation d'au moins une zone de contact electrique, de preference par depot d'au moins une couche metallique suivi par une siliciuration d'une partie de ladite couche metallique. - Avantageusement, l'etape de formation d'au moins une zone de contact 30 electrique comprend une troisieme etape de masquage de ladite premiere et de ladite deuxieme portions exposees de la zone d'accueil de sorte a ce que la premiere et la deuxieme portion exposee de la zone d'accueil ne soient pas exposees lors de la formation de la zone de contact electrique. - Avantageusement, la troisieme etape de masquage de ladite premiere et de 35 ladite deuxieme portions exposees de la zone d'accueil comprend au moins les etapes suivantes : 19 a) Positionnement dudit cinquieme masque au niveau de ladite premiere portion exposee de la zone d'accueil de sorte a ce que ledit cinquieme centre soit situe a ('aplomb d'un centre geometrique de ladite premiere portion exposee ; 5 b) Positionnement dudit sixieme masque au niveau de ladite deuxierne portion exposee de la zone d'accueil de sorte a ce que ledit sixieme centre soit situe a ('aplomb d'un centre geometrique de ladite deuxierne portion exposee ; - Avantageusement, la troisierne etape de masquage de ladite premiere et de ladite deuxierne portions exposees de la zone d'accueil comprend au moins les 10 etapes suivantes : a) Conformation d'un cinquieme masque presentant une forme polygonale comprenant un cinquieme centre geometrique ; b) Positionnement dudit cinquieme masque au niveau de ladite premiere portion exposee de la zone d'accueil de sorte a ce que ledit cinquieme centre 15 geometrique soit situe a l'aplomb d'un centre geometrique de ladite premiere portion exposee ; c) Conformation d'un sixieme masque presentant une forme polygonale comprenant un sixieme centre geometrique ; d) Positionnement dudit sixieme masque au niveau de ladite deuxierne 20 portion exposee de Ia zone d'accueil de sorte a ce que ledit sixieme centre geometrique soit situe a l'aplomb d'un centre geometrique de ladite deuxierne portion exposee. De maniere particulierement avantageuse, Ia presente invention definit un ou plusieurs masques dont les dimensions spatiales presentent une marge de 25 securite par exemple lors de Ia formation par siliciuration de Ia zone de contact electrique, garantissant Ia non siliciuration des premiere et deuxierne portions exposees. - Avantageusement, le cinquieme masque s'etend depuis le cinquieme centre geometrique sur une distance comprise entre 10nm et 1200nm, de preference 30 entre 50nm et 800nm et avantageusement egale a 600nm, et le sixieme masque s'etend depuis le sixieme centre geometrique sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm. De maniere particulierement avantageuse, Ia presente invention definit un ou 35 plusieurs masques dont les dimensions spatiales presentent une marge de securite par exemple lors de Ia formation par dopage des zones source et 20 drain, garantissant le non-dopage des premiere et deuxieme portions exposees. - Avantageusement, la conformation et le positionnement du cinquieme masque est configure pour que ledit cinquieme masque soit situe a l'aplomb de ladite 5 premiere portion exposee de Ia zone d'accueil, d'une partie au moins dudit empilement de grille et d'une partie au moins de Ia premiere tranchee isolante, et Ia conformation et le positionnement du sixierne masque est configure pour que ledit sixierne masque soit situe a l'aplomb de ladite deuxieme portion exposee de Ia zone d'accueil, d'une partie au moins dudit empilement de grille 10 et d'une partie au moins de Ia deuxieme tranchee isolante. De maniere particulierement avantageuse, Ia presente invention definit un ou plusieurs masques presentant des dimensions spatiales adaptees a Ia protection d'une partie au moins de l'empilement de grille, des portions exposees de Ia couche active et enfin d'une partie des tranchees isolantes. 15 Cela permet une marge de securite par exemple lors de Ia formation par siliciuration de Ia zone de contact electrique, garantissant Ia non-siliciuration des premiere et deuxieme portions exposees. - Avantageusement, le cinquieme masque et le sixieme masque sont pones par un seul et unique masque conforme pour l'etape de formation de ladite zone de 20 contact electrique. Cela permet, par Ia simple modification d'un masque déjà couramment utilise pour Ia formation de Ia ou des zones de contact electrique, de mettre en oeuvre Ia presente invention sans ajout d'un masque additionnel. - Avantageusement, Ia premiere, Ia deuxieme et Ia troisieme etape de masquage 25 de ladite premiere et de ladite deuxieme portion exposee de Ia zone d'accueil forment une seule et meme etape de masquage. - Avantageusement, Ia definition dudit canal de conduction au niveau de Ia zone d'accueil comprend ladite etape d'amincissement d'une partie de Ia couche active au niveau de Ia zone d'accueil de sorte a former une couche active 30 amincie, l'etape d'amincissement comprenant au moins Ia formation d'une couche d'oxyde sacrificielle par oxydation d'une partie de Ia couche active suivie par le retrait d'au moins une partie de ladite couche d'oxyde sacrificielle. - Avantageusement, Ia presente invention comprend au moins une etape de formation d'au moins une zone de contact electrique, ladite etape de formation 35 d'au moins une zone de contact electrique comprenant une troisieme etape de masquage de ladite premiere et de ladite deuxieme portions de Ia zone 21 d'accueil de sorte a ce que la premiere et la deuxierne portion de la zone d'accueil ne soient pas exposees lors de la formation de la zone de contact electrique. - Avantageusement, la presente invention comprend au moins une etape de 5 formation d'au moins une zone en conduction electrique avec le canal de conduction, ladite l'etape de formation d'au moins une zone en conduction electrique avec le canal de conduction comprenant une deuxierne etape de masquage de ladite premiere et de ladite deuxierne portions de la zone d'accueil de sorte a ce que la premiere et la deuxierne portions de la zone 10 d'accueil soient masquees lors de la formation de la zone en conduction electrique avec le canal de conduction. La figure 4 represente le positionnement d'un empilement de grille 200 audessus d'un canal de conduction selon l'art anterieur. Sur cette figure, une couche 15 active 110 est entouree par une tranchee isolante 120 de sorte a definir une zone d'accueil 110a. Sur cette figure, et a titre d'exemple non limitatif, la tranchee isolante 120 definit un pourtour ferme a l'interieur duquel se trouve la zone d'accueil 110a. Sur cette figure, on note que l'empilement de grille 200 s'etend de part et d'autre 20 des interfaces couche active/tranchee isolante 500. En particulier, l'empilement de grille 200 presente une dimension longitudinale L200 selon la direction y superieure a la dimension longitudinale L110 de la zone d'accuei1110aselon la direction y. Comme precedemment indique, ce positionnement de l'empilement de grille 200 relativement a la zone d'accueil 110a et a la tranchee isolante 120 conduit a des 25 problemes de performances du transistor relativement a la fiabilite de l'empilement de grille 200 au niveau des anomalies structurelles presentees precedemment. En effet, it a ete identifie lors du developpement de la presente invention que les anomalies structurelles 400 peuvent entrainer, soit une croissance irreguliere de l'oxyde de grille 203, potentiellement localement plus fin, soit un effet de pointe et donc un fort champ 30 electrique local qui entraine un claquage de l'oxyde de grille 203 a une tension plus faible que celle estimee pour le transistor considers. La figure 5a represente le positionnement d'un empilement de grille 200 selon un mode de realisation de la presente invention. On note en particulier que selon la 35 presente invention, l'empilement de grille 200 est dispose de sorte a ne pas s'etendre de part et d'autre des interfaces couche active/tranchee isolante 500. 22 On peut ainsi decrire cet empilement de grille 200 en indiquant que sa dimension longitudinale L200, selon la direction y, est inferieure a la dimension longitudinale L110 de la zone d'accueil 110a delimitee par une tranchee isolante 120 sur cette figure. Selon la presente invention, l'empilement de grille 200 est dispose au-dessus du 5 canal de conduction du transistor a former, de preference de maniere a recouvrir l'ensemble du canal de conduction. De preference, l'empilement de grille 200 est dispose au contact du canal de conduction. Le canal de conduction est de preference forme en silicium, en silicium 10 germanium ou en germanium. II repose de preference sur une couche isolante, par exemple une couche d'oxyde de silicium (par exemple le SiO2 ou plus generalement le SixOy, x et y etant des entiers) formant Ia BOX 100. Cette couche isolante repose ellememe sur un substrat de support, par exemple en silicium amorphe ou polycristallin. Par souci de concision et de clarte, dans Ia suite de Ia description les termes 15 "grille" ou encore "empilement de grille" designera une grille formee d'une seule couche ou une grille formee par une pluralite de couches. Dans ce dernier cas, l'empilement de grille 200 peut comprendre notamment : - un motif de grille habituellement en silicium, par exemple en silicium polycristallin, 20 - une couche metallique situee entre le motif de grille et Ia couche active 110, - une couche isolante electriquement dite oxyde de grille 203 situee entre Ia couche active 110 et le motif de grille en silicium polycristallin. Optionnellement l'empilement de grille peut egalement comprendre une couche dielectrique dite « high-k », c'est-a-dire faite d'un materiau a haute permittivite. 25 Lorsqu'elle est presente, cette couche dielectrique est situee entre l'oxyde de grille 203 et Ia grille metallique. Selon Ia presente invention, l'empilement de grille 200 peut etre forme par croissance et/ou par depot de couche de materiaux. Sur les figures de Ia presente description, pour des raisons de clarte et de 30 concision, Ia grille 200, qu'elle soit formee d'une seule couche ou d'une pluralite de couches, est representee par une couche referencee 200 de type polycristalline. On notera aussi que pour des raisons de clarte, Ia couche d'oxyde de grille 203 a ete egalement representee. 35 Sur la figure 5a, l'empilement de grille 200 est dispose de sorte a menager une premiere 111 et une deuxieme 112 portion de la zone d'accueil 110a non recouvertes 23 par l'empilement de grille 200. Ces premiere et deuxieme portions 111 et 112, egalement appelees respectivement premiere et deuxieme portions exposees, s'etendent avantageusement chacune depuis un des flancs201, 202 de l'empilement de grille 200 et jusqu'a Ia tranchee isolante 120, entourant Ia zone d'accueil 110 sur Ia 5 figure 5a. De maniere particulierement avantageuse, ces premiere et deuxieme portions 111 et 112 sont situees de part et d'autre de l'empilement de grille 200 selon Ia direction longitudinale y. De preference, mais non limitativement, les zones disposees de part et d'autre 10 de l'empilement de grille 200 selon Ia direction transversale x correspondent en partie au moins aux zones source 2 et drain 3 a former. Ainsi, on appelle « premier flanc de l'empilement de grille » le flanc 201 de l'empilement de grille 200depuis lequel s'etend Ia premiere portion 111 en direction de Ia tranchee isolante 120 selon Ia direction y et « deuxieme flanc de l'empilement de 15 grille » le flanc 202 de l'empilement de grille 200 depuis lequel s'etend Ia deuxieme portion 112 en direction de Ia tranchee isolante 120 selon Ia direction -y. Ainsi, Ia premiere portion 111 peut etre definie comme etant une portion de Ia zone d'accueil 110a, ou encore de Ia couche active 110, situee entre le premier flanc 201 de l'empilement de grille 200 et l'interface couche active/tranchee isolante 500. 20 De merne, Ia deuxieme portion 112 peut etre definie comme etant une portion de Ia zone d'accueil 110a, ou encore de Ia couche active 110, situee entre le deuxieme flanc 202 de l'empilement de grille 200 et l'interface couche active/tranchee isolante 500. De maniere astucieuse, le positionnement de l'empilement de grille 200 selon la 25 presente invention relativement aux interfaces couche active/tranchee isolante 500evite que celui-ci ne soit situe au niveau des anomalies structurelles 400 precedemment identifiees. Cela permet alors a l'empilement de grille 200de presenter une homogeneite plus grande a son interface avec la couche active 110. Toutefois, compte tenu que les premiere 111 et deuxieme 112 portions ne sont 30 pas couvertes par l'empilement de grille 200 par opposition a l'art anterieur, it convient d'adapter au moins un masque (301, 302, 303, 304, 305, 306) de la pluralite de masques du procede de fabrication du transistor en consequence. Ainsi, selon la figure 5a, une premiere pluralite de masques 301, 303 et 305 et une deuxieme pluralite de masques 302, 304 et 306 peuvent etre conformes de sorte a 35 proteger respectivement la premiere 111 et la deuxieme 112 portions. 24 De maniere avantageuse et comme illustre en figure 5a, la premiere pluralite 301, 303 et 305 et la deuxieme pluralite 302, 304 et 306 de masques presentent avantageusement et respectivement un centre geometrique 301a, 303a, 305a et 302a, 304a, 306a. 5 De maniere astucieuse, la premiere pluralite 301, 303 et 305 et la deuxieme pluralite 302, 304 et 306 de masques s'etendent depuis ce centre geometrique sur une distance suffisante pour masquer respectivement la premiere 111 et la deuxieme 112 portions. De preference, ('extension des premiere 301, 303 et 305et deuxieme 302, 304 et 10 306 pluralites de masques est suffisante pour masquer egalement une partie au moins des interfaces couche active/tranchee isolante 500, et de preference respectivement une partie au moins du premier 201 et du deuxieme 202 flancs de l'empilement de grille 200. De maniere particulierement astucieuse, la premiere 301, 303 et 305et la 15 deuxieme 302, 304 et 306 pluralite de masques sont respectivement disposees de sorte que leur centre geometrique 301a, 303a, 305a et 302a, 304a, 306a soit situe respectivement a ('aplomb du centre geometrique des premiere 111 et deuxieme 112 portions. Avantageusement, Ia premiere 301, 303 et 305et la deuxieme 302, 304 et 306 20 pluralites de masques presentent une forme rectangulaire, de preference de sorte a s'etendre de part et d'autre de respectivement Ia premiere 111 et Ia deuxieme 112 portions de Ia zone d'accueil 110a sur une distance superieure a 50nm, de preference superieure a 150nm et avantageusement egale a 200 nm. Cela permet d'assurer une protection des premiere 111 et deuxieme 112 portions 25 lors des diverses etapes de fabrication du transistor. En considerant que l'empilement de grille 200 presente une dimension longitudinale L200 selon Ia direction longitudinale y et une dimension transversale L210 selon Ia direction transversale x, alors Ia premiere portion 111 peut presenter une dimension longitudinale L111 selon Ia direction y et Ia deuxieme portion 112 peut 30 presenter une dimension longitudinale L112 selon Ia direction y. Ainsi, L111 correspond a Ia distance entre le premier flanc 201 et Ia tranchee isolante 120, et L112 correspond a Ia distance entre le deuxieme flanc 202 et Ia tranchee isolante 120. Selon un mode de realisation prefere, L111est comprise entre 1 Onm et 2000nm, 35 de preference entre 50nm et 1500nm et avantageusement egale a 1000nm. 25 De meme, L112est comprise entre 10nm et 2000nm, de preference entre 50nm et 1500nm et avantageusement egale a 1000nm. De maniere avantageuse, les premiere 111 et deuxierne 112 portions de la zone d'accueil 110a peuvent presenter des dimensions d'extension proportionnelles a celles 5 de l'empilement de grille 200. Selon un mode de realisation, les premiere 111 et deuxierne 112 portions presentent des dimensions longitudinales inferieures ou egales a leurs dimensions transversales. De maniere avantageuse, le rapport entre la dimension longitudinale de la 10 premiere pluralite de masques 301, 303 et 305 et L111 est compris entre 0.15 et 0.9, de preference entre 0.25 et 0.85 et avantageusement egal a 0.5. Le rapport entre la dimension longitudinale de la deuxierne pluralite de masques 302, 304 et 306 et L112 est compris entre 0.15 et 0.9, de preference entre 0.25 et 0.85 et avantageusement egal a 0.5. 15 La figure 5b represente un exemple de mise en oeuvre de la presente invention dans le cas d'un dispositif microelectronique comprenant une pluralite de transistors et deux zones en conduction electrique 5 avec les canaux de conduction. Chaque transistor comprend une zone source 2 et une zone drain 3 de part et d'autre d'un 20 canal de conduction surmonte d'un empilement de grille 200. De maniere particulierement avantageuse, la configuration de l'empilement de grille 200 permet, selon un mode de realisation de la presente invention, de former une pluralite d'empilements de grille 200 d'un seul tenant. Cet empilement de grille 200 est dispose a distance de ('interface couche active/tranchee isolante 500 definissant ainsi deux 25 premieres portions 111 et deux deuxieme portions 112 de la couche d'accueil 110a non recouvertes par l'empilement de grille 200. Sur cette figure l'empilement de grille 200 presente une geometrie particuliere comprenant deux bras s'etendant longitudinalement, c'est-a-dire selon la direction y, et une pluralite de doigts s'etendant verticalement, c'est-a-dire selon la direction x. 30 De maniere avantageuse, les doigts sont solidaire des deux bras et les relient l'un a l'autre. Chaque doigt est forme au-dessus d'un canal de conduction d'un transistor. De maniere preferee, chaque bras comprend au moins une zone de contact electrique 6. En particulier, on notera sur cette figure que chaque bras comprend deux 35 zones de contact electrique 6 formees a la surface de l'empilement de grille 200. Cela 26 permet de disposer de plusieurs degres de liberte dans le pilotage du potentiel electrique de l'empilement de grille 200 des transistors. Selon ce mode de realisation, les premieres portions 111 et les deuxiernes portions 112 sont disposees aux extremites de ces deux bras. 5 Ainsi, on notera que sur cette figure, au moins deux premieres pluralites et deux deuxiernes pluralites de masques sont necessaires compte tenu de la presence de quatre portions de la couche active 110 non recouverte par l'empilement de grille 200. La presente invention peut ainsi etre generalisee a un nombre quelconque de portions similaires aux premiere 111 et deuxieme 112 portions precedemment decrites. 10 La presente invention concerne ainsi un procede de fabrication d'au moins un transistor dont l'empilement de grille 200 est dispose a distance des interfaces couche active/tranchee isolante 500 et dans lequel une premiere301, 303 et 305 et une deuxieme 302, 304 et 306 pluralite de masques sont utilisees pour proteger 15 respectivement les premiere 111 et deuxieme 112 portions. De maniere plus generale, la presente invention concerne ainsi un procede de fabrication d'au moins un transistor dont l'empilement de grille 200 est dispose a distance des interfaces entre deux materiaux de nature differentes. II est a noter que selon un mode de realisation du procede de la presente 20 invention, plusieurs etapes requierent un masquage des premiere 111 et deuxieme 112 portions de la zone d'accueil 110a non recouverte par l'empilement de grille 200. Ainsi par exemple, lors de la formation des zones source 2 et drain 3 par dopage de la couche active 110, il convient de disposer un premier masque 301 au-dessus de la premiere portion 111 et un deuxieme masque 302 au-dessus de la deuxieme portion 25 112 de sorte a ce que les premiere 111 et deuxieme 112 portions ne soient pas dopees lors du dopage d'une partie de la couche active 110. Avantageusement, le premier 301 et le deuxieme 302 masques peuvent etre consideres comme deux parties d'un unique masque. Dans ce cas, le masque couramment utilise pour l'etape de formation des zones source 2 et drain 3 peut etre 30 adapte af in d'integrer ces deux parties et de masquer les premiere 111 et deuxieme 112 portions. De meme, lors de l'etape de formation d'une zone en conduction electrique 5 avec le canal de conduction, couramment appele « body contact », il convient d'utiliser 35 un troisieme masque 303 de sorte a masquer la premiere portion 111 et un quatrieme masque 304 pour le masquage de la deuxieme portion 112. En effet, la formation d'une 27 zone en conduction electrique 5 avec le canal de conduction comprend generalement une etape de dopage d'une partie de la couche active 110. Le masquage des premiere 111 et deuxieme 112 portions est donc necessaire pour ne pas les doper lors de cette etape du procede. 5 Ici encore, on notera que selon un mode de realisation prefere, le troisierne 303 et le quatrierne 304 masques peuvent etre consideres comme deux parties d'un unique masque. Dans ce cas, le masque couramment utilise pour l'etape de formation de la ou des zones 5 en conduction electrique avec le ou les canaux de conductions peut etre adapte af in d'integrer ces deux parties et de masquer les premiere 111 et deuxième 10 112 portions. Enfin, il est courant d'utiliser une etape de formation d'une ou de plusieurs zones de contacts electriques 6, principalement pour contacter electriquement les zones source 2, drain 3, l'empilement de grille 200 et la ou les zones en conduction electrique 15 5 avec le canal de conduction. Cette etape de formation comprend generalement une premiere etape de formation d'une couche metallique 230 par exemple par depot d'un materiau metallique. Cette etape de formation d'une couche metallique 230 est suivie d'une etape de siliciuration d'une partie de la couche metallique de sorte a former des zones de siliciuration 240. Af in d'assurer ('absence de court-circuit entre les differentes 20 zones considerees, il convient de disposer un cinquieme masque 305de sorte a masquer la premiere portion 111 et un sixieme masque 306 pour le masquage de la deuxieme portion 112. Comme precedemment, on notera que selon un mode de realisation prefere, le cinquierne305 et le sixierne306 masques peuvent etre consider& comme deux parties 25 d'un unique masque. Dans ce cas, le masque couramment utilise pour l'etape de formation de la ou des zones de contact electrique 6 peut etre adapte afin d'integrer ces deux parties et de masquer les premiere 111 et deuxieme 112 portions. Nous allons a present illustrer quelques avantages de la presente invention en 30 comparant des cas de l'art anterieur avec des modes de realisation de la presente invention. Les figures 6a, 7a, 8a et 9a representent des vues en coupe d'un dispositif microelectronique n'ayant pas ete realise a partir de la presente invention. Sur ces figures, on notera que l'empilement de grille 200 s'etend de part et d'autre de la couche 35 active 110. En particulier, l'empilement de grille200 est dispose de part et d'autre de deux interfaces couche active/tranchee isolante 500 comme dans la situation de la 28 figure 4 precedemment decrite. Dans cette configuration, l'empilement de grille 200 est donc dispose au-dessus d'une pluralite d'anomalies structurelles 400 qui reduisent la fiabilite d'un transistor ainsi forme. Sur cette figure l'empilement de grille 200 comprend une couche d'oxyde dite oxyde de grille 203 disposee entre, et de preference au 5 contact de, la couche active 110 et l'empilement de grille 200. Comme precedemment indique, it a ete identifie que les procedes de l'art anterieur occasionnent des anomalies structurelles 400 au niveau des interfaces couche active/tranchee isolante 500 et principalement lorsque la couche active 110 et la tranchee isolante 120 sont gravees simultanement, mais pas uniquement. Ces 10 anomalies structurelles 400 provoquent une baisse de la fiabilite des transistors principalement au niveau de la fonction de l'empilement de grille 200 dont une partie au moins se trouve generalement directement au contact de ces anomalies structurelles 400. 15 La figure 6a represente le cas d'un amincissement simultane de la couche active 110 et d'une partie des tranchees isolantes 121 et 122 par gravure seche. Une gravure seche peut par exemple etre une gravure de type plasma. Cet amincissement conduit alors a la formation d'anomalies structurelles 400 aux interfaces couche active amincie/tranchee isolante amincie 500. Ces anomalies structurelles 400 sont 20 principalement dues a une vitesse de gravure de la couche active 110 superieure a celle des tranchees isolantes 121 et 122. La figure 7a represente le cas d'un amincissement simultane de la couche active 110 et d'une partie des tranchees isolantes 121 et 122 par gravure seche, de type 25 plasma par exemple. Cet amincissement, sensiblement similaire au cas de la figure 6a, conduit a la formation d'anomalies structurelles 400 aux interfaces couche active amincie/tranchee isolante amincie 500. Ces anomalies structurelles 400 sont dues a une vitesse de gravure de la couche active 110 inferieure a celle des tranchees isolantes 121 et 122. 30 Les figures 8a et 9a representent une situation d'amincissement de la couche active 110 par formation et retrait partiel ou total d'une couche d'oxyde sacrificielle 110c formee a partir d'une partie au moins de la couche active 110. La formation de la couche d'oxyde sacrificielle 110c peut etre realisee par oxydation thermique. Le retrait 35 d'une partie au moins de la couche d'oxyde sacrificielle 110c peut etre realise par une gravure humide. 29 Dans le cas de la figure 8a, un masque dur 710 est dispose au niveau d'une partie des tranchees isolantes 121 et 122 de sorte que l'etape de retrait d'une partie au moins de la couche d'oxyde sacrificielle 110c entraine un retrait d'une partie des tranchees isolantes 121 et 122. Selon ce procede de l'art anterieur, l'epaisseur de la 5 couche d'oxyde sacrificielle 110c a retirer peut etre telle qu'il en resulte un retrait total d'une partie des tranchees isolantes 121 et 122 conduisant a exposer la BOX 100, voire a creuser une partie de la BOX 100 situee sous la couche active amincie 110b. Cette situation conduit a la formation de plusieurs anomalies structurelles 400. Dans le cas de la figure 9a, la totalite des tranchees isolantes 121 et 122 est 10 protegee par un masque dur 710 de sorte a ce que seule la couche active 110 soit exposee. La figure 9a presente ainsi le cas d'un amincissement de la couche active 110 par formation et retrait d'une couche d'oxyde sacrificielle 110c sans retrait des tranchees isolantes 121 et 122. En effet, il peut etre interessant de procede a une telle 15 etape en protegeant les tranchees isolantes 121 et 122 avec des masques durs 710 par exemple afin de ne pas retirer de matiere au niveau des interfaces couche active/tranchee isolante 500. Neanmoins, il a ete observe que merne dans cette situation, des anomalies structurelles 400 se forment aux interfaces couche active amincie/masque dur 510. 20 Nous allons a present decrire les figures 6b, 7b, 8b et 9b qui permettent de comparer les resultats que Ion peut obtenir avec la presente invention avec les resultats illustres respectivement aux figures 6a, 7a, 8a et 9a. Ainsi, comme precedemment indique, selon Ia presente invention et comme 25 presente dans ces figures, l'empilement de grille 200 ne s'etend pas de part et d'autre de Ia couche active 110. Et plus particulierement, l'empilement de grille 200 n'est pas dispose au-dessus d'anomalies structurelles 400. En effet, de preference, l'empilement de grille 200 est forme au niveau d'une zone homogene de Ia couche active 110. On note en effet que l'oxyde de grille 203 de 30 l'empilement de grille 200 est dispose au niveau d'une zone homogene de Ia couche active 110. Selon Ia presente invention, Ia conformation de l'empilement de grille 200 sur une partie sensiblement homogene de Ia couche active 110 reduit, voire evite, toute faiblesse dans le role d'isolant electrique de l'oxyde de grille 203 de l'empilement de 35 grille 200. 30 Ainsi sur la figure 6b, l'empilement de grille 200 est dispose au-dessus de la couche active amincie 110b au niveau d'une zone depourvue des anomalies structurelles 400 situees au niveau des interfaces couche active amincie/tranchee isolante amincie 500. 5 De meme, sur la figure 7b, l'empilement de grille 200 est dispose au-dessus de la couche active amincie 110b, a distance des anomalies structurelles 400. Alors que la figure 7a presente un depot conforme de l'empilement de grille 200, la figure 7b en application de la presente invention presente un depot localise de l'empilement de grille 200 comprenant l'oxyde de grille 203. 10 La figure 8b represente une situation similaire a la figure 7b avec un empilement de grille 200 dispose sensiblement dans la partie mediane de la couche active amincie 110b. Cette partie mediane est avantageusement depourvue d'anomalies structurelles 400. Enf in la figure 9b decrit une situation dans laquelle l'empilement de grille 200 est 15 une fois de plus dispose sensiblement dans Ia partie mediane de Ia couche active amincie 110b a distance des anomalies structurelles 400. Au travers de ces diverses figures presentant une pluralite de modes de realisation de Ia presente invention, le positionnement de l'empilement de grille 200 entraine l'utilisation et/ou Ia modification de masques afin de preserver les premiere et 20 deuxierne portions 111 et 112 lors de diverses etapes de formation du transistor. La presente invention s'applique egalement au cas de la formation d'un empilement de grille 200 sur une couche epitaxiee 113. Cette situation peut se rencontrer lorsque Ion souhaite epaissir la couche active 110. Pour cela une etape 25 d'epaississement peut etre realisee. Cette etape peut etre realisee apres une etape d'amincissement prealable si par exemple l'etat de surface de la couche active 110 ('impose. Cette couche epitaxiee 113 peut comprendre un materiau de meme nature que celui de la couche active 110 ou de nature differente. Dans ce type de situation, et selon un mode de realisation de la presente 30 invention, l'empilement de grille 200 peut etre forme sur la couche epitaxiee 113 et de preference au niveau d'une zone homogene de celle-ci. Comme precedemnnent presente, selon la presente invention, l'empilement de grille 200 est destine a etre forme au niveau de surfaces homogenes, c'est-a-dire a distance des anomalies structurelles 400. 31 Avantageusement, l'empilement de grille 200 peut ainsi etre conforme pour ne pas s'etendre au niveau des interfaces couche epitaxiee/couche active, couche epitaxiee/espaceur 520 ou encore couche epitaxiee/tranchee isolante. Comme cela a precedemment ete presente, une premiere 301, 303 et 305 et 5 d'une deuxieme 302, 304 et 306 pluralite de masque peuvent alors etre utilisees afin de masquer les zones situees entre les flancs 201 et 202 de l'empilement de grille 200 et ces diverses interfaces 500, 510 et 520 lors des diverses etapes de fabrication d'un transistor par exemple. Selon un mode de realisation, Ia presente invention peut comprendre une ou 10 plusieurs etapes d'amincissement de Ia couche active 110 et d'epaississement de Ia couche active 110, et cela a plusieurs reprises. Cela permet par exemple de nettoyer l'etat de surface de Ia couche active 110 via un amincissement de celle-ci avant de l'epaissir, ou encore d'epaissir Ia couche active 110 avant de l'amincir afin de mieux controler l'epaisseur de Ia couche active amincie 110b. 15 La figure 10 represente un dispositif microelectronique comprenant deux empilements de grille 200 s'etendant parallelement l'un a l'autre et de part et d'autre d'une couche epitaxiee 113 selon l'art anterieur. Cette couche epitaxiee 113 est situee en partie au moins sur une couche active 110 entouree d'une tranchee isolante 120. On notera Ia presence sur le pourtour de Ia couche epitaxiee 113 d'une portion 20 formant espaceur 220. Cet espaceurs est typiquement en silicium polycristallin. L'espaceur 220 n'est pas necessairement un isolant electrique relativement a Ia couche epitaxiee 113. En effet, il est en fait Ia resultante d'une potentielle defaillance lors de Ia formation de l'empilement de grille 200 due a Ia topologie de Ia zone d'accueil apres croissance epitaxiale de Ia couche epitaxiee 113. Cette formation de 25 l'espaceur 220 est une consequence non souhaitee de Ia formation de l'empilement de grille 200 suite a une etape d'epaississement de Ia couche active 110. Les espaceurs 220 ne sont donc pas souhaites. Sur cette figure, les empilements de grille 200 presentent une partie disposee au niveau d'interfaces couche epitaxiee/espaceur 520, lieux d'anomalies structurelles 30 comme celles precedemment discutees. II a ete identifie lors du developpement de Ia presente invention que l'etape de formation de zones de contact electrique 6 peut entrainer Ia formation d'un court-circuit entre une partie des zones source 2 et/ou drain 3 et l'empilement de grille 200 au niveau de l'espaceur 220, lorsque l'empilement de grille 200 est en contact avec les 35 espaceurs 220 comme c'est le cas dans l'art anterieur. Cette situation est donc nefaste au bon fonctionnement du transistor. 32 On notera que l'etape de formation de zones de contact electrique 6 peut comprendre une etape de depot d'un materiau conducteur electrique sous la forme d'une couche metallique 230, par exemple a base de cobalt, et une etape de siliciuration d'une partie au moins de cette couche conductrice electrique 230. 5 En particulier, cette couche metallique 230 est siliciuree uniquement au niveau de zones de contact electrique 6. Typiquement sur le sommet de l'empilement de grille 200 et sur les zones source 2 et drain 3. Les autres parties de la couche metallique 230, non siliciurees, sont quant a elles retirees. Ainsi, selon la topologie des surfaces exposees lors de l'etape de formation de 10 zones de contact electrique 6, certaines surfaces, ne presentant ou pas d'anomalies structurelles, peuvent toutefois ne pas etre correctement isolees electriquement par les espaceurs 220. Cette situation entraine alors la formation d'un circuit de conduction electrique entre la couche active 110 et l'empilement de grille 200. 15 La presente permet de maniere avantageuse de resoudre cette problematique. La figure 11a represente un dispositif microelectronique comprenant deux empilements de grille 200 selon un mode de realisation de la presente invention. Ces empilements de grille 200 ne sont donc pas au contact de la tranchee isolante 120 ni 20 d'une interfaces entre deux types de materiaux differents, ni de l'espaceur 220. Dans cette situation, et comme precedemment indique, les empilements de grille 200 ne sont donc pas disposes au-dessus ni au contact d'anomalies structurelles 400. Selon ce mode de realisation, l'empilement de grille 200 n'est pas dispose au contact de la couche active 110. En effet, l'empilement de grille 200 est au contact 25 d'une couche epitaxiee 113 definissant une zone d'accueil 110a. Cette couche epitaxiee 113 peut par exemple entre entouree d'un espaceur 220 comme precedemment indique. Cette couche epitaxiee 113 est en materiau semi-conducteur formant une surepaisseur de la couche active 110. Cette couche epitaxiee 113 est formee soit dans le merne materiau que celui de la couche active 110, soit dans un 30 autre materiau. Dans ce dernier cas, la couche epitaxiee 113 est par exemple en SiGe alors que la couche active 110 est en Si. La figure 11 b est une vue selon la coupe A-A de la figure 11a. Sur cette figure on note que l'empilement de grille 200 est dispose au niveau d'une zone absente d'anomalies structurelles 400.De maniere avantageuse, l'empilement de grille 200 est 35 ainsi dispose et conforme de maniere a definir une premiere 111 et une deuxierne 112 portions de la couche epitaxiee 113 non recouverte par l'empilement de grille 200. 33 Selon ce mode de realisation, les premiere et deuxieme portions 111 et 112, s'etendent chacune depuis un des flancs201, 202 de l'empilement de grille 200 et jusqu'a l'espaceur 220 entourant la couche epitaxiee 113 definissant la zone d'accueil 110a. 5 Comme precedemment, ces premiere et deuxieme portions 111 et 112 sont situees de part et d'autre de l'empilement de grille 200 selon la direction longitudinale Y. Sur cette figure sont repartees les dimensions longitudinales L111 et L112 des premieres 111 et des deuxiernes 112 portions de Ia zone d'accueil 110a, ainsi que Ia 10 dimension longitudinale L200 et transversale L210 des empilements de grille 200. Avantageusement, Ia premiere portion 111 peut etre definie comme etant une portion de Ia couche epitaxiee 113 definissant Ia zone d'accueil 110a situee entre le premier flanc 201 de l'empilement de grille 200 et ('interface couche epitaxiee/espaceur 520. 15 De meme, Ia deuxieme portion 112 peut etre definie comme etant une portion de Ia zone d'accueil 110a definie par Ia couche epitaxiee 113 situee entre le deuxieme flanc 202 de l'empilement de grille 200 et ('interface couche epitaxiee/espaceur 520. De maniere astucieuse, le positionnement de l'empilement de grille 200 selon Ia presente invention relativement aux interfaces couche epitaxiee/espaceur 520 evite 20 que celui-ci ne soit en contact electrique avec l'espaceur 220 qui risque d'être en contact electrique avec Ia couche active 110, de preference via Ia couche epitaxiee 113, apres l'etape de formation de zones de contact electrique 6. Comme precedemment et compte tenu que les premiere 111 et deuxieme 112 portions ne sont pas couvertes par l'empilement de grille 200, il convient d'adapter au 25 moins un masque (301, 302, 303, 304, 305, 306) de Ia pluralite de masques du procede de fabrication du transistor en consequence afin de proteger ces premieres et deuxieme portions lors des etapes de fabrication du transistor. Ainsi, comme precedemment, une premiere pluralite de masques 301, 303 et 305 et une deuxieme pluralite de masques 302, 304 et 306 peuvent etre conformes de 30 sorte a proteger respectivement Ia premiere 111 et Ia deuxieme 112 portion, en particulier lors de Ia formation, par croissance epitaxiale et/ou implantation ionique, de l'une parmi au moins : zone source 2, zone drain 3, zone en conduction electrique 5 avec le canal de conduction, zone de contact electrique 6. De preference, ('extension des premiere 301, 303 et 305et deuxieme 302, 304 et 35 306 pluralites de masques est suffisante pour masquer respectivement Ia premiere 111 et Ia deuxieme 112 portion, une partie au moins des interfaces couche 34 epitaxiee/espaceur 520, et de preference respectivement une partie au moins du premier 201 et du deuxieme 202 flanc de l'empilement de grille 200. La figure 11c represente une vue selon la coupe B-B de la figure 11a. Cette coupe est effectuee au niveau d'une zone source 2 ou drain 3. On notera sur cette 5 figure la presence des espaceurs 220 sur chacun des flancs de la couche epitaxiee 113. Les figures 11d et 11e representent respectivement une etape de depot d'une couche metallique 230 et une etape de siliciuration, c'est-a-dire de formation de zone de siliciuration 240, d'une partie de cette couche metallique 230, cela afin de former 10 des zones de contact electrique 6 comme precedemment discute. On notera que, contrairement a l'art anterieur, l'etape de siliciuration selon la presente invention n'entraine pas de formation de court-circuit entre l'empilement de grille 200 et la zone source 2 et/ou drain 3 au travers des espaceurs 220 entourant la couche epitaxiee 113. 15 En particulier, le positionnement astucieux de l'empilement de grille 200 a distance de toute interface entre differents types de materiaux assure une meilleure fiabilite du transistor ainsi forme. Ainsi, au vu de la description qui precede, it apparait clairement que la presente 20 invention propose une solution efficace pour ameliorer la fiabilite d'un transistor. L'invention repose notamment sur une configuration et une position astucieuses de l'empilement de grille de sorte a ne pas etre en contact avec de possibles anomalies structurelles. Cette disposition particuliere de l'empilement de grille est completee d'une adaptation des masques utilises dans les diverses etapes du procede de 25 fabrication du transistor de maniere a preserver les portions non recouvertes par l'empilement de grille et n'etant pas destinees a former une zone de source, de drain, de contact electrique ou encore une zone en conduction electrique avec un canal de conduction. 30 L'invention n'est pas limitee aux modes de realisations precedemment decrits et s'etend a tous les modes de realisation couverts par les revendications. 35 REFERENCES 1. Transistor 2. Zone Source 5 3. Zone Drain 4. Canal de conduction 5. Zone en conduction electrique avec le canal de conduction 6. Zone de contact electrique 10 100. Couche isolante, BOX 110. Couche active 110a. Zone d'accueil L110. Dimension longitudinale de Ia zone d'accueil 110b. Couche active amincie 15 110c. Couche d'oxyde sacrificielle 111. Premiere portion L111. Dimension longitudinale de Ia premiere portion 112. Deuxieme portion L112. Dimension longitudinale de Ia deuxieme portion 20 113. Couche epitaxiee 120. Tranchee isolante, STI (Shallow Trench Isolation) 121. Premiere tranchee isolante, STI (Shallow Trench Isolation) 122. Deuxieme tranchee isolante, STI (Shallow Trench Isolation) 25 200. Empilement de grille L200. Dimension longitudinale de l'empilement de grille L210. Dimension transversale de l'empilement de grille 201. Premier flanc de l'empilement de grille 203. Oxyde de grille 30 202. Deuxieme flanc de l'empilement de grille 220. Espaceur 230. Couche metallique 240. Zone de siliciuration 35 301. Premier masque 301a. Premier centre geometrique 36 302. Deuxieme masque 302a. Deuxieme centre geometrique 303. Troisieme masque 303a. Troisieme centre geometrique 5 304. Quatrieme masque 304a. Quatrieme centre geometrique 305. Cinquieme masque 305a. Cinquieme centre geometrique 306. Sixieme masque 10 306a. Sixieme centre geometrique 400. Anomalie structurelle 500. Interface couche active/tranchee isolante 15 510. Interface couche active/masque dur 520. Interface couche epitaxiee/espaceur REVENDICATIONS1. Procede de formation d'un transistor a partir d'un empilement de couches comprenant au moins une couche isolante (100) surmontee d'au moins une couche active (110) en un materiau semi-conducteur et d'au moins une premiere (120, 121) et une deuxierne (120, 122) tranchees isolantes traversant la couche active (110) pour definir dans la couche active une zone d'accueil (110a) destinee a accueillir ledit transistor, ledit transistor comprenant un canal de conduction forme en partie au moins dans la couche active (110), le procede comprenant au moins les etapes suivantes : a) Definition dudit canal de conduction au niveau de la zone d'accueil (110a) comprenant au moins une etape parmi les etapes suivantes : i) Amincissement d'une partie de la couche active (110) au niveau de la zone d'accueil (110a) de sorte a former une couche active amincie (110b), l'etape d'amincissement comprenant au moins : (1) soit une gravure seche et/ou humide d'une partie au moins de la couche active (110) au niveau de la zone d'accueil (110a), (2) soit la formation d'une couche d'oxyde sacrificielle (110c) par oxydation d'une partie de la couche active (110) suivie par le retrait d'au moins une partie de ladite couche d'oxyde sacrificielle (110c), ii) Epaississement d'une partie de la couche active (110) au niveau de la zone d'accueil (110a) de sorte a former une zone d'accueil epaissie, l'etape d'epaississement comprenant au moins une croissance epitaxiale d'un materiau cristallin au niveau de la zone d'accueil (110a); b) Formation d'un empilement de grille (200) au-dessus au moins dudit canal de conduction, ledit empilement de grille (200) s'etendant sur une dimension L200 prise selon une direction longitudinale (y),au-dessus au moins dudit canal de conduction ; c) Formation d'une zone source (2) et d'une zone drain (3), les zones source (2) et drain (3) etant situees de part et d'autre dudit empilement de grille (200) selon une direction transversale (x) dudit empilement de grille (200), la direction transversale (x) etant perpendiculaire a ladite direction longitudinale (y); le procede etant caracterise en ce que la formation de ('empilement de grille (200) est realisee de sorte a menager au moins une premiere (111) et une deuxierne portions (112) de la zone d'accueil (110a), non recouvertes par ledit empilement de grille (200) ; lesdites premiere (111) et deuxierne (112) portions s'etendant chacune 38 depuis un flancs (201, 202) de l'empilement de grille (200) et jusqu'a l'une parmi la premiere (120, 121) et la deuxieme (120, 122) tranchees isolantes de maniere a ce que la premiere (111) et la deuxieme (112) portions soient situees de part et d'autre dudit empilement de grille (200) selon ladite direction longitudinale (y), 5 et en ce que le procede comprend au moins une premiere etape de masquage des premiere (111) et deuxieme (112) portions de maniere a masquer les premiere (111) et deuxieme (112) portions lors de la formation des zones source (2) et drain (3). 10 2. Procede selon la revendication 1, dans lequel la definition dudit canal de conduction au niveau de la zone d'accueil (110a) comprend ladite etape d'amincissement d'une partie de la couche active (110) au niveau de la zone d'accueil (110a) de sorte a former une couche active amincie (110b), l'etape d'amincissement comprenant au moins une gravure seche et/ou humide d'une 15 partie au moins de la couche active (110) au niveau de la zone d'accueil (110a), 3. Procede selon la revendication 1, dans lequel la definition dudit canal de conduction au niveau de la zone d'accueil (110a) comprend ladite etape d'amincissement d'une partie de la couche active (110) au niveau de la zone 20 d'accueil (110a) de sorte a former une couche active amincie (110b), l'etape d'amincissement comprenant au moins la formation d'une couche d'oxyde sacrificielle (110c) par oxydation d'une partie de la couche active (110) suivie par le retrait d'au moins une partie de ladite couche d'oxyde sacrificielle (110c). 25 4. Procede selon la revendication 1, dans lequel la definition dudit canal de conduction au niveau de la zone d'accueil (110a) comprend ladite etape d'epaississement de la couche active (110). 5. Procede selon la revendication precedente, comprenant, apres ladite etape 30 d'epaississement de la couche active (110), une etape de formation d'au moins un espaceur (220) autour d'une partie au moins de ladite zone d'accueil epaissie et dans lequel la formation de l'empilement de grille (200) est realisee de sorte a ce que les premiere (111) et deuxieme portions (112) de la zone d'accueil (110a), non recouvertes par ledit empilement de grille (200), s'etendent chacune depuis un des 35 flancs (201, 202) de l'empilement de grille (200) et jusqu'audit espaceur (220) de maniere a ce que la premiere (111) et la deuxieme (112) portions soient situees de 39 part et d'autre dudit empilement de grille (200) selon ladite direction longitudinale 6. Procede selon l'une quelconque des revendications precedentes, dans lequel la 5 premiere (111) et la deuxieme (112) portions presentent respectivement des dimensions L111 et L112, mesurees selon la direction longitudinale (y), ces dimensions sont telles que : L200 k1* L111 et L200 k1*L112 avec k1 2, de preference k1 3. 10 7. Procede selon l'une quelconque des revendications precedentes dans lequel la premiere (111) et la deuxieme (112) portions presentent respectivement des dimensions L111 et L112, mesurees selon la direction longitudinale (y), ces dimensions sont telles que : L111 k2 * L200 et L112 k2 * L200 avec k2 0.05, de preference k2 0.1. 15 8. Procede selon l'une quelconque des revendications precedentes, dans lequel ladite premiere etape de masquage des premiere (111) et deuxieme (112) portions comprend le positionnement d'au moins un masque au droit des premieres (111) et deuxiemes (112) portions, ledit au moins un masque presentant des dimensions et 20 etant positionne de maniere a masquer : o integralement les premiere (111) et deuxieme (112) portions, o des parties de l'empilement de grille (200) adjacentes aux premiere (111) et deuxieme (112) portions et/ou o des parties de la premiere (120, 121) et/ou de la deuxieme (120, 122) 25 tranchees isolantes adjacentes aux premiere (111) et/ou deuxieme (112) portions. 9. Procede selon l'une quelconque des revendications precedentes, comprenant au moins une etape de formation d'au moins une zone en conduction electrique (5) 30 avec le canal de conduction, ladite etape de formation d'au moins une zone en conduction electrique (5) avec le canal de conduction comprenant le positionnement d'au moins un masque au droit des premieres (111) et deuxiemes (112) portions de sorte a masquer les premiere (111) et deuxieme (112) portions lors de ladite etape de formation d'au moins une zone en conduction electrique (5) 35 avec le canal de conduction, ledit au moins un masque presentant des dimensions et etant positionne de maniere a masquer : o integralement les premiere (111) et deuxieme (112) portions, o des parties de l'empilement de grille (200) adjacentes aux premiere (111) et deuxieme (112) portions et/ou o des parties de la premiere (120, 121) et/ou de la deuxieme (120, 122) 5 tranchees isolantes adjacentes aux premiere (111) et/ou deuxieme (112) portions. 10. Procede selon l'une quelconque des revendications precedentes, comprenant au moins une etape de formation d'au moins une zone de contact electrique (6), ladite 10 etape de formation d'au moins une zone de contact electrique (6) comprenant le positionnement d'au moins un masque au droit des premieres (111) et deuxiemes (112) portions de sorte a masquer les premiere (111) et deuxieme (112) portions lors de ladite etape de formation d'au moins une zone de contact electrique (6), ledit au moins un masque presentant des dimensions et etant positionne de 15 maniere a masquer o integralement les premiere (111) et deuxieme (112) portions, o des parties de l'empilement de grille (200) adjacentes aux premiere (111) et deuxieme (112) portions et/ou o des parties de la premiere (120, 121) et/ou de la deuxieme (120, 122) 20 tranchees isolantes adjacentes aux premiere (111) et/ou deuxieme (112) portions. 11. Procede selon l'une quelconque des revendications precedentes, dans lequel la premiere etape de masquage de ladite premiere (111) et de ladite deuxieme (112) 25 portions de la zone d'accueil (110a) comprend au moins les etapes suivantes a) Conformation d'un premier masque (301) presentant une forme polygonale comprenant un premier centre geometrique (301a) ; b) Positionnement dudit premier masque (301) au niveau de ladite premiere portion (111) de la zone d'accueil (110a) de sorte a ce que ledit premier centre 30 geometrique (301a) soit situe a ('aplomb d'un centre geometrique de ladite premiere portion (111); c) Conformation d'un deuxieme masque (302) presentant une forme polygonale comprenant un deuxieme centre geometrique (302a) ; d) Positionnement dudit deuxieme masque (302) au niveau de ladite deuxieme 35 portion (112) de la zone d'accueil (110a) de sorte a ce que ledit deuxieme 41 centre geometrique (302a) soit situe a l'aplomb d'un centre geometrique de ladite deuxierne portion (112). 12. Procede selon la revendication precedente, dans lequel le premier masque (301) 5 s'etend depuis le premier centre geometrique (301a) sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm ; et dans lequel le deuxierne masque (302) s'etend depuis le deuxierne centre geometrique (302a) sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm. 10 13. Procede selon l'une quelconque des deux revendications precedentes, dans lequel la conformation et le positionnement du premier masque (301) est configure pour que ledit premier masque (301) soit situe a l'aplomb de ladite premiere portion (111) de la zone d'accueil (110a), d'une partie au moins dudit empilement de grille 15 (200) et d'une partie au moins de la premiere tranchee isolante (120, 121), et dans lequel la conformation et le positionnement du deuxierne masque (302) est configure pour que ledit deuxierne masque (302) soit situe a l'aplomb de ladite deuxierne portion (112) de la zone d'accueil (110a), d'une partie au moins dudit empilement de grille (200) et d'une partie au moins de la deuxierne tranchee 20 isolante (120, 122). 14. Procede selon l'une quelconque des trois revendications precedentes, dans lequel le premier masque (301) et le deuxierne masque (302) sont pones par un seul et unique masque conforme pour l'etape de formation de la zone source (2) et de la 25 zone drain (3). 15. Procede selon l'une quelconque des revendications precedentes, comprenant au moins une etape de formation d'au moins une zone en conduction electrique (5) avec le canal de conduction, ladite l'etape de formation d'au moins une zone en 30 conduction electrique (5) avec le canal de conduction comprenant une deuxierne etape de masquage de ladite premiere (111) et de ladite deuxierne (112) portions de la zone d'accueil (110a) de sorte a ce que la premiere (111) et la deuxieme (112) portions de la zone d'accueil (110a) soient masquees lors de la formation de la zone en conduction electrique (5) avec le canal de conduction. 35 42 16. Procede selon la revendication precedente dans lequel la deuxieme etape de masquage de ladite premiere (111) et de ladite deuxieme (112) portions de la zone d'accueil comprend au moins les etapes suivantes : a) Conformation d'un troisieme masque (303) presentant une forme polygonale 5 comprenant un troisieme centre geometrique (303a) ; b) Positionnement dudit troisieme masque (303) au niveau de ladite premiere portion (111) de Ia zone d'accueil (110a) de sorte a ce que ledit troisieme centre geometrique (303a) soit situe a ('aplomb d'un centre geometrique de ladite premiere portion (111); 10 c) Conformation d'un quatrieme masque (304) presentant une forme polygonale comprenant un quatrieme centre geometrique (304a) ; d) Positionnement dudit quatrieme masque (304) au niveau de ladite deuxieme portion (112) de Ia zone d'accueil (110a) de sorte a ce que ledit quatrieme centre geometrique (304a) soit situe a ('aplomb d'un centre geometrique de 15 ladite deuxieme portion (112). 17. Procede selon la revendication precedente, dans lequel le troisieme masque (303) s'etend depuis le troisieme centre geometrique (303a) sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement 20 egale a 600nm ; et dans lequel le quatrieme masque (304) s'etend depuis le quatrieme centre geometrique (304a) sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm. 18. Procede selon ('une quelconque des deux revendications precedentes, dans lequel 25 la conformation et le positionnement du troisieme masque (303) est configure pour que ledit troisieme masque (303) soit situe a ('aplomb de ladite premiere portion (111) de la zone d'accueil (110a), d'une partie au moins dudit empilement de grille (200) et d'une partie au moins de la premiere tranchee isolante (120, 121), et dans lequel la conformation et le positionnement du quatrieme masque (304) est 30 configure pour que ledit quatrieme masque (304) soit situe a ('aplomb de ladite deuxieme portion (112) de la zone d'accueil (110a), d'une partie au moins dudit empilement de grille (200) et d'une partie au moins de la deuxieme tranchee isolante (120, 122). 35 19. Procede selon ('une quelconque des trois revendications precedentes, dans lequel le troisieme masque (303) et le quatrieme masque (304) sont pones par un seul et 43 unique masque conforme pour l'etape de formation de ladite zone en conduction electrique (5) avec le canal de conduction. 20. Procede selon l'une quelconque des quatre revendications, precedentes 5 comprenant au moins une etape de formation d'au moins une zone de contact electrique (6), ladite etape de formation d'au moins une zone de contact electrique (6) comprenant une troisieme etape de masquage de ladite premiere (111) et de ladite deuxieme (112) portions de la zone d'accueil (110a) de sorte a ce que la premiere (111) et la deuxieme (112) portion de la zone d'accueil (110a) ne soient 10 pas exposees lors de la formation de la zone de contact electrique (6). 21. Procede selon la revendication precedente, dans lequel la troisieme etape de masquage de ladite premiere (111) et de ladite deuxieme (112) portions de la zone d'accueil (110a) comprend au moins les etapes suivantes : 15 a) Conformation d'un cinquieme masque (305) presentant une forme polygonale comprenant un cinquieme centre geometrique (305a) ; b) Positionnement dudit cinquieme masque (305) au niveau de ladite premiere portion (111) de la zone d'accueil (110a) de sorte a ce que ledit cinquieme centre geometrique (305a) soit situe a ('aplomb d'un centre geometrique de 20 ladite premiere portion (111); c) Conformation d'un sixieme masque (306) presentant une forme polygonale comprenant un sixieme centre geometrique (306a) ; d) Positionnement dudit sixieme masque (306) au niveau de ladite deuxieme portion (112) de la zone d'accueil (110a) de sorte a ce que ledit sixieme centre 25 geometrique (306a) soit situe a ('aplomb d'un centre geometrique de ladite deuxieme portion (112). 22. Procede selon la revendication precedente, dans lequel le cinquieme masque (305) s'etend depuis le cinquieme centre geometrique (305a) sur une distance comprise 30 entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm ; et dans lequel le sixieme masque (306) s'etend depuis le sixieme centre geometrique (306a) sur une distance comprise entre 10nm et 1200nm, de preference entre 50nm et 800nm et avantageusement egale a 600nm. 35 23. Procede selon l'une quelconque des deux revendications precedentes, dans lequel la conformation et le positionnement du cinquieme masque (305) est configure pour que ledit cinquieme masque (305) soit situe a ('aplomb de ladite premiere 44 portion (111) de la zone d'accueil (110a), d'une partie au moins dudit empilement de grille (200) et d'une partie au moins de la premiere tranchee isolante (120, 121), et dans lequel la conformation et le positionnement du sixierne masque (306) est configure pour que ledit sixierne masque (306) soit situe a ('aplomb de ladite 5 deuxierne portion (112) de la zone d'accueil (110a), d'une partie au moins dudit empilement de grille (200) et d'une partie au moins de la deuxierne tranchee isolante (120, 122). 24. Procede selon l'une quelconque des trois revendications precedentes, dans lequel 10 le cinquieme masque (305) et le sixierne masque (306) sont pones par un seul et unique masque conforme pour l'etape de formation de ladite zone de contact electrique (6). 25. Procede de realisation de transistors presentant des canaux d'epaisseurs 15 differentes sur un meme empilement de couches comprenant au moins une couche isolante (100) surmontee d'au moins une couche active (110) en un materiau semiconducteur et d'au moins une premiere (120, 121) et une deuxierne (120, 122) tranchees isolantes traversant la couche active (110) pour definir dans la couche active une zone d'accueil (110a) destinee a accueillir chaque transistor, dans 20 lequel certains seulement des transistors sont formes par le procede selon l'une quelconque des revendications precedentes, de maniere a ce qu'une pluralite de transistors de l'empilement presente des canaux dont les epaisseurs sont differentes des epaisseur des canaux des autres transistors de l'empilement. 25