FR 3076408 A1 20190705 FR 1850031 A 20180104 COMPARATEUR COMPENSE DESCRIPTION DOMAINE TECHNIQUE La presente invention concerne un comparateur. En particulier, la presente invention concerne un comparateur compense qui comprend un etage differentiel pourvu de deux transistors. ART ANTERIEUR Un comparateur 10 connu de l'etat de la technique et illustre a la figure 1 comprend : - un etage de decision 20 destine a delivrer un signal de sortie representatif de la comparaison d'un premier Vint et d'un second Vine potentiels d'entree imposes, respectivement, a une premiere 31 et a une seconde 32 bornes d'entree du comparateur ; - un etage differentiel 30 comprenant des premier M1 et second M2 transistors identiques, relies par leurs sources en un nceud S, et connectes par leurs drains respectifs a l'etage de decision, et dont les grilles forment respectivement, la premiere 31 et la seconde 32 bornes d'entree du comparateur. L'etage de decision 20 peut, par exemple, comprendre deux inverseurs CMOS 21, 22 (ci-apres « inverseur ») montes en contre-reaction. En particulier, chaque inverseur 21, 22 comprend un transistor NMOS M3, M4 et un transistor PMOS M5, M6 relies par leurs drains en des points Out-, Out+ formant les sorties du comparateur 10. En fonctionnement, un signal de sortie peut basculer soit dans un premier etat soit dans un second etat en fonction du signe de la difference de potentiel 25 Vinl Vin2- Cependant, un tel comparateur connu de l'etat de la technique nest pas satisfaisant. 2 En effet, les caracteristiques du comparateur 10, et en particulier les tensions de seuil des transistors M1 et M2, qui sont sensibles aux dispersions technologiques et notamment a l'erreur de gravure des canaux desdits transistors, peuvent varier d'un comparateur a l'autre. 5 Ainsi, une dispersion importante, de l'ordre de 50 mV (± 36) du point de basculement du signal de sortie est observee d'un comparateur a l'autre. Afin de pallier ce probleme, les documents [1] et [2] cites a la fin de la description proponent d'effectuer une calibration du comparateur. Cependant les methodes et agencements proposes dans ces documents generent une consommation de 10 puissance supplementaire qui nest pas souhaitable, notamment lorsque le comparateur est integre a un capteur d'images. Ainsi, un but de la presente invention est de proposer un agencement permettant de reduire la dispersion du point de basculement d'un comparateur a l'autre et pour lequel la consommation de puissance est faible. 15 EXPOSE DE L'INVENTION Le but de la presente invention est, au moins en partie, atteint par un comparateur compense comprenant : - des premiere et seconde entrées destinees a recevoir respectivement des premier Vin1 et second Vint potentiels a comparer ; 20 - un etage differentiel dote de premier et second transistors de merne type, relies par leurs sources en un nceud S et comprenant chacun une grille dite, respectivement, premiere et seconde grille, - un etage de decision relie aux drains des premier et second transistors et delivrant un signal de comparaison sur une sortie du comparateur ; caracterise en ce qu'il comprend - des premier et second condensateurs intercales, respectivement, entre la premiere grille et la premiere entrée et entre la seconde grille et la seconde entrée, - des premier et second commutateurs de decision places entre l'etage de decision et les drains des premier et second transistors de l'etage differentiel ; 3 - des dispositifs de precharge, de partage, et de decision commandos par un circuit de controle, pour mettre en ceuvre des phases successives de precharge, de partage et de decision, le dispositif de precharge permettant d'imposer une charge aux premier 5 et second condensateurs de sorte qu'une tension de precharge soit presente aux bornes des condensateurs en fin de phase de precharge, le dispositif de partage permettant de court-circuiter la grille et le drain de chacun des premier et second transistors, les courts-circuits provoquant un transfert de charge des premier et second condensateurs vers le nceud S, le transfert 10 s'interrompant des lors que les tensions grille-source des premier et second transistors deviennent inferieures aux tensions de seuil respectives des premier et second transistors, et le dispositif de decision permettant de rendre passants lesdits commutateurs de decision pour realiser la comparaison entre les premier et second 15 potentiels d'entree appliqués sur les premiere et seconde bornes d'entree. Selon un mode de mise en ceuvre, le dispositif de precharge comprend des premier et second commutateurs de charge reliant les premiere et seconde entrées a un potentiel de masse quand ils sont rendus conducteurs sur commande d'un premier signal de precharge, et comprend egalement des troisierne et quatrierne commutateurs 20 de charge, reliant les premiere et seconde grilles a une tension d'alimentation, quand ils sont rendus conducteurs sur commande d'un second signal de precharge, les premier et second signaux de precharge etant avantageusement concomitants. Selon un mode de mise en ceuvre, le dispositif de partage comprend des premier et second commutateurs de partage commandos et destines a court-circuiter la 25 grille et le drain de chacun des premier et second transistors sur commande d'un signal de partage, les troisierne et quatrierne commutateurs de charge etant non conducteurs lors de la phase de partage. Selon un mode de mise en ceuvre, le dispositif de decision comprend des premier et second commutateurs d'entree commandos et destines a appliquer les premier V,ni et second V,n2 potentiels d'entree sur les premiere et seconde entrées sur 4 commande d'un signal de decision, ledit signal de decision commandant egalement la fermeture des premier et second commutateurs de decision de maniere a permettre le passage d'un courant a travers l'etage differentiel et l'etage de decision, les commutateurs de partage et les commutateurs de charge etant non conducteurs pendant 5 la phase de decision. Selon un mode de mise en ceuvre, l'etage de decision et l'etage differentiel sont places en serie entre une masse et une tension d'alimentation, le nceud S de l'etage differentiel etant relie a la masse, soit directement, soit par l'intermediaire d'un transistor d'activation, le transistor d'activation etant rendu conducteur lors de la 10 phase de decision. Selon un mode de mise en ceuvre, le nceud S de l'etage differentiel est relie a la masse par l'intermediaire d'un transistor d'activation et dans lequel un troisierne condensateur est place entre la masse et un troisierne commutateur de partage relie par ailleurs au nceud S, un commutateur de reinitialisation etant place en parallele du 15 troisierne condensateur, le troisierne condensateur etant &charge en rendant conducteur le commutateur de reinitialisation lors de la phase de precharge, le troisierne condensateur etant relie au nceud S en rendant conducteur le troisierne commutateur de partage (CP3) lors de la phase de partage. Selon un mode de mise en ceuvre, le transistor d'activation est rendu 20 conducteur lors de la phase de partage des charges pour permettre le transfert de charges des premiere et seconde grilles vers le point S. Selon un mode de mise en ceuvre, le comparateur comprend en outre des premier et second commutateurs d'entree relies respectivement aux premiere et seconder entrées et commandos pour etre rendus conducteurs lors de la phase de 25 decision. Selon un mode de mise en ceuvre, le comparateur comprend en outre un generateur de tension de reference destine a imposer le second potentiel d'entree Vint- Selon un mode de mise en ceuvre, le generateur de tension de reference 30 comprend un quatrierne condensateur place entre la masse et un nceud B ainsi qu'un 5 cinquierne condensateur place entre la masse et un point C, un commutateur etant place en parallele du condensateur entre le nceud B et la masse, un commutateur etant place entre le nceud B et un point C, un commutateur etant place entre le point C et la tension d'alimentation Vdd, le commutateur etant place entre le nceud B et l'entree In2, les 5 commutateurs etant commandos pour : - lors de la phase de precharge, charger le condensateur a la tension Vdd et decharger le condensateur ; - lors de la phase de partage, partager les charges entre les condensateurs, pour obtenir une tension de reference aux bornes des condensateurs ; et 10 - lors de la phase de decision, rendre conducteur le commutateur pour appliquer la tension de reference sur la seconde entrée. Selon un mode de mise en ceuvre, le comparateur est un comparateur a logique dynamique. Selon un mode de mise en ceuvre, l'etage de decision comprend deux 15 inverseurs, dits, respectivement, premier inverseur et second inverseur, montes en contre-reaction. Selon un mode de mise en ceuvre, les sources des transistors NMOS des premier et second inverseurs sont connectees, respectivement, aux drains des premier et second transistors. 20 L'invention concerne egalement un imageur comprenant au moins un comparateur selon la presente invention. BREVE DESCRIPTION DES DESSINS D'autres caracteristiques et avantages apparaitront dans la description qui va suivre du comparateur compense selon ('invention, donnes a titre d'exemples non 25 limitatifs, en reference aux dessins annexes dans lesquels : - la figure 1 est une representation schernatique d'un comparateur, plus particulierement d'un comparateur dynamique, connu de l'etat de la technique ; 6 - la figure 2 est une representation schernatique d'un comparateur compense selon un mode de realisation de la presente invention, en particulier l'etage de decision, qui nest donne qu'a titre d'exemple, est celui d'un comparateur dynamique ; - la figure 3 est une representation schernatique du 5 compense reprenant tous les elements du comparateur de la figure 2, en figure 3 represente l'etat du compensateur pendant la phase de precharge ; - la figure 4 est une representation schernatique du compense reprenant tous les elements du comparateur de la figure 2, en figure 4 represente l'etat du compensateur pendant la phase de partage ; 10 - la figure 5 est une representation schernatique du compense reprenant tous les elements du comparateur de la figure 2, en figure 5 represente l'etat du compensateur pendant la phase de decision. comparateur particulier, la comparateur particulier, la comparateur particulier, la EXPOSE DETAILLE DE MODES DE REALISATION PARTICULIERS La presente invention concerne un comparateur compense. 15 Notamment, la presente invention concerne un comparateur qui comprend un etage de decision et un etage differentiel pourvu de deux transistors relies par leur source. L'etage differentiel est pourvu de moyens de compensation destines a compenser les effets d'une dispersion des tensions de seuil des transistors formant l'etage differentiel. 20 Notamment, les moyens de compensation comprennent des premier et second condensateurs, chacun place entre une grille d'un des deux transistors et une des deux entrées du comparateur. Comme cela sera &nine ci-apres, les condensateurs permettent dans une phase initiale, pre-decision, de « memoriser » une tension a leurs bornes qui est fonction de la tension de seuil du transistor associe (et qui tient compte de 25 son eventuel decalage par rapport a une valeur nominale). Dans une phase de decision, les potentiels a comparer sont appliqués sur les entrées du comparateur et sont ensuite transmis sur les grilles des transistors, avec un decalage de tension correspondant aux tensions memorisees dans les condensateurs. 7 Sur les figures 2 a 5, on peut voir un exemple de comparateur compense 100 selon un mode de realisation de la presente invention. Le comparateur compense 100 comprend un stage de decision 200, un stage differentiel 300 et un stage d'activation (represents dans cet exemple par un 5 transistor d'activation 500), places tour trois en serie entre une tension d'alimentation Vdd et une masse. Le comparateur 100 est destine a com parer un premier potentiel V,n1 et un second potentiel V,n2, imposes respectivement sur une premiere entrée Inl et une seconde entrée In2 du comparateur compense 100. 10 Le comparateur represents aux figures 2 a 5 est un comparateur realise en logique dynamique, avec un circuit de controle non represents fonctionnant avec une phase de precharge et une phase devaluation (ou decision). Un tel comparateur est particulierement adapts a un fonctionnement basse consommation. L'etage de decision 200 comprend deux inverseurs CMOS montes en 15 contre-reaction et dits, respectivement, premier inverseur 210 et second inverseur 220. Ces deux inverseurs sont places entre une tension d'alimentation Vdd et l'etage differentiel. En particulier, le premier inverseur 210 comprend un transistor NMOS M3 et un transistor PMOS M5 ayant leurs drains relies en un nceud 203, la source du 20 transistor M3 formant une premiere borne d'entree 201 de l'etage de decision 200. De maniere equivalente, le second inverseur 220 comprend un transistor NMOS M4 et un transistor PMOS M6 ayant leurs drains relies en un nceud 204, la source du transistor M4 formant une seconde borne d'entree 202 de l'etage de decision 200. L'etage de decision 200 comprend en outre deux transistors de 25 precharge 205 et 206 relies respectivement aux entrées des inverseurs, c'est-a-dire aux nceuds 204 et 203. L'etage differentiel 300 comprend deux transistors de merne type, un premier transistor M1 et un second transistor M2 ayant leurs sources reliees en un nceud S, et pourvus chacun d'une grille dite, respectivement, premiere grille G1 et seconde grille 30 G2. 8 Les premier M1 et second M2 transistors, de tensions de seuil respectives Vthi et Vth2, sont du merne type, soit de type p (dit transistor PMOS) soit de type n (dit transistor NMOS). Dans la suite de l'enonce, les premier M1 et second M2 transistors sont 5 consideres comme etant de type n (NMOS). Comme tout comparateur fonctionnant en logique dynamique avec une phase de precharge et une phase devaluation (ou decision), les transistors de precharge 205 et 206 sont rendus conducteurs pendant la phase de precharge et le transistor devaluation 500 est quant a lui rendu conducteur dans la phase de decision. Ainsi, 10 pendant la phase de precharge, les deux entrées des inverseurs sont maintenues a la tension d'alimentation Vdd, et aucun courant ne traverse les stages en serie car le transistor d'activation 500 est non conducteur, la consommation statique etant tres faible. Pendant la phase de decision, les transistors de precharge 205 et 206 sont non conducteurs et le transistor d'activation 500 est rendu conducteur, ce qui induit une 15 circulation de courant a travers la serie d'etages. Les courants traversant les transistors M1 et M2 sont fonction des tensions sur leurs grilles et les deux inverseurs 210 et 220 « basculent » dans un sens ou dans un autre entrainant une tension basse (proche de la masse) sur le point 203 et une tension haute (Vdd) sur le point 204 ou inversement. Une fois le basculement realise, la decision prise peut etre relevee par un dispositif exterieur, 20 non represent& connects a une ou des sorties du comparateur correspondant aux points 203 et 204. De fawn generale, par « commutateur commands » , on entend un commutateur qui, sous l'effet d'un signal approprie, commute entre deux etats dits, respectivement, passant et non passant. Un commutateur commands peut comprendre 25 un transistor de type n ou p commutant entre un etat passant et un etat non passant en fonction de son potentiel de grille. Selon un aspect de la presente invention, le comparateur compense 100 comprend egalement un premier condensateur C1 et un second condensateur C2 intercales, respectivement, entre la premiere grille G1 et la premiere entrée In1 et entre 30 la seconde grille G2 et la seconde entrée In2. 9 Le comparateur compense 100 comprend egalement un dispositif de precharge MCi, un dispositif de partage de charges MPi, et un dispositif de decision MDi destines a etre mis en ceuvre, respectivement, lors de phases successives de precharge, de partage et de decision. 5 De maniere generale, le dispositif de precharge MCi, le dispositif de partage des charges MPi et le dispositif de decision MDi correspondent tout trois a un agencement particulier, notamment un agencement de commutateurs commandos, et mis en ceuvre lors des differentes phases successives de precharge, de partage et de decision. 10 A cet egard, les figures 3, 4 et 5 correspondent a trois etats de commutation de I'agencement de commutateurs commandos. Notamment, les figures 3, 4 et 5 illustrent le role de l'agencement de commutateurs commandos lors des phases, respectivement, de precharge, de partage et de decision. Les differents dispositifs (precharge, partage, decision) sont commandos 15 par un circuit de controle, non represent& qui commande ('ensemble des commutateurs presents dans ces dispositifs. Le circuit de controle utilise par exemple un signal d'horloge pour cadencer les differentes phases de son fonctionnement. Pendant les phases initialer, precedent l'etape de decision, l'etage de decision et l'etage differentiel sont isoles pour ne pas perturber le fonctionnement des 20 dispositifs de precharge et de partage decrits plus en details ci-apres. Ainsi, les drains des transistors M1 et M2 de l'etage differentiel sont relies aux bornes d'entree 201 et 202 de l'etage de decision 200 par des commutateurs CD1 et CD2. Ces commutateurs CD1 et CD2 sont rendus conducteurs uniquement pendant Ia phase de decision. Le dispositif de precharge MCi permet de charger le premier 25 condensateur C1 et le second condensateur C2 de sorte a avoir une tension de precharge Vprech aux bornes de chaque condensateur en fin de phase de precharge. Le dispositif de precharge MCi comprend un premier commutateur de charge CC1 et un second commutateur de charge CC2 permettant de relier a un potentiel de masse, respectivement Ia premiere entrée Inl et Ia seconde entrée In2. 10 Le dispositif de precharge MCi comprend egalement un troisierne commutateur de charge CC3 et un quatrierne commutateur de charge CC4 permettant de relier la source de tension Vdd, respectivement a la premiere grille G1 et a la seconde grille G2. 5 Les premier CC1, second CC2, troisierne CC3 et quatrierne CC4 commutateurs de charge sont commandos par le circuit de controle pour etre passants lors de la phase de precharge. Le premier commutateur de charge CC1 et le second commutateur de charge CC2 commutent dans un etat passant, au debut de la phase de precharge, sous 10 l'effet d'un premier signal de charge, de maniere a imposer un potentiel de masse au niveau de la premiere entrée In1 et de la seconde entrée In2. Le troisierne commutateur de charge CC3 et le quatrierne commutateurs de charge CC4 commutent dans un etat passant au debut de la phase de precharge sous l'effet d'un second signal de charge, de maniere a imposer le potentiel Vdd, 15 respectivement a la premiere grille G1 et a la seconde grille G2. Le premier signal de charge et le second signal de charge peuvent etre concomitants. A l'issue de la phase de precharge, la tension Vprech aux bornes de chacun des premier C1 et second C2 condensateurs est dans cet exemple egale a la 20 tension Vdd. La tension de precharge Vprech des condensateurs pourraient etre differente de Vdd. Sa valeur doit etre suffisante pour permettre de realiser l'etape suivante. La phase de precharge est alors suivie d'une phase de partage qui met en ceuvre le dispositif de partage MPi. 25 Le dispositif de partage MPi est prevu pour court-circuiter la premiere grille G1 avec le drain du premier transistor Ml, et la seconde grille G2 avec le drain du second transistor M2. Le premier transistor M1 et le second transistor M2 sont initialement conducteurs et it s'effectue un transfert de charges entre le premier condensateur C1 et 30 la source S d'une part, et entre le second condensateur C2 et la source S d'autre part. Ce 11 transfert de charges resulte de l'ecoulement des charges des condensateurs C1 et C2 au travers des canaux des transistors M1 et M2 passants vers le nceud S de potentiel plus faible. Cette variation decroissante du potentiel, respectivement, sur la premiere grille G1 et la seconde grille G2 aboutit a la commutation d'un etat passant a un etat non 5 passant des premier M1 et second M2 transistors. Afin que cet ecoulement de charges soit possible, it est necessaire au debut de la phase de partage, que le potentiel du nceud S soit suffisamment bas pour que les transistors M1 et M2 soient conducteurs. Autrement dit, la tension grille-source (Vg1s et Vg2s) des transistors M1 et M2 doit etre superieure aux tensions de seuil respectives 10 des transistors. Si on note Vs la tension au nceud S, on a pendant la phase de partage la relation suivante entre les tensions : Vs +Vg1s = V1 et Vs +Vg2s = V2, avec V1 et V2 les tensions respectivement aux bornes des condensateurs C1 et C2. La tension Vs peut varier ou non au cours de la phase de partage selon les modes de realisation. Quoi qu'il en soit, la tension initiale Vsi au nceud S et les tensions initialer V1i et V2i sont teller que 15 V1i-Vsi > Vth1 et V2i-Vsi > Vth2. Apres ecoulement des charges, les transistors M1 et M2 se bloquent et les tensions aux bornes des condensateurs sont alors sensiblement les suivantes : Vsf +Vth1 = V1 et Vsf +Vth2 = V2, avec Vsf egal a la tension finale au nceud S apres partage des charges (Vsf pouvant etre egal ou different de Vsi selon le mode de realisation). Ainsi, si les tensions de seuil des transistors different, les tensions aux bornes 20 des condensateurs sont egalement differentes en fin de phase de partage, prealablement a la phase de decision. Selon un mode de realisation, le dispositif de charge MCi comprend un cinquierne commutateur de charge CC5 commande pour, des lors qu'il est passant, connecter la source S au potentiel de masse lors des phases de precharge et de partage. 25 La fonction du commutateur de charges CC5 peut eventuellement etre realisee par le commutateur 500. Selon un mode de realisation, le dispositif de partage MPi comprend un premier commutateur de partage CP1 et un second commutateur de partage CP2 permettant de court-circuiter la grille et le drain, respectivement, du premier transistor 30 M1 et du second transistor M2 lors de la phase de partage. Les commutateurs CP1 et CP2 12 sont de preference non conducteurs pendant la phase de precharge (des condensateurs C1 et C2) pour eviter toute consommation d'energie inutile et permettre une charge rapide des condensateurs C1 et C2. Les commutateurs CP1 et CP2 sont non conducteurs pendant la phase de decision. 5 Le premier commutateur de partage CP1 et le second commutateur de partage CP2 commutent dans un etat passant au debut de la phase de partage sous I'effet d'un signal de partage de maniere a court-circuiter, Ia grille et le drain, respectivement, du premier transistor M1 et du second transistor M2. Un signal de commande, concomitant avec le signal de partage, ou 10 precedant le signal de partage, commande Ia commutation dans un etat non passant du troisierne commutateur de charge CC3 et du quatrierne commutateur de charge CC4, afin de ne pas perturber l'ecoulement des charges. Lors de Ia phase de partage, le premier commutateur de charge CC1 et le second commutateur de charge CC2 sont maintenus dans un etat passant afin de 15 permettre une &charge des condensateurs C1 et C2 jusqu'a ce que les transistors M1 et M2 soient non conducteurs. Selon une premiere variante, Ia source S est maintenus au potentiel de masse pendant toute Ia duree de Ia phase de partage. Selon une seconde variante, le dispositif de partage MPi comprend en 20 outre un troisierne condensateur C3 intercale entre Ia masse et le nceud S. Un troisierne commutateur de partage CP3 est intercale entre le nceud S et le condensateur C3. Un quatrierne commutateur de reinitialisation CP4 est place en parallele du condensateur C3, entre Ia masse et le point de liaison du commutateur CP3 et du condensateur C3. Lors de Ia phase de precharge, le condensateur C3 est reinitialise en rendant conducteur le 25 commutateur CP4 (CP4 etant non conducteur lors des autres phases). Lors de Ia phase de partage, le commutateur CP3 est rendu conducteur, de sorte que le partage de charges s'effectue entre le premier condensateur C1 et le troisierne condensateur C3 d'une part, et le second condensateur C2 et le troisierne condensateur C3 d'autre part. La phase de partage est suivie de Ia phase de decision au cours de 30 laquelle l'etage de decision delivre un signal de sortie qui est fonction des potentiels 13 d'entree Vin1 et Vin2 imposes, respectivement, a la premiere entrée Inl et a la seconde entrée In2. Selon un mode de realisation, un premier commutateur d'entree CE1 et un second commutateur d'entree CE2 sont relies respectivement a la premiere entrée Inl 5 et a la seconde entrée In2. Lors de la phase de decision, les commutateurs CE1 et CE2 sont rendus passants et des premier Vin1 et second Vint potentiels d'entree sont appliqués sur les entrées Inl et In2. En outre, durant la phase de decision, le premier commutateur de decision CD1 et le second commutateur de decision CD2 sont rendus conducteurs, ainsi 10 que le transistor d'activation 500. Les 3 stages en serie (decision 200, differentiel 300 et activation 500) sont actives, et un courant circule entre la tension d'alimentation et la masse a travers les inverseurs 210, 220, les transistors Ml, M2 et le transistor 500. Cette phase de decision correspond a la phase devaluation d'un comparateur en logique dynamique telle que precedemment explique. Les potentiels des sorties 203 et 204 15 s'etablissent en fonction des potentiels presents sur les grilles G1 et G2.. Dans le comparateur selon la presente invention, les tensions appliquees sur les grilles G1 et G2 lors de la phase de decision ne sont pas directement les tensions Vin1 et Vint que l'on souhaite comparer. En effet, suite aux deux phases prealables de precharge et de partage, les condensateurs C1 et C2 sont charges et 20 presentent des tensions a leurs bornes respectivement Vsf +Vth1 = V1 et Vsf +Vth2 = V2 comme decrit precedemment. Au moment ob la tension Vin1 est appliquee sur l'entree In1, l'entree In1 passe d'un potentiel sensiblement nul (car entrée In1 precedemment reliee a la masse) a la tension Vin1. Par suite, le potentiel sur la grille G1 est egalement decale et passe de Vsf +Vth1 a Vsf +Vth1+Vin1. De fawn similaire, le potentiel sur la grille 25 G2 est egalement decale et passe de Vsf +Vth2 a Vsf +Vth2+Vin2. Le potentiel du nceud S est sensiblement nul pendant la phase de decision, lorsque le commutateur 500 est rendu conducteur. Ainsi, les tensions Vg1s et Vg2s sont definies par : Vg1s= Vsf +Vth1+Vin1 et Vg2s = Vsf +Vth2+Vin2. Dans le cas tel que represents en figure 2 ob on utilise un condensateur 30 C3 (avec les commutateurs associes CP3 et CP4), la tension Vsf est non nulle et est 14 avantageusement choisie (par dimensionnement relatif des condensateurs C3 et C1/C2) de sorte que les tensions Vg1s et Vg2s susmentionnees soient significativement superieures aux tensions de seuil Vth1 et Vth2 de sorte que les transistors M1 et M2 sont bien conducteurs pendant la phase de decision. Cela permet d'ameliorer la precision de la 5 comparaison, ainsi que la rapidite de prise de decision. II est ainsi possible de realiser la prise de decision rapidement et par suite de diminuer la consommation dynamique du comparateur. Ce mode de realisation est en outre particulierement adapte au cas ou les tensions Vin1 et Vin2 sont faibles, voire tres faibles et ne suffisent pas a elles seules a rendre bien conducteurs les transistors M1 et M2. 10 Comme decrit precedemment, durant la phase de decision, les premier CP1 et second CP2 commutateurs de partage ainsi que les commutateurs de charge CC1, CC2, CC3 et CC4 sont non conducteurs. II resulte de cette phase de decision, la generation d'un etat, dit etat final, a la ou aux bornes de sortie du comparateur compense 100, correspondant aux 15 nceuds 203 et 204. L'etat final sur une borne de sortie peut prendre deux valeurs dites, respectivement, etat haut et etat bas, qui depend du signe de la difference V,ni - Vin2. Les moyens mis en ceuvre dans le cadre de la presente invention, et en particulier le dispositif de precharge MCi et le dispositif de partage MPi consomment peu 20 d'energie et ne rajoute que tres peu de consommation par rapport au comparateur en logique dynamique classique. En particulier, un comparateur compense, note ci-apres « comparateur test », fabrique selon le nceud technologique de 130 nm et pourvu de capacites C1 et C2 de 35 fF et d'une capacite C3 de 600 fF ne consomme que 250 nW a 10 MHz. 25 L'avantage principal des dispositifs de precharge MCi et de partage MPi est qu'ils permettent de compenser les variations technologiques des transistors du comparateur, notamment celles des transistors M1 et M2. La dispersion du point de basculement d'un comparateur a l'autre est ainsi fortement reduite. 15 Selon une simulation executee sur le comparateur test, la solution apportee par la presente invention permet de reduire la dispersion et de passer de 50mV a 2,5 mV de dispersion (a ±3 a), pour une tension d'alimentation de 1V. En outre, dans le cas ob la frequence d'utilisation du comparateur 5 n'impose pas d'enchainer rapidement les 3 phases, it est possible de faire durer le plus longtemps possible l'etape de precharge MCi (qui presente une tres faible consommation statique) et de realiser l'etape de partage MPi juste avant de realiser l'etape de decision. Ainsi, l'etape de partage MPi qui permet de « memoriser » le differentiel de tensions de seuil Vth1 / Vth2 dans les condensateurs C1 et C2 pourra memoriser les conditions 10 « presentes » de variations dues au vieillissement des composants, a la temperature... et non seulement aux dispersions initialer de procede de fabrication. En outre, le comparateur compense 100 peut egalement comprendre un generateur de tension de reference 400 pour delivrer le second potentiel d'entree Vin2. Selon un mode de realisation, le generateur 400 comprend un 15 quatrierne condensateur C4 place entre la masse et un nceud B ainsi qu'un cinquierne condensateur C5 place entre la masse et un point C. Un commutateur CG1 est place en parallele du condensateur C4, entre le nceud B et la masse. Un commutateur CG2 est place entre le nceud B et le point C. Un commutateur CG3 est place entre le point C et la tension d'alimentation Vdd. Le commutateur CE2 est place entre la borne B et l'entree 20 I n2. Le generateur 400 est par exemple commande par le circuit de controle pour : - lors de la phase de precharge, isoler les deux condensateurs C4, C5 en rendant non conducteur CG2, puis charger le condensateur C5 a la tension 25 d'alimentation Vdd en rendant passant le commutateur CG3, et &charger le condensateur C4, en rendant conducteur le commutateur CG1; - lors de la phase de partage, isoler le condensateur C5 de la source de tension Vdd (en rendant non conducteur le commutateur CG3), puis rendre non conducteur le commutateur CG1 et realiser un partage des charges entre C4 et C5 en 30 rendant conducteur le commutateur CG2 - a l'issue du partage de charge, le potentiel au 16 niveau borne B correspond au potentiel de reference que l'on souhaite appliquer comme tension Vin2 - lors de la phase de decision, isoler le condensateur C5 si l'on souhaite pouvoir commencer a recharger C5 a la tension Vdd et imposer le potentiel de reference 5 present sur le condensateur C4 sur l'entree In2. Un avantage du generateur de tension de reference decrit ci-dessus est qu'il est realise selon les principes de la logique dynamique avec une consommation minimale. Dans les applications pour lesquelles le comparateur est utilise pour comparer un signal, Vin1, a une tension de reference appliquee sur Vint, on pourra 10 avantageusement realiser un ensemble comparateur/generateur qui soit tres basse consommation. Un tel ensemble peut avantageusement etre utilise dans un capteur d'images pour realiser une mesure de la valeur de tension correspondant a un pixel par comparaison a une reference de tension. 15 D'autres modes de realisation de la presente invention peuvent etre envisages. Entre autre, d'autres schernas de comparateur peuvent etre utilises, ('invention n'etant pas limitee a l'exemple de comparateur en logique dynamique decrit precedemment. Par exemple, l'etage de decision peut correspondre a une simple charge resistive, chacun des nceuds 201 et 202 etant alors relie a une resistance connectee par 2 0 ailleurs a la tension d'alimentation Vdd. D'autres types de charge peuvent etre envisagees pour integrer par exemple des fonctions de filtrage ou d'autres fonctions de limitation de la consommation. En outre, l'etage d'activation relie a la source des transistors M1 et M2 est bien entendu adaptee au type de charge choisie pour realiser l'etage de decision, comme cela est bien connu de l'homme de l'art. Par exemple, dans le cas ou deux 25 resistances sont utilisees pour l'etage de decision, une source de courant peut etre placee entre le nceud S de l'etage 300 et la masse. Par ailleurs, l'homme de l'art pourra aisement realiser les circuits decrits precedemment en logique complementaire, en utilisant des transistors de type P pour l'etage differentiel. 30 REFERENCES [1] Miyahara, M & Asada, Yusuke & Paik, Daehwa & Matsuzawa, Akira. (2008), « A low-noise self-calibrating dynamic comparator for high-speed ADCs » ; 269-272, 5 10.1109/ASSCC.2008.4708780. [2] Cui, Ji & Tani, Sadahiro & Ohara, Kenji & Hirai, Yusaku & Matsuoka, Toshimasa. (2015), « A dynamic latched comparator with built-in offset calibration », Far East Journal of Electronics and Communications. 14. 105-115. 10.17654/FJECJun2015_105_115. REVENDICATIONS1. Comparateur compense (100) comprenant : - des premiere (Inn et seconde (In2) entrées destinees a recevoir respectivement des premier Vin1 et second Vint potentiels a comparer ; - un etage differentiel (300) dote de premier (M1) et second (M2) transistors de merne type, relies par leurs sources en un nceud S et comprenant chacun une grille dite, respectivement, premiere (G1) et seconde (G2) grille, - un etage de decision (200) relie aux drains des premier et second transistors et delivrant un signal de comparaison sur une sortie du comparateur (203, 204) ; caracterise en ce qu'il comprend - des premier (C1) et second (C2) condensateurs intercales, respectivement, entre la premiere grille (G1) et la premiere entrée (In1) et entre la seconde grille (G2) et la seconde entrée (In2), - des premier (CD1) et second (CD2) commutateurs de decision places entre l'etage de decision (200) et les drains des premier et second transistors de l'etage differentiel ; - des dispositifs de precharge (MCi), de partage (MPi), et de decision (MDi) commandos par un circuit de controle, pour mettre en ceuvre des phases successives de precharge, de partage et de decision, le dispositif de precharge (MCi) permettant d'imposer une charge aux premier (C1) et second (C2) condensateurs de sorte qu'une tension de precharge (Vprech) soit presente aux bornes des condensateurs en fin de phase de precharge, le dispositif de partage (MPi) permettant de court-circuiter la grille et le drain de chacun des premier (M1) et second (M2) transistors, les courts-circuits provoquant un transfert de charge des premier (C1) et second (C2) condensateurs vers le nceud S, le transfert s'interrompant des lors que les tensions grille-source des premier (M1) et second (M2) transistors deviennent inferieures aux tensions de seuil respectives des premier et second transistors, et 19 le dispositif de decision (MDi) permettant de rendre passants lesdits commutateurs de decision pour realiser la comparaison entre les premier et second potentiels d'entree appliqués sur les premiere et seconde bornes d'entree. 5 2. Comparateur selon la revendication 1, dans lequel le dispositif de precharge (MCi) comprend des premier (CC1) et second (CC2) commutateurs de charge reliant les premiere (Inl) et seconde (1n2) entrées a un potentiel de masse quand ils sont rendus conducteurs sur commande d'un premier signal de precharge, et comprend egalement des troisierne (CC3) et quatrierne (CC4) commutateurs de charge, reliant les 10 premiere (G1) et seconde (G2) grilles a une tension d'alimentation (Vdd), quand ils sont rendus conducteurs sur commande d'un second signal de precharge, les premier et second signaux de precharge etant avantageusement concomitants. 3. Comparateur selon la revendication 2, dans lequel le dispositif de 15 partage comprend des premier (CP1) et second (CP2) commutateurs de partage commandos et destines a court-circuiter la grille (G1, G2) et le drain de chacun des premier (M1) et second (M2) transistors sur commande d'un signal de partage, les troisierne (CC3) et quatrierne (CC4) commutateurs de charge etant non conducteurs lors de la phase de partage. 20 4. Comparateur selon la revendication 3, dans lequel le dispositif de decision comprend des premier (CE1) et second (CE2) commutateurs d'entree commandos et destines a appliquer les premier V,n1 et second Vin2 potentiels d'entree sur les premiere (In1) et seconde (In2) entrées sur commande d'un signal de decision, ledit 25 signal de decision commandant egalement la fermeture des premier (CD1) et second (CD2) commutateurs de decision de maniere a permettre le passage d'un courant a travers l'etage differentiel et l'etage de decision (200), les commutateurs de partage et les commutateurs de charge etant non conducteurs pendant la phase de decision. 20 5. Comparateur selon l'une des revendications 1 a 4, dans lequel l'etage de decision et l'etage differentiel sont places en serie entre une masse et une tension d'alimentation (Vdd), le nceud S de l'etage differentiel etant relie a Ia masse, soit directement, soit par l'intermediaire d'un transistor d'activation (500), le transistor 5 d'activation etant rendu conducteur lors de Ia phase de decision. 6. Comparateur selon la revendication 5, dans lequel le point S de l'etage differentiel est relie a la masse par l'intermediaire d'un transistor d'activation (500) et dans lequel un troisieme condensateur (C3) est place entre la masse et un 10 troisieme commutateur de partage (CP3) relie par ailleurs au nceud S, un commutateur de reinitialisation (CP4) etant place en parallele du troisieme condensateur (C3), le troisieme condensateur etant &charge en rendant conducteur le commutateur de reinitialisation lors de la phase de precharge, le troisieme condensateur etant relie au nceud S en rendant conducteur le troisieme commutateur de partage (CP3) lors de la phase de 15 partage. 7. Comparateur selon la revendication 5, dans lequel le transistor d'activation est rendu conducteur lors de la phase de partage des charges pour permettre le transfert de charges des premiere et seconde grilles (G1, G2) vers le nceud S. 8. Comparateur selon l'une des revendications 1, comprenant en outre des premier et second commutateurs d'entree (CE1, CE2) relies respectivement aux premiere et seconder entrées et commandos pour etre rendus conducteurs lors de la phase de decision. 9. Comparateur selon l'une des revendications 1 a 8, dans lequel le comparateur (100) comprend en outre un generateur de tension de reference (400) destine a imposer le second potentiel d'entree Vin2. 20 25 21 10. Comparateur selon les revendications 8 et 9, dans lequel le generateur de tension de reference (400) comprend un quatrierne (C4) condensateur place entre la masse et un nceud B ainsi qu'un cinquierne condensateur (C5) place entre la masse et un point C, un commutateur (CG1) etant place en parallele du condensateur 5 C4 entre le nceud B et la masse, un commutateur (CG2) etant place entre le nceud B et un point C, un commutateur (CG3) etant place entre le point C et la tension d'alimentation Vdd, le commutateur (CE2) etant place entre le nceud B et l'entree In2, les commutateurs (CG1, CG2 et CG3) etant commandos pour : - lors de la phase de precharge, charger le condensateur (C5) a la 10 tension Vdd et &charger le condensateur (C4) ; - lors de la phase de partage, partager les charges entre les condensateurs (C4, C5), pour obtenir une tension de reference aux bornes des condensateurs ; et - lors de la phase de decision, rendre conducteur le commutateur (CG2) 15 pour appliquer la tension de reference sur la seconde entrée (In2). 11. Comparateur selon l'une des revendications 1 a 10, dans lequel le comparateur est un comparateur a logique dynamique. 20 12. Comparateur selon la revendication 11, dans lequel l'etage de decision (200) comprend deux inverseurs, dits, respectivement, premier inverseur (210) et second inverseur (220), montes en contre-reaction. 13. Comparateur selon la revendication 12, dans lequel les sources 25 des transistors NMOS des premier et second inverseurs sont connectees, respectivement, aux drains des premier (M1) et second (M2) transistors. 14. Imageur comprenant au moins un comparateur selon l'une des revendications 1 a 13.