FR 3068844 A1 20190111 FR 1756490 A 20170710 DISPOSITIF ELECTRONIQUE EN DEMI-PONT COMPRENANT DEUX SYSTEMES POUR LA MINIMISATION DES TEMPS MORTS ENTRE LES COMMUTATIONS D'UN INTERRUPTEUR NIVEAU HAUT ET D'UN INTERRUPTEUR NIVEAU BAS DOMAINE DE L'INVENTION La présente invention concerne le domaine de l'électronique de puissance. Elle concerne en particulier un dispositif électronique en demi-pont comprenant deux systèmes de synchronisation permettant de minimiser les temps morts entre l'activation alternée d'un interrupteur niveau haut et d'un interrupteur niveau bas, le dispositif étant notamment utilisé dans un convertisseur DC-DC. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Des dispositifs électroniques dits « en demi-pont » (« half-bridge » selon la terminologie anglo-saxonne), composés d'un interrupteur niveau haut (« high-side ») et d'un interrupteur niveau bas (« low-side ») sont couramment utilisés dans des convertisseurs DC-DC pour convertir une tension continue en une autre tension continue de plus faible 25 valeur. Dans ces dispositifs en demi-pont, les deux interrupteurs, formés par des transistors, sont connectés en série au niveau d'un point milieu, auquel est connectée une charge. Comme déjà connu dans le domaine des convertisseurs 30 DC-DC, la charge est sélectivement couplée soit à la source de tension continue, par activation (mise en mode passant) de l'interrupteur « high-side », soit à la masse, par activation de l'interrupteur « low-side ». 2 Un convertisseur DC-DC peut souffrir de pertes électriques significatives du fait des temps morts entre la désactivation (mise en mode bloqué) de l'interrupteur « highside » et l'activation de l'interrupteur « low-side », et 5 entre la désactivation de l'interrupteur « low-side » et l'activation de l'interrupteur « high-side ». Pour maximiser l'efficacité du convertisseur, il est donc souhaitable de minimiser ces temps morts de commutation, tout en évitant une conduction simultanée des interrupteurs 10 « high-side » et « low-side » qui provoquerait un court-circuit entre la source de tension et la masse. Il existe dans l'art antérieur des systèmes de contrôle implémentés dans les dispositifs électroniques en demi-pont 15 pour optimiser les temps morts de commutation. On connaît notamment les documents US6396250 et US6861826 qui proposent des systèmes de contrôle pour la synchronisation de l'activation et de la désactivation des interrupteurs « highside » et « low-side » dans un convertisseur, utilisant la 20 mesure de la tension au point milieu. Avec l'implémentation d'interrupteurs à commutation rapide (en particulier, formés à partir de transistors GaN) dans les dispositifs électroniques en demi-pont, une contrainte supplémentaire apparaît : les temps de commutation typiques desdits interrupteurs passant d'une centaine de nanosecondes à une dizaine de nanosecondes, le temps de mesure, d'analyse et de réponse du système de contrôle doit être du même ordre de grandeur, pour minimiser efficacement les temps morts entre les commutations des interrupteurs. 3 OBJET DE L'INVENTION Un objet de la présente invention est de proposer une solution alternative aux solutions de l'état de l'art. Un 5 objet de l'invention est notamment de proposer un dispositif électronique en demi-pont comprenant deux systèmes de synchronisation pour minimiser efficacement les temps morts entre les commutations successives des interrupteurs. 10 BREVE DESCRIPTION DE L'INVENTION La présente invention concerne un dispositif 15 électronique en demi-pont, comprenant en série un interrupteur niveau haut et un interrupteur niveau bas, connectés en un point milieu. Le dispositif comprend un premier et un second système de synchronisation : - le premier système de synchronisation comprend un premier 20 circuit de détection configuré pour interpréter une variation, suivant un front descendant, de la tension au point milieu, et le premier système de synchronisation est configuré pour générer un premier signal de synchronisation pour l'activation de l'interrupteur 25 niveau bas ; - le second système de synchronisation comprend un second circuit de détection configuré pour interpréter une variation, suivant un front montant, de la tension au point milieu, et le second système de synchronisation est 30 configuré pour générer un second signal de synchronisation pour l'activation de l'interrupteur niveau haut. 4 Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable : 5 - chaque circuit de détection comprend un élément capacitif directement connecté au point milieu et destiné à générer un courant transitoire dépendant des variations de la tension au point milieu ; 10 - chaque circuit de détection comprend, en série avec l'élément capacitif, une diode et une résistance shunt, pour la mesure d'une tension proportionnelle au courant transitoire ; 15 - chaque système de synchronisation comprend un circuit de traitement configuré pour générer, à partir des mesures du circuit de détection, le signal de synchronisation pour l'activation de l'interrupteur associé ; 20 - chaque circuit de traitement comprend un comparateur de tension et un point mémoire ; - au moins un des interrupteurs comprend un transistor à haute tension ; 25 - le transistor à haute tension est formé à base de GaN ; - au moins un des interrupteurs comprend un transistor à haute tension en mode déplétion en série avec un 30 transistor à basse tension en mode enrichissement ; L'invention concerne également un procédé de synchronisation de l'activation alternée d'un interrupteur niveau bas et d'un interrupteur niveau haut dans un dispositif 5 électronique en demi-pont. Le procédé comporte les étapes suivantes : a) la désactivation de l'interrupteur niveau bas lorsqu'un premier signal de commande passe à l'état 5 0 , b) l'interprétation d'une variation suivant un front montant de la tension au point milieu pour générer un second signal de synchronisation apte à activer l'interrupteur niveau haut, 10 c) l'activation de l'interrupteur niveau haut, d) la désactivation de l'interrupteur niveau haut lorsqu'un second signal de commande passe à l'état 0, e) l'interprétation d'une variation suivant un front descendant de la tension au point milieu pour générer 15 un premier signal de synchronisation apte à activer l'interrupteur niveau bas, f) l'activation de l'interrupteur niveau bas. Selon d'autres caractéristiques avantageuses et non 20 limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable : - les étapes a) à f) sont réitérées pour chaque nouveau cycle de commutations alternées de l'interrupteur niveau bas et de l'interrupteur niveau haut ; 25 - le procédé comporte une étape c'), entre l'étape c) et l'étape d), de remise à zéro du second signal de synchronisation ; - le procédé comporte une étape f'), entre l'étape f) et la réitération de l'étape a), de remise à zéro du 30 premier signal de synchronisation ; - l'interprétation du front montant comprend la détection d'un niveau haut déterminé de la tension au point milieu ; - l'interprétation du front descendant comprend la détection d'un niveau bas déterminé de la tension au point milieu. 6 BREVE DESCRIPTION DES DESSINS 5 D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui va suivre en référence aux figures annexées sur lesquelles : - les figures la et lb présentent respectivement un 10 chronogramme et un schéma de principe d'un dispositif électronique en demi-pont selon l'état de la technique ; - la figure 2 présente un schéma de principe d'un dispositif électronique en demi-pont conforme à l'invention ; 15 - la figure 3 présente un chronogramme des signaux de commande, des signaux de synchronisation et des signaux d'activation des interrupteurs du dispositif électronique en demi-pont selon un mode de mise en oeuvre de l'invention ; 20 - les figures 4a et 4b présentent des systèmes de synchronisation pour un dispositif électronique en demi-pont selon un mode de réalisation de l'invention. 25 DESCRIPTION DETAILLEE DE L'INVENTION Dans la partie descriptive, les mêmes références sur les figures pourront être utilisées pour des éléments de même 30 nature. L'invention concerne un dispositif électronique en demi-pont 100, comprenant en série un interrupteur niveau haut 2 et un interrupteur niveau bas 1. 7 Classiquement, dans un tel dispositif, les deux interrupteurs 1,2 sont connectés entre eux en un point milieu 3 (figure lb). L'interrupteur niveau haut 2 est par ailleurs connecté à une source de tension V, pouvant être une source 5 haute tension (de quelques 10aines de volts à quelques centaines de volts) ; l'interrupteur niveau bas 1 est par ailleurs connecté à la masse. Une charge 200, telle que par exemple illustrée sur la figure lb, est destinée à être connectée au point milieu 3. 10 Selon un mode standard de fonctionnement, un signal d'entrée PWM (« pulse width modulation » selon la terminologie anglo-saxonne, ou MLI « modulation à largeur d'impulsion ») est envoyé aux interrupteurs niveau bas 1 et niveau haut 2, par l'intermédiaire respectivement d'un premier circuit de 15 commande 19 et d'un second circuit de commande 29. Le signal d'entrée PWM se traduit par des impulsions pour activer et désactiver l'interrupteur niveau haut 2 et en alternance, désactiver et activer l'interrupteur niveau bas 1. Par activer, on entend dans le contexte de cette invention, 20 l'action de fermer l'interrupteur pour le rendre passant ; par désactiver, on entend l'action d'ouvrir l'interrupteur pour le rendre bloquant. Pour éviter tout court-circuit lié à une activation des deux interrupteurs 1,2 simultanément, il est nécessaire de 25 prévoir des temps morts Tm entre la désactivation d'un interrupteur et l'activation de l'autre (figure la). Un dispositif de génération de délais 40 (figure lb), recevant le signal d'entrée PWM, génère un signal de commande PWM-LS (appelé premier signal de commande), de même polarité 30 que le signal d'entrée PWM, et dont les impulsions (état activé 1) sont décalées d'un temps Tm par rapport au signal d'entrée PWM. Le dispositif de génération de délai 40 génère également un signal de commande PWM-HS (appelé second signal de commande), de polarité inversée par rapport au signal 8 d'entrée PWM, et dont les impulsions (état activé 1) sont décalées d'un temps Tm par rapport au signal d'entrée PWM. Le premier circuit de commande 19 reçoit en entrée le premier signal de commande PWM-LS, qui va commander 5 l'activation/désactivation de l'interrupteur niveau bas 1. Le second circuit de commande 29 reçoit en entrée le second signal de commande PWM-HS (de polarité inversée par rapport au premier signal de commande PWM-LS), qui va commander l'activation/désactivation de l'interrupteur niveau haut 2. 10 Bien sur, comme précédemment énoncé, les temps morts Tm induits (figure la) doivent être minimisés au maximum pour éviter des pertes électriques significatives dans un convertisseur qui comprendrait le dispositif 100. 15 Le dispositif 100 selon l'invention comprend un premier 10 et un second 20 système de synchronisation, respectivement destinés à envoyer un signal de synchronisation ATON-LS (« Automatic Turn ON - Low Side ») pour l'activation de l'interrupteur niveau bas 1, et un signal de synchronisation 20 ATON-HS (« Automatic Turn ON - High Side ») pour l'activation de l'interrupteur niveau haut 2 (figure 2). Chaque système de synchronisation 10,20 comprend un circuit de détection 11,21 pour interpréter la variation dans le temps (dVm/dt) de la tension Vm au point milieu 3. Comme 25 illustré sur le chronogramme de la figure 3, la tension Vm au point milieu 3 va varier au cours du temps, selon que l'interrupteur niveau haut 2 ou l'interrupteur niveau bas 1 seront respectivement activés (fermés) ou désactivés (ouverts). En pratique, la tension Vm au point milieu 3 va 30 diminuer dès que l'interrupteur niveau haut 2 va s'ouvrir (désactivation) ; elle va augmenter dès que l'interrupteur niveau bas 1 va s'ouvrir (désactivation). 9 Le premier circuit de détection 11, inclus dans le premier système de synchronisation 10, est configuré pour détecter les fronts descendants de la tension Vm au point milieu 3. Le second circuit de détection 21, inclus dans le 5 second système de synchronisation 20 est quant à lui configuré pour détecter les fronts montants de la tension Vm au point milieu 3. Pour cela, chaque circuit de détection 11,21 comprend avantageusement un élément capacitif 12,22 directement 10 connecté au point milieu 3 (figures 4a, 4b). Cet élément capacitif 12,22 va générer un courant transitoire i dépendant de la variation temporelle de la tension Vm au point milieu 3. L'élément capacitif 12,22 devra être compatible avec le niveau maximum que peut atteindre la tension Vm au point milieu 3, 15 soit au moins la tension V de la source de tension connectée à l'interrupteur niveau haut 2. L'utilisation d'un élément capacitif 12,22 permet de s'affranchir dans le circuit de détection 11,21, d'un composant actif de mesure capable de tenir la tension V de la source de tension. A titre d'exemple, 20 l'élément capacitif 12,22 pourra consister en une capacité dimensionnée en fonction la tension V de la source de tension (de quelques dizaines de volts à quelques centaines de volts). Selon un autre exemple avantageux, l'élément capacitif 12,22 pourra consister en deux lignes métalliques coplanaires 25 disposées sur un circuit imprimé incorporant le dispositif 100, également dimensionnées en fonction la tension V de la source de tension. Selon un premier mode de réalisation (non représenté), 30 le courant transitoire i pourra être mesuré directement par un ampèremètre, connecté en série avec l'élément capacitif 12,22. Selon un deuxième mode de réalisation, plus avantageux, chaque circuit de détection 11,21 comprend, en série avec 10 l'élément capacitif 12,22, une résistance shunt 13,23 (figures 4a, 4b). Elle permet de mesurer à ses bornes, une tension U1,U2 proportionnelle au courant transitoire i. Chaque circuit de détection 11,21 peut ainsi produire une mesure de la tension 5 U1,U2, laquelle est représentative des variations de la tension Vm au point milieu 3. Avantageusement, chaque circuit de détection 11,21 comprend également, en série avec la résistance shunt 13,23, une diode 14,24, cette dernière étant connectée à la masse ou 10 à une tension de référence Vreflf Vref2- La diode 14,24 n'autorise le passage du courant transitoire i dans la résistance shunt 13,23 que pour une polarité définie. Selon que la tension Vm au point milieu 3 varie suivant un front descendant ou montant, le courant 15 transitoire i généré à la sortie de l'élément capacitif 12,22 sera positif ou négatif. Ainsi, la diode 14 est configurée pour autoriser uniquement le passage du courant transitoire il lié à un front descendant de la tension Vm au point milieu 3, alors que la diode 24 est configurée pour autoriser uniquement 20 le passage du courant transitoire i2 (de signe opposé à il) lié à un front montant de la tension Vm au point milieu 3. Le premier circuit de détection 11 est ainsi configuré pour interpréter un front descendant de la tension Vm au point 25 milieu 3 : il permet de faire une mesure directe ou indirecte du courant transitoire il dû à une variation temporelle décroissante (front descendant) de la tension Vm au point milieu 3. A partir de cette mesure, le premier système de 30 synchronisation 10 doit générer un premier signal de synchronisation ATON-LS pour l'activation de l'interrupteur niveau bas 1. Pour cela, le premier système de synchronisation 10 comprend avantageusement un premier circuit de traitement 15. 11 Ce circuit de traitement 15 comporte un comparateur de tension 16, qui va comparer la valeur de la tension U1 mesurée (proportionnelle au courant transitoire il, selon le deuxième mode de réalisation décrit plus haut) avec une tension de 5 consigne Vc1. Dès que la tension U1 mesurée est supérieure à la tension de consigne Vc1, le comparateur 16 va envoyer une impulsion à un point mémoire 17. Ladite impulsion fait passer le signal de synchronisation ATON-LS (appelé premier signal de synchronisation), en sortie du point mémoire 17, dans un état 10 activé 1 (figure 3). A titre d'exemple, le point mémoire 17 peut être réalisé par une bascule asynchrone (verrou ou « latch » selon la terminologie anglo-saxonne). Le point mémoire 17 (ATON-LS) est remis à zéro dès que le signal de commande PWM-LS passe à l'état 1 (figure 3). 15 Le premier signal de synchronisation ATON-LS, généré par le premier système de synchronisation 10, et le premier signal de commande PWM-LS sont ensuite combinés dans une porte signal signal signal circuit niveau logique 18 de type OU, pour former un 20 d'activation/désactivation SLS (appelé premier d'activation/désactivation) (figure 3). Le premier d'activation/désactivation SLs est transmis au premier de commande 19 et va activer/désactiver l'interrupteur bas 1. 25 Dans le premier système de synchronisation 10, la différence entre la tension de consigne et la tension de référence (Vci-Vrefi) permet d'ajuster le niveau de basculement (U1 > Vc1) du comparateur de tension 16, pour créer le signal ATON-LS. L'ajustement de ce niveau permet de compenser le 30 temps de propagation du système : on pourra par exemple définir cette différence de tension pour que le signal ATON-LS soit activé à l'état 1 sensiblement avant que Vm n'atteigne sa valeur minimale. 12 Le second circuit de détection 21, quant à lui, est configuré pour interpréter un front montant de la tension Vm au point milieu 3 : il permet de faire une mesure directe ou 5 indirecte du courant transitoire i2 dû à une variation temporelle croissante (front montant) de la tension Vm au point milieu 3. A partir de cette mesure, le second système de synchronisation 20 doit générer un signal de synchronisation 10 ATON-HS pour l'activation de l'interrupteur niveau haut 2. Pour cela, le second système de synchronisation 20 comprend avantageusement un second circuit de traitement 25. Ce circuit de traitement 25 comporte un comparateur de tension 26, qui va comparer la valeur de la tension U2 mesurée 15 (proportionnelle au courant transitoire i2, selon le deuxième mode de réalisation décrit plus haut) avec une tension de consigne Vc2. Dès que la tension U2 mesurée est supérieure à la tension de consigne Vc2, le comparateur 26 va envoyer une impulsion à un point mémoire 27. Ladite impulsion fait passer 20 le signal de synchronisation ATON-HS (appelé second signal de synchronisation), en sortie du point mémoire 27, dans un état activé 1. A titre d'exemple, le point mémoire 27 peut être réalisé par une bascule asynchrone. Le point mémoire 27 (ATONHS) est remis à zéro dès que le signal de commande PWM-HS 25 passe à l'état 1 (figure 3). Le second signal de synchronisation ATON-HS, généré par le second système de synchronisation 20, et le second signal de commande PWM-HS sont ensuite combinés dans une porte 30 logique 28 de type OU, pour former un signal d'activation/désactivation SHS (appelé second signal d'activation/désactivation) (figure 3). Le second signal d'activation/désactivation SHs est transmis au second circuit 13 de commande 29 et va activer/désactiver l'interrupteur niveau haut 2. Dans le second système de synchronisation 20, la différence entre la tension de consigne et la tension de 5 référence (Vc2-Vref2) permet d'ajuster le niveau de basculement (U2 > Vc2) du comparateur de tension 26, pour créer le signal ATON-HS. L'ajustement de ce niveau permet de compenser le temps de propagation du système : on pourra par exemple définir cette différence de tension pour que le signal ATON-HS 10 soit activé à l'état 1 sensiblement avant que Vm n'atteigne sa valeur maximale. Comme illustré sur le chronogramme de la figure 3, les 15 premier et second signaux d'activation/désactivation SLS, SHS permettent de réduire les temps morts tm par rapport aux signaux de commande PWM-LS,PWM-HS avec délai fixe Tm. L'optimisation des temps morts permet de minimiser les pertes donc de maximiser le rendement (ou l'efficacité énergétique) 20 du convertisseur muni du dispositif 100. Les signaux de synchronisation ATON-LS et ATON-HS sont générés pour chaque cycle de commutation des interrupteurs niveau bas 1 et niveau haut 2 ; le dispositif 100 selon 25 l'invention permet une activation (mise à l'état 1) automatique d'un interrupteur 1,2, au plus têt après la désactivation de l'autre interrupteur 2,1, par l'interprétation des fronts montant et descendant de la tension Vm au point milieu 3. 30 Le fait que chaque système de synchronisation 10,20 soit dédié à l'activation d'un interrupteur 1,2 permet également une interprétation de la variation de tension Vm efficace et une transmission directe et rapide de l'instruction à l'interrupteur. 14 Les convertisseurs DC-DC comprenant des interrupteurs 1,2 rapides permettent des commutations de 5 à 20 ns de signal Vm : le système de synchronisation 10,20 doit, dans ce cas, présenter un temps de réponse très inférieur à ces valeurs 5 pour minimiser le temps mort. Le fonctionnement du dispositif électronique en demi-pont 100 selon l'invention va maintenant être décrit en 10 référence au chronogramme de la figure 3. Prenons l'exemple d'un signal d'entrée PWM digital en créneau correspondant à une alternance d'états 1 et 0. Par l'intermédiaire d'un dispositif de génération de délais 40, un premier signal de commande PWM-LS, dont les impulsions sont 15 décalées d'un temps Tm, et un second signal de commande PWM-HS, dont les impulsions sont inversées et décalées par rapport au signal d'entrée PWM d'un temps Tm, sont générés. Le temps mort Tm est défini pour éviter que les deux interrupteurs 1,2 ne soient en état activé simultanément. 20 Comme illustré sur la figure 3, le point de départ du chronogramme correspond à l'état 1 pour le signal d'entrée PWM, qui génère un premier signal de commande PWM-LS à l'état 1 commandant la fermeture (activation) de l'interrupteur 25 niveau bas 1. La tension Vm au point milieu 3 présente une valeur minimale, typiquement 0. Lorsque le signal d'entrée PWM passe à l'état 0, le signal de commande PWM-LS passe également à l'état 0 et le premier circuit de commande 19 commande la désactivation 30 (ouverture) de l'interrupteur niveau bas 1. La tension Vm au point milieu 3 croit jusqu'à une valeur maximale, typiquement la tension V. Le second circuit de synchronisation 20 interprète ce front montant de la tension Vm au point milieu 3 par 15 l'intermédiaire de son circuit de détection 21. Au moment où la tension Vm atteint sa valeur maximale (ou sensiblement avant, selon la valeur paramétrée de la différence de tension (Vc2-Vref2 ) ) 1 le second circuit de synchronisation 20, par 5 l'intermédiaire de son circuit de traitement 25, génère le second signal de synchronisation ATON-HS, qui se combine avec le signal de commande PWM-HS, pour former le second signal d'activation/désactivation Slis : le second signal de synchronisation ATON-HS va permettre de basculer en mode 10 activation (état 1) le signal SHs pour commander la fermeture (activation) de l'interrupteur niveau haut 2, dans un délai plus court tm que le délai Tm relatif au signal de commande PWM-HS. Le passage à l'état 1 du signal de commande PWM-HS vient ensuite remettre à 0 (reset) le point mémoire 27 du 15 circuit de traitement 25 du second système de synchronisation 20. Dès que le signal d'entrée passe à l'état 1, le signal de commande PWM-HS passe à l'état 0 et le second circuit de 20 commande 29 commande la désactivation (ouverture) de l'interrupteur niveau haut 2. La tension Vm au point milieu 3 décroit jusqu'à une valeur minimale, typiquement 0. Le premier circuit de synchronisation 10 interprète ce front descendant de la tension Vm au point milieu 3 par 25 l'intermédiaire de son circuit de détection 11. Au moment où la tension Vm atteint sa valeur minimale (ou sensiblement avant, selon la valeur paramétrée de la différence de tension (Vci-Vrefi) ) 1 le premier circuit de synchronisation 10, par l'intermédiaire de son circuit de traitement 15, génère le 30 premier signal de synchronisation ATON-LS, qui se combine avec le signal de commande P:M-sLS, pour former le signal d'activation/désactivation L le premier signal de synchronisation ATON-LS va permettre de basculer en mode activation (état 1) le signal SLs pour commander la fermeture 16 (activation) de l'interrupteur niveau bas 1, dans un délai plus court tm que le délai Tm relatif au signal de commande PWM-LS. Le passage à l'état 1 du signal de commande PWM-LS vient ensuite remettre à 0 (reset) le point mémoire 17 du 5 circuit de traitement 15 du premier système de synchronisation 10. Lorsque le signal d'entrée PWM repasse à l'état 0, le signal de commande PWM-LS passe également à l'état 0 et le 10 premier circuit de commande 19 commande la désactivation (ouverture) de l'interrupteur niveau bas 1, et ainsi de suite. Pour chaque nouveau cycle de commutation alternée des interrupteurs 1,2, les systèmes de synchronisation 10,20 vont générer alternativement les signaux de synchronisation ATON-LS 15 et ATON-HS pour activer un interrupteur 1,2 au plus têt après que l'autre interrupteur 2,1 a été désactivé. 20 Selon un mode particulier de mise en oeuvre, au moins un des interrupteurs 1,2 du dispositif électronique en demi-pont 100 comprend un transistor à haute tension, permettant de commuter des tensions de plusieurs dizaines à quelques centaines de volts (par exemple 400V). 25 Le transistor à haute tension pourra par exemple être formé à base de matériaux III-N tels que le nitrure de gallium (GaN). Le transistor pourra être un HEMT (« high electron mobility transistor »). Alternativement, le transistor haute tension pourra être formé à base de silicium. 30 Selon un autre mode de mise en oeuvre particulier, au moins l'un des interrupteurs 1,2 du dispositif 100 en demi-pont comprend un transistor à haute tension en mode déplétion en série avec un transistor à basse tension en mode 17 enrichissement. Le transistor à haute tension et le transistor à basse tension pourront former un circuit cascode, la grille du transistor à haute tension étant dans ce cas connectée à la source du transistor à basse tension. Ils pourront 5 alternativement former un circuit cascade, la grille du transistor à haute tension étant dans ce cas commandée par un circuit de commande 19,29. 10 L'invention concerne également un procédé de synchronisation de l'activation alternée d'un interrupteur niveau bas 1 et d'un interrupteur niveau haut 2 dans un dispositif électronique en demi-pont 100. Le procédé comporte 15 les étapes suivantes : a) la désactivation de l'interrupteur niveau bas 1 lorsqu'un premier signal de commande PWM-LS passe à l'état 0 ; ledit premier signal de commande PWM-LS passe à l'état 0 dès que le signal d'entrée PWM passe à l'état 0 ; 20 b) l'interprétation d'une variation suivant un front montant de la tension Vm au point milieu 3 pour générer un second signal de synchronisation ATON-HS apte à activer un interrupteur niveau haut 2 ; c) l'activation (mode passant) de l'interrupteur niveau haut 25 2, d) la désactivation de l'interrupteur niveau haut 2 lorsqu'un second signal de commande PWM-HS passe à l'état 0 ; ledit second signal de commande PWM-HS passe à l'état 0 dès que le signal d'entrée PWM passe à l'état 1 ; 30 e) l'interprétation d'une variation suivant un front descendant de la tension Vm au point milieu 3 pour générer un premier signal de synchronisation ATON-LS apte à activer un interrupteur niveau bas 1 ; f) l'activation de l'interrupteur niveau bas 1. 18 Les étapes a) à f) sont réitérées pour chaque nouveau cycle de commutations alternées de l'interrupteur niveau bas 1 5 et de l'interrupteur niveau haut 2. Avantageusement, le procédé comporte une étape c'), entre l'étape c) et l'étape d), de remise à zéro (reset) du second signal de synchronisation ATON-HS ; la remise à zéro s'opère 10 lorsque le second signal de commande PWM-HS passe à l'état 1. Avantageusement, le procédé comporte également une étape f'), entre l'étape f) et la réitération de l'étape a), de remise à zéro du premier signal de synchronisation ATON-LS ; la remise à zéro s'opère lorsque le premier signal de commande 15 PWM-LS passe à l'état 1. L'interprétation de la variation selon un front montant de la tension Vm au point milieu 3 comprend la détection d'un niveau haut déterminé de ladite tension Vm. Le niveau haut 20 déterminé pourra être la valeur maximale de la tension Vm ou alternativement une valeur sensiblement inférieure à la valeur maximale. Le choix du niveau haut déterminé permet de générer, plus ou moins têt après la désactivation de l'interrupteur niveau bas 1, le second signal de synchronisation ATON-HS pour 25 activer l'interrupteur niveau haut 2. L'interprétation de la variation selon un front descendant de la tension Vm au point milieu 3 comprend la détection d'un niveau bas déterminé de ladite tension Vm. Le niveau bas 30 déterminé pourra être la valeur minimale de la tension Vm ou alternativement une valeur sensiblement supérieure à la valeur minimale. Le choix du niveau bas déterminé permet de générer, plus ou moins têt après la désactivation de l'interrupteur 19 niveau haut 2, le premier signal de synchronisation ATON-LS pour activer l'interrupteur niveau bas 1. 5 Le dispositif électronique 100 en demi-pont et le procédé selon l'invention peuvent trouver des applications dans le domaine des convertisseurs de puissance DC-DC, AC-DC, etc. 10 Bien entendu l'invention n'est pas limitée aux modes de mise en oeuvre décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention REVENDICATIONS1. Dispositif électronique en demi-pont (100), comprenant en série un interrupteur niveau haut (2) et un interrupteur niveau bas (1), connectés en un point milieu (3), le dispositif (100) étant caractérisé en ce qu'il comprend un premier (10) et un second (20) système de synchronisation : - le premier système (10) comprenant un premier circuit de détection (11) configuré pour interpréter une variation, suivant un front descendant, de la tension (Vm) au point milieu (3), et le premier système (10) étant configuré pour générer un premier signal de synchronisation (ATON-LS) pour l'activation de l'interrupteur niveau bas (1) ; - le second système (20) comprenant un second circuit de détection (21) configuré pour interpréter une variation, suivant un front montant, de la tension (Vm) au point milieu (3), et le second système (20) étant configuré pour générer un second signal de synchronisation (ATON-HS) pour l'activation de l'interrupteur niveau haut (2). 2. Dispositif électronique en demi-pont (100) selon la revendication précédente, dans lequel chaque circuit de détection (11,21) comprend un élément capacitif (12,22) directement connecté au point milieu (3) et destiné à générer un courant transitoire (i,i1,i2) dépendant des variations de la tension (Vm) au point milieu (3). 3. Dispositif électronique en demi-pont (100) selon la revendication précédente, dans lequel chaque circuit de détection (11,21) comprend, en série avec l'élément 21 capacitif (12,22), une diode (14,24) et une résistance shunt (13,23), pour la mesure d'une tension (U,U1,U2) proportionnelle au courant transitoire (i,i1,i2). 5 4. Dispositif électronique en demi-pont (100) selon l'une des revendications précédentes, dans lequel chaque système de synchronisation (10,20) comprend un circuit de traitement (15,25) configuré pour générer, à partir de mesures du circuit de détection (11,21), le signal de 10 synchronisation (ATON-LS,ATON-HS) pour l'activation de l'interrupteur (1,2) associé. 5. Dispositif électronique en demi-pont (100) selon les revendications 3 et 4, dans lequel chaque circuit de 15 traitement (15,25) comprend un comparateur de tension (16,26) et un point mémoire (17,27). 6. Dispositif électronique en demi-pont (100) selon l'une des revendications précédentes, dans lequel au moins un 20 des interrupteurs (1,2) comprend un transistor à haute tension. 7. Dispositif électronique en demi-pont (100) selon la revendication précédente, dans lequel le transistor à 25 haute tension est formé à base de GaN. 8. Dispositif électronique en demi-pont (100) selon l'une des deux revendications précédentes, dans lequel au moins un des interrupteurs (1,2) comprend un transistor à haute 30 tension en mode déplétion en série avec un transistor à basse tension en mode enrichissement. 9. Procédé de synchronisation de l'activation alternée d'un interrupteur niveau bas (1) et d'un interrupteur niveau 22 haut (2) dans un dispositif électronique en demi-pont (100), caractérisé en ce qu'il comprend les étapes suivantes : a) la désactivation de l'interrupteur niveau bas (1) 5 lorsqu'un premier signal de commande (PWM-LS) passe à l'état 0, b) l'interprétation d'une variation suivant un front montant de la tension (Vm) au point milieu (3), pour générer un second signal de synchronisation (ATON-HS) 10 apte à activer un interrupteur niveau haut (2), c) l'activation de l'interrupteur niveau haut (2), d) la désactivation de l'interrupteur niveau haut (2) lorsqu'un second signal de commande (PWM-HS) passe à l'état 0, 15 e) l'interprétation d'une variation suivant un front descendant de la tension (Vm) au point milieu (3) pour générer un premier signal de synchronisation (ATON-LS) apte à activer un interrupteur niveau bas (1), 20 f) l'activation de l'interrupteur niveau bas (1). 10. Procédé de synchronisation selon la revendication précédente, dans lequel les étapes a) à f) sont réitérées pour chaque nouveau cycle de commutations alternées de 25 l'interrupteur niveau bas (1) et de l'interrupteur niveau haut (2).