FR 3070774 A1 20190308 FR 1758133 A 20170904 Procédé de compensation de chute de tension sur un câble USB type C, et circuit correspondant Des modes de mise en oeuvre et de réalisation de l'invention concernent les dispositifs de bus universel en série (« Universal Serial Bus » : USB en anglais), notamment les dispositifs de bus universel en série compatibles avec la norme USB 3,1 communément connus par l'homme du métier sous le nom du type C, et plus particulièrement la compensation des chutes de tensions sur des câbles USB type C reliant deux dispositifs USB type C. D'une façon générale, un câble USB type C est conçu pour être couplé et établir une ligne d'alimentation et de communication entre un dispositif USB type C dit « source » et un dispositif USB type C dit « récepteur ». Théoriquement, les dispositifs USB type C permettent de débiter jusqu'à 10 Go/s et de délivrer, via des broches d'alimentation communément connues par l'homme du métier sous l'acronyme anglo-saxon « VBUS », jusqu'à 100 W de puissance sur une tension maximale de 20 V et un courant maximal de 5 A. Une telle intensité électrique élevée de 5A présente dans les câbles USB type C conduit généralement à une grande chute de tension. Par conséquent, la tension effective reçue sur une broche VBUS d'un dispositif récepteur USB type C est diminuée. Dans certains cas, par exemple une utilisation d'un long câble USB type C de basse qualité, cette tension effective diminuée peut même être trouvée en dehors de la gamme acceptable selon la norme USB 3,1 type C. Des contrôleurs classiques implémentés dans des dispositifs sources USB type C sont configurés pour détecter des chutes de tension sur des câbles couplés et réajuster des tensions de référence délivrées sur des broches VBUS de façon à compenser ces chutes de tension. 2 Cependant, cela nécessite généralement une implémentation complexe sur le silicium pour un tel contrôleur classique car un convertisseur analogique-numérique (« Analog to Digital Converter » : ADC en anglais) et un automate avec un nombre fini d'états (« Finite- 5 State Machine » : F SM en anglais) dédié sont souvent exigés pour recalculer ces tensions de référence délivrées sur les broches VBUS, cela augmente par conséquent la surface occupée sur le silicium. De surcroît, un tel contrôleur implémenté dans le dispositif source USB type C est configuré pour fonctionner en permanence. Cela 10 étant, même si aucun courant n'est fourni par le câble, ce contrôleur notamment le circuit dédié à la compensation de la chute de tension sur un câble connecté est toujours en fonctionnement. En conséquence, le contrôleur classique n'est pas efficace au niveau de la performance et de la consommation énergétique, 15 notamment lorsqu'il n'y a pas de charge ou qu'il y a peu de charge connectée. Ainsi, selon un mode de mise en oeuvre et de réalisation, il est proposé une solution technique à faible complexité permettant une compensation rapide de la chute de tension sur un câble USB type C 20 ayant une petite influence sur la surface de l'implémentation sur le silicium ainsi que sur la consommation énergétique, sans exiger un convertisseur analogique-numérique ou un automate avec un nombre fini d'états. Selon un aspect, il est proposé un procédé de compensation 25 d'une chute de tension sur un câble USB type C connecté entre un dispositif source USB type C et un dispositif récepteur USB type C. Ce procédé comporte une phase de détection de la connexion du câble incluant une délivrance par le dispositif source sur une broche de 30 configuration de canal dudit dispositif source d'un courant de décalage de façon à faire monter la tension sur la broche de configuration de canal du dispositif source à une tension de référence choisie, et 3 une mémorisation de ce courant de décalage dans le dispositif source, et une phase de charge, à l'issue de la phase de détection, incluant 5 une absorption par le dispositif source d'un courant d'absorption venant de la broche de configuration de canal du dispositif source, le courant d'absorption dépendant du courant de décalage mémorisé et de ladite chute de tension, et une génération par le dispositif source, sur une broche 10 d'alimentation du dispositif source, d'une tension d'alimentation compensée égale à une tension d'alimentation de référence augmentée de ladite chute de tension à une tolérance près. Un tel procédé permet avantageusement de générer la tension d'alimentation compensée en régulant la tension sur une broche de 15 configuration de canal, communément connue de l'homme du métier sous l'acronyme anglo-saxon (« CC ») (« Configuration Channel) » du dispositif source, au lieu d'une détection directe de la chute de tension sur le câble. Avantageusement, un tel procédé ne démarre que dans une 20 phase de détection lorsqu'un câble USB type C est connecté. La régulation de la tension sur la broche de configuration de canal du dispositif source est effectuée dans la phase de détection, c'est à dire dans une période de l'ordre de 100 à 150 ms à partir de la connexion du câble. 25 La génération de la tension d'alimentation compensée n'est effectuée que dans la phase de charge du dispositif récepteur USB type C. Cela conduit par conséquent à une très faible influence sur la consommation énergétique du dispositif source USB type C. La tension de référence choisie peut par exemple être 30 sélectionnée à partir d'un jeu de valeurs de référence définies par la norme USB 3,1 type C et d'une tolérance. En effet, la norme USB 3,1 type C prévoit en permanence un courant informatif circulant à travers la broche de configuration de 4 canal du dispositif source de façon à indiquer le courant maximal pouvant être délivré par le dispositif source USB type C. A titre d'exemple, si le dispositif source est capable de fournir un courant jusqu'à 3 A, un courant informatif de 330 1.1A est délivré à 5 la broche de configuration de canal du dispositif source. Le dispositif récepteur USB type C reçoit ce courant informatif par une résistance de « tirage vers le bas » (« pull-down » en anglais) ayant une résistance de 5,1 kOhms +1-10%. A titre indicatif, la tension estimée sur la broche de 10 configuration de canal du dispositif source peut varier entre 1,44 V et 1,94V si on prend en compte une tolérance de 5% pour le courant informatif et une tolérance de 10% pour la résistance de « pull-down » du dispositif récepteur. Il convient de noter que la gamme de tension admissible de 15 détection d'un tel câble est entre 1,31 V et 2,04V selon la norme USB 3,1 type C. En d'autres termes, si la tension présente à la broche de configuration de canal du dispositif source USB type C est dans cette gamme, un dispositif récepteur USB type C est considéré comme étant détecté. 20 Comme il existe une marge entre la tension maximale estimée, soit 1,94V, tenant en compte les tolérances pour le courant informatif et pour la résistance de « pull-down », et la tension maximale autorisée, soit 2,04V selon la norme USB 3,1, il est possible de faire monter la tension présente à la broche de configuration de canal du 25 dispositif source à la tension maximale autorisée, soit 2,04V. Bien entendu qu'il sera aussi possible de faire monter la tension courante vers une autre tension par exemple entre 1,94V et 2,04V. Selon un mode de mise en oeuvre, le courant de décalage est obtenu de façon incrémentale à partir d'une somme d'au moins un 30 courant d'échelon et d'un courant subsidiaire dont la valeur est inférieure à celle dudit au moins un courant d'échelon. Selon un autre mode de mise en oeuvre, la génération de la tension d'alimentation compensée comporte 5 une génération par le dispositif source à partir du courant d'absorption, d'un courant de compensation circulant à travers une résistance de compensation de façon à obtenir ladite chute de tension, et 5 la somme de la chute de tension et de la tension d'alimentation de référence. Les valeurs du courant d'absorption et du courant de compensation peuvent par exemple être égales. Selon encore un autre mode de mise en oeuvre, la valeur de la 10 résistance de compensation est deux fois plus grande que celle d'une résistance de tirage vers le bas du dispositif récepteur. La tolérance peut par exemple être égale à la résistance de compensation multipliée par le courant subsidiaire. Selon un autre aspect, il est proposé un circuit électronique 15 d'un dispositif source USB type C pour compenser une chute de tension sur un câble USB type C connecté entre le dispositif source et un dispositif récepteur USB type C. Le circuit comprend des moyens de régulation configurés pour délivrer, dans une phase de détection de la connexion du câble, sur une broche de 20 configuration de canal dudit dispositif source un courant de décalage de façon à faire monter la tension sur la broche de configuration de canal du dispositif source à une tension de référence choisie et mémoriser ce courant de décalage, et des moyens de traitement configurés pour absorber, dans une 25 phase de charge à l'issue de la phase de détection, un courant d'absorption venant de la broche de configuration de canal du dispositif source, le courant d'absorption dépendant du courant de décalage mémorisé et de ladite chute de tension, et générer sur une broche d'alimentation du dispositif source une tension d'alimentation 30 compensée égale à une tension d'alimentation de référence augmentée de ladite chute de tension à une tolérance près. Un tel circuit électronique pour compenser la chute de tension sur le câble ne comprend aucun convertisseur analogique-numérique ni automate avec un nombre fini d'états. Cela conduit avantageusement à 6 non seulement une diminution sur la consommation énergétique du circuit électronique mais aussi une réduction sur la surface occupée sur le silicium. A titre d'exemple non limitatif, la tension de référence choisie 5 est sélectionnée à partir d'un jeu de valeurs de référence définies par la norme USB 3,1 type C et d'une tolérance. Selon un mode de réalisation, les moyens de régulation sont configurés pour obtenir le courant de décalage à partir d'une somme d'au moins un courant d'échelon et d'un courant subsidiaire dont la 10 valeur est inférieure à celle dudit au moins un courant d'échelon. Selon un autre mode de réalisation, les moyens de régulation comprennent un étage de régulation comportant une source de tension de référence configurée pour générer la 15 tension de référence choisie, et un amplificateur d'erreur recevant la tension de référence choisie et configuré pour faire monter la tension sur la broche de configuration de canal du dispositif source à la tension de référence choisie, et 20 un étage de sortie comportant au moins N modules de sortie couplés en parallèle entre l'amplificateur d'erreur et la broche de configuration de canal du dispositif source et chacun susceptible de délivrer à la broche de configuration de canal du dispositif source un courant d'échelon ou 25 un courant subsidiaire dont la valeur est inférieure à celle du courant d' échelon, la somme de N courants d'échelon étant supérieure ou égale au courant de décalage. Selon encore un autre mode de réalisation, les moyens de 30 traitement comprennent un étage de commutation configuré pour être bloqué dans la phase de détection et être passant dans la phase de charge, un étage d'absorption couplé à l'étage de commutation et configuré pour absorber le courant d'absorption, et 7 un étage de compensation couplé à l'étage d'absorption configuré pour générer à partir du courant d'absorption le courant de compensation circulant à travers une résistance de compensation et générer sur la broche d'alimentation du dispositif source la tension 5 d'alimentation compensée. Selon encore un autre mode de réalisation, l'étage d'absorption et l'étage de compensation comportent chacun une source de courant programmable configurée pour limiter le courant d'absorption. A titre indicatif non limitatif, l'étage d'absorption et l'étage de 10 compensation peuvent par exemple être configurés pour rendre égales les valeurs du courant d'absorption et du courant de compensation. Selon un autre mode de réalisation, la valeur de la résistance de compensation est deux fois plus grande que celle d'une résistance de tirage vers le bas du dispositif récepteur. 15 La tolérance peut par exemple être égale à la résistance de compensation multipliée par le courant subsidiaire. Le circuit électronique peut par exemple être réalisé de façon intégrée. Selon un autre aspect, il est proposé un contrôleur de broches 20 USB type C comprenant le circuit tel que défini ci-avant. Selon un autre aspect, il est proposé un dispositif source USB type C comprenant au moins un contrôleur tel que défini ci-dessus. Selon encore un autre aspect, il est proposé un appareil électronique, tel que téléphone portable cellulaire, tablette, ou 25 ordinateur portable, comprenant au moins un dispositif tel que défini ci-dessus. - les figures 1 à 10 illustrent schématiquement des modes de mise en oeuvre et de réalisation de l'invention. La figure 1 illustre un appareil électronique 1, ici par exemple 30 un ordinateur bureautique ou portable 1, comportant au moins un dispositif source 2 USB type C capable de charger, via un câble 3 USB type C, un dispositif récepteur 4 USB type C, ici par exemple un téléphone portable cellulaire. 8 A des fins de simplification, on ne représente ici qu'un dispositif source 2 de l'appareil électronique 1. Le dispositif source 2 et le dispositif récepteur 4 comprennent chacun un connecteur 5 du type femelle, comportant deux broches de 5 configuration de canal CC1 et CC2, quatre broches de tension d'alimentation VBUS et quatre broches de masse GND, comme illustré sur la figure 2. Selon la norme USB 3,1 type C, toutes les broches de même type décrites ci-dessus sont symétriques par rapport au centre du 10 connecteur 5 de sorte que le connecteur 5 n'impose pas de sens de branchement. Le câble 3 USB type C comporte deux connecteurs de câble 6 du type mâle (figure 3) contenant chacun une broche de configuration de canal CC du câble 3 conçue pour être couplée à une des deux 15 broches de configuration de canal CC1 ou CC2 du dispositif source 2 ou du dispositif récepteur 4, quatre broches de tension d'alimentation VBUS et quatre broches de masse GND. Ces broches de tension d'alimentation VBUS et de masse GND sont reliées respectivement aux broches correspondantes des 20 dispositifs source 2 et récepteur 4 dès lors que les dispositifs source 2 et récepteurs 4 sont reliés via le câble 2. On se réfère maintenant à la figure 4 pour illustrer très schématiquement un exemple de couplage entre le dispositif source 2 et le dispositif récepteur 4 via le câble 3. 25 Le dispositif source 2 comporte ici un contrôleur 7 de broches USB type C couplé respectivement aux broches VBUS, CC1, CC2, GND du dispositif source 2. Le dispositif récepteur 3 comporte ici une résistance de tirage vers le bas (« pull-down » en anglais) Rd couplée entre une broche de 30 configuration de canal, ici par exemple une broche CC2 et une broche de masse GND, et une charge CHG, par exemple un accumulateur à charger, couplée entre une broche de tension d'alimentation VBUS et la broche de masse GND. 9 Les broches VBUS, CC, GND du câble 3 sont respectivement couplées aux broches correspondantes du dispositif source 2 et du dispositif récepteur 4. Les broches CC du câble 3 sont par exemple respectivement couplées à la broche CC1 du dispositif source 2 et à la 5 broche CC2 du dispositif récepteur 4. Par ailleurs, le câble 3 présente une résistance de câble R cab entre ses broches VBUS et une autre résistance de câble R cab entre ses broches GND, comme illustré sur la figure 4. Lorsque la connexion est établie entre le dispositif source 2 et 10 le dispositif récepteur 4 via le câble 3 et que le dispositif source 2 commence à charger le dispositif récepteur 4, une tension d'alimentation de référence Vbus ref est délivrée à la broche VBUS du dispositif source 2. Un courant de charge I chg circule entre les broches d'alimentation VBUS du dispositif source 2 et du dispositif 15 récepteur 4 à travers la résistance de câble R cab. Afin de compenser une chute de tension Vdrop sur le câble 3 due à la présence des résistances de câble R cab, le contrôleur 7 comporte en outre un circuit électronique 8 prévu à cet effet. Selon un mode de réalisation, le circuit 8 comprend des moyens 20 de régulation 9 et des moyens de traitement 10, comme illustré sur la figure 5. Dans une phase de détection PD de la connexion du câble 3, les moyens de régulation 9 sont configurés pour délivrer sur la broche CC1 de configuration de canal dudit dispositif source 2 un courant de 25 décalage Ios. De cette façon, la tension Vcc sur la broche CC1 s'élève jusqu'à une tension de référence choisie Vrefi. Les moyens de régulation 9 sont en outre configurés pour mémoriser ce courant de décalage Ios. Dans une phase de charge PC à l'issue de la phase de détection 30 PD, les moyens de traitement 10 sont configurés pour absorber un courant d'absorption Ta venant de la broche CC1 de configuration de canal du dispositif source 2. Le courant d'absorption Ta dépend du courant de décalage Ios mémorisé et de ladite chute de tension Vdrop. 10 Les moyens de traitement 10 sont en outre configurés pour générer sur une broche VBUS d'alimentation du dispositif source 2 une tension d'alimentation compensée Vbus comp égale à une tension d'alimentation de référence Vbus ref augmentée de ladite chute de 5 tension Vdrop à une tolérance près. On va maintenant décrire plus en détails, toujours en se référant à la figure 5, un exemple de structure interne dudit circuit électronique 8 incorporé dans le dispositif source 2. Les moyens de régulation 9 sont couplés aux broches CC1 et 10 CC2 de configuration de canal, ici par exemple la broche CC1, et comprennent un étage de régulation 11 comportant une source de tension de référence 12, un amplificateur d'erreur 13 et un étage de sortie 14. La source de tension de référence 12 est couplée à la masse 15 GND et configurée pour fournir ladite tension de référence choisie Vrefi. L'amplificateur d'erreur 13 possède une entrée positive E+ couplée à la source de tension de référence 12, une entrée négative E-couplée à la broche CC1 du dispositif source 2, une première sortie Si 20 couplée à l'entrée de l'étage de sortie 14, et une deuxième sortie S2 couplée aux moyens de traitement 10. L'étage de sortie 14 possède une sortie couplée à la broche CC1 du dispositif source 2. L'étage de sortie 14 est configuré pour délivrer sur la broche 25 CC1 le courant de décalage Ios de façon à faire monter la tension Vcc sur ladite broche CC1 jusqu'à la tension de référence Vrefi et pour mémoriser ce courant de décalage Ios. Il convient de noter que la tension Vrefi est choisie en tenant compte d'un des courants nominaux définis par la norme USB 3,1 type 30 C (500mA, 1,5A et 3A), et de tolérances sur la source de courant et la résistance de pull-down Rd du dispositif récepteur 4. Autrement dit, cette tension Vrefi est comprise entre le maximum estimé en fonction de l'implémentation et le maximum autorisé par la norme USB 3,1 type C. 11 Les moyens de traitement 10 sont couplés aux moyens de régulation 9 et sont destinés à délivrer à la broche VBUS du dispositif source 2 la tension d'alimentation compensée Vbus comp compensant la chute de tension Vdrop sur le câble 3. 5 Les moyens de traitement 10 comportent un étage de commutateur 15, un étage d'absorption 16 et un étage de compensation 17. L'étage de commutation 15 est couplé entre la deuxième sortie S2 de l'amplificateur d'erreur 13 et l'étage d'absorption 16, et est 10 destiné à ne rendre les moyens de traitement 10 opérationnels que dans la phase de charge PC à l'issue de la phase de détection PD de la connexion du câble 3. L' étage d' absorption 16 est couplé entre l' étage de commutation 15 et l'étage de compensation 17, et est configuré pour 15 absorber ledit courant d'absorption Ta venant de la broche CC1, et L'étage de compensation 17 est destiné à recevoir la tension d'alimentation de référence Vbus ref délivrée par un automate avec un nombre fini d'états FSM numérique du contrôleur 7 via un convertisseur numérique-analogique CNA du contrôleur 7, et est 20 configuré pour transformer le courant d'absorption Ta en un courant de compensation Icomp et pour générer ladite tension d'alimentation compensée Vbus comp égale à la somme d'une chute de tension Vdrop sur le câble 2 et la tension d'alimentation de référence Vbus ref. Il convient de noter que l'automate FSM et le convertisseur 25 CNA mentionnés ci-dessus sont généralement utilisés dans les contrôleurs USB type C classiques. Par ailleurs, selon la norme USB 3,1, et comme illustré sur la figure 5, le dispositif source 2 comporte en outre une source de courant 18 configurée pour délivrer un courant informatif I cc° sur la 30 broche CC1 de façon à informer le dispositif récepteur 4 connecté via le câble 3 de la capacité courante de puissance d'alimentation du dispositif source 2 sur la broche VBUS. 12 A titre d'exemple, si le courant informatif I cc° est de l'ordre de 330 1.1A, cela signifie que le dispositif source 2 est capable de fournir un courant maximal de 3A. Ce courant informatif I cc° est récupéré au sein du dispositif 5 récepteur 4 (Fig.4) à travers la résistance Rd et la valeur du courant maximal fourni par le dispositif source 2 est déterminée via la tension VRd (Fig. 4) appliquée sur la résistance Rd. On se réfère maintenant à la figure 6 pour illustrer plus en détails un exemple de réalisation de l'amplificateur d'erreur 13 de 10 l'étage de régulation 9. L'amplificateur d'erreur 13 comporte une paire différentielle de transistors MOS TP1 et TP2. La grille du transistor TP1 forme l'entrée positive E+ de l'amplificateur d'erreur 13 et est couplée à la source de tension de 15 référence 12 décrite ci-dessous. Il est par exemple possible de choisir la tension de référence parmi les trois tensions de référence V refl, V ref2, Vref3 comprises entre 0,2V et 2,04V et pouvant par exemple être respectivement égales à 0,5V, 1,1V et 2V. La grille du transistor TP2 forme l'entrée négative E- de 20 l'amplificateur d'erreur 13 et est couplée à la broche de configuration de canal CC1 du dispositif source 2 de façon à recevoir rétroactivement la tension présente à ladite broche CC1. L'amplificateur d'erreur 13 comporte en outre une première source de courant SRCC1 connue en soi et 25 configurée pour fournir un courant I ref, un premier miroir de courant MCN1 du type NMOS couplé à la première source de courant SRCC1 et configuré pour reproduire le courant I ref, un premier miroir de courant MCP1 du type PMOS couplé au 30 premier miroir de courant MCN1 du type NMOS et à la paire différentielle TP1 et TP2, et configuré pour avoir un ratio de transfert en courant m et pour polariser la paire différentielle TP1 et TP2 avec un courant m*I ref, 13 un deuxième miroir de courant MCP2 du type PMOS couplé respectivement à un deuxième et à un troisième miroir de courant MCN2 et MCN3 du type NMOS eux-mêmes couplés respectivement au drain des transistors TP1 et TP2, 5 un premier bloc de sortie BS1 couplé à la deuxième sortie S2 destinée à être couplée aux moyens de traitement 10, et un deuxième bloc de sortie BS2 couplé au premier module de sortie MS1 et à la première sortie Si destinée à être couplée à l'étage de sortie 14. 10 Le premier module de sortie MS1 et le deuxième bloc de sortie BS2 sont respectivement couplés aux premier et deuxième miroirs de courant MCP1 et MCP2 du type PMOS. En appliquant une tension de référence Vrefi (i = 1, 2, ou 3) sur la grille du transistor TP1 et la tension courante de la broche CC1 15 du dispositif source 2 sur la grille du transistor TP2, on a un premier courant Il circulant à travers le transistor TP1 et un deuxième courant 12 circulant à travers le transistor TP2. Par la présence du premier miroir de courant MCP1, la somme des premier et deuxième courants Il et 12 est égale à m*I ref. 20 Par analogie, par la présence du deuxième miroir de courant MCP2 du type PMOS ayant un ratio de transfert en courant étant égal à 1 et des deuxième et troisième miroirs de courant MCN2 et MCN3 du type NMOS chacun ayant un ratio de transfert en courant n, la différence AI entre les premier et deuxième courants Il et 12 génère un 25 troisième courant 13 étant égal à n*(I241)=n*AI et circulant lorsque le deuxième courant 12 est supérieur au premier courant H, vers un noeud ND entre les premier et deuxième blocs de sortie BS1 et BS2, ou lorsque le premier courant Il est supérieur au deuxième courant 12, à partir du noeud ND. 30 Le premier bloc de sortie BS1 comprend un quatrième miroir de courant MCN4 du type NMOS couplé à la tension d'alimentation VDD via un troisième transistor PMOS TP3 dont la grille est couplée à la grille des transistors du premier miroir de courant MCP1 du type 14 PMOS, et à un quatrième transistor TP4 du type PMOS dont la grille est couplée à sa source et à la deuxième sortie S2. Le deuxième bloc de sortie BS2 comprend un troisième miroir de courant MCP3 du type PMOS couplé à la masse GND via un 5 premier transistor TN1 du type NMOS dont les grille et drain sont mutuellement couplés, et à un deuxième transistor TN2 du type NMOS dont la grille est couplée à son drain et à la première sortie Si. Il convient de noter que les troisième et quatrième miroirs de courant MCP3 et MCN4 sont configurés pour polariser le deuxième 10 transistor TN2 et les ratios de transfert m et n sont choisis en fonction de la valeur du courant de référence I ref de façon à générer un quatrième courant 14 circulant à travers le deuxième transistor TN2 et étant égal au courant n*AI. On se réfère maintenant aux figures 7 et 8 pour illustrer 15 schématiquement un exemple de réalisation de l'étage de sortie 14. N modules de sortie MSi sont couplés en parallèle entre la première sortie Si de l'amplificateur d'erreur 13 et la broche CC1 du dispositif source 2. Chaque module de sortie MSi reçoit 20 la tension appliquée VGmui sur les grilles des transistors PMOS du premier miroir de courant MCP1, un premier signal de contrôle SC1, un deuxième signal de contrôle SC2 dont la valeur est complémentaire à celle du premier signal de contrôle SC1, et 25 la tension appliquée Vtn2 sur la grille du deuxième transistor TN2 du type NMOS. Il convient de noter que dans la phase de détection PD le premier signal de contrôle SC1 est dans l'état bas et le deuxième signal de contrôle SC2 est dans l'état haut tandis que dans la phase de 30 charge PC le premier signal de contrôle SC1 est dans l'état haut et le deuxième signal de contrôle SC2 est dans l'état bas. Chaque module de sortie MSi est susceptible de délivrer à sa sortie un courant maximal étant égal à un courant d'échelon Istep. 15 Afin d'assurer que le courant de compensation Ios délivré à la sortie de l'étage de sortie 14 soit suffisamment grand de façon à faire monter la tension Vcc sur la broche CC1 du dispositif source 2 via le câble 3 jusqu'à la tension de référence choisie Vrefi, le nombre N de 5 modules de sortie doit satisfaire la relation suivante : Rd * (I cc° + N * Istep) > Vrefi = I cc° * Rd + Ios * Rd On peut en déduire donc que N doit satisfaire la relation : N * Istep Ios La figure 8 illustre schématiquement un exemple de réalisation 10 d'un module de sortie MSi de l'étage de sortie 14. Le module de sortie MSi comporte un bloc comparateur de courant BCC comprenant un premier TSN1 et un deuxième transistor TSN2 de sortie du type NMOS couplés en série entre une deuxième source de courant SRCC2 délivrant un courant de référence égal à 15 i*k*I ref, d'où i est un entier entre 1 et N et kE(0,1]. La grille du premier transistor TSN1 est destinée à recevoir le deuxième signal de contrôle SC2 et la grille du deuxième transistor TSN2 est couplée à la grille du deuxième transistor TN2 de façon à former un miroir de courant du type NMOS. 20 Lors de la phase de détection PD, le deuxième signal de contrôle SC2 est dans l'état haut et un courant d'entrée Te circule à travers le deuxième transistor TSN2. Le module de sortie MSi comporte en outre un bloc de modulation BMOD comprenant un premier TSP1 et un deuxième TSP2 25 transistor de sortie du type PMOS couplés en série entre la tension d'alimentation VDD et la sortie SMS du module de sortie MSi. La grille du premier transistor TSP1 est couplée à la tension VGMCP1 et la grille du deuxième transistor TSP2 est couplée au drain du premier transistor TSN1. 30 Lorsque I4>>i*k*I ref, le courant Te est égal au courant de référence correspondant i*k*I ref, la grille du deuxième transistor TSP2 est reliée à la masse GND via les premier TSN1 et deuxième transistors TSN2. 16 Par conséquent, le deuxième transistor TSP2 est dans l'état passant de façon à délivrer un courant de modulation Imod égal au courant d'échelon Istep. Lorsque I4 14 > p*I ref, p étant le nombre de module actifs lorsque la boucle régule. Par conséquent, p modules de sortie MS1 à MSp sont activés pour délivrer un courant Istep, le (p+1)ième module de sortie MS(p+1) délivre un courant subsidiaire Is pour que Ios = p*Istep+Is, et les modules MS(p+2), MS(p+3), 25 ...MS(N) délivrent un courant nul. Chaque module de sortie MSi comprend en outre un bloc de mémorisation BM comportant un inverseur INVi classique couplé entre la tension VDD et la masse GND via un transistor d'inverseur Tinvi. Lorsque le premier signal de contrôle SC1 est dans l'état bas, 30 le circuit 8 fonctionne dans la phase de détection PD et p+1 modules de sortie MS1 à MS(p+1) sont activés. L'état de la grille du transistor TSP2 de chacun des N modules de sortie MSi est mémorisé par le bloc de mémorisation BM correspondant. 17 Lorsque le premier signal de contrôle SC1 est dans l'état haut, le circuit 8 fonctionne dans la phase de charge PC et le bloc de comparateur de courant BCC est dans l'état bloqué. La grille du deuxième transistor TSP2 est couplée à la masse GND via le bloc de 5 mémorisation BM. L'étage de sortie 14 délivre dans la phase de charge PC, par les p modules de sortie MS1 à MSp déjà activés dans la phase de détection PD, un courant p*Istep sur la broche CC1 du dispositif source 2. On se réfère maintenant à la figure 9 pour illustrer 10 schématiquement plus en détails un exemple de réalisation des moyens de traitement 10. L'étage de commutation 15 des moyens de traitement 10 comporte ici par exemple un transistor d'entrée TEP du type PMOS dont la grille est 15 couplée à la deuxième sortie S2 (figure 6), un transistor de commutation TCN du type NMOS, et une impédance de gain Zg couplés en série entre la tension VDD et la masse GND. La grille du transistor de commutation TCN est contrôlée par le 20 deuxième signal de contrôle SC2. Lorsque le deuxième signal de contrôle SC2 est dans l'état bas, le circuit 8 est dans la phase de charge PC et l'étage de commutation 15 est dans l'état passant. Dans ce cas-là, le transistor TEP et l'impédance Zg fonctionnent comme un étage de gain en source commune contrôlé par 25 le deuxième signal de contrôle SC2. L'étage d'absorption 16 comprend un transistor de tirage (« pull » en anglais) TTN du type NMOS et une source de courant programmable SCP. La grille du transistor TTN est couplée entre le transistor de 30 commutation TCN et l'impédance Zg, le drain est couplé à la broche CC1 du dispositif source 2 et la source est couplée à la source de courant programmable SCP. Cette source est contrôlée par la tension VGmcNi appliquée sur les grilles des transistors du premier miroir de courant MCN1. 18 La source de courant programmable SCP comporte par exemple trois transistors du type NMOS couplés en parallèle entre la source du transistor TTN et la masse GND, et un bloc de sélection classique alimenté par la tension VGmcNi et contrôlé par un signal de sélection 5 SS. Le transistor TTN est configuré pour absorber un courant d'absorption Ta (« sinking current » en anglais) venant de la broche CC1 du dispositif source 2 et la source de courant programmable SCP est configurée pour limiter l'amplitude de ce courant d'absorption Ta 10 de façon à éviter une éventuelle surcompensation par exemple dans un cas de câble abîmé. De ce fait, dans la phase de charge PC, le courant Icc circulant à travers la résistance « pull-down » Rd via la broche CC2 du dispositif récepteur 2 est égal à : 15 Icc = I cc° + p * Istep - Ta Les moyens de régulation 9 imposent, dans la phase de détection PD, la tension de référence choisie Vrefi à la broche CC1 du dispositif source 2. La tension présente à la broche CC1 du dispositif source 2 est 20 donc : Vcc = Vrefi = VRd +R cab * I chg où I chg représente le courant circulant à travers la charge CHG du dispositif récepteur 4 comme illustré sur la figure 4. On a 25 VRd = Rd * Icc = Rd * (Tee() + p * Istep - Ta) et Rd * (Tee() + p * Istep) =Vrefi - Rd * Is On peut donc en déduire que: Ta = R cab * I chg / Rd - Is. L'étage de compensation 17 reçoit à ses entrées la tension de 30 grille Vgttn du transistor de tirage TTN, la tension VGmcNi et la tension d'alimentation de référence Vbus ref et est configuré pour 19 transformer le courant d'absorption Ta en un courant de compensation Icomp et pour générer une tension Vbus comp d'alimentation compensée en fonction du courant de compensation Icomp et de la tension d'alimentation de référence Vbus ref. 5 On se réfère maintenant à la figure 10 pour illustrer plus en détail un exemple de réalisation de l'étage de compensation 17. On trouve au sein de l'étage de compensation 17 un transistor de tirage TTN copy et une source de courant programmable SCP copy identique à celle de l'étage d'absorption 16. 10 Le transistor TTN copy est identique à celui de l'étage d'absorption 16. Sa source est couplée à la source de courant programmable SCP copy et sa grille est couplée à la tension de grille Vgttn. Le courant Ia copy circulant à travers le transistor de tirage TTN copy est donc égal au courant d'absorption Ta. 15 L'étage de compensation 17 comporte en outre un miroir de courant de compensation MCC connu en soi et configuré pour générer un courant de compensation Icomp ayant la même amplitude que le courant d'absorption Ta et un sens inverse. En recevant la tension Vbus ref en provenance du 20 convertisseur numérique-analogique CNA (figure 5) du dispositif source 2, le courant de compensation Icomp circule à travers une résistance de compensation Rcomp. De ce fait, la tension d'alimentation compensée Vbus comp est égale à la somme de la tension d'alimentation de référence Vbus ref et 25 de la tension Vcomp traversant la résistance de compensation Rcomp. On a donc Vbus comp = Vbus ref + Rcomp * Icomp Comme le courant Icomp est égal au courant d'absorption Ta Ta = R cab * I chg / Rd - Is, 30 on peut donc obtenir Vbus comp = Vbus ref + Rcomp * (R cab * I chg) / Rd - Rcomp * Is. 20 Si Rcomp * Is É 10mV, ce terme peut être négligé et être considéré comme une tolérance. On obtient donc : Vbus comp = Vbus ref + Rcomp * (R cab * I chg) / Rd. 5 Sachant que la chute de tension Vdrop sur le câble 3 est égale à: Vdrop = 2 * R cab * I chg, On obtient alors Vbus comp = Vbus ref + Rcomp * Vdrop / (2 * Rd). 10 Dans le cas où la valeur de la résistance Rcomp est configurée pour être égale à deux fois la résistance Rd, ici par exemple Rcomp=2*5,1 Kohm, la chute de tension Vdrop sur le câble 3 est compensée dans la nouvelle tension d'alimentation compensée Vbus comp à une tolérance près, à savoir Rcomp * REVENDICATIONS1. Procédé de compensation d'une chute de tension (Vdrop) sur un câble (3) USB type C connecté entre un dispositif source (2) USB type C et un dispositif récepteur (4) USB type C, le procédé comportant une phase de détection (PD) de la connexion du câble (3) incluant une délivrance par le dispositif source (2) sur une broche (CC1) de configuration de canal dudit dispositif source (2) d'un courant de décalage (Ios) de façon à faire monter la tension (Vcc) sur la broche (CC1) de configuration de canal du dispositif source (2) à une tension de référence choisie (Vrefi), et une mémorisation de ce courant de décalage (Ios) dans le dispositif source (2), et une phase de charge (PC), à l'issue de la phase de détection (PD), incluant une absorption par le dispositif source (2) d'un courant d'absorption (Ta) venant de la broche (CC1) de configuration de canal du dispositif source (2), le courant d'absorption dépendant du courant de décalage (Ios) mémorisé et de ladite chute de tension (Vdrop), et une génération par le dispositif source (2), sur une broche (VBUS) d'alimentation du dispositif source (2), d'une tension d'alimentation compensée (Vbus comp) égale à une tension d'alimentation de référence (Vbus ref) augmentée de ladite chute de tension (Vdrop) à une tolérance près. 2. Procédé selon la revendication 1, dans lequel la tension de référence choisie (Vrefi) est sélectionnée à partir d'un jeu de valeurs de référence définies par la norme USB 3,1 type C et d'une tolérance. 3. Procédé selon la revendication 1 ou 2, dans lequel le courant de décalage (Ios) est obtenu de façon incrémentale à partir d'une somme d'au moins un courant d'échelon (Istep) et d'un courant 22 subsidiaire (Is) dont la valeur est inférieure à celle dudit au moins un courant d'échelon (Istep). 4. Procédé selon l'une quelconque des revendications précédentes, dans lequel la génération de la tension d'alimentation 5 compensée (Vbus comp) comporte une génération par le dispositif source (2) à partir du courant d'absorption (Ta), d'un courant de compensation (Icomp) circulant à travers une résistance de compensation (Rcomp) de façon à obtenir ladite chute de tension(Vdrop), et 10 la somme de la chute de tension (Vdrop) et de la tension d'alimentation de référence (Vbus ref). 5. Procédé selon la revendication 4, dans lequel les valeurs du courant d'absorption (Ta) et du courant de compensation (Icomp) sont égales. 15 6. Procédé selon la revendication 4 ou 5, dans lequel la valeur de la résistance de compensation (Rcomp) est deux fois plus grande que celle d'une résistance de tirage vers le bas (Rb) du dispositif récepteur (4). 7. Procédé selon l'une quelconque des revendications 4 à 6, 20 dans lequel la tolérance est égale à la résistance de compensation (Rcomp) multipliée par le courant subsidiaire (Is). 8. Circuit électronique d'un dispositif source (2) USB type C pour compenser une chute de tension (Vdrop) sur un câble (3) USB type C connecté entre le dispositif source (2) et un dispositif récepteur 25 (4) USB type C, le circuit (8) comprenant des moyens de régulation (9) configurés pour délivrer, dans une phase de détection (PD) de la connexion du câble (3), sur une broche (CC1) de configuration de canal dudit dispositif source (2) un courant de décalage (Ios) de façon à faire monter la tension (Vcc) sur la 30 broche (CC1) de configuration de canal du dispositif source (2) à une tension de référence choisie (Vrefi) et mémoriser ce courant de décalage (Ios), et des moyens de traitement (10) configurés pour absorber, dans une phase de charge (PC) à l'issue de la phase de détection (PD), un 23 courant d'absorption (Ta) venant de la broche (CC1) de configuration de canal du dispositif source (2), le courant d'absorption (Ta) dépendant du courant de décalage (Ios) mémorisé et de ladite chute de tension (Vdrop), et générer sur une broche (VBUS) d'alimentation du 5 dispositif source (2) une tension d'alimentation compensée (Vbus comp) égale à une tension d'alimentation de référence (Vbus ref) augmentée de ladite chute de tension (Vdrop) à une tolérance près. 9. Circuit selon la revendication 8, dans lequel la tension de 10 référence choisie (Vrefi) est sélectionnée à partir d'un jeu de valeurs de référence définies par la norme USB 3,1 type C et d'une tolérance. 10. Circuit selon la revendication 8 ou 9, dans lequel les moyens de régulation (9) sont configurés pour obtenir le courant de décalage (Ios) à partir d'une somme d'au moins un courant d'échelon 15 (Istep) et d'un courant subsidiaire (Is) dont la valeur est inférieure à celle dudit au moins un courant d'échelon (Istep). 11. Circuit selon la revendication 10, dans lequel les moyens de régulation (9) comprennent un étage de régulation (11) comportant 20 une source de tension de référence (12) configurée pour générer la tension de référence choisie (Vrefi), et un amplificateur d'erreur (13) recevant la tension de référence choisie (Vrefi) et configuré pour faire monter la tension (Vcc) sur la broche (CC1) de configuration de canal du dispositif source (2) à la 25 tension de référence choisie (Vrefi), et un étage de sortie (14) comportant au moins N modules de sortie (MSi) couplés en parallèle entre l'amplificateur d'erreur (13) et la broche (CC1) de configuration de canal du dispositif source (2) et chacun susceptible de délivrer à la 30 broche (CC1) de configuration de canal du dispositif source (2) un courant d'échelon (Istep) ou un courant subsidiaire (Is) dont la valeur est inférieure à celle du courant d'échelon (Istep), la somme des N échelons de courants (Istep) étant supérieure ou égale au courant de décalage (Ios). 24 12. Circuit selon l'une quelconque des revendications 8 à 11, dans lequel les moyens de traitement (10) comprennent un étage de commutation (15) configuré pour être bloqué dans la phase de détection et être passant dans la phase de charge, 5 un étage d'absorption (16) couplé à l'étage de commutation (15) et configuré pour absorber le courant d'absorption (Ta), et un étage de compensation (17) couplé à l'étage d'absorption (16) configuré pour générer à partir du courant d'absorption (Ta) le courant de compensation (Icomp) circulant à travers une résistance de 10 compensation (Rcomp) et générer sur la broche (VBUS) d'alimentation du dispositif source (2) la tension d'alimentation compensée (Vbus comp). 13. Circuit selon la revendication 12, dans lequel l'étage d'absorption (16) et l'étage de compensation (17) comportent chacun 15 une source de courant programmable (SCP, SCP copy) configurée pour limiter le courant d'absorption (Ta). 14. Circuit selon la revendication 12 ou 13, dans lequel l'étage d'absorption (16) et l'étage de compensation (17) sont configurés pour rendre égales les valeurs du courant d'absorption (Ta) et du courant de 20 compensation (Icomp). 15. Circuit selon l'une quelconque des revendications 12 à 14, dans lequel la valeur de la résistance de compensation (Rcomp) est deux fois plus grande que celle d'une résistance de tirage vers le bas (Rb) du dispositif récepteur (4). 25 16. Circuit selon l'une quelconque des revendications 12 à 15, dans lequel la tolérance est égale à la résistance de compensation (Rcomp) multipliée par le courant subsidiaire (Is). 17. Circuit selon l'une quelconque des revendications 8 à 16, réalisé de façon intégrée. 30 18. Contrôleur de broches USB type C comprenant le circuit (8) selon l'une quelconque des revendications 8 à 17. 19. Dispositif source USB type C comprenant au moins un contrôleur (7) selon la revendication 18. 25 20. Appareil électronique, tel que téléphone portable cellulaire, tablette, ou ordinateur portable, comprenant au moins un dispositif (2) selon la revendication 19.