FR 3063573 A1 20180907 FR 1751665 A 20170301 1 Dispositif fusible intégré Des modes de réalisation de l'invention concernent les circuits intégrés et plus particulièrement les dispositifs fusibles (« fuse » en langue anglaise). Un dispositif fusible est classiquement un dispositif qui possède naturellement un état électriquement passant ou fermé (dans lequel il autorise le passage d'un courant et se comporte alors comme un interrupteur fermé) ainsi qu'un état électriquement ouvert (dans lequel il se comporte comme un interrupteur ouvert (aux fuites éventuelles de courant près)). Le dispositif fusible passe de son état électriquement passant à son état électriquement ouvert en présence d'un évènement déclencheur et ce passage est irréversible, c'est-à-dire que le dispositif fusible étant passé dans son état électriquement ouvert ne peut pas retourner dans son état électriquement passant. Les dispositifs fusibles trouvent de nombreuses applications en électronique et permettent notamment après réalisation du circuit intégré de régler des valeurs capacitives et/ou résistives. A cet égard on peut par exemple réaliser un réseau de condensateurs connectés en parallèle par l'intermédiaire de dispositifs fusibles que l'on va rendre sélectivement ouverts en fonction de la valeur finale capacitive souhaitée. Parmi les applications possibles on peut citer non limitativement les circuits de mémoires, en particulier les mémoires EEPROM, au sein desquels on procède à des réglages (« trimming ») de capacités. Actuellement une solution classique pour réaliser un dispositif fusible consiste à utiliser une ligne de métal (naturellement électriquement passante) que l'on vient faire fondre localement à l'aide d'un faisceau laser de façon à faire passer le fusible dans son état ouvert. Cependant une telle technique nécessite un équipement supplémentaire (laser) et des étapes de procédé supplémentaires. 3063573 2 Il existe un besoin de simplifier la réalisation et la mise en oeuvre de dispositifs fusibles au sein des circuits intégrés. Selon des modes de réalisation il est proposé une structure totalement différente de di spositif fusible possédant un état 5 naturellement électriquement passant et capable d'être placé dans un état électriquement ouvert par une modification de son comportement électronique. Selon un mode de réalisation il est proposé d'utiliser comme élément fusible une diode ou jonction PN non idéale et fuiteuse dans 10 son mode de fonctionnement en inverse présentant une très faible résistance ce qui lui confère un état électriquement passant. Par contre après programmation, c'est-à-dire après application d'une tension de polarisation inverse suffisante, la diode ne se comporte plus comme une diode mais comme un élément résistif présentant une valeur 15 résistive particulièrement élevée. Ainsi selon un aspect il est proposé un circuit intégré comprenant au moins un dispositif fusible configuré pour passer d'un état électriquement fermé à un état électriquement ouvert. Le dispositif fusible comprend une région semiconductrice de 20 jonction PN électriquement isolée du reste du circuit intégré, configurée pour fonctionner dans son mode inverse lors de l'application d'une tension de polarisation inverse inférieure un seuil de tension, le dispositif fusible étant alors dans son état électriquement fermé, et pour se comporter, après application d'une 25 tension de polarisation inverse supérieure ou égale audit seuil de tension, comme une résistance de valeur suffisamment élevée de façon à ce que le dispositif fusible soit considéré comme étant dans son mode électriquement ouvert. En fonction des applications, et en particulier en fonction des 30 tensions utilisées dans le circuit intégré, l'homme du métier saura configurer la région de jonction de façon à obtenir, pour l'application et les tensions envisagées, une valeur de résistance suffisamment élevée pour considérer le dispositif fusible comme étant dans son 3063573 3 mode électriquement ouvert, c'est-à-dire présentant un courant de fuite négligeable. Ainsi à titre d'exemple non limitatif, dans le mode électriquement ouvert la région semiconductrice de jonction PN est 5 configurée de façon à ce que la valeur de ladite résistance puisse être comprise entre environ 1 Mégohms et environ 50 Mégohms, par exemple pour des tensions de l'ordre de 1 à quelques volts, en particulier 5 volts. Selon un mode de réalisation la région semiconductrice de 10 jonction PN est configurée de façon à ce que le rapport entre la valeur de la résistance dans le mode électriquement ouvert et la valeur de la résistance de la jonction PN dans son mode de fonctionnement inverse soit compris entre environ 106 et environ 5 108. Selon un mode de réalisation, la région semiconductrice de 15 jonction PN est configurée de façon à ce que la courbe d'évolution du niveau du courant traversant la jonction PN lorsqu'elle est polarisée en inverse, croisse avec la tension de polarisation inverse jusqu'à ce que la tension de polarisation inverse reste inférieure audit seuil de tension, le dispositif fusible étant alors dans son état électriquement 20 fermé, puis chute brutalement en dessous d'un premier seuil de courant lorsque la tension de polarisation inverse atteint ledit seuil de tension. A cet instant la région de jonction PN ne se comporte plus comme une diode mais le comportement électrique de la région de jonction a été modifié de façon irréversible pour se comporter comme 25 une résistance de forte valeur. Plus particulièrement, la région semiconductrice de jonction PN est configurée de façon à ce que le rapport entre le niveau du courant juste avant ladite chute et le premier seuil de courant, c'est-à-dire juste après ladite chute, soit compris entre environ 108 et environ 30 1012. Un exemple non limitatif de structure permettant d'obtenir les effets mentionnés ci-avant est le suivant : la région semiconductrice de jonction PN comporte 3063573 4 une première zone semiconductrice ayant un premier type de conductivité P et une deuxième zone semiconductrice ayant un deuxième type de conductivité N opposé au premier type de conductivité, formant à leur interface une jonction PN, 5 une première zone de contact électriquement conductrice sur la première zone semiconductrice, une deuxième zone de contact électriquement conductrice sur la deuxième zone semiconductrice, la jonction PN n'étant pas au contact des deux zones de contact 10 et l'une au moins des première et deuxième zones ayant une concentration de dopants non homogène avec une valeur de concentration plus faible au niveau de la jonction qu'au niveau de la zone de contact correspondante. Dans une première variante, celle des deux zones qui présente 15 une concentration de dopants non homogène peut être de type de conductivité P. Dans cette première variante, selon un mode de réalisation, la première zone semiconductrice comporte un premier domaine, par exemple dopé P+, et un deuxième domaine moins fortement dopé que 20 le premier domaine, par exemple dopé P, le deuxième domaine étant disposé à contact entre le premier domaine de la première zone et la deuxième zone, par exemple dopée N+, la jonction PN étant adaptée à se former entre le deuxième domaine et la deuxième zone, et les deux zones de contact sont situées respectivement sur le premier domaine et 25 sur la deuxième zone. Cela étant il est préférable dans certains cas que celle des deux zones qui présente une concentration de dopants non homogène soit de type de conductivité N. Cette autre variante permet en particulier d'avoir une valeur plus faible pour ledit seuil de tension qui 30 occasionne ladite chute brutale de courant. Dans cette autre variante, selon un mode de réalisation, la deuxième zone semiconductrice comporte un premier domaine, par exemple dopé N+, et un deuxième domaine moins fortement dopé que le premier domaine, par exemple dopé N, le deuxième domaine étant 3063573 5 disposé à contact entre le premier domaine de la deuxième zone et la première zone, par exemple dopée P+, la jonction PN étant adaptée à se former entre le deuxième domaine et la première zone, et les deux zones de contact sont situées respectivement sur le premier domaine et 5 sur la première zone. Les effets mentionnés ci-avant peuvent être obtenus quelle que soit la concentration de dopants du deuxième domaine. Cela étant pour obtenir des effets industriellement acceptables avec notamment un seuil de tension pas trop élevé et compatible avec les technologies 10 employées dans les circuits intégrés, typiquement un seuil de tension inférieur à 15 volts, la concentration de dopants du deuxième domaine est avantageusement supérieure ou égale à 5c/10 et inférieure ou égale à 5c/10, où c est la concentration de dopants du premier domaine. De même, la longueur du deuxième domaine influence la valeur 15 du seuil de tension. Aussi, là encore pour obtenir des effets industriellement acceptables avec notamment un seuil de tension pas trop élevé et compatible avec les technologies employées dans les circuits intégrés, typiquement un seuil de tension inférieur à 15 volts, la longueur du 20 deuxième domaine est avantageusement supérieure ou égale à 0,5 micromètres et avantageusement inférieure ou égale à 2,5 micromètres. La région semiconductrice de jonction est avantageusement isolée du substrat du circuit intégré par une région isolante. Ceci permet de ne pas perturber le fonctionnement du dispositif fusible par 25 des diodes parasites dues à la présence du substrat. La région semiconductrice de jonction peut comprendre un barreau de polysilicium dopé reposant sur une région isolante du type tranchée peu profonde (STI : Shallow Trench Insulation). Ceci permet d'isoler la région semiconductrice de jonction d'un substrat massif ou 30 d'un caisson. L'épaisseur de la région semiconductrice de jonction peut alors être comprise entre 2 micromètres et 2,5 micromètres. En variante, le substrat peut être du type silicium sur isolant (SOI : Silicon On Insulator) comportant un substrat porteur, une 3063573 6 couche isolante enterrée située sur le substrat porteur et un film semiconducteur reposant sur la couche isolante enterrée, et la région semiconductrice de jonction est alors une partie dopée du film semiconducteur, repose sur la couche isolante enterrée et est 5 latéralement isolée du reste du film semiconducteur, par exemple par des tranchées peu profondes. Selon un autre aspect il est proposé un circuit intégré comprenant au moins un dispositif fusible configuré pour passer d'un état électriquement fermé à un état électriquement ouvert, dans lequel 10 le dispositif fusible comprend une région semiconductrice de jonction PN, électriquement isolée du reste du circuit intégré et comportant une première zone semiconductrice ayant un premier type de conductivité P, une deuxième zone semiconductrice ayant un deuxième type de conductivité N opposé au premier type de conductivité, formant à leur 15 interface une jonction PN, une première zone de contact électriquement conductrice sur la première zone semiconductrice, une deuxième zone de contact électriquement conductrice sur la deuxième zone semiconductrice, la jonction PN n'étant pas au contact des deux zones de contact, l'une au moins des première et deuxième zones ayant 20 une concentration de dopants non homogène avec une valeur de concentration plus faible au niveau de la jonction qu'au niveau de la zone de contact correspondante. Un tel dispositif fusible peut également être configuré pour stocker une information binaire dont la valeur logique dépend de l'état 25 passant ou ouvert du dispositif. Et cet état peut être aisément déterminé à l'aide de moyens de lecture, par exemple un circuit logique de mesure qui va par exemple déterminer le courant traversant le dispositif par application d'une tension de lecture sur les deux zones de contact. 30 Lorsque le circuit intégré comprend plusieurs dispositifs fusibles, ils peuvent par exemple stocker un mot numérique, par exemple mais non limitativement un identifiant du circuit intégré. Dans ce cas les moyens de lecture sont configurés pour détecter l'état de chacun de ces dispositifs fusibles. 3063573 7 D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : 5 -les figures 1 à 9 illustrent schématiquement différents modes de mise en oeuvre et de réalisation de l'invention. Sur les figures 1 et 2, la référence IC désigne un circuit intégré comportant au-dessus d'une région d'isolation RIS, ici une tranchée peu profonde c'est-à-dire une tranchée ayant typiquement une 10 profondeur comprise entre 250 nm et 400 nm, un dispositif fusible DFS. La tranchée peu profonde RIS est ménagée dans un substrat SB dans et sur lequel peuvent être réalisés d'autres composants du circuit intégré comme par exemple des transistors TR. 15 La figure 2 est une vue en coupe selon la ligne II-II de la figure 1 sur laquelle, à des fins de simplification, n'ont pas été représentés les transistors TR. Le dispositif fusible comprend une région semiconductrice de jonction PN, référencée RJ électriquement isolée du reste du circuit 20 intégré IC. En effet, dans l'exemple décrit ici, la région semiconductrice de jonction RJ est située au-dessus de la région isolante RIS et comporte un barreau de polysilicium dopé selon une configuration de dopage qui sera détaillée plus en détail ci-après. 25 Le barreau de polysilicium est isolé latéralement des autres composants du circuit intégré, en l'espèce les transistors TR, par une autre région isolante, typiquement un matériau diélectrique communément désigné par l'homme du métier sous le vocable anglosaxon de PMD (Pre-Metal Dielectric). 30 Par ailleurs, comme il est classique dans la fabrication du circuit intégré, le barreau de polysilicium RJ est recouvert d'une couche isolante 2 (généralement désignée par l'homme du métier sous le vocable de « couche SiProt ». 3063573 8 L'épaisseur de la région semiconductrice de jonction RJ est par exemple comprise entre 1000 Àngstrôms et 2500 Àngstrôms et peut être égale à 2000 Ângstrôms. Cette épaisseur correspond par ailleurs avantageusement à la hauteur des grilles GR des transistors TR. 5 Il n'est pas absolument nécessaire que la région semiconductrice de jonction RJ repose sur une région RIS du type tranchée peu profonde. En effet, cette région RJ pourrait également se situer directement au-dessus du substrat SB. Dans ce mode de réalisation, une couche isolante (typiquement une couche de dioxyde 10 de silicium qui est habituellement présente dans la fabrication des circuits intégrés) est disposée entre le substrat SB et la région RJ. Dans l'exemple décrit sur les figures 1 et 2, la région semiconductrice de jonction PN référencée RJ comporte une première zone semiconductrice Z1 ayant le type de conductivité P et dopée P+. 15 Typiquement, pour une épaisseur de région RJ de l'ordre de 2500 Ângstrôms, la concentration de dopants dans la première zone Z1 est de l'ordre de 1020 atomes/cm' et a été par exemple obtenue à partir d'une implantation de bore avec une dose de l'ordre de 2,5 1015 atomes/cm2. 20 La région semiconductrice RJ comporte par ailleurs une deuxième zone semiconductrice Z2 ayant le type de conductivité N. La première zone Z1 et la deuxième zone Z2 sont en contact et forment à leur interface une jonction PN référencée JCT. Le dispositif fusible DFS comporte par ailleurs une première 25 zone de contact ZC1 électriquement conductrice située sur la première zone semiconductrice Z1 et une deuxième zone de contact électriquement conductrice ZC2 située sur la deuxième zone semiconductrice Z2. Ces deux zones de contact peuvent être classiquement des 30 zones comportant un siliciure de métal. Elles sont destinées à être couplées à des contacts électriquement conducteurs CT1 et CT2 qui vont permettre de connecter les zones Z1 et Z2 au premier niveau de métal de la partie d'interconnexion (communément désignée par l'homme du métier sous 3063573 9 le vocable anglosaxon de BEOL « Back End Of Line ») du circuit intégré IC. D'une façon générale, la jonction JCT n'est pas en contact des deux zones de contact ZC1 et ZC2 de façon à ce qu'elle ne soit pas 5 court-circuitée. Par ailleurs, d'une façon générale, l'une au moins des première et deuxième zones Z1 et Z2 a une concentration de dopants non-homogène avec une valeur de concentration plus faible au niveau de la jonction JCT qu'au niveau de la zone de contact correspondante. 10 Ainsi, dans l'exemple décrit ici, c'est la deuxième zone Z2, de type de conductivité N, qui a une concentration de dopants non-homogène avec une concentration de dopants plus faible au niveau de la jonction JCT qu'au niveau de la zone de contact correspondante ZC2. 15 Dans l'exemple décrit ici, cette concentration non-homogène de dopants de la deuxième zone Z2 est obtenue par la réalisation par implantation dans cette deuxième zone Z2, de deux domaines de concentrations différentes. Plus précisément, la deuxième zone semiconductrice Z2 20 comporte un premier domaine Dl et un deuxième domaine D2 moins fortement dopé que le premier domaine Dl. Ainsi, dans cet exemple, le premier domaine Dl est dopé N+ avec une concentration de dopants par exemple identique à celle de la première zone Z1 soit une concentration de l'ordre de 1020 atomes/cm' 25 qui a été cette fois-ci obtenue par implantation d'arsenic avec une dose de l'ordre de 2,5 1015 atomes/cm2. La concentration de dopants du deuxième domaine D2 est ici de l'ordre de 4 1019 atomes/cm' qui a été obtenue par implantation d'arsenic avec une dose de l'ordre de 8 1014 atomes/cm2. 30 On voit donc ici que la concentration c2 de dopants du domaine D2 est de l'ordre de 0,4 fois la concentration c de dopants du premier domaine Dl . 3063573 10 Cette concentration c2 est par ailleurs également inférieure à la concentration de dopants de la première zone semiconductrice Z1 de façon à conserver un effet de diode « fuiteuse ». D'une façon générale, la région semiconductrice de jonction 5 PN référencée RJ est configurée pour fonctionner dans son mode inverse lors de l'application d'une tension de polarisation inverse inférieure à un seuil de tension, le dispositif fusible étant alors dans un état électriquement fermé. Par ailleurs, cette région semiconductrice de jonction RJ est 10 également configurée pour se comporter, après application d'une tension de polarisation inverse supérieure ou égale audit seuil de tension, comme une résistance de valeur suffisamment élevée de façon à ce que le dispositif fusible soit considéré comme étant dans son mode électriquement ouvert. 15 Ceci est illustré plus en détail sur les figures 3 et 4. La figure 3 représente l'évolution du courant traversant la région semiconductrice de jonction RJ en fonction de la tension qui est appliquée entre les deux zones de contact ZC1 et ZC2 pour différentes valeurs de la longueur L du deuxième domaine D2 et de la largeur W 20 de la région semiconductrice RJ. Comme illustré sur la figure 1, la longueur L est la distance séparant le premier domaine Dl de la deuxième zone Z2 de la jonction JCT tandis que la largeur W est la dimension transversale de la région RJ comptée orthogonalement à la longueur L. 25 La courbe CV2 a été élaborée pour une largeur W égale à 7,4 microns et une longueur L égale à 2 microns. Pour la courbe CV3, W est égal à 7,4 microns et L égal à 1,5 micron. Pour la courbe CV4, W = 0,7 micron et L = 2 microns. 30 Pour la courbe CV5, W = 0,35 micron et L = 2 microns. On voit sur ces courbes que lorsque la région semiconductrice de jonction RJ est polarisée en direct, c'est-à-dire lorsque la différence de tension entre la zone de contact ZC1 et la zone de 3063573 11 contact ZC2 est positive, cette région semiconductrice de jonction se comporte comme une diode. Par contre, en présence d'une tension de polarisation inverse, c'est-à-dire une différence de tension négative appliquée entre la zone 5 de contact ZC1 et la zone de contact ZC2, le niveau du courant traversant la jonction PN JCT croît avec la tension de polarisation inverse tant que la tension de polarisation inverse reste inférieure au seuil de tension. Comme illustré sur la figure 3, le seuil de tension VS2 pour la 10 courbe CV2 se situe aux alentours de 8,5 volts tandis que le seuil de tension VS3 pour la courbe CV3 est légèrement inférieur à 8 volts et que le seuil de tension VS4 pour la courbe CV4 se situe aux alentours de 11 volts. Dans cette zone de fonctionnement c'est-à-dire lorsque la 15 tension de polarisation inverse est inférieure audit seuil de tension VSi, le dispositif fusible est dans son état électriquement fermé. Puis, lorsque la tension de polarisation inverse atteint le seuil de tension, le niveau du courant traversant la jonction PN chute brutalement en dessous d'un premier seuil de courant qui se situe dans 20 le cas présent aux alentours de 1041 ampères. A partir de cet instant, le comportement électrique de la région semiconductrice de jonction RJ a été modifié et cette région semiconductrice de jonction se comporte alors comme une résistance ayant une valeur très élevée, le dispositif fusible est alors considéré 25 comme étant dans son mode électriquement ouvert. Ce comportement est illustré schématiquement sur la figure 4 qui représente une évolution du logarithme à base 10 du courant I traversant la région semiconductrice de jonction en fonction de la tension qui est appliquée à ses bornes. Cette évolution est illustrée par 30 la courbe CV6. La région semiconductrice de jonction PN, référencée RJ est en pratique configurée de façon à ce que le rapport entre le niveau de courant juste avant ladite chute et le premier seuil de courant soit compris entre environ 108 et environ 1012. 3063573 12 La structure du dispositif fusible DFS qui a été décrite en relation avec les figures 1 et 2 n'est qu'un exemple non limitatif de structure permettant d'obtenir les effets électriques mentionnés ci-avant. 5 Les effets électriques mentionnés ci-avant peuvent être obtenus d'une façon générale dès que la longueur L du deuxième domaine D2 est strictement positive et que la concentration c2 de dopants du deuxième domaine D2 est inférieure à la concentration c de dopants du premier domaine Dl de la deuxième zone semiconductrice Z2. 10 Cela étant, ces différents paramètres influent sur la valeur du seuil de tension VSi à partir duquel le niveau de courant chute brutalement. On remarque ainsi que pour une largeur W donnée, la longueur L du deuxième domaine permet d'influer sur le niveau de ce seuil de 15 tension VSi. En effet, pour une même largeur W, le niveau du seuil de tension VSi sera d'autant plus faible que la longueur L sera faible. De même, pour avoir un seuil de tension VSi acceptable pour les applications et les tensions couramment appliquées sur un circuit intégré, c'est-à-dire typiquement pour avoir un seuil de tension 20 inférieur à 15 volts, il est préférable que la concentration c2 du deuxième domaine D2 soit supérieure ou égale à 30% de la concentration c du premier domaine Dl et inférieure ou égale à 50% de cette concentration. De même, il est préférable que la longueur L du deuxième 25 domaine D2 soit supérieure ou égale à 0,5 micron et inférieure ou égale à 2,5 microns. On remarque également que pour une même longueur L du deuxième domaine D2, la largeur W a une influence sur le seuil de tension VSi. Ainsi pour une même longueur L du deuxième domaine 30 D2, plus W augmente plus le seuil VSi diminue avec un effet de saturation autour d'une valeur de 5 microns pour W. L'homme du métier saura trouver un compromis entre les valeurs de W, de L et des différentes concentrations de dopants compte tenu de l'application envisagée pour obtenir par exemple un dispositif 3063573 13 d'encombrement le plus réduit possible avec un seuil VSi le plus faible compatible notamment avec la technologie utilisée. Par ailleurs, comme indiqué ci-avant, il est préférable que la concentration c2 de dopants dans le deuxième domaine D2 soit 5 inférieure à la concentration cl de dopants dans la première zone Z1, en particulier pour obtenir un bon effet de diode « fuiteuse ». Dans l'exemple de réalisation qui vient d'être décrit, le deuxième domaine D2 avait le même type de conductivité que le premier domaine Dl de la deuxième zone semiconductrice Z2. 10 Il est cependant tout à fait possible, comme illustré sur la figure 5, que ce soit cette fois-ci la première zone Z1 qui comporte un premier domaine Dl plus fortement dopé qu'un deuxième domaine D2 qui va être cette fois-ci au contact de la deuxième zone semiconductrice Z2. 15 Dans cet exemple, la concentration de dopants du deuxième domaine D2 de la première zone semiconductrice Z1 peut être aussi, par exemple, de l'ordre de 4 1019 atomes/cm' et obtenue par une implantation de bore. Les concentrations de dopants du premier domaine Dl de la 20 première zone semiconductrice Z1 et de la deuxième zone semiconductrice Z2 peuvent être par ailleurs égales à 1020 atomes/cm'. Les conditions préférentielles évoquées ci-avant pour notamment la longueur L du deuxième domaine D2 ainsi que pour la concentration cl de ce deuxième domaine D2 par rapport à la 25 concentration c du premier domaine Dl de la première zone semiconductrice Z1 sont identiques à ceux mentionnés ci-avant. Cela étant, comme on le voit sur la figure 6 qui représente là encore des courbes de courant de tension homologues aux courbes illustrées sur la figure 3, le seuil de tension provoquant la chute de 30 courant est plus important pour un mode de réalisation dans lequel le deuxième domaine D2 est de type de conductivité P. En effet, sur la figure 6, les courbes CV20-CV50 sont des courbes homologues des courbes CV2-CV5 de la figure 3. Et on remarque que le seuil de tension VSi est décalé vers la gauche, c'est-à- 3063573 14 dire qu'il se produit à des seuils de tension plus élevés. On le voit notamment pour la courbe CV30 pour laquelle le seuil de tension VS30 se situe aux alentours de 10 volts alors que le seuil homologue VS3 est inférieur à 8 volts. 5 Dans les exemples de réalisation qui viennent d'être décrits, la région semiconductrice de jonction RJ comprenait un barreau de polysilicium dopé reposant sur une région isolante RIS. Cela étant, il est possible, comme illustré sur la figure 7, de prévoir un circuit intégré dont le substrat est du type Silicium sur 10 Isolant (SOI : Silicon On Insulator) comportant un substrat porteur 40, une couche isolante enterrée 41 communément désignée par l'homme du métier sous le vocable « BOX », et un film semiconducteur 42 reposant sur la couche isolante enterrée 41. Dans ce cas, comme illustré sur la figure 7, la région 15 semiconductrice de jonction RJ du dispositif fusible DFS peut être une partie dopée du film semiconducteur, reposant sur la couche isolante enterrée 41 et latéralement isolée du reste du film semiconducteur par des régions isolantes RIS, par exemple du type tranchée peu profonde. Ainsi, la région semiconductrice de jonction reste totalement 20 isolée du reste du circuit intégré, et en particulier du film semiconducteur 42 et du substrat porteur 40. En fonction de l'épaisseur du film semiconducteur 42, il est naturellement possible, en particulier lorsque le film est très fin, comme c'est le cas dans une technologie du type silicium totalement 25 déserté sur isolant (FDSOI : « Fully Depleted Silicon On Insulator ») que les premières zones Z1 et Z2 soient surélevées par épitaxie de façon à permettre une prise de contact aisée sur ces zones. Il convient de noter que le placement du dispositif fusible sur une tranchée peu profonde (figure 2) ou sur la couche « BOX » 41 30 offre l'avantage de faire reposer le dispositif fusible sur une région d'oxyde suffisamment épaisse pour minimiser voire supprimer des effets indésirables dans le substrat sous-jacent lors de l'application de la tension qui est appliquée entre les deux zones de contact ZC1 et ZC2 lorsque cette tension atteint le seuil de tension VSi. 3063573 15 Le dispositif fusible trouve de nombreuses applications. Ainsi, il est possible, comme illustré sur la figure 8, d'effectuer un réglage (trimming) de valeurs capacitives (par exemple). 5 Ainsi, comme illustré sur la figure 8, on peut disposer plusieurs condensateurs CD1-CDN en parallèle connectés chacun en série avec un dispositif fusible DFSi. Et, en fonction de l'état ouvert ou fermé du dispositif fusible, on peut régler la valeur capacitive totale du réseau capacitif. 10 Il est également possible d'utiliser le dispositif fusible comme dispositif capable de stocker une information binaire dont la valeur logique dépend de l'état du dispositif. Ainsi, par exemple, si le dispositif DFSi est dans un état passant, la valeur logique stockée peut être égale à 1 tandis qu'elle est 15 égale alors à 0 si le dispositif fusible est dans un état ouvert. On peut alors prévoir comme illustré sur la figure 9, que le circuit intégré comprenne un ensemble de dispositifs fusibles configurés pour stocker ensemble un mot numérique. Ce mot numérique peut être par exemple un identifiant de circuit intégré sans 20 que cet exemple ne soit limitatif. Et, dans ce cas, le circuit intégré peut comprendre des moyens de lecture ML configurés pour détecter l'état de chaque dispositif fusible. Ces moyens de lecture peuvent être de structure classique et connue en soi et destinés par exemple à mesurer la valeur du courant 25 traversant le dispositif fusible de façon à déterminer son état fermé ou ouvert et par conséquent la valeur logique du bit du correspondant du mot numérique. REVENDICATIONS1. Circuit intégré comprenant au moins un dispositif fusible (DFS) configuré pour passer d'un état électriquement fermé à un état électriquement ouvert, dans lequel le dispositif fusible (DFS) comprend une région semiconductrice de jonction PN (RJ) électriquement isolée du reste du circuit intégré (IC), configurée pour fonctionner dans son mode inverse lors de l'application d'une tension de polarisation inverse inférieure à un seuil de tension (VSi), le dispositif fusible (DFS) étant alors dans son état électriquement fermé, et pour se comporter, après application d'une tension de polarisation inverse supérieure ou égale audit seuil de tension (VSi), comme une résistance de valeur suffisamment élevée de façon à ce que le dispositif fusible (DFS) soit considéré comme étant dans son mode électriquement ouvert. 2. Circuit intégré selon la revendication 1, dans lequel dans le mode électriquement ouvert la valeur de ladite résistance est comprise entre environ 1 Mégohms et environ 50 Mégohms. 3. Circuit intégré selon l'une des revendications précédentes, dans lequel le rapport entre la valeur de la résistance dans le mode électriquement ouvert et la valeur de la résistance de la jonction PN (RJ) dans son mode de fonctionnement inverse est compris entre environ 106 et environ 5 108. 4. Circuit intégré selon l'une des revendications précédentes, dans lequel la région semiconductrice de jonction PN (RJ) est configurée de façon à ce que la courbe d'évolution du niveau du courant traversant la jonction PN lorsqu'elle est polarisée en inverse croît avec la tension de polarisation inverse jusqu'à ce que la tension de polarisation inverse reste inférieure audit seuil de tension (VSi), le dispositif fusible étant alors dans son état électriquement fermé, puis chute brutalement en dessous d'un premier seuil de courant lorsque la tension de polarisation inverse atteint ledit seuil de tension. 5. Circuit intégré selon la revendication 4, dans lequel la région semiconductrice de jonction PN (RJ) est configurée de façon à 3063573 17 ce que le rapport entre le niveau du courant juste avant ladite chute et le premier seuil de courant est compris entre environ 108 et environ 1012. 6. Circuit intégré selon l'une des revendications précédentes, 5 dans lequel la région semiconductrice de jonction PN (RJ) comporte une première zone semiconductrice (Z1) ayant un premier type de conductivité P et une deuxième zone semiconductrice (Z2) ayant un deuxième type de conductivité N, opposé au premier type de conductivité, formant à leur interface une jonction PN (JCT), une 10 première zone de contact électriquement conductrice (ZC1) sur la première zone semiconductrice (Z1), une deuxième zone de contact électriquement conductrice (ZC2) sur la deuxième zone semiconductrice (Z2), la jonction PN (JCT) n'étant pas au contact des deux zones de contact (ZC1, ZC2), l'une au moins des première et 15 deuxième zones semiconductrices (Z1, Z2) ayant une concentration de dopants non homogène avec une valeur de concentration plus faible au niveau de la jonction (JCT) qu'au niveau de la zone de contact correspondante. 7. Circuit intégré comprenant au moins un dispositif fusible 20 (DFS) configuré pour passer d'un état électriquement fermé à un état électriquement ouvert, dans lequel le dispositif fusible (DFS) comprend : - une région semiconductrice de jonction PN (RJ), électriquement isolée du reste du circuit intégré (IC), la région 25 semiconductrice comportant une première zone semiconductrice (Z1) ayant un premier type de conductivité P et une deuxième zone semiconductrice (Z2) ayant un deuxième type de conductivité N, opposé au premier type de conductivité, formant à leur interface une jonction PN (JCT), 30 - une première zone de contact électriquement conductrice (ZC1) sur la première zone semiconductrice (Z1), - une deuxième zone de contact électriquement conductrice (ZC2) sur la deuxième zone semiconductrice (Z2), la jonction PN (JCT) n'étant pas au contact des deux zones de contact (Z1, 3063573 18 Z2), l'une au moins des première et deuxième zones ayant une concentration de dopants non homogène avec une valeur de concentration plus faible au niveau de la jonction qu'au niveau de la zone de contact correspondante. 5 8. Circuit intégré selon la revendication 6 ou 7, dans lequel la première zone semiconductrice (Z1) comporte un premier domaine (Dl) et un deuxième domaine (D2) moins fortement dopé que le premier domaine (Dl), le deuxième domaine (D2) étant disposé à contact entre le premier domaine (Dl) de la première zone (Z1) et la 10 deuxième zone (Z2), la jonction PN (JCT) étant adaptée à se former entre le deuxième domaine (D2) et la deuxième zone (Z2), et les deux zones de contact (ZC1, ZC2) sont situées respectivement sur le premier domaine (Dl) et sur la deuxième zone (Z2). 9. Circuit intégré selon la revendication 6 ou 7, dans lequel la 15 deuxième zone semiconductrice (Z2) comporte un premier domaine (Dl) et un deuxième domaine (D2) moins fortement dopé que le premier domaine (Dl), le deuxième domaine (D2) étant disposé à contact entre le premier domaine (Dl) de la deuxième zone (Z2) et la première zone (Z1), la jonction PN (JCT) étant adaptée à se former 20 entre le deuxième domaine (D2) et la première zone (Z1), et les deux zones de contact (ZC1, ZC2) sont situées respectivement sur le premier domaine (Dl) et sur la première zone (Z1). 10. Circuit intégré selon la revendication 8 ou 9, dans lequel la concentration de dopants du deuxième domaine (D2) est supérieure ou 25 égale à c/10 et inférieure ou égale à 3c/10, où c est la concentration de dopants du premier domaine (D1). 11. Circuit intégré selon l'une des revendications 8 à 10, dans lequel la longueur (L) du deuxième domaine est supérieure ou égale à 0,5 micromètres et inférieure ou égale à 2,5 micromètres. 30 12. Circuit intégré selon l'une des revendications précédentes, dans lequel l'épaisseur de la région semiconductrice de jonction (RJ) est comprise entre 2 micromètres et 2,5 micromètres. 3063573 19 13. Circuit intégré selon l'une des revendications précédentes, comprenant un substrat (SB) et dans lequel la région semiconductrice de jonction (RJ) est isolée du substrat par une région isolante (RIS). 14. Circuit intégré selon la revendication 13, dans lequel la 5 région semiconductrice de jonction (RJ) comprend un barreau de polysilicium dopé reposant sur une région isolante (RIS) du type tranchée peu profonde. 15. Circuit intégré selon la revendication 13, dans lequel le substrat est du type silicium sur isolant comportant un substrat porteur 10 (40), une couche isolante enterrée (41) située sur le substrat porteur et un film semiconducteur (42) reposant sur la couche isolante enterrée, et la région semiconductrice de jonction (RJ) est une partie dopée du film semiconducteur, repose sur la couche isolante enterrée et est latéralement isolée du reste du film semiconducteur. 15 16. Circuit intégré selon l'une des revendications précédentes, dans lequel ledit au moins un dispositif fusible (DFS) est configuré pour stocker une information binaire dont la valeur logique dépend de l'état du dispositif. 17. Circuit intégré selon l'une des revendications précédentes, 20 comprenant plusieurs dispositifs fusibles (DFSi). 18. Circuit intégré selon les revendications 16 et 17, dans lequel l'ensemble des dispositifs fusibles (DFSi) est configuré pour stocker un mot numérique, le circuit intégré comprenant des moyens de lecture (ML) configurés pour détecter l'état de chaque dispositif 25 fusible.