FR 3069370 A1 20190125 FR 1756939 A 20170721 Circuit intégré contenant une structure de leurre L'invention concerne les circuits intégrés, et plus particulièrement ceux incorporant une ou plusieurs structures de leurre, c'est-à-dire une structure ayant, dans une image en vue de dessus, par exemple au microscope électronique à balayage (SEM : Scanning Electronic Microscopy), l'apparence d'un certain composant, par exemple un transistor classique, mais se comportant en fait comme un autre composant, par exemple une résistance ou un transistor ne fonctionnant pas ou étant toujours bloqué ou toujours passant. Il existe un besoin, notamment pour rendre encore plus difficile une ingénierie inverse (reverse engineering) d'un circuit intégré, d'incorporer au sein de celui-ci une ou plusieurs structures de leurre. Selon un mode de mise en oeuvre et de réalisation, il est donc proposé un tel circuit intégré dont la structure de leurre est en outre simple à réaliser et n'a pas ou peu d'impact sur des composants voisins. Selon un aspect, il est proposé un circuit intégré comprenant un substrat, une partie d'interconnexion, plus communément désignée par l'homme du métier sous l'acronyme anglo-saxon BEOL (Back End of Lines), une région isolante située entre le substrat et la partie d'interconnexion, cette région isolante comportant par exemple une couche de nitrure, plus communément désignée par l'homme du métier sous l'acronyme anglo-saxon CESL (Contact Etch Stop Layer) surmontée d'une couche diélectrique, également connue par l'homme du métier sous l'acronyme anglo-saxon PMD (Pre Metal Dielectric). Le circuit intégré comporte par ailleurs au moins une structure de leurre située au sein de la région isolante et comportant un secteur siliciure électriquement isolé du substrat. Ainsi, vu de dessus le secteur siliciure apparaît comme étant effectivement un secteur siliciure, par exemple une zone de source ou une zone de drain ou toute zone de substrat siliciurée, mais, en fait, il 2 n'y a aucun contact électrique entre ce secteur siliciure et le substrat sous-jacent puisque le secteur siliciure en est électriquement isolé. La structure comportant ce secteur siliciure électriquement isolé du substrat se comporte donc comme une structure de leurre. 5 Plusieurs modes de réalisation sont possibles pour cette structure de leurre et ce secteur siliciure. Ainsi, selon une variante dans laquelle le substrat comporte des zones de substrat délimitées par les domaines isolants, par exemple du type tranchée peu profonde (STI : Shallow Trench Isolation), ladite 10 région isolante recouvre les zones de substrat et les domaines isolants et la structure de leurre comprend - le secteur siliciure, - une première couche isolante séparant le secteur siliciure d'une première zone de substrat, 15 - un premier plot adapté à être électriquement conducteur, communément désigné par l'homme du métier sous le vocable « contact », possédant une première extrémité en contact avec ledit secteur siliciure et une deuxième extrémité électriquement couplée avec ladite partie 20 d'interconnexion. Selon un mode de réalisation possible d'une telle variante, ladite structure de leurre comprend une région de grille isolée d'un transistor MOS, une région de source et une région de drain située dans une zone active du substrat, 25 la région de source incluant ladite première zone de substrat et la région de drain incluant une zone siliciurée, et au moins un deuxième plot adapté à être électriquement conducteur traversant ladite région isolante en couplage électrique avec la région de drain et avec ladite partie d'interconnexion, les 30 sections transversales des premier et deuxième plots étant identiques à une tolérance près. Ainsi, dans ce mode de réalisation, la structure de leurre donne l'apparence d'être un transistor MOS mais celui-ci est en fait totalement inopérant puisque le contact de source n'est pas en contact 3 électrique avec la région de source en raison de la présence de la couche isolante sous le secteur siliciure. Et, ce secteur siliciure donne l'apparence vu de dessus qu'il s'agit de la zone siliciurée de la région de source. 5 Selon un autre mode de réalisation possible de cette variante, ladite première zone de substrat est entourée par un premier domaine isolant, possède une face supérieure et est couplée à l'opposé de cette face supérieure à une partie sous-jacente du substrat située sous le premier domaine isolant. 10 Ladite première couche isolante est située au-dessus de la totalité de ladite surface supérieure de la première zone de substrat, et ledit secteur siliciure comprend une couche de siliciure de métal situé au-dessus de la totalité de ladite première couche isolante. Ainsi, selon cet autre mode de réalisation, la première zone de 15 substrat peut être par exemple une zone de polarisation destinée à polariser la partie sous-jacente du substrat. Cela étant, bien que vue de dessus, cette zone de substrat apparaisse comme étant siliciurée, il ne sera pas possible en réalité de polariser le substrat à partir de cette zone de polarisation en raison de la couche isolante disposée entre la 20 surface supérieure de la zone de substrat et la couche siliciurée. Selon une autre variante possible, dans laquelle le substrat possède une face supérieure et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante recouvre les zones de substrat et les domaines isolants et la structure de leurre 25 comprend, au-dessus d'une deuxième zone de substrat une première région de grille possédant une première zone centrale et une première languette, ladite première languette comportant au moins une première partie siliciurée formant ledit secteur siliciure et saillant de la première zone centrale parallèlement 30 à la face supérieure de la deuxième zone de substrat en direction d'une portion siliciurée de cette deuxième zone de substrat, une deuxième couche isolante située entre la première région de grille et la face supérieure de la deuxième zone de substrat, et 4 un troisième plot adapté à être électriquement conducteur, traversant ladite région isolante, possédant une première extrémité en contact à la fois avec ledit secteur siliciure et avec ladite portion siliciurée de ladite deuxième zone de substrat et une deuxième 5 extrémité électriquement couplée avec ladite partie d'interconnexion. Dans cette variante, le troisième plot adapté à être électriquement conducteur de la structure de leurre donne l'apparence, vu de dessus, d'être en contact avec la portion siliciurée de la deuxième zone de substrat, mais, en fait, il est également en contact 10 avec la première région de grille par l'intermédiaire de la partie siliciurée de la languette qui est par ailleurs électriquement isolée de la zone de substrat. On a donc ici un contact partagé entre la deuxième zone de substrat et la première région de grille. 15 Pour réaliser ce contact partagé, il est prévu, selon un mode de réalisation, que la première extrémité du troisième plot adapté à être électriquement conducteur comporte une première surface en contact électrique avec le secteur siliciure, une deuxième surface en contact électrique avec la portion siliciurée de la deuxième zone de substrat, et 20 un décrochement entre les deux surfaces. La mise en contact électrique d'un élément, par exemple une surface, avec un autre élément, par exemple un secteur siliciure ou une zone de substrat, permet le passage d'un courant électrique entre ces deux éléments. 25 Cette variante s'applique tout particulièrement bien à un transistor MOS. Plus précisément, dans ce cas et selon un mode de réalisation, ladite structure de leurre comprend une région de grille isolée d'un transistor MOS incluant ladite 30 première région de grille et ladite deuxième couche isolante, une région de source et une région de drain située dans une zone active du substrat, l'une des régions de source ou de drain incluant ladite deuxième zone de substrat, et 5 au moins un quatrième plot adapté à être électriquement conducteur traversant ladite région isolante en couplage électrique avec l'autre des régions de source ou de drain et avec ladite partie d'interconnexion, les sections transversales des troisième et quatrième 5 plots étant identiques à une tolérance près. En d' autres termes, le troisième plot adapté à être électriquement conducteur est alors un contact partagé entre la région de source (ou la région de drain) du transistor MOS et sa région de grille. 10 Dans le cas où la région de source contient ladite portion siliciurée, le transistor MOS de la structure de leurre peut être alors un transistor MOS toujours bloqué, que ce soit un transistor NMOS ou un transistor PMOS. Lorsque c'est la région de drain qui contient la portion 15 siliciurée, le transistor MOS de la structure de leurre peut être alors un transistor MOS dont la polarisation de la grille est celle du drain. Par ailleurs, il est particulièrement avantageux que la première languette ait la même largeur (comptée perpendiculairement à la direction source drain) que le plot adapté à être électriquement 20 conducteur qui vient la contacter, de façon à ce que la languette siliciurée ne déborde pas de la zone active et que cette zone active siliciurée n'apparaisse donc pas vue de dessus comme une zone active atypique. Et, puisque par ailleurs les sections transversales des troisième et quatrième plots adaptés à être électriquement conducteurs, 25 et par ailleurs les sections transversales de tous les plots (ou contacts) du circuit intégré sont identiques à une tolérance de fabrication près, qui dépend bien entendu de la technologie utilisée et de la taille des contacts, il est particulièrement difficile pour un tiers souhaitant effectuer une ingénierie inverse de faire la différence entre un contact 30 partagé et un contact classique d'autant plus que la couche isolante qui sépare le secteur siliciure de la zone de substrat est totalement invisible vue du dessus. Selon encore une variante possible, dans laquelle le substrat possède une face supérieure et comprend des zones de substrat 6 délimitées par des domaines isolants, ladite région isolante recouvre les zones de substrat et les domaines isolants et la structure de leurre comprend, au-dessus d'une troisième zone de substrat : une deuxième région de grille possédant une deuxième zone 5 centrale une troisième région de grille possédant une troisième zone centrale, une couche de liaison électriquement conductrice s'étendant parallèlement à la face supérieure de la troisième zone de substrat et 10 reliant la deuxième zone centrale et la troisième zone centrale, cette couche de liaison possédant une partie siliciurée formant ledit secteur siliciure, une troisième couche isolante située entre les deux régions de grille, la couche de liaison et la face supérieure de la troisième zone 15 de substrat. La structure de leurre comprend par ailleurs : une première zone dopée située dans ladite troisième zone de substrat sous ladite couche de liaison d'un côté de la deuxième zone centrale et d'un côté de la troisième zone centrale, 20 une deuxième zone dopée située dans ladite troisième zone de substrat de l'autre côté de la deuxième zone centrale, une troisième zone dopée située dans ladite troisième zone de substrat de l'autre côté de la troisième zone centrale, un cinquième plot adapté à être électriquement conducteur, 25 traversant ladite région isolante, possédant une première extrémité en contact avec ledit secteur siliciure et une deuxième extrémité électriquement couplée avec ladite partie d'interconnexion un sixième plot adapté à être électriquement conducteur traversant ladite région isolante, en couplage électrique avec la 30 deuxième zone dopée et avec ladite partie d'interconnexion, et un septième plot adapté à être électriquement conducteur traversant ladite région isolante, en couplage électrique avec la troisième zone dopée et avec ladite partie d'interconnexion. 7 Une telle variante permet ainsi de réaliser une structure de leurre laissant apparaître vu de dessus par exemple deux transistors ayant un drain commun mais conduisant en réalité à deux transistors dont le fonctionnement est perturbé puisque leur drain commun est 5 flottant. Là encore, il est particulièrement avantageux que la couche de liaison ait la même largeur (comptée perpendiculairement à la direction deuxième grille troisième grille) que le plot adapté à être électriquement conducteur qui vient la contacter. 10 Selon encore une variante possible, dans laquelle le substrat possède une face supérieure et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante recouvre les zones de substrat et les domaines isolants et la structure de leurre comprend, au-dessus d'une quatrième zone de substrat : 15 une quatrième région de grille possédant une quatrième zone centrale et deux deuxièmes languettes électriquement conductrices saillant respectivement de deux flancs latéraux de la quatrième zone centrale parallèlement à la face supérieure de la quatrième zone de substrat, chaque deuxième languette possédant une portion siliciurée, 20 les deux portions siliciurées formant ledit secteur siliciure, une quatrième couche isolante située entre la quatrième région de grille et la quatrième zone de substrat. La structure de leurre comprend par ailleurs un huitième et un neuvième plots adaptés à être électriquement 25 conducteurs traversant ladite région isolante et respectivement en couplage électrique avec les deux portions siliciurées des deux deuxièmes languettes et avec ladite partie d'interconnexion. Une telle variante permet de réaliser une structure de leurre laissant apparaître vu de dessus un transistor classique mais qui en 30 réalité, se comporte comme une résistance puisque les contacts de source et de drain ne sont pas en contact électrique avec les zones semiconductrices de source et de drain mais en contact électrique mutuel par l'intermédiaire de la région de grille et des languettes, ce qui forme un chemin résistif. 8 Il convient de noter ici qu'on obtient le même résultat en isolant électriquement le contact de source d'un premier transistor et le contact de drain d'un deuxième transistor de leur zone semiconductrice respective de source et de drain et en les mettant en 5 contact électrique mutuel par l'intermédiaire des languettes de leur région de grille respective, ce qui forme le chemin résistif. Là encore, il est particulièrement avantageux que chaque deuxième languette ait la même largeur (comptée perpendiculairement à la direction passant par ces deux languettes) que le plot adapté à être 10 électriquement conducteur respectif qui vient la contacter. Selon encore une variante possible, dans laquelle le substrat possède une face supérieure et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante recouvre les zones de substrat et les domaines isolants et la structure de leurre 15 comprend au moins un transistor MOS situé dans et sur une cinquième zone de substrat et possédant une région de source, une région de drain, une cinquième région de grille située sur le domaine isolant 20 adjacent à ladite cinquième zone de substrat, ladite cinquième région de grille possédant une cinquième zone centrale et deux troisièmes languettes électriquement conductrices saillant respectivement de deux flancs latéraux de la cinquième zone centrale parallèlement à la face supérieure dudit domaine isolant, chaque troisième languette possédant 25 une portion siliciurée, les deux portions siliciurées formant ledit secteur siliciure, la portion siliciurée de l'une des troisièmes languettes étant en contact électrique avec l'une des régions de source ou de drain, et un dixième plot adapté à être électriquement conducteur 30 traversant ladite région isolante et en couplage électrique avec la portion siliciurée de l'autre troisième languette et avec ladite partie d'interconnexion, et un onzième plot adapté à être électriquement conducteur traversant ladite région isolante et en couplage électrique avec l'autre 9 des régions de source et de drain et avec ladite partie d'interconnexion. Une telle variante permet par exemple de réaliser une structure de leurre laissant apparaître vue de dessus par exemple une porte 5 NAND à trois entrées mais dont l'un des transistors est en fait totalement inopérant car se situant en réalité au-dessus d'un domaine isolant, par exemple une tranchée peu profonde, ce qui lui confère un oxyde de grille extrêmement important et le rend donc inopérant. Par contre, vue de dessus, la structure de leurre donne 10 l'impression que cette région de grille se situe au-dessus d'une zone active en raison de la siliciuration des languettes qui se situent au-dessus du domaine isolant. Selon un autre aspect, il est proposé un procédé de réalisation au sein d'un circuit intégré comprenant un substrat, une partie 15 d'interconnexion, et une région isolante située entre le substrat et la partie d'interconnexion, d'au moins une structure de leurre, le procédé comprenant une réalisation d'un secteur siliciure électriquement isolé du substrat et un recouvrement du secteur siliciure par ladite région isolante. 20 Selon un mode de mise en oeuvre possible, la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur la totalité d'une face supérieure d'une première zone de substrat entourée par un premier domaine isolant et couplée à l'opposé de cette face supérieure à une partie sous-jacente 25 du substrat située sous le premier domaine isolant, d'une première couche isolante, et une formation d'une couche de siliciure de métal au-dessus de la totalité de ladite première couche isolante. Selon un autre mode de mise en oeuvre possible, la réalisation 30 du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante, 10 une formation sur la couche isolante d'une région de grille possédant une zone centrale et une languette saillant de la zone centrale parallèlement à la face supérieure de la zone de substrat et une siliciuration d'au moins une partie de la languette. 5 Selon un autre mode de mise en oeuvre possible, la réalisation du secteur siliciure comprend en outre une gravure d'une partie de la languette située entre la partie siliciurée de cette languette et ladite zone centrale de la région de grille. Ce mode de mise en oeuvre permet ainsi de « sectionner » une 10 languette de façon à réaliser un secteur siliciure permettant d'isoler du substrat le contact de source par exemple. Selon un autre mode de mise en oeuvre possible, la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de 15 l'une des zones du substrat d'une couche isolante, une formation sur la couche isolante de deux régions de grille et d'une couche de liaison électriquement conductrice s'étendant parallèlement à la face supérieure de la zone de substrat et reliant les deux régions de grilles, et 20 une siliciuration d'une partie de cette couche de liaison. Selon un autre mode de mise en oeuvre possible, la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante, 25 une formation sur la couche isolante d'une région de grille possédant une zone centrale et deux languettes électriquement conductrices saillant respectivement de deux flancs latéraux de la zone centrale parallèlement à la face supérieure de la zone de substrat, et une siliciuration d'au moins une partie de chaque languette. 30 Selon un autre mode de mise en oeuvre possible, la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation d'une région de grille sur un domaine isolant adjacent à une zone de substrat, ladite région de grille possédant une zone centrale et deux languettes électriquement conductrices saillant 11 respectivement de deux flancs latéraux de la zone centrale parallèlement à la face supérieure dudit domaine isolant, une siliciuration d'une portion de chaque languette, la portion siliciurée de l'une des languettes étant en contact électrique avec une 5 zone siliciurée de la zone de substrat. Quels que soient les modes de mises en oeuvre qui viennent d'être évoqués, le procédé peut comprendre avantageusement en outre une formation dans ladite région isolante, d'au moins un plot adapté à être électriquement conducteur en couplage électrique avec le secteur 10 siliciure et ladite partie d'interconnexion. D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de mises en oeuvre et de réalisation, nullement limitatifs et des dessins annexés sur lesquels : 15 - les figures 1 à 19 illustrent schématiquement différents modes de mise en oeuvre et de réalisation de l'invention. On se réfère maintenant à la figure 1 pour illustrer un premier mode de réalisation d'un circuit intégré CI, incorporant une structure de leurre STRL. 20 Sur cette figure, la référence 1 désigne un substrat semi- conducteur, par exemple en silicium. Ce substrat peut être un substrat massif ou alors un caisson ou encore un film semi-conducteur d'un substrat du type silicium sur isolant (Silicon On Insulator : SOI). Dans cet exemple, le substrat 1 comporte une zone de 25 substrat 10 entourée par un domaine isolant 4, typiquement une tranchée peu profonde (STI : Shallow Trench Isolation). Dans un circuit intégré classique, cette zone de substrat 10 est destinée à polariser, au moyen d'une tension de polarisation délivrée à travers un plot électriquement conducteur CTC1, communément 30 désigné par l'homme du métier sous le vocable « contact », la partie 11 sous-jacente du substrat située notamment sous le domaine isolant 4. Comme il est classique en la matière, le circuit intégré comporte au-dessus du substrat une région isolante 2 comportant 12 classiquement une couche 20, typiquement du nitrure de silicium, et également connue par l'homme du métier sous le vocable de couche CESL (Contact Etch Stop Layer). La région isolante 2 comporte par ailleurs au-dessus de la couche 20 une couche 21 comportant un 5 matériau diélectrique communément désigné par l'homme du métier sous le vocable de matériau PMD (Pré Métal Diélectrique). Au-dessus de la région isolante 2 se situe la partie d'interconnexion 3 du circuit intégré communément désignée par l'homme du métier sous le vocable anglo-saxon BEOL (Back End Of 10 Line), qui comporte des pistes métalliques et des vias au sein de différents niveaux de métal et de vias. La structure de leurre STLR comporte ici une première couche isolante CIS1 recouvrant la totalité de la face supérieure FS de la zone de substrat 10, face supérieure qui est également la face supérieure du 15 substrat et la face supérieure des domaines isolants 4. Au-dessus de la totalité de cette première couche isolante CIS1, la structure de leurre STLR comporte une couche siliciurée CSS1, c'est-à-dire une couche comportant un siliciure de métal. La réalisation de la première couche isolante CIS1 est classique 20 et s'effectue par exemple par une oxydation thermique de la zone de substrat 10. Quant à la réalisation de la couche siliciurée CSS1, qui forme le secteur siliciure de la structure STLR, elle est obtenue classiquement par dépôt d'une couche de polysilicium, dépôt de métal 25 et recuit thermique. Le contact CTC1, comportant classiquement une couche barrière CB1, traverse la région isolante 2 et est à la fois en couplage électrique avec le secteur siliciure CSS1 et la partie d'interconnexion 3. 30 Ainsi, vue de dessus, la structure de leurre STLR donne l'impression que l'on est en présence d'une zone de substrat 10 capable de polariser la portion sous-jacente 11 du substrat 1. Mais, en fait, ceci est impossible en raison de la première couche isolante CIS1 située sous la couche CSS1 et invisible de dessus. 13 On se réfère maintenant plus particulièrement aux figures 2 et 3 pour illustrer un autre mode possible de réalisation d'une structure de leurre STLR au sein d'un circuit intégré CI. Sur ces figures, les éléments analogues ou fonctionnellement 5 analogues à ceux illustrés sur la figure 1 ont des références identiques à celles qu'ils avaient sur la figure 1. Ainsi, on retrouve la région isolante 2 surmontée de la partie d'interconnexion 3 dans laquelle on a représenté schématiquement quelques pistes métalliques 30. 10 La structure de leurre STLR comprend ici une région de grille isolée RG d'un transistor MOS Ti, une région de source 100S et une région de drain 100D situées dans une zone active ZS1 du substrat 1, délimitée par un domaine isolant 4. Comme illustré plus particulièrement sur la figure 3, la région 15 de grille RG du transistor MOS Ti est isolée de la zone active ZS1 par un oxyde de grille OX et comporte à son pied un morceau de languette LG. Comme on le verra plus en détail ci-après, cette languette LG a permis de réaliser, par sectionnement et siliciuration, le secteur siliciure STCS1 isolé de la région de source 100S par la première 20 couche isolante CIS1. Le secteur siliciure STCS1 est isolé électriquement de la région de grille RG par la couche isolante 20. Par ailleurs, le premier plot électriquement conducteur, ou contact, CTC1 vient en contact électrique avec le secteur siliciure 25 SCTS1, au travers de la région isolante 2. Par ailleurs, comme illustré plus particulièrement sur la figure 2, la section transversale SS1 du premier plot CTC1 et la section transversale SS2 d'un deuxième plot CTC2 venant contacter ici la région de drain du transistor MOS Ti, sont identiques à une 30 tolérance de fabrication près qui dépend bien entendu de la technologie utilisée et de la taille souhaitée pour les contacts. On voit par ailleurs sur la figure 2 que le circuit intégré CI comporte ici outre le transistor MOS Ti, un deuxième transistor MOS T2 et un troisième transistor MOS T3. 14 Les sections transversales de tous les contacts traversant la région isolante sont identiques à la tolérance près. Par ailleurs, à des fins de simplification des dessins, les plots conducteurs venant contacter les régions de grille, et notamment celui 5 venant contacter la région siliciurée 100G de la région de grille RG du transistor MOS Ti ne sont pas représentés. Ainsi, vue du dessus, la structure de leurre STLR s'apparente à un transistor MOS, à savoir le transistor MOS Ti. Cependant, ce transistor est en fait totalement inopérant car il ne possède pas de 10 contact de source étant donné que le plot CTC1 est électriquement isolé de la région de source 100S par la première couche isolante CIS1 . Et, le secteur siliciure SCTS1 apparaît vu de dessus comme étant une zone siliciurée de la région de source. 15 Les figures 4 et 5 illustrent schématiquement une autre variante possible d'une structure de leurre STLR réalisée au sein d'un circuit intégré CI. Là encore, sur ces figures, les éléments analogues ou fonctionnellement analogues à ceux décrits précédemment portent les 20 mêmes références. Dans cette variante, la structure de leurre STLR comprend, au-dessus d'une deuxième région ZS2 du substrat 1, une première région de grille RG1 possédant une première zone centrale, typiquement en polysilicium, et une première languette LG1. 25 Cette première languette comporte une première partie siliciurée LG1S formant le secteur siliciure de la structure de leurre et saillant de la première zone centrale RG1 parallèlement à la face supérieure FS2 de la deuxième zone de substrat en direction d'une portion siliciurée 1000S de cette deuxième zone de substrat. 30 Dans l'exemple décrit ici, cette portion siliciurée 1000S est la portion siliciurée de la région de source 100S du transistor MOS Ti comportant la première région de grille RG1. 15 Outre une région de source 100S, le transistor MOS Ti comporte une région de drain 100D possédant également une portion siliciurée 1000D. La première région de grille RG1 possède également une 5 portion siliciurée 1000G dans sa partie supérieure. La structure de leurre STLR comporte par ailleurs une deuxième couche isolante CIS2 située entre la première région de grille et la face supérieure FS2 de la deuxième zone de substrat ZS2. Cette deuxième couche isolante CIS2 isole de la zone de 10 substrat non seulement la première zone centrale ZC1 de la première région de grille RG1 mais également la première languette LG1 et en particulier sa première partie siliciurée LG1S. Cette première couche isolante est, vue du dessus, totalement invisible car cachée par la languette et la région isolante 2. 15 La structure de leurre comporte ici un troisième plot électriquement conducteur CTC3, traversant la région isolante 2 et possédant une première extrémité EX1 en contact à la fois avec le secteur siliciure LG1S et avec la portion siliciurée 1000S de la région de source 100S. 20 Le troisième plot CTC3 possède par ailleurs une deuxième extrémité EX2 électriquement couplée avec la partie d'interconnexion 3 du circuit intégré CI. On a donc ici un contact partagé entre la région de source 100S du transistor MOS Ti et sa région de grille par l'intermédiaire de la 25 première languette, qui est totalement invisible vue du dessus car noyée dans la région isolante 2 et situé en partie sous le contact CTC3. Le circuit intégré comporte par ailleurs dans cet exemple deux autres transistors MOS T2 et T3 et la section transversale SS3 du troisième plot CTC3, la section transversale SS4 du quatrième plot 30 CTC4 qui vient contacter la région de drain 100D, ainsi que les sections transversales SS40 et SS41 des plots électriquement conducteurs CTC40 et CTC41 associés aux transistors MOS T2 et T3 sont là encore identiques à une tolérance près. 16 Comme on le voit par ailleurs plus en détail sur la figure 5, la première extrémité EX1 du plot CTC3 comporte une première surface SX1 en contact électrique avec le secteur siliciure SG1S, une deuxième surface SX2 en contact électrique avec la portion siliciurée 5 1000S de la région de source 100S et un décrochement DCR entre les deux surfaces. Ainsi, vue du dessus, la structure de leurre STLR se comporte comme un transistor MOS, ici par exemple un transistor PMOS. Par contre, en raison de la présence du contact partagé CTC3, la grille du 10 transistor PMOS est électriquement reliée à sa source S comme illustré schématiquement au bas de la figure 4. Cela rend le transistor PMOS toujours bloqué (le contact CTC3 est destiné à être relié à la tension d'alimentation) alors que vu du dessus, il apparaît comme étant un transistor PMOS classique. 15 Alors que sur les figures 4 et 5, le transistor MOS Ti est un transistor PMOS, il est tout à fait possible, comme illustré sur la figure 6, que le transistor MOS Ti soit un transistor NMOS. On retrouve sur cette figure 6, la première région de grille RG1 comportant la première languette LG1 possédant la partie siliciurée 20 LG1S. Là encore, le plot électriquement conducteur CTC3 est un contact partagé entre la portion siliciurée 1000S de la région de source 100S et la portion siliciurée LG1S électriquement couplée à la région de grille RG1. En conséquence, dans cette variante, le transistor Ti apparaît 25 vu de dessus, comme un transistor NMOS classique mais est en fait un transistor NMOS toujours bloqué puisque de par la présence du contact partagé CTC3 entre la source et la grille, ces deux régions de source et de grille sont électriquement reliées et que le contact CTC3 est cette fois-ci destiné à être relié à la masse. 30 La figure 7 illustre schématiquement encore une autre variante possible de la structure de leurre STLR. Là encore les éléments analogues ou fonctionnellement analogues à ceux décrits précédemment ont les mêmes références. 17 Cette fois-ci, le secteur siliciure de la structure de leurre STLR comporte une partie siliciurée CLS d'une couche de liaison CL s'étendant parallèlement à la face supérieur FS3 d'une troisième zone de substrat ZS3 et reliant une deuxième zone centrale ZC2 d'une 5 deuxième région de grille RG2 avec une troisième zone centrale ZC3 d'une troisième région de grille RG3. Les zones centrales ZC2 et ZC3 sont également en polysilicium de même que la couche de liaison CL excepté bien entendu sa partie siliciurée CLS qui comprend un siliciure de métal. 10 La structure de leurre STLR comporte également une troisième couche isolante CIS3, par exemple du dioxyde de silicium, située entre les régions de grille RG2, RG3, la couche de liaison CL, et la zone de substrat ZS3. La structure de leurre STLR comporte également au sein de la 15 troisième zone de substrat une première zone dopée ZD1 située sous la couche de liaison CL d'un côté de la deuxième zone centrale ZC2 et d'un côté de la troisième zone centrale ZC3. La structure de leurre STLR comporte également une deuxième zone dopée ZD2 située dans la troisième zone de substrat ZS3 de 20 l'autre côté de la deuxième zone centrale ZC2 et une troisième zone dopée ZD3, également située dans la troisième zone de substrat ZS3, de l'autre côté de la troisième zone centrale ZC3. Les deuxième et troisième régions de grille RG2 et RG3 comportent respectivement dans leur partie supérieure des portions 25 siliciurées 1000G2 et 1000G3. De même, les deuxième et troisième zones dopées ZD2 et ZD3 comportent respectivement des régions siliciurées ZD2S et ZD3S. La structure de leurre comporte également un cinquième plot électriquement conducteur CTC5, traversant la région isolante 2, et 30 possédant une première extrémité EX1 en contact avec le secteur siliciure de la structure de leurre STLR, c'est-à-dire avec la partie siliciurée CLS de la couche de liaison CL, et une deuxième extrémité EX2 électriquement couplée avec la partie d'interconnexion 3. 18 Il est prévu également un sixième plot électriquement conducteur CTC6 traversant la région isolante 2, en couplage électrique avec la deuxième zone dopée ZD2 par l'intermédiaire de la région siliciurée ZD2S, et également avec la partie d'interconnexion 3. 5 La structure de leurre STLR comporte également un septième plot semiconducteur CTC7 traversant la région isolante 2, en couplage électrique avec la troisième zone dopée ZD3 par l'intermédiaire de la région siliciurée ZD3S, et en couplage électrique avec la partie d'interconnexion 3. 10 Ainsi, vue du dessus, la structure de leurre STLR peut s'apparenter à deux transistors MOS T2 et T3 dont les drains sont électriquement connectés par l'intermédiaire du plot CTC5. Cependant, en réalité, les drains de ces transistors sont flottants en raison de la présence de la troisième couche isolante CIS3 15 sous la couche de liaison CL et en particulier sous sa partie siliciurée CLS. On se réfère maintenant plus particulièrement aux figures 8 à 10 pour illustrer encore une variante possible de réalisation de la structure de leurre STLR au sein du circuit intégré CI. 20 Cette fois-ci, la structure de leurre STLR comporte, au-dessus d'une quatrième zone de substrat ZS4, une quatrième région de grille RG4 possédant une quatrième zone centrale ZC4 et deux deuxièmes languettes LG2a et LG2b saillant respectivement de deux flancs latéraux de la quatrième zone centrale ZC4 parallèlement à la face 25 supérieure FS4 de la quatrième zone de substrat ZS4. Chaque deuxième languette LG2a, LG2b possède une portion siliciurée LG21a et LG21b. Chaque languette LG2a et LG2b possède deux portions non siliciurées LG20a et LG20b situées entre la zone centrale ZC4 et les 30 portions siliciurées respectives LG21a et LG21b. La structure de leurre STLR comporte également une quatrième couche isolante CIS4 située entre la région de grille RG4 et la quatrième zone de substrat ZS4. 19 Ainsi, la région de grille RG4, incluant la zone centrale ZC4 et les deux languettes LG2a et LG2b est électriquement isolée de la zone de substrat ZS4. La structure de leurre comporte également sous la portion 5 siliciurée LG21a une région dopée, par exemple une région de source 100S4 et sous la portion siliciurée LG21b une autre région dopée, par exemple une région de drain, 100D4. La structure de leurre STLR comporte également un huitième et un neuvième plots électriquement conducteurs CTC8, CTC9 traversant 10 la région isolante 2 et respectivement en couplage électrique avec les deux portions siliciurées LG21a et LG21b des deuxièmes languettes LG2a et LG2b, ainsi qu'avec la partie d'interconnexion 3. Le circuit intégré CI comporte également dans cet exemple un transistor MOS T9 et un transistor MOS T10. 15 Ainsi, vue du dessus, la structure de leurre paraît être un transistor MOS T8. Mais, en fait, ce transistor T8 se comporte comme une résistance R (figure 10) dont le chemin résistif s'étend de la portion siliciurée LG21a à la portion siliciurée LG21b en passant par la zone centrale ZC4 de la région de grille RG4. 20 Le transistor T9, est quant à lui en réalité un transistor totalement inopérant puisque son contact de drain n'existe pas. On se réfère maintenant plus particulièrement aux figures 11 à 13 pour illustrer schématiquement encore une variante possible d'une réalisation d'une structure de leurre STLR au sein du circuit intégré 25 CI. Dans cette variante, la structure de leurre STLR comporte au moins un transistor MOS T10 situé dans et sur une cinquième zone de substrat ZS5 et possédant une région de source S et une région de drain D. 30 La structure de leurre STLR comporte par ailleurs une cinquième région de grille RG5 située sur le domaine isolant 45, par exemple du type tranchée peu profonde, adjacent à la cinquième zone de substrat ZS5. 20 Cette région de grille RG5 possède une cinquième zone centrale ZC5 et deux troisièmes languettes LG3a et LG3b saillant respectivement de deux flancs latéraux de la cinquième zone centrale ZC5 parallèlement à la face supérieure SS5 du domaine isolant 45. 5 Chaque troisième languette LG3a, LG3b possède une portion siliciurée LG3Sa et LG3Sb. Les deux portions siliciurées LG3Sa et LG3Sb forment le secteur siliciure de la structure de leurre STLR. La portion siliciurée LG3Sb de la troisième languette LG3b est 10 en contact électrique avec ici la région de source du transistor MOS T10. La structure de leurre STLR comporte également un dixième plot électriquement conducteur CTC10 traversant la région isolante 2 et en couplage électrique avec la portion siliciurée LG3Sa de l'autre 15 troisième languette LG3a, ainsi qu'avec la partie d'interconnexion 3. La structure de leurre STLR comporte par ailleurs un autre transistor MOS T11 ayant une région de grille RG11 située dans et sur le cinquième substrat ZS5. Un onzième plot électriquement conducteur CTC11 traverse la 20 région isolante 2 et est en contact électrique d'une part avec la partie d'interconnexion 3 et d'autre part avec la région de drain commune aux deux transistors T10 et T11. La figure 12 illustre le schéma de placement (« Layout » en langue anglaise) apparent de cette structure de leurre STLR. 25 En raison de la présence des portions siliciurées des languettes, la structure de leurre laisse apparaître une zone active ZS50 qui se prolonge au-delà de la zone de substrat ZS5 et qui est entourée apparemment par le domaine isolant 45. On retrouve sur cette zone active la prise de contact CTC10 30 ainsi que la prise de contact CTC11. On retrouve également les régions de grille RG5, RG10 et RG11 avec, un contact CTC13 sur la région de grille RG5. Ainsi, la structure de leurre STRL apparaît vue de dessus comme étant par exemple une porte NAND à trois entrées. 21 Or, le schéma de placement (layout) réel de cette structure est illustré sur la figure 13. En fait, le transistor ayant la région de grille RG5 est un transistor totalement inopérant car son oxyde de grille est formé par le domaine isolant 45 qui présente une épaisseur bien trop 5 importante, typiquement de l'ordre de 400nm, pour fonctionner. Le contact CTC10 est par ailleurs totalement isolé de la zone de substrat sous-jacente au domaine isolant 45. Et, la zone active se résume donc bien effectivement à la seule zone de substrat ZS5. 10 Cette structure n'est donc absolument pas une porte NAND à trois entrées. On se réfère maintenant plus particulièrement aux figures 14 à 19 pour illustrer un exemple d'un procédé de fabrication d'une structure de leurre STLR, et plus particulièrement la réalisation d'un 15 contact partagé isolé de cette structure de leurre STLR. Dans une première étape, illustrée sur la figure 14, on forme de façon classique et connue en soi sur un substrat semi-conducteur 1, une couche isolante 200, par exemple en dioxyde de silicium, puis on forme sur cette couche isolante 200 une couche 201 de matériau de 20 grille, par exemple du polysilicium que l'on recouvre de façon classique par une couche 202 de masque dur par exemple en nitrure de silicium. Puis, de façon classique et connue en soi, on va graver, en utilisant une couche de résine 203 insolée et développée dans une 25 étape de lithophotographie à l'aide d'un masque ayant une première ouverture CD1 et une deuxième ouverture CD2, la couche de masque dur puis la couche de polysilicium 201 de façon à obtenir la structure illustrée sur la figure 15. Sur cette figure 15, à l'issue de cette gravure, et notamment de 30 la gravure partielle en temps de la couche de polysilicium, on obtient deux blocs 2010 et 2011 de polysilicium surmontés chacun d'une couche résiduelle de masque dur 2020 et 2021. 22 De part et d'autre de ces deux blocs 2010 et 2011, on a réalisé par l'opération de gravure, une couche résiduelle de polysilicium 2012, par exemple d'une épaisseur de 10 nanomètres. Puis, comme illustré sur la figure 16, et à l'aide d'une autre 5 couche de résine et d'un autre masque de gravure possédant une ouverture CD3 et une ouverture CD4, on procède à la gravure des blocs 2010 et 2011 de façon à obtenir, comme illustré sur la figure 17, un premier bloc de polysilicium 2014 et un deuxième bloc de polysilicium 206 ayant la même dimension, par exemple 40 10 nanomètres, ainsi qu'une languette de polysilicium 2015 saillant au pied du bloc 2014 parallèlement à la surface supérieure SS du substrat 1. Le bloc 2014, la languette 2015 et le bloc 206 sont isolés du substrat par le reliquat de couche isolante 200. 15 Puis, on recouvre cette structure d'une autre couche isolante 205, par exemple du dioxyde de silicium. Puis, comme illustré sur la figure 18, on forme de façon classique et connue en soi, des régions latérales isolantes ou espaceurs ESP sur les flancs des blocs 205 et 206 et on retire la couche isolante 20 200 de part et d'autre de la région de grille RGA et de la région de grille RGB ainsi formées. La portion résiduelle 2015 de polysilicium forme ainsi la languette LG isolée du substrat par la couche isolante 200. On procède ensuite, comme illustré sur la figure 19, de façon 25 classique et connue en soi, à une siliciuration de la portion de la languette non protégée par l'espaceur de façon à obtenir une portion de languette siliciurée LGS. On procède également à la siliciuration des régions de drain et de source D et S des transistors ainsi qu'à la siliciuration des parties supérieures RGAS et RGBS des régions de 30 grille RGA et RGB. On recouvre l'ensemble de la région isolante 2 comportant la couche 20 et la couche 21 (couche PBD : Pré Métal Diélectrique) et on forme de façon classique et connue en soi par gravure et remplissage 23 de métal, par exemple du tungstène les plots électriquement conducteurs ou contact, CTCA et CTCB. Le plot CTCA est alors un contact partagé entre la région de drain D et la région de grille RGA par l'intermédiaire de la portion 5 siliciurée LGS de la languette LG. En fait, comme on le voit ici, c'est la portion résiduelle 2012 de couche de polysilicium qui va permettre de former les différents secteurs siliciures des différentes structures de leurre des différents modes de réalisation qui ont été décrits ci-avant. 10 Ainsi, si l'on souhaite réaliser une couche de liaison siliciurée, comme illustrée sur la figure 7, on laissera subsister entre les deux blocs de grille la portion 2012 de polysilicium. Si on veut réaliser deux languettes de part et d'autre d'une région de grille, on ajustera le masque de gravure en conséquence. 15 Et, si l'on veut réaliser une siliciuration d'une zone de substrat comme illustré sur la figure 1, on laissera subsister sur la couche isolante recouvrant la zone de substrat la portion résiduelle 2012 de polysilicium que l'on gravera ensuite de façon à recouvrir toute la surface de la couche isolante recouvrant la zone de substrat 20 correspondante. Enfin, si l'on veut réaliser le secteur siliciure SCTS1 de la figure 2, on gravera totalement une partie de la couche 2012 de façon à former une languette sectionnée. Bien entendu, les valeurs CD1, CD2, REVENDICATIONS1. Circuit intégré comprenant un substrat (1), une partie d'interconnexion (3), une région isolante (2) située entre le substrat et la partie d'interconnexion et au moins une structure de leurre (STLR) située au sein de ladite région isolante et comportant un secteur siliciure (CSS1) électriquement isolé du substrat. 2. Circuit intégré selon la revendication 1, dans lequel le substrat comprend des zones de substrat délimitées par des domaines isolants (4), ladite région isolante (2) recouvre les zones de substrat et les domaines isolants, la structure de leurre (STLR) comprend le secteur siliciure, une première couche isolante (CIS1) séparant le secteur siliciure d'une première zone de substrat (10), et un premier plot adapté à être électriquement conducteur (CTC1) possédant une première extrémité en contact avec ledit secteur siliciure et une deuxième extrémité électriquement couplée avec ladite partie d'interconnexion. 3. Circuit intégré selon la revendication 2, dans lequel ladite structure de leurre comprend une région de grille isolée (RG) d'un transistor MOS (Ti), une région de source (1005) et une région de drain (100D) située dans une zone active du substrat, la région de source (1005) incluant ladite première zone de substrat (10) et la région de drain (100D) incluant une zone siliciurée (1000D), et au moins un deuxième plot adapté à être électriquement conducteur (CTC2) traversant ladite région isolante en couplage électrique avec la région de drain et avec ladite partie d'interconnexion, les sections transversales des premier et deuxième plots (CTC1, CTC2) étant identiques à une tolérance près. 4. Circuit intégré selon la revendication 2, dans lequel ladite première zone de substrat (10) est entourée par un premier domaine isolant (4), possède une face supérieure (FS) et est couplée à l'opposé de cette face supérieure à une partie sous-jacente (11) du substrat 25 située sous le premier domaine isolant, ladite première couche isolante (CIS1) étant située au-dessus de la totalité de ladite surface supérieure (FS) de la première zone de substrat, et ledit secteur siliciure comprend une couche de siliciure de métal (CSS1) situé au- 5 dessus de la totalité de ladite première couche isolante. 5. Circuit intégré selon la revendication 1, dans lequel le substrat possède une face supérieure (FS2) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante (2) recouvre les zones de substrat et les domaines isolants et la structure 10 de leurre (STLR) comprend, au-dessus d'une deuxième zone de substrat (ZS2) une première région de grille (RG1) possédant une première zone centrale (ZC1) et une première languette (LG1), ladite première languette comportant au moins une première partie siliciurée (LG1S) 15 formant ledit secteur siliciure et saillant de la première zone centrale parallèlement à la face supérieure de la deuxième zone de substrat en direction d'une portion siliciurée (1000S) de cette deuxième zone de substrat (ZS2), une deuxième couche isolante (CIS2) située entre la 20 première région de grille et la face supérieure de la deuxième zone de substrat, et la structure de leurre comprend en outre un troisième plot adapté à être électriquement conducteur (CTC3), traversant ladite région isolante, possédant une première extrémité (EX1) en contact à la fois avec ledit secteur siliciure (LG1S) 25 et avec ladite portion siliciurée (1000S) de ladite deuxième zone de substrat et une deuxième extrémité (EX2) électriquement couplée avec ladite partie d'interconnexion (3). 6. Circuit intégré selon la revendication 5, dans lequel ladite première extrémité (EX1) comporte une première surface (SX1) en 30 contact électrique avec ledit secteur siliciure, une deuxième surface (SX2) en contact électrique avec ladite portion siliciurée de ladite deuxième zone de substrat et un décrochement (DCR) entre les deux surfaces (SX1, SX2). 26 7. Circuit intégré selon la revendication 5 ou 6, dans lequel ladite structure de leurre (STLR) comprend une région de grille isolée d'un transistor MOS (Ti) incluant ladite première région de grille et ladite deuxième couche isolante, une région de source et une région de 5 drain située dans une zone active du substrat, l'une des régions de source ou de drain incluant ladite deuxième zone de substrat, et au moins un quatrième plot adapté à être électriquement conducteur (CTC4) traversant ladite région isolante en couplage électrique avec l'autre des régions de source ou de drain et avec ladite partie 10 d'interconnexion, les sections transversales des troisième et quatrième plots (CTC3, CTC4) étant identiques à une tolérance près. 8. Circuit intégré selon la revendication 7, dans lequel la région de source (100S) contient ladite portion siliciurée et le transistor MOS (Ti) de la structure de leurre est un transistor MOS 15 toujours bloqué. 9. Circuit intégré selon l'une des revendications 5 à 8, dans lequel la première languette (LG1) a la même largeur que le plot adapté à être électriquement conducteur (CTC3) qui vient la contacter. 10. Circuit intégré selon la revendication 1, dans lequel le 20 substrat possède une face supérieure (FS3) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante recouvre les zones de substrat et les domaines isolants et la structure de leurre (STLR) comprend, au-dessus d'une troisième zone de substrat (ZS3) : 25 une deuxième région de grille (RG2) possédant une deuxième zone centrale (ZC2) une troisième région de grille (RG3) possédant une troisième zone centrale (ZC3), une couche de liaison électriquement conductrice (CL) 30 s'étendant parallèlement à la face supérieure de la troisième zone de substrat et reliant la deuxième zone centrale (ZC2) et la troisième zone centrale (ZC3), cette couche de liaison (CL) possédant une partie siliciurée (CLS) formant ledit secteur siliciure, 27 une troisième couche isolante (CIS3) située entre les deux régions de grille, la couche de liaison et la face supérieure de la troisième zone de substrat, et la structure de leurre (STLR) comprend en outre : 5 une première zone dopée (ZD1) située dans ladite troisième zone de substrat sous ladite couche de liaison d'un côté de la deuxième zone centrale (ZC2) et d'un côté de la troisième zone centrale (ZC3), une deuxième zone dopée (ZD2) située dans ladite troisième zone de substrat de l'autre côté de la deuxième zone centrale, 10 une troisième zone dopée (ZD3) située dans ladite troisième zone de substrat de l'autre côté de la troisième zone centrale, un cinquième plot adapté à être électriquement conducteur (CTC5), traversant ladite région isolante (2), possédant une première extrémité (EX1) en contact avec ledit secteur siliciure (CLS) et une 15 deuxième extrémité (EX2) électriquement couplée avec ladite partie d'interconnexion (3), un sixième plot adapté à être électriquement conducteur (CTC6) traversant ladite région isolante, en couplage électrique avec la deuxième zone dopée (ZD2) et avec ladite partie d'interconnexion, 20 et un septième plot adapté à être électriquement conducteur traversant ladite région isolante, en couplage électrique avec la troisième zone dopée (ZD3) et avec ladite partie d'interconnexion. 11. Circuit intégré selon la revendication 10, dans lequel 25 la couche de liaison (CL) a la même largeur que le plot adapté à être électriquement conducteur (CTC5) qui vient la contacter. 12. Circuit intégré selon la revendication 1, dans lequel le substrat (1) possède une face supérieure (FS4) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante 30 recouvre les zones de substrat et les domaines isolants et la structure de leurre (STLR) comprend, au-dessus d'une quatrième zone de substrat (ZS4) : une quatrième région de grille (RG4) possédant une quatrième zone centrale (ZC4) et deux deuxièmes languettes 28 électriquement conductrices (LG2a, LG2b) saillant respectivement de deux flancs latéraux de la quatrième zone centrale parallèlement à la face supérieure de la quatrième zone de substrat, chaque deuxième languette possédant une portion siliciurée, les deux portions siliciurées 5 (LG21a, LG21b) formant ledit secteur siliciure, une quatrième couche isolante (CIS4) située entre la quatrième région de grille et la quatrième zone de substrat, un huitième et un neuvième plots adaptés à être électriquement conducteurs (CTC8, CTC9) traversant ladite région 10 isolante et respectivement en couplage électrique avec les deux portions siliciurées des deux deuxièmes languettes et avec ladite partie d'interconnexion. 13. Circuit intégré selon la revendication 12, dans lequel chaque deuxième languette (LG2a, LG2b) a la même largeur que le 15 plot adapté à être électriquement conducteur respectif (CTC8, CTC9) qui vient la contacter. 14. Circuit intégré selon la revendication 1, dans lequel le substrat possède une face supérieure (FS5) et comprend des zones de substrat délimitées par des domaines isolants, ladite région isolante 20 recouvre les zones de substrat et les domaines isolants et la structure de leurre (STLR) comprend au moins un transistor MOS (T10) situé dans et sur une cinquième zone de substrat (ZS5) et possédant une région de source (S), une région de drain (D), 25 une cinquième région de grille (RG5) située sur le domaine isolant (45) adjacent à ladite cinquième zone de substrat, ladite cinquième région de grille (RG5) possédant une cinquième zone centrale (ZC5) et deux troisièmes languettes électriquement conductrices (LG3a, LG3b) saillant respectivement de deux flancs 30 latéraux de la cinquième zone centrale parallèlement à la face supérieure dudit domaine isolant, chaque troisième languette possédant une portion siliciurée, les deux portions siliciurées (LG3Sa, LG3Sb) formant ledit secteur siliciure, la portion siliciurée (LG3Sb) de l'une 29 des troisièmes languettes étant en contact électrique avec l'une (S) des régions de source ou de drain, un dixième plot adapté à être électriquement conducteur (CTC10) traversant ladite région isolante et en couplage électrique 5 avec la portion siliciurée (LG3Sa) de l'autre troisième languette et avec ladite partie d'interconnexion, et un onzième plot adapté à être électriquement conducteur (CTC11) traversant ladite région isolante et en couplage électrique avec l'autre (D) des régions de source et de drain et avec ladite partie 10 d'interconnexion. 15. Procédé de réalisation au sein d'un circuit intégré comprenant un substrat, une partie d'interconnexion, et une région isolante située entre le substrat et la partie d'interconnexion, d'au moins une structure de leurre, le procédé comprenant une réalisation 15 d'un secteur siliciure (LGS) électriquement isolé du substrat et un recouvrement du secteur siliciure par ladite région isolante (2). 16. Procédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur la totalité d'une face supérieure d'une 20 première zone de substrat entourée par un premier domaine isolant et couplée à l'opposé de cette face supérieure à une partie sous-jacente du substrat située sous le premier domaine isolant, d'une première couche isolante (CIS1), et une formation d'une couche de siliciure de métal (CSS1) 25 au-dessus de la totalité de ladite première couche isolante. 17. Procédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante (200), 30 une formation sur la couche isolante d'une région de grille possédant une zone centrale et une languette (LG) saillant de la zone centrale parallèlement à la face supérieure de la zone de substrat, et une siliciuration d'au moins une partie de la languette. 30 18. Procédé selon la revendication 17, dans lequel la réalisation du secteur siliciure comprend en outre une gravure d'une partie de la languette située entre la partie siliciurée (LGS) de cette languette et ladite zone centrale de la région de grille. 5 19. Procédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante (CIS3), une formation sur la couche isolante de deux régions de 10 grille et d'une couche de liaison électriquement conductrice (CL) s'étendant parallèlement à la face supérieure de la zone de substrat et reliant les deux grilles, et une siliciuration (CLS) d'une partie de cette couche de liaison. 15 20. Procédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation sur au moins une partie de la face supérieure de l'une des zones du substrat d'une couche isolante (CIS4), une formation sur la couche isolant d'une région de grille 20 possédant une zone centrale et deux languettes électriquement conductrices (LG2a, LG2b) saillant respectivement de deux flancs latéraux de la zone centrale parallèlement à la face supérieure de la zone de substrat, et une siliciuration d'au moins une partie de chaque languette. 25 21. Procédé selon la revendication 15, dans lequel la réalisation du secteur siliciure électriquement isolé du substrat comprend une formation d'une région de grille (R5) sur un domaine isolant (45) adjacent à une zone de substrat (ZS5), ladite région de grille possédant une zone centrale et deux languettes électriquement 30 conductrices saillant respectivement de deux flancs latéraux de la zone centrale parallèlement à la face supérieure dudit domaine isolant, une siliciuration d'une portion de chaque languette possédant une portion siliciurée, la portion siliciurée de l'une des 31 languettes étant en contact électrique avec une zone siliciurée de la zone de substrat. 22. Procédé selon l'une des revendications 15 à 21, comprenant en outre une formation dans ladite région isolante (Z), d'au moins un 5 plot adapté à être électriquement conducteur (CTCA) en couplage électrique avec le secteur siliciure (LGS) et ladite partie d'interconnexion (3).