FR 3074609 A1 20190607 FR 1761685 A 20171206 Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production Des modes de realisation et de mise en oeuvre concernent les circuits electroniques, notamment les circuits integres, et plus particulierement leur fiabilite et le controle de la qualite de production. La figure 1 represente des exemples a), b), c), d) de boitiers de circuits integres. La partie fonctionnelle d'un circuit integre (autrement denommee « puce ») est formee dans et sur un substrat semiconducteur 1, et emballee dans un boitier 10 generalement destine a etre connecte sur une carte 100 de circuit imprime. Dans les quatre exemples, la puce 1 comporte des interfaces de soudure, dites plots ou pastilles de liaison 2 (ou « bonding pad » selon le terme anglais usuel), accueillant par exemple une fixation d'un bout 3 d'un fil 4 (« wedge bonding » en langue anglaise) ou une bille de soudure 5, destines a etre relies avec l'exterieur du boitier. L'exemple a) correspond a un boitier 10 du type emballage en lignes double DIL (acronyme tire du terme anglais usuel « Dual Inline Package ») dans lequel les bouts 3 de fils 4 sont relies a des broches exterieures 5 destinees a etre soudees ou encastrees dans un support. L'exemple b) correspond a un boitier 10 du type reseau de billes BGA (acronyme tire du terme anglais usuel « Ball Grid Array ») dans lequel les bouts 3 de fils 4 sont relies a un reseau de repartition 6 distribuant les connexions dans un reseau de billes 7, plus grosses, destinees a etre soudees. L'exemple c) correspond egalement a un boitier 10 du type BGA, mais dans lequel des billes de soudure 5 sont directement en contact avec le reseau de repartition 6, en technologie dite de puce retournee (« flip-chip » selon le terme anglais usuel). L'exemple d) correspond a un boitier 10 en technologie de reseau de billes embarque au niveau du substrat EWLB (acronyme tire du terme anglais usuel « Embedded Wafer Level Ball grid array »), 2 dans laquelle les billes de soudure 5 sont directement connectees a la carte 100 de circuit imprime, dans une configuration de puce retournee. La puce 1 est neanmoins protegee par une armature moulee 8 enveloppant la puce. 5 La figure 2 represente une puce 1 destinee a etre emballee dans un boitier au moment d'une formation d'un bout 3 de fil 4. Par exemple le bout 3 de fil 4 est soude par application d'une force verticale et de vibration ultrasoniques. Les composants electroniques sont formes dans et sur un 10 substrat semiconducteur 101 de la puce 1 (c'est-d-dire dans la partie correspondant au « FEOL » pour « Front End Of Line » selon le terme usuel anglais). Un niveau de premier plan 102 (« MEOL » pour « Middle End Of Line » selon le terme usuel anglais) comporte des contacts permettant de relier electriquement les composants 15 electroniques avec une partie d'interconnexion 103 (« BEOL » pour « Back End Of Line » selon le terme usuel anglais), a travers une couche de dielectrique pre-metal (« PMD » pour « Pre-Metal Dielectrique » selon le terme anglais usuel). La partie d'interconnexion 103 comporte de facon habituelle 20 des pistes conductrices sur differents niveaux de metallisation Ml-Mn, espacees verticalement par des couches de dielectrique inter-metal (« IMD » pour « InterMetal Dielectrique » selon le terme usuel anglais), et reliees d'un niveau a l'autre par des vias Vl-Vn-1 conducteurs verticaux. 25 La partie d'interconnexion 103 permet notamment de relier les composants electroniques formes dans et sur le substrat 101 entre eux et avec des plots de soudure 2. Sommairement, les plots de soudure 2 comportent en surface une plaque de metal destinee a etre soudee a une bille de soudure 5 ou 30 a un bout de 3 de fil 4, et comportent par exemple une structure de reseau formee dans les derniers niveaux metallisation de la partie d'interconnexion 103. La fabrication de bout 3 de fils 4 soudes sur un plot de soudure 2 comporte, dans l'exemple d'une technique dite de « wedge 3 bonding », une application d'une force verticale 33 et d'ultrasons se repercutant sur le plot de soudure 2 et les niveaux sous-jacents de la partie d'interconnexion 103. La fabrication des billes de soudure 5 comporte par exemple 5 une formation d'une pre-structure metallique de bille, puis une fusion de la structure metallique formant une bille. Lors d'un montage en « puce retournee » du circuit integre avec un reseau de repartition 6 ou directement avec une carte de circuit imprime 100 (comme selon les exemples c) et d) de la figure 1), 10 une force verticale assimilable a la force 33 est egalement transmise sur le plot de soudure 2 et les niveaux sous-jacent de la partie d'interconnexion 103. Ces forces 33 peuvent etre suffisantes pour casser les couches de dielectriques et de metaux incluses au plot de soudure 2, 15 introduisant des fissures 40 dans les niveaux de la partie d'interconnexion 103. Les fissures 40, engendrees au cours de la fabrication du circuit integre, peuvent en outre se propager et s'agrandir apres la fabrication du circuit integre. 20 De telles fissures 40 dans les pistes metalliques ou dans les vias metalliques peuvent rompre la conduction electrique et rendre un circuit integre dysfonctionnel, voire inutilisable. L'apparition de ce type de fissure est imprevisible, aussi, detecter ce type de fissure requiert habituellement des techniques 25 destructives, tels qu'une revelation par voie chimique afin d'observer la structure. Il est pourtant primordial dans les productions industrielles que les produits de circuit integre soient fonctionnels et durables. A cet egard, it est propose selon un aspect un circuit integre 30 comportant au moins un plot de soudure comprenant, dans une superposition de niveaux de metallisation, une structure sous-jacente comportant un reseau de premieres pistes metalliques regulieres et agencees pour renforcer la resistance mecanique de ladite structure sous-jacente, et pour etablir une connexion electrique entre le niveau 4 superieur et un niveau inferieur desdits niveaux de metallisation de la structure sous-jacente, ladite structure comportant en outre un chemin de detection comprenant, dans lesdits niveaux de metallisation, des deuxiemes pistes metalliques passant entre les premieres pistes 5 metalliques, le chemin de detection ayant une borne d'entree et une borne de sortie destinees a fournir une mesure representative d'une presence de fissures dans ladite structure. Ainsi, une mesure entre la borne d'entree et la borne de sortie du chemin de detection, par exemple une mesure de resistivite, permet 10 de detecter des fissures engendrees au cours de la fabrication du circuit integre. Par exemple, les premieres pistes metalliques etant espacees une a une par un intervalle d'une premiere largeur, les deuxiemes pistes metalliques ont une deuxieme largeur inferieure a un dixieme de 15 la premiere largeur. Ainsi, des fissures fines n'impactant initialement pas la conduction electrique des pistes metalliques, mais pouvant se propager, s'agrandir, et, a terme, degrader ladite structure, peuvent etre detectees directement en raison de la faible largeur du chemin de 20 detection, qui est par consequent plus sensible aux fissures. Selon un mode de realisation, les premieres pistes metalliques d'un niveau de metallisation sont paralleles entre elles et perpendiculaires avec les premieres pistes metalliques d'un niveau de metallisation adjacent, et les premieres pistes metalliques appartenant 25 a des niveaux de metallisation adjacents sont reliees electriquement, au niveau de chaque superposition desdites pistes, par au moins un deuxieme via appartenant a un niveau de vias separant lesdits niveaux de metallisations adjacents. Selon un mode de realisation, les deuxiemes pistes metalliques 30 appartenant a des niveaux de metallisation adjacent sont reliees electriquement une a une par au moins un deuxieme via, appartenant un niveau de vias separant lesdits niveaux de metallisations adjacents. Selon un mode de realisation, le chemin de detection dessine une courbe de remplissage passant par un nombre superieur a un 5 nombre plancher de zones en equipartition dans ladite structure, et ayant une longueur entre la borne d'entree et la borne de sortie inferieure a une valeur plafond. Par « zones en equipartition de ladite structure » on entend ici 5 et dans la suite que ces zones sont chacune une unite d'une division equilibree de la structure, ou, en d'autres termes, que ces zones ont toutes la meme taille et remplissent ensemble la totalite de la surface ou du volume de la structure. De facon generale, le chemin de detection est avantageusement 10 configure pour que la courbe de remplissage qu'il dessine procure un compromis entre un nombre plancher de valeur maximale, et une valeur plafond de la longueur de valeur minimale. Par exemple le chemin de detection dessine une courbe de remplissage selon un parcours sinueux comportant des branches 15 agencees en etoile autour d'une region centrale. Selon un mode de realisation, le circuit integre comprend des moyens de detection configures pour effectuer une mesure d'une valeur resistive entre la borne d'entree et la borne de sortie dudit chemin de detection. 20 Selon un autre aspect, it est propose un procede de controle d'une production de tels circuits integres, comprenant, apres une etape de soudure d'un element soude sur ledit au moins un plot de soudure de chaque circuit integre, une phase de test comprenant une mesure d'une valeur resistive entre la borne d'entree et la borne de sortie 25 dudit chemin de detection, et une phase de decision au cours de laquelle est emis un signal de qualite representatif de la qualite dudit circuit integre en fonction du resultat de la mesure. Ledit element soude peut par exemple etre un bout de fil soude par application d'une force verticale et d'ultrasons, ou encore une 30 bille de soudure destinee a subir une force verticale lors d'un montage. Selon un mode de mise en oeuvre, la phase de decision comprend une comparaison de la valeur resistive mesuree avec une valeur de reference, un signal de qualite defectueuse etant emis si la valeur resistive mesuree est superieure a la valeur de reference. 6 Un signal de qualite dite defectueuse est par exemple un signal communicatif d'un circuit integre defectueux comportant des fissures dans sa structure de niveau de metallisation. Selon un mode de mise en oeuvre, le procede comprend en outre 5 une phase de tri comprenant une mise a Fecart des circuits integres ou non, en fonction du signal de qualite correspondant. Selon un mode de mise en oeuvre, la mesure d'une valeur resistive comprend une emission d'un signal analogique ou numerique sur la borne d'entree et une reception dudit signal analogique ou 10 numerique sur la borne de sortie. En d'autres termes, it a ete defini selon des modes de realisation un circuit integre comportant un dispositif de detection de fissure dans une structure des niveaux de metallisation du type plot de soudure, combinant a ladite structure un chemin de detection sinueux 15 de taille minimale, entrelacee dans ladite structure. Une fracture dudit chemin de detection permet de detecter une fissure dans la structure, avec une sensibilite optimale et selon un procede adapte pour etre mis en oeuvre sur tous les circuits integres sortants d'une chaine de production. En outre, la combinaison du dispositif de detection dans la 20 structure des niveaux de metallisation peut etre realisee sans apporter de modification majeure dans la conception de ladite structure, pouvant par exemple etre prealablement caracterisee en matiere de resistance a une contrainte mecanique. D'autres avantages et caracteristiques de l' invention 25 apparaitront a l'examen de la description detaillee de modes de realisation et de mise en oeuvre, nullement limitatifs, et des dessins annexes sur lesquels : - les figures 1 et 2, precedemment decrites, illustrent respectivement des boitiers de circuit integre et une puce 30 destinee a etre emballee dans un tel boitier ; - les figures 3 a 7 representent des exemples de modes de realisation et de mise en oeuvre de l'invention. 7 La figure 3 represente un exemple d'application d'un circuit integre comportant un dispositif de detection de fissure adapte a un plot de soudure 2 d'un circuit integre CI. Le circuit integre CI comporte un substrat semiconducteur 101, 5 sur et dans lequel sont formes les composants actifs du circuit integre CI, tels que des transistors ou des diodes. Un niveau de premier plan 102 (« MEOL », pour « Middle End Of Line » selon le terme usuel anglais) comportant une couche dielectrique pre-metal enveloppant les composants actif en surface du 10 substrat, et des contacts conducteurs permettant de relier electriquement lesdits composants actifs avec une partie d'interconnexion 103 (« BEOL » pour « Back End Of Line » selon le terme usuel anglais). La partie d'interconnexion 103 comprend des niveaux de 15 metallisation Ml-Mn, espaces verticalement par des niveaux de vias V1, Vn-1 comprenant des couches de dielectrique inter-metal OX, et des vias electriquement conducteurs. Les niveaux de metallisation MlMn comportent des pistes metalliques reliees d'un niveau a un autre par les vias, formant un reseau d'interconnexion des composants actifs 20 entre eux et vers l'exterieur du circuit integre. La partie d'interconnexion 103 comporte des plots de soudure 2 respectivement destines a accueillir un element soude 3. Les elements soudes 3 permettent par exemple de connecter electriquement le circuit integre CI a un reseau de distribution d'un 25 boitier, ou directement a une carte de circuit imprime, ou encore a attacher mecaniquement le circuit integre a un boitier. Bien que des billes de soudure 3 soient representees sur la figure 3, les elements soudes peuvent aussi etre un bout de fil soude par application d'une force verticale et des ultrasons, ou tout autre 30 element de connexion du circuit integre vers l'exterieur. Au moins un plot de soudure 2 incorpore une structure ST sousjacente comportant des pistes metalliques d'une premiere largeur (non representees sur la figure 3) dans au moins un niveau de metallisation de ladite partie d'interconnexion 103. 8 Dans cet exemple, la structure ST s'etend dans les trois derniers niveaux de metallisation Mn-2, Mn-1, Mn et dans les deux derniers niveaux de vias Vn-2, Vn-1. Bien entendu, une telle structure peut s'etendre dans autant de 5 niveaux de metallisation et de vias que necessaire, l'exemple du nombre de trois etant choisi arbitrairement par souci de concision. Pour des raisons de convenance de lecture, les niveaux de metallisation dans lesquels est formee la structure ST sont designes ici et dans la suite respectivement par les references Ma, Mb, Mc et les 10 niveaux de vias correspondant par les references Va, Vb. La structure ST comporte en outre un chemin de detection Rcrk electriquement conducteur d'une deuxieme largeur inferieure a la premiere largeur. Le chemin de detection Rcrk a une borne d'entree et une borne de sortie destinees a fournir une mesure representative 15 d'une presence de fissure dans ladite structure, par exemple une telle mesure peut etre une mesure de la valeur resistive du chemin de detection Rcrk. Le chemin de detection est configure pour former, dans les niveaux de metallisation, un parcours sinueux passant entre certaines 20 au moins desdites pistes metalliques. Ainsi, une mesure de la valeur resistive du chemin de detection Rcrk peut etre mise en oeuvre par des moyens de mesure MES relies au chemin de detection Rcrk, par exemple formes dans le substrat 101 du circuit integre. 25 Les moyens de mesure MES comportent par exemple un registre d'entree-sortie configure pour emettre un signal analogique ou numerique sur la borne d'entree I et recueillir ce signal analogique ou numerique sur la borne de sortie 0. La longueur du chemin de detection Rcrk est configuree pour 30 que la valeur resistive nominale d'un chemin non-fissure ne soit pas excessive au point de ne pouvoir mesurer une variation de ladite valeur resistive due a une fissure dans le chemin de detection. Si une fissure endommage le chemin de detection Rcrk, it est suppose sans risque que le signal recu par le registre de sortie nest pas 9 le meme que le signal emis par le registre d'entree. Les moyens de mesure sont ainsi configures pour quantifier une valeur resistive du chemin de detection Rcrk en fonction de potentielles differences entre le signal rect.' sur la sortie 0 et le signal emis sur l'entree I. 5 La figure 4 represente, en vue de dessus, c'est-d-dire dans le plan du circuit integre, des pistes metalliques d'un premier niveau de metallisation Ma, d'un deuxieme niveau de metallisation Mb, et d'un troisieme niveau de metallisation Mc, destinees a etre superposees pour former une structure (ST) de plot de soudure (2). 10 On rappelle que le premier niveau de metallisation Ma, le deuxieme niveau de metallisation Mb, et le troisieme niveau de metallisation Mc correspondent respectivement aux trois derniers niveaux de metallisation Mn-2, Mn-1, Mn de la partie d'interconnexion 103, dans l'exemple de la figure 3. 15 Des premieres pistes metalliques paralleles PMa situees sur le premier niveau de metallisation Ma, mutuellement espacees par un intervalle ayant une premiere largeur dl, s'etendent dans une premiere direction Y. Des deuxiemes premieres pistes metalliques paralleles PMb 20 situees sur le deuxieme niveau de metallisation Mb, mutuellement espacees par un intervalle ayant une premiere largeur dl, s'etendent dans une deuxieme direction X perpendiculaire a la premiere direction Y. Des troisiemes premieres pistes metalliques paralleles PMc 25 situees sur un troisieme niveau de metallisation Mc, mutuellement espacees par un intervalle ayant une premiere largeur dl, s'etendent dans la premiere direction Y. Dans la suite, les « premiere premiere piste PMa », « deuxieme premiere piste PMb » et « troisieme premiere piste PMc » pourront 30 etre designes de facon globale par le terme de « premieres pistes PMa, PMb, PMc » ou de facon nominale par les termes respectifs de « premiere piste PMa », « deuxieme piste PMb » et de « troisieme piste PMc ». L'interpretation du texte permettra sans ambigilite de distinguer les « deuxiemes premieres pistes PMb » des « deuxiemes 10 pistes Ra, Rb, Rc » appartenant au chemin de detection Rck introduit dans la suite. Le premier niveau de metallisation Ma, le deuxieme niveau de metallisation Mb et le troisieme niveau de metallisation Mc sont par 5 exemple situes a la hauteur des trois derniers niveaux de metallisation de la partie d'interconnexion (103) d'un circuit integre. Les intervalles espacant lesdites pistes metalliques PMa, PMb, PMc sont habituellement combles par un materiau dielectrique d'une couche inter-metal appartenant a des niveaux de vias Va, Vb 10 respectifs, de facon habituelle dans les parties d'interconnexion. La largeur des intervalles entre lesdites pistes metalliques est par exemple comprise entre li.tm et 1,51.tm. Pour former le plot de soudure, le premier niveau de metallisation Ma, le deuxieme niveau de metallisation Mb et le 15 troisieme niveau de metallisation Mc sont empiles et relies electriquement. Les premieres pistes metalliques PMa, PMb, PMc de chaque niveau de metallisation Ma, Mb, Mc sont electriquement reliees par des vias verticaux VMa, VMb traversant une couche dielectrique inter- 20 metal les espacant verticalement et appartenant aux niveaux de vias Va, Vb respectifs. Ainsi, a l'interface Mb/Ma entre le premier et le deuxieme niveau de metallisation, des premiers vias VMa verticaux et electriquement conducteurs relient chaque premiere piste metallique 25 PMa a chaque deuxieme piste metallique PMb, a travers la couche dielectrique inter-metal respective. Chaque superposition entre les premieres pistes metalliques PMa s'etendant dans la premiere direction Y et les deuxiemes pistes metalliques PMb s'etendant dans la deuxieme direction X comporte par 30 exemple seize vias VMa les reliant mutuellement. Par superposition, on entend les intersections desdites pistes vues dans le plan, c'est-d-dire chaque emplacement on des pistes pistes se croisent l'une au-dessus de l'autre. 11 De meme, a l'interface Mc/Mb entre le deuxieme et le troisieme niveau de metallisation, des deuxiemes vias VMb verticaux et electriquement conducteurs relient chaque deuxieme piste metallique PMb a chaque troisieme piste metallique PMc, a travers la 5 couche dielectrique inter metal correspondante. Chaque superposition entre les deuxiemes pistes metalliques PMb s'etendant dans la deuxieme direction X et les troisiemes pistes metalliques PMc s'etendant dans la premiere direction Y comporte par exemple seize vias Vb les reliant mutuellement. 10 La figure 5 represente une structure ST comprenant l'empilement du troisieme niveau de metallisation Mc, sur le deuxieme niveau de metallisation Mb, lui-meme sur le premier niveau de metallisation Ma. La structure comporte en outre un chemin de detection Rcrk comprenant, dans les niveaux de metallisation Ma, Mb, 15 Mc, des deuxiemes pistes metalliques Ra, Rb, Rc, passant respectivement entre les premieres pistes metalliques PMa, PMb, PMc, et ayant une deuxieme largeur (d2) inferieure a la premiere largeur (dl), le chemin de detection Rcrk comportant une borne d'entree I et une borne de sortie 0. 20 La deuxieme largeur (d2) du chemin de detection est avantageusement egale a la largeur la plus fine autorisee par les regles de dessins. Par exemple la deuxieme largeur (d2) du chemin de detection Rcrk est comprise entre 0,11.tm et 0,151.tm, ou, plus generalement, la 25 deuxieme largeur (d2) du chemin de detection Rcrk est egale ou inferieure a sensiblement un dixieme de la premiere largeur (dl). La deuxieme largeur (d2) est configuree pour ne pas avoir modifier ou adapter une structure ST existante, par exemple prealablement caracterisee en matiere de resistance a des contraintes 30 mecaniques. La borne d'entree I et la borne de sortie 0 peuvent etre situees a l'exterieur de la structure ST de niveaux de metallisation superposes. 12 De facon generale, le chemin de detection Rcrk dessine une courbe de remplissage qui parcourt un maximum de zones de la structure ST. Dans cet exemple, le chemin detection Rcrk presente un 5 parcours sinueux ayant grossierement une forme de fleur, c'est-à-dire ayant des branches sensiblement triangulaires s'articulant en etoile autour d'un point central. Bien entendu d'autres formes du chemin de detection Rcrk sont envisageables, telles que par exemple un parcours en chevrons 10 comportant une alternance de longues lignes s'etendant dans la premiere direction Y et de courtes lignes s'etendant dans la deuxieme direction X, d'un bout a l'autre de la structure de niveau de metallisation (Ma, Mb, Mc), dans le sens de la deuxieme direction X ; ou bien un parcours en forme de spirale simple ou double, ou encore 15 un parcours fractal du type « courbe de Peano ». Generalement egalement, la courbe de remplissage dessinee par le chemin de detection Rcrk est configuree pour passer par un maximum de zones Zi,j en equipartition dans ladite structure, tout en minimisant sa longueur entre la borne d'entree I et la borne de sortie 20 0. Par « zones en equipartition dans ladite structure » on entend ici et dans la suite que ces zones sont chacune une unite d'une division equilibree de ladite structure, ou, en d'autres termes, que ces zones ont toutes la meme taille et remplissent ensemble la totalite de la surface 25 ou le volume de ladite structure. Par exemple une zone Zi,j correspond a une subdivision fictive du plan des niveaux de metallisation d'un decoupage en i lignes de tailles egales et j colonnes de tailles egales. Sur la figure 5, seize zones sont representees en pointilles, 30 issues d'une subdivision en quatre lignes et quatre colonnes. Bien entendu, le nombre de zones parcourues peut etre tres variable en fonction notamment du resultat recherché et des degres de liberte offerts par une technologie donnee. 13 L'exemple represents de chemin de detection Rcrk en forme de fleur passe par chacune desdites seize zones Zi,j tout en minimisant sa longueur. Par exemple, pour un plot de soudure carre mesurant 70[tm x 5 70[tm, la longueur du chemin de detection Rcrk est inferieure a 1mm de la borne d'entree I a la borne de sortie 0, offrant une valeur resistive nominale comprise entre 1000 et 1500 Ohms. Les figures 6A et 6B representent un detail d'un chemin de detection Rcrk inclus a une structure ST situee dans une partie 10 d'interconnexion de circuit integre. Le chemin de detection Rcrk comporte des premieres parties Ra s'etendant dans la premiere direction Y dans le premier niveau de metallisation Ma, dans des intervalles entre les premieres pistes metalliques PMa. 15 Le chemin de detection Rcrk comporte des deuxiemes parties Rb s'etendant dans la deuxieme direction X dans le deuxieme niveau de metallisation Mb, dans des intervalles entre les deuxiemes pistes metalliques PMb. Le chemin de detection Rcrk comporte des troisiemes parties 20 Rc s'etendant dans la premiere direction Y dans le troisieme niveau de metallisation Mc, dans des intervalles entre les troisiemes pistes metalliques PMc. Les parties du chemin de detection Ra, Rb, Rc comportent des deuxiemes pistes metalliques ayant une deuxieme largeur d2 inferieure 25 a la premiere largeur dl des intervalles entre les premieres pistes metallique PMa, PMb, PMc des trois niveaux de metallisation Ma, Mb, Mc. Les premieres parties Ra du chemin de detection sont reliees aux deuxiemes parties Rb du chemin de detection par des premiers vias 30 VRa verticaux electriquement conducteurs. Les deuxiemes parties Rb du chemin de detection sont reliees aux troisiemes parties Rc du chemin de detection par des deuxiemes vias VRb verticaux electriquement conducteurs. 14 Une premiere partie Ra et une troisieme partie Rc sont reliees par l'intermediaire d'une deuxieme partie Rb du chemin de detection Rcrk. La deuxieme partie Rb peut ne pas avancer dans la deuxieme direction X et ainsi permettre de relier verticalement une premiere 5 partie Ra et une troisieme partie Rc du chemin de detection. Les premieres parties Ra et deuxiemes parties Rb du chemin de detection sont reliees une-d-une par au moins deux premiers vias verticaux VRa, et les deuxiemes parties Rb et troisiemes parties Rc du chemin de detection sont reliees une-d-une par au moins deux 10 deuxiemes vias verticaux VRb. Cela permet de reduire la probabilite de detecter un defaut de fabrication d'un via isole comme une fissure dans la structure de niveaux de metallisation. En résumé, dans une structure comprenant au moins un niveau 15 de metallisation comportant des pistes metalliques espacees d'une premiere largeur, le chemin de detection electriquement conducteur ayant une deuxieme largeur inferieure a la premiere largeur, est situe dans des intervalles entre certaines au moins desdites premieres pistes metalliques, et comporte une borne d'entree et une borne de sortie. 20 Par exemple cette structure est une structure sous-jacente a un plot de soudure destine a accueillir une bille de soudure ou un bout de fil. Ainsi, si une fissure se produit dans ledit au moins un niveau de metallisation, it est tres probable que le chemin de detection soit 25 rompu, au vu de la finesse de la deuxieme largeur. Aussi, la valeur resistive entre la borne d'entree I et la borne de sortie 0 s'en verrait augmentee. Par consequent, une mesure de la valeur resistive entre la borne d'entree I et la borne de sortie 0 du chemin de detection Rcrk permet 30 de detecter une cassure de facon simple, efficace, systematique et non- destructive. La figure 7 represente des &tapes d'un procede de controle d'une production de circuits integres, par exemple dans une chaine de production industrielle de circuits integres. 15 Le procede s'applique en particulier a la detection de fissures engendrees par une &tape de soudure d'un element soude sur ledit au moins un plot de soudure (2) telle que la soudure de bout de fils (3), ou la soudure de billes de soudures (5), prealablement formees sur les 5 plots de soudure (2), avec un dispositif exterieur tel qu'un reseau de repartition ou une carte de circuit imprime, comme decrit precedemment notamment en relation avec les figures 1 et 2. Ainsi, les &tapes presentees de ce procede arrivent en cours de production 701 d'une puce de circuit integre, notamment apres 10 fabrication des elements actifs dans le substrat semiconducteur (101) et dans le niveau de premier-plan (102), fabrication de la partie d'interconnexion (103), et fabrication des plots de soudure (2) tels que decrits precedemment. Apres une &tape de soudure 703 d'un element soude dudit 15 circuit integre, le procede comprend une phase de test 705. Au cours de la phase de test 705, une mesure entre la borne d'entree (I) et la borne de sortie (0) du chemin de detection (Rcrk) est realisee. Par exemple cette mesure comprend une mesure d'une valeur 20 resistive dudit chemin de detection (Rcrk). La mesure de la valeur resistive du chemin de detection (Rcrk) peut etre mise en oeuvre par des moyens de mesure, internes ou externes au circuit integre. Les moyens de mesure peuvent appartenir a la chaine de 25 production, et etre utilises sur tous les circuits integres produits a la chaine, ou bien etre integres au circuit integre, de facon dediee a cette mesure ou non. Les moyens de mesure comportent par exemple un registre d'entree-sortie configure pour emettre un signal analogique ou 30 numerique sur la borne d'entree (I) et pour recueillir ce signal analogique ou numerique sur la borne de sortie (0). La longueur du chemin de detection (Rcrk) est configuree pour que la valeur resistive du chemin non-fissure ne soit pas excessive au 16 point de ne pouvoir mesurer une variation de ladite valeur resistive due a une fissure du chemin de detection. Si une fissure endommage le chemin de detection (Rcrk), it est suppose sans risque que le signal recu par le registre de sortie nest pas 5 le meme que le signal emis par le registre d'entree. La phase de test 705 est suivie d'une phase de decision 707 au cours de laquelle est emis un signal de qualite 711, 721, representatif de la qualite du circuit integre, en fonction du resultat de la mesure de la phase de test 705. 10 Ainsi, la phase de decision 705 comprend par exemple une comparaison de la valeur resistive mesuree avec une valeur de reference, et un signal de qualite dite « defectueuse » est emis 711 si la valeur resistive mesuree est superieure a la valeur de reference. Par exemple la valeur de reference correspond a la valeur 15 resistive moyenne mesuree sur un groupe de chemin de detection (Rcrk) intacts (c'est-à-dire ne comportant pas de fissure provenant par exemple d'une etape de soudure d'un element sur le plot de soudure). Cette valeur de reference peut etre biaisee d'une marge de securite, par exemple egale a deux fois l'ecart-type des mesures 20 effectuees pour calculer ladite valeur moyenne. Apres la phase de decision 707 et emission du signal de qualite 711, 721, une phase de tri 713, 723, dependante dudit signal de qualite 711, 721, est mise en oeuvre. La phase de tri comprend ainsi une mise a l'ecart 713 des 25 circuits integres pour lesquels la phase de test a abouti a une emission 711 d'un signal de qualite dite defectueuse, communicatif d'un circuit integre defectueux, comportant des fissures dans la structure des niveaux de metallisation. Les produits ainsi mis a l'ecart sont alors consideres comme 30 defectueux 715, et sont retires de la chaine de production de circuits integres destines a la vente. Reciproquement, la phase de tri comprend une poursuite de la production 723 des circuits integres pour lesquels la phase de test a 17 abouti a une emission 721 d'un signal de qualite correcte, jusqu'a obtention du produit fini 725, pret a etre commercialise. En d'autres termes, it a ete presente un dispositif de detection de fissure dans une structure de niveaux de metallisation, du type plot 5 de soudure, combinant a ladite structure un chemin de detection sinueux de taille minimale, entrelacee dans ladite structure. Une fracture dudit chemin de detection permet de detecter une fissure dans la structure, avec une sensibilite optimale et selon un procede adapte pour etre mis en oeuvre sur tous les circuits integres sortants d'une 10 chaine de production. En outre, la combinaison du dispositif de detection dans la structure de niveaux de metallisation peut etre realisee sans apporter de modification majeure dans la conception de ladite structure. Par ailleurs, l'invention n'est pas limitee aux modes de 15 realisation precedemment detailles mais en embrasse toutes les variantes. Par exemple l'invention s'adapte a des niveaux de metallisation en nombre differents, et ayant des configurations differentes, ou encore a des grandeurs mesurees representatives d'une REVENDICATIONS1. Circuit integre comportant au moins un plot de soudure (2) comprenant, dans une superposition de niveaux de metallisation (Ma, Mb, Mc), une structure sous-jacente (ST) comportant un reseau de premieres pistes metalliques (PMa, PMb, PMc) regulieres et agencees pour renforcer la resistance mecanique de ladite structure sous-jacente (ST), et pour etablir une connexion electrique entre le niveau superieur (Mc) et un niveau inferieur (Mb, Ma) desdits niveaux de metallisation de la structure sous-jacente (ST), ladite structure (ST) comportant en outre un chemin de detection (Rcrk) comprenant, dans lesdits niveaux de metallisation (Ma, Mb, Mc), des deuxiemes pistes metalliques (Ra, Rb, Rc) passant entre les premieres pistes metalliques (PMa, PMb, PMc), le chemin de detection (Rcrk) ayant une borne d'entree (I) et une borne de sortie (S) destinees a fournir une mesure representative d'une presence de fissures dans ladite structure (ST). 2. Circuit integre selon la revendication 1, les premieres pistes metalliques (PMA, PMb, PMc) etant espacees une a une par un intervalle d'une premiere largeur (dl), dans lequel les deuxiemes pistes metalliques (Ra, Rb, Rc) ont une deuxieme largeur (d2) inferieure a un dixieme de la premiere largeur (dl). 3. Circuit integre selon l'une des revendications 1 ou 2, dans lequel les premieres pistes metalliques (PMb) d'un niveau de metallisation (Mb) sont paralleles entre elles et perpendiculaires avec les premieres pistes metalliques (PMa, PMc) d'un niveau de metallisation adjacent (Ma, Mc), et dans lequel les premieres pistes metalliques (PMa, PMb) appartenant a des niveaux de metallisation adjacents (Ma, Mb) sont reliees electriquement, au niveau de chaque superposition desdites pistes (PMa, PMb), par au moins un deuxieme via (VMa) appartenant a un niveau de vias (Va) separant lesdits niveaux de metallisations adjacents. 4. Circuit integre selon l'une des revendications precedentes, dans lequel les deuxiemes pistes metalliques (Ra, Rb, Rc) appartenant a des niveaux de metallisation adjacent sont reliees electriquement une 19 a une par au moins un deuxieme via (VRa, VRb), appartenant a un niveau de vias (Va, Vb) separant lesdits niveaux de metallisations adj acents. 5. Circuit integre selon l'une des revendications precedentes, 5 dans lequel le chemin de detection (Rcrk) dessine une courbe de remplissage passant par un nombre superieur a un nombre plancher de zones (Zi,j) en equipartition dans ladite structure (ST), et ayant une longueur entre la borne d'entree (I) et la borne de sortie (0) inferieure a une valeur plafond. 10 6. Circuit integre selon l'une des revendications precedentes, dans lequel le chemin detection (Rcrk) dessine une courbe de remplissage selon un parcours sinueux comportant des branches agencees en &toile autour d'une region centrale. 7. Circuit integre selon l'une des revendications precedentes, 15 comprenant des moyens de mesure (MES) configures pour effectuer une mesure d'une valeur resistive entre la borne d'entree (I) et la borne de sortie (0) dudit chemin de detection (Rcrk). 8. Procede de controle d'une production de circuits integres selon l'une des revendications precedentes, comprenant, apres une 20 &tape de soudure d'un element soude (3, 5) sur ledit au moins un plot de soudure (2) de chaque circuit integre (703), une phase de test (705) comprenant une mesure d'une valeur resistive entre la borne d'entree (I) et la borne de sortie (0) dudit chemin de detection (Rcrk), et une phase de decision (707) au cours de laquelle est emis un signal de 25 qualite (711, 721) representatif de la qualite dudit circuit integre en fonction du resultat de la mesure. 9. Procede selon la revendication 8, dans lequel la phase de decision (707) comprend une comparaison de la valeur resistive mesuree avec une valeur de reference, un signal de qualite defectueuse 30 (711) etant emis si la valeur resistive mesuree est superieure a la valeur de reference. 10. Procede selon l'une des revendications 8 ou 9, comprenant une phase de tri (713, 723) comprenant une mise a l'ecart des circuits integres ou non, en fonction du signal de qualite correspondant. 20 11. Procede selon l'une des revendications 8 a 10, dans lequel ladite mesure d'une valeur resistive comprend une emission d'un signal analogique ou numerique sur la borne d'entree (I) et une reception dudit signal analogique ou numerique sur la borne de sortie 5 (0).