FR 3065116 A1 20181012 FR 1752953 A 20170405 B15698 - DD17709 1 DISPOSITIF D'AFFICHAGE D'IMAGES EMISSIF A LED Domaine La présente demande concerne la réalisation d'un dispositif d'affichage d'images émissif à diodes électroluminescentes (LED), par exemple un écran de télévision, 5 d'ordinateur, de smartphone, de tablette numérique, etc. Exposé de l'art antérieur Il a déjà été proposé, dans la demande de brevet français n°1561421 déposée le 26 novembre 2015, un dispositif d'affichage d'images comportant une pluralité de puces électroniques 10 élémentaires disposées en matrice sur un même substrat de report. Les puces sont montées solidaires du substrat de report et connectées à des éléments de connexions électrique du substrat de report pour leur commande. Chaque puce comporte un empilement d'une LED et d'un circuit de commande de la LED et correspond à 15 un pixel du dispositif. Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects d'un dispositif d'affichage d'images de ce type. Résumé 20 Ainsi, un mode de réalisation prévoit un dispositif d'affichage émissif comportant : 3065116 B15698 - DD17709 2 un substrat de report comportant des éléments de connexion électrique ; et une pluralité de puces semiconductrices solidarisées au substrat et connectées aux éléments de connexion électrique du 5 substrat pour leur commande, chaque puce comportant : - une pluralité de LED ; - une première borne de connexion au substrat destinée à recevoir, pour chaque LED de la puce, un signal de réglage individuel de la LED, les 10 signaux de réglage individuels des différentes LED de la puce étant multiplexés temporellement sur ladite première borne ; et - un circuit de commande adapté à démultiplexer les signaux reçus sur ladite première borne et à 15 appliquer à chaque LED de la puce un signal de polarisation fonction du signal de réglage individuel de la LED reçu sur ladite première borne. Selon un mode de réalisation, chaque puce élémentaire 20 comprend une pluralité de pixels comprenant chacun plusieurs sous-pixels, chaque sous-pixel comprenant une unique LED, et les LED des différents sous-pixels d'un même pixel étant agencées pour émettre dans des gammes de longueurs d'ondes différentes. Selon un mode de réalisation, chaque puce élémentaire 25 comprend une pluralité de pixels, chaque pixel comprenant une unique LED, les LED des différents pixels étant agencées pour émettre dans une même gamme de longueur d'ondes. Selon un mode de réalisation, chaque puce élémentaire comprend un unique pixel comprenant une pluralité de sous-pixels, 30 chaque sous-pixel comprenant une unique LED, et les LED des différents sous-pixels du pixel étant agencées pour émettre dans des gammes de longueurs d'ondes différentes. Selon un mode de réalisation, dans chaque puce élémentaire, les signaux de réglage individuel multiplexés 3065116 B15698 - DD17709 3 temporellement sur la première borne de la puce sont des signaux analogiques. Selon un mode de réalisation, chaque puce comporte en outre une deuxième borne de connexion au substrat destinée à recevoir un signal de synchronisation utilisé par le circuit de commande de la puce pour synchroniser le démultiplexage du signal reçu sur la première borne. Selon un mode de réalisation, dans chaque puce élémentaire, le circuit de commande comprend, pour chaque LED de 10 la puce, un circuit élémentaire de contrôle de la LED comprenant : un premier transistor MOS reliant la première borne de la puce à un noeud intermédiaire du circuit élémentaire de contrôle ; un deuxième transistor MOS reliant une première borne 15 d'alimentation de la puce à une électrode d'anode ou de cathode de la LED, la grille du deuxième transistor MOS étant reliée au noeud intermédiaire du circuit élémentaire de contrôle ; et un élément capacitif reliant le noeud intermédiaire du circuit élémentaire de contrôle à la première borne d'alimentation 20 ou à une deuxième borne d'alimentation de la puce. Selon un mode de réalisation, chaque puce élémentaire comprend un circuit de sélection interne adapté à recevoir le signal de synchronisation appliqué sur la deuxième borne de la puce, et à fournir sur la grille de chaque premier transistor de 25 la puce un signal individuel de commande à l'état ouvert ou à l'état fermé du transistor. Selon un mode de réalisation, dans chaque puce élémentaire, les signaux de réglage individuel multiplexés temporellement sur la première borne de la puce sont des signaux 30 numériques. Selon un mode de réalisation, chaque puce comporte en outre une deuxième borne de connexion au substrat destinée à recevoir un signal d'horloge superposé à un signal de synchronisation, les signaux d'horloge et de synchronisation étant 3065116 B15698 - DD17709 4 utilisés par le circuit de commande pour synchroniser le démultiplexage du signal reçu sur la première borne. Selon un mode de réalisation, dans chaque puce élémentaire, le circuit de commande de la puce comprend un 5 convertisseur numérique-analogique spécifique pour chaque LED de la puce. Selon un mode de réalisation, dans chaque puce élémentaire du dispositif, les LED de la puce sont formées dans un premier substrat à base de semiconducteur III-V, et dans lequel le circuit de commande de la puce est formé dans un deuxième substrat à base de silicium, accolé et connecté électriquement au premier substrat. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, 15 seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma électrique des circuits d'une puce élémentaire d'un exemple d'un dispositif d'affichage 20 d'images ; la figure 2 est un schéma électrique des circuits d'une puce élémentaire d'un autre exemple d'un dispositif d'affichage d'images ; la figure 3 est un schéma électrique simplifié des 25 circuits d'une puce élémentaire d'un exemple d'un dispositif d'affichage d'images selon un mode de réalisation ; la figure 4 est un chronogramme illustrant un exemple d'un mode de fonctionnement de la puce élémentaire de la figure 3 ; 30 la figure 5 est un schéma électrique simplifié des circuits d'une puce élémentaire d'un autre exemple d'un dispositif d'affichage d'images selon un mode de réalisation ; la figure 6 est un schéma électrique simplifié des circuits d'une puce élémentaire d'un autre exemple d'un dispositif 35 d'affichage d'images selon un mode de réalisation ; 3065116 B15698 - DD17709 5 les figures 7 et 8 sont des chronogrammes illustrant un exemple d'un mode de fonctionnement de la puce élémentaire de la figure 6 ; les figures 9A, 9B et 9C sont des vues schématiques 5 respectivement de dessus, en coupe et de dessous d'un exemple d'une puce élémentaire d'un dispositif d'affichage d'images selon un mode de réalisation ; et la figure 10 est une vue de dessus d'un exemple d'un substrat de report d'un dispositif d'affichage d'images selon un 10 mode de réalisation. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la fabrication des puces élémentaires des dispositifs d'affichage décrits n'a pas été détaillée, la fabrication de ces puces étant à la portée de l'homme du métier à partir des enseignements de la présente description. A titre d'exemple, les puces élémentaires des dispositifs d'affichage décrits, comportant chacune une ou plusieurs LED et un circuit de commande à base de transistors, peuvent être fabriquées selon des procédés identiques ou similaires à ceux décrits dans la demande de brevet français n°1561421 susmentionnée, dont le contenu est considéré comme faisant partie intégrante de la présente description et est ici incorporé par référence dans la mesure autorisée par la loi. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence à l'orientation des figures, étant entendu que, dans la pratique, les dispositifs décrits peuvent être orientés différemment. Sauf 3065116 B15698 - DD17709 6 précision contraire, les expressions "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près, où, lorsqu'il s'agit de valeur angulaires ou d'orientation angulaires, à 10 degrés près, de préférence à 5 5 degrés près. La figure 1 est un schéma électrique des circuits d'une puce élémentaire 110 d'un dispositif d'affichage d'images du type décrit dans la demande de brevet français n°1561421 susmentionnée. La puce 110 comprend une LED 120, de préférence une LED 10 inorganique, par exemple une LED au nitrure de gallium ou à base de tout autre semiconducteur III-V adapté à la réalisation d'une LED. La puce 110 comprend en outre un circuit actif 130 de commande de la LED 120, par exemple un circuit à base de transistors, adapté à contrôler l'émission de lumière par la LED. 15 A titre d'exemple, le circuit de commande 130 et la LED 120 sont d'abord formés séparément, respectivement dans et sur un substrat de silicium pour le circuit 130, et sur un substrat de croissance adapté, par exemple en saphir, pour la LED 120. La LED 120 est réalisée de façon à présenter des contacts électriques 20 d'anode et de cathode du côté de sa face opposée au substrat de croissance. Le circuit de contrôle 130 comprend quant à lui, du côté d'une première face du substrat de silicium, des zones de connexion électrique destinées à être mises en contact avec les contact d'anode et de cathode de la LED, et, du côté d'une deuxième 25 face du substrat de silicium opposée à la première face, des bornes de connexion à un dispositif extérieur pour la commande de la puce. Le circuit 130 et la LED 120 sont ensuite solidarisés par collage de la face de la LED opposée au substrat de croissance sur la première face du circuit 130. La puce comprenant le circuit 30 130 et la LED 120 est ensuite reportée sur un substrat de report, par exemple un substrat de report passif, comportant des éléments de connexion électrique pour l'alimentation et la commande de la puce. Lors du report, la puce est disposée de façon que la deuxième face du circuit 130 de la puce soit tournée vers le substrat de 35 report, afin de réaliser des connexions électriques directes entre 3065116 B15698 - DD17709 7 les bornes de connexion à l'extérieur de la puce et des plages de connexion électrique du substrat de report. Le substrat de croissance peut en outre être retiré avant ou après la fixation de la puce sur le substrat de report. 5 Dans cet exemple, la puce 110 comprend quatre bornes de connexion à l'extérieur Vp, Vn, Vsel, et Vdata. Par souci de simplification, dans la présente description, les signaux électriques appliqués sur les bornes de connexion des puces sont désignés par les mêmes références que les bornes elles-mêmes. Les 10 bornes Vp et Vn sont destinées à recevoir respectivement un potentiel d'alimentation bas Vp (par exemple la masse) et un potentiel d'alimentation haut (c'est-à-dire supérieur au potentiel d'alimentation bas) Vn de la puce. Les bornes Vsel et Vdata sont destinées à recevoir des signaux de commande de la 15 puce. Plus particulièrement, le signal Vsel est un signal de sélection de la puce, et le signal Vdata est un signal de réglage du niveau de luminosité de la puce. Dans l'exemple de la figure 1, le circuit de commande 130 de la puce comprend deux transistors 131 et 133 et un élément 20 capacitif 135, par exemple un condensateur. Dans cet exemple, les transistors 131 et 133 sont des transistors MOS. Plus particulièrement, le transistor 131 est un transistor MOS à canal N et le transistor 133 est un transistor MOS à canal P. Le transistor 131 a un premier noeud de conduction (source ou drain 25 dans cet exemple) connecté à la borne Vdata, un deuxième noeud de conduction (drain ou source dans cet exemple) connecté à un noeud intermédiaire al de la puce, et un noeud de commande (grille dans cet exemple) connecté à la borne Vsel. L'élément capacitif 135 a une première électrode connectée au noeud al et une deuxième 30 électrode connectée à la borne Vp. Le transistor 133 a un premier noeud de conduction connecté à la borne Vp, un deuxième noeud de conduction connecté à l'anode de la LED 120, et un noeud de commande connecté au noeud al. La cathode de la LED 120 est connectée à la borne Vn. 3065116 B15698 - DD17709 8 Dans la puce élémentaire 110, le transistor 131 est utilisé en commutation (passant ou bloqué) pour permettre ou non la mise à jour du réglage de luminosité de la LED. Le transistor 133 fonctionne en régime linéaire pour contrôler l'intensité du 5 courant injecté dans la LED. Le fonctionnement de la puce élémentaire 110 lors d'une phase de mise à jour du niveau de luminosité du pixel est le suivant. Le transistor 131 est fermé (rendu passant) par l'application d'un signal de commande adapté sur la borne Vsel. 10 L'élément capacitif 135 se charge alors à un niveau de tension fonction du signal de réglage appliqué sur la borne Vdata de la puce. Le niveau du signal de réglage Vdata fixe le potentiel du noeud al, et par conséquent l'intensité du courant injecté dans la LED par le transistor 133, et donc l'intensité lumineuse émise 15 par la LED. Le transistor 131 peut ensuite être rouvert. Le noeud al reste alors à un potentiel sensiblement égal au potentiel Vdata. Ainsi, le courant injecté dans la LED reste sensiblement constant après la réouverture du transistor 131, et ce jusqu'à la prochaine mise à jour du potentiel du noeud al. 20 En pratique, un dispositif d'affichage peut comporter une pluralité de puces élémentaires 110 identiques ou similaires montées sur un même substrat de report selon un agencement en matrice selon des lignes et des colonnes, les puces étant connectées à des éléments de connexion électrique du substrat pour 25 leur commande, et chaque puce correspondant à un pixel du dispositif d'affichage. A titre d'exemple, les pixels du dispositif d'affichage sont commandables simultanément ligne par ligne. Autrement dit, pour chaque ligne de la matrice, les puces de la ligne ont leurs 30 bornes de commande Vsel connectées à une même piste conductrice de commande de ligne du substrat de report, les puces de lignes distinctes ayants leurs bornes de commande Vsel connectées à des pistes conductrices de commande de ligne distinctes du substrat de report. De plus, pour chaque colonne de la matrice, les puces 35 de la colonne ont leurs bornes de commande Vdata connectées à une 3065116 B15698 - DD17709 9 même piste conductrice de commande de colonne du substrat de report, les puces de colonnes distinctes ayant leurs bornes de commande Vdata connectées à des pistes conductrices de commande de colonne distinctes du substrat de report. Lors de l'affichage 5 d'une image, les pixels du dispositif peuvent ainsi être rafraîchis simultanément ligne par ligne. Pour réaliser un dispositif d'affichage d'images couleur, une possibilité est de prévoir, pour chaque pixel du dispositif, plusieurs puces élémentaires voisines adaptées à 10 émettre dans des gammes de longueurs d'ondes distinctes, par exemple trois puces élémentaires adaptées à émettre respectivement de la lumière rouge, de la lumière verte et de la lumière bleue. Chaque puce élémentaire correspond alors à un sous-pixel du dispositif. Les puces élémentaires de couleurs distinctes peuvent 15 comporter des LED de natures distinctes adaptées à émettre dans des gammes de longueurs d'ondes distinctes, ou des LED de même nature surmontées de filtres ou d'éléments de conversion photoluminescents de natures distinctes. Un problème qui se pose réside alors dans le nombre et 20 la densité des éléments de connexion électrique qui doivent être prévus sur le substrat de report pour permettre de commander individuellement chaque sous-pixel du dispositif. Pour limiter le nombre d'éléments de connexion électrique du substrat de report, une possibilité est d'intégrer 25 sur une même puce élémentaire les différents sous-pixels d'un même pixel du dispositif. La figure 2 est un schéma électrique d'une puce élémentaire 210 d'un dispositif d'affichage dans lequel chaque puce élémentaire correspond à un pixel du dispositif et intègre 30 trois sous-pixels SPr, SPg et SPb adaptés à émettre respectivement de la lumière rouge, de la lumière verte et de la lumière bleue. Chaque sous-pixel SPr, SPg, SPb de la puce 210 comprend sensiblement les mêmes éléments de circuit que la puce 110 de la figure 1, à savoir une LED 120r, respectivement 120g, 35 respectivement 120b, un transistor de sélection 131r, 3065116 B15698 - DD17709 10 respectivement 131g, respectivement 131b, un transistor de réglage de courant 133r, respectivement 133g, respectivement 133b, et un élément capacitif 135r, respectivement 135g, respectivement 135b. Dans cet exemple, la puce comprend six bornes de 5 connexion à l'extérieur Vp, Vn, Vsel, Vdatar, Vdatag et Vdatab. Les bornes Vp et Vn sont destinées à recevoir respectivement les potentiels d'alimentation bas Vp et haut Vn de la puce. Les bornes Vsel, Vdatar, Vdatag et Vdatab sont destinées à recevoir des signaux de commande de la puce. Plus particulièrement, le signal 10 Vsel est un signal de sélection de la puce, et les signaux Vdatar, Vdatag et Vdatab sont des signaux de réglage individuels des niveaux de luminosité des LED 120r, 120g et 120b respectivement. Chacun des transistors 131r, 131g et 131b a son noeud de commande connecté à la borne Vsel. Le transistor 131r a un 15 premier noeud de conduction connecté à la borne Vdatar et un deuxième noeud de conduction connecté à un noeud intermédiaire alr de la puce, le transistor 131g a un premier noeud de conduction connecté à la borne Vdatag et un deuxième noeud de conduction connecté à un noeud intermédiaire alg de la puce, et le transistor 20 131b a un premier noeud de conduction connecté à la borne Vdatab et un deuxième noeud de conduction connecté à un noeud intermédiaire alb de la puce. L'élément capacitif 135r a une première électrode connectée au noeud alr et une deuxième électrode connectée à la borne Vp, l'élément capacitif 135g a une 25 première électrode connectée au noeud alg et une deuxième électrode connectée à la borne Vp, et l'élément capacitif 135b a une première électrode connectée au noeud alb et une deuxième électrode connectée à la borne Vp. Le transistor 133r a un premier noeud de conduction connecté à la borne Vp, un deuxième noeud de 30 conduction connecté à l'anode de la LED 120r, et un noeud de commande connecté au noeud alr, le transistor 133g a un premier noeud de conduction connecté à la borne Vp, un deuxième noeud de conduction connecté à l'anode de la LED 120g, et un noeud de commande connecté au noeud alg, et le transistor 133b a un premier 35 noeud de conduction connecté à la borne Vp, un deuxième noeud de 3065116 B15698 - DD17709 11 conduction connecté à l'anode de la LED 120b, et un noeud de commande connecté au noeud alb. Chacune des LED 120r, 120g, 120b a sa cathode connectée à la borne Vn. Les LED 120r 120g et 120b sont par exemple des LED de 5 natures distinctes adaptées à émettre de la lumière dans des gammes de longueurs d'ondes distinctes. A titre de variante, les LED 120r 120g et 120b sont de même nature et émettent dans la même gamme de longueurs d'onde, mais sont surmontées de filtres ou d'élément de conversion photoluminescents de natures distinctes 10 de façon que les pixels SPr, SPg et SPb émettent dans des gammes de longueurs d'onde distinctes. Le fonctionnement de la puce élémentaire 210 est par exemple similaire à ce qui a été décrit en relation avec la figure 1, à la différence près que, dans l'exemple de la figure 2, lors 15 de la sélection de la puce élémentaire 210 par application d'un signal de commande adapté sur la borne Vsel, les potentiels des noeuds alr, alg et alb sont simultanément mis à jour en fonction des potentiels appliqués sur les bornes Vdatar, Vdatag et Vdatab respectivement, ce qui conduit à mettre à jour simultanément les 20 réglages de luminosité individuels des LED 120r, 120g et 120b. Un inconvénient du dispositif d'affichage de la figure 2 est que le nombre d'éléments de connexion électrique à prévoir sur le substrat de report pour permettre de commander individuellement chaque pixel du dispositif reste relativement 25 élevé, notamment en raison du fait que les signaux de réglage de luminosité Vdatar, Vdatag et Vdatab sont portés par des pistes conductrices distinctes du substrat de report. Selon un aspect d'un mode de réalisation, on prévoit de réaliser un dispositif d'affichage dans lequel chaque puce 30 élémentaire intègre plusieurs sous-pixels commandables individuellement, mais dans lequel, dans chaque puce élémentaire, une unique borne de connexion à l'extérieur est prévue pour recevoir les signaux de réglage de luminosité individuels des différents sous-pixels de la puce, les signaux de réglage de 3065116 B15698 - DD17709 12 luminosités individuels des sous-pixels étant multiplexés temporellement sur cette borne de connexion. La figure 3 est un schéma électrique simplifié des circuits d'une puce élémentaire 310 d'un exemple d'un dispositif 5 d'affichage d'images selon un mode de réalisation. Comme dans l'exemple de la figure 2, chaque puce élémentaire 310 correspond à un pixel du dispositif et intègre trois sous-pixels SPr, SPg et SPb adaptés à émettre respectivement de la lumière rouge, de la lumière verte et de la lumière bleue. 10 Chaque sous-pixel SPr, SPg, SPb de la puce 310 comprend sensiblement les mêmes éléments de circuit que dans l'exemple de la figure 2, à savoir une LED 120r, respectivement 120g, respectivement 120b, un transistor de sélection 131r, respectivement 131g, respectivement 131b, un transistor de réglage 15 de courant 133r, respectivement 133g, respectivement 133b, et un élément capacitif 135r, respectivement 135g, respectivement 135b. Dans l'exemple représenté, les transistors 131r, 131g, 131b, 133r, 133g, 133b sont des transistors MOS à canal N. Dans cet exemple, la puce comprend quatre bornes de 20 connexion à l'extérieur Vp, Vn, Vsel et Vdata. Les bornes Vp et Vn sont destinées à recevoir respectivement un potentiel d'alimentation bas Vp et un potentiel d'alimentation haut Vn de la puce. Les bornes Vsel et Vdata sont destinées à recevoir des signaux de commande de la puce. Plus particulièrement, la borne 25 Vsel est destinée à recevoir un signal de sélection de la puce, et la borne Vdata est destinée à recevoir des signaux individuels de réglage des niveaux de luminosité des LED 120r, 120g, 120b, multiplexés temporellement. La puce 310 comprend en outre un circuit de sélection 30 interne 312 recevant le signal Vsel et fournissant des signaux de sélection Lr, Lg et Lb appliqués respectivement sur les grilles des transistors 131r, 131g et 131b. Plus particulièrement, dans l'exemple représenté, le circuit 312 comprend trois noeuds de sortie Lr, Lg et Lb connectés respectivement aux grilles de 3065116 B15698 - DD17709 13 transistors 131r, 131g et 131b. Le circuit 312 est en outre relié aux bornes Vp et Vn de la puce pour son alimentation. Le transistor 131r a un premier noeud de conduction connecté à la borne Vdata et un deuxième noeud de conduction 5 connecté à un noeud intermédiaire alr de la puce, le transistor 131g a un premier noeud de conduction connecté à la borne Vdata et un deuxième noeud de conduction connecté à un noeud intermédiaire alg de la puce, et le transistor 131b a un premier noeud de conduction connecté à la borne Vdata et un deuxième noeud 10 de conduction connecté à un noeud intermédiaire alb de la puce. L'élément capacitif 135r a une première électrode connectée au noeud alr et une deuxième électrode connectée à la borne Vn, l'élément capacitif 135g a une première électrode connectée au noeud alg et une deuxième électrode connectée à la borne Vn, et 15 l'élément capacitif 135b a une première électrode connectée au noeud alb et une deuxième électrode connectée à la borne Vn. Le transistor 133r a un premier noeud de conduction connecté à la borne Vp, un deuxième noeud de conduction connecté à l'anode de la LED 120r, et un noeud de commande connecté au noeud alr, le 20 transistor 133g a un premier noeud de conduction connecté à la borne Vp, un deuxième noeud de conduction connecté à l'anode de la LED 120 et un noeud de commande connecté au noeud alg, et le g, g, transistor 133b a un premier noeud de conduction connecté à la borne Vp, un deuxième noeud de conduction connecté à l'anode de 25 la LED 120b, et un noeud de commande connecté au noeud alb. Chacune des LED 120r, 120g, 120b a sa cathode connectée à la borne Vn. La figure 4 est un chronogramme illustrant un exemple d'un mode de fonctionnement de la puce élémentaire 310 de la figure 3. Plus particulièrement, la figure 4 représente 30 l'évolution, en fonction du temps, des signaux Vdata, Vsel, Lr, Lg et Lb de la puce 310 lors d'une phase de mise à jour des niveaux de luminosité individuels des sous-pixels SPr, SPg et SPb de la puce. Pour commander la mise à jour des niveaux de luminosité 35 individuels des sous-pixels SPr, SPg et SPb de la puce, un train 3065116 B15698 - DD17709 14 d'impulsions est appliqué sur la borne Vsel de la puce. Plus particulièrement, dans cet exemple, le train d'impulsions comprend nbSP+1 impulsions, par exemple régulièrement espacées dans le temps, où nbSP est le nombre de sous-pixels de la puce (nbSP=3 5 dans cet exemple). Le front montant de la première impulsion du train d'impulsions marque le début de la phase de mise à jour du pixel, et le front montant de la dernière impulsion du train d'impulsions marque la fin de la phase de mise à jour du pixel. A un instant tO de début de la phase de mise à jour du 10 pixel, correspondant au front montant de la première impulsion du signal Vsel, le circuit de sélection interne 312 commande la fermeture du transistor de sélection 131r du sous-pixel SPr, et le maintien à l'état ouvert des transistors de sélection 131g et 131b des sous-pixels SPg et SPb. Pour cela, dans cet exemple, à 15 l'instant tO, le signal Lr est mis à un état haut et les signaux Lg et Lb sont mis à un état bas. Entre l'instant tO et un instant tl correspondant au front montant de la deuxième impulsion du signal Vsel, le condensateur 135r du pixel SPr se charge à un niveau de tension 20 fonction du potentiel appliqué sur la borne Vdata entre les instants tO et tl, tandis que les niveaux de tension des condensateurs 135g et 135b restent sensiblement inchangés. A l'instant tl, le circuit de sélection interne 312 commande l'ouverture du transistor de sélection 131r du sous-pixel 25 SPr, la fermeture du transistor de sélection 131g du sous-pixel SPg, et le maintien à l'état ouvert du transistor de sélection 131b du sous-pixel SPb. Pour cela, dans cet exemple, à l'instant tl, le signal Lr est mis à l'état bas, le signal Lg est mis à l'état haut, et le signal Lb est maintenu à l'état bas. 30 Entre l'instant tl et un instant t2 correspondant au front montant de la troisième impulsion du signal Vsel, le condensateur 135g du pixel SPg se charge à un niveau de tension fonction du potentiel appliqué sur la borne Vdata entre les instants tl et t2, tandis que les niveaux de tension des 35 condensateurs 135r et 135b restent sensiblement inchangés. 3065116 B15698 - DD17709 15 A l'instant t2, le circuit de sélection interne 312 commande l'ouverture du transistor de sélection 131g du sous-pixel SPg, la fermeture du transistor de sélection 131b du sous-pixel SPb, et le maintien à l'état ouvert du transistor de sélection 5 131r du sous-pixel SPr. Pour cela, dans cet exemple, à l'instant t2, le signal Lg est mis à l'état bas, le signal Lb est mis à l'état haut, et le signal Lr est maintenu à l'état bas. Entre l'instant t2 et un instant t3 correspondant au front montant de la troisième impulsion du signal Vsel, le 10 condensateur 135b du pixel SPb se charge à un niveau de tension fonction du potentiel appliqué sur la borne Vdata entre les instants t2 et t3, tandis que les niveaux de tension des condensateurs 135r et 135g restent sensiblement inchangés. L'instant t3 marque la fin de la phase de mise à jour 15 du pixel. A partir de l'instant t3, les niveaux de luminosités des LED 120r, 120g et 120b restent sensiblement inchangés jusqu'à la prochaine mise à jour du pixel. Comme on peut le voir sur la figure 4, dans cet exemple, le niveau du signal Vdata varie entre les instants tO et t3, par 20 paliers à chaque nouveau front montant du signal Vsel. La portion du signal Vdata entre les instants tO et tl correspond à un signal individuel de réglage de la LED 120r du sous-pixel SPr, la portion du signal Vdata entre les instants tl et t2 correspond à un signal individuel de réglage de la LED 120g du sous-pixel SPg, et la 25 portion du signal Vdata entre les instants t2 et t3 correspond à un signal individuel de réglage de la LED 120g du sous-pixel SPg. Les signaux de réglage individuels Vdatar, Vdatag et Vdatab sont donc multiplexés temporellement sur la borne Vdata. L'ensemble comprenant le circuit de sélection interne 312, les transistors 30 131r, 131g, 131b, 133r, 133g, 133b et les condensateurs 135r, 135g et 135b de la puce constitue un circuit de commande adapté à démultiplexer les signaux de réglage individuels reçus sur la borne Vdata, et à appliquer à chaque LED de la puce un signal de polarisation (un courant dans cet exemple) fonction du signal de 35 réglage individuel de la LED. 3065116 B15698 - DD17709 16 On notera que la réalisation du circuit de sélection interne 312 de la puce, adapté à mettre en oeuvre le fonctionnement décrit en relation avec la figure 4, n'a pas été détaillé, la réalisation d'un tel circuit étant à la portée de l'homme du 5 métier à partir des indications fonctionnelles de la présente description. A titre d'exemple, le circuit 312 peut comporter un compteur d'impulsions à deux étages associé à des portes de décodage, et à un mécanisme de réinitialisation, par exemple obtenu par un montage de type détecteur d'enveloppe recevant en 10 entrée le signal Vsel. De façon similaire à ce qui a été décrit en relation avec la figure 1, les puces élémentaires 310 du dispositif d'affichage de la figure 3 peuvent être agencées en matrice selon des lignes et des colonnes, et interconnectés en lignes et en 15 colonnes de façon à permettre une commande simultanée, ligne par ligne, des pixels du dispositif. Un avantage du mode de réalisation décrit en relation avec la figure 3 est que chaque puce élémentaire 310 comprend une unique borne Vdata pour recevoir les signaux de réglage 20 individuels de l'ensemble des sous-pixels de la puce. Ainsi, dans l'exemple de la figure 3, chaque puce élémentaire 310 comprend seulement quatre bornes de connexion à l'extérieur, c'est-à-dire pas plus que dans une puce élémentaire du type décrit en relation avec la figure 1 (comprenant une unique LED). Ceci permet en 25 particulier, par rapport à l'exemple de la figure 2, de réduire le nombre d'éléments de connexion électrique à prévoir sur le substrat de report. En effet, dans le mode de réalisation de la figure 3, les signaux de réglage individuel de luminosité Vdatar, Vdatag et Vdatab des différents sous-pixels d'une même puce 310 30 sont portés par une même piste conductrice du substrat de report. On notera que les modes de réalisation décrits ne se limitent pas à l'exemple particulier décrit en relation avec la figure 3, dans lequel chaque puce élémentaire comprend un unique pixel divisé en trois sous-pixels adaptés à émettre dans trois 35 gammes de longueurs d'ondes distinctes. A titre de variante, 3065116 B15698 - DD17709 17 chaque puce élémentaire peut comprendre un unique pixel divisé en un nombre de sous-pixels différent de trois. Dans une autre variante, chaque puce élémentaire peut comprendre plusieurs pixels divisés ou non en sous-pixels de couleurs distinctes. 5 En particulier, comme cela va être expliqué plus en détail ci-après, les modes de réalisation décrits sont particulièrement adaptés à la réalisation d'un dispositif d'affichage dit multi-vues, c'est-à-dire dans lequel l'image à afficher est divisée en macropixels comportant chacun une 10 pluralité de pixels correspondant à des vues différentes de la scène que l'on souhaite reproduire. A titre d'exemple, les différents pixels d'un même macropixel correspondent respectivement à un même pixel de différentes images d'une même scène, prises sous des angles de vue différents. Un dispositif 15 d'affichage multi-vues peut par exemple être utilisé dans des applications dans lesquelles on souhaite donner à l'utilisateur une impression de visualisation en trois dimensions. La figure 5 est un schéma électrique simplifié des circuits d'une puce élémentaire 510 d'un exemple d'un dispositif 20 d'affichage d'images multi-vues selon un mode de réalisation. Dans cet exemple, chaque puce élémentaire 510 correspond à un macropixel du dispositif, comprenant n pixels Pl, P2, Pn destinés à afficher respectivement un même point de n images différentes, correspondant par exemple à n vues différentes d'une 25 même scène, où n est un entier supérieur à 1, par exemple compris dans la gamme allant de 2 à 50. Dans cet exemple, chaque pixel Pi du macropixel, avec i entier allant de 1 à n, comprend plusieurs sous-pixels adaptés à émettre dans des gammes de longueurs d'ondes distinctes, de façon à permettre l'affichage d'images couleur. 30 Plus particulièrement, dans l'exemple représenté, chaque pixel Pi comprend trois sous-pixels SPr, SPg et SPb adaptés à émettre respectivement de la lumière rouge, de la lumière verte et de la lumière bleue. Comme dans l'exemple de la figure 3, la puce 510 de la figure 5 comprend quatre bornes de connexion à l'extérieur 35 Vp, Vn, Vsel et Vdata. Chaque sous-pixel SPr, SPg, SPb de la puce 3065116 B15698 - DD17709 18 510 comprend sensiblement les mêmes éléments de circuit que dans l'exemple de la figure 3, agencés sensiblement de la même manière. Dans l'exemple de la figure 5, les transistors de sélection 131r, 131g, 131b de tous les pixels Pl, P2, Pn de la puce 510 (soit 5 n*3 transistors de sélection) ont leur premier noeud de conduction connecté à la même borne Vdata de la puce. La puce 510 comprend en outre un circuit de sélection interne 512 similaire au circuit 312 de la figure 3, recevant le signal Vsel et fournissant, pour chaque pixel Pi, des signaux de 10 sélection Lrpi, Lgpi et Lbpi appliqués respectivement sur les grilles des transistors 131r, 131g et 131b du pixel Pi. Autrement dit, le circuit 512 comprend n*3 noeuds de sortie Lrpi, Lgpi, Lbpi, Lrp2, Lgp2, Lbp2, Lrpn, Lgpn, Lbpn connectés respectivement aux grilles des transistors de sélection 131r, 131g 15 et 131b des n pixels Pi de la puce. Le circuit 512 est en outre relié aux bornes Vp et Vn de la puce pour son alimentation. Le fonctionnement de la puce élémentaire 510 de la figure 5 est similaire à ce qui a été décrit ci-dessus en relation avec les figures 3 et 4. Plus particulièrement, dans l'exemple de 20 la figure 5, lors d'une phase de mise à jour des n*3 sous-pixels de la puce, les n*3 signaux individuels de réglages des n*3 LED de la puce sont multiplexés temporellement sur la borne Vdata de la puce. Le signal de sélection Vsel comprend par exemple un train de (n*3)+1 impulsions pour synchroniser le démultiplexage du 25 signal Vdata à l'intérieur de la puce. De façon similaire à ce qui a été décrit précédemment, les puces élémentaires 510 du dispositif d'affichage de la figure 5 peuvent être agencées en matrice selon des lignes et des colonnes, et interconnectés en lignes et en colonnes de façon à 30 permettre une commande simultanée, ligne par ligne, des macropixels du dispositif. On notera que lorsque le nombre de LED à commander individuellement dans chaque puce élémentaire du dispositif est important, il peut être avantageux de transmettre les signaux de 35 réglage individuel des différentes LED de la puce sous la forme 3065116 B15698 - DD17709 19 de données numériques sérialisées sur la borne de connexion Vdata de la puce, notamment afin de pouvoir réaliser un transfert plus rapide des signaux de réglage. La figure 6 est un schéma électrique simplifié des 5 circuits d'une puce élémentaire 610 d'un exemple d'un dispositif d'affichage d'images multi-vues selon un mode de réalisation. La puce 610 de la figure 6 diffère de la puce 510 de la figure 5 principalement en ce que, dans la puce 610, les signaux de réglage individuel des différentes LED de la puce sont reçus sous la forme 10 de données numériques sérialisées sur la borne de connexion Vdata de la puce. Comme dans l'exemple de la figure 5, la puce élémentaire 610 de la figure 6 correspond à un macropixel du dispositif d'affichage, comprenant n pixels Pl, P2, Pn comprenant chacun 15 trois sous-pixels SPr, SPg et SPb comprenant chacun une LED réglable individuellement. Dans cet exemple, chaque sous-pixel SPr comprend une LED 120r agencée pour émettre de la lumière rouge, chaque sous-pixels SPg comprend une LED 120g agencée pour émettre de la lumière verte, et chaque sous-pixel SPb comprend 20 une LED 120b agencée pour émettre de la lumière bleue. Dans cet exemple, toutes les LED de la puce ont leur région de cathode connectée à la borne d'alimentation basse Vn de la puce. Dans l'exemple de la figure 6, la puce 610 comprend en outre un circuit de commande 620 connecté aux bornes de connexion 25 à l'extérieur Vsel, Vdata, Vp et Vn de la puce. Le circuit 620 est adapté à décoder le signal numérique sérialisé reçu par la puce sur sa borne Vdata, et à appliquer à chaque LED de la puce un signal de polarisation fonction du signal de réglage individuel de la LED reçu sous forme numérique sur la borne Vdata. Pour cela, 30 le circuit 620 comprend n*3 noeuds de sortie ou noeuds de fourniture de signaux de polarisation, reliés respectivement aux régions de contact d'anode des n*3 LED de la puce. Plus particulièrement, le circuit 620 comprend, pour chaque pixel Pi de la puce, un noeud de sortie outrpi relié à l'anode de la LED 35 120r du pixel Pi, un noeud de sortie outgpi relié à l'anode de la 3065116 B15698 - DD17709 20 LED 120g du pixel Pi, et un noeud de sortie outbpi relié à l'anode de la LED 120b du pixel Pi. Le circuit 620 est par exemple adapté à fournir à chaque LED de la puce, via son noeud de sortie connecté à l'anode de la LED, un courant de polarisation fonction du signal 5 de réglage individuel de la LED reçu sur la borne Vdata de la puce. Dans l'exemple de la figure 6, le circuit de commande 620 vient en remplacement du circuit de commande formé par le circuit de sélection interne 512, les transistors 131r, 131g, 131b, 133r, 133g, 133b et les condensateurs 135r, 135g et 135b dans l'exemple 10 de la figure 5. Les figures 7 et 8 sont des chronogrammes illustrant un exemple d'un mode de fonctionnement de la puce élémentaire 610 de la figure 6. Plus particulièrement, la figure 7 représente de façon partielle le signal appliqué sur la borne Vsel de la puce 15 lors d'une phase de mise à jour des niveaux de luminosité individuels des sous-pixels de la puce. La figure 8 représente l'évolution de signaux CLK et SYNC internes à la puce générés par le circuit 620 à partir du signal Vsel. La figure 8 représente en outre l'évolution du signal Vdata appliqué à la puce lors d'une 20 phase de mise à jour des niveaux de luminosité individuels des sous-pixels de la puce. Dans cet exemple, le signal Vsel est un signal à trois niveaux, un niveau bas (0), un niveau intermédiaire THCLK supérieur au niveau bas, et un niveau haut THSYNC supérieur au 25 niveau intermédiaire. Le signal Vsel transmis à la puce 610 lors d'une phase de mise à jour des niveaux de luminosité individuels des sous-pixels de la puce correspond à la superposition d'un signal d'horloge périodique CLK, correspondant à une succession d'impulsions régulièrement espacées de niveau intermédiaire 30 THCLK, et d'un signal de synchronisation SYNC, correspondant à une succession d'impulsions de niveau haut THSYNC- Le circuit de commande 620 comprend un étage (non détaillé) de séparation des signaux CLK et SYNC, recevant sur un noeud d'entrée le signal Vsel et fournissant sur deux noeuds de 35 sortie distincts deux signaux binaires correspondant 3065116 B15698 - DD17709 21 respectivement au signal CLK et au signal SYNC. A titre d'exemple, la séparation des signaux CLK et SYNC est réalisée au moyen de deux comparateurs comparant le signal Vsel respectivement au seuil THCLK et au seuil THsyNc, les sorties des comparateurs fournissant 5 respectivement le signal CLK et le signal SYNC. Le signal CLK est un signal d'horloge permettant de cadencer les opérations de décodage du signal numérique sérialisé transmis sur la borne Vdata, et le signal SYNC est un signal de synchronisation permettant d'indiquer au circuit de commande 620 10 qu'il va recevoir des données à décoder sur la borne Vdata de la puce. Dans l'exemple de la figure 8, on considère une puce 610 correspondant à un macropixel de n=5 pixels comprenant chacun nbSP = 3 sous-pixels, soit 15 LED à mettre à jour. De plus, on 15 considère dans cet exemple que le signal de réglage individuel de chaque LED de la puce 610 est codé sur nbits = 4 bits. En pratique, le nombre nbits de bits sur lequel est codé chaque signal de réglage individuel de LED peut être différent de 4, par exemple compris dans la plage allant de 4 à 16 bits. 20 Dans cet exemple, la séquence de mise à jour du macropixel commence avec l'application d'une double impulsion du signal SYNC sur la borne Vsel. A réception de cette double impulsion du signal SYNC, le circuit 620 est informé que des données binaires sérialisées 25 de mise à jour du macropixel vont être transmises sur sa borne Vdata. Un compteur interne au circuit 620, cadencé par le signal d'horloge CLK, est par exemple réinitialisé à cette étape. Après la double impulsion du signal SYNC, un train de n*nbits = 5*4 = 20 bits de données est transmis au circuit 620 30 via la borne Vdata, correspondant aux signaux individuels de réglage des n sous-pixels d'une première couleur du macropixel, par exemple les n sous-pixels SPr du macropixel. Une impulsion simple du signal SYNC est ensuite appliquée sur la borne Vsel. Le circuit 620 est ainsi informé 35 qu'un deuxième train de n*nbits de données va lui être transmis 3065116 B15698 - DD17709 22 via la borne Vdata, correspondant aux signaux individuels de réglage des n sous-pixels d'une deuxième couleur du macropixel, par exemple les n sous-pixels SPg du macropixel. Après la transmission du deuxième train de n*nbits, une 5 nouvelle impulsion simple du signal SYNC est appliquée sur la borne Vsel, de façon à informer le circuit 620 qu'un troisième train de n*nbits de données va lui être transmis via la borne Vdata, correspondant aux signaux individuels de réglage des n sous-pixels d'une troisième couleur du macropixel, par exemple 10 les n sous-pixels SPb du macropixel. On notera que l'ordre dans lequel les données sont transmises au circuit 620 n'a pas d'importance pourvu que le circuit 620 ait connaissance de cet ordre et soit adapté. En outre, bien que l'on ait représenté un exemple de 15 mise en oeuvre dans lequel les transmissions des signaux de réglage des différentes couleurs du macropixel sont séparées par des impulsions du signal SYNC, les modes de réalisation décrits ne se limitent pas à ce cas particulier. A titre de variante, le signal SYNC peut comporter une unique impulsion simple au début 20 de la phase de mise à jour, les données étant ensuite transmises sous la forme d'un train ininterrompu de n*nbSP*nbits bits, soit 60 bits dans l'exemple considéré. Pour chaque signal individuel de réglage d'une LED du macropixel, une conversion numérique-analogique du signal de 25 réglage individuel reçu sur la borne Vdata peut être mise en oeuvre. Un signal de polarisation (courant ou tension) fonction du signal de réglage reçu est ensuite appliqué à la LED. A titre d'exemple, pour chaque LED de la puce 610, le circuit 620 comprend un convertisseur numérique-analogique, soit n*nbSP convertisseurs 30 numérique-analogique au total. Le signal analogique de sortie du convertisseur analogique-numérique associé à une LED est par exemple directement appliqué sur l'anode de la LED. A titre de variante, le signal de sortie du convertisseur analogique-numérique est utilisé pour régler une source de courant 35 commandable injectant un courant dans la LED. 3065116 B15698 - DD17709 23 De façon similaire à ce qui a été décrit précédemment, les puces élémentaires 610 du dispositif d'affichage de la figure selon des lignes et des et en colonnes de façon à ligne par ligne, des 6 peuvent être agencées en matrice colonnes, et interconnectés en lignes 5 permettre une commande simultanée, macropixels du dispositif. On notera que les exemples des figures 5 et 6 peuvent être adaptés au cas où les pixels Pl, P2, Pn de chaque puce élémentaire 510 ou 610 du dispositif sont des pixels 10 monochromatiques du type décrit en relation avec la figure 1, c'est-à-dire non divisés en sous-pixels adaptés à émettre dans des gammes de longueurs d'ondes distinctes. De plus, la variante de la figure 6 (transmission numérique des signaux de réglage) peut être adaptée au cas où la 15 puce élémentaire 610 comprend, comme dans l'exemple de la figure 3, un unique pixel divisé en plusieurs sous-pixels adaptés à émettre dans des gammes de longueurs d'onde distinctes. Les figures 9A, 9B et 9C sont des vues schématiques d'une puce élémentaire d'un dispositif d'affichage d'images du 20 type décrit ci-dessus. Dans cet exemple, la puce comprend 6 pixels Pl, P2, P3, P4, P5 et P6 comprend chacun trois sous-pixels SPr, SPg et SPb adaptés à émettre dans trois gammes de longueurs d'ondes distinctes. La figure 9A est une vue de dessus de la puce, la figure 25 9B est une vue en coupe de la puce selon le plan 9B-9B de la figure 9A, et la figure 9C est une vue de dessous de la puce. Comme cela apparaît sur la figure 9B, la puce comprend un premier substrat 901, par exemple à base de semiconducteur III-V, dans lequel sont formées les LED 120r, 120g, 120b de la puce, 30 et, accolé et connecté électriquement au substrat 901, un deuxième substrat 903, par exemple en silicium, dans lequel est formé le circuit de commande de la puce. Comme représenté sur la figure 9C, la puce comprend, du côté de la face du substrat 903 opposée au substrat 901, une zone 3065116 B15698 - DD17709 24 de connexion électrique 905 comprenant les quatre bornes de connexion à l'extérieur Vp, Vn, Vsel et Vdata de la puce. On notera que dans l'exemple représenté, comme cela apparaît sur la figure 9A, les pixels Pl, P2, Pn de la puce 5 sont disposés en barrette, alignés selon un axe x. Les puces élémentaires sont montées sur le substrat de report du dispositif selon un agencement matriciel en lignes et en colonnes, de façon que l'axe x de chaque puce soit sensiblement parallèle aux lignes de la matrice. En effet, dans un dispositif d'affichage multi- 10 vues, on cherche généralement à ce que l'utilisateur puisse percevoir des vues différentes de la scène lorsque l'oeil de l'observateur se déplace selon une direction parallèle à l'axe des lignes de la matrice (généralement une direction horizontale), et non lorsqu'il se déplace selon une direction parallèle à l'axe 15 des colonnes (généralement une direction verticale). En pratique, chaque macropixel est surmonté d'une ou plusieurs lentilles non représentées, adaptées à réaliser la séparation angulaire, selon l'axe x, des faisceaux correspondant aux différents pixels du macropixel. 20 Dans l'exemple représenté, dans chaque pixel Pi, les sous-pixels SPr, SPg, SPb du pixel sont disposés en barrette, alignés selon un axe y sensiblement orthogonal à l'axe x, et sensiblement parallèle aux colonnes de la matrice de macropixels. Un avantage de cette configuration est qu'elle permet d'éviter 25 une séparation angulaire des différentes couleurs d'un même pixel, du fait de la présence de la ou des lentilles de séparation angulaire selon l'axe x au-dessus du macropixel. La figure 10 est une vue de dessus schématique et partielle d'un exemple d'un substrat de report pour les puces 30 élémentaires d'un dispositif d'affichage du type décrit ci-dessus en relation avec les figures 3 à 8. Sur la figure 10, seule une portion du substrat de report, correspondant à une sous-matrice de trois lignes par deux colonnes du dispositif d'affichage, a été représentée. 3065116 B15698 - DD17709 25 Le substrat de report comprend par exemple une plaque ou feuille de support 1010 en un matériau isolant, par exemple en verre ou en plastique. Le substrat de report comprend en outre des éléments de connexion électrique, et en particulier des pistes 5 conductrices et des plages conductrices, formés par impression sur la face supérieure de la plaque de support 1010. Ces éléments de connexion électrique sont formés par impression d'une succession de niveaux conducteurs et isolants sur la face supérieure de la plaque de support 1010. Les éléments de connexion 10 électrique sont par exemple formés par un procédé d'impression de type impression jet d'encre, par sérigraphie, par rotogravure, ou par toute autre méthode adaptée. Le substrat de report de la figure 10 est un substrat passif, c'est-à-dire qu'il comprend uniquement des éléments de 15 connexion électrique. Des circuits actifs de commande du dispositif d'affichage, adaptés à alimenter et commander les puces élémentaires du dispositif par l'intermédiaire des éléments de connexion électrique du substrat de report, sont par exemple connectés aux éléments de connexion électrique du substrat de 20 report à la périphérie du substrat de report. Dans l'exemple représenté, la fabrication du substrat de report comprend les trois étapes successives d'impression suivantes. Lors d'une première étape d'impression, on imprime sur 25 la face supérieure de la plaque de support 1010 une pluralité de pistes conductrices sensiblement parallèles à la direction des lignes du dispositif d'affichage. Plus particulièrement, dans cet exemple, lors de la première étape d'impression, on imprime, pour chaque ligne du dispositif d'affichage, deux pistes conductrices 30 Ll et L2 s'étendant sur sensiblement toute la longueur des lignes du dispositif d'affichage. Les pistes Ll sont destinées à véhiculer les signaux de commande Vsel des différentes lignes de pixels ou de macropixels du dispositif. Les pistes L2 sont destinées à distribuer le potentiel d'alimentation bas Vn du 35 dispositif. Les éléments conducteurs imprimés lors de cette 3065116 B15698 - DD17709 26 première étape d'impression définissent un premier niveau conducteur M1 du substrat de report. Lors d'une deuxième étape d'impression, on recouvre certaines portions des pistes conductrices Ll et L2 d'un matériau 5 isolant 1012, de façon à permettre l'impression ultérieure de pistes conductrices s'étendant au-dessus des pistes Ll et L2, sans créer de court-circuit avec les pistes Ll et L2. Lors d'une troisième étape d'impression, on imprime sur la face supérieure de la plaque de support 1010 une pluralité de 10 pistes conductrices sensiblement parallèles à la direction des colonnes du dispositif d'affichage. Plus particulièrement, dans cet exemple, lors de la troisième étape d'impression, on imprime, pour chaque colonne du dispositif d'affichage, deux pistes conductrices Cl et C2 s'étendant sur sensiblement toute la 15 longueur des colonnes du dispositif d'affichage. Les pistes Cl sont destinées à véhiculer les signaux de commande Vdata des différentes colonnes de pixels ou de macropixels du dispositif. Les pistes C2 sont destinées à distribuer le potentiel d'alimentation haut Vp du dispositif. Les pistes conductrices Cl 20 et C2 sont isolées des pistes conductrices Ll et L2 par les régions isolantes 1012 formées à l'étape précédente. Lors de la troisième étape d'impression, sont en outre imprimées, pour chaque pixel ou macropixel du dispositif, quatre plages conductrices Pl, P2, P3 et P4 destinées à recevoir respectivement les bornes de connexion 25 Vsel, Vp, Vn et Vdata de la puce comprenant le pixel ou le macropixel. La plage Pl est connectée à la piste conductrice Ll associée à la ligne à laquelle appartient le pixel ou le macropixel. Pour cela, la plage Pl s'étend sur et en contact avec la face supérieure de la piste Ll dans une zone de la piste Ll 30 non revêtue par le matériau isolant 1012. La plage P2 est connectée à la piste conductrice C2 associée à la colonne à laquelle appartient le pixel ou le macropixel. Pour cela, la plage P2 est contigüe à la piste conductrice C2. La plage P3 est connectée à la piste conductrice L2 associée à la ligne à laquelle appartient 35 le pixel ou le macropixel. Pour cela, la plage P3 s'étend sur et 3065116 B15698 - DD17709 27 en contact avec la face supérieure de la piste L2, dans une zone de la piste L2 non revêtue par le matériau isolant 1012. La plage P4 est connectée à la piste conductrice Cl associée à la colonne à laquelle appartient le pixel ou le macropixel. Pour cela, la 5 plage P4 est contigüe à la piste conductrice Cl. Les pistes et plages conductrices imprimées lors de la troisième étape définissent un deuxième niveau conducteur M2 du substrat de report. Lors de la troisième étape d'impression, des motifs d'alignement pour le report des puces peuvent en outre être 10 imprimés dans le deuxième niveau conducteur M2. Un avantage du substrat de report décrit en relation avec la figure 10 est que toutes les plages conductrices de connexion du substrat de report aux puces élémentaires du dispositif d'affichage (les plages Pl, P2, P3 et P4) sont formées 15 dans un même niveau conducteur, lors d'une même étape d'impression. Il en résulte que les plages Pl, P2, P3 et P4 associées à un même pixel ou macropixel du dispositif peuvent être formées très proches les unes des autres, par exemple distantes deux à deux de moins de 20 pin, de préférence distantes deux à deux 20 de moins de 10 gm, de préférence distantes deux à deux de moins de 5 pin, ce qui serait difficile voire impossible à obtenir si les plages conductrices Pl et P3 étaient formées lors de la première étape d'impression, et les plages conductrices P2 et P4 lors de la troisième étape d'impression. En effet, la résolution 25 d'impression des motifs conducteurs lors d'une même étape d'impression est relativement élevée, tandis qu'il peut exister une erreur d'alignement relativement importante entre des motifs conducteurs formés lors d'étapes d'impression différentes. Ainsi, le mode de réalisation de la figure 10 permet de 30 maximiser la surface conductrice occupée par les plages Pl, P2, P3, P4 dans les zones de connexion du substrat aux puces élémentaires, ce qui permet de faciliter l'étape ultérieure de montage des puces élémentaires sur le substrat de report, en relâchant notamment les contraintes d'alignement des puces par 35 rapport au substrat de report. 3065116 B15698 - DD17709 28 On notera que le substrat de report décrit en relation avec la figure 10 peut être utilisé non seulement dans un dispositif d'affichage du type décrit en relation avec les figures 3 à 8, dans lequel chaque puce élémentaire du dispositif comprend 5 plusieurs LED réglables individuellement, mais aussi dans un dispositif d'affichage du type décrit en relation avec la figure 1 dans lequel chaque puce élémentaire du dispositif comprend une unique LED. En outre, bien que l'on ait décrit uniquement des 10 exemples de réalisation dans lesquels chaque puce élémentaire du dispositif d'affichage comprend quatre bornes de connexion à l'extérieur, le substrat de report décrit en relation avec la figure 10 peut être adapté à un dispositif d'affichage dans lequel chaque puce élémentaire comprend un nombre de bornes de connexion 15 à l'extérieur différent de quatre. Ainsi, selon une définition plus générale du mode de réalisation de la figure 10, on prévoit de former des éléments de connexion électrique du substrat de report par impression sur au moins deux niveaux conducteurs successifs, et de former toutes les plages conductrices de 20 connexion du substrat de report aux puces élémentaires du dispositif d'affichage dans le dernier niveau conducteur imprimé, étant entendu que, pour chaque puce élémentaire le nombre de plages conductrices de connexion du substrat de report à la puce est supérieur ou égal à 2, et de préférence supérieur ou égal à 3. 25 Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples de matériaux et/ou de dimensions mentionnés à titre d'exemple dans la présente description. REVENDICATIONS1. Dispositif d'affichage émissif comportant : un substrat de report (1010) comportant des éléments de connexion électrique (L1, L2, Cl, C2, Pl, P2, P3, P4) ; et une pluralité de puces semiconductrices (310 ; 510 ; 5 610) solidarisées au substrat et connectées aux éléments de connexion électrique du substrat pour leur commande, chaque puce comportant : une pluralité de LED (120r, 120g, 120b) ; une première borne (Vdata) de connexion au 10 substrat destinée à recevoir, pour chaque LED de la puce, un signal de réglage (Vdatar, Vdatag, Vdatab) individuel de la LED, les signaux de réglage individuels des différentes LED de la puce étant multiplexés temporellement sur ladite 15 première borne (Vdata) ; et un circuit de commande adapté à démultiplexer les signaux reçus sur ladite première borne et à appliquer à chaque LED de la puce un signal de polarisation fonction du signal de réglage 20 individuel de la LED reçu sur ladite première borne (Vdata). 2. Dispositif selon la revendication 1, dans lequel chaque puce élémentaire (510 ; 610) comprend une pluralité de pixels (Pl, Pn) comprenant chacun plusieurs sous-pixels (SPr, 25 SPg, SPb), chaque sous-pixel comprenant une unique LED, et les LED des différents sous-pixels d'un même pixel étant agencées pour émettre dans des gammes de longueurs d'ondes différentes. 3. Dispositif selon la revendication 1, dans lequel chaque puce élémentaire comprend une pluralité de pixels (Pl, 30 Pn), chaque pixel comprenant une unique LED, les LED des différents pixels étant agencées pour émettre dans une même gamme de longueur d'ondes. 3065116 B15698 - DD17709 30 4. Dispositif selon la revendication 1, dans lequel chaque puce élémentaire (310) comprend un unique pixel comprenant une pluralité de sous-pixels (SPr, SPg, SPb), chaque sous-pixel comprenant une unique LED, et les LED des différents sous-pixels du pixel étant agencées pour émettre dans des gammes de longueurs d'ondes différentes. 5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel, dans chaque puce élémentaire (310 ; 510), les signaux de réglage individuel multiplexés temporellement sur la 10 première borne (Vdata) de la puce sont des signaux analogiques. 6. Dispositif selon la revendication 5, dans lequel chaque puce comporte en outre une deuxième borne (Vsel) de connexion au substrat destinée à recevoir un signal de synchronisation utilisé par le circuit de commande de la puce pour 15 synchroniser le démultiplexage du signal reçu sur la première borne (-Vdata). 7. Dispositif selon la revendication 5 ou 6, dans lequel, dans chaque puce élémentaire (310 ; 510), le circuit de commande comprend, pour chaque LED de la puce, un circuit 20 élémentaire de contrôle de la LED comprenant : un premier transistor MOS (131) reliant la première borne (Vdata) de la puce à un noeud intermédiaire (al) du circuit élémentaire de contrôle ; un deuxième transistor MOS (133) reliant une première 25 borne d'alimentation (Vp) de la puce à une électrode d'anode ou de cathode de la LED, la grille du deuxième transistor MOS (133) étant reliée au noeud intermédiaire (al) du circuit élémentaire de contrôle ; et un élément capacitif (135) reliant le noeud 30 intermédiaire (al) du circuit élémentaire de contrôle à la première borne d'alimentation (Vp) ou à une deuxième borne d'alimentation (Vn) de la puce. 8. Dispositif selon la revendication 7, dans lequel chaque puce élémentaire (310 ; 510) comprend un circuit de 35 sélection interne (312 ; 512) adapté à recevoir le signal de 3065116 B15698 - DD17709 31 synchronisation appliqué sur la deuxième borne (Vsel) de la puce, et à fournir sur la grille de chaque premier transistor (131) de la puce un signal individuel de commande à l'état ouvert ou à l'état fermé du transistor. 5 9. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel, dans chaque puce élémentaire (610), les signaux de réglage individuel multiplexés temporellement sur la première borne (Vdata) de la puce sont des signaux numériques. 10. Dispositif selon la revendication 9, dans lequel chaque puce comporte en outre une deuxième borne (Vsel) de connexion au substrat destinée à recevoir un signal d'horloge (CLK) superposé à un signal de synchronisation (SYNC), les signaux d'horloge et de synchronisation étant utilisés par le circuit de commande pour synchroniser le démultiplexage du signal reçu sur la première borne (Vdata). 11. Dispositif selon la revendication 9 ou 10, dans lequel, dans chaque puce élémentaire (610), le circuit de commande (620) de la puce comprend un convertisseur numérique-analogique spécifique pour chaque LED de la puce. 12. Dispositif selon l'une quelconque des revendications 1 à 11, dans lequel, dans chaque puce élémentaire (310 ; 510 ; 610) du dispositif, les LED de la puce sont formées dans un premier substrat (901) à base de semiconducteur III-V, et dans lequel le circuit de commande de la puce est formé dans un deuxième substrat (903) à base de silicium, accolé et connecté électriquement au premier substrat.