FR 3072842 A1 20190426 FR 1759915 A 20171020 Circuit électronique avec dispositif de surveillance de l'alimentation Des modes de réalisation de l'invention concernent les circuits intégrés, et particulièrement la gestion du démarrage et du fonctionnement des circuits intégrés en fonction de la tension d' alimentation. Afin d'éviter des dysfonctionnements des circuits intégrés, il existe des dispositifs permettant de retarder le démarrage d'un circuit électronique jusqu'à ce que la tension d'alimentation du circuit ait atteint un premier seuil. Ces dispositifs peuvent également couper le circuit intégré si la tension d'alimentation passe sous un deuxième seuil, le premier seuil pouvant être classiquement égal ou inférieur au premier seuil. Ces dispositifs sont connus de l'homme du métier sous la dénomination anglo-saxonne « Power On Reset circuits» (POR circuits). Cependant, les systèmes existants présentent certains inconvénients, notamment une marge d'erreur trop importante, de l'ordre de 10 à 20%. Cette marge d'erreur peut par ailleurs varier en fonction de la température, du seuil de tension, ou de la technologie du circuit intégré. Il existe donc un besoin d'améliorer ce type de dispositif. Ainsi, selon un mode de réalisation, il est proposé un dispositif de surveillance de l'alimentation d'un circuit intégré, ayant une précision élevée et peu sensible aux changements de température, de seuil de tension ou de procédé de fabrication. Selon un aspect, il est proposé un circuit électronique comportant une borne d'alimentation configurée pour recevoir une tension d'alimentation, une première borne de sortie et une borne de référence destinée à recevoir une tension de référence, et comportant un dispositif de surveillance de la tension d'alimentation. Le dispositif de surveillance comporte un coeur de générateur de tension de bande interdite couplé à la borne d'alimentation par 2 l'intermédiaire d'un module d'alimentation en tension configuré pour alimenter en tension le coeur, le coeur comportant une première borne et une deuxième borne. Le dispositif de surveillance comprend en outre des moyens de 5 contrôle connectés aux deux bornes du coeur et à la première borne de sortie. Le coeur et les moyens de contrôle sont configurés de façon à ce que les moyens de contrôle délivrent, sur la première borne de sortie, un signal de contrôle ayant un premier état lorsque la tension 10 d'alimentation augmente et reste inférieure à un premier seuil, et un deuxième état lorsque la tension d'alimentation devient supérieure ou égale au premier seuil, le premier seuil étant au moins égal à la tension de bande interdite. Lorsque la tension à la borne d'alimentation atteint le premier 15 seuil, les tensions aux deux bornes du coeur sont égales. En fonction de la structure des moyens d'alimentation en courant, le premier seuil peut être égal à la tension de bande interdite (typiquement 1,2 volt) ou supérieur à cette tension de bande interdite, par exemple compris entre 1,2 volt et 1,4 ou 1,5 volt. 20 Une tension de 1,2 volt peut donc être avantageusement utilisée dans certains cas comme seuil de tension du dispositif. De plus, le coeur permet une détection particulièrement précise du seuil de tension, peu sensible aux variations de température, de procédé de fabrication, ou de seuil de tension. 25 Le module d'alimentation en tension peut comporter la borne d'alimentation couplée à un noeud intermédiaire par lequel le coeur est alimenté en tension. Le circuit peut être configuré de façon à ce que le noeud intermédiaire reçoive la tension d'alimentation, le premier seuil étant 30 égal à la tension de bande interdite. C'est le cas lorsque le noeud intermédiaire est directement couplé à la borne d'alimentation, ou bien couplé à la borne d'alimentation par exemple par l'intermédiaire d'un amplificateur suiveur. 3 Cela étant, le module d'alimentation en tension peut comporter un module résistif couplé entre la borne d'alimentation et le noeud intermédiaire, le premier seuil de tension étant alors supérieur ou égal à la tension de bande interdite. 5 Ainsi, il est avantageusement possible de modifier le premier seuil de tension en ajustant la valeur de la résistance du module résistif. Une structure de coeur particulièrement simple à réaliser et peu encombrante en termes de surface, utilise des transistors PNP et trois 10 résistances. Cet exemple préféré, permettant aisément de descendre le premier seuil de tension à la tension de bande interdite en s'affranchissant du module résistif, n'est bien entendu toutefois non limitatif, d'autres structure de coeur pouvant être envisagées. Plus précisément, selon cet exemple non limitatif, le coeur 15 comporte deux branches respectivement couplées aux deux bornes et comportant respectivement des transistors bipolaires PNP montés en diode et configurés pour présenter des densités de courant différentes, La branche présentant la densité de courant la plus grande comportant en outre une première résistance. 20 Le coeur comporte également deux résistances auxiliaires respectivement connectées aux deux bornes du coeur et ayant une borne commune formant ledit noeud intermédiaire. Les moyens de contrôle peuvent être configurés pour délivrer le signal de contrôle dans son premier état lorsque la tension 25 d'alimentation redescend en dessous du premier seuil. Selon un mode de réalisation, les moyens de contrôle comportent un premier comparateur dont une première entrée est couplée à la première borne, dont une deuxième entrée est couplée à la deuxième borne, et dont la sortie est couplée à la première borne de 30 sortie. Selon un mode de réalisation, le circuit peut comporter un générateur de tension de bande interdite incorporant le coeur, possédant des moyens d'égalisation activables par le signal de contrôle, et une deuxième borne de sortie, les moyens d'égalisation 4 étant inactivés lorsque le signal de contrôle est dans son premier état, et activés lorsque le signal de contrôle est dans son deuxième état, la deuxième borne de sortie étant apte à délivrer la tension de bande interdite lorsque les moyens d'égalisation sont activés. 5 Ainsi, un même coeur est utilisé pour le dispositif et pour le générateur de tension de bande interdite, ce qui permet avantageusement une économie de surface par rapport à un circuit dans lequel le dispositif et le générateur de tension de bande interdite utiliserait des chacun un coeur distinct. 10 Il convient de noter ici que cet aspect de l'invention prévoyant d'utiliser le même coeur pour d'une part un générateur de tension de bande interdite avec des moyens d'égalisation activables et pour d'autre part un dispositif de surveillance de la tension d'alimentation, est compatible avec toute structure de coeur, quelle que soit la valeur 15 du premier seuil, que cette valeur soit égale à la tension de bande interdite ou supérieure à cette tension de bande interdite. Selon un mode de réalisation, les moyens de contrôle comportent un deuxième comparateur dont une première entrée est couplée à la première borne, dont une deuxième entrée est couplée à la 20 deuxième borne, et dont la sortie est configurée pour générer un premier signal ayant un premier état lorsque la tension d'alimentation est supérieure ou égale au premier seuil de tension, et un troisième comparateur dont une première entrée est couplée à la deuxième borne de sortie, dont une deuxième entrée est couplée à la borne 25 d'alimentation, et dont la sortie est configurée pour générer un deuxième signal ayant le deuxième état lorsque la tension d'alimentation est supérieure ou égale à au premier seuil, le dispositif comportant en outre une porte logique de type ET dont une première entrée est couplée à la sortie du deuxième comparateur, dont une 30 deuxième entrée est couplée à la sortie du troisième comparateur par l'intermédiaire d'une porte logique inverseuse, et dont la sortie est couplée à la première borne de sortie. Cela permet avantageusement de générer un signal de contrôle lorsque la tension d'alimentation redescend sous le seuil de tension, 5 malgré la présence de l'amplificateur du générateur de tension de bande interdite qui a un gain plus élevé que celui du premier comparateur. Les moyens de contrôle peuvent être configurés pour délivrer 5 le signal de contrôle dans son premier état lorsque la tension d'alimentation redescend au dessous d'un deuxième seuil inférieur au premier seuil. La deuxième entrée du deuxième comparateur peut être couplée à la borne d'alimentation par l'intermédiaire d'un pont diviseur de 10 tension, de façon à ce que le troisième comparateur soit configuré pour générer le deuxième signal dans le premier état lorsque la tension d'alimentation est supérieure ou égale à un deuxième seuil de tension, le deuxième seuil de tension étant inférieur au premier seuil de tension. 15 L'utilisation de seuils de tension qui sont différents lors de la montée et lors de la descente de la tension d'alimentation confère un comportement hystérétique au dispositif et permet avantageusement d'éviter des phénomènes d'oscillation qui pourrait apparaître lors de l'utilisation d'un même seuil. 20 - les figures 1 à 5 illustrent des modes de réalisation de l'invention. La figure 1 illustre un circuit électronique CI comportant un dispositif DIS de surveillance de l'alimentation générale du circuit CI, configuré pour générer un signal de contrôle CTRL au niveau d'une 25 borne de sortie BS, à destination du circuit électronique intégré CI. L'état du signal de contrôle CTRL change en fonction de la valeur de la tension d'alimentation générale Vcc du circuit CI, et permet au circuit CI de fonctionner uniquement si la tension d'alimentation Vcc est supérieure à un premier seuil, par exemple ici 30 1,2 volt. Par exemple, le signal de contrôle CTRL peut être dans un premier état, par exemple un état bas, ou dans un deuxième état, par exemple un état haut, et le circuit CI est configuré pour fonctionner lorsque le signal de contrôle CTRL est dans son deuxième état, et pour 6 se couper lorsque le signal de contrôle CTRL est dans son premier état. Le dispositif DIS est configuré pour générer le signal de contrôle CTRL ayant le deuxième état lorsque la tension à la borne 5 d'alimentation BV est supérieure ou égale au premier seuil de tension, ici 1,2 volt. Ici, la tension d'alimentation générale Vcc du circuit intégré CI est fournie par une batterie (non représentée), couplée à une borne d'alimentation BV du circuit intégré CI. 10 Le dispositif DIS est couplé à la borne d'alimentation BV par l'intermédiaire d'un module d'alimentation en tension MA configuré pour délivrer la tension d'alimentation Vcc à un noeud intermédiaire NI. Le module d'alimentation en tension comporte ici la borne d'alimentation BV uniquement. 15 Le dispositif DIS comporte un coeur CR, comprenant une première borne BE1 et une deuxième borne BE2. Le coeur CR comporte ici un premier transistor bipolaire PNP, référencé Ql, monté en diode et connecté en série avec une première résistance R1, ici d'une valeur de 1 méga ohm, entre la première borne 20 BE1 et une borne de référence BR destinée à être alimentée par une tension de référence, ici la masse. Le premier transistor Q1 en série avec la première résistance R1 forment ici une première branche BR1 du coeur CR. Le coeur CR comporte également un deuxième transistor 25 bipolaire PNP référencé Q2, également monté en diode, et connecté entre la deuxième borne BE2 du coeur et la borne de référence BR. Le deuxième transistor Q2 couplé entre la deuxième borne BE2 et la borne de référence BR forme ici une deuxième branche BR2 du coeur CR. 30 La taille du premier transistor Q1 et la taille du deuxième transistor Q2 sont différentes, et sont dans un rapport de surface M, de façon à ce que la densité de courant traversant le deuxième transistor Q2 soit M fois plus importante que la densité de courant traversant le premier transistor Ql. 7 Par exemple ici, la taille du premier transistor Q1 est huit fois supérieure à la taille du deuxième transistor Q2. Bien entendu, il serait aussi possible d'utiliser un transistor Q2 et M transistors Q1 en parallèle, tous de la même taille que le 5 deuxième transistor Q2. Le coeur CR comporte en outre une première résistance auxiliaire Rxl couplée entre le noeud intermédiaire NI et la première borne BE1, et une deuxième résistance auxiliaire Rx2 couplée entre le noeud intermédiaire NI et la deuxième borne BE2. Ici, la première 10 résistance auxiliaire Rxl et la deuxième résistance auxiliaire Rx2 ont toutes les deux une valeur de 10 méga ohms. Le coeur CR du dispositif DIS est ici analogue à un coeur de dispositif de génération de tension de bande interdite (« Bandgap », en langue anglaise). 15 Comme il est connu de l'homme du métier, un générateur de tension de bande interdite comporte classiquement, en plus d'un coeur analogue au coeur CR décrit précédemment, des moyens d'égalisation comportant un amplificateur et un étage de contre réaction configurés pour égaliser la tension à la première borne BE1 et à la deuxième 20 borne BE2 du coeur CR. Et, lorsque la tension à la première borne BE1 est égale à la tension à la deuxième borne BE2, la tension au niveau du noeud intermédiaire NI est une tension de bande interdite égale à la somme des tensions à la première borne BE1 et à la deuxième borne BE2, classiquement 1,2 volt. 25 Une tension de bande interdite est indépendante de la température. Ainsi les moyens d'égalisation permettent de maintenir égales les tensions aux premières et deuxième borne BE1 et BE2, et donc maintenir une tension de bande interdite au noeud intermédiaire NI. 30 En effet, il est connu de l'homme du métier que lorsque les tensions aux première et deuxième bornes BE1 et BE2 sont égales, la tension au noeud intermédiaire NI est une tension égale à 1,2 volt. Cela est possible avec un rapport entre la valeur de la première résistance R1 et la valeur des résistances auxiliaire Rxl et Rx2 de 8 l'ordre de 10. Par exemple, la première résistance R1 a une valeur de 1 méga ohm. Ici, le dispositif DIS ne comporte pas d'étage de contre réaction ni d'amplificateur, les tensions à la première borne BE1 et à 5 la deuxième borne BE2 ne sont donc pas maintenues égales. Le dispositif DIS comporte des moyens de contrôle MC, comportant ici un premier comparateur CMP1 dont une première entrée Ell est couplée à la première borne BE1, une deuxième entrée E12 est couplée à la deuxième borne BE2, et dont la sortie est couplée à la 10 première borne de sortie BS1 du dispositif DIS. Le premier comparateur CMP1 est ici configuré pour générer le signal de contrôle CTRL dans son deuxième état lorsque la tension à la première borne BE1 est supérieure ou égale à la tension à la deuxième borne BE2. 15 En d'autre terme, le premier comparateur CMP1 génère le signal de contrôle CTRL ayant son premier état lorsque la tension d'alimentation a atteint le premier seuil. En fonctionnement, au démarrage de l'alimentation générale, la tension Vcc augmente progressivement vers sa valeur maximale. 20 Dans une première phase, la tension Vcc est inférieure au premier seuil, et la tension à la première borne BE1 est inférieure à la tension à la deuxième borne BE2. Au fur et à mesure que la tension d'alimentation Vcc se rapproche du premier seuil, l'écart entre la tension à la première borne 25 BE1, c'est à dire sur la première entrée Ell du premier comparateur CMP1, et la tension à la deuxième borne, c'est à dire sur la deuxième entrée E12 du premier comparateur CMP1, diminue. Une deuxième phase débute lorsque la valeur de la tension d'alimentation Vcc atteint le premier seuil, ici une valeur de tension 30 de bande interdite classiquement égale à 1,2 volt. Les tensions aux bornes BE1 et BE2 sont alors égales. La tension d'alimentation Vcc continue d'augmenter depuis le premier seuil jusqu'à sa valeur maximale, à laquelle elle se stabilise. 9 Dans cette deuxième phase, la tension à la première borne BE1 est donc égale, puis supérieure à la tension à la deuxième borne BE2. Le premier comparateur CMP1 délivre donc le signal de contrôle CTRL prend donc son deuxième état et le circuit électronique 5 CI démarre son fonctionnement. Et, pendant le fonctionnement du circuit intégré CI, il est possible qu'en raison d'un dysfonctionnement, l'alimentation chute brutalement. Dans le cas où la tension d'alimentation Vcc chute en dessous du premier seuil, c'est à dire également si la tension à la 10 première borne BE1 devient à nouveau inférieure à la tension à la deuxième borne BE2, la premier comparateur CMP1 délivre le signal de contrôle CTRL dans son premier état et le circuit intégré CI arrête son fonctionnement. Il est donc possible ici de s'assurer que le circuit intégré CI ne 15 fonctionne si la tension d'alimentation Vcc est trop faible. En outre, l'utilisation du coeur CR, analogue à un coeur de générateur de tension de bande interdite, permet d'obtenir le premier seuil avec une précision élevée. A titre indicatif, les inventeurs ont observé que la valeur du 20 premier seuil est respectée avec une marge d'erreur de l'ordre de 1 à 3%. Afin de modifier la valeur du premier seuil de tension, il serait également possible, comme l'illustre la figure 2, que le module d'alimentation en tension MA comporte un amplificateur suiveur AS, 25 configuré pour délivrer la tension d'alimentation Vcc au noeud intermédiaire NI, et un module résistif, ici un premier pont diviseur de tension DIV1 comprenant une deuxième résistance R2 couplée entre la borne d'alimentation BV et l'amplificateur suiveur AS et une troisième résistance R3 couplée entre la deuxième résistance R2 et la masse. 30 L'amplificateur suiveur AS permet avantageusement d'isoler en courant le dispositif DIS du module résistif. Il serait toutefois possible que le module d'alimentation en tension ne comporte que la borne d'alimentation BV et le module résistif. 10 Il est ainsi possible, en fonction de la valeur de la deuxième résistance R2 et de la troisième résistance R3, de choisir le premier seuil de tension à la borne d'alimentation. Cela étant, il convient de noter que ce seuil de tension ne peut 5 être inférieur à 1,2 volt, soit le premier seuil lorsque la valeur de la deuxième résistance R2 est nulle. En d'autres termes, si la deuxième résistance R2 et la troisième résistance R3 sont nulles, le circuit va démarrer son fonctionnement lorsque la tension Vcc atteindra une valeur de 1,2 volt. 10 Si les résistances R2 et R3 ne sont pas nulles, le circuit va démarrer son fonctionnement lorsque la tension d'alimentation Vcc atteindra une valeur supérieure à 1,2 volt, cette valeur dépendant des valeurs des deuxième et troisième résistances R2 et R3. Plus précisément cette valeur du premier seuil est égale à 1,2*(R2+R3)/R3. 15 La figure 3 illustre un mode de réalisation dans lequel le coeur CR du dispositif DIS fait partie d'un générateur de tension de bande interdite BG. Le générateur de tension de bande interdite BG comporte le coeur CR, et des moyens d'égalisation EG comportant un amplificateur 20 AMP dont l'entrée non-inverseuse est couplée à la première borne BE1 du coeur CR, et dont l'entrée inverseuse est couplée à la deuxième borne BE2 du coeur CR, et une deuxième borne de sortie B52. Les moyens d'égalisation EG comportent un couplage entre la sortie de l'amplificateur AMP, couplée ici à la deuxième borne de 25 sortie B52, et le noeud intermédiaire NI par l'intermédiaire d'un interrupteur INT commandé par le signal de contrôle CTRL. L'interrupteur INT est configuré pour être dans un état ouvert lorsque le signal de contrôle CTRL est dans son premier état, et dans un état fermé lorsque le signal de contrôle CTRL est dans son deuxième état. 30 De même, l'amplificateur AMP est activable par le signal de contrôle CTRL et est configuré pour être activé lorsque le signal de contrôle CTRL est dans son deuxième état. En fonctionnement, lorsque la tension d'alimentation atteint le premier seuil, le premier comparateur CMP1 délivre le signal de 11 contrôle CTRL dans son deuxième état, l'amplificateur AMP s'active, et l'interrupteur INT se ferme. La deuxième borne de sortie BS2 délivre donc une tension de bande interdite Vbg. Afin d'éviter des phénomènes d'oscillation lorsque la valeur de 5 la tension d'alimentation franchit le seuil de tension, le premier comparateur CMP1 est ici un comparateur à hystérésis. Il est ainsi possible d'utiliser un coeur de générateur de tension de bande interdite existant dans le circuit intégré pour réaliser le dispositif DIS. Cela permet avantageusement un gain de surface sur le 10 dispositif, par rapport à un circuit comportant un générateur de tension de bande interdite qui serait distinct du dispositif DIS. Cela étant, le premier comparateur CMP1, l'amplificateur suiveur AS, et l'amplificateur AMP fonctionnent simultanément, mais puisque l'amplificateur AMP a un gain plus élevé, il impose la tension 15 de bande interdite au noeud intermédiaire NI, ici 1,2 volt. Les tensions à la première borne BE1 et à la deuxième borne BE2 sont donc maintenues égales par l'amplificateur AMP. Ainsi, si la tension d'alimentation Vcc diminue, par exemple de façon à passer à nouveau sous le premier seuil, les tensions aux 20 première et deuxièmes bornes BE1 et BE2 ne varient pas, et donc la sortie du premier comparateur CMP1 n'est pas apte à délivrer le signal de contrôle CTRL dans sont premier état. Il n'est donc pas possible de détecter une chute de la tension d'alimentation Vcc dans laquelle la tension d'alimentation Vcc 25 passerait de nouveau sous le premier seuil. Afin de pouvoir détecter une telle chute de tension, il est possible, comme l'illustre la figure 4, que les moyens de comparaison MC comportent, à la place du premier comparateur CMP1, un deuxième comparateur CMP2 dont une première entrée E21 est couplée 30 à la première borne BE1, une deuxième entrée E22 couplée à la deuxième borne BE2, et un troisième comparateur CMP3, dont une première entrée E31 est couplée à la deuxième borne de sortie B52, et dont une deuxième entrée E32 est couplée à la borne d'alimentation BV de façon à recevoir la tension d'alimentation Vcc. 12 Afin d'éviter des phénomènes d'oscillation lorsque la valeur de la tension d'alimentation franchit le seuil de tension, les deuxième et troisième comparateurs CMP2 et CMP3 sont ici des comparateurs à hystérésis. 5 En outre, l'amplificateur AMP et le troisième comparateur CMP3 sont activable par le signal de contrôle CTRL. En particulier, lorsque le signal de contrôle CTRL est dans son premier état, l'amplificateur AMP et le troisième comparateur CMP3 sont désactivés, et lorsque le signal de contrôle CTRL est dans son 10 deuxième état, l'amplificateur AMP et le troisième comparateur CMP3 sont activés. Le deuxième comparateur CMP2 est configuré pour délivrer un premier signal SIG1 ayant un premier état, ici un état bas, si la tension d'alimentation est inférieure au premier seuil de tension, c'est à dire si 15 la tension à la première borne BE1 est inférieure à la tension à la deuxième borne BE2, et ayant un deuxième état, ici un état haut, si la tension d'alimentation est supérieure ou égale au premier seuil de tension, c'est à dire si la tension à la première borne BE1 est supérieure ou égale à la tension à la deuxième borne BE2. 20 Le troisième comparateur CMP3 est configuré pour, lorsqu'il est activé, délivrer le deuxième signal SIG2 ayant un premier état, ici un état bas, si la tension sur sa deuxième entrée E32, ici la tension d'alimentation Vcc, est supérieure ou égale à la tension sur sa deuxième entrée, ici la tension sur la deuxième borne de sortie, et pour 25 délivrer le deuxième signal SIG2 dans un deuxième état, ici un état haut, si la tension sur sa deuxième entrée E32 est inférieure à la tension sur sa première entrée E31. Lorsque le troisième comparateur CMP3 est désactivé, sa sortie délivre un état bas. Par exemple, la sortie du troisième comparateur 30 CMP3 peut être couplée à un circuit comportant des transistors de rappel vers l'état bas (« Pull down transistors » en langue anglaise), activable par le signal de contrôle CTRL. 13 Le deuxième comparateur CMP2 et le troisième comparateur CMP3 ont ici chacun leur sortie couplée en entrée d'une porte logique PL. La porte logique PL a sa sortie couplée à la première borne de 5 sortie BS du dispositif DIS, et est configurée pour délivrer le signal de contrôle CTRL. En fonctionnement, par exemple au démarrage du circuit CI, la tension d'alimentation Vcc augmente progressivement vers sa valeur maximale. 10 Lors d'une première phase, durant laquelle la tension d'alimentation Vcc augmente en restant inférieure au premier seuil, la tension à la première borne BE1 est inférieure à la tension à la deuxième borne BE2, et le deuxième comparateur CMP2 délivre le premier signal SIG1 dans son premier état. 15 Le troisième comparateur CMP3 est désactivé et délivre un état bas. La porte inverseuse PI délivre donc un état haut en entrée de la porte logique PL. Ainsi, les états des deux entrées de la porte logique PL de type ET sont différents, la porte logique PL délivre donc le signal de 20 contrôle CTRL dans son premier état. Lors d'une deuxième phase, débutant lorsque le premier seuil de tension est atteint, c'est à dire lorsque les tensions aux première et deuxième bornes BE1 et BE2 sont égales, le deuxième comparateur CMP2 délivre le premier signal SIG1 ayant un état haut. 25 Ainsi, les entrées de la porte logique PL sont toutes les deux à l'état haut, et la porte logique PL, dont la sortie est couplée à la borne de sortie BS, délivre le signal de contrôle CTRL ayant un état haut. A la réception du signal de contrôle CTRL ayant la deuxième valeur, le circuit CI débute son fonctionnement, l'interrupteur INT 30 passe en position fermée, et l'amplificateur AMP et le troisième comparateur CMP3 sont activés. Ainsi, la première entrée E31 du troisième comparateur CMP3, couplée à la deuxième borne de sortie B52, reçoit la tension de bande interdite Vbg, qui est ici égale au premier seuil, et qui est donc dans la 14 deuxième phase inférieure à la tension d'alimentation Vcc reçue sur la deuxième entrée E32. Le troisième comparateur CMP3 continue donc de délivrer le deuxième signal SIG2 ayant un état bas. 5 L'amplificateur AMP ayant un gain plus élevé, il impose la tension de bande interdite au noeud intermédiaire NI, ici 1,2 volt. Et, si la tension d'alimentation Vcc diminue de façon à passer à nouveau sous le premier seuil, alors le troisième comparateur CMP3 délivre le deuxième signal SIG2 ayant un état haut. 10 La porte inverseuse PI délivre donc un état haut, et les entrées de la porte logique PL de type ET sont donc différentes. La porte logique PL délivre donc le signal de contrôle CTRL ayant le premier état, ici un état bas et le circuit CI cesse alors son fonctionnement. 15 Il est également possible de définir un deuxième seuil, inférieur au premier seuil de tension, utilisé lorsque la tension d'alimentation chute. Cela permet avantageusement d' éviter des phénomènes d'oscillation du dispositif lorsque la valeur de la tension 20 d'alimentation atteint le seuil de tension, et donc de rendre le dispositif plus stable. Comme l'illustre la figure 5, il convient pour cela que le module d'alimentation en tension MA comprenne le premier pont diviseur de tension DIV1, afin que le premier seuil soit supérieur à la 25 tension de bande interdite. Ici, la deuxième entrée E32 du troisième comparateur CMP3 est couplée à la borne d'alimentation BV via un deuxième pont diviseur de tension DIV2 délivrant une tension égale à la tension d'alimentation Vcc divisée par un premier facteur. 30 Le deuxième pont diviseur de tension DIV2 comporte ici une première résistance de pont R11 et une deuxième résistance de pont R12, dont les valeurs sont choisies de façon à ce que le deuxième seuil de tension multiplié par ledit premier facteur soit égal à la tension de bande interdite. 15 Il serait toutefois possible de choisir un deuxième seuil égal à la tension de bande interdite, et dans ce cas la deuxième entrée E32 du troisième comparateur CMP3 serait couplée directement à la borne d'alimentation BV. 5 L'invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits mais en embrasse toutes les variantes. Ainsi l'invention est compatible avec toute structure de coeur et toute structure de module d'alimentation REVENDICATIONS1. Circuit électronique comportant une borne d'alimentation (BV) configurée pour recevoir une tension d'alimentation (Vcc), une première borne de sortie (B S1) et une borne de référence (BR) destinée à recevoir une tension de référence, et comportant un dispositif de surveillance (DIS) de la tension d'alimentation (Vcc), comportant un coeur (CR) de générateur de tension de bande interdite couplé à la borne d'alimentation (BV) par l'intermédiaire d'un module d'alimentation en tension (MA) configuré pour alimenter le coeur (CR) en tension, le coeur (CR) comprenant une première borne (BE1) et une deuxième borne (BE2), le dispositif comprenant en outre des moyens de contrôle (MC) connectés aux deux bornes (BE1, BE2) du coeur (CR), le coeur et les moyens de contrôle étant configurés de façon à ce que les moyens de contrôle délivrent, sur la première borne de sortie (BS1), un signal de contrôle (CTRL) ayant un premier état lorsque la tension d'alimentation (Vcc) augmente et reste inférieure à un premier seuil, et un deuxième état lorsque la tension d'alimentation (Vcc) devient supérieure ou égale au premier seuil, le premier seuil étant au moins égal à la tension de bande interdite (Vbg). 2. Circuit selon la revendication 1, dans lequel le module d'alimentation en tension (MA) comporte la borne d'alimentation (BV) couplée à un noeud intermédiaire (NI) par lequel le coeur (CR) est alimenté en tension. 3. Circuit selon la revendication 2, configuré de façon à ce que le noeud intermédiaire (NI) reçoive la tension d'alimentation (Vcc), le premier seuil étant égal à la tension de bande interdite (Vbg). 4. Circuit selon la revendication 2, dans lequel le module d'alimentation en tension (MA) comporte un module résistif (DIV1) couplé entre la borne d'alimentation et le noeud intermédiaire (NI), le premier seuil de tension étant supérieur à la tension de bande interdite (Vbg). 5. Circuit selon l'une des revendications 2 à 4, dans lequel le coeur comporte deux branches (BR1, BR2) respectivement couplées aux 17 deux bornes (BE1, BE2) et comportant respectivement des transistors bipolaires PNP montés en diode (Q1, Q2) et configurés pour présenter des densités de courant différentes, la branche présentant la densité de courant la plus grande comportant en outre une première résistance 5 (R1), le coeur comportant également deux résistances auxiliaires (Rxl, Rx2) respectivement connectées aux deux bornes (BE1, BE2) du coeur et ayant une borne commune formant ledit noeud intermédiaire (NI). 6. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer 10 le signal de contrôle (CTRL) dans son premier état lorsque la tension d'alimentation redescend en dessous du premier seuil. 7. Circuit selon l'une quelconque des revendications précédentes, dans lequel les moyens de contrôle (MC) comportent un premier comparateur (CMP1) dont une première entrée (E11) est 15 couplée à la première borne (BE1), dont une deuxième entrée (E12) est couplée à la deuxième borne (BE2), et dont la sortie est couplée à la première borne de sortie (BS1). 8. Circuit selon l'une quelconque des revendications 1 à 5, comportant un générateur de tension de bande interdite (BG) 20 incorporant le coeur (CR), possédant des moyens d'égalisation (EG) activables par le signal de contrôle (CTRL), et une deuxième borne de sortie, les moyens d'égalisation (EG) étant inactivés lorsque le signal de contrôle (CTRL) est dans son premier état, et activés lorsque le signal de contrôle (CTRL) est dans son deuxième état, la deuxième 25 borne de sortie (BS2) étant apte à délivrer la tension de bande interdite (VBs) lorsque les moyens d'égalisation sont activés. 9. Circuit selon les revendications 6 et 8, dans lequel les moyens de contrôle (MC) comportent un deuxième comparateur (CMP2) dont une première entrée (E21) est couplée à la première 30 borne (BE1), dont une deuxième entrée (E22) est couplée à la deuxième borne (BE2), et dont la sortie est configurée pour générer un premier signal (SIG1) ayant un premier état lorsque la tension d'alimentation est supérieure ou égale au premier seuil de tension, et un troisième comparateur (CMP3) dont une première entrée (E31) est 18 couplée à la deuxième borne de sortie (B S2), dont une deuxième entrée (E32) est couplée à la borne d'alimentation, et dont la sortie est configurée pour générer un deuxième signal (SIG2) ayant un premier état lorsque la tension d'alimentation est supérieure ou égale au 5 premier seuil, le dispositif comportant en outre une porte logique (PL) de type ET dont une première entrée est couplée à la sortie du deuxième comparateur (CMP2), dont une deuxième entrée est couplée à la sortie du troisième comparateur (CMP3) par l'intermédiaire d'une porte logique inverseuse (PI), et dont la sortie est couplée à la 10 première borne de sortie (BS1). 10. Circuit selon la revendication 9, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer le signal de contrôle (CTRL) dans son premier état lorsque la tension d'alimentation (Vcc) redescend au dessous d'un deuxième seuil inférieur au premier seuil. 15 11. Circuit selon la revendication 10, dans lequel la deuxième entrée (E32) du troisième comparateur (CMP3) est couplée à la borne d'alimentation (BV) par l'intermédiaire d'un pont diviseur de tension (DIV), de façon à ce que le troisième comparateur (CMP3) soit configuré pour générer le deuxième signal (SIG2) dans le deuxième 20 état lorsque la tension d'alimentation (Vcc) est supérieure ou égale à un deuxième seuil de tension, le deuxième seuil de tension étant différent du premier seuil de tension.