FR 3069101 A1 20190118 FR 1870829 A 20180712 Description Titre de l'invention : MODULE CÉRAMIQUE POUR LE CONDI- TIONNEMENT INTÉGRÉ DE SEMI-CONDUCTEUR DE PUISSANCE ET PROCÉDÉ DE PRÉPARATION ASSOCIÉ CADRE DE L'INVENTION Domaine technique [0001] La présente invention concerne le domaine de la technologie de conditionnement de semi-conducteur de puissance, et en particulier un module en céramique pour le conditionnement intégré de semi-conducteur de puissance et un procédé de préparation associé. Technique antérieure [0002] Dans les circuits intégrés et les applications d'électronique de puissance, les dis- positifs de puissance à semi-conducteur pour la conversion photoélectrique et la conversion de puissance ont été largement utilisés dans divers domaines tels que les diodes électroluminescentes de haute puissance, les lasers, le contrôle des moteurs, la production d'énergie éolienne, et les dispositifs ASI. Ces dernières années, la miniaturisation des modules de semi-conducteur de puissance est devenue une tendance en réponse aux exigences d'espace et de poids des systèmes électroniques de puissance. [0003] Il est nécessaire, dans le processus de conditionnement des modules à semi- conducteur de puissance, pour résoudre le problème de faible puissance, d'intégration faible et de fonctionnalité insuffisante d'une seule puce, de conditionner plusieurs puces hautement intégrées, à haute performance et à haute fiabilité dans un module via une connexion série et parallèle pour obtenir un conditionnement intégré multi-puces. [0004] Le conditionnement intégré multi-puces augmentera la densité de courant circulant dans le module, et la consommation d'énergie de la puce augmentera également. Il est, par conséquent, nécessaire d'accroître la conductivité thermique du module. De plus, à mesure que la tension de fonctionnement augmente, les performances d'isolation du module doivent être améliorées. Il est, dès lors, nécessaire de choisir un matériau conducteur de câblage à faible résistivité et un matériau isolant à faible constante diélectrique et à conductivité thermique élevée comme support de conditionnement. Un module en céramique correspond bien aux exigences. [0005] Dans le conditionnement d'un semi-conducteur de puissance, un module en céramique (ou une base céramique) est un substrat de support important pour les puces semi-conductrices et autres dispositifs microélectroniques, assurant les fonctions de former une chambre étanche, une protection de support mécanique, une interconnexion électrique (isolation), une conduction thermique, une dissipation thermique, et une 2 lumière auxiliaire. Les modules en céramique utilisés pour le conditionnement de semi-conducteurs de puissance comprennent des substrats de céramique HTCC/LTCC et DBC. [0006] HTCC est également appelé céramique multicouche co-cuite à haute température. Le LTCC est également appelé céramique multicouche co-cuite à basse température. Cette technologie utilise une technologie d'impression à film épais pour compléter la fabrication des circuits. Par conséquent, la surface du circuit est dépolie (Ra d'environ 1 à 3 um), et l'alignement n'est pas précis. Par ailleurs, les stratifiés céramiques multicouches, le frittage à haute température et d'autres procédés font que les modules céramiques sont de taille imprécise et à forte courbure. De plus, le matériau céramique utilisé dans ce procédé présente une formulation complexe et une faible conductivité thermique, il nécessite également une matrice de moulage spéciale, un cycle de fabrication long et a un coût élevé. [0007] Un substrat en céramique DBC est également appelé substrat en céramique à liaison directe. Cette technologie utilise une liaison à haute température pour fritter la feuille de cuivre sur les surfaces supérieure et inférieure de la céramique. Le circuit est formé par gravure selon la conception du circuit. Ce procédé rend le substrat en céramique DBC incapable d'obtenir une chambre étanche concave sur sa surface, de sorte qu'il ne peut pas réaliser de conditionnement hermétique sous vide et ne peut pas préparer de trous d'interconnexion verticaux pour réaliser l'interconnexion des circuits supérieurs et inférieurs. Ainsi, la connexion série et parallèle et le câblage multi-puces sont difficiles. Les problèmes ci-dessus ont considérablement restreint l'application de tels substrats en céramique dans des conditionnements de semi-conducteurs de puissance. DESCRIPTION DE L'INVENTION [0008] Au vu des défauts de l'état de la technique, l'objet principal de la présente invention est de fournir un module en céramique pour le conditionnement intégré de semiconducteur de puissance et un procédé de préparation associé, capable de résoudre efficacement les problèmes de taille imprécise, forte courbure, mauvaise dissipation thermique, absence de cavité hermétique évidée et autres inconvénients pour l'intégration multi-puces du substrat en céramique conventionnel. [0009] Afin de réaliser l'objet précité, la présente invention adopte les solutions techniques suivantes: [0010] Un aspect de la présente invention concerne un module en céramique pour le condi- tionnement intégré de semi-conducteur de puissance. Le module en céramique comprend un substrat en céramique et une couche de retenue métallique intégrée. Une surface inférieure du substrat en céramique comporte une couche de circuit conducteur, une couche isolante et une couche de dissipation thermique. La couche isolante recouvre complètement la couche de circuit conducteur. La couche de dissipation 3 thermique est située sur une zone à l'extérieur de la couche de circuit conducteur et espacée de la couche de circuit conducteur. La couche de dissipation thermique présente une épaisseur non inférieure à une épaisseur totale de la couche de circuit conducteur et de la couche isolante. Une surface supérieure du substrat en céramique comporte un plot d'électrode positive, un plot d'électrode négative, et une pluralité de zones de fixation de puces. Les zones de fixation de puces présentent chacune une couche de connexion et une couche de fixation de puces. La couche de connexion et la couche de fixation de puces sont espacées l'une de l'autre. Le substrat en céramique comporte des trous d'interconnexion verticaux. Les trous d'interconnexion verticaux sont électriquement raccordés entre les zones de fixation de puces et la couche de circuit conducteur et entre la couche de circuit conducteur et le plot d'électrode positive et le plot d'électrode négative, respectivement. La couche de retenue métallique intégrée est disposée sur la surface supérieure du substrat en céramique. La couche de retenue métallique intégrée entoure une périphérie d'une seule ou de la pluralité des zones de fixation de puces et est espacée des zones de fixation de puces. La couche de retenue métallique intégrée présente une épaisseur supérieure à celle des zones de fixation de puces. [0011] Un autre aspect de la présente invention concerne un procédé de préparation d'un module en céramique pour le conditionnement intégré de semi-conducteur de puissance. Le procédé de préparation comprend les étapes suivantes: (1) fournir un substrat en céramique et perforer le substrat en céramique; (2) métalliser les surfaces supérieures et inférieures du substrat en céramique; (3) coller un film sec, exposer, développer et galvaniser le substrat en céramique avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive, un plot d'électrode négative, une couche de connexion, une couche de fixation de puces, une couche inférieure de retenue intégrée en métal, une couche de circuit conducteur, une couche inférieure de dissipation thermique, et des trous d'interconnexion verticaux; (4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique de nouveau, de sorte que la couche inférieure de retenue intégrée en métal et la couche inférieure de dissipation thermique sont chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée et une couche de dissipation thermique; (5) retirer les films et graver le substrat en céramique; et (6) appliquer un matériau isolant sur la surface inférieure du substrat en céramique pour former une couche isolante. [0012] Un aspect supplémentaire de la présente invention concerne un procédé de pré- paration d'un module en céramique pour le conditionnement intégré de semi- 4 conducteur de puissance. Le procédé de préparation comprend les étapes suivantes: (1) fournir un substrat en céramique et perforer le substrat en céramique; (2) métalliser les surfaces supérieures et inférieures du substrat en céramique; (3) coller un film sec, exposer, développer et galvaniser le substrat en céramique avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive, un plot d'électrode négative, une couche de connexion, une couche de fixation de puces, une couche inférieure de retenue intégrée en métal, une couche de circuit conducteur, une couche inférieure de dissipation thermique, et des trous d'interconnexion verticaux; (4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique de nouveau, de sorte que la couche inférieure de retenue intégrée en métal et la couche inférieure de dissipation thermique sont chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée et une couche de dissipation thermique; (5) coller un film sec, exposer, développer et galvaniser la surface supérieure du substrat en céramique de nouveau, de sorte qu'une partie de la couche de retenue métallique intégrée est galvanisée et épaissie pour obtenir une surface en escalier et une couche en escalier; (6) retirer les films et graver le substrat en céramique; et (7) appliquer un matériau isolant sur la surface inférieure du substrat en céramique pour former une couche isolante. [0013] Comparée avec l'état de la technique, la présente invention présente des avantages évidents et des effets bénéfiques. Ceux-ci peuvent être déterminés plus précisément à partir des solutions techniques ci-dessus: [0014] L'utilisation de la couche de retenue métallique intégrée sur la surface supérieure du substrat en céramique et la formation de cavités autour des zones de fixation de puces permettent de sceller hermétiquement la puce semi-conductrice. L'utilisation de la couche de dissipation thermique sur la surface inférieure du substrat en céramique permet d'acheminer rapidement la chaleur générée par la puce semi-conductrice vers l'extérieur pour améliorer les performances de dissipation thermique. L'utilisation de la couche de circuit conducteur et de trous d'interconnexion verticaux permet de réaliser une connexion série et parallèle multi-puces sur la surface inférieure du substrat en céramique. La présente invention permet de réaliser un conditionnement intégré multipuces de semi-conducteurs de puissance présentant les avantages d'une bonne séparation thermoélectrique, d'une étanchéité élevée à l'air, d'une faible résistance thermique, d'une structure compacte, etc. Le procédé de fabrication est simple et la cohérence du produit est élevée. Brève description des dessins [0015] [fig.1] : vue en perspective selon un mode de réalisation préféré de la présente invention; [0016] [fig.21 : vue de dessous selon le mode de réalisation préféré de la présente invention; et [0017] [fig.31 : vue en coupe partielle selon le mode de réalisation préféré de la présente invention. [0018] DESCRIPTION DÉTAILLÉE DE MODES DE RÉALISATION DE L'INVENTION [0019] Veuillez vous référer à Figures 1 à 3, illustrant une structure spécifique d'un mode de réalisation préféré de la présente invention, comprenant un substrat en céramique 10 et une couche de retenue métallique intégrée 20. [0020] La surface inférieure du substrat en céramique 10 comporte une couche de circuit conducteur 31, une couche isolante 32, et une couche de dissipation thermique 33. La couche isolante 32 recouvre complètement la couche de circuit conducteur 31. La couche de dissipation thermique 32 est située sur la zone à l'extérieur de la couche de circuit conducteur 31 et espacée de la couche de circuit conducteur 31. L'épaisseur de la couche de dissipation thermique 33 n'est pas inférieure à l'épaisseur totale de la couche de circuit conducteur 31 et de la couche isolante 32. Dans ce mode de réalisation, à la fois la couche de circuit conducteur 31 et la couche de dissipation thermique 33 sont faites d'un matériau en cuivre galvanisé. L'épaisseur de la couche de dissipation thermique 33 est supérieure à l'épaisseur de la couche de circuit conducteur 31. La couche isolante 32 est faite d'encre blanche ou verte. L'épaisseur de la couche isolante 32 est inférieure à l'épaisseur de la couche de dissipation thermique 33. [0021] La surface supérieure du substrat en céramique 10 comporte un plot d'électrode positive 34, un plot d'électrode négative 35, et une pluralité de zones de fixation de puces 40. Chacune des zones de fixation de puces 40 présente une couche de connexion 41 et une couche de fixation de puces 42. La couche de connexion 41 et la couche de fixation de puces 42 sont espacées l'une de l'autre. Dans ce mode de réalisation, le plot d'électrode positive 34 et le plot d'électrode négative 35 sont situés sur la périphérie de la surface supérieure du substrat en céramique 10, et sont espacés de la couche de retenue métallique intégrée 20. La pluralité de zones de fixation de puces 40 sont disposées dans un ensemble. [0022] Le substrat en céramique 10 comporte des trous d'interconnexion verticaux 36. Les trous d'interconnexion verticaux 36 sont électriquement raccordés entre les zones de fixation de puces 40 et la couche de circuit conducteur 31 et entre la couche de circuit conducteur 31 et le plot d'électrode positive 34 et le plot d'électrode négative 35, respectivement. Autrement dit, les couches de connexion 41 et les couches de fixation de 6 puces 42 sont électriquement raccordées à la couche de circuit conducteur 31 à travers les trous d'interconnexion verticaux 36 correspondants, respectivement; et le plot d'électrode positive 34 et le plot d'électrode négative 35 sont respectivement reliés à la couche de circuit conducteur 31 à travers les trous d'interconnexion verticaux 36 correspondants, constituant ainsi une structure de circuit en série et en parallèle. Dans ce mode de réalisation, les trous d'interconnexion verticaux 36 sont remplis de métal ou de cuivre galvanisé externe. En outre, le substrat en céramique 10 est fait en céramique d'oxyde d'aluminium (A1203), céramique au nitrure d'aluminium (A1N), céramique au nitrure de silicium (Si3N4) ou céramique en carbure de silicium (SiC), mais sans s'y limiter. La céramique d'oxyde d'aluminium est bon marché. La céramique au nitrure d'aluminium présente un bon effet de dissipation thermique. La céramique au nitrure de silicium présente une résistance élevée. La céramique en carbure de silicium a un prix modéré, avec une bonne dissipation thermique. [0023] La couche de retenue métallique intégrée 20 est disposée sur la surface supérieure du substrat en céramique 10. La couche de retenue métallique intégrée 20 entoure la périphérie d'une seule ou de la pluralité des zones de fixation de puces 40 et est espacée des zones de fixation de puces 40. L'épaisseur de la couche de retenue métallique intégrée 20 est supérieure à l'épaisseur des zones de fixation de puces 40. Dans ce mode de réalisation, la couche de retenue métallique intégrée 20 est faite d'un matériau en cuivre galvanisé. De plus, la couche de retenue métallique intégrée 20 présente une pluralité de cavités 21, et la pluralité de cavités 21 sont également disposées dans un ensemble. Les zones de fixation de puces 40 sont situées dans les cavités correspondantes 21, respectivement. En d'autres mots, le rebord périphérique de la cavité 21 est en retrait pour former une surface en escalier 202. [0024] La présente invention concerne également un procédé de préparation d'un module en céramique pour le conditionnement intégré de semi-conducteur de puissance, comprenant les étapes suivantes: (1) fournir un substrat en céramique 10 et perforer le substrat en céramique 10; (2) métalliser les surfaces supérieures et inférieures du substrat en céramique 10; (3) coller un film sec, exposer, développer et galvaniser le substrat en céramique 10 avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive 34, un plot d'électrode négative 35, une couche de connexion 41, une couche de fixation de puces 42, une couche inférieure de retenue intégrée en métal 201, une couche de circuit conducteur 31, une couche inférieure de dissipation thermique 301, et des trous d'interconnexion verticaux 36; (4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique 10 de nouveau, de sorte que la couche inférieure de retenue intégrée en métal 201 et la couche inférieure de dissipation thermique 301 sont 7 chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée 20 et une couche de dissipation thermique 33; (5) retirer les films et graver le substrat en céramique (10); et (6) appliquer un matériau isolant sur la surface inférieure du substrat en céramique 10 pour former une couche isolante 32. [0025] Le procédé comprend en outre l'étape (7) : placage d'or/d'argent (non illustré) sur la surface de chaque couche métallique du substrat en céramique (10), à savoir, les surfaces du plot d'électrode positive 34, le plot d'électrode négative 35, la couche de connexion 41, la couche de fixation de puces 42, la couche de retenue métallique intégrée 20 et la couche de dissipation thermique 33 sont plaqués avec de l'or/de l'argent. [0026] La présente invention concerne en outre un autre procédé de préparation d'un module en céramique pour le conditionnement intégré de semi-conducteur de puissance, comprenant les étapes suivantes: (1) fournir un substrat en céramique 10 et perforer le substrat en céramique 10; (2) métalliser les surfaces supérieures et inférieures du substrat en céramique 10; (3) coller un film sec, exposer, développer et galvaniser le substrat en céramique 10 avec les surfaces supérieures et inférieures métallisées pour former un plot d'électrode positive 34, un plot d'électrode négative 35, une couche de connexion 41, une couche de fixation de puces 42, une couche inférieure de retenue intégrée en métal 201, une couche de circuit conducteur 31, une couche inférieure de dissipation thermique 301, et des trous d'interconnexion verticaux 36; (4) coller un film sec, exposer, développer et galvaniser les surfaces supérieures et inférieures du substrat en céramique 10 de nouveau, de sorte que la couche inférieure de retenue intégrée en métal 201 et la couche inférieure de dissipation thermique 301 sont chacune galvanisées et épaissies pour obtenir une couche de retenue métallique intégrée 20 et une couche de dissipation thermique 33; (5) coller un film sec, exposer, développer et galvaniser la surface supérieure du substrat en céramique 10 de nouveau, de sorte qu'une partie de la couche de retenue métallique intégrée 20 est galvanisée et épaissie pour obtenir une surface en escalier 202 et une couche en escalier 203; (6) retirer les films et graver le substrat en céramique (10); et (7) appliquer un matériau isolant sur la surface inférieure du substrat en céramique 10 pour former une couche isolante 32. [0027] Le procédé comprend en outre l'étape (8): placage d'or/d'argent (non illustré) sur la surface de chaque couche métallique du substrat en céramique (10), à savoir, les surfaces du plot d'électrode positive 34, le plot d'électrode négative 35, la couche de connexion 41, la couche de fixation de puces 42, la couche de retenue métallique 8 intégrée 20 et la couche de dissipation thermique 33 sont plaqués avec de l'or/de l'argent. DESCRIPTION D'ÉLÉMENTS DANS LES DESSINS [0028] 10 substrat en céramique 20 couche de retenue métallique intégrée 21 cavité 201 couche inférieure de retenue intégrée en métal 202 surface en escalier 203 couche en escalier 31 couche de circuit conducteur 32 couche isolante 33 couche de dissipation thermique 34 plot d'électrode positive 35 plot d'électrode négative 36 trou d'interconnexion vertical 301 couche inférieure de dissipation thermique 40 zones de fixation de puces 41 couche de connexion 42 couche de fixation de puces 9 [Revendication 11 [Revendication 21 [Revendication 31