FR 3060201 A1 20180615 FR 1662301 A 20161212 B15284 - Trench 1 DISPOSITIF ELECTRONIQUE COMPRENANT UNE TRANCHEE D'ISOLATION ELECTRIQUE ET SON PROCEDE DE FABRICATION Domaine La présente invention concerne de façon générale les dispositifs électroniques et leurs procédés de fabrication. Exposé de l'art antérieur Pour certaines applications, il est souhaitable de pouvoir former des tranchées d'isolation électrique dans un substrat semiconducteur d'un circuit électronique de façon à isoler électriquement des portions du substrat les unes des autres. Un exemple d'application correspond à la réalisation de dispositifs optoélectroniques à base de matériaux semiconducteurs. Par dispositifs optoélectroniques, on entend des dispositifs adaptés à effectuer la conversion d'un signal électrique en un rayonnement électromagnétique ou inversement, et notamment des dispositifs dédiés à la détection, la mesure ou l'émission d'un rayonnement électromagnétique ou des dispositifs dédiés à des applications photovoltaïques. Les dispositifs optoélectroniques peuvent comprendre des composants optoélectroniques, par exemple des diodes électroluminescentes, formées sur le substrat semiconducteur. Les 20 tranchées d'isolation électrique peuvent être formées dans le 3060201 B15284 - Trench 2 substrat pour isoler électriquement une portion du substrat pour chaque composant optoélectronique. La figure 1 est une vue en coupe, partielle et schématique, d'un exemple d'un circuit électronique 5 comprenant 5 un substrat semiconducteur 10 ayant une face supérieure 12 et une face inférieure 13 et comprenant une tranchée d'isolation électrique 14 qui délimite deux portions 16 et 18 du substrat 10. La tranchée 14 s'étend dans le substrat 10 depuis la face 12 jusqu'à la face 13. La tranchée 14 comprend des parois latérales 10 20. Une couche isolante électriquement 24 recouvre les parois latérales 20 de la tranchée 14. Un coeur 26 en un matériau de remplissage, par exemple un matériau semiconducteur, remplit le reste de la tranchée 14, le coeur 26 étant séparé du substrat 10 par la couche isolante 24. 15 Le circuit électronique 5 peut comprendre en outre, sur la face 12, une couche 30 d'un matériau facilitant la formation de composants optoélectroniques, non représentés. La couche 30 peut être conductrice et est dans ce cas ouverte au niveau de la tranchée 14. Le circuit électronique 5 peut comprendre en outre une couche isolante électriquement ou un empilement de couches isolantes électriquement recouvrant la face 12 et/ou la face 13 et la tranchée 14. A titre d'exemple, on a représenté deux couches isolantes électriquement 32, 34 étant représentées à titre d'exemple en figure 1 du côté de la face 12 et une couche isolante 35 du côté de la face 13, par exemple au contact de la face 13. Des plots conducteurs électriquement, non représentés, peuvent être prévus sur la couche isolante 35 et au travers de la couche isolante 35 au contact des portions 16 et 18 du substrat 10. Les parois latérales 20 peuvent être sensiblement parallèles comme cela est représenté en figure 1. On appelle alors dimension latérale L, également appelée largeur, de la tranchée 14 la distance entre les deux parois latérales 20. A titre de variante, les parois latérales 20 peuvent être sensiblement inclinées l'une par rapport à l'autre, les parois latérales 20 se rapprochant par exemple l'une de l'autre en s'éloignant de la face 3060201 B15284 - Trench 3 12. Dans ce cas, la largeur L de la tranchée 14 correspond à la distance moyenne séparant les deux parois latérales. On appelle P l'épaisseur du substrat 10, c'est-à-dire la distance entre les faces 12 et 13, ce qui correspond sensiblement à la profondeur de 5 la tranchée 14 obtenue après une étape d'amincissement du substrat 10. En outre, on appelle E l'épaisseur de la couche isolante 24. La couche isolante 24 peut avoir une épaisseur sensiblement constante. A titre de variante, l'épaisseur de la couche isolante 24 peut ne pas être constante. Dans ce cas, l'épaisseur E 10 correspond à l'épaisseur minimale de la couche isolante 24. La largeur L et l'épaisseur E sont déterminées en fonction de la tenue en tension souhaitée pour la tranchée 14, c'est-à-dire la tension minimale, appelée tension de claquage, appliquée entre les portions 16 et 18 du substrat 10 au niveau de 15 la surface 12 pour laquelle la tranchée 14 devient conductrice électriquement. Les dimensions L et E sont généralement déterminées par simulation. Toutefois, dans certains cas, la tension de claquage réellement mesurée peut être inférieure à la tension de claquage 20 prévue par simulation. Résumé Un objet d'un mode de réalisation est de prévoir un circuit électronique comprenant des tranchées d'isolation électrique palliant tout ou partie des inconvénients des tranchées 25 existantes. Un autre objet d'un mode de réalisation est que la tension de claquage des tranchées d'isolation électrique est augmentée. Un autre objet d'un mode de réalisation est que le 30 procédé de fabrication des tranchées d'isolation électrique comprend un nombre réduit d'étapes supplémentaires par rapport à un procédé de fabrication de tranchées d'isolation électrique classiques. 3060201 B15284 - Trench 4 Un autre objet d'un mode de réalisation est que les tranchées d'isolation électrique ne forment pas de zones bombées ni de creux sur la face supérieure du substrat. Ainsi, un mode de réalisation prévoit un dispositif 5 électronique comprenant un substrat semiconducteur ayant des première et deuxième faces opposées et comprenant une tranchée d'isolation électrique s'étendant dans le substrat depuis la première face jusqu'à la deuxième face, la tranchée d'isolation électrique comprenant des parois latérales, une couche isolante 10 électriquement recouvrant les parois latérales et un coeur en un matériau de remplissage séparé du substrat par la couche isolante et comprenant une portion isolante électriquement s'étendant dans le substrat depuis la première face et recouvrant le coeur. Selon un mode de réalisation, la première face est plane 15 à l'emplacement de la tranchée d'isolation électrique. Selon un mode de réalisation, la portion isolante est un oxyde thermique. Selon un mode de réalisation, la portion isolante est en oxyde de silicium. 20 Selon un mode de réalisation, le matériau de remplissage est du silicium polycristallin. Selon un mode de réalisation, la portion isolante électriquement s'étend latéralement dans le substrat par rapport au reste de la tranchée d'isolation électrique. 25 Selon un mode de réalisation, le dispositif comprend au moins des premier et deuxième composants optoélectroniques adaptés à émettre un rayonnement électromagnétique ou à absorber un rayonnement électromagnétique, le premier composant optoélectronique reposant sur une première portion du substrat et 30 le deuxième composant optoélectronique reposant sur une deuxième portion du substrat, la tranchée d'isolation électrique séparant la première portion de la deuxième portion. Un mode de réalisation prévoit également un procédé de fabrication d'un dispositif électronique, tel que défini 35 précédemment, comprenant les étapes suivantes : 3060201 B15284 - Trench 5 (a) formation d'une première ouverture dans le substrat depuis la première face ; (b) formation d'une couche du matériau de la couche isolante électriquement dans la première ouverture et sur la 5 première face ; (c) formation d'une couche du matériau de remplissage dans l'ouverture et sur la première face ; et (d) formation de la portion isolante. Selon un mode de réalisation, l'étape comprend une étape 10 d'oxydation thermique. Selon un mode de réalisation, l'étape (d) comprend une étape d'oxydation thermique. Selon un mode de réalisation, l'étape (d) comprend une étape de dépôt chimique en phase vapeur suivie d'une étape de 15 recuit thermique à plus de 500 °C. Selon un mode de réalisation, le procédé comprend en outre une étape (e) de gravure des parties de la couche du matériau de la couche isolante électriquement et de la couche du matériau de remplissage présentes sur la première face. 20 Selon un mode de réalisation, l'étape (e) est réalisée avant l'étape (d). Selon un mode de réalisation, l'étape (d) est réalisée avant l'étape (e). Selon un mode de réalisation, le procédé comprend, en 25 outre, la formation, avant l'étape (d), d'une deuxième ouverture dans la couche du matériau de la couche isolante électriquement, la couche du matériau de remplissage sur la première face et le substrat à l'emplacement de la portion isolante. Brève description des dessins 30 Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 3060201 B15284 - Trench 6 la figure 1, décrite précédemment, est une vue en coupe, partielle et schématique, d'un exemple d'un circuit électronique comprenant une tranchée d'isolation électrique ; les figures 2 et 3 sont des vues en coupe, partielles 5 et schématiques, de modes de réalisation d'un circuit électronique comprenant une tranchée d'isolation électrique ; les figures 4A. à 4G sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la 10 tranchée d'isolation électrique du circuit électronique de la figure 2 ; les figures aA à 5C sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un autre mode de réalisation d'un procédé de fabrication de la 15 tranchée d'isolation électrique du circuit électronique de la figure 2 ; et les figures 6A. et 6B sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un autre mode de réalisation d'un procédé de fabrication de la 20 tranchée d'isolation électrique du circuit électronique de la figure 2. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses 25 figures ne sont pas tracées à l'échelle. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., il est fait référence à l'orientation des figures ou à un dispositif électronique dans une position normale 30 d'utilisation. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les composants électroniques d'un circuit électronique sont bien connus de l'homme du métier 35 et ne sont pas décrits en détail par la suite. Dans la suite de 3060201 B15284 - Trench 7 la description, les expressions "sensiblement", "environ" et "approximativement" signifient "à 10 % près", de préférence à 5 % près. Les inventeurs ont mis en évidence que, pour la 5 structure de tranchée d'isolation électrique 14 représentée en figure 1, un arc électrique tend à se former de façon privilégiée en cas de claquage entre la portion 16 ou 18 et le coeur 26 au travers de la couche isolante 32 au sommet de la couche isolante 24. Une explication serait que la couche isolante 32 est de façon 10 générale en un matériau isolant électriquement ayant des propriétés électroniques moins bonnes que le matériau isolant électriquement formant la couche isolante 24, notamment en raison du procédé de fabrication de ces couches isolantes. Une autre explication serait que la géométrie du dispositif entraîne des 15 effets de pointe (champ électrostatique d'amplitude localement plus élevée qu'ailleurs) qui favorisent la formation d'arcs électriques en cas de claquage entre la portion 16 ou 18 et le coeur 26 au travers de la couche isolante 32 au sommet de la couche isolante 24. 20 Un mode de réalisation prévoit d'augmenter l'isolation électrique au sommet de la tranchée d'isolation électrique pour éviter la formation d'un arc électrique dans cette zone. Ceci permet d'augmenter la tension de claquage de la tranchée d'isolation électrique et ainsi la tension maximale du circuit 25 électronique. La figure 2 représente un mode de réalisation d'un circuit électronique 40 comprenant une tranchée d'isolation électrique 42. La tranchée 42 comprend l'ensemble des éléments de la tranchée 14 représentée en figure 1 et comprend, en outre, une 30 portion enterrée isolante électriquement 44 qui s'étend dans le substrat 10 depuis la face 12 sur une profondeur P' inférieure à la profondeur P de la tranchée 42 et qui recouvre la couche isolante 24 et le coeur 26. On appelle L' la dimension latérale, également appelée largeur, de la portion isolante 44. La largeur 35 L de la tranchée 42 correspond à la largeur, telle que définie 3060201 B15284 - Trench 8 précédemment pour la tranchée 14, de la tranchée 42 en l'absence de la portion isolante 44. Selon un mode de réalisation, la portion isolante 44 dépasse latéralement de chaque côté de la tranchée 42 d'un dépassement O. De préférence, la face 12 est sensiblement 5 plane au niveau de la tranchée 42 et la surface supérieure de la portion isolante 44 est sensiblement coplanaire avec la face 12. Ceci signifie que la portion isolante 44 ne forme ni zone bombée ni creux sur la face 12. Ceci permet de faciliter la réalisation des étapes ultérieures du procédé de fabrication du circuit 10 électronique 40, notamment dans la mesure où des étapes ultérieures de dépôt de couches seront réalisées sur une surface sensiblement plane. La figure 3 représente un mode de réalisation d'un circuit électronique 45 comprenant l'ensemble des éléments du 15 circuit électronique 40 à la différence que la portion isolante 44 ne recouvre que le coeur 26, la couche isolante 24 s'étendant jusqu'à la face 12. La largeur L' de la portion isolante 44 correspond alors sensiblement à la dimension latérale du coeur 26. 20 Le substrat 10 peut correspondre à une structure monobloc ou correspondre à une couche recouvrant un support constitué d'un autre matériau. Le substrat 10 est de préférence un substrat semiconducteur, par exemple un substrat en silicium, en germanium, en carbure de silicium, en un composé III-V, tel 25 que du GaN ou du GaAs, ou un substrat en ZnO. De préférence, le substrat 10 est un substrat de silicium monocristallin. De préférence, il s'agit d'un substrat semiconducteur compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le substrat 10 peut correspondre à une structure multicouches de 30 type silicium sur isolant, également appelée SOI (sigle anglais pour Silicon On Insulator). A titre de variante, le substrat 10 peut correspondre à une structure BSOI (sigle anglais pour Bonded Silicon On Insulator). A titre de variante, le substrat 10 peut correspondre à un empilement de plusieurs couches de silicium 35 ayant des concentrations différentes de dopants, par exemple de 3060201 B15284 - Trench 9 type P. L'épaisseur du substrat 10 du circuit électronique 45, obtenue à la fin du procédé de fabrication du circuit électronique 45, qui, comme cela est décrit plus en détail par la suite, comprend une étape d'amincissement, peut être comprise entre 2 }gym 5 et 150 pin. Le substrat 10 peut être fortement dopé, faiblement dopé ou non dopé. Dans le cas où le substrat est fortement dopé, le substrat semiconducteur 10 peut être dopé de façon à baisser la résistivité électrique jusqu'à une résistivité proche de celle 10 des métaux, de préférence inférieure à quelques mohm.cm. Le substrat 10 est, par exemple, un substrat fortement dopé avec une concentration de dopants comprise entre 5*1016 atomes/cm3 et 2*1020 atomes/cm3. Dans le cas où le substrat est faiblement dopé d'un premier type de conductivité, par exemple avec une 15 concentration de dopants inférieure ou égale à 5*1016 atomes/cm3, de préférence sensiblement égale à 1015 atomes/cm3, une région dopée du premier type de conductivité ou d'un deuxième type de conductivité, opposé au premier type, plus fortement dopée que le substrat peut être prévue qui s'étend dans le substrat 10 depuis 20 la face 12. Dans le cas d'un substrat 10 de silicium, des exemples de dopants de type P sont le bore (B) ou l'indium (In) et des exemples de dopants de type N sont le phosphore (P), l'arsenic (As), ou l'antimoine (Sb). Lorsqu'elle est présente, la couche 30 peut être en un 25 matériau favorisant la croissance d'éléments semiconducteurs non représentés. La couche 30 peut correspondre à une couche unique ou à un empilement d'au moins deux couches. A titre d'exemple, la couche 30 comprend un nitrure, un carbure ou un borure d'un métal de transition de la colonne IV, V ou VI du tableau périodique des 30 éléments ou une combinaison de ces composés. A titre d'exemple, la couche 30 peut être au moins en partie en nitrure d'aluminium (A1N), en oxyde d'aluminium (A1203), en bore (B), en nitrure de bore (BN), en titane (Ti), en nitrure de titane (TiN), en tantale (Ta), en nitrure de tantale (TaN), en hafnium (Hf), en nitrure 35 d'hafnium (HfN), en niobium (Nb), en nitrure de niobium (NbN), en 3060201 B15284 - Trench 10 zirconium (Zr), en borate de zirconium (ZrB2), en nitrure de zirconium (ZrN), en carbure de silicium (SiC), en nitrure et carbure de tantale (TaCN), ou en nitrure de magnésium sous la forme MgxNy, où x est environ égal à 3 et y est environ égal à 2, 5 par exemple du nitrure de magnésium selon la forme Mg3N2. La couche 30 peut être dopée du même type de conductivité que le substrat 10. La couche 30 a, par exemple, une épaisseur comprise entre 1 nm et 300 nm, de préférence comprise entre 10 nm et 60 nm. A titre de variante, la couche 30 peut être remplacée par des 10 plots, ayant une structure monocouche ou multicouche, reposant sur la face 12 du substrat 10, chaque élément semiconducteur reposant sur l'un des plots. Chaque couche isolante 32, 34 de l'empilement de couches isolantes peut être en un matériau diélectrique, par exemple en 15 oxyde de silicium (SiO2), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du Si3N4), en oxynitrure de silicium (notamment de formule générale SiOxNy, par exemple du Si2ON2), en oxyde d'hafnium (Hf02) ou en diamant. A titre d'exemple, l'épaisseur de l'empilement de couches 20 isolantes 32, 34 est comprise entre 25 nm et 2 pin, par exemple égale à environ 150 nm. Chaque couche isolante 32, 34 peut être formée par un procédé de dépôt, notamment un procédé de dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Deposition), notamment un procédé de dépôt chimique en phase 25 vapeur assisté par plasma ou PECVD (sigle anglais pour PlasmaEnhanced Chemical Vapor Deposition), par exemple à des températures comprises entre 200 °C et 450 °C, ou un procédé de dépôt chimique en phase vapeur réalisé à pression sous-atmosphérique ou SACVD (sigle anglais pour Subatmospheric Chemical 30 Vapor Deposition). Toutefois, d'autres procédés de dépôt peuvent être mis en oeuvre. La couche isolante 35 peut être en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ 35 égal à 4, par exemple du Si3N4), en oxynitrure de silicium 3060201 B15284 - Trench 11 (notamment de formule générale SiOxNy, par exemple du Si2ON2), en oxyde d'hafnium (Hf02), en diamant ou en un polymère isolant électriquement. La couche isolante 35 peut être formée par les procédés décrits précédemment pour les couches 32 et 34. 5 La couche isolante 24 de la tranchée 42 peut être en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du Si3N4), en oxynitrure de silicium (notamment de formule générale SiOxNy, par exemple du Si2ON2), en 10 oxyde d'hafnium (Hf02) ou en diamant. De préférence, la couche isolante 24 est en oxyde de silicium. De préférence, la couche isolante 24 est en oxyde de silicium thermique. La couche isolante 24 peut être formée par un procédé de dépôt, notamment un procédé du type CVD, notamment par dépôt du type PECVD, par exemple à des 15 températures comprises entre 200 °C et 450 °C, ou du type SACVD. Toutefois, d'autres procédés de dépôt peuvent être mis en oeuvre. La couche isolante 24 peut être formée par oxydation thermique, notamment à des températures comprises entre 900 °C et 1100 °C. Des procédés d'oxydation thermique sèche ou humide peuvent être 20 utilisés. De préférence, la couche isolante 24 est formée par oxydation thermique. La portion isolante 44 de la tranchée 42 peut être en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est 25 environ égal à 4, par exemple du Si3N4), en oxynitrure de silicium (notamment de formule générale SiOxNy, par exemple du Si2ON2), en oxyde d'hafnium (Hf02) ou en diamant. De préférence, la portion isolante 44 est en oxyde de silicium. De préférence, la portion isolante 44 est en oxyde de silicium thermique. La portion 30 isolante 44 peut être formée par un procédé de dépôt, notamment un procédé du type dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Deposition), notamment par dépôt chimique en phase vapeur assisté par plasma ou PECVD (sigle anglais pour Plasma-Enhanced Chemical Vapor Deposition), par 35 exemple à des températures comprises entre 200 °C et 450 °C. La 3060201 B15284 - Trench 12 portion isolante 44 peut être formée par oxydation thermique, notamment à des températures comprises entre 900 °C et 1100 °C. Des procédés d'oxydation thermique sèche ou humide peuvent être utilisés. De préférence, la portion isolante 44 est formée par 5 oxydation thermique. Selon un autre mode de réalisation, la portion isolante 44 est formée par le dépôt d'une couche de SiO2 suivi d'un recuit à haute température (par exemple entre 700°C et 1000°C) pour densifier l'oxyde. Cela permet de façon avantageuse d'éviter la diffusion de dopants du substrat 10 et du coeur 26 10 dans la portion isolante 44 qui pourraient diminuer la tenue en tension de la portion isolante 44. Le coeur 26 est de préférence en un matériau semiconducteur, par exemple en silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN ou du GaAs, ou 15 un composé II-VI tel que du ZnO. De préférence, le coeur 26 est silicium polycristallin. De préférence, il s'agit d'un matériau compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le coeur 26 peut correspondre à une structure multicouches de matériaux semiconducteurs différents. Le coeur 26 20 peut être fortement dopé, faiblement dopé ou non dopé. Les dimensions L, E, L', P et P' varient selon les applications visées. Selon un mode de réalisation, la largeur L de la tranchée 42 varie de 0,5 fun à 10 et de préférence de 2 à 4 pin. Selon un mode de réalisation, l'épaisseur E de la couche 25 isolante 24 varie de de 50 nm à 1000 nm. L'épaisseur P du substrat 10 après amincissement varie de 2 pin à 150 le rapport de forme P/L peut être compris entre 1 et 40, par exemple égal à environ 25. Selon un mode de réalisation, la profondeur P' de la portion isolante 44 varie de 50 nm à 1000 nm. Dans le mode de réalisation 30 représenté sur la figure 2, la largeur latérale L' de la portion isolante 44 peut être supérieure ou égale à la largeur L de la tranchée 42. Selon un mode de réalisation, le dépassement 0 de la portion isolante 44 de chaque côté par rapport au reste de la tranchée 42 varie de 0 à 5 Dans le mode de réalisation 3060201 B15284 - Trench 13 représenté sur la figure 3, la largeur latérale L' de la portion isolante 44 est inférieure à la largeur L de la tranchée 42. Les figures 4A à 4G sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives 5 d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique 42 du circuit électronique 40 de la figure 2. La figure 4A représente la structure obtenue après la formation d'une ouverture 50 s'étendant dans le substrat 10 depuis 10 la face 12 à l'emplacement souhaité de la tranchée 42, la profondeur et la largeur de l'ouverture 50 étant choisies en fonction des dimensions souhaitées de la tranchée et des procédés mis en oeuvre. L'ouverture 50 peut être formée par des étapes de photolithographie, comprenant le dépôt d'une couche de résine sur 15 la face 12, la formation d'une ouverture dans la couche de résine sur l'emplacement souhaité de l'ouverture 50, la gravure de l'ouverture 50 dans le substrat 10 dans le prolongement de l'ouverture formée dans la couche de résine et le retrait de la couche de résine. A titre d'exemple, l'ouverture 50 peut être 20 formée par une gravure sèche. Il est possible, si besoin, de prévoir la formation d'un masque dur avant les étapes de lithographie. La figure 4B représente la structure obtenue après la formation d'une couche isolante 52, par exemple par une étape 25 d'oxydation thermique, sur la face 12 et dans l'ouverture 50. Le procédé d'oxydation thermique entraîne la transformation d'une partie du substrat 10 en un oxyde et donc un déplacement de la face 12. La figure 4C représente la structure obtenue après le 30 dépôt sur l'ensemble de la structure d'une couche 54 du matériau de remplissage recouvrant la face 12 et venant remplir sensiblement complètement l'ouverture 50. La figure 4D représente la structure obtenue après le retrait des matériaux au-dessus de la face 12 pour ne conserver 35 que la couche isolante 24 et le coeur 26. L'étape de retrait peut 3060201 B15284 - Trench 14 comprendre une étape de polissage mécano-chimique ou CMP (sigle anglais pour Chemical Mechanical Polishing) de la couche isolante 52 et de la couche du matériau de remplissage 54 jusqu'à la face 12. 5 La figure 4E représente la structure obtenue après la formation d'une ouverture 58 s'étendant dans le substrat 10 depuis la face 12 à l'emplacement souhaité de la portion 44, la profondeur et la largeur de l'ouverture 58 étant légèrement inférieures à la largeur L' et à la profondeur P' souhaitées de la portion 44. 10 L'ouverture 58 peut être formée par des étapes de photolithographie, comprenant le dépôt d'une couche de résine sur la face 12, la formation d'une ouverture dans la couche de résine sur l'emplacement souhaité de l'ouverture 58, la gravure de l'ouverture 58 dans le substrat 10 dans le prolongement de 15 l'ouverture formée dans la couche de résine et le retrait de la couche de résine. A titre d'exemple, l'ouverture 58 peut être formée par une gravure sèche. La vitesse de gravure du matériau composant le substrat 10 peut être différente de la vitesse de gravure du matériau composant la couche isolante 52 et aussi 20 différente de la vitesse de gravure du matériau de remplissage. De ce fait, le fond de l'ouverture 58 peut ne pas être plan. La figure 4F représente la structure obtenue après la formation d'une couche isolante 60, par exemple un procédé de dépôt chimique en phase vapeur du type PECVD ou SACVD. Toutefois, 25 d'autres procédés de dépôt de type CVD peuvent être mis en oeuvre. A titre de variante, une étape d'oxydation thermique, sur la face 12 et dans l'ouverture 58 peut être mise en oeuvre. L'étape d'oxydation thermique est réalisée par exemple entre 900°C et 1100°C. Lors de l'étape d'oxydation thermique, il n'y a pas de 30 croissance d'oxyde au niveau de l'extrémité de la couche isolante 24 affleurant dans l'ouverture 58. Toutefois, ce vide est comblé par l'oxyde qui croît à partir du substrat 10 et/ou du coeur 26. Le procédé de dépôt peut être suivi d'un recuit à haute température, de préférence supérieure à 500 °C, par exemple entre 35 700 °C et 1000 °C. 3060201 B15284 - Trench 15 La figure 4G représente la structure obtenue après la gravure des parties de la couche isolante 60 à l'extérieur de l'ouverture 58 pour ne conserver que la portion isolante 44. L'étape de gravure peut comprendre une étape de polissage mécano- 5 chimique de la couche isolante 60 jusqu'à la face 12. Le procédé comprend au moins des étapes ultérieures de formation des couches 30, 32, 34, une étape de formation des composants optoélectroniques, une étape d'amincissement du substrat 10 du côté de la face opposée à la face 12, l'épaisseur 10 du substrat 10 étant réduite au moins jusqu'à atteindre la couche isolante 24 et une étape de formation de la couche 35 et éventuellement de plots de contact au travers de la couche 35. Les figures aA à 5C sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives 15 d'un autre mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique 42 du circuit électronique 40 de la figure 2. Les étapes initiales du procédé sont les mêmes que celles décrites précédemment en relation avec les figures 4A. à 20 4C. La figure aA représente la structure obtenue après la formation d'une ouverture 62 s'étendant dans la couche isolante 52, dans la couche du matériau de remplissage 54 et dans le substrat 10. La largeur et la profondeur de l'ouverture 62 dans 25 le substrat 10 étant légèrement inférieures aux dimensions souhaitées de la portion isolante 44. L'ouverture 62 peut être formée par des étapes de photolithographie comprenant le dépôt d'une couche de résine sur la couche du matériau de remplissage 54, la formation d'une ouverture dans la couche de résine sur 30 l'emplacement souhaité de l'ouverture 62, la gravure de l'ouverture 62 dans le prolongement de l'ouverture formée dans la couche de résine et le retrait de la couche de résine. L'ouverture 62 peut être formée par une gravure sèche. La figure 5B représente la structure obtenue après la 35 formation d'une couche isolante 64, par exemple par une étape 3060201 B15284 - Trench 16 d'oxydation thermique, sur la couche du matériau de remplissage 54 et dans l'ouverture 62. L'étape d'oxydation thermique est réalisée par exemple entre 900°C et 1100°C. A titre de variante, un procédé de dépôt chimique en phase vapeur du type PECVD ou 5 SACVD peut être mis en oeuvre. Toutefois, d'autres procédés de dépôt de type CVD peuvent être mis en oeuvre. Le procédé de dépôt peut être suivi d'un recuit à haute température, de préférence supérieure à 500 °C, par exemple entre 700 °C et 1000 °C. La figure 5C représente la structure obtenue après la 10 gravure des parties de la couche isolante 64, de la couche du matériau de remplissage 54 et de la couche isolante 52, à l'extérieur de l'ouverture 62 pour ne conserver que la portion isolante 44 qui est enterrée par rapport à la face 12. L'étape de gravure peut comprendre une étape de polissage mécano-chimique 15 des couches 64, 54 et 52 jusqu'à la face 12. Le procédé comprend au moins des étapes ultérieures de formation des couches 30, 32, 34, une étape de formation des composants optoélectroniques, une étape d'amincissement du substrat 10 du côté de la face opposée à la face 12, l'épaisseur 20 du substrat 10 étant réduite au moins jusqu'à atteindre la couche isolante 24 et une étape de formation de la couche 35 et éventuellement de plots de contact au travers de la couche 35. Le mode de réalisation du procédé de fabrication de la tranchée 42 décrit précédemment en relation avec les figures aA à 25 5C présente l'avantage de comprendre une étape de gravure CMP de moins que le mode de réalisation du procédé de fabrication de la tranchée 42 décrit précédemment en relation avec les figures 4A à 4G. Le mode de réalisation du procédé de fabrication de la tranchée 42 décrit précédemment en relation avec les figures 4A à 4G 30 présente l'avantage que la gravure réalisée à l'étape décrite en relation avec la figure 4E est moins profonde que la gravure réalisée à l'étape décrite en relation avec la figure aA du mode de réalisation du procédé de fabrication de la tranchée 42 décrit précédemment en relation avec les figures aA à 5C. 3060201 B15284 - Trench 17 Les figures 6A et 6B sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un autre mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique 42 du circuit électronique 40 de 5 la figure 3. Les étapes initiales du procédé sont les mêmes que celles décrites précédemment en relation avec les figures 4A à 4C. La figure 6A représente la structure obtenue après la 10 formation d'une couche isolante 66 par une étape d'oxydation thermique. L'étape d'oxydation thermique est réalisée par exemple entre 900°C et 1100°C. L'oxydation thermique entraîne la transformation d'une partie de couche semiconductrice 54 du matériau de remplissage en un matériau isolant électriquement. 15 Selon les conditions de réalisation de l'oxydation thermique, la couche isolante 52 peut jouer le rôle de la couche d'arrêt pour la progression de la réaction d'oxydation. De ce fait, l'oxydation thermique est stoppée sur la face 12 du substrat 10 et progresse seulement dans la partie de la couche semiconductrice 54 présente 20 dans l'ouverture 50. En outre, comme cela est représenté sur la figure 6A, la couche isolante 66 se forme en partie dans l'ouverture 50 sans toutefois déborder latéralement de l'ouverture 50. Selon les conditions de réalisation de l'oxydation 25 thermique, la couche isolante 52 peut ne pas arrêter le front de progression de la réaction d'oxydation. Etant donné que la couche semiconductrice 54 forme un creux en vis-à-vis de l'ouverture 50, lors de la progression du front d'oxydation de la couche 54, on observe la pénétration de la couche isolante 66 dans l'ouverture 30 50 au sommet de celle-ci avant que le front de progression n'atteigne la face 12. Dans ce cas, la couche isolante 66 qui se forme en partie dans l'ouverture 50 peut déborder latéralement de l'ouverture 50. Les conditions de l'oxydation thermique sont définies 35 pour que la couche isolante 66 pénètre dans l'ouverture 50 sur 3060201 B15284 - Trench 18 une profondeur correspondant à la profondeur P' souhaitée de la portion isolante 44. La figure 6B représente la structure obtenue après la gravure des parties de la couche isolante 66 à l'extérieur de 5 l'ouverture 50 pour ne conserver que la portion isolante 44. L'étape de gravure peut comprendre une étape de polissage mécano-chimique. Le procédé comprend au moins des étapes ultérieures de formation des couches 30, 32, 34, une étape de formation des 10 composants optoélectroniques, une étape d'amincissement du substrat 10 du côté de la face opposée à la face 12, l'épaisseur du substrat 10 étant réduite au moins jusqu'à atteindre la couche isolante 24 et une étape de formation de la couche 35 et éventuellement de plots de contact au travers de la couche 35. 15 Le mode de réalisation du procédé de fabrication de la tranchée 42 décrit précédemment en relation avec les figures 6A et 6B présente l'avantage de ne pas comprendre d'étape de gravure CMP ni d'étapes de photolithographie supplémentaires par rapport à un mode de réalisation d'un procédé de fabrication de la tranchée 20 14 représentée en figure 1 qui comprend les étapes décrites précédemment en relation avec les figures 4A à 4D. Les modes de réalisation du procédé de fabrication décrits précédemment en relation avec les figures 4A à 4G et 4A à 4C présentent l'avantage que l'étape d'oxydation thermique doit 25 être réalisée sur une épaisseur moins importante que l'étape d'oxydation thermique réalisée au cours du mode de réalisation du procédé de fabrication décrit précédemment en relation avec les figures 6A et 6B. De façon avantageuse, dans les modes de réalisation 30 décrits précédemment, la portion isolante 44 affleure à la surface du substrat 10, c'est-à-dire que la face supérieure de la portion 44 est sensiblement coplanaire avec la face 12 du substrat 10. La formation de la portion isolante 44 n'entraîne pas, de façon avantageuse, la formation de creux ou de portions en saillie sur 35 la face 12 du substrat 10. Ceci facilite la mise en oeuvre des 3060201 B15284 - Trench 19 étapes ultérieures du procédé de fabrication du circuit électronique. Des modes de réalisation particuliers ont été décrits. Bien que, dans les modes de réalisation décrits précédemment, la 5 portion isolante 44 soit réalisée par oxydation thermique, la portion isolante 44 peut être formée par tout type de procédé de formation d'une couche isolante, notamment par des procédés de dépôt. Toutefois, la portion isolante 44 est de préférence formée par oxydation thermique dans la mesure où le matériau isolant 10 obtenu a de bonnes propriétés électroniques, notamment peu de défauts électriquement actifs. REVENDICATIONS1. Dispositif électronique (40) comprenant un substrat semiconducteur (10) ayant des première et deuxième faces opposées (12, 13) et comprenant une tranchée d'isolation électrique (42) s'étendant dans le substrat depuis la première face (12) jusqu'à la deuxième face (13), la tranchée d'isolation électrique comprenant des parois latérales (20), une couche isolante électriquement (24) recouvrant les parois latérales et un coeur (26) en un matériau de remplissage séparé du substrat par la couche isolante et comprenant une portion isolante électriquement (44) s'étendant dans le substrat depuis la première face (12) et recouvrant le coeur (26). 2. Dispositif électronique selon la revendication 1, dans lequel la première face (12) est plane à l'emplacement de la tranchée d'isolation électrique (42). 3. Dispositif électronique selon la revendication 1 ou 2, dans lequel la portion isolante (44) est un oxyde thermique. 4. Dispositif électronique selon l'une quelconque des revendications 1 à 3, dans lequel la portion isolante (44) est en oxyde de silicium. 5. Dispositif électronique selon l'une quelconque des revendications 1 à 4, dans lequel le matériau de remplissage est du silicium polycristallin. 6. Dispositif électronique selon l'une quelconque des revendications 1 à 5, dans lequel la portion isolante 25 électriquement (44) s'étend latéralement dans le substrat (10) par rapport au reste de la tranchée d'isolation électrique (42). 7. Dispositif électronique selon l'une quelconque des revendications 1 à 6, comprenant au moins des premier et deuxième composants optoélectroniques adaptés à émettre un rayonnement 30 électromagnétique ou à absorber un rayonnement électromagnétique, le premier composant optoélectronique reposant sur une première portion (16) du substrat (10) et le deuxième composant optoélectronique reposant sur une deuxième portion (18) du 3060201 B15284 - Trench 21 substrat (10), la tranchée d'isolation électrique (42) séparant la première portion de la deuxième portion. 8. Procédé de fabrication d'un dispositif électronique (40) selon l'une quelconque des revendications 1 à 7 comprenant 5 les étapes suivantes : (a) formation d'une première ouverture (50) dans le substrat (10) depuis la première face (12) ; (b) formation d'une couche (52) du matériau de la couche isolante électriquement (24) dans la première ouverture (50) et 10 sur la première face (12) ; (c) formation d'une couche (54) du matériau de remplissage dans l'ouverture et sur la première face ; et (d) formation de la portion isolante (44). 9. Procédé selon la revendication 8, dans lequel 15 l'étape (d) comprend une étape d'oxydation thermique. 10. Procédé selon la revendication 8, dans lequel l'étape (d) comprend une étape de dépôt chimique en phase vapeur suivie d'une étape de recuit thermique à plus de 500 °C. 11. Procédé selon la revendication 8, comprenant en 20 outre une étape (e) de gravure des parties de la couche (52) du matériau de la couche isolante électriquement (24) et de la couche (54) du matériau de remplissage présentes sur la première face (12). 12. Procédé selon la revendication 11, dans lequel l'étape (e) est réalisée avant l'étape (d). 13. Procédé selon la revendication 11, dans lequel l'étape (d) est réalisée avant l'étape (e). 14. Procédé selon la revendication 13, comprenant, en outre, la formation, avant l'étape (d), d'une deuxième ouverture (62) dans la couche (52) du matériau de la couche isolante électriquement (24), la couche (54) du matériau de remplissage sur la première face (12) et le substrat à l'emplacement de la portion isolante (44).