FR 3058564 A1 20180511 FR 1660745 A 20161107 B15214 - 16-GR3-0003 1 PROCEDE ET CIRCUIT DE POLARISATION DE CIRCUITS INTEGRES Domaine La présente description concerne le domaine des circuits intégrés, et plus particulièrement un circuit et un procédé pour appliquer des tensions de polarisation à des caissons de type N 5 et de type P d'un circuit intégré. Exposé de l'art antérieur Il a été proposé de modifier la tension de polarisation de circuits intégrés pour augmenter leurs performances et/ou réduire leur consommation. Le passage aux technologies de tran- 10 sistors de type SOI (silicium sur isolant) rend la polarisation de substrat particulièrement intéressante car cette technologie permet d'appliquer au substrat du dispositif des tensions de polarisation relativement élevées, par exemple de valeurs aussi faibles que -3 V à des valeurs aussi élevées que +3 V. En 15 particulier, la tension de polarisation est appliquée au caisson de type P ou au caisson de type N situé sous chaque transistor, et quelquefois appelé grille arrière. Ceci se compare à une plage de polarisation de substrat plus limitée de -300 mV à +300 mV dans le cas de transistors sur substrat massif. 20 Par exemple, une polarisation de substrat directe (FBB) implique d'appliquer une tension de polarisation arrière positive et procure des performances améliorées pour augmenter la vitesse 3058564 B15214 - 16-GR3-0003 2 des transistors. Une polarisation de substrat inverse (RBB) implique d'appliquer une tension de polarisation arrière négative et entraine des courants de fuite réduits et donc une consommation réduite. Les techniques existantes de FBB et RBB ont des inconvénients en ce qui concerne leur complexité et/ou conduisent à une consommation relativement mauvaise pour un niveau de performances donné. Résumé C'est un objet de la présente description de traiter au moins partiellement un ou plusieurs des besoins de l'art antérieur. Selon un aspect, il est prévu un circuit intégré comprenant : une pluralité de domaines de circuit, chaque domaine 15 de circuit comprenant : une pluralité de transistors positionnés sur des caissons de type P et de type N, les transistors définissant un ou plusieurs trajets de données du domaine de circuit ; un circuit de surveillance adapté à détecter quand le temps de réserve de au moins un des trajets de données du domaine 20 de circuit chute sous un niveau de seuil à générer un signal de sortie basé sur ladite détection sur une ligne sortie ; et un circuit de polarisation adapté à modifier une tension de polarisation d'un caisson de type N et/ou de type P du domaine de circuit. 25 Selon un mode de réalisation, chaque domaine de circuit comprend une pluralité de caissons de type P électriquement couplés les uns aux autres et une pluralité de caissons de type N électriquement couplés les uns aux autres. Selon un mode de réalisation, dans chaque domaine 30 le circuit de polarisation est couplé à une ligne circuit, sortie du circuit de surveillance et est adapté à modifier la tension de polarisation en fonction dudit signal de sortie. Selon un mode de réalisation, les lignes de sortie des circuits de surveillance de la pluralité de domaines de circuit 35 sont couplées à un circuit de commande, et dans lequel le circuit de de 3058564 B15214 - 16-GR3-0003 3 de commande est adapté à commander le circuit de polarisation de chaque domaine de circuit pour modifier les tensions de polarisation sur la base des signaux de sortie de chaque circuit de surveillance. 5 Selon un mode de réalisation, le circuit de polarisation comprend un commutateur ayant une pluralité d'entrées couplées à des rails de tension d'alimentation correspondants, et une sortie couplée par l'intermédiaire d'une prise de caisson à un caisson de type N ou de type P, le commutateur étant commandé par ledit 10 signal de sortie pour sélectionner un des rails de tension d'alimentation à coupler à la prise de caisson. Selon un mode de réalisation, le circuit de surveillance comprend : une bascule ayant une entrée de données couplée audit au moins un trajet de données et recevant un signal d'horloge ; et 15 un circuit adapté à activer le signal d'entrée si la transition du signal de données dans ledit au moins un trajet de données apparaît en moins d'une première durée de l'horloge dudit signal d'horloge. Selon un mode de réalisation, lesdits caissons de type 20 N et de type P s'étendent sur la pluralité de domaines de circuit. Selon un mode de réalisation, une bande isolante est positionnée entre un ou plusieurs caissons de type N d'un premier desdits domaines de circuit et un ou plusieurs caissons de type N d'un second desdits domaines de circuit, et entre un ou plusieurs 25 caissons de type P d'un premier desdits domaines de circuit et un ou plusieurs caissons de type P d'un second desdits domaines de circuit. Selon un mode de réalisation, chaque domaine de circuit comprend un caisson d'un premier type de conductivité entourant 30 un caisson d'un second type de conductivité. Selon un aspect, il est prévu un procédé comprenant : détecter, par un circuit de surveillance dans chacun de la pluralité des domaines de circuit d'un circuit intégré, quand un temps de réserve d'au moins un trajet de données du domaine de 35 circuit chute sous un niveau de seuil et produire un signal de 3058564 B15214 - 16-GR3-0003 4 sortie sur une ligne de sortie en fonction de ladite détection, dans lequel chaque domaine de circuit comprend une pluralité de transistors positionnés sur des caissons de type P et de type N, les transistors définissant un ou plusieurs trajets de données du 5 domaine de circuit ; et modifier, par un circuit de polarisation de chaque domaine de circuit, une tension de polarisation du caisson de type N et/ou de type P du domaine de circuit. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, 10 apparaîtront à la lecture de la description détaillée suivante de modes de réalisation donnée à titre d'exemple et non de limitation en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue de dessus d'un exemple de réalisation d'une partie d'un circuit intégré ; la figure 2 représente schématiquement un exemple de réalisation d'un circuit de surveillance du circuit intégré de la figure 1 ; la figure 3 est un chronogramme illustrant un exemple de signaux dans le circuit de la figure 2 selon un exemple de réalisation ; la figure 4 représente schématiquement un exemple de réalisation d'un circuit de polarisation ; la figure 5A est une vue de dessus d'un autre exemple de réalisation d'une portion d'un circuit intégré ; la figure 5B est un graphique illustrant des niveaux de tension dans un caisson du circuit de la figure 5A selon un exemple de réalisation ; la figure 6A est une vue de dessus d'un autre exemple de réalisation d'une partie d'un circuit intégré ; la figure 6B est une vue en coupe d'un exemple de réalisation d'une partie du circuit de la figure 6A ; et la figure 7 est une vue de dessus d'encore un autre exemple de réalisation d'une partie d'un circuit intégré. 3058564 B15214 - 16-GR3-0003 5 Description détaillée Dans la présente description, le terme "connecté" est utilisé pour désigner une connexion directe entre des éléments de circuit, tandis que le terme "couplé" est utilisé pour désigner 5 une connexion qui peut être directe, ou peut se faire par l'intermédiaire d'un ou plusieurs éléments intermédiaires tels que des résistances, des condensateurs ou des transistors. Le terme "approximativement" est utilisé pour désigner une tolérance de plus ou moins 10% de la valeur en question. 10 La figure 1 est une vue de dessus d'une partie d'un circuit intégré 100 comprenant des domaines de circuit 102, 104, 106 et 108. Bien qu'un exemple soit représenté avec quatre domaines de circuit disposés en un bloc de deux par deux, dans des variantes de réalisation, il pourrait y avoir une pluralité 15 quelconque de domaines de circuit disposés de toute manière souhaitée. Le circuit intégré comprend des transistors (non repré- sentés en figure 1) formés dans le dispositif, au-dessus de caissons correspondants de type P (PWELL) et de caissons de type 20 N (NWELL). Ces caissons sont respectivement désignés par P et N en figure 1, et ont par exemple la forme de rangées traversant le circuit intégré alternativement de type P et de type N. Par exemple, dans un mode de réalisation, le circuit intégré 100 a une structure SOI, des transistors étant formés dans une couche 25 mince de silicium séparée d'un substrat de silicium par une couche isolante. Les rangées de silicium de type P et de type N constituant les caissons sont formées dans ce substrat de silicium. Chaque domaine de circuit 102 à 108 comprend un circuit 30 de polarisation 110 ayant une prise de caisson 112 couplée à l'un des caissons N (NWELL) du circuit et une autre prise de caisson 114 couplée à l'un des caissons P (PWELL) du domaine de circuit. Le circuit de polarisation 110 est par exemple adapté à modifier la tension de polarisation du caisson de type N et/ou de type P du domaine de circuit. 3058564 B15214 - 16-GR3-0003 6 En outre, chaque domaine de circuit 102 à 108 comprend par exemple un circuit de surveillance 116 adapté à détecter quand le temps de réserve d'au moins l'un des trajets de circuit du domaine de circuit chute en-dessous d'un niveau de seuil. Le cir- 5 cuit de polarisation 110 de chaque domaine de circuit est adapté à sélectionner une tension de polarisation arrière à appliquer aux caissons P et aux caissons N du domaine de circuit sur la base de la détection réalisée par les circuits de surveillance 116. Ainsi, durant le fonctionnement du circuit intégré 100, 10 les circuits de surveillance 116 de chaque domaine de circuit 102 à 108 peuvent détecter que le temps de réserve chute en-dessous d'un niveau de seuil, par exemple par suite d'une augmentation de la température de fonctionnement du dispositif, d'une augmentation de la fréquence d'horloge, et/ou d'une diminution de tension 15 d'alimentation. En réponse, le circuit de polarisation correspondant 110 peut modifier la tension de polarisation arrière des domaines de circuit concernés pour augmenter le temps de réserve. Par exemple, dans chaque domaine de circuit 102 à 108, 20 une sortie du circuit de surveillance 116 est couplée au circuit de polarisation correspondant 110 pour commander la sélection de la tension de polarisation de substrat. Ainsi, chaque domaine de circuit comporte un circuit autonome pour modifier ses tensions de polarisation arrière indépendamment des autres domaines de 25 circuit. A titre de variante, comme cela est représenté par un bloc en pointillés en figure 1, un circuit de commande 118 peut être prévu, réalisé par exemple dans l'un des domaines de circuit 102 à 108 ou ailleurs dans le circuit intégré. Le circuit de 30 commande 118 est couplé aux lignes de sortie du circuit de surveillance 116 de chaque domaine de circuit et a des sorties couplées à chacun des circuits de polarisation 110 pour commander la tension de polarisation à appliquer. Ainsi, une approche centralisée est utilisée pour sélectionner la tension de 35 polarisation à appliquer par chaque circuit de polarisation. Ceci 3058564 B15214 - 16-GR3-0003 7 peut par exemple être avantageux pour éviter de grandes différences de tension entre les tensions de polarisation arrière appliquées à des domaines de circuit adjacents, ou pour limiter la consommation totale du circuit intégré en autorisant simplement 5 un certain nombre de domaines de circuit à être polarisés à des tensions relativement élevées. Comme cela est décrit plus en détail ci-après, un domaine de circuit est une région du circuit dans laquelle les tensions de polarisation des caissons P et des caissons N sont 10 commandées, au moins dans une certaine mesure, par un circuit de polarisation. Dans certains modes de réalisation, les caissons P de chaque domaine de circuit sont couplés électriquement les uns aux autres, de sorte qu'ils ont une tension de polarisation relativement uniforme et les caissons N de chaque domaine de circuit 15 sont couplés électriquement les uns aux autres, de sorte qu'ils ont une tension de polarisation relativement uniforme. En outre, dans certains modes de réalisation, les caissons P et les caissons N de chaque domaine de circuit peuvent être isolés électriquement de ceux des domaines de circuit adjacents, de sorte que les 20 tensions de polarisation appliquées à ces caissons P et N auront peu ou pas d'influence sur les caissons P et N des domaines du circuit adjacent. A titre de variante, les caissons P et N peuvent être continus sur plusieurs domaines de circuit, mais la résistance des caissons entraine l'existence d'un gradient de tension 25 entre les parties des caissons de domaines de circuit adjacents si des tensions de polarisation différentes sont appliquées à ces domaines. La figure 2 représente schématiquement et plus en détail un exemple de réalisation d'un circuit de surveillance 116 de la 30 figure 1. Le circuit de surveillance 116 est par exemple couplé selon un trajet de données critique du domaine de circuit. En effet, les trajets critiques sont les premiers à présenter des violations de synchronisation quand l'environnement de fonction-35 nement devient plus sévère, par exemple par suite d'une 3058564 B15214 - 16-GR3-0003 8 augmentation de la fréquence d'horloge ou d'une réduction de la tension d'alimentation. Des techniques statiques d'analyse temporelle peuvent par exemple être utilisées pour déterminer les trajets critiques lors de la conception du circuit, de sorte que 5 les circuits de surveillance peuvent être placés en conséquence. Le circuit de surveillance 116 comprend par exemple une bascule 202, par exemple une bascule de type D, faisant partie du trajet de données critique. La bascule 202 est cadencée par un signal d'horloge CLK. Le signal de sortie Q de la bascule 202 est 10 par exemple couplé à une entrée d'une porte OU Exclusif (XOR) 204. La ligne de données couplée à l'entrée de la bascule 202 est par exemple couplée, par l'intermédiaire d'un circuit de retard 206, à une entrée de données d'une autre bascule fantôme 208 qui est par exemple une bascule de type D. Le circuit de retard 206 15 comprend par exemple une connexion en série d'éléments de retard tels que des tampons. Le signal retardé à la sortie du circuit de retard 206 est appelé D'. La bascule 208 est cadencée par le signal d'horloge CLK, et produit un signal de sortie Q', qui est par exemple couplé à une autre entrée de la porte XOR 204. 20 La porte XOR 204 fournit un signal de pré-avertissement E qui indique quand le temps de réserve sur le trajet critique a chuté en-dessous d'un seuil. Ceci sera décrit plus en détail en relation avec la figure 3. La figure 3 est un chronogramme illustrant des exemples 25 du signal d'horloge CLK, les signaux de données D et D' et du signal de pré-avertissement E. Une première transition du signal de données D dans l'exemple de la figure 3 se produit à un instant tl avant un front montant du signal d'horloge CLK. Sachant que la bascule 202 a un 30 temps d'initialisation ts avant le front montant du signal d'horloge CLK, le temps de réserve tslack est égal à tl-ts. Si ce temps de réserve chute sous 0, une violation de synchronisation apparaîtra puisque le temps d'initialisation de la bascule ne sera plus respecté, et les données de sortie deviendront instables. 35 Dans le cas de la première transition de la figure 3, ce temps de 3058564 B15214 - 16-GR3-0003 9 réserve tslack a une durée plus grande que le retard d introduit par le circuit de retard 206. Ainsi une première transition du signal D' respecte aussi le temps d'initialisation ts de la bascule 208, qui a par exemple le même temps d'initialisation que 5 la bascule 202. Ainsi quand la donnée arrive avec le temps de réserve tslack, les signaux Q et Q' auront la même valeur, et en conséquence, la sortie de la porte XOR 204 reste à "0", ce qui signifie que le signal E reste bas et qu'il n'y a pas de pré-avertissement. 10 Une seconde transition du signal de données D dans l'exemple de la figure 3 se produit à un instant t2 avant le prochain front montant du signal d'horloge CLK. Le temps de réserve tslack' est maintenant égal à t2-ts, et a une durée plus petite que le retard d introduit par le circuit de retard 206. 15 Ainsi la seconde transition du signal D' ne respecte pas le temps d'initialisation ts de la bascule 208, et le signal de sortie Q' de la bascule 208 ne change pas d'état. Ainsi les signaux Q et Q' en entrée de la porte XOR 204 ne sont pas égaux, et le signal de pré-avertissement E est activé. 20 Selon un mode de réalisation, chaque fois que le signal de pré-avertissement E est activé par le circuit de surveillance 116 du domaine de circuit, le circuit de polarisation 110 du circuit de domaine est commandé pour augmenter la tension de polarisation arrière appliquée aux caissons N et aux caissons P 25 du domaine de circuit. La figure 4 représente schématiquement un exemple de réalisation d'un circuit de polarisation 110 de l'un des domaines de circuit. Le circuit de polarisation 110 comprend par exemple des 30 circuits de commutation 402 et 403 dont chacun est couplé à une pluralité n de rails de tension d'alimentation ayant différents niveaux de tension. Dans le cas de transistors à tension de seuil normale (RVT), quand aucune tension de polarisation de substrat n'est 35 appliquée, les caissons P des transistors NMOS sont par exemple 3058564 B15214 - 16-GR3-0003 10 polarisés à 0 V, et les caissons N des transistors PMOS sont par exemple polarisés à la tension d'alimentation Vdd. Une polarisation de substrat inverse (RBB) peut être appliquée à de tels transistors, ce qui implique l'application d'une tension de 5 polarisation aux caissons P de -Vrbb et/ou une tension de polarisation aux caissons N de Vdd+Vrbb', où Vrbb et Vrbb' peuvent être différents. Dans le cas de transistors à tension de seuil basse (LVT) (ayant des caissons inversés), quand aucune polarisation 10 n'est appliquée, les caissons N des transistors NMOS et les caissons P des transistors PMOS sont tous les deux par exemple polarisés à 0 V. Une polarisation de substrat directe (RBB) peut être appliquée à de tels transistors, ce qui implique l'application aux caissons N d'une tension de polarisation de 15 substrat de +Vfbb et/ou aux caissons P d'une tension de polarisation de -Vfbb', où Vfbb et Vfbb' peuvent être différents. La figure 4 vise un cas dans lequel les transistors à polariser en face arrière sont des transistors LVT. Dans l'exemple de la figure 4, le circuit de commutation 20 402 est un interrupteur à trois voies couplé à trois rails d'alimentation, qui sont respectivement à 0 V, 0,3 V et 0,6 V. Le circuit de commutation 402 a une sortie 404 couplée à un caisson N 406 du domaine de circuit par l'intermédiaire de la prise de caisson 112, qui est par exemple réalisée par une diode ayant son 25 anode couplée à la sortie 404, et sa cathode couplée au caisson N. Le circuit de commutation 402 comprend par exemple trois interrupteurs 408, 410 et 412 respectivement couplés entre les rails d'alimentation en tension correspondant et la sortie 404. Bien sûr, dans des variantes de réalisation, des niveaux de 30 tension supplémentaires pourront être fournis par d'autres rails d'alimentation. Dans l'exemple de la figure 4, le circuit de commutation 403 est un interrupteur à trois voies couplé à trois rails d'alimentation, qui sont respectivement à 0 V, -0,3 V et -0,6 V. 35 Le circuit de commutation 403 a une sortie 414 couplée à un caisson 3058564 B15214 - 16-GR3-0003 - 11 P 416 du domaine de circuit par l'intermédiaire de la prise de caisson 114, qui est par exemple réalisée par une diode ayant son anode couplée au noeud 414, et sa cathode couplée au caisson P. Le circuit de commutation 403 comprend par exemple trois 5 interrupteurs 418, 420 et 422 respectivement couplés entre les rails de tension d'alimentation correspondants et la sortie 414. Bien sûr, dans des variantes de réalisation, des niveaux de tension supplémentaires pourront être fournis par d'autres rails d'alimentation. 10 Comme cela est représenté en figure 4, les circuits de commutation 402 et 403 sont par exemple commandés par un circuit de commande de commutation 424, basé sur un signal de commande généré par le circuit de surveillance 116 correspondant, couplant un des rails d'alimentation des interrupteurs 408 à 412 à la 15 sortie 404 et un des rails d'alimentation des interrupteurs 418 à 422 à la sortie 414. Par exemple, chaque fois que le signal de sortie du circuit de surveillance 116 est activé, le circuit de commande de commutation 424 est configuré pour augmenter la tension de polarisation Vfbb en commandant le circuit de 20 commutation 402 pour sélectionner une tension de polarisation plus grande et le circuit de connutation 403 pour sélectionner une tension de polarisation plus basse (plus négative). A titre de variante, les circuits de commutation 402 et 403 pourront être commandés directement par un signal de commande 25 généré par le circuit de commande centralisé 118 de la figure 1. La subdivision du circuit intégré en domaines de circuit va maintenant être décrite plus en détail en faisant référence aux figures 5A, 5B, 6A, 6B et 7. La figure 5A est une vue de dessus d'une portion d'un 30 circuit intégré dans laquelle seuls les deux domaines de circuit 102 et 104 sont illustrés. Dans l'exemple de la figure 5A, les domaines de circuit 102, 104 sont entourés de régions de circuit non associées à des domaines de circuit, et comportant par exemple des circuits de polarisation 506 qui appliquent des tensions de 3058564 B15214 - 16-GR3-0003 12 polarisation statiques du substrat aux caissons P et aux caissons N correspondant. Chaque domaine de circuit 102, 104 comprend par exemple un circuit de surveillance 116 et un circuit de polarisation 110 5 comme cela a été décrit ci-dessus. De plus, des connexions 508 sont par exemple formées pour connecter électriquement les uns aux autres les caissons de type P de chaque domaine de circuit 102, 104 et des connexions 510 sont par exemple formées pour connecter électriquement les uns aux autres les caissons N de 10 chaque domaine de circuit 102, 104. Dans l'exemple de la figure 5A, les caissons N des domaines de circuit 102, 104 s'étendent dans d'autres régions du circuit intégré, et de la même façon, les caissons P des domaines de circuit 102, 104 s'étendent dans d'autres régions du circuit 15 intégré. Par ailleurs, les caissons N et les caissons P auront une certaine résistance, et ainsi le circuit de polarisation 110 de chaque domaine de circuit modifiera la tension de polarisation de substrat du circuit de domaine bien que les caissons P et les caissons N l'entourant soient connectés à des tensions statiques. 20 Quand une différence de tension est présente entre la tension de polarisation appliquée à l'un des domaines de circuit 102, 104 et la tension de polarisation appliquée à l'autre domaine de circuit 104, 102 ou la tension de polarisation statique des régions de circuit l'entourant, un gradient de tension sera présent, comme 25 cela sera décrit en faisant référence à la figure 5B. La figure 5B est un graphique illustrant le niveau de tension dans un caisson N de la figure 5A, et en particulier la tension le long d'une portion A-A' du caisson N passant près d'une prise de caisson du circuit de polarisation 110 du domaine de 30 circuit 102 et d'une prise de caisson d'un autre circuit de polarisation 506. Comme cela est illustré, dans le cas où le circuit de polarisation 110 du domaine 102 applique une tension de polarisation de substrat directe, et l'autre circuit de polarisation 506 applique une tension de masse, il y a par exemple 35 un gradient de tension dans le caisson N diminuant de manière 3058564 B15214 - 16-GR3-0003 13 linéaire entre FBB du circuit de polarisation 110 et la masse du circuit de polarisation 506. La figure 6A est une vue de dessus d'une portion d'un circuit intégré selon une variante de réalisation dans laquelle 5 des bandes isolantes sont utilisées pour isoler les domaines de circuit. Dans cet exemple, les domaines de circuit 102 et 104 sont séparés par une bande de substrat 606, qui est par exemple perpendiculaire aux longueurs des caissons P et des caissons N des domaines de circuit 102, 104. Les bandes isolantes du caisson 10 N et du caisson P sont par exemple des masques qui peuvent comprendre des motifs de "bloc de caisson N" et "bloc de caisson P" de sorte que la bande de substrat 506 n'est pas sujette à des dopages supplémentaires par rapport aux niveaux de dopage dans le substrat. Le substrat étant par exemple de type P, la bande 606 15 est ainsi aussi par exemple de type P. La bande 606 assure ainsi une isolation électrique entre les caissons N des domaines de circuit 102, 104 et introduit une résistance additionnelle RSUB entre les caissons P des domaines de circuit 102 et 104. La bande de substrat 606 s'étend par exemple pour fournir aussi une 20 barrière entre les circuits de domaine 106 et 108, et par exemple entre d'autres domaines de circuit non illustrés en figure 6A. La figure 6B est une vue en coupe de la structure de la figure 6A selon une portion B-B' des caissons N des domaines de circuit 102, 104 et passant à travers la bande de substrat 606. 25 Comme cela est représenté, le circuit intégré a par exemple une structure de type SOI comprenant une couche de silicium 612 formée sur une couche d'isolant 614. La couche d'isolant 614 est formée sur un substrat en silicium 616 comprenant un caisson N 618 formant une partie du circuit de domaine 102, et un caisson N 620 formant 30 une partie du domaine de circuit 104. Ces caissons N sont séparés par la bande de substrat 606, qui s'étend par exemple sous la couche d'isolant 614 et en continuité avec le substrat de type P. La figure 7 est une vue de dessus d'une portion d'un circuit intégré selon un autre exemple de réalisation. Dans 35 l'exemple de la figure 7, un des caissons 702 de chaque domaine 3058564 B15214 - 16-GR3-0003 - 14 de circuit 102, 104, 106, 108 entoure un ou plusieurs caissons 704, 706 du type de conductivité opposé, et est entouré d'un caisson du type de conductivité opposé, de façon à isoler les domaines de circuit les uns des autres. Dans l'exemple de la 5 figure 7, les caissons 702 sont des caissons N qui entourent des caissons P 704, 706, et les caissons N 702 de chaque domaine de circuit 102, 104, 106, 108 sont séparés les uns des autres par un caisson P 708. Bien sûr, dans des variantes de réalisation, chaque domaine de circuit pourrait comprendre un caisson P entourant un 10 ou plusieurs caissons N, et un caisson N pourrait séparer ces caissons P de domaines de circuit adjacents. Un avantage des modes de réalisation décrits ici est que la polarisation de substrat peut être appliquée à des domaines de circuit différents d'un circuit intégré en fonction d'une 15 contrainte particulière dans ce domaine de circuit. Cela permet d'obtenir une amélioration locale des performances à appliquer, et une réduction de la consommation d'autres portions de circuits intégrés ayant des trajets moins critiques. Ayant ainsi décrit au moins un mode de réalisation 20 illustratif, diverses variantes, modifications et améliorations apparaîtront à l'homme de l'art. Par exemple, il sera clair pour l'homme de l'art que les modes de réalisation décrits en relation avec les figures 5A, 5B, 6A, 6B et 7 subdivisant un circuit intégré en des domaines de circuit sont seulement des exemples, et que 25 d'autres techniques pourraient être utilisées. REVENDICATIONS1. Circuit intégré comprenant : une pluralité de domaines de circuit (102, 104, 106, 108), chaque domaine de circuit comprenant : - une pluralité de transistors positionnés sur des 5 caissons de type P et de type N (P, N), les transistors définissant un ou plusieurs trajets de données du domaine de circuit ; - un circuit de surveillance (116) adapté à détecter quand le temps de réserve de au moins un des trajets de données du domaine de circuit chute sous un niveau de seuil à générer un 10 signal de sortie basé sur ladite détection sur une ligne sortie ; et - un circuit de polarisation (110) adapté à modifier une tension de polarisation d'un caisson de type N et/ou de type P du domaine de circuit. 15 2. Circuit intégré selon la revendication 1, dans lequel chaque domaine de circuit comprend une pluralité de caissons de type P électriquement couplés les uns aux autres et une pluralité de caissons de type N électriquement couplés les uns aux autres. 20 3. Circuit intégré selon la revendication 1 ou 2, dans lequel, dans chaque domaine de circuit, le circuit de polarisation (110) est couplé à une ligne de sortie du circuit de surveillance (116) et est adapté à modifier la tension de polarisation en fonction dudit signal de sortie. 25 4. Circuit intégré selon la revendication 1 ou 2, dans lequel les lignes de sortie des circuits de surveillance (116) de la pluralité de domaines de circuit sont couplées à un circuit de commande (118), et dans lequel le circuit de conunande (118) est adapté à commander le circuit de polarisation (110) de chaque 30 domaine de circuit pour modifier les tensions de polarisation sur la base des signaux de sortie de chaque circuit de surveillance (116). 5. Circuit intégré selon l'une quelconque des revendications 1 à 4, dans lequel le circuit de polarisation (110) 3058564 B15214 - 16-GR3-0003 16 comprend un commutateur (402, 403) ayant une pluralité d'entrées couplées à des rails de tension d'alimentation correspondants, et une sortie (404, 414) couplée par l'intermédiaire d'une prise de caisson (112, 114) à un caisson de type N ou de type P, le commutateur (402, 403) étant commandé par ledit signal de sortie pour sélectionner un des rails de tension d'alimentation à coupler à la prise de caisson (112, 114). 6. Circuit intégré selon l'une quelconque des revendications 1 à 5, dans lequel le circuit de surveillance (116) 10 comprend : une bascule (202) ayant une entrée de données couplée audit au moins un trajet de données et recevant un signal d'horloge (CLK) ; et un circuit (204, 206, 208) adapté à activer le signal 15 d'entrée si la transition du signal de données dans ledit au moins un trajet de données apparaît en moins d'une première durée (d) de l'horloge dudit signal d'horloge. 7. Circuit intégré selon l'une quelconque des revendications 1 à 6, dans lequel lesdits caissons de type N et 20 de type P s'étendent sur la pluralité de domaines de circuit. 8. Circuit intégré selon l'une quelconque des revendications 1 à 6, dans lequel une bande isolante (606) est positionnée entre un ou plusieurs caissons de type N d'un premier desdits domaines de circuit (102) et un ou plusieurs caissons de 25 type N d'un second desdits domaines de circuit (104), et entre un ou plusieurs caissons de type P d'un premier desdits domaines de circuit (102) et un ou plusieurs caissons de type P d'un second desdits domaines de circuit (104). 9. Circuit intégré selon l'une quelconque des 30 revendications 1 à 6, dans lequel chaque domaine de circuit comprend un caisson d'un premier type de conductivité entourant un caisson d'un second type de conductivité. 10. Procédé comprenant : détecter, par un circuit de surveillance (106) dans 35 chacun de la pluralité des domaines de circuit (102, 104, 106, 3058564 B15214 - 16-GR3-0003 17 108) d'un circuit intégré, quand un temps de réserve d'au moins un trajet de données du domaine de circuit chute sous un niveau de seuil et produire un signal de sortie sur une ligne de sortie en fonction de ladite détection, dans lequel chaque domaine de 5 circuit comprend une pluralité de transistors positionnés sur des caissons de type P et de type N (P, N), les transistors définissant un ou plusieurs trajets de données du domaine de circuit ; et modifier, par un circuit de polarisation (110) de chaque domaine de circuit, une tension de polarisation du caisson de type 10 N et/ou de type P du domaine de circuit.