FR 3050071 A1 20171013 FR 1653138 A 20160408 1 MEMOIRE RESISTIVE, PROCEDES DE FABRICATION ET DE PROGRAMMATION ASSOCIES DOMAINE TECHNIQUE DE L'INVENTION Le domaine technique de l'invention est celui des mémoires réinscriptibles non volatiles, et plus spécifiquement celui des mémoires résistives de type OxRRAM et CBRAM. La présente invention concerne en particulier une mémoire résistive, un procédé de fabrication d'une mémoire résistive, un procédé de fabrication d'une pluralité de mémoires résistives et un procédé de programmation d'une mémoire résistive. ARRIERE-PLAN TECHNOLOGIQUE DE L'INVENTION Les mémoires résistives, ou mémoires RRAM (de l'anglais « Resistive Random Access Memory ») sont étudiées dans le cadre d'applications non-volatiles ; elles représentent notamment une alternative à l'utilisation de mémoires Flash. Une mémoire résistive comprend des première et seconde électrodes séparées par une couche en matériau actif. Dans l'état initial, le matériau actif est isolant (état PRS, « Pristine Resistance State »). Un premier stress électrique est appliqué sur la mémoire résistive vierge afin de générer pour la première fois un état conducteur faiblement résistif LRS (de l'anglais « Low Resistance State »). Le processus associé est appelé FORMING. La mémoire résistive peut ensuite basculer de l'état conducteur faiblement résistif LRS à un état conducteur hautement résistif HRS (de l'anglais « High Resistance State ») par l'application d'une première tension VRESET entre les première et seconde électrodes, et rebasculer de l'état conducteur hautement résistif HRS à l'état conducteur faiblement résistif LRS par l'application d'une deuxième tension VSET entre les première et deuxième électrodes. Elle peut donc être utilisée pour stocker une information binaire. L'état conducteur faiblement résistif LRS est également appelé état « ON ». L'état conducteur hautement résistif HRS est également appelé état « OFF ». 3050071 2 Le phénomène de changement de résistance est observé dans différents types de matériaux, ce qui suggère des mécanismes de fonctionnement différents. On peut ainsi distinguer plusieurs types de mémoires résistives. Le domaine de la présente 5 invention concerne plus particulièrement deux catégories de mémoires résistives : - les mémoires comportant une zone active basée sur un matériau actif à base d'oxyde (mémoire OxRRAM ou « Oxyde RRAM ») tel qu'un oxyde binaire d'un métal de transition ; - les mémoires comportant une zone active basée sur un matériau à 10 conduction ionique (mémoires CBRAM ou « Conductive Bridging RAM ») formant un électrolyte solide à conduction ionique disposé entre une électrode formant une cathode inerte et une électrode comportant une portion de métal ionisable, c'est-à-dire une portion de métal pouvant facilement former des ions métalliques, et formant une anode. 15 Le changement d'état résistif dans une mémoire résistive de type OxRRAM est généralement expliqué par la formation d'un filament de lacunes d'oxygènes au sein de la zone active. Le changement d'état résistif dans une mémoire résistive de type CBRAM est généralement expliqué par la formation d'un filament conducteur au sein de la zone active. 20 Du point de vue de l'architecture, une mémoire résistive est généralement associée à un dispositif de sélection qui peut par exemple être un transistor ou une diode. Au sein d'une matrice comportant une pluralité de mémoires résistives, on prévoit donc un dispositif de sélection pour chaque mémoire résistive. Chaque 25 mémoire résistive peut être connectée à son dispositif de sélection par un élément connecteur tel qu'un via ou trou d'interconnexion. Il s'agit alors d'aligner chaque mémoire résistive avec un tel élément connecteur. La qualité de l'alignement dépend typiquement des performances de l'équipement de lithographie utilisé. C'est un paramètre qui peut avoir un impact sur la variabilité des dispositifs 30 obtenus. Il s'agit donc d'un paramètre potentiellement contraignant dans le cadre d'une intégration industrielle. La figure 1 montre schématiquement une mémoire résistive 1 comportant une première électrode E1, une deuxième électrode E2 et 3050071 3 une couche en matériau actif A agencée entre les première et deuxième électrodes. La première électrode El de la mémoire résistive 1 est agencée au contact d'un élément connecteur C, qui permet un contact électrique avec un dispositif de sélection non représenté. 5 De nombreuses études portent par ailleurs sur les mémoires résistives afin d'améliorer leur fiabilité et leurs performances. Une difficulté concerne la dispersion de certaines caractéristiques électriques. Une dispersion importante des tensions de SET et de RESET et/ou des états résistifs est en effet mesurée d'une mémoire résistive à l'autre, mais également cycle-à-cycle pour une même 10 mémoire résistive. Une raison proposée pour expliquer cette dispersion porte sur la difficulté à contrôler la taille et la position du filament au sein de la couche en matériau actif. RESUME DE L'INVENTION 15 La présente invention vise à diminuer la variabilité des caractéristiques électriques d'une mémoire résistive tout en relâchant les contraintes d'alignement lors de la fabrication de ladite mémoire résistive. Un aspect de l'invention concerne un procédé de fabrication d'une pluralité de 20 mémoires résistives, chaque mémoire résistive comprenant une première électrode et une seconde électrode séparées par une couche en matériau actif, chaque mémoire résistive étant initialement dans un état isolant et passant de l'état isolant à un état conducteur par l'application d'une tension seuil VFORMING entre les première et seconde électrodes, le procédé de fabrication comportant : 25 - une étape de réalisation d'une pluralité d'éléments connecteurs s'étendant sensiblement suivant un plan de référence avec un pas Cp suivant une première direction parallèle au plan de référence, chaque élément connecteur ayant une largeur Cb mesurée suivant la première direction ; 30 - une étape de réalisation d'une pluralité de premières électrodes avec un pas Ep suivant la première direction, chaque première électrode ayant une première surface d'extrémité et une deuxième surface 3050071 4 d'extrémité, la deuxième surface d'extrémité ayant une largeur Eb mesurée suivant la première direction et une aire supérieure à l'aire de la première surface d'extrémité ; le pas Ep et la largeur Eb étant tels que : 5 0 REVENDICATIONS1. Procédé (200) de fabrication d'une pluralité de mémoires résistives, chaque mémoire résistive comprenant une première électrode (El ) et une seconde électrode (E2) séparées par une couche en matériau actif (A), chaque mémoire résistive étant initialement dans un état isolant et passant de l'état isolant à un état conducteur par l'application d'une tension seuil VFORMING entre les première et seconde électrodes (E1, E2), le procédé de fabrication comportant : - une étape (201) de réalisation d'une pluralité d'éléments connecteurs (C) s'étendant sensiblement suivant un plan de référence (R) avec un pas Cp suivant une première direction parallèle au plan de référence (R), chaque élément connecteur ayant une largeur Cb mesurée suivant la première direction ; - une étape (202) de réalisation d'une pluralité de premières électrodes (El ) avec un pas Ep suivant la première direction, chaque première électrode (El) ayant une première surface d'extrémité (exl) et une deuxième surface d'extrémité (ex2), la deuxième surface d'extrémité (ex2) ayant une largeur Eb mesurée suivant la première direction et une aire supérieure à l'aire de la première surface d'extrémité (exl ) ; le pas Ep et la largeur Eb étant tels que : 0 2. Procédé (200) de fabrication d'une pluralité de mémoires résistives 10 selon la revendication précédente dans lequel le pas Ep est en outre choisi tel que : 0 3. Procédé (200) selon l'une quelconque des revendications précédentes caractérisé en ce que l'étape (202) de réalisation de la pluralité de 15 premières électrodes (El ) comprend les sous-étapes suivantes : - une sous-étape de dépôt, sur une couche en matériau diélectrique comportant la pluralité d'éléments connecteurs (C), d'une couche d'un matériau conducteur ; - une sous-étape de dépôt, sur la couche du matériau conducteur, d'une 20 couche de résine (Re) ; - une sous-étape de structuration de la couche de résine (Re) pour l'obtention d'une pluralité de motifs (Mo) de résine avec le pas Ep suivant la première direction, chaque motif (Mo) de résine comportant une première surface d'extrémité et une deuxième surface d'extrémité 25 ayant une aire supérieure à l'aire de la première surface d'extrémité, la deuxième surface d'extrémité étant en contact avec la couche du matériau conducteur, la deuxième surface d'extrémité ayant la largeur Eb suivant la première direction ; - une sous-étape de gravure anisotrope de l'empilement formé par la 30 pluralité de motifs (Mo) de résine et la couche du matériau conducteur, avec arrêt sur la couche en matériau diélectrique, pour l'obtention de la pluralité de premières électrodes (El ) ; - une sous-étape de dépôt d'une deuxième couche d'un matériau 3050071 21 diélectrique de manière à recouvrir la pluralité de premières électrodes (El ) ; - une sous-étape de retrait partiel de la deuxième couche de matériau diélectrique de manière à dégager la première surface d'extrémité (ex1) 5 de chaque première électrode (El ). 4. Procédé (200) selon l'une quelconque des revendications 1 à 3 caractérisé en ce que l'étape (202) de réalisation de la pluralité de premières électrodes (El ) comprend les sous-étapes suivantes : 10 - une sous-étape de dépôt, sur une couche en matériau diélectrique comportant la pluralité d'éléments connecteurs (C), d'une couche d'un matériau conducteur ; - une sous-étape de réalisation, sur la couche du matériau conducteur, d'une pluralité de masques (Ma) avec le pas Ep suivant la première 15 direction, chaque masque (Ma) ayant une largeur suivant la première direction au moins égale à la largeur Eb ; - une sous-étape de gravure isotrope pour l'obtention de la pluralité de premières électrodes (El ) ; - une sous-étape de retrait de la pluralité de masques (Ma) ; 20 - une sous-étape de dépôt d'une deuxième couche d'un matériau diélectrique de manière à recouvrir la pluralité de premières électrodes (El ) ; - une sous-étape de retrait partiel de la deuxième couche de matériau diélectrique de manière à dégager la première surface d'extrémité (ex1) 25 de chaque première électrode (El ). 5. Procédé selon l'une quelconque des revendications 4 ou 5 caractérisé en ce que la sous-étape de retrait partiel est réalisée par une technique de polissage mécano-chimique. 30 6. Procédé selon la revendication précédente caractérisé en ce qu'au moins une cale (20) a été préalablement réalisée dans le matériau conducteur en plus de la pluralité de premières électrodes, la cale (20) 3050071 22 présentant une hauteur, mesurée suivant une direction perpendiculaire au plan de référence (R), sensiblement égale à la hauteur de chaque première électrode (El ) et ayant une première surface d'extrémité (21) plus grande que la première surface d'extrémité (exl ) de chaque 5 première électrode (El ) de manière à former une surface d'arrêt lors d'un polissage mécano-chimique. 7. Procédé selon l'une quelconque des revendications 4 ou 5 caractérisé en ce que la sous-étape de retrait partiel comporte : 10 - une première sous-étape de polissage mécano-chimique ne débouchant pas sur la première surface d'extrémité (exl ) de chaque première électrode (El), et - une deuxième sous-étape de gravure afin de libérer la première surface d'extrémité (exl ) de chaque première électrode (El ). 15