FR 3061355 A1 20180629 FR 1663233 A 20161222 TRANSISTOR HEMT NORMALEMENT BLOQUÉ À CANAL CONTRAINT L'invention concerne les transistors à effet de champ à haute mobilité 5 électronique à base de nitrures d'éléments III, et en particulier l'amélioration des performances des transistors de type à enrichissement. Les nitrures d'éléments III sont considérés comme des candidats très prometteurs pour l'émergence d'une nouvelle génération de dispositifs électroniques haute puissance et haute fréquence. Ces matériaux semi- 10 conducteurs à grand gap possèdent un fort champ électrique critique qui ouvre la voie à la tenue de tensions élevées. D'autre part, les propriétés de polarisation des matériaux Ill-N permettent la formation d'un gaz bidimensionnel d'électrons à densité électronique élevée et à mobilité électronique élevée qui permet une réduction significative de la résistance à l'état passant RoN,sp des HEMTs par 15 rapport aux dispositifs de puissance sur silicium, tels que les MOSFETs et les IGBTs. Un HEMT Ill-N standard possède un fonctionnement de type à déplétion lié au mode de formation du 2DEG. Cependant, l'obtention d'un transistor de puissance à enrichissement, pour lequel la tension de seuil VTH est positive, est 20 hautement désirable car ce type de transistor simplifie grandement la conception des circuits et améliore la fiabilité des systèmes. Pour atteindre l'objectif de suppression du 2DEG sous la grille à Vos = 0 V, deux stratégies principales ont émergé. Une première stratégie met en oeuvre l'ajout d'une couche Ill-N dopée P entre l'hétérostructure et le métal de grille pour 25 dépléter localement le 2DEG au niveau de la grille de contrôle. Une deuxième stratégie consiste à graver les couches Ill-N pour supprimer le 2DEG. La problématique principale consiste alors en l'obtention d'une méthode pour obtenir une tension de seuil positive la plus élevée possible et dont la mise en oeuvre minimiserait la dégradation de la résistance spécifique à l'état passant. 30 L'invention vise à résoudre un ou plusieurs de ces inconvénients. Basée sur les fortes propriétés piézoélectriques des couches Ill-N, la présente invention emploie avantageusement une couche intrinsèquement contrainte déposée au-dessus de l'hétérostructure pour améliorer les performances des HEMTs à enrichissement. 35 L'invention vise à résoudre un ou plusieurs de ces inconvénients. L'invention porte ainsi sur un transistor à effet de champ à haute mobilité électronique de type normalement bloqué, comprenant : -une couche de canal incluant une première couche semiconductrice ; ICG11077 FR Depot Texte.docx 3061355 2 -une couche barrière incluant une deuxième couche semiconductrice, les première et deuxième couches semiconductrices étant superposées pour former une couche de gaz d'électrons au niveau de leur interface ; -des première et deuxième électrodes de conduction connectées électriquement à la couche de gaz d'électrons ; -une grille de commande formée au-dessus de la couche de canal entre lesdites première et deuxième électrodes de conduction ; -une couche contrainte s'étendant en contact sur la couche barrière entre la première électrode de conduction et la grille de commande d'une part, et entre la deuxième électrode de conduction et la grille de commande d'autre part, ladite couche contrainte n'étant pas en contact avec la couche barrière à l'aplomb de la grille de commande de sorte que la relaxation élastique de la couche contrainte au niveau de la grille génère des charges électrostatiques de signe négatif dans au moins une couche parmi la couche barrière, la couche de canal ou dans ladite grille de commande. L'invention porte également sur les variantes suivantes. L'homme du métier comprendra que chacune des caractéristiques des variantes suivantes peut être combinée indépendamment aux caractéristiques ci-dessus, sans pour autant constituer une généralisation intermédiaire. Selon une variante, ladite grille de commande comprend une couche de matériau semi-conducteur à dopage de type P formée sur la couche barrière, et une couche métallique formée sur la couche de matériau semi-conducteur à dopage de type P. Selon encore une variante, la couche de matériau semi-conducteur à 25 dopage de type P est en GaN à dopage de type P. Selon une variante, ladite couche contrainte présente au moins une contrainte normale selon une direction allant de la première électrode de conduction à la deuxième électrode de conduction de sorte que la relaxation élastique de la couche contrainte au niveau de la grille génère des charges 30 électrostatiques de signe négatif dans au moins ladite couche parmi la couche barrière, la couche de canal ou dans ladite grille de commande. Selon encore une autre variante, ladite couche contrainte inclut une couche de passivation en contact avec la couche barrière. Selon une variante, ladite couche contrainte inclut une autre couche 35 recouvrant ladite couche de passivation, ladite autre couche étant formée dans un matériau sélectionné dans le groupe constitué de nitrures de silicium silicium, d'oxynitrures de silicium, de 5i02 ou d'A1203. Selon une autre variante, ladite contrainte normale dans la couche contrainte présente une amplitude au moins égale à 300MPa. ICG11077 FR Depot Texte.docx 3061355 3 Selon encore une variante, la première couche semi-conductrice est en GaN présentant une orientation [0 0 0 1] par rapport à un substrat. Selon encore une autre variante, la première couche semi-conductrice est en GaN obtenu par croissance avec une polarité Gallium ou face Ga suivant l'axe 5 [0 0 0 1] avec une liaison orientée Ga-N pointant vers la surface, une contrainte résiduelle de la couche contrainte (32) étant négative, ladite couche contrainte étant dite déposée en compression, induisant une déformation latérale en compression dans la couche de canal et la couche barrière sous la grille de commande. 10 Selon une variante, la première couche semi-conductrice est en GaN obtenu par croissance avec une polarité face N suivant l'axe [0 0 0 1], une contrainte résiduelle de la couche contrainte (32) étant positive, ladite couche contrainte étant dite déposée en tension, induisant une déformation 15 latérale en tension dans la couche de canal et la couche barrière sous la grille de commande. Selon encore une autre variante, ladite charge électrostatique volumique continue s'étend sur toute la longueur de la grille de commande. 20 Selon une variante, Lg est inférieur ou égal à 1,511m. Selon une autre variante, ladite couche contrainte s'étend en continu entre la grille de commande et la première électrode de conduction d'une part, et entre la grille de commande et la deuxième électrode de conduction d'autre part. D'autres caractéristiques et avantages de l'invention ressortiront 25 clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels : Résumé des figures -les figures la et 1 b illustrent la création de charges de polarisation dans 30 les couches III-N au-niveau de la grille sous l'effet de la relaxation élastique du film contraint pour deux topologies différentes ; -la figure 2 représente un modèle piézoélectrique schématique sur lequel s'appuie l'invention pour améliorer les performances de transistors ; -la figure 3 est une vue en coupe schématique d'un exemple d'un premier 35 mode de réalisation de transistor HEMT selon l'invention ; -la figure 4 illustre l'effet du film contraint sur un diagramme de bandes dans l'épaisseur au niveau du centre de la grille ; ICG11077 FR Irreg Texte.docx 3061355 4 -la figure 5 illustre l'impact de la contrainte du film sur le niveau de la bande de conduction, suivant le canal du transistor formé du gaz d'électrons ; -la figure 6 illustre l'impact de la contrainte du film sur la caractéristique de transfert courant de drain IDS / tension de grille VGS pour un transistor de 5 longueur de grille LG égale à 0.50 11m; -la figure 7 est un diagramme illustrant la variation de tension de seuil du transistor par rapport à une référence, en fonction de la contrainte dans le film diélectrique pour différentes longueurs de grille ; -la figure 8 est une vue en coupe schématique d'un deuxième mode de 10 réalisation de transistor HEMT selon l'invention ; -la figure 9 est une vue en coupe schématique d'un exemple d'un troisième mode de réalisation de transistor HEMT selon l'invention ; -la figure 10 est une vue en coupe schématique d'un autre exemple du quatrième mode de réalisation de transistor HEMT selon l'invention. 15 Définition des notions Par déformation mécanique d'un matériau, on entend un matériau qui a son ou ses paramètre(s) de maille cristalline allongé(s) ou écourté(s). Dans le cas où le paramètre de maille déformé est plus important que le paramètre dit « 20 naturel » d'un matériau cristallin, celui-ci est dit en déformation en tension. Lorsque le paramètre de maille déformé est plus petit que le paramètre de maille naturel, le matériau est dit en déformation compressive ou en compression. On désignera comme orientation face Ga une orientation dans une couche de GaN dans laquelle les atomes de gallium et d'azote sont arrangés lors d'une 25 croissance suivant la polarité gallium ou face Ga (suivant l'axe [0001]) avec la liaison orientée Ga-N pointant vers la surface. On désignera comme orientation face N une orientation dans une couche de GaN dans laquelle les atomes de gallium et d'azote sont arrangés lors d'une croissance suivant la polarité face N (suivant l'axe [0001]]). 30 Description détaillée de l'invention L'invention propose d'utiliser le transfert d'énergie élastique d'un film contraint vers l'hétérostructure Ill-N du transistor, pour générer localement dans les couches Ill-N situées sous la grille de contrôle d'un transistor HEMT des 35 charges fixes de polarisation de signe négatif. Cette ingénierie locale de la polarisation dans les couches Ill-N permet une amélioration significative des performances des transistors. Description détaillée des figures ICG11077 FR Depot Texte.docx 3061355 5 Les figures la et lb illustrent la création de charges de polarisation négatives dans les couches de matériaux III-N au niveau de la grille sous l'effet d'un film déposé contraint en compression. Les figures la et lb illustrent schématiquement une hétérostructure III-V 5 91 et une grille III-V 92 d'orientation Ga-face, recouvertes par un film 93 déposé dans un état de contrainte en compression, et les charges de polarisation négatives créées dans les couches de matériaux III-N au niveau de la grille sous l'effet du film contraint. Les inventeurs ont mis en évidence deux façons distinctes pour créer ces charges : 10 -Lorsque le film est déposé sur la grille III-V 92, la topologie de la structure entraîne une relaxation élastique du film contraint et un transfert d'énergie élastique vers les couches 91 et 92 en matériaux III-N (cf Fig 1 a) ; -Lorsque le film contraint est gravé au niveau de la grille (cf Fig lb), la relaxation du film contraint est amplifiée au niveau des bords libres 94 lors de la 15 gravure. Le transfert d'énergie élastique du film contraint vers les couches 91, 92 formées de matériaux III-N entraîne l'apparition de champs de contrainte mécanique non-uniformes au-niveau de la grille. Ces champs de contrainte, de par la forte piézoélectricité des matériaux des couches 91 et 92, permettent la génération de charges de polarisation négatives au niveau du canal et de charges 20 de polarisation positives à l'extérieur du canal, comme présenté sur la figure 1. La figure 2 est une illustration schématique du modèle piézoélectrique permettant l'amélioration des performances du transistor grâce au dépôt d'un film contraint. La figure 2 illustre schématiquement le modèle piézoélectrique sur lequel s'appuie l'invention qui permet la détermination des charges de polarisation créées dans le volume des couches de matériaux III-N à partir de la modification locale des champs de contrainte induite par le film contraint. Cette modification locale de la polarisation au-niveau de la grille permet une amélioration des performances du transistor, notamment une amélioration du rapport VTH / (RON X A). En considérant comme négligeable l'effet piézoélectrique inverse (contrainte provenant du champ électrique), l'effet de la modification des contraintes sur la polarisation dans la structure peut être obtenu en exprimant la polarisation piézoélectrique comme le produit matriciel des coefficients piézoélectriques et du tenseur de contrainte mécanique selon la relation ci-dessous. L'axe x correspond à la direction de conduction, l'axe y correspond à la direction suivant la largeur de grille, l'axe z correspond à l'axe de croissance. ICG11077 FR Depot Texte.docx 3061355 6 [Px 0 0 0 py1=[01+[0 Pz PzsP d13 d13 O O d15/2 O cil5/2 o o d33 0 0 PzsP correspond à la polarisation spontanée suivant un axe de croissance et ne dépend pas de l'état de contrainte mécanique du système. 5 Par l'application du théorème de Gauss, un gradient de polarisation induit l'apparition de charges électrostatiques, dites charges de polarisation, dans les couches de matériau III-N, et dont la densité est donnée selon la relation suivante: PP = V.P 10 Les charges de polarisation induites par le gradient de polarisation dans le volume des couches III-N sont typiquement comprises entre 1016 cm-3 et 1018 cm-3. Le signe des charges est opposé dans les couches selon qu'elles sont situées sous la grille ou à l'extérieur de la grille du transistor. 15 La figure 3 est un transistor 1 d'un premier mode de réalisation : le film contraint est gravé avant le dépôt de la grille métallique : c'est avec cette structure que les simulations, et les résultats numériques présentés par la suite, ont été obtenus. La figure 3 est une coupe transversale schématique d'un exemple de 20 transistor 1 de type HEMT (également désigné par le terme de transistor à effet de champ à haute mobilité d'électrons) selon un premier mode de réalisation de l'invention. Le transistor 1 est ici du type obtenu par un procédé de fabrication type grille en dernier (pour Gate Last en langue anglaise). La grille 23 a ainsi été déposée après le dépôt de la couche de diélectrique 32. Une grille factice peut 25 être formée de façon connue en soi préalablement au dépôt de la couche de diélectrique 32. Le procédé peut ainsi comprendre le dépôt de la couche de diélectrique 32 sur une grille factice, l'ouverture d'un accès à la grille factice, le retrait de la grille factice, puis la formation de la grille 23. Le transistor 1 comporte un substrat 11, éventuellement une couche 30 d'adaptation ou de transition 12 disposée sur le substrat 11, une couche semiconductrice tampon 13 (incluant par exemple une couche de semi-conducteur de type III-V, par exemple en nitrure d'élément III, typiquement du GaN non intentionnellement dopé) formée sur la couche d'adaptation 12, une couche de canal ici formée d'une couche 14 en un matériau semi-conducteur (incluant par 35 exemple une couche de semi-conducteur de type III-V, par exemple en nitrure d'élément III, typiquement du GaN) formée sur la couche tampon 13, une couche barrière ici formée d'une couche 15 en un autre matériau semi-conducteur ICG11077 FR Depot Texte.docx 3061355 7 (incluant par exemple une couche de semi-conducteur de type III-V, par exemple en nitrure ternaire d'élément III, typiquement du AlGaN non dopé) formée sur la couche 14 et une couche de gaz d'électrons 16 intrinsèquement formée de façon connue en soi au niveau de l'interface entre les couches 14 et 15. La couche de 5 gaz d'électrons 16 est destinée à la conduction du transistor 1 à l'état passant. La couche de canal étant formée uniquement de la couche de semiconducteur 14 dans ce mode de réalisation, elle sera assimilée à cette couche 14. La couche barrière étant formée uniquement de la couche de semi-conducteur 15 dans ce mode de réalisation, elle sera assimilée à cette couche 15. Une fine 10 couche d'un autre matériau semi-conducteur (non illustrée) peut avantageusement être interposée entre les couches 14 et 15, de façon connue en soi (par exemple une couche d'AIN de 1 nm d'épaisseur entre une couche de GaN 14 et une couche d'AlGaN 15). Le substrat 11 peut être un isolant ou un semiconducteur de type silicium 15 intrinsèque ou dopé. Le substrat 11 pourra par exemple être de type silicium à orientation de maille (111). Le substrat 11 peut également être (non limitativement) du carbure de silicium, du saphir, du GaN ou de l'AIN. Le substrat 11 peut présenter une épaisseur de l'ordre de 650 pm, typiquement comprise entre 500 pm et 2 mm. 20 Une couche d'adaptation 12 peut être déposée entre le substrat 11 et la couche tampon 13, pour permettre une adaptation de maille entre le substrat 11 et la couche semi conductrice tampon 13. La couche tampon 13 peut typiquement être en nitrure d'aluminium. La couche semi conductrice tampon 13 peut typiquement présenter une 25 épaisseur comprise entre 100 nm et 5 pm. La couche semi conductrice 13 peut être formée de façon connue en soit par épitaxie ou dépôt chimique en phase vapeur sur une couche d'adaptation 12 ou sur le substrat 11. La couche semi conductrice 13 est typiquement un alliage binaire de nitrure d'élément III, par exemple du GaN, de type non intentionnellement dopé. 30 La couche semi conductrice de canal 14 peut typiquement présenter une épaisseur comprise entre 5 nm et 2 ilm. La couche de canal 14 peut être formée de façon connue en soit par épitaxie sur la couche tampon 13. La couche de canal 14 est typiquement un alliage binaire de nitrure d'élément III, par exemple du GaN, typiquement de type non intentionnellement dopé. 35 La couche semi conductrice 15, formant typiquement la couche barrière, peut typiquement présenter une épaisseur comprise entre 5 nm et 40 nm, par exemple de 25 nm. La couche semi conductrice 15 peut être formée de façon connue en soit par épitaxie sur la couche semi conductrice de canal 14. La couche semi conductrice 15 est typiquement un alliage ternaire de nitrure d'élément III, par exemple de l'AlGaN ou alliage binaire de nitrure d'élément III, par exemple du ICG11077 FR Depot Texte.docx 3061355 8 AIN, ou encore en alliage quaternaire de nitrure d'élément III, par exemple de l'AlxGayln(i_x_y)N (avec x-Fy1), en gardant une bande interdite supérieure à celle de la couche 14. Typiquement, x pourra être compris entre 10 et 20%, et pourra par exemple être égal à 12%. 5 Une couche de semi-conducteur 231 non dopée ou à dopage de type P (par exemple du GaN non dopé ou dopé P) est disposée sur la couche semiconductrice 15. La couche 231 peut par exemple présenter une épaisseur comprise entre 10 et 200 nm. La couche 231 peut par exemple présenter un dopage de type P avec une concentration comprise entre 1017 et 1021 cm-3. 10 Une couche de diélectrique 32 est déposée au-dessus de la couche barrière 15 et de la couche semi-conductrice 231. Dans la variante illustrée à la figure 3, la couche de diélectrique 32 comprend une unique couche (selon la direction verticale) en contact avec la couche 15 et la couche de semi-conducteur 231. La couche 32 est de composition homogène. 15 Selon l'invention, la couche 32 présente avantageusement une contrainte résiduelle biaxiale, plane, de sorte que la relaxation élastique de cette couche en bordure de grille 23 induise une variation spatiale de la polarisation dans les couches semi-conductrices de grille 231, barrière 15 et canal 14 et la création de charges électrostatiques volumiques négatives dans ces couches sur la largeur 20 de la grille 23, comme illustré sur la figure 1 b. Ainsi la couche 32 augmente le confinement électronique dans la zone de canal 160. La contrainte résiduelle dans le film est négative pour Ga-face (compression) et positive pour N-face (tension). La contrainte résiduelle totale du film mince est la somme de la contrainte 25 thermique, liée à la différence entre la température de dépôt et la température ambiante, et la contrainte dite intrinsèque résultant du dépôt lui-même. Avantageusement, la contrainte résiduelle dans la couche diélectrique 32 est en valeur absolue au moins égale à 200 MPa, de préférence au moins égale à 500 M Pa. 30 La couche 32 présente avantageusement une épaisseur d'au moins 20 nm, de préférence d'au moins 150 nm. La couche 32 est optimisée pour présenter une cohésion avec la barrière 15 et la couche semi-conductrice 231, de façon à permettre un transfert d'énergie élastique entre celle-là et les couches semi-conductrices 231, 15 et 14. 35 La couche de diélectrique est typiquement une couche sélectionnée dans le groupe constitué des nitrures de silicium, des oxynitrures de silicium, des oxydes de silicium, du carbone amorphe et de l'alumine A1203. Avantageusement, les propriétés de la couche 32 sont peu altérées par l'augmentation de la température lors des étapes subséquentes. ICG11077 FR Depot Texte.docx 3061355 9 Le transistor 1 comporte de façon connue en soi des contacts métalliques 21 et 22, formant des électrodes de conduction connectées électriquement à la couche de gaz d'électrons 16. Les contacts métalliques 21 et 22 sont ici disposés sur la couche semi conductrice 15. Les contacts métalliques 21 et 22 sont 5 disposés à l'aplomb de la couche de gaz d'électrons 16. Les contacts métalliques 21 et 22 sont ici connectés électriquement à la couche de gaz d'électrons 16, par l'intermédiaire d'une connexion électrique verticale. Le contact métallique 21 sera considéré comme un contact de source, le contact métallique 22 étant considéré comme un contact de drain du transistor 1. Les contacts 21 et 22 pourront par 10 exemple être réalisés en Ti, Si, Ni, Au, Al, Ta, Mo, TiN ou WSiN ou Pt (ou un empilement de couches de ces matériaux). Avantageusement, le mode de formation, et notamment le budget thermique des contacts ohmiques 21 et 22 ne diminue pas l'amplitude et ne modifie pas le signe de la contrainte résiduelle de la couche de diélectrique 32. 15 Avec le SiN utilisé, il ne faut pas dépasser les 5500 dans la suite du procédé. Les températures utilisées ne doivent pas modifier de plus de 50% l'amplitude de la contrainte. Une ouverture est créée après formation des contacts ohmiques dans la couche de diélectrique 32 au-niveau de la face supérieure de la couche semi20 conductrice 231 de sorte que des bords libres sont formés. Une couche de métal de grille 232 est disposée sur la couche de semiconducteur 231. Les couches 231 et 232 forment la grille de commande 23. Le métal de grille 232 peut par exemple être réalisé en Ta, TaN, TiN, Pd, W ou W5i2. Optionnellement, la grille de commande 23 peut comprendre une couche de 25 diélectrique (non illustrée) interposée entre la couche semi-conductrice 231 et le métal de grille 232. La partie supérieure de la couche de métal de grille 232 surplombe les bordures de la couche de diélectrique 32. Une zone de canal 160 est formée à l'aplomb de la grille 23, au niveau de la couche de gaz d'électrons 16. De façon connue en soi, cette zone de canal 160 30 est sélectivement rendue passante (en y formant une continuité de la couche de gaz d'électrons 16) ou isolante, en fonction de l'état de la polarisation sur la grille 23. Du fait de la présence du semi-conducteur 231 à dopage de type P à l'aplomb de cette zone de canal 160, le gaz d'électrons 16 est interrompu dans cette zone 160 lorsque la tension sur la grille 23 est inférieure à la tension de seuil du 35 transistor 1, en particulier en l'absence de polarisation sur cette grille 23. De façon connue en soi, notamment avec des paramètres tels que décrits dans le document de M. Uemoto intitulé « Gate Injection Transistor - A Normally-Off AlGaN/GaN Power Transistor Using Conductivity Modulation » et publié en 2008 dans le n°12 de Electron Devices IEEE Trans. aux pages 3393-3399, le semi- 40 conducteur 231 génère un champ électromagnétique suffisamment important ICG11077 FR Depot Texte.docx 3061355 10 pour dépléter la zone de canal 160, en l'absence de tension au moins égale à la tension de seuil sur la grille 23. La figure 4 illustre l'impact de la contrainte du film sur le diagramme de 5 bande, suivant une coupe verticale, au centre de la grille. La figure 4 est un diagramme de bande dans l'épaisseur, sous le centre de la grille 23, en fonction de différentes valeurs de contrainte résiduelle dans la couche 32. La courbe en trait discontinu correspond à une couche 32 présentant une contrainte résiduelle en compression de 2 GPa, la courbe en pointillés 10 correspond à une couche 32 présentant une contrainte résiduelle en compression de 1 GPa, la courbe en trait plein correspond à une couche 32 ne possédant pas de contrainte résiduelle après dépôt, et la courbe en trait tiret-point correspond à une couche 32 présentant une contrainte résiduelle en traction de 1 GPa. L'invention permet par la création de charges de polarisation négatives 15 sous la grille d'augmenter la barrière de potentiel dans les couches III-N situées sous la grille. La figure 5 illustre l'impact de la contrainte du film sur le niveau de la bande de conduction, au niveau du canal du transistor. 20 La figure 5 est un profil unidimensionnel de la bande de conduction en fonction de la position entre la source et le drain, à une profondeur de 1 nm sous l'interface entre les couches 14 et 15. La courbe en trait discontinu correspond à une couche 32 présentant une contrainte résiduelle en compression de 2 GPa, la courbe en pointillés correspond à une couche 32 présentant une contrainte 25 résiduelle en compression de 1 GPa, la courbe en trait plein correspond à une couche 32 ne possédant pas de contrainte résiduelle après dépôt, et la courbe en trait tiret-point correspond à une couche 32 présentant une contrainte résiduelle en traction de 1 GPa. Sous la grille 23, on constate que l'énergie de la bande de conduction est sensiblement relevée pour une couche 32 présentant une 30 contrainte résiduelle en compression, et sensiblement réduite pour une couche 32 présentant une contrainte résiduelle en traction. Pour une contrainte en compression, l'augmentation de la barrière de potentiel permet de retarder un phénomène de claquage par percement (fuite des électrons de la source vers le drain sous la grille, à l'état normalement bloqué), aussi appelé phénomène de 35 claquage par punch-through en langue anglaise. Pour une tension de grille donnée, la tension de claquage par percement entre source et drain est accrue. De même, le courant de fuite entre source et drain est réduit. L'invention permet d'augmenter et d'élargir la barrière de potentiel sous la grille. 40 La figure 6 est une caractéristique de transfert IDs(Vos) pour Le = 0.50 pm. ICG11077 FR Depot Texte.docx 3061355 11 La figure 6 illustre la caractéristique de transfert courant de drain / tension de grille pour une longueur de grille 23 égale à 0,50 pm, en fonction de la contrainte résiduelle dans la couche 32. La courbe en trait discontinu correspond à une couche 32. La courbe en trait discontinu correspond à une couche 32 5 présentant une contrainte résiduelle en compression de 2 GPa, la courbe en pointillés correspond à une couche 32 présentant une contrainte résiduelle en compression de 1 GPa, la courbe en trait plein correspond à une couche 32 ne possédant pas de contrainte résiduelle après dépôt, et la courbe en trait tiret-point correspond à une couche 32 présentant une contrainte résiduelle en traction de 10 1 GPa. Les simulations ont été réalisées avec une différence de potentiel entre source et drain de 10 V. Dans cette configuration, la tension de seuil du transistor 1 est ici accrue par l'augmentation d'une contrainte résiduelle en compression dans la couche 32. A contrario, la tension de seuil du transistor est réduite par l'augmentation d'une 15 contrainte résiduelle en traction dans la couche 32. Le dépôt d'une couche possédant une contrainte résiduelle en compression entraîne également une réduction du courant de fuite de drain de plusieurs ordres de grandeur, à l'état bloqué. 20 La figure 7 illustre l'influence de la contrainte du film sur la variation de la tension de seuil pour différentes longueurs de grille ; L'influence de la contrainte résiduelle dans la couche 32 sur la tension de seuil du transistor 1 est davantage illustrée sur la figure 7, représentant en fonction de la contrainte résiduelle du film le décalage de la tension de seuil, par 25 rapport à un transistor 1 dans lequel la couche 32 n'est pas contraint. Les différentes courbes correspondent à différentes longueurs de grille Le. L'influence de la contrainte en compression de la couche 32 sur la tension de seuil VTH est particulièrement prépondérante pour de faibles longueurs de grille (Le 0,50 pm). L'interaction entre le film contraint et l'hétérostructure est 30 amplifiée par la diminution de la longueur de grille, qui entraîne une augmentation de la densité de charges de polarisation dans le volume des couches III-N sous la grille métallique et accroît l'effet de celui-là. Ainsi, un film présentant une contrainte résiduelle après dépôt de -2 GPa permet un augmentation de la tension de seuil du transistor de +0,7 V pour une longueur de grille de 0.35 pm, 35 alors que cette augmentation n'est que de +0,3 V pour une longueur de grille Le égale à 1 ilm. La figure 8 est un transistor 1 d'un deuxième mode de réalisation. La figure 8 est une vue en coupe transversale schématique d'un autre 40 exemple de transistor 1 de type HEMT selon un deuxième mode de réalisation de ICG11077 FR Depot Texte.docx 3061355 12 l'invention. Par rapport à l'exemple précédent correspondant au premier mode de réalisation à la figure 3, la couche de diélectrique 32 de l'exemple précédant est remplacée par une couche de diélectrique 30 incluant une superposition d'une première couche diélectrique 31 et d'une deuxième couche diélectrique 32. 5 La couche 31 joue typiquement le rôle de couche de passivation, et est par exemple sélectionnée dans le groupe constitué des nitrures de silicium, des oxynitrures de silicium, de l'A1203 et des oxydes de silicium. La couche 31 est par exemple déposée par un procédé LPCVD (dépôt chimique en phase vapeur à basse pression), PEVCD (dépôt chimique en phase vapeur assisté par plasma) 10 ou ALD (dépôt de couches atomiques). La couche 31 est optimisée pour assurer la passivation de la face supérieure de la couche 15, et sert notamment à minimiser la réduction du courant de sortie observée lors du fonctionnement du transistor (phénomène qualifié sous le terme anglais de current collapse) connue de l'homme du métier. 15 La couche 31 présente avantageusement une épaisseur inférieure à 25 nm, de sorte que le transfert d'énergie élastique de la couche 32 vers l'hétérostructure soit maximisé. La deuxième couche 32 est formée sur la couche 31. La couche 32 présente une contrainte résiduelle. La deuxième couche 32 est typiquement une 20 couche sélectionnée dans le groupe constitué des nitrures de silicium, des oxynitrures de silicium, des oxydes de silicium, du carbone amorphe, et de l'A1203. La couche 32 est optimisée pour présenter une cohésion avec la couche 31, de façon à maximiser un transfert d'énergie élastique entre la couche 32 et l'hétérostructure située sous la couche 31. 25 La couche 31 est préférentiellement gravée à la suite de la gravure de la couche 32 avant le dépôt de la grille métallique 232. La figure 9 est un transistor 1 selon un troisième mode de réalisation: le film contraint n'est pas gravé sur la grille, la topologie de grille permet la relaxation 30 élastique du film. La figure 9 est une vue en coupe transversale schématique d'un transistor 1 selon un exemple d'un troisième mode de réalisation de l'invention. Le transistor 1 est ici du type obtenu par un procédé de fabrication de type grille en premier (pour Gate First en langue anglaise). Une grille 23 a ainsi été déposée et mise en 35 forme par gravure, avant le dépôt d'une couche de diélectrique 32 détaillée par la suite. Par rapport au premier mode de réalisation, le transistor 1 reprend ici la même structure et géométrie de substrat 11, de couche d'adaptation 12, de couche semi-conductrice tampon 13, de couche de canal 14, de couche barrière 40 15. Une couche de gaz d'électrons 16 est ici aussi intrinsèquement formée au ICG11077 FR Depot Texte.docx 3061355 13 niveau de l'interface entre les couches 14 et 15. Le transistor 1 comprend ici les mêmes structures et géométrie de contact 21 et 22 que dans le premier mode de réalisation. La grille de commande 23 comporte une couche de semi-conducteur 231 5 non dopée ou à dopage de type P (par exemple du GaN non dopé ou dopé P) disposée sur la couche semi conductrice 15. La couche 231 peut par exemple présenter une épaisseur comprise entre 10 et 200 nm. La couche 231 peut par exemple présenter un dopage de type P avec une concentration comprise entre 1017 et 1021 cm-3. Une couche de métal de grille 232 est disposée sur la couche 10 de semi-conducteur 231. Le métal de grille 232 peut par exemple être réalisé en Ta, TaN, TiN, Pd, W ou WSi2. Une couche de diélectrique 32 s'étend ici en continu en contact sur la couche 15, entre la source 21 et la grille de commande 23 d'une part, et entre le drain 22 et la grille de commande 23 d'autre part. Le transfert d'énergie ici se fait 15 comme illustré dans la figure la. La figure 10 est un transistor 1 selon un quatrième mode de réalisation : identique au premier mode sauf ajout d'une couche de passivation entre l'hétérostructure et le film contraint. 20 La figure 15 10 est une vue en coupe transversale schématique d'un autre exemple de transistor 1 de type HEMT selon le deuxième mode de réalisation de l'invention. Par rapport à l'exemple précédent du premier exemple de réalisation, la couche de diélectrique 32 est remplacée par une couche de diélectrique 30 incluant une superposition d'une première couche diélectrique 31 et d'une 25 deuxième couche diélectrique 32. La couche de diélectrique 31 s'étend ici en continu en contact sur la couche 15, entre la source 21 et la grille de commande 23 d'une part, et entre le drain 22 et la grille de commande 23 d'autre part. La couche de diélectrique 31 s'étend ici sur les parois latérales et la paroi supérieure de la grille 23. 30 La première couche 31 joue typiquement le rôle de couche de passivation, par exemple sélectionnée dans le groupe constitué des nitrures de silicium, des oxynitrures de silicium, de l'A1203 et des oxydes de silicium. La couche 31 est par exemple déposée par un procédé LPCVD (dépôt chimique en phase vapeur à basse pression) ou PEVCD (dépôt chimique en phase vapeur assisté par 35 plasma). La couche 31 est optimisée pour assurer la passivation de la face supérieure de la couche 15, et sert notamment à limiter les fuites au niveau de la face supérieure de la couche 15. La deuxième couche 32 est formée sur la couche 31. La deuxième couche 32 est typiquement une couche sélectionnée dans le groupe constitué des 40 nitrures de silicium, des oxynitrures de silicium, des oxydes de silicium, du ICG11077 FR Depot Texte.docx 3061355 14 carbone amorphe, et de l'A1203. La couche 32 est optimisée pour présenter une cohésion avec la couche 31, de façon à permettre un transfert d'énergie élastique entre elle et la couche 31. ICG11077 FR Depot Texte.docx REVENDICATIONS1. Transistor à effet de champ (1) à haute mobilité électronique de type normalement bloqué, comprenant : -une couche de canal incluant une première couche semiconductrice (14) ; -une couche barrière incluant une deuxième couche semiconductrice (15), les première et deuxième couches semiconductrices (14, 15) étant superposées pour former une couche de gaz d'électrons (16) au niveau de leur interface ; -des première et deuxième électrodes de conduction (21, 22) connectées électriquement à la couche de gaz d'électrons (16) ; -une grille de commande (23) formée au-dessus de la couche de canal (14) entre lesdites première et deuxième électrodes de conduction (21, 22) ; Caractérisé en ce qu'il comprend en outre : -une couche contrainte (32) s'étendant en contact sur la couche barrière (15) entre la première électrode de conduction (21) et la grille de commande (23) d'une part, et entre la deuxième électrode de conduction (22) et la grille de commande (23) d'autre part, ladite couche contrainte (32) n'étant pas en contact avec la couche barrière à l'aplomb de la grille de commande de sorte que la relaxation élastique de la couche contrainte (32) au niveau de la grille génère des charges électrostatiques de signe négatif dans au moins une couche parmi la couche barrière, la couche de canal ou dans ladite grille de commande. 2. Transistor à effet de champ (1) selon la revendication 1, dans lequel ladite grille de commande (23) comprend une couche de matériau semi-conducteur (231) à dopage de type P formée sur la couche barrière (15), et une couche métallique (232) formée sur la couche de matériau semi-conducteur à dopage de type P. 3. Transistor à effet de champ (1) selon la revendication 2, dans lequel la couche de matériau semi-conducteur (231) à dopage de type P est en GaN à dopage de type P. 4. Transistor à effet de champ (1) selon l'une quelconque des revendications précédentes, dans lequel ladite couche contrainte présente au moins une contrainte normale selon une direction allant de la première électrode de conduction à la deuxième électrode de conduction de sorte que la relaxation élastique de la couche contrainte (32) au niveau de la grille génère des charges électrostatiques de signe négatif dans au moins ladite couche parmi la couche barrière, la couche de canal ou dans ladite grille de commande. ICG11077 FR Depot Texte.docx 3061355 16 5. Transistor à effet de champ (1) selon l'une quelconque des revendications précédentes, dans lequel ladite couche contrainte (30) inclut une couche de passivation (31) en contact avec la couche barrière (15). 5 6. Transistor à effet de champ (1) selon la revendication 5, dans lequel ladite couche contrainte (30) inclut une autre couche (32) recouvrant ladite couche de passivation, ladite autre couche étant formée dans un matériau sélectionné dans le groupe constitué de nitrures de silicium, d'oxynitrures de silicium, de 10 Si02 ou d'A1203. 7. Transistor à effet de champ (1) selon l'une quelconque des revendications précédentes, dans lequel ladite contrainte normale dans la couche contrainte (30) présente une amplitude au moins égale à 300MPa. 15 8. Transistor à effet de champ (1) selon l'une quelconque des revendications précédentes, dans lequel la première couche semi-conductrice est en GaN obtenu par croissance avec une polarité Gallium ou face Ga suivant l'axe [0 0 0 1] avec une liaison orientée Ga-N pointant vers la surface, une contrainte 20 résiduelle de la couche contrainte (32) étant négative, ladite couche contrainte étant dite déposée en compression, induisant une déformation latérale en compression dans la couche de canal et la couche barrière sous la grille de commande. 25 9. Transistor à effet de champ (1) selon l'une quelconque des revendications 1 à 7, dans lequel la première couche semi-conductrice est en GaN obtenu par croissance avec une polarité face N suivant l'axe [0 0 0 1], une contrainte résiduelle de la couche contrainte (32) étant positive, ladite couche contrainte étant dite déposée en tension, induisant une 30 déformation latérale en tension dans la couche de canal et la couche barrière sous la grille de commande. 10. Transistor à effet de champ (1) selon l'une quelconque des revendications précédentes, dans lequel ladite charge électrostatique volumique continue 35 s'étend sur toute la longueur de la grille de commande (23). 11. Transistor à effet de champ selon l'une quelconque des revendications précédentes, dans lequel Lg est inférieur ou égal à 1,5pm. ICG11077 FR Depot Texte.docx 3061355 17 12.Transistor à effet de champ selon l'une quelconque des revendications précédentes, dans lequel ladite couche contrainte s'étend en continu entre la grille de commande et la première électrode de conduction d'une part, et entre la grille de commande et la deuxième électrode de conduction d'autre part. ICG11077 FR Depot Texte.docx