FR 3061608 A1 20180706 FR 1663508 A 20161229 B15657 - Backside NW 1 DISPOSITIF OPTOELECTRONIQDE A DIODES ELECTROLUMINESCENTES Domaine La présente demande concerne un dispositif optoélectronique, notamment un écran d'affichage ou un dispositif de projection d'images, à diodes électroluminescentes à base de 5 matériaux semiconducteurs et leurs procédés de fabrication. Exposé de l'art antérieur Un pixel d'une image correspond à l'élément unitaire de l'image affichée par le dispositif optoélectronique. Lorsque le dispositif optoélectronique est un écran d'affichage d'images 10 couleur, il comprend en général pour l'affichage de chaque pixel de l'image au moins trois composants, également appelés sous-pixels d'affichage, qui émettent chacun un rayonnement lumineux sensiblement dans une seule couleur (par exemple, le rouge, le vert et le bleu). La superposition des rayonnements émis par ces 15 trois sous-pixels d'affichage fournit à l'observateur la sensation colorée correspondant au pixel de l'image affichée. Dans ce cas, on appelle pixel d'affichage du dispositif optoélectronique l'ensemble formé par les trois sous-pixels d'affichage utilisés pour l'affichage d'un pixel d'une image. 20 Il existe des dispositifs optoélectroniques comprenant des diodes électroluminescentes ayant des éléments semiconducteurs de taille micrométrique ou nanométrique, par 3061608 B15657 - Backside NW 2 exemple en au moins un élément du groupe III et un élément du groupe V, appelé par la suite composé III-V, notamment le nitrure de gallium (GaN) Les dispositifs optoélectroniques peuvent comprendre 5 des blocs de matériaux photoluminescents formés sur les diodes électroluminescentes. Chaque bloc est adapté à convertir le rayonnement émis par les diodes électroluminescentes en un rayonnement souhaité. Les blocs sont situés sur les diodes électroluminescentes selon l'agencement des sous-pixels. 10 Dans un dispositif d'affichage d'images, il se produit de la diaphonie lorsque la lumière émise par la diode électroluminescente associée à un sous-pixel atteint le bloc photoluminescent associé à un autre sous-pixel. De façon à réduire la diaphonie entre sous-pixels et augmenter le contraste, il est 15 connu de prévoir des murs opaques ou réfléchissants entre les blocs photoluminescents. Les murs peuvent être formés par des techniques de galvanoplastie. Toutefois, ces techniques ne permettent généralement pas de former des murs ayant un rapport d'aspect qui soit adapté aux dimensions des sous-pixels et des 20 blocs photoluminescents, notamment pour des sous-pixels ayant une dimension latérale inférieure à 15 gm. Il est souhaitable d'avoir des murs hauts et minces. Les technologies standard permettent de former soit un mur haut et épais soit un mur mince et petit. En particulier, il est souhaitable d'obtenir un rapport d'aspect 25 aussi élevé que possible, et de préférence supérieur à 5. Il est en outre souhaitable de diminuer l'espace occupé par les murs. Il existe des procédés de fabrication de dispositifs optoélectroniques qui comprennent la formation de tranchées dans un substrat pour délimiter les sous-pixels. Toutefois, il est 30 difficile d'avoir une densité élevée de tranchées pour obtenir un pas fin notamment pour des sous-pixels ayant une dimension latérale inférieure à 15 gm. Il existe en outre des procédés de fabrication de dispositifs optoélectroniques qui comprennent le retrait complet 35 ou partiel du substrat sur lequel les diodes électroluminescentes 3061608 B15657 - Backside NW 3 sont formées. Toutefois, il peut y avoir un risque de formation de fissurations lors du retrait du substrat et la formation des murs. Résumé Ainsi, un objet d'un mode de réalisation est de pallier au moins en partie les inconvénients des dispositifs optoélectroniques décrits précédemment comprenant des diodes électroluminescentes ayant des éléments semiconducteurs micrométriques ou nanométriques, agencés pour former des sous- pixels d'affichage. Un autre objet d'un mode de réalisation est que la diaphonie entre sous-pixels adjacents est réduite. Un autre objet d'un mode de réalisation est que le contraste est augmenté. Un autre objet d'un mode de réalisation est que le dispositif optoélectronique comprend des sous-pixels ayant une dimension latérale inférieure à 15 Ainsi, un mode de réalisation prévoit un procédé de fabrication d'un dispositif optoélectronique comprenant les 20 étapes successives suivantes : a) prévoir un substrat au moins en partie en un matériau semiconducteur et ayant des première et deuxième faces opposées ; b) former des diodes électroluminescentes sur le substrat, chaque diode électroluminescente comprenant un microfil 25 ou nanofil semiconducteur recouvert d'une coque ; c) former une couche d'encapsulation entourant les diodes électroluminescentes ; d) former des plots conducteurs sur la couche d'encapsulation, du côté de la couche d'encapsulation opposé au 30 substrat, en contact avec les diodes électroluminescentes ; et e) former des ouvertures traversantes dans le substrat depuis le côté de la deuxième face, lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant des murs dans le substrat. 3061608 B15657 - Backside NW 4 Selon un mode de réalisation, le procédé comprend en outre l'étape de : f) former des blocs photoluminescents dans au moins certaines des ouvertures. 5 Selon un mode de réalisation, l'étape b) comprend la formation d'une couche de germination en contact avec le substrat, la couche de germination étant en un matériau favorisant la croissance du micron' ou nanofil semiconducteur et faire croître les fils sur la couche de germination. 10 Selon un mode de réalisation, la couche de germination peut être au moins en partie en nitrure d'aluminium, en bore, en nitrure de bore, en titane, en nitrure de titane, en tantale, en nitrure de tantale, en hafnium, en nitrure d'hafnium, en niobium, en nitrure de niobium, en zirconium, en borate de zirconium, en 15 nitrure de zirconium, en carbure de silicium, en nitrure et carbure de tantale, en nitrure de magnésium sous la forme MgxNy, où x est égal à 3 à 10 % près et y est égal à 2 à 10 % près, en nitrure de magnésium et de gallium, en tungstène, en nitrure de tungstène, ou en une combinaison de ces composés. Selon un mode de réalisation, le procédé comprend en outre, avant l'étape e), l'étape d'amincissement du substrat. Selon un mode de réalisation, le procédé comprend en outre, avant l'étape e), l'étape de fixation de la couche d'encapsulation à un circuit électronique ou à une poignée. Selon un mode de réalisation, le procédé comprend outre, avant l'étape d), l'étape de gravure de tranchées dans couche d'encapsulation entre les diodes électroluminescentes l'étape de recouvrement de chaque tranchée d'un revêtement isolant électriquement, et le remplissage au moins partiel de chaque 30 tranchée avec un matériau de remplissage et/ou le maintien d'air ou d'un vide partiel dans chaque tranchée. Selon un mode de réalisation, à l'étape d), les plots conducteurs sont formés en contact avec les coques. Selon un mode de réalisation, le procédé comprend, avant 35 l'étape d), l'étape de gravure de portions des coques pour exposer en la et 3061608 B15657 - Backside NW 5 les extrémités des microfils ou nanofils semiconducteurs, les plots conducteurs, à l'étape d) étant formés en contact avec les microfils ou nanofils semiconducteurs et étant isolés électriquement des coques. 5 Selon un mode de réalisation, chaque microfil ou nanofil semiconducteur comprend des faces latérales et une face de sommet opposée au substrat et dans lequel, pour chaque diode électroluminescente, la coque recouvre les faces latérales et la face de sommet du microfil ou nanofil. 10 Selon un mode de réalisation, chaque microfil ou nanofil semiconducteur comprend des faces latérales et une face de sommet opposée au substrat et dans lequel, pour chaque diode électroluminescente, la coque recouvre seulement la face de sommet du microfil ou nanofil. 15 Un autre mode de réalisation prévoit un dispositif optoélectronique comprenant : des diodes électroluminescentes, chaque diode électroluminescente comprenant un microfil ou nanofil semiconducteur recouvert d'une coque, les diodes 20 électroluminescentes étant entourées d'une couche d'encapsulation ; des murs au moins en partie en un matériau semiconducteur reposant sur la couche d'encapsulation, lesdits murs délimitant des ouvertures, lesdites ouvertures faisant face 25 au moins en partie aux diodes électroluminescentes ; et des plots conducteurs, du côté de la couche d'encapsulation opposé aux murs, en contact avec les diodes électroluminescentes. Selon un mode de réalisation, le dispositif comprend en 30 outre des blocs photoluminescents dans au moins certaines des ouvertures. Selon un mode de réalisation, le dispositif comprend en outre, entre les murs et la couche d'encapsulation, une couche de germination en contact avec les murs, la couche de germination 3061608 B15657 - Backside NW 6 étant en un matériau favorisant la croissance des microfils ou nanofils semiconducteurs. Selon un mode de réalisation, la couche de germination peut être au moins en partie en nitrure d'aluminium, en bore, en 5 nitrure de bore, en titane, en nitrure de titane, en tantale, en nitrure de tantale, en hafnium, en nitrure d'hafnium, en niobium, en nitrure de niobium, en zirconium, en borate de zirconium, en nitrure de zirconium, en carbure de silicium, en nitrure et carbure de tantale, en nitrure de magnésium sous la forme MgxNy, 10 où x est égal à 3 à 10 % près et y est égal à 2 à 10 % près, en nitrure de magnésium et de gallium, en tungstène, en nitrure de tungstène, ou en une combinaison de ces composés. Selon un mode de réalisation, le dispositif comprend en outre des tranchées s'étendant dans la couche d'encapsulation, 15 chaque tranchée étant au moins recouverte d'un revêtement réfléchissant. Selon un mode de réalisation, les plots conducteurs sont en contact avec les coques. Selon un mode de réalisation, les plots conducteurs sont en contact avec les microfils ou nanofils semiconducteurs et isolés électriquement des coques. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de 25 réalisation particuliers faite à titre non limitatif en modes de relation avec les figures jointes parmi lesquelles : les figures 1 et 2 sont des vues en coupe schématiques d'un mode de réalisation d'un dispositif optoélectronique ; la figure 3 est une vue en coupe plus détaillée d'une 30 diode électroluminescente du dispositif optoélectronique de la figure 1 ; les figures 4 et 5 sont des vues analogues respectivement aux figures 1 et 3 d'un autre mode de réalisation d'un dispositif optoélectronique ; 20 sont 3061608 B15657 - Backside NW 7 les figures 6A à 6F sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique représenté sur les figures 1 et 2 ; 5 les figures 7A à 7F sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique représenté sur la figure 4 ; et les figures 8 à 12 sont des vues en coupe, partielles 10 et schématiques, de modes de réalisation de dispositifs optoélectroniques. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme 15 cela est habituel dans la représentation des circuits électroniques, les diverses figures ne sont pas tracées à l'échelle. En outre, seuls les éléments utiles à la compréhension de la présente description ont été représentés et sont décrits. En particulier, les moyens de polarisation d'une diode 20 électroluminescente d'un dispositif optoélectronique sont bien connus de l'homme de l'art et ne sont pas décrits. Dans la suite de la description, sauf indication contraire, les termes "sensiblement", "environ" et "de l'ordre de" signifient "à 10 % près". En outre, on appelle "zone active" 25 d'une diode électroluminescente la région de la diode électroluminescente depuis laquelle est émise la majorité du rayonnement électromagnétique fourni par la diode électroluminescente. De plus, lorsqu'un premier élément est dit relié à un deuxième élément par une relation d'épitaxie, ceci signifie que le premier élément est formé à partir d'une première couche et que le deuxième élément est formé à partir d'une deuxième couche qui est formée par épitaxie sur la première couche ou inversement. En outre, le terme "particule" tel qu'utilisé dans le 35 cadre de la présente demande doit être compris dans un sens large 3061608 B15657 - Backside NW 8 et correspond non seulement à des particules compactes ayant plus ou moins une forme sphérique mais aussi à des particules anguleuses, des particules aplaties, des particules en forme de flocons, des particules en forme de fibres, ou des particules 5 fibreuses, etc. On comprendra que la "taille" des particules dans le cadre de la présente demande signifie la plus petite dimension transversale des particules. On entend par particules d'un matériau les particules prises individuellement, c'est-à-dire les éléments unitaires du matériau, sachant que le matériau peut se 10 présenter sous la forme d'agglomérats de particules. Par l'expression "taille moyenne" de particules, on entend selon la présente demande la moyenne arithmétique des tailles des particules, c'est-à-dire la somme des tailles des particules divisée par le nombre de particules. La granulométrie des 15 particules peut être mesurée par granulométrie laser en utilisant, par exemple, un Malvern Mastersizer 2000. La présente demande concerne des dispositifs optoélectroniques comprenant des diodes électroluminescentes comprenant des éléments semiconducteurs de taille micrométrique 20 ou nanométrique, notamment des microfils ou nanofils semiconducteurs. Le terme "microfil" ou "nanofil" désigne une structure tridimensionnelle de forme allongée selon une direction privilégiée dont au moins deux dimensions, appelées dimensions 25 mineures, sont comprises entre 5 nm et 2,5 gm, de préférence entre 50 nm et 2,5 gm, la troisième dimension, appelée dimension majeure, étant supérieure ou égale à 1 fois, de préférence supérieure ou égale à 5 fois et encore plus préférentiellement supérieure ou égale à 10 fois, la plus grande des dimensions 30 mineures. Dans certains modes de réalisation, les dimensions mineures peuvent être inférieures ou égales à environ 1 gm, de préférence comprises entre 100 nm et 1 gm, plus préférentiellement entre 100 nm et 800 nm. Dans certains modes de réalisation, la hauteur de chaque microfil ou nanofil peut être supérieure ou 35 égale à 500 nm, de préférence comprise entre 1 gm et 50 gm. 3061608 B15657 - Backside NW 9 Dans la suite de la description, on utilise le terme "fil" pour signifier "microfil ou nanofil". De préférence, la ligne moyenne du fil qui passe par les barycentres des sections droites, dans des plans perpendiculaires à la direction privi5 légiée du fil, est sensiblement rectiligne et est appelée par la suite "axe" du fil. La base du fil a, par exemple, une section droite ayant une forme hexagonale, circulaire ou carrée selon la structure cristalline du fil. Dans la description qui suit, des modes de réalisation 10 vont être décrits dans le cas d'un dispositif optoélectronique à diodes électroluminescentes comprenant des éléments semiconducteurs ayant la forme de microfils ou de nanofils avec une section droite constante. Toutefois, dans tous ces modes de réalisation, les éléments ayant la forme de microfils ou de 15 nanofils peuvent être remplacés par des éléments ayant la forme de microfils ou de nanofils avec une section droite qui varie, par exemple des microfils ou des nanofils ayant la forme d'un cône ou d'un tronc de cône. Les figures 1 et 2 représentent un mode de réalisation 20 d'un dispositif optoélectronique 10, par exemple correspondant à un écran d'affichage ou à un dispositif de projection d'images. La figure 3 est une vue plus détaillée d'une partie de la figure 1. Le dispositif 10 comprend deux circuits intégrés 12, 14. 25 Le premier circuit intégré 12 comprend des diodes électroluminescentes 16 et est appelé circuit optoélectronique ou puce optoélectronique dans la suite de la description. Le deuxième circuit intégré 14 comprend des composants électroniques, non représentés, notamment des transistors, utilisés pour la commande 30 des diodes électroluminescentes 16 du premier circuit intégré 12. Le deuxième circuit intégré 14 est appelé circuit de commande ou puce de commande dans la suite de la description. Le circuit optoélectronique 12 est fixé au circuit de commande 14. Selon le type de fixation, des plots de fixation 18 peuvent être présents entre la puce optoélectronique 12 et la puce de commande 14. 3061608 B15657 - Backside NW 10 Le circuit optoélectronique 12 comprend de bas en haut en figure 1 : un substrat semiconducteur 20 comprenant une face inférieure 22 et une face supérieure 24, la face supérieure 24 5 étant de préférence plane au moins au niveau des diodes électroluminescentes 16 ; des ouvertures 26 s'étendant dans le substrat 20 depuis la face inférieure 22 jusqu'à la face supérieure 24, les parties du substrat 20 entre des ouvertures 26 adjacentes formant des 10 premiers murs 28 ; un revêtement réfléchissant ou absorbant la lumière ou un guide d'onde 30 recouvrant les faces latérales de chaque ouverture 26 ; une couche conductrice électriquement 32 recouvrant les 15 revêtements 30, le fond de chaque ouverture 26 et recouvrant en outre la face inférieure 22 au moins entre les ouvertures 26 ; des blocs photoluminescents 34 situés dans au moins certaines des ouvertures 26, les autres ouvertures étant éventuellement remplies d'un matériau transparent ou remplies 20 d'air ; des filtres 36 sur la face inférieure 22 recouvrant au moins certains des blocs photoluminescents 34 ; une couche de germination 38 en un matériau favorisant la croissance des fils et disposée sur la face supérieure 24 sur 25 les murs 28, la couche de germination 38 comprenant des ouvertures traversantes 40 pour chaque bloc photoluminescent 34 ; une couche isolante 42 recouvrant la couche de germination 38 et les blocs photoluminescents 34 et comprenant des ouvertures 44 ; 30 des fils 46, chaque fil 46 étant en contact avec la couche conductrice 32 au travers de l'une des ouvertures 44 ; pour chaque fil, une coque 48, représentée seulement en figure 3, comprenant un empilement de couches semiconductrices recouvrant le fil 46, l'ensemble formé par chaque fil 46 et la 35 coque 48 associée formant la diode électroluminescente 16, la 3061608 B15657 - Backside NW 11 coque 48 comprenant en outre une zone active, non représentée, qui est la couche depuis laquelle la majorité du rayonnement électromagnétique fourni par le diode électroluminescente 16 est émis ; 5 une couche d'encapsulation isolante électriquement 50 recouvrant la couche isolante 42, s'étendant autour des diodes électroluminescentes 16 et délimitant une face supérieure 52 ; des deuxièmes murs 54 réfléchissants s'étendant au travers de la couche d'encapsulation 50 et entourant chaque diode 10 électroluminescente 16 ; et un élément conducteur électriquement 56, appelé via dans la description qui suit, s'étendant au travers de la couche d'encapsulation 50 et au contact avec le substrat 20 du côté de la face 24. 15 En figure 1, il est représenté seulement un fil 46 associé avec chaque ouverture 26. Selon un autre mode de réalisation, deux fils 46 ou plus de deux fils 46 peuvent être associés avec la même ouverture 26, chaque fil 46 associé avec la même ouverture 26 étant en contact avec la couche conductrice 32 20 au fond de ladite ouverture 26. Comme cela est représenté en figure 2, dans le présent mode de réalisation, les murs 54 forment une grille et les diodes électroluminescentes 16 sont disposées en rangées et en colonnes. A titre d'exemple, neuf sous-pixels Pix sont représentés en figure 25 2. Les murs 28 peuvent être alignés avec les murs 54 et former en outre une grille. Dans le présent mode de réalisation, les ouvertures 26 peuvent avoir une forme carrée. Toutefois, la forme des ouvertures 26 peut être différente. Selon un autre mode de réalisation, chaque ouverture 26 peut avoir une forme hexagonale, 30 par exemple centrée sur la diode électroluminescente 16. Les plots de fixation 18 sont situés sur la face 52 et sont en contact avec les diodes électroluminescentes 16. Selon un mode de réalisation, un plot de fixation 18 est prévu pour chaque sous-pixel Pix. Un plot de fixation 58 est disposé sur la face 52 35 en contact avec le via conducteur 56. 3061608 B15657 - Backside NW 12 En fonctionnement, des tensions sont appliquées entre les plots 18 et le plot 58 de sorte que, pour chaque sous-pixel Pix, la diode électroluminescente 16 du sous-pixel Pix émet de la lumière avec une intensité qui dépend de la tension appliquée 5 entre le plot 58 et le plot de fixation 18 associés au sous-pixel Pix. Les murs 28 et 54 réduisent la diaphonie entre sous-pixels Pix adjacents. La diaphonie comprend les longueurs d'onde de lumière visible (telle que la lumière bleue émise par la diode électroluminescente) et de lumière invisible (telle que l'ultra-10 violet émis par la diode électroluminescente), et l'intensité de lumière (luminosité). En figure 1, seul un plot 58 et seul un via 56 sont représentés. Selon un mode de réalisation, plusieurs plots 58 et plusieurs vias 56 peuvent être prévus. Les fils 46 sont au moins en partie en au moins un 15 matériau semiconducteur. Le matériau semiconducteur peut être le silicium, le germanium, le carbure de silicium, un composé III-V, un compose II-VI, ou une combinaison d'au moins deux de ces composés. Les fils 46 peuvent être, au moins en partie, en 20 matériaux semiconducteurs comportant majoritairement un composé III-V, par exemple un composé III-N. Des exemples d'éléments du groupe III comprennent le gallium (Ga), l'indium (In) ou l'aluminium (Al). Des exemples de composés III-N sont GaN, AlN, InN, InGaN, AlGaN ou AlInGaN. D'autres éléments du groupe V 25 peuvent également être utilisés, par exemple, le phosphore ou l'arsenic. De façon générale, les éléments dans le composé peuvent être combinés avec différentes fractions molaires. Les fils 46 peuvent être, au moins en partie, en matériaux semiconducteurs comportant majoritairement un composé 30 II-VI. Des exemples d'éléments du groupe II comprennent des éléments du groupe IIA, notamment le béryllium (Be) et le magnésium (Mg) et des éléments du groupe IIB, notamment le zinc (Zn), le cadmium (Cd) et le mercure (Hg). Des exemples d'éléments du groupe VI comprennent des éléments du groupe VIA, notamment 35 l'oxygène (0) et le tellure (Te). Des exemples de composés II-VI 3061608 B15657 - Backside NW 13 sont ZnO, ZnMg0, CdZnO, CdZnMg0, CdHgTe, CdTe ou HgTe. De façon générale, les éléments dans le composé II-VI peuvent être combinés avec différentes fractions molaires. Les fils 46 peuvent comprendre un dopant. A titre 5 d'exemple, pour des composés III-V, le dopant peut être choisi parmi le groupe comprenant un dopant de type P du groupe II, par exemple, du magnésium (Mg), du zinc (Zn), du cadmium (Cd) ou du mercure (Hg), un dopant du type P du groupe IV, par exemple du carbone (C) ou un dopant de type N du groupe IV, par exemple du 10 silicium (Si), du germanium (Ge), du sélénium (Se), du souffre (S), du terbium (Tb) ou de l'étain (Sn). La hauteur de chaque fil 46 peut être dans la plage de 250 nm à 50 pm. Chaque fil 46 peut avoir une structure semiconductrice allongée selon un axe sensiblement 15 perpendiculaire à la face 24. Chaque fil 46 peut avoir une section droite hexagonale. Les axes de deux fils 46 adjacents peuvent être distants de 0,3 pin à 10 pin et de préférence de 1 gm à 5 pin. A titre d'exemple, les fils 46 peuvent être répartis de façon régulière, notamment selon un réseau hexagonal. 20 En figure 3, la coque 48 recouvre les faces latérales et la face de sommet du fil 46. Selon un mode de réalisation, la coque 48 peut être présente seulement sur la face de sommet du fil 46 opposée au substrat 20. La coque 48 peut comprendre un empilement de plusieurs 25 couches comprenant notamment : - une zone active recouvrant au moins en partie le fil 46 ; - une couche intermédiaire de type de conductivité opposé au fil 46 et recouvrant la couche active ; et 30 - une couche de liaison recouvrant la couche inter- médiaire et en contact avec le plot 18. La zone active est la couche depuis laquelle est émise la majorité du rayonnement fourni par la diode électroluminescente LED. Selon un exemple, la zone active peut comporter des moyens 35 de confinement. La zone active peut comprendre un puits quantique 3061608 B15657 - Backside NW 14 unique. Elle peut alors comprendre un matériau semiconducteur différent du matériau semiconducteur formant les fils 46 et la couche intermédiaire et ayant une bande interdite inférieure à celle des fils 46. La zone active peut comprendre des puits 5 quantiques multiples. Elle comprend alors un empilement de couches semiconductrices formant une alternance de puits quantiques et de couches barrières. Elle est par exemple formée d'une alternance de couches de GaN et de InGaN, un tel empilement étant appelée de façon générale une hétérostructure. Les couches de GaN et de InGaN 10 peuvent avoir des épaisseurs respectives de 3 nm à 20 nm (par exemple 6 nm) et de 1 nm à 10 nm (par exemple 2,5 nm). Les couches de GaN peuvent être dopées, par exemple, de type N ou P. Selon un autre exemple, la couche active peut comprendre une seule couche de InGaN, ayant par exemple une épaisseur supérieure à 10 nm. De 15 préférence, les couches de la zone active sont reliées au fil 46 par une relation d'épitaxie. La couche intermédiaire, par exemple dopée de type P, peut correspondre à une couche semiconductrice ou à un empilement de couches semiconductrices et permet la formation d'une jonction 20 P-N ou P-I-N, la couche active étant comprise entre la couche intermédiaire de type P et le fil 46 de la jonction P-N ou P-I-N. La couche de liaison peut correspondre à une couche semiconductrice ou à un empilement de couches semiconductrices et permet la formation d'un contact ohmique entre la couche 25 intermédiaire et le plot 18. A titre d'exemple, la couche de liaison peut être dopée très fortement du type opposé à la portion inférieure du fil 46, jusqu'à dégénérer les couches semiconductrices, par exemple dopée de type P à une concentration supérieure ou égale à 1020 atomes/um3. 30 L'empilement de couches semiconductrices peut comprendre une couche de blocage d'électrons en un alliage ternaire, par exemple en nitrure de gallium et d'aluminium (AlGaN) ou en nitrure d'indium et d'aluminium (AlinN) en contact avec la couche active et la couche intermédiaire, pour assurer une bonne répartition 35 des porteurs électriques dans la couche active. 3061608 B15657 - Backside NW 15 Le substrat 20 est au moins en partie en au moins matériau semiconducteur. Le matériau semiconducteur peut être le silicium, le germanium, le carbure de silicium, un composé III-V, un compose II-VI, ou une combinaison d'au moins deux de ces 5 composés. De préférence, le substrat 20 est en un matériau semiconducteur compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le substrat 20 peut être fortement dopé, légèrement dopé ou non dopé. De préférence, le substrat 20 est en silicium monocristallin. 10 La hauteur des murs 28, mesurée selon une direction perpendiculaire à la face 24, est dans la plage de 1 pin à 200 gm, de préférence de 5 }am à 30 gm. L'épaisseur des murs 28, mesurée selon une direction parallèle à la face 24, est dans la plage de 100 nm à 50 gm, de préférence de 1 pin à 10 gm. Dans la vue de la 15 figure 2, l'aire d'un sous-pixel Pix délimitée par les murs 54 correspond à l'aire d'un carré dont le côté varie de 0,1 pin à 100 pin, de préférence de 1 pin à 30 gm. La couche de germination 38 est en un matériau favorisant la croissance des fils 46. La couche de germination 38 20 peut correspondre à une structure multicouche. A titre d'exemple, le matériau composant la couche de germination 38 peut être un nitrure, un carbure ou un borure d'un métal de transition de la colonne IV, V ou VI du tableau périodique des éléments ou une combinaison de ces composés. A titre d'exemple, la couche de 25 germination 38 peut être en nitrure d'aluminium (A1N), en bore (B), en nitrure de bore (BN), en titane (Ti), en nitrure de titane (TiN), en tantale (Ta), en nitrure de tantale (TaN), en hafnium (Hf), en nitrure d'hafnium (HfN), en niobium (Nb), en nitrure de niobium (NbN), en zirconium (Zr), en borate de zirconium (ZrB2), 30 en nitrure de zirconium (ZrN), en carbure de silicium (SiC), en nitrure et carbure de tantale (TaCN), ou en nitrure de magnésium sous la forme MgxNy, où x est environ égal à 3 et y est environ égal à 2, par exemple du nitrure de magnésium selon la forme Mg3N2 ou nitrure de magnésium et de gallium (MgGaN), en tungstène (W), 35 en nitrure de tungstène (WN), ou en une combinaison de ces 3061608 B15657 - Backside NW 16 composés. La couche de germination 38 peut être dopée du même type de conductivité que le substrat 20. La hauteur de la couche de germination 38, mesurée selon une direction perpendiculaire à la face 24, est dans la plage de 10 nm à 10 pin, de préférence entre 5 20 nm et 100 nm. De préférence, les fils 46 sont reliés à la couche de germination 38 par une relation d'épitaxie. Selon un mode de réalisation, la couche de germination 38 peut ne pas être présente. Les plots 18, 58 sont en un matériau conducteur, par 10 exemple un métal tel que l'aluminium (Al), l'argent (Ag), le cuivre (Cu), l'or (Au), l'étain (Sn), le nickel (Ni), le palladium (Pd), le zinc (Zn) ou les alliages de deux et trois de ces métaux tels que or-étain (AuSn), argent-étain (AgSn), cuivre-argent (CuAg), nickel-palladium (NiPd). 15 Les ouvertures 26 peuvent être remplies avec les blocs photoluminescents 34. Selon un mode de réalisation, toutes les ouvertures 26 sont remplies avec les blocs photoluminescents 34. Selon un autre mode de réalisation, certaines ouvertures 26 sont remplies avec les blocs photoluminescents 34 et certaines 20 ouvertures 26 ne sont pas remplies avec les blocs photoluminescents 34. Selon un mode de réalisation, toutes les ouvertures 26 ne sont pas remplies avec les blocs photoluminescents 34. Chaque bloc photoluminescent 34 comprend des luminophores adaptés, lorsqu'ils sont excités par la lumière 25 émis par la diode électroluminescente 16 du sous-pixel Pix, à émettre de la lumière à une longueur d'onde différente de la longueur d'onde de la lumière émise par la diode électroluminescente 16. Chaque bloc photoluminescent 34 comprend des particules 30 d'au moins un matériau photoluminescent. Un exemple d'un matériau photoluminescent est le grenat d'yttrium et d'aluminium (YAG) activé par l'ion cérium trivalent, également appelé YAG:Ce ou YAG:Ce3+. La taille moyenne des particules des matériaux photoluminescents classiques est généralement supérieure à 5 3061608 B15657 - Backside NW 17 Selon un mode de réalisation, chaque bloc photoluminescent 34 comprend une matrice dans laquelle sont dispersées des particules monocristallines de taille nanométrique d'un matériau semiconducteur, également appelées nanocristaux 5 semiconducteurs ou particules de nanoluminophores par la suite. Le rendement quantique interne QYint d'un matériau photoluminescent est égal au rapport entre le nombre de photons émis et le nombre de photons absorbés par la substance photoluminescente. Le rendement quantique interne QYint des nanocristaux semiconducteurs 10 est supérieur à 5 %, de préférence supérieur à 10 %, plus préférentiellement supérieur à 20 %. Selon un mode de réalisation, la taille moyenne des nanocristaux est dans la plage de 0,5 nm et 1000 nm, de préférence de 0,5 nm à 500 nm, encore plus préférentiellement de 1 nm à 15 100 nm, notamment de 2 nm à 30 nm. Pour des dimensions inférieures à 50 nm, les propriétés de photoconversion des nanocristaux semiconducteurs dépendent essentiellement de phénomènes de confinement quantique. Les nanocristaux semiconducteurs correspondent alors à des boîtes quantiques. 20 Selon un mode de réalisation, le matériau semiconducteur des nanocristaux semiconducteurs est choisi parmi le groupe comprenant le séléniure de cadmium (CdSe), le phosphure d'indium (InP), le sulfure de cadmium (CdS), le sulfure de zinc (ZnS), le séléniure de zinc (ZnSe), le tellurure de cadmium (CdTe), le 25 tellurure de zinc (ZnTe), l'oxyde de cadmium (CdO), l'oxyde de zinc et de cadmium (ZnCdO), le sulfure de zinc et de cadmium (CdZnS), le séléniure de zinc et de cadmium (CdZnSe), le sulfure d'argent et d'indium (AgInS2) et un mélange d'au moins deux de ces composés. Selon un mode de réalisation, le matériau 30 semiconducteur des nanocristaux semiconducteurs est choisi parmi les matériaux cités dans la publication au nom de Le Blevenec et al. de Physica Status Solidi (RRL) - Rapid Research Letters Volume 8, No. 4, pages 349-352, avril 2014. Selon un mode de réalisation, les dimensions des 35 nanocristaux semiconducteurs sont choisies selon la longueur 3061608 B15657 - Backside NW 18 d'onde recherchée du rayonnement émis par les nanocristaux semiconducteurs. A titre d'exemple, des nanocristaux de CdSe dont la taille moyenne est de l'ordre de 3,6 nm sont adaptés à convertir de la lumière bleue en lumière rouge et des nanocristaux de CdSe 5 dont la taille moyenne est de l'ordre de 1,3 nm sont adaptés à convertir de la lumière bleue en lumière verte. Selon un autre mode de réalisation, la composition des nanocristaux semiconducteurs est choisie selon la longueur d'onde recherchée du rayonnement émis par les nanocristaux semiconducteurs. 10 La matrice est en un matériau au moins en partie transparent. La matrice est, par exemple, en silice. La matrice est, par exemple, en n'importe quel polymère au moins en partie transparent, notamment en silicone, en époxy ou en acide polyacétique (PLA). La matrice peut être en un polymère au moins 15 en partie transparent utilisé avec les imprimantes tridimensionnelles, tels que le PLA. Selon un mode de réalisation, la matrice contient de 2 % à 90 %, de préférence de 10 % à 60 %, en poids de nanocristaux, par exemple environ 20 % en poids de nanocristaux. 20 L'épaisseur des blocs photoluminescents 34 dépend de la concentration de nanocristaux et du type de nanocristaux utilisé. La hauteur des blocs photoluminescents 34 est de préférence inférieure à la somme de la hauteur des murs 28 et de la couche de germination 38. 25 La couche isolante 42 peut être en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du Si3N4), en oxynitrure de silicium (notamment de formule générale SiOxNy, par exemple du Si2ON2), en 30 oxyde d'hafnium (Hf02) ou en diamant. L'épaisseur de la couche isolante 42, mesurée selon une direction perpendiculaire à la face 24, est dans la plage de 0,01 pin à 5 gm, de préférence de 0,05 pm à 0,5 pin. La couche isolante 42 peut correspondre à une structure monocouche ou à une structure multicouche de différents matériaux 35 diélectriques de la liste précédente. 3061608 B15657 - Backside NW 19 La couche conductrice 32 est adaptée à polariser chaque fil 46 et à laisser passer le rayonnement électromagnétique émis par les diodes électroluminescentes LED. La couche conductrice 32 peut être en un matériau conducteur et transparent tel que le 5 graphène ou un oxyde conducteur transparent (TCO), par exemple l'oxyde d'indium-étain (ITO) ou l'oxyde de zinc dopé à l'aluminium (AZO) ou l'oxyde de zinc dopé au gallium (GZO). A titre d'exemple, la couche conductrice 32 a une épaisseur dans la plage de 5 nm à 1000 nm, de préférence de 20 nm à 100 nm. 10 Les revêtements 30 peuvent correspondre à des revêtements réfléchissants, par exemple en un métal tel que l'aluminium, l'argent, le cuivre, le ruthénium ou le zinc. Les revêtements 30 peuvent en outre correspondre à des guides d'ondes, par exemple en un ou de multiples matériaux diélectriques. Les 15 revêtements 30 peuvent correspondre à des revêtements absorbant la lumière (par exemple comprenant une surface de couleur sombre) par assurer un bon contraste par rapport aux sous-pixels voisins lorsque le sous-pixel est éteint. Chaque revêtement 30 peut correspondre à la combinaison d'un revêtement réfléchissant et 20 d'un guide d'onde ou d'un revêtement absorbant la lumière et d'un guide d'onde. Les murs 54 et le via 56 peuvent être en un métal tel que l'aluminium, l'argent, le cuivre ou le zinc. Les murs 54 peuvent comprendre un coeur recouvert d'une couche réfléchissante, 25 par exemple en un métal tel que l'aluminium, l'argent, le cuivre ou le zinc. Le coeur peut être en un matériau diélectrique. Selon un mode de réalisation, les coeurs des murs 54 correspondent à des cavités qui peuvent être remplies d'air ou d'un vide partiel. La hauteur des murs 54 est de préférence approximativement la même 30 que la hauteur des fils 46. L'épaisseur des murs 54, mesurée selon une direction parallèle à la face 24, est dans la plage de 100 nm à 50 }am, de préférence de 500 nm à 10 gm. La distance minimale entre les murs 54 et les coques 48 est dans la plage de 1 pm à 50 gra, de préférence de 3 }am à 10 gra. 3061608 B15657 - Backside NW 20 La couche d'encapsulation 50 est en un ou de multiples matériaux diélectriques, par exemple les matériaux décrits pour la couche isolante 42. Selon un mode de réalisation, la couche d'encapsulation 50 comprend, pour chaque diode 5 électroluminescente 16, une première couche entourant ladite diode électroluminescente 16 et une deuxième couche entourant la première couche. Les première et deuxième couches peuvent être en matériaux diélectriques par exemple les matériaux décrits pour la couche isolante 42. 10 Les figures 4 et 5 sont des vues en coupe, partielles et schématiques, analogues respectivement aux figures 1 et 3 d'un autre mode de réalisation d'un dispositif optoélectronique 60 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 60 comprend les mêmes éléments que le dispositif 15 optoélectronique 10 représenté sur les figures 1 et 3 à la différence que la couche conductrice 32 n'est pas présente, qu'il comprend une couche conductrice électriquement 62 recouvrant une partie de chaque coque 48 et en contact avec les murs 54 et avec le via 56 et que les plots 18 sont en contact électrique avec les 20 fils 46 et sont isolés des coques 48 par une couche isolante électriquement 64. La couche conductrice électriquement 62 peut être du même matériau que la couche 32. L'épaisseur de la couche conductrice 62 est dans la plage de 5 nm à 1000 nm, de préférence 25 de 20 à 200 nm. La couche isolante 64 peut être du même matériau que la couche isolante 50. L'épaisseur de la couche isolante 64 est dans la plage de 10 nm à 1000 nm, de préférence de 50 nm à 300 nm. Les figures 6A à 6F sont des vues en coupe, partielles 30 et schématiques, des structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique 10 représenté sur les figures 1 à 3. La figure 6A représente la structure obtenue après les étapes suivantes : 3061608 B15657 - Backside NW 21 prévoir un substrat 70 monobloc ayant deux faces opposées 72, 74 ; former la couche de germination 38 sur la face 74 du substrat 70 ; 5 former la couche isolante 42 sur la couche de germination 38 ; former les ouvertures 44 dans la couche isolante 42 ; et former les diodes électroluminescentes 16 sur la couche 10 de germination 38, c'est-à-dire former les fils 46 sur la couche de germination 38 et former les coques 48, non représentées en figure 6A, sur les fils 46. Le substrat 70 est du même matériau que le substrat 20. La couche de germination 38 peut être réalisée par un procédé tel 15 que dépôt chimique en phase vapeur (CVD) ou dépôt chimique en phase vapeur aux organométalliques (MOCVD), également connu sous le nom d'épitaxie organométallique en phase vapeur (MOVPE). Toutefois, des procédés tels que l'épitaxie par jets moléculaires (MBE), la MBE à source de gaz (GSMBE), la MBE organométallique 20 (MOMBE), la MBE assistée par plasma (PAMBE), l'épitaxie par couche atomique (ALE), l'épitaxie en phase vapeur aux hydrures (HVPE) peuvent être utilisés, ainsi que le dépôt de couches atomiques (ALD). En outre, des procédés tels que l'évaporation ou la pulvérisation cathodique peuvent être utilisés. 25 Les fils 46 et les coques 48 peuvent être formés par un procédé du type CVD, MOCVD, MBE, GSMBE, PAMBE, ALE, HVPE, ALD. Un exemple d'un procédé de fabrication des fils 46 et des coques est décrit dans la demande de brevet US2015/0280053. Pour chaque diode électroluminescente 16, la coque 48 peut recouvrir les faces 30 latérales et la face de sommet du fil 46. Selon un autre mode de réalisation, la coque 48 peut n'être présente que sur la face de sommet du fil 46 opposée au substrat 70. La figure 6B représente la structure obtenue après les étapes suivantes : 3061608 B15657 - Backside NW 22 graver la couche isolante 42 et la couche de germination 38 au moins à l'emplacement où le via 56 doit être formé ; former une couche d'encapsulation 78 sur la couche isolante 42 et sur le fil 16, la hauteur de la couche 5 d'encapsulation 78 étant supérieure à la hauteur de la diode électroluminescente 16 ; et former des ouvertures ou des tranchées 80 au travers de la couche d'encapsulation 50 aux emplacements où les murs 54 et le via 56 doivent être formés. Les dimensions des ouvertures 80 10 correspondent aux dimensions souhaitées des murs 54 et du via 56. La gravure est arrêtée sur la couche isolante 42 ou la couche de germination 38 pour les ouvertures 80 prévues pour les murs 54. La gravure est arrêtée sur le substrat 70 pour l'ouverture 80 prévue pour le via 56. La gravure mise en oeuvre peut être une 15 gravure sèche, notamment lorsque des parois verticales sont requises pour les murs 54, par exemple en utilisant un plasma à base de chlore ou de fluor ou une gravure ionique réactive (RIE). La figure 6C représente la structure obtenue après les étapes suivantes : 20 former une couche conductrice sur la couche d'encapsulation 50, la couche conductrice remplissant les ouvertures 80 ; graver la couche conductrice et la couche d'encapsulation 78 jusqu'aux sommets des coques 48 des diodes 25 électroluminescentes 16, d'où il résulte la formation de la couche d'encapsulation 50, des murs 54 et du via 56. La figure 6D représente la structure obtenue après les étapes suivantes : former les plots 18, 58 sur la couche d'encapsulation 30 50 et en contact avec les coques 48 des diodes électroluminescentes 16, les plots 18 étant en contact avec les coques 48 des diodes électroluminescentes 16 et le plot 58 est en contact avec le via 56 ; 3061608 B15657 - Backside NW 23 fixer un support 84, également appelé poignée, à la couche d'encapsulation 50, en utilisant un matériau de liaison 85 ; et amincir le substrat 70 depuis le côté opposé au support 5 84 pour former le substrat 20. Les plots 18 et 58 peuvent être de préférence formés par dépôt électrochimique d'une couche conductrice électriquement sur la couche d'encapsulation 50, la couche conductrice étant formée du matériau des plots de contact 18 et 58, et en gravant la couche 10 conductrice pour délimiter les plots de contact 18 et 58. La gravure mise en oeuvre peut être une gravure sèche, par exemple utilisant un plasma à base de chlore et de fluor, une gravure ionique réactive (RIE) ou une gravure humide (par exemple en utilisant de l'acide fluorhydrique HF). 15 La figure 6E représente la structure obtenue après les étapes suivantes : graver les ouvertures 26 dans le substrat 20 et dans la couche de germination 38 jusqu'à la couche isolante 42 pour exposer la base de chaque fil 46 ; 20 former le revêtement réfléchissant 30 sur les faces latérales de chaque ouverture 26 ; et former la couche conductrice 32. Les dimensions des ouvertures 26 correspondent aux dimensions souhaitées des blocs photoluminescents 34. Cette 25 gravure peut être arrêtée sur la couche isolante 42. La gravure mise en oeuvre peut être une gravure sèche, par exemple utilisant un plasma à base de chlore et de fluor, une gravure ionique réactive (RIE) ou une gravure humide de préférence une gravure humide anisotrope utilisant l'hydroxyde de potassium (KOH) pour 30 le Si et . La figure 6F représente la structure obtenue après les étapes suivantes : former les blocs photoluminescents 34 dans les ouvertures 26 ; 3061608 B15657 - Backside NW 24 graver les parties des blocs photoluminescents 34 à l'extérieur des ouvertures 26 ; et former les filtres 36. Les blocs photoluminescents 34 peuvent être formés en 5 remplissant certaines ouvertures 26 avec une dispersion colloïdale de nanocristaux semiconducteurs dans une matrice de liaison, par exemple par un procédé dit additif, éventuellement en obturant certaines ouvertures 26 avec de la résine. Le procédé dit additif peut comprendre l'impression directe de la dispersion colloïdale 10 aux emplacements souhaités, par exemple par impression par jet d'encre, impression par aérosol, microtamponnage, photogravure, sérigraphie, flexographie, revêtement par pulvérisation, ou dépôt de gouttes. En retirant la poignée 84 et le matériau de liaison 85, 15 la puce optoélectronique 12 représentée en figure 1 est obtenue. Dans le présent mode de réalisation, la fixation de la puce de commande 14 à la puce optoélectronique 12 peut être réalisée en utilisant des inserts tels que des microbilles de connexion ou des bossages de type plot 18. A titre de variante, 20 la fixation de la puce de commande 14 à la puce optoélectronique 12 peut être réalisée par collage direct, sans utilisation d'inserts. Le collage direct peut comprendre un collage direct métal-métal de zones métalliques de la puce optoélectronique 12 et de zones métalliques de la puce de commande 14 et un collage 25 diélectrique-diélectrique de zones diélectriques à la surface de la puce optoélectronique 12 et de zones diélectriques à la surface de la puce de commande 14. La fixation de la puce de commande 14 à la puce optoélectronique 12 peut être réalisée par un procédé de thermocompression dans lequel la puce optoélectronique 12 est 30 plaquée contre la puce de commande 14, avec application d'une pression et d'un chauffage. Les figures 7A à 7F sont des vues en coupe, partielles et schématiques, des structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif 35 optoélectronique 60 représenté en figure 4. 3061608 B15657 - Backside NW 25 La figure 7A représente la structure obtenue après les étapes décrites précédemment en relation avec la figure 6A et après l'étape de formation de la couche conductrice 62 recouvrant la couche isolante 42 et recouvrant les coques 48 des diodes 5 électroluminescentes 16 à l'exception des sommets de coques 48. Selon un mode de réalisation, à cette étape, la couche conductrice 62 recouvre complètement les coques 48. La figure 7B représente la structure obtenue après les étapes décrites précédemment en relation avec les figures 6B et 10 6C à la différence que la couche d'encapsulation 50 est formée sur la couche conductrice 62 et que la couche conductrice 62 n'est pas gravée à l'emplacement du via 56. La couche d'encapsulation 50 est disposée entre les fils 46 et/ou les murs 54 et le via 56. La figure 7C représente la structure obtenue après les 15 étapes suivantes : graver les sommets des coques 48 pour exposer les extrémités des fils 46 ; former la couche isolante électriquement 64 recouvrant la couche d'encapsulation 50 ; et 20 graver des ouvertures 86 dans la couche isolante 64 pour exposer les extrémités des fils 46 et pour exposer le via 56. La dimension latérale d'une ouverture 86 est inférieure à la dimension latérale du fil 46. Selon un exemple, lorsque la dimension latérale du fil 46 est d'environ 0,5 pm, la dimension 25 latérale d'une ouverture 86 peut être d'environ 0,3 gm. La figure 7D représente la structure obtenue après les étapes décrites précédemment en relation avec la figure 6D, les plots 18 étant en contact avec les extrémités des fils 46. La figure 7E représente la structure obtenue après les 30 étapes suivantes : graver les ouvertures 26 dans le substrat 20, la couche de germination 38 et la couche isolante 42 pour exposer la couche conductrice 62 et les fils 46 et les coques 48. La figure 7F représente la structure obtenue après les 35 étapes suivantes : 3061608 B15657 - Backside NW 26 former le revêtement réfléchissant 30 sur les faces latérales de chaque ouverture 26 ; et les étapes décrites précédemment en relation avec la figure 6F. 5 Après le retrait de la poignée 84, la puce optoélectronique 12 représentée en figure 4 est obtenue. Les figures 8 à 12 représentent différentes variantes du dispositif optoélectronique 60 représenté en figure 4. Sur ces figures, la puce de commande 14 n'est pas représentée. 10 La figure 8 est vue en coupe, partielle et schématique, analogue à la figure 4 d'un autre mode de réalisation d'un dispositif optoélectronique 90 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 90 comprend les mêmes éléments que le dispositif optoélectronique 60 15 représenté en figure 4, et comprend en outre la couche conductrice 32 représentée en figure 1, la couche conductrice 32 étant en contact avec la couche conductrice 62. Toutefois, la couche conductrice 32 est gravée autour de chaque diode électroluminescente 16 de façon à empêcher la couche conductrice 20 32 d'être en contact avec les fils 46. On obtient une augmentation de la conductivité électrique et thermique. La figure 9 est vue en coupe, partielle et schématique, analogue à la figure 8 d'un autre mode de réalisation d'un dispositif optoélectronique 95 comprenant des diodes 25 électroluminescentes. Le dispositif optoélectronique 95 comprend les mêmes éléments que le dispositif optoélectronique 90 représenté en figure 8 à la différence que les murs 54 ne sont pas en contact avec la couche conductrice 62. Le procédé de fabrication du dispositif optoélectronique 95 peut être plus 30 simple que le procédé de fabrication du dispositif optoélectronique 90 puisque, à l'étape représentée en figure 7B dans laquelle les ouvertures 80 sont gravées, le procédé de gravure n'a pas à être sélectionné pour s'arrêter sur la couche conductrice 62. 3061608 B15657 - Backside NW 27 La figure 10 est vue en coupe, partielle et schématique, analogue à la figure 8 d'un autre mode de réalisation d'un dispositif optoélectronique 100 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 100 comprend 5 les mêmes éléments que le dispositif optoélectronique 90 représenté en figure 8 à la différence que certains plots 18 sont connectés ensemble. De préférence, les plots 18 connectés ensemble sont associés à des sous-pixels adjacents émettant la même couleur. De ce fait, pour deux diodes électroluminescentes 16 10 associées aux plots 18 connectés, si l'une des diodes électroluminescentes ne fonctionne pas, il peut y avoir toujours une émission de lumière par l'autre diode électroluminescente. En outre, pour deux diodes électroluminescentes ou fils 16 associés aux plots 18 connectés, si l'un des plots 18 n'est pas connecté 15 correctement au circuit de commande 14, il y a toujours une connexion entre le circuit de commande 14 et le circuit optoélectronique 12 par l'autre plot 18. La figure 11 est une vue en coupe, partielle et schématique, analogue à la figure 8 d'un autre mode de réalisation 20 d'un dispositif optoélectronique 105 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 105 comprend les mêmes éléments que le dispositif optoélectronique 90 représenté en figure 8 à la différence que la couche de germination 38 n'est pas gravée dans les ouvertures 26. 25 fabrication du dispositif optoélectronique 105 simple que le procédé de fabrication Le procédé de peut être plus du dispositif optoélectronique 90 puisqu'il n'y a pas de gravure de la couche de germination 38. La figure 12 est vue en coupe, partielle et schématique, 30 analogue à la figure 8 d'un autre mode de réalisation d'un dispositif optoélectronique 110 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 110 comprend les mêmes éléments que le dispositif optoélectronique 90 représenté en figure 8 à la différence que les revêtements 35 réfléchissants 30 ne sont pas présents. Le procédé de fabrication 3061608 B15657 - Backside NW 28 du dispositif optoélectronique 110 peut être plus simple que le procédé de fabrication du dispositif optoélectronique 90. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de 5 l'art. En particulier, bien que dans les modes de réalisation décrits précédemment la puce optoélectronique 12 soit fixée directement à la puce de commande 14, la puce optoélectronique 12 et la puce de commande 14 peuvent être chacune fixées à un circuit imprimé. En outre, bien que dans les modes de réalisation décrits 10 précédemment les murs 28 et 54 aient des faces latérales qui sont sensiblement perpendiculaires à la face 24, les faces latérales des murs 28 et 54 peuvent être profilées, par exemple être inclinées par rapport à la face 24. En outre, bien que dans les modes de réalisation décrits 15 précédemment le substrat 70 est un substrat monobloc, le substrat 70 peut correspondre à une structure multicouches, par exemple une structure SOI comprenant une couche isolante recouvrant une base semiconductrice et une couche semiconductrice recouvrant la couche isolante. Aux étapes décrites précédemment en relation avec 20 les figures 6D et 7D dans lesquelles le substrat 70 est aminci, la base semiconductrice et la couche isolante recouvrant la base semiconductrice peut être retirée pour laisser la couche semiconductrice qui correspond au substrat 20. En outre, divers modes de réalisation avec diverses 25 variantes ont été décrits ci-dessus. Divers éléments de ces modes de réalisation et variantes peuvent être combinés. A titre d'exemple, les modifications appliquées au dispositif optoélectronique 60 et représentées sur les figures 9 à 12 peuvent être appliquées au dispositif optoélectronique 10 représenté en 30 figure 1. REVENDICATIONS1. Procédé de fabrication d'un dispositif optoélectronique (10 ; 60 ; 90 ; 95 ; 100 ; 105 ; 110) comprenant les étapes successives suivantes : a) prévoir un substrat (70) au moins en partie en un 5 matériau semiconducteur et ayant des première et deuxième faces opposées (72, 74) ; b) former des diodes électroluminescentes (16) sur le substrat, chaque diode électroluminescente comprenant un microfil ou nanofil semiconducteur (46) recouvert d'une coque (48) ; 10 c) former une couche d'encapsulation (50) entourant les diodes électroluminescentes ; d) former des plots conducteurs (18) sur la couche d'encapsulation, du côté de la couche d'encapsulation opposé au substrat, en contact avec les diodes électroluminescentes ; et 15 e) former des ouvertures traversantes (26) dans le substrat depuis le côté de la deuxième face (72), lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant des murs (28) dans le substrat. 2. Procédé selon la revendication 1, comprenant en 20 outre l'étape de : f) former des blocs photoluminescents (34) dans au moins certaines des ouvertures. 3. Procédé selon la revendication 1 ou 2, dans lequel l'étape b) comprend la formation d'une couche de germination (38) 25 en contact avec le substrat (70), la couche de germination étant en un matériau favorisant la croissance du microfil ou nanofil semiconducteur (46) et faire croître les fils (46) sur la couche de germination. 4. Procédé selon la revendication 3, dans lequel la 30 couche de germination (38) peut être au moins en partie en nitrure d'aluminium (,UN), en bore (B), en nitrure de bore (BN), en titane (Ti), en nitrure de titane (TiN), en tantale (Ta), en nitrure de tantale (TaN), en hafnium (Hf), en nitrure d'hafnium (HfN), en niobium (Nb), en nitrure de niobium (NbN), en zirconium (Zr), en 3061608 B15657 - Backside NW 30 borate de zirconium (ZrB2), en nitrure de zirconium (ZrN), en carbure de silicium (SiC), en nitrure et carbure de tantale (TaCN), en nitrure de magnésium sous la forme MgxNy, où x est égal à 3 à 10 % près et y est égal à 2 à 10 % près, en nitrure de 5 magnésium et de gallium (MgGaN), en tungstène (W), en nitrure de tungstène (WN), ou en une combinaison de ces composés. 5. Procédé selon l'une quelconque des revendications 1 à 4, comprenant en outre, avant l'étape e), l'étape d'amincissement du substrat (70). 10 6. Procédé selon l'une quelconque des revendications 1 à 5, comprenant en outre, avant l'étape e), l'étape de fixation de la couche d'encapsulation (50) à un circuit électronique (14) ou à une poignée (84). 7. Procédé selon l'une quelconque des revendications 1 15 à 6, comprenant en outre, avant l'étape d), l'étape de gravure de tranchées (80) dans la couche d'encapsulation (50) entre les diodes électroluminescentes (16) et l'étape de recouvrement de chaque tranchée d'un revêtement isolant électriquement (54), et le remplissage au moins partiel de chaque tranchée avec un 20 matériau de remplissage et/ou le maintien d'air ou d'un vide partiel dans chaque tranchée. 8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel, à l'étape d), les plots conducteurs (18) sont formés en contact avec les coques (48). 25 9. Procédé selon l'une quelconque des revendications 1 à 7, comprenant, avant l'étape d), l'étape de gravure de portions des coques (48) pour exposer les extrémités des microfils ou nanofils semiconducteurs (46), les plots conducteurs (18), à l'étape d) étant formés en contact avec les microfils ou nanofils 30 semiconducteurs et étant isolés électriquement des coques. 10. Procédé selon l'une quelconque des revendications 1 à 9, dans lequel chaque microfil ou nanofil semiconducteur (46) comprend des faces latérales et une face de sommet opposée au substrat (70) et dans lequel, pour chaque diode 3061608 B15657 - Backside NW 31 électroluminescente (16), la coque (48) recouvre les faces latérales et la face de sommet du microfil ou nanofil. 11. Procédé selon l'une quelconque des revendications 1 à 9, dans lequel chaque microfil ou nanofil semiconducteur (46) comprend des faces latérales et une face de sommet opposée au substrat (70) et dans lequel, pour chaque diode électroluminescente (16), la coque (48) recouvre seulement la face de sommet du microfil ou nanofil. 12. Dispositif optoélectronique (10 ; 60 ; 90 ; 95 ; 100 ; 105 ; 110) comprenant : des diodes électroluminescentes (16), chaque diode électroluminescente comprenant un microfil ou nanofil semiconducteur (46) recouvert d'une coque (48), les diodes électroluminescentes étant entourées d'une couche d'encapsulation (50) ; des murs (28) au moins en partie en un matériau semiconducteur reposant sur la couche d'encapsulation, lesdits murs délimitant des ouvertures (26), lesdites ouvertures (26) faisant face au moins en partie aux diodes électroluminescentes ; et des plots conducteurs (18), du côté de la couche d'encapsulation opposé aux murs, en contact avec les diodes électroluminescentes. 13. Dispositif selon la revendication 12, comprenant en 25 outre des blocs photoluminescents (34) dans au moins certaines des ouvertures (26). 14. Dispositif selon la revendication 12 ou 13, comprenant en outre, entre les murs (28) et la couche d'encapsulation (50), une couche de germination (38) en contact 30 avec les murs, la couche de germination étant en un matériau favorisant la croissance des microfils ou nanofils semiconducteurs (46). 15. Dispositif selon la revendication 14, dans lequel la couche de germination (38) peut être au moins en partie en nitrure 35 d'aluminium (A1N), en bore (B), en nitrure de bore (BN), en titane 3061608 B15657 - Backside NW 32 (Ti), en nitrure de titane (TiN), en tantale (Ta), en nitrure de tantale (TaN), en hafnium (Hf), en nitrure d'hafnium (HfN), en niobium (Nb), en nitrure de niobium (NbN), en zirconium (Zr), en borate de zirconium (ZrB2), en nitrure de zirconium (ZrN), en 5 carbure de silicium (SiC), en nitrure et carbure de tantale (TaCN), en nitrure de magnésium sous la forme MgxNy, où x est égal à 3 à 10 % près et y est égal à 2 à 10 % près, en nitrure de magnésium et de gallium (MgGaN), en tungstène (W), en nitrure de tungstène (WN), ou en une combinaison de ces composés. 10 16. Dispositif selon l'une quelconque des revendications 12 à 15, comprenant en outre des tranchées (80) s'étendant dans la couche d'encapsulation (50), chaque tranchée étant au moins recouverte d'un revêtement réfléchissant (54). 17. Dispositif selon l'une quelconque des revendications 15 12 à 16, dans lequel les plots conducteurs (18) sont en contact avec les coques (48). 18. Dispositif selon l'une quelconque des revendications 12 à 16, dans lequel les plots conducteurs (18) sont en contact avec les microfils ou nanofils semiconducteurs (46) et sont isolés 20 électriquement des coques (48).