FR 3056331 A1 20180323 FR 1658771 A 20160919 1 Polarisation de la région de substrat d'un transistor MOS Des modes de réalisation de l'invention concernent les circuits intégrés, et plus particulièrement les transistors MOS réalisés sur un substrat de type silicium sur isolant (SOI, « Silicon On insulator » selon la dénomination anglo-saxonne bien connue de l'homme du métier), notamment de type silicium partiellement déserté sur isolant (PDSOI : Partially Depleted Silicon On insulator), et tout particulièrement l'amélioration des performances de ce type de transistor. Classiquement, il est possible d'améliorer les performances d'un transistor en polarisant sa région de substrat. Par exemple, polariser la région de substrat d'un transistor permet de moduler la tension de seuil du transistor. Comme il est bien connu, un substrat de type SOI comprend classiquement un substrat porteur situé sous une couche isolante enterrée (communément désignée sous la dénomination anglosaxonne « BOX ») elle-même située sous un film semi-conducteur, typiquement du silicium. Dans certains cas, le film de silicium peut être totalement déserté et on parle alors de substrat du type silicium totalement déserté sur isolant (FDSOI : Fully Depleted Silicon On insulator). Dans d'autres cas, le film de silicium peut être partiellement déserté et on parle alors de substrat du type silicium partiellement déserté sur isolant (PDSOI : Partially Depleted Silicon On insulator). Quel que soit le type de substrat SOI, la région de substrat (plus simplement « substrat » ou « body ») du transistor est située dans le film semi-conducteur du substrat de type SOI. Dans le cas d'un substrat du type PDSOI, le substrat (« body ») du transistor peut être flottant ou connecté de façon à pouvoir le polariser. 3056331 2 Dans certaines applications analogiques, il est particulièrement avantageux d'avoir un bon contrôle du substrat (« body ») du transistor. Il existe des solutions afin de polariser le substrat d'un 5 transistor réalisé sur un substrat de type silicium sur isolant, en particulier du type PDSOI, comme la réalisation d'une prise de contact sur une région du film semi-conducteur qui s'étend au-delà de la région de grille du transistor. Cependant, ce type de solution présente des inconvénients. 10 D'une part, la prise de contact est susceptible de générer des effets parasites, comme par exemple des capacités ou des résistances parasites, et d'autre part la réalisation d'une zone de prise de contact spécifique pour le substrat n'est pas avantageuse du point de vue de l'encombrement surfacique et de la conception du circuit intégré, 15 notamment en ce qui concerne les interconnexions. La réalisation d'une zone de prise de contact sur une région du film semi-conducteur qui s'étend au-delà de la région de grille gêne la réalisation des zones de prise de contact de grille de façon symétrique de part et d'autre de la ligne de grille. Or ce type d'agencement permet 20 une polarisation uniforme de la région de grille. Un bon compromis pour contrôler le potentiel du substrat (« body ») du transistor réside dans l'utilisation d'un transistor dont la source et le substrat sont reliés. On parle alors de « body tied » selon une dénomination anglo-saxonne couramment utilisée par l'homme du 25 métier et on évite ainsi l'inconvénient d'un substrat flottant. Dans ce contexte de « body tied », comme illustré sur la figure 1, une solution existante permettant de réduire le nombre de zones de prises de contact, consiste en un transistor T comprenant une région R, ici dopée de type P réalisée dans sa région de source RS, ici dopée de 30 type N, en contact avec la région de substrat ici dopée de type P. Ainsi, la polarisation de la région de source RS, classiquement par l'intermédiaire de prises de contact C réalisées sur celle-ci, permet également de polariser le substrat sans avoir à réaliser une prise de contact spécifique. 3056331 3 Cependant, cette solution n'est pas compatible avec des transistors de dimensions plus réduites, tels que par exemple des transistors réalisés dans une technologie 0,13 micromètres. En effet, les technologies d'implantation existantes ne 5 permettent pas de réaliser la région R dopée P dans la région de source RS sans empiéter sous la région de drain RD. Or cela risquerait de détériorer fortement le transistor lors de son fonctionnement. Ainsi, selon un mode de réalisation, il est proposé un transistor comprenant une région de substrat apte à être polarisée sans 10 réalisation de zone de prise de contact spécifique, ayant donc un routage simplifié des interconnexions, des effets parasites réduits, et compatible avec une technologie 0,13 micromètre et moins. Selon un aspect, il est proposé un dispositif électronique intégré comprenant un substrat de type silicium sur isolant comportant 15 un film semi-conducteur disposé sur une couche isolante enterrée, le dispositif comportant au moins un transistor disposé dans et sur le film semi-conducteur, le transistor comportant une région de drain et une région de source d'un premier type de conductivité, une région de film (formant la région de substrat du transistor) étant d'un deuxième type 20 de conductivité et située sous une région de grille, et des zones de prise de contact sur les régions de source, de grille et de drain. Selon une caractéristique générale de cet aspect, le transistor comprend en outre une région d'extension prolongeant latéralement la région de film au-delà des régions de source et de drain en revenant 25 border à contact la région de source par une région de bordure ayant le premier type de conductivité, de façon à coupler électriquement la région de source et la région de substrat. Ainsi, la réalisation d'au moins une prise de contact sur la source du transistor permet, en combinaison avec l'architecture 30 (« layout ») spécifique comportant cette région d'extension revenant border à contact la région de source, de polariser simultanément la source et la région de substrat, sans réalisation d'une zone de prise de contact supplémentaire qui nécessiterait la réalisation 3056331 4 d'interconnexions spécifiques, et tout en étant compatible avec des technologies avancées, par exemple 130 nm et moins . La région d'extension comprend par exemple une partie de raccordement de même type de conductivité que la région de substrat 5 et raccordant la région de substrat à la région de bordure, et une région électriquement conductrice recouvrant au moins partiellement la région de bordure et la partie de raccordement. La région électriquement conductrice peut comprendre un siliciure de métal à très faible résistivité, par exemple inférieure à 10 5.10-5 ohm par centimètre. La partie de raccordement peut comporter une première portion prolongeant latéralement la région de substrat et une deuxième portion s'étendant perpendiculairement à la première portion pour venir contacter la région de bordure. 15 Selon un mode de réalisation, le dispositif peut comprendre au moins une paire de transistors, les deuxièmes portions des parties de raccordement de chaque transistor de ladite au moins une paire de transistors s'étendant l'une vers l'autre depuis leur première portion respective de façon à former une deuxième portion de raccordement 20 commune, le dispositif comprenant en outre une région de bordure commune aux deux transistors s'étendant depuis la deuxième portion de raccordement commune en venant border à contact les régions de sources des deux transistors de façon à coupler électriquement les régions de source des deux transistors et leurs régions de substrat. 25 Le dispositif peut comprendre une pluralité de transistors, les grilles des transistors étant mutuellement électriquement couplées par des lignes de matériau de grille s'étendant perpendiculairement aux régions de grilles des transistors, de part et d'autre de chaque transistor. 30 Il serait également possible de connecter les grilles des transistors par des niveaux de métal situés dans la partie d'interconnexion du circuit. Cette partie d' interconnexion est classiquement connue sous l'acronyme anglo-saxon BEOL (« Back End Of Line »). Ces régions de matériau de grille peuvent recevoir des 3056331 5 prises de contact permettant de polariser les grilles du transistor, et permettent donc avantageusement une plus grande souplesse dans la réalisation des interconnexions. D' autres avantages et caractéristiques de l' invention 5 apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des figures annexées sur lesquelles - la figure 1, décrite précédemment, illustre l'art antérieur, - les figures 2 à 5 illustrent des modes de réalisation de l' invention. 10 Les figures 2, 3 et 4 illustrent de façon schématique un dispositif DIS comportant un transistor TR selon un mode de réalisation. La figure 2 est une vue de dessus du transistor TR, la figure 3 est une vue en coupe du transistor TR selon l'axe de la figure 2, 15 et la figure 4 est une vue en coupe du transistor TR selon l'axe IV-IV de la figure 2. Le transistor TR est réalisé sur un substrat de type silicium partiellement déserté sur isolant (« PDSOI » : Partially Depleted Silicon On Insulator selon l'appellation anglo-saxonne bien connue de 20 l'homme du métier), qui comporte un film semi-conducteur 1 faiblement dopé, ici de type P, situé au-dessus d'une couche isolante enterrée 2, communément désignée par l'homme du métier sous l'acronyme anglo-saxon « BOX » (Buried Oxide), elle-même située au-dessus d'un substrat porteur comportant ici un caisson semi- 25 conducteur 50. Le transistor TR comporte classiquement une région de grille G, une région de drain D et une région de source S, et est délimité par une région isolante RIS, par exemple du type tranchée peu profonde (STI : « Shallow Trench Isolation »). 30 Les régions de source S et de drain D sont réalisées par dopage du film de silicium de part et d'autre de la région de grille G, et puisque le substrat est ici du type silicium partiellement déserté sur isolant par reprise d'épitaxie. Les régions de source S et de drain D 3056331 6 sont fortement dopées d'un premier type de conductivité, ici une conductivité de type N+. La région de grille G comporte une région de polysilicium 40 réalisée sur une couche isolante d'oxyde de grille 41, elle-même 5 réalisée au-dessus du film semi-conducteur 1. Des espaceurs isolants 42 et 43 (« Spacers », selon l'appellation anglo-saxonne bien connue de l'homme du métier) sont réalisés de part et d'autre de la région de grille G (non représentés sur la figure 2 à des fins de simplification). 10 La région de grille G s'étend latéralement (c'est-à-dire dans le sens de la largeur W de la région de canal du transistor) de part et d'autre des régions de source et de drain du transistor TR de façon à former une première tête de grille 44 et une deuxième tête de grille 45. Les première et deuxième têtes de grille sont plus larges que la partie 15 de la région de grille G située entre la source S et le drain D. Ces têtes de grille 44 et 45 permettent avantageusement de réaliser des zones de prise de contact de façon à polariser la région de grille G. Classiquement, les parties supérieures Si, Dl et G1 respectivement des régions de source S, de drain D, et de grille G sont 20 siliciurées, de façon à former des zones de prise de contact. Le transistor TR comporte en outre une région de film 5 située sous la région de grille, dopée d'un deuxième type de conductivité, ici une conductivité de type P. Cette région de film 5 forme la région de substrat du transistor TR. C'est dans cette région de substrat 5 que se 25 forme la région de canal du transistor TR. Cette région de substrat 5 est prolongée latéralement par une région d'extension 6 qui s'étend jusqu'à la région de source S. La région d'extension 6 comporte une partie de raccordement 60 de conductivité P et une région de bordure 61 de conductivité N. La 30 partie 60 et la région 61 sont en contact. La partie de raccordement 60 comprend une première portion 601 qui s'étend sous la première tête de grille 44 et au-delà de la première tête de grille 44. 3056331 7 La partie de raccordement 60 comprend également une deuxième portion 602 qui s'étend perpendiculairement depuis la première portion 601 et qui est plus fortement dopée que la région de substrat 5 et que la première portion 601. 5 La région de bordure 61 est dopée de type N et s'étend perpendiculairement depuis la deuxième portion 602 de façon à border à contact la région de source S sur toute sa longueur. Ainsi, la région de source S et la région de bordure 61 sont électriquement connectées (ou couplées). 10 Une région électriquement conductrice 7 recouvre la deuxième portion 602 et partiellement la région de bordure 61 de façon à court-circuiter la jonction PN formée par la partie de raccordement 602 et par la région de bordure 61. Cette région 7 est ici une région siliciurée, comportant un siliciure de métal, et présente une très faible 15 résistivité, typiquement une résistivité inférieure à 5.10-5 ohm par centimètre. En outre, sous la région siliciurée 7, la région de bordure 61 et la première portion 601 sont plus fortement dopées que les zones de cette région de bordure 61 et de la première portion 601 situées à 20 l'extérieur de la région siliciurée 7. Cela permet classiquement d'améliorer le couplage électrique. Ainsi, la partie de raccordement 60 et la région de bordure 61 sont mutuellement électriquement connectées. Et, comme la région de source S et la région de bordure 61 sont électriquement connectées (ou 25 couplées), une polarisation de la région de source S par l'intermédiaire de la zone de prise de contact Si permet également de polariser la région de substrat dopée 5 située entre la source S et le drain D. Il est donc avantageusement possible de polariser la région de substrat 5 sans réaliser de zone de prise de contact supplémentaire tout 30 en étant compatible avec des technologies avancées, par exemple 130 nm et moins. La figure 5 illustre un dispositif DIS2 comportant un premier transistor TRI et un deuxième transistor TR2 analogues au transistor TR décrit précédemment et illustré par les figures 2 et 3. 3056331 8 Le premier transistor TR1 et le deuxième transistor TR2 sont réalisés côte à côte de façon à avoir leurs régions de source S2 et S3 en vis-à-vis. Dans cet exemple, les régions de grille des deux transistors sont électriquement mutuellement connectées par 5 l'intermédiaire de deux lignes de matériau de grille Ll et L2 qui s'étendent de part et d'autres des deux transistors TR1 et TR2, perpendiculairement aux régions de grilles au-dessus des têtes de grilles des deux transistors. Les parties de raccordement des régions d'extension de chacun 10 des transistors comprennent une deuxième portion commune 80 qui s'étend perpendiculairement aux premières portions des parties de raccordement de chaque transistor entre les deux transistors TR1 et TR2. Les deux transistors TR1 et TR2 possèdent également une 15 région de bordure commune 81, qui s'étend depuis la deuxième portion commune 80 en bordant à contact chacune des deux régions de source Si et S2. Une région électriquement conductrice 9 comprenant ici un siliciure de métal de très faible résistivité, est réalisée sur la deuxième 20 portion commune 80, partiellement sur la région de bordure commune 81, et partiellement sur les premières portions de chaque transistor. Cette région électriquement conductrice 9 permet de court-circuiter la jonction PN formée par la deuxième portion commune 80 et par la région de bordure commune 81. 25 Ainsi, l'utilisation d'une région d'extension commune à deux transistors permet avantageusement de polariser le substrat via des prises de contact réalisées sur les régions de source, tout en gagnant encore davantage de place. Notamment, en s'affranchissant de la réalisation d'une zone de 30 prise de contact substrat classique, le routage des interconnexions est simplifié et permet par exemple la réalisation de zones de prise de contact de façon plus symétrique de part et d'autre des grilles G1 et G2 des transistors TR1 et TR2, par exemple sur les deux lignes de 3056331 9 matériau grille Ll et L2 qui s'étendent perpendiculairement à la région de grille de chaque transistor. REVENDICATIONS1. Dispositif électronique intégré comprenant un substrat de type silicium sur isolant comportant un film semi-conducteur (1) disposé sur une couche isolante enterrée, le dispositif comportant au moins un transistor (TR) disposé dans et sur le film semi-conducteur, le transistor comportant une région de drain (D) et une région de source (S) d'un premier type de conductivité, une région de film (5) étant d'un deuxième type de conductivité et située sous une région de grille (G), et des zones de prise de contact sur les régions de source (S), de grille (G) et de drain (D), le transistor (TR) comportant en outre une région d'extension (6) prolongeant latéralement la région de film au-delà des régions de source (S) et de drain (D) en revenant border à contact la région de source (S) par une région de bordure (61) ayant le premier type de conductivité, de façon à coupler électriquement la région de source et la région de film. 2. Dispositif selon la revendication 1, dans lequel la région d'extension (6) comprend une partie de raccordement (601, 602) de même type de conductivité que la région de substrat raccordant la région de substrat (5) à la région de bordure (61), et une région électriquement conductrice (7) recouvrant au moins partiellement la région de bordure (61) et la partie de raccordement (601, 602). 3. Dispositif selon la revendication 2, dans lequel la région électriquement conductrice (7) comprend un siliciure de métal et a une résistivité inférieure à 5.10-5 ohm par centimètre. 4. Dispositif selon l'une des revendications 2 et 3, dans lequel la partie de raccordement comporte une première portion (601) prolongeant latéralement la région de substrat et une deuxième portion (602) s'étendant perpendiculairement à la première portion pour venir contacter la région de bordure (61). 5. Dispositif selon la revendication 4, comprenant au moins une paire de transistors (TR1, TR2), les deuxièmes portions des parties de raccordement de chaque transistor de ladite au moins une paire de transistors s'étendant l'une vers l'autre depuis leur première portion 3056331 11 respective de façon à former une deuxième portion de raccordement commune (80), le dispositif comprenant en outre une région de bordure commune (81) aux deux transistors s'étendant depuis la deuxième portion de raccordement commune (80) en venant border à contact les 5 régions de sources (S1,S2) des deux transistors (TR1, TR2), de façon à coupler électriquement les régions de source (S2, S3) des deux transistors (TR1, TR2) et leur région de film. 6. Dispositif selon l'une des revendications 1 à 4, comprenant une pluralité de transistors, les régions de grilles des transistors étant 10 mutuellement électriquement couplées par des lignes de matériau de grilles (L1, L2) s'étendant perpendiculairement aux régions de grilles des transistors, de part et d'autre de chaque transistor. 7. Dispositif selon l'une quelconque des revendications précédentes, dans lequel le substrat est de type silicium partiellement 15 déserté sur isolant.