FR 3057104 A1 20180406 FR 1659574 A 20161004 1 TRANSISTORS A EFFET DE CHAMP DE TYPE FDSOI Domaine La présente demande concerne une puce électronique comprenant des transistors, en particulier des transistors à effet de champ de type FDSOI (de l'anglais "Fully Depleted 5 Semiconductor On Insulator"). Exposé de l'art antérieur Dans certains circuits analogiques tels que des circuits de mesure, on a besoin de réaliser des transistors à effet de champ ayant des caractéristiques les plus identiques 10 possibles. Par exemple, deux transistors peuvent former un miroir de courant pour reproduire un signal de mesure, et la mesure est alors d'autant plus précise que les caractéristiques électriques des deux transistors, telles que les tensions de seuil, sont proches. Pour réduire les différences de 15 caractéristiques entre les transistors dues au procédé de fabrication, ceux-ci sont réalisés simultanément et sont voisins. Cependant, des différences de caractéristiques subsistent entre les transistors. Ces différences peuvent résulter de différences de nombre et de positions d'atomes 20 dopants ou de différences de conformation telles que des différences d'épaisseur d'isolant de grille ou de forme de région de canal. Ces différences peuvent être dues à des 3057104 2 irrégularités liées à la structure atomique ou granulaire de la matière. Ces irrégularités affectent de manière similaire des éléments du dispositif séparés d'une distance inférieure à une valeur dite longueur de corrélation des irrégularités, et affectent de manière aléatoire des éléments séparés d'une distance supérieure à cette longueur de corrélation. La longueur de corrélation est ici inférieure aux dimensions séparant les transistors, qui sont donc affectés différemment par les irrégularités. Par ailleurs, lorsque l'on fabrique plusieurs exemplaires d'un circuit intégré logique ou analogique, simultanément à partir d'une plaquette semiconductrice, ou successivement à partir de plaquettes semiconductrices distinctes issues d'un même lot de plaquettes ou issues de lots distincts, les circuits obtenus n'ont pas des performances rigoureusement identiques. Ceci est lié à des différences dans la mise en oeuvre des procédés de réalisation des plaquettes puis des circuits, ces différences pouvant affecter de manière similaire tous les transistors d'un circuit. Par exemple, les circuits peuvent consommer des courants de fuite différents lorsqu'ils sont alimentés. Ces différences de courant de fuite posent divers problèmes de conception et de mise en oeuvre. Un problème est aussi qu'on peut être amené à rejeter certains circuits ayant des courants de fuite trop élevés. Il existe donc un besoin de réduire les différences de caractéristiques électriques entre des transistors et/ou des circuits intégrés fabriqués simultanément. Ce besoin existe notamment dans les cas de transistors FDSOI, malgré un préjugé courant. Résumé Ainsi, un mode de réalisation prévoit une puce électronique comprenant des transistors à effet de champ de type FDSOI dont les régions de canal sont dopées à un niveau moyen compris entre 1016 et 5*1017 atomes/cm3 d'un type de conductivité opposé à celui des régions de drain et de source. 3057104 3 Selon un mode de réalisation, les régions de canal ont des épaisseurs comprises entre 2,5 et 10 nm. Selon un mode de réalisation, la surface de grille des transistors est supérieure à 1 gm2. 5 Selon un mode de réalisation, lesdits transistors sont les deux transistors d'un miroir de courant. Selon un mode de réalisation, les transistors sont des transistors à canal d'un même type de conductivité reliés à un circuit d'alimentation. 10 Selon un mode de réalisation, le niveau de dopage de chacune des régions de canal est inférieur à 5*1017 atomes/cm3 Selon un mode de réalisation, l'épaisseur des régions de canal est comprise 5,5 et 6,5 fun et le niveau moyen de dopage des régions de canal est compris entre 5*1016 et 1017 15 atomes/cm3. Selon un mode de réalisation, les transistors sont situés au-dessus de grilles arrière. Selon un mode de réalisation, les grilles arrière sont dopées du type de conductivité opposé à celui des régions de 20 canal. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en 25 relation avec les figures jointes parmi lesquelles : la figure 1 illustre des différences entre des tensions de seuil de transistors à effet de champ en fonction de leur surface de grille ; la figure 2 illustre différentes valeurs de courant de 30 fuite d'un ensemble de circuits ; la figure 3 est une vue schématique en coupe d'un mode de réalisation de deux transistors voisins reliés en miroir de courant ; la figure 4 illustre diverses tensions de seuil en 35 fonction d'une épaisseur de région de canal ; 3057104 4 la figure 5 illustre des différences entre des tensions de seuil de transistors à effet de champ en fonction de leur surface de grille ; la figure 6 est une vue en coupe partielle et 5 schématique d'un mode de réalisation d'une structure de type FDSOI comprenant plusieurs circuits ; et la figure 7 illustre des courants consommés par des circuits. Description détaillée 10 De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. 15 Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", etc., il est fait référence à l'orientation de l'élément concerné dans les figures. Sauf précision contraire, l'expression "de l'ordre de" signifie à 20 10 % près, de préférence à 5 % près. La figure 1 illustre schématiquement des différences AVT entre tensions de seuil de transistors à effet de champ en fonction de leur surface de grille. La surface de grille correspond, dans un transistor à effet de champ, à la surface de 25 recouvrement de la région de canal par la grille. Deux courbes 10 et 12 correspondent à deux types de transistors à effet de champ. Comme ceci a été mentionné, lorsque l'on fabrique un couple de deux transistors voisins conçus pour être identiques, 30 une différence peut exister, de manière aléatoire, entre les tensions de seuil des transistors réellement obtenus. Pour chaque valeur de surface de grille, lorsque l'on fabrique un grand nombre de couples de transistors, par exemple plus de mille couples de transistors, on obtient en moyenne une 3057104 5 différence entre tensions de seuil, ou variance des tensions de seuil, correspondant à la valeur AVT. La courbe 10 correspond à des transistors à effet de champ formés dans et sur un substrat semiconducteur massif, 5 c'est-à-dire des transistors dont les régions de canal sont situées dans des parties du substrat. Dans l'exemple de transistors à canal N, les régions de canal sont dopées de type P, à des valeurs comprises par exemple entre 1018 et 1019 atomes/cm3. 10 La courbe 12 correspond à des transistors à effet de champ de type FDSOI, c'est-à-dire que la région de canal de chaque transistor est une portion d'une couche semiconductrice supérieure qui s'étend sur une couche isolante commune reposant sur un support commun. Le support, la couche isolante et la 15 couche semiconductrice supérieure forment ainsi une structure de type FDSOI. La structure FDSOI correspond à une structure de type SOI (de l'anglais "Semiconductor On Insulator") dans laquelle l'épaisseur de la couche semiconductrice supérieure est par exemple inférieure à environ 10 nm. Les régions de canal 20 sont en semiconducteur intrinsèque, c'est-à-dire non dopé volontairement et comprenant en moyenne moins de 1016 atomes dopants par cm3. Comme on peut le voir, à surface de grille donnée, la différence AVT est généralement inférieure pour les transistors 25 FDSOI. La différence AVT diminue quand la surface de grille du transistor augmente. Toutefois, contrairement à un préjugé courant, cet avantage des transistors FDSOI n'existe que pour les transistors à petite surface de grille, les plus couramment utilisés dans 30 des circuits logiques. Les inventeurs ont constaté que, dans le cas de transistors FDSOI, les différences AVT ne diminuent plus si l'on augmente la surface de grille des transistors au-delà d'une valeur de l'ordre de 1 pm2. Lorsque les surfaces de grille sont de 100 pm2, les différences AVT pour les transistors FDSOI 35 peuvent devenir supérieures aux différences AVT pour les 3057104 6 transistors sur substrat massif. Pour des transistors de type FDSOI, on ne peut obtenir des différences AV.' faibles, par exemple en moyenne inférieures à 1 mV, alors que cela est possible pour des transistors sur substrat massif. 5 On cherche à obtenir des transistors de type FDSOI ayant des différences AV.' particulièrement réduites, en particulier pour des transistors de dimensions supérieures à environ 1 pm2. On cherche aussi à obtenir des couples de transistors ayant, pour des différences AVT similaires, des 10 surfaces de grille inférieures à celles de transistors sur substrat massif. Bien que les problèmes décrits ci-dessus en relation avec la figure 1 concernent essentiellement des transistors FDSOI à grande surface de grille, d'autres problèmes, décrits 15 ci-après en relation avec la figure 2, concernent des transistors FDSOI à petite surface de grille. La figure 2 illustre le courant I consommé par des circuits prévus pour être identiques et réalisés simultanément dans et sur une même plaquette de type FDSOI. Les circuits sont 20 classés, entre 0 et 100% des circuits, par ordre de courant I croissant. Chaque circuit comprend un nombre élevé de transistors de type FDSOI, par exemple plus de mille transistors. Lorsque le circuit est connecté à un circuit d'alimentation, chaque 25 transistor consomme à l'état non passant un courant de fuite qui dépend de la tension de seuil particulière du transistor. Le courant consommé par l'ensemble du circuit est la somme des courants consommés par tous les transistors du circuit et ainsi n'est pas fonction des caractéristiques électriques 30 individuelles des transistors, mais est fonction des caractéristiques électriques moyennes de l'ensemble de transistors. On pourrait donc s'attendre à ce que les courants consommés par des circuits conçus pour être identiques et 35 comportant un nombre élevé de transistors se rapprochent d'une 3057104 7 valeur moyenne. Cependant, les inventeurs ont constaté que des différences élevées subsistent entre les courants consommés par de tels circuits, par exemple environ 1 % des circuits consomme un courant environ 5 fois plus élevé que le courant I 5 correspondant à 90 % des circuits. Un problème est que le circuit d'alimentation doit alors être conçu pour fournir le courant élevé consommé par ces environ 1 % des circuits, ou qu'il faut rejeter les circuits les plus consommateurs. On cherche donc à obtenir des circuits conçus pour 10 être identiques ayant des différences réduites entre courants consommés. La figure 3 est une vue schématique en coupe d'un exemple de réalisation de deux transistors TA et TB voisins. Les transistors TA et TB ont été conçus pour être identiques et 15 fabriqués simultanément. Les transistors TA et TB sont des transistors MOS à canal N de type FDSOI disposés dans et sur une couche semiconductrice supérieure 40. La couche 40 est disposée sur une couche d'isolant 41 recouvrant un support 42. Les transistors TA 20 et TB comprennent chacun une région de canal 44 située (ou adaptée à se former) sous une grille 46 isolée par un isolant 47. La région de canal 44 est située entre une région de source 48, par exemple commune aux transistors TA et TB, et une région de drain 50A, 50B. Des espaceurs 52 recouvrent les flancs de 25 chaque grille 46, et les régions de drain et de source se prolongent sous les espaceurs par des régions 54 dopées de type N. Les régions 54 sont moins fortement dopées que les régions de drain et de source 50A, 50B et 48. A titre d'exemple, les transistors sont reliés en miroir de courant entre un noeud 30 d'entrée DA et un noeud de sortie DB, la source commune étant reliée à une masse GND. La surface de grille est la surface en vue de dessus de la région de canal située sous la grille. Cette surface peut être supérieure à 1 pm2. A titre d'exemple, une région 56 du support 42 située en dessous de chaque transistor 35 peut être dopée, par exemple du même type de conductivité que 3057104 8 les régions de drain et de source du transistor (à savoir de conductivité opposée à celle de la région de canal 44), et munie d'un contact non représenté. Cette région 56 constitue alors une grille arrière du transistor permettant d'agir sur les 5 caractéristiques électriques du transistor par application d'une tension sur la grille arrière. Contrairement aux transistors de type FDSOI à région de canal en semiconducteur intrinsèque évoqués précédemment, on propose ici d'utiliser, dans l'exemple de transistors à canal N, 10 des transistors TA et TB dont les régions de canal 44 sont dopées de type P (P-) à des niveaux compris entre 1016 et 5*1017 atomes/cm3, par exemple entre 5* 1016 et 1017 atomes/cm3. Au cours de la fabrication des transistors, ceci peut être obtenu par exemple en réalisant un dopage des régions 44 à une dose 15 comprise entre 1012 et 2*1013 atomes/cm2 avant de former les grilles 46. L'effet obtenu par ce dopage est décrit ci-après en relation avec la figure 4. La figure 4 illustre schématiquement des tensions de seuil de transistors du type FDSOI en fonction de l'épaisseur th 20 de la région de canal. On a représenté les cas de régions de canal dopées à 5* 1015, 5*1016 et 5*1017 atomes/cm3, ainsi que le cas d'une région de canal en semiconducteur intrinsèque ( REVENDICATIONS1. Puce électronique comprenant des transistors (TA, TB) à effet de champ de type FDSOI dont les régions de canal (44) sont dopées à un niveau moyen compris entre 1016 et 5*1017 atomes/cm3 d'un type de conductivité opposé à celui des régions de drain (50A, 50B) et de source (48). 2. Puce selon la revendication 1, dans laquelle les régions de canal (44) ont des épaisseurs comprises entre 2,5 et 10 nm. 3. Puce selon la revendication 1 ou 2, dans laquelle 10 la surface de grille des transistors est supérieure à 1 pm2. 4. Puce selon l'une quelconque des revendications 1 à 3, dans laquelle lesdits transistors sont les deux transistors d'un miroir de courant. 5. Puce selon l'une quelconque des revendications 1 à 15 3, dans laquelle les transistors sont des transistors à canal d'un même type de conductivité reliés à un circuit d'alimentation (74). 6. Puce selon l'une quelconque des revendications 1 à 5, dans laquelle le niveau de dopage de chacune des régions de 20 canal (44) est inférieur à 5*1017 atomes/cm3 7. Puce selon l'une quelconque des revendications 1 à 6, dans laquelle l'épaisseur des régions de canal est comprise 5,5 et 6,5 fun et le niveau moyen de dopage des régions de canal est compris entre 5* 1016 et 1017 atomes/cm3. 25 8. Puce selon l'une quelconque des revendications 1 à 7, dans laquelle les transistors sont situés au-dessus de grilles arrière (56). 9. Puce selon la revendication 8, dans laquelle les grilles arrière (56) sont dopées du type de conductivité opposé 30 à celui des régions de canal.