FR 3059146 A1 20180525 FR 1661348 A 20161122 1 Procédé de formation d'au moins une discontinuité électrique dans une partie d'interconnexion d'un circuit intégré, et circuit intégré correspondant Des modes de mise en oeuvre et de réalisation de l'invention concernent les circuits intégrés et plus particulièrement leur protection contre de l'ingénierie inverse (« reverse engineering » en anglais) effectuée à partir de vues de dessus photographiques de différentes couches du circuit intégré. Selon un mode de mise en oeuvre et de réalisation, il est proposé un circuit intégré dont la structure et le procédé de fabrication rendent compliquée voire quasiment impossible une reconnaissance automatique de motifs utilisée lors de l'ingénierie inverse, notamment en augmentant le taux d'erreurs d'extractions de façon à rendre quasiment impossible l'extraction de la description (« netlist » en langue anglaise) du circuit intégré à partir d'une vue de dessous du schéma d'implantation (« layout »). A cet égard, il est en particulier proposé de réaliser au moins une discontinuité électrique dans la partie d'interconnexion (communément désignée par l'homme du métier sous l'acronyme anglo-saxon BEOL : « Back End Of Line ») du circuit intégré et plus particulièrement entre au moins un via d'un niveau de vias séparant un inférieur d'un niveau de métallisation une piste métallique dudit niveau de niveau de métallisation supérieur, et, au moins métallisation inférieur. La partie d'interconnexion (BEOL) se situe au-dessus d'un substrat du circuit intégré. En conséquence, on entend par niveau de métallisation inférieur un niveau de métallisation qui se situe plus près du substrat qu'un niveau de métallisation supérieur. Ainsi, selon un aspect, il est proposé un procédé de formation d'au moins une discontinuité électrique dans au moins un niveau de vias situé entre un niveau de métallisation inférieur et un niveau de métallisation supérieur d'une partie d'interconnexion d'un circuit 3059146 2 intégré, comprenant une réalisation du niveau de métallisation inférieur recouvert d'une couche d'encapsulation isolante, et une formation de ladite au moins une discontinuité électrique entre au moins un premier via dudit niveau de vias et au moins une première 5 piste dudit niveau de métallisation inférieur au niveau de ladite couche d'encapsulation, avant la formation de tous les vias du niveau de vias et de toutes les pistes métalliques du niveau de métallisation supérieur. Ainsi, une telle discontinuité électrique, réalisée au niveau de 10 la couche d'encapsulation du niveau de métallisation inférieur sous un via est quasiment voire totalement non détectable par une photographie en vue de dessus et permet par exemple de faire croire, lorsque la piste métallique située en vis-à-vis du via pourvu de cette discontinuité électrique, est par exemple connectée à une zone de drain d'un 15 transistor, que ce transistor est électriquement fonctionnel alors qu'en fait il est constamment éteint (OFF) c'est-à-dire fonctionnellement inactif de par la présence de cette discontinuité. Plusieurs variantes sont possibles pour former cette ou ces discontinuités électriques. 20 Ainsi, selon une première variante, la formation de chaque discontinuité électrique comprend - une formation à l'emplacement de chaque premier via, d'un orifice trouant ladite couche d'encapsulation et s'étendant dans une partie de chaque première piste métallique sous-jacente 25 correspondante, - une formation d'une première couche isolante recouvrant ladite couche d'encapsulation et tapissant la paroi interne et le fond de chaque orifice de façon à former la discontinuité électrique correspondante, et 30 le procédé comprend en outre - une formation sur ladite première couche isolante, d'une deuxième couche isolante, et - une formation dans la deuxième couche isolante, la première couche isolante et la couche d'encapsulation, de tous les 3059146 3 vias du niveau de vias et de toutes les pistes métalliques du niveau de métallisation supérieur, chaque premier via étant séparé de chaque première piste correspondante par la discontinuité électrique correspondante tandis que les autres 5 vias viennent en contact électrique avec les pistes correspondantes du niveau de métallisation inférieur. Cela étant, bien que parfaitement réalisable, une telle variante s'avère assez délicate car elle nécessite de prendre des précautions particulières dans le procédé de réalisation de façon à éviter de percer 10 la première couche isolante qui assure la discontinuité électrique. Aussi, selon une autre variante, plus robuste en termes de procédé, la formation de chaque discontinuité électrique comprend - une formation sur ladite couche d'encapsulation d'une couche isolante inter-niveaux de métallisation (généralement connue par 15 l'homme du métier sous l'acronyme anglosaxon IMD : »InterMetal Dielectric »), - une formation dans ladite couche isolante inter-niveaux de métallisation, d'orifices destinés à accueillir tous les vias du niveau de vias et toutes les pistes métalliques du niveau de métallisation 20 supérieur et débouchant sur ladite couche d'encapsulation, - une gravure localisée de ladite couche d'encapsulation à travers lesdits orifices à l'exception de chaque première partie de cette couche située à l'emplacement de chaque premier via, chaque première partie formant la discontinuité électrique correspondante, 25 et le procédé comprend en outre un remplissage desdits orifices avec au moins un matériau de remplissage électriquement conducteur de façon à former tous les vias du niveau de vias et toutes les pistes métalliques du niveau de métallisation supérieur, chaque premier via étant séparé de chaque première piste correspondante par la 30 discontinuité électrique correspondante. Selon encore une autre variante possible, la formation de chaque discontinuité électrique comprend - une gravure localisée à l'emplacement de chaque premier via, d'une première partie correspondante de ladite couche d'encapsulation 3059146 4 de façon à découvrir une deuxième partie correspondante d'une piste métallique sous-j acente correspondante, - une oxydation de chaque deuxième partie de façon à recouvrir chaque deuxième partie par une couche isolante d'oxyde métallique 5 correspondante et former ladite discontinuité électrique correspondante, et le procédé comprend en outre - une formation sur ladite couche d'encapsulation et sur chaque couche isolante d'oxyde métallique, d'une couche isolante inter-niveaux de métallisation, 10 - une formation dans ladite couche isolante inter-niveaux de métallisation, d'orifices destinés à accueillir tous les vias du niveau de vias et toutes les pistes métalliques du niveau de métallisation supérieur et débouchant tous sur ladite couche d'encapsulation à l'exception de chaque orifice destinés à accueillir le premier via 15 correspondant qui débouche sur la couche isolante d'oxyde métallique correspondante, et - un remplissage de tous les orifices avec au moins un matériau de remplissage électriquement conducteur de façon à former tous les vias du niveau de vias et toutes les pistes métalliques du niveau de 20 métallisation supérieur, chaque premier via étant séparé de la première piste correspondante par la discontinuité électrique correspondante. Selon un autre aspect, il est proposé un circuit intégré, comprenant d'une partie d'interconnexion comportant au moins un niveau de vias situé entre un niveau de métallisation inférieur 25 recouvert d'une couche d'encapsulation isolante et un niveau de métallisation supérieur, et au moins une discontinuité électrique entre au moins un premier via dudit niveau de vias et au moins une première piste dudit niveau de métallisation inférieur, située au niveau de ladite couche d'encapsulation. 30 Selon un mode de réalisation, le circuit intégré comprend à l'emplacement de chaque premier via, un orifice trouant ladite couche d'encapsulation et s'étendant dans une partie de chaque première piste métallique sous-jacente correspondante, la paroi interne et le fond dudit orifice étant tapissés par une première couche isolante, chaque 3059146 5 premier via étant séparé de chaque première piste correspondante par une partie correspondante de la première couche isolante formant la discontinuité électrique correspondante tandis que les autres vias du niveau de vias sont en contact électrique avec les pistes 5 correspondantes du niveau de métallisation inférieur à travers ladite couche d'encapsulation. Selon un autre mode de réalisation, chaque premier via est séparé de chaque première piste correspondante par une première partie correspondante de la couche d' encapsulation formant la 10 discontinuité électrique correspondante tandis que les autres vias du niveau de vias sont en contact électrique avec les pistes correspondantes du niveau de métallisation inférieur à travers ladite couche d'encapsulation. Selon encore un autre mode de réalisation, le circuit intégré 15 comprend à l'emplacement de chaque premier via, une zone d'interruption de la couche d'encapsulation, remplie par une couche isolante d'oxyde métallique recouvrant une deuxième partie correspondante d'une piste métallique sous-jacente correspondante, chaque premier via étant séparé de la première piste correspondante 20 par la couche isolante d'oxyde métallique correspondante formant la discontinuité électrique correspondante tandis que les autres vias du niveau de vias sont en contact électrique avec les pistes correspondantes du niveau de métallisation inférieur à travers ladite couche d'encapsulation. 25 Selon un autre aspect, il est proposé un objet, par exemple une carte à puce ou un appareil électronique, tel que par exemple un téléphone mobile cellulaire ou une tablette, comportant un circuit intégré tel que défini ci-avant. D'autres avantages et caractéristiques de l' invention 30 apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 4 illustrent schématiquement des premiers modes de mise en oeuvre et de réalisation de l'invention, 3059146 6 - les figures 5 à 7 illustrent schématiquement des deuxièmes modes de mise en oeuvre et de réalisation de l'invention, - les figures 8 à 12 illustrent schématiquement des troisièmes modes de mise en oeuvre et de réalisation de l'invention et, 5 - la figure 13 illustre schématiquement une carte à puce selon l' invention. Sur la figure 1, la référence IC1 désigne un circuit intégré dont on a représenté ici schématiquement le substrat SB dans et sur lequel sont réalisés des composants comportant par exemple des transistors 10 TR. Le circuit intégré IC1 comporte, au-dessus du substrat, une partie d'interconnexion PITX (BEOL) comportant généralement plusieurs niveaux de métallisation ainsi que plusieurs niveaux de vias entre ces niveaux de métallisation. 15 Sur la figure 1, à des fins de simplification, on a représenté un seul niveau de métallisation Mn qui, dans la suite sera désigné par niveau de métallisation inférieur. Ce niveau de métallisation inférieur Mn a été réalisé de façon classique et comporte des pistes métalliques Pl, P2 encapsulées dans 20 un matériau diélectrique inter-lignes 1. Le niveau de métallisation Mn est recouvert d'une couche d'encapsulation isolante Cl, par exemple en carbonitrure de silicium (SiCN). Comme illustré sur la figure 1, on forme sur la couche Cl un 25 masque de résine RS présentant un orifice ORO qui va permettre, comme on va le voir ci-après, de réaliser une discontinuité électrique au niveau d'un premier via. Sur les figures 2 à 4, le substrat SB du circuit intégré IC1 n'a pas été représenté à des fins de simplification et seule une portion de 30 la partie d'interconnexion PITX a été représentée. Comme illustré sur la figure 2, on grave à travers l'orifice ORO un orifice OR1 trouant la couche d'encapsulation Cl et s'étendant dans une partie de la première piste métallique sous-jacente Pl du niveau de métallisation inférieur Mn. 3059146 7 Puis, on dépose sur cette structure une première couche isolante C2 recouvrant la couche d'encapsulation Cl et tapissant la paroi interne et le fond de l'orifice OR1. Cette première couche isolante C2 peut comporter par exemple 5 du tétra orthosilicate de silicium (TEOS). Puis, comme illustré sur la figure 3, on forme, par exemple par dépôt, sur la première couche isolante C2, une deuxième couche isolante C3 qui peut être également en TEOS ou bien comporter un matériau à faible constante diélectrique par exemple du type SiOC. 10 Cette couche isolante C3 est une couche isolante interniveaux de métallisation et est généralement connue par l'homme du métier sous l'acronyme anglo-saxon IMD (« Inter Metal Dielectric »). Puis, comme illustré sur la figure 4, on forme par gravure, dans la deuxième couche isolante C3, la première couche isolante C2, des 15 orifices OR2 comportant chacun une partie OR21 destinée à recevoir une piste métallique du niveau de métallisation supérieur Mn+1 et une partie inférieure OR20 destinée à recevoir un via du niveau de via Vn. Cela étant, comme on le voit sur la figure 4, alors que l'orifice OR20 de la partie gauche de la figure 4 vient trouer la couche 20 d'encapsulation Cl pour déboucher sur la piste métallique sous-jacente P2, l'orifice OR20 de la partie droite de la figure 4, ne débouche pas sur la partie métallique sous-jacente Pl en raison de la présence de l'orifice OR1 tapissé par la première couche isolante C2. A cet égard, la profondeur de l'orifice OR1 a été choisie de 25 façon à éviter un percement de cette première couche isolante C2 lors de la réalisation classique des orifices OR20. L'homme du métier saura choisir la valeur de cette profondeur en fonction de la technologie utilisée. Les orifices OR2 sont ensuite remplis de façon classique par au 30 moins un métal de remplissage, par exemple du cuivre, de façon à former les pistes P10 et P20 du niveau de métallisation supérieur Mn+1 ainsi que le via V1 et V2 du niveau de vias Vn. Cela étant, on voit que la partie C20 de la deuxième couche isolante C2 située dans l'orifice OR1 forme une discontinuité 3059146 8 électrique entre le premier via V1 et la piste métallique sous-jacente P 1 . Et, cette discontinuité électrique C20 a été formée avant la formation de tous les vias et de toutes les pistes métalliques du niveau 5 de métallisation supérieur. Ainsi, comme illustré sur la figure 4, on obtient un circuit intégré comprenant à l'emplacement de chaque premier via V1 un orifice OR1 trouant la couche d'encapsulation Cl et s'étendant dans une partie de la première piste métallique sous-jacente correspondante 10 P 1 . La paroi interne et le fond de l'orifice OR1 sont tapissés par la première couche isolante C2. Et, le premier via V1 est séparé de la piste Pl correspondante par une partie correspondante C20 de la première couche isolante 15 formant la discontinuité électrique correspondante tandis que les autres vias V2 du niveau de vias sont en contact électrique avec les pistes correspondantes P2 du niveau de métallisation inférieur à travers la couche d'encapsulation Cl. Cela étant, cette variante de mise en oeuvre s'avère assez 20 délicate en termes de procédé pour éviter de percer la couche isolante C20 lors de la réalisation des orifices OR20. Aussi, est-il possible d'utiliser une autre variante de mise en oeuvre telle que celle illustrée schématiquement sur les figures 5 à 7. Là encore, sur ces figures, le substrat SB du circuit intégré 1C2 25 n'a pas été représenté à des fins de simplification et seule une portion de la partie d'interconnexion PITX a été représentée. Sur la figure 5, le niveau de métallisation inférieur Mn qui repose sur la couche isolante inter métal inférieure C3 comporte ici une piste métallique Pl séparée des autres pistes métalliques du niveau 30 Mn par une région isolante inter-lignes 1. Le niveau de métallisation Mn est là encore recouvert par la couche d'encapsulation Cl. Comme illustré sur la figure 5, on forme sur la couche d'encapsulation Cl, la couche isolante inter-niveaux de métallisation 3059146 9 C3 (couche IMD) et on forme dans la couche isolante inter-niveaux C3, de façon classique par gravure GR1, des orifices OR1 OR2 comportant des premières parties OR10 OR20 destinées à accueillir toutes les pistes métalliques du niveau de métallisation supérieur ainsi 5 que des parties inférieures OR11 et OR21 destinées à accueillir tous les vias du niveau de vias Vn. Tous ces orifices OR1, OR2 débouchent sur la couche d' encapsulation C 1 . Puis, après avoir déposé une résine RS dans l'orifice OR1 10 (figure 6) on procède à une gravure localisée GR1 de la couche d'encapsulation Cl à travers tous les orifices, ici l'orifice OR2, à l'exception bien entendu de chaque partie de la couche d'encapsulation Cl qui est protégée par la résine RS et qui est située à l'emplacement d'un futur premier via Vl. 15 Puis, comme illustré sur la figure 7, on procède au remplissage classique des orifices avec au moins un matériau de remplissage électriquement conducteur, par exemple du cuivre, de façon à former tous les vias V1 et V2 du niveau de vias Vn ainsi que toutes les pistes métalliques P10, P20 du niveau de métallisation supérieur Mn+1. 20 Par contre, on voit que le premier via V1 n'est pas en contact électrique avec la piste métallique sous-jacente Pl en raison de la présence d'une discontinuité électrique formée ici par une partie C10 de la couche d'encapsulation Cl. Par contre, tous les autres vias, en l'espèce le via V2, est bien 25 en contact électrique avec la piste métallique sous-jacente Pl à travers la couche d'encapsulation Cl. Et, là encore, cette discontinuité électrique C10 a été formée avant la réalisation de tous les vias et de toutes les pistes métalliques du niveau de métallisation supérieur. 30 Il est également possible de former une discontinuité électrique en utilisant une autre variante de mise en oeuvre telle que celle illustrée schématiquement sur les figures 8 à 12. Là encore, à des fins de simplification, sur ces figures seule une portion de la partie d'interconnexion PITX du circuit intégré IC3 a 3059146 10 été représentée, et le substrat de ce circuit intégré IC3 n'a pas été représenté. Là encore, comme illustré sur la figure 8, le niveau de métallisation Mn repose sur la couche isolante inter métal inférieure 5 C3 et comporte ici une piste métallique Pl recouverte par la couche d' encapsulation C 1 . Là encore, la piste métallique Pl est séparée des autres pistes métalliques du niveau de métallisation inférieur Mn par une région isolante inter-lignes 1. 10 On procède à une gravure localisée GR3 de la couche d'encapsulation Cl à l'emplacement d'un futur premier via et à l'emplacement de la future discontinuité électrique. Cette gravure localisée GR3, classique et connue, permet de créer une zone d'interruption de la couche d'encapsulation 1 et de 15 découvrir une deuxième partie P12 de la piste métallique Pl. Puis, on procède à une oxydation de la deuxième partie P12 (figure 9) de façon à recouvrir cette deuxième partie par une couche isolante d'oxyde métallique C4. Cette oxydation peut s'effectuer par exemple à l'aide d'une 20 solution d'eau oxygénée H202 ou bien à l'aide d'une oxydation rapide en utilisant de l'oxygène (oxydation « flash 02 »). On dépose ensuite, comme illustré sur la figure 10, la couche isolante inter-niveaux C3 sur la couche d'encapsulation Cl et sur la couche isolante d'oxyde métallique C4. 25 Cette couche C3 peut comporter par exemple un matériau du type SiOC. Puis, comme illustré sur la figure 11, on procède à une gravure classique et connue GR4 de façon à former dans la couche C3 des orifices OR1 et OR2 comportant des parties OR10 et OR20 destinées à 30 recevoir les futures pistes métalliques du niveau de métallisation supérieur Mn+1 et des parties inférieures OR11 et OR21 destinées à recevoir les futurs vias du niveau de vias Vn. Il convient de noter ici que la gravure GR4 va graver à travers l'orifice OR21 la couche d'encapsulation Cl de façon à découvrir la 3059146 11 piste métallique Pl mais va graver seulement très partiellement voire pas du tout la couche isolante d'oxyde métallique C4 en raison de la forte sélectivité de gravure entre le matériau, par exemple du SiCN, de la couche d'encapsulation et l'oxyde métallique de la couche C4. 5 Puis, comme illustré sur la figure 12, on procède à un remplissage classique des orifices OR1 et OR2 de façon à former tous les vias V1 et V2 du niveau de vias Vn et toutes les pistes métalliques P10 et P20 du niveau de métallisation supérieur Mn+1. Et, on remarque alors que le via V2 vient en contact électrique 10 avec la piste métallique sous-jacente Pl à travers la couche d'encapsulation Cl tandis que le premier via V1 n'est pas en contact électrique avec la piste métallique Pl sous-jacente, en raison de la présence de la discontinuité électrique C4 formée par la couche isolante d'oxyde métallique remplissant la zone d'interruption de la 15 couche d'encapsulation Cl. Un tel circuit intégré ICi, que ce soit le circuit intégré IC1, IC2 ou IC3 peut être incorporé dans tout objet notamment une carte à puce CP comme illustré très schématiquement sur la figure 13. REVENDICATIONS1. Procédé de formation d'au moins une discontinuité électrique dans au moins un niveau de vias (Vn) situé entre un niveau de métallisation inférieur (Mn) et un niveau de métallisation supérieur (Mn+1) d'une partie d'interconnexion (PITX) d'un circuit intégré, comprenant une réalisation du niveau de métallisation inférieur (Mn) recouvert d'une couche d'encapsulation isolante (C1), et une formation au niveau de ladite couche d'encapsulation, de ladite au moins une discontinuité électrique (C20, C10, C4) entre au moins un premier via (V1) dudit niveau de vias (Vn) et au moins une première piste (P1) dudit niveau de métallisation inférieur, avant la formation de tous les vias du niveau de vias et de toutes les pistes métalliques du niveau de métallisation supérieur. 2. Procédé selon la revendication 1, dans lequel la formation de chaque discontinuité électrique (C20) comprend - une formation à l'emplacement de chaque premier via (V1), d'un orifice (OR1) trouant ladite couche d'encapsulation (C1) et s'étendant dans une partie de chaque première piste métallique sous- jacente correspondante (P1), de façon à former la discontinuité électrique correspondante, et le procédé comprend en outre - une formation d'une première couche isolante (C2) recouvrant ladite couche d'encapsulation (C1) et tapissant la paroi interne et le fond de chaque orifice (OR1), - une formation sur ladite première couche isolante (C2), d'une deuxième couche isolante (C3), et - une formation dans la deuxième couche isolante (C3), la première couche isolante (C2) et la couche d'encapsulation (C1) de tous les vias du niveau de vias et de toutes les pistes métalliques du niveau de métallisation supérieur, chaque premier via (V1) étant séparé de chaque première piste correspondante par la discontinuité électrique correspondante (C20) tandis que les autres vias (V2) 3059146 13 viennent en contact électrique avec les pistes correspondantes du niveau de métallisation inférieur (Mn). 3. Procédé selon la revendication 1, dans lequel la formation de chaque discontinuité électrique comprend 5 - une formation sur ladite couche d'encapsulation (Cl) d'une couche isolante inter-niveaux de métallisation, - une formation dans ladite couche isolante inter-niveaux de métallisation (C3), d'orifices (OR1, OR2) destinés à accueillir tous les vias du niveau de vias et toutes les pistes métalliques du niveau de 10 métallisation supérieur (Mn+1) et débouchant sur ladite couche d' encapsulation (C1), - une gravure localisée (GR1) de ladite couche d'encapsulation à travers lesdits orifices à l'exception de chaque première partie de cette couche située à l'emplacement de chaque premier via, chaque 15 première partie (C10) formant la discontinuité électrique correspondante, et le procédé comprend en outre un remplissage desdits orifices avec au moins un matériau de remplissage électriquement conducteur de façon à former tous les vias du niveau de vias et toutes les pistes 20 métalliques du niveau de métallisation supérieur, chaque premier via (V1) étant séparé de chaque première piste correspondante (Pl) par la discontinuité électrique correspondante (C10). 4. Procédé selon la revendication 1, dans lequel la formation de chaque discontinuité électrique comprend 25 - une gravure localisée (GR3) à l'emplacement de chaque premier via (V1), d'une première partie correspondante de ladite couche d'encapsulation (Cl) de façon à découvrir une deuxième partie correspondante (P12) d'une pi ste métallique sous-jacente correspondante (Pl), 30 - une oxydation de chaque deuxième partie (P12) de façon à recouvrir chaque deuxième partie par une couche isolante d'oxyde métallique correspondante (C4), et former ladite discontinuité électrique correspondante, et le procédé comprend en outre 3059146 14 - une formation sur ladite couche d'encapsulation (Cl) et sur chaque couche isolante d'oxyde métallique (C4), d'une couche isolante inter-niveaux de métallisation (C3), - une formation dans ladite couche isolante inter-niveaux de 5 métallisation, d'orifices (OR1, OR2) destinés à accueillir tous les vias du niveau de vias et toutes les pistes métalliques du niveau de métallisation supérieur et débouchant tous sur ladite couche d'encapsulation (Cl) à l'exception de chaque orifice destinés à accueillir le premier via correspondant (V1) qui débouche sur une 10 couche isolante d'oxyde métallique correspondante (C4), et - un remplissage de tous les orifices avec au moins un matériau de remplissage électriquement conducteur de façon à former tous les vias du niveau de vias et toutes les pistes métalliques du niveau de métallisation supérieur, chaque premier via (V1) étant séparé de la 15 première piste correspondante (Pl) par la discontinuité électrique correspondante (C4). 5. Circuit intégré, comprenant une partie d'interconnexion (PITX) comportant au moins un niveau de vias (Vn) situé entre un niveau de métallisation inférieur (Mn) recouvert d'une couche 20 d'encapsulation isolante (Cl) et un niveau de métallisation supérieur (Mn+1), et au moins une discontinuité électrique (C20, C10, C4) entre au moins un premier via (V1) dudit niveau de vias et au moins une première piste (Pl) dudit niveau de métallisation inférieur, située au niveau de ladite couche d'encapsulation (Cl). 25 6. Circuit intégré selon la revendication 5, comprenant à l'emplacement de chaque premier via, un orifice (OR1) trouant ladite couche d'encapsulation (Cl) et s'étendant dans une partie de chaque première piste métallique sous-jacente correspondante (Pl), la paroi interne et le fond dudit orifice étant tapissés par une première couche 30 isolante (C2), chaque premier via (V1) étant séparé de chaque première piste correspondante par une partie correspondante (C20) de la première couche isolante formant la discontinuité électrique correspondante tandis que les autres vias (V2) du niveau de vias sont 3059146 15 en contact électrique avec les pistes correspondantes du niveau de métallisation inférieur à travers ladite couche d'encapsulation. 7. Circuit intégré selon la revendication 5, dans lequel chaque premier via (V1) est séparé de chaque première piste correspondante 5 par une première partie correspondante (C10) de la couche d'encapsulation formant la discontinuité électrique correspondante tandis que les autres vias (V2) du niveau de vias sont en contact électrique avec les pistes correspondantes du niveau de métallisation inférieur à travers ladite couche d'encapsulation. 10 8. Circuit intégré selon la revendication 5, comprenant, l'emplacement de chaque premier via (V1), une zone d'interruption de la couche d'encapsulation (C1), remplie par une couche isolante d'oxyde métallique (C4) recouvrant une deuxième partie correspondante (P12) d'une pi ste métallique sous-jacente 15 correspondante (P1), chaque premier via (V1) étant séparé de la première piste correspondante par la couche isolante d'oxyde métallique correspondante (C4) formant la discontinuité électrique correspondante tandis que les autres vias (V2) du niveau de vias sont en contact électrique avec les pistes correspondantes du niveau de 20 métallisation inférieur à travers ladite couche d'encapsulation. 9. Objet contenant un circuit intégré (ICi) selon l'une des revendications 5 à 8. 10. Objet selon la revendication 9 formant une carte puce (CP).