FR 3056862 A1 20180330 FR 1659186 A 20160928 1 La présente invention concerne un procédé de conversion analogique numérique pour convertir un signal analogique à large bande et grande dynamique en un signal numérique. Elle concerne également un système de conversion analogique/numérique pour mettre en oeuvre ledit procédé. Un tel système de conversion analogique/numérique est notamment destiné à la conversion analogique/numérique de signaux d'antenne d'un récepteur radio numérique. De manière générale, un récepteur radio a pour fonction de recouvrir un signal en bande de base à partir de signaux reçus sur une antenne qui sont modulés sur des porteuses radiofréquences. Une structure classique d'un tel récepteur, dit récepteur superhétérodyne, est représentée de manière simplifiée à la Fig. 1. Le récepteur comprend une antenne 11, un amplificateur 12 pour amplifier le signal d'antenne, un convertisseur de fréquence 13 pour transposer la fréquence du signal radiofréquence à une fréquence intermédiaire donnée par un oscillateur 14, un filtre passe-bande 15 centré sur la fréquence intermédiaire, un amplificateur à contrôle de gain automatique 16 et un démodulateur 17 (incluant lui-même, dans l'exemple représenté, un mixeur de phase 171, un mixeur de quadrature de phase 17Q, un oscillateur 170 à la fréquence intermédiaire, un déphaseur de rc/4 17D) pour démoduler le signal en sortie du filtre passe-bande 15 et de l'amplificateur 16. A la sortie du démodulateur 17, est présent le signal analogique en bande de base (ici, dans l'exemple représenté, deux signaux en bande de base en quadrature de phase) qui peut être ensuite converti en un signal numérique au moyen d'un convertisseur analogique/numérique (ici 181 et 18Q). Il existe de nombreux standards de communication, par exemple dans le monde de la télécommunication téléphonique sans fil (GSM, EDGE, CDMA, DECT, etc. pour ne donner que quelques exemples), dont les caractéristiques diffèrent pour les différents aspects de la chaîne qui vient d'être décrite : les bandes de fréquences des canaux utilisés, le type de modulation (FSK, BPSK, QPSK, GMSK, etc.), les débits de symbole, le type de codage utilisé, les techniques d'accès multiples (TDMA, CDMA, etc.), les niveaux de puissance de transmission, la fréquence intermédiaire, etc. Il y a un besoin de terminaux de télécommunications qui respectent un grand nombre de ces standards. Une solution simple consiste à équiper ces terminaux 3056862 2 d'autant de chaînes radiofréquences que de standards à respecter. Néanmoins, essentiellement du fait de la multiplication des composants radiofréquences, cette solution s'avère assez coûteuse, relativement complexe à mettre en oeuvre et en définitive, il en résulte des terminaux encombrants. 5 En réponse à ces différents problèmes, il a été proposé une structure idéale d'un récepteur radiofréquences, dit "radio logicielle", telle que celle qui est représentée à la Fig. 2. Elle comprend un convertisseur analogique/numérique 21 pour directement convertir les signaux d'antenne en signaux numériques et un composant de traitement numérique 22, par exemple du type appelé DSP (Digital Signal Processing) ou du type 10 FPGA (Field Programmable Gate Array) pour effectuer les différents traitements de recouvrement des signaux en bande de base, notamment sélection de canal, filtrage, démodulation, etc. Ces traitements se font alors au moyen de logiciels, permettant donc la disparition de certains composants radiofréquences coûteux et encombrants (filtres, oscillateurs, mixeurs, etc.). Ainsi, un changement de logiciel approprié permet 15 à ce composant de traitement de signaux de respecter un nouveau standard. L'émergence de cette technologie numérique au sein des terminaux permettrait théoriquement d'apporter une grande simplicité de conception matérielle ainsi qu'une grande souplesse de fonctionnement et permettrait de réaliser des économies d'échelle. Cependant, cette nouvelle technologie laisse apparaître des contraintes techniques 20 pesant sur ses composants clés, en particulier sur le convertisseur analogique/numérique ou numérique/analogique si bien que la structure ainsi proposée reste, jusqu'à ce jour, une structure idéale. A la Fig. 2, la référence 23 concerne un éventuel amplificateur de signaux d'antenne. 25 Le principe d'un convertisseur analogique/numérique est de coder, en un signal numérique à 2Nb niveaux de quantification différents, Nb étant le nombre de bits du convertisseur analogique/numérique considéré, un signal analogique dont la valeur est bloquée pendant une durée d'échantillonnage égale à l'inverse de la fréquence d'échantillonnage Fech. Celle-ci doit suivre la loi de Nyquist-Shannon qui exige que, 30 pour ne pas perdre d'information lors de la numérisation, la fréquence d'échantillonnage doit être au moins égale au double de la fréquence maximale potentiellement présente dans le signal à numériser. Quant à la résolution du convertisseur analogique/numérique, elle dépend du nombre Nb de bits disponibles. Ainsi, un signal analogique pouvant présenter une dynamique (plage de valeurs entre 3056862 3 la plus faible et la plus haute) importante nécessitera un nombre de bits Nb important. Par ailleurs, pour une dynamique donnée, plus le nombre de bits Nb est important plus l'erreur en valeur absolue obtenue lors de la quantification en 2Nb niveaux, appelée aussi bruit de quantification, sera faible. Ainsi, pour un niveau de bruit de 5 quantification donné, un bit supplémentaire permet une augmentation de la dynamique d'environ 20 log10(2) = 6,02 dB. L'utilisation de la technologie tout numérique mentionnée ci-dessus implique de devoir numériser la bande de fréquences la plus large possible, par exemple, selon l'application envisagée, plusieurs GHz tout en assurant une dynamique la plus grande 10 possible, par exemple 120 dB. Or, ceci requiert d'un convertisseur analogique/numérique rapidité et forte résolution qu'il est impossible d'atteindre aujourd'hui dans la pratique. Il s'avère en effet, que pour la réalisation d'un tel convertisseur analogique/numérique, ses deux caractéristiques qui sont la fréquence 15 d'échantillonnage Fech et le nombre de bits Nb sont l'objet d'un compromis car plus la fréquence d'échantillonnage Fech est grande et moins la plage d'amplitude qui peut être prise en compte est importante. Par ailleurs, un convertisseur analogique/numérique consomme d'autant plus d'énergie électrique qu'il est rapide et de forte résolution. Cette consommation pour un convertisseur analogique/numérique 20 à large bande et à dynamique élevée peut s'avérer en contradiction avec des exigences de récepteurs radiofréquences dans le domaine des télécommunications mobiles, notamment pour des raisons de durée de vie des batteries. Ainsi, dans ces applications à larges bandes de fréquences et forte dynamique, est plutôt mise en oeuvre aujourd'hui une structure d'un récepteur radiofréquences, 25 telle que celle qui est représentée à la Fig. 3, qui comprend, entre l'antenne 11 et le convertisseur analogique/numérique 31, un convertisseur de fréquences 32 (généralement pourvu d'un filtre), appelé FE RF acronyme de Front End Radio Frequency, pour transposer les signaux analogiques de l'antenne présents dans une bande de fréquences restreinte vers une bande de fréquences plus faibles centrée 30 autour d'une fréquence intermédiaire donnée par un oscillateur 33. Ainsi, les fréquences des signaux à numériser sont plus faibles et les contraintes sur la fréquence d'échantillonnage du convertisseur analogique/numérique sont relâchées. Quant à la dynamique, elle n'est optimisée que dans la bande de fréquences restreinte, ce qui oblige, pour une telle optimisation dans la totalité de la bande de fréquences du signal 3056862 4 d'antenne, à multiplier cette structure autant de fois qu'il y a de bandes de fréquences restreintes dans ladite bande de fréquences du signal d'antenne. A la Fig. 3, la référence 34 concerne un composant de traitement numérique DSP ou FPGA ou autre pour effectuer les différents traitements de recouvrement des 5 signaux en bande de base et la référence 35 concerne un éventuel amplificateur de signaux d'antenne. Un autre problème technologique des convertisseurs analogique/numérique est celui de leur saturation pour des signaux analogiques de forte puissance d'où il en résulte des déformations des signaux numérisés mais également la génération de 10 parasites (liés au comportement non linéaire des convertisseurs) dans l'ensemble du spectre numérisé, rendant généralement inexploitable l'ensemble des signaux présents. Pour résoudre ce problème, une solution généralement mise en oeuvre consiste à numériser les signaux analogiques de plus forte puissance après ajustement du niveau de gain d'entrée de la chaîne de réception radio amont au moyen d'un amplificateur à 15 contrôle automatique de gain. Néanmoins, si cette solution permet de récupérer les signaux analogiques de plus forte puissance avec une bonne qualité, notamment en terme de rapport signal à bruit, sans saturer le convertisseur analogique/numérique, elle présente l'inconvénient d'écarter les signaux de plus faible puissance. De plus, du fait que le temps de réaction d'un amplificateur à contrôle 20 automatique de gain est proportionnel à la différence des niveaux des signaux d'entrée apparaissant dans le temps, ce type d'amplificateur a un comportement du type filtre passe-bas (lissage temporel), ce qui n'est pas souhaitable. Une solution à ce problème peut être de pourvoir l'amplificateur à contrôle automatique de gain de plusieurs valeurs du temps de réaction (couramment lent, moyen et rapide) qui sont réglées 25 selon le type a priori des signaux d'entrée attendus. Néanmoins, cette solution peut conduire, dans le cas général de signaux non connus, au choix d'une valeur de temps de réaction sélectionnée non optimale. Le but de la présente invention est de proposer une structure particulière d'un système de conversion analogique/numérique ainsi qu'un procédé de conversion 30 analogique numérique qui permettent de numériser un signal analogique présentant une dynamique importante dans une bande de fréquences étendue en relâchant les contraintes de fréquences d'échantillonnage et de nombre de bits des convertisseurs de l'état de la technique explicitées ci-dessus. 3056862 5 Le but de la présente invention est également de proposer un système de conversion analogique/numérique pouvant correctement fonctionner dans un récepteur radio tout numérique ou "radio logiciel" tel que celui qui est représenté à la Fig. 2 et notamment pour des applications de télécommunications mobiles. 5 Plus précisément, la présente invention concerne un procédé de conversion analogique/numérique d'un signal analogique en un signal numérique. Ce procédé comporte : - au moins une étape de numérisation intermédiaire et une étape de numérisation finale mises en oeuvre successivement dans leur ordre de 1 à N, chaque étape de 10 numérisation intermédiaire comportant les sous-étapes suivantes : - une sous-étape de numérisation des seules composantes fréquentielles d'un signal analogique, dit signal analogique à traiter à l'étape d'ordre i, ayant des niveaux de puissance qui sont compris entre une valeur maximale N," et une valeur de seuil S, associées à ladite étape de numérisation intermédiaire, ladite sous-étape de 15 numérisation délivrant un signal numérique, - une sous-étape d'extraction pour extraire dudit signal analogique à traiter d'ordre i les composantes fréquentielles qui ont été numérisées à la sous-étape de numérisation d'ordre i et pour délivrer ainsi un signal analogique à traiter pour l'étape de numérisation intermédiaire ou finale d'ordre suivant, 20 ledit signal analogique à traiter de ladite première étape de numérisation intermédiaire étant le signal analogique d'entrée à numériser, et - une étape de combinaison pour combiner les signaux numériques résultat des étapes de numérisation et pour délivrer un signal numérique résultat de la conversion analogique/numérique du signal analogique à numériser. 25 La présente invention concerne également un système de conversion analogique/numérique pour convertir un signal analogique en un signal numérique qui est adapté pour mettre en oeuvre le procédé de conversion analogique/numérique qui vient d'être décrit. Il comporte : - un étage de numérisation intermédiaire ou plusieurs étages de numérisation 30 intermédiaires de structure similaire et un étage de numérisation finale montés en cascade, ledit ou chaque étage de numérisation intermédiaire d'ordre i recevant un signal analogique à traiter et délivrant, d'une part, un signal numérique représentatif des seules composantes fréquentielles du signal analogique à traiter dont les niveaux de puissance entre une valeur maximale N," et une valeur de seuil S, associées audit 3056862 6 étage de numérisation intermédiaire et, d'autre part, un signal analogique de sortie qui constitue le signal analogique à traiter de l'étage de numérisation intermédiaire d'ordre juste supérieur ou du signal analogique d'entrée de l'étage de numérisation finale, le signal analogique à traiter du premier étage de numérisation étant le signal 5 analogique à numériser, et - une unité de combinaison prévue pour combiner les signaux numériques de sortie des étages de numérisation intermédiaires et final respectifs et pour délivrer un signal numérique représentatif du signal analogique d'entrée du système de conversion analogique/numérique. 10 Les caractéristiques de l'invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels : La Fig. 1 est un schéma synoptique d'un récepteur radiofréquence 15 superhétérodyne classique de l'état de la technique, La Fig. 2 est un schéma synoptique d'un récepteur radiofréquence idéal tout numérique dit également "radio logiciel", La Fig. 3 est un schéma synoptique d'un récepteur radiofréquence numérique montrant comment l'état de la technique résout les problèmes de contraintes de 20 fréquences d'échantillonnage et de nombre de bits soulevés dans le préambule de la présente description, La Fig. 4 est un diagramme illustrant un procédé de conversion analogique/numérique selon la présente invention, La Fig. 5 est un diagramme illustrant une étape de numérisation intermédiaire 25 d'un procédé de conversion analogique/numérique selon la présente invention, La Fig. 6 est une vue illustrant le principe du procédé de conversion analogique/numérique selon la présente invention, La Fig. 7 est un schéma synoptique de principe d'un système de conversion analogique/numérique selon la présente invention, 30 La Fig. 8 est un schéma synoptique d'une unité de numérisation d'un système de conversion analogique/numérique selon la présente invention, La Fig. 9 est un schéma synoptique d'un premier mode de réalisation d'un système de conversion analogique/numérique selon la présente invention, 3056862 7 La Fig. 10 est un schéma synoptique d'un second mode de réalisation d'un système de conversion analogique/numérique selon la présente invention, La Fig. 11 est une vue illustrant l'intérêt du second mode de réalisation d'un système de conversion analogique/numérique selon la présente invention, 5 La Fig. 12 est un schéma synoptique d'une unité de filtrage supplémentaire du second mode de réalisation d'un système de conversion analogique/numérique selon la présente invention, et La Fig. 13 est un schéma synoptique d'un système de conversion analogique/numérique selon la présente invention montrant un exemple de réalisation 10 d'une unité de retard. Un procédé de conversion analogique/numérique d'un signal analogique d'entrée SA en un signal numérique selon la présente invention est illustré par le diagramme de la Fig. 4. 11 comporte au moins deux étapes de numérisation EN1 à ENN (N > 2) ordonnées qui sont chacunes prévues pour ne numériser que les seules composantes 15 fréquentielles d'un signal analogique d'entrée SA qui ont des niveaux de puissance qui sont compris entre une valeur maximale Ni" de niveaux de puissance (i = 1 à N) et une valeur de seuil Si, la valeur de seuil Si d'une étape de numérisation EN, étant sensiblement égale à la valeur maximale Ni+," de l'étape de numérisation d'ordre juste supérieur ENi+1. 20 Les signaux numériques SN, à SNN délivrés des étapes de numérisation respectives EN1 à ENN sont combinés à une étape de combinaison EC pour délivrer un signal numérique SN résultat de la conversion analogique/numérique du signal d'entrée SA. Dans le mode de réalisation qui est représenté, lesdites étapes de numérisation 25 EN, (i = 1 à N) sont successives et forment au moins une étape de numérisation intermédiaire EN1 à ENN-1 et une étape de numérisation finale ENN. L'étape de numérisation EN1 non seulement délivre un signal numérique SN, mais également un signal analogique SA2 qu'elle fournit à l'étape de numérisation d'ordre juste supérieur EN2 et qui correspond au signal analogique SA à son entrée auquel ont été extraites 30 les seules composantes fréquentielles que l'étape EN1 a numérisées. L'étape de numérisation EN2 mais aussi chaque étape de numérisation suivante EN, (à l'exception de l'étape ENN) délivre de même un signal analogique SA,±, qui correspond au signal analogique SA, à son entrée auquel ont été extraites les seules composantes fréquentielles que l'étape EN, a numérisées. 3056862 8 L'étape de numérisation finale ENN réalise simplement la numérisation du signal analogique SAN. On a représenté à la Fig. 5, un exemple de mise en oeuvre d'une étape de numérisation intermédiaire ENi qui comporte donc les sous-étapes suivantes : 5 - une sous-étape SENT de numérisation des seules composantes fréquentielles d'un signal analogique SAi, dit signal analogique à traiter, ayant des niveaux de puissance supérieurs à une valeur de seuil prédéterminé Si associé à ladite étape de numérisation intermédiaire ENi, ladite sous-étape SENT de l'étape ENi considérée délivrant un signal numérique SNi, chaque étape de numérisation ENi étant apte à 10 numériser un signal analogique de niveau de puissance au plus égal à un niveau de puissance Nim" et - une sous-étape SEEi d'extraction pour extraire dudit signal analogique à traiter SAi les composantes fréquentielles qui ont été numérisées par la sous-étape SENT et pour délivrer ainsi un signal analogique à traiter SAi±i pour l'étape de numérisation 15 intermédiaire ou finale d'ordre juste supérieur ENi+i. Le signal analogique à traiter SA1 de ladite première étape de numérisation ENi est le signal analogique à numériser SA. Selon l'invention, la sous-étape de numérisation SEN de chaque étape de numérisation intermédiaire ENi comprend : 20 - une sous-étape CANi de numérisation dudit signal analogique à traiter SAi pour ses valeurs de niveau de puissance comprises entre une valeur minimale de niveau de puissance Nimin et la valeur maximale de niveau de puissance Ni''- une sous-étape FILTi de filtrage numérique du signal numérique résultat de ladite sous-étape de numérisation CANi afin de délivrer un signal numérique SNi 25 représentatif des seules composantes fréquentielles du signal analogique à traiter SAi dont les niveaux de puissance sont supérieurs à la valeur de seuil Si. Plus précisément, la valeur de seuil Si est supérieure à la valeur minimale de niveau de puissance Nimin d'une quantité prédéterminée Ai qui est au moins égale, comme on le verra ci-après, au niveau minimal de signal au-dessus du bruit nécessaire 30 au traitement opéré en sortie de l'étape de numérisation intermédiaire ENi. On peut donc écrire : Si =Nimm + 3056862 9 On peut considérer que A, représente un même rapport signal à bruit nécessaire pour le traitement externe au dispositif en sortie de chaque étape EN,. Bien que la succession des étapes puisse incorporer un bruit propre et opérer avec un nombre de bits différents, on conservera pour Ai, dans un esprit de généralisation, l'indice i. 5 Selon la présente invention, ladite sous-étape d'extraction SEE, de chaque étape de numérisation intermédiaire EN, comprend : - une sous-étape CNA, de conversion du signal numérique SN, en un signal analogique SA,P+, - une sous-étape EXT, d'extraction proprement-dite prévue pour extraire le 10 signal analogique SA,P+ résultat de ladite sous-étape de conversion CNA, au signal analogique à traiter SA, et ainsi délivrer un nouveau signal analogique à traiter SA,+, pour l'étape de numérisation d'ordre juste supérieur EN,+,. Selon la présente invention, ladite sous-étape d'extraction SEE, comprend en outre une sous-étape de retard RETS pour retarder, avant la mise en oeuvre de ladite 15 sous-étape d'extraction proprement-dite EXT' ledit signal à traiter SA, d'un temps égal à celui du temps total de mise en oeuvre de la sous-étape de numérisation CAN, dudit signal analogique à traiter SA' de la sous-étape de filtrage numérique FILT, du signal numérique résultat de ladite sous-étape de numérisation CAN, et de la sous-étape de conversion en analogique du signal numérique CNA,. 20 On notera que la quantité prédéterminée A, = S, - Simin est positive et est avantageusement au moins égale au rapport signal à bruit nécessaire pour le traitement externe applicatif en sortie de la sous-étape FILT, de filtrage numérique de la sous-étape de numérisation SEN,. A la Fig. 6, on a représenté à titre d'exemple les composantes fréquentielles 1 à 7 25 d'un signal analogique d'entrée SA avec leurs niveaux de puissance respectifs. La numérisation de ce signal est ici opérée au moyen de trois étapes de numérisation ENi et EN3. A la première étape ENi, les valeurs maximale Ni" et minimale Ni' correspondent aux niveaux de puissance respectivement maximum et minimum que peut numériser cette première étape de numérisation ENi. Cette première étape ENi 30 sélectionne et extrait toutes les composantes fréquentielles dont les niveaux de puissances sont supérieurs à un seuil Si supérieur à la valeur minimale Ni' d'une quantité prédéterminée Ai. De même, à la seconde étape EN2, les valeurs maximale N2max et minimale N2min correspondent aux niveaux de puissance maximum et minimum que peut numériser 3056862 10 l'étape EN2. L'étape EN2 sélectionne et extrait toutes les composantes fréquentielles dont les niveaux de puissances sont supérieurs à un seuil S2 supérieur à la valeur minimale N2min d'une quantité prédéterminée 42. A la troisième étape EN3, les valeurs maximale N3m" et minimale N3min 5 correspondent aux niveaux de puissance maximum et minimum que peut numériser l'étape EN3. L'étape EN3 numérise toutes les composantes fréquentielles du signal SA3 à son entrée. Avantageusement, la valeur maximale Ni+im" d'une étape EN,+, correspond à la valeur de seuil Si de l'étape EN,. 10 Ainsi, selon la présente invention, à la Fig. 6, l'étape de numérisation EN, délivre un signal numérique SN, représentatif des composantes fréquentielles dont les niveaux de puissance sont compris entre la valeur maximale N1 et la valeur de seuil S1, c'est-à-dire ici les composantes fréquentielles 2 et 7. Elle délivre également un signal analogique SA2 correspondant au signal d'entrée SA auquel ont été extraites les 15 composantes fréquentielles 2 et 7, c'est-à-dire correspondant aux composantes fréquentielles 1, 3, 4, 5 et 6. L'étape de numérisation EN2 délivre un signal numérique SN2 représentatif des composantes fréquentielles dont les niveaux de puissance sont compris entre la valeur maximale N2m" et la valeur de seuil S2, c'est-à-dire les composantes fréquentielles 1 et 20 6. L'étape de numérisation EN3 délivre un signal numérique SN3 représentatif des composantes fréquentielles présentes dans le signal SA3 dont les niveaux de puissance sont compris entre la valeur N3" et la valeur minimale N3min, c'est-à-dire les composantes fréquentielles 3, 4 et 5. 25 Chaque étape de numérisation EN, opère une conversion analogique/numérique des composantes fréquentielles de niveaux de puissance les plus élevés avec un nombre Nb, de bits associé à cette étape de numérisation EN,. Le nombre de bits Ng global obtenu après l'étape de combinaison EC résulte de la combinaison des Nb, bits de chaque étape de numérisation EN, et, en tout état de cause, est supérieur à chacun 30 des nombres de bits Nb, (Ng » Nbi). Il en résulte que le procédé de conversion analogique/numérique selon l'invention permet d'obtenir une dynamique globale Dg = 2Ng qui est très supérieure à la dynamique restreinte 2Nb offerte par chaque étape de numérisation EN,. Ainsi, l'avantage de la présente invention réside dans le fait que cette dynamique globale Dg peut être obtenue au moyen de composants de 3056862 11 convertisseur analogique/numérique de dynamique restreinte pour lesquels les contraintes de fréquences d'échantillonnage et de nombre de bits sont relativement faibles. Le compromis usuel évoqué dans le préambule de la présente description entre 5 largeurs de bande de fréquences et dynamique du système de conversion analogique/numérique n'est donc plus une contrainte si forte du fait de l'utilisation, pour chaque étape de numérisation EN' d'un composant de conversion analogique/numérique de grande bande de fréquences mais de relativement faible dynamique comparée à la dynamique globale mentionnée ci-dessus. Par exemple, 10 pour couvrir une large bande de fréquences de 1GHz avec une résolution de 23 bits, un convertisseur selon l'état de la technique nécessiterait environ 100 voies de frontal analogique avec, chacune, un convertisseur analogique/numérique de 10MHz de bande de fréquences. Un système de conversion analogique/numérique selon la présente invention ne 15 nécessite qu'un nombre N restreint d'étapes de numérisation EN, (par exemple N = 3 et i = 1 à 3) permettant chacune une numérisation d'une large bande de fréquences (par exemple 1GHz) avec une résolution restreinte (par exemple, 12 bits). Un système de conversion analogique/numérique selon la présente invention est représenté à la Fig. 7. Il est notamment destiné à la conversion analogique/numérique 20 de signaux d'antenne large bande et dynamique élevée (via un éventuel amplificateur de signaux d'antenne) d'un récepteur radio similaire à celui qui est représenté à la Fig. 2, ou radio logiciel, à l'instar du convertisseur analogique/numérique 21 de cette Fig. 2. Il comporte N-1 étages de numérisation intermédiaire E, à EN-1 de structure 25 identique ou similaire et un étage de numérisation finale EN montés en cascade. Ces étages de numérisation E, à EN mettent en oeuvre respectivement les étapes de numérisation EN, à ENN qui viennent d'être décrites. Ainsi, un étage de numérisation intermédiaire E, reçoit un signal analogique à traiter SA, et délivre, d'une part, un signal numérique SN, correspondant aux 30 composantes fréquentielles du signal analogique à traiter SA, dont les niveaux de puissance sont compris entre une valeur maximale de niveaux de puissance Nr" et une valeur de seuil Si qui est égale à une valeur minimale Nrin additionnée à une quantité prédéterminée A, et, d'autre part, un signal analogique de sortie constituant le signal analogique à traiter SA,±, de l'étage de numérisation intermédiaire E,±, d'ordre 3056862 12 suivant ou du signal analogique d'entrée de l'étage de numérisation finale EN. Le signal analogique à traiter SA1 du premier étage de numérisation E, est le signal analogique SA à numériser (SA1 = SA) présent à l'entrée du système de conversion analogique/numérique selon la présente invention. 5 Selon un mode de réalisation avantageux de la présente invention, chaque étage de numérisation intermédiaire E, à EN-1, à l'instar de l'étage de numérisation E, de la Fig. 7, comprend un duplexeur 100, une unité de numérisation intermédiaire 200, une unité de retard 300, une unité d'extraction 400 et une unité de combinaison 500. Le duplexeur 100 délivre le signal analogique à traiter SA, de l'étage de 10 numérisation intermédiaire E, considéré, d'une part, à l'entrée de l'unité de numérisation 200 et, d'autre part, à l'entrée de l'unité de retard 300 de cet étage de numérisation intermédiaire E,. Un schéma synoptique d'une unité de numérisation 200 selon un mode de réalisation de la présente invention est montré à la Fig. 8. Cette unité de numérisation 15 200 comprend un convertisseur analogique/numérique 210 pour convertir en un signal numérique à Nb, bits le signal à traiter SA, à l'entrée de l'étage de numérisation intermédiaire E, considéré pour ses niveaux de puissance compris entre une valeur maximale Nr" et une valeur minimale Ni'', un filtre numérique 220 qui sélectionne et délivre sur une sortie 201, un signal numérique SN, correspondant aux composantes 20 fréquentielles du signal à traiter SA, à l'entrée de l'étage de numérisation intermédiaire E, considéré dont les niveaux de puissance sont supérieurs à la valeur seuil Si = Nrin + A,. Elle comprend encore un convertisseur numérique/analogique 230 pour convertir le signal numérique SN, en sortie du filtre numérique 220 en un signal analogique SA,P+ qui est représentatif de ces composantes fréquentielles sélectionnées 25 et qui est alors délivré sur une sortie 202. L'unité de retard 300 (voir Fig. 7) retarde le signal analogique à traiter SA, à l'entrée de l'étage E, considéré d'un temps qui correspond au temps qui est nécessaire à l'unité de numérisation 200 pour effectuer les différentes opérations dont elle a la charge (conversion analogique/numérique, filtrage, conversion numérique/analogi- 30 que). Il en résulte un signal analogique retardé SAri. L'unité d'extraction 400 est prévue pour extraire au signal analogique à traiter retardé SA', le signal analogique SA,P+ délivré par le filtre numérique 200 sur sa sortie 202. Dans le mode de réalisation représenté, l'unité d'extraction 400 est un soustracteur. 3056862 13 L'unité de combinaison 500 est prévue pour combiner les signaux numériques SN, de sortie des étages de numérisation E, à EN respectifs et pour délivrer alors un signal numérique SN représentatif du signal analogique SA à l'entrée du système de conversion analogique/numérique. 5 Le fonctionnement d'un système de conversion analogique/numérique selon la présente invention est le suivant. On rappelle ici que chaque étage de numérisation E, à EN met en oeuvre l'étape de numérisation correspondante EN, à ENN du procédé de numérisation selon la présente invention. Ainsi, le signal analogique SA, à traiter à l'entrée d'un étage de numérisation intermédiaire E, (avec i = 1 à N-1) est numérisé au 10 moyen du convertisseur analogique/numérique 210 de l'unité de numérisation 200 de cet étage E. Le convertisseur analogique/numérique 210 doit être prévu pour numériser la totalité de la bande de fréquences du signal analogique à traiter SA, (à la fréquence d'échantillonnage Fech au moins égale au double de la fréquence la plus élevée de ladite bande de fréquences) avec un nombre Nb, de bits de quantification 15 permettant d'offrir une dynamique suffisante pour les composantes fréquentielles sélectionnées par le filtre numérique 220 (par exemple, 70 dB de dynamique obtenue pour un nombre de bits Nb, = 12bits). L'avantage de la présente invention est donc qu'il est possible de choisir pour les convertisseurs analogiques/numériques 210 des convertisseurs analogiques/numériques de relativement faible dynamique qui 20 permettent de couvrir une large bande de fréquences. Par exemple, pour une bande de fréquences de 1GHz, un convertisseur à 12bits de résolution peut être suffisant. Le signal numérique délivré par le convertisseur analogique/numérique 210 est filtré au moyen du filtre numérique 220 de manière à ne sélectionner que les composantes fréquentielles dont les niveaux de puissance sont supérieurs aux valeurs 25 seuils Si respectivement associées aux étages de numérisation E, à EN-1. Le signal numérique ainsi filtré constitue le signal numérique SN, de sortie de l'étage de numérisation intermédiaire E, considéré. Il est ensuite converti en un signal analogique SA,P+ au moyen du convertisseur numérique/analogique 230. Le convertisseur 230 est par exemple de résolution identique au convertisseur 30 analogique/numérique 210, c'est-à-dire dans l'exemple donné ci-dessus 12bits. Le signal analogique SA,P+ correspondant aux composantes fréquentielles sélectionnées délivré par le convertisseur 230 est extrait par l'unité d'extraction 400 au signal analogique SA', correspondant au signal analogique à traiter SA, après que celui-ci a été retardé par l'unité de retard 300. Ainsi, à la sortie de l'unité d'extraction 3056862 14 400, le signal analogique SA,±1 correspond aux composantes fréquentielles qui n'ont pas été sélectionnées au moyen du filtre numérique 220 de l'étage ne numérisation E, considéré et constitue le signal analogique à traiter SA,±1 de l'étage de numérisation suivant Ei-Fi. 5 Le processus décrit est recommencé à chaque étage de numérisation intermédiaire E. L'étage de conversion finale EN est constitué d'un convertisseur analogique/numérique dont les caractéristiques sont semblables au convertisseur analogique/numérique intermédiaire 210 de chaque étage de numérisation intermédiaire El à EN-1. 10 On notera que les nombres de bits Nb, pour différentes valeurs de i ne sont pas nécessairement égaux. On a représenté à la Fig. 9 un exemple de réalisation d'un étage de numérisation intermédiaire E, selon la présente invention avec plus de détails en ce qui concerne notamment son unité de numérisation 200. Celle-ci comprend un convertisseur 15 analogique/numérique intermédiaire 210 et un filtre numérique 220 qui, lui-même, est constitué d'un banc de filtres d'analyse 221 comprenant un nombre P de filtres d'analyse 2211 à 221p délivrant chacun des signaux d'une sous-bande de la bande totale du signal à traiter SA, à l'entrée de l'unité de numérisation 200. Le filtre numérique 220 comprend encore une unité de calcul 222 comprenant P moyens de 20 calcul 2221 à 222p, chaque moyen de calcul 222p étant prévu pour calculer la densité spectrale de puissance, encore appelée PSD acronyme de Power Spectral Density, du signal de sous-bande à la sortie du filtre d'analyse 221p correspondant. Il comprend encore une unité de sélection 223 qui comprend des moyens de sélection 2231 à 223p, chaque moyen de sélection 223p étant prévu pour ne sélectionner et donc délivrer sur 25 sa sortie que les signaux de sous-bande dont la densité spectrale de puissance déterminée par les moyens de calcul 222p correspondant est supérieure à une valeur seuil de niveau puissance Si prédéterminée. Elle comprend encore un banc de filtres de synthèse 224 qui est dual du banc de filtres d'analyse 221 (les bancs de filtres 221 et 224 forment ensemble un banc de 30 filtres dit à reconstruction parfaite). Le signal numérique SN, en sortie du banc de filtres de synthèse 224 est ainsi représentatif des composantes fréquentielles du signal analogique d'entrée dont les niveaux de puissance sont les plus élevés. Il constitue le signal numérique SN, en sortie 201 de l'étage de conversion E, considéré. 3056862 15 Essentiellement pour des raisons d'implémentation et de puissance de calcul requises, le banc de filtres d'analyse 221 et le banc de filtres de synthèse 224 présentent des structures polyphasées. L'unité de numérisation 200 comprend encore une unité de déphasage 225 qui 5 applique un déphasage de Tc à chacune des composantes fréquentielles de niveaux de puissance les plus élevés. L'unité de numérisation 200 comporte encore un convertisseur numérique/analogique 230 pour délivrer un signal analogique SA,P+ représentatif de ces composantes fréquentielles de niveaux de puissance les plus élevés. 10 On notera que, pour ce mode de réalisation, du fait de l'introduction de l'unité de déphasage 225, l'unité d'extraction 400 est un additionneur si bien que les composantes fréquentielles de niveaux de puissance les plus élevés sont extraites du signal à traiter SA, et ne se retrouvent plus dans le signal de sortie SA,±, de l'étage de conversion E, considéré. 15 Le filtre numérique 220, regroupant les bancs de filtres 221 et 224, l'unité de calcul 222, l'unité de déphasage 225, peut être réalisé par calculs numériques au moyen d'un composant spécialisé, par exemple un DSP, acronyme de Digital Signal Processor, ou FPGA, acronyme de Field Programmable Gate Array. On a représenté à la Fig. 10 un autre mode de réalisation d'un filtre numérique 20 220 d'un étage de numérisation E, d'un système de conversion analogique/numérique selon la présente invention. Il comprend, comme dans le mode de réalisation précédent, un banc de filtres d'analyse 221, une unité de calcul 222, une unité de sélection 223, un banc de filtres de synthèse 224 et une unité de déphasage 225. Il comporte de plus une unité de filtrage supplémentaire 226, laquelle est constituée 25 d'une pluralité d'étages de filtres supplémentaires 226k, ici de deux étages de filtres supplémentaires 226, et 2262, comportant respectivement des filtres supplémentaires 226k1, ici respectivement 2261, et 226,2 ainsi que 2262,, 22622 et 22623. Les filtres supplémentaires 226k, d'un étage de filtres supplémentaires 226k sont prévus pour diviser les sous-bandes sélectionnées par l'unité de sélection 223 en sous- 30 bandes plus fines et pour ne sélectionner que les sous-bandes fines pour lesquelles la densité spectrale de puissance est supérieure à la valeur seuil S, de l'étage de numérisation E, considéré. On illustre l'intérêt de l'unité de filtrage supplémentaire 226 au moyen de la Fig. 11. On considère pour ce faire que la composante fréquentielle 2 de la Fig. 5 est 3056862 16 en fait constituée de trois composantes fréquentielles 20, 21 et 22. Dans la bande de fréquence B1 (dont la largeur correspond à celle de chaque filtre d'analyse 222p du banc de filtres 222), ces trois composantes fréquentielles sont sélectionnées par l'unité de sélection 223. Un filtre supplémentaire 22611 d'un étage de filtres supplémentaires 5 2261 divise la bande B1 en les sous-bandes SB11, SB12, SB13 et SB14 (dont la largeur correspond à la largeur de bande de chaque filtre d'analyse 221p' (voir plus loin) et ne sélectionne que les sous-bandes fines, en l'occurrence la sous-bande SB12, pour lesquelles la densité spectrale de puissance est supérieure à la valeur seuil S, de l'étage de numérisation E, considéré. Ainsi, n'est sélectionnée que la composante 10 fréquentielle 20. A l'instar de ce qui vient d'être décrit, la sous-bande fine 22 pourrait également être divisée par un filtre supplémentaire 22621 d'un nouvel étage de filtres supplémentaires 2262 et ainsi de suite... Comme on peut le constater, l'unité de filtrage supplémentaire 226 permet une sélection plus fine des composantes fréquentielles de niveaux de puissance les plus 15 élevés et permet d'augmenter la dynamique de conversion pour les composantes fréquentielles de certaines sous-bandes de fréquences, en l'occurrence les composantes fréquentielles 21 et 22 des sous-bandes de fréquences SB11 et SB13 qui seront numérisées par l'étage de numérisation suivant. On a représenté à la Fig. 12 un mode de réalisation d'un filtre supplémentaire 20 2261, d'un étage de filtres supplémentaires 226k de l'unité de filtrage supplémentaire 226. Comme on peut le constater, il comprend un banc de filtre 221', une unité de calcul 222' et une unité de sélection 223' de structures identiques mais de paramètres différents au banc de filtre 221, à l'unité de calcul 222 et à l'unité de sélection 223 du filtre numérique 220 représenté à la Fig. 9. 25 Afin que les composantes de haute densité spectrale de puissance du signal d'entrée soient annulées dans le signal de sortie de l'étage de conversion E, considéré (c'est-à-dire à la sortie de l'unité d'extraction 400 de cet étage de numérisation intermédiaire Et), le temps de retard appliqué par l'unité de retard 300 doit égaler, de manière précise et déterministe, le délai induit par le temps d'exécution de l'ensemble 30 des traitements numériques (bancs de filtres, sélection, etc.) mais aussi analogiques (application de gain, durées des conversions analogique/numérique et numérique/analogique, etc.) effectués par une unité de numérisation 200. Ce délai induit peut être défini en nombre de périodes d'échantillonnage du convertisseur analogique/numérique intermédiaire 210. Plus la largeur de la bande de fréquences 3056862 17 instantanée couverte par ce convertisseur analogique/numérique intermédiaire 210 est grande, plus la fréquence d'échantillonnage Fech doit être grande et donc plus petite doit être la période d'échantillon Tech = 1/Fech, et en définitive plus grande doit être la précision du retard à appliquer par l'unité de retard 300. 5 Dans la mesure où la majeure partie de ce délai induit est imputable aux traitements numériques et que le délai introduit par les traitements numériques est maîtrisable, l'incertitude résiduelle va donc se porter majoritairement, à la précision d'horloge d'acquisition/traitement numérique près, sur le délai introduit par les opérations analogiques, mais qui sont de valeurs très petites proportionnellement. 10 Les signaux analogiques en sortie d'une unité de numérisation 200 et ceux en sortie de l'unité de retard 300 doivent être bien alignés pour que les composantes fréquentielles de densité de puissance élevée s'annulent en sortie de l'unité d'extraction 400. Un défaut d'alignement d'une durée inférieure à la durée Tsymb, représentant un symbole pour une modulation numérique reçue par le dispositif, ou bien plus 15 généralement l'information élémentaire la plus petite possible, n'est pas préjudiciable. Ainsi, un signal d'entrée de faible bande passante a une grande durée de symbole Tsymb si bien que, dans ce cas, la contrainte de l'ajustement précis du retard est relâchée. Le délai induit par le temps d'exécution de l'ensemble des traitements 20 numériques et analogiques effectués par une unité de numérisation 200 peut se diviser en un temps d'acquisition Tacq par le banc de filtres d'analyse 221, un temps de traitement Tproc correspondant au temps nécessaire aux calculs des densités spectrales de puissance et à la sélection des composantes de plus hautes densités respectivement effectués par l'unité de calcul 222 et l'unité de sélection 223 et un 25 temps de propagation de groupe Tgroupe correspondant à la propagation des signaux entre les composants et les éléments de circuiterie. De façon générale, on aura : Tacq > Tproc > Tgroupe En considérant que la fréquence d'échantillonnage est Fech et donc que la bande passante couverte est B = Fech/2, la largeur de bande B' de chaque filtre élémentaire 30 du banc de filtres d'analyse est inversement proportionnelle à la longueur temporelle P de ces filtres élémentaires, soit B' = B/P. La durée d'acquisition minimale nécessaire pour qu'un banc de P filtres d'analyse analyse l'ensemble de la bande B est proportionnelle à la période d'échantillonnage Tech = 1/Fech et au nombre P de filtres élémentaires, soit Tacq= P x Tech. Par exemple, pour une fréquence d'échantillonnage 3056862 18 Fech de 200MHz et un nombre P de filtres d'analyse de 256, le temps d'acquisition Tacq est égal à 1,280p, la bande B' étant égale à 390KHz. Le temps de traitement Tproc ne dépend que de la puissance de calcul nécessaire auxdits traitements et, étant proportionnel à la période d'échantillonnage Tech, ce 5 temps Tproc est parfaitement déterminable avec précision. Le temps de propagation de groupe Tgroupe dépend des caractéristiques propres aux composants utilisés et n'est déterminable qu'avec incertitude. A la Fig. 13, on a représenté un mode de réalisation d'un système de conversion analogique/numérique selon la présente invention qui permet de résoudre le problème 10 lié à l'incertitude de détermination du temps de propagation de groupe Tgroupe et d'obtenir une très bonne précision d'alignement du signal analogique SA,P+ en sortie d'une unité de numérisation 200 de l'étage de numérisation intermédiaire E, considéré et du signal SA,' en sortie de l'unité de retard 300 du même étage E. Dans ce mode de réalisation, l'unité de retard 300 est constituée d'une unité de retard fixe 301 affectant 15 un retard fixe rf au signal à traiter SA, à l'entrée de l'étage de numérisation E, considéré et d'une unité de retard variable 302 lui affectant un retard variable r, (on a r = rf + rv). Le retard rf de l'unité de retard fixe 301 est fixé une fois pour toutes à la somme de la durée d'acquisition Tacq et de la durée de traitement Tproc ainsi qu'une durée estimée T*groupe du temps de propagation de groupe Tgroupe. Elle comprend encore un 20 dispositif de mesure 303 pour mesurer la puissance moyenne du signal analogique SA,+, en sortie de l'unité d'extraction 400 dont le signal de sortie commande la valeur du retard r, de l'unité de retard variable 302. Ainsi, le retard r offert par l'unité de retard 300 est asservi à la puissance moyenne du signal analogique SA,+, en sortie de l'unité d'extraction 400 de manière que cette puissance moyenne soit minimale. 25 Un système de conversion analogique/numérique selon la présente invention peut être utilisé dans toute application qui nécessite que soit réalisée une conversion de signaux analogiques qui présentent des composantes fréquentielles dans une large bande de fréquences (par exemple, plusieurs GHz, voire plusieurs dizaines de GHz) et ayant une grande dynamique (par exemple 20dB, ou plus). 30 Par exemple, la présente invention peut être utilisée pour réaliser des récepteurs radiofréquences tels que celui qui fait l'objet de la Fig. 2 (récepteurs dits radio logicielle) et permet donc de numériser l'ensemble des signaux captés par l'antenne (via éventuellement un amplificateur d'antenne), quels que soient leurs niveaux. De plus, elle ne nécessite pas, en amont du convertisseur analogique/numérique, de 3056862 19 composants radiofréquences, tels que des filtres analogiques en entrée de la chaîne de réception, de mixeurs pour un changement de fréquence, d'oscillateur de fréquence intermédiaire, etc. (voir Fig. 1), qui sont généralement coûteux, encombrants et consommateurs d'énergie électrique. Elle permet ainsi de dématérialiser la chaîne de 5 réception en ce sens que les principaux traitements peuvent se faire numériquement. La présélection est également effectuée en numérique par traitement simple. De même, un étage de gain adaptatif (Contrôle Automatique de Gain, CAG) entrant généralement dans les chaînes de réception des récepteurs radiofréquences classiques afin de ne pas saturer l'entrée du convertisseur (voir Fig. 1) n'est pas 10 strictement nécessaire avec la présente invention. La présente invention peut ainsi trouver application dans le domaine des télécommunications et s'accommode des standards actuels (4G LTE, 3G UMTS, 2G GSM, UWB, DVB, WiFi, etc.) et s'adapte aux standards futurs (5G, Radio Cognitive, etc.) par un simple changement de logiciel de chaque unité de conversion 2. 15 La présente invention peut encore trouver application dans des systèmes de télécommunications à réseaux d'antennes multivoies qui permettent d'apporter une sélectivité (gain ou réjection) spatiale, en goniométrie, ou dans tout système de traitement par diversité, d'appellation générale MIMO (Multiple Input Multiple Output). 20 La présente invention peut également trouver application dans les domaines des radars, des sonars, etc. et de manière générale à chaque fois qu'une conversion analogique numérique est nécessaire pour pouvoir effectuer un traitement qui alors est fait en numérique. La présente invention peut également trouver application à chaque fois qu'une 25 faible consommation électrique est un des paramètres les plus décisifs dans le choix d'un convertisseur analogique/numérique. Il est ainsi possible d'envisager des applications dans des dispositifs présentant un budget énergétique contraint (IOT : Internet of Things, IMD : Implantable Medical Devices, etc.). REVENDICATIONS1) Procédé de conversion analogique/numérique d'un signal analogique (SA) en un signal numérique (SN), caractérisé en ce qu'il comporte - au moins une étape de numérisation intermédiaire (ENI à ENN-I) et une étape de numérisation finale (ENN) mises en oeuvre successivement dans l'ordre de 1 à N, chaque étape de numérisation intermédiaire (EN,) d'ordre i comportant les sous-étapes suivantes : - une sous-étape (SEN,) de numérisation des seules composantes fréquentielles d'un signal analogique (SA,), dit signal analogique à traiter à l'étape d'ordre i, ayant des niveaux de puissance qui sont compris entre une valeur supérieure Nrax et une valeur de seuil Si associées à ladite étape de numérisation intermédiaire (ENI), ladite sous-étape (SEM) délivrant un signal numérique (SN,), et - une sous-étape (SEE,) d'extraction pour extraire dudit signal analogique à traiter (SA,) d'ordre i les composantes fréquentielles qui ont été numérisées à la sous- étape de numérisation (SEN,) d'ordre i et pour délivrer ainsi un signal analogique à traiter (SA,-1) pour l'étape de numérisation intermédiaire ou finale (EN,+i) d'ordre suivant, ledit signal analogique à traiter (SAO de ladite première étape de numérisation intermédiaire (ENI) étant le signal analogique d'entrée à numériser SA, et - une étape de combinaison (EC) pour combiner les signaux numériques (SN,) résultat des étapes de numérisation (ENI à ENN) et pour délivrer un signal numérique (SN) résultat de la conversion analogique/numérique du signal analogique (SA) à numériser. 2) Procédé de conversion selon la revendication 1, caractérisé en ce que ladite valeur de seuil S, associée à une étape de numérisation intermédiaire (EN') d'ordre i est sensiblement égale à la valeur maximale Ni+im" associée à l'étape de numérisation intermédiaire (EN,-,-1) d'ordre juste supérieur. 3) Procédé de conversion selon la revendication I ou 2, caractérisé en ce que ladite sous-étape de numérisation (SEN,) comprend : 3056862 21 - une sous-étape (CAN,) de numérisation dudit signal analogique à traiter (SAO pour ses niveaux de puissance qui sont compris entre une valeur minimale Ni In et ladite valeur maximale Nin', - une sous-étape (FILT) de filtrage numérique du signal numérique résultat de 5 ladite sous-étape de numérisation (CAN,) afin de délivrer un signal numérique (SN,) représentatif des seules composantes fréquentielles dont les niveaux de puissance sont compris entre la valeur de seuil S, et ladite valeur maximale Nin', ladite valeur de seuil S, étant supérieure à la valeur minimale Nrn d'une quantité prédéterminée 10 4) Procédé de conversion selon une des revendications précédentes, caractérisé en ce que ladite sous-étape d'extraction (SEE) comprend : - une sous-étape (CNA,) de conversion du signal numérique (SN,) en un signal analogique (SA,P+), - une sous-étape (EXT) d'extraction proprement-dite prévue pour extraire le 15 signal analogique (SA,P+) résultat de ladite sous-étape de conversion (CNA,) au signal analogique à traiter (SAO et ainsi délivrer un nouveau signal analogique à traiter (SA,+1) pour l'étape de numérisation suivante (EN,1-1). 5) Procédé de conversion selon la revendication 4, caractérisé en ce qu'il 20 comporte en outre une sous-étape de retard (RETO pour retarder, avant la mise en oeuvre de ladite sous-étape d'extraction proprement-dite (EXTO, ledit signal à traiter (SA,) d'un temps égal à celui du temps total de mise en oeuvre de la sous-étape de numérisation (CAN,), de la sous-étape de filtrage numérique (FILT) et de la sous-étape de conversion (CNA;). 25 6) Système de conversion analogique/numérique pour convertir un signal analogique (SA) en un signal numérique (SN) pour mettre en oeuvre le procédé de conversion analogique/numérique selon une des revendications I à 5 caractérisé en ce qu'il comporte : 30 - un étage de numérisation intermédiaire (E1) ou plusieurs étages de numérisation intermédiaires (E1 à ENA) de structure similaire et un étage de numérisation finale (EN) montés en cascade, ledit ou chaque étage de numérisation intermédiaire (E,) d'ordre i recevant un signal analogique à traiter (SA) et délivrant, d'une part. un signal numérique (SN,) représentatif des seules composantes 3056862 fréquentielles du signal analogique à traiter (SA,) dont les niveaux de puissance sont compris entre une valeur supérieure NIT ' et une valeur de seuil Si associées audit étage de numérisation intermédiaire (E) et, d'autre part, un signal analogique de sortie qui constitue le signal analogique à traiter (SAH-1) de l'étage de numérisation 5 intermédiaire (E,-1) d'ordre juste supérieur ou du signal analogique d'entrée de l'étage de numérisation finale (EN), le signal analogique â traiter du premier étage de numérisation (El) étant le signal analogique (SA) à numériser, et - une unité de combinaison (500) prévue pour combiner les signaux numériques 10 (SN,) de sortie des étages de numérisation intermédiaires et final (E1 à EN) respectifs et pour délivrer un signal numérique (SN) représentatif du signal analogique d'entrée (SA) du système de conversion analogique/numérique. 7) Système de conversion analogique/numérique selon la revendication 6, 15 caractérisé en ce que ledit ou chaque étage de numérisation intermédiaire (E1 à EN-0 comprend un duplexeur (100), une unité de numérisation intermédiaire 200, une unité de retard 300 et une unité d'extraction 400, ledit duplexeur (100) étant prévu pour délivrer le signal analogique à traiter (SA,) de l'étage de numérisation intermédiaire (E,) considéré, d'une part, à l'entrée de ladite unité de numérisation (200) et, d'autre 20 part, à l'entrée de ladite unité de retard (300) de cet étage de numérisation intermédiaire E,, ladite unité de numérisation (200) étant prévue pour délivrer un signal numérique (SN,) ainsi qu'un signal analogique (SA,Pf) correspondant l'un et l'autre aux seules composantes fréquentielles du signal à traiter (SA,) dont les niveaux de puissance sont compris entre ladite valeur supérieure N1nmx et ladite valeur de seuil 25 S, associées audit étage de numérisation intermédiaire (E,), l'unité de retard (300) étant prévue pour retarder le signal analogique à traiter (SA,) d'un temps qui correspond au temps qui est nécessaire à l'unité de numérisation (200) pour effectuer les différentes opérations dont elle a la charge, d'où il résulte un signal analogique retardé (SA`) et ladite unité d'extraction (400) étant prévue pour soustraire au signal analogique à 30 traiter retardé (SAr,) le signal analogique (SA,P+) délivré par ladite unité de numérisation (200) et pour délivrer le signal analogique à traiter (SAi-) de l'étage de numérisation intermédiaire suivant (E,-.1) ou du signal analogique d'entrée de l'étage de numérisation finale (EN). 3056862 23 8) Système de conversion analogique/numérique selon la revendication 7, caractérisé en ce que ladite unité de numérisation (200) comprend un convertisseur analogique/numérique intermédiaire (210) pour convertir en un signal numérique le signal à traiter (SA) à l'entrée de l'étage de numérisation intermédiaire (E) considéré 5 pour ses niveaux de puissance compris entre ladite valeur maximale Nr" et une valeur minimale Ni', un filtre numérique (220) qui délivre ledit signal numérique (SN') correspondant aux seules composantes fréquentielles du signal à traiter (SA) de niveaux de puissance compris entre ladite valeur supérieure Ni' et ladite valeur de seuil S, et un convertisseur numérique/analogique (230) pour convertir le signal 10 numérique (SN ) en sortie du filtre numérique (220) en ledit signal analogique (SA,P+). 9) Système de conversion analogique/numérique selon la revendication 8, caractérisé en ce que ledit filtre numérique (220) comprend un banc de filtres d'analyse (221), une unité de calcul (222) prévue pour calculer la densité spectrale de 15 puissance du signal de chaque sous-bande du banc de filtres d'analyse (221), une unité de sélection (223) prévue pour ne sélectionner et donc délivrer sur sa sortie que les signaux de sous-bande dont la densité spectrale de puissance déterminée par l'unité de calcul (222) est supérieure à ladite valeur de seuil de niveau puissance (S,) prédéterminée et un banc de filtres de synthèse (224) dual du banc de filtres d'analyse 20 (221). 10) Système de conversion analogique/numérique selon la revendication 9, caractérisé en ce que ledit banc de filtres d'analyse (221) et ledit banc de filtres de synthèse (224) présentent des structures polyphasées. 25 11) Système de conversion analogique/numérique selon une des revendications 6 à 11, caractérisé en ce que l'unité de numérisation (200) comprend encore une unité de déphasage (225) prévue pour appliquer un déphasage de n (mise en opposition de phase) à chacune des composantes fréquentielles de niveaux de puissance les plus 30 élevés, l'unité d'extraction (400) étant un additionneur. 12) Système de conversion analogique/numérique selon une des revendications 9 à 11, caractérisé en ce que ledit filtre numérique (220) comprend une unité de filtrage supplémentaire (226) prévue pour diviser les sous-bandes sélectionnées par 3056862 24 l'unité de sélection (223) en sous-bandes plus fines et pour ne sélectionner que les sous-bandes fines pour lesquelles la densité spectrale de puissance est supérieure à la valeur seuil (Si) de l'étage de numérisation intermédiaire (E,) considéré. 5 13) Système de conversion analogique/numérique selon une des revendications 7 à 12, caractérisé en ce que ladite unité de retard (300) de chaque étage de numérisation (E,) comprend une unité de retard fixe (301) affectant un retard fixe au signal à traiter (SA,) à l'entrée dudit étage de numérisation (E), une unité de retard variable (302) lui affectant un retard variable, un dispositif de mesure (303) pour 10 mesurer la puissance moyenne du signal analogique (SAi+i) en sortie de l'additionneur (400) dont le signal de sortie commande la valeur du retard de l'unité de retard variable (302) de manière que la puissance moyenne mesurée par le dispositif de mesure (303) soit minimale.