FR 3048123 A1 20170825 FR 1651390 A 20160219 1 PROCEDE D'INTERCONNEXION CHIP ON CHIP MINIATURISEE D'UN MODULE ELECTRONIQUE 3D Le domaine de l'invention est celui des modules électroniques 3D et plus précisément celui de l'interconnexion de puces empilées. Une solution pour interconnecter des puces empilées les unes sur les autres consiste à utiliser les faces verticales de l'empilement qui sont métallisées pour réaliser les connexions électriques entre puces. Ces puces comportent des plots de connexion connectés à des billes de connexion, mais ne comportent pas de fils de câblage électrique issus de ces plots. Une telle solution aussi désignée technologie WDoD est décrite dans le brevet FR 2 857 157 (Inventeurs : Val Christian et Lignier Olivier) et FR 2 905 198 (Inventeur : Val Christian). Mais elle est couteuse à mettre en oeuvre. Une solution moins couteuse consiste à utiliser la technologie Chip on Chip (CoC) de puces empilées et câblées. Un exemple de module électronique 3D obtenu par cette technologie est montré figure 1 avec deux puces 1 empilées sur un substrat d'interconnexion 2 tel qu'un PCB acronyme de l'expression anglo-saxonne Printed Circuit Board. On observe que les nappes de fils 15 câblés de manière régulière relient les plots 10 de chaque puce 1 aux soudures 30 du substrat 2 sur lequel est collée la première puce, la deuxième puce étant collée sur la première. L'empilage de puces avec la technologie Chip on Chip (CoC) est à ce jour l'un des plus denses et des plus utilisés dans le monde (cas des téléphone etc....). Les puces 1 empilées comportent des plots de connexion 10 et des fils 15 de câblage électrique issus de ces plots. Mais la surface « au sol » ou horizontale (c'est-à-dire dans un plan x,y perpendiculaire à la direction z de l'empilement) prise par un empilement obtenu par cette technologie CoC, est en général 2 fois plus élevée que celle obtenue par la technologie WDoD. Les puces de taille variable, de surfaces horizontales typiquement comprises entre 6x6 mm2 pour de petites puces et 9x9 mm2 pour de grandes puces, sont généralement empilées sur un circuit d'interconnexion 2 destiné à l'interconnexion de l'empilement avec un autre 304 8 12 3 2 circuit extérieur au moyen de billes de connexion. Dans le cas d'un empilement de puces de surfaces variables, elles sont empilées selon leur surface décroissante (la plus grande puce est en bas de l'empilement sur le PCB, et la plus petite en haut de l'empilement). 5 Les soudures 30 sur le substrat support prennent une place importante. Il est estimé qu'au niveau de ces soudures, la distance entre chaque nappe de fils varie de 400 pm à 800 pm, soit en moyenne 500 pm. Pour quatre puces empilées on obtient une distance de 4 x 500 pm = 2000 pm = 2 mm autour de l'empilement, soit pour l'empilement muni de ses fils 10 de câblage électrique, une surface horizontale de : - (6 mm + (2 x 2mm)) x (6 mm + (2 x 2mm)) = 100 mm2 pour un empilement de quatre petites puces, alors qu'avec le WDoD on a 100 pm autour des puces ce qui conduit à une surface de 6,2 x 6,2 = 38,5 mm2, soit 2,5 fois plus de surface avec la technologie CoC et 15 - (9 mm + (2 x 2mm)) x (9 mm + (2 x 2mm)) = 169 mm2 pour un empilement de quatre puces avec au moins une grande puce, alors que le WDoD conduit à une surface 9,2 x 9,2 = 84,6 mm2, soit 2 fois plus de surface avec la technologie CoC. Par ailleurs, la longueur des fils de câblage varie de 1 à 3 entre la 20 nappe la plus proche de la puce et la nappe la plus éloignée. L'ensemble {empilement avec PCB- fils câblés sur le substrat} est ensuite moulé dans de la résine, puis découpé pour obtenir un module électronique 3D prêt à être livré à un équipementier. En outre un problème d'intégrité du signal apparaît lorsque 25 l'empilement comporte des puces fonctionnant dans le domaine des hyperfréquences notamment au-delà de 2 GHz. En conséquence, il demeure à ce jour un besoin pour un procédé d'interconnexion de puces empilées donnant simultanément satisfaction à 30 l'ensemble des exigences précitées, en termes de coût de fabrication, de surface « au sol », et d'intégrité des signaux aux hyperfréquences. Plus précisément l'invention a pour objet un module électronique 3D comportant selon une direction dite verticale un empilement de tranches 3048123 3 électroniques, chaque tranche comportant au moins une puce munie de plots d'interconnexion. Cet empilement est assemblé à un circuit d'interconnexion du module, muni de billes de connexion. Les plots de chaque puce sont connectés par des fils de câblage électrique à des bus verticaux eux-mêmes 5 électriquement reliés au circuit d'interconnexion du module. Il est principalement caractérisé en ce que chaque fil de câblage électrique est relié à son bus vertical en formant dans un plan vertical un angle oblique et en ce que d'une tranche à l'autre, la longueur du fil de câblage entre un plot d'une puce d'une tranche et le bus vertical correspondant est différente de 10 manière à compenser la différence de longueur verticale du bus vertical d'une tranche à l'autre. Selon un mode de réalisation, le circuit d'interconnexion comporte des fils de câblage obliques et les bus verticaux sont dans un plan situé en dehors du circuit d'interconnexion. 15 Selon un autre mode de réalisation, le circuit d'interconnexion ne comporte pas de fils de câblage et les bus verticaux traversent le circuit d'interconnexion. Les puces peuvent être aptes à fonctionner à plus d'l GHz. D'une tranche à l'autre, les longueurs totales des fils de câblage 20 des plots des puces correspondantes jusqu'au circuit d'interconnexion sont avantageusement sensiblement égales. Les bus verticaux typiquement obtenus par métallisation et gravure, présentent généralement une épaisseur inférieure à 10pm. Selon une alternative, les bus verticaux sont sous forme de vias 25 métallisés. Un circuit électronique à composants passifs et comportant des fils de câblage peut être inséré dans l'empilement. L'invention a aussi pour objet un procédé de fabrication d'un 30 module électronique 3D tel que précédemment décrit, caractérisé en ce qu'il comporte les étapes suivantes réalisées collectivement : A) empilement d'une tranche électronique sur le circuit d'interconnexion, et connexion des plots de la puce (ou des puces) à un substrat métallisé situé au même niveau que le circuit 35 d'interconnexion, par des fils de câblage, de manière à obtenir des fils 3048123 4 de câblage inclinés dans un plan vertical, itération de cette étape avec une nouvelle tranche électronique empilée sur l'empilement précédent jusqu'à obtenir un empilement prédéfini, B) dépôt d'une résine époxy pour mouler l'empilement et ses fils de 5 câblage, et le circuit d'interconnexion, C) découpe verticale de la résine selon des plans verticaux situés en dehors de l'empilement pour obtenir plusieurs boîtiers, et en ce qu'il comporte l'étape suivante réalisée individuellement pour chaque boîtier : métallisation et gravure des faces verticales du boîtier 10 pour former les bus verticaux et obtenir un module électronique 3D. Selon une alternative, le procédé de fabrication d'un module électronique 3D comporte les étapes suivantes réalisées collectivement : A) empilement d'une tranche électronique sur le circuit 15 d'interconnexion, et connexion des plots de la puce (ou des puces) à un substrat métallisé situé au même niveau que le circuit d'interconnexion, par des fils de câblage, de manière à obtenir des fils de câblage inclinés dans un plan vertical, itération de cette étape avec une nouvelle tranche électronique empilée sur l'empilement précédent 20 jusqu'à obtenir un empilement prédéfini, B) dépôt d'une résine époxy pour mouler l'empilement et ses fils de câblage, et le circuit d'interconnexion, C) percements de vias à travers la résine en dehors de l'empilement, et métallisation des vias pour former les bus verticaux, 25 D) découpe verticale de la résine selon des plans verticaux au-delà des vias pour obtenir plusieurs boîtiers. Le circuit d'interconnexion peut ne pas comporter de fils de câblage ; la découpe est alors réalisée dans un plan vertical traversant le 30 circuit PCB. Le circuit d'interconnexion peut comporter des fils de câblage reliés au substrat métallisé ; la découpe est alors réalisée dans un plan vertical situé entre le circuit d'interconnexion et le substrat métallisé et les fils de câblage forment dans le plan vertical de découpe, un angle oblique. 3048123 5 D'une tranche à l'autre, les conducteurs électriques des plots des puces jusqu'au circuit d'interconnexion sont de préférence routés pour obtenir des longueurs totales égales. 5 D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit, faite à titre d'exemple non limitatif et en référence aux dessins annexés dans lesquels : la figure 1 déjà décrite représente schématiquement en coupe un exemple de module électronique 3D obtenu par la technologie CoC selon 10 l'état de la technique, les figures 2 illustrent schématiquement en coupe, des connexions électriques à angles droits (fig 2a) et à angles obliques (non droits) (fig 2b), la figure 3 représente schématiquement en coupe un exemple de module électronique 3D avec un circuit PCB standard, en cours de 15 fabrication par le procédé selon l'invention, la figure 4 représente schématiquement en coupe un exemple de module électronique 3D avec un circuit PCB à fils de câblage, en cours de fabrication par le procédé selon l'invention, les figures 5 représentent schématiquement un mode de 20 réalisation de bus verticaux sous forme de vias vus de dessus (fig 5a) et vus en coupe (fig 5b), la figure 6 représente schématiquement vu en perspective un exemple de module électronique 3D selon l'invention avec des fils de câblage non rectilignes, des bus verticaux gravés et un PCB sans fils de 25 câblage. D'une figure à l'autre, les mêmes éléments sont repérés par les mêmes références. Dans la suite de la description, les expressions « haut », « bas », sont utilisées en référence à l'orientation des figures décrites. Dans la 30 mesure où le module électronique 3D peut être positionné selon d'autres orientations, la terminologie directionnelle est indiquée à titre d'illustration et n'est pas limitative. 304 812 3 6 La solution selon l'invention est basée sur une combinaison astucieuse des technologies CoC et WDoD. Les puces sont empilées sur un un circuit d'interconnexion avec la technologie CoC et l'ensemble est moulé dans de la résine. Puis selon la technologie WDoD, cet ensemble est 5 découpé verticalement et les fils de câblage affleurant au niveau des faces découpées sont alors connectés à des bus métalliques verticaux pour assurer l'interconnexion verticale des puces entre elles et avec le circuit d'interconnexion. La demanderesse a identifié la cause du problème de 10 fonctionnement dans le domaine des hyperfréquences d'un module électronique 3D à connexions verticales sur les faces de l'empilement. En effet, lors de connexions en T entre conducteurs électriques (conducteurs 15 issus des puces 1 et conducteurs verticaux 41) disposés à angles droits (a1=90°) comme montré figure 2a, une réflexion d'électrons se produit au 15 niveau de la connexion, qui perturbe la connexion électrique et l'affaiblit. La solution selon l'invention pour éviter ces réflexions d'électrons, est de réaliser au niveau des connexions avec les bus verticaux 41, des connexions obliques c'est-à-dire à angles obliques ou non droits (a2 1 GHz), il est nécessaire d'avoir entre les signaux la même impédance (ou la plus identique possible), autrement dit il est nécessaire d'avoir des conducteurs électriques de même 30 longueur car les inductances et capacités parasites sont les mêmes dans le cas de conducteurs de même longueur. La longueur d'un conducteur électrique 15 entre le plot 10 de la puce 14 (montrée figure 6) de la tranche 16 située en haut de l'empilement 4 et le PCB 2a ou 2b, via le bus vertical 41, est a priori bien supérieure à la 35 longueur du conducteur électrique 15 entre le plot 10 de la puce li de la 3048123 10 tranche 16 située en bas de l'empilement 4 et le PCB 2a ou 2b, via le même bus vertical 41. Cette longueur de connexion électrique varie d'une puce à l'autre en fonction de sa position (en hauteur) dans l'empilement et éventuellement de sa position en xy dans le plan de la tranche lorsqu'il y a 5 plusieurs puces par tranche. Selon l'invention, on compense ces différences de longueurs en augmentant par un câblage non rectiligne, la longueur du fil de câblage entre le plot de la puce et la connexion avec le bus vertical c'est-à-dire avant sa connexion au bus vertical. Dit autrement, la longueur du conducteur électrique est adaptée pour compenser sa longueur verticale de 10 manière à ce que tous les conducteurs aient même longueur totale (du plot jusqu'au circuit d'interconnexion). Plus précisément, comme les conducteurs verticaux 41 sont droits qu'ils soient gravés ou sous forme de vias métallisés, il s'agit donc d'adapter les longueurs précédentes, c'est-à-dire celles des fils de câblage. Le routage d'un conducteur entre le plot 10 de la puce et le bus 15 vertical 41 correspondant n'est donc pas toujours droit de ce fait. Ainsi comme on peut le voir figure 6 : - le conducteur électrique correspondant à la puce de la première tranche 16 (en bas, puce 11) mesure : L1' + L2'+ L3', avec L1' + L2' la longueur du fil non rectiligne 15 câblé depuis le plot 101 de la puce jusqu'à l'interception 20 avec le bus métal 41, et L3' la distance sur le bus 41 entre cette interception et un conducteur 21 du PCB 2a ; - le conducteur correspondant à la puce de la dernière tranche 16 (en haut, puce 14 ; on n'a pas représenté les tranches intermédiaires) mesure : L1 + L4+ L3', avec L1 la longueur du fil rectiligne 15 câblé depuis le plot 104 de la 25 puce jusqu'à l'interception avec le même bus métal 41, et L4+ L3' la distance sur le bus 41 entre cette interception et le conducteur 21 du PCB 2a. L4 étant imposé par le niveau de la tranche dans l'empilement, et L1 étant généralement déterminé par un câblage rectiligne entre le plot et l'interception avec le bus vertical, compenser les différences de longueurs 30 des conducteurs revient donc à choisir L1' et L2' pour avoir : L1' + L2' = L1 + L4. Sur la figure et pour ne pas la surcharger, on n'a représenté qu'un seul conducteur par tranche. Bien sûr cette compensation de longueur s'applique à tous les conducteurs. Pour une même tranche, les câblages non rectilignes 35 peuvent être réalisés avec des fils de câblage métallique qui ne se croisent 3048123 11 pas (ne se touchent pas), ou bien avec des fil de câblage isolés qui peuvent alors se croiser. Ce câblage non rectiligne peut être réalisé industriellement grâce aux nouveaux équipements de câblage des puces qui ont été développés pour 5 faciliter le routage des fils pour les techniques de Chip on Chip (fils qui peuvent être amenés à se croiser) ; le procédé de fabrication selon l'invention n'utilise pas ce dispositif pour éviter les croisements mais pour assurer une impédance constante. 10 D'une tranche à l'autre de l'empilement, les puces 1 peuvent être identiques mais pas nécessairement. Dans le cas de puces différentes, il est généralement nécessaire de différencier d'une tranche à l'autre, le câblage (le chemin) des fils de câblage entre les plots 10 d'une puce et leur connexion 151 aux bus verticaux. Dans le cas de puces identiques, les fils de 15 câblage issus d'un même plot sont généralement court-circuités pour des puces identiques d'une tranche à l'autre, par le bus vertical correspondant (il s'agit du même bus vertical). Mais il peut être nécessaire qu'un signal associé au plot d'une puce soit indépendant du signal associé au même plot d'une puce identique située dans une autre tranche. Dans tous ces cas où il 20 est nécessaire de ne pas court-circuiter les fils de câblage, on réalise également un routage non direct pour rejoindre des bus verticaux différents. Mais il n'est pas nécessaire de compenser les longueurs des fils de câblage car il n'est pas nécessaire d'obtenir des impédances identiques. 25 On peut intercaler dans l'empilement 4 un circuit PCB comportant des composants passifs 22. En effet ces composants passifs ne peuvent être câbler avec des fils 15 car leurs plots de câblage ne sont prévus que pour du report par refusion de brasure et il n'est pas possible de les câbler. Dans ce cas ces composants peuvent être reportés et brasés conventionnellement 30 sur un PCB qui est intercalé dans l'empilement 4. Ce PCB sera plutôt sous la forme standard 2a. REVENDICATIONS1. Module électronique 3D comportant selon une direction dite verticale un empilement (4) de tranches électroniques (16), chaque tranche comportant au moins une puce (1) munie de plots d'interconnexion (10), cet empilement étant assemblé à un circuit d'interconnexion (2) du module muni de billes de connexion, les plots (10) de chaque puce étant connectés par des fils de câblage électrique (15) à des bus verticaux (41) eux-mêmes électriquement reliés au circuit (2) d'interconnexion du module, caractérisé en ce que chaque fil de câblage électrique (15) est relié à son bus vertical (41) en formant dans un plan vertical un angle (a2) oblique et en ce que d'une tranche électronique à l'autre, la longueur du fil de câblage entre un plot d'une puce d'une tranche et le bus vertical correspondant est différente de manière à compenser la différence de longueur verticale du bus vertical d'une tranche à l'autre. 2. Module électronique 3D selon la revendication précédente, caractérisé en ce que le circuit d'interconnexion (2) comporte des fils de câblage électrique (25) reliés à des bus verticaux en formant des angles obliques et en ce que les bus verticaux (41) sont dans un plan situé en dehors du circuit d'interconnexion. 3. Module électronique 3D selon la revendication 1, caractérisé en ce que le circuit d'interconnexion (2) ne comporte pas de fils de câblage et en ce que les bus verticaux (41) traversent le circuit d'interconnexion. 4. Module électronique 3D selon l'une des revendications précédentes, caractérisé en ce que les puces sont aptes à fonctionner à plus d'1 GHz. 5. Module électronique 3D selon l'une des revendications précédentes, caractérisé en ce que le nombre de tranches (16) empilées est compris entre 4 et 9. 3048123 13 6. Module électronique 3D selon l'une des revendications précédentes, caractérisé en ce que d'une tranche à l'autre, les longueurs de connexion électrique (15, 41) des plots des puces jusqu'au circuit 5 d'interconnexion sont égales. 7. Module électronique 3D selon l'une des revendications précédentes, caractérisé en ce que les bus verticaux (41) présentent une épaisseur inférieure à 10 pm. 10 8. Module électronique 3D selon l'une des revendications précédentes 1 à 6, caractérisé en ce que les bus verticaux (41) sont sous forme de vias métallisés. 15 9. Module électronique 3D selon l'une des revendications précédentes, caractérisé en ce qu'un circuit électronique à composants passifs (22) et comportant des fils de câblage électrique (25) est inséré dans l'empilement (4). 20 10. Procédé de fabrication d'un module électronique 3D selon l'une des revendications 1 à 7, caractérisé en ce qu'il comporte les étapes suivantes réalisées collectivement : A) empilement d'une tranche électronique (16) sur le circuit d'interconnexion (2), et connexion des plots (10) de la puce (1) (ou 25 des puces) à un substrat métallisé (6) situé au même niveau que le circuit d'interconnexion (2), par des fils de câblage électrique (15), de manière à obtenir des fils de câblage inclinés dans un plan vertical, itération de cette étape avec une nouvelle tranche électronique empilée sur l'empilement précédent jusqu'à obtenir un empilement (4) 30 prédéfini, B) dépôt d'une résine époxy (5) pour mouler l'empilement et ses fils de câblage, et le circuit d'interconnexion, C) découpe verticale de la résine selon des plans verticaux situés en dehors de l'empilement pour obtenir plusieurs boîtiers, 35 et en ce qu'il comporte l'étape suivante réalisée individuellement pour chaque boîtier : métallisation et gravure des faces verticales du boîtier 3048123 14 pour former les bus verticaux (41) et obtenir un module électronique 3D. 11 Procédé de fabrication d'un module électronique 3D selon l'une des 5 revendications 1 à 6, caractérisé en ce qu'il comporte les étapes suivantes réalisées collectivement : A) empilement d'une tranche électronique (16) sur le circuit d'interconnexion (2), et connexion des plots (10) de la puce (1) (ou des puces) à un substrat métallisé (6) situé au même niveau que le 10 circuit d'interconnexion, par des fils de câblage (15), de manière à obtenir des fils de câblage inclinés dans un plan vertical, itération de cette étape avec une nouvelle tranche électronique empilée sur l'empilement précédent jusqu'à obtenir un empilement (4) prédéfini, B) dépôt d'une résine époxy (5) pour mouler l'empilement et ses 15 conducteurs, et le circuit d'interconnexion, C) percements de vias à travers la résine en dehors de l'empilement, et métallisation des vias pour former les bus verticaux (41), D) découpe verticale de la résine (5) selon des plans verticaux de découpe au-delà des vias pour obtenir plusieurs boîtiers. 20 12. Procédé de fabrication d'un module électronique 3D selon l'une des revendications 10 à 11, caractérisé en ce que le circuit d'interconnexion (2a) ne comporte pas de fils de câblage électrique et en ce que la découpe est réalisée dans au moins un plan vertical de 25 découpe traversant le circuit d'interconnexion. 13. Procédé de fabrication d'un module électronique 3D selon l'une des revendications 10 à 11, caractérisé en ce que le circuit d'interconnexion (2b) comporte des fils de câblage (25) reliés au 30 substrat métallisé (6) avant l'étape de dépôt de la résine, en ce que la découpe est réalisée dans au moins un plan vertical de découpe situé entre le circuit d'interconnexion et le substrat métallisé et en ce que les fils de câblage (25) du circuit d'interconnexion forment dans le plan vertical de découpe, un angle oblique. 35 3048123 15 14. Procédé de fabrication d'un module électronique 3D selon l'une des revendications 10 à 13, caractérisé en ce que d'une tranche à l'autre, les conducteurs des plots des puces jusqu'au circuit d'interconnexion sont routés pour obtenir des longueurs totales égales. 5