FR 3041145 A1 20170317 FR 1558477 A 20150911 1 PROCEDE DE REALISATION D'UNE STRUCTURE DE CANAL DE TRANSISTOR EN CONTRAINTE UNI-AXIALE DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR La présente description concerne le domaine des structures de transistors, et plus particulièrement celles dotées d'une zone de canal subissant une déformation ou contrainte mécanique. Par déformation mécanique on entend un matériau qui a son ou ses paramètre(s) de maille cristalline allongé(s) ou écourté(s). Dans le cas où le paramètre de maille déformé est plus important que le paramètre dit « naturel » d'un matériau cristallin, celui-ci est dit en déformation en tension. Lorsque le paramètre de maille déformé est plus petit que le paramètre de maille naturel, le matériau est dit en déformation compressive ou en compression. A ces états de déformation mécanique, on associe des états de contraintes mécaniques. Pour autant, il est également commun de se référer à ces états de déformation comme des états de contraintes mécaniques. Dans la suite de la présente demande, cette notion de déformation (« strain » selon la terminologie anglo-saxonne) sera désignée de façon générique par le terme « contrainte ». Une contrainte appliquée à un matériau semi-conducteur induit une modification de la maille cristalline et donc de sa structure de bande, dont va découler une modification de la mobilité des porteurs dans ce matériau. La mobilité des électrons est augmentée (respectivement diminuée) par une contrainte en tension (respectivement en compression) du matériau semi-conducteur dans lequel ils transitent alors que la mobilité des trous sera augmentée (respectivement diminuée) lorsque le semi-conducteur est en compression (respectivement en tension). On sait réaliser des transistors sur une couche superficielle semi- conductrice contrainte d'un substrat de type semi-conducteur isolant. La contrainte dans cette couche superficielle est généralement une contrainte bi-axiale. 3041145 2 Pour améliorer les performances d'un transistor à canal contraint, on peut vouloir relaxer la contrainte dans une direction orthogonale à celle dans laquelle le canal s'étend, autrement dit dans une direction orthogonale à la direction dans laquelle le courant du transistor est destiné à circuler. 5 Une telle relaxation peut être réalisée par gravure des bords latéraux d'une structure canal en matériau semi-conducteur contraint. Il se pose le problème de trouver un nouveau procédé de réalisation d'un dispositif à structure semi-conductrice contrainte. EXPOSÉ DE L'INVENTION 10 Un mode de réalisation de la présente invention prévoit un procédé de fabrication de transistor(s) à structure de canal contraint comprenant des étapes de : - formation d'un masquage sur une couche superficielle d'un substrat de type semi-conducteur sur isolant comprenant une couche de support, une couche isolante séparant la couche de support de la couche superficielle, la couche superficielle étant à 15 base d'un matériau semi-conducteur contraint selon une contrainte bi-axiale, le masquage comprenant au moins un bloc de forme allongée disposé sur une première zone de la couche superficielle, cette première zone ayant une longueur L1 mesurée parallèlement à une première direction et une largeur Wi mesurée parallèlement à une deuxième direction, la première zone étant apte à former une structure de canal du transistor dans 20 laquelle un courant est destiné à circuler dans la première direction, le masquage étant configuré de sorte qu'une ou plusieurs ouvertures de forme allongée et qui s'étendent parallèlement à la première direction sont disposées de part et d'autre du bloc de masquage et dévoilent respectivement des deuxièmes zones de la couche superficielle disposées de part et d'autre de la première zone, 25 - réalisation d'au moins une implantation ionique de la couche superficielle à travers les ouvertures du masquage, de sorte à rendre amorphe les deuxièmes zones et à induire une relaxation de la première zone dans la deuxième direction. 3041145 3 Avec, un tel procédé on peut obtenir une structure de canal à base d'un matériau contraint dans une première direction parallèle à celle dans laquelle le courant de canal est destiné à circuler et relaxé dans une deuxième direction orthogonal à la première direction, et ce sans nécessairement créer de topographie ou de relief dans la 5 couche superficielle du substrat. Le masquage peut être formé de plusieurs blocs de masquage parallèles distincts et séparés deux à deux par une ouverture. On peut ainsi relaxer plusieurs premières zones semi-conductrices dans une direction parallèle à celle dans laquelle la largeur de ces zones est mesurée. 10 Avantageusement, le procédé peut comprendre en outre une étape consistant à transformer les deuxièmes zones de la couche superficielle dévoilées par les ouvertures du masquage en zones isolantes. Selon une possibilité de mise en oeuvre, cette transformation des deuxièmes zones en zones isolantes peut être réalisée à l'aide d'au moins une étape 15 d'implantation. Avantageusement, l'amorphisation des deuxièmes zones et la transformation des deuxièmes zones en zones isolantes peuvent être réalisées simultanément par implantation. Selon une possibilité de mise en oeuvre, la transformation des deuxièmes 20 zones en zones isolantes comprend au moins une étape d'oxydation thermique. Selon une possibilité de mise en oeuvre, une ou plusieurs des zones isolantes formées par transformation des deuxièmes zones amorphes est prévue de sorte à réaliser une séparation avec un ou plusieurs autres transistors. Afin d'augmenter l'effet de relaxation des premières zones et après 25 transformation des deuxièmes zones en zones isolantes, on peut retirer une épaisseur de ces zones isolantes. Selon une possibilité de mise en oeuvre, après amorphisation des deuxièmes zones de la couche superficielle, le procédé peut comprendre des étapes de : - retrait du masquage, puis 3041145 4 - formation d'au moins une grille de transistor sur la première zone semiconductrice, puis - croissance sur le matériau semi-conducteur de la couche superficielle de blocs de source et de drain de part et d'autre de la grille. 5 Selon une autre possibilité de mise en oeuvre dans laquelle le masquage est un premier masquage, le procédé peut comprendre en outre, après formation du premier masquage et préalablement à l'amorphisation des deuxièmes zones, une étape de : - formation d'un deuxième masquage reposant sur le premier masque et 10 disposé en regard de régions données de la couche superficielle, le deuxième masquage comportant une ouverture dévoilant le premier masquage, puis après amorphisation des deuxièmes zones, des étapes de : - retrait d'une portion du premier masquage à travers l'ouverture du deuxième masquage, 15 - formation d'une grille de transistor dans l'ouverture du deuxième masquage, - retrait du deuxième masquage et de portions restantes du premier masquage, puis, - formation de blocs de source et de drain de part et d'autre de la grille. 20 Selon une autre possibilité de mise en oeuvre, préalablement à la formation du masquage, on réalise des étapes de : - formation d'une grille sacrificielle sur la couche superficielle, puis, - formation de blocs de source et de drain de part et d'autre de la grille sacrificielle, 25 - retrait de la grille sacrificielle de sorte à laisser place à une ouverture entre les blocs de source et de drain, puis après formation du masquage dans l'ouverture et amorphisation des deuxièmes zones de la couche superficielle, on forme une grille dans l'ouverture prévue entre les blocs de source et de drain. 3041145 5 Selon une possibilité de mise en oeuvre le masquage utilisé lors de l'étape d'amorphisation peut avoir une contrainte intrinsèque. Un autre mode de réalisation de la présente invention prévoit un transistor formé à partir d'un procédé tel que défini plus haut. 5 Un autre mode de réalisation de la présente invention prévoit un transistor sur un substrat de type semi-conducteur sur isolant comprenant une couche superficielle dans laquelle une structure de canal est formée, la couche superficielle comprenant une ou plusieurs première(s) zones semi-conductrices allongées à base de matériau semi-conducteur, le matériau semi-conducteur étant contraint dans une 10 première direction donnée prise parallèlement à la longueur des première zones, le matériau semi-conducteur étant relaxé dans une deuxième direction prise parallèlement à la largueur des premières zones, la couche superficielle comprenant en outre des deuxièmes zones disposées de part et d'autre de la première zone et s'étendant parallèlement à la première direction, les deuxièmes zones étant à base d'un matériau 15 semi-conducteur amorphe ou étant des zones isolantes à base de nitrure et/ou d'oxyde du matériau semi-conducteur. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en 20 faisant référence aux dessins annexés sur lesquels : - les figures 1A-1G illustrent un exemple de procédé suivant un mode de réalisation de l'invention, dans lequel on relaxe une structure de canal contraint dans une direction orthogonale à celle dans laquelle le courant du canal est destiné à circuler ; - la figure 2 illustre une étape d'implantation pour la mise en oeuvre 25 simultanée d'une transformation de zones semi-conductrices amorphes en zones isolantes et la relaxation d'une contrainte dans une zone semi-conductrice située entre ces zones isolantes dans une direction orthogonale à celle dans laquelle cette zone semi-conductrice s'étend ; 3041145 6 - la figure 3 illustre un exemple de réalisation dans lequel des zones semi-conductrices transformées en zones isolantes servent à définir un ou plusieurs contours isolants séparant et délimitant des zones actives de transistors ; - la figure 4 illustre un exemple de substrat de départ possible pour un 5 procédé suivant l'invention ; - les figures 5A-5G illustrent un exemple de réalisation de type « gate first » dans lequel la relaxation de la structure de canal dans une direction orthogonale à celle dans laquelle le courant est destiné à circuler est réalisée dans une région localisée sur laquelle une grille de transistor est prévue ; 10 - les figures 6A-6D illustrent un exemple de réalisation de type « gate last » permettant de mettre en oeuvre la relaxation d'une zone semi-conductrice localisée entre des blocs de source et de drain ; - la figure 7 illustre un exemple de procédé dans lequel on retire une épaisseur de zones de la couche superficielle d'un substrat transformées en zones 15 isolantes ; - la figure 8 illustre un exemple de procédé dans lequel on forme une grille sur des flancs latéraux d'une structure de canal ; - les figures 9A et 9B donnent des exemples d'enchainements d'étapes de procédés de fabrications de dispositifs à transistors à canaux contraints selon une 20 contrainte uni-axiale; Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas 25 nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. En outre, dans la description ci-après, des termes qui dépendent de l'orientation, telle que « sous », « sur », « superficielle », « latérale », etc. d'une structure s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures. 3041145 7 EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'un transistor à structure de canal contraint va à présent être décrit en liaison avec les figures 1A-1G. Le matériau de départ de ce procédé peut être un substrat de type semi- 5 conducteur contraint sur isolant, et comprend ainsi une couche de support 10 semi- conductrice, une couche isolante 11 située sur et en contact avec la couche de support 10, ainsi qu'une couche semi conductrice 12 dite « superficielle » qui comporte une contrainte intrinsèque et qui est située sur et en contact avec la couche isolante 11. Un exemple de substrat de type semi-conducteur contraint sur isolant est 10 le substrat sSOl (SOI pour « strained Silicon on insulator » ou « silicium contraint sur isolant ») dans lequel la couche semi conductrice 12 superficielle est à base de Si contraint en particulier selon une contrainte en tension et bi-axiale (figure 1A). Le transistor réalisé peut être par exemple en technologie FDSOI, (pour « Fully Depleted Silicon On Insulator »). Dans ce cas, la couche superficielle semi 15 conductrice 12 a une épaisseur el qui peut être comprise par exemple entre 3 et 20 nm, tandis que la couche isolante 11 communément appelée de BOX (BOX pour « Buried Oxide ») et à base de SiO2 peut avoir une épaisseur e2 par exemple comprise entre 5 nm et 145 nm (les épaisseurs el et e2 étant des dimensions mesurées parallèlement à un axe z d'un repère orthogonal [O ;x ;y ;z] représenté sur la figure 1A). 20 On forme ensuite un masquage 20 sur la couche superficielle 12 contrainte. Le masquage 20 peut être un masque dur, par exemple à base de SiN ou de Si02. Dans l'exemple de réalisation illustré sur la figure 1B, le masquage 20 est formé de plusieurs blocs 22 disposés respectivement sur des premières zones 12a de la 25 couche superficielle 12. Les blocs 22 de masquage ont une forme oblongue ou allongée, avantageusement parallélépipédique. Par forme « allongée », on entend qu'ils ont une largeur (mesurée parallèlement à l'axe x du repère [O ; x ; y ; z]) inférieure et en particulier au moins 3 fois inférieure à leur longueur (mesurée quant à elle parallèlement à l'axe y du repère [O ; x ; y ; z]. Les blocs 22 de masquage peuvent être prévus avec une largeur 3041145 8 comprise par exemple entre 5nm et 50nm et une longueur comprise par exemple entre 100nm et 10um. Le masquage comporte des ouvertures 23 dévoilant respectivement des deuxièmes zones 12b de la couche superficielle 12. Les ouvertures 23 ont également une 5 forme oblongue ou allongée, par exemple rectangulaire, et s'étendent de part et d'autre des blocs 22 du masquage 20, le long de ces derniers. Les premières zones 12a de la couche superficielle situées en regard respectivement des blocs 22 de masquage, ont ainsi une forme allongée. On effectue ensuite une amorphisation des deuxièmes zones 12b de la couche superficielle 12 10 dévoilées par les ouvertures 23 du masquage 20. Cette amorphisation est réalisée à l'aide d'une ou plusieurs implantation(s) ionique(s), les blocs 22 du masquage 20 protégeant les premières zones 12a de la couche superficielle sur lesquelles ils reposent. L'espèce implantée peut être par exemple du Si ou du Ge ou de l'As. L'implantation amorphisante peut être réalisée par exemple à base 15 d'atomes de Ge, ou de Si, ou d'As, ou de C, ou d'Ar, ou de P, ou de N, à une énergie choisie en fonction de la nature des espèces implantées, de la nature et épaisseur de la couche superficielle, de la densité de courant d'implantation et de la température du substrat lors de l'implantation. Pour rendre amorphe une couche de 10 nm à 30 nm de Si ou de SiGe, on peut réaliser une implantation de Si ou de Ge selon une énergie comprise entre 6 keV et 20 40 keV et selon une dose entre 5e14 et 1e15 atomes/cm2. Par exemple, pour amorphiser une épaisseur de 15 nm de Si, on peut implanter des ions Si à une énergie comprise entre 6 keV à 8 keV avec une dose de l'ordre de 1 x 1015 atomes/cm2. Pour rendre amorphe une épaisseur de 30 nm de Si, on peut par exemple implanter des ions Si à une énergie comprise entre 14 keV et 25 keV à une dose 25 de l'ordre de 5 x 10' atomes/cm2. On rend ainsi amorphe des deuxièmes zones 12b de la couche superficielle 12 qui s'étendent contre les première zones 12a de la couche superficielle non-implantées et dont la structure cristalline est conservée. L'amorphisation des deuxièmes zones 12b conduit à une relaxation de la contrainte dans les deuxième zones 12b dans une direction qui est orthogonale à celle dans laquelle les premières zones et les 3041145 9 deuxième zones s'étendent, cette direction étant également parallèle au plan principal de la couche superficielle 12. Par « plan principal » de la couche superficielle 12, on entend ici un plan passant par la couche superficielle 12 et parallèle à un plan [O ; x ; y ] du repère orthogonal [O ; x ; y ; z]. 5 Du fait de la forme des premières zones 12a et de leur agencement par rapport aux deuxièmes zones 12b qui leurs sont accolées, l'amorphisation induit également dans les premières zones 12a une relaxation de la contrainte dans la direction dans laquelle les premières zones 12a s'étendent. Dans l'exemple de la figure 1C, la direction dans laquelle la relaxation se 10 produit, est parallèle à la direction dans laquelle la largeur Wi des première zones semi- conductrices 12a est mesurée. Autrement dit, une relaxation dans une direction parallèle à l'axe x du repère orthogonal [O ; x ; y ; z] est opérée. Une contrainte est toutefois conservée dans les premières zones 12a dans une autre direction correspondant à la direction dans laquelle s'étendent les 15 premières zones 12a, c'est à dire une direction prise parallèlement à la longueur L1 des première zones semi-conductrices 12a. Autrement dit, une contrainte est conservée dans une direction prise parallèlement à l'axe y du repère orthogonal [O ; x ; y ; z]. La relaxation peut être ainsi réalisée sans gravure de la couche superficielle, autrement dit sans créer de relief, ce qui peut permettre de faciliter la 20 réalisation ultérieure d'une grille de transistor. For une épaisseur el donnée de la couche superficielle 10, on prévoit de préférence L1 supérieur à 10 x el, et Wi de préférence inférieur à 5 x el. Ces premières zones 12a sont destinées à former une structure de canal de transistor. Un courant est destiné à circuler dans ce canal parallèlement à la première 25 direction autrement dit parallèlement à l'axe y sur la figure 1C. En mettant en oeuvre une relaxation dans la deuxième direction, c'est-à-dire une direction orthogonale à celle dans laquelle un courant est destiné à circuler, on améliore les performances de la structure de canal en termes de mobilité des porteurs. Pour permettre de relaxer davantage les premières zones 12a dans la 30 deuxième direction, le masquage 20 peut lui-même être à base d'un matériau ayant une 3041145 10 contrainte intrinsèque opposée à celle de la couche superficielle 12. Par exemple, pour permettre de relaxer des premières zones 12a à base de Si contraint en tension, un masquage compressif, par exemple à base de SiN compressif peut être utilisé. Dans un autre cas par exemple où les premières zones 12a sont à base de SiGe contraint en 5 compression un masquage à base de SiN contraint en tension peut être mis en oeuvre. On peut ensuite avantageusement transformer les deuxièmes zones 12b semi-conductrices en zones isolantes 15 (figure 1D). De préférence, cette transformation est réalisée en utilisant le masquage 20 qui sert de protection aux premières zones semi-conductrices 12a. On peut ainsi, avec 10 un même masquage, créer une contrainte uni-axiale dans la couche superficielle 12 et former des zones isolantes 15 dans cette même couche superficielle 12. La transformation des deuxièmes zones 12b en zones isolantes 15 peut être réalisée par exemple à l'aide d'une ou plusieurs implantations, en se servant à nouveau du masquage 20 comme d'un masque à implantation. 15 On peut par exemple implanter de l'oxygène afin de transformer les deuxièmes zones 12b semi-conductrices en zones d'oxyde semi-conducteur, en particulier d'oxyde de silicium. On peut en variante implanter de l'azote afin de transformer les deuxièmes zones 12b semi-conductrices en zones de nitrure, en particulier de nitrure de 20 silicium. Une autre variante de réalisation prévoit une implantation d'oxygène et d'azote. Le procédé d'implantation utilisé peut être de type implantation par immersion plasma (PIII pour « Plasma Immersion Ion Implantation ») éventuellement suivi d'un recuit haute température et de courte durée. L'implantation peut être réalisée à une température 25 comprise par exemple entre 200°C et 500°C. A la suite de l'implantation, un recuit thermique peut être effectué afin d'améliorer la qualité du matériau diélectrique obtenu. Un tel recuit peut être effectué par exemple à une température haute comprise entre 300°C et 1100°C et selon une durée de préférence courte, par exemple comprise entre plusieurs minutes à faible température et plusieurs us à haute température. 3041145 11 Un recuit thermique peut également être prévu afin de supprimer d'éventuels défauts créés lors de l'implantation dans la couche isolante 11 et/ou à une interface entre matériau diélectrique et matériau semi-conducteur. Un autre procédé de transformation des deuxièmes zones 12b semi- 5 conductrice en zones de matériau diélectrique 15 peut comprendre une oxydation des deuxièmes zones 12b, afin de créer un oxyde semi-conducteur dans les deuxièmes zones 12b. Dans ce cas, le masquage 20 est prévu de sorte à réaliser un masque à oxydation protégeant les premières zones semi-conductrices 12a. L'oxydation peut être réalisée par exemple à l'aide d'un plasma ou par oxydation thermique. Une nitruration, à l'aide d'un 10 plasma peut être également effectuée. On effectue ensuite un retrait du masquage 20 (figure 1E). Dans le cas où le masquage 20 est à base de matériau diélectrique, ce matériau est de préférence différent de celui des zones isolantes 15, et prévu afin notamment de pouvoir retirer ce masquage 20 sélectivement sans altérer les zones 15 isolantes 15. Dans un cas, par exemple, où les zones isolantes 15 de la couche superficielle sont à base d'oxyde de silicium, le masquage 20 peut avoir été prévu par exemple à base de nitrure de silicium. Dans un autre cas, par exemple, où les zones isolantes 15 sont à base de nitrure silicium, le masquage 20 peut avoir été prévu par exemple à base d'oxyde de silicium. 20 Après avoir retiré le masquage 20, une planarisation, par exemple par polissage CMP, peut être ensuite effectuée. On forme ensuite une grille 30 pour le transistor. Pour cela, on dépose un empilement de grille comprenant un diélectrique et un matériau de grille, que l'on grave ensuite de manière à former un motif de grille. La grille 30 réalisée est disposée sur les 25 premières zones 12a et s'étend orthogonalement aux première zones semi-conductrices 12a prises dans le sens de leur longueur L1. Ainsi, dans l'exemple illustré sur la figure 1E, la grille 30 s'étend dans une direction parallèle à l'axe x du repère orthogonal [O ; x ; y ; z ]. On forme ensuite des espaceurs isolants 31 de part et d'autre de la grille (figure 1F). 3041145 12 Des blocs 41, 42 de source et de drain sont ensuite réalisés de part et d'autre de la grille, en effectuant une croissance par épitaxie sur des régions des premières zones semi-conductrices 12a. Le matériau des blocs de source et de drain peut être prévu pour 5 optimiser la contrainte uni-axiale conservée dans les premières zones semi-conductrices 12a. Dans le cas où le transistor réalisé est de type PMOS, les régions 41, 42 de source et de drain peuvent être par exemple à base de SiGe. Dans un autre cas par exemple où le transistor réalisé est de type NMOS, les blocs 41, 42 de source et de drain peuvent être par exemple à base de Si dopé au carbone (Si:C). 10 Une variante de l'exemple de procédé précédemment décrit est illustrée sur la figure 2 et prévoit, avantageusement, de réaliser concomitamment l'amorphisation des deuxièmes zones 12b conduisant à la relaxation des premières zones 12a, et la transformation des deuxièmes zones en zones diélectriques, à l'aide d'au moins une étape commune d'implantation. Cette implantation des deuxièmes zones 12b peut être réalisée 15 à l'aide par exemple de N ou de O. L'énergie et la dose sont adaptées en fonction des matériaux et épaisseur de la cible. On peut en particulier réaliser une implantation par immersion plasma P111, technique qui permet d'implanter à forte dose selon un temps raisonnable. Par exemple une implantation P111 d'oxygène selon une énergie de l'ordre de 1 keV, une dose de l'ordre de 1e17 atomes/cm2 permet de transformer une couche de Si 20 d'épaisseur el inférieure à 8 nm en oxyde. Selon un autre exemple, une implantation P111 d'oxygène selon une dose de l'ordre de 1e17 atomes/cm2 à une énergie de 2.44 keV permet de transformer une couche de Si d'épaisseur el REVENDICATIONS1. Procédé de réalisation de transistor(s) à structure de canal contraint comprenant des étapes consistant à : -former un masquage (20) sur une couche superficielle (12) d'un substrat de type semi-conducteur sur isolant comprenant une couche de support (10), une couche isolante (11) séparant la couche de support de la couche superficielle, la couche superficielle (12) étant à base d'un matériau semi-conducteur (13, 14) contraint selon une contrainte bi-axiale, le masquage (20) étant formé d'au moins un bloc (22) de forme allongée disposé sur une première zone (12a) de la couche superficielle, la première zone (12a) ayant une longueur (L1) mesurée parallèlement à une première direction et une largeur mesurée parallèlement à une deuxième direction, la première zone (12a) étant apte à former une structure de canal du transistor dans laquelle un courant est destiné à circuler dans la première direction, le masquage (20) étant configuré de sorte qu'une ou plusieurs ouvertures (23) de forme allongée et s'étendant parallèlement à la première direction sont disposées de part et d'autre du bloc (22) de masquage et dévoilent respectivement des deuxièmes zones (12b) de la couche superficielle disposées de part et d'autre de la première zone (12a), - réaliser au moins une implantation ionique de la couche superficielle à travers les ouvertures (23) du masquage (20), de sorte à rendre amorphe les deuxièmes zones (12b) et à induire une relaxation de la première zone (12a) dans la deuxième direction. 2. Procédé selon la revendication 1, comprenant en outre une étape consistant à transformer les deuxièmes zones (12b) de la couche superficielle (12) dévoilées par les ouvertures (23) du masquage (20) en zones isolantes (15). 3. Procédé selon la revendication 2, dans lequel la transformation des deuxièmes zones (12b) en zones isolantes (15) est réalisée à l'aide d'au moins une étape d'implantation. 3041145 20 4. Procédé selon la revendication 3, dans lequel l'amorphisation des deuxièmes zones (12b) et la transformation des deuxièmes zones (12b) en zones isolantes (15) sont réalisées concomitamment par implantation. 5 5. Procédé selon la revendication 2, dans lequel la transformation des deuxièmes zones (12b) en zones isolantes (15) comprend au moins une étape d'oxydation thermique. 10 6. Procédé selon l'une des revendications 2 à 5, dans lequel au moins une zone isolante (15) formée par transformation des deuxièmes zones (12b), forme une séparation avec un autre transistor. 7. Procédé selon l'une des revendications 2 à 6, dans lequel, après 15 transformation des deuxièmes zones (12b) rendues amorphes en zones isolantes (15), on retire une épaisseur de ces zones isolantes (15). 8. Procédé selon l'une des revendications 1 à 7, comprenant en outre, après amorphisation des deuxièmes zones (12b) de la couche superficielle (12), des étapes 20 consistant à : - retirer le masquage (20), puis - former au moins une grille (30) de transistor sur la première zone semiconductrice (12a), la grille (30) s'étendant parallèlement à la deuxième direction, puis - croissance sur le matériau semi-conducteur de la couche superficielle 25 (12) de blocs (41, 42) de source et de drain de part et d'autre de la grille (30). 9. Procédé selon l'une des revendications 1 à 7, dans lequel le masquage (20) est un premier masquage, le procédé comprenant en outre après formation du premier masquage (20) et préalablement à l'amorphisation des deuxièmes zones 30 (12b), la formation d'un deuxième masquage (120) reposant sur le premier masque (20) 3041145 21 et disposé en regard de régions données de la couche superficielle, le deuxième masquage (120) comportant une ouverture (123) dévoilant le premier masquage (20), puis après amorphisation des deuxièmes zones (12b), des étapes de - retrait d'une portion du premier masquage (20) à travers l'ouverture 5 (123) du deuxième masquage (120), - formation d'une grille (30) dans l'ouverture (123) du deuxième masquage (120), - retrait du deuxième masquage (120) et de portions restantes du premier masquage (20), puis, 10 - formation des blocs (41, 42) de source et de drain de part et d'autre de la grille (30). 10. Procédé selon l'une des revendications 1 à 7, dans lequel préalablement à la formation du masquage (20), on réalise des étapes de : 15 - formation d'une grille sacrificielle (230) sur la couche superficielle (12), puis, - formation de blocs (41, 42) de source et de drain de part et d'autre de la grille sacrificielle (230), - retrait de la grille sacrificielle de sorte à laisser place à une ouverture 20 (233) entre les blocs (41, 42) de source et de drain, puis après formation du masquage (20) dans l'ouverture (230) et amorphisation des deuxièmes zones (12b) de la couche superficielle (12), on forme une grille (30) dans l'ouverture (233) entre les blocs (41, 42) de source et de drain. 25 11. Procédé selon l'une des revendications 1 à 10, dans lequel le masquage (20) a une contrainte intrinsèque. 12. Transistor formé sur un substrat de type semi-conducteur sur isolant comprenant une couche superficielle (12) dans laquelle une structure de canal est 30 formée, la couche superficielle comprenant une ou plusieurs première(s) zones semi- 3041145 22 conductrices allongées à base de matériau semi-conducteur, le matériau semi-conducteur étant contraint dans une première direction donnée prise parallèlement à la longueur des première zones, le matériau semi-conducteur étant relaxé dans une deuxième direction prise parallèlement à la largueur des premières zones, la couche superficielle comprenant 5 en outre des deuxièmes zones disposées de part et d'autre de la zone semi-conductrice et s'étendant parallèlement à la première direction, les deuxièmes zones étant à base du matériau semi-conducteur sous forme amorphe ou étant des zones isolantes à base de nitrure et/ou d'oxyde du matériau semi-conducteur. 10 15