FR 3045982 A1 20170623 FR 1562812 A 20151218 B14590 - DD16568ST 1 CELLULE LOGIQUE À FAIBLE CONSOMMATION Domaine La présente demande concerne le domaine des circuits intégrés comportant des cellules mettant en oeuvre des fonctions logiques, aussi appelées cellules logiques ou portes logiques. La présente demande vise plus particulièrement des cellules logiques à faible consommation, et un circuit intégré comportant de telles cellules logiques. Exposé de l'art antérieur Les circuits logiques de l'état de la technique sont généralement réalisés à base de transistors à effet de champ, par exemple en technologie CMOS (de l'anglais "Complementary MetalOxide Semiconductor") qui associe deux transistors MOS complémentaires, l'un de type N, l'autre de type P, sur un même support. La figure 1 est un schéma électrique d'un exemple d'une cellule logique inverseuse, c'est-à-dire réalisant la fonction de base NON, en technologie CMOS. Cette cellule comprend une association en série d'un transistor MOS à canal N Tl et d'un transistor MOS à canal P T2 entre un noeud GND d'application d'un potentiel de référence du circuit (par exemple la masse) et un noeud VDD d'application d'une tension d'alimentation continue référencée par rapport au noeud GND. Plus particulièrement, le 3045982 B14590 - DD16568ST 2 transistor Tl a sa source connectée au noeud GND et son drain connecté au drain du transistor T2, et le transistor T2 a sa source connectée au noeud VDD. Les grilles des transistors Tl et T2 sont connectées à un même noeud el d'application d'un signal 5 logique d'entrée A. Les drains des transistors Tl et T2 sont connectés à un même noeud s de fourniture d'un signal logique de sortie S. Par souci de simplification, la tension d'alimentation de la cellule est désignée par la même référence VDD que le noeud sur laquelle elle est appliquée. Dans cet exemple, les signaux 10 d'entrée A et de sortie S sont des tensions référencées par rapport au noeud GND. Sur la figure 1, un condensateur CL connecté entre le noeud de sortie s et le noeud de référence GND a été représenté, schématisant la capacité de sortie de la cellule. En pratique, la capacité de sortie CL ne correspond pas à un composant 15 spécifiquement réalisé et connecté au noeud de sortie s de la cellule, mais représente la somme des capacités parasites des différents éléments connectés au noeud s, notamment des pistes d'interconnexion, les transistors Tl et T2, ou encore une autre cellule logique (non représentée) dont l'entrée est connectée au 20 noeud s. Le fonctionnement de l'inverseur de la figure 1 est le suivant. Lorsque le signal d'entrée A est à un état haut, par exemple à une valeur proche de la tension d'alimentation VDD, le transistor T2 est bloqué et le transistor Tl est passant. Il en résulte que le signal S est maintenu à un état bas, proche de 0 V. Lorsque le signal d'entrée A est à un état bas, par exemple à une valeur proche de 0 V, le transistor Tl est bloqué et le transistor T2 est passant. Il en résulte que le signal S est maintenu à un état haut, proche de VDD. La cellule de la figure 1 réalise donc bien une fonction d'inverseur, c'est-à-dire que le signal logique de sortie S est égal au complément À du signal logique d'entrée A. L'inverseur de la figure 1 se comporte comme un pont diviseur de tension résistif à résistances commandables, les résistances commandables étant constituées par les transistors Tl et T2. En effet, si l'on appelle RT1 la résistance du transistor 3045982 B14590 - DD16568ST 3 Tl et RT2 la résistance du transistor T2, la valeur de la tension de sortie de la cellule s'exprime comme suit : S = VD D RT1 Lorsque les transistors Tl et T2 sont respectivement à 5 l'état bloqué et à l'état passant, la résistance RT1 est relativement grande et la résistance RT2 est relativement petite. Le terme RT1/(RT1+RT2) est alors proche de 1, et le signal S est proche de VDD. Lorsque les transistors Tl et T2 sont respectivement à l'état passant et à l'état bloqué, la résistance 10 RT1 est relativement petite et la résistance RT2 est relativement grande. Le terme RT1/(RT1+RT2) est alors proche de 0, et le signal S est proche de 0 V. Plus généralement, toutes les fonctions logiques de base usuellement utilisées dans les circuits intégrés peuvent être 15 réalisées par des cellules présentant des architectures du même type que celle de la figure 1, c'est-à-dire comportant des transistors montés en ponts diviseurs de tension résistifs. Les cellules logiques à base de transistors montés en ponts résistifs présentent toutefois des limitations en termes de 20 consommation électrique. En particulier, on peut démontrer qu'une cellule du type décrit en relation avec la figure 1 dissipe, à chaque changement d'état de son signal d'entrée, une quantité d'énergie E donnée par la relation : E=0,5*CL*VDD2 25 Pour réduire la consommation dynamique des cellules, on peut chercher à réduire la tension d'alimentation VDD des cellules. Toutefois, en pratique, la réduction de la tension d'alimentation s'accompagne d'une augmentation des courants de fuite dans les transistors, et donc de la consommation statique 30 des cellules. RTi RT2 3045982 B14590 - DD16568ST 4 Un autre type de cellules logiques, dites adiabatiques, a été proposé pour réduire la consommation dynamique des cellules. En logique adiabatique, plutôt que de charger et décharger brusquement les capacités de sortie CL des cellules à chaque 5 changement d'état, comme cela est fait en logique classique, on cherche à réaliser les charges et décharges des capacités CL de façon progressive. Pour cela, la tension d'alimentation continue VDD utilisée en logique classique est remplacée par une tension d'alimentation variable périodique. La logique adiabatique est 10 une logique dynamique, c'est-à-dire que les états de sortie des cellules logiques ne sont disponibles que pendant une fraction de la période du signal d'horloge formé par la tension d'alimentation. Si l'on désigne par T la durée de charge ou de décharge de la capacité CL, par RT la résistance du transistor Tl 15 ou T2 utilisé pour charger ou décharger la capacité CL, et si on considère une tension d'alimentation alternative périodique variant de 0 V à VDD, on peut montrer, en première approximation, que la quantité d'énergie E dissipée lors d'un changement d'état d'une cellule s'exprime par la relation : 20 E=CL*VDD2* 2RTCL Ainsi, si la durée T de charge et de décharge des capacités CL des cellules est choisie suffisamment élevée devant la constante de temps RTCL des cellules, l'énergie dissipée à chaque changement d'état peut être réduite de façon significative 25 par rapport à des circuits logiques classiques du type décrit en relation avec la figure 1. Les principes de fonctionnement de la logique adiabatique sont décrits dans diverses publication, et notamment dans l'article intitulé "Low power Digital systems based on 30 adiabatic switching principles", de W C Athas, IEEE transactions on VLSI systems VOL 2, N°4 December 1994. En pratique, les circuits logiques adiabatiques réalisés en technologie CMOS, présentent eux aussi des limitations en 3045982 B14590 - DD16568ST 5 termes de consommation. En particulier, un transistor MOS présentant toujours une tension de seuil non nulle, il subsiste inévitablement une dissipation énergétique non adiabatique résiduelle à chaque commutation des transistors de la cellule. La 5 réduction de la tension de seuil des transistors dans les technologies CMOS avancées permet de réduire cette dissipation dynamique non adiabatique, mais s'accompagne généralement d'une augmentation des courants de fuite, et donc de la consommation statique des cellules. 10 Les demandes de brevet français FR2978311 du 22 juillet 2011 et FR3009722 du 14 aout 2013, précédemment déposées par le demandeur, ainsi que l'article intitulé "Limits of CMOS Technology and Interest of NEMS Relays for Adiabatic Logic Applications", de S. Houri et al. (IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I, 15 DECEMEBER 2014), décrivent des circuits logiques adiabatiques dans lesquels les transistors MOS sont remplacés par des interrupteurs microélectromécaniques ou nanoélectromécaniques. L'utilisation d'interrupteurs électromécaniques permet de diminuer significativement la consommation statique, ces interrupteurs présentant 20 des courants de fuite nuls ou négligeables à l'état bloqué. De plus, les tensions de commande de fermeture et d'ouverture d'un interrupteur microélectromécanique ou nanoélectromécanique étant relativement faibles devant la tension de seuil d'un transistor MOS, la consommation dynamique non adiabatique résiduelle liée 25 aux effets de seuils peut être significativement réduite par rapport à des circuits logiques adiabatiques à base de transistors MOS. Dans la pratique, l'utilisation d'interrupteurs microélectromécanique ou nanoélectromécanique pose toutefois des 30 difficultés. En effet, ces interrupteurs présentent souvent des résistances à l'état passant relativement élevées, liées notamment à la mauvaise qualité du contact électrique entre la partie conductrice fixe et la partie conductrice mobile de l'interrupteur. Ceci entraine une dissipation d'énergie 3045982 B14590 - DD16568ST 6 supplémentaire qui annule en partie le gain procuré par la mise en oeuvre d'une logique adiabatique. Résumé Ainsi, un mode de réalisation prévoit une cellule 5 logique pour circuit intégré comportant au moins un premier condensateur à capacité variable ayant des première et deuxième électrodes principales séparées par une région isolante, et une troisième électrode de commande adaptée à recevoir une tension de commande référencée par rapport à un noeud de référence de la 10 cellule pour faire varier la capacité entre les première et deuxième électrodes principales, la troisième électrode étant reliée à un noeud d'application d'un premier signal logique d'entrée de la cellule, et les première et deuxième électrodes étant reliées respectivement à un noeud d'application d'une 15 tension d'alimentation de la cellule et à un noeud de fourniture d'un signal logique de sortie de la cellule. est un 20 est un premier condensateur capacité. premier condensateur capacité. la cellule comporte en Selon un mode de réalisation, le condensateur à variation positive de Selon un mode de réalisation, le condensateur à variation négative de Selon un mode de réalisation, outre un deuxième condensateur à capacité variable ayant des première et deuxième électrodes principales séparées par une région isolante, et une troisième électrode de commande adaptée à 25 recevoir une tension de commande référencée par rapport au noeud de référence de la cellule pour faire varier la capacité entre les première et deuxième électrodes principales, la troisième électrode du deuxième condensateur étant reliée à un noeud d'application d'un deuxième signal logique d'entrée de la cellule, 30 et les première et deuxième électrodes du deuxième condensateur étant reliées respectivement au noeud d'application de la tension d'alimentation de la cellule et au noeud de fourniture du signal logique de sortie de la cellule. Selon un mode de réalisation, les premier et deuxième 35 condensateurs sont des condensateurs à variation positive de 3045982 B14590 - DD16568ST 7 capacité et sont connectés en série entre le noeud d'application de la tension d'alimentation de la cellule et le noeud de fourniture du signal logique de sortie de la cellule. Selon un mode de réalisation, les premier et deuxième 5 condensateurs sont des condensateurs à variation négative de capacité et sont connectés en série entre le noeud d'application de la tension d'alimentation de la cellule et le noeud de fourniture du signal logique de sortie de la cellule. Selon un mode de réalisation, les premier et deuxième 10 condensateurs sont des condensateurs à variation positive de capacité et sont connectés en parallèle entre le noeud d'application de la tension d'alimentation de la cellule et le noeud de fourniture du signal logique de sortie de la cellule. Selon un mode de réalisation, les premier et deuxième 15 condensateurs sont des condensateurs à variation négative de capacité et sont connectés en parallèle entre le noeud d'application de la tension d'alimentation de la cellule et le noeud de fourniture du signal logique de sortie de la cellule. Selon un mode de réalisation, la cellule comporte un 20 interrupteur de réinitialisation reliant le noeud de fourniture du signal logique de sortie de la cellule au noeud de référence de la cellule. Selon un mode de réalisation, la tension d'alimentation cellule est une tension continue. 25 Selon un mode de réalisation, la tension d'alimentation cellule est une tension variable périodique. Selon un mode de réalisation, la cellule comporte en circuit de maintien comportant un condensateur à capacité ayant des première et deuxième électrodes principales 30 par une région isolante, et une troisième électrode de adaptée à recevoir une tension de commande référencée par rapport à un noeud de référence de la cellule pour faire varier la capacité entre les première et deuxième électrodes principales, la troisième électrode du condensateur à capacité 35 variable du circuit de maintien étant reliée au noeud de de la de la outre un variable séparées commande 3045982 B14590 - DD16568ST 8 fourniture du signal logique de sortie de la cellule, et les première et deuxième électrodes du condensateur à capacité variable du circuit de maintien étant reliées respectivement au noeud d'application de la tension d'alimentation de la cellule et 5 au noeud de fourniture du signal logique de sortie de la cellule. Selon un mode de réalisation, la tension d'alimentation est de forme trapézoïdale ou sinusoïdale. Selon un mode de réalisation, le premier condensateur à capacité variable est de type micro ou nanoélectromécanique. 10 Selon un mode de réalisation, la variation de capacité du premier condensateur à capacité variable est obtenue en faisant varier la surface de ses électrodes principales, ou en faisant varier la distance entre ses électrodes principales, ou en faisant varier la constante diélectrique d'un matériau séparant ses 15 électrodes principales. Selon un mode de réalisation, le condensateur à capacité variable présente des courants de fuite inférieurs à 1 nA et de préférence inférieurs à 1 pA. Un autre mode de réalisation prévoit un circuit intégré 20 comportant une association en série d'une pluralité de cellules logiques du type susmentionné. Brève description des dessins Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante 25 de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, est un schéma électrique d'un exemple d'une cellule logique ; la figure 2 est un schéma électrique d'un exemple d'une 30 cellule logique selon un premier mode de réalisation ; la figure 3 est un schéma électrique d'un autre exemple d'une cellule logique selon le premier mode de réalisation ; la figure 4 est un schéma électrique d'une variante de réalisation d'une cellule logique selon le premier mode de 35 réalisation ; 3045982 B14590 - DD16568ST 9 la figure 5 est un schéma bloc simplifié d'un circuit comportant plusieurs cellules logiques selon le premier mode de réalisation ; la figure 6 est un diagramme illustrant le comportement 5 du circuit de la figure 5 ; la figure 7 est un schéma électrique d'un autre exemple d'une cellule logique selon le premier mode de réalisation ; la figure 8 est un schéma électrique d'un autre exemple d'une cellule logique selon le premier mode de réalisation ; 10 la figure 9 est un schéma électrique d'un autre exemple d'une cellule logique selon le premier mode de réalisation ; la figure 10 est un schéma électrique d'un autre exemple d'une cellule logique selon le premier mode de réalisation ; la figure 11 est un schéma électrique d'un variante de 15 réalisation d'une cellule logique selon le premier mode de réalisation ; la figure 12 est un schéma électrique d'un exemple d'une cellule logique selon un deuxième mode de réalisation ; la figure 13 est un diagramme illustrant le 20 fonctionnement de la cellule de la figure 12 ; la figure 14 est un schéma électrique d'un autre exemple d'une cellule logique selon le deuxième mode de réalisation ; la figure 15 est un schéma de principe illustrant, sous forme de blocs, une cellule logique selon le premier ou deuxième 25 mode de réalisation ; les figures lEA et 16B sont des vues en coupe d'un exemple de réalisation d'un condensateur à capacité variable d'une cellule logique selon le premier ou deuxième mode de réalisation ; et 30 les figures 17A et 17B sont des vues en coupe d'une variante de réalisation d'un condensateur à capacité variable d'une cellule logique selon le premier ou deuxième mode de réalisation. 3045982 B14590 - DD16568ST 10 Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Sauf précision contraire, 5 les expressions "approximativement", "sensiblement", "environ" et "de l'ordre de" signifient à 20 % près, de préférence à 10 % près. Dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une ou 10 plusieurs pistes conductrices, et le terme "couplé" ou le terme "relié", pour désigner une liaison qui peut être directe (signifiant alors "connecté") ou qui peut être réalisée par l'intermédiaire d'un ou plusieurs composants. Dans les exemples décrits, les signaux logiques d'entrée et de sortie d'une cellule 15 logique correspondent à des tensions référencées par rapport à un noeud de référence GND de la cellule, dont le niveau détermine la valeur, haute ou basse, du signal logique. Sauf précision contraire, on entend par signal logique un signal ne pouvant prendre que deux valeurs, une valeur haute, correspondant par 20 exemple à une tension proche de la tension d'alimentation de la cellule, ou une valeur basse, correspondant par exemple à une tension proche de 0 V. Selon un aspect des modes de réalisation décrits, on prévoit une nouvelle architecture de cellules logiques basée non 25 pas sur des variations de résistances, mais sur des variations de capacité d'un ou plusieurs éléments capacitifs à capacité variable, par exemple des condensateurs à capacité variable. Un avantage est que par principe, un courant ne peut pas circuler de manière permanente dans un ensemble d'un ou plusieurs éléments 30 capacitifs reliés les uns aux autres. La consommation statique d'une telle architecture est donc nulle ou quasiment nulle. On considère ici plus particulièrement des éléments capacitifs à capacité variable présentant des résistances de fuite nulles ou négligeables, et donc des courants de fuite nuls ou négligeables, 35 par exemple des courants de fuite au moins 100 fois plus faibles 3045982 B14590 - DD16568ST 11 que ceux d'un transistor MOS. A titre d'exemple, on considère ici des éléments capacitifs à capacité variable présentant des courants de fuite inférieurs à 1 nA, et de préférence inférieurs à 1 pA. On notera que plus la fréquence de fonctionnement des 5 cellules logiques est élevée, plus les courants de fuite des éléments capacitifs à capacité variable peuvent être élevés, sans que cela n'entraine une dégradation significative de la consommation totale de la cellule. A titre d'exemple, à une fréquence de fonctionnement de l'ordre de 1 GHz, des courants de 10 fuite de l'ordre de 1 nA peuvent être tolérés sans dégrader de façon significative la consommation de la cellule, la consommation dynamique pendant une période de fonctionnement étant négligeable devant la puissance dynamique. Pour une fréquence de fonctionnement de l'ordre de 1 MHz, on choisira de préférence des éléments 15 capacitifs présentant des courants de fuite de l'ordre de 1 pA ou moins. Selon un premier mode de réalisation, les cellules logiques sont alimentées par une tension continue, et la logique réalisée par les cellules est une logique dite statique, c'est-à- 20 dire que les états des signaux de sortie des cellules sont disponibles à tout moment, et non pas uniquement pendant une fraction d'une période d'un signal d'horloge. La figure 2 est un schéma électrique d'un exemple d'une cellule logique selon le premier mode de réalisation. La cellule 25 de la figure 2 est une cellule inverseuse. Cette cellule comprend un condensateur Cl à capacité variable ayant deux électrodes principales séparées par une région isolante, par exemple une couche diélectrique, et une troisième électrode destinée à recevoir une tension de commande pour faire varier la capacité 30 entre les électrodes principales. Dans cet exemple, le condensateur Cl est un condensateur à variation négative de capacité, c'est-à-dire que la capacité du condensateur Cl prend une valeur basse lorsque la tension appliquée sur l'électrode de commande est à une valeur haute, et prend une valeur haute lorsque 35 la tension appliquée sur l'électrode de commande est à une valeur 3045982 B14590 - DD16568ST 12 basse. Les deux électrodes principales du condensateur Cl sont respectivement reliées, et de préférence connectées, à un noeud VDD d'application d'une tension d'alimentation continue référencée par rapport au noeud GND, et à un noeud s de fourniture 5 d'un signal logique de sortie S de la cellule. L'électrode de commande du condensateur Cl est reliée, et de préférence connectée, à un noeud el d'application d'un signal logique d'entrée A de la cellule. Par souci de simplification, la tension d'alimentation de la cellule est désignée par la même référence 10 VDD que le noeud sur lequel elle est appliquée. Les noeuds el et s sont des noeuds flottants, c'est-à-dire non connectés à un noeud d'application d'un potentiel de référence ou d'alimentation de la cellule. Sur la figure 1, un condensateur CL connecté entre le noeud de sortie s et le noeud de référence GND a été représenté, 15 schématisant la capacité de sortie de la cellule. En pratique, la capacité de sortie CL ne correspond pas à un composant spécifiquement réalisé et connecté au noeud de sortie s de la cellule, mais représente la somme des capacités des différents éléments connectés au noeud s, notamment des pistes 20 d'interconnexion, les transistors Tl et T2, ou encore une autre cellule logique (non représentée) dont l'entrée peut être connectée au noeud s. L'inverseur de la figure 2 se comporte comme un pont diviseur de tension capacitif comportant une capacité commandable 25 correspondant à la capacité du condensateur Cl, et une capacité fixe formée par la capacité CL du noeud de sortie s de la cellule. La tension de sortie de l'inverseur s'exprime comme suit : Cl S = VDD Cl+CL En négligeant l'effet des résistances série du circuit 30 (relativement faibles car résultant uniquement des connexions électriques), on peut montrer que cette relation reste vraie à tout instant, y compris pendant les phases de variation de la capacité du condensateur Cl. Cette propriété explique non 3045982 B14590 - DD16568ST 13 seulement la formation des états logiques en sortie de la cellule, mais aussi que la forme du courant de sortie est liée à la forme du signal d'entrée et à la loi exprimant la variation de capacité du condensateur en fonction de la tension de commande appliquée 5 au condensateur, et non pas à la constante de temps du circuit. Il en résulte que si le signal appliqué en entrée de la cellule varie de manière suffisamment progressive entre les deux niveaux logiques, cette progressivité est conservée en sortie de la cellule. Ainsi, les courants transitoires circulants dans les 10 cellules ne passent pas par des valeurs élevées, ce qui limite la dissipation dans les résistances série résiduelles du circuit. On obtient donc non seulement une consommation statique nulle ou négligeable, mais en outre une consommation dynamique réduire par rapport à des architectures à base de transistors. 15 Lorsque le signal d'entrée A est à un état haut, la capacité du condensateur Cl prend une valeur basse Cllow, et le signal de sortie S est à un état bas. Lorsque le signal d'entrée A est à un état bas, la capacité du condensateur Cl prend une valeur haute Clhigh supérieure à la valeur basse Cllow, et le 20 signal de sortie S est à un état haut. La cellule de la figure 2 réalise donc bien une fonction d'inverseur (S=A). Plus généralement, toutes les fonctions logiques de base usuellement utilisées dans les circuits intégrés peuvent être réalisées par des cellules présentant des architectures du même 25 type que celle de la figure 2, c'est-à-dire basées sur un pont capacitif comportant au moins un condensateur à capacité commandable. Des exemples de cellules adaptées à mettre en oeuvre les fonctions logiques ET, OU, NON ET, NON OU, ainsi que la fonction buffer, seront notamment décrits ci-après. Toutes les 30 fonctions logiques combinatoires et/ou séquentielles habituellement utilisées dans les circuits intégrés peuvent être synthétisées à partir de ces cellules de base. On notera en particulier que toutes les fonctions logiques combinatoires et/ou séquentielles habituellement utilisées dans les circuits intégrés 35 peuvent être synthétisée à partir de cellules NON ET à deux entrées 3045982 B14590 - DD16568ST 14 et une sortie, ou à partir du couple de cellules (NON, ET), ou encore à partir du couple de cellules (NON, OU). La figure 3 est un schéma électrique d'un exemple de réalisation d'une cellule logique de type buffer selon le premier 5 mode de réalisation. La cellule de la figure 3 diffère de la cellule de la figure 2 essentiellement en ce que, dans l'exemple de la figure 3, le condensateur Cl est un condensateur à variation positive de capacité, c'est-à-dire que la capacité du condensateur Cl prend une valeur haute lorsque la tension appliquée sur 10 l'électrode de commande est à une valeur haute, et prend une valeur basse lorsque la tension appliquée sur l'électrode de commande est à une valeur basse. Comme dans l'exemple de la figure 2, la tension de sortie de la cellule s'exprime comme suit : Cl S = VDD Cl+CL 15 Lorsque le signal d'entrée A est à un état haut, la capacité du condensateur Cl prend une valeur haute Clhigh, et le signal de sortie S est à un état haut. Lorsque le signal d'entrée A est à un état bas, la capacité du condensateur Cl prend une valeur basse Cllow inférieure à la valeur haute Clhigh, et le 20 signal de sortie S est à un état bas. La cellule de la figure 2 réalise donc bien une fonction de buffer (S=A). Les avantages en termes de consommation statique et dynamique sont les mêmes que dans la porte à variation négative de capacité de la figure 2. La figure 4 est un schéma électrique d'une variante de 25 réalisation de la cellule inverseuse de la figure 2. La cellule de la figure 4 comprend les mêmes éléments que la cellule de la figure 2, agencés sensiblement de la même manière. La cellule de la figure 4 diffère de la cellule de la figure 2 en ce qu'elle comprend en outre un circuit de réinitialisation comprenant une 30 résistance R en série avec un interrupteur SW entre le noeud de sortie s et le noeud de référence GND de la cellule (en parallèle de la capacité de sortie CL de la cellule). La borne de commande de l'interrupteur SW est reliée à un noeud RST d'application d'un 3045982 B14590 - DD16568ST 15 signal de commande de réinitialisation de la cellule. La fermeture de l'interrupteur SW permet de réinitialiser le noeud de sortie s de la cellule sensiblement au potentiel du noeud de référence GND de la cellule. A titre de variante, le circuit de réinitialisation 5 peut être adapté à réinitialiser le noeud de sortie s à un potentiel de référence autre que le potentiel du noeud GND. Bien qu'il n'ait pas été représenté sur toutes les figures, un tel circuit de réinitialisation peut être prévu dans toutes les cellules logiques capacitives décrites dans la présente demande, 10 et en particulier dans les cellules des figures 3, 7, 8, 9, 10 et 12. Pour que des cellules logiques de base puissent être utilisées pour la mise en oeuvre de fonctions complexes dans un circuit intégré, il convient d'une part que les tensions 15 correspondant aux états haut et bas du signal de sortie d'une cellule soient clairement discernables, et d'autre part que les cellules puissent être cascadées en série sans que la discrimination des états haut et bas des signaux de sortie n'en soit affectée. En d'autres termes, les états haut et bas du signal 20 logique de sortie d'une cellule doivent correspondre à des niveaux de tension pouvant être interprétés sans ambiguïté comme étant des états haut et bas du signal logique à l'entrée d'une autre cellule. Dans une cellule du type décrit en relation avec les 25 figures 2 à 4, le condensateur Cl peut aisément être choisi pour que les valeurs Cllow et Clhigh soient telles que les tensions VDD*Clhigh/(Clhigh+CL) et VDD*Cllow/(Cllow+CL) soient clairement discernables. La figure 5 est un schéma bloc simplifié d'un exemple 30 d'un circuit comportant plusieurs cellules logiques selon le premier mode de réalisation, par exemple des cellules buffer du type décrit en relation avec la figure 3, reliées en série. Dans l'exemple représenté, le circuit comprend n cellules logiques Fl, F2, Fn reliées en série, n étant un entier supérieur à 1. Dans 35 cet exemple, le noeud VDD d'application de la tension 3045982 B14590 - DD16568ST 16 d'alimentation est commun à toutes les cellules du circuit, et le noeud GND d'application du potentiel de référence est commun à toutes les cellules du circuit. A l'exception de la cellule Fl, chaque cellule Fi, avec i entier allant de 1 à n, a son noeud 5 d'entrée el relié au noeud de sortie s de la cellule Fi-1 de rang i-1. La figure 6 est un diagramme illustrant le comportement du circuit de la figure 5. Plus particulièrement le diagramme de la figure 6 comprend une courbe 601 représentant l'évolution, pour 10 une cellule buffer du type décrit en relation avec la figure 3, de la tension de sortie normalisée xs=Vs/VDD (en ordonnée) de la cellule en fonction de la tension d'entrée normalisée xel =Vel/VDD (en abscisse) de la cellule, Vel et Vs désignant respectivement la tension appliquée sur le noeud d'entrée el de la cellule 15 (définissant le signal logique d'entrée A) et la tension fournie sur le noeud de sortie s de la cellule (définissant le signal logique de sortie S). La diagonale (droite d'équation xs=xe) a par ailleurs été tracée en traits interrompus sur le diagramme. Dans l'exemple représenté, la courbe 601 est une courbe 20 monotone croissante. La tension normalisée xs présente une valeur minimale xsmin supérieure à 0 (de l'ordre de 0,19 dans l'exemple représenté) pour xel=0, correspondant à la valeur minimale que peut prendre la capacité du condensateur Cl. La tension normalisée xs présente en outre une valeur maximale xsmax inférieure à 1 (de 25 l'ordre de 0,88 dans l'exemple représenté) pour xel=l, correspondant à la valeur maximale que peut prendre la capacité du condensateur Cl. Entre les points d'abscisse xel=0 et xel=xd, avec xd compris entre 0 et 1, la courbe 601 présente une pente inférieure à 1, c'est-à-dire inférieure à la pente de la 30 diagonale. La courbe 601 coupe la diagonale une première fois en un point d'abscisse xel=xc, avec xc compris entre 0 et xd. Entre les points d'abscisse xel=xd et xel=xf, avec xf comprise entre xd et 1, la courbe 601 présente une pente supérieure à 1, c'est-à-dire supérieure à la pente de la diagonale. La courbe 601 coupe 35 la diagonale une deuxième fois en un point d'abscisse xel=xe, avec 3045982 B14590 - DD16568ST 17 xe compris entre xd et xf. Entre les points d'abscisse xel=xf et xel-1, la courbe 601 présente à nouveau une pente inférieure à 1. La courbe 601 coupe la diagonale une troisième fois en un point d'abscisse xel=xg, avec xg compris entre xf et 1. Dans l'exemple 5 représenté, les abscisses xc, xd, xe, xf et xg sont respectivement de l'ordre de 0,23, 0,54, 0,67, 0,72 et 0,87. On notera que la courbe de la figure 6 a été tracée pour un condensateur Cl micro ou nanoélectromécanique à variation positive de capacité du type décrit ci-après en relation avec les figures 16A et 16B. Plus 10 généralement, ce type de courbe peut être obtenu quelle que soit la technologie de réalisation du condensateur à capacité variable commandable en tension de la cellule. Lorsque l'on applique sur l'entrée el de la cellule Fl du circuit de la figure 5 une tension xel=xellow comprise entre 15 xc et xe, on constate que la tension de sortie fournie sur le noeud de sortie S de la cellule Fn tend, lorsque n augmente, à converger vers un point stable 603 d'abscisse xel=xc de la courbe 601, correspondant au premier point de croisement entre la courbe 601 et la diagonale. Lorsque l'on applique sur l'entrée el de la 20 cellule Fl du circuit de la figure 5 une tension xel=xelhigh comprise entre xe et xg, on constate que la tension de sortie fournie sur le noeud de sortie S de la cellule Fn tend, lorsque n augmente, à converger vers un point stable 605 d'abscisse xel=xg de la courbe 601, correspondant au troisième point de croisement 25 entre la courbe 601 et la diagonale. Ainsi, le diagramme de la figure 6 montre que les cellules logiques capacitives du type décrit ci-dessus peuvent être cascadées en série sans que la discrimination des états haut et bas des signaux logique n'en soit affectée. A titre d'exemple, 30 les états haut et bas des signaux logiques dans un circuit à base de portes logiques capacitives du type décrit ci-dessus peuvent correspondre respectivement, en valeurs normalisées, aux tensions supérieures à xe+4, et aux tensions inférieures à xe-A, A étant une marge de sécurité, par exemple comprise dans la plage allant 35 de 0,05 à 0,1. 3045982 B14590 - DD16568ST 18 La figure 7 est un schéma électrique d'un exemple de réalisation d'une cellule logique de type NON ET selon le premier mode de réalisation. La cellule de la figure 7 diffère de la cellule de la figure 2 essentiellement en ce qu'elle comprend non 5 pas un unique, mais deux condensateurs à capacité variable Cl et C2 connectés en série par leurs électrodes principales entre le noeud d'alimentation VDD et le noeud de sortie s de la cellule. Dans l'exemple représenté, le condensateur Cl est connecté au noeud d'alimentation VDD, et le condensateur C2 est connecté au 10 noeud de sortie s de la cellule. Dans cet exemple, les condensateurs Cl et C2 sont tous deux des condensateurs à variation de capacité négative. Les condensateurs Cl et C2 de la cellule de la figure 7 sont par exemple identiques ou similaires au condensateur Cl de la cellule de la figure 2. L'électrode de 15 commande du condensateur Cl est reliée, et de préférence connectée, à un noeud el d'application d'un premier signal logique d'entrée A de la cellule, et l'électrode de commande du condensateur C2 est reliée, et de préférence connectée, à un noeud e2 d'application d'un deuxième signal logique d'entrée B de la 20 cellule. La cellule de la figure 7 se comporte comme un pont diviseur de tension capacitif comportant une capacité commandable correspondant à la capacité équivalente Ceq = 1/(1/C1+1/C2) de l'association en série des condensateurs Cl et C2, et une capacité 25 fixe formée par la capacité CL du noeud de sortie s de la cellule. La tension de sortie de la cellule s'exprime comme suit : S=VDD VDD Ceq = (1_ 1 ) Ceq+CL ' ' C2/ Lorsque les signaux d'entrée A et B sont à un état haut, les capacités des condensateurs Cl et C2 prennent des valeurs 30 basses Cllow et C2low (par exemple Cllow = C210w) et le signal de sortie S est à un premier niveau de tension. Lorsque les signaux d'entrée A et B sont à un état bas, les capacités des condensateurs Cl et C2 prennent des valeurs hautes Clhigh et C2high (par exemple 3045982 B14590 - DD16568ST 19 Clhigh = C2high) et le signal de sortie S est à un deuxième niveau de tension supérieur au premier niveau. Lorsque les signaux d'entrée A et B sont à des états distincts, par exemple Al et B=0, les capacités des condensateurs Cl et C2 prennent 5 respectivement une valeur basse et une valeur haute, et le signal de sortie S est à un troisième niveau de tension compris entre les premier et deuxième niveaux. En considérant que le premier niveau de tension correspond à un état logique bas du signal S, et que les deuxième et troisième niveaux de tension correspondent 10 à un état logique haut du signal S, la cellule de la figure 7 réalise bien une fonction NON ET (S=AB). La figure 8 est un schéma électrique d'un exemple de réalisation d'une cellule logique de type ET selon le premier mode de réalisation. La cellule de la figure 8 diffère de la cellule 15 de la figure 7 essentiellement en ce que, dans la cellule de la figure 8, les condensateurs à capacité variable Cl et C2 sont des condensateurs à variation de capacité positive. Lorsque les signaux d'entrée A et B sont à un état bas, les capacités des condensateurs Cl et C2 prennent des valeurs 20 basses Cllow et C2low (par exemple Cllow = C210w) et le signal de sortie S est à un premier niveau de tension. Lorsque les signaux d'entrée A et B sont à un état haut, les capacités des condensateurs Cl et C2 prennent des valeurs hautes Clhigh et C2high (par exemple Clhigh = C2high) et le signal de sortie S est 25 à un deuxième niveau de tension supérieur au premier niveau. Lorsque les signaux d'entrée A et B sont à des états distincts, par exemple Al et B=0, les capacités des condensateurs Cl et C2 prennent respectivement une valeur basse et une valeur haute, et le signal de sortie S est à un troisième niveau de tension compris 30 entre les premier et deuxième niveaux. En considérant que les premier et troisième niveaux de tension correspondent à un état logique bas du signal S, et que le deuxième niveau de tension correspond à un état logique haut du signal S, la cellule de la figure 8 réalise bien une fonction ET (S=AB). 3045982 B14590 - DD16568ST 20 La figure 9 est un schéma électrique d'un exemple de réalisation d'une cellule logique de type NON OU selon le premier mode de réalisation. La cellule de la figure 9 diffère de la cellule de la figure 7 essentiellement en ce que, dans la cellule 5 de la figure 9, les condensateurs à capacité variable Cl et C2 ne sont pas connectées en série mais en parallèle entre le noeud d'alimentation VDD et le noeud de sortie s de la cellule. La cellule de la figure 9 se comporte comme un pont diviseur de tension capacitif comportant une capacité commandable 10 correspondant à la capacité équivalente Ceq = Cl+C2 de l'association en parallèle des condensateurs Cl et C2, et une capacité fixe formée par la capacité CL du noeud de sortie s de la cellule. La tension de sortie de la cellule s'exprime comme suit : 15 C C1+C2 S=VDD e=VDD Ceq+CL C+C2+CL Lorsque les signaux d'entrée A et B sont à un état haut, les capacités des condensateurs Cl et C2 prennent des valeurs basses Cllow et C2low (par exemple Cllow = C210w) et le signal de sortie S est à un premier niveau de tension. Lorsque les signaux 20 d'entrée A et B sont à un état bas, les capacités des condensateurs Cl et C2 prennent des valeurs hautes Clhigh et C2high (par exemple Clhigh = C2high) et le signal de sortie S est à un deuxième niveau de tension supérieur au premier niveau. Lorsque les signaux d'entrée A et B sont à des états distincts, par exemple A=1 et 25 B=0, les capacités des condensateurs Cl et C2 prennent respectivement une valeur basse et une valeur haute, et le signal de sortie S est à un troisième niveau de tension compris entre les premier et deuxième niveaux. En considérant que les premier et troisième niveaux de tension correspondent à un état logique 30 bas du signal S, et que le deuxième niveau de tension correspond à un état logique haut du signal S, la cellule de la figure 9 réalise bien une fonction NON OU (S=A+B). 3045982 B14590 - DD16568ST 21 La figure 10 est un schéma électrique d'un exemple de réalisation d'une cellule logique de type OU selon le premier mode de réalisation. La cellule de la figure 10 diffère de la cellule de la figure 9 essentiellement en ce que, dans la cellule de la 5 figure 10, les condensateurs à capacité variable Cl et C2 sont des condensateurs à variation positive de capacité. Lorsque les signaux d'entrée A et B sont à un état bas, les capacités des condensateurs Cl et C2 prennent des valeurs basses Cllow et C2low (par exemple Cllow = C210w) et le signal de 10 sortie S est à un premier niveau de tension. Lorsque les signaux d'entrée A et B sont à un état haut, les capacités des condensateurs Cl et C2 prennent des valeurs hautes Clhigh et C2high (par exemple Clhigh = C2high) et le signal de sortie S est à un deuxième niveau de tension supérieur au premier niveau. 15 Lorsque les signaux d'entrée A et B sont à des états distincts, par exemple Al et B=0, les capacités des condensateurs Cl et C2 prennent respectivement une valeur basse et une valeur haute, et le signal de sortie S est à un troisième niveau de tension compris entre les premier et deuxième niveaux. En considérant que les 20 deuxième et troisième niveaux de tension correspondent à un état logique haut du signal S, et que le premier niveau de tension correspond à un état logique bas du signal S, la cellule de la figure 10 réalise bien une fonction OU (S=A+B). Dans les exemples décrits en relation avec les figures 25 7 à 10, on a décrit uniquement des cellules réalisant des fonctions logiques à deux entrées et une sortie. Les exemples décrits peuvent toutefois être adaptés pour mettre en oeuvre des fonctions logiques à plus de deux entrées, par exemple une fonction ET, OU, NON ET, ou NON OU à trois entrées ou plus, en augmentant le nombre 30 de condensateurs à capacité variable connectés en série ou en parallèle dans la cellule. De plus, selon l'application envisagée, le noeud de sortie s d'une cellule logique capacitive peut être connecté en entrée de plusieurs autres cellules logiques distinctes. Ceci peut conduire à augmenter la capacité de sortie 35 CL de la cellule. Les valeurs hautes et basses des condensateurs 3045982 B14590 - DD16568ST 22 à capacité variable Cl et/ou C2 de la cellule peuvent être choisies pour tenir compte de cette augmentation de la capacité CL. On notera que dans les exemples décrits ci-dessus, selon le type de fonction logique à réaliser, on utilise soit des 5 condensateurs à variation positive de capacité, soit des condensateurs à variation négative de capacité. Par exemple, la fonction ET est réalisée par des condensateurs à variation positive de capacité, et la fonction NON ET est réalisée par des condensateurs à variation négative de capacité. 10 A titre de variante, si l'on dispose en entrée du circuit logique non seulement des signaux logiques A et B, mais aussi de leurs compléments À et É, comme cela est le cas dans de nombreuses architectures, toutes les fonctions logiques de base peuvent être réalisées au moyen d'un même type de condensateur à capacité 15 variable, par exemple en utilisant uniquement des condensateurs à variation positive de capacité, ou uniquement des condensateurs à variation négative de capacité. Un avantage est que ceci permet de simplifier la réalisation technologique des circuits logiques. La figure 11 est un schéma électrique d'un exemple de 20 réalisation d'un circuit logique réalisant les fonctions ET et NON ET en utilisant uniquement des condensateurs à variation positive de capacité. Le circuit de la figure 11 comprend une cellule logique celll identique ou similaire à la cellule de la figure 8, recevant sur ses noeuds d'entrée el et e2 les signaux 25 logiques A et B. Le circuit de la figure 11 comprend en outre une cellule logique cell2 identique ou similaire à la cellule de la figure 10, recevant sur ses noeuds d'entrée el et e2 les signaux logiques À et É. La cellule celll fournit sur son noeud de sortie s un signal logique S1=AB, et la cellule cell2 fournit sur son 30 noeud de sortie s un signal logique S2=A+B=AB. Dans l'exemple représenté, chacune des cellules celll et cell2 est munie d'un circuit de réinitialisation du type décrit en relation avec la figure 4. Selon un deuxième mode de réalisation appelé dynamique, 35 les cellules logiques sont alimentées par une tension variable, 3045982 B14590 - DD16568ST 23 et la logique réalisée par les cellules est une logique dite dynamique, c'est-à-dire que les états des signaux logiques ne sont disponibles que pendant une partie de la période d'un signal d'horloge périodique. De même que dans le premier mode de 5 réalisation, les cellules logiques de base selon le deuxième mode de réalisation peuvent être utilisées pour synthétiser toutes les fonctions logiques combinatoires et/ou séquentielles habituellement utilisées dans les circuits intégrés. De préférence, la logique dynamique mise en oeuvre par les cellules 10 selon le deuxième mode de réalisation est une logique adiabatique. La figure 12 est un schéma électrique d'un exemple d'une cellule logique adiabatique de type buffer selon le deuxième mode de réalisation. La cellule de la figure 12 comprend les mêmes éléments que la cellule buffer de la figure 3, agencés 15 sensiblement de la même manière, mais diffère de la cellule de la figure 3 en ce que, dans la cellule de la figure 12, la tension d'alimentation continue VDD de la cellule de la figure 3 est remplacée par une tension d'alimentation variable périodique t(t), fournie par une source de tension variable non représentée. 20 En outre, la cellule de la figure 12 comprend un circuit de maintien et de remise à zéro comportant un condensateur à capacité variable Cm, par exemple identique au condensateur Cl, dont les électrodes principales sont connectées respectivement au noeud d'application de la tension d'alimentation 1P(t) et au noeud de 25 sortie s de la cellule, et dont l'électrode de commande est connectée au noeud de sortie s de la cellule. La figure 13 est un diagramme illustrant le fonctionnement de la cellule de la figure 12. Plus particulièrement, la figure 13 illustre l'évolution, en fonction 30 du temps, de la tension d'alimentation t(t), du signal logique d'entrée A, et du signal logique de sortie S de la cellule de la figure 12. Dans l'exemple représenté, la tension d'alimentation t(t) est une tension trapézoïdale. Plus particulièrement, dans 35 cet exemple, chaque période T de la tension t(t) comprend quatre 3045982 B14590 - DD16568ST 24 phases successives Pl, P2, P3 et P4 sensiblement de même durée T=T/4. Lors de la phase Pl, la tension t(t) croit linéairement depuis une valeur basse, par exemple de l'ordre de 0 V, jusqu'à une valeur haute VDD. Lors de la phase P2, la tension t(t) reste 5 sensiblement égale à sa valeur haute VDD. Lors de la phase P3, la tension t(t) décroit linéairement depuis sa valeur haute VDD jusqu'à sa valeur basse. Lors de la phase P4, la tension t(t) reste sensiblement égale à sa valeur basse. Les signaux logiques A et S sont synchronisés sur la 10 tension d'alimentation t(t) qui sert aussi de signal d'horloge. Les tensions définissant les signaux logiques A et S présentent une variation périodique de forme sensiblement identique à celle de la tension d'alimentation variable 01)(t). Le signal logique A ou S est à l'état haut lorsque l'amplitude de la tension variable 15 périodique le définissant est à un niveau haut, par exemple proche de l'amplitude VDD de la tension d'alimentation 01)(t). Le signal logiques A ou S est à l'état bas lorsque l'amplitude de la tension variable périodique le définissant est à un niveau bas, par exemple proche de 0 V. Le signal A présente une avance de phase 20 de l'ordre de T/4 sur la tension d'alimentation 011D(t). Le signal S est quant à lui en phase avec la tension d'alimentation 011D(t). Dans l'exemple représenté, le signal d'entrée A est à l'état haut pendant deux périodes T successives, puis passe à l'état bas. 25 Lorsque le signal A est à l'état haut, la capacité du condensateur Cl passe progressivement de sa valeur basse Cllow à sa valeur haute Clhigh pendant la phase Pl de croissance linéaire du signal A. A la fin de la phase Pl, lorsque la capacité du condensateur Cl est à sa valeur haute Clhigh, la tension de sortie 30 de la cellule est sensiblement égale à la tension d'alimentation t(t), qui, à ce stade, est approximativement nulle (fin de la phase P4 de la tension 011D(t)). Pendant la phase P2 du signal A, la capacité du condensateur Cl reste à sa valeur haute Clhigh, et la tension de sortie de la cellule suit sensiblement la croissance 35 linéaire de la tension d'alimentation t(t) (phase Pl de la tension 3045982 B14590 - DD16568ST 25 011D(t)). Pendant la phase P3 de décroissance linéaire du signal A, la capacité du condensateur Cl décroit progressivement depuis sa valeur haute Clhigh jusqu'à sa valeur basse Cllow. Le condensateur Cm du circuit de maintien étant commandé par le signal de sortie 5 S de la cellule, la capacité du condensateur Cm est à sa valeur haute Cmhigh au début de la phase P3 du signal A. La mise en parallèle des condensateurs Cl et Cm permet de maintenir la capacité équivalente entre le noeud d'alimentation t(t) et le noeud de sortie s de la cellule à une valeur relativement haute 10 pendant la phase P3 du signal A. Ainsi, le signal S reste sensiblement égal à la valeur de la tension d'alimentation t(t) (c'est-à-dire à la valeur VDD) pendant toute la durée de la phase P3 du signal A (correspondant à la phase P2 de la tension d'alimentation 011D(t)). Pendant la phase P4 du signal A, 15 correspondant à la phase P3 de la tension d'alimentation t(t), la tension t(t) décroit linéairement depuis sa valeur haute VDD jusqu'à une valeur sensiblement nulle (par décharge à travers le condensateur Cm qui reste à sa valeur haute au début de la décharge, puis prend sa valeur basse). Il en résulte que la tension 20 de sortie de la cellule décroit progressivement jusqu'à une valeur sensiblement nulle. Dans le même temps, la capacité du condensateur Cm décroit progressivement jusqu'à sa valeur basse Cllow- Lorsque le signal A est à l'état bas, les capacités des 25 condensateurs Cl et Cm restent en permanence à leurs valeurs basses, de sorte que la tension de sortie S de la cellule reste toujours sensiblement nulle. En pratique, le dispositif de maintien et de remise à zéro peut parfois être omis. En particulier, dans certains cas, 30 un phénomène physique peut avoir le même effet de maintien et de remise à zéro. Par exemple, dans des dispositifs électromécaniques à commande électrostatique, la force électrique peut être supérieure à la force de rappel et maintenir le dispositif dans sa position même lorsque la tension de commande est revenue à une 35 valeur nulle. Les forces d'adhésion peuvent avoir le même effet. 3045982 B14590 - DD16568ST 26 En pratique, la tension d'alimentation trapézoïdale t(t) peut être approximée par une tension sinusoïdale de période T. Plus généralement, toutes les cellules logiques de base 5 et les circuits logiques décrits en relation avec les figures 2 à 11 peuvent être adaptés pour présenter un fonctionnement adiabatique du type décrit en relation avec la figure 12. Pour cela, on peut notamment prévoir de remplacer la tension d'alimentation continue VDD des cellules décrites en relation avec 10 les figures 2 à 11 par la tension d'alimentation variable périodique t(t) de la cellule de la figure 12, et d'ajouter aux cellules décrites en relation avec les figures 2 à 11 un circuit de maintien du type décrit en relation avec la figure 12. Par ailleurs, une logique dynamique non adiabatique peut 15 aussi être mise en oeuvre à partir de condensateurs à capacités variables, en remplaçant la tension d'alimentation variable t(t) des cellules par une tension continue, et en introduisant un signal d'horloge supplémentaire (non représenté) pour la synchronisation des cellules. 20 Par rapport aux circuits logiques adiabatiques connus, et en particulier ceux à base d'interrupteurs micro ou nanoélectromécaniques décrits dans les demandes de brevet FR2978311 et FR3009722 susmentionnées et dans l'article de S. Houri et al. susmentionné, dont les contenus sont considérés comme 25 faisant partie intégrante de la présente description, la logique adiabatique à base de condensateurs à capacité variable a pour avantage que la consommation dynamique non adiabatique résiduelle liée aux effets de seuil est entièrement supprimée. La figure 14 est un schéma électrique d'un autre exemple 30 d'une cellule logique selon le deuxième mode de réalisation. La cellule de la figure 14 comprend sensiblement les mêmes éléments que la cellule de la figure 12, à ceci près que, dans la cellule de la figure 14, le condensateur Cm est un condensateur à variation de capacité opposée à celle du 35 condensateur Cl. Plus particulièrement, dans l'exemple 3045982 B14590 - DD16568ST 27 représenté, le condensateur Cl est à variation positive de capacité et le condensateur Cm est à variation négative de capacité. De plus, dans la cellule de la figure 14, l'électrode de commande du condensateur Cm n'est pas connectée au noeud de 5 sortie s de la cellule. La cellule de la figure 14 comprend en outre un circuit logique complémentaire comportant un condensateur à capacité variable Cl' identique ou similaire au condensateur Cl, et un condensateur à capacité variable Cm' identique ou similaire au condensateur Cm. Les condensateurs Cl' et Cm' sont 10 reliés en parallèle entre le noeud d'application de la tension d'alimentation (I) de la cellule et un noeud de sortie complémentaire s' de la cellule. Le noeud de sortie s' présente une capacité de sortie CL'. L'électrode de commande du condensateur Cl est reliée à un noeud el' d'application d'un 15 signal logique A complémentaire du signal A appliqué sur le noeud el. Le noeud de sortie s' fournit un signal de sortie S =À complémentaire du signal S fourni par le noeud de sortie s. L'électrode de commande du condensateur Cm est connectée au noeud s', et l'électrode de commande du condensateur Cm' est connectée 20 au noeud s. Pendant les phases de montée et de descente du signal d'alimentation 01)(t), la capacité du condensateur Cm est maintenue à sa valeur haute puisqu'elle est commandée par la sortie complémentaire s' qui est à l'état bas. Dans ce cas, le signal 25 d'alimentation est transmis sur la sortie s par le condensateur Cm. Un fonctionnement inverse est obtenu pour le circuit complémentaire. La figure 15 est un schéma de principe illustrant, sous forme de bloc, différents éléments que peut comprendre une cellule 30 logique à capacité variable selon le premier ou deuxième mode de réalisation. La cellule de la figure 15 comprend un circuit principal PR (représenté en partie gauche de la figure), et peut comprendre un circuit complémentaire CP (représenté en partie droite de la 35 figure). Le circuit complémentaire CP permet de réaliser la 3045982 B14590 - DD16568ST 28 fonction complémentaire de celle réalisée par le circuit principal PR. Ceci permet de mettre en oeuvre un fonctionnement différentiel, et permet en outre de pouvoir réaliser des circuits logiques en utilisant uniquement des condensateurs à variation de 5 capacité positive, ou uniquement des condensateurs à variation de capacité négative. Seul le circuit principal PR sera détaillé ci-après, le circuit CP étant le complément du circuit PR. Le circuit PR comprend un bloc F comprenant un ou plusieurs condensateurs à capacité variable, adapté à mettre en 10 oeuvre une fonction logique F à k entrées ei (où k est un entier supérieur ou égal à 1 et i est un entier allant de 1 à k) et une sortie s fournissant un signal logique S. Le bloc F est connecté à un noeud VALim d'application d'une tension d'alimentation continue (dans le cas d'une cellule logique statique ou d'une 15 cellule logique dynamique non adiabatique) ou variable (dans le cas d'une cellule logique adiabatique) fournie par une source de tension non représentée. Dans le cas d'une cellule logique adiabatique, la cellule peut comprendre un premier circuit de maintien HOLD 20 connecté entre le noeud VALim et le noeud s, par exemple un circuit du type décrit en relation avec la figure 12. La cellule peut en outre comprendre un bloc F à k entrées ei', adapté à mettre en oeuvre la fonction logique F complémentaire de la fonction F. La sortie du bloc F est connectée 25 au noeud s. Les entrées ei' sont destinées à recevoir les signaux complémentaires des signaux appliqués sur les entrées ei du bloc F, de sorte que les signaux de sortie des blocs F et F sont identiques. La cellule peut de plus comprendre un bloc 30 d'initialisation INIT, connecté d'une part au noeud de sortie s et d'autre part à un noeud REF d'application d'un potentiel de référence, par exemple la masse. Le bloc INIT peut être un circuit d'initialisation du type décrit en relation avec la figure 4, permettant de réinitialiser le potentiel du noeud de sortie s à 35 une valeur de référence. On notera que dans le cas d'une logique 3045982 B14590 - DD16568ST 29 dynamique, adiabatique ou non adiabatique, ou dans le cas d'une logique statique, la réinitialisation du noeud s peut par exemple être mise en oeuvre à chaque cycle d'horloge. Les figures lEA et 16B sont des vues en coupe d'un 5 exemple de réalisation d'un condensateur à capacité variable micro ou nanoélectromécanique susceptible d'être utilisé dans une cellule logique capacitive selon le premier ou deuxième mode de réalisation. Le condensateur des figures lEA et 16B est un 10 condensateur à variation positive de capacité. Ce condensateur comprend une partie fixe et une partie mobile. La partie fixe comprend une première électrode principale 101 du condensateur, et une couche diélectrique 103 revêtant une face (la face supérieure dans l'orientation de la figure) de l'électrode 101. 15 L'électrode 101 est destinée à être connectée à un dispositif extérieur, par exemple au noeud de sortie s dans une cellule logique capacitive du type décrit en relation avec la figure 3. L'électrode 101 est montée solidaire d'une pièce métallique 105, par exemple un bras ou une plaque métallique, par l'intermédiaire 20 d'une pièce isolante 107, de façon que l'électrode 101 soit isolée électriquement de la pièce 105. La pièce 105 forme une électrode de référence de commande du condensateur, destinée à être connectée à un noeud de référence d'un circuit, par exemple au noeud GND dans une cellule logique capacitive du type décrit en 25 relation avec la figure 3. La partie mobile comprend la deuxième électrode principale 109 du condensateur. L'électrode mobile 109 est située en regard de la couche diélectrique 103 revêtant l'électrode 101. L'électrode 109 est destinée à être connectée à un dispositif extérieur, par exemple au noeud d'alimentation VDD 30 dans une cellule logique capacitive du type décrit en relation avec la figure 3. L'électrode 109 est montée solidaire d'une pièce métallique 111, par exemple un bras ou une plaque métallique, par l'intermédiaire d'une pièce isolante 113, de façon que l'électrode 109 soit isolée électriquement de la pièce 111. La pièce 35 métallique 111 est située en regard de la pièce métallique 105. 3045982 B14590 - DD16568ST 30 La pièce 111 forme une électrode de commande du condensateur, destinée à être connectée à un noeud d'application d'un signal de commande de la capacité du condensateur, par exemple le noeud d'entrée el dans une cellule logique capacitive du type décrit en 5 relation avec la figure 3. L'application d'une tension de commande positive de niveau haut, par exemple proche de VDD, sur la pièce métallique 111 (référencée par rapport à la pièce métallique 105), conduit à rapprocher la pièce 111 de la pièce 105, et donc l'électrode 109 10 de l'électrode 101 (par exemple jusqu'à mettre l'électrode 109 en contact avec la couche 103). Il en résulte une augmentation de la capacité formée entre les électrodes 101 et 109. Cette configuration est illustrée par la figure 16B. L'application d'une tension de commande de niveau bas, 15 par exemple une tension négative ou une tension proche de 0 V, sur la pièce métallique 111, conduit à éloigner la pièce 111 de la pièce 105, et donc l'électrode 109 de l'électrode 101. Il en résulte une diminution de la capacité formée entre les électrodes 101 et 109. Cette configuration est illustrée par la figure 16A. 20 Les figures 17A et 17B sont des vues en coupe d'un autre exemple de réalisation d'un condensateur à capacité variable micro ou nanoélectromécanique susceptible d'être utilisé dans une cellule logique capacitive selon le premier ou deuxième mode de réalisation. 25 Le condensateur des figures 17A et 17B est un condensateur à variation négative de capacité. Ce condensateur comprend une partie fixe et une partie mobile. La partie fixe comprend une première électrode principale 201 du condensateur, et une couche diélectrique 203 revêtant une face (la face 30 inférieure dans l'orientation de la figure) de l'électrode 201. L'électrode 201 est destinée à être connectée à un dispositif extérieur, par exemple au noeud d'alimentation VDD dans une cellule logique capacitive du type décrit en relation avec la figure 2. La partie mobile comprend la deuxième électrode 35 principale 205 du condensateur. L'électrode mobile 205 est située 3045982 B14590 - DD16568ST 31 en regard de la couche diélectrique 203 revêtant l'électrode 201. L'électrode 205 est destinée à être connectée à un dispositif extérieur, par exemple au noeud de sortie s dans une cellule logique capacitive du type décrit en relation avec la figure 2. 5 L'électrode 205 est montée solidaire d'une pièce métallique 207, par exemple un bras ou une plaque métallique, par l'intermédiaire d'une pièce isolante 209, de façon que l'électrode 205 soit isolée électriquement de la pièce 207. La pièce 207 forme une électrode de commande du condensateur, destinée à être connectée à un noeud 10 d'application d'un signal de commande de la capacité du condensateur, par exemple le noeud d'entrée el dans une cellule logique capacitive du type décrit en relation avec la figure 2. La partie fixe du condensateur comprend en outre, du côté de l'électrode mobile 205 opposé à l'électrode 201, une électrode 15 secondaire 211 revêtue d'une couche diélectrique 213 du côté de sa face tournée vers l'électrode 205. L'électrode secondaire 211 est connectée électriquement à une pièce métallique 215, par exemple un bras ou une plaque métallique, située en regard de la pièce métallique 207. La pièce métallique 215 forme une électrode 20 de référence de commande du condensateur, destinée à être connectée à un noeud de référence d'un circuit, par exemple au noeud GND dans une cellule logique capacitive du type décrit en relation avec la figure 2. L'électrode mobile 205 est adaptée à se déplacer librement entre les électrodes 201 et 211, pour 25 s'éloigner de l'électrode 201 en se rapprochant de l'électrode 211, ou inversement. L'application d'une tension de commande positive de niveau haut, par exemple proche de VDD, sur la pièce métallique 207 (référencée par rapport à la pièce métallique 215), conduit à 30 rapprocher la pièce 207 de la pièce 215, et donc à éloigner l'électrode 205 de l'électrode 201 (par exemple jusqu'à mettre l'électrode 205 en contact avec la couche diélectrique 213 revêtant l'électrode 211). Il en résulte une diminution de la capacité formée entre les électrodes 205 et 201. Cette 35 configuration est illustrée par la figure 16B. 3045982 B14590 - DD16568ST 32 L'application d'une tension de commande de niveau bas, par exemple une tension négative ou une tension proche de 0 V, sur la pièce métallique 207, conduit à éloigner la pièce 207 de la pièce 215, et donc à rapprocher l'électrode 205 de l'électrode 5 201 (par exemple jusqu'à mettre l'électrode 205 en contact avec la couche diélectrique 203 revêtant l'électrode 201). Il en résulte une augmentation de la capacité formée entre les électrodes 205 et 201. Cette configuration est illustrée par la figure 17A. 10 Un avantage des modes de réalisation décrits dans la présente demande est qu'un condensateur à capacité variable présente des courants de fuite nuls ou négligeables par rapport à un transistor. La consommation statique des cellules logiques peut donc être considérablement réduite par rapport à des technologies 15 à base de transistors. En outre, les modes de réalisation décrits ne présentent pas les inconvénients susmentionnés des solutions à base d'interrupteurs microélectromécaniques ou nanoélectromécaniques, liés aux résistances de contact élevées de ces interrupteurs. 20 Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les modes de réalisation décrits ne se limitent pas à l'utilisation de condensateurs à capacité variable du type décrit en relation avec les figures 16A, 16B, 17A et 17B. 25 Plus généralement, tout type de condensateur à capacité variable peut être utilisé pour réaliser des cellules logiques selon le premier ou deuxième mode de réalisation. On pourra notamment utiliser des condensateurs à capacité variable basés sur des variations de la surface des électrodes pour faire varier la 30 capacité, ou des condensateurs à capacité variable basés sur des variations de la distance inter-électrode (cas des figures 16A, 16B, 17A et 17B), ou encore des condensateurs à capacité variable basés sur des variations de la constante diélectrique du matériau diélectrique situé entre les électrodes. A titre d'exemple, on 35 pourra utiliser des condensateurs à capacité variable à base de 3045982 B14590 - DD16568ST 33 matériaux piézoélectriques ou ferromagnétiques ou à changement de phase. En outre, bien que l'on ait décrit ci-dessus uniquement des exemples de réalisation basés sur des signaux logiques à deux 5 états, les modes de réalisation décrits peuvent être adaptés à la mise en oeuvre d'une logique multi-niveau, c'est-à-dire dans laquelle les signaux de données peuvent prendre un nombre d'états discrets supérieur à 2. Par ailleurs, dans les modes de réalisation décrits ci- 10 dessus, on a considéré que la capacité de sortie CL des cellules logiques est formée uniquement par les capacités parasites des différents éléments connectés au noeud de sortie de la cellule. A titre de variante, les cellules logiques peuvent comporter un condensateur spécifique supplémentaire, non représenté, à 15 capacité fixe ou à capacité variable, connecté entre le noeud de sortie s et le noeud de référence GND des cellules, en parallèle de la capacité CL. La prévision d'un tel condensateur supplémentaire peut notamment permettre de minimiser l'influence de l'environnement de la cellule sur son comportement. REVENDICATIONS1. Cellule logique pour circuit intégré comportant au moins un premier condensateur (Cl) à capacité variable ayant des première et deuxième électrodes principales séparées par une région isolante, et une troisième électrode de commande adaptée à 5 recevoir une tension de commande référencée par rapport à un noeud de référence (GND) de la cellule pour faire varier la capacité entre les première et deuxième électrodes principales, la troisième électrode étant reliée à un noeud (el) d'application d'un premier signal logique d'entrée (A) de la cellule, et les 10 première et deuxième électrodes étant reliées respectivement à un noeud (VDD ; t(t)) d'application d'une tension d'alimentation de la cellule et à un noeud (s) de fourniture d'un signal logique de sortie (S) de la cellule. 2. Cellule logique selon la revendication 1, dans 15 laquelle le premier condensateur (Cl) est un condensateur à variation positive de capacité. 3. Cellule logique selon la revendication 1, dans laquelle le premier condensateur (Cl) est un condensateur à variation négative de capacité. 20 4. Cellule logique selon la revendication 1, comportant en outre un deuxième condensateur (C2) à capacité variable ayant des première et deuxième électrodes principales séparées par une région isolante, et une troisième électrode de commande adaptée à recevoir une tension de commande référencée par rapport au noeud 25 de référence (GND) de la cellule pour faire varier la capacité entre les première et deuxième électrodes principales, la troisième électrode du deuxième condensateur (C2) étant reliée à un noeud (e2) d'application d'un deuxième signal logique d'entrée (B) de la cellule, et les première et deuxième électrodes du 30 deuxième condensateur (C2) étant reliées respectivement au noeud (VDD ; t(t)) d'application de la tension d'alimentation de la cellule et au noeud (s) de fourniture du signal logique de sortie (S) de la cellule. 3045982 B14590 - DD16568ST 35 5. Cellule logique selon la revendication 4, dans laquelle les premier (Cl) et deuxième (C2) condensateurs sont des condensateurs à variation positive de capacité et sont connectés en série entre le noeud (VDD ; t(t)) d'application de la tension d'alimentation de la cellule et le noeud (s) de fourniture du signal logique de sortie (S) de la cellule. 6. Cellule logique selon la revendication 4, dans laquelle les premier (Cl) et deuxième (C2) condensateurs sont des condensateurs à variation négative de capacité et sont connectés en série entre le noeud (VDD ; t(t)) d'application de la tension d'alimentation de la cellule et le noeud (s) de fourniture du signal logique de sortie (S) de la cellule. 7. Cellule logique selon la revendication 4, dans laquelle les premier (Cl) et deuxième (C2) condensateurs sont des condensateurs à variation positive de capacité et sont connectés en parallèle entre le noeud (VDD ; t(t)) d'application de la tension d'alimentation de la cellule et le noeud (s) de fourniture du signal logique de sortie (S) de la cellule. 8. Cellule logique selon la revendication 4, dans 20 laquelle les premier (Cl) et deuxième (C2) condensateurs sont des condensateurs à variation négative de capacité et sont connectés en parallèle entre le noeud (VDD ; t(t)) d'application de la tension d'alimentation de la cellule et le noeud (s) de fourniture du signal logique de sortie (S) de la cellule. 25 9. Cellule logique selon l'une quelconque des revendications 1 à 8, comportant un interrupteur de réinitialisation (SW) reliant le noeud (s) de fourniture du signal logique de sortie (S) de la cellule au noeud de référence (GND) de la cellule. 30 10. Cellule logique selon l'une quelconque des revendications 1 à 9, dans lequel la tension d'alimentation (VDD) de la cellule est une tension continue. 11. Cellule logique selon l'une quelconque des revendications 1 à 9, dans lequel la tension d'alimentation (1)(t)) 35 de la cellule est une tension variable périodique. 3045982 B14590 - DD16568ST 36 12. Cellule logique selon la revendication 11, comportant en outre un circuit de maintien comportant un condensateur à capacité variable (Cm) ayant des première et deuxième électrodes principales séparées par une région isolante, 5 et une troisième électrode de commande adaptée à recevoir une tension de commande référencée par rapport à un noeud de référence (GND) de la cellule pour faire varier la capacité entre les première et deuxième électrodes principales, la troisième électrode du condensateur à capacité variable (Cm) du circuit de 10 maintien étant reliée au noeud (s) de fourniture du signal logique de sortie (S) de la cellule, et les première et deuxième électrodes du condensateur à capacité variable (Cm) du circuit de maintien étant reliées respectivement au noeud (1)(t)) d'application de la tension d'alimentation de la cellule et au noeud (s) de fourniture 15 du signal logique de sortie (S) de la cellule. 13. Cellule logique selon la revendication 11 ou 12, dans laquelle la tension d'alimentation ((1)(t)) est de forme trapézoïdale ou sinusoïdale. 14. Cellule logique selon l'une quelconque des 20 revendications 1 à 13, dans laquelle ledit au moins un premier condensateur à capacité variable (Cl) est de type micro ou nanoélectromécanique. 15. Cellule logique selon l'une quelconque des revendications 1 à 14, dans laquelle la variation de capacité 25 dudit au moins un premier condensateur à capacité variable (Cl) est obtenue en faisant varier la surface de ses électrodes principales, ou en faisant varier la distance entre ses électrodes principales, ou en faisant varier la constante diélectrique d'un matériau séparant ses électrodes principales. 30 16. Cellule logique selon l'une quelconque des revendications 1 à 15, dans laquelle ledit au moins un condensateur à capacité variable (Cl) présente des courants de fuite inférieurs à 1 nA et de préférence inférieurs à 1 pA. 3045982 B14590 - DD16568ST 37 17. Circuit intégré comportant une association en série d'une pluralité de cellules logiques selon l'une quelconque des revendications 1 à 14.