FR 3048292 A1 20170901 FR 1651541 A 20160225 PROCEDE DE LITHOGRAPHIE ELECTRONIQUE AVEC ECRANTAGE ELECTROSTATIQUE L'invention porte sur un procédé de lithographie électronique, et plus particulièrement de lithographie électronique à faible énergie. La lithographie électronique (ou « lithographie par faisceau d'électrons ») est un procédé de micro- et nano-fabrication qui consiste à déposer une résine sensible (« resist ») au-dessus de la surface d'un substrat, à exposer la résine à un faisceau d'électrons de manière à provoquer en son sein des modifications physiques et chimiques localisées, puis à développer la résine, c'est-à-dire enlever sélectivement ses portions exposées (on parle alors de résine « positive ») ou non exposées (résine « négative ») pour mettre à nu les régions sous-jacentes du substrat. Un motif géométrique est donc transféré à la résine par le faisceau d'électrons ; il peut ultérieurement être transféré au substrat à travers les ouvertures pratiquées à travers la couche de résine. Par rapport à la photolithographie, la lithographie électronique permet d'atteindre des résolutions plus élevées, car les effets de diffraction sont beaucoup moins importants. En fait, en lithographie électronique la résolution est principalement limitée par la diffusion des électrons dans la résine et leur rétrodiffusion par le substrat, La fonction d'étalement du point PSF (de l'anglais « Point Spread Function ») permet de quantifier ces effets ; elle est typiquement exprimée par l'équation suivante : 1/ 9 où : r est la distance radiale par rapport au point d'impact du faisceau d'électrons ; - cx est l'écart type de la distribution (supposée gaussienne) des électrons diffusés vers l'avant; 3048292 7 f3 est l'écart type de la distribution (supposée gaussienne) des électrons rétrodiffusés par le substrat ; - 1-1 est la proportion d'électrons rétrodiffusés. On peut avoir, par exemple, a=17 nm, p=288,3 nm et n=0,35. 5 Pour minimiser l'étalement de la PSF, on utilise généralement des faisceaux d'électrons d'énergie comprise entre 50 keV et 100 keV. Cependant, l'utilisation d'énergies aussi élevées provoque un réchauffement, et donc une déformation thermique, du substrat. Cela nuit à la précision du transfert du motif géométrique. Pour éviter cet effet, il a été proposé d'utiliser 10 des électrons de faible énergie - typiquement 5 à 10 keV - présentant néanmoins une profondeur de pénétration suffisante (de l'ordre de 300 nm). Dans ces conditions, cependant, la diffusion des électrons est importante, ce qui limite la résolution spatiale atteignable. L'invention vise à remédier aux inconvénients précités de l'art 15 antérieur. Plus particulièrement elle vise à améliorer la résolution spatiale de la lithographie électronique, et notamment de la lithographie électronique à faible énergie. Conformément à l'invention, ce but est atteint grâce à l'implantation préalable d'électrons dans le substrat - ou dans une couche 20 diélectrique déposée à sa surface. Ces électrons sont distribués spatialement de manière à générer un champ électrique répulsif qui s'oppose à la diffusion des électrons utilisés pour l'étape de lithographie proprement dite. Un objet de l'invention est donc un procédé de lithographie électronique comprenant les étapes suivantes : 25 - implanter dans un substrat, ou dans une couche diélectrique déposée à la surface dudit substrat, des électrons suivant un premier motif ; - déposer une résine pour lithographie électronique à la surface dudit substrat ou de ladite couche diélectrique sacrificielle ; et - exposer ladite résine au moyen d'un faisceau d'électrons suivant un second motif, puis la développer ; 3048292 lesdits premier et second motifs étant constitués par des motifs élémentaires, les motifs élémentaires dudit premier motif entourant au moins partiellement les motifs élémentaires dudit second motif. Selon des modes de réalisation particuliers de l'invention : 5 - Le procédé peut comprendre également une étape préalable de dépôt de ladite couche diélectrique à la surface dudit substrat, et une étape de gravure des régions de ladite couche diélectrique exposées suite au développement de la résine. Ladite couche diélectrique peut présenter une épaisseur comprise entre 10 et 100 nm et de préférence entre 10 20 et 50 nm. Elle peut présenter une résistivité supérieure ou égale à 106 0/.. - Ledit substrat peut être un substrat semi-conducteur. - Ladite résine peut être exposée au moyen d'un faisceau d'électrons d'énergie inférieure ou égale à 10 keV et de préférence à 5 keV. - Le procédé peut comporter l'implantation d'une densité de 15 charge comprise entre 1 et 100 pC/cm2 dans ledit substrat ou ladite couche diélectrique. - Le procédé peut comporter une étape préalable d'optimisation dudit premier motif pour que le champ électrique généré par les électrons implantés concentre le faisceau d'électrons utilisé pour exposer la 20 résine à l'intérieur des motifs élémentaires dudit second motif. D'autres caractéristiques, détails et avantages de l'invention ressortiront à la lecture de la description faite en référence aux dessins annexés donnés à titre d'exemple et qui représentent, respectivement : - Les figures 1A à 1F, six étapes d'un procédé selon un 25 mode de réalisation de l'invention ; - La figure 2, un exemple de motif géométrique de lithographie, et du motif d'implantation électronique préalable qui lui est associé ; et - La figure 3 illustre le champ électrique obtenu grâce à 30 l'implantation électronique préalable à la lithographie. Les figures ne sont pas à l'échelle. 3048292 4 La figure 1A montre un substrat semi-conducteur S, par exemple en silicium, sur lequel est déposée une couche sacrificielle (c'est-à-dire destinée à être enlevée) CD en matériau diélectrique - par exemple en oxyde de silicium, oxyde métallique, nitrure de titane, etc. L'épaisseur de cette 5 couche CD est typiquement de l'ordre de quelques dizaines de nanomètres, par exemple comprise entre 10 et 100 nm et de préférence entre 20 et 50 nm. Sa résistivité est de préférence supérieure ou égale à 106 Cl/. (Ohms/carré). Si le substrat est isolant, la couche CD peut être absente. Une implantation d'électrons est réalisée dans la couche CD 10 au moyen d'un faisceau électroniques FEI, suivant un motif géométrique élémentaires MPI dont les caractéristiques seront discutées plus loin. Cette étape est illustrée sur la figure 1B ; dans ce mode de réalisation particulier, le motif élémentaire MPI est en forme d'anneau. Une fraction des électrons du faisceau FEI sont piégés dans le diélectrique, les autres diffusent dans le 15 substrat semi-conducteur, qui est relié à la masse. Les nuages de diffusion des électrons sont représentés en trait pointillé sur la figure. La dose d'implantation dans la couche CD, définie comme la densité de charge incidente, est généralement comprise entre 1 et 100 piC/crn2 ; de préférence elle est déposée à très basse énergie (moins de 5 keV) pour maximiser le 20 taux d'électrons qui restent piégés dans le diélectrique. La figure 1C représente schématiquement les électrons EP piégés dans la couche diélectrique CD ; on peut y voir que le motif d'implantation MPI a été transféré à la couche diélectrique sous la forme d'une densité de charge négative. On peut également noter qu'il se produit dans le substrat, à proximité de 25 l'interface avec la couche diélectrique, une accumulation de trous T, attirés par les électrons piégés ED. Ensuite, comme illustré sur la figure 1D, une couche de résine R est déposée sur la couche diélectrique CD, puis cette résine est exposée à un faisceau d'électrons FL, de préférence à faible énergie (10 keV ou moins, 30 voire 5 keV ou moins) selon un motif géométrique élémentaire de lithographie ML. Dans l'exemple de la figure, le motif élémentaire ML a la forme d'un disque circulaire, situé à l'intérieur du motif d'implantation préalable MPI, en 3048292 5 anneau ; ces deux motifs sont illustrés sur la figure 2. Plus généralement, le motif élémentaire d'implantation préalable MPI entoure le motif de lithographie. Si ce dernier a la forme d'une piste linéaire, par exemple, le motif MPI sera constitué par deux autres pistes linéaires, situées de part et d'autre 5 de la première. On peut voir sur la figure 1D que les électrons EFL du faisceau de lithographie FL sont repoussés par les électrons EP piégés dans la couche CD, ce qui a l'effet de les confiner à l'intérieur du motif de lithographie ML, limitant leur diffusion. La figure 3 montre le champ 10 électrostatique dans le vide V, au dessus de la couche de résine R. On peut remarquer que le champ électrostatique converge vers le centre du motif ML. Après avoir traversé la couche, les électrons EFL parviennent au substrat, où ils se recombinent rapidement avec les trous T accumulés à l'interface substrat - couche diélectrique. Cette recombinaison rapide réduit la 15 fraction d'électrons rétrodiffusés ri et contribue donc à limiter l'étalement de la PSF. Cet effet ne se produit pas si le substrat est isolant. La dose de charge implantée et la géométrie du motif d'implantation MPI peuvent être optimisés au moyen de simulations numériques tenant compte de la diffusion des électrons EFL dans la résine et 20 dans le substrat, ainsi que de l'influence du champ électrique généré par les électrons piégés EP et les trous T. Dans le cas d'un motif élémentaire de lithographie ML en forme de disque et d'un motif d'implantation MPI en forme de couronne circulaire, il n'y a que trois paramètres à optimiser : la dose implantée, l'espacement entre le motif ML et le motif MPI (représenté par dl 25 sur la figure 2) et la largeur de la couronne circulaire MPI (d2). On peut donc procéder aisément par essais. Les étapes ultérieures du procédé sont conventionnelles : on développe la résine exposée, de manière à obtenir une ouverture en correspondance du motif de lithographie ML - si la résine est positive - ou de 30 son complément - si la résine est négative (figure 1E) puis, ou en même temps, on grave la couche diélectrique sacrificielle CD (figure 1F) de manière à mettre à nu le substrat S. On peut ensuite procéder, par exemple, au dépôt 3048292 6 d'une métallisation à la surface du substrat, en correspondance de l'ouverture ainsi obtenue (non représenté). Bien entendu, dans les applications réelles le motif d'implantation et le motif de lithographie seront constitués par un grand nombre de motifs élémentaires tels que ceux représentés sur les figures. REVENDICATIONS1. Procédé de lithographie électronique comprenant les étapes suivantes - implanter dans un substrat (S), ou dans une couche diélectrique (CD) déposée à la surface dudit substrat, des électrons suivant un premier motif ; - déposer une résine (R) pour lithographie électronique à la surface dudit substrat ou de ladite couche diélectrique sacrificielle ; et - exposer ladite résine au moyen d'un faisceau d'électrons (FL) suivant un second motif, puis la développer ; lesdits premier et second motifs étant constitués par des motifs élémentaires, les motifs élémentaires dudit premier motif (MPI) entourant au moins partiellement les motifs élémentaires dudit second motif 15 (ML). 2. Procédé selon la revendication 1 comprenant également une étape préalable de dépôt de ladite couche diélectrique (CD) à la surface dudit substrat (S), et une étape de gravure des régions de ladite couche 20 diélectrique exposées suite au développement de la résine (R). 3. Procédé selon la revendication 2 dans lequel ladite couche diélectrique (CD) présente une épaisseur comprise entre 10 et 100 nm et de préférence entre 20 et 50 nm. 25 4. Procédé selon l'une des revendications 2 ou 3 dans lequel ladite couche diélectrique (CD) présente une résistivité supérieure ou égale à 106 Ç1/L. 30 5. Procédé selon l'une des revendications 2 à 4 dans lequel ledit substrat (S) est un substrat semi-conducteur. 3048292 8 6. Procédé selon l'une des revendications précédentes dans lequel ladite résine (R) est exposée au moyen d'un faisceau d'électrons (FL) d'énergie inférieure ou égale à 10 keV et de préférence à 5 keV. 5 7. Procédé selon l'une des revendications précédentes comportant l'implantation d'une densité de charge comprise entre 1 et 100 pC/cm2 dans ledit substrat ou ladite couche diélectrique. 8. Procédé selon l'une des revendications précédentes comportant une étape préalable d'optimisation dudit premier motif pour que le champ électrique généré par les électrons implantés concentre le faisceau d'électrons utilisé pour exposer la résine à l'intérieur des motifs élémentaires dudit second motif.