FR 3042066 A1 20170407 FR 1559354 A 20151001 1 Procédé de lissage d'un courant consommé par un circuit intégré et dispositif correspondant Des modes de mise en oeuvre et de réalisation de l'invention concernent les circuits intégrés, plus particulièrement les circuits intégrés qui comprennent des modules sécurisés, et notamment la protection de ces modules contre des attaques extérieures du type SPA (« Simple Power Analysis »). Un circuit intégré comprenant un module peut être la cible d'attaques visant à la récupération d'informations sécurisées, et en particulier d'attaques par analyse de consommation ou SPA. En fonctionnement, un circuit intégré consomme plus ou moins en fonction des opérations qu'il effectue. L'attaque SPA comporte l'analyse de ces variations de consommation afin notamment d'en déduire des indications sur les opérations effectuées et/ou sur leurs occurrences. Dans les applications sécurisées, il est donc recommandé de lisser autant que possible la consommation vue de l'alimentation de façon à ce qu'un attaquant potentiel puisse difficilement déterminer l'activité des différents composants du circuit par des attaques SPA. Il existe des moyens de protection contre les attaques SPA, comprenant par exemple des régulateurs de shunt (« shunt regulator » selon la dénomination anglo-saxonne), mais ces moyens ne sont notamment pas adaptés pour lisser le courant consommé par plusieurs modules. Selon un mode de mise en oeuvre, il est proposé une façon différente et simple de lisser le courant vu de l'alimentation d'un circuit intégré, et qui soit en outre compatible avec un circuit intégré comportant éventuellement plusieurs modules sécurisés. Selon un aspect, il est proposé un procédé de lissage du courant consommé par une alimentation d'un circuit électronique, ledit circuit électronique comportant au moins un module, par exemple un microprocesseur, une mémoire, etc, alimenté directement ou 3042066 2 indirectement, par exemple via un régulateur de tension, par ladite alimentation et consommant un courant de module. Dans le procédé selon cet aspect, on élabore au sein du circuit, pour chaque module, un 5 courant auxiliaire de module égal à une première fraction du courant de module correspondant, on équipe le circuit d'un premier étage, alimenté par l'alimentation, comportant au moins une source de courant principale fournissant un courant principal 10 supérieur à la somme des valeurs maximales de chaque courant auxiliaire de module, ledit premier étage délivrant un courant d'étage au moins égal audit courant principal, on élabore un courant intermédiaire égal à la différence 15 entre le courant d'étage et un courant secondaire égal à la somme de chaque courant auxiliaire de module, et on multiplie dans un étage terminal alimenté par ladite alimentation, le courant intermédiaire par un facteur de multiplication égal à l'inverse de ladite première fraction 20 augmenté de un. Ainsi, dans le procédé selon cet aspect on élabore de manière simple une pluralité de courants consommés par l'alimentation, dont la somme ne dépend pas du courant consommé par chaque module mais seulement en théorie du courant fourni par l'étage de source de 25 courant. La consommation du circuit intégré est donc lissée, et cette consommation globale lissée vue de l'extérieur est supérieure à la somme des consommations maximales de chaque module. Le courant principal délivré par la source de courant principale 30 peut être une deuxième fraction d'un courant de référence. Cette deuxième fraction peut être égale à la première fraction, et bien entendu dans ce cas le courant de référence est supérieur à la somme des valeurs maximales de chaque courant auxiliaire de module. 3042066 3 Le premier étage peut comporter en outre au moins une source de courant supplémentaire activable délivrant un courant supplémentaire et le courant d'étage est égal à la somme du courant principal et de chaque courant supplémentaire délivré par chaque 5 source de courant supplémentaire activée. Ainsi, en activant successivement et/ou simultanément les différentes sources de courant, le courant consommé par l'alimentation varie, ce qui rend encore plus difficile la détection des variations du courant de module. 10 A cet égard, il est également possible d'ajouter du bruit capacitif au sein du dispositif, par exemple en sortie du premier étage. Selon un autre aspect, il est proposé un dispositif électronique comprenant une borne d'alimentation, 15 au moins un module connecté à la borne d'alimentation et configuré pour consommer un courant de module, des premiers moyens d'élaboration connectés à la borne d'alimentation et configurés pour élaborer pour chaque module un courant auxiliaire de module égal à une 20 première fraction du courant de module correspondant, un premier étage, connecté à la borne d'alimentation, comportant au moins une source de courant principale configurée pour fournir un courant principal supérieur à la somme des valeurs maximales de chaque courant 25 auxiliaire de module, le premier étage étant configuré pour délivrer un courant d'étage au moins égal audit courant principal, des deuxièmes moyens d'élaboration configurés pour élaborer un courant intermédiaire égal à la différence 30 entre le courant d'étage et un courant secondaire égal à la somme de chaque courant auxiliaire de module, un étage terminal connecté à la borne d'alimentation et configuré pour multiplier le courant intermédiaire par un 3042066 4 facteur de multiplication égal à l'inverse de ladite première fraction augmenté de un. Le courant principal peut être égal à une deuxième fraction d'un courant de référence et la source de courant principale peut 5 comporter une entrée de commande destinée à recevoir un signal de commande permettant de sélectionner la valeur de la deuxième fraction parmi un jeu de valeurs. La première fraction peut être égale à la deuxième fraction, et dans ce cas le courant de référence est supérieur à la somme des courants auxiliaires de module. 10 Le dispositif comporte avantageusement une succession de moyens de recopie de courant. Ainsi, les premiers moyens d'élaboration peuvent comporter pour chaque module un premier miroir de courant de facteur de recopie égal à ladite première fraction, possédant une première sortie délivrant 15 le courant de module correspondant et une deuxième sortie délivrant le courant auxiliaire de module correspondant. Les deuxièmes moyens d'élaboration peuvent comporter un deuxième miroir de courant de facteur de recopie égal à un, et la deuxième sortie du premier miroir de courant est connectée à l'entrée 20 du deuxième miroir de courant et la sortie du deuxième miroir de courant est connectée à la sortie du premier étage de source(s) de courant(s). L'étage terminal peut comporter un moyen de recopie de courant ayant un facteur de recopie égal audit facteur de multiplication 25 et dont l'entrée est connectée à la sortie des deuxièmes moyens d'élaboration et dont la sortie est connectée à la borne d'alimentation. Selon un mode de réalisation, l'étage terminal comporte un premier transistor MOS connecté à la sortie du deuxième miroir de courant, et au moins un deuxième transistor MOS connecté entre la 30 borne d'alimentation et la masse, les grilles des transistors MOS étant mutuellement connectées. Et, afin d'assurer une meilleure recopie de courant par les deuxièmes moyens d'élaboration, notamment lorsque le courant auxiliaire de module ou la somme des courants auxiliaires de module 3042066 5 est proche dudit courant d'étage, on peut également ajouter un amplificateur opérationnel intermédiaire dont l'entrée non-inverseuse est connectée à la sortie du deuxième miroir de courant, dont l'entrée inverseuse est connectée à l'entrée du deuxième miroir de courant, et 5 dont la sortie est connectée aux grilles des transistors MOS de l'étage terminal. Egalement afin d'améliorer la recopie de courant, les premiers moyens d'élaboration peuvent comprendre pour chaque module un premier étage cascode connecté entre la deuxième sortie du premier 10 miroir de courant correspondant et l'entrée du deuxième miroir de courant, le premier étage cascode comprenant un premier transistor PMOS et un premier amplificateur opérationnel dont l'entrée noninverseuse est connectée entre la borne d'alimentation et le module correspondant, dont l'entrée inverseuse est connectée à la source du 15 premier transistor PMOS et dont la sortie est connectée à la grille du premier transistor PMOS, Un deuxième étage cascode peut également être connecté entre la sortie de l'étage terminal et la borne d'alimentation, l'étage cascode comprenant un deuxième transistor PMOS et un deuxième 20 amplificateur opérationnel dont l'entrée non-inverseuse est connectée entre la sortie de l'étage terminal et le deuxième transistor PMOS, l'entrée inverseuse est connectée à l'entrée de l'étage terminal, et dont la sortie est connectée à la grille du deuxième transistor PMOS. Le premier étage peut comprendre au moins une source de 25 courant supplémentaire activable indépendamment de la source de courant principale, les sorties de toutes les sources de courant étant connectées à la sortie du premier étage. Le dispositif électronique peut comprendre en outre un générateur de bruit capacitif, par exemple connecté à la sortie du 30 premier étage. Un régulateur configuré pour délivrer une tension régulée audit au moins un module peut être connecté entre la borne d'alimentation et ledit au moins un module. Ce régulateur peut comprendre les premiers moyens d'élaboration. 3042066 6 Selon un mode de réalisation, le dispositif peut comprendre plusieurs modules, et les premiers moyens d'élaborations comportent plusieurs premières sorties respectivement reliées auxdits modules de façon à délivrer les courants de module respectifs et plusieurs 5 deuxièmes sorties reliées ensemble à l'entrée des premiers moyens d'élaboration de façon à délivrer le courant secondaire. D' autres avantages et caractéristiques de l' invention apparaitront à l'examen de la description détaillée de mode de mise en oeuvre et de réalisation de l'invention, nullement limitatifs, et des 10 dessins annexés sur lesquels Les figures 1 à 6 représentent schématiquement des modes de mise en oeuvre de l'invention. Dans la suite de la description, les termes « couplé » et « connecté » désignent une liaison électrique qui est soit directe, soit 15 indirecte via d'autres dispositifs ou moyens de connexion. Sur la figure 1, la référence DIS désigne un dispositif électronique selon un mode de réalisation de l'invention. Le dispositif DIS comprend un module 1, par exemple un microprocesseur d'une carte à puce. Le dispositif peut être situé au 20 sein du circuit intégré de la carte à puce. Le dispositif DIS comprend en outre une borne d'alimentation 2, destiné à recevoir une tension d'alimentation Vcc, par exemple une tension de 5 Volts. Le dispositif comprend également des premiers moyens 25 d'élaboration 4, comportant une première entrée E31 et une deuxième entrée E32 connectées à la borne d'alimentation 2 ainsi qu'une première sortie S31, et une deuxième sortie S32. Le dispositif comprend également des deuxièmes moyens d'élaboration 5 comportant une entrée E5 et une sortie S5, un étage 30 terminal 7 comportant une entrée E7 et une sortie S7, et un premier étage 6 de source(s) de courant(s) comportant une entrée E6 et une sortie S6. Leurs connexions et caractéristiques respectives seront décrites plus en détail ci-après. 3042066 7 Un régulateur 3 est connecté entre la borne d'alimentation 2 et le microprocesseur 1, de manière à délivrer une tension régulée Vdd au microprocesseur, par exemple ici une tension de 2,5 Volts. Le microprocesseur 1 consomme un courant Ivdd, dont la valeur 5 dépend des opérations qu'il réalise. Dans cet exemple, le régulateur 3 comprend les premiers moyens d'élaboration 4, ici un premier miroir de courant qui délivre à l'entrée E5 des deuxièmes moyens d'élaboration 5, un courant auxiliaire Iaux égal à une première fraction du courant consommé Ivdd. 10 Dans cet exemple, le miroir de courant a un facteur de recopie égal à 1/100, c'est-à-dire qu'il délivre un courant auxiliaire de module Iaux égal au centième du courant consommé Ivdd (la première fraction est égale à 1/100). Le premier miroir de courant comprend de manière classique 15 deux transistors 41 et 42 mutuellement couplés par leurs grilles. Le premier transistor 41, par exemple un transistor PMOS, est monté en diode. Sa source S41 qui forme la première entré E31 des premiers moyens d'élaboration est connectée à la première borne d'alimentation, et son drain D41, qui forme la première sortie S31 des 20 premiers moyens d'élaboration, est connecté au module 1. Le deuxième transistor 42, par exemple un deuxième transistor PMOS, a sa source S42, qui forme la deuxième entrée E32 des premiers moyens d'élaboration 4, connectée à la borne d'alimentation 2, et son drain D42, qui forme la deuxième sortie S32 des premiers moyens 25 d'élaboration, est connecté à l'entrée E5 des deuxièmes moyens d'élaboration 5. Afin d'obtenir la première fraction du courant consommé Ivdd, on peut choisir le deuxième transistor PMOS ayant un rapport W42/L42 entre la largeur W42 et la longueur L42 de son canal, 100 fois inférieur 30 au rapport W4i/L4i entre la largeur W41 et la longueur L41 du canal du premier transistor 41. Une solution alternative serait d'avoir une pluralité de premiers transistors 41 montés en parallèle et un ou plusieurs deuxièmes transistors 42 identiques aux premiers transistors 41 et montés en 3042066 8 parallèle, de façon à ce que le nombre de premiers transistors soit 100 fois supérieur au nombre de deuxièmes transistors. Les deuxièmes moyens d'élaboration 5 comprennent dans cet exemple un deuxième miroir de courant, de facteur de recopie égal à 5 un, qui comporte classiquement deux transistors identiques 51 et 52, par exemple des transistors NMOS, mutuellement couplés par leurs grilles G51 et G52. Le premier transistor NMOS 51 est monté en diode. Son drain D51, qui forme l'entrée E5 des deuxièmes moyens d'élaboration 5, est 10 connecté au drain D42 du deuxième transistor PMOS 42 du premier miroir de courant, et sa source S51 est connectée à la masse GND. Le deuxième transistor NMOS 52 a sa source S52 connectée à la masse, et son drain D52, qui forme la sortie S5 des deuxièmes moyens d'élaboration 5, est connectée à l'entrée E7 de l'étage terminal 7 et à 15 la sortie S6 du premier étage 6. Ainsi, les deuxièmes moyens d'élaboration reçoivent en entrée E5 le courant auxiliaire de module Iaux et recopient en sortie S5 ce même courant auxiliaire de module Iaux. Le premier étage 6 comprend ici une source de courant 20 principale 61 connectée entre la borne d'alimentation 2 et l'entrée E7 de l'étage terminal. Cette source de courant principale 61 est configurée pour délivrer à l'entrée E7 de l'étage terminal 5, un courant principal Ip égal ici à une deuxième fraction d'un courant de référence Iset. 25 La première fraction est choisie ici égale à la deuxième fraction. Ainsi, dans cet exemple où le courant auxiliaire de module Iauxvdd est égal à -no' et le courant principal Ip est égal à Iset 100 Le courant de référence Iset est choisi de manière à être supérieur à la valeur maximale du courant de module Ivdd. 30 Cette valeur maximale est par exemple déterminée par simulation lors de la conception du circuit intégré compte tenu de l'activité prévisible du module 1. 3042066 9 Le courant de référence Iset étant supérieur à la valeur maximale du courant de module maximal, le courant principal Ip est supérieur à la valeur maximale du courant auxiliaire de module Iaux. La source de courant principale 61 peut comporter en outre une 5 entrée de commande 62 destiné à recevoir un signal de commande SC permettant de choisir la deuxième fraction parmi un jeu prédéfini de valeurs. Par exemple le jeu de valeurs peut être {-1;-1 ;-1 ;-1} et le 100 60 50 40 Iset courant principal Ip délivré peut donc être égal à -no' ou -/set etc. 60 10 Puisque le premier étage 6 délivre un courant principal Ip égal Iset àno' l'étage terminal 7 reçoit donc à son entrée E7 un courant intermédiaire Lm positif égal à -11s0e0t 1voclod L'étage terminal 7 comporte dans cet exemple un troisième miroir de courant de facteur de recopie égal à l'inverse de la première 15 fraction augmenté de 1. Dans cet exemple, le troisième miroir de courant possède donc un facteur de recopie égal à 101. Ce troisième miroir de courant comprend de manière classique un troisième et un quatrième transistors 71 et 72, par exemple ici des transistors NMOS, mutuellement couplés par leurs grilles G71 et G72. 20 Le troisième transistor NMOS 71 est monté en diode. Sa source S71 est connectée à la masse, et son drain D71, qui forme l'entrée E7 de l'étage terminal, est connectée à la sortie S5 du deuxième moyen d'élaboration et à la sortie S6 du premier étage. Le quatrième transistor NMOS 72 a sa source S72 connectée à 25 la masse GND et son drain D72 relié à la borne d'alimentation 2. Afin d'obtenir un facteur de multiplication égal à 101, on peut choisir un quatrième transistor NMOS 72 dont le rapport W72/L72 entre la largeur W72 et la longueur L72 de son canal est 101 fois supérieur au rapport W7i/L7i entre la largeur W71 et la longueur L71 du canal du 30 troisième transistor 71. Une solution alternative serait d'avoir un ou plusieurs troisièmes transistors 71 montés en parallèle et une pluralité de quatrièmes transistors 72 identiques aux troisièmes transistors 71 et 3042066 10 montés en parallèle, de façon à ce que le nombre de quatrièmes transistors soit 101 fois supérieur au nombre de troisièmes transistors. Ainsi, l'étage terminal génère un courant Item égal à 101 fois le Iset-Ivdd courant intermédiaire I nt, soit ici un courant Item = 101 * 100 5 En fonctionnement, le dispositif DIS ainsi configuré consomme donc le premier courant Ivdd, le courant auxiliaire de module Ia "=Ivdd 100 ' le courant principal I = -/set et P 100' 10 le courant terminal Item= 101 *(1p- faux). Le courant Ive, consommé par l'alimentation est donc égal à la somme de ces courants, soit 1,02*Iset, et ne dépend donc pas du courant de module Ivdd mais uniquement du courant de référence Iset, qui est constant et ici supérieur à la valeur maximale du courant de module Ivdd. 15 La figure 2 illustre un deuxième mode de réalisation de l'invention. Dans ce mode de réalisation, le dispositif DIS tel que décrit précédemment a été modifié de manière à ce que le troisième transistor NMOS 71 de l'étage terminal ne soit plus monté en diode. Un amplificateur opérationnel 8 a été ajouté entre les 20 deuxièmes moyens d'élaboration 5 et l'étage terminal 7. Son entrée non-inverseuse est connectée à l' entré E7 de l'étage terminal, et son entrée inverseuse est connectée aux grilles mutuellement couplées G51 et G52 du premier et du deuxième transistors NMOS 51 et 52, c'est à dire à la première entrée E5 des 25 deuxièmes moyens d'élaboration 5 puisque le premier transistor NMOS 51 est monté en diode. La sortie de l'amplificateur 8 est connectée aux grilles G71 et G72 mutuellement couplées du troisième transistor NMOS 71 et du quatrième transistor NMOS 72. 30 Ainsi, en pilotant la grille G71 du troisième transistor NMOS 71 de manière à égaliser les potentiels des drains D51 et D52 des premier et deuxième transistors NMOS 51 et 52, l'amplificateur opérationnel permet d'obtenir un courant intermédiaire Tint en entrée E7 de l'étage terminal qui soit précisément égal à la différence entre le courant 3042066 11 principal Ip et le courant auxiliaire de module 'aux, et ce même si le courant auxiliaire de module Iaux a une valeur proche du courant de principal Ip. Selon un autre mode de réalisation illustré à la figure 3, le 5 dispositif DIS peut également comprendre un premier étage cascode 9 couplé à la deuxième sortie S32 des premiers moyens d'élaboration 4, et un deuxième étage cascode 10 couplé à la sortie S7 de l'étage terminal. Le premier étage cascode 9 comprend un troisième transistor 10 PMOS 91 dont la source S91 est connectée à la deuxième sortie S32 des premiers moyens d'élaboration, et dont le drain D91 est couplé à l'entrée E5 des deuxièmes moyens d'élaboration 5. L'étage cascode 9 comprend en outre un deuxième amplificateur opérationnel 92, dont l'entrée non-inverseuse est couplée 15 à la première sortie S31 des premiers moyens d'élaboration 4 et dont l'entrée non-inverseuse est couplée à la deuxième sortie S32 des premiers moyens d'élaboration 4. La sortie du deuxième amplificateur opérationnel 92 est couplée à la grille G91 du troisième transistor PMOS 91. 20 Ainsi, le premier étage cascode 9 permet d'égaliser les tensions aux première et deuxième sorties S31 et S32 des premier moyens d'élaboration, ce qui contribue à obtenir le rapport 1/100 souhaité entre le courant Ivdd et le courant auxiliaire Iaux =lvdd. 100 Le deuxième étage cascode 10 comprend un quatrième 25 transistor PMOS 101, dont la source Sioi est connectée à la première borne d'alimentation 2, et dont le drain Dioi est connecté à la sortie S7 de l'étage terminal. Le deuxième étage cascode 10 comprend en outre un troisième amplificateur opérationnel 102, dont l'entrée non-inverseuse est 30 connectée à la sortie S7 de l'étage terminal, dont l'entrée inverseuse est connectée à l'entrée E7 de l'étage terminal. La sortie de l'amplificateur est connectée à la grille Gioi du quatrième transistor PMOS 101. 3042066 12 Ainsi, le deuxième étage cascode 10 permet d'égaliser les tensions à l'entrée E7 et à la sortie S7 de l'étage terminal, ce qui contribue à obtenir le rapport 101 souhaité entre le courant intermédiaire Lm et le courant terminal Iterm. 5 Les deux étages cascodes 9 et 10 permettent donc d'améliorer les précisions des copies de courant respectivement effectuées par les premiers moyens d'élaboration 4 et de l'étage terminal 7. La figure 4 illustre un mode de mise en oeuvre de l'invention, dans lequel le premier étage 6 a été modifié par rapport au dispositif 10 DIS décrit précédemment et illustré par la figure 1. Dans ce mode de réalisation, le premier étage comprend, en plus de la source de courant principale 61 délivrant la deuxième fraction du courant de référence Iset, une première source de courant supplémentaire 63 délivrant un premier courant supplémentaire Ii et 15 une deuxième source de courant supplémentaire 64 délivrant une un deuxième courant supplémentaire 12. Les trois sources de courant, 61, 63, et 64 sont montées en parallèle entre la borne d'alimentation 2 et la sortie S6 du premier étage 6, et la première et la deuxième source supplémentaires 63 et 64 20 sont par ailleurs activables indépendamment de la source de courant principale 61. Le courant d'étage 'étage délivré par le premier étage 6 est donc un courant égal à la somme du courant principal Ip, du premier courant supplémentaire Ii et du deuxième courant supplémentaire 12 lorsque 25 les deux sources de courant supplémentaires 63 et 64 sont activées. Le courant total Ive, consommé par l'alimentation est alors Ivcc = 1,02* Iset + 102*/1 + 102* 12. Les premières et deuxièmes sources de courant supplémentaires 63 et 64 étant activables indépendamment, le courant Ive, consommé 30 par l'alimentation peut prendre successivement différentes valeurs parmi le jeu de valeurs suivant : Ivcc = 1,02* Iset + 102*/1 + 102* 121 Ivcc = 1,02 * Iset + 102 * Ivcc = 1,02* Iset + 102* 12, 3042066 13 ivcc = 1,02 * Iset. Ainsi, la détection des variations du courant de module Ivdd sont encore plus difficiles à détecter par des attaques par analyse de consommation (SPA). 5 Il convient de noter que cette modification du premier étage est compatible avec les modes de réalisation illustrés sur les figures 2 et 3. Elle est présentée ici à partir du mode de réalisation illustré à la figure 1 uniquement à des fins de simplification. Selon une variante illustrée sur la figure 5, il est également 10 possible d'ajouter un générateur de bruit capacitif en sortie S6 du premier étage. Par exemple ici, le générateur de bruit capacitif 11 comprend un condensateur 110, un inverseur 111 et des moyens de commande 112. 15 Le premier condensateur est connecté par une première borne à la sortie S6 du premier étage et par une deuxième borne à l'inverseur 111. L'inverseur 111 est alimenté entre la borne d'alimentation 2 et la masse GND. Les moyens de commandes 112 sont connectés à l'inverseur 111 de façon en fonction de la sortie de l'inverseur, 20 charger ou décharger le condensateur 110. Ce mode de réalisation est également compatible avec les modes de réalisation des figures 1, 2, 3, et 4. Selon une variante de l'invention, le dispositif peut comprendre plusieurs modules. 25 Par exemple, dans le mode de réalisation illustré par la figure 6, le dispositif DIS comprend un deuxième module 12, par exemple un deuxième microprocesseur, qui consomme un deuxième courant de module Ivddz, et un deuxième régulateur 13 couplé entre la borne d'alimentation 2 et le deuxième module, comprenant également des 30 premiers moyens d'élaborations 14. Les premiers moyens d'élaboration 14 délivrent donc un deuxième courant auxiliaire de module 'muxz égal à la première fraction du deuxième courant de module Ivddz, à l'entrée E5 des deuxièmes ivdd2 moyens d'élaboration 5. Dans cet exemple, /a',2 = ioo 3042066 14 Ainsi, les deuxièmes moyens d'élaboration 5 reçoivent sur leur entrée E5 un courant secondaire Ise, égal à la somme des courants auxiliaires de module Iaux et 'mua.. Le courant principal Ip est dans cet exemple légèrement 5 supérieur à la valeur maximale du courant secondaire Ise,. Ce mode de réalisation est compatible avec tous les modes de réalisation décrits précédemment et illustrés par les figures 1 à 5. Il convient de noter que bien qu'il ait été décrit des modes de réalisation dans lesquels les régulateurs de courant 3 et 13 10 comprennent les premiers moyens d'élaboration 4 et 14, un mode de réalisation dans lequel les régulateurs 3 et 13 sont distincts des premiers moyens d'élaboration 4 et 14 est tout à fait envisageable. Par ailleurs, les régulateurs ne sont pas indispensables. En effet, chaque module pourrait être alimenté par la tension 15 d'alimentation Vee par l'intermédiaire d'un miroir de courant. En outre, bien que l'on ait décrit une injection efficace de bruit capacitif en sortie S6 du premier étage 6, on pourrait également injecter du bruit capacitif sur d'autres noeuds, par exemple en entrée E5 des deuxièmes moyens d'élaboration 5, ou en sortie de 20 l'amplificateur opérationnel 8. REVENDICATIONS1. Procédé de lissage du courant (Ivcc) consommé par une alimentation d'un circuit électronique, ledit circuit électronique comportant au moins un module (1) alimenté directement ou indirectement par ladite alimentation et consommant un courant de module (Ivdd), procédé dans lequel - on élabore au sein du circuit, pour chaque module (1, 12), un courant auxiliaire Iaux de module égal à une première fraction du courant (Ivdd, Ivdd2) de module correspondant, on équipe le circuit d'un premier étage (6), alimenté par l'alimentation, comportant au moins une source de courant principale (61) fournissant un courant principal (In) supérieur à la somme des valeurs maximales de chaque courant auxiliaire (Taux) de module, ledit premier étage (6) délivrant un courant d'étage au moins égal audit courant principal (In), on élabore un courant intermédiaire égal à la différence entre le courant d'étage et un courant secondaire (Iseo) égal à la somme de chaque courant auxiliaire (Taux) de module, et on multiplie dans un étage terminal (7) alimenté par ladite alimentation, le courant intermédiaire par un facteur de multiplication égal à l'inverse de ladite première fraction augmenté de un. 2. Procédé selon la revendication 1, dans lequel le courant principal est égal à une deuxième fraction d'un courant de référence et ladite première fraction est égale à ladite deuxième fraction. 3. Procédé selon la revendication 2, dans lequel la valeur de ladite deuxième fraction est choisie parmi un jeu de valeurs. 4. Procédé selon l'une des revendications précédentes dans lequel ledit premier étage (6) comporte en outre au moins une source de courant supplémentaire activable (63, 64) délivrant un courant 3042066 16 supplémentaire (11,12) et le courant d'étage (Iétage) est égal à la somme du courant principal (Ip) et de chaque courant supplémentaire (Ii, 12) délivré par chaque source de courant supplémentaire (63, 64) activée. 5. Procédé selon l'une quelconque des revendications 1 à 4, 5 dans lequel on ajoute du bruit capacitif au sein du circuit électronique. 6. Dispositif électronique comprenant une borne d'alimentation (2), au moins un module (1,12) connecté à la borne d'alimentation (2) et configuré pour consommer un 10 courant de module (Ivdd), des premiers moyens d'élaboration (4) connectés à la borne d'alimentation (2) et configurés pour élaborer pour chaque module (1, 12) un courant auxiliaire de module (laux) égal à une première fraction du courant de module 15 (Ivdd) correspondant, un premier étage (6), connecté à la borne d'alimentation (2), comportant au moins une source de courant principale (61) configurée pour fournir un courant principal (Ip) supérieur à la somme des valeurs 20 maximales de chaque courant auxiliaire de module (Ivdd, Ivdd2), le premier étage (6) étant configuré pour délivrer un courant d'étage (Iétage) au moins égal audit courant principal (Ip), des deuxièmes moyens d'élaboration (5) configurés pour 25 élaborer un courant intermédiaire égal à la différence entre le courant d'étage et un courant secondaire (Iseo) égal à la somme de chaque courant auxiliaire de module (Taux, Iaux2), un étage terminal (7) connecté à la borne d'alimentation 30 (2) et configuré pour multiplier le courant intermédiaire par un facteur de multiplication égal à l'inverse de ladite première fraction augmenté de un. 3042066 17 7. Dispositif selon la revendication 6, dans lequel le courant principal est égal à une deuxième fraction d'un courant de référence (Iset) la première fraction est égale à la deuxième fraction. 8. Dispositif selon la revendication 7, dans lequel la source de 5 courant principale (61) comporte une entrée de commande (62) destinée à recevoir un signal de commande permettant de sélectionner la valeur de la deuxième fraction parmi un jeu de valeurs. 9. Dispositif selon l'une des revendications 6 à 8, dans lequel les premiers moyens d'élaboration (4) comportent pour 10 chaque module, un premier miroir de courant de facteur de recopie égal à ladite première fraction possédant une première sortie (S31) délivrant le courant de module (Ivdd) correspondant et une deuxième sortie (S32) délivrant le courant auxiliaire de module (Taux, Iaux2) 15 correspondant, les deuxièmes moyens d'élaboration (5) comportent un deuxième miroir de courant de facteur de recopie égal à un, et la deuxième sortie (S32) du premier miroir de courant est 20 connectée à l'entrée (E5) du deuxième miroir de courant et la sortie (S5) du deuxième miroir de courant est connecté à la sortie (S6) du premier étage 10. Dispositif selon l'une des revendications 6 à 9, dans lequel l'étage terminal (7) comporte un moyen de recopie de courant ayant un 25 facteur de recopie égal au facteur de multiplication, dont l'entrée (E7) est connectée à la sortie (S5) des deuxièmes moyens d'élaboration (5) et dont la sortie (S7) est connectée à la borne d'alimentation (2). 11. Dispositif selon la revendication 10, dans lequel l'étage terminal (7) comporte un premier transistor MOS (71) connecté à la 30 sortie (S5) du deuxième miroir de courant, et au moins un deuxième transistor MOS (72) connecté entre la borne d'alimentation (2) et la masse (GND), les grilles (G71, G72) des transistors MOS (71, 72) étant mutuellement connectées, et le dispositif (DIS) comprend en outre un amplificateur opérationnel (8) intermédiaire dont l'entrée non- 3042066 18 inverseuse est connectée à la sortie (S5) du deuxième miroir de courant, dont l'entrée inverseur est connectée à l'entrée (E5) du deuxième miroir de courant, et dont la sortie est connectée aux grilles (G71, G72) des transistors MOS. 5 12. Dispositif selon l'une des revendications 9 à 11, dans lequel les premiers moyens d'élaboration (3) comprennent pour chaque module (1, 12) un premier étage cascode (9) connecté entre la deuxième sortie (S32) du premier 10 miroir de courant correspondant et l'entrée (E5) du deuxième miroir de courant, le premier étage cascode (9) comprenant un premier transistor PMOS (91) et un premier amplificateur opérationnel (92) dont l'entrée non-inverseuse est connectée entre la borne 15 d'alimentation (2) et le module (1, 12) correspondant, dont l'entrée inverseuse est connectée à la source (S91) du premier transistor PMOS (91) et dont la sortie est connectée à la grille (G91) du premier transistor PMOS (91), et 20 le dispositif (DIS) comprend en outre un deuxième étage cascode (10) connecté entre la sortie (S7) de l'étage terminal (7) et la borne d'alimentation (2), comprenant un deuxième transistor PMOS (101) et un deuxième amplificateur opérationnel (102) dont l'entrée non- 25 inverseuse est connectée entre la sortie (S7) de l'étage terminal et le deuxième transistor PMOS (101), l'entrée inverseuse est connectée à l'entrée (E7) de l'étage terminal (7), et dont la sortie est connectée à la grille (Gin) du deuxième transistor PMOS (101). 30 13. Dispositif selon l'une quelconque des revendications 6 à 12, dans lequel le premier étage (6) comprend au moins une source de courant supplémentaire (63,64) activable indépendamment de la source de courant principale (61), les sorties de toutes les sources de courant (61, 63, 64) étant connectées à la sortie (S6) du premier étage (6). 3042066 19 14. Dispositif selon l'une des revendications 6 à 13, comprenant en outre un générateur de bruit capacitif (11). 15. Dispositif selon l'une quelconque des revendications 6 à 14, comprenant au moins un régulateur (3, 13) connecté entre la borne 5 d'alimentation (2) et ledit au moins un module (1, 12), configuré pour délivrer une tension régulée (Vdd, Vdd2) audit au moins un module (1, 12). 16. Dispositif selon la revendication 15, dans lequel ledit au moins un régulateur comporte les premiers moyens d'élaboration. 10 17. Dispositif selon l'une quelconque des revendications 6 à 16, comportant plusieurs modules (1, 12) et dans lequel les premiers moyens d'élaboration comportent plusieurs premières sorties (S31) respectivement reliées auxdits modules (1, 12) de façon à délivrer les courants de module respectifs (Ivdd, Ivdd2) et plusieurs deuxièmes 15 sorties (S32) reliées ensemble à l'entrée (E5) des deuxièmes moyens d'élaboration (5) de façon à délivrer le courant secondaire Ise,. 18. Dispositif selon l'une des revendications 6 à 17, réalisé de façon intégrée 20