FR 3046494 A1 20170707 FR 1662341 A 20161212 B15537FR - DD17552JB - 16-GR4-0510 1 PIXEL DE DETECTION DE TEMPS DE VOL Domaine La présente demande concerne un capteur de distance fonctionnant sur le principe de la mesure de temps de vol, ou capteur TOF ("Time Of Flight" - temps de vol). Exposé de l'art antérieur Dans un capteur TOF, une source lumineuse émet de la lumière en direction d'une scène. Un pixel de détection de temps de vol, ou pixel TOF, du capteur reçoit la lumière renvoyée par un point de la scène conjugué avec ce pixel. La mesure du temps de vol, c'est-à-dire du temps mis par la lumière pour effectuer le trajet de la source lumineuse vers le point de la scène auquel est conjugué le pixel, et de ce point jusqu'au pixel, permet de calculer la distance séparant le pixel de ce point. Dans le cas où l'on cherche à obtenir une image en relief d'une scène, le capteur TOF comprend une matrice de pixels TOF pour mesurer la distance séparant chaque pixel du point de la scène auquel ce pixel est conjugué. Cela permet d'obtenir une cartographie des distances séparant le capteur des différents points de la scène auxquels les pixels sont conjugués, et une image en relief de la scène peut alors être reconstruite à partir de cette cartographie des distances. Toutefois, les pixels TOF existants ont de relativement grandes dimensions. Par exemple, un 3046494 B15537FR - DD17552JB - 16-GR4-0510 2 pixel TOF comprenant une photodiode de type SPAD ("Single Photon Avalanche Diode" - Diode à avalanche à photon unique) peut avoir une surface de l'ordre de 30 pm*30 pm. Résumé 5 Il serait donc souhaitable de disposer d'un pixel TOF palliant au moins certains des inconvénients des pixels TOF existants. Par exemple, il serait souhaitable de disposer d'un pixel TOF ayant une surface inférieure à 10 gm*10 pin, par exemple inférieure à 5 gm*5 gm. 10 Ainsi, un mode de réalisation prévoit un pixel de détection de temps de vol comprenant un substrat semiconducteur comportant : une zone photosensible comportant une première couche dopée d'un premier type de conductivité et une zone de collection de charges plus fortement dopée du premier type que la première 15 couche et s'étendant à travers tout ou partie de la première couche ; au moins deux zones de stockage de charges comprenant chacune un caisson plus fortement dopé du premier type que la zone de collection de charges et séparé de ladite zone de collection de charges au moins par une première portion de la première couche, 20 la première portion étant revêtue d'une première grille, chaque zone de stockage de charges étant délimitée latéralement par deux électrodes conductrices isolées, parallèles et en vis-à-vis l'une de l'autre ; et une deuxième couche dopée du deuxième type de conductivité revêtant la zone de collection et les zones de stockage de charges. Selon un mode de réalisation, chaque première portion de la première couche comprend une première zone intermédiaire adjacente à la zone de stockage correspondante, la première zone intermédiaire étant dopée du premier type, plus fortement que ladite première portion et moins fortement que le caisson de ladite zone de stockage. Selon un mode de réalisation, chaque zone de stockage de charges comprend une deuxième zone intermédiaire, intercalée entre le caisson de la zone de stockage et la zone photosensible, 35 la deuxième zone intermédiaire étant dopée du premier type, plus 3046494 B15537FR - DD17552JB - 16-GR4-0510 3 fortement que la première portion et moins fortement que le caisson. Selon un mode de réalisation, la zone photosensible a la forme d'un carré en vue de dessus, et chaque zone de stockage 5 s'étend le long d'un bord de la zone photosensible. Selon un mode de réalisation, la zone photosensible a sensiblement la forme d'un carré en vue de dessus, et chaque zone de stockage s'étend à partir d'un bord de la zone photosensible, orthogonalement à ce bord. 10 Selon un mode de réalisation, la première couche repose sur une portion du substrat dopée du deuxième type et dont le niveau de dopage diminue en se rapprochant de la première couche. Selon un mode de réalisation, le pixel comprend en outre une zone de remise à zéro plus fortement dopée du premier type 15 que la zone de collection de charges, et séparée de la zone de collection de charges par une deuxième portion de la première couche revêtue d'une deuxième grille disposée sur la zone photosensible. Selon un mode de réalisation, les premières grilles sont 20 disposées sur la zone photosensible, et la zone de collection de charges comprend une portion centrale disposée sensiblement au centre de la zone photosensible, et des bras s'étendant à partir de cette portion centrale, entre les grilles disposées sur la zone photosensible. 25 Selon un mode de réalisation, le pixel comprend en outre, pour chaque zone de stockage de charges, une zone de lecture plus fortement dopée du premier type que le caisson, séparée du caisson par une troisième portion de la première couche revêtue d'une troisième grille, la troisième portion étant disposée au- 30 delà de la zone photosensible. Selon un mode de réalisation, le pixel est destiné à recevoir un signal lumineux périodique, dans lequel les grilles disposées sur la zone photosensible sont en des matériaux transparents aux longueurs d'onde du signal périodique reçu. 3046494 B15537FR - DD17552JB - 16-GR4-0510 4 Selon un mode de réalisation, un écran opaque à la lumière recouvre le pixel à l'exception de la zone photosensible. Selon un mode de réalisation, chaque première grille est adaptée à recevoir ou non un premier potentiel pour autoriser ou 5 interdire un transfert de charges de la zone photosensible vers la zone de stockage correspondante. Selon un mode de réalisation, le substrat semiconducteur est une couche semiconductrice de type semiconducteur sur isolant. Un autre mode de réalisation prévoit un capteur d'image 10 comprenant une matrice de pixels selon l'une quelconque des revendication 1 à 12, associée à une source d'émission d'un signal lumineux périodique, et des moyens adaptés à synchroniser ladite source et des potentiels de commande appliqués aux grilles de transistors de chaque pixel. 15 Un autre mode de réalisation prévoit un procédé de fabrication d'un pixel de détection de temps de vol comprenant les étapes successives suivantes : former des paires d'électrodes verticales isolées parallèle et en vis à l'une de l'autre, chaque paire d'électrodes délimitant latéralement une zone de stockage 20 s'étendant longitudinalement à partir d'une zone photosensible ; former par implantation, dans la zone photosensible une première couche dopée d'un premier type de conductivité ; sur la zone photosensible, former des premières grilles sur des premières portions de la première couche à partir desquelles s'étendent les 25 zones de stockage ; dans la zone photosensible, entre les premières grilles, former par implantation une zone de collection de charges plus fortement dopée du premier type que la première couche, la zone de collection ayant des bords alignés avec les premières grilles ; dans chaque zone de stockage, former par 30 implantation un caisson plus fortement dopé du premier type que la zone de collection de charges ; et sur les zones de stockage et sur la zone de collection de charges, former par implantation une deuxième couche dopée du deuxième type. 3046494 B15537FR - DD17552JB - 16-GR4-0510 5 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation 5 avec les figures jointes parmi lesquelles : la figure 1 est une vue de dessus représentant schématiquement un exemple d'un capteur TOF ; la figure 2 représente un exemple d'un circuit de pixel TOF ; 10 la figure 3 est un chronogramme illustrant un mode de commande du pixel TOF de la figure 2 ; les figures 4A à 4D représentent schématiquement un mode de réalisation d'un pixel TOF du type de celui de la figure 2 ; les figures aA à 5D illustrent schématiquement 15 l'évolution des potentiels électrostatiques dans diverses régions du pixel des figures 4A à 4D lors d'étapes de transfert de charges ; la figure 6 représente schématiquement une variante de réalisation du pixel des figures 4A à 4D ; et 20 la figure 7 représente schématiquement une autre variante de réalisation du pixel des figures 4A à 4D. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses 25 figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Dans la description qui suit, les termes "haut", "bas", "sous", "sur", "vertical" et "supérieur" se réfèrent aux éléments 30 concernés dans les figures correspondantes. Sauf précision contraire, les expressions "sensiblement", "environ" et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La figure 1 est une vue de dessus schématique d'un exemple de capteur TOF. Le capteur 1 comprend une matrice 3 de 35 pixels TOF, par exemple une matrice de 1000 lignes par 1000 3046494 B15537FR - DD17552JB - 16-GR4-0510 6 colonnes. La matrice 3 est associée à un décodeur de ligne 7 et à un décodeur de colonne 9. Le décodeur de ligne 7 fournit des signaux 11 permettant de sélectionner l'une ou l'autre des lignes de la matrice. Le décodeur de colonne 9 permet de lire les infor- 5 mations des pixels d'une ligne sélectionnée. Le décodeur de ligne 7 et le décodeur de colonne 9 sont commandés par des signaux 13 fournis par des moyens de commande et de traitement 15. Les moyens de commande et de traitement 15 comprennent, par exemple, un processeur associé à une ou plusieurs mémoires. Le capteur 1 est 10 associé à une source lumineuse 17 pour illuminer une scène dont on souhaite obtenir l'image en relief. Cette source lumineuse 17 est par exemple un laser dont la longueur d'onde peut être comprise entre 500 et 1000 nm. La source lumineuse 17 est connectée aux moyens de commande et de traitement 15 pour synchroniser les 15 signaux de commande appliqués aux pixels TOF de la matrice 3 et la source lumineuse 17. Dans la suite de la description, on s'intéresse au cas d'un capteur 1 dans lequel la source lumineuse 17 émet un signal sinusoïdal LE dont la fréquence peut être comprise entre 20 et 20 100 MHz, par exemple 25 MHz. Pour chaque pixel, on détermine le déphasage 9 entre le signal lumineux LE émis et le signal lumineux LR reçu par ce pixel. La distance séparant le pixel de son point conjugué est ensuite déterminée à partir de ce déphasage 9. La figure 2 représente un exemple d'un circuit d'un 25 pixel TOF. Le pixel TOF comprend un élément photosensible PD dont une borne est connectée à un noeud 21 et dont l'autre borne est connectée à un potentiel bas de référence, par exemple la masse. Le noeud 21 est couplé à un noeud de lecture SN par l'intermédiaire 30 de trois ensembles identiques S1, S2 et S3 connectés en parallèle entre les noeuds 21 et SN. Chaque ensemble Si, avec i égale 1, 2 et 3 dans cet exemple, comprend un transistor MOS à canal N de transfert, Tmemi, une zone de stockage de charges memi et un transistor MOS à canal N de lecture, Tsni. La source du transistor Tmemi est connectée au noeud 21, et le drain du transistor Tmemi 3046494 B15537FR - DD17552JB - 16-GR4-0510 7 est connecté à une borne de la zone de stockage memi. Le transistor Tmemi est commandé par un signal Vmemi appliqué sur sa grille. La source du transistor Tsni est connectée à l'autre borne de la zone de stockage memi, et le drain du transistor Tsni est connecté au 5 noeud de lecture SN. Le transistor Tsni est commandé par un signal Vsni appliqué sur sa grille. Des exemples de zones de stockage memi seront donnés ci-après. Le pixel TOF est associé à un dispositif de lecture qui peut être commun à plusieurs pixels, par exemple quatre pixels. 10 Le dispositif de lecture comporte un transistor MOS à canal N de précharge, Tres, un transistor MOS à canal N monté en source suiveuse, Tsuiv, et un transistor MOS à canal N de sélection, Tsel connectés comme représenté. Le noeud de lecture SN est couplé par le transistor Tres à un rail d'alimentation mis à un potentiel 15 haut de référence, par exemple le potentiel d'alimentation Vdd. Le transistor Tres est commandé par un signal Vres appliqué sur sa grille. Le noeud de lecture SN est également couplé à la grille du transistor Tsuiv dont le drain est couplé au rail d'alimentation, et dont la source est couplée à un rail de sortie 20 23 du circuit du pixel par l'intermédiaire du transistor Tsel, le transistor Tsel étant commandé par un signal Vsel appliqué sur sa grille. Dans cet exemple, le pixel TOF comprend, en outre, un transistor MOS à canal N, TrespD, de remise à zéro de l'élément 25 photosensible PD. La source du transistor TrespD est connectée au noeud 21 et le drain du transistor TrespD est connecté au rail d'alimentation Vdd. Le transistor TrespD est commandé par un signal VrespD appliqué sur sa grille. Pour déterminer le déphasage 9 entre le signal lumineux 30 LE émis et le signal lumineux LR reçu par le pixel, le signal LR est échantillonné en transférant, successivement et à intervalles réguliers, des charges photogénérées dans l'élément photosensible vers les zones de stockage mem', puis mem2 et finalement mem3. La durée totale pour réaliser l'ensemble de ces trois transferts 35 successifs est égale à une période des signaux LE et LR. En outre, 3046494 B15537FR - DD17552JB - 16-GR4-0510 8 l'ensemble de ces trois transferts successifs est répété un grand nombre de fois, par exemple au moins 100000 fois. Les charges accumulées dans les zones de stockage sont ensuite lues en transférant, vers le noeud SN, les charges de la zone mem1, puis 5 de la zone mem2 et finalement de la zone mem3. Un mode de fonctionnement du pixel TOF de la figure 2 va maintenant être décrit plus en détail en relation avec la figure 3. La figure 3 est un chronogramme du signal lumineux LE 10 émis par la source lumineuse 17 associée au capteur 1, du signal lumineux LR reçu par le pixel TOF, et des signaux numériques VrespD, Vres, Vinerai, Vsni et Vsel. Par défaut, les signaux VrespD, Vinerai, Vsni, et Vsel sont à un niveau bas et le signal Vres est à un niveau haut. 15 On procède tout d'abord à une remise à zéro de l'élément photosensible PD en mettant le transistor TrespD à l'état passant (signal VrespD à l'état haut) entre des instants t0 et tl. Un cycle d'intégration du pixel commence alors et est synchronisé sur le signal LE. 20 Pendant le cycle d'intégration, on procède aux transferts des charges photogénérées dans la zone photosensible PD vers les zones de stockage memi. Pour cela, les transistors de transfert Tmemi sont mis à l'état passant chacun à leur tour. Plus particulièrement, le transistor Tmemi est mis à l'état passant 25 (Vinerai haut) entre des instants t2 et t3, le transistor Tmem2 est mis à l'état passant (Vmem2 haut) entre des instants t4 et t5, et le transistor Tmem3 est mis à l'état passant (Vmem3 haut) entre des instants t6 et t7. Comme indiqué précédemment, l'ensemble de ces trois transferts est ensuite répété un grand nombre de fois. 30 Pendant toute la durée du cycle d'intégration, le signal Vres est à l'état haut, le transistor Tres est passant, et la tension du noeud de lecture SN est sensiblement égale au potentiel haut de référence. A la fin du cycle d'intégration, à partir d'un instant 35 t10, on procède à la lecture des charges accumulées dans chacune 3046494 B15537FR - DD17552JB - 16-GR4-0510 9 des zones de stockage memi. Pour cela, les transistors de lecture Tsni sont mis à l'état passant chacun à leur tour, et le niveau de tension sur le noeud SN est mesuré et mémorisé après chaque lecture des charges accumulées dans une zone de stockage memi. 5 Plus particulièrement, le transistor Tsel est mis à l'état passant (Vsel haut) à l'instant t10 et le transistor de précharge Tres est mis à l'état bloqué (Vres bas) à un instant t11. Le transistor Tsni est ensuite mis à l'état passant (Vsni haut) entre des instants successifs t12 et t13, suivi par la mise à l'état passant 10 du transistor Tsn2 (Vsn2 haut) entre des instants successifs t14 et t15, puis par la mise à l'état passant du transistor Tsn3 (Vsn3 haut) entre des instants successifs t16 et t17. Des premier, deuxième et troisième niveaux de tension du noeud SN sont mesurés et mémorisés, respectivement entre les instants t13 et t14, entre 15 les instants t15 et t16, et entre l'instant t17 et un instant t18. A l'instant t18, le signal Vsel est remis à l'état bas et le signal Vres est remis à l'état haut. Un nouveau cycle d'intégration peut alors commencer. Dans ce mode de fonctionnement, les premier, deuxième 20 et troisième niveaux de tension mesurés sont représentatifs des charges accumulées, respectivement, dans la zone de stockage mem', dans les zones de stockage mem' et mem2, et dans les zones de stockage mem', mem2 et mem3. Dans une variante de réalisation, on prévoit une remise à zéro du noeud de lecture SN, par l'application 25 d'une impulsion d'un potentiel haut sur le transistor Tres, après chaque lecture des charges accumulées dans une zone de stockage memi. Dans ce cas, les premier, deuxième et troisième niveaux de tension sont représentatifs des charges accumulées dans une seule zone de stockage, respectivement mem', mem2, et mem3. 30 Ces trois niveaux de tension permettent de déterminer le déphasage 9 entre les signaux lumineux LE et LR, et donc d'en déduire la distance séparant le pixel du point de la scène auquel le pixel est conjugué. 3046494 B15537FR - DD17552JB - 16-GR4-0510 10 Bien que l'on ait décrit un mode de réalisation et de commande d'un circuit de pixel TOF dans le cas d'un pixel comprenant trois ensembles identiques Si, le déphasage q entre les signaux LE et LR peut également être déterminé en utilisant un 5 pixel TOF comprenant plus de trois ensembles Si, par exemple quatre ensembles Si. A titre d'exemple, la durée d'un transfert vers une zone de stockage memi, est comprise entre 5 et 30 ns. La durée séparant deux transferts vers une même zone de stockage memi est par exemple 10 de 40 ns quand la fréquence de ces signaux est de 25 MHz. Dans ce cas, la durée d'un cycle d'intégration peut être de 10 ms environ lorsque les transferts de charges vers chacune des zones de stockage memi sont réalisés 250000 fois chacun. La durée d'un transfert de charges depuis une zone de stockage memi vers le 15 noeud de lecture SN est par exemple comprise entre 1 et 10 ps. Dans un pixel, en quelques nanosecondes, peu de charges sont photogénérées dans l'élément photosensible PD, par exemple entre 0 et 10 charges. Ces charges doivent être intégralement transférées vers une zone de stockage memi. En particulier, aucune 20 charge ne doit rester bloquée dans l'élément photosensible PD ou dans le canal du transistor Tmemi correspondant. Un mode de réalisation d'un pixel TOF permettant un transfert complet des charges photogénérées dans la zone photosensible PD vers des zones de stockage memi va maintenant être 25 décrit en relation avec les figures 4A, 4B, 4C et 4D. Les figures 4A à 4D représentent schématiquement un mode de réalisation d'un pixel TOF 40, la figure 4A étant une vue de dessus du pixel et les figures 4B, 4C et 4D étant des vues en coupe respectivement selon les plans BB, CC et DD de la figure 30 4A. Dans ce mode de réalisation, le pixel comprend trois ensembles Si, avec i égale à 1, 2 et 3, et un transistor de remise à zéro TrespD. Chaque ensemble Si comprend un transistor de transfert Tmemi, une zone de stockage memi, et un transistor de lecture Tsni. Chaque ensemble Si est associé à une zone de lecture SNi. 3046494 B15537FR - DD17552JB - 16-GR4-0510 11 Le pixel TOF 40 comprend une zone photosensible PD, par exemple de forme carrée en vue de dessus. Comme cela est illustré par la figure 4C, la zone photosensible PD comporte une couche 41 dopée de type N, de niveau de dopage N1. La couche N1 41 est 5 formée au niveau de la face supérieure d'un substrat semiconducteur 43 dopé de type P dont le niveau de dopage peut diminuer quand on se rapproche de la couche N1 41. Comme cela est illustré par la figure 4C, le pixel TOF comprend également, dans la zone photosensible PD, une zone de 10 collection de charges 45 dopée de type N, de niveau de dopage N2 supérieur à N1. La zone N2 45 est revêtue d'une couche 47 fortement dopée de type P (P+). La zone N2 45 s'étend à travers tout ou partie de l'épaisseur de la couche N1 41. Dans cet exemple, la zone de collection de charges N2 45 pénètre dans le substrat P 43 15 plus profondément que la couche N1 41. Comme cela est illustré par la figure 4C, chaque zone de lecture SNi est fortement dopée de type N (Nt) et est formée dans la couche N1 41, au-delà de la zone photosensible PD. Les zones de lecture SNi correspondent au noeud de lecture SN décrit 20 en relation avec la figure 2 et peuvent être électriquement connectées les unes aux autres. Comme cela est illustré par les figures 4A et 4D, chaque zone de stockage memi s'étend en largeur entre deux électrodes verticales isolées 49, parallèles entre elles et en vis-à-vis 25 l'une de l'autre, et en longueur à partir de la zone photosensible PD vers une zone de lecture SNi correspondante. Les électrodes 49 délimitant chaque zone de stockage memi peuvent comprendre un prolongement 50 délimitant entièrement la zone N+ SNi correspondante, à l'exception du bord du côté de la zone memi. 30 Comme cela est illustrée par la figure 4C, les électrodes verticales isolées 49, 50 s'étendent depuis la face supérieure du pixel 40, traversent la couche N1 41 et pénètrent dans le substrat P 43. Les électrodes verticales isolées 49 comprennent un matériau conducteur 51, par exemple du silicium polycristallin dopé, bordé 35 d'une couche isolante 53, par exemple d'oxyde de silicium. 3046494 B15537FR - DD17552JB - 16-GR4-0510 12 Dans ce mode de réalisation, comme cela est illustré par la figure 4A, chaque zone de stockage memi s'étend en longueur à partir d'une ouverture 54 dans un bord de la zone photosensible PD, de manière orthogonale à ce bord. En outre, chaque zone de 5 stockage memi a un grand côté aligné avec un bord de la zone photosensible PD, de sorte que chaque zone de stockage memi s'étende à partir d'un coin de la zone photosensible PD. De manière avantageuse, les électrodes verticales isolées 49 délimitant les zones de stockages memi peuvent comprendre des prolongements 55 10 qui délimitent la zone photosensible PD. Chaque zone de stockage memi comprend, comme cela est illustré par les figures 4C et 4D, un caisson 57 dopé de type N, de niveau de dopage N5 supérieur à N1, revêtu de la couche P+ 47 et délimité latéralement par des électrodes verticales isolées 49 15 correspondantes. Chaque caisson N5 57 pénètre dans le substrat 43 sur une profondeur supérieure ou égale à celle de la couche N1 41 et inférieure à celle des électrodes isolées 49, 50, 55. Chaque zone de stockage memi est séparée de la zone de collection de charges N2 45 par une portion 41A de la couche N1 41. Chaque 20 portion N1 41A de la zone photosensible PD est entièrement revêtue de la grille 59 du transistor de transfert Tmemi correspondant, la grille 59 étant séparée de cette portion N1 41A par une couche d'isolant de grille 61. Chacune des zones de stockage memi est séparée de la zone SNi correspondante par une portion 41B de la 25 couche N1 41. La portion N1 41B est disposée en dehors de la zone photosensible et est entièrement revêtue de la grille 63 du transistor de lecture Tsni correspondant, la grille 63 étant séparée de cette portion N1 41B par une couche d'isolant de grille 65. 30 Dans ce mode de réalisation, comme l'illustre la figure 4C, chaque zone memi comprend une zone 67 dopée de type N, de niveau de dopage N4 supérieur à N1 et inférieur à N5, revêtue de la couche P+ 47, et adjacente à la zone photosensible PD. Chaque zone N4 67 pénètre dans le substrat P 43, par exemple sur une 35 profondeur supérieure ou égale à celle de la couche N1 41 et 3046494 B15537FR - DD17552JB - 16-GR4-0510 13 inférieure ou égale à celle des caissons N5 57. En outre, chaque portion N1 41A comprend une zone 69 dopée de type N, de niveau de dopage N3 supérieur à N1 et inférieur à N4, N5 et N2, revêtue de la grille 59 du transistor Tmemi correspondant, et adjacente à 5 une zone de stockage memi correspondante. Ces zones N3 69 pénètrent dans le substrat P 43, par exemple sur une profondeur sensiblement égale à celle de la couche N1 41. Ainsi, à partir de la zone de collection de charges N2 45 et jusqu'à une zone de lecture SNi, on a successivement et en contact deux à deux, la 10 zone de collection de charges N2 45, une portion N1 41A, une zone N3 69, une zone N4 67, un caisson N5 57, une portion N1 41B, et la zone de lecture SNi. Le transistor de remise à zéro TrespD comprend une zone de drain 71 fortement dopée de type N (Nt) formée en dehors de la 15 zone photosensible PD, par exemple dans la couche N1 41. La zone N+ 71 s'étend en largeur entre deux électrodes verticales isolées 49, parallèles entre elles et en vis-à-vis l'une de l'autre, et en longueur à partir de la zone photosensible PD. La zone N+ 71 est séparée de la zone de collection de charges N2 45 par une 20 portion 41C de la couche N1 41 comme cela est illustrée par la figure 4B. La portion N1 41C de la zone photosensible PD est revêtue de la grille 73 du transistor TrespD, la grille 73 étant séparée de cette portion N1 41C de la zone photosensible PD par une couche d'isolant de grille 75. 25 Dans ce mode de réalisation, comme cela est illustré par la figure 4A, et de manière similaire aux zones de stockage memi, la zone N+ 71 du transistor TrespD s'étend en longueur à partir d'une ouverture 54 dans un bord de la zone photosensible PD, de manière orthogonale à ce bord, et a un grand côté aligné avec un 30 autre bord de la zone photosensible PD, de sorte que la zone N+ 71 s'étende à partir d'un coin de la zone photosensible PD. De manière avantageuse, les électrodes verticales isolées 49 délimitant la zone N+ 71 peuvent comprendre des prolongements 55 qui délimitent la zone photosensible PD, et un prolongement 50 3046494 B15537FR - DD17552JB - 16-GR4-0510 14 délimitant le petit côté de la zone N+ 71 opposée à la zone photosensible PD. Dans ce mode de réalisation, comme cela se voit en figure 4A, la zone de collection de charges 45 a la forme d'une croix 5 comprenant une portion centrale disposée au centre de la zone photosensible, et des bras s'étendant depuis cette portion centrale, entre les grilles 59, 73 reposant sur la zone photosensible. Les épaisseurs et les matériaux des grilles des transistors Tmemi et TrespD peuvent alors être choisis pour que 10 ces grilles soient transparentes aux rayonnements du signal lumineux LR reçu par le pixel. De cette façon, le signal LR peut atteindre la zone photosensible PD après avoir traversés les grilles des transistors Tmemi et TrespD. Par exemple, des grilles 59 et 73 en silicium polycristallin d'une épaisseur comprise entre 15 150 nm et 600 nm, et des isolants de grille 61, 75 en oxyde de silicium d'une épaisseur comprise entre 3 et 12 nm sont transparents à un signal LR dans le proche infrarouge dont la longueur d'onde est comprise entre 800 et 1000 nm. De plus, ces épaisseurs et ces matériaux peuvent avantageusement ne pas être 20 transparents à des rayonnements lumineux parasites ayant des longueurs d'onde éloignées de celles du signal LR. Cela permet de filtrer au moins une partie des rayonnements parasites. Par exemple, les grilles et les isolants de grille indiqués ci-dessus à titre d'exemple absorbent au moins une partie des rayonnements 25 lumineux parasites dans le spectre visible dont les longueurs d'onde sont comprises entre 400 et 700 nm. Un écran opaque à la lumière (non représenté), par exemple en un métal tel que du tungstène, de l'aluminium ou du cuivre, est prévu au-dessus des zones memi, des zones SNi, et 30 éventuellement des grilles des transistors Tsni de sorte que les rayonnements du signal lumineux LR n'atteignent que la zone photosensible PD du pixel. Cela permet avantageusement d'éviter la photogénération de charges parasites dans les zones de stockage. L'écran opaque disposé sur chaque zone memi peut 35 déborder sur tout ou partie de la grille 59 du transistor Tmemi 3046494 B15537FR - DD17552JB - 16-GR4-0510 15 correspondant. En particulier, l'écran peut déborder sur une partie de la grille 59 du transistor Tmemi recouvrant entièrement la portion N3 69 et sur une partie, adjacente à la portion N3 69, de la portion N1 41A pour éviter que des charges n'y soient 5 photogénérées puis transférées vers la zone de stockage memi adjacente alors qu'elles devraient être transférées vers une autre zone de stockage memi. Pour fabriquer le pixel TOF des figures 4A à 4C, selon un mode de réalisation et en référence à la figure 4C, on part 10 d'un substrat 43 correspondant à une tranche de silicium dopée de type P ou d'un substrat obtenu par épitaxie de silicium dopé in situ de type P, la concentration en atomes dopants peut varier au cours de l' épitaxie pour obtenir un gradient de dopage tel que décrit précédemment. On forme, de manière simultanée, les 15 électrodes verticales isolées 59 et leurs prolongements 50, 55 à partir d'une même tranchée à parois isolées (isolant 53), remplie du matériau conducteur 51. On forme ensuite la couche N1 41 et la zone N3 69 lors d'étapes de masquage et d'implantation d'atomes dopants, par exemple avec des doses d'atomes dopants comprises 20 entre 5*1011 à 5*1013 at.cm-2. Bien que dans le mode de réalisation décrit ici, les zones 41B et 41C aient un niveau de dopage N1, on peut prévoir que ces zones aient un niveau de dopage N3 en adaptant la disposition des masques utilisés lors de la formation de la zone N3 69. Les grilles des transistors Tsni, TrespD et Tmemi sont 25 ensuite formées sur le substrat, puis les zones N4 67, N2 45, N+ SNi et N+ 71, et les caissons N5 57 sont formés lors d'étapes de masquage et d'implantation d'atomes dopants, par exemple avec des doses d'atomes dopants comprises entre 5*1011 à 5*1013 at.cm-2. La couche P+ 47 est finalement formée par implantation. 30 Du fait que les zones N4 67, N2 45, N+ SNi et N+ 71, et les caissons N5 57 sont formés après les grilles des transistors Tmemi, Tsni et TrespD, ces zones et caissons ont avantageusement des bords alignés avec ces grilles. En particulier, la zone N2 45 occupe toute la surface de la zone photosensible PD qui n'est pas 35 revêtue des grilles 59 et 73. Les zones de stockage memi ont 3046494 B15537FR - DD17552JB - 16-GR4-0510 16 chacune un petit côté aligné avec un bord d'une grille 59, ce petit côté correspondant à une portion d'un bord de la zone photosensible PD, plus particulièrement à l'ouverture 54 dans ce bord. La zone N+ 71 du transistor TrespD a un petit côté aligné 5 avec un bord de la grille 73, ce petit côté correspondant à une portion d'un bord de la zone photosensible PD, plus particulièrement à l'ouverture 54 dans ce bord. En outre, du fait que la couche P+ 47 est formée après les grilles des transistors Tsni, Tmemi et TrespD, la couche P+ 10 n'est pas formée sous les grilles de ces transistors, mais uniquement autours de ces grilles, sur l'intégralité de la zone de collection de charges 51 et des zones de stockage memi. Les transferts de charges sous ces grilles 59, 73 se font alors avantageusement en volume. Il en résulte que les charges 15 transférées n'atteignent pas les isolants de grilles 61, 65 ou 75 où elles auraient pu rester piégées, et toutes les charges de la zone photosensible PD sont bien transférées vers les zones memi. Pour supprimer d'éventuels échanges parasites de charges entre deux pixels voisins, le substrat 43 peut correspondre à une 20 couche semiconductrice reposant sur une couche isolante (substrat de type "Semiconductor On Insulator"-semiconducteur sur isolant), et les électrodes 49, 50, 55 peuvent alors être formées à travers toute l'épaisseur de la couche N1 41 et du substrat P 43 pour isoler électriquement les zones photosensibles les unes des 25 autres. En fonctionnement, les électrodes isolées 49 et leurs prolongements 50, 55 sont connectés à un potentiel négatif ou nul de sorte que des trous s'accumulent le long de leurs parois. Cela permet de réduire les courants d'obscurité, et de mettre la couche 30 P+ 47 et le substrat P 43 à un même potentiel bas de référence, par exemple la masse, appliqué au substrat 43 ou à la couche 47. La zone photosensible PD et les zones de stockage memi correspondent alors à des diodes dites "pincées". Les niveaux de dopage de la zone photosensible PD et des zones de stockage memi 35 sont choisis pour que, en l'absence d'éclairement, ces diodes 3046494 B15537FR - DD17552JB - 16-GR4-0510 17 pincées soient complètement déplétées. En outre, comme cela a été décrit en relation avec la figure 2, un potentiel positif tel que le potentiel d'alimentation Vdd est appliqué à la zone de drain 71 du transistor TrespD. 5 Les figures 5A à 5D représentent schématiquement, en fonction des potentiels de commande appliqués aux transistors Tmemi et Tsni, l'évolution dans le plan CC de la figure 4A des niveaux des potentiels électrostatiques dans la zone photosensible PD, sous les grilles des transistors Tmemi et Tsni, et dans les 10 zones de stockage memi. Plus particulièrement, les figures 5A à 5C illustrent une étape de transfert de charges de la zone photosensible PD vers une zone de stockage memi, et la figure 5D illustre une étape de transfert de charges de la zone memi vers la zone de lecture SNi correspondante. Dans ces figures, les 15 potentiels électrostatiques sont croissants du haut vers le bas. A l'étape de la figure aA, les transistors Tmemi et Tsni sont maintenus à l'état bloqué en appliquant des potentiels négatifs ou nuls sur leurs grilles, par exemple le potentiel de masse. Du fait que les niveaux de dopage N1, N3, N4, N5, N+ sont 20 croissants, les potentiels électrostatiques ViA et V1B, V3, V4, V5 et V* respectivement dans les portions 41A et 41B, la zone N3 69, la zone N4 67, le caisson N5 57 et la zone SNi sont croissants. En outre, le niveau de dopage N2 étant supérieur aux niveaux N1 et N3, le potentiel électrostatique V2 dans la zone de collection 25 de charges est supérieur aux potentiels électrostatiques VIA et V3. Lorsque que le pixel reçoit de la lumière, des paires électron/trou sont photogénérées dans la zone photosensible PD. Les trous sont évacués vers le potentiel bas de référence, et les 30 électrons (représentés par des croix dans ces figures) s'accumulent dans la zone photosensible PD. Du fait que le potentiel V2 est supérieur au potentiel ViA, les électrons photogénérés sont drainés vers la zone de collection de charges N2 45 où ils s'accumulent. La zone N2 45 est choisie suffisamment 35 épaisse pour permettre le stockage des électrons dans le volume 3046494 B15537FR - DD17552JB - 16-GR4-0510 18 de cette zone N2 45 avant leur transfert vers une zone de stockage memi. Ce drainage des électrons jusqu'à la zone N2 45 est plus efficace quand le substrat 43 présente un gradient de niveau de dopage tel que décrit précédemment et/ou quand la zone de 5 collection de charges N2 45 pénètre dans le substrat plus profondément que la couche N1 41. A l'étape de la figure 5B, le transistor Tmemi est mis à l'état passant en appliquant un potentiel positif sur sa grille 59 de sorte que le potentiel VIA et le potentiel V3 deviennent 10 supérieurs aux potentiels V2 et V4. La grille recouvrant entièrement la portion N1 41A et la zone N3 69, le potentiel VIA reste inférieur au potentiel V3. Les électrons accumulés dans la zone de collection de charges N2 45 sont donc tous transférés jusqu'à la zone N3 69 où ils sont temporairement stockés du fait 15 qu'ils sont bloqués entre les barrières de potentiel VIA et V4. En outre, du fait que le potentiel V4 est inférieur au potentiel V5, les électrons qui ont déjà été transférés dans la zone de stockage memi restent confinés dans le caisson N5 57 bien que, dans cet exemple, le potentiel V3 soit supérieur au potentiel V5. 20 De manière avantageuse, du fait que la grille du transistor Tmemi recouvre une partie de la zone photosensible PD, elle contribue à attirer les électrons photogénérés présents dans la zone photosensible PD jusqu'à la surface supérieure du pixel, avant leurs transferts jusqu'à la zone N3 69. Il en résulte 25 qu'aucun électron photogénéré ne reste dans la zone photosensible PD. A l'étape de la figure 5C, le transistor Tmemi est remis à l'état bloqué ce qui entraîne que les potentiels VIA et V3 redeviennent inférieurs aux potentiels V4 et V.5. En outre, le 30 potentiel VIA reste supérieur à V3. Il en résulte que les électrons qui se trouvaient dans la zone N3 69 sont tous transférés vers le caisson N5 57 correspondant, à travers la zone N4 67. De manière avantageuse, le potentiel VIA forme une barrière de potentiel empêchant le retour d'électrons depuis la zone N3 69 vers la zone 35 de collection de charges N2 45. 3046494 B15537FR - DD17552JB - 16-GR4-0510 19 La capacité de stockage des électrons dans le caisson N5 57 dépend de la profondeur du puits de potentiel dans ce caisson, et notamment de la différence entre le potentiel V5 et les potentiels V1B et V4 qui forment des barrières de potentiel 5 autour du caisson N5 57. Cette capacité de stockage peut avantageusement être adaptée en modifiant les niveaux de potentiel V1B et V4 par rapport au niveau de potentiel V5. Par exemple, une diminution des niveaux de dopage N1 de la portion 41B et N4 de la portion 69 entraîne une plus grande différence entre le potentiel 10 V5 et les potentiels V1B et V4, et donc une augmentation de la capacité de stockage d'électrons dans le caisson N5 57. Cette capacité de stockage peut aussi être augmentée en augmentant le niveau de dopage N5 du caisson 57, en diminuant le potentiel de polarisation appliqué aux électrodes 49 et/ou en modifiant les 15 dimensions du caisson. En particulier, les électrons étant stockés dans le volume des caissons N5 57, l'épaisseur de ces caissons est choisie suffisamment importante pour pouvoir stocker une quantité donnée d'électrons. En outre, l'épaisseur des caissons est choisie inférieure ou égale à celle des électrodes isolées 20 49, 50 et 55 qui contrôlent le confinement électrostatique des électrons dans ces caissons. A l'étape de la figure 5D, le transistor Tsni est mis à l'état passant en appliquant un potentiel positif sur sa grille 63 de sorte que le potentiel V1B devienne supérieur au potentiel 25 V5 et reste inférieur au potentiel V+. Les électrons sont alors transférés de la zone memi vers la zone de lecture SNi. Le transistor Tsni est ensuite remis à l'état bloqué, et la quantité d'électrons photogénérés transférés dans la zone SNi peut être lue par le circuit de lecture connecté à cette zone SNi. 30 En ce qui concerne le transistor TrespD, lorsque celui- ci est maintenu à l'état bloqué en appliquant un potentiel négatif ou nul sur sa grille 73, par exemple le potentiel de masse, les électrons photogénérés restent dans la zone de collection de charges N2 45 de la zone photosensible PD. En effet, du fait que 35 le niveau de dopage N1 est inférieur au niveau de dopage N2, le 3046494 B15537FR - DD17552JB - 16-GR4-0510 20 potentiel électrostatique V1C dans la portion N1 41C revêtue de la grille 73 du transistor TrespD est inférieur au potentiel V2 dans la zone de collection de charges N2 45. Lorsque le transistor TrespD est mis à l'état passant en appliquant un potentiel positif 5 sur sa grille 73, ce potentiel est choisi de sorte que le niveau de potentiel V1C dans la portion N1 41C devienne supérieur au potentiel V2 et reste inférieur au potentiel appliqué à la zone de drain 71 du transistor TrespD. Il en résulte que les électrons photogénérés présents dans la zone photosensible PD sont tous 10 évacués du pixel vers le potentiel Vdd. Dans une variante de réalisation, le potentiel appliqué sur la grille du transistor TrespD à l'état bloqué peut être choisi supérieur à celui appliqué sur les grilles des transistors Tmemi à l'état bloqué de sorte que, quand ces transistors sont à 15 l'état bloqué, le potentiel V1C soit supérieur au potentiel VIA. De cette façon, un excès d'électrons photogénérés dans la zone photosensible PD sera évacué vers la région N+ 71 plutôt que vers une zone de stockage memi. Le transistor TrespD peut donc avantageusement être utilisé comme transistor anti-éblouissement 20 en plus de servir de transistor de remise à zéro de la zone photosensible PD. On comprend du fonctionnement décrit ci-dessus que la couche N1 41 est principalement une couche de transfert de charges proche de la surface, depuis la zone de collection de charges N2 25 45 vers les zones de stockage memi, et, dans cet exemple, depuis les zones memi vers les zones N+ SNi et 71. L'épaisseur de cette couche N1 41 peut donc être choisie inférieure à celles des caissons N5 57 et de la zone N2 47. De manière similaire, les zones N3 69 ont chacune pour fonction principale de permettre le 30 transfert de charges depuis la zone photosensible jusqu'à la zone mémoire memi correspondante. L'épaisseur de ces zones N3 69 peut alors être choisie sensiblement égale à celle de la couche N1 41. On comprend, en outre, que les zones N4 67 ont pour fonction principale de permettre le transfert de charges depuis les zones 35 N1 41A et N3 69 jusqu'à un caisson N5 57 lorsque le transistor 3046494 B15537FR - DD17552JB - 16-GR4-0510 21 Tmemi correspondant est à l'état passant, et d'empêcher le passage de charges depuis un caisson N5 57 vers les zones N3 69 et N1 41A lorsque le transistor Tmèmi correspondant est à l'état bloqué. L'épaisseur de ces zones N4 67 peut alors être choisie supérieure 5 à l'épaisseur des zones N1 41A et N3 69, et inférieure ou égale à celle des caissons N5 47. A titre d'exemple, le transistor Tmèmi commute à haute fréquence entre l'état passant et l'état bloqué, par exemple à une fréquence de 25 MHz. La figure 6 est une vue de dessus schématique d'une 10 variante de réalisation du pixel TOF des figures 4A à 4C. Le pixel TOF 80 de la figure 6 comprend de mêmes éléments que le pixel TOF 40 des figures 4A à 4C à la différence que le drain N+ 71 du transistor TrespD et les ensembles de deux zones associées memi et SNi ne sont pas disposés de la même façon par 15 rapport à la zone photosensible PD. Dans cette variante de réalisation, le drain N+ 71 et les ensembles memi, SNi s'étendent chacun le long d'un bord d'une portion centrale carrée de la zone photosensible PD, plutôt qu'orthogonalement à ce bord comme cela a été décrit en relation avec les figures 4A à 4C. 20 Pour chaque transistor Tmemi, la grille 59 et la portion de la zone photosensible PD qu'elle revêt se prolongent à travers l'ouverture 54 dans le côté de la zone photosensible PD bordé par la zone memi correspondante, de sorte que la grille 59 ait un bord adjacent à un petit côté de cette zone memi. De manière similaire, 25 la grille 73 du transistor TrespD et la portion de la zone photosensible PD qu'elle revêt se prolongent à travers l'ouverture 54 dans le côté de la photosensible PD bordé par la zone de drain N+ 71 du transistor TrespD, de sorte que la grille 73 ait un bord adjacent à un petit côté de cette zone N+ 71. 30 Ainsi, la vue en coupe selon la ligne brisée BB de la figure 6, passant par la zone N+ 71, la grille 73 et la zone de collection 45, et la vue en coupe selon la ligne brisée CC, passant par une zone Sni, une grille 63, une zone memi, une grille 59 et la zone 45, sont identiques aux vues en coupe, respectivement 3046494 B15537FR - DD17552JB - 16-GR4-0510 22 selon les plans BB et CC de la figure 4A, illustrées par les figure 4B et 4C. Dans cette variante, chaque électrode 49, 50 délimitant, du côté de la zone photosensible PD, un grand côté d'un ensemble 5 memi, Sni ou un grand côté de la zone N+ 71, délimite également partiellement un bord de la zone photosensible. En outre, chaque électrode 49, 50 délimitant, du côté opposé à la zone photosensible PD, l'autre grand côté d'un ensemble memi, SNi ou l'autre grand côté de la zone N+ 71, comprend un prolongement 10 rectiligne 55 jusqu'à un ensemble memi, SNi voisin ou jusqu'à la zone N+ 71. Plus particulièrement, chaque prolongement 55 est aligné avec une extrémité d'un ensemble SNi, memi voisin ou avec une extrémité de la zone N+ 71. Ainsi, le pixel 80 a la forme d'un carré ce qui simplifie la réalisation d'une matrice comprenant 15 plusieurs pixels 80 organisés en lignes et en colonnes. Le fonctionnement du pixel 80, similaire à celui du pixel 40, ne sera pas détaillé. La figure 7 est une vue de dessus schématique d'une autre variante du pixel 40 des figures 4A à 4C. 20 Le pixel 90 de la figure 7 comprend de mêmes éléments que le pixel 80 de la figure 6, disposés les uns par rapport aux autres de la même façon que dans le pixel 80 à la différence que, dans le pixel 90, le drain N+ 71 du transistor TrespD et les ensembles de deux zones associées memi et SNi sont plus longs. 25 Ainsi, la zone N+ 71 et les ensembles memi, SNi, ont chacun une extrémité disposée au-delà du grand côté, opposé à la zone photosensible PD, d'un ensemble memi, SNi voisin ou de la zone N+ 71. Ainsi, comme cela est représenté en figure 7, les grilles Tsni peuvent ne pas être adjacentes aux grilles des transistors TrespD 30 ou Tmemi ce qui facilite la réalisation des grilles des transistors Tsni, TrespD et Tmemi. On a décrit des pixels TOF 40, 80 et 90 dans lesquels les grilles des transistors Tmemi et TrespD sont disposées sur la zone photosensible de ces pixels. Ces grilles contribuent à 35 attirer les charges photogénérées dans la zone photosensible PD 3046494 B15537FR - DD17552JB - 16-GR4-0510 23 vers la surface de ces pixels lors d'un transfert de charges depuis la zone photosensible PD. En pratique, un tel transfert de charges doit être effectué en un temps très court, par exemple inférieur à 30 ns, d'où il résulte que les charges photogénérées 5 dans la zone photosensible PD doivent être attirées jusque sous la grille correspondante d'un transistor Tmemi ou TrespD en un temps encore plus court. Il est donc souhaitable que la zone photosensible ait une petite surface, par exemple inférieure à 5 gm*5 pin, ou encore inférieure à 3 gm*3 gm, pour limiter le 10 trajet des charges dans la zone photosensible PD. De manière avantageuse, du fait que dans un pixel TOF 40, 80 ou 90, la zone photosensible PD peut avoir une petite surface, et du fait que les zones de stockage peuvent avoir de petites dimensions, par exemple environ 0,2 fun de largeur et 15 environ 1 fun de longueur, un tel pixel peut occuper une surface plus petite que celle occupée par un pixel TOF de type SPAD. Par exemple, le pixel TOF 80 de la figure 6 peut occuper une surface de l'ordre de 3 pm*3 gm. Des modes de réalisation particuliers ont été décrits. 20 Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, une première couche fortement dopée de type P (P+) peut recouvrir les zones de stockage memi alors qu'une deuxième couche fortement dopée de type P (P+) ayant un niveau de dopage et/ou une épaisseur différents de la première couche peut 25 recouvrir la zone de collection de charges N2 45. De manière similaire à ce qui a été décrit pour les portions N1 41A, la portion N1 41C du transistor TrespD peut comprendre une zone N3 69 adjacente à la zone N+ 71 pour améliorer le transfert de charges contrôlé par le transistor TrespD. 30 Chaque zone N1 41B peut comprendre une zone adjacente à la zone de lecture N+ SNi correspondante, dopée de type N à un niveau de dopage supérieur à N1 et inférieur à N+, pour éviter que des charges ne repassent de la zone de lecture SNi vers la zone de stockage memi. 3046494 B15537FR - DD17552JB - 16-GR4-0510 24 Les zones N+ SNi et/ou 71 peuvent être formées dans une couche dopée de type N à un niveau de dopage différent de celui de la couche N1, par exemple dans une couche de niveau de dopage N3. Ces zones N+ SNi et/ou 71 peuvent également être formées 5 directement dans le substrat 43. Le substrat 43 peut être dopé de type N, à un niveau de dopage inférieur à N1, et il peut alors présenter un niveau de dopage croissant jusqu'à la couche N1 41. L'ordre et le nombre des étapes du procédé de 10 fabrication décrit précédemment peuvent être modifiés. Par exemple, dans le cas d'un pixel ne comprenant pas les zones 67 et/ou 69, les étapes d'implantations correspondant à la formation de ces zones seront supprimées. En particulier, dans le cas d'un pixel ne comprenant pas la zone N4 67, on prévoit que le caisson 15 N5 57 occupe toute la zone de stockage memi et ait un petit côté aligné avec une grille 59. En outre, bien que l'on ait décrit un procédé de fabrication d'un pixel dans lequel les caissons N5 57 sont formés après les grilles des transistors, ces caissons peuvent être formés avant ces grilles, voire avant la couche N1 20 41. Dans le cas où plusieurs pixels TOF 40, 80 ou 90 sont formés les uns à côté des autres, par exemple dans une matrice de pixels d'un capteur d'image, deux pixels adjacents peuvent partager des éléments tels que des portions d'électrodes 49 et/ou 25 de leurs prolongements 50, 55, des zones de lecture SNi, la zone de drain 71 du transistor TrespD, et/ou des transistors d'un circuit de lecture couplé aux zones de lecture SNi. Le transistor TrespD peut être omis dans les pixels décrits précédemment. En effet, les charges photogénérées dans la 30 zone photosensible PD étant toutes transférées vers les zones de lecture SNi, l'étape de remise à zéro de la photodiode peut être supprimée. Le nombre d'ensembles Si et de zones SNi associées peut être choisi supérieur à 3, éventuellement en prévoyant que la zone 35 photosensible ait la forme d'un polygone, par exemple un polygone 3046494 B15537FR - DD17552JB - 16-GR4-0510 25 régulier, autre qu'un carré. Par exemple, dans un pixel comprenant 6 ensembles Si et ne comprenant pas de transistor de remise à zéro TrespD, la zone photosensible a par exemple une forme sensiblement hexagonale. 5 Plus généralement, on pourra modifier la forme, le nombre et la disposition des divers éléments constitutifs des pixels 40, 80 et 90 décrits précédemment. Par exemple on pourra prévoir que les zones de stockages memi, les grilles des transistors Tmem. la zone photosensible PD, et plus 10 particulièrement la zone de collection de charges 45 de la zone photosensible PD soient disposées les unes par rapport aux autres de la façon décrite dans la demande de brevet FR. n°15/63457 déposée le 30 décembre 2015 dont le contenu est incorporé par référence dans la présente demande. 15 Bien que l'on ait décrit ici des types de conductivité pour les diverses zones, couches et caissons d'un pixel dans le cas où les charges photogénérées accumulées, collectées, transférées, stockées et lues sont des électrons, ces types de conductivité peuvent tous être inversés pour que ces charges 20 soient des trous. L'homme du métier sera alors en mesure d'adapter les potentiels commande appliqués aux divers transistors du pixel. Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et 25 variantes sans faire preuve d'activité inventive. REVENDICATIONS1. Pixel (40, 80, 90) de détection de temps de vol comprenant un substrat semiconducteur (43) comportant : une zone photosensible (PD) comportant une première couche (41) dopée d'un premier type de conductivité (N1) et une zone de collection de charges (45) plus fortement dopée du premier type (N2) que la première couche et s'étendant à travers tout ou partie de la première couche ; au moins deux zones de stockage de charges (=1, mem2, mem3) comprenant chacune un caisson (57) plus fortement dopé du premier type (N5) que la zone de collection de charges et séparé de ladite zone de collection de charges au moins par une première portion (41A, 69) de la première couche, la première portion étant revêtue d'une première grille (59), chaque zone de stockage de charges étant délimitée latéralement par deux électrodes conductrices isolées (49), parallèles et en vis-à-vis l'une de l'autre ; et une deuxième couche (47) dopée du deuxième type de conductivité (P+) revêtant la zone de collection et les zones de stockage de charges. 2. Pixel (40, 80, 90) selon la revendication 1, dans lequel chaque première portion (41A, 69) de la première couche (41) comprend une première zone intermédiaire (69) adjacente à la zone de stockage (mem', mem2, mem3) correspondante, la première zone intermédiaire étant dopée du premier type (N3), plus fortement que ladite première portion et moins fortement que le caisson (57) de ladite zone de stockage. 3. Pixel (40, 80, 90) selon la revendication 1 ou 2, dans lequel chaque zone de stockage de charges (mem', mem2, mem3) comprend une deuxième zone intermédiaire (67), intercalée entre le caisson (57) de la zone de stockage et la zone photosensible (PD), la deuxième zone intermédiaire étant dopée du premier type (N4), plus fortement que la première portion (41A, 69) et moins fortement que le caisson (57). 3046494 B15537FR - DD17552JB - 16-GR4-0510 27 4. Pixel (80, 90) selon l'une quelconque des revendications 1 à 3, dans lequel la zone photosensible (PD) a la forme d'un carré en vue de dessus, et chaque zone de stockage (meml, mem2, mem3) s'étend le long d'un bord de la zone 5 photosensible (PD). 5. Pixel (40) selon l'une quelconque des revendications 1 à 3, dans lequel la zone photosensible (PD) a sensiblement la forme d'un carré en vue de dessus, et chaque zone de stockage (meml, mem2, mem3) s'étend à partir d'un bord de la zone 10 photosensible, orthogonalement à ce bord. 6. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 5, dans lequel la première couche (41) repose sur une portion du substrat (43) dopée du deuxième type et dont le niveau de dopage diminue en se rapprochant de la première 15 couche (41). 7. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 6, comprenant en outre une zone de remise à zéro (71) plus fortement dopée du premier type (Nt) que la zone de collection de charges (45), et séparée de la zone de collection 20 de charges (45) par une deuxième portion (41C) de la première couche revêtue d'une deuxième grille (73) disposée sur la zone photosensible (PD). 8. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 7, dans lequel les premières grilles (59) sont 25 disposées sur la zone photosensible (PD), et la zone de collection de charges (45) comprend une portion centrale disposée sensiblement au centre de la zone photosensible, et des bras s'étendant à partir de cette portion centrale, entre les grilles (59, 73) disposées sur la zone photosensible. 30 9. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 8, comprenant en outre, pour chaque zone de stockage de charges (meml, mem2, mem3), une zone de lecture (SN1, SN2, SN3) plus fortement dopée du premier type (Nt) que le caisson (57), séparée du caisson par une troisième portion (41B) de la première couche (41) revêtue d'une troisième grille (63), la 3046494 B15537FR - DD17552JB - 16-GR4-0510 28 troisième portion étant disposée au-delà de la zone photosensible (PD). 10. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 9, destiné à recevoir un signal lumineux 5 périodique (LR), dans lequel les grilles (59, 73) disposées sur la zone photosensible (PD) sont en des matériaux transparents aux longueurs d'onde du signal périodique reçu. 11. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 10, dans lequel un écran opaque à la lumière 10 recouvre le pixel à l'exception de la zone photosensible (PD). 12. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 11, dans lequel chaque première grille (59) est adaptée à recevoir ou non un premier potentiel pour autoriser ou interdire un transfert de charges de la zone photosensible (PD) 15 vers la zone de stockage (immul, mem2, mem3) correspondante. 13. Pixel (40, 80, 90) selon l'une quelconque des revendications 1 à 12, dans lequel le substrat semiconducteur (43) est une couche semiconductrice de type semiconducteur sur isolant. 14. Capteur d'image (1) comprenant une matrice de pixels 20 selon l'une quelconque des revendication 1 à 12, associée à une source d'émission d'un signal lumineux périodique (LE), et des moyens (15) adaptés à synchroniser ladite source et des potentiels de commande appliqués aux grilles (59, 63, 73) de transistors (Tmemi, Tsni, TrespD) de chaque pixel (40, 80, 90). 25 15. Procédé de fabrication d'un pixel de détection de temps de vol (40, 80, 90) comprenant les étapes successives suivantes : former des paires d'électrodes verticales isolées (49) parallèle et en vis à l'une de l'autre, chaque paire d'électrodes 30 délimitant latéralement une zone de stockage (meml, mem2, mem3) s'étendant longitudinalement à partir d'une zone photosensible ; former par implantation, dans la zone photosensible (PD) une première couche (41) dopée d'un premier type de conductivité (N1) ; 3046494 B15537FR - DD17552JB - 16-GR4-0510 29 sur la zone photosensible (PD), former des premières grilles (59) sur des premières portions (41A, 69) de la première couche (41) à partir desquelles s'étendent les zones de stockage (mem', mem2, mem3) ; 5 dans la zone photosensible (PD), entre les premières grilles, former par implantation une zone de collection de charges (45) plus fortement dopée du premier type (N2) que la première couche (41), la zone de collection ayant des bords alignés avec les premières grilles (59) ; 10 dans chaque zone de stockage (mem', mem2, mem3), former par implantation un caisson (57) plus fortement dopé du premier type (N5) que la zone de collection de charges (45) ; et sur les zones de stockage (mem', mem2, mem3) et sur la zone de collection de charges (45), former par implantation une 15 deuxième couche (47) dopée du deuxième type (P+).