FR 3042913 A1 20170428 FR 1560077 A 20151022 1 DIODE MICRO-ELECTRONIQUE A SURFACE ACTIVE OPTIMISEE DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne le domaine des diodes photo-émettrices telles que des diodes électroluminescentes (appelées DELs ou LEDs, ou encore micro-LEDs) ainsi que celui des diodes photo-réceptrices telles que des photodiodes. L'invention s'applique notamment au domaine des dispositifs d'éclairage par LEDs, des dispositifs électroniques émissifs lumineux comprenant des matrices de LEDs tels que des écrans, des projecteurs ou des murs d'images, ainsi qu'au domaine des dispositifs électroniques ou microélectroniques photorécepteurs comportant des matrices de photodiodes, tels que des capteurs d'images. La réalisation de diodes, par exemple lors de la réalisation d'une matrice de photodiodes ou de LEDs formant une matrice de pixels, se base généralement sur des procédés microélectroniques standards utilisés communément en technologie dite planaire et au cours desquels chaque élément des diodes est réalisé par une première étape de dépôt, puis une étape de lithographie suivie d'une étape de gravure. Avec ce type de procédé, la réalisation de chaque motif d'un matériau des diodes nécessite la mise en oeuvre d'au moins trois étapes distinctes. De plus, chaque motif réalisé doit être aligné avec ceux déjà présents. Enfin, la définition de chaque motif doit prendre en compte les performances des équipements concernés tant en termes de dimensions atteignables que de performances d'alignement par rapport au motif précédent. De plus, pour obtenir des performances suffisantes avec les technologies standards de la micro-électronique, il est nécessaire de réaliser une planarisation des éléments réalisés afin de maîtriser les étapes de lithographie mises en oeuvre sur ces éléments car la résolution atteignable avec une telle étape de lithographie est directement liée à la topographie sur laquelle la 3042913 2 lithographie est mise en oeuvre, les objectifs optiques à très grandes ouvertures utilisés dans les dispositifs d'insolation lithographiques ayant des profondeurs de champ qui s'amenuisent avec l'augmentation de la résolution. Dans une matrice de diodes standards, des étapes de dépôt, 5 lithographie et gravure sont successivement mises en oeuvre pour réaliser les contacts électriques (anodes et cathodes) des diodes ainsi que les couches d'isolation électrique entre ces contacts électriques. Or, il est indispensable de maîtriser l'isolation électrique entre la cathode et l'anode de chacune des diodes. La réalisation de l'isolation électrique entre les électrodes des diodes via la 10 réalisation de couches d'isolation déposées conformément aux motifs de la structure engendre une perte importante de surface active disponible (correspondant à la surface occupée par les éléments de diodes réalisant la conversion photoélectrique ou l'émission lumineuse, à savoir la jonction p-n de la diode) par rapport à la surface totale disponible sur laquelle la matrice de diodes 15 est réalisée, étant donné la surface occupée par ces couches d'isolation électrique. Dans le document FR 2 992 465 A, un dispositif à LEDs est réalisé à partir d'un empilement de couches semi-conductrices pré-structurées sous formes d'îlots indépendants, chaque îlot servant à la réalisation d'une LED 20 du dispositif. La surface occupée par chacune des LED est donc prédéfinie et les étapes de dépôt, de lithographie et de gravure mises en oeuvre ne permettent pas de minimiser la perte de surface active engendrée par l'utilisation d'îlots dont les dimensions, dans le plan du substrat, ne correspondent pas à celles des jonctions p-n à réaliser. La réalisation de l'anode de chaque LED comporte la 25 gravure d'une ouverture d'une couche diélectrique déposée au préalable sur le semi-conducteur de type p. Pour assurer une bonne définition géométrique de cette électrode, il est nécessaire de réaliser cette ouverture par une gravure sèche assistée par plasma. Or, l'InGaN utilisé pour la réalisation de ce dispositif est un semi-conducteur à grand gap qui est altérer par ce type de gravure, ce qui 3042913 3 conduit à une mauvaise interface électrique et donc à une dégradation irréversible des propriétés électriques des LEDs. En outre, dans ce type de LED, le contact électrique entre la cathode et le semi-conducteur de type n est obtenu principalement par la surface de contact horizontale obtenue en gravant l'îlot de 5 semi-conducteur, ce qui représente une perte supplémentaire de surface active. En outre, de nombreuses étapes de lithographie doivent être mises en oeuvre pour achever le dispositif. Enfin, les portions de semi-conducteur de type n formant les surfaces de contact électrique horizontales sur lesquelles sont disposées les cathodes engendrent des pertes lumineuses sur les côtés des LEDs 10 car une partie de la lumière est guidée horizontalement par ces portions de semi- conducteur et se perd dans l'environnement autour de la LED. Les LEDs de ce dispositif sont mal isolées optiquement les unes des autres, ce qui nuit à la résolution de l'image obtenue avec ce dispositif. EXPOSÉ DE L'INVENTION 15 Un but de la présente invention est de proposer une diode dont la structure permet de minimiser les pertes de surface active ainsi que les pertes optiques latérales, toute en réduisant le nombre d'étapes à mettre en oeuvre pour sa réalisation afin de réduire son coût de réalisation. Pour cela, l'invention propose une diode comportant au moins : 20 un substrat ; une première et une deuxième portions de semi-conducteur dopées formant une jonction p-n, la première portion de semi-conducteur étant disposée entre le substrat et la deuxième portion de semi-conducteur ; - des portions diélectriques recouvrant des flancs latéraux de la 25 deuxième portion de semi-conducteur et d'une première partie de la première portion de semi-conducteur ; - une première électrode reposant sur le substrat et disposée contre les portions diélectriques et des flancs latéraux d'une deuxième partie de 3042913 4 la première portion de semi-conducteur qui est disposée entre la première partie de la première portion de semi-conducteur et le substrat, la première électrode étant reliée électriquement à la première portion de semi-conducteur uniquement par un contact avec les flancs latéraux de la deuxième partie de la 5 première portion de semi-conducteur ; - une deuxième électrode reliée électriquement à la deuxième portion de semi-conducteur telle que la deuxième portion de semi-conducteur soit disposée entre la deuxième électrode et la première portion de semiconducteur. 10 Dans cette diode, la première électrode est reliée électriquement à la première portion de semi-conducteur uniquement au niveau des flancs latéraux de la deuxième partie de cette portion. Ainsi, contrairement aux diodes de l'art antérieur dans lesquelles une surface horizontale de contact, c'est-à-dire une surface de contact sensiblement parallèle au plan principal du 15 substrat, est réalisée en gravant le semi-conducteur, le fait de n'utiliser que les flancs latéraux pour réaliser ce contact électrique permet d'optimiser au mieux la surface occupée par la diode et maximiser sa surface active. De plus, cette absence de surface de contact horizontale avec la première portion de semiconducteur permet d'éviter les pertes optiques engendrées par une structure 20 comportant de telles surfaces de contact (du fait que les différences de dimensions, dans le plan parallèle au substrat, entre les différentes parties de la première portion de semi-conducteur sont minimes), ce qui améliore l'isolation optique de la diode ainsi que son rendement d'émission ou de conversion de la lumière. 25 Cette diode fait appel à des portions diélectriques, ou portions d'isolation électrique, recouvrant les flancs latéraux d'une partie des éléments formant la jonction p-n de la diode et permettant d'isoler électriquement et de passiver ces flancs latéraux, notamment vis-à-vis de la première électrode, et également d'isoler électriquement les portions de semi-conducteur dopées de la 3042913 5 jonction p-n l'une vis-à-vis de l'autre lorsque celles-ci ne sont pas en contact direct l'une contre l'autre (notamment lorsqu'une ou plusieurs couches émissives sont présentes entre les première et deuxième portions de semi-conducteur, ou bien qu'une portion de semi-conducteur intrinsèque est disposée entre elles). Ces 5 portions diélectriques permettent également d'assurer l'isolation électrique entre la première et la deuxième électrodes en occupant un minimum de place dans la diode. Cette localisation des portions diélectriques sur les flancs latéraux de la jonction p-n de la diode ainsi que la réalisation du contact électrique entre la première portion de semi-conducteur et la première électrode uniquement par 10 les flancs latéraux d'une partie de la première portion de semi-conducteur permet d'améliorer le rapport entre la surface active de la diode (surface occupée par la jonction p-n) occupée sur le substrat et la surface totale du substrat sur laquelle la diode est réalisée, et donc d'augmenter l'intégration de la diode sur le substrat étant donné le faible encombrement des portions diélectriques et de la 15 première électrode qui ont chacun une structure verticale (parallèle aux flancs latéraux de la jonction p-n de la diode qui sont recouverts par ces portions diélectriques et par la première électrode). Cette forte intégration permet par exemple la réalisation de dispositif électronique d'affichage dont les pixels ont pour dimension latérale de l'ordre de 7 iim et sont espacés d'une distance 20 d'environ 3µm. De plus, cette forte intégration des portions diélectriques a également pour avantage de minimiser les densités de courant obtenues dans les électrodes de la diode, et donc de réduire l'échauffement par effet Joule engendré dans la diode via une baisse globale de la résistance thermique de la 25 diode. La structure de cette diode permet de réduire son coût de fabrication ainsi que sa consommation d'énergie. Dans le domaine de l'éclairage, une telle diode permet d'améliorer l'injection électrique en son sein et donc d'augmenter son rendement énergétique. Dans le domaine des dispositifs 3042913 6 imageurs, une telle diode permet de réaliser des dispositifs à haute résolution par la réduction de la taille des pixels qui devient limitée uniquement par les moyens de mise en forme utilisés. La jonction p-n formée par les première et deuxième portions 5 de semi-conducteur et les portions diélectriques recouvrant les flancs latéraux de la deuxième portion de semi-conducteur et de la première partie de la première portion de semi-conducteur peuvent former une structure mesa. L'expression « structure mesa » désigne le fait que la diode est réalisée sous la forme d'un empilement de la première et de la deuxième portions de semi-conducteur 10 dopées, une zone de jonction étant présente entre ces deux portions de semi- conducteur dopées, et que cet empilement est ici gravé sur toute sa hauteur sous forme d'un îlot appelé mesa. En outre, cet îlot comporte, au niveau des flancs latéraux de la deuxième partie de la première portion de semi-conducteur dopée, une zone de contact électrique de la première portion de semi-conducteur dopée 15 à laquelle est reliée la première électrode. En outre, du fait que le contact électrique entre la première électrode et la première portion de semi-conducteur est réalisé sur les flancs latéraux de la deuxième partie de la première portion de semi-conducteur, la résistance de contact, qui est inversement proportionnelle à la surface de 20 contact, est totalement indépendante de la largeur des espaces séparant les diodes et dans lesquelles les premières électrodes sont disposées. La première portion de semi-conducteur peut être dopée n et la deuxième portion de semi-conducteur peut être dopée p, la première électrode pouvant former une cathode de la diode et la deuxième électrode pouvant 25 former une anode de la diode. La diode peut comporter en outre un masque diélectrique tel qu'une première partie de la deuxième électrode soit disposée entre le masque diélectrique et la deuxième portion de semi-conducteur, qu'au moins une deuxième partie de la deuxième électrode puisse être disposée dans au moins 3042913 7 une ouverture traversant le masque diélectrique, et que les portions diélectriques puissent recouvrir des flancs latéraux du masque diélectrique. Dans ce cas, des faces supérieures du masque diélectrique, des portions diélectriques et des première et deuxième électrodes peuvent former 5 ensemble une surface continue sensiblement plane de la diode. Cette surface continue sensiblement plane permet d'hybrider facilement, par exemple sans faire appel à des inserts tels que des microbilles de connexion, la diode à un autre élément tel qu'un substrat permettant de réaliser différentes configurations de connexion de la diode et pouvant comporter également une face plane au niveau 10 de laquelle se trouvent des matériaux analogues à ceux de la diode, par exemple par collage direct métal contre métal (pour les électrodes) et diélectrique contre diélectrique (pour les portions diélectriques et le masque diélectrique). Cette surface continue sensiblement plane est également bien adaptée pour la réalisation d'une structure d'interconnexions directement sur les électrodes, 15 évitant ainsi bon nombre de difficultés liées à la topologie résiduelle des structures des diodes de l'art antérieur. Les faces supérieures du masque diélectrique, des première et deuxième électrodes et des portions diélectriques forment une surface continue sensiblement plane, c'est-à-dire sont disposées sensiblement dans un même 2 0 plan. L'expression « sensiblement plane » est ici utilisée pour désigner le fait que la surface formée par les faces supérieures du masque diélectrique, des électrodes et des portions diélectriques peut présenter des variations de hauteur, ou d'épaisseur, comprises entre environ 0 et 150 nm. Ces légères variations de hauteur ou d'épaisseur peuvent avoir pour origine la mise en oeuvre d'une 25 planarisation mécano-chimique (CMP) mise en oeuvre en présence des matériaux des électrodes, du masque diélectrique et des portions diélectriques, les vitesses de gravure de ces différents matériaux étant différentes les unes des autres. Ces légères variations de hauteur ou d'épaisseur, entre les faces supérieures des portions diélectriques, du masque diélectrique et celles des électrodes, peuvent 3042913 8 avoir pour avantage de garantir une excellente isolation entre les électrodes de la diode et/ou vis-à-vis d'électrodes de diodes adjacentes lorsque des creux sont formés au niveau des faces supérieures des électrodes. Des flancs latéraux extérieurs des portions diélectriques 5 peuvent être alignés avec les flancs latéraux de la deuxième partie de la première portion de semi-conducteur. Cette configuration facilite la réalisation de la première électrode et optimise en outre l'encombrement de la structure formée par les portions de semi-conducteur et les portions diélectriques. La première portion de semi-conducteur peut comporter un 10 empilement d'au moins deux semi-conducteurs dopés selon des niveaux de conductivité différents. Par exemple, lorsque la première portion de semiconducteur est dopée n, elle peut comporter un empilement d'un premier semiconducteur dopé n+ disposé sur le substrat et d'un deuxième semi-conducteur dopé n- disposé sur le premier semi-conducteur. 15 L'épaisseur de la première portion de semi-conducteur est avantageusement comprise entre environ 2 iim et 4 iim. Une telle épaisseur peut être obtenue du fait que la première portion de semi-conducteur est disposée directement sur le substrat, sans la présence d'une couche diélectrique entre la première portion de semi-conducteur et le substrat. Cette épaisseur permet 20 d'avoir un très bon contact électrique entre la première portion de semi- conducteur et la première électrode uniquement par les flancs latéraux de la première portion de semi-conducteur, sans avoir à réaliser une surface de contact horizontale (parallèle au plan principal du substrat) pour former la liaison électrique entre la première électrode et la première portion de semi- 25 conducteur. Une telle épaisseur de la première portion de semi-conducteur permet également la mise en oeuvre d'un retrait par laser (« laser lift-off ») du substrat, bien qu'aucune couche diélectrique soit interposée entre le substrat et la première portion de semi-conducteur, un tel retrait pouvant être mis en oeuvre 3042913 9 après une hybridation des électrodes de la diode sur un substrat d'interconnexions. La diode peut être une photodiode ou une LED. Dans ce cas, la photodiode peut comporter au moins une 5 portion de semi-conducteur intrinsèque disposée entre les première et deuxième portions de semi-conducteur et telle que des flancs latéraux de la portion de semi-conducteur intrinsèque soient recouverts par les portions diélectriques, ou la LED peut comporter au moins une zone active émissive à au moins un puits quantique disposée entre les première et deuxième portions de semi-conducteur 10 et telle que des flancs latéraux de la zone active émissive soient recouverts par les portions diélectriques. L'invention porte également sur un dispositif électronique comportant plusieurs diodes telles que décrites précédemment, dans lequel chacune des premières électrodes est en outre reliée électriquement à la 15 première portion de semi-conducteur d'au moins une diode voisine uniquement par un contact avec les flancs latéraux de la deuxième partie de la première portion de semi-conducteur de ladite au moins une diode voisine. L'intégration des diodes est ainsi maximisée au sein du dispositif électronique du fait que les premières électrodes peuvent remplir des espaces entre deux diodes voisines. 20 Les premières électrodes des diodes du dispositif peuvent former une cathode commune à ces diodes. Les diodes peuvent faire partie d'une matrice de diodes de structures similaires formant une matrice de pixels du dispositif électronique. L'invention concerne également un procédé de réalisation d'une 25 diode, comportant au moins les étapes de : - réalisation, sur un substrat, d'un empilement de couches comprenant au moins des première et deuxième couches de semi-conducteur dopées selon des types de conductivité opposés, telles que la première couche de semi-conducteur soit disposée entre la deuxième couche de semi-conducteur et 3042913 10 le substrat, et comprenant au moins une couche électriquement conductrice disposée sur la deuxième couche de semi-conducteur ; - première gravure de l'empilement de couches à travers la couche électriquement conductrice, la deuxième couche de semi-conducteur et 5 une partie de l'épaisseur de la première couche de semi-conducteur, formant une première partie de la deuxième électrode, une deuxième portion de semiconducteur et une première partie d'une première portion de semi-conducteur ; - réalisation de portions diélectriques recouvrant des flancs latéraux de la première partie de la deuxième électrode, de la deuxième portion 10 de semi-conducteur et de la première partie de la première portion de semi- conducteur ; - deuxième gravure de l'empilement de couches à travers une épaisseur restante de la première couche de semi-conducteur jusqu'à atteindre le substrat, formant une deuxième partie de la première portion de semi- 15 conducteur disposée entre la première partie de la première portion de semi- conducteur et le substrat, les première et deuxième portions de semi-conducteur formant une jonction p-n ; - réalisation d'une première électrode reposant sur le substrat et disposée contre les portions diélectriques et des flancs latéraux de la deuxième 20 partie de la première portion de semi-conducteur, la première électrode étant reliée électriquement à la première portion de semi-conducteur uniquement par un contact avec les flancs latéraux de la deuxième partie de la première portion de semi-conducteur, et réalisation d'une deuxième partie de la deuxième électrode sur la première partie de la deuxième électrode. 25 Les portions diélectriques étant déposées sur les flancs latéraux de la structure gravée dans l'empilement de couches, ces portions diélectriques peuvent être réalisées par un procédé auto-aligné permettant d'isoler les électrodes de la diode sans faire appel à un masque spécialement adapté à la réalisation de ces portions diélectriques, par exemple via un dépôt conforme du 3042913 11 matériau des portions diélectriques puis un gravure des portions de ce matériau qui ne recouvrent pas les flancs latéraux des structures. La première gravure de l'empilement de couches peut être mise en oeuvre à travers un masque diélectrique disposé sur l'empilement de couches, 5 et les portions diélectriques peuvent recouvrir des flancs latéraux du masque diélectrique. La deuxième gravure de l'empilement peut être réalisée telle que des flancs latéraux extérieurs des portions diélectriques soient alignés avec les flancs latéraux de la deuxième partie de la première portion de semi- 1 0 conducteur. La réalisation de la première électrode et de la deuxième partie de la deuxième électrode peut comporter la mise en oeuvre des étapes suivantes : - réalisation d'une ouverture à travers le masque diélectrique 15 et débouchant sur la première partie de la deuxième électrode ; - dépôt d'au moins un matériau électriquement conducteur dans l'ouverture et dans un espace formé à travers l'empilement de couches par la mise en oeuvre des première et deuxième gravures ; - planarisation du matériau électriquement conducteur avec 20 arrêt sur le masque diélectrique. La réalisation des électrodes correspond dans ce cas à la mise en oeuvre d'un procédé de type « damascène » dans lequel un ou plusieurs matériaux électriquement conducteurs sont formés par au moins un dépôt pleine plaque, c'est-à-dire un dépôt du matériau électriquement conducteur sur 25 l'ensemble de la structure réalisée, les électrodes étant obtenues ensuite via une planarisation de ce matériau électriquement conducteur. La réalisation de la première électrode ne nécessite donc pas une étape d'alignement spécifique ou de masquage particulier. L'emplacement de la première électrode peut 3042913 12 correspondre à un espace formé entre les portions diélectriques recouvrant les flancs latéraux de deux diodes voisines. L'invention porte également sur un procédé de réalisation d'un dispositif électronique, comportant la mise en oeuvre d'un procédé tel que décrit 5 ci-dessus, dans lequel les étapes mises en oeuvre forment plusieurs diodes telles que chacune des premières électrodes est reliée électriquement à la première portion de semi-conducteur d'au moins une diode voisine uniquement par un contact avec les flancs latéraux de la deuxième partie de la première portion de semi-conducteur de ladite au moins une diode voisine. 10 BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - les figures 1A à 1H représentent les étapes d'un procédé de 15 réalisation d'un dispositif électronique, objet de la présente invention, comportant plusieurs diodes, également objets de la présente invention, selon un mode de réalisation particulier. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de 20 façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. Les différentes possibilités (variantes et modes de réalisation) 25 doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles. 3042913 13 EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Les figures 1A à 1H représentent les étapes d'un procédé de réalisation d'un dispositif électronique 100 selon un mode de réalisation particulier. Dans le mode de réalisation particulier décrit ici, le dispositif 100 5 comporte plusieurs diodes 102 correspondant à des diodes électroluminescentes et formant une matrice de diodes servant de matrice de pixels du dispositif 100. En variante, les diodes 102 peuvent être réalisées les unes à côté des autres sans former une matrice de diodes, sans espacements réguliers entre elles. Comme représenté sur la figure 1A, le dispositif 100 comporte 10 un substrat 104 comprenant par exemple du saphir, du silicium, un semi- conducteur similaire à celui utilisé pour former la partie active des diodes 102, ou tout autre matériau permettant au substrat 104 de former un substrat de croissance permettant le dépôt de l'empilement semi-conducteur pour former la partie active des diodes 102. Le substrat 104 sert de support pour le dépôt ou la 15 croissance de couches destinées à la réalisation des diodes 102 du dispositif 100. Une première couche 106 de semi-conducteur dopé selon un premier type de conductivité, par exemple de type n, est déposée sur le substrat 104. Dans le mode de réalisation particulier décrit ici, cette couche 106 correspond à un empilement de plusieurs couches de semi-conducteur distinctes, 20 par exemple une couche 108 de semi-conducteur dopé n+ avec une concentration de donneurs par exemple comprise entre environ 5.1017 et 5.1020 donneurs/cm3 sur laquelle est disposée une autre couche 110 de semiconducteur dopé n- avec une concentration de donneurs par exemple comprise entre environ 1017 et 5.1019 donneurs/cm3. Par exemple, la couche 108 peut être 25 une couche de GaN et la couche 110 peut être une couche d'InGaN. L'épaisseur de la couche 108 est par exemple supérieure à environ 100 nm, par exemple égale à environ 3 iim, et celle de la couche 110 est par exemple comprise entre environ 5 nm et 500 nm. L'épaisseur totale de la première couche 106, c'est-à-dire la somme des épaisseurs des couches 108 et 110, est par exemple comprise 3042913 14 entre environ 20 nm et 10 um, et de préférence comprise entre environ 2 um et 4 um. La couche 108 forme ici une couche tampon disposée entre la couche 110 et le substrat 104 et servant notamment à filtrer les défauts de croissance afin que ces défauts ne se retrouvent pas la couche 110 servant à former les jonctions p-n 5 des diodes 102. En variante, les couches 108 et 110 peuvent être dopées avec un même niveau de dopage de type n (contrairement au cas décrit ci-dessus où la couche 108 est dopée n+ et la couche 110 est dopée n-). Selon une autre variante, la couche 106 peut correspondre à une seule couche de semi- 1 0 conducteur dopé n, et avec une concentration de donneurs par exemple comprise entre environ 1017 et 5.1020 donneurs/cm3, comportant par exemple du GaN et dont l'épaisseur est par exemple comprise entre environ 20 nm et 10 um, et avantageusement comprise entre environ 2 um et 4 um. Un empilement 112 comprenant une ou plusieurs couches 15 émissives, par exemple cinq, destinées à former chacune dans les diodes 102 un puits quantique, par exemple à base d'InGaN, et chacune disposée entre deux couches barrières, par exemple à base de GaN, est disposé sur la première couche 106 (sur la couche 110 sur la figure 1A). L'empilement 112 est formé de couches comportant des matériaux semi-conducteurs intrinsèques, c'est-à-dire 20 non intentionnellement dopés (de concentration en donneurs résiduels nn,d par exemple égale à environ 1017 donneurs/cm-3, ou comprise entre environ 1015 et 1018 donneurs/cm3). L'épaisseur de la ou de chacune des couches émissives est par exemple égale à environ 3 nm et plus généralement comprise entre environ 0,5 nm et 10 nm, et l'épaisseur de chacune des couches barrières est par exemple 25 comprise entre environ 1 nm et 25 nm. Les couches de l'empilement 112 sont destinées à former les couches actives émissives des diodes 102. Une deuxième couche 114 de semi-conducteur dopé selon un deuxième type de conductivité, opposé à celui du dopage de la première couche 106 et donc ici de type p, avec une concentration d'accepteurs par exemple 3042913 15 comprise entre environ 1017 et 5.1019 accepteurs/cm3, est disposée sur l'empilement 112. Les couches 106 et 114 (et plus particulièrement les couches 110 et 114 dans l'exemple décrit ici) sont destinées à former les jonctions p-n des diodes 102. Le semi-conducteur de la couche 114 est par exemple du GaN et son 5 épaisseur est par exemple comprise entre environ 20 nm et 10 um. Dans une variante de réalisation, une couche de blocage d'électrons (non visible sur les figures 1A à 1H) peut être disposée entre la deuxième couche 114 et l'empilement de couches 112, cette couche de blocage d'électrons étant par exemple en AIGaN avec 12% d'aluminium et 10 dopée p avec une concentration d'accepteurs par exemple égale à environ 1.1017 accepteurs/cm3. Des matériaux autres que ceux cités ci-dessus peuvent être utilisés pour réaliser les diodes 102. Une couche électriquement conductrice 115 destinée à former 15 une partie de l'électrode qui sera en contact avec le semi-conducteur de la couche 114, est disposée sur la couche 114. Le matériau électriquement conducteur utilisé est par exemple optiquement réflecteur, et correspond par exemple à de l'aluminium. Une couche 116 destinée à former un masque dur diélectrique 20 est réalisée sur la couche 115. Le matériau de cette couche 116 est par exemple du Si02. Comme représenté sur la figure 1B, des motifs sont formés par gravure dans la couche 116, formant le masque diélectrique 118. Les ouvertures formées dans le masque diélectrique 118 correspondent aux motifs à graver dans 25 les couches sur lesquelles le masque diélectrique 118 est disposé afin de définir les structures mena des diodes 102. Une gravure de la couche électriquement conductrice 115 est mise en oeuvre selon le motif du masque diélectrique 118, conservant des portions restantes 119 de la couche 115 destinées à former des parties des anodes des diodes 102. Une gravure de la couche 114 est ensuite 3042913 16 mise en oeuvre selon les motifs définis par le masque diélectrique 118, réalisant des deuxièmes portions 120 de semi-conducteur dopées destinées à faire partie des jonctions p-n des diodes 102. Les couches 114, 115 et 116 sont par exemple gravées par la mise en oeuvre d'une gravure ionique réactive par un système de 5 torche à plasma, ou ICP-RIE pour « Inductively Coupled Plasma - Reactive Ion Etching ». Comme représente sur la figure 1C, la gravure est ensuite prolongée dans l'empilement 112 et une première partie de la première couche 106 (ou une première de l'empilement de couches formant la première couche 10 106) toujours selon les motifs définis par le masque diélectrique 118. Cette gravure est stoppée à un niveau de profondeur situé dans la première couche 106 telle qu'une deuxième partie de la première couche 106 soit conservée au fond de chacune des zones gravées de l'empilement. Sur l'exemple décrit ici, la gravure est stoppée à un niveau se situant dans la couche 110 telle que la couche 15 108 et une partie de l'épaisseur de la couche 110 ne soient pas gravées. L'épaisseur, référencée « b » sur la figure 1C, de la couche 110 qui est gravée, c'est-à-dire l'épaisseur de la première partie de la première couche 106, est par exemple comprise entre environ 100 nm et 5 um. En variante, cette gravure peut être stoppée au niveau de la 20 face supérieur de la couche 108 telle que cette couche 108 ne soit pas gravée mais que toute l'épaisseur de la couche 110 soit gravée. Selon une autre variante, cette gravure peut être stoppée à un niveau se situant dans la couche 108 telle que seule une partie de l'épaisseur de la couche 108 ne soit pas gravée. Le choix de la profondeur de gravure réalisée, et donc de 25 l'épaisseur de chacune des première et deuxième parties de la première couche 106, dépend notamment de l'épaisseur initiale de la première couche 106 (et donc des épaisseurs initiales des couches 108 et 110 dans le mode de réalisation décrit ici) et cela afin que l'épaisseur restante de la première couche 106, c'est-à-dire l'épaisseur de la deuxième partie de la première couche 106 soit suffisante 3042913 17 pour réaliser un bon contact électrique entre cette deuxième partie de la première couche 106 et les cathodes des diodes 102 comme décrit plus loin. Les portions restantes de l'empilement 112 forment des zones actives 122 des diodes 102 et les portions restantes de la première partie de la 5 première couche 106 forment des premières parties 124 de premières portions 126 de semi-conducteur dopées destinées à former, avec les deuxièmes portions 120, les jonctions p-n des diodes 102 (sur la figure 1C, les premières parties 124 sont délimitées symboliquement du reste de la première couche 106 par des traits pointillés). 10 Les gravures réalisées dans les couches 106 (108+110), 112, 114 et 115 correspondent aux emplacements des cathodes des diodes 102 du dispositif 100. Cette gravure de ces couches forme, entre les structures mesa des diodes 102, des espaces 128 qui serviront par la suite à la réalisation des cathodes des diodes 102. Dans le mode de réalisation particulier décrit ici, les 15 cathodes des diodes 102 formeront une cathode commune à plusieurs diodes 102, ou toutes les diodes 102, du dispositif 100. Une dimension, référencée « a » sur la figure 1C, des espaces 128 correspondant à la distance entre deux structures mesa de diodes 102 voisines est par exemple supérieure ou égale à environ 50 nm, la distance 20 minimale entre deux diodes 102 voisines étant définie par la résolution minimale de la lithographie mise en oeuvre. Cette dimension « a » correspond à la somme de la largeur d'une portion de matériau électriquement conducteur qui sera réalisée entre les deux structures mesa des diodes 102 pour former une cathode commune à ces diodes 102 et des épaisseurs de deux portions diélectriques 25 verticales qui seront également disposées entre les deux structures mesa des diodes 102. Ainsi, la dimension « a » est fonction de la largeur de la cathode réalisée entre les diodes 102 qui est choisie notamment en fonction des pertes acceptables liées à l'amenée du courant électrique dans les zones les plus éloignées des prises de contact périphériques. La gravure mise en oeuvre est une 3042913 18 gravure sèche, par exemple via un plasma à base de Cl2 ou une gravure RIE, par exemple ICP-RIE. Les dimensions des côtes d'une des structures mesa peuvent être comprises entre environ 500 nm et 1 mm, ou entre 500 nm et plusieurs 5 millimètres, selon les applications visées. Pour des applications faisant appel à des diodes de forte puissance (par exemple des ampoules LEDs pour former des phares de voiture), les dimensions des diodes 102 seront plus importantes que pour des applications faisant appel à des diodes 102 de plus faible puissance. Une couche diélectrique, correspondant par exemple à un 10 bicouche SiN / Si02, et formant une couche de passivation, est ensuite déposée avec une épaisseur conforme, par exemple comprise entre environ 5 nm et 1 iim et avantageusement égale à environ 200 nm, sur le masque diélectrique 118 et le long des parois des espaces 128, recouvrant donc les parois latérales du masque diélectrique 118, des deuxièmes portions de semi-conducteur 120, des zones 15 actives 122 et des premières parties 124 des premières portions de semi- conducteur 126. La couche diélectrique est également déposée sur les parties non gravées de la première couche 106 formant les parois de fond des espaces 128. Cette couche diélectrique est par exemple formé par un dépôt de type PECVD (dépôt chimique en phase vapeur assisté par plasma) ou ALD (dépôt de 20 couche atomique) selon la nature du ou des matériaux déposés. Une gravure anisotrope, par exemple une gravure sèche telle qu'une gravure RIE, est ensuite mise en oeuvre telle que les parties de la couche diélectrique se trouvant dans les espaces 128 et ne recouvrant pas les parois latérales des structures mena des diodes 102 soient supprimées, révélant ainsi les 25 parties de la première couche 106 se trouvant au fond des espaces 128. Les parties de cette couche diélectrique recouvrant les faces supérieures du masque diélectrique 118 sont également supprimées. Ainsi, seules des portions 130 de la couche diélectrique recouvrant les parois latérales du masque diélectrique 118, des deuxièmes portions de semi-conducteur 120, des zones actives 122 et des 3042913 19 premières parties 124 des premières portions de semi-conducteur 126 sont conservées dans les espaces 128. Comme représenté sur la figure 1D, une deuxième gravure de la couche 106 est ensuite mise en oeuvre jusqu'à ce que les parois de fond des 5 espaces 128 soient formées par le substrat 104, c'est-à-dire à travers toute l'épaisseur de la deuxième partie de la première couche 106, formant ainsi des deuxièmes parties 132 des premières portions de semi-conducteur 126 qui comprennent les portions restantes de la deuxième partie de la première couche 106. Cette gravure permet de révéler des flancs latéraux 134 de ces deuxièmes 10 parties 134 des premières portions 126 qui vont former des zones de contact électrique pour les cathodes des diodes 102. Les portions du masque diélectrique 118, les portions de semiconducteur 120 et 126, les zones actives 122 et les portions diélectriques 130 forment des structures mesa, c'est-à-dire des empilements sous forme d'îlots, 15 disposées sur le substrat 104. Chaque structure mesa de chaque diode 102 a une section, dans un plan parallèle à la face du substrat 104 sur laquelle reposent ces structures, par exemple en forme de disque. Chacune des structures mesa peut donc former un îlot de forme cylindrique. Des structures mesa de forme différente sont envisageables, par exemple en forme de pavé. 20 Des ouvertures 136 sont ensuite réalisées à travers le masque diélectrique 118, formant des emplacements pour la réalisation de deuxièmes parties des anodes des diodes 102 (figure 1E). Ces ouvertures 136 traversent toute l'épaisseur du masque diélectrique 118 afin que les parois de fond des ouvertures 136 soient formées par les portions 119. Cette gravure est par 25 exemple de type ICP-RIE. Un premier matériau électriquement conducteur 138 est ensuite déposé dans les espaces 128, entre les structures mesa des diodes 102, ainsi que sur les faces supérieures du masque diélectrique 118 et dans les ouvertures 136 (figure 1F). Ce premier matériau électriquement conducteur 138 3042913 20 est déposé de manière conforme, c'est-à-dire en formant une couche d'épaisseur sensiblement constante sur le masque diélectrique 118 et le long des parois des espaces 128 et des ouvertures 136. Dans l'exemple de réalisation décrit ici, le premier matériau électriquement conducteur 138 est formé par le dépôt d'une 5 première couche de titane d'épaisseur par exemple comprise entre environ 5 nm et 300 nm, suivi d'un dépôt d'une deuxième couche d'aluminium d'épaisseur par exemple comprise entre environ 50 nm et 1 iim. Le premier matériau électriquement conducteur 138 est en contact électriquement avec les flancs latéraux 134 des deuxièmes parties 134 10 des premières portions 126, et avec les portions 119 au niveau des parois de fond des ouvertures 136. Ces contacts électriques sont destinés à former les liaisons électriques entre les jonctions p-n et les anodes et cathodes des diodes 102. Comme représenté sur la figure 1G, un deuxième matériau électriquement conducteur 140 est déposé en remplissant le volume restant des 15 espaces 128 et des ouvertures 136. Sur la figure 1G, l'épaisseur de ce deuxième matériau électriquement conducteur 140 est telle qu'il recouvre également les parties du premier matériau électriquement conducteur 138 disposées sur le masque diélectrique 118. Le deuxième matériau électriquement conducteur 140 est par exemple du cuivre qui peut être formé par la mise en oeuvre d'un dépôt 20 électrochimique (ECD ou « Electro-Chemical Deposition ») pleine plaque, c'est-à- dire sur l'ensemble de la structure précédemment réalisée. Enfin, les diodes 102 du dispositif 100 sont achevées en mettant en oeuvre une planarisation mécano-chimique (CMP) afin de supprimer les portions des premier et deuxième matériaux électriquement conducteurs 138 et 25 140 qui dépassent des espaces 128 et des ouvertures 134 et qui sont disposées sur le masque diélectrique 118. Cette planarisation permet d'isoler électriquement les portions de matériau conducteur disposées dans les espaces 128 vis-à-vis de celles disposées dans les ouvertures 136 (figure 1H). Les portions des matériaux électriquement conducteurs 138 et 140 disposées dans les espaces 3042913 21 128 forment des cathodes 142 s'étendant sur toute la hauteur des structures mena des diodes 102 et sont reliées électriquement aux premières portions de semi-conducteur 126 uniquement au niveau des flancs latéraux 134. Les portions des matériaux électriquement conducteurs 138 et 140 disposées dans les 5 ouvertures 136 forment des deuxièmes parties des anodes 144 reliées électriquement aux portions 119 correspondant aux premières parties des anodes 144, les anodes 144 étant reliées aux deuxièmes portions de semiconducteur 120 au niveau des faces supérieures de ces portions 120. On obtient une face supérieure 146 du dispositif 100 réalisé qui est sensiblement plane, 10 formée par les faces supérieures des cathodes 142, des anodes 142, des portions diélectriques 130 et du masque diélectrique 118. Grâce aux portions diélectriques 130 verticales, les cathodes 142 sont bien isolées électriquement des deuxièmes portions de semi-conducteur 120, des anodes 144 et des zones actives 122. L'épaisseur des portions 15 diélectriques 130, qui correspond à l'épaisseur de la couche diélectrique servant la réalisation des portions 130, peut être choisie telle qu'un courant de fuite acceptable soit toléré sur chacune des diodes 102, par exemple inférieur à environ 1 % du courant nominal traversant la diode 102, lorsqu'elles sont soumises à une différence de potentiels (appliquée entre la cathode et l'anode) 20 par exemple de l'ordre de 4 Volts. L'épaisseur minimale des portions diélectriques 130 est par exemple comprise entre environ 3 nm et 5 nm, ou entre 3 nm et 4 nm, en fonction du ou des matériaux utilisés pour réaliser les portions diélectriques 130. Afin de garantir une isolation électrique entre les cathodes 142 25 et les anodes 144 des diodes 102, et éviter la présence de parties des matériaux électriquement conducteurs 138 et 140 reliant électriquement une ou plusieurs des cathodes 142 avec une ou plusieurs des anodes 144, l'étape de planarisation est avantageusement mise en oeuvre jusqu'à réaliser une sur-gravure des portions des matériaux électriquement conducteurs 138 et 140 disposées dans 3042913 22 les espaces 128 et dans les ouvertures 136 par rapport aux matériaux diélectriques des portions 130 et du masque 118, formant dans les cathodes 142 et les anodes 144 des creux au niveau des faces supérieures de ces électrodes. Ces creux peuvent avoir une profondeur, par rapport au plan de la face 5 supérieure 146, comprise entre environ 5 nm et 150 nm. Cette sur-gravure peut être obtenue en jouant sur l'anisotropie de gravure et grâce à la sélectivité de gravure qui existe entre les matériaux diélectriques des portions 130 et du masque 118 et les matériaux électriquement conducteurs 138 et 140. La CMP mise en oeuvre présente une vitesse d'abrasion différente en fonction des 10 matériaux, et dans le procédé décrit ici, l'abrasion des matériaux électriquement conducteurs 138 et 140 est plus rapide que celle des matériaux diélectriques des portions 130 et du masque 118. Cela se traduit, au niveau de la face supérieure 146 du dispositif 100, par un retrait des matériaux 138 et 140 par rapport aux portions diélectriques 130 et au masque diélectrique 118. Ainsi, les électrodes 15 des diodes 102 restent parfaitement isolées les unes des autres grâce à une propriété intrinsèque de la planarisation mise en oeuvre. Une telle sur-gravure peut également être mise en oeuvre par un procédé de gravure RIE. Dans le mode de réalisation particulier décrit ci-dessus, les premières portions de semi-conducteur 126 sont de type n et les deuxièmes 20 portions de semi-conducteur 120 sont de type p. En variante, les premières portions de semi-conducteur 126 peuvent être de type p et les deuxièmes portions de semi-conducteur 120 peuvent être de type n, avec dans ce cas les portions de matériau électriquement conducteur disposées dans les espaces 128 formant les anodes des diodes 102 et les portions de matériau électriquement 25 conducteur disposées dans les ouvertures 136 formant, avec les portions 119, les cathodes des diodes 102. La surface sensiblement plane obtenue au niveau de la face supérieure 146 du dispositif 100 permet d'hybrider aisément la matrice de diodes 102 réalisée à tout type d'élément tel qu'un circuit électronique, et permet 3042913 23 notamment de réaliser une telle hybridation par collage direct (« direct bonding », également appelé collage par adhésion moléculaire) de la matrice de diodes 102 au circuit électronique sans faire appel à des inserts, tels que des microbilles, entre la matrice de diodes 102 et le circuit électronique. Les collages 5 directs de type métal-métal et diélectrique-diélectrique réalisés dans ce cas ont l'avantage d'être étanches. Le fait que des creux soient présents au niveau des faces supérieures des cathodes 142 et des anodes 144 ne pose pas de problème pour la mise en oeuvre d'un tel collage direct car lors de ce collage direct, les matériaux de ces portions se dilatent et il est donc possible d'obtenir un très bon 10 contact entre ces électrodes et des éléments conducteurs du circuit électronique. Des détails de mise en oeuvre d'un tel collage direct sont par exemple décrits dans le document « Mechanisms of copper direct bonding observed by in-situ and quantitative transmission electron microscopy » de M. Martinez et al., Thin Solid Films 530 (2013) 96-99. 15 Dans le mode de réalisation particulier décrit ici, le dispositif 100 comporte une matrice de diodes 102 qui sont des diodes électroluminescentes, le dispositif microélectronique pouvant faire partie d'un dispositif d'affichage à LEDs (écrans, projecteur, mur d'images, etc.). Cette matrice de diodes 102 comporte les cathodes 142 qui forment une cathode 20 commune à toutes les diodes 102, et chaque diode 102 comporte une anode 144 permettant de réaliser l'adressage individuel de chacune des diodes 102. En variante, le dispositif microélectronique 100 peut comporter une matrice de diodes 102 qui sont des diodes photo-réceptrices, ou photodiodes. Dans ce cas, l'empilement de couches 112 disposé entre les 25 couches de semi-conducteur 106 et 114 respectivement dopées n et p peut correspondre à une ou plusieurs couches de semi-conducteur intrinsèque. De plus, dans cette variante, les anodes 144 et les cathodes 142 des diodes 102 ne servent pas à fournir du courant aux diodes 102 mais servent à récupérer les courants photo-générés par les diodes 102. 3042913 24 Selon une autre variante, que les diodes 102 correspondent à des diodes électroluminescentes ou à des photodiodes, les structures mena des diodes 102 peuvent ne pas comporter de couches entre les portions de semiconducteur dopées 120 et 126 (correspondant aux zones actives émissives ou aux 5 portions de semi-conducteur intrinsèque), et les semi-conducteurs dopés p et n sont alors disposés directement l'un contre l'autre. En variante, le dispositif 100 peut comporter, sur la face supérieure 134, une structure de connexion formant les connexions électriques des diodes 102 et comportant des premiers éléments électriquement 10 conducteurs reliés électriquement aux cathodes 142 des diodes 102 et des deuxièmes éléments électriquement conducteurs reliés électriquement aux anodes 144 des diodes 102. Ces éléments électriquement conducteurs d'une telle structure de connexion sont isolés électriquement les uns des autres par des éléments diélectriques dont les dimensions, dans le plan de la face 134, sont au 15 moins égales à celles des portions diélectriques 130 et du masque dur 118 afin que les éléments électriquement conducteurs ne forment pas de courts-circuits entre les électrodes des diodes 102. REVENDICATIONS1. Diode (102) comportant au moins : - un substrat (104) ; - une première et une deuxième portions de semi-conducteur (120, 126) dopées formant une jonction p-n, la première portion de semiconducteur (126) étant disposée entre le substrat (104) et la deuxième portion de semi-conducteur (120) ; - des portions diélectriques (130) recouvrant des flancs latéraux de la deuxième portion de semi-conducteur (120) et d'une première partie (124) de la première portion de semi-conducteur (126) ; - une première électrode (142) reposant sur le substrat (104) et disposée contre les portions diélectriques (130) et des flancs latéraux (134) d'une deuxième partie (132) de la première portion de semi-conducteur (126) qui est disposée entre la première partie (124) de la première portion de semi- conducteur (126) et le substrat (104), la première électrode (142) étant reliée électriquement à la première portion de semi-conducteur (126) uniquement par un contact avec les flancs latéraux (134) de la deuxième partie (132) de la première portion de semi-conducteur (126) ; - une deuxième électrode (144) reliée électriquement à la deuxième portion de semi-conducteur (120) telle que la deuxième portion de semi-conducteur (120) soit disposée entre la deuxième électrode (144) et la première portion de semi-conducteur (126). 2. Diode (102) selon la revendication 1, comportant en outre un masque diélectrique (118) tel qu'une première partie (119) de la deuxième électrode (144) soit disposée entre le masque diélectrique (118) et la deuxième portion de semi-conducteur (120), qu'au moins une deuxième partie de la deuxième électrode (144) soit disposée dans au moins une ouverture (136) 3042913 26 traversant le masque diélectrique (118), et que les portions diélectriques (130) recouvrent des flancs latéraux du masque diélectrique (118). 3. Diode (102) selon la revendication 2, dans lequel des faces 5 supérieures du masque diélectrique (118), des portions diélectriques (130) et des première et deuxième électrodes (142, 144) forment ensemble une surface continue sensiblement plane de la diode (102). 4. Diode (102) selon l'une des revendications précédentes, 10 dans laquelle des flancs latéraux extérieurs des portions diélectriques (130) sont alignés avec les flancs latéraux (134) de la deuxième partie (132) de la première portion de semi-conducteur (126). 5. Diode (102) selon l'une des revendications précédentes, 15 dans laquelle la première portion de semi-conducteur (126) comporte un empilement d'au moins deux semi-conducteurs (108, 110) dopés selon des niveaux de conductivité différents. 6. Diode (102) selon l'une des revendications précédentes, 20 dans laquelle l'épaisseur de la première portion de semi-conducteur (126) est comprise entre environ 2 iim et 4 iim. 7. Diode (102) selon l'une des revendications précédentes, dans laquelle la diode (102) est une photodiode ou une LED. 25 8. Diode (102) selon la revendication 7, dans laquelle la photodiode comporte au moins une portion de semi-conducteur intrinsèque disposée entre les première et deuxième portions de semi-conducteur (120, 126) et telle que des flancs latéraux de la portion de semi-conducteur intrinsèque 3042913 27 soient recouverts par les portions diélectriques (130), ou dans laquelle la LED comporte au moins une zone active émissive (122) à au moins un puits quantique disposée entre les première et deuxième portions de semi-conducteur (120, 126) et telle que des flancs latéraux de la zone active émissive (122) soient recouverts 5 par les portions diélectriques (130). 9. Dispositif électronique (100) comportant plusieurs diodes (102) selon l'une des revendications précédentes, dans lequel chacune des premières électrodes (142) est en outre reliée électriquement à la première 10 portion de semi-conducteur (126) d'au moins une diode (102) voisine uniquement par un contact avec les flancs latéraux (134) de la deuxième partie (132) de la première portion de semi-conducteur (126) de ladite au moins une diode (102) voisine. 15 10. Dispositif électronique (100) selon la revendication 9, dans lequel les diodes (102) font partie d'une matrice de diodes (102) de structures similaires formant une matrice de pixels du dispositif électronique (100). 11. Procédé de réalisation d'une diode (102), comportant au 20 moins les étapes de : - réalisation, sur un substrat (104), d'un empilement de couches comprenant au moins des première et deuxième couches de semiconducteur (106, 114) dopées selon des types de conductivité opposés, telles que la première couche de semi-conducteur (106) soit disposée entre la deuxième 25 couche de semi-conducteur (114) et le substrat (104), et comprenant au moins une couche électriquement conductrice (115) disposée sur la deuxième couche de semi-conducteur (114) ; - première gravure de l'empilement de couches à travers la couche électriquement conductrice (115), la deuxième couche de semi- 3042913 28 conducteur (114) et une partie de l'épaisseur de la première couche de semiconducteur (106), formant une première partie (119) d'une deuxième électrode (144) de la diode (102), une deuxième portion de semi-conducteur (120) et une première partie (124) d'une première portion de semi-conducteur (126) ; 5 - réalisation de portions diélectriques (130) recouvrant des flancs latéraux de la première partie (119) de la deuxième électrode (144), de la deuxième portion de semi-conducteur (120) et de la première partie (124) de la première portion de semi-conducteur (126) ; - deuxième gravure de l'empilement de couches à travers une 10 épaisseur restante de la première couche de semi-conducteur (106) jusqu'à atteindre le substrat (104), formant une deuxième partie (132) de la première portion de semi-conducteur (126) disposée entre la première partie (124) de la première portion de semi-conducteur (126) et le substrat (104), les première et deuxième portions de semi-conducteur (120, 126) formant une jonction p-n ; 15 - réalisation d'une première électrode (142) reposant sur le substrat (104) et disposée contre les portions diélectriques (130) et des flancs latéraux (134) de la deuxième partie (132) de la première portion de semiconducteur (126), la première électrode (142) étant reliée électriquement à la première portion de semi-conducteur (126) uniquement par un contact avec les 20 flancs latéraux (134) de la deuxième partie (132) de la première portion de semi- conducteur (126), et réalisation d'une deuxième partie de la deuxième électrode (144) sur la première partie (119) de la deuxième électrode (144). 12. Procédé selon la revendication 11, dans lequel la première 25 gravure de l'empilement de couches est mise en oeuvre à travers un masque diélectrique (118) disposé sur l'empilement de couches, et dans lequel les portions diélectriques (130) recouvrent des flancs latéraux du masque diélectrique (118). 3042913 29 13. Procédé selon la revendication 12, dans lequel la deuxième gravure de l'empilement est réalisée telle que des flancs latéraux extérieurs des portions diélectriques (130) soient alignés avec les flancs latéraux (134) de la deuxième partie (132) de la première portion de semi-conducteur 5 (126). 14. Procédé selon l'une des revendications 12 ou 13, dans lequel la réalisation de la première électrode (142) et de la deuxième partie de la deuxième électrode (144) comporte la mise en oeuvre des étapes suivantes : 10 - réalisation d'une ouverture (136) à travers le masque diélectrique (118) et débouchant sur la première partie (119) de la deuxième électrode (144) ; - dépôt d'au moins un matériau électriquement conducteur (138, 140) dans l'ouverture (136) et dans un espace (128) formé à travers 15 l'empilement de couches par la mise en oeuvre des première et deuxième gravures ; - planarisation du matériau électriquement conducteur (138, 140) avec arrêt sur le masque diélectrique (118). 20 15. Procédé de réalisation d'un dispositif électronique (100), comportant la mise en oeuvre d'un procédé selon l'une des revendications 11 à 14, dans lequel les étapes mises en oeuvre forment plusieurs diodes (102) telles que chacune des premières électrodes (142) est reliée électriquement à la première portion de semi-conducteur (126) d'au moins une diode (102) voisine 25 uniquement par un contact avec les flancs latéraux (134) de la deuxième partie (132) de la première portion de semi-conducteur (126) de ladite au moins une diode (102) voisine.