FR 3048815 A1 20170915 FR 1652112 A 20160314 1 PROCEDE DE CO-REALISATION DE ZONES SOUS CONTRAINTES UNIAXIALES DIFFERENTES DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR La présente demande concerne le domaine des structures comprenant une couche semi-conductrice ayant une déformation ou une contrainte mécanique, et s'applique en particulier à la réalisation de transistors ayant une structure de canal contraint. Par déformation mécanique on entend un matériau qui a son ou ses paramètre(s) de maille cristalline allongé(s) ou écourté(s) par rapport à un paramètre de maille nominal. Dans le cas où le paramètre de maille déformé est plus important que le paramètre dit « naturel » du matériau cristallin, celui-ci est dit en en tension. Lorsque le paramètre de maille déformé est plus petit que le paramètre de maille naturel, le matériau est dit en compression. Une contrainte mécanique en tension ou en compression sur une couche semi-conductrice permet en effet d'induire une augmentation de la vitesse des porteurs de charge. On améliore ainsi les performances de dispositifs à transistors formés dans une telle couche. Un exemple courant de structure contrainte est formée de silicium en tension obtenu par croissance épitaxiale sur une couche tampon de SiGe relaxé plastiquement ou bien à base de SiGe en compression réalisé par épitaxie ou par un procédé d'enrichissement en Germanium sur du Silicium. Les techniques précitées donnent naissance à des contraintes mécaniques bi-axiales dans le plan. Le fait d'avoir une couche semi-conductrice en contrainte mécanique bi- axiale a notamment pour inconvénient que lorsqu'on réalise des zones actives de largeurs différentes, une relaxation élastique par les bords s'opère et la contrainte moyenne, la mobilité et la densité de courant sont dépendantes de la largeur de ces zones. 3048815 2 Par ailleurs, une contrainte compressive est d'autant plus bénéfique au transport de trous qu'elle est uni-axiale. De même, au-dessus de 1.4 GPa, une contrainte en tension est d'autant plus bénéfique au transport d'électrons qu'elle est uni-axiale. Dans le document : « A mobility enchancement strategy for sub-14 nm 5 power-efficient FDSOI technologies », de DeSalvo et al., on découpe des zones semi- conductrices contraintes en bandes étroites afin d'obtenir une relaxation dans une direction transversale à celle dans laquelle les bandes s'étendent. Il se pose le problème de trouver un nouveau procédé permettant de réaliser une ou plusieurs zones semi-conductrices contraintes sur un substrat, et en 10 particulier de zones semi-conductrices en contrainte uni-axiale. EXPOSÉ DE L'INVENTION Un mode de réalisation de la présente invention prévoit un procédé de réalisation d'une structure comprenant une ou plusieurs régions semi-conductrices contraintes ou blocs semi-conducteurs contraints apte(s) à former respectivement une ou 15 plusieurs régions de canal de transistor(s), le procédé comprenant des étapes consistant à: a) prévoir un substrat revêtu d'une couche de masquage dotée d'une ou plusieurs premières fentes dévoilant respectivement une ou plusieurs premières portion(s) semi-conductrice(s) oblongue(s) en 20 qui s'étendent dans une première direction, b) faire croitre un deuxième matériau semi-conducteur ayant un un premier matériau semi-conducteur et paramètre de maille différent de celui du premier matériau semi-conducteur, de sorte à former sur lesdites une ou plusieurs premières portions semi-conductrices oblongues: un ou plusieurs premiers blocs semi-conducteurs contraints selon la première direction. 25 De par la forme oblongue des portions semi-conductrices sur lesquelles on effectue la croissance, une relaxation s'opère dans une direction orthogonale à la première direction. Afin d'obtenir une relaxation élastique du ou des premiers blocs semiconducteurs, les premières portions semi-conductrices oblongues ont avantageusement : 3048815 3 - une largeur Wi inférieure à 4 fois l'épaisseur critique de relaxation plastique hc du deuxième matériau semi-conducteur, et/ou - une longueur L1 d'au moins 20 fois l'épaisseur critique de relaxation plastique hc du deuxième matériau semi-conducteur. 5 Selon une possibilité de mise en oeuvre du procédé, à l'étape b), au moins un desdits premiers blocs semi-conducteurs peut être formé par croissance d'une bande semi-conductrice sur une première portion semi-conductrice oblongue donnée s'étendant dans la première direction et d'une autre bande semi-conductrice sur une autre première portion semi-conductrice oblongue s'étendant dans la première direction, 10 lesdites bandes semi-conductrices se rejoignant pour former un premier bloc semi- conducteur, ledit premier bloc semi-conducteur étant agencé en regard de ladite première portion semi-conductrice oblongue donnée et de ladite autre première portion semi-conductrice oblongue et d'une bande de masquage appartenant à la couche de masquage et séparant ladite première portion semi-conductrice oblongue donnée de 15 ladite autre première portion semi-conductrice oblongue. Avec un tel agencement, on augmente l'effet de relaxation dans une direction orthogonale à la première direction. On tend à former un premier bloc semiconducteur avec une contrainte uni-axiale dans la première direction. Pour obtenir une meilleure relaxation élastique dans une direction 20 orthogonale à la première direction, la bande de masquage séparant ladite première portion semi-conductrice oblongue donnée de ladite autre première portion semiconductrice oblongue a avantageusement une largeur inférieure à l'épaisseur critique de relaxation plastique hc du deuxième matériau semi-conducteur. Avantageusement, le deuxième matériau semi-conducteur est formé 25 par croissance isotrope par épitaxie. Cela permet de minimiser l'apparition de défauts cristallins. Selon une possibilité de mise en oeuvre du procédé, à l'étape a) la couche de masquage peut être dotée d'une ou plusieurs deuxièmes fente(s) dévoilant respectivement une ou plusieurs deuxième(s) portion(s) semi-conductrice(s) oblongue(s) à base du premier matériau semi-conducteur et qui s'étendent dans une deuxième 3048815 4 direction, orthogonale à la première direction, l'étape b) comprenant la croissance du deuxième matériau semi-conducteur sur lesdites une ou plusieurs deuxième(s) portion(s) semi-conductrice oblongue(s) de sorte à former au moins un deuxième bloc semiconducteur contraint selon la deuxième direction. 5 Le deuxième matériau semi-conducteur peut être prévu par rapport au premier matériau semi-conducteur de sorte que leurs différences de paramètres de mailles respectifs engendre un premier bloc semi-conducteur et un deuxième bloc semiconducteur contraints en compression. Le procédé peut alors comprendre en outre, après l'étape b), une étape de croissance d'un matériau semi-conducteur donné sur le 10 deuxième bloc semi-conducteur, le matériau semi-conducteur donné ayant un paramètre de maille différent de celui du deuxième matériau semi-conducteur de sorte à former une région semi-conductrice contrainte en tension sur le deuxième bloc semi-conducteur. Dans ce cas, cela permet de former un premier bloc contraint en compression et un deuxième bloc recouvert d'une région contrainte en tension. 15 Le deuxième matériau semi-conducteur peut être par exemple à base de Sii_xGex (avec x > 0) tandis que le matériau semi-conducteur donné est du silicium. Le premier matériau semi-conducteur peut être également du silicium. Le procédé peut comprend en outre, après l'étape b), une étape de croissance du deuxième matériau semi-conducteur sur le premier bloc semi-conducteur. 20 On peut ainsi rehausser le premier bloc afin de préférence qu'il soit sensiblement à la même hauteur que le deuxième bloc semi-conducteur. Après formation dudit premier bloc semi-conducteur et dudit deuxième bloc semi-conducteur, le premier bloc semi-conducteur et ledit deuxième bloc semiconducteur peuvent être recouverts respectivement d'une première région semi- 25 conductrice et d'une deuxième région semi-conductrice. Dans ce cas, le procédé peut comprendre en outre après formation de la première région semi-conductrice et/ou de la deuxième région semi-conductrice, la mise en oeuvre d'au moins une grille sur la première région semi-conductrice et/ou sur la deuxième région semi-conductrice. Le procédé peut comprendre en outre, après l'étape b), des étapes 30 de : 3048815 5 - formation d'une couche isolante sur le premier bloc semi-conducteur et sur le deuxième bloc semi-conducteur, - collage de la couche isolante sur un support, - retrait dudit substrat. 5 Selon une possibilité de mise en oeuvre pour laquelle après formation du premier bloc et du deuxième bloc semi-conducteur, le premier bloc semi-conducteur et le deuxième bloc semi-conducteur sont recouverts respectivement d'une première région semi-conductrice et d'une deuxième région semi-conductrice, le procédé peut comprendre en outre après retrait du substrat, une gravure du premier bloc semi- 10 conducteur et du deuxième bloc semi-conducteur de sorte à dévoiler respectivement la première région semi-conductrice et la deuxième région semi-conductrice. On peut ainsi former une structure de type semi-conducteur sur isolant et en particulier avoir une région semi-conductrice contrainte en tension et une région semi-conductrice contrainte en compression sur la couche isolante du support. 15 Préalablement à la formation de la première région semi-conductrice, on peut réaliser une couche d'arrêt de gravure sur ledit premier bloc semi-conducteur, ladite couche d'arrêt de gravure étant à base du premier matériau semi-conducteur. Cela permet de faciliter l'étape de gravure consistant à dévoiler la première région et la deuxième région semi-conductrice. 20 Après avoir dévoilé la première région semi-conductrice et la deuxième région semi-conductrice, on peut compléter la formation de transistors et en particulier réaliser une ou plusieurs grilles de transistor(s) sur la première région semi-conductrice et la deuxième région semi-conductrice. Selon une possibilité de mise en oeuvre du procédé, après formation 25 desdits un ou plusieurs premiers blocs semi-conducteurs, on forme sur le premier bloc semi-conducteur un empilement comprenant une alternance de barreaux à base d'un matériau semi-conducteur donné et du deuxième matériau semi-conducteur. Selon une possibilité de mise en oeuvre, le procédé peut comprendre des étapes de : 3048815 6 - formation d'un masque isolant sur le premier bloc semi-conducteur, le masque isolant étant doté d'un ou plusieurs trous en regard respectivement d'une ou plusieurs premières portion(s) semi-conductrice(s) oblongue(s), - formation de barreaux semi-conducteurs dans lesdits un ou plusieurs 5 trous, par croissance du deuxième matériau semi-conducteur ou d'un matériau semi- conducteur donné ayant un paramètre de maille différent de celui du deuxième matériau semi-conducteur. Un tel mode de réalisation peut être utilisé pour la mise en oeuvre de dispositifs de type finFET. BRÈVE DESCRIPTION DES DESSINS 10 La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - les figures 1A-1L illustrent un exemple de procédé de réalisation d'au moins une région semi-conductrice contrainte en compression uni-axiale et d'au moins 15 une région semi-conductrice contrainte en tension uni-axiale sur un même substrat ; - la figure 2 illustre un exemple d'agencement particulier d'une grille de transistor formée sur un bloc semi-conducteur contraint selon une contrainte uni-axiale et résultant de la rencontre de deux régions semi-conductrices ; - les figures 3A-3C illustrent un exemple de mise en oeuvre de 20 transistors finFET respectivement à structure de canal contrainte en tension uni-axiale et à structure de canal contrainte en compression uni-axiale ; - les figures 4A-4D illustrent un exemple de procédé dans lequel, après avoir formé une région semi-conductrice contrainte en compression uni-axiale et une région semi-conductrice contrainte en tension uni-axiale sur un même substrat, on 25 transfert ces régions sur un autre support de sorte à réaliser une structure de type semi- conducteur contraint sur isolant ; - les figures 5A-5B illustrent une réalisation de transistors respectivement sur une région semi-conductrice contrainte en compression uni-axiale et une région semi-conductrice contrainte en tension uni-axiale ; 3048815 7 - les figures 6A-6B illustrent une réalisation de transistors à structure de canal formée de barreaux semi-conducteurs superposés et contraints ; Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à 5 l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. En outre, dans la description ci-après, des termes tels que « supérieure » qui dépendent de l'orientation de la structure s'appliquent en considérant 10 que la structure est orientée de la façon illustrée dans les figures. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'un bloc semi-conducteur contraint en compression uni-axiale et d'un bloc semi-conducteur contraint en tension uni-axiale sur un même support, va à présent être donné en liaison avec les 15 figures 1A-1L. Le matériau de départ de ce procédé peut être une couche superficielle 1 d'un substrat massif (« bulk » selon la terminologie anglo-saxonne) ou d'un substrat de type semi-conducteur sur isolant. La couche superficielle est en un matériau semiconducteur, par exemple en silicium, en particulier monocristallin. 20 Sur le substrat 1, on forme tout d'abord une couche 3 en un matériau destiné à servir de masquage à une croissance épitaxiale. Cette couche 3 peut être réalisée en un matériau amorphe et typiquement isolant tel que par exemple du nitrure de silicium ou avantageusement de l'oxyde de silicium. Dans le cas où la couche 3 est en oxyde, celui-ci est réalisé par exemple par croissance ou par dépôt. 25 Dans la couche 3 de masquage, on forme ensuite, des ouvertures longilignes et étroites également appelées « fentes » 4a, 4b, par exemple par photolithographie puis gravure de la couche 3 de masquage. Parmi les fentes 4a, 4b figure(nt) une ou plusieurs premières fentes 4a qui s'étend(ent) dans une première direction parallèle au plan principal du substrat 1, 3048815 8 ainsi qu'une ou plusieurs deuxième fentes 4b qui s'étend(ent) dans une deuxième direction, à la fois parallèle au plan principal du substrat 1 et orthogonale à la première direction. Par « plan principal » du substrat 1, on entend ici et dans toute la 5 description un plan passant par le substrat 1 et qui est parallèle au plan [O; x; y] du repère orthogonal [O; x; y; z] donné sur la figure 1B. Sur l'exemple de la figure 1B, les première et deuxième directions sont parallèles respectivement à l'axe y et à l'axe z du repère orthogonal [0 ; x ; y ; z]. Les fentes 4a, 4b ont typiquement une forme rectangulaire avec une 10 longueur très supérieure à leur largeur, par exemple au moins 10 fois supérieure à leur largeur. Ensuite, on fait croitre un premier matériau semi-conducteur sur une ou plusieurs région(s) semi-conductrice(s) du substrat dévoilée(s) respectivement par la ou les première(s) fente(s) 4a ainsi que sur une ou plusieurs régions du substrat dévoilée(s) 15 par la ou les deuxième(s) fente(s) 4b. Les premières fentes 4a peuvent être réalisées en regard d'une région dédiée à la réalisation d'au moins un transistor d'un premier type, par exemple de type P, tandis que les deuxièmes fentes 4b sont dans ce cas réalisées en regard d'une autre région dédiée à la réalisation d'au moins un transistor d'un type différent, par exemple de type N. 20 On forme ainsi dans une première fente 4a et dans une deuxième fente 4b, respectivement une première portion semi-conductrice oblongue 6a et une deuxième portion semi-conductrice oblongue 6b à base du premier matériau semi-conducteur 5 (figure 1C donnant une vue en coupe transversale A'A et figure 1D donnant une vue de dessus de la structure). Le premier matériau semi-conducteur 5 peut être semblable à 25 celui du substrat sur lequel il est formé, par exemple du silicium. La croissance des portions oblongues 6a et 6b peut être réalisée de telle sorte que ces portions oblongues 6a, 6b reproduisent la forme des fentes 4a, 4b. Les portions semi-conductrices oblongues 6a et 6b sont de préférence agencées de sorte que leur face supérieure est située sensiblement au même niveau que la face supérieure de la couche 3 de masquage. Par 30 « sensiblement au même niveau », on entend que les portions semi-conductrices 3048815 9 oblongues 6a et 6b sont au même niveau ou dépassent de la face supérieure de la couche 3 de masquage, de préférence au plus de 5 nm. Puis, sur les portions semi-conductrices oblongues 6a, 6b dévoilées par le masquage, on fait croitre un deuxième matériau semi-conducteur 7 ayant un 5 paramètre de maille différent de celui du premier matériau semi-conducteur 5. Le deuxième matériau semi-conducteur est par exemple du Silicium Germanium (Sii_xGex) en particulier lorsque le premier matériau semi-conducteur est en silicium. Le deuxième matériau semi-conducteur 7, encore appelé matériau « tampon », est en désaccord de maille avec le premier matériau semi-conducteur 5, est formé par croissance épitaxiale. 10 Dans le cas d'une croissance de SiGe, on effectue la croissance de préférence à une température au-dessous de 600°C et sous une atmosphère inerte par exemple de N2. De préférence, on prévoit les dimensions des fentes 4a, 4b, et par conséquent celles des portions semi-conductrices oblongues 6a, 6b, en fonction de la 15 nature du deuxième matériau semi-conducteur 7 et de l'épaisseur critique de relaxation plastique hc associée de ce matériau. On définit l'épaisseur critique hc comme l'épaisseur au deçà de laquelle le matériau croit sans dislocation et qui est évoquée dans le document intitulé : « Critical thickness for plastic relaxation of SiGe » de Hartmann et al. Journal of Applied Physics 2011. 20 Le document « Si/SiGe heterostructures: « from material and physics to devices and circuits », de D.J. Paul, Semi-conductor Science and Technology permet par exemple de donner une estimation d'épaisseur critique en fonction de la concentration x en Germanium du deuxième matériau semi-conducteur 7 lorsque celui-ci est en silicium germanium (Sii_xGex). Dans le cas présent, on estime l'épaisseur critique dans la partie 25 « metastable » du graphe de la figure 4. L'épaisseur e2 du deuxième matériau semi-conducteur 7 que l'on fait croitre est choisie de préférence inférieure à l'épaisseur critique hc de relaxation et de préférence telle que e2 hc/2. Les conditions d'épitaxie du deuxième matériau semi-conducteur 7 sont 30 avantageusement choisies de sorte à réaliser une croissance isotrope, afin de limiter la 3048815 10 création de défauts cristallins et obtenir une face supérieure sensiblement plane. On réalise en particulier une croissance à basse température par exemple inférieure à 600°C pour le SiGe afin de minimiser les différences de vitesse de croissance suivant les différentes directions cristallines. Pour favoriser une croissance isotrope on peut 5 également réaliser cette croissance en phase gazeuse en utilisant un gaz neutre tel que du N2 comme gaz vecteur (encore appelé gaz propulseur), et ce afin d'éviter une adsorption d'hydrogène. Du fait de la configuration des portions semi-conductrices oblongues 6a, 6b, le deuxième matériau semi-conducteur 7 a tendance à adopter le paramètre de maille 10 du premier matériau semi-conducteur 5 dans le plan et en particulier dans la direction longitudinale respective des portions semi-conductrices oblongues 6a, 6b autrement dit dans la direction longitudinale respective des fentes 4a, 4b. Ainsi, sur une première portion semi-conductrice oblongue 6a à base du premier matériau semi-conducteur 5, on forme une première bande semi-conductrice 8a à base du deuxième matériau semi- 15 conducteur 7 qui suit le paramètre de maille du premier matériau semi-conducteur 5 dans ladite première direction (direction parallèle à l'axe y sur la figure 1F), tandis que sur une deuxième portion semi-conductrice oblongue 6b, on forme une deuxième bande semi-conductrice 8b à base du deuxième matériau semi-conducteur 7 qui suit le paramètre de maille du premier matériau semi-conducteur 5 dans ladite deuxième 20 direction (direction parallèle à l'axe x sur la figure 1F). De par l'agencement des zones semi-conductrices oblongues 6a, 6b, dans le cas où le deuxième matériau semiconducteur 7 est du silicium germanium, les bandes semi-conductrices 8a sont en contrainte compressive (symbolisée par des flèches F1 sur la figure 1F) dans la première direction et relaxées dans la deuxième direction (flèches F'1), tandis que les bande semi- 25 conductrices 8b sont en contrainte compressive (flèches F2) dans la deuxième direction et relaxées dans la première direction (flèches F'2). Afin de minimiser la relaxation plastique et pouvoir obtenir une relaxation élastique efficace et conserver une contrainte uni-axiale dans une direction orthogonale (la contrainte uni-axiale étant dans la première direction pour les bandes 8a 30 et dans la deuxième direction pour les bandes 8b), on prévoit avantageusement des 3048815 11 fentes 4a, 4b de largeur respectives Wi (mesurée parallèlement à l'axe x pour une première fente 4a) et W2 (mesurée parallèlement à l'axe y pour la deuxième fente 4b) telles que Wi 4 x hc et W2 4 x hc et de longueurs respectives L1 (mesurée parallèlement à l'axe y pour une première fente 4a) et L2 (mesurée parallèlement à l'axe x 5 pour une deuxième fente 4b) telles que L1 20 x hc et L2 20 x hc, avec hc l'épaisseur critique de relaxation plastique évoquée précédemment. De même, on peut prévoir un espacement A entre fentes 4a (ou 4b) parallèles entre elles tel que 2xhc A afin d'obtenir la jonction des régions de matériau 7 situées sur des fentes voisines (4a et 4b par exemple) avant leur relaxation plastique. Le fait de choisir un tel espacement A des fentes 10 vise à assurer que les régions 18a et 18b soient formées avant que le matériau ne relaxe plastiquement. On met ainsi en oeuvre une jonction des zones issues des fentes 4a et 4b avant relaxation. La croissance du deuxième matériau semi-conducteur 7 peut être prévue de telle sorte que plusieurs bandes semi-conductrices 8a parallèles réalisées 15 respectivement à partir de portions semi-conductrices oblongues 6a parallèles et juxtaposées, se rejoignent pour former un premier bloc semi-conducteur 18a tel qu'illustré sur les figures 1G et 1H. De même, des bandes semi-conductrices 8b issues respectivement de portions semi-conductrices oblongues 6b situées côte à côte et qui s'étendent dans la deuxième direction, sont susceptibles de se rejoindre pour former un 20 deuxième bloc semi-conducteur 18b. Dans l'exemple des figures 1G et 1H, les blocs semi-conducteurs 18a, 18b s'étendent en regard de portions semi-conductrices oblongues parallèles et d'au moins une bande de la couche de masquage 3 séparant deux portions semi-conductrices oblongues parallèles. 25 Les blocs semi-conducteurs 18a, 18b ainsi formés ont respectivement une contrainte uni-axiale compressive selon la première direction (flèches F1) et une contrainte uni-axiale compressive (flèches F2) selon la deuxième direction. Le premier bloc semi-conducteur 18a peut être dédié à la réalisation d'au moins un transistor de type PMOS, tandis que le deuxième bloc semi-conducteur 18b, disjoint du premier bloc 18a, 30 est destiné à former une région de canal d'au moins un transistor de type NMOS. 3048815 12 Ensuite, on peut faire croitre par épitaxie une région 24 de matériau semi-conducteur donné 25 sur le deuxième bloc semi-conducteur 18b ayant un paramètre de maille différent de celui du deuxième matériau semi-conducteur 7 (figures 11 et 1J). La différence de paramètre de maille entre les matériaux semi-conducteurs 7 et 5 25 est telle que le matériau semi-conducteur donné 25 que l'on fait croitre sur le deuxième bloc semi-conducteur 18b en contrainte compressive uni-axiale est alors contraint en tension uni-axiale (symbolisée par des flèches F3 sur la figure 11) dirigée parallèlement à la première direction. Le matériau semi-conducteur donné 25 est par exemple en silicium lorsque le deuxième matériau semi-conducteur 7 est en silicium 10 germanium. Pour minimiser la relaxation de la région 24, on prévoit son épaisseur inférieure à une épaisseur limite. Dans le cas d'une couche 25 en Silicium sur un deuxième bloc semi-conducteur 18b en SiGe 20%, cette épaisseur limite peut être par exemple de l'ordre de 12 nm. Pour empêcher une croissance du matériau semi-conducteur donné 25 15 sur le premier bloc semi-conducteur 18a, celui-ci peut être recouvert d'une zone de masquage par exemple à base d'oxyde de silicium ou de nitrure de silicium. Après l'épitaxie, on retire alors le masquage servant à protéger le premier bloc 18a. Afin de rehausser le premier bloc 18a par rapport au deuxième bloc 18b, et de préférence réaliser des blocs 18a, 18b de hauteurs semblables, une couche 20 supplémentaire 28 du deuxième matériau semi-conducteur 7 peut être formée par croissance par épitaxie. Pour empêcher une croissance du deuxième matériau semiconducteur 7 sur le deuxième bloc semi-conducteur 18b, celui-ci peut être alors recouvert d'une zone de masquage par exemple à base d'oxyde de silicium ou de nitrure de silicium. Après l'épitaxie, on retire alors le masquage servant à protéger le deuxième bloc 18b. 25 On dispose ainsi d'un premier bloc 18a revêtu d'une région superficielle 27 contrainte en compression uni-axiale et d'un deuxième bloc 18b revêtu d'une région 24 superficielle contrainte en tension uni-axiale. La région 24 contrainte en tension est favorable à accueillir au moins une région de canal de transistor NMOS tandis que la région 28 contrainte en compression est favorable à la réalisation d'au moins une région 30 de canal de transistor PMOS. 3048815 13 L'ordre dans lequel on réalise les régions 24 et 28 peut être éventuellement l'inverse de celui qui vient d'être décrit. On peut ensuite compléter la formation de transistors, notamment en formant une ou plusieurs grilles 31a, 31b respectivement sur le premier bloc 18a et sur le 5 deuxième bloc 18b. Les grilles 31a, 31b sont agencées de préférence de manière à s'étendre dans une direction orthogonale à celle des contraintes uni-axiales respectives des régions 24, 28 (figure 1K et figure 1L). La réalisation des transistors peut être également complétée par des étapes de formations d'espaceurs isolants de part et d'autre des grilles, de régions de 10 source et de drain, et de formation de contacts (étapes non représentées). Avantageusement, on prévoit de disposer la ou les grilles dans une zone éloignée de celle où les bandes semi-conductrices 8a se sont rencontrées pour former le premier bloc 18a. De même, on agence la ou les grilles d'un ou plusieurs transistors de type N dans une zone éloignée de celle où les bandes semi-conductrices 8b se sont 15 rencontrées pour former le deuxième bloc 18b, les zones de rencontre étant des zones où d'éventuels défauts cristallins sont susceptibles d'être créés. Dans l'exemple illustré sur la figure 2, des grilles 31a sont formées en regard des portions semi-conductrices oblongues 6a ayant servi de support de croissance, autrement dit en regard des fentes 4a, tandis qu'une zone de rencontre des fronts de recristallisation est montrée de manière 20 schématique à l'aide d'une ligne pointillée Zi. Selon une variante de procédé illustrée sur les figures 3A-3C, on peut réaliser des transistors finFET de types différents et ayant des régions de canal contraintes selon des contraintes de natures différentes sur un même support. Pour cela, on peut partir par exemple d'une structure telle que décrite 25 en liaison avec les figures 1G et 1H comportant un premier bloc semi-conducteur 18a, et un deuxième bloc semi-conducteur 18b disjoint du premier bloc semi-conducteur 18a. On réalise ensuite un masque isolant 33, par exemple à base d'oxyde de silicium recouvrant les blocs semi-conducteurs 18a et 18b. Le masque isolant 33 peut être agencé de sorte à s'étendre dans un espace 35 séparant les blocs semi-conducteurs 18a, 30 18b. 3048815 14 Des trous sont prévus dans le masque isolant 33, et dévoilent des portions respectivement du premier bloc semi-conducteur 18a et du deuxième bloc semiconducteur 18b sur lesquelles on fait croitre des barreaux semi-conducteurs 38a, 38b, par exemple de forme parallélépipédique et à base du deuxième matériau semi-conducteur 5 7, par exemple du Silicium Germanium. Les trous et portions dévoilées des blocs semi- conducteurs 18a, 18b peuvent être situés en particulier en regard des fentes 4a, 4b. Dans une zone située au-dessus de la face supérieure du masque isolant 33, on peut ensuite prolonger le ou les barreaux 38b situé(s) sur le deuxième bloc 18b par des régions semi-conductrices 48b. On forme ces régions 48b par croissance 10 épitaxiale d'un matériau semi-conducteur donné 25, typiquement du silicium, ayant un paramètre de maille différent de celui du deuxième matériau semi-conducteur 7, et en particulier adapté pour que lorsqu'il croit sur le deuxième matériau semi-conducteur 7 en contrainte compressive uni-axiale, ce matériau 25 se retrouve alors contraint en tension uni-axiale. Les régions 48b réalisées sur le deuxième bloc 18b peuvent également avoir la 15 forme de barreaux parallélépipédiques. Dans le cas où les régions 48b sont sous forme de barreaux de Si parallélépipédiques réalisés sur des barreaux 38b en SiGe servant de canal à des dispositifs de type FinFET, l'épaisseur des régions 48b est de préférence inférieure à 50 nm. Lors de la croissance des régions 48b par épitaxie le premier bloc 18a peut être 20 protégé par un masque de sorte à empêcher une croissance du matériau semi- conducteur donné 25 en regard du premier bloc semi-conducteur 18a. Ce masque peut être ensuite retiré. Comme cela est illustré sur la figure 3A, on peut également prolonger le ou les barreaux 38a situé(s) sur le premier bloc 18a par des régions 48a formées par 25 croissance du deuxième matériau semi-conducteur 7. Lors de la croissance des régions 48a par épitaxie, le deuxième bloc 18b peut être protégé par un masque temporaire. Les régions semi-conductrices 48a sont prévues pour former des régions de canal d'au moins un transistor de type P, tandis que les régions semi-conductrices 48b sont aptes à former des régions de canal d'au moins un transistor de type N. On réalise 30 ensuite un ou plusieurs blocs 51 de grilles enrobantes sur les régions 48a, 48b (figure 3B). 3048815 15 Pour cela, on effectue des étapes de dépôt de diélectrique de grille puis de matériau de grille suivies d'une gravure de ces matériaux. Dans l'exemple d'agencement de la figure 3C, les blocs de grille 51 sont communs aux zones 48a semi-conductrices contrainte en compression et aux régions 5 semi-conductrices 48b contraintes en tension, les blocs de grille 51 s'étendant orthogonalement à ces dernières. Selon un mode de réalisation possible, on peut vouloir transférer la ou les régions semi-conductrice(s) en contrainte(s) uni-axiale que l'on a formée(s) (par exemple en mettant en oeuvre un procédé tel que décrit précédemment en liaison avec 10 les figures 11-1J) sur un autre substrat. Ce transfert peut être réalisé notamment lorsqu'on souhaite disposer ces régions semi-conductrice(s) sur une structure de type semi-conducteur sur isolant, et en particulier lorsqu'on veut agencer la ou les régions semi-conductrice(s) contrainte(s) sur une zone isolante de faible épaisseur, en vue par exemple de réaliser un dispositif en 15 technologie FDSOI (pour « Fully Depleted Silicon lnsulator ») et/ou UTBB (pour « Ultra- Thin Body and Box »). Un exemple de réalisation d'un tel transfert est illustré sur les figures 4A-4D. On peut partir par exemple d'une structure telle que décrite en liaison 20 avec les figures 1G et 1H comportant un premier bloc semi-conducteur 18a, et un deuxième bloc semi-conducteur 18b disjoint du premier bloc semi-conducteur 18a, puis former les régions semi-conductrices 28, 24 respectivement sur le premier bloc 18a et sur le deuxième bloc 18b et qui sont respectivement contrainte en tension uni-axiale et contrainte en compression uni-axiale. 25 Pour faciliter le retrait de la structure donneuse, on peut prévoir de revêtir le premier bloc semi-conducteur 18a d'une couche 61 d'arrêt de gravure. La couche 61 d'arrêt de gravure est à base du même matériau que la région semiconductrice 24, en particulier du silicium. Cette couche 61 d'arrêt est intercalée entre le premier bloc 18a et la 30 région semi-conductrice 28 en matériau semi-conducteur contraint en compression dans 3048815 16 laquelle au moins une région de canal de transistor est prévue (figure 4B). La couche 61 d'arrêt de gravure, est de préférence de faible épaisseur, par exemple inférieure à 5 nm. Ensuite, on forme une couche isolante 63, par exemple à base d'oxyde de silicium recouvrant les zones semi-conductrices 28, 24. Sur l'exemple de réalisation de 5 la figure 4B, la couche isolante 63 s'étend entre les régions semi-conductrices 24, 28 et forme une séparation isolante entre ces régions 24, 28. La couche isolante 63 peut servir de couche de collage pour effectuer un collage direct sur un autre substrat 66 (figure 4C). L'autre substrat 66 est semi-conducteur et peut être par exemple à base de silicium et éventuellement revêtu d'une couche 10 d'oxyde. Pour faciliter le collage, une étape de polissage (CMP pour « Chemical Mechanical Polishing/Planarization ») de la couche isolante 63 peut être effectuée. Ensuite, on retire le substrat 1 de départ, par exemple par meulage (« grinding ») puis gravure chimique par exemple à l'aide de TMAH en particulier lorsque le substrat 1 est de type « bulk » (massif) et en silicium. 15 Une couche pour stopper la gravure peut être formée dans le substrat 1 par dopage, par exemple à l'aide de Bore. On retire également la couche de masquage 3 à base d'oxyde ou de nitrure, puis les blocs 18a, 18b à base du deuxième matériau semiconducteur 7. Lorsque ces blocs 18a, 18b sont à base de Silicium Germanium une gravure par exemple à l'aide d'un mélange HF:H202:CH3COOH peut être mise en oeuvre. La 20 gravure est arrêtée lorsqu'on atteint la couche 61 d'arrêt de gravure et la région semi- conductrice 24 typiquement en silicium. On obtient alors une structure telle qu'illustrée sur la figure 4D dotée d'une zone semi-conductrice 28 contrainte en compression et d'une zone semiconductrice 24 contrainte en tension reposant sur la couche isolante 63 du substrat 66. 25 A partir d'une telle structure, on peut réaliser un ou plusieurs transistors, et en particulier au moins un transistor de type NFET sur la région semiconductrice 24 et au moins un transistor de type PFET sur la région semi-conductrice 28. Les figures 5A-5B illustrent une réalisation d'électrodes 81 de grilles sur les régions semi-conductrice 24, 28 dans lesquelles des régions de canal de transistors 30 sont prévues. 3048815 17 On a décrit précédemment à titre d'exemple la réalisation de régions semi-conductrices contraintes pour des transistors NFET et PFET, en particulier en technologie FDSOI, ou de type finFET. Un procédé suivant l'invention peut être adapté à la mise en oeuvre de 5 transistors d'agencement ou d'architectures différentes. Par exemple, on peut fabriquer des transistors à nano-fils ou à empilements de barreaux semi-conducteurs. Dans l'exemple illustré sur les figures 6A-6B, on réalise une ou plusieurs première(s) structure(s) semi-conductrice(s) 78a formée(s) d'un empilement comprenant une alternance de barreaux ou de couche(s) à base du deuxième matériau semi- 10 conducteur 7, en particulier du Silicium Germanium (Sii_xGex), et de couches du matériau semi-conducteur donné 25, en particulier du silicium, de paramètre de maille différent de celui du deuxième matériau semi-conducteur 7. Sur le même support que la ou les premières structures 78a, on réalise ensuite une ou deuxièmes première(s) structure(s) semi-conductrice(s) comprenant un empilement de barreaux ou de couche(s) avec une 15 alternance de couches à base du deuxième matériau semi-conducteur 7, et de couches du matériau semi-conducteur donné 25. Une première structure 78a à alternance de couches ou de barreaux semi-conducteurs empilés peut être formée à partir d'un dispositif tel qu'illustré sur les figures 1C-1D, en effectuant notamment une succession de croissances par épitaxie à 20 partir d'une zone semi-conductrice oblongue 6a. La deuxième structure 78b à alternance de couches ou de barreaux semi-conducteurs empilés peut être également formée à partir d'une zone semi-conductrice oblongue 6b. De même que pour la réalisation des régions semi-conductrices 24, 28 décrites précédemment, l'ordre avec lequel on réalise les structures 78a, 78b peut être 25 inversé. L'un ou l'autre des exemples de réalisation ont été donnés principalement avec comme deuxième matériau semi-conducteur 7: du silicium germanium (Sii_xGex) et comme matériau semi-conducteur donné 25 : du silicium. Un procédé mis en oeuvre suivant l'invention peut prévoir d'utiliser 30 d'autres couples de matériaux semi-conducteurs présentant un désaccord de maille, de 3048815 18 préférence réduit et typiquement inférieur à 3%. Par exemple, on peut prévoir de former une première région semi-conductrice ou structure semi-conductrice contrainte en SixCi_x, sur un même support qu'une deuxième région ou structure semi-conductrice contrainte en Si. Selon un autre exemple, la première région ou structure semi-conductrice est en Ge 5 et sur un même support qu'une deuxième région en GexSn1-x. Selon un autre exemple de couples de matériaux, on peut prévoir par exemple un substrat 1 à base d'InP et comme deuxième matériau 7 semi-conducteur de l'InxGai_xAs avec 0.13 REVENDICATIONS1. Procédé de réalisation d'une structure comprenant une ou plusieurs zones semi-conductrices contraintes apte(s) à former respectivement une ou plusieurs régions de canal de transistor(s), le procédé comprenant des étapes consistant à: a) prévoir un substrat (1) revêtu d'une couche (3) de masquage dotée d'une ou plusieurs premières fentes (4a) dévoilant respectivement une ou plusieurs premières portion(s) semi-conductrice(s) oblongue(s) (6a) en un premier matériau semiconducteur (5) et s'étendant dans une première direction, b) faire croitre un deuxième matériau semi-conducteur (7) ayant un paramètre de maille différent de celui du premier matériau semi-conducteur (5), de sorte à former sur lesdites une ou plusieurs premières portions semi-conductrices oblongues (6a) : un ou plusieurs premiers blocs semi-conducteurs contraints (18a) selon la première direction. 2. Procédé selon la revendication 1, dans lequel la ou les premières portions semi-conductrices oblongues (6a) ont : - une largeur (W1) inférieure à 4 fois l'épaisseur critique de relaxation plastique (hc) du deuxième matériau semi-conducteur (7), - une longueur (L1) d'au moins 20 fois l'épaisseur critique de relaxation plastique (hc) du deuxième matériau semi-conducteur (7). 3. Procédé selon l'une des revendications 1 ou 2, dans lequel à l'étape b), au moins une desdits premiers blocs semi-conducteurs (18a) est formé par croissance d'une bande semi-conductrice (8a) sur une première portion semi-conductrice oblongue (6a) donnée s'étendant dans la première direction et d'une autre bande semiconductrice (8a) sur une autre première portion (6a) semi-conductrice oblongue s'étendant dans la première direction, lesdites bandes semi-conductrices se rejoignant pour former un premier bloc semi-conducteur (18a), le premier bloc semi-conducteur (18a) étant agencé en regard de ladite première portion semi-conductrice oblongue 3048815 20 donnée (8a) et de ladite autre première portion semi-conductrice oblongue (8a) et d'une bande de masquage appartenant à la couche de masquage (3) et séparant ladite première portion semi-conductrice oblongue donnée de ladite autre première portion semiconductrice oblongue. 5 4. Procédé selon la revendication 3, dans lequel ladite bande de masquage séparant ladite première portion semi-conductrice oblongue donnée (8a) de ladite autre première portion semi-conductrice oblongue (8a) a une largeur (A) inférieure à l'épaisseur critique de relaxation plastique (hc) du deuxième matériau semi-conducteur 10 (7). 5. Procédé selon l'une des revendications 1 à 4, dans lequel le deuxième matériau semi-conducteur (7) est formé par croissance épitaxiale isotrope. 15 6. Procédé selon l'une des revendications 1 à 5, dans lequel à l'étape a) la couche de masquage (3) est dotée d'un ou plusieurs deuxièmes fente(s) (4b) dévoilant respectivement une ou plusieurs deuxième(s) portion(s) semi-conductrice(s) oblongue(s) (6b) à base du premier matériau semi-conducteur (5) et s'étendant dans une deuxième direction, orthogonale à la première direction, l'étape b) comprenant la 20 croissance du deuxième matériau semi-conducteur (7) sur lesdites une ou plusieurs deuxième(s) portion(s) semi-conductrice oblongue(s) (6b) de sorte à former au moins un deuxième bloc semi-conducteur contraint (18b) selon la deuxième direction. 7. Procédé selon la revendication 6, dans lequel le paramètre de 25 maille du deuxième matériau semi-conducteur (7) par rapport à celui du premier matériau semi-conducteur (5) est tel que le premier bloc semi-conducteur (18a) et le deuxième bloc semi-conducteur (18b) sont contraints en compression, le procédé comprenant en outre, après l'étape b), une étape de croissance d'un matériau semiconducteur donné (25) sur le deuxième bloc semi-conducteur (18b), le matériau semi- 30 conducteur donné (25) ayant un paramètre de maille différent de celui du deuxième 3048815 21 matériau semi-conducteur (7) de sorte à former une région semi-conductrice (24) contrainte en tension sur le deuxième bloc semi-conducteur (18b). 8. Procédé selon la revendication 7, dans lequel le deuxième 5 matériau semi-conducteur (7) est à base de Sii_xGex (avec x > 0) et le matériau semi- conducteur donné (25) est du silicium. 9. Procédé selon l'une des revendications 7 ou 8, dans lequel le procédé comprend en outre, après l'étape b), une étape de croissance du deuxième 10 matériau semi-conducteur (7) sur le premier bloc semi-conducteur (18a). 10. Procédé selon l'une des revendication 7 à 9, dans lequel après formation du premier bloc (18a) et du deuxième bloc (18b) semi-conducteur, le premier bloc semi-conducteur (18a) et le deuxième bloc semi-conducteur (18b) sont recouverts 15 respectivement d'une première région semi-conductrice (28) et d'une deuxième région semi-conductrice (24), le procédé comprenant en outre après formation de la première région semi-conductrice (28) et/ou de la deuxième région semi-conductrice (24), la formation d'au moins une grille (31a, 31b) sur la première région semi-conductrice (28) et/ou sur la deuxième région semi-conductrice (24). 20 11. Procédé selon l'une des revendications 7 à 9, dans lequel le procédé comprend en outre, après l'étape b), des étapes de : - formation d'une couche isolante (63) sur le premier bloc semiconducteur (18a) et sur le deuxième bloc semi-conducteur (18b), 25 - collage de la couche isolante (63) sur un support (66), - retrait dudit substrat (1). 12. Procédé selon la revendication 11, dans lequel après formation du premier bloc (18a) et du deuxième bloc (18b) semi-conducteur, le premier bloc semi- 30 conducteur (18a) et le deuxième bloc semi-conducteur (18b) sont recouverts 3048815 22 respectivement d'une première région semi-conductrice (28) et d'une deuxième région semi-conductrice (24), le procédé comprenant en outre après retrait du substrat (1) une gravure du premier bloc semi-conducteur (18a) et du deuxième bloc semi-conducteur (18b) de sorte à dévoiler respectivement la première région semi-conductrice (28) et la 5 deuxième région semi-conductrice (24). 13. Procédé selon la revendication 12, dans lequel préalablement à la formation de la première région semi-conductrice (28), on forme une couche d'arrêt de gravure sur ledit premier bloc semi-conducteur (18a), ladite couche d'arrêt de gravure 10 étant à base du premier matériau semi-conducteur (5). 14. Procédé selon l'une des revendications 11 à 13, dans lequel après avoir dévoilé la première région semi-conductrice (28) et la deuxième région semiconductrice (24), on forme une ou plusieurs grilles de transistor(s) sur la première région 15 semi-conductrice (28) et la deuxième région semi-conductrice (24). 15. Procédé selon l'une des revendications 1 à 14, dans lequel après formation desdits un ou plusieurs premiers blocs semi-conducteurs, on forme sur le premier bloc semi-conducteur un empilement comprenant une alternance de barreaux à 20 base d'un matériau semi-conducteur donné et du deuxième matériau semi-conducteur. 16. Procédé selon l'une des revendications 1 à 15, le procédé comprenant en outre des étapes de : - formation d'un masque isolant (33) sur le premier bloc semi- 25 conducteur (18a), le masque isolant comportant un ou plusieurs trous en regard respectivement d'une ou plusieurs premières portion(s) semi-conductrice(s) oblongue(s), - formation de barreaux semi-conducteurs dans lesdits un ou plusieurs trous, par croissance du deuxième matériau semi-conducteur ou d'un matériau semiconducteur donné (25) ayant un paramètre de maille différent de celui du deuxième 30 matériau semi-conducteur (7).