FR 3040499 A1 20170303 FR 1557883 A 20150824 1 Circuit intégré comprenant un dispositif actif de confinement d'un flux lumineux Des modes de mise en oeuvre et de réalisation de l'invention concernent les circuits intégrés, et plus particulièrement les dispositifs actifs intégrés de confinement d'un flux lumineux tel qu'un faisceau laser. Des exemples non limitatifs de dispositifs actifs de confinement comprennent des guides d'ondes par exemple incorporés au sein de modulateurs optiques ou bien de résonateurs en anneau. Actuellement, les dispositifs actifs de confinement d'un flux lumineux comportent souvent des structures à base de nervures de confinement (« rib structure » en anglais). Par exemple, des résonateurs actifs en anneau comportant une structure de nervure de confinement sont largement utilisés dans des différentes plateformes photoniques intégrées sur silicium. Une structure à base de nervure de confinement comprend généralement une nervure de confinement séparée de deux zones dopées par deux tranchées réalisées dans un film semiconducteur d'un substrat semiconducteur ayant un indice de réfraction élevé. Les deux tranchées possèdent généralement une profondeur uniforme dépendant des configurations et architectures des autres dispositifs présents dans le circuit intégré. Les parois de la nervure de confinement déterminent le confinement horizontal du mode de propagation du flux lumineux tandis que les interfaces du film semiconducteur (c'est-à-dire, l'interface de la face supérieure de cette nervure et l'interface de la face inférieure de la dalle (« slab »)) avec des couches supérieures et inférieures déterminent le confinement vertical du mode de propagation. En dépit d'un bon fonctionnement pour des coupleurs à réseau (« grating coupler » en anglais), les structures actives de nervure avec des tranchées peu profondes souffrent généralement d'une faible efficacité à cause de mauvais confinements horizontaux. Par conséquence, de très longs dispositifs sont nécessaires pour moduler 3040499 2 correctement le flux lumineux. Il en résulte des pertes optiques à cause de la dispersion de l'énergie du flux lumineux le long du parcours. En outre, le flux lumineux ne peut pas être courbé facilement et un rayon de courbure supérieur à 40 .im est généralement nécessaire. 5 Des structures à base de nervures avec des tranchées profondes présentent par contre un bon confinement optique et un rayon de courbure de l'ordre de 5 i.tm peut être utilisé, sans pertes optiques excessives. Cependant, une résistance électrique plus élevée de la dalle 10 semiconductrice est constatée par rapport à une configuration à tranchées peu profondes même si le film semiconducteur est fortement dopé, ce qui conduit à une résistance électrique d'accès élevée à la structure active de nervure. Par ailleurs, si on réduit l'ouverture des tranchées, c'est-à-dire 15 la distance entre la nervure de confinement et une des deux zones dopées, on aura des effets parasites dans la partie d'interconnexion (BEOL : Back End Of Lines) du circuit intégré, résultant également en des pertes importantes. En pratique, un modulateur en anneau compatible avec la 20 norme IEEE Datacom nécessite un rayon d'anneau relativement petit afin d'obtenir une petite empreinte sur silicium. Ceci implique d'avoir un bon confinement dans le guide d'ondes afin d'éviter les pertes latérales dans les courbes. Comme les modulateurs en anneau doivent en outre être adressés électriquement, on doit utiliser des guides 25 d'ondes du type nervure car une structure en ruban ne convient pas. Par ailleurs, la double condition de faibles pertes et de petit rayon de courbure impose l'utilisation de tranchées profondes Toutefois, la dalle semiconductrice doit être la plus épaisse possible de façon à réduire la résistance d'accès. 30 On aboutit donc à une contradiction. Ainsi, selon un mode de réalisation, il est proposé de former une structure à nervure de confinement permettant avantageusement d'assurer un bon confinement optique ainsi qu'une faible résistance 3040499 3 d'accès, ce qui la rend compatible en particulier pour des modulateurs en anneau conforme à la norme IEEE Datacom. Selon un aspect, il est proposé un circuit intégré, comprenant dans un substrat semi-conducteur un dispositif actif de confinement 5 d'un flux lumineux comportant une nervure de confinement séparée de deux zones dopées par deux tranchées, chaque zone dopée comportant une zone de prise de contact sur une face supérieure de cette zone dopée. Selon une caractéristique générale de cet aspect chaque 10 tranchée s'évase depuis sa paroi de fond vers la face supérieure de la zone dopée correspondante. Selon un mode de réalisation, cet évasement peut être obtenu par le fait que la paroi de chaque tranchée située du côté de la zone dopée correspondante, a un profil étagé. 15 Avantageusement, le profil étagé peut définir avec la paroi située du côté de la nervure de confinement au moins une première partie de tranchée et une deuxième partie de tranchée, la première partie de tranchée étant plus profonde et plus étroite que la deuxième partie de tranchée. 20 Bien entendu un plus grand nombre de parties de tranchées pourrait être envisagé. Selon un mode de réalisation, l'ouverture de la première partie de tranchée est inférieure à 400 nm et l'ouverture totale (ouverture de la deuxième partie de tranchée par exemple) de chaque tranchée est 25 supérieure à 1,5 p.m. Les parties du substrat semi-conducteur respectivement sous-jacentes auxdites première et deuxième parties de tranchée possèdent par exemple respectivement une première épaisseur de l'ordre de 50 à 70 nm et une deuxième épaisseur de l'ordre 120 à 180 nm. 30 Le substrat semi-conducteur peut avantageusement être un film semiconducteur d'un substrat de type silicium sur isolant (SOI : Silicon On Insulator). D' autre avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de 3040499 4 réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - la figure 1 illustre schématiquement un mode de réalisation d'un circuit intégré selon l'invention, et, 5 - les figures 2 à 7 illustrent schématiquement différentes étapes d'un exemple de procédé de fabrication d'un circuit intégré selon l'invention. Sur la figure 1 qui est une coupe transversale schématique, la référence IC désigne un circuit intégré comprenant un dispositif actif 10 DA de confinement d'un flux lumineux, par exemple un résonateur en anneau, disposé dans un substrat formé ici d'un film semiconducteur F. Le substrat est un substrat S de type silicium sur isolant (SOI : Silicon On Insulator) comprenant le film semiconducteur F, par 15 exemple en silicium, situé au-dessus d'une couche isolante enterrée BOX, communément désignée sous l'acronyme anglosaxon de « BOX » (« Buried OXide ») elle-même située au-dessus d'un substrat porteur SP, par exemple un caisson semiconducteur, qui permet d'assurer la rigidité du circuit intégré IC compte tenu des faibles épaisseurs du 20 film semiconducteur F et de la couche isolante enterrée BOX. Le film semiconducteur F a par exemple une épaisseur de 300 nm. Le dispositif actif DA comporte une nervure de confinement NC séparée de deux zones dopées ZD par deux tranchées T. Chaque tranchée s'évase depuis sa paroi de fond PF vers une 25 face supérieure FS de la zone dopée ZD correspondante. Dans ce mode de réalisation, l'évasement est obtenu par un profil étagé de la paroi PA de chaque tranchée T située du côté de la zone dopée ZD correspondante. Un tel profil étagé permet d'avoir au moins une première partie 30 P1 de tranchée et une deuxième partie P2 de tranchée. La première partie P1 de tranchée est située à côté de la nervure de confinement NC et est plus profonde que la deuxième partie P2 de tranchée. Une telle première partie P1 de tranchée profonde permet avantageusement d'assurer un bon confinement optique pour des flux 3040499 5 lumineux FL dans la nervure de confinement NC ainsi qu'un rayon de courbure faible, par exemple de l'ordre de 5 i.tm. L'ouverture 01 de la première partie P1 de tranchée est avantageusement inférieure à 400 nm, par exemple de l'ordre de 300 nm. La dalle semiconductrice 5 SS1 sous-jacente à la première partie P1 de tranchée présente une épaisseur relativement faible, par exemple de l'ordre de 50 à 70 nm. La deuxième partie P2 de tranchée située au-dessus de la première partie P1 présente une profondeur plus faible que celle de la première partie P1 et la dalle semiconductrice SS2 sous-jacente à la 10 deuxième partie P2 est donc relativement plus épaisse, par exemple une épaisseur égale à la moitié de l'épaisseur du film semiconducteur F, à 20% près, soit dans l'exemple d'un film semiconducteur F de 300 nm, une épaisseur de l'ordre de 120 à 180 nm. Une telle structure de la deuxième partie P2 permet 15 avantageusement de réduire la résistance d'accès du dispositif actif DA tout en assurant le bon confinement optique de la nervure de confinement NC. L'ouverture totale OT de chaque tranchée, c'est-à-dire ici l'ouverture 02 de la deuxième partie P2, est par exemple supérieure à 1,5 i.tm afin d'éviter des interactions de modes. 20 Bien que l'on n'ait décrit ci-avant un profil étagé n'ayant qu'un seul palier, on pourrait également prévoir, si nécessaire, plusieurs paliers associés à des parties de tranchées ayant des profondeurs progressivement réduites en direction de la zone dopée ZD correspondante. 25 Chaque zone dopée ZD comporte en outre une zone de prise de contact sur la face supérieure FS de cette zone dopée ZD, par exemple une zone siliciurée ZPC, pour recevoir un contact PC. On se réfère maintenant aux figures 2 à 6 pour illustrer un exemple de procédé de fabrication d'un circuit intégré IC selon 30 l' invention. La figure 2 montre un substrat S de type silicium sur isolant (SOI : Silicon On Insulator) prévu pour une réalisation du circuit intégré IC selon l'invention. 3040499 6 Le substrat S de type SOI comporte le film semiconducteur F situé sur la couche isolante enterrée BOX elle-même située au-dessus du substrat porteur SP. On réalise tout d'abord un dépôt de masque dur MI sur le film 5 semiconducteur F, par un procédé usuel du domaine des semi- conducteurs, tels que PVD (Physical Vapor Deposition), CVD (Chemical Vapor Deposition) ou de couches atomiques communément connu par l'homme du métier sous l'acronyme anglosaxon « ALD » (« Atomic Layer Deposition »). Le masque dur MI peut être une 10 couche de matériau isolant, par exemple du nitrure de silicium. Pour la réalisation des tranchées T on protège les zones prévues pour la nervure de confinement NC et les zones dopées ZD par des premiers blocs de résine BR1 formés classiquement par photolithographie. 15 On effectue (figure 3) ensuite une première gravure anisotrope GV1 de la couche de matériau isolant MI et du film F semiconducteur de façon à former des tranchées initiales Ti séparant la nervure de confinement NC et les zones dopées ZD. Cette gravure anisotrope sélective peut être une gravure sèche du type gravure ionique réactive 20 (« RIE : Reactive-Ion Etching ») bien connue de l'homme de métier. Puis, on forme par photolithographie des deuxièmes blocs de résine BR2 remplissant partiellement les tranchées T1 afin de protéger les parties de tranchées situées à côté des zones dopées ZD, comme illustré sur la figure 4. 25 On effectue (figure 5) à nouveau une deuxième gravure anisotrope GV2 du film semiconducteur F de façon à obtenir les premières parties P1 de tranchées. On enlève (figure 6) ensuite les premiers et deuxièmes blocs de résine BR1 et BR2 de façon à former les deuxièmes parties P2 de 30 tranchée. Il convient de noter que la première partie P1 de tranchée est plus profonde et plus étroite que la deuxième partie P2 de tranchée. De ce fait, les parois PA des tranchées situées du côté des zones dopées ZD possèdent des profils étagés et chaque tranchée T 3040499 7 s'évase depuis sa paroi de fond PF vers une face supérieure FS de la zone dopée ZD correspondante. Puis, on enlève (figure 7) la couche de matériau isolant MI et on forme les zones dopées ZD par une implantation de dopants 5 appropriés. Enfin, on réalise des zones de prise de contact ZPC sur les faces supérieures FS des zones dopées ZD pour les contacts PC, comme illustré sur la figure 7. Ainsi, on obtient un circuit intégré IC comprenant un dispositif actif DA de confinement d'un flux lumineux dont le profil évasé (par 10 exemple étagé) de chaque tranchée permet d'obtenir un bon confinement optique ainsi qu'une faible résistance d'accès du dispositif actif DA. REVENDICATIONS1. Circuit intégré (IC), comprenant dans un substrat (F) semiconducteur, un dispositif actif (DA) de confinement d'un flux lumineux comportant une nervure de confinement (NC) séparée de deux zones dopées (ZD) par deux tranchées (T), chaque zone dopée (ZD) comportant une zone de prise de contact (PC) sur une face supérieure (FS) de cette zone dopée (ZD), caractérisé en ce que chaque tranchée (T) s'évase depuis sa paroi de fond (PF) vers la face supérieure (FS) de la zone dopée (ZD) correspondante. 2. Circuit intégré (IC) selon la revendication 1, dans lequel la paroi (PA) de chaque tranchée (T) située du côté de la zone dopée (ZD) correspondante à un profil étagé. 3. Circuit intégré (IC) selon la revendication 2, dans lequel le profil étagé définit avec la paroi (PA) située du côté de la nervure de confinement (NC) au moins une première partie (P1) de tranchée et une deuxième partie (P2) de tranchée, la première partie (P1) de tranchée étant plus profonde et plus étroite que la deuxième partie (P2) de tranchée. 4. Circuit intégré (IC) selon la revendication 3, dans lequel l'ouverture (01) de la première partie (P1) de tranchée est inférieure à 400 nm et l'ouverture totale (OT) de chaque tranchée T est supérieure à 1,5 pm. 5. Circuit intégré (IC) selon la revendication 3 ou 4, dans lequel les parties de substrat semiconducteur (S S1 et S S2) respectivement sous-jacentes auxdites première (P1) et deuxième parties (P2) de tranchée possèdent respectivement une première épaisseur de l'ordre de 50 à 70 nm et une deuxième épaisseur de l'ordre 120 à 180 nm. 6. Circuit intégré (IC) selon l'une quelconque des revendications précédentes, dans lequel le substrat (F) semi- conducteur est un film semiconducteur d'un substrat de type silicium sur isolant (S).