FR 3038131 A1 20161230 FR 1555921 A 20150626 1 DISPOSITIF DE PROTECTION AMELIORÉ CONTRE LES DÉCHARGES ÉLECTROSTATIQUES. Des modes de réalisation de l'invention concernent les dispositifs électroniques, et notamment ceux destinés à la protection des composants contre les décharges électrostatiques (ESD : ElectroStatic Discharge). Dans le domaine de la microélectronique, une décharge électrostatique peut se produire tout au long de la vie d'un circuit intégré, et constituer un vrai problème pour la fiabilité de ce circuit intégré, ainsi qu'une cause majeure de défaillance. Une décharge électrostatique se traduit généralement par un pic de courant plus ou moins important et plus ou moins court. Un dispositif de protection ESD vise à absorber autant que possible ce pic de courant afin d'éviter autant que possible une circulation de ce courant dans le composant ou une surtension éventuelle. Plusieurs solutions sont possibles pour réaliser un dispositif de protection contre les décharges électrostatiques. On peut par exemple utiliser un transistor MOS à fonctionnement hybride tel que celui décrit dans la demande PCT/EP2011/050740, éventuellement associé à un thyristor, ou encore un transistor MOS classique avec son circuit de déclenchement. Dans certains cas, le dispositif de protection se bloque et le courant généré par la décharge ESD ne peut plus le traverser. Il en résulte alors une surtension résiduelle aux bornes du composant ce qui peut être dommageable pour ce dernier. Ce blocage prématuré du dispositif de protection peut se produire lorsque l'intensité du courant diminue par exemple en fin d'impulsion ESD ou bien pour des impulsions ESD de faible intensité. Selon un mode de réalisation, il est proposé un dispositif électronique capable de protéger un composant contre des décharges électrostatiques, tout en limitant autant que possible le risque d'apparition éventuelle de surtension résiduelle ou à tout le moins 3038131 2 d'en réduire le niveau en deçà d'un seuil acceptable pour le composant à protéger. Selon un aspect, il est proposé un dispositif électronique comprenant une première borne de dispositif et une deuxième borne de 5 dispositif et des moyens électroniques couplés entre les deux bornes de dispositif. Les moyens électroniques comprennent un circuit de protection contre les décharges électrostatiques et un premier circuit résistifcapacitif permettant le déclenchement dudit circuit de protection en 10 présence d'une impulsion de courant entre les première et deuxième bornes de dispositif. Selon une caractéristique générale de cet aspect, le dispositif électronique comprend un circuit de contrôle configuré pour ralentir une décharge du circuit résistif-capacitif en présence du circuit de 15 protection dans son état déclenché. Les inventeurs ont en effet observé que l'apparition de la surtension résiduelle pouvait provenir de la décharge trop rapide du circuit résistif capacitif lorsque celui-ci est associé au circuit de protection pour permettre son déclenchement. 20 En d'autres termes, selon cet aspect on se distingue de l'art antérieur par le fait que l'on permet au circuit de protection de rester enclenché plus longtemps, y compris lorsque la valeur d'intensité de la décharge électrostatique devient plus faible. Par exemple, le deuxième circuit est configuré pour ralentir 25 ladite décharge en augmentant la valeur résistive du circuit résistif- capacitif. A cet égard le deuxième circuit peut comprendre un transistor de contrôle inséré dans le chemin résistif du circuit résistif-capacitif et configuré pour être dans son état bloqué en présence du circuit de 30 protection dans son état déclenché de façon à augmenter la valeur résistive du circuit résistif-capacitif. Selon un mode de réalisation, le circuit résistif-capacitif comprend un condensateur couplé à ladite première borne de dispositif 3038131 3 et une première résistance couplée à la deuxième borne de dispositif, et le circuit de contrôle comprend ledit transistor de contrôle connecté en série entre le condensateur et la première résistance, 5 une deuxième résistance couplée à ladite première borne de dispositif, et un premier transistor ayant une première électrode couplée à ladite deuxième résistance, une deuxième électrode couplée à ladite deuxième borne de dispositif, 10 et une électrode de commande couplée au noeud commun entre le condensateur et le transistor de contrôle, l'électrode de commande du transistor de contrôle étant couplée à la première électrode du premier transistor, la valeur de la deuxième résistance étant supérieure à la 15 valeur résistive du premier transistor à l'état passant, préférentiellement un rapport d'au moins 6. Le transistor de contrôle et le premier transistor peuvent être des transistors NMOS. Plusieurs modes de réalisation sont possibles pour le circuit de 20 protection. Ainsi le circuit de protection peut comporter un transistor MOS classique ou bien un module de protection, seul ou associé à un thyristor. Le module de protection peut comporter un transistor MOS à 25 fonctionnement hybride. Plus précisément, selon un mode de réalisation, le module de protection possède une première borne de module couplée à ladite première borne de dispositif et une deuxième borne de module couplée à la deuxième borne de dispositif et un transistor MOS ayant une 30 première électrode, une deuxième électrode, une grille et incluant un transistor bipolaire parasite, le transistor MOS ayant sa première électrode couplée à la première borne de module, sa deuxième électrode couplée à la deuxième borne de module et étant configuré en outre pour, en présence d'une impulsion de courant entre les deux 3038131 4 bornes de module, fonctionner dans un mode hybride incluant un fonctionnement du type MOS dans un mode sousseuil et un fonctionnement du transistor bipolaire parasite. Bien que différentes configurations du transistor MOS 5 fonctionnement hybride soient possible, il est préférable, notamment pour des raisons de stabilité, de choisir une configuration dans laquelle la grille et le substrat du transistor MOS sont reliés ensemble à la deuxième borne de module par l'intermédiaire d'une résistance qui est alors avantageusement ladite première résistance du circuit résistif- 10 capacitif. Ainsi selon un mode de réalisation la première électrode du transistor MOS est son drain, la grille et le substrat du transistor MOS sont reliés ensemble à la deuxième borne de module par l'intermédiaire dudit transistor de contrôle et de ladite première 15 résistance et ledit condensateur du réseau résistif-capacitif comprend le condensateur drain-grille du transistor MOS. Lorsque le circuit de protection est formé uniquement par le module de protection, la première borne de module est la première borne de dispositif et la deuxième borne de module est la deuxième 20 borne de dispositif. Lorsque le circuit de protection comprend un thyristor déclenchable par le module de protection, l'anode du thyristor est selon un mode de réalisation couplée à la première borne de dispositif, la cathode du thyristor est couplée à la deuxième borne de dispositif et 25 la gâchette du thyristor est connectée à la première borne de module, la deuxième borne de module étant la deuxième borne de dispositif. Lorsque le circuit de protection comprend un transistor MOS classique, celui-ci est selon un mode de réalisation couplé entre la première et la deuxième bornes de dispositif, et sa grille est reliée au 30 noeud commun entre ledit condensateur et ladite première résistance. Dans certaines applications, le condensateur seul peut ne pas être suffisant pour déclencher le transistor MOS. Dans ces cas là, le circuit de protection comprend en outre une chaîne d'inverseurs connectés en série entre ledit noeud commun et la grille du transistor 3038131 5 de protection et l'électrode de commande du premier transistor est connectée à la fois aux électrodes de commande du premier inverseur de la chaîne et au noeud commun entre le condensateur et le transistor de contrôle 5 Préférentiellement, le dispositif électronique est réalisé de façon intégré. D' autres avantages et caractéristiques de l' invention apparaitront à l'examen de la description détaillée de mode de mise en oeuvre et de réalisation, nullement limitatifs et des dessins annexés sur 10 lesquels : - Les figures 1 à 5 illustrent schématiquement des modes de réalisation de l'invention. Sur la figure 1, la référence DIS désigne un dispositif électronique formant un dispositif de protection d'un composant 15 électronique CMP, contre les décharges électrostatiques (« Electrostatic Discharges » : ESD selon un acronyme anglosaxon). Le composant CMP est connecté à une première borne B1 et à une deuxième borne B2 du dispositif DIS. A titre indicatif, lorsque le composant CMP est en 20 fonctionnement, la borne B1 peut être reliée à une tension Vp positive et la borne B2 peut être reliée à une tension Vn négative ou égale à zéro (la masse). Lorsque le composant CMP n'est pas en fonctionnement, il peut être soumis à une décharge électrostatique se traduisant 25 typiquement par une impulsion très brève de courant IMP (typiquement quelques microsecondes) dont le pic de courant est de l'ordre par exemple de 2 ampères et intervient typiquement au bout de 10 nanosecondes. Typiquement cela correspond par exemple à une différence de potentiel impulsionnelle appliquée entre les bornes B1 et 30 B2 au travers d'un circuit équivalent R-L-C, dont le pic de tension se produit au bout de 10 nanosecondes avec une intensité de 1 à 4 kVolts HBM, par exemple 4 kVolts HBM pour 2,5 ampères. On rappelle ici que les lettres HBM sont l'abréviation de l'acronyme anglosaxon « Human Body Model » bien connu de 3038131 6 l'homme du métier et désignent notamment un circuit électrique visant à modéliser une décharge électrostatique délivrée par un être humain et habituellement utilisé pour tester la sensibilité des dispositifs aux décharges électrostatiques. Ce circuit électrique HBM, qui est le 5 circuit R-L-C équivalent mentionné ci-avant et auquel on applique une forte tension, comporte notamment un condensateur de 100 pF qui se décharge à travers une résistance de 1,5 kilo-ohms dans le dispositif à tester. Ainsi, dans le cas présent, une décharge électrostatique de 4 kilovolts HBM signifie que l'on applique au circuit électrique HBM 10 une différence de potentiel de 4 kilovolts. Il convient alors que cette impulsion de courant IMP circule à travers le dispositif DIS et non à travers le composant CMP à protéger. Le dispositif DIS vise ici à absorber autant que possible cette 15 impulsion de courant et à limiter le risque d'apparition d'une surtension résiduelle aux bornes du composant CMP, ou à tout le moins d'en réduire le niveau en dessous d'un seuil acceptable par le composant. Le composant DIS comporte par conséquent des moyens 20 électroniques couplés entre les deux bornes B1 et B2 qui, comme illustrés en particulier sur la figure 2, comprennent un circuit de protection CP comportant un module de protection MP associé à un circuit résistif capacitif RC qui permet de détecter l'évènement ESD et de déclencher le circuit de protection. 25 Comme il sera vu ci-après, le module de protection et le circuit résistif-capacitif RC peuvent être soit distincts, soit incorporés l'un à l'autre. Comme on le verra plus en détails ci-après, le module de protection peut comporter un transistor MOS à fonctionnement 30 hybride, seul ou associé à un thyristor. En variante le module de protection peut être remplacé par un transistor MOS classique. Le dispositif DIS comprend par ailleurs un circuit de contrôle CC couplé au circuit RC afin de limiter la décharge du condensateur du circuit RC à 3038131 7 travers la résistance de ce même circuit RC, et donc d'augmenter la durée durant laquelle le circuit de protection CP est dans un état déclenché, ce qui permet de limiter le risque d'apparition d'une surtension résiduelle aux bornes du composant CMP, ou à tout le moins d'en réduire le niveau 5 en dessous d'un seuil acceptable par le composant. La figure 3 illustre un mode de réalisation de l'invention dans lequel le module de protection MP comprend une première et une deuxième borne de module BM1 et BM2, et un transistor MOS TR1 à fonctionnement hybride. 10 Dans ce mode de réalisation, la première borne de module BM1 est la première borne de dispositif Bl, et la deuxième borne de module BM2 est la deuxième borne de dispositif B2. Le drain D1 du transistor TR1 est couplé à la première borne B1 tandis que la source Si de ce transistor TR1 est couplée à la 15 deuxième borne B2. Le transistor TR1 inclut un transistor bipolaire parasite dont le collecteur correspond au drain D1 du transistor TR1, dont l'émetteur correspond à la source Si du transistor TR1, et dont la base correspond au substrat du transistor TR1. 20 Le transistor TR1 est configuré pour, en présence d'une impulsion de courant IMP entre les deux bornes B1 et B2, fonctionner dans un mode hybride qui inclut un fonctionnement du type MOS dans un mode sous-seuil et un fonctionnement du transistor bipolaire parasite. 25 Plusieurs configurations sont possibles pour le transistor TR1, et sont notamment décrites dans la demande PCT/EP2011/050740; l'homme du métier pourra s'y référer à toute fin utile. Dans ce mode de réalisation, la grille G1 et le substrat B (ou « Bulk » selon une dénomination anglosaxonne bien connue de 30 l'homme du métier) sont reliés et couplés à la borne B2 par la résistance Rl. Le circuit résistif capacitif RC comprend le condensateur CEG formé par le drain D1 et la grille G1 du transistor TR1, et la résistance R1 couplée à la deuxième borne B2. 3038131 8 La tension grille-source VGS du transistor MOS reste inférieure à la tension de seuil VT du transistor tandis qu'on applique une tension entre le substrat B et la source S du transistor TR une tension VBS non nulle de façon à activer le transistor bipolaire parasite. 5 Lors d'un événement ESD entre la première borne B1 et la deuxième borne B2, La décharge électrostatique est transmise par le biais de la capacité drain-substrat CDB sur le substrat du transistor TR1 et par la capacité drain-grille CDG sur la grille G1 du transistor TR1. 10 La présence de la capacité CDB, qui est très grande par rapport à la capacité CDG (A titre indicatif, pour une technologie 40 nanomètres, on a une capacité CDB=10-1° F/m et une capacité CDG égale à 10-13 F/m.) ainsi que la connexion entre le substrat et la grille du transistor TR1 permet d'avoir des effets bipolaire et MOS 15 conjugués et amplifiés. En effet puisque la capacité CDB est très grande par rapport à la capacité CDG, l'impulsion transmise sur la grille est plus faible que celle transmise sur le substrat. La présence de la connexion entre la grille G1 et le substrat B permet à la grille de se polariser davantage (par le biais de l'impulsion transmise via la 20 capacité CDG et par le biais de l'impulsion transmise sur le substrat) et par conséquent d'amplifier ces effets conjugués, car plus la tension de grille se rapproche de la tension de seuil du transistor MOS, plus le gain en courant augmente. Le circuit de contrôle CC comporte un transistor de contrôle 25 TR2 monté en série entre la résistance R1 et le condensateur CDG, son drain étant directement connecté à la grille du transistor TR1, et sa source étant directement connectée à la résistance Rl. Il comprend également une deuxième résistance R2 qui est connectée directement à la première borne B1 et directement à la 30 grille du transistor de contrôle TR2, par exemple un transistor NMOS. Un transistor TR3, par exemple un transistor NMOS ; est directement connecté entre la résistance R2 (via son drain D3) et la borne B2 via sa source S3. Sa grille G3 est reliée à la grille G1 du transistor TR1. 3038131 9 En l'absence du circuit de contrôle CC, si la grille de TRI était directement connectée à la résistance R1, le condensateur CDG se déchargerait trop rapidement au travers de la résistance R1 et le transistor TRI deviendrait bloqué avant la fin de l'événement ESD. Le 5 courant résiduel de l'impulsion électrostatique provoquerait alors une surtension aux bornes du composant. Cependant, dans ce mode de réalisation, les grilles G1 et G3 des transistors TRI et TR3 étant directement connectées, le transistor TR3 devient également passant lors de l'impulsion IMP. Ainsi, la 10 grille du transistor TR2 se trouve reliée à la masse, faisant passer le transistor TR2 à l'état bloqué. Le condensateur CDG ne peut donc plus se décharger au travers de la résistance R1 (aux fuites près), ce qui permet de maintenir le transistor TRI à l'état passant plus longtemps. 15 Il convient de noter que pour obtenir un tel fonctionnement, la valeur résistive de R2 est supérieure à celle du transistor TR3 à l'état passant. Par exemple, la valeur résistive de R2 est de 1000 S2 et celle du transistor TR3 à l'état passant est de 1 SI La figure 4 illustre un mode de réalisation dans lequel le 20 circuit de protection est couplé entre les première et deuxième bornes de dispositif B1 et B2, et comprend un module de protection MP tel que décrit à la figure 3 et un thyristor TH couplé entre la première borne de dispositif B1 et la deuxième borne de dispositif B2. Le module de protection est utilisé ici comme moyen de 25 déclenchement du thyristor TH. La première borne de module BM1 est couplée à la gâchette TRG du thyristor TH, et la deuxième borne de module est la deuxième borne de dispositif. L'anode du thyristor TH est directement connectée à la 30 première borne de dispositif B1 et la cathode est directement connectée à la deuxième borne de dispositif B2. Un thyristor comporte 4 couches semi-conductrices, alternativement dopées P et N, de manière à avoir une succession P-N- 3038131 10 P-N entre l'anode et la cathode. La gâchette TRG est ici connectée à la couche N située entre les deux couches P. Lors de l'apparition d'une décharge électrostatique ESD entre la borne B1 et la borne B2, la première jonction PN du thyristor est 5 conductrice tandis que la jonction NP est en inverse. Le thyristor est donc bloqué. L'impulsion de courant IMP circule donc entre l'anode du thyristor TH et sa gâchette TRG, venant déclencher le transistor TR1 du module de protection MP selon le fonctionnement expliqué 10 précédemment. La gâchette TRG se retrouve donc tirée au point froid (la masse), une partie de l'impulsion en courant IMP passe par la gâchette TRG ce qui rend passant la jonction NP à un certain niveau de courant et rend par conséquent le thyristor passant. Selon le mode de fonctionnement expliqué précédemment, le 15 circuit de contrôle permet d'augmenter la durée durant laquelle le transistor TR1 est passant par le blocage du transistor TR2, et de conduire le courant restant de l'impulsion IMP lorsque le thyristor TH se bloque. Ce courant passe par la gâchette TRG, mais n'est plus assez élevé pour déclencher le thyristor à nouveau. 20 La figure 5 représente un mode de réalisation de l'invention, dans lequel le circuit de protection CP comporte un transistor TR couplé entre les bornes B1 et B2, par exemple un transistor MOS dont le drain D est directement connecté à la première borne B1 et la source S est directement connectée à la deuxième borne B2. 25 Il comprend en outre le circuit résistif-capacitif RC comportant un condensateur C et une résistance R1 montés en série entre les bornes B1 et B2. Il comprend également un circuit de contrôle CC tel que décrit à la figure 3, dont le transistor TR2 est monté en série entre le 30 condensateur C et la résistance Rl. L'électrode du condensateur commune avec le drain D2 du transistor TR2 est reliée à l'entrée d'une chaîne AMP d'inverseurs MOS INV1, INV2 dont la sortie est directement connectée à la grille G du transistor TR. 3038131 11 Lors d'un événement ESD, l'impulsion de courant IMP circulant entre la première borne B1 et la deuxième borne B2 est transmise par le biais du condensateur C et de la chaîne AMP sur la grille G du transistor TR, le rendant ainsi passant. 5 Le courant IMP est ainsi absorbé par le transistor TR. L'impulsion IMP est également transmise à la grille G3 du condensateur TR3, le rendant passant. Ainsi, la grille du condensateur TR2 est à la masse, bloquant le transistor TR2 ce qui empêche (aux fuites près) la décharge du condensateur C au travers de la résistance 10 Rl. Il convient de noter ici que lors de l'impulsion IMP, la sortie du premier inverseur INV1 est à l'état bas rendant passant le transistor PMOS du deuxième inverseur INV2. De ce fait l'impulsion IMP polarise également la grille du transistor TR ce qui contribue 15 efficacement à le rendre passant. Bien qu'il ait été décrit ici des modes de réalisation impliquant l'utilisation de transistors NMOS, l'invention est compatible avec tout type de transistor MOS. REVENDICATIONS1. Dispositif électronique comprenant une première et une deuxième borne (B1 , B2) de dispositif et des moyens électroniques couplés entre les deux bornes de dispositif, les moyens électroniques comprenant un circuit de protection (CP) contre les décharges électrostatiques et un circuit résistif-capacitif (RC) permettant le déclenchement dudit circuit de protection (CP) en présence d'une impulsion de courant entre les première et deuxième bornes (B1, B2) de dispositif, caractérisé en ce qu'il comprend un circuit de contrôle (CC) configuré pour ralentir une décharge du circuit résistif-capacitif (RC) en présence du circuit de protection (CP) dans son état déclenché. 2. Dispositif selon la revendication 1, dans lequel le circuit de contrôle (CC) est configuré pour ralentir ladite décharge en augmentant la valeur résistive du circuit résistif capacitif (RC). 3. Dispositif selon la revendication 2, dans lequel le circuit de contrôle (CC) comprend un transistor (TR2) de contrôle inséré dans le chemin résistif du circuit résistif capacitif (RC) et configuré pour être dans son état bloqué en présence du circuit de protection (CP) dans son état déclenché de façon à augmenter la valeur résistive du circuit résistif capacitif (RC). 4. Dispositif selon la revendication 3, dans lequel le circuit résistif capacitif (RC) comprend un condensateur (C) couplé à ladite première borne de dispositif (B1) et une première résistance (R1) couplée à la deuxième borne de dispositif (B2), et le circuit de contrôle (CC) comprend ledit transistor de contrôle (TR2) connecté en série entre le condensateur (C) et la première résistance (R1), une deuxième résistance (R2) couplée à ladite première borne de dispositif (B1) et un premier transistor (TR3) ayant une première électrode couplée à ladite deuxième résistance (R2), une deuxième électrode couplée à ladite deuxième borne de dispositif (B2), et une électrode de commande couplée au noeud commun entre le condensateur et le transistor de contrôle, l'électrode de commande du transistor de 3038131 13 contrôle étant couplée à la première électrode du premier transistor (TR3), la valeur de la deuxième résistance (R2) étant supérieure à la valeur résistive du premier transistor (TR3) à l'état passant. 5. Dispositif selon la revendication 4, dans lequel la valeur de 5 la première résistance (R1) est supérieure à la valeur résistive du premier transistor (TR3) à l'état passant dans un rapport d'au moins 6. 6. Dispositif selon la revendication 4 ou 5, dans lequel le transistor de contrôle (TR2) et le premier transistor (TR3) sont des transistors NMOS. 10 7. Dispositif électronique selon l'une des revendications 4 à 6, dans lequel le circuit de protection (CP) comporte un module de protection possédant une première borne de module (BM1) couplée à ladite première borne de dispositif (B1) et une deuxième bornes de module (BM2) couplée à la deuxième borne de dispositif (B2) et un 15 transistor MOS (TR1) ayant une première électrode (D1), une deuxième électrode (S1), une grille (G1) et incluant un transistor bipolaire parasite, le transistor MOS ayant sa première électrode (D1) couplée à la première borne de module, sa deuxième électrode (Si) couplée à la deuxième borne de module et étant configuré en outre 20 pour, en présence d'une impulsion de courant (IMP) entre les deux bornes de module, fonctionner dans un mode hybride incluant un fonctionnement du type MOS dans un mode sous seuil et un fonctionnement du transistor bipolaire parasite. 8. Dispositif électronique selon la revendication 7, dans lequel 25 la première électrode (D1) du transistor MOS (TR1) est son drain, la grille (G1) et le substrat du transistor MOS sont reliés ensemble à la deuxième borne de module par l'intermédiaire dudit transistor de contrôle (TR2) et de ladite première résistance (R1) et ledit condensateur (C) comprend le condensateur drain-grille (CEG) du 30 transistor MOS. 9. Dispositif selon la revendication 7 ou 8, dans lequel la première borne de module est la première borne de dispositif (B1) et la deuxième borne de module est la deuxième borne de dispositif (B2). 3038131 14 10. Dispositif électronique selon la revendication 7 ou 8, dans lequel le circuit de protection (CP) comprend un thyristor (TH) déclenchable par le module de protection. 11. Dispositif selon la revendication 10, dans lequel l'anode du 5 thyristor (TH) est couplée à la première borne de dispositif (B1), la cathode du thyristor (TH) est couplée à la deuxième borne de dispositif (B2) et la gâchette du thyristor (TRG) est connectée à la première borne de module, la deuxième borne de module étant la deuxième borne de dispositif (B2). 10 12. Dispositif électronique selon l'une des revendications 4 à 6, dans lequel le circuit de protection (CP) comprend un transistor MOS (TR) de protection couplé entre la première et la deuxième bornes de dispositif, dont la grille (G) est reliée au noeud commun entre ledit condensateur (TR) et ladite première résistance (R1). 15 13. Dispositif selon la revendication 12, dans lequel le circuit de protection (CP) comprend en outre une chaîne d'inverseurs (AMP) connectés en série entre ledit noeud commun et la grille (G) du transistor de protection (TR) et l'électrode de commande du premier transistor (TR3) est connectée à la fois aux électrodes de commande du 20 premier inverseur de la chaîne et au noeud commun entre le condensateur et le transistor de contrôle (TR2). 14. Dispositif électronique selon l'une quelconque des revendications précédentes, réalisé de façon intégré. 25