FR 3039928 A1 20170210 FR 1557460 A 20150803 1 PROCEDE DE COMMANDE D'UN CAPTEUR D'IMAGE A PIXELS ACTIFS DOMAINE TECHNIQUE L'invention concerne les capteurs d'image électronique fonctionnant à partir de pixels actifs en technologie MOS. Plus précisément, l'invention concerne un procédé de commande des différents transistors qui 5 constituent le pixel actif. ETAT DE LA TECHNIQUE Les pixels actifs comprennent le plus souvent une photodiode transformant en charges électriques les photons reçus, et plusieurs transistors MOS permettant de contrôler la lecture de ces charges et leur 10 conversion en tension électrique. Dans un capteur matriciel, les lignes de pixels sont adressées individuellement et les tensions issues des pixels sont appliquées à des conducteurs de colonne communs aux pixels d'une même colonne. Des circuits de lecture en pied de colonne permettent de lire et convertir en numérique les tensions présentes sur les colonnes. Par 15 exemple, on échantillonne, pour chaque ligne de pixels adressée, les tensions présentes sur les colonnes. Les échantillons sont stockés dans des capacités du circuit de lecture. Les échantillons sont ensuite convertis en numérique par un convertisseur analogique-numérique (par exemple un convertisseur pour chaque colonne de pixels). 20 Les pixels actifs utilisant une photodiode comprennent généralement au moins quatre transistors : un transistor de transfert sert à déverser les charges de la photodiode vers un noeud dit de lecture, qui est un noeud capacitif de stockage de charges ; un transistor de lecture qui est monté en suiveur de tension et dont la grille est reliée au noeud de lecture 25 pour établir sur sa source une tension représentant la tension de ce noeud ; un transistor de sélection de ligne commandé par un conducteur de ligne pour sélectionner toute une ligne de pixels et relier la sortie du transistor suiveur de chaque pixel au conducteur de colonne correspondant à ce pixel et par là, au circuit de lecture en pied de colonne ; et un transistor de 30 réinitialisation permettant de rétablir le potentiel du noeud de lecture à une valeur de référence. La mesure de la quantité de charges générée par la photodiode est obtenue en faisant la différence entre le niveau de potentiel du noeud de 3039928 2 lecture obtenu après le transfert, et le niveau de potentiel de référence après ré-initialisation du noeud de lecture. Les structures de pixels actifs peuvent être commandées de différentes manières. En particulier, la capture des images peut se faire en utilisant la technique dite "global shutter" où tous les pixels intègrent des charges générées par la lumière pendant une période d'intégration qui est la même pour tous. Ensuite les pixels sont lus ligne par ligne. Dans la technique de capture à fenêtre glissante dite "rolling shutter", la période d'intégration est décalée dans le temps d'une ligne de pixels à l'autre. La technique "global shutter" permet notamment d'éviter des effets de distorsion lorsque l'on capture des images d'objets en mouvement. Dans une structure de pixel actif à quatre ou cinq transistors, le séquencement de la phase d'intégration commune à tous les pixels est le suivant : - le temps d'une impulsion de commande d'initialisation, on force l'évacuation des charges dans toutes les photodiodes. La fin de l'impulsion fixe le début de la durée d'intégration des photodiodes : elles peuvent à nouveau accumuler les charges générées sous l'effet de la lumière à laquelle elles sont exposées. L'évacuation des charges peut être obtenue en rendant conducteur simultanément, le temps de l'impulsion d'initialisation, le transistor de transfert et le transistor de ré-initialisation du noeud de lecture. Les charges sont alors évacuées vers le drain du transistor de réinitialisation. Mais on préfère généralement utiliser un cinquième transistor spécifique, dont la source est reliée à la photodiode du pixel, et les charges sont évacuées vers le drain de ce transistor. - on rend conducteur tous les transistors de transfert simultanément, le temps d'une impulsion de commande appliquée sur leur grille : les charges générées et accumulées par chaque photodiode depuis le début de la durée d'intégration courante, se déversent dans le noeud de lecture associé. C'est la fin de cette impulsion de commande de transfert qui fixe la fin de la durée d'intégration pour tous les pixels. Après chaque durée d'intégration, la phase de lecture des pixels peut commencer. C'est une lecture séquentielle, ligne par ligne. Pour chacun 3039928 3 des pixels d'une ligne on rend conducteur le transistor de sélection du pixel, le temps d'une impulsion de commande de sélection, et dans ce temps : - on échantillonne le niveau de signal qui s'établit sur le conducteur de colonne dans le circuit de lecture en pied de colonne du pixel ; 5 puis - on rend conducteur, le temps d'une impulsion de commande de réinitialisation, le transistor d'initialisation du noeud de lecture et on échantillonne dans le circuit de lecture le niveau de référence qui s'établit sur le conducteur de colonne. 10 Le circuit de lecture peut alors fournir en sortie une mesure de la différence entre le niveau de signal et le niveau de référence. Mais ce niveau n'est pas une mesure précise de la quantité de charges générées dans la photodiode car le bruit aléatoire dit kTC n'est pas éliminé. En effet, ce bruit est généré par la réinitialisation du noeud de lecture par le transistor de 15 réinitialisation et se traduit par le fait que le potentiel auquel le noeud de lecture s'établit n'est pas tout à fait certain. Pour pouvoir éliminer cette incertitude, dans le but d'améliorer la dynamique des capteurs vers les bas niveaux de lumière, il faut que le niveau de signal soit établi sur le noeud de lecture après sa réinitialisation, 20 pour que ce niveau de signal prenne en compte cette incertitude. C'est-à-dire qu'il faut d'abord initialiser le noeud de lecture, échantillonner le niveau de potentiel de référence correspondant, puis établir le niveau de signal (transfert) pour ensuite échantillonner le niveau de signal. On parle de lecture à double échantillonnage corrélé, dit "CDS". Avec une structure à quatre ou 25 cinq transistors telle que présentée, on ne sait faire cela qu'avec un mode d'intégration de type "rolling shutter". On ne sait pas le faire en mode d'intégration de type "global shutter". C'est ainsi qu'on a pu proposer dans l'art antérieur des structures comportant un noeud mémoire entre la photodiode et le noeud de lecture. Le 30 noeud mémoire va permettre de conserver les charges générées par la photodiode après chacune des durées d'intégration communes à tous les pixels, le temps dans chaque ligne de pixels, d'initialiser le noeud de lecture des pixels, d'échantillonner le niveau de référence correspondant dans le circuit de lecture de chacun des pixels de la ligne, puis de déverser les charges du noeud mémoire dans le noeud de lecture et d'échantillonner le 3039928 4 niveau de signal dans le circuit de lecture. Ces structures à étage mémoire intermédiaire permettent ainsi d'utiliser la technique de capture dite "global shutter" et un double échantillonnage corrélé, permettant la mesure précise de la quantité de charges générées dans la photodiode du pixel pour la 5 durée d'intégration concernée. En pratique on prévoit alors deux transistors (ou grilles) de transfert, un premier entre la photodiode et le noeud mémoire, et un deuxième entre le noeud mémoire et le noeud de lecture. Le premier transistor de transfert entre la photodiode et le noeud mémoire est alors celui qui commande la fin de chaque durée d'intégration pour tous les pixels en 10 même temps, fin qui coïncide avec la fin de l'impulsion de commande de transfert dans le noeud mémoire. Le deuxième transistor de transfert sert dans la phase de lecture de ligne de pixels. On trouvera des exemples de telles structures avec un noeud mémoire entre la photodiode et le noeud de lecture dans les publications 15 FR2961631, JP20063115150. Dans l'invention on s'intéresse à ces structures de pixels actifs qui comportent un noeud mémoire entre la photodiode et le noeud de lecture, la fonction de lecture à double échantillonnage corrélé étant ainsi en quelque sorte intégrée au pixel. Ces structures permettent à la fois de commander la 20 capture d'image par tous les pixels simultanément dans la même durée d'intégration (fonction "global shutter") et effectuer une lecture "CDS" des pixels, ligne par ligne. Ces structures offrent une dynamique vers le bas qui est optimisée, puisqu'elles sont à faible bruit de lecture (lecture CDS). 25 En présence de forte lumière, il y a cependant un risque de saturation de la photodiode, ce qui limite la dynamique vers le haut. Or la capacité de stockage maximum des photodiodes dépend de la surface occupée par la photodiode, qui elle détermine la taille du pixel. On ne cherche pas à l'augmenter ; la tendance est même plutôt à la diminuer, et à 30 compenser la perte d'ouverture par l'utilisation de microlentilles pour concentrer la lumière sur les photodiodes des pixels. RESUME DE L'INVENTION Selon l'invention, pour améliorer la dynamique vers le haut de ces 35 capteurs, on propose d'adopter les deux mesures suivantes : 3039928 5 - d'une part on prévoit que la capacité de stockage des charges du noeud mémoire est au moins N fois supérieure à la capacité de stockage de charges de la photodiode (N entier supérieur ou égal à 2) ; - d'autre part on prévoit de faire N transferts de charge de la 5 photodiode vers le noeud mémoire régulièrement espacés sur la durée d'intégration. Il est en général facile de prévoir un noeud mémoire ayant une capacité de stockage plusieurs fois supérieure à la capacité de stockage de la photodiode sans que cela aboutisse à une réduction trop importante de 10 l'ouverture optique du pixel. En effet, le noeud mémoire peut être réalisé par une grille isolée, dont la capacité par unité de surface est très supérieure à la capacité par unité de surface de la photodiode. L'invention concerne ainsi un procédé de commande des pixels actifs d'un capteur d'image, le pixel actif comprenant un élément 15 photosensible, un noeud de lecture et un noeud mémoire entre la photodiode et le noeud de lecture, et au moins un premier transistor de transfert de charges entre l'élément photosensible et le noeud mémoire, un deuxième transistor de transfert de charges entre le noeud mémoire et le noeud de lecture, un transistor de ré-initialisation du noeud de lecture, un transistor 20 suiveur ayant sa grille reliée au noeud de lecture et un transistor de sélection du pixel qui est connecté entre la source du transistor suiveur et un conducteur de colonne. Le procédé de commande est caractérisé en ce que pendant chaque durée d'intégration, il effectue N transferts de charges de l'élément photosensible vers le noeud mémoire, avec le noeud mémoire qui 25 est configuré avec une capacité de stockage de charges qui est au moins N fois celle de l'élément photosensible, N entier supérieur à deux, où les N transferts sont régulièrement espacés et obtenus par application à intervalles réguliers pendant ladite durée d'intégration, de N impulsions de commande sur la grille du premier transistor de transfert. 30 L'invention concerne aussi un procédé de prise d'image dans un capteur à pixels actifs comprenant au moins une ligne de pixels actifs dans lequel les pixels actifs comprennent chacun un élément photosensible, un noeud de lecture et un noeud mémoire entre l'élément photosensible et le noeud de lecture, et au moins un premier transistor de transfert de charges 35 entre l'élément photosensible et le noeud mémoire, un deuxième transistor 3039928 6 de transfert de charges entre le noeud mémoire et le noeud de lecture, un transistor de ré-initialisation du noeud de lecture, un transistor suiveur ayant sa grille reliée au noeud de lecture et un transistor de sélection du pixel qui est connecté entre la source du transistor suiveur et un conducteur de 5 colonne, le procédé d'affichage étant tel qu'à chaque cycle d'intégration et lecture, il commande une durée d'intégration commune sur tous les pixels simultanément, puis une phase de lecture de type double-échantillonnage corrélé des pixels de chaque ligne successivement. Il est caractérisé en ce que pendant chaque durée d'intégration commune, le procédé d'affichage 10 commande simultanément dans tous les pixels N transferts de charges de l'élément photosensible vers le noeud mémoire, régulièrement espacés, N entier supérieur ou égal à 2, avec le noeud mémoire qui est configuré avec une capacité de stockage de charges qui est au moins N fois celle de l'élément photosensible, les N transferts étant obtenus par application à 15 intervalles réguliers pendant ladite durée d'intégration commune, de N impulsions de commande sur la grille du premier transistor de transfert, et la fin du Nième transfert fixant la fin de la durée d'intégration commune. De préférence, le noeud de lecture a au moins N fois la capacité de stockage de charges de l'élément photosensible. 20 De préférence N est choisi égal à 2 ou 3. D'autres caractéristiques et avantages de l'invention sont présentés dans la description suivante, en référence aux dessins annexés dans lesquels : 25 - la figure 1 illustre une structure générale de pixel actif à laquelle l'invention peut s'appliquer ; - la figure 2 est un chronogramme des signaux de commande d'un pixel actif suivant un procédé de prise d'image selon l'invention. - les figures 3a à 3d montre les diagrammes des potentiels dans la 30 structure du pixel correspondant à différentes étapes a) à d) de la durée d'intégration ; et - les figures 4a à 4c montre les diagrammes des potentiels dans la structure du pixel correspondant à différentes étapes a') à c') de la phase de lecture. 35 3039928 7 DESCRIPTION DETAILLEE Les pixels actifs sont réalisés en technologie CMOS dans une couche active semi-conductrice dopée (par exemple dopée P) et comprennent en plus des photodiodes, qui sont en principe des photodiodes 5 autopolarisées dites "pinned", des noeuds de stockage capacitifs et des transistors. Leurs réalisations utilisent les diverses technologies CMOS bien connues de l'homme de l'art. Pour les explications, on se place dans le contexte d'un substrat de couche active semi-conductrice dopée P, polarisé à un potentiel de 10 référence zéro et dont les circuits sont alimentés par une tension d'alimentation positive, notée Vdd. L'homme du métier sait qu'il faudrait inverser les polarisations si l'on se plaçait dans le contexte d'un substrat de couche active semi-conductrice dopée N. La figure 1 est un schéma électrique d'une structure générale de 15 pixel actif à élément photosensible, noeud mémoire et noeud de lecture, à laquelle l'invention peut s'appliquer. Dans cet exemple, le pixel PIX comprend une photodiode PHD, un premier noeud de stockage capacitif appelé noeud mémoire et noté MN, un deuxième noeud de stockage capacitif appelé noeud de lecture et noté SN et au moins 5 transistors qui sont : 20 - un premier transistor de transfert TRA1 (en pratique une simple grille de transistor), permettant de déverser des charges de la photodiode PHD vers le noeud mémoire MN. - un deuxième transistor de transfert TRA2 (en pratique une simple grille de transistor), permettant de vider le noeud mémoire MN dans le noeud 25 de lecture. - un transistor de ré-initialisation RST du noeud de lecture SN, dont la source est électriquement reliée au noeud de lecture et le drain est relié à la tension d'alimentation positive Vdd. - un transistor suiveur SF, dont la grille est électriquement reliée 30 au noeud de lecture SN, et le drain est polarisé à la tension d'alimentation Vdd. - un transistor de sélection SEL qui reçoit sur sa grille une commande de sélection de la ligne du pixel, dont le drain est électriquement relié à la source du transistor suiveur et dont la source est reliée à un 35 conducteur de colonne (Col) de la matrice (les pixels étant organisés 3039928 8 matriciellement en lignes de pixels et colonnes de pixels), chaque conducteur de colonne étant relié en pied de colonne, à un circuit de lecture CL commun à tous les pixels de la colonne. Il peut comprendre un sixième transistor AB, qui permet 5 l'initialisation de la photodiode, en permettant l'évacuation des charges par son drain. Un intérêt de ce sixième transistor est qu'il permet une fonction dite d'anti-éblouissement, c'est-à-dire qu'en polarisant sa grille à une tension déterminée sous le seuil de conduction de transistor, on peut ajuster le potentiel de la barrière de la région semi-conductrice sous la grille, à un 10 niveau qui permet l'évacuation des charges en excès dans la photodiode, par le drain du transistor. Quand il n'est pas prévu l'initialisation des photodiodes est obtenue en activant ensemble dans chaque pixel, les transistors TRA1, TRA2 et RST. On notera que certains transistors du pixel peuvent être en 15 pratique partagés entre au moins deux pixels, ce qui peut être intéressant lorsque l'on cherche à réaliser des petits pixels avec un fort facteur de remplissage. Par exemple, le transistor suiveur et le transistor de sélection de ligne sont partagés entre deux ou quatre pixels d'une même colonne. Le transistor d'initialisation de la photodiode peut également être partagé entre 20 au moins deux pixels. On réduit alors la surface de couche active nécessaire à la commande des pixels. L'invention s'applique aussi bien à ces structures de pixels à transistors partagés. La photodiode PHD est habituellement une photodiode autopolarisée à une tension notée Vo, définie par la technologie, c'est-à-dire 25 qu'elle comporte sur la région diffusée de type N, une région diffusée superficielle de type P et la région superficielle est portée au potentiel de référence (zéro) du substrat. Le noeud de lecture SN, qui est l'équivalent d'une capacité, est en pratique constitué par une région semi-conductrice dopée N à potentiel 30 flottant. La capacité de stockage des charges du noeud de lecture correspond au moins à celle de la photodiode. Cette capacité dépend notamment de la concentration de dopants et de la géométrie du noeud mémoire. Le noeud mémoire MN est l'équivalent d'une capacité pour stocker 35 les charges générées et accumulées par la photodiode à la fin d'une période 303 992 8 9 d'intégration. En pratique ce noeud mémoire n'est pas une diffusion flottante comme le noeud de lecture. On doit en effet pouvoir fixer son potentiel à un niveau déterminé qui doit être supérieur à la tension Vo, de photodiode, au moins dans la phase de transfert des charges de la photodiode vers le noeud 5 mémoire ; et qui doit être inférieur à la tension d'alimentation Vdd, au moins dans la phase de transfert des charges du noeud mémoire vers le noeud de lecture. Son potentiel peut donc être variable, suivant la phase concernée, c'est-à-dire selon que le noeud mémoire est la source ou la destination des charges transférées. Mais il peut aussi être fixe. Dans la suite de 10 l'explication, et dans les dessins c'est cette option (potentiel fixe) qui est représentée, pour plus de simplicité. Par exemple, le noeud mémoire est une région semiconductrice surmontée d'une grille, et cette grille est polarisée à un potentiel qui permet d'établir la région semi-conductrice de noeud mémoire sous la grille à un 15 niveau de potentiel déterminé entre le niveau Vo, de la photodiode et Vdd. La capacité de stockage de charges sous cette grille dépend alors de la capacité de grille (donc de sa géométrie), de la concentration de dopants ...etc. On trouve d'autres exemples de réalisation du noeud mémoire dans l'art antérieur des transistors dits à (au moins) six transistors. Par exemple 20 les publications de brevet W02006130443, US598629, ou FR2961631. Dans un exemple où le substrat est de type P, ces différents transistors seront de type NMOS, c'est-à-dire avec des régions de source et de drain qui sont des diffusions de type N de part et d'autre d'un canal de 25 type P, sous la grille. Cette appellation "transistor" est utilisée pour faciliter la compréhension en termes de schéma électrique tel que le schéma de la figure 1. Toutefois, dans la constitution physique du pixel, ces transistors ne sont pas nécessairement tous constitués de manière classique, 30 indépendamment des autres éléments du pixel, avec une région de source, une région de drain, une région de canal séparant la source du drain et une grille isolée au-dessus du canal. Dans la constitution physique réelle du pixel, certains transistors sont en réalité constitués essentiellement par une grille isolée à laquelle on peut appliquer un potentiel de commande. Ainsi, par 35 exemple, le premier transistor de transfert TRA1 sera t-il constitué par une 3039928 10 simple grille de transfert TRA1-g isolée du substrat, surmontant une région de canal de type P qui est située entre la région N de photodiode PHD (source de TRA1) et la région N du noeud mémoire NM (drain de TRA1). De même : la source du deuxième transistor de transfert TRA2 peut être la région N du 5 noeud mémoire NM, et le drain de ce transistor TRA2 peut être la région N du noeud de lecture SN. Egalement la source du transistor AB d'initialisation peut-être la région N de la photodiode qui accumule des charges générées par la lumière ; et la source du transistor RST peut être la région N du noeud de lecture. 10 L'invention ne porte pas sur une technologie particulière de pixel actif, mais bien sur l'utilisation d'une structure de pixel actif à photodiode, noeud de lecture et noeud mémoire entre la photodiode et noeud de lecture, par exemple, une structure comme décrit ci-dessus avec ou sans transistor d'anti-éblouissement AB. Egalement, la structure de pixel actif peut 15 comprendre un ou des transistors partagés avec au moins un autre pixel. Dans l'invention, on prévoit pour commander le pixel actif, les deux mesures suivantes : -la capacité de stockage des charges du noeud mémoire est au moins N fois supérieure à la capacité de stockage de charges de la 20 photodiode (N entier supérieur ou égal à 2) ; et - on effectue N transferts de charge de la photodiode vers le noeud mémoire, régulièrement espacés, pendant chaque durée d'intégration au cours d'un cycle périodique d'intégration et lecture de charges. Ainsi, comme illustré par le chronogramme de la figure 2 dans un 25 exemple où N est égal à 3, après le début de la durée d'intégration Tint(i) d'un ième cycle d'intégration et lecture, fixé par le front descendant de l'impulsion de commande de grille AB-g du transistor AB d'initialisation de la photodiode, on applique successivement, à intervalles réguliers, N=3 impulsions de commande Tri1, Trie et Tri3 sur la grille TRA1-g du premier 30 transistor de transfert, TRA1. Et le front descendant de la dernière (Nième) impulsion Tri3 marque la fin de la durée d'intégration courante Tint(i). De cette façon, en cas de forte ambiance de lumière, comme les charges sont transférées en plusieurs fois au cours de la période d'intégration, la photodiode va être capable de continuer à accumuler des 35 charges sur toute la durée de l'intégration ; les charges s'additionnent dans le 3039928 11 noeud mémoire à chaque transfert. Les transferts sont réalisés à intervalles réguliers, répartis équitablement sur la durée d'intégration Tint. C'est-à-dire, dans cet exemple où N=3, on a sensiblement le même intervalle de temps entre le début d'intégration et le 1" transfert, entre le 1" et le 2ième transfert et 5 entre le 2Ième et le 3Ième transfert. Les deux mesures de l'invention permettent un procédé de commande des pixels qui a comme effet technique de multiplier par N la capacité d'accumulation de charges dans chaque pixel sur la durée de la période d'intégration pour une capacité donnée de la photodiode. Mais cette 10 accumulation ne se fait pas dans la photodiode. Dans l'invention cette accumulation se fait dans le noeud mémoire, par le fait du déversement à intervalles réguliers des charges de la photodiode dans ce noeud mémoire sur toute la durée d'intégration. Comme indiqué précédemment, on n'a pas les mêmes limitations technologiques pour le noeud mémoire que pour la 15 photodiode : on sait donc réaliser un noeud mémoire avec la capacité de stockage voulue, au moins égale à N fois la capacité de la photodiode, sans pénaliser la taille du pixel. Le noeud de lecture a lui aussi, de préférence, une capacité au moins égale à N fois celle de la photodiode. 20 De préférence, N est égal à 2 ou 3. Un capteur à pixels actifs ayant la structure (électrique) générale de la figure 1 est spécialement adapté à un procédé de prise d'image utilisant une durée d'intégration commune à tous les pixels ("global shutter"), 25 avec une lecture des pixels ligne par ligne, qui est une lecture à double échantillonnage corrélé, dite lecture CDS par le circuit de lecture en pied de chaque colonne. Le procédé de commande selon l'invention, qui utilise un noeud mémoire dont la capacité est au moins N fois celle de la photodiode est 30 particulièrement adapté et avantageux pour un tel procédé de prise d'image. Un tel procédé de prise d'image est maintenant décrit en s'appuyant sur le chronogramme des signaux de commande des transistors représenté sur la figure 2 et des diagrammes des potentiels des figures 3 et 4. Dans ces figures 3 et 4, la valeur du potentiel des différentes grilles 35 représentées par un rectangle, est indiquée par la couleur de fond de ce 3039928 12 rectangle : blanc=zéro ; noir=VDD ; gris= potentiel intermédiaire. Egalement, pour faciliter la compréhension, les étapes et les figures 3 ou 4 qui correspondent aux étapes sont référencées par une même lettre. On notera enfin que les chronogrammes et représentation de barrière de potentiels des 5 figures 2 à 4 correspondent à un contexte de capteur réalisé à couche active de type P. L'homme du métier saura transposer à un contexte de capteur à couche active N. On part d'un état initial (non représenté sur les figures 3 et 4) dans lequel les transistors sont tous à l'état non conducteur. 10 Chaque cycle périodique d'intégration et lecture comprend une durée d'intégration Tint commune à tous les pixels, puis une lecture "CDS" des pixels, ligne par ligne. Comme illustré sur la figure 2, chaque cycle d'intégration et lecture commence par une étape a) d'initialisation de toutes les photodiodes 15 simultanément. Un diagramme correspondant des potentiels dans la structure est illustré par la figure 3a. Dans cette étape, on applique une impulsion de commande d'initialisation AB(G) simultanément sur la grille AB-g de tous les transistors AB d'initialisation : ils sont alors fortement conducteurs et vident la 20 photodiode associée de toutes charges, par le drain DAB de ce transistor. Dans une structure sans transistor d'anti-éblouissement AB, on initialiserait les photodiodes en rendant simultanément conducteurs, le temps de l'impulsion d'initialisation, les premier et deuxième transistors de transfert et le transistor de ré-initialisation du noeud de lecture. Les charges seraient 25 alors évacuées vers le drain du transistor de réinitialisation. La fin de l'impulsion d'initialisation commune AB(G), fait repasser les transistors AB à l'état non conducteur et fixe le début Start-INT de la durée d'intégration Tint(i) pour toutes les photodiodes PHD simultanément : elles peuvent à ce moment à nouveau accumuler les charges générées sous 30 l'effet de la lumière à laquelle elles sont exposées. C'est l'étape b) illustrée sur les figures 2 et 3b. L'étape c) suivante (Figures 2 et 3c) consiste à appliquer par le signal de commande TRA1(G) appliqué à toutes les grilles TRA1-g des pixels, une première impulsion de commande Tri1 : les premiers transistors 35 de transferts TRA1 sont à ce moment fortement conducteurs et les charges 3039928 13 générées et accumulées par chaque photodiode depuis le début Start-INT de la durée d'intégration courante, se déversent dans le noeud mémoire associé. Dans l'exemple, le niveau de tension correspondant à l'état actif de l'impulsion de commande Tri1 est un niveau V1 intermédiaire entre 0 et Vdd, 5 pour abaisser la barrière de potentiel de la région semi-conductrice sous la grille TRA1-g à un niveau qui permet le déversement des charges de la photodiode dans le noeud mémoire. A la fin de l'impulsion de commande Tri1, la photodiode recommence à accumuler les charges : c'est l'étape d) (Figures 2 et 3d), 10 jusqu'à la prochaine impulsion de commande Trie. Ainsi les étapes c) et d) s'appliquent à tous les pixels simultanément et se répètent successivement jusqu'à la Nième impulsion de transfert, qui est la 3ième impulsion Tria dans l'exemple illustré à la figure 2 : la fin de cette N-ième impulsion marque la fin Stop-INT de la durée d'intégration 15 courante Tint(i). Une nouvelle durée d'intégration Tint(i+1) d'un nouveau cycle périodique (d'intégration puis lecture) pourra commencer, reprenant les étapes a, b, c, d décrites ci-dessus. Avec la fin Stop-INT de la durée d'intégration courante Tint(i), la 20 phase suivante de lecture des pixels peut commencer. C'est une lecture séquentielle, ligne par ligne. La sélection des pixels d'une ligne consiste à appliquer une impulsion de commande de sélection sur la grille SEL-g du transistor de sélection SEL des pixels (Figure 2 : commande SEL(0) pour la première ligne de rang 0), ce qui a pour effet pour chaque pixel de la ligne 25 sélectionnée de relier électriquement la source du transistor suiveur SF du pixel au conducteur de colonne et donc au circuit de lecture CL correspondants, le temps de cette impulsion de sélection. La lecture CDS des pixels de la ligne sélectionnée est effectuée dans ce temps de sélection, et comprend la suite d'étapes a') à d') suivantes : 30 - a') la grille RST-g du transistor de ré-initialisation du noeud de lecture des pixels de la ligne sélectionnée est tirée au potentiel zéro (Figure 2 : signal de commande RST(0) à zéro pour la ligne de rang 0), cette grille étant maintenue à Vdd sinon. Le potentiel du conducteur colonne s'établit alors un niveau de référence que l'on échantillonne dans le circuit de lecture 3039928 14 en pied de colonne. Cet échantillonnage est représenté sur les Figures 2 et 4a par la commande SHR. - b') on rend conducteur le deuxième transistor de transfert TRA2 des pixels de la ligne sélectionnée, le temps d'une impulsion de commande 5 de niveau Vdd, appliquée sur leur grille TRA2-g (signal TRA2(0) pour la ligne sélectionnée de rang 0 - Figure 2), permettant le transfert des charges du noeud mémoire dans le noeud de lecture (Figures 2 et 4b). - c') à la fin de cette impulsion de transfert, le potentiel du conducteur de colonne s'établit à un niveau de signal représentatif de la 10 quantité de charges dans le noeud de lecture, et ce niveau de signal est échantillonné dans le circuit de lecture en pied de colonne (SHS, Figures 2 et 4c). - d') La grille RST-g du transistor est ramenée au potentiel Vdd (RST(0)=Vdd) puis la ligne est désélectionnée (fin de l'impulsion de sélection 15 SEL(0) - Figure 2). Les étapes a' à d' s'appliquent simultanément à tous les pixels de la ligne sélectionnée. La séquence des étapes a') et d') de lecture se répète pour chacune des lignes de pixels successivement, comme illustré sur la figure 2 20 pour la ligne suivante de rang 1, avec les signaux de commande correspondants SEL(1), RST(1) et TRA2(1). En même temps que la phase de lecture suivant une durée d'intégration Tint(i) se déroule, ou après cette phase de lecture, une nouvelle durée d'intégration (Tint(i+1)) d'un cycle d'intégration et lecture suivant peut 25 démarrer. Cependant, la lecture de toutes les lignes doit être terminée avant la première impulsion de transfert Tri1 produite après une durée Tint(i+1)/N suivant le début de la durée d'intégration suivante Tint(i+1). 30 L'invention qui vient d'être décrite permet d'améliorer la dynamique d'un pixel actif à noeud mémoire intermédiaire entre l'élément photosensible et le noeud de lecture, en s'affranchissant des contraintes technologiques, sans augmenter la surface de l'élément photosensible. On peut même envisager de diminuer cette surface d'élément photosensible en 35 compensant la perte de facteur de remplissage par l'utilisation d'une 3039928 15 microlentille sur chaque pixel pour concentrer la lumière vers la surface photosensible du pixel. L'invention est particulièrement avantageuse pour les capteurs miniaturisés si on envisage en outre de la mettre en oeuvre avec des 5 technologies de noeud mémoire qui offrent une capacité par unité de surface qui est intrinsèquement plus grande que celle permise par les technologies des photodiodes "pinned". REVENDICATIONS1. Procédé de commande d'un pixel actif dans un capteur d'image, la structure de pixel actif (PIX) comprenant un élément photosensible (PHD), un noeud de lecture (SN) et un noeud mémoire (MN) entre l'élément photosensible et le noeud de lecture, et au moins un premier transistor de transfert de charges (TRA1) entre l'élément photosensible et le noeud mémoire, un deuxième transistor de transfert de charges (TRA2) entre le noeud mémoire et le noeud de lecture, un transistor de ré-initialisation (RST) du noeud de lecture, un transistor suiveur (SF) ayant sa grille reliée au noeud de lecture et un transistor de sélection (SEL) du pixel qui est connecté entre la source du transistor suiveur et un conducteur de colonne (Col), le procédé de commande étant caractérisé en ce qu'il comprend N transfert de charges de l'élément photosensible vers le noeud mémoire régulièrement espacés pendant la durée d'intégration, N entier supérieur à deux, commandés par application à intervalles réguliers pendant ladite durée d'intégration, de N impulsions de commande (Tri1, Trie, Tria) sur la grille (TRA1-g) du premier transistor de transfert, le noeud mémoire étant configuré avec une capacité de stockage de charges qui est au moins N fois celle de l'élément photosensible. 2. Procédé de commande selon la revendication 1, dans lequel le noeud de lecture a au moins N fois la capacité de stockage de charges de l'élément photosensible. 3. Procédé de commande selon la revendication 1 ou 2, dans lequel N est égal à 2 ou 3. 4. Procédé de prise d'image dans un capteur à pixels actifs comprenant au moins une ligne de pixels actifs, dans lequel les pixels actifs comprennent chacun un élément photosensible (PHD), un noeud de lecture (SN) et un noeud mémoire (MN) entre l'élément photosensible et le noeud de lecture, et au moins un premier transistor de transfert de charges (TRA1) entre l'élément photosensible et le noeud mémoire, un deuxième transistor de transfert de charges (TRA2) entre le noeud mémoire et le noeud de 3039928 17 lecture, un transistor de ré-initialisation (RST) du noeud de lecture, un transistor suiveur (SF) ayant sa grille reliée au noeud de lecture et un transistor de sélection (SEL) du pixel qui est connecté entre la source du transistor suiveur et un conducteur de colonne (Col), le procédé de prise d'image étant tel qu'à chaque cycle d'intégration et lecture, il commande une durée d'intégration commune sur tous les pixels simultanément, puis une phase de lecture de type double-échantillonnage corrélé des pixels de chaque ligne successivement, caractérisé en ce que pendant chaque durée d'intégration commune, le procédé de prise d'image commande simultanément dans tous les pixels N transferts de charges de l'élément photosensible vers le noeud mémoire, régulièrement espacés, N entier supérieur ou égal à 2, avec le noeud mémoire qui est configuré avec une capacité de stockage de charges qui est au moins N fois celle de l'élément photosensible, les N transferts étant commandés par application à intervalles réguliers pendant ladite durée d'intégration, de N impulsions de commande (Tri1, Trie, Tria) sur la grille (TRA1-g) du premier transistor de transfert, et la fin du Nième transfert fixant la fin de la durée d'intégration. 5. Procédé de prise d'image selon la revendication 4, dans lequel le noeud de lecture a au moins N fois la capacité de stockage de charges de l'élément photosensible. 6. Procédé de prise d'image selon la revendication 4 ou 5, dans lequel N est égal à 2 ou 3.