FR 3027451 A1 20160422 FR 1460110 A 20141021 SUBSTRAT ET PROCEDE DE FABRICATION D'UN SUBSTRAT DOMAINE DE L'INVENTION La présente invention porte sur un substrat adapté pour recevoir des transistors présentant des canaux entièrement désertés en charge. Elle porte également sur son procédé de fabrication. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION On connaît de U58389380 un substrat de silicium sur isolant (SOI) apte à recevoir de tels dispositifs. Ce substrat est constitué d'un support, d'un plan de masse formée dans le support, d'une couche supérieure de silicium et d'une couche enterrée d'isolant entre le support de la couche supérieure. Ce document rappelle que lorsque la couche supérieure et la couche d'isolant sont suffisamment fines, on peut obtenir des transistors à effet de champ dont le canal est complètement déserté de porteurs de charge et qui ne présentent pas d'effet de canal court (« short channel effect » selon la terminologie anglo-saxonne) qui affectent généralement le bon fonctionnement de ces dispositifs Cette technologie de conception des transistors est souvent désignée par l'acronyme FDSOI (« fully depleted silicon on insulator » selon la terminologie anglo-saxonne) et par extension on désigne les substrats SOI adaptés à la 30 formation de ces dispositifs des « substrats FDSOI ». L'effet de canal court est susceptible d'apparaître lorsque le canal du transistor à effet de champ présente une longueur inférieure à 20 ou 30nm. Dans une technologie 35 planaire, le canal est disposé dans le plan défini par le substrat. Dans une technologie « FINFET », le canal est disposé dans un plan perpendiculaire au plan défini par le substrat. Il est généralement préconisé dans la technologie FDSOI de disposer d'un substrat présentant une couche supérieure dont l'épaisseur est de l'ordre du tiers de la longueur du canal ; et une couche enterrée d'isolant d'épaisseur, typiquement inférieure à 50nm, permettant le contrôle électrostatique du canal par le plan de masse sous-jacent. Le plan de masse, dans cette technologie, ne forme pas seulement un point de référence électrique, mais peut également former une électrode de contrôle « actif » des transistors. La fabrication des substrats FDSOI peut être réalisée grâce à la technologie Smart CutTM, bien connue en soi, selon laquelle une couche de matériaux peut être reportée sur un support par assemblage d'un substrat donneur présentant une zone de fragilisation, définissant la couche de transférer, à un support. La couche à transférer est détachée par fracture du substrat donneur au niveau de la zone de fragilisation, et se retrouve reportée sur le support. Ce procédé est par exemple décrit dans le document US mentionné précédemment. Dans le cas particulier de la fabrication d'un substrat FDSOI, un substrat donneur, qui peut être en silicium, est muni d'un isolant d'épaisseur inférieure à 50 nm. Le substrat donneur est ensuite implanté d'espèces légères, hydrogène et/ou hélium, afin de former le plan de fragilisation. Le substrat donneur et ensuite assemblé par adhésion 30 moléculaire au support, en mettant en contact intime la couche d'isolant et une surface du support. L'ensemble qui résulte de cet assemblage est ensuite soumis à un traitement thermique conduisant au détachement 35 d'une couche du substrat donneur au niveau du plan de fragilisation. L'étape de finition qui suit permet de conférer à la couche transférée les propriétés d'épaisseur et d'uniformité d'épaisseur pour former la couche supérieure. Il s'agit par exemple d'une combinaison de recuits lissants et d'oxydations sacrificielles. Le plan de masse peut être formé directement dans le support avant son assemblage, comme cela est enseigné dans le document US précédent, ou il peut être réalisé après la fabrication du substrat FDSOI, au cours du procédé de fabrication des transistors. Les exigences qui portent sur les caractéristiques des substrats FDSOI sont particulièrement élevées, ce qui rend leur fabrication extrêmement complexe. Il est notamment important de respecter les spécifications d'épaisseur de la couche supérieure (comprise entre 2 et 50 nm) et de limiter les variations de cette épaisseur. En effet, la tension de seuil des transistors FDSOI est particulièrement sensible aux variations d'épaisseurs de la couche supérieure. Ceci est d'autant plus vrai que la couche supérieure est fine. Ainsi, pour une longueur de canal de 22nm, il est courant d'imposer une variation d'épaisseur de la couche supérieure inférieure à 0,5 nm afin d'assurer une tension de seuil suffisamment constante pour les transistors qui seront formés sur le substrat. Or, il a été observé par la déposante de la présente demande que les variations d'épaisseur de la couche transférée sont d'autant plus marquées que la couche enterrée est fine, ce qui est notablement le cas des substrats FDSOI. Ces variations d'épaisseur sont difficilement corrigibles au cours de l'étape de finition si bien qu'elle se retrouve dans la couche supérieure du substrat fabriqué. Par ailleurs, comme cela est reporté dans le document FR2938119, l'assemblage par adhésion moléculaire de substrat de silicium monocristallin par l'intermédiaire d'une couche d'isolant de faible épaisseur inférieure à 50 nm est particulièrement délicat. Des défauts, par exemple des cloques, sont susceptibles de se former à l'interface d'assemblage. Ces cloques résultent de l'accumulation d'espèces adsorbées sur les surfaces des substrats avant leurs assemblages et/ou de l'accumulation de résidus de réactions chimiques qui se produisent à l'interface d'assemblage. Il s'agit notamment d'hydrogène, qui ne peut diffuser dans les substrats de silicium monocristallin. Et la couche d'isolant de moins de 50 nm est trop fine pour absorber dans son épaisseur ces espèces ou résidus ce qui peut conduire à l'apparition des défauts de type cloques. Enfin, il est généralement désirable de pouvoir fabriquer des substrats FDSOI à faible coût. À ce titre, il a été envisagé d'employer des supports de qualité moindre. Il peut par exemple s'agir d'un support en verre ou en métal qui présente la particularité de comprendre des espèces contaminantes telles que du fer, du cuivre, ou des métaux alcalins, susceptibles de diffuser dans la couche supérieure du substrat FDSOI. La présence en concentration excessive de ces espèces dans la couche supérieure prévient le bon fonctionnement des transistors qui y seront formés. À nouveau, la faible épaisseur, inférieure à 50 nm, de la couche enterrée d'isolant du substrat FDSOI ne peut constituer une barrière efficace à la diffusion de ces espèces, si bien que l'emploi d'un support de moindre qualité n'est jamais apparu comme une solution envisageable pour réduire le coût des substrats FDSOI. OBJET DE L'INVENTION Un but de l'invention est de proposer un substrat FDSOI et un procédé de fabrication d'un tel substrat obviant à l'un 35 au moins des inconvénients précités. BREVE DESCRIPTION DE L'INVENTION En vue de la réalisation de ce but, l'objet de l'invention propose un substrat pour la réalisation de transistors présentant des canaux entièrement désertés en charge, le substrat comprenant l'empilement suivant : - un support comportant des espèces contaminantes susceptibles de diffuser; une couche barrière d'encapsulation du support apte à prévenir la diffusion des espèces contaminantes; une couche intermédiaire en un matériau semi-conducteur polycristallin ou amorphe sur la couche barrière d'encapsulation; une couche électriquement isolante présentant une épaisseur comprise entre 2 et 50 nanomètres sur la couche intermédiaire; une couche supérieure semi-conductrice présentant une épaisseur comprise entre 2 et 50 nanomètres sur la couche électriquement isolante et exempte d'espèces contaminantes. Ainsi, en munissant le substrat d'une couche barrière d'encapsulation du support et d'une couche intermédiaire, les propriété recherchée du support (tenu mécanique, coût, ...) peuvent être choisi en toute indépendance des propriétés recherchées des autres couches (conductivité électrique, ...). Le support peut notamment être choisi en un matériau moins noble que les supports traditionnels, la présence de la couche barrière d'encapsulation prévenant toute diffusion excessive des contaminants qu'il contient vers la couche supérieure. L'invention permet donc de disposer d'un substrat FDSOI peu onéreux, et adapté à la réalisation de transistors présentant des canaux entièrement désertés en charge. Selon d'autres caractéristiques avantageuses et non 35 limitatives de l'invention, prises seules ou en combinaison : - la couche barrière d'encapsulation comprend du dioxyde de silicium et/ou du nitrure de silicium. - la couche barrière d'encapsulation présente une épaisseur comprise entre 50nm et 2 microns. - les espèces contaminantes comprennent des métaux, choisis dans la liste constituée du fer, du cuivre, des métaux alcalins. - le support comprend un matériau choisi dans la liste constituée du verre, du molybdène, de l'inox. - la couche électriquement isolante est en dioxyde de silicium. - la couche supérieure présente une épaisseur comprise entre 5 et 20nm. - la couche supérieure présente une variation d'épaisseur inférieure à 0,5nm. - la couche supérieure comprend un matériau choisi dans liste formée du silicium, du germanium, du nitrure de gallium. - la couche intermédiaire est formée de silicium amorphe ou polycristallin. - la couche intermédiaire présente une épaisseur comprise entre 20 et 500nm. L'objet de l'invention propose également un procédé de fabrication d'un substrat pour la réalisation de transistors présentant des canaux entièrement désertés en charge, le procédé comprenant les étapes suivantes : - fournir un substrat donneur muni d'une couche électriquement isolante d'épaisseur comprise entre 2 et 50nm ; - former une zone de fragilisation dans le substrat donneur, la zone de fragilisation et la couche électriquement isolante définissant dans le substrat couche à transférer ; moléculaire, comportant substrat espèces donneur une le des - assembler, par adhésion donneur et un support contaminantes de diffuser susceptibles et une couche barrière d'encapsulation apte à prévenir la diffusion des espèces contaminantes ; - détacher la couche à transférer du substrat donneur par fracture au niveau de la zone de fragilisation ; Conformément à l'invention, le procédé comprend également la formation d'une couche intermédiaire en un matériau semi-conducteur poly cristallin ou amorphe sur la couche électriquement isolante ou sur couche barrière d'encapsulation et l'étape d'assemblage comprend la mise en contact intime de la couche intermédiaire avec la couche barrière d'encapsulation ou avec la couche électriquement isolante. Ainsi, les espèces adsorbées en surface du substrat donneur et du support ou provenant de réactions chimiques se produisant lors de l'assemblage sont absorbées dans la couche intermédiaire en matériau semi-conducteur polycristallin ou amorphe. On évite ou on limite de cette manière l'occurrence de défaut d'assemblage, notamment les défauts de type cloques. BREVE DESCRIPTION DES DESSINS L'invention sera mieux comprise à la lumière de la description qui suit des modes de réalisation particuliers et 35 non limitatifs de l'invention, en référence aux figures jointes parmi lesquelles : - La figure 1 représente schématiquement un substrat selon l'invention. La figure 2 représente schématiquement un premier mode de réalisation du substrat selon l'invention. La figure 3 représente schématiquement un deuxième mode de réalisation du substrat selon l'invention. DESCRIPTION DETAILLEE DE L'INVENTION La figure 1 représente schématiquement un substrat 1 adapté pour recevoir des transistors présentant des canaux entièrement désertés en charge. Le substrat FDSOI 1 se présente préférablement sous la forme d'une plaquette circulaire présentant un diamètre quelconque, par exemple de 200 mm, 300 mm, 450 mm ou plus. Il comprend une couche supérieure 2 en un matériau semi-conducteur présentant une épaisseur comprise entre 2 et 50 nanomètres. Préférablement, le matériau semi-conducteur et du silicium, du germanium, un alliage de silicium germanium, ou un matériau III-V tel que du GaN, de l'AlGaN, ou du AsGa. Le matériau de la couche supérieure 2 peut être contraint, en tension ou en compression. Cette couche peut également être constituée d'un empilement de plusieurs couches élémentaires formées de matériaux semi-conducteurs distincts, par exemple choisis dans la liste présentée ci-dessus. La couche supérieure 2 est amenée à recevoir des transistors, notamment des transistors à effet de champ. Son épaisseur réduite (de 2 à 50nm, préférentiellement de 5 à 20 nm) permet de déserter entièrement leurs canaux de porteurs de charge. La couche supérieure 2 est exempte d'espèces contaminantes. Par « exempte d'espèces contaminantes », on signifie que si de telles espèces peuvent être identifiées dans cette couche elles le sont sous forme de traces, présentant une concentration inférieure à 10^10 at/cm^3. Les 35 espèces contaminantes peuvent être toutes espèces chimiques dont la présence en concentration excessive dans la couche supérieure pourrait venir affecter le bon fonctionnement des dispositifs qui y seront formés. Il s'agit notamment de métaux, tels que du fer, du cuivre ou des métaux alcalins. La variation d'épaisseur de la couche supérieure 2, 5 c'est-à-dire l'écart existant entre l'épaisseur la plus importante et l'épaisseur la plus faible de cette couche en tout point de mesure du substrat, est inférieure à 0,5nm. On s'assure ainsi que les tensions de seuil des transistors qui seront formés dans cette couche seront suffisamment proches 10 les unes des autres. La couche supérieure 2 est disposée sur, et en contact avec, une couche électriquement isolante 3 présentant une épaisseur comprise entre 2 et 50 nanomètres. 15 La couche électriquement isolante 3 est préférentiellement en oxyde de silicium, bien que d'autres types d'isolant soient envisageables, notamment ceux présentant une constante diélectrique plus importante que 20 l'oxyde de silicium tel que du nitrure de silicium ou de l'oxyde d'alumine. La couche isolante 3 est disposée sur une couche intermédiaire 4 en un matériau semi-conducteur poly-cristallin 25 ou amorphe. La couche intermédiaire 4 est destinée à former un plan de masse pour les transistors qui seront formés dans la couche supérieure 2. Elle est également apte à absorber des espèces chimiques produites lors de la fabrication du substrat 1, comme cela sera exposé par la suite. Elle présente une 30 épaisseur comprise entre 20 et 100 nm, ou 500nm. La couche intermédiaire 4 est également exempte d'espèces contaminantes qui seraient susceptibles de diffuser excessivement vers la couche supérieure 2. En effet, la couche 35 isolante 2 étant particulièrement fine ( Le plan de masse peut être réalisé dans la couche intermédiaire 4 après la fabrication du substrat 1. Ceci peut être obtenu par implantation d'espèces métalliques ou dopantes permettant de rendre électriquement conductrice la couche intermédiaire 4. Cette implantation peut être réalisée dans la couche intermédiaire et sur toute l'étendue du substrat 1 ou en des zones localisées, discontinues, de ce substrat. L'étape d'implantation est positionnée dans la séquence de fabrication des dispositifs, après toute étape nécessitant d'exposer le substrat 1 à des températures importantes, afin de limiter ou prévenir la diffusion des espèces implantées vers la couche supérieure 2. Comme cela est bien connu en soi, cette séquence de fabrication comprend la formation des grilles, des sources, et des drains sur et dans la couche supérieure 2 du substrat 1. La couche intermédiaire 4 est disposée sur une couche barrière 5 d'encapsulation d'un support 6. Selon l'invention, le support 6 présente une qualité dégradée comparée aux supports traditionnellement utilisés pour la fabrication de substrats FDSOI. Cette qualité moindre assure un approvisionnement au meilleur prix et permet donc de fabriquer un substrat 1 moins onéreux que les substrats FDSOI de l'état de la technique. Ainsi, le support 6 peut consister en un substrat de verre, d'un substrat métallique en inox ou en molybdène. Ces matériaux, peu onéreux, présentent la particularité de comporter des espèces contaminantes (métaux et métaux alcalins comme on l'a vu précédemment), susceptibles de diffuser et présentes en une concentration importante, supérieure à 10^10 at/cm^3. La couche barrière d'encapsulation 5 présente une 5 épaisseur relativement importante comprise entre 50 nm et 1 micron, voire 2 microns. Elle peut être constituée d'oxyde de silicium ou de nitrure de silicium ou de tout autre matériau permettant de limiter la diffusion des espèces contaminantes contenues dans les couches sous-jacentes vers les couches 10 supérieures. Il peut également s'agir d'un empilement de couches comme par exemple d'une première couche élémentaire de dioxyde de silicium et d'une seconde couche élémentaire de nitrure de silicium. 15 Le choix de la nature et de l'épaisseur de la couche barrière d'encapsulation 5 sont déterminés de sorte que, après l'application d'un budget thermique correspondant au budget thermique appliqué au substrat 1 pendant sa fabrication, la concentration en espèces contaminantes ayant diffusés dans la 20 couche supérieure 2 et/ou la couche intermédiaire 4 n'excède pas la concentration de 10^10 at/cm^3. L'homme du métier pourra déterminer aisément les paramètres de la couche barrière d'encapsulation (5), par exemple par simulation, suivant la nature et la concentration des espèces 25 contaminantes présentes dans le support (6) - , et les coefficients de diffusion de ces espèces dans les autres matériaux constituant le substrat (1). Selon l'invention, la présence de la couche barrière 30 d'encapsulation 5 prévient ou limite la diffusion de ces espèces vers la couche supérieure 2. La couche barrière 5 encapsule entièrement le support 6 de manière à contenir toute exo diffusion des espèces contaminantes vers l'environnement extérieur, ce qui pourrait contribuer à contaminer 35 indirectement la couche supérieure 2. Dans la structure du substrat 1, les propriétés recherchées du support 6 (tenue mécanique, coût ...) peuvent être choisies en toute indépendance des propriétés recherchées de la couche intermédiaire 4 (conductivité électrique ...). Ceci n'est pas le cas des substrats FDSOI de l'état de la technique pour lesquels le plan de masse est formé directement dans le support. L'invention permet donc de disposer d'un substrat FDSOI peu onéreux, et adapté à la réalisation de transistors présentant des canaux entièrement désertés en charge. Bien que le support ait été choisi en un matériau moins noble que les supports traditionnels, la présence d'une couche barrière d'encapsulation 5 prévient toute diffusion excessive des contaminants qu'il contient vers la couche supérieure 2. La présence de la couche isolante 3, de par sa finesse, n'est pas apte à elle seule à prévenir cette diffusion. Le substrat est également muni d'une couche intermédiaire 4 destinée à devenir le plan de masse des dispositifs qui seront disposés sur le substrat 1. En complément des caractéristiques fonctionnelles qui viennent d'être présentées, le substrat 1 est avantageux en ce que les contraintes de sa fabrication sont allégées. Et l'invention concerne donc également un procédé de fabrication d'un substrat FDSOI. En référence à la figure 2, le procédé comprend une première étape 2a visant à fournir un substrat donneur 7 muni, au moins sur sa face principale Si, d'une couche électriquement isolante 3 présentant une épaisseur comprise entre 2 et 50 nm. Le substrat donneur 7 peut être entièrement constitué de silicium. Dans ce cas, la couche isolante 3 est avantageusement constituée de dioxyde de silicium, obtenu par 35 oxydation sèche ou humide du substrat donneur 7. Le substrat donneur 7 peut également comprendre une ou des couches formées par épitaxie sur un substrat de base. Il peut s'agir par exemple de couches comprenant du germanium, du nitrure de gallium, d'un alliage de silicium-germanium et/ou de silicium contraint. La couche isolante 3 dans ce cas est avantageusement formée par dépôt, par exemple de dioxyde de silicium, de nitrure de silicium ou d'un autre matériau isolant, comme un matériau présentant une constante diélectrique importante. D'une manière générale, le substrat donneur peut être 10 constitué de n'importe quel matériau, typiquement un matériau semi-conducteur, adapté à la formation d'un canal d'un transistor à effet de champ. Dans une seconde étape 2b, une zone de fragilisation 8 est 15 formée dans le substrat donneur 7. La zone de fragilisation 8 et la couche électriquement isolante 3 définissent entre elles une couche à transférer 9 du substrat donneur 7. La zone de fragilisation 8 peut être obtenue 20 par l'introduction d'espèces légères, comme de l'hydrogène et/ou un gaz rare tel que de l'hélium, dans le substrat donneur 7. L'introduction peut être réalisée par implantation ionique et, dans ce cas, la profondeur de pénétration des espèces est alors définie par l'énergie de l'implantation. 25 Alternativement, les espèces peuvent être introduites dans le substrat donneur 7 par diffusion et se concentrer au niveau d'une couche d'absorption formée préalablement dans le substrat donneur 7. 30 La seconde étape 2b ne succède pas nécessairement à la première étape 2a : il peut être en effet préféré de former en premier lieu la zone de fragilisation 8 avant de munir le substrat donneur de la couche électriquement isolante 3. C'est le cas notamment lorsque la zone de fragilisation 8 est 35 réalisée par anodisation d'un substrat de base afin de le rendre poreux en surface avant de former, par dépôt sur la surface poreuse, la couche à transférer 9. Selon un premier mode de réalisation de l'invention, on forme, dans une étape 2c, la couche barrière d'encapsulation 5 du support 6. Ainsi qu'il l'a déjà été mentionné, le support 6 est constitué d'un matériau peu noble et peu onéreux comportant des espèces contaminantes susceptibles de diffuser. Ces espèces peuvent être un métal tel que du fer, ou du cuivre, ou un métal alcalin. Le support 6 peut être formé en verre, en molybdène, ou en inox. La couche barrière d'encapsulation 5 peut-être réalisée par dépôt de type PECVD, LPCVD, APCVD. La couche barrière est fournie sur toutes les faces du support 6 afin de l'encapsuler totalement et éviter ainsi toute exo diffusion des contaminants. L'étape suivante 2d de ce premier mode de réalisation consiste à former la couche intermédiaire 4 en un matériau semi-conducteur, notamment du silicium amorphe ou polycristallin, sur la couche barrière d'encapsulation 5. Il peut s'agir d'un dépôt de type PECVD, LPCVD, APCVD. Dans une étape optionnelle suivante (et non représenté sur la figure 1), la couche intermédiaire peut être préparée, par exemple par polissage, afin de rendre sa surface compatible 25 avec l'étape subséquente d'assemblage. À cet effet, on veillera à limiter la rugosité de surface inférieure à 0,5nm RMS. Dans l'étape suivante 2e de ce mode de réalisation, on 30 procède à l'assemblage du substrat donneur 7 (muni de la couche électriquement isolante 3) avec le support 6 (muni de la couche barrière d'encapsulation 5 et de la couche intermédiaire 4). L'assemblage est préférablement réalisé par adhésion moléculaire. À cette fin, et comme cela est bien 35 connu en soi, les surfaces à assembler du substrat donneur 7 et du support 6 sont préparés, par exemple par nettoyage dans des solutions chimiques adaptées. Elles peuvent être également activées notamment par un traitement plasma ou par une étape de polissage comme cela a été évoqué précédemment. Après cette préparation, les surfaces exposées de chacun du substrat donneur 7 et du support 6 sont mises en contact intime dans un équipement de collage adapté. La couche à transférer 9 est détachée du substrat donneur 7 par fracture au niveau de la zone de fragilisation 8 dans l'étape suivante 2f de ce premier mode de réalisation. Cette étape peut comprendre une étape de recuit, préalable ou simultanée à la fracture. Le recuit permet d'une part de renforcer l'énergie d'adhésion entre le support et le substrat donneur et permet d'autre part de fragiliser davantage la zone de fragilisation 8, notamment lorsque celle-ci a été formée par introduction d'espèces légères. Le recuit peut être compris entre 200 et 500 degrés pendant une heure à plusieurs heures, par exemple quatre heures. La fracture elle-même peut être obtenue au cours de ce recuit, grâce à l'énergie thermique apportée. La fracture peut également être provoquée pendant, à l'issue ou en l'absence de ce recuit par l'apport d'une autre forme d'énergie (telle qu'une énergie mécanique par exemple). Au cours des deux dernières étapes d'assemblage et de fracture, les espèces adsorbées en surface ou provenant de réaction chimique se produisant lors de l'assemblage, notamment de l'hydrogène, sont absorbées dans la couche intermédiaire 4 en matériau semi-conducteur polycristallin ou amorphe et éventuellement dans la couche barrière d'encapsulation 5 et le support 6. L'occurrence de défaut d'assemblage, notamment du type cloques, est limitée voir évitée. A l'issue de l'étape 2f, on dispose donc d'une part d'un reste du substrat donneur 7 d'où a été prélevée la couche à transférer 9, et d'autre part d'un substrat comprenant l'empilement formé de la couche à transférer 9, la couche électriquement isolante 3, la couche intermédiaire 4, la couche barrière d'encapsulation 5 et le support 6. Dans une dernière étape 2g, la couche à transférer 9 est amincie et préparée pour former la couche supérieure 2 du substrat 1, d'épaisseur comprise entre 2 et 50 nanomètres (et 5 préférentiellement entre 5 et 20 nm). Cet amincissement est usuellement obtenu par un traitement d'oxydation sacrificielle, notamment lorsque le matériau de la couche à transférer est un matériau oxydable, tel que le silicium. Le traitement peut également contenir des traitements thermiques 10 de lissage qui contribuent à éliminer la rugosité de surface résultant du détachement de la couche à transférer 9, et donc réduire les variations d'épaisseur de cette couche. Dans d'autres cas, ou en complément aux procédés précités, 15 on peut prévoir des traitements de gravure pour l'amincissement et la préparation de la couche. La gravure peut être humide ou sèche, comme par exemple un plasma. Un second mode de réalisation de l'invention se distingue 20 du premier mode en ce que, dont le second mode, l'interface d'assemblage est positionnée entre la couche intermédiaire 4 et la couche barrière 5. Ce second mode de réalisation est représenté sur la figure 3a à 3g. L'étape 3a de ce second mode est identique à l'étape 2a du mode de réalisation précédent, 25 et sa description ne sera donc pas reprise. La couche intermédiaire 4 est formée sur la couche isolante du substrat donneur 7 au cours d'une étape 3b. La zone de fragilisation est formée dans le substrat donneur, au cours de l'étape suivante 3c. D'une manière générale, les étapes 3a à 3c de ce 30 deuxième mode de réalisation peuvent être réalisées dans un ordre quelconque. L'étape 3d de formation de la couche barrière d'encapsulation 5 est identique à l'étape 3c du premier mode 35 de réalisation. L'étape 3e suivante consiste en la mise en contact intime de la couche intermédiaire 4 et de la couche barrière d'encapsulation 5. Les épaisseurs relativement importantes (en comparaison avec celle de la couche électriquement isolante 3) de ces couches permettent d'obtenir un collage de bonne qualité, présentant un nombre de défauts de type cloques limité, ainsi que cela a été expliqué en relation avec le premier mode de réalisation. L'épaisseur relativement importante de la couche intermédiaire 4, de la couche électriquement isolante 3 et de la couche transférée 9 qui sont transférés au cours de ce mode de réalisation permettent également de réduire les variations d'épaisseur de la couche transférée 9 (figure 3f) et de la couche supérieure 2 (figure 3g) en comparaison avec celles obtenues par le procédé selon l'état de la technique. Les étapes de fracture et de finition de ce deuxième mode de réalisation, représentées sur les figures 3f et 3g, sont identiques à celles du premier mode de réalisation, et ne seront donc pas répétés. On note que les deux modes de réalisation présentés permettent de réaliser un collage par adhésion moléculaire de bonne qualité, en tirant profit des couches intermédiaire 4 et barrière 5, nécessaires à l'obtention d'un substrat FDSOI peu onéreux. Bien entendu l'invention n'est pas limitée aux modes de mise en oeuvre décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini 30 par les revendications. REVENDICATIONS1. Substrat (1) pour la réalisation de transistors présentant des canaux entièrement désertés en charge, le substrat comprenant l'empilement suivant : un support (6) comportant des espèces contaminantes susceptibles de diffuser; une couche barrière d'encapsulation (5) du support (6) apte à prévenir la diffusion des espèces contaminantes; une couche intermédiaire (4) en un matériau semi- conducteur polycristallin ou amorphe sur la couche barrière d'encapsulation (5); une couche électriquement isolante (3) présentant une épaisseur comprise entre 2 et 50 nanomètres sur la couche intermédiaire (4); une couche supérieure (2) semi-conductrice présentant une épaisseur comprise entre 2 et 50 nanomètres sur la couche électriquement isolante (3) et exempte d'espèces contaminantes. 2. Substrat (1) selon la revendication précédente dans lequel la couche barrière d'encapsulation (5) comprend du dioxyde de silicium et/ou du nitrure de silicium. 3. Substrat (1) selon l'une des revendications précédentes dans lequel la couche barrière d'encapsulation (5) présente une épaisseur comprise entre 50nm et 2 microns. 4. Substrat (1) selon l'une des revendications précédentes dans lequel les espèces contaminantes comprennent des métaux. 5. Substrat (1) selon la revendication précédente dans lequel les métaux sont choisis dans la liste constituée du fer, du cuivre, des métaux alcalins. 6. Substrat (1) selon l'une des revendications 1 à 4 dans lequel le support (6) comprend un matériau choisi dans la liste constituée du verre, du molybdène, de l'inox. 7. Substrat (1) selon l'une des revendications précédentes dans lequel la couche électriquement isolante (3) est en dioxyde de silicium. 8. Substrat (1) selon l'une des revendications précédentes dans lequel la couche supérieure (2) présente une épaisseur comprise entre 5 et 20nm. 9. Substrat (1) selon l'une des revendications précédentes dans lequel la couche supérieure (2) présente une variation d'épaisseur inférieure à 0,5nm. 10. Substrat (1) selon l'une des revendications précédentes dans lequel la couche supérieure (2) comprend un matériau choisi dans liste formée du silicium, du germanium, du nitrure de gallium. 11. Substrat (1) selon l'une des revendications précédentes dans lequel la couche intermédiaire (4) est formée de silicium amorphe ou polycristallin. 12. Substrat (1) selon l'une des revendications précédentes dans lequel la couche intermédiaire (4) présente une épaisseur comprise entre 20 et 500nm. 13. Transistor à effet de champs comportant une grille, un drain, une source et un canal s'étendant sous la grille entre la source et le drain, le transistor étant formé sur un substrat (1) selon l'une des revendications précédentes.35 14. Procédé de fabrication d'un substrat (1) pour la réalisation de transistors présentant des canaux entièrement désertés en charge, le procédé comprenant les étapes suivantes : - fournir un substrat donneur (7) muni d'une couche électriquement isolante (3) d'épaisseur comprise entre 2 et 50nm ; - former une zone de fragilisation (8) dans le substrat donneur, la zone de fragilisation (8) et la couche électriquement isolante (3) définissant dans le substrat donneur (7) une couche à transférer (9) ; - assembler, par adhésion moléculaire, le substrat donneur (7) et un support (6) comportant des espèces contaminantes susceptibles de diffuser et une couche barrière d'encapsulation (5) apte à prévenir la diffusion des espèces contaminantes ; - détacher la couche à transférer (9) du substrat donneur (7) par fracture au niveau de la zone de fragilisation (8) ; le procédé étant caractérisé en ce qu'il comprend également la formation d'une couche intermédiaire (4) en un matériau semi-conducteur poly cristallin ou amorphe sur la couche électriquement isolante (3) ou sur couche barrière d'encapsulation(5) et en ce que l'étape d'assemblage comprend la mise en contact intime de la couche intermédiaire (4) avec la couche barrière d'encapsulation (5) ou avec la couche électriquement isolante (3) 15. Procédé selon la revendication précédente comportant également, après l'étape de détachement, une étape d'amincissement de la couche à transférer (9) pour définir une couche supérieure (1) d'épaisseur comprise entre 2 et 50nm.35