FR 3028666 A1 20160520 FR 1461068 A 20141117 1 CIRCUIT INTEGRE A STRUCTURE DE COMMUTATION DE PUISSANCE L'invention concerne la commutation de puissance et en particulier les circuits intégrés destinés à réaliser une commutation en tension ou une 5 commutation en courant, et comportant au moins un fonctionnement bidirectionnel en tension ou en courant. Pour des raisons de coût, de compacité et de fréquence d'utilisation, de nombreux composants de commutation de puissance sont réalisés à partir de composants semi-conducteurs. 10 De nombreuses applications de puissance, par exemple la réalisation d'onduleurs triphasés, font appel à des commutateurs de puissance ayant un fonctionnement bidirectionnel en tension ou en courant, ou bidirectionnel en tension et en courant. De tels commutateurs nécessitent d'associer un interrupteur de 15 puissance à une diode. L'interrupteur est généralement réalisé sous forme de transistor Silicium à effet de champ ou à jonction, en fonction de la densité de courant souhaitée. A haut niveau de puissance et à fréquences de commutation élevées, les diodes induisent des chutes de tension et des déperditions d'énergie considérables. Pour limiter ces pertes, il est usuel d'utiliser des diodes 20 de type SiC. Cependant, des diodes de type SiC ne peuvent pas être cointégrées avec des transistors de puissance, ce qui impose d'utiliser deux composants distincts. La combinaison de deux composants induit un encombrement non négligeable et des déperditions d'énergie au niveau des connexions entre ces composants. 25 L'invention vise à résoudre un ou plusieurs de ces inconvénients. L'invention vise en outre à faciliter la conception et la cointégration de commutateurs de puissance, quel que soit son mode de fonctionnement, bidirectionnel en courant ou en tension. L'invention porte ainsi sur un circuit intégré comprenant un circuit de 30 commutation, comprenant : -une première branche incluant des premier et deuxième transistors ; -une deuxième branche incluant des troisième et quatrième transistors, lesdits premier à quatrième transistors étant des transistors à hétérojonction à effet de champ comportant chacun des première et deuxième électrodes 35 de conduction et une grille de commande ; -la première électrode de conduction du premier transistor étant connectée à la première électrode de conduction du quatrième transistor ; -la deuxième électrode de conduction du deuxième transistor étant connectée à la deuxième électrode de conduction du troisième transistor ; 40 -la deuxième électrode de conduction du premier transistor étant connectée à la première électrode de conduction du deuxième transistor ; ICG10962 FR Depot Texte.doc 3028666 2 -la deuxième électrode de conduction du quatrième transistor étant connectée à la première électrode de conduction du troisième transistor ; -un desdits transistors de chaque branche étant de type normalement ouvert et comportant une électrode de conduction connectée à sa grille de commande de façon à former une diode, de sorte que les diodes formées dans les première et deuxième branches sont en antiparallèle. Selon une variante, lesdits deuxième et quatrième transistors sont connectés en diode. Selon une autre variante, la première électrode de conduction du 10 deuxième transistor est connectée à la deuxième électrode de conduction du quatrième transistor. Selon une autre variante, la grille de commande du deuxième transistor est connectée à la grille de commande du quatrième transistor. Selon encore une variante, lesdits premier à quatrième transistors sont 15 des transistors à haute mobilité électronique. Selon encore une autre variante, lesdits premier et deuxième transistors incluent une même première bande d'hétéronjonction et lesdits troisième et quatrième transistors incluent une même deuxième bande d'hétéronjonction, les première et deuxième bandes d'hétérojonction étant séparées par une 20 bande d'isolant. Selon une variante, un élément conducteur s'étend à l'aplomb de la bande d'isolant et connecte les grilles de commande des deuxième et quatrième transistors. Selon encore une variante, ledit élément conducteur est disposé dans 25 une position médiane par rapport aux premier à quatrième transistors. Selon une autre variante, des premier et deuxième plots d'interconnexion sont connectés respectivement à la première électrode de conduction du premier transistor et à la deuxième électrode de conduction du deuxième transistor, et des troisième et quatrième plots d'interconnexion sont connectés 30 respectivement aux grilles de commande des premier et troisième transistors, et lesdits premier et deuxième plots d'interconnexion sont positionnés d'un premier côté par rapport à ladite bande d'isolant, lesdits troisième et quatrième plots d'interconnexion étant positionnés d'un deuxième côté opposé au premier par rapport à ladite bande d'isolant. 35 Selon encore une autre variante, la tension de seuil des deuxième et quatrième transistors est inférieure ou égale à 1V. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement 40 limitatif, en référence aux dessins annexés, dans lesquels : ICG10962 FR Depot Texte.doc 3028666 3 -la figure 1 est une illustration schématique d'un premier mode de réalisation d'un circuit intégré de commutation selon l'invention ; -la figure 2 est une vue en coupe schématique d'un exemple de transistor HEMT utilisable pour un circuit intégré de commutation selon l'invention ; 5 -la figure 3 est un diagramme tension/courant d'un exemple de transistor HEMT utilisé pour former une diode ; -la figure 4 est une illustration schématique d'un deuxième mode de réalisation d'un circuit intégré de commutation selon l'invention ; -la figure 5 est une vue de dessus d'un exemple de topographie pour le 10 circuit intégré de commutation du deuxième mode de réalisation ; -la figure 6 est une vue de dessus d'une variante de topographie pour le circuit intégré de commutation du deuxième mode de réalisation ; -les figures 7 à 9 sont des vues en coupe partielle d'un exemple de transistor HEMT à différentes étapes d'un exemple de procédé de fabrication ; 15 -les figures 10 à 14 sont des vues en coupe partielle d'un exemple de circuit intégré selon le deuxième mode de réalisation, à différentes étapes d'un exemple de procédé de fabrication ; -les figures 15 et 16 sont des représentations schématiques d'exemples de fonctions simplifiées pouvant être mises en oeuvre par l'intermédiaire d'un 20 circuit intégré de commutation selon l'invention. L'invention propose un circuit intégré comprenant un circuit de commutation. Ce circuit de commutation comprend quatre transistors à heterojonction à effet de champ connectés selon deux branches entre une 25 entrée et une sortie de puissance. Un transistor à heterojonction à effet de champ de chaque branche est monté en diode, les diodes des deux branches étant montées en anti parallèle. L'invention permet de cointégrer dans une même puce une fonction interrupteur de puissance avec une diode pour obtenir un fonctionnement 30 bidirectionnel en courant et/ou en tension. Cette cointégration permet de limiter les pertes dans les connexions, de réduire considérablement l'encombrement du commutateur obtenu, et de limiter les pertes de conduction dans la diode. De plus, une même structure de composant peut être utilisée pour différentes fonctions, même en n'utilisant pas tous les transistors d'une cellule, 35 en conservant malgré tout un encombrement réduit. L'utilisation d'une même structure de composant pour différentes fonctions permet en outre de faciliter la conception des topographies de circuits intégrés à partir d'une même cellule standard. En outre, de tels transistors sont particulièrement adaptés pour des 40 applications de puissance, puisqu'ils présentent une tension de claquage ICG10962 FR Depot Texte.doc 3028666 4 élevée, avec une résistance de conduction réduite et une densité de courant potentiellement élevée. La figure 1 est une illustration schématique d'un premier mode de 5 réalisation d'un circuit intégré comprenant un circuit de commutation 1. Le circuit de commutation 1 comprend des premiers à quatrième transistors à heterojonction à effet de champ 11 à 14. Le transistor 11 et le transistor 14 sont connectés par des premières électrodes de conduction respectives. Le transistor 12 et le transistor 13 sont connectés par des secondes électrodes de conduction respectives. Une deuxième électrode de conduction du transistor 11 et une première électrode de conduction du transistor 12 sont connectées. Une deuxième électrode de conduction du transistor 14 et une première électrode de conduction du transistor 13 sont connectées. Une des électrodes de conduction du deuxième transistor 12 est connectée à sa grille de commande. Le transistor 12 est connecté de façon à former une diode. Une des électrodes de conduction du transistor 14 est connectée à sa grille de commande. Le transistor 14 est connecté de façon à former une diode. Le circuit de commutation 1 comprend ainsi une première branche incluant les transistors 11 et 12, et une deuxième branche incluant les transistors 13 et 14. Chaque branche comprend ainsi une diode respective, ces diodes étant connectées en anti parallèle. L'état de conduction des transistors 11 et 13 peut être commandé par un circuit de commande non illustré. Selon une variante, en remplacement du transistor 14, le transistor 13 peut être connecté de façon à former une diode en antiparallèle du transistor 12 connecté en diode. Bien que le circuit de commutation 1 puisse inclure des transistors à effet de champ à hétérojonction à haute mobilité de trous, l'invention utilise avantageusement des transistors à effet de champ à hétérojonction à haute mobilité électronique, afin de fournir une plus grande densité de courant. La figure 2 est une figure schématique d'un exemple de transistor 18 de 35 type HEMT, c'est-à-dire un transistor à effet de champ à haute mobilité électronique. Le transistor 18 comporte un substrat de silicium 181, présentant typiquement dopage de type P mais pouvant aussi ne pas être dopé. Une couche semi-conductrice 182 en alliage binaire d'un nitrure d'un élément de 40 type III (par exemple du GaN) est ménagée au-dessus du substrat 181. Une couche semi-conductrice dite barrière, d'alliage ternaire d'un nitrure d'un ICG10962 FR Depot Texte.doc 3028666 5 élément de type III (par exemple du AIGaN) 183 est ménagée au-dessus de la couche 182. Une couche de gaz d'électrons 184 est intrinsèquement formée à l'interface entre la couche 182 et la couche 183. Le transistor 18 comporte une première électrode de conduction 186 et 5 une deuxième électrode de conduction 187, entre lesquelles un courant doit sélectivement être établi. Les électrodes 186 et 187 sont formées de façon connue en soit sous forme d'implantation ionique ou de diffusion métallique. Le transistor 18 comporte en outre une grille de commande 188, dont le potentiel de commande définit si le transistor 18 est passant ou bloqué. Les électrodes 10 186 et 187 et la grille 188 sont ménagées au-dessus de la couche 183. La couche 184 comporte une zone 185 à l'aplomb de la grille 188. La zone 185 est rendue sélectivement conductrice ou isolante en fonction de la tension appliquée sur la grille 188. En fonction de la conception du transistor 18, la zone 185 rend ce transistor soit normalement ouvert, soit normalement fermé, en 15 fonction de l'état isolant ou conducteur de la zone 185 en l'absence de polarisation de la grille 188. Le transistor 18 est isolé d'autres composants électroniques par l'intermédiaire de tranchées d'isolation non illustrées. Bien qu'on ait décrit un cas particulier de transistor à hétérojonction de type AIGaN, d'autres structures telles que le GaAlAs/GaAs, ou le 20 GaAlAs(N+)/InGaAs(n.d)/GaAs peuvent bien entendu également être envisagées. Les transistors 12 et 14 sont de type normalement ouvert, de façon à pouvoir être connectés en diode. La figure 3 est un exemple de diagramme 25 tension/courant d'un tel transistor de type HEMT. Un transistor de type normalement ouvert présente une tension de seuil positive Vth. Avantageusement, cette tension de seuil est inférieure ou égale à 1 V afin de limiter les pertes de commutation dans le circuit de commutation 1. Avantageusement, cette tension de seuil est au moins égale à 0,2 V, voire au 30 moins égale à 0,4V pour éviter une mise en conduction intempestive en inverse des diodes formées. Des procédés de formation de transistors à hétérojonction de type normalement ouvert sont connus en soi de l'homme du métier, par exemple par des techniques dites de gravure partielle ou complète de la couche 183, d'implantation ionique de Fluor, de formation d'une grille p-(AI)GaN ou la formation d'une grille arrière. La figure 4 est une illustration schématique d'un deuxième mode de réalisation d'un circuit intégré comprenant un circuit de commutation 1. Ce 40 deuxième mode de réalisation diffère du premier mode de réalisation uniquement par la présence d'une connexion électrique entre les grilles de ICG10962 FR Depot Texte.doc 3028666 6 commande des transistors 12 et 14. Plus particulièrement, cette connexion électrique raccorde les deuxièmes électrodes des transistors 11 et 14, ainsi que les premières électrodes des transistors 12 et 13. Cette connexion électrique permet notamment d'obtenir une référence de potentiel pour les transistors 12 et 5 14 montés en diode. En outre, ce mode de réalisation permet d'accroître la densité de courant en conduction à travers le circuit de commutation 1. Comme la polarisation des grilles de commande des transistors 11 et 13 est effectuée par des potentiels relatifs par rapport au noeud de connexion entre les transistors 11 à 14, cette polarisation est de préférence réalisée par une 10 alimentation isolée afin d'éviter tout passage de courant par l'intermédiaire de ce noeud. La figure 5 est une vue de dessus d'un exemple de topographie du circuit de commutation 1 du deuxième mode de réalisation. Les transistors 11 et 14 15 sont connectés par leurs premières électrodes conductrices 111 et 141, désignées ici comme leurs drains respectifs. Les électrodes 111 et 141 sont connectées à un plot de connexion de puissance 15. Les transistors 12 et 13 sont connectés par leurs deuxièmes électrodes conductrices 122 et 132, désignées ici comme leurs drains respectifs. Les électrodes 122 et 132 sont 20 connectées à un plot de connexion de puissance 16. La deuxième électrode conductrice du transistor 11 et la première électrode conductrice du transistor 12 sont confondues, sous la forme d'une électrode commune 112 désignée comme leur source. La deuxième électrode conductrice du transistor 14 et la première électrode conductrice du transistor 13 25 sont confondues, sous la forme d'une électrode commune 131 désignée comme leur source. Un plot de connexion de commande 114 est connecté à la grille 113 du transistor 11. Un plot de connexion de commande 134 est connecté à la grille 133 du transistor 13. 30 Les premier et deuxième transistors 11 et 12 incluent une même première bande d'heterojonction 171, correspondant à la première branche. Les troisième et quatrième transistors 13 et 14 incluent une même deuxième bande d'heterojonction 172, correspondant à la deuxième branche. Les bandes d'heterojonction 171 et 172 sont séparées par une bande d'isolant 173. 35 Les plots de connexion de puissance 15 et 16 sont positionnés de côté par rapport à la bande isolante 173 et par rapport aux bandes d'heterojonction 171 et 172. Les plots de connexion de commande 114 et 134 sont positionnés du côté opposé aux plots 15 et 16, par rapport à la bande isolante 173 et par rapport aux bandes d'heterojonction 171 et 172. En positionnant les plots de connexion 114 et 134 et les plots de connexion 15 et 16 à l'opposé de la bande isolante 173 notamment, la conception du circuit de commutation 1 peut être ICG10962 FR Depot Texte.doc 3028666 7 particulièrement compacte puisqu'il n'y a pas lieu d'isoler davantage ces plots les uns des autres. La connexion électrique entre les grilles de commande 123 et 143 est notamment réalisée par l'intermédiaire d'un élément conducteur 193 s'étendant 5 à l'aplomb de la bande d'isolant 173 et connectant les électrodes 112 et 131. Cet élément conducteur 193 est ici positionné en position médiane entre les transistors 11 à 14 et n'altère donc que très peu l'encombrement du circuit de commutation 1. De façon similaire : 10 -un élément conducteur 191 s'étend à l'aplomb de la bande d'isolant 173 et connecte les électrodes 122 et 132 ; -un élément conducteur 192 s'étend à l'aplomb de la bande d'isolant 173 et connecte les électrodes 111 et 141. L'électrode 112 est connectée à la grille de commande 123 par 15 l'intermédiaire d'un élément conducteur 194. L'élément conducteur 194 est ici déporté latéralement par rapport à la bande d'heterojonction 171, du même côté que les plots de connexion 15 et 16. L'électrode 131 est connectée à la grille de commande 143 par l'intermédiaire d'un élément conducteur 195. L'élément conducteur 195 est ici déporté latéralement par rapport à la bande 20 d'heterojonction 172, du même côté que les plots de connexion 114 et 134. Le plot de connexion 114 est connecté à la grille de commande 113 par l'intermédiaire d'un élément conducteur 196 s'étendant à l'aplomb de la bande d'isolant 173 et de la bande d'heterojonction 172. 25 La configuration illustrée du circuit de commutation 1 s'avère ainsi particulièrement compacte, permet de limiter au maximum les longueurs des connexions entre les transistors 11 à 14, et permet de réduire à seulement deux le nombre de contacts ohmiques entre les plots de connexion 15 et 16, tout en fournissant une structure de commutation quatre quadrants. 30 Les éléments conducteurs 191 à 196 peuvent avantageusement être réalisés par des dépôts métalliques respectifs. Les grilles de commande 113, 123, 133 et 143 peuvent par exemple être réalisées directement sur le semi-conducteur (par exemple sur une couche 35 d'AIGaN) pour former un contact de grille Schottky ou bien sur un isolant pour former un contact de grille de type MIS. Les grilles de commande 113, 123, 133 et 143 peuvent par exemple présenter une largeur comprise entre 0,5 et 2 pm. Les dimensions des électrodes 111, 141, 122 et 132 (typiquement leur largeur est définie par leur dimension selon l'axe de la longueur des bandes 171 40 à 173) sont par exemple fixées en fonction de la densité de courant devant traverser le circuit de commutation 1. ICG10962 FR Depot Texte.doc 3028666 8 La figure 6 illustre une variante de topographie du deuxième mode de réalisation du circuit de commutation 1. Cette variante permet avantageusement d'utiliser un noeud intermédiaire des branches du circuit 1 pour disposer d'un 5 autre plot de connexion de puissance permettant de court-circuiter certaines fonctions. Cette variante permet de disposer d'un potentiel de référence de grille permettant de piloter les transistors 11 et 14. À cet effet, des plots de connexion de puissance 101 et 102 sont connectés respectivement aux éléments conducteurs 194 et 195. 10 Un tel circuit de commutation 1 peut être utilisé pour des fonctions connues en soi d'interrupteur quatre quadrants. Un tel circuit de commutation 1 peut être utilisé même seulement pour une partie de ces fonctionnalités. Un tel circuit de commutation 1 peut par exemple être utilisé comme 15 interrupteur bidirectionnel en courant et unidirectionnel en tension, correspondant par exemple au schéma de principe illustré à la figure 15. Un tel interrupteur est par exemple utilisé dans des cellules de commutation d'onduleurs de tension pour courant triphasé. Avec un circuit de commutation 1 tel qu'illustré à la figure 1, on peut par exemple former la diode antiparallèle par 20 l'intermédiaire du transistor 14, former la fonction interrupteur par l'intermédiaire du transistor 11, et réaliser une conduction bidirectionnelle par l'intermédiaire du transistor 13 maintenu fermé. Un tel circuit de commutation 1 peut également être utilisé comme interrupteur bidirectionnel en tension et monodirectionnel en courant, 25 correspondant par exemple au schéma de principe illustré à la figure 16. Un tel interrupteur peut également être utilisé dans un onduleur en vue de former un blocage spontané bloquant un courant de retour provenant d'une charge alimentée. Avec un circuit de commutation 1 tel qu'illustré à la figure 1, on peut par exemple former la diode antiparallèle par l'intermédiaire du transistor 14, 30 former la fonction interrupteur par l'intermédiaire du transistor 11, former la diode série par l'intermédiaire du transistor 12 et maintenir le transistor 13 ouvert. Les figures 7 à 9 sont des vues en coupe d'un transistor HEMT 11 à 35 différentes étapes d'un exemple de procédé de fabrication. Les figures 7 à 9 illustrent partiellement le transistor 11 au niveau de sa grille et de sa source. Pour le circuit intégré en cours de formation illustré à la figure 7, on dispose ici d'un substrat 181, sur lequel une couche semi-conductrice 182 en alliage binaire d'un nitrure d'un élément de type III (par exemple du GaN) est 40 ménagée. Une couche semi-conductrice barrière, d'alliage ternaire d'un nitrure d'un élément de type III (par exemple du AIGaN) 183 est ménagée au-dessus ICG10962 FR Depot Texte.doc 3028666 9 de la couche 182. Une couche de gaz d'électrons 184 est intrinsèquement formée à l'interface entre la couche 182 et la couche 183. Une couche d'isolant 153 est formée sur la couche 183 et a été mise en forme pour présenter des orifices traversants au niveau de la source, du drain et 5 de la grille du transistor 11. Une gorge 154 est notamment ménagée au niveau de la grille à former. La gorge 154 présente par exemple une largeur comprise entre 0,25 et 2 pm. La couche d'isolant 153 est par exemple formée en nitrure de silicium. Des dépôts métalliques 151 sont mis en forme et sont en contact avec la couche 183 au niveau de la source et du drain. Les dépôts métalliques 10 151 présentent par exemple une épaisseur de 100 nm et une largeur comprise entre 4 et 20 pm. La largeur de la couche d'isolant 153 entre la gorge 154 et le dépôt métallique 151 de la source est par exemple de l'ordre de 1 ilm. Une couche d'oxyde de grille 152 est déposée pleine plaque. La couche d'oxyde de grille 152 peut être déposée par un procédé de dépôt de couche 15 atomique (ALD). La couche d'oxyde de grille 152 est par exemple réalisée en A1203. La couche d'oxyde de grille 152 peut typiquement présenter une épaisseur de l'ordre de 10 nm. Lors d'étapes ultérieures, la couche 152 est mise en forme par exemple par photolithographie, pour la conserver dans la gorge 154 et la retirer au niveau 20 des autres zones. La couche 152 peut alors faire l'objet d'un recuit, par exemple à 650° en présence de diazote. On obtient alors lastructure telle qu'illustrée à la figure 8. Lors d'étapes ultérieures : -on réalise avantageusement un dépôt métallique interfacial par exemple 25 de Ti ou de TiN. Ce dépôt peut par exemple être réalisé sur une épaisseur de 100 nm. Ce dépôt peut par exemple être réalisé par dépôt physique en phase vapeur ; -on réalise un dépôt métallique pour les différentes électrodes, par exemple en tungstène. Ce dépôt peut par exemple être réalisé sur une 30 épaisseur comprise entre 200 à 400 nm. Ce dépôt peut par exemple être réalisé par dépôt chimique en phase vapeur ; -on réalise une mise en forme des dépôts métalliques pour leur donner la forme des différentes électrodes. Cette mise en forme est par exemple réalisée par photolithographie. On obtient alors la structure telle qu'illustrée à la figure 9 35 sur laquelle on peut distinguer la source 112 et la grille 113. Les figures 10 à 14 sont des vues en coupe d'un circuit de commutation selon le deuxième mode de réalisation à différentes étapes d'un exemple de procédé de fabrication. La coupe est ici réalisée au niveau de l'électrode 112, de 40 l'électrode 131 et de l'élément conducteur 193 du circuit de commutation 1 à former. ICG10962 FR Depot Texte.doc 3028666 10 Pour le circuit intégré en cours de formation illustré à la figure 10, on dispose ici du substrat 181, sur lequel la couche semi-conductrice 182 en alliage binaire d'un nitrure d'un élément de type III (par exemple du GaN) est ménagée. La couche semi-conductrice barrière, d'alliage ternaire d'un nitrure d'un élément 5 de type III (par exemple du AIGaN) 183 est ménagée au-dessus de la couche 182. La couche de gaz d'électrons 184 est intrinsèquement formée à l'interface entre la couche 182 et la couche 183. La couche d'isolant 153 est formée sur la couche 183. A la figure 11, la couche d'isolant 153 a été mise en forme pour former un 10 orifice traversant 155 jusqu'à la couche 183. A la figure 12, les électrodes 112 et 131 ont été formées par des dépôts métalliques en contact électrique avec la couche 183 au niveau de l'orifice 155. Après mise en forme des dépôts métalliques, les électrodes 112 et 131 sont séparées par une gorge 156. 15 A la figure 13, un dépôt d'une couche isolante 157 est effectué pour recouvrir les électrodes 112 et 131, et remplir la gorge 156. Une séparation isolante 173 est formée entre les électrodes 112 et 131. A la figure 14, on a mis en forme la couche isolante 157 par photolithographie, puis on a réalisé un dépôt et une mise en forme d'un métal 20 (par exemple de type AICu), afin de former un élément conducteur 193 surplombant la séparation isolante 173 et joignant les électrodes 112 et 131. Dans le procédé de fabrication illustré, on n'a pas illustré la formation des connexions ou interconnexions des électrodes 112 et 131. 25 Pour la formation d'un transistor HEMT de type normalement ouvert, des étapes préalables de gravure de la couche d'AIGaN 183 associée ou non à une implantation de dopants sous la zone 185 peuvent être réalisées préalablement au dépôt de la couche d'oxyde de grille 152. La plupart des étapes des procédés de fabrication des transistors de 30 conduction et des transistors destinés à former des diodes sont communes. Par conséquent, les différentes grilles peuvent aisément être alignées les unes par rapport aux autres ce qui limite des dispersions de fabrication et permet d'obtenir une bonne symétrie du fonctionnement d'un circuit de commutation 1 tel qu'illustré à la figure 4. 35 ICG10962 FR Depot Texte.doc REVENDICATIONS1. Circuit intégré (1) comprenant un circuit de commutation, caractérisé en ce qu'il comprend : -une première branche incluant des premier et deuxième transistors (11, 12) ; -une deuxième branche incluant des troisième et quatrième transistors (13, 14), lesdits premier à quatrième transistors étant des transistors à hétérojonction à effet de champ comportant chacun des première et deuxième électrodes de conduction et une grille de commande ; -la première électrode (111) de conduction du premier transistor (11) étant connectée à la première électrode de conduction (141) du quatrième transistor (14) ; -la deuxième électrode de conduction (122) du deuxième transistor (12) étant connectée à la deuxième électrode de conduction (132) du troisième transistor (13) ; -la deuxième électrode de conduction (112) du premier transistor (11) étant connectée à la première électrode de conduction du deuxième transistor (12) , -la deuxième électrode de conduction du quatrième transistor (14) étant connectée à la première électrode de conduction (131) du troisième transistor (13) , -un desdits transistors de chaque branche étant de type normalement ouvert et comportant une électrode de conduction connectée à sa grille de commande de façon à former une diode, de sorte que les diodes formées dans les première et deuxième branches sont en antiparallèle. 2. Circuit intégré (1) selon la revendication 1, dans lequel lesdits deuxième et quatrième transistors (12, 14) sont connectés en diode. 3. Circuit intégré (1) selon la revendication 2, dans lequel la première électrode de conduction du deuxième transistor est connectée à la deuxième électrode de conduction du quatrième transistor. 4. Circuit intégré selon la revendication 3, dans lequel la grille de commande (123) du deuxième transistor (12) est connectée à la grille de commande (143) du quatrième transistor (14). 5. Circuit intégré (1) selon l'une quelconque des revendications précédentes, dans lequel lesdits premier à quatrième transistors sont des transistors à haute mobilité électronique. ICGl0962 FR Depot Texte.doc 3028666 12 6. Circuit intégré (1) selon l'une quelconque des revendications précédentes, dans lequel lesdits premier et deuxième transistors (11,12) incluent une même première bande d'hétéronjonction (171) et dans lequel lesdits troisième et quatrième transistors (13,14) incluent une même deuxième 5 bande d'hétéronjonction (172), les première et deuxième bandes d'hétérojonction étant séparées par une bande d'isolant (173). 7. Circuit intégré (1) selon les revendications 4 et 6, dans lequel un élément conducteur (193) s'étend à l'aplomb de la bande d'isolant (173) et connecte 10 les grilles de commande (123,143) des deuxième et quatrième transistors. 8. Circuit intégré selon la revendication 7, dans lequel ledit élément conducteur (193) est disposé dans une position médiane par rapport aux premier à quatrième transistors. 15 9. Circuit intégré (1) selon la revendication 7 ou 8, dans lequel des premier et deuxième plots d'interconnexion (15,16) sont connectés respectivement à la première électrode de conduction du premier transistor et à la deuxième électrode de conduction du deuxième transistor, et dans lequel des troisième 20 et quatrième plots d'interconnexion (114,134) sont connectés respectivement aux grilles de commande des premier et troisième transistors (11,13), et dans lequel lesdits premier et deuxième plots d'interconnexion sont positionnés d'un premier côté par rapport à ladite bande d'isolant (173), lesdits troisième et quatrième plots d'interconnexion étant positionnés d'un deuxième côté 25 opposé au premier par rapport à ladite bande d'isolant. 10.Circuit intégré (1) selon l'une quelconque des revendications précédentes, dans lequel la tension de seuil des deuxième et quatrième transistors est inférieure ou égale à 1V. 30 ICG10962 FR Depot Texte.doc