FR 3012704 A1 20150501 FR 1360556 A 20131029 Procédé de linéarisation par prédistorsion numérique DOMAINE GENERAL L'invention se rapporte au domaine des amplificateurs 5 radioélectriques de puissance, et à celui des techniques pour linéariser de tels amplificateurs. ETAT DE L'ART Les amplificateurs radioélectriques de puissance, communément 10 appelés amplificateurs RF de puissance, sont utilisés dans les systèmes de communication sans fils pour différents types d'application: transmetteurs RF pour la téléphonie mobile, satellite, aéronautique, etc. La plupart des amplificateurs RF ne sont linéaires que dans une gamme de puissance limitée. Aussi, lorsqu'un tel amplificateur fonctionne 15 dans un régime non linéaire, par exemple lorsqu'il est utilisé à haute puissance, cet amplificateur produit un signal de sortie amplifié présentant des distorsions. Ces distorsions limitent l'efficacité spectrale du canal de communication. Un amplificateur fonctionnant dans son régime non 20 linéaire à haut rendement et recevant en entrée un signal large bande peut typiquement produire un signal de sortie ayant une largeur de bande 3 à 7 fois supérieure à celle de la bande du signal d'entrée. Une technique connue pour produire un signal corrigé en sortie d'un amplificateur de puissance non-linéaire consiste à effectuer un traitement 25 dit de « prédistorsion numérique » sur un signal d'entrée en amont de l'amplificateur. Idéalement, la prédistorsion numérique applique sur le signal d'entrée une fonction qui compense les non-linéarités introduites par l'amplificateur agencé en aval. On a illustré en figure 1 un exemple de circuit 1 connu permettant 30 de mettre en oeuvre une telle prédistorsion numérique. Ce circuit 1 comprend un étage amont numérique 10, et un étage aval analogique 12. L'étage amont numérique 10 comprend un prédistordeur numérique PD, et une unité de calcul X numérique configurée pour fournir au prédistordeur des coefficients de prédistorsion définissant la fonction de prédistorsion appliquée au signal d'entrée. L'étage aval analogique 12 comprend en outre un amplificateur de puissance analogique PA. Les étages analogiques et numériques 10, 12 sont connectés au moyen d'un convertisseur analogique-numérique ADC et d'un 10 convertisseur numérique-analogique DAC. Le convertisseur numérique-analogique DAC est disposé en aval du prédistordeur numérique PD et en amont de l'entrée de l'amplificateur analogique PA. Ainsi, un signal d'entrée numérique est prédistordu, puis converti en analogique, translaté en fréquence, puis amplifié (subissant 15 alors une distorsion au cours de cette amplification). Le convertisseur analogique-numérique ADC est disposé entre la sortie de l'amplificateur PA et le processeur numérique PD. L'ajustement des coefficients de prédistorsion du prédistordeur est réalisé par une numérisation du signal de sortie analogique par le convertisseur 20 analogique-numérique ADC, et injection du signal numérisé dans l'unité de calcul X, laquelle calcule les coefficients de prédistorsion. Cependant, le convertisseur analogique-numérique ADC et l'unité de calcul numérique X sont soumis à d'importantes contraintes de fonctionnement pour traiter correctement le signal de sortie analogique, 25 car ce signal présente une large bande de fréquence. Le convertisseur analogique-numérique ADC doit notamment fonctionner à une fréquence d'échantillonnage très élevée. A titre d'exemple, un signal LTE-Advanced utilisé dans la norme 3GPP quatrième génération (4G) peut occuper une bande de 20MHz, et le signal en sortie du PA peut ainsi atteindre 140MHz 30 (7x20MHz) de bande, imposant au convertisseur ADC et à l'unité de calcul X numérique des contraintes très importantes. Selon le degré de non linéarité du PD, le signal précompensé peut atteindre une largeur de bande de 140 MHz pour pouvoir compenser les distorsions du PA sur toute la bande. Ainsi des contraintes s'imposent également sur le convertisseur numérique-analogique DAC. Les ressources énergétiques importantes alors allouées à la numérisation des signaux ainsi qu'à l'identification des coefficients de prédistorsion diminuent considérablement le rendement global énergétique du circuit d'amplification et augmentent ainsi son coût de fonctionnement. Or, la consommation actuelle liée aux amplificateurs de puissance utilisés dans des stations de base représente environ 30% des coûts opérationnels des opérateurs de téléphonie mobile, sans compter les coûts d'infrastructure liés à la mise en place des systèmes de refroidissement, et l'impact environnementale de ces systèmes. Ainsi, il existe un besoin pour des dispositifs et des méthodes capables de linéariser les transmetteurs RF conçus pour des communications larges bandes tout en minimisant la consommation et les coûts de fabrication des circuits numériques utilisés ainsi que des convertisseurs analogiques-numériques et numériques-analogiques. PRESENTATION DE L'INVENTION Un but de l'invention est de linéariser un amplificateur de puissance d'un circuit électronique en allégeant des contraintes de fonctionnement imposées aux composants numérique du circuit. Ce but est atteint dans le cadre de la présente invention grâce à un procédé de linéarisation pour amplificateur PA de puissance, comprenant des étapes de: générer un signal numérique d'entrée prédistordu en appliquant une fonction de prédistorsion à un signal numérique d'entrée à amplifier, la fonction de prédistorsion étant définie par une série de coefficients de prédistorsion, convertir le signal numérique d'entrée prédistordu en un signal analogique prédistordu, amplifier le signal analogique prédistordu pour obtenir un signal analogique amplifié, décomposer le signal analogique amplifié en une pluralité de signaux analogiques de sous-bande, numériser chaque signal analogique de sous-bande pour obtenir un signal numérique de sous-bande respectif, et calculer des valeurs des coefficients de prédistorsion qui minimisent une erreur dépendant du signal numérique d'entrée prédistordu et des signaux numériques de sous-bande, et ajuster les coefficients de prédistorsion aux valeurs calculées. Dans le procédé de linéarisation proposé, sont numérisés des signaux issus de l'étape de décomposition présentant des largeurs de 15 bande respectives inférieures à celle du signal analogique amplifié. En conséquence, les contraintes de numérisation (notamment d'échantillonnage) peuvent être réduites d'un facteur de 3 à 5, et la consommation énergétique d'un circuit mettant en oeuvre le procédé de linéarisation proposé est également diminuée. 20 L'invention repose ainsi sur une exploitation du signal en sortie de l'amplificateur décomposé en plusieurs sous bandes réduisant ainsi considérablement les contraintes imposées sur le convertisseur analogique numérique en voie de retour et sur les circuits numériques dédiés à la fonction de précompensation. Par ailleurs, du fait que les signaux 25 numérisés peuvent tous être échantillonnés à une fréquence proportionnelle à la fréquence du signal numérique d'entrée, la complexité d'implémentation de l'algorithme de calcul des coefficients est réduite de manière significative. Ceci permet de réduire les ressources nécessaires pour l'implémentation et par conséquence le coût et la taille 30 des circuits numériques utilisés. Le procédé de linéarisation selon l'invention permet également d'augmenter le rendement en puissance du circuit d'amplification dans lequel il est mis en oeuvre. Par exemple, lorsqu'il est appliqué à un amplificateur de puissance non linéaire de rendement en puissance compris entre 8 et 15 %, le procédé de linéarisation selon l'invention permet d'atteindre un rendement en puissance supérieur à 40 %. L'invention est avantageusement complétée par les caractéristiques suivantes, prises seules ou en une quelconque de leurs combinaisons techniquement possibles: l'étape de décomposition comprend les sous-étapes de générer un signal analogique de sous-bande principale représentatif de distorsions créées au cours de l'étape d'amplification dans la bande de fréquence du signal d'entrée, et générer au moins un signal analogique d'intermodulation représentatif de distorsions d'ordre supérieur à un créées dans le signal analogique amplifié au cours de l'étape d'amplification ; chaque signal analogique de sous-bande d'intermodulation est représentatif de distorsions d'ordre supérieur à un nombre impair associé au signal analogique de sous-bande d'intermodulation, les signaux analogiques de sous-bande d'intermodulation étant associés à des nombres impairs distincts ; le signal analogique de sous-bande principal est généré par un filtrage éliminant des fréquences du signal analogique amplifié qui sont distantes d'au moins la largeur de bande du signal numérique d'entrée par rapport à une fréquence principale prédéterminée, chaque signal analogique de sous-bande d'intermodulation est généré par un filtrage passe-bande éliminant des fréquences du signal analogique amplifié qui sont distantes d'au moins la largeur de bande du signal numérique d'entrée par rapport à une fréquence secondaire, chaque fréquence secondaire étant décalée de la fréquence principale d'un multiple respectif de la largeur de bande du signal numérique d'entrée. Le procédé de linéarisation peut également comprendre les étapes de : mémoriser N échantillons du signal numérique prédistordu, les 5 échantillons mémorisés formant un vecteur d'entrée prédistordu, mémoriser N échantillons du signal analogique de sous-bande principal, les échantillons mémorisés formant un vecteur de sous-bande principal, mémoriser N échantillons du signal analogique d'intermodulation, les échantillons mémorisés formant un vecteur de sous-bande 10 d'intermodulation, les échantillons étant acquis au cours d'une période d'acquisition prédéterminée et l'erreur à minimiser étant une erreur quadratique dépendant des vecteurs d'entrée et de sous-bande. Par ailleurs, les valeurs de coefficients calculées peuvent former un vecteur e selon la formule ê = (ZHZ)-1Zilx' 15 où : - x' est la différence entre le vecteur d'entrée prédistordu et la somme des vecteurs de sous-bande d'intermodulation, Z est une matrice dont chaque terme cf) ki est calculé à partir d'un élément du vecteur de sous-bande principale zch, chaque élément 20 étant élevé à un ordre prédéterminé et correspondant à un échantillon mémorisé avec un retard prédéterminé. Les étapes précédemment décrites peuvent être répétées sur plusieurs itérations successives, chaque itération, excepté la première itération, comprenant les étapes de : 25 générer un signal numérique d'entrée prédistordu courant à partir d'une série de coefficients de prédistorsion ajustée au cours d'une itération précédente, et calculer un vecteur de coefficients de prédistorsion courant à partir du signal numérique d'entrée prédistordu courant. En outre, chaque itération, excepté la première itération, peut comprendre une étape de mise à jour moyennée du vecteur de coefficients de prédistorsion courant à partir d'au moins un vecteur de coefficients de prédistorsion précédent calculé au cours d'une itération précédente. Le procédé peut en outre comporter une étape de modulation du signal analogique prédistordu réalisée avant l'étape d'amplification, cette modulation réalisant une translation des fréquences du signal analogique prédistordu, et une étape de démodulation réalisée sur le signal analogique amplifié, la démodulation étant réalisée avant l'étape de décomposition. Le procédé peut ainsi fonctionner pour linéariser des amplificateurs qui traitent des signaux n'étant pas en bande de base. Il est également proposé dans le cadre de l'invention un circuit d'amplification comprenant : une entrée numérique et une sortie analogique, une voie principale comprenant un prédistordeur numérique PD, un convertisseur numérique-analogique, et un amplificateur analogique de puissance agencés en série depuis l'entrée numérique vers la sortie analogique, une unité de calcul numérique comprenant une pluralité de premières entrées, et une deuxième entrée reliée à la sortie du prédistordeur numérique sur la voie principale, et une sortie reliée à une entrée de paramétrage du prédistordeur numérique, une pluralité de voies de retour parallèles reliant la sortie analogique à l'unité de calcul numérique, chaque voie de retour comprenant un filtre analogique, et un convertisseur analogique-numérique agencés en série depuis la sortie analogique vers une première entrée respective de l'unité de calcul numérique, le circuit d'amplification étant configuré pour mettre en oeuvre le 30 procédé de linéarisation selon l'une des revendications précédentes pour linéariser l'amplificateur. DESCRIPTION DES FIGURES D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non 5 limitative, et qui doit être lue en regard des dessins annexés sur lesquels : La figure 1, déjà discutée, représente un circuit d'amplification connu. La figure 2a représente un circuit d'amplification selon un premier mode de réalisation de l'invention. 10 La figure 2b est un schéma fonctionnel du circuit d'amplification de la figure 2a. La figure 2c représente un circuit d'amplification selon un deuxième mode de réalisation de l'invention. La figure 3 est un organigramme d'étapes d'un procédé de 15 linéarisation pour amplificateur de puissance, selon un mode de réalisation de l'invention. La figure 4 est un organigramme de sous-étapes d'une étape présente dans l'organigramme de la figure 3, selon un mode de réalisation de l'invention. 20 La figure 5 représente une série de spectres de signaux amplifiés obtenus après la mise en oeuvre d'un procédé de linéarisation sur plusieurs itérations et selon un mode de réalisation de l'invention. La figure 6 est une série des courbes montrant l'évolution d'un rapport de puissance entre la bande principale et différentes 25 bandes adjacentes en fonction d'un nombre d'itérations du procédé de linéarisation selon un mode de réalisation de l'invention. La figure 7 est une courbe montrant l'évolution des distorsions dans la bande exprimée en fonction d'un nombre d'itérations du procédé 30 de linéarisation selon un mode de réalisation de l'invention. Sur l'ensemble des figures, les éléments similaires portent des références identiques. DESCRIPTION DETAILLEE DE L'INVENTION En référence à la figure 2a, un circuit d'amplification 2 comprend une entrée numérique E, et une sortie analogique S. Entre l'entrée numérique E et la sortie analogique S s'étend une voie principale comportant plusieurs dispositifs électroniques agencés en série. La voie principale comprend successivement, depuis l'entrée numérique vers la sortie analogique : un prédistordeur numérique PD, un convertisseur numérique-analogique DAC, un modulateur de fréquence et un amplificateur de puissance analogique PA. Le prédistordeur numérique PD est un composant comportant une entrée fonctionnelle, laquelle est reliée à l'entrée numérique E et dédiée à la réception d'un signal numérique à pré-distordre. Le prédistordeur comporte par ailleurs une entrée de paramétrage permettant d'ajuster la fonction de prédistorsion appliquée par le prédistordeur sur le signal reçu par l'entrée fonctionnelle. Enfin, le prédistordeur numérique PD comporte une sortie fonctionnelle par laquelle le résultat de prédistorsion est délivré. Le convertisseur numérique-analogique DAC est raccordé à la sortie fonctionnelle du prédistordeur numérique PD. Le modulateur de fréquence est raccordé à la sortie du 25 convertisseur numérique analogique DAC. L'entrée de l'amplificateur PA est raccordée à la sortie du modulateur de fréquence ; il s'agit par exemple d'un amplificateur RF de puissance. La sortie d'amplificateur PA est reliée à la sortie analogique S du circuit d'amplification 2. De multiples équipements peuvent être raccordés en la sortie analogique S du circuit d'amplification 2 ; par exemple, un dispositif d'émission de signaux radiofréquence tel qu'une antenne. Le circuit 2 comporte en outre une unité de calcul U numérique 5 comportant une sortie numérique reliée à l'entrée de paramétrage du prédistordeur numérique PD, une pluralité de premières entrées et une deuxième entrée. L'unité de calcul U est typiquement un processeur adapté pour traiter des signaux numériques (en anglais, « Digital Signal Processor », 10 abrégé en DSP). Cette unité de calcul U peut également faire partie d'un circuit intégré propre à une application (en anglais, « Application-specific integrated circuit », abrégé en ASIC), ou programmable de type FPGA (en anglais, « Field-programmable gate array »). La deuxième entrée de l'unité de calcul U est raccordée sur la voie 15 principale à la sortie du prédistordeur numérique PD. Le circuit comporte par ailleurs un démodulateur de fréquence DW et une pluralité de voies de retour parallèles. L'entrée du démodulateur de fréquence DW est reliée à la sortie de la sortie analogique et chaque voie de retour relie la sortie du démodulateur au circuit de linéarisation. 20 Chaque voie de retour comprend les dispositifs suivants agencés en série depuis le démodulateur de fréquence DW jusqu'à une première entrée respective de l'unité de calcul U numérique : un filtre analogique, suivi d'un convertisseur analogique-numérique. Le circuit représenté sur la figure 2a comporte par exemple deux voies de retour comprenant des 25 convertisseurs analogiques-numériques référencées ADC1 et ADC3 respectivement. Le démodulateur de fréquence DW est configuré pour mettre en oeuvre une translation de fréquences en bande de base ou, plus généralement, autour d'une fréquence dite « principale » ou 30 « intermédiaire » fo prédéterminée. Cette fréquence intermédiaire peut être nulle dans le cas d'un démodulateur DW de type ZIF (« Zero 3012 704 11 Intermediate Frequency » en anglais), ou bien peut être non-nulle dans le cas d'un démodulateur DW de type IF (« Intermediate Frequency » en anglais). L'unité de calcul U est configurée pour identifier des valeurs de 5 coefficients de prédistorsion à partir de signaux numériques reçus sur la pluralité de premières entrées et sur la deuxième entrée. En définitive, le circuit 2 élaboré comporte un étage numérique 20 comprenant le prédistordeur et l'unité de calcul U, et un étage analogique 22 comprenant le modulateur de fréquence UP, l'amplificateur PA, le 10 démodulateur de fréquence DW et la pluralité de filtres analogiques, les étages numériques et analogiques 20, 22 étant interconnectés au moyen du convertisseur numérique-analogique DAC (sur la voie principale) et la pluralité de convertisseurs analogique-numérique ADC1, ADC3, ADC5 (sur les voies de retour). 15 On distingue, parmi les voies de retour, une voie de retour dite « principale », chaque autre voie de retour étant dite « secondaire ». Le filtre &II sur la voie de retour principale est un filtre passe-bande configuré avec le gabarit suivant, dont la valeur de sortie varie en fonction d'une variable de fréquence f : = 11 si If - fol B 20 I HcHl (0.1) 0 sinon où B est la moitié de la largeur de bande du signal numérique d'entrée (u), et fo est la fréquence principale définie pour le démodulateur DW. Le filtre Hal est en d'autres termes configuré pour éliminer des fréquences en entrée qui sont distantes d'au moins la largeur de bande du signal 25 numérique d'entrée par rapport à la fréquence principale. Le filtre licH(f) est de plus considéré ici à phase nulle et cela sans perte de généralité. Par ailleurs, à chaque voie de retour secondaire est attribué un 30 nombre p impair supérieur ou égal à 3, correspondant à un ordre d'intermodulation. Dans le cas d'une translation de fréquence directe en bande de base (fo = 0), chaque voie de retour secondaire comporte un filtre passe bande HIMP secondaire, configuré avec le gabarit suivant : I limp I = Il si (p - 2)B G ln ~pB (0.2) 0 sinon Chaque filtre secondaire est également considéré ici à phase nulle sans perte de généralité. Chaque filtre HIMP est en d'autres termes configuré pour éliminer des fréquences en entrée qui sont distantes d'au moins la largeur de bande du signal numérique d'entrée par rapport à une fréquence secondaire respective, chaque fréquence secondaire étant décalée de la fréquence principale d'un multiple respectif de la largeur de bande du signal numérique d'entrée. Pour filtrer la bande adjacente d'ordre p, un filtre passe bande est utilisé, il est centré autour de la fréquence (p-1)B et présente une largeur 15 2B. Dans le cas d'un démodulateur DW de type IF, la fréquence intermédiaire fo est non-nulle. Dans ce cas, pour filtrer la bande adjacente numéro p, deux filtres passe bande sont utilisés : - le premier centré autour de fo+(p-1)B et de largeur 2B ; et 20 - le deuxième centré autour de fo-(p-1)B et de largeur 2B. Dans ce cas, après numérisation des différentes bandes, la translation autour de 0 se fait numériquement (dans le processeur numérique). Le développement qui suit correspond au cas d'une translation 25 autour de 0 (fo = 0 dans (0.1)). Il pourra être aisément généralisable par l'homme du métier aux cas fréquences intermédiaires non nulles. Dans le premier mode de réalisation illustré en figure 2a, une première voie de retour secondaire comporte un filtre H1m3 ; un schéma fonctionnel de la figure 2a est par ailleurs illustré en figure 2b. 30 Dans un deuxième mode de réalisation illustré en figure 2c, un dispositif de linéarisation 2' comporte les mêmes caractéristiques que le mode de réalisation de la figure 2a, et comporte en outre une deuxième voie de retour secondaire comprenant un filtre H1ms et un convertisseur analogique-numérique ADC5. Le circuit 2' peut toutefois être agrémenté de filtres supplémentaires d'ordre supérieur HIM7, HIM9, etc, et de convertisseurs analogique-numérique correspondants. Procédé général de linéarisation de l'amplificateur PA de puissance Le circuit d'amplification est configuré pour mettre en oeuvre un 10 procédé de linéarisation de l'amplificateur PA illustré sur la figure 3. On appelle u(n) un signal d'entrée numérique en bande de base, n correspondant à un instant d'échantillonnage prédéterminé. Le signal u(n) est en bande de base et a une largeur de bande B : U(f) # 0 si ln B et U(f) = 0 sinon 15 Le prédistordeur numérique PD est configuré avec une série de coefficients initiale et prédéterminée. Dans une première étape 101, le prédistordeur numérique PD applique une fonction de prédistorsion au signal numérique d'entrée u(n) reçu par son entrée fonctionnelle, la fonction étant définie par la série 20 initiale de coefficients. Un signal numérique prédistordu résultant de cette prédistorsion est délivré sur la sortie fonctionnelle du prédistordeur. Dans une deuxième étape 102, le convertisseur génère un signal analogique prédistordu à partir du signal numérique prédistordu x. Dans une troisième étape 103, le modulateur UP génère un signal 25 translaté en fréquence à partir du signal analogique prédistordu. Dans une quatrième étape 104, l'amplificateur PA de puissance génère un signal amplifié à partir du signal analogique prédistordu. Le signal amplifié est alors délivré sur la sortie analogique du circuit S. 30 Le signal amplifié présente un spectre élargi par rapport au signal d'entrée. Ce spectre comporte diverses bandes de fréquences adjacentes : une bande principale et des bandes d'intermodulation définies chacune par un ordre. La bande principale (CH), est représentative de distorsions introduites par l'amplificateur PA dans la bande de fréquence du signal 5 d'entrée u(n). Ces distorsions sont responsables de la détérioration de la qualité de transmission car elles provoquent typiquement une augmentation de l'EVM (« Error Vector Magnitude » en anglais) et donc une augmentation du taux d'erreur binaire. L'exploitation de cette bande principale est suffisante pour compenser ces distorsions dans la bande, 10 mais n'a qu'un effet très limité sur la correction des émissions hors bande. Chaque bande d'intermodulation d'ordre p, p étant impair et supérieur ou égal à 3, est représentative de distorsions générées par les non-linéarités d'ordre impair supérieur ou égal à p de l'amplificateur PA. La bande d'intermodulation dite d'ordre 3 (1M3), est représentative 15 de distorsions générées par les non-linéarités d'ordre impair de l'amplificateur PA: 3, 5, 7, etc. En particulier, les distorsions générées par la non-linéarité d'ordre 3 imposent les contraintes les plus importantes sur les niveaux d'interférence hors bande fixés par la plupart des normes rattachées au domaine de la modulation. 20 La bande d'intermodulation d'ordre 5 (1M5), contient théoriquement les distorsions générées par les non linéarités d'ordre 5, 7, etc., mais principalement la non-linéarité d'ordre 5, et ainsi de suite pour les bandes d'intermodulations d'ordre 7, 9, etc. Dans une cinquième étape 105, le démodulateur DW génère à partir 25 du signal analogique amplifié un signal analogique démodulé. Dans une sixième étape 106, le signal analogique démodulé est décomposé en une pluralité de signaux analogiques de sous-bande Zch, ZIM3, zims, au moyen de la pluralité de filtres Hal, HIM3, HIM5. Plus précisément, dans une sous-étape 1060 de l'étape de 30 décomposition 106, le filtre Hal passe-bas élimine des fréquences du signal analogique amplifié ayant une valeur absolue supérieure à la largeur de bande du signal numérique d'entrée u(n), générant ainsi un signal analogique de sous-bande principal. Par ailleurs, dans une sous-étape 1062 de l'étape de décomposition 106, chaque filtre passe-bande HIMP d'intermodulation d'ordre p élimine des fréquences du signal analogique amplifié ayant une valeur absolue exclue de l'intervalle [(p - 2)B, p B] , où B est la largeur de bande du signal numérique d'entrée (u), générant ainsi un signal analogique de sous-bande d'intermodulation d'ordre p. Les étapes 1060 et 1062 sont de préférences exécutées en parallèle 10 pour raccourcir la durée de l'étape de décomposition 106. Dans une septième étape 107, chaque convertisseur analogique-numérique numérise le signal analogique de sous-bande délivré par le filtre localisé sur la même voie de retour pour obtenir un signal numérique de sous-bande correspondant. Plus précisément, le signal analogique de 15 sous-bande principal est numérisé en un signal numérique de sous-bande principal, et chaque signal analogique de sous-bande d'intermodulation d'ordre p est numérisé en un signal numérique de sous-bande d'intermodulation d'ordre p respectif. Les signaux numériques de sous-bande sont ensuite délivrés à 20 l'unité de calcul U via les premières entrées correspondantes. Par ailleurs, le signal numérique prédistordu est fourni à l'unité de calcul U via la deuxième entrée. Dans une huitième étape 108, l'unité de calcul U détermine des valeurs des coefficients de prédistorsion à partir du signal numérique 25 d'entrée prédistordu et des signaux numériques de sous-bande. Les valeurs de coefficients déterminées minimisent l'erreur e(n) suivante : e(n) = (x (n) - Ep zimp (n))-zp(n) (0.3) où zp(n) est le résultat de l'application d'une fonction non-linéaire G 30 dépendant du signal numérique de sous-bande principal z , h (n) . Dans une neuvième étape 109, les valeurs de coefficients déterminées sont transmises par l'unité de calcul U au prédistordeur numérique PD via une entrée de paramétrage du prédistordeur. Les coefficients de prédistorsion définissant la fonction de prédistorsion appliquée par le prédistordeur sont alors mis à jour avec les valeurs déterminées et reçues sur l'entrée de paramétrage. Le procédé décrit peut être répété dans le temps en plusieurs itérations, chaque itération correspondant à une acquisition d'un bloc d'échantillons des signaux d'entrée et de sortie décomposé. Les étapes du procédé ont été précédemment décrites pour une première acquisition d'un bloc d'échantillons, correspondant à une première itération. Dans une deuxième itération du procédé, les coefficients mis à jour sont appliqués à un signal d'entrée numérique; un vecteur de coefficients de prédistorsion courant est ensuite calculé à partir de l'ancien vecteur de coefficient (dernière itération), d'un nouveau bloc d'échantillons du signal numérique d'entrée prédistordu et des signaux résultant de la décomposition du signal en sortie du PA. Réaliser des itérations successives des étapes 101 à 109 permet de faire converger la fonction de prédistorsion mise à jour dans le 20 prédistordeur vers une fonction idéale compensant parfaitement les non-linéarités de l'amplificateur PA. Définition de l'erreur à minimiser dans un modèle polynômial à mémoire 25 Dans un mode de réalisation dit polynômial à mémoire, l'étape 108 de calcul des coefficients dépend de signaux numériques prédistordus et des signaux numériques de sous-bandes échantillonnés à différents instants successifs, et la fonction G est une fonction de filtrage polynômia le. On définit alors une période d'acquisition correspondant à N instants d'échantillonnage dans l'étage numérique 20 du circuit 2, N étant supérieur ou égal à 1, de préférence supérieur ou égal à 104. On définit par ailleurs les vecteurs suivants : vecteur d'entrée prédistordu : x = [x(1), --, x(N)]T vecteur de sous-bande principal : zch = [zch(1),...,zch(N)]T vecteur de sous-bande d'intermodulation : Zimp = [Zimp (1), - - - , Zimp (N)1 T Virtuellement, la fonction de prédistorsion du prédistordeur numérique appliquée au vecteur de sous-bande principal zch pour obtenir 10 un vecteur zp = [zp(1), --, Zp(N)1T, pour chaque instant d'échantillonnage n, s'exprime de la façon suivante : zp(n) = EkEKEIEL Cke kl[zch(n)] (0.4) Où : K est un vecteur d'indice des ordres de non-linéarité pris en charge, 15 il est de dimension K; L est un vecteur d'indice de retards exprimés en nombre d'échantillons, il est de dimension r ; Chaque coefficient cid est un coefficient de distorsion complexe (le - = nombre de ces coefficients est J = K x L), k désignant un ordre de 20 non linéarité présent dans le vecteur d'indice K, et l désignant un retard exprimé en nombre d'échantillons inférieur ou égal à N, présent dans le vecteur d'indice L ; chaque terme (pi, est une fonction non-linéaire dépendant d'échantillons du vecteur de sous-bande principal. 25 Plus précisément, le résultat de chaque fonction (D r k 1 non-linéaire appliquée au signal zch peut être exprimé comme suit : ( Picl[ZCh(n)] = Zch(n - 1)IZ ch(n - 1)Ik La transformation définie dans l'équation (0.4) peut également s'écrire sous forme matricielle : zP = Ze (1.17) où Z est une matrice à N lignes et J colonnes et dont chaque terme est 5 élaboré à partir des fonctions cpki non-linéaires, et e est un vecteur de J coefficients à déterminer. le vecteur ê de J coefficients de prédistorsion optimal au sens des moindres carrées minimise l'erreur quadratique suivante, dépendant des vecteurs d'entrée et de sous-bande : 10 e = eHe = (x' - zp)H(x' - zp) (0.4) Plus précisément, le vecteur de coefficients ê résultat de l'équation (1.20) est un vecteur de coefficients qui annule le gradient de l'erreur quadratique V, défini par : De= -2ZH(x' - Zê) (1.18) 15 Principe général de calcul des coefficients de prédistorsion au sens des moindres carrés Dans le mode de réalisation polynômial à mémoire, le procédé de 20 linéarisation comporte une étape de mémorisation réalisée avant l'étape 108 de calcul de valeurs de coefficients. Plus précisément, sont mémorisés : N échantillons du signal numérique prédistordu x, les échantillons mémorisés formant le vecteur d'entrée prédistordu 25 x = [x(1), --- ,x(N)r, N échantillons du signal analogique de sous-bande principale zch, les échantillons mémorisés formant le vecteur de sous-bande principale Zch = [zch(1),...,zch(N)r, et 3012 704 19 N échantillons du signal analogique d'intermodulation zimp, les échantillons mémorisés formant le vecteur de sous-bande d'intermodulation zimp = [zimp(1),---,z1mp(N)]T. La mémorisation est effectuée au cours d'une période d'acquisition 5 correspondant à N instants d'échantillonnage dans l'étage numérique du circuit, avant l'étape de calcul 108. L'étape de calcul 108 est ensuite réalisée. Elle comprend les sous-étapes suivantes : élaboration de la matrice Z à partir des échantillons du vecteur de 10 sous-bande principale zch, calcul d'un vecteur ê de J coefficients de prédistorsion optimal au sens des moindres carrées, selon la formule suivante : 'é = (ZHZ)-1nx - Ep zimp) (1.20) Le vecteur de coefficients ê optimal peut ensuite être communiqué 15 au prédistordeur dans l'étape d'ajustement 109. Etant donné que l'acquisition des signaux se fait par bloc d'échantillons, l'étape d'ajustement est réalisée de façon différée par rapport à l'instant d'acquisition d'un premier échantillon. En conséquence, la ré-identification des coefficients ne se fait pas à la vitesse d'échantillonnage 20 du signal d'entrée. Les étapes qui précèdent peuvent être répétées au cours d'une itération suivante, pour un nouveau bloc de N échantillons du signal numérique prédistordu x. Dans chaque itération du procédé de linéarisation décrit, un 25 nouveau vecteur de coefficients de prédistorsion, dit vecteur de coefficients « courant », est calculé. La deuxième itération et les itérations suivantes peuvent comprendre une étape de mise à jour moyennée du vecteur de coefficients de prédistorsion courant à partir d'au moins un vecteur de coefficients de prédistorsion précédent calculé au cours d'une itération précédente. Par exemple, la mise à jour moyennée 'éi+1 du vecteur de coefficients 'é1+1 courant à l'itération i+1 peut être obtenu à partir de la 5 formule suivante : = (1.21) où pi REVENDICATIONS1. Procédé de linéarisation pour amplificateur (PA) de puissance, comprenant des étapes de: générer (101) un signal numérique d'entrée prédistordu (x) en appliquant une fonction de prédistorsion à un signal numérique d'entrée (u) à amplifier, la fonction de prédistorsion étant définie par une série de coefficients de prédistorsion, convertir (102) le signal numérique d'entrée prédistordu (x) en un signal analogique prédistordu, amplifier (104) le signal analogique prédistordu pour obtenir un signal analogique amplifié (z), décomposer (106) le signal analogique amplifié en une pluralité de signaux analogiques de sous-bande (zch, zim3, zim5), numériser (107) chaque signal analogique de sous-bande pour obtenir un signal numérique de sous-bande respectif, et calculer (108) des valeurs des coefficients de prédistorsion qui minimisent une erreur dépendant du signal numérique d'entrée prédistordu et des signaux numériques de sous-bande, et ajuster (109) les coefficients de prédistorsion aux valeurs calculées. 2. Procédé de linéarisation selon la revendication 1, dans lequel l'étape de décomposition comprend les sous-étapes de: générer (1060) un signal analogique de sous-bande principale (zch) représentatif de distorsions créées au cours de l'étape d'amplification dans la bande de fréquence du signal d'entrée u(n), et générer (1062) au moins un signal analogique d'intermodulation représentatif de distorsions d'ordre supérieur à un créées dans le signal analogique amplifié au cours de l'étape d'amplification. 3. Procédé de linéarisation selon la revendication 2, dans lequel chaque signal analogique de sous-bande d'intermodulation est représentatif de distorsions d'ordre supérieur à un nombre impair associé au signal analogique de sous-bande d'intermodulation, les signaux analogiques de sous-bande d'intermodulation étant associés à des nombres impairs distincts. 4. Procédé de linéarisation selon l'une des revendications 2 et 3, dans 10 lequel : le signal analogique de sous-bande principal (zch) est généré par un filtrage (HCh) éliminant des fréquences du signal analogique amplifié qui sont distantes d'au moins la largeur de bande du signal numérique d'entrée (u) par rapport à une fréquence principale 15 prédéterminée, chaque signal analogique de sous-bande d'intermodulation est généré par un filtrage passe-bande éliminant des fréquences du signal analogique amplifié qui sont distantes d'au moins la largeur de bande du signal numérique d'entrée (u) par rapport à une 20 fréquence secondaire, chaque fréquence secondaire étant décalée de la fréquence principale d'un multiple respectif de la largeur de bande du signal numérique d'entrée. 5. Procédé de linéarisation selon la revendication 4, dans lequel la 25 fréquence principale est nulle. 6. Procédé de linéarisation selon l'une des revendications 1 à 5, comprenant en outre les étapes de : - mémoriser N échantillons du signal numérique prédistordu (x), les 30 échantillons mémorisés formant un vecteur d'entrée prédistordu (x),- mémoriser N échantillons du signal analogique de sous-bande principal (zch), les échantillons mémorisés formant un vecteur de sous-bande principale (z,h), - mémoriser N échantillons du signal analogique d'intermodulation, les 5 échantillons mémorisés formant un vecteur de sous-bande d'intermodulation, les échantillons étant acquis au cours d'une période d'acquisition prédéterminée et l'erreur à minimiser étant une erreur quadratique dépendant des vecteurs d'entrée et de sous-bande. 10 7. Procédé de linéarisation selon l'une des revendications 1 à 6, dans lequel les valeurs de coefficients calculées forment un vecteur e selon la formule ê = (ZHZ)-1Z1Ix' où : 15 x' est la différence entre le vecteur d'entrée prédistordu (x) et la somme des vecteurs de sous-bande d'intermodulation, Z est une matrice dont chaque terme cf) ki est calculé à partir d'un élément du vecteur de sous-bande principale zch, chaque élément étant élevé à un ordre prédéterminé et correspondant à un 20 échantillon mémorisé avec un retard prédéterminé. 8. Procédé de linéarisation selon l'une des revendications 1 à 7, dont les étapes sont répétées sur plusieurs itérations successives, chaque itération, excepté la première itération, comprenant les étapes de : 25 - générer un signal numérique d'entrée prédistordu courant à partir d'une série de coefficients de prédistorsion ajustée au cours d'une itération précédente, et - calculer un vecteur de coefficients de prédistorsion courant à partir du signal numérique d'entrée prédistordu courant. 30 9. Procédé de linéarisation selon la revendication 8, dans lequel chaque itération, excepté la première itération, comprend en outre une étape de mise à jour moyennée du vecteur de coefficients de prédistorsion courant à partir d'au moins un vecteur de coefficients de prédistorsion précédent calculé au cours d'une itération précédente. 10. Circuit d'amplification (2) comprenant : une entrée numérique (E) et une sortie analogique (S), une voie principale comprenant un prédistordeur numérique (PD), un convertisseur numérique-analogique (DAC), et un amplificateur analogique de puissance (PA) agencés en série depuis l'entrée numérique (E) vers la sortie analogique (S), une unité de calcul numérique (U) comprenant une pluralité de premières entrées, et une deuxième entrée reliée à la sortie du prédistordeur numérique (PD) sur la voie principale, et une sortie reliée à une entrée de paramétrage du prédistordeur numérique (PD), une pluralité de voies de retour parallèles reliant la sortie analogique à l'unité de calcul numérique (U), chaque voie de retour comprenant un filtre analogique, et un convertisseur analogique- numérique agencés en série depuis la sortie analogique (S) vers une première entrée respective de l'unité de calcul numérique (U), le circuit d'amplification (2) étant configuré pour mettre en oeuvre le procédé de linéarisation selon l'une des revendications précédentes pour 25 linéariser l'amplificateur (PA).