FR 3020906 A1 20151113 FR 1454119 A 20140507 DISPOSITIF HAUTE DYNAMIQUE POUR L'INTÉGRATION D'UN COURANT ÉLECTRIQUE DOMAINE DE L'INVENTION L'invention a trait au domaine de l'intégration de courant électrique, notamment celui des intégrateurs comprenant un condensateur connecté en contre-réaction sur un amplificateur opérationnel et délivrant une tension électrique qui est fonction des charges reçues et stockées dans le condensateur. L'invention s'applique notamment, mais non exclusivement, au domaine de la détection de rayonnement électromagnétique, et particulièrement celui de l'infrarouge. Elle s'applique plus spécifiquement au domaine de l'imagerie thermique à l'aide de détecteurs matriciels constitués d'une matrice de micro-bolomètres, qu'il s'agisse de l'imagerie classique destinée à former des images thermiques, ou de l'imagerie thermographique destinée à obtenir des mesures de température. L'invention vise ainsi notamment un intégrateur à haute dynamique de lecture, c'est-à-dire un intégrateur capable de mesurer un courant électrique correspondant à une faible quantité de charges électriques et de mesurer un courant électrique correspondant à une forte quantité de charges électriques. Notamment, dans le cadre de la détection matricielle, l'invention vise la formation d'images contenant le maximum d'informations utiles, obtenues à partir de scènes présentant une haute dynamique de flux, c'est-à-dire caractérisées par de grands écarts d'énergie émise entre les divers points de la scène, et plus spécialement un écart particulièrement important de température entre zones « froides » et zones « chaudes » en ce qui concerne les détecteurs thermiques, de l'ordre de plusieurs centaines de degrés Celsius. ÉTAT DE LA TECHNIQUE Les développements formulés ci-après s'appuient sur le cas particulier des détecteurs thermiques de type microbolométrique, en ce qu'ils bénéficient particulièrement des avantages procurés par l'invention. Cependant, il convient de préciser que les problématiques exprimées dans ce cadre s'appliquent à tout type de dispositif produisant des charges électriques devant être mesurées. Notamment, ce qui est exposé ci-après s'applique à tous les détecteurs de rayonnement électromagnétique, qu'il s'agisse des détecteurs opérant par exemple dans le domaine visible, ou de détecteurs opérant dans l'infrarouge ou au-delà dans les bandes dites « Terahertz ». De même, l'invention bénéficie aussi bien aux détecteurs sensibles aux ondes électromagnétiques, comme les détecteurs thermiques par exemple de type bolométrique et capacitif, ou à antennes de couplage pour les domaines thermique et Terahertz, qu'aux détecteurs dits quantiques, sensibles aux corpuscules d'énergie électromagnétique parmi lesquels on notera les détecteurs opérant dès les bandes X, UV, visible et infrarouge. Dans le contexte de la présente invention, le terme de « détecteur » peut être entendu comme tout système destiné à produire un signal électrique en relation avec une distribution unitaire, linéaire ou bidimensionnelle d'un phénomène quelconque. Dans le domaine des détecteurs infrarouges dits « thermiques », il est connu d'utiliser des matrices monodimensionnelles ou bidimensionnelles d'éléments sensibles au rayonnement infrarouge, susceptibles de fonctionner à température ambiante, c'est-à-dire ne nécessitant pas de refroidissement à de très basses températures, contrairement aux dispositifs de détection appelés « détecteurs quantiques », qui eux, nécessitent un fonctionnement à très basse température, typiquement celle de l'azote liquide. Un détecteur infrarouge thermique utilise traditionnellement la variation d'une grandeur physique d'un matériau approprié dit « thermométrique » ou « bolométrique », en fonction de sa température. Le plus couramment, cette grandeur physique est la résistivité électrique dudit matériau qui varie fortement avec la température. Les éléments sensibles unitaires du détecteur, ou « bolomètres », prennent usuellement la forme de membranes, comprenant chacune une couche en matériau thermométrique, et suspendue au-dessus d'un substrat, généralement réalisé en silicium, via des bras de soutien de résistance thermique élevée, la matrice de membranes suspendues étant usuellement désignée sous le terme de « rétine ». Ces membranes mettent notamment en oeuvre une fonction d'absorption du rayonnement infrarouge incident, une fonction de conversion de la puissance du rayonnement absorbé en puissance calorifique, et une fonction thermométrique de conversion de la puissance calorifique produite en une variation de la résistivité du matériau thermométrique, ces fonctions pouvant être mises en oeuvre par un ou plusieurs éléments distincts. Par ailleurs, les bras de soutien des membranes sont également conducteurs et connectés à la couche thermométrique de celles-ci. Il est usuellement ménagé dans le substrat au-dessus duquel sont suspendues les membranes, des moyens d'adressage et de polarisation séquentiels des éléments thermométriques des membranes, et des moyens de formation des signaux électriques utilisables en formats vidéo. Ce substrat et les moyens intégrés sont communément désignés par l'expression « circuit de lecture ». Pour compenser la dérive en température du détecteur, une solution généralement mise en oeuvre est la disposition, dans le circuit électronique de formation du signal en relation avec la température des bolomètres d'imagerie (ainsi nommés car sensibles au rayonnement électromagnétique incident), d'un élément de compensation de température du plan focal (TPF) lui-même bolométrique, c'est-à-dire dont le comportement électrique suit la température du substrat, mais reste essentiellement insensible au rayonnement. Ce résultat est obtenu par exemple au moyen de structures bolométriques dotées par construction d'une faible résistance thermique vers le substrat, et/ou en masquant ces structures derrière un écran opaque au rayonnement thermique. La mise en oeuvre de ces éléments de compensation offre par ailleurs l'avantage d'éliminer l'essentiel du courant dit de mode commun issu des bolomètres d'imagerie ou « actifs ». La figure 1 est un schéma électrique d'un détecteur bolométrique 10 sans régulation de température, ou détecteur « TECless », de l'état de la technique, comprenant une structure de compensation du mode commun, et la figure 2 est un schéma électrique d'un circuit mis en oeuvre pour former un signal de lecture d'un bolomètre du détecteur compensé du mode commun. Un tel détecteur est par exemple décrit dans le document : « Uncooled amorphous silicon technology enhancement for 25,um pixel pitch achievement » ; E. Mottin et al, Infrared Technology and Application XXVIII, SPIE, vol. 4820E. Le détecteur 10 comprend une matrice bidimensionnelle 12 d'éléments unitaires de détection bolométriques 14 identiques, ou « pixels », comprenant chacun un bolomètre résistif sensible 16 sous la forme d'une membrane suspendue au-dessus d'un substrat, tel que décrit précédemment, et de résistance électrique Ra, Chaque bolomètre 16 est connecté par l'une de ses bornes à une tension constante VDET, notamment la masse du détecteur 10, et par l'autre de ses bornes à un transistor MOS de polarisation 18 fonctionnant en régime saturé, par exemple un transistor NMOS, réglant la tension Vac aux bornes du bolomètre 16 au moyen d'une tension de commande de grille GAC. Si A désigne le noeud correspondant à la source du MOS 18 et si VA est la tension à ce noeud, qui dépend de la tension de grille GAC, la tension Vac est alors égale à Vae=VA-VDET. Le pixel 14 comprend également un interrupteur de sélection 20, connecté entre le transistor MOS 18 et un noeud S prévu pour chaque colonne de la matrice 12, et piloté par un signal de commande Select, permettant la sélection du bolomètre 16 pour sa lecture. Le transistor 18 et l'interrupteur 20 sont usuellement formés dans le substrat sous l'emprise de la membrane du bolomètre 16. Les éléments 16 et 18 forment une branche dite de détection. Notamment, les pixels étant identiques et la tension VDET d'une part et la tension GAC d'autre part étant identiques pour tous les pixels, les bolomètres 16 sont donc polarisés en tension sous la même tension Vac. En outre, la tension de grille GAC étant constante, la tension Vac est donc également constante. Le détecteur 10 comporte également, en pied de chaque colonne de la matrice 12, une structure de compensation 22, également usuellement désignée sous le terme de structure « d'ébasage » ou de « skimming ». Comme cela est décrit précédemment, la valeur de la résistance électrique des bolomètres de détection 16 est dictée en grande partie par la température du substrat. Le courant parcourant un bolomètre de détection 16 comporte ainsi une importante composante qui dépend de la température du substrat et est indépendante de la scène observée. La structure de compensation 22 a pour fonction de produire un courant électrique à des fins de compensation partielle ou totale de cette composante. La structure 22 comporte un bolomètre de compensation 24, de résistance électrique Rem, rendu insensible au rayonnement incident issu de la scène à observer. Le bolomètre 24 est construit au moyen du même matériau thermométrique que le bolomètre 16, mais présente une très faible résistance thermique vers le substrat. Par exemple : - les éléments résistifs du bolomètre de compensation 24 sont réalisés directement au contact du substrat, ou - le bolomètre 24 comporte une membrane similaire à celle des bolomètres de détection 16 suspendue au-dessus du substrat au moyen de structures présentant une résistance thermique très faible, ou encore - le bolomètre de compensation 24 comprend une membrane et des bras de soutien sensiblement identiques à ceux des bolomètres de détection 16 et un matériau bon conducteur thermique remplit l'espace entre la membrane du bolomètre 24 et le substrat. La résistance électrique du bolomètre 24 est ainsi essentiellement dictée par la température du substrat, le bolomètre 24 est alors dit « thermalisé » au substrat. Le bolomètre 24 est connecté à l'une de ses bornes à une tension constante positive VSK, et la structure de compensation 22 comporte en outre un transistor MOS de polarisation 26 fonctionnant en régime saturé, de polarité opposée à celle des transistors 18 des pixels de détection 14, par exemple un transistor PMOS, réglant la tension Ven, aux bornes du bolomètre 24 au moyen d'une tension de commande de grille GCM, et connecté entre l'autre borne du bolomètre de compensation 24 et le noeud S. Si on désigne par B le noeud correspondant au drain du MOS 26 et par VB la tension à ce noeud, la tension Ven, est alors égale à Vem-VSK-VB. Les éléments 24 et 26 forment une branche dite 35 de compensation commune à chaque colonne. La valeur du courant de mode commun de compensation est définie par la valeur de la résistance Rem du bolomètre 24 et des paramètres de polarisation de ce dernier. Le détecteur 10 comporte également, en pied de chaque colonne de la matrice 12, un intégrateur 28 de type CTIA (pour l'expression anglo-saxonne « Capacitive Trans Impedance Amplifier ») comportant par exemple un amplificateur opérationnel 30 et un unique condensateur 32, de capacité Ga fixe, connecté entre l'entrée inverseuse et la sortie de l'amplificateur 30. L'entrée inverseuse et l'entrée non-inverseuse de ce dernier sont par ailleurs connectées respectivement au noeud S et à une tension constante positive VBUS. La tension VBUS constitue ainsi une référence pour les signaux de sortie, et est comprise entre VDET et VSK. Un interrupteur 34, piloté par un signal Reset est également prévu en parallèle du condensateur 32, pour la décharge de celui-ci. Les sorties des CTIA 28 sont enfin par exemple connectées à des échantillonneurs-bloqueurs (« Sample and Hold ») 36 respectifs pour la délivrance des tensions Vaut des CTIA en mode multiplexé au moyen d'un multiplexeur 38 vers un ou des amplificateur(s) série de sortie 40. Il peut être également intégré en sortie des moyens de numérisation par convertisseurs analogique - numérique (ADC en anglais). Le détecteur 10 comprend enfin une unité de séquencement 42 commandant les différents interrupteurs décrits précédemment. En fonctionnement, la matrice 12 est lue ligne par ligne. Pour lire une ligne de la matrice 12, les interrupteurs 20 de la ligne de pixels 14 sont fermés et les interrupteurs 20 des autres lignes sont ouverts. La lecture successive de l'ensemble des lignes de la matrice 12 constitue une trame. Pour la lecture d'un bolomètre 16 d'une ligne de la matrice 12 sélectionnée pour la lecture, après une phase de décharge des condensateurs des CTIA en pied de colonne, réalisée par la fermeture des interrupteurs 34 au moyen du signal Reset suivi de leur ouverture, il est ainsi obtenu un circuit tel que représenté sur la figure 2 pour chaque pixel de la ligne en cours de lecture. Un courant /a, circule dans le bolomètre de détection 16 du pixel sous l'effet de sa polarisation en tension par le transistor MOS 18, et un courant Ic', circule dans le bolomètre de compensation 24 de la structure de compensation sous l'effet de sa polarisation en tension par le transistor MOS 26. Ces courants sont soustraits l'un de l'autre au niveau du noeud S, et la différence de courants résultante est intégrée par le CTIA 28 pendant une durée d'intégration prédéterminée Tint. La tension de sortie Vaut du CTIA 28 représente ainsi une mesure de la variation de la résistance du bolomètre de détection 16 provoquée par le rayonnement incident à détecter, puisque la partie non utile du courant /a, liée à la température du substrat est compensée, au moins en partie, par le courant Icm spécifiquement produit pour reproduire cette partie non utile. En supposant que les résistances électriques des bolomètres actif 16 et de compensation 24 ne sont pas modifiées ne manière significative lors de leur polarisation par un phénomène d'auto-échauffement, et que le CTIA 28 ne sature pas, la tension de sortie Vous de l'intégrateur à la fin du temps d'intégration Tint s'exprime par la relation : AT Vout =Vous Tc -1cm )dt = ac - cm)- T1n1 + VB US (1) C int C int Comme cela est connu en soi, un CTIA a une dynamique électrique de sortie, ou dynamique « de lecture », fixe. En dessous d'une première quantité de charges électriques reçue en entrée, le CTIA délivre une tension basse fixe, dite « tension de saturation basse » (V.O. De même, au-dessus d'une seconde quantité de charges électriques reçue en entrée, le CTIA délivre une tension haute fixe dite « tension de saturation haute » (VsatH). La relation (1) exprime le comportement linéaire du CTIA, lorsque celui-ci reçoit une quantité de charges électriques supérieure à la première quantité de charges électrique, et inférieure à la seconde quantité de charges électriques. La dynamique de lecture est essentiellement fixée par la valeur de la capacité Cuit du condensateur 32. Notamment, lorsque cette capacité est fixe, c'est-à-dire constante dans le temps, la dynamique de lecture du CTIA est également fixe. Par convention, dans le cadre de l'invention, les tensions de saturation basse Vsatt, et haute VsatH sont les limites entre lesquelles le CTIA fournit une sortie considérée comme linéaire, même s'il est en général capable de fournir des tensions plus basses ou plus élevées que ces bornes. Par ailleurs, la capacité d'intégration détermine aussi la sensibilité, ou plus exactement la réponse (plus connue sous le terme anglais de « responsivity ») du détecteur. La réponse d'un détecteur est définie par la variation du signal de sortie Vota en relation avec la variation du signal d'entrée (la température de scène Tscène), soit dVout/dTscène. La dynamique observable de la scène, ou « dynamique de scène » est quant à elle définie par l'écart maximal de températures dans une scène n'entrainant aucune saturation des signaux en sortie des CTIA, ou, dit autrement, la différence entre la plus haute température n'induisant pas de saturation haute des CTIA et la plus faible des températures n'induisant pas la saturation basse des CTIA. La sensibilité (réponse) d'un détecteur est par conséquent l'aptitude de ce dernier à détecter les détails d'une scène alors que la dynamique de scène du détecteur est son aptitude à transcrire sans distorsion de très larges variations de températures dans une scène. Il est ainsi impossible d'optimiser simultanément ces deux grandeurs contradictoires avec une capacité d'intégration fixe. L'état de la technique propose de privilégier donc l'une ou l'autre de ces grandeurs en fonction de l'application visée. Usuellement, l'utilisateur opte soit pour une sensibilité élevée, et la dynamique de scène observable s'en trouve nécessairement réduite, par exemple à quelques dizaines de degrés, soit pour une dynamique de scène élevée, par exemple 200°C, et le détecteur ne dispose que d'une sensibilité modeste quelle que soit la scène observée. En d'autres termes, l'utilisateur règle le point de fonctionnement du détecteur de façon à répondre au mieux à son besoin en termes de compromis entre sensibilité et dynamique de scène. Les considérations précédentes s'appliquent à tout système formant un courant électrique de signal d'entrée Ln, dont un exemple est la différence lac i cm décrite ci-dessus, destiné à être « lu » au moyen d'un intégrateur, notamment du type CTIA. Dans ce cadre large, il s'agit de traiter l'antagonisme inhérent entre le besoin de haute dynamique acceptable en entrée (ici, au niveau de la scène thermique) et le besoin contradictoire de gain élevé de la chaine de formation du signal qui définit la sensibilité du système, en particulier le gain de l'intégrateur dVout/dlin= TInt/Cint. Des dispositions complexes ont été proposées pour adapter la dynamique de lecture d'un intégrateur à la quantité de charges électriques qu'il reçoit. Dans le cadre d'une application au domaine de la détection, cela permet d'étendre la dynamique de scène tout en conservant une sensibilité élevée. Ainsi, le document Proc. of SPIE Vol. 6940, 694020, (2008) propose de mettre en parallèle deux condensateurs sélectionnables en lieu et place de l'unique condensateur 32, un condensateur ayant une capacité faible et un condensateur ayant une capacité élevée. Pour la lecture de la matrice de détecteurs unitaires, un mode dit « combiné » (« combined mode ») est mis en oeuvre. Ce mode alterne une formation d'une trame avec un fort gain par la sélection des condensateurs de faible capacité pour les CTIA, et donc à forte sensibilité, suivie de la formation d'une trame avec faible gain par la sélection des condensateurs à capacité élevée pour les CTIA, et donc à grande dynamique de scène. Le défaut de ce mode de fonctionnement réside dans la limitation de la disponibilité des données de haut débit en temps réel. En effet, seule une trame est affichée pour trois trames lues. La fréquence de trame est donc égale au tiers de la fréquence de trame usuelle.35 Le document Proc. of SPIE Vol. 6542, 65421R, (2007) décrit un détecteur matriciel analogue à celui décrit précédemment. Il en diffère cependant par un temps d'intégration variable en fonction de la position des pixels. Notamment, un temps d'intégration élevé est appliqué sur un pixel, et un temps d'intégration plus faible est appliqué à un pixel voisin de ce premier pixel, la répartition spatiale des temps d'intégration étant appliquée à toute la matrice selon un motif en damier. Une fois une trame lue avec les différents temps d'intégration, un séquenceur logique compare le signal issu de chaque pixel à un seuil. Lorsque la tension issue d'un pixel lu avec un fort gain, c'est-à-dire avec le temps d'intégration élevé, dépasse le seuil, cette tension est remplacée dans la trame par la moyenne des tensions issues des pixels voisins lus avec un faible gain, c'est-à-dire avec le temps d'intégration faible. En revanche, lorsque la tension issue d'un pixel lu avec un faible gain est en dessous du seuil, cette tension est remplacée dans la trame par la moyenne des tensions issues des pixels voisins lus avec le fort gain. Il se conçoit aisément la perte importante d'informations, notamment concernant les détails en haute et basse températures puisque la trame modifiée est une moyenne. Le document WO 2007/135175 décrit un circuit de réinitialisation des pixels d'un capteur d'images, pourvu de CTIA pour la lecture des charges électriques produits par les éléments de détection unitaires. Pendant le temps d'intégration, la tension en sortie de chaque CTIA est échantillonnée successivement trois fois à trois moments fixes : - la première tension échantillonnée sert à supprimer le bruit de commutation (dit « bruit kTC ») des deux autres tensions acquises, via un dispositif à double échantillonnage corrélé (dit « CDS » pour « Correlated Double Sampling ») ; - la seconde tension permet de capturer les détails de la scène ; et - la troisième tension permet de gérer une forte dynamique de scène. Les tensions ainsi obtenues sont ensuite numérisées et traitées à l'aide d'un algorithme complexe qui applique un gain aux deux dernières tensions une fois celles-ci corrigées du bruit kTC et qui choisit lequel sera proposé en sortie de façon à éviter les saturations et proposer une dynamique maximale. Cette solution est consommatrice d'importants moyens logiciels et mémoriels en raison du traitement conséquent de l'information nécessaire, externe au capteur d'images, et des moyens de formation des signaux. En outre, cette solution produit une information en sortie temporellement décalée par rapport aux évènements de scène, du fait de l'échantillonnage multiple et du temps dédié aux calculs associés. Ce défaut est appelé « non cohérence temporelle » ou asynchronisme. Le document US 7 202 463 décrit un capteur d'images à photodiodes. Pour la lecture de chaque photodiode, il est prévu un condensateur connecté en parallèle de celle-ci qui intègre les charges électriques produites par la photodiode. Un comparateur est connecté au condensateur pour comparer la tension de celui-ci à une tension de seuil et un circuit de décharge du condensateur, connecté en sortie du comparateur, décharge le condensateur lorsque sa tension est supérieure à la tension de seuil. Enfin, une circuiterie est également prévue pour compter le nombre de dépassements de la tension de seuil par la tension du condensateur pendant la période d'intégration. Le signal final est alors restitué en multipliant la tension seuil par le nombre de dépassements comptés, à laquelle est ajoutée la valeur finale de la tension du condensateur capteur. Ce système permet d'obtenir une grande dynamique de scène, mais en raison de la décharge répétée de la capacité d'intégration, le signal final est entaché d'un bruit important, d'autant plus élevé que le nombre de décharges du condensateur est élevé. EXPOSÉ DE L'INVENTION Le but de la présente invention est de proposer un dispositif d'intégration de courant électrique à base de CTIA, qui présente une dynamique de lecture étendue sans compromettre la sensibilité du système, tout en limitant le bruit dans le signal final délivré. A cet effet, l'invention a pour objet un dispositif d'intégration d'un courant électrique reçu sur un noeud d'intégration pendant une période de durée prédéterminée Tint, comportant un amplificateur opérationnel ayant une première et une seconde entrée et une sortie, et un condensateur ayant deux bornes connectées entre la première entrée et la sortie de l'amplificateur opérationnel, la seconde entrée de l'amplificateur étant portée à une tension constante VBUS, la première entrée de l'amplificateur étant connectée au noeud d'intégration, et la sortie de l'amplificateur opérationnel délivrant une tension de sortie V't qui varie de manière monotone selon un sens de variation prédéterminé en fonction d'une quantité de charges électriques de polarité prédéterminée stockée dans le condensateur, la tension Vous en sortie de l'amplificateur opérationnel étant saturée à une tension de saturation haute VsatH lorsque la quantité de charges électriques de ladite polarité stockées dans le condensateur est supérieure à un seuil prédéterminé, et la tension V't en sortie de l'amplificateur opérationnel étant saturée à une tension de saturation basse Vsaa, lorsque la quantité de charges électriques de ladite polarité stockées dans le condensateur est inférieure à un seuil prédéterminé,35 Selon l'invention, le dispositif comporte en outre : - un circuit de commutation des bornes du condensateur ; et - un circuit de déclenchement du circuit de commutation au moins une fois pendant la durée d'intégration T1 lorsque la tension de sortie Vous de l'amplificateur opérationnel à la fois varie selon ladite direction de variation et est sensiblement égale à une tension de référence VREF, o lorsque ledit sens de variation est croissant, ladite tension de référence VREF étant inférieure ou égale à la tension de saturation haute VsatH, et la tension de référence VREF et la tension VBUS de la seconde entrée de l'amplificateur opérationnel sont choisies de manière à satisfaire la relation 2. VBUS -VREF > Vsati, ; ou o lorsque ledit sens de variation est décroissant, ladite tension de référence VREF étant supérieure ou égale à la tension de saturation basse VsatL, et la tension de référence VREF et la tension VBUS de la seconde borne d'entrée de l'amplificateur opérationnel (62) sont choisies de manière à satisfaire la relation 2. VBUS - VREF En d'autres termes, grâce à la commutation du condensateur, il est obtenu une extension automatique et autonome de la dynamique de lecture du CTIA en fonction de la quantité de charges électriques reçues, sans modification de la sensibilité de la chaine de formation du signal, en particulier de la valeur du condensateur et du temps d'intégration. Lorsque la tension en sortie du CTIA atteint la tension de référence, le condensateur est commuté sans être déchargé. Les charges électriques conservées définissent, en suite à la commutation, une nouvelle tension en sortie du CTIA, inférieure (lorsque la tension de sortie est croissante) à celle avant commutation, à partir de laquelle l'intégration se poursuit. Le signal utile en sortie est déterminé en fonction du nombre de commutations, du décrément (ou incrément) de tension produit par une commutation et optionnellement de la tension en sortie du CTIA à la fin du temps d'intégration. En outre, le condensateur n'étant jamais déchargé, le bruit est limité. De plus, le dispositif forme un signal d'image en cohérence temporelle avec les charges reçues, sans recours à un traitement numérique ou/et algorithmique complexe postérieur à la formation de signaux issus de plusieurs pixels. En outre, les circuits supplémentaires mis en oeuvre par rapport à un simple CTIA sont très peu consommateurs d'énergie et de surface de substrat, et à dynamique extensible selon le besoin. Avantageusement, le nombre de commutations réalisées sur l'étendue du temps d'intégration et la tension en sortie du CTIA sont délivrés conjointement pour chaque site de détection. Notamment, selon une caractéristique avantageuse de l'invention, le circuit de mémorisation produit en sortie un signal digital sur n bits codant le nombre de charges électriques à ajouter à la charge correspondant au signal analogique en sortie du CTIA à la fin de la période d' intégration. Selon un mode de réalisation, le circuit de commutation comporte : - un premier interrupteur pilotable connecté entre la première entrée de l'amplificateur opérationnel et la première borne du condensateur ; - un second interrupteur pilotable connecté entre la sortie de l'amplificateur opérationnel et la seconde borne du condensateur ; - un troisième interrupteur pilotable connecté entre la première entrée de l'amplificateur opérationnel et la seconde borne du condensateur ; - un quatrième interrupteur pilotable connecté entre la sortie de l'amplificateur opérationnel et la première borne du condensateur, et le premier et le second interrupteurs pilotables sont commandés par un premier signal de commande binaire, le troisième et le quatrième interrupteurs pilotables sont commandés par un second signal de commande binaire, le second signal binaire étant le complément du premier signal binaire. Selon un mode de réalisation, le circuit de déclenchement comporte un comparateur ayant une première entrée connectée à la sortie de l'amplificateur et une seconde entrée connectée à la tension de référence, le comparateur produisant une première tension sur sa sortie lorsque la tension sur sa première entrée est inférieure à la tension sur sa seconde entrée, et produisant une seconde tension, différente de la première tension, sur sa sortie lorsque la tension sur sa première entrée est supérieure à la tension sur sa seconde entrée, de sorte qu'une condition nécessaire au déclenchement du circuit de commutation mise en oeuvre par le circuit de déclenchement est réalisée : - lors du basculement de la première tension vers la seconde tension si ledit sens de variation est croissant ; ou - lors du basculement de la seconde tension vers la première tension si ledit sens de variation est décroissant. Selon un mode de réalisation, le déclenchement de la commutation du condensateur mis en oeuvre par le circuit de déclenchement consiste en la réunion : - d'une première sous-condition consistant en ce que la tension de sortie de l'amplificateur opérationnel varie selon ledit sens de variation et est sensiblement égale à la tension de référence ; et - d'une deuxième sous-condition consistant en ce que le nombre de fois où la première sous-condition a été satisfaite depuis l'instant initial de la durée d'intégration est inférieur à un nombre maximal prédéterminé. Plus particulièrement, le circuit de déclenchement comporte un compteur binaire sur n bits ayant une entrée de comptage connectée à la sortie du comparateur et une sortie délivrant le nombre de fois depuis l'instant initial de la durée d'intégration Tint où la sortie du comparateur bascule de la première tension à la second tension lorsque ledit sens de variation est croissant ou bascule de la seconde tension à la première tension lorsque ledit sens de variation est décroissant. Le nombre maximal de commutations de la deuxième sous-condition, strictement supérieur à 1, est déterminé en fonction de l'application visée. Il peut être notamment suffisamment grand, pour que le nombre maximal de commutations ne soit que rarement ou jamais atteint en pratique et que le nombre de commutations soit donc en pratique déterminé par la fin de la période d'intégration. Notamment, le circuit de déclenchement comporte un générateur de signaux connecté à la sortie du compteur binaire et basculant les premier et second signaux de commande binaires des interrupteurs lorsque la sortie du compteur binaire est incrémentée. L'invention a également pour objet un système de détection de rayonnement électromagnétique comprenant : - un élément de détection produisant sur une borne de sortie un courant électrique en fonction du rayonnement électromagnétique ; et - un dispositif du type décrit ci-dessus, la première borne d'entrée de l'amplificateur opérationnel étant apte à être connectée à la borne de sortie de l'élément de détection pour l'intégration du courant produit par l'élément de détection. Notamment, l'élément de détection comprend : - une branche de détection, comprenant un bolomètre de détection ayant une membrane suspendue au-dessus d'un substrat et un circuit de polarisation pour régler la tension aux bornes du bolomètre de détection en fonction d'une consigne de tension ; - une branche de compensation, comprenant un bolomètre de compensation porté sensiblement à la température du substrat, et un circuit de polarisation pour régler la tension aux bornes du bolomètre de compensation en fonction d'une consigne de tension ; - et des moyens pour former la différence entre le courant parcourant le bolomètre de détection et le courant parcourant le bolomètre de compensation de manière à former le courant électrique à intégrer. L'invention a également pour objet un procédé d'intégration d'un courant électrique pendant une durée d'intégration prédéterminée Tua dans un condensateur ayant deux bornes connectées entre une première entrée et la sortie d'un amplificateur opérationnel, l'amplificateur opérationnel comportant une seconde entrée portée à une tension constante VBUS, la tension Vous en sortie de l'amplificateur opérationnel variant de manière monotone selon un sens de variation prédéterminé en fonction d'une quantité de charges électriques de polarité prédéterminée stockée dans le condensateur, ladite tension en sortie Vous étant saturée à une tension de saturation haute VsatH lorsque la quantité de charges électriques stockées dans le condensateur est supérieure à un seuil prédéterminé, et la tension en sortie Vont de l'amplificateur opérationnel étant saturée à une tension de saturation basse VsatL lorsque la quantité de charges électriques de ladite polarité stockées dans le condensateur est inférieure à un seuil prédéterminé, le procédé comprenant les étapes suivantes : a) avant l'instant initial de la durée d'intégration Tînt, initialisation à zéro de la charge du condensateur et d'une valeur de comptage ; b) intégration pendant la durée d'intégration Tua du courant électrique dans le condensateur ; c) commutation des bornes du condensateur au moins une fois pendant la durée d'intégration Tua lorsqu'à la fois la tension de sortie de l'amplificateur opérationnel varie selon ledit sens de variation et est égale à une tension de référence prédéterminée VREF, o lorsque ledit sens de variation est croissant, ladite tension de référence VREF étant inférieure ou égale à la tension de saturation haute VsatH, et la tension de référence VREF et la tension VBUS de la seconde entrée de l'amplificateur opérationnel (62) sont choisies de manière à satisfaire la relation 2. VBUS - VREF > VsatL ; ou o lorsque ledit sens de variation est décroissant, ladite tension de référence VREF étant supérieure ou égale à la tension de saturation basse VsatL, et la tension de référence VREF et la tension VBUS de la seconde entrée de l'amplificateur opérationnel sont choisies de manière à satisfaire la relation 2. VBUS - VREF Selon un mode de réalisation, le condenseur est commuté tant que la valeur de comptage est inférieure à une valeur maximale prédéterminée. BRÈVE DESCRIPTION DES FIGURES L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple, et réalisée en relation avec les dessins annexés, dans lesquels des références identiques désignent des éléments identiques ou analogues, et dans lesquels : - la figure 1 est un schéma électrique d'un détecteur bolométrique infrarouge de l'état de la technique comportant des intégrateurs de type CTIA pour la mesure des courants produits par les éléments de détection, déjà décrit ci-dessus ; - la figure 2 est un schéma électrique illustrant la lecture d'un bolomètre sensible du détecteur de la figure 1 à l'aide d'une structure de compensation ; - la figure 3 est un schéma électrique d'un dispositif d'intégration de courant électrique selon l'invention ; - la figure 4 est un chronogramme illustrant le signal de sortie de l'étage d'intégration et des signaux de remise à zéro du dispositif de la figure 2 ; et - la figure 5 est un chronogramme illustrant une extension de la dynamique de lecture du dispositif de la figure 3 dans le cadre d'une utilisation de ce dispositif en tant que dispositif d'intégration d'un détecteur matriciel. DESCRIPTION DÉTAILLÉE DE L'INVENTION En se référant à la figure 3, un dispositif d'intégration 60 selon l'invention comporte un intégrateur de type CTIA comprenant un amplificateur opérationnel 62 et un unique condensateur 64, de capacité Cmt fixe, connecté entre l'entrée inverseuse et la sortie de l'amplificateur 62. L'entrée non-inverseuse (+) de ce dernier est connectée à une tension positive et constante VBUS et l'entrée inverseuse (-) est connectée au noeud d'entrée ou d'intégration E par lequel circule un courant électrique I à intégrer. Un interrupteur 66, piloté par un signal HDraz, est également prévu en parallèle du condensateur 64, pour la décharge de celui-ci, et donc sa « remise à zéro ». Le dispositif 60 est complété d'un échantillonneur bloqueur 68 connecté à la sortie de l'amplificateur opérationnel 62 pour échantillonner et bloquer la tension Vont en sortie de ce dernier. Outre l'étage intégrateur CTIA décrit ci-dessus, le dispositif 60 est complété par une circuiterie 70 d'extension automatique de la dynamique de lecture du seul CTIA 62, 64. Cette circuiterie 70 comprend : - un circuit 72 inversant le sens de la connexion du condensateur 64 aux bornes de l'amplificateur opérationnel 62 sur réception d'un signal de commande HD[2:0] ; - un circuit 74 détectant une condition de commutation du condensateur 64 en fonction de la tension V't en sortie de l'amplificateur 62 et générant le signal de commande HD[2:0] ; et - un circuit 76 mémorisant le nombre de commutations du condensateur 64. Le circuit de commutation 72 comprend : - un premier interrupteur pilotable 78 connecté entre l'entrée inverseuse (-) de l'amplificateur 62 et une première borne 80 du condensateur 64, le premier interrupteur étant piloté par un premier signal de commande HDinv ; - un second interrupteur pilotable 82 connecté entre la sortie 84 de l'amplificateur 62 et une seconde borne 86 du condensateur 64, le second interrupteur étant piloté par le premier signal de commande HDinv ; - un troisième interrupteur pilotable 88 connecté entre l'entrée inverseuse (-) de l'amplificateur 62 et la seconde borne 86 du condensateur 64, le troisième interrupteur étant piloté par un second signal de commande HDinv ; - un quatrième interrupteur pilotable 90 connecté entre la sortie 86 de l'amplificateur 62 et la première borne 80 du condensateur 64, le quatrième interrupteur étant piloté par le second signal de commande HDinv ; et - un générateur de phase 92 recevant le signal de commande HD[2:0] et produisant les signaux de commande HDinv et HDinv en fonction de celui-ci. Notamment, les signaux HDinv et HDinv sont en opposition de phase. Par exemple, ce sont des signaux binaires qui sont des compléments logiques l'un de l'autre. Ainsi, les premier et second interrupteurs 78, 82, qui présentent le même état, sont ouverts alors que les troisième et quatrième interrupteurs 88, 90, qui présentent le même état, sont fermés et vice versa. Deux états de connexion du condensateur 64 sont ainsi définis, à savoir : - un premier état dans lequel les première et seconde bornes 80, 86 du condensateur 64 sont respectivement connectées au noeud E et à la sortie 84 de l'amplificateur 62, et - un second état dans lequel les première et seconde bornes 80, 86 du condensateur 64 sont respectivement connectées à la sortie 84 de l'amplificateur 62 et au noeud E. Le basculement du signal HDinv, et donc du signal HDinv, provoque par conséquent l'inversion de l'état de connexion du condensateur 64, c'est-à-dire sa commutation. Le générateur de phase 92 produit également le signal HDraz pilotant l'interrupteur de remise à zéro 66 du condensateur 64 en fonction d'un signal de commande d'initialisation RAZ d'une manière expliquée ci-après. Le générateur de phase 92 met également en oeuvre une fonction d'activation et de désactivation du mode d'extension automatique de la dynamique de lecture en fonction d'un signal de sélection de mode HD MODE ON, d'une manière qui sera également décrite ci-dessous. Le circuit de détection 74 comporte quant à lui : - un comparateur 94 recevant sur une première borne (+) la tension Vout en sortie de l'amplificateur 62 et, sur une seconde borne (-) une tension de référence VREF supérieure à la tension VBUS et inférieure ou égale à la tension de saturation haute VsatH du CTIA. Le comparateur 94 produit en sortie une tension Scomp ayant une première valeur lorsque la tension Vout est inférieure à la tension VREF, et ayant une seconde valeur, différente de la première valeur, lorsque la tension Vout est supérieure ou égale à la tension VREF. Notamment, le basculement de la tension Scomp depuis la première valeur sur la seconde valeur signifie que la tension Vout est croissante et vient de franchir la tension de référence VREF ; - un compteur binaire 96, dont l'entrée de comptage est connectée à la sortie du comparateur 94. Le compteur binaire est par exemple conçu pour compter les fronts montant d'impulsions, la seconde valeur de tension du comparateur étant alors choisie supérieure à la première valeur de tension. Le compteur 96 a un nombre de bits prédéterminé, par exemple 4, et reçoit sur une borne d'initialisation le signal d'initialisation RAZ pour sa remise à zéro. Par ailleurs, le compteur 96 est configuré pour être bloqué une fois sa valeur maximale atteinte. Enfin, le signal en sortie du compteur binaire 96, qui est par exemple délivré sur 3 sorties en parallèle, une sortie étant prévue pour chaque bit du compteur, fournit le signal de commande HD[2:0] du générateur de phase 92. Le circuit de mémorisation 76 est par exemple constitué d'une mémoire numérique asynchrone de type « LATCH », qui reçoit la valeur du compteur contenue dans le signal HD[2:0] et maintient cette valeur dans son signal de sortie HDsh[2:0]. Le circuit de mémorisation 76 et l'échantillonneur bloqueur 68 sont pilotés par le même signal d'échantillonnage FSH pour le maintien en sortie des signaux reçus en entrée. Enfin, le dispositif d'intégration 60 selon l'invention comprend avantageusement un circuit « d'autozéro » 98 connecté sur l'entrée inverseuse (-) de l'amplificateur 62, afin d'annuler l'offset de l'amplificateur 62 et le bruit basse fréquence de celui-ci d'une manière connue en soi, et par exemple décrite dans le document IEEE journal of solid-state circuits, vol sc-20, n°3, juin 1985. Le fonctionnement du dispositif 60 va à présent être décrit en relation avec les figures 4. Avant de commencer une phase d'intégration d'un courant électrique I (phase « A »), les signaux HDraz et HDinv sont activés à l'état haut par le générateur 92 sur réception d'une valeur prédéterminée de la commande RAZ, le signal complémenté HDinv étant donc également porté à l'état bas par le générateur 92. Les interrupteurs 66, 78 et 82 sont donc dans leur état fermé, les interrupteurs 88, 90 sont dans leur état ouvert et les sorties HD[2:0] du compteur 96 sont réglées à l'état bas. La fermeture de l'interrupteur 66 décharge le condensateur 64, et suite à cette mise à zéro, la tension de sortie Vous est égale à VBUS. La tension VREF étant supérieure à la tension VBUS, la sortie du comparateur 94 est donc réglée à sa valeur la plus faible. Durant cette phase d'initialisation, pendant laquelle le signal HDraz est activé à l'état haut, le système d'autozéro 98 est également mis en oeuvre d'une manière connue de l'homme de l'art. La commande RAZ est ensuite relâchée, le générateur 92 déclenche l'ouverture de l'interrupteur 66 et conserve l'état des signaux HDinv et HDinv. L'ouverture de l'interrupteur 66 marque ainsi le début de la phase d'intégration du courant I reçu en entrée (phase « B »), le système d'autozéro 98 est actif pour soustraire l'offset en entrée de l'amplificateur 62 durant toute la phase d'intégration. Le générateur 92, et l'interrupteur 66 forment ainsi un circuit d'initialisation du dispositif qui détermine l'instant du début de la période d'intégration à partir du front descendant du signal RAZ jusqu'au front montant du signal RAZ qui marque l'instant final de la période d'intégration. Du fait de l'intégration, la tension Vont en sortie de l'amplificateur 62 augmente depuis la valeur VBUS (phase « B 1 »). Si durant toute la phase d'intégration de durée Tînt, la tension Vous reste inférieure à la tension de référence VREF, aucune condition logique nouvelle n'apparait en sortie du compteur binaire 96. Le fonctionnement du dispositif 60 est alors identique à celui d'un CTIA de l'état de la technique, tel que décrit en relation avec les figures 1 et 2, et le signal de sortie HD[2:0] reste donc à l'état bas. En revanche, si au cours de le la phase d'intégration, la tension de sortie V't atteint ou dépasse la valeur VREF, la sortie Scomp du comparateur 94 change d'état, lequel propage l'état haut en sortie du comparateur en entrée de l'horloge du compteur binaire 96, ce qui active alors le bit de poids faible HD0 à 1. On a alors HD[2:0] = 001. Le basculement d'un bit du signal HD[2:0] de l'état bas à l'état haut est détecté par le générateur de phase 92. En réponse, ce dernier bascule les signaux de commande HDinv et HDinv respectivement sur l'état bas et l'état haut. Il en résulte la commutation des connexions du condensateur 64 entre l'amplificateur 62 et le circuit autozéro 98. Au moment où la condition V't = VREF est remplie, la quantité de charges électriques Q stockée dans le condensateur 64 est égale à : Q Cint .(VREF-VBUS) (2) Après la commutation du condensateur 64, la charge Q aux bornes du CTIA est de polarité inverse par rapport à celle présentée avant la commutation, de sorte que la sortie de l'amplificateur 62 est égale à : V't=2.VBUS-VREF (3) La sortie du comparateur 94 bascule alors à l'état bas puisque la tension V't est strictement inférieure à la tension de référence VREF. La commutation du condensateur 64 ramène ainsi 30 la sortie de l'amplificateur 62 à un niveau plus bas. Afin de ne pas saturer le CTIA, la tension VBUS et la tension VREF sont choisies de manière à satisfaire la relation : 2. VBUS - VREF > V satL Par exemple, la tension VBUS est réglée au-dessus, et avantageusement au point central de a 35 dynamique linéaire du CTIA, la tension VBUS satisfaisant ainsi la relation : VBUS > Vsati, VsatH 25 2 Au-delà de cet instant, la phase d'intégration se poursuit (phase « B2 »), la sortie de l'amplificateur 62 reprenant sa croissance dans la dynamique linéaire de lecture, sans aucune perte d'information. Si la sortie Vont de l'amplificateur 62 atteint ou dépasse à nouveau la valeur VREF avant la fin de l'intégration, la sortie Scomp du comparateur 94 change encore de polarité et incrémente une nouvelle fois le compteur 96. La sortie binaire de ce dernier est alors réglée à HD[2 :0]=010. Sur réception du basculement d'un bit du signal HD[2:0], le générateur 92 bascule les signaux HDinv et HDinv, dans le cas présent respectivement à l'état haut et l'état bas, ce qui entraine la commutation du condensateur 64. La charge électrique Q aux bornes du CTIA est à nouveau de polarité inverse par rapport à celle présentée avant la commutation, et la sortie de l'amplificateur 62 est donc ramenée à V't=2.VBUS-VREF et la sortie du comparateur 94 bascule à l'état bas puisque V't Une fois la durée d'intégration Tint écoulée, la tension de sortie Vous (T') est échantillonnée et bloquée dans l'échantillonneur-bloqueur 68 par l'envoi d'une impulsion pour le signal FSH, comme dans le mode d'intégration classique, tandis que les valeurs binaires du signal HD[2:0] sont également stockées dans un étage mémoire de type latch 76 sur réception de l'impulsion du même signal FSH. Le dispositif 60 délivre ainsi à l'issue d'une phase d'intégration un signal HDSH [2: 0] représentant le nombre de commutations du condensateur 64 ainsi que la tension VoittsH égale à la tension en sortie d'amplificateur 62. Le signal FSH est par exemple activé à l'état haut par un circuit de gestion des signaux digitaux de commande (non représenté) durant une courte période juste avant la fin de l'intégration, c'est-à-dire avant le front montant du signal RAZ, comme indiqué sur les figures 4B et 4C qui précisent aussi les instants de début et fin de la période d'intégration. D'autres mécanismes pour régler les instants de début et de fin de la durée d'intégration sont bien entendu possibles. La capacité Cmt de l'étage CTIA et le compteur binaire peuvent alors être réinitialisés à zéro par activation de la commande RAZ avant un nouveau cycle d'intégration, comme indiqué 35 précédemment. Au final, la tension totale Vjultnalcorrespondant aux charges électriques intégrées par le CTIA 62, 64 pendant la phase d'intégration est donc égale à : vofuttnal = v outSH + 2. convio(HpsH [2: 0]) x (VREF - VBUS) (4) où convio(HDsH [2: 0]) est la conversion en valeur décimale de HDSH [2: 0], c'est-à-dire le nombre de commutations du condensateur. La dynamique de lecture équivalente peut donc être augmentée de manière automatique de la valeur 2e).(VREF-VBUS), ou autrement dit multipliée par 2n, où n est le nombre de bits du compteur binaire 96, ce qui peut correspondre à une dynamique beaucoup plus élevée que celle d'un CTIA classique, suivant la valeur maximale du compteur binaire utilisé et la valeur de la tension de référence VREF. Plusieurs variantes sont possibles pour l'exploitation des signaux HDSH [2: 0] et VoutSH. Dans une première variante, un système de conversion et une unité de calcul complètent le dispositif 60. L'unité de conversion convertit les signaux HDSH [2: 0] et VoutsH en valeurs numériques, et l'unité de calcul calcule une tension finale numérique en fonction des valeurs numériques des signaux HDsH[2:0] et VoutsH en se basant sur la relation (4). Dans une seconde variante, un convertisseur numérique-analogique et un additionneur complètent le dispositif 60. Le convertisseur produit une tension analogique égale à 2. convio(HDsH [2: 0]) x (VREF - VBUS) en fonction du signal HDsH[2:0], et l'additionneur additionne la tension ainsi produite avec la tension VoutsH, voire directement la tension Vout en sortie de l'amplificateur 62. Dans une troisième variante, une seule sortie Vidéo est utilisée pour la mise en oeuvre du détecteur selon l'invention. Dans une quatrième variante, seul le signal HDsH[2:0] est délivré, celui-ci étant alors considéré comme une conversion en numérique du courant analogique reçu en entrée. Le dispositif selon l'invention est donc dans ce cadre un convertisseur analogique-numérique. Le nombre de bit du compteur et la valeur VREF sont alors choisis pour définir le pas de quantification du convertisseur, ainsi que sa dynamique. La conception initiale, puis la configuration ou programmation variable en service d'un détecteur selon l'invention, est réalisable aisément par l'homme de métier, au moyen des architectures et protocoles habituels de programmation digitale des détecteurs modernes, par exemple la validation ou l'inhibition à la demande de manière très simple et immédiate de la fonction « dynamique étendue », ou le forçage depuis l'extérieur de l'une des valeurs possibles de la capacité totale d'intégration équivalente (2".Gt). Une information binaire selon un ou plusieurs bits digitaux indiquant de manière synchrone au signal de sortie si un pixel donné a été l'objet d'une « saturation » ou non est disponible en parallèle à la sortie VIDEO analogique. Cette caractéristique permet de traiter de manière pratique et rapide l'ensemble des données image, comme par exemple la représentation vidéo (gestion sérielle immédiate des données pour exploitation maîtrisée dans la dynamique d'affichage par exemple) ou toute autre utilisation informative ou de traitement analogique ou numérique du flux de données, en relation avec l'occurrence d'un phénomène de « saturation» locale. Par exemple, dans le cadre d'un détecteur bolométrique, tel que décrit en relation avec les figures 1 et 2, les CTIA 28 sont remplacés par des dispositifs 60 venant d'être décrit. Par exemple, les échantillonneurs-bloqueurs 68 des dispositifs 60 sont les échantillonneurs- bloqueurs 36 et un second multiplexeur est prévu pour délivrer en mode multiplexé les signaux 1-1DsH[2:0]. Une unité de conversion et une unité de calcul complètent alors le détecteur pour reconstituer en numérique la tension finale issue de chaque pixel 14. La figure 5 représente un exemple de sortie des signaux binaires HD[2:0] dans un cas particulier où trois pixels « Pix i+4 », « Pix i+7 » et « Pix i+8 », dans une séquence multiplexée quelconque, auraient fait déclencher l'extension de la dynamique selon l'invention en provoquant une à plusieurs fois la commutation du condensateur 46. Dans le cadre d'une application à la détection, l'invention permet ainsi le maintien d'une sensibilité optimale sur les zones constituées de tous les pixels qui ne provoquent pas le franchissement de la tension de référence VREF, c'est-à-dire qui ne saturent pas, VREF étant choisi inférieur ou égal à la tension de saturation VsatH, tout en fournissant un signal exploitable sur les zones de l'image où la température de scène est telle qu'elle aurait fait saturer la tension en sortie de l'amplificateur 62 en l'absence de l'invention, c'est-à-dire trop élevée en regard de la dynamique de scène (thermique ici) nominale. La sortie aurait été sur ces zones dépourvue d'information relative à la scène observée. Il est ainsi obtenu à la fois une sensibilité élevée et une dynamique de scène élevée. Selon une caractéristique avantageuse de l'invention, l'extension de la dynamique de lecture mise en oeuvre par le dispositif d'intégration selon l'invention peut être activée ou désactivée de l'extérieur, par exemple au moyen d'une commande manuelle ou de manière logicielle, par une entrée digitale « HD MODE ON », telle qu'illustrée sur la figure 3, transmise au moyen d'une interface de programmation, par exemple l'interface dont sont usuellement pourvus les circuits de lecture des détecteurs l'état de la technique, ou encore programmée directement en externe par une entrée dédiée. Le circuit de lecture incorporant le dispositif selon l'invention peut ainsi être utilisé à tout moment soit en mode normal, c'est-à-dire conformément au mode de fonctionnement décrit en relation avec les figures 1 et 2, soit en mode de « dynamique de scène étendue ». Typiquement, cette commande « HD MODE ON » force le niveau bas en sortie du comparateur 94, et de ce fait, le compteur 96 ne change jamais d'état, et la commutation du condensateur 64 n'est donc jamais activée. On notera que le réglage de la tension VREF à n'importe quelle valeur supérieure à la tension maximale de sortie du CTIA (en général supérieure à VsatH de par les conventions de linéarité précédemment précisées) produit aussi l'effet d'inhiber l'extension de la dynamique de scène du capteur car la sortie Scomp du comparateur 94 est maintenue à l'état bas. Le forçage de VREF à la même valeur que la tension d'alimentation de l'amplificateur aura également cet effet inhibiteur sur le dispositif d'extension de la dynamique. Il a été décrit un unique condensateur 64. En variante, plusieurs condensateurs sont prévus en parallèle et sélectionnables de manière programmée de manière à former une capacité d'intégration Cuit programmable sur plusieurs valeurs de manière connue en soi de l'état de la technique. Ceci permet de répondre à différents domaines d'application du détecteur et offre à l'utilisateur un réglage externe de la dynamique de scène. Dans ce mode de réalisation, la variation de la capacité Cmt est également tracée afin de reconstituer la tension finale, la reconstruction étant à la portée de l'homme du métier. Il a été décrit un compteur binaire 3 bits. Evidemment, le nombre de bits du compteur dépend de l'application visée. En outre, le nombre de bits peut être choisi très grand de manière à ne jamais atteindre la valeur maximale de celui-ci. De même, d'autres types de circuit de comptage peuvent être envisagés. Par exemple, la sortie du comparateur 62 est directement connectée à l'entrée du générateur 92 qui pilote les différents signaux en fonction du basculement de la sortie du comparateur, et la sortie du comparateur est délivrée à une unité de traitement d'information qui mémorise le nombre de commutations. Le nombre maximal de commutations est ainsi dicté par la capacité de mémorisation de cette unité et peut être quasiment infini. Il a été décrit une application particulière selon laquelle la polarité du courant intégré et l'architecture du dispositif d'intégration provoque une augmentation de la tension Vont en sortie de l'amplificateur opérationnel en fonction de la quantité de charge stockée dans le condensateur. En variante, la polarité du courant et/ou l'architecture du dispositif d'intégration induit une diminution de la tension Vous en sortie de l'amplificateur à mesure que la quantité de charges stockée dans le condensateur augmente. Dans une telle variante, tension VREF est choisie supérieure ou égale à la tension de saturation basse Vsad, et la tension VBUS est choisie de manière à satisfaire la relation 2. VBUS - VREF REVENDICATIONS1. Dispositif (60) d'intégration d'un courant électrique reçu sur un noeud d'intégration pendant une période de durée prédéterminée Tint, comportant un amplificateur opérationnel (62) ayant une première et une seconde entrée et une sortie, et un condensateur (64) ayant deux bornes connectées entre la première entrée et la sortie de l'amplificateur opérationnel (62), la seconde entrée de l'amplificateur étant portée à une tension constante VBUS, la première entrée de l'amplificateur étant connectée au noeud d'intégration, et la borne de sortie de l'amplificateur opérationnel délivrant une tension de sortie V't qui varie de manière monotone selon un sens de variation prédéterminé en fonction d'une quantité de charges électriques de polarité prédéterminée stockée dans le condensateur (64), la tension Vous en sortie de l'amplificateur opérationnel (62) étant saturée à une tension de saturation haute VsatH lorsque la quantité de charges électriques de ladite polarité stockées dans le condensateur (64) est supérieure à un seuil prédéterminé, et la tension V't en sortie de l'amplificateur opérationnel (62) étant saturée à une tension de saturation basse VsatL lorsque la quantité de charges électriques de ladite polarité stockées dans le condensateur (64) est inférieure à un seuil prédéterminé, caractérisé en ce que le dispositif (60) comporte en outre : - un circuit (72) de commutation des bornes du condensateur ; et - un circuit (74) de déclenchement du circuit (72) de commutation au moins une fois pendant la durée d'intégration Tua lorsque la tension de sortie V't de l'amplificateur opérationnel (62) à la fois varie selon ladite direction de variation et est sensiblement égale à une tension de référence VREF ; et - un circuit (76) de mémorisation pour mémoriser le nombre de déclenchements survenus entre l'instant initial et l'instant final de la période d'intégration. et en ce que : - lorsque ledit sens de variation est croissant, ladite tension de référence VREF est inférieure ou égale à la tension de saturation haute VsatH, et la tension de référence VREF et la tension VBUS de la seconde entrée de l'amplificateur opérationnel (62) sont choisies de manière à satisfaire la relation 2. VBUS -VREF > VsatL ; OU - lorsque ledit sens de variation est décroissant, ladite tension de référence VREF est supérieure ou égale à la tension de saturation basse VsatL, et la tension de référence VREF et la tension VBUS de la seconde entrée de l'amplificateur opérationnel (62) sont choisies de manière à satisfaire la relation 2. VBUS VREF VsatH - 2. Dispositif d'intégration d'un courant électrique selon la revendication 1, caractérisé : - en ce que le circuit (72) de commutation comporte : o un premier interrupteur pilotable (78) connecté entre la première entrée de l'amplificateur opérationnel (62) et la première borne du condensateur (64) ; o un second interrupteur pilotable (82) connecté entre la sortie de l'amplificateur opérationnel (62) et la seconde borne du condensateur (64) ; o un troisième interrupteur pilotable (88) connecté entre la première entrée de l'amplificateur opérationnel (62) et la seconde borne du condensateur (64) ; o un quatrième interrupteur pilotable (90) connecté entre la sortie de l'amplificateur opérationnel (62) et la première borne du condensateur (62), - et en ce que : o le premier et le second interrupteurs pilotables (78, 82) sont commandés par un premier signal de commande binaire HDinv ; o le troisième et le quatrième interrupteur pilotables (88, 90) sont commandés par un second signal de commande binaire HDinv, le second signal binaire HDinv étant le complément du premier signal binaire HDinv. 3. Dispositif d'intégration d'un courant électrique selon la revendication 1 ou 2, caractérisé en ce que le circuit de déclenchement (74) comporte un comparateur (94) ayant une première entrée connectée à la sortie de l'amplificateur opérationnel (62) et une seconde entrée connectée à la tension de référence VREF, le comparateur (94) produisant une première tension sur une sortie lorsque la tension sur sa première entrée est inférieure à la tension sur sa seconde entrée, et produisant une seconde tension, différente de la première tension, sur la sortie lorsque la tension sur sa première entrée est supérieure à la tension sur sa seconde entrée, de sorte qu'une condition nécessaire au déclenchement du circuit (72) de commutation mise en oeuvre par le circuit (74) de déclenchement est réalisée : - lors du basculement de la première tension vers la seconde tension si ledit sens de variation est croissant ; ou - lors du basculement de la seconde tension vers la première tension si ledit sens de variation est décroissant. 4. Dispositif d'intégration d'un courant électrique selon l'une des revendications précédentes, caractérisé en ce que le déclenchement de la commutation du condensateur (64) mise en oeuvre par le circuit (74) de déclenchement consiste en réunion : - d'une première sous-condition consistant en ce que la tension de sortie Vous de l'amplificateur opérationnel (62) varie selon ledit sens de variation et est sensiblement égale à la tension de référence VREF ; et- d'une deuxième sous-condition consistant en ce que le nombre de fois où la première sous-condition a été satisfaite depuis l'instant initial de la période d'intégration T7 est inférieur à un nombre maximal prédéterminé. 5. Dispositif d'intégration d'un courant électrique selon la revendication 4, caractérisé en ce que le circuit de déclenchement (74) comporte un compteur binaire sur n bits (96) ayant une entrée de comptage connectée à la sortie du comparateur (94) et une sortie délivrant le nombre de fois depuis l'instant initial de la durée d'intégration Tint où la sortie du comparateur (94) bascule de la première tension à la second tension lorsque ledit sens de variation est croissant ou bascule de la seconde tension à la première tension lorsque ledit sens de variation est décroissant. 6. Dispositif d'intégration d'un courant électrique selon les revendications 2 et 5, caractérisé en ce que le circuit de déclenchement (74) comporte un générateur de signaux (92) connecté à la sortie du compteur binaire (94) et basculant les premier et second signaux de commande binaires HDinv, HDinv des interrupteurs (78, 82, 88, 90) lorsque la sortie du compteur binaire (94) est incrémentée. 7. Système de détection de rayonnement électromagnétique comprenant : - un élément de détection (14, 22) produisant sur une borne de sortie (S) un courant électrique en fonction du rayonnement électromagnétique ; et - un dispositif (60) selon l'une quelconque des revendications précédentes, la première entrée de l'amplificateur opérationnel (62) étant connectée à la borne (S) de sortie de l'élément de détection (14, 22) pour l'intégration du courant produit par l' élément de détection. 8. Système de détection de rayonnement électromagnétique selon la revendication 7, caractérisé en ce que l'élément de détection comprend : - une branche de détection (14), comprenant un bolomètre de détection (16) ayant une membrane suspendue au-dessus d'un substrat et un circuit de polarisation (18) pour régler la tension aux bornes du bolomètre de détection (16) en fonction d'une consigne de tension ; - une branche de compensation (22), comprenant un bolomètre de compensation (24) porté sensiblement à la température du substrat, et un circuit de polarisation (26) pour régler la tension aux bornes du bolomètre de compensation (24) en fonction d'une consigne de tension ; etdes moyens pour former la différence entre le courant i' parcourant le bolomètre de détection (16) et le courant G, parcourant le bolomètre de compensation (24) de manière à former le courant électrique à intégrer. 9. Procédé d'intégration d'un courant électrique pendant une durée d'intégration prédéterminée T7 dans un condensateur (64) ayant deux bornes connectées entre une première entrée et la sortie d'un amplificateur opérationnel (62), l'amplificateur opérationnel comportant une seconde entrée portée à une tension constante VBUS, la tension Vous en sortie de l'amplificateur opérationnel (62) variant de manière monotone selon un sens de variation prédéterminée en fonction d'une quantité de charges électriques de polarité prédéterminée stockée dans le condensateur (64), ladite tension en sortie Vous étant saturée à une tension de saturation haute VsatH lorsque la quantité de charges électriques stockées dans le condensateur (64) est supérieure à un seuil prédéterminé, et la tension Vous en sortie de l'amplificateur opérationnel (62) étant saturée à une tension de saturation basse VsatL lorsque la quantité de charges électriques de ladite polarité stockées dans le condensateur (64) est inférieure à un seuil prédéterminé, le procédé comprenant les étapes suivantes : a) avant l'instant initial de la durée d'intégration T,,t, initialisation à zéro de la charge du condensateur (64) et d'une valeur de comptage ; b) intégration pendant la durée d'intégration T1 du courant électrique dans le condensateur (64) ; c) commutation des bornes du condensateur au moins une fois pendant la durée d'intégration T7 lorsqu'à la fois la tension de sortie de l'amplificateur opérationnel (62) varie selon ledit sens de variation et est égale à une tension de référence prédéterminée VREF, o lorsque ledit sens de variation est croissant, ladite tension de référence VREF étant inférieure ou égale à la tension de saturation haute VsatH, et la tension de référence VREF et la tension VBUS de la seconde entrée de l'amplificateur opérationnel (62) sont choisies de manière à satisfaire la relation 2. VBUS - VREF > VsatL ; ou o lorsque ledit sens de variation est décroissant, ladite tension de référence VREF étant supérieure ou égale à la tension de saturation basse VsatL, et la tension de référence VREF et la tension VBUS de la seconde entrée de l'amplificateur opérationnel (62) sont choisies de manière à satisfaire la relation 2. VBUS - VREF