FR 3020543 A1 20151030 FR 1453790 A 20140428 Procédé de gestion de la communication entre deux dispositifs mutuellement connectés par un lien série, par exemple un protocole d'interface série point à point L'invention concerne la communication d'informations entre deux dispositifs mutuellement connectés par un lien série, en particulier un protocole d'interface série point à point, par exemple une interface MIPI faible latence (connue par l'homme du métier sous l'acronyme anglo saxon « MIPI LU I : Mobile Industrie Processor Interface, Low Latency Interface ») qui peut être utilisée par exemple mais non limitativement, dans les terminaux mobiles, par exemple des téléphones mobiles cellulaires. L'invention s'applique notamment mais non exclusivement à la diffusion de flux vidéo par exemple, en temps réel et de manière continue, technique connue par l'homme du métier sous le vocable anglosaxon de « streaming ». Dans certains cas, le flux d'informations transitant sur le lien série peut être un flux d'informations présentant une tolérance d'erreurs de transmission (« fault tolerant »en langue anglaise) c'est- à-dire que l'on accepte qu'un certain nombre d'informations puisse être perdu sans que cela puisse affecter de manière notable le résultat. C'est le cas par exemple pour un flux vidéo dans lequel les informations comportent des mots numériques associés aux différents pixels des images à afficher par exemple. Et, dans ce cas, on peut accepter que certains pixels soient perdus sans que ceci ne soit perceptible à l'oeil pour l'utilisateur qui regarde les images affichées. Selon un mode de mise en oeuvre et de réalisation, il est proposé d'améliorer l'efficacité du lien de transmission entre deux dispositifs, c'est-à-dire d'améliorer notamment la bande passante de ce lien, dans le cas de flux d'informations présentant une tolérance de faute, comme c'est le cas par exemple pour les flux vidéo dans des applications de « streaming ». Selon un aspect, il est proposé un procédé de gestion de la communication au sein d'un système, le système comprenant un premier dispositif, par exemple un contrôleur d'accès direct à une mémoire (DMA Controller : Direct Memory Access Controller) un deuxième dispositif, par exemple comportant un contrôleur d'interface faible latence (Contrôleur LU) et la couche physique correspondante (PHI Layer), un troisième dispositif comportant également par exemple un contrôleur d'interface faible latence et sa couche physique associée, et un lien série entre le deuxième dispositif et le troisième dispositif, par exemple un protocole d'interface série point à point telle qu'une interface MIPI faible latence. Le premier dispositif est configuré pour délivrer au deuxième dispositif un flux d'informations présentant une tolérance d'erreurs de transmission en vue de sa transmission par le deuxième dispositif au troisième dispositif sur ledit lien. Ce flux d'informations peut être par exemple un flux vidéo comportant des mots numériques associés aux différents pixels du flux vidéo. Le procédé selon cet aspect comprend au cours de ladite transmission sur ledit lien, des phases de synchronisation entre les deuxième et troisième dispositifs et, lors de chaque phase de synchronisation, le premier dispositif continue de délivrer le flux d'informations au deuxième dispositif. En d'autres termes, il n'y a pas d'interruption de la délivrance du flux d'informations entre le premier dispositif (par exemple le contrôleur DMA) et le deuxième dispositif (par exemple le contrôleur LU I et la couche PHY), même au cours des phases de synchronisation, et même au risque de perdre certaines informations. On améliore ainsi l'efficacité du lien, notamment sa bande passante, en particulier pour des applications de diffusion de flux vidéo en temps réel et en continu (« streaming »). Bien entendu au cours de ces phases de synchronisation, on interrompt la transmission du flux d'informations, par exemple des mots numériques associés à des pixels, sur le lien entre le deuxième dispositif et le troisième dispositif (par exemple les deux contrôleurs LU I et leur couche PHY) et on transmet sur le lien des mots de synchronisation au lieu de transmettre des informations du flux d'informations. Bien que cela ne soit pas théoriquement indispensable, il est en pratique préférable, notamment pour analyser la qualité de la transmission, que, lors de la transmission sur ledit lien, une détection de la présence éventuelle d'une erreur de transmission soit effectuée par le troisième dispositif (par exemple le contrôleur LU I et la couche PHY). Et, selon un mode de mise en oeuvre, en présence d'une erreur de transmission, le troisième dispositif peut opérer un traitement d'attente sur le flux d'informations reçues, jusqu'à l'expiration de la prochaine phase de synchronisation entre les deuxième et troisième dispositifs. Ce traitement d'attente peut être quelconque, par exemple comporter une suppression d'informations reçues. Cela étant, lorsque le système comprend en outre un quatrième dispositif, par exemple une plate-forme d'interfaces d'affichage (« display hub ») le troisième dispositif délivre au quatrième dispositif les informations reçues du deuxième dispositif en absence d'erreurs de transmission, par exemple pour afficher les images reçues. Et, dans ce cas, le traitement d'attente peut comprendre une duplication par le troisième dispositif d'au moins une information reçue avant ladite détection d'erreurs de transmission et une délivrance au quatrième dispositif desdites informations dupliquées. Un tel traitement est connu par l'homme du métier sous le vocable anglosaxon de « staffing ». Plusieurs variantes sont possibles. Selon une première variante, les phases de synchronisation peuvent être périodiques et déclenchées à l'initiative du deuxième dispositif, la valeur de la période entre deux phases de synchronisation dépendant du débit d'information et du nombre d'erreurs de transmission acceptable. D'autres variantes sont possibles lorsque le troisième dispositif effectue une détection de la présence éventuelle d'une erreur de transmission lors de la transmission des flux d'informations sur le lien. Ainsi, selon un mode de mise en oeuvre, lors de la détection par le troisième dispositif d'une erreur de transmission, celui-ci transmet sur ledit lien une indication d'erreur au deuxième dispositif. Le deuxième dispositif déclenche alors une phase de synchronisation et supprime les informations reçues du premier dispositif entre la réception de l'indication d'erreur et la fin de la phase de synchronisation. Par ailleurs, les informations ayant été entachées de ladite erreur de transmission ne sont pas retransmises au troisième dispositif par le deuxième dispositif. En d'autres termes, on accepte ici de perdre un certain nombre d'informations, c'est-à-dire celles reçues du premier dispositif (le contrôleur DMA par exemple) entre la réception de l'indication d'erreur et la fin de la phase de synchronisation. Par ailleurs, on ne retransmet pas au troisième dispositif (le contrôleur LU I distant et sa couche physique associée par exemple) les informations qui ont été entachées d'une erreur de transmission, c'est-à-dire qu'on n'effectue pas ici de mécanisme connu par l'homme du métier sous le vocable anglosaxon de « retry ». On améliore donc encore ici l'efficacité du lien de transmission, en particulier sa bande passante, et donc la vitesse de transmission du flux. Par ailleurs l'absence de mécanisme de « retry » permet une simplification de la structure des trames transmises en évitant notamment la présence de mots de contrôle de redondance cyclique (CRC : Cyclic Redundancy Check), ce qui contribue également à une augmentation de l'efficacité. Par ailleurs, il est également possible, au lieu de supprimer les informations reçues du premier dispositif entre la réception de l'indication d'erreur et la fin de la phase de synchronisation, de les mémoriser de façon à ce qu'elles soient transmises au troisième dispositif après la phase de synchronisation. Mais, là encore, on n'effectuera pas de mécanisme de « retry » c'est-à-dire que les informations ayant été entachées d'une erreur de transmission ne sont pas retransmises au troisième dispositif par le deuxième dispositif. Il est tout à fait possible de sélectionner l'une de ces mises en oeuvre (phase de synchronisation périodique, déclenchement d'une phase de synchronisation en présence d'une indication d'erreur avec suppression des informations et sans mécanisme de « retry », ou mémorisation des informations sans mécanisme de « retry ») en fonction par exemple du nombre de pixels perdus acceptable et donc de la qualité de l'image souhaitée. Selon un autre aspect, il est proposé un système, comprenant un premier dispositif, un deuxième dispositif, un troisième dispositif et un lien série entre le deuxième dispositif et le troisième dispositif, le premier dispositif comportant des premiers moyens de traitement configurés pour délivrer au deuxième dispositif un flux d'informations présentant une tolérance d'erreurs de transmission en vue de sa transmission par le deuxième dispositif au troisième dispositif sur ledit lien, le deuxième dispositif comportant des deuxièmes moyens de traitement configurés pour générer, au cours de ladite transmission sur ledit lien, des phases de synchronisation entre les deuxième et troisième dispositifs, et le premier dispositif comprend des moyens de contrôle configurés pour, lors de chaque phase de synchronisation, pour autoriser les premiers moyens de traitement à continuer de délivrer le flux d'informations au deuxième dispositif. Selon un mode de réalisation, le troisième dispositif comprend des troisièmes moyens de traitement configurés pour, lors de la transmission sur ledit lien, détecter la présence éventuelle d'une erreur de transmission. Selon un mode de réalisation, les troisièmes moyens de traitement sont en outre configurés pour, en présence d'une telle erreur, opérer un traitement d'attente sur le flux d'information jusqu'à l'expiration de la prochaine phase de synchronisation entre les deuxième et troisième dispositifs. Selon un mode de réalisation, dans lequel le système comprend en outre un quatrième dispositif connecté au troisième dispositif, et les troisièmes moyens de traitement sont également configurés pour délivrer les informations reçues au quatrième dispositif en l'absence d'erreur de transmission et pour effectuer le traitement d'attente comportant une duplication par le troisième dispositif d'au moins une information reçue avant ladite détection d'erreur de transmission et une délivrance au quatrième dispositif desdites informations dupliquées. Selon une variante, les deuxièmes moyens de traitement possèdent un premier état dans lequel ils sont configurés pour déclencher périodiquement lesdites phases de synchronisation, la valeur de la période entre deux phases de synchronisation dépendant du débit du flux d'informations et d'un nombre d'erreurs de transmission acceptable. Selon une autre variante, les deuxièmes et troisièmes moyens de traitement possèdent un deuxième état dans lequel les troisièmes moyens de traitement sont en outre configurés pour, lors de la détection d'une erreur de transmission, transmettre sur ledit lien une indication d'erreur aux deuxièmes moyens de traitement, et dans lequel les deuxièmes moyens de traitement sont en outre configurés pour, en présence de ladite indication d'erreur, déclencher une phase de synchronisation, supprimer les informations reçues du premier dispositif entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, et ne pas retransmettre aux troisième dispositif les informations ayant été entachées de ladite erreur de transmission. Selon encore une autre variante, les deuxièmes et troisièmes moyens de traitement possèdent un troisième état dans lequel les troisièmes moyens de traitement sont en outre configurés pour, lors de la détection d'une erreur de transmission, transmettre sur ledit lien une indication d'erreur aux deuxièmes moyens de traitement, et dans lequel les deuxièmes moyens de traitement sont en outre configurés pour, en présence de ladite indication d'erreur, déclencher une phase de synchronisation, stocker dans un moyen de mémoire les informations reçues du premier dispositif entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, transmettre ces informations mémorisées au troisième dispositif après la phase de synchronisation et ne pas retransmettre aux troisième dispositif les informations ayant été entachées de ladite erreur de transmission. Selon un mode de réalisation, les deuxièmes et troisièmes moyens de traitement possèdent chacun des trois états, et les deuxième et troisième dispositifs comportent en outre des moyens de gestion respectifs configurés pour placer sélectivement les deuxièmes et troisièmes moyens de traitement dans l'un de leurs trois états. Selon un autre aspect, il est proposé un dispositif, configuré pour être connecté sur un lien série et comprenant des moyens d'entrée configurés pour recevoir un flux d'informations présentant une tolérance d'erreurs de transmission en vue de sa transmission sur ledit lien, et des moyens de traitement configurés pour générer, au cours de ladite transmission sur ledit lien, des phases de synchronisation sur ledit lien, les moyens d'entrée étant en outre configurés pour continuer de recevoir ledit flux d'information lors de chaque phase de synchronisation. Un tel dispositif peut par exemple comprendre un contrôleur d'interface MIPI faible latence associé à un module d'interface faible latence (connu par l'homme du métier sous l'acronyme M-PHY). Un tel dispositif peut être par exemple incorporé au sein d'un processeur d'application disposé par exemple au sein d'un téléphone mobile cellulaire. Selon un mode de réalisation, les moyens de traitement possèdent un premier état dans lequel ils sont configurés pour déclencher périodiquement lesdites phases de synchronisation, la valeur de la période entre deux phases de synchronisation dépendant du débit du flux d'informations et d'un nombre d'erreurs de transmission acceptable. Selon un autre mode de réalisation possible, les moyens de traitement possèdent un deuxième état dans lequel ils sont configurés pour, en présence d'une indication d'erreur de transmission reçue dudit lien, déclencher une phase de synchronisation, supprimer les informations reçues par les moyens d'entrée entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, et ne pas retransmettre sur ledit lien les informations ayant été entachées de ladite erreur de transmission. Selon encore un autre mode de réalisation possible, les moyens de traitement possèdent un deuxième état dans lequel ils sont configurés pour, en présence d'une indication d'erreur de transmission reçue dudit lien, déclencher une phase de synchronisation, stocker dans un moyen de mémoire les informations reçues par les moyens d'entrée entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, transmettre ces informations mémorisées au sur le lien après la phase de synchronisation et ne pas retransmettre sur ledit lien les informations ayant été entachées de ladite erreur de transmission. Selon un autre mode de réalisation possible, les moyens de traitement possèdent chacun des trois états, le dispositif comportant en outre des moyens de gestion configurés pour placer sélectivement les moyens de traitement dans l'un de leurs trois états. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs et des dessins annexés sur lesquels : la figure 1 illustre schématiquement un mode de réalisation d'un système selon l'invention, et, les figures 2 et 3 illustrent schématiquement différents modes de mise en oeuvre d'un procédé selon l' invention. L'invention va maintenant être décrite dans le cadre plus particulier des interfaces de transfert de données de faible latence telles que les interfaces MIPI LLI, bien que l'invention ne soit pas limitée à de telles applications. L'interface à faible latence LLI est une interconnexion point par point entre deux composants. Chaque point ou noeud peut implémenter un protocole de transfert de données tel que le protocole MIPI LLI comportant des couches multiples qui peuvent être basées sur la pile de protocole OSI (Open System Interconnexion). Une telle pile de protocole comprend généralement au moins une couche physique (PHY) et une couche de lien de données (data link : DL) au-dessus de la couche physique. Les protocoles tels que les protocoles MIPI LLI et MIPI UNIPRO ont une couche intermédiaire d'adaptation de la couche physique (Physical Adapter : PA Layer). Ceci permet notamment de supporter de multiples couches physiques telles que les couches MIPI M-PHY ou MIPI D-PHY, et d'utiliser une couche d'adaptation physique correspondante. Le protocole MIPI LLI utilise comme couche physique une couche MIPI M-PHY. La pile de protocole comprend en outre une couche de transaction (Transaction Layer) au-dessus de la couche de lien de données (Data Link Layer). La couche d'adaptation physique (Physical Adapter Layer), la couche de lien de données (Data Link Layer) et la couche de transaction (Transaction Layer) forment les couches supérieures de protocole de la pile de protocole. Les couches supérieures de protocole peuvent être réalisées par machines d'états et incorporées au sein d'un micro contrôleur, dénommé contrôleur LLI. La couche physique, par exemple MIPI M-PHY, est réalisée par exemple au sein d'un module analogique. Les deux couches physiques de deux composants distincts sont reliés par un lien série comportant une ou plusieurs voies de transmission et une ou plusieurs voies de réception. Ce lien série supporte le protocole d'interface série point à point telle que l'interface MIPI faible latence. Sur la figure 1, le système SYS comporte un premier composant 1 et un deuxième composant 2 reliés par un lien série 3 et incorporés par exemple au sein d'un téléphone mobile cellulaire 4. Le premier composant 1 est par exemple un processeur applicatif comportant un premier dispositif 10 incluant par exemple un contrôleur d'accès direct en mémoire, un deuxième dispositif 11 comportant ici un contrôleur LUI 110 et son module ou couche physique associé 111. Le processeur 1 comporte également de façon classique une unité centrale 12, l'ensemble de ces éléments étant interconnectés par un module d'interconnexion 13. Le premier dispositif 10 est destiné à recevoir sur ses moyens d'entrée 102 un flux d'informations présentant une tolérance d'erreurs de transmission. Dans l'application qui est décrite ici, ce flux d'informations est un flux vidéo comportant des mots numériques associés à des pixels d'images successives. Plus précisément, si le format RGB (Red Green Blue : rouge, vert, bleu) est par exemple utilisé, à chaque pixel sont associés trois mots numériques de huit bits chacun. Le premier dispositif 10 comprend des moyens de traitement 100, par exemple réalisés de façon logicielle au sein du contrôleur d'accès direct en mémoire ou bien à l'aide de circuits logiques spécifiques, configurés pour délivrer ce flux d'informations au deuxième dispositif 11 en vue de sa transmission au deuxième composant 2 via le lien série 3. Le premier dispositif comprend également des moyens de contrôle 101, par exemple logiciels, configurés pour autoriser ou interdire la délivrance du flux d' informations au deuxième dispositif 11. Le deuxième dispositif 11 comporte des deuxièmes moyens de traitement répartis au sein du contrôleur 110 et du module d'interface 111 et réalisés par exemple sous forme de machines d'état et/ou de modules logiciels et/ou de circuits logiques. Par ailleurs, comme on le verra plus en détails ci-après, des moyens de gestion (112), par exemple logiciels, vont pouvoir placer le contrôleur 110 dans un état particulier. Enfin, des moyens de mémoire MM1 sont connectés au deuxième dispositif 11. Le deuxième composant 2 est par exemple une plate-forme d'interfaces d'affichage (« Display Hub ») comprenant un troisième dispositif 20 comportant également un contrôleur LU I 200 associé à son module ou couche physique 201. Là encore, des moyens de gestion 202, par exemple logiciels, vont pouvoir placer le contrôleur 200 dans un état particulier Des moyens de mémoire MM2 sont connectés au troisième dispositif 20. Le deuxième dispositif 20 est également connecté ici plusieurs interfaces d'affichage 24, 25, 26 par l'intermédiaire d'un module d'interconnexion 23. A titre d'exemple non limitatif, l'interface d'affichage 24 peut être une interface HDMI tandis que l'interface 25 peut être un port d'affichage et l'interface 26 peut être un pilote d'écran LCD. Chacune de ces interfaces d'affichage forme un quatrième dispositif. Le lien série 3 qui supporte le protocole d'interface série à point MIPI faible latence comporte au moins une voie de transmission 30 entre la couche physique 111 et la couche physique 201 et au moins une voie de transmission 31 entre la couche physique 201 et la couche physique 111. On se réfère maintenant plus particulièrement à la figure 2 pour décrire un premier mode de mise en oeuvre d'un procédé selon l' invention. Le flux d'informations, composé des triplés de mots de 8bits est délivré (étape S200) par les premiers moyens de traitement 100 du premier dispositif 10 au deuxième dispositif 11 en vue de sa transmission au troisième dispositif 20 via la ou les lignes de transmission 30 du lien 3. A cet égard, de façon classique et connue en soi, chaque mot de 8bits est codé en un symbole de 10bits par les deuxièmes moyens de traitement du deuxième dispositif 11 avant transmission sur la ou les lignes de transmission 30. Ainsi, à chaque pixel sont associés trois symboles de 10bits. Ce codage 8bits/l0bits est classique et connu en soi. L'homme du métier pourra par exemple se référer à l'article de WIDNER et FRANASZEK intitulé « A DC-Balanced, Partioned-Block, 8B/10B transmission Code », IBM Journal of Research and Development Volume 27, Numéro 5, septembre 1983. Ainsi, à chaque mot de 8bits correspond une combinaison de 10bits, toutes ces combinaisons étant mémorisées dans une table des moyens de mémoire MM1 du deuxième dispositif 11, ainsi que dans une table du troisième dispositif 20. Les troisièmes moyens de traitement du troisième dispositif, également répartis entre le contrôleur 200 et la couche physique associée 201, décodent les symboles de 10bits à l'aide de la table de décodage et transmettent alors les mots de 8bits associés aux différents pixels par exemple à l'interface HDMI 24 (étape S209). Dans ce mode de mise en oeuvre, les deuxièmes moyens de traitement 200 et 201 du deuxième dispositif 20 n'effectuent pas de détection d'erreurs éventuelles de transmission. Cela étant, il est tout à fait possible que certains des symboles transmis soient entachés d'une erreur de transmission, c'est-à-dire qu'ils arrivent corrompus au niveau du troisième dispositif. Mais, puisque le flux d'informations, en l'espèce le flux vidéo, présente une tolérance aux erreurs de transmission, c'est-à-dire que l'on peut se permettre de perdre quelques pixels pour autant que cette détérioration ne soit pas par exemple visible à l'oeil nu, il est prévu d'effectuer périodiquement des resynchronisations entre les deuxièmes et troisièmes dispositifs. La valeur de la période T entre deux phases de synchronisation dépend du débit du flux d'informations et d'un nombre d'erreurs de transmission acceptable, c'est-à-dire en l'espèce d'un nombre maximum de pixels perdus acceptable. En effet, l'homme du métier sait, en fonction notamment du débit de la ligne de transmission et du taux d'erreurs de cette ligne, calculer statistiquement le nombre maximum de pixels qui peut être perdu. Ainsi, pour une ligne de transmission avec un débit de 5,8Gbits par seconde une période de 0,1 microseconde entre deux phases de synchronisation, conduit à un nombre maximum de pixels perdus égal à 19. Les phases périodiques de synchronisation sont déclenchées par les deuxièmes moyens de traitement du deuxième dispositif et comportent la transmission de symboles spécifiques de synchronisation SYNC (étapes S202, S204 et S205). Ces symboles de synchronisation ont un contenu spécifique permettant notamment une synchronisation des bits sur le signal d'horloge. A titre d'exemple, de tels symboles de synchronisation, également de 10bits, comportent une forte densité de transition, par exemple au moins sept transitions, pour permettre une synchronisation rapide. Lors des phases de synchronisation S206, S207 et S208 qui résultent de la transmission de ces symboles de synchronisation SYNC, les moyens de contrôle 101 autorisant les premiers moyens de traitement 100 du premier dispositif à continuer de délivrer le flux d'informations, au risque de perdre également quelques pixels. Cela étant, ce nombre est assez faible compte tenu du nombre relativement faible de symboles de synchronisation, typiquement inférieur à 5. Et, entre deux phases de synchronisation, il y a de nouveau une transmission du flux d'informations (étape S203) suivie d'un décodage des symboles et d'une transmission des informations à l'interface HDMI 24. Alors que dans le mode de mise en oeuvre qui vient d'être décrit, les troisièmes moyens de traitement du troisième dispositif n'effectuent pas de détection d'erreurs éventuelles de transmission, il serait tout à fait envisageable qu'ils le fassent, par exemple pour déterminer la qualité de transmission. Cela étant, même dans ce cas, il n'y aurait aucune transmission d'indication d'erreurs de la part du troisième dispositif vers le deuxième dispositif et ce dernier déclencherait toujours périodiquement les phases de synchronisation. Par contre, dans les modes de mise en oeuvre illustrés sur la figure 3, il est prévu une action spécifique du troisième dispositif 20 lors de la détection d'une erreur de transmission. Plus précisément, comme illustré sur la figure 3, là encore, les premiers moyens de traitement 100 du premier dispositif délivrent (étape S300) le flux d'informations au deuxième dispositif 11 qui, après codage 8bits/l0bits, transmet les différents symboles associés aux différents pixels de l'image au troisième dispositif 20 (étape S301). Les troisièmes moyens de traitement de ce troisième dispositif 20 effectuent alors une détection d'erreur éventuelle de transmission (étape S302). En pratique, cette détection d'erreurs comprend une comparaison de chaque symbole reçu avec le contenu mémorisé de la table. Et, si le symbole reçu ne correspond à aucun symbole mémorisé dans cette table, on considère alors qu'il y a une erreur de transmission. Si le résultat de la détection d'erreurs de transmission (étape S303) est négatif, alors, comme dans le mode de réalisation précédent, les symboles reçus sont décodés et transmis (étape S309) à l'interface HDMI 24 par exemple. Si par contre le résultat de l'étape S303 est positif, c'est-à-dire une erreur de transmission est détectée, alors il y a d'une part transmission par les troisièmes moyens de traitement du troisième dispositif 20 d'une indication d'erreurs NACK (étape S305) et d'autre part, mise en place d'un traitement d'attente (étape S304) sur le flux d'informations jusqu'à l'expiration de la prochaine phase de synchronisation entre les deuxième et troisième dispositifs. Un tel traitement d'attente peut comporter une duplication par le troisième dispositif des mots numériques de 8bits associée à un ou plusieurs pixels et reçus avant ladite détection d'erreurs et une délivrance à l'interface HDMI 24 de ces mots numériques dupliqués. Il s'agit là d'un traitement de « bourrage » (« staffing » en langue anglaise). En variante, le traitement d' attente pourrait également consister en une transmission de mots numériques associés à des pixels spécifiques, par exemple des pixels blancs. Par ailleurs, lorsque les deuxièmes moyens de traitement du deuxième dispositif reçoivent l'indication d'erreur NACK (étape S306), ils déclenchent une phase de synchronisation par transmission (étape S307) des mots spécifiques de synchronisation SYNC. La synchronisation S308 se produit alors. Lorsque cette synchronisation est terminée (étape S310) les deuxièmes moyens de traitement du deuxième dispositif poursuivent la transmission du flux d'informations (S311) d'une façon analogue à ce qui a été décrit précédemment. Dans une première variante, les informations reçues entre l'instant de réception de l'indication d'erreur NACK et la fin de la phase de synchronisation sont purement et simplement supprimées (étape S312). Par ailleurs, outre cette délivrance continuelle du flux d'informations entre le premier dispositif 10 et le deuxième dispositif 11, les informations qui avaient été entachées d'erreurs de transmission ne sont pas retransmises au troisième dispositif à l'issue de la phase de synchronisation. En d'autres termes, il n'y a pas ici de mécanisme connu par l'homme du métier sous le vocable anglosaxon de « Retry ». Dans un tel mode de mise en oeuvre, il y a également un nombre maximum de pixels perdus qui dépend notamment du débit de la ligne de transmission et de la durée s'écoulant entre la transmission de l'indication d'erreur NACK et la fin de la phase de synchronisation. Ainsi, pour un système ayant une ligne de transmission avec un débit de 2,9Gbits par seconde et une durée de 200 nanosecondes entre l'instant d'envoi de l'indication d'erreur NACK et la fin de la synchronisation, on peut avoir au maximum 29 pixels perdus. Selon une autre variante, il est possible, au lieu de supprimer les informations reçues entre l'instant de réception NACK (étape S306) et la fin de la synchronisation (S310) de les mémoriser (étape S313) dans une mémoire, par exemple une mémoire du type FIFO des moyens de mémoire MM1. Et, ces informations mémorisées sont alors transmises (étape S314) après la phase de synchronisation. Dans une telle variante, en supposant une taille de mémoire FIFO de 10 pixels, une seule ligne de transmission avec un débit de 2,9Gbits par seconde et une durée de 200ns entre l'instant de transmission de l'indication d'erreurs NACK et la fin de la synchronisation, on peut perdre au maximum 19 pixels. Et, là encore, dans cette variante, les informations transmises ayant été entachées des erreurs de transmission ne sont pas retransmises, c'est-à-dire qu'il n'y a toujours pas de mécanisme de « retry ». Bien entendu, les deuxièmes et troisièmes moyens de traitement peuvent être réalisés de façon à implémenter les trois modes de mise en oeuvre qui viennent d'être décrits (phases de synchronisation périodiques, détections d'erreurs synchronisation et suppression des informations, détections d'erreurs synchronisation mémorisation des informations et transmission des informations mémorisées) et qui correspondent respectivement à trois états de ces moyens de traitement. Les moyens de gestion 112 et 202 permettent de sélectionner l'un de ces états, en fonction notamment de la qualité d'image désirée. Ce choix peut être fait par exemple par l'opérateur du téléphone mobile cellulaire incorporant ces différents moyens, ou encore par l'utilisateur. REVENDICATIONS1. Procédé de gestion de la communication au sein d'un système, le système comprenant un premier dispositif (10), un deuxième dispositif (11), un troisième dispositif (20) et un lien série (3) entre le deuxième dispositif (11) et le troisième dispositif (20), le premier dispositif (10) étant configuré pour délivrer au deuxième dispositif un flux d'informations présentant une tolérance d'erreurs de transmission en vue de sa transmission par le deuxième dispositif (11) au troisième dispositif (20) sur ledit lien (3), le procédé comprenant au cours de ladite transmission sur ledit lien, des phases de synchronisation (S206, S207, S208) entre les deuxième et troisième dispositifs, et lors de chaque phase de synchronisation, le premier dispositif (10) continue de délivrer (S200) le flux d'informations au deuxième dispositif (11). 2. Procédé selon la revendication 1, comprenant en outre lors de la transmission sur ledit lien, une détection (S302) par le troisième dispositif (20) de la présence éventuelle d'une erreur de transmission. 3. Procédé selon la revendication 2, dans lequel en présence d'une erreur de transmission, le troisième dispositif opère un traitement d'attente (S304) sur le flux d'information reçu, jusqu'à l'expiration (S310) de la prochaine phase de synchronisation entre les deuxième et troisième (20) dispositifs. 4. Procédé selon la revendication 3, dans lequel le système comprenant un quatrième dispositif (24) connecté au troisième dispositif (20), le troisième dispositif (20) délivre (S309) au quatrième dispositif (24) les informations reçues du deuxième dispositif en absence d'erreur de transmission, et le traitement d'attente (S304) comprend une duplication par le troisième dispositif d'au moins une information reçue avant ladite détection d'erreur de transmission et une délivrance au quatrième dispositif desdites informations dupliquées. 5. Procédé selon l'une des revendications précédentes, dans lequel lesdites phases de synchronisation sont périodiques etdéclenchées à l'initiative du deuxième dispositif, la valeur de la période T entre deux phases de synchronisation dépendant du débit d'informations et d'un nombre d'erreurs de transmission acceptable. 6. Procédé selon la revendication 2, 3 ou 4, comprenant en outre lors de la détection par le troisième dispositif d'une erreur de transmission, une transmission par le troisième dispositif (20) sur ledit lien d'une indication d'erreur (NACK) au deuxième dispositif, un déclenchement (S307) par le deuxième dispositif d'une phase de synchronisation et une suppression (S312) par le deuxième dispositif des informations reçues du premier dispositif entre la réception (S306) de ladite indication d'erreur et la fin (S310) de la phase de synchronisation, les informations ayant été entachées de ladite erreur de transmission n'étant pas retransmises au troisième dispositif par le deuxième dispositif. 7. Procédé selon la revendication 2, 3 ou 4, comprenant en outre lors de la détection par le troisième dispositif d'une erreur de transmission, une transmission par le troisième dispositif (30) sur ledit lien d'une indication d'erreur (NACK) au deuxième dispositif, un déclenchement (S307) par le deuxième dispositif d'une phase de synchronisation, une mémorisation (S313) par le deuxième dispositif des informations reçues du premier dispositif entre la réception (S306) de ladite indication d'erreur et la fin (S310) de la phase de synchronisation, et une transmission de ces informations mémorisées au troisième dispositif après la phase de synchronisation, les informations ayant été entachées de ladite erreur de transmission n'étant pas retransmises au troisième dispositif par le deuxième dispositif. 8. Procédé selon l'une des revendications précédentes, dans lequel le lien série (3) est un protocole d'interface série point à point. 9. Procédé selon la revendication 8, dans lequel le lien série (3) est une interface MIPI faible latence. 10. Procédé selon l'une des revendications précédentes, dans lequel le flux d'informations est un flux vidéo. 11. Système, comprenant un premier dispositif (10), un deuxième dispositif (11), un troisième dispositif (20) et un lien série (3) entre le deuxième dispositif et le troisième dispositif, le premier dispositif (10) comportant des premiers moyens de traitement (10) configurés pour délivrer au deuxième dispositif (11) un flux d'informations présentant une tolérance d'erreurs de transmission en vue de sa transmission par le deuxième dispositif au troisième dispositif sur ledit lien, le deuxième dispositif comportant des deuxièmes moyens de traitement (110, 111) configurés pour générer, au cours de ladite transmission sur ledit lien, des phases de synchronisation entre les deuxième et troisième dispositifs, et le premier dispositif comprend des moyens de contrôle (101) configurés pour, lors de chaque phase de synchronisation, pour autoriser les premiers moyens de traitement à continuer de délivrer le flux d'informations au deuxième dispositif. 12. Système selon la revendication 11, dans lequel le troisième dispositif (20) comprend des troisièmes moyens de traitement (200, 201) configurés pour, lors de la transmission sur ledit lien, détecter la présence éventuelle d'une erreur de transmission. 13. Système selon la revendication 12, dans lequel les troisièmes moyens de traitement (200, 201) sont en outre configurés pour, en présence d'une telle erreur, opérer un traitement d'attente sur le flux d'information jusqu'à l'expiration de la prochaine phase de synchronisation entre les deuxième et troisième dispositifs. 14. Système selon la revendication 13, comprenant en outre un quatrième dispositif (24) connecté au troisième dispositif (20), les troisièmes moyens de traitement (200, 201) étant également configurés pour délivrer les informations reçues au quatrième dispositif (24) en l'absence d'erreur de transmission et pour effectuer le traitement d'attente comportant une duplication par le troisième dispositif d'au moins une information reçue avant ladite détection d'erreur de transmission et une délivrance au quatrième dispositif desdites informations dupliquées. 15. Système selon l'une des revendications 11 à 14, dans lequel les deuxièmes moyens de traitement (110, 111) possèdent un premier état dans lequel ils sont configurés pour déclencher périodiquement lesdites phases de synchronisation, la valeur de la période T entre deux phases de synchronisation dépendant du débit du flux d'informations et d'un nombre d'erreurs de transmission acceptable. 16. Système selon la revendication 12, 13 ou 14, dans lequel les deuxièmes (110, 111) et troisièmes moyens de traitement (200, 201) possèdent un deuxième état dans lequel les troisièmes moyens de traitement (200, 201) sont en outre configurés pour, lors de la détection d'une erreur de transmission, transmettre sur ledit lien une indication d'erreur (NACK) aux deuxièmes moyens de traitement, et dans lequel les deuxièmes moyens de traitement (110, 111) sont en outre configurés pour, en présence de ladite indication d'erreur, déclencher une phase de synchronisation, supprimer les informations reçues du premier dispositif entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, et ne pas retransmettre aux troisième dispositif les informations ayant été entachées de ladite erreur de transmission. 17. Système selon la revendication 12, 13 ou 14, dans lequel les deuxièmes et troisièmes moyens de traitement possèdent un troisième état dans lequel les troisièmes moyens de traitement (200, 201) sont en outre configurés pour, lors de la détection d'une erreur de transmission, transmettre sur ledit lien une indication d'erreur (NACK) aux deuxièmes moyens de traitement, et dans lequel les deuxièmes moyens de traitement (110, 111) sont en outre configurés pour, en présence de ladite indication d'erreur, déclencher une phase de synchronisation, stocker dans un moyen de mémoire (MM) les informations reçues du premier dispositif entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, transmettre ces informations mémorisées au troisième dispositif après la phase de synchronisation et ne pas retransmettre aux troisième dispositif les informations ayant été entachées de ladite erreur de transmission. 18. Système selon les revendications 15, 16 et 17, dans lequel les deuxièmes et troisièmes moyens de traitement possèdent chacun des trois états, et les deuxième et troisième dispositifs comportent en outre des moyens de gestion respectifs (112, 202) configurés pour placer sélectivement les deuxièmes et troisièmes moyens de traitement dans l'un de leur trois états. 19. Système selon l'une des revendications 11 à 18, dans lequel le lien série (3) est un protocole d'interface série point à point. 20. Système selon la revendication 19, dans lequel le lien série (3) est une interface MIPI faible latence. 21. Système selon l'une des revendications 11 à 20, dans lequel le flux d'informations est un flux vidéo. 22. Dispositif, configuré pour être connecté sur un lien série et comprenant des moyens d'entrée (102) configurés pour recevoir un flux d'informations présentant une tolérance d'erreurs de transmission en vue de sa transmission sur ledit lien, et des moyens de traitement (110, 111) configurés pour générer, au cours de ladite transmission sur ledit lien, des phases de synchronisation sur ledit lien, les moyens d'entrée étant en outre configurés pour continuer de recevoir ledit flux d'information lors de chaque phase de synchronisation. 23. Dispositif selon la revendication 22, dans lequel les moyens de traitement (110, 111) possèdent un premier état dans lequel ils sont configurés pour déclencher périodiquement lesdites phases de synchronisation, la valeur de la période entre deux phases de synchronisation dépendant du débit du flux d'informations et d'un nombre d'erreurs de transmission acceptable. 24. Dispositif selon la revendication 22, dans lequel les moyens de traitement (110, 111) possèdent un deuxième état dans lequel ils sont configurés pour, en présence d'une indication d'erreur de transmission reçue dudit lien, déclencher une phase de synchronisation, supprimer les informations reçues par les moyens d'entrée entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, et ne pas retransmettre sur ledit lien les informations ayant été entachées de ladite erreur de transmission. 25. Dispositif selon la revendication 22, dans lequel les moyens de traitement (110, 111) possèdent un deuxième état dans lequel ils sont configurés pour, en présence d'une indication d'erreur de transmission reçue dudit lien, déclencher une phase de synchronisation, stocker dans un moyen de mémoire les informations reçues par les moyens d'entrée entre la réception de ladite indication d'erreur et la fin de la phase de synchronisation, transmettre ces informations mémorisées au sur le lien après la phase de synchronisation et ne pas retransmettre sur ledit lien les informations ayant été entachées de ladite erreur de transmission. 26. Dispositif selon les revendications 23, 24 et 25, dans lequel les moyens de traitement (110, 111) possèdent chacun des trois états, le dispositif comportant en outre des moyens de gestion (112) configurés pour placer sélectivement les moyens de traitement dans l'un de leurs trois états. 27. Dispositif selon l'une des revendications 22 à 26, comprenant un contrôleur d'interface MIPI faible latence (110) et une couche physique associée (111).