FR 3017000 A1 20150731 FR 1450746 A 20140130 TRANSISTOR ORGANIQUE A FILM MINCE A STRUCTURE PLANAIRE. La présente invention concerne le domaine des transistors organiques et notamment les transistors à film mince, communément 5 dénommés OTFT (Organic Thin Film Transistor dans la terminologie anglo-saxonne). La figure 1 illustre un transistor organique 1 selon l'état de la technique, vu en coupe. Il comporte un substrat 10, sur lequel sont formés deux éléments conducteurs, le drain 11 et la source 12. 10 Une couche semi-conductrice 13 est déposée sur le drain et la source. Sur cette couche 13, est formée une couche 14 de diélectrique, sur laquelle est formé un troisième élément conducteur 15 qui forme la grille du transistor 1. L'utilisation de matériaux organiques pour réaliser un tel 15 transistor présente de nombreux avantages. En particulier, il est difficile de déposer des diélectriques non-organiques sur une couche semi-conductrice organique, du fait des traitements de surface qui sont communément employés pour les matériaux non-organiques. 20 Par ailleurs, les matériaux diélectriques organiques peuvent être déposés aisément par des techniques de dépôt de solution et des techniques d'impression. Ils sont également transparents, ce qui permet leur utilisation dans des applications optoélectroniques. 25 Le principe de fonctionnement de ce transistor organique est le suivant : quand un potentiel électrique est appliqué sur la grille, les porteurs de charge présents dans la couche semi-conductrice 13 se positionnent à l'interface entre la couche semi-conductrice 13 et la couche de diélectrique 14, en restant dans la couche 13. 30 Ainsi, un canal de porteurs est créé, dans la couche semi- conductrice 13, entre le drain 11 et la source 12. Sur la figure 1, sont identifiées l'épaisseur E de la couche 14 de diélectrique, la distance D entre le drain 11 et la source 12, ainsi que la largeur L de la couche 14 de diélectrique et de la couche 13 semi-conductrice. Cette largeur L est mesurée dans un plan perpendiculaire à celui de la figure 1. La largeur de la couche de diélectrique peut être différente de la largeur de la couche semi-conductrice. Par ailleurs, de manière classique, deux conducteurs ayant des surfaces en regard et séparés par une couche de diélectrique, forment une capacité. Il est avantageux d'augmenter la capacité électrique afin de diminuer la tension d'alimentation du transistor, pour un courant constant. On peut ainsi faire référence au document EP-2 149 924 qui décrit un transistor organique comportant, dans la couche de diélectrique, un volume formé d'un matériau dont la permittivité électrique est supérieure à celle du reste de la couche de diélectrique, ce volume présentant une section globalement décroissante depuis la grille vers le canal de porteurs. Cette solution permet d'augmenter la capacité équivalente de la portion de la couche de diélectrique située au-dessus du canal de porteurs et de réduire la permittivité électrique au niveau des surfaces de recouvrement. Elle permet donc de réduire la tension d'alimentation nécessaire au fonctionnement du transistor. Cette solution est cependant d'une mise en oeuvre relativement complexe puisqu'elle nécessite une étape de gravure dans la couche de diélectrique pour obtenir une cavité, puis une étape de remplissage de cette cavité. Des essais ont également été réalisés pour diminuer l'épaisseur E de la couche 14 de diélectrique. En effet, la capacité du transistor est inversement proportionnelle à l'épaisseur de la couche de diélectrique. Une diminution de l'épaisseur conduit donc à une réduction de la tension d'alimentation, pour un courant constant. Cependant, si la couche de diélectrique présente une épaisseur trop faible, cette couche peut être percée lors de la formation de la grille. Dans ce cas, des courants de fuite apparaissent, l'effet de champ est absent et le transistor ne fonctionne pas. L'invention a pour objet de pallier ces inconvénients en proposant un transistor organique dont la conception est radicalement différente, puisqu'il présente une structure en deux dimensions et non plus en trois dimensions, comme dans les transistors classiques. Cette conception permet d'augmenter la capacité électrique du transistor en maîtrisant l'épaisseur de la couche de diélectrique, de façon à diminuer sa tension d'alimentation. io Par ailleurs, la largeur du transistor peut être ajustée pour régler le courant en fonction de la tension d'alimentation. Ainsi, l'invention concerne un transistor organique comprenant : un substrat plan, 15 un élément conducteur formant drain, un élément conducteur formant source, espacé dudit drain, un élément conducteur formant grille, présentant une surface en regard de l'espace entre le drain et la source, une couche semi-conductrice au contact du drain et de la source, de façon 20 à générer un canal de porteurs de charge entre le drain et la source et une couche d'un matériau diélectrique, agencée entre la grille et la couche semi-conductrice, caractérisé en ce que lesdits éléments conducteurs et lesdites couches sont directement en contact avec le substrat et s'étendent dans le plan du substrat. 25 Dans une variante de réalisation du transistor organique selon l'invention, le substrat comporte un évidement, dans lequel lesdits éléments conducteurs et lesdites couches sont disposés. Dans une deuxième variante de réalisation du transistor organique selon l'invention, le substrat est réalisé en un matériau diélectrique 30 et comporte deux évidements espacés d'une épaisseur E, le substrat constituant la couche de matériau diélectrique entre lesdits deux évidements, l'élément conducteur formant drain, l'élément conducteur formant source ainsi que la couche semi-conductrice étant disposés dans un premier évidement, tandis que l'élément conducteur formant grille est disposé dans un deuxième évidement. Dans ce cas, la constante diélectrique du matériau constituant le substrat est de préférence supérieure ou égale à 3. La hauteur L des différents éléments conducteurs et des couches peut être supérieure ou égale à la profondeur de l'évidement. L'invention concerne également un procédé d'obtention d'un transistor organique comportant : un substrat plan, Io un élément conducteur formant drain, un élément conducteur formant source, espacé dudit drain, un élément conducteur formant grille, présentant une surface en regard de l'espace entre le drain et la source, une couche semi-conductrice au contact du drain et de la source et 15 une couche d'un matériau diélectrique, agencée entre la grille et la couche semi-conductrice, ledit procédé consistant à former lesdits éléments et lesdites couches perpendiculairement au plan du substrat, de telle sorte qu'ils sont directement en contact avec le substrat. 20 De préférence, la couche semi-conductrice est formée par une étape de dépôt d'une solution, suivie d'une étape de recuit. Dans une première variante de mise en oeuvre du procédé selon l'invention, celui-ci les étapes suivantes : une étape de gravure pour réaliser un évidement dans ledit substrat, 25 une étape de formation, dans ledit évidement, des éléments conducteurs, une étape de formation, dans ledit évidement, d'une couche semiconductrice, au contact du drain et de la source et une étape de formation d'une couche d'un matériau diélectrique, dans ledit évidement, entre la grille et la couche semi-conductrice. 30 De préférence, la couche de matériau diélectrique est formée par une étape de dépôt d'une solution, suivie d'une étape de recuit. Dans une deuxième variante de mise en oeuvre du procédé selon l'invention, celui-ci comporte les étapes suivantes : une étape de gravure permettant de réaliser deux évidements, espacés par une épaisseur E du substrat, une étape de formation de l'élément conducteur formant drain et de l'élément conducteur formant source dans un premier évidement et de s l'élément conducteur formant grille dans un deuxième évidement et une étape de formation d'une couche semi-conductrice, dans le premier évidement et au contact du drain et de la source. L'invention sera mieux comprise et d'autres buts, avantages et caractéristiques de celle-ci apparaîtront plus clairement à la lecture de la io description qui suit et qui est faite au regard des dessins annexés, sur lesquels : la figure 2 est une vue de dessus d'un exemple de réalisation du transistor selon l'invention, la figure 3 est une vue en coupe selon la ligne III-III de la figure 2, 15 les figures 4A à 4C sont des vues en coupe similaires à la figure 3, illustrant différentes étapes d'un procédé de réalisation du transistor illustré aux figures 2 et 3, les figures 5A à 5C sont des vues en plan, correspondant aux figures 4A à 4C et 20 les figures 6A à 6C sont des vues en coupe illustrant une variante de mise en oeuvre du procédé permettant d'obtenir un autre exemple d'un transistor selon l'invention. Les éléments communs aux différentes figures seront identifiés par les mêmes références. 25 Les figures 2 et 3 illustrent un transistor 2 qui comporte un substrat 20 avec un évidement 30. Dans l'exemple illustré sur ces figures, cet évidement 30 présente une forme sensiblement rectangulaire. Cet évidement présente par exemple une profondeur P comprise entre 5 pm et 150 pm, une longueur x 30 comprise entre 10 pm et 500 pm et une largeur y comprise entre 2 pm et 100 pm. D'autres formes sont possibles, par exemple une forme circulaire ou trapézoïdale. C'est dans cet évidement que sont formés les différents éléments constitutifs du transistor, de telle sorte que ce transistor 2 est plan. Il s'agit donc d'un transistor dont la structure est en deux dimensions, alors que les transistors classiques présentent une structure tridimensionnelle. C'est notamment le cas pour le transistor illustré à la figure 1. En effet, la structure du transistor illustré à la figure 2 est planaire car la grille, le drain et la source sont dans le même plan. Ainsi, le transistor 2 comporte un élément conducteur 21 formant drain, un élément conducteur formant source 22, ces deux éléments étant en contact avec le fond 32 de l'évidement et la paroi verticale 31 de l'évidement 30. Ils sont espacés de la distance D. Le transistor 2 comporte également une couche semi- conductrice 23 en contact avec le drain 21 et la source 22 et le fond de l'évidement, cette couche 23 s'étendant donc parallèlement au drain et à la source. Cette couche 23 présente une épaisseur e. Le transistor comporte également une couche de diélectrique 24 en contact avec la couche semi-conductrice 23, ainsi qu'une grille 25 qui est à la fois en contact avec la couche diélectrique 24 et la paroi 33 de l'évidement 30 qui est en vis-à-vis de la paroi 31. La couche de diélectrique 24 et la grille sont également en 20 contact avec le fond 32 de l'évidement. La couche 24 de diélectrique comporte une épaisseur E. Elle présente, comme la couche semi-conductrice 23, une hauteur L qui correspond à la largeur du transistor 2. Les figures 2 et 3 montrent que l'interface entre les 25 couches 23 et 24, comme les interfaces entre la couche 23 et le drain et la source et entre la couche 24 et la grille 25, sont toutes perpendiculaires au plan du substrat ou au fond 32 de l'évidement. A titre de comparaison, dans le transistor 1 illustré à la figure 1, les interfaces entre les différents composants du transistor sont parallèles au plan du substrat. 30 Un procédé permettant d'obtenir le transistor 2 illustré aux figures 2 et 3 va maintenant être décrit en référence aux figures 4A à 4C et 5A à 5C. La figure 4A illustre l'étape consistant à réaliser l'évidement 30 dans le substrat 20. Le substrat 20 va servir de support à l'ensemble des composants du transistor qui vont être en contact avec lui. Le substrat illustré à la figure 2 est, de préférence, réalisé en un polymère flexible. Ceci permet de réaliser le substrat à bas coût et d'obtenir un transistor susceptible de se conformer. En pratique, la nature flexible du substrat est liée à son épaisseur, quel que soit le matériau utilisé. Son épaisseur est typiquement comprise entre 25 et 200 pm. Ce polymère peut par exemple être un polymère fluoré ayant une constante diélectrique supérieure ou égale à 2 ou être choisi parmi un polyimide, notamment le Kapton®, un polyétherétherkétone (PEEK), un polyéthylène naphtalate (PEN) ou encore un polyéthylène téréphtalate (PET) qui ont une constante diélectrique de l'ordre de 3. De façon préférée, le substrat est réalisé en un matériau présentant une constante diélectrique sensiblement égale à 3. En effet, les matériaux généralement utilisés pour réaliser des substrats flexibles et à bas coûts (PEN, PET...) présentent une constante diélectrique de l'ordre de 3. On a aussi intérêt à ce que cette constante ne soit pas trop grande pour limiter la capacité parasite qui peut être créée par le substrat. Grâce à un masque 40, la surface supérieure 200 du substrat qui ne doit pas être gravée est protégée. Une gravure du substrat est ensuite réalisée. Il peut s'agir d'une gravure sèche, notamment une gravure ionique réactive (ou 25 encore RIE, Reactive Ion Etching dans la terminologie anglo-saxonne) ou d'une gravure par voie humide. Cette étape de gravure permet de réaliser l'évidement 30 qui présente une profondeur P. De façon préférée, cette profondeur P est comprise entre 5 30 et 150 pm. De façon générale, cette profondeur P est déterminée pour permettre le fonctionnement du transistor qui sera réalisé dans l'évidement 30. En pratique, le transistor selon l'invention pourrait être réalisé sans qu'un évidement ne soit formé dans le substrat. Dans ce cas, le drain, la source et la grille seraient réalisés directement sur le substrat. Cependant, la largeur L du transistor serait alors faible ainsi que le courant Id (drain) débité par le transistor, puisque que Id est proportionnel à L. En effet, les matériaux constitutifs du transistor sont déposés sous forme de solution, comme expliqué ultérieurement. De ce fait, en l'absence d'évidement, ces solutions ont tendance à se répandre sur la surface 200 du substrat. Il est donc difficile d'obtenir des épaisseurs importantes en l'absence d'évidement. Le choix de la valeur de la profondeur P permet donc de moduler le courant débité par le transistor. La figure 5A est une vue de dessus du substrat 20, une fois l'étape de gravure réalisée et l'évidement 30 formé. La figure 4B illustre une autre étape du procédé dans laquelle sont formés, dans l'évidement 30, la grille 25, le drain 21 et la source 22. Ces trois éléments conducteurs peuvent notamment être obtenus par un dépôt physique en phase vapeur d'un matériau métallique, au travers d'un masque 41. Celui-ci comporte des évidements 410 et 411 permettant de localiser le dépôt métallique. Ces éléments conducteurs peuvent notamment être réalisés en or, en platine, en aluminium ou en argent. Comme l'illustrent les figures 4B et 5B, le drain 21 et la source 22 sont en contact avec la paroi 31 de l'évidement 30, tandis que la grille 25 est en contact avec la paroi 33 de l'évidement, opposé à la paroi 31. Par ailleurs, les éléments conducteurs sont déposés perpendiculairement au plan du substrat ou encore au plan du fond 32 de l'évidement 30. La hauteur L de ces éléments est comprise entre 5 pm et 150 pm, tandis que leur épaisseur e' est comprise entre 20 et 100 nm. Les figures 4C et 5C illustrent une troisième étape du procédé selon l'invention, dans laquelle est formée une couche 23 semi-conductrice de type n ou p. Cette couche est également déposée perpendiculairement au plan du substrat ou encore du fond 32 de l'évidement. Elle présente sensiblement la même hauteur L que les éléments 21 et 25. Cette couche semi-conductrice est de préférence obtenue par le dépôt d'une solution, par différentes techniques de dépôt, par exemple, par sérigraphie, par jet d'encre ou encore par spray ultrasonique. Après son dépôt, cette solution est soumise à une étape de recuit. Il peut notamment s'agir d'un recuit à une température de 100°C, pendant quelques minutes. A titre d'exemple, une couche semi-conductrice de type n peut être obtenue à partir d'un matériau appartenant à la famille des pérylène diimide, tandis qu'une couche semi-conductrice de type p peut être obtenue à partir d'un matériau du type TIPS pentacène (C44H54Si2). Cette étape de recuit permet d'éliminer tous les solvants présents dans la solution de façon à ce que la couche 23 obtenue soit exclusivement constituée d'un matériau semi-conducteur. L'épaisseur e de la couche 23 ainsi obtenue est comprise 20 entre 50 et 200 nm. Cette étape de recuit sert également à cristalliser le semiconducteur pour obtenir une mobilité de porteurs plus élevée. On peut aussi utiliser un matériau amorphe. La couche 23 semi-conductrice peut également être obtenue 25 par d'autres techniques de dépôt comme le dépôt physique en phase vapeur (PVD ou Physical Vapor Deposition dans la terminologie anglaise). La quatrième étape du procédé selon l'invention consiste à former la couche 24 de matériau diélectrique, entre la couche 23 semiconductrice et la grille 25, de façon à finaliser le transistor 2. 30 Cette étape consiste tout d'abord à déposer une solution d'un matériau diélectrique, comportant un solvant et une matière organique, entre la grille 25 et la couche semi-conductrice 23, notamment par sérigraphie, par spray ultrasonique ou encore par jet d'encre. Après cette étape de dépôt, la solution subit une étape de recuit entre 90°C et 110°C pendant 5 min à 30 min. Cette étape de recuit permet d'éliminer les solvants et de former une couche de matériau diélectrique avec de faibles pertes diélectriques, voire sans perte diélectrique. Le matériau diélectrique peut notamment être du type polymère fluoré, comme du CYTOP® commercialisé par la société Asahi Glass Co, ou le matériau D139 commercialisé par la société Merck. De façon générale, les polymères fluorés ont une permittivité 10 dont la valeur est autour de 2 et sont utilisés de préférence dans cette application. On peut également envisager d'autres matériaux diélectriques comme le polystyrène (PS), le polyvinylphénol (PVP), le polyfluorure de vinylidène (PVDF), le polyméthylméthacrylate (PMMA), le 15 polydiméthylsiloxane (PDMS), le P(VDF-TrFe), le P(VDF-TrFe-CTFE) ou le P(VDF-TrFe-CFE). Ces matériaux présentent une permittivité électrique supérieure à 2. Cette dernière étape du procédé permet d'obtenir le 20 transistor 2 illustré aux figures 2 et 3. Cette couche 24 de diélectrique présente une épaisseur E comprise entre 200 nm et 1,5 pm. Elle présente sensiblement la même hauteur L que les éléments 21, 23 et 25. Ce procédé confirme que la couche semi-conductrice 23, 25 comme la couche 24 de diélectrique sont déposées perpendiculairement au plan du substrat et ne sont pas empilées successivement sur le substrat, parallèlement à son plan. Dans l'exemple de réalisation illustré sur les figures 3 et 4, un évidement 30 est réalisé dans le substrat et la largeur L du transistor est 30 supérieure à la profondeur P de l'évidement. Ainsi, les éléments constitutifs du transistor sont en saillie par rapport à la surface 200 du substrat. De façon générale, la valeur du dépassement par rapport à la surface 200 est inférieure à 15 pm. Cependant, l'invention n'est pas limitée à ce mode de réalisation. La largeur L pourrait être inférieure ou égale à la profondeur P ou le substrat pourrait ne comporter aucun évidement. Il est maintenant fait référence aux figures 6A à 6C qui s illustrent une variante de réalisation du procédé selon l'invention. Dans cette variante de réalisation, la couche de diélectrique n'est pas formée grâce à une étape de dépôt mais elle est constituée par une partie du substrat. La figure 6A illustre une première étape de ce procédé. 10 Le substrat 60 est de préférence réalisé en un matériau présentant une constante diélectrique au moins égale à 3. Il peut notamment s'agir d'un polyimide, notamment le Kapton®, de polyétherétherkétone (PEEK), de polyéthylène naphtalate (PEN) ou encore de polyéthylène téréphtalate (PET). 15 La première étape du procédé est une gravure, réalisée avec un masque 50 présentant deux ouvertures 500 et 501. La technique de gravure du substrat peut être une gravure sèche, notamment une gravure ionique réactive (RIE) ou une gravure par voie humide. 20 Cette étape de gravure permet d'obtenir deux évidements 61 et 62 dans le substrat, présentant une profondeur P. Cette profondeur est typiquement comprise en 5 et 150 pm. Ils sont espacés d'une épaisseur E. La figure 6B illustre une deuxième étape de ce procédé dans laquelle sont formés les éléments conducteurs, à savoir la grille 25 ainsi que 25 le drain 21 et la source 22. Comme expliqué au regard de la figure 4B, ces éléments conducteurs sont obtenus par dépôt d'un matériau métallique dans les évidements 60 et 61, au travers d'un masque 70 comportant des évidements 700 et 701. 30 Ce matériau peut notamment être déposé par une technique de dépôt physique en phase vapeur. Les matériaux utilisés sont typiquement de l'or, du platine ou de l'aluminium. La figure 6C illustre une dernière étape du procédé selon l'invention, dans laquelle est formée la couche 23 de semi-conducteur. Comme décrit en référence à la figure 4C, cette couche de semi-conducteur est obtenue par le dépôt localisé d'une solution d'un 5 matériau semi-conducteur organique de type n ou de type p, notamment par sérigraphie, jet d'encre ou spray ultrasonique. Ce matériau semi-conducteur subit ensuite une étape de recuit, typiquement à 100°C pendant quelques minutes. L'épaisseur e minimale de cette couche semi-conductrice 23 io est d'environ 100 nm. Cette troisième étape du procédé permet d'obtenir un transistor dont la couche diélectrique est formée par le substrat lui-même. La partie du substrat située entre la grille 65 et la couche semi-conductrice 65 et la couche semi-conductrice 23 est identifiée par la référence 64. Elle forme la 15 couche de diélectrique du transistor. On comprend donc que cette variante du procédé selon l'invention présente l'avantage de supprimer la dernière étape du procédé précédemment décrit et qui consiste à déposer, dans un évidement du substrat, un matériau diélectrique pour former la couche 24. 20 Par ailleurs, comme pour le transistor illustré aux figures 2 et 3, l'épaisseur E de la couche de diélectrique 64 peut être diminuée sans risque de percer cette couche. En pratique, avec un transistor selon l'invention, l'épaisseur E de la couche de diélectrique peut être de 5 à 10 fois plus faible que pour un 25 transistor standard. On peut encore noter que l'invention permet de moduler la largeur L du transistor obtenu en modifiant la profondeur P de l'évidement. Ainsi, plus la profondeur est importante, plus la largeur du transistor est importante. Or, la largeur du transistor est proportionnelle au 30 courant. Ceci permet donc de réduire la tension d'alimentation pour un courant identique. Les signes de référence insérés après les caractéristiques techniques figurant dans les revendications ont pour seul but d'en faciliter la compréhension et ne sauraient en limiter la portée.5 REVENDICATIONS1. Transistor organique comprenant un substrat (20, 60) plan, un élément conducteur (21) formant drain, un élément conducteur (22) formant source, espacé dudit drain, un élément conducteur (25) formant grille, présentant une surface en regard de l'espace entre le drain et la source, une couche (23) semi-conductrice au contact du drain et de la source, de façon à générer un canal de porteurs de charge entre le drain et la source et une couche (24, 64) d'un matériau diélectrique, agencée entre la grille et la couche semi-conductrice, caractérisé en ce que lesdits éléments conducteurs (21, 22, 25) et lesdites couches (23 ; 24, 64) sont directement en contact avec ledit substrat (20, 60) et s'étendent dans le plan du substrat. 2. Transistor organique selon la revendication 1, caractérisé en que le substrat (20) comporte un évidement (30) de profondeur (P), dans lequel lesdits éléments conducteurs (21, 22, 25) et lesdites couches (23, 24) sont disposés. 3. Transistor organique selon la revendication 1, caractérisé en ce que le substrat (60) est réalisé en un matériau diélectrique et comporte deux évidements (61, 62) espacés d'une épaisseur (E), le substrat constituant la couche (64) de matériau diélectrique entre lesdits deux évidements, l'élément conducteur formant drain (21), l'élément conducteur formant source (22) ainsi que la couche semi-conductrice (23) étant disposés dans un premier évidement (62), tandis que l'élément conducteur formant grille (25) est disposé dans le deuxième évidement (61). 4. Transistor organique selon la revendication 3, caractérisé en ce que la constante diélectrique du matériau constituant le substrat (60) est supérieure ou égale à 3. 5. Transistor organique selon l'une des revendications 1 à 4, caractérisé en ce que la hauteur (L) des différents éléments conducteurs et des couches est supérieure ou égale à la profondeur (P) de l'évidement (30 ; 61, 62). 6. Procédé d'obtention d'un transistor organique comportant un substrat (20, 60) plan, un élément conducteur (21) formant drain, un élément conducteur (22) formant source, espacé dudit drain, un élément conducteur (25) formant grille, présentant une surface en regard de l'espace entre le drain et la source, une couche (23) semi-conductrice au contact du drain et de la source et une couche (24, 64) d'un matériau diélectrique, agencée entre la grille et la couche semi-conductrice, ledit procédé consistant à former lesdits éléments et lesdites couches perpendiculairement au plan du substrat, de telle sorte qu'ils sont directement en contact avec le substrat. 7. Procédé selon la revendication 6, dans lequel la couche semi- conductrice (23) est formée par une étape de dépôt d'une solution, suivie d'une étape de recuit. 8. Procédé selon la revendication 6 ou 7, comprenant les étapes suivantes : une étape de gravure pour réaliser un évidement (30) dans ledit substrat (20), une étape de formation, dans ledit évidement, des éléments conducteurs (21, 22, 25), une étape de formation, dans ledit évidement (30), d'une couche semi- conductrice (23), au contact du drain et de la source et une étape de formation d'une couche (24) d'un matériau diélectrique, dans ledit évidement (30), entre la grille (25) et la couche (23) semi-conductrice. 9. Procédé selon la revendication 8, dans lequel la couche (24) de matériau diélectrique est formée par une étape de dépôt d'une solution, suivie d'une étape de recuit. 10. Procédé selon la revendication 6 ou 7, comportant les étapes suivantes : une étape de gravure permettant de réaliser deux évidements (61, 62), espacés par une épaisseur (E) du substrat, une étape de formation de l'élément conducteur formant drain (21) et de l'élément conducteur formant source (22) dans un premier évidement (62) et de l'élément conducteur formant grille (25) dans le deuxième évidement (61) et une étape de formation d'une couche (23) semi-conductrice, dans le premier évidement (62) et au contact du drain et de la source.15