FR 3018151 A1 20150904 FR 1456447 A 20140704 DOMAINE DE L'INVENTION La présente invention est relative à un procédé pour la fabrication d'un dispositif électronique. Elle concerne notamment la réalisation de niveaux d'interconnexion pour la mise en superposition et le raccordement électrique de dispositifs électroniques actifs et/ou passifs, tels que des puces, des interposeurs ou tout autre dispositif pouvant inclure des composants électriques ou non, tels des systèmes électromécaniques et/ou optiques du type MEMS (pour Micro Electro Mechanical System) ou des NEMS (pour Nano Electro Mechanical System), dans le cadre d'une implémentation tridimensionnelle. Une autre application possible est la formation d'interconnexions entre plusieurs composants à la surface d'un dispositif, rendant ainsi l'invention utile pour des connexions électriques bidimensionnelles. L'industrie de la microélectronique est particulièrement visée, ce qui inclut les dispositifs des nanotechnologies. ARRIERE-PLAN TECHNOLOGIQUE L'intégration tridimensionnelle (3D) devient une voie d'exploration très suivie en microélectronique. Elle permet notamment d'assembler entre elles des puces selon un axe vertical favorisant ainsi la réalisation de composants toujours plus compacts et performants, la longueur des interconnexions étant réduite par rapport à un assemblage classique. Le terme intégration 3D correspond à un schéma d'intégration de systèmes à plusieurs niveaux, où différents composants sont empilés et interconnectés grâce à des organes de conduction électrique verticaux traversant les étages du dispositif, par exemple à base de silicium. Ces organes de connexion électrique traversants sont généralement des vias plus communément désignés sous les acronymes en anglais de « TSV » pour « Through-Silicon Vias » lorsque le substrat est en silicium, « TGV » pour « Through-Glass Vias » lorsque le substrat est en verre, ou encore « TPV » pour « Through-Polymer Vias » lorsque le substrat est en polymère, sont utilisés dans les composants microélectroniques afin de connecter une face d'un composant à sa face opposée. L'intégration 3D permet une augmentation significative des performances circuits et une réduction de leur consommation énergétique, tout en réduisant les coûts de production. Les procédés d'intégration 3D peuvent se décomposer en trois différentes parties en prenant l'exemple de vias traversants (TSV) et de report de puces: une première partie correspondant à la fabrication des TSV, une seconde partie correspondant aux interconnexions et enfin une partie correspondant au report des puces. Le via peut être fabriqué à différents stades de l'intégration. En effet, les notions de « vias first », « vias middle » ou « vias last » sont généralement utilisées. Le choix se fait selon le type de puce à empiler et les contraintes technologiques liées. L'approche « vias last » consiste à fabriquer la puce complète puis les vias. Elle s'adresse à des applications nécessitant une faible densité d'interconnexions, les dimensions des TSV étant peu réduites. Dans le cas du « vias middle », les TSV sont réalisés entre la face avant et la face arrière du circuit. Leurs dimensions plus faibles permettent d'adresser des applications requérant une densité d'interconnexions plus élevée. La technologie « vias first », encore en développement, offrira à plus long terme des possibilités d'intégration plus poussées, et peut s'adapter à des contraintes applicatives très importantes (fortes isolations, tensions élevées). A propos des interconnexions, leur rôle premier est d'assurer le contact électrique entre les différentes puces empilées mais elles assurent également la tenue mécanique de l'empilement. Il existe actuellement deux grandes familles d'interconnexions. Le premier type d'interconnexion est habituellement réalisé par retournement de puces (en anglais, flip chip), en plaçant puis soudant des billes d'alliage étain/argent/cuivre. Cette technologie limite l'intégration, principalement à cause du diamètre important des billes. Une technologie alternative consiste à remplacer les billes par des piliers ou des bossages conducteurs (en anglais, bumps) composés généralement de cuivre et d'un alliage de brasure déposés par voie électrolytique. Cette technique permet des densités d'interconnexions plus élevées grâce à des diamètres de pilier de 70pm (micromètres), voire moins. Il existe également différentes technologies pour réaliser les connexions physiques inter-puces : le collage direct cuivre-cuivre, actuellement en développement, ou une technologie plus mature, à base de micro-bumps et de micro-pillars (pilliers conducteurs en Cu/Ni/Au). La puce supérieure possède des micro-bumps à base de cuivre avec brasure réalisés d'une façon identique aux bossages (ou encore bumps) cités ci-dessus, qui viennent se connecter aux micro-pillars en regard de la puce inférieure. Deux niveaux d'interconnexions sont opérés lorsqu'au moins deux puces sont empilées l'une sur l'autre. Un premier niveau d'interconnexions est réalisé sur la face avant de la puce, directement relié aux métallisations de la face arrière, généralement par l'intermédiaire de plots (en anglais, pads) en aluminium. Le deuxième niveau d'interconnexion est réalisé sur la face arrière de la puce et est relié aux dispositifs électroniques de la face avant par l'intermédiaire des vias. Il est également courant d'ajouter un niveau de redistribution entre les TSV et les interconnexions face arrière (on parle de RDL pour Redistribution Layer ou couche de redistribution). Pour réaliser la RDL, sa passivation et les interconnexions face arrière, il est nécessaire au préalable d'amincir la plaquette, en général de silicium, sur laquelle se trouvent les puces à empiler pour pouvoir reprendre le contact sur les vias. En effet, la profondeur des vias est souvent largement inférieure à l'épaisseur d'une plaquette de silicium, et ce, qu'il s'agisse de « TSVs Middle » ou « TSVs Last ». Cette opération nécessite l'utilisation d'une poignée support fixée par collage temporaire pour permettre la manipulation des plaquettes amincies. En effet, après amincissement, les plaques ne sont plus suffisamment rigides pour être manipulées directement. On parlera ainsi de procédés ou technologies en face arrière pour désigner l'ensemble des procédés permettant de réaliser les interconnexions face arrière : collage temporaire, amincissement, reprise de contact sur TSVs, RDL, passivation et micro-piliers. Le report ou empilement des puces peut ensuite s'effectuer de différentes manières : puce à puce, puce sur substrat ou substrat sur substrat. Les deux dernières approches sont réalisées à l'échelle de la plaquette alors que la première est entièrement réalisée à l'échelle de la puce. Sa durée de fabrication est donc plus importante compte tenu du temps accumulé nécessaire au montage séquentiel des puces les unes sur les autres. Les figures 1 à 6 illustrent un procédé connu pour la réalisation d'une interconnexion par la face arrière (dite back side). Le niveau d'interconnexion dont la fabrication est illustrée comporte une couche de redistribution et un plot de connexion électrique (ou pilier) pour la reprise de contact avec un autre dispositif, telle une puce empilée. A la figure 1, un dispositif microélectronique est visible avec, pour l'exemple, un plot 3 de reprise de contact au niveau de la face avant, ce plot 3 étant relié électriquement à des pistes 4 de connexion électrique situées dans une ou plusieurs couches sous-jacentes de redistribution 5. La conduction électrique au travers de l'épaisseur du dispositif s'opère par un ou plusieurs vias 7 dans une ou plusieurs couches de substrat 6. Il convient d'exposer l'extrémité des vias 7 au niveau de la face arrière, pour la reprise de contact à ce niveau. Cela peut se faire par un amincissement de la face arrière. A cet effet, un collage temporaire sur un substrat support ou poignée 1 (par exemple en silicium ou en verre) est d'abord opéré, ou tout autre protocole permettant ultérieurement l'amincissement de la face arrière de plaques avec vias et sa bonne tenue mécanique. La figure 1 montre un tel support 1 assemblé au reste du dispositif par une couche d'assemblage 2 telle une couche de colle dans laquelle le plot 3 de la face avant est noyé. Généralement cet amincissement est réalisé par un meulage qui permet de réduire l'épaisseur du dispositif au niveau de la face arrière des vias jusqu'à atteindre quelques micromètres d'épaisseur. Pour retirer la couche résiduelle écrouie par ce traitement, une étape de polissage (tel un polissage mécano-chimique) est préférentiellement effectué. Le fond des vias, encore appelé copper nail, est ensuite ouvert par gravure. La révélation des bouts de vias est suivie d'un dépôt d'une couche diélectrique 8 ou d'un multicouches, par exemple en matériau isolant minéral du type SiN, SiO ou polymère. Le dégagement de la couche 8 au-dessus des fonds de vias 7 est ensuite réalisé, notamment par polissage mécano-chimique. La redistribution des signaux des vias est assurée dans ce cas par une ligne de redistribution 10 souvent de quelques micromètres à quelques dizaines de micromètres de hauteur. Le dépôt d'une couche d'accroche et barrière 9a (barrier) de quelques nanomètres à quelques micromètres à base de titane ou tantale par exemple est réalisé. Puis on dépose une seconde couche, de germination 9b, métallique et de résistivité plus faible, de quelques nanomètres à quelques micromètres, monocouche en cuivre ou bi-couche Titane/Cuivre par exemple. On obtient ainsi un fond continu 9 pour permettre la croissance électrolytique de lignes de cuivre formant les lignes de redistribution 10. La configuration du dispositif à ce stade correspond à celle de la figure 1. La croissance est opérée à travers un masque de résine (polymère photosensible notamment), de hauteur de quelques micromètres à plusieurs dizaines de micromètres, et de résolution adaptée au dimensionnement de la ligne de redistribution 10. Le masque de résine définit la localisation de la ligne 10. Après croissance de la ligne 10 par électrodéposition et retrait de la résine, on procède au retrait des couches de germination et barrière par voie chimique ou physique. Le résultat est visible en figure 2. Pour prévenir l'oxydation du cuivre des lignes de redistribution 10, une couche de passivation 12 encapsule celles-ci. La couche de passivation peut être minérale et déposée par dépôt chimique en phase vapeur assisté par plasma (PECVD) par exemple avec un nitrure SixNy, un oxynitrure SixNyOz ou un empilement nitrure/oxyde (SixNy/SiwOz) mais elle peut également être organique. Dans le cas d'une passivation organique, celle-ci est étalée et mise à épaisseur par rotation de la plaque (procédé de spin-coating). Il faut ensuite réaliser, pour chaque plot de connexion à former pour la reprise de contact, une ouverture 14 dans la couche de passivation. Le matériau polymère de la couche de passivation 12 est insolé, développé et recuit de manière à réaliser les ouvertures. La dernière étape de la technologie back-side consiste en la réalisation des plots 17. Les étapes technologiques sont les suivantes : - un dépôt d'une couche d'accroche et barrière 13a de quelques nanomètres à quelques micromètres par exemple à base de titane ou de tantale, puis d'une seconde couche de germination (avec dans le cas de la figure 3, une couche 13b de cuivre et une couche 13c de titane) de résistivité plus faible que celle de la couche barrière 13a et de quelques nanomètres à quelques micromètres, - une étape de lithographie servant à définir les zones d'interconnexions (étalement puis développement d'une résine correspondant à la couche 15 en figure 4), - la croissance par électrolyse du plot d'interconnexion (en cuivre ou en nickel ou en or, ou en alliage d'étain et d'argent ou une combinaison de ces métaux par exemple) ; la figure 4 montre un plot 17 avec successivement une couche par exemple de cuivre 17a, une couche par exemple de nickel 17b et une couche par exemple d'or 17c, - le retrait de la résine de masquage 15 (voir résultat en figure 5), - puis le retrait du fond continu par une attaque chimique par exemple. Le résultat obtenu est illustré en figure 6 avec un plot 17 en saillie au- dessus d'une ligne de redistribution 10 elle-même encapsulée dans une couche de passivation 12. Il implique que cette couche de passivation doit nécessairement être ouverte, par photolithographie et gravure, pour définir le lieu de formation d'un plot. Puis, un fond continu dédié à la fabrication du plot est déposé. Enfin, le plot est créé après masquage au-dessus de la couche de passivation et croissance électrochimique. Ce procédé présente des inconvénients majeurs. En premier lieu, la résolution de la passivation dépend du polymère photosensible choisi, elle n'est en pratique jamais inférieure à une dimension équivalente à l'épaisseur de la couche, ce qui peut limiter la réduction du diamètre des interconnexions. Les polymères à employer pour cette couche sont par ailleurs complexes si bien que la fabrication s'avère couteuse. Ensuite, les étapes de fabrication sont nombreuses et la précision des alignements est contrainte par celle des équipements employés. De plus, l'interface entre la ligne de redistribution 10 et le plot 17 est déterminée par la géométrie de l'ouverture dans la couche de passivation 12 et par le fond continu 13 qui la surmonte. A ce niveau, un rétrécissement de section du plot 17 est constaté. Ce rétrécissement est le lieu de concentrations de contraintes mécaniques qui nuisent à la résistance du plot, par exemple en cisaillement. C'est aussi une limitation de la surface de contact entre la ligne 10 et le plot 17 et donc un désavantage en termes de résistance électrique. La présente invention permet de remédier à tout ou partie des inconvénients de l'état de la technique. La présente invention intervient dans les technologies dites d'interconnexions, soit en face arrière ou back-side (reprise de contact face arrière sur TSV) soit en face avant, en particulier directement sur des plots type « pads » par exemple en aluminium. RESUME DE L'INVENTION L'invention concerne, selon un aspect de modes de réalisation, un procédé de réalisation d'un niveau d'interconnexion électrique à la surface d'un dispositif électronique. De manière avantageuse, il comporte, les étapes successives suivantes : exposition à la surface du dispositif d'au moins un organe électriquement conducteur traversant au moins une partie de l'épaisseur du dispositif, formation d'un fond continu conducteur en continuité électrique avec l'organe électriquement conducteur, formation d'une ligne de redistribution électrique en continuité électrique avec le fond continu, formation d'un masque de plot à la surface du dispositif en dehors d'une zone de la surface de la ligne de redistribution électrique de sorte à définir une ouverture de fabrication d'un plot de connexion électrique, - formation d'un plot de connexion électrique dans ladite ouverture par dépôt électrochimique directement au-dessus de la zone de la surface de la ligne de redistribution par croissance électrolytique à partir du fond continu conducteur. Les techniques actuelles imposent une réalisation des plots de connexion après la mise en place d'une couche de passivation au-dessus des lignes de redistribution. C'est en effet un préjugé constant que le processus de formation des niveaux de connexion (lignes de redistribution puis plots de connexion) doit s'opérer itérativement et séparément. Et, en particulier, que le fond continu ayant servi à la croissance des lignes de redistribution doit être supprimé dès que celle-ci sont créées. Il est aussi habituellement considéré que les lignes de redistribution doivent être isolées par passivation avant de poursuivre la fabrication par formation des plots de connexion. L'invention combat ce préjugé en globalisant les étapes de formation de l'ensemble des composants du niveau d'interconnexion, en particulier les lignes de redistribution et les plots de connexion. Un avantage éventuel est que le ou les plots sont directement formés sur les lignes de redistribution, sans nécessité de répéter des étapes de dépôt de fond continu. Un autre avantage possible est que la formation des plots n'est plus contrainte par la présence préalable d'une couche de passivation. Le masquage de fabrication des plots peut dès lors faire appel à des techniques et des matériaux sans considération de fonction de passivation. Cela élargit grandement le choix possible. Du point de vue mécanique et/ ou électrique à l'interface entre ligne de redistribution et plot, l'invention évite un rétrécissement de section du plot au travers de la couche de passivation, celle-ci n'étant plus présente. La résistance mécanique du plot et la surface de contact entre le plot et la ligne de redistribution sont donc améliorées. L'invention concerne aussi un dispositif électronique comprenant, à la surface de l'une de ses faces, un niveau d'interconnexion électrique comportant une pluralité de lignes de redistribution électrique et, sur au moins une des lignes de redistribution électrique, un plot de connexion électrique en continuité électrique avec ladite au moins une des lignes de redistribution électrique, caractérisé en ce que le plot est un dépôt électrochimique au contact direct de la au moins une des lignes de redistribution électrique. Le plot est ainsi directement sur la surface de la ligne, sans partie résiduelle de couche de fond continu à leur interface. L'invention concerne par ailleurs, dans certains modes de réalisation, un dispositif électrique obtenu par le procédé de l'invention et un système comportant au moins deux dispositifs électriques interconnectés. BREVE INTRODUCTION DES FIGURES D'autres caractéristiques, buts et avantages de la présente invention ressortiront mieux de la description détaillée de modes de réalisation de cette dernière, qui sont illustrés par les dessins d'accompagnement suivants dans lesquels : Les figures 1 à 6 illustrent des étapes successives de formation d'un niveau d'interconnexion sur une face d'un dispositif suivant l'état de la technique. Les figures 7 à 13 présentent des phases successives de mise en oeuvre d'un premier mode de réalisation de l'invention. Les figures 14 à 20 présentent des phases successives de mise en oeuvre d'un premier mode de réalisation de l'invention. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l'invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, les épaisseurs relatives des différentes couches ne sont pas forcément représentatives de la réalité. DESCRIPTION DETAILLEE Avant d'entamer une revue détaillée de modes de réalisation de l'invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement : - Avantageusement, la formation des lignes de redistribution à la surface du dispositif comprend la formation d'un masque de lignes de redistribution électrique de sorte à définir, au-dessus du fond continu, des ouvertures de réalisation des lignes de redistribution, puis un dépôt électrochimique dans lesdites ouvertures à partir du fond continu, et dans lequel la formation des plots de connexion électrique par dépôt électrochimique est réalisée sur des zones de la surface des lignes de redistribution électrique sans formation d'un fond continu additionnel au-dessus des lignes de redistribution électrique. - Préférentiellement, on effectue le retrait du fond continu en dehors de la ligne de redistribution simultanément ou immédiatement après le retrait du 5 masque. - Après le retrait du masque, la formation d'une couche de passivation des lignes de redistribution électrique, ladite formation est configurée pour laisser les plots de connexion électrique exposés à la surface du dispositif. - Préférentiellement, la formation de la couche de passivation comprend 10 l'étalement de ladite couche configurée pour recouvrir intégralement les lignes de redistribution électrique. - Avantageusement, on effectue un recuit du matériau de la couche de passivation. - On effectue de préférence un retrait, notamment par gravure, du 15 matériau de passivation au-dessus du plot de connexion électrique. - La formation du masque comprend une photolithographie. - De préférence, les organes électriquement conducteurs sont exposés à la surface du dispositif, avant la formation du fond continu, au travers d'une couche superficielle diélectrique. 20 - Préférentiellement, tout ou partie des organes électriquement conducteurs sont des vias traversants. - De préférence, tout ou partie des organes électriquement conducteurs sont des plots conducteurs, notamment métalliques. 25 L'exemple présenté aux figures 7 à 13 révèle la création d'un niveau de redistribution comprenant un plot de connexion coopérant avec une ligne de redistribution. Il est évident que le nombre de plots et/ou de lignes de redistribution n'est pas limité. Il peut y avoir plusieurs lignes de redistribution et tout ou partie d'entre elles peut comporter un ou plusieurs plots de connexion 30 électriques. Le masque employé décrit en détail ci-après pour la fabrication de plot étant avantageusement doté d'une ouverture pour chaque plot. On donne par ailleurs des exemples de réalisation particulièrement adaptés à des dispositifs à base de silicium mais ce cas n'est pas limitatif. Il est précisé que dans le cadre de la présente invention, le terme « sur » ne signifie pas obligatoirement « au contact de ». Ainsi, par exemple, le dépôt d'une couche sur une autre couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l'une de l'autre mais cela signifie que l'une des couches recouvre au moins partiellement l'autre en étant soit directement à son contact, soit en étant séparée d'elle par un film, encore une autre couche ou un autre élément. D'une manière générale, on entend par surface du dispositif une partie de celui-ci, qui n'est pas forcément plane, et qui est exposée à l'extérieur au moins à un moment de la fabrication du dispositif, par exemple au niveau de sa face arrière. La figure 7 illustre un dispositif au cours de sa fabrication, après formation de vias 107. Comme dans le cas de la figure 1, il comporte un support 101 assemblé par une face avant du dispositif avec une couche d'assemblage 102 par exemple faite de colle. Dans l'exemple représenté, un plot 103 est visible, et des moyens sont prévus pour assurer la continuité électrique entre ce plot 103 et la face arrière du dispositif, au travers de son épaisseur. La figure 7 n'est qu'une vue schématique de cette mise en continuité, avec un niveau sous-jacent (il s'agit d'une ou plusieurs couches élémentaires intérieures au dispositif) de redistribution comportant des pistes de conduction électrique. Ces pistes raccordent le plot 103 à un ou plusieurs vias 107 traversant l'épaisseur du substrat 106. Avant de parvenir au résultat de la figure 7, un amincissement du substrat 106 a permis de rendre apparents les fonds de vias 107 de sorte à les exposer à la surface de la face arrière du dispositif. Après cette étape, la couche diélectrique 108 est préférentiellement déposée puis amincie, par exemple par polissage mécanique ou mécano-chimique, de sorte à exposer les extrémités des vias 107 à la surface du dispositif. Ensuite, un fond continu 109 est déposé de sorte à recouvrir la surface 111 de la couche diélectrique 108 et les extrémités des vias 107. Ce fond est en matériau électriquement conducteur et permettra le dépôt par croissance électrolytique du ou des plots 115 et avantageusement aussi auparavant des lignes de redistribution. Le fond 109 est ainsi une couche (ce qui peut inclure des sous-couches) qui couvre, de manière préférentiellement continue, la face concernée du dispositif et par laquelle un potentiel peut être appliqué lors de l'étape électrochimique, par raccordement électrique du fond continu à une électrode de l'appareillage d'électrolyse. Dans la présente demande, les expressions du type « dépôt électrochimique à partir du fond continu » s'entendent de phases de croissance électrolytique obtenues en utilisant le fond continu comme élément de mise à un potentiel d'électrolyse la surface conductrice au niveau de laquelle le dépôt électrochimique a lieu. Il y a en particulier une continuité électrique entre le fond continu 109 et la zone 114 de la surface de la ligne de redistribution, comme cela ressort plus loin dans la description. Le fond 109 comporte par exemple une couche barrière 109a (par exemple à base de Titane (Ti ou TiN....) ou de Tantale de quelques nanomètres à quelques micromètres d'épaisseur) et une couche de germination 109b moins résistive (Cu par exemple). Le résultat obtenu est illustré en figure 8 qui correspond à la figure 1. Ce fond continu 109 peut être déposé par des technologies de type dépôt chimique en phase vapeur (CVD) ou dépôt physique en phase vapeur (PVD) par exemple de quelques nanomètres à quelques micromètres d'épaisseur. Les exemples de réalisation donnés en référence à la figure 1 sont applicables à l'invention pour parvenir à la configuration de la figure 8. Il s'agit ensuite de créer les lignes de redistribution en face arrière. A cet effet, on peut mettre en oeuvre un procédé de masquage avec un dépôt de résine au-dessus du fond continu 109, puis la définition d'une ou plusieurs ouvertures dans le masque aux endroits où l'on souhaite procéder à un dépôt sur le fond continu 109. Selon un mode avantageux de l'invention, le masque pourra être réalisé en polymère photosensible par exemple par étalement, insolation et développement de celui-ci. Ce masque est avantageusement commun à plusieurs lignes de redistribution à créer, le masque comportant une ouverture de ligne à réaliser. Un retrait ultérieur du fond continu entre les lignes permet d'isoler ces lignes les unes des autres. On peut alors procéder à la formation sur la couche conductrice d'au moins une ligne conductrice de redistribution, au moins au-dessus de la zone de reprise de contact comprenant un ou plusieurs vias 107. Ladite ligne conductrice de redistribution est avantageusement réalisée par croissance électrochimique localisée, en cuivre par exemple ou tout autre matériau conducteur, notamment avec une épaisseur de quelques centaines de nanomètres à quelques dizaines de micromètres. Après retrait du masque, on obtient le résultat de la figure 9 avec la présence de lignes de redistribution 110 en relief sur le fond continu 109. Le fond continu est avantageusement d'épaisseur plus faible que la ligne 110 et le plot 115 qui va être formé à présent. Contrairement aux techniques actuelles, le fond continu conducteur n'est pas enlevé à ce stade car, de façon inhabituelle, il va servir ultérieurement. On peut, dans un mode de réalisation, conserver le masque des lignes de redistribution jusqu'au retrait du fond continu 109 en alternative à son retrait avant la formation du masque 113 des plots. On définit ensuite un motif de réalisation du plot de connexion 115. Cela s'opère de préférence suivant une méthode photo lithographique par un nouveau masque 113 en résine et la définition d'au moins une ouverture 112 dans la résine au-dessus d'une ligne de redistribution 110. Cette ouverture 112 rend accessible une zone 114 de la surface de la ligne de redistribution 110 comme représenté en figure 10. On peut dès lors procéder à la formation d'un plot 115, en particulier par dépôt électrochimique sur cette zone 114, sans avoir besoin d'un fond continu spécifique à la création du plot 115, au-dessus de la ligne de redistribution 110. On se sert du fond continu 109 pour le raccordement à l'électrode de l'installation d'électrolyse et la croissance du plot 115 et de la ligne de redistribution de moyens de mise en continuité électrique indirecte du fond continu 109 et de la zone 114 en surface de la ligne de redistribution 110. Cela autorise la réalisation de plusieurs niveaux métalliques à partir d'un seul fond continu conducteur y compris la couche barrière. Cela permet de s'affranchir des difficultés d'élimination, par voie chimique par exemple, des fonds continus normalement présents lors de la réalisation de chaque couche conductrice. Le plot 115 peut être fait d'une ou plusieurs couches obtenues par croissance électrolytique directement sur la ligne de redistribution. Dans le cas de la figure 11, le plot comprend une première couche 115a du même matériau que la couche superficielle de la ligne de redistribution 110, par exemple du cuivre. Une deuxième couche 115b surmonte la couche 115a, par exemple en nickel. On procède ensuite à l'élimination du masque 113 (voir figure 12) et à l'élimination du fond continu 109 par exemple en utilisant la ligne conductrice de redistribution comme masque à l'élimination du fond continu lors d'une gravure dont la cinétique et/ou la nature chimique est ajustée pour supprimer entièrement le fond continu tout en préservant les lignes de redistribution et les plots 115. Eventuellement une couche de passivation 116 est formée sur la ligne conductrice de redistribution 110, comme c'est le cas en figure 13. Cette étape pourra être réalisée par exemple avec un polymère non photosensible, de quelques micromètres à quelques dizaines de micromètres d'épaisseur, ce qui diminue le coût de réalisation et la criticité de cette étape. Le terme passivation s'entend ici de la formation d'une couche capable de servir de protection à la couche sous-jacente dans laquelle se trouvent les lignes de redistribution ; cette protection sert notamment à prévenir l'oxydation. A titre d'exemple, la couche de passivation est une couche de résine déposée par la technique du spin coating. Suivant une possibilité, l'étalement est configuré de sorte à ne pas recouvrir les plots. Il peut s'agir d'une autre matière et/ou d'une autre forme de dépôt. On peut par exemple employer des matériaux polymères ou des matériaux tels que des sol-gel. De plus, si la formation de la couche de passivation induit un recouvrement de la surface supérieure du plot 115, une étape d'enlèvement de ce recouvrement est avantageusement opérée alors, par gravure notamment. En outre, la formation d'une couche de passivation sur la ligne conductrice de redistribution ne limite plus la taille du contact entre la ligne conductrice de redistribution et le plot conducteur à la résolution du polymère de passivation puisque la couche de passivation n'a plus à être ouverte pour réaliser les plots. On optimise aussi la résistance de contact entre le plot conducteur 115 et la ligne conductrice de redistribution 110 et on diminue les contraintes de cisaillement et il n'est plus nécessaire d'aligner la ligne de redistribution avec une ouverture dans la passivation, ce qui élimine tout problème d'alignement : la structure est auto-alignée. L'exemple donné ci-dessus n'est pas limitatif et l'invention peut s'appliquer à des niveaux d'interconnexion ayant une autre structure que celle des figures 7 à 13 et/ou ayant un autre emplacement, en particulier en face avant d'un dispositif. L'invention s'applique aussi bien à la réalisation d'une reprise de contact pour les applications d'empilement en face avant sur face avant (face to face) ou face avant sur face arrière (face to back) ou encore pour les applications avec redistribution sur une même face (la ligne de redistribution permettant par exemple de relier électriquement deux zones de reprises de contact). A titre d'exemple quant aux variantes possibles de l'invention, les figures 14 à 20 présentent un cas de l'invention dans lequel le niveau d'interconnexion est construit au-dessus d'un plot 117, avantageusement métallique, notamment en aluminium, traversant une couche diélectrique 108, et non au-dessus de vias. Hormis cette différence, les étapes révélées par ces figures 14 à 20 correspondent respectivement aux étapes des figures 7 à 13 et l'invention pourra être mise en oeuvre dans ce mode de réalisation comme précédemment décrit. La présente invention n'est pas limitée aux modes de réalisation précédemment décrits mais s'étend à tout mode de réalisation couvert par les revendications. REVENDICATIONS1. Procédé de réalisation d'un niveau d'interconnexion électrique à la surface d'un dispositif électronique, comprenant les étapes successives suivantes : exposition à la surface du dispositif d'organes électriquement conducteurs traversant au moins une partie de l'épaisseur du dispositif, formation d'un fond continu (109) conducteur en continuité électrique avec les organes électriquement conducteurs, formation de lignes de redistribution électrique (110) en continuité électrique avec le fond continu (109), formation d'un masque (113) à la surface du dispositif de sorte à définir des ouvertures (112) de fabrication des plots de connexion électrique (115) à la surface des lignes de redistribution électrique (110), formation d'un plot de connexion électrique (115) dans chaque ouverture (112) par dépôt électrochimique directement au-dessus des zones (114) de la surface des lignes de redistribution (110) par croissance électrolytique à partir du fond continu conducteur (109). retrait du masque (113) de plots 2. Procédé selon la revendication précédente, dans lequel la formation des lignes de redistribution (110) à la surface du dispositif comprend la formation d'un masque de lignes de redistribution électrique de sorte à définir, au-dessus du fond continu (109), des ouvertures de réalisation des lignes de redistribution, puis un dépôt électrochimique dans lesdites ouvertures à partir du fond continu (109), et dans lequel la formation des plots de connexion électrique (115) par dépôt électrochimique est réalisée sur des zones (114) de la surface des lignes de redistribution électrique sans formation d'un fond continu additionnel au-dessus des lignes de redistribution électrique. 3. Procédé selon l'une des revendications précédentes dans lequel on effectue le retrait du fond continu (109) en dehors de la ligne de redistribution (110) simultanément ou immédiatement après le retrait du masque (113). 4. Procédé selon l'une des revendications précédentes, comprenant, après le retrait du masque (113), la formation d'une couche de passivation (116) des lignes de redistribution électrique (110), ladite formation étant configurée pour laisser les plots de connexion électrique (115) exposés à la surface du dispositif. 5. Procédé selon la revendication précédente dans lequel la formation de la couche de passivation (116) comprend l'étalement de ladite couche configurée pour recouvrir intégralement les lignes de redistribution électrique (110). 6. Procédé selon la revendication précédente dans lequel on effectue un recuit du matériau de la couche de passivation 7. Procédé selon l'une des deux revendications précédentes dans lequel on effectue un retrait, notamment par gravure, du matériau de passivation au-dessus du plot de connexion électrique (115). 8. Procédé selon l'une des revendications précédentes dans lequel la formation du masque (113) comprend une photolithographie. 9. Procédé selon l'une des revendications précédentes dans lequel les organes électriquement conducteurs sont exposés à la surface du dispositif, avant la formation du fond continu (109), au travers d'une couche superficielle diélectrique (108). 10. Procédé selon l'une des revendications précédentes dans lequel tout ou partie des organes électriquement conducteurs sont des vias traversants (107). 11. Procédé selon l'une des revendications 1 à 10 dans lequel tout ou partie des organes électriquement conducteurs sont des plots conducteurs (117), notamment métalliques. 12. Dispositif électronique comprenant, à la surface de l'une de ses faces, un niveau d'interconnexion électrique comportant une pluralité de lignes de redistribution électrique (110) et, sur au moins une des lignes de redistribution électrique (110), un plot de connexion électrique (115) encontinuité électrique avec ladite au moins une des lignes de redistribution électrique (110), caractérisé en ce que le plot (110) est un dépôt électrochimique au contact direct de la au moins une des lignes de redistribution électrique (110).5