FR 3022425 A1 20151218 FR 1455361 A 20140612 STRUCTURE DE CIRCUIT DE LECTURE A INJECTION DE CHARGE DOMAINE DE L'INVENTION L'invention concerne une structure de circuit de lecture pour un capteur électromagnétique. Par - capteur électromagnétique » on entend dans ce texte un capteur de rayonnement électromagnétique composé de circuits de lecture de pixels, chaque pixel comprenant au moins une photodiode pour émettre un signal électrique représentatif du rayonnement auquel le pixel est exposé. Un tel capteur est réalisé à partir d'un substrat semi-conducteur (par exemple en silicium) dans lequel les photodiodes sont constituées. Le rayonnement que l'on cherche à exploiter peut par exemple être un rayonnement dans le spectre visible, toutefois ceci n'est pas limitatif. Le signal électrique émis par chaque photodiode est lu par un circuit de lecture (généralement un circuit de lecture respectif est dédié à chaque photodiode à cette fin). Les circuits de lecture sont également constitués dans le substrat semiconducteur silicium. L'invention trouve une application avantageuse dans les capteurs hybrides. Un capteur est dit - hybride » lorsque les photodiodes sont constituées dans un premier substrat distinct d'un second substrat qui intègre les circuits de lecture et dont le matériau semi-conducteur peut différer du matériau du premier substrat. Ceci est le cas notamment lorsque les circuits de lecture sont constitués dans un substrat en silicium (ce qui correspond à la configuration la plus courante pour ces circuits de lecture), alors que les photodiodes sont souvent constituées dans un substrat dans un autre matériau, par exemple l'arséniure de gallium-indium (InGaAs), qui permet de constituer des photodiodes sensibles à des longueurs d'onde adaptées à la vision de nuit, auxquelles une photodiode dans un substrat silicium n'est pas sensible. Dans le cas d'un capteur hybride chaque photodiode du premier substrat est connectée à un circuit de lecture du deuxième substrat par une liaison de type soudure, par exemple en bille en indium. Les figures la et lb montrent des exemples de configurations possibles de cette hybridation, selon la technique de puce retournée (- flip chip » en anglais). Selon cette technique, la face 31 du premier substrat 32 au niveau de laquelle sont réalisées les photodiodes 33, et la face 34 du deuxième substrat 35 au niveau de laquelle est réalisé le circuit de lecture 36, se font face. Dans un premier exemple illustré par la figure la, chacune des photodiodes 33 du premier substrat 32 est relié au circuit de lecture 36 par une bille en indium 37, tandis que dans le second exemple illustré par la figure 1 b, la liaison est réalisée par un pilier 38 en cuivre partant du deuxième substrat 35 et par une soudure 39 entre ce pilier 38 et la photodiode 33. CONTEXTE DE L'INVENTION La lecture des signaux issus des photodiodes est réalisée à une fréquence donnée, qui est généralement la même fréquence pour toutes les photodiodes. Par exemple pour des applications vidéo la fréquence peut être de 50 ou de 60 Hertz. Pour des applications d'acquisition rapide ou ultra-rapide, la fréquence est supérieure. La lecture des photodiodes se fait ainsi par - cycles », chaque cycle correspondant au temps d'intégration du pixel, c'est-à-dire au temps pendant lequel la charge électrique (constituée par les charges des électrons ou trous, selon la nature de la photodiode) générée par la photodiode est accumulée soit dans la photodiode soit dans le circuit de lecture, ainsi qu'au temps de lecture du pixel. Le circuit de lecture de la photodiode peut être réalisé de différentes manières, dans une technologie CMOS. Il peut être notamment de type "injection directe" (DI pour Direct Injection en anglais), "amplification capacitive à transimpédance" (CTIA pour "Capacitive Trans-Innpedance Amplifier" en anglais), ou "suiveur de source par pixel" (SFP pour "Source Follower per Pixel" en anglais). Ces trois types de circuits de lecture sont illustrés sur les figures 2a à 2c. La figure 2a illustre un exemple de schéma électrique d'un circuit de lecture de pixel de type injection directe dans une configuration hybride. Un amplificateur 23 associé à un transistor 22 stabilise la tension de polarisation appliquée à la photodiode 20 via le contact d'hybridation 21 entre le premier substrat sur lequel est réalisée la photodiode 20 et le second substrat sur lequel est réalisé le circuit de lecture. Un transistor d'initialisation 24 est commandé par un signal d'initialisation RST pour appliquer en sortie du transistor 22 une tension d'initialisation VRsT. Un condensateur d'intégration 25 est adapté pour intégrer le photo-courant émis par la photodiode 20. Un amplificateur tampon 26 permet d'envoyer la tension Signal IM aux bornes de ce condensateur d'intégration 25 vers un bus de multiplexage de balayage 28, via un commutateur de sélection 27. Un cycle de lecture comprend : 1) l'initialisation du condensateur d'intégration 25 au moyen du transistor d'initialisation 24, 2) intégration dans le condensateur 25 des charges photoélectriques générées par ladite photodiode 20, 3) lecture de la tension Signal IM aux bornes du condensateur 25 via la commande du commutateur 27. Le résultat de la lecture peut soit être sorti directement du circuit de lecture pour être exploité, soit être stocké dans une mémoire présente dans chaque pixel pour être exploité ultérieurement. La réinitialisation du condensateur d'intégration 25 et de la photodiode 20 produit cependant un bruit électronique dit "KTC", K désignant la constante de Boltzmann, T la température en Kelvin et C la capacité du condensateur d'intégration 25, en référence aux grandeurs influençant ce bruit. Après l'initialisation, la charge résiduelle dans le condensateur d'intégration 25 présente une variation aléatoire dont la moyenne quadratique vaut Ainsi, ce bruit KTC se traduit par une erreur de déviation de la tension aux bornes du condensateur d'intégration 25 par rapport à la tension de reset VRsT. Afin de supprimer ce bruit de commutation, il a été développé une stratégie combinant deux lectures de tension en sortie du pixel : il s'agit donc d'une double lecture corrélée, également connue sous sigle CDS (pour Correlated Double Sarnpling »). Une première lecture est réalisée en début de cycle, immédiatement après que le condensateur a été remis dans un état initial (réinitialisation ou `reset' en anglais - terme que l'on utilisera parfois par commodité et qui doit être considéré comme équivalent), par une mise à un potentiel de référence. Cette première lecture donne une première valeur lue de la quantité de charges initiale dans le condensateur. La deuxième lecture est réalisée en fin de cycle, lorsque le condensateur est chargé et qu'on désire lire la valeur du cumul des charges intégrées. Une fois les deux lectures effectuées et le cycle se terminant, des moyens de comparaison et de calcul établissent la différence entre les deux valeurs lues. Cette différence donne la quantité de charges générées par la photodiode qui a été intégrée par le condensateur pendant la durée d'intégration. Ces circuits et méthodes de types connus permettent ainsi de déterminer, par calcul de la différence entre une lecture de début de cycle et une lecture de fin de cycle, pour chaque photodiode et pour chaque cycle, une valeur de la quantité de charges intégrées dans le condensateur en provenance de la photodiode pendant le cycle d'intégration. Cependant d'autres sources de bruit existent dans un circuit de lecture de photodiode. Or, pour la plupart de ces bruits, il n'y a pas corrélation entre la première lecture et la seconde lecture. Ainsi, non seulement ces autres bruits ne sont pas supprimés, mais en plus leur densité spectrale de puissance est majorée d'un facteur 2. Pour un circuit de lecture CMOS (de l'anglais Connplennentary Metal Oxide Senniconductor) un bruit électronique dit 1/f est le bruit dominant dans tous les composants actifs tels que les transistors. La densité spectrale de puissance de ce bruit en 1/f décroît avec la fréquence. Ainsi, à basse fréquence, le bruit 1/f est important. Or, la fréquence des cycles de fonctionnement du pixel est de l'ordre de 50 Hz, ce qui se traduit par un bruit 1/f important qui limite l'efficacité de la double-lecture corrélée. Afin de réduire le bruit 1/f par rapport à l'injection directe, un autre type de circuit dit CTIA, de l'anglais - Capacitive Trans-innpedance Amplifier » pour amplificateur à trans-impédance capacitif, dont un exemple schématique est illustré par la figure 2b. Le principe est similaire à celui d'un circuit à injection directe, avec des éléments similaires désignés par les mêmes références numériques. Le photo-courant issu de la photodiode 20 est intégré dans le condensateur 25 à travers un amplificateur opérationnel 29 muni d'une contre-réaction capacitive. L'initialisation se fait en vidant les charges dans le condensateur 25 au moyen du transistor d'initialisation 24 connecté en parallèle. La tension de polarisation de la photodiode 20 est maintenue grâce au fort gain de l'amplificateur opérationnel 29. Le principe de base de cette configuration est que la contre-réaction capacitive atténue le bruit de basse fréquence et que l'efficacité de la double lecture corrélée en est ainsi améliorée. La séquence de lecture est la même que celle d'un pixel à injection directe : une première lecture est faite après la réinitialisation et une seconde lecture est faite après le temps d'intégration, le signal d'image étant constitué par la différence entre ces deux lectures. Malgré la complexité du pixel, le bruit 1/f reste important. En effet, les meilleurs circuits de lecture CTIA ne peuvent pas descendre en deçà d'un niveau de bruit correspondant à la charge de 40 à 50 électrons, pour une valeur de capacité très faible (5 à 10 fF). Dans une telle configuration, la dynamique du circuit est très faible, et il sature facilement lorsque l'exposition lumineuse devient trop importante. Une autre configuration dite SFP, pour l'anglais - Source Follower per Pixel », suiveur de source par pixel, dont la figure 2c montre un exemple de mode de réalisation. Cette configuration vise à réduire le nombre de transistors afin de diminuer le nombre de sources de bruit 1/f. Le cycle de fonctionnement est le même qu'un circuit de lecture de pixel Di ou CTIA, et les éléments similaires à ces circuits sont désignés par les mêmes références numériques. Dans un circuit de lecture de pixel SFP, l'intégration du photo-courant issu de la photodiode 20 est réalisée directement sur le condensateur d'intégration 25 de la photodiode, y compris quelques capacités parasites. La forte valeur capacitive de la photodiode 20 réduit l'amplitude du signal lu en tension. Le bruit du circuit de lecture limite finalement le niveau de bruit rapporté à la photodiode 20 en nombre d'électrons. Par exemple, un circuit de lecture de pixel CTIA peut fonctionner avec une capacité de 5 fF pour le condensateur d'intégration, et pour un bruit de lecture d'une amplitude de 320 pV, le niveau de bruit est ainsi équivalent à la charge électrique de 10 électrons. Dans un circuit de lecture de pixel SFP, la capacité d'intégration peut difficilement être inférieure à 20 fF. Dans ce cas, le bruit de lecture de 320 pV se traduit par un bruit équivalent à 40 électrons. Un autre inconvénient pour la double lecture corrélée dans chacun de ces circuits est que la première lecture prend place au début du cycle d'intégration, tandis que la seconde lecture prend place à la fin de celui-ci. Les deux lectures sont donc séparées par un temps assez long, comparable au temps du cycle. Le temps séparant les deux lectures de chaque cycle correspond en effet au temps d'intégration, qui est égal au temps de cycle (au temps de reset près). Or entre ces deux lectures d'autres bruits électroniques que le bruit KTC peuvent perturber la mesure, comme le bruit 1/f, qui peut ainsi, par ses variations entre les deux lectures, conduire à des valeurs de charges (déduites de la différence des deux valeurs lues) erronées. Ceci est pénalisant et le sera d'autant plus que le temps de cycle est long, correspondant à des fréquences faibles. A titre d'illustration une application particulièrement pénalisée par cette limitation est la vision à bas niveau de lumière, qui exige des temps de cycle longs, avec des fréquences de l'ordre de 50 Hz. Une autre limitation de ces circuits et méthodes connus est qu'ils nécessitent de mémoriser dans une mémoire la valeur lue en début de cycle, pour ensuite effectuer l'opération de comparaison et de soustraction en fin de cycle. Par conséquent, une mémoire, par exemple externe ou au contraire dans chaque circuit de lecture de pixel, est donc nécessaire pour stocker la première lecture pendant la durée d'intégration. PRESENTATION DE L'INVENTION L'invention vise à permettre de s'affranchir de ces limitations et inconvénients. A cet effet, il est proposé une structure de circuit de lecture, constituée sur un substrat semi-conducteur d'un premier type, et destinée à mesurer les charges reçues d'une source de charges extérieure au substrat selon des cycles successifs d'intégration de charges, ladite structure comprenant : - une diode d'injection formée dans le substrat par une première jonction PN comprenant une première région dopée d'un second type du substrat pour recevoir des charges électriques de ladite source de charges extérieure, et configurée pour injecter dans le substrat les charges reçues de la source de charges extérieure, - une diode de collecte formée dans le substrat par une seconde jonction PN comprenant une seconde région dopée du second type enterrée dans le substrat et apte à collecter dans le substrat au moins une partie des charges injectées par la diode d'injection et à accumuler ces charges pendant un cycle d'intégration, - une structure de récupération de charges, configurée pour récupérer les charges accumulées dans ladite diode de collecte, - des moyens pour initialiser la structure de récupération de charges à la fin de chaque cycle d'intégration, en ramenant le potentiel électrique de ladite structure de récupération de charges à un potentiel initial. La structure est avantageusement complétée par les caractéristiques suivantes, prises seules ou en quelconque de leurs combinaisons techniquement possibles: - la structure de récupération de charges comprend un noeud de diffusion flottant formé par une région dopée du second type dans le substrat, connectée à un dispositif de sortie ; - les moyens pour initialiser la structure de récupération de charges comprennent un transistor d'initialisation dont la grille, électriquement isolée du substrat, est située entre ledit noeud de diffusion et une source de potentiel de référence, et est adaptée pour être commandée pour amener le potentiel dudit noeud de diffusion audit potentiel initial ; - la structure comprend un transistor de transfert de type MOS dont la grille de transfert est située entre ladite diode enterrée et ledit noeud de diffusion flottant, au-dessus et électriquement isolée du substrat, et qui est cornrnandable pour transférer les charges collectées dans la seconde région dopée vers le noeud de diffusion flottant ; - la structure de récupération de charges comprend - une mémoire constituée par une région dopée du second type et - un noeud de diffusion flottant formé par une région dopée du second type connectée à un dispositif de sortie, ladite mémoire étant formée dans le substrat entre la diode enterrée et le noeud de diffusion flottant ; - un dispositif de sortie est branché entre la source de charge extérieure et la diode d'injection afin de permettre une lecture de la tension aux bornes de la diode d'injection et obtenir ainsi une lecture logarithmique du courant passant entre source de charge extérieure et la diode d'injection ; - la structure comprend une zone de confinement formée par une région dopée du premier type formée dans le substrat, ladite zone de confinement s'étendant dans la profondeur du substrat au moins en regard de la première région dopée composant la diode d'injection ; - la zone de confinement s'étend en outre en direction de la surface du substrat jusqu'à la périphérie de la diode d'injection ; - la structure comprend une région dopée du premier type formée dans le substrat qui entoure une région dopée du second type des moyens d'initialisation, ladite région dopée du second type étant connectée à une source de potentiel de référence, et ladite région dopée du premier type s'étendant jusqu'à une région dopée du second type appartenant à la structure de récupération des charges ; - l'ensemble de récupération de charges comprend une pluralité de secondes régions dopées du second type enterrées dans le substrat formant chacune une diode enterrée avec ledit substrat, apte à capter dans le substrat au moins une partie des charges injectées par une diode d'injection commune, et à accumuler ces charges pendant un cycle d'intégration de charges ; - la diode d'injection est formée d'une pluralité de premières régions dopées du second type électriquement liées entre elles ; - la seconde région dopée de la diode de collecte enterrée est configurée pour être complètement déplétée à l'issue du transfert de charge vers la structure de récupération de charges. L'invention concerne un procédé de fonctionnement d'une structure de circuit de lecture selon l'une quelconque des revendications précédentes, dans lequel - une première lecture de la tension au niveau de la structure de récupération de charges est effectuée après l'initialisation de ladite structure de récupération de charges et avant le transfert des charges depuis la diode enterrée vers ladite structure de récupération de charges, et - une seconde lecture de la tension au niveau de la structure de récupération de charges est effectuée après le transfert des charges depuis la diode enterrée vers ladite structure de récupération de charges, le signal d'image correspondant à la différence entre la première lecture et la seconde lecture. L'invention concerne également un circuit de lecture matriciel comprenant une pluralité de structures de circuit de lecture selon l'invention. L'invention concerne également un capteur hybride comprenant un premier substrat sur lequel est formé un circuit de lecture selon l'invention, et un second substrat sur lequel est formée une matrice d'éléments sensibles à un rayonnement électromagnétique constituant les sources de charges extérieures, par exemple des photodiodes. Le circuit de lecture et la matrice d'éléments sensibles peuvent être reliés par une liaison dans une configuration selon la technique de puce retournée. PRESENTATION DES FIGURES35 L'invention sera mieux comprise, grâce à la description ci-après, qui se rapporte à des modes de réalisations et des variantes selon la présente invention, donnés à titre d'exemples non limitatifs et expliqués avec référence aux dessins schématiques annexés, dans lesquels: - les figures la et 1 b, déjà commentées, illustrent des exemples de configurations possibles de capteur hybride, selon la technique de puce retournée ; - les figures 2a, 2b et 2c, déjà commentées, illustrent des exemples de circuit de lecture de la photodiode dans une technologie CMOS, appartenant à l'état de la technique ; - la figure 3 illustre schématiquement une structure de circuit de lecture selon un mode de réalisation possible de l'invention ; - la figure 4 illustre schématiquement le cycle de fonctionnement de la structure de la figure 3 ; - les figures 5 à 9 illustrent schématiquement une structure de circuit de lecture selon des modes de réalisation possibles de l'invention. Dans les figures, les éléments similaires sont désignés par les mêmes références numériques. DESCRIPTION DETAILLEE La description qui va suivre est dans un premier temps faite en référence à une structure de circuit de lecture constituée sur un substrat semi-conducteur de type P. Cependant, l'invention n'est pas limitée à ce mode de réalisation qui ne revêt qu'un caractère illustratif. En référence à la figure 3, la structure de circuit de lecture est réalisée sur un substrat 1 semi-conducteur de type P (P-sub). Le substrat 1 présente différentes régions dopées constituant des éléments de la structure de circuit de lecture. La structure de circuit de lecture actif est destinée à mesurer les charges reçues d'une source de charges 2 extérieure au substrat 1. Cette source de charges 2 est une photodiode réalisée sur un second substrat différent du substrat 1 sur lequel est réalisée la structure de circuit de lecture. Notamment, cette source de charges 2 extérieure peut être réalisée sur un second substrat comme dans les configurations hybrides du type de celles illustrées par les figures la et 1 b. La source de charges 2 extérieure pourrait également être une source de courant d'un autre type qu'une photodiode. Une jonction PN est constituée dans une première région dopée 4 du substrat 1 pour recevoir des charges électriques de la source de charges 2 extérieure au substrat 1. La première région dopée 4 du substrat est dopée N. La source de charges 2 est connectée à la jonction PN d'injection 4, par exemple via un contact d'hybridation 3 formé par une liaison de type soudure, comme dans les exemples des figures la et 1 b. La jonction PN reçoit donc le courant électrique généré par la source de charges 2 extérieure au substrat 1. La première jonction PN est polarisée en direct de manière à pouvoir injecter dans le substrat 1 les charges reçues de la source de charges 2 extérieure au substrat 1. La première jonction PN constitue ainsi une diode d'injection de charges dans le substrat 1. L'injection des charges dans le substrat 1 par la diode d'injection est représentée par des flèches en tirets sur la figure 3. Par la suite, il n'y aura pas de distinction faite entre la diode et la région dopée qui constitue avec le substrat une jonction PN. Dans le cas d'un substrat 1 de type P et d'une première région dopée 4 de type N, les charges injectées sont des électrons, et le nombre d'électrons libres ainsi injectés dans le substrat 1 est proportionnel au produit entre la durée d'injection et le courant électrique circulant entre la photodiode 2 et la première région dopée 4. La structure de circuit de lecture comprend une seconde jonction PN 20 comprenant une seconde région dopée 6 du second type, enterrée dans le substrat, et formant avec celui-ci une diode de collecte enterrée, apte à collecter dans le substrat 1 au moins une partie des charges injectées par la diode d'injection et à accumuler ces charges pendant un cycle d'intégration de charges. La distance entre la seconde région dopée 6 et la première région dopée 4 est 25 inférieure à la longueur de diffusion des électrons dans le substrat 1 à une température nominale d'utilisation, par exemple à 20°C, et est de préférence inférieure à 150 [Inn. La jonction PN formée autour de cette seconde région dopée 6 enterrée et la profondeur de pénétration de la zone de déplétion dans celle-ci dépend du dopage et 30 de la tension de polarisation de la seconde région dopée 6. Quand la zone de déplétion envahit toute cette seconde région dopée 6, il n'y a plus de charges mobiles, c'est-à-dire plus d'électrons libres dans le cas d'une seconde région dopée 6 de type N. La seule charge restante dans cette seconde région dopée 6 est alors la charge fixe, positive dans le cas d'un second type N, laissée par les atomes dopants. La seconde région dopée 6 est enterrée dans le substrat 1 de sorte que la zone de charge d'espace (également appelée zone de déplétion) de la jonction entre ladite seconde région dopée 6 et le substrat 1 n'atteint pas la surface du substrat 1 quand ladite région dopée 6 est dépourvue de charges mobiles. A cet égard, une zone surfacique de dopage 5 du premier type, en l'occurrence P, peut être prévue entre la région dopée 6 de la diode de collecte enterrée et la surface du substrat 1, afin d'empêcher la zone de déplétion d'atteindre cette surface. L'article "Estinnates for Scaling of Pinned Photodiodes" de Alex Krynnski et al., 10 2005 IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors donne de plus amples détails sur ce point. Une fois exempt de charges libres, le potentiel de la seconde région dopée 6 ne varie plus, mais peut toujours attirer des porteurs de charges mobiles, en l'occurrence des électrons dans le cas d'une seconde région dopée N. Ainsi, si des 15 porteurs de charges libres sont générés ou injectés à proximité de cette seconde région dopée 6, ils peuvent y être attirés et fixés. La seconde région dopée 6 peut alors jouer le rôle d'un intégrateur sans charge résiduelle initiale. A l'état initial après le transfert de charges, le potentiel auquel est soumise la seconde région dopée est maximal, et décroît au fur et à mesure de la collecte des charges injectées 20 par la diode d'injection. Par conséquent, la seconde région dopée 6 du second type composant la diode de collecte enterrée est configurée (via son positionnement, ses dimensions et les concentrations de dopants) pour être complètement déplétée à l'issue du transfert de charge vers la structure de récupération de charges. Il est à noter en outre que l'aspect complètement déplété de la seconde région dopée 6 de 25 la diode de collecte enterrée permet de supprimer le bruit KTC. La structure de circuit de lecture comprend également une structure de récupération de charges configurée pour récupérer les charges accumulées dans ladite diode de collecte. A l'instar de l'exemple illustré par la figure 3, cette structure de récupération 30 peut comprendre un noeud de diffusion flottant 7 formé par une région dopée du type N dans le substrat 1, connectée à un dispositif de sortie 8, ladite région dopée de type N présentant une concentration en dopants supérieure à celle de la seconde région dopée 6 de type N formant avec le substrat 1 la diode de collecte enterrée. La structure de récupération de charges comprend également un transistor de 35 transfert de type MOS dont la grille de transfert 9 est située entre ladite diode de collecte enterrée et ledit noeud de diffusion flottant 7. La grille 9 est au-dessus et électriquement isolée du substrat 1 et peut être commandée par un signal de transfert TX pour transférer les charges qui sont accumulées dans la seconde région dopée 6 de la diode enterrée vers la structure de récupération de charges, ici le noeud de diffusion flottant 7. Ainsi qu'illustré par la figure 5, la structure de récupération des charges peut également comprendre une mémoire constituée par une région dopée 15 du second type, i.e. N, formée dans le substrat 1 entre la diode de collecte enterrée et le noeud de diffusion flottant 7 connecté au dispositif de sortie 8. Cette région dopée 15 est enterrée comme la seconde région dopée 6, et à cet effet une zone surfacique de dopage du premier type, i.e. P, isole ladite région dopée 15 de la surface du substrat 1. Une grille 16 de transistor commandée par un signal T1 peut commander le transfert des charges depuis la diode de collecte enterrée vers la mémoire, tandis que la grille 9 du transistor de transfert sert à commander le transfert des charges depuis la mémoire vers le noeud de diffusion flottant 7. Il est à noter que la mémoire présente une concentration en dopant de type N supérieure à celle de la seconde région dopée 6, mais inférieure à celle du noeud de diffusion flottant 7, afin de présenter un gradient de potentiel propre à permettre le transfert des charges. Plusieurs mémoires peuvent être disposées de façon similaire entre la diode de collecte enterrée et le noeud de diffusion flottant 7 connecté au dispositif de sortie 8. Le dispositif de sortie 8, par lequel peut transiter le signal de sortie résultant de la lecture de la tension au niveau de la structure de récupération de charges, peut comprendre un amplificateur 26 et un commutateur de sélection 27 relié à l'amplificateur 26, ledit commutateur de sélection 27 pouvant être sélectivement commandé pour relier la sortie de l'amplificateur 26 à un bus de multiplexage 28. La structure de circuit de lecture comprend également des moyens pour initialiser la structure de récupération de charges avant le transfert de charges, en ramenant le potentiel électrique de ladite structure de récupération de charges à un potentiel initial supérieur au potentiel auquel la seconde région dopée 6 est complètement déplétée (appelé "pinning voltage" en anglais), de sorte que lorsque la grille 9 du transistor de transfert autorise le transfert des charges accumulées dans la seconde région dopée 6 de la diode enterrée. A l'instar de l'exemple illustré par la figure 3, les moyens pour initialiser la 35 structure de récupération de charges peuvent comprendre un transistor d'initialisation dont la grille 10 est située entre le noeud de diffusion flottant 7 et une source de potentiel de référence VDD. La grille 10 est électriquement isolée du substrat et peut être commandée pour amener le potentiel dudit noeud de diffusion flottant 7 audit potentiel initial. La structure peut comprendre une région dopée 12 du premier type formée dans le substrat 1 ( P-Well) qui entoure une région dopée du second type 11 des moyens d'initialisation de la structure de récupération de charges. Cette région dopée 11 du second type est connectée à une source de potentiel de référence VDD, et ladite région 12 du premier type s'étend jusqu'à une région dopée du second type 7 appartenant à la structure de récupération des charges, typiquement le noeud de diffusion flottant 7. La figure 4 illustre le fonctionnement de la structure de circuit de lecture dans le cas où le premier type est le type P, et où le second type est le type N, comme dans l'exemple de la figure 3. Au temps to, qui correspond à la fin du cycle d'intégration précédent, la structure de récupération de charges, c'est-à-dire le noeud de diffusion flottant 7, est initialisée au moyen du signal d'initialisation RST à l'état haut appliqué à la grille du transistor d'initialisation 10. Le transistor d'initialisation devient passant et le noeud de diffusion flottant 7 est alors connecté à la source de potentiel de référence VDD, l'amenant ainsi à un potentiel initial. Ce potentiel initial présente un niveau suffisant pour pouvoir opérer un transfert total des charges collectées par la diode de collecte enterrée 6 lorsqu'un canal électrique relie la diode de collecte à la structure de récupération des charges. Ensuite, à l'instant t1, le signal d'initialisation RST appliqué à la grille du transistor d'initialisation 10 est ramené à un niveau bas, de sorte que le transistor d'initialisation redevienne bloquant. A l'instant t2, le signal de transfert TX appliqué à la grille du transistor de transfert 9 est amené à un niveau haut, de sorte à autoriser le transfert des charges accumulées dans la seconde région dopée 6 de la diode enterrée vers la structure de récupération de charges constituée par le noeud de diffusion flottant 7, par l'établissement d'un canal électrique dans le substrat sous-jacent à la grille du transistor de transfert 9. Les charges collectées dans la seconde région dopée 6 de la diode de collecte sont alors transférées vers le noeud de diffusion flottant 7 en totalité, de sorte que la seconde région dopée 6 est complètement déplétée à l'issue de ce transfert. Comme indiqué plus haut, la zone de déplétion de la jonction PN de la diode enterrée recouvre complètement la seconde région dopée 6. Le potentiel au niveau de celle-ci correspond alors au potentiel dit "pinning voltage", qui dépend de la configuration des dopants. A l'instant t3, le signal de transfert TX appliqué à la grille du transistor de transfert 9 est amené à un niveau bas de sorte à rendre bloquant le transistor de transfert. Un nouveau cycle peut alors commencer, dont les instants to', t1', t2' et t3' correspondent respectivement aux instants to, t1, t2 et t3. Une première lecture du signal via le dispositif de sortie 8 est faite entre les instants t1 et t2, et une seconde lecture est faite après t3. La première lecture renseigne sur le niveau de reset, c'est-à-dire le niveau initial de potentiel atteint par la structure de récupération de charges après son initialisation. Le temps d'intégration, c'est-à-dire de collecte des charges injectées par la diode de collecte enterrée 6, correspond à l'intervalle entre les instants t3 et ty. La différence de tension entre la première lecture et la seconde lecture donne le signal d'image recherché. Il est à noter que les intervalles entre les instants to et t1, ainsi qu'entre les instants t2 à t3, sont très courts, de l'ordre de quelques nanosecondes à quelques microsecondes au maximum, tandis que le temps d'intégration est de l'ordre de quelques nnillisecondes. On constate donc que l'opération de transfert de charges permet des doubles lectures corrélées très rapprochées dans le temps, puisque la première lecture et la seconde lecture interviennent respectivement avant et après le transfert des charges, et ne sont pas séparées par le temps d'intégration comme dans les configurations de l'état de la technique précédemment exposées. L'influence du bruit 1/f est donc réduite par rapport à ces configurations. La figure 6 présente une structure de circuit de lecture similaire à celle de la figure 3, avec cependant la présence d'une zone de confinement 13 formée par une région dopée du premier type formée dans le substrat 1, ladite zone de confinement 13 s'étendant dans la profondeur du substrat 1 au moins en regard de la première région dopée 4 de la diode d'injection. Comme illustré, la zone de confinement 13 peut en outre s'étendre en direction de la surface du substrat 1 jusqu'à la périphérie de la diode d'injection. Cette zone de confinement 13 permet de confiner les charges injectées par la diode d'injection dans une région du substrat 1 dans laquelle ces charges sont susceptibles d'être attirées par la diode enterrée. Dans le cas illustré par la figure 4, cette zone de confinement 13 correspond à un caisson P (- P-Well » en anglais) profond qui laisse cependant libre une région du substrat 1 entre la diode d'injection et la diode enterrée. La figure 7 présente une autre configuration, dans laquelle l'ensemble de récupération 5 de charges comprend une pluralité de secondes régions dopées 6 du second type enterrées dans le substrat 1 formant chacune une diode enterrée avec ledit substrat, apte à capter dans le substrat au moins une partie des charges injectées par la diode commune d'injection, et à accumuler ces charges pendant un cycle d'intégration de charges. Ces diodes enterrées 6 dans le substrat 1 se répartissent autour de la diode d'injection 4, dans différentes directions par rapport à ladite diode d'injection. Ainsi, dans la mesure où les charges injectées par la diode d'injection 4 peuvent être collectées dans les différentes directions où sont disposées ces diodes enterrées 6, il y a moins de pertes, et la collecte des charges injectées s'en trouve améliorée. Afin d'améliorer encore l'injection et la collecte des charges dans le substrat 1, la diode d'injection 4 peut être formée d'une pluralité de premières régions dopées du second type électriquement liées entre elles. De préférence, chacune de ces premières régions dopées étant situées à proximité d'au moins une diode de collecte enterrée 6, c'est-à-dire à une distance inférieure à la longueur de diffusion des électrons dans le substrat 1 à une température nominale d'utilisation, par exemple à 20°C, et de préférence inférieure à 150 [Inn, voire 100 [Inn. Comme visible sur la figure 7, l'ensemble de récupération de charges comprend alors une pluralité de structures de récupération de charges, par exemple des noeuds de diffusion flottants 7, chacun associé à une diode enterrée 6, et connectés ensemble à un même bus 8 pour délivrer le signal de sortie. Pour chaque association entre une structure de récupération de charges et une diode enterrée 6, un transistor de transfert permet de commander le transfert des charges depuis la diode enterrée vers la structure de récupération de charges. Les grilles 10 des transistors de transfert sont commandées par le même signal de transfert TX. La figure 8 présente une autre possibilité pour la structure de circuit de lecture, qui reprend la configuration de la figure 7, dans laquelle le premier type est le type N et le second type est le type P. Il est à noter que la même modification peut être opérée pour les configurations exposées en référence aux figures 3, 5 et 6. En conséquence, le substrat 1 est ici du type N, la première région dopée 4 formant avec le substrat la diode d'injection est de type P, la seconde région dopée 6 formant avec le substrat la diode enterrée est de type P, la structure de récupération présente une région dopée P formant le noeud de diffusion flottant 7, et la zone de confinement 13 est du type N. Dans ce cas, les porteurs de charge injectés par la photodiode 2 extérieure au substrat 1 sont des trous, qui sont ensuite collectés par la diode enterrée puis récupérés par la structure de récupération. Dans cette figure 7, une caractéristique supplémentaire est indiquée, par laquelle un second dispositif de sortie 19 est branché sur la branche d'injection des charges entre la source de charge extérieure 2 et la diode d'injection 4. Ce second dispositif de sortie 19 comprend un amplificateur 26a relié par un commutateur de sélection 27a à un bus de multiplexage 28a, qui peut être distinct ou confondu avec le bus de multiplexage auquel est relié le dispositif de sortie 8. L'impédance d'entrée de l'amplificateur 26a est très grande, idéalement infinie, équivalente à celle d'une grille de transistor MOS. Ce second dispositif de sortie 19 permet une lecture de la tension aux bornes de la diode d'injection et permet ainsi d'obtenir une lecture logarithmique du courant généré par la source de charges extérieure 2 et injecté dans le substrat 1, via la relation exponentielle entre la tension et le courant passant de la source de charge extérieure 2 à la diode d'injection. On obtient alors la possibilité d'un double mode de lecture : linéaire et logarithmique, ce qui améliore la dynamique de la structure de circuit de lecture puisque celle-ci peut répondre à la fois aux faibles et aux fortes expositions lumineuses. Cependant, les tranches (- wafers » en anglais) de type P sont plus populaires en fonderie CMOS. Afin de pouvoir réaliser un circuit de lecture de pixel selon la configuration dans laquelle le premier type est le type N et le second type est le type P, il est possible de prévoir la réalisation de la structure de circuit de lecture dans un caisson de type N faiblement dopé (- LDN-Well » en anglais pour - lightly-doped N-type well »). La figure 9 présente un tel exemple, avec un caisson 14 de type N faiblement dopé formé dans le substrat 1 de type P, dans lequel sont formés l'ensemble des régions dopées évoquées précédemment. L'invention n'est pas limitée au mode de réalisation décrit et représenté aux figures annexées. Des modifications restent possibles, notamment du point de vue de la constitution des divers éléments ou par substitution d'équivalents techniques, sans sortir pour autant du domaine de protection de l'invention. REVENDICATIONS1. Structure de circuit de lecture, constituée sur un substrat semi-conducteur (1) d'un premier type, et destinée à mesurer les charges reçues d'une source de charges (2) extérieure au substrat (1) selon des cycles successifs d'intégration de charges, ladite structure comprenant : - une diode d'injection formée dans le substrat (1) par une première jonction PN comprenant une première région dopée (4) d'un second type du substrat (1) pour recevoir des charges électriques de ladite source de charges extérieure (2), et configurée pour injecter dans le substrat (1) les charges reçues de la source de charges extérieure (2), - une diode de collecte formée dans le substrat (1) par une seconde jonction PN comprenant une seconde région dopée (6) du second type enterrée dans le substrat (1) et apte à collecter dans le substrat (1) au moins une partie des charges injectées par la diode d'injection et à accumuler ces charges pendant un cycle d'intégration, - une structure de récupération de charges (7, 15), configurée pour récupérer les charges accumulées dans ladite diode de collecte, - des moyens pour initialiser la structure de récupération de charges (7,15) à la fin de chaque cycle d'intégration, en ramenant le potentiel électrique de ladite structure de récupération de charges à un potentiel initial. 2. Structure de circuit de lecture selon la revendication 1, dans lequel la structure de récupération de charges (7) comprend un noeud de diffusion flottant (7) formé par une région dopée du second type dans le substrat (1), connectée à un dispositif de sortie (8). 3. Structure de circuit de lecture selon la revendication précédente, dans laquelle les moyens pour initialiser la structure de récupération de charges comprennent un transistor d'initialisation (10) dont la grille, électriquement isolée du substrat (1), est située entre ledit noeud de diffusion (7) et une source de potentiel de référence (VDD), et est adaptée pour être commandée pour amener le potentiel dudit noeud de diffusion (7) audit potentiel initial. 4. Structure de circuit de lecture selon l'une des revendications 2 ou 3, comprenant un transistor de transfert de type MOS dont la grille de transfert (9) est située entre ladite diode enterrée et ledit noeud de diffusion flottant (7), au-dessus et électriquement isolée du substrat (1), et qui est conrirnandable pour transférer les charges collectées dans la seconde région dopée (6) vers le noeud de diffusion flottant (7). 5. Structure de circuit de lecture selon l'une quelconque des revendications précédente, dans lequel la structure de récupération de charges comprend - une mémoire constituée par une région dopée (15) du second type et - un noeud de diffusion flottant (7) formé par une région dopée du second type connectée à un dispositif de sortie (8), ladite mémoire étant formée dans le substrat (1) entre la diode enterrée et le noeud de diffusion flottant (7). 6. Structure de circuit de lecture selon l'une quelconque des revendications précédentes, dans laquelle un dispositif de sortie (19) est branché entre la source de charge extérieure (2) et la diode d'injection afin de permettre une lecture de la tension aux bornes de la diode d'injection et obtenir ainsi une lecture logarithmique du courant passant entre source de charge extérieure (2) et la diode d'injection. 7. Structure de circuit de lecture selon l'une quelconque des revendications précédentes, comprenant une zone de confinement (13) formée par une région dopée du premier type formée dans le substrat (1), ladite zone de confinement (13) s'étendant dans la profondeur du substrat (1) au moins en regard de la première région dopée (4) composant la diode d'injection. 8. Structure de circuit de lecture selon la revendication précédente, dans lequel la zone de confinement (13) s'étend en outre en direction de la surface du substrat (1) jusqu'à la périphérie de la diode d'injection. 9. Structure de circuit de lecture selon l'une quelconque des revendications précédentes, comprenant une région dopée du premier type (12) formée dans le substrat (1) qui entoure une région dopée du second type (11) des moyens d'initialisation, ladite région dopée du second type (11) étant connectée à unesource de potentiel de référence, et ladite région dopée du premier type s'étendant jusqu'à une région dopée du second type appartenant à la structure de récupération des charges (7). 10. Structure de circuit de lecture selon l'une quelconque des revendications précédentes, dans lequel l'ensemble de récupération de charges comprend une pluralité de secondes régions dopées (6) du second type enterrées dans le substrat (1) formant chacune une diode enterrée avec ledit substrat (1), apte à capter dans le substrat au moins une partie des charges injectées par une diode d'injection commune (4), et à accumuler ces charges pendant un cycle d'intégration de charges. 11. Structure de circuit de lecture selon la revendication précédente, dans laquelle la diode d'injection est formée d'une pluralité de premières régions dopées du second type électriquement liées entre elles. 12. Structure de circuit de lecture selon l'une quelconque des revendications précédentes, dans laquelle la seconde région dopée (6) de la diode de collecte enterrée est configurée pour être complètement déplétée à l'issue du transfert de charge vers la structure de récupération de charges (7). 13. Procédé de fonctionnement d'une structure de circuit de lecture selon l'une quelconque des revendications précédentes, dans lequel - une première lecture de la tension au niveau de la structure de récupération de charges est effectuée après l'initialisation de ladite structure de récupération de charges et avant le transfert des charges depuis la diode enterrée vers ladite structure de récupération de charges, et - une seconde lecture de la tension au niveau de la structure de récupération de charges est effectuée après le transfert des charges depuis la diode enterrée vers ladite structure de récupération de charges, le signal d'image correspondant à la différence entre la première lecture et la seconde lecture. 14. Circuit de lecture matriciel comprenant une pluralité de structures de circuit de lecture selon l'une des revendications 1 à 12.35 15. Capteur hybride comprenant un premier substrat sur lequel est formé un circuit de lecture selon la revendication précédente, et un second substrat sur lequel est formée une matrice d'éléments sensibles à un rayonnement électromagnétique constituant les sources de charges extérieures (2).5