FR 3002397 A1 20140822 FR 1300385 A 20130220 La présente invention concerne un procédé et un dispositif de synchronisation à verrouillage rapide d'une chaîne d'horloges, utilisable notamment dans le cadre des applications nécessitant un grand nombre de ces horloges. Ces applications sont par exemple les grands réseaux d'antennes pour la guerre électronique ou la radioastronomie, mais aussi les réseaux de télécommunications synchrones (SDH, Synchronous.Digital Hierarchy) ou rendus synchrones (ethernet synchrone), et en règle générale les systèmes impliquant un besoin de datation précise d'événements. Dans ce type d'applications, les différentes horloges, distantes, doivent être synchronisées avec une grande précision, et doivent présenter un faible bruit de phase, y compris basse fréquence. L'architecture utilisée pour la synchronisation est idéalement une distribution arborescente afin de permettre un nombre minimal de noeuds entre l'horloge maître (source) et l'horloge de bout de chaîne. En effet, dans l'art existant, chaque noeud contient typiquement une boucle à verrouillage de phase (PLL), asservissant l'horloge locale sur le signal entrant, « nettoyant » celui-ci du bruit accumulé (notamment haute fréquence) durant la transmission depuis le noeud précédent. Ce nettoyage s'effectue cependant dans les limites de la bande passante de la PLL: en deçà, le bruit de phase présent sur le signal entrant est conservé, la PLL introduisant de plus son propre bruit (essentiellement basse fréquence, la PLL étant typiquement basée sur un oscillateur à quartz). L'accumulation du bruit de phase basse fréquence dégrade alors la précision le long de la chaîne. Ledit bruit de phase peut être réduit en diminuant la bande passante de la boucle, mais le temps nécessaire avant l'atteinte de l'équilibre (typiquement après un saut de phase) augmente alors en raison inverse. Dans l'art existant, le chaînage d'un grand nombre de noeuds implique un temps de verrouillage du système grossièrement Proportionnel au nombre de noeuds, et inversement proportionnel à la bande passante. Un compromis est fait entre le bruit de phase basse fréquence et le temps mis par le système pour atteindre l'équilibre après un saut de phase. L'exigence de stabilité de l'asservissement global (c'est-à-dire la stabilité de la dernière PLL par rapport à l'horloge maître) impose également des contraintes sévères sur la conception des PLL et/ou sur le nombre maximum de noeuds pouvant être chaînés. L'invention concerne notamment l'introduction d'une information de phase 5 externe dans les PLL. Celle-ci est constituée de l'accumulation de l'erreur de phase « instantanée » des PLL antérieures, et permet de lever les contraintes de conception des PLL, ainsi que d'accélérer l'atteinte de l'équilibre après un saut de phase. L'invention suppose en préalable l'existence d'un lien de communication entre les différents éléments du réseau (typiquement synchrone), ce qui est déjà 10 généralement le cas dans les applications visées. Par rapport à l'art existant, à temps de verrouillage global (celui du dernier noeud) constant, la bande passante des PLL peut être réduite, limitant de fait la gigue de phase basse fréquence (« jitter » basse fréquence) et / ou autorisant le 15 chaînage d'un nombre notablement plus élevé de noeuds dans une chaîne. De plus, les contraintes imposées aux PLL des noeuds pour assurer la stabilité du système sont réduites à celles requises pour assurer la stabilité de chaque PLL prise individuellement. 20 Après un rappel des principes utilisés dans l'ait existant, la description qui suit détaille les caractéristiques et avantages de l'invention, avec une application notamment dans les réseaux de télécommunications. Sont annexées les figures suivantes : - La Figure 1 donne le schéma synoptique général d'une PLL 25 - La Figure 2 donne le schéma synoptique d'une PLL « mixte » avec mesure numérique de la phase - La Figure 3 donne le modèle de la PLL dans le domaine numérique La Figure 4 donne le modèle de bruit utilisé pour la PLL dans le domaine numérique 30 La Figure 5 donne le principe de base du procédé - La Figure 6 donne le principe du procédé avec intégration des compensations de temps de propagation de l'information - La Figure 7 donne le synoptique du dispositif élémentaire complet Le principe de base du fonctionnement d'une PLL dans le cadre d'une régénération d'horloge est rappelé Figure 1. Il s'agit d'un asservissement assurant le maintien en phase de la sortie d'un oscillateur commandé (1) (noté VCO, Voltage-Controlled Oscillator) par rapport à une référence externe, de fréquence fo . On suppose pour simplifier que le VCO, en l'occurrence un VCXO (VoltageControlled Crystal Oscillator), voire plutôt un OCXO (Oven-Controlled Crystal Oscillator) dans l'application envisagée, travaille à cette même fréquence fo (pas de facteur de division dans la boucle). Dans le cas contraire, les différentes expressions données dans la suite sont à normaliser pour tenir compte du facteur de division. Dans les applications de réseaux d'antennes, notamment, on choisira typiquement une fréquence élevée (par exemple 100 MHz) pour minimiser le bruit de phase large bande en sortie, surtout si l'horloge est utilisée en tant qu'oscillateur local ou pour piloter directement des convertisseurs analogique-numérique. La boucle de retour de l'asservissement est assurée par le comparateur de phase (2) qui fournit la différence de phase « instantanée » au filtre de boucle (3) dont la sortie commande le VCXO. La fonction de transfert en boucle fermée de l'asservissement correspond à celle d'un filtre passe-bas de fréquence de coupure fc , atténuant d'autant plus les composantes spectrales du signal de sortie du comparateur de phase qu'elles sont de fréquence élevée. Dans les applications considérées, la bande passante fc de la PLL est supposée très faible (typiquement quelques Hertz à quelques dizaines de Hertz) ; le bruit de phase en sortie du VCXO est alors le bruit propre du VCXO au-delà de la bande passante, et celui de la référence à fo en deçà. La faible bande passante autorise l'usage d'un comparateur de phase délivrant une valeur numérique précise, notamment par la moyenne d'un grand nombre de mesures élémentaires de faible résolution mais à cadence élevée. Pour fixer les choses, on suppose que le comparateur de phase fournit une valeur « instantanée moyennée » de la phase, échantillonnée à la cadence fs , telle que fo >> fs >> fc ( fs est de l'ordre de quelques kHz typiquement). On suppose également que le VCXO est commandé par la sortie d'un convertisseur numérique-analogique, réalisant une PLL mixte analogique/numérique qui est représentée Figure 2. La fréquence de comparaison élevée (f0 de l'ordre de 100 MHz) autorise une estimation précise de la phase relative (en pratique du retard relatif) des deux signaux notamment en utilisant des circuits logiques, par moyenne de mesures pendant chaque période fs . La mesure peut être menée par exemple par un échantillonnage à haute cadence des deux signaux à comparer (typiquement à 1 GHz par une horloge indépendante), et détermination grossière de la phase par comptage du nombre de cycles séparant les fronts montants des deux signaux. L'utilisation d'une horloge indépendante (les deux signaux sont échantillonnés à toutes les phases possibles pendant le temps de rbesure) et d'un moyennage important (par exemple 10000 mesures pour f=10 kHz et fo =100 MHz) permet d'obtenir une bonne précision, typiquement inférieure au degré (soit un décalage inférieur à 30 ps pour une fréquence de comparaison de 100 MHz). Cette méthode s'adapte à moindre coût aux cas où le signal de référence est un train de données (par exemple codé en Manchester pour effectuer au moins une mesure à chaque symbole). Le filtre de boucle (4), qui opère à la fréquence d'échantillonnage fs , intègre la mesure de phase et génère la commande (numérique) du VCXO, transmise par le convertisseur numérique-analogique (CNA) (5) après filtrage passe-bas antirepliements (6). En pratique le filtre de boucle peut éventuellement être, au moins en partie, analogique, auquel cas il est confondu avec le filtre passe-bas du CNA. L'intégrateur, notamment, impliquant des constantes de temps élevées, est construit de manière plus simple et plus stable en numérique. Le comparateur de fréquence éventuel, utilisé notamment pour le verrouillage initial, n'est pas discuté ici : on considère la PLL en tant qu'asservissement de phase en régime linéaire, permettant l'étude du bruit. En passant dans le domaine numérique, cette PLL peut être modélisée comme présenté par la Figure 3, où la fonction de transfert des différents ( . 27-1- f éléments est considérée en z, avec z = exp j fs i En négligeant la fonction de transfert du filtre passe-bas de sortie du CNA ainsi que la fréquence de coupure de la commande du VCXO, et en considérant un retard de traitement global de D cycles à fs , la fonction de transfert de la boucle (hors filtre de boucle) est : Z-D 1 ' V (Z)= 27r K vcxo f° où KVCXO est le gain relatif du VCXO , s (variation relative de la fréquence pour une variation de +1 de la commande, elle-même limitée dans un domaine, [0;1] par exemple). Soit H (z) la fonction de transfert du filtre de boucle. La fonction de transfert en boucle ouverte de l'asservissement, de l'entrée vers la phase de sortie du VCXO, est : W(z)= V(z)H(z) La fonction de transfert en boucle fermée de l'asservissement est donc: W (z) G(z)= 1+ w(z) L'asservissement est stable si les zéros de 1 + W (z) restent dans le disque unité, une marge suffisante devant être assurée pour compenser l'incertitude sur le paramètre externe Kvcxo, le cas échéant. Un modèle de bruit de cette PLL est donné Figure 4. On note v(n) le bruit de phase global (supposé additif) au cycle n, avant injection dans le filtre de boucle. On note y f R (n) le bruit de phase apporté par la référence On note lifm (n) le bruit de phase (typiquement blanc) apporté par la mesure de phase elle-même On note yi 0 (n) le bruit de phase du VCXO lui-même (en boucle ouverte). On note jiv (n) le bruit de phase apporté par le bruit additif sur la commande de l'oscillateur (bruit de quantification du CNA,...). Soit bv (n) ce bruit additif sur la commande du VCXO, son apport sur le bruit de mesure est: Ç n-1 (n) = Kvcxo (k) J s k=0 On a au total: v (n) R(n)± m (n) 0 (n) v (n) Dans le système rebouclé, on a, en notation fréquentielle: elf(z)= (z)+Vm (z)-Vo(z)-egv (z)-W(z)V(z), avec Vv (z) =27z Kvcx f° by (z) ° s 1-z soit encore v(z)= YIR(z)+y1M(z)-ybO(z)-.y1V(z) 1+ W(z) Alternativement, le bruit de phase en sortie du VCXO, vs , est donné par: YJs(z)= v(z)H(z)v(z)± (z)l- t/Jv (z) Soit vs (z)- G(z)(vR (z)± YM (z))±(1-G(z))(vo (z) -E vv (z)) Les bruits non associés au VCXO (référence et mesure) sont filtrés par le gain de boucle G(z). Dans la bande passante de la boucle, on a G(z) 1, le bruit de phase externe au VCXO est donc intégralement transmis. La fréquence de coupure est à garder aussi faible que possible, le bruit de phase « naturel » (en boucle ouverte) du VCXO local étant considéré inférieur à celui de la source externe après mesure. On suppose que la sortie du VCXO est retransmise à la PLL du noeud suivant, dont elle devient donc la référence. Cette transmission ajoute également un bruit supplémentaire. En supposant des PLL identiques pour l'exposé, on en déduit que, pour le noeud C du réseau (C = O..N -1, où _Arc est le nombre de noeuds dans la chaîne), la fonction de transfert de l'asservissement vis-à-vis de l'horloge maître 5 est : W (z) _1+ W(z) Si G(z) est un simple filtre passe-bas par exemple ( C+1 G(z) Cette structure de chaînage d'horloge de l'art existant implique donc un contrôle précis de la fonction de transfert de chaque PLL pour éviter les instabilités et voit un bruit de phase basse fréquence (dans la bande passante des PLL) croître avec le nombre de noeuds. A noter que l'intégration du bruit de phase dans une bande de fréquences donnée donne le « jitter » temporel, notion plus utilisée en télécommunications. Le procédé objet de l'invention permet, par communication d'un noeud à l'autre de la mesure de phase cumulée des noeuds précédents, de supprimer les contraintes portant sur les fonctions de transfert des PLL et de réduire le temps de réaction à un saut de phase depuis l'horloge maître, approximativement à celui d'une PLL élémentaire. Ce faisant, on autorise une réduction considérable de la bande passante des PLL, et la puissance totale du bruit de phase accumulé d'un noeud à l'autre est considérablement réduite. Son principe de base est présenté Figure 5. Il .repose sur l'utilisation d'une PLL « mixte » décrite plus haut, utilisant un convertisseur numérique-analogique pour la commande du VCXO. A chaque cycle d'échantillonnage (à fs ), au noeud 20 C, la mesure de phase est sommée avec l'erreur cumulée fournie par le noeud C -1, injectée dans le filtre de boucle et transmise au noeud C +1. La transmission de l'horloge et des données au noeud suivant peut se faire ou non avec le même lien physique. On suppose l'existence d'un protocole réseau (par exemple PTP sous 25 ethernet) ou la fourniture externe de données permettant à chaque noeud de connaître l'heure « absolue » de l'horloge maître avec une précision suffisante, soit notablement inférieure à Ts =1/ fs (typiquement inférieure à quelques dizaines de microsecondes). Les temps minimal et maximal de propagation de l'information de phase, cumulés depuis l'horloge maître jusqu'au niveau du noeud 30 sont également connus. Le temps de propagation de l'information est supérieur au temps de propagation de l'horloge, car il intègre la latence de traitement des messages dans le réseau (construction des messages, mise en paquet,...). On note Tm/1\7(C) et T(C) ces temps pour le noeud C, TmIN et TmAx ces temps pour le dernier noeud de la chaîne. Ces valeurs intègrent les incertitudes éventuelles sur la mesure. On suppose enfin le temps T connu de tous les noeuds, et TmAx (C ± 1) connu du noeud C. On a typiquement TimiN TmAx dans un réseau de type commuté (un canal de communication peut être ouvert pour la transmission des informations de phase), alors que TmIN et TmAx peuvent être très différents dans un réseau non déterministe (de type ethernet par exemple). Dans ce type de réseau, les incertitudes sont augmentées jusqu'à obtenir une très faible probabilité de sortir de 10 la fourchette (par exemple 1/1000). Pour l'exposé, on pose également TmAx (0) = TMIN (0) = O. S'il existe un noeud C tel que TmIN (C) approche ou dépasse Ts = 1/fs , on impose que la fréquence d'échantillonnage soit diminuée pour conserver un fonctionnement simplement modélisable. 15 Cas 7tZL4X La mesure de phase différentielle au noeud C est: cço(n)= c«n)- C-1(n), Avec 1«n)-= 0 phase de la référence externe, et c(n) phase de la sortie du VCXO du noeud C (point de référence pour la mesure de phase) par rapport à l'horloge maître. Le déphasage moyen (fixe) apporté par le temps de transmission de l'horloge d'un noeud à l'autre est supposé nul dans la modélisation, pour éviter l'inclusion d'un terme constant dans les équations, sans importance dans le calcul du bruit de phase. On définit la mesure de phase compensée par: c9,(n)= c9(n)+ c-i9,(n\ ) avec °ço'(n)= °ço(n) soit c9,(n). kg,(n)= C(n)_l(n) qui représente donc l'écart k=0 de phase entre le noeud C et l'horloge maître, est injecté dans le filtre de boucle. Cette mesure cço'(n) est transmise numériquement à l'étage suivant. Dans ce procédé, l'erreur de phase injectée dans le filtre de boucle de chaque PLL est directement l'erreur par rapport à l'horloge maître. La fonction de transfert en boucle fermée de chaque PLL est donc égale à celle de l'asservissement global depuis l'horloge maître jusqu'à ce niveau, soit, en supposant toujours les PLL identiques: cGG(z) La condition de stabilité est donc ici celle d'une PLL simple. Le calcul du bruit de phase donne le même résultat que pour l'art existant : 2 c Z G(z)2 k+1 2 G(z)c+1 (z) w(z). ev(z) (z) Contrairement à l'art existant, la fonction de transfert G(z) peut ici avoir une bande passante notablement plus faible, le temps de réaction de l'ensemble des PLL à un saut de phase étant quasiment identique. La puissance totale du bruit de phase retransmis par le procédé est alors très faible par rapport à celle de l'art existant. En deçà de la fréquence de coupure permise par le procédé, la puissance de bruit de phase est la même que pour l'art existant, excepté au 5 niveau du « pic » de gain situé un peu avant la fréquence de coupure. La valeur de ce pic devrait être limitée en ajustant les paramètres de chaque PLL, de la même manière que pour l'art existant. Cependant, les exigences imposées par la stabilité (marge de phase) sont plus faibles, car portant uniquement sur la fonction de transfert d'une unique PLL locale et non plus sur une chaîne, ce qui facilite sa 10 conception. Cas T T s Afin de permettre une modélisation suffisamment simple dans les conditions 15 où T est proche de ou supérieur à Ts, on introduit dans le modèle de la transmission d'horloge des cellules de retard (une période d'échantillonnage par cellule) dans les liaisons longues. Soit NA(C)=LT mAx (C) f s le nombre de cycles de retard cumulés jusqu'au noeud C. Soit NA le nombre total de cellules ajoutées, c'est-à-dire NA=NA(Ne). Pour conserver un calcul autorisant des 20 fonctions de transfert identiques pour toutes les PLL, on introduit des cellules de retard dans la mesure de phase de chaque PLL, de manière à ce que la référence soit vue avec un retard constant de NA périodes d'échantillonnage par toutes les PLL (voir figure), avec une erreur maximale de une période d'échantillonnage (équivalente à celle du cas précédent). On se ramène alors au cas précédent en 25 introduisant un terme Z-N A dans la fonction de transfert élémentaire en boucle ouverte W(z), c'est-à-dire en faisant passer le terme de latence D à D+NA. fs Tant que D+NA reste faible (plus précisément tant que reste D+NA notablement supérieur à la bande passante), la fonction de transfert des PLL reste assimilable à celle obtenue par un filtre sans retard. Si NA augmente trop, la marge de phase diminue et la stabilité des PLL est mise en cause. La seule possibilité est alors de réduire la bande passante des PLL. La Figure 6 montre le synoptique général du système dans cette 5 configuration. Un protocole réseau spécifique peut permettre la détermination automatique des cellules de retard dans les différents noeuds, ainsi que d'autres paramètres de fonctionnement, par exploration du réseau si nécessaire. La limitation du nombre de noeuds est ici imposée par le temps de transfert de 10 l'information le long de la chaîne (hors une éventuelle limite du bruit de phase à très basse fréquence, dans la bande passante des PLL). La borne minimale est alors donnée par l'étendue géographique du réseau, et non plus par un nombre maximal de noeuds. Pour une bande passante de 5 Hertz, par exemple, on peut s'imposer une limite de temps de transfert d'environ 10 ms (1 /100 Hz). Celui-ci 15 correspond à une étendue physique d'au plus 1000 kilomètres en pratique, avant de devoir passer dans un régénérateur de très faible bande passante, qui réinitialisera la phase cumulée à son propre signal d'erreur. Les régénérateurs eux-mêmes peuvent constituer leur propre cascade à avance de phase, la faible bande passante de leur boucle autorisant alors des portées décuplées. Le retard 20 de propagation de l'horloge, inférieur à celui de l'information utile, compense en partie le déphasage de la fonction de transfert. Cas Tua (C) TAIN (C) Ts 25 Dans les conditions où il existe au moins un noeud C tel que TmAx (C) - TmIN (C) est proche de ou supérieur à Ts , la transmission de l'information de phase se fait avec un temps de transmission très variable, le noeud pouvant par exemple recevoir deux mesures dans le même cycle. Il suffit alors par exemple d'émettre chaque information de phase avec une « étiquette » 30 identifiant le numéro (dans le référentiel de l'horloge maître) du cycle pour lequel l'information est destinée. A la réception, l'ajout d'un simple tampon élastique (FIFO, First In First Out) permet de stocker l'information jusqu'à atteindre la date de son utilisation. On se ramène alors au cas précédent, et on autorise la simulation « quasi-déterministe » de la synchronisation globale du système. Cet étiquetage temporel de l'information et l'utilisation de tampons élastiques 5 permettent également d'assurer la resynchronisation constante de l'ensemble du système dans le cas général, et apporte une tolérance aux pannes et erreurs de transmission (un protocole avec répétition des messages en cas de perte est supposé inutile ici, en raison de la faible durée de vie utile de l'information transmise). On peut alors admettre par exemple des pertes de paquet, ou des 10 temps de transmission ponctuellement hors limites (réseaux non déterministes). La stratégie en cas de perte est typiquement la réutilisation de la valeur du cycle précédent. En cas d'absence prolongée des données de phase (panne de l'équipement précédent par exemple), et sans autre référence, le noeud maintient la dernière information de phase connue. Au recouvrement de la liaison, une 15 procédure de verrouillage est activée si l'écart de phase est trop important. Cette procédure est hors cadre, dépendante de l'application ; elle peut par exemple requérir de limiter la vitesse de variation maximale de la phase de sortie (cas des grands réseaux de télécommunications), ou au contraire exiger un verrouillage aussi rapide que possible (utilisation locale, type réseaux d'antennes par 20 exemple). Par ailleurs, afin de permettre un fonctionnement en panachant des dispositifs de fréquences différentes (plus exactement intégrant des PLL gérant des facteurs de division pour utiliser des VCXO de fréquences différentes), l'erreur de phase transmise d'un étage à l'autre doit être normalisée pour une fréquence 25 particulière (par exemple 10 MHz), et devient donc en fait une durée. A réception, chaque noeud se charge alors de convertir la valeur de temps en valeur de phase adaptée à sa fréquence de travail interne. Si les données temporelles (TmiN et T ) réelles ne sont pas disponibles, elles peuvent être en général facilement majorées, ce qui autorise un 30 fonctionnement (non optimisé) avec une valeur NA relativement importante. La contrainte imposée par une telle latence limite alors le nombre de noeuds dans la chaîne. L'ordre de grandeur est d'une centaine pour f=10 kHz et une bande passante de 10 Hz, en imposant un simple retard constant supplémentaire de 1 cycle (100 ps) par noeud (cette limite s'entend toujours hors bruit de phase très basse fréquence). La connexion d'un nouvel élément (ou d'une sous-chaîne) à une chaîne existante requiert idéalement une reconfiguration des paramètres de retard. L'utilisation d'un protocole réseau spécifique permet la reconfiguration efficace des paramètres de la chaîne, par exemple en imposant la modification globale des retards à un instant déterminé (numéro d'étiquette), afin de limiter les perturbations d'ensemble (qui restent minimes, équivalentes à la perte d'un paquet d'information de phase). L'accès à l'heure absolue et au temps de transit maximal d'un noeud à l'autre avec une précision raisonnable, par exemple via un protocole de type PTP (IEEE1588) sur un réseau ethernet synchrone, permet d'optimiser le fonctionnement et de maximaliser le nombre de noeuds. Le nombre maximal de noeuds augmente avec la vitesse de transfert de l'information et avec la période d'échantillonnage utilisée pour la mesure de phase (elle-même grande devant l'inverse de la bande passante des PLL des noeuds). L'exigence de stabilité de l'asservissement limite la latence de traitement et l'introduction des retards de compensation du temps de propagation de l'information (paramètre D+ NA). Lors de la phase de configuration, la valeur de la fréquence d'échantillonnage fs peut être optimisée, c'est-à-dire réduite au minimum acceptable en fonction de la structure de la chaîne à gérer. Le dispositif au coeur du procédé, la PLL « mixte » avec ses interfaces de communication (revoir la Figure 2), est typiquement construit à partir d'un FPGA (Field-Programmable Gate Array), d'un convertisseur numérique-analogique, et d'un OCXO (oscillateur à très bas bruit de phase) avec une commande de réglage de la fréquence par tension externe. Les interfaces d'entrée-sortie pour l'horloge et les données peuvent être communes (horloge transportée par les données) ou non. La nature exacte des interfaces est fonction du type de réseau utilisé pour le transport des données. La Figure 7 résume le synoptique du dispositif élémentaire complet. Une application possible de l'invention est la synchronisation de chaînes d'horloges distantes comprenant de très nombreux noeuds comme les réseaux de télécommunications isochrones de type SDH, avec une gigue de phase (« jitter ») basse fréquence très réduite par rapport à l'art existant, et pouvant permettre de diminuer le nombre de régénérateurs nécessaires. La condition posée est de disposer de liens de communication entre noeuds suffisamment rapides (quelques centaines de kbits/s typiquement) pour transmettre l'information de phase d'un noeud à l'autre. Par exemple, une phase accumulée codée sur 32 bits à la cadence f= i0 kHz, plus 8 bits pour un étiquetage des mesures modulo 256, représentent un débit net de 400 kbits/s, largement négligeable devant les débits 15 moyens des réseaux actuels. Pour un réseau plus commun dans le domaine industriel, comme l'ethernet synchrone, le dispositif de synchronisation pourrait remplacer le sous-système gérant l'asservissement en fréquence, placé dans le circuit d'interface au support physique (PHY). Les PHY gérant l'ethernet synchrone intègrent généralement un 20 contrôleur IEEE1588 (protocole PTP), qui devrait alors être modifié pour permettre la transmission de l'erreur de phase et la remontée des informations de temps de propagation, à défaut de gestion logicielle. Avec une bande passante de PLL très faible, les spécifications en bruit de phase basse fréquence du VCXO de l'existant pourraient devoir être durcies pour assurer la stabilité. 25 REVENDICATIONS1 - Procédé permettant l'asservissement en pliase d'une chaîne d'horloges distantes interconnectées par un réseau de communication, caractérisé par la - propagation de la mesure d'erreur de phase courante des boucles à verrouillage de phase numériques (PLL) internes des horloges élémentaires via le réseau de communication, afin d'autoriser un verrouillage rapide de l'ensemble et/ou simplifier les contraintes de réalisation pour assurer la stabilité du système. 2 - Procédé selon la revendication 1, caractérisé en ce qu'il utilise les données fournies par le ou les protocoles du réseau de communications, notamment l'heure absolue et les temps minimal et maximal de propagation de l'information, pour permettre la détermination automatique des paramètres de fonctionnement. 3 - Dispositif élémentaire pour la mise en oeuvre du procédé de la revendication 1 ou de la revendication 2, caractérisé en ce qu'il comporte un comparateur de phase (2) numérique dans l'implémentation des PLL des 20 horloges. 4 - Procédé selon la revendication 1, caractérisé en ce qu'il utilise une fréquence variable pour l'échantillonnage de la mesure de phase dans les PLL numériques, optimisée pour la configuration courante de la chaîne d'horloges, 25 c'est-à-dire réduite au minimum acceptable en fonction de la structure de la chaîne à gérer.