FR 2999835 A1 20140620 FR 1262053 A 20121214 STRUCTURE D'ATTENUATION DE BRUIT D'UNE FONCTION LOGIQUE COMBINATOIRE DESCRIPTION DOMAINE TECHNIQUE La présente invention concerne de manière générale les fonctions de logique combinatoire. Plus précisément, elle concerne une structure d'atténuation de bruit d'une fonction logique combinatoire. ÉTAT DE LA TECHNIQUE ANTÉRIEURE Les circuits logiques réalisés selon la technologie CMOS sont aujourd'hui de plus en plus petits. Cette réduction d'échelle a un impact négatif sur la fiabilité des systèmes électroniques et les rend plus assujettis aux erreurs. L'une des causes en est que la miniaturisation des composants s'accompagne d'une réduction de la tension d'alimentation pour limiter la dissipation thermique. Cette réduction de tension d'alimentation implique une réduction de la marge de bruit des signaux. Ces circuits logiques sont donc sensibles au bruit, que ce soit le bruit des signaux d'entrée ou le bruit intrinsèque des circuits. Parmi les techniques connues pour résoudre ce problème, la structure dite MAS MRF (d'après l'anglais Master and Slave - Markov Random Field) est notamment décrite dans les documents intitulés « Optimizing noise-immune nanoscale circuits using principles of Markov random fields » et « Designing nanoscale logic circuits based on Markov random fields » de K. Nepal, R.I. Bahar, J. Mundy, W.R. Patterson et A. Zalavsky, ainsi que dans le document intitulé « Design and implementation of costeffective probabilistic-based noise-tolerant VLSI circuits» de i-Chyn Wey, You-Gang Chen, Chang-Hong Yu, An-Yeu Andy Wu et Jie Chen. Cette technique repose sur une approche probabiliste, visant à maximiser la probabilité conjointe de combinaisons entrées-sorties valides. La figure 1 représente une telle structure pour une porte logique de type « non-et » 1 dont on souhaite réduire la sensibilité au bruit. La porte 1 comporte deux entrées recevant respectivement des signaux xo et xl. Les éléments suivants sont utilisés pour la réduction de bruit. La sortie de la porte 1 est reliée à l'entrée d'un premier inverseur 2. Les signaux complémentaires xo * et xi* sont appliqués aux entrées d'une porte « non-ou » 3 dont la sortie est reliée à l'entrée d'un deuxième inverseur 4. L'ensemble constitué des portes 1 et 3 et des inverseurs 2 et 4 forme un circuit maître. La sortie du premier inverseur 2 est reliée à une première entrée d'une deuxième porte de type « non-et» 5. La sortie de la porte 5 est reliée à l'entrée d'un troisième inverseur 6 dont la sortie délivre le signal de sortie complémentaire x2* correspondant au signal de sortie complémentaire débruité de la porte 1. La sortie du deuxième inverseur 4 est reliée à une première entrée d'une troisième porte de type « non-et» 7. La sortie de la porte 7 est reliée à l'entrée d'un quatrième inverseur 8 dont la sortie délivre le signal de sortie direct x2 correspondant au signal de sortie direct débruité de la porte 1. La sortie de la porte « non-et» 5 est en outre reliée à une seconde entrée de la porte « non-et » 7 et la sortie de la porte « non-et » 7 est en outre reliée à une seconde entrée de la porte « non-et » 5. L'ensemble constitué des portes « non-et » 5 et 7 et des inverseurs 6 et 8 forme un circuit esclave. Ce type de structure est efficace pour réduire le bruit, mais présente un certain nombre d'inconvénients. Cette structure est spécifique à une porte de type « non-et ». Si on souhaite l'appliquer à une autre porte, il faudra modifier le circuit maître, c'est-à-dire remplacer la porte « non-ou » et le premier inverseur par d'autres éléments spécifiques à cette autre porte. Cette structure n'est donc pas générique. Cette structure s'applique à une porte logique élémentaire, et non à une fonction logique plus complexe impliquant un ensemble de portes logiques. Cela implique qu'il faut multiplier les structures de ce type dans un circuit de logique combinatoire pour en atténuer significativement le bruit. Cette structure a un coût en terme matériel, du fait des composants supplémentaires qu'elle nécessite. En effet, l'implémentation du circuit de la figure 1 nécessite en pratique vingt-huit transistors, et ce pour réduire le bruit d'une seule porte logique. Cette structure utilise les signaux de sortie direct et complémentaire de la porte logique dont elle réduit le bruit. Elle doit donc générer à son tour les signaux direct et complémentaire débruités. EXPOSÉ DE L'INVENTION L'invention vise à résoudre les problèmes de la technique antérieure en fournissant une structure d'atténuation de bruit pour une fonction logique combinatoire, caractérisée en ce qu'elle comporte : Un inverseur dont une entrée est reliée à une sortie de la fonction logique, Une première porte logique de type « non-et » dont une première entrée est reliée à une sortie de l'inverseur, et dont une sortie forme la sortie de la structure délivrant le signal direct de la fonction logique après atténuation de bruit, Une seconde porte logique de type « non-et » dont une première entrée est reliée à la sortie de la fonction logique et dont une sortie est reliée à une seconde entrée de la première porte logique de type « non-et », La sortie de la première porte logique de type « non-et» étant reliée à une seconde entrée de la seconde porte logique de type « non-et ». Grâce à l'invention, il est possible d'atténuer le bruit d'un signal de sortie d'une fonction logique combinatoire en lui associant la structure d'atténuation de bruit, et ce quelle que soit cette fonction. La structure selon l'invention est générique. Pour un circuit logique donné dont on veut atténuer le bruit, il n'est pas nécessaire d'associer la structure selon l'invention à chaque porte logique du circuit logique. Au contraire, il est possible de placer la structure selon l'invention en quelques points bien choisis pour atténuer le bruit. La structure d'atténuation de bruit nécessite un nombre restreint de composants. Le coût en terme matériel ainsi que la surface utilisée sont donc limités. Selon une caractéristique préférée, une sortie de la seconde porte logique de type « non-et» délivre le signal complémentaire de la fonction logique après atténuation de bruit. La structure d'atténuation de bruit n'utilise que les signaux d'entrée directs de la fonction logique dont elle réduit le bruit. Il n'est pas indispensable qu'elle génère le signal de sortie complémentaire débruité. Cependant la structure selon l'invention peut générer ce signal si nécessaire. Selon des caractéristiques alternatives, la structure d'atténuation de bruit s'applique à une porte logique ou à une fonction logique combinatoire comportant un ensemble de portes logiques assemblées pour réaliser la fonction. L'invention concerne aussi un circuit logique combinatoire incorporant au moins une structure d'atténuation de bruit pour une fonction logique combinatoire telle que précédemment présentée. Le circuit logique combinatoire présente des avantages analogues à ceux précédemment présentés. BRÈVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages apparaîtront à la lecture d'un mode de réalisation préféré donné à titre d'exemple non limitatif, décrit en référence aux figures dans lesquelles : La figure 1 représente une structure pour réduire le bruit d'une porte logique de type « non-et » selon la technique antérieure, La figure 2 représente une structure d'atténuation de bruit pour une fonction logique selon un premier mode de réalisation de la présente invention, La figure 3 représente un deuxième mode de réalisation de structure d'atténuation de bruit selon la présente invention, La figure 4 représente un troisième mode de réalisation de structure d'atténuation de bruit selon la présente invention, Les figures 5a et 5b représentent un exemple de mise en oeuvre de la présente invention dans un circuit logique combinatoire, La figure 6 représente un exemple de mise en oeuvre de la présente invention dans un circuit logique combinatoire. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS La figure 1 a déjà été décrite et commentée dans le préambule de la présente demande. Selon un mode de réalisation préféré représenté à la figure 2, une fonction logique 10 est associée à une structure de fonction logique combinatoire pour réduire le bruit de la fonction logique 10. La fonction logique 10 comporte n entrées, où n est un entier, recevant respectivement des signaux xo à xn_i. On ne considère ici que des signaux directs, puisque seuls les signaux directs sont utilisés pour mettre en oeuvre l'invention. La fonction logique 10 comporte au moins une sortie. On souhaite réduire le bruit du signal de sortie xn qu'elle délivre. La sortie de la fonction logique 10 est reliée à une entrée d'un inverseur 11. La sortie de l'inverseur 11 est reliée à une entrée d'une première porte logique de type « non-et» 12. Une sortie de la première porte logique de type « non-et» 12 délivre un signal direct xn*, qui est le résultat de la fonction logique 10 après réduction de bruit. La sortie de la fonction logique 10 est également reliée à une entrée d'une seconde porte logique de type « non-et » 13. Une sortie de la seconde porte logique de type « non-et» 13 est reliée à une seconde entrée de la première porte logique de type « non-et» 12. La sortie de la première porte logique de type « non-et» 12 est reliée à une seconde entrée de la seconde porte logique de type « non-et» 13. La sortie de la seconde porte logique de type « non-et» 13 délivre le signal complémentaire xn * après réduction de bruit. Cette sortie n'est utilisée que si ce signal est utile dans le circuit de logique combinatoire qui englobe la structure selon l'invention. Selon un deuxième mode de réalisation représenté à la figure 3, la fonction logique à laquelle est appliquée la structure d'atténuation de bruit selon l'invention est une porte logique de type « non-et » 100. La porte logique 100 comporte deux entrées recevant respectivement des signaux xo et xl. Elle comporte également une sortie délivrant un signal de sortie x2 que l'on souhaite débruiter. La sortie de la porte logique de type « non-et» 100 est reliée à la structure précédemment décrite. La structure d'atténuation de bruit est identique à celle décrite en référence à la figure 2. Elle comporte un inverseur et deux portes de type « non-et» auxquels les mêmes références numériques 11, 12 et 13 qu'a la figure 2 ont été affectées. La structure d'atténuation de bruit délivre en sortie le signal x2 qui correspond au signal de sortie de la porte logique de type « non-et» 100 dont le bruit est atténué. Elle délivre également le signal complémentaire x2* qui correspond au signal de sortie complémentaire de la porte logique de type « non-et» 100 dont le bruit est atténué. Selon un troisième mode de réalisation représenté à la figure 4, la fonction logique à laquelle est appliquée la structure d'atténuation de bruit selon l'invention est une porte logique de type « ou-exclusif» 101. La porte logique 101 comporte deux entrée recevant respectivement des signaux xo et xl. Elle comporte également une sortie délivrant un signal de sortie x2 que l'on souhaite débruiter. La sortie de la porte logique de type « ou-exclusif» 101 est reliée à la structure précédemment décrite. La structure d'atténuation de bruit est identique à celle décrite en référence à la figure 2. Elle comporte un inverseur et deux portes de type « non-et» auxquels les mêmes références numériques 11, 12 et 13 qu'a la figure 2 ont été affectées. La structure d'atténuation de bruit délivre en sortie le signal x2 qui correspond au signal de sortie de la porte logique de type « non-ou» 101 dont le bruit est atténué. Elle délivre également le signal complémentaire x2* qui correspond au signal de sortie complémentaire de la porte logique de type « ou-exclusif» 101 dont le bruit est atténué. La structure d'atténuation de bruit selon l'invention peut être appliquée à tout type de porte logique ainsi qu'a tout circuit logique composé d'un ensemble de portes logiques. La figure 5a représente un circuit logique combinatoire comportant trois fonctions logiques F1, F2 et F3. La fonction F1 comporte une sortie et délivre un signal de sortie X1 à des entrées respectives des fonctions logiques F2 et F3. Les fonctions logiques F2 et F3 délivrent respectivement en sortie des signaux X2 et X3 On suppose que le signal de sortie X1 est bruité et que cela perturbe le fonctionnement de la fonction logique F3. Dans ces conditions, on met en oeuvre l'invention selon la figure 5b. La structure d'atténuation de bruit selon l'invention est insérée entre la sortie de la fonction F1 et l'entrée de la fonction F3. La structure selon l'invention reçoit en entrée le signal X1 et délivre en sortie un signal X1* qui correspond au signal X1 dans lequel le bruit a été atténué. La figure 6 représente un autre circuit logique combinatoire dans lequel est appliquée la structure d'atténuation de bruit selon l'invention. Ce circuit logique comporte neuf entrées recevant respectivement des signaux xo à x8. Il comporte également trois sorties délivrant respectivement des signaux yo à y2. Il comporte deux sous-circuits SC1 et SC2 identiques. Bien entendu, le nombre de sous-circuits peut-être différent et ils peuvent ne pas être identiques. Le premier sous-circuit SC1 réalise une fonction logique. Il comporte six portes de type « non-et» assemblées pour réaliser la fonction logique et reçoit les signaux x4 à x8. Ce premier sous-circuit délivre deux signaux de sortie x10 et x11. On suppose que ces signaux sont bruités et on applique donc à chacune des deux sorties la structure d'atténuation de bruit selon l'invention. Les deux structures d'atténuation sont identiques à celle décrite en référence à la figure 2. Elles délivrent respectivement des signaux xio* et xn* qui correspondent aux signaux x10 et x11 dans lesquels le bruit a été atténué. Le signal xio* est un des signaux d'entrée du second sous-circuit SC2 qui reçoit également les signaux d'entrée xo à x4. Le second sous-circuit SC2 comporte deux sorties qui délivrent les signaux Vo et \file signal de sortie y2 est le signal xn*.5 REVENDICATIONS1. Structure d'atténuation de bruit pour une fonction logique combinatoire (10), caractérisée en ce qu'elle comporte : Un inverseur (11) dont une entrée est reliée à une sortie de la fonction logique, Une première porte logique de type « non-et» (12) dont une première entrée est reliée à une sortie de l'inverseur (11), et dont une sortie forme la sortie de la structure délivrant le signal direct de la fonction logique après atténuation de bruit, Une seconde porte logique de type « non-et» (13) dont une première entrée est reliée à la sortie de la fonction logique (10) et dont une sortie est reliée à une seconde entrée de la première porte logique de type « non-et » (12), La sortie de la première porte logique de type « non-et» (12) étant reliée à une seconde entrée de la seconde porte logique de type « non-et » (13). 2. Structure d'atténuation de bruit pour une fonction logique combinatoire selon la revendication 1, caractérisée en ce que la sortie de la seconde porte logique de type « non-et » (13) délivre le signal complémentaire de la fonction logique après atténuation de bruit. 3. Structure d'atténuation de bruit pour une fonction logique combinatoire selon la revendication 1 ou 2, caractérisée en ce que la fonction logique est une porte logique (100, 101). 4. Structure d'atténuation de bruit pour une fonction logique combinatoire selon la revendication 1 ou 2, caractérisée en ce que la fonction logique combinatoire comporte un ensemble (SC1, 5C2) de portes logiques assemblées pour réaliser la fonction. 5. Circuit logique combinatoire incorporant au moins une structure d'atténuation de bruit pour une fonction logique combinatoire selon l'une quelconque des revendications précédentes.5