FR 3005205 A1 20141031 FR 1353841 A 20130426 B12567 - 12-GR2-1015 1 CAPTEUR D'IMAGE À GAIN DE CONVERSION MULTIPLE Domaine La présente demande concerne les capteurs d'image, et vise plus particulièrement un capteur CMOS à gain de conversion multiple. Exposé de l'art antérieur D'une manière classique, un capteur d'image CMOS comprend des pixels disposés en matrice, selon des lignes et des colonnes. Chaque pixel comporte une photodiode utilisée en inverse, dont la capacité de jonction est déchargée par un photo-courant en fonction d'une intensité lumineuse reçue. A la fin d'une période dite d'acquisition d'image ou d'intégration, avant et après laquelle le pixel est réinitialisé par rechargement de sa photodiode, les charges photogénérées accumulées dans la photodiode sont transférées sur un noeud capacitif de lecture du pixel. La mesure du niveau d'éclairement reçu par le pixel s'effectue en mesurant le potentiel du noeud de lecture. La capacité du noeud de lecture conditionne la sensibilité du pixel aux variations de niveaux d'éclairement. Plus la capacité du noeud de lecture est petite, plus le facteur ou gain de conversion de charge en tension du pixel, en volts par électron, est élevé, et inversement. Ainsi, un noeud de B12567 - 12-GR2-1015 2 lecture de faible capacité permet de discriminer relativement aisément de faibles variations de luminosité, notamment dans des conditions de faible éclairement, mais peut en revanche ne pas être capable de recevoir la totalité des charges photogénérées dans la photodiode en cas de fort éclairement. Inversement, un noeud de lecture de grande capacité permet de mesurer des niveaux de luminosité élevés, mais ne permet pas de discriminer aisément des faibles variations de niveau luminosité, notamment en cas de faible éclairement. On a déjà proposé des capteurs d'image dans lesquels la capacité du noeud de lecture d'un pixel peut être ajustée pendant le fonctionnement du capteur, ce qui permet d'adapter le gain de conversion de charges en tension du pixel, et donc sa sensibilité et l'étendue de sa plage dynamique, en fonction des conditions de luminosité. Il existe toutefois un besoin d'améliorer certains aspects des capteurs à capacité de lecture ajustable existants. Résumé Ainsi, un mode de réalisation prévoit un capteur d'image comprenant une matrice de pixels ayant chacun : un noeud d'accumulation couplé à un noeud capacitif de lecture par un transistor de transfert ; et un transistor de connexion couplant le noeud de lecture du pixel à un noeud intermédiaire du pixel, dans laquelle, chaque pixel a son noeud intermédiaire couplé à un noeud d'application d'un potentiel de réinitialisation par un transistor de réinitialisation, et des pixels distincts ont leurs noeuds intermédiaires respectifs connectés ensemble par une piste conductrice de connexion. Selon un mode de réalisation, chaque pixel comprend en 30 outre un transistor monté en source suiveuse dont une grille est connectée au noeud de lecture du pixel. Selon un mode de réalisation, chaque pixel comprend en outre un transistor de sortie couplant une source du transistor monté en source suiveuse à une ligne de sortie. B12567 - 12-GR2-1015 3 Selon un mode de réalisation, les pixels de la matrice sont répartis en groupes de pixels, les pixels d'un même groupe ayant leurs noeuds intermédiaires respectifs connectés ensemble par une même piste de connexion, et les pistes de connexion de groupes distincts n'étant pas connectées entre elles. Selon un mode de réalisation, chaque groupe de pixels comprend deux ou trois pixels. Selon un mode de réalisation, les pixels d'un même groupe sont situés sur une même colonne de la matrice. Selon un mode de réalisation, les pixels d'un même groupe sont juxtaposés deux à deux dans la matrice. Selon un mode de réalisation, des pistes de connexion de groupes distincts sont couplées deux à deux par un transistor. Selon un mode de réalisation, chaque pixel comprend un photodiode dont la cathode est connectée au noeud d'accumulation du pixel. Un autre mode de réalisation prévoit une méthode de capture d'une image à l'aide d'un capteur du type susmentionné, comprenant un cycle de lecture d'un pixel courant du capteur, ce cycle comprenant une étape de connexion du noeud capacitif de lecture du pixel courant à au moins un noeud capacitif de lecture d'un autre pixel du capteur. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma électrique d'une portion 30 d'un exemple d'un capteur d'image ; la figure 2 est un schéma électrique d'une portion d'un mode de réalisation d'un capteur d'image ; la figure 3 est un schéma électrique d'une portion d'une variante de réalisation du capteur d'image de la figure 35 2 ; et B12567 - 12-GR2-1015 4 la figure 4 est un schéma électrique d'une portion d'une autre variante de réalisation du capteur d'image de la figure 2. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures. De plus, seuls les éléments utiles à la compréhension des modes de réalisation décrits ci-après ont été détaillés. En particulier, les divers éléments périphériques que peut comporter un capteur d'image, en plus d'une matrice de pixels (décodeur de ligne et de colonne, circuit de lecture, circuit de contrôle, unité de traitement de signal, etc.) n'ont pas été détaillés, les modes de réalisation décrits étant compatibles avec les éléments périphériques usuels d'un capteur d'image, moyennant, le cas échéant, quelques adaptations mineures à la portée de l'homme de l'art. On notera que dans la présente description, lorsque des architectures de pixels ou de matrices de pixels sont décrites, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une piste conductrice, et le terme "couplé" pour désigner une liaison électrique via un composant intermédiaire, par exemple un transistor. La demande de brevet français N°1161869 (numéro de dépôt), précédemment déposée par la demanderesse, ainsi que la demande de brevet US correspondante N°13711037 (numéro de dépôt), décrivent un capteur d'image dans lequel, pour augmenter la capacité du noeud de lecture d'un pixel en cas de forte luminosité, il est prévu, pendant la période de conversion en tension des charges accumulées dans la photodiode du pixel, de connecter le noeud de lecture du pixel à au moins un autre noeud de lecture d'un autre pixel du capteur, qui n'est pas en cours d'utilisation pendant cette période. En effet, classiquement, lors de l'acquisition B12567 - 12-GR2-1015 d'une image à l'aide d'une matrice de pixels CMOS, les pixels ne sont pas tous lus en même temps, de sorte que, lors de l'étape de conversion en tension des charges accumulées dans la photodiode d'un pixel du capteur, ou pixel courant, les noeuds 5 de lecture de certains autres pixels du capteur ne sont pas en cours d'utilisation, et peuvent donc être connectés au noeud de lecture du pixel courant pour augmenter sa capacité (et donc diminuer son facteur de conversion de charges en tension). La figure 1 est un schéma électrique d'une portion d'un exemple d'un capteur d'image du type décrit dans les demandes de brevet antérieures susmentionnées, qui correspond à la figure 4 de ces demandes de brevet antérieures. La figure 1 représente une portion d'une matrice AP11 de pixels du capteur d'image, ainsi qu'un circuit de lecture du capteur, référencé RC sur la figure. Comme cela est représenté sur la figure, la matrice AP11 comprend des pixels PI,j disposés selon des lignes RI de rang i et des colonnes Cj de rang j. Sur la figure, seuls quatre pixels Pi+1,j, Pi+2,j, et Pi+3,j, appartenant respectivement à des lignes Ri, Ri+1, Ri+2 et Ri+3 et à une même colonne Cj, ont été représentés, ainsi qu'une ligne de sortie CLj allouée à la colonne C. Chaque pixel comprend un photodétecteur PS, une photodiode dans l'exemple représenté, un noeud d'accumulation NO formé par la cathode de la photodiode, et un noeud capacitif de lecture Ni. Le noeud Ni est couplé au noeud NO par l'intermédiaire d'un transistor de transfert II, à un noeud de potentiel VS, par exemple un noeud de potentiel d'alimentation haute, par l'intermédiaire d'un transistor de réinitialisation RI, et à une ligne de sortie CLj par l'intermédiaire d'un transistor FI monté en source suiveuse et d'un transistor de sortie OT. Le circuit de lecture RC est connecté aux lignes de sortie CLj, et fournit des potentiels V(Ni)1,j représentatifs des potentiels des noeuds capacitifs Ni des différents pixels des colonnes Cj. B12567 - 12-GR2-1015 6 Le noeud capacitif Ni a une capacité représentée sur la figure en traits pointillés, sous la forme d'un condensateur IC, qui peut être une capacité intrinsèque du noeud Ni, par exemple, si le noeud Ni comprend une région diffusée flottante (région semiconductrice dopée). Le noeud NO, le transistor II, et le noeud Ni forment ensemble des moyens de conversion de charges en tension, ou un circuit de conversion de charges en tension. Dans l'exemple de la figure 1, chaque pixel comprend en outre un transistor de connexion CT qui couple son noeud capacitif Ni au noeud capacitif Ni d'un pixel d'une ligne de rang inférieur situé sur la même colonne que le pixel considéré. Dans l'exemple représenté, le pixel i+3,j a un transistor de connexion CT qui couple son noeud Ni au noeud Ni du pixel Pi+2,j, le pixel i+2,j a un transistor de connexion CT qui couple son noeud Ni au noeud Ni du pixel Pi+1,j, le pixel Pi+1,j a un transistor de connexion CT qui couple son noeud Ni au noeud Ni du pixel Pi,j, et ainsi de suite. Un décodeur de lignes, non représenté, fournit à chaque pixel des signaux de contrôle TS, RS, OS et CS. Sur la figure 1, les signaux de contrôle appliqués aux différents pixels sont différentiés par leur rang i, de TSi, RSi, OSi et CSi pour le pixel Pi,j à TSi+3, RSi+3, O5i+3 et CSi+3 pour le pixel Pi+3,j. Le signal TS est un signal de transfert appliqué sur une grille du transistor de transfert II, le signal RS est un signal de réinitialisation appliqué sur une grille du transistor de réinitialisation RI, le signal OS est un signal de lecture appliqué sur une grille du transistor de sortie ou de contrôle de lecture OT, et le signal CS est un signal de connexion appliqué sur une grille du transistor de connexion CT, pour connecter le noeud capacitif Ni du pixel considéré au noeud capacitif du pixel de la même colonne et de rang i inférieur auquel il est couplé. D'une manière classique, lors de l'acquisition d'une 35 image, les pixels sont initialisés, intégrés et lus ligne par B12567 - 12-GR2-1015 7 ligne, selon des cycles de commande se chevauchant. Tous les pixels d'une ligne sélectionnée, ou ligne courante, sont initialisés, intégrés et lus en même temps lors d'un cycle d'acquisition de ligne. Les pixels de la ligne suivante (dans 5 l'ordre de parcours des lignes du capteur), sont initialisés, intégrés et lus lors d'un cycle de commande qui chevauche partiellement le cycle de commande de la ligne courante, avec un décalage temporel prédéterminé par rapport au cycle de commande de la ligne courante. La lecture des pixels d'une ligne est 10 effectuée par l'intermédiaire du circuit de lecture RC, via les différentes lignes de sortie de colonne CLi du capteur. Lorsqu'une image a été capturée, une unité de traitement de signal (non représentée) analyse les différents potentiels V(Ni)1,j lus sur les noeuds capacitifs Ni des 15 différents pixels PI,j, et décide si, lors de la capture d'image suivante, les noeuds capacitifs Ni doivent être connectés à un ou plusieurs noeuds capacitifs d'un ou plusieurs pixels de rang i inférieur dans la matrice, pour augmenter leur capacité. A titre d'exemple, si les différents potentiels V(Ni)1,j sont 20 élevés et proches d'une valeur de saturation, l'unité de traitement peut décider de connecter le noeud capacitif de chaque pixel au noeud capacitif d'un pixel de rang i immédiatement inférieur (i-1) dans la matrice, pour augmenter sa capacité. Si les différents potentiels V(Ni)1,j restent élevés 25 et proche de la valeur de saturation lorsque l'image suivante est capturée, ou après plusieurs captures d'image, l'unité de traitement peut décider de connecter le noeud Ni de chaque pixel a un noeud capacitif additionnel d'un pixel de rang encore inférieur (i-2) dans la matrice. 30 Il serait souhaitable de pouvoir améliorer le comportement des capteurs d'image à capacité de lecture ajustable existants, et plus particulièrement celui des capteurs à noeuds de lecture interconnectables du type décrit en relation avec la figure 1. En particulier, il serait souhaitable de 35 pouvoir disposer d'un capteur d'image à noeuds de lecture B12567 - 12-GR2-1015 8 interconnectables se comportant mieux que les capteurs existants dans les conditions de faible luminosité. Dans des conditions de faible luminosité, on souhaite que la capacité du noeud de lecture Ni de chaque pixel soit faible, pour avoir un coefficient de conversion de charges en tension élevé. Or, la capacité du noeud de lecture Ni d'un pixel est d'autant plus grande que le nombre de transistors connectés à ce noeud Ni est élevé. En effet, les capacités de grille et/ou de source/drain des transistors connectés au noeud Ni, à savoir les transistors II, RI, FI et CT dans l'exemple de la figure 1, s'ajoutent à la capacité du noeud Ni. De plus, plus la longueur des pistes conductrices connectées au noeud Ni est élevée, plus la capacité du noeud Ni est élevée. Dans l'exemple de la figure 1, la piste conductrice reliant le noeud Ni d'un pixel Pi, j au drain du transistor CT du pixel Pi+1,j, contribue aussi à augmenter de façon significative la capacité du noeud Ni du pixel Pi,j. En d'autres termes, dans l'exemple de la figure 1, la présence des éléments de connexion couplant les noeuds de lecture Ni les uns aux autres entraîne une augmentation de la capacité intrinsèque du noeud Ni de chaque pixel, même lorsque ces éléments de connexion ne sont pas activés pour connecter plusieurs noeuds Ni ensemble. Il serait souhaitable de pouvoir disposer d'une 25 matrice de pixels dans laquelle : - le noeud de lecture de chaque pixel peut être connecté à au moins un noeud de lecture d'un autre pixel de la matrice, pour diminuer le coefficient de conversion de charges en tension du pixel ; et 30 - les éléments de connexion couplant les noeuds de lecture les uns aux autres n'entraînent pas ou peu (par rapport aux structures existantes) d'augmentation de la capacité intrinsèque du noeud de lecture de chaque pixel, lorsqu'ils ne sont pas activés pour connecter des noeuds de lecture ensemble. B12567 - 12-GR2-1015 9 La figure 2 est un schéma électrique d'une portion d'un mode de réalisation d'un capteur d'image dans lequel le noeud de lecture d'un pixel peut être connecté à au moins un noeud de lecture d'un autre pixel pour diminuer le gain de conversion de charges en tension du pixel. La figure 2 représente une portion d'une matrice AP21 de pixels du capteur, ainsi qu'un circuit de lecture RC du capteur. Comme cela est représenté sur la figure, la matrice AP21 comprend des pixels P'i,j disposés selon des lignes R'1 de rang i et des colonnes C'j de rang j. Sur la figure, seuls quatre pixels P'i,j, P'i+1,j, P'i+2,j, et P'i+3,j, appartenant respectivement à des lignes R'i, R'i+1, R'i+2 et R'i+3 et à une même colonne C'j, ont été représentés, ainsi qu'une ligne de sortie CLj allouée à la colonne C'j. Chaque pixel comprend un photodétecteur PS, une photodiode dans l'exemple représenté, un noeud d'accumulation NO formé par la cathode de la photodiode, et un noeud capacitif de lecture Ni. Le noeud Ni est couplé au noeud NO par l'intermédiaire d'un transistor de transfert II, et à un noeud n2 par l'intermédiaire d'un transistor de connexion CT, le noeud n2 étant lui-même couplé à un noeud de potentiel VS par l'intermédiaire d'un transistor de réinitialisation RI. On notera que les modes de réalisation décrits ne se limitent pas au présent exemple dans lequel un même potentiel de référence VS est appliqué sur les drains des transistors FI et RI. Le noeud Ni est en outre couplé à la ligne de sortie CLj par l'intermédiaire d'un transistor FI monté en source suiveuse et d'un transistor de sortie ou de contrôle de lecture OT. Dans cet exemple, le transistor FI a une grille connectée au noeud Ni, un drain recevant le potentiel VS, et une source connectée à un drain du transistor OT, qui a lui-même une source connectée à la ligne de sortie CL. A titre d'exemple, le transistor TT a une source connectée à la cathode de la photodiode PS (noeud NO), et un drain connecté au noeud Ni, le transistor CT a une source connectée au noeud Ni et un drain connecté au noeud n2, et le transistor RI a une source connectée au noeud n2 et un drain B12567 - 12-GR2-1015 10 connecté au noeud de potentiel VS. Le circuit de lecture RC est connecté aux lignes de sortie CLj, et fournit des potentiels V'(N1)I,j représentatifs des potentiels des noeuds capacitifs Ni des différents pixels des colonnes C'j. Le noeud capacitif Ni a une capacité représentée sur la figure en traits pointillés, sous la forme d'un condensateur IC, qui peut être une capacité intrinsèque du noeud Ni, par exemple, si le noeud Ni comprend une région diffusée flottante (région semiconductrice dopée). Le noeud NO, le transistor II, 10 et le noeud Ni forment ensemble des moyens de conversion de charges en tension, ou un circuit de conversion de charges en tension. Le transistor TT peut être une simple grille de transfert entre une première région semiconductrice formant le noeud NO, et une deuxième région semiconductrice formant le 15 noeud Ni, plutôt qu'un transistor complet avec sa propre région de source et sa propre région de drain. Selon un aspect des modes de réalisation décrits, le noeud n2 de chaque pixel de la matrice, ou point milieu de l'association en série des transistors CT et RI du pixel, est 20 connecté à au moins un autre noeud n2 d'un autre pixel du capteur, par une piste conductrice lct. Dans l'exemple de la figure 2, le noeud n2 de chaque pixel est connecté au noeud n2 d'un pixel voisin, situé sur la même colonne et sur une ligne de rang immédiatement inférieur ou immédiatement supérieur. Dans 25 l'exemple représenté, le noeud n2 du pixel P'i,j est connecté au noeud n2 du pixel P'i+1,j par une première piste conductrice lct, le noeud n2 du pixel P'i+2,j est connecté au noeud n2 du pixel P'i+3,j par une deuxième piste conductrice lct non connectée à la première piste -ct, et ainsi de suite. 30 Un décodeur de lignes, non représenté, fournit à chaque pixel des signaux de contrôle TS, RS, OS et CS. Sur la figure 1, les signaux de contrôle appliqués aux différents pixels sont différentiés par leur rang i, de TSi, RSi, OS i et CSi pour le pixel P'i,j à 15i+3, RSi+3, O5i+3 et CSi+3 pour le 35 pixel P'i+3,j. Le signal TS est un signal de transfert appliqué B12567 - 12-GR2-1015 11 sur une grille du transistor de transfert II, le signal RS est un signal de réinitialisation appliqué sur une grille du transistor de réinitialisation RI, le signal OS est un signal de lecture appliqué sur une grille du transistor de sortie OT, et le signal CS est un signal de connexion appliqué sur une grille du transistor de connexion CT. Lors de l'acquisition d'une image, les pixels sont initialisés, intégrés et lus ligne par ligne, selon des cycles de commande se chevauchant. Tous les pixels d'une ligne sélectionnée, ou ligne courante, peuvent être initialisés, intégrés et lus en même temps lors d'un cycle d'acquisition de ligne. Les pixels de la ligne suivante (dans l'ordre de parcours des lignes du capteur), peuvent être initialisés, intégrés et lus lors d'un cycle d'acquisition de ligne qui chevauche partiellement le cycle d'acquisition de la ligne courante, avec un décalage temporel prédéterminé par rapport au cycle de commande de la ligne courante. A titre d'exemple, les lignes du capteur sont lues par ordre de rang i croissant. La lecture des pixels d'une ligne est effectuée par l'intermédiaire du circuit de lecture RC, via les différentes lignes de sortie de colonne CLj du capteur, tous les pixels d'une même colonne C'j étant reliés à une même ligne de sortie CLj et les pixels de colonnes distinctes étant reliés à des lignes de sortie CLJ distinctes dans cet exemple. Lorsqu'une image a été capturée, une unité de traitement de signal (non représentée) analyse les différents potentiels V'(N1)I,J lus sur les noeuds capacitifs Ni des différents pixels PYI,J, et décide si, lors de la capture suivante, les capacités des noeuds de lecture Ni doivent être augmentées. D'autres critères de décisions peuvent toutefois être utilisés. Par exemple, la décision peut être prise en fonction des réglages du dispositif et s'appliquer à toute la matrice et pour toutes les captures d'images effectuées par la matrice. A titre de variante, dans certaines applications, on peut prévoir de capturer des images en alternant des captures à B12567 - 12-GR2-1015 12 faible gain de conversion et des captures à gain de conversion plus élevé. Pour augmenter la capacité du noeud de lecture d'un pixel (par exemple le pixel P'jj) lors de la phase de 5 conversion en tension des charges photogénérées dans ce pixel, on peut prévoir de connecter le noeud Ni de ce pixel au noeud Ni du pixel voisin auquel il est couplé (dans l'exemple le pixel Pour cela, le transistor de connexion CT du pixel en cours de lecture (le pixel P'i,j), ainsi que le transistor de 10 connexion CT du pixel voisin auquel il est couplé (le pixel P'i+1,j) peuvent être rendu passant. Il en résulte que la capacité du noeud Ni du pixel en cours de lecture (le pixel est augmentée de la capacité du noeud Ni du pixel voisin (le pixel P'i+1,j) ainsi que de la capacité de la ligne de 15 connexion lct reliant les deux pixels. Pour augmenter, mais dans une moindre mesure, la capacité du noeud de lecture Ni du pixel en cours de lecture (le pixel P'i,j), on peut aussi prévoir de rendre passant le transistor de connexion CT de ce pixel, mais de maintenir à 20 l'état bloqué le transistor de connexion CT du pixel voisin auquel il est couplé (le pixel P'i+1,j). Il en résulte que la capacité du noeud Ni du pixel en cours de lecture (le pixel est augmentée de la seule capacité de la ligne de connexion lct reliant les deux pixels. 25 La décision d'augmenter ou non la capacité du noeud de lecture Ni des pixels est communiquée à un circuit de contrôle (non représenté) et est exécutée par ce circuit lors du cycle de lecture suivant. A titre d'exemple, si les différents potentiels 30 V'(N1)I,J sont élevés et proches d'une valeur de saturation, l'unité de traitement peut décider d'augmenter la capacité du noeud de lecture de chaque pixel de la seule capacité de la ligne lct reliant le pixel à un pixel voisin. Si les potentiels V'(N1)I,J restent élevés et proche de la valeur de saturation 35 lorsque l'image suivante est capturée, ou après plusieurs B12567 - 12-GR2-1015 13 captures d'image, l'unité de traitement peut décider d'augmenter la capacité du noeud de lecture de chaque pixel de la capacité de la ligne lct et de la capacité du noeud de lecture Ni du pixel voisin auquel il est couplé. Les potentiels V'(N1)I,J peuvent par exemple être comparés à des seuils, et l'unité de traitement externe peut décider de connecter le noeud Ni d'un pixel à la seule piste conductrice lct si les potentiels V'(N1)I,J sont supérieurs à un premier seuil, ou à la piste lct et au noeud de lecture Ni du pixel voisin auquel il est couplé si les potentiels V'(N1)I,J sont supérieurs à un second seuil supérieur au premier seuil. Lorsque l'on choisit d'augmenter la capacité du noeud de lecture Ni d'un pixel donné du capteur, par exemple en cas de forte luminosité, on peut prévoir de maintenir le transistor de connexion CT de ce pixel à l'état passant pendant tout le cycle de lecture du pixel, ou au moins pendant la ou les éventuelles phases de réinitialisation des noeuds Ni et NO, la ou les éventuelles réinitialisations des noeuds Ni et NO étant alors effectuées par l'intermédiaire du transistor de réinitialisation RI. Lorsque l'on choisit de ne pas augmenter la capacité du noeud de lecture Ni d'un pixel donné du capteur, par exemple en cas de faible luminosité, on peut prévoir de maintenir le transistor de réinitialisation RI à l'état passant pendant tout le cycle de lecture du pixel, ou au moins pendant la ou les éventuelles phases de réinitialisation des noeuds NO et Ni, de façon à reporter le potentiel VS de réinitialisation sur le noeud n2 du pixel. La ou les éventuelles réinitialisations des noeuds NO et Ni du pixel peuvent alors être effectuées par l'intermédiaire du transistor de connexion CT du pixel. Un avantage du mode de réalisation décrit en relation avec la figure 2 est que dans chaque pixel de la matrice, lorsque le transistor de connexion CT du pixel est à l'état bloqué, par exemple lorsque la luminosité est faible, le noeud de lecture Ni du pixel ne "voit", c'est-à-dire n'est directement B12567 - 12-GR2-1015 14 connecté, qu'à trois transistors (les transistors II, CT et FI), contre cinq (les transistors II, RI, CT et FI du pixel et le transistor CT d'un pixel voisin) dans l'exemple de la figure 1. En outre, dans le mode de réalisation de la figure 2, lorsque le transistor de connexion CT du pixel est bloqué, le noeud de lecture Ni du pixel ne "voit" pas la piste conductrice (lct) couplant le noeud Ni du pixel au noeud Ni d'un pixel voisin, contrairement à l'exemple de la figure 1. Ainsi, dans le mode de réalisation de la figure 2, les éléments de connexion couplant deux à deux les noeuds de lecture Ni de pixels distincts n'entraînent pas ou peu (par rapport aux architectures existantes) d'augmentation de la capacité intrinsèque du noeud de lecture Ni de chaque pixel, lorsque ces éléments de connexion ne sont pas activés pour connecter ensemble des noeuds de lecture de pixels distincts. Le mode de réalisation de la figure 2 permet en particulier d'obtenir un gain de conversion plus élevé, et donc une meilleure sensibilité, notamment en cas de faible luminosité, que les capteurs à noeuds de lecture interconnectables existants. Un autre avantage du mode de réalisation de la figure 2 est qu'il est compatible avec des méthodes de lecture usuelles de pixels (moyennant les éventuelles adaptations susmentionnées lors des phases de réinitialisation), par exemple des méthodes du type décrit dans les demandes de brevet antérieures susmentionnées de la demanderesse, et en particulier des méthodes du type décrit en relation avec la figure 6 des demandes de brevet antérieures susmentionnées, dans lesquelles, lorsque des noeuds de lecture Ni de pixels distincts sont connectés ensemble (par exemple en cas de forte luminosité), le potentiel des noeuds Ni interconnectés est lu par l'intermédiaire de plusieurs transistors de sortie OT distincts, connectés en parallèle à une même ligne de sortie CL. Ceci permet une lecture plus rapide du potentiel du noeud de lecture, et permet en outre de réduire le bruit de lecture. B12567 - 12-GR2-1015 15 Un autre avantage du mode de réalisation de la figure 2 est qu'il est compatible avec la mise en oeuvre de méthodes d'acquisition d'image par moyennage ou regroupement de pixels, couramment désignées dans la technique par le terme d'origine anglo-saxonne "binning", dans lesquelles des charges photo-générées accumulées dans des photodiodes de pixels distincts sont transférées simultanément sur un même noeud de lecture pour être converties en tension. La figure 3 est un schéma électrique d'une portion d'une variante de réalisation du capteur d'image de la figure 2. La figure 3 représente une portion d'une matrice AP31 de pixels du capteur d'image, ainsi qu'un circuit de lecture RC du capteur. Comme cela est représenté sur la figure, la matrice AP31 comprend des pixels P'i,j disposés selon des lignes R'1 de rang i et des colonnes C'j de rang j. Sur la figure, seuls quatre pixels P'i,j, P'i+1,j, P'i+2,j, et P'i+3,j, appartenant respectivement à des lignes R'i, R'i+1, R'i+2 et R'i+3 et à une même colonne C'j, ont été représentés, ainsi qu'une ligne de sortie CLj allouée à la colonne C'j. Dans cet exemple, les pixels de la matrice AP31 sont similaires ou identiques aux pixels de la matrice AP21 de la figure 2. La matrice de pixels AP31 de la figure 3 diffère de la matrice de pixels AP21 de la figure 2 essentiellement par les 25 chemins de connexion entre pixels. Dans la matrice AP21 de la figure 2, des pixels sont connectés deux à deux via leurs noeuds n2, par paire de pixels voisins. Dans la matrice AP31 de la figure 3, les pixels sont connectés trois par trois. Plus particulièrement, dans la matrice AP31 de la figure 3, les 30 pixels sont connectés par groupes de trois pixels consécutifs d'une même colonne C'j, via des pistes conductrices lct reliant entre eux les noeuds n2 des pixels de chaque groupe. Dans l'exemple représenté, le noeud n2 du pixel P'i,j est connecté aux noeud n2 des pixel P'i_i,j et P'i-2,j (non représentés) par 35 une première piste conductrice -ct, le noeud n2 du pixel P'i+3,j B12567 - 12-GR2-1015 16 est connecté aux noeuds n2 des pixels P'i+2,j et P'i+1,i par une deuxième piste conductrice lct non connectée à la première piste lct, et ainsi de suite. Dans la matrice AP31 de la figure 3, pour augmenter la capacité du noeud de lecture d'un pixel (par exemple le pixel P'i+2,i) lors de la phase de conversion en tension des charges photogénérées dans ce pixel, on peut prévoir de connecter le noeud Ni de ce pixel aux noeuds Ni des deux pixels auxquels il est couplé par une même piste conductrice lct (dans l'exemple les pixels P'i+1,i et P'i+3,j). Pour cela, le transistor de connexion CT du pixel en cours de lecture (le pixel P'i+2,j), ainsi que les transistors de connexion CT des pixels auxquels il est couplé (les pixels P'i+1,i et P'i+3,i) peuvent être rendu passant. Il en résulte que la capacité du noeud Ni du pixel en cours de lecture (le pixel P'i+2,i) est augmentée de la capacité des noeuds Ni des pixels auxquels il est couplé (les pixels et P'i+3,i) ainsi que de la capacité de la ligne de connexion lct reliant les trois pixels. Pour augmenter, mais dans une moindre mesure, la capacité du noeud de lecture Ni du pixel en cours de lecture (le pixel P'i+2,j), on peut prévoir de rendre passant le transistor de connexion CT de ce pixel, ainsi que le transistor CT d'un seul des deux pixels auxquels il est couplé (le pixel P'i+1,i ou le pixel P'i+3,j), et de maintenir le transistor CT de l'autre pixel à l'état bloqué. Il en résulte que la capacité du noeud Ni du pixel en cours de lecture (le pixel P'i+2,i) est augmentée de la capacité du noeud Ni d'un seul des pixels auxquels il est couplé (le pixel P'i+1,i ou le pixel P'i+3,j), ainsi que de la capacité de la ligne de connexion lct. Pour augmenter, mais dans une mesure encore plus petite, la capacité du noeud de lecture Ni du pixel en cours de lecture (le pixel P'i+2,j), on peut prévoir de rendre passant le transistor de connexion CT de ce pixel, mais de maintenir à l'état bloqué le transistor de connexion CT des pixels auxquels il est couplé (les pixels P'i+1,i et P'i+3,j). Il en résulte que B12567 - 12-GR2-1015 17 la capacité du noeud Ni du pixel en cours de lecture (le pixel P'i+2,i) est augmentée de la seule capacité de la piste conductrice lct. La variante de réalisation de la figure 3 présente 5 tous les avantages susmentionnés du mode de réalisation de la figure 2. Un autre avantage de la variante de la figure 3 est que, dans la matrice AP31 de la figure 3, le nombre de valeurs distinctes que peut prendre la capacité du noeud de lecture Ni d'un pixel est plus important que dans la matrice AP21 de la 10 figure 2. Plus généralement, en fonction de l'utilisation envisagée, l'homme de l'art saura prévoir des groupes de pixels interconnectés via leurs noeuds n2 par une même piste conductrice -ct, les pistes de groupes distincts n'étant pas 15 connectées entre elles, ces groupes ayant un nombre de pixels supérieur à trois, et/ou pouvant avoir une répartition des pixels dans la matrice différente de celles des exemples des figures 2 et 3. On notera de plus que dans chaque groupe de pixels 20 interconnectés par leurs noeuds n2, on pourrait se contenter d'un unique transistor de réinitialisation RI couplant la piste lct du groupe au noeud de potentiel VS (au lieu d'un transistor RI par pixel dans les exemples des figures 2 et 3). On peut par exemple prévoir que dans chaque groupe de pixels, l'un des 25 pixels ait un transistor de réinitialisation RI entre son noeud n2 et le noeud de potentiel VS, comme décrit ci-dessus, et que le transistor RI soit supprimé dans les autres pixels du groupe. Dans ce cas, le potentiel de réinitialisation VS peut être appliqué sur les noeuds n2, Ni, et/ou NO de chacun des pixels du 30 groupe via la piste lct du groupe et le transistor de connexion CT du pixel. A titre de variante, on peut ne prévoir un transistor de réinitialisation RI que dans un seul des pixels du groupe, et remplacer les transistors RI du ou des autres pixels du groupe par des éléments capacitifs, par exemple des 35 condensateurs. B12567 - 12-GR2-1015 18 La figure 4 est un schéma électrique d'une portion d'une autre variante de réalisation du capteur d'image de la figure 2. La figure 4 représente une portion d'une matrice AP41 de pixels du capteur d'image, ainsi qu'un circuit de lecture RC du capteur. Comme cela est représenté sur la figure, la matrice AP41 comprend des pixels P'i,j disposés selon des lignes R'1 de rang i et des colonnes C'j de rang j. Sur la figure, seuls quatre pixels P'i,j, P'i+1,j, P'i+2,j, et P'i+3,j, appartenant respectivement à des lignes R'i, R'i+1, R'i+2 et R'i+3 et à une même colonne C'j, ont été représentés, ainsi qu'une ligne de sortie CLj allouée à la colonne C'j. Dans cet exemple, les pixels de la matrice AP41 sont similaires ou identiques aux pixels de la matrice AP21 de la figure 2. La matrice de pixels AP41 de la figure 4 diffère de la matrice de pixels AP21 de la figure 2 essentiellement par les chemins de connexion entre les pixels de la matrice. Dans la matrice AP21 de la figure 2, des pixels sont connectés deux à deux via leurs noeuds n2, par paires de pixels voisins, les pixels de paires voisines n'étant pas connectés ensemble (excepté, le cas échéant, par la ligne de sortie de colonne, ou par d'autres lignes de contrôle, de lecture, ou d'alimentation, non représentées). Dans la matrice AP41 de la figure 4, les pixels sont connectés par paires comme dans l'exemple de la figure 2, mais des paires distinctes de pixels sont de plus reliées entre elles. Dans l'exemple représenté, le noeud n2 du pixel P'i,j est connecté au noeud n2 du pixel P'i+1,j par une première piste conductrice -ct, le noeud n2 du pixel P'i+2,j est connecté au noeud n2 du pixel P'i+3,j par une deuxième piste conductrice lct non connectée à la première piste -ct, et ainsi de suite. En outre, dans cet exemple, la première piste conductrice lct est connectée à un drain du transistor de réinitialisation RI du pixel P'i+2,j, la deuxième piste conductrice lct est connectée à un drain du transistor de réini- B12567 - 12-GR2-1015 19 tialisation RI du pixel P'i+4,j (non représenté), et ainsi de suite. Plus généralement, dans la variante de réalisation de la figure 4, les pixels de la matrice sont répartis par groupes 5 de pixels ayant leurs noeuds n2 connectés par une même piste conductrice -ct, et dans chaque groupe de pixels, il existe au moins un pixel comprenant un transistor RI couplant le noeud n2 du pixel à un noeud de potentiel VS, et au moins un pixel comprenant un transistor RI couplant le noeud n2 du pixel à la 10 ligne lct d'un autre groupe de pixels de la matrice. On notera que cette variante de réalisation est compatible avec la variante de réalisation de la figure 3, ou avec toute autre configuration des groupes de pixels interconnectés. La variante de réalisation de la figure 4 présente 15 tous les avantages susmentionnés du mode de réalisation de la figure 2, et présente en outre l'avantage d'offrir, pour chaque pixel, un plus grand choix de gains de conversion distincts possibles que dans l'exemple de la figure 2. En outre, la variante de réalisation de la figure 4 offre des possibilités 20 d'acquisition d'image par moyennage ou regroupement de pixels ("binning") étendues par rapport aux modes de réalisation des figures 2 et 3. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de 25 l'art. En particulier, les modes de réalisation décrits ci-dessus sont compatibles avec des méthodes d'acquisition d'image dans lesquelles, lors d'une même capture d'image, des gains de conversion de charges en tension distincts sont affectés à des 30 pixels distincts du capteur, par exemple dans le cas d'une scène comportant à la fois des régions très lumineuses et des régions très sombres. En outre, dans certaines applications vidéo, on peut prévoir d'entrelacer des trames acquises avec des gains de conversion différents. B12567 - 12-GR2-1015 20 En outre, les modes de réalisation décrits ci-dessus sont compatibles avec d'autres architectures de pixels que celles mentionnées ci-dessus, par exemple avec une architecture de pixel classiquement dénommée 215, dans laquelle deux photodiodes sont couplées à un même noeud capacitif de lecture par deux transistors de transfert, avec une architecture de type 1175 (quatre grilles de transfert de charge et trois autres transistors pour quatre photodiodes), une architecture de type 21, etc. De plus, on notera que les noeuds de conduction, à savoir les noeuds de drain et de source des différents transistors peuvent être inversés par rapport à ce qui a été décrit ci-dessus, selon que les transistors sont des transistors à canal P ou des transistors à canal N. REVENDICATIONS1. Capteur d'image comprenant une matrice (A.P21 ; AP31 ; AP41) de pixels (P'I,J) ayant chacun : un noeud d'accumulation (NO) couplé à un noeud capacitif de lecture (Ni) par un transistor de transfert (II) ; et un transistor de connexion (CT) couplant le noeud de lecture (Ni) du pixel à un noeud intermédiaire (n2) du pixel, dans laquelle, chaque pixel a son noeud intermédiaire (n2) couplé à un noeud d'application d'un potentiel de 10 réinitialisation (VS) par un transistor de réinitialisation (RI), et des pixels distincts ont leurs noeuds intermédiaires (n2) respectifs connectés ensemble par une piste conductrice de connexion (lct). 2. Capteur selon la revendication 1, dans lequel 15 chaque pixel comprend en outre un transistor (FI) monté en source suiveuse dont une grille est connectée au noeud de lecture (Ni) du pixel. 3. Capteur selon la revendication 2, dans lequel chaque pixel comprend en outre un transistor de sortie (01) 20 couplant une source du transistor (FI) monté en source suiveuse à une ligne de sortie (CLJ). 4. Capteur selon l'une quelconque des revendications 1 à 3, dans lequel les pixels (PI,J) de la matrice sont répartis en groupes de pixels, les pixels d'un même groupe ayant leurs 25 noeuds intermédiaires (n2) respectifs connectés ensemble par une même piste de connexion (lct), et les pistes de connexion (lct) de groupes distincts n'étant pas connectées entre elles. 5. Capteur selon la revendication 4, dans lequel chaque groupe de pixels (PI,J) comprend deux ou trois pixels. 30 6. Capteur selon la revendication 4 ou 5, dans lequel les pixels (PI,J) d'un même groupe sont situés sur une même colonne de la matrice (AP21 ; AP31 ; AP41).B12567 - 12-GR2-1015 22 7. Capteur selon l'une quelconque des revendications 4 à 6, dans lequel les pixels (PI,J) d'un même groupe sont juxtaposés deux à deux dans la matrice (A.P21 ; AP31 ; AP41). 8. Capteur selon l'une quelconque des revendications 4 5 à 7, dans lequel des pistes de connexion (lct) de groupes distincts sont couplées deux à deux par un transistor (RT). 9. Capteur selon l'une quelconque des revendications 1 à 8, dans lequel chaque pixel (PI,J) comprend un photodiode (PS) dont la cathode est connectée au noeud d'accumulation (NO) du 10 pixel. 10. Méthode de capture d'une image à l'aide d'un capteur selon l'une quelconque des revendications 1 à 9, comprenant un cycle de lecture d'un pixel courant (Pi,j) du capteur, ce cycle comprenant une étape de connexion du noeud 15 capacitif (Ni) de lecture du pixel courant à au moins un noeud capacitif de lecture (Ni) d'un autre pixel du capteur.