FR 3009648 A1 20150213 FR 1357929 A 20130809 RECRISTALLISATION DE BLOCS DE SOURCE ET DE DRAIN PAR LE HAUT DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR La présente invention se rapporte au domaine de la microélectronique et plus particulièrement à celui des procédés de fabrication de transistors. Afin d'améliorer les performances d'un transistor mis en oeuvre sur un substrat de type semi-conducteur sur isolant, par exemple de type SOI (SOI pour « silicon on insulator » ou « silicium sur isolant »), il est connu de réaliser des régions de source et de drain surélevées, c'est à dire qui sont réalisées au moins en partie dans des blocs semi-conducteurs 12, 13 (figure 1A) qui s'étendent de part et d'autre d'une grille 10, au-dessus d'une couche semiconductrice superficielle 4 du substrat dans laquelle le canal du transistor est prévu. Les blocs semi-conducteurs de source et de drain surélevés peuvent être ensuite dopés par implantation (figure 1A), cette implantation ayant tendance à détruire la structure cristalline du matériau semi-conducteur dopé et à le rendre amorphe. Une activation des dopants dans le matériau semi- conducteur amorphe peut être alors réalisée à basse température, en particulier comprise entre 400 °C et 600 °C (figure 1B). Si l'on implante les régions de source et de drain sur toute leur épaisseur, c'est-à-dire jusqu'à une couche isolante 2 par exemple de type BOX (BOX pour « Burried Oxide ») du substrat semi-conducteur sur isolant, une recristallisation du matériau rendu amorphe sera difficile, voire impossible, à mettre en oeuvre. La figure 2A, illustre un cas dans lequel une implantation des blocs de source et de drain a été réalisée de telle sorte qu'une interface 18 entre une région 13a d'un bloc de source rendue amorphe par implantation et une zone 13b, située sous la région 13a de ce bloc de source, et dont la structure cristalline a été conservée et se trouve tellement proche de la couche isolante 2 d'un substrat de type SOI, qu'une recristallisation est difficile à réaliser. Cette interface 18 n'étant pas parfaitement plane et difficile à maitriser précisément, on cherche généralement à la rehausser par rapport à la couche isolante 2 du substrat, en effectuant une implantation moins profonde (figure 2B). Cependant, lorsqu'on rehausse l'interface 18 par rapport à la couche isolante 2 du substrat semi-conducteur sur isolant il s'avère délicat dans le même temps de pouvoir bien doper les régions proches du BOX et notamment des régions 21a, 21b situées de part et d'autre du canal, sous les espaceurs isolants 15a, 15b (figure 1B) particulièrement critique pour les performances des transistors Il se pose donc le problème de trouver un nouveau procédé de réalisation d'un transistor ayant des résistances d'accès réduites et qui est amélioré vis-à-vis des inconvénients décrits ci-dessus. EXPOSÉ DE L'INVENTION La présente invention concerne un procédé de réalisation d'un transistor sur un substrat de type semi-conducteur sur isolant comprenant des étapes consistant à : a) rendre amorphes et doper, à l'aide d'une ou plusieurs implantation(s) localisées, des régions données de blocs de matériau semi- conducteur cristallin reposant sur une couche isolante d'un substrat semiconducteur sur isolant et destinés à former des blocs de source et de drain disposés de part et d'autre d'une zone dans laquelle un canal du transistor est destiné à être réalisé, la ou les implantations étant effectuée(s) de manière à conserver en surface desdits blocs une épaisseur de matériau semi-conducteur cristallin sur lesdites régions données de matériau semi-conducteur rendues amorphes, b) recuit de recristallisation et d'activation des dopants d'au moins une portion desdites régions données. Ainsi, en conservant en surface, une épaisseur de matériau semi-conducteur cristallin au-dessus des régions rendues amorphes des blocs semi-conducteurs de source et de drain, on peut par la suite recristalliser aisément ces régions. La recristallisation se fait alors par le biais d'un front se dirigeant verticalement depuis l'épaisseur de matériau semi-conducteur cristallin conservée en surface vers la couche isolante du substrat semi-conducteur sur isolant. Par rapport à un procédé suivant l'art antérieur, la ou les implantations peuvent être mises en oeuvre avec des doses plus fortes et selon des inclinaisons plus importantes, car il ne nécessite pas obligatoirement de conserver une épaisseur importante de germe de matériau semi-conducteur cristallin à proximité de la couche isolante du substrat. Ainsi, au moins une desdites implantations à l'étape a) peut être réalisée à l'aide d'un faisceau incliné par rapport à une normale au plan principal du substrat, de sorte que lesdites régions données de matériau semi-conducteur rendues amorphes et dopées, s'étendent sous des espaceurs isolants situés de part et d'autre d'une grille du transistor située en regard de ladite zone de canal. Par rapport à un procédé suivant l'art antérieur dans lequel on effectuerait une amorphisation de la partie supérieure des blocs de source et de drain en gardant une partie inférieure cristalline, le procédé suivant l'invention permet soit de réaliser une meilleure activation des dopants par rapport à un procédé suivant l'art antérieur dans lequel la partie inférieure cristalline conservée serait trop importante soit de mettre en oeuvre une meilleure recristallisation des régions rendues amorphes par rapport à un procédé suivant l'art antérieur dans lequel la partie inférieure cristalline conservée serait trop faible. Selon une possibilité de mise en oeuvre du procédé, la ou les implantations à l'étape a) peuvent être réalisées de sorte que lesdites régions données de matériau semi-conducteur rendues amorphes peuvent être en contact avec la couche isolante du substrat. Selon une possibilité de mise en oeuvre du procédé, à l'étape a), au moins une étape d'implantation d'une espèce dopante donneuse ou accepteuse d'électrons peut être réalisée de manière à amorphiser lesdites régions données et conjointement réaliser un dopage de type N ou de type P de ces régions données. A l'étape b) on peut avantageusement effectuer un recuit de recristallisation et d'activation des dopants à basse température, i.e. à une température inférieure à 600°C. Le procédé suivant l'invention permet ainsi de s'adapter à des contraintes importantes en termes de budget thermique. Selon une possibilité de mise en oeuvre du procédé, à l'étape a), on peut réaliser plusieurs implantations dont : - au moins une première implantation d'espèce dopante à l'aide d'un faisceau incliné selon un premier angle al, tel que a1> 0, par rapport à une normale au plan principal du substrat, - au moins une deuxième implantation à l'aide d'un faisceau vertical ou incliné selon un deuxième angle a2, tel que 0 Le matériau de départ de cet exemple de procédé peut être un substrat de type semi-conducteur sur isolant, par exemple de type SOI, qui comprend une couche de support 101 semi-conductrice, une couche isolante 102 qui peut être à base d'oxyde de silicium et est disposée sur et en contact avec la couche de support 101. La couche isolante 102 du substrat peut être en particulier une couche de type BOX (BOX pour « Burried Oxide ») ou TBOX (TBOX pour « Thin Burried Oxide ») d'épaisseur par exemple de l'ordre 20 nm. Le substrat comporte également une fine couche semi conductrice 103 à base de matériau cristallin située sur, et en contact avec, ladite couche isolante 102. La fine couche semi-conductrice 103 peut être par exemple à base de Si et d'épaisseur comprise par exemple entre 3 et 50nm, par exemple de l'ordre 6 nm. Des étapes de dépôt d'une couche de diélectrique 109 de grille et d'une ou plusieurs couches 110, 111 de matériau(x) de grille, puis de gravure de ces couches afin de réaliser un motif de grille 112 en regard d'une zone 104 de la fine couche semi-conductrice 103 destinée à former un canal pour le transistor, sont effectuées. La grille 112 du transistor peut être formée d'un empilement comprenant une couche métallique 110, par exemple à base de TiN, sur laquelle repose une couche semi-conductrice 111, par exemple à base de polysilicium. Des espaceurs isolants 115a, 115b, par exemple à base de SixNy sont également formés contre les flancs latéraux de la grille 112, et reposent sur la fine couche semi-conductrice 103. Puis, on fait croitre du matériau semi-conducteur cristallin 117 par épitaxie sur la fine couche semi-conductrice 103, afin de former avec cette fine couche semi-conductrice 103, des blocs 121, 123 semi-conducteurs destinés à former des régions de source et de drain surélevées et à base de matériau semi- conducteur cristallin disposées de part et d'autre de la zone 104 de canal et des espaceurs 115a, 115b. L'épaisseur de matériau semi-conducteur 117 que l'on fait croitre peut être par exemple de l'ordre de 16 nm. Par « surélevé(e)s » on entend que les blocs 121, 123, qui, comme la zone 104 de canal, reposent sur la couche isolante 102, s'étendent au- dessus de la fine couche semi-conductrice 103 et ont ainsi une épaisseur supérieure à celle de la zone 104 de canal. L'épaisseur E (mesurée dans la direction de l'axe z du repère orthogonal [0,x,y,z]) des blocs 121, 123 peut être par exemple de l'ordre de 22 nm (figure 3A). Ensuite, on réalise une amorphisation localisée de régions 121a, 123a des blocs semi-conducteurs 121, 123. On effectue en particulier une amorphisation dite « enterrée », de sorte que les régions 121a, 123a des blocs 121, 123 que l'on rend amorphes sont situées sous des zones 121b, 123b des blocs 121, 123 situées en surface et dont la structure cristalline est conservée. Les régions rendues amorphes peuvent s'étendre jusqu'à la couche isolante 102. L'amorphisation enterrée peut être réalisée par exemple selon des conditions telles que décrites dans le document Signamarcheix T. et al., « Fully depleted silicon on insulator MOSFETs on (110) surface for hybrid orientation technologies » Solid-State Electronics Volume 59, Issue 1, May 2011. L'amorphisation peut être effectuée à l'aide d'au moins une étape d'implantation (figure 3B). Dans cet exemple de réalisation, l'implantation amorphisante du matériau semi-conducteur des régions semi-conductrices 121a, 123a est mise en oeuvre à l'aide d'une espèce dopante donneuse d'électrons permettant d'effectuer en outre un dopage de type N, ou à l'aide d'une espèce dopante accepteuse d'électrons permettant d'effectuer un dopage de type P. Cette implantation est également effectuée de manière à doper des parties des régions semi-conductrices 121b, 123b situées sous les espaceurs 115a, 115b, de part et d'autre de la zone 104 de canal. Ainsi, en même temps qu'on rend les rend amorphes, on dope des régions d'accès au canal. Pour réaliser cela, on peut mettre en oeuvre une implantation au moyen d'un faisceau incliné réalisant un angle non-nul, par rapport à une normale n au plan principal du substrat (le plan principal du substrat étant un plan défini par un plan passant par ce dernier et parallèle au plan [0,x,y]). Une implantation selon une forte dose, par exemple comprise entre 5e14 et 4e15, et un angle, par exemple compris entre 100 et 60° permet de d'atteindre et de doper les régions situées sous les espaceurs 115a, 115b à proximité de la zone de canal 104. A l'issue de l'implantation ou des implantations, les régions 121a, 123a rendues amorphes s'étendent, dans une direction verticale, de la face supérieure de la couche isolante 102, jusqu'à une hauteur donnée égale à el et qui est inférieure à l'épaisseur E des blocs semi-conducteurs 121, 123, les régions 121a, 123a étant surmontées et en contact de zones 121b, 123b de matériau semi-conducteur cristallin appartenant aux blocs semi-conducteurs 121, 123, et dont la structure cristalline n'a pas été impactée par la ou les implantations. Les régions 121a, 123a rendues amorphes sont également disposées contre et en contact de la zone 104 de canal à base de matériau semi- conducteur cristallin. Les régions 121a, 123a rendues amorphes peuvent avoir une épaisseur el Dans cet exemple, après avoir réalisé les blocs semi- conducteurs 121, 123, on peut tout d'abord réaliser une amorphisation des régions 121a, 123a semi-conductrices à l'aide d'une implantation. On implante une espèce prévue spécifiquement prévue pour rendre amorphe le matériau semi-conducteur cristallin des régions 121a, 123a amorphes, sans réaliser un dopage de type N ou P. L'espèce implantée peut être à base d'atomes d'un élément non dopant tel que par exemple du Si ou du Ge. L'amorphisation des blocs 121, 123 est réalisée de telle sorte qu'une épaisseur superficielle de matériau semi-conducteur cristallin est conservée au dessus des régions 121a, 123a implantées. On effectue ensuite une autre implantation afin de réaliser un dopage de type N ou de type P, du matériau semi-conducteur des régions semiconductrices 121a, 123a, les zones 121b, 123b n'étant pas dopées. Ce dopage peut être réalisé à chaud afin d'empêcher une amorphisation non désirée de certaines zones semi-conductrices, et en particulier des zones 121b, 123b. Par dopage à chaud, on entend que l'implantation est réalisée à une température supérieure à une température critique T. au-delà de laquelle le matériau semi-conducteur des blocs 121, 123 de la couche semi-conductrice ne peut être rendu amorphe. Une telle température critique est exposée par exemple dans le document « A model for the formation of amorphous Si by ion bombardment, Radiation Effects : lncorporating Plasma Science and Plasma Technology », de Morehead et al., 1970, 6:1, 27-32, et dépend notamment du matériau semi- conducteur implanté et de l'espèce utilisée pour mettre en oeuvre cette implantation. La température critique T. est par exemple de l'ordre de 600K dans le cas où le matériau semi-conducteur dopé est du silicium et le dopage est réalisé à l'arsenic. Une variante de l'exemple de réalisation qui vient d'être décrit prévoit d'inverser les étapes de dopage et d'amorphisation. On réalise ainsi tout d'abord une première implantation pour réaliser un dopage de type N ou de type P. Cette première implantation peut être suivie d'un premier recuit. On effectue ensuite une deuxième implantation, pour rendre amorphes des régions 121a, 123a des blocs semi-conducteurs. Cette deuxième implantation peut être alors suivie d'un recuit, de recristallisation, par exemple à une température comprise entre 400°C et 600°C, afin de restaurer la structure cristalline des régions 121a, 123a. L'un ou l'autre des procédés qui viennent d'être décrits s'appliquent par exemple à la réalisation de transistors de type FDS01 (FDS01 pour « Fully Depleted Silicon On lnsulator »), et en particulier à une fabrication de transistors utilisant un faible budget thermique, par exemple inférieur à 600°C.25 REVENDICATIONS1. Procédé de réalisation d'un transistor sur un substrat de type semi-conducteur sur isolant comprenant des étapes consistant à : a) rendre amorphes et doper, à l'aide d'une ou plusieurs implantation(s) localisées, des régions (121a, 123a) de blocs (121, 123) de matériau semi-conducteur cristallin reposant sur une couche isolante (102) du substrat semi-conducteur sur isolant et destinés à former des blocs de source et de drain disposés de part et d'autre d'une zone (104) dans laquelle un canal du transistor est destiné à être réalisé, la ou les implantations étant réalisée(s) de manière à conserver en surface desdits blocs (121, 123) une épaisseur de matériau semi-conducteur cristallin sur lesdites régions données de matériau semi-conducteur rendues amorphes, b) recuit de recristallisation et d'activation des dopants d'au moins une portion desdites régions données (121a, 123a). 2. Procédé selon la revendication 1, dans lequel au moins une desdites implantations à l'étape a) est réalisée à l'aide d'un faisceau incliné par rapport à une normale au plan principal du substrat, de sorte que lesdites régions de matériau semi-conducteur (121a, 123a) rendues amorphes et dopées, s'étendent sous des espaceurs isolants (115a, 115b) situés de part et d'autre d'une grille (112) du transistor située en regard de la zone de canal. 3. Procédé selon la revendication 1 ou 2, dans lequel, à l'étape a), au moins une étape d'implantation d'une espèce dopante donneuse ou accepteuse d'électrons, est réalisée de manière à amorphiser lesdites régions et conjointement réaliser un dopage de type N ou de type P desdites régions (121a, 123a). 4. Procédé selon la revendication 3, dans lequel à l'étape b) on effectue un recuit de recristallisation et d'activation des dopants à une température inférieure à 600°C. 5. Procédé selon l'une des revendications 1 à 4, dans lequel, à l'étape a), on réalise plusieurs implantations dont : - au moins une première implantation d'espèce dopante à l'aide d'un faisceau incliné selon un premier angle al, tel que a1> 0, par rapport à une normale au plan principal du substrat, - au moins une deuxième implantation à l'aide d'un faisceau vertical ou incliné selon un deuxième angle a2, tel que 0 6. Procédé selon l'une des revendications 1 ou 2, dans lequel l'amorphisation et le dopage sont réalisés à l'étape a) par plusieurs étapes successives d'implantation comprenant : - une première implantation à l'aide d'une espèce non dopante de manière à rendre amorphe au moins une portion desdites régions données (121a, 123a), - une deuxième implantation d'une espèce dopante donneuse ou accepteuse de manière à effectuer un dopage de type N ou de type P d'au moins une portion desdites régions données. 7. Procédé selon la revendication 6, dans lequel la deuxième implantation est réalisée à une température supérieure à une température critique au-delà de laquelle ladite portion n'est pas rendue amorphe par cette deuxième implantation. 8. Procédé selon l'une des revendications 1 ou 2, dans lequel à l'étape a), l'amorphisation et le dopage sont réalisés par des étapes de : - première implantation d'une espèce dopante donneuse ou accepteuse de manière à effectuer un dopage de type N ou de type P d'au moins une portion desdites régions données, - deuxième implantation à l'aide d'une espèce non dopante de manière à rendre amorphe au moins une portion desdites régions données, la deuxième implantation étant suivie à l'étape b) par au moins un autre recuit d'implantation. 'o 9. Procédé de réalisation d'un transistor selon l'une des revendications 1 à 8, comprenant en outre, après l'étape b) : la formation de zones d'alliage (131, 133) de matériau semi-conducteur et de métal à partir desdites blocs semi-conducteurs par : 15 - dépôt de matériau métallique sur l'épaisseur conservée de matériau semi-conducteur cristallin, puis - recuit thermique, au moins une portion des régions rendues amorphes à l'étape a) étant transformée en alliage de matériau semi-conducteur et de métal. 20