FR 3002049 A1 20140815 FR 1300312 A 20130213 - 1 - Régulateur de tension compensé en température à faible courant de consommation DESCRIPTION DE L'INVENTION Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation. Ce type d'application est traditionnellement réalisé par deux circuits indépendants, dont un premier circuit de type générateur de référence de tension compensé en température qui sert de référence de tension au second circuit de type régulateur de tension. Cette invention présente un régulateur de tension compensé en température, qui a un nombre réduit de branches de polarisation, ce qui permet de réduire le courant de consommation et la taille du circuit, comparativement aux circuits traditionnels. DOMAINE TECHNIQUE DE L'INVENTION Avec cette l'invention, les circuits présentés se rapportent généralement aux circuits implémentés sur une seule puce de circuits mixtes (digital et analogique), dans les nouvelles technologies (nano technologies) CMOS, et dans les technologies CMOS plus anciennes (et peu coûteuses). Plus spécifiquement mais non exclusivement, la révélation actuelle se rapporte aux circuits de gestion de la puissance sur une seule puce qui demandent des consommations de courants très faibles afin d'avoir une très grande autonomie de la batterie qui les alimente, et se rapporte plus particulièrement aux régulateurs de tension et aux références de tension de type générateur de référence de tension compensé en température à très faible courant de consommation. La description qui suit fait référence à ces champs d'application pour des facilités d'illustration uniquement. Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation (comparativement aux circuits traditionnels), en réduisant le nombre de branches de polarisation. ETAT DE LA TECHNIQUE ANTERIEURE Un problème majeur rencontré en concevant de tels circuits concerne l'autonomie de la batterie qui alimente ces circuits, qui est directement liée au courant de consommation de ces circuits. Un autre problème concerne la taille de ces circuits, dont la tendance et la demande est d'être de plus en plus petite, afin qu'ils puissent être intégrés dans des produits industriels. De tels circuits sont traditionnellement réalisés par deux circuits totalement indépendants, dont un premier circuit de type générateur de référence de tension compensé en température qui sert de référence de tension au second circuit de type régulateur de tension (un régulateur de tension qui peut alimenter en tension fixe d'autres circuits et leur fournir un fort courant de charge). Cette invention présente un circuit de type régulateur de tension combiné avec un générateur de référence de tension compensé en température, dans le but de réduire le nombre de branches de polarisation, et ainsi de réduire le courant de consommation et de réduire la taille du circuit, comparativement à ces deux circuits traditionnels indépendants. DESCRIPTION BREVE DE L'INVENTION Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation (comparativement aux circuits traditionnels), en réduisant le nombre de branches de polarisation. - 2 - Cette invention permet ainsi de réduire le nombre de branches de polarisation, et ainsi de réduire le courant de consommation et de réduire la taille du circuit, comparativement à l'utilisation conjointe d'un circuit de type générateur de référence de tension compensé en température et d'un circuit de type régulateur de tension, ces deux circuits étant totalement indépendants. BREVE PRESENTATION DES FIGURES Les figures d'accompagnement, qui sont incorporées dans ce brevet, illustrent une ou plusieurs implémentations de la présente invention et, associées avec la description détaillée, servent à expliquer les principes et les réalisations de l'invention. Dans les figures attachées: La figure 1 (FIG. 1) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation. La figure 2 (FIG. 2) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation, qui est une variante du schéma électrique de la figure 1. DESCRIPTION DETAILLEE DE L'INVENTION Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation (comparativement aux circuits traditionnels), en réduisant le nombre de branches de polarisation. Ceux qui ont de la compétence dans ce domaine à l'état de l'art se rendront compte que la description détaillée qui suit de la présente invention est d'illustration seulement et n'est pas limitative de quelque façon. D'autres modes de réalisation de la présente invention se suggéreront aisément à de telles personnes bénéficiant des avantages de cette invention. Les références détaillent des réalisations de la présente invention, comme illustré dans les schémas joints. Le cas échéant, les mêmes indicateurs de référence seront employés dans tous les schémas et dans la description détaillée qui suit, pour se rapporter à la même chose ou aux pièces semblables. Dans un intérêt de clarté, tous les dispositifs courants des réalisations décrites ci-dessus ne sont pas montrés et décrits. Bien entendu, dans le développement de telles implémentations, de nombreuses décisions spécifiques devront être prise selon l'application et les contraintes liées au marché, étant donné que ces buts spécifiques varieront d'une exécution à l'autre et d'un réalisateur à l'autre. D'ailleurs, un tel effort de développement pourrait être complexe et long, mais néanmoins serait une entreprise courante de ceux qui ont de la compétence dans ce domaine à l'état de l'art. En se tournant maintenant vers les figures : - La figure 1 (FIG. 1) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation. Le circuit est constitué d'un générateur de courant de référence IREF (1) qui est constant en fonction de la température. Un transistor pmos MP3 (2), monté en diode, reçoit ce courant de référence IREF (1) et fournit une tension de référence VREF qui a un coefficient en température négatif (CN). Les 4 transistors MN1 (4) MN2 (5) MP1 (6) et MP2 (7) constituent un amplificateur différentiel de tension. Le courant 1BIAS (3) est le courant de polarisation de cet amplificateur différentiel de tension. Un rapport de taille est choisi entre les transistors de la paire - 3 - différentielle MN1 (4) et MN2 (5), et un rapport de taille est choisi entre les transistors de la charge active MP1 (6) et MP2 (7), dans le but de créer une tension en entrée (VFB-VREF) qui a un coefficient en température positif (CP). Les tailles des transistors MN1 (4) MN2 (5) MP1 (6) MP2 (7) de cet amplificateur différentiel de tension et la taille du transistor pmos MP3 (2) sont choisies afin d'avoir les coefficients en température CN et CP égaux en valeur absolue. Ainsi, la tension VFB a un coefficient en température nul (CN+CP=0), et est compensé en température. Le transistor MP4 (8) est le transistor de puissance du régulateur en tension, qui fournit le courant de charge demandé par la sortie VOUT du circuit. Les résistances R1 (9) et R2 (10) constituent un pont diviseur afin de définir la tension de sortie VOUT du circuit. Ainsi, la tension de sortie VOUT du circuit est proportionnelle à la tension VFB, et a aussi un coefficient en température nul (VOUT est compensé en température). Les équations suivantes peuvent être écrites : Nous dénommons, dans les équations suivantes, Vthp la tension de seuil du transistor pmos MP3 (2), Vthp0 la tension de seuil du transistor pmos MP3 (2) à température ambiante, Kvthp le coefficient en température de Vthp (environ 2mV/degC), L3 et W3 la longueur et la largeur du transistor pmos MP3 (2), Up la mobilité du transistor pmos MP3 (2), Up0 la mobilité du transistor pmos MP3 (2) à température ambiante, m le coefficient en température de Up (environ 1.5), Cox la capacité de l'oxyde de grille, T la température absolue, et TO la valeur de la température absolue ambiante. MP3 est polarisé en zone de saturation et n'est pas polarisé en zone de faible inversion (W3/L3 est de faible valeur). Ainsi : VREF=Vthp + RacineCarrée {(2*IREF*L3)/(Up*Cox*W3)} Vthp=Vthp0-Kvthp*T Up=Up0*[(T/T0)^(-m)] CN=dVREF/dT Les valeurs numériques des technologies cmos standard donnent des valeurs négatives du coefficient en température CN de VREF (CN Nous dénommons, dans les équations suivantes, Vgsl la tension différentielle grille-source du transistor MN1 (4), Vgs2 la tension différentielle grille-source du transistor MN2 (5), Idl le courant de drain du transistor MN1 (4), Id2 le courant de drain du transistor MN2 (5), W1 et Ll la longueur et la largeur du transistor nmos MN1 (4), W2 et L2 la longueur et la largeur du transistor nmos MN2 (5), Vthn la tension de seuil des transistors nmos MN1 (4) et MN2 (5), Vt la tension thermique, k la constante de Botzmann, q la charge électrique élémentaire, n le facteur de forme en régime faible inversion, Un la mobilité des transistors nmos MN1 (4) et MN2 (5), W6 et L6 la longueur et la largeur du transistor pmos MP1 (6), W7 et L7 la longueur et la largeur du transistor pmos MP2 (7). MN1 (4) et MN2 (5) sont polarisés en zone de saturation et en zone de faible inversion (rapport W/L de grande valeur). Ainsi: Id1=(W1/L1)*I0*exp((Vgs1-Vthn)/(n*Vt)) Id2=(W2/L2)*I0*exp((Vgs2-Vtlin)/(n*Vt)) Avec IO=Un*Cox*(n-1)*(VtA2), et Vt=k*T/q D'où les deux équations suivantes: Vgs1=Vthn + n*Vt*ln((Id 1 /I0)/(W 1 /L1)) Vgs2=Vthn + n*Vt*ln((Id2/0)/(W2/L2)) - 4 - En prenant L7=L6 et W7=B*W6, nous avons Id2=B*Idl (B est rapport du miroir de courant constitué par MP1 et MP2) En prenant L1=L2 et W1=A*W2, ta tension en entrée de l'amplificateur différentiel en tension est : Voffset=VFB-VREF=Vgs2-Vgs1=n*(k/q)*ln(A*B)*T CP= d Voffset /dT= n*(k/q)*ln(A*B) > 0 Ainsi, la tension (Voffset) en entrée de l'amplificateur différentiel en tension est proportionnel à la température absolue (tension de type PTAT). Finalement, dVFB/dT=dVREF/dT + dVoffset/dT = CN+CP Les valeurs A, B, W3 et L3 sont choisies de manière à ce que CN+CP=0, ce qui rend VFB indépendant de la température T. Et étant donné que VOUT=(1+(R1/R2))*VFB, VOUT est aussi indépendant de la température T, et la tension de sortie du régulateur est compensée en température. Ce circuit comporte: - un générateur de courant de référence (1) qui est constant en fonction de la température. - un transistor pmos (2) qui a sa source connectée au générateur de courant de référence (1), qui sa grille connectée à la masse, qui a son drain connecté à la masse, et qui n'est pas polarisé en mode de faible inversion. - une paire différentielle formée de 2 transistors nmos (4) et (5), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées à une source de courant (3). Le transistor nmos (4) a sa grille connectée à la source du transistor pmos (2). - une charge active formée de 2 transistors pmos (6) et (7), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées à l'alimentation, et leurs grilles connectées au drain du transistor pmos (7). Le transistor pmos (6) a son drain connecté au drain du transistor nmos (4). Le transistor pmos (7) a son drain connecté au drain du transistor nmos (5). - un transistor de puissance (8), dont la source est connectée à l'alimentation, dont la grille est connectée au drain du transistor nmos (4), et dont le drain est connecté à la sortie du régulateur de tension. - un pont diviseur de résistances (9) et (10). La première borne de la résistance (9) est connectée à la sortie du régulateur de tension. La première borne de la résistance (10) est connectée à la masse. Les secondes bornes des résistances (9) et (10) sont connectées entre elles et à la grille du du transistor nmos (5). - La figure 2 (FIG. 2) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation, qui est une variante du schéma électrique de la figure 1. Dans ce circuit, le courant IBIAS (3) est généré par un miroir de courant formé de 2 transistors nmos MN3 (11) et MN4 (12). Ce miroir de courant a son transistor d'entrée MN3 (11) qui est placé entre le transistor pmos MP3 (2) et la masse, afin de recopier le courant de référence d'entrée IREF (1). Ainsi le transistor pmos MP3 est toujours polarisé en zone de saturation et n'est pas polarisé en zone de faible inversion, et les équations décrites dans la figure 1 sont inchangées dans les calculs du circuit de la figure 2. Cette variante de circuit permet ainsi de minimiser le nombre de branches du circuit et de réduire le courant de consommation et la taille du régulateur de tension. Ce circuit comporte donc: - un générateur de courant de référence (1) qui est constant en fonction de la température. -5- - un miroir de courant constitué de 2 transistors nmos (11) (12), dont les sources sont connectées à la masse, et dont les grilles sont connectées au drain du transistor nmos (11). - un transistor pmos (2) qui a sa source connectée au générateur de courant de référence (1), qui sa grille connectée à la masse, qui a son drain connecté au drain du transistor nmos (11), et qui n'est pas polarisé en mode de faible inversion. - une paire différentielle formée de 2 transistors nmos (4) et (5), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées au drain du transistor nmos (12). Le transistor nmos (4) a sa grille connectée à la source du transistor pmos (2). - une charge active formée de 2 transistors pmos (6) et (7), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées à l'alimentation, et leurs grilles connectées au drain du transistor pmos (7). Le transistor pmos (6) a son drain connecté au drain du transistor nmos (4). Le transistor pmos (7) a son drain connecté au drain du transistor nmos (5). - un transistor de puissance (8), dont la source est connectée à l'alimentation, dont la grille est connectée au drain du transistor nmos (4), et dont le drain est connecté à la sortie du régulateur de tension. - un pont diviseur de résistances (9) et (10). La première borne de la résistance (9) est connectée à la sortie du régulateur de tension. La première borne de la résistance (10) est connectée à la masse. Les secondes bornes des résistances (9) et (10) sont connectées entre elles et à la grille du transistor nmos (5). REVENDICATIONS1. Régulateur de tension compensé en température et à faible courant de consommation, caractérisé en qu'il comprends un nombre réduit de branches afin de réduire son courant de consommation et sa taille comparativement aux circuits traditionnels qui sont fait d'un circuit générateur de référence de tension compensé en température et d'un régulateur de tension totalement indépendants, caractérisé en ce qu'il délivre une tension de sortie régulée et avec une faible variation en fonction de la température du circuit, et en ce qu'il comporte : - un générateur de courant de référence (1) qui est constant en fonction de la température - soit une source de courant (3), soit un miroir de courant constitué de 2 transistors nmos (11) (12) dont les sources sont connectées à la masse et dont les grilles sont connectées au drain du transistor nmos (11) - un transistor pmos (2) qui a sa source connectée au générateur de courant de référence (1), qui sa grille connectée à la masse, qui a son drain connecté soit au drain du transistor nmos (11) soit à la masse, et qui n'est pas polarisé en mode de faible inversion - une paire différentielle formée de 2 transistors nmos (4) et (5), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées soit au drain du transistor nmos (12) soit à une source de courant (3), ledit transistor nmos (4) a sa grille connectée à la source du transistor pmos (2) - une charge active formée de 2 transistors pmos (6) et (7), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées à l'alimentation, et leurs grilles connectées au drain du transistor pmos (7), ledit transistor pmos (6) a son drain connecté au drain du transistor nmos (4), ledit transistor pmos (7) a son drain connecté au drain du transistor nmos (5) - un transistor de puissance (8), dont la source est connectée à l'alimentation, dont la grille est connectée au drain du transistor nmos (4), et dont le drain est connecté à la sortie du régulateur de tension - un pont diviseur de résistances (9) et (10), ladite résistance (9) a sa première borne connectée à la sortie du régulateur de tension, ladite résistance (10) a sa première borne connectée à la masse, lesdites résistances (9) et (10) ont leur seconde borne connectées entre elles et connectées à la grille du transistor nmos (5)30