FR 3000840 A1 20140711 FR 1350070 A 20130104 Procédé de réalisation de contacts métalliques au sein d'un circuit intégré, et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement la réalisation de plots de contact, ou plus simplement contacts, métalliques au sein de ces circuits intégrés. L'invention s' applique avantageusement mais non limitativement à la réalisation de contacts métalliques pour des circuits intégrés réalisés dans des technologies CMOS supérieures à 65 nanomètres, par exemple 80 ou 90 nanomètres, pour lesquels on utilise du cobalt pour la réalisation du siliciure de métal situé à l'interface entre le silicium et le contact métallique. Ce siliciure de métal permet de réduire fortement la valeur de la résistance électrique d'accès du contact. Un contact métallique permet par exemple de relier électriquement une borne d'un composant réalisé dans et/ou sur le substrat du circuit intégré au premier niveau de métal de ce circuit intégré. Le flot classique d'opérations nécessaires à la réalisation des contacts électriques sur des régions de silicium du circuit intégré dans une technologie CMOS 90nm par exemple, sur des régions de source, drain, grille d'un transistor MOS, est connu par l'homme du métier sous la dénomination anglo-saxonne de « SALICIDE » (Self-Aligned siLICIDE) et est le suivant. Après un recuit des régions concernées, par exemple des régions de source drain, effectué par exemple à 1030°C pendant 15 secondes, on protège avec un masque spécifique, généralement formé d'un bicouche d'oxyde de silicium et de nitrure de silicium, les régions de silicium qui ne doivent pas être siliciurées. Puis, après avoir effectué une amorphisation du silicium, on effectue un dépôt pleine plaque d'un bicouche cobalt/nitrure de titane On procède ensuite à un premier traitement thermique rapide (recuit thermique rapide), typiquement à 530°C pendant 30 secondes de façon à former du mono-siliciure de cobalt CoSi. Un tel traitement thermique rapide est connu par l'homme du métier sous l'acronyme anglo-saxon RTP (Rapid Thermal Processing) ou RTA (Rapid Thermal Annealing) On retire ensuite le bicouche cobalt/nitrure de titane et on effectue un dépôt d'une couche d'arrêt pour la future gravure du contact, typiquement en nitrure de silicium. Puis, on forme une région diélectrique à l'aide d'un matériau diélectrique, par exemple celui connu par l'homme du métier sous l'acronyme anglo-saxon de PMD (Pre Metal Dielectrique). On procède ensuite à un recuit de densification typiquement à 830°C pendant 20 secondes ce qui conduit à transformer le mono siliciure de cobalt en di-siliciure de cobalt (CoSi2). On procède ensuite à une gravure d'un orifice dans le diélectrique de façon à former l'emplacement du futur contact électrique. L'orifice débouche dans la région siliciurée (CoSi2.). On remplit ensuite l'orifice avec une couche barrière (par exemple Ti/TiN) surmontée d'un métal de remplissage, par exemple le tungstène W. Outre le fait qu'un tel flot présente un nombre relativement important d'étapes, le siliciure de métal (CoSi2) obtenu n'est pas toujours uniforme. Par ailleurs, la gravure de l'orifice dans lequel sera formé le contact métallique est une opération délicate car il existe un risque non négligeable de percement de la région siliciurée ce qui conduit alors dans ce cas à un contact direct métal/silicium et de facto, à une résistance d'accès extrêmement élevée. Selon un mode de mise en oeuvre et de réalisation, il est proposé notamment un procédé de réalisation d'un contact métallique ayant un nombre d'étapes réduit par rapport à celui de l'art antérieur dans le procédé « SALICIDE » et conduisant à l'obtention d'une région siliciurée sous jacente plus uniforme sans risque de percement de cette région siliciurée lors de la réalisation du contact et ce même en présence d'un contact métallique s'enfonçant en profondeur dans la région de silicium concernée. Selon un aspect, il est proposé un procédé de réalisation d'au moins un contact métallique sur une région de silicium d'un circuit intégré ; cette réalisation comprend une formation dans une portion du circuit intégré, par exemple un bloc diélectrique du type PMD, d'un orifice traversant débouchant dans une zone de ladite région de silicium, une formation sur la paroi latérale dudit orifice et sur ladite zone d'une première couche métallique exempte de nickel, par exemple comportant du cobalt, et une formation d'une couche barrière électriquement conductrice par exemple une couche barrière comportant du nitrure de titane, au-dessus de la première couche métallique, une formation, à partir du métal de ladite première couche, d'un siliciure de métal sous la couche barrière au contact de ladite zone de silicium, et un comblement dudit orifice avec un métal de remplissage. Ainsi, selon cet aspect, on forme localement le siliciure de métal sous la couche barrière après avoir effectué la gravure de l'orifice destiné à recevoir le contact métallique. On améliore ainsi l'uniformité du siliciure de métal sous le contact. On évite également un percement du siliciure de métal par la gravure de l'orifice puisque cette gravure est effectuée avant la formation du siliciure de métal, et ceci indépendamment de la profondeur de la gravure de l'orifice destiné à recevoir le contact. On évite également l'utilisation du masque spécifique de protection utilisé dans le procédé SALICIDE et on peut éventuellement, en fonction du type de recuit utilisé, former du mono- siliciure de cobalt qui est un siliciure plus fin que le di-siliciure de cobalt CoSi2 pour une même épaisseur de cobalt initiale. En conséquence, on consomme moins de silicium et on a des contraintes métalliques plus faibles qu'avec le di-siliciure de cobalt. Par ailleurs, compte tenu des caractéristiques des traitements thermiques rapides habituellement utilisés pour la formation du siliciure de métal, on utilisera de préférence une première couche métallique exempte de nickel de façon à éviter la formation de di- siliciure de nickel NiSi2 qui est extrêmement résistif. Cela étant, d'autres précurseurs métalliques de siliciure sont possibles, comme par exemple du titane utilisé notamment dans des technologies moins avancées, de façon à obtenir par exemple du di-siliciure de titane (TiSi2). La formation du siliciure de métal peut être effectuée avant ou après le comblement de l'orifice par le métal de remplissage. Selon la nature du siliciure que l'on souhaite obtenir, on peut effectuer, avant le comblement de l'orifice par le métal de remplissage, un ou deux recuits successifs. Ainsi, lorsque la première couche métallique comprend du cobalt, on peut former à l'aide d'un seul recuit du mono-siliciure de cobalt CoSi. On peut également effectuer deux recuits successifs de façon à former du di-siliciure de cobalt CoSi2. Les deux recuits successifs peuvent toutefois être remplacés par un seul recuit très rapide à haute température pour obtenir le di-siliciure de cobalt CoSiz. En variante, comme indiqué ci-avant on peut effectuer ce ou ces recuits après le comblement de l'orifice par le métal de remplissage. Dans certains cas, l'orifice traversant (dans lequel sera réalisé le contact) peut déboucher en profondeur dans la zone de la région de silicium (en raison par exemple d'un arrêt de gravure mal maitrisé) et la formation du siliciure de métal comprend alors une formation du siliciure de métal en forme de U entre la région de silicium et ladite couche barrière. Selon un autre aspect il est proposé un circuit intégré comprenant au moins un contact métallique ménagé dans une première portion du circuit intégré et comportant une région centrale métallique recouverte latéralement et dans sa partie inférieure par une couche barrière électriquement conductrice, une couche externe métallique exempte de Nickel et recouvrant la partie latérale de ladite couche barrière, ledit premier contact métallique venant au contact d'une région siliciurée essentiellement localisée sous la couche barrière au niveau de la partie inférieure dudit contact métallique et comportant un siliciure de métal exempt de Nickel. Selon un mode de réalisation, la région siliciurée est essentiellement localisée sous le contact métallique. En variante, la région siliciurée est en forme de U et est essentiellement localisée autour de la partie inférieure du contact métallique. La couche externe peut comprendre du cobalt et la région siliciurée comprend alors du mono siliciure de cobalt CoSi ou bien du di-siliciure de cobalt CoSi2. La tension de claquage d'un transistor, par exemple un transistor MOS, est dans certains cas un paramètre important de ce transistor, et il peut être alors intéressant d'essayer d'avoir une tension de claquage la plus haute possible. Et, les inventeurs ont observé de façon surprenante que l'utilisation de contacts métalliques avec une région de siliciure de métal localisée sous le contact métallique et à distance des espaceurs isolants du transistor permettait d'augmenter la tension de claquage du transistor (« breakdown voltage ») sans qu'il soit nécessaire de modifier la structure de ce transistor ou d'utiliser une implantation spécifique de dopants, et ce quelle que soit la nature du métal du siliciure de métal. Aussi, selon un autre aspect, il est proposé une utilisation dans un circuit intégré de contacts métalliques sur des zones actives de source et/ou drain de transistors pour augmenter la tension de claquage de ces transistors, chacun de ces contacts métalliques venant au contact d'une région siliciurée de la zone active correspondante du transistor, ladite région siliciurée étant essentiellement localisée au niveau de la partie inférieure dudit contact métallique à distance des espaceurs isolants de ces transistors et comportant un siliciure de métal préférentiellement exempt de Nickel ; chaque contact métallique comporte par exemple une région centrale métallique recouverte latéralement et dans sa partie inférieure par une couche barrière électriquement conductrice et une couche externe métallique préférentiellement exempte de Nickel et recouvrant la partie latérale de ladite couche barrière. D' autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mises en oeuvre et de réalisations, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 4 illustrent schématiquement un premier mode de mise en oeuvre d'un procédé selon l' invention, les figures 5 à 7 illustrent schématiquement un autre mode de mise en oeuvre d'un procédé selon l' invention, les figures 8 à 11 illustrent schématiquement d'autres modes de mises en oeuvre du procédé selon l' invention, la figure 12 illustre un circuit intégré avec des régions siliciurées selon l'art antérieur, et, les figures 13 et 14 illustrent différents modes de réalisation d'un circuit intégré selon l'invention. Sur la figure 1, la référence RS1 désigne une région de silicium, par exemple une zone active (drain, source ou grille) d'un transistor MOS d'un circuit intégré. On suppose dans cet exemple que le circuit intégré est réalisé dans une technologie CMOS 90 nanomètres pour laquelle on utilise classiquement du cobalt pour la formation des régions siliciurées. Après un recuit thermique de la région RS1, par exemple à 1030°C pendant 15 secondes et amorphisation du silicium, on forme sur cette région RS1 une portion PRT1, typiquement une portion diélectrique formée d'un diélectrique pré-métal c'est-à-dire un diélectrique séparant la région de silicium RS1 du premier niveau de métallisation du circuit intégré. Ce diélectrique est par exemple un oxyde connu par l'homme du métier sous l' acronyme anglo-saxon de BPSG : BoroPhosphoSilicate Glass. On procède ensuite à un recuit de densification de la portion PRT1, typiquement à 830°C pendant 20 secondes. Puis, on forme, par une opération classique de photolithographie et de gravure, un orifice OR1 dans la portion PRT1. Cet orifice OR1 traverse cette portion PRT1 et débouche dans une zone Z1 de la région de silicium RS1. Lorsque le circuit intégré est réalisé dans une technologie CMOS 90 nanomètres, le diamètre de cet orifice OR1 est typiquement égal à 110 nanomètres. Puis, on forme sur les parois latérales de l'orifice OR1 et sur la zone Z1 ainsi que sur la face supérieure de la portion PRT1, un empilement comportant une première couche Cl, par exemple une couche de cobalt, surmontée d'une couche barrière C2, par exemple une couche de nitrure de titane TiN. L'épaisseur de la couche de cobalt est par exemple de 7 nanomètres tandis que l'épaisseur de la couche de nitrure de titane est par exemple de l'ordre de 10 nanomètres. La formation des couches Cl et C2 peut être effectuée par exemple par un dépôt physique en phase vapeur classique et connu en soi Dans l'étape suivante, illustrée sur la figure 2, on forme un siliciure de cobalt, et plus précisément du mono siliciure de cobalt CoSi. Cette région siliciurée RS10 est obtenue par un recuit effectué par exemple à 500°C pendant 30 secondes. La région siliciurée RS10 est obtenue à partir du métal (le cobalt) de la couche métallique Cl. On voit sur la figure 2 que la région siliciurée RS10 est essentiellement localisée sous la couche barrière C2. L'étape suivante, illustrée sur la figure 3, consiste à combler l'orifice OR1 avec un métal de remplissage, ici du tungstène W. Ce comblement s'effectue ici par un dépôt chimique en phase vapeur classique et connu d'une couche C3 du métal considéré, ici le tungstène. La couche C3 recouvre également l'empilement des couches Cl et C2 disposées au-dessus de la face supérieure de la portion PRT1 à l'extérieur de l'orifice. Il convient de noter ici également que les couches Cl et C2 subsistent sur les parois latérales de l'orifice OR1 après formation du siliciure de métal. La couche C2 fait office de couche barrière pour éviter la diffusion du métal dans la portion PRT1 (diélectrique) et le reliquat de première couche Cl contribue alors à la fonction de barrière de diffusion du métal dans la portion PRT1. Par ailleurs l'utilisation du cobalt dans la barrière Co/TiN à la place d'une barrière Ti/TiN lorsque le métal de remplissage est du tungstène W est particulièrement avantageuse car le titane est souvent à l'origine de problèmes dit "Pop Corn" lorsque le Fluor (provenant du WF6 permettant le dépôt CVD du W) traverse le TiN et réagit avec ledit titane pour former du TiF6 gazeux. L'étape suivante, illustrée sur la figure 4, comprend un retrait de l'empilement de couches Cl, C2, C3 à l'extérieur de l'orifice comblé OR1 ainsi qu'un retrait du surplus de métal au-dessus de cet orifice de façon à former un contact métallique CT1. Le retrait des couches Cl, C2 et C3 peut s'effectuer de façon classique par polissage mécano-chimique. On obtient donc, comme illustré sur la figure 4, un circuit intégré comprenant au moins un contact métallique CT1 ménagé dans la portion PRT1 du circuit intégré, ce contact métallique CT1 comportant une région centrale métallique C3 (typiquement en tungstène) recouverte latéralement et dans sa partie inférieure par une couche barrière électriquement conductrice C2. Le contact métallique CT1 comporte également une couche externe Cl, ici en cobalt, et recouvrant la partie latérale de la couche barrière C2. Ce premier contact métallique CT1 vient au contact de la région RS10 comportant un siliciure de métal, ici du mono-siliciure de cobalt CoSi, cette région RS10 étant localisée sous la partie inférieure de la couche barrière C2. On voit donc qu'un tel contact a été obtenu sans nécessiter de masque spécifique de protection des régions non destinées à être siliciurées. Par ailleurs, la région RS10 est uniforme sous le contact CT1. On peut également aisément réaliser du mono-siliciure de cobalt qui est plus fin que le di-siliciure de cobalt CoSi2. De ce fait, on a une consommation moindre de silicium et une contrainte mécanique plus faible que celle du CoSi2. Et, il n'y a pas de problème de percement de la région siliciurée RS10 puisque cette région RS10 est effectuée après la gravure de l'orifice OR1. Les figures 5 à 7 illustrent un autre mode de mise en oeuvre et de réalisation. Seules les différences entre les figures 5 à 7 et les figures 1 à 4 seront maintenant décrites à des fins de simplification. Sur la figure 5, l'orifice 0R2 est gravé dans une portion PRT2 et débouche en profondeur dans une zone Z2 de la région de silicium R52. La profondeur de gravure dans la région de silicium R52 est égale à d. Les couches Cl et C2 sont ensuite formées d'une façon analogue à ce qui a été décrit précédemment. Puis, comme illustré sur la figure 6, on forme à partir du métal de la couche Cl (ici le cobalt) une région siliciurée R520 qui a la forme d'un U qui est essentiellement localisée autour de la partie inférieure de la couche barrière C2. Plusieurs possibilités existent pour former ce siliciure de métal RS20. Soit on effectue un seul recuit à 530°C pendant 30 secondes et on obtient alors dans la région R520 du mono siliciure de cobalt CoSi. Soit on forme tout d'abord du mono siliciure de cobalt CoSi puis on effectue un deuxième recuit, en l'espèce un recuit rapide de transformation, par exemple à 790°C pendant 20 secondes, de façon à former du di-siliciure de cobalt CoSi2. En variante, on peut directement effectuer le recuit à 790°C pendant 20 secondes de façon à obtenir directement le CoSi2. Puis d'une façon analogue à ce qui a été décrit ci-avant en référence aux figures 3 et 4, on termine le contact CT2 en remplissant l'orifice 0R2 par un métal de remplissage, typiquement le tungstène W, puis on procède à un polissage mécano-chimique de façon à obtenir le contact CT2 illustré sur la figure 7. Et, sur cette figure 7, la région siliciurée RS20 est essentiellement localisée autour de la partie inférieure du contact CT2 sous la couche barrière CT2. Et, on voit donc là encore que même en cas de sur-gravure d de l'orifice 0R2 on n'a aucun risque de percement d'une quelconque région siliciurée puisque cette région siliciurée est formée après gravure de l'orifice 0R2. Le mode de mise en oeuvre et de réalisation illustré sur les figures 8 et 9 diffère de ceux qui viennent d'être décrits en ce sens que le siliciure de métal est cette fois-ci formé après le comblement de l'orifice par le métal de remplissage. Plus précisément, comme illustré sur la figure 8, on procède, d'une façon analogue à ce qui a été décrit ci-avant à la formation par gravure d'un orifice 0R3 au travers la portion PRT3 du circuit intégré de façon que cet orifice 0R3 débouche dans une zone Z3 de la région siliciurée RS3. L'orifice 0R3 débouche ici en profondeur dans la région RS3 bien que cela ne soit pas indispensable. On procède ensuite au remplissage de l'orifice 0R3 par la couche métallique C3 (ici en tungstène W), puis à un polissage mécano-chimique. On forme ensuite, comme illustré sur la figure 9, la région de siliciure de métal RS30 qui est ici du mono-siliciure de cobalt CoSi. Cette région RS30 est en forme de U autour de la partie inférieure du contact CT3 puisque la gravure de l'orifice 0R3 est effectuée en profondeur dans la région de silicium RS3. Il convient de noter ici que l'opération de polissage mécano-chimique aurait pu également être effectuée après la formation de la région siliciurée RS30 Dans le mode de mise en oeuvre et de réalisation illustré sur les figures 10 et 11, c'est cette fois-ci du di-siliciure de cobalt qui est formé dans la région siliciurée RS40 en forme de U et entourant la partie inférieure du contact CT4. Là encore, l'orifice 0R4 est rempli de tungstène W. La figure 12 illustre schématiquement un circuit intégré de l'art antérieur comportant plusieurs transistors (ici deux transistors MOS Ti et T2) comportant des régions siliciurée RSO sur les zones actives de source, drain et grille de ces transistors Ti et T2. Ces régions siliciurées sont formées ici de di-siliciure de cobalt CoSi2 et ont été formées de façon classique en utilisant un flot d'étapes de l'art antérieur comportant notamment la réalisation des contacts CTO après formation des régions de siliciure RSO. On voit sur ce circuit intégré de l'art antérieur que les régions siliciurées RSO ne sont pas essentiellement localisées sous les contacts CTO mais s'étendent sur une bonne partie des zones actives de source et de drain ainsi que sur la totalité de la zone de grille G, et en particulier jusqu'au pied des espaceurs isolants ESP. Comme cela est bien connu, ces espaceurs isolants sont des régions latérales isolantes permettant d'isoler électriquement la région de grille des régions de source et de drain. Par contre, comme illustré sur la figure 13, selon un mode de réalisation d'un circuit intégré selon l'invention, les régions siliciurées RS10 sont ici essentiellement localisées sous le contact CT1 à distance des espaceurs ESP. Et, ces régions siliciurées peuvent être formées de mono-siliciure de cobalt CoSi (région RS10) ou bien de di-siliciure de cobalt CoSi2 comme c'est le cas sur la figure 14, les régions siliciurées RS100 restant localisées sous les contacts CT10. Et, le fait d'avoir au moins sur les régions de source et de drain, des régions siliciurées (quelle que soit le métal et la composition du siliciure de métal) localisées à distance des espaceurs, permet d'augmenter la valeur de la tension de claquage de ces transistors, par exemple de l'ordre de 1 volt, et ce sans modification de la structure ou de la conception du transistor ni implantation REVENDICATIONS1. Procédé de réalisation d'au moins un contact métallique sur une région de silicium d'un circuit intégré, comprenant une formation dans une portion (PRT1) du circuit intégré d'un orifice traversant (OR1) débouchant dans une zone (Z1) de ladite région de silicium (RS1), une formation sur la paroi latérale dudit orifice et sur ladite zone d'une première couche métallique (Cl) exempte de nickel, une formation d'une couche barrière électriquement conductrice (C2) au-dessus de la première couche, une formation, à partir du métal de ladite première couche, d'un siliciure de métal (RS10) sous la couche barrière au contact de ladite zone de silicium, et un comblement dudit orifice avec un métal de remplissage (C3) recouvrant la couche barrière. 2. Procédé selon la revendication 1, dans lequel la formation du siliciure de métal (RS10) comprend au moins un recuit effectué avant ledit comblement dudit orifice. 3. Procédé selon la revendication 2, dans lequel la formation du siliciure de métal (RS20) comprend deux recuits successifs effectués avant le comblement dudit orifice (0R2). 4. Procédé selon la revendication 1, dans lequel la formation du siliciure de métal (RS30) comprend au moins un recuit effectué après ledit comblement dudit orifice (0R3). 5. Procédé selon la revendication 4, dans lequel la formation du siliciure de métal (RS40) comprend deux recuits successifs effectués après le comblement dudit orifice (0R4). 6. Procédé selon la revendication 2 ou 4, dans lequel la première couche métallique (Cl) comprend du cobalt et la formation du siliciure de métal comprend la formation de mono-siliciure de cobalt CoSi. 7. Procédé selon l'une des revendications 2 à 5, dans lequel la première couche métallique (Cl) comprend du cobalt et la formation du siliciure de métal comprend la formation de di-siliciure de cobalt CoSi2. 8. Procédé selon la revendication 6 ou 7, dans lequel la formation de la couche barrière (C2) comprend une formation d'une couche de nitrure de titane TiN et le métal de remplissage (C3) comprend du tungstène. 9. Procédé selon l'une des revendications précédentes, dans lequel la formation de ladite première couche métallique et la formation de ladite couche barrière comprend également un recouvrement de ladite première portion de circuit intégré par ladite première couche métallique (Cl) surmontée de ladite couche barrière (C2), et le comblement dudit orifice comprend également un recouvrement de la première couche métallique surmontée de ladite couche barrière par une couche dudit métal de remplissage, et un retrait de cet empilement de couches de ladite première portion (PRT1) à l'extérieur du premier orifice comblé. 10. Procédé selon l'une des revendications précédentes, dans lequel on forme ledit orifice traversant (0R2) débouchant en profondeur (d) dans ladite zone (Z2) de la région de silicium (RS2), et la formation du siliciure de métal comprend une formation du siliciure de métal en forme de U (RS20) entre la région de silicium et ladite couche barrière. 11. Circuit intégré comprenant au moins un contact métallique (CT1) ménagé dans une première portion (PRT1) du circuit intégré et comportant une région centrale métallique (C3) recouverte latéralement et dans sa partie inférieure par une couche barrière électriquement conductrice (C2), une couche externe métallique (Cl) exempte de Nickel et recouvrant la partie latérale de ladite couche barrière, ledit premier contact métallique venant au contact d'une région siliciurée (RS10) essentiellement localisée sous la couche barrière au niveau de la partie inférieure dudit contact métallique et comportant un siliciure de métal exempt de Nickel. 12. Circuit intégré comprenant au moins un transistor MOS comportant une région de grille (G) et des régions de source (S) et de drain (D) séparées de la région de grille par des espaceurs isolants (ESP), et au moins deux plots de contact métalliques (CT1) venantrespectivement au contact de deux régions (RS10) comportant un siliciure de métal, situées au sein des régions de source et de drain et localisées au niveau des parties inférieures des deux plots de contact (CT1) et à distance desdits espaceurs isolants (ESP). 13. Circuit intégré selon la revendication 12, dans lequel chaque plot de contact comporte une région centrale métallique (C3) recouverte latéralement et dans sa partie inférieure par une couche barrière électriquement conductrice (C2), une couche externe métallique (Cl) recouvrant la partie latérale de ladite couche barrière, la région siliciurée étant essentiellement localisée sous la couche barrière du plot de contact correspondant. 14. Circuit intégré selon la revendication 11 ou 13, dans lequel la couche externe métallique (Cl) comprend du cobalt. 15. Circuit intégré selon l'une des revendications 11, 13 ou 14, dans lequel la couche barrière (C2) comprend du Nitrure de Titane (C21), et le métal de ladite région centrale (C3) est du tungstène. 16. Circuit intégré selon l'une des revendications 11 à 15, dans lequel ladite région siliciurée (RS10) est essentiellement localisée sous ledit plot de contact métallique. 17. Circuit intégré selon l'une des revendications 11 à 15, dans lequel ladite région siliciurée est en forme de U et est essentiellement localisée autour de la partie inférieure du plot de contact métallique. 18. Circuit intégré selon l'une des revendications 11 à 17, dans lequel la région siliciurée comprend du mono-siliciure de cobalt CoSi ou du di-siliciure de cobalt CoSiz. 19. Utilisation dans un circuit intégré de plots de contacts métalliques sur au moins les zones actives de source et de drain de transistors MOS pour augmenter la tension de claquage de ces transistors, chacun de ces contacts métalliques venant au contact d'une région siliciurée de la zone active correspondante (RS10) du transistor, ladite région siliciurée étant essentiellement localisée au niveau de la partie inférieure dudit contact métallique à distance des espaceurs isolants (ESP) du transistor et comportant un siliciure de métal.