FR 3009147 A1 20150130 FR 1357283 A 20130724 B12571 - 12-GR1-0868 AMPLIFICATEUR DIFFERENTIEL DOMAINE La présente demande concerne le domaine des circuits d'amplification et en particulier un amplificateur différentiel. ARRIERE-PLAN Pour l'amplification à faible bruit de signaux diffé- rentiels analogiques, on utilise souvent des circuits basés sur une paire de transistors en montage différentiel. Dans un tel circuit, les signaux d'entrée différentiels commandent une paire de transistors pour diriger un courant dans l'une ou l'autre de deux charges afin de générer des signaux de sortie différentiels. La conductivité des transistors, le niveau du courant et la résistance des charges sont choisis de façon à assurer un gain souhaité. Dans la conception d'amplificateurs différentiels, on a souvent pour objectif d'obtenir le plus grand gain possible. Cependant, il y a un problème technique pour obtenir une augmentation du gain sans avoir les inconvénients d'une augmentation du bruit, d'une réduction de l'excursion de la tension de sortie, d'une augmentation de la consommation d'énergie et/ou d'une réduction de la largeur de bande de l'amplificateur. Il existe donc un besoin dans la technique d'un amplificateur différentiel amélioré ayant un gain relativement B12571 - 12-GR1-0868 2 élevé, sans avoir certains ou la totalité des inconvénients susmentionnés. RE SUME Un objet de modes de réalisation de la présente 5 description est de répondre au moins partiellement à un ou plusieurs besoins de l'art antérieur. Selon un aspect, on prévoit un amplificateur différentiel comprenant : une première branche comprenant un premier transistor et un premier composant couplés en série entre des 10 première et deuxième tensions d'alimentation, un premier noeud de sortie entre le premier transistor et le premier composant fournissant un premier signal de sortie différentiel ; une deuxième branche comprenant un deuxième transistor et un deuxième composant couplés en série entre les première et 15 deuxième tensions d'alimentation, un deuxième noeud de sortie entre le deuxième transistor et le deuxième composant fournissant un deuxième signal de sortie différentiel ; dans lequel le premier transistor comprend un noeud de commande adapté à recevoir un premier signal d'entrée différentiel et un 20 autre noeud de commande adapté à recevoir un premier signal de contre-réaction basé sur au moins le deuxième signal de sortie, et le deuxième transistor comprend un noeud de commande adapté à recevoir un deuxième signal d'entrée différentiel et un autre noeud de commande adapté à recevoir un deuxième signal de 25 contre-réaction basé sur au moins le premier signal de sortie. Selon un mode de réalisation, l'autre noeud de commande du premier transistor est couplé au deuxième noeud de sortie, et l'autre noeud de commande du deuxième transistor est couplé au premier noeud de sortie. 30 Selon un mode de réalisation, l'amplificateur différentiel comprend en outre un circuit de contre-réaction couplé aux premier et deuxième noeuds de sortie et agencé pour générer les premier et deuxième signaux de contre-réaction. Selon un mode de réalisation, le circuit de contre-35 réaction comprend un autre amplificateur différentiel ayant une B12571 - 12-GR1-0868 3 première entrée couplée au premier noeud de sortie et une deuxième entrée couplée au deuxième noeud de sortie. Selon un mode de réalisation, le circuit de contre-réaction comprend : un troisième transistor ayant un noeud de 5 commande couplé au premier noeud de sortie et un premier noeud de courant principal couplé à une première source de courant et à l'autre noeud du deuxième transistor ; et un quatrième transistor ayant un noeud de collunande couplé au deuxième noeud de sortie et un premier noeud de courant principal couplé à une 10 deuxième source de courant et à l'autre noeud du premier transistor. Selon un mode de réalisation, chacun des premier et deuxième transistors a une structure SOI (semiconducteur sur isolant), et les autres noeuds de commande sont couplés à des 15 grilles arrière des premier et deuxième transistors. Selon un mode de réalisation, chacun des premier et deuxième transistors comprend une couche semiconductrice isolée de la grille arrière par une couche d'isolant. Selon un mode de réalisation, chacun des premier et 20 deuxième transistors est un transistor à substrat massif ayant des canaux formés dans des caissons de type P correspondants, un caisson de type N étant disposé de façon à isoler électriquement les caissons de type P par rapport à un substrat de type P. Selon un mode de réalisation, chacun des premier et 25 deuxième transistors comprend un premier noeud de courant principal couplé à un noeud commun couplé à la deuxième tension d'alimentation par l'intermédiaire d'une source de courant comilune. Selon un mode de réalisation, les premier et deuxième 30 composants sont des charges. Selon un mode de réalisation, les premier et deuxième composants sont des résistances ayant chacune une résistance comprise entre 50 et 5000 ohms. Selon un mode de réalisation, le premier composant est 35 un cinquième transistor ayant un noeud de commande adapté à B12571 - 12-GR1-0868 4 recevoir le premier signal d'entrée différentiel et un autre noeud de commande adapté à recevoir le premier signal de contre-réaction, et le deuxième composant est un sixième transistor ayant un noeud de commande adapté à recevoir le deuxième signal d'entrée différentiel et un autre noeud de commande adapté à recevoir le deuxième signal de contre-réaction. Selon un autre aspect, on prévoit une bascule de verrouillage de données comprenant : l'amplificateur différentiel susmentionné ; un premier commutateur couplé entre un premier noeud d'entrée de l'amplificateur différentiel et le noeud de commande du premier transistor ; et un deuxième commutateur couplé entre un deuxième noeud d'entrée de l'amplificateur différentiel et le noeud de commande du deuxième transistor. Selon un mode de réalisation, la bascule de verrouil- lage de données comprend en outre un troisième commutateur couplé entre les premier et deuxième noeuds de sortie. Selon un autre aspect, on prévoit un procédé pour former un amplificateur différentiel, comprenant : former une première branche comprenant un premier transistor et un premier composant couplés en série entre des première et deuxième tensions d'alimentation, un noeud de commande du premier transistor étant adapté à recevoir un premier signal d'entrée différentiel ; former une deuxième branche comprenant un deuxième transistor et un deuxième composant couplés en série entre les première et deuxième tensions d'alimentation, un noeud de commande du deuxième transistor étant adapté à recevoir un deuxième signal d'entrée différentiel ; coupler un autre noeud de commande du deuxième transistor à un premier noeud de sortie entre le premier transistor et le premier composant ; et coupler un autre noeud de commande du premier transistor à un deuxième noeud de sortie entre le deuxième transistor et le deuxième composant. B12571 - 12-GR1-0868 BRÈVE DESCRIPTION DES DESSINS Les caractéristiques et avantages susmentionnés, et d'autres, apparaîtront clairement avec la description détaillée suivante de modes de réalisation, donnée à titre illustratif et 5 non limitatif, en référence aux dessins joints dans lesquels : la figure 1 illustre schématiquement un amplificateur différentiel selon un mode de réalisation qui a été proposé ; les figures 2 à 9 illustrent schématiquement des amplificateurs différentiels selon des exemples de réalisation 10 de la présente description ; la figure 10A est une vue en coupe d'une structure de transistor selon un mode de réalisation de la présente invention ; la figure 10B est une vue en coupe de la structure 15 d'une paire de transistors selon un mode de réalisation de la présente description ; et la figure 11 illustre schématiquement un dispositif selon un exemple de réalisation de la présente description. DESCRIPTION DETAILLEE 20 La figure 1 illustre schématiquement un amplificateur différentiel 100 qui a été proposé, basé sur une paire de transistors en montage différentiel. Le circuit 100 comprend une branche 101 comprenant un transistor MOS à canal N (NMOS) 102 couplé en série avec une 25 résistance 104 entre une tension d'alimentation VDD et un noeud 106. Une grille du transistor 102 reçoit un signal d'entrée différentiel IN+ sur un noeud d'entrée 108 de l'amplificateur, et un noeud de sortie 110 entre le transistor 102 et la résistance 104 fournit un signal de sortie différentiel OUT-. 30 Le circuit 100 comprend aussi une branche 111 comprenant un transistor NMOS 112 couplé en série avec une résistance 114 entre une tension d'alimentation VDD et le noeud 106. Une grille du transistor 112 reçoit un signal d'entrée différentiel IN- sur un noeud d'entrée 118 de l'amplificateur, B12571 - 12-GR1-0868 6 et un noeud de sortie 120 entre le transistor 112 et la résistance 114 fournit un signal de sortie différentiel OUT+. Le noeud 106 est couplé à la masse par l'intermédiaire d'une source de courant 122. Le transistor 102 est un transistor à double grille comprenant une grille arrière 124, qui est connectée au noeud d'entrée 108. Le transistor 112 est aussi un transistor à double grille comprenant une grille arrière 126, qui est connectée au noeud d'entrée 118. En fonctionnement, le courant généré par la source de courant 122 va être dirigé par la branche 101 ou la branche 111 sur la base des niveaux relatifs des signaux d'entrée différentiels IN+, IN-. Le gain appliqué aux signaux d'entrée différentiels au niveau des noeuds de sortie 110, 120 est déterminé par l'équation suivante : Gain-(Gm+Gmb).R où Gra est la transconductance de grille avant des transistors 102, 112, égale au rapport entre la variation de courant au niveau de leurs noeuds de sortie et la variation de tension correspondante au niveau de leurs grilles de commande principales, G est la transconductance de grille arrière des transistors 102, 112, égale au rapport entre la variation de courant au niveau de leurs noeuds de sortie et la variation de tension correspondante au niveau de leurs grilles arrière, et R est la résistance de chacune des résistances 104, 114. Le couplage de la grille arrière des transistors 102, 112 aux noeuds d'entrée 108, 118 assure par conséquent une augmentation du gain de l'amplificateur différentiel 100, mais seulement avec une étendue limitée. En effet, la transcon- ductance de grille arrière G est en générale de l'ordre de seulement un dixième de la transconductance de grille avant Gra, et par conséquent l'augmentation de gain n'est que d'environ 10%. B12571 - 12-GR1-0868 7 La figure 2 illustre schématiquement un amplificateur différentiel 200 selon un exemple de réalisation de la présente description. Le circuit 200 comprend une branche 201 comprenant un 5 transistor 202, par exemple un transistor NMOS, couplé en série avec un composant 204 entre une tension d'alimentation VDD et un noeud 206. Un noeud de commande, par exemple la grille, du transistor 202 reçoit un signal d'entrée différentiel IN+ sur un noeud d'entrée 208 de l'amplificateur, et un noeud de sortie 210 10 entre le transistor 202 et la charge 204 fournit un signal de sortie différentiel OUT-. Le circuit 200 comprend aussi une branche 211 comprenant un transistor 212, par exemple un transistor NMOS, couplé en série avec un composant 214 entre la tension 15 d'alimentation VDD et le noeud 206. Un noeud de commande, par exemple la grille, du transistor 212 reçoit un signal d'entrée différentiel IN- sur un noeud d'entrée 218 de l'amplificateur, et un noeud de sortie 220 entre le transistor 212 et la charge 214 fournit un signal de sortie différentiel OUT+. 20 Dans l'exemple illustré en figure 2, l'amplificateur 200 est basé sur une paire de transistors en montage différentiel, les composants 204, 214 étant des charges, comme des résistances ou d'autres types de charges actives ou passives, et le noeud 206 étant couplé à la masse par l'inter- 25 médiaire d'une source de courant 222. Cependant, dans des variantes de réalisation décrites plus en détail ci-après, les composants pourraient être d'autres types de dispositifs, et la source de courant 222 pourrait être omise. Le transistor 202 comprend un autre noeud de commande 30 224, et le transistor 212 comprend un autre noeud de commande 226. Par exemple, les transistors 202 et 212 sont des transistors à substrat massif, et les autres noeuds de commande 224, 226 sont des connexions de substrat de ces transistors. A titre de variante, les transistors 202, 212 peuvent avoir une 35 structure SOI (silicium sur isolant), et les autres noeuds de B12571 - 12-GR1-0868 8 commtande 224 et 226 sont des grilles arrière des transistors. Par exemple, comme on va le décrire plus en détail ci-après, les transistors 202 et 212 sont du type UTBB (à corps ultra mince et BOX). Le circuit 200 comprend en outre un circuit de contre- réaction 228, qui reçoit les signaux de sortie OUT-, OUT+ provenant des noeuds de sortie 210, 220 respectivement, et fournit des tensions de contre-réaction VBG+ et VBG_ aux autres noeuds de commande 224, 226 des transistors 202, 212, respectivement. En fonctionnement, comme dans le circuit 100 de la figure 1, le courant généré par la source de courant 222 va être dirigé dans la branche 201 ou 211 sur la base des niveaux relatifs des signaux d'entrée différentiels IN+, IN. Le gain appliqué aux signaux d'entrée différentiels sur les noeuds de sortie 210, 220 est déterminé par l'équation suivante : Gain=Gm.R/(1-A) où Gm est la transconductance de grille avant de chacun des transistors 202, 212, égale au rapport entre la variation de courant sur leurs noeuds de sortie et la variation de tension correspondante sur leurs grilles de commande principales, R est la résistance de chacune des charges 204, 214, et A est le gain de contre-réaction positive qui est fonction de Gmb.R, où G est la transconductance de grille arrière de chacun des transistors 202, 212, égale au rapport entre la variation de courant sur leurs noeuds de sortie et la variation de tension sur leurs grilles arrière. Afin d'éviter d'avoir un gain infini, la transconductance de grille arrière Ger, la résistance R des charges 204, et un éventuel facteur d'amplification du circuit de contre-réaction 228, sont par exemple choisis de telle sorte que le gain de contre-réaction positive A soit inférieur à 1. Le gain global de l'amplificateur différentiel est ainsi augmenté de 1/(1-A) par rapport à un amplificateur différentiel sans contre-réaction. Il apparaîtra clairement à 35 l'homme de l'art qu'une telle augmentation du gain peut être B12571 - 12-GR1-0868 9 utilisée pour augmenter le niveau différentiel des signaux de sortie OUT+, OUT-, ou en variante celle-ci pourrait être utilisée en plus ou à la place pour réduire le courant généré par la source de courant 222 et/ou pour réduire la taille des transistors 202, 212. Dans un exemple, les charges 204, 214 ont chacune une résistance R dans une plage de 50 à 5000 ohms, et les transistors 202, 212 ont chacun une transconductance de grille avant Gm dans une plage de 1 à 100 mA/V, et une transconductance de grille arrière G comprise entre Gm/8 et Gm/20. La figure 3 illustre schématiquement plus en détail l'amplificateur différentiel 200 de la figure 2 selon un exemple de réalisation dans lequel le circuit de contre-réaction 228 comprend une connexion 302 couplant le noeud de sortie 210 à l'autre noeud de commande 226 du transistor 212, et une connexion 304 couplant le noeud de sortie 220 à l'autre noeud de commande 224 du transistor 202. Dans le mode de réalisation de la figure 3, le gain de contre-réaction positive A est par conséquent égal à G.R, où G est la transconductance de chacun des transistors 202, 212, et R est la résistance de chacune des charges 204, 214. Cela conduit à un gain de : Gain=Gm.R/(1-G .R) Dans un exemple, Gm.R est compris entre 4 et 10, et 25 Gmb est inférieur ou égal à Gm/10. Le gain de contre-réaction positive A est par exemple choisi inférieur à 1. La figure 4 illustre schématiquement plus en détail le circuit d'amplification 200 de la figure 2 selon l'autre exemple de réalisation dans lequel le circuit de contre-réaction 228 30 comprend un amplificateur différentiel 402. L'amplificateur différentiel 402 comporte une entrée négative couplée au noeud de sortie 210, une entrée positive couplée au noeud de sortie 220, une sortie positive couplée à l'autre noeud de commande 224 du transistor 202, et une sortie négative couplée à l'autre 35 noeud de commande 226 du transistor 212. B12571 - 12-GR1-0868 10 L'amplificateur différentiel 228 est par exemple mis en oeuvre par une paire de transistors en montage différentiel, et a un gain B. Le gain de contre-réaction positive dans l'amplificateur 200 est ainsi égal à E.G.R. Ici encore, le gain de contre-réaction positive est par exemple sélectionné pour être inférieur à 1. La figure 5 illustre schématiquement plus en détail le circuit d'amplification 200 de la figure 2 selon un autre exemple de réalisation dans lequel le circuit de contre-réaction 228 comprend une paire de transistors connectés selon un montage en source suiveuse. En particulier, le circuit de contre-réaction 228 comprend un transistor 502 couplé en série avec une source de courant 504 entre la tension d'alimentation VDD et la masse et ayant son noeud de commande couplé au noeud de sortie 210. Un noeud 506 entre le transistor 502 et la source de courant 504 est couplé à l'autre noeud de commande 226 du transistor 212. De façon similaire, un transistor 508, aussi par exemple un transistor NMOS, est couplé en série avec une source de courant 510 entre la tension d'alimentation VDD et la masse, et a son noeud de commande couplé au noeud de sortie 220. Un noeud 512 entre le transistor 508 et la source de courant 510 est couplé à un autre noeud de commande 224 du transistor 202. En fonctionnement, les transistors en source suiveuse 502, 508 réduisent les tensions de contre-réaction VBG+, VBG_ d'une tension grille-source VGS. Un avantage d'une telle configuration est que, vu depuis les noeuds de sortie 210, 220, l'impédance du circuit de contre-réaction 228 est élevée, avec une charge capacitive relativement faible, conduisant ainsi à des performances élevées pour l'amplificateur. En outre, dans le cas où les transistors 202 et 212 sont mis en oeuvre sous forme de transistors à substrat massif, en général les tensions VBG+, VBG appliquées aux noeuds 224, 226 ne devraient pas être supérieures de plus d'une tension de diode par rapport à la tension du noeud de drain de chaque transistor, mettant ainsi une contrainte sur le gain de l'amplificateur. La réduction des B12571 - 12-GR1-0868 11 tensions de contre-réaction par les tensions grille-source des transistors 502 et 508 relâche ainsi cette contrainte sur le gain de l'amplificateur. Dans l'exemple de la figure 5, les composants 204, 214 5 sont des résistances, mais comme cela a été indiqué précédenuent, dans des variantes de réalisation, on pourrait utiliser d'autres composants. La figure 6 illustre schématiquement l'amplificateur différentiel 200 de la figure 2 selon un autre exemple de 10 réalisation adapté à fonctionner comme une bascule à verrouil- lage, dans lequel le gain de contre-réaction positive est supérieur à 1. Un commutateur 602 est couplé entre le noeud d'entrée 208 et le noeud de commande du transistor 202, et un commutateur 604 est couplé entre le noeud d'entrée 218 et le 15 noeud de commande du transistor 212. En outre, un coffmmtateur 606 est par exemple couplé entre les noeuds de sortie 210 et 220 de l'amplificateur. Dans certains modes de réalisation, le commutateur 606 pourrait être omis. Les commutateurs 602, 604 et 606 sont tous contrôlés par un signal de commande commun T. 20 Dans le mode de réalisation de la figure 6, le gain de contre-réaction positive est par exemple supérieur à 1, de sorte que les signaux de sortie vont aller vers leurs limites de sortie, par exemple la limite haute étant proche du niveau de la tension d'alimentation VDD et la limite basse étant proche du 25 niveau de la tension d'alimentation VDD moins R.I, où R est la résistance des résistances 204 et 214, et I est proche du courant passant dans le miroir de courant 222. En fonctionnement, pendant une phase d'acquisition, juste avant que les signaux d'entrée différentiels IN+, IN-30 doivent être échantillonnés, le signal de commande T est activé pour fermer les commutateurs 602 et 604, couplant ainsi les noeuds d'entrée 208, 218 aux noeuds de commande des transistors 202, 212. Le commutateur 606 est aussi fermé, ce qui amène les noeuds de sortie 210, 220 proches du même potentiel. Ensuite, 35 pendant une phase de verrouillage dans laquelle le signal B12571 - 12-GR1-0868 12 d'entrée est converti en des états numériques, le signal de commande T est modifié pour ouvrir les commutateurs 602, 604 et 606, déconnectant les noeuds de sortie 210, 220 l'un de l'autre, et isolant les noeuds d'entrée 208, 218 des transistors 202, 212. Le gain entre les noeuds d'entrée et de sortie du circuit va ainsi aller vers l'infini, et les signaux de sortie OUT-, OUT+ divergent sur la base des niveaux d'entrée différentiels à l'instant où les commutateurs 602, 604 et 606 sont ouverts. En particulier, l'une des tensions de sortie OUT- et OUT+ va passer au niveau haut, et l'autre au niveau bas, en fonction des niveaux relatifs des signaux d'entrée IN+, IN-. Cet état est ensuite maintenu jusqu'à une nouvelle phase d'acquisition. La figure 7 illustre un amplificateur différentiel 700 selon un autre exemple très similaire au circuit de la figure 2, mais qui est adapté à une mise en oeuvre CMOS. En particulier, plutôt que d'être une charge passive, le composant 204 est un transistor PMOS 702, qui reçoit aussi sur son noeud de commande le signal d'entrée IN+. De façon similaire, plutôt que d'être une charge passive, le composant 214 est un transistor PMOS 704, qui reçoit sur son noeud de commande le signal d'entrée IN-. Le transistor 702 comprend un autre noeud de commande 706, et le transistor 704 comprend un autre noeud de commande 708. Par exemple, chacun des transistors 702 et 704 a une structure SOI (silicium sur isolant), et les noeuds 706, 708 sont des grilles arrière des transistors. L'autre noeud de commande 706 est couplé, à une sortie du circuit de contre-réaction 228 pour recevoir le signal de contre-réaction VBG+, et l'autre noeud de commande 708 est couplé à l'autre sortie du circuit de contre-réaction 228 pour recevoir le signal de contre-réaction VBG_. En fonctionnement, le gain de l'amplificateur différentiel CMOS de la figure 7 est le suivant : Gmp GmN 1 Gdsp GdsN 1- A où A est le gain de contre-réaction positive égal à : Gain = B12571 - 12-GR1-0868 A = GdsP GdsN et où Gmp est la transconductance de grille avant de chacun des transistor PMOS 702, 704, GmN est la transconductance de grille avant de chacun des transistors NMOS 202, 212, Gdsp est la conductance de sortie de chacun des transistors PMOS 702, 704, GdsN est la conductance de sortie de chacun des transistors NMOS 202, 212, Gmbp est la transconductance de grille arrière de chacun des transistors PMOS 702, 704, et GmbN est la transconductance de grille arrière de chacun des transistors NMOS 202, 212. Le gain de contre-réaction positive est par exemple inférieur à 1. Dans l'exemple de la figure 7, le circuit de contre-réaction 228 est mis en oeuvre par une simple connexion à partir 15 des noeuds de sortie 210, 220 vers les noeuds de commande 706, 224 et 708, 226 respectivement. Les transistors 202, 212, 702 et 704 dans le circuit de la figure 7 sont tous par exemple du type SOI. Dans certains modes de réalisation, les transistors 202 et 702 pourraient être 20 formés avec un caisson commun, par exemple un caisson de type N, s'étendant en dessous de la couche d'isolation de la couche SOI. En effet, la même tension VBG+ est appliquée à la grille arrière de chacun de ces transistors. De façon similaire, les transistors 212, 704 pourraient être formés avec un caisson 25 cottunun, par exemple un caisson de type N, s'étendant en dessous de la couche d'isolation de la couche SOI. En effet, la même tension VBG_ est appliquée à la grille arrière de chacun de ces transistors. Dans certains modes de réalisation, il pourrait y 30 avoir un décalage en courant continu entre la tension VBG+ appliquée aux noeuds 224 et 706 des transistors 202 et 702 respectivement. De façon similaire, il pourrait y avoir un décalage en courant continu entre la tension VBG_ appliquée aux noeuds 226 et 708 dés transistors 212 et 704 respectivement. Par 13 Gmbp GmbN B12571 - 12-GR1-0868 14 exemple, les tensions appliquées aux grilles arrière des transistors 702 et 704 pourraient être décalées de façon positive par rapport aux tensions appliquées aux grilles arrière des transistors 202 et 212. L'homme de l'art saura comment pourrait être mis en oeuvre un tel décalage en courant continu, par exemple en utilisant des montages en source suiveuse ou des condensateurs préchargés. Dans de tels modes de réalisation, chacun des transistors 202 et 702, et des transistors 212 et 704 est formé dans un caisson séparé. La figure 8 illustre schématiquement un amplificateur différentiel 800 très similaire à celui de la figure 7, mais dans lequel la contre-réaction 228 est mise en oeuvre par un amplificateur différentiel 802 similaire à l'amplificateur différentiel 402 de la figure 4. Ainsi le gain de contre-réaction positive devient égal à : B. Gmbp GmbN Gdsp GdsN où B est le gain de l'amplificateur différentiel 802. La figure 9 illustre schématiquement un amplificateur 20 différentiel 900 très similaire au circuit 200 de la figure 2, excepté qu'il correspond à une mise en oeuvre PMOS, dans laquelle les transistors 202, 212 ont été remplacés par des transistors PMOS 902, 912, et le circuit a été inversé, le noeud de masse étant remplacé par une tension d'alimentation VDD, la 25 tension d'alimentation VDD étant remplacée par un noeud de masse. Pour le reste, les éléments de l'amplificateur 900 sont les mêmes que ceux de l'amplificateur 200 de la figure 2, et portent de mêmes références numériques et ne vont pas être décrits de nouveau en détail. 30 La figure 10A illustre, dans une vue en coupe, la structure de l'un des transistors 202, 212 selon un exemple de réalisation dans lequel ces transistors sont des transistors SOI (silicium/isolant), et par exemple des transistors FDSOI (SOI complètement déplétés) du type UTBB (à corps ultramince et BOX). B12571 - 12-GR1-0868 15 L'homme de l'art saura comment la structure pourrait être adaptée à une mise en oeuvre PMOS pour mettre en oeuvre les transistors 702, 704 de la figure 7 et les transistors 902, 912 de la figure 9. Dans l'exemple de la figure 10A, le transistor comprend un empilement de grille 1002 comprenant une couche isolante 1003 formée sur un film mince de silicium bordé de chaque côté par des régions isolantes 1004, 1006, qui sont par exemple des isolations à tranchées peu profondes (STI). Le film de silicium a par exemple une épaisseur comprise entre 5 et 10 nm. Le film de silicium comprend une région de silicium centrale 1008 située directement en dessous de la couche isolante 1003 de l'empilement de grille 1002 et formant une région de canal, et des régions de type N fortement dopées 1010 et 1012 de chaque côté de la région 1008, formant la source et le drain du transistor. Une couche d'isolant 1014 est formée en dessous du film de silicium et s'étend jusqu'aux régions isolantes 1004, 1006 de chaque côté. La couche d'isolant 1014 est par exemple une couche de BOX (oxyde enterré) constituée de SiO2, et qui a par exemple une épaisseur comprise entre 20 et 30 nm. Un caisson 1016 est par exemple formé en dessous de la couche isolante 1014, et assure une grille arrière du dispositif. Une région fortement dopée 1018 est par exemple formée entre la région isolante 1006 et une autre région isolante 1020 et contacte le caisson 1016. La région 1018 forme l'autre noeud de commande, ou grille arrière, du dispositif qui permet au caisson 1016 d'être polarisé par la tension de contre-réaction positive ou négative VBG+ or VBG_. La figure 10A illustre le cas dans lequel le caisson 1016 est un caisson de type P (PWELL) et le contact 1018 est une région de type P fortement dopée. Dans un tel cas, un caisson profond de type N (DNWELL) 1021 s'étend par exemple en dessous du PWELL 1016, isolant le PWELL 1016 du substrat de type P 1022. L'interface latérale entre le PWELL 1016 et le caisson de type N B12571 - 12-GR1-0868 16 (NWELL) profond 1021 est par exemple positionnée directement en dessous des régions isolantes 1004 et 1020, et le NWELL profond 1021 s'étend par exemple latéralement vers l'extérieur jusqu'à d'autres régions isolantes 1024, 1026 de chaque côté. Une région de type N fortement dopée 1028 est par exemple formée entre les régions isolantes 1004 et 1024, et fournit une région de contact pour le NWELL 1021, qui est par exemple couplée à VDD. Il apparaîtra clairement à l'homme de l'art que, dans des variantes de réalisation, le PWELL 1016 et la région P+ 1018 pourraient être remplacés par un_ NWELL et une région N+ dans l'une ou l'autre d'une mise en oeuvre NMOS ou PMOS, et dans un tel cas le NWELL profond 1021 pourrait par exemple être omis, le caisson 1016 étant formé directement au-dessus du substrat de type P 1022. Les transconductances de grille avant et arrière Gm et Gmb du transistor de la figure 10A dépendent des épaisseurs respectives des couches isolantes 1003, 1014 des grilles avant et arrière. Par exemple, la couche isolante 1003 de la grille avant a une épaisseur comprise entre 1 et 5 nm, et la couche isolante 1014 de la grille arrière a une épaisseur comprise entre 20 et 30 nm. En outre, le rapport Gm/G est par exemple sensiblement égal au rapport Tb/Tf, Tb étant l'épaisseur de la couche isolante 1014, et Tf étant l'épaisseur de la couche isolante 1003. La figure 10B illustre, dans une vue en coupe, la structure des deux transistors 202, 212 selon un exemple de réalisation dans lequel ces transistors sont des transistors sur substrat massif, formés dans des caissons isolés. La structure de chacun de ces transistors est très similaire à celle de la figure 10A, et des éléments communs portent les mêmes références, avec l'ajout d'une lettre "A" pour désigner les éléments du transistor 202, et d'une lettre "B" pour désigner des éléments du transistor 212. Ces éléments ne vont être décrits de nouveau en détail. Dans le mode de réalisation de la figure 10B, la couche isolante 1014 n'est pas présente, les B12571 - 12-GR1-0868 17 canaux des transistors étant formés directement dans les caissons de type P (PWELL) respectifs 1016A et 1016B. Il sera clair pour l'homme de l'art que dans des mises en oeuvre PMOS, les PWELL 1016A, 1016B et les régions P+ 1018A, 5 1018B sont par exemple remplacés par des NWELL et une région N+, et ainsi le NWELL profond 1021 pourrait par exemple être omis. La figure 11 illustre schématiquement un dispositif électronique comprenant un amplificateur différentiel 1102 correspondant à l'un des modes de réalisation décrits ici. 10 L'amplificateur différentiel 1102 reçoit des signaux d'entrée IN+, IN- et fournit des signaux de sortie différentiels OUT+, OUT-, fournis à un autre bloc de traitement 1104, qui par exemple traite les signaux de sortie OUT+, OUT- en fonction de l'application particulière. 15 Un avantage des modes de réalisation décrits ici est que le gain d'un amplificateur différentiel, et en particulier d'une paire de transistors différentiels, est augmenté d'une manière simple et efficace. Avec la description ainsi faite d'un mode de réali20 sation illustratif, diverses altérations, modifications et améliorations apparaîtront facilement à l'homme de l'art. Par exemple, bien que des exemples particuliers du circuit de contre-réaction 228 ait été décrits en relation avec les divers modes de réalisation, il sera clair pour l'homme de 25 l'art que dans des variantes de réalisation, des circuits de contre-réaction basés sur l'un quelconque de ces exemples, ou comprenant des circuits différents, pourraient être utilisés. En outre, bien que dans les circuits représentés dans les diverses figures, les tensions d'alimentation haute et basse 30 soient à VDD et à la masse, il est clair que toute tènsion adaptée pourrait être utilisée, celle-ci pouvant dépendre de la technologie des transistors. En outre, il sera clair pour l'homme de l'art que les transistors représentés comme étant des transistors MOS à canal 35 P pourraient être remplacés dans des variantes de réalisation B12571 - 12-GR1-0868 18 par des transistors MOS à canal N, et vice-versa. En outre, les divers transistors pourraient être mis en oeuvre avec des technologies de transistors différentes de la technologie MOS, comme la technologie HEMT (transistor à mobilité électronique élevée). En outre, il sera clair pour l'homme de l'art que les différents éléments des modes de réalisation décrits ici pourraient être recombinés dans des variantes de réalisation, selon des combinaisons quelconques. REVENDICATIONS1. Amplificateur différentiel comprenant : une première branche (201) comprenant un premier transistor (202) et un premier composant (204) couplés en série entre des première et deuxième tensions d'alimentation (VDD, GND), un premier noeud de sortie (210) entre le premier transistor (202) et le premier composant (204, 702) fournissant un premier signal de sortie différentiel (OUT-) ; une deuxième branche (211) comprenant un deuxième transistor (212) et un deuxième composant (214) couplés en série entre les première et deuxième tensions d'alimentation (VDD, GND), un deuxième noeud de sortie (220) entre le deuxième transistor (212) et le deuxième composant (214, 704) fournissant un deuxième signal de sortie différentiel (OUT+) ; dans lequel le premier transistor comprend un noeud de commande adapté à recevoir un premier signal d'entrée différentiel (IN+) et un autre noeud de commande (224) adapté à recevoir un premier signal de contre-réaction (VBG+) basé sur au moins le deuxième signal de sortie (OUT+), et le deuxième transistor comprend un noeud de commande adapté à recevoir un deuxième signal d'entrée différentiel (IN-) et un autre noeud de commande (226) adapté à recevoir un deuxième signal de contre-réaction (VBG_) basé sur au moins le premier signal de sortie (OUT-). 2. Amplificateur différentiel selon la revendication 1, dans lequel l'autre noeud de commande (224) du premier transistor est couplé au deuxième noeud de sortie (220), et l'autre noeud de commande (226) du deuxième transistor est couplé au premier noeud de sortie (2101. 3. Amplificateur différentiel selon la revendication 1 ou 2, comprenant en outre un circuit de contre-réaction (228) couplé aux premier et deuxième noeuds de sortie (210, 220) et agencé pour générer les premier et deuxième signaux de contre-réaction (VBG+,VBG-)-B12571 - 12-GR1-0868 20 4. Amplificateur différentiel selon la revendication 3, dans lequel le circuit de contre-réaction (228) comprend un autre amplificateur différentiel (402, 802) ayant une première entrée couplée au premier noeud de sortie (210) et une deuxième entrée couplée au deuxième noeud de sortie (220). 5. Amplificateur différentiel selon la revendication 3 ou 4, dans lequel le circuit de contre-réaction (228) comprend : un troisième transistor (502) ayant un noeud de commande couplé au premier noeud de sortie (210) et un premier 10 noeud de courant principal couplé à une première source de courant (504) et à l'autre noeud (226) du deuxième transistor ; et un quatrième transistor (508) ayant un noeud de commande couplé au deuxième noeud de sortie (220) et un premier 15 noeud de courant principal couplé à une deuxième source de courant (510) et à l'autre noeud (224) du premier transistor. 6. Amplificateur différentiel selon l'une quelconque des revendications 1 à 5, dans lequel chacun des premier et deuxième transistors a une structure SOI (semiconducteur sur 20 isolant), et dans lequel les autres noeuds de commande sont couplés à des grilles arrière des premier et deuxième transistors. 7. Amplificateur différentiel selon la revendication 6, dans lequel chacun des premier et deuxième transistors 25 comprend une couche semiconductrice (1008) isolée de la grille arrière par une couche (1014) d'isolant. 8. Amplificateur différentiel selon l'une quelconque des revendications 1 à 7, dans lequel chacun des premier et deuxième transistors est un transistor à substrat massif ayant 30 des canaux formés dans des caissons de type P (1016A, 1016B) correspondants, dans lequel un caisson de type N (1021) est disposé de façon à isoler électriquement les caissons de type P par rapport à un substrat de type P (1022).B12571 - 12-GR1-0868 21 9. Amplificateur différentiel selon l'une quelconque des revendications 1 à 8, dans lequel chacun des premier et deuxième transistors comprend un premier noeud de courant principal couplé à un noeud commun (206) couplé à la deuxième tension d'alimentation (GND) par l'intermédiaire d'une source de courant commune (222). 10. Amplificateur différentiel selon l'une quelconque des revendications 1 à 9, dans lequel les premier et deuxième composants sont des charges. 11. Amplificateur différentiel selon la revendication 10, dans lequel les premier et deuxième composants sont des résistances ayant chacune une résistance comprise entre 50 et 5000 ohms. 12. Amplificateur différentiel selon l'une quelconque des revendications 1 à 8, dans lequel le premier composant est un cinquième transistor (702) ayant un noeud de commande adapté à recevoir le premier signal d'entrée différentiel (IN+) et un autre noeud de commande (706) adapté à recevoir le premier signal de contre-réaction (VBG+), et le deuxième composant est un sixième transistor (704) ayant un noeud de commande adapté à recevoir le deuxième signal d'entrée différentiel (IN-) et un autre noeud de commande (708) adapté à recevoir le deuxième signal de contre-réaction (VBG_). 13. Bascule de verrouillage de données comprenant : l'amplificateur différentiel de l'une quelconque des revendications 1 à 11 ; un premier commutateur (602) couplé entre un premier noeud d'entrée (208) de l'amplificateur différentiel et le noeud de commande du premier transistor (202) ; et un deuxième commutateur (604) couplé entre un deuxième noeud d'entrée (218) de l'amplificateur différentiel et le noeud de commande du deuxième transistor (212). 14. Bascule de verrouillage de données selon. la revendication 13, comprenant en outre un troisième commutateur (606) couplé entre les premier et deuxième nôeuds de sortie.B12571 - 12-GR1-0868 22 15. Procédé pour former un amplificateur différentiel, comprenant : former une première branche (201) comprenant un premier transistor (202) et un premier composant (204, 702) couplés en série entre des première et deuxième tensions d'alimentation (VDD, GND), un noeud de commande du premier transistor étant adapté à recevoir un premier signal d'entrée différentiel (IN+) ; former une deuxième branche (211) comprenant un deuxième transistor (212) et un deuxième composant (214, 705) couplés en série entre les première et deuxième tensions d'alimentation (VDD, GND), un noeud de commande du deuxième transistor étant adapté à recevoir un deuxième signal d'entrée différentiel (IN-) ; coupler un autre noeud de commande (226) du deuxième transistor à un premier noeud de sortie (210) entre le premier transistor (202) et le premier composant (204, 702) ; et coupler un autre noeud de commande (224) du premier transistor à un deuxième noeud de sortie (220) entre le deuxième 20 transistor (212) et le deuxième composant (214, 704).