FR 3010795 A1 20150320 FR 1359017 A 20130919 Circuit intégré comprenant un circuit électronique et un circuit de surveillance du circuit électronique L'invention concerne les circuits intégrés, notamment la surveillance d'un circuit électronique, par exemple un processeur. Il existe plusieurs solutions pour prévenir une mise en défaut par dérive temporelle d'un circuit électronique tel qu'un processeur, et pour optimiser le fonctionnement de celui-ci. Une d'entre elles consiste à « monitorer », c'est-à-dire surveiller, les performances de transmission de signal du chemin critique du processeur. Le chemin critique correspond au trajet électrique le plus long entre deux bascules du processeur, c'est-à-dire possédant le temps de transmission le plus long. Généralement, pour réaliser une surveillance électronique du chemin critique, « critical-path performance monitoring » en anglais, plusieurs chemins électroniques du processeur susceptible d'être critiques pour le fonctionnement du circuit intégré sont identifiés lors de la conception du circuit intégré. À chaque composant électronique est associée une durée de transmission du signal et ainsi chaque chemin critique possède une certaine durée de transmission de signal. Le temps de transmission du signal est alors surveillé à partir d'un circuit de surveillance temporelle agencé sur le circuit intégré. Au cours de la vie du circuit intégré, la transmission du signal a tendance à se dégrader et le temps de transmission s'allonge par conséquent. Lorsqu'un circuit de surveillance temporelle détecte une dérive temporelle, on peut anticiper une mise en défaut du processeur en commandant les paramètres de fonctionnement du processeur pour pallier cette dérive, par exemple, en ajustant la fréquence du signal d'horloge, la tension d'alimentation du circuit intégré, ou même la tension de polarisation des transistors du circuit intégré. Il est connu différent types de capteurs de surveillance de chemin critique. Les systèmes de reproduction de chemin critique, « criticalpath replica », utilisent une réplique de chemin critique pour certaines valeurs de paramètres. Ces systèmes permettent une mesure facilitée du temps de transmission mais ne sont efficaces que s'il n'existe qu'un chemin critique unique possible, et que si les variations possibles de paramètres sont très limitées. Ces systèmes ne sont pas utilisables par conséquent pour des circuits intégrés ayant des processeurs conséquents avec un grand nombre de chemins critique possible. Les émulateurs de chemin critique, « emulated critical path », utilisent une table de correspondance, « look-up table » en anglais, pré-remplie pour enregistrer des correspondances de vitesse de transmission avec le circuit logique et les interconnexions possibles, et un moniteur permettant de sélectionner un chemin critique à partir des paramètres et de la table de correspondance. Les émulateurs sont plus précis que les systèmes de reproduction de chemin critique classiques, et peuvent s'adapter aux différentes conditions de fonctionnement du circuit intégrés à partir de la table de correspondance. Mais pour obtenir de bonnes performances des émulateurs, les circuits émulant les chemins critiques sont extrêmement simplifiés et ne représentent pas exactement les chemins critiques du processeur. Par ailleurs, ces émulateurs nécessitent généralement le stockage d'un grand nombre de tables de correspondance et ceci se traduit par l'utilisation d'une mémoire ou banque de registre de taille assez importante. Les systèmes dits « à chemin critique représentatif », « representative critical path » en anglais, sont basés sur la propriété de corrélation spatiale entre les paramètres permettant de construire la structure de test, et permettent de synthétiser un chemin critique de manière statistique. Ces systèmes possèdent une grande précision par rapport aux variations de corrélation et sont de taille physique relativement petite sur le circuit intégré. Cependant, ils ne permettent pas la prise en compte des conditions de fonctionnement du circuit intégré telles que la tension d'alimentation, la température de fonctionnement et le mode de fonctionnement des transistors. Les oscillateurs intégrés, ou « on-chip ring oscillators » en anglais, sont utilisés en nombre important sur un circuit intégré pour mesurer les variations des paramètres du processeur du circuit intégré et déterminer les effets des chemins critiques à partir d'une corrélation spatiale. Cependant, pour un circuit intégré de taille moyenne, une centaine d'oscillateurs intégrés sont nécessaires. Un autre exemple connu de capteur de surveillance de chemin critique comprend une chaîne de retard qui permet de réaliser une réplique approximative du chemin critique du processeur. Pour cela, la chaîne de retard comprend cinq circuits logiques différents typiques. Selon les conditions de fonctionnement du circuit intégré, un des cinq circuits est choisi pour représenter la réplique du chemin critique du processeur en cours de fonctionnement. Dans un tel système, non seulement les cinq circuits logiques réalisés dans le capteur occupent un certain espace physique dans le capteur, et donc sur le circuit intégré, mais étant donné qu'il n'y a que cinq choix de répliques de chemin critique, la précision de la réplique est limitée. Selon un mode de réalisation, il est proposé un capteur de surveillance d'un circuit électronique permettant d'ajuster plus finement le chemin critique en particulier à partir de combinaisons multiples de portes logiques. Il est également proposé un dispositif de mesure de retard sur une plage plus étendue avec une précision plus importante autour de la période du signal d'horloge du circuit intégré. Selon un premier aspect, il est proposé un circuit intégré comprenant un circuit électronique et un circuit de surveillance dudit circuit électronique, le circuit de surveillance étant configuré pour émuler un chemin critique du circuit électronique. Selon une caractéristique générale le circuit de surveillance comprend : - une entrée d'horloge pour recevoir le signal d'horloge délivré au circuit électronique, - une chaîne de retard configurable comportant des composants logiques, et possédant une entrée de chaîne connectée à l'entrée d'horloge et une sortie de chaîne apte à délivrer un signal d'horloge retardé, et une boucle de commande configurée pour sélectionner un circuit logique représentatif du chemin critique parmi un jeu de circuits logiques de référence à partir du signal d'horloge, du signal d'horloge retardé et des conditions de fonctionnement du circuit électronique et pour délivrer un signal de configuration à la chaîne de retard afin de configurer ledit circuit logique sélectionné. Le circuit de surveillance, ou capteur de chemin critique, étant monté sur le circuit intégré sur lequel est couplé le circuit électronique, ou processeur, il est soumis aux mêmes conditions environnementales, c'est-à-dire aux mêmes conditions de fonctionnement que le processeur. Il est configuré de manière à recevoir entre autres le même signal d'horloge, le même signal de tension d'alimentation, et la même tension de polarisation des transistors. Il est également préalablement configuré pour que les transistors soient dans le même mode de fonctionnement que ceux du processeur. Le mode de fonctionnement des transistors est référencé par rapport aux transistors NMOS et aux transistors PMOS, qui peuvent chacun avoir un fonctionnement lent (slow en anglais), rapide (fast en anglais), ou normal (typical en anglais). Les transistors peuvent ainsi être configurés selon les modes suivants : Slow-Slow, ou Slow-Fast, ou Typical-Typical, ou Fast-Slow, ou encore Fast-Fast. Ainsi, si des conditions de fonctionnement, comme la température de fonctionnement ou la tension d'alimentation, changent ne serait-ce qu'un peu pour le processeur, ces conditions changent également pour le capteur de chemin critique. Les conditions de fonctionnement du processeur comme la tension d'alimentation et la température de fonctionnement sont mesurées à l'aide de capteurs distincts dédiés. Ces capteurs permettent de fournir une mesure grossière de certaines des conditions de fonctionnement du processeur, et donc du circuit intégré, à la boucle de commande. La boucle de commande a été configurée préalablement à l'aide d'une table de correspondance, pour associer un circuit logique représentant un chemin critique au moins en fonction des conditions de fonctionnement reçues. Pour une même combinaison de valeurs grossières de condition de fonctionnement obtenues à partir d'un capteur de température et d'un capteur de tension externe par exemple, il existe une pluralité de circuits logiques de référence possibles. La boucle de commande est configurée pour sélectionner un circuit logique parmi le jeu de circuits logiques de référence pour les conditions de fonctionnement données. La sélection du circuit logique parmi le jeu de circuits logiques de référence est affinée en fonction du signal d'horloge et du signal d'horloge retardé, et notamment en fonction du retard entre les deux signaux. De préférence, la chaîne de retard comprend un ensemble de composants logiques et des moyens d'agencement aptes à combiner au moins une partie desdites portes logiques pour réaliser le circuit logique sélectionné par la boucle de commande. L'agencement de la chaîne de retard permet de réaliser un grand nombre de circuits logiques différents étant donné qu'elle comprend un ensemble de composants logiques, comme des portes logiques, combinables en fonction du circuit logique sélectionné par la boucle de commande. De préférence, le circuit de surveillance comprend des moyens de mesure aptes à déterminer le retard temporel entre le signal d'horloge et le signal d'horloge retardé, et la boucle de commande comprend un module de comparaison apte à comparer le retard mesuré à au moins un seuil de mesure, le module de comparaison étant couplé à une entrée d'un module de sélection configuré pour sélectionner ledit circuit logique en fonction des conditions de fonctionnement et du signal de sortie du module de comparaison. La valeur du retard mesuré peut être délivrée en sortie à un circuit de paramétrage du circuit intégré pour ajuster les paramètres de fonctionnement du circuit intégré en cas de dérive temporelle importante par exemple. Le retard mesuré est également transmis à la boucle de commande de manière à ajuster au besoin la combinaison de composants logiques réalisant le circuit logique émulant le chemin critique. En effet, le retard mesuré permet de mesurer les conditions de fonctionnement du circuit intégré de manière plus fine que les capteurs externes de température et de tension d'alimentation. Plus précisément, pour un retard mesuré à des conditions de fonctionnement grossières données, mesurées par les capteurs externes, la boucle de commande est configurée de manière à déterminer dans le jeu de circuits logiques de référence pour des conditions de fonctionnement grossière données, le ou les chemins critiques les plus sensibles aux conditions de fonctionnement affinées grâce au retard mesuré. La boucle de commande restreint ainsi le jeu de circuits logiques de référence en fonction du retard mesuré et des conditions de fonctionnement grossières mesurées par les capteurs externes. Un circuit logique émulant le chemin critique du groupe restreint est sélectionné pour la chaîne de retard, de manière à réaliser une nouvelle mesure de retard. Le nouveau circuit logique sélectionné étant plus sensible aux conditions de fonctionnement que le précédent, le retard mesuré peut différer du précédent, si bien qu'en comparant le nouveau retard mesuré aux mêmes seuils, la boucle de commande peut modifier le circuit logique sélectionné encore une fois ou non. Le circuit logique est ainsi modifié tant que le retard mesuré diffère du précédant d'une valeur supérieure à l'un des seuils. Selon un mode de réalisation, les moyens de mesure peuvent comprendre un convertisseur temps numérique apte à mesurer le retard et convertir le retard en un code thermométrique, et les seuils du module de comparaison de la boucle de commande sont des codes thermométriques seuils. Le convertisseur temps-numérique peut avantageusement comprendre des moyens logiques aptes à mesurer ledit retard avec une précision plus fine autour de la valeur de la période du signal d'horloge du circuit électronique et une précision plus grossière à des valeurs plus éloignées de la période du signal d'horloge du circuit électronique. La précision de la mesure variant avec l'amplitude du retard mesuré, le convertisseur temps-numérique permet de réaliser une mesure de retard sur une plage temporelle plus importante pour une précision donnée. De préférence, les moyens logiques du convertisseur temps-numérique comprennent un premier circuit logique couplé à l'entrée du signal d'horloge et un second circuit logique couplé à l'entrée du signal retardé issu de la chaîne de retard, le premier et le second circuits logiques comprenant chacun des portes logiques, chaque porte logique du premier circuit délivrant le signal avec un retard donné par rapport à chaque porte logique du second circuit logique. Le retard temporel étant le même pour chaque porte logique, il est ainsi très facile d'estimer le retard mesuré à partir du code thermométrique. Avantageusement, la chaîne de retard peut comprendre une pluralité de multiplexeurs, chaque multiplexeur comprenant une pluralité de composant logiques couplés en entrée de manière à offrir plusieurs combinaisons logiques possibles. L'utilisation de multiplexeurs dans la chaîne de retard permet de réaliser des groupes de composants logiques combinables, et de facilement combinés le nombre de composants logiques souhaités dans chaque groupe à partir de la commande des multiplexeurs. Un multiplexeur peut être couplés à une pluralité de portes logiques d'un même type comme des portes OU, ou des portes NAND par exemple. De préférence, les conditions de fonctionnement du circuit électronique comprennent au moins la tension imposée aux bornes du circuit électronique, la température du circuit électronique, et le mode de fonctionnement des transistors du circuit électronique. Selon un second aspect, il est proposé dans un mode de mise en oeuvre un procédé d'émulation du chemin critique d'un circuit électronique d'un circuit intégré, le procédé comprenant : a) une réception du signal d'horloge délivré au circuit électronique, b) une transmission d'un signal d'horloge retardé par une chaîne de retard configurable comportant des composants logiques et recevant le signal d'horloge en entrée, c) une réception des conditions de fonctionnement du circuit électronique, d) une sélection d'un circuit logique représentatif du chemin critique parmi un jeu de circuits logiques de référence à partir du signal d'horloge, du signal d'horloge retardé et des conditions de fonctionnement du circuit électronique, et e) une configuration de la chaîne de retard de façon à réaliser le circuit logique sélectionné. Avantageusement, la chaîne de retard réalise le circuit logique sélectionné à partir d'une combinaison d'au moins une partie d'un ensemble de composants logiques. De préférence, on mesure le retard temporel entre le signal d'horloge et le signal de d'horloge retardé, et on compare le retard mesuré à au moins un seuil, la sélection du circuit logique étant réalisée en fonction des conditions de fonctionnement et du résultat de ladite comparaison. On réitère préférentiellement les étapes a) à e), le circuit logique sélectionné restant inchangé tant que les conditions de fonctionnement sont les mêmes et que le retard mesuré est compris dans le même intervalle de retard que le retard mesuré précédant, un intervalle de retard étant défini par au moins un des seuils. Avantageusement, on mesure ledit retard avec une précision plus fine autour de la valeur de la période du signal d'horloge du circuit électronique et une précision plus grossière à des valeurs plus éloignées de la période du signal d'horloge du circuit électronique. Pour mesurer le retard, on peut retarder régulièrement la propagation du signal d'horloge par rapport à la propagation du signal d'horloge retardé, la ligne de propagation du signal d'horloge comprenant des composants logiques délivrant un signal avec un retard donné par rapport aux portes logiques de la ligne de propagation du signal d'horloge retardé. Avantageusement, on peut combiner une partie de l'ensemble de composants logiques à l'aide de multiplexeurs, chaque multiplexeur comprenant une pluralité de portes logiques couplées en entrée de manière à offrir plusieurs combinaisons possibles. D'autres avantages et caractéristiques de l'invention apparaîtront à la lecture de la description détaillée d'un exemple de réalisation et de mise en oeuvre, non limitatifs, et des dessins sur lesquels : - la figure 1 représente de manière schématique un circuit intégré comprenant un circuit électronique et un circuit de surveillance selon un mode de réalisation ; - la figure 2 illustre schématiquement de manière plus détaillée le circuit de surveillance du circuit intégré de la figure 1, - la figure 3 illustre un organigramme d'un procédé de configuration de la boucle de commande du circuit de surveillance du circuit intégré de la figure 1 ; - la figure 4 représente de manière schématique un exemple de chaîne de retard selon un mode de réalisation du circuit de surveillance de la figure 2 ; - la figure 5 présente schématiquement un exemple de convertisseur temps-numérique selon un mode de réalisation du circuit de surveillance de la figure 2 ; - la figure 6 présente un organigramme d'un procédé d'émulation du chemin critique d'un circuit électronique d'un circuit intégré selon un mode de mise en oeuvre. Sur la figure 1 est présentée de manière schématique un circuit intégré 1 comprenant un circuit électronique 2 un circuit de surveillance 3 du circuit électronique 2, une horloge 4, et un circuit de paramétrage 30 apte à ajuster les paramètres de fonctionnement du circuit électronique 2. Dans cet exemple illustré, le circuit électronique 2 est un processeur. Le circuit électronique 2 pourrait être une PLL, ou tout autre circuit électronique. Le circuit de surveillance 3 est configuré pour émuler un chemin critique du circuit électronique 2 à partir des conditions de fonctionnement du circuit intégré 1, et notamment du circuit électronique 2 du circuit intégré 1, du signal d'horloge H délivré au circuit électronique 2 et au circuit de surveillance 3 et d'un signal d'horloge retardé H+ illustré sur la figure 2. Sur la figure 2 est représenté schématiquement de manière plus détaillée le circuit de surveillance 3 du circuit intégré 1 de la figure 1. Le circuit de surveillance 3 comprend une entrée d'horloge 5 pour recevoir le signal d'horloge H délivré par l'horloge 4, une chaîne de retard configurable 6 possédant une entrée de chaîne connectée à l'entrée d'horloge 4 et une sortie de chaîne apte à délivrer un signal d'horloge retardé H+, des moyens de mesure 7 du retard entre le signal d'horloge H et le signal d'horloge retardé H+, et une boucle de commande 8 comprenant une première entrée pour recevoir la valeur du retard mesuré par les moyens de mesure 7, une seconde entrée apte à recevoir les conditions de fonctionnement, référencée P, V, T, du circuit électronique 2, et une sortie connectée à la chaîne de retard 6 configurable. Un exemple de chaîne de retard configurable 6 selon un mode de réalisation du circuit de surveillance 3 est détaillé plus loin à l'appui de la figure 4. Dans cet exemple, les moyens de mesure 7 comprennent un convertisseur temps-numérique dont le fonctionnement est détaillé plus loin à l'appui de la figure 5. La boucle de commande 8 comporte un module de réception 9 des conditions de fonctionnement P, V, T du circuit électronique 2, un module de sélection 10 d'un circuit logique, et un module de comparaison 11. La boucle de commande 8 est configurée pour sélectionner un circuit logique représentatif du chemin critique parmi un jeu de circuits logiques de référence à partir du retard mesuré et des conditions de fonctionnement P, V, T du circuit électronique 2 et pour délivrer un signal de configuration à la chaîne de retard 6 afin de configurer le circuit logique sélectionné. Pour cela, la boucle de commande 8 a été paramétrée à partir d'une table de correspondance réalisée préalablement à partir d'un procédé de configuration illustré sur la figure 3. Sur la figure 3 est présenté un organigramme d'un procédé de configuration de la boucle de commande 8 du circuit de surveillance 3 du circuit intégré 1 de la figure 1. Le procédé de configuration comprend une première étape 300 dans laquelle on sélectionne une combinaison de conditions de fonctionnement P, V, T à partir des valeurs et états possibles pour chacune des conditions de fonctionnement P, V, T. Le mode de fonctionnement P des transistors est référencé par rapport aux transistors NMOS et aux transistors PMOS du circuit électronique 2, qui peuvent chacun avoir un fonctionnement lent (slow en anglais), rapide (fast en anglais), ou normal (typical en anglais). Le mode de fonctionnement P des transistors, communément nommé centrage process, peut être paramétré selon les configurations suivantes : Slow-Slow, ou Slow-Fast, ou Typical-Typical, ou Fast-Slow, ou encore Fast-Fast. Les valeurs de la tension V d'alimentation du circuit électronique 2 peuvent être prises entre 0,7 V et 1,2 V, et les valeurs de la température T du circuit électronique peuvent être considérées entre -40°C et +125°C. Les valeurs de tension dépendent de la technologie choisie pour concevoir le circuit. Dans des étapes suivantes 310, 320 et 330, on identifie les variations du retard engendrées respectivement par une modification de la condition de mode de fonctionnement P, ou centrage process, des transistors, par une modification de la tension V d'alimentation du circuit électronique 2, et par une variation de la température T ou se trouve le circuit électronique 2. Dans des étapes respectives suivantes 340, 350 et 360, on sélectionne une combinaison potentielle de composants logiques pour chaque nouvelle combinaison de conditions de fonctionnement P, V, T. Puis dans une étape finale 370, on établit une table de correspondance dans laquelle un circuit logique est associé à une combinaison de conditions de fonctionnement P, V, T fines. La configuration préalable de la boucle de commande 8 selon le procédé de la figure 3 permet un fonctionnement des modules 9, 10 et 11 de la boucle de commande 8 tel que décrit ci-dessous en référence à la figure 2. Si l'on se réfère maintenant à nouveau à la figure 2, on voit que le module de réception 9 comporte une entrée couplée à des capteurs de conditions de fonctionnement du circuit électronique 2. Les conditions de fonctionnement du circuit électronique 2 mesurées à l'aide de capteur correspondent à la tension d'alimentation V et à la température T de fonctionnement. Ces paramètres sont mesurés à l'aide de capteurs distincts dédiés. Ces capteurs permettent de fournir une mesure grossière de ces conditions de fonctionnement du circuit électronique 2, et donc du circuit intégré 1, à la boucle de commande 8. Une troisième condition de fonctionnement P correspondant au mode de fonctionnement, ou centrage process, des transistors du circuit électronique 2 est également reçue par le module de réception 9 et prise en compte par la boucle de commande 8. Le module de comparaison 11 reçoit en entrée le signal correspondant au retard mesuré par les moyens de mesure 7. La valeur du retard ainsi mesuré est comparée à au moins un seuil. Par exemple, le module de comparaison 11 peut comparer le retard mesuré à quatre seuils de valeur croissante. Les quatre seuils définissent dans ce cas cinq intervalles de retard dans lesquels le retard peut être localisé. Le premier intervalle, pour lequel le retard mesuré est inférieur au premier seuil qui a la valeur la plus petite, correspond à un retard très petit par rapport au signal d'horloge. Le module de sélection 10 reçoit en entrée, d'une part, les conditions de fonctionnement du circuit électronique 2 délivrées par le module de réception 9, et d'autre part, l'intervalle dans lequel se situe le retard mesuré. A partir des données reçues en entrée, le module de sélection 10 détermine un circuit logique que la chaîne de retard 6 doit reproduire pour émuler le chemin critique du circuit électronique 2 correspondant aux conditions de fonctionnement. Le module de sélection 10 de la boucle de commande 8 est configurée préalablement à l'aide d'une table de correspondance, pour associer un circuit logique représentant un chemin critique au moins en fonction des conditions de fonctionnement reçues. La sélection du circuit logique parmi le jeu de circuits logiques de référence est affinée en fonction du signal d'horloge et du signal d'horloge retardé, et notamment en fonction du retard entre les deux signaux. Le circuit de surveillance 3 étant monté sur le circuit intégré 1 sur lequel est couplé le circuit électronique 2 il est soumis aux mêmes conditions environnementales, c'est-à-dire aux mêmes conditions de fonctionnement que le circuit électronique 2. La chaîne de retard 6 du circuit de surveillance 3 recevant le même signal d'horloge H que le circuit électronique 2, si une des conditions de fonctionnement P, V, T du circuit électronique 2, comme la température T de fonctionnement ou la tension d'alimentation V, subit une variation même légère, les conditions de fonctionnement P, V, T changent également pour le circuit de surveillance 3 Le circuit logique réalisé par la chaîne de retard 6 du capteur de surveillance 3 est donc soumis aux conditions réelles de fonctionnement du circuit électronique 2. Si bien que le temps de transmission du signal d'horloge H est affectée de la même manière que dans le circuit électronique 2. Par conséquent, le temps de transmission d'un circuit électronique étant connu pour chaque condition de fonctionnement, si le retard mesuré diffère de la valeur attendue par la boucle de commande 8, cela signifie que les conditions de fonctionnement sont légèrement différentes et que le circuit logique correspondant au chemin critique du circuit électronique 2 est différent. Pour une même combinaison de valeurs grossières de condition de fonctionnement reçues par le module de réception 9, il existe un jeu de plusieurs circuits logiques de référence possibles. Le module de sélection 10 de la boucle de commande 8 détermine ainsi un jeu de circuits logiques de référence à partir des conditions de fonctionnement délivrées par le module de réception. Le module de sélection 10 est configuré pour sélectionner un circuit logique parmi le jeu de circuits logiques de référence pour les conditions de fonctionnement données. Si le module de sélection 10 reçoit un intervalle de retard délivré par le module de comparaison 11, le module de sélection réduit le jeu de circuits logiques de référence à partir de l'intervalle de retard. L'intervalle mesuré peut être considéré comme une mesure plus fine des conditions de fonctionnement. Le module de sélection 10 est configuré pour sélectionner un circuit logique parmi le jeu de circuits logiques de référence si le jeu restreint comporte plusieurs circuits logiques de référence. Le nouveau circuit logique sélectionné est construit de manière à avoir le même retard que le circuit logique précédent pour les mêmes conditions de fonctionnement P, V, T, mais il est plus sensible aux conditions de fonctionnement que le précédent. Par conséquent, le retard mesuré peut différer du précédent, si bien qu'en comparant le nouveau retard mesuré aux mêmes seuils, le retard mesuré peut se trouver dans un autre intervalle de retard et le module de sélection 10 de la boucle de commande 8 peut modifier le circuit logique sélectionné encore une fois ou non. Le circuit logique est ainsi modifié tant que le retard mesuré diffère du précédant d'une valeur supérieure à l'un des seuils. La figure 4 représente de manière schématique un exemple de chaîne de retard 6 selon un mode de réalisation du circuit de surveillance 3 de la figure 2. Dans cet exemple, la chaîne de retard comprend trois multiplexeurs 12. Le premier multiplexeur 12 est couplé à huit inverseurs 13 agencés en entrée du premier multiplexeur 12 de manière à être combiné selon différente configuration. Le second multiplexeur 12 est couplé, d'une part, à deux portes NAND 14, et, d'autre part, à deux portes NOR 15. Les portes NAND 14 et NOR 15 sont agencées en entrée du second multiplexeur 12 de manière à être combinées selon différentes configuration. Enfin le troisième multiplexeur 12 est couplé à d'autres inverseurs 13 séparés par de longs fils d'interconnexion afin d'intégrer une composante de type RC dans le retard, et agencés en entrée de manière à permettre différentes combinaisons possibles, une combinaison possible comprenant un nombre paire d'inverseurs. Les trois multiplexeurs 12 sont couplés ensemble de manière à permettre la réalisation d'un circuit logique recevant en entrée le signal d'horloge H et délivrant en sortie le signal d'horloge retardé H+ . La chaîne de retard 6 comprend en outre une entrée de commande 16 recevant le signal de commande délivré par le module de sélection 10 de la boucle de commande 8. L'entrée de commande 16 est couplée à un module de traitement 17 délivrant un signal de commande distinct à chaque multiplexeur 12 pour réaliser le circuit logique sélectionné par le module de sélection 10 de la boucle de commande 8. La figure 5 présente schématiquement un exemple de convertisseur temps-numérique 7 selon un mode de réalisation du circuit de surveillance de la figure 2. Le convertisseur temps-numérique 7 permet de mesurer le retard entre le signal d'horloge H et le signal d'horloge retardé H+ à l'aide de moyens logiques permettant de délivrer le retard mesuré sous la forme d'un code thermométrique. Le retard mesuré étant exprimé sous la forme d'un code thermométrique, les seuils du module de comparaison 11 de la boucle de commande 8 sont des codes thermométriques seuils. Le convertisseur temps-numérique 7 comprend une première entrée 18 recevant le signal d'horloge H et une seconde entrée recevant le signal d'entrée retardé H+. Il comprend une première ligne logique 20 couplée à la première entrée 18 et une seconde ligne logique 21 couplée à la seconde entrée 19. Les lignes logiques 20 et 21 comprennent chacune une succession de points de mesure respectivement 22 et 23 entre lesquels est couplée au moins une porte logique respectivement 24 et 25. Chaque porte logique 24 de la première ligne logique 20 délivre un signal avec un retard donné par rapport à chaque porte logique 25 du second circuit logique 21 ; c'est-à-dire que le temps de traitement d'une porte logique 24 de la première ligne logique 20 est plus long que le temps de traitement d'un porte logique 25 de la seconde ligne logique 21. Chaque couple de point de mesures 22 et 23 est couplé en entrée d'une bascule 26 de manière à réaliser une mesure comparative. Les bascules 26 sont configurées pour délivrer un signal non nul tant qu'il y a un retard positif entre le signal d'horloge H et le signal d'horloge retardé H+. Ainsi, au fur et à mesure que les signaux d'horloge H et d'horloge retardée H+ sont transmis respectivement dans la première et la seconde ligne logique 20 et 21, les bascules 26 successives affichent un résultat non nul tant que le retard ajouté par les cellules 24 au signal d'horloge H lors du parcours de la ligne 20 est inférieur au retard de l'horloge retardée H+, puis dès que les deux signaux sont à l'état haut, les bascules 26 délivrent un signal nul. Les portes logiques 24 et 25 des première et seconde lignes logiques 20 et 21 sont agencées de sorte qu'aux extrémités de chaque ligne logique 20 et 21, il y ait trois portes logiques 24 ou 25 connectées en série entre deux points de mesure 22 ou 23 d'une même ligne logique 20 ou 21. Cet agencement peut être répété entre des points de mesure 22 ou 23 suivant. L'agencement des portes logiques 24 et 25 respectivement sur les première et seconde lignes logiques 20 et 21 est réalisé en outre de sorte qu'au centre de chaque ligne logique 20 et 21, il y ait une seule porte logique 24 ou 25 connectée entre deux points de mesure 22 ou 23 d'une même ligne logique 20 ou 21, chaque espace entre deux points de mesures autour du centre de la ligne logique pouvant également comprendre une seule porte logique 24 ou 25. Entre les zones d'extrémités comportant trois portes logiques 24 ou 25 couplées entre deux points de mesure 22 ou 23, et la zone centrale comportant une seule porte logique 24 ou 25 couplée entre deux point de mesure 22 ou 23, des espaces entre deux points de mesure 22 ou 23 peuvent comprendre deux portes logiques 24 ou 25 couplées entre deux points de mesure 22 ou 23. Moins il y a de portes logiques entre deux points de mesure plus l'intervalle de temps entre deux mesures, d'un point de mesure à un autre, est réduit et plus la précision de la mesure du retard est grande. En faisant varier le nombre de portes logiques couplées entre deux points de mesures, et donc l'intervalle de temps entre deux mesures, on augmente la plage de mesure temporelle pour un nombre de points de mesures donné. Chaque bascule 26 est couplée en sortie à un module de synthèse 27 apte à délivrer en sortie du convertisseur temps-numérique 7 un code thermométrique correspondant au retard mesuré enter le signal d'horloge H et le signal d'horloge retardé H+. Le code thermométrique ainsi obtenu peut être délivrée en sortie à un circuit de paramétrage 30 du circuit intégré 1, illustré sur la figure 1, pour ajuster les paramètres de fonctionnement du circuit électronique 2 du circuit intégré 1 en cas de dérive temporelle importante par exemple. Le code thermométrique est également transmis à la boucle de commande 8 de manière à affiner le jeu de circuits logiques de référence et ajuster au besoin la sélection du circuit logique. La figure 6 présente un organigramme d'un procédé d'émulation du chemin critique du circuit électronique 2 du circuit intégré 1 selon un mode de mise en oeuvre. Dans une première étape 500, on reçoit des conditions de fonctionnement du circuit électronique 2, puis, dans une étape 510, on sélectionne un circuit logique représentatif du chemin critique du circuit électronique 2 parmi un jeu de circuits logiques de référence à partir des conditions de fonctionnement P, V, T du circuit électronique 2. Dans une étape suivante 520, la chaîne de retard 6 réalise le circuit logique sélectionné. Le circuit logique est réalisé en combinant au moins une partie des composants logiques d'un ensemble de composants logiques compris dans la chaîne de retard 6. Puis dans une étape suivante 530, on reçoit le signal d'horloge H délivré au circuit électronique 2 qu'on délivre en entrée à la chaîne de retard configurable 6 du circuit de surveillance 3 du circuit intégré. Dans une étape suivante 540, la chaîne de retard 6 délivre un signal d'horloge retardé H+ correspondant au signal d'horloge transmis par le circuit logique réalisé par la chaîne de retard 6. Dans une étape suivante 550, on mesure le retard temporel entre le signal d'horloge H et le signal d'horloge retardé H+. Dans une étape suivante 560, on reçoit à nouveau des conditions de fonctionnement du circuit électronique 2, puis, dans une étape 570 on sélectionne un circuit logique représentatif du chemin critique du circuit électronique 2 parmi un jeu de circuits logiques de référence à partir du signal d'horloge H, du signal d'horloge retardé H+ et des conditions de fonctionnement P, V, T du circuit électronique 2. Dans une étape suivante 580, la chaîne de retard 6 réalise le circuit logique sélectionné par le module de sélection 10 de la boucle de commande 8. Le circuit logique est réalisé en combinant au moins une partie des composants logiques d'un ensemble de composants logiques compris dans la chaîne de retard 6. Dans l'étape 550 de mesure du retard, le retard est mesuré à l'aide d'un convertisseur temps-numérique 7 délivrant un code thermométrique. Le signal délivré est ensuite comparer à au moins un code seuil. La sélection du circuit logique dans l'étape 570 est alors réalisée en fonction des conditions de fonctionnement reçues à l'étape 550 et du résultat de ladite comparaison. Les étapes 530 à 580 sont répétées au cours de la surveillance du circuit électronique. Le circuit logique sélectionné reste inchangé tant que les conditions de fonctionnement sont les mêmes et que le code thermométrique délivré est compris dans le même intervalle de retard. REVENDICATIONS1. Circuit intégré (1) comprenant un circuit électronique (2) et un circuit de surveillance (3) dudit circuit électronique (2), le circuit de surveillance (3) étant configuré pour émuler un chemin critique du circuit électronique (2), caractérisé en ce que le circuit de surveillance comprend : - une entrée d'horloge (5) pour recevoir le signal d'horloge (H) délivré au circuit électronique (2), - une chaîne de retard (6) configurable comportant des composants logiques, et possédant une entrée de chaîne connectée à l'entrée d'horloge (5) et une sortie de chaîne apte à délivrer un signal d'horloge retardé (H+), et - une boucle de commande (8) configurée pour sélectionner un circuit logique représentatif du chemin critique parmi un jeu de circuits logiques de référence à partir du signal d'horloge (H), du signal d'horloge retardé (H+) et des conditions de fonctionnement (P, V, T) du circuit électronique (2) et pour délivrer un signal de configuration à la chaîne de retard (6) afin de configurer ledit circuit logique sélectionné. 2. Circuit intégré (1) selon la revendication 1, caractérisé en ce que la chaîne de retard (6) comprend un ensemble de composants logiques et des moyens d'agencement aptes à combiner au moins une partie desdites portes logiques pour réaliser le circuit logique sélectionné par la boucle de commande (8). 3. Circuit intégré (1) selon l'une des revendications 1 ou 2, dans lequel le circuit de surveillance (3) comprend des moyens de mesure (7) aptes à déterminer le retard temporel entre le signal d'horloge (H) et le signal d'horloge retardé (H+), et la boucle de commande (8) comprend un module de comparaison (11) apte à comparer le retard mesuré à au moins un seuil, le module de comparaison (11) étant couplé à une entrée d'un module de sélection (10) configuré pour sélectionner ledit circuit logique en fonction desconditions de fonctionnement (P, V, T) et du signal de sortie du module de comparaison (11). 4. Circuit intégré (1) selon la revendication 3, dans lequel les moyens de mesure (7) comprennent un convertisseur temps numérique apte à mesurer le retard et convertir le retard en un code thermométrique, et les seuils du module de comparaison la boucle de commande (8) sont des codes thermométriques seuils. 5. Circuit intégré (1) selon la revendication 4, dans lequel le convertisseur temps-numérique comprend des moyens logiques aptes à mesurer ledit retard avec une précision plus fine autour de la valeur de la période du signal d'horloge (H) du circuit électronique (2) et une précision plus grossière à des valeurs plus éloignées de la période du signal d'horloge (H) du circuit électronique (2). 6. Circuit intégré (1) selon l'une des revendications 4 ou 5, dans lequel les moyens logiques du convertisseur temps-numérique comprennent un premier circuit logique (20) couplé à l'entrée du signal d'horloge (H) et un second circuit logique (21) couplé à l'entrée du signal retardé (H+) issu de la chaîne de retard (6), le premier et le second circuits logiques (20, 21) comprenant chacun des portes logiques (24, 25), chaque porte logique (24) du premier circuit (20) délivrant le signal avec un retard donné par rapport à chaque porte logique (25) du second circuit logique (21). 7. Circuit intégré (1) selon l'une des revendications 1 à 6, dans lequel la chaîne de retard (6) comprend une pluralité de multiplexeurs (12), chaque multiplexeur (12) comprenant une pluralité de composants logiques (13, 14, 15) couplés en entrée de manière à offrir plusieurs combinaisons logiques possibles. 8. Circuit intégré (1) selon l'une des revendications 1 à 5, dans lequel les conditions de fonctionnement (P, V, T) du circuit électronique (2) comprennent la tension (V) imposée aux bornes du circuit électronique (2), la température (T) du circuit électronique (2), et le mode de fonctionnement (P) des transistors du circuit électronique (2). 9. Procédé d'émulation du chemin critique d'un circuit électronique (2) d'un circuit intégré (1), le procédé comprenant : a) une réception (500) du signal d'horloge (H) délivré au circuit électronique (2), b) une transmission (510) d'un signal d'horloge retardé (H+) par une chaîne de retard (6) configurable comportant des composants logiques et recevant le signal d'horloge (H) en entrée, c) une réception (530) des conditions de fonctionnement (P, V, T) du circuit électronique (2), d) une sélection (540) d'un circuit logique représentatif du chemin critique parmi un jeu de circuits logiques de référence à partir du signal d'horloge (H), du signal d'horloge retardé (H+) et des conditions de fonctionnement (P, V, T) du circuit électronique (2), et e) une configuration (550) de la chaîne de retard (6) de façon à réaliser le circuit logique sélectionné. 10. Procédé selon la revendication 9, dans lequel la chaîne de retard (6) réalise le circuit logique sélectionné à partir d'une combinaison d'au moins une partie d'un ensemble de composants logiques. 11. Procédé selon la revendication 9, dans lequel on mesure (520) le retard temporel entre le signal d'horloge (H) et le signal d'horloge retardé (H+), et on compare le retard mesuré à au moins un seuil, la sélection du circuit logique étant réalisée en fonction des conditions de fonctionnement (P, V, T) et du résultat de ladite comparai son. 12. Procédé selon la revendication 10, dans lequel on réitère les étapes a) à e), le circuit logique sélectionné restant inchangé tant que les conditions de fonctionnement (P, V, T) sont les mêmes et que le retard mesuré est compris dans le même intervalle de retard que le retard mesuré précédant, un intervalle de retard étant défini par au moins un des seuils. 13. Procédé selon l'une des revendications 9 ou 11, dans lequel on mesure ledit retard avec une précision plus fine autour de la valeur de la période du signal d'horloge (H) du circuit électronique (2) et une précision plus grossière à des valeurs plus éloignées de la période du signal d'horloge (H) du circuit électronique (2). 14. Procédé selon l'une des revendications 9 à 12, dans lequel pour mesurer le retard, on retarde régulièrement la propagation du signal d'horloge (H) par rapport à la propagation du signal d'horloge retardé (H+), la ligne de propagation (20) du signal d'horloge (H) comprenant des portes logiques (24) délivrant un signal avec un retard donné par rapport aux portes logiques (25) de la ligne de propagation (21) du signal d'horloge retardé (H+). 15. Procédé selon l'une des revendications 9 à 13, dans lequel on combine une partie de l'ensemble de composants logiques à l'aide de multiplexeurs (12), chaque multiplexeur (12) comprenant une pluralité de portes logiques (13, 14, 15) couplées en entrée de manière à offrir plusieurs combinaisons possibles. 16. Procédé selon l'une des revendications 9 à 14, dans lequel les conditions de fonctionnement (P, V, T) du circuit électronique (2) comprennent la tension (V) imposée aux bornes du circuit électronique (2), la température (T) du circuit électronique (2), et le mode de fonctionnement (P) des transistors du circuit électronique (2).