FR 3002630 A1 20140829 FR 1300442 A 20130226 Dispositif de détection de rayonnement électromagnétique Domaine technique de l'invention L'invention est relative à un dispositif de détection de rayonnement électromagnétique. État de la technique Les dispositifs de détection d'un rayonnement électromagnétique peuvent être utilisés pour l'observation d'une scène émettant très peu de lumière. La gestion d'un signal lumineux très faible durant une période plus ou moins courte impose de nombreuses contraintes techniques sur le circuit de détection. De manière classique, la détection d'un flux lumineux faible et sa retranscription en un courant électrique exploitable sont associées à l'utilisation de photodiodes à avalanche. Les photodiodes à avalanche sont fortement polarisées, c'est-à-dire au delà de la tension d'avalanche ce qui permet de générer un courant électrique important lorsqu'un premier photon lumineux est détecté. Une fois l'avalanche réalisée, la polarisation est diminuée et il est nécessaire d'attendre un certain temps pour désamorcer l'avalanche. Il existe alors une contrainte importante sur le circuit de lecture associé qui doit être en mesure de supporter des tensions de polarisation élevées et des pics de courant à chaque détection de rayonnement lumineux. Dans de nombreuses configurations, un dispositif de détection avec des photodiodes à avalanche n'est pas utilisable pour la détection de photons émis avec un intervalle court. En effet, lors de la détection du premier photon, il y a déclenchement de l'avalanche et production d'un courant électrique intense. Lors du passage du courant, des charges électriques sont piégées dans les différentes couches de matériaux électriquement isolants qui forment la photodiode ce qui vient perturber temporairement les caractéristiques de fonctionnement de la photodiode pour la détection des photons à venir. C'est pourquoi, les dispositifs de détection utilisant des photodiodes à avalanche sont des dispositifs à récupération lente. Il est nécessaire de passiver les charges piégées afin d'avoir des mesures répétables. Afin de limiter le piégeage des charges électriques dans la photodiodes, il est possible de faire fonctionner la photodiode légèrement en dessous du seuil d'avalanche. Dans ces conditions, il n'y a pas amorçage de l'avalanche. Dans cette configuration, la photodiode présente un gain de détection qui est défini par la polarisation appliquée. Le jeu de tension appliqué permet de définir le rendement de conversion de la photodiode. Dans ce cas de figure, il y a également polarisation de la photodiode avec des tensions élevées. Des contraintes importantes existent sur le circuit de lecture pour être en mesure d'augmenter la sensibilité du circuit et d'améliorer le seuil de détection des photons. Dans cette configuration, il est également nécessaire de prévoir un circuit de lecture qui est en mesure de supporter des tensions de polarisation importantes et de gérer un flux de courant élevé. Or, de manière générale, la forte tension appliquée sur le photodétecteur pour gagner en sensibilité de détection se traduit par des choix technologiques et donc par limite maximale de tension acceptable. Pour une technologie donnée de circuit de lecture, il y a un compromis à trouver entre la sensibilité du circuit électronique et la résistance à des tensions élevées et à des courants importants. En conséquence, un circuit de lecture configuré pour être sensible dans la détection des photons aux photons sera très sensible aux courants électriques reçus. Cette solution est peu appliquée car les circuits de lecture sont très perturbés par les photodétecteurs. Une solution partielle est proposée dans le document W02009/059015 qui prévoit de placer un fusible entre le photodétecteur et le circuit de lecture. Le circuit de lecture est standard et le fusible est configuré de sorte qu'il devienne bloquant lorsque le courant émis par le photodétecteur dépasse un seuil. On constate que cette solution empêche d'appliquer un courant trop élevé depuis le photodétecteur vers le circuit de lecture. Cependant, cette approche est chère et nécessite l'intégration d'étapes technologies supplémentaires. Objet de l'invention On constate qu'il existe un besoin de prévoir un dispositif de détection qui est capable de mieux gérer un photodétecteur fortement polarisé connecté à un circuit de lecture. On tend à combler ce besoin au moyen d'un dispositif qui comporte : un photodétecteur transformant le rayonnement électromagnétique reçu en un courant électrique, un circuit de lecture couplé à une première borne du photodétecteur et configuré pour transformer un signal en courant en un signal en tension, un condensateur ayant une première borne couplée électriquement à la première borne du photodétecteur et une deuxième borne couplée électriquement au circuit de lecture, une résistance ayant une première borne couplée électriquement au le condensateur et à une première borne du photodétecteur, un circuit de polarisation couplé électriquement à une seconde borne de la résistance et configuré pour polariser le photodétecteur pendant une première période de temps par l'intermédiaire de la résistance. Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels : la figure 1 représente, de manière schématique, un circuit de détection selon l'art antérieur, la figure 2 représente, de manière schématique, un mode de réalisation d'un circuit de détection selon l'invention, la figure 3 représente, de manière schématique, un mode de réalisation particulier d'un circuit de détection selon l'invention. Description de modes de réalisation préférentiels de l'invention Comme cela est illustré à la figure 2, le dispositif de détection comporte un photodétecteur 1 schématisé sous la forme d'une source de courant, capable de convertir le signal lumineux reçu en un signal électrique. Le photodétecteur 1 est configuré pour détecter un rayonnement électromagnétique dans une gamme précise de longueur d'ondes. Le photodétecteur 1 peut être formé par tout dispositif adapté, par exemple par une photodiode ou par un dispositif à puits quantique ou à multi-puits quantiques. Le photodétecteur est un dispositif polarisé avec une première gamme de tension pour délivrer une information représentative de la scène observée. Le photodétecteur est avantageusement configuré pour détecter un rayonnement infrarouge, de préférence, une gamme particulière du rayonnement infrarouge, par exemple les gammes, LWIR, MWIR ou SWIR. Le photodétecteur 1 a une première borne couplée électriquement à un circuit de lecture 2. Le circuit de lecture 2 est configuré pour transformer un signal en courant qui arrive sur une borne d'entrée en un signal en tension Vs sur sa borne de sortie. Le circuit de lecture 2 impose une tension de lecture sur le condensateur 3. Un condensateur 3 est connecté entre la première borne du photodétecteur 1 et la borne d'entrée du circuit de lecture. Le condensateur 3 empêche le potentiel présent sur le photodétecteur 1 d'atteindre directement le circuit de lecture 2. Le dispositif de détection comporte également un circuit de polarisation 4 du photodétecteur 1. Le circuit de polarisation 4 est configuré de manière à ce que le photodétecteur 1 agisse comme une source de courant dont l'intensité du courant est fonction du rayonnement électromagnétique reçu. Le circuit de polarisation 4 est configuré pour polariser le photodétecteur 1 dans son mode de fonctionnement recherché. Comme le circuit de polarisation 4 est couplé électriquement au photodétecteur 1, il est configuré pour ne pas complètement absorber le signal électrique émis, avantageusement pour absorber périodiquement le signal émis. Le circuit de polarisation 4 et le circuit de lecture 2 sont connectés ou couplés au photodétecteur 1 de manière à définir deux chemins distincts de circulation du courant émis par le photodétecteur 1.30 Le circuit de polarisation 4 est configuré pour imposer une première différence de potentiel aux bornes du photodétecteur 1 pendant une première période. Le circuit de polarisation est avantageusement couplé électriquement aux bornes du photodétecteur 1. Un premier potentiel, par exemple un potentiel de substrat VSUB, est appliqué sur la deuxième borne du photodétecteur 1. Un deuxième potentiel, par exemple un potentiel de polarisation est appliqué sur la première borne du photodétecteur 1 par l'intermédiaire d'une résistance R. La résistance R permet le couplage électrique entre le circuit de polarisation 4 et le photodétecteur 1. La résistance R a une première borne couplée électriquement à la première borne du photodétecteur 1 et au condensateur 3. La résistance R a une deuxième borne couplée électriquement à une source de tension 5 de sorte que des charges électriques puissent circuler entre le circuit de polarisation 4 et le photodétecteur par l'intermédiaire de la résistance R. Avantageusement, la source de tension délivre un potentiel fixe. Ainsi, le circuit de polarisation 4 est couplé électriquement à la seconde borne de la résistance R. le circuit de polarisation est configuré pour polariser le photodétecteur 1 pendant une première période de temps par l'intermédiaire de la résistance R. Dans un mode de réalisation particulier illustrée à la figure 3, la tension de polarisation VREF est appliquée par une source de tension 5 pendant la première période. La tension de polarisation ou une tension qui en découle est appliquée sur la première borne du photodétecteur 1 à travers la résistance R. La tension appliquée sur la deuxième borne permet de fixer les conditions de polarisation. La tension appliquée sur la deuxième borne est par exemple une tension de substrat30 Dans une variante de réalisation également illustrée à la figure 3, le circuit de polarisation 4 comporte un interrupteur 6 connecté entre une source de tension 5 et la résistance R. Le photodétecteur 1 est polarisé par la source de tension 5 lorsque l'interrupteur 6 est à l'état fermé. L'interrupteur 6 est commandé par générateur de signal (I) BIAS. Le signal (I)BiAs permet de commander l'ouverture et la fermeture de l'interrupteur et donc l'application de la tension de polarisation ou non. Dans la première période, l'interrupteur 6 est fermé. Durant la deuxième période, l'interrupteur 6 est ouvert. Durant la deuxième période, la source de tension 5 n'intervient pas dans la polarisation du photodétecteur 1. Avantageusement, l'interrupteur 6 est un transistor et préférentiellement un transistor à effet de champ. Dans cette configuration, durant la deuxième période, le courant ne circule pas dans la résistance R. Le condensateur 3 transmet une information en courant relative au signal généré par le photodétecteur 1. Le circuit de lecture 2 reçoit donc un signal en courant représentatif de la scène observée. Le courant émis par le photodétecteur 1 s'écoule à travers le condensateur 3. Dans cette configuration, une première gamme de tension peut être présente d'un côté du condensateur 3, par exemple dans la partie contenant le photodétecteur. Une deuxième gamme de tension peut être présente de l'autre côté du condensateur 3, par exemple dans la partie contenant le circuit de lecture 2. Ce type de circuit permet d'appliquer des tensions élevées aux bornes du photodétecteur 1 tout en ayant des tensions plus faibles aux bornes du circuit de lecture 2. Il est alors possible de combiner un photodétecteur fortement polarisé pour être très sensible au rayonnement incident et un circuit de lecture moins fortement polarisé de manière à être très sensible au signal électrique arrivant en entrée et à présenter un faible bruit électronique. Dans un mode de réalisation avantageux, le circuit de lecture 2 est un circuit de lecture intégrateur qui comporte un condensateur d'intégration C. Le condensateur d'intégration Cint est agencé de manière à stocker les charges électriques émises par le photodétecteur. Avantageusement, le condensateur d'intégration est monté en contre-réaction d'un amplificateur. Un circuit de remise à zéro 11 peut être utilisé pour initialiser le condensateur d'intégration Cint en court-circuitant ses électrodes. De manière avantageuse, le signal de court-circuit (1) reset et le signal EDBIAs sont liés. Avantageusement, les deux signaux sont configurés pour avoir la remise à zéro du condensateur d'intégration du circuit de lecture lorsque le circuit de polarisation 4 polarise le photodétecteur. Par exemple, les deux signaux sont synchronisés, en phase ou en opposition de phase. Dans un mode de réalisation particulièrement avantageux, la capacité électrique du condensateur 3 est plus importante que la capacité électrique du condensateur d'intégration du circuit de lecture. De manière avantageuse, la capacité électrique du condensateur 3 est au moins deux fois plus importante que la capacité d'intégration du circuit de lecture. Dans un mode de réalisation particulièrement avantageux, la capacité électrique du condensateur 3 est égale à 100fF et la capacité électrique du condensateur d'intégration Cint est égale à 30fF. La capacité électrique du condensateur 3 est préférentiellement supérieure à la capacité électrique du condensateur parasite du photodétecteur et encore plus préférentiellement au moins deux fois supérieure à la capacité électrique du condensateur parasite du photodétecteur.30 Dans un mode de réalisation particulier, le circuit de lecture 2 est un circuit amplificateur transimpédance qui comporte un amplificateur 7 avec un condensateur d'intégration Cint connecté en contre-réaction comme cela est représenté sur la figure 2. Dans un autre mode de réalisation particulier qui peut être combiné avec les modes de réalisation précédents, le circuit de lecture 2 est réalisé sur un substrat monobloc en matériau semi-conducteur ce qui permet de réaliser facilement un circuit compact et performant. Le substrat peut être un substrat semi-conducteur massif ou la couche active d'un substrat semi-conducteur sur isolant. Il en est avantageusement de même par le circuit de polarisation 4 qui peut être réalisé sur le même substrat que le circuit de lecture. Les transistors du circuit de lecture 2 et/ou du circuit de polarisation 4 sont réalisés sur le substrat monobloc en matériau semi-conducteur et la résistance R est réalisée hors de ce substrat. Avantageusement, la résistance R est séparée du substrat par une couche électriquement isolante. Par exemple, la résistance R est réalisée au moyen d'un motif en polysilicium. Cette configuration particulière permet de réaliser de manière compacte une résistance R qui est découplée électriquement du substrat ce qui lui permet de supporter des tensions élevées sans risquer un transit parasite de porteurs de charge à l'intérieur du substrat. Dans une variante de réalisation qui peut être combinée aux modes de réalisation précédents, le circuit de lecture 2 est réalisé sur un substrat monobloc en matériau semi-conducteur ce qui permet de réaliser facilement un circuit compact et performant. Le substrat peut être un substrat semiconducteur massif ou la couche active d'un substrat semi-conducteur sur isolant.30 Les transistors du circuit de lecture 2 sont réalisés sur le substrat monobloc en matériau semi-conducteur et le condensateur 3 est réalisé hors de ce substrat. Avantageusement, le condensateur 3 est séparé du substrat par une couche électriquement isolante. Par exemple, le condensateur 3 est réalisé au moyen de deux électrodes qui sont chacune formées par un matériau semi-conducteur ou métallique qui sont séparées du substrat par un film électriquement isolant. Cette configuration particulière permet de réaliser de manière compacte un condensateur 3 qui est découplé électriquement du substrat ce qui lui permet de supporter des tensions élevées sans risquer un transit parasite de porteurs de charge à l'intérieur du substrat. L'utilisation d'éléments passifs réalisés hors du substrat semi-conducteur permet d'accroitre la fiabilité de la séparation entre la zone haute tension appliquée d'un côté du condensateur 3 et la zone basse tension appliquée de l'autre côté du condensateur 3, ici dans le substrat semi-conducteur. Il est alors possible d'avoir dans un même circuit, une partie des composants soumis à des tensions élevées et une autre partie des composants soumis à une tension plus faible tout en évitant un transfert parasite des porteurs de charge via le substrat. Cette configuration permet d'accroître la vitesse de fonctionnement du circuit de lecture 2 et/ou sa sensibilité en décalant son jeu de tensions par rapport au jeu de tensions appliqué pour faire fonctionner le photodétecteur 1. Un tel circuit de détection peut être réalisé en technologie CMOS, éventuellement à l'exception du photodétecteur, ce qui permet de réaliser de manière simple et compacte la partie électronique du circuit. Dans un mode de réalisation particulièrement avantageux, la résistance R est agencée de manière à former un condensateur parasite Cintl connecté au circuit de lecture 2. Cet agencement permet d'augmenter le gain de conversion du circuit de lecture 2 intégrateur tout en réduisant le bruit. De manière plus précise, la résistance R peut être agencée de manière à former une capacité électrique Cint munie d'une connexion électrique reliant l'entrée de l'amplificateur 7 avec la sortie de l'amplificateur 7 pour former un condensateur d'intégration du circuit de lecture 2 à travers le condensateur 3. Dans un mode de réalisation particulier, le condensateur parasite Chin est connecté en contre-réaction de l'amplificateur 7 du circuit de lecture 2. La deuxième entrée de l'amplificateur peut être connecté à une source de tension qui applique une tension de référence VREF2. La tension de référence est alors appliquée sur une électrode du condensateur 3 et la tension de polarisation est appliquée sur l'autre électrode. De cette manière, la tension de référence VREF2 contribue à l'initialisation de la polarisation du condensateur 3 lors de la première période où l'interrupteur 6 est à l'état fermé. Dans un autre mode de réalisation particulièrement avantageux qui peut être combiné avec les modes de réalisation précédents, le condensateur 3 est agencé de manière à former un condensateur parasite Cint2 connecté au circuit de lecture 2. Cet agencement permet d'augmenter le gain de conversion du circuit de lecture 2 intégrateur tout en réduisant le bruit. Dans un mode de réalisation particulier, le condensateur parasite Cint2 est connecté en contre-réaction de l'amplificateur 7 du circuit de lecture 2. Dans un autre mode de réalisation particulier qui peut être combiné avec les modes de réalisation précédents, un circuit de blocage 8 de tension est connecté à la deuxième borne de la résistance R. Le circuit de blocage 8 est configuré pour bloquer la tension présente sur la deuxième borne de la résistance R à une valeur seuil. Dans un mode de réalisation encore plus particulier, le circuit de blocage 8 est configuré pour délivrer un courant de contre-réaction qui fige la tension de la deuxième borne de la résistance R à une valeur seuil. Dans un mode de réalisation particulier, le circuit de blocage 8 comporte une source de tension additionnelle 9 couplée électriquement à la deuxième borne de la résistance R au moyen d'un interrupteur additionnel T1. Le circuit de blocage 8 est configuré de manière à ce que la source de tension additionnelle 9 délivre un courant de contre-réaction lorsque l'interrupteur additionnel T1 devient passant. L'interrupteur additionnel T1 délivre un courant de contre-réaction qui permet de figer la tension de la deuxième borne de la résistance R lorsque l'interrupteur T1 devient passant. Le basculement de l'interrupteur T1 à l'état fermé en fonction de la valeur de tension présente sur la deuxième borne de la résistance R peut être réalisé de différentes manières. Dans un mode de réalisation particulièrement avantageux car compact, l'interrupteur T1 est un transistor. La borne de commande du transistor Ti est connectée à une autre source de tension 10 qui applique la tension de blocage VcIamp- De cette manière, le passage du transistor T1 entre les états bloqué et passant est conditionné par la différence de tension qui existe entre la tension présente sur la deuxième borne de la résistance R et la tension de blocage Vciamp. C'est la valeur de la tension de blocage Vciamp qui fixe la valeur du seuil. Cette configuration avantageuse permet de limiter l'amplitude des variations de tension sur la deuxième borne de la résistance R. Cette spécificité permet de protéger le circuit de polarisation en cas de variation de tension trop importante. Avantageusement, le transistor est configuré pour fonctionner en mode linéaire et non en commutation. Dans un mode de réalisation particulier, les conditions de polarisation sont configurées pour placer le photodétecteur 1 au dessus du seuil d'avalanche (en valeur absolue) ou légèrement en dessous du seuil d'avalanche pour avoir un détecteur linéaire à avalanche. Il est particulièrement intéressant de former un détecteur de rayonnement qui comporte une pluralité de circuits de détection décrits précédemment. En effet, ce type de détecteur est particulièrement sensible aux défauts présents dans la pluralité de détecteurs. Dans le cas où le détecteur est configuré pour détecter des faibles flux, les photodétecteurs sont tous fortement polarisés. Lorsqu'un photodétecteur 1 présente un défaut, un courant conséquent est appliqué de manière continue ou quasi-continue au circuit de polarisation 4 ce qui peut fausser les conditions de polarisation appliquées aux autres photodétecteurs. L'utilisation d'une résistance entre les photodétecteurs 1 et les circuits de lecture 2 permet de réduire le courant pouvant circuler et de conserver la fonctionnalité des autres photodétecteurs. Dans cette configuration, il est possible de combiner des photodétecteurs fortement polarisés et des circuits de lecture sensibles aux aléas de polarisation en limitant les risques de détérioration du circuit de lecture, par exemple en cas de disfonctionnement du photodétecteur. Avantageusement, la valeur de la résistance est supérieure à 100kOhms ce qui permet de résister à des conditions variées de fonctionnement. La borne de sortie du circuit de détection est destinée à être connectée à un circuit d'analyse (non représenté). Ce type de circuit de détection permet une mesure efficace et de bonne qualité sur des signaux lumineux ayant un faible flux. Ce type de circuit de détection est particulièrement bien adapté pour de la détection sub- photonique linéaire, c'est-à-dire pour le comptage des photons. REVENDICATIONS1. Circuit de détection de rayonnement électromagnétique comportant : un photodétecteur (1) transformant le rayonnement électromagnétique reçu en un courant électrique, un circuit de lecture (2) couplé à une première borne du photodétecteur (1) et configuré pour transformer un signal en courant en un signal en tension (Vs), un condensateur (3) ayant une première borne couplée électriquement à la première borne du photodétecteur (1) et une deuxième borne couplée électriquement au circuit de lecture (2), une résistance (R) ayant une première borne couplée électriquement au condensateur (3) et à une première borne du photodétecteur (1) un circuit de polarisation (4) couplé électriquement à une seconde borne de la résistance (R) et configuré pour polariser le photodétecteur (1) pendant une première période de temps par l'intermédiaire de la résistance (R). 2. Circuit selon la revendication 1, caractérisé en ce que le circuit de polarisation (4) comporte un interrupteur (6) connecté entre une source de tension (5) et la résistance (R), le photodétecteur (1) étant polarisé par la source de tension (5) lorsque l'interrupteur (6) est à l'état fermé. 3. Circuit selon l'une des revendications 1 et 2, caractérisé en ce qu'il comporte un circuit de blocage (8) configuré pour bloquer la tension présente sur la deuxième borne de la résistance (R) à une valeur seuil. 4. Circuit selon la revendication 3, caractérisé en ce que le circuit de 30 blocage (8) comporte une source de tension additionnelle (9) couplée électriquement à la deuxième borne de la résistance (R) par l'intermédiaire d'un interrupteur additionnel (T1) et configuré de manière à ce que la source de tension additionnelle (9) délivre un courant de contre-réaction lorsque l'interrupteur additionnel (T1) devient passant. 5. Circuit selon la revendication 4, caractérisé en ce que l'interrupteur additionnel (T1) est un transistor ayant une électrode de commande connectée à une source de tension de blocage (VcIamp). 6. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le circuit de polarisation (4) est formé dans un substrat monobloc en matériau semi-conducteur et en ce que la résistance (R) est formée dans un film semi-conducteur séparé du substrat monobloc en matériau semiconducteur par un film électriquement isolant. 7. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le circuit de lecture (2) est formé dans un substrat monobloc en matériau semi-conducteur et en ce que le condensateur (3) est formé dans un film électriquement conducteur séparé du substrat monobloc en matériau semi-conducteur par un film électriquement isolant. 8. Circuit selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le circuit de lecture (2) comporte un amplificateur ayant une entrée couplée au condensateur (3) et en ce que la résistance (R) est agencée de manière à former une capacité électrique (Cint) munie d'une connexion électrique reliant l'entrée de l'amplificateur (7) avec la sortie de l'amplificateur (7) pour former un condensateur d'intégration du circuit de lecture (2) à travers le condensateur (3). 9. Circuit selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le circuit de lecture (2) comporte un amplificateur (7) ayant une entrée couplée au condensateur (3) et en ce que le condensateur (3) estagencé de manière à former une capacité parasite (Cire) avec une connexion électrique reliant l'entrée de l'amplificateur (7) avec la sortie de l'amplificateur (7) pour former un condensateur d'intégration du circuit de lecture (2). 10.Dispositif de détection comportant une pluralité de circuits selon l'une quelconque des revendications 1 à 9 et organisés pour former un détecteur matriciel.