FR 3007843 A1 20150102 FR 1356184 A 20130627 La présente invention concerne un procédé et un dispositif de détermination de la phase d'un signal alternatif. Les informations relatives à la phase d'un signal alternatif sont utiles dans différent types d'applications. Ces informations peuvent notamment être exploitées pour la mesure de déphasage entre plusieurs signaux relatifs à des grandeurs caractéristiques d'un même circuit électrique, par exemple entre l'intensité et la tension pour un circuit donné, dans des applications de mesure de la puissance électrique. Parmi les autres applications, la synchronisation de plusieurs circuits électroniques ou la commande d'équipements électriques, par exemple de moteurs, devant recevoir des signaux de commande à des instants de passage d'un signal par des valeurs particulières prédéfinies, peuvent être citées. Il est ainsi connu de réaliser la détermination de la phase d'un signal par exemple en utilisant un système de détection des passages par zéro (« zero-crossing » en langue anglaise) des signaux concernés, comme cela est décrit par exemple du document EP0499866, ou encore par échantillonnage et traitement numérique du signal. Ces dispositions donnent satisfaction en ce 20 qu'elles permettent effectivement de déterminer la phase d'un signal alternatif. Il apparaît toutefois que les systèmes de détection de passage par zéro sont sensibles aux caractéristiques électriques des composants électroniques utilisés (par exemple l'offset) ou présentent des structures complexes, notamment de filtrage, pour s'affranchir de ces caractéristiques. 25 Les systèmes utilisant un traitement numérique nécessitent pour leur part une puissance de calcul importante, en particulier pour la gestion des fenêtres d'acquisition autour des passages par zéro ou pour le traitement numérique. La présente invention a pour but de résoudre tout ou partie des 30 inconvénients mentionnés ci-dessus. A cet effet, la présente invention concerne un procédé de détermination de la phase d'un signal alternatif comprenant les étapes consistant à : - Disposer d'un signal alternatif; - Réaliser une détection d'un passage du signal alternatif par une première valeur de seuil prédéterminée selon un premier sens de franchissement de la première valeur de seuil prédéterminée ; - Réaliser une détection d'un passage du signal alternatif par une 5 seconde valeur de seuil prédéterminée selon un second sens de franchissement de la seconde valeur de seuil prédéterminée opposé au premier sens de franchissement. Les dispositions selon l'invention permettent d'obtenir des informations représentatives de la phase ou de la polarité d'un signal alternatif 10 à amplitude et/ou fréquences variables, simple et robuste par rapport aux variations des caractéristiques des composants électroniques utilisés et ne nécessitant pas ou peu de calcul numérique. On entend ici par phase, dans le cas d'un signal alternatif, l'argument de la fonction périodique ou pseudopériodique définissant la 15 variation du signal en fonction du temps. La détection d'instants de passage du signal par deux seuils dans deux sens de franchissement ou de variation opposés permet de compenser les erreurs de mesure dues à la détection du passage par chacun des seuils, car ses erreurs se soustraient par exemple dans le calcul de la différence de 20 temps entre l'instant de passage par le premier seuil dans un premier sens, et l'instant de passage par le second seuil dans le second sens. Cette compensation des erreurs sur les instants de passage par les seuils permet de réaliser une détermination ou une estimation de la phase plus satisfaisante à la fois dans les cas ou les caractéristiques de phase et 25 d'amplitude du signal alternatif sont constantes, mais également dans les cas où les caractéristiques de phase et d'amplitude du signal varient au cours du temps dans des proportions bornées. Selon un aspect de l'invention, le procédé comprend en outre une étape consistant à générer un signal de sortie à partir du signal alternatif 30 considéré comme un signal d'entrée, ledit signal de sortie prenant une première valeur et une seconde valeur prédéterminées, l'étape de génération du signal de sortie comprenant les étapes consistant à : - déclencher une transition du signal de sortie entre la première valeur de sortie prédéterminée et la deuxième valeur de sortie prédéterminée lors des 35 passages du signal d'entrée par une première valeur seuil prédéterminée, le signal d'entrée dans un premier sens de franchissement ; et - déclencher une transition du signal de sortie entre la deuxième valeur de sortie prédéterminée et la première valeur de sortie prédéterminée lors des passages du signal d'entrée par une deuxième valeur seuil prédéterminée, le signal d'entrée selon le second sens de franchissement contraire au premier sens de franchissement. Ces dispositions permettent de fournir un signal exploitable aisément pour les applications de détermination de phase. Selon un mode de mise en oeuvre du procédé, le signal de sortie est un signal binaire prenant seulement comme valeur les deux valeurs haute 10 et basse. Selon un aspect de l'invention, le procédé comprend une étape consistant à estimer le décalage temporel entre un instant de passage par une valeur prédéterminée, en particulier par une valeur nulle du signal d'entrée, et un instant de passage par la première valeur de seuil ou la seconde valeur de 15 seuil. Ces dispositions permettent de préciser l'estimation de la phase du signal en fonction des caractéristiques du signal. Selon un aspect de l'invention, l'estimation du décalage temporel est réalisée en prenant en compte une valeur nominale d'amplitude du signal 20 alternatif, une grandeur représentant une fréquence nominale du signal alternatif et la valeur de seuil considérée. Ces dispositions permettent de déterminer ou de borner les décalages temporels, et/ou de régler ceux-ci lors de la phase de conception du dispositif mettant en oeuvre le procédé. 25 Selon un aspect de l'invention, la deuxième valeur seuil prédéterminée est sensiblement égale en valeur absolue et de signe opposé à la première valeur seuil prédéterminée. Ces dispositions permettent de s'assurer que les retards entre le passage par zéro du signal et les passages par chacun des seuils sont 30 identiques pour les deux seuils et se compensent notamment dans le calcul de la différence de temps entre le passage par le premier seuil dans un premier sens de franchissement et le passage par le second seuil dans un second sens de franchissement. Il est ainsi possible d'obtenir un signal de sortie tel que défini 35 précédemment dont le rapport cyclique est identique à celui du signal alternatif considéré comme le signal d'entrée. Selon un mode de mise en oeuvre du procédé, une étape de transmission du signal alternatif ou d'un signal dérivé du signal alternatif est réalisée par un mode de transmission à travers un élément d'isolation galvanique, par exemple par un mode de transmission optique. La présente invention concerne également un procédé de comparaison de phase entre un premier signal alternatif et un second signal alternatif comprenant : - la réalisation des étapes de détermination d'un procédé de détermination de la phase d'un premier signal alternatif tel que décrit ci-dessus ; - la réalisation des étapes de détermination d'un procédé de détermination de la phase d'un second signal alternatif tel que décrit ci-dessus ; et - une étape de détermination d'un décalage temporel entre les instants de passage d'une valeur seuil dans un même sens de franchissement par un premier signal alternatif et par le second signal alternatif. Ces dispositions permettent de réaliser une détermination aisée du 20 déphasage entre deux signaux. Cette détermination est utile notamment pour réaliser des calculs de puissance dans lesquels le déphasage entre la tension et l'intensité doit être pris en compte. La présente invention concerne également un dispositif de détermination de la phase d'un signal alternatif comprenant un circuit de 25 détection électronique agencé pour : - détecter un passage du signal alternatif par une première valeur de seuil prédéterminée selon un premier sens de franchissement de la première valeur de seuil prédéterminée ; et - détecter un passage du signal alternatif par une seconde valeur de 30 seuil prédéterminée selon un second sens de franchissement de la seconde valeur de seuil prédéterminée opposé au premier sens de franchissement. Selon un aspect de l'invention, le circuit de détection électronique est agencé pour générer un signal de sortie à partir du signal alternatif considéré comme un signal d'entrée, le signal de sortie prenant une première 35 valeur de sortie et une seconde valeur de sortie prédéterminées, le circuit de détection électronique est agencé pour : déclencher une transition du signal de sortie entre la première valeur de sortie prédéterminée et la deuxième valeur de sortie prédéterminée lors des passages du signal d'entrée par une première valeur seuil prédéterminée, le signal d'entrée ayant un premier sens de franchissement ; et déclencher une transition du signal de sortie entre la deuxième valeur de sortie prédéterminée et la première valeur de sortie prédéterminée lors des passages du signal d'entrée par une deuxième valeur seuil prédéterminée, le signal d'entrée évoluant selon le second sens de franchissement contraire au premier sens de franchissement. Selon un aspect de l'invention, le circuit électronique de détection comprend un étage d'entrée et un étage de sortie et au moins un élément d'isolation galvanique entre l'étage d'entrée et l'étage de sortie. Selon un aspect de l'invention, le circuit de détection électronique comprend au moins un premier élément de détection de passage du premier 15 seuil et un second élément de détection de passage du second seuil. Selon un aspect de l'invention, au moins un élément de détection du passage de seuil comprend un optocoupleur comportant : - une diode électroluminescente et - un phototransistor, 20 Selon un aspect de l'invention, le premier élément de détection du passage de seuil et le second élément de détection du passage de seuil comprennent respectivement un premier optocoupleur et un second optocoupleur, l'anode de la diode du premier optocoupleur étant reliée à la cathode de la diode du second optocoupleur et l'anode de la diode du second 25 optocoupleur étant reliée à la cathode de la diode du premier optocoupleur Selon un mode de réalisation du dispositif, une diode est disposée dans le sens passant entre l'anode de la diode du premier optocoupleur et la cathode de la diode du second optocoupleur. Selon un mode de réalisation du dispositif, une diode est disposée 30 dans le sens passant entre l'anode de la diode du second optocoupleur et la cathode de la diode du premier optocoupleur. Selon un mode de réalisation du dispositif, une résistance est disposée entre l'anode de la diode du premier optocoupleur et la cathode de la diode du second optocoupleur et/ou entre l'anode de la diode du second 35 optocoupleur et la cathode de la diode du premier optocoupleur. Selon un autre mode de réalisation du dispositif, un élément de détection du passage de seuil comporte un transistor. Selon un aspect de l'invention, le circuit de détection électronique comprend un circuit numérique mettant en oeuvre une fonction de type « RS », les sorties du premier élément de détection de passage du premier seuil et du second élément de détection de passage du second seuil étant connectées en entrée du circuit numérique. Selon un aspect de l'invention, le dispositif comprend des moyens d'ajustement des valeurs seuil. La présente invention concerne également un ensemble de comparaison de phase entre un premier signal alternatif et un second signal alternatif comprenant : - Un premier dispositif de détermination de la phase d'un premier signal alternatif selon l'invention; - Un second dispositif de détermination de la phase d'un second signal alternatif selon l'invention ; et - Un élément de détermination d'un décalage temporel entre les instants de passage d'une valeur seuil dans un même sens de franchissement par un premier signal alternatif et par le second signal alternatif. L'invention sera mieux comprise à l'aide de la description détaillée qui est exposée ci-dessous en regard du dessin annexé dans lequel : Figure 1 est une représentation schématique d'un premier mode de réalisation d'un dispositif selon l'invention. Figure 2 est une représentation des signaux traités par le dispositif de la figure 1. Figure 3 représente un organigramme schématique d'un mode de réalisation d'un procédé de détermination de phase d'un signal alternatif selon 30 l'invention. Figures 4 et 5 sont des représentations comparées des signaux traités par un dispositif ou un procédé selon l'invention et les signaux traités par un dispositif ou un procédé selon l'état de la technique. Figure 6 est une représentation schématique d'un second mode de 35 réalisation d'un dispositif selon l'invention. Figure 7 est une représentation schématique d'un troisième mode de réalisation d'un dispositif selon l'invention. Figure 8 est une représentation schématique d'un circuit utilisant deux dispositifs selon l'invention. Figures 9 et 10 sont des représentations des signaux traités par le circuit de la figure 8. Figure 11 représente un organigramme schématique d'un mode de réalisation d'un procédé de comparaison de phase de signaux alternatifs selon l'invention. Dans la description détaillée qui va suivre des figures définies ci- dessus, les mêmes éléments ou les éléments remplissant des fonctions identiques pourront conserver les mêmes références de manière à simplifier la compréhension de l'invention. Un premier mode de réalisation d'un dispositif selon l'invention est maintenant décrit en référence à la figure 1. Ce dispositif comporte un circuit électronique C qui comprend deux optocoupleurs 14 et 16, présentant chacun une diode électroluminescente 14a, 16a connectée aux bornes de l'étage d'entrée 10 et un phototransistor 14b, 16b. L'anode de la première diode 14a est connecté à la cathode de la deuxième diode 16a et réciproquement. La diode électroluminescente 14a est conçue pour émettre de la lumière uniquement lorsque le signal S_IN aux bornes de l'étage d'entrée 10 est supérieur à une première valeur seuil, V_SEUIL1. La diode électroluminescente 16a est conçue pour émettre uniquement lorsque le signal image flottant S_IN aux bornes de l'étage 25 d'entrée 10 est inférieur à une deuxième valeur VSEUIL2. Les deux optocoupleurs sont du même type, et ont des caractéristiques électriques équivalentes. Ainsi, la deuxième valeur seuil V SEUIL2 est sensiblement égale en valeur absolue et de signe opposé à la première valeur seuil V_SEUIL.1. 30 Les phototransistors 14b, 16b, sont connectés à une borne VCC d d'alimentation par des résistances respectivement R14 et R16. Les sorties des deux optocoupleurs sont connectées aux bornes d'entrée In1 et In2 d'une bascule RS. Le signal S_OUT est généré par la bascule RS. 35 Le signal d'entrée S_IN correspond ici à la tension aux bornes de l'étage d'entrée 10. S IN = Vd + Id*R Vd étant la tension aux borne d'une diode caractéristique de cette diode électroluminescente, respectivement de la diode 14a ou 16a suivant l'alternance du signal d'entrée et le sens de conduction des diodes 14a OU 16a. La condition pour qu'une diode électroluminescente émette de la lumière est que le courant Id soit supérieur à une valeur de courant seuil I_led caractéristique de la diode : Id >= l_led Ceci revient donc à la relation suivante sur la tension ou signal d'entrée : S IN >= Vd + R* I led La tension de seuil correspondant est donc: V_SEUIL = Vd + R* l_led La figure 2 illustre l'application d'un signal d'entrée de tension v(t) sur le dispositif de figure 1. Un signal de tension v(t) alternatif de période T est considéré à titre d'exemple, en utilisant les conventions suivantes: v(t) = V *sin (w*t + (p0 ) = V *sin (217*f*t + (p0 ) dans lequel : - w*t + (p0 est la phase du signal qui correspond à l'argument de la fonction sinus ; - (p0 est la phase initiale ; Cette phase initiale est nulle sur la figure 2 : (p0=0 ; - f est la fréquence ; Comme illustré par la figure 2, les transitions montantes du signal S OUT correspondent aux instants ts1, ts3, ts(2n+1) de passage du signal S_IN par la valeur prédéterminée V_SEUIL1, dans le sens montant ; les transitions descendantes du signal S_OUT correspondent aux instants ts2, ts4, ts(2n) de passage du signal S_IN par la valeur prédéterminée V_SEUIL2, dans le sens descendant. Les instants de passage ts(2n+1) du signal S_IN par la valeur prédéterminée V_SEUIL1, dans le sens montant, présentent un retard 0 par rapport aux passages du même signal S_IN par zéro, dans le sens montant ; les instants de passage ts(2n) du signal S_IN par la valeur prédéterminée - V_SEUIL2, sensiblement égale et de signe opposé à V_SEUIL1, dans le sens descendant, présentent un retard sensiblement égal à 0 par rapport aux passages du signal S_IN par zéro dans le sens descendant. Ainsi, les transitions montantes du signal S_OUT présentent un retard 0 par rapport aux passages du signal S_IN par 0, dans le sens montant ; 5 les transitions descendantes du signal S_OUT présentent un retard 0 par rapport aux passages du signal S_IN par 0, dans le sens descendant. L'étage d'entrée 10 comprend avantageusement une résistance R connectée en série aux diodes électroluminescentes 14a, 16a. La résistance R permet d'ajuster le seuil de détection du signal d'entrée S_IN et par conséquent d'ajuster le retard 10 0 introduit par le circuit électronique C. Une augmentation de la résistance R entraine une augmentation du retard 0 tandis qu'une réduction de la résistance entraine une réduction du retard 0. Ainsi, la valeur du retard 0 dans la bande de fréquence déterminée peut être ajustée et encadrée en phase de conception. 15 Ainsi, le dispositif de la figure 1 permet de mettre en oeuvre un procédé détermination de la phase ou de la polarité d'un signal alternatif selon l'invention tel que représenté sur la figure 3, qui comprend les étapes consistant à : - Disposer El d'un signal alternatif S_IN ; 20 - Réaliser E2 une détection d'un passage du signal alternatif S_IN par une première valeur seuil prédéterminée V_SEUIL1 selon un premier sens de franchissement de la première valeur seuil V_SEUIL1 prédéterminée ; - Réaliser E3 une détection d'un passage du signal alternatif S_IN par 25 une seconde valeur de seuil prédéterminée V_SEUIL2 selon un second sens de franchissement de la seconde valeur de seuil prédéterminée V_SEUIL2 opposé au premier sens de franchissement. Les étapes de détection E2 et E3 sont effectuées en parallèle et de 30 façon continue. Une étape E4 consistant à générer un signal de sortie S_OUT est également réalisée consistant à : - déclencher une transition du signal de sortie binaire (S_OUT) entre la première valeur de sortie prédéterminée (H,L) et la deuxième valeur de sortie 35 prédéterminée (L,H) lors des passages du signal d'entrée (S_IN) par une première valeur seuil prédéterminée (V_SEUIL1), le signal d'entrée (S_IN) ayant un premier sens de franchissement ; et - déclencher une transition du signal de sortie binaire (S_OUT) entre la deuxième valeur de sortie prédéterminée (L) et la première valeur de sortie prédéterminée (H) lors des passages du signal d'entrée (S_IN) par une deuxième valeur seuil prédéterminée (V_SEUIL2), le signal d'entrée (S_IN) selon le second sens de franchissement contraire au premier sens de franchissement. Le décalage temporel 0 entre un instant (t) de passage par zéro du signal d'entrée (S_IN), et un instant (t) de passage par la première valeur de seuil (V_SEUIL1) peut être estimé dans une étape E5 en prenant en compte une valeur nominale d'amplitude du signal alternatif (V, I), une grandeur représentant une fréquence nominale du signal alternatif et la valeur de seuil considérée. Ainsi, à titre d'exemple, considérons le décalage temporel 0 entre le passage par 0 du signal v(t) et le franchissement dans le sens montant du premier seuil V_SEUIL1. Le premier passage du signal v(t) par V_SEUIL1 est effectué à l'instant ts1= 0. A cet instant : v(t) = V_SEUIL1 = V* sin (w*O) Il en résulte donc que la valeur de 0 peut être calculée de la façon suivante : 0 = (1/w) * arcsin (V_SEUIL1 N) En conséquence, dans la mesure ou l'amplitude du signal V, la 25 fréquence f sont connues ou bornées, la valeur correspondant de 0 peut être calculée ou bornée. Une comparaison est maintenant réalisée, en référence à la figure 4 entre : - la mise en oeuvre d'un procédé de détermination de phase selon 30 l'invention, dans lequel le premier et le deuxième seuil sont de valeur absolue égale mais de signe opposé, d'une part, et - une mise en oeuvre d'un procédé selon l'état de la technique mettant en oeuvre un seuil unique, dans un cas correspondant à des caractéristiques constantes du 35 signal d'entrée en amplitude et en fréquence Un signal de tension v(t) alternatif de période T est considéré à titre d'exemple, en utilisant les conventions utilisées précédemment en référence à la figure 2: v(t) = V * sin (w*t + (p0 ) = V * sin (2*7-c*f*t + (po ) Selon le mode de mise en oeuvre de l'invention représenté sur la partie supérieure de la figure 4, les valeurs du signal de sortie sont les suivantes : S OUT = L entre : - le passage de v(t) par + V_SEUIL1, dans le sens montant; et - le passage de v(t) par - V_SEUIL1, dans le sens descendant S OUT = H sinon. Ainsi, La valeur de S_OUT est égale à L tant que la phase (p du signal alternatif S_IN est comprise entre w*ev et ir + w*ev , Les instants de passage du signal v(t) par les valeurs de seuil ±V_SEUIL1 correspondant à des transitions du signal de sortie S_OUT V interviennent pour des valeurs temporelles 0+ev, T/2+ev, T+ev, 3T/2+ ev. Il en découle que la durée pendant laquelle le signal S_OUT est à sa valeur L correspond à ir/w, soit la moitié de la période ( T/2). Autrement dit, le rapport cyclique (« Duty cycle ») du signal de sortie S_OUT qui est défini par la formule : (T/2 - ev + ev)/T présente une valeur de 50%. Ce rapport cyclique est donc indépendant du seuil de détection, et 25 a fortiori du rapport seuil de détection/amplitude. Il est ainsi possible d'obtenir un signal binaire (S_OUT) qui prend : - une valeur L pendant une durée proche de la durée pendant laquelle le signal alternatif S_IN d'entrée est positif, c'est-à-dire pour une phase du signal entre 0 et z ; et 30 - une valeur H pendant une durée proche de la durée pendant laquelle le signal alternatif d'entrée est négatif, c'est-à-dire pour une phase du signal ente ir et 2*ff. Selon un procédé selon l'état de la technique utilisant un seuil unique de détection, représenté sur la partie inférieure de la figure 4, les 35 valeurs du signal de sortie sont les suivantes : S OUT = L entre - le passage de v(t) par + V_SEUIL1, dans le sens montant; et - le passage de v(t) par +V_SEUIL1, dans le sens descendant S OUT= H sinon. Ainsi, la valeur de S_OUT est égale à L tant que la phase cp du 5 signal alternatif S_IN est comprise entre * v et z - w*Ov Les instants de passage du signal v(t) par les valeurs de seuil ±V_SEUIL1 correspondant à des transitions du signal de sortie S_OUT V interviennent pour des valeurs temporelles 0+0v, T/2-0v, T+0v, 3T/2- 0 y. 10 Il en découle que la durée pendant laquelle le signal S_OUT est à sa valeur L correspond à (ir - 2* w*Ov ) /w , soit ( T/2 - 2* ev ). Cette durée présente une erreur par rapport à la durée recherchée correspondant à la durée pendant laquelle S_IN est positif. Autrement dit, le rapport cyclique (« Duty cycle ») du signal de 15 sortie S_OUT, qui est défini par la formule : ((T/2) ± 2* ev )/T présente une valeur de 50% ± 2* 0 v / T si le signal d'entrée a des caractéristiques constantes en termes d'amplitude et de fréquence Ce rapport cyclique est donc dépendant du seuil de détection, et du 20 rapport seuil de détection/amplitude. Une comparaison est maintenant réalisée, en référence à la figure entre : - la mise en oeuvre d'un procédé de détermination de phase selon l'invention, dans lequel le premier et le deuxième seuil sont de valeur absolue 25 égale mais de signe opposé, d'une part, et - une mise en oeuvre d'un procédé selon l'état de la technique mettant en oeuvre un seuil unique, dans un cas correspondant à des caractéristiques du signal d'entrée variables en amplitude et en fréquence, contrairement au cas de la 30 figure 4. Dans le cas où les caractéristiques du signal d'entrée varient, comme dans la configuration présentée sur la figure 5 où l'amplitude du signal varie, des erreurs de détection apparaissent car les retards entre le passage par zéro du signal et le passage par un seuil varient. 35 Ainsi, selon le mode de mise en oeuvre de l'invention représenté sur la partie supérieure de la figure 5, les instants de passage du signal v(t) par les valeurs de seuil ±V_SEUIL1 correspondant à des transitions du signal de sortie S _ OUT V interviennent pour des valeurs temporelles 0-Fev1, _ T/2+ev2, T+ev3. Toutefois, les retards (ev1, ev2, ev3..) des transitions du signal 5 S _ OUT V par rapport aux passages par 0 du signal alternatif se compensent _ au moins partiellement, notamment dans le calcul du rapport cyclique. Ainsi, à titre d'exemple, la différence de temps entre le premier instant tv1 de passage par le premier seuil dans le sens croissant et le premier instant tv2 de passage par le second seuil dans le sens décroissant s'écrit : 10 tv2-tv1=T/2+ ev1 - ev2. Les erreurs dues aux retards ev1 et ev2 se soustraient. Selon un procédé selon l'état de la technique utilisant un seuil unique de détection, représenté sur la partie inférieure de la figure 5, les instants de passage du signal v(t) par les valeurs de seuil ±V_SEUIL1 15 correspondant à des transitions du signal de sortie S_OUT_V interviennent pour des valeurs temporelles 0-Fev1, T/2-0v2, T-Fev3, 3T/2-0v4. Les erreurs dues aux retards (ev1, ev2, ev3..) des transitions du signal S_OUT_V par rapport aux passages par 0 du signal alternatif s'additionnent notamment dans le calcul du rapport cyclique. 20 Selon un second mode de réalisation du dispositif représenté sur la figure 6, le dispositif comporte un circuit électronique C qui comprend deux optocoupleurs 14 et 16, présentant chacun une diode électroluminescente 14a, 16a connectée aux bornes de l'étage d'entrée 10 et un phototransistor 14b, 16b. L'anode de la première diode 14a est reliée à la cathode de la 25 deuxième diode 16a par l'intermédiaire d'une résistance R et d'une diode D2 dans le sens passant. L'anode de la seconde diode 16a est reliée à la cathode de la première diode 14a par l'intermédiaire de la résistance R et d'une diode D1 dans le sens passant. Ainsi, la résistance R n'est plus positionnée en amont des deux 30 optocoupleurs comme dans le premier mode de réalisation, mais entre ceux-ci. Par ailleurs, les composants de ce circuit sont similaires à ceux du premier mode de réalisation. Les diodes D1 et D2 présentes dans ce second mode de réalisation permettent de protéger les optocoupleurs du circuit, et de définir un 35 parcours d'établissement du courant de l'étage d'entrée, suivant les alternances. Ainsi, le parcours du courant selon une alternance comprend la diode 16a, puis la résistance R, puis la diode D1, puis selon une autre alternance la diode 14a, puis la résistance R, puis la diode D2 Le rôle de la résistance R est limiter la valeur du courant Id 5 traversant les optocoupleurs et de permettre un ajustement du seuil de détection VSEUIL qui est donné par la formule : V_SEUIL = 2*Vd + R* l_led Il apparaît que le schéma représentatif des signaux dans ce second mode de réalisation est identique à celui obtenu pour le premier mode de la 10 réalisation tel que représenté sur la figure 2. Selon un troisième mode de réalisation représenté sur la figure 7, le premier optocoupleur 14 du premier mode de réalisation a été remplacé par un transistor 18. La base ou grille du transistor est connectée à la sortie de la 15 résistance R, et le collecteur ou drain est relié à l'entrée de la bascule RS. Ce troisième mode de réalisation permet d'utiliser un composant de type transistor moins onéreux que le premier mode. Le seuil correspondant au transistor VSEUIL1 est différent du seuil correspondant à l'optocoupleur V_SEUIL2, ces deux seuils étant ajustables. 20 Ce troisième mode de réalisation ne présente pas d'isolation galvanique entre l'étage d'entrée et l'étage de sortie. Un circuit électronique comprenant deux dispositifs selon l'invention est à présent décrit en référence aux figures 8 à 10, le circuit étant destiné à la détermination du déphasage entre un signal de tension u et un signal 25 d'intensité i pour un même circuit d'alimentation d'une charge LOAD. Deux dispositifs selon l'invention utilisés pour la détermination de la phase d'un signal u ou i peuvent être identifiées sur la figure 8. En particulier, un dispositif similaire à celui de la figure 6 est disposé entre les points A et B du circuit, en parallèle avec la charge. Ce 30 dispositif est agencé pour obtenir une détermination de la phase de la tension u. Par ailleurs, un dispositif similaire à celui de la figure 1 est disposé entre les points C et D du circuit, en série avec la charge. Ce dispositif est agencé pour obtenir une détermination de la phase du courant i. Ce second 35 dispositif est disposé en parallèle de deux branches comprenant respectivement des diodes D10, D11 dans un premier sens de passage et des diodes D12, D13 dans un second sens de passage opposé au premier, de façon à maintenir une tension donnée aux bornes du deuxième dispositif . L'utilisation des dispositifs selon le premier mode de réalisation ou le second mode de réalisation est donnée à titre d'exemple seulement. Il serait 5 possible d'utiliser indifféremment l'un ou l'autre des modes de réalisation précédemment décrits pour chaque portion de circuit. Le but de l'application est de déterminer le déphasage entre v(t) et i(t). Ceci peut être réalisé à partir des transitions des signaux binaires S_OUT_v , S_OUT_i identifiés sur les figures 9 et 10, en mesurant une 10 différence temporelle AE) entre les fronts montants ou descendants des signaux binaires S_OUT_v , S_OUT. Une correction peut être appliquée pour tenir compte des retards introduits par les circuits entre les passages par 0 des signaux v(t), i(t) et les transitions des signaux binaires S_OUT_v , S_OUT_i ; ces retards sont bornés 15 et peuvent être ajustés. Dans l'exemple considéré les seuils de tension sont de même valeur absolue et de signe opposés comme les seuils de courant. En référence aux figures 9 et 10, un signal de tension v(t) et un signal de tension i(t) alternatifs sont considérés à titre d'exemple, en utilisant 20 les conventions suivantes: v(t) = V *sin (w*t + (pov ) la phase du signal v(t) est, à tout moment t, w*t + (pov i(t) = I *sin (w*t + (poi ) la phase du signal i(t) est, à tout moment t, w*t+ (poi 25 Le déphasage entre les signaux v(t) et i(t) peut ainsi être défini comme la différence A(p entre la phase de v(t) et phase de i(t). A(p = (w*t + (pov) - (w*t+ (poi ) = (pov - (poi Il apparaît, en considérant une phase initiale nulle pour la tension comme cela est représenté sur la figure 10, soit (pov = 0, que (poi = - A(p et 30 donc : i(t) = I *sin (w*t - Ag)) v(t) = V *sin (w*t) A partir de ces relations, il est possible d'obtenir le déphasage A(p entre les signaux v et i en observant le décalage AE) mesuré entre les 35 transitions des signaux S_OUT_V et S_OUT_I correspondant aux passages des seuils de tension et de courant dans un même sens de franchissement. En considérant par exemple le décalage A0 entre l'instant de passage tvl montant du signal de tension v par le premier seuil de tension V_SEUIL1 et l'instant de passage tif montant du signal d'intensité par le premier seuil d'intensité I_SEUILl, on obtient : AE) = ti1 - tv1 = (A(p+ei ) - e Il est donc possible de déduire que : Acp = A0 - ei + ev Il est donc possible de déterminer Acp en fonction de A0 qui peut être mesuré entre les transitions des signaux S_OUT_V et S_OUT_I et de ei 10 et ev qui peuvent être prédéterminés ou bornés. En effet, selon un raisonnement identique à celui détaillé en référence à la figure 2 pour le premier mode de réalisation, il apparaît que, pour des signaux alternatifs tels que définis ci-dessus : ev = (1/w) * arcsin (V_SEUIL1 /U) 15 ei = (1/w) * arcsin (I_SEUIL1 /I) Ces grandeurs sont de plus ajustables en phase de conception. Ainsi, le circuit de la figure 8 permet de mettre en oeuvre un procédé de comparaison de phase entre un premier signal alternatif i et un second signal alternatif u selon l'invention tel que représenté sur la figure 11, 20 comprenant : - la réalisation El' des étapes de détermination d'un procédé de détermination de la phase P1 d'un premier signal alternatif S_IN_V ; - la réalisation E2' des étapes de détermination d'un procédé de détermination P1 de la phase d'un second signal alternatif S_IN_I ; puis une étape E3' de détermination d'un décalage temporel Acp 25 entre les instants de passage d'une valeur seuil I_SEUILl, V_SEUIL1 ou I SEUIL2, V_SEUIL2 dans un même sens de franchissement par un premier signal alternatif S_IN_V et par le second signal alternatif S_IN_I. Selon une autre application non illustrée aux figures, le procédé et le dispositif selon l'invention peuvent être utilisés pour la synchronisation de 30 sources d'alimentation électriques disposées en parallèles. Bien que l'invention ait été décrite en liaison avec des exemples particuliers de réalisation, il est bien évident qu'elle n'y est nullement limitée et qu'elle comprend tous les équivalents techniques des moyens décrits ainsi que leurs combinaisons si celles-ci entrent dans le cadre de l'invention. 35 REVENDICATIONS1. Procédé (P1) de détermination de la phase d'un signal alternatif comprenant les étapes consistant à : - Disposer (E1) d'un signal alternatif (S_IN, S_IN_I, S_IN_V) ; - Réaliser (E2) une détection d'un passage du signal alternatif (S_IN, S_IN_I, S_IN_V) par une première valeur de seuil prédéterminée (V_SEUIL1, I SEUIL() selon un premier sens de franchissement de la première valeur de seuil (V_SEUIL1, (_SEUIL1) prédéterminée ; - Réaliser (E3) une détection d'un passage du signal alternatif (S_IN, S_IN_I, S_IN_V) par une seconde valeur de seuil prédéterminée (V_SEUIL2, I_SEUIL2) selon un second sens de franchissement de la seconde valeur de seuil prédéterminée (V_SEUIL2, I_SEUIL2) opposé au premier sens de franchissement. 2. Procédé (P1) selon la revendication 1, comprenant en outre une étape (E4) consistant à générer un signal de sortie (S_OUT, S_OUT_V, S _ OUT_ I) à partir du signal alternatif considéré comme un signal d'entrée (S_IN, S_IN_I, S_IN_V), ledit signal de sortie prenant une première valeur et une seconde valeur prédéterminées (H, L), l'étape de génération du signal de sortie comprenant les étapes consistant à : - déclencher une transition du signal de sortie (S_OUT, S_OUT_V, S _ OUT_ I) entre la première valeur de sortie prédéterminée (H,L) et la deuxième valeur de sortie prédéterminée (L,H) lors des passages du signal d'entrée (S_IN, S_IN_I, S_IN_V) par une première valeur seuil prédéterminée (V_SEUIL1, (_SEUIL1), le signal d'entrée (S_IN, S_IN_I, S_IN_V) dans un premier sens de franchissement ; et - déclencher une transition du signal de sortie (S_OUT, S_OUT_V, S _ OUT_ I) entre la deuxième valeur de sortie prédéterminée (L) et la première valeur de sortie prédéterminée (H) lors des passages du signal d'entrée (S_IN, S_IN_I, S_IN_V) par une deuxième valeur seuil prédéterminée (V_SEUIL2, I_SEUIL2), le signal d'entrée (S_IN, S_IN_I, S_IN_V) selon le second sens de franchissement contraire au premier sens de franchissement. 3. Procédé (P1) selon l'une des revendications précédentes, comprenant une étape (E5) consistant à estimer le décalage temporel (0, ev,ei) entre un instant (t) de passage par une valeur prédéterminée, en particulier par une valeur nulle du signal d'entrée (S_IN, S_IN_I, S_IN_V), et un instant (t) de passage par la première valeur de seuil (V_SEUIL1 , I_SEUIL1) ou la seconde valeur de seuil (VSEUIL2). 4. Procédé (131) selon la revendication 3, dans lequel l'estimation du décalage temporel (0, ev, ei) est réalisée en prenant en compte une valeur nominale d'amplitude du signal alternatif (V, I), une grandeur représentant une fréquence nominale (w, f) du signal alternatif (S_IN, S_IN_I, S_IN_V) et la valeur de seuil considérée (V_SEUILl, V_SEUIL2). 5. Procédé (131) selon l'une des revendications précédentes, dans lequel la deuxième valeur seuil prédéterminée (V_SEUIL2) est sensiblement égale en valeur absolue et de signe opposé à la première valeur seuil 15 prédéterminée (V_SEUIL1). 6. Procédé (P2) de comparaison de phase entre un premier signal alternatif (S_IN_V) et un second signal alternatif (S_IN_I) comprenant : - la réalisation (El') des étapes de détermination d'un procédé (131) de 20 détermination de la phase d'un premier signal alternatif (S_IN_V) selon l'une des revendications précédentes ; - la réalisation (E2') des étapes de détermination d'un procédé (131) de détermination de la phase d'un second signal alternatif (S_IN_I) selon l'une des revendications précédentes ; 25 et - une étape (E3') de détermination d'un décalage temporel (AE)) entre les instants de passage d'une valeur seuil (I_SEUIL1 , V_SEUIL1 , I SEUIL2, V_SEUIL2) dans un même sens de franchissement par un premier signal alternatif (S_IN_V) et par le second signal 30 alternatif (S_IN_I). 7. Dispositif de détermination de la phase d'un signal alternatif (S_IN, S_IN_I, S_IN_V) comprenant un circuit de détection électronique agencé pour : 35 - détecter un passage du signal alternatif (S_IN, S_IN_I, S_IN_V) par une première valeur de seuil prédéterminée (V_SEUIL1 , I_SEUIL1) selon unpremier sens de franchissement de la première valeur de seuil (V_SEUIL1, I SEUIL1) prédéterminée ; et - détecter un passage du signal alternatif (S_IN, S_IN_I, S_IN_V) par une seconde valeur de seuil prédéterminée (V_SEUIL2, I_SEUIL2) selon un second sens de franchissement de la seconde valeur de seuil prédéterminée (V_SEUIL2, I_SEUIL2) opposé au premier sens de franchissement. 8. Dispositif selon la revendication 7, dans lequel le circuit de détection électronique est agencé pour générer un signal de sortie (S_OUT, S_OUT_V, S_OUT_I) à partir du signal alternatif considéré comme un signal d'entrée (S_IN, S_IN_I, S_IN_V), le signal de sortie (S_OUT, S_OUT_V, S _ OUT_ I) prenant une première valeur de sortie et une seconde valeur de sortie prédéterminées (H, L), le circuit de détection électronique est agencé pour : déclencher une transition du signal de sortie (S_OUT, S_OUT_V, S _ OUT_ I) entre la première valeur de sortie prédéterminée (H,L) et la deuxième valeur de sortie prédéterminée (L,H) lors des passages du signal d'entrée (S_IN, S_IN_I, S_IN_V) par une première valeur seuil prédéterminée (V_SEUIL1, I_SEUIL1), le signal d'entrée (S_IN, S_IN_I, S_IN_V) ayant un premier sens de franchissement ; et déclencher une transition du signal de sortie (S_OUT, S_OUT_V, S _ OUT_ I) entre la deuxième valeur de sortie prédéterminée (L) et la première valeur de sortie prédéterminée (H) lors des passages du signal d'entrée (S_IN, S_IN_I, S_IN_V) par une deuxième valeur seuil prédéterminée (V_SEUIL2, I_SEUIL2), le signal d'entrée (S_IN, S_IN_I, S_IN_V) évoluant selon le second sens de franchissement contraire au premier sens de franchissement. 9. Dispositif selon l'une des revendications 7 ou 8, dans lequel le 30 circuit électronique de détection comprend un étage d'entrée (C_IN) et un étage de sortie (C_OUT) et au moins un élément d'isolation galvanique (14, 16) entre l'étage d'entrée (C_IN) et l'étage de sortie (C_OUT). 10. Dispositif selon l'une des revendications 7 à 9, dans lequel le 35 circuit de détection électronique comprend au moins un premier élément (14, 16, 18) de détection de passage du premier seuil (V_SEUIL1,I SEUIL1) et un second élément (14, 16, 18) de détection de passage du second seuil (V_SEUIL2, (_SEUIL2). 11. Dispositif selon la revendication 10, dans lequel au moins un 5 élément (14, 16, 18) de détection du passage de seuil comprend un optocoupleur (14, 16) comportant : - une diode (14a, 16a) électroluminescente et - un phototransistor (14b, 16b), 10 12. Dispositif selon la revendication 11, dans lequel le premier élément (14, 1 6) de détection du passage de seuil et le second élément (14, 16) de détection du passage de seuil comprennent respectivement un premier optocoupleur (14) et un second optocoupleur (16), l'anode de la diode (14a) du premier optocoupleur (14) étant reliée à la cathode 15 de la diode (16a) du second optocoupleur (16) et l'anode de la diode (16a) du second optocoupleur (16) étant reliée à la cathode de la diode (14a) du premier optocoupleur (14) 13. Dispositif selon l'une des revendications 10 à 12, dans lequel le 20 circuit de détection électronique comprend un circuit numérique (RS) mettant en oeuvre une fonction de type « RS », les sorties du premier élément (14, 16, 18) de détection de passage du premier seuil (V_SEUIL1, I SEUIL1) et du second élément (14, 16, 18) de détection de passage du second seuil (V_SEUIL2, (_SEUIL2) étant connectées en entrée du circuit 25 numérique. 14. Dispositif selon l'une des revendications 7 à 13, caractérisé en ce qu'il comprend des moyens d'ajustement (R) des valeurs seuil (V_ SEUIL1, V_SEUIL2, I_SEUIL1, (_SEUIL2). 30 15. Ensemble de comparaison de phase entre un premier signal alternatif (S_IN_V) et un second signal alternatif (S_IN_I) comprenant : - Un premier dispositif de détermination de la phase d'un premier signal alternatif (S_IN_V) selon l'une des revendications 7 à 14 ; 35 - Un second dispositif de détermination de la phase d'un second signal alternatif (S_IN_I) selon l'une des revendications 7 à 14 ;puis : Un élément de détermination d'un décalage temporel (A(p) entre les instants de passage d'une valeur seuil (I_SEUILl, I SEUIL2, V_SEUIL2) dans un même sens de franchissement par un premier signal alternatif (S_IN_V) et par le second signal alternatif (S_IN_I).