FR 3005786 A1 20141121 FR 1354299 A 20130514 B12666 - 13-GR1-0399 1 CIRCUIT CASCODE À DEUX TRANSISTORS Domaine La présente description concerne, de façon générale, les circuits électroniques et, plus particulièrement la réalisation d'un circuit cascode à base de transistors MOS. Exposé de l'art antérieur Les circuits ou montages cascode sont généralement formés de transistors connectés en série. Résumé Un mode de réalisation de la présente description vise 10 à pallier tout ou partie des inconvénients des circuits cascode connus. Ainsi, un mode de réalisation prévoit un circuit comportant un premier transistor et un deuxième transistor MOS en série, dans lequel la source du premier transistor est reliée 15 au drain du deuxième transistor par une zone semiconductrice dopée. Selon un mode de réalisation, la liaison entre source et drain des premier et deuxième transistors est exclusivement formée par une zone en matériau semiconducteur dopé. 20 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes B12666 - 13-GR1-0399 2 de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes qui illustrent la structure, la réalisation et le fonctionnement d'un mode de réalisation d'un circuit cascode à deux transistors. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. La figure 1 est une représentation schématique tridimensionnelle d'un mode de réalisation d'un circuit cascode à deux transistors. Dans cet exemple, le circuit est réalisé avec des 15 transistors à déplétion totale sur substrat SOI (silicium sur isolant), ou transistors FDSOI. En figure 1, le substrat massif sous la couche isolante enterrée BOX (Burried Oxide Layer) n'a pas été représenté. 20 Les éléments représentés aux figures sont : une couche semiconductrice 11 dans laquelle sont formés les transistors, au dessus de la couche BOX ; dans la couche 11 : une région de drain d'un premier transistor M2 ; 25 une région NDRIFT ; une région PBODY ; des régions PLUS ; une région dopée de type N, A, connectant directement les deux transistors (formant la source du transistor M2 et le 30 drain du transistor Ml) ; un caisson P, PWELL ; une région de source NPLUS du deuxième transistor Ml ; des régions PLUS ; au-dessus de la couche 11 : 35 un oxyde de grille Gate Oxide ; B12666 - 13-GR1-0399 3 des régions de grille Active Gate et Control Gate. Le cascode de la figure 1 est un dispositif cascode compact à deux transistors (dont un transistor MOS latéral à canal N). En connectant directement les transistors par une 5 région dopée A et sans métal, la résistance de la connexion est considérablement réduite. En éliminant la connexion métallique entre les deux transistors, la capacité parasite est réduite. De plus, le flux de courant devient direct entre les deux transistors (pas besoin de contact métallique, ni de piste 10 métallique). La figure 2 représente le schéma électrique du circuit de la figure 1. Sont référencés : les transistors Ml et M2 ; 15 le drain (Drain) du transistor M2 ; la source (Source) du transistor Ml ; la région commune A ; la grille (Control Gate) du transistor M2 ; la grille (Active Gate) du transistor Ml. 20 La figure 3 illustre le schéma équivalent du montage de la figure 1 en faisant ressortir les éléments capacitifs et résistifs, notamment liés aux métallisations. Un avantage de la structure proposée est de réduire les valeurs des éléments capacitifs parasites Cl et C2 et 25 résistifs. La figure 4 illustre le fonctionnement du circuit cascode compact. Les graphes de cette figure font ressortir des valeurs précises pour la tension de la grille de commande. 30 La figure 5 illustre les performances du circuit en fonctionnement à petit signaux. Cette figure fait ressortir les performances en termes de stabilité et de réponse en fréquence, par exemple aux environs de 2 GHz. B12666 - 13-GR1-0399 4 La figure 6 illustre les performances du circuit en fonctionnement à grand signaux. Cette figure fait ressortir un gain en puissance de plus de 4 dB. La figure 7 illustre la topologie d'un montage cascode usuel. La figure 8 illustre la topologie d'un mode de réalisation d'un montage cascode. La figure 9 illustre des étapes de fabrication d'un 10 cascode à deux transistors. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que le cascode ait été décrit en relation avec une technologie FDSOI, cette réalisation 15 s'applique plus généralement à d'autres technologies. REVENDICATIONS1. Circuit cascode comportant un premier transistor et un deuxième transistor MOS en série, dans lequel la source du premier transistor est reliée au drain du deuxième transistor par une zone semiconductrice dopée. 2. Circuit selon la revendication 1, dans lequel la liaison entre source et drain des premier et deuxième transistors est exclusivement formée par une zone en matériau semiconducteur dopé. 3. Circuit selon la revendication 1 ou 2, réalisé en 10 technologie FDSOI.