FR 2987167 A1 20130823 FR 1251486 A 20120217 B11591 - 12-R0-0010FR01 1 CIRCUIT INTÉGRÉ MULTIFONCTION Domaine de l'invention La présente invention concerne de façon générale les circuits électroniques et, plus particulièrement, la fabrication de circuits intégrés à partir de plaquettes en matériau semi5 conducteur. Exposé de l'art antérieur La fabrication de circuits intégrés fait appel à des traitements successifs à partir de substrats en matériau semiconducteur (par exemple en silicium) sous forme de 10 plaquettes ou tranches sur lesquelles sont réalisés plusieurs circuits ou puces de même nature. Les puces de circuit intégré sont, en fin de fabrication, individualisées par découpe de la plaquette selon des chemins de découpe puis généralement mises en boîtier et/ou montées sur des plaquettes de circuit imprimé. 15 Les coûts de traitement font qu'il n'est généralement pas rentable de fabriquer des circuits intégrés en petite quantité. Chaque type de circuit requiert des jeux de masque de fabrication dédiés dont le coût n'est souvent justifié que pour des fabrications en grande série. 20 Par ailleurs, il arrive que des circuits électroniques de même nature (par exemple des mémoires) mais de capacités différentes soit demandés par l'industrie, ce qui entraîne B11591 - 12-R0-0010FR01 2 généralement la fabrication de puces ayant la capacité la plus réduite, puis une interconnexion de plusieurs puces en boîtier. Résumé Un objet d'un mode de réalisation de la présente 5 invention est de proposer une technique de fabrication de circuits intégrés qui pallie tout ou partie des inconvénients des techniques usuelles. Un autre objet d'un mode de réalisation de la présente invention est de proposer une technique particulièrement adaptée 10 à la réalisation, à partir d'une même plaquette, de plusieurs circuits de nature différente ou de circuits multifonctions combinant des circuits de nature différente. Un autre objet d'un mode de réalisation est de proposer une solution particulièrement adaptée à la réalisation, 15 sur une même plaquette, de circuits intégrés de même nature et de capacités différentes. Pour atteindre tout ou partie de ces objets ainsi que d'autres, on prévoit un procédé de fabrication de circuits intégrés à partir d'une plaquette en matériau semiconducteur, 20 comportant les étapes suivantes : former sur la plaquette des premières portions de circuit interconnectées par groupes par des secondes portions intermédiaires ; découper la plaquette en sacrifiant les portions 25 intermédiaires pour obtenir un lot de circuits intégrés formés par les premières portions individualisées ; ou découper la plaquette entre les groupes pour obtenir un lot de circuits intégrés formés chacun d'au moins deux premières portions et d'une portion intermédiaire. 30 Selon un mode de réalisation de la présente invention, les premières portions sont toutes identiques. Selon un mode de réalisation de la présente invention, les premières portions d'un même groupe sont différentes. B11591 - 12-R0-0010FR01 3 Selon un mode de réalisation de la présente invention, les secondes portions remplissent en outre une fonction électronique supplémentaire. Selon un mode de réalisation de la présente invention, 5 des zones de test électrique sont en outre formées dans des chemins de découpe séparant les groupes. On prévoit également, un circuit intégré comportant au moins trois portions alignées et réalisant au moins deux premières fonctions électroniques en cas de découpe d'une 10 portion intermédiaire et une troisième fonction électronique en l'absence de découpe de cette portion. Selon un mode de réalisation de la présente invention, la troisième fonction regroupe les deux premières et celle de la portion intermédiaire. 15 Selon un mode de réalisation de la présente invention, les deux premières fonctions sont identiques. Selon un mode de réalisation de la présente invention, les deux premières fonctions sont différentes. Selon un mode de réalisation de la présente invention, 20 la troisième fonction représente une interconnexion des deux premières. Selon un mode de réalisation de la présente invention, des chemins de découpe entre les groupes de circuits intègrent des fonctions de test. 25 Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 30 la figure 1 est une représentation schématique d'une plaquette semiconductrice de réalisation de circuits intégrés ; la figure 2 illustre un détail de la plaquette de la figure 1 ; la figure 3 représente, de façon très schématique, un 35 mode de réalisation de circuits intégrés ; B11591 - 12-R0-0010FR01 4 la figure 4 illustre l'obtention d'un premier type de circuits électroniques à partir de la plaquette de la figure 3 ; la figure 5 illustre l'obtention d'un second type de circuits électroniques à partir de la plaquette de la figure 3 ; les figures 6A. et 6B représentent, de façon très schématique et sous forme de blocs, un exemple d'application des modes de réalisation des figures 3 à 5 ; les figures 7A. et 7B illustrent, de façon très schématique et sous forme de blocs, un autre exemple d'appli10 cation du mode de réalisation des figures 3 à 5 ; les figures 8A et 8B illustrent, de façon très schématique et sous forme de blocs, encore un autre exemple d'application du mode de réalisation des figures 3 à 5 ; et les figures 9A. et 9B illustrent, de façon très 15 schématique, des variantes de réalisation de circuits multifonctions. Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures qui ont été tracées sans 20 respect d'échelle. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été détaillés. En particulier, la réalisation pratique des circuits intégrés par dépôt des différentes couches, réalisation des différents traitements chimiques et 25 thermiques, etc., n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec les techniques usuelles de fabrication des circuits intégrés. Par ailleurs, les fonctions électroniques réalisées par les circuits intégrés qui vont être décrits n'ont pas non plus été détaillées, les modes 30 de réalisation décrits étant là encore compatibles avec toute fonction usuelle d'un circuit électronique. La figure 1 est une vue de dessus schématique d'une plaquette 1 semiconductrice sur laquelle sont réalisés des circuits intégrés (non visibles en figure 1). La fabrication des 35 circuits requiert de multiples étapes de définition de motifs, B11591 - 12-R0-0010FR01 de traitements chimiques et thermiques, etc. Une fois les étapes de fabrication par lot sur plaquette terminées, la plaquette est découpée selon des lignes 12 et 14 perpendiculaires entre elles pour individualiser des zones 16 représentant les puces de 5 circuits intégrés. Par la suite, les puces de circuit intégré 16 obtenues sont assemblées en boîtiers (le cas échéant un même boîtier contient plusieurs puces) ou montées sur un substrat (par exemple, un circuit imprimé). Diverses techniques d'assemblage et de connexion des circuits intégrés entre eux sont usuelles. La figure 2 illustre par une vue de dessus plus détaillée, une portion de la plaquette 1 de la figure 1. Les circuits intégrés 2 sont définis dans des zones carrées ou rectangulaires (puces 16, figure 1) séparées les unes des autres par les chemins de découpe 12 et 14. Généralement, les chemins de découpe dans au moins l'une des directions servent à loger des circuits 18 de test des paramètres électriques des lots de fabrication, ces circuits 18 étant détruits lors de la découpe individualisant les circuits 2 les uns des autres. Comme indiqué plus haut, les techniques actuelles rendent difficile la réalisation de circuits intégrés en petite série en raison des coûts importants de traitement des plaquettes et notamment du besoin de jeux de masques dédiés à chaque série. On a déjà proposé de réaliser des circuits intégrés de nature différente sur une même plaquette, pourvu que tous les circuits aient un alignement identique dans une des directions. Toutefois, les quantités de chaque type de circuits sont figées, ce qui ne permet pas de gérer correctement la production et peut engendrer un gaspillage si l'un des types est plus demandé que les autres. La figure 3 est une vue schématique à rapprocher de la figure 2 illustrant un mode de réalisation d'une technique de fabrication de circuits intégrés mono ou multifonctions à partir 35 d'une même plaquette 1 en matériau semiconducteur. B11591 - 12-R0-0010FR01 6 Selon ce mode de réalisation, on réalise des circuits intégrés 2 comme dans le mode de réalisation de la figure 2. Toutefois, on apparie les circuits intégrés deux à deux en réalisant, entre deux circuits voisins d'une même paire, un circuit additionnel 3 réalisant au moins une connexion entre les deux puces appariées et, de préférence une fonction supplémentaire par rapport aux fonctions des puces 2. Cela revient à réaliser des groupes de trois portions alignées réalisant deux premières fonctions 2 et une troisième fonction 3. Entre chaque groupe de portions (entre chaque paire dans l'exemple de la figure 3), on maintient de préférence la réalisation de zones 18 utilisées pour le test et sacrifiées lors de la découpe. En variante, les zones 18 sont réalisées dans l'autre direction (horizontale dans l'orientation de la figure 3) de découpe par rapport à l'alignement (vertical dans l'orientation de la figure 3) des portions 3. La réalisation de la figure 3 autorise la fabrication d'au moins deux types de circuits électroniques. La figure 4 illustre la fabrication d'un premier type de circuits électroniques selon lequel la découpe de la plaquette 1 de la figure 3 intervient non seulement au niveau des zones de test 18 mais également au niveau des portions 3. Dans ce cas, on obtient, pour chaque paire, deux puces 2 similaires à celles de la figure 2, à ceci près qu'elles incluent une partie de circuit 3 non fonctionnelle. La figure 5 illustre la réalisation du deuxième type de circuits autorisé par la figure 3. Dans ce cas, la plaquette 1 n'est découpée que selon les lignes 18 représentant les zones de test. Il en découle que les puces 4 obtenues intègrent deux 30 portions 2 jointes par une troisième portion 3. La fonction de cette portion est au moins d'interconnecter les portions 2 pour que le circuit 4 soit vu, de l'extérieur, comme un seul circuit. En pratique, la distinction entre la présence d'une zone de test 18 entre deux portions 2 et la présence d'une 35 portion 3 vient du fait que la zone 3 est encadrée de la même B11591 - 12-R0-0010FR01 7 façon que les portions 2 pour protéger la fonction de diverses pollutions une fois que les circuits sont découpés. Cet encadrement par un anneau de protection empêche d'endommager les zones actives lors de la découpe et la pénétration de 5 contaminants dans ces zones. Dans une zone de test, on ne prend pas cette précaution car la zone est fonctionnelle seulement avant découpe. De plus, cela serait souvent en pratique infaisable dans la mesure où les zones de test ont des dimensions différentes de celles de circuits et ne sont donc pas 10 alignées avec les circuits. Les figures 6A et 6B illustrent un premier exemple d'application de la réalisation des figures 3 à 5 à une mémoire. La figure 6A illustre les circuits obtenus après individualisation de chaque portion 2 (figure 4). On obtient, par 15 exemple, des circuits électroniques 21 représentant des mémoires d'une certaine capacité, par exemple et de façon arbitraire deux mégabits (2 MB). La figure 6B illustre le résultat obtenu après découpe des puces par groupes de portions 2 (figure 5). On obtient alors des circuits électroniques 41 comprenant deux 20 zones mémoires de 2 MB chacune, reliées par un circuit 31 (COM) de commande commun. Le résultat, comme l'illustre la figure 6B en partie droite, est l'obtention d'une mémoire de double capacité (4 MB en reprenant l'exemple arbitraire ci-dessus). Les figures 7A et 7B illustrent un deuxième exemple 25 d'application de la réalisation des figures 3 à 5. On suppose que chaque portion 2 réalise la fonction d'une mémoire de seize kilobits en protocole I2C, et que les portions intermédiaires intègrent un circuit cryptographique (par exemple réalisant un chiffrement - déchiffrement AES). Selon que les zones 3 sont ou 30 non découpées, on obtient des mémoires I2C 16K (circuits 22, figure 7A) ou des circuits 42 réalisant une mémoire monocanal ayant une capacité de 32K en protocole I2C associée à un chiffrement AES. Alternativement, on pourrait aussi obtenir une mémoire bi-canal de 16K chacun avec chiffrement AES. B11591 - 12-R0-0010FR01 8 Les figures 8A et 8B illustrent encore un autre exemple d'application des figures 3 à 5. On suppose ici que chaque portion 2 d'un même groupe réalise en fait une fonction de nature différente. Par exemple, une première portion 23 de chaque paire réalise une interface I2C tandis qu'une deuxième portion 23' de chaque paire réalise une interface SPI. En découpant les zones intermédiaires (figure 8A), on obtient deux lots de circuits différents à partir d'une même plaquette. La portion intermédiaire 33 intègre par exemple les fonctions de commande (CTRL) des interfaces I2C et SPI. La fonction équivalente obtenue par un groupe (puce 43, figure 8B) est alors une interface bi-fonction I2C et SPI. D'autres applications sont envisageables pour réaliser des circuits électroniques bi-fonctions ou mono-fonctions à 15 partir d'une même plaquette en s'inspirant de la réalisation des figures 3 à 5. Les figures 9B réalisation. La figure 9A illustre une variante selon laquelle les 20 2 sont regroupées par groupes de trois. Une telle réalisation permet, par exemple, de prévoir trois fonctions différentes dans une même plaquette, le cas échéant regroupables par paires (en laissant à chaque fois une fonction individuelle parmi les fonctions d'extrémité) ou par groupes de trois. 25 La figure 9B illustre une autre variante selon laquelle des portions 2 sont susceptibles d'être regroupées dans les deux directions. La réalisation de paires de portions comme illustrée en relation avec les figures 3 à 5 constitue toutefois un mode 30 de réalisation préféré car cela facilite le respect des facteurs de forme généralement imposés par les étapes d'assemblage et de mise en boîtier. Un avantage de la technique de regroupement de circuits décrite ci-dessus est qu'elle permet non seulement la 35 réalisation de puces remplissant différentes fonctions ou ayant 9A et illustrent des variantes de portions B11591 - 12-R0-0010FR01 9 une capacité donnée à partir d'une même plaquette, mais également le regroupement de ces fonctions ou un cumul de capacité, sans qu'il soit nécessaire de connecter entre elles les puces après découpe. Un autre avantage est que l'obtention de circuits multifonctions s'effectue sans accroître de façon notable les coûts de fabrication. Cela permet notamment de réaliser des petites séries de puces bi-fonctions à partir d'une fabrication en grandes séries de puces mono-fonctions. Un autre avantage est que l'on tire profit de l'espace disponible dans les chemins de découpe, ce qui n'engendre pas de coût supplémentaire. Divers modes de réalisation ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la mise en oeuvre pratique des modes de réalisation décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus et en utilisant des techniques usuelles de fabrication de circuits intégrés. En particulier, la sélection entre les différentes options de regroupement des circuits d'effectue à l'aide d'un masque définissant les interconnexions. Un masque spécifique est alors requis par configuration. En variante, on pourra prévoir des fusibles dans les zones 3 qui sont coupés lors de la découpe. On veillera alors à ce que la découpe n'engendre pas de connexions en court-circuit qui seraient préjudiciables au fonctionnement de chaque puce 2. Un avantage d'un masque est qu'il évite ce risque. Un avantage de la solution à fusibles est qu'elle est mise en oeuvre au dernier moment. Le cas échéant, en cas d'utilisation groupée des circuits, certains plots utilisés pour des circuits individuels peuvent ne pas être utilisés. Selon une autre variante, les fonctions des deux circuits 2 sont identiques si les puces sont séparées, mais différentes l'une de l'autre si les circuits sont combinés. Les circuits 2 peuvent même réaliser des fonctions B11591 - 12-R0-0010FR01 10 différentes selon qu'ils sont ou non joints à la portion intermédiaire. REVENDICATIONS1. Procédé de fabrication de circuits intégrés à partir d'une plaquette (1) en matériau semiconducteur, comportant les étapes suivantes : former sur la plaquette des premières portions (2) de 5 circuit interconnectées par groupes par des secondes portions intermédiaires (3) ; découper la plaquette en sacrifiant les portions intermédiaires pour obtenir un lot de circuits intégrés (21, 22, 23) formés par les premières portions individualisées ; ou 10 découper la plaquette entre les groupes pour obtenir un lot de circuits intégrés (41, 42, 43) formés chacun d'au moins deux premières portions (2) et d'une portion intermédiaire (3). 2. Procédé selon la revendication 1, dans lequel les 15 premières portions (2) sont toutes identiques. 3. Procédé selon la revendication 1, dans lequel les premières portions (23, 23') d'un même groupe sont différentes. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel les secondes portions (31, 32, 33) remplissent 20 en outre une fonction électronique supplémentaire. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel des zones (18) de test électrique sont en outre formées dans des chemins de découpe séparant les groupes. 6. Circuit intégré comportant au moins trois portions 25 alignées et réalisant au moins deux premières fonctions électroniques (2) en cas de découpe d'une portion intermédiaire (3) et une troisième fonction électronique en l'absence de découpe de cette portion. 7. Circuit intégré selon la revendication 6, dans 30 lequel la troisième fonction regroupe les deux premières et celle de la portion intermédiaire. 8. Circuit intégré selon la revendication 6 ou 7, dans lequel les deux premières fonctions (2) sont identiques.B11591 - 12-R0-0010FR01 12 9. Circuit intégré selon la revendication 6 ou 7, dans lequel les deux premières fonctions (23, 23') sont différentes. 10. Circuit intégré selon l'une quelconque des revendications 6 à 9, dans lequel la troisième fonction (3) 5 représente une interconnexion des deux premières. 11. Circuit selon l'une quelconque des revendications 6 à 10, dans lequel des chemins de découpe (18) entre les groupes de circuits intègrent des fonctions de test.