FR 2979173 A1 20130222 FR 1102545 A 20110819 COMMUTATEUR ANALOGIQUE BASSE TENSION Domaine technique de l'invention L'invention est relative à un commutateur pour signaux analogiques, notamment du 5 type utilisé dans un échantillonneur-bloqueur d'un convertisseur analogique-numérique. État de la technique Un commutateur de signal analogique est généralement formé d'un transistor MOS dont la source forme la borne d'entrée, et le drain la borne de sortie. Pour fermer le commutateur, c'est-à-dire rendre le transistor passant, il faut normalement appliquer une 10 tension grille-source Vgs dépassant la tension de seuil Vt du transistor. En outre, pour que la résistance à l'état passant du transistor soit la plus faible possible, on cherche à appliquer une tension grille-source constante la plus élevée possible, dans les limites permises par la technologie de fabrication du transistor. Comme la tension de source est variable, on a recours à la technique dite du «bootstrap », consistant à précharger un 15 condensateur à la tension la plus élevée possible, et à appliquer la tension de ce condensateur entre la grille et la source du transistor pour le rendre passant. La figure 1 représente schématiquement un exemple simple d'utilisation de la technique du «bootstrap », dans la commande de l'étage de puissance d'un convertisseur continu-continu ou continu-alternatif Le circuit commercialisé sous la référence L6385 par la 20 société STMicroelectronics, par exemple, utilise cette structure. L'étage de puissance comprend deux transistors MOS à canal N, MNH et MNL, connectés en série entre les lignes d'alimentation Vdd et Vss. Leur point d'interconnexion constitue la sortie V1 de l'étage. Ces transistors sont commandés en opposition de phase de sorte à porter la sortie V1 alternativement entre les potentiels 25 Vdd et Vss avec un rapport cyclique souhaité. Le transistor « côté haut » MNH, pour qu'il puisse porter la borne V1 au potentiel Vdd, et présenter une basse impédance, requiert un potentiel de grille nettement supérieur à Vdd. Pour cela, on prévoit un condensateur Cb ayant une borne basse connectée à la source du transistor MNH et une borne haute reliée à la ligne Vdd par une diode D. La 30 grille du transistor MNH est commandée par un circuit 10 alimenté à partir du condensateur Cb. La diode D est connectée pour être passante lorsque la sortie V1 est tirée vers la ligne Vss par le transistor MNH. Le condensateur Cb se charge ainsi à une tension Vdd-Vt, où Vt est la tension de seuil de la diode D. Lorsque la sortie V1 est tirée vers la ligne Vdd, le potentiel sur la borne haute du condensateur Cb remonte avec le potentiel de la borne V1, d'où il résulte que la diode D se polarise en inverse et le condensateur Cb conserve sa charge. Ainsi, le circuit 10 peut commander le transistor MNH avec une tension Vgs = Vdd-Vt, quel que soit le potentiel V1 sur la source du transistor. Cette structure de « bootstrap », pourtant simple et efficace, n'est pas utilisable dans des applications basse tension, car le seuil Vt de la diode D, de l'ordre de 0,6 V, est trop élevé par rapport à la tension d'alimentation Vdd, par exemple 1,2 V, utilisée dans ces applications. Il en résulte que la tension atteinte aux bornes du condensateur Cb est insuffisante pour commander le transistor de commutation. Les convertisseurs analogiques-numériques, généralement intégrés avec les circuits numériques qu'ils alimentent, sont réalisés dans les technologies les plus denses. Dans ces technologies, les transistors sont particulièrement sensibles aux phénomènes de fatigue, ou « stress », liés à des dépassements de la tension de fonctionnement nominale. Ces phénomènes tendent à détériorer l'oxyde de grille des transistors, le rendant peu à peu conducteur. On prévoit alors deux types de transistor réalisables sur un même circuit intégré : les transistors à simple épaisseur d'oxyde de grille, dits G01, et les transistors à double épaisseur d'oxyde de grille, dits G02. Pour les noeuds technologiques de 90, 65 et 40 nm, les tensions nominales des transistors GO1 et GO2 sont de l'ordre de 1,2 V et 2,5 V, respectivement. Les transistors GO1 ont les meilleures caractéristiques, notamment de résistance à l'état passant (Ron) et de fréquence de coupure. Ainsi, les transistors GO2 ne sont utilisés qu'en dernier recours. La figure 2 illustre un principe classique permettant d'utiliser la technique du « bootstrap » dans des applications basse tension. Les bornes du condensateur Cb sont reliées par des interrupteurs respectifs S1 et S2 aux lignes d'alimentation Vdd et Vss. Des interrupteurs S3 et S4 relient les bornes du condensateur Cb respectivement à la grille et à la source du transistor de commutation MN1, de type MOS à canal N. La 30 source du transistor MN1 forme la borne d'entrée V1 du signal analogique à commuter, et le drain la borne de sortie V2 du commutateur. Un interrupteur S5 relie la grille du transistor MN1 à la ligne Vss. Le substrat du transistor MN1 est relié à la ligne Vss, le potentiel le plus bas disponible, de sorte à réduire au maximum la tension de seuil Vt du transistor. Pour commander l'ouverture du transistor MN1, les interrupteurs S1, S2 et S5 sont fermés et les interrupteurs S3 et S4 ouverts. Le condensateur Cb est chargé à la tension Vdd, pourvu que les interrupteurs Si et S2 présentent une faible chute de tension. La grille du transistor MN1 est reliée à la ligne Vss, normalement à un potentiel inférieur à celui, V1, de la source du transistor. Cette inversion de la tension Vgs du transistor MN1 est souhaitable pour minimiser le courant de fuite et assurer que la tension Vgs reste suffisamment basse pour les valeurs minimales du signal d'entrée appliqué sur la borne Vl. Pour commander la fermeture du transistor MN1, les interrupteurs S1, S2 et S5 sont 10 ouverts et les interrupteurs S3 et S4 fermés, comme cela est représenté. Le condensateur Cb se trouve connecté entre la grille et la source du transistor MN1 et applique une tension Vgs = Vdd. Afin de disposer d'une dynamique suffisante pour une conversion analogique-numérique, le signal analogique à commuter V1 présente une excursion crête à crête de 15 l'ordre de 1 V, et son mode commun se situe à environ 1,2 V. Il en résulte que la tension V1 peut, en tenant compte de marges de tolérance usuelles, atteindre 1,8 V, donc dépasser la tension d'alimentation nominale des transistors G01. La structure de la figure 2 est de ce fait construite avec des transistors GO2 et alimentée sous Vdd = 2,5 V. 20 La figure 3 représente un schéma détaillé de circuit de commutation mettant en oeuvre le principe de la figure 2, tel que proposé par l'article [« A 1.5V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter », Andrew M. Abo and Paul R. Gray, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 34, NO. 5, MAY 1999]. On a identifié dans ce circuit les éléments de la figure 2. 25 Ce circuit ne sera pas décrit en détail, mais on pourra relever la complexité de celui-ci. Cette complexité est principalement due au fait que la tension maximale atteinte dans le circuit, par la borne supérieure du condensateur Cb, est de l'ordre de 4,3 V (1,8 V pour la tension V1 plus 2,5 V pour la tension aux bornes du condensateur Cb). Cette tension dépassant la tension nominale des transistors GO2, on prend diverses précautions pour 30 « protéger » les transistors à risque. Par exemple, l'interrupteur S5 est formé d'un montage cascode de deux transistors. La grille du transistor MOS à canal P formant l'interrupteur S3 ne peut pas être reliée à la ligne Vss pour rendre ce transistor passant on a prévu pour cela un circuit à trois transistors permettant de relier cette grille à la borne basse du condensateur Cb. Par ailleurs, l'interrupteur Si est formé d'un transistor MOS à canal N nécessitant un potentiel de grille supérieur au potentiel Vdd pour que la borne haute du condensateur Cb puisse être portée à Vdd. On prévoit pour cela une pompe de charge représentée à gauche du transistor S1. La raison du choix d'un transistor à canal N pour l'interrupteur S1 est qu'un transistor à canal P présenterait, au niveau de sa jonction substrat-drain, une diode polarisée en direct entre la borne supérieure du condensateur Cb et la ligne Vdd, limitant le potentiel de cette borne à Vdd + Vt. Le transistor de commutation MN1 étant à double épaisseur d'oxyde de grille, ses caractéristiques en termes de résistance à l'état passant ne sont pas optimales. Résumé de l'invention On souhaite donc disposer d'un commutateur analogique basse tension de structure simple et dont les caractéristiques soient optimales. On tend à satisfaire ce besoin en prévoyant un commutateur pour un signal analogique comprenant un transistor MOS principal dont la source forme une borne d'entrée du commutateur et le drain une borne de sortie du commutateur ; un condensateur ayant une première borne reliée en permanence à la source du transistor principal ; un circuit de charge du condensateur ; et un premier transistor auxiliaire connecté pour relier la deuxième borne du condensateur à la grille du transistor principal en réponse à un signal de commande. Le circuit de charge comprend une résistance reliant en permanence la deuxième borne du condensateur à une ligne d'alimentation, le condensateur et la résistance formant un filtre passe-haut ayant une fréquence de coupure inférieure à la fréquence du signal analogique. Selon un mode de réalisation, le transistor principal est à simple épaisseur d'oxyde de grille ; le premier transistor auxiliaire est à double épaisseur d'oxyde de grille ; la ligne d'alimentation reçoit une tension de valeur nominale compatible avec des transistors à double épaisseur d'oxyde de grille ; et la tension de mode commun du signal analogique est voisine d'une valeur nominale compatible avec des transistors à simple épaisseur d'oxyde de grille. Selon un mode de réalisation, le commutateur comprend un deuxième transistor 30 auxiliaire à double épaisseur d'oxyde de grille connecté pour relier la grille du transistor principal à une ligne de référence de l'alimentation en opposition de phase avec le signal de commande. Selon un mode de réalisation, les deux transistors auxiliaires sont des transistors MOS complémentaires formant à eux seuls un inverseur alimenté entre la ligne de référence d'alimentation et la deuxième borne du condensateur. Selon un mode de réalisation, le condensateur est formé d'un transistor MOS de même 5 nature que le transistor principal, les substrats du transistor principal et du transistor formant le condensateur étant reliés à une même ligne de référence de l'alimentation. Selon un mode de réalisation, la résistance est formée d'un régulateur série connecté pour réguler la tension sur la deuxième borne du condensateur à partir de la ligne d'alimentation, le régulateur ayant une réponse limitée en fréquence, de sorte qu'il 10 impose une tension moyenne sur la deuxième borne du condensateur, et se comporte comme une résistance à la fréquence du signal analogique. Description sommaire des dessins Des modes de réalisation seront exposés dans la description suivante, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 15 - la figure 1, précédemment décrite, représente un circuit de commande d'étage de puissance utilisant la technique du « bootstrap » ; - la figure 2, précédemment décrite, illustre un principe d'application de la technique du « bootstrap » à un commutateur analogique basse tension ; - la figure 3, précédemment décrite, représente un schéma détaillé de 20 commutateur classique mettant en oeuvre le principe de la figure 2 ; - la figure 4 représente schématiquement un mode de réalisation de commutateur analogique de structure simplifiée ; - la figure 5 représente un schéma équivalent de certains éléments du circuit de la figure 4 ; et 25 - la figure 6 représente un mode de réalisation amélioré du circuit de la figure 4. Description d'un mode de réalisation préféré de l'invention Afin d'améliorer les caractéristiques, notamment la résistance à l'état passant Ron, d'un commutateur analogique basse tension, on a cherché à utiliser un transistor principal à simple épaisseur d'oxyde de grille dans un circuit utilisant par ailleurs des transistors auxiliaires à double épaisseur d'oxyde de grille. Pour arriver à combiner ces éléments, on tire profit du fait que le signal analogique est normalement un signal alternatif et que son mode commun se situe environ à la moitié de la tension nominale admise par les transistors à double épaisseur d'oxyde. La figure 4 illustre un mode de réalisation de commutateur résultant de ces recherches. Certains des éléments de la figure 2 sont repris avec les mêmes références. La tension d'alimentation Vdd est la tension nominale des transistors à double épaisseur d'oxyde, tandis que le transistor de commutation principal MN1 est à simple épaisseur d'oxyde. On n'a plus besoin des interrupteurs Si, S2 et S4. La borne basse du condensateur Cb 10 est reliée en permanence, c'est-à-dire sans interrupteur intermédiaire (S4), à la source du transistor MN1, qui forme la borne d'entrée V1 du signal analogique. La borne haute du condensateur Cb est reliée à la ligne Vdd par une résistance R qui remplace l'interrupteur S 1. On forme ainsi un filtre passe-haut entre la borne V1 et la borne haute, Vc, du condensateur Cb. La tension Vc suit les évolutions rapides de la tension 15 d'entrée V1, tandis que la tension Vcb aux bornes du condensateur Cb s'établit à Vdd - Vcm, où Vcm est la valeur de mode commun de la tension d'entrée V1, c'est-à-dire la composante continue de la tension Vl. Pour que la tension Vc suive les variations de la tension V1 sans atténuation notable, la fréquence de coupure du filtre est de préférence inférieure à la fréquence minimale du signal V 1. 20 Pour un noeud technologique de 65 nm, on aura par exemple Vcm = 1,25 V. La tension Vdd étant de 2,5 V, la tension Vcb aux bornes du condensateur Cb s'établit également à 1,25 V, ce qui reste compatible avec les transistors à simple épaisseur d'oxyde. L'interrupteur S3 est formé d'un transistor MOS à canal P, comme dans le circuit de la figure 3, à double épaisseur d'oxyde. L'interrupteur S5 est formé d'un seul transistor 25 MOS à canal N, à double épaisseur d'oxyde. Les grilles des transistors S3 et S5 sont commandées par un même signal de commutation, ou d'échantillonnage CK, qui varie entre Vss (ou 0) et Vdd. Les transistors S3 et S5 forment ainsi un inverseur alimenté entre Vc et Vss, dont l'entrée reçoit le signal CK, et dont la sortie commande la grille du transistor MN1. 30 Lorsque le signal CK est à 0, le transistor S5 est bloqué et le transistor S3 est passant. Le transistor S3 connecte le condensateur Cb entre la grille et la source du transistor MN1. Le transistor MN1 voit une tension grille-source Vgs de l'ordre de 1,25 V, correspondant à la valeur maximale compatible avec le type à simple épaisseur d'oxyde. Le transistor MN1 devient passant avec la résistance minimale atteignable dans la technologie. Par ailleurs, la tension source-grille du transistor S3 atteint une valeur maximale de + Vet, = 1,8 + 1,25 = 3,05 V, et ceci seulement lors des pics maximaux 5 du signal V1. C'est une valeur supérieure à la valeur nominale de 2,5 V, mais qui reste dans les marges acceptables, notamment du fait que le transistor S3 est à canal P et tolère des dépassements plus importants que les transistors à canal N. Des valeurs jusqu'à 3,1 V sont acceptables pour les transistors à canal P. Dans la configuration de la figure 3, on aurait atteint une tension source-grille de 4,3 V, qui n'aurait plus été 10 acceptable. Le transistor à canal N S5, bloqué, voit une tension drain-source maximale de 3,05 V, mais le phénomène de fatigue est très limité dans ces conditions, car la fatigue infligée entre le drain et la source dépend essentiellement des « porteurs chauds » dans le canal, qui sont ici absents du fait que le transistor est bloqué. Le risque de claquage de l'oxyde 15 est faible puisque, le canal n'étant pas formé, la fatigue au claquage n'a lieu que sur une partie latérale de l'oxyde. Lorsque le signal CK passe à Vdd, le transistor S5 devient passant et le transistor S3 se bloque. Le transistor S5 relie la grille du transistor MN1 à 0 (Vss), provoquant son blocage. Le transistor S3 déconnecte le condensateur Cb de la grille du transistor MN1. 20 On remarque que la tension de source, Vc, du transistor S3 continue à varier en suivant la variation de la tension V1, alors que la grille est fixée à Vdd par la commande CK. Ainsi, la tension source-grille du transistor S3, égale à Vc - Vdd, peut atteindre 3,05 2,5 = 0,55 V. Cette valeur reste inférieure au seuil de conduction du transistor S3, de sorte que le transistor S3 n'est pas rendu conducteur intempestivement lors des pics 25 maximaux du signal V1. Même s'il était rendu conducteur, sa conduction serait faible et largement compensée par le transistor S5. La figure 5 est un schéma équivalent de certains des éléments de la figure 4, destiné à illustrer un effet parasite que l'on peut rencontrer dans le mode de réalisation de la figure 4. On a remplacé la source et la grille du transistor MN1 par la capacité grille- 30 source Cgs de ce transistor. Les interrupteurs S3 et S5 sont représentés de manière schématique. L'une des bornes de la capacité Cds est reliée à la borne V1, et l'autre borne est commutée alternativement par les interrupteurs S3 et S5 entre la borne haute du condensateur Cb et la ligne Vss, à la fréquence du signal d'échantillonnage CK. Cette configuration correspond à une résistance à capacité commutée reliée en parallèle sur le condensateur Cb. Cette résistance parasite, de valeur moyenne d'autant plus faible que la capacité Cgs et la fréquence d'échantillonnage sont grands, forme un pont diviseur avec la résistance R. Cela diminue la tension de charge du condensateur Cb, et augmente par conséquent la résistance à l'état passant du transistor MN1 aux fréquences de commutation plus élevées. La figure 6 représente schématiquement une solution permettant d'éviter cet effet parasite. La résistance R est formée par un transistor MOS à canal P connecté dans une configuration de régulateur série. La source du transistor est reliée à la ligne Vdd, le drain au condensateur Cb, et la grille est commandée par un amplificateur différentiel 60. L'une des entrées de l'amplificateur 60 est reliée en contre-réaction au drain du transistor R, et l'autre entrée reçoit une tension de référence v0 fixe par rapport à la ligne Vdd. Cette configuration permet de réguler la tension moyenne aux bornes du transistor R à la valeur v0. La valeur v0 est choisie relativement faible, puisqu'elle est retranchée à la tension de charge utile du condensateur Cb, par exemple de l'ordre de 50 mV. Par ailleurs, la réponse en fréquence d'un tel régulateur est déterminée par la charge capacitive Co présente à la sortie de l'amplificateur 60, car on utilisera de préférence un amplificateur sous la forme d'un seul étage différentiel dont la sortie est fournie en courant. La valeur de la capacité Co, incluant la capacité de grille du transistor R, et choisie pour que la fréquence de coupure du régulateur soit inférieure à la fréquence du signal à commuter Vl. Ainsi, le régulateur est capable d'imposer une valeur moyenne de la tension Vc, égale à Vdd - vO, face à une variation du mode commun de la tension d'entrée VI ou à la présence de la résistance parasite, évoquée plus haut, générée par la commutation de la capacité de grille du transistor MN1. Par contre, le régulateur ne peut pas suivre les variations rapides du signal V1, transmises sur la tension Vc. Pour ces variations rapides, la tension de grille du transistor R reste constante et le transistor se comporte comme une résistance. Le substrat du transistor R, MOS à canal P, est relié à la ligne Vdd, de sorte que la tension de seuil du transistor soit minimale. Le transistor R présente ainsi une diode parasite entre le noeud Vc et la ligne Vdd, dont la cathode est du côté de la ligne Vdd. L'existence de cette diode est la raison pour laquelle on a dû choisir un transistor à canal N pour le transistor Si dans le circuit de la figure 3. Mais compte tenu des niveaux de tension utilisés ici, cette diode parasite n'est pas gênante. En effet, la tension Vc pouvant atteindre Vcmax = Vlmax + Vcb = 3 V, la tension de polarisation directe de la diode parasite atteint au plus Vcmax - Vdd = 0,5 V, qui est une valeur insuffisante pour mettre la diode en conduction. En cas de nécessité, la tension de polarisation directe peut être réduite en augmentant la référence v0 du régulateur série. A la figure 6 on a également représente une structure préférentielle du condensateur Cb. Comme on l'a précédemment indiqué, le substrat du transistor principal MN1 est relié au potentiel fixe Vss, plus bas que la valeur minimale du potentiel de source, V1, du transistor. Cela garantit une tension de seuil minimale du transistor, et donc une résistance à l'état passant Ron minimale. Par contre, la tension substrat-source Vbs du transistor varie avec la tension V1, provoquant une modulation de la tension seuil et de la résistance Ron. Pour compenser ce phénomène, qui provoque une distorsion du signal échantillonné sur un condensateur (non représenté) relié à la borne de sortie V2, le condensateur Cb est formé à partir d'un transistor MOS de même nature que le transistor MN1, MOS à canal N, et connecté de la même manière. Le substrat du transistor Cb est ainsi relié à la ligne Vss. La source et le drain du transistor Cb, reliés ensemble, forment l'armature basse du condensateur. L'armature haute du condensateur est formée par la grille du transistor. Avec cette configuration, la variation du signal V1 provoque, comme pour le transistor MN1, une modulation de la tension de seuil du transistor Cb, ce qui se traduit par une modulation de la valeur de la capacité. Comme la charge stockée reste constante, la variation de la capacité provoque une variation de la tension Vo) aux bornes du condensateur, laquelle variation est transmise entre grille et source du transistor MN1. Il s'avère que cette modulation de la tension Vcb est produite dans le bon sens, c'est-à-dire que la tension Vo) augmente lorsque la tension de seuil augmente. Ainsi, lorsque la résistance Ron du transistor MN1 aurait tendance à diminuer parce-que la tension seuil augmente, la tension grille-source augmente en provoquant une diminution de la résistance Ron. On a décrit une structure de commutateur en association avec une combinaison optimale de niveaux de tension et d'épaisseurs d'oxyde de grille, permettant d'atteindre une structure particulièrement simple et performante fonctionnant sous des contraintes sévères liées aux tensions d'alimentation. Cette structure est a fortiori utilisable dans des applications où les contraintes liées aux tensions d'alimentation sont relâchées. De nombreuses variantes et modifications des modes de réalisation décrits ici apparaîtront à l'homme du métier. Le transistor de commutation principal a été décrit comme un transistor MOS à canal N. On peut envisager que ce transistor soit à canal P, les autres éléments du circuit étant alors remplacés par leurs éléments complémentaires. On peut également envisager d'utiliser deux transistors de commutation complémentaires connectés en parallèle pour traiter un signal analogique de plus grande excursion. REVENDICATIONS1. Commutateur pour un signal analogique comprenant : - un transistor MOS principal (MN1) dont la source forme une borne d'entrée (V1) du commutateur et le drain une borne de sortie (V2) du commutateur ; - un condensateur (Cb) ayant une première borne reliée en permanence à la source du transistor principal ; - un circuit (R) de charge du condensateur ; et - un premier transistor auxiliaire (S3) connecté pour relier la deuxième borne du condensateur à la grille du transistor principal en réponse à un signal de commande (CK) ; caractérisé en ce que le circuit de charge comprend une résistance (R) reliant en permanence la deuxième borne du condensateur (Cb) à une ligne d'alimentation (Vdd), le condensateur et la résistance formant un filtre passe-haut ayant une fréquence de coupure inférieure à la fréquence du signal analogique. 2. Commutateur selon la revendication 1, dans lequel : - le transistor principal (MN1) est à simple épaisseur d'oxyde de grille ; - le premier transistor auxiliaire (S3) est à double épaisseur d'oxyde de grille ; - la ligne d'alimentation (Vdd) reçoit une tension de valeur nominale compatible avec des transistors à double épaisseur d'oxyde de grille ; et - la tension de mode commun du signal analogique (V1) est voisine d'une valeur nominale compatible avec des transistors à simple épaisseur d'oxyde de grille. 3. Commutateur selon la revendication 2, comprenant un deuxième transistor auxiliaire (S5) à double épaisseur d'oxyde de grille connecté pour relier la grille du transistor principal à une ligne de référence de l'alimentation (Vss) en opposition de phase avec le signal de commande (CK). 4. Commutateur selon la revendication 3, dans lequel les deux transistors auxiliaires (S3, S5) sont des transistors MOS complémentaires formant à eux seuls uninverseur alimenté entre la ligne de référence d'alimentation (Vss) et la deuxième borne du condensateur. 5. Commutateur selon la revendication 1, dans lequel le condensateur (Cb) est formé d'un transistor MOS de même nature que le transistor principal, les substrats du transistor principal et du transistor formant le condensateur étant reliés à une même ligne de référence de l'alimentation (Vss). 6. Commutateur selon la revendication 1, dans lequel la résistance (R) est formée d'un régulateur série connecté pour réguler la tension sur la deuxième borne du condensateur (Cb) à partir de la ligne d'alimentation, le régulateur ayant une réponse limitée en fréquence, de sorte qu'il impose une tension moyenne sur la deuxième borne du condensateur, et se comporte comme une résistance à la fréquence du signal analogique.