FR 2990295 A1 20131108 FR 1254145 A 20120504 B11682 - 12-GR4-0112FRO1 - DD13640VR 1 PROCÉDÉ DE FORMATION DE CONTACTS DE GRILLE, DE SOURCE ET DE DRAIN SUR UN TRANSISTOR MOS Domaine de l'invention La présente invention concerne un procédé de formation de contacts de grille, de source et de drain sur des transistors 5 MOS de dimensions nanométriques. Exposé de l'art antérieur Les figures 1 et 2 sont des vues en coupe illustrant de façon schématique des étapes successives d'un procédé habituellement utilisé pour former des contacts de grille, de 10 source et de drain sur des transistors MOS. La figure 1 est une vue en coupe représentant de façon schématique une portion d'une plaquette semiconductrice sur laquelle des transistors MOS ont été formés. Dans la partie supérieure d'une plaquette semiconduc- 15 trice 1 s'étendent des régions d'isolement 3, par exemple des tranchées remplies d'un matériau isolant. Les régions d'isolement 3 délimitent des zones actives 5 de la plaquette 1 dans lesquelles sont formés des transistors MOS. En figure 1 dans une même zone active sont formés deux transistors MOS ayant en 20 commun une région de source/drain. Chaque transistor MOS comprend une grille conductrice 7 s'étendant sur la plaquette 1 B11682 - 12-GR4-0112FRO1 - DD13640VR 2 et isolée de celle-ci par un isolant de grille 9. Chaque grille 7 est entourée d'un espaceur 11 en un matériau isolant. Des régions de source et de drain 13 s'étendent dans la plaquette 1 de part et d'autre des grilles 7. Les régions de source et de 5 drain 13 et les grilles 7 sont recouvertes d'un siliciure métallique 15, 16. La référence 15 désigne le siliciure métallique, appelé siliciure de grille, recouvrant les grilles 7, et la référence 16 désigne le siliciure métallique recouvrant les régions de source et de drain 13. Un matériau isolant 17 a été 10 déposé sur la plaquette 1 de façon à recouvrir les grilles 7 revêtues du siliciure de grille 15. La figure 2 illustre la structure après la formation de contacts de source, de drain et de grille sur les transistors MOS. Le matériau isolant 17 a d'abord été aplani, par exemple 15 par un procédé de polissage mécano-chimique. Des ouvertures 19 ont ensuite été formées dans le matériau 17, à partir de la surface supérieure du matériau 17, jusqu'à atteindre le siliciure de grille 15 et le siliciure métallique 16 recouvrant les régions de source et de drain 13. Les ouvertures permettant 20 d'accéder au siliciure de grille 15 ne sont pas représentées en figure 2, car elles sont habituellement formées à l'aplomb de portions des grilles recouvertes de siliciure métallique situées sur les régions d'isolement 3, en dehors de la zone active 5. Pour former les ouvertures 19, un masque a été utilisé pendant 25 une étape préalable de photolithographie pour protéger les zones de la couche 17 qu'on ne veut pas graver. Les ouvertures 19 ont ensuite été remplies d'un matériau conducteur 21. Les ouvertures 19 remplies du matériau conducteur 21 constituent les contacts 23 de source, de drain et de grille des transistors MOS, les 30 contacts de grille n'étant pas représentés dans le plan de coupe de la figure 2. Par ailleurs, les dimensions des transistors MOS sont continuellement réduites et notamment leur longueur de grille Lg et l'espacement dg entre les grilles de deux transistors MOS 35 adjacents. B11682 - 12-GR4-0112FRO1 - DD13640VR 3 Pour des dimensions Lg et dg particulièrement faibles, par exemple respectivement de l'ordre de 14 nia et de l'ordre de 64 nia, il est difficile d'aligner convenablement le masque définissant les ouvertures 19 par rapport aux régions de source et de drain et par rapport à la grille. Un défaut d'alignement des contacts risque d'engendrer des courts-circuits entre les régions de source et de drain et les grilles des transistors MOS. Il existe donc un besoin d'un procédé de formation de contacts de grille, de source et de drain sur des transistors MOS permettant d'éviter des courts-circuits entre les régions de source et de drain et les grilles de transistors MOS de longueur de grille inférieure à 20 nia. Résumé Ainsi, un mode de réalisation de la présente invention prévoit un procédé de formation de contacts de grille, de source et de drain sur un transistor MOS présentant une grille isolée comprenant du silicium polycristallin recouvert d'un siliciure métallique de grille, cette grille étant entourée d'au moins un espaceur en un premier matériau isolant, le procédé comprenant les étapes consistant à a) recouvrir la structure d'un deuxième matériau isolant et aplanir le deuxième matériau isolant jusqu'à atteindre le siliciure de grille ; b) procéder à une oxydation de la grille de sorte que le siliciure de grille s'enterre et se recouvre d'un oxyde de silicium ; c) éliminer sélectivement le deuxième matériau isolant ; et d) recouvrir la structure d'un premier matériau conducteur et aplanir le premier matériau conducteur jusqu'à un niveau inférieur au sommet dudit espaceur. Selon un mode de réalisation de la présente invention, le procédé comprend en outre, après l'étape d) d'aplanissement du premier matériau conducteur, les étapes consistant à e) recouvrir la structure d'une couche d'un troisième matériau isolant ; f) former des ouvertures dans le troisième matériau isolant jusqu'à atteindre ledit premier matériau conducteur ; et g) remplir les ouvertures d'un deuxième matériau conducteur. B11682 - 12-GR4-0112FRO1 - DD13640VR 4 Selon un mode de réalisation de la présente invention, à l'étape a), le deuxième matériau isolant recouvrant la structure est un oxyde de silicium, et à l'étape c), l'oxyde de silicium formé à l'étape b) est également éliminé. Selon un mode de réalisation de la présente invention, à l'étape e), le troisième matériau isolant recouvrant la structure est de même nature que le deuxième matériau isolant. Selon un mode de réalisation de la présente invention, à l'étape g), le deuxième matériau conducteur de remplissage desdites ouvertures est de même nature que le premier matériau conducteur. Selon un mode de réalisation de la présente invention, le siliciure de grille est un siliciure à base d'au moins un métal choisi dans le groupe comprenant le nickel, le cobalt, le palladium, le chrome et le platine. Selon un mode de réalisation de la présente invention, ledit au moins un espaceur est en nitrure de silicium. Selon un mode de réalisation de la présente invention, les premier et deuxième matériaux conducteurs sont choisis dans 20 le groupe comprenant le tungstène, le cuivre, le nitrure de titane et le nitrure de tantale. Selon un mode de réalisation de la présente invention, la grille est formée par dépôt d'un empilement de couches conductrices comprenant une couche de nitrure de titane revêtue 25 d'une couche de silicium polycristallin et d'un siliciure métallique. Selon un mode de réalisation de la présente invention, à l'étape b) d'oxydation de la grille, la structure est portée à une température inférieure à 700°C, de préférence inférieure à 30 600°C. Selon un mode de réalisation de la présente invention, la structure est formée sur une couche d'un premier matériau semiconducteur reposant sur une couche isolante reposant elle-même sur un substrat d'un second matériau semiconducteur. B11682 - 12-GR4-0112FRO1 - DD13640VR Selon un mode de réalisation de la présente invention, le procédé comprend en outre, après la formation de la grille et avant la formation du siliciure de grille, une étape de reprise d'épitaxie des régions de source et de drain. 5 Selon un mode de réalisation de la présente invention, pour les transistors MOS à canal P, formés dans une couche d'un premier matériau semiconducteur en silicium, une couche épitaxiée de silicium-germanium est formée sur les régions de source et de drain. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures 1 et 2, décrites précédemment, sont des vues en coupe illustrant de façon schématique des étapes successives d'un procédé habituellement utilisé pour former des contacts de source, de drain et de grille sur des transistors MOS ; les figures 3A-4A et 3B-4B sont respectivement des vues en coupe et de dessus illustrant de façon schématique des étapes successives d'un procédé envisageable de formation de contacts auto-alignés de source, de drain et de grille sur des transistors MOS ; les figures 5A à 9A et 5B à 9B sont respectivement des vues en coupe et de dessus illustrant de façon schématique des étapes successives d'un mode de réalisation d'un procédé de formation de contacts auto-alignés de source, de drain et de grille sur des transistors MOS ; et les figures 10A à 20A et 10B à 20B sont respectivement des vues en coupe et de dessus illustrant de façon schématique des étapes successives d'un exemple particulier de procédé de formation de contacts auto-alignés de source, de drain et de grille sur des transistors MOS. B11682 - 12-GR4-0112FRO1 - DD13640VR 6 Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Les figures 3A-4A et 3B-4B sont respectivement des vues en coupe et de dessus illustrant de façon schématique des étapes successives d'un procédé envisageable de formation de 10 contacts de source, de drain et de grille sur des transistors MOS, sans utilisation de masque définissant les contacts (contacts auto-alignés). La figure aA est une vue en coupe représentant de façon schématique une structure du type de celle illustrée en 15 figure 1. La figure 3B est une vue de dessus correspondant à la figure aA. Dans ces figures, on retrouve les éléments constitutifs de deux transistors MOS adjacents déjà décrits en relation avec la figure 1 et désignés par les mêmes références. La couche isolante 17 de la figure 1 a été planarisée et réduite en 20 épaisseur jusqu'au niveau des siliciures de grille 15, puis maintenue seulement en dehors de la zone active 5 pour former un cadre 27. Les figures 4A et 4B illustrent la structure après le dépôt d'un matériau conducteur 33, par exemple un matériau 25 métallique, puis l'aplanissement du matériau conducteur 33, par exemple par un procédé de polissage mécano-chimique couramment désigné dans la technique par l'acronyme d'origine anglo-saxonne CMP ("Chemical Mechanical Polishing"). Le matériau conducteur 33 est aplani jusqu'à un niveau inférieur au sommet des espaceurs 30 11 pour que les portions du matériau conducteur 33 recouvrant le siliciure métallique 16 situé sur les régions de source et de drain soient isolées électriquement du siliciure de grille 15. En outre, l'arrêt du polissage du matériau conducteur 33 est en fait extrêmement difficile à contrôler de façon satis35 faisante. B11682 - 12-GR4-0112FRO1 - DD13640VR 7 Si on s'arrête trop têt, lorsque l'on vient d'atteindre le siliciure de grille, l'isolement latéral entre le matériau conducteur 33 et le siliciure de grille 15 sera insuffisant et le dispositif risque d'être défectueux. De plus, il est difficile de détecter une fin d'attaque du matériau conduc- teur 33 lorsque l'on arrive sur le siliciure métallique de grille 15. Si on s'arrête trop tard, l'épaisseur du siliciure métallique 15 restant sur la grille ne sera pas suffisante pour permettre de prendre ensuite un contact satisfaisant sur ce siliciure. Ce dernier problème résulte de la faible épaisseur initiale du siliciure de grille 15 (par exemple de l'ordre de 20 nia) et est aggravé par le fait que les contacts de grille sont pris sur des portions 29 de la grille, situées au-dessus des régions d'isolement 3 (figures 3B et 4B), qui sont légèrement surélevées. On a donc recherché un procédé de formation de contacts auto-alignés de grille, de source et de drain sur des transistors MOS de longueur de grille très faible, typiquement inférieure à 20 rua. Les figures 5A à 9A et 5B à 9B sont respectivement des vues en coupe et de dessus illustrant de façon schématique des étapes successives d'un tel procédé. La figure SA est une vue en coupe représentant de façon schématique une structure du type de celle illustrée en figure 1. La figure 5B est une vue de dessus correspondant à la figure 5A. Dans ces figures, on retrouve les éléments constitutifs de deux transistors MOS adjacents déjà décrits en relation avec la figure 1 et désignés par les mêmes références. Les grilles conductrices 7 sont par exemple en sili- cium polycristallin dopé. Les espaceurs 11 sont par exemple en nitrure de silicium ou en oxynitrure de silicium. Le siliciure métallique 15, 16 est par exemple un siliciure de nickel, par exemple du NiSi ou du NiSi2, ou un siliciure de cobalt (CoSi2), de palladium (PdSi), de chrome (CrSi2) ou de platine (PtSi), ou B11682 - 12-GR4-0112FRO1 - DD13640VR 8 une combinaison de ces siliciures telle que NiPtSi. On appelle el l'épaisseur du siliciure de grille 15. La structure a été recouverte d'un matériau isolant 47, par exemple de l'oxyde de silicium ou un matériau à faible 5 permittivité diélectrique, par exemple du Si0F, du SiOCH ou du SiOCH poreux. Le matériau isolant 47 a été aplani jusqu'à atteindre le siliciure de grille 15. Pour cela, le matériau isolant 47 a d'abord été aplani, par exemple par CMP, de sorte qu'il reste 10 une épaisseur faible de matériau isolant 47 sur le siliciure de grille 15 au niveau de la zone active 5. La gravure a ensuite été poursuivie par tout procédé, typiquement une gravure par plasma sélective, permettant d'obtenir une indication de fin d'attaque quand la surface supérieure du siliciure de grille 15 15 a été atteinte. Comme l'illustrent les figures 6A. et 6B, on procède ensuite à une oxydation thermique des grilles 7 recouvertes du siliciure de grille 15. On procède de sorte que le siliciure de grille 15, qui se trouve initialement en surface au-dessus des 20 grilles 7, "s'enterre" dans la grille 7 sous un oxyde de sili- cium 49, tout en conservant une épaisseur el sensiblement constante du siliciure de grille 15. Le siliciure de grille 15 se retrouve à un niveau inférieur à celui du sommet des espaceurs 11 et l'oxyde de silicium 49 s'étend de la surface 25 supérieure du siliciure de grille 15 jusqu'au niveau du sommet des espaceurs 11. La profondeur p à laquelle le siliciure de grille 15 est enterré dans les grilles 7 correspond à l'épaisseur de l'oxyde de silicium 49 qui s'est formé au-dessus de ce siliciure de grille. 30 Un exemple détaillé de mise en oeuvre d'un tel procédé d'oxydation thermique, permettant d'enterrer un siliciure métallique dans du silicium, sous une couche d'oxyde de silicium, est décrit dans R.D. Frampton et al., "A study of the oxidation of selected metal silicides", Journal of Applied Physics 62 (7), 35 1987. B11682 - 12-GR4-0112FRO1 - DD13640VR 9 Dans le cas de régions de source et de drain surélevées, la profondeur p à laquelle le siliciure de grille 15 est enterré sera de préférence choisie de sorte que la surface inférieure du siliciure de grille 15 soit à un niveau supérieur à celui de la surface supérieure des siliciures métalliques 16 de source et de drain. A titre d'exemple de procédé d'oxydation thermique, pour des grilles 7 en silicium polycristallin et un siliciure de grille 15 en NiSi2, l'oxydation des grilles 7 est par exemple réalisée sous oxygène, par exemple à une température inférieure à 700°C, de préférence à une température inférieure à 600°C de façon à ne pas dégrader le siliciure métallique 16 recouvrant les régions de source et de drain 13. Pour une durée d'oxydation par exemple comprise entre 70 et 80 min, par exemple de l'ordre de 75 min, il se forme une couche d'oxyde de silicium 49 d'une épaisseur par exemple comprise entre 10 et 20 nia, par exemple de l'ordre de 15 nia, sur le siliciure de grille 15. Les figures 7A et 7B illustrent la structure après l'élimination du matériau isolant 47 situé sur le siliciure métallique 16 recouvrant les régions de source et de drain 13, au niveau de la zone active 5. Un masque de dimensions non critiques est utilisé pour protéger les portions 51 du matériau isolant 47 qu'on ne veut pas graver, notamment les portions situées au-dessus des régions d'isolement 3. Le matériau isolant 47 est éliminé par un procédé de gravure anisotrope. Le procédé de gravure est choisi de sorte que le matériau isolant 47 soit gravé sélectivement par rapport au matériau isolant des espaceurs 11. Le matériau isolant 47 recouvrant la structure à l'étape illustrée en figures SA et 5B pourra être de l'oxyde de silicium de sorte que l'oxyde de silicium 49 qui a été formé au-dessus du siliciure de grille 15 pendant l'oxydation thermique des grilles soit également éliminé lors de la gravure du matériau isolant 47. Dans ce cas, comme cela est représenté en figures 7A et 7B, après élimination partielle du matériau B11682 - 12-GR4-0112FRO1 - DD13640VR 10 isolant 47, le siliciure de grille 15 se retrouve en surface, à un niveau inférieur à celui du sommet des espaceurs 11. Les figures 8A et 8B illustrent la structure après le dépôt d'un matériau conducteur 53 sur la structure et aplanissement de celui-ci, par exemple par CMP et par gravure plasma. Le matériau conducteur 53 est par exemple un matériau métallique, par exemple du tungstène, ou un empilement de matériaux conducteurs, par exemple de nitrure de titane et de tungstène, ou de nitrure de tantale et de cuivre, ou de nitrure de titane et de cuivre. Le matériau conducteur 53 est aplani jusqu'à un niveau inférieur au sommet des espaceurs 11 de sorte que les portions du matériau conducteur 53 recouvrant le siliciure métallique 16 situé sur les régions de source et de drain 13 soient isolées électriquement du siliciure de grille 15 éventuellement recouvert de matériau conducteur 53. Grâce à l'étape d'oxydation des grilles illustrée en figures 6A et 6B qui a permis d'enterrer le siliciure de grille 15 à un niveau inférieur à celui du sommet des espaceurs 11, l'aplanissement du matériau conducteur 53 peut être réalisé tout en conservant une épaisseur suffisante du siliciure de grille 15 au-dessus des grilles 7, surtout au niveau des portions 29 des grilles situées sur les régions d'isolement 3 légèrement surélevées. Des contacts de grille pourront alors être réalisés de façon satisfaisante sur ces portions 29 des grilles recouvertes d'une épaisseur suffisante de siliciure métallique 15. A l'issue de l'étape illustrée en figures 8A et 8B, on obtient des pré-contacts auto-alignés 56 de source et drain constitués du matériau conducteur 53. Comme cela est représenté en figures u. et 8B, la profondeur p à laquelle le siliciure de grille 15 est enterré à l'étape d'oxydation thermique des grilles illustrée en figures 6A et 6B pourra être choisie de sorte que du matériau conducteur 53 soit conservé sur le siliciure de grille 15 au niveau de la zone active 5, et qu'il demeure une distance e2 B11682 - 12-GR4-0112FRO1 - DD13640VR 11 suffisante entre ce matériau conducteur et les pré-contacts 56 de source et de drain. Un avantage d'un tel procédé réside dans le fait que la profondeur p à laquelle le siliciure de grille 15 est enterré à l'étape d'oxydation des grilles peut être ajustée de façon à minimiser les capacités parasites de couplage entre les grilles et les pré-contacts 56 de source et de drain. Les figures 9A. et 9B illustrent la structure après la formation des contacts de grille et des contacts de source et de 10 drain proprement dits sur les transistors MOS. Une couche d'un matériau isolant 57, par exemple de même nature que le matériau isolant 47, a été déposée sur la structure. Des ouvertures 59 ont été formées à partir de la surface supérieure du matériau isolant 57 jusqu'à atteindre le 15 matériau conducteur 53 des pré-contacts 56 de source et de drain et jusqu'à atteindre le siliciure métallique de grille 15 recouvrant les portions 29 des grilles. Pour cela, un masque a été utilisé pour protéger les portions de la couche isolante 57 qu'on ne veut pas graver. Les ouvertures 59 ont été formées par 20 un procédé de gravure anisotrope gravant sélectivement le matériau isolant 57 par rapport au matériau conducteur 53 et par rapport au siliciure métallique 15. Les ouvertures 59 ont ensuite été remplies d'un matériau conducteur 61, par exemple de même nature que le matériau conducteur 53 des pré-contacts 56 de 25 source et de drain. Les ouvertures 59 remplies du matériau conducteur 61 constituent les contacts 63 de source et de drain proprement dits et les contacts de grille 65 des transistors MOS, les contacts 63 de source et de drain étant reliés aux pré-contacts de source et de drain 56 obtenus à l'étape illustrée en 30 figures 8A. et 8B. Plusieurs contacts 63 de source et de drain peuvent être formés sur chaque pré-contact de source et de drain 56, par exemple deux contacts sur chaque pré-contact 56 comme cela est représenté en figure 9B. De même, plusieurs contacts de grille 65 peuvent être formés sur les portions 29 revêtues de 35 siliciure métallique 15 de chaque grille, par exemple un contact B11682 - 12-GR4-0112FRO1 - DD13640VR 12 de grille 65 sur chaque portion 29 située de part et d'autre de la zone active 5. A l'issue de l'étape illustrée en figures 9A et 9B, on obtient des contacts de grille et des contacts de source et de drain sur les transistors MOS, les contacts de source et de drain étant constitués des contacts de source et de drain 63 proprement dits reliés aux pré-contacts auto-alignés de source et de drain 56. Un avantage d'un procédé de formation de contacts 10 auto-alignés de source, de drain et de grille du type de celui décrit en relation avec les figures SA à 9A et 5B à 9B réside dans le fait qu'il ne requiert pas l'utilisation de masque critique. L'alignement du masque utilisé pour former les contacts de grille 65 et les contacts 63 de source et de drain 15 proprement dits à l'étape illustrée en figures 9A et 9B n'est pas critique, car les ouvertures définies par ce masque ne débouchent pas directement sur les régions de source et de drain revêtues de siliciure métallique des transistors MOS, mais sur les pré-contacts de source et de drain 56 préalablement formés 20 de façon auto-alignée sur les régions de source et de drain. Ceci permet d'éviter des courts-circuits entre les régions de source et de drain et la grille de transistors MOS de très faibles dimensions. En outre, un autre avantage d'un tel procédé de 25 formation de contacts auto-alignés de source, de drain et de grille réside dans le fait que, même en cas de défaut d'alignement des contacts sur les pré-contacts de source et de drain, la présence des espaceurs permet de réduire le risque de courts-circuits entre les régions de source/drain et les grilles 30 des transistors MOS. Exemple Les figures laA à 20A et 10B à 20B sont respectivement des vues en coupe et de dessus illustrant de façon schématique des étapes successives d'un exemple particulier de mise en 35 oeuvre du procédé de formation de contacts auto-alignés de B11682 - 12-GR4-0112FRO1 - DD13640VR 13 source, de drain et de grille sur des transistors MOS décrit précédemment. La figure 10A est un vue en coupe représentant de façon schématique une portion d'une plaquette de type silicium- sur-isolant (SOI - "Silicon-On-Insulator") sur laquelle des grilles de transistors MOS ont été formées. La figure 10B est une vue de dessus correspondant à la figure 10A. Sur un substrat de silicium 71 repose une couche isolante 73 en oxyde de silicium, couramment désignée par l'acronyme d'origine anglo-saxonne BOX ("Buried OXide" - oxyde enterré). Sur la couche isolante 73 repose une couche de silicium monocristallin 75. L'épaisseur de la couche isolante 73 est inférieure ou égale à 25 nm et celle de la couche de silicium monocristallin 75 est inférieure ou égale à 5 nm. Des régions d'isolement 77 s'étendent dans la partie supérieure de la plaquette jusque dans le substrat 71. Les régions d'isolement 77 sont par exemple des tranchées de type STI ("Shallow Trench Isolation" - isolation par tranchées peu profondes) remplies d'oxyde de silicium. La profondeur des régions d'isolement 77 est comprise entre 100 et 500 nm, par exemple 250 nm. Les régions d'isolement 77 délimitent dans la couche de silicium monocristallin 75 une zone active 76 dans laquelle sont formés des transistors MOS à canal N et une zone active 78 dans laquelle sont formés des transistors MOS à canal P. Des grilles isolées 79 ont été formées sur la couche de silicium monocristallin 75. Pour former ces grilles isolées 79, une couche isolante en un matériau 81 à forte permittivité diélectrique a été déposée sur la structure, puis revêtue d'un empilement d'une couche d'un matériau métallique 83 et d'une couche de silicium polycristallin 85. La structure a ensuite été recouverte d'une couche d'un matériau isolant 87. Après une étape préalable de photolithographie, les couches des matériaux 81, 83, 85 et 87 ont été gravées pour former les grilles isolées 79. B11682 - 12-GR4-0112FRO1 - DD13640VR 14 La longueur de grille Lg est comprise entre 10 et 20 nia, par exemple 14 nia, et l'espacement dg entre deux grilles adjacentes est compris entre 60 et 70 nia, par exemple 64 nia. Le matériau isolant 81 à forte permittivité 5 diélectrique est de l'oxyde d'hafnium (Hf02) et son épaisseur est comprise entre 0,5 et 2 nia, par exemple 1 nia. Le matériau métallique 83 est du nitrure de titane (TiN) et son épaisseur est comprise entre 4 et 6 nia, par exemple 5 nia. L'épaisseur du silicium polycristallin 85 est comprise entre 45 et 65 nia, par 10 exemple 50 nia. Le matériau isolant 87 est du nitrure de silicium et son épaisseur est comprise entre 5 et 50 nia, par exemple 30 rua. Les figures 11A et 11B illustrent la structure après la formation d'un espaceur 89 en nitrure de silicium autour des 15 grilles isolées 79, et après la formation de régions de source et de drain 91, 93 dans la couche de silicium monocristallin 75. La référence 91 désigne les régions de source et de drain fortement dopées de type N des transistors MOS à canal N formés dans la zone active 76. La référence 93 désigne les régions de 20 source et de drain fortement dopées de type P des transistors MOS à canal P formés dans la zone active 78. Les figures 12A et 12B illustrent la structure après reprise d'épitaxie des régions de source et de drain 91, 93 pour former des régions de source et de drain surélevées 95, 97. La 25 référence 95 désigne les régions de source et de drain surélevées des transistors MOS à canal N et la référence 97 celles des transistors MOS à canal P. Une couche épitaxiée 96 en silicium, dopée in-situ et/ou par implantation ionique, a été formée sur les régions de source et de drain 91 des transistors 30 MOS à canal N, tandis qu'une couche épitaxiée 98 en silicium-germanium (SiGe), dopée in-situ et/ou par implantation ionique, a été formée sur les régions de source et de drain 93 des transistors MOS à canal P. Un masque a été utilisé pour protéger les zones actives 78 pendant la formation de la couche épitaxiée 35 96 en silicium sur les régions de source et de drain 91 des B11682 - 12-GR4-0112FRO1 - DD13640VR 15 transistors MOS à canal N et un autre masque a été utilisé pour protéger les zones actives 76 pendant la formation de la couche épitaxiée 98 en silicium-germanium sur les régions de source et de drain 93 des transistors MOS à canal P. L'épaisseur des couches épitaxiées 96, 98 est comprise entre 10 et 30 rua, par exemple 15 nia. Les figures 13A et 13B illustrent la structure après la formation d'un autre espaceur 99 en nitrure de silicium autour des grilles isolées 79 entourées de l'espaceur 89. Eventuellement, plus de deux espaceurs pourront être formés autour des grilles isolées 79. Les figures 14A et 14B illustrent la structure après l'élimination du matériau isolant 87 au-dessus des grilles 79. Le silicium polycristallin 85 des grilles 79 se retrouve alors en surface, à un niveau inférieur à celui du sommet des espaceurs 89 et 99. Dans le cas où le matériau isolant 87 est du nitrure de silicium, le matériau isolant 87 peut être éliminé par de l'acide orthophosphorique. Les figures 15A et 15B illustrent la structure après la formation d'un siliciure de nickel, par exemple du NiSi ou du NiSi2, sur les régions de source et de drain surélevées 95, 97 et sur le silicium polycristallin 85 des grilles 79. Pour cela, une couche de nickel a d'abord été déposée sur la structure. La structure a ensuite été chauffée et le nickel en excès a été éliminé par un procédé de gravure sélective par rapport au nitrure de silicium des espaceurs 89 et 99. On obtient alors un siliciure de nickel 101 sur les grilles 79, le siliciure de nickel 101 s'étendant du silicium polycristallin 85 jusqu'au niveau du sommet des espaceurs 89 et 99. Un siliciure de nickel 103 recouvre les régions de source et de drain surélevées 95 des transistors MOS à canal N. Un germano-siliciure de nickel 105 recouvre les régions de source et de drain surélevées 97 des transistors MOS à canal P. L'épaisseur du siliciure de nickel 101 est comprise entre 10 et 25 rua, par exemple 20 rua. B11682 - 12-GR4-0112FRO1 - DD13640VR 16 Les figures 16A et 16B illustrent la structure après le dépôt d'oxyde de silicium 107 sur la structure et l'aplanissement de l'oxyde de silicium 107 jusqu'à atteindre le siliciure de grille 101. Pour cela, l'oxyde de silicium 107 a par exemple d'abord été aplani par CMP de sorte qu'il reste une épaisseur faible d'oxyde de silicium 107 sur le siliciure de grille 101 au niveau des zones actives 76, 78. L'élimination de l'oxyde de silicium 107 a par exemple ensuite été poursuivie par un procédé de gravure par plasma sélectif par rapport au siliciure de nickel de grille 101. Les figures 17A et 17B illustrent la structure après une oxydation thermique des grilles recouvertes du siliciure de nickel 101. L'oxydation thermique a été réalisée de sorte que le siliciure de grille 101 s'enterre dans les grilles 79 et se recouvre d'un oxyde de silicium 109, tout en conservant une épaisseur sensiblement constante du siliciure de grille 101. Dans le cas d'un siliciure de grille 101 en NiSi2, l'oxydation thermique a été réalisée sous oxygène à une température inférieure à 600°C, pendant une durée comprise entre 10 minutes et plusieurs heures, par exemple 75 minutes. Une épaisseur d'oxyde de silicium 109 de l'ordre de 10 à 20 nia a été obtenue sur le siliciure de grille 101, par exemple une épaisseur de l'ordre de 15 nia. Les figures 18A et 18B illustrent la structure après l'élimination de l'oxyde de silicium 107 situé sur le siliciure de nickel 103, 105 recouvrant les régions de source et de drain surélevées 95, 97, au niveau des zones actives 76 et 78. Un masque a été utilisé pour protéger les régions de l'oxyde de silicium 107 qu'on ne veut pas graver. L'oxyde de silicium 107 a été éliminé par un procédé de gravure anisotrope, par exemple par un procédé couramment désigné dans la technique par l'acronyme d'origine anglo-saxonne RIE ("Reactive Ion Etching"). Le procédé de gravure est choisi de façon à éliminer l'oxyde de silicium 107 sélectivement par rapport au nitrure de silicium des espaceurs 89 et 99. L'oxyde de silicium 109 qui s'est formé B11682 - 12-GR4-0112FRO1 - DD13640VR 17 au-dessus du siliciure de grille 101 à l'étape illustrée en figures 17A et 17B est également éliminé lors de l'élimination de l'oxyde de silicium 107. Les portions 29 des grilles recouvertes du siliciure de grille 101 enterré sous l'oxyde de silicium 109 ont éventuellement été protégées par le masque. A l'issue de l'étape illustrée en figures 18A et 18B, le siliciure de grille 101 se trouve en surface, à un niveau inférieur à celui du sommet des espaceurs 89 et 99. Les figures 19A et 19B illustrent la structure après le dépôt de tungstène 113 sur la structure et après aplanissement par CMP. Le tungstène 113 est aplani jusqu'à un niveau inférieur au sommet des espaceurs 89 et 99. Après aplanissement du tungstène 113, il reste éventuellement du tungstène 113 sur le siliciure de grille 101 au niveau des zones actives 76, 78, par exemple une épaisseur de tungstène 113 comprise entre 2 et 10 nm, par exemple de l'ordre de 5 nm. A l'issue de l'étape illustrée en figure 19A et 19B, on obtient des pré-contacts auto-alignés 116 de source et de drain constitués du tungstène 113. Les figures 20A et 20B illustrent la structure après la formation des contacts de grille et des contacts de source et de drain proprement dits sur les transistors MOS. Une couche d'oxyde de silicium 117 a été déposée sur la structure. L'épaisseur de la couche d'oxyde de silicium 117 est comprise entre 50 et 150 nm, par exemple 100 nm. Des ouvertures 119 ont été formées à partir de la surface supérieure de la couche d'oxyde de silicium 117 jusqu'à atteindre le tungstène 113 des pré-contacts 116 de source et de drain et jusqu'à atteindre le siliciure de nickel de grille 101 recouvrant les portions des grilles situées au-dessus des régions d'isolement 77. Un masque a été utilisé pour protéger les portions de la couche d'oxyde de silicium 117 qu'on ne veut pas graver. Les ouvertures 119 ont ensuite été formées, par exemple par un procédé de gravure de type RIE. Les ouvertures 119 ont ensuite été remplies de tungstène 121. Les ouvertures 119 remplies de tungstène 121 B11682 - 12-GR4-0112FRO1 - DD13640VR 18 constituent les contacts 123 de source et de drain proprement dits et les contacts de grille 125 des transistors MOS, les contacts 123 de source et de drain étant reliés aux pré-contacts de source et de drain 116 obtenus à l'étape illustrée en figures 19A et 19B. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. Bien que l'on ait décrit un exemple particulier de procédé de formation de contacts de source, de drain et de grille sur deux transistors MOS adjacents ayant en commun une région de source/drain, la présente invention s'applique bien entendu au cas d'un seul transistor MOS par zone active. Bien que l'on ait décrit un exemple particulier de procédé d'oxydation de grilles comprenant du silicium polycristallin recouvert d'un siliciure de nickel, l'invention s'applique à tout siliciure métallique qui, lorsqu'il repose sur du silicium et est soumis à une oxydation thermique, s'enterre dans le silicium et se recouvre d'un oxyde de silicium. REVENDICATIONS1. Procédé de formation de contacts de grille, de source et de drain sur un transistor MOS présentant une grille (7) isolée comprenant du silicium polycristallin recouvert d'un siliciure métallique de grille (15), cette grille étant entourée 5 d'au moins un espaceur (11) en un premier matériau isolant, le procédé comprenant les étapes suivantes : a) recouvrir la structure d'un deuxième matériau isolant (47) et aplanir le deuxième matériau isolant jusqu'à atteindre le siliciure de grille ; 10 b) procéder à une oxydation de la grille de sorte que le siliciure de grille s'enterre et se recouvre d'un oxyde de silicium (49) ; c) éliminer sélectivement le deuxième matériau isolant ; et 15 d) recouvrir la structure d'un premier matériau conducteur (53) et aplanir le premier matériau conducteur jusqu'à un niveau inférieur au sommet dudit espaceur. 2. Procédé selon la revendication 1, comprenant en outre, après l'étape d) d'aplanissement du premier matériau 20 conducteur (53), les étapes suivantes : e) recouvrir la structure d'une couche d'un troisième matériau isolant (57) ; f) former des ouvertures (59) dans le troisième matériau isolant jusqu'à atteindre ledit premier matériau 25 conducteur (53) ; et g) remplir les ouvertures d'un deuxième matériau conducteur (61). 3. Procédé selon la revendication 1 ou 2, dans lequel, à l'étape a), le deuxième matériau isolant (47) recouvrant la 30 structure est un oxyde de silicium, et dans lequel, à l'étape c), l'oxyde de silicium (49) formé à l'étape b) est également éliminé. 4. Procédé selon la revendication 2 ou 3, dans lequel, à l'étape e), le troisième matériau isolant (57) recouvrant laB11682 - 12-GR4-0112FRO1 - DD13640VR 20 structure est de même nature que le deuxième matériau isolant (47). 5. Procédé selon l'une quelconque des revendications 2 à 4, dans lequel, à l'étape g), le deuxième matériau conducteur (61) de remplissage desdites ouvertures (59) est de même nature que le premier matériau conducteur (53). 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel le siliciure de grille est un siliciure à base d'au moins un métal choisi dans le groupe comprenant le nickel, 10 le cobalt, le palladium, le chrome et le platine. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel ledit au moins un espaceur est en nitrure de silicium. 8. Procédé selon l'une quelconque des revendications 2 15 à 7, dans lequel les premier (53) et deuxième (61) matériaux conducteurs sont constitués d'au moins un matériau conducteur choisi dans le groupe comprenant le tungstène, le cuivre, le nitrure de titane et le nitrure de tantale. 9. Procédé selon l'une quelconque des revendications 1 20 à 8, dans lequel la grille (7) est formée par dépôt d'un empilement de couches conductrices comprenant une couche de nitrure de titane revêtue d'une couche de silicium polycristallin et d'un siliciure métallique. 10. Procédé selon l'une quelconque des revendications 25 1 à 9, dans lequel, à l'étape b) d'oxydation de la grille (7), la structure est portée à une température inférieure à 700°C, de préférence inférieure à 600°C. 11. Procédé selon l'une quelconque des revendications 1 à 10, dans lequel la structure est formée sur une couche d'un 30 premier matériau semiconducteur (75) reposant sur une couche isolante (73) reposant elle-même sur un substrat (71) d'un second matériau semiconducteur. 12. Procédé selon la revendication 11, comprenant en outre, après la formation de la grille (7) et avant la formationB11682 - 12-GR4-0112FRO1 - DD13640VR 21 du siliciure de grille (15, 101), une étape de reprise d'épitaxie des régions de source et de drain. 13. Procédé selon la revendication 12, dans lequel, pour les transistors MOS à canal P, formés dans une couche (75) d'un premier matériau semiconducteur en silicium, une couche épitaxiée (98) de silicium-germanium est formée sur les régions de source et de drain (93).