FR 2982416 A1 20130510 FR 1159951 A 20111103 B11-3090FR 1 Dispositif électronique de protection contre les décharges électrostatiques L'invention concerne les dispositifs électroniques, et notamment ceux destinés à la protection des composants contre les décharges électrostatiques (ESD : ElectroStatic Discharge), mais également les dispositifs du type « déclencheur » (« trigger », selon une dénomination anglosaxonne habituellement utilisée par l'homme du métier) capables de délivrer une tension électrique destinée par exemple à commander un autre système. L'utilisation de technologies CMOS avancées, par exemple l'utilisation de technologies inférieures ou égales à 65 nanomètres, et en particulier les technologies 45 ou 32 nanomètres, conduit à l'utilisation de tensions d'alimentation de plus en plus faibles. Un dispositif électronique de protection contre les décharges électrostatiques comportant un triac et des moyens de déclenchement utilisant des transistor MOS capables en présence d'une impulsion de courant, résultant par exemple d'une décharge électrostatique, de fonctionner dans un mode hybride incluant un fonctionnement du type MOS dans un mode sous-seuil et un fonctionnement du transistor bipolaire parasite, est décrit dans la demande de brevet internationale n° PCT/EP2011/050740 (W02011089179). Le principe d'un fonctionnement hybride d'un transistor MOS a été mis en évidence dans l'article de Ph. Galy et V. Berland intitulé « Ideal Gummel curves simulation of high current gain vertical NPN BIMOS transistor », INT. J. ELECTRONICS, 1996, vol. 80 N°6,717726. Cet article est une étude théorique effectuée sur un transistor à structure verticale présentant une longueur de grille (longueur de canal) de l'ordre du micron et validée par des simulations, sans qu'une quelconque application d'un tel fonctionnement hybride soit mentionnée. Un composant micro électronique tétrapode conjuguant l'effet bipolaire et l'effet MOS dans un mode de fonctionnement hybride de façon à améliorer le gain en courant, a également été décrit dans la demande de brevet français n° 2 784 503. Un tel composant est présenté comme résistant aux radiations ionisantes et il est précisé d'une façon générale qu'il peut être employé pour des applications grand public, spatial et/ou militaire, dans les domaines numérique et analogique, sans qu'une quelconque application du fonctionnement hybride du composant soit mentionnée. La demande de brevet internationale précitée n° PCT/EP2011/050740 montre qu'il est particulièrement intéressant d'utiliser ce principe de fonctionnement hybride du transistor notamment pour la réalisation d'un dispositif soumis à une impulsion de courant, en particulier un dispositif de protection d'un composant contre les décharges électrostatiques qui se traduisent par des impulsions de courant entre les deux bornes du dispositif en raison d'une différence de tension impulsionnelle entre ces deux bornes. Ce fonctionnement hybride est obtenu lorsque le transistor est configuré de façon à ce que la grille du transistor MOS soit polarisée avec une tension inférieure à sa tension de seuil et à ce que la différence de tension substrat-source du transistor MOS soit positive. Cette différence de tension positive est par exemple obtenue lorsque le substrat du transistor MOS, qui forme la base intrinsèque du transistor bipolaire parasite est polarisée avec une tension non nulle alors que la source du transistor MOS est reliée à la masse. Pour autant que les conditions de configuration du transistor soient réalisées pour obtenir ce fonctionnement hybride, celui-ci peut apparaître pour des longueurs de grille relativement grande par exemple 1 micron, mais toutefois dans ce cas de façon peu significativement utilisable industriellement. Par contre avec l'évolution des technologies, la base du transistor bipolaire parasite se réduit, ce qui est le cas en particulier pour les technologies inférieures ou égales à 65 nanomètres, et plus particulièrement pour les technologies inférieures à 50 nanomètres, par exemple les technologies 45 nanomètres et 32 nanomètres, conférant une importance plus grande au comportement bipolaire parasite du transistor MOS. Il devient alors possible de faire fonctionner de façon significative, au moins transitoirement au début de l'impulsion de courant, le transistor MOS sous sa tension de seuil et simultanément, de faire fonctionner le transistor bipolaire parasite. Et, dans un tel fonctionnement hybride, le gain en courant du transistor bipolaire, contrôlé par la tension de grille du transistor MOS, peut devenir important jusqu'à atteindre plusieurs décades. Ainsi, ce fonctionnement hybride permet à un tel dispositif de pouvoir être avantageusement utilisé efficacement en tant que moyens de déclenchement d'un triac pour la protection contre les décharges électrostatiques, ce qui conduit à abaisser le seuil de déclenchement du triac de façon significative, pour le faire passer de 8 volts environ à 5 volts environ. Selon un mode de réalisation il est proposé un déclenchement encore plus efficace d'un triac en présence d'une impulsion ESD, en particulier une impulsion ESD lente, ayant typiquement un temps de montée du pic de courant de l'ordre de 10 ns. Selon un mode de réalisation, il est proposé de rajouter un élément déclencheur supplémentaire à grille commandée, par exemple sous la forme d'une diode à effet de champ, connue par l'homme du métier sous l'acronyme anglosaxon « gated diode », la grille de cette diode étant connectée à la grille d'un transistor MOS configuré pour fonctionner au moins transitoirement dans un mode de fonctionnement hybride. Selon un aspect particulier il est proposé un dispositif de protection contre les décharges électrostatiques, comprenant un élément déclenchable, par exemple un triac, connecté entre une première et une deuxième bornes, la première et la deuxième bornes étant destinées à être connectées à un composant à protéger. Le dispositif comprend également des moyens de déclenchement de l'élément déclenchable connectés à une électrode de déclenchement de l'élément déclenchable, par exemple une gâchette du triac, les moyens de déclenchement comprenant un premier bloc et un deuxième bloc connectés en série de façon symétrique entre la première borne et la deuxième borne, la borne commune aux deux blocs étant connectée à ladite électrode de déclenchement. Chaque bloc comprend au moins un transistor MOS incluant un transistor parasite et configuré pour en présence d'une impulsion de courant entre les deux bornes fonctionner au moins transitoirement dans un mode hybride incluant un fonctionnement du type MOS dans un mode sous seuil et un fonctionnement du transistor bipolaire. Selon une caractéristique générale de cet aspect particulier, les moyens de déclenchement comprennent en outre au moins une première diode à effet de champ montée passante entre la première borne et ladite borne commune et dont la grille est connectée à la grille dudit au moins un transistor MOS du premier bloc, et au moins une deuxième diode à effet de champ montée passante entre la deuxième borne et ladite borne commune et dont la grille est connectée à la grille dudit au moins un transistor MOS du deuxième bloc. Il convient de noter ici que chaque diode à effet de champ est ici configurée de façon totalement nouvelle par rapport à la configuration classique d'une diode à effet de champ dans laquelle la grille est connectée directement soit à l'anode soit à la cathode. Ainsi un tel dispositif présente l'avantage d'être symétrique et réversible vis-à-vis du sens de l'impulsion ESD et la présence des diodes à effet de champ permet d'être plus efficace pour le déclenchement du triac en présence d'une impulsion ESD, tout particulièrement en présence d'une impulsion ESD lente, tout contrôlant mieux la sensibilité du dispositif en ce qui concerne les déclenchements intempestifs du triac en régime établi. A cet égard les inventeurs ont observé que le rapport entre la largeur de grille de la diode à effet de champ et la largeur de grille du transistor MOS à laquelle elle est connectée, permet de régler la sensibilité de déclenchement du triac. Un compromis acceptable entre une bonne sensibilité de déclenchement lors d'une impulsion ESD et risque faible de déclenchement intempestif est une largeur de grille identique pour la grille du transistor MOS et la grille de la diode à effet de champ. Les deux blocs présentent de préférence une même structure mais cette structure peut prendre différentes formes, notamment certaines de celles décrites dans la demande de brevet internationale précitée n° PCT/EP2011/050740. Ainsi, il est possible de laisser flottants le substrat et la grille du transistor MOS, ou bien de les connecter ensemble sans que la grille et sans que le substrat soient directement connectés à la borne correspondante (première ou deuxième selon le bloc). Deux noeuds sont dits « directement connectés» ou « directement couplés » lorsque la connexion ou le couplage entre ces deux noeuds est réalisé sans composant intermédiaire connecté ou couplé entre ces deux noeuds. En effet dans ce cas les polarisations de grille et de substrat requises pour avoir un fonctionnement hybride, sont obtenues en présence de l'impulsion de courant par le biais des capacités drain- substrat et drain-grille. Plus précisément pour des technologies CMOS inférieures à 1 micron, par exemple 250 nanomètres, et de façon encore plus significative pour des technologies inférieures à 65 nanomètres, par exemple 45 nanomètres, un transistor MOS ayant son substrat et sa grille flottants ou bien connectés ensemble sans que la grille et sans que le substrat soient directement connecté à la borne correspondante, va passer au moins transitoirement dans son mode fonctionnement hybride en présence d'une impulsion de courant résultant d'une décharge électrostatique. Ces modes de réalisation s'appliquent tout particulièrement mais non exclusivement à des transistors présentant des oxydes de grille épais, par exemple de l'ordre de 50 Angstrôms. Cela étant de tels modes de réalisations présentent, même en présence des diodes à effet de champ, un seuil de déclenchement faible, ce qui peut être gênant pour certaines applications. En effet même si le dispositif est efficace pour une protection ESD, il peut alors se déclencher plus facilement en présence d'un pic accidentel de courant lors du fonctionnement du composant à protéger alimenté entre une tension Vdd et la masse par exemple, c'est-à-dire en régime établi. Ce seuil de déclenchement peut alors être avantageusement contrôlé par un circuit de commande, comportant par exemple au moins une résistance, qui va contribuer à contrôler la valeur de la tension appliquée sur le substrat et/ou la grille du transistor. Plus précisément, selon un mode de réalisation, il est également possible que chaque bloc comprenne en outre un circuit de commande configuré pour, en présence d'une impulsion de courant entre les deux bornes, appliquer une première tension non nulle sur le substrat du transistor MOS et une deuxième tension inférieure à la tension de seuil sur la grille du transistor MOS. Ce circuit de commande est avantageusement configuré pour appliquer une première tension inférieure à une tension limite correspondant à une tension substrat-source de saturation du transistor bipolaire parasite. Là encore, le circuit de commande peut être réalisé de différentes façons. Ainsi, selon un mode de réalisation, le premier bloc comprend un premier transistor MOS ayant sa première électrode couplée à la première borne, sa deuxième électrode couplée à ladite borne commune, sa grille couplée à son substrat sans être directement couplée à la première borne, et un premier élément résistif couplé entre le substrat du premier transistor MOS et la première borne, et le deuxième bloc comprend un deuxième transistor MOS ayant sa première électrode couplée à ladite borne commune, sa deuxième électrode couplée à ladite deuxième borne, sa grille couplée à son substrat sans être directement couplée à la deuxième borne, et un deuxième élément résistif couplé entre le substrat du deuxième transistor MOS et la deuxième borne. Une telle structure permet de pouvoir conjuguer simultanément les effets bipolaires et MOS tout en les amplifiant et en réduisant les courants de fuite. Par ailleurs avec une telle configuration du transistor, celui-ci va passer en présence d'une décharge électrostatique appliquée entre les deux bornes du dispositif, au moins transitoirement au début de la décharge électrostatique, dans son mode de fonctionnement hybride car les conditions de polarisation du substrat et de la grille pour obtenir un fonctionnement hybride sont au moins transitoirement satisfaites. Cela étant même si ce fonctionnement hybride apparaît avec une telle configuration pour des technologies de 1 micron (longueur de grille de 1 micron), il devient de plus en plus significativement intéressant dans les applications de protection ESD notamment, avec la diminution des longueurs de grilles. Ainsi de tels dispositifs de protection ESD ont été réalisés avec des technologies 250 nanomètres. Ces dispositifs de protection ESD s' avèrent par ailleurs particulièrement adaptés aux technologies avancées, comme par exemple les technologies 65 nanomètres et moins, en particulier la technologie 32 nanomètres. Selon un mode de réalisation le triac comprend deux doigts respectivement réalisés de façon intégrée au sein de caissons semiconducteurs, et les deux blocs et les diodes à effet de champ correspondantes sont respectivement réalisés de façon intégrée sur et au sein desdits caissons semiconducteurs, avantageusement en disposant les grilles des transistors MOS et des diodes parallèlement à et de part et d'autre de chaque doigt. Selon un autre aspect il est proposé une cellule d'entrée/sortie d'un circuit intégré, comprenant un plot d'entrée/sortie, une première borne d'alimentation, une deuxième borne d'alimentation, un premier dispositif de protection ESD tel que défini ci-avant couplé entre le première borne d'alimentation et le plot d'entrée/sortie, un deuxième dispositif de protection ESD tel que défini ci-avant couplé entre le plot d'entrée/sortie et la deuxième borne d'alimentation, et un troisième dispositif de protection ESD tel que défini ci-avant couplé entre la première borne d'alimentation et la deuxième borne d' alimentation. Selon un autre aspect il est proposé un circuit intégré comprenant au moins une cellule d'entrée/sortie telle que définie ci-avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : la figure 1 illustre très schématiquement un mode de réalisation d'un dispositif électronique selon l' invention utilisable pour la protection d'un composant contre les décharges électrostatiques ; les figures 2 à 7 illustrent schématiquement divers modes de réalisation de l'invention ; les figures 8 et 9 illustrent schématiquement un mode de réalisation d'un circuit intégré et d'une cellule d' entrée sortie d'un circuit intégré selon l'invention ; et les figures 10 à 14 illustrent schématiquement encore d'autres modes de réalisation d'un dispositif selon l' invention. Sur la figure 1, la référence DIS désigne un dispositif électronique formant, dans cette variante de réalisation, un dispositif de protection d'un composant électronique CMP, contre les décharges électrostatiques (« Electrostatic Discharges » : ESD selon un acronyme anglosaxon). Le composant CMP est connecté à une première borne BP et à une deuxième borne BN du dispositif DIS. A titre indicatif, lorsque le composant CMP est en fonctionnement, la borne BP peut être reliée à une tension Vp positive et la borne BN peut être reliée à une tension Vn négative ou égale à zéro (la masse). Lorsque le composant CMP n'est pas en fonctionnement, il peut être soumis à une décharge électrostatique se traduisant typiquement par une impulsion très brève de courant (typiquement quelques microsecondes) dont le pic de courant est de l'ordre par exemple de 2 ampères et intervient typiquement au bout de 10 nanosecondes. Typiquement cela correspond par exemple à une différence de potentiel impulsionnelle appliquée entre les bornes BP et BN au travers d'un circuit équivalent R-L-C, dont le pic de tension se produit au bout de 10 nanosecondes avec une intensité de 1 à 4 kiloVolts HBM, par exemple 4 kVolts HBM pour 2,5 ampères. On rappelle ici que les lettres HBM sont l'abréviation de l'acronyme anglosaxon « Human Body Model » bien connu de l'homme du métier dans le domaine de la protection contre les décharges électrostatiques et désignent notamment un circuit électrique visant à modéliser une décharge électrostatique délivré par un être humain et habituellement utilisé pour tester la sensibilité des dispositifs aux décharges électrostatiques. Ce circuit électrique HBM, qui est le circuit R-L-C équivalent mentionné ci-avant et auquel on applique une forte tension, comporte notamment un condensateur de 100 picofarad qui se décharge à travers une résistance de 1,5 kilo-ohms dans le dispositif à tester. Ainsi, dans le cas présent, une décharge électrostatique de 4 kilovolts HBM signifie que l'on applique au circuit électrique HBM une différence de potentiel de 4 kilovolts. Il convient alors que cette impulsion de courant circule à travers le dispositif DIS et non à travers le composant CMP à protéger. Le dispositif DIS vise par conséquent à absorber cette impulsion de courant et à éviter les surtensions aux bornes du composant CMP. Dans le cas où des courants relativement importants doivent être absorbés par le dispositif de protection DIS, il est particulièrement avantageux comme illustré sur les figures 2 et 3 que celui-ci comporte un organe de puissance, par exemple un triac TRC connecté entre les deux bornes BP et BN du dispositif et possédant par exemple une gâchette unique GH. Le dispositif comprend également des moyens de déclenchement MDCL du triac connectés à la gâchette du triac. Les moyens de déclenchement comprennent ici un premier bloc BLC1 et un deuxième bloc BLC2 connectés en série de façon symétrique entre la première borne BP et la deuxième borne BN, la borne commune BC aux deux blocs étant connectée à ladite gâchette GH. Comme il sera expliqué plus en détails ci-après, chaque bloc BLC1, BLC2 comprend au moins un transistor MOS TR1, TR2, incluant un transistor parasite et configuré pour en présence d'une impulsion de courant entre les deux bornes fonctionner au moins transitoirement dans un mode hybride incluant un fonctionnement du type MOS dans un mode sous seuil et un fonctionnement du transistor bipolaire. Les moyens de déclenchement comprennent en outre un élément déclencheur supplémentaire associé à chaque bloc, possédant une grille commandable. Les éléments déclencheurs supplémentaires respectivement associés aux deux blocs sont montés de façon symétrique entre les bornes BP et BN et leur noeud commun est connecté à ladite borne commune BC et donc à la gâchette GH du triac. L'électrode de commande de chaque élément déclencheur supplémentaire associé à un bloc est connectée à la grille ou électrode de commande du transistor MOS de ce bloc. Chaque élément déclencheur supplémentaire est ici configuré de façon à présenter un premier état dans lequel il est toujours passant en direction du noeud commun et un deuxième état dans lequel il est passant dans la direction inverse en présence d'une polarisation de sa grille. Dans l'exemple décrit ici, chaque élément déclencheur supplémentaire est une diode à effet de champ. Plus précisément au moins une première diode à effet de champ GD1 est montée passante entre la première borne BP et ladite borne commune et sa grille est connectée à la grille dudit au moins un transistor MOS TR1 du premier bloc BLC1 et au moins une deuxième diode à effet de champ GD2 est montée passante entre la deuxième borne BN et ladite borne commune et sa grille est connectée à la grille dudit au moins un transistor MOS TR2 du deuxième bloc BLC2. Dans l'exemple de réalisation de la figure 4, le premier bloc BLC1, comporte un transistor NMOS TR1 dont la première électrode El est connectée à la borne BP et dont la grille GR1 est connectée au substrat B1 (ou « Bulk » selon une dénomination anglosaxonne bien connue de l'homme du métier) du transistor sans être connectée directement à la borne BP. Par ailleurs, un élément résistif R1 est connecté entre le substrat B1 du transistor TR1 et la borne BP. La grille GR1 est donc connectée à la borne BP uniquement par l'intermédiaire de la résistance Rl. Par analogie, le bloc BLC2 comporte un transistor NMOS TR2 dont la deuxième électrode E2 est reliée à la deuxième borne BN et dont la première électrode El est reliée à la deuxième électrode E2 du transistor TR1 du premier bloc BLC1. Par ailleurs, la grille GR2 du transistor TR2 est reliée à son substrat B2 sans être directement connectée à la borne BN. En outre, un élément résistif R2 est connecté entre le substrat B2 et la borne BN. La grille GR2 est donc connectée à la borne BN uniquement par l'intermédiaire de la résistance R2. La deuxième électrode E2 du transistor TR1 et la première électrode El du transistor TR2 forment la borne commune BC. Ce dispositif présente une configuration réversible vis-à-vis de la polarité de la décharge électrostatique. Ainsi, en présence d'un potentiel haut sur la borne BP et d'un potentiel bas sur la borne BN, c'est-à-dire correspondant à une impulsion de courant allant de la borne BP vers la borne BN, l'électrode El du transistor TR1 est son drain tandis que l'électrode E2 du transistor TR1 est sa source. Par ailleurs, l'électrode El du transistor TR2 est son drain et l'électrode E2 du transistor TR2 est sa source. Dans le cas d'une décharge électrostatique de polarité inverse, c'est-à-dire avec un potentiel haut sur la borne BN et un potentiel bas sur la borne BP, les deuxièmes électrodes E2 des transistors TR1 et TR2 forment les drains de ces transistors, tandis que les premières électrodes El de ces transistors forment leurs sources. Chaque transistor TRi inclut un transistor bipolaire parasite dont le collecteur correspond au drain D du transistor NMOS, dont l'émetteur correspond à la source S du transistor MOS, dont la base correspond au substrat B du transistor NMOS. Chaque transistor TRi est ici configuré pour, en présence d'une impulsion de courant entre les deux bornes BP et BN, fonctionner au moins transitoirement dans un mode hybride qui inclut un fonctionnement du type MOS dans un mode sous-seuil et un fonctionnement du transistor bipolaire parasite. Dans ce mode hybride, la tension grille-source VGS du transistor MOS reste inférieure à la tension de seuil VT du transistor tandis qu'on applique une tension entre le substrat B et la source S du transistor TRi une tension VBS non nulle de façon à activer le transistor bipolaire parasite. Cela étant, on applique de préférence sur le substrat B du transistor TRi une tension inférieure à une tension limite de façon à éviter de mettre le transistor bipolaire parasite en saturation. A titre indicatif, cette tension limite est ici de l'ordre de 0,7 volt. Ainsi, en appliquant une tension sur le substrat B du transistor TRi, on active le transistor bipolaire parasite tandis qu'on contrôle le gain en courant p de ce transistor bipolaire parasite par l'intermédiaire de la tension appliquée sur la grille du transistor TR. En présence d'une décharge électrostatique positive, c'est-à-dire donnant lieu à une différence de potentiel positive entre la borne BP et la borne BN (donnant lieu à une impulsion de courant allant de la borne BP vers la borne BN) le courant circule, au début de l'impulsion, à travers la résistance R1 et, lorsque la tension dépasse la tension de seuil de la diode (environ 0,6 volt), à travers la diode passante de la jonction substrat-source (électrode E2) du transistor TR1. Il convient de noter également que, au moins transitoirement au début de l'impulsion, le transistor TRI passe dans un mode de fonctionnement hybride en raison notamment de la connexion entre le substrat B1 et la grille GR1. Par ailleurs la diode à effet de champ GD1 est passante quelle que soit la polarisation de sa grille GRD1. L'impulsion de courant se transmet donc au niveau de la borne commune BC par le biais du transistor TRI et de la diode à effet de champ GD1. De ce fait, le transistor TR2 passe au moins transitoirement au début de l'impulsion, dans son mode de fonctionnement hybride. En effet la décharge électrostatique est transmise par le biais de la capacité drain-substrat CDB sur le substrat du transistor TR2 et par la capacité drain-grille CDG sur la grille G du transistor TR2. L'impulsion de courant est transformée par la résistance R2 en une tension substrat-source VBS et en une tension grille-source VGS. La présence de la capacité CDB, qui est très grande par rapport à la capacité CDG ainsi que la connexion entre le substrat et la grille du transistor TR2 permet d'avoir des effets bipolaire et MOS conjugués et amplifiés. En effet puisque la capacité CDB est très grande par rapport à la capacité CDG, l'impulsion transmise sur la grille est plus faible que celle transmise sur le substrat. La présence de la connexion entre la grille et le substrat permet à la grille de se polariser davantage (par le biais de l'impulsion transmise via la capacité CDG et par le biais de l'impulsion transmise sur le substrat) et par conséquent d'amplifier ces effets conjugués, car plus la tension de grille se rapproche de la tension de seuil du transistor MOS, plus le gain en courant augmente. Par ailleurs, plus le produit R2 par CDB est élevé, plus la tension ou seuil de déclenchement du dispositif de protection est faible. Ainsi, en fonction de la technologie utilisée, on choisira notamment la valeur de R2 de façon à avoir un seuil de déclenchement acceptable compatible avec un fonctionnement sous-seuil du transistor MOS. A titre indicatif, pour une technologie 40 nanomètres (longueur de grille à 40 nanomètres), on a une capacité CDB=10-1° F/m et une capacité CDG égale à 10-13 F/m. On choisira alors par exemple une résistance R2 comprise entre 100 ohms et 100 kiloohms, par exemple égale à 500 ohms. Bien entendu si la tension de grille-source du transistor TR2 devient supérieure à la tension de seuil du transistor MOS, celui-ci passe dans un mode de fonctionnement du type MOS. Par ailleurs lorsque le potentiel de la grille GR2 du transistor TR2 augmente, le potentiel de la grille GRD2 de la diode à effet de champ GD2 augmente également, ce qui crée un canal d'inversion dans la diode GD2. En conséquence d'une part la diode à effet de champ GD1 contribue à transmettre l'impulsion de courant au niveau de la borne commune BC et cette borne commune BC et donc la gâchette du triac est tirée vers la masse à la fois par le transistor TR2 et par la diode à effet de champ GD2, ce qui augmente l'efficacité de déclenchement du triac en présence d'une impulsion ESD. En régime établi, c'est-à-dire lorsque le composant à protéger est en fonctionnement, avec par exemple une tension d'alimentation Vdd présente à la borne BP et la masse présente à la borne BN, la résistance R1 et la jonction substrat-source du transistor TR1 permettent de tirer le potentiel de la borne commune BC à un niveau haut. Par ailleurs, la jonction substrat-drain du transistor TR2 est non passante puisque le potentiel du substrat B2 du transistor TR2 est tiré à la masse par l'intermédiaire de la résistance R2. De ce fait, la grille GR2 est également tirée à la masse. Le transistor TR2 est donc bloqué de même que la diode à effet de champ GD2. Le dispositif DIS ne se déclenche donc pas en régime établi. Bien entendu, ce qui vient d'être décrit pour une décharge électrostatique positive est identique pour une décharge électrostatique négative, les rôles des transistors TR1 et TR2 étant inversés de même que les rôles des résistances R1 et R2 et des diodes à effet de champ GD1 et GD2. Et, en régime établi, c'est cette fois-ci la résistance R2 et la jonction substrat-source du transistor TR2 qui permettent de maintenir le noeud BC au niveau haut de tension (en valeur absolue), rendant alors bloqués le transistor TR1 et la diode à effet de champ GD1. La largeur de grille de chaque diode à effet de champ permet de régler la sensibilité du dispositif vis-à-vis du déclenchement lors d'une impulsion ESD et vis-à-vis d'un déclenchement intempestif en régime établi. Plus précisément plus la grille de la diode à effet de champ est petite, plus le dispositif est efficace pour une protection ESD, en particulier pour des impulsions ESD lentes, mais plus le dispositif est sensible aux déclenchements intempestifs en régime établi et donc moins efficace à cet égard. A contrario, plus la grille de la diode à effet de champ est large, moins le dispositif est efficace pour une protection ESD, en particulier pour des impulsions ESD lentes, mais moins le dispositif est sensible aux déclenchements intempestifs en régime établi et donc plus efficace à cet égard. Un compromis acceptable consiste à prévoir des largeurs de grille identiques pour les transistors TRi et les diodes à effet de champ GDi. Bien qu'il soit possible d'utiliser tout type de triac, il est 5 particulièrement avantageux, notamment pour des raisons d'encombrement, d'utiliser un triac à gâchette unique du type de celui illustré sur la figure 5. Plus précisément, dans cet exemple, le triac TRC à gâchette unique GH comporte un premier caisson semi conducteur CS1 ayant un 10 premier type de conductivité, par exemple type de conductivité N, formant la gâchette GH du triac et deux deuxièmes caissons semi conducteurs CS20 et CS21 ayant un deuxième type de conductivité opposé au premier, ici le type de conductivité P. Ces deux caissons CS20 et CS21 sont disposés de part et d'autre du premier caisson CS1. 15 Par ailleurs, une zone dopée N+ et une zone dopée P+, mutuellement en contact, contactent toutes les deux le caisson CS20 et forme l'électrode Al du triac TRC. De même, une zone dopée P+ et une zone dopée N+, mutuellement en contact, contactent toutes les deux le deuxième 20 caisson CS21 et forment la deuxième électrode A2 du triac TRC. Les zones P+ et N+ sont isolées du premier caisson CS1 par des tranchées d'isolation TIS, du type tranchée d'isolation peu profonde (STI: Shalow Trench Isolation). De même, des tranchées d'isolation TIS isolent latéralement 25 vers l'extérieur, les zones N+ et P+ du triac TRC. Chaque paire de zones (N+, P+) mutuellement en regard et séparée par le caisson CS1 forme, avec les couches P et N sous-jacente un demi triac (thyristor). Par ailleurs, une couche semi conductrice enterrée CSC (dopée 30 N et communément désignée par « couche Niso ») contacte les premier et deuxièmes caissons du triac TRC. Des puits PTS dopés N sont disposés latéralement par rapport aux caissons CS20 et CS21 et viennent contacter la couche enterrée CSC. Le triac, qui est une structure double P-N-P-N, comprend donc 35 ici deux doigts DG1, DG2 respectivement réalisés de façon intégrée au sein des caissons semiconducteurs mentionnés ci-avant. La figure 6 et la figure 7 qui est une coupe simplifiée selon la ligne VII-VII de la figure 6, illustrent schématiquement un mode de réalisation du dispositif DIS au sein d'un circuit intégré. Plus précisément le figure 6 représente notamment une vue de dessus simplifiée d'un triac ayant une structure analogue à celle de la figure 5, chaque doigt DGi du triac étant ici entouré par les puits PTS (N) et la couche enterrée CSC (Niso). L'invention prévoit ici, avantageusement, de réaliser les moyens de déclenchement du triac, c'est-à-dire les blocs BLC1 et BLC2 et les diodes à effet de champ GD1, GD2 de façon intégrée sur et au sein des caissons semiconducteurs contenant les doigts DG1 et DG2. Et dans cette réalisation intégrée particulièrement compacte, les grilles respectives mutuellement connectées des transistors MOS TRi et des diodes à effet de champ correspondantes GDi s'étendent parallèlement aux doigts. Dans l'exemple décrit ici chaque transistor MOS TRi est formé de deux transistors MOS élémentaires TRAi, TRBi en parallèle, avec leur grille respective GRAi, GRBi connectées. De même chaque diode à effet de champ GDi est formée de deux diodes à effet de champ élémentaires GDAi, GDBi ayant leur grille respective GRDAi, GRDBi connectées. Par ailleurs les grilles des transistors élémentaires et des diodes élémentaires correspondantes s'étendent parallèlement et de part et d'autre d'un doigt. Plus précisément, au dessus du caisson P CS20 du doigt DG1, s'étend une paire de lignes de polysilicium, reliées par une métallisation MTL (représentée par un trait pointillé) d'un niveau de métal supérieur. Ces lignes de polysilicium sont isolées du caisson P sous-jacent par un oxyde et forment les grilles GRA1, GRB1, GRDA1, GRDB1 des transistors TRA1, TRB1 et des diodes à effet de champ GRDA1, GRDB 1. Les transistors TRA1, TRB1 et les diodes à effet de champ correspondantes GDA1, GDB1, sont respectivement formées dans deux zones du doigt DG1. Par ailleurs, la résistance R1 du bloc BLC1 est formée par la résistance du caisson P CS20 s'étendant entre le substrat du transistor et l'anode (zone P+) de la partie Al du triac. De même, les grilles des transistors et des diodes à effet de champ sont reliées à cette résistance R1 par une connexion CX sur une région dopée P+ du caisson CS20. Le doigt DG2 présente une structure analogue à celle du doigt DG1. Il est particulièrement intéressant d'incorporer des dispositifs de protection contre les décharges électrostatiques du type de ceux qui viennent d'être décrits dans une cellule d'entrée-sortie d'un circuit intégré. A titre d'exemple non limitatif, de telles cellules d'entrée/sortie IOCL peuvent être disposées, comme illustré sur la figure 8, au sein d'un anneau RNG à la périphérie du circuit intégré CI. Ces cellules IOCL peuvent par exemple faire transiter des tensions d'alimentation et/ou des signaux de données à destination et/ou en provenance de blocs fonctionnels BLG1-BLG3 du circuit intégré. Comme illustré sur la figure 9, la cellule d'entrée-sortie comprend par exemple un plot d'entrée-sortie PLT pour recevoir/transmettre un signal. Cette cellule comporte deux bornes d'alimentation Vdd et Gnd. On dispose alors un premier dispositif DIS1 du type de celui qui vient d'être décrit ci-avant, entre la borne d'alimentation Vdd et le plot d'entrée-sortie PLT. On dispose un deuxième élément de protection DIS2 entre le plot d'entrée-sortie PL2 et la deuxième borne d'alimentation Gnd. Enfin, on dispose un troisième dispositif de protection ESD DIS3 entre les deux bornes d'alimentation Vdd et Gnd. Ainsi, une telle cellule d'entrée-sortie est protégée, de façon extrêmement simplement contre une décharge électrostatique se produisant entre les deux bornes d'alimentation Vdd et Gnd, ainsi que contre une décharge électrostatique pouvant se produire soit entre la borne d'alimentation Vdd et le plot d'entrée-sortie ou entre le plot d'entrée-sortie et la borne d'alimentation Gnd. Les blocs fonctionnels connectés entre les deux bornes Vdd et Gnd sont donc également protégés contre une décharge électrostatique. L'invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits mais en embrasse toutes les variantes. Ainsi la structure de chaque bloc BLCi peut être différente pour autant qu'elle permette au moins transitoirement un fonctionnement du transistor MOS correspondant dans son mode hybride en présence d'une impulsion ESD en fonction du sens de l' impulsion. Plus précisément, comme illustré sur la figure 10, le substrat et la grille du transistor MOS peuvent être laissés flottants. L'effet bipolaire et MOS est obtenu alors par le couplage capacitif grille-substrat formé par les condensateurs CDB et CEG. Sur cette figure 10 on n'a représenté à des fins de simplification que le bloc BLC1 en supposant que la première électrode du transistor TR1 est son drain D. De façon à avoir un effet amplifié, on peut en outre, comme illustré sur la figure 11, relier électriquement la grille GRi et le substrat Bi du transistor TRi. Ces modes de réalisation sont particulièrement intéressants pour les transistors TRi présentant des oxydes de grille épais, typiquement de l'ordre de 50 Angstrôms. Cela étant, ces modes de réalisation offrent des seuils de déclenchement très faibles en raison d'une résistance très grande entre le substrat et la masse (absence de connexion entre le substrat et la masse) et entre la grille et la masse (absence de connexion entre la grille et la masse). Un tel seuil de déclenchement très faible peut être préjudiciable dans certaines applications, en particulier lorsque le composant à protéger injecte du courant dans un autre composant, car cette injection peut conduire à un déclenchement intempestif du dispositif DIS. C'est la raison pour laquelle il est préférable d'utiliser les modes de réalisation décrits ci-avant et présentant une résistance entre le substrat et l'une des bornes BP ou BN. En effet l'ajustement de la valeur de cette résistance permet de relever la valeur du seuil de déclenchement. Un autre mode de réalisation du dispositif DIS est illustré sur la figure 12. Sur cette figure, on voit que chaque bloc BLC1, BLC2 comporte une diode Dl, D2 connectée entre la grille et le substrat du transistor correspondant. Plus précisément, la cathode de la diode est reliée à la grille du transistor correspondante, tandis que l'anode est reliée au substrat du transistor et également à la résistance correspondante R1 ou R2. Cette diode va permettre de retarder la décharge de la capacité de grille du transistor correspondant à la fin de l'impulsion ESD ce qui permet au transistor TRi de rester passant plus longtemps et ce qui permet de diminuer considérablement un éventuel pic de tension résiduel en fin d'impulsion. Sur la figure 13, les diodes ont été remplacées par des transistors auxiliaires TA1, TA2. Chaque transistor TA1, TA2 est un transistor NMOS ayant sa grille connectée à son substrat, et une première électrode connectée à la grille du transistor TR1, TR2 correspondant tandis que l'autre électrode est connectée à l'élément résistif correspondant R1, R2. Un tel transistor additionnel va donc, lors de l'impulsion ESD, amplifier le fonctionnement hybride du transistor TR1, TR2 correspondant et, en fin d'impulsion ESD, retarder la décharge de la capacité de grille du transistor TR1, TR2. Dans ce mode de réalisation, l'amplification du fonctionnement hybride du transistor TR1, TR2 est plus rapide que dans le mode de réalisation de la figure 12, car dans le mode de réalisation de la figure 12, il faut attendre d'avoir franchi la tension de seuil de la diode pour pouvoir amplifier le fonctionnement hybride du transistor TR1, TR2, alors que la présence des transistors additionnels TA1, TA2 qui passent eux-mêmes au moins transitoirement dans leur mode de fonctionnement hybride permet de s'affranchir de la contrainte de la tension de seuil de la diode et d'amplifier plus rapidement.. Dans le mode de réalisation de la figure 14, l'élément additionnel, ici une diode, qui permet de retarder la décharge de la capacité de grille en fin d'impulsion ESD, est maintenant connecté entre le substrat du transistor correspondant et l'élément résistif correspondant. Plus précisément, dans le bloc BLC1, la cathode de la diode D1 est connectée au substrat du transistor TR1 et l'anode est reliée à la résistance R1, tandis que dans le bloc BLC2, la cathode de la diode D2 est reliée au substrat du transistor TR2, et l'anode à la résistance R2. Par ailleurs, chaque transistor TR1, TR2 a son substrat directement connecté à sa grille. De par cette connexion directe entre le substrat et la grille, on obtient donc un fonctionnement hybride amplifié du transistor correspondant lors d'une impulsion ESD. Par ailleurs, la diode permet là encore de retarder la décharge de la capacité de grille du transistor en fin d'impulsion ESD. Et, cette capacité va cette fois-ci se décharger dans le substrat du transistor, ce qui va contribuer au fonctionnement hybride du transistor en fin d'impulsion ESD et permettre notamment un encaissement plus rapide de la décharge ESD. En d'autres termes dans ce mode de réalisation on a un effet conjugué MOS-bipolaire du transistor TR1, TR2 au début de l'impulsion ESD et à la fin de l'impulsion ESD. Bien entendu comme déjà évoqué précédemment, bien que dans les exemples décrits ci-avant, on ait plusieurs transistors NMOS, l'invention s'applique également à plusieurs transistors PMOS de façon duale, avec les sens des diodes GD1 et GD2 conservés. Par ailleurs l'invention qui vient d'être décrite s'applique à tous types de technologie intégrée, que ce soit une technologie sur substrat massif ou bien une technologie du type silicium sur isolant (SOI : « Silicon On Insulator » selon un acronyme anglosaxon bien connu de l'homme du métier). L'invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits mais en embrasse toutes les variantes. Ainsi même si l'utilisation d'une diode à effet de champ en tant qu'élément déclencheur supplémentaire est particulièrement intéressante, car d'une part son intégration sur le silicium est particulièrement aisée et peu coûteuse en terme de surface, et d'autre part l'ajustement de sa largeur de grille permet très simplement d'ajuster la sensibilité du dispositif en terme de protection ESD et en terme de déclenchement intempestif, d'autres éléments déclencheurs supplémentaires peuvent être envisagés, comme par exemple un thyristor dont la gâchette P serait reliée à la grille du transistor MOS du bloc correspondant, ou bien un autre triac dont une gâchette serait reliée à la grille du transistor MOS du bloc correspondant. Dans de tels modes de réalisation les éléments déclencheurs supplémentaires (Thyristor ou triac) déclenchent (deviennent passants) lorsque la tension de grille du transistor MOS correspondant dépasse un certain seuil. Un autre mode de réalisation est possible. En effet, lorsqu'on utilise des diodes à effet de champ, il serait possible d'en inverser le sens par rapport à celui illustré sur les figures 3 et 4. Plus précisément, dans ce cas ce sont les anodes des diodes GD1 et GD2 qui sont reliées à la borne commune. Un tel mode de réalisation permet de réaliser un élément déclencheur supplémentaire statique qui s'ajoute au bloc déclencheur dynamique comportant le transistor MOS. En présence d'une impulsion ESD allant par exemple de la borne BP vers la borne BN, l'impulsion se transmet à la borne commune BC par le biais du transistor TR1, par la jonction P+/N du triac et également par le biais du canal d'inversion crée dans la diode GD1 lorsque le potentiel de la grille du transistor TR1 augmente. Puis la gâchette du triac est tirée vers la masse à la fois par le transistor TR2 et par la diode GD2 qui est montée passante entre la borne commune BC et la borne BN. Ce mode de réalisation est particulièrement adapté pour les faibles tensions d'alimentation car un tel déclencheur statique déclenche à 2 fois la tension de seuil d'une diode, soit environ 1,2 volts. REVENDICATIONS1. Dispositif de protection contre les décharges électrostatiques, comprenant un élément déclenchable, par exemple un triac, connecté entre une première (BP) et une deuxième (BN) bornes, la première et la deuxième bornes étant destinées à être connectées à un composant à protéger (CMP), et des moyens de déclenchement du triac connectés à une électrode de déclenchement de l'élement déclenchable, par exemple une gâchette du triac, les moyens de déclenchement comprenant un premier bloc et un deuxième bloc connectés en série de façon symétrique entre la première borne (BP) et la deuxième borne (BN), la borne commune aux deux blocs étant connectée à ladite électrode de déclenchement, chaque bloc comprenant au moins un transistor MOS incluant un transistor parasite et configuré pour en présence d'une impulsion de courant entre les deux bornes fonctionner au moins transitoirement dans un mode hybride incluant un fonctionnement du type MOS dans un mode sous seuil et un fonctionnement du transistor bipolaire, caractérisé en ce que les moyens de déclenchement (MDCL) comprennent en outre au moins un premier élément déclencheur supplémentaire (GD1) connecté entre la première borne et ladite borne commune et possédant une électrode de commande connectée à la grille dudit au moins un transistor MOS (TR1) du premier bloc (BLC1) et au moins un deuxième élément déclencheur supplémentaire (GD2) connecté entre la deuxième borne et ladite borne commune et possédant une électrode de commande connectée à la grille dudit au moins un transistor MOS (TR2) du deuxième bloc (BLC2). 2. Dispositif selon la revendication 1, dans lequel ledit au moins un premier élément déclencheur supplémentaire (GD1) comprend au moins une première diode à effet de champ (GD1) connectée entre la première borne et ladite borne commune et dont la grille est connectée à la grille dudit au moins un transistor MOS (TR1)du premier bloc (BLC1) et ledit au moins un deuxième élément déclencheur supplémentaire comprend au moins une deuxième diode à effet de champ (GD2) connectée entre la deuxième borne et ladite borne commune et dont la grille est connectée à la grille dudit au moins un transistor MOS (TR2) du deuxième bloc (BLC2). 3. Dispositif selon la revendication 2, dans lequel ladite au moins une première diode à effet de champ (GD1) est montée passante entre la première borne et ladite borne commune, et ladite au moins une deuxième diode à effet de champ (GD2) est montée passante entre la deuxième borne et ladite borne commune. 4. Dispositif selon l'une des revendications précédentes, dans lequel le premier bloc comprend un premier transistor MOS (TR1) ayant sa première électrode couplée à la première borne (BP), sa deuxième électrode couplée à ladite borne commune, sa grille couplée à son substrat sans être directement couplée à la première borne, et un premier élément résistif (R1) couplé entre le substrat du premier transistor MOS et la première borne (BP), et le deuxième bloc comprend un deuxième transistor MOS (TR2) ayant sa première électrode couplée à ladite borne commune (BC), sa deuxième électrode couplée à ladite deuxième borne (BN), sa grille couplée à son substrat sans être directement couplée à la deuxième borne, et un deuxième élément résistif (R2) couplé entre le substrat du deuxième transistor MOS et la deuxième borne (BN). 5. Dispositif de protection contre les décharges électrostatiques, comprenant un élément déclenchable connecté entre une première (BP) et une deuxième (BN) bornes, la première et la deuxième bornes étant destinées à être connectées à un composant à protéger (CMP), et des moyens de déclenchement de l'élément déclenchable connectés à une électrode de déclenchement de l'élément déclenchable, les moyens de déclenchement comprenant un premier bloc (BLC1) comportant un premier transistor MOS (TR1) ayant sa première électrode couplée à la première borne, sa grille couplée à son substrat sans être directement couplée à la première borne, un premier élément résistif (R1) couplé entre le substrat du premier transistorMOS et la première borne (BP), un deuxième bloc (BLC2) comportant un deuxième transistor MOS (TR2) ayant sa première électrode couplée à la deuxième électrode du premier transistor MOS (TR1) et à une électrode de déclenchement de l'élément déclenchable, sa grille couplée à son substrat sans être directement couplée à la deuxième borne (BN), sa deuxième électrode couplée à la deuxième borne (BN), et un deuxième élément résistif couplé entre le substrat du deuxième transistor et la deuxième borne, caractérisé en ce que le premier bloc comprend en outre un premier élément déclencheur supplémentaire connecté entre la première borne et la deuxième électrode du premier transistor, par exemple une première diode à effet de champ (GD1) montée passante entre la première borne et la deuxième électrode du premier transistor, et dont l'électrode de commande est connectée à la grille du premier transistor, et le deuxième bloc comprend en outre un deuxième élément déclencheur supplémentaire connecté entre la deuxième borne et la première électrode du premier transistor, par exemple une deuxième diode à effet de champ (GD2) montée passante entre la deuxième borne et la première électrode du premier transistor, et dont l'électrode de commande est connectée à la grille du deuxième transistor. 6. Dispositif selon l'une des revendications 2 à 5, dans lequel les électrodes de commande respectives mutuellement connectées d'un transistor MOS et de la diode à effet de champ correspondante ont une même largeur. 7. Dispositif selon l'une des revendications 2 à 6, dans lequel l'élément déclenchable est un triac comprenant deux doigts (DG1, DG2) respectivement réalisés de façon intégrée au sein de caissons semiconducteurs, et les deux blocs et les diodes à effet de champ correspondantes sont respectivement réalisés de façon intégrée sur et au sein des caissons semiconducteurs. 8. Dispositif selon la revendication 7, dans lequel les électrodes de commande respectives mutuellement connectées des transistors MOS et des diodes à effet de champ correspondante s'étendent parallèlement aux doigts. 9. Dispositif selon la revendication 8, dans lequel chaque transistor MOS est formé de deux transistors MOS élémentaires en parallèle avec leur grille respective connectées et chaque diode à effet de champ est formée de deux diodes à effet de champ élémentaires ayant leur grille respective connectées, et les grilles des transistors élémentaires et des diodes élémentaires correspondantes s'étendent parallèlement et de part et d'autre d'un doigt. 10. Dispositif selon l'une des revendications précédentes, dans lequel la longueur de la grille de chaque transistor MOS est inférieure à 1 micromètre. 11. Cellule d' entrée/sortie d'un circuit intégré, comprenant un plot d'entrée/sortie (PLT), une première borne d'alimentation, une deuxième borne d'alimentation, un premier dispositif (DIS1) selon l'une des revendications précédentes couplé entre le première borne d'alimentation et le plot d'entrée/sortie, un deuxième dispositif (DIS2) selon l'une des revendications précédentes couplé entre le plot d'entrée/sortie et la deuxième borne d'alimentation, et un troisième dispositif (DIS3) selon l'une des revendications précédentes couplé entre la première borne d'alimentation et la deuxième borne d'alimentation. 12. Circuit intégré comprenant au moins une cellule d'entrée/sortie (IOCL) selon la revendication 11.