FR 2988883 A1 20131004 FR 1253032 A 20120403 MODELE DE SIMULATION DE THYRISTOR Domaine technique de l'invention L'invention est relative à la simulation électrique de circuits intégrés, notamment du comportement de thyristors incorporés dans les circuits intégrés. État de la technique La figure lA représente un schéma électrique équivalent classique d'un thyristor. Il comprend un transistor bipolaire NPN dont l'émetteur forme la cathode C du thyristor, et la base forme une borne de commande basse Pw. Le collecteur du transistor NPN est relié à la base d'un transistor PNP. La base de ce transistor PNP forme une borne de commande haute Nw. L'émetteur du transistor PNP forme l'anode A du thyristor, et le collecteur du transistor PNP est relié à la base du transistor NPN. Le thyristor est déclenché (rendu conducteur) en tirant un courant de la base du transistor PNP par la borne Nw, ou en injectant un courant dans la base du transistor NPN par la borne Pw. Une fois que le thyristor est déclenché, il reste conducteur même si on annule le courant des bornes Pw et Nw. En effet, lorsque le thyristor conduit, le courant d'anode se répartit en deux chemins, l'un passant de la base du transistor PNP vers le collecteur du transistor NPN, ce qui maintient le transistor PNP dans son état conducteur, et l'autre passant du collecteur du transistor PNP vers la base du transistor NPN, ce qui maintient le transistor NPN dans son état conducteur. La figure 1B représente schématiquement une structure en semiconducteurs classique d'un thyristor. Un substrat comprend deux caissons en contact latéral, l'un, Pwell, dopé P, et l'autre, Nwell, dopé N. La surface du caisson Pwell comprend une zone dopée N+ sur laquelle est pris le contact de cathode C, et une zone dopée P+, sur laquelle est pris le contact de la borne de commande basse Pw. La surface du caisson Nwell comprend, jouxtant la zone de cathode C, une zone dopée P+ sur laquelle est pris le contact d'anode A. Le contact de la borne de commande haute Nw est pris sur une zone dopée N+ du caisson Nwell. Les zones N+ et P+ sont séparées par des tranchées isolantes STI. Sous les caissons, on trouve une couche d'isolation enterrée Niso, et le substrat Psub. Le thyristor est formé dans cette structure par les jonctions P-N-P-N en allant de l'anode 30 A vers la cathode C. On a représenté les transistors bipolaires NPN et PNP équivalents. On remarque que les deux liaisons base-collecteur entre les transistors sont en fait formées dans la jonction P-N unique entre les caissons. Les thyristors sont souvent utilisés pour protéger les circuits intégrés contre les décharges électrostatiques, et forment ainsi partie des composants que le concepteur peut inclure dans un circuit intégré. Il est alors souhaitable que le comportement électrique de ces thyristors puisse être simulé, comme pour les autres composants du circuit, avant de finaliser le circuit pour la production. La simulation d'un thyristor pose des difficultés. En effet, s'agissant d'un composant de protection, il est susceptible d'être soumis à des tensions et courants importants, sortant de la gamme habituelle des autres composants du circuit. Dans la gamme dite « petit signal », c'est-à-dire pour des courants et tensions dans les 10 limites du fonctionnement normal du circuit, le thyristor peut être modélisé par les deux transistors couplés du schéma de la figure 1A. Toutefois, une fois que le thyristor est déclenché, il est susceptible de court-circuiter des bornes à basse impédance ou dériver une surtension vers la masse, provoquant un courant sortant de la gamme petit signal, c'est-à-dire des limites de validité du modèle 15 initial. Dans le modèle petit signal classique d'un transistor bipolaire, le gain chute rapidement lorsque le courant d'injection, ou de collecteur, excède un seuil. Il en résulte que l'auto-maintien du thyristor à l'état conducteur n'est plus assuré au-delà de ce seuil de courant. La figure 2 est un graphe illustrant un exemple d'évolution du courant d'anode IA en 20 fonction de la tension d'anode VA (en supposant la tension de cathode nulle) pour un thyristor en cours de déclenchement. La courbe en pointillés est celle correspondant à un thyristor réel : au déclenchement, la tension d'anode chute rapidement vers une valeur minimale tandis que le courant d'anode augmente peu. Le thyristor se comporte ensuite comme une résistance de faible 25 valeur : la tension d'anode augmente lentement proportionnellement au courant. La courbe en trait plein correspond à un modèle petit signal classique : peu après avoir atteint la tension d'anode minimale, les gains des transistors chutent. On a représenté à droite l'évolution du gain FNPN du transistor NPN. Au départ, le gain est de l'ordre de 3,3. Quand ce gain a chuté à une valeur proche de 1, les transistors ne peuvent plus 30 entretenir mutuellement leur conduction. Le modèle tend alors à se comporter, de façon erronée, comme une résistance de faible valeur en série avec la source de tension alimentant l'anode. L'article ["Characterization and Modeling of SCR from DC down to CDM time domain", Pascal Fonteneau et al., IEW 2008] propose un modèle à deux transistors bipolaires, modifié pour qu'il n'y ait pas de dégradation de gain. Le comportement petit signal de ce modèle est toutefois insatisfaisant. D'autres proposent des modèles « binaires », où on cherche à commuter entre un modèle petit signal et un modèle fort courant, par exemple, les articles [1]["A Novel Physical Model for the SCR ESD Protection Device", Alexandru Romanescu et al., Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD) 2010] et [2]["Scalable Modeling Studies on the SCR ESD Protection Device", Alexandru Romanescu et al., EOS/ESD Symposium, 2011 33rd]. La figure 3 représente schématiquement des éléments de base d'un modèle tel que décrit dans les articles Romanescu susmentionnés. Entre l'anode A et la cathode C, on trouve successivement une résistance d'anode RA, une diode anode-caisson N DANW dans le sens passant (pour un courant qui circulerait de l'anode vers la cathode), une diode caisson N-caisson P DNWPW dans le sens bloqué, une diode caisson P-cathode Dpwc dans le sens passant, et une résistance de cathode RC. Entre l'anode A et la borne de commande basse Pw, on trouve successivement la résistance RA, une source de courant ITp, et une résistance 12cTp. Entre la borne de commande haute Nw et la cathode C, on trouve successivement, une résistance Rcrn, une source de courant ITn et la résistance RC. Une résistance variable RBp relie la cathode de la diode DANW à la résistance Rcrn. Une résistance variable Rpn relie l'anode de la diode Dpwc à la résistance RcTp. Une source de courant Ibk est reliée en parallèle sur la diode DNWPW. Sauf pour les diodes, la figure 3 utilise les mêmes notations que l'article [2], de sorte qu'on pourra se référer directement aux équations de cet article pour de plus amples détails sur le comportement du modèle. L'article [2] prévoit en fait deux diodes en parallèle pour chaque diode de la figure 3, à savoir des diodes notées IBFp et IREp pour la diode DANW, des diodes notées IBC et IRC pour la diode DNWPW, et des diodes notées IBFn et IREn pour la diode Dpwc. Les diodes modélisent les jonctions PN de la structure de la figure 1B. La fonction amplificatrice de courant des transistors bipolaires est modélisée par des équations régissant les sources de courant ITp et ITn, basées sur les équations de Gummel-Poon. Dans ces équations, on a introduit des fonctions modificatrices, notées HCCFn pour le transistor NPN et HCCFp pour le transistor PNP. Chacune des fonctions HCCF est ajustée pour commuter le gain vers une valeur plus élevée au moment où celui-ci atteint une valeur trop faible pour entretenir la conduction du thyristor. Cette approche nécessite la définition de nombreux nouveaux paramètres qui n'ont aucune signification physique, par exemple le seuil, la pente, et l'amplitude de la commutation de gain. Ces paramètres doivent être ajustés de manière empirique, au cas par cas. La commutation introduisant en outre une discontinuité, les simulations utilisant ce type de modèle peuvent présenter des problèmes de convergence. Résumé de l'invention On souhaite donc disposer d'un modèle de simulation de thyristor valide sur une large 10 gamme de courants et qui soit simple à mettre en oeuvre. On souhaite en outre que le modèle présente peu de problèmes de convergence. On tend à satisfaire ce besoin en prévoyant un procédé de simulation électrique d'un circuit intégré incorporant des thyristors, utilisant un modèle des thyristor comprenant un transistor bipolaire NPN dont l'émetteur forme la cathode du thyristor et la base 15 forme une borne de commande basse du thyristor ; et un transistor bipolaire PNP dont l'émetteur forme l'anode du thyristor et la base forme une borne de commande haute du thyristor, le collecteur du transistor PNP étant relié à la borne de commande basse et le collecteur du transistor NPN étant relié à la borne de commande haute. Les modèles de transistor sont configurés pour présenter un comportement petit signal sur toute la 20 gamme des courants d'anode du thyristor, d'où il résulte que les modèles de transistor présentent une chute de gain lorsque le courant d'anode sort de la gamme petit signal. Le modèle de thyristor comprend une première source de courant de compensation connectée entre émetteur et collecteur du transistor NPN, et une deuxième source de courant de compensation connectée entre émetteur et collecteur du transistor PNP. Les 25 lois de variation des sources de courant de compensation sont choisies de manière que le courant des sources croisse continument en fonction des tensions de polarisation directe de jonctions base-émetteur des deux transistors, avec une pente croissante telle que l'état du thyristor reste stable lorsque le gain des transistors chute. Selon un mode de mise en oeuvre, les lois de variation des sources de courant 30 correspondent à des équations traduisant l'évolution d'un courant de recombinaison. Selon un mode de mise en oeuvre, les équations traduisant l'évolution du courant de recombinaison sont utilisées avec, comme variable, une combinaison linéaire des tensions VANw et VPwC, où VANw est la tension aux bornes de la jonction émetteur-base du transistor PNP, et Vpwc est la tension aux bornes de la jonction base-émetteur du transistor NPN. Selon un mode de mise en oeuvre, la variable est la moyenne des tensions VANW et VPwC. Description sommaire des dessins Des modes de réalisation seront exposés dans la description suivante, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : - les figures lA et 1B, précédemment décrites, représentent respectivement un schéma électrique équivalent d'un thyristor et une réalisation en semiconducteurs d'un thyristor ; - la figure 2, précédemment décrite, représente un exemple de caractéristiques d'un thyristor réel et d'un thyristor simulé selon un modèle petit signal ; - la figure 3 représente un exemple de modèle de simulation classique d'un thyristor ; - la figure 4 représente un mode de réalisation optimisé de modèle de simulation de thyristor ; et - la figure 5 est un graphe illustrant le fonctionnement du modèle de la figure 4. Description d'un mode de réalisation préféré de l'invention Afin d'optimiser un modèle de simulation de thyristor, on propose ici de compenser la chute des gains des transistors bipolaires d'un modèle petit signal classique par des 20 courants de compensation qui viennent s'ajouter aux courants de collecteur des transistors. La figure 4 représente schématiquement un exemple permettant de réaliser cela. Dans un modèle petit signal classique du type de la figure 3, une source de courant IRpw est connectée entre les anodes des diodes DANW et DNWPW, correspondant respectivement à 25 l'émetteur et au collecteur du transistor PNP du circuit équivalent. Une source de courant IRNw est connectée entre les cathodes des diodes DNWPW et Dpwc, correspondant respectivement au collecteur et à l'émetteur du transistor NPN du circuit équivalent. Le sens positif du courant de toutes les sources de courant dans la figure 4 est du haut vers le bas. Les sources de courant ITp et ITn de la figure 3, modélisant la fonction amplificatrice des transistors NPN et PNP, ont ici été renommées ITApw et ITNwc. En effet, contrairement au modèle décrit en relation avec la figure 3, ces sources de courant sont conformes à des équations classiques, c'est-à-dire qu'elles ne comportent pas de fonctions modificatrices du gain. La loi de variation de chacune des sources de courant de compensation est choisie de manière que le courant de la source croisse continument en fonction des tensions de polarisation directe des jonctions DANw et DNWPW, c'est-à-dire que le courant ne présente pas d'échelon plus ou moins abrupt lié à une commutation. Cela permet notamment d'assurer la convergence des simulations. Ainsi, cette loi de variation agit également dans la plage petit signal. Pour qu'elle ne fausse pas le comportement petit signal du modèle, la loi est de préférence choisie pour fournir un courant de compensation significatif uniquement lorsque les deux jonctions DANw et DNWPW sont passantes. Ainsi, le courant de compensation reste négligeable sur la plage petit signal où une seule des deux jonctions est passante. La loi de variation est finalement telle que le courant de compensation atteigne une valeur suffisante pour maintenir le thyristor dans son état conducteur lorsque le gain des transistors chute. Une loi pouvant satisfaire ces contraintes est une fonction ayant une pente continument croissante en fonction des tensions des jonctions DANw et DNWPW, comme une partie 20 croissante d'un polynôme de degré supérieur ou égal à 2. Les coefficients du polynôme représentent toutefois autant de paramètres qu'il faut ajuster de manière empirique. Pour réduire le nombre de paramètres, on préfère utiliser une loi qui soit représentative d'un phénomène physique réel, ce qui permettra d'utiliser des paramètres connus. On peut pour cela choisir la loi régissant le phénomène de recombinaison de porteurs dans 25 une jonction PN, une loi exponentielle. Ce phénomène, dans la jonction entre les caissons Nwell et Pwell, qui regroupe les deux liaisons base-collecteur entre les transistors NPN et PNP, est d'ailleurs une des origines des erreurs à courant élevé du modèle petit signal classique. Il est donc judicieux de compenser ces erreurs par un phénomène de même nature que celui qui est à leur 30 origine. Le courant direct dans une jonction PN, par exemple la diode DANw qui est la jonction émetteur-base du transistor bipolaire PNP, s'exprime par l'équation de Shockley : V is(euT - Où V est la tension de polarisation directe de la jonction, UT la tension thermique (de l'ordre de 26 mV), et is le courant de saturation de fuite de la jonction (de l'ordre de 10- 17 A). De la même façon, le courant de recombinaison de cette jonction s'exprime par : V IR = SR( NR.UT - 1) Où isR est le courant de saturation de recombinaison (de l'ordre de 1000 fois supérieur au courant is), et NR le coefficient de recombinaison de la jonction, compris entre 1,5 et 2,5. Le courant collecteur d'un transistor bipolaire en polarisation directe est quant à lui défini par : 1TF = qB Où qB est la charge de base normalisée du transistor bipolaire, responsable de la chute du gain, et In, le courant de transport direct tel que : V 'TF = iSTF(eUT Où V est la tension de polarisation directe de la jonction base-émetteur (NPN) ou émetteur base (PNP), isTF le courant de saturation de transport direct (de l'ordre de 10-17 A). En partant de cette base, on peut exprimer les courants de compensation par : IRN, = IRpw = ( VANw VPwC iSRNw(e NNw.uT ^ Npw.uT) _ VANw VPwC iSRPw(e(NNw.uT ^ Npw.uT) _ 1) Où VANw est la tension aux bornes de la diode DANw, en fait la tension émetteur-base du transistor PNP, et Vpwc la tension aux bornes de la diode Dpwc, en fait la tension base-émetteur du transistor NPN. Dans une version simplifiée, qui fournit des résultats tout aussi satisfaisants, on peut 20 supposer que les coefficients NNw et Npw sont égaux à 2, et que les courants de saturation des sources de courant de compensation sont égaux aux courants de saturation de transport direct des transistors bipolaires, auquel cas on a : IRN, = IRPw = (VANw+VPwc iSTF PNP(e ZUT ) - 1) VANw+17Pwc iSTF NPN(e( 2UT ) - 1) Où ISTF_PNp est le courant de saturation de transport direct du transistor bipolaire PNP et IsTp_pNp le courant de saturation de transport direct du transistor bipolaire NPN. Les termes « -1 » peuvent la plupart du temps être négligés. Ainsi, lorsque les deux jonctions DANw et DNWPW sont passantes, le courant de compensation suit la même croissance et la même intensité que le courant de transport bipolaire alors que le courant collecteur du transistor bipolaire, et donc le gain du transistor bipolaire, est dégradé. A bas courant, lorsque qu'un seul transistor bipolaire est passant, le courant de compensation suit la même croissance qu'un courant de recombinaison mais à une intensité beaucoup plus faible (de l'ordre de 1000 fois inférieur au courant de recombinaison d'une jonction). Ainsi, le courant de compensation reste négligeable sur la plage petit signal. En établissant de telles lois de variation, on n'utilise aucun paramètre qui ne soit déjà utilisé dans le modèle petit signal classique. La figure 5 est un graphe illustrant l'évolution des gains des transistors NPN et PNP (respectivement 13NpN et 13pNp) et des courants de compensation en fonction du courant d'anode IA, dans les mêmes conditions que le graphe de la figure 2. On remarque que les gains commencent à chuter dès un courant d'anode de 0,1 A, correspondant dans ce contexte à la limite supérieure de la plage petit signal. Dans cette zone, les courants de compensation commencent à devenir significatifs et à fournir le différentiel de courant perdu par la diminution des gains. Comme l'illustrait la figure 2, lorsque le gain du transistor NPN se rapproche de 1, 25 autour de 0,4 A de courant d'anode, le courant n'était pas suffisant pour l'auto-maintien du thyristor à l'état conducteur. Ici, les courants de compensation fournissent environ la moitié du courant d'anode, tandis que les transistors fournissent le reste. Les transistors se maintiennent à l'état conducteur, et le manque de courant dû à la chute de leurs gains est fourni par les sources de courant de compensation. On parvient ainsi à se rapprocher de manière satisfaisante, pour les courants élevés, de la caractéristique du thyristor réel représentée en pointillés à la figure 2.5 REVENDICATIONS1. Procédé de simulation électrique d'un circuit intégré incorporant des thyristors, utilisant un modèle de thyristor comprenant : - un transistor bipolaire NPN dont l'émetteur forme la cathode (C) du thyristor et la base forme une borne de commande basse (Pw) du thyristor ; et - un transistor bipolaire PNP dont l'émetteur forme l'anode (A) du thyristor et la base forme une borne de commande haute (Nw) du thyristor, le collecteur du transistor PNP étant relié à la borne de commande basse (Pw) et le collecteur du transistor NPN étant relié à la borne de commande haute (Nw) ; caractérisé en ce que les modèles de transistor sont configurés pour présenter un comportement petit signal sur toute la gamme des courants d'anode du thyristor, d'où il résulte que les modèles de transistor présentent une chute de gain lorsque le courant d'anode sort de la gamme petit signal, et en ce que le modèle de thyristor comprend : - une première source de courant de compensation (IRNw) connectée entre émetteur et collecteur du transistor NPN ; et - une deuxième source de courant de compensation (IRpw) connectée entre émetteur et collecteur du transistor PNP ; les lois de variation des sources de courant de compensation étant choisies de manière que le courant des sources croisse continument en fonction des tensions de polarisation directe de jonctions base-émetteur des deux transistors, avec une pente croissante telle que l'état du thyristor reste stable lorsque le gain des transistors chute. 2. Procédé selon la revendication 1, dans lequel les lois de variation des sources de courant correspondent à des équations traduisant l'évolution d'un courant de recombinaison. 3. Procédé selon la revendication 2, dans lequel les équations traduisant l'évolution du courant de recombinaison sont utilisées avec, comme variable, une combinaison linéaire des tensions VANw et VPwC, où VANw est la tension aux bornes de la jonction émetteur-base du transistor PNP, et Vpwc est la tension aux bornes de la jonction base-émetteur du transistor NPN. 4. Procédé selon la revendication 3, dans lequel la variable est la moyenne des tensions VANw et VPwC- 5. Modèle de simulation du comportement électrique d'un thyristor comprenant : - un modèle de transistor bipolaire NPN dont l'émetteur forme la cathode (C) du thyristor et la base forme une borne de commande basse (Pw) du thyristor ; et - un modèle de transistor bipolaire PNP dont l'émetteur forme l'anode (A) du thyristor et la base forme une borne de commande haute (Nw) du thyristor, le collecteur du transistor PNP étant relié à la borne de commande basse (Pw) et le collecteur du transistor NPN étant relié à la borne de commande haute (Nw) ; caractérisé en ce que les modèles de transistor sont configurés pour présenter un comportement petit signal sur toute la gamme des courants d'anode du thyristor, d'où il résulte que les modèles de transistor présentent une chute de gain lorsque le courant d'anode sort de la gamme petit signal, et en ce que le modèle de thyristor comprend : - une première source de courant de compensation (IRNw) connectée entre émetteur et collecteur du transistor NPN ; et - une deuxième source de courant de compensation (IRpw) connectée entre émetteur et collecteur du transistor PNP ; les lois de variation des sources de courant de compensation étant choisies de manière que le courant des sources croisse continument en fonction des tensions de polarisation directe de jonctions base-émetteur des deux transistors, avec une pente croissante telle que l'état du thyristor reste stable lorsque le gain des transistors chute. 6. Modèle selon la revendication 5, dans lequel les lois de variation des sources de courant correspondent à des équations traduisant l'évolution d'un courant de recombinaison. 7. Modèle selon la revendication 6 dans lequel les équations traduisant l'évolution du courant de recombinaison sont utilisées avec, comme variable, une combinaison linéaire des tensions VANw et VPwC, où VANw est la tension aux bornes de la jonctionémetteur-base du transistor PNP, et Vpwc est la tension aux bornes de la jonction base-émetteur du transistor NPN. 8. Modèle selon la revendication 7, dans lequel la variable est la moyenne des tensions VANw et VPwC-