FR 2978591 A1 20130201 FR 1202102 A 20120725 MEMOIRE ET PROCEDE DE PROGRAMMATION DE CELLULES DE MEMOIRE DOMAINE TECHNIQUE La présente demande se rapporte à une mémoire et à 5 des procédés de programmation de cellules de mémoire. ARRIERE-PLAN Lorsque l'on programme des cellules NVM (mémoire rémanente) en utilisant une injection de porteurs chauds, il faut des courants relativement intenses à partir d'une 10 tension qui est plus haute que la tension de noyau. Ce courant de programmation est fourni normalement par une pompe de charge qui produit une tension plus haute à partir de la tension de noyau du système. En raison d'une capacité d'attaque par un courant 15 limitée de la pompe de charge, on peut écrire en parallèle dans un nombre limité de cellules NVM (par exemple, 8 cellules de mémoire sélectionnées en parallèle). Programmer plus de cellules exige une opération d'écriture séquentielle, qui demande 20 relativement beaucoup de temps pour être exécutée. Pour obtenir une capacité de traitement en parallèle plus grande, la pompe de charge et ses trajets associés dans la matrice de mémoire devraient être conçus pour des courants plus intenses, ce qui augmente la surface de la 25 puce et la consommation de courant de la puce. RE SUME La présente invention concerne une mémoire caractérisée en ce qu'elle comprend une cellule de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne, un élément d'accumulation d'énergie configuré pour prendre en charge une programmation de la cellule de mémoire, l'élément d'accumulation d'énergie étant relié à la première borne, une alimentation en énergie reliée à l'élément d'accumulation d'énergie et une unité de commande configurée pour activer l'alimentation en énergie et pour mettre le canal de la cellule de mémoire dans un état non-conducteur pour alimenter l'élément d'accumulation d'énergie et pour mettre ensuite le canal de la cellule de mémoire dans un état conducteur pour programmer la cellule de mémoire sur la base de l'énergie accumulée dans l'élément d'accumulation d'énergie. De préférence : - l'élément d'accumulation d'énergie est une capacité de prise en charge d'une programmation reliée à la première borne, l'alimentation en énergie étant un fournisseur de charges relié à la capacité de prise en charge d'une programmation et l'unité de commande étant configurée pour activer le fournisseur de charges et pour mettre le canal de la cellule de mémoire dans l'état non-conducteur pour charger la capacité de prise en charge d'une programmation et pour ensuite mettre le canal de la cellule de mémoire dans l'état conducteur pour programmer la cellule de mémoire sur la base de la charge accumulée dans la capacité de prise en charge d'une programmation ; - la mémoire comprend une ligne de bit reliée à la première borne, l'élément d'accumulation d'énergie étant formée, au moins en partie, par une capacité de la ligne de bit ; - la mémoire comprend, en outre, une ligne de bit reliée à la première borne de la cellule de mémoire et une capacité supplémentaire reliée à la première borne, l'élément d'accumulation d'énergie étant formé par une capacité de la ligne de bit et par la capacité supplémentaire ; l'unité de commande est configurée pour mettre le canal de la cellule de mémoire dans l'état conducteur après qu'une énergie de. l'élément d'accumulation d'énergie a atteint au moins 80 % d'une capacité d'accumulation d'énergie de l'élément d'accumulation d'énergie ; - la cellule de mémoire comprend un élément de sélection et l'unité de commande est configurée pour transformer en rampe un signal à l'élément de sélection allant d'un premier niveau de signal à un deuxième niveau de signal pour mettre le canal dans l'état conducteur ; - la cellule de mémoire comprend une borne de commande et l'unité de commande est configurée pour appliquer simultanément une tension à la borne de commande et pour transformer en rampe le signal à l'élément de sélection allant du premier niveau de signal au deuxième niveau de signal pour mettre le canal dans l'état conducteur ; - l'unité de commande est configurée pour désactiver l'alimentation en énergie après avoir alimenté l'élément d'accumulation d'énergie, de manière à ce que, pendant la programmation de la cellule de mémoire, l'alimentation en énergie soit désactivée ; - l'alimentation en énergie est reliée à l'élément d'accumulation d'énergie par un commutateur et l'unité de commande est configurée pour découpler l'alimentation en énergie de l'élément d'accumulation d'énergie après avoir alimenté l'élément d'accumulation en énergie, de manière à ce que, pendant la programmation de la cellule de mémoire, l'alimentation en énergie soit découplée de l'élément d'accumulation d'énergie ; - l'unité de commande est configurée pour maintenir l'alimentation en énergie active et reliée à l'élément d'accumulation d'énergie pendant la programmation de la cellule de mémoire ; - la mémoire est configurée pour mémoriser plus de deux états d'information différents dans la cellule de mémoire et l'unité de commande est configurée pour faire varier un paramètre d'alimentation pour alimenter l'élément d'accumulation d'énergie par l'alimentation en énergie pendant l'état non-conducteur du canal en fonction d'un état d'information à mémoriser sur la cellule de mémoire - l'unité de commande est configurée pour faire varier une durée d'alimentation pour alimenter l'élément d'accumulation d'énergie en fonction de l'état d'information à mémoriser sur la cellule de mémoire ; - la cellule de mémoire est configurée pour mémoriser plus de deux états d'information différents dans la cellule de mémoire et l'unité de commande est configurée pour faire varier un paramètre de rampe pour transformer en rampe le signal à l'élément de sélection en fonction de l'état d'information à mémoriser sur la cellule de mémoire ; - la mémoire est une mémoire rémanente ; - la mémoire comprend, en outre, une structure de transistor ayant une région de source, une région de drain et une région de canal, dans laquelle la première borne de la cellule de mémoire est formée par la région de drain, la deuxième borne de la cellule de mémoire est formée par la région de source et le canal de la cellule de mémoire est formé par la région de canal ; et - la cellule de mémoire est une polycellule triple ou une cellule ETOX. L'invention vise aussi une mémoire caractérisée en ce qu'elle comprend une pluralité de cellules de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne, une pluralité de capacités prenant en charge une programmation, une capacité prenant en charge une programmation de la pluralité des capacités prenant en charge une programmation étant reliée à une première borne d'une cellule de mémoire de la pluralité de cellules de mémoire, un fournisseur de charges relié à la pluralité de capacités prenant en charge une programmation et une unité de commande configurée pour activer le fournisseur de charges et pour mettre les canaux de la pluralité de cellules de mémoire dans un état non-conducteur pour charger les capacités prenant en charge une programmation reliée au fournisseur de charges et pour mettre ensuite les canaux de la pluralité de cellules de mémoire dans un état conducteur pour programmer la pluralité de cellules de mémoire sur la base des charges accumulées dans la pluralité des capacités prenant en charge une programmation. De préférence : - le fournisseur de charges est relié à la pluralité de capacités prenant en charge une programmation par une pluralité de commutateurs et l'unité de commande est configurée pour découpler une première capacité prenant en charge une programmation reliée à une première borne d'une première cellule de mémoire, qui ne doit pas être programmée, du fournisseur de charges, de manière à ce que la première capacité prenant en charge une programmation ne soit pas chargée pendant l'état non-conducteur du canal de la première cellule de mémoire ; - l'unité de commande est configurée pour décharger une première capacité prenant en charge une programmation reliée à une première borne d'une première cellule de mémoire, qui ne doit pas être programmée, avant de mettre un canal de la première cellule de mémoire dans l'état conducteur ; - la mémoire comprend, en outre, une ligne de mot reliée à la pluralité de cellules de mémoire et l'unité de commande est configurée pour appliquer une tension à la ligne de mot pour mettre les canaux de la pluralité de cellules de mémoire dans l'état conducteur ; et - chacune des cellules de mémoire comprend une grille de sélection, dans laquelle la mémoire comprend, en outre, une ligne de sélection reliée aux grilles de sélection de la pluralité de cellules de mémoire et dans laquelle l'unité de commande est configurée pour transformer en rampe une tension à la ligne de sélection allant d'une première tension de ligne de sélection à une deuxième tension de ligne de tension pour mettre des canaux de cellules de mémoire dans l'état conducteur. L'invention a aussi pour objet une mémoire, caractérisée en ce qu'elle comprend une cellule de mémoire comprenant une première borne, une deuxième borne, un canal s'étendant de la première borne à la deuxième borne, une grille de commande, une grille flottante disposée entre le canal et la grille de commande et une grille de sélection disposée au voisinage du canal, une capacité prenant en charge une programmation reliée à la première borne et étant formée, au moins en partie, par une capacité d'une ligne de bit de la mémoire reliée à la première borne, une pompe de charge reliée à la capacité prenant en charge une programmation et une unité de commande configurée pour activer la pompe de charge et pour mettre le canal de la cellule de mémoire dans un état non-conducteur pour charger la capacité prenant en charge une programmation et, après qu'une tension à la capacité prenant en charge une programmation a atteint au moins 80 % de sa tension maximum, pour mettre ensuite le canal de la cellule de mémoire dans un état conducteur, au moyen d'une tension à la grille de commande de la cellule de mémoire et en transformant en rampe une tension à la grille de sélection de la cellule de mémoire allant d'une première tension de grille de sélection à une deuxième tension de grille de sélection pour programmer la cellule de mémoire en chargeant la grille flottante de la cellule de mémoire en utilisant une injection de porteurs sur la base de la charge accumulée dans la capacité prenant en charge une programmation. L'invention a aussi pour objet une mémoire, caractérisée en ce qu'elle comprend une pluralité de lignes de mot, une pluralité de lignes de sélection, une pluralité de lignes de bit, une pluralité de capacités prenant en charge une programmation, chaque capacité prenant en charge une programmation étant formée, au moins en partie, par une capacité d'une ligne de bit de la pluralité de lignes de bit, une pluralité de cellules de mémoire, chaque cellule de mémoire comprenant une première borne, une deuxième borne, un canal s'étendant entre la première borne et la deuxième borne, une grille de commande, une grille flottante disposée entre le canal et la grille de commande et une grille de sélection disposée au voisinage du canal, dans laquelle une grille de commande de la cellule de mémoire de la pluralité de cellules de mémoire est reliée à une ligne de mot de la pluralité de lignes de mot, une grille de sélection de la cellule de mémoire est reliée à une ligne de sélection de la pluralité de lignes de sélection et une première borne de la cellule de mémoire est reliée à une ligne de bit de la pluralité de lignes de bit, une pompe de charge reliée aux capacités prenant en charge une programmation par une pluralité de commutateurs et une unité de commande configurée pour activer la pompe de charge et pour mettre les canaux de la pluralité de cellules de mémoire dans un état non-conducteur pour charger les capacités prenant en charge une programmation reliées à la pompe de charge, et, après que des tensions aux capacités prenant en charge une programmation reliées à la pompe de charge ont atteint au moins 80 % de leur tension maximum, pour mettre ensuite des canaux de cellules de mémoire qui sont reliés à une première ligne de mot et à une première ligne de sélection dans un état conducteur au moyen d'une tension à la première ligne de mot et en transformant en rampe une tension à la première ligne de sélection en allant d'une première tension de ligne de sélection à une deuxième tension de ligne de sélection pour programmer les cellules de mémoire reliées à la première ligne de mot et à la première ligne de sélection en chargeant les grilles flottantes des cellules de mémoire reliées à la première ligne de mot et à la première ligne de sélection en utilisant une injection de porteurs sur la base des charges accumulées dans les capacités prenant en charge une programmation. L'invention a aussi pour objet un procédé de programmation d'une cellule de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne, caractérisé en ce que l'on active une alimentation en énergie reliée à un élément d'accumulation d'énergie configuré pour prendre en charge une programmation de la cellule de mémoire, l'élément d'accumulation d'énergie étant relié à la première borne, et on met le canal de la cellule de mémoire dans un état non-conducteur pour alimenter l'élément d'alimentation en énergie et l'on met ensuite le canal de la cellule de mémoire dans un état conducteur pour programmer la cellule de mémoire sur la base de l'énergie accumulée dans l'élément d'accumulation d'énergie. L'invention a aussi pour objet un procédé de programmation d'une pluralité de cellules de mémoire, comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne, caractérisé en ce que l'on active un fournisseur de charges et on met les canaux de la pluralité de cellules de mémoire dans un état non-conducteur pour charger une pluralité de capacités prenant en charge une programmation reliée au fournisseur de charges, une capacité prenant en charge une programmation de la pluralité de capacités prenant en charge une programmation étant reliée à une première borne d'une cellule de mémoire de la pluralité de cellules de mémoire et l'on met ensuite les canaux de la pluralité de cellules de mémoire dans un état conducteur pour programmer la pluralité de cellules de mémoire sur la base des charges accumulées dans la pluralité de capacités prenant en charge une programmation. L'invention a enfin pour objet un programme informatique pour effectuer les procédés suivant l'invention. DESCRIPTION SUCCINCTE DES DESSINS Les éléments des dessins ne sont pas nécessairement à l'échelle les uns par rapport aux autres. De mêmes repères désignent des parties semblables qui se correspondent. Des caractéristiques des divers modes de réalisation illustrés peuvent être combinées, à moins de s'exclure. Des modes de réalisation sont représentés aux dessins et sont détaillés dans la description qui va suivre. La figure 1 est un schéma fonctionnel d'une mémoire suivant un mode de réalisation. La figure 2 est un schéma fonctionnel d'une mémoire suivant un autre mode de réalisation. Les figures 3a à 3c illustrent des possibilités différentes de mise en oeuvre d'un élément d'accumulation d'énergie suivant des modes de réalisation de l'invention. La figure 4a représente deux graphiques pour visualiser des tensions aux cellules de mémoire d'une mémoire suivant un mode de réalisation pendant un cycle de programmation. La figure 4b représente un graphique visualisant la répartition de la tension de seuil de transistors pour 20 des dimensions de transistor différentes. La figure 5 est un schéma fonctionnel d'une mémoire suivant un autre mode de réalisation. La figure 6 est un organigramme d'un procédé de programmation d'une cellule de mémoire suivant un mode de 25 réalisation. La figure 7 est un organigramme d'un procédé de programmation d'une pluralité de cellules de mémoire suivant un mode de réalisation. DESCRIPTION DETAILLEE 30 Dans la présente demande, la signification du mot "relié" a le sens d'une liaison directe à petite impédance et d'une liaison indirecte ayant un ou plusieurs éléments intermédiaires, de manière à ce qu'un signal à un deuxième noeud soit dépendant d'un signal à un premier noeud, qui est relié au deuxième noeud. En d'autres termes, d'autres éléments, en particulier des éléments de commutation (comme des transistors) ou des attaqueurs, peuvent être placés entre deux éléments reliés. Entre deux éléments reliés, on peut placer un élément supplémentaire, mais il n'est pas nécessaire de le faire, de sorte de deux éléments reliés peuvent être reliés directement (en utilisant une liaison à impédance petite, comme un fil ou une piste ou un trajet de conducteur). La figure 1 est un schéma fonctionnel d'une mémoire 100 suivant un mode de réalisation. La mémoire 100 comprend une cellule 102 de mémoire, un élément 104 d'accumulation d'énergie, une alimentation 106 d'énergie et une unité 108 de commande. La cellule 102 de mémoire a une première borne 110, une deuxième borne 112 et un canal 114 s'étendant entre la première borne 110 et la deuxième borne 112. L'élément 104 d'accumulation d'énergie, qui est utilisé pour prendre en charge une programmation de la cellule 102 de mémoire, est relié (en permanence) à la première borne 110 de la cellule 102 de mémoire. L'alimentation 106 en énergie est reliée à l'élément 104 d'accumulation d'énergie. Comme on peut le voir à la figure 1, l'alimentation 106 en énergie peut être reliée à l'élément 104 d'accumulation d'énergie par un commutateur 116. Suivant d'autres modes de réalisation, l'alimentation 106 en énergie peut être reliée en permanence à l'élément 104 d'accumulation d'énergie. L'unité 108 de commande est configurée pour activer l'alimentation 106 en énergie et pour mettre le canal 114 de la cellule 102 de mémoire dans un état non-conducteur pour alimenter l'élément 104 d'accumulation d'énergie (par exemple, en fournissant de l'énergie à l'élément 104 d'accumulation d'énergie) et pour ensuite (après que l'élément 104 d'accumulation d'énergie a été alimenté) mettre le canal 114 de la cellule 102 de mémoire dans un état conducteur pour programmer la cellule 102 de mémoire sur la base de l'énergie accumulée dans l'élément 104 d'accumulation d'énergie (ce que l'on appelle une programmation par à-coup). Comme décrit dans l'introduction de la demande, un problème des mémoires connues réside dans la capacité limité d'attaque du courant d'une pompe de charge, de sorte que l'on ne peut écrire que dans un nombre limité de cellules de mémoire en parallèle. La mémoire 100 et d'autres modes de réalisation décrits dans le présent mémoire résolvent ce problème en alimentant l'élément 104 d'accumulation d'énergie dans un état non-conducteur du canal 114 de la cellule 102 de mémoire et en mettant, après que l'élément 104 d'accumulation d'énergie est alimenté, le canal 114 de la cellule 102 de mémoire dans un état conducteur, de manière à ce que le courant de programmation nécessaire pour la cellule 102 de mémoire soit fourni (principalement) à partir de l'énergie accumulée dans l'élément 104 d'accumulation d'énergie et seulement en partie (ou même pas du tout) à partir de l'alimentation 106 en énergie. En alimentant l'élément 104 d'accumulation d'énergie avant que le canal 114 soit mis dans l'état conducteur, on peut apporter une grande quantité d'énergie à l'élément 104 d'accumulation d'énergie suffisante pour programmer le canal 114 à la cellule 102 de mémoire. Cela est particulièrement avantageux dans des mémoires comprenant une pluralité de cellules de mémoire, dans lesquelles pour chaque cellule de mémoire un élément d'accumulation d'énergie associé est alimenté avant que les canaux des cellules de mémoire soit mis dans l'état conducteur. La capacité d'attaque de l'alimentation 106 en énergie n'est plus le facteur limitatif pour le nombre de cellules de mémoire qui peuvent être programmée en parallèle, puisque le courant de programmation nécessaire est principalement (ou complètement) fourni à partir de l'énergie accumulée dans les éléments d'accumulation d'énergie des cellules de mémoire. On peut ainsi programmer un grand nombre de cellules de mémoire en parallèle, ce qui permet une programmation plus rapide d'une mémoire comprenant une pluralité de cellules de mémoire. Suivant certains modes de réalisation, la mémoire 100 peut être une mémoire programmable une seule fois (telle qu'un fusible) ou une mémoire reprogrammable. En outre, la mémoire 100 peut être une mémoire rémanente, c'est-à-dire que la cellule 102 de mémoire est une cellule de mémoire rémanente. Suivant certains modes de réalisation, la mémoire 100 peut comprendre une ligne de bit reliée à la première borne 110. La ligne de bit de la mémoire 100 peut être utilisée pour adresser une certaine cellule de mémoire (par exemple, en liaison avec une ligne de mot) de la mémoire 100. Une ligne de bit de ce genre est normalement reliée à une pluralité de cellules de mémoire (par exemple, une pluralité de cellules 102 de mémoire) de la mémoire 100 et a donc une longueur significative et comme chaque conducteur a une certaine capacité parasite a aussi une certaine capacité dénommée aussi capacité de ligne de bit. Dans des modes de réalisation décrits dans le présent mémoire, l'élément 104 d'accumulation d'énergie peut être formé, au moins partiellement (ou complètement), par cette capacité de la ligne de bit. L'alimentation 106 en énergie (sous la forme, par exemple, d'une borne de charge) peut être configurée pour charger la capacité de la ligne de bit pendant l'état non-conducteur du canal 114, de manière à mettre une certaine quantité de charges sur la capacité de la ligne de bit, qui ensuite (après que la capacité de la ligne de bit a été chargée) peut être utilisée pendant l'état conducteur du canal 114 pour programmer la cellule 102 de mémoire. En d'autres termes, le courant de programmation nécessaire pour programmer la cellule 102 de mémoire peut être fourni principalement (ou complètement) à partir de la capacité de charge de la ligne de bit reliée à la première borne de la cellule 102 de mémoire. Suivant d'autres modes de réalisation, l'unité 108 de commande peut être configurée pour mettre le canal de la cellule 102 de mémoire dans l'état conducteur après qu'une énergie dans l'élément 104 d'accumulation d'énergie ait atteint au moins 80 % d'une capacité d'accumulation d'énergie de l'élément 104 d'accumulation d'énergie. Cette capacité d'accumulation d'énergie dépend de l'énergie maximum qui peut être fournie par l'alimentation 106 en énergie et également d'une dimension de l'élément 104 d'accumulation d'énergie (par exemple, en fonction d'une inductance et/ou d'une capacité de l'élément 104 d'accumulation d'énergie). En d'autres termes, l'unité 108 de commande peut être configurée pour ne pas mettre le canal 114 dans l'état conducteur avant qu'une quantité substantielle d'énergie soit accumulée dans l'élément 104 d'accumulation d'énergie, quantité suffisante pour programmer la cellule 102 de mémoire. Comme mentionné précédemment, l'élément 104 d'accumulation d'énergie peut être formé par une capacité, par exemple par la capacité de la ligne de bit reliée à la première borne 110 de la cellule 102 de mémoire et/ou par une capacité supplémentaire reliée à la première borne 110. On peut appeler aussi cette capacité capacité de prise en charge d'une programmation. Dans ce cas, l'unité 108 de commande peut être configurée pour mettre le canal 114 de la cellule 102 de mémoire dans l'état conducteur après qu'une tension aux bornes pour prendre en charge un programme a atteint au moins 80 % d'une tension maximum de la capacité pour prendre en charge une programmation. La tension maximum peut être définie par une tension maximum produite par pour (et reliée à la cellule 102 de mémoire) et le canal 114 dans l'état non-conducteur jusqu'à ce qu'une tension aux 15 bornes de la capacité pour prendre en charge un programme est atteinte ou dépasse une certaine tension de seuil correspondant à une quantité de charges qui est suffisante pour programmer la cellule 102 de mémoire. Suivant certains modes de réalisation, l'unité 108 20 de commande peut être configurée pour désactiver l'alimentation 106 en énergie après avoir alimenté l'élément 104 d'accumulation d'énergie, de manière à ce que, pendant la programmation de la cellule 102 de mémoire, l'alimentation 106 en énergie soit désactivée. 25 De plus (supplémentairement à la désactivation de l'alimentation 106 en énergie ou au lieu de la désactivation de l'alimentation 106 en énergie), l'unité 108 de commande peut être configurée pour découpler l'alimentation 106 en énergie (par exemple, en 30 mettant le commutateur 116 dans un état de grande impédance) de l'élément 104 d'accumulation d'énergie après alimentation de l'élément 104 d'accumulation d'énergie, de manière à ce que, pendant la programmation de la cellule 102 de mémoire, l'alimentation 106 en l'alimentation 106 en énergie.. En d'autres termes, l'unité 108 de commande peut maintenir activée l'alimentation être configurée 106 en énergie énergie soit découplée de l'élément 104 d'accumulation d'énergie. En désactivant et/ou en découplant l'alimentation 106 en énergie, on peut obtenir que, pendant la programmation de la cellule 102 de mémoire, le courant de programmation nécessaire le long du canal 104 soit fourni seulement sur la base de l'énergie accumulée dans l'élément 104 d'accumulation d'énergie. Un courant supplémentaire n'est ainsi pas fourni par l'alimentation 106 en énergie pendant la programmation de la cellule 102 de mémoire suivant ces modes de réalisation. Ainsi, en découplant et/ou en désactivant l'alimentation 106 en énergie pendant l'état conducteur du canal 114, une consommation de courant de la mémoire 100 complète pendant la programmation peut être réduite. La consommation de courant pendant une programmation peut ainsi être rendue facilement indépendante de la donnée à programmer sur la cellule 102 de mémoire. En outre, la cadence d'alimentation de l'élément 104 d'accumulation d'énergie peut être constante, indépendamment de la donnée à programmer sur la cellule 102 de mémoire. Cela peut être obtenu, lorsqu'un élément 104 d'accumulation d'énergie d'une première cellule de mémoire, qui ne don pas être programmée dans ce cycle de programmation, est chargé en même temps que d'autres éléments 104 d'accumulation d'énergie d'autres cellules de mémoire qui doivent être programmées dans ce cycle de programmation, et lorsque l'élément 104 d'accumulation d'énergie de la première cellule de mémoire est déchargé avant que les canaux 114 des premières cellules de mémoire et des autres cellules de mémoire soient mis dans l'état conducteur. Une cadence constante de ce genre et un courant constant de ce genre sont avantageux pour des applications critiques du point de vue de la sécurité, puisque aucune information sur la donnée programmée ne fuit à l'extérieur par l'intermédiaire de la cadence ou du courant. Suivant d'autres modes de réalisation, par exemple dans le cas dans lequel l'élément 104 d'accumulation d'énergie n'est pas capable d'accumuler suffisamment d'énergie pour programmer complètement la cellule 102 de mémoire (par exemple, dans le cas de petites mémoires ayant seulement des lignes de bit courtes et donc seulement des capacités de ligne de bit petites), l'unité 108 de commande peut être configurée pour maintenir l'alimentation 106 en énergie active et être reliée à l'élément 104 d'accumulation d'énergie pendant la programmation de la cellule 102 de mémoire. Dans ces cas, le courant de programmation pour la cellule 102 de mémoire est fourni à la fois par l'élément 104 d'accumulation d'énergie et par l'alimentation 116 en énergie. Suivant d'autres modes de réalisation, la mémoire 100 peut être configurée pour mémoriser plus de deux états d'information différents dans la cellule 102 de mémoire. Dans ces modes de réalisation, l'unité 108 de commande peut être configurée pour faire varier un paramètre d'alimentation pour alimenter l'élément 104 d'accumulation d'énergie par l'alimentation 106 en énergie pendant l'état non-conducteur du canal 114 en fonction d'un état d'information à mémoriser sur la cellule 102 de mémoire. Par exemple, l'unité 108 de commande peut être configurée pour modifier une durée d'alimentation de l'élément 104 d'accumulation d'énergie en fonction d'un état d'information à mémoriser sur la cellule 102 de mémoire. L'unité 108 de commande peut être configurée pour faire varier la durée d'alimentation en découplant l'alimentation 106 d'énergie de l'élément 104 d'accumulation d'énergie pendant l'état non-conducteur du canal 114 en mettant le commutateur 116 dans un état de grande impédance. Cela rend possible une programmation différente d'une pluralité de cellules de mémoire de la mémoire 100, puisque chacune de la pluralité des cellules de mémoire de la mémoire 100 peut être reliée à l'alimentation 106 en énergie par une pluralité de commutateurs 116 et l'unité 108 de commande peut mettre des commutateurs 116 différents dans un état de grande impédance après des durées d'alimentation différentes en fonction de l'état d'information à mémoriser sur la cellule de mémoire associée. L'alimentation 106 en énergie peut ainsi rester activée, bien que certains éléments 104 d'accumulation d'énergie associés à un premier groupe de cellules de mémoire sur lesquelles un premier état d'information doit être programmé soient déjà découplés de l'alimentation 106 en énergie, mais d'autres éléments 104 d'accumulation d'énergie associés à un deuxième groupe de cellules de mémoire sur lesquelles un deuxième état d'information doit être programmés sont encore reliés à l'alimentation 106 en énergie. Suivant d'autres modes de réalisation, l'unité 108 de commande peut modifier une tension ou un courant produit par l'alimentation 106 en énergie comme paramètre d'alimentation en fonction de l'état de l'information à mémoriser sur la cellule 102 de mémoire. La figure 2 représente un autre schéma fonctionnel de la mémoire 100 avec une mise en oeuvre possible de la cellule 102 de mémoire. Dans le mode de réalisation représenté à la figure 2, la cellule 102 de mémoire comprend une structure de transistor ayant une région de source, une région de drain et une région de canal. Une première borne 110 de la cellule 102 de mémoire est formée par la région de drain, la région de drain recevant ainsi également le repère 110. La deuxième borne 112 de la cellule de mémoire est formée par la région de source, celle-ci recevant également le repère 112. Le canal 114 de la cellule 102 de mémoire est formé par la région de canal et c'est pourquoi la région de canal reçoit également le repère 114. Comme on peut le voir à la figure 2, l'élément 104 d'accumulation d'énergie (par exemple, une ligne de bit) peut être relié à la région 110 de drain. Dans une application normale, la région 112 de source peut être reliée à une ligne de source de la mémoire 100. En outre, la structure de transistor de la cellule 102 de mémoire comprend un élément 202 de sélection, qui est dans le mode de réalisation de la figure 2 sous la forme d'une grille 202 de sélection. Suivant d'autres modes de réalisation, l'élément 202 de sélection peut comprendre une structure de transistor distincte ou peut être formé d'une structure de transistor distincte, qui peut même être une structure de transistor bipolaire. En outre, la structure de transistor comprend une borne de commande qui est dans le mode de réalisation de la figure 2 formée sous la forme d'une grille 204 de commande. En outre, la structure de transistor comprend une grille 206 flottante. La cellule 102 de mémoire représentée à la figure 2 est ce que l'on appelle une polycellule triple. Néanmoins, suivant d'autres modes de réalisation, la cellule 102 de mémoire peut être aussi une autre cellule de mémoire, par exemple une cellule ETOX (ETOX - EPROM oxyde de tunnel), dans laquelle la grille 202 de sélection peut être omise. La région 110 de drain et la région 112 de source peuvent être des régions très dopées par un premier type de dopage (par exemple, un dopage n ou un dopage p). La région 114 de canal peut être une région faiblement dopée par un deuxième type de dopage (par exemple, un dopage p ou un dopage n). La structure de transistor peut donc être un transistor à canal n ou un transistor à canal p. Suivant d'autres modes de réalisation, la structure de transistor peut être aussi un transistor bipolaire. La grille 202 de sélection est disposée au voisinage 10. de la région 114 de canal et est isolée de la région 114 de canal. En outre, la grille 206 flottante est disposée au voisinage de la région 114 de canal et est proche de la grille 202 de sélection. De plus, la grille 206 flottante est isolée de la grille 202 de sélection et de 15. la région 114 de canal. La grille 204 de commande est disposée à proximité de la grille 206 flottante et en étant proche de la grille 202 de sélection. Dans une direction d'empilement de couches de la cellule 102 de mémoire, la grille 206 flottante et la grille 202 de 20 sélection suivent la région 114 de canal et la grille 204 de commande suit la grille 206 flottante. La grille 204 de commande est isolée de la grille 206 flottante et de la grille 202 de sélection. La grille 206 flottante forme l'élément de mémorisation de 25 la cellule 102 de mémoire, sur lequel de l'information peut être mémorisée d'une manière rémanente. En d'autres termes, un courant de programmation entre la région 110 de drain et la région 112 de source est utilisé pour programmer la grille 206 flottante. L'unité 108 de 30 commande peut être configurée pour mettre le canal 114 de la cellule 102 de mémoire dans l'état conducteur en appliquant des tensions respectives à la grille 202 de sélection et à la grille 204 de commande. Si, dans l'état conducteur du canal 114, suffisamment d'énergie est accumulée dans l'élément 104 d'accumulation d'énergie et donc un courant de programmation suffisant est produit entre la région 110 de drain et la région 112 de source, la grille 206 flottante devient programmée. Le principe de programmation de la grille 206 flottante est dénommé aussi injection de porteurs chauds. Cette injection de porteurs chauds opère au mieux pour la cellule 102 de mémoire lorsqu'elle est polarisée vers sa région de sous-seuil. En raison des variations de technologie et de dispositif, chaque cellule de mémoire présente une tension de seuil différente. Les modes de réalisation décrits dans le présent mémoire peuvent résoudre supplémentairement ce problème en polarisant lentement sous forme de rampe la grille 202 de sélection. Chaque cellule 102 de mémoire d'une. pluralité de cellules de mémoire de la mémoire 100 peut ainsi être polarisée jusqu'à la polarisation optimum pendant un court laps de temps avant que l'apparition du courant passant dans la cellule 102 de mémoire décharge l'élément 104 d'accumulation d'énergie (par exemple, la ligne de bit). En d'autres termes, l'unité 108 de commande peut être configurée pour transformer un signal 208 à la grille 202 de sélection en rampe allant d'un premier niveau de signal à un deuxième niveau de signal, pour mettre le canal 114 à l'état conducteur. Suivant d'autres modes de réalisation, l'unité 108 de commande peut être configurée pour mettre une tension à la grille 202 de sélection en rampe allant d'une première tension à une deuxième tension. C'est ainsi, par exemple, que, dans le cas d'une structure de transistor à canal n, l'unité 108 de commande peut être configurée pour mettre la tension à la grille 202 de sélection en rampe en allant d'une première tension minimum de grille de sélection à une tension maximum de grille de sélection. Dans le cas d'une structure de transistor à canal p, l'unité 108 de commande peut être configurée pour mettre la tension à la grille 202 de sélection en rampe en allant d'une tension de grille de sélection maximum à une tension de grille de sélection minimum. Dans le cas de la présente demande, l'expression "mettre en rampe" signifie que des tensions différentes (par exemple, au moins trois tensions) ou des niveaux de signal différents sont appliqués à la grille 202 de sélection. La rampe appliquée à la grille 202 de sélection peut avoir des échelons discrets ou peut être une rampe analogique et peut être monotone. En d'autres termes, l'unité 108 de commande peut être configurée pour alimenter l'élément 104 d'accumulation d'énergie (par exemple, pour charge la capacité de la ligne de bit reliée à la région 110 de drain) jusqu'à une certaine polarisation d'écriture, qui est suffisante pour programmer la cellule 102 de mémoire et pour ensuite (après que l'élément 104 d'accumulation d'énergie est alimenté) charger la grille 202 de sélection de la cellule 102 de mémoire en utilisant une rampe pour atteindre le point de polarisation optimum pour programmer la grille 206 flottante de la cellule 102 de mémoire. En outre, l'unité 108 de commande peut être configurée pour appliquer simultanément un signal 210 (par exemple, une tension) à la grille 204 de commande et pour mettre en rampe le signal 208 à la grille 202 de sélection pour mettre le signal 114 à l'état conducteur. En résumé, une fois que chaque cellule est polarisée jusqu'à son bon point pendant la mise en rampe lente de la polarisation de la ligne de sélection, c'est-à-dire une fois qu'elle a son rendement individuel le meilleur des porteurs chauds, on écrit dans la cellule avec le rendement le meilleur. Ultérieurement, pour des tensions de polarisation de ligne de sélection plus hautes, la cellule a déjà reçue une écriture et la capacité de la ligne de bit est déchargée, mais d'autres cellules peuvent atteindre de bons points à cet instant ultérieur pendant la rampe. Comme mentionné auparavant, la cellule 102 de mémoire peut être configurée pour mémoriser plus de deux états d'information différents dans la cellule de mémoire, ce qui peut être obtenu en apportant une quantité de charge différente à la grille 206 flottante. Comme décrit ci-dessus, l'unité 108 de commande peut modifier un paramètre d'alimentation pour alimenter l'élément 104 d'accumulation d'énergie en fonction de l'état d'information à mémoriser dans la cellule 102 de mémoire. Suivant d'autres modes de réalisation, l'unité 108 de commande peut aussi être configurée pour modifier un paramètre de rampe pour mettre en rampe le signal 208 à la grille 202 de sélection en fonction de l'état d'information à mémoriser dans la cellule de mémoire. En d'autres termes, l'unité 108 de commande peut utiliser des rampes différentes pour des états d'information différents à mémoriser pour la cellule 102 de mémoire. Cela permet de programmer toutes les cellules 102 de mémoire de la mémoire 100 reliées à la même ligne de sélection recevant le même signal 208. En d'autres termes, il est procuré des modes de réalisation d'une programmation à un niveau multiple, dans laquelle on utilise plus de deux niveaux de programmation distincts pour mémoriser plus qu'un bit d'information dans une cellule 102 de mémoire rémanente. Le niveau de chargement de l'élément 104 d'accumulation d'énergie (par exemple, de la ligne de bit) pendant l'état non-conducteur du canal 114 peut dans ce cas être modifié suivant les niveaux de programmation différents visés. En outre (en plus ou au lieu de modifier le paramètre d'alimentation), l'unité 108 de commande peut modifier le paramètre de rampe pour mettre en rampe le signal 208 à la grille 202 de sélection pour mettre le canal 114 de la cellule 102 de mémoire à l'état conducteur. Dans ce qui suit, on représente en se reportant aux figures 3a à 3c des modes de réalisation différents de mise en oeuvre de l'élément 104 d'accumulation d'énergie. La figure 3a représente une première mise en oeuvre possible de l'élément 104 d'accumulation d'énergie. Dans l'exemple représenté à la figure 3a, l'élément 104 d'accumulation d'énergie est formé d'une ligne 104a de bit. Comme mentionné ci-dessus, cette ligne 104a de bit peut être reliée à de premières bornes 110 d'une pluralité de cellules 102a à 102n de mémoire et peut donc avoir une longueur significative et une capacité (parasite) significative. La capacité de la ligne 104 de bit peut être suffisante pour accumuler suffisamment d'énergie pour programmer une cellule 102a à 102n de mémoire de la mémoire (par exemple, de la mémoire 100). L'unité 108 de commande de la mémoire 100 peut mettre les canaux 114 des cellules 102a à 102n de mémoire dans l'état conducteur en appliquant des te~isions suffisantes à des lignes de mot de la mémoire 100. En d'autres termes, la ligne 104a de bit est chargée pour toutes les cellules 102a à 102n de mémoire reliées à la ligne 104a de bit. Après avoir chargé la ligne 104a de bit, l'unité 108 de commande peut mettre l'un des canaux 114 des cellules 102a à 102n de mémoire à l'état conducteur pour programmer la cellule de mémoire des cellules 102a à 102n de mémoire ayant son canal 114 à l'état conducteur. C'est ainsi, par exemple, que l'unité 108 de commande peut mettre le canal 114 d'une première cellule 102a de mémoire des cellules 102a à 102n de mémoire à l'état conducteur en appliquant une tension à une première ligne 302 de mot de la mémoire, la première ligne 302 de mot étant reliée à la première cellule 102a de mémoire. Comme les capacités des lignes de bit de la mémoire 100 peuvent devoir être suffisamment grandes pour accumuler une quantité suffisante de charges pour fournir le courant de programmation, il faut un nombre minimum de lignes de mot, puisque la capacité des capacités de ligne de bit est à l'échelle avec le nombre de lignes de mots, c'est-à-dire que la dimension de la mémoire ne peut pas devenir inférieure à une certaine limite. Sinon, la charge accumulée dans la capacité de la ligne 104a de bit peut ne peut pas être suffisante pour programmer l'une des cellules 102a à 102n de mémoire. Dans ce cas, la programmation par à-coup peut être prise en charge par des capacités supplémentaires. Cela est représenté dans un mode de réalisation à la figure 3b, dans lequel une capacité 104b supplémentaire (prenant de la place) est reliée à la ligne 104a de bit. La ligne 104a de bit et la capacité 104b supplémentaire forment ensemble l'élément 104 d'accumulation d'énergie, qui peut être désigné aussi par capacité prenant en charge une programmation. La fonctionnalité d la combinaison de la ligne 104a de bit et de la capacité 104b supplémentaire est la même qu'à l'exemple de la figure 3b, dans lequel seule la ligne 104a de bit est utilisée comme élément d'accumulation d'énergie. En d'autres termes, pendant que les canaux 114 des cellules 102a à 102n de mémoire sont à l'état non-conducteur, la capacité de la ligne 104a de bit et de la capacité 104b supplémentaire sont chargées par l'alimentation 106 en énergie et ensuite (après que la capacité 104b supplémentaire et que la capacité de la ligne 104a de bit sont chargées) le canal 114 de la première cellule 102a de mémoire des cellules 102a à 102n est mis à l'état de petit impédance (en appliquant, par exemple, une tension à la première ligne 302 de mot) pour programmer la cellule 102a de mémoire sur la base de la charge accumulée dans la capacité 104b supplémentaire et dans la capacité de la ligne 104a de bit. La figure 3c représente un autre mode de réalisation pour une mise en oeuvre de l'élément 104 d'accumulation d'énergie. Dans la figure 3b, l'élément 104 d'accumulation d'énergie est mis en oeuvre par la capacité de la ligne 104a de bit et d'une capacité 104b supplémentaire. Dans ce cas, dans la figure 3c, une inductance 104c est alimentée en énergie par l'alimentation 106 en énergie pendant l'état non-conducteur des canaux 114 des cellules 102a à 102n de mémoire et l'énergie accumulée dans l'inductance 104c et la charge accumulée sur la capacité de la ligne 104 de bit peuvent être utilisées pour programmer une (ou plusieurs) des cellules 102a à 102n de mémoire pendant l'état conducteur de son (de leurs) canal (canaux) 114. La figure 4a représente dans deux graphiques comment on peut effectuer la programmation de cellules de mémoire de la mémoire 100. Le graphique du haut représente la tension VBL aux lignes de bit, chacune reliée à une pluralité de cellules de mémoire (par exemple, les cellules 102a à 102n de mémoire) de la mémoire 100. Les courbes 403a, 403b représentent des tensions à deux lignes de bit différentes, chacune reliée à une pluralité différente de cellules de mémoire, ce qui se produit sur la base du concept de programmation décrit dans le présent mémoire. En tant qu'exemple de comparaison, une courbe 401 représente la tension aux lignes de bit pour une technique de programmation connue. Dans ce qui suit, on décrira le concept de programmation en utilisant la figure 4a. Dans un premier laps de temps (de to à tl), les canaux 114 des cellules 102 de mémoire de la mémoire 100 sont dans l'état non-conducteur. Dans ce premier laps de temps, des éléments 104 d'accumulation d'énergie (par exemple, les capacités de lignes de bit) sont donc chargés en utilisant l'alimentation 106 en énergie. Ceci peut se voir par les courbes 403a, 403b par la tension VBL croissante des lignes de bit. Cette tension VBL des lignes de bit peut dans ce premier laps de temps être la même pour toutes les lignes de bit de la mémoire 100, puisque normalement chaque ligne de bit a la même longueur et donc (au moins à peu près) la même capacité de ligne de bit. Le graphique du bas de la figure 4a montre des tensions aux grilles de commande et aux grilles 204 de sélection des cellules 102 de mémoire de la mémoire 100. On peut voir que, pendant que les canaux 114 des cellules 102 de mémoire de la mémoire 100 sont à l'état non-conducteur, un signal n'est pas appliqué aux grilles 204 de commande et aux grilles 202 de sélection des cellules 102 de mémoire, de sorte que les canaux 114 des cellules 102 de mémoire sont dans l'état non- conducteur. Les graphiques représentés à la figure 4a s'appliquent à une structure de transistor à canal n, bien entendu, dans le cas complémentaire (par exemple, dans une structure de transistor à canal p pour les cellules 102 de mémoire), des tensions suffisamment hautes sont appliquées aux grilles 204 de commande et aux grilles 202 de sélection des cellules 102 de mémoire de la mémoire 100, pour maintenir les canaux 114 des cellules 102 de mémoire dans l'état non-conducteur. Suivant d'autres modes de réalisation, la tension VCG aux grilles 204 de commande des cellules 102 de mémoire peut s'appliquer aussi pendant le premier laps de temps, puisque les canaux 114 restent encore dans l'état non-conducteur, tant qu'une tension VSG n'est pas appliquée aux grilles 202 de sélection des cellules 102 de mémoire. Dans un deuxième laps de temps (t1 à t2), après avoir chargé les capacités de ligne de bit (par exemple, à une tension VMAx maximum qui peut être fournie par l'alimentation 106 en énergie), l'unité 108 de commande met les canaux 114 d'un nombre sélectionné de cellules 102 de mémoire (par exemple, reliées à la même ligne de mot et de sélection) de la mémoire 100 à l'état conducteur. Cela peut s'effectuer en appliquant un signal ou une tension VCG appropriée aux grilles 204 de commande des cellules 102 de mémoire et en mettant le signal 208 ou la tension VSG sous forme de rampe aux grilles 202 sélectionnées des cellules 102 de mémoire en allant d'un premier niveau de signal à un deuxième niveau de signal. Dans le mode de réalisation représenté à la figure 4a (pour la structure de transistor à canal n), la tension VSG aux grilles 202 sélectionnées des cellules 102 de mémoire sélectionnées de la mémoire 100 esL élevée d'une première tension de grille sélectionnée à une deuxième tension de grille sélectionnée. Chaque cellule 102 de mémoire de la mémoire 100, qui est reliée à la ligne de sélection choisie, est ainsi polarisée jusqu'à son bon point, de manière à ce que chacune de ces cellules 102 de mémoire soit programmée à sa polarisation la meilleure. En d'autres termes, des canaux 114 différents de cellules 102 de mémoire différentes ne deviennent pas conducteurs en même temps, mais à des instants différents, en fonction de la tension VSG à leurs grilles 202 de sélection. Cela peut se voir par les deux accroissements différents des courbes 403a, 403b pour les bits différents (ou lignes de bit) de la mémoire 100 dans le diagramme du haut. Dans ce mode de réalisation, une tension de bon point pour une cellule de mémoire reliée à une première ligne de bit (bit 1) est plus haute qu'une tension de bon point d'une deuxième cellule de mémoire reliée à une deuxième ligne de bit (bit 2), de sorte que le canal 114 de la cellule de mémoire reliée à la deuxième ligne de bit devient conducteur plus tôt que le canal de la cellule de mémoire reliée à la première ligne de bit. La tension à la deuxième ligne de bit s'abaisse ainsi plus tôt que la tension à la première ligne de bit et la cellule de mémoire reliée à la deuxième ligne de bit est programmée plus tôt que la cellule de mémoire reliée à la première ligne de bit. En résumé, la courbe 401 dans le graphique du haut présente la tension de la ligne de bit le long d'une cellule NVM utilisant un procédé de programmation classique. Les courbes 403a, 403b montrent une tension de ligne de bit le long de deux cellules NVM individuelles utilisant le procédé de programmation décrit suivant l'invention (commandé par l'unité 108 de commande). Le procédé de programmation suivant l'invention a une consommation de courant réduite parce que l'on assure des conditions d'écriture optimisées en fonction des propriétés individuelles des cellules NVM. En raison du fait que les tensions individuelles des lignes de bit s'abaissent lorsque l'on a écrit dans la cellule, on ne perd pas de charge. La figure 4b représente une répartition de bons points de transistors pour des dimensions différentes. Dans le graphique représenté à la figure 4b, on a porté sur l'axe des x la tension de seuil (ou la tension de bon point) et sur l'axe des y un nombre de transistors. Une première courbe 402 correspond à une dimension (en surface) de transistor relativement grande et une seconde courbe 404 correspond à une dimension (en surface) de transistor relativement petite. On peut voir que, pour une diminution de la dimension de transistor, la répartition de bons points devient plus grande. C'est pourquoi, en mettant la tension de grille de sélection en rampe, on peut encore obtenir que, même pour des dimensions de transistor qui sont petites, chaque structure de transistor de chaque cellule de mémoire soit polarisée à son bon point et soit ainsi programmée dans les meilleures conditions. En d'autres termes, l'écart type u de la répartition 15 de bons points est inversement proportionnel à la dimension des transistors suivant : 1 -NIWL dans laquelle W est la largeur du canal d'un transistor et L est la longueur du canal du transistor. 20 En résumé, avec une restriction de technologie, la différence entre les cellules NVM individuelles devient plus grande (la répartition u des Vth individuels devient plus large) en raison de la dépendance à l'écart-type de Vth (u) aux dimensions (W et L) de cellule, telle que 25 données par la formule 1. Ainsi, le procédé de programmation suivant l'invention devient plus important en raison de l'optimisation automatique par mise sous forme de rampe du signal 208 à la grille 202 de sélection, comme décrit ci-dessus. 30 La figure 5 est un schéma fonctionnel d'une mémoire 202 suivant un mode de réalisation. La mémoire 200 comprend une pluralité de cellules 102a-1 à 102n-m de mémoire, chaque cellule 102a-1 à 102n-m de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne. Les cellules 102a-1 à 102n-m de mémoire peuvent être identiques à la cellule 102 de mémoire décrite ci-dessus en liaison avec les figures 1 et 2. En outre, la mémoire 200 comprend une pluralité de capacités 104-1 à 104-m prenant en charge une programmation (formées par des lignes 104a-1 à 104a-m de bit et des capacités 104b-1 à 104b-m) supplémentaires facultatives). Chacune des capacités 104-1 à 104-m prenant en charge une programmation est reliée à une première borne d'une cellule 102a-1 à 102n-m de mémoire de la pluralité de cellules 102a-1 à 102n-m de mémoire. En outre, la mémoire 200 comprend un fournisseur 106 de charges relié à la pluralité de capacités 104-1 à 104-m prenant une charge une programmation. En outre, la mémoire 200 comprend une unité 108 de commande configurée pour activer le fournisseur 116 de charges et pour mettre les canaux de la pluralité de cellules 102a-1 à 102n-m de mémoire dans un état non-conducteur pour charger les capacités prenant en charge une programmation reliées au fournisseur 106 de charge et pour mettre ensuite les canaux de la pluralité de cellules 102a-1 à 102n-m de mémoire dans un état conducteur pour programmer la pluralité de cellules 102a-1 à 102n-m de mémoire sur la base des charges accumulées dans la pluralité des capacités prenant en charge une programmation. Dans le mode de réalisation représenté à la figure 5, la mémoire 200 comprend la pluralité de lignes 104a-1 à 104a-m de bit, chaque ligne 104a-1 à 104a-nm de bit étant reliée à une pluralité de cellules de mémoire. C'est ainsi, par exemple, qu'une première ligne 104a-1 de bit est reliée à une première pluralité de cellules 102a-1 à 102n-1 de mémoire de la pluralité de cellules 102a-1 à 102n-m de mémoire. Les cellules 102a-1 à 102n-1 de mémoire partagent donc une première capacité 104-1 prenant en charge une programmation. Comme dans le mode de réalisation représenté à la figure 5, les capacités prenant en charge une programmation sont (au moins en partie) formées par des capacités des lignes 104a-1 à 104-m de bit. Eventuellement, les capacités 104-1 à 104-m prenant en charge une programmation peuvent comprendre les capacités 104b-1 à 104b-m supplémentaires. En outre, les capacités 104-1 à 104-m prenant en charge une programmation peuvent être reliées au fournisseur 106 de charges par une pluralité de commutateurs 116-1 à 116-m. A titre d'exemple, l'unité 108 de commande peut être configurée pour découpler la première capacité 104-1 prenant en charge une programmation reliée aux cellules 102a-1 à 102n-1 de mémoire, qui peuvent ne pas être programmées pendant le cycle de programmation en cours, du fournisseur 106 de charge, de manière à ce que la première capacité 104-1 prenant en charge une programmation ne soit pas chargée pendant que les canaux 114 des cellules 102a-1 à 102n-1 de mémoire sont à l'état non-conducteur. En d'autres termes, l'unité 108 de commande peut choisir un certain nombre de cellules de mémoire à programmer en fermant ou en ouvrant les commutateurs 116-1 à 116-m correspondants, de manière à ce que, pendant les états non-conducteurs des canaux 114 des cellules 102a-1 à 102n-m de mémoire, seules les capacités prenant en charge une programmation qui sont reliées au fournisseur 106 de charges sont chargées et donc seules sont programmées les cellules 102a-1 à 102n-m de mémoire, qui ont leur ligne de bit reliée au fournisseur 106 de charges. Suivant un autre mode de réalisation, l'unité 108 de commande peut être configurée pour décharger la première capacité 104-1 prenant en charge une programmation avant que les canaux 114 des cellules 102a-1 à 102n-1 de mémoire soient mis à l'état conducteur, de manière à ce que, dans l'état conducteur des canaux des cellules 102a-1 à 102n-1 de mémoire, aucune des cellules 102a-1 à 102n-1 de mémoire ne soient programmées. En d'autres termes, des cellules de mémoire sur des lignes de bit qui soit ne sont pas chargées pendant l'état non-conducteur des canaux 114 des cellules 102a-1 à 102n-m de mémoire, soit qui sont redéchargées avant que les canaux 114 des cellules 102a-1 à 102n-m de mémoire soient mis dans l'état dans l'état conducteur, ne sont pas programmées et restent dans leur état ancien respectif. En outre, la mémoire 200 comprend une pluralité de lignes 302-1 à 302-n de mots reliées à la pluralité de cellules 102a-1 à 102n-m de mémoire. Chaque ligne 302-1 à 302-n de mot est reliée à un groupe de cellules e mémoire, chaque cellule de mémoire d'un groupe étant reliée à une ligne de bit différente. A titre d'exemple, une première ligne 302-1 de mot peut être reliée à un premier groupe de cellules 102a-1 à 102a-m de mémoire et chaque cellule 102a-1 à 102a-m de mémoire peut être reliée à une ligne 104a-1 à 104a-m de bit différentes. Par ce schéma croisé tel que représenté à la figure 5, l'unité 108 de commande peut adresser chaque cellule 102a-1 à 102n-m de mémoire en utilisant les commutateurs 116-1 à 116-m et les commutateurs 504-1 à 504-n pour relier les lignes 302-1 à 302-n de mot à l'unité 108 de commande. L'unité 108 de commande est configurée pour appliquer une tension aux lignes 302-1 à 302-n de mots pour mettre les canaux 114 de la pluralité de cellules 102a-1 à 102n-m de mémoire à l'état conducteur. A titre d'exemple, l'unité 108 de commande peut choisir une ligne de mot (par exemple, une première ligne 302-1 de mot) parmi la pluralité de lignes 302-1 à 302-n de mot à programmer. Les cellules de mémoire le long d'une ligne de mot (par exemple, les cellules 102a-1 à 102a-m de mémoire) peuvent être appelées une page de la mémoire 200. En chargeant les capacités 104-1 à 104-n prenant en charge une programmation (c'est-à-dire les capacités des lignes 104a-1 à 104a-m de bit et éventuellement les capacités 104b-1 à 104b-m supplémentaires) pendant les états non-conducteurs des canaux 114 des cellules 102a-1 à 102n-m de mémoire et en mettant ensuite (après que les capacités 104-1 à 104-m prenant une charge une programmation sont chargées) les canaux 114 des cellules 102a-1 à 102n-m de mémoire à l'état conducteur, on peut obtenir qu'une page complète de la mémoire (par exemple, si un premier commutateur 504-1 est dans un état de petite impédance et les autres commutateurs 504-2 à 504-m sont dans un état de grande impédance) devienne programmée. Dans le concept classique, cette programmation est possible seulement avec un nombre petit de cellules de mémoire par page, puisque la capacité d'aLtaque de la pompe de charge est typiquement limitée. En résumé, des modes de réalisation de la présente invention permettent une programmation plus rapide de cellules de mémoire, qui utilise une injection de porteurs chauds comme mécanisme de programmation. Cela est obtenu par un chargement relativement lent de capacités de ligne de bit des cellules de mémoire sélectionnées (qui sont, par exemple, des cellules NVM) en utilisant le fournisseur 106 de charges existant plutôt petit (qui peut être mis en oeuvre sous la forme d'une pompe de charge) et par une programmation de toutes les cellules en parallèle, alors que le courant de programmation nécessaire est fourni (principalement) à partir des capacités chargées de ligne de bit (ce que l'on appelle une programmation par à-coup) et seulement en partie (si même c'est le cas) à partir du fournisseur 106 de charges (ou de la pompe 106 de charge). En outre, la mémoire 200 permet de programmer un nombre variable de bits en parallèle (en utilisant les commutateurs 116-1 à 116-m), une programmation d'une page entière en un coup (en faisant usage des éléments d'accumulation d'énergie alimentée ou des capacités chargées prenant en charge une programmation). En outre, des modes de réalisation permettent la programmation de parties d'une page par à-coup (lorsque l'on utilise les commutateurs 116-1 à 116-m). En outre, comme on l'a déjà décrit avec la mémoire 100, l'unité 108 de commande peut être configurée pour désactiver et/ou découpler le fournisseur 106 de charges des cellules 102a-1 à 102n-m de mémoire pendant la programmation des cellules 102a-1 à 102n-m de mémoire, de sorte que les courants de programmation pour programmer les cellules 102a-1 à 102n-m de mémoire sont fournis seulement par les capacités 104-1 à 104-m prenant en charge une programmation. Suivant d'autres modes de réalisation, l'unité 108 de commande peut laisser le fournisseur 106 de charges actif et relié aux cellules 102a-1 à 102n-m de mémoire pendant la programmation, de sorte que, pendant la programmation, les courants de programmation nécessaires sont fournis par les capacités 104-1 à 104-m prenant en charge une programmation ainsi que par le fournisseur 106 de charges. En outre, les capacités 104b-1 à 104b-m supplémentaires peuvent être mises en oeuvre dans le cas où les capacités de ligne de bit elles-mêmes ne sont pas suffisamment grandes, par exemple pour un nombre petit de lignes 302-1 à 302-n de mot. Les cellules 102a-1 à 102n-m de mémoire peuvent être, par exemple, des cellules ETOX ou des cellules HS3P (poly triple à source chaude). Dans le cas où l'on utilise des polycellules triples, par exemple comme représenté à la figure 2 (ayant une grille 202 de sélection supplémentaire), la mémoire 200 peut comprendre une pluralité de lignes 502-1 à 502-n de sélection qui peuvent être parallèles aux lignes 302-1 à 302-n de mot. A titre d'exemple, une première ligne 502-1 de sélection peut être reliée aux mêmes cellules 102a-1 à 102a-n de mémoire que la première ligne 302-1 de mot. Tandis que les lignes 302-1 à 302-n de mot peuvent être reliées aux grilles 204 de commande des cellules 102a-1 à 102n-m de mémoire, les lignes 502-1 à 502-n de sélection peuvent être reliées aux grilles 202 de sélection des cellules 102a-1 à 102n-m de mémoire. En outre, les lignes 502-1 à 502-n de sélection peuvent être reliées par des commutateurs 506-1 à 506-n à l'unité 108 de commande. L'unité 108 de commande peut être configurée peur appliquer une tension en rampe aux lignes 502-1 à 502-n de sélection allant d'une première tension de ligne de sélection à une deuxième tension de ligne de sélection pour mettre successivement les canaux 114 des cellules 102a-1 à 102n-m de mémoire à l'état conducteur. A titre d'exemple, pour programmer la première page de la mémoire 200, l'unité 108 de commande peut mettre un nombre choisi de commutateurs 116-1 à 116-m dans un état de faible conduction, tandis que les commutateurs 501-1 à 504-n et les commutateurs 506-1 à 506-n sont dans un état de grande impédance, de sorte que les canaux 114 des cellules 102a-1 à 102n-m de mémoire sont dans un état non-conducteur. Pendant cet état non-conducteur, les capacités des lignes 104a-1 à 104a-m de bit (et éventuellement les capacités 104b-1 à 104b-m supplémentaires) reliées au fournisseur 106 de charges peuvent être chargées par le fournisseur 106 de charges, par exemple jusqu'à ce qu'une certaine tension de seuil soit atteinte ou dépassée, tension qui est suffisante pour programmer les cellules de mémoire choisies. Ensuite, l'unité 108 de commande peut fermer le commutateur 504-1 et appliquer une tension à la première ligne 302-1 de mot, de manière à ce qu'une tension suffisamment haute soit appliquée aux grilles 204 de commande des cellules 102a-1 à102a-m de mémoire de la première page. En outre, l'unité 108 de commande peut fermer le commutateur 506-1 et appliquer en rampe une tension à la première ligne 502-1 de sélection, de manière à ce que chaque cellule 102-1 à 102-m de mémoire de la première page soit polarisée jusqu'à son bon point et devienne programmée à son bon point. Pendant la programmation des cellules 104a-1 à 104a-m de mémoire de la première page, le fournisseur 106 de charges peut être désactivé et découplé des cellules 104a-1 à 104a-m ou peut rester activé et relié. La programmation par à-coup décrite se traduit par une opération rapide dans son ensemble et par une durée de programmation constante indépendante des données à programmer. De plus, la consommation de courant pendant la programmation peut être aussi rendue facilement indépendante de la donnée. Une cadence constante et un courant constant sont avantageux pour des applications critiques du point de vue de la sécurité, puisque de l'information sur les données du programme ne fuit pas vers l'extérieur par l'intermédiaire de la cadence ou du courant. Des modes de réalisation permettent une programmation rapide de tous les types de cellule NVM qui exigent un courant pour une programmation, en particulier de toutes les NVMs programmées par porteurs chauds, comme par exemple HS3P ou ETOX. La figure 6 représente un organigramme d'un procédé 600 de programmation d'une cellule de mémoire, la cellule de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne. Le procédé 600 comprend un stade 602 d'activation d'une alimentation en énergie reliée à un élément d'accumulation d'énergie pour prendre en charge une programmation de la cellule de mémoire, l'élément d'accumulation d'énergie étant relié à la première borne et pour mettre le canal de la cellule de mémoire dans un état non-conducteur pour alimenter l'élément d'accumulation d'énergie. En outre, le procédé comprend un stade 604 pour mettre ensuite (après que l'élément d'accumulation d'énergie a été alimenté) le canal de la cellule de mémoire dans un état conducteur pour programmer la cellule de mémoire sur la base de l'énergie accumulée dans l'élément d'accumulation d'énergie. On peut effectuer le procédé 600, par exemple, avec la mémoire 100. La figure 7 représente un mode de réalisation d'un organigramme d'un procédé 700 de programmation d'une pluralité de cellules de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne. Le procédé 700 comprend un stade 702 d'activation d'un fournisseur de charges et de mise des canaux de la pluralité de cellules de mémoire dans un état non- 38 conducteur pour charger une pluralité de capacités prenant en charge une programmation reliée au fournisseur de charges d'une capacité prenant en charge une programmation de la pluralité des capacités prenant en charge, une capacité prenant en charge une programmation étant reliée à une première borne d'une cellule de mémoire de la pluralité de cellules de mémoire. En outre, la mémoire 700 comprend un stade 704 pour mettre ensuite (après que les capacités prenant en charge une programmation et reliées au fournisseur de charges sont chargées) les canaux de la pluralité de cellules de mémoire à un état conducteur pour programmer la pluralité de cellules de mémoire sur la base des charges accumulées dans la pluralité de capacités prenant en charge une programmation. En résumé, des modes de réalisation décrits dans le présent mémoire permettent une programmation plus rapide de cellules NVM, en particulier de cellules HS3P, qui utilisent une injection de porteur chaud comme mécanisme de programmation. Bien que certains aspects aient été décrits dans le contexte d'un dispositif, il est clair que ces aspects représentent aussi une description du procédé correspondant, dans laquelle un bloc ou un dispositif correspond à un stade de procédé ou à une caractéristique d'un stade de procédé. D'une manière analogue des aspects décrits dans le contexte d'un stade de procédé représentent aussi une description d'un bloc ou d'un objet correspondant ou d'une caractéristique d'un dispositif correspondant. Certains ou tous les stades du procédé peuvent être exécutés par ou en utilisant un dispositif matériel, comme par exemple un microprocesseur, un ordinateur programmable ou un circuit électronique. Dans certains modes de réalisation, certains ou la plupart des stades les plus importants du procédé peuvent être exécutés par un dispositif de ce genre. Suivant certaines exigences de mise en oeuvre, on peut mettre en oeuvre des modes de réalisation de l'invention en matériel ou en logiciel. La mise en oeuvre peut être effectuée en utilisant un support de mémorisation numérique, par exemple un disque souple, un DVD, un Blue-Ray, un CD, une ROM, une PROM, une EPROM, une EEPROM ou une mémoire FLASH, ayant des signaux de commande pouvant être lus électroniquement et qui y sont mémorisés, qui coopèrent (ou qui sont capables de coopérer) avec un système informatique programmable de manière à effectuer le procédé respectif. Le support de mémorisation numérique peut donc être lu par un ordinateur. Certains modes de réalisation suivant l'invention comprennent un support de données ayant des signaux de commande pouvant être lus électroniquement, qui sont aptes de coopérer avec un système d'ordinateur programmable, tel que l'un des procédés décrits dans le présent mémoire soit effectué. En général, les modes de réalisation suivant l'invention peuvent être mis en oeuvre sous la forme d'un produit de programme informatique ayant un code de programme, le code programme fonctionnant pour effectuer l'un des procédés lorsque le produit du programme informatique passe sur un ordinateur. Le code de programme peut être, par exemple, mémorisé sur un support pouvant être exploité par une machine. D'autres modes de réalisation comprennent le programme informatique pour effectuer l'un des procédés décrits dans le présent mémoire mémorisé sur un support pouvant être lu par une machine. En d'autres termes, un mode de réalisation du procédé suivant l'invention est donc un programme informatique ayant un code de programme pour effectuer l'un des procédés décrit dans le précédent mémoire lorsque le programme informatique passe sur un ordinateur. Un autre mode de réalisation des procédés suivant l'invention est donc un support de données (ou un support de mémorisation numérique, ou un support pouvant être lu par un ordinateur) comprenant, enregistré sur celui-ci, le programme informatique pour effectuer l'un des procédés décrit dans le présent mémoire. Le support de données, le support de mémorisation numérique ou le support enregistré sont typiquement tangibles et/ou non transitoires. Un autre mode de réalisation du procédé suivant l'invention est donc un flux de données ou une séquence de signaux représentant le programme informatique pour effectuer l'un des procédés décrit dans le présent mémoire. Le flux de données ou la séquence de signaux peut être, par exemple, configuré pour être transféré par une connexion de communication de données, par exemple par l'Internet. Un autre mode de réalisation comprend un moyen de traitement, par exemple un ordinateur ou un dispositif logique programmable, configuré ou adapté pour effectuer l'un des procédés décrit dans le présent mémoire. Un autre mode de réalisation comprend un ordinateur sur lequel est installé le programme informatique pour effectuer l'un des procédés décrit dans le présent mémoire. Un autre mode de réalisation comprend un dispositif ou un système configuré pour transférer (par exemple, électroniquement ou optiquement) un programme informatique pour effectuer l'un des procédés décrits dans le présent mémoire vers un récepteur. Le récepteur peut être, par exemple, un ordinateur, un dispositif mobile, un dispositif de mémoire ou analogue. Le dispositif ou système peut comprendre, par exemple, un serveur de fichier pour transférer le programme informatique au récepteur. Dans certains modes de réalisation, un dispositif logique programmable (par exemple, un circuit logique complexe programmable par l'utilisateur) peut être utilisé pour effectuer tout ou partie des fonctionnalités des procédés décrits dans le présent mémoire. Dans certains modes de réalisation, un circuit logique complexe programmable par l'utilisateur peut coopérer avec un microprocesseur afin d'effectuer l'un des procédés décrit dans le présent mémoire. En général, les procédés sont effectués, de préférence, par n'importe quel dispositif matériel. Les mots tels que "premier", "deuxième", et analogue, sont utilisés aussi pour décrire divers éléments, régions, sections, etc. et ne doivent pas être considérés comme limitatifs. De mêmes mots se rapportent à de mêmes éléments dans toute la description. Tels qu'utilisés dans le présent mémoire, les mots "ayant", "contenant", "incluant", "comprenant", et analogue, sont des mots ouverts qui indiquent la présence des éléments ou caractéristiques indiqués, mais n'excluent pas des éléments ou caractéristiques supplémentaires. Les articles indéfinis et définis sont destinés à englober tant le pluriel que le singulier, sauf si le contexte indique clairement qu'il en va autrement. Il va de soi que les caractéristiques des divers modes de réalisation décrits peuvent être combinées l'une à l'autre, sauf mention contraire expresse. Bien que l'on ait illustré des modes de réalisation précis, il va de soi pour l'homme du métier que l'on peut remplacer les modes de réalisation précis représentés et décrits par diverses variantes et modes de réalisation équivalents, sans sortir de la portée de la présente invention. Cette demande vise à couvrir toutes adaptations ou variations des modes de réalisation précis mentionnés. REVENDICATIONS1. Mémoire (100) caractérisée en ce qu'elle comprend : ûne cellule (102) de mémoire comprenant une première borne (110), une deuxième borne (112) et un canal (114) s'étendant entre la première borne (110) et la deuxième borne (112) ; un élément (104) d'accumulation d'énergie configuré pour prendre en charge une programmation de la cellule (100) de mémoire, l'élément (104) d'accumulation d'énergie étant relié à la première borne (110) ; une alimentation (106) en énergie reliée à l'élément (104) d'accumulation d'énergie ; et une unité (108) de commande configurée pour activer l'alimentation (106) en énergie et pour mettre le canal (114) de la cellule (102) de mémoire dans un état non-conducteur pour alimenter l'élément (104) d'accumulation d'énergie et pour mettre ensuite le canal (114) de la cellule (102) de mémoire dans un état conducteur pour programmer la cellule (102) de mémoire sur la base de l'énergie accumulée dans l'élément (104) d'accumulation d'énergie. 2. Mémoire suivant la revendication 1, caractérisée en ce que l'élément d'accumulation d'énergie est une capacité de prise en charge d'une programmation reliée à la première borne ;dans laquelle l'alimentation en énergie est un fournisseur de charges relié à la capacité de prise en charge d'une programmation ; et dans laquelle l'unité de commande est configurée pour activer le fournisseur de charges et pour mettre le canal de la cellule de mémoire dans l'état non-conducteur pour charger la capacité de prise en charge d'une programmation et pour ensuite mettre le canal de la cellule de mémoire dans l'état conducteur pour programmer la cellule de mémoire sur la base de la charge accumulée dans la capacité de prise en charge d'une programmation. 3. Mémoire suivant la revendication 1 ou 2, caractérisée en ce qu'elle comprend une ligne de bit reliée à la première borne, l'élément d'accumulation d'énergie étant formé, au moins en partie, par une capacité de la ligne de bit. 4. Mémoire suivant l'une des revendications 1 à 3, 20 caractérisée en ce qu'elle comprend, en outre : une ligne de bit reliée à la première borne de la cellule de mémoire ; et une capacité supplémentaire reliée à la première borne ; 25 dans laquelle l'élément d'accumulation d'énergie est formé par une capacité de la ligne de bit et par la capacité supplémentaire. 5. Mémoire suivant l'une des revendications 30 précédentes, caractérisée en ce que l'unité de commande est configurée pour mettre le canal de la cellule de mémoire dans l'état conducteur après qu'une énergie de l'élément d'accumulation d'énergie a atteint au moins80 d'une capacité d'accumulation d'énergie de l'élément d'accumulation d'énergie. 6. Mémoire suivant l'une des revendications 5 précédentes, caractérisée en ce que la cellule de mémoire comprend un élément de sélection ; et dans laquelle l'unité de commande est configurée pour transformer en rampe un signal à l'élément de 10 sélection allant d'un premier niveau de signal à un deuxième niveau de signal pour mettre le canal dans l'état conducteur. 7. Mémoire suivant la revendication 6, 15 caractérisée en ce que la cellule de mémoire comprend une borne de commande ; et dans laquelle l'unité de commande est configurée pour appliquer simultanément une tension à la borne de commande et pour transformer en rampe le signal à 20 l'élément de sélection allant du premier niveau de signal au deuxième niveau de signal pour mettre le canal dans l'état conducteur. 8. Mémoire suivant l'une des revendications 25 précédentes, caractérisée en ce que l'unité de commande est configurée pour désactiver l'alimentation en énergie après avoir alimenté l'élément d'accumulation d'énergie, de manière à ce que, pendant la programmation de la cellule de mémoire, l'alimentation en énergie soit 30 désactivée. 9. Mémoire suivant l'une des revendications précédentes,caractérisée en ce que l'alimentation en énergie est reliée à l'élément d'accumulation d'énergie par un commutateur ; et dans laquelle l'unité de commande est configurée pour découpler l'alimentation en énergie de l'élément d'accumulation d'énergie après avoir alimenté l'élément d'accumulation en énergie, de manière à ce que pendant la programmation de la cellule de mémoire l'alimentation en énergie soit découplée de l'élément d'accumulation d'énergie. 10. Mémoire suivant l'une des revendications 1 à 8, caractérisée en ce que l'unité de commande est configurée pour maintenir l'alimentation en énergie active et reliée à l'élément d'accumulation d'énergie pendant la programmation de la cellule de mémoire. 11. Mémoire suivant l'une des revendications précédentes, caractérisée en ce que la mémoire est configurée pour mémoriser plus de deux états d'information différents dans la cellule de mémoire ; et dans laquelle l'unité de commande est configurée pour faire varier un paramètre d'alimentation pour alimenter l'élément d'accumulation d'énergie par l'alimentation en énergie pendant l'état non-conducteur du canal en fonction d'un état d'information à mémoriser sur la cellule de mémoire. 12. Mémoire suivant la revendication 11, caractérisée en ce que l'unité de commande est configurée pour faire varier une durée d'alimentation pour alimenter l'élément d'accumulation d'énergie en fonction de l'état d'information à mémoriser sur la cellule de mémoire. 13. Mémoire suivant l'une des revendications 6 à 12, caractérisée en ce que la cellule de mémoire est configurée pour mémoriser plus de deux états d'information différents dans la cellule de mémoire ; et dans laquelle l'unité de commande est configurée pour faire varier un paramètre de rampe pour transformer en rampe le signal à l'élément de sélection en fonction de l'état d'information à mémoriser sur la cellule de mémoire. 14. Mémoire suivant l'une des revendications précédentes, caractérisée en ce que la mémoire est une mémoire rémanente. 15. Mémoire suivant l'une des revendications précédentes, caractérisée en ce qu'elle comprend, en outre : une structure de transistor ayant une région de source, une région de drain et une région de canal dans laquelle la première borne de la cellule de mémoire est formée par la région de drain, la deuxième borne de la cellule de mémoire est formée par la région de source et le canal de la cellule de mémoire est formé par la région de canal. 16. Mémoire suivant l'une des revendications précédentes, caractérisée en ce que la cellule de mémoire est une polycellule triple ou une cellule ETOX. 17. Mémoire caractérisée en ce qu'elle comprend : une pluralité de cellules de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne ;30une pluralité de capacités prenant en charge une programmation, une capacité prenant en charge une programmation de la pluralité des capacités prenant en charge une programmation étant reliée à une première borne d'une cellule de mémoire de la pluralité de cellules de mémoire ; un fournisseur de charges relié à la pluralité de capacités prenant en charge une programmation ; et une unité de commande configurée pour activer le fournisseur de charges et pour mettre les canaux de la pluralité de cellules de mémoire dans un état non-conducteur pour charger les capacités prenant en charge une programmation reliée au fournisseur de charges et pour mettre ensuite les canaux de la pluralité de cellules de mémoire dans un état conducteur pour programmer la pluralité de cellules de mémoire sur la base des charges accumulées dans la pluralité des capacités prenant en charge une programmation. 18. Mémoire suivant la revendication 17, caractérisée en ce que le fournisseur de charges est relié à la pluralité de capacités prenant en charge une programmation par une pluralité de commutateurs ; et dans laquelle l'unir de commande est configurée pour découpler une première capacité prenant en charge une programmation reliée à une première borne d'une première cellule de mémoire, qui ne doit pas être programmée, du fournisseur de charges, de manière à ce que la première capacité prenant en charge une programmation ne soit pas chargée pendant l'état non-conducteur du canal de la première cellule de mémoire. 19. Mémoire suivant la revendication 17 ou 18, caractérisée en ce que l'unité de commande est configuréepour décharger une première capacité prenant en charge une programmation reliée à une première borne d'une première cellule de mémoire, qui ne doit pas être programmée, avant de mettre un canal de la première cellule de mémoire dans l'état conducteur. 20. Mémoire suivant l'une des revendications 17 à 19, caractérisée en ce qu'elle comprend, en outre, une ligne de mot reliée à la pluralité de cellules de mémoire ;. et dans laquelle l'unité de commande est configurée pour appliquer une tension à la ligne de mot pour mettre les canaux de la pluralité de cellules de mémoire dans l'état conducteur. 21. Mémoire suivant l'une des revendications 17 à 20, caractérisée en ce que chacune des cellules de mémoire comprend une grille de sélection ; dans laquelle la mémoire comprend, en outre, une 20 ligne de sélection reliée aux grilles de sélection de la pluralité de cellules de mémoire ; et dans laquelle l'unité de commande est configurée pour transformer en rampe une tension à la ligne de sélection allant d'une première tension de ligne de 25 sélection à une deuxième tension de ligne de tension pour mettre des canaux de cellules de mémoire dans l'état conducteur. 22. Mémoire caractérisée en ce qu'elle comprend : 30 une cellule (102) de mémoire comprenant une première borne, une deuxième borne, un canal (114) s'étendant de la première borne à la deuxième borne, une grille (204) de commande, une grille (206) flottante disposée entre le canal et la grille (204) de commande etune grille (202) de sélection disposée au voisinage du canal (114) ; une capacité (104-1) prenant en charge une programmation reliée à la première borne et étant formée, au moins en partie, par une capacité d'une ligne de bit de la mémoire reliée à la première borne ; une pompe (106) de charge reliée à la capacité (104-1) prenant en charge une programmation ; et une unité (118) de commande configurée pour activer la pompe (106) de charge et pour mettre le canal (114) de la cellule de mémoire dans un état non-conducteur pour charger la capacité (104-1) prenant en charge une programmation et, après qu'une tension à la capacité prenant en charge une programmation a atteint au moins 80 % de sa tension maximum, pour mettre. ensuite le canal (114) de la cellule (102) de mémoire dans un état conducteur, au moyen d'une tension à la grille (204) de commande de la cellule (102) de mémoire et en transformant en rampe une tension à la grille (202) de sélection de la cellule (102) de mémoire allant d'une première tension de grille de sélection à une deuxième tension de grille de sélection pour programmer la cellule de mémoire en chargeant la grille (206) flottante de la cellule de mémoire en utilisant une injection de porteurs sur la base de la charge accumulée dans la capacité (104-1) prenant en charge une programmation. 23. Mémoire caractérisée en ce qu'elle comprend : une pluralité de lignes (302-1 à 302-n) de mot ; une pluralité de lignes (502-1 à 502-n) de sélection ; une pluralité de lignes (104a-1 à 104a-m) de bit ; une pluralité de capacités (104-1 à 104-m) prenant en charge une programmation, chaque capacité prenant encharge une programmation étant formée, au moins en partie, par une capacité d'une ligne de bit de la pluralité de lignes de bit ; une pluralité de cellules (102a-1 à 102n-m) de mémoire, chaque cellule de mémoire comprenant une première borne, une deuxième borne, un canal (114) s'étendant entre la première borne et la deuxième borne, une grille de commande, une grille flottante disposée entre le canal et la grille de commande et une grille de sélection disposée au voisinage du canal ; dans laquelle une grille de commande de la cellule de mémoire de la pluralité de cellules de mémoire est reliée à une ligne de mot de la pluralité de lignes (302-1 à 302-n) de mot, une grille de sélection de la cellule de mémoire est reliée à une ligne de sélection de la pluralité de lignes (502-1 à 502-n) de sélection et une première borne de la cellule de mémoire est reliée à une ligne de bit de la pluralité de lignes (104a-1 à 104-m) de bit ; une pompe (106) de charge reliée aux capacités (104-1 à 104-m) prenant en charge une programmation par une pluralité de commutateurs (504-2 à 504-n) ; et une unité (108) de commande configurée pour activer la pompe (106) de charge et pour mettre les canaux de la pluralité de cellules de mémoire dans un état non-conducteur pour charger les capacités (104-1 à 104-m) prenant en charge une programmation reliées à la pompe (106) de charge, et, après que des tensions aux capacités (104-1 à 104-m) prenant en charge une programmation reliées à la pompe (106) de charge ont atteint au moins 80 % de leur tension maximum, pour mettre ensuite des canaux de cellules de mémoire qui sont reliés à une première ligne de mot et à une première ligne de sélection dans un état conducteur au moyen d'unetension à la première ligne de mot et en transformant en rampe une tension à la première ligne de sélection en allant d'une première tension de ligne de sélection à une deuxième tension de ligne de sélection pour programmer les cellules de mémoire reliées à la première ligne de mot et à la première ligne de sélection en chargeant les grilles flottantes des cellules de mémoire reliées à la première ligne de mot et à la première ligne de sélection en utilisant une injection de porteurs sur la base des charges accumulées dans les capacités (104-1. à 104-m) prenant en charge une programmation. 24. Procédé de programmation d'une cellule de mémoire comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne, caractérisé en ce que : on active une alimentation en énergie reliée à un élément d'accumulation d'énergie configuré pour prendre en charge une programmation de la cellule de mémoire, l'élément d'accumulation d'énergie étant relié à la première borne, et on met le canal de la cellule de mémoire dans un état non-conducteur pour alimenter l'élément d'alimentation en énergie ; et on met ensuite le canal de la cellule de mémoire dans un état conducteur pour programmer la cellule de mémoire sur la base de l'énergie accumulée dans l'élément d'accumulation d'énergie. 25. Procédé de programmation d'une pluralité de cellules de mémoire, comprenant une première borne, une deuxième borne et un canal s'étendant entre la première borne et la deuxième borne, caractérisé en ce que : on active un fournisseur de charges et on met les canaux de la pluralité de cellules de mémoire dans unétat non-conducteur pour charger une pluralité de capacités prenant en charge une programmation reliée au fournisseur de charges, une capacité prenant en charge une programmation de la pluralité de capacités prenant en charge une programmation étant reliée à une première borne d'une cellule de mémoire de la pluralité de cellules de mémoire ; et on met ensuite les canaux de la pluralité de cellules de mémoire dans un état conducteur pour programmer. la pluralité de cellules de mémoire sur la base des charges accumulées dans la pluralité de capacités prenant en charge une programmation. 26. Programme informatique pour effectuer un procédé 15 suivant la. revendication 24. 27. Programme informatique pour effectuer un procédé suivant la revendication 25.