FR 2982072 A1 20130503 FR 1159698 A 20111026 B11227 - 11-GR3-0537 1 TRANSISTOR DMOS SUR SOI Domaine de l'invention La présente invention concerne les transistors MOS diffusés, ou DMOS, qui sont souvent utilisés dans les circuits intégrés pour permettre de supporter et de commuter des tensions plus élevées que celles impliquées dans la commutation des transistors logiques (CMOS). Exposé de l'art antérieur Les figures lA, 1B et 1C sont respectivement une vue de dessus, une vue en coupe selon le plan BB de la figure lA et 10 une vue en coupe selon le plan CC de la figure lA d'un exemple de transistor DMOS. Plus particulièrement, ces figures représentent un transistor DMOS à canal P réalisé dans une couche mince de silicium reposant sur un isolant, généralement lui-même formé 15 sur une plaquette de silicium, selon une structure couramment désignée par le sigle SOI (Silicon On Insulator). Le transistor DMOS représenté est du type dit à drain étendu, c'est-à-dire que la région fortement dopée de contact de drain est distante de la limite de la région de canal et qu'il existe une région de 20 drain, couramment appelée région de glissement (en anglais "drift"), plus faiblement dopée entre la région de contact de drain et la limite de la région de canal, ce qui contribue à B11227 - 11-GR3-0537 2 augmenter la tenue en tension du dispositif. Par ailleurs, les figures lA à 1C illustrent un dispositif symétrique comprenant une grille et un drain de chaque côté d'une bande de source centrale. Dans la vue de dessus de la figure lA, on a représenté du côté gauche d'un axe de symétrie CC, la vue de dessus de la structure sans la grille et sans les métallisations de drain et de source et, du côté droit de l'axe de symétrie CC, la grille et les métallisations de drain et de source. Comme le montre plus particulièrement la vue en coupe de la figure 1B, la structure est réalisée dans une zone active de silicium formée au-dessus d'un support 1 revêtu d'une couche isolante 2 et délimitée par une région isolante 3 qui rejoint la couche isolante 2. Pour plus de simplicité, on va décrire cette structure en relation avec ses étapes de fabrication. La zone active délimitée par la région isolante 3 est une portion de couche de silicium faiblement dopée 5, de type P dans le cas qui sera décrit ci-après de la réalisation d'un transistor à canal P. Au-dessus de la surface de la zone active, sont formées des grilles symétriques s'étendant sur toute la largeur de la zone active. Chaque grille comprend une bande de silicium polycristallin 7 isolée du semiconducteur sous jacent par une couche isolante mince 6. Une région 10 de type N est formée par diffusion à partir de l'intervalle entre les deux grilles, le reste de la structure étant masqué. Cette région 10 de type N s'étend sous une partie de la longueur de chaque grille pour constituer le corps du transistor (la région dans laquelle est susceptible de se former un canal quand la grille est convena- blement polarisée). Une région superficielle faiblement dopée de type P 12 est ensuite formée, à partir de l'intervalle entre les deux grilles. Après quoi, des espaceurs 14 sont formés de part et d'autre de chaque grille et une couche de protection 16 est formée vers l'extérieur par rapport aux grilles pour délimiter la région de glissement 5 susmentionnée, et une implantation B11227 - 11-GR3-0537 3 d'un dopant de type P est réalisée. On forme ainsi une région de source centrale 18 de type P+ et des régions de contacts de drain 19 (à droite et à gauche dans les figures lA et 1B). Une fois cette structure obtenue, on procède à une siliciuration qui s'effectue automatiquement sur toutes les surfaces exposées de silicium monocristallin ou polycristallin. Ainsi, il se forme une région de siliciure de source MS au-dessus de la source 18, des régions de siliciure de grille MG au-dessus des grilles 7, et des régions de siliciure de drain MD au-dessus des régions de contact de drain 19, la région de glissement 5 étant protégée de cette siliciuration. La description précédente se lit plus particulièrement sur la représentation des figures lA et 1B. Toutefois, en plus des métallisations de drain, de source et de grille, il convient en outre de contacter la région de corps 10 pour pouvoir la polariser au même potentiel que la région de source 18. La façon dont ce contact est obtenu est représentée plus clairement en figures lA et 1C. Comme le montrent ces figures, la diffusion de la région de source 12-18 n'est pas réalisée sur toute la largeur du transistor mais est interrompue par masquage à une certaine distance, d, de la limite de la zone active. On comprendra que les vues des figures lA et 1C sont partielles et qu'en fait l'interruption susmentionnée est de préférence réalisée de chaque côté de la structure. Dans l'intervalle correspondant à la distance d, une région 20 fortement dopée de type N est formée. Lors de l'étape de siliciuration, cette région 20 est recouverte par la même couche de siliciure MS que l'ensemble de la région de source. Ainsi, cette région N+, qui contacte la région 10, est polarisée en fonctionnement au même potentiel que la source (la référence de potentiel haute dans le cas décrit d'un transistor DMOS à canal P). Le dispositif décrit ci-dessus fonctionne de façon satisfaisante. Toutefois, il présente un certain courant de 35 fuite quand il est à l'état bloqué. B11227 - 11-GR3-0537 4 Résumé Un objet de modes de réalisation de l'invention est de prévoir un transistor DMOS du type de celui décrit précédemment ayant un courant de fuite à l'état bloqué réduit. Un mode de réalisation de la présente invention pré- voit un transistor DMOS sur SOI comprenant une grille allongée s'étendant sur toute la largeur d'une zone active ; une région de drain d'un premier type de conductivité s'étendant sur toute la largeur de la zone active ; une région de source du premier type de conductivité s'étendant parallèlement à la grille et s'arrêtant avant la limite de la zone active au moins d'un côté de la largeur du transistor, un intervalle existant entre la limite de la région de source et la limite de la zone active ; une région de corps d'un deuxième type de conductivité s'éten- dant sous la grille et dans ledit intervalle ; une région plus fortement dopée du deuxième type de conductivité s'étendant sur une partie dudit intervalle du côté de la limite de la zone active ; et une métallisation de source allongée s'étendant sur toute la largeur de la zone active. Selon un mode de réalisation de la présente invention, la source est disposée de façon centrale et une bande de grille est prévue de chaque côté de la source. Selon un mode de réalisation de la présente invention, la région de drain comprend une bande plus faiblement dopée du 25 côté de la grille et une bande plus fortement dopée du côté de la limite de la zone active. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante 30 de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures lA à 1C, décrites précédemment, sont une vue de dessus partielle, une vue en coupe selon la ligne BB de la figure lA, et une vue en coupe partielle selon la ligne CC de 35 la figure lA ; et B11227 - 11-GR3-0537 les figures 2A à 2C sont une vue de dessus partielle, une vue en coupe selon la ligne BB de la figure 2A, et une vue en coupe partielle selon la ligne CC de la figure 2A. Comme cela est habituel dans la représentation des 5 circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Les figures 2A, 2B et 2C sont des vues d'un transistor DMOS sur SOI et correspondent respectivement aux figures lA, lB 10 et 1C décrivant l'état de la technique. La figure 2B (coupe BB de la vue de dessus de la figure 2A) est strictement identique à la figure lB décrite précédemment et de mêmes éléments sont désignés par de mêmes références. La réalisation des figures 2A et 2C diffère de celle 15 des figures lA et 1C par le mode de prise de contact sur le corps 10 du transistor. Seules les différences entre les figures 2A et 2C et les figures lA et 1C seront soulignées ci-après. La distance d décrite précédemment entre la limite de la zone active et l'interruption dans le sens de la largeur de 20 la couche de source ne peut en pratique pas être réduite, car il faut bien conserver une distance de garde minimum entre une région diffusée de type P et la limite de la zone active pour être certain qu'il reste en place une zone exposée de type N d'étendue suffisante. 25 Par contre, les inventeurs ont noté que l'on pouvait limiter l'étendue de la région de contact de corps de type N+. Ainsi, les figures 2A et 2B montrent que la couche de source de type P 18 (et la couche de type P 12) sont interrompues comme précédemment à une distance d de la limite de la zone active 30 pour laisser apparente une région dopée de type N 30 correspondant à la région de corps 10. Dans la réalisation des figures 2A à 2C, une région de contact 31 de type N+ s'étend sur une largeur inférieure à la valeur d, à savoir, seulement sur une largeur dl à partir de la 35 limite de la zone active. En effet, même s'il y a un pourcentage B11227 - 11-GR3-0537 6 d'erreur sur la valeur de dl en raison des aléas de fabrication, il restera toujours une portion de région N+ 31 et région N 30 exposées. Ensuite, la métallisation (siliciuration) de source MS fera contact avec la région p+ 18, et avec les régions 30 et 31. Le contact sur la région 31 est un contact ohmique et, même si le contact avec la région 30 n'est pas parfait, il existera quand même un contact qui permettra de polariser cette région 30 et, par son intermédiaire, la région de corps 10. En effet, la couche N 10-30 ayant un niveau de dopage relativement élevé (5.1017 à 1018 at./cm3), le contact avec cette région 30 reste satisfaisant. Des tests ont été effectués sur une structure du type de celle des figures 2A à 2C qui présentait les caractéristiques suivantes : - largeur totale de la zone active, supérieure à 5 pin, - longueur totale, de la limite externe de la région de drain à la limite externe de la région de drain symétrique, de l'ordre de 2,5 à 3 gm, - longueur de grille, de l'ordre de 0,4 gm, 20 - distance entre grilles, de l'ordre de 1 gm, - distance entre les bords externes des grilles et les limites des régions de contact de drain, de l'ordre de 0,5 gm, - dopage des régions de glissement 5, de l'ordre de 1017 atomes par cm3, 25 - dopage de la région N de corps 10, de l'ordre de 1018 at./cm3, - dopage de la région N+ 31 de contact de corps, de l'ordre de 1020 at./cm3, - valeur de la distance d, de l'ordre de 0,4 gm, 30 - valeur de la distance dl, environ d/2. Avec une telle structure, on a observé un courant de fuite à l'état bloqué inférieur à 100 pA/gm alors que, pour un dispositif tel que celui des figures LA à 1C de mêmes dimensions et pour la même valeur de d, ce courant de fuite était au moins 35 double (supérieur à 200 pA/gm). Ceci laisse penser que l'une des B11227 - 11-GR3-0537 7 sources principales du courant de fuite dans la structure des figures LA-1C était la jonction N+P entre la région de contact de corps et la région de glissement 5. Bien entendu, de nombreuses variantes et modifications 5 apparaîtront à l'homme de l'art, notamment en ce qui concerne la réalisation du transistor DMOS. En particulier, la région de corps 10 a été représentée comme s'étendant sous une petite partie (environ la moitié) de la longueur de grille. Cette extension pourra en pratique être plus ou moins importante. De 10 même, on pourra prévoir des longueurs des zones de glissement 5 entre la région de corps et la région de contact de drain plus ou moins importantes. Enfin, on a décrit un transistor symétrique par rapport à une région de source centrale. On pourra prévoir que le dispositif ne comprend sensiblement que ce qui 15 est représenté dans la partie droite ou gauche de la figure 2A. De plus, dans ce qui précède a été décrit le cas d'un transistor à canal P. L'invention s'appliquera de la même manière à un transistor à canal N. REVENDICATIONS1. Transistor DMOS sur SOI comprenant : une grille allongée (7) s'étendant sur toute la largeur d'une zone active ; une région de drain (5) d'un premier type de conducti5 vité s'étendant sur toute la largeur de la zone active ; une région de source (18) du premier type de conductivité s'étendant parallèlement à la grille et s'arrêtant avant la limite de la zone active au moins d'un côté de la largeur du transistor, un intervalle (d) existant entre la limite de la 10 région de source et la limite de la zone active ; une région de corps (10, 30) d'un deuxième type de conductivité s'étendant sous la grille et dans ledit intervalle ; une région (31) plus fortement dopée du deuxième type 15 de conductivité s'étendant sur une partie (dl) dudit intervalle du côté de la limite de la zone active ; et une métallisation de source allongée (MS) s'étendant sur toute la largeur de la zone active. 2. Transistor DMOS selon la revendication 1, dans 20 lequel la source est disposée de façon centrale et une bande de grille est prévue de chaque côté de la source. 3. Transistor DMOS selon la revendication 1 ou 2, dans lequel la région de drain comprend une bande plus faiblement dopée du côté de la grille et une bande plus fortement dopée du 25 côté de la limite de la zone active.