FR 2986632 A1 20130809 FR 1251076 A 20120206 PROTECTION D'UN CIRCUIT INTEGRE CONTRE DES ATTAQUES INVASIVES La présente invention est relative au domaine de la micro-électronique, 5 et concerne plus particulièrement la protection des circuits intégrés contre les attaques dites invasives. Il existe aujourd'hui deux principaux types d'attaques invasives visant à perturber le fonctionnement normal d'un circuit intégré ou son intégrité : Un premier type d'attaques, connu sous le nom de rétro-conception, 10 permet la compréhension de la structure du composant électronique réalisé sous forme de circuit intégré et de ses fonctions. L'attaquant va étudier les circuits des différents niveaux de métaux du circuit intégré afin de reconstituer les différentes parties de ce circuit. Pour ce faire, l'attaquant dispose d'un certain nombre de techniques de laminage (abrasive, chimique, 15 électrochimique, gravure plasma, faisceau d'ions focalisés ou FIB (initiale anglo-saxonnes mises pour « Focused Ion Beam »)...) lui permettant d'accéder aux différents niveaux du circuit et de les observer. La rétro-conception conduit certes à la destruction irréversible des parties du circuit intégré analysées, mais permet de révéler l'intégralité de la structure du circuit. 20 Un autre type d'attaques appelé court-circuitage consiste à établir ou rompre des contacts afin d'espionner des signaux à l'intérieur du composant, et/ou d'injecter des signaux de test et d'observer les réponses à ces signaux de test. Les contacts sont établis soit avec de très fines électrodes (technique dite du court-circuitage par micro-sondage) pour une précision de l'ordre de 25 0,4 dam, soit par faisceau d'ions focalisés pour une précision de l'ordre de 10 nm qui, en plus de permettre le micro-sondage permet de modifier le circuit. Ce type d'attaques permet d'accéder à des informations sensibles telles qu'une clé secrète de cryptage ou le contenu de mémoires. Différentes méthodes ont déjà été proposées pour se protéger contre 30 de telles attaques invasives : Des méthodes dites passives consistent à ajouter de fausses pistes conductrices. Ces méthodes ne permettent que de ralentir le processus de rétro-conception en rendant la compréhension de la structure utile plus difficile. D'autres méthodes plus élaborées et visant à se protéger contre les deux types d'attaques précitées consistent à utiliser un bouclier actif comprenant une ou plusieurs paires de serpentins conducteurs et un circuit de contrôle qui vérifie en permanence que les serpentins n'ont pas été modifiés ou déconnectés. Ainsi, le document US 6, 798, 234 décrit un bouclier actif composé d'un émetteur de signal, d'un récepteur de signal et d'au moins deux circuits conducteurs entre l'émetteur et le récepteur. Un interrupteur permet de basculer entre un état de mesures capacitives, et un état permettant de vérifier l'endommagement du bouclier (courts-circuits ou interruption de piste). Le document US 7, 288, 786 propose quant à lui une solution utilisant des lignes de circuits sur plusieurs niveaux de métaux remplissant de manière systématique les vides laissés par le circuit utile, ceci afin de tromper d'éventuels attaquants et rendre la rétro-conception plus difficile, notamment l'utilisation du FIB. Toutes les solutions connues ont le mérite de rendre les attaques invasives beaucoup plus complexes à réaliser. Néanmoins, il est toujours possible pour un attaquant disposant de suffisamment de temps et de moyens de découvrir l'architecture des circuits de protection ou boucliers actifs, de les neutraliser, et d'arriver ainsi à révéler la structure du composant électronique. La présente invention a pour but d'améliorer encore la protection d'un circuit intégré en proposant une architecture de protection modifiable dynamiquement. Plus précisément, la présente invention a pour objet une architecture de protection d'au moins un circuit intégré formé sur au moins un substrat contre des attaques invasives, caractérisée en ce qu'elle comporte une matrice comprenant, sur ledit au moins un substrat, un ensemble de cellules logiques comportant chacune une pluralité d'entrées/sorties associée chacune à une ligne conductrice et des moyens de routage reconfigurables aptes à sélectionner un couple d'entrée/sortie pour permettre une connexion électrique de chaque cellule logique à deux autres cellules logiques dudit ensemble, et en ce que lesdits moyens de routage de chaque cellule logique sont aptes à être reconfigurés périodiquement à partir d'une information de reconfiguration spécifique à chaque cellule logique, de façon à ce qu'une pluralité desdites cellules logiques de la matrice soient connectées électriquement les unes aux autres selon un circuit de connexion différent d'une période de fonctionnement à l'autre. Dans un premier mode de réalisation particulièrement avantageux de l'invention, le circuit de connexion associé à chaque période de fonctionnement forme un circuit Hamiltonien sur l'ensemble desdites cellules logiques entre une première desdites cellules logiques constituant une cellule d'entrée fixe et une deuxième desdites cellules logiques constituant une cellule de sortie fixe, au travers duquel un message de reconfiguration comprenant lesdites informations de reconfiguration est apte à transiter. Dans ce cas, chaque cellule logique est de préférence apte à extraire, sur une période courante de fonctionnement, l'information de reconfiguration spécifique comprise dans le message de reconfiguration transitant depuis la cellule d'entrée fixe jusqu'à la cellule de sortie fixe selon le circuit Hamiltonien associé, et à reconfigurer, à l'issue de la période courante de fonctionnement, ses moyens de routage conformément à l'information de reconfiguration reçue, de sorte qu'à la période de fonctionnement suivante, lesdites cellules logiques soient connectées électriquement selon un nouveau circuit Hamiltonien établi entre ladite cellule d'entrée fixe et ladite cellule de sortie fixe. Chaque cellule logique peut intégrer en outre des moyens de cryptage aptes à chiffrer une signature comprise dans le message de reconfiguration avant transmission dudit message de reconfiguration à la cellule logique suivante. Dans un second mode de réalisation, chaque cellule logique comporte un contrôleur avec une entrée spécifique apte à recevoir, sur une période courante de fonctionnement, l'information de reconfiguration spécifique comprise dans un message de reconfiguration, chaque cellule étant apte à reconfigurer, à l'issue de la période courante de fonctionnement, ses moyens de routage conformément à l'information de reconfiguration reçue, de sorte qu'à la période de fonctionnement suivante, lesdites cellules logiques soient connectées électriquement selon un nouveau circuit de connexion établi entre une cellule d'entrée fixe et une cellule de sortie fixe. Selon encore certains autres modes de réalisation conformes à l'invention, l'architecture peut comporter également une ou plusieurs des caractéristiques suivantes : - au moins une ligne conductrice entre deux cellules logiques dudit 10 ensemble comprend au moins une portion en forme de serpentin ; - au moins une ligne conductrice entre deux cellules logiques dudit ensemble s'étend sur un ou plusieurs niveaux de métal dudit au moins un circuit intégré ; - les cellules logiques de ladite matrice sont réparties sur plusieurs 15 substrats composant un même circuit intégré ; - la matrice peut comporter une ou plusieurs cellules logiques leurres, exclues systématiquement du circuit Hamiltonien associé à chaque période de fonctionnement. - l'architecture de protection peut comporter plusieurs matrices 20 comportant chacune un ensemble de cellules logiques à moyens de routage reconfigurables, les moyens de routage des cellules d'un même ensemble étant aptes à être reconfigurés à chaque période de fonctionnement pour permettre la connexion électrique des cellules du même ensemble selon un nouveau circuit de connexion; 25 - dans ce dernier cas, au moins une cellule logique peut être commune à au moins deux matrices. La présente invention et les avantages qu'elle procure seront mieux compris au vu de la description suivante, faite en référence aux figures 30 annexées, dans lesquelles : - la figure 1 illustre sous forme de schéma bloc fonctionnel, une cellule logique élémentaire comprise dans une architecture conforme à un premier mode de réalisation de l'invention; - les figures 2a et 2b représentent un exemple du passage d'un premier circuit Hamiltonien à un deuxième circuit Hamiltonien sur deux périodes successives de fonctionnement pour une architecture possible conforme à l'invention, comprenant 16 cellules logiques élémentaires ; - la figure 3 illustre un exemple de message de reconfiguration ; - les figures 4a et 4b illustrent sous forme simplifiée des exemples de configurations possibles pour l'agencement d'une architecture de protection selon l'invention ; - la figure 5 représente schématiquement un autre exemple du passage d'un premier circuit Hamiltonien à un deuxième circuit Hamiltonien sur deux périodes successives de fonctionnement pour une architecture possible conforme à l'invention, comprenant 16 cellules logiques élémentaires intégrant une fonctionnalité de cryptage ; - la figure 6 illustre sous forme de schéma bloc fonctionnel, une cellule 15 logique élémentaire comprise dans une architecture conforme à un deuxième mode de réalisation de l'invention; - les figures 7a et 7b représentent un exemple du passage d'un premier circuit à un deuxième circuit sur deux périodes successives de fonctionnement pour une architecture possible conforme au deuxième mode 20 de réalisation de l'invention, comprenant 16 cellules logiques élémentaires. La protection d'un circuit intégré contre les attaques invasives selon l'invention repose sur l'utilisation d'une matrice de cellules logiques élémentaires comportant chacune des moyens de routage reprogrammables 25 de façon à permettre aux cellules d'être connectées entre elles selon une topologie de connexion reconfigurable périodiquement. Les cellules logiques élémentaires sont intégrées directement au niveau du substrat en silicium du circuit intégré à protéger et comporte chacune une pluralité d'entrées/sorties, chaque entrée/sortie étant associée à 30 une ligne conductrice formée dans le circuit intégré. Le nombre d'entrées/sorties peut varier en fonction de l'architecture du circuit de vérification que l'on choisit. Cependant les cellules logiques ont toutes en commun leurs fonctionnalités de routage et d'identification de leur prochaine reconfiguration. La figure 1 illustre à titre d'exemple non limitatif le schéma logique d'une cellule logique élémentaire 1 à N entrées/sorties 10, 11 permettant une première mise en oeuvre possible de l'invention. Afin de pouvoir acheminer le signal à travers ses N entrées/sorties 10 et 11, chaque cellule programmable 1 est composée de moyens de routage reconfigurables représentés ici sous forme de plusieurs blocs logiques comportant : - Un dispositif 12 de multiplexage N vers 1 et un dispositif 13 de 10 multiplexage 1 vers N pour commander respectivement les N entrées/sorties 10 et 11; - Un contrôleur 14 associé à une horloge, apte à commander la configuration des dispositifs de multiplexage 12 et 13 ; - un registre 15 pour sauvegarder la prochaine configuration de 15 routage de la cellule. Dans une implémentation avantageuse de l'invention qui sera détaillée par la suite, le registre 15 peut être combiné à un moyen de cryptage, et sauvegarder certains paramètres nécessaires aux opérations cryptographiques. 20 Chaque entrée/sortie 10, 11 est reliée électriquement à une ligne conductrice spécifique représentée en trait épais sur la figure 1. En fonctionnement, les moyens de routage de chaque cellule constituant la matrice sont aptes à sélectionner une entrée et une sortie spécifiques, en fonction d'une information de configuration stockée dans le registre 15, de 25 manière à permettre à chaque cellule d'être connectée électriquement entre deux autres cellules de la matrice. Par exemple, si le contrôleur 14 sélectionne l'entrée numérotée 1 du dispositif de multiplexage 12, et la sortie numérotée 2 du dispositif de multiplexage 13, la cellule logique 1 de la figure sera connectée électriquement d'une part, à une sortie d'une deuxième cellule 30 logique par l'intermédiaire de la ligne conductrice E1, et d'autre part, à une entrée d'une troisième cellule logique par l'intermédiaire de la ligne conductrice S2. Conformément à un premier mode de réalisation de l'invention, l'architecture de protection va être commandée de façon à ce que les cellules de la matrice soient connectées entre elles selon un circuit Hamiltonien établi entre une première desdites cellules constituant une cellule d'entrée fixe et une deuxième desdites cellules constituant une cellule de sortie fixe, et reconfigurable périodiquement. On rappelle qu'un circuit Hamiltonien dans une matrice comportant N noeuds ou sommets, ici représentés par les cellules logiques élémentaires, est un circuit passant une fois seulement par chacun des noeuds ou sommets de la matrice. Pour toute matrice comportant au moins quatre noeuds ou sommets, dont deux sont considérés comme des noeuds d'entrée et de sortie fixes, il est donc possible de relier les noeuds entre eux selon plusieurs circuits Hamiltoniens. Cette propriété va être exploitée ici en reconfigurant de manière périodique les moyens de routage associés à chaque cellule, de façon à ce que les cellules soient connectées à chaque période selon une topologie de connexion Hamiltonienne différente entre une même cellule d'entrée et une même cellule de sortie. Pour ce faire, chaque cellule est reconfigurée en faisant transiter dans chaque cellule de la matrice, pendant une période de fonctionnement, un message de reconfiguration comportant les informations de reconfiguration spécifiques à chaque cellule. Comme les cellules sont toujours connectées entre elles selon un circuit Hamiltonien, on garantit ainsi que chaque cellule de la matrice recevra bien l'information de reconfiguration qui lui est destinée. En conséquence, à l'issue de la période de fonctionnement, lorsque le message a transité successivement dans chaque cellule, chaque cellule est en mesure d'extraire l'information de reconfiguration qui lui est propre, et de reconfigurer ses propres moyens de routage en fonction de cette information de reconfiguration. Au cycle de fonctionnement suivant, les cellules sont connectées les unes aux autres selon un nouveau circuit Hamiltonien. A la mise sous tension du circuit intégré, la matrice de cellules se configure dans sa position d'initialisation. Chaque cellule a sa configuration par défaut enregistrée dans son registre propre. Ceci assure que chaque cellule recevra la première information de reconfiguration. Pour illustrer le principe précédent, on se reportera aux figures 2a, 2b et 3 pour lesquelles on a supposé dans la suite, de manière non limitative, que la matrice selon l'invention est composée de 16 cellules logiques élémentaires 1 reprogrammables, chaque cellule ayant 4 entrées/sorties, et disposant ainsi de 16 possibilités de routage, qu'il sera possible de programmer sur 4 bits (Pour une cellule à N entrées/sorties, elle aura N(N-1) possibilités de routage). Plus précisément, on a représenté sur les figures 2a et 2b deux topologies distinctes d'interconnexion Hamiltonienne des cellules de la matrice, respectivement à une période courante de fonctionnement notée to, et à la période de fonctionnement suivante notée ti. Pour les deux figures 2a et 2b, les cellules 1 sont représentée par un numéro d'identification (1 à 16). Dans l'exemple, la cellule 1 constitue la cellule d'entrée fixe 1E, et la cellule 5 constitue la cellule de sortie fixe 1S. Durant la période courante de fonctionnement to, une sortie de chaque cellule est connectée à l'entrée d'une autre cellule en suivant le circuit Hamiltonien suivant (figure 2a) : 1->2->3->4->8->12->16->15->14->13->9->10->11->7->6->5 A la période de fonctionnement suivante ti, une sortie de chaque cellule est connectée à l'entrée d'une autre cellule en suivant le nouveau circuit Hamiltonien suivant (figure 2b) : 1->2->3->4->8->7->11->12->16->15->14->13->9->10->6->5 Le passage de la topologie d'interconnexion selon la figure 2a à la topologie d'interconnexion selon la figure 2b va à présent être détaillé : On note Mo(to) le message de reconfiguration qui est généré et injecté en entrée de la cellule d'entrée 1E, et qui va transiter, lors de la période to dans le circuit Hamiltonien de la figure 2a. Ce message de reconfiguration pourra par exemple être décomposé, comme illustré sur la figure 3, en autant d'informations de reconfiguration que de nombre de cellules. Ainsi, chaque message Mo(t) envoyé sur une période de fonctionnement t donnée comporte ici 16 informations de reconfiguration, chaque information de reconfiguration wi correspondant au prochain routage de la cellule i. Si l'on suppose, à titre non limitatif, un fonctionnement synchrone de l'ensemble des cellules, le message est transmis à la cellule suivante à chaque coup d'horloge. Dans notre exemple, 16 coups d'horloge sont nécessaires pour permettre à toutes les cellules i de récupérer dans le message qu'elles reçoivent, l'information de reconfiguration wi qui les concerne, et que chaque cellule stocke dans le registre 15 (figure 1) qui lui est propre. Au coup d'horloge suivant, chaque 5 cellule est apte à reconfigurer ses moyens de routage conformément à l'information de reconfiguration. Le coup d'horloge suivant correspond au début d'une nouvelle période de fonctionnement ti dans laquelle la topologie de connexion des cellules a changé. Le cycle recommence, en injectant sur la cellule d'entrée lE un nouveau message de reconfiguration Mo(ti) qui va cette 10 fois-ci circuler en suivant le circuit Hamiltonien de la figure 2b. On remarque dans cet exemple que seules quelques cellules, à savoir les cellules 7, 8, 10 et 11, ont dû finalement recevoir, par le message Mo(to), une information de reconfiguration destinée à leur faire changer de routage, pour passer de la topologie selon la figure 2a à la topologie selon la figure 2b. 15 Il convient de noter que la périodicité de reconfiguration et de fonctionnement des cellules n'est pas forcément constante mais peut varier, notamment pour autoriser un fonctionnement asynchrone. En modifiant ainsi la topologie d'interconnexion des différentes cellules logiques de la matrice, seules les cellules d'entrée et de sortie restant 20 inchangées, il devient beaucoup plus difficile pour un attaquant éventuel de réaliser un court-circuit entre deux points quelconque de la matrice. En outre, la géométrie des lignes conductrices (Ei à EN et Si à SN sur la figure 1) peut être avantageusement prévue pour rendre plus difficile la compréhension de la structure en cas d'attaque par rétro-conception. 25 On peut par exemple prévoir qu'au moins une ligne conductrice entre deux cellules logiques comprenne au moins une portion en forme de serpentin. Alternativement ou en combinaison, on peut prévoir qu'au moins une ligne conductrice entre deux cellules logiques de la matrice s'étende sur un ou plusieurs niveaux de métal du circuit intégré. 30 On peut ainsi utiliser la géométrie de ces lignes conductrices pour remplir au mieux les vides laissés par le circuit utile du composant électronique à protéger sur plusieurs niveaux de métal. On peut en outre prévoir que la matrice comporte également une ou plusieurs cellules logiques leurres, exclues systématiquement du circuit Hamiltonien associé à chaque période de fonctionnement. L'architecture de protection conforme au premier mode de réalisation selon l'invention peut par conséquent adopter différentes formes selon la nature du circuit à protéger : Elle peut par exemple entourer le circuit utile et/ou être enchevêtrée dans le circuit utile. La figure 4a donne très schématiquement un exemple d'architecture de protection dans laquelle trois cellules logiques 1 ont été placées au niveau du substrat 3 d'un circuit intégré avec un circuit utile 2 sur plusieurs niveaux de métal. Sur cette figure, différentes lignes conductrices 4 ont été représentées, aptes à connectées électriquement les cellules entre elles selon la configuration des moyens de routage de chaque cellule. Si le composant à protéger comporte plusieurs substrats 31, 32 comme dans le cas représenté schématiquement sur la figure 4b, on optera pour répartir les cellules logiques 1 sur ces substrats de manière que l'architecture de protection entoure et/ou s'enchevêtre dans les circuits utiles 21, 22 associés à chaque substrat. Dans ce cas, des connexions 5 traversant le substrat (connues sous la terminologie anglo-saxonne TSV, through silicon via) sont prévues au niveau des substrats pour permettre l'interconnexion des différentes lignes conductrices et des différentes cellules logiques. Par souci de compréhension, les lignes conductrices 4 ont été représentées dans les deux figures 4a et 4b comme s'étendant principalement sur la dernière couche de métal associée au substrat. En outre, les connexions entre les cellules logiques 1 et le(s) circuit(s) utile(s) n'ont pas été représentées pour ne pas surcharger les figures, mais il convient de noter que ces éléments partagent bien entendu différentes ressources telles que les alimentations, la masse électrique et les signaux d'horloge. Dans certains cas très élaborés, l'architecture de protection pourra même comporter plusieurs matrices comportant chacune un ensemble de cellules logiques à moyens de routage reconfigurables, les moyens de routage des cellules d'un même ensemble étant aptes à être reconfigurés à chaque période de fonctionnement pour permettre la connexion électrique des cellules du même ensemble selon un nouveau circuit Hamiltonien. Les différentes matrices pourront fonctionner en parallèle et de façon indépendante, voire 5 mettre en commun leurs ressources : en particulier, au moins une cellule logique peut être commune à deux matrices ou plus. Dans ce cas, la ou les cellules communes à plusieurs matrices devront avoir une structure logique adaptée par rapport à celle présentée à la figure 1. On pourra par exemple envisager de dédoubler les entrées/sorties des cellules qui doivent être 10 communes à deux matrices. Il convient de noter que l'architecture de protection selon l'invention, bien que présentant des similarités avec des matrices FPGA (Initiales anglo-saxonnes mises pour « Field Programmable Gate Array ») à reconfiguration 15 dynamique, réseaux de cellules aptes à être reprogrammées partiellement en fonctionnement, en diffère en fait non seulement par sa nature, mais aussi par sa fonction. En effet, les cellules et les lignes conductrices permettant de relier les cellules entre elles sont constituées ici de couches de métallisations fixes à géométrie quelconque implémentées directement en ASIC (initiales anglo- 20 saxonnes mises pour Application Specific Integrated Circuit) et non sur une base de cellules SRAM (Initiales anglo-saxonnes mises pour Static Random Access Memory) comme c'est le cas pour la plupart des matrices FPGA. De ce fait, la fréquence de fonctionnement de la matrice selon l'invention sera plus haute et la consommation de courant plus faible qu'un équivalent FPGA. 25 Le mode de reconfiguration selon l'invention diffère également de celui adopté pour une matrice FPGA puisque, dans ce premier mode de réalisation, c'est le message circulant à travers les cellules logiques qui porte l'information de reconfiguration. Enfin, la finalité est également différente puisqu'il s'agit, dans le cas présent, de modifier dynamiquement le chemin de routage des 30 cellules logique pour se prémunir des attaques invasives. En vérifiant la bonne réception du message sur la cellule de sortie, on s'assure en effet qu'aucun court-circuitage n'a été réalisé. Une variante de réalisation de l'architecture de protection, conforme au premier mode de réalisation de la présente invention, va à présent être décrite en référence à la figure 5. Il s'agit ici de protéger l'architecture en elle-même contre une manipulation des cellules logiques en intégrant à chacune de ces cellules une fonction cryptographique propre. La matrice de cellules est composée de la même manière que précédemment à la différence que chaque cellule est capable d'opérer des fonctions cryptographiques à l'aide d'une clé et de paramètres propres à chaque cellule. Comme cela a déjà été indiqué précédemment, il suffit de combiner le registre 15 (figure 1) de chaque cellule logique 1 à un moyen de cryptage, et sauvegarder certains paramètres nécessaires aux opérations cryptographiques. Le message de reconfiguration transmis à travers les circuits Hamiltoniens sera donc ici composé comme précédemment de l'information de reconfiguration des cellules, mais également d'une signature qui sera chiffrée successivement par chaque cellule. Le composant électronique ou un coprocesseur protégé par l'architecture vérifiera à la fin de chaque période de fonctionnement la validité de la signature chiffrée par toutes les cellules. Il pourra ainsi détecter toute modification dans le réseau de cellule et stopper le fonctionnement du microprocesseur. Pour illustrer ce deuxième mode de réalisation, on reprend l'exemple non limitatif d'une matrice composée de 16 cellules élémentaires reprogrammables, chaque cellule ayant 4 entrées/sorties et intégrant une fonction cryptographique individuelle. La figure 5 illustre le circuit Hamiltonien reliant les différentes cellules à la période de fonctionnement to (connexion en traits pleins entre les différentes cellules logiques 1), ainsi que le circuit Hamiltonien reliant ces mêmes cellules à la période de fonctionnement suivante t1 (connexion en traits discontinus entre les différentes cellules logiques 1). On note dans la suite : - i, l'identifiant de position de chaque cellule à l'intérieur du circuit Hamiltonien. - si, une variable d'état associée à chaque cellule i et initialisée à zéro. - wi, l'état représentatif de l'information de configuration de chaque cellule i (12 états dans le cas de cellules 4 entrées/sorties). - une clé de chiffrement fixe associée à chaque cellule i. - mo, le message de reconfiguration généré et alimentant à chaque 5 période de fonctionnement la cellule d'entrée 1E fixe de la matrice (dans l'exemple, la cellule d'identifiant 1). - mi6, le message de reconfiguration en sortie de la cellule d'entrée 1S fixe de la matrice à chaque période de fonctionnement (dans l'exemple, la cellule d'identifiant 16). 10 - mi-i, le message de reconfiguration injecté dans chaque cellule d'identifiant i. A chaque période de fonctionnement, chaque cellule i calcule le message qu'elle va transmettre à la cellule suivante selon sa fonction de cryptage F, soit 15 = F(,12, lk1li11111-11s1) et remet à jour sa propre variable d'état (correspondant à la configuration de routage qu'elle devra avoir au cycle de fonctionnement suivant) selon l'équation : 20 Le message mi est alors transmis à la cellule suivante i+1. A chaque coup d'horloge, le message est transmis à la cellule suivante qui chiffre la signature avec sa propre clé et ses paramètres. Au 16ème coup d'horloge, l'information a transité à travers toute la matrice si bien qu'au 17ème coup d'horloge, la matrice peut se reconfigurer dans un nouveau routage. 25 A la fin de chaque période de fonctionnement, le message en sortie de la cellule de sortie 1S, dans l'exemple le message mi6. On calcule par ailleurs la fonction cryptographique globale dans le circuit utile. Il suffit de comparer les deux valeurs obtenues pour tester l'intégrité du circuit et ainsi détecter toute modification de la matrice. La fonction cryptographique globale dépendra 30 donc du temps puisqu'elle dépend de la configuration de la matrice, ainsi que de ses états précédents. A la période suivante, le cycle recommence, la cellule lE reçoit un nouveau message de reconfiguration. Dans la description précédente des deux variantes de réalisation conformes à l'invention, la reconfiguration des cellules s'effectue au travers 5 d'un message de reconfiguration transitant à chaque période de fonctionnement au travers des cellules. On peut néanmoins prévoir, dans un deuxième mode de réalisation d'une architecture conforme à la présente invention, une autre façon de procéder à la reconfiguration des cellules, dans laquelle les informations de reconfiguration propres à chaque cellule sont 10 envoyées sur une entrée spécifique de la cellule. La figure 6 illustre schématiquement une cellule logique 1 élémentaire particulièrement adaptée à ce deuxième mode de réalisation. Cette cellule logique 1 est en tout point identique à la cellule logique décrite en référence à la figure 1, à ceci près que le contrôleur 14 comporte ici une entrée dédiée à la 15 réception de l'information de reconfiguration wi propre à la cellule. Sur les figures 7a et 7b, on a repris l'exemple d'une architecture à 16 cellules logiques présentant les mêmes topologies d'interconnexion que celles représentées aux figures 2a, 2b entre deux périodes de fonctionnement successives notées to et ti. On retrouve ici le message de reconfiguration 20 Mo(to) composé des informations de reconfiguration propres à chaque cellule (voir figure 3). Néanmoins, les informations de reconfiguration sont ici directement transmises sur les entrées respectives des contrôleurs associés aux cellules concernées par une reconfiguration. Comme illustré à la figure 7a, un signal So(to), par exemple un niveau de tension, est injecté sur la cellule 25 d'entrée fixe lE et transite dans les cellules en suivant le circuit de connexion des cellules, soit, dans l'exemple 1->2->3->4->8->12->16->15->14->13->9->10->11->7->6->5 30 En vérifiant l'existence du signal S16(to) délivré par la cellule fixe de sortie 1S, ou en procédant à des mesures capacitives, on peut s'assurer ainsi qu'aucune attaque invasive par court-circuit n'est intervenue. En outre, chaque cellule 1 à 16 représentée à la figure 7a reçoit, à la période to, la partie du message Mo(to) correspondant à l'information de reconfiguration qui la concerne et la stocke dans son registre. A l'issue de la période to (16 coups d'horloge dans le cas présent), toutes les cellules concernées par la reconfiguration ont reçu l'information nécessaire pour que le circuit de connexion, au cycle suivant t1, corresponde à celui représenté par la figure 7b, soit : 1->2->3->7->11->12->16->15->14->13->9->10->6->5 Le cycle recommence avec l'injection d'un nouveau signal So(ti.) transitant dans les cellules en suivant le circuit de connexion associé à la période t1, et d'un nouveau message de reconfiguration Mo(t1). Tout comme dans le cas du premier mode de réalisation : - les cellules 1 pourront avantageusement comporter un moyen de cryptage (non représenté) leur permettant d'ajouter une signature sur un signal logique So injecté à chaque période en entrée du circuit; - la période de reconfiguration n'est pas forcément fixe, mais peut varier pour autoriser notamment des fonctionnements asynchrones; - la géométrie des lignes conductrices permettant la liaison de deux cellules logiques peut rendre plus difficile la compréhension de la structure, avec l'emploi de portions de lignes conductrices en forme de serpentins, et/ou de lignes conductrices s'étendant sur un ou plusieurs niveaux de métal du circuit intégrés; - l'architecture de protection pourra comporter plusieurs matrices à topologie de connexion reconfigurable, mettant éventuellement en commun une ou plusieurs cellules. Dans ce cas, il faut prévoir de dédoubler les entrées/sorties des cellules. En revanche, à la différence de l'architecture de protection selon le premier mode de réalisation, il n'est pas nécessaire ici de prévoir que le circuit de connexion associé à chaque période de fonctionnement forme un circuit Hamiltonien. Ainsi, pour une période de fonctionnement donnée, certaines des cellules peuvent ne pas être incluses dans le circuit de connexion associé à la période de fonctionnement, mais peuvent être réintégrées à n'importe quelle autre période de fonctionnement. C'est le cas notamment des cellules numérotées 4 et 8 sur la figure 7b qui ont été exclues, au moins pour la période t1, du circuit de connexion, mais qui pourront être réintégrées à une période de fonctionnement ultérieure puisqu'elles peuvent toujours recevoir une information de reconfiguration du message Mo. REVENDICATIONS1. Architecture de protection d'au moins un circuit intégré formé sur au moins un substrat contre des attaques invasives, caractérisée en ce qu'elle comporte une matrice comprenant, sur ledit au moins un substrat, un ensemble de cellules logiques (1) comportant chacune une pluralité d'entrées/sorties (10, 11) associée chacune à une ligne conductrice (El-EN, S1-SN) et des moyens (12-15) de routage reconfigurables aptes à sélectionner un couple d'entrée/sortie pour permettre une connexion électrique de chaque cellule logique à deux autres cellules logiques dudit ensemble, et en ce que lesdits moyens (12-15) de routage de chaque cellule logique (1) sont aptes à être reconfigurés périodiquement à partir d'une information (wi) de reconfiguration spécifique à chaque cellule logique, de façon à ce qu'une pluralité desdites cellules logiques de la matrice soient connectées électriquement les unes aux autres selon un circuit de connexion différent d'une période de fonctionnement à l'autre. 2. Architecture de protection selon la revendication 1, caractérisée en ce que le circuit de connexion associé à chaque période de fonctionnement forme un circuit Hamiltonien sur l'ensemble desdites cellules logiques entre une première desdites cellules logiques constituant une cellule (1E) d'entrée fixe et une deuxième desdites cellules logiques constituant une cellule (1S) de sortie fixe, au travers duquel un message de reconfiguration comprenant lesdites informations de reconfiguration est apte à transiter. 3. Architecture de protection selon la revendication 2, caractérisée en ce que chaque cellule logique (1) est apte à extraire, sur une période courante de fonctionnement, l'information de reconfiguration spécifique (wi) comprise dans le message de reconfiguration transitant depuis la cellule (1E) d'entrée fixe jusqu'à la cellule (1S) de sortie fixe selon le circuit Hamiltonien associé, et à reconfigurer, à l'issue de la période courante de fonctionnement, ses moyens (12-15) de routageconformément à l'information de reconfiguration reçue, de sorte qu'à la période de fonctionnement suivante, lesdites cellules logiques soient connectées électriquement selon un nouveau circuit Hamiltonien établi entre ladite cellule d'entrée fixe (1E) et ladite cellule de sortie fixe (1S). 4. Architecture de protection selon l'une quelconque des revendications 2 et 3, caractérisée en ce que chaque cellule logique (1) intègre en outre des moyens de cryptage aptes à chiffrer une signature comprise dans ledit message de reconfiguration avant transmission dudit message de reconfiguration à la cellule logique suivante. 5. Architecture de protection selon l'une quelconque des revendications 2 à 4, caractérisée en ce que la matrice comporte en outre une ou plusieurs cellules logiques leurres, exclues systématiquement du circuit Hamiltonien associé à chaque période de fonctionnement. 6. Architecture de protection selon la revendication 1, caractérisée en ce que chaque cellule logique (1) comporte un contrôleur (14) avec une entrée spécifique apte à recevoir, sur une période courante de fonctionnement, l'information de reconfiguration spécifique (wi) comprise dans un message de reconfiguration, chaque cellule étant apte à reconfigurer, à l'issue de la période courante de fonctionnement, ses moyens (12-15) de routage conformément à l'information de reconfiguration reçue, de sorte qu'à la période de fonctionnement suivante, lesdites cellules logiques soient connectées électriquement selon un nouveau circuit de connexion établi entre une cellule d'entrée fixe (1E) et une cellule de sortie fixe (1S). 7. Architecture de protection selon l'une quelconque des revendications précédentes, caractérisée en ce qu'au moins une ligne conductrice (El-EN, S1-SN) entre deux cellules logiques (1) dudit ensemble comprend au moins une portion en forme de serpentin. 8. Architecture de protection selon l'une quelconque des revendications précédentes, caractérisée en ce qu'au moins une ligneconductrice (El-EN, S1-SN) entre deux cellules logiques (1) dudit ensemble s'étend sur un ou plusieurs niveaux de métal dudit au moins un circuit intégré. 9. Architecture de protection selon l'une quelconque des revendications précédentes, caractérisée en ce que les cellules logiques (1) de ladite matrice sont réparties sur plusieurs substrats (31, 32) composant un même circuit intégré. 10. Architecture de protection selon l'une quelconque des revendications précédentes, caractérisée en ce qu'elle comporte plusieurs matrices comportant chacune un ensemble de cellules logiques à moyens de routage reconfigurables, les moyens de routage des cellules d'un même ensemble étant aptes à être reconfigurés à chaque période de fonctionnement pour permettre la connexion électrique des cellules du même ensemble selon un nouveau circuit de connexion. 11. Architecture de protection selon la revendication 10, caractérisé en ce qu'au moins une cellule logique est commune à au moins deux matrices.