FR 2980303 A1 20130322 FR 1158291 A 20110919 B11-2416FR 1 DETECTION D'UNE ATTAQUE LASER EN FACE ARRIERE D'UN DISPOSITIF ELECTRONIQUE, ET SUPPORT SEMICONDUCTEUR CORRESPONDANT L'invention concerne, de façon générale, les circuits électroniques, et plus particulièrement la détection d'une attaque par injection de faute d'un circuit intégré sécuritaire. L 'invention s'applique avantageusement mais non limitativement aux cartes à puce et à la protection des données confidentielles qu'elles contiennent. Parmi les attaques possibles effectuées par des fraudeurs pour extraire des données confidentielles d'une mémoire d'un circuit intégré, par exemple une mémoire protégée d'une carte à puce, on peut citer des attaques dites par injection de faute (DFA ou « Differential Fault Analysis ») qui prévoient de perturber le fonctionnement et/ou le contenu de la mémoire, ou encore de modifier le fonctionnement logique du circuit, par exemple au moyen d'un rayonnement (laser, infrarouge, rayons X, etc.) émis à travers la face arrière de la puce. Il est donc particulièrement utile de chercher à protéger le circuit électronique contre une attaque laser face arrière. Un rempart contre une telle attaque consiste à utiliser des substrats du type silicium sur isolant, connus par l'homme du métier par l'acronyme anglosaxon « SOI » (Silicon On Insulator). Plus précisément, un tel support semiconducteur comprend une région isolante disposée entre un premier substrat semiconducteur, généralement une couche assez fine, destinée à recevoir le circuit intégré, et un deuxième substrat semiconducteur. La région isolante est généralement formée d'oxyde de silicium. Cette couche d'oxyde peut dans certains cas atténuer le rayonnement et le diffracter, rendant ainsi le parasitage laser plus difficile. Selon un mode de réalisation et de mise en oeuvre, il est prévu de rendre encore plus difficile une attaque d'un circuit électronique monté sur substrat SOI par un rayonnement, par exemple un rayonnement laser, face arrière, c'est-à-dire à travers le deuxième substrat semiconducteur. Selon un aspect, il est proposé un support semiconducteur pour circuit intégré, du type silicium sur isolant, comprenant une région isolante disposée entre un premier substrat semiconducteur destiné à recevoir le circuit intégré et un deuxième substrat semiconducteur. Selon une caractéristique générale de cet aspect, le deuxième substrat semiconducteur ayant un premier type de conductivité, par exemple le type de conductivité P, contient au moins une région semiconductrice ayant un deuxième type de conductivité opposé au premier, par exemple le type de conductivité N, formant avec le deuxième substrat au moins une photodiode. Ainsi, en cas d'illumination par un rayonnement à partir de la face arrière, c'est-à-dire à travers le deuxième substrat, par exemple lors d'une attaque par faisceau laser, la photodiode ainsi illuminée générera un signal électrique, par exemple un courant, qui pourra être détecté par des moyens de détection. Une fois l'attaque détectée, de nombreuses solutions existent selon les applications pour soit bloquer le composant, soit interdire la lecture des données sensibles, soit réinitialiser le composant, ... Au moins une partie de cette région semiconductrice peut être avantageusement située au contact de la région isolante, et former par exemple au moins un serpentin, ce qui augmente alors la probabilité que la photodiode soit illuminée lors d'une attaque par un rayonnement en face arrière. Selon un autre aspect, il est proposé un dispositif électronique, comprenant un circuit intégré supporté par le premier substrat semiconducteur du support semiconducteur tel que défini ci-avant, et des moyens de détection connectés au deuxième substrat et à ladite au moins une région photosensible et configurés pour détecter un signal électrique délivré par ladite au moins une photodiode. Le dispositif comprend également, selon un autre mode de réalisation, des moyens de contrôle connectés à deux endroits différents de ladite au moins une région semiconductrice et configurés pour contrôler l'intégrité de ladite au moins une région semiconductrice. Ainsi, dans le cas d'une abrasion de la face arrière, visant à supprimer cette diode photosensible avant d'effectuer l'attaque laser, son intégrité pourra être vérifiée par les moyens de contrôle, par exemple en mesurant la résistance de la région semiconductrice. Selon un autre aspect, il est proposé un procédé de détection d'une attaque en face arrière d'un dispositif électronique tel que défini ci-avant, à l'aide d'un rayonnement, par exemple un rayonnement laser, comprenant une détection de la délivrance par ladite au moins une photodiode d'un signal électrique résultant d'une illumination de la photodiode par ledit rayonnement. Selon un autre aspect, il est proposé une carte à puce incorporant un dispositif électronique tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 3 illustrent schématiquement un premier mode de réalisation d'un support semiconducteur et d'un dispositif selon l'invention, - les figures 4 et 5 illustrent schématiquement de exemples de fonctionnement d'un dispositif selon l'invention, et - les figures 6 à 10 illustrent schématiquement un deuxième mode de réalisation d'un support semiconducteur selon l'invention. Sur la figure 1, la référence 1 désigne un dispositif électronique comprenant un circuit intégré CI réalisé dans et sur un support semiconducteur SP du type silicium sur isolant (SOI). Le circuit intégré est par exemple tout ou partie d'un microprocesseur d'une carte à puce CP. Le support semiconducteur SP comprend une région isolante 4, typiquement en dioxyde de silicium, disposée entre un premier substrat semiconduteur 2, généralement une couche mince de silicium destinée à recevoir le circuit intégré CI, et un deuxième substrat semiconducteur 3, ici du silicium dopé P. Le circuit intégré CI comporte de façon classique des composants, par exemple des transistors T, réalisés dans et sur le substrat 2 ainsi qu'une partie d'interconnexion PTX, également connue par l'homme du métier sous l'acronyme anglosaxon BEOL (« Back End Of Lines »). La partie d'interconnexion sert à interconnecter les différents composants entre eux et comporte, de façon classique, des pistes métalliques réalisées au sein de différents niveaux de métallisation Mi du circuit intégré, ces pistes métalliques étant, pour certaines d'entre elles, reliées par des vias entre les niveaux de métallisation. Des régions isolantes 20, par exemple des tranchées peu profondes (STI : Shallow Trench Isolation) sont également généralement réalisées dans le substrat 2 pour isoler certains des composants les uns par rapport aux autres. Le deuxième substrat semiconducteur 3 comprend ici, comme illustré sur la figure 1 mais également sur les figures 2 et 3, cette dernière figure étant une coupe selon la ligne III-III de la figure 3, une région semiconductrice 5 ayant un type de conductivité opposée au type de conductivité du substrat 3, en l'espèce le type de conductivité N. Cette région semiconductrice est ici disposée au voisinage inférieur de la région isolante 4 et forme, comme illustré plus particulièrement sur la figure 2, un serpentin 5. La région semiconductrice 5 forme avec le substrat semiconducteur 3 une photodiode D (figure 1) dont l'anode est formée par la région P et la cathode par la région N. En pratique, dans ce mode de réalisation, la région semiconductrice 5 du support semiconducteur SP est formée après réalisation du support SP du type SOI, par implantation haute énergie de dopants, par exemple du phosphore, à travers le premier substrat 2 et la région isolante 4. Cette implantation haute énergie est effectuée avant la réalisation du circuit intégré CI dans et sur le substrat semiconducteur 2. Bien entendu, l'homme du métier saura ajuster l'énergie et les doses d'implantation de façon à réaliser l'implantation profonde permettant d'obtenir la région semiconductrice 5 sous la région isolante 4. A cet égard, pour obtenir le serpentin voulu, un masque d'implantation est utilisé. Par ailleurs, l'homme du métier saura choisir la concentration de dopant de façon à obtenir pour la photodiode une résistance suffisamment faible et une bonne sensibilité au rayonnement lumineux. A titre d'exemple non limitatif, on pourra utiliser une concentration de dopant comprise entre 1018 et 1020 atomes/cm3 et une énergie d'implantation de l'ordre de 1 à 2 MeV en fonction des épaisseurs des différentes couches du support semiconducteur à traverser. Comme illustré sur la figure 1, la région isolante 4 est localement gravée, de façon à permettre la réalisation de contacts Cl et C3 au niveau de deux extrémités du serpentin 5, ainsi que d'un contact C2 au niveau du substrat 3. Des moyens de détection MDT, dont on reviendra plus en détail ci-après sur la structure et la fonction, sont connectés aux contacts Cl et C2 tandis que des moyens de contrôle MCTL, dont on reviendra également plus en détail ci-après sur la structure et la fonction, sont reliés aux contacts Cl et C3. Sur la figure 1, ces moyens MDT et MCTL sont volontairement représentés à des fins de simplification à l'extérieur du circuit intégré CI. Cela étant, ils pourraient bien entendu être réalisés au sein même du circuit intégré CI. On se réfère maintenant plus particulièrement à la figure 4, pour illustrer un mode de fonctionnement du dispositif de la figure 1. Lors d'une attaque par injection de faute à l'aide d'un rayonnement, par exemple un rayonnement laser LS, émis depuis la face arrière du support SP c'est-à-dire à travers le deuxième substrat 3, la photodiode D est illuminée et il se crée par conséquent des paires électron-trou qui vont générer un courant photonique qui va pouvoir être détecté par les moyens de détection MDT. A cet égard, tout moyen classique de détection de courant peut être utilisé. On peut également prévoir l'utilisation d'une résistance de façon à détecter non pas un courant mais une tension correspondant à ce courant photonique. Lors d'une détection du signal électrique généré aux bornes de la diode D lors d'une illumination LS, les moyens MDT peuvent alors délivrer un signal à d'autres moyens, par exemple incorporés dans le processeur de la carte, qui va alors en réponse par exemple bloquer son fonctionnement. Un attaquant pourrait également tenter d'abraser la face arrière du substrat 3 de façon à atteindre la région semiconductrice 5 pour la détruire au moins partiellement avant de procéder à l'attaque par le rayon laser LS. De façon à détecter une telle atteinte à l'intégrité de la région 5, il est prévu les moyens de contrôle MCTL évoqués ci avant. A titre d'exemple non limitatif, ces moyens de contrôle MCTL sont reliés aux deux contacts Cl et C3 disposés ici respectivement aux deux extrémités du serpentin 5. Ces moyens MCTL peuvent alors par exemple vérifier la valeur résistive du serpentin en injectant un courant entre les deux contacts Cl et C2 et en mesurant la tension correspondante. Si la tension mesurée ne correspond pas à la tension attendue compte tendu de la valeur résistive connue du serpentin, cela signifie qu'il y a eu une atteinte à l'intégrité du serpentin 5. Dans ce cas, là encore, un signal peut être délivré par exemple au processeur de la carte pour bloquer son fonctionnement. Dans l'exemple qui vient d'être décrit, la région semiconductrice 5 a été formée après réalisation du support SP du type SOI. Cela étant, en variante, il est possible, comme illustré sur les figures 6 à 10, de réaliser cette région semiconductrice avant la réalisation proprement dite du substrat SP du type SOI. Une telle variante permet d'avoir des jonctions très profondes par rapport à la surface donc une plus grande sensibilité. Plus précisément, dans ce cas, comme illustré sur les figures 6 à 10, la région semiconductrice 50 est formée de jonctions prédiffusées. Sur les figures 6 à 10, les références des éléments analogues ou ayant des fonctions analogues à ceux illustrés sur les figures 1 à 5 sont multipliées par 10 par rapport aux références de ces éléments sur les figures 1 à 5. Seules les différences entre les figures 1 à 5 et 6 à 10 seront maintenant décrites. Comme illustré sur les figures 7 et 8, cette dernière étant une vue en coupe selon la ligne VIII-VIII de la figure 7, une tranchée est réalisée dans le deuxième substrat 30, cette tranchée ayant la forme désirée pour la future région semiconductrice 50. Dans l'exemple décrit ici, la tranchée est en forme de serpentin. Puis, on dépose dans la tranchée du polysilicium 500 dopé in situ avec un dopant de type N, par exemple du phosphore. Et, après polissage mécanochimique, on obtient une structure illustrée sur les figures 7 et 8. Puis, on procède à un traitement thermique de diffusion qui va permettre au phosphore de diffuser afin de former les jonctions 50 qui forment le serpentin. Puis, le support SP de type SOI est réalisé de façon classique et connue en soi. On peut par exemple utiliser le procédé connu sous la marque « Smartcut ». Plus précisément, une plaque de silicium A est oxydée sur toutes ces faces de façon à former sur celles-ci du dioxyde de silicium. Puis, on procède à une implantation ionique dans cette plaque A, de façon à former une ligne de rupture. Puis, on retourne la plaque A oxydée et implantée et on la colle sur une autre plaque semiconductrice, en l'espèce ici la plaque 30. Puis, on coupe la plaque initiale A selon ladite ligne de rupture de façon à obtenir le support semiconducteur SP illustré sur la figure 6. Quelle que soit la variante utilisée, le fait de placer la ou les photodiodes dans le deuxième substrat semiconducteur, c'est-à-dire derrière la couche isolante du support de type SOI, présente l'intérêt d'éviter la remontée par diffusion des dopants qui ont été introduits pour former cette ou ces photodiodes. REVENDICATIONS1. Support semiconducteur pour circuit intégré du type silicium sur isolant, comprenant une région isolante (4) disposée entre un premier substrat semiconducteur (2) destiné à recevoir le circuit intégré et un deuxième substrat semiconducteur (3), caractérisé en ce que le deuxième substrat semiconducteur (3) a un premier type de conductivité et contient au moins une région semiconductrice (5 ; 50) ayant un deuxième type de conductivité opposé au premier, formant avec le deuxième substrat au moins une photodiode (D). 2. Support selon la revendication 1, dans lequel au moins une partie de ladite au moins une région semiconductrice (5 ; 50) est située au contact de la région isolante (4). 3. Support selon la revendication 1 ou 2, dans lequel ladite au moins une région semiconductrice (5 ; 50) forme un serpentin. 4. Dispositif électronique, comprenant un circuit intégré (CI) supporté par le premier substrat semiconducteur (2) du support semiconducteur (SP) selon l'une des revendications 1 à 3, et des moyens de détection (MDT) connectés au deuxième substrat (3) et à ladite au moins une région photosensible (5) et configurés pour détecter un signal électrique délivré par ladite au moins une photodiode. 5. Dispositif selon la revendication 4, comprenant en outre des moyens de contrôle (MCTL) connectés à deux endroits différents de ladite au moins une région semiconductrice (5) et configurés pour contrôler l'intégrité de ladite au moins une région semiconductrice. 6. Carte à puce, comprenant un dispositif (1) selon la revendication 4 ou 5. 7. Procédé de détection d'une attaque en face arrière d'un dispositif électronique selon la revendication 4 ou 5, par un rayonnement (LS), par exemple un rayonnement laser, comprenant une détection de la délivrance par ladite au moins une photodiode (D) d'un signal électrique résultant d'une illumination de la photodiode par ledit rayonnement.