FR 2978601 A1 20130201 FR 1156994 A 20110729 Procédé de fabrication d'un substrat de GaN ou d'un dispositif à base de GaN sur substrat natif de type GaN, utilisant une fine couche tampon sacrificielle Domaine technique Le domaine de l'invention est celui des dispositifs semiconducteurs à base de nitrure de gallium (GaN), tels que des diodes électroluminescentes (abrégée sous les sigles « DEL » ou « LED » (de l'anglais light-emitting diode), des diodes laser, de l'électronique hyperfréquence, de l'électronique de puissance, des transistors à électrons chauds, de l'électronique haute température, des substrats GaN et tout autre dispositif à base de GaN. Etat de l'art antérieur Une LED est un composant opto-électronique capable d'émettre de la lumière lorsqu'il est parcouru par un courant électrique. Une LED est rectifiante (ne laissant passer le courant électrique que dans un seul sens : le sens passant, comme une diode classique, l'inverse étant le sens bloquant). De plus, elle produit un rayonnement monochromatique ou polychromatique spontané et incohérent à partir de la conversion d'énergie électrique lorsqu'un courant la traverse. Les LEDs sont particulièrement intéressantes pour différentes applications telles que les dispositifs d'affichage et les lampes LEDs pour l'éclairage. De manière connue, les LEDs sont fabriquées par empilement de couches minces semiconductrices épitaxiées sur un substrat monocristallin, comme décrit dans l'article « Visible Light-Emitting Diodes: Past, Present, and Very Bright Future» par M. G. Crawford dans la revue Materials Research Society Bulletin, Octobre (2009) page 27. Grâce à son grand gap l'émission dans le bleu ou dans l'ultra-violet (UV) peut avantageusement être obtenue avec des structures comprenant des empilements de couches actives à base de GaN, utilisant un alliage avec l'aluminium ((AI)GaN) pour l'ingénierie de gap vers l'UV et un alliage avec indium ((In)GaN) pour l'ingéniérie de gap vers le bleu et le vert. La figure 1 illustre un exemple de LED conventionnelle, à base de GaN, comprenant une structure active de multi-puits quantiques (MPQ) de couches de très faibles épaisseurs de GaN et d'(In)GaN comprises entre une couche semiconductrice dopée n (typiquement avec Si ou C comme dopant), n-GaN, et une couche semiconductrice dopée p (typiquement avec Mg comme dopant), p-GaN, l'ensemble étant commandé par une électrode inférieure En, élaborée à la surface de la couche dopée n et une électrode supérieure Ep, à la surface de la couche dopée p. Puisque les substrats « natifs » monocristallins de GaN ne sont pas disponibles en grand format, à l'échelle industrielle, les couches minces de GaN (comme partie active dans les LEDs) sont typiquement déposées aujourd'hui, par hétéro-épitaxie sur des substrats « non-natifs », de c-saphir (c-AI2O3) ou de 6H-carbure de silicium (6H-SiC), qui néanmoins présentent des désaccords cristallins et thermiques significatifs avec le GaN, comme décrit dans l'article « III-Nitride Wide Bandgap Semiconductors : A survey of the Current Status and Future Trends of Material and Device Technology » par P. Kung and M. Razeghi, dans la revue Opto-Electronics. Reviews 8, 3 (2000) page 201. De tels substrats sont, pourtant, adoptés par l'industrie, en raison du fait qu'ils représentent le meilleur compromis sur ces deux critères de choix et parce qu'ils sont disponibles sous forme monocristalline, en quantité industrielle et en suffisamment grand format. Grâce à son moindre coût (comparé au 6H-SiC), et sa disponibilité, le substrat dominant sur le marché est actuellement le c-AI2O3 comme décrit dans l'article « Markets and Technology Needs for UHB LEDs » par P. Roussel, dans la revue Proceedings of the SPIE, Volume 6797 (2007) page 679703-1. Le c-AI2O3 présente, cependant, l'inconvénient d'être isolant thermiquement et électriquement. Ceci limite la performance des LEDs déposées sur AI2O3. L'article « Sapphire-free vertical design boosts LED performance » par T. Doan dans la revue Compound Semiconductor Magazine, Septembre (2006) explique qu'à cause de la nature isolante électrique du c-AI2O3, le courant injecté dans la LED est confiné dans le plan de la couche mince de GaN et il y a ainsi une densité de courant très élevée qui génère de la chaleur. La nature isolante thermique du c-AI2O3 empêche l'évacuation de la chaleur par conduction à travers le substrat, laquelle s'accumule alors localement. . Puisque le comportement électrique d'une diode varie avec la température de fonctionnement, les caractéristiques de la LED évoluent selon l'intensité du courant injecté et la durée d'utilisation de la LED. Sous des densités de courant suffisantes, la durée de vie et l'efficacité de la LED diminuent fortement. Par ailleurs, la nature d'isolant électrique du c-AI2O3 ne permet l'élaboration de contacts électriques sur la face arrière du substrat. Ce dernier impose une géométrie planaire à la LED, ce qui nécessite des étapes de lithographie afin de faire les deux contacts en surface de la LED. Le résultat est que la LED est significativement plus grande qu'une LED classique (c'est-à-dire, une LED avec la géométrie dit « verticale », qui a le deuxième contact sur la face arrière). Donc, la géométrie planaire fait que le nombre de LEDs que l'on peut fabriquer par plaque est alors diminué et le coût de fabrication par LED augmenté. Un autre problème est dû à la structure cristalline trigonale « corundum » de c-AI2O3 qui présente, à la fois, un important désaccord de maille (d'environ 16 % dans le plan a-b) et une différence importante de coefficient de dilatation thermique avec la structure hexagonale « wurtzite » du GaN. Ces deux facteurs tendent à diminuer la qualité cristalline du GaN, à induire des défauts et ainsi à réduire le rendement, le potentiel d'émission de la lumière et la durée de vie des composants pouvant être réalisés. Afin de réduire le problème de désaccord de paramètre de maille, il a déjà été proposé d'utiliser une couche intermédiaire, dite « tampon », de ZnO entre un substrat de (c-AI2O3) et un matériau dit actif de GaN et notamment dans le brevet US 6 030 886 Yuri, qui décrit une méthode pour fabriquer un cristal de GaN à partir d'un substrat monocristallin et d'une couche tampon de ZnO. L'intérêt d'utiliser le ZnO a également été décrit dans l'article : « ZnO Thin Film Templates for GaN-based Devices » : D. J.Rogers, F. Hosseini Téhérani, A. Yasan, R. McClintock, K. Mayes, S. R. Darvish, P. Kung, M. Razeghi et G. Garry dans la revue Proceedings of the SPIE, Volume 5372 (2005) page 412. Le ZnO et le GaN présentent une même structure wurtzite et un désaccord de maille relativement faible (d'environ 1,8%) dans le plan a-b. Le GaN et le ZnO ont également la même séquence d'empilement (2H) dans la direction de croissance (axe c). Ainsi l'occurrence d'interfaces entre domaines inversées s'en trouve être réduite. En outre, l'interface GaN/ZnO révèle de faibles différences de coefficient de dilatation thermique par rapport à l'interface GaN/c-AI2O3. II a été montré, par ailleurs, qu'il y a une prédominance de la compression dans la structure de GaN déposé sur ZnO, alors qu'il y a une prédominance de la traction dans la structure de GaN déposé sur c-AI2O3, sous contrainte thermique comme décrit dans l'article « Growth of GaN on ZnO for Solid State Lighting Applications» par N. Li, E.-H. Park, Y. Huang, S. Wang, A. Valencia, B. Nemeth, J. Nause and I. Ferguson dans la revue Proceedings of the SPIE, Volume 6337 (2006) page 63370Z-1. Cela signifie qu'il devrait y avoir une tendance de fissuration réduite quand le GaN est déposé sur le ZnO. L'article « Use of ZnO thin films as sacrificial templates for metal organic vapor phase epitaxy and chemical lift-off of GaN » par D. J. Rogers, F. Hosseini Teherani, A. Ougazzaden, S. Gautier, L. Divay, A. Lusson, O. Durand, b_ F. Wyczisk, G. GarryT. Monteiro, M. R. Correira, M. Peres, A. Neves, D. McGrouther, J. N. Chapman et M. Razeghi dans la revue Applied Physics Letters, 91 (2007) page 071120-1, montre, qu'une fine couche tampon de ZnO entre un substrat de c-AI2O3 et une couche mince de GaN permet une séparation (« lift-off » en anglais) chimique du GaN et c-AI2O3, puisque le ZnO se grave facilement dans tous les acides et alcalins tant que le GaN et le c-AI2O3 sont très résistants aux attaques chimiques. Ainsi une fine couche tampon sacrificielle de ZnO sur c-AI2O3 peut faciliter le lift-off et collage (« wafer bonding » en anglais) sur un substrat conducteur (tel que le germanium ou un alliage de cuivre) qui est adapté à la fabrication d'une géométrie de LED verticale donnant une augmentation dans le nombre de LEDs par plaque, une meilleure évacuation de la chaleur et une amélioration dans leur durée de vie, le courant maximal (et donc la brillance) et le rendement. Cette simple attaque lift-off chimique évite, aussi, l'endommagement à l'interface GaN/c-AI2O3 caractéristique de l'attaque par laser (« laser lift-off » en anglais) qui est l'approche couramment utilisée dans l'industrie quand on cherche à séparer le GaN du c-AI2O3 dans la fabrication de LEDs haute brillance/performance comme décrit dans l'article « Leakage current improvement of nitride-based light emitting diodes using CrN buffer layer and its vertical type application by chemical lift-off process» par K. Fujii,_ S. Lee, J.-S. Ha, H.-J. Lee, H.-J. Lee, S.-H. Lee, T. Kato, M.-W. Cho et T. Yao dans la revue Applied Physics Letters, Volume 94 (2009) page 241108-1. Malgré ces avancées dans le lift-off chimique du GaN, il est néanmoins, possible d'encore améliorer davantage les propriétés d'une couche active de GaN puisque le désaccord cristallin et thermique significatif avec le c-AI2O3 provoque, tout de même, des contraintes, défauts et dislocations dans la couche tampon sacrificielle qui nuisent à la qualité cristalline et optique du composant à base de GaN et ainsi diminuent la performance de la LED, et ceci malgré le lift-off. La présente invention a pour but de remédier à cette situation. Exposé de l'invention On peut obtenir une reprise d'épitaxie de GaN de bien meilleure qualité (cristalline et optique avec moins de défauts et moins de contraintes) Si elle est obtenue à partir d'un substrat le plus proche possible en terme de paramètre de maille. Le substrat idéal pour le GaN est donc le GaN lui-même, le problème résiduel étant toutefois néanmoins, le coût et disponibilité, à l'échelle industrielle, des substrats monocristallins en GaN. Ce problème peut cependant être résolu en réutilisant un même substrat de GaN sur lequel on a fait croître une couche active de GaN à la condition que l'on puisse faire un lift-off de la structure active (par exemple une LED) et que l'état de surface et les propriétés dudit substrat ne soient pas altérés lors de ces opérations successives, ce qui est le cas dans la présente invention qui rend ainsi particulièrement intéressant l'utilisation d'un substrat monocristal de GaN. Selon l'invention, il est proposé de faire croître par l'intermédiaire d'une fine couche tampon sacrificielle (telle que le ZnO) une couche à base de GaN qui pourra être utilisée après séparation de ladite couche active dudit substrat par élimination de ladite couche tampon sacrificielle par attaque chimique. C'est pourquoi et dans ce contexte, la présente invention a pour objet un procédé de fabrication de dispositif semiconducteur comprenant au moins une couche active à base de GaN, caractérisé en ce qu'il comporte les étapes suivantes : - le dépôt d'une fine couche tampon sacrificielle à la surface d'un substrat de référence de GaN , ladite couche tampon étant en un matériau présentant des propriétés en termes de structure cristalline, de paramètres de maille et de coefficients de dilatation thermique tels que les différences entre les propriétés dudit matériau et les propriétés du GaN sont bien plus faibles que les différences entre les propriétés du c-AI2O3 et les propriétés du GaN ; - la réalisation d'un substrat ou d'un revêtement épitaxial à base de GaN comprenant au moins une couche de GaN ou un alliage de GaN ou 10 de AIN à l'interface avec ladite couche tampon sacrificielle ; - l'attaque chimique préférentielle de la fine couche tampon sacrificielle, de manière à dissocier le substrat de référence en GaN et ledit substrat ou revêtement épitaxial sans les endommager. L'invention a aussi pour objet un procédé de fabrication de 15 dispositif semiconducteur comprenant au moins une couche active à base de GaN, caractérisé en ce qu'il comporte les étapes suivantes : - le dépôt de surfaces tampons sacrificielles discontinues à la surface d'un substrat de référence de GaN, lesdites surfaces tampons sacrificielles étant en un matériau présentant des propriétés en termes de 20 structure cristalline, de paramètres de maille et de coefficients de dilatation thermique tels que les différences entre les propriétés dudit matériau et les propriétés du GaN sont bien plus faibles que les différences entre les propriétés du saphir et les propriétés du GaN ; - la réalisation d'un substrat ou d'une structure active à base de 25 GaN comprenant au moins une couche de GaN ou d'un alliage de GaN ou de AIN à l'interface avec lesdites surfaces tampons sacrificielles ; - l'attaque chimique préférentielle desdites surfaces tampons sacrificielles discontinues, de manière à dissocier le substrat de référence en GaN et ledit substrat ou ledit revêtement épitaxial, sans les endommager. 30 Selon une variante de l'invention, le substrat est maintenu à température élevée de l'ordre de quelques centaines de degrés Celsius pendant le dépôt de la couche tampon ou des surfaces tampons sacrificielles. Selon une variante de l'invention, la couche tampon ou les 35 surfaces tampons sont en ZnO ou en CrN ou en SiO2 ou en Ga2O3. Selon une variante de l'invention, la couche tampon ou les surfaces tampons présentent une épaisseur pouvant être comprise entre 0,5 nm et 100 microns. Selon une variante de l'invention, le procédé comporte une série 5 d'étapes : - de dépôt d'une ième fine couche tampon sacrificielle ou de ièmes surfaces tampons sacrificielles à la surface d'un substrat de référence deGaN; - de réalisation d'un ième revêtement épitaxial comprenant au 10 moins une ième couche de type GaN à la surface de ladite couche tampon sacrificielle ou desdites surfaces tampons sacrificielles ; - d'ième attaque de la fine couche tampon sacrificielle ou des surfaces tampons sacrificielles, de manière à dissocier le substrat de référence en GaN et ledit ième revêtement épitaxial à base de GaN, à partir 15 du même substrat de GaN de référence et de pouvoir réaliser ultérieurement un (i+1) ième revêtement épitaxial ou substrat. Selon une variante de l'invention, le dépôt de la couche tampon sacrificielle ou des surfaces tampons sacrificielles est effectué par évaporation ou par MOCVD ou par PLD ou par MOVPE, ou par pulvérisation. 20 Selon une variante de l'invention, l'attaque chimique de la couche tampon sacrificielle ou des surfaces tampons sacrificielles est effectuée en présence d'une solution ou un vapeur d'acide ou d'alcalin. Selon une variante de l'invention, le procédé comprend la réalisation complète de la structure active avant l'étape de dissolution de la 25 couche tampon sacrificielle ou des surfaces tampons sacrificielles. Selon une variante de l'invention, la réalisation de la structure active comporte les étapes suivantes : - le dépôt d'une couche dite inférieure de GaN dopée n ; - l'empilement de couches alternées d'InGaN et GaN de manière à 30 constituer une structure élémentaire de multi-puits quantiques ; - le dépôt d'une couche dite supérieure de GaN dopée p. Selon une variante de l'invention, le procédé comprend le collage (wafer bonding) de la surface supérieure à un substrat pouvant être, par exemple, en Germanium, en Cu, en Si ou en verre. Selon une variante de l'invention, les dépôts des couches à base de GaN sont effectués par dépôt par évaporation (faisceau d'ions, faisceau d'électrons ou effet joule). Selon une variante de l'invention, les dépôts de couches à base 5 de GaN sont effectués par dépôt par épitaxie en phase vapeur organométallique. Selon une variante de l'invention, les dépôts de couches à base de GaN sont effectués par dépôt par PLD. Selon une variante de l'invention, les dépôts de couches à base 10 de GaN sont effectués par HVPE. Selon une variante de l'invention, les dépôts de couches à base de GaN sont effectués par pulvérisation. Brève description des dessins 15 L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles : - la figure 1 illustre un dispositif de type LED de géométrie planaire à base de GaN sur un substrat c-AI2O3 selon l'art connu ; 20 - la figure 2 illustre une succession d'étapes selon un procédé de l'invention utilisant un même substrat de référence de GaN pour réaliser successivement différents composants à base de couches minces de GaN ; - la figure 3 schématise, un substrat de référence GaN sur lequel 25 est déposée une fine couche tampon sacrificielle de ZnO et une couche active de GaN dans un dispositif semiconducteur obtenu à partir d'un procédé selon l'invention. La présente invention propose d'utiliser un unique substrat 30 monocristallin de GaN appelé ci-après substrat de référence, pour réaliser un substrat ou des dispositifs semiconducteurs de type LED, diode laser..., comprenant des revêtements epitaxiales à base de GaN et ce en recyclant un même substrat non dégradé de GaN parfaitement adapté à la croissance de couches de même nature cristallographique, pour réaliser 35 successivement plusieurs couches minces de GaN. La figure 2 illustre à cet effet, une première étape intermédiaire dans laquelle sur un substrat de référence GaNréf, on dépose une fine couche tampon sacrificielle ZnO;, sur laquelle on vient déposer au moins une couche active de GaNi (voire une série de couches de GaN; non représentées dont certaines peuvent être différemment dopées). Selon une seconde étape intermédiaire, on vient attaquer la couche tampon sacrificielle ZnOi de manière à désolidariser le substrat de référence du revêtement epitaxiale à base de GaNi. On peut alors recommencer le processus afin de fabriquer un autre revêtement epitaxiale à base de GaN;+1 (voire un ensemble (non représenté) de couches GaN;+1) après avoir procédé au dépôt d'une nouvelle couche tampon sacrificielle de ZnOi+1 sur le même substrat de référence GaNréf. Il est à noter, par ailleurs, que l'utilisation d'une couche tampon de ZnO, pourrait également réduire la densité de dislocations dans le composant 15 à base de GaN par rapport à la densité de dislocations dans le substrat de référence GaN, comme décrit dans l'article « Characteristics of dislocations in ZnO layers grown by plasma-assisted molecular beam epitaxy under different Zn/O flux ratios » écrit par A. Setiawan, Z. Vashaei, M. W. Cho, T. Yao, H. Kato, M. Sano, K. Miyamoto, 1. Yonenaga et H. J. Ko dans la revue, 20 Journal of Applied Physics, Volume 96, 7 (2004) page 3763. Description de modes particuliers de réalisation Nous allons décrire ci-après un exemple de procédé de réalisation de la présente invention avec l'ensemble de ses étapes. 1) Première étape : Dépôt d'une couche de ZnO sur le substrat monocristallin de GaN. On peut envisager différentes techniques pour effectuer cette étape : 30 1.1 : Dépôt par évaporation (par exemple, en utilisant l'épitaxie par jets moléculaires ou « Molecular Beam Epitaxy » MBE), on utilise une source solide de Zn et un flux de 03 et/ou une source RF plasma de 02. 1.2 : Dépôt par « MOCVD » ou « Metal Organic Chemical Vapor 35 Deposition ». 25 La technique « MOCVD » peut utiliser comme précurseurs organométalliques le diethylzinc (DEZn) pour le Zn et l'iso-propanol (i-PrOH) et/ou butanol (t-BuOH) pour le O. 1.3 : Dépôt par PLD, typiquement avec un laser excimer KrF et une source solide (ou cible) de poudre ZnO (comprimé et fritté) combiné avec l'introduction de oxygène moléculaire dans le chambre de dépôt. Grâce à l'énergie élevée du plasma, la PLD permet d'opérer sous des températures plus basses que les procédés classiques de MBE ou MOCVD ou MOVPE ou HVPE ou pulvérisation. 1.4 Dépôt par épitaxie en phase vapeur organométallique ou « Metal Organic Vapor Phase Epitaxie » 1.5 Dépôt par pulvérisation Ainsi, avec de telles techniques et à partir d'un substrat monocristallin maintenu à une température de quelques centaines de degrés Celsius pendant le dépôt, on procède dans un premier temps au dépôt d'une couche de ZnO sur ledit substrat monocristallin de GaN. 2) Seconde étape : Dépôt d'une couche de GaN sur la couche de ZnO : On peut envisager différentes techniques pour effectuer cette étape : 2.1 : Dépôt par jets moléculaires ou « Molecular Beam Epitaxy » MBE, on utilise des sources solides ou gazeuses des éléments III et un flux de NH3 et/ou une source RF plasma de N2 qui diminuerait la possibilité que le NH3 dissout la couche tampon sacrificielle pendant l'epitaxie. 2.2 : Dépôt par « MOCVD ». La technique « MOCVD » peut utiliser comme précurseurs organométalliques le triméthylgallium (TMGa) pour le Ga. Au début de la croissance il est préférable d'éviter l'utilisation de l'ammoniac (NH3) pour le N puisque le ZnO se dissout à partir de 650C dans le NH3. Ainsi le l'hydrazine ou une source RF plasma peut être utilisé comme source d'azote au début de la croissance. Il peut être préférable d'utiliser l'azote au lieu d'hydrogène comme gaz porteur (l'approche conventionnelle) afin d'éviter l'attaque du ZnO également. 2.3 : Dépôt par PLD, typiquement avec un laser excimer KrF et une source solide (ou cible) de poudre de GaN (comprimé et fritté) combiné avec une source RF plasma de N2. Grâce à l'énergie élevée du plasma, la PLD permet d'opérer sous des températures plus basses que les procédés classiques de MBE ou MOCVD ou MOVPE ou HVPE ou pulvérisation. 2.4 Dépôt par épitaxie en phase vapeur organométallique ou « Metal Organic Vapor Phase Epitaxie » Cette technique « MOVPE » peut utiliser comme précurseurs organométalliques le triméthylgallium (TMGa) pour le Ga. Au début de la croissance il est préférable d'éviter l'utilisation de l'ammoniac (NH3) pour le N puisque le ZnO se dissout a partir de 650°C dans le NH3. Ainsi l'hydrazine ou une source RF plasma peut être utilisé comme source d'azote au début de la croissance. Il peut être préférable d'utiliser l'azote au lieu d'hydrogène comme gaz porteur (l'approche conventionnelle) afin d'éviter l'attaque du ZnO également. 2.5 Dépôt par pulvérisation 2.6 Dépôt par épitaxie en phase vapeur d'hydride ou « HVPE» où il est préférable d'éviter l'utilisation de NH3 au début de la croissance comme dans le cas de MOVPE et MOCVD ci-dessus. 30 3) Libération de la couche active de GaN du substrat monocristallin en GaN. On peut éliminer la couche tampon sacrificielle par attaque chimique à l'acide ou à l'alcalin sans altérer le substrat de référence ou le revêtement épitaxial de GaN.25 REVENDICATIONS1. Procédé de fabrication de dispositif semiconducteur comprenant au moins une couche active à base de GaN, caractérisé en ce qu'il comporte les étapes suivantes : - le dépôt d'une fine couche tampon sacrificielle à la surface d'un substrat de référence de GaN , ladite couche tampon étant en un matériau présentant des propriétés en termes de structure cristalline, de paramètres de maille et de coefficients de dilatation thermique tels que les différences entre les propriétés dudit matériau et celles du GaN sont bien plus faibles que les différences entre les propriétés du saphir et les propriétés du GaN; - la réalisation d'un substrat ou d'un revêtement épitaxial à base de GaN comprenant au moins une couche de GaN ou d'alliage de GaN ou de AIN à l'interface avec ladite couche tampon sacrificielle ; - l'attaque chimique préférentielle de la fine couche tampon sacrificielle, de manière à dissocier le substrat de référence en GaN et ledit 15 substrat ou revêtement épitaxial, sans les endommager. 2. Procédé de fabrication de dispositif semiconducteur comprenant au moins une couche active à base de GaN, caractérisé en ce qu'il comporte les étapes suivantes : 20 - le dépôt de surfaces tampons sacrificielles discontinues à la surface d'un substrat de référence de GaN lesdites surfaces tampons sacrificielles étant en un matériau présentant des propriétés en termes de structure cristalline, de paramètres de maille et de coefficients de dilatation thermique tels que les différences entre les propriétés dudit matériau et les 25 propriétés du GaN sont bien plus faibles que les différences entre les propriétés du saphir et les propriétés su GaN ; - la réalisation d'un substrat ou d'un revêtement épitaxial à base de GaN comprenant au moins une couche de GaN ou d'un alliage de GaN ou de AIN à l'interface avec lesdites surfaces tampons sacrificielles ; 30 - l'attaque chimique préférentielle desdites surfaces tampons sacrificielles discontinues, de manière à dissocier le substrat de référence en GaN et ledit substrat ou revêtement épitaxial à base de GaN, sans les endommager. 3. Procédé de fabrication de dispositif semiconducteur selon l'une des revendications 1 ou 2, caractérisé en ce que le substrat est maintenu à température élevée de l'ordre de quelques centaines de degrés Celsius pendant le dépôt de la couche tampon ou des surfaces tampons sacrificielles. 4. Procédé de fabrication de dispositif semiconducteurs selon l'une des revendications 1 à 3, caractérisé en ce que la couche tampon ou ~o les surfaces tampons sont en ZnO ou en CrN ou en SiO2 ou en Ga2O3. 5. Procédé de fabrication de dispositf semiconducteurs selon l'une des revendications 1 à 4, caractérisé en ce que la couche tampon ou les surfaces tampons présentent une épaisseur pouvant être comprise entre 0,5 15 nm et 100 microns. 6. Procédé de fabrication de dispositifs semiconducteurs selon l'une des revendications 1 à 5, caractérisé en ce qu'il comporte une série d'étapes : 20 - de dépôt d'une ième fine couche tampon sacrificielle ou de ièmes surfaces tampons sacrificielles à la surface d'un substrat de référence deGaN; - de réalisation d'un ième revêtement épitaxial comprenant au moins une ième couche de type GaN à la surface de ladite couche tampon 25 sacrificielle ou desdites surfaces tampons sacrificielles ; - d'ième attaque de la fine couche tampon sacrificielle ou des surfaces tampons sacrificielles, de manière à dissocier le substrat de référence en GaN et ledit ième revêtement épitaxial à base de GaN, à partir du même substrat de GaN de référence et de pouvoir réaliser ultérieurement 30 un (i+1) ième revêtement épitaxial ou substrat. 7. Procédé de fabrication de dispositif semiconducteur selon l'une des revendications 1 à 6, caractérisé en ce que le dépôt de la couchetampon sacrificielle ou des surfaces tampons sacrificielles est effectué par évaporation ou par MOCVD ou par PLD ou par MOVPE, ou par pulvérisation. 8. Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 7, caractérisé en ce que l'attaque chimique de la couche tampon sacrificielle ou des surfaces tampons sacrificielles est effectuée en présence d'une solution ou un vapeur d'acide ou d'alcalin. 9. Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 7, caractérisé en ce qu'il comprend la réalisation complète de la structure active à base de GaN avant l'étape de dissolution de la couche tampon sacrificielle ou des surfaces tampons sacrificielles. 10. Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 9, caractérisé en ce que la réalisation de la structure active à base de GaN comporte les étapes suivantes : - le dépôt d'une couche dite inférieure de GaN dopée n ; - l'empilement de couches alternées d'InGaN et GaN de manière à 20 constituer une structure élémentaire de multi-puits quantiques ; - le dépôt d'une couche dite supérieure de GaN, dopée p. 11. Procédé de fabrication d'un dispositif semiconducteur selon la revendication 10, caractérisé en ce qu'il comprend la réalisation d'un substrat 25 supérieur pouvant être, par exemple, en Germanium, en Cu, en Si ou en verre. 12. Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 11, caractérisé en ce que les dépôts des 30 couches à base de GaN sont effectués par dépôt par évaporation (faisceau d'ions, faisceau d'electrons ou effet joule). 13. Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 11, caractérisé en ce que les dépôts de couchesà base de GaN sont effectués par dépôt par épitaxie en phase vapeur organométallique. 14. Procédé de fabrication d'un dispositif semiconducteur selon 5 l'une des revendications 1 à 11, caractérisé en ce que les dépôts de couches à base de GaN sont effectués par dépôt par PLD. 15. Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 11, caractérisé en ce que les dépôts de couches 10 à base de GaN sont effectués par HVPE. 16 Procédé de fabrication d'un dispositif semiconducteur selon l'une des revendications 1 à 11, caractérisé en ce que les dépôts de couches à base de GaN sont effectués par pulvérisation. 15