FR 2979174 A1 20130222 FR 1157344 A 20110816 PROCEDE ET DISPOSITIF DE TRAITEMENT DE SIGNAUX ANALOGIQUES ET PDM La présente invention concerne le traitement, et en particulier l'amplification de signaux tels que les signaux audio. Les signaux analogiques tels que les signaux audio peuvent être transmis au moyen de deux liaisons analogiques, soit sous forme différentielle, soit sous forme d'un signal en association avec un signal à une tension de référence (masse). Les signaux audio stéréo peuvent donc être transmis au moyen de quatre liaisons analogiques. Les signaux audio tendent de plus en plus à être transmis et traités sous forme numérique. A cet effet, il a été proposé la modulation de densité d'impulsion PDM (Pulse Density Modulation), permettant de coder l'amplitude du signal analogique par des impulsions de durées variables et d'amplitude constante. Ainsi un signal PDM comprend une composante de signal de donnée présentant la forme d'un flux binaire dont la moyenne ou la densité d'impulsion est sensiblement égale à l'amplitude du signal analogique correspondant. Un signal PDM peut être obtenu à partir d'un signal analogique à l'aide d'un modulateur sigma-delta. Un signal PDM comprend généralement une composante de signal d'horloge à la fréquence des impulsions du flux binaire du signal PDM. La transmission d'un signal PDM requiert donc deux liaisons numériques, une pour le signal de donnée et une pour le signal d'horloge. La transformation d'un signal PDM en flux binaire peut être effectuée en échantillonnant la composante de signal de données PDM par les fronts montants ou descendants de la composante de signal d'horloge. Le format PDM présente également l'avantage de pouvoir transmettre deux signaux analogiques, tels que les signaux de voies droite et gauche d'un signal audio stéréo. La transformation d'un signal PDM en deux flux binaires correspondant aux deux signaux analogiques peut être effectuée en échantillonnant la composante de signal de données PDM par les fronts montants de la composante de signal d'horloge pour l'un des deux signaux analogiques et par les fronts descendants de la composante de signal d'horloge pour l'autre signal analogique. Les dispositifs de traitement (enregistrement, lecture, restitution) de signaux audio tendent progressivement à utiliser la modulation PDM, si bien que les deux formats, analogique et PDM, coexistent. Il en résulte que pour que les dispositifs de traitement soient compatibles avec ces deux formats de signaux, il est nécessaires de prévoir dans ces dispositifs des entrées et/ou sorties distinctes, ainsi que des circuits de traitements spécifiques de chacun de ces deux formats de signaux, ce qui augmente la complexité et le coût de ces dispositifs. Il est donc souhaitable de pouvoir traiter indifféremment des signaux analogiques et numériques PDM en évitant autant que possible d'ajouter de nouveaux circuits dans les dispositifs de traitement de tels signaux. Des modes de réalisation concernent un procédé de traitement de signaux de type analogique ou modulé par densité d'impulsion PDM, comprenant des étapes consistant à: recevoir des signaux de type analogique ou PDM, prétraiter les signaux reçus par un circuit d'interface pour signaux de type analogiques, prétraiter les signaux reçus par un circuit d'interface pour signaux de type PDM, détecter si les signaux reçus sont de type analogique ou PDM, et transmettre à un circuit de traitement soit les signaux traités par le circuit d'interface pour signaux de type analogique si les signaux reçus sont détectés de type analogique, soit les signaux traités par le circuit d'interface pour signaux de type PDM si les signaux reçus sont détectés de type PDM. Selon un mode de réalisation, les signaux prétraités fournis au circuit de traitement sont amplifiés par un circuit d'amplification de puissance. Selon un mode de réalisation, le traitement effectué par le circuit d'interface de signaux de type analogique est un traitement de préamplification. Selon un mode de réalisation, le traitement effectué par le circuit d'interface de signaux de type PDM comprend un filtrage et une modulation sigma delta. Selon un mode de réalisation, les prétraitements de signaux de type analogique et de type PDM, et la détection sont effectuées en parallèle. Selon un mode de réalisation, la détection du type des signaux reçus est effectuée en déterminant si la fréquence des signaux reçus est supérieure à une fréquence de seuil, pour les signaux de type PDM ou inférieure à la fréquence de seuil, pour les signaux de type analogique. Selon un mode de réalisation, les signaux reçus sont des signaux audio. Selon un mode de réalisation, les signaux reçus sont des signaux audio stéréo, le traitement effectué par le circuit d'interface de signaux de type PDM comprenant des étapes de transformation du signal de type PDM en deux flux binaires correspondant à des signaux audio de voies gauche et droite, en échantillonnant une composante de signal de données du signal de type PDM par des fronts montants d'une composante de signal d'horloge du signal de type PDM pour l'une des voies gauche et droite, et par des fronts descendants de la composante de signal d'horloge pour l'autre des voies gauche et droite. Des modes de réalisation concernent également un dispositif de traitement de signaux analogiques ou numériques de type modulé par densité d'impulsion PDM, configuré pour mettre en oeuvre le procédé défini 15 précédemment. Selon un mode de réalisation, le dispositif comprend un circuit d'interface de signaux de type analogique, un circuit d'interface de signaux de type PDM, et un circuit de détection du type de signal, ces circuits recevant simultanément des signaux reçus par le dispositif, le dispositif 20 comprenant un circuit de sélection comprenant des entrées connectées à des sorties des circuits d'interface, une entrée de commande connectée à une sortie du circuit de détection et une sortie connectée à un circuit de traitement pour lui fournir soit des signaux de sortie du circuit d'interface de signaux de type analogique, soit des signaux de sortie du circuit d'interface 25 de signaux de type PDM. Selon un mode de réalisation, le circuit de détection comprend un filtre passe-haut, un circuit redresseur connecté en sortie du filtre passe-haut et un circuit comparateur à seuil pour comparer le signal de sortie du circuit redresseur à une tension de référence. 30 Selon un mode de réalisation, les signaux reçus par le dispositif sont des signaux audio, le filtre passe-haut présentant une fréquence de coupure comprise entre 21 et 510 kHz. Selon un mode de réalisation, les signaux reçus par le dispositif sont des signaux audio stéréo, le dispositif comprenant deux circuits d'interface 35 de signaux de type analogique fournissant des signaux pour des voies gauche et droite, deux circuits d'interface de signaux de type PDM, et deux circuits de sélection commandés par le circuit de détection pour fournir à des circuits de traitement de signaux pour des voies gauche et droite, soit des signaux de sortie des circuits d'interface de signaux de type analogique, soit des signaux de sortie des circuit d'interface de signaux de type PDM. Selon un mode de réalisation, les signaux PDM présentent une 5 fréquence comprise entre 512 kHz et 6.144 MHz et un débit de transmission de données binaires de 8, 16, 32, 44 ou 48 kbits/s avec un taux de suréchantillonnage de 64 à 256. Des exemples de réalisation de l'invention seront décrits dans ce qui suit, à titre non limitatif en relation avec les figures jointes parmi lesquelles : 10 la figure 1 représente schématiquement un dispositif de traitement de signaux analogiques et PDM, selon un mode de réalisation, les figures 2 à 5 représentent schématiquement des circuits du dispositif de traitement de la figure 1, la figure 6 représente schématiquement un mode de réalisation du 15 circuit de la figure 5, les figures 7A, 7B, 7C représentent des courbes illustrant le fonctionnement du circuit de la figure 5 ou 6, la figure 8 représente schématiquement un dispositif de traitement, selon un autre mode de réalisation. 20 La figure 1 représente un dispositif de traitement de signaux analogiques et PDM, selon un mode de réalisation. Le dispositif comprend un circuit d'interface ADI pouvant recevoir indifféremment des signaux analogiques et des signaux PDM, et un circuit de traitement PRCC pour traiter des signaux transmis par le circuit ADI. Le circuit ADI comporte une 25 entrée pouvant recevoir indifféremment une composante de signal analogique IN- ou une composante de signal d'horloge Clk d'un signal PDM, et une entrée pouvant recevoir indifféremment une autre composante de signal analogique IN+ ou une composante de signal de donnée DT du signal PDM. Les composantes IN-, IN+ sont par exemple des composantes positive 30 et négative d'un signal audio analogique transmis sous forme différentielle. Le circuit PRCC peut comprendre un circuit amplificateur de type classe D, classe AB ou classe G. Le circuit ADI comprend un circuit d'interface de signaux analogiques référencé ANI, un circuit d'interface de signaux PDM référencé PDMI, un 35 circuit de détection de mode MDD, et un circuit de sélection SEL. Chacun des circuits ANI, PDMI, MDD est connecté aux deux entrées Clk/In- et DT/In+ du circuit ADI. Le circuit SEL comprend des entrées connectées à des sorties des circuits ANI et PDMI et une entrée de commande recevant un signal de commande SL transmis par le circuit MDD. Le circuit MDD est configuré pour détecter si les signaux fournis aux entrées Clk/In- et DT/In+ sont de type analogique ou PDM et pour fournir au circuit SEL un signal de sélection SL. Selon la valeur du signal SL, le circuit SEL transmet sur une sortie du circuit ADI soit les signaux de sortie du circuit ANI, soit les signaux de sortie du circuit PDMI. Le circuit SEL peut être réalisé à l'aide d'un ou plusieurs multiplexeurs. Le circuit ANI est configuré pour amplifier les signaux analogiques qui lui sont fournis. Le circuit PDMI est configuré pour transformer les composantes Clk, DT d'un signal PDM en un signal analogique qui peut être traité par un même circuit que le signal analogique en sortie du circuit ANI. Le circuit MDD peut être configuré pour détecter si le signal qui lui est fourni en entrée est un signal haute ou basse fréquence, par exemple ayant une fréquence supérieure ou inférieure à 500 kHz. Les signaux PDM (Clk et DT) peuvent présenter une fréquence comprise entre 512 kHz et 6.144 MHz et un débit de transmission de données binaires de 8, 16, 32, 44 ou 48 kbits/s avec un taux de suréchantillonnage de 64 à 256. La figure 2 représente un exemple de circuit ANI. Sur la figure 2, le circuit ANI comprend un circuit d'amplification différentiel. Le circuit ANI comprend un amplificateur différentiel PAM comportant deux entrées recevant les composantes Clk/In-, DT/In+ du signal d'entrée du circuit ADI et deux sorties AO-, AO+. Les signaux Clk/In-, DT/In+ sont fournis aux entrées de l'amplificateur PAM par l'intermédiaire de résistances R1, R1'. Chaque entrée de l'amplificateur PAM est reliée à une sortie respective de ce dernier par l'intermédiaire d'une résistance R2, R2'. La figure 3 représente un exemple de circuit PDMI. Sur la figure 3, le circuit PDMI comprend un filtre DCTF du type à transfert de charge direct DCT (Direct Charge Transfer) comportant deux entrées recevant les composantes Clk/In- et DT/In+ du signal fournit en entrée du circuit ADI, et deux sorties. Chacune des deux sorties du filtre DCTF est connectée à un circuit de modulation sigma-delta respectif, par exemple d'ordre quatre, comprenant plusieurs (quatre) groupes en série, chaque groupe comportant un additionneur AD1 à AD8 connecté en série avec un intégrateur IT1 à IT8. La sortie d'un dernier intégrateur IT4, IT8 de chacun des deux circuits de modulation est connectée à une sortie PO-, PO+ du circuit PDMI et à une entrée inverseuse de chaque additionneur AD1-AD8 du circuit de modulation. La figure 4 représente un exemple de circuit de traitement PRCC connecté en sortie du circuit ADI. Dans l'exemple de la figure 4, le circuit PRCC comprend un circuit amplificateur DAMP de type classe D. Le circuit DAMP comprend un circuit de modulation de largeur d'impulsion PWMI relié à un intégrateur IT par l'intermédiaire d'un additionneur AD. La sortie de l'intégrateur IT est connectée à une entrée d'un comparateur CP dont une autre entrée reçoit un signal en dent de scie WSW. La sortie du comparateur CP est connectée à l'entrée d'un amplificateur DV dont la sortie est connectée aux grilles d'un transistor MOS à canal p, référencé P1, et d'un transistor MOS à canal n, référencé M1. Les transistors P1, M1 forment un étage d'amplification de puissance. Le transistor P1 reçoit sur sa source une tension d'alimentation Vdd du circuit. La source du transistor M1 est connectée à la masse. Les drains des transistors P1, M1 sont connectés à la sortie O du circuit DAMP. La figure 5 représente le circuit MDD, selon un mode de réalisation. Sur la figure 5, le circuit MDD comprend un filtre passe-haut HPF recevant la composante de signal d'horloge Clk d'un signal PDM ou une composante In-d'un signal analogique différentiel, un circuit redresseur RCT connecté à une sortie du filtre HPF, et un circuit de détection de niveau LVD connecté en sortie du circuit RCT et fournissant le signal de sélection SL. Lorsque le signal In- est un signal audio, le filtre HPF peut présenter une fréquence de coupure comprise entre 21 et 510 kHz, par exemple de l'ordre de 500 kHz, sachant que le signal audio présente une fréquence comprise entre 20 Hz et 20 kHz et que le signal PDM présente une fréquence comprise entre 512 kHz et 6.144 MHz. La figure 6 représente un exemple de réalisation du circuit MDD. Sur la figure 6, le filtre HPF comprend un condensateur C1 transmettant le signal Clk/In- à deux résistances R3, R4, la résistance R3 étant par ailleurs connectée à la masse et la résistance R4 étant par ailleurs connectée à la source de tension d'alimentation Vdd. Le circuit RCT comprend un transistor MOS à canal n, référencé M2, dont le drain est connecté à la source de tension Vdd, la grille est connectée à un noeud commun aux résistances R3, R4 et au condensateur C1, et la source est reliée à la masse par l'intermédiaire d'une source de courant CS et d'un condensateur C2. La source du transistor M2 est également connectée à une borne de polarisation de caisson du transistor M2 ainsi qu'à une entrée du circuit LVD. Le circuit LVD comprend deux résistances R5, R6 en série entre la source de tension d'alimentation Vdd et la masse, le noeud de jonction des deux résistances R5, R6 fournissant une tension de référence Vrf à une entrée inverseuse d'un comparateur CP1 comprenant une entrée directe connectée à la source du transistor M2. La sortie du comparateur CP1 fournit le signal de sélection SL. Les figures 7A, 7B, 7C représentent des chronogrammes de signaux prélevés dans le circuit MDD de la figure 5 ou 6. La figure 7A représente des exemples E1, E2, E3 de signaux Clk/In-, présentant des amplitudes différentes. Durant une période allant de 0 à 50 ps, les signaux E1, E2, E3 sont de type analogiques, et varient respectivement entre -3 et -F3 V, -2 et +2 V et -1.4 et +1.4 V, environ. Durant une période allant de 50 à 100 ps, ces signaux sont de type PDM, et varient respectivement entre 0 et 5.5 V, 0 et 3.5 V et 0 et 2.5 V, environ. La figure 7B représente des signaux N1, N2, N3 obtenus en sortie du circuit RCT lorsque les signaux d'entrée du circuit MDD sont les signaux E1, E2, E3 représentés sur la figure 7A. Entre 0 et 50 ps, les signaux N1, N2, N3 présentent des amplitudes sensiblement constantes respectivement égales à environ 2 V, 1 V et 0.7 V. Entre 50 et 100 ps, ces signaux présentent des amplitudes sensiblement constantes respectivement égales à environ 4.8 V, 2.8 V et 1.8 V. La figure 7C représente des signaux Si, S2, S3 obtenus en sortie du circuit MDD, lorsque ce dernier reçoit en entrée respectivement les signaux E1, E2, E3. Entre 0 et 50 ps, les signaux N1, N2, N3 présentent une tension inférieure à une tension de seuil appliquée par le circuit LVD (par exemple la tension définie par les résistances R3, R4). Les signaux S1, S2, S3 sont donc à 0 V. Entre 50 et 100 ps, les signaux N1, N2, N3 sont supérieurs à cette tension de seuil. Les signaux Si, S2, S3 présentent alors des tensions non nulles, par exemple respectivement égales à environ 5.5 V, 3.6 V et 2.5 V. Il en résulte que le circuit SEL commandé par le signal SL en sortie du signal MDD, va sélectionner la sortie du circuit ANI avant 50 ps, et la sortie du circuit PDMI après 50 ps. La figure 8 représente un dispositif de traitement de signaux analogiques et PDM, selon un autre mode de réalisation. Le circuit de la figure 8 est conçu pour traiter des signaux audio stéréo, de type analogique ou PDM. A cet effet, le circuit de traitement comprend un circuit d'interface ADI1 et deux circuits d'amplification de puissance AMPL et AMPR fournissant des signaux audio amplifiés LO, RO pour des voies stéréo respectivement gauche et droite. Les signaux audio stéréo analogiques comprennent deux signaux différentiels L-, L+ pour la voie de gauche et deux signaux différentiels R-, R+ pour la voie de droite. Les signaux audio stéréo PDM comprennent seulement un signal d'horloge Clk et un signal de donnée DT qui sont transmis au circuit ADI1 par les mêmes entrées que les signaux L- et L+ par exemple. La transformation du signal PDM en deux flux binaires correspondant au signal audio des voies gauche et droite peut être effectuée en échantillonnant le signal de données DT par les fronts montants du signal d'horloge Clk pour une voie et par les fronts descendants du signal Clk pour l'autre voie. Le circuit ADI1 comprend deux circuits d'interface analogique ANIL et ANIR, deux circuits d'interface PDM, référencés PDML et PDMR, deux circuits de sélection SEL1, SEL2 et le circuit de détection MDD. Les circuits ANIL, ANIR peuvent être identiques au circuit ANI de la figure 2. Le circuit ANIL reçoit par exemple les signaux L- et L+ et le circuit ANIR les signaux R-et R+. Le circuit PDML peut être identique au circuit PDMI de la figure 2. Le circuit PDML est par exemple configuré pour échantillonner le signal de données DT par les fronts montants du signal d'horloge Clk. Le circuit PDMR est par exemple configuré pour échantillonner le signal de données DT par les fronts descendants du signal d'horloge Clk. Le circuit SEL1 transmet en sortie du circuit ADI1 soit le signal de sortie du circuit ANIL, soit le signal de sortie du circuit PDML en fonction du signal SL fourni par le circuit MDD. Le circuit SEL2 transmet en sortie du circuit ADI1 soit le signal de sortie du circuit ANIR, soit le signal de sortie du circuit PDMR en fonction du signal SL fourni par le circuit MDD. La sortie du circuit SEL1 est connectée à l'entrée du circuit AMPL et la sortie du circuit SEL2 est connectée à l'entrée du circuit AMPR. Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes de réalisation et diverses applications. En particulier, l'invention ne s'applique pas uniquement aux signaux audio, mais peut s'appliquer à tout dispositif pouvant recevoir indifféremment des signaux analogiques et PDM. Le circuit de traitement recevant les signaux prétraités par les circuits ANI et PDMI ou ANIL et PDMR, ou ANIL et PDML n'est pas nécessairement un circuit d'amplification de puissance, mais peut assurer d'autres fonctions, comme des fonctions d'enregistrement ou de transmission de signaux, par exemple par voie hertzienne.10 REVENDICATIONS1. Procédé de traitement de signaux de type analogique ou modulé par densité d'impulsion PDM, comprenant des étapes consistant à: recevoir des signaux de type analogique (In-;In-F, L-, L+, R-, R+) ou PDM (DT, Clk), prétraiter les signaux reçus par un circuit d'interface pour signaux de type analogiques (ANI, ANIL, ANIR), prétraiter les signaux reçus par un circuit d'interface pour signaux de type PDM (PDMI, PDML, PDMR), détecter si les signaux reçus sont de type analogique ou PDM, et transmettre à un circuit de traitement (PRCC, DAMP) soit les signaux traités par le circuit d'interface pour signaux de type analogique si les signaux reçus sont détectés de type analogique, soit les signaux traités par le circuit d'interface pour signaux de type PDM si les signaux reçus sont détectés de type PDM. 2. Procédé selon la revendication 1, dans lequel les signaux prétraités fournis au circuit de traitement sont amplifiés par un circuit d'amplification de puissance (DAMP). 3. Procédé selon la revendication 1 ou 2, dans lequel le traitement effectué par le circuit d'interface de signaux de type analogique (ANI, ANIL, ANIR) est un traitement de préamplification. 4. Procédé selon l'une des revendications 1 à 3, dans lequel le traitement effectué par le circuit d'interface de signaux de type PDM (PDMI, PDML, PDMR) comprend un filtrage (DCTF) et une modulation sigma delta. 5. Procédé selon l'une des revendications 1 à 4, dans lequel les prétraitements de signaux de type analogique et de type PDM, et la détection sont effectuées en parallèle. 6. Procédé selon l'une des revendications 1 à 5, dans lequel la détection du type des signaux reçus (In-;In-F, L-, L+, R-, R+, DT, Clk) esteffectuée en déterminant si la fréquence des signaux reçus est supérieure à une fréquence de seuil, pour les signaux de type PDM (DT, Clk) ou inférieure à la fréquence de seuil, pour les signaux de type analogique (In-;In+, L-, L+, R-, R+). 7. Procédé selon l'une des revendications 1 à 6, dans lequel les signaux reçus (In-;In+, L-, L+, R-, R+, DT, Clk) sont des signaux audio. 8. Procédé selon l'une des revendications 1 à 7, dans lequel les signaux reçus (L-, L+, R-, R+, DT, Clk) sont des signaux audio stéréo, le traitement effectué par le circuit d'interface de signaux de type PDM (PDML, PDMR) comprenant des étapes de transformation du signal de type PDM en deux flux binaires correspondant à des signaux audio de voies gauche et droite, en échantillonnant une composante de signal de données (DT) du signal de type PDM par des fronts montants d'une composante de signal d'horloge (01k) du signal de type PDM pour l'une des voies gauche et droite, et par des fronts descendants de la composante de signal d'horloge pour l'autre des voies gauche et droite. 9. Dispositif de traitement de signaux analogiques ou numériques de type modulé par densité d'impulsion PDM, configuré pour mettre en oeuvre le procédé selon l'une des revendications 1 à 8. 10. Dispositif selon la revendication 9, comprenant un circuit d'interface de signaux de type analogique (ANI, ANIL, ANIR), un circuit d'interface de signaux de type PDM (PDMI, PDML, PDMR), et un circuit de détection du type de signal (MDD), ces circuits recevant simultanément des signaux reçus par le dispositif, le dispositif comprenant un circuit de sélection (SEL, SEL1, SEL2) comprenant des entrées connectées à des sorties des circuits d'interface, une entrée de commande connectée à une sortie du circuit de détection et une sortie connectée à un circuit de traitement (PRCC, DAMP) pour lui fournir soit des signaux de sortie du circuit d'interface de signaux de type analogique, soit des signaux de sortie du circuit d'interface de signaux de type PDM.35 11. Dispositif selon la revendication 10, dans lequel le circuit de détection (MDD) comprend un filtre passe-haut (HPF), un circuit redresseur (RCT) connecté en sortie du filtre passe-haut et un circuit comparateur à seuil (LVD) pour comparer le signal de sortie du circuit redresseur à une tension de référence (Vrf). 12. Dispositif selon l'une des revendications 10 et 11, dans lequel les signaux reçus par le dispositif sont des signaux audio, le filtre passe-haut (HPF) présentant une fréquence de coupure comprise entre 21 et 510 kHz. 13. Dispositif selon l'une des revendications 9 à 12, dans lequel les signaux reçus par le dispositif sont des signaux audio stéréo, le dispositif comprenant deux circuits d'interface de signaux de type analogique (ANIL, ANIR) fournissant des signaux pour des voies gauche et droite, deux circuits d'interface de signaux de type PDM (PDML, PDMR), et deux circuits de sélection (SEL1, SEL2) commandés par le circuit de détection (MDD) pour fournir à des circuits de traitement (AMPL, AMPR) de signaux pour des voies gauche et droite, soit des signaux de sortie des circuits d'interface de signaux de type analogique, soit des signaux de sortie des circuit d'interface de signaux de type PDM. 14. Dispositif selon l'une des revendications 9 à 13, dans lequel les signaux PDM (Clk, DT) présentent une fréquence comprise entre 512 kHz et 6.144 MHz et un débit de transmission de données binaires de 8, 16, 32, 44 ou 48 kbits/s avec un taux de suréchantillonnage de 64 à 256.