FR 2985853 A1 20130719 FR 1250388 A 20120116 TITRE PROCEDES DE FABRICATION DE STRUCTURES A SEMI-CONDUCTEURS A L'AIDE DE PROCESSUS DE PULVÉRISATION THERMIQUE, ET STRUCTURES A SEMI-CONDUCTEURS FABRIQUEES A L'AIDE DESDITS PROCEDES DOMAINE D'APPLICATION [0001] La présente invention concerne généralement la fabrication de substrats usinés destinés à être utilisés pour la fabrication de structures ou de dispositifs à semi-conducteurs, les structures intermédiaires formées au cours de la fabrication desdites structures ou desdits dispositifs à semi-conducteurs, et des structures ou des dispositifs à semi-conducteurs qui utilisent des substrats usinés. CONTEXTE DE L'INVENTION [0002] Des substrats qui comprennent une ou plusieurs couche(s) de matériau semi- conducteur sont utilisés pour former une grande variété de structures et de dispositifs à semiconducteurs comme, par exemple, des dispositifs à circuits intégrés (IC) (processeurs logiques et dispositifs de mémoire) et des dispositifs discrets tels que des dispositifs à émission de radiations (diodes électroluminescentes (LED), des diodes électroluminescentes à cavité résonante (RCLED), des lasers à émission de surface et à cavité verticale (VCSEL)), et des dispositifs de détection de rayonnements (capteurs optiques). Lesdits dispositifs à semi-conducteurs sont généralement formés couche par couche (c'est-à-dire par lithographie) sur et/ou dans une surface d'un substrat semiconducteur. [0003] Historiquement, une majorité desdits substrats semi-conducteurs utilisés dans l'industrie de la fabrication de dispositifs à semi-conducteurs comprend des disques minces ou des « tranches » de silicium. Lesdites tranches de silicium sont fabriquées en formant tout d'abord un gros lingot de cristal de silicium généralement cylindrique et en découpant ensuite le lingot de cristal perpendiculairement à son axe longitudinal afin de former une pluralité de tranches de silicium. Lesdites tranches de silicium peuvent avoir des diamètres de trente centimètres (30 cm) ou plus. Bien que les tranches de silicium possèdent généralement une épaisseur de plusieurs centaines de microns (comme environ 700 microns) ou plus, seule une très fine couche (ex. : inférieure à environ trois cent nanomètres (300 nm)) de matériau semi-conducteur sur une surface majeure de la tranche de silicium est généralement utilisée pour former des dispositifs actifs sur la tranche de silicium. Cependant, avec certains dispositifs, la majorité de l'épaisseur de la tranche de silicium peut être incluse dans le trajet électrique d'une ou plusieurs structures formée(e)s à partir de la tranche de silicium, lesdites structures étant généralement désignées « structures verticales ». [0004] Lesdits « substrats usinés » comprennent une couche relativement fine de matériau semi-conducteur (ayant par exemple une épaisseur inférieure à environ trois cent nanomètres 300 nm)) disposée sur une couche de matériau diélectrique (comme du dioxyde de silicium (SiO2), du nitrure de silicium (Si3N4), ou de l'oxyde d'aluminium (A1203)). La couche de matériau diélectrique peut éventuellement être relativement fine (comme par exemple trop fine pour permettre une manipulation par des appareils de fabrication de dispositifs semi-conducteurs classiques), et le matériau semi-conducteur et la couche de matériau diélectrique peuvent être disposés sur un substrat hôte ou de base relativement plus épais afin de faciliter la manipulation du substrat usiné par les appareils de fabrication. Par conséquent, le substrat de base est souvent désigné « substrat de manipulation ». Le substrat de base peut également comprendre un matériau semi-conducteur autre que du silicium. [0005] Une grande variété de substrats usinés est connue dans l'art et peut comprendre des matériaux semi-conducteurs tel que, par exemple, du silicium (Si), du germanium (Ge), des matériaux semi-conducteurs III-V, et des matériaux semi-conducteurs II-VI. [0006] Par exemple, un substrat usiné peut comprendre une couche épitaxiale de matériau semi-conducteur III-V formée sur une surface d'un substrat de base, comme, par exemple, de l'oxyde d'aluminium (A1203) (qui peut être désigné « saphir »). Ladite couche épitaxiale peut être formée sur la surface du substrat de base à l'aide d'un processus de transfert depuis une structure donatrice, comme un substrat ou un lingot donateur. Le transfert depuis une structure donatrice peut être souhaitable lorsque le matériau donateur est très cher ou rare. A l'aide d'un substrat usiné, des couches supplémentaires de matériau peuvent être formées et traitées (ex. gravées) sur la couche épitaxiale de matériau semi-conducteur III-V afin de former un ou plusieurs dispositif(s) sur le substrat usiné. Cependant, l'écart (ou la différence) de coefficient de dilatation thermique (CTE) entre la couche épitaxiale et le substrat de base qui comprend le substrat usiné peut influencer la formation et le traitement des couches supplémentaires de matériau. Par exemple, si l'écart de coefficient de dilatation thermique (CTE) entre la couche épitaxiale et le substrat de base est substantiel, le substrat usiné peut alors être impacté de manière négative pendant la formation des couches supplémentaires de matériau. [0007] Les dispositifs qui peuvent bénéficier de substrats usinés sont par exemple les dispositifs à forte puissance et les dispositifs photoniques, comme les diodes électroluminescentes (LED) et les diodes laser. La figure 1 illustre une LED classique. Un substrat 110, qui peut être un substrat usiné, comprend une couche de type n 120 disposée dessus. Une région active 130, qui peut comprendre plusieurs couches, comme, par exemple, des puits quantiques, des couches barrière, des couches de blocage des électrons (en anglais, «Électron Blocking Layer(s) », (EBL)) etc., est disposée entre la couche de type n 120 et une couche de type p 140. Il en résulte une LED formée par la couche de type n 120, la région active 130, et la couche de type p 140. Un premier contact 160 assure une connexion électrique avec la couche de type n 120 et un second contact 150 assure une autre connexion électrique avec la couche de type p 140. Ces contacts peuvent être opaques à la longueur d'onde de la lumière émise par la LED et, par conséquent, peut réduire la quantité globale de lumière fournie par la LED. Ainsi, seule la zone située entre le premier contact 160 et le second contact 150 peut produire des quantités de lumière significatives. L'organisation physique du second contact 150 par rapport à la couche de type n 120 peut provoquer une irrégularité de flux de courant entre la couche de type p 140 et la couche de type n 120. En outre, l'organisation physique peut impliquer que les contacts de type p et de type n soient disposés sur une surface supérieure de la LED, et, ainsi, le retrait d'une partie des couches du dispositif afin d'exposer les régions de contact. Le retrait d'une partie des couches du dispositif peut accroître la complexité de fabrication du dispositif, réduire la surface disponible pour la génération de lumière, et diminuer le rendement du dispositif. [0008] Compte tenu de ce qui précède, et pour d'autres raisons décrites ci-dessous, il est nécessaire de prévoir un substrat qui offre un substrat de base adéquat pour le matériau qui provient d'une structure donatrice. Il est également nécessaire de prévoir des dispositifs et des procédés qui offrent un substrat de support ayant un coefficient de dilatation thermique proche de celui d'un substrat usiné. RE SUME DE L'INVENTION [0009] Les différents modes de réalisation de la présente description concernent généralement des substrats usinés et des procédés de fabrication desdits substrats usinés qui offrent un substrat de base adéquat ayant un coefficient de dilatation thermique proche de celui du substrat usiné. [0010] Le présent résumé a pour but de présenter une sélection de concepts sous forme simplifiée, qui sont décrits ultérieurement dans la description détaillée ci-dessous de quelques exemples de modes de réalisation de l'invention. [0011] Dans certains modes de réalisation, la présente invention comprend des procédés de fabrication d'un substrat semi-conducteur. Les procédés comprennent la formation d'une zone affaiblie dans une structure donatrice à une profondeur prédéterminée afin de définir une couche de transfert entre une surface de liaison et la zone affaiblie et une structure donatrice résiduelle entre la zone affaiblie et une surface opposée à ladite surface de liaison. Une couche de substrat est formée sur la surface de liaison. La couche de substrat présente un coefficient de dilatation thermique proche de celui de la couche de transfert, et possède une rigidité suffisante pour offrir un support structurel à la couche de transfert. La couche de transfert est séparée de la structure donatrice au niveau de la zone affaiblie afin de former un substrat composite qui comprend ladite couche de transfert et la couche de substrat. [0012] Dans d'autres modes de réalisation, la présente invention comprend des procédés de fabrication d'un substrat semi-conducteur. Les procédés comprennent la formation d'une zone affaiblie dans une structure donatrice à une profondeur prédéterminée afin de définir une couche de transfert entre une surface de liaison et la zone affaiblie et une structure donatrice résiduelle entre la zone affaiblie et une surface opposée à ladite surface de liaison. Un contact ohmique est formé entre la couche de transfert et une couche de contact disposée dessus. Un couplage à faible impédance est formé entre une couche de substrat et la couche de contact, la couche de substrat offrant un support structurel pour le substrat semi-conducteur. Les procédés comprennent également la séparation de la couche de transfert de la structure donatrice au niveau de la zone affaiblie afin de former un substrat composite qui comprend ladite couche de transfert, la couche de contact et la couche de substrat. [0013] Dans d'autres modes de réalisation, la présente invention comprend un substrat semi-conducteur qui comprend une couche de substrat configurée pour offrir une rigidité suffisante au substrat semi-conducteur. Le substrat semi-conducteur comprend également une couche de transfert qui comprend un matériau semi-conducteur en contact avec une surface de liaison de la couche de substrat. La couche de transfert peut être détachée d'une structure donatrice qui comprend le matériau et une zone affaiblie au sein de la structure donatrice, à une profondeur prédéterminée par rapport à la surface de liaison, afin de définir la couche de transfert entre la surface de liaison et la zone affaiblie. La couche de substrat présente un coefficient de dilatation thermique proche de celui de la couche de transfert. [0014] Dans d'autres modes de réalisation, l'invention comprend des procédés de fabrication d'un substrat semi-conducteur. Selon lesdits procédés, une couche de substrat est formée sur une surface d'une première couche semi-conductrice. Au moins une couche semi-conductrice supplémentaire est créée de manière épitaxiale sur la première couche semi-conductrice sur un côté opposé à la couche de substrat, et ladite couche de substrat est élaborée de façon à présenter un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semiconductrice et de la couche semi-conductrice supplémentaire. [0015] Dans d'autres modes de réalisation, la présente invention comprend des structures à semi-conducteurs qui comprennent une couche de substrat, une première couche semi-conductrice disposée sur une surface de la couche de substrat, et au moins une couche semi-conductrice supplémentaire déposée de manière épitaxiale sur la première couche semi-conductrice, sur un côté opposé à la couche de substrat. La couche de substrat présente un coefficient de dilatation thermique 15 proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semiconductrice supplémentaire. [0016] Dans d'autres modes de réalisation, la présente invention comprend des procédés qui peuvent être utilisés pour fabriquer une structure à semi-conducteurs. Selon lesdits procédés, une première couche de substrat est formée sur une surface d'une première couche semi- 20 conductrice. Une seconde couche de substrat est pulvérisée thermiquement sur un côté de la première couche de substrat opposé à la première couche semi-conductrice. Au moins une couche semi-conductrice supplémentaire est créée de manière épitaxiale sur la première couche semiconductrice sur un côté opposé à la première couche de substrat, et au moins l'une de la première couche de substrat et de la seconde couche de substrat est élaborée de façon à présenter un 25 coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi- conductrice et de la couche semi-conductrice supplémentaire. [0017] Dans d'autres modes de réalisation, la présente invention comprend des structures à semi-conducteurs qui comprennent un substrat qui comprend une première couche de substrat et au moins une seconde couche de substrat, une première couche semi-conductrice disposée sur une 30 surface de la première couche de substrat, et au moins une couche semi-conductrice supplémentaire déposée de manière épitaxiale sur la première couche semi-conductrice, sur un côté opposé à la première couche de substrat. Au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. [0018] D'autres aspects, détails et combinaisons des éléments des modes de réalisation de l'invention seront apparents à partir de la description détaillée suivante. PRESENTATION DES DESSINS [0019] Les modes de réalisation de la présente invention pourront être mieux compris en référence à la description détaillée suivante de modes de réalisation exemplaires de la présente invention, qui sont illustrés sur les dessins joints, sur lesquels : [0020] La figure 1 est une vue en coupe simplifiée d'une LED classique ; [0021] La figure 2 est une vue en coupe simplifiée d'une structure donatrice munie d'une zone affaiblie afin de créer une couche de transfert ; [0022] Les figures 3A-3B sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat composite avec une couche de substrat et une couche de transfert selon d'autres modes de réalisation de l'invention ; [0023] Les figures 4A-4C sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat composite avec une couche de substrat, une couche de transfert et une couche de contact entre celles-ci, selon d'autres modes de réalisation de l'invention ; [0024] La figure 5 est une vue en coupe simplifiée d'un matériau semi-conducteur supplémentaire déposé par-dessus un matériau semi-conducteur de la structure de la figure 3B ; [0025] La figure 6 est une vue en coupe simplifiée d'un matériau semi-conducteur supplémentaire déposé par-dessus le matériau semi-conducteur de la structure de la figure 4C ; [0026] Les figures 7A-7C illustrent un substrat composite avec une couche de transfert au carbure de silicium (SiC) et un dispositif électronique à forte puissance formé sur le substrat composite selon d'autres modes de réalisation de l'invention ; [0027] Les figures 8A-8D illustrent un substrat composite avec une couche de transfert au nitrure de gallium dopé n (GaN) et un dispositif photonique formé sur le substrat composite, qui est retourné afin de former un dispositif photonique à couche n selon d'autres modes de réalisation de l'invention ; et [0028] La figure 9 est un schéma simplifié d'un dispositif de pulvérisation thermique qui pulvérise une couche de substrat sur une structure donatrice qui comprend un matériau semiconducteur. DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION [0029] Les illustrations présentées ici ne sont pas des vues réelles d'un quelconque matériau, dispositif ou procédé particulier, mais sont des représentations schélatiques qui sont utilisées pour décrire les modes de réalisation de la présente invention. [0030] Il doit être compris que toute référence à un élément à l'aide d'une désignation telle que « premier », « second », etc. ne limite en aucun cas la quantité ou l'ordre desdits éléments, à moins que ladite limitation ne soit explicitement mentionnée. En revanche, ces désignations peuvent être utilisées ici comme un moyen pratique de distinguer deux éléments ou plus, ou deux instances d'un élément ou plus. Ainsi, une référence à un premier et un second éléments ne signifie pas que seuls deux éléments peuvent être utilisés, ou que le premier élément doit précéder le second élément d'une certaine manière. En outre, sauf mention contraire, un ensemble d'éléments peut comprendre un ou plusieurs élément(s). [0031] La description suivante contient des détails spécifiques, comme les types de matériaux et les conditions de traitement, afin de proposer une description complète des modes de réalisation de la présente invention et de son application. Cependant, l'homme du métier comprendra que les modes de réalisation de la présente invention peuvent être mis en pratique sans utiliser lesdits détails spécifiques et en conjonction avec des techniques de fabrication classiques. En outre, la présente description ne constitue pas un processus complet pour la fabrication d'un dispositif ou d'un système à semi-conducteurs. Seuls les processus et les structures nécessaires à la bonne compréhension des modes de réalisation de la présente invention sont décrits en détail ici. Les matériaux décrits ici peuvent être formés (déposés ou développés) par n'importe quelle technique adéquate comme, de manière non limitative, un dépôt par centrifugation (en anglais, « spin coating »), un dépôt à la racle (en anglais, « blanket coating »), des procédés de Bridgeman et de Czochralski, un dépôt chimique en phase vapeur (en anglais, « Chemical Vapor Deposition », (CVD)), un dépôt chimique en phase vapeur assisté par plasma (en anglais, « Plasma Enhanced Chemical Vapor Deposition », (PECVD)), un dépôt par couches atomiques (en anglais, « Atomic Layer Deposition », (ALD)), un ALD assisté par plasma, ou un dépôt physique en phase vapeur vapeur (en anglais, « Physical Vapor Deposition »(PVD)). Bien que les matériaux décrits et illustrés ici puissent être formés comme des couches, ils ne se limitent pas à des couches et peuvent également être formés selon d'autres configurations en trois dimensions. [0032] Les termes tels que « horizontal » et « vertical », tels qu'utilisés ici, définissent les positions relatives d'éléments ou de structures par rapport à un plan ou une surface majeur(e) d'une structure à semi-conducteurs (comme une tranche, une matrice, un substrat, etc.), quelle que soit l'orientation de ladite structure à semi-conducteurs, et sont des dimensions orthogonales interprétées par rapport à l'orientation de la structure décrite. Tel qu'utilisé ici, le terme « vertical » signifie et comprend une dimension sensiblement perpendiculaire à la surface majeure d'une structure à semi- conducteurs, et le terme « horizontal » désigne une dimension sensiblement parallèle à la surface majeure de la structure à semi-conducteurs. [0033] Tel qu'utilisé ici, le terme « structure à semi-conducteurs » désigne et comprend n'importe quelle structure qui est utilisée lors de la formation d'un dispositif à semi-conducteurs. Les structures à semi-conducteurs comprennent, par exemple, des matrices et des tranches (comme des substrats porteurs et des substrats de dispositifs), ainsi que des ensembles ou des structures composites qui comprennent deux matrices et/ou tranches ou plus intégrées en trois dimensions les unes aux autres. Les structures à semi-conducteurs comprennent également des dispositifs à semiconducteurs entièrement fabriqués, ainsi que les structures intermédiaires formées pendant la fabrication de dispositifs à semi-conducteurs. Les structures à semi-conducteurs peuvent 20 comprendre des matériaux conducteurs, des matériaux semi-conducteurs, des matériaux non conducteurs (comme des isolants électriques), et des combinaisons de ceux-ci. [0034] Tel qu'utilisé ici, le terme « structure à semi-conducteurs traitée » désigne et comprend n'importe quelle structure à semi-conducteurs qui comprend une ou plusieurs structure(s) de dispositifs partiellement formés. Les structures à semi-conducteurs traitées sont un sous- 25 ensemble des structures à semi-conducteurs, et toutes les structures à semi-conducteurs traitées sont des structures à semi-conducteurs. [0035] Tel qu'utilisé ici, le terme « matériau semi-conducteur III-V » désigne et comprend n'importe quel matériau semi-conducteur qui est au moins composé de manière prédominante d'un ou plusieurs élément(s) du groupe IIIA de la table périodique (ex. : B, Al, Ga, 30 In, et Ti) et d'un ou plusieurs élément(s) du groupe VA de la table périodique (ex. : N, P, As, Sb, et Bi). [00361 Sauf mention contraire, tels qu'utilisés ici, les termes « coefficient de dilatation thermique » et « CTE » (en anglais, « Coefficient of Thermal Expansion »), lorsqu'ils sont utilisés dans le cadre d'un matériau ou d'une structure, sont synonymes et désignent le coefficient linéaire moyen de dilatation thermique du matériau ou de la structure à température ambiante. [00371 Tel qu'utilisé ici, le terme « substrat usiné », dans son sens le plus large, désigne et comprend n'importe quel substrat qui comprend deux couches de matériau ou plus et qui est destiné à être utilisé comme un substrat pour la fabrication d'un ou plusieurs dispositif(s) à semiconducteurs dessus. Les substrats usinés comprennent, sans s'y limiter, des substrats à semi- conducteurs sur isolant. [00381 Tel qu'utilisé ici, le terme « rigidité suffisante » désigne la rigidité d'une structure à semi-conducteurs qui offre une rigidité suffisante pour empêcher tout endommagement structurel de la structure à semi-conducteurs du à une déformation plastique ou élastique au cours de son traitement ou de sa manipulation ultérieurs. A titre d'exemples non limitatifs, lesdits dommages structurels peuvent comprendre des dislocations, des fissures, des dommages au niveau du réseau cristallin, un gauchissement, un cambrage, et une séparation des couches. [0039] Tel qu'utilisé ici, le terme « couche de substrat composite » désigne une couche d'un substrat qui comprend un alliage ou un mélange de deux constituants élémentaires ou plus. La microstructure de certaines couches de substrats composites peut être au moins sensiblement composée d'une seule phase généralement homogène, ou d'une seule phase non homogène. La microstructure des autres couches de substrats composites peut comprendre deux phases distinctes ou plus, qui peuvent chacune être homogènes ou non homogènes. Lesdites couches de substrats composites peuvent comprendre une ou plusieurs phase(s) métallique(s), une ou plusieurs phase(s) céramique(s), une ou plusieurs phase(s) semi-conductrice(s), ou un mélange d'une ou plusieurs phase(s) métallique(s), phase(s) céramique(s), et phase(s) semi-conductrice(s). Ainsi, les couches de substrats composites peuvent comprendre, sans s'y limiter, des matériaux composites métal-métal, des matériaux composites céramique-céramique, et des matériaux composites métal-céramique. [00401 Les différents modes de réalisation de la présente description concernent des substrats usinés et des procédés de fabrication desdits substrats usinés qui offrent un substrat de base adéquat ayant un coefficient de dilatation thermique proche de celui d'un matériau semi-conducteur placé sur la couche de substrat de base. [0041] Les modes de réalisation de l'invention peuvent avoir des applications avec des substrats usinés qui comprennent un grand nombre de matériaux semi-conducteurs, comme du silicium, du germanium, du carbure de silicium, et des matériaux semi-conducteurs III-V. Par exemple, les procédés et les structures des modes de réalisation de l'invention peuvent être appliqués à des III-nitrures, des III-arséniures, des III-phosphures et des III-antimonides, sous forme binaire, ternaire, quaternaire, et quinaire. [0042] La figure 2 est une vue en coupe simplifiée d'une structure donatrice 210 munie d'une zone affaiblie 220 afin de créer une première couche semi-conductrice 230. A titre d'exemples non limitatifs, un processus de détachement décrit ici peut utiliser la technologie SMART-CUTTm Lesdits processus sont décrits en détail, par exemple, dans le brevet U.S. n° RE39,484, délivré le 6 février 2007, de Bruel ; le brevet U.S. n° 6,303,468, délivré le 16 octobre 2001, de Aspar et al. ; le brevet U.S. n° 6,335,258, délivré le l' janvier 2002, de Aspar et al. ; le brevet U.S. n° 6,756,286, délivré le 29 juin 2004, de Moriceau et al .; le brevet U.S. n° 6,809,044, délivré le 26 octobre 2004, de Aspar et al. ; le brevet U.S. n°6,946,365, délivré le 20 septembre 2005, de Aspar et al. ; le brevet U.S. n° 7,531,428, délivré le 12 mai 2009, de Dupont ; le brevet U.S. n° 6,858,107, délivré le 22 février 2005, de Ghyselen et al. ; et le brevet U.S. n° 6,867,067, délivré le 15 mars 2005, de Ghyselen et al. Cependant, il doit être compris que d'autres processus adaptés à la fabrication d'une tranche de matériau composite qui comprennent l'utilisation de zones affaiblies prédéterminées peuvent également être utilisés. [0043] Pour effectuer le processus de détachement, une zone affaiblie prédéterminée 220 peut être formée dans la structure donatrice 210. La figure 2 illustre l'utilisation de la technologie SMART-CUTTm avec laquelle des espèces atomiques 250, comme un ou plusieurs d'ions d'hydrogène, d'ions d'hélium ou d'ions d'autres gaz inertes, sont implantées dans une surface de liaison 240 avec une dose et une énergie de façon à créer la zone affaiblie 220 dans la structure donatrice 130. La zone affaiblie 220 est sensiblement parallèle à la surface de liaison principale 240 et se trouve à une profondeur prédéterminée sur la base des paramètres du processus d'implantation des espèces atomiques. [0044] La première couche semi-conductrice 230 est ainsi formée entre la surface de liaison 240 et la zone affaiblie 220. En outre, une structure donatrice résiduelle est formée entre la zone affaiblie 220 et une surface opposée à la surface de liaison 240. [0045] La structure donatrice 210 comprend un matériau semi-conducteur tel que du silicium, du germanium, un matériau semi-conducteur III-V tel que du III-nitrure (comme du GaN, du InGaN, du A1GaN), un matériau semi-conducteur II-VI, ou du SiC. Le matériau semi-conducteur peut être non dopé ou, pour certaines applications, de type n ou de type p dopé (ex. : fortement dopé (n+ ou p+), modérément dopé (n ou p), ou légèrement dopé (n- ou p-)). Le semi-conducteur peut être une tranche monobloc, comme cela est illustré sur la figure, ou une tranche à plusieurs couches (ex. : GaN sur une base en saphir). La structure donatrice 210 peut également comprendre au moins une partie du lingot (ou boule) de matériau semi-conducteur, et, dans certains modes de réalisation, ladite partie au moins du lingot (ou boule) peut comprendre n'importe lequel des matériaux semi- conducteurs susmentionnés. Le lingot (ou boule) peut comprendre une structure telle que celle décrite dans le brevet U.S. n° 6,858,107 délivré le 22 février 2005, de Ghyselen et al., et le brevet U.S. n° 6,867,067 délivré le 15 mars 2005, de Ghyselen et al. [0046] Si la structure donatrice 210 est un III-nitrure, la polarité de la surface implantée doit être considérée lors de la détermination de la polarité du substrat composite final. A titre d'exemple non limitatif, une structure donatrice au GaN peut être utilisée pour développer une face polaire au Gallium ou une face polaire à l'azote en vue d'un traitement ultérieur. A titre d'autre exemple non limitatif, une structure donatrice au InGaN peut être utilisée pour développer une face polaire métallique ou une face polaire à l'azote en vue d'un traitement ultérieur. [0047] En cas de transfert de couche classique vers une tranche porteuse, un processus de liaison est généralement utilisé, suivi d'une séparation de la tranche implantée à l'aide d'un traitement thermique. Le processus de liaison nécessite une grande qualité des surfaces à relier afin d'éviter tout défaut de grande taille (zones non transférées), alors que le coefficient de dilatation thermique des deux tranches ne doit pas être trop différent afin d'éviter toute rupture des tranches à la suite du processus de séparation. Pour certaines applications, une liaison conductrice entre un matériau semi-conducteur et un substrat conducteur est souhaitable afin de créer des structures de dispositifs verticaux, c'est-à-dire des dispositifs qui présentent la zone active à proximité de la surface de la couche semi-conductrice et une zone de contact près de l'interface entre le semiconducteur et le substrat ou la tranche porteuse. [0048] Cependant, cette approche est difficile à réaliser étant donné que, aujourd'hui, de nombreux processus de liaison impliquent des couches de dioxyde de silicium (SiO2) sur les faces de liaison afin de garantir une liaison de grande qualité. Cependant, le SiO2 est un isolant et rendra la conduction électrique difficile, voire impossible, et perturbera la dissipation thermique du dispositif vers le substrat. [0049] Par conséquent, les modes de réalisation de la présente invention prévoient des structures et des processus qui offrent une structure de support capable d'assurer une dissipation thermique, et présentant un coefficient de dilatation thermique proche de celui de la première couche semi-conductrice 230 ou de la structure de dispositif formée dessus. Dans certains modes de réalisation, un contact électrique peut être prévu (comme un contact ohmique ou de Schottky) entre la première couche semi-conductrice 230 et une première couche de substrat, qui peut servir de couche de contact électriquement conductrice. Ladite première couche substrat peut comprendre un métal ou un alliage de métal dans certains modes de réalisation. Un contact ohmique (c'est-à-dire un contact à résistance indépendante de la tension) est prévu au niveau de la jonction métal/semi-conducteur si la hauteur de barrière de Schottky est nulle ou négative. En d'autres termes, un contact ohmique présente des caractéristiques courant/tension qui sont sensiblement linéaires et symétriques. Dans ce cas, les barrières sont libres de circuler à l'intérieur ou à l'extérieur du semi-conducteur afin qu'il y ait une résistance minimale au sein du contact ohmique. [0050] Les figures 3A-3B sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat usiné qui comprend une couche de substrat de base 310 et une première couche semi-conductrice 230 selon certains modes de réalisation de l'invention. La première couche semi-conductrice 230 peut être transférée vers la couche de substrat de base 310, comme cela est décrit ici, et peut ainsi comprendre une « couche transférée ». La couche de substrat de base 310 peut être formée selon une épaisseur suffisante pour former un substrat de support métallique ayant une rigidité suffisante pour offrir un support structurel à la première couche semi- conductrice 230. [0051] La couche de substrat de base 310 peut avoir une épaisseur moyenne (mesurée perpendiculairement aux surfaces planes majeures de la couche de substrat) qui est suffisante pour assurer une rigidité suffisante afin de supporter structurellement la première couche semiconductrice 230. A titre d'exemples non limitatifs, la couche de substrat de base 310 peut avoir une épaisseur moyenne d'au moins cinq (5) microns environ, ou d'au moins dix (10) microns environ. Dans certains modes de réalisation, la couche de substrat de base 310 peut avoir une épaisseur moyenne de l'ordre d'environ dix (10) microns à environ cents (100) microns, et, plus probablement, de l'ordre d'environ dix (10) microns à environ vingt (20) microns. [0052] La couche de substrat de base 310 peut être formée sur la surface de liaison 240 à l'aide d'un processus adapté pour assurer un contact électrique, comme un contact ohmique, entre la couche de substrat de base 310 et la première couche semi-conductrice 230. Avant de déposer la couche de substrat de base 310, la surface du semi-conducteur peut avoir besoin d'un traitement afin d'éliminer tout oxyde de surface ou toute autre couche de surface qui peut affecter la qualité de la couche de substrat de base 310. Par exemple, une fine couche d'oxyde de gallium peut avoir besoin d'être retirée de la première couche semi-conductrice 230 lorsque ladite première couche semi- conductrice 230 comprend du nitrure de gallium, avant de déposer la couche de substrat de base 310 et pour la formation d'un contact électrique, comme un contact ohmique. [0053] A titre d'exemples non limitatifs, la couche de substrat de base 310 peut être déposée à l'aide d'un ou plusieurs d'un processus de dépôt physique (comme un dépôt physique en phase vapeur (PVD), une pulvérisation, etc.), d'un processus d'enduction par pulvérisation thermique (comme un processus de pulvérisation par plasma, un processus de pulvérisation par flamme, etc.), d'un processus d'enrobage (comme un processus de placage sans courant et/ou un processus de dépôt électrolytique), et d'un processus de dépôt chimique en phase vapeur (CVD). [0054] A titre d'exemple et non de limitation, la couche de substrat de base 310 peut être déposée à l'aide d'un processus de pulvérisation par plasma. La figure 9 est une illustration schématique d'une buse de pulvérisation au plasma qui dépose une couche de substrat de base 310 sur une structure donatrice 210 qui comprend la première couche semi-conductrice 230 (figure 2). Comme cela est illustré sur la figure 9, un dispositif de pulvérisation par plasma 900 peut être utilisé pour pulvériser des particules au moins partiellement fondues 910 sur la structure donatrice 210. Les particules partiellement fondues 910 peuvent se consolider les unes avec les autres et se solidifier sur la structure donatrice 210 afin de former la couche de substrat de base 310 sur la structure donatrice 210. [0055] Le dispositif de pulvérisation par plasma 900 comprend un corps extérieur 920, qui peut généralement être de forme tubulaire. Une première électrode 930 (comme une anode) peut être disposée à une extrémité du corps extérieur 920. La première électrode 930 peut généralement être de forme annulaire, afin qu'un passage soit défini au centre de la première électrode 930. Une seconde électrode 940 (comme une cathode) peut être déposée à l'intérieur du corps extérieur 920, comme cela est illustré sur la figure 9 Ainsi, un passage 950 est défini dans l'espace annulaire entre la surface extérieure de la seconde électrode 940 et la surface intérieure du corps extérieur 920. Le passage 950 communique avec le passage qui s'étend au centre de la première électrode 930. [0056] Dans cette configuration, un gaz de génération de plasma peut circuler dans le passage 950 et le passage qui s'étend au centre de la première électrode 930, et peut sortir du dispositif de pulvérisation par plasma 900. Une tension peut être appliquée entre la première électrode 930 et la seconde électrode 940 afin de générer un courant électrique (c'est-à-dire une décharge électrique, ou une étincelle) entre celles-ci, qui, en présence du gaz de génération de plasma qui circule dans le dispositif de pulvérisation par plasma 900, entraîne la formation d'un plasma 960. Le plasma 960 est expulsé du dispositif de pulvérisation par plasma 900 en raison du flux de gaz de plasma dans le dispositif de pulvérisation par plasma 900. [0057] Des matières particulaires sont introduites dans le plasma 960 à proximité de la première électrode 930. Par exemple, un conduit 970 peut être utilisé pour acheminer un matériau en poudre entre une source de poudre 980 et le plasma 960, comme cela est illustré sur la figure 9. 15 Le matériau en poudre peut comprendre des particules du ou des matériau(x) qui formera/formeront la couche de substrat de base 310. Le matériau en poudre peut être acheminé par le conduit 970 par un gaz porteur qui circule dans le conduit 970. Lorsque le matériau en poudre quitte le conduit 970 et entre dans le plasma 960, il peut être au moins partiellement fondu et acheminé vers la structure donatrice 210 par le jet de plasma qui émane du dispositif de pulvérisation par plasma 900. Les 20 particules heurtent la structure donatrice 210 (ou le matériau précédemment déposé sur la structure donatrice 210), où elles refroidissent et se solidifient afin de former le matériau de la couche de substrat de base 310. [0058] Des procédés autres que des procédés de pulvérisation thermique peuvent être utilisés pour former la couche de substrat de base 310 sur ou par-dessus la structure donatrice 210 25 dans d'autres modes de réalisation de l'invention. [0059] La couche de substrat de base 310 peut avoir (c'est-à-dire présenter) un coefficient de dilatation thermique proche de celui de la première couche semi-conductrice 230 et/ou d'un matériau semi-conducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs, qui peut réduire ou empêcher les déformations et 30 les fissures au sein de la première couche semi-conductrice 230 et/ou du matériau semi-conducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs. Le tableau 1 ci-dessous dresse la liste des valeurs de CTE pour certains matériaux non limitatifs de la première couche semi-conductrice 230 et de la couche de substrat de base 310 dans certains exemples de modes de réalisation de l'invention. Catégorie de matériau Matériau Coefficient de dilatation thermique (10-6/°K) GaN 5,6 Semi-conducteurs GaAs 5,4 SiC 4,5 Si 2,5 Métaux Tungstène 4,5 Molybdène 5,5 Zirconium 5,7 Hafnium 6,1 Rhénium 6,2 Tantale 6,5 Céramiques Oxyde de silicium 0,5 (SiO2) Saphir (A1203) 8,6 TABLEAU 1 [0060] Dans certains modes de réalisation, le coefficient de dilatation thermique de la couche de substrat de base 310 peut être équivalent à environ 20 %, environ 10 %, environ 5 %, environ 2 %, voire environ 1 % de celui de la première couche semi-conductrice 230 et/ou de n'importe quel matériau semi-conducteur supplémentaire ou des matériaux déposés par-dessus la première couche semi-conductrice 230, comme cela est décrit ici. [0061] Dans certains modes de réalisation, la couche de substrat de base 310 peut comprendre un métal réfractaire ou un alliage de métal réfractaire. Pour ces modes de réalisation, le tungstène, le molybdène et le zirconium (et plus particulièrement le tungstène) utilisés comme couche de substrat de base 310 possèdent un coefficient de dilatation thermique proche de celui d'une première couche semi-conductrice au SiC 230. De la même manière, pour ces modes de réalisation, le zirconium, le hafnium, le rhénium et le tantale utilisés comme couche de substrat de base 310 sont proches d'une première couche semi-conductrice au GaN 230 et, dans certains modes de réalisation, plus particulièrement le molybdène. [0062] Dans d'autres modes de réalisation, la couche de substrat de base 310 peut 10 comprendre une couche de substrat composite, qui comprend deux éléments ou plus de façon à ce que la couche de substrat de base 310 possède un coefficient de dilatation thermique situé entre celui des deux éléments ou plus qui composent la couche de substrat de base 310. Par exemple, la couche de substrat de base 310 peut comprendre un alliage ou un mélange de deux éléments ou plus. Dans ces modes de réalisation, la microstructure de la couche de substrat de base 310 peut être 15 au moins sensiblement composée d'une seule phase généralement homogène, la couche de substrat de base 310 peut être au moins sensiblement composée d'une seule phase non homogène, ou la couche de substrat de base 310 peut comprendre deux phases distinctes ou plus, qui peuvent être chacune homogènes ou non homogènes. Dans ces modes de réalisation, la couche de substrat de base 310 peut comprendre une ou plusieurs phase(s) métallique(s), une ou plusieurs phase(s) 20 céramique(s), une ou plusieurs phase(s) semi-conductrice(s), ou un mélange d'une ou plusieurs phase(s) métallique(s), phase(s) céramique(s), et phase(s) semi-conductrice(s). Ainsi, la couche de substrat peut être élaborée afin de comprendre l'un d'un matériau composite métal-métal, d'un matériau composite céramique-céramique, et d'un matériau composite métal-céramique. [0063] La structure entière qui comprend la structure donatrice 210 et la couche de 25 substrat de base 310 illustrée sur la figure 3A peut être placée dans un four (non illustré) et chauffée afin que la zone affaiblie 220 puisse être encore plus fragilisée. Avec la fragilisation, la première couche semi-conductrice 230 et la couche de substrat de base d'accompagnement 310 peuvent être séparées de la structure donatrice au niveau de la zone affaiblie 220. En plus, ou à la place d'une énergie thermique, d'autres formes d'énergie, comme une énergie mécanique ou une énergie 30 chimique, peuvent être utilisées pour fragiliser la structure le long de la zone affaiblie 220 et pour séparer la première couche semi-conductrice 230 du reste de la structure donatrice 210. [0064] Les structures ainsi formées après la séparation sont une donatrice résiduelle (non illustrée) capable de donner d'autres fines couches de transfert, et un substrat usiné 450 illustré sur la figure 3B, qui comprend la couche de substrat de base 310 et la première couche semiconductrice 230. A titre d'exemples non limitatifs, la première couche semi-conductrice 230 peut 5 avoir une épaisseur de couche moyenne mesurée perpendiculairement aux surfaces planes majeures du substrat usiné 450 d'environ mille (1000) nanomètres ou moins, d'environ cinq cent (500) nanomètres ou moins, voire même d'environ cent (100) nanomètres ou moins. [0065] Comme cela est illustré sur la figure 3B, le substrat usiné 450 peut être retourné en vue d'un traitement supplémentaire sur la surface exposée de la première couche semi-conductrice 10 230. Avant d'effectuer toute autre traitement, le substrat usiné 450 peut recevoir un traitement de surface, comme, par exemple, un polissage, un nettoyage, ou des combinaisons de ceux-ci. Le traitement supplémentaire peut comprendre, à titre d'exemple non limitatif, l'ajout de structures de dispositifs sur le substrat usiné 450. Les structures de dispositifs peuvent comprendre plusieurs couches de matériau semi-conducteur dopé, de matériau semi-conducteur non dopé, et des zones 15 actives telles qu'elles sont connues dans l'état de la technique afin de produire des éléments électroniques, des éléments photoniques, et des combinaisons de ceux-ci. [0066] Les figures 4A-4C sont des vues en coupe simplifiées qui illustrent la fabrication d'un substrat usiné 450 muni d'une couche de substrat intermédiaire 410 disposée entre la couche de substrat de base 310 et la première couche semi-conductrice 230. La couche de substrat 20 intermédiaire 410 peut servir de couche de contact électrique et/ou de couche de protection afin de protéger la première couche semi-conductrice 230 lorsque la couche de substrat de base 310 est formée par-dessus la première couche semi-conductrice 230 en utilisant, par exemple, un processus de pulvérisation thermique tel que ceux décrits précédemment ici. [0067] Dans les modes de réalisation des figures 4A-4C, une couche de substrat 25 intermédiaire layer 410 qui comprend un métal ou un alliage de métal est déposée sur la surface de liaison 240 de la structure donatrice 210 (figure 2) afin de former la structure illustrée sur la figure 4A. [0068] Dans certains modes de réalisation, la couche de substrat intermédiaire 410 peut être électriquement conductrice et être configurée pour assurer un contact ohmique de grande 30 qualité (à faible résistance, par exemple) entre la première couche semi-conductrice 230 et la couche de substrat intermédiaire 410. A titre d'exemple non limitatif, si le matériau donateur de la structure donatrice 210 est du GaN dopé n+, la couche de substrat intermédiaire 410 peut alors être, par exemple, une pile de Ti/Al/Ni/Au, ou une pile de Ti/A1 lorsque l'utilisation de l'or peut être néfaste pour les performances du dispositif. A titre d'autre exemple non limitatif, si le matériau donateur de la structure donatrice 210 est du GaN dopé p+, la couche de substrat intermédiaire 410 peut être, par exemple, une pile de Ni/Au ou du Ni (le premier métal de la liste le plus proche du semi- conducteur). [0069] Dans d'autres modes de réalisation, la couche de substrat intermédiaire 410 peut être utilisée pour protéger la première couche semi-conductrice 230 contre les dommages qui peuvent résulter de la formation de la couche de substrat de base 310 par-dessus la première couche semi-conductrice 230. Par exemple, dans les modes de réalisation dans lesquels la couche de substrat de base 310 est formée en utilisant un processus de pulvérisation thermique tel que décrit précédemment, le choc entre les particules chaudes pulvérisées thermiquement et la première couche semi-conductrice 230 peut provoquer des dommages thermiques sur la première couche semi-conductrice 230, ou des défauts créés par les forces mécaniques exercées sur la première couche semi-conductrice 230 par les particules. [0070] Par conséquent, la couche de substrat intermédiaire 410 peut être formée pardessus la première couche semi-conductrice 230 en utilisant des processus à basse température et des processus qui n'exerceront pas ces forces mécaniques sur la première couche semi-conductrice 230. A titre d'exemple non limitatif, la couche de substrat intermédiaire 410 peut être déposée par- dessus la surface de la première couche semi-conductrice 230 à une température d'environ 900 °C ou moins. Après avoir formé la couche de substrat intermédiaire 410, la couche de substrat de base peut être pulvérisée thermiquement sur un côté de la couche de substrat intermédiaire 410 opposé à la première couche semi-conductrice 230. Par exemple, la couche de substrat intermédiaire 410 peut être déposée sur la première couche semi-conductrice 230 en utilisant au moins l'un d'un processus de dépôt physique en phase vapeur, d'un processus de pulvérisation, d'un processus de centrifugation, d'un processus de placage sans courant, et d'un processus de placage électrique. [0071] Dans les modes de réalisation dans lesquels la couche de substrat intermédiaire 410 est destinée à servir de couche de protection pendant un processus de pulvérisation thermique utilisé pour former la couche de substrat de base 310, la couche de substrat intermédiaire 410 peut comprendre un matériau qui conduira et dissipera l'énergie thermique amenée à la structure par les matières particulaires projetées et pulvérisées thermiquement. Par exemple, la couche de substrat intermédiaire 410 peut comprendre un matériau qui présente une conductivité thermique d'au moins environ vingt watts par mètre Kelvin (20 Wm-IK-1). Dans certains modes de réalisation, la couche de substrat intermédiaire 410 peut comprendre un matériau qui présente une conductivité thermique d'au moins environ cents watts par mètre Kelvin (100 Wm-IK-1), d'au moins environ deux cent watts par mètre Kelvin (200 Wm-1K-1), d'au moins environ trois cent watts par mètre Kelvin (300 Wm-IK-I), voire d'au moins environ quatre cent watts par mètre Kelvin (400 Wm-1K-1). [0072] En outre, dans ces modes de réalisation, la couche de substrat intermédiaire 410 peut comprendre un matériau qui est suffisamment souple pour absorber (par exemple, par déformation plastique du matériau de la couche de substrat intermédiaire 410) l'énergie cinétique des matières particulaires projetées et pulvérisées thermiquement de façon à empêcher tout dommage sur la première couche semi-conductrice 230. Par exemple, la couche de substrat intermédiaire 410 peut comprendre un matériau qui présente une dureté de Vickers d'environ 3500 MPa ou moins. Dans certains modes de réalisation, la couche de substrat intermédiaire 410 peut comprendre un matériau qui présente une dureté de Vickers d'environ 2500 MPa ou moins, d'environ 1800 MPa ou moins, voire d'environ 1600 MPa ou moins. [0073] Dans certains modes de réalisation, la couche de substrat intermédiaire 410 peut comprendre un métal réfractaire (c'est-à-dire un métal réfractaire commercialement pur ou un alliage de métal à base d'un ou plusieurs métal/métaux réfractaire(s)). A titre d'exemple et sans s'y limiter, la couche de substrat intermédiaire 410 peut comprendre au moins l'un de titane, de molybdène, de zirconium et de hafnium. Le zirconium, le molybdène et le hafnium peuvent être particulièrement adaptés à certaines applications, étant donné qu'ils présentent des valeurs de dureté relativement faibles. [0074] La couche de substrat intermédiaire 410 peut avoir une épaisseur moyenne de l'ordre d'environ un micron (1,011m) ou moins, d'environ cinq cents nanomètres (500 nm) ou moins, ou d'environ cent nanomètres (100 nm) ou moins. Dans certains modes de réalisation, comme ceux dans lesquels la couche de substrat intermédiaire 410 est utilisée comme une couche de contact électrique et non comme une couche de protection, la couche de substrat intermédiaire 410 peut être aussi fine que quelques monocouches d'atomes. Dans certains modes de réalisation, la couche de substrat intermédiaire 410 peut avoir une épaisseur moyenne de l'ordre d'environ un (1) nanomètre à environ cinquante (50) nanomètres. [0075] Avant de déposer la couche de substrat intermédiaire 410, la surface 240 de la couche semi-conductrice 230 peut avoir besoin d'un traitement afin d'éliminer l'éventuel oxyde de surface ou les autres couches de surface qui peuvent affecter la qualité de la couche de substrat intermédiaire 410. Par exemple, une fine couche d'oxyde de gallium peut avoir besoin d'être retirée avant de déposer la couche de substrat intermédiaire 410. [0076] Comme cela est illustré sur la figure 4B, une couche de substrat de base 310 est formée sur la couche de substrat intermédiaire 410. Par exemple, la couche de substrat de base 310 peut être pulvérisée thermiquement sur un côté de la couche de substrat intermédiaire 410 opposé à la première couche semi-conductrice 230. Dans certains modes de réalisation, le processus utilisé pour former la couche de substrat de base 310 sur la couche de substrat intermédiaire 410 peut être adapté pour assurer un couplage à faible impédance entre la couche de substrat de base 310 et la couche de substrat intermédiaire 410. Dans les modes de réalisation des figures 4A-4C, la combinaison de la couche de substrat intermédiaire 410 et la couche de substrat de base 310 peut être désignée ici « substrat multicouches 310A ». [0077] La structure entière de la figure 4B, qui comprend la structure donatrice 210 et le substrat multicouches 310A, peut être placée dans un four (non illustré) et chauffée afin que la zone affaiblie 220 puisse être encore plus fragilisée. Avec la fragilisation, la première couche semiconductrice 230 et le substrat multicouches qui l'accompagne 310A peuvent être séparés de la structure donatrice 210 au niveau de la zone fragilisée 220, comme cela est décrit précédemment en référence à la figure 3A. [0078] Les structures ainsi formées après la séparation sont une structure donatrice résiduelle (non illustrée) capable de donner d'autres couches de transfert fines et un substrat usiné 450 qui comprend la couche de substrat de base 310, la couche de substrat intermédiaire 410, et la première couche semi-conductrice 230. [0079] Comme cela est illustré sur la figure 4C, le substrat usiné 450 peut être retourné en vue d'un traitement supplémentaire sur la surface exposée de la première couche semi-conductrice 230, comme cela est décrit précédemment en référence à la figure 3B. [0080] Dans les modes de réalisation des figures 3A-3B et des figures 4A-4C, la couche de substrat de base 310 (et, éventuellement, la couche de substrat intermédiaire 410) doit être capable de rester chimiquement et physiquement stable à des températures suffisamment élevées en vue d'un traitement ultérieur, comme, par exemple, le chauffage destiné à la séparation et au développement/au dépôt/au traitement des couches de matériau supplémentaires. A titre d'exemple non limitatif, en vue du traitement ultérieur des couches de GaN supplémentaires, la couche de substrat de base 310 (et éventuellement la couche de substrat intermédiaire 410) doit être capable de résister à des températures de l'ordre d'environ 900 °C à environ 1100 °C. En outre, en vue du traitement ultérieur, la couche de substrat de base 310 (et éventuellement la couche de substrat intermédiaire 410) doit être capable de résister à l'environnement chimique de l'équipement de développement/de dépôt/de traitement supplémentaire. [0081] Comme cela est indiqué précédemment, la couche de substrat de base 310 et/ou la couche de substrat intermédiaire 410 peut avoir (c'est-à-dire présenter) un coefficient de dilatation thermique proche de celui de la première couche semi-conductrice 230 et/ou d'un matériau semiconducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs, qui peut réduire ou empêcher les déformations et les fissures au sein de la première couche semi-conductrice 230 et/ou du matériau semi-conducteur supplémentaire déposé sur la première couche semi-conductrice 230 au cours des processus de développement ultérieurs. En d'autres termes, au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice 230 et d'une couche semi-conductrice supplémentaire déposée sur la première couche semi-conductrice 230. [0082] La figure 5 illustre un volume relativement épais de matériau semi-conducteur supplémentaire 470 déposé de manière épitaxiale par-dessus la première couche de matériau semi- conducteur 230 de la figure 3B. De la même manière, la figure 6 illustre un volume relativement épais de matériau semi-conducteur supplémentaire 470 déposé de manière épitaxiale par-dessus la première couche de matériau semi-conducteur 230 de la figure 4C. Le volume épais de matériau semi-conducteur supplémentaire 470 des figures 5 et 6 peut comprendre une couche supplémentaire de matériau semi-conducteur, ou une pluralité de couches supplémentaires de matériau semi- conducteur déposé de manière épitaxiale par-dessus la première couche de matériau semiconducteur 230, comme cela est décrit ci-dessous en référence aux figures 7A-7C et 8A-8D. [0083] Lorsque le coefficient de dilatation thermique de la couche de substrat de base 310 et/ou de la couche de substrat intermédiaire 410 est proche de celui de la première couche semi30 conductrice 230 et/ou du volume de matériau semi-conducteur supplémentaire 470, le volume de matériau semi-conducteur supplémentaire 470 peut être développé avec une épaisseur relativement importante sans fissures, afin de fabriquer une structure de dispositif [0084] A titre d'exemple non limitatif, le volume de matériau semi-conducteur supplémentaire 470 peut avoir une épaisseur moyenne totale d'au moins cent (100) nanomètres ou d'au moins cinq cents (500) nanomètres. Dans certains modes de réalisation, le volume de matériau semi-conducteur supplémentaire 470 peut avoir une épaisseur moyenne totale de l'ordre d'environ un (1) micron à environ cent (100) microns. [0085] Certains exemples non limitatifs de compositions destinées à la couche de substrat de base 310, à la première couche semi-conductrice 230, et au volume de matériau semi-conducteur supplémentaire 470 sont indiqués dans le tableau 2 ci-dessous. Exempl N° Couche de substrat 310 Première couche semi-conductrice 230 Volume de matériau semiconducteur supplémentaire 470 1 W SiC SiC 2 Mo SiC SiC 3 Mo GaAs GaAs 4 Zr GaN GaN 5 Zr GaN GaAs 6 Mo GaN GaN 7 Alliage Ta/W GaN GaN 8 Alliage Ta/W GaN SiC 9 Alliage Ta/W SiC GaN 10 Alliage Ta/W SiC SiC 11 Composite Si02/A1203 Si Si 12 Composite Si02/A1203 SiC SiC 13 Composite Si02/A1203 GaN GaN TABLEAU 2 [0086] Dans les compositions des exemples 7 à 10 indiqués dans le tableau 2, les pourcentages des différents éléments ou phases dans les matériaux des couches de substrat de base 310 peuvent être adaptés afin que le coefficient de dilatation thermique de la couche de substrat de base 310 se rapproche de celui de la première couche semi-conductrice 230 et/ou du volume de matériau semi-conducteur supplémentaire 470. Par exemple, la règle des mélanges peut être utilisée pour prédire le coefficient de dilatation thermique de la couche de substrat de base 310 lorsque la couche de substrat de base 310 comprend un mélange de deux phases ou plus en utilisant les pourcentages volumétriques relatifs des deux phases ou plus dans le matériau composite de la couche de substrat de base 310. Selon la règle des mélanges (pour les propriétés isotropes), le coefficient de dilatation thermique d'un matériau composite à deux phases est donné par l'équation : ac = ai(Vi) a2(V2), où ac est le coefficient de dilatation thermique du matériau composite, al est le coefficient de dilatation thermique de la première phase dans le matériau composite, a2 est le coefficient de dilatation thermique de la seconde phase dans le matériau composite, V1 est la fraction de volume de la première first dans le matériau composite, et V2 est la fraction de volume de la seconde phase dans le matériau composite. [0087] Ainsi, dans la composition de l'exemple 11, la couche de substrat de base composite 310 peut comprendre environ soixante quinze (75) pourcents en volume d'oxyde de silicium (SiO2) et environ vingt cinq (25) pourcents en volume d'oxyde d'aluminium (A1203), afin que le matériau composite de la couche de substrat de base 310 qui comprend le 5102 à 75 % en volume et le A1203 à 25 % en volume présente un coefficient de dilatation thermique d'environ 2,5, identique à celui présenté par le silicium de la première couche semi-conductrice 230 et du volume de matériau semi-conducteur supplémentaire 470 selon la règle des mélanges (2,5 = 0,5(0,75) + 8,6(0,25)). [0088] De la même manière, dans la composition de l'exemple 12, la couche de substrat de base composite 310 peut comprendre environ cinquante et un (51) pourcents en volume d'oxyde de silicium (SiO2) et environ quarante neuf (49) pourcents en volume d'oxyde d'aluminium (A1203), afin que le matériau composite de la couche de substrat de base 310 qui comprend le SiO2 à 51 % en volume et le A1203 à 49 % en volume présente un coefficient de dilatation thermique d'environ 4,5, identique à celui présenté par le silicium de la première couche semi-conductrice 230 et du volume de matériau semi-conducteur supplémentaire 470 selon la règle des mélanges (4,5 = 0,5(0,51) + 8,6(0,49)). 100891 N'importe lequel des exemples 1 à 13 peut éventuellement comprendre une couche de substrat intermédiaire 410 qui comprend un matériau tel que décrit précédemment. Par exemple, dans les modes de réalisation dans lesquels au moins l'une de la première couche semiconductrice 230 et du matériau semi-conducteur supplémentaire 470 comprend du nitrure de gallium (GaN), comme dans les exemples 4 à 9 et 13 du tableau 2, une couche de substrat intermédiaire 410 peut être incluse et comprendre au moins l'un de titane, de zirconium, de molybdène et de hafnium. Comme cela est indiqué dans le tableau 1 ci-dessus, le nitrure de gallium (GaN) présente un coefficient de dilatation thermique d'environ 5,6 x 10'6 /°K. Le zirconium présente un coefficient de dilatation thermique de 5,7 x 10'6 /°K, soit environ 1,8 % de celui du nitrure de gallium. Le molybdène présente un coefficient de dilatation thermique de 5,5 x 10'6 /°K, soit environ 1,8 % de celui du nitrure de gallium. [0090] Les figures 7A-7C illustrent un substrat usiné 450S muni d'une première couche semi-conductrice au carbure de silicium (SiC) 230S, et un dispositif électronique à forte puissance formé sur le substrat composite 4505 selon d'autres modes de réalisation de l'invention. Le substrat usiné 450S comprend la première couche semi-conductrice au SiC 230S sur la couche de substrat de base 310. La couche de substrat peut comprendre une couche de tungstène 310T dans certains modes de réalisation. Comme cela est indiqué dans le tableau 1, la première couche semiconductrice au SiC 230 et la couche de tungstène 310T présente des coefficients de dilatation thermique proches, si bien que la première couche semi-conductrice au SiC 230 et le dispositif électronique à forte puissance formé dessus ne subissent quasiment aucun effet de déformation du à une différence de coefficient de dilatation thermique au cours de la fabrication du dispositif. Dans d'autres modes de réalisation, la couche de substrat de base 310 peut comprendre une couche composite Si02/A1203, comme cela est décrit précédemment. [0091] Comme cela est illustré sur la figure 7B, un dispositif électronique peut être formé avec une ou plusieurs couche(s) de dispositif électronique 710 sur la première couche semi- conductrice au SiC 2305. Une couche de contact 730 assure une liaison électrique avec la couche de dispositif 710. [0092] La figure 7C illustre un substrat épais optionnel 750 relié au substrat usiné 450S. [0093] Les figures 8A-8D illustrent un substrat composite avec une première couche semi-conductrice au nitrure de gallium dopé n (GaN) et un dispositif photonique formé sur le substrat usiné, qui est retourné afin de former un dispositif photonique à couche n selon d'autres modes de réalisation de l'invention. [0094] Les couches du mode de réalisation de la figure 8A sont similaires à celles des modes de réalisation de la figure 3B. Un dispositif photonique, comme par exemple une LED, peut 5 être formé sur le matériau semi-conducteur 230, qui est formé comme une première couche semiconductrice au nitrure de gallium dopé n (GaN) 230N dans ce mode de réalisation. [0095] Comme cela est illustré sur la figure 8B, le dispositif photonique peut comprendre une zone active 810, qui peut comprendre plusieurs couches de matériau semi-conducteur, comme des puits quantiques, disposées sur la première couche semi-conductrice au nitrure de gallium dopé 10 n (GaN) 230N. Une ou plusieurs couche(s) de GaN de type p 820 peut/peuvent être disposée(s) sur la couche active 810. Le résultat est une LED formée par la première couche semi-conductrice au nitrure de gallium de type n (GaN) 230N, la couche active 810, et la couche de type p 820. [0096] Une fois la structure du dispositif photonique formée, une couche de contact 840, telle que celles décrites ci-dessus, peut être formée sur la couche de GaN de type p 820 qui assure 15 une liaison électrique avec la couche de type p 820. Un dissipateur thermique, tel qu'un substrat épais 850 qui comprend un métal, peut être formé sur la couche de contact 840. La structure résultante peut être caractérisée comme étant retournée par rapport aux modes de réalisation décrits précédemment. La configuration retournée est illustrée sur la figure 8C. La couche de substrat de base 310 peut ensuite être retirée afin d'exposer la première couche semi-conductrice au nitrure de 20 gallium de type n (GaN) 230N. [0097] La structure de LED résultante offre une structure de diode verticale, qui, contrairement à la structure de diode de la figure 1, n'a pas besoin d'une liaison électrique supplémentaire exposée sur les couches supérieures en vue d'une connexion avec le côté p de la diode. Le côté p de la diode peut en contact par le biais de la couche de contact 840 et du substrat 25 épais 850. Une couche de contact 830 peut être formée afin d'assurer une liaison électrique avec une première couche semi-conductrice au nitrure de gallium dopé n (GaN) 230N. [0098] D'autres exemples de modes de réalisation non limitatifs sont décrits ci-dessous. [0099] Mode de réalisation 1 : Procédé de fabrication d'une structure à semi-conducteurs, qui comprend : la formation d'une première couche de substrat par-dessus une surface d'une 30 première couche semi-conductrice ; la pulvérisation thermique d'une seconde couche de substrat sur un côté de la première couche de substrat opposé à la première couche semi-conductrice ; le développement épitaxial d'au moins une couche semi-conductrice supplémentaire par-dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la première couche de substrat ; et l'élaboration d'au moins l'une de la première couche de substrat et de la seconde couche de substrat afin de présenter un coefficient de dilatation thermique (CTE) proche de celui d'au moins l'une de la première couche semi-conductrice et d'une couche semi-conductrice supplémentaire. [00100] Mode de réalisation 2 : Procédé du mode de réalisation 1, qui comprend en outre l'élaboration de la première couche de substrat afin qu'elle comprenne un matériau qui présente une conductivité thermique d'au moins vingt watts par mètre Kelvin (20 Wm1K-1) et une dureté de Vickers d'environ 3500 MPa ou moins. [00101] Mode de réalisation 3 : Procédé selon le mode de réalisation 1 ou 2, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle comprenne une partie d'une structure donatrice destinée à fournir la première couche semi-conductrice à une autre structure qui comprend la seconde couche de substrat. [00102] Mode de réalisation 4 : Procédé selon le mode de réalisation 3, qui comprend en outre la formation d'une zone affaiblie dans la structure donatrice à une profondeur prédéterminée afin de définir la première couche semi-conductrice entre la surface de la première couche semi-conductrice et la zone affaiblie et une surface de la structure donatrice opposée à la surface de la première couche semi-conductrice. [00103] Mode de réalisation 5 : Procédé selon le mode de réalisation 4, qui comprend en outre la séparation de la première couche semi-conductrice de la structure donatrice au niveau de la zone affaiblie afin de former une structure composite qui comprend la première couche semi-conductrice, la première couche de substrat et la seconde couche de substrat. [00104] Mode de réalisation 6 : Procédé selon l'un des modes de réalisation 1 à 5, dans lequel la formation de la seconde couche de substrat sur la première couche de substrat comprend une pulvérisation par plasma de la seconde couche de substrat sur la première couche de substrat. [00105] Mode de réalisation 7 : Procédé selon l'un des modes de réalisation 1 à 6, dans lequel l'élaboration d'au moins l'une de ladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de ladite couche semi- conductrice supplémentaire comprend l'élaboration de ladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique équivalent à environ 5 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire. [00106] Mode de réalisation 8 : Procédé selon le mode de réalisation 7, dans lequel l'élaboration d'au moins l'une de ladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire comprend l'élaboration de ladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique équivalent à environ 2 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire. [00107] Mode de réalisation 9 : Procédé selon le mode de réalisation 8, dans lequel l'élaboration d'au moins l'une de ladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire comprend l'élaboration de ladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique équivalent à environ 1 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire. [00108] Mode de réalisation 10 : Procédé selon l'un des modes de réalisation 1 à 9, qui comprend en outre la formation de la première couche de substrat afin qu'elle présente une épaisseur moyenne d'environ un micron (1 Fun) ou moins. [00109] Mode de réalisation 11 : Procédé selon l'un des modes de réalisation 1 à 10, qui comprend en outre la formation de la seconde couche de substrat afin qu'elle présente 25 une épaisseur moyenne d'environ dix microns (10 Ftm). [00110] Mode de réalisation 12 : Procédé selon le mode de réalisation 11, qui comprend en outre la formation de la seconde couche de substrat afin qu'elle présente une épaisseur moyenne de l'ordre d'environ dix microns (10 gni) à environ cent microns (100 jum). 1001111 Mode de réalisation 13 : Procédé selon l'un des modes de réalisation 1 à 30 12, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle présente une épaisseur moyenne d'environ cinq cents nanomètres (500 nm) ou moins. [00112] Mode de réalisation 14 : Procédé selon l'un des modes de réalisation 1 à 13, qui comprend en outre la formation de ladite couche semi-conductrice supplémentaire afin qu'elle présente une épaisseur moyenne totale d'environ cent nanomètres (100 nm). [00113] Mode de réalisation 15 : Procédé selon le mode de réalisation 14, qui comprend en outre la formation de ladite couche semi-conductrice supplémentaire afin qu'elle présente une épaisseur moyenne totale de l'ordre d'environ un micron (1 ?am) à environ cent microns (100 jam). [00114] Mode de réalisation 16 : Procédé selon l'un des modes de réalisation 1 à 15, qui comprend en outre la sélection de la première couche semi-conductrice afin qu'elle comprenne un matériau semi-conducteur choisi parmi le groupe qui consiste en du silicium, du germanium, un matériau semi-conducteur III-V, et un matériau semi-conducteur II-VI. [00115] Mode de réalisation 17 : Procédé selon l'un des modes de réalisation 1 à 16, dans lequel l'élaboration de la première couche de substrat comprend en outre la formation de la première couche de substrat afin qu'elle comprenne un métal réfractaire. [00116] Mode de réalisation 18 : Procédé selon le mode de réalisation 17, dans lequel l'élaboration de la première couche de substrat comprend en outre l'élaboration de la première couche de substrat afin qu'elle comprenne au moins l'un de titane, de molybdène, de zirconium et de hafnium. [00117] Mode de réalisation 19 : Procédé selon le mode de réalisation 18, dans lequel l'élaboration de la première couche de substrat afin qu'elle comprenne au moins l'un de titane, de molybdène, de zirconium et de hafnium comprend l'élaboration de la première couche de substrat afin qu'elle comprenne au moins l'un de zirconium et de molybdène. [00118] Mode de réalisation 20 : Procédé selon le mode de réalisation 19, qui comprend en outre la sélection d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire afin qu'elle comprenne du nitrure de gallium (GaN). [00119] Mode de réalisation 21 : Procédé selon l'un des modes de réalisation 1 à 20, dans lequel l'élaboration de la première couche de substrat par-dessus la surface de la première couche semi-conductrice comprend le dépôt de la première couche de substrat par- dessus la surface de la première couche semi-conductrice à une température d'environ 900 °C ou moins. [00120] Mode de réalisation 22 : Procédé selon l'un des modes de réalisation 1 à 21, dans lequel la formation de la première couche de substrat par-dessus la surface de la première couche semi-conductrice comprend le dépôt de la première couche de substrat pardessus la surface de la première couche semi-conductrice en utilisant au moins l'un d'un processus de dépôt physique en phase vapeur, d'un processus de pulvérisation, d'un processus de dépôt par centrifugation, d'un processus de placage sans courant, et d'un processus de placage électrique. [00121] Mode de réalisation 23 : Structure à semi-conducteurs, qui comprend : un substrat qui comprend une première couche de substrat et au moins une seconde couche de substrat ; une première couche semi-conductrice disposée par-dessus une surface de la première couche de substrat ; et au moins une couche semi-conductrice supplémentaire déposée de manière épitaxiale par-dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la première couche de substrat ; dans lequel au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique proche de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi- conductrice supplémentaire. [00122] Mode de réalisation 24 : Structure à semi-conducteurs selon le mode de réalisation 23, dans laquelle la première couche de substrat comprend un matériau qui présente une conductivité thermique d'au moins vingt watts par mètre Kelvin (20 Wm-IK-1) et une dureté 20 de Vickers d'environ 3500 MPa ou moins. [00123] Mode de réalisation 25 : Structure à semi-conducteurs selon le mode de réalisation 23 ou 24, dans laquelle au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice 25 supplémentaire. [00124] Mode de réalisation 26 : Structure à semi-conducteurs selon le mode de réalisation 25, dans laquelle au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique égal à environ 2 % de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice 30 supplémentaire. [00125] Mode de réalisation 27 : Structure à semi-conducteurs selon le mode de réalisation 26, dans laquelle au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique égal à environ 1 % de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice 5 supplémentaire. [00126] Mode de réalisation 28 : Structure à semi-conducteurs selon l'un des modes de réalisation 23 à 27, dans laquelle la première couche de substrat présente une épaisseur moyenne d'environ un micron (1 um) ou moins. [00127] Mode de réalisation 29 : Structure à semi-conducteurs selon l'un des 10 modes de réalisation 23 à 28, dans laquelle la seconde couche de substrat présente une épaisseur moyenne d'environ dix microns (10 gm). [00128] Mode de réalisation 30 : Structure à semi-conducteurs selon le mode de réalisation 29, dans laquelle la seconde couche de substrat présente une épaisseur moyenne de l'ordre d' environ dix microns (10 Ftrn) à environ cent microns (100 jam). 15 [00129] Mode de réalisation 31 : Structure à semi-conducteurs selon l'un des modes de réalisation 23 à 30, dans laquelle la première couche semi-conductrice présente une épaisseur moyenne d'environ cinq cent nanomètres (500 nm) ou moins. [00130] Mode de réalisation 32 : Structure à semi-conducteurs selon le mode de réalisation 31, dans laquelle la première couche semi-conductrice présente une épaisseur 20 moyenne d'environ cents nanomètres (100 nm) ou moins. [00131] Mode de réalisation 33 : Structure à semi-conducteurs selon l'un des modes de réalisation 23 à 32, dans laquelle ladite couche semi-conductrice supplémentaire présente une épaisseur moyenne totale d'au moins cent nanomètres (100 nm). [00132] Mode de réalisation 34 : Structure à semi-conducteurs selon le mode de 25 réalisation 33, dans laquelle ladite couche semi-conductrice supplémentaire présente une épaisseur moyenne totale de l'ordre d'environ un micron (1 um) à environ cent microns (100 pin). [00133] Mode de réalisation 35 : Structure à semi-conducteurs selon l'un des modes de réalisation 23 à 34, dans laquelle la première couche semi-conductrice comprend un 30 matériau semi-conducteur choisi parmi le groupe qui consiste en du silicium, du germanium, un matériau semi-conducteur III-V, et un matériau semi-conducteur II-VI. [00134] Mode de réalisation 36 : Structure à semi-conducteurs selon l'un des modes de réalisation 23 à 35, dans laquelle la première couche de substrat comprend un métal réfractaire. [00135] Mode de réalisation 37 : Structure à semi-conducteurs selon le mode de réalisation 36, dans laquelle la première couche de substrat comprend au moins l'un de titane, de molybdène, de zirconium et de hafnium. [00136] Mode de réalisation 38 : Structure à semi-conducteurs selon le mode de réalisation 37, dans laquelle la première couche de substrat comprend au moins l'un de zirconium et de molybdène. [00137] Mode de réalisation 39 : Structure à semi-conducteurs selon le mode de réalisation 38, dans laquelle au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire comprend du nitrure de gallium (GaN). REVENDICATIONS1. Procédé de fabrication d'une structure à semi-conducteurs, qui comprend : la formation d'une première couche de substrat sur une surface d'une première couche semi-conductrice ; la pulvérisation thermique d'une seconde couche de substrat sur un côté de la première couche de substrat opposé à la première couche semi-conductrice ; le développement épitaxial d'au moins une couche semi-conductrice supplémentaire par- dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la première couche de substrat ; et l'élaboration d'au moins l'une de la première couche de substrat et de la seconde couche de substrat afin qu'elle présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. 2. Procédé selon la revendication 1, comprenant en outre la formation de la première couche semi-conductrice à partir d'une structure donatrice munie d'une surface de liaison, la structure donatrice étant destinée à fournir la première couche semi-conductrice à une autre structure qui comprend la seconde couche de substrat, la formation de la première couche semi- conductrice comprenant la formation d'une zone affaiblie dans la structure donatrice à une profondeur prédéterminée afin de définir la première couche semi-conductrice entre la surface de liaison et la zone affaiblie. 3. Procédé selon la revendication 1, dans lequel la formation de la seconde couche de substrat sur la première couche de substrat comprend une pulvérisation par plasma de la seconde couche de substrat sur la première couche de substrat. 4. Procédé selon la revendication 1, dans lequel l'élaboration d'au moins l'une de ladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi- conductrice et de ladite couche semi-conductrice supplémentaire comprend l'élaboration deladite première couche de substrat et de ladite seconde couche de substrat afin de présenter un coefficient de dilatation thermique équivalent à environ 5 % de celui d'au moins l'une de ladite première couche semi-conductrice et de ladite couche semi-conductrice supplémentaire. 5. Procédé selon la revendication 1, qui comprend en outre la formation de la première couche de substrat afin qu'elle présente une épaisseur moyenne d'environ un micron (1 !Jin) ou moins. 6. Procédé selon la revendication 1, qui comprend en outre la formation de la seconde couche de substrat afin qu'elle présente une épaisseur moyenne d'environ dix microns (10 ilin). 7. Procédé selon la revendication 1, dans lequel l'élaboration de la première couche de substrat comprend en outre l'élaboration de la première couche de substrat afin qu'elle comprenne un métal réfractaire. 8. Procédé selon la revendication 7, dans lequel l'élaboration de la première couche de substrat comprend en outre l'élaboration de la première couche de substrat afin qu'elle comprenne au moins l'un de titane, de molybdène, de zirconium et de hafnium. 9. Procédé selon la revendication 1, dans lequel la formation de la première couche de substrat par-dessus la surface de la première couche semi-conductrice comprend le dépôt de la première couche de substrat par-dessus la surface de la première couche semi-conductrice à une température d'environ 900 °C ou moins. 10. Procédé selon la revendication 1, dans lequel la formation de la première couche de substrat par-dessus la surface de la première couche semi-conductrice comprend le dépôt de la première couche de substrat par-dessus la surface de la première couche semi-conductrice en utilisant au moins l'un d'un processus de dépôt physique en phase vapeur, d'un processus de pulvérisation, d'un processus de dépôt par centrifugation, d'un processus de placage sans courant, et d'un processus de placage électrique. 11. Structure à semi-conducteurs, qui comprend : un substrat qui comprend une première couche de substrat et au moins une seconde couche de substrat ; une première couche semi-conductrice disposée sur une surface de la première couche de substrat ; et au moins une couche semi-conductrice supplémentaire déposée de manière épitaxiale par- dessus la première couche semi-conductrice sur un côté de celle-ci opposé à la première couche de substrat ; dans laquelle au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique proche de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. 12. Structure à semi-conducteurs selon la revendication 11, dans laquelle au moins l'une de la première couche de substrat et de la seconde couche de substrat présente un coefficient de dilatation thermique égal à environ 5 % de celui d'au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire. 13. Structure à semi-conducteurs selon la revendication 11, dans laquelle la première couche de substrat présente une épaisseur moyenne d'environ un micron (1,01.1m) ou moins. 14. Structure à semi-conducteurs selon la revendication 11, dans laquelle la seconde couche de substrat présente une épaisseur moyenne d'environ dix microns (10,0 wn) ou moins. 15. Structure à semi-conducteurs selon la revendication 11, dans laquelle la première couche semi-conductrice comprend un matériau semi-conducteur choisi parmi le groupe qui consiste en du silicium, du germanium, un matériau semi-conducteur III-V, et un matériau semiconducteur II-VI. 16. Structure à semi-conducteurs selon la revendication 11, dans laquelle la première couche de substrat comprend un métal réfractaire. 17. Structure à semi-conducteurs selon la revendication 16, dans laquelle la première couche de substrat comprend au moins l'un de titane, de molybdène, de zirconium et de hafnium. 18. Structure à semi-conducteurs selon la revendication 17, dans laquelle la première couche de substrat comprend au moins l'un de zirconium et de molybdène. 19. Structure à semi-conducteurs selon la revendication 18, dans laquelle au moins l'une de la première couche semi-conductrice et de la couche semi-conductrice supplémentaire 10 comprend du nitrure de gallium (GaN).