FR 2985875 A1 20130719 FR 1250438 A 20120117 B11412FR - 11-GR100-0687tu01 1 DISPOSITIF À CAPACITÉ VARIABLE Domaine de l'invention La présente invention concerne un dispositif à capacité variable, et un procédé de fabrication d'un dispositif à capacité variable. Arrière plan On utilise des dispositifs à capacité variable dans diverses applications, comme dans les circuits d'accord d'oscillateurs contrôlés en tension utilisés dans des systèmes de communication sans fil. Il est souvent souhaité que de tels 10 dispositifs à capacité variable aient une taille de pas très fine entre chaque valeur de capacité. En particulier, dans certaines applications il est souhaitable d'atteindre une taille de pas aussi faible que 1 aF (attofarad, égal à 10-18 farads). Les figures 1A, 1B et 1C illustrent une solution qui a 15 été proposée, comme cela est décrit dans la demande de brevet US 2007/075791, ces figures reproduisant respectivement les figures 3, lb et la de cette demande de brevet. Un condensateur variable 100 de la figure lA comprend deux composants à capacité variable 1 et 2 couplés en parallèle 20 entre des bornes 12a et 12b. Le composant 1 reçoit, par l'intermédiaire d'une ligne 3, un signal de commande Cl, qui correspond à un signal de coeulande C fourni au condensateur variable 100. B11412FR - 11-GR1C0-0687FR01 2 Le composant 2 reçoit un signal de commande C2, qui correspond au signal de commande C, après inversion par un inverseur 4. Ainsi, à tout instant, les composants à capacité variable 1 et 2 sont contrôlés par des signaux opposés. La figure 1B illustre plus en détail le composant à capacité variable 1. Comme cela est illustré, le composant 1 comprend des éléments varicap 10a et 10b, chacun recevant le signal de commande Ci sur une ligne 11. En outre, des bornes 13, 14a et 14b des éléments varicap, décrits plus en détail ci-après en référence à la figure 1C, sont couplées entre elles. Le composant 2 est identique au composant 1. La figure 1C illustre plus en détail une coupe du composant varicap 1. Un puits de type N faiblement dopé 102 est formé dans un substrat semiconducteur 105 de type P, entouré par une isolation STI (Shadow Trench Isolation) 101. Une zone centrale 103 et deux zones latérales 104a, 104b, situées dans le puits 102 sont des régions fortement dopées de type N, ces zones formant les bornes 13, 14a et 14b, respectivement, du composant varicap 1. Une grille MOS est formée entre les zones 104a et 103, et une autre grille MOS est formée entre les zones 103 et 104b. Ces grilles fournissent respectivement des sorties aux bornes 12a et 12b du dispositif 100. Les composants 1 et 2 sont différenciés par un paramètre de configuration, et ainsi, en fonctionnement, les variations respectives de capacité sont différentes, ce qui conduit à une capacité variable ayant une taille de pas relativement faible. Il serait souhaitable de fournir un dispositif à capacité variable ayant une taille de pas encore plus faible et/ou des performances améliorées par rapport aux circuits de 30 l'art antérieur. Résumé Un objet de mode de réalisation de la présente invention est de résoudre au moins partiellement un ou plusieurs inconvénients de l'art antérieur. B11412FR - 11-GR100-0687FR01 3 Selon un aspect on prévoit un dispositif à capacité variable comprenant : des premier et deuxième transistors couplés en parallèle entre des premier et deuxième noeuds du dispositif, un noeud de commande du premier transistor étant adapté à recevoir un signal de commande, et un noeud de commande du deuxième transistor étant adapté à recevoir l'inverse du signal de commande, les premier et deuxième transistors étant formés dans un même puits semiconducteur. Selon un mode de réalisation, au moins une dimension 10 du premier transistor est différente de la dimension correspondante du deuxième transistor. Selon un autre mode de réalisation, les premier et deuxième transistors sont dimensionnés de telle sorte que la capacité entre les premier et deuxième noeuds diffère de 1 aF ou 15 moins entre les états haut et bas du signal de commande. Selon un autre mode de réalisation, une électrode de grille du premier transistor a au moins sa largeur ou sa longueur qui est différente de celle de l'électrode de grille du deuxième transistor. 20 Selon un autre mode de réalisation, la largeur ou la longueur de l'électrode de grille du premier transistor est supérieure de 1 à 10 pourcent à celle de l'électrode de grille du deuxième transistor. Selon un autre mode de réalisation, le dispositif à 25 capacité variable comprend en outre une première résistance couplée à un noeud de grille du premier transistor pour recevoir le signal de commande, et une deuxième résistance couplée à un noeud de grille du deuxième transistor pour recevoir l'inverse du signal de commande. 30 Selon un autre mode de réalisation, le dispositif à capacité variable comprend en outre un condensateur couplé en parallèle avec les premier et deuxième transistors. Selon un autre mode de réalisation, le deuxième noeud est adapté à être couplé à une tension d'alimentation. B11412FR - 11-GR1C0-0687FR01 4 Selon un autre mode de réalisation, les premier et deuxième transistors sont tous deux des transistors MOS à canal N ou des transistors MOS à canal P. Selon un autre mode de réalisation, le dispositif à 5 capacité variable comprend en outre un inverseur couplé entre les noeuds de grille des premier et deuxième transistors. Selon un autre aspect, on prévoit un dispositif électronique comprenant : le dispositif à capacité variable susmentionné ; et un bloc ce commande agencé pour générer le signal de 10 commande pour contrôler le dispositif à capacité variable. Selon un autre aspect, on prévoit un oscillateur contrôlé de façon numérique comprenant : au moins une inductance ; au moins un dispositif à capacité variable tel que susmentionné. 15 Selon un autre aspect, on prévoit un procédé de fabri- cation d'un dispositif à capacité variable comprenant les étapes suivantes : former, dans un puits semiconducteur entouré par une tranchée d'isolation, des premier et deuxième transistors ; coupler les noeuds de conduction principaux de chacun des 20 premier et deuxième transistors entre des premier et deuxième noeuds du dispositif à capacité variable ; et coupler un inverseur entre les noeuds de grille des premier et deuxième transistors, l'inverseur étant adapté à recevoir un signal de comilende. Selon un mode de réalisation, le procédé comprend en 25 outre le couplage du deuxième noeud à un rail de tension d'alimentation. Selon un autre mode de réalisation, le procédé comprend en outre, avant la formation des premier et deuxième transistorsistors, la formation du puits semiconducteur, et soit le puits 30 est un puits de type P et les premier et deuxième transistors sont des transistors à canal N ; soit le puits est un puits de type N et les premier et deuxième transistors sont des transistors à canal P. B11412FR - 11-GR1C0-06871fZ01 Brève description des dessins Les objets, caractéristiques, aspects et avantages susmentionnés, et d'autres, des modes de réalisation décrits ici apparaitront à la lecture de la description détaillée suivante, 5 donnée à titre d'illustration et non de limitation, en référence aux dessins joints, dans lesquels : la figure 1A, décrite précédemment, illustre schématiquement un exemple de condensateur variable ; la figure 1B, décrite précédemment, illustre plus en 10 détail un composant à capacité variable du condensateur variable de la figure 1A ; la figure 1C, décrite précédemment, est une vue en coupe illustrant schématiquement plus en détail un élément varicap du composant à capacité variable de la figure 1B ; 15 la figure 2 illustre un dispositif à capacité variable selon un mode de réalisation de la présente invention ; la figure 3 illustre schématiquement plus en détail, en vue à plat, des dispositifs de transistors du dispositif à capacité variable de la figure 2 selon un mode de réalisation de 20 la présente invention ; la figure 4 illustre schématiquement une vue en coupe de la structure de la figure 3 selon un mode de réalisation de la présente invention ; la figure 5 illustre schématiquement plus en détail, 25 en vue à plat, les dispositifs de transistors du dispositif à capacité variable de la figure 2 selon une variante de réalisation de la présente invention ; la figure 6 est un graphique illustrant des exemples de valeurs de capacité correspondant aux transistors du dispo30 sitif à capacité variable de la figure 2 ; la figure 7 illustre schématiquement un oscillateur contrôlé de façon numérique selon un mode de réalisation de la présente invention ; et B11412FR - 11-GR1C0-0687ER01 6 la figure 8 illustre un dispositif électronique comprenant un dispositif à capacité variable selon un mode de réalisation de la présente invention. Description détaillée La figure 2 illustre un dispositif à capacité variable 200 selon un mode de réalisation de la présente invention. Le dispositif 200 comprend des transistors T1 et T2 couplés par leurs bornes de conduction principales entre des noeuds 202 et 204 du dispositif à capacité variable. Le noeud 204 est par exemple couplé à une tension d'alimentation Vs, qui est par exemple la tension de masse. Un condensateur Cp est option-nellement couplé en parallèle avec les transistors T1 et T2 entre les noeuds 202 et 204. Le transistor T1 reçoit sur son noeud de grille, par 15 l'intermédiaire d'une résistance R1, un signal de commande VCTRL- Le transistor T2 reçoit, sur son noeud de grille, par l'intermédiaire de la connexion en série d'une résistance R2 et d'un inverseur 206, le signal de commande VcTRL. Les résistances R1 et R2 sont par exemple de l'ordre de 10 kilo-ohms à 100 kilo- 20 ohms. Un rectangle en trait interrompu 208 en figure 2 représente un puits semiconducteur du dispositif 200 dans lequel les deux transistors T1 et T2 sont formés. Dans l'exemple de la figure 2, les transistors T1 et T2 sont tous deux des transis- 25 tors MOS à canal N, et le puits 208 est un puits de type P. Dans des variantes de réalisation, les transistors T1 et T2 sont des transistors MOS à canal P, le puits 208 est un puits de type N, et la tension VS est par exemple une tension d'alimentation VDD plutôt que la tension de masse. 30 Un ou plusieurs autres condensateurs, non illustrés en figure 2, peuvent aussi être couplés en parallèle avec le condensateur Cp, par exemple chacun étant en série avec un commutateur lui permettant d'être sélectionné ou non, permettant ainsi une variation supplémentaire de capacité sélectionnable. B11412FR - 11-GR1C0-0687.ER01 7 En fonctionnement, l'état haut ou bas du signal de commande VoTRI, détermine lequel des transistors T1, T2 est conducteur et lequel est non conducteur. Par exemple, l'état haut correspond à un niveau de tension de 1 V et l'état bas correspond à un niveau de tension de 0 V, bien que d'autres valeurs soient possibles. La capacité du transistor T1 dans l'état non conducteur est par exemple légèrement différente de la capacité du transistor T2 dans l'état non conducteur, et il en est de même par exemple dans les états conducteurs. Cela conduit à une différence relativement faible entre les capacités sur les noeuds 202, 204, en fonction de l'état du signal de commande VcTRL. La légère différence entre les valeurs de capacité des transistors T1, T2 dans les états conducteur et non conducteur résulte par exemple d'une différence entre les dimensions des transistors T1 et T2, comme on va l'expliquer maintenant en faisant référence aux exemples des figures 3 à 5. La figure 3 est une vue à plat représentant l'agencement des transistors T1 et T2 selon un exemple. Le puits 208 de la figure 2 est représenté entouré d'une tranchée d'isolation 302, qui est par exemple une isolation à tranchée peu profonde (STI). Le transistor T1 comprend une électrode de grille 304, qui s'étend en travers du puits 208, chevauchant la tranchée d'isolation 302 à chaque extrémité. L'électrode 304 comprend par exemple, à une extrémité, une région élargie 305, à laquelle une connexion est faite à l'aide d'un via de contact de grille (non représenté en figure 3). La largeur W du transistor T1 correspond à la largeur des régions actives du dispositif, représentées par des hachures en figures 3, et correspond dans cet exemple à la largeur du puits 208. La partie de l'électrode de grille 304 qui s'étend au-dessus du puits 208 a, dans la direction perpendiculaire à la direction dans laquelle elle s'étend, une longueur L, qui correspond à la longueur de grille du transistor Tl. Le transistor T2 comprend une électrode de grille 306, 35 s'étendant en travers du puits 208, adjacente et similaire à B11412FR - 11-GR1C0-0687FR01 8 l'électrode de grille 304, chevauchant la tranchée d'isolation 302 à chaque extrémité. L'électrode de grille 306 comprend aussi par exemple une région élargie 307 à laquelle une connexion est faite avec un via de contact de grille (aussi non représenté en figure 3). La largeur du transistor T2 est la même que celle du transistor T1, celle-ci étant déterminée par la largeur W de la région active du puits 208. Cependant, l'électrode de grille 306 a une longueur L+AL, et ainsi la longueur de grille du tran- sistor T2 est supérieure d'une longueur AL à celle du transistor T1. Dans un exemple, la longueur AL est par exemple comprise entre 1 et 1000 pourcent de L, et est de préférence égale à 10 pourcent ou moins de L. En outre, la longueur AL est par exemple égale ou supérieure à 3 nm. A titre d'exemple, la longueur de grille L est égale à environ 30 nm, et la longueur AL est comprise entre 3 et 300 nm, par exemple 10 nm ou moins. La figure 4 illustre une coupe de la structure de la figure 3, prise suivant la ligne A-A représentée en figure 3, qui s'étend à travers chacune des électrodes de grille 304, 306 dans la direction de la longueur de grille L. Le puits 208 est par exemple un puits faiblement dopé de type P formé sur un substrat de type P 400, qui rencontre l'isolation à tranchée peu profonde 302 au niveau de chaque côté. Des régions de type N fortement dopées 402, 404 et 406 sont formées dans le puits de type P 208, à sa surface. Un empilement de grille MOS 408 du transistor T1 est formé entre les régions N+ 402 et 404, et un empilement de grille MOS 410 du transistor T2 est formé entre les régions N+ 404 et 406. L'empilement de grille 408 comprend l'électrode de grille 304 du transistor T1, qui est séparée de la surface du puits de type P 208 par une couche isolante 412, par exemple une couche d'oxyde. De façon similaire, l'empilement de grille 410 comprend l'électrode de grille 306 du transistor T2, isolée du puits de type P 208 par une couche isolante 414, aussi par exemple une couche d'oxyde. B11412FR - 11-GR1C0-0687FR01 9 Un procédé de fabrication de la structure de la figure 4 comprend par exemple au moins les étapes consistant à former, dans le puits semiconducteur 208 entouré de la tranchée d'isolation 302, les transistors T1 et T2 ; coupler les noeuds 5 de conduction principaux des transistors T1 et T2 entre les noeuds 202 et 204 du dispositif à capacité variable de la figure 2, par exemple en couplant les régions 402 et 406 au noeud 202, et la région 404 au noeud 204 ; et coupler un inverseur entre les noeuds de grille des transistors T1 et T2, l'inverseur étant 10 adapté à recevoir le signal de commande VCTRL- La figure 5 illustre, en vue à plat, la structure des transistors T1 et T2 selon une variante de réalisation. Dans l'exemple de la figure 5, les longueurs de grille L des transistors T1 et T2 sont les mêmes, alors que les largeurs W des 15 dispositifs sont différentes. L'électrode de grille 504 du transistor T1 s'étend à travers la tranchée d'isolation 302 et en partie vers la tranchée d'isolation opposée, et l'électrode de grille 506 s'étend à travers la tranchée d'isolation à partir de l'autre côté en direction de l'électrode de grille 504. 20 Chacune des électrodes de grille 504, 506 comprend par exemple une région élargie 505, 507 respectivement, formée au niveau d'une extrémité extérieure, et chacune servant de région à laquelle une connexion est faite avec un via de grille correspondant (les vias n'étant pas illustrés en figure 5). Le 25 transistor T1 comprend des régions actives 508 et 510 de chaque côté de l'électrode de grille 504, ces régions actives ayant une largeur W. Le transistor T2 comprend des régions actives 512 et 514 formées de chaque côté de l'électrode de grille 506, ces régions actives ayant une largeur W+AW. L'espace s entre les 30 électrodes de grille 504 et 506 est par exemple d'environ 50 nm ou plus. Dans un exemple, la largeur AW est par exemple comprise entre 1 et 2000 pourcent de W, et de préférence égale à 10 pourcent ou moins de W. En outre, la largeur AW est par 35 exemple égale à 3 nm ou plus. Dans un exemple, la largeur de B11412FR - 11-GR1C0-0687FR01 10 grille W est égale à environ 80 nm, et la largeur AW est par exemple comprise entre 3 et 1600 nm, par exemple 10 nm ou moins. La figure 6 illustre un exemple de capacité des transistors T1 et T2 sur la base de l'état du signal de commande 5 VcTRL. En supposant un état de tension bas VL du signal VcTRL, le transistor T1 est non conducteur et la capacité CT1 du transistor T1 présente aux bornes des noeuds 202, 204 de la figure 2 est à un niveau relativement élevé noté C1 en figure 6. En supposant un état de tension haute VH du signal de commande 10 VCTRL, le transistor T1 est conducteur, et sa capacité CT1 va être à un niveau de capacité relativement faible noté Co en figure 6. Lorsque le signal de commande VcTRL est à l'état bas VL, le transistor T2 est conducteur, et la capacité CT2 du 15 transistor T2 présente aux bornes des noeuds 202 et 204 de la figure 2 est à un niveau relativement faible C0+AC0, en d'autres termes légèrement supérieure au niveau de capacité Co du transistor T1 dans l'état conducteur. En outre, lorsque le signal de commande VcTRL est à l'état haut VH, le transistor T2 20 est non conducteur, et sa capacité CT2 est à un niveau relativement haut de C1+AC1, en d'autres termes légèrement supérieure au niveau de capacité Ci du transistor T1 dans l'état non conducteur. Lorsque le signal de commande VcTRL est à l'état VL, 25 la capacité totale du dispositif à capacité variable entre les noeuds 202 et 204 de la figure 2 va donc être égale à C0+AC0+C1, et lorsque le signal de commande VoTRL est à l'état VH, la capacité totale va être égale à Co+Ci+ACi. On peut supposer que, en général, la valeur de AC1 est supérieure à la valeur de AC0, 30 ce qui implique une différence de capacité pour les états VL et VH du signal de commande VoTRI, de AC=AC1-AC0. Les valeurs de capacité AC1 et AC0 conduisent par exemple à une valeur de AC d'environ 1 aF ou moins. B11412FR - 11-GR1C0-0687FR01 11 La figure 7 illustre un oscillateur contrôlé de façon numérique 700 selon un mode de réalisation de la présente invention. Des oscillateurs contrôlés de façon numérique sont par exemple décrits plus en détail dans la publication intitulée "A Digitally Controlled Oscillator in a 90 nm Digital CMOS Process for Mobile Phones", R.B. Staszewski et al., IEEE publication, vol. 40, N°11, novembre 2005, dont le contenu est considéré comme connu. L'oscillateur contrôlé de façon numérique 700 comprend des inductances L1 et L2, chacune étant couplée entre une tension d'alimentation VDD et des noeuds de sortie respectifs 702 et 704. Les noeuds 702 et 704 sont en outre couplés à deux transistors couplés de façon croisée 706, 708, le transistor 706 étant couplé entre le noeud 702 et la tension de masse, et le transistor 708 étant couplé entre le noeud 704 et la tension de masse. Le noeud de grille du transistor 706 est couplé au noeud 704, tandis que le noeud de grille du transistor 708 est couplé au noeud 702. Un condensateur CA et un dispositif à capacité variable 710 sont tous deux couplés entre le noeud 702 et la tension de masse. En outre, un condensateur CE et un dispositif à capacité variable 712 sont tous deux couplés entre le noeud 704 et la tension de masse. Chacun des dispositifs à capacité variable 710 et 712 correspond par exemple au dispositif 200 de la figure 2, avec ou sans le condensateur Cp, et chacun est contrôlé par le même signal de commande VoTRL. Ainsi, en fonctionnement, la valeur de capacité sur les noeuds 702 et 704 peut être ajustée finement entre deux ou plusieurs états, en fonction du signal de commande VcrpL, et conduit ainsi à une commande fine de la fréquence en sortie de l'oscillateur 700. En particulier, la fréquence f de l'oscillateur est déterminée par : f = 1 2x\ /7 B11412FR - 11-GR1C0-0687FR01 12 où L est l'inductance de chacune des deux inductances L1, L2, et C est la capacité de chacun des dispositifs à capacité variable 710, 712. Ainsi la différence entre les fréquences f0 et f1 pour les états bas et haut du signal de commande VoTRI, est égale à : 1 1 27c. \/1_,C0 27c\iLCI où Co et C1 sont les capacités des dispositifs à capacité 10 variable 710, 711 pour les états respectifs bas et haut du signal de commande VeTRL. A titre d'exemple, en supposant une inductance L d'environ 1 nH et une capacité Co d'environ 10 fF, la fréquence f serait de l'ordre de 5GHz. En supposant aussi une différence entre les valeurs de capacité Co et C1 d'environ 15 1 aF, cela conduirait à un pas de fréquence de l'ordre de 100 kHz. La figure 8 illustre un dispositif électronique 800 comprenant un dispositif à capacité variable 802, qui est par exemple le dispositif 200 et la figure 2. Le dispositif 802 est 20 couplé à un circuit 804, qui est par exemple un oscillateur contrôlé de façon numérique tel que celui décrit en relation avec la figure 7, ou un type de circuit différent comme un filtre, qui utilise un dispositif à capacité variable. Le dispositif 802 est commandé par le signal de commande VcTRL, qui est 25 par exemple fourni par un bloc de commande 806. Le signal de commande VcTRL est par exemple généré sur la base de l'une de diverses techniques de commande, comme par exemple une boucle de contre-réaction, etc. Un avantage des modes de réalisation décrits ici est 30 que, en formant le dispositif à capacité variable avec deux transistors formés dans le même puits semiconducteur, ces transistors sont bien appairés dans une grande plage de conditions de fonctionnement, comme des conditions de température et de tension. Cela signifie qu'on peut obtenir une taille de pas 35 fine sur cette plage de conditions. Af = B11412FR - 11-GR1C0-0687FR01 13 En outre, en déterminant la taille du pas de capacité sur la base d'une différence entre les dimensions des deux transistors commandés par des signaux opposés, on peut obtenir une taille de pas très fine. En particulier, une différence de longueur de grille ou de largeur de grille égale à 10 pourcent ou moins entre les électrodes de grille des transistors correspond par exemple à une taille du pas de capacité de l'ordre de 1 aF. Avec la description ainsi faite d'au moins un mode de 10 réalisation illustratif de la présente invention, diverses altérations, modifications et améliorations apparaîtront facilement à l'homme de l'art. Par exemple, bien que des modes de réalisation d'un dispositif à résistance variable comprenant deux transistors MOS 15 à canal N aient été décrits, il sera clair pour l'homme de l'art que les modes de réalisation pourraient au lieu de cela utiliser deux transistors MOS à canal P, et que la technologie des transistors pourrait être différente de la technologie MOS, par exemple être bipolaire. 20 En outre, il sera clair pour l'homme de l'art que, en fonction de l'application, les noeuds de source des transistors T1 et T2 peuvent être ou non couplés à une tension d'alimentation VS, comme la masse. En outre, il sera clair pour l'homme de l'art qu'une 25 différence dans la largeur de grille ou la longueur de grille des transistors T1 et T2 n'est qu'un exemple. Dans des variantes de réalisation, à la fois la largeur et la longueur pourraient être différentes, et/ou d'autres dimensions pourraient être différentes entre les transistors, comme l'épaisseur des couches 30 d'oxyde de grille. En outre, il sera clair pour l'homme de l'art que les agencements illustrés dans les figures 3 et 5 ne sont que des exemples, et que d'autres agencements seraient possibles. Les diverses fonctionnalités décrites en relation avec 35 les divers modes de réalisation pourraient être combinées, dans B11412FR - 11-GR1C0-0687FR01 14 des variantes de réalisation, selon des combinaisons quelconques. REVENDICATIONS1. Dispositif à capacité variable comprenant : des premier et deuxième transistors (T1, T2) couplés en parallèle entre des premier et deuxième noeuds (202, 204) du dispositif, un noeud de commande du premier transistor étant 5 adapté à recevoir un signal de commande (VcTRL), et un noeud de commande du deuxième transistor étant adapté à recevoir l'inverse du signal de commande, les premier et deuxième transistors étant formés dans un même puits semiconducteur. 2. Dispositif à capacité variable selon la revendi10 cation 1, dans lequel au moins une dimension du premier transistor est différente de la dimension correspondante du deuxième transistor. 3. Dispositif à capacité variable selon la revendication 2, dans lequel les premier et deuxième transistors sont 15 dimensionnés de telle sorte que la capacité entre les premier et deuxième noeuds diffère de 1 aF ou moins entre les états haut et bas du signal de commande. 4. Dispositif à capacité variable selon l'une quelconque des revendications 1 à 3, dans lequel une électrode de 20 grille (304, 504) du premier transistor a au moins sa largeur ou sa longueur qui est différente de celle de l'électrode de grille (306, 506) du deuxième transistor. 5. Dispositif à capacité variable selon la revendication 4, dans lequel la largeur ou la longueur de l'électrode 25 de grille du premier transistor est supérieure de 1 à 10 pour-cent à celle de l'électrode de grille du deuxième transistor. 6. Dispositif à capacité variable selon l'une quelconque des revendications 1 à 5, comprenant en outre une première résistance (R1) couplée à un noeud de grille du premier 30 transistor pour recevoir le signal de commande, et une deuxième résistance (R2) couplée à un noeud de grille du deuxième transistor pour recevoir l'inverse du signal de commande. 7. Dispositif à capacité variable selon l'une quelconque des revendications 1 à 6, comprenant en outre un conden-B11412FR - 11-GR1C0-0687FR01 16 sateur (Cp) couplé en parallèle avec les premier et deuxième transistors. 8. Dispositif à capacité variable selon l'une quelconque des revendications 1 à 7, dans lequel le deuxième noeud 5 est adapté à être couplé à une tension d'alimentation (Vs). 9. Dispositif à capacité variable selon l'une quelconque des revendications 1 à 8, dans lequel les premier et deuxième transistors sont tous deux des transistors MOS à canal N ou des transistors MOS à canal P. 10 10. Dispositif à capacité variable selon l'une quel- conque des revendications 1 à 9, comprenant en outre un inverseur (206) couplé entre les noeuds de grille des premier et deuxième transistors. 11. Dispositif électronique comprenant : 15 le dispositif à capacité variable de l'une quelconque des revendications 1 à 10 ; et un bloc ce commande (806) agencé pour générer le signal de commande (VcTRL) pour contrôler le dispositif à capacité variable. 20 12. Oscillateur contrôlé de façon numérique compre- nant : au moins une inductance (L1, L2) ; au moins un dispositif à capacité variable selon l'une quelconque des revendications 1 à 10. 25 13. Procédé de fabrication d'un dispositif à capacité variable comprenant les étapes suivantes : former, dans un puits semiconducteur (208) entouré par une tranchée d'isolation (302, 502), des premier et deuxième transistors (T1, T2) ; 30 coupler les noeuds de conduction principaux de chacun des premier et deuxième transistors entre des premier et deuxième noeuds (202, 204) du dispositif à capacité variable ; etB11412FR - 11-GR1C0-0687tR01 17 coupler un inverseur (206) entre les noeuds de grille des premier et deuxième transistors, l'inverseur étant adapté à recevoir un signal de commande (VCTRL)- 14. Procédé selon la revendication 13, comprenant en 5 outre le couplage du deuxième noeud à un rail de tension d'alimentation (Vs). 15. Procédé selon la revendication 13 ou 14, comprenant en outre, avant la formation des premier et deuxième transistors, la formation du puits semiconducteur (208), et dans 10 lequel : soit le puits est un puits de type P, et les premier et deuxième transistors sont des transistors à canal N ; soit le puits est un puits de type N, et les premier et deuxième transistors sont des transistors à canal P.