FR 2886761 A1 20061208 FR 0505700 A 20050606 Transistor à canal à base de germanium enrobé par une électrode de grille et procédé de fabrication d'un tel transistor Domaine technique de l'invention L'invention concerne un transistor comportant au moins un canal enrobé par une électrode de grille. État de la technique Pour la réalisation de circuits intégrés en microélectronique, on cherche à concilier une très grande densité d'intégration avec une grande quantité de courant. Dans la littérature, afin d'améliorer les performances de transistors de type CMOS sur silicium, sont proposées des modifications au niveau de l'architecture des transistors et au niveau des matériaux utilisés. Des architectures de type double-grille ( DG: double gate ) et de type grille enrobante ( GAA: gate-all-around ), par exemple, présentent des courants de fuite plus faibles et des courants de saturation plus importants que des transistors de type simple grille ( SG: single gate ) , pour une longueur de grille donnée. L'article A Novel Sub-50 nm Multi-Bridge-Channel MOSFET (MBCFET) with Extremely High Performance de S.-Y. Lee et. Al. (2004 Symposium on VLSI Technology) décrit des transistors multi-canaux ayant des grilles enrobantes. Ces transistors présentent d'excellentes performances statiques et offrent une très grande densité d'intégration par rapport au niveau de courant débité. En revanche, leur principe de fabrication repose sur l'empilement par épitaxie de couches en silicium-germanium (SiGe) et en silicium (Si) et sur la gravure sélective du SiGe par rapport au Si pour réaliser des canaux suspendus, ce qui impose que le matériau du canal soit en silicium ou bien en silicium-germanium. Par ailleurs, cette architecture présente intrinsèquement de fortes capacités parasites dues au fait qu'il est difficile de réaliser des espaceurs entre les canaux. L'article 5nm-Gate Nanowire FinFET de F.L. Yang et Al. (2004 Symposium io on VLSI Technology) décrit un transistor ayant un canal cylindrique complètement entouré par la grille. Ce transistor présente un très bon contrôle électrostatique du canal par la grille, ce qui permet de réaliser un transistor ayant une longueur de grille aussi faible que 5nm. Concernant les matériaux utilisés, le germanium pur présente une mobilité deux fois plus importante pour les électrons et quatre fois plus importante pour les trous que le silicium. L'inconvénient des transistors en germanium est le coût du substrat qui est environ 10 fois plus élevé que celui d'un substrat de silicium massif. De plus, il est très difficile d'empiler plusieurs canaux en germanium par épitaxie de germanium de bonne qualité sur un substrat de silicium. Par ailleurs, la fabrication de ces transistors requiert de nombreux développements du fait de l'instabilité de l'oxyde de germanium. Objet de l'invention L'invention a pour but de proposer un transistor permettant d'obtenir une très grande densité d'intégration et une grande quantité de courant, tout en utilisant des procédés standard, notamment les procédés d'intégration de transistors sur silicium. Selon l'invention, ce but est atteint par le fait que le canal est à base de germanium et les électrodes de source et de drain sont chacune constituées par une alternance de premières et secondes couches en composé de germanium et silicium, les premières couches ayant une concentration de germanium comprise entre 0% et 10% et les secondes couches ayant une concentration de germanium comprise entre 10% et 50%, le canal reliant deux secondes couches w respectivement des électrodes de source et de drain. Les premières couches peuvent être en silicium. Les secondes couches peuvent avoir des concentrations de germanium différentes ou égales. L'invention a également pour but un procédé de fabrication d'un transistor, comportant successivement: la réalisation, sur un substrat, d'une alternance de premières et secondes couches en composé de germanium et silicium, les premières couches ayant une concentration de germanium comprise entre 0% et 10% et les secondes couches ayant une concentration de germanium comprise entre 10% et 50%, la gravure, dans ledit empilement, de zones de source et de drain destinées à constituer les électrodes de source et de drain et d'une zone étroite reliant les zones de source et de drain, l'oxydation thermique superficielle dudit empilement, de manière à oxyder, dans la zone étroite, le silicium du composé de germanium et silicium ayant une concentration de germanium comprise entre 10% et 50% et de manière à condenser le germanium, l'élimination du silicium oxydé de la zone étroite, le dépôt d'un diélectrique de grille sur le germanium condensé de la zone étroite, le dépôt d'un métal de grille sur ledit diélectrique de grille. Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention o donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels: Les figures 1 à 3 représentent, respectivement en vue de dessus, en coupe selon l'axe B-B, et en coupe selon l'axe AA, un mode de réalisation particulier 15 d'un transistor selon l'invention. Les figures 4 à 6, 7 à 9, 10 à 12 et 13 à 15 représentent respectivement quatre étapes d'un mode de réalisation particulier d'un procédé de fabrication d'un transistor selon l'invention, respectivement en vue de dessus, en coupe selon l'axe B-B et en coupe selon l'axe AA. Description de modes particuliers de réalisation Dans le mode de réalisation particulier représenté aux figures 1 à 3, un transistor comporte deux canaux 1 enrobés par une électrode de grille 2. Les canaux 1 sont à base de germanium. Le transistor comporte des électrodes de source 3 et de drain 4 qui sont chacune constituées par une alternance de premières (5) et secondes (6) couches en composé de germanium et silicium. Les premières couches 5 ont une concentration de germanium comprise entre 0% et 10% et les secondes couches 6 ont une concentration de germanium comprise entre 10% et 50%. Les premières couches 5 sont, par exemple, en silicium. Toutes les secondes couches 6 peuvent avoir la même concentration de germanium. Par exemple, les premières couches 5 sont en Si et les secondes couches 6 en SiGex, de manière à obtenir un empilement de type SiGeX/Si/SiGeX/Si. Les secondes couches 6 peuvent aussi avoir des concentrations de germanium o différentes. Par exemple, les secondes couches 6 sont respectivement en SiGeX, SiGey et SiGe, et les premières couches 5 sont en Si, de manière à obtenir un empilement de type SiGeX/Si/SiGey/Si/SiGej/Si. Les premières couches 5 ne sont pas nécessairement en silicium. Par exemple les premières couches 5 comportent également du germanium, de manière à obtenir un empilement de type SiGejSiGey/SiGew/SiGex/SiGey/SiGez, les premières couches ayant une concentration de germanium inférieure à 10% et les secondes couches ayant une concentration de germanium comprise entre 10% et 50%. La couche supérieure de l'empilement de couches 5 et 6 est, de préférence, une première couche en silicium. Avantageusement, les premières et/ou secondes couches (5, 6) peuvent être dopées pendant leur croissance par injection de précurseurs tels que le diborane, la phosphine, l'arsine. Chaque canal relie deux secondes couches 6 en SiGe respectivement des électrodes de source 3 et de drain 4. Les canaux 1 sont séparés de l'électrode de grille 2 par un diélectrique 7 de grille. Comme représenté à la figure 2, les source 3 et drain 4 sont, de préférence, séparés de l'électrode de grille 2 par des espaceurs 15 et par le diélectrique de grille. Par exemple, une partie des premières couches 5 disposée en regard du canal 1 est oxydée, avant dépôt du diélectrique 7 de grille, de manière à réaliser les espaceurs 15 entre les premières couches 5 des source 3 et drain 4 et l'électrode de grille 2. Sur la figure 2, le canal 1 supérieur relie la seconde couche supérieure 6a de l'électrode de source 3 à la seconde couche supérieure 6b de l'électrode de drain 4. Les couches 5 et 6 sont formées parallèlement sur un substrat 8. La io seconde couche supérieure 6a est disposée à un niveau prédéterminé de l'alternance de couches de l'électrode de source 3 et également à un niveau prédéterminé par rapport au substrat 8. De la même façon, la seconde couche supérieure 6b correspondante du drain 4 est disposée à un niveau prédéterminé de l'alternance de couches de l'électrode de drain 4 et également à un niveau prédéterminé par rapport au substrat 8. Les secondes couches supérieures 6a et 6b correspondant à un même canal 1 sont ainsi au même niveau. Comme représenté à la figure 3, l'électrode de grille 2 entoure complètement le canal 1. Un procédé de fabrication d'un transistor selon l'invention comporte la réalisation, sur le substrat 8, d'un empilement des couches alternantes 5 et 6 respectivement en Si et en SiGe, comme représenté aux figures 4 à 6. L'empilement est réalisé, par exemple, par hétéro-épitaxie de SiGe/Si sur un substrat de type silicium sur isolant ( SOI: silicon on insulator ). L'épaisseur des secondes couches 6 en SiGe est, de préférence, comprise entre 5 nanomètres et 30 nanomètres. Les épaisseurs des premières et secondes couches 5 et 6 sont, par exemple, chacune de l'ordre de la dizaine de nanomètres. La concentration de germanium des secondes couches est, de préférence, de 30%. Le nombre de secondes couches 6 en SiGe détermine le nombre de canaux 1 à base de germanium formés par le procédé. L'empilement des couches alternantes 5 et 6 peut être protégé par une couche de protection (non-représentée), par exemple une couche en nitrure de silicium, permettant de protéger les faces externes de l'empilement contre l'oxydation ultérieure. Ensuite sont délimitées par gravure (figures 7 à 9), dans ledit empilement, une zone de source 9 et une zone de drain 10, destinées à constituer respectivement les électrodes de source 3 et de drain 4, et une zone étroite 11 o reliant la zone de source 9 à la zone de drain 10. Lesdites zones (9, 10 et 11) sont délimitées, par exemple, par dépôt d'une résine, lithographie (par exemple photo-lithographie ou lithographie électronique) de la résine, gravure plasma anisotrope de l'empilement de couches 5 et 6 et retrait de la résine. Ainsi, les alternances de couches 5 et 6 constituant les électrodes de source 3 et de drain 4 sont formées dans un même empilement de couches 5 et 6. La zone étroite 11 correspond à l'emplacement des canaux 1 qui sont formés ultérieurement. La zone étroite 11 a des dimensions latérales comprises entre 3 et 50 nanomètres et des dimensions longitudinales supérieures à 5 nanomètres et pouvant atteindre des dimensions micrométriques. Puis, on effectue une oxydation thermique superficielle dudit empilement, représenté aux figures 10 à 12. L'oxygène pénètre dans l'empilement de couches jusqu'à une profondeur prédéterminée représentée par une ligne pointillée 12 à la figure 10. L'intérieur des électrodes de source 3 et de drain 4 n'est donc pas oxydé lors de l'oxydation thermique. Dans le mode de réalisation particulier représenté aux figures 10 à 12, le silicium de la zone étroite 11 est complètement oxydée lors de l'oxydation thermique. Ainsi est oxydée la totalité du silicium de la partie des couches 5 et 6 correspondant à la zone étroite 11, c'est-à- dire le silicium des couches 5 en Si et le silicium des couches 6 en SiGe. Dans la zone étroite 11, le germanium du SiGe est ainsi condensé à l'intérieur des parties des couches 6 correspondant à la zone étroite 11 et concentré, sur un axe central des couches 6 reliant la source 3 et le drain 4, de manière à former les canaux 1 à base de germanium, tandis que le silicium forme un oxyde 13 à la surface du canal 1 à base de germanium. Les dimensions des canaux à base de germanium sont déterminées par les dimensions latérales et longitudinales de la zone étroite 11 et par les épaisseurs des secondes couches 6 en SiGe ainsi que par la concentration initiale en germanium du SiGe. Sur les figures 11 et 12, les parties des premières couches 5 en silicium correspondant à la zone étroite 11 sont transformées complètement en oxyde 13 de silicium. Sur la figure 11, une couche superficielle d'oxyde 14 est disposée sur les parois des électrodes de source 3 et de drain 4. Le phénomène de condensation de germanium, c'est-à-dire l'augmentation en concentration de germanium d'un composé de silicium et germanium SiGe lorsqu'il est soumis à un traitement oxydant, est habituellement utilisé pour la fabrication de substrats de type germanium sur isolant. Dans le présent cas, où la zone étroite 11 est oxydée latéralement, par ses deux côtés, la condensation du germanium résulte automatiquement dans des canaux sensiblement cylindriques, comme représenté aux figures 12, 15 et 3. La forme cylindrique des canaux permet notamment d'obtenir ultérieurement un très bon contrôle électrostatique du canal par la grille. Ensuite, comme représenté aux figures 13 à 15, l'oxyde 13 de silicium de la zone étroite 11 est éliminé, de manière à libérer les canaux 1. L'élimination de l'oxyde 13 de silicium peut être accompagnée d'une gravure sélective du silicium résiduel de la zone étroite 11 disposé entre les canaux 1, lorsque l'oxydation thermique antérieure est effectuée de manière à n'oxyder que partiellement le silicium des premières couches 5 de la zone étroite 11. En effet, le silicium des premières couches 5 peut s'oxyder moins rapidement que le SiGe. Les canaux 1 sont ainsi libérés complètement par l'intermédiaire de la gravure sélective du silicium résiduel (non-représentée). Avantageusement, afin d'augmenter la vitesse d'oxydation, on dépose une couche de silicium dopé pendant des étapes d'épitaxie. Avantageusement, une oxydation thermique supplémentaire est effectuée pour diminuer les capacités parasites du transistor. Ainsi, tous les matériaux découverts subissent l'oxydation, notamment le silicium et les canaux à base de io germanium. Un nettoyage présentant une sélectivité de gravure de l'oxyde de germanium par rapport à l'oxyde de silicium, par exemple un rinçage à l'eau, permet ensuite d'éliminer sélectivement l'oxyde de germanium et laisse intact l'oxyde de silicium. Il s'ensuit une épaisseur d'oxyde de silicium (non-représentée) sur les flancs de silicium permettant de réduire fortement les capacités parasites du transistor. Avantageusement, après l'étape d'élimination du silicium oxydé de la zone étroite, on effectue une étape de réalisation des espaceurs 15 (figure 2) par oxydation (par exemple thermique ou plasma) suivie d'une dissolution sélective de l'oxyde de germanium dans l'eau. Après libération des canaux 1, le diélectrique 7 de grille (par exemple un matériau à base de Hf, Si, O ou N; par exemple HfO2, HfSiON ou un matériau tel que LaAIO3) est déposé sur le germanium condensé constituant les canaux 1, de manière à enrober les canaux 1. Le diélectrique 7 de grille se dépose également sur la source 3 et le drain 4, comme représenté à la figure 2. Puis, un matériau de grille, par exemple un métal (par exemple TiN, WSi, TaN) ou un semiconducteur (par exemple silicium polycristallin, germanium polycristallin, SiGe), est déposé sur le diélectrique 7 de grille, de manière à enrober l'ensemble des canaux 1 et du diélectrique 7 et, ainsi, former une grille 2 enrobante, comme représenté aux figures 2 et 3. Le fait que la grille 2 enrobe le canal 1, donne un excellent contrôle des effets de canal court. La grille 2 est réalisée, par exemple, par dépôt d'une couche métallique sur l'ensemble de l'empilement de couches 5 et 6 et des canaux 1, suivi par un dépôt de résine, la photo-lithographie de la résine, la gravure anisotrope de la couche métallique et le retrait de la résine. Ainsi, la grille 2 est délimitée de manière à remplir l'espace entre les canaux 1 et de manière à recouvrir complètement la zone étroite 11 o ainsi que la partie adjacente des électrodes de source 3 et de drain 4, comme représenté à la figure 2. Les dimensions de la grille 2 correspondent notamment aux dimensions latérales et longitudinales des canaux 1, auxquelles on ajoute la tolérance d'alignement de l'outil de lithographie utilisé, typiquement 20nm pour les appareils à jet d'électrons et 60nm pour les appareils de type photolithographie, par exemple UV, UV profond ou UV extrême. Avant le dépôt du diélectrique 7 de grille sur le germanium constituant les canaux 1, on peut effectuer, de manière connue, un dopage sélectif des deux zones 9 et 10 destinées à constituer les électrodes de source 3 et de drain 4. Le dopage sélectif peut, par exemple, être effectué par l'intermédiaire d'une implantation ionique. Les énergies des ions peuvent être choisies de manière à doper la source 3 et le drain 4 alors que les canaux 1 sont simplement traversés par les ions sans être dopés. L'invention n'est pas limitée aux modes de réalisation particuliers représentés. En particulier, le nombre de canaux peut être supérieur ou inférieur à deux. Plusieurs canaux disposés les uns au-dessus des autres permettent notamment d'obtenir une meilleure densité d'intégration. Différentes étapes standard peuvent être ajoutées aux procédé de réalisation, par exemple la réalisation d'espaceurs, des étapes de dopage des zones de source et de drain ou une siliciuration des zones de source et de drain. Revendications 1. Transistor comportant au moins un canal (1) enrobé par une électrode de grille (2), transistor caractérisé en ce que le canal (1) est à base de germanium et les électrodes de source (3) et de drain (4) sont chacune constituées par une alternance de premières (5) et secondes (6) couches en composé de germanium et silicium, les premières couches (5) ayant une concentration de germanium comprise entre 0% et 10% et les secondes couches (6) ayant une concentration de germanium comprise entre 10% et 50%, le canal (1) reliant deux secondes couches (6a, 6b) respectivement des électrodes de source (3) et de drain (4). 2. Transistor selon la revendication 1, caractérisé en ce que les premières couches (5) sont en silicium. 3. Transistor selon l'une des revendications 1 et 2, caractérisé en ce que les secondes couches (6) ont des concentrations de germanium différentes. 4. Transistor selon l'une des revendications 1 et 2, caractérisé en ce que les secondes couches (6) ont la même concentration de germanium. 5. Transistor selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la seconde couche (6a) reliée par le canal (1) et appartenant à l'électrode de source (3) est disposée au même niveau de l'alternance de couches de l'électrode de source (3) que la seconde couche (6b) correspondante de l'électrode de drain (4). 6. Transistor selon l'une quelconque des revendications 1 à 5, caractérisé en ce que les alternances de couches (5, 6) constituant les électrodes de source (3) et de drain (4) sont formées dans un même empilement de couches (5, 6). 7. Transistor selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le canal (1) est sensiblement cylindrique. 8. Transistor selon l'une quelconque des revendications 1 à 7, caractérisé en ce que l'électrode de grille (2) entoure complètement le canal (1). 9. Transistor selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comporte plusieurs canaux (1). 10. Procédé de fabrication d'un transistor selon l'une quelconque des 1s revendications 1 à 9, caractérisé en ce qu'il comporte successivement: la réalisation, sur un substrat (8), d'une alternance de premières (5) et secondes (6) couches en composé de germanium et silicium, les premières couches (5) ayant une concentration de germanium comprise entre 0% et 10% et les secondes couches (6) ayant une concentration de germanium comprise entre 10% et 50%, la gravure, dans ledit empilement, de zones de source et de drain destinées à constituer les électrodes de source (3) et de drain (4) et d'une zone étroite (11) reliant les zones de source et de drain, l'oxydation thermique superficielle dudit empilement, de manière à oxyder, dans la zone étroite (11), le silicium du composé de germanium et silicium ayant une concentration de germanium comprise entre 10% et 50% et de manière à condenser le germanium, l'élimination du silicium oxydé (13) de la zone étroite (11), le dépôt d'un diélectrique (7) de grille sur le germanium condensé de la zone étroite (11), le dépôt d'un métal de grille sur ledit diélectrique (7) de grille. 11. Procédé selon la revendication 10, caractérisé en ce que l'épaisseur des secondes couches (6) est comprise entre 5 et 30 nanomètres. 12. Procédé selon l'une des revendications 10 et 11, caractérisé en ce que la zone étroite (11) a des dimensions latérales comprises entre 3 et 50 nanomètres et des dimensions longitudinales comprises entre 5 nanomètres et 1 micromètre. 13. Procédé selon l'une quelconque des revendications 10 à 12, caractérisé en ce que l'élimination du silicium oxydé (13) de la zone étroite (11) est accompagnée d'une étape de gravure sélective du silicium résiduel de la zone étroite (11). 14. Procédé selon l'une quelconque des revendications 10 à 13, caractérisé en ce que les premières et/ou secondes couches (5, 6) sont dopées. 15. Procédé selon la revendication 14, caractérisé en ce qu'il comporte, avant le dépôt du diélectrique (7) de grille sur le germanium, un dopage sélectif des deux zones destinées à constituer les électrodes de source (3) et de drain (4). 16. Procédé selon l'une quelconque des revendications 10 à 15, caractérisé en ce que, avant dépôt du diélectrique (7) de grille, une partie des premières couches (5) disposée en regard du canal (1) est oxydée de manière à réaliser des espaceurs (15) entre les premières couches (5) des source (3) et drain (4) et l'électrode de grille (2).