FR 2891087 A1 20070323 FR 0552818 A 20050920 TRANSISTOR BIPOLAIRE EN CIRCUIT INTEGRE Domaine de l'invention La présente invention concerne un procédé de fabrication de transistors bipolaires compatible avec une filière de fabrication de circuits intégrés CMOS. La présente invention vise plus particulièrement des transistors bipolaires ultrarapides qui trouvent des applications dans des domaines tels que les communications optiques à haut débit, les liaisons radiofréquences dans la gamme des très hautes fréquences, les radars anticollision pour l'automobile, etc. et des dispositifs associés. Exposé de l'art antérieur On va décrire en relation avec les figures 1A A 1I un exemple détaillé de réalisation de transistors bipolaires dans lequel, de façon classique, on réalise un espaceur entre les étapes de formation de la base et de formation de l'émetteur. On ne décrira pas les étapes de réalisation d'un collecteur et de prise de contact avec le collecteur qui seront réalisées de toute façon classique connue de l'homme de l'art. Dans ce procédé, comme le représente la figure 1A, on part d'un substrat semiconducteur 1, généralement en silicium, sur lequel on forme successivement une couche d'un premier isolant 2, une couche de silicium polycristallin 3 et une couche d'un deuxième isolant 4. Le substrat est un substrat massif ou une couche semiconductrice mince reposant sur un support, par exemple un semiconducteur de type opposé ou un isolant. Comme le représente la figure 1B, on ouvre alors une fenêtre dans la couche de deuxième isolant 4 et la couche de silicium polycristallin 3 à l'emplacement où on veut former un transistor bipolaire. On dépose une deuxième couche 5 du deuxième isolant sur la structure. A l'étape illustrée en figure 1C, on grave le deuxième isolant pour former des espaceurs autour des bords de la fenêtre. Ainsi, le deuxième isolant entoure complètement la couche de silicium polycristallin 3 par une couche supérieure 7 et une couche latérale 8. A l'étape illustrée en figure 1D, on grave, en utili- sant les couches 7, 8 comme masque, la couche de premier isolant 2 en réalisant une surgravure, de façon que l'ouverture pénètre sous l'espaceur 8 et sous une portion périphérique interne de la couche de silicium polycristallin 3. Après cela, comme l'illustre la figure 1E, on procède à une épitaxie sélective de matériau semiconducteur sur le substrat de silicium 1. Il se forme ainsi une couche de base 10 exposée dans l'ouverture formée entre les espaceurs 8 et en contact par sa périphérie avec le silicium polycristallin 3 qui constitue une couche de contact de base. Aux étapes illustrées en figures 1F et 1G, on forme des seconds espaceurs à l'intérieur de la fenêtre en procédant au dépôt successif d'une couche d'un premier isolant 12 et d'une couche d'un deuxième isolant 13, de la façon illustrée en figure 1F puis en procédant à une gravure anisotrope du deuxième isolant 13 pour obtenir des espaceurs 15 du deuxième isolant comme l'illustre la figure 1G. Comme l'illustre la figure 1H, après l'étape illustrée en figure 1G, on grave, par exemple de façon isotrope, la couche de premier isolant 12 pour obtenir la configuration d'espaceurs 15, 16. Après cela, on dépose une couche d'un semiconducteur 18 dopé du type de polarité opposé à celui de la base 10 et formant une région d'émetteur dans la partie 19 de contact avec la région de base. Enfin, dans les étapes illustrées en figure 1I, on procède à une gravure de la façon représentée pour délimiter la région d'émetteur et on procède à une siliciuration pour obtenir des couches de siliciure 21 sur la zone de contact de base et 22 sur la zone d'émetteur. Les étapes de formation du deuxième espaceur 15, 16 illustrées en relation avec les figures 1F A 1H sont généralement utilisées car il convient de bien séparer la zone d'émetteur de la zone de prise de contact de base pour éviter tout court-circuit émetteur-base. Toutefois, la formation de tels espaceurs ajoute des étapes de fabrication à un processus classique de fabrication de composants de type CMOS. De plus, la demanderesse a noté que cette suite d'étapes, à savoir la formation d'espaceurs entre la formation de la base et la formation de l'émetteur, entraîne un inconvénient qui n'avait peut être pas été suffisamment noté précédemment. En effet, par suite des étapes de réalisation d'espaceurs, il se forme inévitablement une fine couche d'oxyde natif sur la surface de la couche de base 10 et il faut procéder à des étapes de nettoyage avant de procéder à la formation de l'émetteur. L'élimination de cette couche d'oxyde doit être effectuée immédiatement avant l'étape de formation de la couche semi-conductrice 18. Ces étapes sont difficiles à réaliser dans un même bâti et la demanderesse a constaté qu'il en résulte inévitablement qu'il reste un petit peu d'oxyde natif qui nuit aux propriétés du transistor et à la qualité de la jonction émetteur-base. Il en résulte que l'on n'obtient pas des transis-tors aussi performants que ce que l'on souhaiterait. La présente invention vise à éliminer au moins certains des défauts des transistors bipolaires de l'art antérieur en proposant un nouveau procédé de fabrication de tels transistors. Un autre aspect de la présente invention réside dans les transistors bipolaires obtenus. Résumé de l'invention Pour atteindre ces objets, la présente invention prévoit un transistor bipolaire comprenant une région de base reposant par sa face inférieure sur une région de collecteur et entourée d'une première couche isolante, une région conductrice de contact de base en contact avec une région périphérique supérieure externe de la région de base, une deuxième région iso- tante en contact avec une région périphérique supérieure intermédiaire de la région de base, une région d'émetteur en contact avec la partie centrale de la région de base. Le niveau de ladite partie centrale est plus élevé que le niveau de ladite partie intermédiaire. Selon un mode de réalisation de la présente invention, la région de base est en SiGe dopé au carbone. Selon un mode de réalisation de la présente invention, la première région isolante est en oxyde de silicium et la deuxième région isolante en oxynitrure de silicium. Selon un mode de réalisation de la présente invention, les épaisseurs des diverses couches et les diamètres des régions utiles sont de l'ordre de quelques dizaines de nanomètres. Selon un mode de réalisation de la présente invention, la partie d'espaceur de la deuxième région isolante pénètre dans la région de base. La présente invention prévoit aussi un procédé de fabrication d'un transistor bipolaire comprenant les étapes consistant à revêtir un substrat semiconducteur, formant collecteur, d'une couche d'un premier isolant et d'une couche de silicium polycristallin, ouvrir la couche de silicium polycristallin, entourer la couche de silicium polycristallin d'une couche d'un deuxième isolant, éliminer la partie de la couche de premier isolant située sous l'ouverture et au-delà de celle-ci en laissant en surplomb une portion de la couche de silicium polycristallin, faire croître par épitaxie sélective une couche de semiconducteur de base de sorte que la couche de base remonte partiellement le long d'une partie centrale sensiblement verticale de la couche de deuxième isolant, et déposer, dans la même installation que celle qui a servi à la croissance de la couche de semiconducteur de base, une couche de semiconducteur d'émetteur. Selon un mode de réalisation de la présente invention, après l'étape d'élimination des parties de couches de premier isolant et de silicium polycristallin, la gravure est poursuivie pour éliminer une partie de l'épaisseur de la couche de premier isolant. Selon un mode de réalisation de la présente invention, pendant l'étape d'épitaxie sélective, on fait croître successivement du siliciumgermanium fortement dopé selon le type de conductivité de la base et également dopé au carbone, puis on fait croître une légère couche de silicium peu ou pas dopée. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures 1A A 1I sont des vues en coupe partielles illustrant un procédé de fabrication de transistor bipolaire 25 selon l'art antérieur; les figures 2A A 2C sont des vues en coupe partielles illustrant des étapes de fabrication d'un transistor bipolaire selon un premier mode de réalisation de la présente invention; et les figures 3A A 3E sont des vues en coupe partielles illustrant des étapes de fabrication d'un transistor bipolaire selon un deuxième mode de réalisation de la présente invention. Description détaillée Par souci de clarté, de mêmes éléments ont été dési-35 gnés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Selon un aspect fondamental de la présente invention, on sélectionne une suite d'étapes telles qu'il soit possible de réaliser successivement, dans le même bâti, les étapes de croissance épitaxiale localisée de la couche de base puis de croissance de la couche semiconductrice d'émetteur. On utilise les mêmes étapes initiales que celles décrites précédemment en relation avec les figures 1A A 1D pour arriver à la structure de la figure 2A qui correspond à la structure précédemment représentée en figure 1D. De préférence, selon la présente invention, le substrat 1 est un substrat de silicium dopé de type N dans lequel on a éventuellement formé des zones de collecteur et de sous-collecteur. Selon un mode de réalisation actuellement préféré de la présente invention, le premier isolant 2 est de l'oxyde de silicium, le semiconducteur polycristallin 3 est du silicium polycristallin fortement dopé de type P et le deuxième isolant 7, 8 est du nitrure de silicium ou de préférence un oxyde et un nitrure de silicium. Comme l'illustre la figure 2B, selon un aspect de la présente invention, la croissance de la couche de semiconducteur de base, désignée en figure 2B par la référence 30, est pour- suivie pour que cette couche se développe dans l'ouverture définie par l'espaceur 8 sur une épaisseur plus grande que l'épaisseur de la couche de premier isolant 2. L'épaisseur de la couche de base ne devant pas être augmentée pour ne pas dégrader les performances du transistor, on aura formé une couche isolante 2 plus fine que selon l'art antérieur. Par exemple, si l'épaisseur de la couche de premier isolant est de l'ordre de 20 à 30 nm, l'épaisseur de la couche de base 30 sera de l'ordre de 30 à 40 nm. Egalement, selon la présente invention, cette couche de base est de préférence une couche de silicium-germanium dopée au carbone de sorte que l'interpénétration entre les dopants P de la base et les dopants N de l'émetteur qui sera formé ensuite soit réduite à un minimum. Egalement, de préférence, on fait croître une couche de SiGe dopée de type P contenant des atomes de carbone, et on poursuit l'épitaxie par une très fine couche (quelques nm) de silicium non dopé dans lequel pénétreront les dopants N de l'émetteur. De plus, comme on veut obtenir une surface de contact base-émetteur qui ne soit pas plus grande que dans l'art antérieur, on réalisera une ouverture plus petite dans la couche 3 (voir figure 1B) ou on déposera une couche 8 plus épaisse. Cette dernière solution permet d'améliorer encore l'isolement entre les contacts de base et d'émetteur. Comme le représente également la figure 2B, immédiate-ment après avoir fait croître la couche de base, on dépose une couche de silicium d'émetteur 32. Etant donné que l'on procède dans le même bâti d'épitaxie, il ne peut pas se former de couche intermédiaire d'oxyde de silicium et l'interface entre émetteur et base est exempte de toute région oxydée. Ceci permet d'obtenir des transistors particulièrement performants. A la figure 2C, on a illustré les étapes de définition de l'émetteur et de croissance de zones de siliciure désignées par les mêmes références, 21, 22, qu'en figure 1I. Dans un mode de réalisation de la présente invention, les dimensions sont les suivantes: - épaisseur de la couche d'oxyde piédestal 2, de l'ordre de 20 à 30 nm, - épaisseur de la couche de silicium polycristallin 3, de l'ordre de 50 nm (avant siliciuration), - épaisseur de la couche 7 de deuxième isolant en oxynitrure de silicium et des espaceurs 8 de l'ordre de 50 nm, et - épaisseur totale de la couche d'émetteur de l'ordre 100 nm. Dans la dimension horizontale, la couche de base a au niveau de la jonction émetteur-base une largeur de 100 nm et s'étend de 100 nm de part et d'autre, c'est-à-dire que son contact périphérique avec la couche de silicium polycristallin 3 correspond à une couronne d'une largeur de l'ordre de 50 nm. Ainsi, dans ce premier mode de réalisation de l'invention, la distance d'isolement entre la jonction d'émetteur et la couche de reprise de contact de base est obtenue grâce à la surépaisseur de la couche de base 30 par rapport à la couche d'oxyde piédestal 2, l'oxyde de base étant plus mince que dans un processus classique correspondant. Les figures 3A A 3E illustrent un deuxième mode de réalisation de la présente invention. On commence par réaliser sur un substrat semiconduc-10 teur le sandwich premier isolant 2, silicium polycristallin 3 et deuxième isolant 4 illustré en figure 1A. Ensuite, comme cela a été décrit précédemment en relation avec la figure 1B, on ouvre les couches de deuxième isolant 4 et de silicium polycristallin 3 à l'emplacement où l'on veut former la jonction émetteurbase d'un transistor bipolaire. Toutefois, comme cela est représenté en figure 3A, cette ouverture est réalisée de façon à creuser légèrement la couche de premier isolant 2. Ainsi, la couche de deuxième isolant 5 pénètre d'une profondeur "e" en dessous du plan de l'interface entre la couche de premier isolant 2 et la couche de silicium polycristallin 3. Ainsi, quand on forme les espaceurs, comme cela est représenté en figure 3B, ceux-ci, désignés en figure 3B par la référence 38, pénètrent sous le niveau haut de la couche isolante 2. L'étape de la figure 3C, correspond à l'étape décrite précédemment en figure 1D d'élimination partielle de la couche de premier isolant 2. Comme cela est représenté en figure 3D, on forme ensuite, comme dans le premier mode de réalisation de la pré- sente invention, la couche de base 40 par épitaxie sélective sur le substrat de silicium 1. De préférence, comme le représente le premier mode de réalisation de la présente invention, on poursuit la croissance de la couche de base pour qu'elle monte légèrement au-dessus du plan de la couche isolante 2. Ensuite, comme dans le premier mode de réalisation, on procède immédiatement à la croissance de la couche de semiconducteur d'émetteur 42 sans sortir du bâti d'épitaxie. On procède enfin à des étapes de définition de 5 l'émetteur et de siliciuration illustrées en figure 3E comme dans le premier mode de réalisation. Dans ce second mode de réalisation, les épaisseurs et les natures des matériaux seront par exemple les mêmes que celles décrites précédemment en relation avec le premier mode de réalisation, l'épaisseur "e" étant alors de l'ordre de 10 à 20 nm. Les remarques faites en relation avec le premier mode de réalisation sur les épaisseurs de certaines couches par rapport aux épaisseurs de ces couches dans l'art antérieur s'appliquent de façon générale au deuxième mode de réalisation. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, divers matériaux ont été indiqués uniquement à titre d'exemple et l'homme de métier saura choisir d'autres matériaux appropriés, tant pour les isolants que pour les semiconducteurs, une caractéristique importante résidant dans la compatibilité de ces matériaux et dans leurs caractéristiques de gravure mutuellement sélective. 2891087 10 REVENDICATIONS 1. Transistor bipolaire comprenant: une région de base (30; 40) reposant par sa face inférieure sur une région de collecteur (1) et entourée d'une première couche isolante (2), une région conductrice de contact de base (3) en contact avec une région périphérique supérieure externe de la région de base, une deuxième région isolante (7, 8; 7, 38) en contact avec une région périphérique supérieure intermédiaire de la 10 région de base, une région d'émetteur (32; 42) en contact avec la partie centrale de la région de base, caractérisé en ce que le niveau de ladite partie centrale est plus élevé que le niveau de ladite partie intermé-diaire. 2. Transistor bipolaire selon la revendication 1, dans lequel la région de base (30; 40) est en SiGe dopé au carbone. 3. Transistor bipolaire selon la revendication 1, dans lequel la première région isolante (2) est en oxyde de silicium et la deuxième région isolante en oxynitrure de silicium. 4. Transistor selon la revendication 1, dans lequel les épaisseurs des diverses couches et les diamètres des régions utiles sont de l'ordre de quelques dizaines de nanomètres. 5. Transistor bipolaire selon la revendication 1, dans lequel la partie d'espaceur (38) de la deuxième région isolante pénètre dans la région de base. 6. Procédé de fabrication d'un transistor bipolaire comprenant les étapes suivantes: revêtir un substrat semiconducteur (1), formant collecteur, d'une couche d'un premier isolant (2) et d'une couche de silicium polycristallin (3), ouvrir la couche de silicium polycristallin, entourer la couche de silicium polycristallin d'une couche d'un deuxième isolant (4), éliminer la partie de la couche de premier isolant située sous l'ouverture et au-delà de celle-ci en laissant en surplomb une portion de la couche de silicium polycristallin, faire croître par épitaxie sélective une couche de semiconducteur de base (30; 40) de sorte que la couche de base remonte partiellement le long d'une partie centrale sensiblement verticale de la couche de deuxième isolant, et déposer, dans la même installation que celle qui a servi à la croissance de la couche de semiconducteur de base, 10 une couche de semiconducteur d'émetteur (32, 42). 7. Procédé selon la revendication 6, dans lequel, après l'étape d'élimination des parties de couches de premier isolant et de silicium polycristallin, la gravure est poursuivie pour éliminer une partie de l'épaisseur de la couche de premier isolant. 8. Procédé selon la revendication 6, dans lequel, pendant l'étape d'épitaxie sélective, on fait croître successivement du siliciumgermanium fortement dopé selon le type de conductivité de la base et également dopé au carbone, puis on fait croître une légère couche de silicium peu ou pas dopée.