FR 2881273 A1 20060728 FR 0500674 A 20050121 PROCEDE DE FORMATION D'UN SUBSTRAT SEMI-CONDUCTEUR DE CIRCUIT INTEGRE La présente invention concerne de manière générale le domaine des circuits intégrés à semi-conducteur. Plus particulièrement, la présente invention concerne l'amélioration de la compatibilité d'un substrat semi- conducteur de type SOI avec différentes technologies de fabrication de circuits intégrés dans la perspective de marier des circuits mixtes analogiques-digitaux sur un même substrat du type précité. Les substrats de type SOI (acronyme anglo-saxon pour Silicon On Isolator ), dits silicium sur isolant, ont été développés dans le cadre de la technologie CMOS SOI. Comme illustré de façon schématique à la figure 1, un substrat SOI est typiquement constitué d'une très fine couche 10 de silicium monocristallin, d'une épaisseur par exemple de l'ordre de 160nm, séparée du couche substrat 20 par exemple en silicium, par une couche 30 de matériau isolant enterrée (oxyde de silicium par exemple), d'une épaisseur par exemple de l'ordre de 400nm. D'autres couples d'épaisseur de silicium et d'épaisseur d'oxyde d'isolation sont évidemment possibles. Les transistors SOI sont formés dans la fine couche 10 de silicium, dite couche active. La zone active du transistor est alors délimitée latéralement par un caisson, par exemple en oxyde de silicium, creusé dans la surface de la couche active 10, couramment désigné dans la technique par l'appellation STI, des termes anglo-saxons Shallow Trench Isolation. Grâce à la couche d'oxyde enterrée prévue en-dessous de la fine couche active de silicium, des substrats de haute résistivité peuvent être utilisés permettant de réduire les pertes électriques ainsi que de diminuer fortement les couplages parasites de proximité entre circuits réalisés sur un même substrat. Une telle caractéristique est particulièrement avantageuse en vue de fabriquer des circuits mixtes analogiques-digitaux sur une même puce de silicium, notamment dans le cadre d'application nécessitant des composants fonctionnant en hautes-fréquences. La technologie SOI permet également de réaliser des transistors à effet de champ de type MOS avec des caractéristiques dynamiques supérieures par rapport à la technologie CMOS classique (dite bulk ), en plus de présenter d'autres avantages certains tels qu'une plus basse tension d'alimentation. Les potentialités de la technologie SOI en font donc une technologie tout particulièrement adaptée aux applications hautes performances, impliquant des basses consommations, notamment pour le marché des appareils électroniques portables et des communications sans fil. Cependant, pour de telles applications, la miniaturisation des systèmes poussent vers des circuits intégrés qui contiennent toutes les fonctions rassemblées sur une même puce, plutôt que d'avoir des circuits spécifiques pour la réalisation de chaque module. Or, des composants analogiques qui font de la haute fréquence, par exemple les transistors bipolaires, sont difficilement intégrables sur un substrat SOI. En effet, au niveau du substrat SOI, la couche active de silicium, typiquement inférieure à 200nm, est beaucoup trop fine pour s'accommoder avec les structures de transistor bipolaire vertical actuelles. Ainsi, quand on veut faire fonctionner un tel transistor à très haute fréquence, on constate que l'un des paramètres limitant principaux réside dans la faible épaisseur de la couche active de silicium. De tels composants construits sur un substrat de type SOI voit donc leur comportement modifié d'une façon conséquente et, en particulier, leur vitesse de fonctionnement s'en trouve dégradée. D'autres types de composants voient également leur comportement modifié lorsqu'ils sont construits sur un substrat silicium de base type SOI normalement adapté pour des composants CMOS. La structure particulière du substrat SOI entraîne donc que son utilisation, normalement dédié à la technologie CMOS, n'est à l'heure actuelle pas envisageable pour accueillir toutes les technologies de circuits intégrés susceptibles d'être prises en compte pour les applications précitées. Cela peut s'avérer particulièrement dommageable dans la perspective d'intégrer des circuits mixtes analogiques-digitaux sur un même substrat SOI. Pour contrer le caractère limitant de la faible épaisseur de la couche active de silicium pour la réalisation de certains dispositifs, on pourrait envisager d'augmenter localement l'épaisseur de cette couche normalement d'épaisseur fixe sur toute la surface du substrat, aux endroits du substrat où les dispositifs en question doivent être placés. Ces zones d'épaisseur variable peuvent être formées aux endroits voulus par épitaxie sélective sur la couche active du substrat. On obtient alors des marches de silicium à la surface du substrat. De cette manière, il serait donc possible d'obtenir un substrat SOI présentant à certains endroits une épaisseur variable de silicium sur isolant. Toutefois, la surface du substrat ainsi obtenu n'est plus plane, ce qui pose problème. Notamment, lors de la mise en oeuvre de certaines étapes ultérieures de fabrication, impliquant un polissage mécanochimique CMP (acronyme anglo-saxon pour Chemical Mechanical Polishing), il y aurait alors un risque d'écrêter des composants du fait de la différence de topographie ainsi créée sur le substrat. Un objet de l'invention est de permettre de faire varier localement l'épaisseur de la couche active de silicium dans un substrat SOI, tout en conservant les caractéristiques typiques de substrat isolé de ce type de substrat et en maintenant la planéité de l'état de la surface de ce substrat. Un autre objet de l'invention est de prévoir un procédé pour obtenir un tel substrat. Pour atteindre ces objectifs, l'invention prévoit un substrat semiconducteur de circuit intégré comprenant une couche active de silicium séparée d'une couche substrat de silicium par une couche de matériau isolant enterrée, caractérisé en ce que ladite couche active de silicium comprend localement au moins une surépaisseur du côté de ladite couche enterrée, de sorte que ledit substrat semi-conducteur comprend un état de surface plan. Avantageusement, le substrat comprend des moyens d'isolation électrique de la zone sur-épaissie localement de la couche active par rapport au reste de ladite couche active. De préférence, ledit matériau isolant de ladite 10 couche enterrée est de l'oxyde de silicium. L'invention concerne également un circuit intégré, caractérisé en ce qu'il est réalisé sur un substrat semi-conducteur selon l'invention. L'invention concerne encore un procédé de formation d'une surépaisseur dans une couche active d'un substrat semi-conducteur de circuit intégré comprenant une couche de substrat séparée de ladite couche active par une couche enterrée en matériau isolant, ledit procédé étant caractérisé en ce qu'il comprend les étapes consistant à délimiter localement une zone de ladite couche active où l'épaisseur doit être augmentée en créant des tranchées d'isolation profondes s'étendant à partir de la surface de ladite couche active jusqu'à ladite couche de substrat, accéder à la portion de couche enterrée située sous ladite zone délimitée de couche active, éliminer ladite portion de couche enterrée par gravure isotrope, de façon à former une cavité sous 30 ladite zone de couche active, faire croître par épitaxie vers ladite cavité ainsi formée ladite zone de couche active, de sorte que l'épaisseur de ladite couche active se trouve augmentée vers le bas. Avantageusement, on remplit le volume restant de la cavité d'un matériau de type isolant. Selon un mode de réalisation, la couche active étant une couche de silicium dopée selon un type de conductivité choisie, la croissance épitaxiale vers le bas de la couche active est réalisée par une épitaxie de silicium du même type de conductivité que ladite couche active. Selon un autre mode de réalisation, la couche active étant une couche de silicium dopée selon un type de conductivité choisie, la croissance épitaxiale vers le bas de la couche active est réalisée par une épitaxie de silicium d'un type de conductivité inverse à celle de ladite couche active. Avantageusement, la création des tranchées d'isolation profondes comprend préalablement le dépôt d'un masque dur sur le substrat semi-conducteur, ledit masque dur servant ultérieurement de soutient mécanique à ladite zone de couche active lors de la formation de la cavité creusée sous ladite zone de couche active. De préférence, le masque dur est formée d'une bicouche oxyde-nitrure. D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante donnée à titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées dans lesquelles: - la figure 1, déjà décrite, est une vue en coupe schématique des différentes couches empilées d'un substrat de type SOI; - la figure 2 illustre en vue de dessus, une zone du substrat où l'on souhaite augmenter localement l'épaisseur de la couche active selon la présente invention, avec les éléments particuliers qu'il sera nécessaire de prévoir afin de pouvoir réaliser ladite surépaisseur; -les figures 3 à 13 sont des vues en coupe illustrant les étapes successives d'un mode de réalisation selon la présente invention d'une couche SOI présentant localement une surépaisseur vers le bas, c'est-à-dire du côté de la couche d'oxyde enterrée; -les figures 14 à 16 sont des vues en coupe illustrant des étapes de préparation standards d'un substrat SOI; -la figure 17 représente une vue en coupe d'un substrat SOI préparé incluant une zone modifiée selon la présente invention. Au niveau de la zone modifiée du substrat, la couche active de silicium comprend une surépaisseur en direction de la couche isolante enterrée. La description qui va suivre va donc décrire la suite d'étapes permettant d'obtenir, au niveau d'un substrat SOI, une zone localisée dans laquelle la couche active de silicium présente une surépaisseur en direction de la couche isolante enterrée. La figure 2 illustre justement en vue de dessus une telle zone 10. Sur cette figure, apparaissent en outre les modifications structurelles qu'il conviendra d'apporter au substrat afin de pouvoir obtenir la surépaisseur souhaitée. Ces modifications comprennent notamment des tranchées d'isolation profondes 70 et des tranchées d'accès 31 à la couche d'oxyde enterrée, dont l'intérêt sera décrit plus précisément aux figures suivantes. Ainsi, les figures 3 à 6 illustrent plus particulièrement en coupe longitudinale (coupe A-A de la figure 2), les étapes successives de réalisation des tranchées d'isolation profondes. Il s'agit donc, selon la présente invention, de réaliser des tranchées d'isolation profondes ou DTI, des termes anglo-saxons Deep Trench Isolation, prévues pour délimiter en l'entourant la zone de couche active où l'on veut constituer une surépaisseur. Comme l'illustre la figure 3, on part donc d'un substrat SOI classique comprenant l'empilement suivant de couches: la couche substrat 20, par exemple de silicium, la couche d'oxyde de silicium enterrée 30 et la couche active 10 de silicium faiblement dopée, par exemple de type P. Sur la couche 10, on vient déposer, par exemple par voie chimique en phase vapeur (CVD), une couche d'oxyde 50, puis une couche de nitrure 60. La bicouche oxyde-nitrure va avantageusement servir de masque dur lors de l'étape ultérieure de gravure des tranchées d'isolation profondes, telle qu'illustrée à la figure 4, en compensant le phénomène d'érosion du masque initial en résine. A l'étape illustrée en figure 4, on réalise donc une ouverture 71 dans le substrat, entourant la zone de couche active 10 où l'on veut constituer une surépaisseur, jusqu'à rejoindre la couche substrat de silicium 20. En pratique, après une étape de lithographie des endroits concernés, on procède à une première gravure anisotrope verticale de la couche de silicium 10, puis à une deuxième gravure anisotrope verticale de la couche d'oxyde 30 jusqu'à atteindre la région de silicium 20. A l'étape illustrée en figure 5, on procède à un remplissage des tranchées créées à l'étape précédente. Ce remplissage est effectué en déposant une couche de poly-silicium 70 qui vient remplir les tranchées. La figure 6 illustre alors une étape de polissage mécano-chimique (CMP) du surplus de la couche 70 de polysilicium avec arrêt sur la couche de nitrure 60, permettant de ramener la couche 70 au niveau du masque dur oxyde-nitrure 50-60. Les tranchées d'isolation profondes ainsi remplies permettent de délimiter la zone dans laquelle on va venir par la suite retirer la portion d'oxyde enterré située sous la couche active afin d'augmenter l'épaisseur de cette dernière vers le bas. Pour ce faire, comme illustré à la figure 7, selon la coupe longitudinale, on procède tout d'abord à la formation des deux ouvertures 31 qui s'étendent jusqu'à la couche d'oxyde de silicium enterrée 30, faisant ainsi office de tranchées d'accès à cette couche enterrée 30. Ces ouvertures sont réalisées à travers les couches 60, 50 et 10 par des gravures successives de type plasma anisotropes verticales, jusqu'à rejoindre la couche d'oxyde enterrée 30. Ensuite, à l'étape illustrée à la figure 8, toujours selon une coupe longitudinale, on procède à une gravure isotrope par un produit gravant sélectivement l'oxyde de silicium, de manière à éliminer complètement la portion de couche d'oxyde de silicium enterrée 30 délimitée par les tranchées d'isolation profondes 70 et à former une cavité 32 sous la couche active 10 à l'emplacement qui était occupé par cette portion de couche. On connaît pour ce faire des procédés isotropes de gravure sélective de l'oxyde de silicium à base de chimie humide. Lors de cette étape, on voit tout l'intérêt de la présence des tranchées profondes en poly-silicium qui empêchent avantageusement la gravure isotrope de se propager latéralement dans tout l'oxyde enterré. On a donc bien défini localement une cavité sous la couche active de silicium. La figure 9, illustrant une coupe transversale (selon l'axe B-B de la figure 2) correspondant à la coupe de la figure 8, montre que la couche active 10, qui apparaît flottante à la figure 8 au-dessus de la cavité 32 précédemment créée, est en réalité maintenue dans son autre dimension selon l'axe B-B par la tri- couche oxyde-nitrure-silicium servant alors de pont . La bi-couche oxyde-nitrure a donc une double fonction. Elle sert en effet de masque dur au début du procédé lors de la réalisation des tranchées d'isolation profondes, ainsi que de soutient mécanique de la couche active de silicium lors de la réalisation de la cavité 32 formée sous la couche active. Ensuite, comme l'illustre la figure 10, à nouveau 30 selon la coupe A-A (de même que les figures suivantes), on procède à une épitaxie de silicium, de sorte à venir épaissir la couche active de silicium vers le bas en direction de la cavité 32 précédemment créée. Selon l'exemple de réalisation, on réalise une épitaxie non sélective, par dépôt chimique en phase vapeur, dopée de la même manière que la couche active de silicium. Dans une variante, on réalise une épitaxie de silicium dopée de manière inverse (épitaxie de type N selon l'exemple) par rapport au dopage de la couche active 10 de silicium. Une telle épitaxie permet de faire croître la couche active de silicium 10, de même que la couche substrat de silicium 20 au fond de la cavité 32, en conservant la continuité monocristalline de ces couches. Par contre, une couche 80 de silicium polycristallin croît au niveau des couches autres que les couches de silicium, c'est-à-dire au niveau des couches de nitrure 60 et de poly-silicium 70. On est donc parvenu à épaissir la couche active de silicium vers le bas. La surépaisseur souhaitée est facilement contrôlable lors de l'étape d'épitaxie en fonction du temps de formation par épitaxie de la couche de silicium. Compte tenu de la croissance simultanée de la couche active de silicium 10 et de la couche substrat de silicium 20 située au fond de la cavité 32, la couche active peut voir son épaisseur augmentée vers le bas de pratiquement la moitié de l'épaisseur de la couche d'oxyde enterrée préalablement retirée, sachant qu'il faut tout de même garder un espace minimum entre la couche active et le substrat pour pouvoir recréer la couche d'isolation caractéristique du SOI. En d'autres termes, il faut éviter lors de la phase d'épitaxie que les deux couches de silicium se rejoignent. Comme illustré à la figure 11, l'étape qui suit l'étape de croissance épitaxiale du silicium consiste à déposer une nouvelle couche d'oxyde 90, prévue pour venir remplir la partie de la cavité 32 non occupée sous la couche active de silicium 10 épaissie. De cette façon, on recrée une couche d'oxyde enterrée 30 sous la couche active de silicium épaissie. Ensuite, comme l'illustre la figures 12, une étape de polissage mécanochimique (CMP) est mise en oeuvre, consistant à retirer le surplus de la couche d'oxyde 90 préalablement déposée, ainsi que la couche de silicium polycristallin issue de l'étape de croissance épitaxiale. Enfin, comme illustré à la figure 13, la bicouche oxyde-nitrure 50-60 est retirée, également par voie chimique sélective. A ce stade, la suite d'étapes telles que précédemment décrites permet d'aboutir à un substrat type SOI dont l'état de surface est sensiblement plat, tout en présentant localement (délimitée par les tranchées d'isolation profondes 70) une surépaisseur de la couche active de silicium 10 du côté de la couche d'oxyde enterrée 30. Il reste alors à isoler complètement la zone ainsi modifiée du reste du substrat. En effet, si l'on se situe dans l'autre dimension du substrat suivant l'axe B-B, on s'aperçoit que la zone sur-épaissie de la couche active présente une continuité avec le reste de la couche active du substrat via les tranchées d'isolation profondes 70. On résout ce problème en débutant la suite d'étapes habituelle de préparation des tranchées d'isolation STI, mise en ouvre dans le cadre de la technologie standard CMOS SOI. Pour ce faire, comme illustré à la figure 14, on procède à nouveau au dépôt d'un masque dur formé d'une bicouche oxyde-nitrure 50-60. Ensuite, comme illustré à la figure 15, après une étape de lithographie de la zone active 10 concernée, on procède à une gravure du substrat avec arrêt sur la couche d'oxyde enterrée. Comme illustrée à la figure 16, après avoir déposé une couche d'oxyde prévue pour remplir les STI autour de la couche active épaissie, on vient retirer la surplus de cette couche d'oxyde par CMP avec arrêt sur la couche de nitrure 60. Puis, on procède à une élimination chimique du masque dur oxyde-nitrure qui recouvre la zone sur-épaissie 10. Il en découle un léger décalage en hauteur de la couche de silicium par rapport aux STI, inhérent à la technologie employé. Néanmoins, comme illustré en figure 17, le substrat obtenu au final presente une surface sensiblement plane, exception faite du léger décalage évoqué ci-dessus, avec une zone de substrat préparée localement, totalement isolée électriquement par les STI, où la couche active de silicium présente une surépaisseur côté couche d'oxyde enterrée. Cette zone sur-épaissie cohabite alors avantageusement sur un même substrat SOI avec des zones non préparées présentant une couche active de silicium standard de faible épaisseur, prévues typiquement pour accueillir des transistors MOS. La caractéristique de l'invention reposant sur des surépaisseurs locales de la couche active de silicium sans différence de topographie à la surface du substrat SOI, permet par exemple de réaliser des transistors bipolaires verticaux sur un substrat SOI tout en conservant leurs caractéristiques de fonctionnement et facilite donc grandement le déploiement des circuits BI-CMOS sur un même substrat SOI. Bien entendu, l'utilisation du substrat SOI préparé selon la présente invention ne se limite pas à la fabrication de transistors bipolaires. Un tel substrat pourrait également être utilisé par exemple pour la fabrication de transistors de puissance de type LDMOS, pour lesquels la faible épaisseur de la couche active de silicium des substrats SOI standards pose également problème. De manière générale, au niveau de la zone de substrat SOI préparée selon la présente invention, il devient alors envisageable de construire tout dispositif semi-conducteur, qui verrait sinon son comportement perturbé ou limité s'il était construit sur un substrat SOI non préparé présentant une faible épaisseur de la couche active de silicium sur toute sa surface. REVENDICATIONS 1. Substrat semi-conducteur de circuit intégré comprenant une couche active de silicium (10) séparée d'une couche substrat de silicium (20) par une couche de matériau isolant enterrée (30), caractérisé en ce que ladite couche active de silicium comprend localement au moins une surépaisseur du côté de ladite couche enterrée (30), de sorte que ledit substrat semi-conducteur comprend un état de surface plan. 2. Substrat semi-conducteur selon la revendication 1, caractérisé en ce qu'il comprend des moyens d'isolation électrique (STI) de la zone surépaissie localement de la couche active (10) par rapport au reste de ladite couche active. 3. Substrat semi-conducteur selon la revendication 1 ou 2, caractérisé en ce que ledit matériau isolant de ladite couche enterrée est de l'oxyde de silicium. 4. Circuit intégré, caractérisé en ce qu'il est réalisé sur un substrat semi-conducteur selon la revendication 1, 2 ou 3. 5. Procédé de formation d'une surépaisseur dans une couche active d'un substrat semi-conducteur de circuit intégré comprenant une couche de substrat (20) séparée de ladite couche active par une couche enterrée (30) en matériau isolant, ledit procédé étant caractérisé en ce qu'il comprend les étapes consistant à . délimiter localement une zone de ladite couche active (10) où l'épaisseur doit être augmentée en créant des tranchées d'isolation profondes (70) s'étendant à partir de la surface de ladite couche active (10) jusqu'à ladite couche de substrat (20), accéder à la portion de couche enterrée (30) située sous ladite zone délimitée de couche active (10), éliminer ladite portion de couche enterrée (30) par gravure isotrope, de façon à former une cavité (32) sous ladite zone de couche active (10), faire croître par épitaxie vers ladite cavité ainsi formée ladite zone de couche active (10), de sorte que l'épaisseur de ladite couche active se trouve augmentée vers le bas. 6. Procédé selon la revendication 5, caractérisé 20 en ce qu'on remplit le volume restant de la cavité (32) d'un matériau de type isolant. 7. Procédé selon la revendication 5 ou 6, caractérisé en ce que la couche active (10) étant une couche de silicium dopée selon un type de conductivité choisie, la croissance épitaxiale vers le bas de la couche active est réalisée par une épitaxie de silicium du même type de conductivité que ladite couche active. 8. Procédé selon la revendication 5 ou 6, caractérisé en ce que la couche active (10) étant une couche de silicium dopée selon un type de conductivité choisie, la croissance épitaxiale vers le bas de la couche active est réalisée par une épitaxie de silicium d'un type de conductivité inverse à celle de ladite couche active. 9. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la création des tranchées d'isolation profondes (70) comprend préalablement le dépôt d'un masque dur (50, 60) sur le substrat semi-conducteur, ledit masque dur servant ultérieurement de soutient mécanique à ladite zone de couche active (10) lors de la formation de la cavité (32) creusée sous ladite zone de couche active. 10. Procédé selon la revendication 9, caractérisé en ce que le masque dur (50, 60) est formée d'une bicouche oxyde-nitrure.