FR 2877515 A1 20060505 FR 0411486 A 20041028 Références 100707FR CONVERTISSEUR ANALOGIQUE NUMERIQUE DE TAILLE REDUITE L'invention concerne un convertisseur analogique numérique, du type à circuit de repliement, plus connus sous le nom anglosaxon de "folding analog to digital converter". Une réalisation d'un tel convertisseur A/N est notamment décrit dans les publications "A 400-Msample/s, 6-b CMOS folding an Interpolating ADC", IEEE Journal of solid state circuits, vol. 33, n 12, décember 1998, et "CMOS folding A/D converters with currentmode interpolation", IEEE Journal of solid-state circuits, vol 31 n 9, septembre 1996. Un des intérêts d'un convertisseur A/N à repliement est qu'il permet d'économiser des comparateurs dans sa partie analogique, par rapport à un convertisseur du type flash par exemple. Les bits de conversion de poids successifs sont obtenus par simples combinaisons analogiques, en fonction de l'appartenance de l'amplitude du signal à des intervalles définis par des courants de référence régulièrement distribués, ces intervalles étant de plus en plus faibles au fur et à mesure que les bits de conversion s'approchent du bit de poids le plus faible. Ainsi, dans un tel convertisseur, un courant IN à convertir est appliqué à l'entrée d'au moins deux circuits de repliement dont la fonction est de fournir des signaux dits "repliés" ayant une amplitude qui varie avec l'amplitude du signal IN selon une fonction périodique, généralement sinusoïdale. A partir de deux signaux repliés, un circuit d'interpolation établit un signal de même allure générale que les signaux repliés, mais de phase intermédiaire, ce qui permet d'obtenir un bit d'information supplémentaire. Des comparateurs viennent ensuite comparer le déphasage entre deux signaux Réfs: 100707FR 2 successifs, repliés ou interpolés, pour produire les bits successifs associés au signal analogique. A partir d'un circuit de repliement initial, des circuits d'interpolation mis en cascade permettent donc d'obtenir les différents bits successifs de conversion du signal analogique IN, en partant du bit de poids fort. A titre d'exemple, pour obtenir un convertisseur 6 bits, on utilise généralement quatre circuits de repliement, deux niveaux d'interpolation et huit comparateurs. Un convertisseur du type à circuit de repliement est souvent associé à un convertisseur de type flash, par exemple pour produire les bits de poids les plus forts associés au signal analogique VIN. Un convertisseur de type flash est plus rapide qu'un convertisseur à circuit de repliement, mais il est par contre beaucoup plus volumineux car il comprend un grand nombre de comparateurs. Un problème des convertisseurs connus, y compris des convertisseurs à circuit de repliement, est leur taille importante, due à la présence d'un grand nombre de comparateurs et de circuits de logique. Le but de l'invention est de fournir un convertisseur au moins aussi précis, rapide et de plus faible taille que les convertisseurs A/N connus. L'invention propose un nouveau convertisseur A/N qui n'utilise pas de circuit d'interpolation, ce qui limite le nombre de comparateurs nécessaires à sa réalisation, et donc limite en conséquence sa taille. Le convertisseur selon l'invention est un convertisseur analogique / numérique de a bits, apte à convertir un courant analogique initial en une donnée associée. Le convertisseur selon l'invention comprend a cellules 3 Réfs: 100707FR associées en série et, pour n compris entre a-1 et 0, une cellule de rang n: É compare un courant reçu d'une cellule de rang n+1 avec un courant de référence de valeur décroissante 5 avec le rang n de la cellule, É produit le résultat de la comparaison sous la forme d'un bit de donnée, et É fournit à la cellule de rang immédiatement inférieur n-1 un courant qui, en fonction du résultat de la 10 comparaison, est égal soit au courant reçu soit à un courant complémentaire du courant reçu par rapport à deux fois le courant de référence. Ainsi, dans un convertisseur selon l'invention, il n'y a pas de circuit d'interpolation, et chaque cellule compare un courant (ou son complémentaire) directement produit par la cellule de rang au dessus avec un courant de référence, comme on le verra mieux par la suite. Le nombre de comparateurs utilisés est donc limité. L'invention sera mieux comprise et d'autres caractéristiques et avantages apparaîtront à la lecture de la description qui va suivre, d'un exemple de mise en oeuvre d'un convertisseur selon l'invention. La description est à lire en relation aux dessins annexés dans lesquels: É les figures 1 et 2 sont des schémas de principe d'une cellule de base d'un convertisseur selon l'invention, É la figure 3 est un schéma de principe d'un convertisseur selon l'invention, É la figure 4 détaille un mode de réalisation d'une cellule de base d'un convertisseur selon l'invention. Un convertisseur selon l'invention comprend un ensemble de a cellules de conversion numérotées ET(a-1), ET(a-2), 4 Réfs: 100707FR ET(0) et associées en série (figure 3). Chaque cellule comprend deux entrées de courant El, E2, deux sorties de courant SC1, SC2, et deux sorties de données SD1, SD2. La cellule ET(a-1) de poids le plus fort reçoit sur ses entrées de courant El, E2 les courants I1(a), 12(a). Dans l'exemple de la figure 3, 11(a) = IN et I2(a) = INC, avec IN le courant à convertir et INC un courant complémentaire de IN par rapport à IMAX, soit INC = IMAX - 11(a). Selon le mode de réalisation choisi pour la cellule (voir les exemples figures 1, 2), on pourrait également avoir: É I1(a-1) = 12(a-1) = IN, É 11(a-1) = 12(a-1) = INC, É 11(a-1) = IN et 12(a-1) = INC ou É I1(a-1) = INC et 12(a-1) = INC Sur la figure 3, les circuits produisant les courants IN et INC sont représentés schématiquement par des sources de courants, mais peuvent être produits plus généralement par tout autre circuit. Les entrées El, E2 des autres cellules de rang ET(a-2) à ET(0) sont connectées aux sorties SC1, SC2 de la cellule de rang immédiatement au dessus, respectivement ET(a-1) à ET(l), pour recevoir les courants 11(a-1) à 11(0) et les courants 12(a-1) à 12(0) produits respectivement sur les sorties SC1, SC2 des cellules de rang immédiatement supérieur ET(a-1) à ET(1). Les flèches entre les entrées El, E2 et les sorties SC1, SC2 des cellules de la figure 3 indiquent les sens de circulation des courants 11(a-1) à I1 (0) et 12(a-1) à 12(0). Chaque cellule ET(n), pour n variant entre a-1 et 0 produit sur ses sorties de données SD1, SD2 deux bits Réfs: 100707FR 5 OUT(n) et OUTC(n) de données intermédiaires, OUTC(n) étant le complémentaire de OUT(n) . Le convertisseur comprend également un circuit de logique qui reçoit les bits de données OUT(n) et OUTC(n), pour n compris entre a-1 à 0, et qui produit la donnée recherchée DATA = D(a-1)D(a-2)...D(0), selon la relation D(n) = DC(n+l).OUT(n)+D(n+l).OUTC(n), avec n variant de a-1 à 0, S(a) = 0, avec D(n) et DC(n) le bit de rang n de la donnée DATA et DC(n) et son complémentaire. Ou, dit autrement: É si D(n+l) = 0: D(n) = OUT(n) É si D (n+l) = 1: D(n) = OUTC(n) Le fonctionnement global du convertisseur sera expliqué plus loin. Un premier schéma de principe de la cellule ET(n) de rang n est représenté sur la figure 1. Ce schéma de cellules peut être utilisé pour réaliser toutes les cellules (y compris la cellule de rang le plus élevé a-1) du convertisseur de la figure 3 si on choisit d'appliquer 11(a) = I2(a) = IN sur les entrées El, E2 de la cellule de rang le plus fort ET(a- 1) . La cellule de rang n de la figure 1 comprend quatre diodes Dl, D2, D3, D4, deux inverseurs INV1, INV2, et quatre sources de courant CS1, CS2, CS3, CS4. La diode Dl a une anode connectée à la sortie SC2 et une cathode connectée à l'entrée El, la diode D2 a une anode connectée à l'entrée El et une cathode connectée à la sortie SC1, la diode D3 a une anode connectée à la sortie SC2 et une cathode connectée à l'entrée E2, la diode D4 a une anode connectée à l'entrée E2 une cathode et connectée à la sortie SC1. 6 Réfs: 100707FR Une entrée et une sortie de l'inverseur INV1 sont connectées respectivement à l'entrée El et à la sortie SD1; une entrée et une sortie de l'inverseur INV2 sont connectées respectivement à l'entrée E2 et à la sortie SD2. Les inverseurs INV1, INV2 ont pour fonction de transformer les potentiels respectivement aux entrées El, E2, en une valeur logique 0 ou 1 selon que le dit potentiel est supérieur ou inférieur à un seuil de basculement des inverseurs. La source CS1 est connectée entre une entrée d'alimentation sur laquelle est appliqué un potentiel d'alimentation VDD et l'entrée El; la source CS2 est connectée entre l'entrée E2 et une masse du circuit; la source CS3 est connectée entre une entrée sur laquelle est appliqué le potentiel VDD et la sortie SC2; la source CS4 est connectée entre la sortie SC1 et la masse. Les sources CS1, CS2, CS3, CS4 produisent ici toutes le même courant de référence ICS(n) = IMAX/2a-n. Le courant 11(n+1) fourni par la cellule ET(n+1) est appliqué sur l'entrée El et le courant I2(n+1) fourni par la cellule ET(n+l) est appliqué sur l'entrée E2. Les courants 11(n), I2(n) sont produits par la cellule ET(n), respectivement sur les sorties SC1, SC2. Les sens de circulation des courants sont indiqués par des flèches. Enfin, les données OUT(n), OUTC(n) sont produites par la cellule ET(n) , respectivement sur les sorties SD1, SD2. Ces données permettront ensuite d'obtenir un bit de rang n de la donnée DATA recherchée. Selon la valeur des courants I1(n+1), I2(n+1) par rapport aux courants IMAX/2a-n produits par les sources CS1, CS2, les potentiels aux entrées El, E2 varient, ce qui rend passant, ou au contraire bloque les diodes Dl, D2, D3 ou Réfs: 100707FR 7 D4 et modifie en conséquence les courants I1(n), I2(n) et les données OUT(n), OUTC(n). La cellule compare ainsi les courants 11(n+l), 12(n+l) par rapport au courant de référence IMAX/2a-n et produit des résultats fonction du résultat de la comparaison: Si 11(n+ 1)=I2(n+l) > ICS1(n)=ICS2(n)=IMAX/2a-n, alors: É la diode Dl est passante, la diode D2 bloquée; É la diode D3 est bloquée, la diode D4 passante; É le courant qui circule dans la diode Dl est égal à 11(n+l) - IMAX/2a-n (le courant I1(n+l) moins le courant circulant dans la source CS1(n)), et le courant 12(n) est égal au courant produit par la source CS3(n) moins le courant circulant dans la diode Dl, soit I2(n) = IMAX/2a-n - [11(n+l) IMAX/2a-n], soit I2(n) = 2*IMAX/2a-n - I1 (n+1) . É le courant qui circule dans la diode D4 est égal à 12(n+1) - IMAX/2a-n (c'est-à-dire le courant I2(n+1) moins le courant circulant dans la source CS2(n)), et le courant 11(n) est égal au courant produit par la source CS4(n) moins le courant circulant dans la diode D4, soit 11(n) = IMAX/2a-n - [12(n+l) IMAX/2a-n], soit I1(n)= 2*IMAX/2a-n - I1(n+1). É La donnée OUT(n) produite sur la sortie SD1 est égale à 1 (car le potentiel à l'entrée El est tiré à zéro par la circulation du courant 11(n+l) supérieur au courant produit par la source CS1(n)) et la donnée OUTC(n) produite sur la sortie SD2 est égale à 0 (car le potentiel à l'entrée E2 est tiré vers VDD par la circulation du courant I2(n+1)). Si 11(n+l) =I2 (n+1) É La donnée OUT(n) produite sur la sortie SD1 est égale à 0 (car le potentiel à l'entrée El est tiré à VDD par la circulation du courant IMAX/2a-n produit par 15 la source CS1(n) qui est supérieur à I1(n+1)) et la donnée OUTC(n) produite sur la sortie SD2 est égale à 1 (potentiel sur l'entrée E2 tiré vers VDD). Si 11(n+l) = 12(n+l) = ICS1(n) = IMAX/2a-n, alors: É les diodes Dl, D2, D3, D4 sont passantes et un 20 courant quasi nul circule à travers toutes les diodes. É le courant 11(n) est égal au courant produit par la source CS4, soit 11(n) = IMAX/2a-n É le courant I2(n) est égal au courant produit par la 25 source CS3, soit 12(n) = IMAX/2a-n. É La donnée OUT(n) produite sur la sortie SD1 est égale à 1 ou 0 et la donnée OUTC(n) produite sur la sortie SD2 est égale à 0 ou 1 (valeur indéterminée). On remarquera que si les courants I1(n+l) et 12(n+1) sont identiques et si toute les cellules sont identiques à celle de la figure 1, alors les courants 11(n) et 12(n) sont identiques, quelle que soit leur valeur. En particulier, si on choisit d'appliquer I1(a-1) = 12(a-1) sur la cellule de rang le plus élevé, alors toute cellule ET(n) produit des courants 11(n) = 12(n), quel que soit 9 Réfs: 100707FR le rang n de la cellule. Seul les sens de circulation des courants Il, 12 sont différents (cf figure 1). Un deuxième schéma de principe de la cellule ET (n) de 5 rang n est représenté sur la figure 2. La cellule de la figure 2 se distingue de la cellule de la figure 1 uniquement par les points suivants: É la source CS2(n) est connectée entre une entrée d'alimentation sur laquelle est appliqué le potentiel VDD et l'entrée E2(n), et non plus entre l'entrée E2(n) et la masse, la source CS2 produit le même courant IMAX/2a-n que précédemment É un courant 12 (n+1) = 2*IMAX/2a-n - 11(n+l) est fourni à l'entrée E2, entrant dans la cellule ET(n) La cellule de la figure 2 fonctionne de la même manière que la cellule de la figure 1, et elle produit en sortie les mêmes valeurs de courant 11(n), I2 (n) (avec 11(n) = 12 (n) comme précédemment) et les mêmes valeurs de données OUT(n), OUTN(n). Ce schéma de cellules peut être utilisé par exemple pour réaliser la cellule ET(a-1) de rang le plus élevé, en appliquant sur ses entrées: É le courant IN à convertir sur son entrée El, É le courant INC = IMAX - IN sur son entrée E2 Ce schéma de cellule pourrait également être utilisé pour réaliser toutes les cellules du convertisseur, à condition toutefois d'appliquer sur l'entrée E2 de chaque cellule le courant approprié, en l'espèce I2(n+1) = IMAX/2a-n - I1(n+1), ce qui suppose d'insérer entre la sortie SC1 de la cellule de rang n+1 et l'entrée El de la cellule de rang n un circuit approprié pour produire le courant 12(n+1). Réfs: 100707FR En comparant les cellules des figures 1 et 2, on comprend aisément que d'autres cellules, de même fonction et produisant les mêmes courants et les mêmes données peuvent être obtenues, en apportant à la cellule de la figure 1 ou à la cellule de la figure 2 les modifications suivantes: É la source CS1 (produisant le courant IMAX/2a-n) est connectée entre une entrée d'alimentation sur laquelle 10 est appliqué le potentiel VDD et l'entrée El(n), et non plus entre l'entrée E1(n) et la masse, É on fournit un courant 11(n+l) = 2*IMAX/2a-n - 12(n+1) à l'entrée El, sortant de la cellule ET(n). Le fonctionnement global du convertisseur de la figure 3 est le suivant. Sur les entrées El, E2 de la cellule ET(a-1) de rang n = a-1 le plus élevé est appliqué le courant analogique IN à convertir. Le sens des courants est précisé sur la figure 3. La cellule compare le courant IN au courant IMAX/2a-(a-l) = IMAX/2 via les diodes Dl, D2, D3, D4, produit les données OUT(a-1), OUTC(a-1) et fournit les courants 11(a-1), I2(a-1) à la cellule de rang a-2, avec: É si IN > IMAX/2: OUT(a-1) = 1, OUTN(a-1) = 0, I1(a-1) = 12 (a-1) = IMAX - IN; É si IN IMAX/2a-n: OUT (n) = 1, OUTN(n) = 0, 11(n) = 12 (n) = 2*IMAX/2a-n - 11(n+l); É si I1(n+1) = 12 (n+1) La donnée OUT n'est pas tout-à-fait égale à la valeur numérique DATA recherchée du courant IN. Ceci est dû au fait que, dans chaque cellule, on compare soit le courant soit son complémentaire, en fonction des courants fournis par la cellule de rang immédiatement supérieur. Les bits de la donnée DATA sont fournis un à un par le circuit de logique, selon la relation D(n) = DC(n+1).OUT(n)+D(n+l).OUTC(n), avec n variant de a-1 à 0, D(a) = 0, avec D(n) le bit de rang n de la donnée DATA et DC(n) son complémentaire. Ou, dit autrement: É si D (n+l) = 0: D(n) = OUT(n) É si D (n+l) = 1: D(n) = OUTC(n) On considère dans un exemple numérique illustratif un convertisseur de 4 bits, convertissant un courant analogique d'entrée IN de 12 pA en une donnée numérique associée de a = 4 bits que l'on peut écrire sous la forme DATA = D(3)D(2)D(2)D(1)D(0). Le convertisseur permet de convertir des courants IN d'amplitude variant entre 0 et IMAX - 1, la valeur IMAX correspondant à 2a = 16 pA. La cellule de rang n = a-1 = 3 reçoit le courant 11(n+1=4) = IN = 12 pA; comme I1 (4) > IMAX/2 (a-n) IMAX/2 (4-3) = 8UA alors: Réfs: 100707FR 12 É OUT(n=3) = 1 É I1(n=3) = I2(3) = 2*IMAX/2(4-3) - 11(4) = 16-12 = 4 pA La cellule de rang n = 2 reçoit le courant 11(n+1=3) = 4 pA; comme I1(3) = 4 pA = IMAX/2(4-2) = 4 pA alors: 5 É OUT(n=2) = 1 ou 0 É I1(n=2) = 12(2) = 4 pA La cellule de rang n = 1 reçoit le courant 11(n+ 1=2) = 4 pA; comme 11 (2) > IMAX/2 (4-1) = 2 pA alors: É OUT(n=1) = 1 et É I1(n=1) = 2*IMAX/2(4-1) - I1(2) = 4-4 = 0 pA La cellule de rang n = 0 reçoit le courant I1(n+1=1) = 0 pA; comme 11(1) É si OUT(2) = 1, D = D(3)D(2)D(1)D(0) = 1 0 1 1 25 É si OUT(2) = 0, D = D(3)D(2)D(1)D(0) = 1 1 0 0 soit, en valeur décimale: É si OUT(2) = 1: D = 11 É si OUT(2) = 0: D = 12 On note ici une incertitude sur la valeur de D, selon la valeur de OUT(2), mais cette incertitude n'est pas très importante car elle porte uniquement sur le chiffre de Réfs: 100707FR 13 poids le plus faible de la donnée D. De plus, cette incertitude n'est pas plus importante que pour les convertisseurs de l'art antérieur. Cette incertitude correspond en pratique à l'incertitude du convertisseur. La figure 4 détaille un mode de réalisation d'une cellule de rang ET(n) conforme à celle de la figure 1, et détaille notamment la réalisation des diodes et des sources de courant utilisées. Les sources de courant CS1, CS2, CS3, CS4 sont réalisés selon des schémas connus de type miroir avec cas code régulée qui présente l'avantage de ne pas perturber l'étage suivant. Chaque source CS1, CS2, CS3, CS4 comprend deux branches de circuit; la première branche comprend une source de courant idéale produisant un courant IB et un transistor TA associés en série entre une entrée sur laquelle est appliqué le potentiel VDD et la masse; la deuxième branche comprend deux transistors TB, TC en série. Dans chaque source CS1, CS2, CS3, CS4, le courant IB, la taille, le type et les potentiels de polarisation des transistors TA, TB, TC sont choisis de sorte que le transistor TB soit toujours passant et que le courant qui le traverse soit égal à IMAX/2a-n, n étant le rang de la cellule considérée. La 2ème branche de la source CS1 est connectée entre une entrée sur laquelle est appliqué VDD et l'entrée El de la cellule; la 2ème branche de la source CS2 est connectée entre l'entrée E2 de la cellule et la masse. Le courant circulant dans les transistors TC des sources CS1, CS2 est égal au courant circulant dans le transistor TB voisin, c'est-à-dire IMAX/2a-n. Pour les sources CS3, CS4, le point commun des transistors TB, TC est connecté aux sorties de courant, respectivement SC1, SC2, de la Réfs: 100707FR 14 cellule, de sorte que le courant qui circule dans le transistor TC des sources CS3, CS4 est égal respectivement à 11(n), I2(n). La diode Dl est réalisée par un transistor Ti de type N et la diode D2 est réalisée par un transistor T2 de type P; Ti et T2 sont connectés en série entre la sortie SC2 et la sortie SC1 de la cellule, leur source commune étant connectée à l'entrée El de la cellule. L'inverseur INV1 a son entrée connectée à l'entrée El et sa sortie connectée à la grille commune des transistors Ti, T2. Ainsi, en fonction du potentiel sur l'entrée El par rapport à un seuil de basculement de l'inverseur INV1 (et donc en fonction de la valeur du courant 11(n+l) par rapport au courant IMAX/2a-n fourni par la source CS1), l'inverseur INV1 rend passant l'un des transistors Tl, T2 et bloque l'autre: les transistors T1, T2 fonctionnent ainsi en diode. La sortie de l'inverseur INV1 forme par ailleurs la sortie SC1 de la cellule. La diode D3 est réalisée par un transistor T3 de type N et la diode D4 est réalisée par un transistor T4 de type P. T3 et T4 sont connectés en série entre la sortie SC2 et la sortie SC1 de la cellule, leur source commune étant connectée à l'entrée E2 de la cellule. Un comparateur COMP a une entrée positive sur laquelle est appliqué un potentiel de référence VA, une entrée négative connectée à l'entrée E2 et une sortie connectée d'une part à la grille commune des transistors T3, T4 et d'autre part à l'entrée de l'inverseur INV2 dont la sortie forme la sortie de données SD2 de la cellule. Ainsi, en fonction du potentiel sur l'entrée E2 par rapport au potentiel VA (et donc en fonction de la valeur du courant I2(n+1) par rapport au courant IMAX/2n fourni par la source CS1), le comparateur COMP rend passant l'un des transistors T3, T4 Réfs: 100707FR et bloque l'autre. les transistors T3, T4 fonctionnent ainsi en diode. La sortie de l'inverseur INV2 forme la sortie SD2 de la cellule. On notera bien sûr la similitude fonctionnelle entre d'une part l'ensemble formé par les transistors Ti, T2 et l'inverseur INV1 et d'autre part les transistors T3, T4, le comparateur COMP et l'inverseur INV2, pour en déduire immédiatement qu'il est possible de: É supprimer le comparateur COMP, de connecter l'entrée de l'inverseur INV2 directement à l'entrée E2, et de connecter la sortie de INV2 sur la grille commune de T3, T4, ou É insérer un comparateur entre l'entrée El et l'inverseur INV1. Utiliser un comparateur permet de réaliser une comparaison plus précise par rapport à un potentiel de référence stable qu'avec un simple inverseur avec lequel la comparaison est réalisée par rapport à un seuil de basculement de l'inverseur susceptible de se décaler en fonction de variations de son environnement (variation de température, etc.). Réfs: 100707FR 16 REVENDICATIONS 1. Convertisseur analogique / numérique de a bits, pour convertir un courant analogique initial (IN) en une donnée associée (DATA), caractérisé en ce que le convertisseur comprend a cellules associées en série et en ce que, pour n compris entre a-1 et 0, une cellule de rang n: É compare un courant (I1(n+1)) reçu d'une cellule de rang n+l avec un courant de référence (IMAX/2a-n) de valeur décroissante avec le rang n de la cellule, É produit le résultat de la comparaison sous la forme d'un bit de donnée (OUT(n), OUTC(n)), et É fournit à la cellule {ET(n-1)) de rang immédiatement inférieur n-1 un courant qui, en fonction du résultat de la comparaison, est égal soit au courant reçu (I1 (n)) soit à un courant complémentaire (2*IMAX/2a-n - I1(n)) du courant reçu par rapport à deux fois le courant de référence. 2. Convertisseur selon la revendication 1, comprenant également un circuit de logique pour produire successivement les bits de la donnée associée (DATA) à partir des bits de données (OUT(a-1), ..., OUT(0)) produits par les a cellules, un bit (D(n)) de rang n de la donnée associée (DATA) étant égal: É au bit de donnée (OUT(n)) produit par la cellule de rang n si le bit de rang n+l de la donnée associée (D(n+1)) est égal à une première valeur ("0"), ou É à la valeur complémentaire (OUTC(n)) du bit de donnée produit par la cellule de rang n si le bit de rang n+l 30 de la donnée associée (D(n+l)) est égal à une deuxième valeur ("1" ). Réfs: 100707FR 17 3. Convertisseur selon la revendication 1 ou 2, dans lequel une cellule de rang n comprend: É une première diode (Dl) connectée entre une première sortie de courant (SC2) et une première entrée (El), une deuxième diode (D2) connectée entre la première entrée et une deuxième sortie de courant (SC1), une troisième diode (D3) connectée entre la première sortie de courant (SC2) et une deuxième entrée (E2), et une quatrième diode (D4) connectée entre la deuxième entrée (E2 et la deuxième sortie de courant (SC1), la première entrée (El) et la deuxième entrée (E2) de la cellule de rang n étant connectées respectivement à la première sortie de courant (SC1) et à la deuxième sortie de courant (SC2) de la cellule de rang n+1, la première sortie de courant et la deuxième sortie de courant de la cellule de rang n étant connectées respectivement à la première entrée et à la deuxième entrée de la cellule de rang n-1, É quatre sources de courants produisant chacune le courant de référence et connectées entre d'une part, la première entrée, la première sortie de courant, la deuxième entrée ou la deuxième sortie de courant de la cellule de rang n, et d'autre part une borne d'alimentation (VDD ou masse) . 4. Convertisseur selon la revendication 3, comprenant également un circuit de comparaison (INV1, INV2) pour comparer le courant reçu sur la première entrée avec le courant de référence et produire le résultat de la comparaison sur une sortie de données. 5. Convertisseur selon la revendication 4, dans lequel le circuit de comparaison est un inverseur (INV1, INV2) connecté entre la première entrée (El) et une sortie de données (SD1) de la cellule. 18 Réfs: 100707FR 6. Convertisseur selon la revendication 4, dans lequel le circuit de comparaison comprend un comparateur dont une première entrée (-) est connectée à la première entrée (El) de la cellule, un potentiel de référence (VA) étant appliqué sur une deuxième entrée (+) du comparateur.