FR 2880217 A1 20060630 FR 0510941 A 20051026 MONTAGE A MODE DE SECURITE ET A MODE D'ECONOMIE D'ENERGIE L'invention concerne un montage ayant des noeuds complémentaires d'entrée de données pour la réception d'un signal de données double rail et des noeuds complémentaires de sortie de données pour l'émission d'un signal de données double rail. L'invention concerne, en outre, un procédé pour faire fonctionner un montage double rail. La technique de circuit dite double rail, dénommée aussi technique de circuit à sortie complémentaire, est une structure améliorée du point de vue de la sécurité de montages, notamment de dispositifs informatiques. Habituellement, les circuits sont réalisés dans ce que l'on appelle la "technique de circuit à rail unique".. Les logiques combinatoires sont constituées de façon microélectronique, de façon à ce que chaque bit de l'information à traiter soit représenté physiquement par exactement un noeud électrique. Des logiques combinatoires de ce genre sont relativement peu sûres vis-à-vis de ce que l'on appelle l'analyse différentielle du profil du courant qui est appliquée souvent lors d'une tentative d'accès d'un tiers, qui n'y est pas autorisé, à des informations secrètes. L'analyse différentielle du profil du courant, connue en anglais sous le nom de Differential Power Analysis (DPA), est l'un des procédés les plus importants de piratage, par exemple de cartes à puce, pour des applications de sécurité. Pour un programme donné ou pour un algorithme donné, on évalue par des méthodes statistiques des profils de courant mesurés de la carte à puce ou leur intégrale de charge calculée sur une période d'horloge ou sur plusieurs périodes d'horloge, avec la possibilité pour une pluralité de réalisations de programmes de tirer des conclusions sur les informations à protéger à partir de la corrélation d'une variation systématique des données et de l'intégrale de charge respective. Une possibilité de rendre au moins sensiblement plus difficiles des attaques par DPA consiste à n'échanger ou à ne transmettre que d'une manière chiffrée, pour autant que cela est possible, des données entre des sous-systèmes d'un circuit intégré. Un système cryptographique approprié à cet effet est ce que l'on appelle le chiffrement One-Time-Pad. Des clés obtenues à partir de suites aléatoires sont combinées bit par bit à des textes à transmettre par une liaison logique OU EXCLUSIF. Pour le déchiffrage, on effectue à nouveau une liaison logique OU EXCLUSIF. Pour le système cryptographique One-Time-Pad, il est important que chaque suit de clés ne soit utilisée qu'une fois pour le chiffrement et le déchiffrement car sinon on peut déterminer des informations sur des textes en clair par des méthodes statistiques. Ce "calcul chiffré" dans la technique de circuit à rail unique exige toutefois un très grand coût de circuit et ainsi de surface, ainsi qu'un besoin d'énergie plus élevé en conséquence. Pour éviter la nécessité du chiffrement, on utilise la technique de circuit double rail. Il suit de ce qui a été dit ci-dessus, sur l'analyse différentielle de profil du courant, que les composants de montage présents dans un circuit intégré devraient être conçus, dans le cas idéal, pour se protéger d'attaques par DPA, de façon à fournir toujours le même profil de courant, indépendamment des données à traiter. Mais cela n'est sûrement pas le cas dans la mise en oeuvre du rail unique, car la variation dans le temps des états d'une intégrale, associée à un montage, est une fonction des noeuds ou des capacités électriques qui sont rechargés électriquement et dépend donc beaucoup des variations dans le temps des données à traiter. Dans la technique de circuit double rail, on représente, contrairement à la technique de circuit à rail unique habituelle, chaque bit par deux noeuds k et kq, un bit à transmettre ayant une valeur logique valable si k correspond à la valeur b logique vraie de ce bit et kq à la valeur inversée bn = non (b). Si donc il faut transmettre la valeur b = 1, cela s'effectue par "1" dans le noeud k. Mais en même temps, la valeur "0" est transmise au noeud kq, de sorte que dans l'ensemble il est transmis donc à la fois un "1" et un "0". Lorsqu'il faut transmettre la valeur b = 0, il s'effectue simultanément une transmission de la valeur "1" sur le noeud kq. Dans les deux cas, on transmet donc un "1" et un "0". Si l'on suppose une équivalence physique des noeuds k et kq, on ne peut plus reconnaître maintenant au moyen d'une analyse différentielle du profil du courant s'il a été transmis comme donnée un "1" ou un "0". Mais cela ne vaut que si, en fait, a lieu pour chaque donnée transmise une inversion du signal et si donc l'information "1" et l'information "0" alternent. Si l'on transmet plusieurs données identiques les unes après les autres, les propriétés de résistance au piratage par analyse différentielle du profil du courant deviennent moins bonnes. L'invariance souhaitée des intégrales de charge n'est alors obtenue que par le fait d'insérer entre deux états ayant des valeurs (b, bn) = (1,0) ou (0,1) logiques valables ce que l'on appelle un état de précharge, dénommé aussi en anglais Precharge, pour lequel tant k qu'également kq sont chargés au même potentiel électrique et prennent donc des valeurs (1,1) ou (0,0) qui ne sont pas valables logiquement. Pour l'état (1,1) de précharge, on pourrait donc prévoir une suite d'états de la manière suivante: (1,1) (0,1) -+ (1,1) (1,0) -> (1,1) - > (1,0) > (1,1) --> (0,1) - . Pour chaque suite de signes de ce genre quelconque, on a que pour chaque transition (1,1) -> (b, bn) exactement un noeud passe de "1" à "0" et pour tous les (b, bn) - (1,1) exactement un noeud passe de "0" à "1", indépendamment de la valeur b valable logiquement du bit d'état en question. Il en va de même pour des suites d'états ayant l'état (0,0) de précharge. Il s'ensuit que les intégrales de charge correspondant à ces suites d'états sont indépendantes de la séquence (b, bn) des valeurs valables logiquement si l'on prend soin que les noeuds k et kq aient les mêmes capacités électriques. Le profil de courant d'un trajet de données ainsi mis en oeuvre ne dépend donc pas des variations dans le temps des données à traiter et résiste ainsi à l'analyse différentielle du profil du courant. Un exemple d'une mise en oeuvre double rail d'un composant de circuit est connu par le DE 102 02 726 Al. Le circuit intégré qui y est protégé est un registre dans un trajet de données. Le montage proposé est constitué d'une manière conséquente en technique double rail et forme donc un registre neutre du point de vue de la charge. Ce qui pose problème dans la réalisation de composants de ce type de la technique de circuit double rail est qu'il se produit une conversion d'énergie nettement plus grande. La présente invention vise un dispositif informatique qui, d'une part, est sûr à vis-à-vis des attaques par DPA et qui, d'autre part, a une petite conversion d'énergie. On cherche, en outre, à indiquer un procédé par lequel on peut faire fonctionner un composant de circuit double rail d'une manière efficace du point de vue de l'énergie. On y parvient par un montage du type mentionné au début du présent mémoire qui est caractérisé en ce qu'un commutateur de liaison qui peut être commandé est relié à des noeuds complémentaires de données et permet de relier entre eux à basse valeur ohmique les noeuds complémentaires de données, il est prévu une unité de commande de production d'un premier signal de commande pour le commutateur de liaison et le montage est conçu pour fonctionner dans deux modes de fonctionnement, dans un premier mode d'économie d'énergie, le commutateur de liaison est commandé à grande valeur ohmique par l'unité de commande et dans un mode de sécurité, le commutateur de liaison est commandé à petite valeur ohmique par l'unité de commande lorsque le potentiel des noeuds complémentaires de données doit être égalisé. On y parvient également par un procédé pour faire fonctionner un montage double rail, caractérisé en ce que l'on peut faire fonctionner le montage double rail en alternance dans un mode de sécurité ou dans un mode d'économie d'énergie, dans lequel lors du fonctionnement dans le mode de sécurité, deux noeuds complémentaires de données sont reliés lorsque, dans le mode de sécurité, le potentiel des noeuds de données doit être égalisé. Tant dans le montage suivant l'invention que dans le procédé suivant l'invention, on tire parti du fait que des signaux double rail valables conduisent sur une ligne un "1" logique et sur la ligne complémentaire un "0" logique. Lorsque deux noeuds complémentaires de données sont reliés l'un à l'autre, le potentiel sur le noeud de données qui se trouvait auparavant sur "1" est ramené au potentiel de référence qui correspond à un "0" logique. Pour la liaison des deux noeuds de données, il ne faut qu'un seul commutateur qui peut être commandé, de préférence un transistor, de sorte que le montage suivant l'invention est d'une construction très simple. Pour commander le commutateur qui peut l'être, il faut un signal de commande qui peut être déjà mis à disposition par une unité de commande nécessaire de toute façon pour produire d'autres signaux de commande. La dépense nécessaire à cet effet est donc petite. Dans un mode de réalisation avantageux du montage suivant l'invention, les noeuds de données auxquels le commutateur de liaison est relié sont disposés du côté de la sortie, tel que considéré dans le sens du flux de données. Dans un mode de réalisation préféré, le montage comprend un élément de mémoire qui est désigné aussi par verrou. Les verrous trouvent de multiples applications dans des montages électriques pour mémoriser intermédiairement des signaux. Pour la commande d'opérations d'écriture dans le verrou, il est avantageux de monter, en amont de l'élément de mémoire, ce que l'on appelle des transistors passe-grille qui sont commandés par un deuxième signal de commande produit par l'unité de commande pour séparer des entrées de données de l'élément de mémoire d'entrées de données du montage. Pour écrire une donnée dans le verrou, on branche les transistors passe-grille à petite valeur ohmique. Après que l'élément de mémoire a pris son état correspondant à la donnée d'entrée, on peut remettre les transistors passe-grille à une grande valeur ohmique. L'élément de mémoire retient ainsi la donnée écrite. Dans un mode de réalisation peu coûteux, l'élément de mémoire est formé de deux inverseurs de mémoire. Pour le découplage de l'élément de mémoire de montages en aval ou en amont, on peut prévoir des inverseurs de sortie ou des inverseurs d'entrée. Pour empêcher des courants transversaux, il est bon de relier les bornes du côté de la tension d'alimentation de l'inverseur de sortie ou de l'inverseur d'entrée à un transistor de séparation, de manière à pouvoir effectuer une séparation des inverseurs d'un noeud d'application d'une tension d'alimentation lorsque les noeuds complémentaires de données sont reliés par le commutateur de liaison. Dans un autre mode de réalisation avantageux d'un montage suivant l'invention ayant un verrou, celui-ci est constitué en logique passetransistor, l'entrée du montage pouvant donc être reliée directement à la sortie. A cet effet, on utilise une variante de circuit de découplage qui est disposée, considérée dans le sens du flux de données, en amont de l'élément de mémoire. II est prévu dans ce cas, comme dans le mode de réalisation avantageux mentionné ci-dessus, un premier et un deuxième transistor passe-grille pour séparer les entrées de données de l'élément de mémoire de noeuds complémentaires de données qui peuvent être reliés par un commutateur pouvant être commandé suivant l'invention. Il est prévu, en outre, un troisième et un quatrième transistor passe-grille qui sont disposés dans le sens du flux des données, en amont du premier et du deuxième transistor passe- grille, et qui servent à séparer les noeuds complémentaires de données des entrées de données du montage qui leur sont associées. Il est prévu, en outre, deux transistors par lesquels les deux noeuds complémentaires de données peuvent être reliés respectivement à un noeud de potentiel de référence. Les bornes de grille de ces transistors sont reliées respectivement au noeud d'entrée qui est associé à l'autre noeud de données. Un montage de ce genre est particulièrement avantageux parce que, pour sa réalisation, on peut, indépendamment des transistors des inverseurs de mémoire, utiliser exclusivement des transistors à canal n, de sorte que dans l'ensemble on obtient un montage prenant très peu de place. Le montage double rail suivant l'invention peut être perfectionné en utilisant comme état de précharge non pas un "1" ou "0" correspondant à un niveau de signal haut ou bas, mais en produisant un état de compensation de potentiel dans lequel le potentiel sur les deux noeuds complémentaires est le même et se trouve dans une plage intermédiaire entre un niveau de signal haut et un niveau de signal bas. Les propriétés de fonctionnement de montages double rail dans lesquels on utilise un niveau de signal haut ou un niveau de signal bas comme potentiel de précharge ne sont pas toujours les meilleures. Cela est notamment le cas lorsque l'on utilise en plus ce que l'on appelle une logique passe-grille. Dans celle-ci, une entrée du montage est reliée à une sortie du montage par un commutateur, des fonctions logiques étant mises en oeuvre. Dans le sens du flux du signal en aval du transistor, le niveau de signal haut complet n'est pas atteint, mais la tension ne s'élève que jusqu'à environ Uein-VTN, Uein étant la tension du signal à l'entrée du montage et VTN la tension de seuil du transistor utilisé. Un rafraîchissement du signal pour émettre un "1" logique ayant le niveau complet de tension d'alimentation est en conséquence souvent nécessaire à la sortie du montage. Lors d'un changement du signal, il peut se produire une situation de concurrence sur les noeuds qui y participent. Un noeud qui était, par exemple, d'abord au niveau de signal haut doit être déchargé au niveau de signal bas. Cela s'effectue, en règle générale, par un transistor à canal n ou par plusieurs transistors à canal n montés en série. Mais il y a en même temps un montage pour tirer un potentiel de noeud pour le rafraîchissement du signal au plein potentiel de la tension d'alimentation. Ces transistors fonctionnent en opposition lors d'un changement de signal, ce qui entraîne le passage de courants transversaux. Ceci provoque une augmentation significative de la conversion d'énergie dans le montage. Du point de vue fonctionnel, pose en outre problème le fait que cela peut donner un comportement de commutation incontrôlé de transistors, notamment lorsque le trajet de décharge comporte plusieurs transistors montés en série. Il peut ainsi se produire des retards de commutation et, dans le pire des cas, un fonctionnement complètement défectueux du montage. On peut diminuer la consommation d'énergie et assurer en même temps une aptitude à fonctionner fiable si l'état de compensation de potentiel mentionné ci-dessus est produit dans la phase de précharge. Il faut prévoir à cet effet un moyen de production d'un état de compensation de potentiel. Par l'utilisation des niveaux de signal, de sorte que ceux-ci se trouvent dans la plage intermédiaire mentionnée, on obtient en même temps plusieurs effets. Le potentiel sur les noeuds de sortie de données se trouve dans une plage dans laquelle se trouvent aussi les seuils de commutation des transistors pour le rafraîchissement du signal. Par un petit abaissement du potentiel sur l'un des noeuds de sortie de données, un basculement de l'état de commutation peut être provoqué, de sorte que l'on n'essaie plus de tirer la tension vers un potentiel supérieur de tension d'alimentation. La situation de concurrence décrite ci-dessus entre un transistor de décharge et un transistor de rafraîchissement de la tension ne se produit plus ou ne se produit que très brièvement. Des courants transversaux sont ainsi évités, de sorte que l'on économie efficacement de l'énergie. On empêche en même temps que des transistors ne commutent d'une manière non fiable, si bien qu'on finit par améliorer aussi l'aptitude à fonctionner du montage. La plage intermédiaire se trouve, pour une tension d'alimentation de 1,5 V, de préférence entre 0,9 V et 1,1 V. La limite supérieure est déterminée par la tension d'alimentation moins la tension de seuil des transistors utilisés de, par exemple, 0,5 V. Pour une tension d'alimentation de 1,2 V, la plage intermédiaire est comprise de préférence entre 0,6 V et 0,8 V. On obtient un avantage supplémentaire par le fait que la commutation des transistors peut s'effectuer sensiblement plus rapidement puisqu'il faut transporter moins de charge. Cela se traduit par un avantage de vitesse dans le traitement des données. La compensation de potentiel s'effectue avantageusement par un transistor de liaison qui est monté entre les noeuds complémentaires de sortie de données et qui peut être commandé par un signal de commande. Si l'on commande d'une manière adéquate le transistor de liaison, les noeuds complémentaires de sortie de données sont reliés à petite valeur ohmique à l'état de concentration du potentiel. Pour régler le potentiel des noeuds complémentaires de sortie de données dans la plage intermédiaire mentionnée, il est prévu avantageusement deux transistors à canal p rétrocouplés dont les bornes de source sont reliées respectivement à une borne de tension d'alimentation qui est au potentiel supérieur de la tension d'alimentation, tandis que les bornes de drain sont reliées respectivement à l'un des noeuds complémentaires de sortie de données et que leurs bornes de grille sont reliées respectivement à la borne de drain de l'autre transistor pour la réalisation du rétrocouplage. D'une manière avantageuse, on assure ainsi, d'une part, à l'état de compensation de potentiel, la fixation du potentiel des noeuds de sortie de données dans la plage intermédiaire et, en même temps, dans une phase d'évaluation, qu'un signal haut est "rafraîchi", c'est-à-dire qu'il est mis sur le plein potentiel de la tension d'alimentation. Un autre perfectionnement avantageux de l'invention est obtenu par le fait que des unités de traitement du signal, comme par exemple des portes OU EXCLUSIF ou des multiplexeurs, peuvent être commandées également par des signaux de commande double rail. Dans un mode de réalisation peu coûteux, on peut ajouter des phases de précharge éventuelles dans les signaux de commande. Il est ainsi possible de faire fonctionner différemment cette partie élargie du montage dans le mode de sécurité ou dans le mode d'économie d'énergie, de sorte que tout le montage peut fonctionner dans le mode de fonctionnement dit mode de sécurité. Les phases de précharge sont rassemblées dans le temps avec l'état de compensation de potentiel, de sorte que l'on a vers l'extérieur la même fonctionnalité, mais la consommation de courant du montage est indépendante des données traitées. Dans la mesure où l'on utilise un multiplexeur, il est avantageux que les signaux de commande qui y sont utilisés, donc les signaux de sélection, aient le même niveau de signal pendant l'état de compensation de potentiel. Cela est certes un signal de commande qui n'est pas valable puisqu'ainsi toutes les sources de données devraient être sélectionnées, ce qui toutefois est sans importance puisque de toute façon, en raison de la liaison à petite valeur ohmique des noeuds de sortie de données, il est émis à la sortie un signal qui n'est pas valable. Dans le mode de fonctionnement dit mode d'économie de courant, il n'est en revanche pas nécessaire de prévoir des phases de précharge pour les signaux de commande. Cela est tout au plus nécessaire lorsque la fonction du montage en est déterminée. C'est le cas, par exemple, lorsqu'au lieu d'un transistor de liaison, comme proposé ci-dessus dans un mode de réalisation avantageux de l'invention, une unité de traitement du signal montée en amont des noeuds de sortie de données est telle qu'il peut être produit dans celle-ci également une liaison à petite valeur ohmique entre les noeuds de sortie de données. Il peut être nécessaire, dans ce cas, de commander cette unité de traitement du signal par un signal de précharge pour produire l'état de compensation de potentiel dans lequel la liaison à petite valeur ohmique est nécessaire pour adapter les potentiels aux noeuds complémentaires de sortie de données. De préférence, le montage suivant l'invention présente les caractéristiques suivantes: les noeuds complémentaires de données auxquels le commutateur de liaison est relié sont disposés du côté de la sortie, tel que considéré dans le sens du flux de données. 10 15 20 - les noeuds complémentaires de données auxquels le commutateur de liaison est relié sont disposés du côté de l'entrée, tel que considéré dans le sens du flux de données. - le montage comprend un élément de mémoire. - l'élément de mémoire a deux inverseurs de mémoire, en aval desquels sont montés deux inverseurs de sortie pour découpler l'élément de mémoire des sorties de données. - le commutateur de liaison est monté en aval des inverseurs de sortie. - il est monté, en amont dans le sens du flux des données de l'élément de mémoire, des transistors passe-grille qui sont commandés par un deuxième signal de commande produit par l'unité de commande pour séparer des entrées de données de l'élément de mémoire d'entrées de données du montage. - les bornes du côté de la tension d'alimentation des inverseurs de sortie sont reliées à un transistor de séparation commandé par le premier signal de commande pour la séparation des inverseurs de sortie de noeuds auxquels est appliquée une tension d'alimentation. - l'élément de mémoire a deux inverseurs de mémoire en amont desquels sont montés deux inverseurs d'entrée pour découpler l'élément de mémoire des entrées de données. - le commutateur de liaison est monté en aval des inverseurs d'entrée. - il est monté, dans le sens du flux des données en amont de l'élément de mémoire, des transistors passe-grille qui sont commandés par un deuxième signal de commande produit par l'unité de commande pour séparer des entrées de données de l'élément de mémoire de sorties de données des inverseurs 30 d'entrée. - les bornes du côté de la tension d'alimentation des inverseurs d'entrée sont reliées à un transistor de séparation commandé par le premier signal de commande pour séparer les inverseurs d'entrée d'un noeud appliquant une tension 20 d'alimentation. - l'élément de mémoire a deux inverseurs de mémoire en amont desquels est monté un circuit de découplage, celui-ci comprenant. - un premier et un deuxième transistor passe- grille qui sont commandés par un deuxième signal de commande pour séparer les entrées de données de l'élément de mémoire des noeuds complémentaires de données, - un troisième et un quatrième transistor passe-10 grille qui sont montés dans le sens du flux de données en amont du premier et du deuxième transistor passe-grille et qui sont commandés par un troisième signal de commande pour séparer les noeuds complémentaires de données d'entrées de données du montage qui leur sont associées, - deux transistors par lesquels les deux noeuds complémentaires de données peuvent être reliés respectivement à un noeud de potentiel de référence, les bornes de grille étant reliées respectivement à l'entrée de données qui est associée à l'autre noeud de données. - il est prévu des moyens de production d'un état de compensation de potentiel dans lequel les potentiels sur les noeuds complémentaires de sorties de données sont égaux et se trouvent dans une plage intermédiaire entre un niveau de signal haut et un niveau de signal bas. - la limite supérieure de la plage intermédiaire est plus basse d'au moins une tension de seuil de transistor à canal p qu'un potentiel supérieur de tension d'alimentation. - la limite inférieure de la plage intermédiaire est au-dessus au moins d'une tension de seuil de transistor à canal n d'un potentiel inférieur de tension d'alimentation. - il est prévu deux transistors à canal p rétrocouplés, - dont les bornes de source sont reliées respectivement à une borne de tension d'alimentation, - dont les bornes de drain sont reliées respectivement à l'un des noeuds complémentaires de sortie de données, et - dont les bornes de grille sont reliées respectivement à la borne de drain de l'autre transistor. - il est monté entre les noeuds complémentaires d'entrée de données et les noeuds complémentaires de sortie de données respectivement un transistor passe-grille pour séparer les noeuds complémentaires d'entrée de données. - il est monté entre les noeuds complémentaires d'entrée de données et les transistors passe-grille une première unité de traitement du signal pour traiter un signal double rail s'appliquant aux noeuds d'entrée de données. il est monté entre les transistors passe-grille et les noeuds complémentaires de sortie de données une deuxième unité de traitement du signal. - les transistors passe-grille font partie d'un multiplexeur par lequel des signaux double rail peuvent être injectés par d'autres paires de noeuds complémentaires d'entrée de données. - dans une phase d'évaluation, le transistor de liaison est commandé à grande valeur ohmique et pour un niveau de signal bas sur l'un des noeuds complémentaires de sortie de données, l'autre noeud de sortie de données est relié par le transistor rétrocouplé qui est relié à celui- ci à la borne de tension d'alimentation à laquelle s'applique le potentiel supérieur de tension d'alimentation. - un signal de commande prévu pour la commande de la première unité de traitement du signal est un signal double 30 rail. - un signal de commande prévu pour la commande de la deuxième unité de traitement du signal est un signal double rail. - le montage est conçu pour fonctionner dans des modes de fonctionnement différents, un mode de fonctionnement étant un mode d'économie de courant et un autre mode de fonctionnement un mode de sécurité dans lequel, dans le mode de sécurité, il est prévu dans le signal de commande de la première unité de traitement du signal entre deux états valables de signal double rail une phase de précharge dans laquelle le signal double rail prend l'un des états qui n'est pas valable. - le montage est conçu pour fonctionner dans des modes de fonctionnement différents, un mode de fonctionnement étant un mode d'économie de courant et un autre mode de fonctionnement un mode de sécurité, dans lequel dans le mode de sécurité, il est prévu dans le signal de commande de la deuxième unité de traitement du signal, entre deux états de signal double rail valables, une phase de précharge dans laquelle le signal double rail prend l'un des états non valables - il est prévu pour commander le multiplexeur plusieurs signaux de commande et -le montage est conçu pour fonctionner dans divers modes de fonctionnement, un mode de fonctionnement étant un mode d'économie de courant et un autre mode de fonctionnement étant un mode de sécurité dans lequel, dans le mode de sécurité, il s'effectue entre la commande par des signaux de commande valables unecommande par des signaux de commande non valables qui ont tous le même niveau de signal. - les phases de précharge dans les signaux de commande pour la première et la deuxième unité de traitement du signal et les signaux de commande qui ne sont pas valables pour le multiplexeur se suivent en se chevauchant dans le temps de préférence de façon isochrome. - il est prévu une unité de commande pour la production de signaux de commande. Le procédé suivant l'invention présente, de préférence, les caractéristiques suivantes: - pendant l'existence de la liaison entre les noeuds complémentaires de données, une liaison entre les noeuds complémentaires de données et un noeud d'application d'une tension d'alimentation est coupée. - il est monté entre le montage double rail et un autre montage double rail un circuit de découplage par lequel une réaction sur un montage double rail en amont est empêchée. - on utilise comme circuits de découplage des circuits inverseurs. L'invention sera explicitée d'une manière plus précise dans ce qui suit au moyen d'exemples de réalisation. Aux dessins. la Figure 1 représente un premier exemple de 15 réalisation d'un montage suivant l'invention, la Figure 2 représente une disposition de deux montages suivant la Figure 1, la Figure 3 représente un chronogramme des signaux du montage de la Figure 2, la Figure 4 représente un autre exemple de réalisation d'un montage suivant l'invention, la Figure 5 représente un dispositif de deux montages suivant la Figure 4, la Figure 6 représente un chronogramme de signaux du 25 montage de la Figure 5, la Figure 7 représente un troisième exemple de réalisation d'un montage suivant l'invention en logique passe-transistor, la Figure 8 représente un dispositif de deux montages 30 suivant la Figure 7, la Figure 9 représente un chronogramme de signaux du montage de la Figure 8, la Figure 10 représente un exemple de réalisation d'un moyen de protection d'un état de compensation de 17 potentiel dans une phase de précharge, la d'un montage double rail compensation la détaillée du laFigure 11 représente un exemple de réalisation suivant l'invention ayant des signaux de commande et un moyen de production d'un état de du potentiel, Figure 12 est une représentation approfondie et montage de la Figure 11 et Figure 13 représente un chronogramme des signaux 10 du montage de la Figure 12. La Figure 1 représente un premier mode de réalisation d'un montage suivant l'invention. Il s'agit en l'occurrence d'un dispositif de mémorisation d'un bit, ce que l'on appelle un verrou. Une donnée (a, aq) à mémoriser est appliquée à une entrée a a, a _aq sous la forme d'un signal double rail. A une sortie a z, a zq, on peut lire une donnée mémorisée et il s'agit également d'un signal double rail. La mémoire proprement dite est formée par deux inverseurs de verrou 2 et 3 qui sont constitués par des transistors Pyq, Nyq ou Py, Ny. Les noeuds par lesquels on peut accéder au verrou sont désignés par a _y et a yq. En amont des inverseurs de verrou, sont montés deux transistors Na et Naq passe-grille par lesquels l'accès en écriture aux inverseurs 2 et 3 de mémoire peut être commandé. Pour la commande du verrou, il est prévu un signal wl de commande qui est appliqué à 25 commande. Lorsque le signal wl de commande d'alimentation haut, par exemple à une entrée a wl de est à un potentiel la tension VDD d'alimentation, cela correspond à un "1" logique. Si le signal wl de commande est à un potentiel de référence, cela correspond à un "0" logique. Pour wl = 1, les transistors Na et Naq passe-grille sont passants et une donnée appliquée à l'entrée a a, a aq de données est transmise aux transistors de mémoire proprement dits. Pour wl = 0, on maintient une donnée écrite précédemment. On explicitera d'une manière plus précise les opérations d'écriture et de lecture d'une donnée dans ce qui suit. Pour écrire une donnée, on applique d'abord une donnée valable aux entrées a a, a aq. Une donnée valable signifie, dans une logique double rail, que les niveaux du signal double rail (a, aq) sont égaux à (0,1) ou à (1,0). Lorsque le signal wl de commande passe à "1", les transistors Na et Naq à canal n qui relient les noeuds a_a et a_aq d'entrée aux noeuds a_y et a yq deviennent passants. Les noeuds ay, a_yq prennent alors le potentiel des entrées aa, a_aq. Pour expliciter le montage de la Figure 1, on suppose que (a, aq) = (1,0) et que wl = 1, de sorte que les noeuds a y, a yq de données sont reliés aux noeuds a_a, a_aq d'entrée de données. Le transistor Pyq à canal p bloque à ces états de signal. En revanche, le transistor Nyq à canal n conduit, de sorte que le noeud a_yq est relié au potentiel 0 de référence. Le transistor Py à canal p conduit, de sorte que le noeud a_y est relié au noeud SrcY. Le transistor Ny bloque. Tant que wl = 1, le transistor Pwl à canal p bloque, de sorte que le noeud srcY est transitoirement à un potentiel flottant. Dès que le signal wl de commande passe à "0" les transistors Na et Naq bloquent et le potentiel sur les noeuds ay, a_yq devient indépendant du signal (a, aq) d'entrée. En même temps, le transistor Pwl devient passant, de sorte qu'il est appliqué au noeud srcY le potentiel d'alimentation qu'il y e sur le noeud a VDD et qu'il se trouve ainsi sur un "1" logique. Comme le transistor Py est passant, le noeud a_y est relié ainsi également à a VDD et maintient le "1" logique, comme cela a été prescrit par le signal a_aq de données. Le transistor Pwl servirait, lors de l'opération d'écriture, à empêcher des courants transversaux. En raison de l'état passant du transistor Py, le potentiel est maintenu sur les noeuds a_y et, en raison de l'état passant du transistor Nyq, le potentiel est maintenu sur le noeud ayq, de sorte qu'une rétroaction interne de verrou est réalisée. L'opération d'écriture est ainsi terminée et les données mémorisées sont maintenues dans le verrou. Du côté de la sortie, sont prévus deux inverseurs 4 et 5 de sortie qui sont formés par des transistors Pzq, Nzq, Pz et Nz. Ils ont une fonction double. Ils servent, d'une part, à un découplage du verrou représenté de composants du montage venant ensuite, de manière à assurer que les valeurs mémorisées dans le verrou ne dépendent que du signal (a, aq) d'entrée. Ils constituent, d'autre part, un circuit d'attaque, de sorte que le verrou n'est pas influencé par la consommation de courant de composants du montage qui viennent ensuite. Le potentiel sur le noeud a_y est émis de manière inversée sur le noeud a zq de sortie, tandis que le potentiel sur le noeud a yq est mis à disposition sous forme inversée sur le noeud a z de sortie. Une transmission de données n'est possible que aux en commutateur de liaison qui peut être commandé, à savoir un transistor Neql de commutation qui sera désigné dans ce qui suit aussi par transistor de liaison. Il est prévu pour sa commande une entrée a eql supplémentaire de commande. Un signal eql de commande qui est appliqué à l'entrée aegl de commande perd à la commande de la décharge commutable des données a z, a zq de sortie au moyen du transistor Neql de liaison. Pour eql = 1, les noeuds a_z et a_zq de sortie sont reliés entre eux de manière passante par le transistor de liaison, c'est-à-dire par le transistor Neql à canal n. Pour eql = 0, le transistor Neql à canal n est à grande valeur ohmique, de sorte que les noeuds a_z, azq ne s'influencent pas mutuellement. En même temps, le transistor Pegl à canal p est passant, de sorte que les inverseurs de sortie sont dans dans ce sens, une noeuds a z, a zq revanche exclue. Pour la différents prévus transmission du potentiel s'appliquant de sortie aux noeuds a y, a yq est réalisation des modes de fonctionnement suivant l'invention, il est prévu un un fonctionnement normal et les potentiels s'appliquant aux noeuds a z, a zq de sortie sont déterminés par les potentiels s'appliquant aux noeuds a y, a yq. Pour eql = 1, le transistor Peql devient à grande valeur ohmique pour empêcher des courants transversaux. En même temps, le transistor Neql à canal n est à petite valeur ohmique, de sorte que les noeuds a z et a zq sont reliés l'un à l'autre à petite valeur ohmique. Comme soit le potentiel s'appliquant au noeud a y, soit au noeud ayq est "1", l'un des transistors Nz, Nzq est à petite valeur ohmique et relie le noeud a z ou a zq au potentiel de référence. Par la liaison conductrice par le transistor Neql, on met aussi l'autre noeud de sortie au potentiel de référence. Comme, ainsi qu'expliqué ci-dessus, le transistor Peql bloque, on empêche qu'un courant ne puisse passer par les transistors Pwl, Peql et Pzq ou Pz, c'est-à-dire que l'on empêche un court-circuit. Le potentiel s'appliquant aux noeuds a z et a zq de sortie est donc respectivement de O. Par le signal eq_1 de commande, on peut ainsi avoir, en liaison avec le transistor Neql de liaison, la production de ce que l'on appelle l'état de précharge. Par cette neutralité de charge pouvant être commutée, le montage est ainsi conçu pour fonctionner dans deux modes de fonctionnement, à savoir un mode d'économie d'énergie et un mode de sécurité. Dans le mode d'économie d'énergie, le commutateur de liaison qui est réalisé par le transistor Neql est en permanence à grande valeur ohmique. Cela signifie qu'une phase de précharge n'est pas produite. Il se produit du côté de la sortie seulement les signaux (0,1) et (1,0) double rail valables. Comme les noeuds a z et a zq de sortie ne sont rechargés que si cela est nécessaire à la transmission de données, on consomme relativement peu d'énergie, mais le montage suivant l'invention peut fonctionner aussi dans un mode de sécurité. Dans le mode de sécurité, il est inséré une phase de précharge entre deux données à émettre, en mettant le signal eql à "1", de sorte que le commutateur Pegl s'ouvre et que le commutateur Neql se ferme pour relier ensemble les noeuds de sortie de données. Par la phase de précharge, l'un des noeuds de sortie est toujours déchargé, bien que cela ne soit pas nécessaire pour la transmission d'une donnée. Cela s'accompagne d'une grande consommation d'énergie mais augmente, en revanche, la sécurité du montage, puisqu'un profil de courant produit par le montage est indépendant des données traitées. Le signal eql de commande du transistor Neql de liaison est produit, tout comme le signal wl de commande, par une unité 6 de commande qui est représentée dans la représentation de la Figure 1 sous la forme d'un bloc schématique. On mentionnera qu'il serait possible d'avoir comme phase de précharge également une production de potentiel (1,1) sur les noeuds az, a zq. Le câblage de sortie devrait être modifié en conséquence afin que le potentiel d'alimentation s'applique toujours à l'un des noeuds az, a zq de sortie, de sorte qu'en reliant les noeuds az, a zq de sortie, les deux noeuds sont mis au potentiel "1". Bien entendu, on pourrait utiliser, au lieu de transistors à canal n, également des transistors à canal p, en adaptant de manière correspondante la logique des signaux de commande. Des adaptations de ce genre sont à la portée de l'homme du métier. La Figure 2 représente schématiquement deux cellules de verrou montées l'une derrière l'autre, comme cela est représenté à la Figure 1. La Figure 3 représente le chronographe des signaux wl0, eg10, wll et eqll de commande, des signaux (a, aq), (z0, z0q) et (z1, zig) de données, ainsi que le profil du courant i (VDD) fourni par la tension VDD d'alimentation pour le montage de la Figure 2. L'axe des temps est subdivisé en cycles, le montage fonctionnant pendant les cycles Zl, Z2, Z3 et Z4 dans le mode SM de sécurité et pendant les cycles Z5, Z6, Z7 et Z8 dans le mode EM d'économie d'énergie. Dans chacun des cycles, on écrit d'abord, par wl0 = 1, une donnée (a, aq) dans le premier verrou 1 et de là, on transmet par (z0, z0q) par W11 = 1 cette donnée dans la deuxième cellule 11 de verrou. Pour Z1, Z2, Z3 et Z4, on effectue ces opérations dans le mode SM de sécurité. Par les signaux eg10 et eqll de commande, on met donc les sorties (z0, z0q) et (z1, zig) de données de la mémoire de verrou à des intervalles réguliers sur (0,0). On voit, par la courbe pour i (VDD), que tous les cycles dans le mode de sécurité ont le même profil de courant. Si l'on détermine des intégrales de charge, c'est-à-dire la quantité totale de charge qui passe dans le montage, elles sont ainsi identiques. Après le passage au cycle Z5 dans le mode EM d'économie d'énergie, egl0 et eqll restent d'une manière statique à 0, de sorte que l'état (0,0) pour les (z0, z0q) et (z1, zlq) n'est plus parcouru. On voit sur la courbe pour i (VDD) qu'il ne passe pratiquement plus de courant si les données ne se modifient pas. L'énergie moyenne dont on a besoin diminue ainsi nettement. Toutefois, on peut reconnaître au moyen du profil du courant si les données traitées ont été modifiées ou ne l'ont pas été. La Figure 4 représente un deuxième exemple de réalisation d'un montage suivant l'invention. Il s'agit également d'un dispositif de mémorisation d'un bit, donc d'un verrou. A la différence du montage de la Figure 1, il n'y a pas d'inverseur de sortie mais il est prévu des inverseurs 14 et 15 cintrés. Comme dans le montage de la Figure 1, il est transmis pour wl = 1, à l'entrée a wl de commande, un signal (a, aq) double rail s'appliquant à des noeuds aa, a_aq complémentaires d'entrée de données aux inverseurs 12 et 13 de verrou, le signal (a, aq) étant inversé dans le mode de réalisation suivant la Figure 4 d'abord par les inverseurs 14 et 15 d'entrée. A cet effet, il est prévu, tout comme dans le montage de la Figure 1, les transistors Nyz et Nyzq passe-grille en amont des inverseurs 12 et 13 de verrou. Pour wl = 0, on maintient une donnée écrite précédemment dans les inverseurs 12 et 13 de verrou. Une donnée mémorisée est représentée, à la différence du montage de la Figure 1, indépendamment du mode de fonctionnement établi, directement par les potentiels sur les sorties a z, a_zq. Le transistor Pwl à canal p bloque pour wl = 1 et sépare ainsi az, a_zq du potentiel VDD d'alimentation à l'entrée a VDD, des courants transversaux étant ainsi empêchés par les deux inverseurs 12 et 13 de verrou, tandis que pour wl = 0, la rétroaction interne de verrou est activée, comme cela a été décrit au moyen de la Figure 1. Le signal eql de commande, qui est appliqué à l'entrée a eql de commande, sert à décharger de manière commutable les deux noeuds y, yq qui sont entre les inverseurs 14 et 15 d'entrée et les transistors Nyz, Nyzq passe-grille, ces derniers recevant le signal Wl de commande produit par une unité 26 de commande. Pour eql = 1, a_y et a_yq sont reliés entre eux de manière conductrice par le commutateur de liaison qui peut être commandé et qui est formé par le transistor Neql à canal n. Par les inverseurs 14 et 15 d'entrée, l'un des noeuds a y, a yq est relié aux potentiels de référence. En raison de la liaison conductrice par le transistor Neql de liaison, les deux noeuds a_y, a_yq sont mis au potentiel de référence. Les éléments de circuit utilisés sont donc les mêmes que dans le montage de la Figure 1, mais sont disposés suivant un ordre différent. Alors que dans le montage de la Figure 1, une phase de précharge a été produite indépendamment de la donnée mémorisée dans le verrou, dans le montage de la Figure 4 la phase de précharge est produite du côté de l'entrée. L'état (0,0) de signal non valable est écrit dans le verrou et est disponible ainsi également à la sortie. Pendant l'égalisation du potentiel sur les noeuds a y, a yq par le transistor Neql de liaison, les noeuds a_y, a yq sont séparés des noeuds a_a et a_aq d'entrée par les inverseurs 14 et 15 d'entrée, de sorte que des courants transversaux passant par des composants de circuit raccordés du côté de l'entrée sont empêchés. La Figure 5 représente deux dispositifs de verrou montés l'un derrière l'autre, tels qu'ils sont représentés à la Figure 4. La Figure 6 représente le chronogramme des signaux W10, eqlO, wll et egll de commande produits par l'unité 26 de commande des signaux (a, aq), (z0, z0q) et (zl, zlq) de données, ainsi que le profil du courant i (VDD) fourni par la tension VDD d'alimentation pour le montage de la Figure 5. L'axe des temps est à nouveau subdivisé en huit cycles. Tout comme dans le chronogramme de la Figure 3, le montage fonctionne dans les cycles Z1, Z2, Z3 et Z4 dans le mode SM de sécurité et dans les cycles Z5, Z6, Z7 et Z8 dans le mode EM d'économie d'énergie. Comme on le voit dans la courbe pour i (VDD), la consommation de courant dans les cycles Zl... Z4 est indépendante des données traitées, tandis que dans le mode EM d'économie d'énergie des cycles Z5... Z8, la consommation de courant dépend de la donnée traitée respectivement. La consommation d'énergie est plus petite d'environ 50 pour cent que dans le mode de sécurité. La Figure 7 représente un troisième exemple de réalisation d'un montage suivant l'invention. Dans ce cas aussi, il s'agit d'un verrou. Pour ce qui concerne le transistor Neql de liaison, les transistors Nyz et Nyzq d'activation de l'écriture d'une donnée et les inverseurs de verrou, le montage correspond à celui de l'exemple de réalisation de la Figure 4. Au lieu des inverseurs 14 et 15 d'entrée de l'exemple de réalisation de la Figure 4, il est prévu deux transistors Na et Naq de transfert qui sont commandés par un signal tr supplémentaire de commande. Il est monté dans le sens du flux de données, en aval des transistors de transfert, deux transistors Nayq et Naqy dont les bornes de charge, d'une part, sont reliées aux noeuds a_y ou a_yq et, d'autre part, au potentiel de référence. Les bornes de grille des transistors sont rétrocouplées avec les noeuds a_a et a_aq d'entrée de données. Par les transistors Na et Naq de transfert, on transmet un "1" logique des bornes a_a et a_aq d'entrée de données vers a y ou a yq, dans la mesure où les transistors sont commandés de façon à être passants. Seule la tension de seuil chute aux bornes des transistors de transfert, de sorte que le niveau d'un "1" logique sur les noeuds a_y ou a_yq est légèrement plus bas que sur les noeuds a a et a aq d'entrée. Dans l'exemple de réalisation de la Figure 7, il s'agit de transistors à canal n, de sorte que les transistors sont passants lorsque le signal tr est "1". Par les transistors Na et Naq de transfert, on assure un découplage entre les noeuds ay, a_yq et les noeuds a_a et a aq d'entrée de données. Lorsque l'on doit écrire des données valables dans le verrou, on commande des transistors Na et Naq en les mettant à l'état passant. Le transistor Neql de liaison est commandé à grande valeur ohmique. L'opération d'écriture peut s'effectuer en étant commandée par le signal wl, tout comme cela a été décrit au moyen des Figures 1 et 4. Pour la production de phases de précharge, le signal eql est mis sur "1", de sorte que le transistor Neql devient passant. Les noeuds a_y et a_yq sont ainsi reliés, de sorte que le potentiel est égalisé. Comme, suivant les règles de validité pour des signaux double rail, il s'applique au noeud a a ou a aq d'entrée un "1" logique, le transistor Nayq ou Naqy est commandé de façon à être passant, de sorte que le potentiel de référence est appliqué au noeud a_y ou a_yq. Comme l'autre noeud a_yq ou a y est en liaison de manière conductrice par le transistor Neql de liaison avec le noeud mis au potentiel de référence, le potentiel sur l'autre noeud est mis aussi au potentiel de référence. Cette donnée (0,0) non valable se produisant, ainsi que les noeuds k et ky complémentaires de données, est ainsi écrite ensuite par les transistors Nyz et Nyzq qui sont commandés à cet effet par wl = 1 dans les inverseurs de verrou 12 et 13, de manière à émettre à la sortie une phase (0,0) de précharge. La production décrite d'une phase de précharge ne fonctionne que si le potentiel sur les noeuds a _y et a yq est indépendant du potentiel sur les noeuds a a et a aq d'entrée. Il est donc assuré, pendant la production d'une phase de précharge par le signal tr de commande, que les transistors na et naq ne sont pas passants. Pour le découplage, réalisé dans le montage de la Figure 7, des noeuds a y et a_yq des noeuds a _a et a_aq d'entrée de données, le signal tr est nécessaire en tant que signal supplémentaire de commande. Mais cela est relativement peu déterminant pour une structure concrète d'un circuit à semi-conducteur, puisque la ligne de commande peut être passée en parallèle à la ligne de commande pour le signal eql. Il est avantageux, dans un montage ainsi conformé, de ne pas avoir à utiliser, à l'exception de deux transistors dans les inverseurs de verrou 12 et 13, de transistors à canal p, ce qui réduit la surface dont on a besoin. La Figure 8 représente deux circuits de verrou montés l'un derrière l'autre, tels qu'ils sont représentés à la Figure 7. La Figure 9 représente le chronogramme des signaux wl0, egl0, tr0, wll, egll et trl de commande, des signaux (a, aq), (z0, z0q) de données et (zl, zlq) ainsi que le profil du courant i (VDD) fourni par VDD pour le montage de la Figure 5. On voit, tout comme dans les courbes de signaux de la Figure 3 et de la Figure 6, que la consommation de courant dans les cycles Z1... Z4 est indépendante de la donnée traitée respectivement, tandis que dans les cycles Z5. . Z8, la consommation de courant dépend des données traitées. Par une commande appropriée du transistor de liaison prévu suivant l'invention, comme cela a été décrit ci-dessus, il est donc possible également, dans le montage suivant la Figure 7, d'établir soit un mode d'économie d'énergie, soit un mode de sécurité. La Figure 10 représente un montage qui forme un moyen de production d'un état de compensation de potentiel. Ce moyen a des noeuds a b et a bq complémentaires d'entrée de données pour recevoir un signal (b, bq) d'entrée double rail, ainsi que des noeuds ac et a cq complémentaires de sortie de données pour l'émission d'un signal (c, cq) de sortie double rail. Les noeuds a c et a cq de sortie de données peuvent être reliés l'un à l'autre par un transistor Pl de liaison. Ce transistor est un transistor à canal p qui peut être commandé par un signal eqq de commande. Si le signal eqq de commande est à "0", le transistor pl est à petite valeur ohmique, de sorte que les noeuds a c et acq aussi sont reliés entre eux à petite valeur ohmique. Si le signal eqq de commande est à "1", le transistor P1 bloque et les noeuds a_c et a_cq sont séparés. En outre, il est prévu des transistors P2 et P2q dont les bornes de charge sont montées respectivement entre l'un des noeuds a c et a cq de sortie de données, ainsi qu'une borne a VDD de tension d'alimentation qui applique un potentiel supérieur de tension d'alimentation. Les deux transistors sont également des transistors à canal p. La borne de grille du transistor P2 qui est montée entre les noeuds a_c et a VDD de sortie de donnees est reliée à la borne de drain de l'autre transistor P2q qui est relié en même temps au deuxième noeud a cq de sortie de données. La borne de grille du transistor P2q est en revanche reliée à la borne de drain du transistor P2 et au noeud a c de sortie de données. On réalise ainsi un rétrocouplage dont le mode de fonctionnement est explicité plus bas. Entre les noeuds a_b et a_bq d'entrée de données et le transistor Pl de liaison, sonmontés deux transistors passe-grille afin de pouvoir séparer les noeuds d'entrée de données du reste du montage. Ce sont, dans ce cas, des transistors N3 et N3q à canal n qui sont commandés par un signal s de commande. On supposera d'abord que les transistors N3 et N3q sont commandés de manière à être à petite valeur ohmique. En raison de la chute de tension sur les transistors N3 et N3q passe-grille, le potentiel du côté de la sortie proprement dite est plus petit que sur les noeuds a_b et a bq du côté de l'entrée. Par les transistors P2 et P2q rétrocouplés, le potentiel est toutefois porté au potentiel VDD de la tension d'alimentation, cela valant bien entendu seulement pour les noeuds ayant un niveau de signal haut. Cela provient du fait que l'autre noeud d'entrée de données donne un niveau de signal bas. On suppose, en vue de l'explication, que le noeud a b d'entrée de données est au niveau de signal haut et que le noeud a bq est au niveau de signal bas. La grille du transistor P2 est donc commandée par un niveau de signal bas, de sorte que le transistor P2 est à petite valeur ohmique. La liaison entre VDD et le noeud a c de sortie de données est ainsi à petite valeur ohmique, ce qui entraîne une élévation du potentiel sur le noeud a_c. D'autre part, la borne de grille du transistor P2q reçoit un niveau de signal haut, de sorte que le transistor P2q est à grande valeur ohmique et n'a ainsi pas d'influence sur les potentiels des noeuds de sortie de données. Pour produire un état de concentration de potentiel, les noeuds a b et a_bq d'entrée de données sont séparés des noeuds a c et a cq de sortie de données en commandant les transistors N3 et N3q de façon à ce qu'ils soient à grande valeur ohmique. Le transistor Pl de liaison est ensuite mis à petite valeur ohmique par le signal eqq, de sorte que les noeuds a c et a cq de sortie de données sont reliés entre eux de manière conductrice à petite valeur ohmique. Après une phase de transition, les noeuds a c et a _cq prennent donc le même potentiel. En séparant le noeud a_c du noeud aq, le noeud a cq n'est plus au potentiel de référence correspondant à un niveau de signal bas. En raison de la liaison à petite valeur ohmique par le transistor Pl, le potentiel s'élève sur le noeud a cq. Le transistor P2 devient ainsi à grande valeur ohmique, de sorte que le potentiel s'appliquant au noeud a c s'abaisse. En même temps, le potentiel s'appliquant au noeud a cq continue à s'élever, puisqu'il s'effectue par le transistor Pl une compensation de charge entre les noeuds a c et a cq. Il peut d'abord passer encore un courant par le transistor P2 qui fait que le potentiel sur les noeuds a c et a cq ne s'établit pas au milieu entre les potentiels antérieurs des noeuds a c et a cq, mais on atteint à l'état stationnaire une valeur qui, certes, est supérieure à la valeur moyenne des potentiels de a c et de a cq mais qui est inférieure au potentiel VDD de la tension d'alimentation. Car lorsque la tension VDD moins la tension VTP de seuil du transistor P2 est atteinte, celui-ci bloque complètement, de sorte qu'il ne peut plus passer d'autre flux de courant de VDD vers a_c. Le transistor P2q ne joue pas de rôle dans ce processus puisqu'il ne passe pas à l'état passant. Dans une phase d'évaluation venant ensuite, la liaison entre a c et a cq est coupee a nouveau en mettant le transistor Pl de liaison à grande valeur ohmique. En outre, on commande les transistors N3 et N3q de manière à ce qu'ils soient passants. Si l'on suppose que le niveau du signal sur le noeud a bq d'entrée de données est à nouveau bas, le transistor P2 redevient passant et le noeud a c est porté au potentiel VDD plus haut. Dans le cas où le noeud a b est au niveau de signal bas, le noeud a c et ainsi mis au niveau de signal bas, ce qui fait que le transistor P2q devient passant et relie ainsi le noeud a cq à a VDD. La Figure 11 représente un exemple de réalisation agrandi d'un montage suivant l'invention. En amont du montage constitué des transistors Pl, P2 et P2q, est monté un dispositif constitué d'une première unité 41 de traitement du signal, d'un multiplexeur 43 et d'une deuxième unité 42 de traitement du signal. Un premier traitement d'un signal d'entrée dedonnées a lieu dans la première unité 41 de traitement du signal. Il s'agit, dans l'exemple de réalisation représenté, d'une combinaison logique avec un signal (k0, k0q) double rail qui est désigné dans ce qui suit comme étant un signal de commande. Mais on pourrait aussi le considérer comme un signal de données puisque l'on peut utiliser aussi pour la commande des données à traiter. Un signal (x0, x0q) intermédiaire est émis sur les sorties de la première unité 41 de traitement du signal. Le multiplexeur 43 est monté à la suite. Il lui est envoyé, en outre, d'autres signaux (xr, xrq) et (xl, xlq) intermédiaires. Par un signal s0, sl, sr de sélection, on choisit celui des signaux de données double rail s'appliquant aux entrées du multiplexeur 43 que l'on continue à acheminer à la sortie. On dispose ainsi, comme autre signal (y, yq) intermédiaire, de l'un des signaux (x0, x0q), (xr, xrq) ou (xl, xlq). En aval du multiplexeur 43, est montée une autre unité 42 de traitement du signal. Elle a d'autres entrées pour un signal (kl, klq) qui est combiné au signal (y, yq). Le signal émis à la sortie de la deuxième unité 42 de traitement du signal est alors mis à disposition sur les noeuds z et zq de sortie de données. Il est prévu encore, entre les sorties de la deuxième unité 42 de traitement du signal et les noeuds de sortie de données, le transistor PI de liaison et les transistors P2 et P2q couplés en réaction pour produire un état de compensation de potentiel comme décrit ci-dessus, ainsi qu'un rafraîchissement du signal. Comme on le voit dans la Figure 11, nombre des signaux sont des signaux double rail. Cela vaut tant pour les signaux (a, aq), (x, xrq), (xl, xlq) de données proprement dits que pour les signaux de commande/signaux de données (k0, k0q) et (kl, klq). Comme on l'a mentionné ci-dessus, on ne peut plus reconnaître dans un traitement de signal double rail, en supposant une équivalence physique entre deux noeuds k et kq au moyen d'une analyse différentielle du profil du courant, s'il a été transmis comme donnée un "1" ou un "0". Mais cela ne vaut que si, en fait, pour chaque donnée transmise, a lieu un changement du signal, donc si l'information "1" et l'information "0" alternent. Si l'on transmet plusieurs données identiques les unes après les autres, les propriétés de possibilité de résistance à un piratage par analyse différentielle du profil du courant deviennent moins bonnes. Dans des montages de traitement de signaux double rail, on peut augmenter la sécurité en équipant aussi les signaux de commande double rail de ce que l'on appelle une phase de précharge. Dans l'exemple de réalisation suivant la Figure 11, il peut être produit entre deux données à transmettre un état de signal non valable par le fait que le signal double rail prend l'état (0,0) ou (1,1). Cela vaut tant pour les signaux de commande que pour les signaux de données. Les signaux de commande sont produits par une unité 44 de commande qui permet la production souple de signaux de commande suivant le résultat envisagé. Cela est mis à profit dans cet exemple de réalisation de l'invention pour faire fonctionner aussi cette partie du montage dans des modes de fonctionnement différents. Dans un mode de sécurité, tous les signaux double rail sont produits ou traités avec précharge. On obtient ainsi vers l'extérieur un profil de courant qui, même si l'on transmet séquentiellement de mêmes données, est indépendant du type de données à traiter. Un inconvénient du fonctionnement en mode de sécurité est, comme mentionné ci-dessus, qu'il est transformé relativement beaucoup d'énergie. Il est donc plus rentable de faire fonctionner aussi cette partie du montage dans un mode d'économie de courant si l'on n'a pas à traiter de données dont la sécurité doit être assurée. Dans ce mode d'économie de courant, les signaux double rail sont traités sans précharge. Une décharge complète ou une charge complète d'un noeud, bien que cela ne soit pas nécessaire sur la base des valeurs des données à traiter, peut ainsi être omise. Malgré tout, des états de compensation de potentiel comme ils ont été décrits ci-dessus sont utilisés tant dans le trajet de données qu'également dans les trajets de signal de commande. La Figure 12 donne une représentation détaillée de l'exemple de réalisation de la Figure 11, l'unité 44 de commande ayant été omise par souci de clarté. Elle est bien entendu présente et est conçue aussi pour la production des signaux de commande mentionnés ci-après et d'autres signaux de commande indiqués à la Figure 12. On voit par la Figure 12 qu'il s'agit, pour la première unité 41 de traitement du signal, d'une porte OU EXCLUSIF. Celle-ci est constituée d'une manière connue en soi par des transistors N1, N1q, N2 et N2q. La deuxième unité 42 de traitement du signal est également une porte OU EXCLUSIF qui est constituée de transistors N6, N6q, N7 et N7q. Le multiplexeur 43 est constitué de six transistors en logique passe- grille, l'une des paires de transistors, à savoir constituée des transistors N3 et N3q, étant prévue pour l'injection du signal (x0, x0q) provenant de la première unité 41 de traitement du signal. Les autres paires de transistors ayant les transistors (N4, N4q) et (N5, N5q) servent à injecter des signaux de données provenant de parties voisines du montage. Il s'agit, dans le montage suivant la Figure 12, de segments de trajet de données dans ce que l'on appelle une logique de passe- transistor "bit-slice". Le concept de logique de passe-transistor est utilisée habituellement de manière synonyme au concept de logique de passe-grille. Par la technique bit-slice, on désigne une structure de circuit dans laquelle toutes les traitement d'un bit parallèlement les plusieurs bits. transversalement à parties du circuit sont disposées pour le dans une "spur", les spurs étant disposées unes aux autres pour le traitement de Les signaux de commande passent ceux-ci. Cette technique permet une structure systématique de vue d'ensemble et toutefois prenant peu de place d'un montage. On assure en outre que pour le traitement de tous les bits, on a les mêmes conditions limites, ce qui est avantageux en considération du profil de courant, comme cela a été indiqué ci-dessus. Par le multiplexeur 43, on injecte donc des signaux (xr, xrq) de données et (xl, xlq) des bit-slices voisins, cela pouvant concrètement être une transmission. Le multiplexeur est commandé par trois signaux s0, sl et sr de commande, chacun des signaux de commande étant compétent pour la sélection d'un signal d'entrée de données. Des signaux (ar, arq) ou (al, alq) de données sont envoyés aux bit-slices voisins. Ceux-ci reçoivent une combinaison logique OU EXCLUSIF avec des signaux (kr, krq) ou (kl, klq) de commande. Les propriétés de fonctionnement du montage de la Figure 12 sont représentées dans le chronogramme de la Figure 13. Le chronogramme est subdivisé en cinq phases Zl... Z5. Dans les phases Zl et Z2, le montage fonctionne dans le mode de sécurité. Comme on peut le reconnaître dans la première moitié de la phase Z1, tous les signaux de données et de commande sont dans une phase de précharge. Le signal eqq de commande est à un niveau de signal bas, de sorte que le transistor Pl est à petite valeur ohmique et relie d'une manière bien conductrice les noeuds z et zq de sortie de données. Dans la partie représentée du montage, les noeuds z et zq de sortie de données ne sont certes pas séparés des noeuds a et aq d'entrée en raison de la chaîne de transistors N1, N3, N6 ou Nlq, N3q, N6q à canal n, la chute de tension entre les potentiels ou aux entrées a ou aq et les sorties z et zq est si grande que le potentiel sur les noeuds z et zq de sortie de données se trouverait, même sans la fixation du potentiel par les transistors P2 et P2q, en dessous des potentiels supérieurs qui sont déterminés par les transistors P2 et P2q. Dans la phase d'évaluation qui vient ensuite dans le laps de temps Z1, il y a du côté de l'entrée des signaux (a, aq), (ar, arq) et (al, alq) double rail qui sont valables. Les signaux (k0, k0q), (kr, kr), (kl, klq) , sr, s0, sl de commande sont valables aussi. Conformément à la logique du montage, un signal (z, zq) = (1,0) est émis sur les sorties. Les potentiels sur les noeuds z et zq sont mis ainsi par les transistors P2 et P2q de la façon décrite ci-dessus à VDD ou au potentiel de référence. On a ainsi un rafraîchissement du signal avec des niveaux de signal propres. Dans le laps de temps Z2, a lieu également un traitement de données dans le mode de sécurité, comme on peut le voir au moyen de la phase de précharge dans la première moitié du laps de temps. Par rapport au laps de temps Z1, on traite d'autres signaux (kr, krq), (k1, klq) et sr, s0, sl de commande. A la fin du laps de temps Z2, le circuit passe dans le mode d'économie de courant, ce que l'on voit au fait qu'au début du laps de temps Z3, une phase de précharge n'est pas insérée dans tous les signaux double rail. Seuls les signaux (ar, arq), (a, aq) et (al, alq) de données ont une phase de précharge. Cela montre que même dans le mode d'économie de courant, on peut traiter des signaux double rail avec précharge. Tout comme dans le mode de sécurité, des états de compensation de potentiel s'établissent sur les noeuds z et zq de sortie. Dans le laps de temps Z4, les signaux de données n'ont pas de phase de précharge, mais il est prévu dans les signaux (kr, krq), (kO, kOq) et (kl, klq) de commande une phase de précharge. Cela montre qu'un traitement de signaux double rail peut s'effectuer sans précharge également avec des signaux de commande qui ont une phase de précharge. La protection de l'état de compensation de potentiel s'effectue, tout comme dans le laps de temps Z3, par la commande du transistor Pi, de sorte qu'il est à petite valeur ohmique. Comme on peut le voir au moyen du chronogramme de signal dans le laps de temps Z5, un état de compensation de potentiel peut être produit aussi sans utilisation du transistor P1. Le signal eqq de commande du transistor P1 reste au niveau de signal haut, de sorte que le transistor Pl est à grande valeur ohmique. Toutefois, le signal (kl, klq) de commande est égal à (1,1), de sorte que les transistors N6 et N6q, ainsi que N7 et N7q, sont commandés de façon à être à petite valeur ohmique. Une liaison à petite valeur ohmique entre les noeuds z et zq de sortie de données est obtenue par les transistors N6 et N7 ou N6q et N7q, de sorte qu'il peut s'établir une compensation de potentiel entre les noeuds z et zq. Si l'on assure par l'unité 44 de commande qu'il est produit par la deuxième unité 42 de traitement du signal une liaison à petite valeur ohmique entre les noeuds z et zq de sortie de données, on peut omettre le transistor P1 dans le montage. Bien entendu, d'autres variantes de montages suivant l'invention apparaissent à l'homme du métier, de sorte que l'invention n'est pas limitée aux exemples de réalisation concrets décrits. En particulier, les fonctions des unités 41 et 42 de traitement du signal peuvent être choisies librement. Comme on l'a montré, la possibilité de la liaison des noeuds z et zq n'est pas non plus limitée à un transistor Pl de liaison à canal p. D'une manière générale, l'utilisation de transistors d'autres types est à la portée de l'homme du métier. D'autres modes de réalisation de montages suivant l'invention sont à la portée de l'homme du métier. Enumération des signes de référence tension d'alimentation signal d'entrée de données wl, wlO, wl1: signal de commande eql, eglO, eqll: signal de commande tr, tri, trO: signal de commande VDD: a, aq z, zq, z0, z0q, z1, zlq signal de sortie de données signal a wl. a eql a tr. a VDD a a, a aq a z, a zq a y, a yq srcY, srcZ. 1, 11, 21, 22, 31, 32: 2, 3, 12, 13 4, 5. 14, 15: 6, 26, 36 41 entrée de commande entrée de commande entrée de commande noeud de tension d'alimentation noeud d'entrée de données noeud de sortie de données noeud de verrou noeud verrou inverseur de verrou inverseur de sortie inverseur d'entrée unité de commande première unité de traitement du 42 deuxième unité de traitement du signal 43 44 N1. .. N22. Nlq... N2.2q transistors à canal n P1, P2, P2q: transistors à canal p s0, sr, sl: signaux de commande du multiplexeur multiplexeur unité de commande transistors à canal n kO, kOq signal de commande kr, krq signal de commande kl, klq signal de commande kl, klq: signal de commande a, aq: signal de données ar, arq: signal de données al, alq: signal de données xO, xOq: signal intermédiaire xr, xrq signal intermédiaire xl, xlq signal intermédiaire Y Yq signal de données REVENDICATIONS 1. Montage comprenant - des noeuds (a a, a aq) complémentaires d'entrée de 5 données pour la réception d'un signal (a, aq) de données double rail et - des noeuds (a z, a _zq) complémentaires de sortie de données pour l'émission d'un signal (z, zq) de données double rail, caractérisé en ce que - un commutateur (Neql; P1) de liaison qui peut être commandé est relié à des noeuds (a y, a_yq; a__c, a_cq, a_z, a zq) complémentaires de données et permet de relier entre eux à basse valeur ohmique les noeuds (y, yq) complémentaires de données, - il est prévu une unité (6) de commande de production d'un premier signal (eql, eqq) de commande pour le commutateur (Naql; Pl) de liaison et - le montage est conçu pour fonctionner dans deux 20 modes (EM, SM) de fonctionnement, dans un premier mode (EM) d'économie d'énergie, le commutateur (Neql; P1) de liaison est commandé à grande valeur ohmique par l'unité (6; 44) de commande et dans un mode (SM) de sécurité, le commutateur (Negl; P1) de liaison est commandé à petite valeur ohmique par l'unité (6; 44) de commande lorsque le potentiel des noeuds (a y, ayq; ac, a_cq, az, a_zq) complémentaires de données doit être égalisé. 2. Montage suivant la revendication 1, caractérisé en ce que les noeuds (a y, a_yq; a_c, a cq, a z, a zq) complémentaires de données auxquels le commutateur (Neql; Pl) de liaison est relié sont disposés du côté de la sortie, tel que considéré dans le sens du flux de données. 3. Montage suivant la revendication 1, caractérisé en ce que les noeuds (k, kq) complémentaires de données auxquels le commutateur (Neql) de liaison est relié sont disposés du côté de l'entrée, tel que considéré dans le sens du flux de données. 4. Montage suivant la revendication 1, caractérisé en ce que le montage comprend un élément (2, 3; 12, 13) de mémoire. 5. Montage suivant la revendication 4, caractérisé en ce que l'élément (2, 3) de mémoire a deux inverseurs de mémoire, en aval desquels sont montés deux inverseurs (4, 5) de sortie pour découpler l'élément (2, 3) de mémoire des sorties (a z, a_zq) de données. 6. Montage suivant la revendication 5, caractérisé en ce que le commutateur (Neql) de liaison est monté en aval des inverseurs (4, 5) de sortie. 7. Montage suivant la revendication 5 ou 6, caractérisé en ce qu'il est monté, en amont dans le sens du flux des données de l'élément de mémoire, des transistors (Nyz, Nyzq) passe-grille qui sont commandés par un deuxième signal (wl) de commande produit par l'unité (6) de commande pour séparer des entrées de données de l'élément (2, 3) de mémoire d'entrées (a a, a_aq) de données du montage. 8. Montage suivant l'une des revendications 5 à 7, caractérisé en ce que les bornes du côté de la tension d'alimentation des inverseurs (4, 5) de sortie sont reliées à un transistor (Pwl) de séparation commandé par le premier signal (eql) de commande pour la séparation des inverseurs (4, 5) de sortie de noeuds (a_VDD) auxquels est appliquée une tension d'alimentation. 9. Montage suivant la revendication 4, caractérisé en ce que l'élément de mémoire a deux inverseurs (12, 13) de mémoire en amont desquels sont montés deux inverseurs (14, 15) d'entrée pour découpler l'élément de mémoire des entrées (a a, a q) de données. 10. Montage suivant la revendication 9, caractérisé en ce que le commutateur (Neql) de liaison est monté en aval des inverseurs (14, 15) d'entrée. 11. Montage suivant l'une des revendications 9 ou 10, caractérisé en ce qu'il est monté, dans le sens du flux des données en amont de l'élément de mémoire, des transistors (Nyz, Nyzq) passe-grille qui sont commandés par un deuxième signal (wl) de commande produit par l'unité (6) de commande pour séparer des entrées de données de l'élément de mémoire de sorties de données des inverseurs (14, 15) d'entrée. 12. Montage suivant la revendication 9, caractérisé en ce que les bornes du côté de la tension d'alimentation des inverseurs (14, 15) d'entrée sont reliées à un transistor (Peql) de séparation commandé par le premier signal (eql) de commande pour séparer les inverseurs (14, 15) d'entrée d'un noeud (a VDD) appliquant une tension (VDD) d'alimentation. 13. Montage suivant la revendication 4, caractérisé en ce que l'élément de mémoire a deux 30 inverseurs (12, 13) de mémoire en amont desquels est monté un circuit de découplage, celui-ci comprenant: - un premier et un deuxième transistor (Nyz, Nyzq) passe-grille qui sont commandés par un deuxième signal (wl) de commande pour séparer les entrées de données de l'élément de mémoire des noeuds (y, yq) complémentaires de données, - un troisième et un quatrième transistor (Na, Naq) passe-grille qui sont montés dans le sens du flux de données en amont du premier et du deuxième transistor (Nyz, Nyzq) passe-grille et qui sont commandés par un troisième signal (tr) de commande pour séparer les noeuds (y, yq) complémentaires de données d'entrées (a a, a aq) de données du montage qui leur sont associées, - deux transistors (Nayq, Naqy) par lesquels les deux noeuds (y, yq) complémentaires de données peuvent être reliés respectivement à un noeud de potentiel de référence, les bornes de grille étant reliées respectivement à l'entrée (a a, a aq) de données qui est associée à l'autre noeud (yq, y) de données. 14. Montage suivant l'une des revendications 1 à 13, caractérisé en ce qu'il est prévu des moyens (Pl, P2, P2q; 12, P2, P2q) de production d'un état de compensation de potentiel dans lequel les potentiels sur les noeuds (z, zq) complémentaires de sorties de données sont égaux et se trouvent dans une plage intermédiaire entre un niveau de signal haut et un niveau de signal bas. 15. Montage suivant la revendication 14, caractérisé en ce que la limite supérieure de la plage intermédiaire est plus basse d'au moins une tension (VTP) de seuil de transistor à canal p qu'un potentiel (VDD) supérieur de tension d'alimentation. 16. Montage suivant la revendication 14 ou 15, caractérisé en ce que la limite inférieure de la plage intermédiaire est au-dessus au moins d'une tension (VTN) de seuil de transistor à canal n d'un potentiel (0) inférieur de tension d'alimentation. 17. Montage suivant l'une des revendications 13 à 16, caractérisé en ce qu'il est prévu deux transistors (P2, P2q) à canal p rétrocouplés, - dont les bornes de source sont reliées respectivement à une borne (a VDD) de tension d'alimentation, - dont les bornes de drain sont reliées respectivement à l'un des noeuds (a c, a cq, a z, a zq) complémentaires de sortie de données, et - dont les bornes de grille sont reliées respectivement à la borne de drain de l'autre transistor (P2q, P2). 18. Montage suivant l'une des revendications 14 à 17, caractérisé en ce qu'il est monté entre les noeuds (a, aq) complémentaires d'entrée de données et:Les noeuds (z, zq) complémentaires de sortie de données respectivement un transistor (N3, N3q) passe-grille pour séparer les noeuds (a, aq) complémentaires d'entrée de données. 19. Montage suivant la revendication 18, caractérisé en ce qu'il est monté entre les noeuds (a, q) complémentaires d'entrée de données et les transistors (N3, N3q) passe-grille une première unité (11) de traitement du signal pour traiter un signal double rail s'appliquant aux noeuds (a, aq) d'entrée de données. 20. Montage suivant la revendication 18 ou 19, caractérisé en ce qu'il est monté entre les transistors (N3, N3q) passe-grille et les noeuds (z, zq) complémentaires de sortie de données une deuxième unité (12) de traitement du signal. 21. Montage suivant l'une des revendications 18 à 20, caractérisé en ce que les transistors (N3, N3q) passe-grille font partie d'un multiplexeur (13) par lequel des signaux ((xr, xrq), (xl, xlq)) double rail peuvent être injectés par d'autres paires de noeuds (ar, arq, al, alq) complémentaires d'entrée de données. 22. Montage suivant la revendication 17, caractérisé en ce que, dans une phase d'évaluation, le transistor (P1) de liaison est commandé à grande valeur ohmique et pour un niveau de signal bas sur l'un des noeuds (z, zq) complémentaires de sortie de données, l'autre noeud (zq, z) de sortie de données est relié par le transistor (P2q, P2) rétrocouplé qui est relié à celui-ci à la borne (VDD) de tension d'alimentation à laquelle s'applique le potentiel supérieur de tension d'alimentation. 23. Montage suivant la revendication 19, caractérisé en ce qu'un signal ((k0, k0q)) de commande prévu pour la commande de la première unité (11) de 10 traitement du signal est un signal double rail. 24. Montage suivant la revendication 21 ou 23, caractérisé en ce qu'un signal ((kl, klq)) de commande prévu pour la commande de la deuxième unité (12) de traitement du signal est un signal double rail. 25. Montage suivant la revendication 24, caractérisé en ce que le montage est conçu pour fonctionner dans des modes de fonctionnement différents, un mode de fonctionnement étant un mode d'économie de courant et un autre mode de fonctionnement un mode de sécurité dans lequel, dans le mode de sécurité, il est prévu dans le signal ((k0, k0q)) de commande de la première unité (11) de traitement du signal entre deux états valables de signal double rail une phase de précharge dans laquelle le signal double rail prend l'un des états ((1, 1)) ou ((0, 0)) qui n'est pas valable. 26. Montage suivant la revendication 24, caractérisé en ce que le montage est conçu pour fonctionner dans des modes de fonctionnement différents, un mode de fonctionnement étant un mode d'économie de courant et un autre mode de fonctionnement un mode de sécurité, dans lequel dans le mode de sécurité, il est prévu dans le signal ((kl, klq)) de commande de la deuxième unité (12) de traitement du signal, entre deux états de signal double rail valables, une phase de précharge dans laquelle le signal double rail prend l'un des états ((1, 1)) ou (0, O non valables. 27. Montage suivant la revendication 21, caractérisé en ce que - il est prévu pour commander le multiplexeur (13) plusieurs signaux (sO, sr, sl) de commande et - le montage est conçu pour fonctionner dans divers modes de fonctionnement, un mode de fonctionnement étant un mode d'économie de courant et un autre mode de fonctionnement étant un mode de sécurité dans lequel, dans le mode de sécurité, il s'effectue entre la commande par des signaux de commande valables une commande par des signaux de commande non valables qui ont tous le même niveau de signal. 28. Montage suivant la revendication 25 et 26 et 27, caractérisé en ce que les phases de précharge dans les signaux ((k0, k0q), (kl, klq)) de commande pour la première et la deuxième unité (11, 12) de traitement du signal et les signaux (sO, sr, sl) de commande qui ne sont pas valables pour le multiplexeur (13) se suivent en se chevauchant dans le temps de préférence de façon isochrome. 29. Montage suivant l'une des revendications précédentes, caractérisé en ce qu'il est prévu une unité de commande pour la production de signaux ((k0, k01), (kl, kiq), sO, sr, sl, eqq) de commande. 30. Procédé pour faire fonctionner un montage double rail, caractérisé en ce que l'on peut faire fonctionner le montage double rail en alternance dans un mode (SM) de sécurité ou dans un mode (EM) d'économie d'énergie, dans lequel lors du fonctionnement dans le mode (SM) de sécurité, deux noeuds (y, yq) complémentaires de données sont reliés lorsque, dans le mode de sécurité, le potentiel des noeuds (y, yq) de données doit être égalisé. 31. Procédé suivant la revendication 30, caractérisé en ce que pendant l'existence de la liaison entre les noeuds (y, yq) complémentaires de données, une liaison entre les noeuds (y, yq) complémentaires de données et un noeud (a VDD) d'application d'une tension d'alimentation est coupée. 32. Procédé suivant l'une des revendications 30 ou 31, caractérisé en ce qu'il est monté entre le montage double rail et un autre montage double rail un circuit (4, 5; 14, 15; Na, Naq, Naqy, Nayq) de découplage par lequel une réaction sur un montage double rail en amont est empêchée. 33. Procédé suivant la revendication 32, caractérisé en ce que l'on utilise comme circuits de 15 découplage des circuits (4, 5; 14, 15) inverseurs.