FR 2881236 A1 20060728 FR 0550227 A 20050126 CIRCUIT DE GENERATION D'UNE TENSION DE REFERENCE Domaine de l'invention La présente invention concerne de façon générale les circuits électroniques et plus particulièrement la génération de tensions de références proches des tensions d'alimentation du circuit. Un exele d'application de la présente invention concerne les convertisseurs analogique-numérique et la génération de tensions de référence définissant les niveaux des états "0" et "1" des bits. Plus généralement, l'invention s'applique dès qu'au moins une tension de référence proche du niveau d'une tension d'alimentation est souhaitée (par exemple, les convertisseurs numérique-analogique et les circuits de référence pour signaux vidéo). Exposé de l'art antérieur La figure 1 représente, de façon très sché:. natique et sous forme de blocs, un convertisseur analogique-numérique 1 (ADC) du type auquel s'applique la présente invention. Un tel convertisseur est alimenté par une tension continue Vdd appliquée entre deux bornes 2 et 3 du circuit 1. Dans l'exemple de la figure 1, le convertisseur 1 est à entrées différentielles. Un signal différentiel Vin est appliqué entre deux bornes d'entrée 4 et 5 du convertisseur qui reçoit également deux signaux de références VrefP et VrefM sur des entrées 6 et 7. Les signaux de référence VrefP et VrefM fournissent des niveaux de tension autour de la moitié Vdd/2 de la tension d'alimentation. Une fréquence d'échantillonnage est fixée par un signal d'horloge Clk appliqué sur une entrée d'horloge 9. Le circuit 1 fournit un signal binaire OUT sur n bits sur une sortie série ou plusieurs sorties parallèle 8. La figure 2 illustre, par une échelle de tensions, le fonctionnement du convertisseur de la figure 1. Les tensions VrefP et VrefM sont comprises entre les niveaux Vdd et zéro de part et d'autre du niveau médian Vdd/2. La différence AV entre les niveaux VrefP et VrefM définit la dynamique du convertisseur. Plus cet écart est important, meilleur est le rapport signal/bruit du convertisseur. L'écart g+ entre la tension Vdd et la tension VrefP et l'écart g- entre la tension VrefM et la masse (zéro) sont liés à des contraintes technologiques du circuit comme on le verra par la suite. A l'intérieur du convertisseur 1, les signaux de référence VrefP et VrefM sont connectés à un ou plusieurs éléments fonctionnant conune des sources de courant qui absorbent (sur le niveau VrefP) ou fournissent (sur le niveau VrefM) un courant dépendant de la fréquence de travail du convertisseur et du nombre d'étages fournissant respectivement des états 0 et des états 1. Par la suite, l'invention sera décrite en relation avec la génération d'un seul niveau de référence VrefP proche du niveau positif Vdd de la tension d'alimentation. On notera toutefois qu'elle s'applique plus généralement à la génération de signaux de référence positif ou négatif, par exemple, dans une application différentielle. De même, pour simplifier, on se référera à une référence négative de masse sachant qu'il peut s'agir de n'importe quel niveau positif ou négatif inférieur au niveau Vdd. La figure 3 représente, de façon schématique, un 35 exemple classique de circuit de génération d'une tension de référence VrefP du type auquel s'applique l'invention. Cette tension VrefP est fournie par un transistor MOS à canal N MT1, connecté entre une ligne 2 de fourniture de la tension Vdd et une source de courant 11 reliée à la masse 3. Le transistor MN1 et la source 11 forment l'étage de sortie d'un amplificateur 10 à transconductance dont une première entrée 14 reçoit, par une résistance R1, une tension de référence fixe VBG liée à la technologie (généralement appelée tension bandgap) et dont une deuxième entrée est connectée à la masse. En interne, la première entrée est reliée à un amplificateur d'entrée 12 (A). La sortie 13 du circuit (drain du transistor MN1) est rebouclée sur l'entrée 14 par une résistance R2. Les valeurs respectives des résistances R1 et R2 fixent la valeur du niveau VrefP par rapport au niveau VBG. Le montage de la figure 3 est généralement appelé "suiveur" et son rôle est de fournir le courant nécessaire au fonctionnement des circuits connectés en aval de la borne 13, tout en maintenant le niveau de tension VrefP. Dans des applications où la tension d'alimentation Vdd est relativement faible (moins de 3 volts, typiquement 2,5 volts), il est difficile de maintenir le niveau VrefP proche du niveau Vdd. En effet, le fonctionnement du suiveur de la figure 3 nécessite une tension d'environ 600 millivolts voire 900 millivolts pour fournir la tension grille-source du transistor MN1 qui impose la différence de potentiel entre la borne 2 et la borne 13. A ce problème de tension grille-source, s'ajoute la tension de déchet de l'amplificateur 12. 1l en découle en pratique que le niveau de tension VrefP se retrouve autour du volt. En appliquant le même circuit côté génération du niveau VrefM par rapport à la masse, on voit que l'on obtient une dynamique de quelques centaines de millivolts pour le convertisseur, ce qui est en pratique insuffisant. Par conséquent, cette solution n'est pas adaptée à des tensions d'alimentation aussi faibles. Pour rapprocher le niveau VrefP du niveau Vdd, on inverse généralement la structure de l'étage de sortie en connectant un transistor MOS à canal P en série avec une source de courant entre les bornes 2 et 3. Toutefois, cela iuvose de dimensionner ce transistor au pire cas de fonctionnement de l'application dans la mesure où il doit supporter l'intégralité du courant si le circuit aval (le convertisseur) n'absorbe pas de courant. La figure 4 représente un autre exemple classique de circuit suiveur 20 de génération d'une tension de référence VrefP pour un convertisseur analogique-numérique 1. En figure 4, la source de courant 15 à laquelle est équivalent le convertisseur 1 pour la tension de référence VrefP a été illustrée. L'entrée 4 du convertisseur 1 est reliée à la masse par un condensateur externe Cext (optionnel) dont le rôle est de stabiliser le niveau VrefP. Pour simplifier, seul:l'étage de sortie de l'amplificateur suiveur a été représenté en figure 4. Bien entendu, un tel montage comporte également une contre-réaction (résistance R1 et R2) avec l'entrée 14 de l'amplificateur 20. Dans l'exemple de la figure 4, un transistor MOS à canal P MP1 est commandé par l'amplificateur d'entrée 12 du montage et est relié par une source de courant 21 à la borne 2 d'application de la tension Vdd. Le fait de reporter la source de courant côté alimentation positive permet d'éviter la chute de tension importante liée à la tension grille-source du transistor MOS à canal N de la figure 3. Une deuxième source de courant 22 relie le drain du transistor MP1 à la masse 3 et ce drain est relié par une troisième source de courant 23 montée en miroir sur la source de courant 21. Le rapport du miroir est généralement de l'unité et la source de courant 22 est une source de courant fixe absorbant la souune des courants fournis par les sources 21 et 23. Par exemple, un premier transistor MOS à canal MP2 constituant la source 21 relie la borne 2 à la source du transistor MP1. Sa grille est reliée directement à celle d'un deuxième transistor MP3 constitutif de la source de courant 23 reliant la borne 2 au drain du transistor MP1, les grilles communes étant par ailleurs reliées à ce drain. Un tel montage permet de réduire la taille du transistor MOS MP1 dans la mesure où il n'est pas en permanence traversé par le courant maximum (pire cas) absorbé par le convertisseur aval 1. Quand le convertisseur 1 tire du courant (source 15), l'amplificateur 12 réagit en augmentant le potentiel de la grille du transistor MP1. Cela a pour effet d'ouvrir le tran- sistor MP1 et le transistor miroir MP2 fournit alors au convertisseur un courant correspondant à la valeur fixée par la source 21. A l'inverse, quand le convertisseur ne prélève pas de courant, le transistor MP1 est passant et le courant fixe absorbé par la source 22 n'est pas fourni uniquement par ce transistor MP1 mais également par le transistor MP3. Par rapport au montage de la figure 3, le montage de la figure 4 permet d'atteindre une tension VrefP de l'ordre de 2 volts pour une tension Vdd de l'ordre de 2,2 volts (niveau Vdd diminué d'environ 0,2 volt pour le fonctionnement du transistor MP2). En reproduisant un montage similaire (à base de transistors à canal N) côté borne négative (masse 3) de l'alimentation, on peut générer un deuxième niveau de référence VrefM à environ 0,2 volt, ce qui fournit une dynamique supérieure à 1 volt au convertisseur. Une telle dynamique est acceptable dans la plupart des cas. Toutefois, un inconvénient de la solution de la figure 4 est que le courant absorbé par la source 22 reste un courant indépendant du fonctionnement des circuits connectés en aval et engendre donc une consommation permanente. Le rendement d'un tel générateur de tension de référence reste donc faible. Résumé de l'invention La présente invention vise à pallier tout ou partie des inconvénients des générateurs de tension de référence connus ayant pour objet de générer un niveau de référence proche d'un niveau d'alimentation du circuit. La présente invention vise plus particulièrement à proposer un générateur de niveau de référence dans lequel la consommation est adaptée au courant requis par les circuits connectés en aval. L'invention vise également à proposer une solution compatible avec une utilisation en mode non différentiel et en mode différentiel. Pour atteindre tout ou partie de ces objets, la présente invention prévoit un circuit de génération d'une tension de référence par un premier transistor MOS d'un premier type connecté à une première borne d'application d'une tension d'alimentation, ledit premier transistor étant en série avec un deuxième transistor MOS de même type commandé par un étage d'entrée d'un amplificateur à transconductance et leur point milieu définissant une borne de sortie fournissant la tension de référence, une première source de courant de valeur fixe reliant ladite première borne d'alimentation à la grille du premier transistor, une deuxième source de courant de valeur fixe reliant le deuxième transistor à une deuxième borne d'application de la tension d'alimentation. Selon un mode de réalisation de la présente invention, un troisième transistor MOS de type opposé aux deux premiers 25 relie les deux sources de courant. Selon un mode de réalisation de la présente invention, le premier transistor est dimensionné en fonction du courant susceptible d'être appelé ou restitué par les circuits connectés à la borne de sortie. Selon un mode de réalisation de la présente invention, le deuxième transistor est dimensionné en fonction de la valeur fixe des sources de courant. Selon un mode de réalisation de la présente invention, la deuxième source de courant est constituée d'un deuxième 35 transistor MOS du deuxième type polarisé par un signal fixe. Selon un mode de réalisation de la présente invention, la première source de courant est constituée d'un troisième transistor du premier type monté en miroir de courant sur un quatrième transistor du premier type en série avec un troisième transistor du deuxième type dont la grille est reliée à celle du deuxième transistor du deuxième type. Selon un mode de réalisation de la présente invention, le premier transistor du deuxième type est commandé par un signal constant. Selon un mode de réalisation de la présente invention, le circuit génère une tension de référence plus proche du potentiel de la première borne par rapport à celui de la deuxième borne, les transistors du premier type étant des transistors à canal P tandis que les transistors du deuxième type sont des transistors à canal N. Selon un mode de réalisation de la présente invention, le circuit génère une tension plus proche du potentiel de la deuxième borne par rapport à celui de la première borne, les transistors du premier type étant des transistors à canal N et les transistors du deuxième type des transistors à canal P. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 décrite précédemment représente,, de façon très schématique et sous forme de blocs, un convertisseur analogique-numérique à entrées différentielles du type auquel s'applique plus particulièrement la présente invention; la figure 2 décrite précédemment représente l'échelle des tensions utilisées par le convertisseur de la figure 1; la figure 3 décrite précédemment représente, de façon schématique, un premier exemple classique de montage suiveur de génération d'une tension de référence; la figure 4 représente un deuxième exemple classique de montage suiveur de génération d'une tension de référence; la figure 5 représente un mode de réalisation d'un circuit de génération d'une tension de référence selon la présente invention; et la figure 6 est un schéma électrique partiellement détaillé du circuit de la figure 5. Les mêmes éléments désignent de mêmes références aux différentes figures. Pour des raisons de clarté, seuls les élé- ments qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrites par la suite. En particulier, les détails constitutifs du circuit utilisant des tensions de référence générées par un montage de l'invention (par exemple, un convertisseur analogique-numérique), 1'inven- tion n'engendrant aucune modification des circuits connectés en aval du circuit de génération de la tension de référence. Description détaillée La figure 5 représente, partiellement et de façon schématique, un mode de réalisation d'un circuit 30 constituant un montage suiveur de génération d'une tension positive VrefP selon l'invention. Cette tension est, par exemple, destinée à un circuit 1 de conversion analogique-numérique (ADC) dont une borne 4 d'entrée de niveau de référence positive est reliée à la masse 3 par un condensateur externe Cext (optionnel). Comme dans la solution précédente de la figure 4, un amplificateur d'entrée 12 (A) recevant un niveau de référence (par exemple, une tension de type banggap) par une résistance (non représentée) commande un transistor MOS à canal P MP1 dont la source fournit la tension VrefP. Un condensateur Cint relie la grille du transistor MP1 à la masse pour stabiliser le montage. La source du transistor MP1 est reliée à une borne 2 d'application de la tension Vdd par un transistor MOS à canal P MPO dont =La grille est reliée à la borne 2 par une source de courant 31. A la différence du montage de la figure 4, la source de courant 31 fournit un courant I fixe, le transistor constitutif de cette source de courant n'est donc pas monté en miroir sur le transistor MPO. Une deuxième source 22 de courant fixe relie le drain du transistor MP1 à la masse 3 et un transistor MOS N à canal MNO relie la grille du transistor MPO (sortie de la source 31) au drain du transistor MP1. Le rôle du transistor MNO est de fixer la tension de drain du transistor MP1 par rapport à la masse 3, ce qui revient à rendre ce niveau de drain indépendant de la tension de grille du transistor MPO pour permettre le fonctionnement du transistor MP1. La source 31 de valeur fixe est, de préférence, un miroir de courant de la source 22. Le transistor MNO est commandé par un signal de tension VCAS dont la génération sera décrite par la suite en relation avec la figure 6. Cette tension est une tension constante dans la mesure où le transistor MNO est toujours passant. Elle est choisie pour être supérieure à la tension drain-source de saturation du transistor constitutif de la source 22 majorée de la chute de tension VGS grille-source du transistor MNO. Quand le convertisseur 1 tire du courant (par sa source de courant 15 sur la borne 4), l'amplificateur 12 réagit en augmentant la tension de grille du transistor MP1. L'augmentation du potentiel de grille du transistor MP1 a pour effet d'ouvrir ce transistor et un courant circule à travers le transistor MPO pour fournir le courant appelé par le convertisseur 1 (flèche 33 en figure 5). Le transistor MPO (connue le transistor MP2 de la figure 4) doit être dimensionné en fonction du pire cas de l'application pour être capable de véhiculer le courant appelé par les circuits avals. La grille du transistor MPO est déchargée par la source de courant 22. Le courant de décharge de cette grille correspond à la différence (par exemple 2I-I) des courants fixes des sources 22 et 31. La décharge de la grille du transistor MPO a pour effet d'augmenter le courant qu'il fournit. Quand le convertisseur 1 n'appelle pas de courant, le transistor MP1 est rendu passant par l'amplificateur 12. Le courant de repos alors consoicacé correspond au courant I. Les valeurs des sources de courant 31 et 22 sont choisies pour être les plus faibles possibles, sachant que plus le courant est important, plus le système est rapide à charger et décharger la capacité de grille du transistor MPO. Comme ce transistor est dimensionné au pire cas pour l'application, c'est cette capacité de grille qui conditionne les tailles des sources de courants respectives 31 et 22. Selon une variante de réalisation où le condensateur externe Cext est omis, les sources de courant 31 et 22 pourront être plus importantes, de façon à préserver la rapidité du système. De façon dynamique, quand la tension de référence VrefP a tendance à chuter sous l'effet d'un courant plus important absorbé par le circuit 1, la tension grille du transistor MPO a tendance à diminuer dans la mesure où le courant I est imposé par la source 31. La diminution de la tension de grille est liée au besoin de fournir le courant 2I de la source 22. Il en découle que le transistor IP0 laisse passer plus de courant et retrouve ainsi l'équilibre. A l'équilibre, les courants respectifs dans les transistors MPO et dans la source 31 sont tous les deux égaux à la valeur I (la moitié du niveau fixé par la source 22). Quand l'équilibre est rompu, plus le convertisseur tire du courant, plus la tension grille du transistor MPO diminue. On règle ainsi sa tension grille-source, donc le courant qu'il fournit. Un avantage de l'invention est que quelle que soit la fréquence de travail du convertisseur 1 et le nombre d'états 0 et 1 à générer, le générateur s'adapte au courant appelé. Un autre avantage de l'invention est que le courant de repos est minimisé. Un autre avantage induit par le montage de l'invention est que le circuit reste stable que ce soit avec ou sans condensateur externe Cext. Dans des montages classiques, la stabilité de la tension de référence VrefP est liée à la capacité Cext qui sert de réservoir de charges ou par la capacité Cint. Toutefois, le concepteur doit choisir entre l'une et l'autre de ces capacités pour fournir la stabilité du système, faute de quoi celui-ci oscille. A l'inverse, la stabilité du circuit de l'invention est uniquement fixée par la capacité Cint et est indépendante de la capacité externe Cext. Par conséquent, le générateur de tension de référence de l'invention peut être utilisé avec ou sans capacité externe, sans que le concepteur ait besoin de définir ce point à l'avance. Dans le système rebouclé (résistance RL et R2, figure 3) entre le point 14 et la borne 4, le pôle dominant est désormais uniquement lié à la capacité Cint surtout si cette dernière a une valeur importante (typiquement plusieurs picofarads). La figure 6 représente un schéma électrique partiel et détaillé illustrant un mode de réalisation des sources de courant 31 et 22 ainsi que de la génération du signal VCAS selon l'invention. La source de courant 22 est constituée d'un transistor MOS à canal N MN22 reliant le drain du transistor MP1 à la masse 3. La grille du transistor MN22 reçoit un signal VNpol de polarisation. Ce signal correspond au signal de polarisation habituellement généré pour polariser l'ensemble des transistors à canal N du circuit et se retrouve dans tous les systèmes classiques. La source de courant 31 est constituée d'un transistor MOS à canal P MP31 reliant la borne 2 à la grille du transistor MPO. Pour fixer le rapport entre le courant I de la source MP31 et celui 2I de la source MN22 de façon fixe, le transistor MP31 est monté en miroir de courant sur un transistor MP5, lui-même en série avec un transistor MOS à canal N MN5 entre les bornes 2 et 3. Le transistor MN5 a sa grille reliée à celle du transistor MN22 tandis que le transistor MP5 a sa grille reliée à son drain et à la grille du transistor MP31. Le rapport entre les courants respectifs I et 2I des sources 31 et 22 est fixé par le rapport de surface entre les transistors MP5 et MP31. En supposant que les transistors MN5 et MN22 aient tous deux la même taille, un transistor MP5 de taille double par rapport à celui du transistor MP31 fixe un rapport deux entre les sources 22 et 31. Les signaux VCAS et VNpol sont fournis, par exemple, par deux transistors à canal N MN6 et MN7 montés en diode et connectés en série entre une source de courant 40 et la masse, la source 40 fournissant un courant constant ou adapté à la température. Les grilles des transistors MN6 et MN7 sont reliées aux grilles respectives des transistors MNO et MN22. Un avantage de la présente invention est qu'elle requiert un seul transistor (MPO) dimensionné pour supporter tout le courant de l'application. Un autre avantage de l'inven- tion est que le courant absorbé par les circuits avals est indépendant des courants consommés par la structure de commande. Par conséquent, la consommation au repos du système est réduite. Un autre avantage de la présente invention est qu'elle est compatible avec la génération de tensions de référence proches des niveaux d'alimentation, adapté en particulier à la génération de niveaux de référence pour des convertisseurs analogique-numérique. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la transposition du circuit de référence décrit à la génération d'une tension de référence par rapport à la masse à partir d'un montage dual en remplaçant les transistors à canal N par des transistors à canal P et inversement, est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. De plus, les dimensions respectives à donner aux différents transistors en fonction de:L'application sont également à la portée de l'homme de l'art. REVENDICATIONS 1. Circuit de génération d'une tension de référence (VrefP) par un premier transistor MOS (MPO) d'un premier type connecté à une première borne (2) d'application d'une tension d'alimentation (Vdd), ledit premier transistor étant en série avec un deuxième transistor MOS (MP1) de même type commandé par un étage d'entrée (12) d'un amplificateur à transconductance et leur point milieu définissant une borne (4) de sortie fournissant:La tension de référence, caractérisé en ce qu'une première source de courant (31) de valeur fixe relie ladite première borne d'alimentation à la grille du premier transistor, une deuxième source de courant (22) de valeur fixe reliant le deuxième transistor à une deuxième borne (3) d'application de la tension d'alimentation. 2. Circuit selon la revendication 1, dans lequel un 15 troisième transistor MOS (MNO) de type opposé aux deux premiers relie les deux sources de courant (31, 22). 3. Circuit selon la revendication 1, dans lequel le premier transistor (MPO) est dimensionné en fonction du courant susceptible d'être appelé ou restitué par les circuits connectés à la borne de sortie (4). 4. Circuit selon la revendication 1, dans lequel le deuxième transistor (MP1) est dimensionné en fonction de la valeur fixe des sources de courant (31, 22). 5. Circuit selon la revendication 1, dans lequel la deuxième source de courant (22) est constituée d'un deuxième transistor MOS (MN22) du deuxième type polarisé par un signal fixe (VNpol). 6. Circuit selon la revendication 5, dans lequel la première source de courant (31) est constituée d'un troisième transistor (MP31) du premier type monté en miroir de courant sur un quatrième transistor (MP5) du premier type en série avec un troisième transistor du deuxième type (MN5) dont la grille est reliée à celle du deuxième transistor (MN22) du deuxième type. 7. Circuit selon la revendication 2, dans lequel le premier transistor (MNO) du deuxième type est commandé par un signal constant (VCAS). 8. Circuit selon l'une quelconque des revendications 1 à 7, de génération d'une tension de référence plus proche du potentiel de la première borne par rapport à celui de la deuxième borne, dans lequel les transistors du premier type sont des transistors à canal P tandis que les transistors du deuxième type sont des transistors à canal N. 9. Circuit selon l'une quelconque des revendications 1 à 7, de génération d'une tension (VrefM) plus proche du potentiel de la deuxième borne par rapport à celui de la première borne, dans lequel les transistors du premier type sont des transistors à canal N et les transistors du deuxième type des transistors à canal P.