FR 2879859 A1 20060623 FR 0413596 A 20041220 Procédé et dispositif de génération d'un signal par boucle à verrouillage de fréquence fractionnaire. L'invention concerne la synthèse de fréquence et s'applique avantageusement mais non limitativement au domaine de la communication sans fil, en particulier aux téléphones mobiles qui incorporent dans leur chaîne d'émission/réception des moyens de synthèse de fréquence. Ce circuit est aussi applicable à la Télévision Numérique Terrestre. Une boucle à verrouillage de phase (PLL:"phase locked loop", en langue anglaise) est généralement très utilisée pour la synthèse de fréquence. En effet, un tel système rebouclé permet de multiplier une fréquence de référence par un nombre entier et ainsi d'adresser toute une plage de fréquences avec un certain pas de fréquence. Plus précisément, une boucle à verrouillage de phase est un système d'asservissement générant une fréquence N fois plus grande que la fréquence de référence qu'il reçoit en entrée, N étant un nombre entier. Ainsi, la fréquence de sortie, qui est donnée par un oscillateur commandé en tension, est divisée par N, puis comparée à une référence qui peut être fournie par un quartz. Une pompe de charge, formée de deux. sources de courant, réagit alors en injectant ou en retirant du courant dans le filtre intégrateur qui pilote l'oscillateur de sortie. Dans le cas où la fréquence de sortie de l'oscillateur est une fonction croissante de sa tension d'entrée, la réaction de la boucle est basée sur le principe suivant. Le comparateur de front détecte le premier des deux fronts. Si ce front détecté appartient au signal de référence, la pompe de charge reçoit l'ordre d'envoyer du courant dans le filtre intégrateur. En effet, dans ce cas, le signal de sortie, divisé par N, est en retard sur le signal de référence et il faut donc augmenter la tension aux bornes de l'oscillateur. Inversement, si le premier front détecté est celui du signal de sortie divisé par N, alors la pompe de charge absorbe du courant pour que la tension aux bornes de l'oscillateur baisse. A l'apparition du second front, la pompe de charge cesse son activité en attendant le front suivant. Ainsi, plus les fronts seront proches et plus la charge injectée sera petite, jusqu'à ce que la fréquence du signal de sortie de l'oscillateur converge vers N fois la fréquence de référence. Les boucles à verrouillage de phase permettent de synthétiser des fréquences d'une grande précision et d'une grande stabilité. Leur limitation vient du fait que seule la synthèse de multiples entiers est possible, ce qui limite le nombre de fréquences adressables à partir d'une seule fréquence de référence. Pour pallier au problème de la division non entière, il est possible d'utiliser une boucle à verrouillage de phase dite "fractionnaire", effectuant une succession de divisions par N et N+1. Ainsi, pour réaliser une division par N+0,5, on divise une fois par N, une fois par N+l et ainsi de suite. Le filtre intégrateur de la boucle moyenne alors la valeur de la tension pilotant l'oscillateur de sortie de la boucle. Ce type d'architecture, qui résout le problème de la division à partie décimale pose en contrepartie de gros problèmes de bruit. En effet, contrairement aux boucles à verrouillage de phase classiques évoquées ciavant, dans lesquelles les injections de courant diminuent jusqu'à devenir négligeables en régime établi, les boucles à verrouillage de phase fractionnaires conservent de grandes injections de courant tout au long de leur fonctionnement, puisque la fréquence se trouve entre N et N + 1 fois la fréquence de référence, et que l'on ne peut la comparer qu'à des divisions entières. Ces injections de courant répétées entraînent du bruit qu'il est nécessaire de répartir. Et, c'est la taille de la séquence binaire commandant le diviseur par N ou N-F1 qui va imposer cette répartition. Lorsque la séquence est minimum, la tension de l'oscillateur se voit modulée à la fréquence de communication des diviseurs par N et N+1. Le spectre de sortie de la boucle comporte alors deux raies parasites. Et, ces raies peuvent rendre le circuit inopérationnel si elles ne respectent pas les spécifications en bruit autour du fondamental. Par ailleurs, lorsque la séquence s'agrandit, les raies parasites dues à la période de la séquence ont tendance à s'étaler. Cependant, le filtre intégrateur de la boucle a alors le temps de réagir, ce qui entraîne une variation du fondamental au cours du temps. Ainsi, pour des séquences très longues, les:raies parasites sont assimilables à du bruit réparti autour de la fréquence générée, en raison d'une modulation non désirée de la fréquence de sortie. En conclusion, le choix de la fréquence de coupure de la boucle à verrouillage de phase sera un compromis limitatif du filtrage des raies parasites (idéalement bas en fréquence) et de celui du bruit du l'oscillateur commandé en tension (idéalement haut en fréquence). Le document FR A 2 846 164 propose de générer un signal de fréquence égale au produit d'une fréquence de référence par un nombre réel au moyen de deux diviseurs et de deux signaux de comparaison. Le système est donc complexe. Il s'avère souhaitable d'optimiser encore le bruit généré. L'invention vise à apporter une solution à ces problèmes. Un but de l'invention est de proposer une synthèse de fréquence conservant tous les avantages des boucles à verrouillage classiques tout en supprimant le bruit inhérent aux boucles à verrouillage de phase fractionnaires. Un but de l'invention est de proposer une synthèse de fréquence stable, permettant une fréquence élevée avec des pas de fréquence faibles et un bruit réduit. L'invention propose donc un procédé de génération d'un signal désiré ayant une fréquence désirée égale au produit d'une fréquence de référence par un nombre réel, à faible bruit. Selon une caractéristique générale de l'invention, le procédé comporte cycliquement une succession d'une phase de mesure et d'une phase de correction. La phase de mesure comporte une division entière de la fréquence du signal de sortie d'un oscillateur par un diviseur entier de façon à obtenir un signal intermédiaire, une détermination de signaux de mesure représentatifs de l'écart temporel entre le signal intermédiaire et un signal de référence ayant ladite fréquence de référence, un transfert de charges électriques dépendant de la période de référence, de la partie entière et de la partie décimale dudit nombre réel, de façon à obtenir un signal d'erreur représentatif de l'écart temporel entre la période du signal de sortie actuel de l'oscillateur et ladite période désirée. La fréquence désirée est obtenue et est mesurable en régime établi. La phase de correction comporte une désactivation du diviseur de fréquence et une correction de la commande de l'oscillateur à partir du signal d'erreur, le signal de sortie de l'oscillateur formant ledit signal désiré. Le signal de sortie de l'oscillateur forme le signal de sortie du synthétiseur de fréquence en régime établi. En d'autres termes, d'une façon générale, la phase de mesure s'effectue au minimum en utilisant une boucle de mesure d'écart temporel à division entière, cette boucle étant ouverte en amont de l'oscillateur commandé en tension. Ainsi, au cours d'une période de mesure, qui est par exemple supérieure à une période du signal de référence, on compare la phase de la fréquence de référence et la phase d'un signal intermédiaire obtenu par division de la fréquence de sortie par la partie entière du facteur de division demandé. A partir de la comparaison de phase, on détermine des signaux de commande du transfert de charges pour charger une capacité d'une charge représentative du résultat de la comparaison de phases. Lors de la phase de correction, le transfert de charges est désactivé et la charge stockée est transférée à l'entrée d'un intégrateur dont la tension de sortie commande l'oscillateur. L'invention permet ainsi de connaître exactement l'écart entre la fréquence de sortie et la fréquence désirée et la boucle réagit à l'écart réel conduisant à une stabilité de la boucle ainsi qu'à une absence des raies parasites inhérentes aux boucles à verrouillage de phase fractionnaires classiques. Lorsque la phase de mesure s'effectue pendant plus d'une période du signal de référence, la phase de correction peut s'effectuer alors pendant le reste de la période du signal de référence, et ainsi de suite. Dans un mode de réalisation de l'invention, le cycle comprenant une phase de mesure et une phase de correction s'effectue pendant un nombre entier de périodes du signal de référence, par exemple deux périodes. Avantageusement, la phase de correction comporte également une désactivation du transfert de charges issu d'un moyen de transfert de charges électriques. La stabilité du fonctionnement est ainsi améHorée. Dans un mode de réalisation de l'invention, lesdits signaux de mesure commandent successivement trois transferts de charges électriques, l'un des transferts ayant lieu pendant une durée multiple de la période du signal de sortie, les autres transferts ayant lieu pendant une durée dépendant de l'écart temporel entre la période du signal de sortie actuel de l'oscillateur et ladite période désirée, le courant électrique étant de valeur fixe et dépendant de la partie décimale dudit nombre réel. Les transferts de charges sont synchronisés sur la fréquence de sortie de l'oscillateur. Des temps de repos entre les transferts de charges sont prévus. Les transferts de charges s'établissent avec des fronts sensiblement identiques qui se compensent mutuellement, d'où une précision accrue. Avantageusement, un transfert de charges électriques correspondant à la partie décimale dudit nombre réel est mis en oeuvre au cours de la phase de mesure. Ceci permet un gain de temps pour la correction. Dans un mode de réalisation de l'invention, une tension de correction de l'oscillateur est générée à partir des charges transférées et stockées. L'invention a également pour objet un dispositif de génération d'un signal désiré ayant une fréquence désirée égale au produit d'une fréquence de référence par un nombre réel. Selon une caractéristique générale de l'invention, le dispositif comprend: un oscillateur commandé, un moyen de division apte à effectuer une division entière de la fréquence du signal de sortie de l'oscillateur commandé en tension par un diviseur entier de façon à obtenir un premier signal intermédiaire, des moyens de détermination aptes à déterminer des signaux représentatifs de l'écart temporel entre ce premier signal intermédiaire et un signal. de référence ayant ladite fréquence de référence, des moyens de transfert de charges électriques commandés par les signaux de sortie des moyens de détermination, un échantillonneurintégrateur connecté à la sortie des moyens de transfert de charges électriques, et à l'entrée de commande de l'oscillateur, et des moyens de commande aptes à commander l'échantillonneur-intégrateur, à désactiver le diviseur et à commander les moyens de détermination, de façon à permettre successivement la détermination du signal d'erreur et la délivrance de ce signal d'erreur sur l'entrée de commande de l'oscillateur, le signal de sortie de l'oscillateur formant ledit signal désiré, en régime établi notamment. Dans un mode de réalisation de l'invention, l'échantillonneur- intégrateur comprend des moyens de stockage de charges électriques transférées par les moyens de transfert de charges électriques, un interrupteur connecté à la sortie des moyens de transfert de charges électriques, et un intégrateur connecté à la sortie de l'interrupteur et l'entrée de commande de l'oscillateur. Les moyens de stockage de charges électriques peuvent comprendre une capacité dont une borne est reliée à la sortie des moyens de transfert de charges électriques et l'autre borne est reliée à une tension de point milieu. L'interrupteur est commandé par les moyens de commande. L'intégrateur peut comprendre un amplificateur et une capacité montée entre une entrée et une sortie de l'amplificateur. 10 Dans un mode de réalisation de l'invention, les moyens de commande sont aptes à ouvrir et à fermer successivement et cycliquement l'interrupteur. Dans un mode de réalisation de l'invention, les moyens de détermination sont synchronisés:sur la fréquence de référence. Dans un mode de réalisation de l'invention, les moyens de transfert de charges électriques comprennent une première source de courant aI, une deuxième source de courant f31, et une troisième source de courant yI, commandées par trois signaux de sortie des moyens de détermination. Avantageusement, a et 'y sont de valeurs absolues égales et de signes opposés. Les éventuelles erreurs sur les temps d'établissement de aI et de yI se compensent, d'où un fonctionnement très précis. Les retards et les temps d'établissement des courants aI et yl se 15 compensent. En revanche, toute erreur sur la valeur des courants al et yl peut altérer le spectre de sortie puisqu'alors on aura des charges d'erreur Q différentes. Pour éviter ce problème, l'amplificateur permet de maintenir la tension de sortie du moyen de transfert de charges électriques autour du même potentiel, qui peut être un point milieu, ce qui optimise son fonctionnement. a peut être égal à 1 ou -1, [3 est égal à -f ou +f, y est égal à - 1 ou 1 respectivement, avec f la partie fractionnaire du nombre réel R. Dans un mode de réalisation de l'invention, la deuxième source de courant comprend un convertisseur analogique/numérique programmable. En d'autres termes, la deuxième source de courant comprend une pluralité de mini pompes de courant en parallèle. Dans un mode de réalisation de l'invention, en régime établi, la première source de courant est active pendant au moins deux périodes de la fréquence de sortie, la deuxième source de courant est active pendant une période de la fréquence de sortie, et la troisième source de courant est active entre le front de référence et le N'eme front du signal de sortie à compter de l'arrêt d'injection du premier courant aI. Dans un mode de réalisation de l'invention, le dispositif est réalisé sous la forme d'un circuit intégré. L'invention vise également un terminal d'un système de communication sans fil comportant un dispositif de génération tel que défini ci-avant. Ce terminal peut être par exemple un téléphone mobile cellulaire ou un élément de télévision numérique terrestre. Par rapport aux boucles à verrouillage de phases fractionnaires classiques, le système permet une architecture allégée: pouvant être dépourvue de modulateur pour sélectionner les sorties des diviseurs par N, N+1, etc. ; pouvant comprendre un seul diviseur sur la chaîne de retour; ayant une partie numérique réduite; présentant une faible consommation de courant; et pourvue de composants de petite taille, en particulier des condensateurs, d'où la possibilité de réaliser lesdits condensateurs en technologie intégrée. Par ailleurs, le système présente de nombreux avantages. Les moyens de détermination et les moyens de transfert de charges électriques fonctionnent de façon séquentielle, ce qui permet d'éviter les zones mortes. Le système de mesure et la remise à zéro du diviseur par N, permet d'éviter le besoin de resynchronisation du système. Si le courant 3I est erroné par rapport à la valeur entière al et yI, cela ne crée pas de bruit en sortie mais seulement un décalage de fréquence recorrigeable en modifiant la valeur du facteur f programmée dans le convertisseur numérique/analogique, dans la mesure où l'erreur sur le courant RI est constante. De plus, la partie fractionnaire permet d'effectuer une calibration du système. L'erreur éventuelle de courant entre aI et yI est minimisée grâce à la tension de sortie des moyens de transfert de charges électriques dont les pompes de charge sont maintenues autour d'un potentiel constant, typiquement la moitié de la tension d'alimentation, grâce à l'amplificateur. On a intérêt à fixer la tension du condensateur disposé entre la sortie des moyens de transfert de charges électriques et l'interrupteur dans une plage de fonctionnement où les valeurs absolues des courants des pompes de charge assurant le courant aI et yl sont égales. On peut aussi avoir recours à une contre-réaction pour parfaire l'égalité des valeurs absolues desdits courants en fonction du potentiel de sortie des moyens de transfert de charges électriques. D'autres avantages et: caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de réalisation et de mise en oeuvre, nullement limitatif, et des dessins annexés sur lesquels: la figure 1 est une vue schématique d'un dispositif cellulaire selon un aspect de l'invention, les figures 2 à 6 et 8 sont des chronogrammes illustrant le fonctionnement d'un dispositif selon un aspect de l'invention, et la figure 7 est une vue schématique d'un dispositif selon un autre mode de réalisation de l'invention. Sur la figure 1, un mode de réalisation d'un dispositif synthétiseur de fréquence est représenté. Ce dispositif comporte un oscillateur commandé en tension VCO dont la sortie délivre le signal de sortie désiré, en l'espèce le signal Fout. Bien que l'on ait représenté ici un oscillateur commandé en tension, tout type d'oscillateur commandé convient, par exemple un oscillateur commandé en courant. Le dispositif synthétiseur de fréquence comprend un diviseur DV capable d'effecteur une division entière, en l'espèce par N, du signal de sortie délivré par l'oscillateur VCO. Le diviseur DV peut consister en un compteur jusqu'à N. Ce premier signal intermédiaire SI, délivré par le diviseur DV est fourni à des moyens de détermination CP. Par ailleurs, le diviseur DV peut être activé ou désactivé par un signal logique DS délivré par les moyens de commande MCM. Les moyens de détermination CP reçoivent par ailleurs un signal de référence SRF, ayant une période de référence Tref. Ce signal de référence SRF' est délivré par un élément de référence REF, par exemple une boucle de fréquence ou un quartz. La sortie des moyens de détermination CP est reliée à des moyens de transfert de charges électriques MTCE comprenant, ici, trois pompes de charges P,, P, et P3 actionnables par des interrupteurs I,, I2 et I3 respectivement, dont les bornes de commande sont reliées aux moyens de détermination CP. La pompe de charges P3 peut comprendre un ou plusieurs convertisseurs analogiques/numériques. Un premier condensateur C, est par ailleurs connecté entre un point milieu de tension Vpm et la sortie des moyens de transfert de charges électriques MTCE. La tension Vpm est égale à la moitié de la somme de la tension de la masse et de la tension d'alimentation du dispositif. La sortie des moyens de transfert de charges électriques MTCE est reliée à un interrupteur I4 commandé par un signal de commande émis par des moyens de commande MCM. La sortie de l'interrupteur I4 est reliée à un intégrateur INT pourvu d'un amplificateur AMP et d'un condensateur C2 monté entre l'entrée inverseuse et la sortie de l'amplificateur AMP. L'entrée non inverseuse du condensateur C2 est reliée à un point milieu de tension Vpm. La sortie de l'amplificateur AMP forme la sortie de l'intégrateur INT et est reliée à l'oscillateur VCO. Le dispositif synthétiseur de fréquence peut être réalisé sous la forme d'un circuit intégré et permet ainsi d'effectuer directement une division par un nombre réel R ayant une partie décimale de plusieurs bits. en l'espèce par un nombre égal à N+f où N désigne la partie entière du diviseur réel et f la partie décimale. L'invention se distingue donc de l'art antérieur, et notamment des systèmes à boucle à verrouillage fractionnaires qui prévoient d'effecteur alternativement deux divisions entières. En effet, selon le mode de réalisation illustré, on compare la fréquence de référence et la fréquence désirée divisée par N. L'écart diminue jusqu'à devenir négligeable. La boucle reste stable et les raies parasites inhérentes aux boucles à verrouillage de phase fractionnaires classiques disparaissent. Plus précisément, le procédé de synthèse de fréquence s'étale sur deux phases, à savoir une phase de mesure et une phase de correction, voir figure 2. Les moyens de correction sont inhibés pendant la phase de mesure et les moyens de mesure sont inhibés pendant la phase de correction, de façon que les éventuelles perturbations de la correction sur la mesure et de la mesure sur la correction soient réduites le plus possible. La phase de mesure peut s'effectuer sur une période et demi du signal de référence SRF ou plus. On utilise cette période de mesure pour effectuer la mesure de la fréquence de sortie Fou,. Pendant ce temps, l'interrupteur I4 est ouvert, juste avant l'intégrateur INT maintenant la tension de commande de l'oscillateur, pour éviter que la réaction de la boucle ne vienne perturber la mesure. Le diviseur DV activé par le signal DS émis par les moyens de commande MCM fournit le signal intermédiaire SI de fréquence égale au quotient de la fréquence de sortie Foi, par N. Les moyens de détermination CP reçoivent un signal d'activation en provenance des moyens de commande MCM et effectuent une comparaison de phase entre le signal de référence SRF et le signal intermédiaire SI. En fonction de la comparaison de phase, les moyens de détermination CP' élaborent les signaux de commande des interrupteurs I,, I2 et I3 des moyens de transfert de charges électriques MTCE, de façon qu'au moins deux desdits interrupteurs I,, I2 et 13 soient simultanément ouverts. Les moyens de détermination CP sont synchronisés sur le signal de référence SRF. Dans l'exemple illustré sur la figure 3, l'interrupteur I, commandant la pompe de charge P, de courant +I est fermé pendant au moins deux périodes du signal Fou à partir du début de la période de mesure donné par un front montant du signal SRF et jusqu'à un front montant du signal Fout. La durée d'injection du courant +I est égale à (2+f,)Tout, avec fl un délai compris entre 0 et 1 en fonction du décalage entre les signaux SRF et Foot, ce qui se traduit par l'injection d'une charge supplémentaire Q, = +If,. L'interrupteur I3 commandant la pompe de charge P3 de courant -fI est fermé pendant une période Tou, du signal Foin, à partir de la première transition descendante du signal de référence Sref lors de la période de mesure. L'interrupteur I,, commandant la pompe de charge P2 de courant -I est fermé à partir de la première transition montante du signal de référence SRF suivant l'ouverture de l'interrupteur I3 lors de la période de mesure et ouvert à partir du Nième front montant du signal de sortie à compter du front déclenchant l'ouverture de l'interrupteur I, . En régime établi, ]l'interrupteur I2 est fermé pendant une durée (2-f+f, ) Tou, avec f la partie décimale du facteur de division R et f, le délai initial entre le premier front montant de référence et le front montant de sortie en début de phase de mesure. A la fin de la période de mesure, trois transferts de charges ont eu lieu des pompes de charges P,, P3 et P2 vers le condensateur C,. La durée des premier et troisième transferts dépendent du décalage entre les signaux Fou, et SRF. La durée du deuxième transfert dépend de préférence uniquement de la période du signal de sortie. La tension aux bornes du condensateur Cl est conservée si (N+f)Tou, est égal à Tref, la somme des courants pondérée par les durées s'écrivant (2+f,-f-(2+f3)) étant nulle. Les courants I, fI et I des pompes de charge sont fixés de façon permanente par la programmation des pompes de charge. Par contre, en cas de décalage au début de la période de mesure entre le front montant de SRF et le front montant de Fou, qui présente un retard SxTou, avec S compris strictement entre 0 et 1, la pompe de charge P, injecte une charge supplémentaire égale à ISTou, aux charges attendues de 2ITou, : Q,=-±I(2+8)Tou,. Ce décalage induit par le facteur de division non entier entre le signal de sortie et la référence SRF retardera d'autant le front du signal intermédiaire SI. Ce retard à l'ouverture de I2 injecte une charge supplémentaire égale à -IUTou, avec charges attendues de -(2-f)ITou, soit Q3=-I(2-f+8)Tou,. L'erreur due au retard des signaux sur les charges Q, et Q3 se neutralise pour chaque phase de mesure: AQ=Q,+Q3 = +I(2+5)Tou, -- I(2-f+5) Tou, = +UTou, Le déphasage cyclique entre les signaux SRF et Fou, reste inopérant au regard du fonctionnement du dispositif synthétiseur de fréquence. La grandeur OQ est proportionnelle à la partie décimale f du nombre réel R. Par ailleurs, les durées d'injection des courants sont supérieures ou égales à la période Tou, du signal de sortie Fou ce qui permet de réduire fortement l'influence d'éventuelles transitoires d'établissement du courant en raison d'une part de la neutralisation mutuelle des transitoires d'établissement des courants I et I qui présente des formes semblables en raison de la symétrie des composants et de la durée d'injection nettement supérieure à celle des transitoires, voir figure 5, et d'autre part de la charge transmise suffisante pour être peu sensible auxdites transitoires d'établissement du courant. Un temps de repos au moins égal à une période Tou, du signal de sortie Foin, est prévu entre une ouverture de l'un des interrupteurs et la fermeture sui vante d'un autre des interrupteurs, ce qui permet aux transitoires d'ouverture d'un interrupteur de se produire bien avant la fermeture suivante d'un autre des interrupteurs, voir figure 6. L'influence des transitoires d'ouverture des interrupteurs sur l'actionnement ultérieur d'une pompe de charge est ainsi fortement réduit. Lors de la période suivante, on procède alors à la phase de correction. Le diviseur de fréquence DV est désactivé et remis à 0 et l'interrupteur I4 est fermé. Les interrupteurs I,, I2 et I3 sont ouverts ce qui interdit une action des pompes de charge sur les condensateurs de transfert. La variation de tension V obtenue en sortie de l'amplificateur AMP résultant du transfert de charges du condensateur C, vers le condensateur C2, donne l'écart entre la fréquence de sortie et la fréquence désirée pour de faibles valeurs de déphasage seulement. Pour une fréquence de sortie trop grande, le front N du SI arrive avant le front de SRF. Dans ce cas, la quantité de charges accumulées dans C, est: I(2+5)Tout fITout. En d'autre termes, la fonction de transfert entre le déphasage et la tension aux bornes de C, est saturée. OV == Ck [(N+ f)Tu, Tif} avec k un nombre réel. On dispose donc de l'écart entre la période désirée et la période actuelle. Avant de recommencer la mesure, c'est-à-dire au cours d'un nombre entier de périodes suivantes du signal de référence (par exemple au cours de la période suivante). Les compteurs seront activés au prochain front du signal de référence suivi de deux fronts montant de Fout. Dans le mode de réalisation illustré sur la figure 7, l'intégrateur INT est monté dans une branche parallèle à l'interrupteur I4, et comprend un amplificateur AMP monté en suiveur de tension en série avec un condensateur C,. Un condensateur C2 est monté en série entre l'entrée de l'oscillateur VCO et la tension milieu Vpm. Le signe du courant est alors inversé par rapport au montage illustré sur la figure 1. Dans le mode de réalisation illustré sur la figure 8, les pompes de charge P,, P3 et P2 dans l'ordre chronologique fournissent des courants aI, RI et yI respectivement. De préférence, les valeurs absolues de a et 'y sont proches, voire égales. A titre d'exemple, on peut avoir a = 1, P = -f et y = -1, ou encore a = -1, R = f et y = 1. Le signal d'erreur AV s'écrit alors: AV = CZ [2aT u + J3Tout + y{(N + 2)Tou, Tel] sans délai, ou avec les délais: AV = CZ 2+8)aTut +J7 +y{(N+2+6)T u, Tef} J avec S le délai cyclique. Ainsi, le système est capable de réaliser une multiplication de fréquence par un nombre réel ayant une partie décimale, conserve tous les avantages des boucles à verrouillage de phase classique tout en supprimant le bruit inhérent aux boucles à verrouillage de phase fractionnaire. Le synthétiseur de fréquence s'applique notamment dans le domaine de la communication à distance, par exemple pour un combiné de téléphone mobile, et pour la Télévision Numérique Terrestre. 18 REVENDICATIONS 1-Procédé de génération d'un signal désiré ayant une fréquence désirée égale au produit d'une fréquence de référence par un nombre réel, caractérisé par le fait qu'il comporte cycliquement une succession d'une phase de mesure et d'une phase de correction, par le fait que la phase de mesure comporte une division entière (DV) de la fréquence du signal de sortie (Fou,) d'un oscillateur par un diviseur entier (N) de façon à obtenir un signal intermédiaire (SI), une détermination de signaux de mesure représentatifs de l'écart temporel entre le signal intermédiaire et un signal de référence (SRF) ayant ladite fréquence de référence, un transfert de charges électriques dépendant de la période de référence, de la partie entière (N) et de la partie décimale (f) dudit nombre réel, de façon à obtenir un signal d'erreur représentatif de l'écart temporel entre la période du signal de sortie actuel de l'oscillateur et ladite période désirée, et par le fait que la phase de correction comporte une désactivation du diviseur de fréquence et une correction de la commande de l'oscillateur à partir du signal d'erreur, le signal de sortie de l'oscillateur formant ledit signal désiré. 2-Procédé selon la revendication 1, caractérisé par le fait que le cycle comprenant une phase de mesure et une phase de correction s'effectue pendant un nombre entier de périodes du signal de référence (SRF), par exemple deux périodes. 3-Procédé selon la revendication 1 ou 2, caractérisé par le fait que la phase de correction comporte également une désactivation du transfert de charges issu d'un moyen de transfert de charges électriques. 4-Procédé selon l'une des revendications précédentes, caractérisé par le fait que lesdits signaux de mesure commandent successivement trois transferts de charges électriques, l'un des transferts ayant lieu pendant une durée multiple de la période du signal de sortie, les autres transferts ayant lieu pendant des durées dépendant de:L'écart temporel entre la période du signal de sortie actuel de l'oscillateur et ladite période désirée, le courant électrique dépendant de la partie décimale (f) dudit nombre réel. 5-Procédé selon la revendication 4, caractérisé par le fait qu'un transfert de charges électriques correspondant à la partie décimale (f) dudit nombre réel est mis en oeuvre au cours de la phase de mesure. 6-Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'une tension de correction de l'oscillateur est générée à partir des charges transférées et stockées. 7-Dispositif de génération d'un signal désiré ayant une fréquence désirée égale au produit d'une fréquence de référence par un nombre réel R, caractérisé par le fait qu'il comprend un oscillateur commandé (VCO), un moyen de division (DV) apte à effectuer une division entière de la fréquence du signal de sortie de l'oscillateur commandé en tension par un diviseur entier de façon à obtenir un premier signal intermédiaire, des moyens de détermination (CP) aptes à déterminer des signaux représentatifs de l'écart temporel entre ce premier signal intermédiaire et un signal de référence ayant ladite fréquence de référence, des moyens de transfert de charges électriques (MTCE) commandés par les signaux de sortie des moyens de détermination (CP), un échantillonneur-intégrateur connecté à la sortie des moyens de transfert de charges électriques (MTCE) , et à l'entrée de commande de l'oscillateur (VCO), et des moyens de commande (MCM) aptes à commander l'échantillonneur-intégrateur, à désactiver le diviseur et à commander les moyens de détermination (CP), de façon à permettre successivement la détermination du signal d'erreur et la délivrance de ce signal d'erreur sur l'entrée de commande de l'oscillateur, le signal de sortie de l'oscillateur formant ledit signal désiré. 8-Dispositif selon la revendication 7, caractérisé par le fait que l'échantillonneur-intégrateur comprend des moyens de stockage de charges électriques transférées par les moyens de transfert de charges électriques (MTCE), un interrupteur (I4) connecté à la sortie des moyens de transfert de charges électriques (MTCE), et un intégrateur (INT) connecté à la sortie de l'interrupteur (I4) et l'entrée de commande de l'oscillateur (VCO). 9-Dispositif selon la revendication 8, caractérisé par le fait que les moyens de commande (MCM) sont aptes à ouvrir et à fermer successivement et cycliquement l'interrupteur. 10--Dispositif selon l'une des revendications 7 à 9, caractérisé par le fait que les moyens de détermination (CP) sont synchronisés sur la fréquence de référence. 11--Dispositif selon l'une des revendications 7 à 10, caractérisé par le fait que les moyens de transfert de charges électriques (MTCE) comprennent une première source de courant al, une deuxième source de courant 131, et une troisième source de courant yI, commandées par trois signaux de sortie des moyens de détermination (CP). 12-Dispositif selon la revendication 11, caractérisé par le fait que a est égal à 1 ou -1, (3 est égal à -f ou +f, y est égal à -1 ou 1 respectivement, avec f la partie fractionnaire du nombre réel R. 13Dispositif selon la revendication 11 ou 12, caractérisé par le fait que la deuxième source de courant comprend un convertisseur analogique numérique programmable. 14-Dispositif selon l'une des revendications 11 à 13, caractérisé par le fait qu'en régime établi la première source de courant est active pendant au moins deux périodes de la fréquence de sortie, la deuxième source de courant est active pendant une période de la fréquence de sortie, et la troisième source de courant est active entre le front de référence et le Ni' front de signal de sortie à compter de l'arrêt d'injection du courant aI de la fréquence de sortie, avec f la partie fractionnaire du nombre réel R. 15-Dispositif selon l'une des revendications 7 à 13, caractérisé par le fait qu'il est réalisé sous la forme d'un circuit intégré. 16-Terminal d'un système de communication sans fil, caractérisé par le fait qu'il comprend un dispositif selon l'une des revendications 7 à 13. 17-Terminal selon la revendication 16, caractérisé par le fait qu'il forme un téléphone mobile cellulaire, ou un élément de Télévision Numérique Terrestre.