FR 2877513 A1 20060505 FR 0510999 A 20051027 COMMUTATEUR ANALOGIQUE A CIRCULATION EXTERNE TRES LIMITEE DE COURANT DE FUITE ET FILTRE A CAPACITES COMMUTEES COMPORTANT LE COMMUTATEUR ANALOGIQUE La présente invention est relative à un commutateur analogique et à un filtre à capacités commutées qui comporte le commutateur analogique. Comme le temps de réponse caractéristique d'un détecteur de pression à semi-conducteurs est de plusieurs millisecondes, un tel détecteur détecte également le bruit, c'est-à-dire des composantes d'ondulations à haute fréquence. La détection de ces composantes à haute fréquence provoque une baisse de la résolution de détection du détecteur, ce qui le rend inutilisable dans des applications où une grande précision est nécessaire. C'est pourquoi on a besoin d'un circuit permettant le maintien d'une grande précision pour un tel détecteur, même lorsque des composantes d'ondulations à haute fréquence sont détectées. Un procédé de suppression de composantes haute fréquence du signal de sortie d'un détecteur de pression à semi-conducteurs (qui sera ci-après appelé simplement détecteur de pression) consiste à transférer le signal de sortie du détecteur via un circuit de filtre passe-bas à fréquence de coupure suffisamment faible. Un exemple spécifique est illustré sur la Fig. 8, sur laquelle un circuit 200 de filtre à capacités commutées sert de filtre passe-bas qui agit sur le signal de détection délivré par un détecteur de pression, alimenté par l'intermédiaire d'un amplificateur différentiel 100. Cela permet d'établir de manière appropriée l'intervalle des fréquences de détection du détecteur de pression en choisissant une fréquence de coupure suffisamment faible pour le filtre à capacités commutées. Sur la Fig. 8, le détecteur de pression est constitué d'un ensemble de quatre éléments piézorésistifs R1, R2, R3, R4, chacun étant un dispositif à semi-conducteurs à structure comportant une couche d'impureté diffusée, lesquels sont formés sur une membrane. Les éléments piézorésistifs R1 à R4 sont connectés sous la forme d'un circuit en pont représenté, un courant issu d'une source de courant étant amené à passer par deux bornes opposées du circuit en pont, et une tension qui apparaît entre les bornes de la paire restante de bornes opposées du circuit en pont étant appliquée à l'amplificateur différentiel 100. De ce fait, l'amplificateur différentiel 100 délivre un signal de détection de pression qui est appliqué au circuit 200 de filtre à capacités commutées. Le circuit 200 de filtre à capacités commutées est constitué d'un filtre 103 à capacités commutées, d'un circuit 104 de diviseur de fréquence et d'un circuit 105 d'oscillateur. Le circuit 105 d'oscillateur produit un signal d'horloge de référence (représenté sur le chronogramme de la Fig. 10) qui est fourni au circuit 104 de diviseur de fréquence, qui produit de ce fait une paire de signaux d'horloge synchronisés respectivement appelés premier signal 01 d'impulsion d'horloge de phase et deuxième signal 02 d'impulsion d'horloge de phase, ainsi que leurs signaux inverses respectifs 01 et çb2. La relation entre le premier signal 01 d'impulsion d'horloge de phase et le deuxième signal 02 d'impulsion d'horloge de phase et le signal d'horloge de référence est illustrée sur la Fig. 10. La Fig. 9 représente un exemple du circuit d'un filtre 103 à capacités commutées selon la technique antérieure, qui comporte des commutateurs analogiques à fonctionnement dont le cadencement est commandé par le premier signal 01 d'impulsion d'horloge de phase et le deuxième signal 02 d'impulsion d'horloge de phase de la Fig. 10. Comme représenté, le filtre 103 à capacités commutées est constitué par un amplificateur opérationnel OP1, un premier, un deuxième et un troisième condensateurs Cl, C2, C3 et des premier à sixième commutateurs analogiques SW1 à SW6, le condensateur C3 étant connecté entre la borne de sortie et la borne inverseuse d'entrée de l'amplificateur opérationnel OP1, et la borne non-inverseuse d'entrée de l'amplificateur opérationnel OP1 recevant une tension de référence Vref. L'amplificateur opérationnel OP1 et le condensateur C3 sont donc connectés sous la forme d'un circuit d'intégrateur inverseur, Vref étant le niveau de référence commun des signaux d'entrée et de sortie Vi, Vo du filtre. Chacun des commutateurs analogiques SW1 à SW6 est constitué d'un transistor MOSFET (transistor métal-oxyde-semi-conducteur à effet de champ) à canal N et d'un transistor MOSFET à canal P montés en parallèle. Chacun des premier à troisième commutateurs analogiques SW1 à SW3 n'est mis dans l'état passant (c'est-à-dire conducteur) que pendant chaque intervalle de temps au cours duquel le premier signal 01 d'impulsion d'horloge de phase est au niveau H (c'est-à-dire au potentiel du niveau logique haut) tandis que chacun des quatrième à sixième commutateurs analogiques SW4 à SW6 n'est mis dans l'état passant que pendant chaque intervalle de temps au cours duquel le deuxième signal 02 d'impulsion d'horloge de phase est au niveau H. En référence à la Fig. 10, quatre états différents du circuit 103 de filtre à capacités commutées de la Fig. 9 peuvent être définis de la manière suivante: (a) l'état pendant chaque intervalle de temps au cours duquel le signal 01 d'impulsion d'horloge est au niveau H et le signal 02 d'impulsion d'horloge est au niveau L, ce qui est appelé premier état S 1; (b) l'état pendant chaque intervalle de temps qui succède immédiatement à un intervalle du premier état S1 et dans lequel les deux signaux 01, 02 d'impulsions d'horloge sont au niveau L, ce qui est appelé deuxième état S2; (c) l'état pendant chaque intervalle de temps au cours duquel le signal 01 d'impulsion d'horloge est au niveau L et le signal 02 d'impulsion d'horloge est au niveau H, ce qui est appelé troisième état S3; et (d) l'état pendant chaque intervalle de temps qui succède immédiatement à un intervalle du troisième état S3 et au cours duquel les deux signaux 01, 02 d'impulsions d'horloge sont au niveau L, ce qui est appelé quatrième état S4. Ces états seront décrits à propos des commutateurs analogiques SW1 à SW6 du filtre à capacités commutées, en référence aux schémas de fonctionnement de circuit de la Fig. 11. Comme représenté, dans le premier état S1, chacun des, commutateurs analogiques SW1, SW2, SW3 est dans l'état passant, tandis que chacun des commutateurs analogiques SW4, SW5, SW6 est dans l'état bloquant. Dans le deuxième état S2, chacun des commutateurs analogiques SW1 à SW6 est dans l'état bloquant. Dans le troisième état S3, chacun des commutateurs analogiques SW4, SW5, SW6 est dans l'état passant tandis que chacun des commutateurs analogiques SW1, SW2, SW3 est dans l'état bloquant. Dans le quatrième état S4, chacun des commutateurs analogiques SW1 à SW6 est dans l'état bloquant. La fréquence de coupure fc d'un tel filtre est proportionnelle à la fréquence fs des signaux 01, 02 d'impulsions d'horloge multipliée par le rapport de valeurs des condensateurs C2, C3. Avec un dispositif de détection de pression du type usuel, il convient d'utiliser une fréquence de coupure de l'ordre d'environ 100 Hz à 400 Hz. Si on doit utiliser par exemple une fréquence de coupure de 100 Hz, on peut y parvenir en établissant les valeurs de 0,25 pF pour C2, 60 pF pour C3 et 150 kHz pour la fréquence fs d'impulsion d'horloge. Il est facile de mettre en oeuvre comme circuit intégré un circuit ayant de telles valeurs de composants. Cependant, si la fréquence de coupure fc doit être réduite à environ 1 Hz, en supposant alors que les mêmes valeurs que celles précitées sont utilisées pour fs et pour C2, la valeur du condensateur C3 doit alors être de 6000 pF. Il n'est pas réalisable de former dans un circuit intégré un condensateur ayant une valeur aussi forte. De ce fait, si la fréquence de coupure fc doit être limitée à seulement 1 Hz, tous les éléments du filtre étant formés dans un circuit intégré, il convient d'abaisser la fréquence fs d'impulsion d'horloge d'un facteur de 100/1, pour arriver à environ 1, 5 kHz. Sur la Fig. 10, la relation entre le premier signal 01 d'impulsion d'horloge de phase et le deuxième signal 02 d'impulsion d'horloge de phase est telle que l'intervalle i (la durée du deuxième état S2) devient extrêmement court, d'environ 1 s. On y parvient à l'aide d'un circuit sans chevauchement (non représenté sur les dessins) qui agit sur les signaux 01 et 02 d'impulsions d'horloge pour créer un retard d'environ 1 s entre chaque front descendant du signal 01 d'impulsion d'horloge et un front montant suivant du signal 02 d'impulsion d'horloge. De la sorte, la transition du premier état S1 au troisième état S3 devient aussi courte que possible, si bien que chaque charge d'échantillonnage (dans le condensateur Cl) est rapidement transmise au condensateur C3. De la sorte, le fonctionnement pendant le passage du deuxième état S2 au troisième état S3 sera sensiblement non affecté par un passage de courant de fuite susceptible de survenir dans les commutateurs analogiques pendant un fonctionnement à haute température, même si la fréquence d'échantillonnage (c'est-à-dire la fréquence des impulsions d'horloge) fs est basse. Cependant, avec un tel cadencement d'horloge, la durée de chaque intervalle du quatrième état S4 sera longue, à tel point que, comme on peut le comprendre d'après la Fig. 11, des problèmes apparaissent en raison de courants de fuite passant dans les transistors du commutateur analogique SW5. Cela signifie que, en général pendant le quatrième état S4, un courant de fuite d'une certaine intensité (indiqué par IL pour l'état S4 sur la Fig. 11) sortira ou entrera dans le commutateur analogique S5, sous la forme d'un courant de charge ou d'un courant de décharge du condensateur C3 en provoquant une modification correspondante du niveau du signal de sortie Vo du filtre. Cela peut avoir une grande incidence si la circulation externe d'un courant de fuite à partir du commutateur SW5 résulte de courants de fuite à haute température passant dans les transistors de ce commutateur. L'effet s'accentue à mesure que diminue l'amplitude de variation du signal d'entrée Vi du filtre. De la sorte, s'il y a un courant de fuite externe d'un haut niveau à partir de la borne de sortie du commutateur SW5 (la borne du commutateur qui est connectée au condensateur C3) pendant chaque intervalle du quatrième état S4, il est impossible d'obtenir un fonctionnement précis pour des valeurs faibles du signal d'entrée du filtre, en particulier au cours d'un fonctionnement à haute température du filtre. La Fig. 13 illustre le principe de trajets de circulation de courants de fuite dans le commutateur analogique SW5 du circuit de la Fig. 9 selon la technique antérieure, pendant le quatrième état S4. La Fig. 12 est une vue en coupe d'un exemple de configuration pour le commutateur analogique SW5, typique de la technique antérieure. Dans cet exemple, le MOSFET 50 à canal P du commutateur est formé dans un puits N formé dans un substrat en silicium de type N, tandis que le MOSFET 51 à canal N se trouve dans un puits P formé dans le substrat en silicium de type N, une jonction PN étant formée entre le puits P et le substrat du type N. Une tension de polarisation inverse fixe, égale à la tension d'alimentation Vcc, est appliquée sur cette jonction PN, si bien que les courants de fuite respectifs passent par les régions de source et de drain, via cette jonction PN. En référence aux figures 12 et 13, dans le cas du MOSFET 51 à canal P, des courants de fuite 150 et 151 partent des électrodes de source et de drain, passent par le puits P et atteignent la borne 81 d'établissement de potentiel du substrat, qui est à un potentiel de terre fixe. Dans le cas du MOSFET 50 à canal P, des courants de fuite I60 et 161 partent d'une borne 80 d'établissement de potentiel, qui est à la tension Vcc fixe, passent par le puits N et atteignent les électrodes de source et de drain. D'une façon générale, l'intensité du courant de fuite 151 ne sera pas égale à celle du courant I61, de telle sorte que la différence (I51 - 161) , ou la différence (I61 I51) entre eux apparaîtra sous la forme d'un écoulement externe de courant de fuite, à savoir le courant le fuite IL représenté sur la Fig. 11 qui entre ou sort du condensateur C3 du circuit d'intégrateur inverseur pendant le quatrième état S4. Ainsi, dans la technique antérieure, il a été difficile d'utiliser un filtre à capacités commutées ayant une fréquence de coupure d'une valeur suffisamment basse pour agir efficacement sur le signal de sortie d'un détecteur de pression à semi-conducteurs pour réaliser une détection précise de pression sur un large intervalle de valeurs de pression, cette difficulté résultant d'un courant de fuite à haute température qui circule vers ou depuis un commutateur analogique du filtre pendant chaque intervalle de fonctionnement dans le quatrième état S4 décrit plus haut, ce courant de fuite circulant en tant que courant de charge ou de décharge d'un condensateur intégrateur C3 du filtre, pendant chacun des intervalles de longue durée de l'état S4. La présente invention vise à supprimer le problème exposé ci-dessus en 35 proposant un commutateur analogique perfectionné et un filtre perfectionné à capacités commutées qui comprend un tel commutateur analogique perfectionné, grâce à quoi sensiblement aucune circulation externe de courant de fuite ne survienne à une borne de sortie du commutateur analogique, depuis laquelle des courants de charge soient fournis de manière répétée à un condensateur intégrateur du filtre à capacités commutées. L'invention propose un commutateur analogique ayant un transistor MOSFET à canal N (transistor métal-oxyde-semi-conducteur à effet de champ) et un MOSFET à canal P, montés en parallèle entre des bornes d'entrée et de sortie du commutateur analogique, le MOSFET à canal N et le MOSFET à canal P étant formés dans des régions respectives de formation de transistors qui sont disposées en commun dans un substrat en semi- conducteur d'un circuit intégré. Pour parvenir à l'objectif ci-dessus, selon un premier aspect de l'invention, le commutateur analogique étant connecté dans un circuit dans lequel les bornes d'entrée et de sortie du commutateur analogique sont maintenues à une tension de référence commune, les potentiels respectifs du substrat du MOSFET à canal N et du MOSFET à canal P sont fixés chacun à la tension de référence. De ce fait, il n'y a aucune circulation externe de courant de fuite à la borne de sortie du commutateur analogique, même lors d'un fonctionnement à haute température. Ainsi, un tel commutateur analogique peut servir à transférer une quantité de charge (c'est-à-dire correspondant à un échantillon du signal d'entrée) vers un condensateur d'une faible valeur connecté à la borne de sortie du commutateur, et peut ensuite être maintenu dans l'état bloquant pendant un laps de temps très long sans aucun niveau élevé de courant de fuite circulant pour charger ou décharger le condensateur à faible valeur pendant ce laps de temps. Puisque le condensateur à faible valeur peut être un condensateur intégrateur d'un filtre à capacités commutées, l'invention permet de réaliser un filtre à capacités commutées qui sert de filtre passe-bas à faible fréquence de coupure tout en pouvant être entièrement réalisé dans un circuit intégré à une seule puce. Selon un autre aspect conforme à l'invention, le commutateur analogique est agencé avec chacune des régions de formation de transistors entouré sur ses faces latérales et sa face inférieure par une région en matière diélectrique telle qu'un dioxyde de silicium s'étendant de façon continue à l'intérieur du substrat en semi-conducteur. Comme les régions de formation de transistors sont de ce fait efficacement isolées électriquement l'une de l'autre, les potentiels respectifs dans le substrat du MOSFET à canal P et du MOSFET à canal N du commutateur analogique peuvent facilement être établis à des valeurs arbitraires, sans aucune possibilité de passage d'un courant de fuite entre les transistors. Selon un autre aspect conforme à l'invention, le circuit est un circuit intégrateur d'un filtre à capacités commutées, ledit circuit intégrateur comprenant un amplificateur opérationnel et un condensateur intégrateur qui est monté entre une borne de sortie dudit amplificateur opérationnel et une borne d'entrée inverseuse dudit amplificateur opérationnel, ladite tension de référence est appliquée à une borne non-inverseuse d'entrée dudit amplificateur opérationnel et ladite borne de sortie dudit commutateur analogique est connectée à ladite borne d'entrée inverseuse Io dudit amplificateur opérationnel. D'après un autre aspect, l'invention propose un commutateur analogique comprenant un premier MOSFET à canal N et un premier MOSFET à canal P montés en parallèle entre des bornes d'entrée et de sortie du commutateur analogique, le premier MOSFET à canal N et le premier MOSFET à canal P ayant des bornes d'établissement de potentiels de substrat qui sont à des valeurs fixes respectivement différentes de potentiel de substrat, et le commutateur analogique étant connecté dans un circuit dans lequel les bornes d'entrée et de sortie du commutateur analogique sont maintenues à une tension de référence fixe. Ce commutateur analogique est caractérisé en ce que les valeurs de potentiels du substrat du premier MOSFET à canal N et du premier MOSFET à canal P sont respectivement supérieure et inférieure à la tension de référence, dans des mesures identiques. Le commutateur analogique est également caractérisé en ce qu'il comprend: (a) un deuxième MOSFET à canal P, qui a des caractéristiques de fonctionnement identiques à celles du premier MOSFET à canal P et dont l'une des bornes de drain et de source est connectée à la borne d'établissement de potentiel de substrat du premier MOSFET à canal N, et qui a une borne d'établissement de potentiel de substrat connectée à la borne de sortie du commutateur analogique, et (b) un deuxième MOSFET à canal N, qui a des caractéristiques de fonctionnement identiques à celles du premier MOSFET à canal N et dont l'une des bornes de drain et de source est connectée à la borne d'établissement de potentiel de substrat du premier MOSFET à canal P, et qui a une borne d'établissement de potentiel de substrat connectée à la borne de sortie du commutateur analogique. La circulation de courants de fuite dans un tel commutateur analogique est illustrée sur la Fig. 7 (décrite plus en détail par la suite). Pour l'essentiel, il existe deux trajets de courants de fuite à jonction PN, chacun s'étendant depuis le potentiel (2Vref) du substrat du premier MOSFET Qpl à canal P, qui est supérieur à la tension de référence dans la mesure Vref, jusqu'au potentiel de substrat du deuxième MOSFET Qn2 à canal N (potentiel de terre), qui est inférieur au potentiel de référence dans la mesure Vref. En particulier, le premier trajet de courant de fuite passe par une jonction PN dans le premier MOSFET Qpl à canal P et une jonction PN dans le deuxième MOSFET Qp2 à canal P, tandis que le deuxième trajet de courant de fuite passe par une jonction PN dans le deuxième MOSFET Qn2 à canal N et une jonction PN dans le premier MOSFET Qnl à canal N. Avec cette configuration, du fait que les transistors Qp 1 et Qp2 ont des caractéristiques de fonctionnement identiques, et que, de même, les transistors Qnl et Qn2 ont des caractéristiques de fonctionnement identiques, il n'y a pas de sortie ou d'entrée nette de courant de fuite de la jonction PN à la borne de sortie du commutateur analogique lorsqu'il est dans l'état bloquant, si bien qu'il n'y a aucun passage de courant vers ou depuis un condensateur de faible valeur connecté à la borne de sortie du commutateur, même lors d'un fonctionnement à haute température. Ainsi, un tel commutateur analogique peut servir à transférer une quantité de charge (c'est-à-dire correspondant à un échantillon du signal d'entrée) vers un condensateur à faible valeur connecté à la borne de sortie du commutateur, puis être maintenu dans l'état bloquant pendant un laps de temps très long, sans une quantité notable de courant de fuite circulant pour charger ou décharger le condensateur pendant cet intervalle. Puisque le condensateur à faible valeur peut être un condensateur intégrateur d'un filtre à capacités commutées, un tel commutateur analogique permet la réalisation d'un filtre à capacités commutées qui sert de filtre passe-bas à basse fréquence de coupure tout en pouvant être entièrement réalisé dans un circuit intégré à une seule puce. L'invention concerne en outre un commutateur analogique alimenté par une tension de référence prédéterminée et maintenant les bornes respectives d'entrée et de sortie dudit commutateur analogique à ladite tension de référence, le commutateur analogique comprenant un MOSFET (transistor métal-oxyde-semi-conducteur à effet de champ) à canal N et un MOSFET à canal P montés en parallèle entre ladite borne d'entrée et ladite borne de sortie, ledit MOSFET à canal N et ledit MOSFET à canal P étant formés dans des régions respectives de formation de transistors, qui sont disposées en commun dans un substrat en semi-conducteur d'un seul circuit intégré. Conformément à l'invention, les potentiels respectifs du substrat de ladite région de formation de transistor dudit MOSFET à canal N et de ladite région de formation de transistor dudit MOSFET à canal P sont fixés à ladite tension de référence. Selon une caractéristique complémentaire conforme à l'invention, chacune desdites régions de formation de transistors est entourée par des régions en matière diélectrique s'étendant de manière continue par-dessus des faces latérales et une face inférieure de ladite région de formation de transistor, à l'intérieur dudit substrat en semi-conducteur. L'invention concerne en outre un filtre comprenant un amplificateur opérationnel, un premier, un deuxième et un troisième condensateurs et un premier, un deuxième, un troisième, un quatrième, un cinquième et un sixième commutateurs analogiques, et une source d'une tension de référence fixe qui est appliquée à la borne d'entrée non-inverseuse dudit amplificateur opérationnel, ledit premier commutateur analogique étant monté entre une borne d'entrée dudit filtre à capacités commutées et un premier noeud de connexion, ledit quatrième commutateur analogique étant monté entre ledit premier noeud de connexion et ladite borne d'entrée noninverseuse dudit amplificateur opérationnel, ledit premier condensateur étant monté entre ledit premier noeud de connexion et un deuxième noeud de connexion, ledit deuxième commutateur analogique étant monté entre ledit deuxième noeud de connexion et ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel, ledit cinquième commutateur analogique étant monté entre ledit deuxième noeud de connexion et une borne d'entrée inverseuse dudit amplificateur opérationnel, ledit deuxième condensateur étant monté entre ledit deuxième noeud de connexion et un troisième noeud de connexion, ledit troisième condensateur étant monté entre ladite borne d'entrée inverseuse dudit amplificateur opérationnel et une borne de sortie dudit amplificateur opérationnel, ledit troisième commutateur analogique étant monté entre ledit troisième noeud de connexion de ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel, ledit sixième commutateur analogique étant monté entre ledit troisième noeud de connexion et ladite borne de sortie dudit amplificateur opérationnel, et un signal de sortie étant produit par ladite borne de sortie dudit amplificateur opérationnel, ledit filtre à capacités commutées fonctionnant successivement dans un premier état de fonctionnement, dans lequel chacun desdits premier, deuxième et troisième commutateurs analogiques est dans un état conducteur, et chacun desdits quatrième, cinquième et sixième commutateurs analogiques, est dans un état nonconducteur, à la suite de quoi ledit premier condensateur est chargé à une tension d'entrée qui est appliquée à ladite borne d'entrée dudit filtre à capacités commutées et ledit deuxième condensateur est déchargé à zéro, ledit troisième condensateur n'étant ni chargé ni déchargé, un deuxième état de fonctionnement, dans lequel chacun desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques est dans un état non-conducteur, lesdits premier, deuxième et troisième condensateurs n'étant ni chargé ni déchargé, un troisième état de fonctionnement, dans lequel chacun desdits premier, deuxième et troisième commutateurs analogiques est dans un état non-conducteur et chacun desdits quatrième, cinquième et sixième commutateurs analogiques est dans un état conducteur, à la suite de quoi lesdits deuxième et troisième condensateurs se trouvent connectés en parallèle et ledit premier condensateur est déchargé à zéro, un courant de décharge issu dudit premier condensateur chargeant lesdits deuxième et troisième condensateurs connectés en parallèle, et un quatrième état de fonctionnement, dans lequel chacun desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques est dans un état non-conducteur, lesdits premier, deuxième et troisième condensateurs n'étant ni chargé ni déchargé, ladite séquence comprenant le premier, le deuxième, le troisième et le 20 quatrième états de fonctionnement se répétant de manière cyclique. Conformément à l'invention, une durée i dudit deuxième état de fonctionnement est rendue sensiblement égale à une durée minimale, à la suite de quoi deux ou plus desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques ne peuvent pas être simultanément dans un état conducteur pendant ledit deuxième état de fonctionnement, et ledit cinquième commutateur analogique est un commutateur analogique tel que précité. L'invention sera mieux comprise à l'étude de la description détaillée d'un mode de réalisation pris à titre d'exemple non limitatif et illustré par les dessins annexés sur lesquels: la Fig. 1 est un schéma de circuit d'une première forme de réalisation d'un filtre à capacités commutées; la Fig. 2 est une vue en coupe représentant la configuration de chacun des premier, troisième, quatrième et sixième commutateurs analogiques SW1, SW3, SW4, SW6 dans la forme de réalisation de la Fig. 1; la Fig. 3 est une vue en coupe représentant la configuration d'un deuxième commutateur analogique SW2 dans la forme de réalisation de la Fig. 1; la Fig. 4 est une vue en coupe représentant la configuration d'un cinquième commutateur analogique SW5 dans la forme de réalisation de la Fig. 1; la Fig. 5 est un schéma de circuit d'une deuxième forme de réalisation d'un filtre à capacités commutées; la Fig. 6 est une vue en coupe représentant la configuration d'un cinquième commutateur analogique SW5 de la deuxième forme de réalisation; la Fig. 7 est un schéma de principe d'un circuit du cinquième commutateur analogique SW5 de la deuxième forme de réalisation, illustrant le passage d'un courant de fuite dans le commutateur; la Fig. 8 est un schéma d'un circuit de détecteur de pression utilisant un filtre à capacités commutées; la Fig. 9 est un schéma de circuit d'un filtre à capacités commutées d'un type selon la technique antérieure; la Fig. 10 est un chronogramme de signaux d'horloge qui commandent des commutateursanalogiques dans un filtre à capacités commutées; la Fig. 11 représente des schémas de circuits servant à décrire les passages d'un filtre à capacités commutées par un premier à un quatrième états de fonctionnement S1 à S4; la Fig. 12 est une vue en coupe d'un exemple d'un cinquième commutateur analogique SW5 selon la technique antérieure, utilisé dans le filtre à capacités commutées de la Fig. 9; et la Fig. 13 est un schéma de principe d'un circuit servant à illustrer des trajets de circulation de courants de fuite dans l'exemple de commutateur analogique de la Fig. 12 selon la technique antérieure. Première forme de réalisation Considérant tout d'abord le schéma de circuit de la forme de réalisation représentée sur la Fig. 1, on va maintenant décrire une forme de réalisation d'un filtre à capacités commutées. La présente forme de réalisation correspond au filtre 103 à capacités commutées représenté sur la Fig. 8, et est utilisé de la manière décrite plus haut pour agir sur le signal de sortie d'un détecteur de pression à semi-conducteurs, transmis au filtre 103 à capacités commutées par l'intermédiaire de l'amplificateur différentiel 100. Les quatre éléments piézorésistifs R1 à R4 (constitués chacun par des couches d'impuretés diffusées) constituant le détecteur de pression sont de préférence formés sur une mince membrane montée sur un substrat en silicium. Le point de connexion des éléments piézorésistifs R1, R3 est couplé pour recevoir un courant fixe, tandis que la jonction des éléments piézorésistifs R2, R4 est connectée au potentiel de terre. Le point de connexion des éléments piézorésistifs R2, R3 est couplé à la borne d'entrée non-inverseuse de l'amplificateur opérationnel 101 de l'amplificateur différentiel 100, tandis que le point de connexion des éléments piézorésistifs R1, R4 est couplé à la borne d'entrée noninverseuse de l'amplificateur opérationnel 102 de l'amplificateur différentiel 100. Des résistances R100, R101, R102, R103 présentes dans l'amplificateur différentiel 100 sont montées en série entre la borne de sortie de l'amplificateur opérationnel 101 et le potentiel de terre. En outre, la résistance R100 est montée entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur opérationnel 101, tandis que la résistance R102 est montée entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur opérationnel 102. La borne de sortie de l'amplificateur opérationnel 101 est connectée à la borne d'entrée du filtre 103 à capacités commutées dans le circuit 200 de filtre à capacités commutées. Le circuit 200 de filtre à capacités commutées sert de filtre passe-bas, constitué par le filtre 103 à capacités commutées, le circuit 104 diviseur de fréquence et le circuit 105 d'oscillateur, comme décrit plus haut à propos de la technique antérieure, les premier et deuxième signaux 01, 02 d'impulsions d'horloge précités et les inverses respectives de ces signaux étant produits par le circuit 104 diviseur de fréquence et fournis au filtre 103 à capacités commutées. Cependant, au lieu que le circuit de la Fig. 9 selon la technique antérieure ne soit utilisé comme filtre 103 à capacités commutées, on utilise la forme de réalisation de filtre à capacités commutées représentée sur la Fig. 1. Comme représenté sur la Fig. 1, la présente forme de réalisation est composée d'un amplificateur opérationnel OP1, d'un premier, d'un deuxième et d'un troisième condensateurs Cl, C2, C3 et de premier à sixième commutateurs analogiques SW1 à SW6, une source 1 de tension continue de référence fournissant une tension de référence Vref. Chacun des commutateurs analogiques SW1 à SW6 est constitué d'un MOSFET à canal N et d'un MOSFET à canal P montés en parallèle entre les bornes d'entrée/sortie du commutateur analogique correspondant. Chacun des premier à troisième commutateurs analogiques SW1 à SW3 est fermé (mis dans l'état passant) seulement pendant chaque intervalle au cours duquel le premier signal 01 d'impulsion d'horloge de phase est au niveau H, cependant que chacun des quatrième à sixième commutateurs analogiques SW4 à SW6 n'est fermé que pendant chaque intervalle durant lequel le deuxième signal 02 d'impulsion d'horloge de phase est au niveau H. Egalement comme représenté sur la Fig. 1, la borne d'entrée non-inverseuse de l'amplificateur opérationnel OP 1 est connectée pour recevoir la tension de référence Vref. Le premier commutateur analogique SW1 est monté entre la borne d'entrée du filtre (qui reçoit de l'amplificateur différentiel 100 un signal d'entrée désigné par Vi) et un premier noeud de connexion N1, tandis que le quatrième commutateur analogique SW4 est monté entre ce noeud de connexion N1 et la borne d'entrée non-inverseuse de l'amplificateur opérationnel OP1. Le premier condensateur Cl est monté entre le premier noeud de connexion N1 et un deuxième noeud de connexion N2, tandis que le deuxième commutateur analogique SW2 est monté entre le deuxième noeud de connexion N2 et la borne d'entrée non-inverseuse de l'amplificateur opérationnel OP1. Le cinquième commutateur analogique SW5 est monté entre le deuxième noeud de connexion N2 et la borne d'entrée inverseuse de l'amplificateur opérationnel OP1. Le deuxième condensateur C2 est monté entre le premier noeud de connexion Ni et un troisième noeud de connexion N3, tandis que le troisième condensateur C3 est monté entre la borne d'entrée inverseuse de l'amplificateur opérationnel OP 1 et la borne de sortie de l'amplificateur opérationnel OP1, c'est-à-dire la borne de sortie du filtre (qui produit un signal de sortie désigné par Vo) . Comme décrit pour l'exemple selon la technique antérieure, le troisième condensateur C3 sert de condensateur intégrateur du filtre à capacités commutées qui est monté entre le troisième noeud de connexion N3 et la borne d'entrée noninverseuse de l'amplificateur opérationnel OP1. Le sixième commutateur analogique SW6 est monté entre le troisième noeud de connexion N3 et la borne de sortie de l'amplificateur opérationnel OP1. Avec la présente forme de réalisation, deux signaux d'impulsions d'horloge de phase, se présentant sous la forme illustrée sur la Fig. 10 et décrits plus haut, sont utilisés pour commander les commutateurs analogiques SW1 à SW6 de la forme de réalisation de la Fig. 1, c'est-à- dire les signaux 01 et 02 d'impulsions d'horloge, comme indiqué sur la Fig. 1. Considérant à nouveau les figures 10 et 1l, dans le premier état S1 dans lequel le signal 1 d'impulsion d'horloge est au niveau H et le signal 02 d'impulsion d'horloge est au niveau L, chacun des premier à troisième commutateurs analogiques SW1, SW2, SW3 est dans l'état passant, et chacun des quatrième à sixième commutateurs analogiques SW4, SW5, SW6 est dans l'état bloquant. De la sorte, le premier condensateur C 1 se trouve chargé à la tension du signal d'entrée, tandis que la tension dans le deuxième condensateur C2 est déchargée à zéro et qu'il ne se produit ni charge ni décharge du troisième condensateur C3. Ensuite, dans le deuxième état S2, qui succède immédiatement au premier état S1 et dans lequel les deux signaux 01 et 02 d'impulsions d'horloge sont au niveau L, chacun des commutateurs analogiques SW1 à SW6 est dans l'état bloquant. De ce fait, dans cet état, il ne se produit ni charge ni décharge de l'un quelconque des condensateurs Cl, C2, C3. Pendant le troisième état S3 dans lequel le signal 01 d'impulsion d'horloge est au niveau L et le signal 02 d'impulsion d'horloge est au niveau H, chacun des commutateurs analogiques SW1, SW2, SW3 est dans l'état bloquant, tandis que chacun des commutateurs analogiques SW4, SW5, SW6 est dans l'état passant. De ce fait, les deuxième et troisième condensateurs C2, C3 se trouvent connectés en parallèle, et la tension aux bornes du condensateur Cl est déchargée à zéro, le courant de décharge du condensateur Cl entrant sous la forme d'un courant de charge dans la combinaison en parallèle des condensateurs C2, C3. Il en résulte une augmentation de la tension dans cette combinaison en parallèle. Cependant, dans cet état, puisque les condensateurs C2, C3 se trouvent connectés entre la borne de sortie et la borne d'entrée inverseuse de l'amplificateur opérationnel OP1, le potentiel à la borne d'entrée inverseuse est maintenu au potentiel de la borne d'entrée noninverseuse. Ainsi, les bornes d'entrée et de sortie du cinquième commutateur analogique SW5 sont mises au potentiel Vref. Ensuite, dans le quatrième état S4, qui succède immédiatement au troisième état S3 et dans lequel les deux signaux 01 et 02 d'impulsions d'horloge sont au niveau L, chacun des commutateurs analogiques SW1 à SW6 est dans l'état bloquant, tandis que le potentiel Vref est directement appliqué à la borne d'entrée du commutateur analogique SW5 via le commutateur analogique SW2. De la sorte, il ne se produit ni charge ni décharge de l'un quelconque des condensateurs Cl, C2, C3 et les bornes d'entrée et de sortie de SW5 sont maintenues au potentiel Vref. Au terme de l'intervalle de durée de l'état S4, le fonctionnement revient au premier état S1, la séquence S1, S2, S3, S4 étant répétée de manière cyclique. Pour réaliser un filtre passe-bas à faible valeur de fréquence de coupure fc, par exemple 1 Hz, la fréquence fs des signaux 01, 02 d'impulsions d'horloge est établie à 1,5 kHz avec la présente forme de réalisation, c'est-à-dire qu'une fréquence très basse d'échantillonnage du signal d'entrée du filtre est utilisée. De plus, la durée de l'intervalle i du deuxième état S2 devient aussi courte que possible (par exemple d'environ 1 microseconde) tout en empêchant la survenance d'une conduction simultanée par chacun des commutateurs analogiques SW1 à SW6. De la sorte, la durée doit être: (a) rendue suffisamment longue pour assurer qu'aucun chevauchement ne surviendra entre un état conducteur de chacun des commutateurs analogiques SW1, SW2, SW3 et un état conducteur de chacun des commutateurs analogiques SW4, SW5, SW6, et (b) rendue suffisamment courte pour assurer que des effets défavorables excessifs ne surviendront pas par suite de la circulation d'un courant de fuite à haute température pendant chaque intervalle T. Pour satisfaire cette combinaison d'états, dans le cas où chaque commutateur 15 analogique est réalisé à l'aide de MOSFET à grande vitesse, la durée de i doit de, préférence être établie à une valeur de 0,6 à 2 microsecondes. Dans d'autres conditions possibles, la durée de l'intervalle i du deuxième état S2 doit devenir plus courte qu'une durée par laquelle une ampleur d'erreur par rapport à une valeur visée de gain du courant continu du filtre passe-bas est égale à une ampleur admissible prédéterminée d'erreur (par exemple, 3 %) tout en étant également suffisamment longue pour assurer qu'il ne se produira pas une conduction simultanée par les commutateurs analogiques commandés par le premier signal 01 d'impulsion d'horloge et par les commutateurs analogiques commandés par le deuxième signal 02 d'impulsion d'horloge. L'ampleur de l'erreur dans le gain de courant continu du filtre passe-bas est principalement déterminée par l'ampleur du changement qui survient dans la tension à laquelle est chargé le premier condensateur Cl (c'est-à-dire l'ampleur de la fuite de charge de ce condensateur) pendant l'intervalle T. Par exemple, une diminution de 3 % de cette tension de charge pendant l'intervalle i, en raison d'une fuite de charge, provoquera une erreur de gain de courant continu d'une ampleur d'environ 3 %. L'ampleur du changement de la tension de charge du premier condensateur Cl, qui survient pendant chaque intervalle 't, peut être obtenue par mesure directe de cette tension, ou peut être dérivée d'après une mesure du courant de fuite dans le commutateur analogique. La Fig. 2 est une vue en coupe d'une configuration spécifique pour chacun des commutateurs analogiques SW1, SW3, SW4, SW6 de la présente forme de réalisation, tandis que la Fig. 3 est une vue en coupe d'une configuration spécifique pour le deuxième commutateur analogique SW2, et la Fig. 4 est une vue en coupe d'une configuration spécifique pour le cinquième commutateur analogique SW5. Comme représenté sur les figures 2, 3 et 4, chaque commutateur analogique est formé dans un substrat 10 en semi-conducteur, ayant une configuration de substrat en silicium sur isolant (SOI). Le substrat 10 en semiconducteur est constitué par un substrat en silicium 11 ayant une couche (couche mince) 13 de silicium séparée du substrat 11 en silicium par une couche noyée 12 d'oxyde de silicium (couche mince). Des saignées 14 sont formées dans la couche 13 de silicium, s'étendant depuis la face supérieure (comme on le voit sur les dessins) de la couche 13 de silicium en descendant jusqu'à la couche noyée 12 d'oxyde de silicium. Chacune des saignées 14 est remplie par une couche mince (film) 15 d'oxyde de silicium. Ces saignées 14 servent à séparer des régions respectives de formation de MOSFET, c'est-à-dire une région 17 de formation de MOSFET à canal P et une région 16 de formation de MOSFET à canal N, de façon que chacune de ces régions 16, 17 de formation de MOSFET soit entourée sur ses faces latérales et sa face inférieure par des régions en matière diélectrique (oxyde de silicium) s'étendant de manière continue. La région 16 de formation de MOSFET à canal N est pourvue intérieurement d'un puits P, des régions respectives 18, 19 de type N et une région de contact 20 de type P étant formées dans la face supérieure de ce puits P, et sur cette face supérieure étant formée une électrode de grille 16 s'étendant entre les régions 18, 19 de type N, mais séparée de celle-ci par un film d'oxyde de grille. La région 17 de formation de MOSFET de canal P est pourvue intérieurement d'un puits N, des régions respectives 22, 23 de type P et une région de contact 24 de type N étant formées dans la face supérieure du puits N, sur cette face supérieure étant formée une électrode de grille 25 s'étendant entre les régions 22, 23 de type P et séparée de celles-ci par un film d'oxyde de grille. La région 18 de type N et la région 22 de type P sont connectées en commun à l'une des bornes d'entrée et de sortie du commutateur analogique, tandis que la région 19 de type N et la région 23 de type P sont connectées en commun à l'autre des bornes d'entrée et de sortie. La tension d'alimentation électrique Vcc est appliquée à la région 24 de type N dans chacun des premier, troisième et sixième commutateurs analogiques SW1, SW3 et SW6, tandis que la région 20 de type P dans chacun de ces commutateurs analogiques est connectée au potentiel de terre. Considérant la Fig. 3, qui illustre la configuration spécifique du deuxième commutateur analogique SW2 selon la présente forme de réalisation, la tension de référence Vref est appliquée à la région 24 de type N et à la région 20 de type P de ce commutateur analogique. Considérant la Fig. 4, illustrant la configuration spécifique du cinquième commutateur analogique SW5 selon la présente forme de réalisation, les bornes d'entrée établissant le potentiel du substrat du MOSFET Qp à canal P et du MOSFET Qn à canal N du commutateur sont respectivement désignées par les repères 92 et 91, tandis que les bornes d'entrée et de sortie du commutateur SW5 sont respectivement désignées par les repères 89 et 90. La tension de référence Vref est appliquée à la région 24 de type N et à la région 20 de type P du commutateur SW5 via les bornes respectives 92 et 91 d'établissement de potentiels de substrat. On peut donc comprendre qu'alors que dans l'exemple de la technique antérieure de la Fig. 12, dans lequel la tension Vcc d'alimentation électrique et le potentiel de terre sont appliqués comme potentiel respectif de substrat du MOSFET à canal P et du MOSFET à canal N d'un commutateur analogique, avec la configuration illustrée sur la Fig. 4, les potentiels de substrat du MOSFET à canal P et du MOSFET à canal N du commutateur analogique sont fixés chacun à la tension de référence Vref. Comme décrit plus haut, la borne d'entrée 89 et la borne de sortie 90 du cinquième commutateur analogique SW5 sont maintenues au potentiel de référence Vref. Ainsi, considérant à nouveau la Fig. 4, il n'y aura aucune différence de potentiel entre les bornes 92, 91 d'établissement de potentiels du substrat des transistors Qp, Qn et la borne de sortie 90 du commutateur analogique SW5, ou entre ces bornes 92, 91 d'établissement de potentiels du substrat du transistor Qn et la borne d'entrée 89 du commutateur analogique SW5. De la sorte, le cinquième commutateur analogique SW5 est configuré pour supprimer toute circulation externe de courant de fuite à haute température ayant un effet défavorable sur le filtre à capacités commutées, comme décrit plus haut (c'est-à-dire que le courant de fuite IL représenté sur l'état S4 de la Fig. 1 décrite plus haut ne peut pas survenir). Ainsi, il est possible d'obtenir un fonctionnement précis du filtre à capacités commutées à de faibles valeurs du signal Vi d'entrée du filtre à capacités commutées. En outre, du fait de l'utilisation d'une configuration à saignée pour la structure à semi-conducteurs de chacun des commutateurs analogiques SW1 à SW5 de la présente forme de réalisation, les potentiels respectifs du substrat du MOSFET Qp à canal P et du MOSFET Qn à canal N de chacun des commutateurs analogiques peuvent être librement établis à des valeurs arbitraires, sans que ne survienne une circulation de courant de fuite entre les transistors d'un commutateur. Avec le cinquième commutateur analogique SW5, ces potentiels de substrat sont fixés à une valeur identique de la manière décrite plus haut, à savoir la tension de référence Vref, à laquelle est maintenue la borne de sortie de ce commutateur. On peut donc comprendre qu'avec la structure du cinquième commutateur analogique SW5 représenté sur la Fig. 4, comme chacun des transistors Qp et Qn de ce commutateur a un potentiel de substrat établi à Vref, et puisque la borne de sortie de ce commutateur analogique est maintenue de manière inhérente au potentiel Vref, les courants de fuite I51, 161 de l'exemple de commutateur analogique de la technique antérieure de la Fig. 12 n'apparaissent pas. Ainsi, chaque intervalle du quatrième état précité S4 du filtre à capacités commutées peut être rendu très long tout en utilisant une valeur de capacité pour le condensateur C3 qui est suffisamment faible pour permettre sa formation dans une puce de circuit intégré, si bien qu'il devient possible d'obtenir un fonctionnement satisfaisant d'un filtre à capacités commutées d'un circuit intégré à une seule puce, ayant une valeur de fréquence de coupure ne dépassant pas 1 Hz. Les caractéristiques de la première forme de réalisation décrites cidessus peuvent être résumées de la manière suivante. Comme représenté sur la Fig. 4, considérant le MOSFET Qn à canal N et le MOSFET Qp à canal P qui constituent le cinquième commutateur analogique SW5 du filtre à capacités commutées, chaque transistor est formé sur un substrat 10 d'une seule puce de circuit intégré, dans les régions respectives 16, 17 du substrat 10, chacune de ces régions étant entourée par des corps en diélectrique 12, 15 sur les faces inférieure et latérales. Les régions respectives 16, 17 du substrat des transistors Qn, Qp sont établies de manière fixe à un potentiel commun, à savoir la tension de référence Vref du filtre à capacités commutées. Ainsi, du fait que le potentiel du substrat de chacun des transistors Qn, Qp du commutateur analogique SW5 est identique au potentiel (Vref) auquel sont maintenues les bornes d'entrée et de sortie de ce commutateur analogique, toute circulation externe d'un courant de fuite dans la jonction PN à la borne de sortie du commutateur SW5 est efficacement supprimée. Ainsi, les problèmes affectant les performances de fonctionnement à basse fréquence du filtre à capacités commutées, résultant d'un courant de fuite comme décrit plus haut, sont supprimés. La non-linéarité de la caractéristique de température de la tension de décalage du filtre à capacités commutées (résultant de la dépendance, visà-vis de la température, du niveau du courant de fuite IL circulant à l'extérieur à la borne de sortie du cinquième commutateur analogique SW5, illustrée sur la Fig. 13) est ainsi sensiblement supprimée, et on obtient une plus grande précision du fonctionnement du filtre. Par ailleurs, en raison de l'utilisation de régions en diélectrique s'étendant de manière continue (couches minces d'oxyde de silicium) pour isoler l'un de l'autre les transistors Qn, Qp dans chacun des commutateurs analogiques, le potentiel du substrat de chaque transistor peut facilement être établi à une valeur appropriée sans risque de courant de fuite passant entre les transistors d'un commutateur analogique. Il faut souligner qu'il serait également possible d'obtenir ce dernier avantage si les transistors du commutateur analogique avaient une structure Bi-CMOS (métaloxyde-semi-conducteur bipolaire complémentaire). Il suffit d'assurer que les potentiels respectifs du substrat des transistors peuvent être établis à des valeurs arbitraires. Deuxième forme de réalisation On va maintenant décrire une deuxième forme de réalisation du filtre à capacités commutées, seuls les points de différence par rapport à la première forme de réalisation étant décrits en détail. En particulier, la deuxième forme de réalisation diffère de la première forme de réalisation représentée sur la Fig. 1 en ce qui concerne la configuration du cinquième commutateur analogique SW5 et les connexions d'établissement de potentiels du substrat du deuxième commutateur analogique SW2. La Fig. 5 est un schéma de circuit de la deuxième forme de réalisation, tandis que la Fig. 6 est une vue en coupe représentant une configuration spécifique du cinquième commutateur analogique SW5 de la deuxième forme de réalisation, utilisée à la place de la configuration de la Fig. 4 pour la première forme de réalisation. Comme représenté sur la Fig. 5, le cinquième commutateur analogique SW5 selon la deuxième forme de réalisation est constitué par un premier MOSFET Qnl à canal N, un premier MOSFET Qpl à canal P, un deuxième MOSFET Qn2 à canal N et un deuxième MOSFET Qp2 à canal P. Les transistors Qnl, Qpl, Qn2, Qp2 du cinquième commutateur analogique SW5 sont formés, comme illustré sur la Fig. 6, sur un substrat 10 d'un seul circuit intégré (c'est-à-dire sur la même puce de circuit intégré) d'un filtre à capacités commutées, ces transistors étant formés dans des régions respectives de formation de transistors à l'intérieur du substrat 10, lesquelles sont séparées les unes des autres par des saignées remplies d'une matière diélectrique de façon que chaque région de formation de transistor soit entourée de façon continue sur les faces latérales et la face inférieure de celle-ci par des régions en matière diélectrique (oxyde de silicium). Cela a déjà été décrit pour les transistors de chaque commutateur analogique selon la première forme de réalisation, aussi s'abstiendra-t-on d'en donner une description détaillée. Le premier MOSFET Qnl à canal N et le premier MOSFET Qpl à canal P sont montés en parallèle entre les bornes d'entrée et de sortie du commutateur SW5, la borne de sortie étant désignée par le repère 190. Les potentiels du substrat des transistors Qnl, Qpl sont fixes à des valeurs respectivement différentes. En particulier, avec la présente forme de réalisation, le potentiel du substrat du premier MOSFET Qnl à canal N est établi à 0 V (c'est-à-dire le potentiel de terre) tandis que celui du deuxième MOSFET Qp2 à canal P est établi au double de la tension de référence Vref. Ainsi, le potentiel du substrat du premier MOSFET Qnl à canal N diffère de la tension de référence Vref du filtre à capacités commutées par une quantité Vref, tandis que celui du premier MOSFET Qpl à canal P diffère de la tension de référence Vref par une quantité + Vref. Ainsi, les potentiels du substrat des transistors Qpl, Qnl sont respectivement supérieur et inférieur à la tension de référence du filtre à capacités commutées, dans des mesures identiques. Le signal 02 d'impulsion d'horloge est appliqué à la grille du premier MOSFET Qnl à canal N, tandis que le signal inverse -02 d'impulsion d'horloge est appliqué à la grille du premier MOSFET Qpl à canal P. Les MOSFET Qnl, Qn2 à canal N ont des caractéristiques de fonctionnement identiques et, de même, les MOSFET Qpl, Qp2 à canal P ont des caractéristiques de fonctionnement identiques. Comme représenté sur la Fig. 6, une des bornes de source et de drain du deuxième MOSFET Qp2 à canal P est connectée à la borne 120 d'établissement de potentiel du substrat du premier MOSFET Qnl à canal N (qui est mis au potentiel de terre comme décrit plus haut), tandis que la borne 134 d'établissement de potentiel du substrat du deuxième MOSFET Qp2 à canal P est connectée à la borne de sortie 190 du commutateur SW5 (c'est-à-dire à la borne d'entrée inverseuse de l'amplificateur opérationnel OP1, et au côté opposé du troisième condensateur C3 par rapport au côté connecté à la borne de sortie de l'amplificateur opérationnel OP1). L'une des bornes de source et de drain du deuxième MOSFET Qn2 à canal N est connectée à la borne 124 d'établissement de potentiel du substrat du premier MOSFET Qpl à canal P (qui est mis au potentiel 2Vref comme décrit plus haut), tandis que la borne 133 d'établissement de potentiel du substrat du deuxième MOSFET Qn2 à canal N est connectée à la borne de sortie 190 du commutateur SW5. De plus, les bornes de grilles respectives des transistors Qp2, Qn2 sont connectées à cette borne de sortie 190 du commutateur SW5. Le fonctionnement du cinquième commutateur analogique SW5 selon la présente forme de réalisation va être décrit en référence à la Fig. 6 et au schéma de principe de circuit de la Fig. 7 qui illustre la circulation de courants de fuite dans le commutateur analogique SW5 lorsqu'il est mis dans l'état bloquant, ce qui arrive pendant chaque intervalle du quatrième état S4 décrit plus haut en référence à la Fig. 10. Comme indiqué, il y a deux trajets de courants de fuite à la jonction qui pourraient affecter le potentiel de la borne de sortie 190 du commutateur SW5, les courants de fuite respectifs de ces trajets étant désignés par 121 et I31. Le courant de fuite 131 passe par une région de jonction PN du premier MOSFET Qpl à canal P, pour atteindre la borne de sortie 190, puis par une région de jonction PN du deuxième MOSFET Qp2 à canal P, c'est-à-dire que le trajet se présente sous la forme suivante: 2Vref - > (région de jonction PN du premier MOSFET Qpl de canal P) > (région de jonction PN du deuxième MOSFET Qp2 à canal P) --> terre. Le courant de fuite 121 passe par une région de jonction PN du deuxième MOSFET Qn2 à canal N, pour atteindre la borne de sortie 190 du commutateur SW5, puis par une jonction PN dans le premier MOSFET Qnl à canal N, c'est-à-dire que le trajet se présente sous la forme suivante: 2Vref > (région de jonction PN du deuxième MOSFET Qn2 à canal N) > (région de jonction PN du premier MOSFET Qnl à canal N) > terre. Avec la présente forme de réalisation, les potentiels du substrat du premier MOSFET Qnl à canal N et du premier MOSFET Qpl à canal P sont établis respectivement plus haut et plus bas que la tension de référence du filtre à capacités commutées, dans des mesures identiques. En outre,les transistors Qpl, Qp2, par lesquels passe le courant de fuite I31, ont des caractéristiques mutuellement identiques. Ainsi, la circulation du courant de fuite 121 ne peut pas affecter le potentiel de la borne de sortie 190 du commutateur SW5. Autrement dit, cet écoulement interne d'un courant de fuite ne peut pas provoquer un écoulement externe de courant de fuite à la borne de sortie 190. De même, les transistors Qnl, Qn2, par lesquels passe le courant de fuite I21, ont également des caractéristiques mutuellement identiques. La circulation du courant de fuite 121 ne peut donc pas affecter le potentiel de la borne 190. Il est donc assuré qu'il n'y aura pas de circulation externe d'un courant de fuite à la borne de sortie du commutateur SW5, ce qui risquerait de modifier la quantité de charge dans le condensateur C3 pendant chaque intervalle du quatrième état S4, même lors d'un fonctionnement à haute température. Ainsi, les inconvénients de la technique antérieure décrite plus haut en référence aux figures 12 et 13 sont efficacement supprimés. Ainsi, avec la deuxième forme de réalisation, même si la fréquence d'échantillonnage du filtre à capacités commutées devient extrêmement basse, si bien que la durée de chaque intervalle du quatrième état S4 est longue, tandis que la valeur du condensateur C3 est suffisamment réduite pour que celui-ci soit formé dans un circuit intégré, il ne se produit pas de problèmes du fait de courants de fuite à haute température dans les transistors des commutateurs de filtre, et en particulier le commutateur analogique connecté au condensateur C3. Comme on peut le comprendre d'après ce qui précède, la deuxième forme de réalisation a les caractéristiques suivantes. Pour commencer, comme représenté sur la Fig. 7, les potentiels du substrat du premier MOSFET Qnl à canal N et du premier MOSFET Qpl à canal P sont respectivement établis à une valeur plus positive que la tension de référence du filtre à capacités commutées, dans une mesure spécifique, et à une valeur plus négative que la tension de référence, dans la même mesure spécifique. De plus, les transistors Qpl, Qp2 ont des caractéristiques adaptées et l'une des bornes de drain et de source du transistor Qp2 est connectée au potentiel du substrat du premier MOSFET Qnl à canal N (c'est-à-dire au potentiel de terre), et sa borne d'établissement de potentiel de substrat est connectée à la borne de sortie du commutateur SW5 (qui est connectée pour transférer de manière répétée des courants de charge vers le troisième condensateur C3). De même, le premier MOSFET Qnl à canal N et le deuxième MOSFET Qn2 à canal N ont des caractéristiques adaptées, et l'une des bornes de source et de drain du deuxième MOSFET Qn2 à canal N est connectée à la borne d'établissement de potentiel du substrat du premier MOSFET Qpl à canal P (c'est-à-dire à Vref) et sa borne d'établissement de potentiel de substrat est connectée à la borne de sortie du commutateur SW5. Du fait de ce qui précède, il est assuré que, bien que des courants de fuite de la jonction PN circulent intérieurement dans les transistors qui constituent le cinquième commutateur analogique SW5, ces courants ne peuvent pas avoir d'effet défavorable sur le fonctionnement du filtre à capacités commutées. Dans la description ci-dessus de la deuxième forme de réalisation, il est supposé qu'une configuration à séparation par des saignées (c'est-à-dire une séparation par une matière diélectrique telle que de l'oxyde de silicium) sert à isoler les MOSFET les uns des autres. Cependant, la forme de réalisation pourrait également être mise en oeuvre sans utiliser une telle configuration à séparation par saignées pour les MOSFET. Voici d'autres principes techniques des formes de réalisation qui précèdent: (1) Il est proposé un filtre à capacités commutées dans lequel la durée 'r du deuxième état S2 est rendue aussi courte que possible, tout en étant dans un intervalle de valeurs par lequel il ne se produit pas de conduction simultanée par un commutateur analogique mis dans l'état conducteur par le premier signal 01 d'impulsion d'horloge et par un commutateur analogique mis dans l'état conducteur par le deuxième signal 02 d'impulsion d'horloge. (2) Il est proposé un filtre à capacités commutées par lequel: (a) la durée 'r du deuxième état S2 est choisie de manière à se situer dans un intervalle de valeurs par lequel il ne se produit pas de conduction simultanée par un commutateur analogique mis dans l'état conducteur par le premier signal 01 d'impulsion d'horloge et par un commutateur analogique mis dans l'état conducteur par le deuxième signal 02 d'impulsion d'horloge, cependant que, en outre, (b) la durée de 'r est rendue suffisamment courte pour assurer que des circulations de courants de fuite à haute température dans les commutateurs analogiques n'aient pas d'effet marqué sur le fonctionnement du filtre. (3) Il est proposé un filtre à capacités commutées dans lequel la durée T du deuxième état S2 est de préférence choisie afin de se situer dans un intervalle de 35 0,6 microseconde à 2 microsecondes. (4) Il est proposé un filtre à capacités commutées dans lequel: (a) la durée 'r du deuxième état S2 est choisie de façon à se situer dans un intervalle de valeurs par lequel il ne peut pas y avoir de conduction simultanée par un commutateur analogique mis dans l'état conducteur par le premier signal q51 d'impulsion d'horloge et par un commutateur analogique mis dans l'état conducteur par le deuxième signal 02 d'impulsion d'horloge, et en outre (b) la durée 'r est rendue plus courte qu'une valeur par laquelle une quantité proportionnelle de changement qui survient dans la tension de charge du premier condensateur C 1 au cours de l'intervalle 'z est égale à une quantité lo proportionnelle admissible d'erreur dans le gain du courant continu du filtre à capacités commutées. Revendications 1. Commutateur analogique pour filtre à capacités commutées alimenté par une tension de référence prédéterminée et maintenant les bornes respectives d'entrée et de sortie dudit commutateur analogique à ladite tension de référence, le commutateur analogique comprenant un MOSFET (transistor métal-oxyde-semiconducteur à effet de champ) (Qn) à canal N et un MOSFET (Qp) à canal P montés en parallèle entre ladite borne d'entrée et ladite borne de sortie, ledit MOSFET (Qn) à canal N et ledit MOSFET (Qp) à canal P étant formés dans des régions respectives (16, 17) de formation de transistors, qui sont disposées en commun dans un substrat (10) en semi-conducteur d'un seul circuit intégré ; caractérisé en ce que les potentiels respectifs du substrat de ladite région de formation de transistor dudit MOSFET (Qn) à canal N et de ladite région de formation de transistor dudit MOSFET (Qp) à canal P sont fixés à ladite tension de référence. 2. Commutateur analogique pour filtre à capacités commutées alimenté, par une tension de référence prédéterminée et maintenant les bornes respectives d'entrée et de sortie dudit commutateur analogique à ladite tension de référence, le commutateur analogique comprenant un MOSFET (transistor métal-oxyde-semiconducteur à effet de champ) (Qn) à canal N et un MOSFET (Qp) à canal P montés en parallèle entre ladite borne d'entrée et ladite borne de sortie du commutateur analogique, ledit MOSFET (Qn) à canal N et ledit MOSFET (Qp) à canal P étant formés dans des régions respectives (16, 17) de formation de transistors qui sont disposées en commun dans un substrat (10) en semi-conducteur d'un seul circuit intégré ; caractérisé en ce que les potentiels respectifs du substrat de ladite région de formation de transistor dudit MOSFET (Qn) à canal N et de ladite région de formation de transistor dudit MOSFET (Qp) à canal P sont fixés à ladite tension de référence, et chacune desdites régions (16, 17) de formation de transistors est entourée par des régions en matière diélectrique (12, 15) s'étendant de manière continue par- dessus des faces latérales et une face inférieure de ladite région de formation de transistor, à l'intérieur dudit substrat (10) en semi- conducteur. 3. Commutateur analogique pour filtre à capacités commutées alimenté par une tension de référence prédéterminée et maintenant une borne d'entrée et une borne de sortie (190) dudit commutateur analogique à ladite tension de référence, le commutateur analogique comprenant un MOSFET (transistor métal-oxyde-semi- conducteur à effet de champ) (Qnl) à canal N et un MOSFET (Qpl) à canal P formés en commun dans un circuit intégré et montés en parallèle entre ladite borne d'entrée et ladite borne de sortie (190) dudit commutateur analogique, ledit premier MOSFET (Qn 1) à canal N et ledit premier MOSFET (Qp 1) à canal P ayant des bornes respectives (20, 24) d'établissement de potentiels de substrat qui sont mises à des valeurs respectivement différentes de potentiels du substrat; caractérisé en ce que lesdites valeurs de potentiels de substrat dudit premier MOSFET (Qnl) à canal N et dudit premier MOSFET (Qpl) à canal P sont respectivement supérieure et inférieure à ladite tension de référence, dans des mesures égales, et ledit commutateur analogique comprend un deuxième MOSFET (Qp2) à canal P ayant des caractéristiques de fonctionnement sensiblement identiques à celles dudit premier MOSFET (Qpl) à canal P, et ayant l'une de ses bornes respectives de drain et de source connectée à ladite borne (20) d'établissement de potentiel de substrat dudit premier MOSFET (Qnl) à canal N et ayant ladite borne (34) d'établissement de potentiel de substrat de celui-ci connectée à ladite borne de sortie (190) dudit commutateur analogique, et un deuxième MOSFET (Qn2) à canal N ayant des caractéristiques de fonctionnement sensiblement identiques à celles du premier MOSFET (Qnl) à canal N et ayant l'une de ses bornes respectives de drain et de source connectée à ladite borne (24) d'établissement de potentiel de substrat dudit premier MOSFET (Qpl) à canal P et ayant ladite borne (33) d'établissement de potentiel de substrat de celui-ci connectée à ladite borne de sortie (190) dudit commutateur analogique. 4. Commutateur analogique comprenant un MOSFET (transistor métaloxyde-semi-conducteur à effet de champ) (Qn) à canal N et un MOSFET (Qp) à canal P montés en parallèle entre une borne d'entrée (89) et une borne de sortie (90) dudit commutateur analogique, ledit MOSFET (Qn) à canal N et ledit MOSFET (Qp) à canal P étant formés dans des régions respectives (16, 17) de formation de transistors qui sont disposées en commun dans un substrat (10) en semi-conducteur d'un circuit intégré, ledit commutateur analogique étant adapté pour être connecté dans un circuit qui maintient un potentiel de chacune desdites borne d'entrée (89) et borne de sortie (90) à une tension de référence fixe; caractérisé en ce que lesdites régions (16, 17) de formation de transistors sont fixées chacune à un potentiel de substrat qui est identique à ladite tension de référence. 5. Commutateur analogique selon la revendication 4, caractérisé en ce que ledit circuit est un circuit intégrateur d'un filtre à capacités commutées, ledit circuit intégrateur comprenant un amplificateur opérationnel (OP1) et un condensateur intégrateur (C3) qui est monté entre une borne de sortie dudit amplificateur opérationnel et une borne d'entrée inverseuse dudit amplificateur opérationnel, ladite tension de référence est appliquée à une borne non-inverseuse d'entrée dudit amplificateur opérationnel et ladite borne de sortie (90) dudit commutateur analogique est connectée à ladite borne d'entrée inverseuse dudit amplificateur opérationnel. 6. Commutateur analogique selon la revendication 4, caractérisé en ce que chacune desdites régions (16, 17) de formation de transistors est entourée par des régions en matière diélectrique (12, 15) s'étendant de façon continue par-dessus des faces latérales et une face inférieure de ladite région de formation de transistor, à l'intérieur dudit substrat (10) en semi-conducteur. 7. Commutateur analogique comprenant un MOSFET (transistor métal-, oxydesemi-conducteur à effet de champ) (Qnl) à canal N et un MOSFET (Qpl) à canal P formés en commun dans un circuit intégré et montés en parallèle entre une borne d'entrée et une borne de sortie (190) dudit commutateur analogique, ledit premier MOSFET (Qnl) à canal N et ledit premier MOSFET (Qpl) à canal P ayant des bornes respectives (20, 24) d'établissement de potentiels de substrat qui sont mises à des valeurs respectivement différentes de potentiel de substrat, ledit commutateur analogique étant adapté pour être monté dans un circuit qui maintient un potentiel de ladite borne de sortie (190) à une tension de référence fixe; caractérisé en ce que lesdites valeurs de potentiels de substrat dudit premier MOSFET (Qnl) à canal N et dudit premier MOSFET (Qpl) à canal P sont respectivement supérieure et inférieure à ladite tension de référence, dans des mesures sensiblement identiques, et ledit commutateur analogique comprend un deuxième MOSFET (Qp2) à canal P ayant des caractéristiques de fonctionnement sensiblement identiques à celles dudit premier MOSFET (Qpl) à canal P et ayant l'une de ses bornes respectives de drain et de source connectée à ladite borne (20) d'établissement de potentiel de substrat dudit premier MOSFET (Qnl) à canal N et ayant sa borne (34) d'établissement de potentiel de substrat connectée à ladite borne de sortie (190) dudit commutateur analogique, et un deuxième MOSFET (Qn2) à canal N ayant des caractéristiques de fonctionnement sensiblement identiques à celles dudit premier MOSFET (Qnl) à canal N et ayant l'une de ses bornes respectives de drain et de source connectée à ladite borne (24) d'établissement de potentiel de substrat dudit premier MOSFET (Qpl) à canal P et ayant sa borne (33) d'établissement de potentiel de substrat connectée à ladite borne de sortie (190) dudit commutateur analogique. 8. Commutateur analogique selon la revendication 7, caractérisé en ce que ledit circuit est un circuit intégrateur d'un filtre à capacités commutées, ledit circuit intégrateur comprenant un amplificateur opérationnel et un condensateur intégrateur monté entre une borne de sortie dudit amplificateur opérationnel et une borne d'entrée inverseuse dudit amplificateur opérationnel, ladite tension de référence est appliquée à une borne d'entrée non-inverseuse dudit amplificateur opérationnel et ladite borne de sortie (190) dudit commutateur analogique est connectée à ladite borne d'entrée inverseuse dudit amplificateur opérationnel. 9. Commutateur analogique selon la revendication 7, caractérisé en ce que chacune desdites régions (16, 17) de formation de transistors est entourée par une région en matière diélectrique (12, 15) s'étendant de façon continue par-dessus des faces latérales et une face inférieure de ladite région de formation de transistor, à l'intérieur dudit substrat (10) en semi-conducteur. 10. Filtre à capacités commutées comprenant un amplificateur opérationnel (OP1), un premier, un deuxième et un troisième condensateurs (Cl, C2, C3) et un premier, un deuxième, un troisième, un quatrième, un cinquième et un sixième commutateurs analogiques (SW1, SW2, SW3, SW4, SW5, SW6), et une source d'une tension de référence fixe qui est appliquée à la borne d'entrée non- inverseuse dudit amplificateur opérationnel (OP 1), ledit premier commutateur analogique (SW1) étant monté entre une borne d'entrée dudit filtre à capacités commutées et un premier noeud de connexion (N 1), ledit quatrième commutateur analogique (SW4) étant monté entre ledit premier noeud de connexion (Ni) et ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel (OP 1), ledit premier condensateur (Cl) étant monté entre ledit premier noeud de connexion (N 1) et un deuxième noeud de connexion (N2), ledit deuxième commutateur analogique (SW2) étant monté entre ledit deuxième noeud de connexion (N2) et ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel (OP1), ledit cinquième commutateur analogique (SW5) étant monté entre ledit deuxième noeud de connexion (N2) et une borne d'entrée inverseuse dudit amplificateur opérationnel (OP1), ledit deuxième condensateur (C2) étant monté entre ledit deuxième noeud de connexion (N2) et un troisième noeud de connexion (N3), ledit troisième condensateur (C3) étant monté entre ladite borne d'entrée inverseuse dudit amplificateur opérationnel (OP1) et une borne de sortie dudit amplificateur opérationnel (OP1), ledit troisième commutateur analogique (SW3) étant monté entre ledit troisième noeud de connexion (N3) et ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel (OP1), ledit sixième commutateur analogique (SW6) étant monté entre ledit troisième noeud de connexion (N3) et ladite borne de sortie dudit amplificateur opérationnel (OP1), et un signal de sortie étant produit par ladite borne de sortie dudit amplificateur opérationnel (OP 1), ledit filtre à capacités commutées fonctionnant successivement dans un premier état de fonctionnement, dans lequel chacun desdits premier, deuxième et troisième commutateurs analogiques (SW1), (SW2), (SW3) est dans un état conducteur, et chacun desdits quatrième, cinquième et sixième commutateurs analogiques (SW4), (SW5), (SW6) est dans un état non-conducteur, à la suite de quoi ledit premier condensateur (C 1) est chargé à une tension d'entrée qui est appliquée à ladite borne d'entrée dudit filtre à capacités commutées et ledit deuxième condensateur (C2) est déchargé à zéro, ledit troisième condensateur (C3) n'étant ni chargé ni déchargé, un deuxième état de fonctionnement, dans lequel chacun desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques (SW1), (SW2), (SW3), (SW4), (SW5), (SW6) est dans un état non-conducteur, lesdits premier, deuxième et troisième condensateurs (Cl), (C2), (C3) n'étant ni chargé ni déchargé, un troisième état de fonctionnement, dans lequel chacun desdits premier, deuxième et troisième commutateurs analogiques (SW1), (SW2), (SW3) est dans un état non-conducteur et chacun desdits quatrième, cinquième et sixième commutateurs analogiques (SW4), (SW5), (SW6) est dans un état conducteur, à la suite de quoi lesdits deuxième et troisième condensateurs (C2), (C3) se trouvent connectés en parallèle et ledit premier condensateur (Cl) est déchargé à zéro, un courant de décharge issu dudit premier condensateur (Cl) chargeant lesdits deuxième et troisième condensateurs (C2), (C3) connectés en parallèle, et un quatrième état de fonctionnement, dans lequel chacun desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques (SW1), (SW2), (SW3), (SW4), (SW5), (SW6) est dans un état non- conducteur, lesdits premier, deuxième et troisième condensateurs (Cl), (C2), (C3) n'étant ni chargé ni déchargé, ladite séquence comprenant le premier, le deuxième, le troisième et le quatrième états de fonctionnement se répétant de manière cyclique; caractérisé en ce que une durée i dudit deuxième état de fonctionnement est rendue sensiblement égale à une durée minimale, à la suite de quoi deux ou plus desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques (SW1), (SW2), (SW3), (SW4), (SW5), (SW6) ne peuvent pas être simultanément dans un état conducteur pendant ledit deuxième état de fonctionnement, et ledit cinquième commutateur analogique (SW5) est un commutateur analogique selon la revendication 1 ou la revendication 2. 11. Filtre à capacités commutées comprenant un amplificateur opérationnel (OP 1), un premier, un deuxième et un troisième condensateurs (Cl, C2, C3) et un premier, un deuxième, un troisième, un quatrième, un cinquième et un sixième commutateurs analogiques (SW1, SW2, SW3, SW4, SW5, SW6), et une source d'une tension de référence fixe qui est appliquée à la borne d'entrée noninverseuse dudit amplificateur opérationnel (OP1), ledit premier commutateur analogique (SW1) étant monté entre une borne d'entrée dudit filtre à capacités commutées et un premier noeud de connexion (Nl), ledit quatrième commutateur analogique (SW4) étant monté entre ledit premier noeud de connexion (Ni) et ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel (OP 1), ledit premier condensateur (Cl) étant monté entre ledit premier noeud de connexion (N 1) et un deuxième noeud de connexion (N2), ledit deuxième commutateur analogique (SW2) étant monté entre ledit deuxième noeud de connexion (N2) et ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel (OP 1), ledit cinquième commutateur analogique (SW5) étant monté entre ledit deuxième noeud de connexion (N2) et une borne d'entrée inverseuse dudit amplificateur opérationnel (OP1), ledit deuxième condensateur (C2) étant monté entre ledit deuxième noeud de connexion (N2) et un troisième noeud de connexion (N3), ledit troisième condensateur (C3) étant monté entre ladite borne d'entrée inverseuse dudit amplificateur opérationnel (OP1) et une borne de sortie dudit amplificateur opérationnel (OP1), ledit troisième commutateur analogique (SW3) étant monté entre ledit troisième noeud de connexion (N3) et ladite borne d'entrée non-inverseuse dudit amplificateur opérationnel (OP1), ledit sixième commutateur analogique (SW6) étant monté entre ledit troisième noeud de connexion (N3) et ladite borne de sortie dudit amplificateur opérationnel (OP1), et un signal de sortie étant produit par ladite borne de sortie dudit amplificateur opérationnel (OP1), ledit filtre à capacités commutées fonctionnant successivement dans un premier état de fonctionnement, dans lequel chacun desdits premier, deuxième et troisième commutateurs analogiques (SW1), (SW2), (SW3) est dans un état conducteur, et chacun desdits quatrième, cinquième et sixième commutateurs analogiques (SW4), (SW5), (SW6) est dans un état non-conducteur, à la suite de quoi ledit premier condensateur (C 1) est chargé à une tension d'entrée qui est appliquée à ladite borne d'entrée dudit filtre à capacités commutées et ledit deuxième condensateur (C2) est déchargé à zéro, ledit troisième condensateur (C3) n'étant ni chargé ni déchargé, un deuxième état de fonctionnement, dans lequel chacun desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques (SW1), (SW2), (SW3), (SW4), (SW5), (SW6) est dans un état non-conducteur, lesdits premier, deuxième et troisième condensateurs (Cl), (C2), (C3) n'étant ni chargé ni déchargé, un troisième état de fonctionnement, dans lequel chacun desdits premier, deuxième et troisième commutateurs analogiques (SW1), (SW2), (SW3) est dans un état non-conducteur et chacun desdits quatrième, cinquième et sixième commutateurs analogiques (SW4), (SW5), (SW6) est dans un état conducteur, à la suite de quoi lesdits deuxième et troisième condensateurs (C2), (C3) se trouvent connectés en parallèle et ledit premier condensateur (Cl) est déchargé à zéro, un courant de décharge issu dudit premier condensateur (Cl) chargeant lesdits deuxième et troisième condensateurs (C2), (C3) connectés en parallèle, et un quatrième état de fonctionnement, dans lequel chacun desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques (SW1), (SW2), (SW3), (SW4), (SW5), (SW6) est dans un état non-conducteur, lesdits premier, deuxième et troisième condensateurs (Cl), (C2), (C3) n'étant ni chargé ni déchargé, ladite séquence comprenant le premier, le deuxième, le troisième et le quatrième états de fonctionnement se répétant de manière cyclique; caractérisé en ce que une durée t dudit deuxième état de fonctionnement est rendue sensiblement égale à une durée minimale, à la suite de quoi deux ou plus desdits premier, deuxième, troisième, quatrième, cinquième et sixième commutateurs analogiques (SW1), (SW2), (SW3), (SW4), (SW5), (SW6) ne peuvent pas être simultanément dans un état conducteur pendant ledit deuxième état de fonctionnement, et ledit cinquième commutateur analogique (SW5) est un commutateur analogique selon la revendication 3.