FR 2882457 A1 20060825 FR 0501731 A 20050221 Circuit d'adressage de pixels et procédé de contrôle d'un tel circuit Domaine technique de l'invention L'invention concerne un circuit d'adressage de pixels comprenant, pour chaque pixel, un premier circuit de contrôle comportant au moins un premier transistor d'actionnement, en silicium amorphe, comportant une grille et connecté en série avec une diode électroluminescente organique aux bornes d'une tension d'alimentation. L'invention concerne également un procédé de contrôle d'un tel circuit 15 d'adressage. État de la technique Les écrans à diodes électroluminescentes organiques (OLED, "Organic Light Emission Displays") sont des écrans plats qui utilisent les propriétés de luminescence de diodes organiques émettrices de lumière. Contrairement aux écrans à cristaux liquides (LCD), qui sont adressés en tension, les diodes de type OLED sont adressées en courant. Afin de faire fonctionner les écrans OLED avec les mêmes structures d'adressage classiques employées pour les écrans LCD, il faut utiliser un circuit convertisseur tension-courant. Comme représenté sur la figure 1, une structure classique de commande d'un pixel se compose de deux transistors Ti, T2, par exemple de type MOSFET, d'un condensateur C et d'une diode D, de type OLED. Le transistor Ti est un transistor d'actionnement, fonctionnant de manière analogique comme un générateur de courant contrôlé en tension. Le transistor d'actionnement Ti est connecté en série avec la diode D aux bornes d'une tension d'alimentation Vcc. II convertit une tension d'actionnement Vgl appliquée sur sa grille, en courant circulant dans la diode D. Le condensateur C est relié entre la grille du transistor d'actionnement Ti et un potentiel fixe, par exemple la masse, la tension d'alimentation Vcc ou un autre potentiel. o Le transistor T2 est un transistor de commutation, destiné à déterminer si le pixel est ou non sélectionné, fonctionnant de manière numérique binaire, à savoir avec une position de conduction et une position de blocage. Le transistor de commutation T2 est commandé par une tension d'adressage Vg2, appliquée sur sa grille, faisant passer le transistor T2 de sa position de conduction à sa position de blocage et réciproquement. Le transistor de commutation T2, permettant l'adressage de la diode D du pixel, est connecté entre des signaux de données Vd et la grille du transistor d'actionnement Ti. Les signaux de données Vd sont ainsi transmis à la grille du transistor d'actionnement Ti, lorsque le transistor de commutation T2 est conducteur, qui transforme ces signaux de tension en courant destiné à contrôler l'intensité de l'éclairage de la diode D. Les transistors Ti et T2 sont, de préférence, des NMOS en silicium amorphe, du type à films minces (TFT, "Thin Film Transistor"). L'utilisation de silicium amorphe pour la fabrication du transistor Ti peut cependant provoquer une dégradation de ce transistor, au cours de l'adressage de la diode D, car le transistor d'actionnement Ti fonctionne comme un générateur de courant pendant plus de 95% du temps d'adressage du pixel. Cette dégradation du transistor d'actionnement T1 se traduit essentiellement par une dérive de sa tension de seuil Vt. Plusieurs facteurs sont à l'origine de cette dérive. Le premier est dû à la diffusion de l'hydrogène dans le silicium amorphe, lorsque le transistor d'actionnement Ti est en fonctionnement, et le deuxième, beaucoup plus prépondérant, est dû à l'injection de porteurs dans l'isolant de la grille du transistor d'actionnement Ti, en l'occurrence du nitrure. En effet, ces porteurs sont stockés dans le nitrure et jouent un rôle d'effet mémoire modifiant la tension de seuil Vt du transistor d'actionnement T1. io Pour remédier à cette dégradation, le document US 2004/0001037 propose un circuit permettant de diminuer la dérive de la tension de seuil du transistor d'actionnement d'une structure standard de commande d'un pixel, par l'intermédiaire d'un système d'adressage modifié. En particulier, la tension appliquée au drain du transistor d'actionnement, en série avec la diode, de type OLED, varie en fonction de la tension appliquée à la grille du transistor d'actionnement. Cependant, même si un tel circuit permet de diminuer la dérive de la tension de seuil du transistor d'actionnement, il ne permet pas de réparer le transistor d'actionnement, à savoir augmenter sa durée de vie et optimiser son fonctionnement. Objet de l'invention L'invention a pour but de remédier à ces inconvénients et a pour objet la réalisation d'un circuit d'adressage de pixels permettant la réparation du transistor d'actionnement de la diode, afin d'optimiser la fiabilité des transistors et le fonctionnement dans le temps du circuit d'adressage. L'objet de l'invention est caractérisé en ce que le circuit d'adressage comprend: - un second circuit de contrôle comportant au moins un second transistor d'actionnement, en silicium amorphe, comportant une grille et connecté en série avec ladite diode aux bornes de ladite tension d'alimentation, et des moyens de commande des premier et second transistors d'actionnement, permettant d'appliquer, sur les grilles des premier et second transistors d'actionnement, des signaux d'actionnement aptes à rendre les premier et second transistors d'actionnement, simultanément, respectivement et alternativement, bloqué et passant. L'invention a également pour but un procédé de contrôle simple et facile à mettre en oeuvre d'un tel circuit d'adressage. Le procédé de contrôle selon l'invention est caractérisé en ce qu'il comporte, pendant une ou plusieurs trames de données, l'application, sur les grilles des premier et second transistors d'actionnement, de signaux d'actionnement aptes à rendre, respectivement, bloqué et passant les transistors d'actionnement, de manière à faire passer l'un des transistors d'actionnement dans une phase d'adressage et de contrôle de la diode et l'autre transistor d'actionnement dans une phase de réparation, et alternativement pendant une ou plusieurs trames (N+1) de données suivantes. Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels: La figure 1 illustre une structure classique d'un circuit de commande d'un pixel selon l'art antérieur. La figure 2 illustre un mode particulier de réalisation d'un circuit d'adressage de pixels selon l'invention. Les figures 3 et 4 illustrent une matrice de pixels, composée de lignes et de colonnes, commandés chacun par un circuit d'adressage selon la figure 2, respectivement pour une trame de données N et pour une trame de données suivante N+1. Les figures 5 à 1 o illustrent en fonction du temps le fonctionnement des transistors à différents points du circuit d'adressage selon la figure 2, lors de deux trames de données successives N et N+1. Description de modes particuliers de réalisation Sur la figure 2, le circuit d'adressage 1 d'un pixel comprend un premier circuit de contrôle a, constitué par une structure selon l'art antérieur. Un premier transistor d'actionnement T1 a est ainsi connecté en série avec la diode électroluminescente organique D, aux bornes de la tension d'alimentation Vcc. Une tension d'actionnement Vgla est appliquée sur la grille du premier transistor d'actionnement T1 a. Le premier circuit de contrôle a comprend également un premier condensateur Ca, connecté entre la grille du premier transistor d'actionnement T1 a et un potentiel fixe, par exemple la masse, dans le mode particulier de réalisation de la figure 2. Un premier transistor de commutation T2a, commandé par une tension d'adressage Vg2a, entre une position de conduction et une position de blocage, est connecté entre des premiers signaux de données Vda et la grille du premier transistor d'actionnement Ti a. Le circuit d'adressage 1 comporte un second circuit de contrôle b, de structure identique au premier circuit de contrôle a, comportant un second transistor d'actionnement Ti b, connecté en série avec la diode D aux bornes de la tension d'alimentation Vcc. Un second condensateur Cb est connecté entre la grille du second transistor d'actionnement T1 b et un potentiel fixe, par exemple la masse. Une tension d'actionnement Vgl b est appliquée sur la grille du second transistor d'actionnement T1 b. Le second circuit de contrôle b comprend également un second transistor de commutation T2b, commandé par une tension d'adressage Vg2b, appliquée sur sa grille, et connecté entre des seconds signaux de données Vdb et la grille du second transistor d'actionnement Ti b. Les signaux de données Vda et Vdb et les tensions d'adressage Vg2a et Vg2b des transistors de commutation T2a et T2b sont fournis par un circuit de commande 2 (figure 2), permettant à la fois de contrôler l'adressage de la diode D et alternativement la réparation des transistors d'actionnement Ti a et T1 b. Afin de réparer la dégradation de la tension de seuil observée sur la grille du transistor d'actionnement T1 a, une tension apte à bloquer ce transistor est appliquée temporairement, pendant une phase de réparation, sur cette grille. Il faut que cette tension soit inférieure aux tensions au niveau de la source et du drain de ce transistor. À titre d'exemple, une tension négative est appliquée sur la grille du transistor d'actionnement T1 a. Ceci provoque l'enlèvement des porteurs qui ont été injectés dans le nitrure. Pendant que le transistor d'actionnement T1 a est en phase de réparation, la diode D est contrôlée par le second transistor d'actionnement T1 b, qui est en phase d'adressage et fonctionne en générateur de courant. Pour cela, il reçoit sur sa grille des signaux d'actionnement Vgl b positifs. Ainsi, tandis que l'un des circuits de contrôle (a ou b) est destiné à l'adressage et au contrôle de la diode D, l'autre circuit de contrôle (b ou a) répare son transistor d'actionnement, non sollicité pour l'adressage et le contrôle de la diode D. Ainsi, lorsque la diode D est adressée et contrôlée par l'intermédiaire du premier io transistor d'actionnement Ti a, le second transistor d'actionnement Ti b est en réparation. II est alors bloqué et seul un courant très faible, inférieur à 10-10A, circule dans son canal. La tension à ses bornes n'influence alors ni le premier transistor d'actionnement T1 a ni le bon fonctionnement de la diode D. Inversement lorsque la diode D est adressée et contrôlée par l'intermédiaire du second transistor d'actionnement T1 b, le premier transistor d'actionnement T1 a est en réparation et la tension à ses bornes n'influence ni le second transistor d'actionnement Ti b ni le bon fonctionnement de la diode D. Dans le mode de réalisation préférentiel de la figure 2, les grilles des transistors d'actionnement T1 a et T1 b sont connectées aux tensions Vda et Vdb, respectivement, par l'intermédiaire des premier et second transistors de commutation T2a et T2b. À titre d'exemple, pendant une trame N des signaux de données Vda et Vdb, le circuit de commande 2 applique simultanément une tension de données Vda positive, destinée à contrôler la diode D, sur le drain du transistor de commutation T2a du premier circuit de contrôle a et une tension de données Vdb négative, destinée à la réparation de la grille du transistor d'actionnement T1 b, sur le drain du second transistor de commutation T2b du second circuit de contrôle b. Lors d'une trame ultérieure, par exemple lors de la trame N+1 suivante, le circuit de commande 2 fournit des signaux de données Vda négatifs et Vdb positifs, afin que le transistor d'actionnement T1 a passe en phase de réparation pendant que le second transistor d'actionnement T2b, préalablement réparé, passe alors en phase d'adressage et de contrôle de la diode D. Un tel circuit d'adressage 1 avec deux circuits de contrôle a et b identiques, associés à une seule diode D, permet donc d'effectuer simultanément, respectivement et alternativement, l'adressage et le contrôle de la diode D et la réparation des transistors d'actionnement T1 a, T1 b de cette diode D, afin d'améliorer la durée de fonctionnement du circuit d'adressage 1. Sur les figures 3 et 4, une matrice 3, composée d'une pluralité de pixels 4 disposés selon une pluralité de lignes et de colonnes, représente un mode particulier d'agencement de pixels 4. Dans le mode particulier de réalisation représenté sur les figures 3 et 4, chaque pixel 4 est adressé par un circuit d'adressage 1 selon la figure 2 et le circuit de commande 2 de chaque pixel 4 comporte un premier circuit 5a d'adressage des lignes de la matrice 3, disposé, par exemple, à gauche de la matrice 3, et un second circuit 5b d'adressage des lignes de la matrice 3, disposé, par exemple, à droite de la matrice 3. Le circuit de commande 2 comporte également un premier circuit 6a d'adressage des colonnes de la matrice 3, disposé, par exemple, en haut de la matrice 3, et un second circuit 6b d'adressage des colonnes de la matrice 3, disposé, par exemple, en bas de la matrice 3. Sur les figures 3 et 4, les circuits 5a et 6a sont respectivement connectés à la grille et au drain du transistor de commutation T2a de chaque pixel 4 et fournissent respectivement les tensions d'adressage Vg2a et les signaux de donnés Vda de chaque pixel 4. De manière analogue, les circuits 5b et 6b sont connectés, respectivement, à la grille et au drain du transistor de commutation T2b de chaque pixel 4 et fournissent respectivement les tensions d'adressage Vg2b et les signaux de données Vdb de chaque pixel 4. Les figures 3 et 4 illustrent l'état de la matrice 3 lors de deux trames successives de fonctionnement. Le circuit 5a d'adressage des lignes et le circuit 6a d'adressage des colonnes sont destinés alternativement à l'adressage et au contrôle des diodes des pixels 4 (figure 3) et à la réparation des transistors d'actionnement T1 a des diodes D des pixels 4 (figure 4). Simultanément, le circuit 5b d'adressage des lignes et le circuit 6b d'adressage des colonnes sont destinés, alternativement, à la réparation des transistors d'actionnement Ti b des diodes D des pixels 4 (figure 3) et à l'adressage et au contrôle des diodes D des pixels 4 (figure 4). L'utilisation de deux circuits 5a et 5b d'adressage des lignes de la matrice 3 et de deux circuits 6a et 6b d'adressage des colonnes de la matrice 3 représente une solution permettant d'avoir la plus grande latitude de polarisation de la matrice 3. Par ailleurs, la structure particulière des circuits d'adressage 1 facilite l'agencement selon la matrice 3, car il est facile de connecter des transistors supplémentaires à des circuits d'adressage déjà existants. Le fonctionnement du circuit d'adressage 1 selon la figure 2 va être décrit plus en détails au regard des figures 5 à 10. Comme décrit cidessus, le fonctionnement d'un tel circuit d'adressage 1 consiste à appliquer simultanément, respectivement lors d'une même trame et alternativement lors de deux trames successives, adjacentes ou non, des signaux de polarités opposées sur les grilles des transistors d'actionnement T1 a et T1 b du circuit d'adressage 1. io À titre d'exemple, comme représenté sur les figures 5 à 10, le premier circuit de contrôle a est d'abord destiné à l'adressage et au contrôle de la diode D, au cours de la trame N, tandis que le second circuit de contrôle b est simultanément destiné à la réparation de la grille du transistor d'actionnement T1 b. Comme représenté aux figures 5 et 6, à un instant t0, la tension Vg2a appliquée sur la grille du premier transistor de commutation T2a est positive, par exemple, de l'ordre de 15V, les signaux de données Vda, appliqués au drain du transistor de commutation T2a, sont de l'ordre de 10V. Au même instant, comme représenté aux figures 8 à 10, tandis que la tension d'actionnement Vgl a (figure 7) appliquée sur la grille du premier transistor d'actionnement T1 a est alors de l'ordre de 10V, la tension Vg2b sur la grille du second transistor de commutation T2b et les signaux de données Vdb sont à 0V. La tension d'actionnement Vgl b appliquée sur la grille du second transistor d'actionnement Ti b (figure 8) est alors également à 0V. À un instant t1, correspondant au début d'une trame N, le circuit de commande 2 applique une tension, par exemple, de l'ordre de 35V pendant une durée prédéterminée de la trame, jusqu'à un instant t2, rendant conducteur le premier transistor de commutation T2a (figure 5). Les signaux de données Vda (figure 6), qui peuvent osciller entre 15V et 30V, sont alors transmis (Vg1 a, figure 7) à la grille du transistor d'actionnement T1 a, qui commence alors à contrôler la diode D. En effet, comme représenté sur la figure 7, la tension Vgla sur la grille du premier transistor d'actionnement Ti a passe à 30 V à l'instant t1, correspondant à la valeur des signaux de données Vda pendant la période allant de l'instant t1 à l'instant t2 (figure 6). Le retour du transistor de commutation T2a dans sa position bloquée à l'instant t2, lorsque sa tension d'adressage Vg2a redescend à une tension de l'ordre de 15V (figure 5), n'a pas d'influence sur la tension Vgl a appliquée sur la grille du premier transistor d'actionnement Ti a (figure 7), grâce au condensateur Ca relié à la grille du transistor d'actionnement T1 a. La tension Vg1 a reste ainsi à 30V jusqu'à un instant t4 correspondant à la fin de la trame N et au début de la trame N+ 1. Le transistor d'actionnement Ti a reste ainsi en phase d'adressage et de contrôle de la diode D pendant toute la durée (t1 à t4) de la trame N. Comme représenté sur la figure 8, la tension Vg2b appliquée sur la grille du second transistor de commutation T2b passe à 10V, à l'instant t1, puis à -10V, à io l'instant t2, avant de revenir à 0V à un instant t3 précédent de peu l'instant t4. Simultanément, comme représenté sur la figure 9, le circuit de commande 2 applique sur le drain du transistor T2b des signaux de données Vdb négatifs, par exemple de l'ordre de -10V, dès le début de la trame N, entre l'instant t1 et l'instant t3. Comme illustré à la figure 10, la tension Vglb, appliquée sur la grille du second transistor d'actionnement T1 b, passe alors à -10V pendant toute la durée (t1 à t4) de la trame N, qui correspond ainsi à la phase de réparation du second transistor d'actionnement T1 b, qui reste bloqué pendant toute cette période. Peu avant la fin de la trame N, à l'instant t3, les tensions Vg2a (figure 5) et Vg2b (figure 8) appliquées sur les grilles des deux transistors de commutation T2a et T2b passent simultanément à 0V, pour préparer la trame suivante. Sur les figures 6 et 8, les signaux de données Vda du premier circuit de contrôle a restent à 10V, tandis que les signaux de données Vdb du second circuit de contrôle b passent à environ 15V (figure 8). Ces modifications n'ont pas d'influence sur les tensions Vgl a et Vg1 b, car les transistors de commutation T2a et T2b sont alors tous deux bloqués. À l'instant t4, la trame N+1 commence. Comme représenté sur les figures 5 et 6, le circuit de commande 2 fournit alors des signaux de données Vda de l'ordre de -10V et la tension Vg2a appliquée sur la grille du premier transistor de commutation T2a passe à 10V jusqu'à un instant t5. Le transistor T2a est alors conducteur et transmet la tension négative des signaux Vda sur la grille du premier transistor d'actionnement T1 a. Comme représenté sur la figure 7, la tension Vg1 a appliquée sur la grille du premier transistor d'actionnement T1 a prend ainsi rapidement la valeur -10V. Elle est maintenue à cette valeur, grâce au condensateur Ca, jusqu'à la fin de la trame N+1, à savoir à un instant t6, malgré le blocage du premier transistor de commutation T2a, à l'instant t5 où la tension Vg2a passe à une tension de l'ordre de -10V (figure 5). Simultanément, comme représenté sur les figures 8 à 10, à l'instant t4, le second transistor de commutation T2b devient conducteur, par exemple par application d'une tension Vg2b de l'ordre de 35V, tandis que les signaux de données Vdb sont positifs et peuvent osciller, par exemple, entre 15V et 30V. Le transistor T2b est ainsi conducteur au début de cette trame N+1 et la tension Vgl b appliquée sur la grille du transistor d'actionnement T1 b devient positive, de l'ordre de 30V. Elle conserve cette valeur jusqu'à la fin de la trame N+1, à l'instant t6, grâce à la présence du condensateur Cb. En effet, le retour éventuel du transistor de commutation T2b dans sa position bloquée, à l'instant t5, lorsque la tension Vg2b passe à une valeur de l'ordre de 15 V (figure 8), n'a pas d'influence sur la tension Vgl b appliquée sur la grille du second transistor d'actionnement Ti b. Ainsi, plus généralement, au début de la trame N, les signaux d'adressage Vg2a rendent conducteur le premier transistor de commutation T2a et transmettent ainsi sur la grille du transistor d'actionnement T1 a les signaux de données Vda, aptes à faire fonctionner ce transistor en générateur de courant. La tension Vg1 a reste sensiblement constante pendant toute la durée de la trame et contrôle l'éclairage de la diode D. La tension Vg2b appliquée pendant cette trame à la grille du transistor d'actionnement Ti b bloque ce transistor et permet la réparation de la grille du transistor d'actionnement Ti b. Lors de la trame suivante N+1, adjacente ou non, les transistors de commutation T2a et T2b sont rendus conducteurs, car la tension Vg2a est de l'ordre de 10V et la tension Vg2b est de l'ordre de 35V, tandis que les signaux de données Vdb rendent passant le transistor d'actionnement Ti b et les signaux de données Vda rendent bloquant le transistor d'actionnement T1 a. Le premier circuit de contrôle a passe alors à son tour en phase de réparation du premier transistor d'actionnement T1 a, tandis que le second circuit de contrôle b passe à son tour en phase d'adressage et de contrôle de la diode D. Le fonctionnement se poursuit ainsi, chaque circuit de contrôle étant alternativement destiné à la réparation de son transistor d'actionnement et à l'adressage et au contrôle de la diode, pendant la durée d'une ou plusieurs trames. Le fonctionnement est donc très simple et facilité par l'utilisation de circuits d'adressage comportant deux circuits de contrôle identiques. L'invention n'est pas limitée aux différents modes de réalisation décrits ci-dessus. Les valeurs des tensions ne sont pas limitées à celles indiquées ci-dessus et le fonctionnement est identique avec d'autres valeurs compatibles avec le type et les dimensions des transistors d'actionnement T1 a et T1 b et de commutation T2a et T2b. Les polarités des tensions peuvent éventuellement être modifiées, tant que le principe général du circuit d'adressage 1 est conservé, à savoir avec une phase de réparation et une phase d'adressage et de contrôle de la diode effectuées simultanément, respectivement et alternativement, par chaque circuit de contrôle. Dans le cas d'un agencement des pixels 4 selon la matrice 3, comme représentée sur les figures 3 et 4, un système de contre-réaction peut être installé en plaçant des photodiodes dans quelques pixels 4, afin de modifier au cours du temps, en fonction de la luminance de l'écran, la valeur de la tension de blocage. Ce type de circuit d'adressage permettant la réparation de transistors en silicium amorphe peut être envisagé dans toute application utilisant ce type de transistors en fonctionnement continu ou quasi continu en générateur de courant, dans un circuit de type analogique. Les principales applications sont, par exemple, l'imagerie médicale, la microfluidique, etc. II pourrait s'appliquer plus généralement à tout type de transistor dont la tension 15 de seuil dérive dans le temps dans ce type de fonctionnement, pour des raisons analogues à celles observées pour des transistors en silicium amorphes. Revendications 1. Circuit d'adressage (1) de pixels (4) comprenant, pour chaque pixel (4) , un premier circuit de contrôle (a) comportant au moins un premier transistor d'actionnement (T1 a), en silicium amorphe, comportant une grille et connecté en série avec une diode électroluminescente organique (D) aux bornes d'une tension d'alimentation (Vcc), circuit d'adressage caractérisé en ce qu'il comprend: un second circuit de contrôle (b) comportant au moins un second transistor d'actionnement (T1 b), en silicium amorphe, comportant une grille et connecté en série avec ladite diode (D) aux bornes de ladite tension d'alimentation (Vcc), et des moyens de commande (2) des premier (T1 a) et second (T1 b) transistors d'actionnement, permettant d'appliquer, sur les grilles des premier (T1 a) et second (T1 b) transistors d'actionnement, des signaux d'actionnement (Vgl a, Vgl b) aptes à rendre les premier (T1 a) et second (Ti b) transistors d'actionnement, simultanément, respectivement et alternativement, bloqué et passant. 2. Circuit d'adressage selon la revendication 1, caractérisé en ce que lesdits moyens de commande comportent: - un premier transistor de commutation (T2a), comportant une grille et connecté entre des premiers signaux de données (Vda) et la grille du 25 premier transistor d'actionnement (T1 a), un premier condensateur (Ca), connecté entre la grille du premier transistor d'actionnement (Ti a) et une des bornes de la tension d'alimentation (Vcc), un second transistor de commutation (T2b) , comportant une grille et connecté entre des seconds signaux de données (Vdb) et la grille du second transistor d'actionnement (Ti b), un second condensateur (Cb), connecté entre la grille du second transistor d'actionnement (Ti b) et une des bornes de la tension d'alimentation (Vcc) . 3. Circuit d'adressage selon la revendication 2, caractérisé en ce que les premiers (Vda) et seconds (Vdb) signaux de données et les tensions d'adressage (Vg2a Vg2b) appliquées sur la grille, respectivement, du premier io transistor de commutation (T2a) et du second transistor de commutation (T2b) sont commandés par un circuit de commande (2). 4. Circuit d'adressage selon l'une des revendications 2 et 3, caractérisé en ce que les pixels (4) étant disposés sous forme de matrice (3) de lignes et de colonnes, les moyens de commande comportent: des premier (5a) et second (5b) circuits d'adressage de lignes, disposés de part et d'autre de la matrice (3) et connectés, respectivement, aux premiers signaux de données (Vda) du premier transistor de commutation (T2a) et aux seconds signaux de données (Vdb) du second transistor de commutation (T2b), et des premier (6a) et second (6b) circuits d'adressage de colonnes, disposés de part et d'autre de la matrice (3) et connectés, respectivement, à la grille du premier transistor de commutation (T2a) et à la grille du second transistor de commutation (T2b) . 5. Procédé de contrôle d'un circuit d'adressage (1) selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte, pendant une ou plusieurs trames (N) de données, l'application, sur les grilles des premier (T1 a) et second (T1 b) transistors d'actionnement, de signaux d'actionnement (Vg1 a, Vg1 b) aptes à rendre, respectivement, bloqué et passant les transistors d'actionnement (T1 a, T1 b), de manière à faire passer l'un des transistors d'actionnement (T1 a, T1 b) dans une phase d'adressage et de contrôle de la diode (D) et l'autre transistor d'actionnement (T1 a, T1 b) dans une phase de réparation, et alternativement pendant une ou plusieurs trames (N+1) de données suivantes. 6. Procédé de contrôle selon la revendication 5, caractérisé en ce que le passage d'un des transistors d'actionnement (Ti a, Ti b) en phase de réparation est provoqué par l'application, sur sa grille, de signaux d'actionnement (Vgl a, io Vgl b) aptes à bloquer ledit transistor d'actionnement (Ti a, Ti b).