FR 2882207 A1 20060818 FR 0550429 A 20050215 DISPOSITIF DE SYNCHRONISATION À REDONDANCE DE SIGNAUX D'HORLOGE, POUR UN ÉQUIPEMENT D'UN RÉSEAU DE TRANSPORT SYNCHRONE L'invention concerne les réseaux de transport synchrones, et plus précisément les dispositifs de synchronisation temporelle utilisés dans certains équipements de ces réseaux. On entend ici par réseau de transport synchrone par exemple des lo réseaux de type SDH/SONET, TDM ou PDH, et leurs équivalents. Par ailleurs, on entend ici par équipement , tout type d'équipement de réseau nécessitant une synchronisation temporelle, comme par exemple un commutateur, un contrôleur de réseau radio (RNC (pour Radio Network Controller ) ou BSC (pour Base Station Controller )), une passerelle média ou MGW (pour Media GateWay ), un multiplexeur d'insertion/extraction (ou ADM pour Add and Drop Multiplexer ), ou un autocommutateur, éventuellement de type El O. La synchronisation temporelle est destinée à fournir des signaux d'horloge de référence (également appelés références d'horloge ) aux équipements précités afin qu'ils puissent effectuer leurs traitements temporels, comme par exemple ceux destinés à restituer des services le plus fidèlement possible ou ceux permettant de synchroniser le réseau de transport. Elle est donc d'une grande importance dans les réseaux de transport synchrones. Les signaux d'horloge qui sont utilisés par les équipements de réseau, du type précité, sont dits de niveau 3 (appelé G813 en Europe ou stratum 3 aux USA). Ils sont dérivés de signaux d'horloge dits de niveau 2 (appelé G812 en Europe ou stratum 2 aux USA), fournis par des équipements appelés SSU (pour Synchronization Supply Unit ) en Europe ou BITS (pour Building Integrated Timing Source ) aux USA, et eux-mêmes dérivés de signaux d'horloge dits de niveau 1 (appelé G811 en Europe ou stratum 1 aux USA), fournis par des équipements, tels que des horloges atomiques. Le niveau 1 représente ici le niveau de précision le plus élevé, c'est-àdire présentant la plus faible dérive temporelle. Généralement chaque réseau de transport synchrone comporte des équipements BITS et/ou SSU raccordés à une horloge atomique et auxquels s peuvent être raccordés des équipements de réseau comportant des dispositifs de synchronisation. Afin d'assurer une continuité de service au sein de ces réseaux, il est nécessaire de prévoir non seulement une redondance au niveau des équipements de réseau, mais également une redondance au niveau des io signaux d'horloge de référence délivrés par les dispositifs de synchronisation. En outre, il est préférable que la variation de phase entre des signaux d'horloge redondants soit la plus faible possible. Les dispositifs de synchronisation connus utilisent deux modules de synchronisation qui reçoivent chacun sur deux voies d'entrée des signaux d'horloge de référence, par exemple de niveau 2, afin de constituer et délivrer chacun un signal d'horloge, par exemple de niveau 3. Chaque signal d'horloge de référence de niveau 3 étant fréquemment constitué à partir de deux signaux d'horloges de référence de niveau 2, ces dispositifs de synchronisation n'assurent donc pas une véritable redondance. Par ailleurs, les dispositifs de synchronisation connus effectuent de façon externe, sur chaque entrée recevant un signal d'horloge de référence de niveau 2, un croisement (ou cross over ) inter-modules. Par conséquent, lorsque l'un des signaux d'horloge de référence de niveau 2 ne peut pas alimenter le dispositif de synchronisation, il peut arriver que survienne une discontinuité de service. Les dispositifs de synchronisation connus n'étant pas suffisamment fiables et/ou performants, l'invention a donc pour but d'améliorer la situation, et si possible d'offrir une meilleure garantie de conformité vis-à-vis des normes pour un nombre de pannes plus important. Elle propose à cet effet un dispositif dé synchronisation, pour un équipement d'un réseau de transport synchrone, comprenant: - un premier module de synchronisation comportant: É un premier sous-module chargé de délivrer un premier signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi au moins un premier signal d'horloge de référence externe et au moins un signal d'horloge de référence interne, après un éventuel changement de fréquence, É un deuxième sous-module chargé de délivrer un premier signal d'horloge de référence, dit principal, défini sélectivement à partir d'un signal choisi parmi le premier signal d'horloge intermédiaire et un second signal d'horloge intermédiaire, et io É un troisième sous-module chargé de délivrer un premier signal d'horloge de référence, dit de sortie, défini sélectivement à partir d'un signal choisi parmi le premier signal principal et un second signal principal, après un éventuel changement de fréquence et, un second module de synchronisation comportant: É un premier sous-module chargé de délivrer le second signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi au moins un autre premier signal d'horloge de référence externe et au moins un autre signal d'horloge de référence interne, après un éventuel changement de fréquence, É un deuxième sous-module chargé de délivrer le second signal principal défini sélectivement à partir de l'un des second et premier signaux d'horloge intermédiaires, et É un troisième sous- module chargé de délivrer un second signal d'horloge de référence, dit de sortie, défini sélectivement à partir de l'un des second et premier signaux principaux, après un éventuel changement de fréquence. Le dispositif de synchronisation selon l'invention peut comporter d'autres caractéristiques qui peuvent être prises séparément ou en combinaison, et notamment: - le premier sous-module du premier module peut être chargé de délivrer le premier signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi le premier signal externe, un second signal d'horloge de référence externe, et au moins le signal d'horloge de référence interne, après un éventuel changement de fréquence, et le premier sous-module du second module peut être chargé de délivrer le second signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi l'autre s premier signal externe, un autre second signal d'horloge de référence externe, et au moins l'autre signal d'horloge de référence interne, après un éventuel changement de fréquence; en variante le premier sous-module du premier module peut être chargé de délivrer le premier signal d'horloge intermédiaire défini sélectivement à io partir d'un signal choisi parmi le premier signal externe, un second signal d'horloge de référence externe, et au moins deux signaux d'horloge de référence interne d'origines différentes, après un éventuel changement de fréquence, et le premier sous-module du second module peut être chargé de délivrer le second signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi l'autre premier signal externe, un autre second signal d'horloge de référence externe, et au moins deux autres signaux d'horloge de référence interne d'origines différentes, après un éventuel changement de fréquence; le premier module peut comprendre un quatrième sous-module chargé de générer le premier signal d'horloge de référence externe à partir d'un premier pré-signal d'horloge de référence externe, et le second module peut comprendre un quatrième sous-module agencé pour générer l'autre premier signal d'horloge de référence externe à partir d'un autre premier pré-signal d'horloge de référence externe; le premier module peut comprendre un cinquième sous-module chargé de générer le second signal d'horloge de référence externe à partir d'un second pré-signal d'horloge de référence externe, et le second module peut comprendre un cinquième sous-module chargé de générer l'autre second signal d'horloge de référence externe à partir d'un autre second pré-signal d'horloge de référence externe; les premiers et seconds pré-signaux d'horloge de référence externes sont par exemple respectivement issus d'un équipement source de type BITS et d'un équipement source de type SSU; É le premier sous-module du premier module est alors par exemple chargé de changer la fréquence du second signal externe de manière à constituer le premier signal intermédiaire, et le premier sous-module du second module est par exemple chargé de changer la fréquence de l'autre second signal externe de manière à constituer le second signal intermédiaire; - en variante les premiers et seconds pré-signaux d'horloge de référence externes sont par exemple respectivement issus d'un équipement source de type SSU et d'un équipement source de type BITS; lo É le premier sous-module du premier module est alors par exemple chargé de changer la fréquence du premier signal externe de manière à constituer le premier signal intermédiaire, et le premier sous-module du second module est par exemple chargé de changer la fréquence de l'autre premier signal externe de manière à constituer le second signal intermédiaire; - le deuxième sous-module du premier module peut comprendre une entrée primaire pouvant recevoir le premier signal d'horloge intermédiaire, une entrée secondaire pouvant recevoir le second signal d'horloge intermédiaire, et une entrée tertiaire pouvant recevoir le second signal principal, et peut être chargé d'aligner la phase du second signal principal (reçu sur l'entrée tertiaire) sur la phase du premier signal principal de manière à rattraper au moins partiellement un éventuel écart de phase entre les second et premier signaux principaux. De même, le deuxième sous-module du second module peut comprendre une entrée primaire pouvant recevoir le second signal d'horloge intermédiaire, une entrée secondaire pouvant recevoir le premier signal d'horloge intermédiaire, et une entrée tertiaire pouvant recevoir le premier signal principal, et peut être chargé d'aligner la phase du premier signal principal (reçu sur l'entrée tertiaire) sur la phase du second signal principal de manière à rattraper au moins partiellement un éventuel écart de phase entre les premier et second signaux principaux; - le troisième sous-module du premier module peut comprendre au moins deux sorties pouvant délivrer le premier signal de sortie selon aux moins deux fréquences différentes. De même, le troisième sous-module du second module peut comprendre au moins deux sorties pouvant délivrer le second signal de sortie selon aux moins deux fréquences différentes; le premier module peut comprendre des premiers moyens de sélection chargés de recevoir chaque signal d'horloge de référence interne et de délivrer sélectivement sur une sortie un signal d'horloge de référence interne reçu, des deuxièmes moyens de sélection chargés de recevoir le signal d'horloge de référence interne délivré par les premiers moyens de sélection pour le délivrer sélectivement sur une sortie raccordée au io quatrième sous-module, etlou des troisièmes moyens de sélection chargés de recevoir le signal d'horloge de référence interne délivré par les premiers moyens de sélection pour le délivrer sélectivement sur une sortie raccordée au cinquième sous-module. Le quatrième sous-module du premier module peut être chargé de délivrer sur une sortie le signal d'horloge de référence interne (fourni par les deuxièmes moyens de sélection) en vue d'une synchronisation externe du premier pré-signal d'horloge de référence externe sur sa fréquence, et/ou le cinquième sous-module du premier module peut être chargé de délivrer sur une sortie le signal d'horloge de référence interne (fourni par les deuxièmes moyens de sélection) en vue d'une synchronisation externe du second pré-signal d'horloge de référence externe sur sa fréquence. De même, le second module peut comprendre des premiers moyens de sélection chargés de recevoir chaque autre signal d'horloge de référence interne et de délivrer sélectivement sur une sortie un autre signal d'horloge de référence interne reçu, des deuxièmes moyens de sélection chargés de recevoir l'autre signal d'horloge de référence interne délivré par les premiers moyens de sélection pour le délivrer sélectivement sur une sortie raccordée au quatrième sous-module, etlou des troisièmes moyens de sélection chargés de recevoir l'autre signal d'horloge de référence interne délivré par les premiers moyens de sélection pour le délivrer sélectivement sur une sortie raccordée au cinquième sous-module. Le quatrième sous-module du second module peut être chargé de délivrer sur une sortie l'autre signal d'horloge de référence interne (fourni par les deuxièmes moyens de sélection) en vue d'une synchronisation externe de l'autre premier pré-signal d'horloge de référence externe sur sa fréquence, et/ou le cinquième sous-module du second module peut être chargé de délivrer sur une sortie l'autre signal d'horloge de référence interne (fourni par les deuxièmes moyens de sélection) en vue d'une synchronisation externe de l'autre second pré-signal d'horloge de référence externe sur sa fréquence; É le premier sous-module et les premiers, deuxièmes et troisièmes moyens de sélection de chacun des premier et second modules sont par exemple respectivement regroupés au sein d'un sixième sous-module; io É les deuxièmes et/ou les troisièmes moyens de sélection de chacun des premier et second modules peuvent comporter une entrée propre à recevoir le premier ou le second signal de sortie, de manière à alimenter le quatrième et/ou le cinquième sousmodule soit avec le signal d'horloge de référence interne délivré par les premiers moyens de sélection, soit avec le premier ou le second signal de sortie; le troisième sous-module du premier module peut être chargé de changer la fréquence du premier signal principal et/ou du second signal principal de manière à constituer le premier signal de sortie, et le troisième sous-module du second module peut être chargé de changer la fréquence du premier signal principal et/ou du second signal principal de manière à constituer le second signal de sortie. L'invention propose également un équipement de réseau de transport synchrone équipé d'un dispositif de synchronisation du type de celui présenté ci-avant. L'invention est particulièrement bien adaptée, bien que de façon non exclusive, aux réseaux de transport synchrones de type SDH/SONET, TDM ou PDH. D'autres caractéristiques et avantages de l'invention apparaîtront à l'examen de la description détaillée ci-après, et des dessins annexés, sur lesquels: - la figure 1 illustre de façon très schématique et fonctionnelle un exemple de réalisation d'un dispositif de synchronisation selon l'invention, la figure 2 détaille schématiquement et fonctionnellement un exemple de réalisation du premier module MA du dispositif de synchronisation de la figure 1. Les dessins annexés pourront non seulement servir à compléter l'invention, mais aussi contribuer à sa définition, le cas échéant. L'invention a pour objet de permettre une redondance effective des signaux d'horloge de référence destinés à des équipements d'un réseau de transport synchrone, comme par exemple un réseau TDM (pour Time Division Multiplexing - multiplexage temporel) ou SDH/SONET ou encore io PDH (pour Plesiosynchronious Digital Hierarchy - hiérarchie numérique quasi-synchrone). Pour ce faire, l'invention propose un dispositif de synchronisation destiné à être implanté dans un équipement de réseau nécessitant une synchronisation temporelle redondante, comme par exemple un commutateur (ou switch ), un contrôleur de réseau radio (RNC ou BSC) , une passerelle média (MGW ou Media Gateway), un multiplexeur d'insertion/extraction (ADM), ou un autocommutateur, éventuellement de type E10. Comme cela est illustré sur la figure 1, le dispositif de synchronisation D peut par exemple être implanté sur une carte C de circuits imprimés, destinée à être raccordée à des modules de transition arrière (ou RTM pour Rear Transition Module ) RTMA et RTMB, via un fond de panier (ou mid plane ) d'un rayonnage (ou shelf ) de l'équipement de réseau. Le dispositif de synchronisation D selon l'invention comporte deux modules de synchronisation MA et MB, ici préférentiellement implantés sur 25 deux cartes différentes d'un équipement de réseau ER. Les deux modules de synchronisation MA et MB sont sensiblement identiques sur le plan fonctionnel. L'un est habituellement maître lorsque l'autre est esclave. Le premier module de synchronisation MA comprend au moins trois 30 sousmodules SMIA, SM2A et SM3A. Le premier sous-module SMIA comprend au moins une première entrée destinée à recevoir un premier signal d'horloge de référence externe (par exemple de niveau 2) et au moins une deuxième entrée destinée à recevoir un premier signal d'horloge de référence interne, par exemple CLK3A qui provient d'une carte du châssis dans lequel est implanté le dispositif de synchronisation D, ou bien Ext LT#A qui provient d'un second châssis d'extension. s Dans l'exemple non limitatif illustré sur les figures 1 et 2, le premier module MA comprend un quatrième sous-module SM4A qui comprend une sortie destinée à alimenter la première entrée du premier sous-module SM1A avec le premier signal d'horloge de référence externe. Ce quatrième sous-module SM4A comprend une entrée destinée à recevoir un premier pré- signal lo d'horloge de référence externe, à partir duquel il génère le premier signal d'horloge de référence externe qui alimente le premier sous-module SMIA. Dans l'exemple illustré, le premier pré-signal d'horloge de référence externe est le pré-signal que l'homme de l'art appelle BITS in#A, lequel est délivré par un équipement appelé BITS (pour Building Integrated Timing Source ). Dans ce cas, le quatrième sous-module SM4A est destiné à traiter le premier pré-signal reçu sous la forme de trames de type T1, pour le décoder et en extraire le rythme et la trame permettant de constituer le premier signal d'horloge de référence externe. Un tel sousmodule est fréquemment appelé en anglais LIU + T1 framer . Dans une variante, le premier pré-signal d'horloge de référence externe pourrait être le pré-signal que l'homme de l'art appelle SSU in#A, lequel est délivré par un équipement appelé SSU (pour Synchronization Supply Unit ). Dans ce cas, le quatrième sous-module SM4A est destiné à traiter le premier pré-signal reçu pour retrouver le signal dégradé par la transmission et constituer le premier signal d'horloge de référence externe. Le traitement peut également consister à diviser la fréquence du premier pré-signal reçu, par exemple pour qu'elle devienne égale à 8 KHz.. Un tel sous-module est fréquemment appelé en anglais 2 MHz LIU . Dans l'exemple non limitatif illustré sur les figures 1 et 2, le premier sous-module SMIA comprend également une troisième entrée destinée à recevoir un second signal d'horloge de référence externe (par exemple de niveau 2) et une quatrième entrée destinée à recevoir un second signal d'horloge de référence interne, par exemple Ext LT#A qui provient d'un 2882207 Io second châssis d'extension, ou bien CLK3A qui provient d'une carte du châssis dans lequel est implanté le dispositif de synchronisation D. Par ailleurs, dans l'exemple non limitatif illustré sur les figures 1 et 2, le premier module MA comprend un cinquième sous- module SM5A qui comprend une sortie destinée à alimenter la troisième entrée du premier sous-module SMIA avec le second signal d'horloge de référence externe. Ce cinquième sous-module SM5A comprend une entrée destinée à recevoir un second pré-signal d'horloge de référence externe, à partir duquel il génère le second signal d'horloge de référence externe qui alimente le premier sous-module SMIA. Dans l'exemple illustré, le second pré-signal d'horloge de référence externe est le pré-signal que l'homme de l'art appelle SSU in#A, lequel est délivré par un équipement SSU. Dans ce cas, le cinquième sous-module SM5A est destiné à traiter le second pré-signal reçu pour retrouver le signal dégradé par la transmission et constituer le second signal d'horloge de référence externe. Le traitement peut également consister à diviser la fréquence du second pré-signal reçu, par exemple pour qu'elle devienne égale à 8 KHz. Dans une variante, le second pré-signal d'horloge de référence externe pourrait être le pré-signal que l'homme de l'art appelle BITS in#A, lequel est délivré par un équipement BITS. Dans ce cas, le cinquième sous- module SM5A est destiné à traiter le second pré-signal reçu sous la forme de trames de type T1, pour le décoder et en extraire le rythme et la trame permettant de constituer le second signal d'horloge de référence externe. Dans une autre variante, on peut envisager que chaque module de synchronisation MA et MB, du dispositif de synchronisation D, comporte des quatrième et cinquième sous-modules destinés à traiter des pré- signaux délivrés par deux équipements BITS ou bien par deux équipements SSU. Chaque signal d'horloge de référence interne (ou Une timing ) présente par exemple une fréquence de 8 kHz, les trames Ti (du premier pré-signal d'horloge de référence externe) parviennent par exemple selon un débit de 1,544 Mbits/s et permettent de générer un premier signal d'horloge de référence externe présentant par exemple une fréquence de 8 kHz, et 2882207 11 chaque second pré-signal d'horloge de référence externe présente par exemple une fréquence de 2 MHz. Le premier sous-module SM1A comporte, comme cela est illustré sur la figure 2, un premier sous-module de réception MR1 chargé de recevoir le premier signal d'horloge de référence externe et de délivrer un premier signal d'horloge intermédiaire, un deuxième sous-module de réception MR2 chargé de recevoir le second signal d'horloge de référence externe et de délivrer un premier signal d'horloge intermédiaire après un éventuel changement de fréquence (de 2 MHz à 8 kHz), s'il n'a pas été effectué par le cinquième sous-module SM5A, et un troisième sous-module de réception MR3 chargé de recevoir les signaux d'horloge de référence internes et de délivrer un premier signal d'horloge intermédiaire. Bien entendu, il pourrait n'y avoir que deux sous-modules de réception, par exemple MR1 et MR3 ou MR2 et MR3. Chaque sous-module de réception MR1, MR2 et MR3 est couplé à un sousmodule de sélection S chargé de sélectionner l'un des premiers signaux d'horloge intermédiaires qu'ils délivrent respectivement pour le délivrer lui-même sur une sortie (à 8 kHz). Le premier sous-module SM1A est fréquemment appelé en anglais 20 BITS/SSU/Line Timing Select . Le deuxième sous-module SM2A comprend au moins une entrée primaire EIA destinée à recevoir le premier signal d'horloge intermédiaire délivré par la sortie du premier sous-module SMIA et une entrée secondaire E2A destinée à recevoir un second signal d'horloge intermédiaire délivré par la sortie du premier sous-module SM1 B du second module MB (comme on le verra plus loin). Dans l'exemple non limitatif illustré sur les figures 1 et 2, le deuxième sous-module SM2A comprend également une entrée tertiaire E3A destinée à recevoir un second signal principal délivré par la sortie du deuxième sous- module SM2B du second module MB (comme on le verra plus loin). Le deuxième sous-module SM2A est chargé de sélectionner l'un des signaux qu'il reçoit sur l'une de ses entrées primaire ElA et secondaire E2A, ainsi qu'éventuellement tertiaire E3A, afin de le délivrer sur une sortie. Ce signal délivré par le deuxième sous-module SM2A est ici appelé premier signal d'horloge de référence principal . Lorsque le premier signal d'horloge intermédiaire n'est pas disponible au niveau du deuxième sous-module SM2A, il faut utiliser le second signal d'horloge intermédiaire délivré par le premier sous-module SM1B du second module MB pour générer le premier signal d'horloge de référence principal. Le second signal d'horloge intermédiaire (qui est reçu sur l'entrée secondaire E2A) présentant la phase du second module MB, il est synchrone en fréquence, et éventuellement en phase, par rapport au premier signal d'horloge de référence principal. Préférentiellement et comme illustré sur les figures 1 et 2, l'invention propose de synchroniser en phase les premier et second signaux principaux respectivement délivrés par les deuxièmes sous-modules SM2A et SM2B du dispositif D. Pour ce faire, le deuxième sous-module SM2A aligne (de ls préférence progressivement) la phase du second signal principal qu'il reçoit sur son entrée tertiaire E3A sur la phase du premier signal principal qu'il délivre sur sa sortie, afin de rattraper au moins partiellement leur éventuel écart de phase. On peut par exemple utiliser des PLL (éventuellement de type 20 numérique) pour rattraper l'écart de phase. Grâce à cet agencement des modules MA et MB, un unique croisement (ou cross over ) inter-modules est effectué, de façon interne. Cela permet notamment de limiter les sauts de phase. Le deuxième sous-module SM2A est fréquemment appelé en anglais Clock Generator (générateur de signaux d'horloge). Il peut par exemple être réalisé sous la forme d'un circuit intégré spécialisé ou ASIC (éventuellement de type numérique). Comme cela est illustré sur les figures 1 et 2, le deuxième sous-module SM2A peut être raccordé à un oscillateur local OLA. Cela permet de garantir au premier module de synchronisation MA un rythme en mode autonome, en cas de basculement des entrées EIA et E2A, consécutif à une panne ayant entraînée la perte de toute référence. Le troisième sous-module SM3A comporte une première entrée destinée à recevoir le premier signal principal (délivré par la sortie du deuxième sous-module SM2A de son premier module MA) et une seconde entrée destinée à recevoir le second signal principal (délivré par la sortie du deuxième sous-module SM2B du second module MB). s Il est chargé de délivrer sur une sortie un premier signal d'horloge de référence, dit de sortie, qui est soit le premier signal principal reçu, après un éventuel changement de fréquence, soit le second signal principal reçu, après un éventuel changement de fréquence. Le changement de fréquence peut permettre de choisir la fréquence de sortie. On peut ainsi délivrer des signaux de sortie présentant une fréquence soit de 8 kHz, soit de 19,44 MHz, par exemple. Dans l'exemple non limitatif illustré sur les figures 1 et 2, le troisième sous-module SM3A peut comprendre plusieurs sorties (ici deux). Ces différentes sorties sont destinées à délivrer des premiers signaux de sortie présentant des fréquences différentes. Ici, une première sortie fournit le premier signal d'horloge de référence de sortie Ext CLK1#A (par exemple à 8 kHz), tandis que la seconde sortie fournit le premier signal d'horloge de référence de sortie Ext CLK2#A (par exemple à 19,44 MHz). Le troisième sous-module SM3B est fréquemment appelé en anglais 20 Reference Clock Distribution (distribution de signaux d'horloge de référence). Le second module de synchronisation MB comprend au moins trois sousmodules SM1B, SM2B et SM3B. Le premier sous-module SMIB comprend au moins une première entrée destinée à recevoir un autre premier signal d'horloge de référence externe (par exemple de niveau 2) et au moins une deuxième entrée destinée à recevoirun autre premier signal d'horloge de référence interne, par exemple CLK3B ou Ext LT#B. Dans l'exemple non limitatif illustré sur les figures 1 et 2, le second module MB comprend un quatrième sous-module SM4B qui comprend une sortie destinée à alimenter la première entrée du premier sous-module SM1B avec l'autre premier signal d'horloge de référence externe. Ce quatrième sousmodule SM4B comprend une entrée destinée à recevoir un autre premier présignal d'horloge de référence externe, à partir duquel il génère l'autre premier signal d'horloge de référence externe qui alimente le premier sous-module SM1B. Dans l'exemple illustré, l'autre premier pré-signal d'horloge de s référence externe est le pré-signal que l'homme de l'art appelle BITS in#B, lequel est délivré par un équipement appelé BITS. Dans ce cas, le quatrième sous-module SM4B est destiné à traiter l'autre premier présignal reçu sous la forme de trames de type Ti, pour le décoder et en extraire le rythme et la trame permettant de constituer l'autre premier signal d'horloge de référence lo externe. Un tel sous-module est fréquemment appelé en anglais LIU + Ti framer . Dans une variante, l'autre premier pré-signal d'horloge de référence externe pourrait être le pré-signal que l'homme de l'art appelle SSU in#B, lequel est délivré par un équipement appelé SSU. Dans ce cas, le quatrième sous-module SM4A est destiné à traiter l'autre premier pré- signal reçu pour retrouver le signal dégradé par la transmission et constituer l'autre premier signal d'horloge de référence externe. Le traitement peut également consister à diviser la fréquence du pré-signal reçu, par exemple pour qu'elle devienne égale à 8 KHz. Un tel sous-module est fréquemment appelé en anglais 2 MHz LIU . Dans l'exemple non limitatif illustré sur les figures 1 et 2, le premier sous-module SM1B comprend également une troisième entrée destinée à recevoir un autre second signal d'horloge de référence externe, par exemple de niveau 2, et une quatrième entrée destinée à recevoir un autre second signal d'horloge de référence interne, par exemple Ext LT#B ou CLK3B. Par ailleurs, dans l'exemple non limitatif illustré sur les figures 1 et 2, le second module MB comprend un cinquième sous-module SM5B qui comprend une sortie destinée à alimenter la troisième entrée du premier sous-module SM1B avec l'autre second signal d'horloge de référence externe. Ce cinquième sous-module SM5B comprend une entrée destinée à recevoir un autre second pré-signal d'horloge de référence externe, à partir duquel il génère l'autre second signal d'horloge de référence externe qui alimente le premier sous-module SM1B. Dans l'exemple illustré, l'autre second pré-signal d'horloge de référence externe est le pré-signal que l'homme de l'art appelle SSU in#B, lequel est délivré par un équipement SSU. Dans ce cas, le cinquième sous-module SM5B est destiné à traiter l'autre second pré-signal reçu pour retrouver le signal dégradé par la transmission et constituer l'autre second signal d'horloge de référence externe. Le traitement peut également consister à diviser la fréquence du pré-signal reçu, par exemple pour qu'elle devienne égale à 8 KHz. Dans une variante, l'autre second pré-signal d'horloge de référence lo externe pourrait être le pré-signal que l'homme de l'art appelle BITS in#B, lequel est délivré par un équipement BITS. Dans ce cas, le cinquième sous-module SM5B est destiné à traiter l'autre second pré- signal reçu sous la forme de trames de type T1, pour le décoder et en extraire le rythme et la trame permettant de constituer l'autre second signal d'horloge de référence externe. Le premier sous-module SM 1 B comporte un premier sous-module de réception MR1 chargé de recevoir l'autre premier signal d'horloge de référence externe et de délivrer un second signal d'horloge intermédiaire, un deuxième sous-module de réception MR2 chargé de recevoir l'autre second signal d'horloge de référence externe et de délivrer un second signal d'horloge intermédiaire après un éventuel changement de fréquence (2 MHz à 8 kHz), s'il n'a pas été effectué par le cinquième sous-module SM5A, et un troisième sous-module de réception MR3 chargé de recevoir les signaux d'horloge de référence internes et de délivrer un second signal d'horloge intermédiaire. Bien entendu, il pourrait n'y avoir que deux sous-modules de réception, par exemple MR1 et MR3 ou MR2 et MR3. Chaque sous-module de réception MR1, MR2 et MR3 est couplé à un sousmodule de sélection S chargé de sélectionner l'un des seconds signaux d'horloge intermédiaires qu'ils délivrent respectivement pour le délivrer lui-même sur une sortie (à 8 kHz). Le premier sous-module SM1B est fréquemment appelé en anglais BITS/SSU/Line Timing Select . Le deuxième sous-module SM2B comprend au moins une entrée primaire El B destinée à recevoir le second signal d'horloge intermédiaire délivré par la sortie du premier sous-module SM1B et une entrée secondaire E2B destinée à recevoir le premier signal d'horloge intermédiaire délivré par la sortie du premier sous-module SM1A du premier module MA. Dans l'exemple non limitatif illustré sur les figures 1 et 2, le deuxième sous-module SM2B comprend également une entrée tertiaire E3B destinée à recevoir le premier signal principal délivré par la sortie du deuxième sous-module SM2A du premier module MA. lo Le deuxième sous-module SM2B est chargé de sélectionner l'un des signaux qu'il reçoit sur l'une de ses entrées primaire E1 B et secondaire E2B, ainsi qu'éventuellement tertiaire E3B, afin de le délivrer sur une sortie. Ce signal délivré par le deuxième sous-module SM2B est ici appelé second signal d'horloge de référence principal . Lorsque le second signal d'horloge intermédiaire n'est pas disponible au niveau du deuxième sous-module SM2B, il faut utiliser le premier signal d'horloge intermédiaire délivré par le premier sous-module SM1A du premier module MA pour générer le second signal d'horloge de référence principal. Le premier signal d'horloge intermédiaire (qui est reçu sur l'entrée secondaire E2B) présentant la phase du premier module MA, il est synchrone en fréquence, et éventuellement en phase par rapport au second signal d'horloge de référence principal. Préférentiellement et comme illustré sur les figures 1 et 2, l'invention propose de synchroniser en phase les second et premier signaux principaux respectivement délivrés par les deuxièmes sous-modules SM2B et SM2A du dispositif D. Pour ce faire, le deuxième sous-module SM2B aligne (de préférence progressivement) la phase du premier signal principal qu'il reçoit sur son entrée tertiaire E3B sur la phase du second signal principal qu'il délivre sur sa sortie, afin de rattraper au moins partiellement leur éventuel écart de phase. On peut par exemple utiliser des PLL (éventuellement de type numérique) pour rattraper l'écart de phase. Le deuxième sous-module SM2B est fréquemment appelé en anglais Clock Generator (générateur de signaux d'horloge). Il peut par exemple être réalisé sous la forme d'un circuit intégré spécialisé ou ASIC (éventuellement de type numérique). Comme cela est illustré sur les figures 1 et 2, le deuxième sous-module SM2B peut être raccordé à un oscillateur local OLB. Cela permet de garantir au second module de synchronisation MB un rythme en mode autonome, en cas de basculement des entrées E1 B et E2B, consécutif à une panne ayant entraînée la perte de toute référence. Le troisième sous-module SM3B comporte une première entrée io destinée à recevoir le second signal principal (délivré par la sortie du deuxième sous-module SM2B de son second module MB) et une seconde entrée destinée à recevoir le premier signal principal (délivré par la sortie du deuxième sous-module SM2A du premier module MA). Il est chargé de délivrer sur une sortie un second signal d'horloge de référence, dit de sortie, qui est soit le second signal principal reçu, après un éventuel changement de fréquence, soit le premier signal principal reçu, après un éventuel changement de fréquence. Le changement de fréquence peut permettre de choisir la fréquence de sortie. On peut ainsi délivrer des signaux de sortie présentant une 20 fréquence soit de 8 kHz, soit de 19,44 MHz, par exemple. Dans l'exemple non limitatif illustré sur les figures 1 et 2, le troisième sous-module SM3B peut comprendre plusieurs sorties (ici deux). Ces différentes sorties sont destinées à délivrer des seconds signaux de sortie présentant des fréquences différentes. Ici, une première sortie fournit le second signal d'horloge de référence de sortie Ext CLK1#B (par exemple à 8 kHz), tandis que la seconde sortie fournit le second signal d'horloge de référence de sortie Ext CLK2#B (par exemple à 19,44 MHz). Le troisième sous-module SM3B est fréquemment appelé en anglais Reference Clock Distribution (distribution de signaux d'horloge de 30 référence). L'architecture proposée par lé dispositif de synchronisation selon l'invention assure une redondance totale des signaux d'horloge de référence qu'il délivre sur ses sorties, dès lors qu'au moins l'un de ses deux modules de synchronisation MA et MB reçoit un (pré-)signal d'horloge de référence externe ou interne. En effet, si un problème survient en amont du deuxième sous-module (dock generator) SM2A de son premier module MA, ledit deuxième sous- s module SM2A peut utiliser le signal intermédiaire qu'il reçoit sur son entrée secondaire et qui provient du premier sous-module SM1B du second module MB pour délivrer un signal principal. De même, si un problème survient en amont du deuxième sous-module (dock generator) SM2B de son second module MB, ledit deuxième sous-module SM2B peut utiliser le signal intermédiaire qu'il reçoit sur son entrée secondaire et qui provient du premier sousmodule SM1A du premier module MA pour délivrer un signal principal. Maintenant, si un problème survient en amont du troisième sous-module (reference dock distribution) SM3A de son premier module MA, ledit troisième sous-module SM3A peut utiliser le signal principal qu'il reçoit sur sa seconde entrée et qui provient du deuxième sous-module SM2B du second module MB pour délivrer un signal de sortie. De même, si un problème survient en amont du troisième sous-module SM3B de son second module MB, ledit troisième sous-module SM3B peut utiliser le signal principal qu'il reçoit sur sa seconde entrée et qui provient du deuxième sous-module SM2A du premier module MA pour délivrer un signal de sortie. Enfin, si un problème survient au niveau du troisième sous-module SM3A de son premier module MA, le troisième sous-module SM3B de son second module MB peut délivrer son signal principal. De même, si un problème survient au niveau du troisième sous-module SM3B de son second module MB, le troisième sous-module SM3A de son premier module MA peut délivrer son signal principal. Chaque module MA et MB du dispositif de synchronisation D peut être également agencé de manière à délivrer au moins un signal d'horloge de référence interne reçu de manière à synchroniser au moins un (pré-) signal d'horloge de référence externe sur sa fréquence. Pour ce faire, et comme illustré sur la figure 2, chaque module MA et MB peut comporter: - un premier sous-module de sélection MS1 destiné à recevoir chaque signal d'horloge de référence interne (ici Ext LT#A et CLK3A ou Ext LT#B et CLK3B) de manière à délivrer sélectivement l'un d'entre eux sur une sortie, un deuxième sous-module de sélection MS2 destiné à recevoir le signal d'horloge de référence interne qui est délivré par le premier sous-module de sélection MS1 de manière à le délivrer sélectivement sur une sortie raccordée au quatrième sous-module correspondant SM4A ou SM4B, et/ou - un troisième sous-module de sélection MS3 destiné à recevoir le signal d'horloge de référence interne délivré par le premier sous-module de sélection MS1 de manière à le délivrer sélectivement sur une sortie lo raccordée au cinquième sous-module correspondant SM5A ou SM5B. Chaque quatrième sous-module SM4A ou SM4B est alors chargé de délivrer sur une sortie (ici référencée BITS out#A ou BITS out#B) le signal d'horloge de référence interne ExtLT#A (ou ExtLT#B) ou CLK3A (ou CLK3B), qui lui a été fourni par le deuxième sous-module de sélection MS2, afin qu'il serve à l'équipement, qui délivre le premier pré-signal d'horloge de référence externe, à synchroniser ce dernier sur sa fréquence. La fréquence du signal d'horloge de référence interne servant à la synchronisation externe est par exemple égale à 8 kHz. De même, chaque cinquième sous-module SM5A ou SM5B peut être chargé de délivrer sur une sortie (ici référencée SSU out#A ou SSU out#B) le signal d'horloge de référence interne ExtLT#A (ou ExtLT#B) ou CLK3A (ou CLK3B), qui lui a été fourni par le deuxième sous-module de sélection MS2, afin qu'il serve à l'équipement, qui délivre le second pré-signal d'horloge de référence externe, à synchroniser ce dernier sur sa fréquence. La fréquence du signal d'horloge de référence interne servant à la synchronisation externe est par exemple égale à 8 kHz. Comme cela est illustré de façon non limitative sur la figure 2, le deuxième sous-module de sélection MS2 de chacun des premier MA et second MB modules de synchronisation peut comporter une seconde entrée destinée à recevoir le premier signal de sortie CLK1A(B) ou CLK2A(B) délivré par l'une des sorties du troisième sous-module SM3A(B). Il peut ainsi alimenter le quatrième sous-module SM4A(B) soit avec le signal d'horloge de référence interne qui est délivré par le premier sous-module de sélection MS1, soit avec le premier signal de sortie CLKIA(B) ou CLK2A(B). Le quatrième sous-module SM4A(B) peut alors délivrer sélectivement sur la sortie BITS out#A(B) le signal de sortie CLKIA(B) ou CLK2A(B) afin que l'on puisse effectuer une mesure de la qualité de la synchronisation effectuée par s le module MA ou MB. En variante ou en complément, le troisième sous-module de sélection MS3 de chacun des premier MA et second MB modules de synchronisation peut également comporter une seconde entrée destinée à recevoir le premier signal de sortie CLKIA(B) ou CLK2A(B) délivré par l'une des sorties du io troisième sous-module SM3A(B). II peut ainsi alimenter le cinquième sousmodule SM5A(B) soit avec le signal d'horloge de référence interne qui est délivré par le premier sous-module de sélection MS1, soit avec le second signal de sortie CLK1A(B) ou CLK2A(B). Le cinquième sous-module SM5A(B) peut alors délivrer sélectivement sur la sortie SSU out#A(B) le signal de sortie CLKIA(B) ou CLK2A(B) afin que l'on puisse effectuer une mesure de la qualité de la synchronisation effectuée par le module MA ou MB. Par ailleurs, comme cela est également illustré de façon non limitative sur la figure 2, le premier sous-module SMIA ou SM1B et les premier MS1, deuxième MS2 et troisième MS3 sous-modules de sélection de chacun des premier MA et second MB modules peuvent être regroupés au sein d'un sixième sous-module SM6A ou SM6B. Mais, dans une variante, les premier MS1, deuxième MS2 et troisième MS3 sous-modules de sélection de chacun des premier MA et second MB modules pourraient être intercalés entre le premier sous-module SMIA ou SM1B et les quatrième SM4A ou SM4B et cinquième SM5A ou SM5B sous-modules. Dans un contexte d'architecture de type aTCA, les croisements (ou crossovers ) peuvent utiliser ce que l'homme de l'art appelle des update channels (canaux de mise à jour) qui sont fournis par les fonds de paniers pour relier les cartes entre-elles. L'invention ne se limite pas aux modes de réalisation de dispositif de synchronisation et d'équipement de réseau décrits ci-avant, seulement à titre d'exemple, mais elle englobe toutes les variantes que pourra envisager l'homme de l'art dans le cadre des revendications ci-après. Ainsi, dans ce qui précède on a décrit un exemple de réalisation d'un dispositif de synchronisation dans lequel chaque module de synchronisation comporte un quatrième (SM4A ou SM4B) et un cinquième sous- module (SM5A ou SM5B). Cela permet en effet d'offrir un dispositif adapté à toutes les situations connues. Bien entendu, lorsque seul l'un des deux sous- modules est nécessaire, l'autre n'est pas utilisé. Mais, on peut également envisager une variante dans laquelle le dispositif de synchronisation ne comprend pas de cinquième sous-module, le quatrième sous-module étant alors adapté au traitement des signaux soit de type BITS, soit de type SSU. lo Par ailleurs, l'invention concerne toute application de télécommunication nécessitant une référence de synchronisation fiable. REVENDICATIONS 1. Dispositif de synchronisation (D) pour un équipement d'un réseau de transport synchrone, caractérisé en ce qu'il comprend: un premier module de synchronisation (MA) comportant i) un premier sous-module (SM1A) agencé pour délivrer un premier signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi au moins un premier signal d'horloge de référence externe et au moins un signal d'horloge de référence interne, après un éventuel changement de fréquence, ii) un deuxième sous-module (SM2A) agencé pour délivrer un premier signal d'horloge de référence, dit principal, défini sélectivement à partir d'un signal choisi parmi ledit premier signal d'horloge intermédiaire et un second signal d'horloge intermédiaire, et iii) un troisième sous-module (SM3A) agencé pour délivrer un premier signal d'horloge de référence, dit de sortie, défini sélectivement à partir d'un signal choisi parmi ledit premier signal principal et un second signal principal, après un éventuel changement de fréquence et, un second module de synchronisation (MB) comportant i) un premier sous-module (SM1B) agencé pour délivrer ledit second signai d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi au moins un autre premier signal d'horloge de référence externe et au moins un autre signal d'horloge de référence interne, après un éventuel changement de fréquence, ii) un deuxième sousmodule (SM2B) agencé pour délivrer ledit second signal principal défini sélectivement à partir de l'un desdits second et premier signaux d'horloge intermédiaires, et iii) un troisième sous-module (SM3B) agencé pour délivrer un second signal d'horloge de référence, dit de sortie, défini sélectivement à partir de l'un desdits second et premier signaux principaux, après un éventuel changement de fréquence. 2. Dispositif selon la revendication 1, caractérisé en ce que ledit premier sous-module (SM1A) dudit premier module (MA) est agencé pour délivrer ledit premier signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi ledit premier signal externe, un second signal d'horloge de référence externe, et au moins ledit signal d'horloge de référence interne, après un éventuel changement de fréquence, et en ce que ledit premier sous-module (SM1 B) dudit second module (MB) est agencé pour délivrer ledit second signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi ledit autre premier signal externe, un autre second signal d'horloge de référence externe, et au moins ledit autre signal d'horloge de référence interne, après un éventuel changement de fréquence. 3. Dispositif selon la revendication 1, caractérisé en ce que ledit premier sous-module (SM1A) dudit premier module (MA) est agencé pour io délivrer ledit premier signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi ledit premier signal externe, un second signal d'horloge de référence externe, et au moins deux signaux d'horloge de référence interne d'origines différentes, après un éventuel changement de fréquence, et en ce que ledit premier sous- module (SM1B) dudit second Zs module (MB) est agencé pour délivrer ledit second signal d'horloge intermédiaire défini sélectivement à partir d'un signal choisi parmi ledit autre premier signal externe, un autre second signal d'horloge de référence externe, et au moins deux autres signaux d'horloge de référence interne d'origines différentes, après un éventuel changement de fréquence. 4. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que ledit premier module (MA) comprend un quatrième sous-module (SM4A) agencé pour générer ledit premier signal d'horloge de référence externe à partir d'un premier pré-signal d'horloge de référence externe, et en ce que ledit second module (MB) comprend un quatrième sous-module (SM4B) agencé pour générer ledit autre premier signal d'horloge de référence externe à partir d'un autre premier pré-signal d'horloge de référence externe. 5. Dispositif selon l'une des revendications 2 à 4, caractérisé en ce que ledit premier module (MA) comprend un cinquième sous-module (SM5A) agencé pour générer ledit second signal d'horloge de référence externe à partir d'un second pré-signal d'horloge de référence externe, et en ce que ledit second module (MB) comprend un cinquième sous-module (SM5B) agencé pour générer ledit autre second signal d'horloge de référence externe à partir d'un autre second pré-signal d'horloge de référence externe. 6. Dispositif selon l'une des revendications 4 et 5, caractérisé en ce que lesdits premiers et seconds pré-signaux d'horloge de référence externes sont respectivement issus d'un équipement source de type BITS et d'un équipement source de type SSU. s 7. Dispositif selon l'une des revendications 1 à 5 en combinaison avec la revendication 6, caractérisé en ce que ledit premier sous-module (SM1A) dudit premier module (MA) est agencé pour changer la fréquence dudit second signal externe de manière à constituer ledit premier signal intermédiaire, et en ce que ledit premier sous-module (SM1B) dudit second io module (MB) est agencé pour changer la fréquence dudit autre second signal externe de manière à constituer ledit second signal intermédiaire. 8. Dispositif selon l'une des revendications 4 et 5, caractérisé en ce que lesdits premiers et seconds pré-signaux d'horloge de référence externes sont respectivement issus d'un équipement source de type SSU et d'un équipement source de type BITS. 9. Dispositif selon l'une des revendications 1 à 5 en combinaison avec la revendication 8, caractérisé en ce que ledit premier sous-module (SM1A) dudit premier module (MA) est agencé pour changer la fréquence dudit premier signal externe de manière à constituer ledit premier signal intermédiaire, et en ce que ledit premier sous-module (SM1B) dudit second module (MB) est agencé pour changer la fréquence dudit autre premier signal externe de manière à constituer ledit second signal intermédiaire. 10. Dispositif selon l'une des revendications 1 à 9, caractérisé en ce que: ledit deuxième sous-module (SM2A) dudit premier module (MA) i) comprend une entrée primaire (El A) propre à recevoir ledit premier signal d'horloge intermédiaire, une entrée secondaire (E2A) propre à recevoir ledit second signal d'horloge intermédiaire, et une entrée tertiaire (E3A) propre à recevoir ledit second signal principal, et ii) est agencé pour aligner la phase dudit second signal principal reçu sur ladite entrée tertiaire (E3A) sur la phase dudit premier signal principal de manière à rattraper au moins partiellement un éventuel écart de phase entre lesdits second et premier signaux principaux, et ledit deuxième sous-module (SM2B) dudit second module (MB) i) comprend une entrée primaire (E1 B) propre à recevoir ledit second signal d'horloge intermédiaire, une entrée secondaire (E2B) propre à recevoir ledit premier signal d'horloge intermédiaire, et une entrée tertiaire (E3B) propre s à recevoir ledit premier signal principal, et ii) est agencé pour aligner la phase dudit premier signal principal reçu sur ladite entrée tertiaire (E3B) sur la phase dudit second signal principal de manière à rattraper au moins partiellement un éventuel écart de phase entre lesdits premier et second signaux principaux. io 11. Dispositif selon l'une des revendications 4 à 10, caractérisé en ce que ledit troisième sous-module (SM3A) dudit premier module (MA) comprend au moins deux sorties pouvant délivrer ledit premier signal de sortie selon aux moins deux fréquences différentes, et en ce que ledit troisième sous-module (SM3B) dudit second module (MB) comprend au moins deux sorties pouvant délivrer ledit second signal de sortie selon aux moins deux fréquences différentes. 12. Dispositif selon l'une des revendications 4 à 11, caractérisé en ce que: - ledit premier module (MA) comprend des premiers moyens de sélection (MS1) propres à recevoir chaque signal d'horloge de référence interne et à délivrer sélectivement sur une sortie un signal d'horloge de référence interne reçu, des deuxièmes moyens de sélection (MS2) propres à recevoir ledit signal d'horloge de référence interne délivré par lesdits premiers moyens de sélection (SM1) pour le délivrer sélectivement sur une sortie raccordée audit quatrième sous-module (SM4A), et/ou des troisièmes moyens de sélection (MS3) propres à recevoir ledit signal d'horloge de référence interne délivré par lesdits premiers moyens de sélection (MS1) pour le délivrer sélectivement sur une sortie raccordée au cinquième sous- module (SM5A), ledit quatrième sous-module (SM4A) du premier module (MA) est agencé pour délivrer sur une sortie ledit signal d'horloge de référence interne, fourni par lesdits deuxième moyens de sélection (MS2), en vue d'une synchronisation externe dudit premier pré-signal d'horloge de référence 26 externe sur sa fréquence, et/ou ledit cinquième sous- module (SM5A) du premier module (MA) est agencé pour délivrer sur une sortie ledit signal d'horloge de référence interne, fourni par lesdits deuxième moyens de sélection (MS2), en vue d'une synchronisation externe du second pré-signal d'horloge de référence externe sur sa fréquence, ledit second module (MB) comprend des premiers moyens de sélection (MS1) propres à recevoir chaque autre signal d'horloge de référence interne et à délivrer sélectivement sur une sortie un autre signal d'horloge io de référence interne reçu, des deuxièmes moyens de sélection (MS2) propres à recevoir ledit autre signal d'horloge de référence interne délivré par lesdits premiers moyens de sélection (MS1) pour le délivrer sélectivement sur une sortie raccordée audit quatrième sous-module (SM4B), et/ou des troisièmes moyens de sélection (MS3) propres à recevoir ledit autre signal d'horloge de référence interne délivré par lesdits premiers moyens de sélection (MS1) pour le délivrer sélectivement sur une sortie raccordée audit cinquième sous-module (SM5B), ledit quatrième sous-module (SM4B) du second module (MB) est agencé pour délivrer sur une sortie ledit autre signal d'horloge de référence interne, fourni par lesdits deuxième moyens de sélection (MS2), en vue d'une synchronisation externe dudit autre premier pré-signal d'horloge de référence externe sur sa fréquence, et/ou ledit cinquième sous-module (SM5B) du second module (MB) est agencé pour délivrer sur une sortie ledit autre signal d'horloge de référence interne, fourni par lesdits deuxième moyens de sélection (MS2), en vue d'une synchronisation externe dudit autre second pré-signal d'horloge de référence externe sur sa fréquence. 13. Dispositif selon la revendication 12, caractérisé en ce que ledit premier sous-module (SM1A,SMI B) et lesdits premiers (MS1), deuxièmes (MS2) et troisièmes (MS3) moyens de sélection de chacun desdits premier (MA) et second (MB) modules sont respectivement regroupés au sein d'un sixième sous-module (SM6A,SM6B). 14. Dispositif selon l'une des revendications 12 et 13, caractérisé en ce que lesdits deuxièmes (MS2) et/ou lesdits troisièmes (MS3) moyens de sélection de chacun desdits premier (MA) et second (MB) modules comportent une entrée propre à recevoir ledit premier ou ledit second signal de sortie, de manière à alimenter le quatrième (SM4A,SM4B) et/ou le s cinquième (SM5A,SM5B) sous-module soit avec ledit signal d'horloge de référence interne délivré par lesdits premiers moyens de sélection (MS1), soit avec ledit premier ou ledit second signal de sortie. 15. Dispositif selon l'une des revendications 1 à 14, caractérisé en ce que ledit troisième sous-module (SM3A) dudit premier module (MA) est io agencé pour changer la fréquence dudit premier signal principal et/ou dudit second signal principal de manière à constituer ledit premier signal de sortie, et en ce que ledit troisième sous-module (SM3B) dudit premier module (MB) est agencé pour changer la fréquence dudit second signal principal et/ou dudit second signal principal de manière à constituer ledit second signal de sortie. 16. Equipement pour un réseau de transport synchrone, caractérisé en ce qu'il comprend un dispositif de synchronisation (D) selon l'une des revendications précédentes.