FR 2875337 A1 20060317 FR 0409674 A 20040913 Structures HEMT piézoélectriques à désordre d'alliaqe nul La présente invention concerne la fabrication de substrats semiconducteurs destinés à la réalisation de composants électroniques. Le domaine technique de l'invention peut être défini de manière générale comme celui de la préparation de couches de matériaux semi-conducteurs à base de nitrure sur un support. PRESENTATION GENERALE DE L'ART ANTERIEUR Les matériaux semi-conducteurs à base de nitrures d'éléments III du tableau périodique occupent une place de plus en plus importante dans les domaines de l'électronique et de l'optoélectronique. Ces matériaux destinés à la fabrication de Transistors à Très Haute Mobilité ( HEMTs /High Electron Mobility Transistors) permettent en effet de réaliser des circuits électroniques dédiés aux applications de hautes fréquences et hautes puissances. Un exemple de HEMT réalisé sur un matériau semi-conducteur à base de IIIN ou nitrure d'éléments III ((In, Ga, AI)/N) est représenté à la figure 1. Le matériau comprend une couche barrière 20 de nitrure de Gallium et d'Aluminium (AIGaN) développée sur une couche canal 21 de nitrure de Gallium (GaN), elle-même développée sur un support 22. Le transistor HEMT comprend en outre une électrode de source 23 et une électrode de drain 24 sur la face avant 25 de la couche barrière 20 de AIGaN, ainsi qu'une électrode de grille 26 entre les électrodes de source 23 et de drain 24. En raison de la présence d'Aluminium dans la couche barrière 20 de AIGaN, celle-ci a une bande d'énergie interdite plus grande que la couche canal 21 de GaN. Des impuretés de Silicium dans la couche barrière 20 de AIGaN donnent des électrons au cristal qui tendent alors à s'accumuler dans une région 27 de plus bas potentiel - un puits de quantum - juste sous l'interface 28 entre la couche barrière 20 de AIGaN et la couche canal 21 de GaN. Ceci forme une feuille d'électrons 27, qui constitue un gaz d'électron bidimensionnel (2DEG: two dimension electron gaz). Dans ce gaz, la mobilité des électrons est plus élevée car ils sont physiquement séparés des atomes de Silicium résidant dans la couche barrière 20 de AIGaN. Bien que les premières études sur les matériaux semi-conducteurs à base de III-N, remontent aux années 70, c'est l'obtention d'une conduction de type p dans une couche canal de GaN, puis la commercialisation de diodes bleues par Nichia Chemicals qui ont confirmé l'intérêt réel de ce type de matériaux [']. Les dispositifs à base de structures AIGaN/GaN à gaz d'électrons bidimensionnels [9. 11] présentent aujourd'hui des caractéristiques bien supérieures à celles de leurs homologues dans d'autres systèmes de matériaux 5' 7]. Les matériaux semi-conducteurs à base de III-N constituent un système de semi-conducteurs très original dont les particularités sont: une largeur de bande interdite allant de 0.8 eV à 6.2 eV, la possibilité de faire des alliages continus de AIGaN, autorisant ainsi l'élaboration d'hétérostructures avec un grand degré de liberté, un désaccord de paramètre de maille cristalline très faible entre le nitrure de gallium (GaN) et le nitrure d'Aluminium (AIN), permettant de réaliser des structures complexes sans création de défauts cristallins: Aa/a= (aGaNaAIN)/aGaN = 1 %, où : . aGaN est le paramètre de maille de GaN, aAIN est le paramètre de maille de AIN, La/a représente le désaccord de paramètre de maille (un désaccord de paramètre de maille inférieur ou égal à 1% est le signe d'une croissance cohérente quasi pseudomorphe). d'excellentes propriétés électroniques (bonne mobilité des électrons, forte vitesse de saturation, fort champ de claquage), une excellente stabilité thermique et chimique, de bonnes propriétés thermiques (évacuation de la chaleur), la présence d'un fort champ de polarisation permettant d'obtenir des transferts de charges importants dans les gaz d'électrons bidimensionnels (2DEG). Les matériaux semi-conducteurs à base de III-N présentent donc de meilleures performances que les matériaux semi-conducteurs à base de IIIV classiques , notamment en ce qui concerne la mobilité des porteurs de charge, et la densité de charges. Mobilité des porteurs de charges: Du point de vue de l'élaboration du matériau, la mobilité et la densité surfacique de courant des structures AIGaN/GaN vont être gouvernées par quatre paramètres prépondérants: la densité de défauts dans les couches [18], - la rugosité de surface (RMS) et la rugosité chimique à l'interface AIGaN/GaN (désordre d'alliage dans la couche barrière de AIGaN) [19,20], la distance du gaz d'électrons (2DEG) à l'interface, qui peut être modulée par l'insertion d'un espaceur (barrière de potentiel non dopée) pour limiter la diffusion des électrons à l'interface [21], l'état de contrainte dans la structure HEMT (dans les couches de AIGaN et de GaN) qui influe sur le champ piézo-électrique [22] (il existe également un champ de polarisation spontanée intense dans les hétérostructures wurtzites [23] qui participe au transfert de charge). Densité de charges: Les transferts de charges exceptionnels observés dans les structures AIGaN/GaN (ns - 1012 - 3 X 1013 cm-2) sont induits par un champ de polarisation particulier: le champ de polarisation piézoélectrique. On parle d'ailleurs de Piezo-HEMT (piezo induced High Electron Mobility Transistor). Les structures AIGaN/GaN présentent une structure hexagonale de type Wurtzite. La polarisation piézo-électrique provient de la non centrosymétrie de cette structure Wurtzite. Il existe plusieurs modèles qui décrivent le phénomène de polarisation piézo-électrique. Le plus simple est celui de Ambacher et al. [221 qui est rappelé brièvement ci-après en référence à la figure 2. A partir de ce modèle, on va pouvoir déterminer quels sont les paramètres matériaux qui influent sur la densité de charge des structures transistors fabriquées sur les matériaux semi-conducteurs à base de III-N. En référence à la figure 2, un substrat dont la face avant 1 ou face de croissance est terminée Ga, AI est illustré. Ce substrat comprend un support 2, une couche canal de GaN 3, et une couche barrière de AIGaN 4. Le support 2 est un matériau semi-conducteur ou non semi-conducteur. Par exemple le support 2 est en SiC ou en Si. La couche canal de GaN 3 est déposée sur la face avant 5 du support 2. Cette couche canal de GaN 3 est relaxée. La couche barrière de AIGaN 4 est située sur la face avant 6 de la couche canal de GaN 3. Cette couche barrière de AIGaN 4 est contrainte. La couche barrière de AIGaN 4 est un alliage du type AIxGai_xN, où x représente la fraction molaire de l'alliage de AIxGa1_xN. En l'absence de champ électrique externe, le champ de polarisation total P d'une structure AlxGa1_xN/GaN le long d'un axe [0001] est égal à la somme d'un champ de polarisation spontanée Psp et d'un champ de polarisation piézoélectrique PPE induit par la contrainte dans la couche barrière de AIxGal_xN 4. Le champ de polarisation spontanée Psp(x) [231 dans la couche barrière de AlxGa1_xN 4 s'exprime en fonction de constantes de polarisation spontanées du nitrure de Gallium (GaN) et du nitrure d'Aluminium (AIN) en supposant une variation linéaire: Psp(x) = -0.52x - 0.029 C/m2 (I) où x représente la fraction molaire de l'alliage AIXGai_xN. 2875337 5 Le signe du champ de polarisation spontanée PSP va dépendre de la polarité du cristal. Dans le cas classique d'un substrat 1 dont la face de croissance est terminée par une couche de Gallium (Aluminium, Indium), le champ de polarisation spontanée PSP est négatif, c'est-à-dire opposé à l'axe de croissance [0001]. Le champ de polarisation spontanée PSP pointe donc de la face de croissance 1 vers le support 2. Le champ de polarisation piézo-électrique PPE(x) dans la couche barrière de AlxGa1_XN 4 s'exprime en fonction des constantes piézoélectriques e33(x) et e31(x) de l'alliage AlxGa1_XN calculées à partir des constantes piézoélectriques du GaN et du AIN [23] : PPE(X) = e33 (x) Ezz + e31 (x) (Exx + Eyy) (2) où : . x représente la fraction molaire de l'alliage AIxGa1_xN, e33(x) et e13(x) sont les constantes piézoélectriques de l'alliage de AIxGa1_xN, E. , Eyy, Ea représentent des déformations selon la longueur, la largeur et la hauteur de l'alliage AIxGa1_xN. En développant, dans l'équation (2), les déformations cil en fonction de constantes élastiques Cij(x) de l'alliage AIxGa1_xN, et des paramètres de maille de la couche canal de GaN et de la couche barrière de AIxGa1_xN, on obtient: PPE(X) = 2 a(x) ao ao (231(x) 233(x) C33(x)) (3) où : . ao représente le paramètre de maille du GaN, a(x) représente le paramètre de maille de l'alliage AIxGa1_xN, C13(x) et C33(x) représentent les constantes élastiques de l'alliage AIxGa1_xN. Les constantes élastiques C13(x) et C33(x) de l'alliage AIxGa1_xN sont calculées à partir des constantes élastiques C13 et C33 du GaN et du AIN en supposant une variation linéaire en fonction de x. Les valeurs des constantes élastiques C13 et C33 du GaN et du AIN communément utilisées dans la littérature sont celles données par Wright et al. En effet, ces valeurs 2875337 6 s'accordent bien aux données expérimentales, notamment celles de Polian et al. pour le GaN. Dans l'équation (3), la quantité e31(x) - e33(x) x (C13(x) / C33(x)) est négative pour toute la gamme de composition. Par conséquent, la polarisation piézo électrique PPE(x) sera négative pour la couche barrière de Al Ga1_XN 4 contrainte en tension. La discontinuité de polarisation à l'interface Al Ga1_xN/GaN 6 entre la couche barrière de AIXGa1_xN et la couche canal de GaN engendre une répartition de charge positive à l'interface AIxGa1_xN/GaN 6 dont la densité s'écrit: : = P(AIGaN) - P(GaN) a = Psp (AIGaN) 4- PPE (AIGaN) Psp (GaN) (4) Les équations (1), (3) et (4) permettent de calculer la densité de charges ale (où e=1.6X10"19 C) pour des structures contraintes. Avec un taux d'Aluminium dans la couche barrière de AIxGa1_xN compris entre 5% et 30%, la densité de charges induite par la polarisation est comprise entre 2x1012 cm-2 et 2x1013 cm-2. Afin de compenser cette charge positive importante, un gaz d'électrons bidimensionnel va se former à l'interface AlxGa1_xN/GaN 6. II y aura donc une contribution supplémentaire à celle induite par la structure de bande. Le modèle simple de Ambacher et al. décrit ci-dessus permet de mettre en évidence la dépendance entre la densité de charges induite par la polarisation et la concentration en Aluminium dans la couche barrière de AIxGa1_xN 4. Ainsi, les propriétés de mobilité des porteurs de charges et de densité de charge des structures transistors obtenues à partir d'un matériau semiconducteur à base de III-N dépendent de paramètres tels que la rugosité chimique à l'interface AIGaN/GaN et la concentration en Aluminium dans la barrière de AIGaN. Ces paramètres sont liés aux méthodes d'élaboration du matériau semi-conducteur à base de III-N, et engendrent des problèmes de fiabilité des structures transistors fabriquées sur ledit matériau semiconducteur. Un but de la présente invention est donc d'améliorer la fiabilité des structures transistors obtenues à partir de matériaux semi-conducteurs à base de III-N, et notamment en améliorant les méthodes d'élaboration du matériau semi-conducteur à base de III-N. RESUME DE L'INVENTION L'invention concerne un substrat semi-conducteur à base d'éléments des colonnes III et V du tableau périodique, destiné à la fabrication notamment de structures transistors de type HEMT, comprenant un support, une couche canal sur le support, et une couche barrière sur la couche canal, caractérisé en ce que la couche barrière est constituée d'une alternance à l'échelle atomique de couches d'alliages binaires semiconducteurs. Ainsi et comme cela sera précisé dans la suite, le matériau semiconducteur comprenant une couche barrière constituée d'une alternance de couches d'alliages binaires présente les avantages suivant: un désordre d'alliage nul à l'échelle atomique, des inhomogénéités d'alliage nulles à l'échelle nanométrique et à l'échelle microscopique, un ordre d'alliage parfait selon un axe cristallin privilégié, un champ piézoélectrique maximal selon un axe cristallin privilégie, une injection piézoélectrique d'électrons optimale, - une densité électronique surfacique très homogène, - une diffusion électronique réduite aux interfaces et dans la couche barrière en raison du désordre d'alliage nul, une fiabilité des structures améliorée en raison de l'absence d'inhomogénéités d'alliage. Par ailleurs, il sera entendu dans la suite que lorsqu'une couche A est mentionnée comme étant sur une couche B, celle-ci peut être directement sur la couche B, ou peut être située au dessus de la couche B et séparée de ladite couche B par une ou plusieurs couches intermédiaires. II sera également entendu que lorsqu'une couche A est mentionnée comme étant sur une couche B, celle-ci peut couvrir toute la surface de la couche B, ou une portion de ladite couche B. Des aspects préférés, mais non limitatifs du semi-conducteur selon l'invention sont les suivants: chaque couche d'alliage binaire est constituée de monocouches atomiques et le nombre de monocouches atomiques de chaque couche d'alliage binaire constituant la couche barrière est compris entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10; le nombre de monocouches atomiques de chaque couche d'alliage binaire constituant la couche barrière peut varier entre une première valeur sur une face arrière de la couche barrière et une deuxième valeur sur une face avant de la couche barrière, la face arrière étant plus proche du support que la face avant; les première et deuxième valeurs sont comprises entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2et10; la couche barrière présente une épaisseur comprise entre 2 nm et 500nm; le matériau semi-conducteur comprend en outre une couche tampon entre le support et la couche canal; la couche tampon est en un matériau choisi parmi AIGaN et GaN; la couche tampon est un pseudo-alliage ternaire de AGaN, ledit pseudo alliage étant constitué d'une alternance de couches d'alliages binaires de AIN, et de GaN; la couche barrière est un pseudo-alliage ternaire de AIGaN, ou de InGaN, ou de AIBN, ou de InBN, ou de InAIN; les couches d'alliages binaires constituant la couche barrière sont en des matériaux choisis parmi le AIN, le GaN, le BN, le InN; la couche canal est en un matériau choisi parmi le AIN, le GaN, le BN, le lnN; la couche canal est un pseudo- alliage ternaire de AIGaN, ou de InGaN, ou de AIBN, ou de InBN, ou de InAIN, ledit pseudo alliage ternaire étant constitué d'une alternance de couches d'alliages binaires choisies parmi le AIN, le GaN, le BN, le InN; le support est en un matériau choisi parmi le silicium, le SiC, le AIN, le saphir, et le GaN; chaque couche d'alliage binaire constituant la couche tampon présente une épaisseur pouvant varier entre une première valeur sur une face arrière de la couche tampon et une deuxième valeur sur une face avant de la couche tampon, la face arrière étant plus proche du support que la face avant. L'invention concerne également un procédé pour la préparation d'un substrat semi-conducteur comprenant un support, une couche canal sur le support, et une couche barrière sur la couche canal, la couche barrière étant constituée d'une alternance de couches d'alliages binaires, caractérisé en ce qu'il comprend les étapes suivantes: a) croissance de la couche canal sur le support; b) création de la couche barrière par: i) dépôt d'au moins une monocouche atomique d'un premier alliage binaire; ii) dépôt d'au moins une monocouche atomique d'un second alliage binaire; iii) répétition éventuelle des étapes i) et ii) jusqu'à obtention de l'épaisseur souhaitée pour la couche barrière. Des aspects préférés, mais non limitatifs du procédé selon l'invention sont les suivants: la croissance de la couche canal est réalisée sur toute la surface du support, et les dépôts de monocouches atomiques des premier et second alliages binaires sont réalisés sur toute la surface de la couche canal; le procédé comprend en outre une étape de dépôt d'une couche tampon de GaN ou de AIGaN; le procédé comprend en outre une étape de création d'une couche tampon de AIGaN, ladite étape comprenant les sous étapes suivantes: i) dépôt d'au moins une monocouche atomique d'un premier alliage binaire de GaN; ii) dépôt d'au moins une monocouche atomique d'un second alliage binaire de AIN; iii) répétition éventuelle des étapes i) et ii) jusqu'à obtention de l'épaisseur souhaitée pour la couche tampon; le procédé met en oeuvre la croissance de la couche canal de AIN, ou de GaN, ou de BN ou de InN ou de InGaN sur le support de silicium, ou de SiC, ou de AIN, ou de saphir, ou de GaN; le procédé met en oeuvre la couche barrière de AIGaN, ou de InGaN, ou de AIBN, ou de InBN, ou de InAIN par dépôt des monocouches atomiques du premier alliage binaire et du second alliage binaire, les premier et second alliages binaires étant choisis parmi les alliages de AIN, de InN, de GaN, de BN; le procédé met en oeuvre la couche barrière de AIGaN par: i) dépôt de ladite et au moins une monocouche atomique du premier alliage binaire de GaN; ii) dépôt de ladite et au moins une monocouche atomique du second alliage binaire de AIN; iii) répétition éventuelle des étapes i) et ii) jusqu'à obtention de l'épaisseur souhaitée pour la couche barrière de AIGaN. PRESENTATION DES FIGURES D'autres caractéristiques et avantages de l'invention ressortiront encore de la description qui suit, laquelle est purement illustrative et non limitative, et doit être lue en regard des dessins annexés, sur lesquels: La figure 1 est une vue en coupe d'un matériau semi-conducteur à base de nitrure d'élément III sur lequel a été fabriqué un transistor de type HEMT; La figure 2 est une vue en coupe d'un matériau semi-conducteur à base de nitrure d'élément III; La figure 3 est une vue en coupe d'une interface entre un matériau binaire et un matériau ternaire; La figure 4 est une vue en coupe d'un matériau ternaire; La figure 5a est une vue en coupe d'un matériau ternaire illustrant l'ordre d'alliage dans les plans symétriques [001] ; La figure 5b est une vue en coupe d'un matériau ternaire illustrant l'ordre d'alliage dans les plans asymétriques [1-101] ; La figure 6a est une vue en coupe de couches de matériaux binaire et ternaire dans le cas d'un matériau ternaire standard; La figure 6b est une vue en coupe de couches de matériaux binaire et ternaire dans le cas d'un matériau ternaire idéal; La figure 6c est une vue en coupe d'un matériau binaire et d'un matériau ternaire obtenu par le procédé de la présente invention; La figure 7a est une vue en coupe d'un premier matériau semi-conducteur selon la présente invention; La figure 7b est une vue en coupe d'un second matériau semi-conducteur selon la présente invention; La figure 7c est une vue en coupe d'un troisième matériau semi- conducteur selon la présente invention; La figure 7d est une vue en coupe d'un quatrième matériau semi-conducteur selon la présente invention; La figure 8 est une vue en coupe à l'échelle atomique d'un exemple de matériau ternaire obtenu par le procédé de la présente invention. DESCRIPTION DE L'INVENTION Un but de la présente invention est de fournir un procédé permettant la fabrication d'un matériau semi-conducteur à base de III-N amélioré, c'està-dire un matériau permettant d'obtenir de meilleures propriétés des structures transistors réalisées sur celui-ci, et notamment en ce qui concerne la mobilité des porteurs, la densité de charge et la fiabilité de la structure finale. Dans cette optique, les inventeurs ont étudié certains paramètres matériaux limitant ces propriétés de mobilité, densité de charges et fiabilité des structures. Ces paramètres matériaux sont la rugosité aux interfaces, les fluctuations d'alliages, et l'ordre d'alliage. Inhomogénéités de type 1: la rugosité aux interfaces La rugosité aux interfaces peut être physique ou chimique. La mobilité des électrons dans la couche canal de GaN d'un matériau semi-conducteur à base de III-N est particulièrement sensible à la rugosité chimique. La rugosité chimique dépend de la composition et apparaît dès qu'un matériau ternaire (par exemple AIGaN, InGaN, InAIN, AIBN, GaBN) est introduit dans la structure. La figure 3 représente une interface 9 entre une couche canal de GaN 7 et une couche barrière de A10.3Ga0.7N 8. La couche canal de GaN 7 est située en dessous de l'interface 9, et la couche barrière de AI0.3Ga0,7N 8 est située au dessus de l'interface 9. On constate que certains atomes 11 de la couche canal de GaN 7 située en dessous de l'interface 9 se trouvent au dessus de ladite interface 9: on a donc bien un phénomène de rugosité à l'interface A10.3Ga0,7N/GaN 9. Inhomogénéités de type 2: les fluctuations d'alliages On a représenté à la figure 4, une répartition inhomogène dans un couche barrière de AIGaN 30 d'un matériau semi-conducteur à base de III-N. En raison des vitesses de diffusion des précurseurs de Gallium et d'Aluminium en surface durant le processus d'élaboration du matériau semiconducteur, il est fréquent de créer des zones riches en Gallium 31 et riches en Aluminium 32 car des agrégats se forment et se développent. C'est ce type de défaut que l'on qualifie de fluctuation d'alliage. Les fluctuations d'alliages sont nuisibles à la mobilité des électrons et ont un rôle important pour la fiabilité des transistors obtenus à partir du matériau semi-conducteur à base de III-N. Ces fluctuations d'alliages dégradent en particulier l'injection piézoélectrique des électrons qui devient inhomogène et entraîne une densité de charge inhomogène dans le canal des transistors fabriqués sur le matériau semi-conducteur. Les fluctuations d'alliages sont une principale source de rupture des transistors de puissance, car la densité de courant dans lesdits transistors n'est pas homogène. Inhomogénéités de type 3: l'ordre d'alliaqe L'ordre d'alliage est un défaut du même type que la fluctuation d'alliage, mais à l'échelle atomique. L'ordre d'alliage est dû aux paramètres de croissance et résulte en une répartition partiellement ordonnée des éléments atomiques constitutifs d'un matériau ternaire. Dans le cas d'une couche barrière de AIGaN par exemple, il est possible d'observer des plans atomiques riches en Aluminium qui alternent avec des plans atomiques appauvris en Aluminium . La composition moyenne de l'alliage correspond à la cible visée avec des fluctuations ordonnées au niveau atomique. L'ordre d'alliage peut se manifester selon plusieurs directions cristallines. Cet ordre d'alliage peut être induit par les paramètres de croissance et la contrainte. II s'agit dans tous les cas d'un ordre spontané qui n'est pas introduit volontairement dans le matériau semiconducteur. De ce fait, il est incontrôlé et inhomogène. On a représenté à la figure 5a, l'ordre d'alliage dans les plans asymétriques [1-101] d'une couche barrière de AIGaN, c'est-à-dire dans les plans perpendiculaires à l'axe de croissance [0001]. On observe des plans atomiques riches en Aluminium 33 et des plans atomiques appauvris en Aluminium 34. Dans les plans asymétriques [1-101], l'ordre d'alliage se forme lorsque l'on utilise des systèmes d'élaboration par épitaxie dans lesquels les supports sont placés sur un plateau rotatif. Ceci est dû à l'appauvrissement plus rapide en Aluminium qu'en Gallium dans le mélange gazeux ou moléculaire utilisé dans le procédé de fabrication du matériau semi-conducteur (réactions parasites incontrôlées des précurseurs). Ainsi, le support sera alternativement exposé à un mélange gazeux ou moléculaire riche en Aluminium puis appauvri en Aluminium . On a représenté à la figure 5b, l'ordre d'alliage dans les plans symétriques [001] d'une couche barrière de AIGaN. On observe des plans atomiques riches en Aluminium 35 et des plans atomiques appauvris en Aluminium 36. Dans les plans de symétrie [001], l'ordre d'alliage est dû aux répartitions de contrainte inhomogènes et aux différences de stabilité des surfaces cristallines. Effets des inhomogénéités de type 1, 2, et 3 Les trois types de défauts précédemment décrits (rugosité aux interfaces, fluctuations d'alliage, ordre d'alliage) sont donc liés au procédé d'élaboration du matériau semiconducteur et engendrent des problèmes de fiabilité des structures transistors fabriquées sur ledit matériau semi-conducteur. En effet, comme précédemment mis en évidence à l'aide du modèle de Ambacher et al., la densité de charge induite par la polarisation est très dépendante de la concentration en Aluminium dans la couche barrière de AIGaN. Une variation locale de +1.2% de la concentration d'Aluminium permet de faire fluctuer la densité électronique de 2 X 1012 cm-2 et plus. Comme illustré à la figure 6a, dans le cas d'une couche barrière 40 standard de AIGaN, la direction et l'intensité du champ piézoélectrique 38 à l'interface 39 entre la couche barrière 40 et la couche canal 41 va localement dépendre de la répartition des atomes de Ga, et de AI dans la couche barrière 40, ce qui va induire des fluctuations de la densité électronique à cette interface 39. Par là même, la puissance délivrée par une structure transistor fabriquée sur le matériau semi-conducteur comportant cette couche barrière standard de AIGaN sera répartie de façon inhomogène. Comme illustré à la figure 6b, dans le cas d'une couche barrière 42 idéale, la valeur moyenne du champ piézoélectrique 44 est égale à la valeur locale de ce champ en tout point de l'interface 43 entre la couche barrière 42 et la couche canal 45. La densité électronique est donc homogène à l'interface 43. Les inventeurs ont ainsi mis en évidence l'importance d'avoir un matériau semi-conducteur comprenant une couche barrière correctement ordonnée afin d'éliminer les trois types d'inhomogénéités précédemment citées, et obtenir ainsi de meilleures propriétés des structures transistors réalisées sur celui-ci. Pour obtenir un matériau semi-conducteur comprenant une couche barrière correctement ordonnée, les inventeurs ont décidé de remplacer la couche barrière en alliage ternaire des matériaux semi-conducteurs à base de IIIN de l'art antérieur par une couche barrière en pseudo-alliage ternaire. On entend dans le cadre de la présente invention par pseudo-alliage ternaire un alliage constitué d'alternances de monocouches atomiques d'alliages binaires. En référence à la figure 7a, un matériau semi-conducteur 50 selon un premier mode de réalisation de l'invention est illustré. Ce matériau semi-conducteur 50 comprend une couche canal 51 sur un support 52, et une couche barrière 53 en pseudo-alliage ternaire sur la couche canal 51. Le support 52 est en SiC. Toutefois, ce support peut être en d'autres matériaux comme du Silicium, de le AIN, du saphir, ou du GaN. La couche canal 51 est un alliage binaire de GaN. Toutefois, on aurait pu choisir un autre matériau pour la couche canal 51 comme du AIN, du BN (nitrure de bore) ou du InN (nitrure d'indium). Cette couche canal 51 est déposée sur le support par un procédé connu de l'homme de l'art tel qu'un procédé d'épitaxie MBE (molecular beam epitaxy) ou un procédé MOVD (metal-organic chemical vapor deposition). La couche barrière 53 est un pseudo-alliage ternaire de AIGaN. Cette couche barrière 53 comprend des couches d'alliage binaire de GaN 54 et des couches d'alliage binaire de AIN 55. Ces couches de GaN et de AIN sont alternées. Chaque couche d'alliage binaire de GaN 54 (respectivement de AIN 55) est constituée d'une ou de plusieurs monocouches atomiques de GaN (respectivement de AIN). Le nombre de monocouches atomiques (noté nGaN) par couche de GaN 54 peut varier entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10. De même, le nombre de monocouches atomiques (noté nAIN) par couche de AIN 55 peut varier entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10. Pour faire croître la couche barrière 53 sur la couche canal de GaN, on utilise un procédé d'élaboration connue de l'homme de l'art tel qu'une épitaxie en phase liquide, ou une épitaxie en phase vapeur ou une épitaxie par jets moléculaires. Pour créer la couche barrière 53, on commence par déposer une couche de GaN 54 dont le nombre de monocouches atomiques nGaN est compris entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10, puis on dépose une couche de AIN dont le nombre de monocouches atomiques nA,N est compris entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10. On dépose ensuite successivement des couches de GaN et de AIN jusqu'à obtention de l'épaisseur souhaitée pour la couche barrière 53, cette épaisseur pouvant varier entre 2 et 500 nm. Dans le mode de réalisation de la figure 7a, les nombres de monocouches atomiques nGaN et nA,N sont égaux. Cependant, les nombres de monocouches atomiques nGaN et nAIN peuvent également être différents. Comme la couche barrière 53 est constituée d'alternances de couches de GaN et de AIN, les précurseurs gazeux ou moléculaire de Gallium et d'Aluminium (ou le Gallium et l'Aluminium) ne sont pas mélangés au cours du procédé d'élaboration et il n'y a pas de phénomène d'appauvrissement du mélange. Ainsi, il ne peut exister de fluctuations d'alliages: - ni a l'échelle nanométrique et micrométrique (inhomogénéités de type 1), - ni à l'échelle atomique (inhomogénéités de type 2 et 3). La structure de la couche barrière 53 est donc parfaitement ordonnée selon l'axe de croissance [0001]. Comme illustré à la figure 6c. Ceci a pour effet: - d'annuler toute rugosité chimique et par conséquent de limiter la diffusion des électrons à l'interface 90 entre la couche canal 91 et la couche barrière 92 (cette couche barrière étant constituée d'une alternance de couches de AIN 93 et de couches de GaN 94), - d'optimiser la répartition du champ piézoélectrique dont la valeur moyenne est égale à la valeur locale du champ piézoélectrique 95 en tout point de l'interface 90. L'injection des électrons par ce champ est donc optimisée. Par ailleurs, la répartition des électrons injectés dans le gaz bidimensionnel (2DEG) est parfaitement homogène car le champ piézo-électrique induit est homogène. Par conséquent, la présente structure permet d'optimiser la mobilité ainsi que la densité surfacique des électrons qui se trouvent dans le gaz bidimensionnel (2DEG). La figure 8 illustre un exemple de réalisation d'une couche barrière selon la présente invention. Dans cet exemple, une couche barrière de AIGaN de 32.2% d'aluminium et d'une épaisseur de 20.5 nm a été remplacée par un couche barrière en pseudo-alliage ternaire: (AIN nAIN=2 / GaN nGaN=4)x=7 Où: - nAIN est le nombre de mono-couches atomiques de AIN, - l'épaisseur d'une monocouche de AIN est eAIN = 0,2485 nm, - nGaN est le nombre de mono-couches atomiques de GaN, - l'épaisseur d'une monocouche de GaN est eGaN = 0,2590 nm, - X est le nombre de périodes (AIN nAIN=2 / GaN nGaN=4), - Y est la composition moyenne de la barrière: Y = nAIN / (nGaN + nAIN) = 32.2%, - E est l'épaisseur équivalente de la barrière: E = X x (nAIN X eAIN + nGaN X eGaN) = 20.1 nm. En référence à la figure 7b, un matériau semi-conducteur 60 selon un deuxième mode de réalisation de l'invention est illustré. Dans ce deuxième mode de réalisation, une couche tampon 56 a été introduite entre la couche canal 51 et le support 52. La couche tampon 56 est en un matériau choisi parmi GaN et AIGaN. Cette couche tampon permet de faciliter la croissance de la couche canal de GaN. Cette couche tampon est déposée par collage ou par un autre procédé connu de l'homme de l'art tel qu'un procédé d'épitaxie. En référence à la figure 7c, un matériau semi-conducteur selon un troisième mode de réalisation est illustré. Ce matériau semi-conducteur comprend un support 52, une couche canal 51 et une couche barrière 53. Dans ce mode de réalisation, la couche barrière 53 comprend des couches de GaN 54', 54" et 54"' ne présentant pas le même nombre de monocouches atomiques nGaN. En effet, les couches 54', 54" et 54" comprennent respectivement huit, cinq et deux monocouches atomiques de GaN. Ces couches sont alternées avec des couches de AIN 55' et 55", la couche 55' étant la plus éloignée du support, et la couche 54"' étant la plus proche du support. Dans l'illustration de la figure 7c, le nombre de monocouches atomiques nGaN par couche de GaN 54', 54", 54"' décroît au fur et à mesure que l'on s'éloigne du support 52. Cependant, on pourrait avoir une couche barrière 53 dont le nombre de monocouches atomique croît au fur et à mesure que l'on s'éloigne du support 52. Ainsi le nombre de monocouches atomique nGaN par couche de GaN peut varier le long de la couche barrière 53. Il en est de même pour le nombre de monocouches nA,N par couche de AIN qui peut également varier le long de la couche barrière 53. En référence à la figure 7d, un matériau semi-conducteur selon un quatrième mode de réalisation est illustré. Ce matériau semi-conducteur comprend un support 52, une couche tampon 56, une couche canal 51 et une couche barrière 53. Dans ce mode de réalisation, la couche tampon 56 est un pseudo-alliage ternaire de AIGaN constitué d'alternances de couches d'alliage binaire de GaN 57 et d'alliage binaire de AIN 58. La couche tampon 56 présente les mêmes caractéristiques que la couche barrière en pseudo-alliage ternaire (nGaN et nAIN compris entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10 et pouvant varier le long de la couche tampon, ...). Dans ce mode de réalisation, la couche tampon 56 comprend deux couches de GaN 57 alternées avec deux couches de AIN 58. Par ailleurs, le nombre de monocouches atomique nGaN par couche de GaN 57 varie le long de la couche tampon 56. En effet, la couche de GaN 57 la plus proche du support comprend 2 monocouches atomiques tandis que la couche de GaN la plus éloignée du support comprend 4 monocouches atomiques. Le nombre de monocouches atomique nAIN par couche de AIN 58 varie également le long de la couche tampon 56. En effet, la couche de GaN 57 la plus proche du support comprend 6 monocouches atomiques tandis que la couche de AIN la plus éloignée du support comprend 3 monocouches atomiques. Ainsi, dans le mode de réalisation de la figure 7d, les nombres de monocouches atomiques par couche de GaN et de AIN varient le long de la couche tampon, le nombre de monocouches atomiques nAIN variant de façon décroissante au fur et à mesure que l'on s'éloigne du support, et le nombre de monocouches atomiques nGaN variant de façon croissante au fur et à mesure que l'on s'éloigne du support. Le lecteur aura compris que les nombres de monocouches atomiques nAIN et nGaN peuvent être fixes le long de la couche tampon comme cela était le cas de la couche barrière illustrée à la figure 7a. Cette couche tampon peut être obtenue par un procédé d'élaboration connu de l'homme de l'art tel qu'un procédé d'épitaxie (épitaxie par jet moléculaire, épitaxie en phase liquide, ou épitaxie en phase vapeur). Pour résumer, la couche barrière (53) en pseudo-alliage ternaire de AIGaN peut être notée: (AINnAIN/GaNnGaN)x, où : . nAIN est un nombre de monocouches atomiques d'une couche de AIN, avec 1 Dans la description qui précède, la couche barrière était un pseudoalliage de AIGaN. On aurait également pu choisir de réaliser une couche barrière en pseudo-alliage ternaire de AllnN (Nitrure d'Aluminium et d'Indium), de AIBN (Nitrure d'Aluminium et de Bore), de InGaN (Nitrure de Gallium et d'Indium), de BGaN (Nitrure de Gallium et de Bore) ou de InBN (Nitrure de Bore et d'Indium). Dans ce cas, les alliages binaires constituant le pseudo-alliage ternaire auraient été choisis parmi le AIN, le GaN, le BN et le InN. Egalement, dans la description qui précède, la couche canal était un alliage binaire de GaN. Toutefois, on aurait pu choisir de réaliser une couche canal en pseudo-alliage ternaire de AIGaN, de InGaN, de AIBN, de InBN, ou de InAIN. Dans ce cas, la couche canal aurait été créée en utilisant un procédé identique à celui décrit pour la création de la couche barrière, et les alliages binaires constituant le pseudo-alliage ternaire auraient été choisis parmi le AIN, le GaN, le BN et le InN. Bien que quelques exemples de modes de réalisation de la présente invention aient été décrits en détail ci-dessus, l'homme de l'art appréciera facilement le fait que de nombreuses modifications peuvent être apportées sans sortir matériellement des nouveaux enseignements et des avantages décrits ici. Par exemple, dans d'autres modes de réalisation, on peut substituer à l'élément nitrure un autre élément de la colonne V (P, As, ...) du tableau périodique des éléments. Par conséquent, toutes les modifications de ce type sont destinées à être incorporées à l'intérieur de la portée de la présente invention telle qu'elle est définie dans les revendications jointes. REFERENCES [1] The Blue laser diode, S. Nakamura, Springer 1999; [6] K. Asano, Y. Miyoshi, K. Ishikura, Y. Nashimoto, M. Kuzuhara. M. Mizuta, IEDM (1998) 59 [7] R.A Sadler, S.T. Allen, T.S. Alcorn, W.L. Pribble, J. Surnakeris, J.W. Palmour, 56th Device Research Concil (1998) 92 [9] S.T. Sheppard, K. Doverspike, W.L. Pribble, S.T. Allen, J.W. Palmour, L.T. Kehias, T.J. Jenkins, IEEE ELec. Dev. Lett. 20 (1999) 161 [18] H.M. Ng, D. Doppalapudi, T.D. Moustakas, N.G. Weimann, L.F. Eastman. Appl. Phys. Lett. 73 (1998) 821 [19] S. Keller, G. Parish, P.T. Fini, S. Heikman, C.H. Chen, N. Zhang, S. P. DenBaars, U.K. Mishra, J. Appl. Phys. 86(1999) 5850 [20] I.P. Smorchkova, C.R. Elsass, J.P. Ibbetson, R. Vetury, B. Heying, P. Fini, E. Haus, S.P. DenBaars, J.S. Speck, U.K. Mishra, J. Appl. Phys.86 (1999) 4520 [21] H. Morkoç, Modulation doped AIGaAs/GaAs heterostructures in "the Technology and physics of molecular beam epitaxy, ed E.H.C. Perker,Plenium press 1985 [22] O. Ambacher, J. Smart, J.R. Shealy, N.G. Weinmann, K. Chu, M. Murphy, W.J. Schaff, L.F. Eastman, R. Dimitrov, L. Wittmer, M. Stutzmann, W. Rieger, J. Hilsenbeck, J. Appl. Phys. 85 (1999) 3222 [23] F. Bernardini, V. Fiorentini, D. Vanderbilt, Phys. Rev. B 56 (1997) R10024 REVENDICATIONS 1. Substrat semi-conducteur (60) à base d'éléments des colonnes III et V du tableau périodique, destiné à la fabrication notamment de structures transistors de type HEMT, comprenant un support (52), une couche canal (51) sur le support, et une couche barrière (53) sur la couche canal, caractérisé en ce que la couche barrière (53) est constituée d'une alternance à l'échelle atomique de couches d'alliages binaires semiconducteurs III-V (54, 55). 2. Substrat semi-conducteur selon la revendication 1, caractérisé en ce que le nombre de monocouches atomiques de chaque couche d'alliage binaire (54, 55) constituant la couche barrière (53) est compris entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10. 3. Substrat semi-conducteur selon la revendication 1 ou 2, caractérisé en ce que le nombre de monocouches atomiques de chaque couche d'alliage binaire (54, 55) constituant la couche barrière (53) peut varier entre une première valeur sur une face arrière de la couche barrière (53) et une deuxième valeur sur une face avant de la couche barrière (53), la face arrière étant plus proche du support (52) que la face avant. 4. Substrat semi-conducteur selon la revendication 3, caractérisé en ce que les première et deuxième valeurs sont comprises entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10. 5. Substrat semi-conducteur selon l'une des revendications précédentes, caractérisé en ce que la couche barrière (53) présente une épaisseur comprise entre 2 nm et 500 nm. 6. Substrat semi-conducteur selon la revendication 1, caractérisé en ce que le matériau semi-conducteur (60) comprend en outre une couche tampon (56) entre le support (52) et la couche canal (51). 7. Substrat semi-conducteur selon la revendication 6, caractérisé en ce que la couche tampon (56) est en un matériau choisi parmi AIGaN et GaN. 8. Substrat semi-conducteur selon la revendication 6, caractérisé en ce que la couche tampon (56) est un pseudo-alliage ternaire de AIGaN, ledit pseudo alliage étant constitué d'une alternance de couches d'alliages binaires de AIN et de GaN. 9. Substrat semi-conducteur selon l'une des revendications précédentes, caractérisé en ce que la couche barrière (53) est un pseudo-alliage ternaire de AIGaN, ou de InGaN, ou de AIBN, ou de InBN, ou de InAIN. 10. Substrat semi-conducteur selon l'une des revendications précédentes, caractérisé en ce que les couches d'alliages binaires constituant la couche barrière (53) sont en des matériaux choisis parmi le AIN, le GaN, le BN, le InN. 11. Substrat semi-conducteur selon la revendication 1, caractérisé en ce que la couche canal (51) est en un matériau choisi parmi le AIN, le GaN, le BN, et le InN. 12. Substrat semi-conducteur selon la revendication 1, caractérisé en ce que la couche canal (51) est un pseudo-alliage ternaire de AIGaN, ou de InGaN, ou de AIBN, ou de InBN, ou de InAIN, ledit pseudo alliage ternaire étant constitué d'une alternance de couches d'alliages binaires choisies parmi le AIN, le GaN, le BN, le InN. 13. Substrat semi-conducteur selon la revendication 1, caractérisé en ce que le support (52) est en un matériau choisi parmi le silicium, le SiC, le AIN, le saphir, et le GaN. 14. Substrat semi-conducteur selon la revendication 9, caractérisé en ce que chaque couche d'alliage binaire constituant la couche tampon (56) présente une épaisseur pouvant varier entre une première valeur sur une face arrière de la couche tampon (56) et une deuxième valeur sur une face avant de la couche tampon (56), la face arrière étant plus proche du support (52) que la face avant. 15. Procédé pour la préparation d'un substrat semi-conducteur comprenant un support (52), une couche canal (51) sur le support, et une couche barrière (53) sur la couche canal, la couche barrière (53) étant constituée d'une alternance de couches d'alliages binaires (54, 55), caractérisé en ce qu'il comprend les étapes suivantes: a) croissance de la couche canal (51) sur le support (52) ; b) création de la couche barrière (53) par: i) dépôt d'au moins une monocouche atomique d'un premier alliage binaire (54) ; ii) dépôt d'au moins une monocouche atomique d'un second alliage binaire (55) ; iii) répétition éventuelle des étapes i) et ii) jusqu'à obtention de l'épaisseur souhaitée pour la couche barrière (53). 16. Procédé selon la revendication 15, caractérisé en ce que la croissance de la couche canal (51) est réalisée sur toute la surface du support (52), et en ce que les dépôts de monocouches atomiques des premier et second alliages binaires (54, 55) sont réalisés sur toute la surface de la couche canal (51). 17. Procédé selon la revendication 15, caractérisé en ce qu'il comprend en outre une étape de dépôt d'une couche tampon (56) de GaN ou de AIGaN. 18. Procédé selon la revendication 15, caractérisé en ce qu'il comprend en outre une étape de création d'une couche tampon (56) de AIGaN, ladite étape comprenant les sous étapes suivantes: i) dépôt d'au moins une monocouche atomique d'un premier alliage binaire de GaN; ii) dépôt d'au moins une monocouche atomique d'un second alliage binaire de AIN; iii) répétition éventuelle des étapes i) et ii) jusqu'à obtention de l'épaisseur souhaitée pour la couche tampon. 19. Procédé selon la revendication 15, caractérisé en ce qu'il met en oeuvre la croissance de la couche canal de AIN, ou de GaN, ou de BN ou de InN ou de InGaN sur le support de silicium, ou de SiC, ou de AIN, ou de saphir, ou de GaN. 20. Procédé selon la revendication 15, caractérisé en ce qu'il met en oeuvre la couche barrière de AIGaN, ou de InGaN, ou de AIBN, ou de InBN, ou de InAIN par dépôt des monocouches atomique du premier alliage binaire et du second alliage binaire, les premier et second alliages binaires étant choisis parmi les alliages de AIN, de InN, de GaN, de BN. 21. Procédé selon la revendication 15, caractérisé en ce qu'il met en oeuvre la couche barrière de AIGaN par: i) dépôt de ladite et au moins une monocouche atomique du premier alliage binaire de GaN; ii) dépôt de ladite et au moins une monocouche atomique du second alliage binaire de AIN; iii) répétition éventuelle des étapes i) et ii) jusqu'à obtention de l'épaisseur souhaitée pour la couche barrière de AIGaN.