FR 2873216 A1 20060120 FR 0407853 A 20040715 Circuit intégré avec régulateur modulable à faible chute de tension. L'invention concerne les régulateurs à faible chute de tension ( LDO : LowDropOut voltage regulator en langue anglaise) et plus particulièrement la réalisation de l'étage de puissance d'un tel régulateur. Un régulateur de tension utilise une source de courant de référence et une tension d'alimentation (batterie) pour délivrer une tension de sortie régulée c'est-à-dire indépendante des variations de la tension d'alimentation. Pour des raisons de stabilité, les régulateurs à faible chute de tension peuvent être connectés à un condensateur de découplage disposé parallèlement à une charge, à laquelle le régulateur fournit un courant de charge, par l'intermédiaire d'un transistor de puissance, rebouclé sur un amplificateur opérationnel. La valeur maximale du courant de charge dépend des dimensions du transistor de puissance. Par souci d'optimisation, il est nécessaire d'adapter ces dimensions au courant de charge. En outre, le transistor de puissance ayant une forte capacité parasite, l'étage de sortie de l'amplificateur opérationnel doit être adapté au transistor de puissance, et donc au courant maximal de charge. Ainsi, une modification de la valeur du courant maximal de charge implique le changement du transistor de puissance et l'adaptation du coeur du régulateur comprenant l'amplificateur opérationnel. Cette technique représente une forte contrainte de temps au niveau de la conception du circuit intégré. L'invention vise à apporter une solution à ce problème. Un but de l'invention est de moduler le courant de charge délivré par le régulateur à faible chute de tension sans modifier la topologie du circuit intégré. Un autre but de l'invention est d'utiliser un étage de puissance topologiquement programmable (programmable par layout ) en fonction d'un courant de charge, et un coeur comprenant un amplificateur opérationnel, identique quel que soit le courant de charge programmé. Un autre but de l'invention est d'obtenir des performances constantes quel que soit le courant de charge programmé. À cet effet, selon l'invention, l'étage de sortie du régulateur va être constitué non plus d'un seul gros transistor MOS de puissance mais d'une partie de puissance fixe et d'un ou plusieurs modules de puissance assemblés, le nombre de modules étant fonction du courant de sortie maximum souhaité. L'invention propose ainsi un circuit intégré comprenant un régulateur à faible chute de tension, ledit régulateur comprenant un amplificateur opérationnel et un étage de puissance rebouclé sur l'amplificateur opérationnel, et apte à délivrer un courant de sortie dans une charge. Selon une caractéristique générale de l'invention, l'étage de sortie de l'amplificateur comporte une sortie principale et n sorties auxiliaires aptes à délivrer respectivement une tension de commande principale et n tensions de commande auxiliaires. Par ailleurs, l'étage de puissance comporte un transistor de puissance principal, commandé sur sa grille par la tension de commande principale, et p modules de puissance topologiquement identiques avec p inférieur ou égal à n, comportant respectivement p transistors de puissance auxiliaires respectivement commandé sur leur grille par p tensions de commande auxiliaires. Le nombre p est choisi en fonction d'un courant de sortie maximum désiré. En d'autres termes, l'invention utilise un étage de puissance programmable au niveau de la topologie du circuit intégré, par l'utilisation de plusieurs modules de puissance, chaque module de puissance comprenant un transistor de puissance auxiliaire. Ces modules de puissance sont activés en fonction de la valeur souhaitée du courant de charge délivré par le régulateur de tension à faible chute de tension. Ce circuit intégré a pour avantage de pouvoir moduler la valeur du courant de charge délivré par le régulateur à partir d'une seule partie de puissance fixe. Selon un mode de réalisation, l'étage de sortie comporte un transistor principal de sortie et n transistors auxiliaires de sortie identiques. En outre, une impédance interne principale est connectée entre la tension d'alimentation et le transistor principal de sortie, et n impédances internes auxiliaires identiques, appartenant à l'étage de puissance, sont respectivement connectées entre la tension d'alimentation et les n transistors auxiliaires de sortie. Par ailleurs, la topologie du circuit intégré comporte une première partie incorporant l'amplificateur opérationnel et son étage de sortie à l'exception des n impédances internes auxiliaires identiques, et une deuxième partie formée d'une première sous-partie invariante comprenant le transistor de puissance principal, et d'une seconde sous-partie modulable comprenant p modules de puissance topologiquement identiques, chaque module de puissance incorporant également topologiquement l'impédance interne auxiliaire destinée à être connectée au transistor auxiliaire de sortie apte à délivrer la tension de commande sur le transistor de puissance auxiliaire contenu dans ce module de puissance. L'ajout d'impédances internes auxiliaires permet de fixer I'impédance sur les grilles des transistors de puissance, qui sont mutuellement non connectées, c'est-à-dire dire non interconnectées. De cette façon des caractéristiques du régulateur, telles que la gamme de polarisation, et ses performances ne dépendent plus du nombre p de modules de puissance. Selon un mode de réalisation, les dimensions du transistor principal de l'étage de sortie sont inférieures aux dimensions des n transistors auxiliaires de sortie peuvent être inférieures ou identiques, et les dimensions du transistor principal de puissance sont inférieures aux dimensions des p transistors de puissance auxiliaires. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de réalisation de l'invention nullement limitatif, et des dessins annexés sur lesquels: la figure 1 représente schématiquement un mode de réalisation d'un circuit intégré selon l'invention, la figure 2 représente schématiquement mais plus en détail certaines parties de la figure 1, selon l'invention, - la figure 3 représente schématiquement un exemple d'un circuit intégré selon l'invention. Sur la figure 1, on a représenté un circuit intégré CI selon l'invention. La référence LDO représente un régulateur à faible chute de tension. Il comprend un amplificateur opérationnel AMP recevant une tension de référence VREF sur l'entrée positive. L'amplificateur AMP est alimenté par une tension d'alimentation Vdd_LDO, et consomme un courant Iq. Le régulateur LDO comporte également un étage de puissance EtP, connecté à la sortie de l'amplificateur opérationnel AMP. L'étage de puissance EtP est alimenté par la tension d'alimentation Vdd_LDO, et délivre une tension de sortie Vout. La sortie de l'étage de puissance EtP est rebouclée sur l'entrée négative de l'amplificateur opérationnel AMP et connectée sur une charge RL. La charge RL reçoit un courant de charge Io, égal au courant consommé par l'étage de puissance EtP. La sortie de l'étage de puissance EtP est également reliée à un condensateur de découplage CL, connecté parallèlement à la charge RL. Le condensateur CL a généralement une capacité assez importante, par exemple 4,7 F. Sa fonction est de stabiliser le régulateur à faible chute de tension LDO. On se réfère à présent à la figure 2, qui représente plus précisément le régulateur LDO. L'amplificateur opérationnel AMP du régulateur LDO comprend ici un étage d'entrée EtE et un étage de sortie EtS. L'étage d'entrée EtE est réalisé de façon classique par une paire différentielle polarisée par une source de courant I et connectée sur un miroir de courant. La paire différentielle comprend deux transistors, M1 et M2 reliés par leur source, par exemple des transistors PMOS. La source de courant I est également connectée sur la source commune de la paire différentielle. Le miroir de courant est formé par deux transistors M3 et M4 reliés par leur grille, par exemple des transistors NMOS. La grille commune du miroir de courant est rebouclée sur la source du transistor M3. En outre, les sources des transistors M3 et M4 sont respectivement connectées sur les drains des transistors M1 et M2 de la paire différentielle. La grille du transistor M1 correspond à l'entrée positive de l'amplificateur AMP et reçoit donc la tension de référence Vref. La grille du transistor M2 correspond à l'entrée négative de l'amplificateur AMP et reçoit une tension aVout proportionnelle à la tension de sortie Vout de l'étage de puissance EtP. On obtient la tension aVout proportionnelle à la tension de sortie de l'étage de puissance EtP, par exemple par l'intermédiaire d'un pont diviseur (non représenté), connu de l'homme de métier. Le drain du transistor M2 (sortie de l'étage d'entrée EtP) est connectée sur l'étage de sortie EtS de l'amplificateur AMP. L'étage de sortie EtS de l'amplificateur AMP comprend un transistor principal de sortie MosPrinc, connecté entre la tension d'alimentation Vdd_LDO et la masse. L'étage de sortie comprend en outre n transistors auxiliaires de sortie Mosl, ..., Mosn connectés parallèlement au transistor principal de sortie MosPrinc entre la tension d'alimentation Vdd_LDO et la masse du circuit intégré CI. Les grilles du transistor principal de sortie MosPrinc et des transistors auxiliaires de sortie Mosl, ..., Mosn sont connectées ensemble sur la sortie de l'étage d'entrée EtE. En outre, une impédance interne principale Zprinc est connectée entre la tension d'alimentation Vdd_LDO et le drain du transistor principal de sortie MosPrinc. Les drains des transistors de sortie principal MosPrinc et auxiliaires Mosl, ..., Mosn constituent n+l sorties de l'amplificateur opérationnel AMP. Ces n+l sorties sont dans cet exemple toutes connectées à l'étage de puissance EtP, et délivrent respectivement une tension de commande principale VGPRINC et n tensions de commande auxiliaires VGI, VGn. L'étage de puissance EtP comprend un transistor de puissance principal PMosPrinc connecté entre la tension d'alimentation Vdd_LDO et la grille du transistor M2 de l'étage d'entrée EtE de l'amplificateur opérationnel AMP. Le transistor de puissance principal PMosPrinc délivre un courant Iprinc. L'étage de puissance EtP comprend en outre p transistors de puissance auxiliaires PMosl, ..., PMosn. Les transistors de puissance auxiliaires identiques PMosl, ...PMosn délivre chacun un courant de même valeur Iunitl, ..., Initn. Les grilles du transistor de puissance principal PMosPrinc et des p transistors de puissance PMosl, ..., PMosp sont connectées aux n+1 sortie de l'étage de sortie EtS. Le nombre de transistors de puissance auxiliaires p peut être au plus égal à n. Le nombre p est déterminé en fonction de la valeur maximale du courant de charge Io désiré. Dans cet exemple, p est égal à n. De plus, n impédances internes auxiliaires identiques Zinternel, ..., Zinternen, sont connectées entre la tension d'alimentation Vdd_LDO et les grilles des transistors de puissance auxiliaires de sortie PMosl, ..., PMosn. La valeur de l'impédance interne principale Zprinc est supérieure à la valeur des impédances internes auxiliaires Zinternel, ..., Zinternen. Ainsi la tension de source du transistor principal de sortie MosPrinc de l'étage de sortie EtS est supérieure aux tensions de sources respectives des transistors auxiliaires de sortie Mosl, ..., Mosn. Par exemple, pour une impédance interne principale Zprinc trois fois supérieures à la valeur d'une impédance interne auxiliaire, la tension de la source du transistor principal de sortie MosPrinc est dix fois supérieure aux tensions des drains respectifs des transistors auxiliaires de sortie Mosl, ..., Mosn. De la même façon que pour le transistor de puissance principal PMosPrinc, les transistors de puissance auxiliaires PMosl, ..., PMosn sont connectés entre la tension d'alimentation Vdd_LDO et la grille du transistor M2 de l'étage d'entrée EtE de l'amplificateur opérationnel AMP. Les transistors de puissance sont de préférence des transistors PMOS. En outre, les dimensions du transistor de puissance principal PMosPrinc sont inférieures aux dimensions des transistors de puissance auxiliaires PMosl, ., PMosn. Les dimensions sont déterminées en fonction des valeurs des courants Iprinc, Iunitl, ..., lunitn que l'on souhaite délivrer...DTD: Par exemple, on choisit un transistor de puissance principal PMosPrinc délivrant un courant compris entre 0 et 1mA. Les transistors de puissance auxiliaires PMosl, ..., PMosn ont alors des dimensions qui leur permettent de délivrer chacun un courant Iunitl, Iunitn, étant compris entre 0 et 19 mA (le courant dans les transistors de puissance auxiliaires PMosi démarrant à 0 mA). La grille du transistor de puissance principal PMosPrinc est commandée par la tension de commande principale VGPRINCÉ Les grilles des transistors de puissance auxiliaires PMosl, PMosn sont respectivement commandés par les n tensions de commande auxiliaires VG1, ÉÉÉ VG,,. Les transistors Mosl, ..., Mosn de l'étage de sortie EtS sont toujours conducteurs, et les tensions de commande, VGPRINC, VG1, É Gn permettent de rendre conducteurs ou non les transistors de puissance principal PMosPrinc et auxiliaires PMosl, ..., PMosn. Ainsi, dans le cas de faibles courants, seul le transistor de puissance principal PMosPrinc conduit étant donné ses dimensions. Puis, selon la valeur de la tension différentielle sur l'étage d'entrée EtE de l'amplificateur opérationnel AMP, les transistors de puissance auxiliaires PMosl, ..., PMosn deviennent conducteurs et délivrent chacun un même courant qui va augmenter en fonction de la demande jusqu'à attendre la valeur maximale. On peut de cette manière moduler le courant de sortie du régulateur LDO. L'impédance de grille de chaque transistor de puissance auxiliaire PMosl, ., PMosn est fixée respectivement par les impédances internes Zinternel,..DTD: ., Zinternen. De cette façon, et en combinaison avec le fait que les grilles des transistors de puissance ne sont pas interconnectées, on rend indépendant du nombre n de transistors de puissance auxiliaires, les performances du régulateur LDO...DTD: Plus précisément, lorsque l'on connecte une impédance interne sur chaque transistor auxiliaire de sortie, le pôle Le pôle de fréquence de coupure Fc, qui est le premier pôle secondaire du régulateur LDO, vu sur chacune des grilles des transistors de puissance auxiliaires est: Fc=2*ic*Zinternea*CgPMosi CgPMOSI représentant la capacité parasite pour chaque transistor de puissance auxiliaire. Le pôle Fc est identique pour chacune des grilles et indépendant de n. On a donc à la fois la conservation des pôles et de la polarisation, quel que soit n. Plus précisément, la gamme de polarisation vaut: 0;\^II uonIt+VJ/Zinterne, et est indépendant de n. - Ainsi, selon l'invention, le taux de réjection du régulateur est indépendant de n, de même que la marge de phase du régulateur, ce qui permet d'obtenir une stabilité acceptable quelle que soit la valeur de n. On se réfère à présent à la figure 3, qui représente l'implémentation du circuit intégré CI, décrit précédemment. La topologie du circuit intégré CI comprend deux parties distinctes. Une première partie INT comprenant des moyens de génération de la tension de référence Vref ainsi que l'amplificateur opérationnel AMP, à l'exception des impédances internes auxiliaires Zinternel, ..., Zinternen. Une seconde partie EXT comprend deux sous-parties. Une première souspartie invariante Pinv, comprend des moyens de génération de la tension d'alimentation Vdd_LDO, une borne délivrant la tension de sortie Vout de l'étage de puissance EtP du régulateur LDO, ainsi que la tension d'alimentation des rails d'alimentation Vdd. La sous-partie invariante Pinv comprend en outre le transistor de puissance principal PMosPrinc, qui est conducteur même lorsque le courant de charge Io est faible. La seconde partie EXT comporte également une sous-partie modulable Pmod. Cette sous-partie Pmod comprend n modules de puissance identiques et distincts, module 1, module 2, module 3,..., module n. Ces n modules de puissance comprennent les transistors de puissance auxiliaires de l'étage de puissance EtP du régulateur LDO, ainsi que les n impédances internes auxiliaires associées, Zinternel, Zinternen. Les n modules de puissance module 1, module 2, module 3,..., module n, sont connectés entre eux par une cellule de programmation CP, contenue dans la sous-partie modulable Pmod comprenant les connexions nécessaires (non représentées). L'utilisation d'une sous-partie modulable permet de faire varier la valeur de courant de charge Io délivré par le régulateur LDO sans modifier la topologie du circuit intégré CI. En effet, le circuit intégré CI possède un coeur unique quel que soit le courant de charge Io délivré, et l'étage de module est programmable par l'intermédiaire des n modules. On réalise par conséquent un gain de temps sur le dessin et la conception du circuit intégré. En outre, le fait d'inclure les impédances internes auxiliaires dans les modules de puissance permet de réduire la surface de silicium utilisée. Cela permet aussi de réduire la consommation du circuit puisque les drains des transistors Mos1, ..., Mosn sont en l'air lorsque le PMOS auxiliaire correspondant n'est pas utilisé. En effet, les sorties de l'amplificateur opérationnel AMP non connectées (dans le cas où p REVENDICATIONS 1. Circuit intégré comprenant un régulateur à faible chute de tension (LDO), ledit régulateur (LDO) comprenant un amplificateur opérationnel (AMP) et un étage de puissance (EtP) rebouclé sur l'amplificateur opérationnel (AMP), et apte à délivrer un courant de sortie (Io) dans une charge (RL), caractérisé par le fait que: l'étage de sortie (EtS) de l'amplificateur (AMP) comporte une sortie principale et n sorties auxiliaires aptes à délivrer respectivement une tension de commande principale (VGPRINC) et n tensions de commande auxiliaires (VG1, VGn), par le fait que l'étage de puissance (EtP) comporte un transistor de puissance principal (PMosPrinc), commandé sur sa grille par la tension de commande principale (VGPRINC) et p modules de puissance (module 1, ..., module n) topologiquement identiques avec p inférieur ou égal à n, comportant respectivement p transistors de puissance auxiliaires (PMosl, ..., PMosn) respectivement commandé sur leur grille par p tensions de commande auxiliaires (VG1, VGn) et par le fait que le nombre p est choisi en fonction d'un courant de sortie maximum désiré. 2. Circuit intégré selon la revendication 1, caractérisé par le fait que l'étage de sortie comporte un transistor principal de sortie (MosPrinc) et n transistors auxiliaires de sortie identiques (Mosl, ..., Mosn), par le fait qu'une impédance interne principale (MosPrinc) est connectée entre la tension d'alimentation (Vdd_LDO) et le transistor principal de sortie (MosPrinc), par le fait n impédances internes auxiliaires identiques (Zinternel, ..., Zinternen), appartenant à l'étage de puissance, sont respectivement connectées entre la tension d'alimentation (Vdd_LDO) et les n transistors auxiliaires de sortie (Mosl, ..., Mosn), et par le fait que la topologie du circuit intégré (CI) comporte une première partie (INT) incorporant l'amplificateur opérationnel (AMP) et son étage de sortie (EtS) à l'exception des n impédances internes auxiliaires identiques (Zinternel, ..., Zinternen), et une deuxième partie (EXT) formée d'une première sous-partie invariante (Pinv) comprenant le transistor de puissance principal (PMosPrinc), et d'une seconde sous-partie modulable (Pmod) comprenant p modules de puissance (module 1, module 2, module 3,..., module n) topologiquement identiques, chaque module de puissance incorporant également topologiquement l'impédance interne auxiliaire destinée à être connectée au transistor auxiliaire de sortie apte à délivrer la tension de commande sur le transistor de puissance auxiliaire contenu dans ce module de puissance. 3. Circuit intégré selon la revendication 2, caractérisé par le fait que les dimensions du transistor principal de puissance (PMosPrinc) sont inférieures aux dimensions des p transistors de puissance auxiliaires (PMosl, ..., PMosn).