FR 2873227 A1 20060120 FR 0407813 A 20040713 2873227 AFFICHEUR MATRICIEL La présente invention concerne un afficheur matriciel comprenant un dispositif d'écriture qui permette un mode d'adressage séquentiel couleur de la matrice. Dans un tel mode, on fait afficher successivement par la matrice les données d'une trame de rouge, puis d'une trame de vert, puis d'une trame de bleu, de façon à obtenir une image couleur. Chaque trame d'affichage vidéo comprend ainsi trois trames couleurs. Un tel système d'affichage est notamment utilisé pour réduire le coût des systèmes de projection d'images vidéo couleur, en limitant le nombre d'afficheurs et en limitant le matériel optique à celui nécessité par le seul afficheur utilisé. On forme l'image couleur sur l'écran matriciel LCD éclairé successivement sous trois couleurs différentes, rouge, vert, bleu par exemple au moyen d'un disque dont la surface est séparée en segments de couleurs différentes dans le faisceau lumineux. D'autres applications sont visées, telles que par exemple les applications utilisant des systèmes de réalité virtuelle (Systèmes de projection LCD pour des systèmes compacts du type "near to eye"). Dans ce domaine, un problème majeur est l'encombrement. L'utilisation d'un seul afficheur pour visualiser des images virtuelles fournie une réponse adaptée. Si on considère un afficheur matriciel classique, utilisé de manière habituelle pour afficher une image monochrome, l'écriture de l'information dans les éléments pixels nécessite un seul dispositif d'écriture par élément pixel. Chaque élément pixel est rattaché à une ligne de sélection correspondant à une ligne de la matrice et à une ligne de donnée correspondant à une colonne de la matrice. Ce dispositif d'écriture est typiquement un échantillonneur-bloqueur, dont la commande de mémorisation d'une donnée présentée en entrée sur la colonne est réalisée par l'activation de l'échantillonneur par la ligne de sélection. L'image est ainsi rafraîchie séquentiellement par activation successive des lignes de sélection. Un exemple d'un tel dispositif d'écriture est représenté sur la figure 1. Sur cette figure, on a représenté deux éléments pixels XL;,i, et XL;,i+1, d'une même ligne i de la matrice. Ces éléments pixels sont rattachés à la ligne de sélection L;, et à une ligne de donnée respective, Coli pour l'élément pixel XL;,j, et Coli+1 pour l'élément pixel par un dispositif d'écriture respectif, Wu pour l'élément pixel XL;,j, et W;,j+1 pour l'élément pixel XL; j+1. Chaque élément pixel est représenté par sa capacité équivalente, notée CXL, en parallèle sur la capacité de stockage supplémentaire Csto qui est généralement prévue, la valeur de CxL étant généralement trop faible pour permettre le maintien de l'information tout le temps de la trame. Dans un exemple, la capacité CxL est de l'ordre de 1,5 femtofarads, et la capacité Csto est de l'ordre de 50 femtofarads, permettant de compenser les différentes pertes de la structure. Chaque dispositif d'écriture, par exemple W,j, est un circuit échantillonneurbloqueur. Dans l'exemple ce circuit comprend un transistor de commutation T1 connecté entre la ligne de donnée Coli et l'élément pixel XL;J. Le transistor Ti a sa grille qui est connectée à la ligne de sélection de ligne L;, et une électrode (source ou drain) qui est connectée à la ligne de donnée Coli. La capacité de stockage Csto est connectée entre l'autre électrode du transistor T1 et une référence de tension, typiquement la masse. Lorsque la ligne de sélection L; est activée, le transistor devient semblable à un court-circuit, permettant la charge de la capacité de stockage Csto, jusqu'au niveau de tension VD appliqué sur la colonne et représentant la donnée D à afficher. Puis la ligne de sélection est désactivée et le transistor retourne à l'état non passant. La donnée D est mémorisée dans le condensateur Csto. Lorsque toutes les lignes de sélection de la matrice ont été successivement activées, toutes les données de la trame sont mémorisées dans les dispositifs d'écriture de la matrice. On retrouve un niveau de tension sur chaque élément pixel, correspondant à la donnée à afficher sur cet élément. Un tel système ne fonctionne pas en mode séquentiel couleur. En effet, pour chaque trame correspondant à une image, il faut échantillonner les données relatives à la couleur rouge, puis les transférer sur les éléments pixels, faire de même avec la couleur verte, puis la couleur bleue. La méthode d'adressage classique en séquentiel couleur provoquerait, par exemple, un effacement des données de la couleur rouge au profit des données de la couleur verte pendant le temps d'éclairement en vert. Le résultat serait une perte inacceptable de l'information colorimétrique. II est donc indispensable d'avoir au niveau de chaque pixel au moins deux 35 échantillonneurs-bloqueurs en série comme illustré sur la figure 2. Le premier échantillonneur-bloqueur (transistor Ti) est utilisé suivant le mode décrit précédemment pour échantillonner l'information sur une capacité de stockage intermédiaire CstoA (capacité d'échantillonnage). Le deuxième échantillonneur-bloqueur (transistor T2) est activé pour tous les pixels à la fin de chaque trame couleur pour transférer l'information entre la capacité d'échantillonnage CstoA et une capacité de stockage CstoB où elle restera valide pendant toute la trame couleur. Le modèle de pixel de la figure 2 a un défaut majeur qui le rend difficile à utiliser. La tension échantillonnée est diluée sur les deux capacités CstoA et o CstoB lors du transfert en fin de trame couleur. Cette dilution de tension n'est pas acceptable pour un écran LCD avec une matrice active sur silicium, car elle impose l'utilisation de tensions d'adressage incompatibles avec les possibilités des transistors. Des nouveaux dispositifs d'écriture ont ainsi été développés et des dispositifs de commande associés pour améliorer les performances en écriture de l'afficheur. Dans ces dispositifs, on a doublé les deux échantillonneurs T1, T2 sur chacun des pixels, de façon à ce que la capacité d'échantillonnage serve également de capacité de stockage une trame sur deux. Cela permet de n'avoir quasiment pas de dilution de tension au cours du transfert. Pour commander de façon différenciée chacun des échantillonneurs, on a prévu dans la structure de la matrice de dédoubler la ligne de sélection. Ainsi, comme représenté sur la figure 3, on a deux lignes de sélection LA; et LB; pour chaque ligne i de la matrice. Les lignes LA; forment un premier groupe A de lignes de sélection de la matrice. Les lignes LB; forment un deuxième groupe B de lignes de sélection de la matrice. Le dispositif d'écriture est dédoublé de la même manière, l'un WA;,j pour être commandé par la ligne de sélection LA;, l'autre WB;i pour être commandé par la ligne de sélection LB;. Le dispositif de commande d'adressage doit commander deux fois plus de lignes, avec alternance des commandes en fonction de la trame. Par exemple, sur une trame, si le signal de trame LatchA est à 1 et le signal de trame Latche est à 0, il active tour à tour les lignes LB, du groupe B, pour échantillonner les données d'une nouvelle trame, tandis que le contact est établi entre l'information mémorisée pendant la trame précédente dans les dispositifs d'écriture WA;,1 du groupe A et les éléments pixels. Quand le signal de trame LatchA passe à 0 et le signal de trame LatchB passe à 1, il active tour à tour les lignes LA, du groupe A pour échantillonner les données d'une nouvelle trame, tandis que le contact est établi entre l'information mémorisée pendant la trame précédente sur les dispositifs d'écriture WB;i du groupe B et les éléments pixels. En résumé, les signaux LatchA et LatchB sont des signaux indicateur de trame. Selon les signaux, le dispositif de commande applique ces signaux d'activation, généralement fournis par un registre à décalage, vers le groupe A ou le groupe B des lignes de sélection. Cette solution s'avère cependant très encombrante, puisqu'elle multiplie le nombre o de lignes de la matrice par deux, avec tous les problèmes d'implantation, de croisements avec d'autres signaux et d'encombrement que cela implique. Elle multiplie également le nombre de circuits de commande des lignes par deux. Un objet de l'invention, est un afficheur matriciel dont l'encombrement est réduit. Un objet de l'invention est un afficheur matriciel adapté à un mode d'affichage en séquentiel couleur qui n'implique pas le doublement des lignes ou des colonnes de la matrice. L'idée à la base de l'invention est d'utiliser deux dispositifs d'écriture à commandes croisées. Une autre idée à la base de l'invention est d'utiliser pour les pixels d'une ligne, la ligne de sélection associée à cette ligne et une autre ligne de sélection de la matrice, pour commander les deux dispositifs d'écriture à commande croisée de chaque élément pixel. Avantageusement, cette autre ligne de sélection est la ligne suivante. Pour la dernière ligne de la matrice, ce sera une ligne supplémentaire. De cette façon le nombre de lignes de connexion supplémentaires est singulièrement réduit. En outre, peu d'éléments de commutation supplémentaires sont nécessaires pour réaliser la commande croisée. On obtient un système d'affichage performant et de faible encombrement. Ainsi, telle que caractérisée l'invention concerne un afficheur matriciel à cristaux liquides, comprenant une matrice d'éléments pixels, chaque élément pixel étant associé à une ligne de sélection et une ligne de donnée de la matrice. Selon l'invention, l'afficheur matriciel comprend: -un dispositif de commande de la matrice délivrant au moins un premier signal de sélection de trame et un deuxième signal de sélection de trame; -un premier dispositif d'écriture et un deuxième dispositif d'écriture associé à chaque élément pixel de la matrice, lesdits dispositifs d'écriture étant à commandes de transfert et d'échantillonnage croisées, le premier signal de sélection de trame entraînant l'échantillonnage dans le premier dispositif d'écriture, et la mise en contact d'une information déjà échantillonnée dans le deuxième dispositif d'écriture et de l'élément pixel, le deuxième signal de sélection de trame entraînant l'échantillonnage dans le deuxième dispositif 1 o d'écriture, et la mise en contact d'une information déjà échantillonnée dans le premier dispositif d'écriture et de l'élément pixel, un dispositif d'écriture étant connecté à la ligne de sélection associée de l'élément pixel, et l'autre dispositif d'écriture étant connecté à une autre ligne de sélection de la matrice. Le premier signal de sélection de trame et le deuxième signal de trame sont des signaux binaires inverses l'un de l'autre. Selon un mode de fonctionnement adapté pour être utilisé dans un système de modification de tous les points d'une image simultanément sur un afficheur matriciel, le dispositif de commande inverse les niveaux desdits premier signal de sélection de trame et deuxième signal de sélection de trame à chaque nouvelle trame. Selon un autre mode de fonctionnement adapté pour être utilisé dans un système de projection comprenant un afficheur matriciel adapté à une utilisation en mode séquentiel couleur, le dispositif de commande inverse les niveaux desdits premier signal de sélection de trame et deuxième signal de sélection de trame à chaque nouvelle trame couleur. D'autres caractéristiques et avantages de l'invention sont présentés dans la description suivante, faite à titre indicatif et non limitatif de l'invention et en 30 référence aux dessins annexés, dans lesquels: - la figure 1 déjà décrite représente un dispositif d'écriture d'un afficheur matriciel classique; - la figure 2 déjà décrite présente un simple échantillonneur-bloqueur par pixel; - la figure 3 déjà décrite représente un dispositif d'écriture selon l'état de la technique permettant une commande d'affichage en séquentiel couleur; - la figure 4 représente un dispositif d'écriture selon l'invention permettant une commande d'affichage en séquentiel couleur; - la figure 5 est un diagramme des temps des signaux de commande d'un afficheur selon l'invention; - la figure 6 est un tableau récapitulatif d'une séquence de commande correspondante; et - la figure 7 est une représentation schématique d'un système de projection o utilisant un afficheur matriciel selon l'invention. Sur la figure 3, on a représenté des éléments pixels XL;_li, XL;,i, XL;+I, i, d'un afficheur matriciel, et leurs dispositifs d'écriture associés. A chaque élément pixel est associé un premier dispositif d'écriture et un deuxième dispositif d'écriture à commandes d'échantillonnage et de transfert croisées, commandées par des signaux de sélection de trame LatchA et LatchB, l'un des dispositifs étant associé à la ligne de sélection de l'élément pixel considéré, l'autre dispositif étant associé à une autre ligne de sélection de la matrice. Plus précisément, si on considère l'élément pixel XLiJ représenté sur la figure 4, un premier dispositif d'écriture WA;,i est prévu, connecté entre la ligne de donnée Coli et l'élément pixel. Ce dispositif est sélectionné par l'activation de la ligne de sélection L; de l'élément pixel. Il est activé pour l'échantillonnage de la donnée présentée sur la ligne de donnée Coli, par le premier signal de sélection de trame LatchA, et il est commandé en transfert de donnée par le deuxième signal de sélection de trame LatchB. Un deuxième dispositif d'écriture WB;est prévu, connecté entre la ligne de donnée Coli et l'élément pixel. Ce dispositif est sélectionné par l'activation de la ligne de sélection suivante, Li+1. Il est activé en échantillonnage de la donnée présentée sur la ligne de donnée Coli, par le deuxième signal de sélection de trame LatchB, et il est commandé en transfert de donnée par le premier signal de sélection de trame LatchA. Dans chaque dispositif, la commande en échantillonnage et la commande de transfert sont exclusives l'une de l'autre. Quand un dispositif est commandé 35 en échantillonnage, l'autre dispositif est commandé en transfert et vice-versa. Plus particulièrement, dans un exemple de réalisation et comme illustré sur la figure 4, chaque dispositif d'écriture comporte un premier transistor de commutation Ta, dont la grille est connectée à la ligne de sélection associée, dont une électrode est connectée à la ligne de donnée associée. Ce premier transistor est connecté en série avec un deuxième transistor Tb, dont la grille est commandée par l'un des deux signaux de sélection trame. Ce deuxième transistor a une électrode connectée à une électrode du premier transistor, et l'autre électrode connectée à un condensateur de stockage Cm relié à une référence de tension, typiquement la masse. La donnée échantillonnée est o mémorisée sur ce condensateur. Un troisième transistor Tc est connecté entre le condensateur et l'élément pixel. Il est commandé sur sa grille par l'autre signal de sélection de trame. II permet le transfert de charge entre le condensateur de mémorisation Cm et la capacité équivalente Ceq de l'élément pixel. Plus généralement, on a dans chaque dispositif d'écriture un premier circuit de commutation Ta, un deuxième circuit de commutation Tb et un troisième circuit de commutation Tc connectés en série entre la ligne de donnée Coli et l'élément pixel XL;J, et une capacité de stockage Cm dont une borne est connectée entre lesdits deuxième et troisième circuits de commutation Tb et Tc et une autre borne à un élément de référence de tension. Dans l'exemple, les circuits de commutation sont des transistors MOS. Mais tout autre dispositif semi-conducteur de commutation adapté peut être utilisé, en particulier selon la technologie utilisée. Par rapport à la structure de l'état de la technique décrite en relation avec les figures 1, 2 et 3, la structure de l'invention ne nécessite qu'une ligne de connexion supplémentaire, pour connecter le deuxième dispositif d'écriture de la dernière ligne de la matrice à la ligne de sélection de la première ligne de la matrice. Par dispositif, elle coûte deux transistors en plus, mais en terme d'occupation de surface, c'est négligeable par rapport au doublement des lignes dans la structure de la figure 3. Par ailleurs, on bénéficie d'un effet de réduction des fuites sur le condensateur Ceq par les deux transistors Ta et Tb. Sur la figure 5, on a détaillé le mode de séquencement d'un afficheur 35 matriciel selon l'invention. Les signaux de sélection de trame sont des signaux binaires, d'état binaire 0 ou 1 opposé l'un de l'autre. Dans une première séquence, si LatchA=O et LatchB=1, les données appliquées sur les colonnes par un dispositif de commande associé (driver) sont échantillonnées et mémorisées successivement dans chaque ligne i d'éléments pixels, dans les dispositifs d'écriture WB;,i activés par la ligne de sélection suivante L;+1 de cette ligne, tandis que les données mémorisées lors de la trame précédente dans les dispositifs d'écriture Wai,i commandés par la ligne de sélection L; de cette ligne i, sont transférées dans les éléments pixels XL;,3 de la ligne. Dans une séquence suivante, LatchA=1 et LatchB=O, les données appliquées sur les colonnes par le dispositif de commande associé sont échantillonnées et mémorisées successivement dans chaque ligne i d'éléments pixels, dans les dispositifs d'écriture WaiJ commandés par la ligne de sélection L; de cette ligne, tandis que les données mémorisées lors de la trame précédente dans les dispositifs d'écriture WB;j activés par la ligne de sélection suivante L;+1 de cette ligne i, sont transférées dans les éléments pixels XL;J de la ligne. Lorsque l'échantillonnage est commandé par le signal de sélection de trame LatchB, le signal de sélection de ligne émis par le dispositif de commande qui va activer le transistor Ta du dispositif Wei,; (par un registre à décalage) et permettre l'échantillonnage est le signal de sélection qui est émis sur la ligne suivante i+1. Si on prend la figure 5, dans la première séquence, le signal SeIL1 déclenche l'échantillonnage sur la dernière nième ligne de la matrice, le signal SeIL2 déclenche l'échantillonnage sur la première ligne de la matrice, le signal SeIL;+1 déclenche l'échantillonnage sur la ième ligne de la matrice et ainsi de suite. Lorsque l'échantillonnage est commandé par le signal de sélection de trame LatchA, c'est le signal de sélection de la ligne émis par le dispositif de commande qui va activer le transistor Ta du dispositif WA;J (par un registre à décalage) et permettre l'échantillonnage. Si on reprend la figure 5, dans la deuxième séquence, le signal SeIL1 déclenche l'échantillonnage sur la première ligne 1 de la matrice, le signal SeIL2 déclenche l'échantillonnage sur la deuxième ligne de la matrice, le signal SeIL; déclenche l'échantillonnage sur la ième ligne de la matrice et ainsi de suite. Cela peut se gérer en pratique soit au niveau du dispositif de commande des lignes, en décalant les signaux de façon adaptée, soit au niveau du dispositif de commande des colonnes, en décalant de façon adaptée les lots de données à afficher, pour qu'à tout moment, on échantillonne les données de la bonne ligne. On notera que si dans l'exemple illustré sur la figure 4, on a utilisé la ligne L; et la ligne suivante L;+1 pour commander les dispositifs d'écriture des éléments pixels de la ième ligne, on pourrait tout aussi bien prendre la ligne L; et la ligne L;_1, ou toute autre ligne différente de L. Un avantage de prendre une ligne immédiatement adjacente L;+1 ou 41, réside dans la simplicité de connexion et de gestion. Plus généralement l'invention s'applique à un système de modification de tous les points d'une image simultanément sur un afficheur matriciel comprenant un dispositif de commande selon l'invention. A chaque nouvelle trame, il inverse les signaux de sélection de trame LatchA et Latche, pour faire afficher l'information mémorisée à la trame précédente, et échantillonner l'information correspondant à la nouvelle trame. Pour afficher une image couleur au moyen d'un afficheur matriciel selon l'invention, un dispositif de commande en séquentiel couleur va appliquer pour chaque trame correspondant à une image, une trame couleur pour chaque couleur, typiquement une trame de rouge, une trame de vert et une trame de bleu. A chaque nouvelle trame couleur, il inverse les signaux de sélection de trame LatchA et Latche, pour faire afficher l'information mémorisée pendant la trame couleur précédente, correspondant à la couleur sous laquelle il est éclairé, et échantillonner l'information correspondant à la nouvelle trame couleur, dans la même période. Bien que plus particulièrement adaptée à l'utilisation d'afficheurs matriciels de type LCOS plus particulièrement visée dans les applications concernées, telles que les systèmes de projection vidéo et les systèmes de réalité virtuelle, l'invention peut s'appliquer à tout type d'afficheur que l'on voudrait vouloir commander selon les principes donnés dans l'invention. Un système de projection 1 utilisant un tel afficheur matriciel 4 comprendra typiquement et comme schématiquement représenté sur la figure 7, une source de lumière blanche 2, typiquement de 500 watts. Le système comprend un dispositif de commande 3 de l'afficheur 4, fournissant les signaux de sélection de trame LatchA et LatchB selon l'invention et formé d'un dispositif 3a de commande des lignes de sélection et d'un dispositif 3b de commande des lignes de données. Dans le cas d'un système de projection d'images vidéo couleur, le système comprend en outre des filtres couleurs F. L'afficheur est séquentiellement éclairé en lumière rouge, verte puis bleue, au moyen des filtres. Il est commandé de façon adaptée par le dispositif de commande au moyen des signaux de sélection de trame LatchA et LatchB, pour afficher l'information mémorisée à la trame couleur précédente, correspondant à la couleur sous laquelle il est éclairé, et échantillonner l'information correspondant à la nouvelle trame couleur. L'invention s'applique à d'autres systèmes. Elle s'applique notamment à un 15 système vidéo comprenant un tel système de projection, pour des applications de réalité virtuelle. 11 REVENDICATIONS 1. Afficheur matriciel à cristaux liquides, comprenant une matrice d'éléments pixels, chaque élément pixel étant associé à une ligne de sélection (L;) et une ligne de donnée (Coli) de la matrice, caractérisé en ce qu'il comprend: -un dispositif de commande de la matrice délivrant au moins un premier signal de sélection de trame (LatchA) et un deuxième signal de trame (LatchB); -un premier dispositif d'écriture (WA,,j) et un deuxième dispositif d'écriture (We,,1) associé à chaque élément pixel (XL;,i) de la matrice, lesdits dispositifs d'écriture étant à commandes de transfert et d'échantillonnage croisées, le premier signal de sélection de trame (LatchA) entraînant l'échantillonnage dans le premier dispositif d'écriture, et la mise en contact d'une information déjà échantillonnée dans le deuxième dispositif d'écriture et de l'élément pixel, le deuxième signal de sélection de trame (LatchB) entraînant l'échantillonnage dans le deuxième dispositif d'écriture, et la mise en contact d'une information déjà échantillonnée dans le premier dispositif d'écriture et de l'élément pixel, un dispositif d'écriture étant connecté à la ligne de sélection (Li) associée de l'élément pixel (XL;,j), et l'autre dispositif étant connecté à 20 une autre ligne de sélection (L;+1) de la matrice. 2.Afficheur matriciel selon la revendication 1, caractérisé en ce que le premier signal de sélection de trame (LatchA) et le deuxième signal de trame (LatchB) sont des signaux binaires inverses l'un de l'autre. 3.Afficheur matriciel selon la revendication 2, caractérisé en ce que le dispositif de commande inverse les niveaux desdits premier signal de sélection de trame (LatchA) et deuxième signal de sélection de trame (LatchB) à chaque nouvelle trame. 4. Afficheur matriciel selon la revendication 2, caractérisé en ce que le dispositif de commande inverse les niveaux desdits premier signal de sélection de trame (LatchA) et deuxième signal de trame (LatchB) à chaque nouvelle trame couleur. 5. Afficheur matriciel selon la revendication 1, caractérisé en ce que chacun des premier et deuxième dispositifs d'écriture comprend un premier (Ta), un deuxième (Tb) et un troisième (Tc) circuits de commutation connectés en série entre la ligne de donnée (Coli) et l'élément pixel (XL; , ), et une capacité de stockage (Cm) dont une borne est connectée entre lesdits deuxième (Tb) et troisième (Tc) circuits de commutation et une autre borne à un élément de référence de tension. 6. Afficheur matriciel selon la revendication 1, dans lequel lesdits circuits de 15 commutation sont des transistors. 7. Système de modification de tous les points d'une image simultanément sur un afficheur matriciel selon la revendication 3, les signaux de sélection de trame LatchA et Latchg étant inversés à chaque nouvelle trame, pour faire afficher l'information mémorisée à la trame précédente, et échantillonner l'information correspondant à une nouvelle trame. 8. Système de projection comprenant un afficheur matriciel selon la revendication 4, adapté à une utilisation en mode séquentiel couleur, caractérisé en ce que les signaux de sélection LatchA et Latch6 sont inversés à chaque nouvelle trame couleur. 9. Système de projection selon la revendication 8, comprenant une source de lumière blanche (2) et des filtres couleurs (F), ledit afficheur étant séquentiellement éclairé en lumière rouge, verte puis bleue, au moyen des filtres, et le dispositif de commande étant adapté pour afficher l'information mémorisée à une trame couleur précédente, correspondant à la couleur sous laquelle l'afficheur est éclairé. 10. Système d'affichage d'images vidéo comprenant un système de projection selon l'une des revendications 7 à 9. 11. Système de réalité virtuelle comprenant un système de projection selon 5 l'une des revendications 7 à 9.