FR 2871309 A1 20051209 FR 0405901 A 20040602 CIRCUIT D'INHIBITION À FAIBLE CONSOMMATION L'invention concerne un circuit d'inhibition, notamment intéressant pour des circuits intégrés à faible consommation et pour lesquels une robustesse importante est exigée. L'invention trouve par exemple une application dans les applications embarquées telle que la téléphonie mobile (GSM, etc.). Dans les applications embarquées, la consommation d'un circuit intégré est un problème crucial dans la mesure où la quantité d'énergie disponible, et donc l'autonomie du circuit intégré, est limitée. Par ailleurs, notamment pour des applications à destination du grand public, les circuits intégrés doivent être robustes et doivent pouvoir en particulier supporter des variations de tension ou de courant non souhaitées importantes. Egalement, des contraintes liées à la densité d'intégration des circuits doivent être prises en compte lors de leur réalisation. Les circuits intégrés utilisés notamment dans les applications embarquées comprennent de manière générale un générateur d'alimentation interne, un ou plusieurs circuits fonctionnels et un circuit d'inhibition. Le générateur d'alimentation interne a pour fonction de produire un potentiel d'alimentation stable VDD à partir d'une source d'énergie qui peut être une batterie ou bien un signal énergétique radiofréquence. Initialement à 0 lors de la mise sous tension du circuit intégré, le potentiel VDD produit croît rapidement pour atteindre sa valeur nominale VDDO stable. Les circuits fonctionnels sont par exemple des mémoires, des circuits de téléphonie mobile, etc. Le circuit d'inhibition a quant à lui pour fonction d'empêcher le fonctionnement des circuits fonctionnels avals si le potentiel d'alimentation VDD n'a pas une valeur suffisante pour pouvoir garantir un fonctionnement correct de ces circuits fonctionnels. Ainsi, à la mise sous tension du circuit intégré, le circuit d'inhibition produit un signal actif empêchant les circuits fonctionnels avals de démarrer tant que VDD n'a pas atteint un seuil VSM. Puis, lorsque VDD a atteint sa valeur nominale, le circuit d'inhibition surveille une éventuelle chute du potentiel VDD et produit un signal inactif si VDD descend en dessous d'un seuil VSD pour bloquer à nouveau les circuits fonctionnels avals. De manière connue, un circuit d'inhibition comprend un comparateur comprenant une entrée négative connectée à un générateur produisant un potentiel de référence VREF, et une entrée positive sur laquelle on applique une image du potentiel d'alimentation VDD. L'image est obtenue par l'intermédiaire d'un pont diviseur résistif qui permet d'ajuster le niveau de potentiel sur l'entrée positive en fonction du niveau du potentiel VREF. Le comparateur produit un signal d'activation, pour activer ou inhiber le fonctionnement des circuits fonctionnels avals selon que le potentiel d'alimentation VDD est supérieur ou non à un seuil. Lorsqu'un seuil en montée et un seuil en descente différents sont souhaités, on utilise généralement deux ponts diviseurs résistifs, chacun fournissant une image de VDD de niveau adapté, et on applique sur l'entrée positive du comparateur l'image fournie par le premier pont diviseur ou l'image fournie par le deuxième pont diviseur selon que VDD augmente ou décroît. Les circuits d'inhibition selon l'art antérieur ont pour principal inconvénient une consommation énergétique importante, difficilement acceptable pour une application embarquée. En particulier, les ponts diviseurs de tension sont des consommateurs énergétiques importants. Pour réduire la consommation énergétique, il faudrait réduire le courant circulant dans de tels ponts diviseurs en augmentant la taille des résistances. Cependant, ceci est incompatible avec une densité d'intégration forte. Egalement, un comparateur, réalisé à partir d'au moins 4 à 6 transistors, consomme une énergie importante. L'invention a pour objet principal de proposer un circuit d'inhibition à très faible consommation d'énergie. Plus précisément, l'invention concerne un circuit d'inhibition pour produire un signal d'inhibition lorsqu'un potentiel d'alimentation est inférieur à un seuil déterminé, le circuit comprenant un comparateur. Selon l'invention, le comparateur est un inverseur logique monté entre la masse et une source de potentiel produisant le potentiel d'alimentation, recevant un potentiel de référence fixe en entrée et adapté pour basculer lorsque le potentiel d'alimentation passe en dessus ou au dessus du seuil déterminé. Ainsi, le circuit d'inhibition selon l'invention ne consomme pas ou très peu d'énergie. En effet, le circuit n'utilise pas de ponts diviseurs ou de comparateurs complexes, gros consommateurs d'énergie. Pour réaliser la comparaison, l'invention utilise simplement un inverseur qui consomme de l'énergie uniquement au moment d'un changement d'état, c'est-à-dire en pratique très peu par rapport à la durée de fonctionnement du circuit d'inhibition. L'inverseur logique comprend un transistor P et un transistor N connecté en série entre la sortie de la source de potentiel d'alimentation et la masse. Le potentiel de référence est appliqué sur une grille commune au transistor P et au transistor N et le signal d'inhibition est produit sur un drain commun des dits transistors. Le transistor P est choisi de préférence de grosse taille, pour que sa consommation énergétique reste faible. La taille du transistor P et la taille du transistor N sont choisies en fonction du seuil de basculement déterminé, le dit seuil déterminé étant proportionnel au rapport entre la taille du transistor P et la taille du transistor N. Selon un mode de réalisation, le circuit d'inhibition comprend également un générateur de potentiel pour produire le potentiel de référence. Le générateur de potentiel de référence comprend une diode et une résistance connectées en série entre une sortie d'une source de courant et la masse. Le potentiel de référence est disponible sur le point commun de la source de courant et de la diode. La source de courant comprend par exemple: É un ensemble de transistors bipolaires associés à une résistance R3 formant une structure de type band-gap produisant un courant de base égal à VT/R3, VT étant un paramètre caractéristique d'un transistor bipolaire, É un transistor de recopie, pour produire le courant IREF proportionnel au courant de base. La source de courant est avantageusement complétée par un circuit d'initialisation pour décharger un condensateur parasite d'un transistor bipolaire dans lequel circule le courant de base. Le circuit d'initialisation est par exemple une diode comprenant un premier pôle sur lequel est appliqué le potentiel d'alimentation et un deuxième pôle connecté à un émetteur du dit transistor dans lequel circule le courant de base. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui est faite ci-après d'un mode préféré de réalisation d'un circuit d'inhibition selon l'invention. Cette description est faite à titre indicatif et nullement limitatif, en référence au dessin unique annexé, dans lequel: É la figure 1 est un circuit électronique d'un circuit 35 d'inhibition, et É la figure 2 détaille certains éléments du circuit de la figure 1. Le circuit d'inhibition de la figure 1 comprend essentiellement un générateur de potentiel de référence et un inverseur logique réalisant une fonction de comparaison. Le générateur de potentiel de référence comprend une diode D2 et une résistance R1 connectées en série entre une sortie d'une source 10 de courant et la masse. La diode D2 est constituée à partir d'un transistor bipolaire NPN dont la base est connectée au collecteur. Le potentiel VREF au point P commun de la source 10 et de la diode D2 est constant et indépendant de VDD; il est égal à VREF = VBE + Rl.IREF, où VBE est la tension émetteur-base du transistor formant la diode D2, et IREF est le courant fourni par la source 10. A titre d'exemple numérique, on peut choisir VBE de l'ordre de 650-700 mV, IREF de l'ordre de 0,26 A, R3 de l'ordre de 2MS2. On obtient ainsi VREF de l'ordre de 1,25 V. L'inverseur Il est réalisé selon un schéma connu comprenant un transistor Tl de type PMOS et un transistor T2 de type NMOS, connectés en série entre la sortie du générateur (non représenté) de potentiel d'alimentation VDD dont on veut surveiller le niveau et la masse. Une grille commune des transistors Tl, T2 forme l'entrée de l'inverseur, elle est connectée à la sortie du générateur de potentiel de référence. Un drain commun des transistors Tl, T2 forme une sortie de l'inverseur Il sur laquelle est produit le signal d'inhibition. Un inverseur change d'état logique lorsque le signal sur son entrée passe en dessous ou en dessus d'un seuil de détection VS qui est proportionnel au potentiel d'alimentation VDD appliqué sur la source du transistor Ti: VS = VDD/N, N étant une constante proportionnelle au rapport entre la taille du transistor P et la taille du transistor N. Dans l'invention, on applique VREF constant sur l'entrée de l'inverseur Il, et un potentiel VDD variable sur la source du transistor P. En conséquence, le seuil VS suit les variations de VDD, et l'inverseur change d'état lorsque VDD passe en dessus ou en dessous de VREF*N. L'inverseur I1 est ainsi utilisé dans l'invention pour réaliser une comparaison de VDD et VREF. A titre d'exemple numérique, on pourra choisir VREF*N de l'ordre de 2,5 V pour VDD de l'ordre de 3 V. Le circuit d'inhibition est ici complété par un inverseur 12 en sortie de l'inverseur Il, qui produit le signal OUT. L'inverseur I2 est utile simplement pour obtenir un signal d'inhibition qui est inactif à 0 lorsque le potentiel VDD est suffisant pour alimenter des circuits fonctionnels. Sur la figure 2 est détaillée la source de courant 10 utilisée pour produire le courant de référence IREF. La source 10 comprend 7 transistors bipolaires Q1 à Q6, Q8, une diode Dl, un transistor M1 et une résistance R3. Les transistors Ql à Q6 et la résistance R3 sont connectés selon un schéma connu pour former un générateur de courant. Dans une première branche, le transistor Q1, de type PNP, et les transistors Q2, Q3, de type NPN sont connectés en série, le potentiel VDD étant appliqué sur l'émetteur de Q1 et l'émetteur de Q3 étant connecté à une masse du circuit. Dans une deuxième branche, le transistor Q6, de type PNP et les transistors Q5, Q4, de type NPN, sont connectés en série, le potentiel VDD étant appliqué sur l'émetteur de Q6 et le collecteur de Q4 étant connecté à un pôle de la résistance R3 dont l'autre pôle est connecté à la masse. Une base de Ql est connectée à une base et un collecteur de Q6. Une base de Q5 est connectée à une base et à un collecteur de Q2. Une base de Q3 est connectée à un émetteur de Q5 et une base de Q4 est connectée à un émetteur de Q2. Lorsque le potentiel VDD est appliqué sur les deux branches de la source 10 et que la source a atteint un équilibre, le courant IO circulant dans le transistor Q6 est égal à VT/R3, VT étant un paramètre intrinsèque bien connu d'un transistor bipolaire, égal à k.T/q, k étant la constante de Boltzman, T la température et q la charge élémentaire. VT est égal à 26 mV pour T = 300 K. En choisissant une résistance R3 de l'ordre de 150KS, on obtient ainsi un courant IO faible de l'ordre de 0,17 A. IO est indépendant du potentiel VDD. Le transistor Q8 a un émetteur sur lequel est appliqué le potentiel VDD et une base connectée à la base de Q6. Le transistor Q8 est un transistor de recopie; il produit sur son collecteur P le courant IREF = a.I0, où a est une constante fonction de la taille du transistor Q8 par rapport à la taille du transistor Q6. La source 10 est complétée selon l'invention par l'ajout d'une diode Dl, connectée entre l'émetteur de Q5, au potentiel VDD, et le collecteur de Q6. La diode Dl permet d'initialiser très rapidement la source 10 lorsque le potentiel VDD lui appliqué. En effet, le transistor Q5, parce qu'il est de type bipolaire, présente un condensateur parasite de forte capacité entre son collecteur et la masse. La diode Dl permet, dès l'application du potentiel VDD, de décharger ce condensateur parasite à la masse, de sorte à produire rapidement le courant IREF stable à sa valeur nominale. La source 10 est également complétée par l'ajout d'un transistor Ml de type PMOS en parallèle sur le transistor Ql. Le drain de M1 est connecté au collecteur de Qi et sa grille est connectée à la masse. Le potentiel VDD est appliqué sur la source de Ml. La grille de Ml étant à la masse, le transistor Ml est toujours passant dès l'application du potentiel VDD, même si VDD est faible et n'a pas encore atteint sa valeur nominale. M1 permet d'injecter un petit courant dans la branche constituée des transistors Q1, Q2, Q3, de sorte à stabiliser la source dès sa mise sous tension, c'est-à-dire dès l'application du potentiel VDD. A noter que le comparateur / inverseur Il (et donc également le circuit d'inhibition) ne peut remplir sa fonction tant que le potentiel VREF n'est pas disponible, c'est à dire tant que VDD n'a pas atteint une valeur VMIN minimale suffisante pour rendre passante la diode T9. Ceci n'est pas gênant dans la mesure où : É le courant IREF est disponible très rapidement après la mise sous tension, notamment grâce au transistor M1 et surtout grâce à la diode D1 de la source 10, É la valeur minimale VMIN est de l'ordre de 2*VBE, correspondant à la somme de la chute de tension dans le transistor Q8 et de la chute de tension dans le transistor T9; VMIN est ainsi de l'ordre de 1,4 V, bien inférieur au seuil de changement d'état de l'inverseur I (environ 2,5 V) Le circuit d'inhibition est donc actif bien avant que le potentiel VDD soit suffisant pour alimenter correctement les circuits fonctionnels avals. 9 REVENDICATIONS 1. Circuit d'inhibition pour produire un signal d'inhibition (OUT) lorsqu'un potentiel d'alimentation (VDD) est inférieur à un seuil déterminé (VS), le circuit comprenant un comparateur, le circuit d'inhibition étant caractérisé en ce que le comparateur est un inverseur logique monté entre la masse et une source de potentiel produisant le potentiel d'alimentation (VDD), recevant un potentiel de référence fixe (EO) en entrée et adapté pour basculer lorsque le potentiel d'alimentation passe en dessus ou au dessus du seuil déterminé. 2. Circuit d'inhibition selon la revendication 1, dans lequel l'inverseur logique comprend un transistor P et un transistor N connecté en série entre la sortie de la source de potentiel d'alimentation et la masse, le potentiel de référence étant appliqué sur une grille commune au transistor P et au transistor N, le signal d'inhibition étant produit sur un drain commun des dits transistors. 3. Circuit d'inhibition selon la revendication 2, dans lequel la taille du transistor P est choisie de sorte que la consommation du dit transistor P soit faible. 4. Circuit d'inhibition selon la revendication 2 ou 3, dans lequel la taille du transistor P et la taille du transistor N sont choisies en fonction du seuil déterminé, le dit seuil déterminé étant proportionnel au rapport entre la taille du transistor P et la taille du transistor N. 5. Circuit d'inhibition selon l'une des revendications précédentes, comprenant également un générateur de potentiel pour produire le potentiel de référence (VREF), le dit générateur de potentiel de référence comprenant une diode (T9) et une résistance (R3) connectées en série entre une sortie d'une source de courant (10) et la masse, le potentiel de référence étant disponible sur le point commun de la source de courant et de la diode. 6. Circuit selon la revendication précédente, dans lequel la source de courant comprend: É un ensemble de transistors bipolaires (Q1 à Q6) associés à une résistance R3 formant une structure de type band-gap produisant un courant de base égal à VT/R3, VT étant un paramètre caractéristique d'un transistor bipolaire, É un transistor de recopie (Q8), pour produire le courant IREF proportionnel au courant de base. 7. Circuit selon la revendication précédente, dans lequel la source de courant comprend un circuit d'initialisation pour décharger un condensateur parasite d'un transistor bipolaire (Q5) dans lequel circule le courant de base. 8. Circuit selon la revendication précédente, dans lequel le circuit d'initialisation est une diode (Dl) comprenant un premier pôle sur lequel est appliqué le potentiel d'alimentation et un deuxième pôle connecté à un émetteur du dit transistor(Q5) dans lequel circule le courant de base.