FR 2869458 A1 20051028 FR 0504011 A 20050421 Domaine technique La présente invention concerne généralement une structure d'interconnexion de semi-conducteur et ses procédés de fabrication. Arrière-plan Un grand nombre de dispositifs à semi-conducteur incluent des matériaux à faible k dans leurs couches diélectriques intermétalliques (IMD) afin de réduire la capacité entre les lignes métalliques. Généralement, les matériaux diélectriques à faible k sont des matériaux ayant une constante diélectrique inférieure à celle de l'oxyde de silicium ou de préférence, inférieure à environ 4,0. Typiquement, les matériaux à faible k sont poreux, tendres, et ont une faible teneur en oxyde de silicium, et présentent souvent des taux de dilatation thermique élevés et une faible conductivité thermique en ce qui concerne les structures et les couches voisines. Ces propriétés peuvent entraîner une faible adhérence entre le matériau à faible k et ses structures ou couches voisines. Par conséquent, une couche supérieure est souvent fournie entre les couches IMD pour éliminer les problèmes de délaminage. La figure 1 est une vue en coupe d'une partie d'un exemple de structure d'interconnexion de semi- conducteur 20 de la technique antérieure à un niveau intermédiaire après la formation d'une couche supérieure 24 sur une couche IMD 28. La couche IMD 28 inclut une couche de matériau diélectrique à faible k 30 avec une couche conductrice de cuivre dessinée 31 formée dessus. Le matériau de la couche supérieure 24 inclut du silicium et du carbone. La couche IMD 28 est formée sur un dispositif actif à semi-conducteur 42. Le dispositif actif à semi-conducteur 42 est formé sur ou dans un substrat de semi- conducteur 40. Dans cet exemple, la couche conductrice dessinée 31 est électriquement raccordée au dispositif actif 42 via un autre chemin conducteur 43. Tel que généralement connu, la plupart des matériaux se dilatent en volume lorsqu'ils sont chauffés, mais l'importance de leur dilatation est différente, même sous un même incrément de température. Par ce phénomène, on peut définir le coefficient de dilatation thermique et chaque matériau a son propre coefficient. Si le coefficient de dilatation thermique d'un matériau est différent de celui d'un autre matériau qui adhère sur celuici, la force d'adhésion entre ces deux matériaux est affaiblie après certains cycles thermiques. Ceci est dû au fait qu'ils se dilatent différemment lorsqu'ils sont chauffés, et se rétractent différemment lorsqu'ils sont refroidis. Dans la structure de la technique antérieure illustrée sur la figure 1, les parties de la couche conductrice dessinée 31 sont irrégulièrement espacés, et il existe des zones 50 entre ces parties 31. Etant donné que les coefficients de dilatation thermique du matériau à faible k 30 et de la couche supérieure 24 sont très différents, la couche supérieure 24 a tendance à se délaminer de la couche IMD 28 (constituée de matériau à faible k 30) lorsqu'une contrainte externe est exercée sur la couche supérieure 24. Une contrainte externe type provient des cycles thermiques de la méthode de fabrication, ou d'une méthode de polissage mécanique et chimique (CMP) ultérieure due à la chaleur générée par le frottement et exercée sur la surface supérieure de la structure d'interconnexion de semi-conducteur 20. Il existe ainsi un besoin d'une méthode permettant d'empêcher ou de réduire de manière importante le délaminage entre la couche supérieure 24 et la couche IMD 28 dans la structure d'interconnexion de semi-conducteur 20. Résumé de l'invention Les problèmes et les besoins évoqués ci-dessus peuvent être traités par les modes de réalisation de la présente invention. Conformément à un aspect de la présente invention, une structure d'interconnexion de semi-conducteur est proposée, et inclut un substrat de semi-conducteur, un dispositif actif à semi-conducteur, une couche de matériau diélectrique à faible k, une première couche conductrice dessinée, une seconde couche conductrice dessinée, et une couche supérieure. Le dispositif à semi-conducteur est formé sur/ou dans le substrat de semiconducteur. La couche de matériau diélectrique à faible k est formée sur le dispositif à semi-conducteur. La première couche conductrice dessinée est formée dans la couche de matériau à faible k et électriquement raccordée au dispositif actif à semi-conducteur. Puis, la seconde couche conductrice dessinée est formée dans la couche de matériau à faible k, qui fonctionne comme une couche factice qui n'est pas électriquement raccordée à un dispositif actif à semi-conducteur. La couche supérieure est formée sur la couche de matériau à faible k et sur les première et seconde couches conductrices dessinées. Dans certains cas, la couche supérieure comprend de préférence du silicium et du carbone, et la fraction atomique de carbone est supérieure à environ 30 %. Il a été observé que la force d'adhésion entre la couche supérieure et les première et seconde couches conductrices dessinées est supérieure à la force d'adhésion entre la couche supérieure et la couche de matériau à faible k. Par conséquent, même si la seconde couche conductrice dessinée n'est pas électriquement raccordée au dispositif actif à semi-conducteur et ne permet aucun raccordement électrique, l'existence de la seconde ligne conductrice peut réduire la contrainte excessive, et éliminer le délaminage à la surface entre la couche supérieure et la couche à faible k. De plus, on a découvert que, même si la couche supérieure n'est pas physiquement en contact avec la surface supérieure de la couche de matériau à faible k et la première couche conductrice dessinée, l'ajout de la seconde couche conductrice dessinée peut toujours éliminer son éventuel délaminage. Dans ce cas, il peut exister une couche d'arrêt (non illustrée sur la figure 2) formée entre la couche supérieure et la couche diélectrique à faible k. Dans un mode de réalisation, la couche supérieure a une épaisseur inférieure à 600 angstrdms. Dans un autre mode de réalisation, la couche de matériau à faible k comprend du verre de silicium dopé au fluor (FSG). Conformément à un autre aspect de la présente invention, une structure d'interconnexion de semi-conducteur est proposée, et inclut un substrat de semi-conducteur, un dispositif actif à semi-conducteur, une couche diélectrique intermétallique et une couche supérieure. Le dispositif à semi-conducteur est formé sur et/ou dans le substrat de semi-conducteur. La couche d'électrique intermétallique, formé sur le dispositif actif à semi-conducteur, inclut une couche de matériau diélectrique à faible k. Une première couche conductrice dessinée, électriquement raccordée au dispositif actif à semi-conducteur, est formée dans la couche de matériau à faible k. La première couche conductrice dessinée inclut de préférence du cuivre. Une seconde couche conductrice dessinée, qui n'est pas électriquement raccordée à un dispositif actif à semi- conducteur, est également formée dans la couche de matériau à faible k. La seconde couche conductrice dessinée inclut également de préférence du cuivre. La couche supérieure, comprenant de préférence du silicium et du carbone, est formée sur la couche diélectrique intermétallique. Etant donné que la force d'adhésion entre la couche supérieure et la seconde couche conductrice dessinée est supérieure à celle entre la couche supérieure et la couche de matériau à faible k, l'ajout de la seconde couche conductrice dessinée peut réduire la contrainte excessive et élimine le délaminage éventuel à la surface entre la couche supérieure et la couche d'électrique intermétallique. De plus, on a également découvert que, même si la couche supérieure n'est pas en contact physique avec la surface supérieure de la couche diélectrique intermétallique et la première couche conductrice dessinée, l'ajout de la seconde couche conductrice dessinée peut toujours éliminer l'éventuel délaminage. Dans ce cas, il peut exister une couche d'arrêt (non illustrée) formée entre la couche supérieure et la couche diélectrique à faible k. Selon un autre aspect de la présente invention, un procédé d'amélioration de l'adhérence entre une couche supérieure et une couche diélectrique intermétallique, dans une structure d'interconnexion de semi-conducteur, est proposé. Ce procédé inclut les étapes suivantes, pas nécessairement dans l'ordre ou à la suite, décrites dans le présent paragraphe. Premièrement, une couche de matériau diélectrique à faible k, fonctionnant comme un diélectrique intermétallique, est formée sur un dispositif actif à semi-conducteur dans un substrat de semi-conducteur. Puis, une première couche conductrice dessinée est formée électriquement raccordée au dispositif actif à semi-conducteur dans la couche de matériau à faible k. Une seconde couche conductrice dessinée, fonctionnant comme une couche factice et n'étant pas électriquement raccordée à un dispositif actif à semi-conducteur, est formée dans la couche de matériau à faible k. Finalement, la couche supérieure est formée sur la couche diélectrique intermétallique. La couche supérieure inclut de préférence du silicium et du carbone. En raison de l'ajout de la seconde couche conductrice, la force d'adhésion globale à la surface entre la couche supérieure et la couche de matériau à faible k est maintenant supérieure à celle de la condition sous laquelle seule la première couche productrice dessinée existe dans la couche de matériau à faible k. Les paragraphes précédents ont présenté des caractéristiques plutôt générales de la présente invention afin que la description détaillée de l'invention qui suit puisse être mieux comprise. Des caractéristiques et avantages supplémentaires de l'invention sont décrits ci-dessous, et constituent le sujet des revendications de l'invention. Les spécialistes de la technique remarqueront que la conception et les modes de réalisation spécifiques décrits peuvent être facilement utilisés comme base pour modifier ou concevoir d'autres structures ou méthodes permettant d'atteindre les mêmes objectifs de la présente invention. Les spécialistes de la technique doivent également se rendre compte que ces constructions équivalentes ne s'éloignent pas de l'esprit ni du cadre de l'invention tels que définis dans les revendications jointes. Brève description des dessins Ce qui suit est une brève description des dessins, qui illustrent des exemples de modes de réalisation de la présente invention et dans lesquels: la figure 1 est une vue en coupe d'une partie d'un exemple de structure d'interconnexion de semi-conducteur de la technique antérieure à un niveau intermédiaire après la formation d'une couche supérieure sur une couche IMD; la figure 2 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur pour un premier mode de réalisation de la présente invention; la figure 3 et une vue en coupe d'une partie d'un exemple de structure d'interconnexion de semi- conducteur de la technique antérieure avec une structure de damasquinage double pour la ligne conductrice de la couche IMD; la figure 4 et une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur d'un deuxième mode de réalisation de la présente invention; la figure 5 et une vue en coupe d'une partie d'une structure d'interconnexion de semi- conducteur d'un troisième mode de réalisation de la présente invention; la figure 6 et une vue de dessus d'une puce de semi-conducteur illustrant les structures d'interconnexion de semi-conducteur de la présente invention selon les modes de réalisation mentionnés ci-dessus; et la figure 7 est une vue de dessus de quelques exemples de couches conductrices dessinées selon un mode de réalisation de la présente invention. Description détaillée des dessins En faisant maintenant référence aux dessins, dans lesquels des numéros de références similaires sont utilisés pour désigner des éléments identiques similaires dans les différentes vues, les modes de réalisation illustratifs de la présente invention sont illustrés et décrits. Les figures ne sont pas nécessairement dessinées à l'échelle, et dans certains cas, les dessins ont été exagérés et/ou simplifiés pour des besoins illustratifs uniquement. Un spécialiste de la technique remarquera les nombreuses applications et variations possibles de la présente invention basées sur les modes de réalisation illustratifs suivants de la présente invention. Généralement, un mode de réalisation de la présente invention propose un schéma et un procédé d'amélioration de l'adhérence entre une couche IMD (diélectrique intermétallique) et une couche supérieure en contact dans une structure d'interconnexion de semi- conducteur. La figure 2 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur 20 d'un premier mode de réalisation de la présente invention. La structure d'interconnexion 20 de la figure 2 est illustrée à un niveau intermédiaire après la formation d'une couche supérieure 2:4 sur une couche IMD 28. La couche IMD 28 du premier mode de réalisation inclut une couche de matériau diélectrique à faible k 30 avec une première couche conductrice dessinée 31 (dessinée comme un ensemble de lignes conductrices en raison d'une vue en coupe) formée dessus. Le matériau de la couche supérieure 24 inclut de préférence du silicium et du carbone. La couche IMD 28 est formée sur des dispositifs actifs à semi- conducteur 42. Des dispositifs actifs à semi-conducteur 42 sont formés sur et/ou dans un substrat de semi-conducteur 40. Dans le premier mode de réalisation, les dispositifs actifs à semi-conducteur 42 peuvent être des transistors comportant des électrodes de grille. Les dispositifs actifs à semi-conducteur 42, qui sont électriquement raccordés à d'autres dispositifs similaires pour fournir une fonction électrique, peuvent être différents pour d'autres modes de réalisation, y compris (mais non limité à) des électrodes de grille, des transistors, des condensateurs, des résistances, des conducteurs, ou des combinaisons, par exemple. Les câbles de la première couche conductrice dessinée 31 sont électriquement raccordés aux dispositifs à semi-conducteur 42 via des chemins conducteurs, tels que des fiches de contact 43, comme illustré sur la figure 2 par exemple. Une seconde couche conductrice dessinée 32 (de nouveau, dessinée comme un ensemble de lignes conductrices par une vue en coupe) est ajoutée, elle n'est pas électriquement raccordée aux dispositifs actifs à semi- conducteur 42, du moins pas raccordée à ceux raccordés par la première couche conductrice dessinée 31, comme une couche conductrice factice. La couche conductrice factice 32 peut être électriquement raccordée à la terre (non illustrée) pour empêcher le développement de champs électriques parasites. Comme décrit plus en détail ci-dessous, l'ajout d'une couche conductrice factice 32 peut éliminer l'éventuel délaminage à la surface entre la couche supérieure 24 et la couche IMD 28. La couche de matériau diélectrique à faible k 30 peut inclure un matériau diélectrique à faible k approprié, incluant (mais non limité à) les matériaux suivants: Black DiamondTM (commercialisé par Applied Materials, Inc.), verre de silice fluoré ou verre d'oxyde de silicium fluoré (FSG), SiOXCy, verre centrifugé (Spin-On-Glass), polymères centrifugés (Spin-On- Polymers), SILKTM commercialisé par Dow Chemical, FLARETM commercialisé par Honeywell, LKD (diélectrique à faible k) commercialisé par JSR Micro, Inc., matériau de silicium-carbone-oxygène-hydrogène (SiCOH), silicium amorphe hydrogéné (a-Si:H), SiOXNy, SiC, SiCO, SiCH, des composés de ces éléments, des composites de ces éléments et des combinaisons de ces éléments, par exemple. La couche supérieure 24 peut être constituée d'un matériau quelconque parmi une variété de matériaux appropriés qui incluent du silicium et du carbone, y compris (mais non limité à) les matériaux suivants: SiC (parfois vendu sous la marque commerciale BLOKTM par Applied Materials, Inc.), SiCN (parfois vendu sous la marque commerciale n-BLOKTM par Applied Materials, Inc.), un composé de carbone- silicium comprenant au moins 30 % de carbone, du nitrure de silicium dopé au carbone (S.iXNyCX), des composites de ces éléments et des combinaisons de ces éléments, par exemple. Les couches conductrices dessinées 31 et 32 peuvent se former à partir d'un matériau quelconque parmi une variété de matériaux conducteurs appropriés, y compris (mais non limité à) les matériaux suivants. nitrure de métal, alliage métallique, cuivre, alliage de cuivre, aluminium, alliage d'aluminium, or, alliage d'or, des composites de ces éléments et des combinaisons de ces éléments, par exemple. Dans un mode de réalisation préféré, la seconde couche conductrice dessinée 32 est formée à l'aide des mêmes matériaux et étapes utilisés pour former la première couche conductrice 31. Dans d'autres modes de réalisation, cependant, la couche conductrice dessinée 32 peut être formée à partir d'un matériau différent de celui de la première couche conductrice dessinée 31. Les fiches de contact 43 sont de préférence formées à partir de cuivre, mais elles peuvent être constituées d'autres matériaux. Même si des fiches de contact 43 constituées d'un matériau différent de celui des lignes conductrices 31 qui sont généralement utilisées pour créer des raccordements vers les dispositifs actifs à semi-conducteur 42, il est envisagé que le même matériau des lignes conductrices 31 puisse être utilisé pour créer un raccordement vers les dispositifs actifs à semi-conducteur 42 (par exemple, structure à damasquinage unique, structure à damasquinage double) . Il convient de noter que, au cours de la fabrication de la structure d'interconnexion de semi-conducteur 20, il peut être nécessaire de ralentir ou même d'arrêter l'attaque chimique au niveau de l'interface de la couche IMD 28 et de la couche diélectrique 44, avant de former les couches conductrices dessinées 31 et 32 dans la couche IMD 28. Par conséquent, il peut exister une autre couche diélectrique (non illustrée sur la figure 2) intercalée entre la couche IMD 28 et la couche diélectrique 44, qui a une plus grande résistance que la couche IMD 28, pour fournir une meilleure capacité à empêcher l'attaque chimique. Une couche diélectrique avec du matériau tel que du SiN, SiC, SiON, SiOC ou des combinaisons de ces éléments peut s'avérer un bon choix pour cette couche diélectrique, par exemple. Dans un mode de réalisation préféré de la présente invention, la couche de matériau diélectrique à faible k 30 est constituée de Black DiamondTM commercialisé par Applied Materials, Inc., les couches conductrices 31 et 32 sont constituées de cuivre ou d'un alliage de cuivre (de préférence, avec une couche d'arrêt également, non illustrée), et la couche supérieure 24 est, de préférence, du SiC (par exemple, BLOKTM commercialisé par Applied Materials, Inc.). On a découvert en effectuant des essais que la force d'adhésion entre le matériau Black Diamond (couche à faible k 30) de la couche IMD 28 et le matériau BLOKTM (couche supérieure SiC 24) peut être environ cinq fois plus faible que la force d'adhésion entre les couches conductrices de cuivre 31 et 32 et le matériau BLOKTM (couche supérieure SiC 24). Par exemple, dans un essai de flexion en quatre points sur une structure de la technique antérieure (sans couche conductrice factice 32) comportant du matériau BLOKTM pour la couche supérieure 24, du cuivre pour la première couche conductrice 31, et du matériau Black DiamondTM pour la couche de matériau à faible k 30, la force d'adhésion au niveau de l'interface Cu/BLOK a été mesurée comme étant environ égale à 24,80 J/m et la force d'adhésion au niveau de l'interface Black Diamond/BLOK a été mesurée comme étant environ égale à seulement 5,01 J/m. Par conséquent, l'augmentation de la zone d'interface Cu/SiC en ajoutant la couche conductrice factice dessinée 32 et en réduisant la zone d'interface IMD à faible k/SiC conformément à un mode de réalisation de la présente invention augmente de manière importante la résistance globale de l'interface entre la couche IMD 28 contenant du à faible k et la couche supérieure SiC 24. Sur la figure 2, la largeur et le nombre de segments de la couche conductrice 32 (observée selon la vue en coupe latérale) sont également importants pour améliorer l'adhérence entre la couche supérieure 24 et la couche IMD 28. Premièrement, la couche conductrice 32 et la couche conductrice 31 sont généralement fabriquées au cours des mêmes étapes de la méthode, ainsi, dans un mode de réalisation préféré, la largeur des segments de la couche conductrice 32 est grossièrement identique à la largeur des segments de la couche conductrice 31, ou avec une variation de 20 Deuxièmement, même si l'ajout d'une couche conductrice 32, correspondant à l'incrément de la zone où.la couche supérieure entre en contact avec le métal, augmente la force d'adhérence, un ajout trop important ou une trop grande zone de couche conductrice 32 entraîne d'autres problèmes. Ceci est dû au fait qu'une trop grande zone métallique est exposée dans la couche IMD 28, l'érosion dans la zone métallique, due à l'exercice d'un CMP (polissage chimique et mécanique) sur la surface de la couche IMD 28, devient importante et entraîne ensuite une adhérence faible aux dépôts de la couche supérieure 24. Dans la présente invention, la partie correspondante de la couche conductrice factice 32 dans la couche IMD 28 est également évaluée pour compenser les deux problèmes mentionnés ci-dessus: une éventuelle érosion minimale et une amélioration de l'adhérence maximale. On a découvert que, entre deux segments de la couche conductrice dessinée 31, si le rapport de section, défini par la somme des zones dans lesquelles la couche supérieure entre en contact avec la couche conductrice factice 32 par rapport à la zone totale entre deux segments de la couche conductrice dessinée 31, est dans la plage comprise entre environ 20 % et 80 l'incrément d'adhérence devient évident et une érosion éventuelle est toujours possible. Pour être spécifique, environ 50 % du rapport de section sont envisageables en fonction de ses performances. La figure 3 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur 20 de la technique antérieure avec une structure de damasquinage double pour la couche conductrice dessinée 31 illustrée. La figure 4 est une vue en coupe d'une structure d'interconnexion de semi-conducteur 20 d'un deuxième mode de réalisation de la présente invention. Le deuxième mode de réalisation est essentiellement identique au premier mode de réalisation (voir figure 2), à l'exception que, au moins une partie de la première couche conductrice dessinée 31 a la forme d'une structure de damasquinage double (voir figure 4). Une partie ou plusieurs parties de la couche conductrice factice dessinée 32 peut/peuvent avoir une structure de damasquinage double dans d'autres modes de réalisation (non illustrés), tant qu'elle(s) n'est/ne sont pas électriquement raccordée(s) aux dispositifs actifs à semi-conducteur 42. La figure 5 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur 20 d'un troisième mode de réalisation de la présente invention comportant une couche conductrice factice dessinée 32 pour augmenter la force d'adhérence entre la couche IMD 28 et la couche supérieure 24. Dans le troisième mode de réalisation, la première couche conductrice dessinée 31 est directement électriquement raccordée aux dispositifs actifs à semi-conducteur 42 (par exemple, via du cuivre). La structure comprenant une couche conductrice factice dessinée peut améliorer la force d'adhésion entre la couche IMD et la couche supérieure, et elle est particulièrement avantageuse pour deux conditions. l'une lorsqu'elle est appliquée au niveau de la zone périphérique de la puce de semi-conducteur, l'autre est appliquée pour des niveaux supérieurs d'interconnexion de semi-conducteur. Premièrement, les zones périphériques de la puce de semi-conducteur présentent typiquement la variation de contrainte maximale au cours de la fabrication de puces de semi-conducteur, par conséquent, une conception efficace permettant de renforcer l'adhérence entre les couches peut être souhaitable ou nécessaire. Sur la figure 6, la périphérie 52 de la puce de semi- conducteur 50 est définie comme une ceinture ou une zone étroite d'une largeur W environ égale, ou légèrement supérieure, à 10 % de la largeur de la puce de semi-conducteur 50. Etant donné que la puce de semi- conducteur 50 peut être rectangulaire et non carrée, la largeur W de la périphérie peut être égale à 10 % de l'une ou l'autre des dimensions de la puce de semi-conducteur, ou 10 % de la moyenne de ces dimensions. De plus, les coins 54 sur la puce de semi-conducteur 50 sont les endroits où l'invention peut avoir le plus d'effet. Ceci est dû au fait que les coins 54 subissent généralement davantage de pression que les autres zones de la périphérie 52 lors de la découpe ou de la découpe en dés au cours de la fabrication de puce de semi-conducteur. Comme indiqué ci-dessus, la ceinture ou la zone 52 peut comprendre ou inclure un grand nombre de structures d'interconnexion de semi-conducteur 20. Chaque structure d'interconnexion de semi-conducteur 20 est électriquement associée à un ou plusieurs des autres dispositifs de la puce de semi-conducteur 50 fonctionnant ensemble comme un circuit ou un bloc spécifique, tel qu'une mémoire, un processeur, un compteur, une source de tension, ou similaire. La structure d'interconnexion de semiconducteur 20 située sur ou dans la périphérie 52 subit normalement une très grande contrainte en raison de l'accumulation de contraintes provenant de la fabrication de plusieurs dispositifs dans et sur la puce de semi-conducteur 50. Avec la couche conductrice factice dessinée 32 intégrée à la structure d'interconnexion 20, l'adhérence entre les couches IMD et les couches supérieures est augmentée et les problèmes de délaminage sont éliminés. La structure comprenant la couche conductrice factice pour améliorer la force d'adhérence entre la couche IMD et la couche supérieure est également efficace lorsqu'elle est appliquée pour des niveaux supérieurs d'interconnexion de semi-conducteur. Les structures d'interconnexion de semi-conducteur sont généralement fabriquées avec plusieurs niveaux basés sur leur conception. Au cours de la fabrication, les niveaux supérieurs subissent souvent davantage de contraintes que les niveaux inférieurs. Par conséquent, l'invention présentée est de préférence utilisée pour les niveaux d'interconnexion supérieurs. Par exemple, les deux plus hauts niveaux d'interconnexion (c'est-à-dire le niveau supérieur et le niveau en dessous) d'une puce de semi-conducteur peuvent être un endroit avantageux (ou même le meilleur endroit) pour appliquer cette invention. Il doit être noté que, même si les couches conductrices dessinées 31 et 32 sont dessinées comme des lignes séparées sur la vue en coupe des figures 2, 4 et 5, elles sont en fait des couches conductrices dessinées comme ayant un ou plusieurs segments de forme linéaire ou rectangulaire. Les figures 7a à 7e illustrent des exemples de formes de couche conductrice dessinée selon une vue en plan. chaque figure 7a à les vues en coupes De plus, une ligne pointillée sur 7e illustre l'endroit où sont prises desfigures 2, 4 et 5. Généralement, la forme de figure simples, ou celle de segments linéaires 7a comportant plusieurs lignes la figure 7b comportant plusieurs avec au moins deux segments physiquement raccordés, est le plus souvent appliquée. Sous certaines conditions, la couche conductrice peut être dessinée comme ayant sensiblement une forme rectangulaire ou par ailleurs la forme arrondie, comme respectivement illustré sur les figure 7c et 7d, qui sont également utilisées. Parfois, la couche conductrice peut même être dessinée comme une ligne tiretée ou pointillée agrandie comme sur la figure 7e, de préférence avec tous les segments fabriqués en même temps. Tous les exemples mentionnés ci-dessus sont seulement des exemples illustrant des couches conductrices dessinées de la présente invention, et ne limitent certainement pas la présente invention. Même si les modes de réalisation de la présente invention et au moins certains de ses avantages ont été décrits en détail, il doit être compris que différents remplacements, modifications et altérations peuvent être effectués ici sans s'éloigner de l'esprit et du cadre de l'invention tel que définis par les revendications jointes. De plus, le cadre de la présente invention n'est pas destiné à se limiter aux modes de réalisation particuliers de la méthode, des appareils, de la fabrication, de la composition de matière, des moyens, des procédés et des étapes décrits dans la spécification. Tel qu'un spécialiste de la technique appréciera à la lecture de la description de la présente invention, les méthodes, les appareils, la fabrication, les compositions de matière, les moyens, les procédés ou les étapes, existants ou à venir, qui remplissent sensiblement la même fonction ou entraînent le même résultat, les modes de réalisation correspondants décrits ici peuvent être utilisés selon la présente invention. Par conséquent, les revendications jointes sont prévues pour inclure dans leur cadre ces méthodes, appareils, fabrication, compositions de matière, moyens, procédés ou étapes. REVENDICATIONS 1. Structure d'interconnexion de semi-conducteur comprenant: un substrat de semi-conducteur; un dispositif actif à semi-conducteur formé dans le substrat de semi-conducteur; une couche de matériau diélectrique à faible k formée sur le dispositif à semi-conducteur; une première couche conductrice dessinée formée dans la couche de matériau à faible k, la première couche conductrice dessinée étant électriquement raccordée au dispositif actif à semi-conducteur; une seconde couche conductrice dessinée formée dans la couche de matériau à faible k, la seconde couche conductrice dessinée n'étant pas électriquement raccordée aux dispositifs actifs à semi-conducteur; et une couche supérieure formée sur la couche de matériau à faible k et sur les première et seconde couches conductrices dessinées. 2. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle au moins une des première et seconde couches conductrices dessinées comprend du cuivre. 3. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la seconde couche conductrice dessinée comprend au moins un segment de forme essentiellement linéaire, rectangulaire ou arrondie. 4. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la seconde couche conductrice dessinée est une couche dessinée sous forme de ligne pointillée ou de ligne tiretée. 5. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche supérieure comprend du silicium et du carbone. 6. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche supérieure a une épaisseur inférieure à environ 600 angstrôms. 7. Structure d'interconnexion de semi-conducteur de la revendication 5, dans laquelle la couche supérieure comprend au moins 30 de carbone. 8. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche de matériau diélectrique à faible k a une constante diélectrique inférieure à celle de l'oxyde de silicium. 9. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche de matériau à faible k comprend du silicium et du carbone. 10. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche de matériau à faible k comprend du verre de silicium dopé au fluor (FSG). 11. Structure d'interconnexion de semi-conducteur de la revendication 9, dans laquelle la couche de matériau à faible k comprend du Black Diamond. 12. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la structure d'interconnexion de semi-conducteur est située sur une zone périphérique entourant une puce de semi-conducteur dans laquelle se forme la structure d'interconnexion de semi-conducteur. 13. Structure d'interconnexion de semi-conducteur de la revendication 12, dans laquelle la largeur de la zone périphérique représente environ 10 % de la largeur de la puce de semi-conducteur. 14. Structure d'interconnexion de semi-conducteur comprenant: un substrat de semi-conducteur; un dispositif actif à semi-conducteur formé dans le substrat de semi-conducteur; une couche diélectrique formée sur le dispositif à semi-conducteur, la couche diélectrique comprenant une couche de matériau diélectrique à faible k; une première couche conductrice dessinée formée dans la couche diélectrique, la première couche conductrice dessinée étant électriquement raccordée au dispositif actif à semi-conducteur, et la première couche conductrice dessinée comprenant du cuivre; une seconde couche conductrice dessinée formée dans la couche diélectrique, la seconde couche conductrice dessinée n'étant pas électriquement raccordée aux dispositifs actifs à semi-conducteur, et la seconde couche conductrice dessinée comprenant du cuivre; et une couche supérieure formée sur la couche diélectrique, la première couche conductrice dessinée et la seconde couche conductrice dessinée. 15. Structure d'interconnexion de semi-conducteur de la revendication 14, dans laquelle la couche supérieure comprend du silicium et du carbone. 16. Structure d'interconnexion de semi-conducteur de la revendication 14, dans laquelle la couche de matériau à faible k comprend du silicium et du carbone. 17. Procédé d'élimination du délaminage entre une couche supérieure et une couche diélectrique dans une structure d'interconnexion de semiconducteur, comprenant: la formation d'un matériau diélectrique à faible k pour la couche diélectrique sur un dispositif actif à semi-conducteur, le dispositif à semi-conducteur étant formé dans un substrat de semiconducteur; la formation d'une première couche conductrice dessinée dans la couche de matériau à faible k, la première couche conductrice dessinée étant électriquement raccordée au dispositif à semi-conducteur; la formation d'une seconde couche conductrice dessinée dans la couche de matériau à faible k, la seconde couche conductrice dessinée n'étant pas électriquement raccordée aux dispositifs actifs à semi-conducteur; et la formation d'une couche supérieure sur la couche diélectrique intermétallique, la première couche conductrice dessinée et la seconde couche conductrice dessinée. 18. Procédé de la revendication 17, dans laquelle les première et seconde couches conductrices dessinées comprennent du cuivre. 19. Procédé de la revendication 17, dans laquelle la couche supérieure comprend du silicium et du carbone. 20. Procédé de la revendication 17, dans laquelle la couche supérieure a une épaisseur inférieure à environ 600 angstrdms. 21. Procédé de la revendication 17, dans laquelle la couche supérieure a une constante diélectrique sensiblement inférieure à celle de l'oxyde de silicium. 22. Procédé de la revendication 17, dans laquelle la couche de matériau à faible k comprend du silicium et du carbone. 23. Procédé de la revendication 17, dans laquelle la couche de matériau à faible k comprend du verre de silicium dopé au fluor (FSG). 24. Procédé de la revendication 22, dans laquelle la couche de matériau à faible k comprend du Black Diamond. 25. Procédé d'amélioration de l'adhérence entre une couche supérieure et une couche diélectrique dans une structure d'interconnexion de semiconducteur, comprenant: la formation d'une couche de matériau diélectrique à faible k pour la couche diélectrique sur un dispositif actif à semi-conducteur, le dispositif actif à semi-conducteur étant formé dans un substrat de semi-conducteur; la formation d'une première couche conductrice dessinée dans la couche de matériau à faible k, la première couche conductrice dessinée étant électriquement raccordée au dispositif actif à semi-conducteur; la formation d'une seconde couche conductrice dessinée dans la couche de matériau à faible k, la seconde couche conductrice dessinée étant une couche factice qui n'est pas électriquement raccordée à la première couche conductrice dessinée; et la formation de la couche supérieure sur la couche diélectrique, dans laquelle une première force d'adhésion entre la couche supérieure et la seconde couche conductrice dessinée est supérieure à une seconde force d'adhésion entre la couche supérieure et la couche de matériau à faible k. 26. Procédé de la revendication 25, dans lequel la couche supérieure comprend du silicium et du carbone, et dans lequel la seconde ligne conductrice dessinée comprend du cuivre.