FR 2870990 A1 20051202 FR 0451040 A 20040526 PROTECTION D'UN CIRCUIT INTÉGRÉ CONTRE DES DÉCHARGES ÉLECTROSTATIQUES La présente invention concerne le domaine de la protection de bornes d'entrée/sortie d'un circuit intégré contre des décharges électrostatiques (ESD). De telles protections sont généralement prévues sur les plots d'un circuit intégré et 5 consistent à relier ces plots à un potentiel de référence (généralement la masse) pour évacuer une éventuelle décharge électrostatique. Il peut également s'agir de protéger un point d'un circuit électronique sensible aux décharges électrostatiques. La figure 1, illustre de façon très schématique et sous forme de blocs, le schéma de principe d'un circuit 1 de protection d'un étage 2 d'entréesortie (I/O) d'une fonction 3 (FCT) intégrée. En figure 1, l'étage d'entrée-sortie est supposé être relié d'une part à un plot 4, l'ensemble du circuit (2+3) 15 étant par ailleurs relié à un plot 5 représentant un potentiel de référence (ici la masse GND). Un dispositif de protection 1 est essentiellement constitué d'un interrupteur, généralement unidirectionnel, reliant directement le plot 4 à la masse 5. Cet interrupteur est commandé à l'apparition d'une décharge électrostatique sur le plot 4 du circuit intégré. Cette commande est illustrée en figure 1 par un pointillé ESD. Dans des circuits intégrés de technologie MOS, l'apparition d'une décharge électrostatique est souvent détectée par un transistor MOS à canal N dont le drain définit l'anode A de l'interrupteur 1 reliée au plot 4 et dont la source est connectée à la grille et définit la cathode K reliée à la masse. La figure 2A représente un premier exemple connu d'interrupteur 1 de protection ESD. Il s'agit d'un transistor MOS à canal N M1 dont les grille G, source S et substrat B (bulk) sont interconnectés et définissent la cathode K de l'interrupteur et dont le drain D constitue l'anode A. En fait, la présence d'une décharge électrostatique déclenche un transistor bipolaire NPN intrinsèque au transistor MOS. Ce transistor est représenté en pointillés en figure 2A par son schéma électrique équivalent. Il s'agit d'un transistor NPN dont le collecteur correspond au drain D du transistor M1, dont l'émetteur correspond à la source S du transistor M1 et dont la base correspond au substrat B du transistor M1. La capacité de protection de l'interrupteur 1 dépend de la taille du transistor M1. En pratique, cette capacité de protection est généralement de l'ordre de quelques dizaines de volts par micromètre de largeur de grille du transistor M1. La figure 2B représente un deuxième exemple connu d'interrupteur 1' de protection ESD. Ici, un transistor Ml' connecté comme le transistor M1 de la figure 2A est associé à un thyristor THK à gâchette de cathode dont l'anode est reliée au drain du transistor M1' (anode A de l'interrupteur 1') et dont la cathode est reliée à la source du transistor Ml' (cathode K de l'interrupteur 1'). La gâchette G' du thyristor THK est reliée à la source (donc à la grille) du transistor Ml'. En figure 2B, le thyristor THK a été symbolisé sous la forme d'un transistor PNP 11 et d'un transistor NPN 12 de façon usuelle. L'émetteur du transistor PNP définit l'anode A du thyristor et son collecteur est relié à la base du transistor 12 qui définit la gâchette G' du thyristor. La base du transistor PNP 11 est reliée au collecteur du transistor NPN 12 et l'émetteur de ce dernier définit la cathode K du thyristor, une résistance R reliant la gâchette à la cathode pour permettre l'amorçage du thyristor. La réalisation de la figure 2B permet de réduire la taille du transistor MOS Ml' pour une même capacité de protection, un thyristor étant généralement capable de supporter de l'ordre de 100 volts par micromètre de largeur. Le rôle des transistors 11 et 12 formant le thyristor est le même que celui du transistor bipolaire parasite du transistor MOS, à savoir absorber le courant de la décharge électrostatique et éviter ainsi d'endommager la grille du transistor MOS. Un inconvénient des interrupteurs de protection ESD classiques des figures 2A et 2B est lié à un paramètre de fabrication du transistor MOS à canal M1 ou Ml' dans des technologies dites à faible coût (low cost). Ce paramètre est le paramètre dénoinuué GIDL (Gate Induced Drain Leakage) qui 20 correspond à une fuite de courant entre le drain et la grille du transistor MOS. Cette fuite apparaît dès qu'une tension est appliquée entre drain et source du transistor MOS (donc entre grille et drain dans la mesure où les grilles et sources sont ici interconnectées). L'apparition de cette fuite met le 25 transistor MOS en conduction avant qu'il ait pu rendre son transistor bipolaire NPN parasite conducteur. Par conséquent, ce transistor bipolaire reste bloqué et l'importance du courant (la décharge électrostatique) endommage le transistor MOS luimême. La présente invention vise à pallier les inconvénients 30 des protections ESD connues et notamment à proposer une solution qui soit insensible aux paramètres GIDL des transistors MOS déclenchant l'interrupteur électrostatique. La présente invention vise également à proposer une solution qui soit compatible avec n'importe quelle fonction 35 (plus précisément, étage d'entrée-sortie) à protéger. 15 L'invention vise également à proposer une solution qui ne requiert pas d'optimiser de façon coûteuse les paramètres des transistors MOS. Pour atteindre ces objets ainsi que d'autres, la 5 présente invention prévoit un circuit de protection contre des décharges électrostatiques, comportant: un premier transistor MOS de détection d'un courant de fuite entre un premier point d'entrée d'un circuit à protéger et un deuxième point à un potentiel de sortie; un deuxième transistor MOS constitutif d'un interrupteur reliant directement lesdits points; et un amplificateur du courant de fuite dans le premier transistor pour commander le deuxième. Selon un mode de réalisation de la présente invention, 15 ledit amplificateur est constitué par un montage à miroir de courant de transistors MOS. Selon un mode de réalisation de la présente invention, un convertisseur courant-tension est intercalé entre la grille du deuxième transistor et la sortie de l'amplificateur. Selon un mode de réalisation de la présente invention, le gain d'amplification est choisi pour que le deuxième transistor soit rendu passant sous l'effet d'un courant de fuite grille-drain du premier transistor. Selon un mode de réalisation de la présente invention, le circuit comporte en outre un élément capacitif reliant directement la grille du deuxième transistor au premier point. Selon un mode de réalisation de la présente invention, ledit deuxième transistor commande un thyristor. Selon un mode de réalisation de la présente invention, 30 ledit point d'entrée est un premier plot ou une première borne d'entrée-sortie du circuit à protéger. Selon un mode de réalisation de la présente invention, ledit point à un potentiel de sortie est un deuxième plot ou une deuxième borne d'entréesortie du circuit à protéger. Selon un mode de réalisation de la présente invention, la deuxième borne est reliée directement à la masse constituant le potentiel de sortie. Ces objets, caractéristiques et avantages, ainsi que 5 d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 décrite précédemment représente de façon 10 très schématique, l'architecture d'un circuit de protection contre une décharge électrostatique auquel s'applique la présente invention; les figures 2A et 2B représentent des exemples classiques d'interrupteurs de protection; la figure 3 illustre, de façon très schématique, le principe fonctionnel d'un circuit de commande d'un interrupteur de protection électrostatique selon la présente invention; la figure 4 représente un exemple de schéma électrique d'un premier mode de réalisation d'un interrupteur de protection 20 ESD et de son circuit de commande selon la présente invention; la figure 5 représente partiellement une variante d'un interrupteur de protection ESD selon la présente invention; et la figure 6 est un schéma électrique détaillé d'un mode de réalisation préféré d'un circuit de protection contre 25 des décharges électrostatiques selon la présente invention. Les mêmes éléments ont été utilisés pour désigner les mêmes références aux différentes figures. Pour des raisons de clarté, seuls les éléments qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et 30 seront décrits par la suite. En particulier, les fonctions ou applications qui sont connectées aux plots d'entrée- sortie protégés par un circuit de l'invention n'ont pas été détaillées, l'invention étant compatible avec la protection de n'importe quel circuit d'entrée-sortie classique. De plus, l'invention 35 sera décrite par la suite en relation avec un exemple préféré d'application à la protection de plots ou bornes d'entrée-sortie d'un circuit intégré. Toutefois, tout ce qui sera décrit s'applique également à la protection d'un point interne du circuit non directement accessible à l'extérieur du circuit et que l'on souhaite protéger contre les ESD. Une caractéristique de la présente invention est d'amplifier le courant de fuite présent dans un transistor MOS à canal N subissant une décharge électrostatique, pour déclencher (fermer) un autre transistor MOS à canal N constituant l'interrupteur de protection proprement dit. La figure 3 illustre, de façon très schématique, le principe d'un circuit 19 de protection contre des décharges électrostatiques selon l'invention. Pour simplifier, le circuit à protéger et les plots (4, 5, figure 1) d'entrée-sortie n'ont pas été représentés en figure 3. Seules les bornes A et K de l'interrupteur ont été illustrées, le raccordement de ces bornes étant en lui-même classique. Selon la présente invention, un premier transistor MOS M20 à canal N a sa source S20 reliée à sa grille G20 et à la cathode K de l'interrupteur 19, le drain du transistor M20 étant relié directement à l'anode A de l'interrupteur 19. Selon l'invention, un deuxième transistor MOS N21 à canal N constitutif d'un interrupteur de protection 21 propre à courtcircuiter les bornes A et K reçoit sur sa grille G21 une tension correspondant à l'amplification, par un amplificateur 22, du courant de fuite éventuel du transistor M20. Le rôle de l'amplificateur 22 est de provoquer une fermeture de l'interrupteur 21 avant qu'une éventuelle fuite dans le transistor M20 en ait provoqué la rupture. De préférence, un élément capacitif 23 relie l'anode A du circuit 19 à la grille G21 du transistor M21. Le rôle de ce condensateur optionnel est d'accélérer la fermeture du circuit en présence d'une décharge électrostatique en conanençant à charger la grille G21 du transistor M21 avant que celui-ci ne soit mis en conduction par l'amplificateur 22. A l'apparition d'une décharge électrostatique sur la borne A, un courant de fuite tend à circuler dans le transistor M20 qui est tout le temps bloqué par sa connexion de grille à source. L'amplificateur 22 amplifie ce courant de fuite pour attaquer la grille G21 et rendre le transistor M21 passant. La figure 4 représente un premier exemple simplifié de réalisation d'un amplificateur 22. L'amplificateur y est constitué d'un montage en miroir de courant formé d'un premier transistor à canal P M23 en série avec le transistor M20 et d'un deuxième transistor à canal P M24 monté en miroir sur le transistor M23. Les grille et drain du transistor M23 sont reliés ensemble au drain du transistor M20 tandis que la source du transistor M23 est reliée à la borne A du circuit. Les grilles des transistors M23 et M24 sont interconnectées. La source du transistor M24 est connectée à la borne A tandis que son drain est relié à la grille G21 du transistor MP. Une résistance Rc définit un convertisseur courant-tension en reliant le drain du transistor M24 à la masse K. Le gain de l'amplificateur 22 est fixé par le rapport de surface entre les transistors M23 et M24. Dans l'exemple de la figure 4, le transistor MP constitue à lui seul le circuit 21. 1l s'agit là d'un équivalent au montage de la figure 2A décrite précédemment. Tant qu'aucun courant ne circule dans le transistor M23 (c'est-à-dire, tant qu'il n'y a pas de décharge électrostatique ou de fuite entre grille et source du transistor M20), le courant dans le transistor M24 est également nul. Le transistor M21 voit une tension nulle sur sa grille et est donc bloqué. Dès qu'un courant circule dans le transistor M23 (même un courant très faible de l'ordre de quelques nanoampères correspondant au courant de fuite GIDL), le transistor M24 choisi pour avoir une surface plus importante que le transistor M23 conduit avec un courant proportionnel au courant dans le transistor 23. Sous l'effet de la conversion couranttension par la résistance Rc, la grille G21 voit apparaître une tension qui rend conducteur le transistor M21. Le transistor M20 constitue en fait un transistor de détection d'une éventuelle décharge tandis que le transistor M21 constitue (seul ou avec un thyristor coltune on le verra par la suite) l'élément court-circuitant les bornes A et K sous commande du transistor M20. Le rapport d'amplification est choisi (par exemple, d'au moins 10) pour garantir que le transistor M21 soit rendu conducteur avant que le courant de fuite circulant dans le transistor M20 ait eu la possibilité de l'endommager. La figure 5 représente un deuxième mode de réalisation d'un interrupteur 21 selon l'invention. Pour simplifier, seul le transistor M21 et le reste du circuit 21 ont été représentés en figure 5, la structure de commande étant conforme aux autres modes de réalisation. Dans cet exemple, le transistor MOS M21 commande un thyristor à gâchette de cathode THK dont les anode et cathode respectives sont reliées aux bornes A et K du montage. Le drain du transistor M21 est relié à la borne A, sa source est reliée à la gâchette du thyristor THK et son substrat B20 est relié à la cathode K. Par rapport à l'interrupteur de la figure 2B, la grille du transistor M21 n'est ici pas reliée à sa source mais reçoit la commande en tension de l'amplificateur 22. La figure 6 représente le schéma électrique d'un mode de réalisation préféré d'un circuit 30 de protection contre les décharges électrostatiques selon l'invention. Dans cet exemple, l'élément 21 est constitué d'un thyristor THA à gâchette d'anode dont la gâchette est reliée au drain D21 du transistor M21, les source et substrat du transistor M21 étant reliés à la borne K constituant la cathode du thyristor THA. Dans le mode de réalisation de la figure 6, la conversion courant-tension est effectuée au moyen d'un pont diviseur résistif constitué de deux transistors MOS M25 et M26 à canal N montés en diodes et dont le point milieu de l'association en série est relié directement à la grille du transistor M21. La source du transistor M26 est reliée à la borne K tandis que son drain est relié à la source du transistor M25 dont le drain est relié au drain du transistor M24. Les grilles respectives des transistors M25 et M26 sont reliées à leurs drains respectifs et les substrats des transistors M25 et M26 son reliés ensemble à la borne K. Le reste du montage des transistors M23, M24 et M20 est similaire au mode de réalisation de la figure 4. En figure 6, la capacité 23 a été représentée sous la forme d'un transistor M27 à canal P dont les drain, source, et substrat sont connectés à la borne A tandis que la grille est connectée à la grille du transistor M21. Dans l'exemple de la figure 6, le circuit à protéger est un étage de sortie constitué de deux transistors MOS à canal N MN1 et MN2 en série entre les bornes 4 et 5, le drain du transistor MN1 étant relié (en l'air) à la borne ou plot 4, sa source étant à reliée au drain du transistor MN2 dont la source est reliée à la masse GND. Les grilles des transistors MN1 et MN2 reçoivent des signaux provenant d'un circuit 3 (APPLI) quelconque et leurs substrats sont reliés à la masse. Un avantage de la présente invention est que son fonctionnement est indépendant de la qualité des transistors MOS à canal N en terme de paramètre GIDL. En particulier, même pour des transistors performants (sans courant de fuite), la présence d'une décharge électrostatique rendra conducteur le transistor M21 à la manière du transistor classique M1 de la figure 2A dans la mesure où le transistor M23 est tout le temps conducteur. De même, pour un transistor dont le paramètre GIDL est élevé, l'amplification réalisée par l'amplificateur 22 évitera tout dommage sur les transistors. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'honime de l'art. En particulier, les tailles à donner aux différents transistors sont à la portée de l'homme du métier à partir des indications fonctionnelles données ci- dessus. De plus, l'invention a été décrite ci-dessus en relation avec un exemple d'application à des transistors MOS à canal N. Sa transposition à un montage destiné à protéger un étage de sortie à transistors à canal P est à la portée de l ' homtue du métier. En outre, bien que l'invention ait été décrite en relation avec une application où le circuit de protection est connecté à la masse, elle s'applique plus généralement pour court-circuiter deux points à des potentiels différents, l'un des points constituant un point sensible aux décharges électrostatiques. Par exemple, la borne K peut correspondre à une borne de sortie non directement reliée à la masse et la borne A à un point interne au circuit intégré (par exemple, une entrée haute impédance d'un élément), sensible aux décharges électrostatiques. 2870990 11 REVENDICATIONS 1. Circuit de protection contre des décharges électrostatiques, caractérisé en ce qu'il comporte: un premier transistor MOS (M20) de détection d'un courant de fuite entre un premier point (A) d'entrée d'un circuit à protéger et un deuxième point (K) à un potentiel de sortie (GND) ; un deuxième transistor MOS (M21) constitutif d'un interrupteur (21) reliant directement lesdits points; et un amplificateur (22) du courant de fuite dans le 10 premier transistor pour commander le deuxième. 2. Circuit selon la revendication 1, dans lequel ledit amplificateur (22) est constitué par un montage à miroir de courant de transistors MOS (M23, M24). 3. Circuit selon la revendication 1 ou 2, dans lequel un convertisseur courant-tension (Rc) est intercalé entre la grille du deuxième transistor (M21) et la sortie de l'amplificateur (22). 4. Circuit selon l'une quelconque des revendications 1 à 3, dans lequel le gain de l'amplificateur est choisi pour que le deuxième transistor (M21) soit rendu passant sous l'effet d'un courant de fuite grille-drain du premier transistor (M20). 5. Circuit selon l'une quelconque des revendications 1 à 4, comporte en outre un élément capacitif (23) reliant directement la grille du deuxième transistor (M21) au premier point. 6. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel ledit deuxième transistor (M21) commande un thyristor (THK, THA). 7. Circuit selon l'une quelconque des revendications 1 à 6, dans lequel ledit point d'entrée est un premier plot ou une première borne (4) d'entrée-sortie du circuit à protéger. 8. Circuit selon l'une quelconque des revendications 1 à 7, dans lequel ledit point à un potentiel de sortie est un deuxième plot ou une deuxième borne (5) d'entrée-sortie du circuit à protéger. 9. Circuit selon la revendication 8, dans lequel la deuxième borne (5) est reliée directement à la masse constituant 5 le potentiel de sortie.