FR 2864734 A1 20050701 FR 0315614 A 20031231 MODULATEUR SIGMA-DELTA NUMERIQUE SIMPLE BOUCLE D'ORDRE ELEVE La présente invention concerne de façon générale les modulateurs SigmaDelta. Plus particulièrement, elle concerne un modulateur Sigma-Delta numérique simple boucle d'ordre P, où P est un nombre entier strictement supérieur à 3. Les modulateurs Sigma-Delta occupent maintenant une place importante dans la conception des circuits électroniques. Ils sont utilisés, par exemple, comme dernier étage dans les convertisseurs analogique/numérique. Ils sont aussi utilisés en tant que générateurs d'un signal d'embrouillage ("dithering signal", en anglais), notamment pour commander le rapport de division d'un diviseur de fréquence à rapport variable dans les synthétiseurs de fréquence N-fractionnaires ou les synthétiseurs à modulation numérique (ou DMS, de l'anglais "Digitally Modulated Synthetizer"). Un modulateur Sigma-Delta à simple boucle comprend une entrée, une sortie, un nombre déterminé P de dispositifs intégrateurs suivis d'un quantificateur disposés l'un après l'autre entre l'entrée et la sortie, ainsi qu'une boucle de rétroaction appliquant une rétroaction du signal de sortie en entrée de chaque dispositif intégrateur. Le nombre P correspond à l'ordre du modulateur Sigma-Delta. L'invention trouve des applications, en particulier, dans les émetteurs radiofréquence (RF) des stations mobiles ou des stations fixes d'un système de radiocommunications, par exemple un système de radiocommunications professionnelles (système PMR, de l'anglais "Professional Mobile Radiocommunication"). Notamment, une application visée est un modulateur Sigma-Delta utilisé pour commander le rapport de division d'un diviseur de fréquence à rapport variable dans un DMS. Dans une telle application, des spécifications donnent le gabarit du spectre de la fréquence modulée synthétisée. II en résulte un besoin d'une mise en forme déterminée du bruit de quantification dans le modulateur Sigma- Delta. En particulier, l'exigence de pureté spectrale notamment en fréquences proches, ne peut en général être satisfaite qu'avec un modulateur Sigma-Delta d'ordre 3 ou supérieur, garantissant le spectre jusqu'à un fréquence égale à Fs/64, où Fs désigne la fréquence d'échantillonnage du modulateur. On notera 2864734 2 que, par souci de simplicité, dans la suite et aux figures, on confond le signal d'échantillonnage et sa fréquence Fs. Malheureusement, la fonction de transfert de bruit (ou NTF, de l'anglais "Noise Transfer Function") d'un modulateur Sigma-Delta d'ordre 3, exprimée en 5 fonction de la variable complexe Z, est donnée par: NTF=(1- Z1)3 (1) Cette NTF présente un gain pour Z-1 = -1 (à Fs/2) qui est égal à 8 (soit 18 dB). De ce fait, la sortie du modulateur Sigma-Delta évolue sur sept états, par exemple -3, -2, -1, 0, +1, +2, et +3. Ceci implique une contrainte de linéarité sur ces sept valeurs, qui est difficile à respecter par les éléments en aval de la chaîne. Une mise en forme du bruit correspondant à un filtre passe haut d'ordre 5 avec un gain inférieur à 2 (soit 6 dB) permettrait d'atteindre une pureté spectrale satisfaisant les spécifications tout en limitant l'évolution de la sortie à deux ou trois états, en fonction de la composante continue. A titre d'exemple, la réponse de Butterworth d'un filtre passe haut d'ordre 5 ayant par exemple un gain de 1,758 (soit 4,90 dB), est donnée par la courbe 11 en trait pointillé sur le graphe de la figure 1. Dans cet exemple, la fréquence d'échantillonnage Fs est égale à 6,5 MHz. La fonction de transfert TF de ce filtre passe haut de Butterworth est donnée par: (1-Z-1f TF = 71- a.Z-' )(1- R.Z-' + y.Z-2X1- S.Z-' + 8.Z-21 (2) avec a=0. 702617, R =1.476628, y = 0.569559, S =1.703174, et = 0.810361. Toutefois, cette fonction de transfert n'est pas stable lorsqu'elle est réalisée avec un modulateur Sigma-Delta à simple boucle. Il faudrait donc ajouter une structure d'interpolation qui nécessite des opérateurs de multiplication (multiplieurs). Or les multiplications sont peu adaptées au traitement numérique, car elles prennent du temps et requièrent donc une puissance de calcul élevée. Ceci se traduit par une consommation électrique élevée, ce qui est un inconvénient dans les applications envisagées, où le modulateur Sigma-Delta peut-être mis en oeuvre dans un terminal mobile fonctionnant sur batterie. Une autre manière, connue dans l'état de la technique, de résoudre les problèmes de stabilité d'un modulateur Sigma-Delta d'ordre élevé, consiste à utiliser une structure MASH. En pratique, on utilise une telle structure dès lors que l'ordre du filtre est supérieur à 3. Un modulateur ayant une structure MASH comprend plusieurs boucles en parallèle. II est toutefois plus complexe qu'un modulateur Sigma-Delta à simple boucle et, surtout, la logique de recombinaison implique un nombre de bits en sortie trop élevé. L'invention vise à proposer un modulateur Sigma-Delta numérique à simple boucle permettant de pallier les inconvénients précités. A cet effet, un premier aspect de l'invention propose un modulateur SigmaDelta numérique à simple boucle comprenant: - une entrée pour recevoir une valeur numérique d'entrée; - une sortie pour délivrer une valeur numérique de sortie; - un nombre déterminé P de dispositifs intégrateurs suivis d'un quantificateur numérique, disposés l'un après l'autre entre ladite entrée et ladite sortie, où P est un nombre entier strictement supérieur à 3; et, - une boucle de rétroaction adaptée pour appliquer en entrée de 20 chacun desdits dispositifs intégrateurs une valeur de rétroaction négative respective, laquelle dépend de ladite valeur de sortie. Le dernier dispositif intégrateur est un intégrateur à retard unité ayant un gain de rétroaction égal à 0,5. Grâce à cette caractéristique, le gain de la NTF du modulateur SigmaDelta selon l'invention est inférieur à 2 (soit 6 dB). Ainsi, la valeur de sortie évolue sur deux ou trois états seulement, en fonction de la composante continue. Dans un mode de réalisation avantageux, les dispositifs intégrateurs comprennent un autre intégrateur à retard unitaire, qui permet d'alléger la contrainte de rapidité des additions qui doivent être effectuées pendant une période du signal d'échantillonnage. De préférence, un seul autre dispositif intégrateur est un intégrateur à retard unitaire, les autres étant des intégrateurs sans retard. Cet autre intégrateur à retard unitaire peut être le premier dispositif intégrateur, ce qui permet de stocker la valeur d'entrée pendant une période du signal d'échantillonnage et donc d'alléger la contrainte de rapidité des additions effectuées l'une après l'autre dans les autres dispositifs intégrateurs pendant une période du signal d'échantillonnage. Lorsque P est égal à 5, l'autre intégrateur à retard unitaire peut aussi être le second dispositif intégrateur, ce qui permet, moyennant uns structure plus complexe, d'effectuer certaines additions en parallèle, et donc de gagner en rapidité. A titre de comparaison avec le filtre passe haut dont la fonction de transfert est donnée par la relation (1) ci-dessus, la réponse de Butterworth d'un modulateur Sigma-Delta d'ordre 5 ayant un gain de 1,758 (soit 4,90 dB), toujours pour Fs=6,5 MHz, est donnée par la courbe 12 en trait continu sur le graphe de la figure 1. On peut voir que la réponse de Butterworth est approchée à 0,01 dB en optimisant les coefficients du dénominateur polynomial d'ordre P. Le modulateur Sigma-Delta selon l'invention est meilleur pour les fréquences supérieures à 150 kHz. L'atténuation à 150 kHz vaut -33,5 dB. Un second aspect de l'invention se rapporte à un synthétiseur à modulation numérique (DMS) comprenant une boucle à verrouillage de phase (ou PLL, de l'anglais "Phase Locked Loop") avec un diviseur de fréquence à rapport variable dans la voie de rétroaction. Ce DMS comprend en outre un modulateur Sigma-Delta selon le premier aspect, pour générer un signal de commande du rapport de division dudit diviseur de fréquence à rapport variable. D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés, sur lesquels: - la figure 1 est un graphe avec deux courbes montrant respectivement la fonction de transfert de bruit d'un filtre passe-haut de Butterworth du cinquième ordre, et la fonction de transfert de bruit d'un modulateur Sigma- Delta selon la présente invention, pour le même gain; - les figures 2 à 4 sont des schémas synoptiques de divers dispositifs intégrateurs connus en soi; - la figure 5 est un schéma synoptique d'un premier mode de réalisation d'un modulateur Sigma-Delta selon la présente invention, avec un seul intégrateur à retard unité ; - la figure 6 est un graphe illustrant un exemple de caractéristique du 5 quantificateur du modulateur Sigma-Delta d'un modulateur Sigma-Delta selon la présente invention; - la figure 7 est un schéma synoptique d'un autre mode de réalisation d'un modulateur Sigma-Delta selon la présente invention, avec deux intégrateurs à retard unité ; - la figure 8 est un schéma synoptique d'un autre mode de réalisation d'un modulateur Sigma-Delta selon la présente invention, également avec deux intégrateurs à retard unité ; - la figure 9 est un graphe illustrant la mise en forme du bruit de quantification obtenue avec un modulateur Sigma-Delta selon la présente 15 invention; - la figure 10 est un graphe montrant la réponse transitoire du modulateur Sigma-Delta selon la présente invention, pour un échelon unitaire du signal d'entrée; et, - la figure 11 est un schéma fonctionnel d'un synthétiseur à modulation 20 numérique selon le second aspect de la présente invention. La figure 2 illustre un premier dispositif intégrateur connu, appelé intégrateur sans retard ("delay less integrator", en anglais). Un tel intégrateur 20 comprend une entrée 21 et une sortie 24, un opérateur d'addition (ou additionneur) 22, ainsi qu'un élément à retard unité 23. L'entrée 21 est adaptée pour recevoir une valeur numérique X. L'entrée 21 est couplée à une première entrée de l'additionneur 22, dont la sortie est couplée à la sortie 24. La sortie 24 est couplée à une seconde entrée de l'additionneur 22, à travers l'élément à retard unité 23. La sortie 24 est adaptée pour délivrer une valeur numérique de sortie Y telle que Y = H1(Z)x X, où H1(Z) est la fonction de transfert de l'intégrateur exprimée en fonction de la variable complexe Z et est donnée par: H1(Z) 1 Z 1 -, (3) 2864734 6 La figure 3 illustre un deuxième dispositif intégrateur connu, appelé intégrateur à retard unité ("unity delay integrator", en anglais). Un tel intégrateur 30 comprend un additionneur 32 suivi d'un élément à retard unité 33, disposés en série entre une entrée 31 et une sortie 34. L'entrée 31 est adaptée pour recevoir une valeur numérique X. L'entrée 31 est couplée à une première entrée de l'additionneur 32, dont la sortie est couplée à la sortie 34 à travers l'élément à retard unité 33. La sortie 34 est couplée à une seconde entrée de l'additionneur 32. La sortie 34 est adaptée pour délivrer une valeur numérique de sortie Y telle que Y = H2 (Z) x X, où H2(Z) est donnée par: H2 (Z) = Z _1 (3) 1 Z" La figure 4 illustre un troisième dispositif intégrateur connu, qui correspond sensiblement à l'intégrateur 30 de la figure 3. Contrairement à ce dernier, dont la rétroaction présente un gain égal à l'unité, l'intégrateur 40 de la figure 4 présente une rétroaction ayant un gain de rétroaction déterminé égal à g, où g est un nombre non nul et différent de l'unité. Pour cette raison, l'intégrateur 40 est appelé intégrateur à retard unité et à gain de rétroaction non unité. Le schéma synoptique de l'intégrateur de la figure 4 correspond sensiblement à celui de la figure 3, les éléments portant les références 31 à 34 sur la figure 3 étant représentés par des éléments identiques portant les références respectivement 41 à 44 sur la figure 4. Le schéma est néanmoins modifié en ce que la sortie 44 est couplée à la seconde entrée de l'additionneur 42 à travers un élément 45 introduisant le gain g (par exemple un multiplieur par g). La fonction de transfert H3(Z) de l'intégrateur de la figure 4 est donnée par: H3 (Z) = Z 1 (4) 1 gxZ-' Pour des raisons de stabilité, le gain g est inférieur à l'unité. Le schéma synoptique de la figure 5 illustre un premier mode de 30 réalisation d'un modulateur Sigma-Delta selon la présente invention. Il s'agit d'un modulateur Sigma-Delta numérique simple boucle comprenant une entrée 41 et une sortie 42. La première est adaptée pour recevoir une valeur numérique d'entrée X. La seconde est adaptée pour délivrer une valeur numérique de sortie Y. Cinq dispositifs intégrateurs 101 à 105, suivis d'un quantificateur numérique 106, sont disposés l'un après l'autre (et dans cet ordre) entre l'entrée 41 et la sortie 42. Dit, autrement, l'entrée du premier intégrateur 101 est couplée à l'entrée 41 pour recevoir le signal X, la sortie du cinquième et dernier intégrateur 105 est couplée à l'entrée du quantificateur 106 pour y délivrer une valeur numérique E, et la sortie du quantificateur 106 est couplée à la sortie 42 pour y délivrer la valeur Y. Chaque intégrateur est activé par un même signal d'échantillonnage Fs (non représenté à la figure). Le modulateur Sigma-Delta comporte en outre une boucle de rétroaction 50, qui est adaptée pour appliquer en entrée de chacun des intégrateurs 101 à 105 une valeur de rétroaction négative respective, laquelle dépend de la valeur de sortie Y. A cet effet, l'additionneur de chacun des intégrateurs 101 à 105 comprend une troisième entrée (on notera que toutes les entrées de l'additionneur d'un intégrateur quelconque sont des entrées non inverseuses, c'est-à-dire qu'elles n'inversent pas la phase du signal qu'elles reçoivent). Cette troisième entrée de l'additionneur des intégrateurs 101 à 105 reçoit la valeur de sortie Y multipliée par un coefficient de rétroaction, noté par la lettre respectivement "a" à "e", lequel est indépendant de la valeur de sortie Y. Avantageusement, les valeurs de rétroaction a.Y à e.Y sont tabulées, c'est-à-dire qu'elles sont stockées dans des tables mémoires (une table pour chaque intégrateur) indexées par la valeur de sortie Y. De préférence, la valeur de sortie appartient à un ensemble discret de valeurs possibles qui sont positives ou nulles. Ainsi, les coefficients de 30 rétroaction sont des valeurs strictement négatives. Avantageusement, le pas de quantification q du quantificateur 106 est calibré de manière que le cardinal de l'ensemble discret des valeurs possibles de la valeur de sortie Y soit égal à 3. Par exemple, les valeurs possibles de la valeur de sortie Y sont 0, 1 et 2. Il en résulte que la troisième entrée de l'additionneur de l'intégrateur 101 reçoit les valeurs 0, a ou 2.a, selon la valeur de sortie Y. De même, la troisième entrée de l'additionneur de l'intégrateur 102 reçoit les valeurs 0, b ou 2.b, selon la valeur de sortie Y. Etc. L'intégrateur 105 est un intégrateur à retard et à gain de rétroaction non unité, tel que l'intégrateur 40 de la figure 4. Plus particulièrement, le gain de rétroaction g de l'intégrateur 105 est égal à 0,5 (c'est-à- dire Y2). Dit autrement, le dernier dispositif intégrateur 105 du modulateur Sigma-Delta est un intégrateur à retard unité ayant un gain de rétroaction égal à 0,5. C'est cette disposition qui permet d'obtenir un coefficient "a" non nul et suffisamment élevé pour assurer une rétroaction substantielle sur l'entrée du modulateur, laquelle assure la stabilité. Dans ce premier mode de réalisation, les intégrateurs 101 à 104 sont des intégrateurs sans retard tels que l'intégrateur 20 de la figure 2. La NTF de modulateur Sigma-Delta de la figure 5 est donnée par: (1 Z-' 14 1 0.5Z-1) (5) NTF = 1, aZ-1 + (3.Z-2 J+ yZ-3 + SZ-4 + EZ-5 où a, p, 'y, S et s sont des entiers relatifs. Cette fonction de transfert est équivalente à celle d'un modulateur SigmaDelta d'ordre 3 associé à un correcteur polynomial d'ordre P-3 au numérateur et à un correcteur polynomial d'ordre P au dénominateur, avec ici P=5 (ordre du modulateur). On peut montrer par le calcul que, pour un quantificateur 106 ayant un pas de quantification q égal à l'unité, la fonction de transfert de signal (ou STF, de l'anglais "Signal Transfer Function") est donnée, à la fréquence nulle (c'est- à-dire pour Z=1), par: STF=-- (6) a On impose que le coefficient "a" soit égal à -0,01. Cette valeur est faible, mais elle correspond néanmoins à une rétroaction significative en entrée du premier intégrateur. Dit autrement, il y a un rapport 100 (en valeur absolue) entre la hauteur d'une marche du quantificateur 106 et le coefficient de rétroaction du premier intégrateur 101. Dans une application du modulateur Sigma-Delta à un DMS qui sera explicitée à la fin du présent exposé, la fréquence d'échantillonnage Fs est typiquement égale à la fréquence de référence Fcomp du comparateur de phase du DMS. Celle-ci est imposée par les contraintes de dynamique et de pureté spectrale du quartz utilisé pour la générer. Dans un exemple typique, elle est générée par un quartz ayant une fréquence pilote à 13 MHz, qui est divisée par 2 en sorte que Fcomp et donc Fs sont égales à 6, 5 MHz. Or, il est préférable de faire en sorte que lorsque le signal X varie de une unité, on fasse des sauts de 100 kHz en sortie du DMS. En effet, lorsque les canaux sont espacés de 10 kHz (correspondant à 100 kHz / 10) ou de 12,5 kHz (correspondant à 100 kHz / 8), on fait alors avantageusement des sauts grossiers de 10 ou 8 canaux quand X varie de une unité. II s'ensuit qu'il faut avoir un coefficient de rétroaction "a" du premier intégrateur, tel que a=-65. Comme on a fixé a=-0,01 pour q=1, on choisit le pas 15 de quantification q du quantificateur 106 égal à 6500. Le graphe de la figure 6 donne la caractéristique du quantificateur 106 dans cet exemple. De retour à la figure 5, les valeurs des coefficients a à s du polynôme d'ordre 5 du dénominateur de la NTF donnée par la relation (5) ci-dessus sont de préférence choisies, par approchements successifs, comme des valeurs de nombres premiers (à un facteur de multiplication près, lequel correspond au pas de quantification q du quantificateur 106). Un exemple de ces valeurs est ainsi: a = -21991/6500; = 30399/6500; y = -21269/6500; = 7489/6500; et, = -1063/6500 Avec ces valeurs, les racines du dénominateur sont en dehors du 30 cercle unité. On peut montrer, en calculant la fonction de transfert du modulateur, que les coefficients de rétroaction "a" à "e" sont obtenus par les expressions suivantes, en imposant a=-0,01 puis en multipliant par q=6500: e = -s 0,5 d=S 4.e 3 c = -y 3.d 6.e 7 b=-a a c d e 4,5 II s'ensuit qu'on obtient les valeurs suivantes: a=-65; b=-424; c = -1320; d = -3263; et, e = -2187 Grâce à la structure du modulateur Sigma-Delta selon l'invention, la valeur de sortie Y évolue sur au plus trois valeurs. Dès lors que la valeur d'entrée X reste comprise entre 20% et 80% de la dynamique globale (c'est-à-dire la plupart du temps), la valeur de sortie Y évolue même entre deux états seulement, c'est-à-dire 0 et 1 dans l'exemple Ainsi qu'il a déjà été dit, les coefficients a, 8, y, S et s sont de préférence choisis comme des nombres premiers. Cela permet d'augmenter la longueur de séquences de récurrence. On diminue ainsi l'apparition des phénomènes de cycles limites, qui sont à l'origine de raies parasites dans le signal de sortie du DMS. A moins d'avoir de la chance, cette caractéristique n'est possible en pratique que pour tous les coefficients sauf l'un d'entre eux. C'est pourquoi, dans l'exemple ci-dessus, le coefficient [3 n'est pas un nombre premier. Il est ajusté a posteriori de manière que la condition 1+a+p+y+8+ = -a (correspondant à l'expression du dénominateur de la STF, pour Z = 1 à la fréquence nulle). Dit autrement, t est donné par la relation: 8 = -a + b + 2.c + 3.d + 4.e (7) Comme le coefficient 13 est relativement élevé, cet ajustement final a peu d'effet sur la fonction de transfert. C'est d'ailleurs pour cette raison que 10 2864734 11 celui des coefficients du polynôme du dénominateur qui n'est pas choisi comme nombre premier, est de préférence celui qui est le plus élevé de tous. Afin d'accélérer le fonctionnement du modulateur, les additionneurs des intégrateurs 101 à 105, de même que le quantificateur 106, sont avantageusement réalisée en logique câblée. Les éléments à retard unité des intégrateurs 101 à 105 sont, de manière connue en soi, réalisés sous la forme de registre mémoires activés au rythme de la fréquence d'échantillonnage Fs (une telle mise en mémoire correspond en effet à un retard Ts=1/Fs dans la transmission de la valeur). Grâce aux caractéristiques du modulateur qui ont été définies plus haut, les valeurs générées dans le modulateur qui sont stockées dans les registres mémoires correspondant aux éléments à retard unité, sont toujours positives. Afin de supprimer les erreurs de symétrie entre les valeurs positives et les valeurs négatives de la valeur d'entrée X, qui sont dues aux calculs binaires, on peut, de manière connue en soi, ajouter à la valeur X une constante positive égale à la moitié de la dynamique plus 0,5 (c'est-àdire 65/2 + 0,5 = 33). Cette constante est ensuite retranchée de la valeur de sortie Y. Dans des variantes avantageuses du modulateur de la figure 5, au moins un autre dispositif intégrateur parmi les dispositifs intégrateurs 101 à 104 peut également être un intégrateur avec retard unité. Afin de ne pas compromettre la stabilité, toutefois, il est préférable de se limiter à un unique tel autre un intégrateur avec retard unité (du moins lorsque P est égal à 5, voire 6), les autres étant des intégrateurs sans retard. A la figure 7, on a ainsi représenté une première variante dans laquelle le premier dispositif intégrateur 101 est ledit autre intégrateur avec retard unité. Bien entendu la NTF n'est pas modifiée, et est toujours donnée par la relation (5) ci-dessus. Par conséquent, les coefficients du polynôme du dénominateur de la NTF sont (toujours pour Fs = 6,5 MHz et pour q = 6500) inchangés. Cette variante, qui correspond au mode de réalisation préféré, est intéressante car elle permet de stocker la valeur d'entrée X pendant une période Ts du signal d'échantillonnage, et donc d'alléger la contrainte de rapidité des additions effectuées l'une après l'autre dans les autres dispositifs intégrateurs pendant cette période. On peut montrer que, dans le cas de cette première les coefficients de rétroaction du modulateur sont donnés par les expressions suivantes: e=E 0,5 d=8 4.e 3 c=-y 3.d 6.e 7 b = -a c d e 4,5 Ces coefficients sont donc: a = -65; b=-489; c=-1320; d = -3263; et, e = 2187 A la figure 8, on a par ailleurs représenté une seconde variante, qui est intéressante lorsque P est égal à 5 (ou supérieur). Dans cette variante, c'est le deuxième dispositif intégrateur 1012 qui est l'autre intégrateur avec retard unité. La NTF est toujours donnée par la relation (5) ci-dessus. Cette variante est légèrement plus complexe à implémenter, mais elle peut être plus rapide en effectuant les calculs en parallèle. On peut montrer que les coefficients de rétroaction du modulateur sont donnés ici par les relations suivantes: e=-E 0,5; d=8 4.e 3; c = -a d e 4,5; b = y + c + 3.d + 6.e + 7; Ces coefficients deviennent donc (toujours pour Fs = 6,5 MHz et pour q=6500): a=-65; b=-489; c=-1809; d = 3263; et, 2864734 13 e=-2187; D'autres variantes sont également possibles. En particulier, on peut prévoir que c'est le troisième dispositif intégrateur 103 qui est l'unique autre intégrateur avec retard unité. Cet arrangement est moins intéressant car le coefficient "d" est élevé. Les coefficients de rétroaction du modulateur y sont donnés ici par les relations suivantes: e=-s-0,5 d =-a e 4,5 c=-8+d+4.e+3 b = y - 2.c +3.d + 6.e + 7 D'où il suit que les coefficients de rétroaction du modulateur deviennent; a=-65; b = -489; c=-1809; d = -5072; et e = -2187 De même, on peut prévoir que c'est le quatrième dispositif intégrateur 104 qui est l'unique autre intégrateur avec retard unité. Cet arrangement n'a cependant pas d'intérêt, car il faut effectuer trop d'additions pendant une période Ts du signal d'échantillonnage et car les coefficients "d" et "e" sont trop élevés. A toutes fins utiles, on indique ci-dessous les relations donnant les 25 coefficients de rétroaction du modulateur; e = -a-4,5 d=s+e+ 0,5 c = -8 3.d + 4.e + 3 b = y 2.c 3.d + 6.e + 7 Ces relations donnent: a=-65; b=-489; c=-1809; d = -5072; et, e = -7259 Le graphe de la figure 9 illustre, sur une échelle logarithmique, la mise en forme du bruit de quantification du modulateur Sigma-Delta selon l'invention. Ainsi qu'on peut le voir, une pente de 80 dB/décade est obtenue. Le graphe de la figure 10 illustre quant à lui la réponse transitoire du modulateur Sigma-Delta selon l'invention, c'est-à-dire la STF en fonction du temps (lequel est exprimé en nombre n de périodes Ts du signal d'échantillonnage) pour une valeur d'entrée X présentant un échelon unité. Cette réponse illustre la stabilité et l'amortissement de la réponse de Butterworth du modulateur. L'amortissement est stable à 10-6 près, après n=100 périodes Ts du signal d'échantillonnage, ce qui correspond à 15 ps avec Fs = 6,5 MHz. Cette réponse serait à comparer à celle du filtre passe haut de Butterworth obtenue avec un modulateur Sigma-Delta d'ordre 5 conventionnel, lequel diverge. Le schéma fonctionnel de la figure 11 illustre enfin un exemple d'application d'un modulateur Sigma-Delta dont des exemples ont été décrits plus haut. Un second aspect de l'invention se rapporte en effet à un DMS comprenant une PLL ayant une comparateur de phase 110, un filtre de boucle 120, un oscillateur commandé en tension (ou VCO, de l'anglais "Voltage Controlled Oscillator") 130, et un diviseur de fréquence à rapport variable 140 dans la voie de rétroaction. Le diviseur 140 divise par un nombre N, N+1 ou N+2, en fonction d'une valeur de commande du rapport de division reçue en entrée. Cette valeur de commande est avantageusement produite par un modulateur Sigma-Delta selon le premier aspect de la présente invention, tel que décrit plus haut. Dit autrement, le DMS comprend un tel modulateur Sigma-Delta 150 pour générer un signal de commande du rapport de division dudit diviseur de fréquence à rapport variable. Le modulateur Sigma-Delta 150 reçoit comme valeur d'entrée X une valeur qui correspond typiquement à la valeur centrale d'un canal radio, et en outre à un signal de modulation de phase ou fréquence qui y est ajouté le cas échéant. Le bruit de quantification du modulateur Sigma-Delta 150, qui est mis en forme vers les hautes fréquences, est filtré par le filtre de boucle 120. A cet effet, l'ordre de celui-ci ne doit pas, de préférence, être inférieur de plus d'une unité à celui du modulateur Sigma-Delta 150. Comme la conception d'un filtre de boucle d'ordre supérieur à 4 ayant un faible bruit thermique est difficile, l'ordre du modulateur Sigma-Delta 150 est ainsi limité, et de préférence égal, à 5. Dans ce qui précède, on a décrit divers modes de réalisation d'un modulateur Sigma-Delta numérique simple boucle d'ordre 5. Bien entendu,l'invention ne se limite pas à cet exemple. Elle concerne des modulateurs Sigma-Delta numériques simple boucle d'ordre P, où P est un nombre entier strictement supérieur à 3. Dans le cas général, le modulateur Sigma-Delta comprend donc un nombre déterminé P de dispositifs intégrateurs suivis d'un quantificateur numérique, disposés l'un après l'autre entre l'entrée 41 et la sortie 42. 2864734 16 REVENDICATIONS 1. Modulateur Sigma-Delta numérique simple boucle comprenant: - une entrée pour recevoir une valeur numérique d'entrée (E) ; - une sortie pour délivrer une valeur numérique de sortie (Y) ; - un nombre déterminé P de dispositifs intégrateurs suivis d'un quantificateur 5 numérique, disposés l'un après l'autre entre ladite entrée et ladite sortie, où P est un nombre entier strictement supérieur à 3; et, - une boucle de rétroaction adaptée pour appliquer en entrée de chacun desdits dispositifs intégrateurs une valeur de rétroaction négative respective, laquelle dépend de ladite valeur de sortie, dans lequel le dernier dispositif intégrateur (105) est un intégrateur à retard unité ayant un gain de rétroaction égal à 0,5. 2. Modulateur Sigma-Delta selon la revendication 1, dans lequel un seul autre dispositif intégrateur est un intégrateur à retard unitaire, les autres étant des intégrateurs sans retard. 3. Modulateur Sigma-Delta selon la revendication 2, dans lequel l'autre intégrateur à retard unitaire est le premier dispositif intégrateur (101). 4. Modulateur Sigma-Delta selon la revendication 2, dans lequel P est égal à 5 et dans lequel l'autre intégrateur à retard unitaire est le second dispositif intégrateur (102). 5. Modulateur Sigma-Delta selon l'une quelconque des revendications précédentes, dans lequel chaque valeur de rétroaction est le produit de la valeur de sortie par un coefficient de rétroaction (a,b,c,d,e) déterminé, lequel est indépendant de ladite valeur de sortie. 6. Modulateur Sigma-Delta selon la revendication 5, dans lequel la valeur de sortie appartient à un ensemble discret de valeurs possibles qui sont positives ou nulles, et dans lequel les coefficients de rétroaction sont des valeurs strictement négatives. 7. Modulateur Sigma-Delta selon la revendication 6, dans lequel le cardinal de l'ensemble discret des valeurs possibles de la valeur de sortie est égal à trois. 8. Modulateur Sigma-Delta selon la revendication 7, dans lequel les valeurs possibles de la valeur de sortie sont 0, 1 et 2. 9. Modulateur Sigma-Delta selon l'une quelconque des revendications précédentes, dans lequel la fonction de transfert de bruit est celle d'un modulateur Sigma-Delta d'ordre 3 associé à un correcteur polynomial d'ordre P-3 au numérateur et à un correcteur polynomial d'ordre P au dénominateur. 10. Modulateur Sigma-Delta selon la revendication 9, dans lequel, les coefficients du polynôme du dénominateur de la fonction de transfert de bruit sont des nombres entiers, et sont des nombres premiers sauf le plus élevé d'entre eux. 11. Synthétiseur à modulation numérique comprenant une boucle à verrouillage de phase avec un diviseur de fréquence à rapport variable dans la voie de rétroaction, et comprenant en outre un modulateur SigmaDelta selon l'une quelconque des revendications précédentes pour générer un signal de commande du rapport de division dudit diviseur de fréquence à rapport variable. 12. Synthétiseur à modulation numérique selon la revendication 11, dans lequel P est égal à 5.