FR 2860376 A1 20050401 FR 0410262 A 20040928 La présente invention concerne un procédé et un appareil pour changer la taille d'une image, et plus particulièrement un procédé et un appareil pour changer la taille d'une image sans utiliser un tampon d'image. Le changement de taille d'une image fait intervenir la création d'une image de sortie d'une taille prédéterminée sélectionnée par un utilisateur, sans nécessairement maintenir le rapport de forme de l'image d'entrée. En général, un dispositif de changement de taille qui effectue un changement de taille d'image comprend un tampon d'image. Le dispositif de changement de taille stocke des données d'une image correspondante dans le tampon d'image, et lit les données de l'image correspondante stockées dans le tampon d'image, lorsque c'est nécessaire. L'inclusion du tampon d'image dans le dispositif de changement de taille complique le système résultant et augmente le coût de réalisation du système. Le brevet des E.U.A. n 5 739 867 décrit un procédé et un appareil pour agrandir une image, dans lequel une image de source est reçue sous l'effet d'un premier signal d'horloge et une image de destination est générée sous l'effet d'un second signal d'horloge, en utilisant un rapport de changement de taille. Le rapport de fréquence entre le premier signal d'horloge et le second signal d'horloge est déterminé par un rapport de forme correspondant, en relation avec une période d'image. En d'autres termes, la fréquence du second signal d'horloge est le résultat de la division du premier signal d'horloge par un nombre prédéterminé, de façon que la cadence d'image de l'image de source et la cadence d'image de l'image de destination puissent être égales. Par conséquent, si un signal de synchronisation verticale, un signal de synchronisation horizontale et le premier signal d'horloge pour l'image de source, et un signal de synchronisation verticale et un signal de synchronisation horizontale pour l'image de destination sont fournis, la fréquence du second signal d'horloge est générée en utilisant le rapport de fréquence entre le signal de synchronisation verticale d'entrée et le signal de synchronisation verticale de sortie, ou entre le signal de synchronisation horizontale d'entrée et le signal de synchronisation horizontale de sortie. Cependant, conformément au procédé et à l'appareil décrits dans le brevet des E.U.A. n 5 739 867, le nombre de lignes de la période d'effacement de l'image de destination est proportionnel au nombre de lignes de la période d'effacement de l'image de source, et la durée du signal de synchronisation de sortie de l'image de destination est proportionnelle à celle du signal de synchronisation de l'image de source. Il en résulte que les fréquences des signaux de synchronisation verticale / horizontale pour fournir en sortie l'image de destination augmentent inutilement. La présente invention procure un procédé et un appareil pour augmenter / réduire la taille d'une image en générant un signal d'horloge tel que la durée d'une période active verticale d'une image d'entrée et la durée d'une période active verticale d'une image de sortie puissent être égales. Selon un aspect de la présente invention, celle-ci procure un dispositif d'agrandissement qui agrandit une et Le dispositif d'agrandissement comprend un générateur de signaux de temps et un convertisseur de fréquence d'échantillonnage. Le générateur de signaux de temps génère un signal d'horloge de sortie sur la base d'un signal d'horloge généré indépendamment, par exemple un signal d'horloge à quartz généré par un oscillateur à quartz, et le convertisseur de fréquence d'échantillonnage reçoit des données de pixels qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée, duplique dans les image d'entrée dans horizontale, et génère des directions verticale une image de sortie agrandie. directions horizontale et verticale la multiplicité de données de pixels qui est reçue, un nombre de fois respectivement égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, et fournit en sortie des données de pixels dupliquées, en réponse au signal d'horloge de sortie. Le générateur de signaux de temps génère le signal d'horloge de sortie de façon qu'une durée correspondant à une période active verticale de l'image d'entrée et une durée correspondant à une période active verticale de l'image de sortie agrandie par le signal d'horloge de sortie, soient égales. Dans un mode de réalisation, le générateur de signaux de temps commande une période du signal d'horloge de sortie, de façon que la durée correspondant à la période active verticale de l'image d'entrée et la durée correspondant à la période active verticale de l'image de sortie agrandie, soient égales. Dans un autre mode de réalisation, le générateur de signaux de temps comprend un pré-diviseur, une boucle d'asservissement de phase (ou PLL pour "Phase-Locked Loop"), et un additionneur de fraction décimale. Le pré-diviseur divise le signal d'horloge généré indépendamment, en réponse à un premier signal de commande de division. La boucle d'asservissement de phase verrouille la phase du signal d'horloge de sortie sur un signal de sortie du pré-diviseur, et émet le signal d'horloge de sortie en réponse à un second signal de commande de division. L'additionneur de fraction décimale commande le second signal de commande de division en réponse à un troisième signal de commande de division, de façon que le second signal de commande de division ait une valeur entière. Dans un autre mode de réalisation, le générateur de signaux de temps comprend en outre un générateur de signal de synchronisation qui reçoit le signal d'horloge d'entrée, le signal d'horloge de sortie et un signal de synchronisation d'entrée qui correspond à l'image d'entrée, et il génère le signal de synchronisation de sortie qui correspond à l'image de sortie. Dans un autre mode de réalisation, un point de départ d'une période active du signal de synchronisation de 5 sortie est généré au même instant qu'un point de départ de la période active verticale de l'image d'entrée. Dans un autre mode de réalisation, le signal de synchronisation de sortie comprend un signal de synchronisation verticale de sortie et un signal de synchronisation horizontale de sortie, et une période d'effacement verticale de l'image de sortie comprend au moins un signal de synchronisation horizontale incomplet. Dans un autre mode de réalisation, le convertisseur de fréquence d'échantillonnage comprend une mémoire vive statique (ou SRAM) à deux ports, ou une mémoire SRAM à deux bancs de mémoire. Par exemple, le convertisseur de fréquence d'échantillonnage comprend une mémoire SRAM à deux ports, et les données de pixels qui forment l'image d'entrée sont écrites dans la mémoire SRAM à deux ports par l'intermédiaire de l'un de deux ports d'entrée de la mémoire SRAM, en réponse au signal d'horloge d'entrée, et la multiplicité de données de pixels dupliquées est lue par l'intermédiaire de l'un des deux ports de sortie de la mémoire SRAM, en réponse au signal d'horloge de sortie. Dans un autre mode de réalisation, le dispositif d'agrandissement comprend en outre un tampon de ligne qui stocke la multiplicité de données de pixels dupliquées émises par le convertisseur de fréquence d'échantillonnage. Le dispositif d'agrandissement comprend en outre un interpolateur qui interpole les données de pixels stockées dans le tampon de ligne, et génère l'image de sortie agrandie. Selon un autre aspect de la présente invention, celle-ci procure un dispositif d'agrandissement, qui agrandit une image d'entrée dans des directions verticale et horizontale, et crée une image de sortie agrandie. Le dispositif d'agrandissement comprend un générateur de signaux de temps et un convertisseur de fréquence d'échantillonnage. Le générateur de signaux de temps génère un signal d'horloge de sortie sur la base d'un signal d'horloge généré indépendamment, par exemple un signal d'horloge à quartz émis par un oscillateur à quartz. Le convertisseur de fréquence d'échantillonnage reçoit des données de pixels qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée, il duplique les données de pixels dans les directions verticale et horizontale, un nombre de fois égal respectivement à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, et il émet la multiplicité de données de pixels dupliquées, en réponse au signal d'horloge de sortie. Le générateur de signaux de temps génère le signal d'horloge de sortie sur la base de l'équation suivante: CKO = (VACTI * CKI * HITOTAL)/(VACTO * HOTOTAL) dans laquelle CKO représente la période du signal d'horloge de sortie, VACTI représente le nombre de lignes de balayage d'entrée qui forment une période active verticale de l'image d'entrée, CKI représente la période du signal d'horloge d'entrée, HITOTAL représente le nombre de pixels qui forment une ligne de balayage d'entrée, VACTO représente le nombre de lignes de balayage de sortie qui forment l'image de sortie agrandie, et HOTOTAL représente le nombre de pixels qui forment une ligne de balayage de sortie. Selon encore un autre aspect de la présente invention, celle-ci procure un procédé d'agrandissement d'une image d'entrée, dans des directions verticale et horizontale, et de génération d'une image de sortie agrandie, le procédé comprenant la génération d'un signal d'horloge de sortie sur la base d'un signal d'horloge généré indépendamment, par exemple un signal d'horloge à quartz provenant d'un oscillateur à quartz, et la réception de données de pixels qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée, la duplication des données de pixels dans les directions verticale et horizontale, un nombre de fois égal respectivement à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, et l'émission des données de pixels dupliquées, en réponse au signal d'horloge de sortie. Chacune d'une multiplicité de lignes de balayage qui forment l'image de sortie agrandie comprend une multiplicité de pixels actifs et une multiplicité de pixels effacés, et le nombre de la multiplicité de pixels effacés qui forment chacune des lignes de balayage n'est pas nécessairement égal pour le facteur de balayage vertical et le facteur de balayage horizontal. Selon un autre aspect supplémentaire de la présente invention, celle-ci procure un procédé d'agrandissement d'une image d'entrée, dans des directions verticale et horizontale, et de génération d'une image de sortie agrandie, le procédé d'agrandissement comprenant la réception de données de pixels qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée, la duplication des données de pixels dans les directions verticale et horizontale, un nombre de fois respectivement égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, et l'émission de la multiplicité de données de pixels dupliquées, en réponse au signal d'horloge de sortie. Une période du signal d'horloge de sortie est commandée de façon qu'une durée correspondant à une période active verticale de l'image de sortie agrandie et une durée correspondant à une période active verticale de l'image d'entrée, soient égales. Dans un mode de réalisation, une durée correspondant à une période d'effacement de l'image de sortie agrandie est différente d'une durée correspondant à une période d'effacement de l'image d'entrée. Dans un autre mode de réalisation, le procédé d'agrandissement comprend en outre la réception de la multiplicité de données de pixels dupliquées, et l'interpolation de la multiplicité de données de pixels dupliquées, pour générer ainsi l'image de sortie agrandie. Selon encore un autre aspect de la présente invention, celle-ci procure un procédé d'agrandissement d'une image d'entrée dans des directions verticale et horizontale, et de génération d'une image de sortie agrandie, le procédé d'agrandissement comprenant la réception de données de pixels qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée, la duplication des données de pixels dans les directions verticale et horizontale, un nombre de fois égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, la génération d'un signal d'horloge de sortie tel que toutes les données de pixels dupliquées puissent être émises pendant une période active verticale de l'image d'entrée, sous l'effet du signal d'horloge d'entrée, et l'émission de la multiplicité de données de pixels dupliquées, en réponse au signal d'horloge de sortie. Les aspects et avantages de la présente invention indiqués ci-dessus, ainsi que d'autres, ressortiront davantage de la description détaillée d'un exemple de mode de réalisation de celle-ci, se référant aux dessins annexés, dans lesquels: la figure 1 illustre des signaux de synchronisation d'un signal vidéo classique; la figure 2 illustre le signal de synchronisation horizontale de la figure 1; la figure 3 est un schéma synoptique d'un appareil 35 pour agrandir / réduire la taille d'une image conforme à un mode de réalisation de la présente invention; la figure 4 est un schéma synoptique d'un convertisseur de format d'entrée de la figure 3; la figure 5 est un schéma synoptique d'un générateur de signaux de temps de la figure 3; la figure 6 est un diagramme temporel qui illustre le fonctionnement de base du générateur de signaux de temps de la figure 3; la figure 7 est un schéma synoptique d'un générateur d'horloge de la figure 3; la figure 8 est un diagramme temporel qui illustre le fonctionnement d'un additionneur de fraction décimale de la figure 7; la figure 9 est un diagramme temporel de signaux d'entrée / sortie du générateur de signaux de temps de la figure 5; et la figure 10 est un diagramme temporel d'une période d'effacement d'un signal de synchronisation verticale de sortie, généré par le générateur de signaux de temps de la figure 5. On va maintenant décrire la présente invention de façon plus complète en se référant aux dessins annexés, qui montrent un exemple de mode de réalisation de l'invention. Dans tous les dessins, des numéros de référence semblables désignent des éléments semblables. La figure 1 illustre des signaux de synchronisation verticale "V-sync" et des signaux de synchronisation horizontale "H-sync" d'un signal vidéo classique. En se référant à la figure 1, on note qu'un signal de synchronisation verticale V-sync indique une image d'un signal vidéo, et un signal de synchronisation horizontale H-sync correspond à une ligne de balayage. Comme il est bien connu dans ce domaine, une image est composée d'une multiplicité de lignes de balayage. L'image est divisée en une période active verticale V- Active Ligne et une période d'effacement verticale V- Effacement. La période active verticale V-Active Ligne est composée d'une multiplicité de lignes de balayage dans lesquelles des données vidéo sont incorporées. La période d'effacement verticale V-Effacement est composée d'une multiplicité de lignes de balayage dans lesquelles des données vidéo ne sont pas incorporées, et elle est utilisée pour la synchronisation d'écran. La figure 2 montre une représentation détaillée du signal de synchronisation horizontale H-sync de la figure 1. En se référant à la figure 2, on note qu'une ligne de balayage est créée pendant une période du signal de synchronisation horizontale H-sync. Chaque ligne de balayage est divisée en une zone de pixels active horizontale H-Active Pixel et une zone de signal de synchronisation d'effacement horizontale H- Effacement. Chacune des zones de pixels actifs horizontale H-Active Pixel et chacune des zones de signal de synchronisation d'effacement horizontale H-Effacement sont composées d'une multiplicité de pixels, et des données vidéo réelles sont incorporées dans la zone de pixels active H-Active Pixel. En d'autres termes, dans chaque image, des données d'image réelles sont incorporées seulement dans la zone de pixels active horizontale H-Active Pixel de la période active verticale V-Active Ligne. La figure 3 est un schéma synoptique d'un appareil pour agrandir / réduire la taille d'une image conforme à un exemple de mode de réalisation de la présente invention. En se référant à la figure 3, on note que l'appareil pour agrandir / réduire la taille d'une image comprend un dispositif de formatage d'entrée 310, un générateur de signaux de temps 320, un circuit de commande de convertisseur de fréquence d'échantillonnage (SFC pour "Sampling Frequency Converter") 321, un SFC 330, un tampon de ligne 340, un interpolateur vertical 350, un générateur de coefficients vertical 351, un interpolateur horizontal 360, un générateur de coefficients horizontal 361, et un dispositif de formatage de sortie 370. Ici, l'interpolateur vertical 350, le générateur de coefficients vertical 351, l'interpolateur horizontal 360 et le dispositif de formatage de sortie 370 constituent un interpolateur qui effectue une interpolation conformément au changement de taille d'un signal d'image. De plus, des signaux CKO, VSO et HSO émis par le générateur de signaux de temps 320, sont appliqués à l'un des circuits de commande de SFC 321, 340, 350, 351, 360, 361 et 370. Le dispositif de formatage d'entrée 310 reçoit des données d'entrée IDATA et transforme les données d'entrée IDATA en un format convenant pour l'utilisation dans le SFC 330. Un convertisseur analogique-numérique (ADC) / boucle d'asservissement de phase (PLL) 311, représenté sur la figure 4, fonctionnant en un double mode, double le temps du signal d'entrée IDATA et réduit à 1/2 la fréquence du signal d'entrée IDATA, en utilisant un procédé de division temporelle. Ainsi, le brouillage électromagnétique (EMI) est réduit et la vitesse de fonctionnement du système augmente. Cependant, l'utilité d'une telle opération de l'ADC/PLL 311 diminue dans une conception correspondant à un système sur une seule puce (ou SOC pour "System-On-Chip"). La figure 4 est un schéma synoptique du dispositif de formatage d'entrée 310 de la figure 3. En se référant aux figures 3 et 4, on note que le dispositif de formatage d'entrée 310 comprend l'ADC/PLL 311, un récepteur de signalisation différentielle avec transitions minimisées (TMDS pour "Transition Minimized Differential Signaling") 313, un circuit de sélection 315 et un dispositif de formatage de données 317. L'ADC/PLL 311 transforme un signal d'entrée analogique AIN en données numériques AD DATA, reçoit un signal de synchronisation verticale analogique et un signal de synchronisation horizontale analogique, et génère un signal d'horloge ACKI en réponse au signal de synchronisation verticale analogique et au signal de synchronisation horizontale analogique. L'ADC/PLL 311 émet les données numériques A DATA et le signal d'horloge d'entrée ACKI vers le circuit de sélection 315. L'ADC/PLL 311 génère également un signal de synchronisation verticale AVS en réponse au signal de synchronisation verticale analogique, et un signal de synchronisation horizontale AHS en réponse au signal de synchronisation horizontale analogique. Le récepteur TMDS 313 reçoit et décode des données d'image DIN introduites conformément à un protocole de récepteur TMDS pour une interface vidéo numérique (DVI pour "Digital Video Interface") et rétablit les données d'image DIN sous la forme de données numériques pour la visualisation. Les données numériques rétablies peuvent être utilisées comme un signal pour le changement de taille. Un signal numérique introduit par l'intermédiaire de la DVI comprend des données décodées DD DATA, un signal de synchronisation verticale / horizontale numérique DVS_DHS, et un signal d'horloge DCKI. Le circuit de sélection 315 change sélectivement la taille d'une multiplicité de médias et peut être constitué d'un multiplexeur. Le circuit de sélection 315 émet les signaux de synchronisation verticale analogique / numérique AVS/DVS et les signaux de synchronisation horizontale analogique / numérique AHS/DHS provenant de l'ADC/PLL 311 ou du récepteur TMDS 313, sous la forme d'un signal de synchronisation verticale VSI et d'un signal de synchronisation horizontale HSI, vers le générateur de signaux de temps 320, en réponse à un signal de sélection (non représenté) pour sélectionner un média d'entrée correspondant. Le circuit de sélection 315 émet également vers le dispositif de formatage de données 317, en réponse au signal de sélection, les données AD DATA / DD DATA provenant de l'ADC/PLL 311 ou du récepteur TMDS 313. Le circuit de sélection 315 émet vers le convertisseur de fréquence d'échantillonnage 330 et le générateur de signaux de temps 320, en réponse au signal de sélection, le signal d'horloge ACKI provenant de l'ADC/PLL 311 ou le signal d'horloge DCKI provenant du récepteur TMDS 313, en tant que signal d'horloge d'entrée CKI. Le dispositif de formatage de données 317 reçoit les données AD DATA / DDDATA émises par le circuit de sélection 315, transforme le format des données reçues AD DATA / DD_DATA, et émet un résultat de transformation, DATA, vers le convertisseur de fréquence d'échantillonnage 330. La figure 5 est un schéma synoptique du générateur de signaux de temps 320 de la figure 3. En se référant à la figure 5, on note que le générateur de signaux de temps 320 comprend un générateur d'horloge 321 et un générateur de signaux de synchronisation 323. Le générateur de signaux de temps 320 génère un signal d'horloge de sortie CKO, de façon que la durée de la période active verticale d'une image d'entrée, définie par le signal d'horloge d'entrée CKI, et la durée d'une période active verticale d'une image de sortie agrandie, définie par le signal d'horloge de sortie CKO, puissent être égales. En d'autres termes, le générateur de signaux de temps 320 commande la période du signal d'horloge de sortie CKO. Le générateur d'horloge 321 reçoit un signal d'horloge généré par une source d'horloge indépendante, tel qu'un signal d'horloge à quartz CKOSC émis par un oscillateur à quartz (non représenté), et il génère le signal d'horloge de sortie CKO en réponse au signal d'horloge à quartz CKOSC, indépendamment du signal d'horloge d'entrée CKI. Le générateur de signaux de synchronisation 323 génère des signaux de synchronisation de sortie qui correspondent à l'image de sortie agrandie, c'est-à-dire un signal de synchronisation verticale de sortie VSO et un signal de synchronisation horizontale de sortie HSO, en réponse au signal d'horloge d'entrée CKI, au signal d'horloge de sortie CKO, au signal de synchronisation verticale VSI et au signal de synchronisation horizontale HSI. Il est préférable que le signal de synchronisation de sortie soit généré au début de la période active verticale de l'image d'entrée. La figure 6 est un diagramme temporel pour le fonctionnement de base du générateur de signaux de temps 320 de la figure 3. Le générateur de signaux de temps 320 émet le signal d'horloge de sortie CKO pendant la période active verticale au cours de laquelle des données d'image réelles sont incorporées dans l'image d'entrée, de façon que des données pour l'image de sortie agrandie puissent être fournies en sortie. Ici, H-Effacement représente une zone de pixels d'effacement du signal de synchronisation horizontale d'entrée HSI, Ho Effacement représente une zone de pixels d'effacement du signal de synchronisation horizontale de sortie HSO, HAP représente une zone de pixels active du signal de synchronisation horizontale d'entrée HSI, et HAPO représente une zone de pixels active du signal de synchronisation horizontale de sortie HSO. Premièrement, pour faciliter la description de la 25 présente invention, la notation est définie de la façon suivante. CKI: signal d'horloge d'entrée, VACTI. le nombre de lignes de balayage d'entrée qui forment une période active verticale d'une image 30 d'entrée; VACTO: le nombre de lignes de balayage qui forment une période active verticale d'une image de sortie agrandie; HI Période une période (s) du signal de synchronisation horizontale d'entrée HSI pour l'image d'entrée; HO Période une période (s) du signal de synchronisation horizontale de sortie HSO pour l'image de sortie agrandie; HITOTAL (= HAP + H Effacement) le nombre de pixels qui correspondent à une période du signal de synchronisation horizontale d'entrée HSI pour l'image d'entrée; HOTOTAL (= HAPO + Ho Effacement) le nombre de pixels qui correspondent à une période du signal de synchronisation horizontale de sortie HSO pour l'image de sortie agrandie. Ici, VACTI et HITOTAL sont déterminés conformément à l'image d'entrée (ou un signal vidéo) et VACTO est déterminé conformément à la période active verticale H- Active Pixel à agrandir. De plus, HAPO de HOTOTAL est déterminé conformément à la zone de pixels active (H-Active Pixel). Ici, la zone de pixels d'effacement agrandie Ho-Effacement n'est pas fixée et peut être définie tout à fait librement dans un rapport d'agrandissement. Par conséquent, HOTOTAL lui-même peut être défini tout à fait librement conformément à la zone de pixels active HAPO à agrandir. Le générateur de signaux de temps 320 génère le signal d'horloge de sortie CKO, de façon que la durée de VACTI et la durée de VACTO soient égales. On peut exprimer une telle opération de la façon suivante: VACTI * HI Période = VACTO * HO Période HI Période = CKI * HITOTAL (1) HO Période = CKO * HOTOTAL Pour calculer le signal d'horloge de sortie CKO, on peut réécrire l'Equation 1 de la façon suivante: VACTI * (CKI * HITOTAL) = VACTO * (CKO * HOTOTAL) CKO = (VACTI * CKI * HITOTAL) / (VACTO * HOTOTAL) (2) Par conséquent, si le signal d'horloge de sortie CKO est généré conformément à l'Equation 2, la durée de VACTI et la durée de VACTO sont égales. La figure 7 est un schéma synoptique du générateur d'horloge 321 de la figure 5. Le générateur d'horloge 321 de la figure 7 génère le signal d'horloge de sortie CKO conformément à l'Equation 2. En se référant à la figure 7, on note que le générateur d'horloge 321 comprend un pré-diviseur 701, une boucle d'asservissement de phase (PLL) 700 et un additionneur de fraction décimale 713. Le pré-diviseur 701 reçoit le signal d'horloge à quartz CKOSC et génère un signal d'horloge FIN qui résulte de la division du signal d'horloge à quartz CKOSC par un entier P, en réponse à un premier signal de commande de division P. Ici, P est un nombre entier. La boucle d'asservissement de phase 700 reçoit le signal d'horloge FIN émis par le pré-diviseur 701 et génère le signal d'horloge de sortie CKO qui est verrouillé en phase avec le signal d'horloge FIN, en réponse à un second signal de commande de division M. L'additionneur de fraction décimale 713 fournit en sortie le second signal de commande de division M en réponse à un troisième signal de commande de division M org, de façon que le second signal de commande de division M puisse être représenté par un entier. La boucle d'asservissement de phase 700 comprend un détecteur de phase fréquence 703, une pompe de charge 705, un oscillateur commandé par tension (VCO pour "Voltage Controlled Oscillator") 707, un diviseur principal 709, et un post-diviseur fixe 711. Le diviseur principal 709 divise un signal de sortie du CVO 707 par M, en réponse au second signal de commande de division M provenant de l'additionneur de fraction décimale713, et il émet un résultat de division MVCO vers le détecteur de phase fréquence 703. Ici, M est un entier qui peut varier. Le détecteur de phase - fréquence 703 compare la phase - fréquence du signal d'horloge FIN avec celle du résultat de division MVCO émis par le diviseur principal 709, et il émet un résultat de comparaison vers la pompe de charge 705. La pompe de charge 705 applique une tension au VCO 707 en réponse à un signal de sortie du détecteur de phase - fréquence 703. Le VCO 707 émet un signal ayant une fréquence qui est commandée (proportionnelle ou inversement proportionnelle) par la tension appliquée à la pompe de charge 705. Le post-diviseur fixe 713 reçoit le signal de sortie du VCO 707, divise le signal de sortie du VCO 707 par S (ou 2S) en réponse à un quatrième signal de commande de division S, et génère le signal d'horloge de sortie CKO sous la forme d'un résultat de division. Il est préférable que S soit un entier. Le signal d'horloge de sortie CKO est donné par CKO = (CKOSC * M) / (P*2S) (3) et si S est égal à 0, l'équation 3 peut être réécrite de la façon suivante: CKO = (CKOSC * M) / (P) (4) et il est préférable que M soit un entier, mais il peut être un nombre réel. Par conséquent, si M est exprimé sous la forme d'un nombre décimal M org, incluant le nombre décimal M, l'équation 4 peut être exprimée de la façon suivante: CKO = (CKOSC * M org) / (P) (5) Le troisième signal de commande de division M_org peut être calculé en utilisant les équations 2 et 5, de la façon suivante: (CKOSC * M org) / P = (VACTI * CKI * HITOTAL) / (VACTO * 5 HOTOTAL) M org = (P * CKI * HITOTAL * VACTI) / (CKOSC * HOTOTAL * VACTO) (6) Le troisième signal de commande de division Morg est déterminé sur la base de l'équation 6. Le troisième signal de commande de division M_org peut être ou ne pas être un entier. L'additionneur de fraction décimale 711 reçoit le troisième signal de commande de division M_org provenant d'une source externe, et émet vers le diviseur principal 709 le second signal de commande de division M ayant une valeur entière, en utilisant un procédé d'addition de fraction. La figure 8 est un diagramme temporel pour le fonctionnement de l'additionneur de fraction décimale 713 de la figure 7. L'additionneur de fraction décimale 713 comprend un dispositif de stockage prédéterminé (non représenté) qui stocke un nombre réel M _fract qui forme une partie décimale du troisième signal de commande de division M_org, et additionne et accumule le nombre réel m fract à un nombre réel précédent stocké dans le dispositif de stockage, pendant chaque période. A ce moment, si la valeur accumulée contient un entier qui est supérieur à un, la valeur entière est additionnée au second signal de commande de division M pendant la période. La figure 8 illustre un cas dans le troisième signal de commande de division M_org calculé par l'équation 6 est 1500,4. Le nombre décimal M _fract (= 0,4) est stocké dans le dispositif de stockage prédéterminé, et l'additionneur de fraction décimale 711 fournit en sortie 1500 pour le second signal de commande de division M. Du fait que le nombre décimal M_fract (= 0,4) est additionné au nombre décimal stocké dans le dispositif de stockage, 0,4, pendant la période suivante, le nombre décimal stocké dans le dispositif de stockage est 0,8. Dans ce cas, l'additionneur de fraction décimale 711 fournit en sortie 1500 pour le second signal de commande de division M. Du fait que le nombre décimal M_fract (0,4) est additionné au nombre décimal stocké dans le dispositif de stockage, 0,8, pendant la période suivante, le nombre décimal qui est stocké dans le dispositif de stockage est 1,2. L'additionneur de fraction décimale 711 émet alors 1501 pour le second signal de commande de division M pendant cette période. A ce moment, le nombre décimal stocké dans le dispositif de stockage, 1,2, est changé en 0,2, et le nombre décimal M_fract (= 0,4) est additionné au nombre décimal 0,2 stocké dans le dispositif de stockage pendant la période suivante. Il en résulte que le nombre décimal stocké dans le dispositif de stockage est 0,6. De plus, lorsque le nombre décimal stocké dans le dispositif de stockage est 1,0, l'additionneur de fraction décimale 711 fournit en sortie 1501 pour le second signal de commande de division M pendant cette période. En se référant à la figure 3, on note que le SFC 330 a une mémoire vive statique (SRAM) à deux ports, ou un dispositif avec deux ports de chaque côté, et il peut utiliser un premier port pour une opération d'écriture de données et un second port pour une opération de lecture de données. Une multiplicité de données de pixels DATA formant l'image d'entrée sont écrites dans un dispositif de mémoire prédéterminé inclus dans la mémoire SRAM à deux ports, par l'intermédiaire de l'un des premier et second ports, en réponse au signal d'horloge d'entrée CKI. Les données de pixels DATA stockées dans le dispositif de mémoire prédéterminé sont dupliquées respectivement dans les directions verticale et horizontale, un nombre de fois égal à un facteur de changement de taille vertical et/ou un facteur de changement de taille horizontal. Une multiplicité de données de pixels dupliquées EDATA sont lues par l'intermédiaire de l'un des premier et second ports, en réponse au signal d'horloge de sortie CKO. Par conséquent, pendant la période active verticale de l'image d'entrée dans le signal d'horloge d'entrée CKI, les données de pixels dupliquées EDATA sont émises vers le tampon de ligne 340 en réponse au signal d'horloge de sortie CKO. En d'autres termes, le SFC 330 duplique la multiplicité de données de pixels DATA dans les directions horizontale et verticale, un nombre de fois égal au nombre de données de sortie sur lesquelles porte l'agrandissement. Ensuite, le SFC 330 émet vers le tampon de ligne 340 les données de pixels dupliquées EDATA, en réponse au signal d'horloge de sortie CKO. Le circuit de commande de SFC 321 commande des opérations temporelles pour les opérations d'écriture de données et de lecture de données du SFC 330, en réponse au signal d'horloge de sortie CKO, au signal vertical VSO et au signal horizontal HSO émis par le générateur de signaux de temps 320. Par exemple, le circuit de commande de SFC 321 émet vers le SFC 330 une adresse d'écriture WADD et un signal de validation d'écriture WEN qui sont exigés pour l'opération d'écriture de données dans le SFC 330, et il émet vers le SFC 330 une adresse de lecture RADD et un signal de validation de lecture REN qui sont exigés pour l'opération de lecture de données dans le SFC 330. Le tampon de ligne 340 reçoit les données de pixels dupliquées EDATA et émet les données de pixels dupliquées EDATA vers l'interpolateur vertical 350, en réponse au signal d'horloge de sortie CKO. Le tampon de ligne 340 a une fonction de conservation de ligne de données, et par conséquent si une ligne de données fournie par le changement de taille est une ligne de données invalide, le tampon de ligne 340 lit des données correspondant à la ligne de données invalide, mais il n'écrit pas les données, et corrige les données de pixels EDATA émises par le SFC 330. En d'autres termes, des données d'une ligne incluant des données invalides qui sont émises de façon erronée par le SFC 330, peuvent être corrigées en utilisant les données d'une ligne de balayage précédente. Par exemple, si une image prédéterminée est soumise à un changement de taille de 1,25 dans la direction verticale et n'est pas soumise à un changement de taille dans la direction horizontale, le SFC 330 doit générer des données de 5 lignes de balayage toutes les quatre lignes de balayage. Cependant, le SFC 330 peut émettre des données de 4 lignes de balayage valides et des données d'une ligne de balayage invalide. Dans ce cas, du fait que les données de la ligne de balayage invalide ne sont pas écrites dans le tampon de ligne 340, le tampon de ligne 340 émet de façon répétée seulement des données d'une ligne de balayage précédente, par une opération de lecture de données. L'interpolateur vertical 350 reçoit un signal émis par le tampon de ligne 340 et effectue une interpolation verticale sur le signal émis par le tampon de ligne 340, en utilisant des coefficients générés par le générateur de coefficients verticaux 351. A ce moment, le tampon de ligne 340 fonctionne comme un dispositif de retard. L'interpolateur horizontal 360 reçoit un signal émis par l'interpolateur vertical 350 et effectue une interpolation horizontale sur le signal émis par l'interpolateur vertical 350, en utilisant des coefficients générés par le générateur de coefficients horizontaux 361. Ici, l'interpolation est effectuée par une classification dans les directions verticale / horizontale, en utilisant des caractéristiques de classification d'une image. Le dispositif de formatage de sortie 370 reçoit un signal émis par l'interpolateur horizontal 360, transforme un format du signal reçu, et émet des données numériques qui sont formatées pour un dispositif de visualisation prédéterminé. Le dispositif de visualisation prédéterminé visualise des données de pixels agrandies, en réponse au signal d'horloge de sortie CKO. La figure 9 est un diagramme temporel de signaux d'entrée/sortie du générateur de signaux de temps 320 de la figure 5. En se référant à la figure 9, on note que le signal d'horloge de sortie CKO est calculé de façon que la durée de VACTI et la durée de VACTO soient égales l'une à l'autre, et des données de pixels, qui sont agrandies pendant la durée de VACTO, sont fournies en sortie. Du fait que le nombre de lignes de balayage de la période d'effacement verticale V Effacement est répété à un intervalle déterminé dans une zone active de l'image, il n'a pas besoin d'être proportionnel au nombre de lignes d'entrée. Il en résulte que pendant la période d'effacement verticale V Effacement, le signal de synchronisation horizontale de sortie HSO peut ne pas former une ligne de balayage complète. Il est également important de trouver l'emplacement du premier pixel de la première ligne auquel VACTI de l'image d'entrée commence. Si l'on suppose que l'emplacement du premier pixel de la première ligne auquel VACTI de l'image d'entrée commence, correspond à une n-ième ligne verticale et un m-ième pixel horizontal, sur la base du signal d'horloge d'entrée CKI et du signal de synchronisation verticale VSI, le signal de synchronisation de sortie est généré en utilisant une condition temporelle qui est basée sur le signal d'horloge de sortie CKO dans l'image de sortie pour le changement de taille, de façon qu'il soit possible de générer un signal actif dans lequel VACTO commence à l'emplacement de la n-ième ligne et du mième pixel. La gestion des conditions temporelles actives d'une image de sortie vise à garantir des données stables sur la zone de visualisation entière, en empêchant la perte de données d'entrée pour un changement de taille d'image, lorsqu'un espace de stockage d'un tampon (données d'image correspondant à une ligne dans la présente invention) est limité. Le fait de faire coïncider le point de départ de la zone active verticale d'entrée et le point de départ de la zone active verticale de sortie (pendant la réalisation, un mouvement pour faire coïncider des retards de groupe ou une marge à l'intérieur d'un espace de stockage limité d'un tampon est autorisé), est un facteur important dans la présente invention. Par une telle mise en coïncidence, lorsqu'un signal de synchronisation pour une sortie correspondant à une entrée est employé pour le changement de taille, il devient inutile de faire en sorte que le signal de synchronisation pour la sortie soit proportionnel à celui de l'entrée. Conformément à ce procédé, si le nombre de pixels actifs correspondant à une ligne horizontale est déterminé, un utilisateur peut utiliser une période de synchronisation et le nombre correspondant au palier avant et au palier arrière, indépendamment d'une entrée. La figure 10 est un diagramme temporel relatif à une période d'effacement d'un signal de synchronisation verticale de sortie généré par le générateur de signaux de temps 320 de la figure 5. En se référant à la figure 10, on note que le signal de synchronisation horizontale HSO forme des lignes de balayage complètes pendant une période de synchronisation horizontale de sortie valide VHSO et forme une ligne de balayage incomplète pendant une période de synchronisation horizontale de sortie invalide IVHSO. En d'autres termes, pendant la période d'effacement verticale V Effacement, au moins une période de synchronisation horizontale de sortie invalide peut apparaître. Comme décrit ci-dessus, dans un procédé et un appareil pour agrandir une image conformes à des exemples de modes de réalisation de la présente invention, un signal d'horloge de sortie est généré de façon que la durée d'une période active verticale d'une image d'entrée et la durée d'une période active verticale d'une image de sortie soient égales. Par conséquent, la fréquence du signal d'horloge de sortie est commandée. De plus, dans une image correspondante pour une image d'entrée à agrandir, des signaux correspondant à des zones actives verticale et horizontale correspondant à une image de sortie sont produits sur la base des emplacements horizontal et vertical du premier pixel auquel la zone active commence. De plus, des données correspondant aux zones actives sont gérées. Une fois que le nombre de pixels correspondant à une ligne horizontale est déterminé de cette manière, la période de synchronisation et le nombre correspondant au palier avant et au palier arrière peut être fixé par un utilisateur, indépendamment du signal d'entrée. Par conséquent, en comparaison avec un procédé de changement de taille classique, dans lequel un signal d'horloge de sortie est généré en proportion d'un signal d'horloge d'entrée, la présente invention permet d'éviter que la fréquence du signal d'horloge de sortie ne soit inutilement augmentée. Bien que la présente invention ait été représentée et décrite de façon spécifique en référence à des exemples de modes de réalisation de celleci, l'homme de l'art notera que divers changements de forme et de détails peuvent y être apportés, sans sortir de l'esprit et du cadre de l'invention, tels qu'ils sont définis par les revendications annexées et leurs équivalents. REVENDICATIONS 1. Dispositif d'agrandissement, qui agrandit une image d'entrée dans des directions verticale et horizontale et génère une image de sortie agrandie, le dispositif d'agrandissement étant caractérisé en ce qu'il comprend: un générateur de signaux de temps (320) qui génère un signal d'horloge de sortie (CKO) sur la base d'un signal d'horloge généré indépendamment (CKOSC); et un convertisseur de fréquence d'échantillonnage (330), qui reçoit des données de pixels (DATA) qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée (CKI), duplique dans les directions horizontale et verticale la multiplicité reçue de données de pixels, un nombre de fois respectivement égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, et émet les données de pixels dupliquées (EDATA), en réponse au signal d'horloge de sortie (CKO); et en ce que le générateur de signaux de temps (320) génère le signal d'horloge de sortie de façon qu'une durée correspondant à une période active verticale de l'image d'entrée et une durée correspondant à une période active verticale de l'image de sortie agrandie par le signal d'horloge de sortie (CKO), soient égales. 2. Dispositif d'agrandissement selon la revendication 1, caractérisé en ce que le générateur de signaux de temps (320) commande une période du signal d'horloge de sortie (CKO), de façon que la durée correspondant à la période active verticale de l'image d'entrée et la durée correspondant à la période active verticale de l'image de sortie agrandie, soient égales. 3. Dispositif d'agrandissement selon la revendication 1, caractérisé en ce que le générateur de signaux de temps (320) comprend: un pré-diviseur (701) qui divise le signal d'horloge généré de façon indépendante (CKOSC), en réponse à un premier signal de commande de division (P); une boucle d'asservissement de phase ou PLL (700) qui verrouille la phase du signal d'horloge de sortie (CKO) sur un signal de sortie (FIN) du pré-diviseur (701), et émet le signal d'horloge de sortie (CKO) en réponse à un second signal de commande de division (M); et un additionneur de fraction décimale (713), qui commande le second signal de commande de division (M) en réponse à un troisième signal de commande de division (M org), de façon que le second signal de commande de division (M) ait une valeur entière. 4. Dispositif d'agrandissement selon la revendication 1, caractérisé en ce que le générateur de signaux de temps (320) comprend en outre un générateur de signaux de synchronisation (323) qui reçoit le signal d'horloge d'entrée (CKI), le signal d'horloge de sortie (CKO) et un signal de synchronisation d'entrée (VSI, HSI) qui correspond à l'image d'entrée, et génère un signal de synchronisation de sortie (VSO, HSO) qui correspond à l'image de sortie. 5. Dispositif d'agrandissement selon la revendication 4, caractérisé en ce qu'un point de départ d'une période active du signal de synchronisation de sortie est généré en même temps qu'un point de départ de la période active verticale de l'image d'entrée. 6. Dispositif d'agrandissement selon la revendication 4, caractérisé en ce que le signal de synchronisation de sortie comprend un signal de synchronisation verticale de sortie (VSO) et un signal de synchronisation horizontale de sortie (HSO), et une période d'effacement verticale de l'image de sortie comprend au moins un signal de synchronisation horizontale incomplet. 7. Dispositif d'agrandissement selon la revendication 1, caractérisé en ce que le convertisseur de fréquence d'échantillonnage (330) est une mémoire vive statique (SRAM) à deux ports ou une mémoire SRAM à deux bancs de mémoire. 8. Dispositif d'agrandissement selon la revendication 1, caractérisé en ce que le convertisseur de fréquence d'échantillonnage (330) comprend une mémoire SRAM à deux ports, et les données de pixels (DATA) qui forment l'image d'entrée sont écrites dans la mémoire SRAM à deux ports par l'intermédiaire de l'un de deux ports d'entrée de la mémoire SRAM en réponse au signal d'horloge d'entrée (CKI), et la multiplicité de données de pixels dupliquées (EDATA) sont lues par l'intermédiaire de l'un des deux ports de sortie de la mémoire SRAM en réponse au signal d'horloge de sortie (CKO). 9. Dispositif d'agrandissement selon la revendication 1, caractérisé en ce qu'il comprend en outre un tampon de ligne (340) qui stocke la multiplicité de données de pixels dupliquées (EDATA) qui sont émises par le convertisseur de fréquence d'échantillonnage (330). 10. Dispositif d'agrandissement selon la revendication 9, caractérisé en ce qu'il comprend en outre un interpolateur (350, 360) qui interpole les données de pixels stockées dans le tampon de ligne (340) et génère l'image de sortie agrandie. 11. Dispositif d'agrandissement selon la revendication 1, caractérisé en ce qu'il comprend en outre un oscillateur à quartz qui génère le signal d'horloge généré de façon indépendante (CKOSC). 12. Dispositif d'agrandissement, qui agrandit une image d'entrée dans des directions verticale et horizontale et crée une image de sortie agrandie, ce dispositif d'agrandissement étant caractérisé en ce qu'il comprend: un générateur de signaux de temps (320) qui génère un signal d'horloge de sortie (CKO) sur la base d'un signal d'horloge généré indépendamment (CKOSC), et un convertisseur de fréquence d'échantillonnage (330) qui reçoit des données de pixels (DATA) qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée (CKI), duplique les données de pixels dans les directions horizontale et verticale un nombre de fois respectivement égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, et émet la multiplicité de données de pixels dupliquées (EDATA) en réponse au signal d'horloge de sortie (CKO); et en ce que le générateur de signaux de temps (320) génère le signal d'horloge de sortie (CKO) sur la base de l'équation suivante. CKO = (VACTI * CKI * HITOTAL) / (VACTO * HOTOTAL) dans laquelle CKO représente la période du signal d'horloge de sortie, VACTI représente le nombre de lignes de balayage d'entrée qui forment une période active verticale de l'image d'entrée, CKI représente la période du signal d'horloge d'entrée, HITOTAL représente le nombre de pixels qui forment une ligne de balayage d'entrée, VACTO représente le nombre de lignes de balayage de sortie qui forment l'image de sortie agrandie, et HOTOTAL représente le nombre de pixels qui forment une ligne de balayage de sortie. 13. Procédé d'agrandissement d'une image d'entrée dans des directions verticale et horizontale, et de génération d'une image de sortie agrandie, le procédé étant caractérisé en ce qu'il comprend la génération d'un signal d'horloge de sortie (CKO) sur la base d'un signal d'horloge indépendant (CKOSC) émis par une source indépendante; et la réception de données de pixels (DATA) qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée (CKI), la duplication des données de pixels dans les directions verticale et horizontale un nombre de fois respectivement égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal, et l'émission des données de pixels dupliquées (EDATA) en réponse au signal d'horloge de sortie (CKO). 14. Procédé d'agrandissement selon la revendication 13, caractérisé en ce que chacune d'une multiplicité de lignes de balayage qui forment l'image de sortie agrandie comprend une multiplicité de pixels actifs et une multiplicité de pixels effacés, et en ce que le nombre de la multiplicité de pixels effacés qui font partie de chacune des lignes de balayage n'est pas nécessairement égal pour le facteur de changement de taille vertical et le facteur de changement de taille horizontal. 15. Procédé d'agrandissement d'une image d'entrée dans des directions verticale et horizontale et de génération d'une image de sortie agrandie, ce procédé d'agrandissement étant caractérisé en ce qu'il comprend: la réception de données de pixels (DATA) qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée (CKO); la duplication des données de pixels dans les directions verticale et horizontale, un nombre de fois respectivement égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal; et l'émission de la multiplicité de données de pixels dupliquées (EDATA) en réponse à un signal d'horloge de sortie (CKO); et en ce qu'une période du signal d'horloge de sortie (CKO) est commandée de façon qu'une durée correspondant à une période active verticale de l'image de sortie agrandie et une durée correspondant à une période active verticale de l'image d'entrée soient égales. 16. Procédé d'agrandissement selon la revendication 15, caractérisé en ce qu'une durée correspondant à une période d'effacement de l'image de sortie agrandie est différente d'une durée correspondant à une période d'effacement de l'image d'entrée. 17. Procédé d'agrandissement selon la revendication 15, caractérisé en ce qu'il comprend en outre la réception de la multiplicité de données de pixels dupliquées (EDATA) et l'interpolation de la multiplicité de données de pixels reçues, pour générer ainsi l'image de sortie agrandie. 18. Procédé d'agrandissement d'une image d'entrée dans des directions verticale et horizontale et de génération d'une image de sortie agrandie, ce procédé d'agrandissement étant caractérisé en ce qu'il comprend: la réception de données de pixels (DATA) qui forment l'image d'entrée, en réponse à un signal d'horloge d'entrée (CKI); la duplication des données de pixels dans les directions verticale et horizontale, un nombre de fois égal à un facteur de changement de taille vertical et un facteur de changement de taille horizontal; la génération d'un signal d'horloge de sortie (CKO) de façon que toutes les données de pixels dupliquées (EDATA) puissent être émises pendant une période active verticale de l'image d'entrée correspondant au signal d'horloge d'entrée (CKI); et l'émission de la multiplicité de données de pixels dupliquées (EDATA) en réponse au signal d'horloge de sortie (CKO).