FR 2862520 A1 20050527 FR 0412012 A 20041112 CONFORMATEUR DE FAISCEAUX A REPARTITION D'UNE SONDE A ULTRASONS La présente invention concerne d'une façon générale les systèmes d'imagerie médicale à ultrasons. Plus particulièrement,, la présente invention est relative à des ouvertures secondaires de traitement d'une sonde à multiples éléments transducteurs. Médecins et techniciens utilisent couramment des systèmes d'imagerie médicale pour obtenir des images affichées sur un écran et étudient des images à des fins diagnostiques. Par exemple, dans des systèmes d'imagerie à ultrasons, un médecin peut obtenir des images du coeur d'un patient dans le but de savoir si le coeur fonctionne correctement. Au fil du temps, ces systèmes d'imagerie permettent de plus en plus d'obtenir non seulement les irnages, mais encore des informations diagnostiques associées supplémentaires telles que des tracés d'ECG, le rythme cardiaque, etc. Deux organes essentiels d'un système à ultrasons sont constitués par la sonde à ultrasons et le conformateur de faisceau. Le conformateur de faisceau concentre et dirige en une seule étape l'énergie ultrasonore émise et reçue par la sonde en produisant des images à contenu anatomique sur un écran daffichage. Les progrès des techniques ultrasonores en 3D provoquent une évolution vers des sondes à ultrasons possédant un grand nombre d'éléments acoustiques. L'évolution récente de la technique tend à réduire le grand nombre de canaux en réunissant en sous-groupes les éléments d'ouverture et réalise un pré-traitement de chaque groupe sous la forme d'un seul signal qui est transmis au système. De même, la transmission peut être assumée par des émetteurs uniquement dans la sonde, ou par une émission sur des sous-groupes de l'ouverture. Evidemment, des images d'une grande qualité revêtent une grande importance lors de l'évaluation clinique de la physiologie étudiée par un médecin. Des images de grande qualité nécessitent l'utilisation d'une ouverture non éparse, par exemple la plupart des éléments de l'ouverture doivent être utilisés à la fois pour l'émission et la réception. Les systèmes actuels y parviennent par multiplexage entre les circuits d'émission et de réception du système. Chaque canal dans la sonde peut alors être connecté par un seul câble au système et servir à la fois pour l'émission et la réception. L'agencement et la mise en oeuvre des sous-groupes d'ouverture pour l'émission et la réception revêtent une grande importance pour la qualité de l'image. L'introduction de circuits dans la sonde représente des difficultés techniques qu'il convient de résoudre. Par ailleurs, avec des circuits de réception et/ou d'émission dans la sonde, la solution actuelle avec un commutateur d'émission/réception dans le système ne permet pas d'utiliser tous les canaux acoustiques de la sonde pour l'émission et la réception. Par conséquent, il est nécessaire de résoudre les difficultés évoquées cidessus et d'autres rencontrées précédemment. Dans une forme de réalisation, des circuits d'émission/réception situés dans une sonde pour des éléments transducteurs à ultrasons comprennent une section d'émission et une section de réception. La section d'émission comporte une entrée de section d'émission, une sortie de section d'émission et des circuits de blocage de signaux de réception couplés entre l'entrée de section d'émission et la sortie de section d'émission. La section de réception comporte une entrée de section de réception, une sortie de section de réception et des circuits de blocage de signaux d'émission couplés entre l'entrée de section de réception et la sortie de section de réception. L'entrée de section d'émission est couplée à la sortie de section de réception. Dans une autre forme de réalisation, l'entrée de section d'émission n'est pas couplée à la sortie de section de réception. L'invention et nombre des avantages qui s'y attachent apparaîtront facilement plus clairement en référence à la description détaillée ciaprès, faite en considération des dessins annexés. Il est entendu que des systèmes, procédés, aspects et avantages supplémentaires sont couverts par la présente description, dans le cadre de l'invention, et protégés par les revendications annexées. Les composants illustrés sur les figures ne sont pas forcément à l'échelle, puisqu'on s'attache en fait à illustrer les principes des systèmes et procédés marquants. Sur les figures, les mêmes repères désignent des parties correspondantes sur toutes les différentes vues. Sur les dessins: la Fig. 1 représente un schéma de principe d'une sonde à ultrasons communiquant avec un système hôte; la Fig. 2 représente une pile de transducteurs comprenant un réseau d'éléments transducteurs acoustiques utilisables dans la sonde à ultrasons représentée sur la Fig. 1; la Fig. 3 représente des ouvertures de réception disposées sur un réseau d'éléments transducteurs acoustiques inclus dans la sonde à ultrasons représentée sur la Fig. 1; la Fig. 4 représente les ouvertures d'émission multiplexées avec des ouvertures de réception disposées sur un réseau d'éléments transducteurs acoustiques inclus dans la sonde à ultrasons représentée sur la Fig. 1; la Fig. 5 représente une répartition de quarante-huit (48) câbles souples de transducteurs connectés à huit (8) cartes de traitement pour connecter la série d'éléments transducteurs acoustiques de la sonde à un processeur de signaux sur les cartes de traitement; la Fig. 6 représente des circuits d'émission/réception pour le multiplexage de certains éléments transducteurs acoustiques entre la réception et l'émission, tout en protégeant les processeurs de signaux connectés aux éléments transducteurs acoustiques; la Fig. 7 illustre une forme de réalisation de circuits d'émission/réception utilisant des circuits passifs pour le multiplexage de certains éléments transducteurs acoustiques entre la réception et l'émission., tout en protégeant les processeurs de signaux connectés aux éléments transducteurs acoustiques; la Fig. 8 représente la face avant et la face arrière d'une carte de traitement, comportant des zones de disposition suggérée pour les composants électroniques portés par la carte de traitement; la Fig. 9 représente un schéma de principe d'un processeur de signaux utilisable avec la sonde à ultrasons représentée sur la Fig. 1; la Fig. 10 représente des circuits conformateurs de faisceaux à bande étroite présents dans le processeur de signaux; la Fig. 11 représente une cellule de filtre passe-tout; la Fig. 12 représente une deuxième forme de réalisation d'une unité de commande de points de croisement; la Fig. 13 représente un schéma de principe d'une interface numérique pour le processeur de signaux; la Fig. 14 représente des processeurs de signaux connectés en une chaîne série; la Fig. 15 représente une unité de commande de points de croisement dans le processeur de signaux qui calcule de nouvelles valeurs de commande pour traiter les quatre ouvertures secondaires de réception attribuées au processeur de signaux; la Fig. 16 représente les opérations pouvant être exécutées par la sonde à ultrasons représentée sur la Fig. 1 pour réaliser le traitement des ouvertures secondaires; la Fig. 17 illustre des opérations pouvant être exécutées par la sonde à ultrasons représentée sur la Fig. 1 pour procéder à la conformation de faisceau dans la sonde; la Fig. 18 représente des opérations que peut exécuter la sonde à ultrasons représentée sur la Fig. 1 pour émettre et recevoir de l'énergie par rapport à un élément transducteur acoustique multiplexé entre une ouverture de réception et une ouverture d'émission; et la Fig. 19 représente une autre forme de réalisation de circuits conformateurs de faisceaux pour les processeurs de signaux. La Fig. 1 représente un schéma de principe d'une sonde à ultrasons 100. La sonde 100 comprend un bloc 102 d'un réseau de transducteurs et de sauvegarde (la "série 102 de transducteurs"), des câbles 104 de transducteurs et de multiples cartes de traitement 106 qui supportent des composants électroniques de traitement. Chaque carte de traitement 106 comporte une mémoire 108 (qui peut comporter une mémoire vive de géométrie, une mémoire vive de codeur, des registres de positionnement et des registres de commande, évoqués plus bas) et des processeurs 110 de signaux. Une mémoire cache et une unité de commande de positionnement 112 (par exemple une unité centrale polyvalente, un microcontrôleur, un DLP ou analogue) est également présente et comporte une interface de communication 114. La mémoire 108 peut être à part ou faire partie du processeur 110 de signaux. L'interface de communication 114 établit un échange de données avec le système hôte 116 sur les lignes 118 de signaux numériques et par l'intermédiaire du câble 120 de signaux. De plus, le câble 120 de signaux comporte des câbles coaxiaux 122 qui sont connectés aux cartes de traitement 106 pour acheminer des signaux impulsionnels d'émission vers le réseau 102 de transducteurs et pour acheminer en retour des signaux de réception, après conformation de faisceau, vers le système hôte 116. Dans une autre forme de réalisation, les câbles coaxiaux 122 n'acheminent que des signaux de réception. La sonde 100 peut comporter le connecteur 124 par l'intermédiaire duquel la sonde 100 se fixe au système hôte 116. Une interconnexion 126 peut être prévue pour connecter les câbles souples 104 aux cartes de traitement 106. De ce fait, l'interconnexion 126 établit une connectivité électrique entre les câbles souples 104 des transducteurs et les cartes de traitement 106. L'interconnexion 126 peul: être un connecteur, bien que d'autres formes de mise en oeuvre puissent également convenir. Le réseau 102 de transducteurs est fixé sur le bloc de sauvegarde, comme décrit plus en détail ci-après en référence à la Fig. 2. Les câbles souples 104 des transducteurs assurent des connexions électriques de signaux par l'intermédiaire du bloc de sauvegarde. Dans une forme de réalisation, il y a quarante-huit (48) câbles souples 104 de transducteurs, chacun avec cinquante-cinq (55) connexions de signaux. Ainsi, les câbles souples 104 de transducteurs permettent des connexions de signaux d'émission et de réception pour un nombre d'éléments transducteurs atteignant 2640 dans le réseau 102 de transducteurs, bien qu'on en utilise moins dans la forme de réalisation décrite ci-après. L'interconnexion 126 connecte les câbles souples 104 de transducteurs aux cartes de traitement 106. Dans une forme de mise en oeuvre, chaque carte de traitement 106 est couplée à six plans de câbles souples 104 de transducteurs et comporte de ce fait des connexions de signaux pour 330 éléments transducteurs. Comme les câbles souples 104, les cartes de traitement 106 peuvent être en matière souple. Les cartes de traitement 106 comportent les composants électroniques de traitement pour le réseau de transducteurs 102, dont les processeurs 110 de signaux qui exécutent une conformation de faisceaux sur les ouvertures de réception dans le réseau 102 de transducteurs. Les cartes de traitement 106 comportent également les circuits d'émission/réception pour multiplexer certains éléments transducteurs acoustiques entre la réception et l'émission tout en protégeant les processeurs 110 de signaux connectés aux éléments transducteurs acoustiques. Comme décrit plus en détail ci-après, chaque processeur 110 de signaux peut gérer plusieurs ouvertures secondaires de réception, par exemple quatre, définies à des emplacements spatiaux choisis sur le réseau 102 de transducteurs. Les ouvertures secondaires de réception peuvent être des ouvertures secondaires triangulaires comportant quinze (15) éléments transducteurs acoustiques disposés, par exemple, en une rangée de cinq éléments au-dessus d'une rangée de quatre éléments au-dessus d'une rangée de trois éléments au-dessus d'une rangée de deux éléments au-dessus d'une rangée d'un élément. En outre, chaque carte de traitement 106 peut comporter six (6) processeurs de signaux. Ainsi, dans le sens de la réception, chaque carte de traitement 106 peut traiter jusqu'à vingtquatre (24) ouvertures secondaires de réception, chacune comportant quinze éléments transducteurs acoustiques. Pour chaque faisceau d'ultrasons, l'unité de mémoire cache et de commande 112 se connecte sur des lignes 132 de signaux numériques (acheminés par exemple par un câble souple séparé) à chaque unité de commande 108 de processeur de signaux sur chaque carte de traitement 106. Les unités de commande 108 de processeurs de signaux sont illustrées sous la forme d'un bloc séparé appelé "mémoire" sur la carte de traitement 106, mais sont également intégrées dans le processeur 110 de signaux. L'unité de mémoire cache et de commande 112 transmet au processeur 110 de signaux des informations statiques et dynamiques d'initialisation de sonde. Les informations statiques d'initialisation sont ordinairement des localisations spatiales d'éléments, des réglages de puissance et des tables de mappage d'établissement de retards. Les informations dynamiques sont ordinairement des informations directionnelles pour les ouvertures secondaires, qui varient d'un faisceau à un autre. Les lignes de signaux numériques peuvent par exemple comporter une ligne d'horloge pour chaque carte de traitement 106, une ligne de données série d'instructions pour chaque carte de traitement 106, une ou plusieurs lignes de données connectées à chaque carte de traitement 106, une activation de sortie pour un ou plusieurs des processeurs 110 de signaux, et un signal de test. L'unité de mémoire cache et de commande 112 communique avec le système hôte 116 sur les lignes 118 de signaux numériques qui peuvent, par exemple, faire partie d'un port série synchrone. A cette fin, l'interface de communication 114 et les lignes 118 de signaux numériques peuvent faire intervenir une interface de signaux différentiels basse tension, LVDS, par exemple conformément à TIA/EIA-644 et à la norme 1592 de l'IEEE, comportant un câble coaxial avec un blindage à la terre et un fil central de signal. L'unité de mémoire cache et de commande 112 comporte un bloc de mémoire cache 132, par exemple 1-64 M octets de mémoire vive statique (SRAM). La mémoire cache 132 présente dans l'unité de mémoire cache et de commande 112 sert principalement à conserver des informations d'initialisation dépendant de faisceaux pour les ouvertures secondaires. Dans une forme de mise en oeuvre, il peut s'agir d'informations directionnelles d'initialisation pour les ouvertures secondaires. Cette mémoire cache est ordinairement divisée en pages, chaque page contenant les informations d'initialisation du processeur 110 de signaux nécessaires pour chaque prise de vue. En chargeant dans les pages de la mémoire cache des informations pour toutes les prises de vue d'une séquence d'exploration, ces informations sont disponibles dans la sonde pendant l'exploration. Pendant l'exploration, les informations d'initialisation de sonde pour chaque prise de vue peuvent ensuite être rendues disponibles, pour les processeurs de signaux en transmettant à l'unité de mémoire cache et de commande 112 le pointeur de mémoire cache correspondant. Dans une forme de mise en oeuvre, la mémoire cache présente dans l'unité de mémoire cache et de commande 132 est organisée en 512 k mots x 16 bits (8 M bits) et est divisée en pages de 128 mots. Le pointeur de la mémoire cache peut être calé sur le début de chaque page. Par exerriple, le pointeur de mémoire cache peut être un pointeur de 12 bits pouvant indexer un total de 4 096 pages. Si la mémoire cache 132 est une mémoire cache de 4 M bits, le pointeur de mémoire cache peut être un pointeur de 11 bits pour indexer 2 048 pages. Les mots d'une page de mémoire cache sont employés au moment de l'inscription ou de l'extraction de données dans ou depuis une chaîne de processeurs 11.0 de signaux. Les lignes de données numériques pour les processeurs 110 de signaux sur chaque carte de traitement peuvent être enchaînées par l'intermédiaire de registres à décalage sur une série de plusieurs processeurs 110 de signaux. Ainsi., les données transmises aux processeurs 110 de signaux se propagent en série par les processeurs 110 de signaux. Le bit du mot ayant l'adresse la plus basse sur une page se terminera par le bit de poids faible du registre à décalage pour le dernier processeur 110 de signal d'une chaîne lors du chargement de données. En outre, la mémoire cache 132 est représentée au sein de l'unité de mémoire cache et de commande 112, mais dans d'autres formes de mise en oeuvre la mémoire cache 132 peut être à part de l'unité de mémoire cache et de commande 112. La mémoire cache peut également faire partie des processeurs 110 de signaux. La sonde 100 réagit par exemple à seize instructions binaires délivrées par le système hôte 116. Un premier exemple d'ensemble d'instructions est présenté sur le tableau 1. Quatre bits de l'instruction peuvent être utilisés pour définir l'instruction, tandis que 12 bits peuvent être utilisés comme paramètres pour l'instruction. Tableau 1 Nom Paramètres Description Détails Bit: 11-0 WR CTRL_REG Réglage du Inscription dans le Registre de l'unité de registre de registre de mémoire cache et de commande. commande/d'état. commande. WR_CACHE PTR Pointeur de Calage du pointeur de Le pointeur de mémoire bit 11/12. page de mémoire cache indique le début de cache. la page suivante qui sera chargée à partir de la mémoire cache et dans les processeurs 110 de signaux. WR CACHE Ecriture d'une page Le pointeur d'adresse dans la mémoire pourrait être incrémenté cache 132 à partir du automatiquement pour système hôte 116. chaque rr.ot écrit. LD SCAN PAR Inscription de la page Mise à jour pour chaque de paramètres prise de vue par d'exploration dans la ultrasons. chaîne de processeurs de signaux. LD CONFIG Chargement des Données statiques de mémoires ou registres configuration. présents dans les processeurs 110 de signaux. DELAY TUNE Néant Début de l'étalonnage Chaque processeur 110 du retard. de signaux comporte un circuit interne pour étalonner les retards. SAP RESET Paramètres à recaler. RD CTRL REG Retour de la Extraction du registre Ce registre est à valeur du de commande/d'état. l'intérieur de l'unité de registre de mémoire cache et de commande. commande 112. RD_CACHE_PTR Retour de la Lecture du registre de Utile pour les essais et valeur du pointeurs de pages de les vérifications. pointeur. mémoire cache. RD CACHE Néant Extraction d'une page Le pointeur d'adresse de la mémoire cache pourrait être 132. automatiquement incrémenté pour chaque page lue. RD_CONFIG Initialisation de Par exemple par retour lecture à partir du en boucle depuis le processeur 110 de dernier processeur 110 signaux de signaux de la chaîne. CMD ENABLE Code ID Activation et invalidation d'exécution d'instruction. L'ensemble d'instructions a pour objet de commander la sonde. Les instructions peuvent commander l'unité de mémoire cache et de commande 112 et/ou les processeurs 110 de signaux. Il est également souhaitable de prévoir un mécanisme de protection pour éviter une exécution indésirable d'instructions due au bruit, par exemple résultant des impulsions d'émission. L'instruction Write Cache Pointer (WR_CACHE PTR) inscrit le registre de pointeur dans le cache de la mémoire. Dans une forme de mise en oeuvre, le paramètre est un pointeur de cache de 12 bits. Le pointeur de cache spécifié est employé dans le champ des paramètres de l'instruction lors de l'extraction/inscription par rapport à la mémoire cache 132. Pendant l'extraction/l'inscription de mots du cache, le pointeur de cache pourrait être incrémenté automatiquement. Après la transmission d'une page entière, le pointeur pointera donc vers le début de la page suivante. Si on utilise plus de 8 M bits, la transmission d'un pointeur de cache d'une longueur de plus de 12 bits peut être réalisée sous la forme de deux instructions. L'instruction Write to Cache (WR CACHE) charge des données dans la mémoire cache 132. Des données seront inscrites dans la page de mémoire cache désignée par le pointeur de mémoire cache. Le pointeur de mémoire cache est incrémenté automatiquement après chaque inscription de mot dans la cache. L'unité de commande 112 de mémoire de localisation peut envoyer un écho d'instruction à la réception de cette instruction. L'instruction Load Scan Parameters (LD_SCAN PAR) inscrit des paramètres d'exploration dans la chaîne de processeurs 110 de signaux. Dans une forme de mise en oeuvre, on n'utilise pas le paramètre. Cette instruction inscrit une page de paramètre d'exploration dans des processeurs 110 de signaux à partir de la page de cache donnée par le pointeur d'adresse de cache. Cette instruction peut être déclenchée par le signal EOL, mais peut également être envoyée sous la forme d'une instruction. Lorsque les données sont transmises, l'unité de mémoire cache et de commande 112 envoie aux processeurs de signaux 110 une instruction de calcul pour lancer le calcul de retards de conformation de faisceau pour la prise de vue ultrasonore suivante (à l'aide de valeurs d'initialisation chargées précédentes pour économiser le temps d'initialisation). Le pointeur de la mémoire cache 132 est automatiquement incrémenté après l'inscription de chaque mot dans les processeurs 110 de signaux. La taille d'une page de paramètres d'exploration peut, par exemple, être de 128 mots. Le mot ayant l'adresse la plus basse se terminera par le bit de poids faible dans le registre à décalage du dernier:processeur 110 de signaux d'une chaîne. L'instruction Load Configuration (LD_CONFIG) charge les informations statiques d'initialisation dans le processeur 110 de signaux. Les informations statiques d'initialisation sont ordinairement des emplacements spatiaux d'éléments, des réglages de puissance et des tables de mappage d'établissement de retards à l'intérieur d'un processeur 110 de signaux. Chaque fois que l'instruction est utilisée, une page de cache est inscrite dans la mémoire choisie. Certaines charges peuvent nécessiter plus d'une page de cache. Au sein du processeur de signaux, la mémoire vive de géométrie qui contient l'emplacement spatial d'un élément peut être mise en oeuvre sous la forme de 64 mots, chacun d'une longueur de 12 bits. La mémoire vive de codeur qui contient la table de mappage de retard peut être mise en oeuvre sous la forme de 1 024 mots, chacun d'une longueur de 5 bits. L'adresse de départ est prise à l'aide du pointeur d'adresse de la mémoire cache 132. Après chaque page, le pointeur d'adresse est incrémenté à la page de cache suivante. Ainsi, les pages successives peuvent être chargées sans actualiser le pointeur d'adresse. Le mot ayant l'adresse la plus basse sur une page est la première donnée transférée dans la chaîne de processeurs 110 de signaux. Ainsi, le contenu de l'adresse la plus basse se terminera par le bit de poids faible du registre à décalage du dernier processeur 110 de signaux de la chaîne de processeurs 110 de signaux sur une carte de traitement particulière 106. L'instruction Initiate Delay Tuning (DELAY_TUNE) lance le processus d'étalonnage des retards internes dans les processeurs 110 de signaux. Il n'est pas nécessaire d'utiliser le paramètre. Le résultat est inscrit dans le registre analogique polyvalent présent dans le processeur 110 de signaux. L'instruction SAP Reset Command (SAP R SET) remet à zéro toutes les fonctions internes ou tous les compteurs d'adresses dans un processeur 110 de signaux. Le paramètre peut spécifier une combinaison binaire qui effectue un choix entre la remise à zéro du processeur 110 de signaux tout entier ou uniquement une sous-fonctionnalité. L'instruction Read Control Register (RD_CONTROL RE(i) lit le registre de commande à l'intérieur de l'unité de commande 112 de mémoire de position. Le contenu du registre peut être remis dans le champ de paramètres de l'instruction. L'instruction Read Cache Pointer (RD_CACHE_PTR) lit le registre de pointeur de la mémoire cache 132. La valeur extraite du registre de pointeur de cache peut être remise dans le champ de paramètres de l'instruction avant que l'instruction ne soit renvoyée en écho au système hôte 116. L'instruction Read Cache (RD_CACHE) extrait des données de la mémoire cache 132 pour les transférer dans le système hôte 116. Une fois l'instruction reçue, l'unité de commande 112 de mémoire de position peut envoyer des mots de données sous la forme d'une suite continue de mots. L'instruction Read Configuration from SAP (RDCONFIG) extrait des données de configuration des processeurs 110 de signaux désignés par les bits de paramètres. Des données de configuration sont extraites des processeurs 110 de signaux et placées dans la mémoire cache 132 sur la page de cache désignée par le pointeur de cache. L'adresse de cache est incrémentée pour chaque mot extrait. Le premier mot est placé à l'adresse de cache la plus basse. A la fin, l'adresse de cache est réglée au début de la page suivante. L'instruction Command Enable (CMD_ENABLE) active ou neutralise l'exécution d'une instruction. Après le chargement de paramètres d'exploration à partir de la mémoire cache 132, l'exécution de l'instruction est neutralisée au terme de l'instruction. Néanmoins, bien qu'elle soit neutralisée, l'unité de commande 112 de mémoire de position peut encore réagir à l'instruction d'activation d'instruction et à l'instruction du registre de commande de lecture. Une combinaison binaire exclusive peut être ajoutée au champ de paramètres pour réduire la possibilité que cette instruction soit générée d'après le bruit présent sur la ligne d'instruction. En résumé, les étapes suivantes sont exécutées pendant l'exploration. Tout d'abord, un signal EOL (fin de réception de données depuis le déclenchement d'ultrasons précédent) met en marche l'unité de commande de mémoire cache et de commande 112 pour envoyer une instruction de calcul aux processeurs 110 de signaux, puis la transmission d'une nouvelle page de la mémoire cache 132 aux processeurs 110 de signaux. Un registre de pointeur de page dans l'unité de mémoire cache et de commande 112 contient l'adresse de début pour cette nouvelle page. Avant chaque téléchargement, le système hôte 116 envoie le pointeur de page pour le prochain déclenchement d'ultrasons via les lignes de signaux numériques 118 à l'unité de mémoire cache et de commande 112. Au terme du chargement de la page, un signal d'accusé de réception pourrait être renvoyé au système hôte 116. Le système hôte 116 commande alors le déclenchement d'ultrasons el l'acquisition de données ultrasonores se poursuit. Au terme de l'acquisition de la prise de vue en cours, l'unité de commande 112 de mémoire de position reçoit un nouveau signal EOL et le processus recommence. Lorsque la sonde 100 est connectée au système hôte 116, le système hôte 116 transmet les informations d'initialisation pour chaque ouverture et chaque faisceau à la mémoire RSAM dans l'unité de commande 112 de mémoire de position. La conformation de faisceau de réception est divisée entre le système hôte 116 et la sonde 104. Le système hôte 116 est responsable du retard de conformation de faisceau, de l'agrandissement d'ouverture et de la mise à longueur de l'amplitude des canaux de réception du système commandés par les processeurs 110 de signaux aux sorties des ouvertures de réception. Les processeurs 110 de signaux exécutent la conformation de faisceaux sur les différentes ouvertures auxiliaires de réception. Dans une forme d mise en uvre, des groupes de quinze éléments transducteurs, agencés sous la forme d'ouvertures secondaires de réception triangulaires, sont couplés aux processeurs 110 de signaux. Les processeurs 110 de signaux appliquent un retard à chacun des signaux de réception provenant de chacun des éléments transducteurs. Les processeurs 110 de signaux additionnent également les quinze signaux de réception les uns avec les autres et renvoient la somme des ouvertures au système hôte 116 aux sorties des ouvertures de réception et sur les câbles coaxiaux 122. Dans une forme de réalisation utilisant des déphasages, chaque processeur 110 de signaux comprend, pour chaque ouverture auxiliaire de réception, quinze (15) amplificateurs à faible bruit, quinze (15) inverseurs de phase, un réseau de commutation de condensateur et un déphaseur à deux phases qui applique un déphasage différentiel de 90 . Dans cette forme de réalisation, le déphasage différentiel est à large bande. Le réseau de commutation applique des facteurs de pondération aux signaux de réception potentiellement inversés en vue de leur sommation dans les déphaseurs. Dans une autre forme de mise en oeuvre, les processeurs de signaux reposent sur une chaîne de lignes à retards. Pendant le fonctionnement, chaque processeur 110 de signaux est configuré de façon que l'orientation du faisceau pour chaque ouverture secondaire de réception soit orientée vers un point focal choisi par le système hôte 116. A cette fin, le processeur 110 de signaux détermine les déphasages de conforma'.ion de faisceau d'après la position des éléments transducteurs dans l'ouverture de réception, la direction d'orientation et la fréquence de réception. On notera que chaque ouverture secondaire de réception n'a pas à utiliser le même point focal et que les ouvertures secondaires de réception les plus éloignées du centre du réseau de transducteur 102 peuvent être activées ultérieurement pour parvenir à une augmentation dynamique des dimensions des ouvertures. La configuration du processeur 110 de signaux s'effectue en deux étapes. Tout d'abord, pendant l'initialisation de la sonde 100, le système hôte 116 charge dans le processeur 110 de signaux des informations statiques d'initialisation de processeur de signaux via l'unité de mémoire cache et de commande 112. Ces informations statiques contiennent les informations de géométrie, c'est-à-dire la position spatiale (x,y) des éléments transducteurs dans chaque ouverture secondaire de réception et une table de transcodage dépendant de la fréquence. Deuxièmement, avant l'exploration, les informations dynamiques d'initialisation sont transférées dans la mémoire cache 132 présente dans l'unité de mémoire cache et de commande 112. Chacune de ces pages de cache contient des paramètres d'orientatio:: pour toutes les ouvertures secondaires de la sonde en ce qui concerne une même prise de vue. Dans une autre forme de mise en oeuvre, on pourrait utiliser plusieurs pages de cache pour transférer les informations d'initialisation liées au faisceau requis. Pendant l'exploration, le système hôte 116 fournit un indice de faisceau à l'unité de mémoire cache et de commande 112. En réponse, l'unité de mémoire cache et de commande 112 transmet les paramètres d'orientation appropriés aux processeurs 110 de signaux depuis sa mémoire cache. Les processeurs 110 de signaux déterminent ensuite les retards de conformation de faisceau d'après les positions des éléments transducteurs, la direction d'orientation (représentée par les paramètres de direction). Pour la forme de mise en oeuvre utilisant des déphasages, les déphasages sont convertis en réglages de phase à l'aide de la table de transcodage dépendant de la fréquence. Considérant ensuite la Fig. 2, cette figure illustre une forme de mise en oeuvre du réseau 102 de transducteurs. Le réseau 102 de transducteurs comporte un élément piézoélectrique en céramique 202 qui convertit l'énergie électrique en énergie acoustique et l'énergie acoustique en énergie électrique. L'élément piézoélectrique en céramique 202 se trouve au centre du réseau 102 de transducteurs. Du côté signal, l'élément piézoélectrique en céramique 202 est fixé à une couche d'appui 204 sur l'axe z avec des câbles souples 104 de transducteurs. Les câbles souples 104 de transducteurs permettent une connexion à haute densité des signaux. L'élément en céramique 202, une couche intérieure électriquement conductrice d'adaptation acoustique 210 et la surface supérieure du bloc d'appui 204 constituent des éléments acoustiques distincts 212 centrés sur chacun des rubans souples 206 de circuits dans les câbles souples 104 de transducteurs. Il y a donc un plan 213 de signaux sur le bloc d'appui 204 sur l'axe z. Chaque ruban 206 de circuit est au contact du dessous, ou côté signal, d'un élément transducteur 212. Cette couche d'adaptation 216 découpée en dés est fixée sur le dessus de chaque élément 212 pour former une connexion à la terre sur la face du réseau 102 de transducteurs. Considérant ensuite les figures 3 et 4, la Fig. 3 représente des ouvertures secondaires de réception disposées sur un réseau d'éléments transducteurs 300 inclus dans la sonde à ultrasons représentée sur la Fig. 1. De même, la Fig. 4 représente les ouvertures secondaires d'émission pour une même rangée, multiplexées avec certaines ouvertures de réception disposées sur le réseau d'éléments transducteurs acoustiques 300. Les autres rangées représentées contiennent également des éléments d'émission. Dans une forme de réalisation, le réseau comprend 55 éléments transducteurs dans la direction latérale et 48 éléments dans la direction de la hauteur. Cependant, dans la forme de mise en oeuvre décrite ci-après, les angles du réseau sont absents, ce qui donne au réseau 300 une forme octogonale. Tous les éléments transducteurs, groupés dans des ouvertures secondaires de réception à quinze éléments, sont utilisés dans la direction de la réception, comme représenté sur la Fig. 3. Tous les éléments d'émission, groupés dans des ouvertures secondaires d'émission à quatre éléments, sont également utilisés dans la direction de l'émission, comme représenté sur la Fig. 4. Considérant d'une manière spécifique la Fig. 3, chaque processeur 110 de signaux combine en une seule voie de réception du système les quinze signaux de réception provenant des quinze éléments transducteurs pour chaque ouverture secondaire de réception. Le processeur 110 de signaux, comme indiqué plus haut, applique un retard à chaque signal de réception avant d'additionner les signaux de réception. Les groupes de quinze éléments transducteurs forment des ouvertures triangulaires indiquées sur la Fig. 3. Ainsi, l'ouverture de réception globale d'un transducteur comporte 160 ouvertures secondaires contenant 160 x 15 = 2400 éléments transducteurs. Dans d'autres formes de réalisation, les nombres d'ouvertures secondaires de réception et les nombres d'ouvertures secondaires d'émission choisis dépendent du nombre de voies du système disponibles pour l'émission et la réception, des dimensions et de la forme voulues des ouvertures et des dimensions des éléments transducteurs. Comme représenté sur la Fig. 3, en ce qui concerne l'ouverture de réception agrandie 48, chaque ouverture de réception est formée sur une grille de 5 x 5 éléments transducteurs. L'ouverture de réception comporte une première rangée de cinq éléments transducteurs (numérotés de 11 à 15), une deuxième rangée de quatre éléments transducteurs (numérotés de 7 à 10), une troisième rangée de trois éléments transducteurs (numérotés de 4 à 6), une quatrième rangée de deux éléments transducteurs (numérotés 2 et 3) et une cinquième rangée d'un seul élément transducteur (numéroté 1). Chaque élément transducteur a une position xn, yn dans son ouverture secondaire. Par exemple, l'élément transducteur 14 a une position xn=3, yn=0. Les ouvertures de réception sont imbriquées de façon que la combinaison de deux ouvertures de réception forme une pièce rectangulaire de cinq éléments transducteurs dans la direction latérale et six éléments transducteurs dans la direction de la hauteur. En ce qui concerne la Fig. 4, la partie représentée de l'ouverture d'émission comprend 324 éléments transducteurs le long de la cinquième (5) rangée d'éléments de réception du réseau 300. Les éléments d'émission sont groupés en ouverture secondaire d'émission de 2x2 éléments et chacune des ouvertures secondaires d'émission est connectée à l'une des voies d'émission du système qui reviennent au système hôte 116 sur les câbles coaxiaux 122. La Fig. 4 représente l'ouverture secondaire d'émission 168 agrandie, comprenant une première rangée de deux éléments transducteurs (numérotés 3 et 4) et une deuxième rangée de deux éléments transducteurs (numérotés 1 et 2). Le décalage des ouvertures secondaires d'émission dans la direction latérale (horizontale) sert à réduire les lobes du réseau d'émission. Dans la direction de la hauteur, trois des 2x2 ouvertures secondaires d'émission sont alignées avec six éléments transducteurs de réception. Sur la hauteur (direction verticale), l'ensemble du réseau 300 est divisé en huit groupes de six rangées d'éléments transducteurs chacun. L'agencement des ouvertures secondaires d'émission et de réception constitue la séparation des composants électroniques. Plus particulièrement, chaque groupe de six rangées d'éléments (par exemple celui désigné par a-f sur les figures 3 et 4) est connecté à une même carte de traitement 106 par six câbles souples 104 de transducteurs. Comme aucune ouverture secondaire de réception ni aucune ouverture secondaire d'émission ne croise la limite de séparation (sur deux cartes de traitement ou davantage), les composants électroniques de traitement correspondant à chaque élément transducteur des six rangées sont entièrement contenus dans une seule carte de traitement 106. Un grand avantage est qu'il n'est pas nécessaire de faire communiquer des signaux analogiques d'une carte de traitement 106 à une autre. La Fig. 5 illustre une répartition 500 de quarante-huit (48) câbles souples 104 de transducteurs émergeant de la pile de supports 204 du réseau 102 de transducteurs. Six câbles souples 104 de transducteur sont connectés à chacune de huit (8) cartes de traitement 106. Les câbles souples 104 de transducteurs connectent donc le réseau 300 d'éléments transducteurs acoustiques aux processeurs de signaux (dont deux sont représentés sous la forme des éléments 110) présents sur les cartes de traitement 106. Des moyens d'espacement 504 peuvent être intercalés entre les cartes de traitement 106 pour donner l'espacement voulu. Chaque câble souple de transducteur a une connexion qui crée des passages de signaux pour cinquante-cinq (55) éléments transducteurs à connecter à une carte de traitement particulière. Dans ce but, un connecteur est prévu pour coupler les signaux des câbles souples 104 de transducteurs à la carte de traitement 106. Dans la forme de réalisation décrite dans le présent document, ces cartes de traitement 106 sont au nombre de huit. Ainsi, huit cartes de traitement 106, comme indiqué sur la Fig. 5, sont empilées pour créer une répartition complète de quarante huit câbles souples 104 de transducteurs pour les cartes de traitement 106. La Fig. 6 représente des circuits d'une sonde pour le multiplexage d'éléments transducteurs acoustiques choisis entre la réception et l'émission, tout en protégeant les composants électroniques de la sonde pour l'émission et la réception. La forme de mise en oeuvre 600 utilise les câbles coaxiaux 606 du système aussi bien pour l'émission que pour la réception. Dans la présente forme de mise en oeuvre, les circuits 604 de traitement de réception de la sonde doivent comporter des circuits de protection à la fois à la connexion de l'entrée 603-604 et à la connexion de sa sortie 602-604. Dans une autre forme de mise en oeuvre avec les circuits d'émission de la sonde 601, seule l'entrée des circuits de réception, la connexion 603-604, doit être protégée. Dans cette forme de mise en oeuvre, les circuits d'émission nécessaires sont commandés depuis le système sur les lignes 608, ou depuis l'unité de mémoire cache et de commande 112 de la sonde. Les circuits de multiplexage 602 et: 603 peuvent être mis en oeuvre à l'aide de commutateurs ou de circuits passifs. Dans une forme de réalisation à commutateurs actifs, les circuits de commande doivent être synchronisés par rapport à la circulation des signaux. Une forme de réalisation utilisant des circuits passifs, représentée sur la Fig. 7, protège les circuits de la sonde uniquement d'après les niveaux des signaux. Pour toutes les formes de réalisation, les multiplexeurs ou commutateurs utilisés doivent résister à la forte tension d'émission, ordinairement comprise entre 10 et 400 volts crête à crête pour des éléments transducteurs piézoélectriques. Pour d'autres types d'éléments transducteurs, d'autres plages de tension peuvent être utilisées. La Fig. 7 représente une forme de mise en oeuvre passive de circuits d'émission réception 700 pour le multiplexage de certains éléments transducteurs acoustiques entre la réception et l'émission, tout en protégeant les processeurs de signaux connectés aux éléments transducteurs acoustiques. Les circuits d'émission/réception 700 comprennent de multiples sections d'émission, dont l'une est désignée par le repère 702, comportant une entrée 704 de section d'émission, une sortie 706 de section d'émission et les deux ensembles de circuits de blocage de signaux de réception disposés entre l'entrée 704 de section d'émission et la sortie 706 de section d'émission. Comme représenté ;sur la Fig. 7, les circuits de blocage de signaux de réception comportent la diode Dl à montage tête-bêche et la diode D3 à montage tête-bêche couplée au condensateur Csnunt. Les circuits d'émission/réception '700 comportent également de multiples sections de réception, dont l'une est désignée par le repère 708, qui comporte une sortie 710 de section de réception, une entrée 712 de section de réception et deux ensembles de circuits de blocage de signaux d'émission, disposés entre l'entrée 712 de section de réception et la sortie 710 de section de réception. Les circuits de blocage de signaux d'émission comprennent le condensateur Ccour,l connecté à la diode D2; et la diode D4 à montage tête-bêche connectée au condensateur C2. les entrées 712 de sections de réception sont des connexions de signaux de réception qui font passer vers le processeur 110 de signaux des signaux de réception obtenus des éléments transducteurs. Les éléments transducteurs acoustiques sont couplés à la sortie 706 de section d'émission et à l'entrée 712 de section de réception. La sortie 706 de section d'émission et l'entrée 712 de section de réception sont connectées 1 une à l'autre au niveau des éléments transducteurs, dont l'un est désigné par E sur la Fig. 7. De même, l'entrée 704 de section d'émission et la sortie 710 de section de réception sont connectées l'une à l'autre. La sortie 710 de section de réception sert de sortie d'ouverture secondaire de réception commandée par le processeur 110 de signaux dans la direction de la réception. Ainsi, la sortie de l'ouverture secondaire de réception achemine un signal obtenu à une ouverture secondaire de réception, par exemple un signal de réception à conformation de faisceau, formé à partir de signaux de réception obtenus de 15 éléments transducteurs d'une ouverture secondaire de réception triangulaire. On notera que chaque section d'émission 702 est couplée à quatre éléments transducteurs E par l'intermédiaire de quatre diodes Dl. Les quatre éléments transducteurs forment l'ouverture secondaire d'émission à 2x2 éléments présentée plus haut. De même, quinze éléments transducteurs E sont combinés et additionnés dans une même voie de sortie d'ouverture secondaire de réception. Chacune des quinze entrées 712 de section de réception pour une ouverture, secondaire de réception donnée comporte le condensateur Ccoup1 et la paire de diodes D2. Du côté sortie, chacune des sorties 710 de section de réception pour le signal combiné obtenu à l'ouverture secondaire de réception comporte la paire de diodes D4 et le condensateur C2. Les circuits d'émission/réception 700 permettent un multiplexage des éléments transducteurs E entre la réception de signaux et l'émission de signaux tout en protégeant les entrées et les sorties du processeur 110 de signaux. Autrement dit, n'importe quel élément transducteur E donné peut être employé à la fois pour émettre de l'énergie acoustique et pour recevoir de l'énergie acoustique. Cependant, il pourrait n'être pas souhaitable de multiplexer chaque élément transducteur E. Si certains des éléments transducteurs du réseau 300 servent uniquement pour la réception, il n'est pas nécessaire qu'un élément transducteur E ait une section d'émission 702 couplée à celui-ci. C'est ce qui est représenté sur la Fig. 7 et par les éléments uniquement récepteurs numérotés 714 et 716. En outre, les circuits de blocage de signaux d'émission peuvent être omis pour un élément transducteur uniquement récepteur. De même, un élément transducteur E employé uniquement dans la direction de l'émission n'a pas besoin d'avoir une section de réception 708 couplée à celui-ci, ni de comporter les circuits de blocage de signaux de réception. Ainsi, par exemple, les circuits de blocage de signaux de réception désignés par le repère 718 (ainsi que Ccoup1 et D2) peuvent être absents pour une voie uniquement émettrice. En fonctionnement, le signal d'émission (par exemple une impulsion de 100 volts) venant du système hôte 116 passe par les diodes D3, l'inductance d'accord Ltuning et les diodes Dl pour exciter les éléments transducteurs E. Après l'inductance d'accord, le signal d'émission se divise en quatre signaux et passe par quatre ensembles de diodes Dl jusqu'aux quatre éléments transducteurs qui composent une ouverture secondaire d'émission à 2x2 éléments. Comme représenté sur la Fig. 7, les diodes Dl, D2, D3, I1)4 se présentent sous la forme de paires à montage tête-bêche. La chute de tension aux diodes est faible en comparaison de la tension d'émission et n'a pas un grand effet sur le signal d'émission pendant l'émission. L'inductance d'accord est choisie pour assurer une élévation de tension pour les éléments transducteurs E. La fréquence de résonance de ce circuit (c'està-dire l'inductance d'accord et la capacité effective) est accordée pour s'adapter à la fréquence d'émission voulue. La capacité effective est formée par les composants parallèles de l'élément transducteur, la capacité parasite en parallèle et le condensateur de couplage Ccoup1. Le condensateur de couplage Ccoupi protège les entrées du processeur 110 de signaux contre la tension des signaux d'émission. Le processeur 110 de signaux comporte les diodes internes de niveau D2 qui permettent au courant de charger le condensateur de couplage à la tension d'émission. Ainsi, le condensateur de couplage absorbe presque toute la tension d'émission, tandis que les diodes D2 maintiennent la tension présente à l'entrée du processeur 110 de signaux à plus ou moins une chute de tension (par exemple 0,7 v) dans une diode. Comme les câbles coaxiaux 122 servent principalement à la fois à l'émission et à la réception, le signal d'émission doit également apparaître (sans les circuits de blocage d'émission) à la sortie du processeur 110 de signaux. Le condensateur C2 et les diodes D4 protègent la sortie du processeur 110 de signaux contre la tension d'émission. En particulier, D4 fixe le niveau du signal à une chute de: tension dans la diode tandis que C2 découple la sortie du processeur 110 de signaux d'avec le signal d'émission en absorbant la majeure partie de la tension d'émis:ion. Le signal d'émission est suffisamment filtré par le câble coaxial 122 pour limiter le courant de charge pour les condensateurs C2 et Cco pi. Pendant la réception, les signaux de réception provenant des éléments transducteurs E passent par Cco pl jusqu'au processeur 110 de signaux. L'étage d'entrée du processeur 110 de signaux est un amplificateur de charge A à gain déterminé par Cco pl. D'une façon générale, pour un bon facteur de bruit, l'impédance du condensateur de couplage doit être faible en comparaison de l'impédance de l'élément transducteur E. Cependant, une faible valeur d'impédance accroît le courant de charge pendant l'émission. Comme la tension à l'élément transducteur est faible pendant la réception, les diodes Dl sont ouvertes. Les diodes Dl servent donc de moyens de blocage de signaux à basse tension pour découpler les uns des autres les éléments transducteurs E. Les signaux d'échos reçus des éléments transducteurs sont retardés et additionnés à l'intérieur du processeur 110 de signaux et appliqués à la sortie 710 de section de réception. Plus particulièrement, le signal de sortie passe par la résistance de sortie R et les condensateurs Cl et C2 jusqu'au câble coaxial 122. La charge délivrée par le pré-amplificateur du système hôte 116 et la capacité du câble coaxial 122 sont suffisamment grandes pour limiter la tension de sortie en D4 à une valeur inférieure à la tension de passage dans la diode. Ainsi, pendant la réception, les diodes D4 sont en circuit ouvert. La résistance R commande efficacement le gain du signal entrant dans le câble coaxial 122. La valeur du condensateur de protection C2 (de même que pour le condensateur de couplage d'entrée) est un compromis entre le courant de pointe d'émission et l'impédance de réception. Dans une forme de mise en oeuvre, le condensateur C2 a une valeur d'environ 100 pf. Le condensateur Cl découple le niveau de courant continu de sortie des diodes de niveau D4. La valeur précise pour Cl n'est pas essentielle mais peut être établie de manière à être de plusieurs fois la valeur de C2 (par exemple, 1 nf) afin d'éviter une réduction de signa] due à Cl. Le condensateur Cshunt en parallèle réduit la diaphonie du signal de sortie 710 de section de réception revenant vers l'entrée 712 de section de réception. Plus particulièrement, même si les diodes D3 sont dans l'état bloquant pendant la réception, leur capacité parasite dans la gamme des pF créera une diaphonie. Le condensateur en parallèle est grand en comparaison de la capacité parasite et présente une impédance bien plus faible que la capacité parasite. De la sorte, la diode D3 et le condensateur en parallèle créent un diviseur de tension dans lequel la majeure partie de la tension chute à la capacité parasite, tandis que le condensateur en parallèle absorbe seulement une petite chute de tension. Ainsi, la faible tension au condensateur en parallèle limite efficacement la diaphonie. On notera que, pendant l'émission, lorsque les diodes sont sensiblement en courts-circuits, le condensateur en parallèle est une charge négligeable en comparaison de la capacité du câble coaxial 122. La Fig. 8 représente la face de la couche inférieure 802 et la face de la couche supérieure 804 d'une carte de traitement 106. La Fig. 8 représente un exemple de plan d'agencement pour les composants électroniques de traitement présents sur chaque carte de traitement 106, comme décrit en détail plus haut en référence à la Fig. 7. Comme représenté sur la Fig. 8, les processeurs 110 de signaux peuvent occuper la zone centrale des cartes de traitement, tandis que les matrices de diodes Dl peuvent être placées sous le processeur 110 de signaux et les matrices de diodes D3 et D4 peuvent être placées au-dessus des processeurs 110 de signaux. Considérant maintenant la Fig. 9, cette figure représente un schéma de principe 900 d'un processeur 110 de signaux. Le processeur 110 de signaux comporte quatre processeurs 902, 904, 906 et 908 d'ouvertures, un bloc de commande numérique 910 et des circuits de support qui peuvent comporter un circuit d'accord 912 à retard, un circuit de tension de rétablissement 914 et un circuit de polarisation 916. Chaque processeur 902-908 d'ouverture comporte seize entrées de réception (par exemple, sOInO solnl5) connectées à des éléments transducteurs qui forment une ouverture secondaire de réception. Dans une forme de réalisation, l'ouverture secondaire de réception est triangulaire et composée de quinze éléments transducteurs. Ainsi, une entrée de chaque processeur 902-908 d'ouverture secondaire peut rester inutilisée. Chaque processeur 902-908 d'ouverture secondaire comporte également une entrée de contrôle (appelée testin) et des entrées de commande numérique (appelées pgm). Les processeurs 902-908 d'ouverture secondaire exécutent une conformation de faisceau sur les signaux d'entrée de réception et délivrent le signal à conformation de faisceau obtenu sur l'ouverture secondaire de réception aux sorties (désignées par sOOut s3Out) de l'ouverture secondaire de réception. Le bloc de commande numérique 910 comporte un signal d'horloge (sClk, par exemple une horloge système de 20 MHz), des signaux de données (sDataln0 et 1, des entrées de données série et sCdataln, une entrée de données de commande série) et un signal de commande (sOEN, une activation de sortie pour le processeur 110 de signaux). Le bloc de commande numérique comporte également deux sorties de données (sDataOutO et 1). Les entrées et sorties de données peuvent être utilisées pour enchaîner en série les processeurs 110 de signaux, comme indiqué plus bas. On va maintenant décrire de façon plus détaillée, en référence à la Fig. 10, les circuits du processeur 110 de signaux. La Fig. 10 représente les circuits conformateurs de faisceaux à bande étroite présents dans le processeur 110 de signaux. Chaque entrée de réception (dont l'une est appelée sxInO) passe par un amplificateur 1002 à faible bruit, un étage de pondération et de sommation comportant des mélangeurs (un seul étant désigné par le repère 1004), des sommateurs (un sommateur pour sommation positive indiquée par le repère 1005 et un sommateur pour sommation négative indiqué par le repère 1006), et des filtres passe-tout 1008 et 1009. En outre, les filtres passe-tout se connectent à des seconds sommateurs (dont l'un est désigné par le repère 1010) et, par l'intermédiaire d'un circuit d'attaque 1012 de ligne, à la sortie d'ouverture secondaire de réception (dont l'une est appelée sxOut). Les amplificateurs à faible bruit (LNA) sont des amplificateurs sensibles à la charge qui amplifient le signal de réception provenant d'un élément transducteur via le condensateur de couplage externe. Le gain des LNA peut être réglé en ajustant le rapport entre le condensateur de couplage externe et une résistance de contre-réaction interne. Ordinairement, le gain en boucle ouverte pour les LNA est élevé, tandis que le gain en boucle fermée ordinaire (à 3 MHz) est choisi pour exploiter la gamme de signaux utilisable. Les LNA ont un temps de rétablissement court en partie en raison du circuit de tension de rétablissement 914. Si la tension du signal de réception met les circuits à saturation, les circuits de rétablissement sont activés pour assurer un rétablissement rapide après la saturation de l'étage d'entrée. Comme représenté sur la Fig. 10, des signaux en phase (I) et en quadrature (Q) sont générés à partir des signaux de réception. A cette fin, un poids et un signe sont donnés à chaque entrée selon le retard voulu sur la voie avant la totalisation de toutes les entrées. Un amplificateur à plusieurs entrées procède à la pondération et à la sommation en employant à chaque entrée des condensateurs d'entrée de dimensions pouvant être choisies individuellement. Un amplificateur entièrement différentiel peut être employé pour la sommation. Le signe de chaque entrée est établi en appliquant l'entrée soit au noeud de sommation positive 1005 soit au noeud de sommation négative 1006. Dans une forme de réalisation, le processeur 110 de signaux utilise les pondérations ci-après indiquées sur le tableau 2 et le tableau 3 pour une quantification de 22,5 . Tableau 2 Phase Imx QMx 0 Tableau 3 Phase In Qn 0 1 0 Pi/8 0,924 0,383 Pi/4 0,707 0,707 3pi/8 0,383 0,924 Pi/2 0 1 X 0 L'étage de sommation 1010 peut comporter en outre une atténuation pour niveler les fluctuations de signaux de la plage disponible. Les filtres passe-tout donnent, aux signaux I et Q, des retards de phase choisis pour limiter l'erreur de phase différentielle sur une bande de fréquence concernée. Chaque filtre a une fonction de transfert d'ordre 1 donnée dans le plan s par H(s) = (1-st) / (1 +st), où t est la constante de temps RC du filtre La fonction de transfert peut être réalisée en utilisant des résistances et des condensateurs à couplage parasite à contre-réaction active. Plus particulièrement, les filtres passe-tout peuvent être mis en oeuvre sous la forme d'une mémoire tampon non-inverse use suivie d'une résistance, en parallèle avec une mémoire tampon inverseuse en série avec un condensateur (cf. Fig. 20). Dans une forme de réalisation, le filtre passe-tout 1008 a RC = 25 ns, et le filtre passe-tout 1009 a RC = 145 ns à 3 MHz. La détermination de iMx, qMx, in et qn est décrite ci-après en référence à la Fig.15 et au Tableau 4. Le circuit d'attaque 1012 de ligne fait revenir au système hôte 116 le signal de réception à conformation de faisceau. Le circuit d'attaque 1012 de ligne peut utiliser un amplificateur opérationnel avec un très grand étage de sortie connecté sous la forme d'une combinaison d'un sominateur et d'un amplificateur différentiel. De la sorte, les signaux venant des voies I et Q sont additionnés et convertis en une sortie à une seule extrémité. Le gain du deuxième étage de sommation et du circuit d'attaque de ligne combinés est choisi pour donner l'intervalle de sortie voulu. Les circuits d'accord 912 à retard sont prévus pour tenir compte de variations dans les conditions de traitement et d'exploitation qui risquent de modifier les constantes de temps des filtres passe-tout. Pour commander les constantes de temps, on a prévu le circuit d'accord 912. Le circuit de polarisation 916 commande les courants de polarisation pour le module analogique dans le processeur 110 de signaux. La tension d'alimentation électrique peut servir de tension de référence. Dans une forme de mise en oeuvre, le courant de polarisation est réparti sur le processeur 110 de signaux pour fournir aux différents modules analogiques le courant de polarisation nécessaire. Considérant maintenant la Fig. 13, cette figure représente un schéma de principe de l'interface numérique 1300 du processeur 110 de signaux, qui se trouve dans le bloc de commande numérique 910. L'interface numérique 1300 comprend quatre paires de registres/mémoires 1302 et 1304, 1306 et 1308, 1310 et 1312 et 1314 et 1316 de 6 bits pour stocker des paramètres d'inclinaison delta Y et delta X pour les quatre ouvertures de réception gérées par le processeur 110 de signaux. L'interface numérique 1300 comprend également deux mémoires 1318, 1320 à banques de 1 bit, deux registres à décalage de données 1322, 1324, un registre 1326 de touches multibit et un registre 1328 d'instructions multibit. Les mémoires tampons 1330 et 1332 à trois états permettent à l'interface 1300 de mettre ses sorties dans un état de forte impédance sous le contrôle du signal SOEN. L'interface 1300 peut servir à programmer, initialiser et lire le processeur 110 de signaux. L'interface 1300 comporte une ligne d'instructions (SCDATAIN), deux lignes de données (SDATAINO,1), une ligne d'activation (SOI=N) et une ligne d'horloge SCLK (non représentée). Les lignes SDATAINO et SDATAIN1 permettent une entrée de données série dans les deux registres à décalage 1322, 1324 de données (désignés par SHIFTREGISTERO, 1), tandis que SCDATAIN permet l'entrée de données série dans un registre à décalage de données de commande. Dans une forme de mise en oeuvre, les registres à décalage de données peuvent avoir une longueur de 25 bits tandis que le registre à décalage de commande peut avoir une longueur de 36 bits. Le processeur 110 de signaux est ordinairement utilisé dans un environnement hostile où les lignes d'entrée numérique sont supposées prendre des valeurs aléatoires pendant l'émission d'ultrasons. Pour éviter d'obtenir des données et des instructions erronées par l'intermédiaire de l'interface numérique, le registre de touches de 32 bits est utilisé comme signal d'activation. Lorsque la tcuche correcte se trouve dans le registre de touches (en comparaison de la touche présélectionnée et préétablie dans le processeur 110 de signaux), l'unité de commande numérique exécute l'instruction placée dans le registre d'instructions de 4 bits. Les lignes de données sont décalées simultanément jusque dans les registres commandés par l'horloge de données SCLK. SCLK fonctionne par exemple à 20 MHz. On notera que l'interface 1300 comporte également deux sorties numériques désignées par SDATAOUTO et SDATAC)UT1. Ces sorties sont les sorties des registres à décalage de données et peuvent servir à connecter de multiples processeurs 11 de signaux d'une chaîne (cf. Fig. 14). Les données de sortie des processeurs 110 de signaux sont décalées par l'intermédiaire de la chaîne série et sont extraits du dernier processeur 110 de signaux de la chaîne. Comme le bus de sortie est connecté au bus d'entrée de la chaîne, le signal SOEN peut être employé pour mettre la sortie du dernier processeur 110 de signaux en mode à trois états (mode Hi Z) au moment de l'écriture dans la chaîne. Lors de l'extraction de données sur le bus série, SOEN peut servir à activer la sortie du dernier processeur 110 de signaux. Dans une forme de mise en oeuvre, le registre de données de commande de 36 bits comporte un registre de touches de 32 bits et un registre d'instructions de 4 bits. La ligne SCADATAIN peut être une ligne de signaux séparée pour tous les processeurs 110 de signaux présents sur une carte de traitement 106. En outre, comme représenté sur la Fig. 13, les registres à décalage en série sont décalés à partir du bit de poids fort (MSB). Autrement dit, c'est d'abord dans le LSB qu'une instruction et une donnée sont décalées. Sur la Fig. 13 sont également représentées les mémoires de paramètres d'inclinaison de 6 bits qui contiennent des informations de position pour les quatre ouvertures secondaires de réception gérées par le processeur 110 de signaux. La paire de mémoires 1302, 1304 de 6 bits stockent des informations d'inclinaison delta Y et delta X pour une ouverture secondaire de réception et la paire de mémoires 1306, 1308 de 6 bits stockent des paramètres d'inclinaison delta Y et delta X pour une deuxième ouverture secondaire de réception. De même la paire de mémoires 1310, 1312 de 6 bits stockent des paramètres d'inclinaison delta Y et delta X pour une troisième ouverture secondaire de réception et la paire de mémoires 1314, 1316 de 6 bits stockent des paramètres d'inclinaison delta Y et delta X pour une quatrième ouverture de réception. Lors du chargement des informations statiques du processeur de signaux (mémoire vive de géométrie, registres d'activation, mémoire vive de codage, etc.), la division du registre à décalage est adaptée aux données chargées. Considérant brièvement la Fig. 14, cette figure représente une chaîne série 1400 de processeurs 110 de signaux. La chaîne série 1400 est connectée par l'intermédiaire des lignes SDATAOUTO, SDATAOUT1, SDATAINO et SDATAIN1 de signaux. Une ligne d'horloge, une ligne de verrouillage et une ligne de sélection de paramètres (pour sélectionner les registres de paramètres destinés à une opération d'écriture) peuvent également être prévues. Considérant ensuite la Fig. 15, cette figure représente une unité de commande 1500 de points de croisement dans le processeur 110 de signaux, qui calcule de nouvelles valeurs de commande pour traiter les quatre ouvertures secondaires de réception attribuées au processeur 110 de signaux d'après les inclinaisons delta X, delta Y chargées par l'intermédiaire de l'interface série (cf. Fig. 13). L'unité de commande 1500 de points de croisement calcule seize nouveaux réglages de retards pour chaque ouverture, d'après de nouveaux paramètres d'inclinaison delta X, delta Y. Les réglages de retards sont calculés d'après le contenu de la mémoire vive de géométrie et les nouveaux paramètres d'inclinaison delta X, delta Y. Les retards de phase correspondants sont trouvés en consultant la banque de mémoire vive de codage choisie. A cette fin, l'unité de commande de points de croisement 1500 comprend les multiplicateurs 1502, 1504 et un sommateur 1505. L'unité de commande 1500 de points de croisement comprend également une unité de commande 1506, une mémoire vive de géométrie 1508 et une mémoire vive de codage 1510. Quatre ensembles (un pour chaque ouverture secondaire de réception) de seize registres de réglage de phase 1512, 1514, 1516 et 1518 de 5 bits sont prévus (au total soixante quatre registres de 5 bits). Ces registres de réglage de retards contiennent les bits de commande de réglage de retard pour chaque ouverture secondaire de réception gérée par le processeur 110 de signaux, comme indiqué ci-après. La mémoire vive de géométrie 1508 contient la relation entre une voie n de signaux de réception et la position (x,,, v ) du transducteur correspondant dans l'ouverture secondaire de réception. La mémoire vive de codage 1510 contient la relation entre le retard codé et les réglages de matériel (iMxn, in, qMxn, qn) illustrés sur la Fig. 10 pour la conformation de faisceaux à bande étroite. Selon une autre possibilité, la mémoire vive de codage 1510 contient la relation entre le retard souhaité et les signaux intPol, chPos(4) de commande de commutation de points de croisement, et le signe pour les circuits conformateurs de faisceaux à large bande représentés sur la Fig. 19. Le paramètre delta Xn représente l'inclinaison sur x pour l'ouverture secondaire n, n = 0, 1, 2, 3, tandis que delta Yn représente l'inclinaison sur y pour l'ouverture secondaire n, n = 0, 1, 2, 3 pour chacune de quatre ouvertures secondaires gérées par le processeur 110. Lorsqu'une touche valable est détectée dans le registre de touches et que l'instruction de début de calcul de points de croisement est sélectiDnnée, l'unité de commande 1500 de points de croisement calcule de nouvelles valeurs de registre pour les ouvertures secondaires 0, 1, 2 et 3. Comme jusqu'à 16 signaux de réception peuvent contribuer à chaque ouverture de réception, un total de 64 calculs sont effectués. Les valeurs delta X et delta Y indiquées sur la Fig. 15 sont les valeurs chargées à partir de l'interface série avant chaque nouvelle initialisation. Les huit valeurs delta X et delta Y chargées pendant le précédent calcul d'initialisation sont utilisables par l'unité de commande 1500 de points de croisement par l'intermédiaire de deux bus de 24 bits, comme indiqué sur la Fig. 13. Pour réduire le temps d'initialisaton, les données à utiliser lors du calcul 35 suivant sont introduites par décalage et chargées pendant que le processeur de signaux calcule l'initialisation en cours. Au terme du calcul en cours, les nouvelles données delta X et delta Y ont été chargées et sont prêtes pour le calcul d'initialisation suivant. Pour commencer un calcul, la valeur de touche et le code binaire attribué à l'instruction voulue sont chargés dans le registre de touches et le registre d'instructions. Au début d'un calcul, des valeurs delta X et delta Y pour une ouverture 0 sont appliquées aux entrées 1502, 1504 de multiplicateurs. Un séquenceur 1506 commande les calculs. Le séquenceur 1506 peut être réalisé sous la forme d'un compteur additif qui passe de manière cyclique par la totalité des 64 entrées de signaux de réception (4 ouvertures secondaires x 16 entrées de réception par ouverture secondaire). Le séquenceur 1506 est connecté au bus d'adresses de la mémoire vive de géométrie 1508. D'une façon générale, les données pour une ouverture secondaire sont calculées avant de progresser vers l'ouverture secondaire suivante. Le séquenceur 1506 commande aussi l'acheminement du signal depuis la mémoire vive de codage 1510 vers le registre 1302-1314 d'ouvertures secondaires analogiques correctes, ainsi que le multiplexage des données della X et delta Y correctes vers l'unité de commande 1500 de points de croisement. Dans une forme de mise en oeuvre pour conformation de faisceaux à bande étroite, la sortie de la mémoire vive de codage 1510 est un mot de 5 bits, appelé sap_data [4:0] qui est converti par mappage en sX_m_controlXQ. sX m_controlXQ est converti par mappage en signaux de commande pour les circuits conformateurs de faisceaux représentés sur la Fig. 10. Les 5 bits sX_m_control4..0(Y) commandent directement le poids et le signe angulaire pour la voie Y (signal de réception) pour l'ouverture X. La conversion de valeurs binaires en poids et signe angulaire est donnée sur le tableau 4. Autrement dit, la mémoire vive de codage 1510, pour la conformation de faisceaux à bande étroite, effectue une conversion par mappage d'une valeur de retard au signe du multiplexeur (iMxn et qMxn) et la mise à l'échelle de I et Q (in et qn). Ces paramètres mettent en oeuvre seize angles de phase, et pour pouvoir omettre des signaux à retards donnés, il est également possible de sélectionner in = qn = 0. De la sorte, la longueur des mots dans la mémoire vive de codage 1510 est de 5 bits. Selon une autre possibilité, les bits de la mémoire vive de codage 1510 peuvent directement choisir des coefficients et des valeurs de multiplexage (par exemple en utilisant un seul bit pour chaque multiplexeur et 3 bits avec décodeur pour sélectionner chacune des six paires de gains du tableau 3). Tableau 4: Conversion par mappage entre des bits de commande SAP et la phase N bit4 bit3 bit2 bitl bitO iMxn in qMxn qn Phase 0 0 0 0 0 0 1 1,0 X 0,0 0 1 0 0 0 0 1 1 0,924 1 0,383 Pi/8 2 0 0 0 1 0 1 0,707 1 0,707 Pi/4 3 0 0 0 1 1 1 0,383 1 0,924 3Pi/8 4 0 0 1 0 0 X 0,0 1 1,0 Pi/2 0 0 1 0 1 -1 0,383 1 0,924 5Pi/8 6 0 0 1 1 0 -1 0,707 1 0,707 3i/4 7 0 0 1 1 1 -1 0,924 1 0,383 7Pi/8 8 0 1 0 0 0 -1 1,0 X 0,0 Pi 9 0 1 0 0 1 -1 0,924 -1 0,383 9Pi/8 0 1 0 1 0 -1 0,707 -1 0,707 5Pi/4 11 0 1 0 1 1 -1 0,383 -1 0,924 1 lPi/8 12 0 1 1 0 0 X 0,0 -1 1,0 3Pi/2 13 0 1 1 0 1 1 0,383 -1 0,924 13Pi/8 14 0 1 1 1 0 1 0,707 -1 0,707 7Pi/4 0 1 1 1 1 1 0,924 -1 0,383 15Pi/8 16..31 1 X X X X X 0,0 X 0,0 X Les calculs peuvent être faits avec une représentation de nombres complémentaires de 2. Considérant à nouveau la Fig. 15, les données delta X et delta Y et les données de la mémoire vive de géométrie sont multipliées et additionnées dans le sommateur 1505. Ce calcul produit une sortie de 13 bits. Comme delta X et delta Y ne sont jamais en même temps au maximum, lors des calculs les deux bits de poids fort seront toujours les mêmes et le bit de poids fort du signal peut être tronqué. Dans la forme de mise en oeuvre représentée sur la Fig. 15, la précision est réduite à 8 bits en tronquant les 4 bits de poids faible. L'unité de commande 1500 de points de croisement passe de manière séquentielle par toutes les entrées 'n' de réception des éléments transducteurs pour chaque ouverture de réception 'm' gérée par le processeur 110 de signaux. L'unité de commande 1500 de points de croisement peut être considérée pour déterminer une version à changement d'échelle du retard à introduire dans chaque signal de réception, sous la forme: floor((x(m,n) * deltaX(m) + y(m,n) * deltaY(m))/16), pour n=0,1,... 15, et m=0,1,2,3. On notera que x(m,n) et y(m,n) sont les positions géométriques de l'élément transducteur couplé à la n-ième entrée pour l'ouverture de réception;n. Les positions sont indexées à l'aide de la mémoire vive de géométrie 1508 pour une plus grande souplesse d'acheminement pendant l'agencement de la carte 1106 de circuit de traitement. Les paramètres d'inclinaison deltaX(m) et deltaY(m) peuvent rester constants pour tous les signaux de réception dans une ouverture secondaire de réception donnée m; mais peuvent ordinairement varier entre les ouvertures secondaires. Le retard calculé est converti en retard physique par l'intermédiaire d'une consultation de table dans la mémoire vive de codage 1510. En ce qui concerne la mémoire vive de géométrie 1508 elle prend une adresse de 6 bits et stocke des données de 12 bits. Pour commencer à charger des données dans la mémoire vive de géométrie 1508, l'instruction RESET_ADDR_COUNTERS est émise pour mettre à zéro les compteurs d'adresses. L'instruction suivante est alors LOAD_GEOM_RAM, laquelle inscrira des données aux adresses immédiates pointées par le compteur d'adresses, et auto-incrémentera le compteur d'adresses. Comme la largeur des données est de 12 bits, une opération de décalage/chargement chargera quatre mots de données dans la mémoire vive de géométrie 1508. Par conséquent, le compteur d'adresses sera incrémenté de 4 à chaque chargement. La mémoire vive de codage 1510 est divisée en quatre banques, reflétant quatre réglages de fréquence différents pour la sonde 100 à ultrasons. Les registres bank0 et bankl chargés depuis l'interface série indiquent quelle banque est utilisée. Conjointement avec les 8 bits issus du calcul, ils constituent l'adresse en mémoire vive de codage dans la mémoire vive de 1024x5 bits. La mémoire vive de codage 1510 a un bus d'adressage de 10 bits et un bus de données de 5 bits. Pour commencer à charger des données dans la mémoire vive de codage 1510, l'instruction RESET_ADI)R COUNTERS est émise pour mettre à zéro les compteurs d'adresses. L'instruction suivante est LOAD_ENC_RAM, qui inscrira des données aux adresses immédiates désignées par le compteur d'adresses et les registres de 0/1 des banques, et incrémentera le compteur d'adresses. Comme la largeur des données est de 5 bits, une seule opération de décalage/chargement chargera huit mots de données de commande d'ouverture dans la mémoire vive 1510. Par conséquent, le compteur d'adresses sera incrémenté de 8 à chaque chargement. Des bits [19:0] dans les deux registres à décalage série sont utilisés pour les données fournies aux mémoires vives. Le bit 24 du registre 0 à décalage série est converti par mappage en signal de commande 0 de banque pour la mémoire vive de codage 1510, et le bit 24 du registre à déca:age série 1 est converti par mappage en signal de commande 1 de banque. Les registres 0/1 de banque (cf. Fig. 13) déterminent quelle banque est chargée. Dans une forme de réalisation, l'unité de commande 112 de mémoire de position envoie des instructions de 4 bits aux processeurs de signaux 110. Les instructions sont introduites par &calage dans les processeurs 110 de signaux dans le registre 1328 d'instructions. Des exemples d'instructions sont présentés ci-dessous dans le Tableau 5. Tableau 5 Nom Instruction RESET Met le processeur de signaux dans un état connu LOAD _ X _Y _Data Charge delta X et delta Y et la banque de codage à partir du registre à décalage RESET ADDR COUNTERS Met à zéro tous les compteurs d'adresses pour la lecture et l'écriture dans le processeur de signaux LOADGEOM RAM Charge quatre mots de données dans la mémoire vive _ de géométrie LOAD_ENC_RAM Charge huit mots de données dans la mémoire vive de codage CALCULATE Calcule de nouvelles valeurs de conformation de faisceaux d'ouvertures DELAY_TUNING_START Lance une opération analogique d'accord et d'étalonnage WRITE ANALOG MP_REG Inscrit dans le registre analogique polyvalent dans le processeur de signaux READ_ANALOG_MP_REG Met le registre analogique polyvalent, contenant, par exemple, la mesure de retard d'après l'accord de retard, sur 1322, 1324. READBACK_REGS Lit les registres internes du processeur de signaux WRITE REGS Ecrit directement dans les registres internes du processeur de signaux LOAD_PD_REG Ecrit dans un registre analogique de coupure de courant La Fig. 16 résume les étapes 1600 que la sonde à ultrasons 100 représentée sur la Fig. 1 peut exécuter pour effectuer un traitement d'ouverture secondaire. La sonde 100 reçoit, dans les processeurs 110 de signaux répartis sur des cartes de traitement 106, de multiples signaux de réception provenant d'éléments transducteurs acoustiques (étape 1602). Les éléments transducteurs peuvent former des ouvertures secondaires de réception triangulaires qui sont entièrement traitées par un processeur de signaux donné 110 au lieu d'être divisées entre des cartes de traitement. Pendant les opérations de réception (et d'émission), la sonde 100 multiplexe ÎLu moins l'un des éléments transducteurs acoustiques entre l'ouverture secondaire de réception et une ouverture secondaire d'émission carrée (étape 1604). Après la conformation de faisceaux, le processeur 110 de signaux excite une sortie d'ouverture secondaire de réception avec un signal à conformation de faisceaux obtenu sur les éléments transducteurs acoustiques dans l'ouverture secondaire de réception (étape 1606). Dans la direction d'émission, la sonde peut appliquer des signaux d'émission à de multiples ouvertures secondaires d'émission sur des connexions de signaux d'émission répartis entre de multiples cartes de traitement (étape 1608). Comme les ouvertures de réception, les connexions de signaux d'émission pour une ouverture secondaire donnée peuvent toutes être réalisées sur une carte de traitement donnée 106 au lieu (l'être divisées sur de multiples cartes de traitement 106. Le fait de ne pas diviser les ouvertures secondaires d'émission ou de réception entre de multiples cartes de traitement assure un acheminement efficace des signaux entre le système hôte 116 et les cartes de traitement 106 vers le réseau 102 de transducteurs. Comme chaque carte de traitement 106 traite ses propres ouvertures secondaires d'émission et de réception, il n'est nullement nécessaire de réaliser une connexion croisée de signaux ou un acheminement entre les cartes de traitement 106. La Fig. 17 résume les étapes 1700 que la sonde à ultrasons 100 représentée sur la Fig. 1 peut exécuter pour effectuer une conformation de faisceaux dans la sonde 100. La sonde 100 reçoit de multiples paramètres directionnels tels que des valeurs d'inclinaison (par exemple, des données delta X et delta Y) pour les ouvertures secondaires de réception, lesquels paramètres sont fournis par un système hôte 116 dans une unité de mémoire cache et de commande 112 (étape 1702). L'unité de mémoire cache et de commande 112 transmet ensuite les paramètres directionnels à de multiples processeurs 110 de signaux sur de multiples cartes de traitement 106 (étape 1704). La sonde 100 applique aux processeurs 110 de signaux des signaux de réception provenant d'une ouverture secondaire de réception (étape 1706). Le processeur 110 de signaux extrait, des registres d'entrées série (par exemple 1302-1304, 1306-1308, 1310-1312, ou 1314-1316), des paramètres directionnels pour l'ouverture secondaire de réception (étape 1708). D'après les paramètres directionnels, le processeur de signaux détermine un retard de conformation de faisceau pour les éléments transducteurs présents dans l'ouverture secondaire de réception (étape 1710) et applique le retard au signal de réception provenant de chaque élément transducteur respectif (étape 1712). La Fig. 18 illustre les étapes 1800 que la sonde à ultrasons 100 représentée sur la Fig. 1 (par exemple à l'aide des circuits d'émission/réception 700) peut exécuter pour émettre et recevoir de l'énergie par rapport à un élément transducteur acoustique multiplexé entre une ouverture de réception et une ouverture d'émission. Les circuits 700 délivrent une impulsion d'émission par l'intermédiaire d'une entrée 704 de section d'émission, d'une sortie 706 de section d'émission et de circuits de blocage Dl, D3 et Cshunt de signaux de réception appliqués entre l'entrée 704 de section d'émission et la sortie 706 de section d'émission (étape 1802). Les circuits d'émission/réception 700 délivrent également un signal de réception par l'intermédiaire d'une entrée 712 de section de réception, d'une sortie 710 de section de réception et de circuits de blocage C2 et D4, et Ccouple et D2 de signaux d'émission, appliqués entre l'entrée 712 de section de réception et la sortie 710 de section de réception (étape 1804). Considérant ensuite la Fig. 19, cette figure représente un schéma de principe 1900 d'une autre forme de mise en oeuvre de circuits conformateurs de faisceaux dans les processeurs 902-908 d'ouvertures. Les circuits conformateurs de faisceaux 1900 comprennent les préamplificateurs 1902, un pour chacune de seize voies de réception dans une ouverture de réception, et un pour le contrôle. Les pré-amplificateurs 1902 sont connectés à une matrice 1904 de 34 x 11 points de croisement qui connectent d'une manière souple les signaux de réception par l'intermédiaire de zéro à dix éléments à retard 1906 et noeuds de sommation 1908 qui forment, en série, une ligne à retards. Le circuit d'attaque 1910 de ligne fait revenir le signal combiné au système hôte 916. La matrice 1904 de points de croisement assure la connexion de toutes voies de réception avec n'importe quel noeud de la ligne à retards. Lorsque plusieurs voies sont connectées au même noeud de la ligne à retards, la sortie de ce noeud est alors la somme des signaux d'entrée respectifs. N'importe quelle voie peut être inversée avant l'entrée dans un noeud de sommation, et n'importe quelle voie peut éventuellement être simultanément connectée à deux noeuds de sommation adjacents. Dans ce cas, le signal sera ensuite divisé de façon que le gain effectif soit réduit d'environ 6 dB pour chacun. Si on emploie les circuits conformateurs de faisceaux 1900, l'unité de commande 1500 de points de croisement délivre les signaux ci-après aux circuits conformateurs de faisceaux 1900: intPol, chPos(4). La Fig. 11 représente une forme de mise en oeuvre pour une cellule de filtre passe-tout (par exemple la cellule 1906 de filtre). Comme représenté, les filtres passe-tout peuvent être mis en oeuvre sous la forme d'une mémoire tampon non- inverseuse suivie d'une résistance R, en parallèle avec une mémoire tampon inverseuse en série avec un condensateur C. Chaque cellule de filtre a un retard de phase de T = 2RC, et une fonction de transfert Hc(w) = (1 j(wT/2)) / (1 + j(wT/2)). La Fig. 12 représente une unité de commande 2100 de points de contrôle à utiliser avec les circuits conformateurs de faisceaux 1900 pour programmer les commutateurs présents dans la matrice 1904 de points de croisement, se mettant en marche au moment d'un événement déclencheur et fonctionnant surla version verrouillée des paramètres d'exploration. L'unité de commande 2100 de points de croisement passe successivement par toutes les entrées de réception 'n' des éléments transducteurs pour chaque ouverture de réception 'm' gérée par le processeur 110 de signaux. L'unité de commande 2100 de points de croisement peut être considérée pour déterminer une version préliminaire à changement d'échelle du retard à introduire dans chaque signal de réception, sous la forme: floor((x(m,n) * deltaX(m) + y(m,n) * deltaY(m))/8 pour n=0,1,...15 et m=0,1,2,3. On notera que x(m,n) et y(m,n) sont les positions géométriques de l'élément transducteur couplé à la n-ième entrée pour l'ouverture de réception m. Il peut être établi un code réservé (par exemple, x(m,n), y(m,n) = 16, -16) qui neutralise (par exemple, pour la gestion de l'alimentation électrique) la voie n de l'ouverture m à l'aide du décodeur 2102 pour détecter le code (ou éventuellement ou en plus, un dépassement de chPos), et imposer un signal de sortie de neutralisation de voie. Les positions sont indexées par l'intermédiaire de la mémoire vive de géométrie 1508 pour rendre l'acheminement plus souple pendant l'agencement de la carte 106 de circuit de traitement. Les facteurs de d'échelle deltaX(m) et deltaY(m) peuvent rester constants pour tous les signaux de réception dans une ouverture de réception m donnée. Le retard préalable est converti en retard physique par l'intermédiaire d'une consultation de table dans la mémoire vive de codage 1510. Dans une forme de mise en oeuvre, la sortie de la mémoire vive de codage 1510 comporte 6 bits: 1 bit pour intPol, 4 bits pour chPos et 1 seul bit pour sing. Les bits chPos provoquent la fermeture du commutateur correspondant dans la matrice 1904 de points de croisement. Si le bit de commande intPol est mis à 1, le commutateur 1 + chPos sera lui aussi mis à 1. Le bit de signe sélectionne la version non inversée ou inversée du signal d'entrée. LISTE DES REPERES Sonde à ultrasons 102 Bloc de support et réseau de transducteurs 104 Câbles souples de transducteurs 106 Carte de traitement 108 Mémoire Processeurs de signaux 112 Unité de mémoire cache et de commande 114 Interface de communications 116 Système hôte 118 Lignes de signaux numériques Câble de signaux 122 Câbles coaxiaux 124 Connecteur 126 Interconnexion 132 Lignes de signaux numériques 202 Eléments piézoélectriques en céramique 204 Couche de support sur l'axe Z 206 Rubans de circuits souples 210 Couche d'adaptation acoustique 212 Eléments transducteur 213 Plan de signaux 216 Couche d'adaptation découpée en dés 300 Réseau d'éléments transducteurs acoustiques 500 Répartition 504 Eléments séparateurs 600 Mise en oeuvre 601 Sonde 602 Sortie 603 Entrée 604 Circuits de traitement de réception de sonde 606 Câbles coaxiaux 608 Lignes 700 Circuits d'émission/réception 702 Sections d'émission 704 Entrée de section d'émission 706 Sortie de section d'émission 710 Sortie de section de réception 712 Entrée de section de réception 714 Eléments uniquement récepteurs 716 Eléments uniquement récepteurs 718 Circuits de blocage de signaux de réception 802 Couche inférieure 804 Couche supérieure 900 Schéma de principe 902 Processeurs d'ouvertures 904 Processeurs d'ouvertures 906 Processeurs d'ouvertures 908 Processeurs d'ouvertures 910 Bloc de commande numérique 912 Circuit d'accord à retard 914 Circuit de tension de rétablissement 916 Circuit de polarisation 1002 Amplificateur de faible bruit 1005 Sommateur pour sommation positive 1006 Sommateur pour sommation négative 1008 Filtre passe-tout 1009 Filtre passe-tout 1010 Deuxièmes sommateurs 1012 Deuxième circuit d'attaque 1300 Interface numérique 1302 Registres/mémoires à 6 bits 1304 Registres/mémoires à 6 bits 1306 Registres/mémoires à 6 bits 1308 Registres/mémoires à 6 bits 1310 Registres/mémoires à 6 bits 1312 Registres/mémoires à 6 bits 1314 Registres/mémoires à 6 bits 1316 Registres/mémoires à 6 bits 1318 Mémoires à banques 1320 Mémoires à banques 1322 Registres à décalage de données 1324 Registres à décalage de données 1326 Registre de touches multibit 1328 Registre d'instructions multibit 1330 Mémoires tampons à trois états 1332 Mémoires tampons à trois états 1400 Chaîne série 1500 Unité de commande de points de contrôle 1502 Multiplicateurs 1504 Multiplicateurs 1505 Sommateur 1506 Unité de commande 1508 Mémoire vive de géométrie 1510 Mémoire vive de codage 1512 Registres de réglage de phase à 5 bits 1514 Registres de réglage de phase à 5 bits 1516 Registres de réglage de phase à 5 bits 1518 Registres de réglage de phase à 5 bits 1600 Etapes 1602 Etape 1604 Etape 1606 Etape 1608 Etape 1700 Etape 1702 Etape 1704 Etape 1706 Etape 1708 Etape 1710 Etape 1712 Etape 1800 Etapes 1900 Circuits conformateurs de faisceaux 1902 Préamplificateurs 1904 Matrice de points de croisement 1906 Eléments à retard 1908 Noeuds de sommation 1910 Circuit d'attaque de ligne 2100 Unité de commande de points de croisement REVENDICATIONS 1. Sonde (100) à conformation de faisceaux compre:aant un réseau d'éléments transducteurs (102), la sonde comprenant: une première carte de traitement (106) comportant un premier processeur (110) de signaux; des connexions de signaux de réception, pour une ouverture de réception comportant une pluralité d'éléments transducteurs (102), couplés au premier processeur (110) de signaux, les connexions de signaux de réception appliquant au premier processeur (110) de signaux des signaux provenant des éléments transducteurs (102) ; et une mémoire cache (112) couplée au premier processeur (110) de signaux, la mémoire cache (112) comportant des paramètres directionnels pour l'ouverture de réception; dans laquelle le premier processeur (110) de signaux extrait des paramètres directionnels, détermine un retard de conformation de faisceaux dérivé du paramètre directionnel pour chaque élément transducteur présent dans l'ouverture de réception, et applique le retard de conformation de faisceaux respectif à chaque signal de réception. 2. Sonde (100) à conformation de faisceaux selon la revendication 1, dans laquelle l'un des paramètres directionnels est une valeur d'inclinaison. 3. Sonde (100) à conformation de faisceaux selon la revendication 1, dans laquelle le retard de conformation de faisceaux est mis en oeuvre sous la forme d'un déphasage. 4. Sonde (100) à conformation de faisceaux selon la revendication 1, dans laquelle la mémoire cache (112) comporte une information dynamique et/ou une information statique d'initialisation. 5. Sonde (100) à conformation de faisceaux selon la revendication 1, dans laquelle la mémoire cache (112) comporte des informations dynamiques 30 d'initialisation contenant l'initialisation du retard. 6. Sonde (100) à conformation de faisceaux selon la revendication 1, dans laquelle la mémoire cache comporte des informations statiques d'initialisation contenant la position des éléments dans l'espace. 7. Sonde (100) à conformation de faisceaux selon la revendication 1, dans laquelle l'ouverture de réception est une ouverture triangulaire. 8. Sonde (100) à conformation de faisceaux selon la revendication 1, dans laquelle: les connexions de signaux de réception appliquent au premier processeur de signaux des signaux de réception pour une pluralité d'ouvertures de réception; la mémoire cache (112) contient des paramètres directionnels pour chacune des ouvertures de réception; et le premier processeur (110) de signaux extrait les paramètres directionnels pour chaque ouverture de réception, détermine un retard de conformation de faisceaux issu des paramètres directionnels pour chaque élément transducteur présent dans chaque ouverture de réception et applique le retard de conformation de faisceaux au signal de réception obtenu à partir de l'élément transducteur respectif. 9. Sonde (100) à conformation de faisceaux selon la revendication 1, comprenant en outre une unité de commande de mémoire cache couplée à la mémoire cache, l'unité de commande de mémoire cache stockant les paramètres directionnels dans la mémoire cache. 10. Sonde (100) à conformation de faisceaux selon la revendication 9, comprenant en outre une interface de communications couplée à l'unité de 20 commande de mémoire cache pour l'interfaçage avec un système hôte (116) .