FR 2871630 A1 20051216 FR 0451266 A 20040611 PROCÉDÉ DE COMMANDE D'UN INTERRUPTEUR ANALOGIQUE DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne le domaine de l'électronique analogique, et notamment un procédé de commande d'un interrupteur analogique pour la réduction de l'erreur de distorsion harmonique due à l'injection de charges. Classiquement dans un circuit, un interrupteur MOS analogique est en série sur le chemin du signal et introduit nécessairement une erreur qui se traduit par une différence de tension entre ses deux terminaux. Une partie de cette erreur est systématique et ne dépend donc pas du signal; l'autre partie, en revanche, en étant dépendante du signal, se traduit par une déformation du signal qu'il est nécessaire de maintenir à un niveau aussi faible que possible. Cette déformation du signal est quantifiée par sa distorsion harmonique. Pour la diminuer, deux solutions peuvent être envisagées: réduire l'erreur en valeur absolue, ou linéariser l'erreur, c'est-à-dire en réduire la part qui dépend du signal, quitte à la rendre plus grande en valeur absolue. Les interrupteurs analogiques réalisés en technologie MOS souffrent de diverses limitations: - leur résistance à l'état passant n'est pas nulle et est fonction d'un certain nombre de paramètres technologiques et de conception; - les transitions de l'état passant à 5 l'état bloqué induisent une fuite des charges du canal, connue sous le nom d'injection de charges. Ces deux phénomènes contribuent à réduire les performances des circuits analogiques, spécialement dans le cas de circuits à capacités commutées où le signal est représenté sous la forme de charges. Dans le cadre de convertisseurs à haute précision, ces deux types d'erreur deviennent un facteur limitant de la résolution et de la distorsion harmonique. Le document de Bing J. Sheu et Chenming Hu, intitulé "Switch-induced error voltage on a switched capacitor", IEEE journal of Solid-State circuits, SC-19(4), 1984, donne une explication physique et une expression analytique aux erreurs de charges observées lors de l'injection de charges dans un transistor utilisé en interrupteur analogique. Le phénomène d'injection de charges est vu comme la superposition de deux phénomènes: - la charge du canal du transistor interrupteur s'évacue dans le drain et la source (le substrat n'intervient pratiquement pas étant donné sa constante de temps plus élevée). Cette erreur est proportionnelle à la charge stockée dans le canal et donc à sa surface (définie pas ses largeur et longueur, W et L) et à la tension de grille Vg. - une partie de l'horloge appliquée sur la grille est injectée dans le drain du transistor interrupteur via les capacités de recouvrement grille/drain et via la capacité de jonction grille/canal tant que le canal est formé. Cette erreur, proportionnelle à w et à la rapidité de l'horloge est appelée clock feedthrough . Au fur et à mesure de l'évolution des technologies, la réduction de l'épaisseur de l'oxyde de grille et de la tension d'alimentation et l'augmentation de la rapidité des fronts d'horloge ont rendu prépondérante cette erreur d'injection de charge. Ceci a donné lieu à la création de nouveaux interrupteurs aux schémas beaucoup plus complexes, particulièrement pour les interrupteurs d'entrée sur lesquels la plus grande partie de la contrainte est reportée. En effet, la conductance (et donc les dimensions) des interrupteurs d'entrée est basée à la fois sur la valeur maximale du signal d'entrée et sur sa fréquence, par opposition aux interrupteurs internes dont la conductance est basée sur la seule valeur maximale du signal. Parmi les techniques envisagées, le clock-doubling , ou technique de doublement de l'horloge, qui double la valeur de la tension d'horloge, permet d'atténuer l'erreur de fin de charge en augmentant la conductance des interrupteurs d'entrée. Le schéma de principe d'un interrupteur 1 commandé par un signal en clock-doubling est représenté sur la figure 1. Un tel dispositif met en uvre des capacités 2, 4. Au cours d'une première phase, ces deux capacités sont chargées à Vdd par fermeture des interrupteurs 6, 8, 12. Au cours d'une deuxième phase, l'armature inférieure de l'une est connectée à l'armature supérieure de l'autre, par fermeture de l'interrupteur 10, formant ainsi une capacité série chargée à une tension 2Vdd. On peut ainsi commander le transistor 1 via l'interrupteur 14, avec une tension 2Vdd. Bien qu'efficace, cette technique est stressante pour le transistor 1. Elle engendre en effet des tensions Grille - Source de valeur 2Vdd et peut donc détériorer l'oxyde de grille du transistor 1. On lui préfère donc la technique dite de Clock Boosting , décrite par M. Dessouky et A. Kaiser dans Input switch configuration for suitable rail-to-rail operation of switched opamps circuits , IEE Electronic Letters, 35(1), 1999, pour laquelle la tension grille-source est fixée à Vdd quelle que soit la tension du signal. Le principe du clock Boosting est représenté sur la figure 2. Une capacité 20 est chargée pendant une première phase (par fermeture des interrupteurs 24 et 26) et est appliquée aux bornes grille/source d'un transistor 22 pendant une deuxième phase (par fermeture des interrupteurs 32 et 34), durant laquelle elle agit comme une batterie. Pendant la première phase, le transistor 28 est fermé : la grille du transistor 22 est à GND. Cette technique permet une amélioration sensible des performances d'un interrupteur d'entrée: la distorsion harmonique, entre autre, est réduite d'un facteur dix à cent par rapport aux solutions classiques à base d'interrupteurs de polarités complémentaires (CMOS). Les performances de ces interrupteurs ne sont pourtant pas assez satisfaisantes en regard de la linéarité souhaitée, notamment pour des applications de télécommunication réalisées en capacités commutées. Il se pose donc le problème de réaliser un procédé et un dispositif de commande d'un interrupteur analogique à distorsion harmonique réduite. EXPOSÉ DE L'INVENTION L'invention proposée permet de réduire la distorsion harmonique introduite par un interrupteur analogique, utilisant notamment un transistor, par exemple de type MOS. L'invention a pour objet un procédé de commande d'un interrupteur analogique comportant un transistor, auquel est appliquée une tension d'entrée Vin, procédé dans lequel on applique au transistor un signal d'horloge, ou un signal de grille ou de commande, symétrique par rapport à la tension d'entrée. L'invention a aussi pour objet un procédé de commande d'un interrupteur analogique comportant un transistor, auquel est appliquée une tension d'entrée Vin, procédé dans lequel: - on applique à la grille du transistor, pendant une première phase, une première tension, Vin + Vdd, on applique à la grille du transistor, pendant une deuxième phase, une deuxième tension, Vin - Vdd, symétrique de la première par rapport à la tension d'entrée Vin. Selon l'invention, pour réduire la distorsion harmonique due à l'erreur d'injection de charge, on rend cette erreur la plus indépendante possible du signal. La première tension Vin + Vdd peut être appliquée, pendant la première phase, par application d'un premier condensateur chargé à Vdd, entre la grille et une tension d'entrée Vin ou un noeud au potentiel Vin. La deuxième tension Vin - Vdd peut être appliquée, pendant la deuxième phase, par application d'un deuxième condensateur chargé à - Vdd, entre la grille et la tension d'entrée Vin, ou un n ud au potentiel Vin, ou la tension de sortie VST. Le deuxième condensateur peut se recharger pendant la première phase, le premier condensateur se rechargeant pendant la deuxième phase. La première tension peut être appliquée par 30 commutation d'au moins un interrupteur. La deuxième tension peut être appliquée par commutation d'au moins un interrupteur. Le premier condensateur peut être chargé à partir d'une source de tension Vdd dont il est isolé, en cours de décharge, par un transistor dont la grille est reliée à la grille du transistor de l'interrupteur analogique. Ce transistor peut être à l'état bloqué lorsque la grille du transistor de l'interrupteur analogique est à l'état haut et étant à l'état passant lorsque la grille du transistor de l'interrupteur analogique est à l'état bas. La deuxième tension est de préférence appliquée via un transistor à corps flottant ou à n 15 (n>2) caissons. Le deuxième condensateur peut être relié à la masse dont il est isolé, en cours de décharge, par un transistor dont la grille est reliée à la grille du transistor de l'interrupteur analogique. Le transistor peut être à l'état bloqué lorsque la grille du transistor de l'interrupteur analogique est à l'état bas et étant à l'état passant lorsque la grille du transistor de l'interrupteur analogique est à l'état haut. L'invention concerne également un dispositif de commande d'un interrupteur analogique comportant un transistor, ce dispositif de commande comportant: - des moyens pour appliquer une tension 30 d'entrée Vin, - des moyens pour appliquer à la grille du transistor, pendant une première phase, une première tension, Vin + Vdd, - des moyens pour appliquer à la grille du transistor, pendant une deuxième phase, une deuxième tension, Vin - Vdd, symétrique de la première par rapport à la tension d'entrée Vin. Un premier condensateur peut permettre d'appliquer la première tension Vin + Vdd, pendant la première phase, entre la grille et la tension d'entrée Vin. Un deuxième condensateur peut permettre d'appliquer la deuxième tension Vin - Vdd, pendant la deuxième phase, entre la grille et la tension d'entrée Vin, ou la tension de sortie VST. Des moyens peuvent permettre de recharger le deuxième condensateur pendant la première phase et d'autres moyens peuvent permettre de recharger le premier condensateur pendant la deuxième phase. Avantageusement, le dispositif comporte au moins un interrupteur pour appliquer la première tension. Il peut en outre comporter au moins un interrupteur pour appliquer la deuxième tension. Selon un mode de réalisation, il comporte une source de tensions Vdd pour charger le premier condensateur et des moyens pour isoler, en cours de décharge, la source de tension du premier condensateur. Des moyens peuvent être prévus pour isoler, en cours de décharge, la source de tension du premier condensateur. Ces moyens comportent par exemple un transistor dont la grille est reliée à la grille du transistor de l'interrupteur analogique. Ledit transistor peut être à l'état bloqué lorsque la grille du transistor de l'interrupteur analogique est à l'état haut et à l'état passant lorsque la grille du transistor de l'interrupteur analogique est à l'état bas. Avantageusement, un transistor à corps 10 flottant ou à n (n>2) caissons permet d'appliquer la deuxième tension. Le deuxième condensateur peut être relié à la masse dont il est isolé, en cours de décharge, par un transistor dont la grille est reliée à la grille du transistor de l'interrupteur analogique. Ledit transistor peut être à l'état bloqué lorsque la grille du transistor de l'interrupteur analogique est à l'état bas et à l'état passant lorsque la grille du transistor de l'interrupteur analogique est à l'état haut. BRÈVE DESCRIPTION DES DESSINS - Les figures 1 et 2 représentent des dispositifs selon l'art antérieur, la figure 3 représente un schéma d'un 25 dispositif selon l'invention, la figure 4 illustre une comparaison entre un procédé connu et un procédé selon l'invention, - la figure 5 représente une réalisation d'un dispositif selon l'invention, - les figures 6 - 8 montrent des tranches de silicium en technologie standard, SOI et triple caisson, - les figures 9A - 9C résument différents 5 principes d'horloges, - la figure 10 montre les résultats d'une simulation pour un procédé selon l'invention. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de circuit selon l'invention est 10 illustré en figure 3. Ce circuit permet d'améliorer la linéarité des interrupteurs, malgré l'erreur d'injection de charge, grâce à un nouveau principe d'horloge, plus symétrique par rapport au signal. Selon l'invention, on applique sur la grille d'un transistor 50, en particulier de type MOS, des tensions symétriques, par rapport à une tension Vin d'entrée d'un transistor interrupteur, pendant une première phase puis pendant une deuxième phase. La tension Vin d'entrée provient par exemple d'un microphone, d'une ligne téléphonique de type ADSL ou encore d'une chaîne de réception radiofréquence. Une tension égale à Vin + Vdd est appliquée durant une première phase, ou état on , et une tension égale à Vin - Vdd est appliquée durant une deuxième phase, ou état off . Ceci permet de rendre l'erreur d'injection de charge quasiment indépendante de la valeur du 30 signal, réduisant ainsi la distorsion harmonique. Pendant la première phase, un condensateur 42 initialement chargé à Vdd, (par fermeture des interrupteurs 46 et 62) est appliqué entre la grille 51 du transistor 50 et Vin (par fermeture des interrupteurs 48 et 60). Une tension égale à Vdd + Vin est alors appliquée à cette grille 51. Pendant la même phase, un deuxième condensateur 44 se recharge à la tension -Vdd (par fermeture des interrupteurs 54 et 56). Pendant une deuxième phase, le premier condensateur se recharge (les interrupteurs 48 et 60 sont ouverts et les interrupteurs 46 et 62 fermés) tandis que le condensateur 44 est appliqué entre la grille et le drain du transistor 50, mais avec une tension de signe opposé au premier. En variante, le condensateur pourrait être appliqué entre la grille et la source du transistor 50. En effet, en fin de charge, source et drain sont au même potentiel (Vin=VsT). Ceci a pour effet d'appliquer une tension Vin-Vdd sur la grille du transistor 51. Les figures 4A et 4B montrent plusieurs cycles de charge et de décharge d'une capacité par un interrupteur analogique par un signal sinusoïdal, le graphique du bas (figure 4B) correspondant à un cas symétrique, selon l'invention, celui du haut (figure 4A) au cas de clock-boosting connu. Sur chaque graphe sont représentés les signaux d'entrée (courbe I), de sortie (entre la courbe I et la ligne horizontale III)et de commande (ou de grille: courbe II). On voit, sur le graphique du bas, que le signal de grille tout à fait symétrique par rapport au signal d'entrée I et au signal de sortie, qui peuvent avoir une fréquence pouvant aller jusqu'à quelques centaines de MégaHertz. La figure 5 illustre une réalisation détaillée d'un circuit selon l'invention. Ce circuit permet de générer des horloges pouvant atteindre +2Vdd et -Vdd à partir d'une 10 alimentation de Vdd. L'explication du fonctionnement de ce circuit est la suivante. Pendant une première phase, ou phase on , une capacité 70, initialement chargée à Vdd, est appliqué entre l'entrée 72 et la grille 74 via des transistors 76, et 78, 80 qui forment un interrupteur en structures MOS à polarités complémentaires. L'armature négative de la capacité 70 est connectée à l'entrée 72 (à la tension Vin) et son armature positive à la grille 74. Le signal grille monte donc à une tension V = Vin + Vdd. A ce moment, le transistor 82 qui, avec le transistor 83, permet de charger la capacité 90 à Vdd, pourrait se mettre à conduire puisque sa source monte à une tension supérieure à sa grille. Le résultat serait que le signal de grille se déchargerait dans la source de tension Vdd. Pour empêcher ceci, un transistor 84 est mis en série sur ce n ud. Ce transistor, dont la grille est connectée à la grille 74, permet d'isoler la source de tension à Vdd de la grille 74, quand cette dernière est à l'état haut. Il est passant quand elle la grille 74 est à l'état bas. Toujours pendant la première phase, les 5 transistors 86 et 88 chargent la capacité 90 à une tension Vdd. Tous les autres transistors sont à l'état haute impédance. A la fin de cette première phase, les 10 transistors 76, et 78, 80 sont coupés et isolent ainsi la capacité de la grille 74. Au début de la deuxième phase, ou état off , les transistors 92, 94 deviennent passant et connectent l'armature positive de la capacité 90 au signal Vin. Il est aussi possible de connecter cette armature au signal Vst puisque, en fin de charge (fin de l'état on ) les tensions Vin et Vst sont les mêmes. Lorsque la tension de grille (74) plonge sous le niveau 0, le transistor 86 peut se retrouver avec une tension grille-source positive, se mettre à conduire et ainsi décharger la capacité 90 dans la masse. Pour empêcher ceci, on a recours à un transistor 87 en série sur le chemin masse 89-grille 74 et dont la grille est reliée à la grille 74. Ce transistor est bloqué et isole la masse 89 de la grille 74 lorsque cette dernière est à l'état bas et est transparent lorsqu'elle est à l'état haut. Toujours pendant l'état off , les transistors 82 et 83 sont passants pour recharger les pertes de charges de la capacité 70. A la fin de la phase off , les transistors 96 et 92,94 sont coupés, isolant ainsi la capacité 90 de la grille 74. L'armature négative de la capacité 90 est connectée à la grille 74 par le transistor 96. Le signal de grille 74 descend donc à la tension V' = Vin Vdd (ou Vst - Vdd). Cette tension peut être voisine de -Vdd dans le cas où Vin est proche de 0; dans ce cas, la diode source/substrat du transistor 96 peut se retrouver en direct ce qui empêche le noeud 74 de descendre en dessous de -VdiodeÉ Les technologies SOI permettent de résoudre ce problème en raison de l'isolation complète du corps et rendent donc possible cette génération de tensions de commandes négatives. On utilise en particulier un transistor 96 à corps flottant. D'autres technologies telles que les technologies à triple caisson peuvent également être utilisées. Les figures 7 et 8 illustrent le principe d'isolation source/substrat, respectivement pour les 25 technologies SOI et triple caisson. Sur les figures 6 - 8, trois transistors MOS de type N sont représentés en coupe pour les technologies standard (figure 6), SOI (figure 7) et triple caisson (figure 8). Dans la technologie standard (figure 6) deux diodes substrat/drain 130 et substrat/source 132 apparaissent. Le substrat 131 étant connecté à la masse, 5 toute tension inférieure à la masse moins un seuil de diode rend l'une de ces diodes passante. Ce problème est résolu en technologie SOI (figure 7) où un isolant 134 sépare le substrat 141 du drain 140 et de la source 142. Les technologies à triple caissons (figure 8) compensent également le problème par un caisson externe 153 dopé N- (dans un substrat 151 P-). Ce caisson externe contient un autre caisson dopé 155 P- permettant la constitution d'un MOS 15 de type N. Cette construction permet d'obtenir une diode inverse caisson/substrat qui empêche l'épanchement d'une tension négative dans la masse du substrat. Les figures 9A - 9C résument les différents principes de tension de grille du transistor interrupteur: de gauche à droite sont représentées le principe d'une tension de grille standard (figure 9A), le principe d'une tension de grille avec un clock- boosting (figure 9B) et enfin le principe d'une tension de grille avec clock-boosting symétrique (figure 9C). La tension Vin est représentée en pointillées. Le signal ou la tension de grille ou de commande constitue la signal d'horloge. La figure 10 montre des résultats d'une simulation respectivement pour un procédé selon l'invention, en clock-boosting symétrique (courbe I) et celle de clock-boosting non symétrique (courbe II). La distorsion harmonique d'un transistor N 5 monté en interrupteur d'entrée y est tracée en fonction de sa largeur W. Les résultats montrent un gain de la technique symétrique par rapport à la non symétrique, quelle que soit la largeur du transistor. Le minimum de distorsion est lui aussi amélioré, d'environ 10dB. L'invention permet l'amélioration de la linéarité des interrupteurs analogiques et permet donc l'amélioration des performances de ces composants utilisés dans de nombreux domaines dont, en particulier, les applications de télécommunication, les convertisseurs analogiques numériques et les circuits à capacités commutées. Elle représente une nouvelle solution à l'erreur d'injection de charges qui va devenir de plus en plus prépondérante avec la diminution de l'oxyde de grille et des tensions d'alimentation. Elle s'applique particulièrement bien aux technologies isolées de type SOI qui permettent de réaliser des transistors à corps flottant, comme expliqué ci-dessus, en particulier pour le transistor 96. REVENDICATIONS 1. Procédé de commande d'un interrupteur analogique comportant un transistor (50, 100), auquel est appliqué une tension d'entrée Vin, procédé dans lequel: - on applique à la grille du transistor, pendant une première phase, une première tension, Vin + Vdd, - on applique à la grille du transistor, pendant une deuxième phase, une deuxième tension, Vin Vdd, symétrique de la première par rapport à la tension d'entrée Vin. 2. Procédé selon la revendication 1, dans lequel la première tension Vin + Vdd est appliquée, pendant la première phase, par application d'un premier condensateur (42,70) chargé à Vdd, entre la grille et un noeud au potentiel Vin. 3. Procédé selon la revendication 2, dans lequel la deuxième tension Vin Vdd est appliquée, pendant la deuxième phase, par application d'un deuxième condensateur (44,90) chargé à - Vdd, entre la grille et un noeud au potentiel Vin ou entre la grille et la tension de sortie VST. 4. Procédé selon la revendication 3, le deuxième condensateur se rechargeant pendant la première phase et le premier condensateur se rechargeant pendant la deuxième phase. 5. Procédé selon l'une des revendications 1 à 4, la première tension étant appliquée par commutation d'au moins un interrupteur (48, 60). 6. Procédé selon l'une des revendications 1 à 5, la deuxième tension étant appliquée par commutation d'au moins un interrupteur (52, 58). 7. Procédé selon l'une des revendications 1 à 6, le premier condensateur (70) étant chargé à partir d'une source de tension Vdd dont il est isolé, en cours de décharge, par un transistor (84) dont la grille est reliée à la grille du transistor (100) de l'interrupteur analogique. 8. Procédé selon la revendication 7, le transistor (84) étant à l'état bloqué lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état haut et étant à l'état passant lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état bas. 9. Procédé selon l'une des revendications 1 à 8, dans lequel la deuxième tension est appliquée via un transistor (96) à corps flottant ou à n (n>2) caissons. 10. Procédé selon l'une des revendications 1 à 9, le deuxième condensateur (90) étant relié à la 30 masse dont il est isolé, en cours de décharge, par un transistor (87) dont la grille est reliée à la grille du transistor (100) de l'interrupteur analogique. 11. Procédé selon la revendication 10, le transistor (87) étant à l'état bloqué lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état bas et étant à l'état passant lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état haut. 12. Dispositif de commande d'un interrupteur analogique comportant un transistor (50, 100), dispositif comportant: - des moyens pour appliquer à la grille du transistor, pendant une première phase, une première tension, Vin + Vdd, où Vin est une tension d'entrée du transistor (50, 100), - des moyens pour appliquer à la grille du transistor, pendant une deuxième phase, une deuxième tension, Vin - Vdd, symétrique de la première par rapport à la tension d'entrée Vin. 13. Dispositif selon la revendication 12, comportant un premier condensateur (42,70) pour appliquer la première tension Vin + Vdd, pendant la première phase, entre la grille et une tension d'entrée Vin. 14. Dispositif selon la revendication 13, comportant un deuxième condensateur (44,90) pour appliquer la deuxième tension Vin - Vdd, pendant la deuxième phase, entre la grille et une tension d'entrée Vin. 15. Dispositif selon la revendication 14, comportant des moyens (Vdd) pour recharger le deuxième condensateur pendant la première phase et des moyens pour recharger le premier condensateur pendant la deuxième phase. 16. Dispositif selon l'une des revendications 12 à 15, comportant au moins un interrupteur (48, 60) pour appliquer la première tension. 17. Dispositif selon l'une des revendications 12 à 16, comportant au moins un interrupteur (52, 58) pour appliquer la deuxième tension. 18. Dispositif selon l'une des revendications 12 à 17, comportant une source de tensions Vdd pour charger le premier condensateur (70) et des moyens (84) pour isoler, en cours de décharge, la source de tension du premier condensateur (70). 25 19. Dispositif selon la revendication 18 les moyens (84) pour isoler, en cours de décharge, la source de tension du premier condensateur (70) comportant un transistor (84) dont la grille est reliée à la grille du transistor (100) de l'interrupteur analogique. 15 20 20. Dispositif selon la revendication 19, ledit transistor (84) étant à l'état bloqué lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état haut et étant à l'état passant lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état bas. 21. Dispositif selon l'une des revendications 12 à 20, comportant en outre un transistor (96) à corps flottant ou à n (n>2) caissons pour appliquer la deuxième tension. 22. Dispositif selon l'une des revendications 12 à 21, le deuxième condensateur (90) étant relié à la masse dont il est isolé, en cours de décharge, par un transistor (87) dont la grille est reliée à la grille du transistor (100) de l'interrupteur analogique. 23. Dispositif selon la revendication 22, ledit transistor (87) étant à l'état bloqué lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état bas et étant à l'état passant lorsque la grille du transistor (100) de l'interrupteur analogique est à l'état haut.