FR 2866167 A1 20050812 FR 0501079 A 20050203 Des exemples de modes de réalisation de la présente invention concernent la diffusion vidéo numérique, et plus particulièrement un égaliseur à rétroaction de décision qui peut recevoir une variété d'informations numériques, et un procédé d'actualisation de coefficients de celui-ci. Un égaliseur pour la diffusion vidéo numérique peut être nécessaire pour de grandes quantités d'information numérique, par exemple dans des communications vocales, de données et/ou vidéo. Une telle information numérique peut être transmise par divers supports de transmission, qui peuvent avoir différentes caractéristiques de transmission. Des supports de transmission peuvent occasionner différentes sortes de perturbations, par exemple, une phase dépendant de la fréquence, une distorsion d'amplitude, une réception par trajets multiples ou des échos vocaux, et divers types d'évanouissement dans des signaux, par exemple l'évanouissement de Rayleigh. Des transmissions de données peuvent être affectées par du bruit, par exemple du bruit blanc additif gaussien. L'égaliseur peut être utilisé pour réduire des échos et/ou des signaux fantômes vidéo et des signaux de commande pour des modems et/ou des téléphones sans fil. Dans des communications numériques, la transmission de données sur des canaux affectés de brouillage intersymbole (ISI) peut être un problème. Le brouillage intersymbole peut se produire lorsque de l'information sous forme d'impulsions, par exemple des transmissions numériques modulées en amplitude, peut être transmise sur des canaux analogiques, par exemple des lignes téléphoniques et/ou des canaux d'ondes hertziennes. L'estimation de fréquence à vraisemblance maximale (MLSE) peut permettre d'obtenir un meilleur taux d'erreurs de symbole (SER), mais peut devenir plus complexe avec la longueur de la dispersion temporelle du canal. Une complexité extrêmement élevée de la MLSE dans un logiciel et/ou un matériel peut limiter son utilisation. Un égalisateur linéaire (LE) peut détecter et égaliser le brouillage intersymbole. L'égaliseur linéaire peut avoir une certaine complexité, qui peut être une fonction linéaire de la longueur de dispersion de canal, et peut souffrir d'un renforcement de bruit notable. Les performances de l'égaliseur linéaire peuvent être pires que les performances d'une MLSE. Un égaliseur à rétroaction de décision (DFE) peut avoir une moindre complexité et/ou de meilleures 10 performances. La figure 1 est un exemple d'un schéma de structure d'un DFE classique. Le DFE peut utiliser des symboles de données décodés précédemment dans le but de calculer et de réduire le brouillage intersymbole (ISI). Les performances du DFE peuvent être dégradées à cause de décisions incorrectes dans un filtre de rétroaction de décision, par exemple, lorsqu'un canal introduit de forts signaux fantômes, par exemple pendant un fonctionnement d'un réseau sur une seule fréquence en diffusion de télévision numérique. En se référant à la figure 1, on note qu'un DFE peut inclure un filtre d'action directe 102, un filtre de rétroaction 103, un dispositif de découpage en tranches 104 et un additionneur 105. Un signal numérique reçu 101 peut être appliqué au filtre d'action directe 102. Le filtre d'action directe 102 peut corriger partiellement des erreurs de signal en utilisant un filtre dont la fonction de transfert a une grandeur opposée à une grandeur du signal numérique d'entrée 101. Le dispositif de découpage en tranches 104 peut être, par exemple, un dispositif de décision qui peut être basé sur les grandeurs de signaux reçus et peut classer des signaux reçus sur la base de décisions de 0, 2, 4 et 6, dans l'ordre. Les signaux reçus peuvent être classés en symboles correspondant à des signaux normalisés de 1, 3, 5 et 7. Le dispositif de découpage en tranches 104 peut être un dispositif de découpage en tranches multidimensionnel, qui peut être utilisé, par exemple, dans des systèmes de modulation d'amplitude en quadrature (MAQ). L'additionneur 105 peut additionner le signal de sortie du filtre d'action directe 102 et le signal de sortie du filtre de rétroaction 103 et peut émettre le résultat vers le dispositif de découpage en tranches 104. Le filtre d'action directe 102 peut réduire des bruits en utilisant un filtre ayant une fonction de transfert de grandeur opposée à une grandeur du signal numérique d'entrée 101. Un algorithme d'estimation de séquence à rétroaction de décision (DFSE) peut procurer un compromis entre les performances et la complexité. Des systèmes de communication sans fil emploient la modulation codée en treillis (TCM). La figure 2 illustre une technique de TCM classique pour des signaux modulés en amplitude à 8 niveaux. En se référant à la figure 2, on note qu'un codeur TCM peut être constitué d'un codeur en treillis 8-VSB, 201, et d'un dispositif d'application de symboles à 8 niveaux, 203. Le codeur en treillis 8-VSB, 201, peut employer une configuration unidimensionnelle à 8 niveaux, 3 bits. Le codeur en treillis 8-VSB peut utiliser un code en treillis ayant un taux d'émission de 2/3. Un procédé pour la détection de symboles codés en treillis dans des canaux sans brouillage intersymbole peut être l'estimation de séquence à vraisemblance maximale (MLSE). Le nombre d'états de treillis dans des codes utilisés pour la TCM peut être plus faible et la complexité de la MLSE peut ne pas être supérieure. La MLSE peut être mise en oeuvre en utilisant un algorithme de Viterbi (ou algorithme de décodage de Viterbi). Les symboles de TCM transmis à travers des canaux dépourvus de brouillage intersymbole peuvent être détectés avec de meilleures performances. Lorsque des canaux introduisent un brouillage intersymbole, le détecteur MLSE qui tient compte du brouillage intersymbole introduit par les canaux et la TCM peut devenir plus complexe. Un égaliseur à rétroaction de 5 décision (DFE) peut être utilisé pour la compensation du brouillage intersymbole de canal et un décodeur à MLSE (Viterbi) peut être utilisé pour décoder la TCM. La figure 3 est un schéma de structure d'un DFE classique combiné avec un décodeur de TCM. En se référant à la figure 3, on note que le DFE combiné avec le décodeur de TCM peut comprendre un filtre d'action directe 302, un filtre de rétroaction 303, un dispositif de découpage en tranches 304 et un additionneur 305, et un décodeur de TCM 307 qui peut décoder des symboles codés en treillis. Un signal numérique reçu peut être appliqué au DFE par l'intermédiaire d'une ligne d'entrée 301 et peut être émis par l'intermédiaire d'une ligne de sortie 306 connectée au décodeur de TCM 307. Le DFE peut être mis en oeuvre avant que le décodeur de TCM n'utilise des symboles non codés pour effectuer une opération de rétroaction, et la fiabilité des symboles non codés peut être inférieure. Les performances peuvent être plus mauvaises que celle d'une MLSE conjointe (canal + TCM). La figure 4 est un schéma de structure d'un autre DFE classique combiné avec un décodeur de TCM. L'algorithme de DFSE peut être utilisé pour décoder des symboles de TCM transmis à travers des canaux affectés d'un brouillage intersymbole. Au lieu d'utiliser des décisions d'un dispositif de découpage en tranches dans un filtre de rétroaction, le DFE peut utiliser des décisions de symboles tirées du chemin survivant le plus probable du décodeur de Viterbi. Cette technique, appelée quelquefois "un décodeur de Viterbi avec rétroaction de décision globale", est illustrée sur la figure 4. En se référant à la figure 4, on note qu'un additionneur 407 peut additionner le signal de sortie d'un filtre d'action directe 402 et le signal de sortie d'un filtre de rétroaction 403 et peut émettre le résultat vers un décodeur de TCM 404. Le décodeur de TCM 404 peut décoder des symboles 405 et appliquer les symboles 405 décodés au filtre de rétroaction 403. Le décodeur de Viterbi avec rétroaction de décision globale peut utiliser les décisions de symboles tirées du chemin survivant le plus probable du décodeur de TCM (Viterbi) 404, en tant que signaux d'entrée du filtre de rétroaction 403. Un N-ième symbole, du point de vue de la profondeur de décodage, qui peut être le symbole le plus fiable parmi les signaux de sortie du décodeur de TCM 404, peut devenir un signal de sortie 406. Cette combinaison d'un DFE et d'un décodeur de TCM (Viterbi), comme représenté sur la figure 4, peut avoir des performances meilleures que celles de la technique représentée sur la figure 3, du fait que les décisions issues du décodeur de TCM (Viterbi) peuvent être plus fiables. La figure 5 est un schéma de structure d'un DFE classique, qui peut utiliser un algorithme des moindres carrés (LMS) pour actualiser des coefficients de filtre de rétroaction. Dans le cas, par exemple, d'applications sans fil de MLSE et de DFE, la fonction de transfert du canal peut être inconnue au récepteur et/ou peut varier dans le temps. Toute technique de détection / égalisation utilisée dans des récepteurs de communication sans fil peut être adaptative, c'est-à-dire peut être capable de changer des coefficients d'un égaliseur et de suivre des variations du canal. Dans la technique LMS, des coefficients d'égaliseur peuvent être actualisés de manière récursive à chaque itération de l'algorithme. Par exemple, des coefficients de filtre de rétroaction d'un DFE peuvent être actualisés de façon récursive conformément à un algorithme LMS, comme indiqué par l'Equation 1. bpc+1) = b1k) + uekdk-i i = 1, 2, LB (1) Ici, bi) sont les i-ièmes coefficients de rétroaction (518, 519, ..., et 520) d'un DFE à la k-ième itération, LB est le nombre de coefficients de filtre de rétroaction, dk sont des décisions dans un filtre de rétroaction, stockées dans des lignes à retard (521, 522, ..., et 523), p est un paramètre de taille de pas (constante positive), et ek sont des signaux d'erreur 508, qui peuvent être des différences entre les signaux de sortie 524 du DFE et les décisions dk 525. Pendant une période d'apprentissage, la séquence de données émise dk peut être connue et peut être utilisée par un égaliseur pour actualiser les coefficients bai) conformément à l'algorithme LMS indiqué par l'Equation 1. La figure 5 montre un DFE, qui peut utiliser la technique d'adaptation LMS spécifiée par l'Equation 1. Ainsi, la figure 5 illustre un exemple d'application de la technique d'adaptation LMS indiquée par l'Equation 1, au DFE utilisant le dispositif de découpage en tranches de la figure 1. Après une période d'apprentissage, des décisions dk à la sortie d'un dispositif de découpage en tranches 510 peuvent être plus fiables, et les décisions dk peuvent être utilisées pour actualiser des coefficients d'égaliseur conformément à l'algorithme LMS. La figure 6 est un schéma de structure d'un DFE classique, qui peut utiliser à la fois l'algorithme LMS et un algorithme "Marche et Arrêt" pour actualiser des coefficients de filtre de rétroaction. L'algorithme LMS peut également être utilisé sans 30 une séquence d'apprentissage. L'algorithme "Marche et Arrêt" peut désactiver l'adaptation si des décisions ne sont pas fiables, et peut actualiser des coefficients d'égaliseur si les décisions ont plus de chances d'être correctes. La détection de décisions moins fiables et/ou la génération de drapeaux d'activation / désactivation 623 peuvent être effectuées dans un bloc "Marche et Arrêt" (SAG) 618. La figure 7 est un schéma de structure d'un DFE classique combiné avec un décodeur en treillis, qui peut 5 utiliser un algorithme d'adaptation LMS pour actualiser des coefficients de filtre de rétroaction. L'algorithme LMS représenté par l'Equation 1 et sa variante "Marche et Arrêt" peuvent être utilisés avec la technique DDFSE représentée sur la figure 4. La structure d'égaliseur / décodeur combinée avec l'algorithme d'adaptation LMS représentée sur la figure 7 peut introduire un problème d'instabilité. La figure 8 illustre un exemple de l'instabilité de cette technique. La figure 8 est une représentation graphique montrant le rapport signal à bruit (S/B) en fonction du nombre d'itérations pour le DFE représenté sur la figure 7. La figure 8 montre les résultats de simulation pour le DFE combiné avec le décodeur de Viterbi de TCM représenté sur la figure 7. Un canal peut avoir trois chemins d'amplitude égaux, ou pratiquement égaux, et un système de transmission peut utiliser des signaux modulés en amplitude à 8 niveaux, comme représenté sur la figure 2. Le fonctionnement de l'égaliseur en régime permanent, représenté sur la figure 8, peut ne pas dépendre de la résolution des coefficients de l'égaliseur ou d'effets de débordement, et peut être un résultat des propriétés de rétroaction de décision de la TCM. Pour des premiers intervalles de temps, on peut faire fonctionner le DFE de façon que le rapport signal à bruit (S/B) puisse être plus stable. Après quelques intervalles de temps, la stabilité du S/B peut être très inférieure et une variation de celui-ci peut se répéter périodiquement lorsque le nombre d'itérations augmente. Dans une région de convergence, la contribution de la partie de rétroaction de décision de l'égaliseur à la compensation du brouillage intersymbole peut être insignifiante, du fait que des décisions peuvent être moins fiables et l'égaliseur de la figure 7 ne peut pas se baser sur le mécanisme de rétroaction de décision. Des erreurs de décision ne peuvent pas affecter la stabilité de l'égaliseur dans cette région, et un rapport signal à bruit (S/B) de sortie peut être plus stable. Après un certain temps, lorsque des décisions deviennent plus fiables, l'égaliseur peut se baser sur ces décisions et peut utiliser un filtre de rétroaction pour la compensation du brouillage intersymbole. La figure 9A est une représentation graphique montrant un exemple du pourcentage d'erreurs de décision dans le dispositif de découpage en tranches et le décodeur de TCM, en fonction du temps. Les erreurs de décision de TCM peuvent être corrélées et peuvent se grouper en rafales d'erreurs, au lieu d'être réparties de manière aléatoire comme dans le cas de décisions du dispositif de découpage en tranches. Ainsi, si une erreur apparaît à la sortie du décodeur de TCM, l'erreur peut occasionner des séries (ou rafales) d'erreurs, et pendant un certain intervalle de temps le nombre d'erreurs de décision dans un filtre de rétroaction peut être plus élevé. La figure 9A montre un exemple de relation entre le pourcentage d'erreurs dans le filtre de rétroaction de décision et le temps. Dans le cas de l'utilisation de la technique de rétroaction de TCM représentée sur la figure 7, le nombre d'erreurs de décision dans le filtre de rétroaction peut être plus faible, mais quelquefois le décodeur de TCM peut introduire des rafales d'erreurs et le nombre d'erreurs de décision peut augmenter. Dans le cas de l'utilisation du dispositif de découpage en tranches représenté sur la figure 5, le pourcentage d'erreurs de décision peut être plus stable (par exemple approximativement 20%). Un pourcentage plus élevé d'erreurs de décision peut diminuer les performances globales de l'égaliseur, mais peut stabiliser la technique d'adaptation, du fait que l'algorithme LMS ne peut pas se baser autant sur le mécanisme de rétroaction. Lorsque le mécanisme de rétroaction de TCM est utilisé, le filtre de rétroaction peut être exempt d'erreurs, et l'algorithme LMS peut actualiser des coefficients d'égaliseur conformément à cet état exempt d'erreurs du filtre de rétroaction. L'égaliseur peut se baser sur la compensation de brouillage intersymbole par rétroaction et peut devenir plus sensible à des erreurs de décision. Le décodeur de TCM peut introduire des rafales d'erreurs et les performances de l'égaliseur peuvent être dégradées, comme représenté sur la figure 8. Dans l'algorithme LMS "Marche et Arrêt", la technique adaptative mise en oeuvre peut désactiver l'adaptation lorsque des décisions peuvent être moins fiables. Des exemples de modes de réalisation de la présente invention procurent un procédé d'actualisation de coefficients de rétroaction d'un égaliseur (par exemple un égaliseur à rétroaction de décision (DFE)) combiné avec un décodeur (par exemple un décodeur en treillis), qui peut réduire des effets négatifs de la propagation d'erreurs à la sortie du décodeur, et peut procurer un fonctionnement en régime permanent plus régulier et plus stable pour l'égaliseur combiné au décodeur, en comparaison avec des procédés d'adaptation classiques. Un exemple de mode de réalisation de la présente invention procure un égaliseur (par exemple un égaliseur à rétroaction de décision). L'égaliseur peut inclure un décodeur et un filtre. Le filtre peut en outre inclure une multiplicité d'unités d'actualisation de filtre, qui peuvent recevoir une valeur et des décisions provenant du décodeur et peuvent actualiser des coefficients de filtre. Les unités d'actualisation de filtre peuvent en outre inclure un premier multiplieur, qui peut multiplier une décision du décodeur par une valeur, un second multiplieur, qui peut multiplier le coefficient de filtre par une constante, et un additionneur, qui peut additionner l'information de sortie du premier multiplieur et l'information de sortie du second multiplieur, et actualiser le coefficient de filtre. Un autre exemple de mode de réalisation de la présente invention procure un procédé pour actualiser des coefficients de filtre. Le procédé peut inclure le calcul de signaux d'erreur de sortie, la multiplication des signaux d'erreur de sortie par un paramètre, l'obtention d'une valeur partielle, l'obtention d'une autre valeur partielle, et l'actualisation par addition des valeurs partielles. Un autre exemple de mode de réalisation de la présente invention procure un filtre. Le filtre peut inclure des éléments d'actualisation pour actualiser les coefficients de filtre. Les éléments d'actualisation de filtre peuvent inclure un premier multiplieur, un second multiplieur et un additionneur. Le premier multiplieur peut multiplier un signal de sortie de décision provenant d'un décodeur et une première valeur. Le second multiplieur peut multiplier un coefficient de filtre par une constante. Le premier additionneur peut additionner un signal de sortie du premier multiplieur et un signal de sortie du second multiplieur et peut actualiser un coefficient de filtre. Un autre exemple de mode de réalisation de la présente invention procure un élément d'actualisation. L'élément d'actualisation peut inclure un premier multiplieur, qui peut multiplier une décision et une première valeur, et un second multiplieur qui peut multiplier un coefficient de filtre par une constante. Un premier additionneur peut additionner un signal de sortie du premier multiplieur et un signal de sortie du second multiplieur et actualiser un coefficient de filtre. Un autre exemple de mode de réalisation de la présente invention procure un sélecteur logique. Le sélecteur logique peut inclure des éléments d'élévation au carré, qui peuvent élever au carré des valeurs de coefficients de filtre, des multiplieurs, qui peuvent multiplier par des constantes des coefficients de filtre élevés au carré, générés par les éléments d'élévation au carré, un additionneur, qui peut additionner des signaux de sortie des multiplieurs, un accumulateur, qui peut accumuler un signal de sortie de l'additionneur, et un comparateur, qui peut comparer des valeurs émises par l'accumulateur avec des valeurs de seuil, et sélectionner des constantes sur la base de la comparaison. Un autre exemple de mode de réalisation de la présente invention procure un procédé d'actualisation d'un coefficient de filtre. Le procédé peut inclure la multiplication d'une décision par une première valeur pour générer un premier résultat, la multiplication d'un coefficient de filtre par une constante pour générer un second résultat, l'addition des premier et second résultats et l'actualisation d'un coefficient de filtre. Un autre exemple de mode de réalisation de la présente invention procure un procédé de sélection d'une constante. Le procédé peut inclure l'élévation au carré d'une valeur de coefficient de filtre, la multiplication par des constantes de coefficients de filtre élevés au carré, l'addition des valeurs multipliées, l'accumulation des valeurs additionnées, la comparaison des valeurs accumulées avec des valeurs de seuil, et la sélection de constantes sur la base la comparaison. Dans des exemples de modes de réalisation de la présente invention, le décodeur peut être un décodeur de modulation codée en treillis (TCM). Dans des exemples de modes de réalisation de la présente invention, l'égaliseur peut en outre inclure un second additionneur, qui peut soustraire un signal de sortie de l'égaliseur de la décision du décodeur, et peut générer un signal d'erreur, et un troisième multiplieur, qui peut multiplier par un paramètre un signal d'erreur généré par le second additionneur, et peut générer la première valeur. Dans des exemples de modes de réalisation de la présente invention, le paramètre peut être un paramètre de taille de pas. Dans des exemples de modes de réalisation de la présente invention, le filtre peut inclure en outre des premier et second groupes de cellules, un élément d'actualisation et un additionneur. Le premier groupe de cellules peut recevoir des décisions émises par le décodeur et les signaux de sortie du premier multiplieur. Le second groupe de cellules peut recevoir des valeurs obtenues en retardant une décision de symbole du décodeur. L'élément d'actualisation peut actualiser des coefficients de filtre. L'additionneur peut additionner des signaux de sortie provenant du premier groupe de cellules et du second groupe de cellules. En outre, chacun des premier et second groupes de cellules peut inclure l'élément d'actualisation et un multiplieur de coefficient, qui peut multiplier la décision par le coefficient de filtre et peut générer un résultat. Dans des exemples de modes de réalisation de la présente invention, l'élément d'actualisation peut actualiser les coefficients de filtre conformément à l'équation br-> = aie) + pekdk-i, i = 1, 2, ..., LB. ai peuvent être des constantes, qui peuvent être proportionnelles à la fiabilité des décisions de symbole qui correspondent à une i-ième profondeur de chaînage arrière. e peuvent être des i-ièmes coefficients de l'égaliseur à une k-ième itération. LB peut être un nombre de coefficients de filtre, dk peuvent être des décisions dans un filtre, p peut être un paramètre et ek peuvent être des signaux d'erreur. Dans des exemples de modes de réalisation de la présente invention, un sélecteur logique peut calculer un ensemble de constantes qui peuvent vérifier l'équation ai = (1 + pE[ui,) -1. E[ui, peut être une variance d'une multiplicité d'erreurs de décision de symbole. Les erreurs de décision de symbole peuvent correspondre à la i-ième profondeur. Dans des exemples de modes de réalisation de la présente invention, le sélecteur logique peut être inclus 10 dans le filtre. Dans des exemples de modes de réalisation de la présente invention, les coefficients peuvent vérifier une inégalité et i peut être un i-ième coefficient de filtre. Dans des exemples de modes de réalisation de la présente invention, l'égaliseur peut inclure un autre filtre et le décodeur peut être un décodeur de Viterbi. Dans des exemples de modes de réalisation de la présente invention, le décodeur peut avoir N+1 profondeurs de chaînage arrière, et le filtre peut inclure des cellules et un additionneur pour additionner les signaux de sortie des cellules. Chaque (N+1)-ième groupe de 12 coefficients de fiabilité peut avoir une (N+1)-ième valeur, qui peut correspondre à une Nième profondeur de chaînage arrière. Chaque décision, qui peut correspondre à une N-ième profondeur de chaînage arrière, peut être introduite dans un (N+l)-ième groupe de lignes à retard, et chacune des cellules peut inclure un élément d'actualisation et un multiplieur de coefficient pour multiplier chaque décision par le coefficient de filtre et générer un résultat. Dans des exemples de modes de réalisation de la présente invention, le décodeur peut être un décodeur de Viterbi. Dans des exemples de modes de réalisation de la présente invention, l'égaliseur peut inclure en outre une unité de "marche et arrêt" (SAG). L'unité SAG peut recevoir des décisions, détecter des décisions non fiables, et générer des signaux d'activation / désactivation de l'algorithme, de façon que l'unité SAG puisse désactiver l'adaptation si les décisions ne sont pas fiables, et puisse actualiser des coefficients de filtre si les décisions sont fiables. Dans des exemples de modes de réalisation de la présente invention, le procédé peut être répété pour une multiplicité de coefficients de filtre. Dans des exemples de modes de réalisation de la présente invention, le procédé peut en outre inclure la détermination d'une variance, la multiplication de la variance par un paramètre, et l'obtention d'une constante en prenant l'inverse de la somme du résultat et de 1. Dans des exemples de modes de réalisation de la présente invention, le procédé peut en outre inclure l'élévation au carré des coefficients de filtre, la multiplication des valeurs au carré par des constantes, l'addition et l'accumulation des résultats, et la comparaison des valeurs accumulées avec des valeurs de seuil, pour sélectionner une constante sur la base de la comparaison. Les caractéristiques et avantages de la présente invention mentionnés cidessus ressortiront davantage de la description détaillée d'exemples de modes de réalisation, se référant aux dessins annexés, dans lesquels: la figure 1 est un exemple d'un schéma de structure d'un DFE classique; la figure 2 illustre une technique de TCM classique pour des signaux modulés en amplitude à 8 niveaux; la figure 3 est un schéma de structure d'un DFE classique combiné avec un décodeur de TCM; la figure 4 est un schéma de structure d'un autre DFE classique combiné avec un décodeur de TCM; la figure 5 est un schéma de structure d'un DFE 35 classique qui utilise un algorithme LMS pour actualiser des coefficients de filtre de rétroaction; la figure 6 est un schéma de structure d'un DFE classique, qui utilise l'algorithme LMS et un algorithme "Marche et Arrêt" pour actualiser des coefficients de filtre de rétroaction; la figure 7 est un schéma de structure d'un DFE classique combiné avec un décodeur en treillis utilisant un algorithme d'adaptation LMS pour actualiser des coefficients de filtre de rétroaction; la figure 8 est une représentation graphique montrant le rapport signal à bruit (S/B) en fonction du nombre d'itérations pour le DFE représenté sur la figure 7; la figure 9A est une représentation graphique montrant le pourcentage d'erreurs de décision dans le dispositif de découpage en tranches et le décodeur de TCM en fonction du temps; la figure 9B est un modèle simplifié de la représentation graphique de la figure 9A, qu'on utilise pour pouvoir obtenir un algorithme d'adaptation stable, selon un exemple de mode de réalisation de la présente invention; la figure 10A est un schéma de structure d'un égaliseur combiné avec un décodeur, qui peut actualiser descoefficients de filtre, selon des exemples de modes de réalisation de la présente invention; la figure 10B est un exemple d'un schéma de circuit d'un circuit partiel pour actualiser un i-ième coefficient de rétroaction représenté sur la figure 10A; la figure 10C est un exemple d'un schéma de structure d'un exemple de mode de réalisation du sélecteur 30 logique; la figure 11 est un exemple de schéma de structure d'un codeur avec un entrelaceur conforme à un exemple de mode de réalisation de la présente invention; la figure 12 illustre un autre exemple de mode de 35 réalisation d'un décodeur combiné avec un égaliseur, qui peut être utilisé avec un désentrelaceur; la figure 13 est un autre exemple de schéma de structure du décodeur, qui peut être combiné avec le désentrelaceur représenté sur la figure 12, selon un exemple de mode de réalisation de la présente invention; la figure 14 est un exemple de schéma de structure d'un égaliseur, qui peut être combiné avec un décodeur, selon des exemples de modes de réalisation de la présente invention; et la figure 15 est un exemple de représentation graphique montrant une comparaison du rapport signal à bruit (S/B) de sortie en fonction du nombre d'itérations, pour un égaliseur combiné avec un décodeur, qui peut utiliser un algorithme (LMS) classique et le procédé conforme à des exemples de modes de réalisation de la présente invention. On va maintenant décrire plus complètement des exemples de modes de réalisation de la présente invention, en se référant aux dessins annexés, qui montrent des exemples de modes de réalisation de la présente invention. Les mêmes numéros de référence sont utilisés pour désigner les mêmes éléments dans l'ensemble des dessins. La figure 9B est un modèle simplifié de la représentation graphique de la figure 9A, qui peut permettre d'avoir un algorithme d'adaptation stable, conformément à des exemples de modes de réalisation de la présente invention. L'adaptation peut être effectuée en utilisant des décisions dans un filtre de rétroaction comme représenté sur la figure 9B, qui peut avoir des erreurs moins fréquentes (par exemple, il peut être exempt d'erreurs). L'algorithme peut fonctionner avec des erreurs réduites (par exemple des erreurs en valeur quadratique moyenne (ou MSE pour "Mean-Square Error")), lorsque le filtre de rétro-action comporte des erreurs de décision (par exemple pendant des rafales d'erreurs), afin de réduire la dégradation du rapport S/B, comme représenté sur la figure 8. Le développement de l'algorithme d'adaptation stable peut être basé sur le modèle et le filtrage adapta-tif décrits ci-dessus. Un algorithme perfectionné peut réduire la fonction de coût, illustrée par l'Equation 2. J = E L(yk - dk)2J (2) Yk peut être un signal de sortie d'un additionneur 707 d'un égaliseur 713 (par exemple un égaliseur à rétroaction de décision (DFE)), c'est-à-dire la somme du signal de sortie du filtre (par exemple, filtre d'action directe) 721 et du signal de sortie du filtre (par exemple, filtre de rétroaction) 722, et dk peuvent être des symboles transmis, à erreurs réduites (par exemple des signaux transmis exempts d'erreurs). La réduction de la fonction (2), qui peut être une fonction de coût, peut conduire à un algorithme LMS modifié, indiqué par l'Equation 3. b(k+1) = ai bi) + pekdk-i ( i = 1, 2, ..., LB) (3) ai peuvent être des constantes (0 ai = (1 + pE[ul l) -1 (4) ELuiJpeut être une variance des erreurs de décisions de symbole du décodeur (par exemple un décodeur de TCM), qui peuvent correspondre à la i-ième profondeur. Les valeurs ELuiJ peuvent être trouvées, par exemple, par des simulations ou des calculs (par exemple des calculs théoriques). Par exemple, des valeurs ELuiJ pour un modèle de décodeur et de canal d'amplitude égale, avec trois chemins, sont données dans le Tableau 1. Tableau 1 Profondeur (i) ELuiJ 0 0,17 1 0,16 2 0,13 3 0,11 4 0,09 5-9 0,08 >_ 10 0, 05 La figure 10A est un exemple d'un schéma de structure d'un égaliseur (par exemple un DFE), qui peut être combiné avec un décodeur en treillis, qui peut actualiser des coefficients de filtre de rétroaction, selon des exemples de modes de réalisation de la présente invention. La structure d'un décodeur (par exemple un décodeur de TCM adaptatif) combiné avec un égaliseur (par exemple un DFE), qui peut utiliser l'algorithme représenté par l'Equation 3, est illustrée sur la figure 10A. En se référant à la figure 10A, on note que l'égaliseur peut inclure un filtre (par exemple un filtre d'action directe) 1021, un filtre (par exemple un filtre de rétroaction) 1022, un additionneur 1007, et le décodeur (par exemple un décodeur de TCM) 1019. Dans l'égaliseur représenté sur la figure 10A, l'actualisation des coefficients de filtre (par exemple des coefficients de filtre de rétroaction) dans l'Equation 3 peut être effectuée par des multiplieurs 1010 1 à 1010 5, des additionneurs 1011 1 à 1011 5, des lignes à retard 1012_1 à 1012_5 et des multiplieurs 1009_1 à 1009_5. Les lignes à retard 1012_1 à 1012_5 peuvent stocker la valeur de coefficient de filtre br et peuvent calculer la valeur de coefficient de filtre bri> Le filtre 1022 peut inclure une multiplicité de cellules de filtre (par exemple des cellules de filtre de rétroaction) et un additionneur. Le filtre 1022 peut inclure un premier groupe de cellules, un second groupe de cellules, un additionneur 1008 et un sélecteur logique 1023. Le premier groupe de cellules peut recevoir des décisions émises par le décodeur 1019 et des signaux de sortie provenant d'un premier multiplieur. Chacune des cellules du second groupe peut recevoir une valeur qui peut être obtenue en retardant une décision de symbole (par exemple une dernière décision de symbole) du décodeur 1019 et le signal de sortie du premier multiplieur. Chacune des cellules du second groupe peut inclure un élément d'actualisation (par exemple un élément d'actualisation de coefficient de filtre de rétroaction), qui peut actualiser des coefficients de filtre (par exemple des coefficients de filtre de rétroaction). L'additionneur 1008 peut additionner les signaux de sortie des premier et second groupes de cellules. Le sélecteur logique 1023 peut calculer des constantes à partir des coefficients de filtre. Les cellules des premier et second groupes peuvent inclure l'élément d'actualisation et un multiplieur de coefficient 1013 i, qui peut multiplier les décisions et les coefficients de filtre, et peut fournir les résultats en sortie. En se référant à la figure 10A, on note que e 35 (i = 1, 2, ..., LB) peuvent être des i-ièmes coefficients de rétroaction de l'égaliseur à la k-ième itération, LB peut être le nombre de coefficients de filtre, dk peuvent être les décisions dans le filtre 1022, qui peuvent être stockées dans des lignes à retard 1012_1 à 1012_5, p peut être un paramètre de plus petite taille de pas (par exemple une constante positive), et ek peuvent être des signaux d'erreur 508, qui peuvent être des différences entre les signaux de sortie 1015 de l'égaliseur et les décisions dk. La figure 10B est un exemple d'un schéma de circuit pour un circuit partiel d'actualisation des i-ièmes coefficients de rétroaction représenté sur la figure 10A, selon un exemple de mode de réalisation de la présente invention. En se référant à la figure 10B, on note qu'un additionneur 1016 peut générer un signal d'erreur ek, qui peut être une différence entre le signal 1015 de l'égaliseur et la décision dk. Un multiplieur 1017 peut multiplier le signal d'erreur ek par le paramètre de taille de pas p. Le multiplieur 1010_i peut multiplier le résultat par la décision dk et peut générer pekdk_i. Le multiplieur 1009 i peut multiplier la constante ai et le i-ième coefficient de filtre de rétroaction b;I_0 de l'égaliseur à la k-ième itération. L'additionneur 1011_i peut additionner le signal de sortie de la ligne à retard 1012_i et le signal de sortie du multiplieur 1010_i, et peut générer un i-ième coefficient de filtre de rétroaction br1), qui peut correspondre à l'itération suivante (k+1) de l'égaliseur. Comme décrit ci-dessus, ai peuvent être des constantes de décision (0 Les constantes (0 Cette dégradation peut être insignifiante et des constantes al, a2, ..., aLB peuvent être sélectionnées par un compromis entre les performances dans des canaux ayant de plus forts signaux fantômes et des canaux ayant de plus faibles signaux fantômes. L'ensemble de constantes al, a2, aLB peut être sélectionné (par exemple sélectionné de façon adaptative) conformément à des propriétés statistiques de canal, et peut améliorer les performances de l'égaliseur. La figure 10C est un exemple d'un schéma de structure d'un sélecteur logique, qui peut sélectionner un ensemble (par exemple un ensemble optimal) de constantes (par exemple des constantes de fiabilité). Comme illustré sur la figure 10C, des valeurs au carré (par exemple des valeurs absolues au carré) de coefficients de filtre (par exemple un filtre de rétroaction) bl, b2, ..., bLB peuvent être calculées dans des éléments d'élévation au carré (par exemple des éléments d'élévation au carré travaillant sur des valeurs absolues) 1502, 1503, ..., 1504. Des valeurs 1b112, 1b212, ..., I bLB 12 des coefficients élevés au carré peuvent être multipliées par des coefficients pondérés wl, w2, ..., wLB dans un multiplieur 1505, de façon à avoir wl w2 ? ... > wLB.Les valeurs multipliées peuvent être sommées ensemble dans un additionneur 1506. Les valeurs additionnées peuvent être accumulées dans un accumulateur 1507 et des effets de bruit peuvent être réduits. Le temps d'accumulation peut être, par exemple, de plusieurs centaines de symboles. Les valeurs accumulées peuvent être comparées avec plusieurs valeurs de seuil dans un comparateur 1508, et un ensemble de constantes al, a2, aLF,B peuvent être sélectionnées sur la base du résultat de cette comparaison. La figure 11 est un exemple d'un schéma de 10 structure d'un codeur (par exemple un codeur TCM) et d'un entrelaceur. Un algorithme d'adaptation conforme à un exemple de mode de réalisation de la présente invention peut être appliqué à des systèmes qui peuvent employer de multiples codeurs (par exemple des codeurs de TCM) et/ou entrelaceurs, par exemple un système à codage en treillis de type 8-VSB, qui peut être utilisé, par exemple, pour la diffusion vidéo numérique. De tels systèmes peuvent utiliser une multiplicité de codeurs (par exemple des codeurs de TCM identiques). La figure 11 illustre un exemple de structure de ces codeurs, selon un exemple de mode de réalisation de la présente invention. En se référant à la figure 11, on note qu'un système de diffusion (par exemple un système de diffusion 8-VSB) peut inclure 12 codeurs (par exemple des codeurs de TCM parallèles) , et un entrelacement de code peut être réalisé en codant (par exemple en codant en TCM), par exemple les 1-ier, 13-ième, 25-ième, ..., symboles comme un premier groupe, les 2-ième, 14-ième, 26-ième, ..., symboles comme un second groupe, les 3-ième, 15-ième, 27-ième, ..., symboles comme un troisième groupe, etc., ce qui donne par exemple un total de 12 groupes. La figure 12 illustre un autre décodeur adaptatif (par exemple un décodeur de TCM) combiné avec un égaliseur 35 (par exemple un DFE), qui peut inclure un désentrelaceur. Un filtre (par exemple un filtre de rétroaction) 1224 d'un égaliseur (par exemple un DFE) conforme à un autre exemple de mode de réalisation de la présente invention, illustré sur la figure 12, peut inclure une multiplicité de groupes de cellules, un additionneur 1213 et un sélecteur logique 1231. Chaque groupe de cellules peut inclure, par exemple, 12 cellules. L'additionneur 1213 peut additionner les signaux de sortie des cellules, et un sélecteur logique 1231 peut calculer des constantes (par exemple des constantes de fiabilité). Les cellules des groupes peuvent recevoir des valeurs qui peuvent être obtenues en retardant (par exemple en retardant séquentiellement) des décisions à la sortie d'un décodeur (par exemple un décodeur de TCM) 1216 et des signaux d'erreur de l'égaliseur, qui peuvent être multipliés par un paramètre de taille de pas p. Chacune des cellules des groupes peut inclure un élément d'actualisation, qui peut actualiser les filtres (par exemples des filtres de rétroaction). Les cellules des groupes peuvent également inclure un multiplieur 1211, qui peut multiplier des coefficients de filtre (par exemple des coefficients de filtre de rétroaction) par des décisions d'entrée. Un élément d'actualisation (par exemple un élément d'actualisation de filtre de rétroaction) peut inclure un multiplieur 1208, un multiplieur 1210, un élément de retard 1207, et un additionneur 1209. Le multiplieur 1208 peut multiplier des décisions par des signaux d'erreur, qui peuvent être multipliés par un paramètre. Le multiplieur 1210 peut multiplier des coefficients de filtre de rétroaction bi par des constantes ai. L'élément de retard 1207 peut retarder les signaux de sortie du multiplieur 1210. L'additionneur 1209 peut additionner les signaux de sortie de l'élément de retard 1207 et les signaux de sortie du multiplieur 1208, et peut générer des coefficients de filtre (par exemple des coefficients de filtre de rétroaction). En se référant à la figure 12, on note que l'algorithme d'adaptation du décodeur (par exemple le décodeur de TCM), qui peut être combiné avec l'égaliseur (par exemple un DFE) illustré sur la figure 12, peut être le même, ou pratiquement le même, que celui qui a été décrit en relation avec la figure 10A. En ce qui concerne la figure 12, un premier groupe de constantes al, a2, ..., a12 peut avoir la même, ou pratiquement la même, première valeur, qui peut correspondre à la 0-ième profondeur de chaînage arrière (voir le Tableau 1), un second groupe de constantes a13, a14, .", a24 peut avoir la même, ou pratiquement la même, seconde valeur, qui peut correspondre à la 1-ière profondeur de chaînage arrière, un troisième groupe de constantes a25, a26, a36 peut avoir la même, ou pratiquement la même, troisième valeur, qui peut correspondre à la 2-ième profondeur de chaînage arrière, ..., et un (N+1)-ième groupe, par exemple de 12 constantes, peut avoir la même, ou pratiquement la même, (N+1)-ième valeur, qui peut correspondre à la N-ième profondeur de chaînage arrière. Des décisions, qui peuvent correspondre à la 0-ième profondeur de chaînage arrière, peuvent être appliquées à l'entrée d'un premier groupe de lignes à retard 1225, ..., 1226, des décisions, qui peuvent correspondre à la 1-ière profondeur de chaînage arrière, peuvent être appliquées à l'entrée d'un second groupe de lignes à retard 1227, ..., 1228, ..., et des décisions, qui peuvent correspondre à la N-ième profondeur de chaînage arrière, peuvent être appliquées à l'entrée d'un (N+1)-ième groupe de lignes à retard 1229, ..., 1230. La figure 13 est un exemple d'un schéma de structure du décodeur (par exemple un décodeur de TCM) combiné avec le désentrelaceur 1216, conforme à un exemple de mode de réalisation de la présente invention. La figure 14 est un exemple d'un schéma de structure d'un égaliseur (par exemple un DFE), qui peut être combiné avec un décodeur (par exemple un décodeur en treillis). L'égaliseur peut utiliser l'algorithme conforme à des exemples de modes de réalisation de la présente invention, et l'algorithme de "Marche et Arrêt" pour actualiser des coefficients de filtre (par exemple des coefficients de filtre de rétroaction). Dans un autre exemple de mode de réalisation de la présente invention, l'algorithme d'adaptation peut être exécuté en un mode de "Marche et Arrêt", comme représenté sur la figure 14. En se référant à la figure 14, on note qu'une unité de "Marche et Arrêt" 1424 peut générer un drapeau 1425 qui peut désactiver l'actualisation des coefficients d'égaliseur si les décisions du décodeur (par exemple un décodeur de TCM) ne sont pas fiables. Dans l'égaliseur (par exemple le DFE) représenté sur la figure 14, un filtre (par exemple un filtre de rétroaction) 1415 peut inclure une multiplicité de groupes de cellules, un additionneur 1413, et un sélecteur logique 1431. Chaque groupe peut comprendre, par exemple, 12 cellules. L'additionneur 1413 peut additionner les signaux de sortie des cellules et un sélecteur logique 1431 peut calculer des constantes (par exemple des constantes de fiabilité). Les cellules des groupes peuvent recevoir des valeurs, qui peuvent être obtenues en retardant (par exemple en retardant séquentiellement) les décisions à la sortie du décodeur (par exemple un décodeur de TCM) 1416 et des signaux d'erreur, qui peuvent être multipliés par un paramètre de taille de pas p. Chacune des cellules des groupes peut inclure un élément d'actualisation, qui peut actualiser des filtres (par exemple des filtres de rétroaction), et un multiplieur 1411, qui peut multiplier des coefficients de filtre (par exemple des coefficients de filtre de rétroaction) par des décisions d'entrée. Un élément d'actualisation (par exemple un élément d'actualisation de filtre de rétroaction) peut inclure un multiplieur 1408, un multiplieur 1410, un élément de retard 1407 et un additionneur 1409. Le multiplieur 1408 peut multiplier des décisions par des signaux d'erreur, qui peuvent être multipliés par un paramètre. Le multiplieur 1410 peut multiplier des coefficients de filtre (par exemple des coefficients de filtre de rétroaction) bi par des constantes ai. L'élément de retard 1407 peut retarder les signaux de sortie du multiplieur 1410. L'additionneur 1409 peut additionner les signaux de sortie de l'élément de retard 1407 et les signaux de sortie du multiplieur 1408 et peut générer des coefficients de filtre (par exemple des coefficients de filtre de rétroaction). En se référant à la figure 14, on note que l'algorithme d'adaptation du décodeur (par exemple un décodeur de TCM) pouvant être combiné avec l'égaliseur (par exemple un DFE) représenté sur la figure 14, peut être le même, ou pratiquement le même, que l'algorithme envisagé ci-dessus en relation avec la figure 12. Un premier groupe de constantes al, a2, ..., a12 peuvent avoir la même, ou pratiquement la même, première valeur, qui peut correspondre à la 0-ième profondeur de chaînage arrière (voir le Tableau 1), un second groupe de constantes a13, a14, ..., a29 peuvent avoir la même, ou pratiquement la même, seconde valeur, qui peut correspondre à la 1-ière profondeur de chaînage arrière, un troisième groupe de constantes a25, a26, .. a36 peuvent avoir la même, ou pratiquement la même, troisième valeur, qui peut correspondre à la 2-ième profondeur de chaînage arrière, et un (N+1)-ième groupe de 12 constantes peuvent avoir la même, ou pratiquement la même, (N+1)-ième valeur, qui peut correspondre à la N-ième profondeur de chaînage arrière. Des décisions, qui peuvent correspondre à la 0-ième profondeur de chaînage arrière, peuvent être appliquées par exemple à l'entrée d'un groupe de lignes à retard 1225, 1226, des décisions, qui peuvent correspondre à la 1-ière profondeur de chaînage arrière, peuvent être appliquées par exemple à l'entrée d'un second groupe de lignes à retard 1227, ..., 1228, ., et des décisions, qui peuvent correspondre à la N-ième profondeur de chaînage arrière peuvent être appliquées par exemple à l'entrée d'un groupe de lignes à retard 1229, ..., 1230...DTD: L'égaliseur (par exemple le DFE) représenté sur la figure 14 peut en outre inclure une unité de "Marche et Arrêt" (SAG) 1426. L'unité SAG 1426 peut recevoir des décisions, peut détecter des décisions moins fiables, et peut générer un signal d'activation / désactivation. L'unité SAG 1426 peut désactiver l'adaptation si les décisions sont moins fiables, et peut actualiser des coefficients d'égaliseur si les décisions ont plus de chances d'être correctes. La figure 15 illustre un exemple d'un résultat de l'utilisation de l'algorithme d'adaptation, conforme aux exemples de modes de réalisation de la présente invention. La figure 15 est une représentation graphique montrant un exemple d'une comparaison du rapport signal à bruit (S/B) de sortie en fonction du nombre d'itérations pour un égaliseur (par exemple un DFE) qui peut être combiné avec un décodeur (par exemple un décodeur en treillis). Comme illustré sur la figure 15, le fonctionnement de l'égaliseur (par exemple un DFE) peut être plus régulier et amélioré lorsqu'on utilise l'algorithme conforme à des exemples de modes de réalisation de la présente invention. Diverses modifications peuvent être apportées à des circuits utilisant l'algorithme d'adaptation conforme à des exemples de modes de réalisation de la présente invention. Par exemple, des décisions de décodeur (par exemple un décodeur de TCM), qui peuvent correspondre à la profondeur N, peuvent être utilisées pour générer des signaux d'erreur ek et piloter le processus d'adaptation. On peut utiliser n'importe quel nombre de codeurs entrelacés dans les exemples représentés sur la figure 12 ou 14. Par exemple, le nombre de codeurs peut être de 8 ou 16. En outre, on peut utiliser des procédés plus efficaces pour réaliser par matériel l'algorithme représenté par l'Equation 3, le matériel pouvant employer des dispositifs de décalage et/ou des additionneurs en plus de multiplieurs, ou conjointement à ceuxci. Bien que des exemples de modes de réalisation de la présente invention aient été décrits en relation avec des communications vocales, de données ou vidéo, il faut noter que des exemples de modes de réalisation de la présente invention peuvent être utilisés dans n'importe quelle technique de communication appropriée ou n'importe quelle combinaison de telles techniques. Bien que des exemples de modes de réalisation de la présente invention aient été décrits en relation avec des signaux fantômes et/ou des échos vidéo, il faut noter que des exemples de modes de réalisation de la présente invention peuvent être utilisés pour réduire toute forme d'évanouissement et/ou de brouillage, de la manière désirée par l'homme de l'art. Bien que des exemples de modes de réalisation de la présente invention aient été décrits en relation avec des modems et/ou des téléphones sans fil, il faut noter que des exemples de modes de réalisation de la présente invention peuvent être utilisés dans n'importe quel système de communication sans fil ou terrestre. Bien que des exemples de modes de réalisation de la présente invention aient été décrits en relation avec un décodeur en treillis ou de Viterbi, il faut noter que n'importe quel décodeur approprié peut être utilisé de la manière désirée par l'homme de l'art. Bien que des exemples de modes de réalisation de la présente invention aient été décrits en relation avec un système codé en treillis 8-VSB pour la diffusion vidéo numérique, il faut noter que des exemples de modes de réalisation de la présente invention peuvent être utilisés dans n'importe quel système approprié pour des systèmes vidéo, audio et/ou de données. Bien que des exemples de modes de réalisation de la présente invention aient été décrits en relation avec un égaliseur incluant douze cellules, il faut noter que n'importe quel nombre de cellules approprié peut être utilisé, comme désiré par l'homme de l'art. Comme décrit ci-dessus, conformément à des exemples de modes de réalisation de la présente invention, le procédé d'actualisation de coefficients de filtre de rétroaction utilisant un DFE combiné avec un décodeur en treillis de TCM peut réduire l'instabilité du DFE, qui peut être due à la propagation d'erreurs de décision de TCM, peut améliorer les performances du DFE combiné avec le décodeur en treillis de TCM, et peut améliorer les performances, par exemple, de récepteurs 8-VSB de TVHD. Bien que la présente invention ait été représentée et décrite en référence à des exemples de modes de réalisation de celle-ci, l'homme de l'art notera que divers changements de forme et de détails peuvent y être apportés, sans sortir de l'esprit et du cadre de la présente invention tels qu'ils sont définis par les revendications suivantes. REVENDICATIONS 1. Egaliseur, caractérisé en ce qu'il comprend: un décodeur (1019); et un premier filtre (1022) incluant une multiplicité d'éléments d'actualisation de filtre, qui reçoivent une première valeur et une multiplicité de décisions provenant du décodeur (1019), et actualisent une multiplicité de coefficients de filtre, chacun de la multiplicité d'éléments d'actualisation de filtre incluant un premier multiplieur (1010_i) adapté pour multiplier l'une des décisions du décodeur (1019) par la première valeur; un second multiplieur (1009 i) adapté pour multiplier l'un des coefficients de filtre par une constante; et un premier additionneur (1011-i) adapté pour additionner un signal de sortie du premier multiplieur (1010_i) et un signal de sortie du second multiplieur (1009 i) et actualiser le coefficient de filtre. 2. Egaliseur selon la revendication 1, caractérisé en ce que le décodeur est un décodeur de modulation codée en treillis (TCM). 3. Egaliseur selon la revendication 1, caractérisé en ce qu'il comprend en outre un second additionneur (1016) adapté pour soustraire un signal de sortie de l'égaliseur de l'une des décisions du décodeur (1019) et générer un signal d'erreur; et un troisième multiplieur (1017) adapté pour multiplier par un paramètre un signal d'erreur généré par le second additionneur (1016), et générer la première valeur. 4. Egaliseur selon la revendication 3, caractérisé en ce que le paramètre est un paramètre de taille de pas (p). 5. Egaliseur selon la revendication 1, caractérisé en ce que le premier filtre (1022) comprend un premier groupe de cellules qui reçoivent les décisions émises par le décodeur (1019) et le signal de sortie du premier multiplieur (1010 i); un second groupe de cellules, recevant chacune une valeur obtenue en retardant l'une des décisions du décodeur (1019); et un additionneur (1008) adapté pour additionner une multiplicité de signaux de sortie du premier groupe de cellules et une multiplicité de signaux de sortie du second groupe de cellules; et en ce que chacun des premier et second groupes de cellules comprend un élément d'actualisation adapté pour actualiser les coefficients de filtre et un multiplieur par un coefficient (1013_i) adapté pour multiplier l'une des décisions par l'un des coefficients de filtre et générer un résultat. 6. Egaliseur selon la revendication 5, caractérisé en ce que chacun de la multiplicité d'éléments d'actualisation actualise les coefficients de filtre conformément à l'équation, b(k+1)= aib(ik) + pekdk-i, i = 1, 2, ... , LB, dans laquelle ai sont des constantes proportionnelles à une fiabilité des décisions qui correspondent à une i-ième profondeur de chaînage arrière, bik) sont des i-ièmes coefficients de l'égaliseur à une k-ième itération, LB est un nombre de coefficients de filtre, dk représente les décisions, p est un paramètre, et ek sont des signaux d'erreur. 7. Egaliseur selon la revendication 5, caractérisé en ce qu'il comprend en outre un sélecteur logique (1023) pour calculer un ensemble de constantes qui vérifient l'équation, -1, dans laquelle ELui] est une variance d'une multiplicité d'erreurs de décision. 8. Egaliseur selon la revendication 7, caractérisé en ce que les erreurs de décision correspondent à la i-ième profondeur. 9. Egaliseur selon la revendication 7, caractérisé en ce que le sélecteur logique (1023) est inclus dans le premier filtre (1022). 10. Egaliseur selon la revendication 7, caractérisé en ce que le sélecteur logique (1501) comprend en outre une multiplicité d'éléments d'élévation au carré (1502, 1503, ..., 1504) adaptés pour élever au carré des valeurs des coefficients de filtre, une multiplicité de premiers multiplieurs (1505) adaptés pour multiplier par des constantes les coefficients de filtre élevés au carré, un premier additionneur (1506) adapté pour additionner une multiplicité de signaux de sortie provenant du premier multiplieur (1505), un accumulateur (1507) adapté pour accumuler une multiplicité de signaux de sortie du premier additionneur (1506), et un sélecteur à comparaison (1508) adapté pour comparer une multiplicité de valeurs provenant de l'accumulateur (1507) avec une multiplicité de valeurs de seuil et pour sélectionner des constantes sur la base de la comparaison. 11. Egaliseur selon la revendication 8, caractérisé en ce que le sélecteur logique (1501) comprend en outre une multiplicité d'éléments d'élévation au carré (1502, 1503, ..., 1504) adaptés pour élever au carré des valeurs des coefficients de filtre, une multiplicité de premiers multiplieurs (1505) adaptés pour multiplier par des constantes les coefficients élevés au carré, un premier additionneur (1506) adapté pour additionner une multiplicité de signaux de sortie provenant du premier multiplieur (1505), un accumulateur (1507) adapté pour accumuler une multiplicité de signaux de sortie du premier additionneur (1506), et un sélecteur à comparaison (1508) adapté pour comparer une multiplicité de valeurs provenant de l'accumulateur (1507) avec une multiplicité de valeurs de seuil et pour sélectionner des constantes sur la base de la comparaison. 12. Egaliseur selon la revendication 10, caractérisé en ce que les coefficients vérifient une inégalité. 13. Egaliseur selon la revendication 5, caractérisé en ce qu'il comprend en outre un second filtre (1021) adapté pour émettre un signal vers un quatrième additionneur (1007). 14. Egaliseur selon la revendication 5, caractérisé en ce que le décodeur (1019) est un décodeur de Viterbi. 15. Egaliseur selon la revendication 3, caractérisé en ce que le décodeur (1216) a N+1 profondeurs de chaînage arrière, et le filtre (1224) comprend une multiplicité de cellules et un additionneur (1213) pour additionner une multiplicité de signaux de sortie des cellules; en ce que chaque (N+1)-ième groupe de coefficients de fiabilité a une (N+1)-ième valeur qui correspond à une N-ième profondeur de chaînage arrière; et chaque décision qui correspond à la N-ième profondeur de chaînage arrière est appliquée à l'entrée d'un (N+1)-ième groupe de lignes à retard (1227, 20..., 1230); et en ce que chacune des cellules comprend l'élément d'actualisation et un multiplieur par un coefficient (1211) pour multiplier chaque décision par l'un des coefficients de filtre et générer un résultat. 16. Egaliseur selon la revendication 15, caractérisé en ce que chacun de la multiplicité d'éléments d'actualisation actualise les coefficients de filtre conformément à l'équation, b(k+1)= aib(k) + pekdk-i, i = 1, 2, ..., LB, dans laquelle ai sont des constantes proportionnelles à une fiabilité des décisions qui correspondent à une i-ième profondeur de chaînage arrière, le) sont des i-ièmes coefficients de l'égaliseur à une k-ième itération, LB est un nombre de coefficients de filtre, dk représente les décisions, p est un paramètre, et ek sont des signaux d'erreur. 17. Egaliseur selon la revendication 15, caractérisé en ce qu'il comprend en outre un sélecteur logique (1231) pour calculer des constantes qui vérifient l'équation, ai = (1 + pELuij) -1, (i = 1, 2, ..., LB), dans laquelle ELuij est une variance d'erreurs de décision qui correspondent à la i-ième profondeur. 18. Egaliseur selon la revendication 17, caractérisé en ce que le sélecteur logique (1231) est inclus dans le premier filtre (1224). 19. Egaliseur selon la revendication 17, caractérisé en ce que le sélecteur logique (1231) comprend en outre une multiplicité d'éléments d'élévation au carré pour élever au carré des valeurs des coefficients de filtre; une multiplicité de premiers multiplieurs pour multiplier par des constantes les coefficients élevés au carré; un premier additionneur pour additionner une multiplicité de signaux de sortie des premiers multiplieurs; un accumulateur pour accumuler une multiplicité de signaux de sortie du premier additionneur; et un sélecteur à comparaison pour comparer une multiplicité de valeurs provenant de l'accumulateur avec une multiplicité de valeurs de seuil et sélectionner des constantes sur la base de la comparaison. 20. Egaliseur selon la revendication 18, caractérisé en ce que le sélecteur logique (1231) comprend en outre une multiplicité d'éléments d'élévation au carré pour élever au carré des valeurs des coefficients de filtre; une multiplicité de premiers multiplieurs pour multiplier par des constantes les coefficients élevés au carré; un premier additionneur pour additionner une multiplicité de signaux de sortie des premiers multiplieurs; un accumulateur pour accumuler une multiplicité de signaux de sortie du premier additionneur; et un sélecteur à comparaison pour comparer une multiplicité de valeurs provenant de l'accumulateur avec une multiplicité de valeurs de seuil et sélectionner des constantes sur la base de la comparaison. 21. Egaliseur selon la revendication 20, 5 caractérisé en ce que les coefficients vérifient une inégalité. 22. Egaliseur selon la revendication 15, caractérisé en ce qu'il comprend en outre un second filtre adapté pour émettre un signal vers un quatrième additionneur. 23. Egaliseur selon la revendication 15, caractérisé en ce que le décodeur (1216) est un décodeur de Viterbi. 24. Egaliseur selon la revendication 15, 15 caractérisé en ce qu'il comprend en outre une unité de "marche et arrêt" (1426) qui reçoit les décisions, détecte des décisions non fiables et génère des signaux d'activation / désactivation, de manière que l'unité de "marche et arrêt" désactive l'adaptation si les décisions 20 ne sont pas fiables et actualise des coefficients de filtre si les décisions sont fiables. 25. Egaliseur selon la revendication 24, caractérisé en ce que chacun de la multiplicité d'éléments d'actualisation actualise les coefficients de filtre 25 conformément à l'équation, b'= (k) + }Iekdk-ii = 1, 2, ..., LB, dans laquelle ai sont des constantes proportionnelles à une fiabilité des décisions qui correspondent à une i- ième profondeur de chaînage arrière, b?.) sont des i-ièmes coefficients de l'égaliseur à une k-ième itération, LB est un nombre de coefficients de filtre, dk représente les décisions, p est un paramètre, et ek sont des signaux d'erreur. 26. Egaliseur selon la revendication 24, caractérisé en ce qu'il comprend en outre un sélecteur logique (1431) pour calculer un ensemble de constantes qui vérifient l'équation, ai = (1 + pE[uiJ)-1, (i = 1, 2, ..., LB), dans laquelle E[ui] est une variance d'erreurs de décision qui correspondent à la i-ième profondeur. 27. Egaliseur selon la revendication 26, caractérisé en ce que le sélecteur logique (1431) est inclus dans le premier filtre (1415). 28. Egaliseur selon la revendication 26, caractérisé en ce que le sélecteur logique (1431) comprend en outre une multiplicité d'éléments d'élévation au carré pour élever au carré des valeurs des coefficients de filtre; une multiplicité de premiers multiplieurs pour multiplier par des constantes les coefficients élevés au carré; un premier additionneur pour additionner une multiplicité de signaux de sortie des premiers multiplieurs; un accumulateur pour accumuler une multiplicité de signaux de sortie du premier additionneur; et un sélecteur à comparaison pour comparer une multiplicité de valeurs provenant de l'accumulateur avec une multiplicité de valeurs de seuil et sélectionner des constantes sur la base de la comparaison. 29. Egaliseur selon la revendication 27, caractérisé en ce que le sélecteur logique (1431) comprend en outre une multiplicité d'éléments d'élévation au carré pour élever au carré des valeurs des coefficients de filtre; une multiplicité de premiers multiplieurs pour multiplier par des constantes les coefficients élevés au carré; un premier additionneur pour additionner une multiplicité de signaux de sortie des premiers multiplieurs; un accumulateur pour accumuler une multiplicité de signaux de sortie du premier additionneur; et un sélecteur à comparaison pour comparer une multiplicité de valeurs provenant de l'accumulateur avec une multiplicité de valeurs de seuil et sélectionner des constantes sur la base de la comparaison. 30. Egaliseur selon la revendication 29, caractérisé en ce que les coefficients vérifient une 5 inégalité. 31. Egaliseur selon la revendication 24, caractérisé en ce qu'il comprend en outre un second filtre adapté pour émettre un signal vers un quatrième additionneur. 32. Egaliseur selon la revendication 24, caractérisé en ce que le décodeur (1416) est un décodeur de Viterbi. 33. Procédé d'actualisation de coefficients de filtre, ce procédé étant caractérisé en ce qu'il comprend: le calcul d'une multiplicité de signaux d'erreur de sortie; la multiplication des signaux d'erreur de sortie par un paramètre pour générer un premier résultat; l'obtention d'une première valeur partielle en multipliant par le premier résultat une décision de décodeur retardée; l'obtention d'une seconde valeur partielle en multipliant une constante par un coefficient; et l'obtention d'une valeur actualisée en additionnant la première valeur partielle et la seconde valeur partielle. 34. Procédé selon la revendication 33, caractérisé 25 en ce que le procédé est répété pour une multiplicité de coefficients de filtre. 35. Procédé selon la revendication 33, caractérisé en ce qu'il comprend en outre la détermination d'une variance d'erreurs de décisions correspondant à une i-ième profondeur de chaînage arrière dans le décodeur (1019), la multiplication de la variance des erreurs des décisions par un paramètre et la génération d'un second résultat, et l'obtention d'une constante en additionnant le second résultat et 1 et en prenant l'inverse du résultat. 36. Procédé selon la revendication 33, caractérisé en ce qu'il comprend en outre l'élévation au carré de chacun des coefficients de filtre, la multiplication des valeurs au carré par des constantes et la génération d'une multiplicité de troisièmes résultats, l'addition et l'accumulation de la multiplicité de troisièmes résultats, et la comparaison des valeurs accumulées avec des valeurs de seuil et la sélection de la constante sur la base de la comparaison. 37. Procédé selon la revendication 36, caractérisé en ce que les coefficients vérifient une inégalité, et i 10 est un i-ième coefficient de filtre. 38. Filtre pour actualiser des coefficients de filtre, ce filtre (1022) étant caractérisé en ce qu'il comprend: une multiplicité d'éléments d'actualisation incluant un premier multiplieur (1010_i), un second multiplieur (1009_i) et un additionneur (1011_i); et en ce que le premier multiplieur (1010_i) est adapté pour multiplier un signal de sortie de décision d'un décodeur (1019) et une première valeur, le second multiplieur (1009 i) est adapté pour multiplier un coefficient de filtre par une constante, et l'additionneur (1011_i) est adapté pour additionner un signal de sortie du premier multiplieur (1010_i) et un signal de sortie du second multiplieur (1009_i) et actualiser un coefficient de filtre. 39. Elément d'actualisation pour actualiser un coefficient de filtre, cet élément d'actualisation étant caractérisé en ce qu'il comprend: un premier multiplieur (1010-i) adapté pour multiplier une décision et une première valeur; un second multiplieur (1009_i) adapté pour multiplier un coefficient de filtre par une constante; et un premier additionneur (1011_i) adapté pour additionner un signal de sortie du premier multiplieur (1010_i) et un signal de sortie du second multiplieur (1009_i) et actualiser un coefficient de filtre. 40. Sélecteur logique (1501) caractérisé en ce qu'il comprend: une multiplicité d'éléments d'élévation au carré (1502, 1503, ..., 1504) adaptés pour élever au carré des valeurs des coefficients de filtre; une multiplicité de multiplieurs (1505) adaptés pour multiplier une multiplicité de coefficients de filtre élevés au carré, générés par la multiplicité d'éléments d'élévation au carré; un additionneur (1506) adapté pour additionner une multiplicité de signaux de sortie de la multiplicité de multiplieurs (1505); un accumulateur (1507) adapté pour accumuler un signal de sortie de l'additionneur (1506); et un comparateur (1508) adapté pour comparer une multiplicité de valeurs émises par l'accumulateur (1507) avec au moins une valeur de seuil et pour sélectionner au moins une constante sur la base de la comparaison. 41. Procédé d'actualisation d'un coefficient de filtre, ce procédé étant caractérisé en ce qu'il comprend: la multiplication d'une décision et d'une première valeur et la génération d'un premier résultat; la multiplication d'un coefficient de filtre par une constante et la génération d'un second résultat; et l'addition du premier résultat et du second résultat et l'actualisation d'un coefficient de filtre. 42. Procédé de sélection d'une constante, ce procédé étant caractérisé en ce qu'il comprend. l'élévation au carré d'une multiplicité de valeurs de coefficient de filtre; la multiplication d'une multiplicité de coefficients de filtre élevés au carré avec une multiplicité de constantes; l'addition les unes aux autres de la multiplicité des valeurs multipliées; l'accumulation des valeurs additionnées; et la comparaison de la valeur accumulée avec au moins une valeur de seuil et la sélection d'au moins une constante sur la base de la comparaison. 43. Sélecteur logique (1501) caractérisé en ce qu'il met en oeuvre le procédé de la revendication 42. 44. Filtre (1022) caractérisé en ce qu'il comprend le sélecteur logique de la revendication 43. 45. Egaliseur caractérisé en ce qu'il comprend le filtre de la revendication 44. 46. Elément d'actualisation caractérisé en ce qu'il met en oeuvre le procédé de la revendication 41. 47. Egaliseur caractérisé en ce qu'il comprend l'élément d'actualisation de la revendication 46. 48. Elément d'actualisation caractérisé en ce qu'il comprend le sélecteur logique (1501) de la revendication 40. 49. Filtre caractérisé en ce qu'il comprend l'élément d'actualisation de la revendication 48. 50. Egaliseur caractérisé en ce qu'il comprend le filtre de la revendication 49.