FR 2872305 A1 20051230 FR 0406883 A 20040624 Procédé de contrôle de fonctionnement d'un régulateur à faible chute de tension et circuit intégré correspondant. L'invention concerne les régulateurs à faible chute de tension ( LDO : LowDropOut voltage regulator en langue anglaise) et plus particulièrement le contrôle de leur fonctionnement lors de la phase de démarrage. Un régulateur de tension utilise une source de courant de référence et une tension d'alimentation (batterie) pour délivrer une tension de sortie régulée c'est-à-dire indépendante des variations de la tension d'alimentation et des variations de charge, autrement dit du courant tiré. Les régulateurs à faible chute de tension sont particulièrement adaptés pour de faibles variations de la tension d'alimentation. Pour des raisons de stabilité, les régulateurs à faible chute de tension peuvent être connectés à un condensateur externe disposé en parallèle avec la charge destinée à être alimentée par la tension régulée. Lors du démarrage du régulateur à faible chute de tension, le condensateur externe est généralement chargé par un courant de charge relativement important. Or ce courant de charge peut provoquer une chute de tension sur la batterie d'alimentation, notamment lorsque plusieurs régulateurs de tension, sont connectés ensemble sur la même batterie d'alimentation. Actuellement, on limite le courant de charge en générant un courant image du courant de charge puis en comparant ce courant image avec un courant de référence. Cependant, la limite doit être suffisamment élevée pour ne pas perturber le fonctionnement du régulateur de tension. Cet inconvénient est accentué du fait que le courant image est peu précis. Par ailleurs, si l'on veut échelonner le démarrage de chaque régulateur de tension afin de prévenir la chute de tension de la batterie d'alimentation, il est alors nécessaire d'étudier parfaitement le circuit global pour définir précisément l'ordre de démarrage des différents régulateurs. En outre, les interconnexions entre les différentes charges peuvent faire apparaître des courants perturbateurs en raison de diodes parasites passantes liées aux différents niveaux des tensions de sortie des différents régulateurs lors de leur phase de démarrage temporellement. L'invention vise à apporter une solution à ce problème. Un but de l'invention est de proposer un procédé permettant de contrôler la phase de démarrage d'un régulateur à faible chute de tension afin de prévenir une chute de tension sur une batterie d'alimentation. Un autre but de l'invention est de permettre un démarrage simultané de plusieurs régulateurs à faible chute de tension, connectés sur une même batterie d'alimentation. À cet effet l'invention propose un procédé de contrôle du fonctionnement d'un régulateur à faible chute de tension apte à délivrer une tension de sortie régulée à partir d'une tension de référence. Le procédé comporte une phase de démarrage du régulateur dans laquelle on remplace la tension de référence par une tension de substitution en forme de rampe tant que la valeur de cette tension de substitution reste inférieure à la tension de référence. Aussi selon l'invention, on peut limiter le courant de charge dans le condensateur externe par l'intermédiaire de la pente de la rampe de la tension de substitution. L'invention propose également un circuit intégré comprenant au moins un régulateur à faible chute de tension apte à délivrer une tension de sortie régulée à partir d'une tension de référence. Ce circuit comprend avantageusement des moyens de génération d'une tension de substitution en forme de rampe et des moyens de contrôle apte à remplacer la tension de référence par la tension de substitution tant que ladite tension de substitution est inférieure à ladite tension de référence. Selon un mode de réalisation dans lequel la sortie du régulateur est connectée à une charge sur laquelle est connecté en parallèle un condensateur externe, la pente de ladite rampe de tension peut être avantageusement choisie en fonction d'un courant souhaité dans le condensateur externe lors de la phase de démarrage. Selon un autre mode de réalisation, dans lequel le régulateur comporte un amplificateur opérationnel principal possédant une première entrée, (par exemple l'entrée positive), recevant la tension de référence, et une sortie rebouclée sur une deuxième entrée, (par exemple l'entrée négative) de l'amplificateur opérationnel principal par l'intermédiaire d'un transistor de pilotage, les moyens de contrôle comportent un amplificateur opérationnel auxiliaire possédant une première entrée (par exemple l'entrée positive), connectée à la sortie des moyens de génération, une deuxième entrée (par exemple l'entrée négative) connectée sur la deuxième entrée de l'amplificateur opérationnel principal et une sortie connectée à la sortie de l'amplificateur principal et à la grille du transistor de pilotage. Selon un autre mode de réalisation, dans lequel le régulateur comporte un amplificateur opérationnel principal possédant une première entrée (par exemple l'entrée positive) recevant la tension de référence, et une sortie rebouclée sur une deuxième entrée (par exemple l'entrée négative) de l'amplificateur opérationnel principal par l'intermédiaire d'un transistor de pilotage, et les moyens de contrôle comportent un comparateur apte à comparer la tension de substitution et la tension de référence, et un commutateur connecté sur la première entrée de l'amplificateur opérationnel principal, apte à délivrer la tension de substitution ou la tension de référence, en fonction du signal de sortie délivré par le comparateur. Selon un autre mode de réalisation dans lequel le régulateur comprend un amplificateur opérationnel principal comprenant un premier transistor d'entrée recevant sur sa grille la tension de référence, les moyens de contrôle comportent un transistor supplémentaire monté parallèlement au premier transistor d'entrée de l'amplificateur opérationnel principal et recevant sur sa grille, la tension de substitution. Selon les modes de réalisation envisagés, l'amplificateur opérationnel principal comprend avantageusement deux transistors d'entrée PMOS ou NMOS. Selon un mode de réalisation, le circuit intégré comprend plusieurs régulateurs avec leurs moyens de contrôle associés, respectivement connectés en sortie à plusieurs charges et les moyens de génération sont connectés à tous les ensembles régulateurs-moyens de contrôle. Ainsi en contrôlant les régulateurs par la même rampe au démarrage, on évite la mise en conduction de diodes parasites. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée des procédés et des modes de réalisation de l'invention nullement limitatifs, et des dessins annexés sur lesquels: la figure 1 représente schématiquement un exemple d'un premier mode de réalisation d'un circuit selon l'invention, la figure 2 représente schématiquement mais plus en détail certaines parties de la figure 1, selon l'invention, la figure 3 représente schématiquement un exemple d'un autre mode de réalisation d'un circuit selon l'invention, la figure 4 représente schématiquement un exemple d'un autre mode de réalisation d'un circuit selon l'invention, - la figure 5 représente schématiquement un autre exemple du circuit intégré selon l'invention. Sur la figure 1, on a représenté un circuit intégré CI selon l'invention. La référence LDO représente un régulateur à faible chute de tension. Il comprend un amplificateur opérationnel principal AMP1 recevant une tension de référence VREF sur l'entrée positive. Le régulateur LDO comprend également un transistor de pilotage Mpilot, connecté par sa grille à la sortie de l'amplificateur AMP1. Le transistor Mpilot, et donc le régulateur LDO, est alimenté par une tension d'alimentation VBAT délivrée par une batterie (non représentée). Le drain du transistor Mpilot, délivrant la tension de sortie régulée VS, est rebouclée sur l'entrée négative de l'amplificateur opérationnel principal AMP1. La sortie du régulateur LDO est connectée à une charge Ch et à un condensateur externe Cext. Le condensateur externe Cext a généralement une capacité assez importante, par exemple 4,7 F. Sa fonction est de stabiliser le régulateur à faible chute de tension LDO. Outre le régulateur LDO, le circuit comprend des moyens de contrôle comportant ici un amplificateur opérationnel auxiliaire AMP2. L'amplificateur opérationnel auxiliaire AMP2 reçoit sur son entrée positive une tension de substitution VRMP en forme de rampe. La tension VRMP est générée par des moyens connus en soi, comportant par exemple une source de tension. L'entrée négative de l'amplificateur opérationnel auxiliaire AMP2 est reliée à la sortie du transistor de pilotage Mpilot. Ainsi la tension de sortie Vs du régulateur LDO suit la tension VRMPÉ La sortie de l'amplificateur opérationnel auxiliaire AMP2 est connectée à l'amplificateur opérationnel principal AMP1, de façon à ce que durant la phase de démarrage du régulateur LDO, les moyens de contrôle remplacent la tension de référence VREF par la tension de substitution VRMP, tant que la tension de substitution VRMP est inférieure à la tension de référence VREF. Ce procédé sera vu plus en détail ci-après. Lors du démarrage du régulateur LDO, la tension de substitution VRMP est initialisée à 0 V. Elle croît ensuite, selon une rampe prédéterminée. Le courant de charge Icharge' délivré par le transistor de pilotage Mpilot, est alors proportionnel à la pente de la rampe de la tension de substitution VRMP. En effet, on calcule la pente de la rampe de façon à ce que le courant Ichargel circulant dans le condensateur externe Cext soit faible. Il peut représenter par exemple 10% du courant de charge Ichargel circulant dans la charge Ch. Ainsi, si l'on veut un courant Icharge2 égal à 100 mA, alors Ichargel vaut 10 mA. On peut obtenir Icharge, par la relation: Icharge,=(C*U)/t, avec C, la capacité du condensateur Cext, U, la tension aux bornes du condensateur Cext qui est égale à vs et t, le temps. En fixant la pente de la rampe de la tension de substitution VRMP, donnée par la relation Ichargel/C=U/t, où U=VS, on peut donc obtenir le courant Ichargel voulu. Ainsi, en choisissant une pente adaptée, on peut obtenir un courant Ichargel suffisamment faible pour ne pas provoquer de chute de tension au niveau de la batterie d'alimentation. La figure 2 décrit plus en détail les amplificateurs opérationnels principal AMP1 et auxiliaire AMP2, ainsi que le fonctionnement des moyens de contrôle. L'amplificateur opérationnel principal AMP1 comprend deux transistors d'entrée Ml et M2 montés en paire différentielle. Un noeud commun relie les sources des deux transistors M1 et M2. Une source de courant Il est également connectée au noeud commun. L'amplificateur opérationnel principal AMP1 possède en outre un miroir de courant formé par les transistors M3 et M4. Les grilles des transistors M3 et M4 sont connectées ensemble. La grille du transistor M3 est rebouclée sur sa source. De plus, les drains des transistors M3 et M4 sont reliés à la masse et leurs sources sont connectées aux drains des transistors de la paire différentielle M1 et M2. La source du transistor M4 est également reliée à la grille du transistor de pilotage Mpilot. L'amplificateur opérationnel auxiliaire AMP2 comprend un premier miroir de courant formé par deux transistors M9 et M10. Le drain du transistor M10 est connecté sur la grille du transistor de pilotage Mpilot et à la sortie de l'amplificateur opérationnel principal AMP1. Un noeud commun relie les grilles des transistors M9 et M10. La grille de M9 est en outre rebouclée sur son drain. Les transistors M9 et M10 sont alimentés par la tension d'alimentation VDD à laquelle ils sont connectés par l'intermédiaire de leurs sources. Le drain du transistor M9 est relié à un premier transistor M8 d'une première paire différentielle de l'amplificateur opérationnel auxiliaire AMP2. La grille du transistor M8 est reliée à celle du second transistor M7 de la première paire différentielle. Leurs sources sont reliées à la masse. La grille du transistor M7 est en outre rebouclée sur son drain. L'amplificateur opérationnel auxiliaire AMP2 comprend une seconde paire différentielle composée des transistors M5 et M6. Un autre noeud commun relie leurs sources. Une source de courant I2 est également connectée à l'autre noeud commun. Le drain de M5 est connecté à la source du transistor M7 et sa grille reçoit la tension de substitution VRMp; elle correspond à l'entrée positive de l'amplificateur opérationnel AMP2. La grille du transistor M6 est connectée sur la grille du transistor MI de l'amplificateur opérationnel principal AMP1; elle correspond à l'entrée négative de l'amplificateur auxiliaire AMP2. Durant la phase de démarrage du régulateur LDO, lorsque la tension de sortie VS est inférieure à la tension de référence VREF, le transistor M2 est bloqué et le transistor M4 délivre un courant constant égal à celui de la source Il. Les transistors M1, M3 et M4 de l'amplificateur opérationnel principal AMP1 fonctionnent en source de courant. Le transistor M4 délivre le courant nécessaire au transistor M10 de l'amplificateur opérationnel auxiliaire AMP2. Les transistors M5, M6, M7, M8, M9 et M10 fonctionnent en amplificateur d'erreur. La tension de sortie VS du transistor de pilotage Mpilot peut alors suivre la tension de substitution VRMPÉ Quand la tension de substitution VRMp atteint la valeur définie par la relation VRMP-VREF+IVGS, avec VGS la tension entre la grille et la source du transistor M2, le transistor M2 commence à conduire le courant. La tension de sortie VS ne suit plus la tension de substitution VRMp. Durant cette phase où VRMP VREF+I-VGS, les deux amplificateurs opérationnels principal AMP1 et auxiliaire AMP2 fonctionnent comme deux suiveurs en parallèle. Lorsque VRMP devient supérieur à VREF+VGS, tout le courant I2 passe par le transistor M6 et les transistors M5, M7, M8, M9, M10 sont bloqués. Le courant délivré par M10 est nul. Seuls les transistors M1, M2, M3 et M4 de l'amplificateur opérationnel AMP1 fonctionnent. Sur la figure 3, on trouve une variante du dispositif de contrôle du régulateur de tension. Les moyens de contrôles comprennent pour cette configuration un commutateur COM et un comparateur CMP. L'entrée positive de l'amplificateur opérationnel principal AMP1 est connectée sur le commutateur COM. Le commutateur COM est commandé par la sortie du comparateur CMP, qui effectue une comparaison entre la tension de référence VREF et la tension de substitution VRMP. Tant que la tension de substitution VRMP est inférieure à la tension de référence VREF, le comparateur CMP délivre la valeur 1 , et le commutateur COM connecte l'entrée positive de l'amplificateur opérationnel principal AMP1 à la tension de substitution VRMP. Sinon, le comparateur CMP délivre la valeur 0 et le commutateur COM connecte l'entrée positive de l'amplificateur opérationnel principal AMP1 à la tension de référence VREF. La figure 4 présente une autre variante des moyens de contrôle. Outre la paire différentielle Ml, M2 et le miroir de courant M3 et M4, l'amplificateur opérationnel principal AMP1 comprend un transistor supplémentaire M1A, connecté parallèlement au transistor M1 de la paire différentielle. Ce transistor supplémentaire M1A fait partie des moyens de contrôle du régulateur LDO. Le transistor supplémentaire M1A reçoit sur sa grille la tension de substitution VRMP. Le transistor M1 reçoit sur sa grille la tension de référence VREF. La grille du transistor M2 est connectée sur la sortie du transistor de pilotage Mpilot. Lorsque le transistor supplémentaire M1A conduit, c'est-à-dire lorsque l'on ne se trouve pas dans la phase où VRMp est supérieur à VREF+VGS, alors la tension de sortie VS du transistor de pilotage Mpilot suit la tension de substitution VRMp. Sinon, le transistor supplémentaire M1A est bloqué et le transistor M1 conduit. Les transistors utilisés pour réaliser les transistors d'entrée Ml et M2 de l'amplificateur opérationnel principal AMP1 sont des transistors PMOS pour les variantes présentées sur les figures 3 et 4. En effet, l'amplificateur opérationnel principal AMP1 doit être fonctionnel au commencement de la phase de démarrage, lorsque la tension de substitution VRMp est égale à 0 V. En ce qui concerne la configuration présentée sur les figures 1 et 2, les transistors M1 et M2 peuvent être des transistors NMOS. Comme illustré sur la figure 5, le circuit intégré CI peut comporter plusieurs ensembles B1, B2, ..., Bn, comportant chacun un régulateur LDO et ses moyens de contrôle associés. Ces ensembles B1, B2, ..., Bn, sont respectivement connectés sur des charges Cl, C2, ..., Cn. Des interconnexions IN peuvent exister entre les différentes charges Cl, C2 et Cn. Les ensembles B1, B2, ..., Bn, reçoivent la tension de référence VREF. Ils sont tous connectés aux mêmes moyens de génération délivrant la tension de substitution VRMp. On peut ainsi commander simultanément la phase de démarrage des différents régulateurs à faible chute de tension. Les niveaux de sortie des différents ensembles B1, B2, ..., Bn, sont donc identiques, ce qui permet d'éviter l'apparition de courants perturbateurs dus à des diodes parasites passantes, au niveau des interconnexions IN. REVENDICATIONS 1. Procédé de contrôle du fonctionnement d'un régulateur à faible chute de tension (LDO) apte à délivrer une tension de sortie régulée à partir d'une tension de référence (VREF), caractérisé par le fait qu'il comporte une phase de démarrage du régulateur (LDO) dans laquelle on remplace la tension de référence (VREF) par une tension de substitution (VRMp) en forme de rampe tant que la valeur de cette tension de substitution (VRMp) reste inférieure à la tension de référence (VREF). 2. Circuit intégré comprenant au moins un régulateur (LDO) à faible chute de tension apte à délivrer une tension de sortie régulée à partir d'une tension de référence (VREF), caractérisé par le fait qu'il comprend des moyens de génération d'une tension de substitution (VRMp) en forme de rampe et des moyens de contrôle (AMP2) aptes à remplacer la tension de référence (VREF) par la tension de substitution tant que ladite tension de substitution (VRMp) est inférieure à ladite tension de référence (VREF) . 3. Circuit intégré selon la revendication 2, caractérisé par le fait que la sortie du régulateur (LDO) est connectée à une charge (Ch) sur laquelle est connecté en parallèle un condensateur externe (Cext), et par le fait que la pente de ladite rampe de tension est choisie en fonction d'un courant (Ichargel) souhaité dans le condensateur externe (Cext) lors de la phase de démarrage. 4. Circuit intégré selon la revendication 2 ou 3, caractérisé par le fait que le régulateur (LDO) comporte un amplificateur opérationnel principal (AMP1) possédant une première entrée recevant la tension de référence (VREF), et une sortie rebouclée sur une deuxième entrée de l'amplificateur opérationnel principal (AMP1) par l'intermédiaire d'un transistor de pilotage (Mpilot), et par le fait que les moyens de contrôle comportent un amplificateur opérationnel auxiliaire (AMP2) possédant une première entrée connectée à la sortie des moyens de génération, une deuxième entrée connectée sur une deuxième entrée de l'amplificateur opérationnel principal (AMPl) et une sortie connectée à la sortie de l'amplificateur principal (AMPl) et à la grille du transistor de pilotage (Mpilot). 5. Circuit intégré selon la revendication 2 ou 3, caractérisé par le fait que le régulateur (LDO) comporte: - un amplificateur opérationnel principal (AMP1) possédant une première entrée recevant la tension de référence (VREF), et une sortie rebouclée sur une deuxième entrée de l'amplificateur opérationnel principal (AMPl) par l'intermédiaire d'un transistor de pilotage (Mpilot), et par le fait que les moyens de contrôle comportent: un comparateur (CMP) apte à comparer la tension de substitution (VAMP) et la tension de référence (VREF), et - un commutateur (COM) connecté sur la première entrée de l'amplificateur opérationnel principal (AMP1), apte à délivrer la tension de substitution (VAMP) ou la tension de référence (VREF), en fonction du signal de sortie délivré par le comparateur (CMP). 6. Circuit intégré selon la revendication 2 ou 3, caractérisé par le fait que le régulateur (LDO) comprend un amplificateur opérationnel principal (AMP1) comprenant un premier transistor d'entrée (Ml) recevant sur sa grille la tension de référence (VREF), et par le fait que les moyens de contrôle comportent un transistor supplémentaire (M1A) monté parallèlement au premier transistor (Ml) de l'amplificateur opérationnel principal (AMPl) et recevant sur sa grille, la tension de substitution. 7. Circuit intégré selon les revendications 5 ou 6, caractérisé par le fait que l'amplificateur opérationnel principal comprend deux transistors d'entrée (M1, M2) PMOS. 8. Circuit intégré selon l'une quelconque des revendications 2 à 7, caractérisé par le fait qu'il comprend plusieurs régulateurs avec leurs moyens de contrôle associés (B1, B2, ..., Bn), respectivement connectés en sortie à plusieurs charges (Cl, C2, ..., Cn) et par le fait que les moyens de génération sont connectés à tous les ensembles régulateurs- moyens de contrôle (B1, B2, ..., Bn).