FR 2859345 A1 20050304 FR 0350457 A 20030826 DETECTEUR DE RAYONNEMENTS A GRANDE DYNAMIQUE Domaine technique et art antérieur L'invention concerne un détecteur de rayonnements à grande dynamique. L'invention s'applique, par exemple, à la détection de rayonnements émis aux longueurs d'ondes de l'infrarouge, du visible, ou des rayons X. Plus particulièrement, l'invention concerne un circuit de type imageur agencé sous forme de matrice de M lignes par N colonnes de pixels détecteurs. La prise de vue est alors simultanée pour l'ensemble des pixels détecteurs de la matrice. Le photo-courant délivré par un pixel détecteur est transformé en tension par intégration des charges détectées dans un condensateur. Après la prise de vue, chaque pixel détecteur joue le rôle de mémoire analogique et la matrice est lue séquentiellement, ligne par ligne. Les sorties des pixels d'une même colonne sont interconnectées entre elles par une connexion communément appelée bus colonne . Lors de la lecture d'une ligne, les données lues sont traitées, en bout de colonne, dans des circuits de lecture déportés afin d'assurer le multiplexage des données vers la ou les sortie (s) de l' imageur. Un exemple de dispositif de détection de rayonnement de l'art connu est représenté en figure 1. Le dispositif comprend une matrice 1 de M x N pixels détecteurs Pij (i=1, ..., M; j=1, ..., N), un décodeur d'adresse de ligne 2, N cellules déportées Al, ..., AN, un multiplexeur de colonne 3, un décodeur d'adresse de colonne 4 et un étage de sortie 5. Chaque pixel B 14363.3 PR détecteur Pij comprend un photodétecteur élémentaire Aij, par exemple un détecteur photovoltaïque de type N sur substrat P, et un circuit de traitement Cij du signal délivré par le photodétecteur. Le décodeur d'adresse de ligne 2 est commandé par des commande s d'adresse de ligne adl et le décodeur d'adresse de colonne est commandé par des commande s d'adresse de colonne adc. Les pixels Pij de la colonne de rang j sont reliés à la cellule déportée Aj par un bus colonne BCj. Un exemple de pixel détecteur est représenté en figure 2. L'exemple de pixel détecteur de la figure 2 est du type suiveur commuté , ce qui signifie que le dispositif d'adressage/lecture est réalisé par un suiveur de tension. Le pixel détecteur comprend un photodétecteur Aij et un circuit de traitement Cij. Le circuit de traitement Cij comprend un transistor de couplage 6, un transistor d'intégration 7, un transistor de ré-initialisation 8, un transistor d'entrée de suiveur de colonne 9, un transistor d'adressage de ligne 10 et un transistor de test 11 pour le tri sous pointes (ce dernier transistor est toutefois optionnel). Les transistors 6 - 11 sont réalisés en technologie MOS (MOS pour Metal Oxide Semiconductor ). Les drains des transistors 8 et 9 sont respectivement reliés à des tensions d'alimentation VR et VDDA et les grilles des transistors 6, 8, 10 et 11 sont reliées aux tensions de commande respectives (Dc, (DR, lad et ct. La sortie du circuit Cij est reliée au bus colonne BCj, lequel est relié à une source de courant 12 qui, associée au B 14363.3 PR transistor d'entrée 9, constitue le suiveur de tension. Cette source peut être partagée avec tous les transistors 9 des pixels de la colonne j, eux-mêmes adressés (ou "commutés") par l'intermédiaire du transistor d'adressage 10. Un exemple de chaîne de traitement déportée est représenté en figure 3. La chaîne de traitement déportée comprend une cellule déportée Aj reliée au bus colonne BCj, le multiplexeur colonne 3 et l'étage de sortie 5. La cellule déportée Aj comprend un circuit 13 composé d'un échantillonneur/bloqueur 15, 16 et d'un étage séparateur 17 (optionnel) et un suiveur adressé 14. L'échantillonneur/bloqueur 15, 16 comprend un interrupteur 15 commandé par un signal de commande (Deb et un condensateur de maintien 16 de capacité Ceb. L'échantillonneur/bloqueur échantillonne et bloque les signaux transmis sur le bus colonne BCj. L'étage séparateur 17 a une fonction de tampon ( buffer en langue anglaise) entre le condensateur de maintien 16 et le suiveur adressé 14. Le suiveur adressé 14 comprend un amplificateur suiveur de tension 18, un interrupteur 19 et un générateur de courant 20. L'interrupteur 19 est commandé par un signal d'adresse colonne. Le suiveur adressé 1.4 adapte l'impédance entre l'échantillonneur/bloqueur 13 et le multiplexeur de colonne 3. Le multiplexeur de colonne 3 est constitué de portes de transmission 21 pilotées par les sorties du décodeur d'adresse de colonne 4 (non représenté sur la figure 3). L'étage de sortie 5 est constitué d'un B 14363.3 PR amplificateur de tension à gain unitaire, par exemple un amplificateur opérationnel rebouclé, qui assure une fonction d'adaptation d'impédance entre la sortie du multiplexeur 3 et une capacité parasite (non représentée sur la figure) située en sortie du composant. L'étage de sortie 5 travaille à la fréquence pixel. A titre d'exemple non limitatif, dans le cas d'un pixel de 20 x 20 pm2 réalisé en technologie CMOS 0,8 pm, les résultats de simulation du bruit rms (rms pour root mean squarre ) présent en sortie du suiveur commuté, sont résumés, dans le tableau ci-dessous, en tenant compte de l'influence de différentes sources de bruit. TABLEAU 1 Bruit rms présent en sortie du suiveur commuté Sources de bruit Bruit rms Transistors 6, 7, 8, 9, 10, 11 25 pV Alimentation VR 70 pV Alimentation VDDA 15 pV Bruit de recharge (KT/C) 23 pV Alimentation de la source de 25 pV courant 12 Bruit total 83 pV Le bruit de recharge mentionné dans le 20 tableau ci-dessus représente le bruit de réinitialisation du transistor 7 utilisé en capacité B 14363.3 PR MOS. Le tableau 1 ci-dessus fait apparaître que la principale source de bruit est l'alimentation VR. De fait, le débit en courant de l'alimentation VR est important lors de la réinitialisation des pixels qui précède une nouvelle prise d'image. L'alimentation VR n'est donc pas intégrée sur le composant afin de réduire le bruit de ce dernier. De même, les résultats de simulation du bruit rms présent en sortie de la chaîne de traitement sont résumés, dans le tableau 2 ci-dessous, en tenant compte de l'influence de différents circuits: TABLEAU 2 Bruit rms présent en sortie de la chaîne de traitement Circuits Bruit rms Echantillonneur/bloqueur 15 5 pV Echantillonneur/bloqueur 19 19 pV Suiveur adressé 14 17 pV Multiplexeur de colonne 3 7 pV Etage de sortie 5 11 pV Alimentations intégrées 3,5 pV Alimentation VDDA 34 pV Bruit total 45 pV Les alimentations intégrées mentionnées dans le tableau ci-dessus correspondent aux tensions 20 créées au sein de l'imageur à partir de l'alimentation B 14363.3 PR VDDA par l'intermédiaire de transistors, ces derniers étant sources de bruit. La principale source de bruit est ici l'alimentation VDDA. Il ressort de l'analyse des deux tableaux ci-dessus que le bruit rms global de ce type d'architecture comprend une contribution liée essentiellement aux alimentations du circuit, alors même que des alimentations onéreuses optimisées en bruit sont utilisées. La principale source de bruit est l'alimentation VR (70 pV rms). Par contre, la contribution des circuits électriques est faible (#45 pV rms). Ainsi, le rapport signal à bruit du circuit est-il réduit de 6,5 dB du seul fait des alimentations. Selon l'art connu, les pixels et les circuits de traitement des chaînes déportées ont des sorties unipolaires, dipolaires ou différentielles. Les chaînes de traitement à sortie unipolaire (cas des architectures de type suiveurs commutés conventionnelles) sont très sensibles aux couplages parasites, aux bruits dans les alimentations et aux conséquences des appels de courant dans la masse du composant (i.e. le substrat du circuit). Le signal délivré en sortie de la chaîne de traitement est alors perturbé par de nombreuses sources de bruit. Par ailleurs, les dégradations en bruit augmentent avec la réduction du pas des composants et l'augmentation du débit d'information liée aux composants de grande complexité. Ce constat a été fait il y a quelques années dans le domaine des senseurs du domaine visible B 14363.3 PR et s'extrapole aujourd'hui aux autres familles de senseurs matriciels. Les capteurs matriciels du domaine du visible utilisent préférentiellement des chaînes à sorties différentielles ou dipolaires afin de s'affranchir de tout ou partie des limitations précédentes. Le signal de sortie disponible en différentiel permet, en théorie, de supprimer les incidences liées aux couplages parasites, aux bruits et aux appels de courant sur les alimentations. Ce type d'architecture est utilisé depuis de nombreuses années dans les architectures des convertisseurs analogiques/numériques qui, aujourd'hui, disposent tous d'entrées différentielles directement compatibles avec les signaux délivrés par les composants à sorties différentielles. Un autre type d'architecture que le type à suiveur commuté est également connu selon l'art antérieur. Cet autre type d'architecture est communément appelé architecture APS (APS pour Active Pixel Sensor ). L'architecture APS est communément utilisée dans les senseurs CMOS pour des applications visibles. L'architecture APS permet de mémoriser le potentiel VR dans chaque pixel avant la conversion charges/tension et, partant, de pouvoir supprimer la contribution en bruit de cette alimentation en effectuant un filtrage de type DEC haute fréquence (DEC pour Double Echantillonnage Corrélé ). Un traitement déporté en bout de colonne de type dipolaire ou différentiel permet ici aussi de supprimer une grande B 14363.3 PR partie des contributions en bruit des autres alimentations. L'architecture APS présente l'inconvénient de limiter la quantité de charges maximales qu'il est possible de stocker dans un pixel. En effet, les pixels d'une architecture APS nécessitent de stocker en deux lieux distincts l'intégralité des photocharges détectées. Donc, pour une taille de pixel donnée, un pixel de type APS stocke deux fois moins de charges qu'un pixel de type suiveur commuté. L'architecture APS se limite donc généralement aux applications qui concernent de faibles quantités de charges comme, par exemple, les applications visibles. Pour des applications à quantité de charges plus importantes, il faut alors pouvoir s'autoriser une perte de 6dB sur la charge maximale qu'il est possible de stocker, ce qui est souvent préjudiciable. Une chaîne de traitement APS de type dipolaire est représentée en figure 4. La chaîne de traitement comprend une voie de référence 22 et une voie de signal 23. La voie de référence 22 comprend un ensemble échantillonneur/bloqueur 13a, un suiveur adressé 14a, un multiplexeur 3a et un étage de sortie 5a. La voie de signal 23 comprend un ensemble échantillonneur/bloqueur 13b, un suiveur adressé 14b, un multiplexeur 3b et un étage de sortie 5b. Un signal de référence Vref est appliqué en entrée de la voie de référence et un signal codé par rapport à la tension de référence AVs + Vref est appliqué en entrée de la voie de signal. Le signal Sa issu de la soustraction du signal Sr délivré en sortie de la voie de référence 22 au signal Ss délivré B 14363.3 PR en sortie de la voie de signal 23 est alors débarrassé de la quasi-totalité du bruit des alimentations de la chaîne de traitement. Les bruits sont soustraits du fait de leur corrélation dans les deux voies. La structure obtenue est alors peu sensible aux différents niveaux de bruit des alimentations utilisées. Par contre les bruits des transistors sont sommés quadratiquement. En conséquence, le bruit global des transistors augmente d'un facteur L'invention ne présente pas les inconvénients mentionnés ci-dessus. Exposé de l'invention En effet, l'invention concerne un détecteur de rayonnements comprenant: une matrice de M x N pixels détecteurs, chaque pixel détecteur comprenant un photodétecteur et un circuit de traitement de pixel détecteur pour le traitement des charges délivrées par le photodétecteur, le circuit de traitement comprenant un circuit de stockage de charges et un circuit de remise à zéro alimenté par une tension d'alimentation de remise à zéro, et - des premiers moyens de lecture pour lire le signal délivré par le circuit de traitement de pixel détecteur, caractérisé en ce qu'il comprend: - au moins un pixel aveugle dépourvu de photodétecteur et comprenant un circuit de traitement de pixel aveugle comprenant un circuit identique au circuit de stockage de charges et un B 14363.3 PR circuit identique au circuit de remise à zéro alimenté par la tension d'alimentation, - des seconds moyens de lecture pour lire le signal délivré par le circuit de traitement de pixel aveugle, la lecture du signal délivré par le circuit de traitement de pixel aveugle étant effectuée simultanément à la lecture d'un signal délivré par un circuit de traitement de pixel détecteur, et - un soustracteur pour soustraire le signal délivré par les seconds moyens de lecture du signal délivré par les premiers moyens de lecture. Selon une caractéristique supplémentaire de l'invention, le circuit de traitement de pixel aveugle contient l'ensemble des composants qui constituent un circuit de traitement de pixel détecteur. Selon encore une caractéristique supplémentaire de l'invention: - les premiers moyens de lecture comprennent N cellules de traitement déportées de pixel détecteur ayant chacune une entrée et une sortie, la cellule de traitement déportée de rang j ayant son entrée reliée à un bus colonne de rang j relié aux sorties des différents circuits de traitement des pixels détecteurs de rang j, un multiplexeur colonne ayant N entrées et une sortie, les N entrées du multiplexeur colonne étant reliées respectivement aux N sorties des cellules de traitement déportées et la sortie du multiplexeur colonne étant reliée à une entrée d'un étage de sortie, et B 14363.3 PR les seconds moyens de lecture comprennent une cellule de traitement déportée de pixel aveugle reliée au circuit de traitement de pixel aveugle, la cellule de traitement déportée de pixel aveugle comprenant des circuits identiques à une cellule déportée de pixel détecteur, et un étage de sortie relié à la cellule déportée de pixel aveugle. Selon encore une caractéristique supplémentaire de l'invention, l'étage de sortie des premiers moyens de lecture est identique à l'étage de sortie des seconds moyens de lecture. Selon encore une caractéristique supplémentaire de l'invention, une cellule de traitement déportée de pixel détecteur comprend un échantillonneur/bloqueur et un suiveur adressé. Selon encore une caractéristique supplémentaire de l'invention, le détecteur comprend au moins une ligne de N pixels aveugles dont la lecture est commandée par une commande d'adresse de ligne et en ce que les premiers moyens de lecture et les seconds moyens de lecture constituent une chaîne de traitement dipolaire ou différentielle qui effectue un double échantillonnage corrélé sur les signaux délivrés par une ligne de pixels détecteurs et les signaux délivrés par une ligne de pixels aveugles. Selon encore une caractéristique supplémentaire de l'invention, le détecteur de rayonnements comprend au moins une ligne de N pixels aveugles dont la lecture est commandée par une commande d'adresse de ligne. B 14363.3 PR Selon encore une caractéristique supplémentaire de l'invention: - les premiers moyens de lecture comprennent N premières cellules de traitement déportées, chaque première cellule de traitement déportée ayant une entrée et une sortie, - les seconds moyens de lecture comprennent N secondes cellules de traitement déportées, chaque seconde cellule de traitement déportée ayant une entrée et une sortie, les composants qui constituent une seconde cellule de traitement déportée étant identiques aux composants qui constituent une première cellule de traitement déportée, - un multiplexeur dipolaire ou différentiel comprend N premières entrées et une première sortie et N secondes entrées et une seconde sortie, les N premières entrées étant reliées respectivement aux N sorties des premières cellules de traitement déportées et les N secondes entrées étant reliées aux N sorties des secondes cellules de traitement déportées, la première sortie et la deuxième sortie du multiplexeur dipolaire ou différentiel étant respectivement reliées à un premier étage de sortie et à un deuxième étage de sortie, la sortie du premier étage de sortie étant reliée à une première entrée du soustracteur et la sortie du second étage de sortie étant reliée à une seconde entrée du soustracteur. B 14363.3 PR Selon encore une caractéristique supplémentaire de l'invention, les premières et secondes cellules de traitement déportées comprennent chacune un échantillonneur/bloqueur et un suiveur adressé. Brève description des figures D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel fait en référence aux figures jointes parmi lesquelles: - la figure 1 représente un schéma de principe de dispositif de détection de rayonnement selon l'art antérieur; la figure 2 représente un exemple de suiveur commuté selon l'art antérieur; - la figure 3 représente un exemple de chaîne de traitement déportée selon l'art antérieur; - la figure 4 représente une chaîne de traitement déportée dipolaire selon l'art antérieur; la figure 5 représente un premier exemple de dispositif de détection de rayonnement selon l'invention; - la figure 6 représente un deuxième exemple de dispositif de détection de rayonnement selon l'invention; - la figure 7 représente une vue de détail d'un circuit représenté en figure 6. Sur toutes les figures, les mêmes repères désignent les mêmes éléments. La figure 5 représente un premier exemple B 14363.3 PR de dispositif de détection de rayonnement selon l'invention. Le dispositif de détection comprend une matrice 1 de M x N pixels détecteurs Pij, un décodeur d'adresse de ligne 2 commandé par des commandes d'adresse de ligne adl, N cellules déportées Al, ..., AN, un multiplexeur de colonne 3, un décodeur d'adresse de colonne 4 commandé par des commandes d'adresse de colonne adc, un étage de sortie 5, un pixel aveugle Pa, une cellule déportée de pixel aveugle Aa, un étage de sortie de pixel aveugle 24 et un soustracteur 25. Par pixel aveugle , il faut entendre un pixel qui est insensible aux rayonnements à détecter: pour cela, soit il n'est associé à aucun détecteur Aij, soit il est associé à un détecteur recouvert d'un dépôt de matériau approprié formant écran, par exemple un métal. En conséquence, un pixel aveugle délivre un signal de référence dépourvu de toute contribution due à des charges détectées. Le pixel aveugle Pa se réduit alors à un circuit de traitement en tout ou partie identique à un circuit de traitement de pixel détecteur Pij. Les mêmes tensions de commande OR, Oad et, éventuellement, Ot sont appliquées aux grilles des transistors respectifs 8, 10, 11 et les mêmes tensions de polarisation VR et VDDA sont appliquées aux drains des transistors respectifs 8 et 9. Le dispositif de remise à zéro (RAZ) du pixel aveugle Pa est ainsi piloté par la même phase OR que celle qui pilote les pixels Pij de sorte que le signal échantillonné VR(t) qui provient du pixel aveugle est identique au signal échantillonné qui provient des pixels détecteurs Pij. L'ensemble des B 14363.3 PR commandes appliquées au pixel aveugle Pa sont représentées de manière symbolique par la commande K sur la figure 5. Chaque cellule déportée Al, ..., AN, Aa comprend les mêmes composants que ceux mentionnés en référence à la figure 3. La matrice 1, le décodeur d'adresse de ligne 2, les N cellules déportées Al, ..., AN, le multiplexeur colonne 3, le décodeur d'adresse de colonne 4 et l'étage de sortie 5 sont reliés entre eux comme décrit ci-dessus en référence à la figure 1. La sortie du pixel aveugle Pa est reliée à l'entrée de la cellule déportée Aa dont la sortie est reliée à l'entrée de l'étage de sortie 24. Les signaux délivrés par les pixels Pij (j=1, ..., N) sont transmis aux circuits déportés Al, AN, puis multiplexés vers l'étage de sortie 5. Le signal délivré par le pixel aveugle Pa est quant à lui transmis à la cellule déportée Aa puis transmis vers l'étage de sortie 24. La lecture du pixel aveugle Pa s'effectue simultanément à la lecture des pixels Pij. Ainsi le pixel aveugle Pa est-il lu autant de fois qu'il y a de pixels Pij. Les signaux délivrés par les étages de sortie 5 et 24 sont transmis au soustracteur 25. Le signal Sout délivré par le soustracteur 25 est alors égal au signal délivré par l'étage de sortie 5 auquel le signal délivré par l'étage de sortie 24 (signal de référence) a été retranché. Le soustracteur 25 peut être, par exemple, implanté sur le composant imageur ou sur l'électronique d'acquisition en sortie d'imageur, ou encore réalisé par un logiciel qui, après acquisition des valeurs en sortie des moyens de lecture B 14363.3 PR (24,5), effectue une opération de soustraction. La figure 6 représente un deuxième exemple de mise en oeuvre de dispositif de détection de rayonnement selon l'invention. Selon ce deuxième exemple, le dispositif de détection comprend une ligne de pixels aveugles. Comme cela apparaîtra ultérieurement, l'utilisation d'une ligne de pixels aveugles facilite avantageusement la mise en oeuvre du traitement déporté colonne. Le dispositif de détection comprend alors, une matrice 1 de M x N pixels détecteurs Pij, une ligne L de N pixels aveugles Paj (j=1, N), un décodeur d'adresse de ligne 28 commandé par des commandes d'adresse de ligne adl, N cellules déportées B1, ..., BN, un multiplexeur de colonne 26, un décodeur d'adresse de colonne 4 commandé par des commandes d'adresse de colonne adc, deux circuits de sortie 5, 24 et un soustracteur 25. Outre les M lignes de pixels détecteurs de la matrice 1, le décodeur d'adresse de ligne 28 commande ici la lecture de la ligne L de pixels aveugles. On peut aussi s'affranchir de cette dernière commande puisqu'elle garde une valeur constante pendant la lecture de toute la matrice. Comme cela apparaît sur la figure 7, une cellule déportée Bj comprend, d'une part, un circuit échantillonneur/bloqueur de signal 13 et un suiveur adressé de signal 14 et, d'autre part, un circuit échantillonneur/bloqueur de référence 26 et un suiveur adressé de référence 27. Les pixels Pij de la colonne de rang j sont tous reliés à la ligne de bus colonne BCj qui est elle-même reliée à l'entrée du circuit B 14363.3 PR échantillonneur/bloqueur de signal 13 de la cellule déportée Bj. Le signal délivré par le pixel aveugle Paj (j=1, ..., N) est transmis, par une liaison Cj, au circuit échantillonneur/bloqueur de référence 26 de la cellule déportée Bj. Lors de la lecture du pixel Pij, le pixel aveugle Paj est également lu. Le signal utile issu du pixel Pij et le signal de référence issu du pixel Paj sont alors délivrés, respectivement, au circuit échantillonneur/bloqueur de signal 13 et au circuit échantillonneur de référence 26 de la cellule déportée Bj. Un double échantillonnage corrélé (DEC) est effectué sur le niveau du signal de sortie issu du pixel Pij et sur le niveau du signal de référence issu du pixel aveugle Paj. Cette opération est effectuée à la cadence ligne (# 10 s). Les niveaux de signal et de référence ainsi mémorisés attaquent alors simultanément les deux entrées de chaque voie du multiplexeur colonne 26 à travers les suiveurs adressés respectifs 14 et 27. Les suiveurs adressés sont activés uniquement pendant la fenêtre de multiplexage de la colonne (période pixel # 10 ns à 1 us). L'échantillon de tension présenté sur la sortie de référence de la cellule Bj est l'image de la tension de sortie du pixel à photocharge nulle (VR) et l'échantillon de tension présenté sur la sortie de signal de la cellule Bj est l'image de la tension de sortie du pixel en présence d'un photosignal (VR-A Vsignal). Les échantillons de référence et de signal des différentes colonnes sont ensuite multiplexés par le multiplexeur analogique dipolaire 26 et transmis simultanément vers les étages B 14363.3 PR de sortie respectifs 24 et 5. Les étages de sortie 5, 24 sont, par exemple, constitués d'un amplificateur opérationnel re-bouclé de gain unitaire. Il a une fonction d'adaptation d'impédance. Il fonctionne à la cadence pixel (la période pixel peut par exemple varier de 10 ns à 1 i s) . Les signaux délivrés par les étages de sortie 24 et 5 sont transmis à un soustracteur 25. Le soustracteur 25 soustrait le signal de référence issu de l'étage 24 au signal utile issu de l'étage 5. Le soustracteur 25 peut être réalisé comme décrit précédemment. La lecture simultanée du pixel aveugle Paj et des pixels Pij permet d'avoir une bonne image temporelle de la tension VR, ce qui permet, par soustraction, de réduire significativement la contribution en bruit de cette tension. Sachant que la tension VR est la source principale de bruit (65pVrms/83pVrms simulés au total) les performances de bruit du détecteur sont très sensiblement améliorées. Les résultats de simulation du bruit rms présent en sortie du suiveur, pour un détecteur selon l'invention et pour un détecteur selon l'art antérieur, sont comparés dans le tableau 3 ci-dessous, en tenant compte de l'influence des différentes sources de bruit déjà prises en compte pour l'établissement du tableau 1 (voir ci-dessus) . B 14363.3 PR TABLEAU 3 Comparaison du bruit rms en sortie du suiveur commuté selon l'invention et selon l'art antérieur Sources de bruit Bruit rms Bruit rms (selon (selon l'art l'invention) antérieur) Transistors x 25 pV 25 pV 6, 7, 8, 9, 10, 11 Alimentation VR # 0 70 pV Alimentation VDDA # 0 15 pV Bruit de recharge f x 23 pV 23 pV (KT/C) Alimentation de la # 0 25 pV source de courant Bruit total 50 pV 83 pV Ce tableau de synthèse fait apparaître une amélioration importante des performances en bruit (réduction du bruit d'environ 40 %). Les résultats de simulation du bruit rms présent en sortie de la chaîne de traitement du signal, pour un détecteur selon l'invention et pour un détecteur selon l'art antérieur, sont comparés dans le tableau 4 cidessous, en tenant compte de différents circuits déjà pris en compte pour l'établissement du tableau 2. B 14363.3 PR TABLEAU 4 Comparaison du bruit rms en sortie de la chaîne de traitement selon l'invention et selon l'art antérieur Circuits Bruit rms Bruit rms (selon (selon l'art l'invention) antérieur) Echantillonneur/bloqueur 7 pV 5 pV Suiveur Tampon 27 pV 19 pV Suiveur adressé 24 pV 17 pV Multiplexeur colonne 10 pV 7 pV Etage de sortie 16 pV 11 pV Alimentations intégrées # 0 3,5 pV Alimentation VDDA # 0 34 pV Bruit total 41 pV 45 La synthèse des simulations en bruit rms vue en sortie de l'architecture complète se traduit alors comme suit dans le tableau 5 ci-dessous: TABLEAU 5 Synthèse des simulations en bruit rms Sources de bruit Bruit rms Bruit rms (selon l'art antérieur) (selon l'invention) Bruit total pixel 50 pV 83 pV Bruit total chaîne déportée 41 pV 45 pV et étage de sortie Bruit Total 65 pV 95 pV Les performances en bruit de la matrice de pixels détecteurs selon l'invention sont ainsi très avantageusement similaires aux performances en bruit B 14363.3 PR d'une matrice de pixels détecteurs de type APS de l'art antérieur sans présenter l'inconvénient d'une réduction des charges stockées. Par ailleurs, la matrice de pixels détecteurs selonl'invention tolère l'utilisation d'alimentations beaucoup plus bruyantes et, partant, beaucoup moins onéreuses, que celles utilisées selon l'art antérieur, sans dégradation des performances de bruit. Du fait de la simplicité de mise en oeuvre d'une structure détectrice selon l'invention (cf. figures 5 et 6) par rapport une structure détectrice selon l'art antérieur (cf. figure 1), il est avantageusement possible de passer d'un mode de fonctionnement optimisé en bruit (selon l'invention) à un mode de fonctionnement non optimisé en bruit (selon l'art antérieur), et réciproquement. Une observation du seul niveau de signal délivré par l'étage de sortie 5 ou une comparaison du niveau de signal délivré par l'étage de sortie 5 avec le niveau de signal délivré par l'étage de sortie 24 permet alors de contrôler le passage d'un mode à l'autre. Le détecteur selon l'invention a été décrit en mode dipolaire. Il est clair pour l'homme du métier que l'invention peut également être mise en oeuvre en mode différentiel. Les circuits de lecture déportés en bout de colonne et l'étage de sortie peuvent alors être, en tout ou partie, réalisés en mode différentiel. Par exemple, les deux amplificateurs 5, 24 peuvent avantageusement être remplacés par un seul amplificateur différentiel dont les deux entrées reçoivent les deux sorties du multiplexeur 26. Les deux B 14363.3 PR sorties de l'amplificateur différentiel sont lues en mode différentiel par le soustracteur. De même, les suiveurs 14 et 27 peuvent être réalisés sous la forme d'un seul suiveur différentiel à deux entrées et deux sorties. Il en va de même pour tous les éléments des circuits de lecture. L'avantage d'une sortie différentielle du composant est de délivrer un signal compris entre +VDD et -VDD, où VDD est une tension d'alimentation, là où une sortie en mode dipolaire délivre deux signaux compris entre la tension d'alimentation VDD et la masse du circuit, dégradant ainsi les performances de bruit. B 14363.3 PR REVENDICATIONS 1. Détecteur de rayonnements comprenant: une matrice de M x N pixels détecteurs (Pij), chaque pixel détecteur (Pij) comprenant un photodétecteur (Aij) et un circuit de traitement de pixel détecteur (Cij) pour le traitement des charges délivrées par le photodétecteur (Aij), le circuit de traitement (Cij) comprenant un circuit de stockage (7) de charges et un circuit de remise à zéro (8) alimenté par une tension d'alimentation de remise à zéro (VR), et - des premiers moyens de lecture (Aj, 3, 5) pour lire le signal délivré par le circuit de traitement de pixel détecteur (Cij), caractérisé en ce qu'il comprend: - au moins un pixel aveugle (Pa) insensible aux rayonnements à détecter et comprenant un circuit de traitement de pixel aveugle comprenant un circuit identique au circuit de stockage de charges et un circuit identique au circuit de remise à zéro alimenté par la tension d'alimentation (VR), des seconds moyens de lecture (Aa, 24) pour lire le signal délivré par le circuit de traitement de pixel aveugle (Pa), la lecture du signal délivré par le circuit de traitement de pixel aveugle (Pa) étant effectuée simultanément à la lecture d'un signal délivré par un circuit de traitement de pixel détecteur (Pij), et B 14363.3 PR un soustracteur (25) pour soustraire le signal délivré par les seconds moyens de lecture du signal délivré par les premiers moyens de lecture. 2. Détecteur de rayonnements selon la revendication 1, caractérisé en ce que le circuit de traitement de pixel aveugle contient l'ensemble des composants qui constituent un circuit de traitement de pixel détecteur. 3. Détecteur de rayonnements selon la revendication 1 ou 2, caractérisé en ce que: - les premiers moyens de lecture (Aj, 3, 5) comprennent N cellules de traitement déportées de pixel détecteur (Aj) ayant chacune une entrée et une sortie, la cellule de traitement déportée de rang j ayant son entrée reliée à un bus colonne de rang j (BCj) relié aux sorties des différents circuits de traitement (Cij) des pixels détecteurs de rang j, un multiplexeur colonne (3) ayant N entrées et une sortie, les N entrées du multiplexeur colonne (3) étant reliées respectivement aux N sorties des cellules de traitement déportées et la sortie du multiplexeur colonne (3) étant reliée à une entrée d'un étage de sortie (5), et les seconds moyens de lecture (Aa, 24) comprennent une cellule de traitement déportée de pixel aveugle (Aa) reliée au circuit de traitement de pixel aveugle, la cellule de traitement déportée de pixel aveugle comprenant des circuits identiques à une cellule déportée de B 14363.3 PR 10 pixel détecteur, et un étage de sortie (24) relié à la cellule déportée de pixel aveugle. 4. Détecteur de rayonnements selon la revendication 3, caractérisé en ce que l'étage de sortie (5) des premiers moyens de lecture (Aj, 3,5) est identique à l'étage de sortie (24) des seconds moyens de lecture (Aa, 24). 5. Détecteur de rayonnements selon la revendication 3 ou 4, caractérisé en ce qu'une cellule de traitement déportée de pixel détecteur (Aj) comprend un échantillonneur/bloqueur (13) et un suiveur adressé (14). 6. Détecteur de rayonnements selon la revendication 1 ou 2, caractérisé en ce qu'il comprend au moins une ligne (L) de N pixels aveugles (Paj) et en ce que les premiers moyens de lecture et les seconds moyens de lecture constituent une chaîne de traitement en tout ou partie dipolaire ou différentielle qui effectue un double échantillonnage corrélé sur les signaux délivrés par une ligne de pixels détecteurs (Pij) et les signaux délivrés par une ligne (L) de pixels aveugles (Paj). 7. Détecteur de rayonnements selon la revendication 6, caractérisé en ce qu'il comprend au moins une ligne (L) de N pixels aveugles (Paj) dont la lecture est commandée par une commande d'adresse de ligne. 8. Détecteur de rayonnements selon la revendication 6 ou 7, caractérisé en ce que: - les premiers moyens de lecture comprennent N premières cellules de traitement déportées (Bj), B 14363.3 PR chaque première cellule de traitement déportée ayant une entrée et une sortie, - les seconds moyens de lecture comprennent N secondes cellules de traitement déportées (Bj), chaque seconde cellule de traitement déportée ayant une entrée et une sortie, les composants qui constituent une seconde cellule de traitement déportée étant identiques aux composants qui constituent une première cellule de traitement déportée, un multiplexeur dipolaire ou différentiel (26) comprend N premières entrées et une première sortie et N secondes entrées et une seconde sortie, les N premières entrées étant reliées respectivement aux N sorties des premières cellules de traitement déportées et les N secondes entrées étant reliées aux N sorties des secondes cellules de traitement déportées, la première sortie et la deuxième sortie du multiplexeur dipolaire ou différentiel (26) étant respectivement reliées à un premier étage de sortie (5) et à un deuxième étage de sortie (24), la sortie du premier étage de sortie étant reliée à une première entrée du soustracteur (25) et la sortie du second étage de sortie étant reliée à une seconde entrée du soustracteur. 9. Détecteur de rayonnements selon la revendication 8, caractérisé en ce que les premières et secondes cellules de traitement déportées comprennent chacune un échantillonneur/bloqueur (13, 26) et un suiveur adressé (14, 27). B 14363.3 PR