FR 2868630 A1 20051007 FR 0409975 A 20040921 2868630 1 DETECTEUR DE TENSION DE SEUIL DIFFERENTIEL La présente invention concerne le domaine de la détection de niveau de tension différentielle. Plus spécifiquement, la présente invention concerne la détection de signaux différentiels à haute vitesse, basée sur la détection de leur chevauchement avec un niveau de seuil de référence. Des signaux différentiels sont utilisés pour des communications économiques, à grande vitesse, à faible puissance et immunes au bruit. Des paires de signaux différentiels ont des composantes de tension complémentaires avec transition de potentiel dans des directions opposées. Cette transition complémentaire permet une communication avec des signaux à de plus basses tensions crête-à-crête car les récepteurs peuvent avoir des seuils d'entrée commandés de manière plus optimale que des détecteurs simples. Les oscillations de tension plus faibles signifient des exigences de puissance inférieures. La détection de seuil différentiel implique généralement un circuit détecteur recevant, comme entrée, une composante de signal d'entrée différentiel et produisant une quantité de courant ou de tension en réponse à des variations de ce signal d'entrée. Le détecteur duplique la génération d'une réponse électrique pour la composante opposée (complémentaire) du signal d'entrée et combine les deux composantes dans un réseau d'interconnexion pour fournir un moyen de détection complet. Le détecteur peut tirer avantage des deux quantités de tension ou de courant, en fonctionnant de manière complémentaire, pour élever la sensibilité et 2868630 2 nécessiter moins d'amplitude crête-à-crête sur les entrées pour la détection. De plus, la plupart des circuits de détection différentielle ne répondent pas de manière significative à des variations identiques des paires d'entrée qui peuvent être provoquées par des influences de bruit, processus ou température. De manière idéale, quand les deux signaux ont une composante positive ou négative similaire, le détecteur différentiel suit les composantes similaires de manière identique et n'ajoute pas une réponse due aux composantes similaires sur le signal de différence de sortie. Cet effet est connu comme une capacité de réjection en mode commun. Dans d'autres techniques de détection différentielle, des miroirs de courant polarisent des paires de transistors à canal long en saturation pour fournir des courants à traiter. Des composantes de signal différentiel appliquées à des transistors complémentaires fournissent un pilotage de courant de ces quantités. Dans la limite, lorsque les composantes de tension d'entrée se placent en opposition, un côté met en réserve tout le courant et l'autre branche est ouverte et non conductrice. De cette manière, une unique transition de courant est détectée. Grâce à la symétrie du circuit, des transitions de signal complémentaires sont détectées. Un gain d'amplificateur maximum est obtenu quand les deux dispositifs sont en saturation pendant le plus possible de la transition du signal d'entrée. Ceci maximise la consommation d'énergie. Une technique plus désirable accomplirait un résultat de détection similaire avec moins d'énergie. Des tentatives pour améliorer les détecteurs de signal différentiels peuvent être trouvées. Par exemple, 2868630 3 le brevet US n 5 939 904 de Fetterman et al. décrit un dispositif de régulation pour commander des tensions en mode commun dans un tampon différentiel. Une tension de sortie en mode commun est commandée à une valeur sélectionnée en appliquant deux courants, de polarités opposées, à une sortie du tampon différentiel. Une tension de sortie résultante est détectée et un deuxième courant ajusté pour donner une tension de sortie désirée en mode commun. Le brevet US n 6 175 226 de Clerici et al. décrit un amplificateur totalement différentiel avec un miroir de courant fournissant une régulation pour une tension de sortie de l'amplificateur. La tension de sortie de l'amplificateur différentiel reste fixée à une valeur d'une tension de référence appliquée à la branche de régulation du miroir de courant. La publication de demande de brevet US n 2002/0070767 de Therisod décrit un circuit détecteur à haute fréquence, qui comprend un amplificateur différentiel avec un réseau de polarisation aux bornes des entrées différentielles. Un point central de réseau de polarisation est connecté à un transistor de sortie. Le transistor de sortie régule quand l'amplificateur différentiel passe à l'état passant, sur la base du signal de tension différentielle d'entrée. Toutefois, ces références souffrent de désavantages dans au moins un des domaines suivants: permettre l'application d'un courant de référence pour générer un décalage de tension d'une structure de signalisation différentielle permettant de déterminer avec précision des niveaux de détection étalonnés; créer des ensembles de signaux appariés de niveau haut et de niveau bas, étalonnés réciproquement à partir d'une unique source, adaptés pour l'application directe à un détecteur de chevauchement de tension avec un nombre limité de dispositifs pour limiter la circuiterie; et permettre la génération de paires de tensions décalée et non décalée avec précision dans des environnements à alimentation de tension limitée et largeur de bande limitée, rencontrées dans des technologies actuelles de puces à circuits intégrés. En référence à la figure 1, un dispositif de décalage de niveau de tension de tête 100 de l'art antérieur est représenté. Une composante positive d'une paire de tensions différentielles est entrée sur une première entrée différentielle 110 (VP). La première entrée différentielle 110 se connecte à deux amplificateurs opérationnels. Un premier amplificateur opérationnel 120a fournit un déphasage du signal d'entrée sur la borne basse différentielle positive 130 (VPL) . Un deuxième amplificateur opérationnel 120b est connecté à une première source de tension de décalage 140. Le deuxième amplificateur opérationnel 120b produit une sortie sur une borne haute - différentielle positive 135 (VPH) qui est décalée de la grandeur de la première source de tension de décalage 140 et qui est en phase avec la sortie sur la borne basse - différentielle positive 130. En se référant ultérieurement à la figure 1, une composante négative d'une paire de tensions différentielles complémentaires est connectée à une entrée différentielle négative 150 (VM). Au niveau de l'entrée différentielle négative 150 est connectée une circuiterie qui est symétrique à celle décrite, ci-dessus, dans le traitement de la composante positive. Le traitement de la composante négative se produit de 2868630 5 manière similaire, mais déphasée de 180 par rapport à la description de la composante positive. Des tensions différentielles complémentaires sont produites sur une borne basse - différentielle négative 170 (VML) et une borne haute - différentielle négative 175 (VMH) É En référence à la figure 2, une paire de tensions différentielles complémentaires est composée d'une composante positive 210 et d'une composante opposée ou négative 250. Les deux composantes peuvent varier de potentiel dans une plage de tension différentielle crêteà-crête 239 (Vp_p). La valeur crête-à-crête d'une tension différentielle 239 est comprise entre un maximum d'un niveau maximum de tension différentielle 240 (VH) et un minimum de niveau minimum de tension différentielle 245 (VL). La composante positive 210 d'une paire de tensions différentielles complémentaires est appliquée, par exemple, à l'entrée différentielle positive 110 du dispositif de décalage de niveau de tension de tête 100 et la composante négative 250 d'une paire de tensions différentielles complémentaires est appliquée à l'entrée différentielle négative 150 comme décrit en détail ci-dessus. Toutefois, des amplificateurs opérationnels indépendants, comme les quatre nécessaires sur la figure 1, signifient que des facteurs de décalage individuels et indépendants peuvent être introduits et qu'un nombre significatif de dispositifs sont nécessaires pour mettre en uvre les quatre circuits. Cette approche nécessite une surface accrue sur le circuit intégré et une puissance qui sont coûteuses à mettre en oeuvre. De plus, de si nombreux dispositifs indépendants sont difficiles à manier pour maintenir des tolérances de suivi précises dans les tensions de sortie. Par conséquent, ce qui est nécessaire est: une conception fournissant un moyen de régulation de la tension de décalage du dispositif de décalage de tension de tête avec un suivi précis parmi les tensions produites; éviter de multiples composantes indépendantes de décalage de tension; et une mise en oeuvre d'un détecteur de tension avec moins de dispositifs. Il est de plus souhaitable de produire un design d'un dispositif de décalage de tête qui ne nécessite pas un réseau de dispositifs actifs avec leurs exigences résultantes de seuil de tension. De tels dispositifs actifs ne sont pas en mesure de cadrer avec une tension d'alimentation toujours en diminution. La présente invention concerne un dispositif pour détecter une paire de tensions différentielles à une tension de seuil configurable. Ceci est réalisé avec une paire de tensions différentielles comme entrée sur un dispositif de décalage de tension de tête, qui est couplé à son tour à un détecteur de tension de chevauchement qui produit un signal de sortie indiquant un signal détecté. Le dispositif de décalage de tension de tête reçoit la paire de tensions différentielles comme entrée et fournit une version décalée et une version non décalée sensiblement égale qui est en phase avec la version décalée. Cette structuration de paires de tensions est adaptée pour une application à un détecteur de chevauchement de fond, où une sortie signifie un signal détecté à un seuil de tension configuré. Une valeur de courant, à l'intérieur d'un circuit miroir de courant, génère une sortie de référence de tension correspondante. Un générateur de courant suivant la tension, connecté avec la tension de référence, produit une valeur de courant de sortie configurée par la valeur de courant dans le circuit miroir de courant. La sortie du générateur de courant est appliquée à un circuit de décalage de tension. A l'intérieur du dispositif de décalage de tension de tête, il existe un circuit de décalage de tension pour chaque composante d'une paire de tensions différentielles d'entrée. La sortie de référence de tension est connectée à chaque circuit de décalage de tension générant un courant calibré sensiblement égal dans chaque circuit de décalage de tension. Le circuit de décalage de tension produit à la fois la version décalée et la version non décalée de la paire de tensions différentielles d'entrée. La version non décalée est produite en phase avec la version décalée pour des raisons de comparaison. La version décalée et la version non décalée sont appliquées au détecteur de tension de chevauchement, décrit ci- après. Une valeur de courant à l'intérieur du circuit de décalage est sélectionnée pour créer une valeur de décalage de tension sur les bornes de sortie calibrées pour être inférieure à une valeur crête-à-crête désirée d'une tension d'entrée différentielle à détecter. Les deux ensembles de tensions différentielles sont calibrés à cause des courants sensiblement égaux circulant dans chaque circuit de décalage de tension. Quatre composantes de tension différentielle sont produites. Ces quatre composantes de tension différentielle sont alimentées sur les bornes d'entrée d'un détecteur de chevauchement différentiel. Un réseau de dispositifs attaqués par les composantes de tension différentielle fournit des entrées de tensions différentielles intermédiaires à un amplificateur différentiel. Un signal de sortie provenant de l'amplificateur différentiel indique la détection d'un signal différentiel au seuil configuré. A cet effet, l'invention concerne dans son acception la plus générale un circuit de décalage de niveau de tension différentielle, comprenant: un moyen de réception de tension d'entrée différentielle pour le couplage à une paire de tensions différentielles complémentaires; une paire de moyens de décalage de niveau de tension, chaque paire de moyens de décalage de niveau de tension étant en mesure de produire à la fois une version décalée de ladite tension d'entrée différentielle et une version sensiblement égale à et en phase avec ladite tension d'entrée différentielle; une paire de moyens de régulation de courant étant configurés pour fournir un courant régulé proportionnellement à une tension régulée reçue; et un moyen de régulation de tension pour configurer ladite tension régulée. De préférence, lesdits moyens de réception de tension d'entrée différentielle comprennent une paire de bornes d'entrée, chacune desdites bornes d'entrée étant configurée pour recevoir une composante simple d'une paire de tensions différentielles complémentaires. Avantageusement, lesdites bornes d'entrée comprennent chacune un moyen de commutation, dans lequel ledit moyen de commutation est un dispositif de commutation. Avantageusement, ledit moyen de régulation de tension est un miroir de courant configuré comme un moyen de génération de tension (355) couplé en série avec un dispositif de courant de référence (360), ledit dispositif de courant de référence est configuré pour produire un courant qui traverse ledit moyen de génération de tension produisant ladite tension régulée, moyennant quoi une grandeur de ladite tension régulée produite est proportionnelle à une grandeur dudit courant traversant ledit moyen de génération de tension. Avantageusement, ledit moyen de génération de tension (355) est un transistor à effet de champ semi- conducteur MOS de type P configuré comme un dispositif de charge en mode de saturation avec une grille couplée à une sortie. Avantageusement, un décalage de potentiel de ladite version décalée de ladite tension d'entrée différentielle est d'une quantité proportionnelle au dit courant régulé traversant ledit moyen de décalage de niveau de tension à partir du moyen de régulation de courant. Avantageusement, ledit décalage de potentiel est inférieur à une grandeur de ladite tension d'entrée différentielle à détecter d'entre environ 15 mV et 15 mV plus n'importe quelle tension de décalage dudit moyen de décalage de niveau de tension. Avantageusement, ledit moyen de décalage de niveau de tension est configuré en outre comme un couplage en 30 parallèle d'un moyen électriquement résistif et d'un moyen de stockage de charge électrique. Avantageusement, ledit moyen de régulation de courant est un dispositif de génération de courant suivant la tension, configuré pour recevoir ladite tension régulée pour configurer une sortie de courant régulé. Avantageusement, ledit dispositif de génération de courant est un transistor à effet de champ semi-conducteur MOS de type P. L'invention concerne également, un circuit de décalage de niveau de tension différentielle, comprenant: une entrée de tension différentielle ayant une paire de bornes d'entrée configurées pour recevoir une paire de tensions d'entrée complémentaires, lesdites bornes d'entrée étant configurées en outre pour recevoir chacune une composante individuelle d'une paire de tensions différentielles; une paire de circuits de décalage de tension couplés auxdites entrées de tensions différentielles, chacun desdits circuits de décalage de tension étant configuré pour recevoir une entrée de courant régulé et produire à la fois une version décalée de sortie de ladite composante individuelle de ladite paire de tensions différentielles et une sortie correspondante sensiblement égale à ladite composante individuelle de ladite paire de tensions différentielles et en phase avec ladite version décalée; une paire de dispositifs de régulation de courant, chacun desdits dispositifs de régulation de courant étant configuré pour recevoir une tension d'entrée régulée et fournir une sortie de courant régulé au dit circuit de décalage de tension; et un circuit miroir de courant pour fournir ladite tension d'entrée régulée à chacun desdits dispositifs de 5 régulation de courant. De préférence, ledit circuit miroir de courant comprend un dispositif de génération de tension couplé avec un dispositif de référence de courant, ledit dispositif de génération de tension comprend une entrée couplée à un bus de niveau haut et une sortie couplée à une borne de référence de tension et ladite référence de courant comprend une entrée couplée à ladite borne de référence de tension et une sortie couplée à un bus de niveau bas. Avantageusement, ledit dispositif de génération de tension est un transistor à effet de champ semi-conducteur MOS de type P configuré comme un dispositif de charge en mode de saturation avec une grille couplée à une sortie dudit dispositif de génération de tension. Avantageusement, ledit circuit miroir de courant est configuré en outre par ladite référence de courant pour faire passer une grandeur de courant à travers ledit dispositif de génération de tension suffisante pour générer une tension de référence sur ladite borne de référence de tension. De préférence, chacune desdites entrées de tension différentielle est un dispositif de commutation ayant une première entrée de commande couplée à ladite composante individuelle de ladite tension différentielle complémentaire, une sortie couplée à un bus de niveau bas et une deuxième entrée couplée à une sortie de tension de 2868630 12 gain unitaire dudit circuit de décalage de niveau de tension différentielle. Avantageusement, chacun desdits dispositifs de commutation est un transistor à effet de champ semi-5 conducteur MOS de type P. Avantageusement, chacun desdits circuits de décalage de tension est un dispositif électriquement résistif couplé dans une combinaison parallèle avec un dispositif de stockage de charge électrique, ladite combinaison parallèle étant couplée en outre entre une sortie de tension décalée et une sortie de tension de gain unitaire. Avantageusement, chacun desdits dispositifs de régulation de courant est couplé entre une sortie de tension décalée et un bus de niveau haut, chacun desdits dispositifs de régulation de courant comprend en outre une entrée de commande de tension couplée à une borne de référence de tension. De préférence, ledit dispositif de régulation de 20 courant est un transistor à effet de champ semi-conducteur MOS de type P. Avantageusement, tension de référence sur ladite borne de référence de tension produit un courant à travers ledit dispositif de régulation de courant, dans lequel ledit courant est configuré pour créer un décalage de tension inférieure à une grandeur d'un seuil de tension différentielle d'entrée à détecter. Avantageusement, ledit courant traversant ledit dispositif de décalage de tension est configuré en outre pour produire un décalage de tension inférieur ladite tension d'entrée différentielle à détecter, d'entre environ 15 mV et 15 mV plus n'importe quelle tension de décalage dudit circuit de décalage de niveau de tension. L'invention concerne également un détecteur de chevauchement de tension différentielle, comprenant: une paire de moyens de réception de tension d'entrée différentielle, chaque paire de moyens de réception configurée pour recevoir une paire de composantes de tension différentielle; une paire de générateurs de courant électrique, chaque paire de générateurs configurée pour générer une composante de tension différentielle interne; une paire de moyens de pilotage de courant, chaque paire de moyens de pilotage étant en mesure de produire ladite composante de tension différentielle interne complémentaire à l'autre; un moyen d'amplification différentielle pour la génération d'un signal de détection de sortie à partir de chacune desdites composantes de tension différentielle internes de ladite paire de moyens de pilotage de courant; et une paire de moyens de stockage de charge électrique, chaque moyen de stockage capable d'une retenue d'un potentiel électrique intégré sur une entrée dudit amplificateur différentiel. De préférence, ledit moyen de réception de tension d'entrée différentielle comprend une paire de bornes d'entrée, chacune desdites bornes d'entrée étant configurée pour recevoir une composante individuelle d'une composante complémentaire soit décalée soit non- décalée d'une paire de tensions différentielles d'entrée. Avantageusement, lesdites bornes d'entrée comprennent chacune un moyen de commutation, dans lequel ledit moyen de commutation est un transistor à effet de champ semi-conducteur MOS de type P. Avantageusement, ledit moyen de pilotage de courant comprend en outre un moyen de commutation et un moyen de charge résistif, ledit moyen de commutation étant couplé en parallèle avec ledit moyen de charge résistif. Avantageusement, ledit moyen de commutation est configuré pour shunter un flux de courant à travers ledit moyen de charge résistif en couplant une sortie dudit moyen de charge résistif à une référence d'énergie négative. Avantageusement, ledit moyen de commutation est configuré en outre pour recevoir une entrée de commande provenant d'une sortie d'un cas complémentaire d'un desdits moyens de réception de tension d'entrée différentielle. Avantageusement, ledit moyen de commutation est un 20 transistor à effet de champ semi-conducteur MOS de type N. Avantageusement, ledit moyen de charge résistif est un transistor à effet de champ semi-conducteur MOS de type N configuré comme un dispositif de charge en mode de saturation avec une grille couplée à une sortie de drain. Avantageusement, ledit moyen d'amplification différentielle est un amplificateur différentiel. Avantageusement, ledit moyen de stockage de charge électrique est un condensateur. L'invention concerne également un détecteur de chevauchement de tension différentielle, comprenant: une paire d'entrées de tension différentielle, chaque paire d'entrées ayant une paire de bornes d'entrée configurées pour recevoir une composante d'une tension d'entrée complémentaire, ladite composante d'une tension d'entrée complémentaire étant configurée en outre pour être une composante décalée ou non décalée d'une paire de tensions différentielles; une paire de réseaux de pilotage de courant, chaque paire de réseaux de pilotage de courant configurée pour recevoir une desdites entrées de tension différentielle et produire une d'une paire de tensions différentielles internes; une paire de sources de courant électrique, chaque source de courant électrique étant configurée pour le couplage entre une alimentation de tension positive et une entrée d'un desdits réseaux de pilotage de courant, ladite source de courant électrique étant configurée en outre pour alimenter un courant suffisant pour soutenir une tension différentielle interne sur un noeud d'une desdites tensions différentielles internes; un amplificateur différentiel configuré pour transmettre en sortie un signal de détection dérivé d'une paire desdites tensions différentielles internes; et une paire de dispositifs de stockage de charge électrique, chaque dispositif de stockage étant configuré pour retenir une charge suffisante pour produire une tension de soutien sur un desdits noeuds de tension différentielle interne. De préférence, ladite paire de bornes d'entrée d'une desdites entrées de tension différentielle comprennent chacune un dispositif de commutation, dans lequel ledit dispositif de commutation ayant une première entrée de commande couplée à ladite composante individuelle de ladite tension différentielle complémentaire, une sortie couplée à une entrée d'un desdits réseaux de pilotage de courant et une deuxième entrée couplée à une desdites sources de courant électrique. Avantageusement, ledit moyen de commutation est un transistor à effet de champ semi-conducteur MOS de type P. Avantageusement, ledit réseau de pilotage de courant comprend en outre un dispositif de commutation et un dispositif de charge résistif, ledit dispositif de commutation est couplé en parallèle avec ledit dispositif de charge résistif. De préférence, ledit dispositif de commutation est configuré pour shunter un flux de courant à travers ledit dispositif de charge résistif en couplant une sortie dudit dispositif de charge résistif à une référence d'énergie négative. Avantageusement, ledit dispositif de commutation est configuré en outre pour recevoir une entrée de commande provenant d'une sortie d'un cas complémentaire desdites bornes d'entrée d'une desdites entrées de tension différentielle. Avantageusement, ledit moyen de commutation est un transistor à effet de champ semi-conducteur MOS de type N. Avantageusement, ledit dispositif de charge résistif est un transistor à effet de champ semi-conducteur MOS de type N configuré comme un dispositif de charge en mode de saturation avec une grille couplée à une sortie de drain. Avantageusement, ledit moyen de stockage de charge électrique est un condensateur. L'invention concerne également un procédé de 5 détection de tensions différentielles, comprenant: la sélection d'une grandeur d'un seuil de détection de tension inférieure à une tension crête-à-crête d'une paire de tensions différentielles d'entrée; le décalage d'un potentiel de ladite paire de tensions différentielles d'entrée avec ladite grandeur dudit seuil de détection de tension pour produire une version décalée de ladite paire de tensions différentielles d'entrée; la détection d'un chevauchement de chaque phase de ladite version non décalée avec chaque phase de ladite version décalée de ladite paire de tensions différentielles d'entrée; et la production d'un signal de sortie indiquant si ladite paire de tensions différentielles d'entrée est détectée à ou au-dessus de ladite grandeur sélectionnée dudit seuil de détection de tension. De préférence, ladite grandeur dudit seuil de détection de tension est sélectionnée égale à ladite tension crête-à-crête de ladite paire de tensions différentielles d'entrée moins une grandeur crête-à-crête d'une composante de bruit de ladite paire de tensions d'entrée. Avantageusement, ladite grandeur dudit seuil de détection de tension est inférieure à une tension crête- à-crête d'un signal de bus série universel d'au moins environ 15 millivolts et jusqu'à environ 15 millivolts plus n'importe quels décalages dans ledit processus de décalage. Avantageusement, ladite version non décalée est en phase avec ladite version décalée. L'invention concerne également un procédé de création d'une paire de tensions différentielles décalée d'une grandeur de potentiel de décalage, comprenant: la sélection de ladite grandeur d'un potentiel de décalage; la sélection d'une grandeur d'une référence de courant électrique pour polariser électriquement des composantes internes d'un dispositif de décalage de tensions différentielles pour produire un décalage de potentiel de n'importe quels signaux d'entrée; le décalage d'une paire de tensions différentielles d'entrée avec une grandeur de tension égale au dit potentiel de décalage déterminé par ladite référence de courant sélectionnée pour produire une version décalée de ladite paire de tensions d'entrée; et la production de ladite version décalée et d'une version nondécalée de ladite paire de tensions d'entrée comme des sorties. De préférence, la grandeur de potentiel de décalage est inférieure à une grandeur crête-à-crête de ladite paire de tensions différentielles d'entrée. Ces caractéristiques, aspects et avantages ainsi que 30 d'autres de la présente invention seront mieux compris en référence à la description ciaprès et aux revendications jointes. La figure 1 représente un circuit de l'art antérieur pour produire une version décalée de tension et une version sensiblement égale et en phase, à partir d'une paire de tensions différentielles complémentaires d'entrée. La figure 2 représente des formes d'onde de tension d'entrée correspondant au circuit de l'art antérieur de la figure 1. La figure 3 représente un dispositif de décalage de 10 tension différentielle de tête à haute vitesse de la présente invention. La figure 4 représente des formes d'onde de tension du dispositif de décalage de tension différentielle de tête à haute vitesse de la figure 3. La figure 5 représente un détecteur de chevauchement de tension de la présente invention. La figure 6 représente des formes d'onde de tension et de courant du détecteur de chevauchement de tension de la figure 5. La figure 7 représente un exemple d'organigramme de processus pour la détection de tensions différentielles. La figure 8 représente un exemple d'organigramme de processus pour le décalage de paires de tensions différentielles. En référence à la figure 3, un exemple de mode de réalisation d'un dispositif de décalage de niveau de tête 300 comprend un couplage en série d'un transistor PMOS de génération de tension 355 et une référence de courant 360 entre un bus d'alimentation positif 305 et un bus d'alimentation négatif 320. Le transistor PMOS de génération de tension 355 et une référence de courant 360 forment un miroir de courant produisant une tension de référence sur une borne de référence de tension 359. Une composante de signal positive d'une paire de tensions différentielles complémentaires est connectée à une entrée différentielle positive 310 (VP) d'un premier transistor PMOS d'entrée différentielle 312. Le premier transistor PMOS d'entrée différentielle est couplé avec une borne de source d'une borne basse - différentielle positive 330 (VPL) et une borne de drain au bus d'alimentation négatif 320. Un premier circuit de décalage de tension 315 est couplé entre la borne basse - différentielle positive 330 et une borne haute - différentielle positive 335 (VPH) . Le premier circuit de décalage de tension 315 comprend une connexion parallèle d'une première résistance de décalage de tension 314 et d'un premier condensateur de décalage de tension 316. Un premier transistor PMOS de régulation de courant 318 est couplé entre la borne haute - différentielle positive 335 et le bus d'alimentation positif 305. La borne de référence de tension 359 est couplée à une première entrée de commande de tension 319 alimentant la tension de référence et produisant un courant régulé pour le premier circuit de décalage de tension 315. Un signal de niveau bas appliqué à l'entrée différentielle positive 310 provoque un niveau bas sur la borne basse - différentielle positive 330 en permettant au courant régulé de traverser pour produire une tension basse - différentielle positive 430 (figure 4) sur la borne basse différentielle positive 330 et une tension haute - différentielle positive 435 sur la borne haute - différentielle positive 335. La grandeur de la tension haute - différentielle positive 435 produite sur la borne haute différentielle positive 335 est proportionnelle à une valeur du courant régulé produit par le premier transistor PMOS de régulation de courant 318, traversant le premier circuit de décalage de tension 315. La valeur du courant produit par le premier transistor PMOS de régulation de courant 318 est en outre configurée pour produire un décalage de la tension haute - différentielle positive 435 qui est inférieur à une composante de tension crête-à-crête d'une paire de tensions différentielles d'entrée à détecter. Le signal de sortie sur la borne basse différentielle positive 330 est comparable à l'entrée de signal sur l'entrée différentielle positive 310 en grandeur, durée, largeur d'impulsion, vitesse de balayage d'entrée et de sortie, temps de montée et de descente, de manière à être sensiblement égal au signal sur l'entrée différentielle positive 310 et, de plus, a un déphasage ou retard égal à celui de la borne haute - différentielle positive 335. Ce déphasage permet la production d'une version retardée, sur la borne basse - différentielle positive 330, de l'entrée de signal sur la borne différentielle positive 310 et d'une version décalée, sur la borne haute - différentielle positive 335, de l'entrée de signal sur la borne différentielle positive 310 qui sont en phase. Une composante de signal négative d'une paire de tensions différentielles complémentaires est connectée à une entrée différentielle négative 350. L'entrée différentielle négative 350 est connectée à une circuiterie qui est symétrique à la circuiterie décrite ci-dessus pour l'entrée différentielle positive 310. La composante de signal négative produit des résultats similaires à la composante de signal positive, mais déphasés de 180 . Par exemple, une tension haute - différentielle négative 475 est produite sur une borne haute - différentielle négative 375 et une tension basse - différentielle négative 470 est produite sur une borne basse différentielle négative 370. Un exemple de mode de réalisation spécifique de la présente invention avec un bus série universel USB, par exemple, peut avoir les résistances de décalage de tension sélectionnées de manière appropriée pour décaler la grandeur de la paire de tensions d'entrée pour produire un chevauchement entre environ 15 mV et 15 mV plus une quelconque tension offset du dispositif de décalage de niveau de tête 300. Une valeur de capacité connectée en parallèle avec les résistances de décalage de tension serait choisie pour avoir une corrélation de constante de temps RC avec la période de temps maximum détectée à l'entrée. La période de temps se produit à une fréquence d'entrée minimale. En référence à la figure 5, un exemple de mode de réalisation d'un détecteur de chevauchement 500 comprend un bus d'alimentation positif 510 couplé à une borne d'entrée d'une première source de courant 525a et d'une deuxième source de courant 525b. Chacune des sources de courant 525a, 525b a une borne de sortie couplée à une entrée de source d'une paire de transistors PMOS 540, 542 et 544, 546. Un premier transistor PMOS de tirage vers le haut 540 est couplé au niveau d'une entrée de grille à la borne basse - différentielle positive 330 (figure 3) du dispositif de décalage de niveau de tension de tête 300 pour recevoir une tension basse - différentielle positive 430 (figure 4). Un deuxième transistor PMOS de tirage vers le haut 542 est couplé au niveau d'une entrée de grille à la borne haute - différentielle négative 375 du dispositif de décalage de niveau de tension de tête 300 pour recevoir une tension haute différentielle négative 475. Un troisième transistor PMOS de tirage vers le haut 544 est couplé au niveau d'une entrée de grille à la borne basse différentielle négative 370 du dispositif de décalage de niveau de tension de tête 300 pour recevoir une tension basse - différentielle négative 470. Un quatrième transistor PMOS de tirage vers le haut 546 est couplé au niveau d'une entrée de grille à la borne haute - différentielle positive 335 du dispositif de décalage de niveau de tension de tête 300 pour recevoir une tension haute - différentielle positive 435. Une sortie de drain du premier dispositif PMOS de tirage vers le haut 540 et du troisième dispositif PMOS de tirage vers le haut 544 sont couplées à une borne d'entrée négative 552 d'un amplificateur différentiel 550. La sortie de drain du deuxième dispositif PMOS de tirage vers le haut 542 et du quatrième dispositif PMOS de tirage vers le haut 546 sont couplées à une borne d'entrée positive 554 de l'amplificateur différentiel 550. Deux condensateurs sont couplés à l'amplificateur différentiel 550. Un premier condensateur 562 est couplé entre la borne d'entrée négative 552 de l'amplificateur différentiel 550 et un bus d'alimentation négatif 520. Un deuxième condensateur 564 est couplé entre la borne d'entrée positive 554 de l'amplificateur différentiel 550 et le bus d'alimentation négatif 520. Chaque borne de source de deux paires de transistors NMOS 570, 572 et 574, 576 est connectée au bus d'alimentation négatif 520. Un premier transistor NMOS de tirage vers le bas 570 est couplé par une entrée de grille et une entrée de drain à la borne d'entrée négative 552 de l'amplificateur différentiel 550. Un deuxième transistor NMOS de tirage vers le bas 572 a une entrée de grille couplée à la borne d'entrée positive 554 de l'amplificateur différentiel 550 et une entrée de drain couplée à la borne d'entrée négative 552 de l'amplificateur différentiel 550. Un troisième transistor NMOS de tirage vers le bas 574 est couplé par une entrée de grille et une entrée de gain à la borne d'entrée positive 554 de l'amplificateur différentiel 550. Un quatrième transistor NMOS de tirage vers le bas 576 a une entrée de grille couplée à la borne d'entrée négative 552 de l'amplificateur différentiel 550 et une entrée de drain couplée à la borne d'entrée positive 554 de l'amplificateur différentiel 550. En référence à la figure 6, des exemples de formes d'ondes de détection de chevauchement 600 représentent des interactions d'une paire de tensions différentielles complémentaires. Une tension basse - différentielle 430 (figure 4) est produite sur la borne basse différentielle positive 330 (figure 3), une tension basse - différentielle négative 470 est produite sur la borne basse - différentielle négative 370, une tension haute différentielle positive 435 est produite sur la borne haute différentielle positive 335 et la tension haute - différentielle négative 475 est produite sur la borne haute - différentielle négative 375, également décrit en détail ci-dessus. Les quatre composantes de tension différentielle sont appliquées aux bornes respectives du détecteur de chevauchement 500 (figure 5). Le chevauchement 420 de la tension haute différentielle négative 475 avec la tension basse différentielle positive 430 ou le chevauchement 425 de la tension haute - différentielle positive 435 avec la tension basse différentielle négative 470 produit un courant de réseau différentiel positif de niveau haut 614 (IO2). Le courant de réseau différentiel positif 614 produit un niveau haut de tension d'entrée positive d'amplificateur différentiel 654 (V02) sur l'entrée positive d'amplificateur différentiel 554. Le niveau haut de tension d'entrée positive d'amplificateur différentiel 654 est appliqué au deuxième dispositif NMOS de tirage vers le bas 572 en induisant un courant de réseau différentiel négatif inverse 612 (I01) diminuant la tension aux bornes du premier dispositif NMOS de tirage vers le bas 570 qui abaisse le potentiel de la tension d'entrée négative d'amplificateur différentiel 652 (V01) étant appliquée à l'entrée négative d'amplificateur différentiel 552. Cet ensemble complémentaire de tensions produit un haut niveau de la tension de sortie d'amplificateur différentiel 655 (V0) sur la borne de sortie d'amplificateur différentiel 555 durant n'importe quelle phase de chevauchement. Le niveau haut de tension de sortie d'amplificateur différentiel continue tant que des chevauchements successifs sont générés par un ensemble de caractéristiques appropriées d'une paire de tensions différentielles complémentaires d'entrée. En référence à la mise en pratique de la présente invention avec un bus série universel USB, une valeur pour des condensateurs d'au moins environ 140 10-15 Farads et jusqu'à une valeur de capacité qui assure que l'augmentation de tension de Vol ne dépasse pas 10 mV et que I1 soit approximativement de 200 A, est nécessaire pour des signaux avec des temps de montée d'environ 500 picosecondes. En référence à la figure 7, un procédé de détection 700 de tensions différentielles comprend une sélection 710 d'une grandeur de seuil de détection de tension, choisi de manière qu'il soit inférieur à une tension crête-à-crête supposée d'une paire de tensions différentielles d'entrée. Le seuil est choisi pour être inférieur au signal d'entrée de sorte qu'il existera un chevauchement qui pourra être détecté par la circuiterie de détecteur de chevauchement, décrite ci-dessus. La grandeur du seuil de détection est inférieure à la grandeur de signal d'entrée d'une quantité égale à la somme de n'importe quelle composante de bruit crête-àcrête dans le signal d'entrée et de la valeur de toutes les non- linéarités du circuit de décalage de tension. Une paire de tensions différentielles d'entrée est décalée 720 en potentiel avec le seuil de détection de tension sélectionné, en produisant ainsi une version décalée de la paire de tensions d'entrée. N'importe quelle portion d'un flot de signal d'entrée qui est de valeur supérieure au seuil de détection produira un chevauchement avec la version non décalée. Le processus détecte 730 ensuite un quelconque chevauchement à l'intérieur de chaque phase d'une version non décalée de la paire de tensions différentielles d'entrée avec chaque phase de la version décalée de la paire de tensions différentielles d'entrée. Une étape finale du processus de détection produit 740 un signal de sortie indiquant si la paire de tensions différentielles d'entrée est détectée au niveau ou au-dessus du seuil de détection sélectionné. En référence à la figure 8, un procédé 800 de création d'une paire de tensions différentielles décalée d'une grandeur de potentiel de décalage comprend une sélection 810 d'une grandeur de potentiel de décalage. La grandeur de potentiel de décalage est sélectionnée pour être inférieure à un signal crête-à-crête attendu de manière que la sortie décalée chevauchera une version non décalée. Ce chevauchement est une caractéristique du signal de sortie qui le rend approprié pour la détection. Une grandeur d'une référence de courant électronique est sélectionnée 820, laquelle polarisera électriquement des composants internes d'un dispositif de décalage de tension différentielle, en produisant ainsi un décalage de potentiel de tous les signaux d'entrée. La grandeur de courant électronique produira un point de polarisation interne qui produit un décalage de tension proportionnel. Le processus décale 830 ensuite la paire de tensions différentielles d'entrée d'une grandeur égale au potentiel de décalage déterminé par la référence de courant sélectionnée pour produire une version décalée de la paire de tensions d'entrée. Une étape finale du processus de décalage produit 840 en sortie une version décalée et une version non décalée de la paire de tensions d'entrée. Bien que la présente invention ait été décrite en termes d'exemples de modes de réalisation, l'homme du métier reconnaît que des modes de réalisation additionnels pourraient être facilement conçus qui soient encore compris dans le cadre de la présente invention. Par exemple, des moyens particuliers de réception de tension d'entrée différentielle ou des moyens de commutation sont présentés comme étant des transistors PMOS ou NMOS, certains moyens de régulation de courant sont proposés comme étant des dispositifs PMOS de génération de courant suivant la tension, des générateurs de tension de référence particuliers sont représentés comme étant des dispositifs de charge PMOS saturés avec la grille connectée à la sortie, des moyens de régulation de tension spécifiés comme étant des miroirs de courant et des moyens de décalage de niveau de tension indiqués comme étant des couplages en parallèle de résistances et de condensateurs dans lesquels tous sont présentés comme des exemples de modes de réalisation pour mettre en oeuvre la présente invention. Toutefois, l'homme du métier pourra facilement mettre en oeuvre des approches différentes pour, par exemple, les moyens de commutation en utilisant des transistors bipolaires à jonction, des transistors à effet de champ à jonction ou des transistors bipolaires à grille isolée et réaliser les mêmes moyens de commande de tension. L'homme du métier pourrait utiliser des variantes de générateurs de tension de référence et/ou de moyens de régulation de tension à partir de ces modes de réalisation comme une combinaison en série de dispositifs de charge entre des bus de tension appropriés constitués de configuration en mode d'enrichissement ou en mode de déplétion de transistors NMOS ou PMOS ou de diodes Zener à polarisation inverse et obtenir le même résultat de génération de référence de tension. L'homme du métier pourrait, en variante, mettre en oeuvre des moyens de décalage de niveau de tension en composant des éléments résistifs à partir de dispositifs de charge NMOS non saturés avec une grille couplée à un drain et réaliser des moyens de stockage de charge électrique comme un agencement d'un dispositif de transistor MOS avec une entrée de grille en tant que première borne et une source et un drain couplés pour former une deuxième borne. En couplant celles-ci en parallèle, les mêmes moyens de décalage de potentiel entre deux bornes sont obtenus. Par conséquent, la portée de la présente invention devra être limitée uniquement par les revendications jointes. REVENDICATIONS 1. Circuit de décalage de niveau de tension différentielle (300), comprenant: un moyen de réception (310, 312, 350) de tension d'entrée différentielle (VP, VM) pour le couplage à une paire de tensions différentielles complémentaires; une paire de moyens de décalage (315) de niveau de tension, chaque paire de moyens de décalage de niveau de tension étant en mesure de produire à la fois une version décalée (VPH, VMH) de ladite tension d'entrée différentielle et une version sensiblement égale à et en phase avec ladite tension d'entrée différentielle (VPL, VML) ; une paire de moyens de régulation de courant (318) étant configurés pour fournir un courant régulé proportionnellement à une tension régulée reçue; et un moyen de régulation de tension (355, 360) pour configurer ladite tension régulée. 2. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 1, dans lequel lesdits moyens de réception (310, 312, 350) de tension d'entrée différentielle comprennent une paire de bornes d'entrée ((310, 350), chacune desdites bornes d'entrée étant configurée pour recevoir une composante simple d'une paire de tensions différentielles complémentaires (VP, W. 3. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 2, dans lequel lesdites bornes d'entrée (310, 350) comprennent chacune un moyen de commutation (312), dans lequel ledit moyen de commutation est un dispositif de commutation. 4. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 1, dans lequel ledit moyen de régulation de tension (355, 360) est un miroir de courant configuré comme un moyen de génération de tension (355) couplé en série avec un dispositif de courant de référence (360), ledit dispositif de courant de référence est configuré pour produire un courant qui traverse ledit moyen de génération de tension produisant ladite tension régulée, moyennant quoi une grandeur de ladite tension régulée produite est proportionnelle à une grandeur dudit courant traversant ledit moyen de génération de tension. 5. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 4, dans lequel ledit moyen de génération de tension (355) est un transistor à effet de champ semi-conducteur MOS de type P configuré comme un dispositif de charge en mode de saturation avec une grille couplée à une sortie. 6. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 1, dans lequel un décalage de potentiel de ladite version décalée de ladite tension d'entrée différentielle est d'une quantité proportionnelle au dit courant régulé traversant ledit moyen de décalage de niveau de tension (315) à partir du moyen de régulation de courant (318). 7. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 6, dans lequel ledit décalage de potentiel est inférieur à une grandeur de ladite tension d'entrée différentielle à détecter d'entre environ 15 mV et 15 mV plus n'importe quelle tension de décalage dudit moyen de décalage de niveau de tension. 8. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 1, dans lequel ledit moyen de décalage de niveau de tension (315) est configuré en outre comme un couplage en parallèle d'un moyen électriquement résistif (314) et d'un moyen de stockage de charge électrique (316). 9. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 1, dans lequel ledit moyen de régulation de courant (318) est un dispositif de génération de courant suivant la tension, configuré pour recevoir ladite tension régulée pour configurer une sortie de courant régulé. 10. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 1, dans lequel ledit dispositif de génération de courant (318) est un transistor à effet de champ semi-conducteur MOS de type P. 11. Circuit de décalage de niveau de tension 30 différentielle (300), comprenant: une entrée de tension différentielle (312) ayant une paire de bornes d'entrée (310, 350) configurées pour recevoir une paire de tensions d'entrée complémentaires (Vp, VM) , lesdites bornes d'entrée étant configurées en outre pour recevoir chacune une composante individuelle d'une paire de tensions différentielles; une paire de circuits de décalage de tension (315) couplés auxdites entrées (312) de tensions différentielles, chacun desdits circuits de décalage de tension étant configuré pour recevoir une entrée de courant régulé et produire à la fois une version décalée de sortie de ladite composante individuelle de ladite paire de tensions différentielles et une sortie correspondante sensiblement égale à ladite composante individuelle de ladite paire de tensions différentielles et en phase avec ladite version décalée (VPH, VpL, VMH, VML) ; une paire de dispositifs de régulation de courant (318), chacun desdits dispositifs de régulation de courant étant configuré pour recevoir une tension d'entrée régulée et fournir une sortie de courant régulé au dit circuit de décalage de tension (315) ; et un circuit miroir de courant (355, 360) pour fournir ladite tension d'entrée régulée à chacun desdits dispositifs de régulation de courant. 12. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 11, dans lequel ledit circuit miroir de courant (355, 360) comprend un dispositif de génération de tension (355) couplé avec un dispositif de référence de courant (360), ledit dispositif de génération de tension comprend une entrée couplée à un bus de niveau haut (305) et une sortie couplée à une borne de référence de tension (359) et ladite référence de courant comprend une entrée couplée à ladite borne de référence de tension (359) et une sortie couplée à un bus de niveau bas (320). 13. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 12, dans lequel ledit dispositif de génération de tension (355) est un transistor à effet de champ semi-conducteur MOS de type P configuré comme un dispositif de charge en mode de saturation avec une grille couplée à une sortie dudit dispositif de génération de tension. 14. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 12, dans lequel ledit circuit miroir de courant (355, 360) est configuré en outre par ladite référence de courant (360) pour faire passer une grandeur de courant à travers ledit dispositif de génération de tension (355) suffisante pour générer une tension de référence sur ladite borne de référence de tension (359). 15. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 11, dans lequel chacune desdites entrées de tension différentielle (312) est un dispositif de commutation ayant une première entrée de commande (310, 350) couplée à ladite composante individuelle de ladite tension différentielle complémentaire (Vp, VM) , une sortie couplée à un bus de niveau bas (320) et une deuxième entrée couplée à une sortie de tension de gain unitaire dudit circuit de décalage (315) de niveau de tension différentielle. 16. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 15, dans lequel chacun desdits dispositifs de commutation (312) est un transistor à effet de champ semi-conducteur MOS de type P. 17. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 11, dans lequel chacun desdits circuits de décalage de tension (315) est un dispositif électriquement résistif (314) couplé dans une combinaison parallèle avec un dispositif de stockage (316) de charge électrique, ladite combinaison parallèle étant couplée en outre entre une sortie de tension décalée (VPH, VMH) et une sortie de tension de gain unitaire (VPL, VML) . 18. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 11, dans lequel chacun desdits dispositifs de régulation de courant {318) est couplé entre une sortie de tension décalée (VPH, VMH) et un bus de niveau haut (305), chacun desdits dispositifs de régulation de courant comprend en outre une entrée de commande de tension (319) couplée à une borne de référence de tension (359). 19. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 18, dans lequel ledit dispositif de régulation de courant (318) est un transistor à effet de champ semi-conducteur MOS de type P. 20. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 18, dans lequel une tension de référence sur ladite borne de référence de tension (359) produit un courant à travers ledit dispositif de régulation de courant (318), dans lequel ledit courant est configuré pour créer un décalage de tension inférieure à une grandeur d'un seuil de tension différentielle d'entrée à détecter. 21. Circuit de décalage de niveau de tension différentielle (300) selon la revendication 20, dans lequel ledit courant traversant ledit dispositif de décalage de tension (315) est configuré en outre pour produire un décalage de tension inférieur ladite tension d'entrée différentielle à détecter, d'entre environ 15 mV et 15 mV plus n'importe quelle tension de décalage dudit circuit de décalage de niveau de tension. 22. Procédé de création d'une paire de tensions 20 différentielles décalée d'une grandeur de potentiel de décalage (800), comprenant: la sélection (810) de ladite grandeur d'un potentiel de décalage; la sélection (820) d'une grandeur d'une référence de courant électrique pour polariser électriquement des composantes internes d'un dispositif de décalage de tensions différentielles (315) pour produire un décalage de potentiel de n'importe quels signaux d'entrée; le décalage (830) d'une paire de tensions différentielles d'entrée avec une grandeur de tension égale au dit potentiel de décalage déterminé par ladite référence de courant sélectionnée pour produire une version décalée de ladite paire de tensions d'entrée (V2, VM) ; et la production (840) de ladite version décalée et d'une version non décalée de ladite paire de tensions 5 d'entrée comme des sorties. 23. Procédé pour créer une paire de tensions différentielles décalées d'une valeur de potentiel de décalage (800) selon la revendication 22, dans lequel la grandeur de potentiel de décalage est inférieure à une grandeur crête-à-crête de ladite paire de tensions différentielles d'entrée (Vp, VM) .