FR 2864732 A1 20050701 FR 0315414 A 20031224 BOUCLE A ASSERVISSEMENT DE PHASE La présente invention concerne les boucles à asservissement de phase (PLL, "Phase-Locked Loop"), particulièrement dans leur application à la modulation de phase ou de fréquence. Une PLL comprend classiquement un oscillateur commandé en tension (VCO, "Voltage-Controlled Oscillator") délivrant un signal à haute fréquence, un diviseur de fréquence convertissant le signal à haute fréquence en un signal à fréquence divisée, un comparateur de phase produisant un signal de mesure d'un écart de phase entre le signal à fréquence divisée et un signal de référence, et un filtre passe-bas auquel est appliqué le signal de mesure et dont la sortie commande le VCO. Dans l'application à la modulation, on introduit des variations instantanées du facteur de division appliqué par le diviseur de fréquence afin d'obtenir des variations correspondantes de la fréquence ou de la phase du signal de sortie du VCO. Le comparateur de phase peut être construit pour activer le signal de mesure pendant une fenêtre de mesure en réponse à chaque front actif de l'un des signaux d'entrée du comparateur de phase. L'activation du signal de mesure comprend, lorsqu'un front actif de l'autre signal d'entrée du comparateur de phase, éventuellement retardé d'un temps déterminé, tombe à l'intérieur de la fenêtre de mesure, une première impulsion entre le début de la fenêtre de mesure et ce front actif et une seconde impulsion opposée à la première impulsion entre le front actif et la fin de la fenêtre de mesure. Une dérive en phase de la boucle par rapport à son point de fonctionnement se traduit par un déséquilibre entre les deux impulsions, que le filtre passe-bas intègre pour opérer une compensation à l'entrée de commande du VCO. Un exemple d'un tel comparateur de phase est décrit dans EP-B-O 835 550. Ce comparateur a pour avantage de ne pas présenter ce qu'on appelle une zone morte. Dans les comparateurs de phase ordinaires, la zone morte résulte des temps de réponse non nuls des portes logiques du comparateur: les déphasages plus petits que ces temps de réponse ne sont pas détectés, de sorte que la réponse du comparateur présente une plage de pente nulle (zone morte) au voisinage de l'origine. Une telle zone morte affecte la précision de la PLL et l'empêche pratiquement d'être utilisée comme modulateur de phase ou de fréquence. Le comparateur de phase sans zone morte décrit dans EP-B-O 835 550 a aussi pour avantage de présenter une réponse de pente double autour de son point de fonctionnement nominal, ce qui lui confère une excellente sensibilité pour l'application à la modulation. Cette application est particulièrement sensible aux perturbations, mêmes faibles, introduites dans les composants de la boucle, car la modulation correspond à des variations relatives de fréquence très faibles par rapport à la fréquence de comparaison, c'est-à-dire à la fréquence du signal de référence. Un ordre de grandeur typique de ces variations est le millième de la fréquence de comparaison. Dans ces conditions, des phénomènes subtils, difficiles à identifier, peuvent provoquer du bruit ou des raies parasites en sortie du VCO, et une optimisation soigneuse de la PLL est requise. Un but de la présente invention est d'améliorer les performances de la PLL, notamment en réduisant les raies parasites en sortie du VCO. L'invention propose ainsi une boucle à asservissement de phase, comprenant un oscillateur commandé pour délivrer un signal à haute fréquence, un diviseur de fréquence pour convertir le signal à haute fréquence en un signal à fréquence divisée, un comparateur de phase pour recevoir le signal à fréquence divisée et un signal de référence et produire un signal de mesure présentant, à chaque cycle du signal de référence, au moins une impulsion de durée dépendant d'un écart de phase entre le signal à fréquence divisée et le signal de référence, une pompe de charge pour générer un courant de charge en réponse à chaque impulsion du signal de mesure, un condensateur d'intégration ayant une borne recevant le courant de charge, un filtre passe-bas pour commander l'oscillateur à partir de la tension à ladite borne du condensateur d'intégration, et un interrupteur placé entre le filtre passe-bas et ladite borne du condensateur d'intégration et commandé de façon à isoler le filtre passe-bas du condensateur d'intégration pendant certaines au moins des impulsions du signal de mesure. D'autres particularités et avantages de la présente invention 5 apparaîtront dans la description ci-après d'exemples de réalisation non limitatifs, en référence aux dessins annexés, dans lesquels: - la figure 1 est un schéma synoptique d'une PLL classique; - la figure 2 est un schéma d'un filtre passe-bas utilisable dans une PLL; - les figures 3 à 5 sont des chronogrammes illustrant le fonctionnement de 10 la PLL de la figure 1; - les figures 6 et 7 sont des chronogrammes illustrant le fonctionnement de la PLL de la figure 1 avec un autre type de comparateur de phase; - la figure 8 est un schéma synoptique d'une PLL selon l'invention; et - la figure 9 montre des chronogrammes illustrant le fonctionnement de la 15 PLL de la figure 8. En référence à la figure 1, une PLL comprend classiquement un VCO 30 délivrant un signal radiofréquence S, dont la fréquence fvco est par exemple de l'ordre de quelques centaines de MHz. Ce signal est adressé à un diviseur de fréquence 31 appliquant un facteur de division variable P. Une variation dans le temps de ce facteur de division P procurera une modulation souhaitée du signal de sortie S. Le signal à fréquence divisée QA issu du diviseur de fréquence 31 est adressé à une entrée d'un CPF 32 qui reçoit en outre un signal de référence FREF produit à partir d'un oscillateur à cristal. La fréquence fref du signal FREF est par exemple de l'ordre de la dizaine de MHz. Pour obtenir une fréquence fvco en sortie du VCO 30, on prend P = fvcolfrefÉ En modulant P autour de la valeur fvcolfref' on réalise une modulation de fréquence ou de phase autour d'une porteuse à fvco Dans l'exemple considéré, le CPF 32 a un signal de sortie constitué de deux composantes binaires INVP, INVN. Une pompe de charge 33 reçoit ces deux composantes pour établir une tension V à un noeud d'entrée d'un filtre passe-bas 34. La tension filtrée produite par ce filtre 34 est utilisée pour commander la fréquence du VCO 30. Le rôle de la pompe de charge 33 est de générer un courant positif quand la composante INVP est active, et un courant négatif de même intensité quand la composante INVN est active. La charge totale générée est une fonction croissante, sensiblement linéaire par morceaux, du décalage temporel entre le signal à fréquence divisé QA et le signal de référence FREF. Accumulée dans un condensateur, cette charge se traduit par une tension utilisable pour commander le VCO 30 afin de forcer l'alignement de phase entre QA et FREF. En pratique, un filtre passe-bas 34 intervient entre la pompe de charge 33 et le VCO 30 pour éliminer des fluctuations à haute fréquence dues notamment aux commutations des composantes INVP et INVN. La figure 2 montre la structure classique d'un filtre passe-bas 34 utilisable dans une telle PLL. Le courant issu de la pompe de charge 33 est envoyé sur un noeud, dont la tension est notée V, connecté à l'entrée de commande du VCO 30. Ce noeud est relié à la masse par l'intermédiaire de deux branches, l'une comportant une résistance 40 et un condensateur 41 en série, et l'autre comportant un condensateur 42. A titre d'exemple, la résistance 40 peut être de RI = 200 0, et les condensateurs 41, 42 peuvent avoir des capacités respectives de Cl = 0,5 F et C2 = 50 nF. Aux fréquences de fonctionnement de la PLL, un tel filtre se comporte comme un intégrateur de capacité équivalente Cl +C2. Les figures 3 à 5 illustrent le comportement de la boucle dans le cas où le comparateur de phase 32 est classiquement de type "backlash". La figure 3 montre comment le VCO 30 est commandé lorsque la PLL est à l'équilibre. A chaque cycle du signal de référence FREF, le CPF 32 génère alors deux impulsions consécutives et de même durée sur ses composantes respectives INVP et INVN. Le courant délivré par la pompe de charge 33, qui est proportionnel à INVP INVN, a l'allure représentée sur la troisième ligne de la figure, et il donne lieu à une tension VO à l'entrée de commande du VCO 30. Cette tension analogique présente une impulsion à chaque cycle de FREF, avec une montée en tension puis une descente qui, lorsque la PLL est équilibrée, ramène la tension VO à la valeur qu'elle avait avant l'impulsion. Le diagramme de la figure 4 correspond au cas où l'erreur de phase est positive. Dans ce cas, l'une des deux impulsions, INVN, est raccourcie de d(p par rapport à sa durée à l'équilibre, de sorte que l'impulsion de tension V1 à l'entrée du VCO (4ème ligne de la figure 4) est incomplète et laisse subsister une tension résiduelle dont l'effet est de compenser l'erreur de phase détectée. La dernière ligne de la figure 4 montre la différence entre la tension V1 observée lorsque l'erreur est positive et la tension VO à l'équilibre. Le changement de valeur de cet écart V1 VO s'effectue sur une durée d(p égale en valeur absolue au décalage de phase détecté. Symétriquement, lorsque l'erreur de phase est négative (figure 5), 15 l'impulsion INVN est rallongée de la durée d(p. Cette durée d(p se retrouve là aussi dans la commande V2 reçue par le VCO. Dans l'application de la PLL à la modulation, les variations instantanées du facteur de division P donnent lieu en permanence à des déphasages d(p que la boucle rattrape pour réaliser la modulation souhaitée. Les dernières lignes des figures 4 et 5 montrent que la sollicitation relative du VCO à chaque cycle garde une trace de ce décalage dcp, ce qui a un impact sur la forme spectrale de la modulation, notamment en introduisant des raies parasites. Il est à noter que ces raies parasites ne peuvent pas être éliminées par filtrage puisque la modulation de phase correspondante se situe dans la même plage que la modulation souhaitée. Ce problème existe avec des CPF autres que le comparateur de type "backlash" auquel font référence les figures 3 et 5. Le cas d'un comparateur de phase sans zone morte du type décrit dans EP-BO 835 550 est illustré par les figures 3, 6 et 7. Le comportement de 30 ce comparateur de phase à l'équilibre est essentiellement le même que celui décrit précédemment (figure 3). Lorsque l'erreur de phase est positive (figure 6), l'impulsion INVN est raccourcie de la durée d(p, en même temps que l'impulsion INVP est allongée de la même durée dç. En conséquence, la sensibilité du comparateur de phase est doublée par rapport au cas précédent. La dernière ligne de la figure 6 montre qu'on retrouve le décalage d(p dans le comportement de la sollicitation relative VI VO ressentie par le VCO 30. Symétriquement, lorsque l'erreur de phase est négative (figure 7), le signal INVP est raccourci de la durée d(p, tandis que l'impulsion INVN est rallongée de la même durée d(p. Cette durée d(p se retrouve là aussi dans la commande du VCO. Pour éliminer le problème ci-dessus des raies parasites, il est proposé d'isoler la sortie de la pompe de charge 33 de l'entrée du filtre passebas 34 dans les périodes où la pompe de charge génère les impulsions de courant. Un condensateur d'intégration est monté en sortie de la pompe de charge afin d'absorber ces impulsions de courant et de restituer ensuite la tension accumulée qui en résulte. Une telle réalisation de la PLL est illustrée par la figure 8, où les éléments portant les références 30 à 34 sont de même nature que ceux décrits précédemment en référence à la figure 1. Le condensateur d'intégration 50, dont la capacité CM est par exemple de l'ordre de 100 pF, est connecté entre la sortie de la pompe de charge 33 et la masse. Un interrupteur 51 est placé entre le noeud de sortie de la pompe de charge, dont la tension est notée V et le noeud d'entrée du filtre passe-bas 34, dont la tension est notée W. L'interrupteur 51 est commandé par un signal binaire FC qui, lorsque la PLL est accrochée en fréquence, ouvre l'interrupteur 51 dans une phase de chaque cycle du signal de référence FREF, cette phase recouvrant la durée de l'impulsion de courant issue de la pompe de charge 33. Sur le diagramme de la figure 9, les lignes VO, V1 et V2 reproduisent les lignes correspondantes des figures 3, 6 et 7, et traduisent la tension V aux bornes du condensateur d'intégration 50 dans les cas où l'erreur de phase détectée est respectivement nulle, positive et négative. Une différence toutefois par rapport au cas des figures 3, 6 et 7 est que les flancs de l'impulsion de tension sont plus raides étant donné que le condensateur d'intégration 50 a une capacité CM plus faible que la capacité équivalente du filtre passe-bas 34. La tension de crête en sortie de la pompe de charge 33 est donc plus élevée que dans le cas précédent si le courant débité par la pompe de charge est de même intensité. La valeur de CM doit cependant être suffisante pour préserver la linéarité de la pompe de charge. L'interrupteur 51 est ouvert dans l'intervalle de temps encadré par les deux traits mixtes sur la figure 9, de sorte que la tension W à l'entrée du filtre 34 et du VCO 30 a la forme représentée aux lignes W0, W1 et W2 dans les trois cas VO, VI, V2 précités. On voit que le changement de la commande à l'entrée du VCO s'effectue selon une marche synchrone par rapport à la fréquence de comparaison fref, sans refléter le décalage dcp qu'a mesuré le comparateur de phase. Ceci permet d'éviter les phénomènes parasites au sein du lobe de modulation du signal S en sortie du VCO 30. Dans l'exemple représenté sur la figure 9, les fronts actifs du signal de référence FREF sont des fronts descendants, et le signal de commande FC est une version de ce signal de référence déphasée d'un quart de cycle (t/2), l'interrupteur 51 étant ouvert lorsque FC est au niveau logique 0 et fermé lorsque FC est au niveau logique 1. Pour générer les signaux FREF et FC, on peut utiliser un circuit 54 auquel est appliqué un signal extérieur FEXT dont la fréquence fext est double de la fréquence de comparaison fref. Dans l'exemple de la figure 8, ce circuit 54 comporte deux bascules D 55, 56 respectivement cadencées par le signal FEXT et par son complément logique, produit par un inverseur 57. La bascule a sa sortie inverseuse est rebouclée sur son entrée D. Le signal de référence FREF est prélevé sur cette sortie inverseuse. La bascule 56 a son entrée D connectée à la sortie Q de la bascule 55, et sa sortie Q connectée à 30 une entrée d'une porte OU 58. L'autre entrée de cette porte OU reçoit un bit LD indiquant si la PLL est accrochée en fréquence (LD = 0) ou non accrochée en fréquence (LD = 1). Le signal de commande FC de l'interrupteur 51 est obtenu en sortie de la porte OU 58. Lorsque la PLL est accrochée en fréquence, les signaux FEXT, FREF 5 et FC ont l'allure représentée sur les trois premières lignes de la figure 9, le signal FC permettant d'exclure les portions souhaitées du signal de tension V. Ce mode de fonctionnement est inhibé avant l'accrochage en fréquence de la PLL (LD = 1). La porte OU 58 empêche ainsi l'isolement entre le condensateur d'intégration 50 et le filtre passe-bas 34 dans les étapes de recherche d'accrochage en fréquence de la boucle. Cette disposition minimise la durée d'accrochage, et donc la vitesse de commutation du modulateur. Un contrôleur (non représenté) de la PLL peut déterminer simplement que la PLL est accrochée en fréquence par le fait que le front actif du signal de référence FREF tombe plusieurs fois de suite à l'intérieur de la fenêtre de mesure du comparateur de phase 32 et produire le bit LD en conséquence. Le fait que le condensateur d'intégration 51 ait une capacité CM nettement inférieure à la capacité équivalente du filtre passe-bas 34 assure que le bruit thermique induit par la résistance Ron que présente l'interrupteur 51 à l'état fermé reste négligeable. Il est aisé d'optimiser les valeurs de Ron et 20 de CM de façon qu'elles correspondent à une constante de temps suffisamment faible pour assurer le transfert de la charge du condensateur 50 vers le filtre passe-bas 34 pendant une demi-période à la fréquence de comparaison fretÉ En pratique, les valeurs CM = 100 pF, Ron = 30 S2 et Cl + C2 > 10 nF conviennent pour des fréquences de comparaison de l'ordre 25 de la dizaine de MHz. REVENDICATIONS 1. Boucle à asservissement de phase, comprenant un oscillateur commandé (30) pour délivrer un signal à haute fréquence (S), un diviseur de fréquence (31) pour convertir le signal à haute fréquence en un signal à fréquence divisée (QA), un comparateur de phase (32) pour recevoir le signal à fréquence divisée et un signal de référence (FREF) et produire un signal de mesure (INVP, INVN) présentant, à chaque cycle du signal de référence, au moins une impulsion de durée dépendant d'un écart de phase entre le signal à fréquence divisée et le signal de référence, une pompe de charge (33) pour générer un courant de charge en réponse à chaque impulsion du signal de mesure, un condensateur d'intégration (50) ayant une borne recevant le courant de charge, un filtre passe-bas (34) pour commander l'oscillateur à partir de la tension à ladite borne du condensateur d'intégration, et un interrupteur (51) placé entre le filtre passe-bas et ladite borne du condensateur d'intégration et commandé de façon à isoler le filtre passe-bas du condensateur d'intégration pendant certaines au moins des impulsions du signal de mesure. 2. Boucle à asservissement de phase selon la revendication 1, comprenant en outre des moyens (54) de production d'un signal de commande 20 dudit interrupteur (51), synchronisé avec le signal de référence (FREF). 3. Boucle à asservissement de phase selon la revendication 2, dans laquelle le signal de commande (FC) est produit comme une version du signal de référence (FREF) déphasée d'un quart de cycle. 4. Boucle à asservissement de phase selon l'une quelconque des revendications précédentes, dans laquelle le condensateur d'intégration (50) a une capacité sensiblement inférieure à une capacité équivalente du filtre passe-bas (34). 5. Boucle à asservissement de phase selon l'une quelconque des revendications précédentes, comprenant en outre des moyens (58) pour empêcher l'isolement entre le condensateur d'intégration (50) et le filtre passe-bas (34) dans une étape de recherche d'accrochage en fréquence de la boucle.