FR 2848037 A1 20040604 FR 0215156 A 20021202 SYSTEME ET PROCEDE POUR ETENDRE UNE LARGEUR D'IMPULSION La présente invention concerne un circuit pour générer un retard dans une impulsion périodique de sorte que la largeur d'impulsion soit étendue par un facteur choisi de multiplication. Les composants de dispositifs à semi-conducteur sont commandés par divers signaux. La largeur d'impulsion de ces signaux est souvent très importante pour le fonctionnement approprié des composants et du dispositif à semi-conducteur. Par exemple, dans des dispositifs SRAM asynchrones le signal de détection de transition de front (ETD) est souvent utilisé en tant qu'horloge interne du dispositif, permettant au dispositif de fonctionner de façon interne d'une manière synchrone. Si la largeur d'impulsion du 15 signal ETD est trop large ou trop étroite, le dispositif de mémoire ne va pas être capable de fonctionner de manière appropriée. Les circuits de détection de transition d'adresse (ATD) sont utilisés pour détecter un changement des bits 20 d'adresse fournis par l'utilisateur dans des dispositifs de mémoire. L'impulsion provenant du circuit ATD est souvent utilisée pour précharger le chemin de données vers et depuis l'adresse de mémoire pour le transfert de données. Si la largeur d'impulsion du signal ATD est trop 25 étroite, l'impulsion est insuffisante pour précharger le chemin de données. Il serait souhaitable d'être capable de moduler la largeur d'impulsion d'un signal de sorte que le signal puisse être utilisé pour servir précisément d'horloge 30 interne d'un dispositif ou pour détecter une transition d'adresse et précharger une mémoire. Etendre une largeur d'impulsion étroite serait également utile pour mesurer des signaux ayant des largeurs d'impulsion étroites. L'art antérieur a concerné les largeurs d'impulsion 5 de commande. Par exemple, le brevet US N05 995 444 attribué à McClure décrit la commande de la largeur d'une impulsion ETD d'un dispositif de mémoire en faisant varier l'état logique d'un ou de plusieurs signaux de commande du dispositif de mémoire. En changeant la 10 combinaison des états logiques des signaux de commande, la largeur d'impulsion du signal ETD peut être modifiée pour produire une largeur d'impulsion ETD optimale. Le brevet US N05 706 246 attribué à Choi et al. décrit la production d'un signal ATD de largeur 15 suffisante pour faire fonctionner de façon stable un circuit interne. Un signal d'entrée est retardé jusqu'à ce que sa largeur d'impulsion ait une durée suffisante pour empêcher le dysfonctionnement d'un dispositif de mémoire. L'art antérieur décrit ici traite des largeurs d'impulsion étendues en déterminant la largeur d'impulsion souhaitée et en faisant varier ensuite le signal d'entrée pour produire la largeur d'impulsion souhaitée. La largeur d'impulsion de sortie ne dépend pas 25 de la largeur d'impulsion d'entrée. L'art antérieur décrit ici ne fournit pas de mécanisme pour multiplier la largeur du signal d'entrée par un facteur connu. Un objet de cette invention est de proposer un procédé et un système pour étendre une largeur 30 d'impulsion de signal d'entrée par un facteur connu. L'objet est atteint par un circuit qui génère un retard égal à la largeur d'impulsion du signal d'entrée pour le signal DECALAGE (SHIFT) ainsi que pour le signal SORTIE (OUT), qui sont déphasés l'un par rapport à l'autre. Le retard est généré lorsqu'un condensateur applique une tension à deux transistors de commande à la 5 fois dans les blocs DECALAGE et SORTIE, en réduisant la commande par grille dans ces transistors et en générant un retard dans le front de descente de ces signaux de sorte que la largeur d'impulsion du signal DECALAGE soit réduite et que la largeur d'impulsion du signal SORTIE 10 soit augmentée. Le condensateur est chargé par un transistor activé par le signal DECALAGE. Le système de doublement d'impulsion est auto-convergent: lorsque la largeur d'impulsion du signal DECALAGE est égale à zéro, la largeur d'impulsion du signal SORTIE est doublée, et 15 le niveau de charge du condensateur est fixé étant donné qu'il n'est plus chargé par le transistor commandé par le signal DECALAGE. Le circuit peut être modifié pour fournir une extension de largeur d'impulsion plus grande. Ce circuit peut être utilisé dans les technologies 20 submicroniques CMOS. L'invention concerne, dans son acception la plus générale, un circuit pour étendre une largeur d'impulsion comprenant: a) des premiers moyens pour générer un signal de 25 décalage à impulsions en réponse à un signal d'entrée; b) des seconds moyens pour générer un signal de sortie à impulsions en réponse à un signal d'entrée; et c) un condensateur (16) chargé par un transistor activé par le signal de décalage, le condensateur étant 30 connecté électriquement avec les premiers moyens et les seconds moyens et appliquant une charge à chaque cycle aux premiers et seconds moyens, la charge appliquée générant un premier retard dans un front d'impulsion de descente du signal de décalage et un second retard dans un front de descente du signal de sortie de sorte que la largeur d'impulsion du signal de sortie soit étendue 5 tandis que la largeur d'impulsion du signal de décalage est diminuée. L'invention concerne également un circuit pour étendre une largeur d'impulsion comprenant: a) un condensateur chargé d'un premier transistor de commande; b) des moyens de signal de décalage connectés électriquement au condensateur (16), les moyens de signal de décalage produisant un signal de décalage à impulsions 15 en réponse à un signal d'entrée, les moyens de signal de décalage ayant un second transistor de commande, dans lequel une grille du second transistor de commande est commandée par un niveau de charge du condensateur (16), le second transistor de commande ajoutant un premier 20 retard au front de descente du signal d'entrée pour produire le signal de décalage, le premier retard étant ajouté au signal de décalage jusqu'à ce qu'une largeur d'impulsion du signal de décalage soit égale à zéro; et des moyens de signal de sortie connectés 25 électriquement au condensateur (16), les moyens de signal de sortie produisant un signal de sortie à impulsions en réponse au signal d'entrée, les moyens de signal de sortie ayant un troisième transistor de commande, dans lequel une grille du troisième transistor de commande est 30 commandée par le niveau de charge du condensateur (16), le troisième transistor de commande ajoutant un second retard à un front de descente du signal de sortie, dans lequel le second retard est égal au premier retard de sorte que la largeur d'impulsion du signal de sortie soit étendue tandis que la largeur d'impulsion du signal de décalage est diminuée. De préférence, le signal de décalage active le premier transistor de commande. Avantageusement, le premier transistor de commande cesse de charger le condensateur (16) lorsque la largeur d'impulsion du signal de décalage est égale à zéro. L'invention concerne également un circuit pour étendre une largeur d'impulsion comprenant: a) un condensateur (16) connecté électriquement au premier transistor de commande qui charge le condensateur (16) ; b) un bloc de signal de décalage ayant un second transistor de commande connecté électriquement avec: i) le condensateur (16) qui applique une charge à une grille du second transistor de commande, moyennant quoi un retard est ajouté à un font de descente d'un 20 signal de décalage; et ii) le premier transistor de commande, moyennant quoi une impulsion du signal de décalage active le premier transistor de commande; et c) un bloc de sortie ayant un troisième transistor 25 de commande connecté électriquement au condensateur (16) qui applique une charge à la grille du troisième transistor de commande, moyennant quoi un retard est ajouté à un front de descente d'un signal de sortie. De préférence, le circuit comprend en outre des 30 moyens de réinitialisation connectés électriquement avec le condensateur (16), dans lequel les moyens de réinitialisation déchargent le condensateur (16) lorsque le circuit reçoit un signal de réinitialisation. Avantageusement, le transistor, respectivement le premier transistor de commande est un transistor PMOS. Selon un mode de mise en oeuvre particulier, la taille du seconde transistor de commande et celle du troisième transistor de commande sont identiques. Selon une variante, le circuit comprend en outre un premier amplificateur inverseur (24) pour inverser le 10 signal d'entrée dirigé vers les moyens de signal de sortie (respectivement vers le bloc de sortie). Selon une autre variante, les moyens de signal de décalage (respectivement le bloc de signal de décalage) comprennent (respectivement comprend) en outre un premier 15 transistor inverseur à canal p (38) connecté électriquement au second transistor de commande. Avantageusement, les moyens de signal de décalage (respectivement le bloc de signal de décalage) comprennent (respectivement comprend) en outre un premier 20 transistor inverseur à canal n (40) connecté électriquement au premier transistor inverseur à canal p (38). Selon un mode de mise en oeuvre particulier, les moyens de signal de décalage (respectivement le bloc de 25 signal de décalage) comprennent (respectivement comprend) en outre un second amplificateur inverseur (42) connecté électriquement au premier transistor inverseur à canal p (38). Selon une variante, les moyens de signal de sortie 30 (respectivement le bloc de signal de sortie) comprennent (respectivement comprend) un second transistor inverseur à canal p (46). Selon une autre variante, les moyens de signal de sortie (respectivement le bloc de signal de sortie) comprennent (respectivement comprend) en outre un second transistor inverseur à canal n (48) connecté 5 électriquement au second transistor inverseur à canal p (46). De préférence, les moyens de signal de sortie (respectivement le bloc de signal de sortie) comprennent (respectivement comprend) en outre un troisième 10 amplificateur inverseur (50) connecté électriquement au second transistor inverseur à canal p (46). Avantageusement, la largeur d'impulsion du signal de sortie est doublée lorsque la largeur d'impulsion du signal de décalage est égale à zéro. Selon une variante, le circuit comprend en outre au moins un bloc de retard supplémentaire connecté électriquement au condensateur (16), dans lequel la largeur d'impulsion du signal de sortie est augmentée pour chaque bloc de retard supplémentaire. Avantageusement, au moins un bloc de retard supplémentaire est un demigénérateur à double largeur ayant des moyens pour ajouter un retard au signal de sortie qui est égal à la largeur du signal d'entrée. L'invention concerne également un procédé 25 d'extension d'une impulsion périodique comprenant les étapes consistant à : a) recevoir une impulsion d'entrée de faible état au niveau d'un bloc de signal de décalage générant un signal de décalage et d'un bloc de sortie générant un signal de 30 sortie; b) charger un condensateur (16) avec un transistor activé par le signal de décalage; c) appliquer une charge depuis le condensateur (16) vers le bloc de signal de décalage et le bloc de signal de sortie, dans lequel un retard dans un front de descente du signal de décalage et du signal de sortie est généré ; et d) répéter les étapes a à c à chaque cycle, dans lequel le condensateur n'est plus chargé lorsqu'il n'y a pas d'impulsion sur le signal de décalage. De préférence, le procédé comprend en outre le fait de décharger le condensateur (16) lorsqu'un signal de réinitialisation est reçu. Avantageusement, un retard généré dans le signal de décalage égal à la largeur initiale de l'impulsion 15 d'entrée entraîne une largeur d'impulsion égale à zéro du signal de décalage. Selon une variante, une impulsion de sortie est doublée lorsqu'il n'y a pas d'impulsion sur le signal de décalage. Selon une autre variante, le procédé comprend en outre le fait d'appliquer une charge depuis le condensateur (16) vers au moins un bloc de retard supplémentaire, dans lequel le signal de sortie est étendu pour chaque bloc de retard supplémentaire recevant 25 la charge du condensateur (16). La figure 1 est un diagramme schématique d'un système de doublement de largeur d'impulsion. La figure 2 est un diagramme de synchronisation 30 représentant la manière dont les largeurs d'impulsion des signaux DECALAGE et SORTIE sont affectées par le système de doublement de largeur d'impulsion représenté sur la figure 1. La figure 3 est un schéma de principe du système de doublement de largeur d'impulsion représenté sur la figure 1. La figure 4 est un graphique représentant les performances du système de doublement de largeur d'impulsion. La figure 5 est un diagramme schématique d'une 10 chaîne de multiplicateurs à générateur à largeur étendue. Sur la figure 1, un mode de réalisation d'un système de doublement de largeur d'impulsion 10 contient deux blocs ou modules 12, 14. Un bloc 12 est un bloc de décalage produisant un signal DECALAGE 52, l'autre bloc 15 14 produit le signal SORTIE 20; les signaux DECALAGE 52 et SORTIE 20 sont produits en réponse à un signal d'entrée 18, dans ce cas une impulsion d'entrée de faible état. Le signal d'entrée 18 passe à travers un amplificateur inverseur 24 avant d'atteindre le bloc de 20 sortie 14. Le signal DECALAGE commande un transistor 22 qui charge un condensateur 16. La valeur de capacité est comprise dans la plage allant de 2 à 5 pF et va varier en fonction de la technologie utilisée. Le niveau de charge 25 du condensateur (Vcd) 16 est augmenté à chaque cycle jusqu'à ce que le signal DECALAGE 52 ait une largeur d'impulsion égale à zéro ou que le condensateur soit déchargé (ces deux situations sont décrites de manière plus détaillée ci-dessous). A chaque cycle, le 30 condensateur applique une charge, Vcd, à chacun des blocs 12, 14 par l'intermédiaire d'une grille 26, générant un retard dans le front de descente du signal d'entrée 18 à chaque bloc 12, 14. A mesure que Vd augmente, le front de descente du signal DECALAGE 52 est retardé de plus en plus jusqu'à ce que l'impulsion de faible état sur DECALAGE disparaisse. Lorsque ceci se produit, le 5 transistor 22 ne charge plus le condensateur 16. De plus, lorsque le signal DECALAGE 52 a une largeur d'impulsion égale à zéro, un retard égal à la largeur de l'impulsion d'entrée 18 est généré au niveau des deux blocs 12, 14 et la largeur de l'impulsion SORTIE 20 est en conséquence 10 doublée. Sur la figure 2, l'impulsion d'entrée 18, Vcd 54, le signal DECALAGE 52, et le signal SORTIE 20 sont représentés sur plusieurs cycles. Au moment du cycle a, lorsque l'impulsion d'entrée de faible état 18 de largeur 15 T 56 est reçue, Vcd 54 est augmenté. Au moment du cycle b, Vcd 54 continue d'augmenter, le signal DECALAGE 52 présente un retard sur son front de descente, et le signal SORTIE 20 présente un retard similaire sur son front de descente. Les retards sur les signaux DECALAGE 20 et SORTIE 52, 20 sont, en raison de Vcd 54, appliqués aux blocs responsables de générer les signaux 52, 20. A mesure que Vcd 54 est augmenté lors du cycle c, le retard t 58 dans les fronts de descente des signaux DECALAGE et SORTIE 52, 20 continue également d'augmenter. Ce schéma 25 se poursuit lors du cycle d; à mesure que la largeur d'impulsion sur le signal DECALAGE 52 diminue, la largeur d'impulsion sur le signal SORTIE 20 augmente. Lors du cycle e, la largeur d'impulsion du signal DECALAGE 52 est égale à zéro; en conséquence, le transistor commandé par 30 le signal DECALAGE ne charge plus le condensateur. Un retard égal à la largeur de l'impulsion d'entrée 18 est généré à la fois pour les signaux DECALAGE et SORTIE 52, 20. Comme cela est représenté lors du cycle f, lorsque le retard généré pour l'impulsion DECALAGE 52 est suffisant pour créer une largeur d'impulsion égale à zéro, le retard généré pour l'impulsion SORTIE 20 double la largeur d'impulsion 60 du signal SORTIE. En ce qui concerne la figure 3, le bloc DECALAGE 12 dans ce mode de réalisation d'un système de doublement de largeur d'impulsion contient un transistor de commande 36, un transistor inverseur à canal p 38, et un 10 transistor inverseur à canal n 40. Le signal produit par ces transistors 36, 38, 40 passe à travers un amplificateur inverseur 42. Le bloc de sortie 14 a également un transistor de commande 44, un transistor inverseur à canal p 46 et un transistor à canal n 48. Le 15 signal provenant de ces transistors 44, 46, 48 passe à travers un amplificateur inverseur 50. Les transistors 36, 44 dans chaque bloc 12, 14 qui sont chargés par le condensateur 16 doivent être de préférence de la même taille afin de générer le même retard à chaque cycle. Comme on l'a noté ci-dessus, le signal DECALAGE 52 produit par le bloc DECALAGE 12 active un transistor 22 (dans un mode de réalisation, un transistor PMOS) qui charge le condensateur 16. Une tension du condensateur 16, Vcd 54, est appliquée aux transistors de commande 36, 25 44 des blocs de sortie et DECALAGE 12, 14 au niveau des grilles 30, 28. La tension appliquée active les transistors de commande 36, 44 des blocs 12, 14. Cela affecte le traitement de signal effectué par les transistors inverseurs 38, 40, 46, 48 de chaque bloc 12, 30 14, entraînant un retard venant s'ajouter à l'impulsion DECALAGE ou SORTIE produite par chaque bloc 12, 14. Si le système de doublement de largeur d'impulsion reçoit un signal de réinitialisation 32, le condensateur 16 est drainé à travers le transistor 34. Une fois que le condensateur 16 est drainé, le système 5 est réinitialisé car le condensateur 16 ne porte plus de charge suffisante pour affecter les signaux DECALAGE et SORTIE générés par les blocs DECALAGE et SORTIE 12, 14. Comme cela est décrit plus haut, la charge du condensateur 16 augmente avec chaque impulsion du signal 10 DECALAGE jusqu'à ce que l'impulsion du signal DECALAGE soit égale à zéro. Sur la figure 4, le signal SORTIE 20 produit par le système de doublement de largeur d'impulsion est comparé à une valeur 58 égale à deux fois la largeur du signal 15 d'entrée sur une plage de signaux d'entrée allant de ps à 60 ns. Ces résultats sont issus d'une simulation HSPICE du système de doublement de largeur d'impulsion dans un procédé de 0,25 pm. Le système de doublement de largeur d'impulsion présente une erreur de moins de 1 % 20 pour des impulsions inférieures à 40 ns et une erreur de 4 % pour des impulsions dépassant 40 ns. Le système ou circuit de doublement de largeur d'impulsion, décrit cidessus, peut être utilisé pour une multiplication de largeur d'impulsion de 2N, qui peut 25 permettre l'observation directe du signal induit par diaphonie au niveau de la pastille de sortie. Afin d'atteindre une multiplication de largeur d'impulsion de 2 une capacité de 2N doit être fournie. Comme cela est représenté sur la figure 5, le 30 circuit 50 peut être modifié quelque peu en fournissant une cascade de plusieurs blocs de retard 62 (demigénérateurs de largeur double qui ajoutent un retard égal à la largeur 56 du signal d'entrée T) conjointement aux blocs de retard (le bloc DECALAGE 12 et le bloc SORTIE 14) à partir du générateur de largeur double décrit cidessus sur les figures 1 et 3. Seul un condensateur 16 5 est nécessaire dans cette configuration. Ce circuit modifié produit une multiplication de largeur d'impulsion NT, dans laquelle N est le nombre de blocs utilisés et T est la durée d'impulsion. Trois blocs de retard 62 sont utilisés en plus des blocs DECALAGE 12 et SORTIE 14, pour 10 un total de cinq blocs dans le système; en conséquence, la largeur d'impulsion 60 est quintuplée. N'importe quel autre nombre de blocs de retard peut être utilisé dans d'autres modes de réalisation pour étendre une largeur d'impulsion de la quantité souhaitée. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour autant sortir du cadre de l'invention. REVENDICATIONS 1. Circuit pour étendre une largeur d'impulsion comprenant: a) des premiers moyens pour générer un signal de décalage à impulsions en réponse à un signal d'entrée; b) des seconds moyens pour générer un signal de sortie à impulsions en réponse à un signal d'entrée; et c) un condensateur (16) chargé par un transistor activé par le signal de décalage, le condensateur étant connecté électriquement avec les premiers moyens et les 10 seconds moyens et appliquant une charge à chaque cycle aux premiers et seconds moyens, la charge appliquée générant un premier retard dans un front d'impulsion de descente du signal de décalage et un second retard dans un front de descente du signal de sortie de sorte que la 15 largeur d'impulsion du signal de sortie soit étendue tandis que la largeur d'impulsion du signal de décalage est diminuée. 2. Circuit pour étendre une largeur d'impulsion 20 comprenant: a) un condensateur chargé d'un premier transistor de commande; b) des moyens de signal de décalage connectés électriquement au condensateur (16), les moyens de signal 25 de décalage produisant un signal de décalage à impulsions en réponse à un signal d'entrée, les moyens de signal de décalage ayant un second transistor de commande, dans lequel une grille du second transistor de commande est commandée par un niveau de charge du condensateur (16), 30 le second transistor de commande ajoutant un premier retard au front de descente du signal d'entrée pour produire le signal de décalage, le premier retard étant ajouté au signal de décalage jusqu'à ce qu'une largeur d'impulsion du signal de décalage soit égale à zéro; et c) des moyens de signal de sortie connectés électriquement au condensateur (16), les moyens de signal de sortie produisant un signal de sortie à impulsions en réponse au signal d'entrée, les moyens de signal de sortie ayant un troisième transistor de commande, dans 10 lequel une grille du troisième transistor de commande est commandée par le niveau de charge du condensateur (16), le troisième transistor de commande ajoutant un second retard à un front de descente du signal de sortie, dans lequel le second retard est égal au premier retard de 15 sorte que la largeur d'impulsion du signal de sortie soit étendue tandis que la largeur d'impulsion du signal de décalage est diminuée. 3. Circuit selon la revendication 2, dans lequel le 20 signal de décalage active le premier transistor de commande. 4. Circuit selon la revendication 3, dans lequel le premier transistor de commande cesse de charger le 25 condensateur (16) lorsque la largeur d'impulsion du signal de décalage est égale à zéro. 5. Circuit pour étendre une largeur d'impulsion comprenant: a) un condensateur (16) connecté électriquement au premier transistor de commande qui charge le condensateur (16) ; b) un bloc de signal de décalage ayant un second transistor de commande connecté électriquement avec: i) le condensateur (16) qui applique une charge à une grille du second transistor de commande, moyennant 5 quoi un retard est ajouté à un font de descente d'un signal de décalage; et ii) le premier transistor de commande, moyennant quoi une impulsion du signal de décalage active le premier transistor de commande; et c) un bloc de sortie ayant un troisième transistor de commande connecté électriquement au condensateur (16) qui applique une charge à la grille du troisième transistor de commande, moyennant quoi un retard est ajouté à un front de descente d'un signal de sortie. 15 6. Circuit selon la revendication 1, 2 ou 5, comprenant en outre des moyens de réinitialisation connectés électriquement avec le condensateur (16), dans lequel les moyens de réinitialisation déchargent le condensateur 20 (16) lorsque le circuit reçoit un signal de réinitialisation. 7. Circuit selon la revendication 1, 2 ou 5, dans lequel le transistor, respectivement le premier transistor de 25 commande est un transistor PMOS. 8. Circuit selon la revendication 2 ou 5, dans lequel la taille du seconde transistor de commande et celle du troisième transistor de commande sont identiques. 30 9. Circuit selon la revendication 2 ou 5, comprenant en outre un premier amplificateur inverseur (24) pour inverser le signal d'entrée dirigé vers les moyens de signal de sortie (respectivement vers le bloc de sortie). 10. Circuit selon la revendication 2 ou 5, dans lequel 5 les moyens de signal de décalage (respectivement le bloc de signal de décalage) comprennent (respectivement comprend) en outre un premier transistor inverseur à canal p (38) connecté électriquement au second transistor de commande. 11. Circuit selon la revendication 10, dans lequel les moyens de signal de décalage (respectivement le bloc de signal de décalage) comprennent (respectivement comprend) en outre un premier transistor inverseur à canal n (40) 15 connecté électriquement au premier transistor inverseur à canal p (38). 12. Circuit selon la revendication 10, dans lequel les moyens de signal de décalage (respectivement le bloc de 20 signal de décalage) comprennent (respectivement comprend) en outre un second amplificateur inverseur (42) connecté électriquement au premier transistor inverseur à canal p (38). 13. Circuit selon la revendication 2 ou 5, dans lequel les moyens de signal de sortie (respectivement le bloc de signal de sortie) comprennent (respectivement comprend) un second transistor inverseur à canal p (46). 14. Circuit selon la revendication 13, dans lequel les moyens de signal de sortie (respectivement le bloc de signal de sortie) comprennent (respectivement comprend) en outre un second transistor inverseur à canal n (48) connecté électriquement au second transistor inverseur à canal p (46). 15. Circuit selon la revendication 13, dans lequel les moyens de signal de sortie (respectivement le bloc de signal de sortie) comprennent (respectivement comprend) en outre un troisième amplificateur inverseur (50) connecté électriquement au second transistor inverseur à 10 canal p (46). 16. Circuit selon la revendication 2 ou 5, dans lequel la largeur d'impulsion du signal de sortie est doublée lorsque la largeur d'impulsion du signal de décalage est 15 égale à zéro. 17. Circuit selon la revendication 2 ou 5, comprenant en outre au moins un bloc de retard supplémentaire connecté électriquement au condensateur (16), dans lequel la 20 largeur d'impulsion du signal de sortie est augmentée pour chaque bloc de retard supplémentaire. 18. Circuit selon la revendication 17, dans lequel au moins un bloc de retard supplémentaire est un demi25 générateur à double largeur ayant des moyens pour ajouter un retard au signal de sortie qui est égal à la largeur du signal d'entrée. 19. Procédé d'extension d'une impulsion périodique 30 comprenant les étapes consistant à : a) recevoir une impulsion d'entrée de faible état au niveau d'un bloc de signal de décalage générant un signal de décalage et d'un bloc de sortie générant un signal de sortie; b) charger un condensateur (16) avec un transistor activé par le signal de décalage; c) appliquer une charge depuis le condensateur (16) vers le bloc de signal de décalage et le bloc de signal de sortie, dans lequel un retard dans un front de descente du signal de décalage et du signal de sortie est généré ; et d) répéter les étapes a à c à chaque cycle, dans lequel le condensateur n'est plus chargé lorsqu'il n'y a pas d'impulsion sur le signal de décalage. 20. Procédé selon la revendication 19, comprenant en 15 outre le fait de décharger le condensateur (16) lorsqu'un signal de réinitialisation est reçu. 21. Procédé selon la revendication 19, dans lequel un retard généré dans le signal de décalage égal à la 20 largeur initiale de l'impulsion d'entrée entraîne une largeur d'impulsion égale à zéro du signal de décalage. 22. Procédé selon la revendication 19, dans lequel une impulsion de sortie est doublée lorsqu'il n'y a pas 25 d'impulsion sur le signal de décalage. 23. Procédé selon la revendication 19, comprenant en outre le fait d'appliquer une charge depuis le condensateur (16) vers au moins un bloc de retard 30 supplémentaire, dans lequel le signal de sortie est étendu pour chaque bloc de retard supplémentaire recevant la charge du condensateur (16).