FR 2849274 A1 20040625 FR 0306405 A 20030527 DISPOSITIF A SEMICONDUCTEUR AYANT DES COUCHES ACTIVES CHANFREINEES La présente invention concerne un dispositif à semiconducteur formé sur une surface d'un substrat semiconducteur. On peut mentionner par exemple un transistor MOS (Métal Oxyde Semiconducteur) à titre de dispositif à semiconducteur formé sur une surface d'un substrat semiconducteur Le transistor MOS a une électrode de grille en tant qu'électrode de commande formée sur le substrat 10 semiconducteur et des couches actives de source/drain qui sont formées dans des positions adjacentes à l'électrode de grille dans la surface du substrat semiconducteur Dans la surface du substrat semiconducteur, une région de séparation d'éléments entourant les couches actives de source/drain est formée d'une couche d'oxyde, etc, et des formes des 15 couches actives de source/drain sont déterminées par la région de séparation d'éléments. On donne ci-dessous une information concernant des documents de l'art antérieur ayant trait à l'invention de la présente demande. Demande de brevet du Japon ouverte à l'examen du public n 20 2002-134374 Demande de brevet du Japon ouverte à l'examen du public n 1997-153603 G Scott et al, "NMOS Drive Current Reduction Caused by Transistor Layout and Trench Isolation Induced Stress", (U S A), IEDM, 1999 25 Les couches actives de source/drain sont généralement formées de façon à avoir des formes rectangulaires dans une vue en plan de la surface du substrat semiconducteur Par conséquent, en considérant à la fois le côté source et le côté drain, les couches actives de source/drain et la région de séparation d'éléments sont mutuellement en contact à une frontière incluant quatre parties de coins. Cependant, comme décrit également dans le document IEDM, 1999, cité ci-dessus, avec la miniaturisation d'un dispositif à semiconduc5 teur, une contrainte qui est ajoutée aux couches actives de source/drain à partir d'une partie d'extrémité de la région de séparation d'éléments (en d'autres termes, la partie de frontière entre les couches actives de source/drain et la région de séparation d'éléments) augmente, et cette contrainte a un effet sur une caractéristique électrique du transistor MOS. 10 En particulier, la contrainte a un effet important dans la partie de coin des couches actives de source/drain, et cette contrainte occasionne une diminution de la mobilité des porteurs et une augmentation d'un courant de fuite à une jonction drain-corps, et elle a donc un effet important sur la caractéristique électrique du transistor MOS. Par conséquent, même si on s'efforce d'améliorer les possibilités de fourniture de courant du transistor MOS, il y a un cas dans lequel le but n'est pas suffisamment atteint à cause de la contrainte dans la partie de coin. Dans ces conditions, un but de la présente invention est d'obte20 nir un dispositif à semiconducteur qui permette d'améliorer suffisamment une possibilité de fourniture de courant d'un transistor MOS. Selon un aspect de la présente invention, un dispositif à semiconducteur comporte un transistor MIS (Métal Isolant Semiconducteur) incluant des couches actives de source/drain formées dans une surface 25 d'un substrat semiconducteur, et une région de séparation d'éléments formée en position adjacente aux couches actives de source/drain dans la surface du substrat semiconducteur. Dans une vue en plan de la surface du substrat semiconducteur, les couches actives de source/drain et la région de séparation d'éléments 30 sont mutuellement en contact à une frontière incluant au moins un angle obtus ou une courbe. L'angle obtus ou la courbe constitue une forme chanfreinée dans une partie de coin des couches actives de source/drain, dans une vue en plan de la surface du substrat semiconducteur. Dans la vue en plan du substrat semiconducteur, les couches actives de source/drain et la région de séparation d'éléments sont mutuellement en contact à la frontière incluant au moins un angle obtus ou une courbe Par conséquent, une partie aiguÙ n'est pas formée dans le coin des couches actives de source/drain, une contrainte ajoutée aux couches 5 actives de source/drain par la région de séparation d'éléments est atténuée dans la partie de l'angle obtus ou de la courbe à la frontière, et par conséquent un effet sur une caractéristique électrique du dispositif à semiconducteur peut être réduit Conformément à ceci, il est possible d'obtenir le transistor MIS dont la capacité de fourniture de courant est suffi10 samment améliorée. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation préféré, donné à titre d'exemple non limitatif La suite de la description se réfère aux dessins annexés, dans lesquels: La figure 1 est une vue d'une surface supérieure illustrant un dispositif à semiconducteur conforme à un mode de réalisation préféré. La figure 2 est une coupe illustrant le dispositif à semiconducteur conforme au mode de réalisation préféré. Les figures 3 à 5 sont des vues de surface supérieure illustrant 20 toutes l'autre exemple du dispositif à semiconducteur conforme au mode de réalisation préféré. Dans le mode de réalisation préféré conforme à la présente invention, une contrainte ajoutée aux couches actives de source/drain à partir d'une région de séparation d'élément, dans des coins, est atténuée 25 en coupant les coins des couches actives de source/drain et en leur donnant des formes obtuses. Les figures 1 et 2 sont des dessins illustrant toutes deux un transistor MOS TR 1 qui est un dispositif à semiconducteur conforme au mode de réalisation préféré présent La figure 2 est un dessin illustrant 30 une coupe selon la ligne II-II sur la figure 1. Comme représenté sur la figure 2, dans le mode de réalisation préféré présent, le transistor MOS TR 1 est formé sur un substrat semiconducteur qui comprend un substrat de support 1 composé d'un substrat en silicium, d'une couche de couche d'oxyde 2 et d'une couche SOI (Se35 miconducteur sur Isolant ou Silicium sur Isolant) 32. En outre, sur la figure 2, il existe une couche isolante de grille 4 c au-dessous d'une électrode de grille 7 c, une couche isolante de paroi latérale 8 sur le côté de l'électrode de grille 7 c, des régions de formation de siliciure 9 c, 10 c et 10 d sur l'électrode de grille 7 c et sur les couches 5 actives de source/drain 6 c 1 et 6 d 1, et une région de séparation d'éléments 5 b adjacente aux couches actives de source/drain 6 c 1 et 6 d 1. Comme représenté sur la figure 1, dans ce transistor MOS TR 1, des chanfreins CN 1 sont formés aux coins des couches actives de source/drain 6 c 1 et 6 d 1 dans une vue en plan de la surface du substrat 10 semiconducteur Par ce chanfrein CN 1, des angles obtus sont inclus dans une frontière entre les couches actives de source/drain 6 c 1 et 6 d 1 et la région de séparation d'éléments 5 b Il en résulte qu'une partie aiguÙ n'est pas formée dans les coins, et la contrainte ajoutée aux couches actives de source/drain 6 c 1 et 6 d 1 par la région de séparation d'éléments 5 b est 15 atténuée. De ce fait, un effet sur une caractéristique électrique du transistor MOS TR 1 peut être réduit, et il est possible d'obtenir le transistor MOS dont la possibilité de fourniture de courant est suffisamment améliorée. En outre, une direction de canal du transistor MOS TR 1 est 20 orientée parallèlement à une direction cristallographique dans la couche SOI 32, représentée comme une direction X 1 sur la figure 1 On sait qu'en orientant la direction de canal parallèlement à la direction cristallographique , la possibilité de fourniture de courant d'un transistor MOS à canal P est améliorée d'environ 15 % et, en outre, un effet de 25 canal court devient également faible. On pense que la raison pour laquelle la possibilité de fourniture de courant est améliorée consiste en ce qu'une mobilité d'un trou dans la direction cristallographique est plus élevée que dans une direction cristallographique , et que la raison pour laquelle l'effet de canal 30 court devient faible consiste en ce qu'une valeur de coefficient de diffusion du bore dans la direction cristallographique est plus faible que dans la direction cristallographique . En outre, en ce qui concerne une forme des chanfreins CN 1, les surfaces de coupe peuvent être parallèles à une direction X 2 qui est dé35 calée de 45 par rapport à la direction X 1 parallèle à la direction de canal. On peut employer le procédé ci-dessous pour obtenir les couches actives ayant les formes chanfreinées CN 1 aux coins, comme les couches actives de source/drain 6 c 1 et 6 d 1. La région de séparation d'éléments 5 b est formée de façon gé5 nérale en utilisant une technique de photolithographie, une technique d'oxydation thermique et une technique d'enfouissement dans une tranchée Dans cellesci, lorsque la forme de la région de séparation d'éléments 5 b est déterminée par la technique de photolithographie, une forme de motif d'une résine photosensible (une forme de la partie dans laquelle 10 la résine photosensible demeure) formée sur le substrat est fixée de façon à être la forme chanfreinée, identique aux couches actives de source/drain 6 c 1 et 6 d 1. En procédant ainsi, la partie autre que la partie recouverte par la résine photosensible peut être transformée de façon à devenir la région 15 de séparation d'éléments, par exemple par un procédé d'oxydation thermique Ensuite, en enlevant la résine photosensible et en implantant une impureté dans la partie entourée par la région de séparation d'éléments, on peut former les couches actives de sources/drain 6 c 1 et 6 d 1 de façon qu'elles aient les formes chanfreinées CN 1 aux coins, comme représenté 20 sur la figure 1. En outre, comme représenté sur la figure 2, en ce qui concerne ce transistor MOS TR 1, des chanfreins RD sont également formés aux coins entre les couches actives de source/drain 6 c 1, 6 d 1 et la région de séparation d'éléments 5 b dans une direction de l'épaisseur du substrat 25 semiconducteur En d'autres termes, une partie courbe est incluse à la frontière entre les couches actives de source/drain 6 c 1 et 6 d 1, et la région de séparation d'éléments 5 b En formant ces chanfreins RD, la partie aiguÙ n'est pas formée au coin, et la contrainte ajoutée aux couches actives de source/drain 6 c 1 et 6 d 1 à partir de la région de séparation d'élé30 ments 5 b est atténuée. Ainsi, un effet de la contrainte sur une caractéristique électrique du transistor MOS TR 1 peut être réduit davantage, et il est possible d'obtenir le transistor MOS dans lequel une possibilité de fourniture de courant est suffisamment améliorée. Pour former les chanfreins RD aux coins entre les couches acti- ves de source/drain 6 c 1, 6 d 1 et la région de séparation d'éléments 5 b dans la direction de l'épaisseur du substrat semiconducteur, la région de séparation d'éléments 5 b peut être formée par exemple par le procédé d'oxydation thermique, comme décrit ci-dessus Comme il est connu de 5 façon générale, lorsque le procédé d'oxydation thermique est employé, les parties de coins de la région de séparation d'éléments 5 b prennent une forme arrondie Conformément à ceci, les couches actives de source/ drain 6 c 1, 6 d 1 et la région de séparation d'éléments 5 b viennent mutuellement en contact à la frontière incluant les courbes En outre, on peut 10 également employer le fait qu'elles sont mutuellement en contact à la frontière incluant au moins un angle obtus au lieu de la courbe (par exemple, dans le cas de la formation de la région de séparation d'éléments 5 b dans une tranchée ayant une forme allant en diminuant, etc) . Dans le mode de réalisation préféré présent, le chanfrein CN 1 15 est formé aux coins, ce qui fait que l'aire des couches actives de source/ drain 6 c 1 et 6 d 1 est un peu réduite en comparaison avec un cas dans lequel le chanfrein CN 1 n'est pas formé Lorsque l'aire des couches actives de source/drain 6 c 1 et 6 d 1 est réduite, le nombre de plots de contact qu'il est possible de connecter aux couches actives de source/drain 6 c 1 et 6 d 1 20 est réduit, et par conséquent il peut y avoir un problème d'une augmentation d'une résistance de contact entre les couches actives et les plots. Cependant, si les régions de formation de siliciure 10 c et 10 d sont formées sur des surfaces des couches actives de source/drain 6 c 1 et 6 d 1, I'augmentation de la résistance de contact peut être suffisamment 25 maîtrisée. On peut employer le fait qu'une largeur L 2 des couches actives de source/drain 6 c 1 et 6 d 1 est de façon appropriée trois fois plus large qu'une largeur L 1 d'un plot de contact CP ou plus, par exemple En formant la largeur L 2 des couches actives de source/drain 6 c 1 et 6 d 1 de fa30 çon qu'elle corresponde à cette valeur, un défaut de contact peut difficilement se produire En d'autres termes, même dans un cas dans lequel un alignement mutuel du plot de contact CP et des couches actives de source/drain 6 c 1 et 6 d 1 glisse légèrement sous l'influence d'un glissement d'un photomasque au moment de la formation du transistor MOS 35 TR 1 en utilisant la technique de photolithographie, etc, la possibilité que le plot de contact CP soit formé au-delà des couches actives de source/drain 6 c 1 et 6 d 1 peut être réduite. On ne peut pas employer une configuration dans laquelle une position d'une partie d'extrémité ED 1 dans la surface de coupe du chan5 frein CN 1 du côté de l'électrode de grille 7 c, est placée près de l'électrode de grille 7 c au-delà d'une ligne de prolongement LN 1 de la partie d'extrémité du plot de contact CP du côté de l'électrode de grille 7 c Ceci vient du fait qu'il y a une augmentation de la possibilité que la résistance de contact s'élève en raison d'une diminution de l'aire des couches acti10 ves de source/drain 6 c 1 et 6 d 1, et de la possibilité que le plot de contact CP soit formé au-delà des couches actives de source/drain 6 c 1 et 6 d 1. En outre, sur la figure 1, le chanfrein CN 1 aux coins des couches actives de source/drain 6 c 1 et 6 d 1 est illustré avec une forme droite, mais il n'est évidemment pas limité à une telle forme Par exemple, un chan15 frein CN 2 ayant une forme de ligne polygonale comme représenté sur la figure 3 et un chanfrein CN 3 ayant une forme de ligne courbe comme représenté sur la figure 4, sont également applicables. En outre, dans le mode de réalisation préféré présent, on décrit la formation de chanfreins aux coins de la couche active de source/drain 20 du transistor MOS TR 1, mais la présente invention est également applicable à d'autres dispositifs à semiconducteur, en plus du transistor MOS En d'autres termes, en ce qui concerne un dispositif à semiconducteur utilisant la couche active formée dans la surface du substrat semiconducteur, comme un condensateur utilisant une structure MOS, un condensateur 25 utilisant une jonction PN, etc, l'effet s'exerçant sur la caractéristique électrique peut être réduit en formant les chanfreins aux coins inclus à la frontière entre la couche active et la région de séparation d'éléments. En outre, la présente invention est également applicable à une combinaison TR 2 des transistors ayant une structure dans laquelle plu30 sieurs électrodes de grille 7 c 1 à 7 c 3 sont formées en parallèle, et des couches actives de source/drain 6 d 2 a, 6 c 2 a, 6 d 2 b et 6 c 2 b sont formées entre les électrodes de grille respectives et dans des parties adjacentes des électrodes de grille des deux extrémités Dans ce cas, le coin n'existe pas à la frontière entre la couche active et la région de séparation d'élé35 ments, comme décrit ci-dessus, dans les couches actives de source/drain 6 c 2 a et 6 d 2 b entre les électrodes de grille respectives, et par conséquent il est possible de former les chanfreins seulement aux coins des couches actives de source/drain 6 d 2 a et 6 c 2 b des deux extrémités. Même si l'invention a été présentée et décrite en détail, cette description est en tout aspect illustrative et non limitative. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1 Dispositif à semiconducteur, comprenant: un transistor MIS (Métal Isolant Semiconducteur) qui comprend des couches actives de source/drain ( 6 c 1 et 6 d 1) formées dans une surface du substrat semi5 conducteur ( 1 et 32); et une région de séparation d'éléments ( 5 b) qui est formée en position adjacente aux couches actives de source/drain dans la surface du substrat semiconducteur; caractérisé en ce que, dans une vue en plan de cette surface du substrat semiconducteur, les couches actives de source/drain et la région de séparation d'éléments sont mutuellement 10 en contact à une frontière incluant au moins un angle obtus ou une courbe, et cet angle obtus ou cette courbe constitue une forme de chanfrein dans une partie de coin des couches actives de source/drain dans une vue en plan de la surface du substrat semiconducteur. 2 Dispositif à semiconducteur selon la revendication 1, caracté15 risé en ce que la couche active de source/drain ( 6 c 1 et 6 d 1) et la région de séparation d'éléments ( 5 b) sont également en contact mutuel à une frontière incluant au moins un angle obtus ou une courbe dans une direction de l'épaisseur du substrat semiconducteur ( 1 et 32).