FR 2852770 A1 20040924 FR 0303511 A 20030321 CAPTEUR D'IMAGE A CYCLE DE LECTURE RAPIDE L'invention concerne les capteurs d'image électroniques, et plus particulièrement les capteurs comportant une matrice de prise d'image de grand format (plusieurs milliers de lignes et plusieurs milliers de colonnes de points d'image). Les matrices de grande taille posent un problème spécifique qui est celui du temps nécessaire à la lecture de l'image enregistrée dans la matrice: il faut vider la matrice ligne par ligne dans un registre de lecture placé à l'extrémité des colonnes de la matrice jusqu'à ce que toutes les l0 lignes aient été vidées; mais, entre le déversement d'une ligne de matrice dans le registre et le déversement de la ligne suivante, il faut lire le contenu du registre en le vidant étage par étage dans un circuit de lecture placé en bout du registre. Pour obtenir une cadence suffisamment élevée (par exemple la 15 cadence typique d'une prise de vue vidéo à 30 images par seconde), il faut à la fois que le registre de lecture travaille à cadence extrêmement élevée et que les phases de transfert en colonne ne prennent pas trop de temps. Pour améliorer les performances, on a déjà proposé de diviser la matrice à la fois horizontalement et verticalement en deux parties, donc en 20 quatre quadrants, et de placer à l'extrémité libre des colonnes de chaque cadran un registre de lecture spécifique. Il y a donc quatre registres de lecture et les contraintes de chaque registre sont les contraintes correspondant à une matrice de taille réduite. Même lorsque cette disposition est utilisée, elle ne suffit pas 25 forcément et on peut souhaiter accélérer le processus de lecture de l'image. On peut aussi prévoir, mais cela entraîne des contraintes de conception topographiques supplémentaires et des contraintes de multiplexage des diverses sorties des registres, que les registres ont des sorties intermédiaires au lieu d'avoir une seule sortie en bout de registre. L'invention vise à proposer une solution simple d'amélioration de la vitesse de lecture, qui peut d'ailleurs être utilisée en combinaison avec les solutions qui viennent d'être exposées (multiples registres et registres à sorties multiples). Pour expliquer l'invention, on rappelle que dans un capteur d'image classique: - les colonnes de la matrice de prise d'image sont organisées chacune en registre à transfert de charges en colonne pour décaler 5 progressivement les charges d'un point d'image d'une ligne à l'autre à l'intérieur de chaque colonne, chaque étage du registre en colonne correspondant à un point d'image; - chaque étage du registre en colonne comprend plusieurs électrodes (typiquement quatre électrodes pour une matrice classique); le 0o transfert de charges en colonne d'un étage au suivant, de même que le transfert de la dernière ligne vers le registre de lecture, s'effectue en plusieurs coups d'horloge successifs d'une horloge de cadencement vertical; les coups d'horloge correspondent à des commandes des différentes électrodes de l'étage, en synchronisme pour les électrodes de même rang de 15 toutes les lignes de la matrice; - entre la dernière ligne de points de la matrice de prise d'image et le registre de lecture situé à l'extrémité des colonnes de la matrice, il y a une électrode de transfert qui est commandée en synchronisme avec le transfert en colonne, pour déverser dans le registre de lecture les charges de 20 la dernière ligne, en même temps que les charges avancent d'une ligne à la suivante dans le reste de la matrice; - entre deux transferts de charge successifs en colonne, on prend le temps de vider en ligne successivement tous les étages du registre de lecture, sous la commande d'une horloge de cadencement horizontal; la 25 fréquence de l'horloge de cadencement horizontal, pour le transfert en ligne, est beaucoup plus rapide que la fréquence de l'horloge de cadencement vertical, utilisée pour le transfert en colonne. Les cadences, tant verticales qu'horizontales, ne peuvent pas monter au dessus de certaines valeurs, qui sont dictées par les capacités et 30 résistances parasites des électrodes et la puissance des amplificateurs qui commutent entre un niveau haut et un niveau bas les potentiels appliqués aux électrodes. Les signaux de commande du registre de lecture, pilotés à la cadence horizontale, commandent de très petites électrodes (celles du registre horizontal) et la cadence peut être rapide. Mais l'horloge de 35 cadencement vertical est beaucoup plus lente à cause du fait que les amplificateurs doivent contrôler simultanément N électrodes (pour N lignes de matrice), électrodes dont les résistances et capacités parasites sont élevées puisque chacune de ces N électrodes occupe toute la largeur de la matrice. La figure 1 représente sous forme simplifiée un chronogramme classique de lecture d'une matrice de prise d'image dont les colonnes sont agencées en registre de transfert à quatre électrodes par ligne, et dans laquelle le transfert des charges d'une ligne de points à la suivante utilise dix coups d'une horloge de cadencement vertical de période élémentaire TO. Un 10 transfert en dix coups est classique pour des registres à quatre électrodes par étage fonctionnant en mode MPP (" multi-pinned phase " en anglais). D'autres modes sont possibles et utilisent un nombre variable d'électrodes et un nombre variable de coups d'horloge pour faire avancer d'une ligne le transfert de charges en colonne. La première ligne du chronogramme représente les impulsions de l'horloge de cadencement vertical, dont la période est TO. Les quatre lignes suivantes représentent les signaux de commande phil, phi2, phi3, phi4 des quatre électrodes successives d'une ligne de la matrice. Toutes les électrodes de même rang des différentes lignes sont commandées par les 20 mêmes signaux, c'est-à-dire que la première électrode (rang 1) de n'importe quelle ligne est commandée par le signal phil, la deuxième électrode (rang 2) de n'importe quelle ligne est commandée par le signal phi2, et de même pour les signaux phi3 et phi4 qui commandent respectivement toutes les troisièmes électrodes et toutes les quatrièmes électrodes. La sixième ligne du chronogramme représente la commande d'une électrode dite électrode de transfert, située entre la dernière ligne de points de la matrice et le registre de lecture horizontal. Cette électrode de transfert est commandée par un signal de commande phiTR, pour abaisser périodiquement, en synchronisme avec le décalage vertical des charges 30 d'une ligne à l'autre, une barrière de potentiel créée par cette électrode entre les colonnes et le registre de lecture; cet abaissement de barrière provoque le vidage des charges de la dernière ligne dans le registre, après quoi la fin du créneau phiTR (passage au niveau bas) remonte la barrière de potentiel pendant tout le temps que va durer le vidage horizontal du registre de 35 lecture. Le signal phiTR est en général le même que phil. La septième ligne du chronogramme représente les impulsions de cadencement horizontal, de période TL beaucoup plus courte que TO car le registre de lecture peut effectuer un transfert de charges en ligne beaucoup plus rapide que le transfert de charges en colonne. Les ordres de grandeur, 5 non respectés sur la figure 1, sont de l'ordre de 2 microsecondes pour TO et nanosecondes pour TL, pour une matrice de 1000 lignes et 1000 colonnes. Les huitième et neuvième lignes du chronogramme représentent symboliquement les deux signaux de commande phiLl et phiL2 du registre 10 horizontal (classiquement un registre à deux phases et à deux électrodes par étage du registre); la commutation de ces signaux est rythmée par l'horloge à période TL; les signaux phiLl et phiL2 sont interrompus pendant toute la phase de transfert vertical d'une ligne, qui dure environ 20 microsecondes dans cet exemple; ils reprennent ensuite pour un nouveau 15 vidage horizontal. On comprend donc que d'une part les signaux phiL1 et phiL2 de transfert horizontal sont actionnés K fois s'il y a K colonnes à lire dans la matrice (correspondant à K étages du registre de lecture horizontal), pour vider le registre horizontal; puis une succession de créneaux phil, phi2, 20 phi3, phi4, phiTR tels que représentés sur la figure 1 est établie pour transférer une nouvelle ligne de la matrice dans le registre de lecture; puis le registre de lecture est vidé par K actionnements des signaux phiLl et phiL2. Ce processus est répété N fois s'il y a N lignes dans la matrice. A la fin, la matrice aura été complètement lue et une nouvelle réception 25 d'image peut avoir lieu. Pour améliorer la rapidité de lecture de la matrice, l'invention propose de poursuivre le transfert horizontal dans le registre de lecture même pendant que les signaux de décalage verticaux d'une ligne à l'autre se poursuivent, sans cependant poursuivre le transfert horizontal pendant 30 l'ouverture de la porte de transfert entre colonnes et registre horizontal. Le temps de vidage du registre de lecture horizontal empiète donc sur le temps réservé à chaque étape de transfert vertical, au lieu que ces temps soient additionnés. Le gain de temps se répète à chaque ligne, ce qui est d'autant plus significatif que le nombre de lignes est plus élevé. Par conséquent, l'invention propose un capteur d'image comprenant une matrice de prise de vue ayant N lignes et K colonnes de points d'image, un registre de lecture à l'extrémité libre des K colonnes, et des moyens pour transférer d'une ligne à l'autre, et de la dernière ligne au 5 registre de lecture, des charges correspondant aux points d'image, avec une électrode de transfert entre la dernière ligne de la matrice et le registre de lecture, chaque ligne de points d'image comprenant plusieurs électrodes de rang 1 à p, actionnées en synchronisme, de telle sorte que les électrodes de même rang j (j=1 à p) de toutes les lignes soient actionnées par un même 10 signal de commande périodique, l'électrode de rang p étant, parmi les électrodes d'une même ligne, celle qui est la plus proche du registre de lecture, des moyens de commande du registre de lecture étant prévus pour effectuer un transfert de charges du registre vers un circuit de lecture, interrompre ce transfert pendant qu'une barrière de potentiel sous l'électrode 15 de transfert est abaissée, et reprendre ce transfert ensuite, ce capteur d'image étant caractérisé en ce que les moyens de commande sont agencés pour effectuer un transfert de charges d'une part pendant que les électrodes de ligne ne subissent aucune commutation de niveau de potentiel, et d'autre part pendant que les électrodes d'au moins un des rangs j = 1 à j = p 20 subissent une commutation de niveau lors d'une opération de transfert de charges en colonne. Le transfert par le registre de lecture peut être poursuivi, selon l'invention, pendant toute la durée o les différentes électrodes de rang j = 1 à p subissent des commutations (sauf pendant le temps o la barrière de 25 potentiel sous l'électrode de transfert est abaissée). Il peut même être poursuivi pendant une partie du temps o les électrodes de rang 1 de la matrice sont à un niveau de potentiel haut, à condition toutefois que l'électrode de transfert entre matrice et registre de lecture soit commandée pour autoriser le transfert de charges de la matrice au registre pendant une 30 durée plus courte que la durée de passage au potentiel haut des électrodes de rang 1. Le potentiel haut appliqué à une électrode est celui qui définit l'abaissement d'une barrière de potentiel ou le creusement d'un puits de potentiel sous cette électrode; le potentiel bas est celui qui élève une barrière de potentiel ou fait remonter le fond d'un puits de potentiel formé 35 sous l'électrode. On prévoit donc de préférence que l'électrode de transfert est commandée par un signal de commande qui n'est pas le même que celui qui commande les électrodes de rang i (mais qui commence et se termine pendant que les électrodes de rang i sont au potentiel haut). On peut prévoir que l'électrode de rang p de la dernière ligne de la matrice, celle qui est adjacente à l'électrode de transfert, a une surface plus grande que les autres électrodes de rang p de la matrice, afin de pouvoir stocker la totalité des charges sous cette électrode. On prévoit de préférence aussi qu'elle est commandée par un signal indépendant de celui des autres lo électrodes de même rang p. Cette électrode et l'électrode de transfert sont de préférence réalisées avec une résistivité plus faible que les autres électrodes de ligne de la matrice (en pratique elles sont en silicium polycristallin doublé par une couche d'aluminium) afin de pouvoir être commandées très rapidement. Enfin, la sortie du registre de lecture aboutit sur un circuit de lecture qui comprend en principe un convertisseur charge/tension (constitué essentiellement par une simple diode de lecture recueillant les charges du registre) et un amplificateur réalisés sur la même puce de circuit intégré (en silicium) que la matrice, et on propose selon l'invention que l'amplificateur au 20 moins soit de préférence agencé physiquement de manière à être découplé du corps du substrat de circuit-intégré. En effet, le corps du substrat de circuit intégré tend à subir des variations de potentiel lors des commutations du réseau de N lignes de p électrodes, et ces variations de potentiel de substrat seraient néfastes si elles se retransmettaient au circuit de lecture 25 pendant la lecture des charges du registre. On prévoit donc des moyens pour neutraliser l'effet sur l'amplificateur des variations de potentiel du silicium lors des commutations de niveau de potentiel des électrodes de ligne de la matrice. Ces moyens comprennent par exemple une électrode formée sur la même face de 30 substrat que les électrodes de la matrice, cette électrode entourant l'amplificateur, et des moyens pour relier cette électrode à un potentiel fixe de masse. Ces moyens de neutralisation peuvent aussi comprendre une tranchée dans le silicium autour de l'amplificateur et des moyens pour relier à un potentiel fixe de masse la portion de substrat entourée par cette tranchée. L'invention est particulièrement intéressante pour les matrices de grand format, à très grand nombre de lignes et de colonnes, car le couplage capacitif est très important dans ce cas, et tout spécialement celles qui fonctionnent en mode d'intégration de charges de type MPP qui est un mode à faible bruit. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: - la figure 1, déjà décrite, représente un chronogramme de transfert de charges d'une matrice de prise de vue classique; - la figure 2 représente une matrice de prise de vue selon l'invention; - la figure 3 rappelle la structure en coupe des électrodes de ligne 15 de la matrice; - la figure 4 représente un chronogramme de lecture de charges de la matrice de la figure 2. La figure 2 représente une vue partielle d'une matrice de prise 20 d'image, montrant schématiquement les deux dernières lignes N-1 et N de la matrice, l'électrode de transfert TR entre la dernière électrode de la dernière ligne et le registre de lecture horizontal RL. La sortie du registre de lecture débouche sur un circuit de lecture comprenant en principe une diode de lecture DL, et un amplificateur AMP. La diode de lecture, associée à un 25 transistor de remise à niveau périodique, agit comme convertisseur charge/tension pour transformer en niveau de tension proportionnel à la charge chaque paquet de charges déversé dans la diode par le registre de lecture au fur et à mesure de son avance pas-à-pas. Dans l'exemple représenté, chaque ligne comporte quatre 30 électrodes parallèles de rang j=1 à j=4, respectivement El, E2, E3, E4 dans l'ordre de la plus éloignée à la plus proche du registre de lecture. Entre deux opérations successives de transfert de charges en colonne, ces électrodes sont soumises à des potentiels fixes qui permettent le stockage de charges localisées en chaque point d'image au croisement 35 d'une ligne et d'une colonne. Typiquement, (matrice conçue pour fonctionner en mode MPP) les potentiels appliqués aux quatre électrodes d'une ligne sont des potentiels bas sur les électrodes El ainsi que sur les électrodes E2, E3 et E4, mais le potentiel à l'intérieur de la couche superficielle de silicium dopé de type N dans laquelle sont stockées et se propagent les charges, est 5 légèrement plus bas sous les électrodes El; ainsi est créé sous les électrodes E2, E3, E4, entre les électrodes El de deux lignes successives, un puits de potentiel peu profond mais large dans lequel restent accumulées les charges au croisement de la ligne et de la colonne pendant l'intervalle de temps qui sépare deux étapes élémentaires de transfert en colonne. La figure 3 représente en coupe le long d'une colonne la structure physique classique de l'extrémité de la colonne d'une matrice, avec un substrat de silicium 10 de type P, une couche superficielle de type N-, moins dopée sous les électrodes El et sous l'électrode de transfert TR que sous les électrodes E2, E3, E4, afin de créer, pour un même niveau de potentiel 15 sous toutes les électrodes, une barrière de potentiel sous les électrodes El et TR, barrière qui retient les charges stockées sous l'ensemble des électrodes E2, E3, E4, ou dans le registre RL. On rappelle par ailleurs qu'un niveau haut de potentiel positif crée un puits de potentiel plus profond, pour des charges négatives, qu'un niveau bas. Les colonnes sont séparées par des barrières physiques (oxyde et/ou région dopées négativement) qui isolent les paquets de charges négatives stockés dans les différentes colonnes. Pendant une opération de transfert élémentaire (transfert de charges d'une ligne à la suivante), des commutations de potentiels 25 successives, identiques pour toutes les électrodes de même rang des différentes lignes de la matrice, sont appliquées pour créer progressivement un décalage de charges depuis les électrodes E2, E3, E4 d'une ligne (par exemple la ligne N-1) jusqu'aux électrodes E2, E3, E4 de la ligne suivante (ligne N). Les signaux de commande phil, phi2, phi3, phi4 des électrodes 30 El, E2, E3, E4 respectivement sont représentés sur le chronogramme de la figure 4. Ces signaux sont représentés schématiquement par des niveaux logiques haut et bas. Les niveaux de potentiel créés à l'intérieur du silicium de la matrice sous une électrode ne sont pas représentés pour ne pas compliquer les figures; on comprendra que ces niveaux de potentiel 35 dépendent à la fois du niveau de potentiel appliqué à l'électrode et du dopage du silicium au dessous de l'électrode. Dans le cas classique des matrices fonctionnant en mode MPP, un puits de potentiel est créé sous les électrodes E2, E3 et E4, et une barrière de potentiel est créée autour de ce puits par les électrodes El, alors que les potentiels des quatre électrodes sont tous au niveau bas. Le chronogramme de la figure 4 représente: - sur sa partie gauche, dans laquelle il n'y a pas de commutation des signaux phil à phi4, une phase d'attente qui sépare deux opérations successives de transfert de charges en colonne; - dans sa partie centrale, la commutation des signaux phil à phi4 correspondant à une étape de transfert de charges d'une ligne à la suivante et de la dernière ligne vers le registre de lecture; - et dans sa partie droite, à nouveau une période d'attente d'une nouvelle étape de transfert de charges d'une ligne à la suivante. L'étape de transfert de charges d'une ligne à la suivante dure, dans l'exemple de matrice MPP utilisé, dix coups d'une horloge de base de période TO; les signaux phil à phi4 sont établis par un séquenceur non représenté qui fonctionne au rythme de cette horloge TO. La période TO est typiquement de 2 microsecondes environ pour une matrice de 1000 lignes 20 capable de fournir une image en 1/30 de seconde. Le chronogramme de la figure 4 représente également le signal de commande phiTR de la porte de transfert TR entre l'électrode E4 de la dernière ligne N et le registre de lecture RL. Classiquement, la porte de transfert est commandée par le même signal phil que les électrodes El de 25 la matrice. Mais, dans la matrice selon l'invention, on préfère prévoir un signal de commande séparé phiTR pour commander cette électrode; ce signal phiTR abaisse la barrière de potentiel créée presque en permanence sous l'électrode de transfert TR (barrière entre les colonnes de la matrice et le registre de lecture) ; la durée du signal phiTR au niveau haut, pendant 30 laquelle la barrière de potentiel est abaissée, est de préférence plus courte que la durée du signal phil; l'électrode de transfert est d'ailleurs commandée par un signal qui ne provient pas des amplificateurs de pilotage des électrodes El même si le créneau phiTR est identique au créneau phil. Pendant cette durée du créneau phiTR au niveau haut, les charges peuvent 35 se déverser de la dernière ligne vers le registre de lecture RL. Le registre de lecture est classiquement organisé avec un étage par colonne de la matrice, deux électrodes par étage, et deux signaux en opposition de phase, phiLl et phiL2, pour la commande de ces électrodes. Les charges sont initialement déversées sous une des électrodes (électrode 5 commandée par le signal phiLl dans l'exemple décrit et c'est pourquoi phiLl est au niveau de potentiel haut pendant la durée du créneau phiTR); puis, lorsque le registre de lecture est actionné en mode de lecture, les charges sont décalées horizontalement pas-à-pas sous l'électrode suivante (vers la droite sur la figure 2), au fur et à mesure de la commutation alternée des 10 phases phiLl et phiL2, jusqu'à atteindre les circuits de lecture. Les circuits de lecture en sortie du registre de lecture comprennent classiquement un convertisseur charge/tension et un amplificateur de tension; le convertisseur est constitué d'une part par la diode de lecture DL dans laquelle sont déversées les charges arrivant 15 périodiquement à la cadence d'avance du registre de lecture et d'autre part par un circuit de remise à niveau du potentiel de la diode après chaque lecture. La cadence d'avance du registre de lecture (cadence de commutation des phases phiLl et phiL2) est définie par une horloge de 20 période TL beaucoup plus courte que TO, et il faut deux coups d'horloge TL pour faire avancer d'un étage les charges, le registre de lecture étant en principe un registre à deux phases. Pendant le transfert de charges des colonnes vers le registre de lecture, on interrompt le transfert horizontal des charges dans le registre de 25 lecture et, à cet effet, les signaux de commande phiLl et phiL2 du registre sont arrêtés. Mais, alors que classiquement on arrêtait les signaux phiLl et phiL2 (voir figure 1) pendant toute la durée de commutation des phases phil à phi4 (10 coups d'horloge TO en mode MPP), on propose selon l'invention de n'arrêter la commutation des phases phiLl et phiL2 que pendant une 30 durée beaucoup plus brève qui est la durée d'abaissement de la barrière de potentiel sous l'électrode de transfert TR, c'est-à-dire la durée du créneau phiTR au niveau haut. Cette durée est de 1 à 3 fois la période TO, ou au maximum 5 fois TO dans le cas extrême o la durée du créneau phiTR est égale à celle du créneau phil. Dans l'art antérieur l'arrêt du transfert horizontal pouvait durer environ 20 microsecondes pour une période TO de 2 microsecondes. Dans la matrice selon l'invention, on arrête le transfert horizontal pendant une durée qui peut se limiter à 4 à 10 microsecondes. A titre indicatif, pour 1000 colonnes à une cadence horizontale TL de 12, 5 nanosecondes, donc 25 nanosecondes par pas de transfert horizontal, le vidage du registre horizontal RL prend 25 microsecondes. Le décalage d'une ligne de matrice dans le transfert vertical prend environ 20 microsecondes pour une cadence d'horloge verticale de T0=2 1o microsecondes. Au total, le temps de cycle pour la lecture d'une ligne prend donc microsecondes si on additionne le temps de lecture horizontal et le temps d'incrémentation d'une ligne dans le transfert en colonne. Avec l'invention, en limitant à 2T0 ou à peine plus, soit environ 4 à 5 microsecondes, le temps 15 pendant lequel le transfert horizontal est interrompu, on trouve un temps de cycle total de 25 + 5 microsecondes soit 30 microsecondes pour la lecture d'une ligne complète au lieu de 45 microsecondes. On a donc ainsi gagné, dans cet exemple, 15 microsecondes soit plus de 30% d'amélioration de la rapidité de lecture de l'ensemble de la 20 matrice. Si on détaille le fonctionnement de type MPP de la matrice, la succession des dix étapes aboutissant à une incrémentation d'une ligne dans le transfert en colonne est dans l'ordre la suivante pour l'ensemble des lignes sauf la dernière (celle-ci sera décrite plus loin): - 0. départ avec les signaux phil, phi2, phi3, phi4 au niveau bas; les charges photogénérées sont stockées sous les électrodes E2, E3, E4 des lignes de la matrice; - 1. montée de phi3, les charges se concentrent principalement sous E3; - 2. montée de phi4, les charges se répartissent principalement sous E3 et E4; - 3. montée de phil, les charges se répartissent sous E3, E4 et sous l'électrode El de la ligne suivante; - 4. descente de phi3, les charges qui étaient sous E3 se 35 concentrent sous l'électrode E4 et sous l'électrode El de la ligne suivante - 5. montée de phi2, les charges se répartissent principalement entre l'électrode E4 et l'électrode E2 de la ligne suivante; - 6. descente de phi4, les charges sont réparties sous les électrodes El et E2 de la ligne suivante (désormais elles sont toutes sous les électrodes de la ligne suivante) - 7. remontée de phi3, les charges sont sous El, E2, E3 (principalement E2, E3); - 8. descente de phil, les charges se concentrent principalement sous E2 et E3; - 9. descente de phi3, les charges se concentrent principalement sous E2; - 10. descente de phi2, les charges se répartissent sous E2, E3, E4 et on est revenu à l'état initial, les charges ayant avancé d'une ligne. Pour la dernière ligne de la matrice, le processus est le suivant dans le cas o le signal phiTR passe et reste au niveau haut en même temps que phil: - 1. montée de phi3, les charges se concentrent principalement sous E3; - 2. montée de phi4, les charges se répartissent principalement sous E3 et E4; - 3. montée de phil et de phiTR: abaissement de la barrière de potentiel entre l'électrode E4 et le registre de lecture: les charges présentes sous E4 commencent à se déverser dans le registre; accueil possible de 25 nouvelles charges sous El, en provenance de l'avant dernière ligne - 4. descente de phi3, les charges qui étaient sous E3 sont poussées vers l'électrode E4 et de là continuent à se déverser dans le registre de lecture; - 5. montée de phi2, pas de changement sauf en ce qui 30 concerne les charges arrivées de l'avant dernière ligne mais ces charges restent isolées de celles qui se déversent dans le registre de lecture; - 6. descente de phi4, le restant de charges sous E4 finit de se déverser dans le registre de lecture; - 7. remontée de phi3, pas de changement; les charges 35 arrivées de l'avant dernière ligne sont sous El, E2, E3; - 8. descente de phil et phiTRf; fermeture de la barrière entre les colonnes et le registre de lecture; les charges arrivées de la dernière ligne sont alors principalement sous E2, E3; - 9. descente de phi3, les charges se concentrent principalement sous E2; la barrière estfermée; - 10. descente de phi2, les charges se répartissent sous E2, E3, E4 et on est revenu à l'état initial, les charges ayant avancé d'une ligne; la barrière est fermée. Mais dans la solution préférée, le créneau phiTR est plus court 10 que le créneau phil et dans ce cas l'ouverture de la barrière de potentiel entre les colonnes et le registre de lecture peut commencer après l'étape 3, par exemple à l'étape 4 ou l'étape 5 (avant la descente de phi4); le créneau phiTR peut aussi redescendre avant l'étape 8, de préférence à l'étape 7 (mais il faut attendre la descente de phi4 car la descente de phi4 est 15 nécessaire pour finir de pousser les charges dans le registre) . Une bonne solution est la montée de phiTR à l'étape 5 et la descente à l'étape 7, avec une durée de 2T0. Cependant, il est possible de réduire encore la durée du créneau phiTR à une valeur d'environ TO si on démarre ce créneau une demi-période avant l'étape 6 (descente de phi 4) et si on le termine une 20 demi-période après cette étape 6. En résumé par conséquent, le capteur comprend des moyens pour: - abaisser la barrière de potentiel sous l'électrode de transfert (TR) en même temps que ou après le passage à un niveau 25 logique haut des électrodes de rang 2 et pendant que l'électrode de rang 4 est au niveau haut, et pour remonter cette barrière de potentiel avant ou en même temps qu'un passage de l'électrode de rang 3 à un niveau logique haut et alors que l'électrode de rang 4 est revenue au niveau bas. Pour permettre d'obtenir d'une manière optimale le chronogramme de la figure 4, il est souhaitable que l'électrode de transfert TR réagisse très rapidement au signal de commande phiTR lorsqu'il monte ou descend. Il est donc préférable que cette électrode soit plus conductrice que les autres électrodes El à E4 de la matrice. Pour cela, alors que les électrodes de la 35 matrice sont généralement en silicium polycristallin dopé, on prévoit de doubler l'électrode TR par une couche d'aluminium. On fait de préférence la même chose aussi pour l'électrode qui lui est adjacente, à savoir la dernière électrode E4 de la dernière ligne N, et on prévoit de commander cette électrode E4 par un amplificateur séparé de l'amplificateur qui commande 5 toutes les électrodes E4 des autres lignes. Ainsi, l'électrode E4 de la dernière ligne ne sera pas affectée par l'imprécision de commutation des signaux phi4; sa commutation sera mieux contrôlée et le chronogramme de la figure 4 sera plus facilement respecté; les charges présentes sous la dernière électrode E4 auront le temps de se déverser dans le registre de lecture l0 malgré le temps bref imparti pour ce déversement. C'est pour cela que le temps imparti au créneau phiTR peut avoir une durée aussi faible que TO. Il faut noter que l'on ne peut pas doubler l'ensemble des électrodes avec une couche d'aluminium parce que l'aluminium masque la lumière et doit donc être utilisé le moins possible dans la zone active de prise 15 d'image du capteur; mais il est acceptable de doubler la dernière électrode E4 et l'électrode de transfert. Il peut être souhaitable de donner à la dernière électrode E4 de la dernière ligne une largeur supérieure à celle des autres électrodes E4 de la matrice pour faciliter le stockage des charges entièrement sous cette 20 électrode à l'étape 4 avant ouverture de la barrière par phiTR. L'invention est applicable également dans le cas o, pour accélérer la lecture au prix de la résolution d'image, on effectue un regroupement de pixels deux par deux en colonne (et éventuellement en ligne aussi). Dans ce cas, on effectue deux pas de transfert en colonne 25 successifs avant d'ouvrir la porte de transfert vers le registre de lecture. Les charges de deux lignes successives s'accumulent sous la dernière électrode E4 de la dernière ligne, qui est plus large que les autres électrodes E4 de la matrice et qui est commandée par un signal qui passe au niveau haut seulement pendant la durée du créneau phi4 du deuxième pas de transfert 30 mais pas lors du premier. L'électrode E4 de la dernière ligne n'est par conséquent pas commandée par le même signal de commutation que les autres électrodes E4 de la matrice. La porte de transfert est ouverte pendant un bref instant commençant avant la fin du deuxième créneau phi4 et se terminant après la fin de ce deuxième créneau. Là encore, on fait fonctionner 35 le transfert horizontal pendant toute la durée de commutation des potentiels phil à phi4 des deux pas successifs, à l'exception du court intervalle de temps (pouvant descendre jusqu'à 2T0 voire même TO) pendant lequel la porte de transfert ouvre la barrière de potentiel qui sépare la matrice du registre de lecture. La même solution est adoptée pour un regroupement en 5 colonne 4 lignes par 4 lignes ou 8 lignes par 8 lignes et le gain de temps est encore plus grand puisqu'il faut maintenant 16 ou 32 TO pour le transfert en colonne et seulement 2T0 d'interruption du transfert horizontal. Pour minimiser l'influence des commutations de signaux de commande phil, phi2, phi3, phi4 pendant la lecture des charges transférées 10 horizontalement par le registre de lecture vers le circuit de lecture, on prévoit des moyens de découplage équivalent à une sorte de blindage du circuit de lecture. L'influence des commutations vient des très grosses lignes de nature capacitive que constituent les milliers d'électrodes El à E4 de la 1 5 matrice. La commutation brusque du potentiel de ces lignes (toutes les lignes de même rang à la fois) induit par proximité une modification du potentiel du substrat sur lequel est intégrée la matrice. Certes le substrat est mis à la masse, en général par sa face arrière, mais le volume du substrat ne peut pas être complètement maintenu au potentiel de la masse, et la partie de 20 substrat au voisinage de la surface avant (qui est la plus proche des électrodes) voit son potentiel varier capacitivement. Or le circuit de lecture est situé sur la face avant du substrat. On estime donc qu'il est souhaitable de prévoir des moyens pour réduire cet effet de substrat, particulièrement néfaste avec le principe de 25 l'invention puisque la lecture du registre horizontal a lieu pendant que se produisent des commutations sur ces grosses lignes capacitives. De préférence, on entoure le circuit de lecture en sortie du registre par une électrode EL de face avant en contact ohmique direct avec le substrat sur lequel elle repose, cette électrode étant destinée à être reliée à 30 une masse électrique à potentiel nul (même potentiel que la face arrière du substrat). Par exemple, l'électrode EL est reliée à un plot de contact PL de face avant, et ce plot de contact peut être relié à une broche extérieure de masse de la puce de circuit intégré. Sur la figure 2, on a représenté un fil de connexion extérieure FL, soudé sur ce plot et allant vers une broche de 35 circuit reliée à une masse électrique à l'extérieur de la puce. Cette broche ou ce fil sont reliés, à l'extérieur de la puce, à la même masse que la face arrière de la puce. La portion de substrat entourée par cette électrode de stabilisation de potentiel de substrat est ainsi moins soumise à l'effet de substrat que le 5 reste du substrat. L'électrode entoure soit l'amplificateur AMP soit l'amplificateur et les circuits de remise à niveau de la diode de lecture. L'électrode est en contact avec le substrat soit ponctuellement de place en place soit sur toute sa longueur. Typiquement, si le substrat est un substrat de type P, dans lequel classiquement une couche superficielle de type N est 10 prévue partout o des charges doivent être transportées, on prévoit que l'électrode est reliée en continu ou de point en point à une zone diffusée de type P+ rejoignant le substrat de type P. Si l'amplificateur du circuit de lecture est à plusieurs étages, on entoure de préférence tous les étages. Une autre manière d'isoler le circuit de lecture et le rendre indépendant des variations de potentiel de substrat dues aux commutations d'électrodes consiste à séparer physiquement la portion de substrat qui porte le circuit de lecture de la portion de substrat qui porte la matrice. Cette séparation peut se faire par des tranchées dans le cas de matrices formées 20 dans du silicium mince reporté sur un substrat relativement isolant. Ces tranchées sont faites dans toute l'épaisseur du silicium pour constituer un îlot de substrat portant le circuit de lecture. La portion de substrat isolée par cette tranchée est reliée à un potentiel fixe de masse (par exemple par la face arrière de cette portion de substrat). Cet îlot, séparé du substrat 25 principal portant les électrodes de la matrice et porté à un potentiel de masse indépendamment du reste du substrat, n'est pas influencé par les variations de potentiel du substrat principal lors des commutations de potentiel des électrodes de la matrice. L'invention est applicable aux capteurs d'image dans lesquels il y 30 a plusieurs registres de lecture (deux ou quatre) associés à différentes parties de la matrice, ou dans lesquelles le ou les registres ont plusieurs sorties, l'utilisation de plusieurs registres ou de registres à plusieurs sorties contribuant à une plus grande rapidité de fourniture de l'image totale. REVENDICATIONS 1. Capteur d'image comprenant une matrice de prise de vue ayant N lignes et K colonnes de points d'image, un registre de lecture (RL) à l'extrémité libre des K colonnes, et des moyens pour transférer d'une ligne à 5 l'autre, et de la dernière ligne au registre de lecture, des charges correspondant aux points d'image, avec une électrode de transfert (TR) entre la dernière ligne de la matrice et le registre de lecture, chaque ligne de points d'image comprenant plusieurs électrodes (El, E2, E3, E4) de rang 1 à p. actionnées en synchronisme, de telle sorte que les électrodes de même rang 10 j (j=1 à p) de toutes les lignes soient actionnées par un même signal de commande périodique (phil, phi2, phi3, phi4), l'électrode de rang p étant, parmi les électrodes d'une même ligne, celle qui est la plus proche du registre de lecture, des moyens de commande du registre de lecture étant prévus pour effectuer un transfert de charges du registre vers un circuit de 15 lecture (DL, AMP), interrompre ce transfert pendant qu'une barrière de potentiel sous l'électrode de transfert (TR) est abaissée, et reprendre ce transfert ensuite, ce capteur d'image étant caractérisé en ce que les moyens de commande sont agencés pour effectuer un transfert de charges d'une part pendant que les électrodes de ligne ne subissent aucune commutation 20 de niveau de potentiel, et d'autre part pendant que les électrodes d'au moins un des rangs j = 1 à j = p subissent une commutation de niveau de potentiel lors d'une opération de transfert de charges en colonne. 2. Capteur d'image selon la revendication 1, caractérisé en ce que 25 les moyens de commande du registre sont agencés pour poursuivre le transfert par le registre de lecture pendant toute la durée o les différentes électrodes de rang j = 1 à p subissent des commutations, sauf pendant le temps o la barrière de potentiel sous l'électrode de transfert est abaissée. 3. Capteur d'image selon la revendication 2, caractérisé en ce que les moyens de commande du registre sont agencés pour poursuivre le transfert par le registre de lecture pendant une partie du temps o les électrodes de rang 1 de la matrice sont à un niveau de potentiel haut. 4. Capteur d'image selon l'une des revendications l à 3, caractérisé en ce que l'électrode de transfert est commandée par un signal de commande (phiTR) qui n'est pas le même que celui qui commande les électrodes de rang 1. 5. Capteur d'image selon la revendication 4, caractérisé en ce que l'électrode de transfert a une résistivité notablement plus faible que la résistivité des électrodes de ligne de la matrice. 6. Capteur d'image selon l'une des revendications 1 à 5, caractérisé en ce que l'électrode de rang p de la dernière ligne de la matrice, celle qui est adjacente à l'électrode de transfert, a une surface plus grande que les autres électrodes de rang p de la matrice. 7. Capteur d'image selon l'une des revendications 1 à 6, caractérisé en ce que l'électrode de rang p de la dernière ligne de la matrice est commandée par un signal indépendant de celui des autres électrodes de même rang p. 8. Capteur d'image selon la revendication 7, caractérisé en ce que l'électrode de rang p de la dernière ligne de la matrice possède une résistivité plus faible que les autres électrodes de ligne de la matrice 9. Capteur d'image selon l'une des revendications 1 à 8, 25 caractérisé en ce que la sortie du registre de lecture (RL) aboutit sur un circuit de lecture qui comprend un amplificateur réalisé sur une même puce de circuit intégré en silicium que la matrice, et des moyens pour neutraliser l'effet sur l'amplificateur des variations de potentiel du silicium lors des commutations de niveau de potentiel des électrodes de ligne de la matrice. 10. Capteur d'image selon la revendication 9, caractérisé en ce que les moyens pour neutraliser l'effet des variations de potentiel comprennent une électrode (EL) formée sur la même face de substrat que les électrodes de la matrice, cette électrode entourant l'amplificateur, et des 35 moyens (PL, FL) pour relier cette électrode (EL) à un potentiel fixe de masse. 11. Capteur d'image selon la revendication 9, caractérisé en ce que les moyens pour neutraliser l'effet des variations de potentiel comprennent une tranchée dans le silicium autour de l'amplificateur et des 5 moyens pour relier à un potentiel fixe de masse la portion de substrat entourée par cette tranchée. 12. Capteur selon l'une des revendication 1 à 11, caractérisé en ce que la matrice est une matrice de type MPP comportant quatre 10 électrodes parallèles par ligne, actionnées selon une succession de dix phases pour le transfert d'un pas en colonne. 13. Capteur selon la revendication 12, caractérisé en ce qu'il comprend des moyens pour abaisser une barrière de potentiel sous 15 l'électrode de transfert (TR) en même temps que ou après le passage à un niveau logique haut des électrodes de rang 2 et pendant que l'électrode de rang 4 est au niveau haut, et pour remonter cette barrière de potentiel avant ou en même temps qu'un passage de l'électrode de rang 3 à un niveau logique haut et alors que l'électrode de rang 4 est revenue au niveau bas. 20 14. Capteur selon l'une des revendications 1 à 13, caractérisé en ce qu'il comporte des moyens pour effectuer successivement deux transferts de charges d'une ligne à la suivante sans transfert de charges de la dernière ligne vers le registre de lecture, et des moyens pour 25 abaisser une barrière de potentiel sous l'électrode de transfert seulement à la fin du deuxième transfert de charges.