FR 2849536 A1 20040702 FR 0216808 A 20021227 CIRCUIT D'INTERFACE DE FOURNITURE DE TENSION La présente invention concerne des circuits d'interface permettant de fournir une tension à partir d'un circuit de commande référencé à un premier potentiel vers une borne non référencée à ce potentiel. La présente invention sera décrite 5 plus particulièrement dans le cas o ladite borne est une borne de commande mais n'est pas limitée à cette application. Des circuits d'interface ou circuits translateurs de tension sont utilisés notamment quand on veut commander un commutateur comprenant deux interrupteurs en parallèle, tête-bêche, 10 connecté à un circuit alimenté par une tension alternative. De façon générale, la borne de commande de l'un des deux interrupteurs est référencée à un potentiel de référence et la borne de commande de l'autre interrupteur est référencée à une borne qui suit les variations de la tension alternative. Pour résoudre ce 15 problème, on a souvent recours à des circuits d'isolement, par exemple des circuits à transformateur ou à opto-coupleur. On connaît également divers circuits d'interface assurant un isolement entre la borne de commande susceptible d'être à un potentiel variable et le circuit de commande. Toutefois, un inconvénient fréquent de ces circuits est qu'ils ne sont pas intégrables, notamment quand la tension sur la borne de commande que l'on veut piloter peut être élevée, par exemple de l'ordre des tensions disponibles sur les réseaux d'alimentation commerciaux (par exemple 220 volts efficaces). La figure 1 représente un exemple de circuit d'interface connu. Un circuit de puissance comprend une source de 5 tension alternative VAC alimentant une charge L en série avec un commutateur bidirectionnel constitué de deux commutateurs monodirectionnels en courant MBS1 et MBS2 à commande en tension en anti-parallèle, chacun de ces commutateurs pouvant supporter une tension élevée en direct ou en inverse. Ces commutateurs sont 10 par exemple des transistors bipolaires à grille isolée (IGBT), fabriqués dans une technologie à caisson. On suppose que la borne du commutateur MBSl-MBS2 opposée à la charge est reliée à un potentiel de référence G. Dans l'exemple considéré, chacun des transistors MBS1 et MBS2 est commandable par une tension 15 positive appliquée entre sa grille et son émetteur. Le commutateur MBS2 a son émetteur connecté à la borne de référence G. Ainsi, on peut appliquer sur sa grille g2 un signal de commande fourni par un circuit de commande référencé à la borne G, sans précaution particulière. Par contre, le commutateur MBS1 a son 20 émetteur connecté du côté de la tension alternative variable VAC. L'ordre de commande doit être appliqué quand la tension alternative est négative par rapport à la borne G mais, en raison de la présence d'une résistance grille-émetteur RGE et d'une diode de protection Z, la grille gl du transistor MBS1 se 25 trouve périodiquement à un potentiel positif élevé dont il faut protéger le circuit de commande. Un exemple de circuit de commande comporte un bloc de commande 10 et un circuit d'interface 20. Le bloc de commande 10 comprend par exemple une résistance Ri en série avec un transis30 tor MOS à canal N. NMOS, entre une tension d'alimentation Vcc, par exemple de l'ordre de 10 volts, et la borne de référence G. La grille du transistor NMOS est reliée à une borne il qui reçoit un ordre de commande, par exemple la sortie d'un microprocesseur, et le transforme au point de connexion entre la ré35 sistance Ri et le transistor NMOS en un signal CTRL susceptible de commander le circuit d'interface 20. Le circuit d'interface comprend, entre une borne à la tension Vcc et la grille gl du transistor à grille isolée MBS1, la connexion en série d'un transistor MOS à canal P, PMOS, d'une résistance R2 et d'une 5 diode Dl. La diode Dl est nécessaire pour éviter que, quand la borne gl est à un potentiel positif élevé, ce potentiel positif soit envoyé vers le circuit de commande relié à la borne 11 et vers la source de tension d'alimentation Vcc, ce qui pourrait être destructeur pour ces éléments. En effet, les transistors 10 PMOS et NMOS dans des configurations classiques ne sont pas capables de bloquer une tension inverse. On notera que le circuit de la figure 1 n'est qu'un exemple de circuit de commande et d'interface de l'art antérieur et que de nombreux autres circuits peuvent être prévus pour 15 assurer des fonctions similaires. On pourra par exemple envisager des circuits à transistors bipolaires au lieu de circuits à transistors MOS. Une caractéristique commune à ce type de circuits est qu'ils comprennent en série un transistor MOS ou bipolaire susceptible de supporter une tension en direct et une 20 diode Dl susceptible de supporter une tension inverse de plusieurs centaines de volts. Dans la pratique, on ne connaît pas de façon d'intégrer monolithiquement de tels circuits qui sont généralement réalisés en composants discrets, notamment en ce qui concerne la diode Dl. Ainsi, un objet de la présente invention est de prévoir un circuit d'interface entre un bloc de commande et un commutateur haute tension dont la borne de commande n'est pas référencée à la tension de référence du bloc de commande, ce circuit d'interface étant réalisable sous forme monolithique. Pour atteindre cet objet, la présente invention prévoit un circuit d'interface monolithique pour fournir une tension, à partir d'un circuit de commande alimenté par une tension d'alimentation référencée à un potentiel de référence, à une borne susceptible d'être à une tension élevée par rapport au 35 potentiel de référence, comprenant un transistor MOS à canal N haute tension dont la grille est destinée à recevoir un signal de commande référencé au potentiel de référence et dont la source est destinée à être connectée au potentiel de référence, et un transistor PNP haute tension dont la base est reliée au 5 drain du transistor MOS, dont l'émetteur est destiné à recevoir une tension d'alimentation et dont le collecteur est destiné à fournir une tension à la borne susceptible d'être à une tension élevée. Selon un mode de réalisation de la présente invention, 10 ladite borne est une borne de commande d'un interrupteur. Selon un mode de réalisation de la présente invention, le transistor MOS haute tension et le transistor PNP haute tension sont des transistors verticaux formés dans un substrat de silicium de type N, entouré d'un mur d'isolement de type P, 15 comprenant du côté de sa face supérieure, une première région de type P et un caisson de type P dont les parties latérales sont constituées de zones de type P faiblement dopées, ce caisson contenant des régions de source de type N s'étendant dans les zones de type P faiblement dopées, la surface supérieure des 20 zones de type P faiblement dopées étant revêtue d'une grille isolée, et du côté de sa face inférieure, une deuxième région de type P en regard de la première région de type P et en contact avec le mur d'isolement, la partie de la face arrière dans laquelle le substrat est apparent étant revêtue d'une couche 25 isolante. Selon un mode de réalisation de la présente invention, le transistor PNP haute tension est disposé autour du transistor MOS haute tension. Ces objets, caractéristiques et avantages, ainsi que 30 d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 représente un exemple de circuit connu de 35 commande et d'interface d'un commutateur bidirectionnel; la figure 2 représente une portion du circuit de la figure 1; la figure 3 représente un circuit d'interface selon la présente invention; la figure 4A représente une vue de dessus d'un composant d'interface selon la présente invention; la figure 4B représente une vue en coupe partielle selon la ligne B-B du composant de la figure 4A; et la figure 5 représente une vue en coupe d'un exemple 10 de structure de transistor bipolaire à grille isolée à caisson selon l'état de la technique. La figure 2 est une représentation partielle du circuit de la figure 1 qui illustre seulement le circuit d'interface 20 et ses bornes de connexion. Une borne de commande 15 CTRL fournit un signal de commande référencé à une tension de référence G. Une borne d'alimentation Vcc peut être connectée à une borne gi quand cette borne est plus négative que Vcc et que l'on veut fournir un signal de commande à un circuit à commander. On désire en outre que, quand la borne gl est 20 positive, il n'y ait pas de retour de tension vers la borne Vcc ou la borne CTRL de façon à ne pas risquer de dégrader le circuit d'alimentation ou le bloc de commande. Comme on l'a indiqué précédemment, le circuit d'interface illustré dans le bloc 20 de la figure 2 et décrit en rela25 tion avec la figure 1 n'est pas intégrable par des moyens connus quand la tension sur la borne gi est susceptible d'être une tension élevée pouvant atteindre des valeurs de plusieurs centaines de volts. Comme l'illustre la figure 3, la présente invention 30 propose un circuit d'interface 30 connectable aux mêmes bornes CTRL, G, Vcc et gl que le circuit de la figure 2 et comprenant un transistor MOS à canal N 31 et un transistor PNP 32, ces deux composants étant susceptibles de résister à des tensions inverses élevées. Conformément à l'expression généralement utilisée 35 dans la technique, on dira que le transistor MOS 31 et le transistor bipolaire 32 sont des transistors haute tension. Le transistor MOS 31 a sa source reliée à la tension de référence G et sa grille reçoit le signal de commande CTRL. Le drain du transistor MOS 31 est connecté à la base du transistor PNP 32 5 dont l'émetteur est relié à la tension d'alimentation Vcc et dont le collecteur est relié à la borne gl, à commander, susceptible d'être à un potentiel positif élevé. Quand la borne gl est à un potentiel positif élevé, le transistor bipolaire haute tension 32 protège le circuit d'alimentation Vcc et le 10 transistor MOS haute tension 31 protège le circuit de fourniture de signal de commande CTRL. On va montrer en relation avec les figures 4A et 4B qu'un avantage du circuit de la figure 3 est qu'il peut être relativement simplement réalisé sous forme de circuit monoli15 thique haute tension. La figure 4A représente une vue de dessus du composant et la figure 4B représente une vue en coupe partielle de ce composant selon la ligne B-B de la figure 4A. Dans la vue de dessus de la figure 4A, les métallisations formées sur la face 20 supérieure du composant ne sont pas représentées. De plus, par souci de simplification, des couches d'isolement formées sur la surface supérieure du composant entre les diverses métallisations ne sont représentées ni en figure 4A ni en figure 4B. Le composant selon l'invention est formé dans une 25 tranche semiconductrice faiblement dopée de type N 40 et est entouré d'un mur d'isolement fortement dopé de type P 41. De préférence, bien que cela ne soit pas représenté, et de façon classique, la surface supérieure du mur d'isolement 41 est revêtue d'une métallisation. Le transistor PNP 32 est réalisé 30 sous forme verticale et comprend, du côté de la face supérieure du substrat 40, une région de collecteur de type P 42, et, du côté de la face inférieure, une région d'émetteur de type P 43 en contact avec le mur d'isolement 41. Comme le montre la vue de dessus de la figure 4A, la région de type P 42 a de préférence 35 en vue de dessus une forme d'anneau, de carré ou de rectangle. La région de type P inférieure 43 déborde de préférence légèrement vers l'intérieur par rapport à la projection de la région 42. La partie de la face inférieure du substrat non occupée par la région de type P 43 est recouverte d'une couche isolante 44, par exemple de l'oxyde de silicium. Le transistor MOS à canal N 31 est également réalisé sous forme d'un transistor MOS vertical comprenant une région de source de type N 46 réalisé dans un caisson de type P 47, une région de type P plus faiblement dopée 48 s'étendant vers 10 l'extérieur du caisson 47 de façon à constituer la frontière entre la région de source 46 et le substrat de type N 40. Comme l'illustre la vue de dessus de la figure 4A, cette région de source est par exemple disposée sensiblement au centre du composant. La région 48 est surmontée d'une métallisation 51 formée 15 au- dessus d'une mince couche isolante. La région de source 46-47 est surmontée d'une métallisation 52. La région de collecteur de type P 42 est surmontée d'une métallisation de collecteur 53. La face arrière du composant est revêtue d'une métallisation 54 en contact avec la région de type P 43 et isolée du substrat par la 20 couche isolante 44. En reprenant les notations de la figure 3, la métallisation de collecteur 52 est destinée à être reliée à la borne de potentiel de référence G, la métallisation de grille 51 est destinée à être reliée à la borne recevant le signal de commande 25 CTRL, la métallisation de collecteur 53 est destinée à être reliée à la borne gl à commander, et la métallisation d'émetteur de face arrière 54 est destinée à être reliée à la tension Vcc. Ainsi, quand aucun courant n'est appliqué sur la borne de commande CTRL, le dispositif peut supporter une tension 30 élevée positive ou négative sur la borne gl, la distance entre la région de collecteur de type P 42 et la région de canal du transistor MOS 48 étant bien entendu suffisante pour assurer la tenue en tension. On a en outre représenté en figures 4A et 4B une région d'arrêt de canal classique 49, éventuellement revêtue d'une métallisation comme cela est connu dans le domaine de la périphérie des composants de puissance. Quand une tension positive est appliquée sur la borne de commande CTRL tandis que la borne gi est négative par rapport 5 à la borne G, le transistor MOS ayant pour source la région 46, pour canal la région 48 et pour drain le substrat 40, devient passant et un courant circule de la métallisation de face arrière 54 par la jonction en direct entre la région P 43 et le substrat 40 vers la borne de masse G. Ce courant correspond à un 10 courant de base pour le transistor PNP 42-40-43 et ce transistor devient passant, d'o il résulte que la tension Vcc est appliquée sur la borne gl. Ainsi, dans l'exemple de la figure 1 ceci rend le transistor à grille isolée MBS1 passant. Bien entendu, le circuit de commande sera conçu et éventuellement 15 programmé pour qu'aucun signal de commande ne soit appliqué sur la borne il (voir figure 1) quand la tension VAC est positive par rapport à la borne de référence G. Bien que la présente invention ait été exposée dans le cadre d'une application particulière, on comprendra qu'elle 20 s'applique de façon générale à la réalisation d'un circuit de décalage de tension (level shifter) ou d'interface entre un circuit de commande et un circuit à commander dont la borne de commande peut se trouver à un potentiel élevé. Un avantage du dispositif de la présente invention est 25 qu'il est particulièrement facile à réaliser à partir de l'état connu de la technique. En effet, comme l'illustre la figure 5, il existe une forte analogie structurelle entre un composant selon la présente invention et un transistor bipolaire à grille isolée à caisson. Un tel transistor bipolaire et grille isolée à 30 caisson est par exemple décrit dans la demande de brevet français non publiée de la demanderesse NO 01/121097 du 21 septembre 2001 (B5053). Ainsi, comme l'illustre la figure 5, et en reprenant pour cette figure quand il y a lieu les mêmes références qu'en 35 figure 4 précédées du chiffre 1, un transistor bipolaire à grille isolée et à caisson comprend un substrat de type N 140, un mur isolant périphérique 141 fortement dopé de type P, une couche continue de type P de face arrière 143, des régions de source fortement dopées de type N 146 formées dans des caissons 5 de type P 147, les périphéries de ces caissons étant constituées de régions faiblement dopées de type P 148. Une région fortement dopée d'arrêt de canal de type N 149 est formée à la périphérie du composant entre le mur d'isolement et la limite du dernier caisson de type P du transistor. Les grilles du transistor 10 bipolaire à grille isolée sont revêtues d'une métallisation isolée 151, les sources sont revêtues d'une métallisation 152 et la face arrière est revêtue d'une métallisation 153. Comme cela est connu, quand la grille est polarisée tandis que la métallisation de source est négative par rapport à la métallisation de 15 face arrière 153, un courant circule de la métallisation 153 à la métallisation 152 en passant par les régions de canal formées sous les grilles et par les régions de source de type N 146. Par contre, quand une tension inverse est appliquée au composant, c'est-à-dire une tension négative sur le drain et positive sur 20 la source, la jonction PN entre les régions 143 et 140 assure une excellente tenue en tension notamment du fait que la région 143 est entourée du caisson 141. On notera en comparant les figures 5 et 4B que le composant selon la présente invention est du point de vue de sa 25 structure très similaire au transistor bipolaire à grille isolée de la figure 5 à deux différences près. Une première différence est que la couche P de face arrière constituant l'émetteur du transistor PNP du composant selon la présente invention est interrompue et que le reste de la face arrière est revêtue d'une 30 couche isolante 44. Une deuxième différence est que le collecteur 42 du transistor bipolaire correspond à un caisson P 147 du transistor de la figure 5 dans lequel on n'a pas formé de région de source de type N. Un avantage que pourra tirer l'homme du métier de cette similarité est que tous les calculs effectués et 35 toutes les optimisations effectuées (notamment pour assurer la tenue en tension, l'immunité aux déclenchements parasites...> pour le composant de la figure 5 s'appliquent mutatis mutandis au composant selon l'invention. On a considéré précédemment que la borne gl suscep5 tible d'être à un potentiel élevé par rapport à la borne CTRL était une borne de commande d'un interrupteur et que le circuit d'interface selon la présente invention était un circuit de fourniture de tension de commande. On notera que le circuit d'interface selon l'invention n'est pas limité à cette applica10 tion et que de façon générale il permet de fournir un isolement entre une première tension (CTRL) référencée à un premier potentiel (G) et un circuit référencé à un deuxième potentiel (gi). En se référant à la figure 3, on peut donc envisager que la tension Vcc alimente une charge disposée entre le transistor 32 15 et la borne gl. REVENDICATIONS 1. Circuit d'interface monolithique pour fournir une tension, à partir d'un circuit de commande alimenté par une tension d'alimentation (Vcc) référencée à un potentiel de référence (G), à une borne (gi) susceptible d'être à une tension élevée par rapport au potentiel de référence, comprenant: un transistor MOS à canal N haute tension (31) dont la grille est destinée à recevoir un signal de commande (CTRL) référencé au potentiel de référence et dont la source est destinée à être connectée au potentiel de référence (G), et un transistor PNP haute tension (32) dont la base est reliée au drain du transistor MOS, dont l'émetteur est destiné à recevoir la tension d'alimentation (Vcc) et dont le collecteur est destiné à fournir une tension à la borne (gl) susceptible d'être à une tension élevée. 2. Circuit d'interface monolithique selon la revendication 1, dans lequel ladite borne (gl) est une borne de commande d'un interrupteur (MBSl). 3. Circuit d'interface monolithique selon la revendication 1, dans lequel le transistor MOS haute tension et le 20 transistor PNP haute tension sont des transistors verticaux formés dans un substrat de silicium de type N. entouré d'un mur d'isolement de type P (41), comprenant: du côté de sa face supérieure, une première région de type P (42) et un caisson de type P (47) dont les parties 25 latérales sont constituées de zones de type P faiblement dopées (48), ce caisson contenant des régions de source de type N (46) s'étendant dans les zones de type P faiblement dopées, la surface supérieure des zones de type P faiblement dopées étant revêtue d'une grille isolée (51), et du côté de sa face inférieure, une deuxième région de type P (43) en regard de la première région de type P (43) et en contact avec le mur d'isolement (41), la partie de la face arrière dans laquelle le substrat est apparent étant revêtue d'une couche isolante (44). 4. Circuit d'interface monolithique selon la revendication 3, dans lequel le transistor PNP haute tension est disposé autour du transistor MOS haute tension.