FR 2849921 A1 20040716 FR 0400121 A 20040108 La présente invention concerne un circuit intégré à semiconducteur, et plus particulièrement un circuit de détection de température insensible à une variation de tension d'alimentation et de température. Divers processus de fabrication mettent en oeuvre un contrôle de température pour la conduite de processus. De plus, des microcontrôleurs ou microprocesseurs utilisent des procédés de mesure de température en format numérique. De façon caractéristique, des circuits intégrés (CI) 10 n'utilisent pas des composants externes pour mesurer la température, mais indiquent directement la température sous forme numérique. Un tel détecteur de température à CI peut être incorporé dans un autre circuit intégré. De façon caractéristique, un CI a une plage de 15 température de fonctionnement prédéterminée, à l'extérieur de laquelle des erreurs, incluant une défaillance du dispositif, peuvent se produire. Pour garantir que le CI ne fonctionne pas à l'extérieur de la plage de température de fonctionnement prédéterminée, un détecteur de température 20 est disposé à l'intérieur du CI. Si la température du CI dépasse une température prédéterminée, le détecteur de température arrête le fonctionnement du CI, de façon à empêcher l'apparition de problèmes d'erreurs de données et de fiabilité. Cependant, les circuits de détection de 25 température classiques sont généralement sensibles à une variation de tension d'alimentation et une variation dans un processus de fabrication de semiconducteur. Il existe donc un besoin portant sur un circuit de détection de température qui soit insensible à une variation 30 de tension d'alimentation et une variation de température. La présente invention porte donc sur un circuit de détection de température qui élimine pratiquement un ou plusieurs problèmes ds aux limitations et inconvénients de l'art antérieur. Un but de la présente invention est de procurer un circuit de détection de température qui soit insensible à une variation de tension d'alimentation et de température. Des avantages, buts et caractéristiques supplémentaires de l'invention seront en partie présentés 5 dans la description qui suit, et en partie apparaîtront à l'homme de l'art à l'examen de ce qui suit, ou pourront être appris par la mise en pratique de l'invention. Les objectifs et autres avantages de l'invention peuvent être atteints et réalisés par la structure spécifiée dans la description 10 écrite et les revendications jointes, ainsi que dans les dessins annexés. Conformément à un mode de réalisation de la présente invention, un circuit de détection de température comprend un amplificateur opérationnel, un générateur de courant de 15 référence, un générateur de tension de détection de température, un comparateur et un générateur de tension de référence à bande interdite. L'amplificateur opérationnel reçoit une tension de référence à bande interdite et une première tension. Le générateur de courant de référence 20 génère la première tension et une tension de référence en réponse à un signal de sortie de l'amplificateur opérationnel. Le générateur de tension de détection de température génère une tension de détection de température en réponse à une température ambiante et au signal de sortie 25 de l'amplificateur opérationnel. Le comparateur compare la tension de référence avec la tension de détection de température et génère un signal de commande de température. Le générateur de tension de référence à bande interdite génère la tension de référence à bande interdite. Le générateur de tension de référence à bande interdite comprend une première unité de courant de référence incluant un premier transistor PMOS, une première résistance et un premier transistor PNP, qui sont connectés en cascade entre une tension d'alimentation et une tension 35 de masse. Le générateur de tension de référence à bande interdite comprend en outre une seconde unité de courant de référence incluant un second transistor PMOS, une seconde résistance, une troisième résistance et un second transistor PNP, qui sont connectés en cascade entre la tension 5 d'alimentation et la tension de masse. Le générateur de tension de référence à bande interdite comprend un amplificateur opérationnel ayant une première borne d'entrée connectée à un premier noeud entre la première résistance et le premier transistor PNP, une seconde borne d'entrée 10 connectée à un second noeud entre la seconde résistance et la troisième résistance, et une borne de sorte connectée à des grilles des premier et second transistors PMOS. Les premier et second transistors PNP ont des bases connectées à une tension de polarisation. Le générateur de courant de 15 référence comprend un premier transistor PMOS ayant une source connectée à la tension d'alimentation et une grille connectée à une borne de sortie de l'amplificateur opérationnel, et des première à troisième résistances connectées en série entre un drain du premier transistor 20 PMOS et la tension de masse. Ici, le niveau de tension entre la première résistance et la seconde résistance est la première tension. Le générateur de tension de détection de température comprend un second transistor PMOS qui a une source connectée à la tension d'alimentation et une grille 25 connectée à la borne de sortie de l'amplificateur opérationnel, des quatrième et cinquième résistances connectées en série à un drain du second transistor PMOS, et un transistor PNP connecté en diode, placé entre la cinquième résistance et la tension de masse. Ici, le niveau 30 de tension entre la quatrième résistance et la cinquième résistance est la tension de détection de température. Ainsi, le circuit de détection de température de la présente invention détecte de manière stable une température élevée et une température basse, malgré une variation de 35 tension d'alimentation et de température, et il protège donc le fonctionnement du circuit intégré. Il faut noter qu'à la fois la description générale précédente et la description détaillée suivante de la présente invention ont un caractère d'exemple et explicatif, 5 et sont destinées à donner une explication supplémentaire de l'invention, telle qu'elle est revendiquée. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à 10 titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels: la figure 1 est un schéma d'un circuit de détection de température conforme à un mode de réalisation de la présente invention; la figure 2 est un schéma de circuit d'un générateur de tension de référence à bande interdite représenté sur la figure 1; la figure 3 est une représentation graphique de comportement du circuit de détection de température 20 représenté sur la figure 1; la figure 4 est une représentation graphique montrant la génération d'un signal de commande de température de la figure 1; et la figure 5 est une représentation graphique de 25 comportement du circuit de détection de température conforme à une application de la présente invention. On va maintenant se référer en détail aux modes de réalisation préférés de la présente invention, dont des exemples sont illustrés dans les dessins annexés. La 30 présente invention n'est cependant pas limitée aux modes de réalisation illustrés ici, et les modes de réalisation présents sont au contraire présentés pour permettre une compréhension aisée et complète du cadre et de l'esprit de la présente invention. Chaque fois que c'est possible, les 35 mêmes numéros de référence seront utilisés dans l'ensemble des dessins pour désigner les éléments identiques ou semblables. La figure 1 illustre un circuit de détection de température conforme à un mode de réalisation de la présente 5 invention. En se référant à la figure 1, on note que le circuit de détection de température 100 comprend un générateur de tension de référence à bande interdite 110, un amplificateur opérationnel 115, un générateur de courant de référence 120, un générateur de tension de détection de 10 température 130 et un comparateur 140. Le circuit de détection de température 100 est fabriqué par des processus CMOS. Le générateur de tension de référence à bande interdite 110 génère la tension de référence à bande interdite VBGR. La tension de référence à bande interdite 15 VBGR est reçue par l'amplificateur opérationnel 115. Le générateur de courant de référence 120 génère une tension de référence VREF en réponse à un signal de sortie de l'amplificateur opérationnel 115. En réponse au signal de sortie de l'amplificateur opérationnel 115, le générateur de 20 tension de détection de température 130 génère une tension de détection de température VTD conformément à une variation de température. Le comparateur 140 compare la tension de référence VREF avec la tension de détection de température VTD pour générer un signal de commande de température THDET. 25 Le générateur de tension de référence à bande interdite 110 génère une tension de référence à bande interdite stable VBGR. La tension de référence à bande interdite VBGR n'est pas affectée par une variation de tension d'alimentation et de température. Le générateur de 30 tension de référence à bande interdite 110 peut être réalisé selon diverses configurations. Sur la figure 2, le générateur de tension de référence à bande interdite 110 est représenté comme étant réalisé par des processus CMOS. En se référant à la figure 2, on note que le générateur de tension 35 de référence à bande interdite 110 comprend une première unité de courant de référence 210, une seconde unité de courant de référence 220 et un amplificateur opérationnel 230. La première unité de courant de référence 210 comprend un premier transistor PMOS Ml, une première résistance Ri, 5 et un premier transistor PNP QI, qui sont connectés en cascade entre une tension d'alimentation VDD et une tension de masse. La seconde unité de courant de référence 220 comprend un second transistor PMOS M2, une seconde résistance R2, une troisième résistance R3 et un second 10 transistor PNP Q2, qui sont connectés en cascade entre la tension d'alimentation VDD et la tension de masse. L'amplificateur opérationnel 230 a une première borne d'entrée connectée à un premier noeud Ni entre la première résistance Ri et le premier transistor PNP Qi, une seconde 15 borne d'entrée connectée à un second noeud N2 entre la seconde résistance R2 et la troisième résistance R3, et une borne de sortie connectée aux grilles des premier et second transistors PMOS MI et M2. Les premier et second transistors PNP QI et Q2 ont des bases connectées à une tension de 20 polarisation Vbias. Le générateur de tension de référence à bande interdite 110 utilise une source de courant commandée par le signal de sortie de l'amplificateur opérationnel 230. Des courants de polarisation Il et I2 dépendent de tensions 25 grille-source (VGS) des transistors Ml et M2. Par conséquent, bien que le signal de sortie de l'amplificateur opérationnel 230 soit décalé, une discordance des courants de polarisation Il et I2 se produira si les transistors MI et M2 sont appariés l'un à l'autre, du fait que les 30 variations dans les tensions grille-source VGS des transistors Ml et M2 sont égales l'une à l'autre. Ainsi, la tension de référence à bande interdite VBGR est produite de façon stable à un niveau de tension d'environ 1,26 V, indépendamment de la variation de tension d'alimentation et 35 de température. En retournant à la figure 1, on note que le générateur de courant de référence 120 comprend un premier transistor PMOS MPl commandé par l'amplificateur opérationnel 115, et des première à troisième résistances 5 RI, R2 et R3 connectées en série à un drain du premier transistor PMOS MPI. Le premier courant IRl circule à travers le premier transistor PMOS MP1 et les première à troisième résistances RI, R2 et R3. Une tension de noeud entre la première résistance Ri et la seconde résistance R2 10 est une première tension interne Va, et une tension de noeud entre la seconde résistance R2 et la troisième résistance R3 est la tension de référence VREF. L'amplificateur opérationnel 115 effectue une opération telle que la tension de référence à bande 15 interdite VBGR et la première tension interne Va aient le même niveau de tension. L'amplificateur opérationnel 115 fournit en sortie un signal de tension prédéterminée qui débloque le premier transistor PMOS MP1. Si la première tension interne Va est inférieure à la tension de référence 20 à bande interdite VBGR, l'amplificateur opérationnel 115 génère un signal de tension dont le niveau est pratiquement égal à une tension de masse VSS et il fait passer le premier transistor PMOS MP1 dans un état fortement conducteur, ce qui fait circuler un courant IRl de valeur élevée. La valeur 25 élevée du courant IR1, qui circule à travers les seconde et troisième résistances R2 et R3, augmente un niveau de la première tension interne Va. Il en résulte que le niveau de la première tension interne Va devient égal à celui de la tension de référence à bande interdite VBGR. Si la première 30 tension interne Va est supérieure à la tension de référence de bande interdite VBGR, l'amplificateur opérationnel 115 génère un signal de tension dont le niveau est pratiquement égal à la tension d'alimentation VCC et fait passer le premier transistor PMOS MPI dans un état faiblement 35 conducteur, de façon qu'il circule un faible niveau du courant IR1. Le faible niveau du courant IR1, qui circule à travers les seconde et troisième résistances R2 et R3, diminue un niveau de la tension interne Va. Il en résulte que le niveau de la première tension interne Va devient égal à celui de la tension de référence à bande interdite VBGR. Ici, le courant IRl circulant à travers la première résistance RI est exprimé de la façon suivante Va IRl = R2 + R3 Du fait que la première tension interne Va est égale à la tension de référence à bande interdite VBGR, le courant IRl circulant à travers la première résistance RI est donné par l'Expression 1. VBGR IR1 = R2 R3 (Expression 1) La tension de référence VREF est exprimée de la façon suivante R3 R3 VREF = Va x VBGR x R2 + R3 R2 + R3 Le générateur de tension de détection de température comprend un second transistor PMOS MP2, des quatrième et 25 cinquième résistances R4 et R5, et un transistor PNP QPl, qui sont connectés en cascade entre la tension d'alimentation VCC et la tension de masse VSS. Le second transistor PMOS MP2 est commandé par le signal de sortie de l'amplificateur opérationnel 115. Une tension de noeud entre 30 la quatrième résistance R4 et la cinquième résistance R5 est la tension de détection de température VTD. Ici, du fait que la tension grille-source (VGS) du premier transistor PMOS MP1 est égale à celle du second transistor PMOS MP2, le courant traversant le premier 35 transistor PMOS MP1 est égal au courant traversant le second transistor PMOS MP2. En d'autres termes, IMPI = IMP2, et donc IRi = IR4. Par conséquent, la tension de détection de température VTD peut être exprimée de la façon suivante VTD = VBE(QP1) + IR4 x R5 = VBE(QP1) + IRi x R5 (Expression 2) D'autre part, les première à cinquième résistances Rl, R2, R3, R4 et R5 sont choisies de façon à avoir la même 10 constante de température. Même si les valeurs des résistances changent sous l'effet d'une variation de la température ambiante, la tension apparaissant entre les deux extrémités de chaque résistance est maintenue dans un état stable. Si la valeur de la cinquième résistance R5 augmente 15 conformément à la température, sur la base de la constante de température correspondante, la tension VR5 apparaissant entre les deux extrémités de la cinquième résistance R5 est exprimée de la façon suivante: VR5 = IR5 x (R5 + AR5) = IRi x (R5 + AR5). Du fait que les seconde et troisième résistances ont également la même constante de température, on peut voir d'après l'Expression 1 que le courant IRl traversant la 25 première résistance Ri diminue, et le courant IRl est exprimé de la façon suivante VBGR IRl = R2 + AR2 + R3 + AR3 Du fait que IRl = IR5, le courant IR5 traversant la cinquième résistance R5 diminue également. Par conséquent, la tension VR5 apparaissant entre les deux extrémités de la cinquième résistance R5 est stable, indépendamment de la variation de la température ambiante. La tension de détection de température VTD exprimée dans l'Expression 3 est basée sur l'Expression 2. VTD = VBE(QP1) + IR4 x R5 = VBE(QP1) + IRi x R5 = VBE + VR5 (Expression 3) Comme décrit ci-dessus, du fait que la tension apparaissant entre les deux extrémités de la cinquième résistance R5 ne dépend pas de la température, la tension de détection de température VTD est affectée par la tension 10 base-émetteur (VBE) du transistor PNP QP1. Le transistor PNP QP1 a une structure parasite à cause de processus CMOS, et il a une constante de température de -2 mV/OC. Par conséquent, le transistor PNP a une caractéristique selon laquelle une tension diminue lorsque la température 15 augmente. Le comparateur 140 compare la tension de référence VREF avec la tension de détection de température VTD, et génère un signal de commande de température lorsque la tension de détection de température VTD est inférieure à la 20 tension de référence VREF. Le signal de commande de température THDET est utilisé comme un signal pour interdire le fonctionnement interne du circuit intégré. Les figures 3 et 4 sont des représentations graphiques de comportement du circuit de détection de 25 température 100 représenté sur la figure 1. En se référant à la figure 3, on note que la tension de référence à bande interdite VBGR est générée de manière stable au niveau d'environ -1,2 V dans la plage de température allant de -401C à 1300C, et que la tension de référence VREF est 30 générée de manière stable au niveau d'environ -0, 9 V. La tension de détection de température VTD a une pente négative. A la température à laquelle la tension de détection de température VTD est inférieure à la tension de référence VREF, c'est-à-dire à environ 1200C, le circuit de 35 détection de température 100 génère le signal de commande de température de niveau bas THDET indiquant un seuil de température élevée pour le fonctionnement d'un circuit intégré. Ceci est illustré sur la figure 4. Le signal de commande de température de niveau bas THDET arrête le fonctionnement du circuit intégré. La figure 5 est une représentation graphique de comportement du circuit de détection de température 100, indiquant un seuil de température bas pour le fonctionnement d'un circuit intégré conforme à une application de la 10 présente invention. En se référant à la figure 5, on note que la valeur de la quatrième résistance R4 augmente, et la valeur de la cinquième résistance R5 diminue, dans le circuit de détection de température 100, ce qui fait que le graphe de la tension de détection de température VTD est 15 décalé vers le bas. Ceci signifie que le fait de diminuer le courant IR4 et la valeur de la résistance R5 abaisse le niveau de la tension de détection de température VTD. Ainsi, le circuit de détection de température de la présente invention peut effectuer une détection de 20 température élevée ou basse de manière stable, malgré des variations de la tension d'alimentation et de la température ambiante, et il protège donc le fonctionnement du circuit intégré. Il va de soi que de nombreuses modifications peuvent 25 être apportées par l'homme de l'art au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de détection de température, caractérisé en ce qu'il comprend: un amplificateur opérationnel (115) pour recevoir une tension de référence à bande interdite 5 (VBGR) et une première tension; un générateur de courant de référence (120) pour générer la première tension et une tension de référence (VREF) en réponse à un signal de sortie de l'amplificateur opérationnel (115); un générateur de tension de détection de température (130) pour générer une 10 tension de détection de température (VTD) en réponse à une température ambiante et au signal de sortie de l'amplificateur opérationnel (115); et un comparateur (140) pour comparer le signal de tension de référence (VREF) avec le signal de tension de détection de température (VTD) pour 15 générer un signal de commande de température (THDET). 2. Circuit de détection de température selon la revendication 1, caractérisé en ce qu'il comprend en outre un générateur de tension de référence à bande interdite (110) pour générer la tension de référence à bande interdite 20 (VBGR), le générateur de tension de référence à bande interdite (110) comprenant: une première unité de courant de référence (210) comprenant un premier transistor PMOS (MI) , une première résistance (RI) et un premier transistor PNP (Ql) , qui sont connectés en cascade entre une tension 25 d'alimentation (VDD) et une tension de masse; une seconde unité de courant de référence (220) comprenant un second transistor PMOS (M2), une seconde résistance (R2), une troisième résistance (R3) et un second transistor PNP (Q2), qui sont connectés en cascade entre la tension 30 d'alimentation (VDD) et la tension de masse; et un amplificateur opérationnel (230) comprenant une première borne d'entrée connectée à un premier noeud entre la première résistance (RI) et le premier transistor PNP (QI), une seconde borne d'entrée connectée à un second noeud entre 35 la seconde résistance (R2) et la troisième résistance (R3), et une borne de sortie connectée à des grilles des premier et second transistors PMOS (Ml, M2) , les premier et second transistors PNP (QI, Q2) ayant des bases connectées à une tension de polarisation (Vbias). 3. Circuit de détection de température selon la revendication 1, caractérisé en ce que le générateur de courant de référence (120) comprend: un premier transistor PMOS (MPl) comprenant une source connectée à une tension d'alimentation (VCC) et une grille connectée à une borne de 10 sortie de l'amplificateur opérationnel (115); et des première à troisième résistances (Rl-R3) connectées en série entre le premier transistor PMOS et la tension de masse, un niveau de tension entre la première résistance (Rl) et la seconde résistance (R2) étant la première tension. 4. Circuit de détection de température selon la revendication 1, caractérisé en ce que le générateur de tension de détection de température (130) comprend: un second transistor PMOS (MP2) ayant une source connectée à une tension d'alimentation (VCC) et une grille connectée à 20 une borne de sortie de l'amplificateur opérationnel (115); des quatrième et cinquième résistances (R4, R5) connectées en série à un drain du second transistor PMOS (MP2); et un transistor PNP connecté en diode (QP1) placé entre la cinquième résistance et la tension de masse, un niveau de 25 tension entre la quatrième résistance et la cinquième résistance étant la tension de détection de température (VTD). 5. Circuit de détection de température selon la revendication 1, caractérisé en ce que le circuit de 30 détection de température (100) est fabriqué par des processus CMOS.