FR 2858891 A1 20050218 FR 0309828 A 20030811 CONVERTISSEUR DE TAUX D'ECHANTILLONNAGE A AUGMENTATION OU DIMINUTION DU TAUX D'ECHANTILLONNAGE La présente invention concerne un convertisseur de taux d'échantillonnage, ou SRC (pour Sampling Rate Converter en anglais), permettant une augmentation ou une diminution du taux d'échantillonnage. Les convertisseurs de taux d'échantillonnage sont des circuits qui reçoivent en entrée des valeurs discrètes selon une fréquence d'entrée, et qui produisent en sortie des valeurs discrètes selon une fréquence de sortie, de sorte que les valeurs reçues et produites correspondent respectivement à des o courbes de reconstruction qui sont identiques. On entend par courbe de reconstruction d'un signal échantillonné la courbe continue de signal analogique qui est obtenue en supprimant les composantes spectrales du signal échantillonné qui apparaissent aux fréquences harmoniques de la fréquence d'échantillonnage. Le facteur de conversion du taux d'échantillonnage est le quotient de la fréquence de sortie par la fréquence d'entrée. Lorsque ce facteur est un nombre entier supérieur à l'unité, le convertisseur fonctionne en interpolateur: il ajoute des valeurs supplémentaires entre les valeurs d'entrée. Lorsque le facteur de conversion est un entier inférieur à l'unité, le convertisseur fonctionne en décimateur: il supprime certaines des valeurs d'entrée. De façon plus générale, un facteur de conversion supérieur à l'unité correspond à une fonction de sur-échantillonnage, et un facteur de conversion inférieur à l'unité correspond à une fonction de souséchantillonnage. Certains convertisseurs fonctionnent en mode numérique: les valeurs d'entrée et de sortie sont codées en bits. Ils peuvent alors incorporer, de façon connue, des composants numériques tels que des additionneurs et des multiplieurs. La figure 1 est un schéma synoptique d'un premier convertisseur de taux d'échantillonnage de ce type, connu de l'homme du métier, qui permet une augmentation du taux d'échantillonnage. Il comprend une chaîne de N cellules identiques connectées en série, N étant un nombre entier supérieur ou 2858891 -2- égal à l'unité. La n1ème cellule de cette chaîne, notée Cn, n étant un nombre entier compris entre 1 et N, possède une première entrée IN1(n), une seconde entrée IN2(n)) et une troisième entrée IN3(n) de valeurs numériques respectives. Elle possède en outre une première sortie OUT1(n), une seconde sortie OUT2(n), et une troisième sortie (OUT3(n)) de valeurs numériques. Pour une cellule Cn distincte de la dernière cellule de la chaîne (n=1,..., N-1), les sorties OUT1(n) et OUT2(n) de cette cellule et son entrée IN3(n) sont respectivement connectées aux entrées INI(n+1) et IN2(n+1), et à la sortie OUT3(n+1) de la cellule n+1, notée Cn+1. La sortie OUT1(N) de la dernière cellule de la chaîne, c'est-à-dire de la cellule CN, est connectée à l'entrée IN2(N) de la même cellule. L'entrée IN1(1) de la cellule Cl est destinée à recevoir des valeurs d'échantillonnage d'entrée IN, selon une fréquence d'entrée f;. L'entrée IN3(N) de la dernière cellule de la chaîne reçoit une valeur constamment nulle, notée 0 sur la figure 1. La sortie OUT3(1) de la cellule Cl délivre des valeurs d'échantillonnage de sortie OUT selon une fréquence de sortie fo. Chaque cellule comprend les composants suivants: - deux multiplieurs, référencés 13 et 17 pour la cellule Cl sur la figure 1, N3 et N7 pour la cellule CN; - un élément de stockage de coefficients multiplicatifs, référencé 10 pour la cellule Cl et NO pour la cellule CN; - deux additionneurs, référencés 14 et 18 pour la cellule Cl, N4 et N8 pour la cellule CN; - deux bascules, référencées 12 et 16 pour la cellule Cl, N2 et N6 pour la cellule CN. Les bascules sont notées Z-1 sur la figure; deux multiplexeurs, référencés 11 et 15 pour la cellule Cl, NI et N5 pour la cellule CN. Les composants de chaque cellule sont connectés entre eux de la façon suivante, décrite pour la cellule Cl, et correspondant à une structure de cellule dite directe . Des premières entrées respectives des multiplieurs 13 et 17 sont connectées à l'élément de stockage 10, et des sorties des multiplieurs 2858891 -3- 13 et 17 sont respectivement connectées à des premières entrées des deux additionneurs 14 et 18. La seconde entrée de l'additionneur 14 constitue l'entrée IN3(1) de la cellule Cl, la sortie de l'additionneur 14 est connectée à la seconde entrée de l'additionneur 18, et la sortie de l'additionneur 18 constitue la sortie OUT3(1) de la cellule Cl. La seconde entrée du multiplieur 13 est reliée à l'entrée IN1(1) par le multiplexeur 11 et la bascule 12. Une première entrée du multiplexeur 11 constitue l'entrée IN1(1) de la cellule Cl, la sortie du multiplexeur 11 est connectée à l'entrée de la bascule 12, la sortie de la bascule 12 étant connectée à la seconde entrée du multiplieur 13 et à une seconde entrée du multiplexeur 11. La sortie de la bascule 12 constitue en outre la sortie OUT(1) de la cellule Cl. La seconde entrée du multiplieur 17 est reliée de façon analogue à l'entrée IN2(1) par le multiplexeur 15 et la bascule 16, la sortie de la bascule 16 constituant aussi la sortie OUT2(1). Les multiplexeurs 11 et 15 reçoivent en outre sur des entrées de commande respectives un signal En; de commande de commutation des bascules 12 et 16. Le signal En; régule l'admission de nouvelles valeurs IN dans les bascules 12 et 16. Le même signal de commande En; est transmis aux bascules de toutes les cellules Cn de la chaîne correspondant aux bascules 12 ou 16. Il régule donc de façon synchronisée la propagation des valeurs IN dans toute la chaîne. Le signal En; est ajusté de sorte que les valeurs de sortie OUT puissent être produites sensiblement à la fréquence fo d'une façon compatible avec une horloge de cadencement générale du convertisseur (non représentée sur la figure 1). L'élément de stockage 10 peut être une mémoire permanente (ROM pour Read Only Memory en anglais), ou tout autre dispositif de génération de valeurs, par exemple à base de portes logiques. Les coefficients multiplicatifs enregistrés dans l'élément 10 sont, de façon connue de l'homme du métier, certaines valeurs de la caractéristique de réponse d'un filtre de type passe-bas à une impulsion d'entrée. Un enregistrement approprié des coefficients permet d'adresser, respectivement aux multiplieurs 13 et 17, des 2858891 -4- coefficients h; et h;* enregistrés dans l'élément 10 à des adresses complémentaires par rapport à l'ensemble des adresses de l'élément 10. Lorsque la chaîne complète de cellules C1,..., CN est mise en oeuvre, une fonction de sur-échantillonnage est ainsi obtenue entre l'entrée IN1(1) et la sortie OUT3(1), correspondant à un facteur de conversion supérieur à l'unité. La figure 2 est un schéma synoptique d'un second convertisseur de taux d'échantillonnage, aussi connu de l'homme du métier, qui permet une diminution du taux d'échantillonnage. Il comprend aussi une chaîne de N cellules identiques entre elles, encore référencées C1,..., CN. Chaque cellule o comprend les mêmes composants que précédemment, mais connectés différemment. La structure d'une cellule du convertisseur de la figure 2 est dite transverse , dans le jargon de l'homme du métier. En référence à la cellule Cl, et de même que pour le convertisseur précédent, les multiplieurs 13 et 17 reçoivent, sur des premières entrées respectives, les coefficients multiplicatifs h; et h;* délivrés par l'élément de stockage 10. Ils sont chacun connectés, par leurs secondes entrées respectives, à la première entrée IN1(1) de la cellule, et par leurs sorties respectives aux premières entrées des additionneurs 14 et 18. Une seconde entrée IN1'(1) de la cellule Cl est reliée à la seconde entrée de l'additionneur 14 par un multiplexeur 11' et une bascule 12'. L'entrée INI'(1) est directement connectée à la seconde entrée du multiplexeur 11', et la sortie de l'additionneur 14 est reliée à la première entrée du multiplexeur 11'. La sortie du multiplexeur 11' est connectée à l'entrée de la bascule 12', et la sortie de la bascule 12' est connectée à la seconde entrée de l'additionneur 14. La sortie de l'additionneur 14 constitue en outre une première sortie OUT1'(1) de la cellule Cl de ce convertisseur. Le multiplexeur 11' est commandé par un signal Eno. Le signal Eno déclenche les commutations de la bascule 12' ainsi que les actualisations de la valeur délivrée par l'additionneur 14. Une liaison identique relie une troisième entrée IN3(1) de la cellule Cl à la seconde entrée de l'additionneur 18. Cette liaison comprend le multiplexeur 15' et la bascule 16'. La seconde entrée du multiplexeur 15' 2858891 -5- constitue l'entrée IN3(1), et la sortie de l'additionneur 18 constitue une seconde sortie OUT3(1) de la cellule Cl. Les cellules successives de la chaîne sont connectées de la façon suivante: l'entrée IN3(n) et la sortie OUTI'(n) d'une cellule n distincte de la dernière cellule de la chaîne (n=1,..., N-1) sont respectivement connectées à la sortie OUT3(n+1) et à l'entrée IN1'(n+1) de la cellule suivante Cn+1. La sortie OUTI'(N) de la dernière cellule CN est connectée à l'entrée IN3(N) de cette même cellule. En outre, une valeur nulle 0 est constamment appliquée à l'entrée INI'(1) de la cellule Cl. Toutes les cellules reçoivent, sur leurs entrées respectives INI(1),..., IN1(N), les valeurs d'entrée IN selon la fréquence f;, et tous les multiplexeurs 11',..., NI' et 15',..., N5' reçoivent le signal de commande Eno. Lorsque la chaîne complète de cellules Cl,..., CN est ainsi mise en oeuvre, une fonction de sous-échantillonnage est obtenue entre l'entrée IN1(1) et la sortie OUT3(1), correspondant à un facteur de conversion inférieur à l'unité. Le signal Eno est ajusté pour que les valeurs de sortie OUT soient produites sensiblement selon la fréquence fo, inférieure à f;. Un inconvénient des convertisseurs décrits ci-dessus réside dans le fait que chacun d'eux possède soit une fonction de sur-échantillonnage, soit une fonction de sous-échantillonnage. Une fonction complète de conversion de taux d'échantillonnage, dont le facteur de conversion peut être supérieur ou inférieur à l'unité, ne peut être obtenue que par association d'un premier et d'un second convertisseurs respectivement des types précédents. Mais une telle réalisation nécessite un nombre doublé de certains composants tels que les éléments de stockage, les additionneurs ou les multiplieurs. Or de tels composants sont onéreux. Un but de la présente invention consiste à proposer un convertisseur unique qui puisse fonctionner en sur-échantillonneur ou en souséchantillonneur. Un convertisseur de taux d'échantillonnage selon l'invention comprend une chaîne de N cellules, N étant un nombre entier supérieur ou égal à l'unité, chaque cellule ayant une première, une seconde, une troisième et une 2858891 -6- quatrième entrées de valeurs numériques, et ayant une première, une seconde, une troisième et une quatrième sorties de valeurs numériques. Les première et seconde sorties d'une cellule autre que la dernière cellule de la chaîne, et les troisième et quatrième entrées de ladite cellule sont respectivement connectées aux première et seconde entrées de la cellule suivante le long de la chaîne, et aux troisième et quatrième sorties de ladite cellule suivante. En outre, les première et seconde sorties de la dernière cellule de la chaîne sont respectivement connectées aux troisième et quatrième entrées de ladite dernière cellule. La première entrée de la première cellule de la chaîne est destinée à recevoir des valeurs numériques d'échantillonnage d'entrée successives selon une fréquence d'entrée, et la seconde entrée de ladite première cellule est destinée à recevoir une valeur nulle. Lorsque la chaîne est ainsi alimentée en valeurs d'entrée, la quatrième sortie de ladite première cellule délivre des valeurs numériques d'échantillonnage de sortie successives selon une fréquence de sortie. Les valeurs numériques d'échantillonnage d'entrée et les valeurs numériques d'échantillonnage de sortie correspondent à des courbes de reconstruction respectives identiques. Chaque cellule du convertisseur de l'invention comprend deux multiplieurs connectés par des premières entrées respectives à un élément de stockage de coefficients multiplicatifs, et connectés par des sorties respectives desdits multiplieurs à des premières entrées de deux additionneurs respectifs. Des sorties desdits additionneurs sont respectivement reliées aux seconde et quatrième sorties de ladite cellule, et des secondes entrées desdits multiplieurs sont respectivement reliées aux première et troisième sorties de ladite cellule. Un convertisseur selon l'invention possède les deux caractéristiques suivantes. Premièrement, les secondes entrées des deux multiplieurs de chaque cellule sont respectivement reliées aux première et troisième entrées de ladite cellule par des premières voies respectives comprenant chacune un même nombre déterminé de premières bascules connectées en série et orientées vers le multiplieur correspondant. Deuxièmement, des secondes entrées des deux additionneurs de chaque cellule sont respectivement reliées aux seconde et quatrième entrées de ladite cellule par des secondes voies 2858891 -7- respectives comprenant chacune des secondes bascules connectées en série selon ledit nombre déterminé et orientées vers l'additionneur correspondant. Ainsi, chaque cellule d'un convertisseur selon l'invention peut ne comprendre qu'un unique élément de stockage de coefficients multiplicatifs, que deux multiplieurs et que deux additionneurs, tout en possédant toutes les entrées et sorties nécessaires pour fonctionner en sur- ou sous-échantillonneur lorsqu'une chaîne complète de cellules est mise en oeuvre. Une réduction importante de la taille du convertisseur en résulte, ainsi qu'une réduction de son coût. Le convertisseur peut comprendre en outre des moyens de commutation agencés pour commander une transmission de valeurs par lesdites première ou seconde voies en fonction d'un signal de sélection de mode, pour un mode de sur-échantillonnage ou un mode de sous-échantillonnage respectivement. L'utilisation de tels moyens de commutation permet de réduire le nombre de connexions au sein du convertisseur. Le convertisseur peut comprendre aussi un premier système de commande des commutations desdites premières bascules, disposé en série avec celles-ci. Alternativement, lesdites premières bascules peuvent être connectées pour recevoir par des entrées de commande respectives un premier signal d'horloge asservie (ou gated clock signal en anglais). Un avantage de l'utilisation d'un signal d'horloge asservie est la faible consommation énergétique liée à l'opération de commande des bascules, par rapport à l'utilisation d'un système de commande de commutation disposé en série avec les bascules. Selon un mode de réalisation préféré du convertisseur de l'invention, l'élément de stockage de chaque cellule possède une entrée d'adresses reliée à un système de production d'adresses par une connexion directe et par une connexion comprenant un inverseur. Il possède aussi une sortie de coefficients multiplicatifs reliée aux premières entrées des deux multiplieurs de ladite cellule par des liaisons respectives comprenant des bascules commandées. Lorsque l'élément de stockage a produit un premier coefficient multiplicatif stocké à une première adresse et a transmis ce premier coefficient à un 2858891 -8- premier des deux multiplieurs, il produit ensuite un second coefficient multiplicatif stocké à une seconde adresse et transmet ce second coefficient au second des deux multiplieurs, ladite seconde adresse étant sensiblement égale au complémentaire de ladite première adresse par rapport au nombre d'adresses utilisées de l'élément de stockage. L'invention concerne aussi un procédé d'échantillonnage utilisant un convertisseur de taux d'échantillonnage tel que décrit précédemment. Eventuellement, le facteur de conversion peut être modifié pendant une exécution dudit procédé. D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'exemples de réalisation non limitatifs, en référence aux dessins annexés, dans lesquels: - la figure 1 est un schéma synoptique d'un convertisseur de taux d'échantillonnage selon l'art antérieur, permettant une augmentation du taux d'échantillonnage; - la figure 2 est un schéma synoptique d'un convertisseur de taux d'échantillonnage selon l'art antérieur, permettant une diminution du taux d'échantillonnage; - la figure 3 est un schéma synoptique d'une cellule d'un convertisseur de taux d'échantillonnage selon l'invention; - la figure 4 illustre la connexion entre des cellules selon la figure 3; - la figure 5 illustre une méthode de détermination de coefficients multiplicatifs utilisés dans un convertisseur selon les figures 3 et 4; la figure 6 est un schéma synoptique d'un contrôleur utilisable pour un convertisseur selon les figures 3 et 4; - la figure 7 est un schéma synoptique des connexions d'un élément de stockage tel qu'utilisé dans une cellule selon la figure 3 et associé à un contrôleur selon la figure 6; la figure 8 illustre un premier perfectionnement d'un convertisseur selon l'invention. 2858891 -9- Dans toutes les figures, des références identiques désignent des éléments identiques ou ayant des rôles analogues au sein des circuits représentés. Les figures 1 et 2 relatives à des convertisseurs existants ont déjà été décrites en détail. Conformément à la figure 3, une cellule Cn, n étant un nombre entier, est constituée de deux demi-cellules symétriques entre elles, supérieure Cnsup et inférieure Cn;nf, et d'un élément de stockage n0 commun aux deux demi-cellules. L'élément de stockage n0 réalise un enregistrement permanent de coefficients multiplicatifs h; et h;*. Il peut avoir une capacité de stockage relativement faible, par exemple de 8 ou 16 coefficients. Ce peut être une mémoire de type ROM. Du fait de sa faible capacité, il peut être alternativement constitué de portes logiques agencées pour produire les valeurs des coefficients. La demi-cellule supérieure Cnsup comprend une première liaison entre une entrée INI(n) et une sortie OUT1(n) de la cellule Cn, et une seconde liaison entre une entrée IN1'(n) et une sortie OUTI'(n) de la cellule Cn. Chacune des deux liaisons comporte deux voies de transfert de valeurs disposées en parallèle et sélectionnées par un multiplexeur de sortie de la liaison n10, n10'. Pour cela, chaque voie aboutit à une entrée du multiplexeur n10 ou n10' de la liaison correspondante. Les deux multiplexeurs n10 et n10' sont commandés par un même signal de sélection MODE. Pour chaque liaison, l'une des deux voies est une connexion directe entre l'entrée correspondante INI(n) ou INI'(n) de la cellule et une première entrée du multiplexeur n10 ou n10'. L'autre voie de la première liaison comprend un multiplexeur n1 dont une première entrée constitue l'entrée INI(n). La sortie du multiplexeur n1 est connectée à l'entrée d'une bascule n2, la sortie de la bascule n2 étant connectée à une seconde entrée du multiplexeur n10. La sortie de la bascule n2 est en outre connectée à une seconde entrée du multiplexeur n1. Le multiplexeur n1 est commandé par un signal En; et sa sortie est directement - 10-connectée à la sortie OUT1(n) de la cellule Cn. L'autre voie de la seconde liaison comprend un multiplexeur n1' dont une première entrée constitue l'entrée IN1'(n), et dont la sortie est connectée à l'entrée d'une bascule n2'. La sortie de la bascule n2' est connectée à une seconde entrée du multiplexeur n10'. La sortie du multiplexeur n10' est connectée à une seconde entrée d'un additionneur n4, dont la sortie est connectée à la sortie OUT1'(n). La sortie de l'additionneur n4 est en outre connectée à une seconde entrée du multiplexeur n1'. Enfin, le multiplexeur n1' est commandé par un signal En.. La demi-cellule supérieure Cnsup comprend en outre un multiplieur n3 dont la sortie est connectée à une première entrée de l'additionneur n4. Une première entrée du multiplieur n3 est reliée à une sortie de l'élément de stockage nO, de façon à recevoir des valeurs de coefficients multiplicatifs h;. Une seconde entrée du multiplieur n3 est connectée à la sortie du multiplexeur n10. Ainsi que le montre la figure 3, la demi-cellule inférieure Cninf comprend les multiplexeurs n5 et n5', les bascules n6 et n6', les multiplexeurs n20 et n30, le multiplieur n7 et l'additionneur n8. Ces éléments sont agencés de la même façon que les éléments correspondants de la demi-cellule supérieure Cnsup. Le multiplieur reçoit des coefficients multiplicatifs h;* provenant de la sortie de l'élément de stockage nO. Les multiplexeurs n20 et n30 sont aussi commandés par le signal MODE. Les entrées des multiplexeurs n10 et n10' sont connectées de sorte que, pour une première valeur du signal de sélection MODE, par exemple la valeur binaire 1, le multiplexeur n10 reproduit sur sa sortie la valeur reçue sur sa seconde entrée connectée à la bascule n2, et de sorte que le multiplexeur n10' reproduise simultanément sur sa sortie la valeur reçue sur sa première entrée directement connectée à l'entrée IN1'(n) de la cellule. Ainsi, pour la valeur 1 du signal MODE, la première liaison est équivalente à une connexion directe entre la sortie de la bascule n2 et la seconde entrée du multiplieur n3, qui joint aussi la sortie OUT1(n) de la cellule. Simultanément, la voie de connexion directe provenant de l'entrée INI(n) est inhibée. De même, le 2858891 -11- multiplexeur n10' est alors équivalent à une connexion directe entre l'entrée INI'(n) et ladite seconde entrée de l'additionneur n4, le multiplexeur n1' ainsi que la bascule n2' étant inhibés. Lorsque le signal MODE possède la valeur binaire 0, le multiplexeur n10 reproduit sur sa sortie la valeur reçue sur sa première entrée directement connectée à l'entrée IN1(n) de la cellule, et le multiplexeur n10' reproduit sur sa sortie la valeur reçue sur sa seconde entrée connectée à la bascule n2'. Le multiplexeur n10 est alors équivalent à une connexion continue entre l'entrée IN1(n) et le multiplieur n3, joignant aussi la sortie OUT1(n). Le multiplexeur n1 et la bascule n2 sont inhibés. De même, le multiplexeur n10' est équivalent à une connexion continue entre la bascule n2' et l'additionneur n4, la voie de connexion directe provenant de l'entrée IN1'(n) étant inhibée. Au sein de la demi-cellule inférieure Cn;nf, les multiplexeurs n20 et n30 sont connectés de façon symétrique par rapport aux multiplexeurs n10 et n10', respectivement. Lorsque le signal MODE est égal à 1, la cellule Cn représentée sur la figure 3 est équivalente à une cellule telle que représentée sur la figure 1, et lorsque le signal MODE est égal à 0, la même cellule Cn est équivalente à une cellule telle que représentée sur la figure 2. Par conséquent, le signal MODE sélectionne un fonctionnement de suréchantillonnage (MODE=1), ou de sous-échantillonnage (MODE=O). Pour former le convertisseur, N cellules identiques à celle décrite cidessus sont connectées en chaîne conformément à la figure 4, N étant un nombre entier positif. Pour une cellule Cn différente de la dernière cellule CN, c'est-à-dire n étant un nombre entier parmi 1,..., N-1, les sorties OUT1(n) et OUT1'(n) sont connectées respectivement aux entrées IN1(n+1) et IN1'(n+1) de la cellule suivante Cn+1, et les entrées IN2(n) et IN3(n) sont connectées respectivement aux sorties OUT2(n+1) et OUT3(n+ 1) de,la cellule Cn+1. Pour la cellule CN, les sorties OUTI(N) et OUTI'(N) sont respectivement connectées aux entrées IN2(N) et IN3(N). L'entrée IN1(1) de la cellule Cl est destinée à recevoir les valeurs d'échantillonnage d'entrée IN selon une fréquence d'entrée f;. Une valeur constamment nulle est appliquée à l'entrée - 12 - IN1'(1). La chaîne étant ainsi alimentée en valeurs d'entrée, la sortie OUT3(1) de la cellule Cl délivre des valeurs d'échantillonnage de sortie OUT selon une fréquence fo, et correspondant à une même courbe de reconstruction que les valeurs d'entrée IN. Les coefficients multiplicatifs h; et h;* enregistrés dans les éléments de stockage 10,..., NO d'un convertisseur selon l'invention tel que décrit ci-dessus peuvent être déterminés de la même façon que pour les convertisseurs des figures 1 et 2. La figure 5 illustre une méthode de détermination de ces coefficients. Elle représente la caractéristique d'une fonction de réponse impulsionnelle. L'axe des abscisses repère une coordonnée temporelle t, exprimée par exemple en micro-secondes ( s). L'axe des ordonnées repère l'amplitude Rep d'une réponse à une impulsion. Il est gradué en unité arbitraire (a.u.). La fonction de réponse peut être choisie pour effectuer une réjection la plus stricte possible des fréquences supérieures à une fréquence de coupure fo déterminée. Des points A0,..., A31 de la caractéristique sont sélectionnés de façon adéquate pour représenter le mieux possible les valeurs non nulles de la réponse impulsionnelle. Ils sont répartis régulièrement sur cette caractéristique, symétriquement par rapport à l'origine de la coordonnée temporelle. Les coefficients h;, i étant un nombre entier entre 0 et 31, correspondent aux ordonnées respectives des points A0,..., A31. Les valeurs ho,..., h7 sont stockées dans l'élément de stockage 10 de la cellule Cl, et les valeurs h8,..., h15 sont stockées dans l'élément de stockage 20 de la cellule C2. Dans l'exemple considéré ici, le convertisseur possède deux cellules: N=2. De façon générale, 2xN correspond au degré du filtrage opéré. Des éléments de stockage 10, 20 à huit emplacements de stockage sont utilisés. Les coefficients h; sont stockés dans les éléments 10, 20 selon l'ordre croissant des adresses de chaque élément et selon l'ordre croissant des indices des coefficients. Ainsi, pour l'élément 10, ho sera stocké à l'adresse 0, 3o h1 à l'adresse 1, ..., h6 à l'adresse 6 et h7 à l'adresse 7. Pour l'élément 20, h8 sera stocké à l'adresse 0, h9 à l'adresse 1, ..., h1a à l'adresse 6 et h15 à l'adresse 7. Pour un élément de stockage donné, si h; est le coefficient stocké à 2858891 -13- une adresse déterminée de cet élément, h;* est le coefficient stocké à l'adresse égale au complémentaire par rapport à 7 de l'adresse du coefficient h;. Par exemple, pour l'élément 10, ho* est égal à h7, hi* est égal à h6, etc. Pour l'élément 20, ho* est égal à h15, ho* est égal à h14, etc. Le principe exposé pour un convertisseur à deux cellules (N=2) dont les éléments de stockage ont huit emplacements associés à des adresses codées sur trois bits peut être transposé à un nombre quelconque N de cellules, ainsi qu'à une capacité quelconque des éléments de stockage. Lors du fonctionnement du convertisseur, une valeur donnée de sortie OUT produite par le convertisseur résulte d'une combinaison des N valeurs d'entrée IN qui précèdent ou qui succèdent la valeur OUT considérée. Chacune de ces valeurs IN intervient en étant multipliée par des coefficients h; sélectionnés en fonction de la durée entre la valeur OUT et cette valeur IN. La structure minimale d'un convertisseur selon l'invention correspond à 15 l'utilisation d'une cellule unique: N=1. Le degré du filtrage associé est alors de 2. Les signaux de commande En; et Eno, ainsi que les adresses auxquelles sontlus les coefficients h; dans les éléments de stockage 10,..., NO, sont produits par un contrôleur du convertisseur. La figure 6 représente une réalisation possible d'un contrôleur, adapté à l'exemple précédent à deux cellules (N=2) et huit emplacements par élément de stockage. Le contrôleur comprend une horloge 100. De façon connue, le signal cyclique délivré par l'horloge 100 cadence le fonctionnement général du convertisseur, par l'intermédiaire de la sortie notée GENERAL . Il commande notamment les commutations d'une bascule 102 associée dans une boucle avec une porte NON 101. Le signal de sortie de la bascule 102, noté En1/2, est cyclique, avec une fréquence égale à la moitié de la fréquence de l'horloge 100. Le signal délivré En1,2 est transmis à un compteur cyclique 103, noté CPT sur la figure 6. Le compteur 103 est programmable au moyen d'un incrément de comptage, noté INC. Cet incrément peut être positif ou négatif, auquel cas il s'agit d'un décrément DEC. Le signal de comptage produit par le compteur 3 est traité par une voie spécifique pour produire l'adresse de lecture 2858891 -14- des coefficients multiplicatifs h; dans les éléments de stockage. Cette voie peut comprendre, par exemple, une bascule 105 dont les commutations sont commandées par un multiplexeur 104, asservi au signal En112. Le nombre de bits sur lesquels est codé le signal de comptage du compteur 103 doit être adapté en fonction du nombre d'emplacements des éléments de stockage 10, ..., NO. Il doit être suffisamment grand par rapport à ce nombre d'emplacements pour permettre de déterminer avec précision l'adresse de lecture des coefficients multiplicatifs à chaque étape de la propagation des valeurs dans la chaîne des cellules. Dans l'exemple considéré, l'adresse doit être codée sur au moins trois bits. Elle est égale au reste de la division de l'indice i du coefficient hi par le nombre d'emplacements de chaque élément de stockage. Autrement dit, pour l'exemple considéré, l'adresse est égale à l'indice i modulo 8, noté i[8] sur la figure 6. Selon la figure 7, l'adresse ainsi obtenue est envoyée sur une première entrée d'un multiplexeur 111. Le complémentaire de cette adresse, délivré par l'inverseur 110 opérant sur tous les bits du bus d'adresse, est envoyé sur une seconde entrée du même multiplexeur. Le signal En112 est transmis sur une entrée de commande du multiplexeur 111. Des adresses de lecture correspondant aux coefficients h; ou h;* sont ainsi transmises alternativement à l'élément de stockage nO de chaque cellule Cn. L'élément nO produit alors un coefficient h; ou h;*, respectivement transmis au multiplieur n3 de la demi-cellule supérieure Cnsup ou au multiplieur n7 de la demi-cellule Cn;nf. La sélection de h; ou h;* pour chaque multiplieur n3 ou n7 est obtenue par les bascules n12 et n13 disposées entre la sortie de l'élément de stockage nO et la première entrée du multiplieur n3, et par la bascule n13' disposée entre la sortie de l'élément de stockage nO et la première entrée du multiplieur n7. Les commutations de la bascule n12 sont commandées par l'horloge 100 à partir de la sortie de l'horloge notée GENERAL . Les commutations des bascules n13 et n13' sont commandées par le signal En112É De retour à la figure 6, un signal de retenue (ou carry , en anglais) produit par le compteur 103 est traité simultanément par une autre voie pour produire les signaux de commande En; et Eno. Le signal de retenue correspond à un dépassement du signal de comptage par rapport au nombre maximal 2858891 -15- pouvant être codé sur les trois bits de sortie du compteur 103, dans l'exemple considéré. La voie de traitement du signal de retenue peut comprendre un multiplexeur 107, asservi au signal produit par l'horloge 100, qui commande les commutations d'une bascule 108. Selon un premier perfectionnement du convertisseur précédent, les bascules n2, n2', n6 et n6' sont respectivement remplacées par un même nombre déterminé T de bascules connectées en série. La figure 8 est un schéma de demi-cellule supérieure Cnsup ainsi obtenue, par exemple pour T égal à 3. Le contrôleur du convertisseur représenté sur la figure 6 doit alors être adapté de telle sorte que le signal En112 soit remplacé par un signal En1/3, de période égale à trois fois la durée d'un cycle de l'horloge 100, et égal à 1 pendant un cycle de l'horloge 100 sur trois cycles successifs de celle-ci. Une telle adaptation est connue de l'homme du métier. A chaque alternance du signal En; ou du signal En , les valeurs d'entrée sont transférées d'une bascule à la suivante dans chaque série. Les valeurs d'échantillonnage d'entrée IN peuvent alors appartenir cycliquement à trois séquences distinctes. Le convertisseur délivre alors en sortie, cycliquement pour les trois séquences, des valeurs OUT interpolées respectives. Un même facteur de conversion est ainsi appliqué aux trois séquences de valeurs. Selon un second perfectionnement, les multiplexeurs n1 et n5 peuvent être supprimés et remplacés par l'utilisation d'un signal d'horloge asservie (ou gated clock signais en anglais) envoyé sur des entrées de commande respectives des bascules. Un même signal d'horloge asservie est utilisé pour les bascules n2 et n6. Ce signal régule alors l'admission et la propagation des valeurs d'échantillonnage d'entrée IN dans la chaîne des cellules lors du fonctionnement en sur-échantillonneur. Il est entendu que la sortie OUTI (C1) d'un convertisseur selon l'invention peut être complétée par les fonctions usuelles d'arrondi, de détection et de traitement de dépassement ( overflow en anglais), non représentées sur les figures. Un convertisseur de taux d'échantillonnage selon l'invention, capable de fonctionner en sur-échantillonneur ou en sous-échantillonneur, peut être 2858891 -16- utilisé dans de nombreuses applications. Deux exemples particuliers d'applications sont les boucles à verrouillage de fréquence et des systèmes d'interface de transmission de valeurs entre des entités opérant selon des fréquences d'échantillonnage différentes. Un avantage particulier des convertisseurs selon l'invention est la possibilité de variation du facteur de conversion pendant un traitement en cours de valeurs d'échantillonnage. Un changement du facteur de conversion a un effet immédiat sur les valeurs de sortie OUT produites par le convertisseur. Cette possibilité ouvre des applications pour lesquelles une adaptation o dynamique, c'est-à-dire effectuée en temps réel, du facteur de conversion est nécessaire. -17-REVENDICATIONS 1. Convertisseur de taux d'échantillonnage comprenant une chaîne de N cellules, N étant un nombre entier supérieur ou égal à l'unité, chaque cellule ayant une première (IN1(n)), une seconde (IN1'(n)), une troisième (IN2(n)) et une quatrième (IN3(n)) entrées de valeurs numériques, et ayant une première (OUT1(n)), une seconde (OUT1'(n)), une troisième (OUT2(n)) et une quatrième (OUT3(n)) sorties de valeurs numériques, les première et seconde sorties d'une cellule autre que la dernière cellule de la chaîne, et les troisième et quatrième entrées de ladite cellule étant respectivement connectées aux première et seconde entrées de la cellule suivante le long de la chaîne, et aux troisième et quatrième sorties de ladite cellule suivante, les première (OUT1(N)) et seconde (OUT1'(N)) sorties de la dernière cellule de la chaîne (C(N)) étant respectivement connectées aux troisième (IN2(N)) et quatrième (IN3(N)) entrées de ladite dernière cellule, la première entrée (INI (1)) de la première cellule de la chaîne (Cl) étant destinée à recevoir des valeurs numériques d'échantillonnage d'entrée (IN) successives selon une fréquence d'entrée (f;), la seconde entrée (INI'(1)) de ladite première cellule étant destinée à recevoir une valeur nulle, la quatrième sortie (OUT3(1)) de ladite première cellule (Cl) délivrant alors des valeurs numériques d'échantillonnage de sortie (OUT) successives selon une fréquence de sortie (fo), chaque cellule comprenant deux multiplieurs (n3, n7) connectés par des premières entrées respectives à un élément de stockage de coefficients multiplicatifs, et connectés par des sorties respectives desdits multiplieurs à des premières entrées de deux additionneurs respectifs (n4, n8), des sorties desdits additionneurs (n4, n8) étant respectivement reliées aux seconde (OUT1'(n)) et quatrième (OUT3(n)) sorties de ladite cellule, et des secondes entrées desdits multiplieurs (n3, n7) étant respectivement reliées aux première (OUT1(n)) et troisième (OUT2(n)) sorties de ladite cellule, caractérisé en ce que les secondes entrées des deux multiplieurs (n3, n7) de chaque cellule sont en outre respectivement reliées aux première (IN1(n)) et 2858891 -18- troisième (IN2(n)) entrées de ladite cellule par des premières voies respectives comprenant chacune un même nombre déterminé de premières bascules (n2, n6) connectées en série et orientées vers le multiplieur correspondant, et en ce que des secondes entrées des deux additionneurs (n4, n8) de chaque cellule sont respectivement reliées aux seconde (IN1'(n)) et quatrième (IN3(n)) entrées de ladite cellule par des secondes voies respectives comprenant chacune des secondes bascules (n2', n6') connectées en série selon ledit nombre déterminé et orientées vers l'additionneur correspondant. 2. Convertisseur selon la revendication 1, comprenant en outre des moyens de commutation (n10, n10') agencés pour commander une transmission de valeurs par lesdites première ou seconde voies en fonction d'un signal de sélection de mode (MODE), pour un mode de sur-échantillonnage ou un mode de sous-échantillonnage respectivement. 3. Convertisseur selon la revendication 1 ou 2, comprenant en outre un premier système (n1, n5) de commande de commutations desdites premières bascules (n2, n6), disposé en série avec lesdites premières bascules. 4. Convertisseur selon la revendication 1 ou 2, dans lequel lesdites premières bascules (n2, n6) sont connectées pour recevoir par des entrées de commande respectives un signal d'horloge asservie. 5. Convertisseur selon l'une quelconque des revendications 1 à 4, comprenant en outre un second système (n1', n5') de commande de commutations desdites secondes bascules (n2', n6'), disposé en série avec lesdites secondes bascules. 6. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel l'élément de stockage (n0) de chaque cellule (Cn) possède: une entrée d'adresses reliée à un système de production d'adresses par une connexion directe et par une connexion comprenant un inverseur (110) ; une sortie de coefficients multiplicatifs reliée auxdites premières entrées des deux multiplieurs (n3, n7) de ladite cellule par des liaisons respectives comprenant des bascules commandées, 2858891 -19- et est commandé de sorte que, lorsque l'élément de stockage a produit un premier coefficient multiplicatif (h;) stocké à une première adresse et a transmis ledit premier coefficient multiplicatif à un premier des deux multiplieurs (n3), l'élément de stockage produit ensuite un second coefficient multiplicatif (h;*) stocké à une seconde adresse et transmet ledit second coefficient multiplicatif à l'autre des deux multiplieurs (n7), ladite seconde adresse étant sensiblement égale au complémentaire de ladite première adresse par rapport au nombre d'adresses utilisées de l'élément de stockage. 7. Procédé d'échantillonnage de valeurs numériques utilisant un convertisseur de taux d'échantillonnage selon l'une quelconque des revendications précédentes. 8. Procédé d'échantillonnage selon la revendication 8, dans lequel un facteur de conversion du taux d'échantillonnage desdites valeurs numériques est modifié pendant une exécution dudit procédé.