FR 2848713 A1 20040618 FR 0310047 A 20030820 CIRCUIT DE COMMANDE D'UN PERIPHERIQUE D'AFFICHAGE A CRISTAUX LIQUIDES La présente invention concerne un circuit de commande d'un périphérique d'affichage à cristaux liquides (LCD) et, plus particulièrement, un circuit de commande bidirectionnel d'un écran à cristaux liquides qui permette une commande bidirectionnelle indépendamment du nombre d'étages. En général, un périphérique d'affichage à cristaux liquides comprend 15 habituellement un circuit de commande dans un écran à cristaux liquides, tel qu'un circuit intégré (IC) de commande de grille et un circuit intégré de commande de données, De plus, le périphérique d'affichage à cristaux liquides a une direction de commande fixe, de sorte que les fabricants de systèmes nécessitent parfois différents écrans. La figure 1 est un schéma des connexions d'un écran à cristaux liquides selon l'art connexe. Sur la figure 1, un écran d'affichage à cristaux liquides à matrice active en polysilicium comprend une matrice de pixels, une pluralité de premiers registres à décalage 11, une pluralité de premières mémoires tampon 12, une pluralité de deuxièmes registres à décalage 13 et une pluralité de deuxièmes mémoires tampon 25 14. En particulier, la matrice de pixels a une pluralité de lignes de grille GI-Gm croisant une pluralité de lignes de données DI-Dn, de manière que les premiers registres à décalage 11 et mémoires tampon 12 fournissent des signaux de validation GCLK et GSTART à chacune de la pluralité de lignes de grille GI-Gm et les deuxièmes registres à décalage 13 et mémoires tampon 14 fournissent des signaux de 30 validation DCLK et DSTART à la pluralité de lignes de données DI-Dn. De plus, la pluralité de lignes de grille GI-Gm est divisée en un nombre k de blocs, de manière qu'il existe un nombre k de deuxièmes registres à décalage 13 et mémoires tampon 14 et chacun du nombre k de deuxièmes registres à décalage 13 et mémoires tampon 14 fournisse des signaux de validation à travers une des lignes d135 dk, à chacun du nombre k de blocs de lignes de données DI-D,. Par ailleurs, l'écran d'affichage à cristaux liquides comprend un bus de signaux 15 ayant une pluralité de lignes de signal si-s, pour transmettre des signaux vidéos de sortie à partir d'un convertisseur numérique-analogique d'un circuit de commande de données (non \'HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 1/24 représenté) à chacune de la pluralité de lignes de données D1-D, et une pluralité d'éléments de commutation 16 pour fournir séquentiellement des signaux vidéos aux lignes de signal s1-s,, de chacun du nombre k de blocs des lignes de données D1-D, en fonction de signaux de sortie provenant des deuxièmes registres à décalage 13 et mémoires tampon 14. Ainsi, en divisant les lignes de données Dl-Dn en blocs, le circuit de commande a un nombre réduit de lignes de contact entre un circuit externe et l'écran. Toutefois, dans l'agencement de blocs des lignes de données DI-Dn, les lignes de grille et les lignes de données sont séquentiellement commandées par les registres à décalage 10 pour afficher des images de photo limitées. Par exemple, du fait que les registres à décalage décalent dans une direction fixe, le circuit de commande n'à alors pas de liberté dans une direction de commande comme requis par certains fabricants de systèmes, en nécessitant ainsi divers écrans. La figure 2 est un circuit des connexions d'un registre à décalage d'un écran à 15 cristaux liquides selon l'art connexe. Sur la figure 2, une impulsion de début VST, quatre signaux d'horloge CLKl-CLK4 ayant chacun des phases différentes et des tensions d'alimentation électrique Vdd et Vss sont entrés sur un registre à décalage. De plus, le registre à décalage comprend huit blocs de transistors ayant chacun des structures similaires, de manière que les tensions d'alimentation électrique Vdd et 20 Vss soient fournies de manière similaire à chacun des huit blocs, mais que les quatre signaux d'horloge CLK1-CLK4 soient fournis différemment à chacun des huit blocs. En particulier, chacun des huit blocs de transmission comprend des premier, deuxième, troisième, quatrième, cinquième, sixième et septième transistors MOS à canal P TFTl-TFT7. Le premier transistor TFTI a des bornes de drain et de grille 25 connectées soit à une borne VST à laquelle l'impulsion de début VST est appliquée, soit à une borne de sortie du bloc précédent. Ainsi, dans le premier bloc, les bornes de drain et de grille du premier transistor TFTI sont connectées à la borne VST et, dans le deuxième bloc, les bornes de drain et de grille du premier transistor TFT1 sont connectées à une première borne de sortie Ouputl du premier bloc. De plus, le deuxième transistor TFT2 a une borne de drain connectée à une borne de source du premier transistor TFTI et une borne de grille à laquelle un des quatre signaux d'horloge CLK1-CLK4 est appliqué. Par exemple, dans le premier bloc, le quatrième signal d'horloge CLK4 est appliqué et, dans le deuxième bloc, le premier signal d'horloge CLK1 est appliqué. Le troisième transistor TFT3 a une 35 borne de source connectée à une borne de source du deuxième transistor TFT2 et une borne de drain connectée à une borne Vss à laquelle la tension d'alimentation électrique Vss est appliquée. Le quatrième transistor TFT4 a une borne de drain connectée à une borne Vdd à laquelle la tension d'alimentation électrique Vdd est \HIRSCH6\BREVETS\Brevets\21400\21428-doc - t9 aot 2003 - 2/24 appliquée, une borne de grille à laquelle un autre des quatre signaux d'horloge CLK1-CLK4 est appliqué et une borne de source connectée à la borne de grille du troisième transistor TFT3. Par exemple, dans le premier bloc, le troisième signal d'horloge CLK3 est appliqué et, dans le deuxième bloc, le quatrième signal d'horloge CLK4 est appliqué. Par ailleurs, le cinquième transistor TFT5 a une borne de drain connectée à la borne de grille du troisième transistor TFT3 et à la borne de source du quatrième transistor TFT4 et une borne de source connectée à une borne Vss. Le cinquième transistor TFT5 a également une borne de grille connectée à la borne VST ou à la 10 borne de sortie du bloc précédent. Ainsi, dans le premier bloc, la borne de grille du cinquième transistor TFT5 est connectée à la borne VST et, dans le deuxième bloc, la borne de grille du cinquième transistor TFT5 est connectée à la première borne de sortie, Outputl. Par ailleurs, le sixième transistor TFT6 a une borne de drain à laquelle un des 15 quatre signaux d'horloge CLK1-CLK4 est appliqué et une borne de grille connectée à un noeud Q qui est également connecté aux bornes de source des deuxième et troisième transistors TFT2 et TFT3. Par exemple, dans le premier bloc, le premier signal d'horloge CLK1 est appliqué et, dans le deuxième bloc, le deuxième signal d'horloge CLK2 est appliqué. Le sixième transistor TFT6 a en outre une borne de 20 source connectée à une borne de sortie correspondante. Par exemple, dans le premier bloc, la borne de source du sixième transistor TFT6 est connectée à la première borne de sortie Outputl et, dans le deuxième bloc, la borne de source du sixième transistor TFT6 est connectée à la deuxième borne de sortie Output2. Le septième transistor TFT7 a une borne de drain connectée à la borne de sortie correspondante, une borne 25 de source connectée à la borne Vss et une borne de grille connectée à un autre noeud QB qui est également connecté à la borne de grille du troisième transistor TFT3, à la borne de drain du cinquième transistor TFT5 et à la borne de source du quatrième transistor TFT4. En outre, un premier condensateur C1 connecte et met à la terre la borne de 30 source du deuxième transistor TFT2 et la borne de drain du troisième transistor TFT3. Au niveau du noeud Q, un deuxième condensateur connecte la borne de grille du sixième transistor TFT6 à la borne Vss. Un troisième condensateur connecte les bornes de grille et de source du sixième transistor TFT6. Au niveau du noeud QB, un quatrième condensateur connecte la borne de grille du septième transistor TFT7 et la 35 borne Vss. En général, une borne de sortie d'un bloc précédent est connectée aux bornes de drain et de grille du premier transistor TFT1 du bloc suivant et à la borne de grille du cinquième transistor TFT5 du bloc suivant. Par exemple, la première borne de \\HIRSCH6\BREVETSX\Brevets\21400\21428.doc 19 aot 2003 - 3/24 sortie Outputl est connectée aux bornes de drain et de grille du premier transistor TFT1 du deuxième bloc et à la borne de grille du cinquième transistor TFT5 du deuxième bloc. De plus, le premier signal d'horloge CLKl est appliqué à la borne de drain du sixième transistor TFT6 dans chacun des premier et cinquième blocs, à la 5 borne de grille du deuxième transistor TFT2 dans chacun des deuxième et sixième blocs et à la borne de grille du quatrième transistor TFT4 dans chacun des troisième et septième blocs. Le deuxième signal d'horloge CLK2 est appliqué à la borne de drain du sixième transistor TFT6 dans chacun des deuxième et sixième blocs, à la borne de grille du deuxième transistor TFT2 dans chacun des troisième et septième 10 blocs et à la borne de grille du quatrième transistor TFT4 dans chacun des quatrième et huitième blocs. Par ailleurs, le troisième signal d'horloge CLK3 est appliqué à la borne de grille du quatrième transistor TFT4 dans chacun des premier et cinquième blocs, à la borne de drain du sixième transistor TFT6 dans chacun des troisième et septième 15 blocs et à la borne de grille du deuxième transistor TFT2 dans chacun des quatrième et huitième blocs. Le quatrième signal d'horloge CLK4 est appliqué à la borne de grille du deuxième transistor TFT2 dans chacun des premier et cinquième blocs, à la borne de grille du quatrième transistor TFT4 dans chacun des deuxième et sixième blocs et à la borne de drain du sixième transistor TFT6 dans chacun des quatrième et 20 huitième blocs. La figure 3 illustre des formes d'onde d'entrée et de sortie du sixième registre à décalage de l'écran d'affichage à cristaux liquides de la figure 2. Sur la figure 3, les signaux d'horloge CLKl-CLK4 sont séquentiellement BAS. Par exemple, durant une première période de temps, Os-20,us, l'impulsion de début VST est au niveau BAS 25 (OV). Ainsi, dans le premier bloc, le premier transistor TFT1 est commuté à l'état PASSANT et le cinquième transistor TFT5 est commuté à l'état PASSANT. De plus, le quatrième signal d'horloge CLK4 est BAS et le deuxième transistor TFT2 est également commuté à l'état PASSANT. En conséquence, le noeud Q devient BAS, en commutant ainsi le sixième transistor TFT6 à l'état PASSANT. Par conséquent, le 30 premier signal d'horloge CLK1 est transmis en sortie à la première borne de sortie Outputl. De plus, du fait que le cinquième transistor TFT5 est commuté à l'état PASSANT, le noeud QB est HAUT (10V), en commutant ainsi le septième transistor TFT7 à l'état BLOQUE. En conséquence, la tension d'alimentation électrique Vss n'est pas appliquée en sortie à la première borne de sortie Outputl. Durant une deuxième période de temps, 20gs-40,us, le premier signal d'horloge CLK1 est BAS, lequel est la sortie du premier bloc et est appliqué aux bornes de drain et de grille du premier transistor TFT1 du deuxième bloc et à la borne de grille du cinquième transistor TFT5 du deuxième bloc, Ainsi, dans le deuxième bloc, les \\HIRSCH693REVETS\Brevets\21400\21428.doc - 19 aot 2003 - 4/24 premier, deuxième et cinquième transistors TFT1, TFT2 et TFT5 sont commutés à l'état PASSANT, de sorte que le noeud Q est HAUT, en commutant ainsi le sixième transistor TFT6 à l'état PASSANT. En conséquence, le deuxième signal d'horloge CLK2 est transmis en sortie à la deuxième borne de sortie Output2. De manière 5 similaire, du fait que le cinquième transistor TFT5 est commuté à l'état PASSANT, le noeud QB est HAUT, en commutant ainsi le septième transistor TFT7 à l'état BLOQUE. En conséquence, la tension d'alimentation électrique Vss n'est pas transmise en sortie à la deuxième borne de sortie Output2. Toutefois, l'écran à cristaux liquides selon l'art connexe est désavantageux. Par 10 exemple, le balayage de l'image ne peut se faire que selon une direction déterminée initialement de l'écran à cristaux liquides, de sorte que l'écran à cristaux liquides doit générer des images dans l'ordre du premier bloc au dernier bloc. En conséquence, l'affichage à cristaux liquides a seulement une orientation fixe, de sorte que l'écran d'affichage à cristaux liquides n'est pas polyvalent et ne peut pas être commuté 15 d'une orientation de paysage à une orientation de type portrait. La figure 4 est un circuit des connexions d'un registre à décalage bidirectionnel d'un écran d'affichage à cristaux liquides selon l'art connexe et la demande de brevet US n0 10/082 125. Sur la figure 4, une impulsion de début de grille ou de données VST, quatre signaux d'horloge CLKl-CLK4 ayant chacun des phases différentes et 20 des tensions d'alimentation électrique Vdd et Vss peuvent être entrés sur un registre à décalage. De plus, le registre à décalage peut comprendre huit blocs de transistors ayant chacun des structures similaires, de sorte que les tensions d'alimentation électrique Vdd et Vss peuvent être appliquées de manière similaire à chaque des huit blocs, mais les quatre signaux d'horloge CLK1-CLK4 peuvent être appliqués 25 différemment à chacun des huit blocks. En particulier, chacun des huit blocs peut comprendre des premier, deuxième, troisième, quatrième, cinquième, sixième, septième, huitième et neuvième transistors MOS à canal P TFTI-TFT9. Le premier transistor peut avoir les bornes de drain et de grille connectées à une borne d'entrée VST à laquelle l'impulsion de début VST 30 est appliquée ou à une borne de sortie du bloc précédent. Ainsi, dans le premier bloc, les bornes de drain et de grille du premier transistor TFT1 peuvent être connectées à la borne d'entrée VST et, dans le deuxième bloc, les bornes de drain et de source du premier transistor TFT1 peuvent être connectées à une première borne de sortie Outputl. De plus, le deuxième transistor TFT2 peut avoir une borne de drain connectée à une source du premier transistor TFT1 et une borne de grille à laquelle un des quatre signaux d'horloge CLKl-CLK4 est appliqué. Par exemple, dans le premier bloc, le quatrième signal d'horloge CLK4 peut être appliqué et, dans le deuxième bloc, le \\WRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 5/24 premier signal d'horloge CLKl peut être appliqué. Le troisième transistor TFT3 peut avoir une borne de source connectée à une source du deuxième transistor TFT2 et une borne de drain connectée à une borne Vss à laquelle la tension d'alimentation électrique Vss est appliquée. Le quatrième transistor TFT4 peut avoir une borne de 5 drain connectée à une borne Vdd à laquelle la tension d'alimentation électrique Vdd est appliquée, une borne de grille à laquelle un autre des quatre signaux d'horloge CLKl-CLK4 est appliqué et une borne de source connectée à la borne de grille du troisième transistor à canal P TFT3. Par exemple, dans le premier bloc, le troisième signal d'horloge CLK3 peut être appliqué et, dans le deuxième bloc, le quatrième 10 signal d'horloge CLK4 peut être appliqué. Par ailleurs, le cinquième transistor TFT5 peut avoir une borne de drain connectée au niveau d'un noeud QB à la borne de grille du troisième transistor TFT3 et à la borne de source du quatrième transistor TFT4, une borne de grille connectée à un noeud Q, qui est également connecté aux bornes de source des deuxième et 15 troisième transistors TFT2 et TFT3 et une borne de source connectée à une borne Vss. Le sixième transistor TFT6 peut avoir une borne de drain à laquelle un des quatre signaux d'horloge CLK1-CLK4 est appliqué, une borne de grille connectée à un noeud Q et une borne de source connectée à une borne de sortie correspondante. Par exemple, dans le premier bloc, le premier signal d'horloge CLK1 peut être 20 appliqué et, dans le deuxième bloc, le deuxième signal d'horloge CLK2 peut être appliqué. De plus, dans le premier bloc, la borne de source du sixième transistor TFT6 peut être connectée à la première borne de sortie Outputl et, dans le deuxième bloc, la borne de source du sixième transistor peut être connectée à la deuxième borne de sortie Output2. Par ailleurs, le septième transistor TFT7 peut avoir une borne de drain connectée à la borne de sortie correspondante, une borne de grille connectée à un noeud QB et une borne de source connectée à la borne Vss. Le huitième transistor TFT8 peut avoir des bornes de drain et de grille connectées à une borne de sortie du bloc suivant et une borne de source connectée à la borne de source du premier 30 transistor TFTl. Par exemple, dans le premier bloc, les bornes de drain et de grille du huitième transistor peuvent être connectées à la deuxième borne de sortie Output2. Le neuvième transistor TFT9 peut être connecté en parallèle sur le deuxième transistor TFT2, de sorte que la borne de drain du neuvième transistor TFT9 puisse être connectée à la borne de source du deuxième transistor TFT2 et la borne de 35 source du neuvième transistor TFT9 puisse être connectée à la borne de drain du deuxième transistor TFT2. De plus, le neuvième transistor peut avoir une borne de grille à laquelle un des quatre signaux d'horloge CLKI-CLK4 est appliqué. Par exemple, dans le premier bloc, le deuxième signal d'horloge CLK2 peut être \\HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 6/24 appliqué et, dans le deuxième bloc, le troisième signal d'horloge CLK3 peut être appliqué. En outre, un premier condensateur CI peut connecter et mettre à la terre la borne de source du premier transistor TFT 1, la borne de drain du deuxième transistor 5 TFT2 et les bornes de source des huitième et neuvième transistors TFT8 et TFT9.. Un deuxième condensateur peut connecter la borne de grille du sixième transistor MOS à canal P TFT6 à la borne Vss. Un troisième condensateur C3 peut connecter les bornes de grille et de source de TFT6. Un quatrième condensateur peut connecter la borne de grille du septième transistor MOS à canal P TFT7 et la borne Vss. En conséquence, le premier signal d'horloge CLKl peut être appliqué à la borne de drain du sixième transistor MOS à canal P TFT6 dans les premier et cinquième blocs, à la borne de grille du deuxième transistor MOS à canal P TFT2 dans les deuxième et sixième blocs, à la borne de grille du quatrième transistor MOS à canal P TFT4 dans les troisième et septième blocs et à la borne de grille du 15 neuvième transistor MOS à canal P TFT9 dans les quatrième et huitième blocs. Le deuxième signal d'horloge CLK2 peut être appliqué à la borne de grille du neuvième transistor MOS à canal P TFT9 dans les premier et cinquième blocs, à la borne de drain du sixième transistor MOS à canal P TFT6 dans les deuxième et sixième blocs, à la borne de grille du deuxième transistor MOS à canal P TFT2 dans les troisième et 20 septième blocs et à la borne de grille du quatrième transistor MOS à canal P TFT4 dans les quatrième et huitième blocs. De plus, le troisième signal d'horloge CLK3 peut être appliqué à la borne de grille du quatrième transistor MOS à canal P TFT4 dans les premier et cinquième blocs, à la borne de grille du neuvième transistor MOS à canal P TFT9 dans les 25 deuxième et sixième blocs, à la borne de drain du sixième transistor MOS à canal P TFT6 dans les troisième et septième blocs et à la borne de grille du deuxième transistor MOS à canal P TFT2 dans les quatrième et huitième blocs. Le quatrième signal d'horloge CLK4 peut être appliqué à la borne de grille du deuxième transistor MOS à canal P TFT2 dans les premier et cinquième blocs, à la borne de grille du 30 quatrième transistor MOS à canal P TFT4 dans les deuxième et sixième blocs, à la borne de grille du neuvième transistor MOS à canal P TFT9 dans les troisième et septième blocs et à la borne de drain du sixième transistor MOS à canal P TFT6 dans les quatrième et huitième blocs. La figure 5 illustre des formes d'ondes d'entrée et de sortie avant du registre à 35 décalage de l'écran d'affichage à cristaux liquides de la figure 4. Sur la figure 5, les signaux d'horloge CLKl-CLK4 peuvent être séquentiellement fixés au niveau BAS. Par exemple, durant une première période de temps, Os-20is, l'impulsion de début VST peut être fixée au niveau BAS (0V). Ainsi, dans le premier bloc de la figure 4, X\HIRSCH6\BREVETS\Brevets\2 1400\21 428.doc - 19 aot 2003 - 7/24 s les premier et cinquième transistors TFTI et TFT5 peuvent être commutés à l'état PASSANT. De plus, le quatrième signal d'horloge CLK4 peut être fixé au niveau BAS, en commutant ainsi le deuxième transistor TFT2 à l'état PASSANT. En conséquence, le noeud Q peut devenir BAS, en commutant ainsi le sixième transistor 5 TFT6 à l'état PASSANT. Par conséquent, le premier signal d'horloge CLK1 peut être transmis en sortie à la première borne de sortie Outputl. De plus, du fait que le cinquième transistor TFT5 peut être commuté à l'état PASSANT, le noeud QB peut être fixé au niveau HAUT (10V), en commutant ainsi le septième transistor TFT7 à l'état BLOQUE. En conséquence, la tension d'alimentation électrique Vss peut ne 10 pas être appliquée en sortie à la première borne de sortie Outputl. De plus, durant une deuxième période de temps, 20jts-401is, le premier signal d'horloge CLKl peut être fixé au niveau BAS, lequel est la sortie du premier bloc et peut être appliqué aux bornes de drain et de grille du premier transistor TFTI du deuxième bloc. Ainsi, dans le deuxième bloc, les premier et deuxième transistors 15 TFT1 et TFT2 peuvent être commutés à l'état PASSANT, en commutant ainsi le sixième transistor TFT6 à l'état PASSANT. En conséquence, le deuxième signal d'horloge CLK2 peut être transmis en sortie à la deuxième borne de sortie Output2. La figure 6 illustre des formes d'ondes d'entrée et de sortie arrière du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 4. Sur la figure 6, les 20 signaux d'horloge CLKl à CLK4 peuvent être mis à l'état BAS selon une séquence inversée. Par exemple, durant une première période de temps, 0s-20us, l'impulsion de début VST peut être fixée au niveau BAS. Ainsi, dans le premier bloc, le premier transistor TFT1 peut être commuté à l'état PASSANT. De plus, le quatrième signal d'horloge CLK4 peut être fixé au niveau HAUT, en commutant ainsi le deuxième 25 transistor TFT2 à l'état BLOQUE. En conséquence, le sixième transistor TFT6 peut être commuté à l'état BLOQUE, moyennant quoi le premier signal d'horloge CLKI n'est pas transmis en sortie à la première borne de sortie Outputl. Toutefois, dans le huitième bloc, le premier transistor TFT1 et le neuvième transistor TFT9 peuvent être commuté à l'état PASSANT. En conséquence, le 30 sixième transistor TFT6 du huitième bloc peut être commuté à l'état PASSANT, en transmettant ainsi en sortie le quatrième signal d'horloge CLK4 sur la huitième borne de sortie Output8. De plus, le signal de sortie provenant de la huitième borne de sortie Output8 peut être appliquée au huitième transistor TFT8 du septième bloc. Alors, le 35 quatrième signal d'horloge CLK4 peut être fixé au niveau BAS, en commutant ainsi les huitième et neuvième transistors TFT8 et TFT9 dans le septième bloc à l'état PASSANT. En conséquence, le sixième transistor TFT6 du septième bloc peut être \\HIRSCH6\E3REVETS\Brevets\21400\21428.doc - 19 aot 2003 - 9/24 commuté à l'état PASSANT, en transmettant ainsi en sortie le troisième signal d'horloge CLK3 sur la septième borne de sortie Output7. Par conséquent, l'impulsion de début VST peut être synchronisée avec le premier signal d'horloge CLK1 pour sortir les quatrième et premier signaux 5 d'horloge CLK4-CLK1 en séquence, en commençant à partir du huitième bloc jusqu'au premier bloc. Ainsi, le registre à décalage de la figure 4 peut fournir à la fois un balayage avant et arrière dans un écran d'affichage à cristaux liquides, de sorte que l'écran d'affichage à cristaux liquides peut fonctionner à la fois dans des orientations de paysage et de portrait. Toutefois, un tel écran d'affichage à cristaux 10 liquides peut subir une distorsion d'image quand il a un nombre de blocs de transistors qui n'est pas un multiple de 4. La figure 7 est un schéma des connexions d'un registre à décalage d'un écran d'affichage à cristaux liquides ayant cinq étages de la figure 4. Sur la figure 7, un registre à décalage peut avoir des premier, deuxième, troisième, quatrième et 15 cinquième blocs de transistors MOS à canal P similaires aux premier-quatrième blocs de transistors sur la figure 4, sauf que les bornes de grille et de drain du huitième transistor dans le cinquième bloc peuvent être connectées à la borne VST. La figure 8 illustre des formes d'ondes d'entrée et de sortie avant du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 7. Sur la figure 8, les 20 quatre signaux d'horloge CLK1-CLK4 peuvent être séquentiellement fixés au niveau BAS. Par exemple, durant une première période de temps, Os-20ps, quand l'impulsion de début VST peut être au niveau BAS, dans le premier bloc, le premier transistor TFT1 peut être à l'état PASSANT. De plus, le quatrième signal d'horloge CLK4 peut être au niveau BAS, le deuxième transistor TFT2 peut être à l'état 25 PASSANT. En conséquence, le noeud Q peut devenir BAS, en commutant ainsi le sixième transistor TFT6 à l'état PASSANT. Par conséquent, le premier signal d'horloge CLK1 peut être transmis en sortie à la première borne de sortie Outputl. De plus, le noeud QB peut devenir HAUT, en commutant ainsi le septième transistor TFT7 à l'état BLOQUE. En conséquence, la tension d'alimentation électrique Vss 30 peut ne pas être appliquée en sortie à la première borne de sortie Outputl. De plus, durant la première période de temps, l'impulsion de début de niveau BAS VST peut également être entrée sur la borne de grille du huitième transistor TFT8 dans le cinquième bloc. Du fait que le quatrième signal d'horloge CLK4 peut également être BAS, le deuxième transistor TFT2 peut être commuté à l'état 35 PASSANT. En conséquence, le noeud Q peut être BAS, en commutant ainsi le sixième transistor TFT6 à l'état PASSANT. Par conséquent, le premier signal d'horloge CLK1 peut également être transmis en sortie sur la cinquième borne de sortie Output5. En conséquence, deux sorties peuvent être générées de manière \'HIRSCH6\BREVETS\Brevets\21400\21428 doc - 19 aot 2003 - 9/24 erronée à la fois au niveau des première et cinquième bornes de sortie Outputl et Output5 durant environ 20-40 js. La figure 9 illustre des formes d'ondes d'entrée et de sortie arrière du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 7. Sur la figure 9, 5 deux sorties peuvent également être générées de manière erronée à la fois au niveau des première et cinquième bornes de sortie Outputl et Output5 durant environ 2040 Js. En conséquence, la présente invention est orientée vers un circuit de commande bidirectionnel d'un écran d'affichage à cristaux liquides (LCD) qui 10 résolve sensiblement un ou plusieurs problèmes dus aux limitations et désavantages de l'art connexe. Un objet de la présente invention est de proposer un circuit de commande bidirectionnel d'un écran d'affichage à cristaux liquides (LCD), quipuisse balayer dans des directions avant et arrière sans une pastille d'entrée supplémentaire et 15 permette une commande bidirectionnelle indépendamment du nombre d'étages. D'autres caractéristiques et avantages de l'invention seront exposés dans la direction qui suit et ressortiront en partie de la description ou peuvent être acquis par la mise en oeuvre de l'invention. Les objectifs et d'autres avantages de l'invention seront réalisés et obtenus par la structure particulièrement mise en évidence dans la 20 description écrite et les revendications de celle-ci ainsi que dans les dessins annexés. Pour obtenir ces avantages et d'autres et conformément au but de la présente invention, comme mis en oeuvre et largement décrit ici, le dispositif de commande d'un écran d'affichage à cristaux liquides (LCD) comprend une pluralité de blocs agencés en séquence, chacun des blocs comprenant: un premier élément de 25 commutation ayant des bornes de drain et de grille auxquelles un d'une impulsion de début et d'un signal de sortie d'un bloc précédent dans la séquence est appliqué, un deuxième élément de commutation ayant une borne de drain connectée à une borne de source du premier élément de commutation et une borne de grille à laquelle un premier signal d'horloge est appliqué, un troisième élément de commutation ayant 30 une borne de source connectée à une borne de source du deuxième élément de commutation et une borne de drain connectée à une première borne d'entrée de tension, un quatrième élément de commutation ayant une borne de drain connectée à une deuxième borne d'entrée de tension, une borne de grille pour recevoir un deuxième signal d'horloge qui n'est pas appliqué au deuxième élément de 35 commutation et une borne de source connectée à une borne de grille du troisième élément de commutation, un cinquième élément de commutation ayant une borne de drain connectée à la borne de source du quatrième élément de commutation, une borne de grille connectée à un noeud de contact entre les bornes de source des \\HIRSCH6\BREVETS\Brevets\21400\2i428.doc - 19 aot 2003 - 10/24 deuxième et troisième éléments de commutation et une borne de source connectée à la première borne d'entrée de tension, un sixième élément de commutation ayant une borne de drain pour recevoir un troisième signal d'horloge qui n'est pas appliqué aux deuxième et quatrième éléments de commutation, une borne de grille connectée au s noeud de contact et une borne de source connectée à une borne de sortie correspondante, un septième élément de commutation ayant une borne de drain connectée à la borne de source du quatrième élément de commutation et à la borne de grille du troisième élément de commutation et une borne de source connectée à la première borne d'entrée de tension, un huitième élément de commutation ayant des 10 bornes de drain et de grille auxquelles une de l'impulsion de début est appliquée et connectée à une borne de sortie du bloc suivant dans la séquence et un neuvième élément de commutation ayant une borne de source connectée à la borne de source du huitième élément de commutation, une borne de grille pour recevoir un quatrième signal d'horloge qui n'est pas appliqué aux deuxième, quatrième et sixième éléments 15 de commutation et une borne de drain connectée à la borne de source du deuxième élément de commutation et à la borne de grille du sixième élément de commutation. Le dispositif peut comprendre en outre un premier condensateur connecté entre la borne de grille du sixième élément de commutation et la première borne d'entrée de tension. Selon un mode de réalisation, le dispositif comprend en outre un deuxième condensateur connecté entre les bornes de grille et de source du sixième élément de commutation. Selon un autre mode de réalisation, le dispositif comprend en outre un troisième condensateur connecté entre la borne de grille du septième élément de 25 commutation et la première borne d'entrée de tension. Selon un mode de réalisation, la pluralité de blocs comprend cinq blocs. Dans ce cas, selon un mode de réalisation,: - le premier signal d'horloge est appliqué à la borne de drain du sixième élément de commutation dans des premier et cinquième blocs; - le deuxième signal d'horloge est appliqué à la borne de drain du sixième élément de commutation dans le deuxième bloc; - le troisième signal d'horloge est appliqué à la borne de drain du sixième élément de commutation dans un troisième bloc; et - le quatrième signal d'horloge est appliqué à la borne de drain du sixième 35 élément de commutation dans un quatrième bloc. Selon un autre mode de réalisation,: - le troisième signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans des premier et cinquième blocs; \\HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 11/24 - le quatrième signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans un deuxième bloc; - le premier signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans un troisième bloc; et - le deuxième signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans un quatrième bloc. Selon un autre mode de réalisation,: - le quatrième signal d'horloge est appliqué à la borne de grille du deuxième élément de commutation dans des premier et cinquième blocs; - le premier signal d'horloge est appliqué à la borne de grille du deuxième élément de commutation dans un deuxième bloc; - le deuxième signal d'horloge est appliqué à la borne de grille du deuxième élément de commutation dans un troisième bloc; et - le troisième signal d'horloge est appliqué à la borne de grille du deuxième 15 élément de commutation dans un quatrième bloc. Selon un autre mode de réalisation,: - le deuxième signal d'horloge est appliqué à la borne de grille du neuvième élément de commutation dans des premier et cinquième blocs; - le troisième signal d'horloge est appliqué à la borne de grille du neuvième 20 élément de commutation dans un deuxième bloc; - le quatrième signal d'horloge est appliqué à la borne de grille du neuvième élément de commutation dans un troisième bloc; et - le premier signal d'horloge est appliqué à la borne de grille du neuvième élément de commutation dans un quatrième bloc. Selon un mode de réalisation, la pluralité de blocs comprend huit blocs. Dans ce cas, selon un mode de réalisation,: - le premier signal d'horloge est appliqué à la borne de drain du sixième élément de commutation dans des premier et cinquième blocs; - le deuxième signal d'horloge est appliqué à la borne de drain du sixième 30 élément de commutation dans des deuxième et sixième blocs; - le troisième signal d'horloge est appliqué à la borne de drain du sixième élément de commutation dans des troisième et septième blocs; et - le quatrième signal d'horloge est appliqué à la borne de drain du sixième élément de commutation dans des quatrième et huitième blocs. 35 Selon un autre mode de réalisation,: - le troisième signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans des premier et cinquième blocs; \\HIRSCH6\BREVFTS\Brevets\21400\21428.doc - 19 aot 2003 - 12/24 - le quatrième signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans des deuxième et sixième blocs; - le premier signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans des troisième et septième blocs; et - le deuxième signal d'horloge est appliqué à la borne de grille du quatrième élément de commutation dans des quatrième et huitième blocs. Selon un autre mode de réalisation,: - le quatrième signal d'horloge est appliqué à la borne de grille du deuxième élément de commutation dans des premier et cinquième blocs; - le premier signal d'horloge est appliqué à la borne de grille du deuxième élément de commutation dans des deuxième et sixième blocs; - le deuxième signal d'horloge est appliqué à la borne de grille du deuxième élément de commutation dans des troisième et septième blocs; et - le troisième signal d'horloge est appliqué à la borne de grille du deuxième 15 élément de commutation dans des quatrième et huitième blocs. Selon un autre mode de réalisation,: - le deuxième signal d'horloge est appliqué à la borne de grille du neuvième élément de commutation dans des premier et cinquième blocs; - le troisième signal d'horloge est appliqué à la borne de grille du neuvième 20 élément de commutation dans des deuxième et sixième blocs; - le quatrième signal d'horloge est appliqué à la borne de grille du neuvième élément de commutation dans des troisième et septième blocs; et - le premier signal d'horloge est appliqué à la borne de grille du neuvième élément de commutation dans des quatrième et huitième blocs. De préférence, chacun des éléments de commutation comprend un transistor MOS à canal P. Il est entendu que la description générale ci-dessus et la description détaillée ciaprès sont toutes deux à titre d'exemple et d'explication et sont destinées à fournir une explication ultérieure de l'invention telle que revendiquée. Les dessins annexés, qui sont inclus pour fournir une compréhension ultérieure de l'invention et sont incorporés et font partie intégrante de cette description, illustrent des modes de réalisation de l'invention et servent avec la description à expliquer les principes de l'invention. Sur les dessins: la figure 1 est un schéma des connexions d'un écran d'affichage à cristaux 35 liquides (LCD) selon l'art connexe; la figure 2 est un schéma de principe d'un registre à décalage d'un écran d'affichage à cristaux liquides selon l'art connexe; \\}IRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 13/24 la figure 3 illustre des formes d'ondes d'entrée et de sortie du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 2; la figure 4 est un schéma de principe d'un registre à décalage bidirectionnel d'un écran d'affichage à cristaux liquides selon l'art connexe; la figure 5 illustre des formes d'ondes d'entrée et de sortie avant du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 4 selon l'art connexe; la figure 6 illustre des formes d'ondes d'entrée et de sortie arrière du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 4 selon l'art connexe; la figure 7 est un schéma de principe d'un registre à décalage d'un écran 10 d'affichage à cristaux liquides ayant cinq étages de la figure 4 selon l'art connexe; la figure 8 illustre des formes d'ondes d'entrée et de sortie avant du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 7 selon l'art connexe; la figure 9 illustre des formes d'ondes d'entrée et de sortie arrière du registre à décalage de l'écran d'affichage à cristaux liquides de la figure 7 selon l'art connexe; 15 la figure 10 est un schéma de principe d'un exemple de registre à décalage d'un écran d'affichage à cristaux liquides selon la présente invention; la figure 11 illustre des formes d'ondes d'entrée et de sortie avant de l'exemple de registre à décalage de l'écran d'affichage à cristaux liquides de la figure 10 selon la présente invention; et la figure 12 illustre des formes d'ondes d'entrée et de sortie arrière de l'exemple de registre à décalage de l'écran d'affichage à cristaux liquides de la figure selon la présente invention. Il sera maintenant fait référence en détail aux modes de réalisation préférés de la présente invention, dont des exemples sont illustrés sur les dessins annexés. La figure 10 est un schéma de principe d'un exemple de registre à décalage d'un écran d'affichage à cristaux liquides selon la présente invention. Sur la figure 10, une impulsion de début de données ou de grille VST, quatre signaux d'horloge CLKl-CLK2 ayant chacun des phases différentes et des tension de drain d'alimentation Vdd et Vss peuvent être entrés sur un registre à décalage. De plus, le 30 registre à décalage peut avoir cinq blocs de transistor ayant chacun des structures similaires. Chacun des cinq blocs peut comprendre des premier, deuxième, troisième, quatrième, cinquième, sixième, septième, huitième et septième transistors MOS à canal P TFTl-TFT9. En particulier, le premier transistor TFT1 peut avoir des bornes de drain et de grille auxquelles l'impulsion de début VST est appliquée ou 35 connectées à une borne de sortie du bloc précédent. Par exemple, dans le premier bloc, les bornes de drain et de grille du premier transistor TFTI peuvent être connectées pour recevoir l'impulsion de début VST et, dans le deuxième bloc, les bornes de drain et de source du premier transistor TFT1 peuvent être connectées à \\HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 14/24 une première borne de sortie Outputl. Le deuxième transistor TFT2 peut avoir une borne de drain connectée à une borne de source du premier transistor TFT1 et une borne de grille à laquelle un des quatre signaux d'horloge CLK1-CLK4 est appliqué. Par exemple, dans le premier bloc, le quatrième signal d'horloge CLK4 peut être 5 appliqué et, dans le deuxième bloc, le premier signal d'horloge CLK1 peut être appliqué. De plus, le troisième transistor TFT3 peut avoir une borne de source connectée à une borne de source du deuxième transistor TFT2 et une borne de drain connectée à la borne Vss. Le quatrième transistor TFT4 peut avoir une borne de drain connectée à 10 la borne Vdd, une borne de grille à laquelle un des quatre signaux d'horloge CLK1CLK4 est appliqué et une borne de source connectée au niveau d'un noeud QB à une borne de grille du troisième transistor TFT3. Par exemple, dans le premier bloc, le troisième signal d'horloge CLK3 peut être appliqué et, dans le deuxième bloc, le quatrième signal d'horloge CLK4 peut être appliqué. Le cinquième transistor TFT5 15 peut avoir une borne de drain connectée au niveau du noeud QB à la borne de source du quatrième transistor TFT4, une borne de grille connectée à un noeud de contact Q entre la borne de source du deuxième transistor TFT2 et la borne de source du troisième transistor TFT3 et une borne de source connectée à la borne Vss. Par ailleurs, le sixième transistor TFT6 peut avoir une borne de drain à laquelle 20 un des quatre signaux d'horloge CLK1-CLK4 est appliqué, une borne de grille connectée au niveau d'un noeud Q à la borne de source du deuxième transistor TFT2 et une borne de source connectée à une borne de sortie correspondante. Par exemple, dans le premier bloc, le premier signal d'horloge CLK1 peut être appliqué et, dans le deuxième bloc, le deuxième signal d'horloge CLK2 peut être appliqué. De plus, dans 25 le premier bloc, la borne de source du sixième transistor TFT6 peut être connectée à la première borne de sortie Outputl et, dans le deuxième bloc, la borne de source du sixième transistor TFT6 peut être connectée à la deuxième borne de sortie Output2. Le septième transistor TFT7 peut avoir une borne de drain connectée à la borne de sortie correspondante telle que la borne de source du sixième transistor TFT6, une 30 borne de grille connectée au niveau du noeud QB à la borne de source du quatrième transistor TFT4 et à la borne de grille du troisième transistor TFT3 et une borne de source connectée à la borne Vss. Le huitième transistor TFT8 peut avoir des bornes de drain et de grille connectées à une borne de sortie du bloc suivant. Par exemple, dans le premier bloc, 35 les bornes de drain et de grille du huitième transistor TFT8 peuvent être connectées à la deuxième borne de sortie Output2. De plus, dans le cinquième bloc, les bornes de drain et de grille du huitième transistor TFT8 peuvent recevoir à la place l'impulsion de début VST. Le neuvième transistor TFT9 peut avoir une borne de source \\HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 ao9t 2003 - 15124 connectée à une borne de source du huitième transistor TFT8, une borne de grille à laquelle un des quatre signaux d'horloge CLK1-CLK4 est appliqué et une borne de drain connectée au niveau du noeud Q à la borne de source du deuxième transistor TFT2 et à la borne de grille du sixième transistor TFT6. Par exemple, dans le premier 5 bloc, le deuxième signal d'horloge CLK2 peut être appliqué et, dans le deuxième bloc, le troisième signal d'horloge CLK3 peut être appliqué. Par ailleurs, un premier condensateur peut connecter la borne de grille du sixième transistor TFT6 à la borne Vss. Un deuxième condensateur C2 peut se connecter entre les bornes de grille et de source du sixième transistor TFT6. De plus, 10 un troisième condensateur C3 peut connecter la borne de grille du septième transistor TFT7 à la borne Vss. En conséquence, le premier signal d'horloge CLKl peut être appliqué à la borne de drain du sixième transistor TFT6 dans les premier et cinquième blocs, à la borne de grille du deuxième transistor TFT2 dans le deuxième bloc, à la borne de 15 grille du quatrième transistor TFT4 dans le troisième bloc et à la borne de grille du neuvième transistor TFT9 dans le quatrième bloc. Le deuxième signal d'horloge CLK2 peut être appliqué à la borne de grille du neuvième transistor TFT9 dans les premier et cinquième blocs, à la borne de drain du sixième transistor TFT6 dans le deuxième bloc, à la borne de grille du deuxième transistor TFT2 dans le troisième 20 bloc et à la borne de grille du quatrième transistor TFT4 dans le quatrième bloc. De plus, le troisième signal d'horloge CLK3 peut être appliqué à la borne de grille du quatrième transistor TFT4 dans les premier et cinquième blocs, à la borne de grille du neuvième transistor TFT9 dans le deuxième bloc, à la borne de drain du sixième transistor TFT6 dans le troisième bloc et à la borne de grille du deuxième 25 transistor TFT2 dans le quatrième bloc. Le quatrième signal d'horloge CLK4 peut être appliqué à la borne de grille du deuxième transistor TFT2 dans les premier et cinquième blocs, à la borne de grille du quatrième transistor TFT4 dans le deuxième bloc, à la borne de grille du neuvième transistor TFT9 dans le troisième bloc, à la borne de drain du sixième transistor TFT6 dans le quatrième bloc. Bien que non 30 représenté, si le circuit de commande comprend huit blocs, le signal d'horloge peut être appliqué de manière égale à chaque bloc de transistors. La figure 11 illustre des formes d'ondes d'entrée et de sortie avant de l'exemple de registre à décalage de l'écran d'affichage à cristaux liquides de la figure 10 selon la présente invention. Sur la figure 11, les quatre signaux d'horloge peuvent 35 être BAS en séquence. Par exemple, durant une première période de temps, environ Os-20pts, l'impulsion de début peut être fixée au niveau BAS (OV), en commutant ainsi le premier transistor TFTI (du premier bloc sur la figure 10) à l'état PASSANT. De même, le quatrième signal d'horloge CLK4 peut être BAS, en commutant ainsi le \W-RSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 16/24 deuxième transistor TFT2 (sur la figure 10) à l'état PASSANT. En conséquence, le noeud Q (sur la figure 10) peut devenir BAS. En conséquence, le sixième transistor TFT6 (sur la figure 10) peut être commuté à l'état PASSANT, en appliquant ainsi le premier signal d'horloge CLK1 à la première borne de sortie Outputl (sur la figure 5 10). De plus, du fait que le deuxième transistor TFT2 (sur la figure 10) peut être à l'état PASSANT, le cinquième transistor TFT5 (sur la figure 10) peut également être commuté à l'état PASSANT, en fixant ainsi le noeud QB à l'état HAUT (10V) comme tension Vss. Ainsi, le septième transistor TFT7 (sur la figure 10) peut être commuté à l'état BLOQUE et la tension Vss peut ne pas être appliquée à la première 10 borne de sortie Outputl (sur la figure 10). Durant une deuxième période de temps, environ 20pts-40jis, le premier signal d'horloge peut être au niveau BAS, lequel peut être appliqué à travers la première borne de sortie Outputl (sur la figure 10) à la borne de grille du premier transistor TFTI (du deuxième bloc sur la figure 10) et peut être appliqué directement à la borne 15 de grille du deuxième transistor TFT2 (dans le deuxième bloc sur la figure 10). Ainsi, les premier et deuxième transistors TFT1 et TFT2 (sur la figure 10) peuvent être à l'état PASSANT, en commutant ainsi le sixième transistor TFT6 (sur la figure 10) à l'état PASSANT. En conséquence, le deuxième signal d'horloge CLK2 peut être appliquée à la deuxième borne de sortie Output2 (sur la figure 10). En revenant au cinquième bloc (sur la figure 10), durant la première période de temps quand l'impulsion de début VST est fixée au niveau BAS, le deuxième signal d'horloge CLK2 peut être fixé au niveau HAUT, en commutant ainsi le neuvième transistor TFT9 à l'état BLOQUE, même si le huitième transistor TFT8 peut être commuté à l'état PASSANT. Du fait que le neuvième transistor TFT9 peut être 25 commuté à l'état BLOQUE, le noeud Q peut être HAUT. Ainsi, le sixième transistor TFT6 peut être BLOQUE et peut ne pas transmettre en sortie le premier signal d'horloge CLK1 à la cinquième borne de sortie Output5. En conséquence, dans le cinquième bloc, une sortie peut être générée seulement quand une sortie d'un bloc précédent est appliquée dans un état PASSANT au premier transistor TFT1 et non 30 quand l'impulsion de début VST est fixée à l'état BAS. En conséquence, l'impulsion de début VST peut être initialement synchronisée avec le quatrième signal d'horloge CLK4 et les premier au troisième signaux d'horloge CLK1 à CLK3 peuvent être générés séquentiellement, en appliquant ainsi séquentiellement les quatre signaux d'horloge dans une séquence. La figure 12 illustre des formes d'ondes d'entrée et de sortie arrière de l'exemple de registre à décalage de l'écran d'affichage à cristaux liquides de la figure 10 selon la présente invention. Sur la figure 12, les quatre signaux d'horloge peuvent être fixés au niveau BAS dans une séquence inverse. Par exemple, dans une première \\HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 17/24 période de temps, environ Os-20pis, l'impulsion de début VST peut être fixée au niveau BAS. Ainsi, dans le premier bloc, (sur la figure 10), le premier transistor TFT1 peut être commuté à l'état PASSANT, le deuxième transistor TFT2 peut être commuté à l'état BLOQUE, en commutant ainsi le sixième transistor TFT6 à l'état 5 BLOQUE. En conséquence, le premier bloc peut ne pas appliquer le premier signal d'horloge CLK1 à la première borne de sortie Outputl (sur la figure 10). Toutefois, dans le cinquième bloc (sur la figure 10), le huitième transistor TFT8 et le neuvième transistor TFT9 peuvent être commutés à l'état PASSANT, en commutant ainsi le sixième transistor TFT6 à l'état PASSANT. En conséquence, le premier signal 10 d'horloge CLK1 peut être appliqué à la cinquième borne de sortie Output5 (sur la figure 10). Durant une deuxième période de temps, environ 20gs-40pis, le signal appliqué à partir de la cinquième borne de sortie Output5 peut ensuite être appliqué au huitième transistor TFT8 dans le quatrième bloc (sur la figure 10). De plus, le 15 premier signal d'horloge CLK1 peut devenir BAS, en commutant ainsi les huitième et neuvième transistors TFT8 et TFT9 dans le quatrième bloc (sur la figure 10) à l'état PASSANT. En conséquence, le sixième transistor TFT6 (sur la figure 10) peut également être commuté à l'état PASSANT, en appliquant ainsi le quatrième signal d'horloge CLK4 à la quatrième borne de sortie Output4 (sur la figure 10). Par 20 conséquent, l'impulsion de sortie VST peut être initialement synchronisée avec le deuxième signal d'horloge CLK2 et les premier au quatrième et troisième signaux d'horloge CLK1 à CLK4 et CLK3 peuvent être générés séquentiellement, en appliquant répétitivement les quatre signaux d'horloge dans une séquence inverse. En conséquence, le registre à décalage peut être commandé de manière 25 bidirectionnelle, de manière qu'un écran d'affichage à cristaux liquides puisse fonctionner indépendamment de l'orientation de l'écran. De plus, le registre à décalage peut être commandé sans erreur indépendamment du nombre de blocs de transistors qu'il peut comprendre. Il sera évident pour l'homme du métier que différentes modifications et 30 variations peuvent être faites dans un circuit de commande bidirectionnelle et un procédé de commande bidirectionnelle d'un écran d'affichage à cristaux liquides de la présente invention. Ainsi, il est entendu que la présente invention couvre les modifications et variations de cette invention pourvu qu'elles restent dans l'étendue des revendications annexées et de leurs équivalents. \\HIRSCH6\BRRVETS\Brevets\21400\21428.doc - 19 aot 2003 - 18/24 REVENDICATIONS 1. Dispositif de commande d'un écran d'affichage à cristaux liquides (LCD) ayant une pluralité de blocs agencés en séquence, chacun de la pluralité de blocs comprenant: - un premier élément de commutation (TFTl) ayant des bornes de drain et de grille auxquelles un d'une impulsion de début (VST) et d'un signal de sortie d'un bloc précédent dans la séquence est appliqué; - un deuxième élément de commutation (TFT2) ayant une borne de drain 10 connectée à une borne de source du premier élément de commutation (TFT1) et une borne de grille à laquelle un premier signal d'horloge (CLK1) est appliqué; - un troisième élément de commutation (TFT3) ayant une borne de source connectée à une borne de source du deuxième élément de commutation 15 (TFT2) et une borne de drain connectée à une première borne d'entrée de tension (Vss); - un quatrième élément de commutation (TFT4) ayant une borne de drain connectée à une deuxième borne d'entrée de tension (Vdd), une borne de grille pour recevoir un deuxième signal d'horloge (CLK2) qui n'est pas 20 appliqué au deuxième élément de commutation (TFT2) et une borne de source connectée à une borne de grille du troisième élément de commutation (TFT3) ; - un cinquième élément de commutation (TFT5) ayant une borne de drain connectée à la borne de source du quatrième élément de commutation 25 (TFT4), une borne de grille connectée à un noeud de contact entre les bornes de source des deuxième et troisième éléments de commutation (TFT2, TFT3) et une borne de source connectée à la première borne d'entrée de tension (Vss); - un sixième élément de commutation (TFT6) ayant une borne de drain pour 30 recevoir un troisième signal d'horloge (CLK3) qui n'est pas appliqué aux deuxième et quatrième éléments de commutation (TFT2, TFT4), une borne de grille connectée au noeud de contact et une borne de source connectée à une borne de sortie correspondante; - un septième élément de commutation (TFT7) ayant une borne de drain 35 connectée à la borne de source du quatrième élément de commutation (TFT4) et à la borne de grille du troisième élément de commutation (TFT3) et une borne de source connectée à la première borne d'entrée de tension; \WIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 19/24 - un huitième élément de commutation (TFT8) ayant des bornes de drain et de grille auxquelles une de l'impulsion de début (VST) est appliquée et connectée à une borne de sortie du bloc suivant dans la séquence; et - un neuvième élément de commutation (TFT9) ayant une borne de source 5 connectée à la borne de source du huitième élément de commutation (TFT8), une borne de grille pour recevoir un quatrième signal d'horloge (CLK4) qui n'est pas appliqué aux deuxième, quatrième et sixième éléments de commutation (TFT2, TFT4, TFT6) et une borne de drain connectée à la borne de source du deuxième élément de commutation 10 (TFT2) et à la borne de grille du sixième élément de commutation (TFT6). 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend en outre un premier condensateur connecté entre la borne de grille du sixième élément de commutation (TFT6) et la première borne d'entrée de tension (Vss). 15 3. Dispositif selon la revendication 2, caractérisé en ce qu'il comprend en outre un deuxième condensateur (C2) connecté entre les bornes de grille et de source du sixième élément de commutation (TFT6). 4. Dispositif selon la revendication 3, caractérisé en ce qu'il comprend en outre un troisième condensateur (C3) connecté entre la borne de grille du septième élément de commutation (TFT7) et la première borne d'entrée de tension (Vss). 5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la pluralité de blocs comprend cinq blocs. 6. Dispositif selon la revendication 5, caractérisé en ce que: - le premier signal d'horloge (CLK1) est appliqué à la borne de drain du sixième élément de commutation (TFT6) dans des premier et cinquième 30 blocs; - le deuxième signal d'horloge (CLK2) est appliqué à la borne de drain du sixième élément de commutation (TFT6) dans le deuxième bloc; - le troisième signal d'horloge (CLK3) est appliqué à la borne de drain du sixième élément de commutation (TFT6) dans un troisième bloc; et - le quatrième signal d'horloge (CLK4) est appliqué à la borne de drain du sixième élément de commutation (TFT6) dans un quatrième bloc. 7. Dispositif selon la revendication 5 ou 6, caractérisé en ce que: \\WRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 20/24 - le troisième signal d'horloge (CLK3) est appliqué à la borne de grille du quatrième élément de commutation (TFT4) dans des premier et cinquième blocs; - le quatrième signal d'horloge (CLK4) est appliqué à la borne de grille du quatrième élément de commutation (TFT4) dans un deuxième bloc; le premier signal d'horloge (CLKl) est appliqué à la borne de grille du quatrième élément de commutation (TFT4) dans un troisième bloc; et - le deuxième signal d'horloge (CLK2) est appliqué à la borne de grille du quatrième élément de commutation (TFT4) dans un quatrième bloc. 8. en ce que: Dispositif selon l'une quelconque des revendications 5 à 7, caractérisé 20 le quatrième signal d'horloge (CLK4) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans des premier et cinquième blocs; le premier signal d'horloge (CLKI) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans un deuxième bloc; le deuxième signal d'horloge (CLK2) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans un troisième bloc; et le troisième signal d'horloge (CLK3) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans un quatrième bloc. 9. en ce que: Dispositif selon l'une quelconque des revendications 5 à 8, caractérisé le deuxième signal d'horloge (CLK2) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans des premier et cinquième blocs; le troisième signal d'horloge (CLK3) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans un deuxième bloc; - le quatrième signal d'horloge (CLK4) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans un troisième bloc; et le premier signal d'horloge (CLKl) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans un quatrième bloc. 10. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la pluralité de blocs comprend huit blocs. 11. Dispositif selon la revendication 10, caractérisé en ce que: \\HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 21124 - le premier signal d'horloge (CLKl) est appliqué à la borne de drain du sixième élément de commutation (TFT6) dans des premier et cinquième blocs; - le deuxième signal d'horloge (CLK2) est appliqué à la borne de drain du 5 sixième élément de commutation (TFT6) dans des deuxième et sixième blocs; - le troisième signal d'horloge (CLK3) est appliqué à la borne de drain du sixième élément de commutation (TFT6) dans des troisième et septième blocs; et - le quatrième signal d'horloge (CLK4) est appliqué à la borne de drain du sixième élément de commutation (TFT6) dans des quatrième et huitième blocs. 12. Dispositif selon la revendication 10 ou 11, caractérisé en ce que: - le troisième signal d'horloge (CLK3) est appliqué à la borne de grille du quatrième élément de commutation (TFT4) dans des premier et cinquième blocs; - le quatrième signal d'horloge (CLK4) est appliqué à la borne de grille du quatrième élément de commutation (TFT4) dans des deuxième et sixième 20 blocs; - le premier signal d'horloge (CLK1) est appliqué à la borne de grille du quatrième élément de commutation (TFT4) dans des troisième et septième blocs; et le deuxième signal d'horloge (CLK2) est appliqué à la borne de grille du 25 quatrième élément de commutation (TFT4) dans des quatrième et huitième blocs. 13. Dispositif selon l'une quelconque des revendications 10 à 12, caractérisé en ce que: - le quatrième signal d'horloge (CLK4) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans des premier et cinquième blocs; - le premier signal d'horloge (CLK1) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans des deuxième et sixième 35 blocs; - le deuxième signal d'horloge (CLK2) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans des troisième et septième blocs; et \\HIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 22/24 - le troisième signal d'horloge (CLK3) est appliqué à la borne de grille du deuxième élément de commutation (TFT2) dans des quatrième et huitième blocs. 14. Dispositif selon l'une quelconque des revendications 10 à 13, caractérisé en ce que: - le deuxième signal d'horloge (CLK2) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans des premier et cinquième blocs; - le troisième signal d'horloge (CLK3) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans des deuxième et sixième blocs; - le quatrième signal d'horloge (CLK4) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans des troisième et septième 15 blocs; et - le premier signal d'horloge (CLK1) est appliqué à la borne de grille du neuvième élément de commutation (TFT9) dans des quatrième et huitième blocs. 15. Dispositif selon l'une quelconque des revendications 1 à 14, caractérisé en ce que chacun des éléments de commutation (TFT1-TFT9) comprend un transistor MOS à canal P. \WIRSCH6\BREVETS\Brevets\21400\21428.doc - 19 aot 2003 - 23/24