FR 2840127 A1 20031128 FR 0206443 A 20020527 respectivement. CONVERTISSEUR ELECTRONIQUE DOUBLE RESONANCE A DEMARRAGE EN DEUX TEMPS L' invention concerne les convertisseurs electroniques a double resonance qui vent utilises pour obtenir de tres hautes tensions continues, de l'ordre de 100 kilovolts et plus, en vue d'alimenger, par exemple, des tubes a rayons X. Il existe de nombreux types de convertisseurs electroniques et l'un d'entre eux est dit a "double resonance" car il met en oeuvre un circuit a deux frequences de resonance. o La figure 1 est un schema electrique simplifie d'un tel convertisseur electronique double resonance et la figure 2 est une courbe decrivant le module de la reponse frequentielle du circuit resonnant entre une tension d' entree Ve et une tension de sortie Vs. Un convertisseur electronique double resonance comprend (figure 1) quatre parties: - un circuit de commutation 10, - un circuit resonnant double resonance 12, - un circuit de redressement et filtrage 14, et o - un circuit de commande 16 du circuit de commutation 10. Le circuit de commutation 10 comprend deux interrupteurs T1 et T2 dont la fermeture (ou conduction) et l'ouverture (ou blocage) vent commandees par le circuit de commande 16, commande representee par le trait pointille 18. Ces interrupteurs T1 et T2 sont, par exemple, realises par des transistors connus sous l'acronyme IGBT pour l 'expression anglo-saxonne "Insulated Gate Bipolar Transistor" et leur circuit d'aide a la commutation comprenant une inductance L1 (ou L2) en serie avec le transistor/interrupteur, un circuit serie RlC1 (ou R2C2) et une diode D1 (ou D2) en parallele. Une tension continue E est appliquee aux bornes des deux transistors IGBT T1 et T2 de sorte que le potentiel du pole positif est applique au circuit resonnant 12 lorsque seul le transistor T1 est ferme tandis que le potentiel du pole negatif est applique lorsque seul T2 est ferme. Le circuit resonnant 12 comprend de maniere classique: o - un circuit resonnant parallele comprenant l' inductance Lp et le condensateur Cp, un circuit resonnant serie comprenant les inductances L1, L2, Lr et Lm ainsi que le condensateur Cr et le transformateur TR ayant un rapport de transformation egal a m. Le circuit de redressement et filtrage 14 comprend de maniere classique deux diodes de redressement Drl et Dr2, deux condensateurs de filtrage Cfl et Cf2 et une resistance de charge Rc. o La tension de sortie V du convertisseur est prise aux bornes de la resistance Rc. Le circuit de commande 16 commande la conduction et le blocage des transistors T1 et T2 en fonction de trots parametres qui vent: - le courant serie Is dans l'iductance Lr mesure par un dispositif 20, - le courant parallele Ip dans l' inductance Lp mesure par un dispositif 22. - la tension de sortie V mesuree par un dispositif 24. L' etude de ce circuit resonnant 12 conduit a tracer une courbe 26 du module de la reponse frequentielle entre une tension d' entree Ve au point commun 24 des transistors T1 et T2 et une tension de sortie Vs aux bornes du condensateur Cp, courbe qui est donnee par la figure 2. Cette courbe 26 presente deux frequences de resonance fO et f2 et un zero de transmission a une frequence intermediaire fl. Par exemple, on a les valeurs suivantes: 5. f0 = 18,16 KHz, fl = 19,37 KHz et f2 = 138,59 KHz. Le convertisseur selon l' invention est utilise entre les frequences fl et f2 entre lesquelles le gain varie de 40 a 80 decibels, ce qui permet de faire varier la tension et la puissance de sortie du convertisseur. o A cet effet, la regulation fonctionne de la maniere suivante comme le montre la figure 3 qui represente le courant serie Is en fonction du temps, Is etant mesure par le dispositif 20. L' instant de debut de conduction d'un transistor T1 ou T2 est defini par rapport a l' instant Xk, Xk+1, Xk+2 ou Xk+3 de fin de conduction du transistor precedent ce qui correspond au passage a zero du courant serie Is, dans un sens ou dans l'autre en decomptant respectivement une duree T(k-1), T(k) ou T(k+1). o C'est ainsi que le debut de conduction du transistor T2 est determine par le decomptage de la duree T(k) qui a ete calculee lors du cycle precedent pendant la duree de conduction de la diode cite de roue libre D2. Cet aspect du calcul des durees T est montre par les diagrammes de la figure 4. Ainsi, la figure 4a montre les courbes des courants serie Is (trait plein) et parallele Ip (trait pointille) lors d'un demarrage d'une sequence d'alimentation. Apres le demarrage d'une sequence de pose radiologique, ao et en regime stable, le transistor T1, par exemple, conduit et un calcul de duree T(4) est effectue pendant l'intervalle (4) et sa valeur est decomptee a partir de l' instant X4 de passage a zero du courant serie Is qui circule dans le transistor T2. A la fin de l'intervalle T(4), le transistor T1 conduit entre les instants X4 et X5, un calcul de T(5) est effectue pendant l'intervalle (5) et sa valeur est decomptee a partir de l' instant X5 de passage a zero du courant serie Is qui circule dans le transistor T1 et ainsi de suite pour les valeurs de s T(6) et T(7). Lors du demarrage de la sequence de pose radiologique, il est prevu de faire conduire systematiquement l'un des transistors T1 ou T2, par exemple T1 dans l'exemple de la figure 4 (courbe 40). I1 est prevu egalement o deffectuer un premier calcul de la duree de decomptage T(1) des l' instant de dbmarrage pendant l'intervalle (1), T(1) etant decomptee a compter de l' instant X1 de passage a zero du courant serie Is dans le transistor T1. Des le decomptage de T(1), un calcul de T(2) est effectue pendant l'intervalle (2) qui correspond sensiblement au temps de conduction de la diode D1. La duree T(2) est decomptee a partir de l' instant X2 de passage a zero du courant serie Is represente par la courbe 42. A la fin du decomptage de T(2), le transistor T1 conduit a nouveau. Entre-temps, un calcul d'une duree de decomptage T(3) est effectue pendant l'intervalle (3), le decomptage de T(3) intervenant a partir de l' instant X3 de passage a zero du courant serie Is traversant le transistor T1. La figure 4d represente les intervalles de conduction du transistor T1 tandis que la figure 4e represente les intervalles de conduction du transistor T2. Les diagrammes de la figure 4 montrent que la sequence ao de demarrage du convertisseur conduit a des courants serie Is tres dissymetriques d'un transistor a l'autre. La conduction du premier transistor IGBT provoque l' installation d'un courant continu dans le circuit resonnant, ce qui desequilibre le courant serie Is et desactive le courant parallele Ip. Aussi, un but de la presente invention est de mettre en oeuvre un procede de commande des transistors de commutation d'un convertisseur a double resonance pour obtenir un demarrage equilibre. s Selon ['invention, ceci est obtenu en synchronisant au demarrage la conduction des transistors T1 et T2 avec la valeur du courant parallele Ip. Plus particulierement, le decomptage sera effectue comme dans l'art anterieur, a partir du passage par o zero du courant serie Is sur sa partie descendante dans le cas de l'interrupteur T1 et sur sa partie montante dans le cas de l'interrupteur T2 mais le debut de la premiere conduction de T2 sera effectuee a la valeur maximale positive du courant parallele Ip L' invention concerne done un convertisseur electronique a double resonance comprenant: - un circuit de commutation comprenant un premier commutateur et un deuxieme commutateur, - un circuit resonnant a double resonance comprenant un circuit resonnant serie et un circuit resonnant parallele, - un circuit de redressement et filtrage, et - un circuit de commande du circuit de commutation, caracterise en ce que ledit circuit de commande comprend deux machines d'etats, une premiere machine detats pour commander les etats du circuit de commutation et une deuxieme machine d'etats pour piloter le demarrage de ladite premiere machine d'etats. ao Selon une autre caracteristique de la presente invention, ladite deuxieme machine d'etats comprend: - des moyens pour mesurer un courant Ip dans ledit circuit resonnant parallele, et - des moyens pour declencher d'abord la conduction as audit premier commutateur et pour declencher ensuite la conduction audit deuxieme commutateur lorsque le courant parallele atteint une valeur maximale. L' instant de la valeur maximale audit courant parallele est determine par un decomptage de la duree d'un quart de periode audit courant parallele a compter du passage a zero audit courant parallele. a valeur maximale du courant parallele est de la meme polarite que le courant serie circulant dans ledit circuit resonnant eerie. o D'autres caracteristiques et avantages de la presente invention apparaitront a la lecture de la description suivante d'un exemple particulier de realisation, ladite description etant faite en relation avec les dessins joints dans lesquels: - la figure 1 est un schema simplifie d'un convertisseur a double resonance auquel s'applique l 'invention, - la figure 2 est une courbe de la reponse frequentielle de la tension de sortie du convertisseur par rapport a sa tension d' entree, - la figure 3 est un diagramme illustrant le fonctionnement d'un convertisseur double resonance, - les figures 4a a 4e vent des diagrammes illustrant le demarrage d'un convertisseur double resonance selon 1 ' art anterieur, les figures 5a a 5e vent des diagrammes illustrant le demarrage d'un convertisseur double resonance selon ['invention, - les figures 6 et 7 vent des diagrammes illustrant deux machines d'etats selon l' invention. Les figures 1 a 4, qui correspondent essentiellement a lart anterieur presente dans le preambule, ne seront pas decrites a nouveau. Les diagrammes des figures 5a a 5e vent analogues a ceux des figures 4a a 4e mais correspondent a la mise en oeuvre de ['invention. Cette mise en oeuvre consiste a fermer, par exemple, le transistor T1, ce qui donne les courbes 40 et 42 du courant serie Is ainsi que la courbe 44 du courant parallele Ip comme sur la figure 4a. Cependant, il n'y a pas de calcul' de la duree des delais T (1) et T/2) pour fermer respectivement les transistors T2 et T1. o Selon l 'invention, la conduction du transistor T2 est declenchee lorsque le courant parallele Ip atteint une valeur maximale MAX positive au sommet 46. Pendant l'intervalle de temps (1'), le calcul du delai T(1') est effectue pour le decomptage a compter du point de passage a zero X'1 du debut de conduction du transistor T1. Pendant l'intervalle de temps (2), le calcul du delai T(2') est effectue pour le decomptage a compter du point de passage a zero X'2 du debut de conduction du 2 o transistor T2. Pendant l'intervalle de temps (3), le calcul du delai T(3') est effectue pour le decomptage a compter du point de passage a zero X'3 du debut de conduction du transistor T1 (courbe non representee). Pour obtenir le fonctionnement decrit ci-dessus, le circuit de commande 16 comprend deux machines d'etats et 60 qui vent representes schematiquement par les figures 6 et 7 respectivement. A l'arret, les machines d'etats 50 et 60 vent a l'etat o repos REP pour la machine d'etats 50 et LIB pour la machine d'etats 60. Avant de demarrer une pose radiologique, l'operateur realise un certain nombre de reglages de l'appareil radiologique selon le type de pose en introduisant les parametres correspondents, puis il demarre la pose en appuyant sur un bouton. Ce bouton declenche les deux machines d'etats 50 et 60 par un signal RAZ qui les initialise. S'agissant d'une pose radiologique, on a le signal logique P=1 de sorte que la machine d'etats 50 passe a l'etat R1 de decomptage de la duree T(p) tandis que la machine d'etats 60 passe a l'etat M. Lorsque le decomptage est "ermine, T(p)=O, le transistor T1 conduit, ce qui met la machine d'etats 60 a l'etat RUN correspondent au signal logique SQ=1. 0 Lorsque le courant serie Is devient egal a zero, signal logique Ispos=l, alors que SQ=1, la machine d'etats 50 revient a l'etat de repos REP. Le signal de cet etat de repos REP fait passer la machine d'etats 60 a l'etat SYNIp dit de synchronisation avec le courant parallele Ip. Cet etat SYNIp permet de definir 1' instant de valeur maximale du courant parallele Ip, par exemple en decomptant une duree DIp correspondent au quart de periode du courant Ip. Loreque DIp=0 et SQ=1, la o machine d'etats 50 passe a l'etat R2. Dans le cas de la sequence de demarrage, il n'y a pas de decomptage de la duree T(p), c'est-a-dire que T(p)=0 ou que cette duree est fixe, de sorte que le transistor T2 conduit. La machine d'etats 60 passe alors a l'etat DONE qui signifie que la sequence de demarrage est terminee. Wile passe ensuite a letat IB a la fin de la pose lorsque la machine d'etats 50 revient a l'etat de repos REP a la fin de la pose radiologique, c'est-a-dire so lorsque le signal logique P=0 apparalt, ce signal P=0 intervenant pendant les etats de decomptage R1 ou R2. L' invention a ete decrite avec un circuit de commande 16 qui declenche d'abord la conduction du transistor (T1) puis celle du transistor (T2) lorsque le courant parallele (Ip) atteint la valeur maximale positive MAX. Cependant, l' invention pent etre mise en oeuvre avec un circuit de commande qui declenche d'abord la conduction du transistor (T2) puts celle du transistor (T1) mats, dans ce cas, la valeur maximale qui est prise en compte est la valeur negative du courant parallele (Ip). R E V E N D I C A T I O N S 1. Convertisseur electronique a double resonance comprenant: - un circuit de commutation (10) comprenant un premier commutateur (T1) et un deuxieme commutateur (T2), - un circuit resonnant a double resonance (12) comprenant un circuit resonnant serie (Lr, Cr.) et un circuit resonnant parallele (Lp, Cp), un circuit de redressement et filtrage (14), et o - un circuit de commande (16) du circuit de commutation (10), caracterise en ce que ledit circuit de commande (16) comprend deux machines d'etats (50, 60), une premiere machine d'etats (50) pour commander les etats du circuit de commutation (10) et une deuxieme machine detats (60) pour piloter le demarrage de ladite premiere machine d'etats (50). 2. Convertisseur selon la revendication 1, caracterise o en ce que ladite deuxieme machine d'etats (60) comprend: - des moyens (22) pour mesurer un courant (Ip) dans ledit circuit resonnant parallele (Lp, Cp), et - des moyens pour declencher d'abord la conduction audit premier commutateur (T1) et pour declencher ensuite la conduction audit deuxieme commutateur (T2) lorsque le courant (Ip) dans ledit circuit resonnant parallele (Lp, Cp) atteint une valeur maximale (MAX). 3. Convertisseur selon la revendication 2, caracterise en ce que 1' instant de la valeur maximale (MAX) audit courant parallele (Ip) est determinee par un decomptage de la duree d'un quart de periode audit courant parallele (Ip) a compter du passage a zero audit courant parallele (Ip). 4. Convertisseur selon la revendication 2 ou 3, caracterise en ce que la valeur maximale (MAX) du courant parallele (Ip) est de la meme polarite que le courant serie (Is) circulant dans ledit circuit resonnant serie (Lr, Cr). o 5. Procede de demarrage d'un convertisseur electronique double resonance selon l'une quelconque des revendications 2 a 4, caracterise en ce qutil comprend les etapes suivantes consistent a: - commander la conduction de l'un des deux commutateurs (T1 ou T2), - mesurer le courant parallele (Ip) dans ledit circuit resonnant parallele (Lp, Cp), - commander la conduction de l'autre des deux commutateurs (T2 ou T1) lorsque le courant parallele o (Ip) atteint la valeur maximale (MAX) de meme polarite que le courant serie (Is) circulant dans ledit circuit