FR 2843251 A1 20040206 FR 0209747 A 20020731 DOMAINE DE L'INVENTION L'invention concerne un convertisseur analogique-numérique pour convertir un signal d'entrée différentiel en un code numérique de sortie, ledit convertisseur comprenant: - une première échelle de résistances comprenant des résistances mises en série, ladite première échelle comprenant une première borne d'entrée, - une deuxième échelle de résistances comprenant des résistances mises en série, ladite deuxième échelle comprenant une deuxième borne d'entrée, ledit signal d'entrée différentiel étant destiné à être appliqué entre ladite première borne d'entrée et ladite deuxième borne d'entrée. L'invention a de nombreuses applications dans les convertisseurs analogiquenumériques mettant en ceuvre des échelles de résistances dynamiques. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Les convertisseurs analogique-numériques de type "flash", "folding", ou "subranging" (aussi dénommé "série-parallèle"), font appel à des échelles de résistances dynamiques pour créer un ensemble de références de tension. Par "échelles de résistances dynamiques", il faut entendre des échelles de résistances dont les potentiels aux bornes des résistances sont flottants, c'est-à-dire qu'ils varient en fonction de la valeur du signal d'entrée à convertir. Au moyen de comparateurs de tension, le signal d'entrée à convertir est comparé à ces références de tension. La transition (par exemple de l'état haut vers l'état bas, de l'état bas vers l'état haut, passage par zéro) de la sortie d'un comparateur a lieu lorsque l'amplitude du signal d'entrée à convertir est égale à la référence de tension qui y est connectée. Le front d'une telle transition peu être rapide comme c'est le cas pour les convertisseurs de type "flash", ou progressif comme c'est le cas pour les convertisseurs de type "folding" et "subranging". Ces transitions sont traitées par des moyens de codage pour générer un code de sortie numérique de valeur proportionnelle au signal d'entrée à convertir. Un convertisseur de type "flash" est décrit à la Fig.1. Ce convertisseur comprend deux échelles de résistances: une première échelle de résistances comprenant un nombre N de résistances R, mises en série avec une source de courant I, une deuxième échelle de résistances comprenant un nombre N de résistances R' mises en série avec une source de courant I. Les comparateurs de tension COMPi sont reliés entre les bornes Pi et PN+ 1I, pour n = 1...N. Les sorties des comparateurs de tension sont reliées à des moyens de codage DEC connus de l'homme du métier pour générer le code de sortie numérique K, ledit code de sortie numérique K résultant de la conversion analogique-numérique du signal d'entrée différentiel Vi = (Vin+ - Vin-) La Fig.2 représente de façon imagée la connexion des comparateurs de tension aux échelles de résistances. Dans cette figure, chaque double entrée d'un comparateur est représentée par une double flèche dont les extrémités correspondent aux bornes de connexion dudit comparateur de tension avec les échelles de résistances. Pour évaluer le comportement dynamique de ce type de convertisseur mettant en oeuvre des échelles de résistances, il faut tenir compte de la capacité parasite élémentaire C de chaque élément résistif de l'échelle de résistances en association avec les comparateurs de tension. Cette capacité C se décompose en une capacité parasite Ciad entre chaque résistance et le substrat sur lequel est gravé l'échelle de résistances, et d'autre part en une capacité parasite d'entrée Cstage présente à l'entrée de chaque comparateur de tension. Sur la base de la Fig.3, on montre que la constante de temps T de chaque échelle de résistances associée aux comparateurs de tension est donnée par la relation N 2 =-* R*C =R * *(CIad + Cstage,) T = RO * 2)'(Ciad + Cstage) Eq. 1 N = NO étant le nombre de résistances dans une échelle de résistances, R = RO étant la valeur des résistances R- et R'1. Ce type d'architecture présente un certain nombre de limitations. En effet, pour des fréquences d'échantillonnage élevées, la constante de temps T limite les performances du convertisseur compte tenu de la forte valeur de la capacité parasite élémentaire C = (Clad + C,,ge) Pour palier l'effet des capacités CWad et Csbge, il peut être envisagé d'augmenter le courant circulant dans les échelles de résistances de façon à charger et décharger les capacités parasites plus rapidement. Cela est au détriment de la puissance consommée par le convertisseur mettant en oeuvre de telles échelles de résistances dynamiques. RESUME DE L'INVENTION L'invention a pour but de proposer une architecture pour améliorer les performances dynamiques d'un convertisseur analogique-numérique comprenant des échelles de résistances dynamiques. Pour cela, le convertisseur est remarquable en ce qu'il comprend aussi: un premier ensemble de comparateurs de tension à deux entrées, une première entrée des comparateurs étant reliée à ladite première borne d'entrée, et une deuxième entrée des comparateurs étant reliée aux bornes des résistances de ladite deuxième échelle, - un deuxième ensemble de comparateurs de tension à deux entrées, une première entrée des comparateurs étant reliée à ladite deuxième borne d'entrée, et une deuxième entrée des comparateurs étant reliée aux bornes des résistances de ladite première échelle. Comparé au convertisseur connu de l'état de la technique, pour un même pas de conversion, les échelles de résistances comprennent un nombre deux fois plus faible de résistances, ce qui permet de réduire le nombre de connexions distinctes entre les entrées des comparateurs et les bornes des résistances. De cette façon, pour une valeur de courant donné circulant dans les échelles de résistances, l'effet des capacités Cbge est réduit d'un facteur deux par rapport à l'état de la technique. La constante de temps de l'ensemble échelles de résistances / comparateurs est donc réduite et les performances dynamiques du convertisseur améliorées. Ce convertisseur permet aussi, pour une constante de temps r donnée, de réduire la consommation du convertisseur par rapport au convertisseur connu de l'état de la technique. L'invention concerne également un circuit intégré comprenant un convertisseur analogique-numérique ayant les caractéristiques précédemment décrites. BREVE DESCRIPTIONS DES DESSINS Ces aspects de l'invention ainsi que d'autres aspects plus détaillés apparaîtront plus clairement grâce à la description suivante, faite en regard des dessins ci-annexés, le tout donné à titre d'exemple non limitatif, dans lesquels: La figure 1 représente un convertisseur analogique-numérique connu de l'état de la technique comprenant des comparateurs de tension connectés à des échelles de résistances, La figure 2 est une représentation imagée de la connexion des comparateurs de tension avec les échelles de résistances dans un convertisseur analogique-numérique selon la figure 1, La figure 3 représente la modélisation des phénomènes parasites dans un convertisseur analogique-numérique comprenant des comparateurs de tension connectés à des échelles de résistances, La figure 4 représente un convertisseur analogique-numérique selon l'invention comprenant des comparateurs de tension connectés à des échelles de résistances, La figure 5 est une représentation imagée de la connexion des comparateurs de tension avec les échelles de résistances dans un convertisseur analogique-numérique selon l'invention, La figure 6 représente une variante de réalisation d'un convertisseur analogiquenumérique selon l'invention. DESCRIPTION DE MODES DE REALISATION DE L'INVENTION La figure 4 représente un convertisseur analogique-numérique selon l'invention comprenant des comparateurs de tension COMP connectés à une première et une deuxième échelles de résistances dynamiques composées des résistances R4 et R'1. La première échelle composée des résistances R, comprend une première borne d'entrée PN+1 destinée à recevoir le potentiel Vin du signal d'entrée à convertir, tandis que la deuxième échelle composée des résistances R'j comprend une deuxième borne d'entrée P'N+1 destinée à recevoir le potentiel Vin+ du signal d'entrée différentiel Vin = (Vin, - Vin-) à convertir. Ce convertisseur met en oeuvre des échelles de résistances pour créer, via une source de courant I insérée en série dans chacune de ces échelles de résistances, un ensemble de références de tension aux bornes Pi et P', des résistances R, et R'i. Au moyen des comparateurs de tension COMP, le signal d'entrée différentiel Vin à convertir est comparé à ces différentes références de tension. La transition (de l'état haut vers l'état bas ou inversement, passage par zéro) de la sortie d'un comparateur a lieu lorsque l'amplitude du signal d'entrée à convertir est égale à la référence de tension qui y est connectée. Le front d'une telle transition peut être rapide comme c'est le cas pour les convertisseurs de type "flash", ou progressif comme c'est le cas pour les convertisseurs de type "folding" et "subranging". L'ensemble de ces signaux de sortie est traité par des moyens de codage DEC pour générer un code de sortie numérique K de valeur proportionnelle au signal d'entrée à convertir. Les moyens de codage DEC comprennent un codeur pour transformer un code de type thermométrique en un code binaire. Ce convertisseur comprend un premier ensemble de comparateurs de tension à deux entrées, une première entrée de ces comparateurs étant reliée à ladite première borne d'entrée PN+1, et une deuxième entrée de ces comparateurs étant reliée aux bornes P', des résistances de ladite deuxième échelle. Les comparateurs de tension de ce premier ensemble ont une première entrée reliée à la borne PN+1, et une deuxième entrée reliée à la borne P'1, pour i = 1...N. Ce convertisseur comprend un deuxième ensemble de comparateurs de tension à deux entrées, une première entrée de ces comparateurs étant reliée à ladite deuxième borne d'entrée P'N+1, et une deuxième entrée de ces comparateurs étant reliée aux bornes Pi des résistances de ladite première échelle. Les comparateurs de tension de ce deuxième ensemble ont une première entrée reliée à la borne P'N+1, et une deuxième entrée reliée à la borne Pi, pour i = 1... N. Comparé au convertisseur connu de l'état de la technique, les échelles de résistances mises en oeuvre selon l'invention comprennent un nombre deux fois plus faible de résistances. Cependant, pour obtenir le même pas de conversion, et compte tenu de la disposition des comparateurs, ces résistances ont une valeur deux fois plus élevée. Ces résistances de valeur deux fois plus élevée étant obtenues en doublant la surface des éléments résistifs sur le substrat, la capacité parasite entre chaque résistance et le substrat sur lequel est gravé l'échelle de résistances a donc une valeur deux fois plus élevée. Sur la base de la Fig.3, on montre que la constante de temps T de chaque échelle de résistances associée aux comparateurs de tension est donnée par la relation N 2 T -*- R * C TR. 2(2 * Cad + Cstage) T = RO.(N2) '(Clad + 2Cstagej Eq.2 N = NO/2 étant le nombre de résistances dans une échelle de résistances, R = 2*RO étant la valeur des résistances R, et R'1. Eq.2 met en évidence que l'effet des capacités parasites d'entrée Ct"ge présentes à l'entrée de chaque comparateur de tension est diminué d'un facteur deux, réduisant ainsi la constante de temps T. La Fig.5 est une représentation imagée de la connexion des comparateurs de tension avec les échelles de résistances dans un convertisseur analogiquenumérique selon l'invention. Dans cette figure, chaque double entrée d'un comparateur est représentée par une double flèche dont les extrémités correspondent aux bornes de connexion dudit comparateur de tension avec les échelles de résistances. Les connexions sur les bornes d'entrée PN+1 / P'N+1 n'interviennent pas dans le calcul de la capacité parasite C puisque l'impédance à ces bornes est quasiment nulle. Selon une telle architecture, le nombre de connexions distinctes entre les entrées des comparateurs de tension et les bornes Pi (et P'i) est donc NO, ce qui permet, comparé au convertisseur de l'état de le technique o le nombre de connexions est 2*NO, de diminuer d'un facteur deux l'effet des capacités parasites d'entrée présentes à l'entrée de chaque comparateur de tension. La figure 6 représente une variante de réalisation d'un convertisseur analogiquenumérique selon l'invention. Ce convertisseur reprend les caractéristiques du convertisseur décrit à la Fig.4 sauf que la valeur du courant circulant dans les échelles de résistances est non plus définie par une source de courant mise en série avec les résistances, mais par l'application d'un potentiel (Vn AV) à la borne Pl de la première échelle de résistances et d'un potentiel (Vin+ AV) à la borne P', de la deuxième échelle de résistances. Le potentiel (Vin- - AV) est obtenu en soustrayant la quantité AV au potentiel V1,i et le potentiel (Vin+ - AV) est obtenu en soustrayant la même quantité AV au potentiel Vin+, par exemple au moyen d'un dispositif de décalage pour décaler la composante continue d'un signal (dispositif non représenté). Cette variante est équivalente au schéma de la figure 4 dans la mesure o la quantité AV peut être choisie telle AV = I*N*R1 = I*N*R'i = I*NO*RO. Dans ce cas, les résistances dans les échelles de résistances sont parcourues par un même courant I que la Fig.4. L'invention concerne également un circuit intégré comprenant un ou plusieurs convertisseurs analogique-numériques conformes à celui décrit aux Fig.4-56. En particulier, les convertisseurs intégrés dans ce circuit intégré seront de type "flash", "folding", ou "subranging" dont le principe de conversion est connu par l'homme du métier, et dans lesquels des échelles de résistances dynamiques sont connectées selon l'invention à des comparateurs de tension. En particulier, un tel circuit intégré peut être utilisé pour numériser les composantes Rouge-Vert-Bleu de signaux vidéo analogiques, en vue de leur affichage sur un écran de type LCD. REVENDICATIONS 1. Convertisseur analogique-numérique pour convertir un signal d'entrée différentiel en un code numérique de sortie, ledit convertisseur comprenant: - une première échelle de résistances comprenant des résistances mises en série, ladite première échelle comprenant une première borne d'entrée, - une deuxième échelle de résistances comprenant des résistances mises en série, ladite deuxième échelle comprenant une deuxième borne d'entrée, ledit signal d'entrée différentiel étant destiné à être appliqué entre ladite première borne d'entrée et ladite deuxième borne d'entrée, convertisseur caractérisé en ce qu'il comprend aussi: - un premier ensemble de comparateurs de tension à deux entrées, une première entrée des comparateurs étant reliée à ladite première borne d'entrée, et une deuxième entrée des comparateurs étant reliée aux bornes des résistances de ladite deuxième échelle, - un deuxième ensemble de comparateurs de tension à deux entrées, une première entrée des comparateurs étant reliée à ladite deuxième borne d'entrée, et une deuxième entrée des comparateurs étant reliée aux bornes des résistances de ladite première échelle. 2. Circuit intégré comprenant un convertisseur analogique-numérique selon la revendication 1.