FR 2843267 A1 20040206 FR 0209770 A 20020731 PROCED ET CIRCUIT DE FOURNITURE D'UN SIGNAL DE BALAYAGE HORIZONTAL POUR TELEVISEUR La présente invention concerne un procédé et un circuit de fourniture d'un signal de commande de balayage horizontal ou balayage de lignes d'un téléviseur. La figure 1 représente, de façon schématique, l'architecture générale d'un circuit de fourniture de signaux de commande du balayage vertical et horizontal d'un téléviseur. Les figures 2 et 3 représentent des signaux caractéristiques du circuit de la figure 1. De façon générale, et en négligeant les fréquences porteuses, un téléviseur reçoit un signal vidéo composite CVBS qui comprend un signal de trame 4 comportant des signaux vidéo , correspondant chacun à l'information à afficher sur une ligne de l'écran du téléviseur, séparés par des impulsions 6 de synchronisation horizontale (ou synchronisation de ligne). Entre deux signaux de trame 4, le signal vidéo composite CVBS comprend une zone contenant uniquement des signaux de synchronisation qui se divisent en signaux dits de présynchronisation de trame 7, signaux dits de synchronisation de trame 8, signaux dits de postsynchronisation de trame 9 et des signaux dits de réglage de synchronisation horizontale 10. Le signal vidéo composite CVBS est fourni à un module de séparation 11 (SYNC. SEPARATOR) qui fournit un signal de synchronisation horizontale et verticale SVHS. Sauf précision contraire, les signaux considérés par la suite sont sensiblement des signaux binaires ayant un état haut et un état de référence, désignés respectivement par 1 et 0 par la suite. Certains signaux binaires spécifiques pourront varier entre un état bas, désigné par -1, et l'état haut. Le signal SVHS correspond sensiblement au signal vidéo composite CVBS inversé sans les signaux vidéo 5. Le signal SVHS permet d'assurer la synchronisation verticale et horizontale du balayage de l'écran du téléviseur. Le signal SVHs est transmis à un module 12 de séparation de synchronisation verticale (VERTICAL SEPARATOR) qui fournit un signal de synchronisation verticale SVS égal à 1 sur toute la durée des signaux de synchronisation de trame 8 du signal CVBS et égal à 0 par ailleurs. Le signal SVS est transmis à un module 14 de fourniture de signaux (VERTICAL SIGNALS UNIT) adapté à produire, à partir de SVS, un signal de commande de balayage vertical de l'écran et un signal SFRI d'inhibition de synchronisation horizontale transmis à l'entrée d'un inverseur 16 dont la sortie est reliée à une entrée d'une porte logique ET 18. Le signal SFRI est à 1 sur toute la durée des signaux de synchronisation de trame 8 et des signaux de postsynchronisation de trame 9, et à 0 par ailleurs. L'autre entrée de la porte logique 18 reçoit le signal de synchronisation SVHS. La porte logique 18 fournit un signal de synchronisation horizontale SHS transmis à une boucle de verrouillage de phase 20 et égal à 0 lorsque SFRI est à 0 et égal au signal SVHS par ailleurs. Le signal SFRI est utilisé pour désactiver la boucle 20 pendant le retour du balayage vertical de l'écran avant le début de l'affichage d'une nouvelle trame. La boucle à verrouillage de phase 20 comprend un comparateur de phase 22 recevant en entrée le signal de synchronisation horizontale SHS et un signal PH à rapport cyclique 1/2. Le comparateur de phase 22 compare les signaux SHS et PH et fournit un courant de boucle IpLL à un condensateur 24. La tension SC aux bornes du condensateur 24 est appliquée à l'entrée d'un oscillateur commandé en tension 26 (V.C.O.). L'oscillateur commandé en tension 26 produit un signal d'oscillation SO périodique à rapport cyclique 1/2 égal à 1 ou -1 dont la fréquence dépend du signal de commande SC. Le signal SO est fourni à un diviseur de fréquence 28 (/) et à un module de fourniture de signaux 30 (HORIZONTAL SIGNSALS UNIT). Le diviseur de fréquence 28 fournit le signal PH qui est égal en fréquence au signal SHS lorsque la boucle à verrouillage de phase 20 est verrouillée. Le générateur de signaux 30 produit notamment les signaux SLS de commande du balayage horizontal de l'écran. En figure 3, le signal de synchronisation horizontale SHS est représenté à une échelle agrandie par rapport à la figure 2. Le comparateur de phase compare les signaux PH et SHS pour fournir le courant IpLL égal à une valeur +I lorsque les signaux PH et SHS sont tous deux à 1, à une valeur I lorsque le signal SHS est à 1 et le signal PH à -1 et égal à 0 lorsque le signal SHS est à 0. En fonctionnement normal, les fréquences des signaux SHS et PH sont identiques et les fronts descendants de PH ont lieu au milieu des impulsions de synchronisation de SHSLe courant IpLL passe successivement de 0 à +I lorsque le signal PH est à 1 et le signal SHS passe de 0 à 1, à -I lorsque le signal SHS est à 1 et le signal PH passe à -1 puis à nouveau à 0 lorsque SHS passe à 0. Lorsque le courant IpLL est à +I ou à -I, la tension SC aux bornes du condensateur 24 correspond respectivement à une rampe ascendante 32 ou descendante 34. Lorsque le courant IpLL passe de -I à 0, la tension SC conserve la valeur acquise à la fin de la rampe descendante 34. En fonctionnement normal, les rampes ascendantes 32 et descendantes 34 du signal de commande SC sont symétriques. Le signal de commande SC conserve alors une valeur sensiblement constante avant et après une impulsion du signal de synchronisation horizontale SHS. La fréquence du signal oscillant SC est donc sensiblement constante. Lorsque la fréquence ou la phase du signal SHS varie, les rampes 32, 34 ne sont plus symétriques de sorte que la valeur moyenne du signal SC varie pour adapter la fréquence et la phase du signal PH. Actuellement, pour empêcher la copie du signal vidéo composite, par exemple, sur une cassette vidéo, on ajoute sur une partie du signal vidéo composite CVBS des impulsions parasites entre deux impulsions du signal de synchronisation horizontale. Généralement, des impulsions parasites ne sont ajoutées qu'au niveau du signal de réglage de la synchronisation horizontale 10, c'est-à-dire, par exemple, de la cinquième à la vingt et unième ligne, avant le début d'un signal de trame. La figure 4 représente un exemple d'allure possible du signal de synchronisation horizontale SHS comportant des impulsions 39 de synchronisation horizontale et des impulsions parasites 40. Le nombre, la position et la largeur des impulsions parasites 40 entre deux impulsions de synchronisation 39 peuvent être variables. Les impulsions parasites 40 tendent à perturber le fonctionnement de la boucle à verrouillage de phase 20 en faisant varier la fréquence du signal oscillant S0 à partir duquel sont produits les signaux de commande du balayage horizontal de l'écran SLS. Lorsque les impulsions parasites 40 ne sont plus présentes, la boucle à verrouillage de phase 20 tend à récupérer la fréquence et la phase des impulsions de synchronisation horizontale 39. Toutefois, à cause de la constante de temps de la boucle 20, la récupération peut s'étendre sur plusieurs lignes. Les premiers signaux vidéo 5 affichés sur l'écran peuvent alors être décalés par rapport au bord vertical gauche de l'écran. Pour résoudre un tel inconvénient, on tend à augmenter temporairement la constante de temps de la boucle à verrouillage de phase tant que les impulsions parasites 40 sont présentes pour limiter les variations en fréquence du signal SO puis à revenir à une constante de temps normale lorsque les impulsions parasites 40 ne sont plus présentes. Toutefois, dans ce cas également, la boucle à verrouillage de phase peut ne pas récupérer suffisamment rapidement la fréquence et la phase des impulsions 39 de synchronisation horizontale. Les premières lignes affichées sur l'écran peuvent alors être décalées par rapport au bord vertical gauche de l'écran. La présente invention vise un procédé et un circuit de fourniture d'un signal de synchronisation de balayage horizontal pour téléviseur qui soient peu sensibles à des impulsions parasites. Pour atteindre cet objet, la présente invention prévoit un procédé de fourniture d'un signal de commande de balayage horizontal pour téléviseur à partir d'un signal de synchronisation horizontale contenu dans un signal vidéo composite, le signal de synchronisation horizontale contenant des impulsions de synchronisation horizontale et des impulsions parasites, ledit signal de commande de balayage étant fourni à partir d'un signal oscillant produit par un oscillateur d'une boucle à verrouillage de phase recevant le signal de synchronisation horizontale, ledit signal oscillant ayant une fréquence dépendant d'un signal de pilotage fourni à partir de la comparaison du signal de synchronisation horizontale et d'un signal de phase binaire, dans lequel, à chaque impulsion parasite parmi des impulsions parasites successives entre deux impulsions de synchronisation, on fait alternativement varier le signal de pilotage dans le sens croissant ou le sens décroissant. Selon un mode de réalisation de l'invention, les impulsions parasites ont des durées variables. La présente invention prévoit également un circuit de fourniture d'un signal de commande de balayage horizontal pour téléviseur à partir d'un signal de synchronisation horizontale contenu dans un signal vidéo composite, le signal de synchronisation horizontale contenant des impulsions de synchronisation horizontale et des impulsions parasites, ledit circuit comprenant une boucle à verrouillage de phase recevant le signal de synchronisation horizontale comportant un oscillateur produisant un signal oscillant à partir duquel est fourni le signal de commande de balayage, la fréquence du signal oscillant dépendant d'un signal de pilotage fourni à partir du signal de synchronisation horizontale, et comprenant en outre un moyen de correction du signal de pilotage qui, à chaque impulsion parasite parmi des impulsions parasites successives entre deux impulsions de synchronisation, fait alternativement varier le signal de pilotage dans le sens croissant ou décroissant. Selon un mode de réalisation de l'invention, le circuit comprend en outre un comparateur pour comparer le signal de synchronisation horizontale et un signal de phase modifié et fournir, en fonction de la comparaison, un courant d'amplitude nul ou d'amplitude constante et de signe variable; un condensateur traversé par le courant et fournissant le signal de pilotage; et un circuit de correction fournissant au comparateur le signal de phase modifié correspondant à un signal de phase binaire dont la fréquence est proportionnelle à la fréquence du signal oscillant ou correspondant à un signal de correction binaire dont l'état change pour chaque impulsion parasite. Selon un mode de réalisation de l'invention, le circuit de correction comprend un interrupteur adapté à relier alternativement, en fonction d'un signal de commande d'interrupteur, une borne de sortie reliée au comparateur à une première borne d'entrée recevant le signal de phase ou à une seconde borne d'entrée recevant le signal de correction, le signal d'interrupteur étant fourni à partir d'un signal binaire à un premier état au niveau d'une impulsion de synchronisation et à un second état par ailleurs. Selon un mode de réalisation de l'invention, le signal d'interrupteur est également fourni à partir d'au moins un signal de validation binaire à un premier état lorsqu'une condition de validation est remplie et à un second état lorsque la condition de validation n'est pas remplie. Selon un mode de réalisation de l'invention, le circuit comporte une bascule fournissant le signal de correction recevant un signal de commande de bascule binaire fourni à partir du signal de synchronisation horizontale, l'état du signal de correction changeant à chaque front descendant du signal de commande de bascule. Selon un mode de réalisation de l'invention, le circuit comporte un filtre recevant le signal de synchronisation horizontale et fournissant le signal de commande de bascule, le signal de commande de bascule comportant des impulsions, chaque impulsion étant associée à une impulsion parasite. Cet objet, ces caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente un circuit de fourniture de signaux de commande de balayage vertical et horizontal d'un téléviseur; les figures 2 et 3, précédemment décrite, représentant des signaux caractéristiques du circuit de la figure 1; la figure 4, précédemment décrite, représente la courbe d'évolution d'un signal de synchronisation horizontale comportant des impulsions parasites; la figure 5 représente, de façon schématique, un exemple de réalisation d'un circuit de correction selon l'invention monté sur la boucle à verrouillage de phase de la figure 1; la figure 6 représente des signaux caractéristiques du circuit de correction de la figure 5; la figure 7 représente, de façon plus détaillée, le circuit de correction de la figure 5; et la figure 8 représente des signaux caractéristiques du circuit de correction de la figure 7. Le principe de l'invention consiste à modifier le signal PH de sorte que pour chaque impulsion parasite, le comparateur 22 fournisse une impulsion de courant IpLL, ayant une amplitude constante mais dont le signe alterne de façon que le signal de commande SC de l'oscillateur 26 varie globalement le moins possible. Les figures 5 et 6 représentent respectivement un exemple de réalisation d'un circuit de correction 50 selon l'invention monté sur la boucle à verrouillage de phase de la figure 1 et des signaux caractéristiques du circuit 50 en fonctionnement. Le circuit de correction 50 selon l'invention est disposé entre la sortie du diviseur de fréquence 28 et l'entrée du comparateur de phase 22. Le circuit 50 reçoit à une entrée 51 le signal PH et fournit à une sortie 52 un signal PH'. Le circuit 50 comprend un filtre 53 recevant en entrée le signal de synchronisation horizontale SHS et fournissant un signal de commande de bascule SLC rectangulaire comportant une série d'impulsions, chaque impulsion correspondant à une impulsion parasite du signal SHS. Le signal de commande de bascule SLC est fourni à une bascule 54 produisant un signal SQ binaire égal à -1 ou 1 et dont la fréquence est égale à la moitié de la fréquence de SLC. Le signal SQ change donc d'état pour chaque impulsion parasite 40. Le circuit 50 comprend un interrupteur 55 commandé en tension dont une borne est reliée à la sortie 52 du circuit 50 et l'autre borne est reliée, en fonction d'un signal de commande d'interrupteur binaire SIC, à l'entrée 51 ou à la sortie de la bascule 54. Plus précisément, le signal PH' est égal au signal PH lorsque SIC est à O et au signal SQ lorsque SIc est à 1. Le signal de commande de l'interrupteur SIc est fourni par une porte logique ET 56 recevant un signal binaire de validation du circuit de correction SM et un signal de fenêtrage de ligne binaire SLG inversé par un inverseur 58. Le signal de fenêtrage de ligne SLG est égal à 1 au niveau de chaque impulsion de synchronisation horizontale 39 du signal SHS. Le signal SM, fourni par le module 14 de fourniture de signaux, est égal à 1 sur toute la durée pour laquelle le signal SHS comporte des impulsions parasites 40. Le signal de commande de l'interrupteur SIc est donc à 1 lorsque des impulsions parasites 40 peuvent être présentes et en l'absence d'une impulsion de synchronisation 79. La porte logique 56 peut recevoir des signaux de validation supplémentaires comme cela sera décrit par la suite. Le signal SM étant à 1, tant que le signal SLG est à 1, la boucle à verrouillage de phase 20 reste asservie aux "véritables" impulsions de synchronisation horizontale 39. Quand le signal SLG est à 0, le signal PH' est égal à SQ et change d'état pour chaque impulsion parasite 40. Ceci a pour effet de délivrer, entre deux impulsions de synchronisation, un courant IpLL dont la moyenne demeure pratiquement nulle, évitant ainsi une dérive de la tension de commande SC de l'oscillateur 26. Le procédé selon l'invention n'est pas dépendant du nombre, de la largeur et de la position des impulsions parasites 40. Les figures 7 et 8 représentent respectivement un schéma plus détaillé d'un exemple de réalisation du circuit de correction 50 de la figure 5 et des signaux caractéristiques du circuit 50 en fonctionnement. Le filtre 53 du circuit 50 comprend deux sources de courant 60, 61 montées en série entre un potentiel élevé VR et la masse. La source de courant 60 est commandée par le signal de synchronisation horizontale SHS. La source de courant 61 est commandée par l'inverse du signal SHS, noté S HS. La borne commune aux sources 60, 61 est connectée à une borne d'un condensateur 62, dont l'autre borne est à la masse. La tension S0c aux bornes du condensateur 62 est appliquée à l'entrée non inverseuse (+) d'un comparateur de tension 63. Un interrupteur 64 commandé par le signal de fenêtrage de ligne SLG est monté en parallèle au condensateur 62. L'entrée inverseuse (-) du comparateur 63 reçoit une tension de référence VREF. Le comparateur 63 fournit le signal SLC transmis à une entrée T de la bascule 54 montée en diviseur par deux. La bascule comprend également une sortie Q qui fournit le signal SQ à l'interrupteur 55, une entrée d'initialisation R recevant le signal SLG et une sortie Q qui fournit l'inverse du signal SQ à une entrée D. A chaque front descendant du signal SLC, le signal SQ passe à la valeur à l'entrée D et l'entrée D bascule alors à l'inverse du signal SQ. L'interrupteur 55 comprend une porte logique 64 recevant le signal SQ et le signal SIC fourni par la porte logique 56. Le signal SIc est également fourni à l'entrée d'un inverseur 70 dont la sortie est reliée à une entrée d'une porte logique ET 72. L'autre entrée de la porte logique 72 reçoit le signal PH. Les sorties des portes logiques 64 et 72 sont reliées aux entrées d'une porte logique OU 74 qui fournit le signal PH'. Dans le présent exemple de réalisation, la porte logique 56 comporte au moins quatre entrées. La première entrée reçoit le signal SLG inversé par l'inverseur 58. La seconde entrée reçoit le signal SM. La troisième entrée reçoit un signal SpLLV de validation de boucle à verrouillage de phase qui est à 1 lorsque la boucle de verrouillage de phase 20 est synchronisée en phase. La quatrième entrée reçoit un signal SSTAND de validation de standard qui est à 1 lorsque le signal vidéo composite CVBS reçu par le téléviseur correspond à un standard de télévision reconnu. En particulier, le signal SM est modulé en largeur selon le standard d'émission, c'est-à-dire en fonction du signal SSTAND. La porte logique 56 peut recevoir d'autres signaux SAUTRE consistant par exemple en des signaux de validation de composants spécifiques du téléviseur. Lors d'un fonctionnement normal du téléviseur, et dans la zone du signal vidéo composite o des impulsions parasites sont présentes, les signaux SSTAND, SpLLV, et SM sont à 1. Le signal SIC est alors égal à l'inverse de SLG. Lorsque le signal il SLG est à 1, c'est-à-dire au niveau d'une impulsion de synchronisation horizontale 39, le signal SIC est à 0 et le signal PH' est égal au signal PH. Lorsque le signal SLG est à 0, c'est-àdire sur les portions du signal SHS o des impulsions parasites 40 peuvent être présentes, le signal SIC est à 1 et le signal PH' est égal à SQ. La figure 8 représente l'évolution de signaux caractéristiques du circuit de la figure 7 de façon à illustrer l'élaboration du signal SQ en supposant que les signaux SpLLV, SSTAND et SM sont à 1. Lorsque le signal de fenêtrage de ligne SLG est à 1, l'interrupteur 64 est fermé. Le condensateur 62 est alors court-circuité et s'il comporte une charge résiduelle, se décharge complètement. La bascule 54 est initialisée, par exemple à -1. Lorsque le signal SLG bascule à 0, l'interrupteur 64 est ouvert. Le signal SHS étant alors généralement à 0, la source de courant 61 est active. Toutefois, la charge du condensateur 62 étant nulle, la tension ScC demeure nulle. Au front montant de la première impulsion parasite 40, le signal SHS bascule à 1 et seule la source de courant 60 est activée. Le condensateur 62 est alors chargé à courant constant, la tension Scc suivant une rampe ascendante 82. A la fin de l'impulsion parasite 40, le signal SHS bascule à 0. La source de courant 61 est alors activée. Le condensateur 62 se décharge à courant constant et la tension ScC suit une rampe descendante 84 jusqu'à la tension nulle. Les phases de charges et de décharges du condensateur 62 se répètent pour chaque impulsion parasite 40. Le comparateur 63 compare la tension Scc à la tension de référence VREF. La tension SLC obtenue est donc une tension rectangulaire égale à -VSAT, O VSAT est la tension de saturation du comparateur 63, et qui présente des impulsions à +VSAT pour chaque cycle de charge et de décharge du condensateur 62. Au premier front descendant de la tension SLC, la tension SQ passe de 0 à 1. A chaque front descendant successif du signal SLC, le signal SQ bascule à l'état opposé. Le courant IpLL présente donc des impulsions alternativement à +I et -I. La tension SC au bornes du condensateur 24 de la boucle à verrouillage de phase 20 croît et décroît suivant le sens du courant IpLL qui la traverse et varie globalement peu. La fréquence du signal S0 fourni par l'oscillateur commandé en tension 26 est donc peu perturbée par les impulsions parasites 40. En particulier, dans le cas o le nombre d'impulsions parasites 40 est pair, la fréquence du signal S0 ne varie globalement pas. La présente invention permet de conserver une constante de temps rapide pour la boucle à verrouillage de phase. Dans ce cas, lorsque les impulsions parasites cessent d'être présentes entre deux impulsions de synchronisation horizontale, et avant la fourniture du signal vidéo, la boucle de verrouillage de phase, dans le cas o le signal S0 serait légèrement perturbé, peut rattraper la phase et la fréquence du signal de synchronisation horizontale SHS avant le début de l'affichage d'une image sur l'écran. En outre, le circuit de correction selon l'invention comporte peu de composants et est facilement intégrable. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l'interrupteur 55 commandé en tension peut être réalisé de toute façon connue. REVENDICATIONS 1. Procédé de fourniture d'un signal de commande de balayage horizontal (SLS) pour téléviseur à partir d'un signal de synchronisation horizontale (SHS) contenu dans un signal vidéo composite (CVBS), le signal de synchronisation horizontale (SHS) contenant des impulsions de synchronisation horizontale (39) et des impulsions parasites (40), ledit signal de commande de balayage (SLS) étant fourni à partir d'un signal oscillant (SO) produit par un oscillateur (26) d'une boucle à verrouillage de phase (20) recevant le signal de synchronisation horizontale (SHS), ledit signal oscillant (S0) ayant une fréquence dépendant d'un signal de pilotage (SC) fourni à partir de la comparaison du signal de synchronisation horizontale (SHS) et d'un signal de phase binaire (PH, PH'), caractérisé en ce que, à chaque impulsion parasite (39) parmi des impulsions parasites successives entre deux impulsions de synchronisation (40), on fait alternativement varier le signal de pilotage (SC) dans le sens croissant ou le sens décroissant. 2. Procédé selon la revendication 1, caractérisé en ce que les impulsions parasites ont des durées variables. 3. Circuit de fourniture d'un signal de commande de balayage horizontal (SLS) pour téléviseur à partir d'un signal de synchronisation horizontale (SHS) contenu dans un signal vidéo composite (CVBS), le signal de synchronisation horizontale (SHS) contenant des impulsions de synchronisation horizontale (39) et des impulsions parasites (40), ledit circuit comprenant une boucle à verrouillage de phase (20) recevant le signal de synchronisation horizontale (SHS) comportant un oscillateur (26) produisant un signal oscillant (SO) à partir duquel est fourni le signal de commande de balayage (SLS), la fréquence du signal oscillant (SO) dépendant d'un signal de pilotage (SC) fourni à partir du signal de synchronisation horizontale (SHS), caractérisé en ce qu'il comprend un moyen de correction (50, 22, 24) du signal de pilotage (SC) qui, à chaque impulsion (40) parasite parmi des impulsions parasites successives entre deux impulsions de synchronisation (39), fait alternativement varier le signal de pilotage (SC) dans le sens croissant ou décroissant. 4. Circuit selon la revendication 3, comprenant en outre: un comparateur (22) pour comparer le signal de synchronisation horizontale (SHS) et un signal de phase modifié (PH') et fournir, en fonction de la comparaison, un courant (IpLL) d'amplitude nul ou d'amplitude constante et de signe variable; un condensateur (24) traversé par le courant (IpLL) et fournissant le signal de pilotage (SC); et un circuit de correction (50) fournissant au comparateur (24) le signal de phase modifié (PH') correspondant à un signal de phase binaire (PH) dont la fréquence est proportionnelle à la fréquence du signal oscillant (SO) ou correspondant à un signal de correction binaire (SQ) dont l'état change pour chaque impulsion parasite (40). 5. Circuit selon la revendication 4, dans lequel le circuit de correction (50) comprend un interrupteur (55) adapté à relier alternativement, en fonction d'un signal de commande d'interrupteur (SIC), une borne de sortie (52) reliée au comparateur (22) à une première borne d'entrée (51) recevant le signal de phase (PH) ou à une seconde borne d'entrée recevant le signal de correction (SQ), le signal d'interrupteur (SIC) étant fourni à partir d'un signal binaire à un premier état au niveau d'une impulsion de synchronisation (39) et à un second état par ailleurs. 6. Circuit selon la revendication 5, dans lequel le signal d'interrupteur (SIC) est également fourni à partir d'au moins un signal de validation (SM, STAND, SpLLV) binaire à un premier état lorsqu'une condition de validation est remplie et à un second état lorsque la condition de validation n'est pas remplie. 7. Circuit selon la revendication 4, comportant une bascule (54) fournissant le signal de correction (SQ) recevant un signal de commande de bascule (SLC) binaire fourni à partir du signal de synchronisation horizontale (SHS), l'état du signal de correction (SQ) changeant à chaque front descendant du signal de commande de bascule (SLC). 8. Circuit selon la revendication 7, comportant un filtre (53) recevant le signal de synchronisation horizontale (SHS) et fournissant le signal de commande de bascule (SLc), le signal de commande de bascule (SLC) comportant des impulsions, chaque impulsion étant associée à une impulsion parasite (40).