FR 2834814 A1 20030718 FR 0207565 A 20020619 1 2834814 DISPOSIT1F ET PROCEDE POUR PILOTER UN AFFICHEUR A CRISTAUX LIQUIDES s La présente invention concerne un afficheur à cristaux liquides, et plus particulièrement, un dispositif et procédé pour piloter un afficheur à cristaux liquides. Même si la présente invention est adaptée à un large domaine d'applications, elle est 0 particulièrement appropriée pour réduire le nombre de circuits intégrés de convertisseur numérique-analogique et de bo^1tiers à montage TAB (transfert automatique sur bande). Généralement, un afficheur à cristaux liquides (LCD) commande la transmittance de lumière du cristal liquide en utilisant un champ électrique pour l'affichage d'une image. A cette fin, le LCD comprend un panneau d'affichage à cristaux liquides présentant des cellules de cristaux liquides agencées sous la forme d'une matrice et un circuit de commande pour piloter le panneau d'affichage à cristaux liquides. Dans le panneau d'affichage à cristaux liquides, une pluralité de lignes de porte et de lignes de données sont disposées de telle manière à s'entrecroiser. La cellule de cristaux liquides est positionnée au niveau de chaque zone o les lignes de porte croisent les lignes de données. Le panneau d'affichage à cristaux liquide possède une électrode de pixel et une électrode commune pour appliquer un champ électrique sur chacune des cellules de cristaux liquides. Chaque électrode de pixel est connoctée à l'une des lignes de données via les électrodes de source et de drain d'un transistor en couches minces en tant que dispositif de commutation. L'électrode de porte du transistor en couches minces est connectée à l'une des lignes de porte, permettant l'application d'un signal de tension de pixcl sur les électrodes de pixcl pour chaque ligne. Le circuit de pilotage comprend un pilote de porte pour piloter les lignes de porte, un pilote de données pour piloter les lignes de données et un générateur de tension commune pour piloter l'électrode commune. Le pilote de porte applique séquentiellement un signal de balayage sur les lignes de porte pour commander séquentiellement les cellules de cristaux liquides ou le panneau d'affichage à cristaux liquides ligne par ligne. Le pilote de donnces applique un signal de tension de donnces à chacune des lignes de données si le signal de porte est appliqué à l'une des lignes de porte. Le générateur de tension commune applique un signal de tension commune sur l'électrode commune. En conséquence, le LCD commande la ll:\Brevets\19700\19769doc 19juin2002-1/19 2 2834814 transmittance de lumière par un champ électrique appliqué entre l'électrode de pixel et l'électrode commune conformément au signal de tension de données pour chaque cellule de cristaux liquides, permettant ainsi d'afficher une image. Le pilote de données et le pilote de porte sont intégrés dans une pluralité de circuits intégrés (IC). s L'IC du pilote de données et l'IC du pilote de porte intégrés sont montés sur un TCP (Tape Carrier Package - bo^tier TAB (à transfert sur bande) pour être connoctés au panneau d'affichage à cristaux liquides par un procédé TAB (Tape Automatod Bonding - transfert automatique sur bande) ou montés sur le panneau à cristaux liquides par un procédé COG (Chip On Glass - puce sur verre). 0 La figure 1 représente schématiquement un dispositif de pilotage de données dans un LCD conventionnel. Si l'on se rétère à la figure 1, le dispositif de pilotage de données comprend un IC de pilotage de données 4 connecté à un panneau d'affichage à cristaux liquides 2 via les TCP 6, et une carte à circuit imprimé (PCB) de données 8 connectée à un IC de pilotage de données 4 via les TCP 6. La PCB de données 8 a pour fonction de recevoir différents signaux de commande d'un contrôleur de synchronisation (non représenté), des signaux de données et des signaux de tension de pilotage depuis un générateur de puissance (non représenté) et d'assurer l'interface avec l'IC de pilotage de données 4. Chacun des TCP 6 est électriquement connecté à une pastille de données situé au niveau de la partie supérieure du panneau d'affichage à cristaux liquides 2 et un tampon de sortie situé au niveau de chaque PCB de donnces 8. L'IC de pilotage de donnces 4 convertit les donnces de pixels numériques en signaux de pixels analogiques pour les fournir aux lignes de données sur le panneau d'affichage à cristaux liquides 2. A cette fin, comme représenté sur la figure 2, chacun des IC de pilotage de données 4 comprend une partie registre à décalage 14 pour appliquer un signal d'échantillonnage séquentiel, une partie verrou 16 pour verrouiller séquentiellement une donnée de pixel VD en réponse à un signal d'échantillonnage séquentiel et générer en même temps la donnée de pixel VD verrouillée, un convertisseur numérique-analogique (CNA) 18 pour convertir les donnces de pixels VD verrouillées de la partie verrou 16 en un signal de pixel et une partie tampon de sortie 26 pour mettre en mémoire tampon et transmettre le signal de pixel à partir du DAC 18. En outre, l'IC de pilotage de données 4 comprend un contrôleur de signaux 10 pour interfacer différents signaux de commande à partir d'un contrôleur de synchronisation (non représenté) et les données de pixels VD, et une partie de tension gamma 12 pour fournir des tensions gamma positives et négatives requises dans le DAC 18. Chaque IC de pilotage de données 4 ayant une configuration telle que mentionnée ci-dessus pilote n lignes de données D1 à Dn. R:\Brevets\19700tl9769 doc -19 juin 2002 - 2/19 3 2834814 Le contrôleur de signaux 10 contrôle différents signaux de commande (à savoir, SSP, SSC, SOE, REV et POL, etc.) et les sorties de données de pixels VD vers les parties correspondantes. La partie de tension gamma 12 divise et transmet en outre une pluralité de tensions de référence gamma générées à partir d'un générateur s de tension de référence gamma (non représenté) pour chaque niveau de gris. Il existe n/6 registres de décalage à l'intérieur de la partie registre à décalage 14 décalant séquentiellement une impulsion de départ de source SSP à partir d'un contrôleur de signaux 10 en réponse à un signal d'horloge d'échantillonnage de source SSC pour le transmettre comme signal d'échantillonnage. La partie verrou 16 échantillonne et verrouille séquentiellement les données de pixcls VD provenant du contrôleur de signaux 10 au moyen d'une certaine unité en réponse au signal d'échantillonnage provenant de la partie registre à décalage 14. A cette fin la partie verrou 16 comprend n verrous pour verrouiller n données de pixels VD, chacune d'entre elles ayant une taille correspondant au nombre de bits (c'est-à-dire, 3 bits ou 6 bits) des données de pixels VD. En particulier, le contrôleur de synchronisation (non représenté) génère simultanément les donnces de pixels VD réparties en données de pixels de nombre pair VDeven et données de pixels de nombre impair VDodd via chaque ligne de transmission de telle sorte à réduire la fréquence de transmission. Chacune des données de nombre pair VDeven et des données de nombre impair VDodd comprennent des données de pixcls rouge (R), vert (G) et bleu (B). Par conséquent, la partie verrou 16 verrouille simultanément les données de pixels de nombre pair VDeven et les données de pixel de nombre impair VDodd appliquées via le contrôleur de signaux 10, à savoir, 6 données de pixcls pour chaque signal d'échantillonnage. 2s Ensuite, la partie verrou 16 génère simultanément n données de pixcls VD en réponse à un signal d'autorisation de sortie de source SOE provenant du contrôleur de signaux 10. Dans ce cas, la partie verrou 16 restaure les données de pixel VD modulées de telle manière à avoir un nombre de bits de transition réduit en réponse à un signal de sélection d'inversion de données REV et ensuite à transmettre les données de pixcls VD restaurées ayant un nombre de bits de transition réduit. Ceci est dû au fait que les donnces de pixcls VD ayant un nombre de bits en transit supérieur à la valeur de rétérence sont fournies de telle sorte qu'elles soient modulées pour avoir un nombre de bits de transition réduit afin de minimiser l'interférence électromagnétique (EMI) sur la transmission des données à partir du contrôleur de synchronisation. Le DAC 18 convertit les données de pixels VD provenant de la partie verrou 16 en signaux de pixels positifs et négatifs en même temps et transmet les données de pixels VD converties. A cette fin, le DAC 18 comprend une partie de décodage R:\Bre ets\l 9700\1 9769.doc - 19 juin 2002 - 3/19 4 2834814 positive (P) 20 et une partie de décodage négative (N) 22 connectées toutes deux à la partie verrou 16, et un multiplexeur (MIJX) 24 pour sélectionner les signaux de sortie des parties de décodage P et N 20 et 22. La partie de décodage P 20 comprend n décodeurs P convertissant n données s de pixels entrées simultanément depuis la partie verrou 16 en signaux de pixels positifs en utilisant des tensions gamma positives provenant de la partie de tension gamma 12. De la même manière, la partie de décodage N 22 comprenant n décodeurs N convertit simultanément n données de pixels entrées depuis la partie verrou 16 en signaux de pixcls négatifs en utilisant des tensions gamma négatives provenant de la 0 partie de tension gamma 12. Le multiplexeur 24 répond à un signal de commande de polarité POL provenant du contrôleur de signaux 10 pour générer sélectivement les signaux de pixels positifs à partir de la partie de décodage P 20 ou les signaux de pixels négatifs à partir de la partie de décodage N 22. La partie tampon de sortie 26 comprenant n tampons de sortie possède des suiveurs de tension connectés aux n lignes de données D1 à Dn en série. De tels tampons de sortie réalisent une mise en mémoire tampon des signaux de tension de pixels provenant du DAC 18 et les transmettent aux lignes de données D1 à Dn. La figure 3 illustre un chemin de transmission d'une partie des données de pixels à l'intérieur de l'IC de pilotage de données 4 représenté sur la figure 3. Sur la figure 3, les verrous 17 de la partie verrou 17 génèrent 9 donnces de pixels pour 9 DAC 19 formant la partie DAC 18 pour convertir les données de pixels en signaux de tension de pixels. Les signaux de tension de pixcls sont appliqués aux première à neuvième lignes de données DL1 à DL9 via les tampons 27 de la partie tampon de sortie 26. 2s Comme décrit ci-dessus, chacun des IC de pilotage de données 4 conventionnel doit avoir n DAC, chacun d'entre eux comprenant un décodeur P. un décodeur N et un multiplexeur, de telle sorte à piloter n lignes de donnces DL1 à DLn. Ainsi, l'IC de pilotage de données présente une configuration complexe entraînant un coût de fabrication relativement élevé. En conséquence, il est nécessaire de réduire le nombre d'IC de pilotage de données afin de réduire le coût de fabrication. Afin de réduire le nombre d'IC de pilotage de données, il a été prévu un programme d'augrnentation du nombre de lignes de données pouvant être pilotées par l'IC de pilotage de données, à savoir le nombre de canaux de sortie. Cependant, étant donné que le nombre de DAC présentant une configuration complexe est accru 3s conformément à l'augmentation d'une nombre de voies de pilotage de l'IC de pilotage de données afn d'augmenter une surface occupée, le coût du TCP proportionnel à la surface occupée est accru et leur intégration devient difficile. En conséquence, le coût de fabrication est accru et le rendement sera vraisemblablement réduit. R:\Brevels\19700\19769 doc - I 9 juin 2002 - 4/i9 s En conséquence, la présente invention concerne un dispositif et un procédé pour piloter un afficheur à cristaux liquides qui pallie sensiblement un ou plusieurs problèmes dus aux limitations et inconvénients de l'art antérieur. Un autre objet de la présente invention est de proposer un dispositif et un s procédé pour piloter un afficheur à cristaux liquides dans lequel une partie convertisseur numérique-analogique est pilotée sur une base de répartition dans le temps pour augmenter le nombre de canaux de sortie des IC de pilotage de données tout en augmentant faiblement ou en réduisant la surface occupée par rapport à la surface occupée existante, ce qui permet de réduire le nombre d'IC de pilotage de lo données et de TCP. Des caractéristiques et avantages supplémentaires de l'invention seront déterminés dans la description suivante et seront en partie évidents à partir de la description ou pourront être appris en pratiquant la présente invention. Les objectifs et autres avantages de l'invention seront réalisés et atteints par la structure décrite tout particulièrement dans la description et les revendications écrites des présentes ainsi que dans les dessins joints. Pour obtenir ces avantages ou autres avantages et conformément à l'objet de la présente invention, telle qu'elle est incorporce et largement décrite, un dispositif de pilotage de données pour un afficheur à cristaux liquides comprend, selon l'invention, une partie multiplexcur ayant au moins un multiplexeur pour réaliser une répartition dans le temps des données de pixels d'entrée pour générer des données de pixels réparties dans le temps, une partie convertisseur numérique-analogique ayant au moins un convertisseur numérique-analogique pour convertir les données de pixcls réparties dans le temps provenant de la partie multiplexcur en signaux de 2s tension de pixcls, une partie de démultiplexage possédant au moins un démultiplexeur pour fournir sélectivement les signaux de tension de pixcls provenant de la partie convertisseur numérique-analogique vers une pluralité de lignes de sortie de la partie de démultiplexage, et une partie d'échantillonnage et de blocage possédant au moins un circuit échantillonneur-bloqueur et un blocage pour échantillonner et bloquer les signaux de tension de pixcls provenant de la partie de démultiplexage pour transmettre les signaux de tension échantillonnés et bloqués vers une pluralité de lignes de données de l'affichage à cristaux liquides. Dans le dispositif de pilotage de données, la partie multiplexeur peut comprendre, selon un mode de réalisation, au moins 2n/3 multiplexeurs (o n est un 3s nombre entier) pour effectuer au moins une répartition temporelle sur 2n/3 d'au moins 2n donnces de pixels, la partie convertisseur numérique-analogique comprend au moins 2n/3 convertisseurs numériques-analogiques pour convertir au moins 2n/3 données de pixcls en signaux de tension de pixels et la partie démultiplexeur R:\Brevets\19700\1 9769.doc - I 9 juin 2002 - 5/19 6 2834814 comprend au moins 2n/3 démultiplexeurs pour fournir sélectivement chacun des 2n/3 signaux de tension de pixcls à au moins 2n lignes de sortie. Le dispositif de pilotage de données peut comprendre en outre une partie regiske à décalage pour générer séquentiellement des signaux d'échantillonnage, une partie verrou pour assurer le verrouillage séquentiel des au moins 2n données de pixels par une unité en réponse aux signaux d'échantillonnage pour transmettre simultanément les données verrouillées à la partie multiplexeur; et une partie tampon pour mettre en mémoire tampon les signaux de tension de pixels provenant de la partie échantillonneur et support pour transmettre les signaux de tension de o pixels tamponnés à la pluralité de lignes de données de l'affchage à cristaux liquides. Selon un autre mode de réalisation, chaque convertisseur numérique- analogique comprend une partie positive pour convertir les données de pixels en signaux de tension positifs, une partie négative pour convertir les données de pixels en signaux de tension négatifs et un multiplexeur pour sélectionner les sorties des parties positive et négative. Selon un autre mode de réalisation, chaque multiplexcur comprend des premier à troisième dispositifs de commutation pour effectuer une répartition dans le temps d' au mo ins tro i s donn é es de pix cl s p our transmettre l e s donné es d e p i x c l s rép arti e s dans le temps à l'un des convertisseurs numériques-analogiques en réponse aux premier à troisième signaux de commande de commutation, respectivement, et chaque démultiplexeur comprend des quatrième à sixième dispositifs de commutation pour fournir sélectivement les signaux de tension de pixcls provenant de la partie convertisseur numérique-analogique à au moins trois lignes de sortie en réponse aux premier à troisième signaux de commande de commutation, respectivement. La partie échantillonneur et blocage peut comprendre au moins 2n échantillonneurs et blocages connectés à au moins 2n lignes de sortie de la partie démultiplexeur, chacun d'entre eux comprenant des premier et second commutateurs d'échantillonnage connoctés en parallèle à chaque ligne de sortie de la partie démultiplexeur, des premier et second condensateurs pour charger les signaux de tension de pixels passant à travers les commutateurs d'échantillonnage, et des premiers et second commutateurs de blocage pour bloquer les signaux de tension de pixcls chargés dans les premier et second condensateurs et décharger les signaux de 3s tension de pixcls bloqués dans les lignes de donnces. Selon un autre mode de réalisation, le premier commutateur d'échantillonnage pour échantillonner les signaux de tension de pixels devant étre chargés dans le premier condensateur et le second commutateur de blocage pour bloquer et décharger R:\Brevds\19700\19769doc- 19juin20026/19 les signaux de tension de pixels chargés dans le second condensateur sont pilotés en réponse au premier signal de commande de commatation, et le second commutateur d'échantillonnage pour échantillonner les signaux de tension de pixels devant être chargés dans le second condensateur et le premier commatateur de blocage pour s bloquer et décharger les signaux de tension de pixels chargés dans le premier condensateur sont pilotés en réponse au second signal de commande de commutation ayant un état logique inversé par rapport au premier signal de commande de commutation. La présente invention propose également un procédé de pilotage de données o pour un afficheur à cristaux liquides comprend la réalisation d'une répartition temporelle des données de pixels générées par une partie multiplexeur pour appliquer les données de pixels réparties dans le temps, en convertissant les données de pixels réparties dans le temps provenant de la partie multiplexeur en une pluralité de signaux de tension de pisels, en fournissant sélectivement les signaux de tension de pixels provenant d'une partie convertisseur numérique-analogique à une pluralité de 1ignes de sortie de la partie multiplexeur et en échantillonnant et en bloquant les signaux de tension de pixels provenant d'une partie démultiplexcur au niveau d'une partie échantillonneur et blocage pour transmettre les signaux de tension de pixels échantillonnés et bloqués vers une pluralité de lignes de données de l'affichage à cristaux liquides. Le procédé de pilotage de données peut comprendre en outre la génération séquentielle de signaux d'échantillonnage, le verrouillage séquentiel d'au moins 2n données de pixels par une unité en réponse aux signaux d'échantillonnage pour transmettre simultanément les données verrouillées à la partie multiplexeur, et la 2s mise en mémoire tampon des signaux de tension de pixels provenant de la partie échantillonneur et blocage pour transmettre les signaux de tension de pixels mis en mémoire tampon à au moins 2n lignes de données. Dans le procédé de pilotage de données, la répartition dans le temps des données de pixels peut comprendre la répartition dans le temps d'au moins 2n données de pixels dans au moins trois zones en réponse aux premier à troisième signaux de commande de commutation et la transmission sélective des signaux de tension de pixcls à la pluralité de lignes de sortie comprend la transmission sélective les signaux de tension de pixels à au moins trois lignes de sortie en réponse aux premier à troisième signaux de commande de commutation. 3s Selon un mode de réalisation, la partie échantillonneur et blocage possède au moins un échantillonneur et blocage comprenant des premier et second commutateurs d'échantillonnage, des premiers et second condensateurs et des premier et second commutateurs de blocage. L'échantillonnage et le blocage des R:\Brevets\19700\19769 doc - 19 juir, 2002 - 7119 8 2834814 signaux de tension de pixels consiste à permettre au premier commutateur d'échantillonnage d'échantillonner les signaux de tension de pixcls provenant de la partie démultiplexcur et devant être chargés dans le premier condensateur dans une période horizontale et, en même temps, à permettre au second commutateur de s blocage de décharger les signaux de tension de pixels dans la période horizontale précédente chargés dans le second condensateur vers la ligne de données correspondante et permettre au second commatateur d'échantillonnage d'échantillonner les signaux de tension de pixcls provenant de la partie démultiplexeur et devant être chargés dans le second condensateur et, en même o temps, à permettre au premier commutateur de blocage de décharger les signaux de tension de pixels dans la période horizontale précédente chargés dans le premier condensateur vers la ligne de données correspondante. I1 faut bien comprendre que la description générale précédente et la description détaillée suivante sont fournies à titre d'exemple et d'explication et ont pour objet de donner de plus amples explications sur l'invention telle qu'elle est revendiquée. Les dessins joints, qui sont inclus pour permettre une meilleure compréhension de l'invention, sont incorporés dans la présente demande et font partie intégrante de celle-ci, illustrent des modes de réalisation de l'invention et servent à expliquer le principe de l'invention en liaison avec la description. Dans les dessins: la figure 1 est une vue schématique représentant un dispositif de pilotage de données d'un afficheur à cristaux liquides conventionnel; la figure 2 est un schéma de principe détaillé représentant une configuration du circuit intogré de pilotage de données de la figure 1; la figure 3 illustre un chemin de transmission d'une partie de données à l'intérieur du circuit intogré de pilotage de donnces représenté sur la figure 2; la figure 4 est un schéma de principe représentant une configuration d'un circuit intégré de pilotage de données d'un afficheur à cristaux liquides selon la présente invention; la figure 5 illustre un chemin de transmission d'une partie des données à l'intérieur du circuit intogré de pilotage de données représenté sur la figure 4; la figure 6 illustre un chemin de transmission de données présentant une configuration détaillée du circuit échantillonneur- bloqueur représentés sur la figure ; 3s la figure 7 est un schéma de forme d'ondes des signaux de commande de commutation pour commander les commutateurs représentés sur la figure 6 et R:\Brevets\19700\19769doc- 19juin2002-8/19 9 2834814 la figure 8 est une vue schématique représentant une configuration d'un dispositif de pilotage de données d'un afficheur à cristaux liquides comprenant le circuit intogré de pilotage de données selon la présente invention. Nous allons maintenant faire réLérence en détail aux modes de réalisation s illustrés de la présente invention, dont des exemples seront illustrés dans les dessins joints. Si possible, les mêmes numéros de référence seront utilisés sur tous les dessins pour faire référence aux mêmes éléments ou à des éléments similaires. La figure 4 est un schéma de principe représentant une configuration d'un dispositif de pilotage de données d'un afficheur à cristaux liquides selon la présente 0 invention. Si l'on se réfère à la figure 4, le dispositif de pilotage de données comprend une partie registre à décalage 34 pour appliquer des signaux d'échantillonnage séquentiels, une partie verrou 36 pour verrouiller séquentiellement des données de pixels VD en réponse aux signaux d'échantillonnage et générer en même temps les données de pixcls verrouillées, une partie multiplexeur 38 pour effectuer une répartition dans le temps des données de pixels VD provenant de la partie verrou 36, une partie convertisseur numérique-analogique (DAC) 40 pour convertir les données de pixcls VD provenant de la partie multiplexeur 38 en signaux de tension de pixels, une partie démultiplexeur 42 pour assurer le pilotage à répartition dans le temps des lignes de sortie pour appliquer les signaux de tension de pixels provenant de la partie DAC 40 et une partie d'échantillonnage et de blocage 44 pour échantillonner et bloquer les signaux de tension de pixels générés par la partie démultiplexeur 38 pour les fournir simultanément aux lignes de données DL1 à DL2n. En outre, le dispositif de pilotage de données comprend un contrôleur de signaux 30 pour interfacer 2s différents signaux de commande générés par un contrôleur (non représenté) et les données de pixcls VD, et une partie de tension gamma 32 pour fournir des tensions gamma positive et négative sur la partie DAC 40. Le dispositif de pilotage de données ayant une configuration comme mentionnée ci-dessus peut être intégré dans un seul circuit intégré de pilotage de données pour piloter 2n lignes de données DL1 à DL2n, qui correspondent à deux fois les lignes de données qui peuvent être pilotées par le circuit intégré de pilotage de données conventionnel. Le contrôleur de signaux 30 contrôle plusieurs signaux de commande (à savoir, SSP, SSC, SOE, REV et POL, etc.) et les donnces de pixels VD à transmettre aux parties correspondantes. La partie de tension gamma 32 divise en outre une pluralité 3s de tensions de référence gamma provenant d'un générateur de tensions de référence gamma (non représenté) pour chaque niveau de gris et transmet ensuite les tensions de réLérence gamma divisées. R:\BrevetsY 19700\1 9769.doc - I 9 juin 2002 - 9/19 2834814 La partie verrou 36 assure l'échantillonnage séquentiel des données de pixcls VD provenant du contr81eur de signaux 30 par une certaine unité en réponse au signal d'échantillonnage provenant de la partie registre à décalage 34 pour verrouiller les donnces de pixels échantillonnées. A cette fin, la partie verrou 36 comprend 2n verrous 46 pour verrouiller 2n données de pixels VD comme indiqué sur la figure 5, chacun d'entre eux ayant une taille correspondant au nombre de bits (c'est-à-dire, 3 bits ou 6 bits) des données de pixels VD. La partie verrou 36 verrouille simultanément les données de pixels de nombre pair Vdeven et les données de pixels de nombre impair Vdodd appliquces via le contrôleur de signaux 30, à savoir, à 0 savoir 6 données de pixels pour chaque signal d'échantillonnage. Ensuite, la partie verrou 36 génère simultanément les 2n donnces de pixcls VD verrouillées en réponse à un signal d'autorisation de sortie de source SOE provenant du contrôleur de signaux 30. Dans ce cas, la partie verrou 36 restaure les donnces de pixels VD modulées de telle manière à obtenir un nombre de bits de transition réduit en réponse à un signal de sélection d'inversion de données REV et génère ensuite les donnces de pixels restaurées ayant un nombre de bits de transition réduit. La partie multiplexeur 38 effectue une répartition dans le temps des 2n données de pixcls générées par la partie verrou 36 pour sortir des données de pixels réparties dans le temps. Lorsque les 2n données de pixcls sont réparties dans le temps en trois zones, la partie multiplexeur 38 comprend 2n/3 multiplexeurs 48 connectés à chacun des trois verrous 46, comme représenté sur la figure 5. Chacun des multiplexeurs 48 effectue une répartition dans le temps des données de pixcls fournies en entrée par chacun des trois verrous 46 pour les transmettre séquentiellement à une ligne de sortie. En d'autres termes, la partie multiplexcur 36 effectue une répartition dans le temps sur 2n/3 des 2n données de pixels provenant de la partie verrou 36 pour transmettre les données de pixels réparties dans le temps à la partie DAC 40. La partie DAC 40 convertit les données de pixels VD provenant de la partie multiplexeur 38 en signaux de tension de pixels positif et négatif et émet sélectivement les signaux de tension de pixcls positif et négatif en réponse à un signal de commande de polarité POL. A cette fin, la partie DAC 40 comprend 2n/3 DAC 50 dont le nombre est identique à celui des multiplexeurs 48, comme représenté sur la figure 5. Chacun des DAC 50 comprend un décodeur positif (P) et un décodeur négatif (N) qui sont tous deux connectés au multiplexeur 48 et un multiplexcur pour sélectionner les signaux de sortie des décodeurs P et N. Le décodeur P convertit les données de pixels en signaux de tension de pixels positifs en utilisant les tensions gamma positives générés par la partie de tension gamma 34. Le décodeur N convertit les donnces de pixels en signaux de tension de pixcls négatifs en utilisant des tensions gamma négatives provenant de la partie de tension gamma R:lBrevets\19700\19769.doc - 19 juin 2002 - lû/19 34. Le multiplexeur répond au signal de commande de polarité POL provenant du contr81eur de signaux 32 afin d'émettre sélectivement les signaux de tension de pixels positifs ou les signaux de tension de pixels négatifs. La partie démultiplexeur 42 effectue un pilotage temporel des lignes de sortie pour appliquer sélectivement les signaux de tension de pixels provenant de la partie DAC 40. A cette fin, la partie démultiplexeur 42 comprend 2n/3 démultiplexeurs, dont le nombre est identique à celui des DAC 50, comme indiqué sur la figure 5. Chacun des démultiplexcurs 52 effectue un pilotage temporel de trois lignes de sortie pour appliquer sélectivement les signaux de tension de pixcls provenant du DAC 50. En d'autres termes, la partie démultiplexeur 42 émet séquentiellement chacun des 2n/3 signaux de tension de pixels provenant de la partie DAC 40 vers la partie échantillonneur et blocage 44 via différentes lignes de sortie. La partie échantillonneur et blocage 44 échantillonne et bloque les signaux de tension de pixels provenant de la partie multiplexcur 42 et les transmet ensuite simultanément aux lignes de données DL1 à DL2n. A cette fin, la partie échantillonneur et blocage 44 comprend 2n circuits échantillonneurs-bloqueurs et blocages 54, dont le nombre est identique à celui des lignes de données DL1 à DL2n, comme indiqué sur la figure 5. Chacun des circuits échantillonneurs-bloqueurs et blocages 54 échantillonne et bloque les signaux de tension de pixels générés avec une différence de temps à partir du démultiplexeur 52 et les transmet ensuite simultanément aux lignes de données DL1 à DL2n. En d'autres termes, la partie échantillonneur et blocage 44 échantillonne et bloque chacun des 2n/3 signaux de tension de pixels provenant de la partie démultiplexeur 42 et, si tous les 2n signaux de tension de pixels ont été échantillonnés, émet ensuite simultanément les signaux de tension de pixcls vers les première à (2n)ême lignes de données DL1 à DL2n. La figure 6 illustre un chemin de transmission de trois données de pixels rouge (R), verte (G) et bleue (B) à l'intérieur du circuit intégré (IC) de pilotage de donnces représenté sur la figure 5. La figure 7 est un schéma de forme d'onde des signaux de commande pour contrôler le pilotage de chaque élément représenté sur la figure 6. Sur la figure 6, chacun des trois verrous 46 répond à un signal d'autorisation de sortie SOE entré via le contrôleur de signaux 30, représenté sur la figure 4, à partir du contrôleur de synchronisation (non représenté) pour transmettre les données de pixels R. G et B au multiplexcur 48. Le signal d'autorisation de sortie SOE est généralement appliqué aux verrous 46 pour chaque période horizontale 1H, comme représenté sur la figure 7. Le multiplexeur 48 effectue une répartition temporelle des donnces R. G et B provenant des trois verrous 46 pour fournir séquentiellement les données de pixels réparties dans le temps à un seul DAC 50. A cette fin, le multiplexeur 48 comprend R:\Brevets\19700\19769 doc - 19 juin 2002 - 11/19 des premier à troisième commutateurs 56, 58 et 60, chacun d'entre eux ayant une ligne d'entrée connectée à chacun des trois verrous 46 et une ligne de sortie connoctée de façon commune au DAC 50. Les premier à troisième commutateurs 56, 58 et 60 répondent aux premier à troisième signaux de commande de commutation s SW1, SW2 et SW3 entrés via le contrôleur de signaux 30 à partir du contrôleur de synchronisation pour sortir les donnces de pixels en provenance des verrous 46. Par exemple, les premier à troisième commutateurs 56,58 et 60 répondent aux premier à troisième signaux de commande de commutation SW1, SW2 et SW3 séquentiellement validés, comme représenté sur la figure 7, pour sortir lo séquentiellement les donnces de pixcls R. G et B provenant des verrous 46 vers le DAC 50. Le DAC 50 convertit les données de pixels R. G et B provenant séquentiellement du multiplexeur 48 en signaux de tension de pixels R. G et B pour transmettre les données de pixels converties au démultiplexeur 52. Le démultiplexeur 52 transmet les signaux de tension de pixels R. G et B provenant séquentiellement du DAC 50 via des lignes de sortie différentes à chacun des trois circuits échantillonneurs-bloqueurs 54. A cette fin, le démultiplexcur 55 comprend quatre à six commutateurs 62,64 et 66, chacun d'entre eux ayant une ligne d'entrée connectée de façon commune à une ligne de sortie du DAC 50 et une ligne de sortie connectée à chacun des trois circuits échantillonneurs-bloqueurs et 54. Les quatrième à sixième commutateurs 62, 64 et 66 répondent respectivement aux premier à troisième signaux de commande de commutation SW1, SW2 et SW3 entrés via le contr81eur de signaux 30 à partir du contrôleur de synchronisation pour transmettre les donnces de pixcls provenant du DAC 50 via différentes lignes de sortie. Dans ce cas, le démultiplexeur 52 utilise les premier à troisième signaux de commande de commutation SW1, SW2 et SW3 comme le multiplexeur 48. Par exemple, les quatrième à sixième commutateurs 62,64 et 66 répondent aux premier à troisième signaux de commande de commutation SW1, SW2 et SW3 séquentiellement autorisés, comme indiqué sur la figure 7, pour appliquer séparément les signaux de tension de pixels R. G et B provenant séquentiellement du DAC 50 vers les trois circuits échantillonneurs-bloqueurs 54. Les trois circuits échantillonneurs-bloqueurs 54 échantillonnent et bloquent les signaux de tension de pixcls R. G et B provenant séquentiellement du démultiplexeur 52 et transmis ensuite simultanément à chacune des première à troisième lignes de 3s données DL1 à DL3. A cette fin, le circuit échantillonneur et blocage 54 comprend des septième et huitième commutateurs 68 et 70, chacun d'entre eux possédant une ligne d'entrée connectée en commun à une ligne de sortie du démultiplexeur 52, des premier et second condensateurs Ca et Cb connoctés aux lignes de sortie des R:\Brevets\19700\19769.doc - 19 juin 2D02 - 12/19 septième et huitième commutateurs 68 et 70, respectivement, et des neuvième et dixième commutateurs 72 et 74, chacun d'entre eux ayant une ligne d'entrée connectée à chaque ligne de sortie des septième et huitième commutateurs 68 et 70 et une ligne de sortie connectée en commun à l'une des lignes de donnces DL. En outre, le circuit échantillonneur-bloqueur 54 comprend un tampon 76 connocté entre les lignes de sortie des neuvième et dixième commutateurs 72 et 74 et la ligne de données DL. Les septième et dixième commutateurs 68 et 74 positionnés dans un sens diagonal répondent au même quatrième signal de commande de commutation SW4, o tandis que les huitième et neuvième commutateurs 70 et 72 répondent au cinquième signal de commande de commutation SW5 ayant un état logique opposé à celui du quatrième signal de commande de commutation SW4. Les quatrième et cinquième signaux de commande de commutation SW4 et SWS sont appliqués via le contrôleur de signaux 30 à partir du contrôleur de synchronisation tout comme les autres signaux de commande. Les premier et second condensateurs Ca et Cb chargent des données sur les lignes horizontales différentes les unes des autres, à savoir, adjacentes les unes par rapport aux autres sur une base de temps. Par exemple, sur une période horizontale, les septième et dixième commutateurs 68 et 74 sont activés en réponse au quatrième signal de commande de commatation SW4 ayant un état élevé, comme indiqué sur la figure 7. Par conséquent, les signaux de tension de pixels appliqués à partir du démultiplexeur 52 sont échantillonnés au moyen du septième commutateur activé 68 et chargés et maintenus dans le premier condensateur Ca. En même temps, les signaux de tension de pixels chargés dans le second condensateur Cb dans la période horizontale précédente sont appliqués via le dixième commutateur 74 activé et le tampon 76, à la ligne de données correspondante DL. Dans la période horizontale suivante, les huitième et neuvième commutateurs et 72 sont activés en réponse au cinquième signal de commande de commutation SW5 ayant un niveau élevé, comme indiqué sur la fgure 7. Par conséquent, les signaux de tension de pixels appliqués à partir du démultiplexeur 52 sont échantillonnés au moyen du huitième commutateur 70 activé et chargés et maintenus dans le second condensateur Cb. En méme temps, dans la période horizontale précédente, les signaux de tension de pixels ont été chargés dans le premier condensateur Ca sont appliqués à la ligne de données DL correspondante via le 3s neuvième commutateur 72 activé et le tampon 76. Comme décrit ci-dessus, l'échantillonneur et blocage 54 comprend une paire de septième et huitième commutateurs 68 et 70 pour échantillonner les signaux de tension de pixels, une paire de premier et second condensateurs Ca et Cb pour R \Brevets\19700\1 9769.doc - 19 juin 2002 - 13/19 charger les signaux de tension de pixels et une paire de neuvième et dixième commatateurs 72 et 74 pour maintenir les signaux de tension de pixels devant être alternativement pilotés, empêchant ainsi un retard de signal causé par lesdites op érat ions d' échanti llonnage et b lo c age. Comme décrit ci-dessus, dans l'IC de pilotage de donnces selon la présente invention, le nombre de DAC est réduit à au moins 1/3 par un pilotage par répartition dans le temps de la partie DAC, permettant ainsi de réduire un espace occupé par la partie DAC à l'intérieur de 1'IC. En conséquence, le nombre de lignes de donnces pilotées par l'IC de pilotage de données est accru. En d'autres termes, le nombre de o canaux de sortie est doublé par rapport au dispositif précédemment connu alors que la surface occupée n'est pas fortement augmentée ou est réduite par rapport à la surface occupée existante. Ainsi, le nombre d'IC de pilotage de données et de TCP montés avec les IC peut être réduit à la moitié. Plus particulièrement, des IC de pilotage de donnces 82 possédant deux fois plus de canaux de sortie par rapport au dispositif conventionnel sont montés sur les TCP 84 et connectés à un panneau d'affichage à cristaux liquides 80, comme représenté sur la figure 8. Par exemple, pour piloter un panneau d'affichage à cristaux liquides 80 avec un mode SXGA (1280X1024), le dispositifconventionnel nocessite 10 IC de pilotage de données ayant chacun 384 canaux, tandis que la présente invention ne requiert que 5 IC de pilotage de données 82, ce qui est deux fois moins que le dispositif conventionnel étant donné que 768 canaux sont disponibles sans augmentation de la surface occupée. En conséquence, le nombre d'IC de pilotage de données 82 et de TCP 84 est réduit de moitié au moins par rapport au dispositif conventionnel, ce qui entraîne la réduction des coûts de fabrication. Comme décrit ci-dessus, selon la présente invention, la partie DAC est pilotée su sur une base temporelle pour doubler le nombre de canaux des IC de pilotage de données sans augmenter fortement la zone occupée ou en réduisant la zone occupée. En conséquence, le nombre de canaux des IC de pilotage de données est accru et le nombre d'IC de pilotage de données et de TCP est réduit de moitié par rapport au dispositif conventionnel, permettant ainsi de réduire les coûts de fabrication. L'homme du métier comprendra aisément que de nombreuses modifications et changements peuvent étre apportés à le dispositif et au procédé de pilotage d'un affcheur à cristaux liquides de la présente invention sans s'écarter de l'esprit et du domaine des inventions. Ainsi, il est entendu que la présente invention couvre les modifications et changements de la présente invention à condition qu'ils entrent dans le domaine des revendications jointes et de leurs équivalents. R:\Brevets\19700\19769.doc -19 juin 2002 - 14119 REVENDICATIONS 1. Un dispositif de pilotage de données pour un afficheur à cristaux liquides caractérisé en ce qu'il comprend: s une partie multiplexeur (38) comprenant au moins un multiplexeur pour effectuer une répartition dans le temps des donnces de pixels d'entrce pour générer les données de pixels réparties dans le temps; une partie convertisseur numérique- analogique (40) comprenant au moins un convertisseur numérique-analogique (40) pour convertir les données de pixcls 0 réparties dans le temps provenant de la partie multiplexeur (38) en signaux de tension de pixels; une partie démultiplexcur (42) comprenant au moins un démultiplexeur pour fournir sélectivement les signaux de tension de pixels provenant de la partie convertisseur numérique-analogique (18) à une pluralité de lignes de sortie de la partie démultiplexeur (42) et une p artie échanti llonneur et bloc age (44) comprenant au moins un échantillonneur et blocage pour échantillonner et bloquer les signaux de tension de pixels provenant de la partie démultiplexeur (42) pour transmettre les signaux de tension de pixcls échantillonnés et bloqués à une pluralité de lignes de données de l'affichage à cristaux liquides. 2. Le dispositif de pilotage de données selon la revendication 1, caractérisé en ce que la partie multiplexeur (38) comprend au moins 2n/3 démultiplexeurs (o n est un nombre entier) pour effectuer au moins une répartition 2s dans le temps sur 2n/3 d'au moins 2n données de pixels, la partie convertisseur numérique-analogique (40) comprend au moins 2n/3 convertisseurs numériques-analogiques pour convertir au moins 2n/3 données de pixels en les signaux de tension de pixcls et la partie démultiplexeur (42) comprend les au moins 2n/3 multiplexeurs pour fournir sélectivement chacun des 2n/3 signaux de tension de pixcls à au moins 2n lignes de sortie de la partie démultiplexeur (42). 3. Le dispositif de pilotage de données selon la revendication 1 ou la revendication 2 caractérisé en ce qu'il comprend en outre: 3s une partie registre à décalage (14) pour générer séquentiellement une pluralité de signaux d'échantillonnage; R:\Brevets\19700\19769.doc -19 juin 2002 15/19 une partie verrou (36) pour assurer le verrouillage séquentiel d'au moins 2n données de pixcls par une unité en réponse aux signaux d'échantillonnage pour transférer simultanément les données verrouillées à la partie multiplexeur (38) et une partie tampon pour mettre en mémoire tampon les signaux de tension de s pixels provenant de la partie échantillonneur et blocage (44) pour transmettre les signaux de tension de pixels tamponnés à la pluralité de lignes de données de l'affichage à cristaux liquides. 4. Le dispositif de pilotage de données selon une quelconque des lo revendications 1 à 3, caractérisé en ce que chaque convertisseur numérique analogique (40) comprend une partie positive pour convertir les données de pixels en signaux de tension positifs, une partie négative pour convertir les données de pixels en signaux de tension négatifs et un multiplexeur pour sélectionner les sorties des parties positive et négative. 5. Le dispositif de pilotage de donnces selon une quelconque des revendications 1 à 4, caractérisé en ce que chaque multiplexcur comprend des premier à troisième dispositifs de commutation pour effectuer une répartition dans le temps d'au moins trois données de pixels pour transmettre les données de pixels réparties dans le temps à l'un des convertisseurs numériques-analogiques en réponse aux premier à troisième signaux de commande de commutation, respectivement, et chaque démultiplexeur comprend des quatrième à sixième dispositifs de commutation pour fournir sélectivement les signaux de tension de pixels provenant de la partie convertisseur numérique-analogique (40) à au moins trois lignes de sortie 2s en réponse aux premier à troisième signaux de commande de commutation, respectivement. 6. Le dispositif de pilotage de données selon une quelconque des revendications 1 à 5, caractérisé en ce que la partie échantillonneur et blocage (44) comprend au moins 2n échantillonneurs et blocages connectés à au moins 2n lignes de sortie de la partie démultiplexeur (42), chaque échantillonneur et blocage comprenant: des premier et second commutateurs d'échantillonnage connectés en parallèle à chaque ligne de sortie de la partie démultiplexeur (42); 3s des premier et second condensateurs pour charger les signaux de tension de pixels passant à travers les commutateurs d'échantillonnage et des premier second commutateurs de blocage pour bloquer les signaux de tension de pixcls chargés dans les premier et second condensateurs et décharger les R:\Brevets\19700\19769. doc - 19 juin 2002 -1 6/19 17 2834814 signaux de tension de pixcls bloqués dans les lignes de données de l'afficheur à cristaux liquides. 7. Le dispositif de pilotage de donnces selon la revendication 6, dans s lequel le premier commutateur d'échantillonnage pour échantillonner les signaux de tension de pixels devant êke chargés dans le premier condensateur et le second commutateur d'échantillonnage pour bloquer et décharger les signaux de tension de pixcls chargés dans le second condensateur sont pilotés en réponse à un premier signal de commande de commutation, et o le second commutateur d'échantillonnage pour échantillonner les signaux de tension de pixcls devant être chargés dans le second condensateur et le premier commutateur de blocage pour maintenir et décharger les signaux de tension de pixels chargés dans le premier condensateur sont pilotés en réponse à un second signal de commande de commatation ayant un état logique inversé par rapport au premier signal de commande de commutation. 8. Un procédé de pilotage de données pour un afficheur à cristaux liquides caractérisé en ce qu'il comprend: la répartition dans le temps des données de pixcls provenant d'une partie multiplexeur (38) pour appliquer les données de pixels réparties dans le temps; la conversion des données de pixels réparties dans le temps provenant de la partie multiplexeur (38) en une pluralité de signaux de tension de pixels; la fourniture sélective des signaux de tension de pixcls provenant d'une partie convertisseur numérique- analogique (40) à une pluralité de lignes de sortie de la 2s partie démultiplexcur (42); et l'échantillonnage et le blocage des signaux de tension de pixels provenant de la partie démultiplexeur (42) d'une partie échantillonneur et blocage (44) pour transmettre les signaux de tension de pixels échantillonnés et bloqués à une pluralité de lignes de donnces de l'affichage à cristaux liquides. 9. Le procédé de pilotage de donnces selon la revendication 8 caractérisé en ce qu'il comprend en outre: la génération séquentielle d'une pluralité de signaux d'échantillonnage; le verrouillage séquentiel d'au moins 2n données de pixels par une unité en 3s réponse à des signaux d'échantillonnage pour kansférer simultanément les données verrouillées à la partie multiplexeur (38); et RlBrevets\19700\19769doc- 19 juin2002 17/19 la mise en mémoire tampon des signaux de tension de pixels échantillonnés et bloqués pour transtérer les signaux de tension de pixels tamponnés à au moins 2n lignes de données de l'affichage à cristaux liquides. 10. Le procédé de pilotage de données selon la revendication 8 ou 9, caractérisé en ce que la répartition dans le temps des données de pixels comprend une répartition dans le temps d'au moins 2n données de pixels dans au moins trois zones en réponse aux premier à troisième signaux de commande de commutation et la fourniture sélective des signaux de tension de pixels comprend la fourniture o sélective des signaux de tension de pixcls à au mois trois lignes de sortie en réponse aux premier à troisième signaux de commande de commutation. 11. Le procédé de pilotage de données selon l'une quelconque des revendications 8 à 10, caractérisé en ce que la partie échantillonneur et blocage (44) possède au moins un échantillonneur et blocage comprenant des premier et second commutateurs d'échantillonnage, des premier et second condensateurs et des premier et second commutateurs de blocage. 12. Le procédé de pilotage de données selon la revendication 11, caractérisé en ce que l'échantillonnage et le blocage des signaux de tension de pixcls comprend l'autorisation pour un premier commatateur d'échantillonnage d'échantillonner les signaux de tension de pixels provenant de la partie démultiplexeur (42) et devant être chargés dans un premier condensateur dans une p ério de horizontale et, en méme temps, l' autorisation p our un second commutateur de blocage de décharger les signaux de tension de pixels au cours d'une période horizontale précédente chargés dans le second condensateur dans une ligne de données correspondante, et l'autorisation pour le second commutateur d'échantillonnage d'échantillonner les signaux de tension de pixels provenant de la partie démultiplexcur (42) et devant étre chargés dans un second condensateur et, en même temps, l'autorisation pour le premier commatateur de blocage de décharger les signaux de tension de pixcls au cours d'une période horizontale précédente chargés dans le premier condensateur vers une ligne de donnces correspondante.