FR 2839375 A1 20031107 FR 0305172 A 20030428 sur un mur (avec trou et crochet) ainsi qu' a bord dun avion ou d'un navire. L'invention concerne des dispositifs a circuit integre, et plus particulierement un dispositif a circuit integre ayant des modes de communication par bus eerie. Comme cela est bien connu, une carte a puce ou a memoire etablit une interface avec un lecteur qui lui est destine sur la base de la norme ISO ("International Standardization Organization") 7816 (appelee ci-apres norme ISO-7816). La carte a puce comporte huit bornes. En particulier, la carte a puce comporte une borne pour tension d'alimentation (VDD), une borne pour tension de masse (VSS), une borne de remise a l'etat initial (RST), une borne d'horloge (CLK), une borne d'entree/sortie (SIO), une borne a haute tension (VPP) et deux bornes reservees. La carte a puce en tent que dispositif a circuit integre a ete developpee pour pouvoir etre mise en uvre dans d'autres modes de communication par bus eerie, aussi bien que dans le mode de communication ISO-7816. Par exemple, le mode de communication par bus serie peut etre un mode de communication par bus serie universe! (appele ci-apres mode de communication USB). Dans le cas diune telle carte a puce, les bornes reservees seront utilisees pour transmettre les donnees dans le mode de communication USB. Par consequent, la carte a puce peut fonctionner dans le mode de communication ISO-7816 (appele ci-apres mode de communication ISO) ou dans le mode de communication USB pour etablir une interface avec un dispositif exterieur (par exemple un lecteur de carte a puce). Bien que la carte a puce supporte les deux modes de communication ISO et USB, la carte a puce doit fonctionner soit dans le mode de communication ISO, soit dans le mode de communication USB selon le mode de communication supporte par le dispositif exterieur. Ceci signifie que le mode de communication de la carte a puce classique doit etre etabli ou fixe pour l'un quelconque des modes de communication. Par consequent, la carte a puce ne peut pas uLiliser 1'un des modes de communicaLion ISO eL OSB. I1 esL proposA un disposiLit circuiL ioL disposiLif exL6rieur lui eGL connectA. Un disposiLif circuiL ioLAgrA selon une forme de rdalisaLion de 1'ivenLion possde des modes mulLiples de communicaLion eL comprend des premi@re eL seconde lignes de donnAes eL un circuiL dmeLLeur-rcepLeur coupld aux premi@re eL seconde lignes de donnes. Un circuiL de commande de Lension d@Lermine si un disposiLif exLArieur D esL coonecLd ou non au disposiLif circuiL intAgrd eL commande une Lension de la premi@re ligne de donnes en fonction du rAsulLat de la dAterminaLion. ans le cas o le dispositif extArieur est connectA au dispositif circuiL inLgr, le circuiL de commande de LenGion commande la Lension de la premi@re ligne de donndes afin d'amener le disposiLif exLdrieur ne paG reconnaiLre le diGposiLif circuiL inLAgrd pendanL un Lemps prdALermin. Selon un auLre aspecL de l'invenLion, le disposiLif circuiL inLAgr esL ALabli sur l'un quelconque des mode de commuoication selon le rAGulLaL de la dALerminaLion. Dans un auLre aspecL de l'invenLion, le circuiL de commande de Lension comande la Lension de la premire ligne de donnAes afin d'amener le diGpoGiLif exLrieur reconnaiLre le disposiLif circuiL inL6grd au bouL du LempG prdALermind aprAG que le disposiLif circuiL inLgr lui a L connecLA. Selon un auLre aGpecL de 1'invenLion, le circuiL de commande de Lension commande la LenGion de la premiAre ligne de donnAes afin qu'elle soiL infArieure une tension de rfArence prddLermine pendanL le Lemps prd6LerminA, afin que le dispositif exterieur ne reconnaisse pas le dispositif a circuit integre. Selon un autre aspect encore de l' invention, le circuit de commande de tension augmente la tension de la premiere ligne de tension au bout du temps predetermine afin d'amener le dispositif exterieur a reconnaltre le dispositif a circuit integre en tent que dispositif a basse ou haute vitesse. Selon un autre aspect de ['invention, le circuit de commande de tension commande une tension de la seconde ligne de donnees afin qutelle soit egale a celle de la premiere ligne de donnees pendant le temps predetermine, la tension de la seconde ligne de donnees etant determinee par le dispositif exterieur au bout du temps predetermine. Conformement a un autre aspect de l' invention, les modes de communication multiples comprennent un mode de communication ISO et un mode de communication non-ISO. Selon un autre aspect de ['invention, le dispositif a circuit integre comprend une car_e a puce ou a memoire supportant le mode de communication ISO et le mode de communication non-ISO, et le dispositif exterieur comprend un lecteur de carte a puce. L'invention sera decrite plus en detail en regard des dessins annexes a titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schema fonctionnel simplifie d'un dispositif a circuit integre selon une premiere forme de realisation de ['invention; la figure- 2 est un schema montrant un mode apprecie de realisation des circuits de rappel au potentiel haut montres sur la figure 1; la figure 3A est un diagramme montrant une variation de la tension des lignes de donnees lorsque le dispositif a circuit integre est connecte electriquement a un dispositif exterieur; la figure 3B est un diagramme montrant une variation de la tension des lignes de donnees loreque le dispositif a circuit integre niest pas connecte electriquement a un dispositif exterieur; la figure 4 est un schema fonctionnel simplifie d'un dispositif a circuit integre selon une seconde forme de realisation de ['invention; les figures 5A et 5B vent des schemes montrant des formes appreciees de realisation du circuit de rappel au potentiel haut montre sur la figure 4; la figure 6 est un schema fonctionnel simplifie d'une carte a puce constituent un exemple du dispositif a circuit integre selon la premiere forme de realisation de l' invention; la figure 7 est un organigramme montrant le fonctionnement de la carte a puce representee sur la figure 6 et les figures 8A et 8B vent des schemes fonctionnels simplifies d'une carte a puce constituent un exemple du dispositif a circuit integre selon la seconde forme de realisation de l 'invention. La figure 1 est un schema fonctionnel simplifie d'un dispositif 100 a circuit integre selon une premiere forme de realisation de ['invention. En reference a la figure 1, le dispositif 100 a circuit integre est un dispositif esclave et communique avec un dispositif maltre 200 sur la base de l'un quelconque de multiples modes de communication. A ce moment, les multiples modes de communication comprennent un mode de communication ISO et un mode de communication non ISO. Dans cette forme de realisation, le mode de communication non-ISO comprend un mode de communication USB. I1 apparalt par ailleurs que le mode de communication non-ISO peut comprendre d'autres modes de communication. Le dispositif 100 a circuit integre comporte des lignes de donnees (ou bornes de donnees) D+ et D- pour ['emission/ reception de donnees vers le dispositif maltre 200 et a partir de celui-ci. Un emetteur/recepteur esclave 110 pour la reception et ['emission des donnees par l'intermediaire des lignes de donnees D+ et Dest connecte aux lignes de donnees D+ et D-. De plus, des premier et second circuits 120 et de rappel au potentiel haut vent connectes aux lignes de donnees D+ et D-, respectivement. Un circuit de commande est connecte aux lignes de donnees D+ et D-. Le circuit de commande 140 detecte si des tensions des lignes de donnees D+ et D- sont inferieures ou non a une tension de reference predeterminee (par exemple 1 V). Le circuit de commande 140 commande les premier et second circuits 120 et de rappel au potentiel haut en fonction du resultat de la detection. On donnera ci-dessous une explication S detaillee du circuit de commande 140. Le dispositif maltre comprend un emetteur-recepteur maltre 210 connecte aux lignes de donnees D+ et D-. Des resistances Rpd de rappel au potentiel teas vent connectees aux lignes de donnees D+ et D- du dispositif maltre 200, respectivement. Lorsque le dispositif 100 a circuit integre selon ['invention est connecte electriquement au dispositif maltre 200, ce dernier applique une tension d'alimentation au dispositif 100 a circuit integre et commande ce dernier. Pour commander le dispositif 100 a circuit integre en tent 2s que dispositif esclave, le dispositif maltre 200 detecte si le dispositif esclave 100 lui est connecte ou non, puis communique avec le dispositif esclave 100 selon le resultat de la detection. Le dispositif maltre 200 reconnalt si le dispositif esclave 100 est connecte ou non au dispositif maltre 200 en reponse aux tensions des lignes de donnees D+ et D-. En commandant les tensions des lignes de donnees D+ et D-, le dispositif esclave 100 selon l' invention peut amener le dispositif maltre 200 a reconnaitre ou ne pas reconnaltre le dispositif esclave 100 lui-meme. On en donnera ci-dessous une explication detaillee. Dans cette forme de realisation de l' invention, le dispositif 100 a circuit integre est un dispositif a bus serie universe! (appele ci-apres "dispositif USB") et le dispositif maltre 200 est un nud de bus serie universe! (appele ci-apres "nud USB"). Le dispositif USB est egalement appele "fonction". Lorsque le nud USB 200 est connecte au dispositif USB 100, le circuit de commande 140 montre sur la figure 1 commande les premier et second circuits 120 et 130 de rappel au potentiel haut afin que le nud USB 200 ne puisse pas reconnaltre l'etat de connexion du dispositif USB 100. Par exemple, le circuit de commande 140 commande les premier et second circuits 120 et 130 de rappel au potentiel haut afin qu'ils aient la meme resistance loreque le nud USB 200 est connecte au dispositif USB 100. En d'autres termes, meme lorsque le nud USB 200 est connecte au dispositif USB 100, les lignes de donnees D+ et D conservent la meme tension. Apres qutun temps predetermine stest ecoule et a partir d'un instant ou le nud USB 200 est connecte au dispositif USB 100, le circuit de commande commande les premier et second circuits 120 et 130 de rappel au potentiel haut afin d'amener le nud USB 200 a reconnaltre ltetat de connexion du dispositif USB 100. Par exemple, le circuit de commande 140 modifie la resistance de l'un des premier 120 et second 130 circuits de rappel au potentiel haut et, simultanement, isole electriquement l'autre circuit 130 ou 120 de rappel au potentiel haut de la ligne de donnees correspondante. Dans le dispositif a circuit integre selon ['invention, les premier et second circuits 120 et 130 de rappel au potentiel haut et le circuit de commande 140 constituent un circuit de commande de tension. Loreque le dispositif USB 100 est connecte au nud USB 200, le circuit de commande de tension commande les tensions de lignes de donnees D+ et D- afin que le nud USB 200 ne puisse pas reconnaltre le dispositif USB 100 pendant un temps predetermine. La figure 2 est un schema montrant une forme appreciee de realisation du circuit 120 et 130 de rappel au potentiel haut selon ['invention. En reference a la figure 2, le premier circuit 120 de rappel au potentiel haut comprend deux resistances Rpul et Rpu2 de rappel au potentiel haut et un transistor MP10 de type PMOS. La resistance Rpul de rappel au potentiel haut est connectee entre une tension d'alimentation et la ligne de donnees D+. La resistance Rpu2 de rappel au potentiel haut est connectee entre la tension d'alimentation et une source du transistor MP10 de type PMOS. Ce transistor MP10 comporte un drain couple a la ligne de donnees D+ et une grille connectee a un signal de commande CNTLB. Le circuit 130 de rappel au potentiel haut comprend une resistance Rpu3 de rappel au potentiel haut et un transistor MP12 de structure PMOS. Une borne de la resistance Rpu3 de rappel au potentiel haut est connectee a la tension d'alimentation. Le transistor MP12 de structure PMOS est connecte entre l'autre borne de la resistance Rpu3 et la ligne de donnees D-. Le transistor MP12 est debloque/bloque en reponse a un signal de commande CNTL. A ce moment, les resistances Rpul et Rpu3 de rappel au potentiel haut ont la meme valeur et la resistance Rpu2 de rappel au potentiel haut a une valeur inferieure a celle des resistances Rpul et Rpu3. Par exemple, les resistances Rpul et Rpu3 de rappel au potentiel haut ont une valeur de 150 kQ, respectivement, et la resistance Rpu2 de rappel au potentiel haut a une valeur de 1,5 kQ. Les signaux de commande CNTL et CNTLB vent des signes complementaires et vent generes par le circuit de commande 140 montre sur la figure 1. Dans l'etat sous tension ou lorsque le dispositif USB 100 est connecte au nud USB 200, le circuit de commande 140 genere le signal de commande CNTL d'un niveau teas et le signal de commande CNTLB d'un niveau haut. Par consequent, le transistor MP10 de structure PMOS du premier circuit 120 de rappel au potentiel haut est bloque et le transistor MP12 de structure PMOS du second circuit 130 de rappel au potentiel haut est rendu conducteur. On decrira en detail ci-dessous le fonctionnement du dispositif a circuit integre selon ['invention, en reference aux figures 1 et 2. Premierement, lorsque le dispositif USB 100 n'est pas connecte electriquement au nud USB 200 ou loreque l'alimentation en energie est coupee, la tension d'alimentation n'est pas appliquee au dispositif USB 100. Alors, dans le cas ou le dispositif USB est connecte electriquement au nud USB 200 et le nud USB 200 applique la tension d'alimentation au dispositif USB 100, le circuit de commande 140 genere le signal de commande CNTL de niveau teas et le signal de commande CNTLB de niveau haut en reponse a ['application de la tension d'alimentation. Alors que le transistor MP10 de structure PMOS du premier circuit 120 de rappel au potentiel haut est bloque en reponse au signal de commande CNTLB de niveau haut, le transistor MP12 de structure PMOS du second circuit 130 de rappel au potentiel haut est rendu conducteur en reponse au signal de commande CNTL de niveau teas. Par consequent, les resistances Rpul et Rpu3 de rappel au potentiel haut, qui ont la meme valeur, vent connectees respectivement aux lignes de donnees D+ et D-. Loreque les resistances Rpul et Rpu3 ayant la meme valeur vent connectees aux lignes de donnees D+ et D-, respectivement, le nud USB 200 ne reconnalt pas que le dispositif USB 100 lui est connecte. Pour amener le nud USB 200 a reconnaltre la connexion du dispositif USB, comme cela est bien connu, on doit augmenter la tension de l'une des lignes de donnees D+ et D-. Par exemple, si le dispositif USB 100 est un dispositif USB rapide, on augment e la tension de la ligne de donnees D+ avec la connexion du dispositif USB 100 au nud USB 200. Avec l'accroissement de la tension de la ligne de donnees D+, le nud USB 200 reconnalt que le dispositif USB 100 est le dispositif USB rapide. Par ailleurs, si le dispositif USB est un dispositif USB lent, la tension de la ligne de s donnees D- est augmentee. Avec l'accroissement de la tension de la ligne de donnees D-, le nud USB 200 reconnalt que le dispositif USB 100 est un dispositif USB lent. Comme represente sur la figure 1, les lignes de donnees D+ et D- du nud USB 200 appliquant la tension d'alimentation vent connectees a la tension de masse par l'intermediaire des resistances Rpd de rappel au potentiel teas ayant une valeur d' environ 15 kQ. Les resistances Rpul et Rpu3 de rappel au potentiel haut ayant des valeurs elevees vent connectees aux lignes de donnees D+ et D-. Par consequent, les tensions des lignes de donnees D+ et D- ne vent pratiquement pas modifiees (voir la figure 3A). Par exemple, dans le cas de la tension d'alimentation de 3,3 V, les resistances Rpul et Rpu3 de rappel au potentiel haut de 150 kQ et des resistances Rpd de rappel au potentiel teas de 15 kQ, les lignes de donnees D+ et D- ont la tension d' environ 0, 3 V, respectivement. Le circuit de commande 140 detecte si les tensions des lignes de donnees D+ et D- sont ou non inferieures a une tension de reference predeterminee (par exemple 1 V). S'il en est ainsi, la resistance du premier circuit 120 de rappel au potentiel haut est modifiee et, simultanement, le second circuit 130 de rappel au potentiel haut est isole electriquement de la ligne de donnees correspondante. On en donnera une explication detaillee ci-dessous. Si les tensions des lignes de donnees D+ et D- sont inferieures a la tension de reference predeterminee (par exemple 1 V) , le circuit de commande 140 genere le signal de commande CNTLB de niveau teas et le signal de commande CNTL de niveau haut. Le transistor MP10 de type PMOS du premier circuit 120 de rappel au potentiel haut est rendu conducteur en reponse au signal de commande CNTLB de niveau teas. En consequence, les resistances Rpul et Rpu2 de rappel au potentiel haut vent connectees simultanement a la ligne de donnees D+. A ce moment, le total des valeurs des resistances Rpul et Rpu2 de rappel au potentiel haut est d'environ 1,5 kQ et la tension de la ligne de donnees D+ est augmentee en comparaison avec la tension precedente. Simultanement, le transistor MP12 de structure PMOS du second circuit 130 de rappel au potentiel haut est bloque en reponse au signal de commande CNTL de niveau haut. Il en resulte que le second circuit 130 de rappel au potentiel haut est isole electriquement de la ligne de donnees D-. A ce moment, la tension de la ligne de donnees D- est determinee par un nud USB 200. Le nud USB 200 detecte lS alors la variation de la tension de la ligne de donnees D+ et reconnalt le dispositif USB 100 en tent que dispositif USB rapide. Comme montre sur la figure 3B, dans le cas ou les tensions des lignes de donnees D+ et D- sont superieures a la tension de reference, le dispositif USB 100 fonctionne dans un mode de communication non-USB (par exemple un mode de communication ISO). En d'autres termes, bien que la tension d'alimentation soit appliquee au dispositif USB , le dispositif USB 100 reconnalt que le dispositif USB 2s 100 lui-meme nest pas connecte au nud USB 200, et fonctionne dans d'autres modes de communication (par exemple, un mode de communication ISO). Ensuite, le dispositif a circuit integre 100 fonctionne sur la base d'un mode de communication selectionne. Conformement au dispositif a circuit integre de ['invention, dans le cas ou le dispositif a circuit integre est le dispositif USB lent, le premier circuit 120 de rappel au potentiel haut est applique a la ligne de donnees D- et le second circuit 130 de rappel au potentiel haut est connecte a la ligne de donnees D+. Hormis ceci, le dispositif 100 a circuit integre fonctionne selon le meme procede que le dispositif USB rapide. On ne donnera done pas d' explication concernant le dispositif USB lent. La figure 4 est un schema fonctionnel simplifie d'un dispositif a circuit integre selon une seconde forme de realisation de ['invention, et les figures 5A et 5B vent des schemes de formes appreciees de realisation du circuit de rappel au potentiel haut represente sur la figure 4. La seconde forme de realisation de l' invention est identique a la premiere forme de realisation decrite ci-dessus, sauf que le second circuit 130 de rappel au potentiel haut est elimine. Dans le cas ou un dispositif USB 100 constituent un dispositif esclave est un dispositif USB rapide, un circuit 120 de rappel au potentiel haut et un circuit de commande 140a vent connectes a une ligne de donnees D+. Comme montre sur la figure 5A, le circuit 120 de rappel au potentiel haut comprend deux resistances Rpul et Rpu2 de rappel au potentiel haut et un transistor MP10 de structure PMOS. Par contre, comme montre sur la figure 5B, dans le cas ou le dispositif USB 100 en tent que dispositif esclave est un dispositif USB lent, le circuit 120 de rappel au potentiel haut et le circuit de commande 140a vent connectes a une ligne de donnees D-. Le fonctionnement du dispositif a circuit integre selon la seconde forme de realisation de l' invention est similaire a celui de la premiere forme de realisation decrite ci-dessus et sa description detaillee ne sera done pas reprise. Il apparalt comme evident aux specialistes de la technique que le dispositif a circuit integre 100 de la seconde forme de realisation permet d'obtenir les memes avantages que celui de la premiere forme de realisation. La figure 6 est un schema fonctionnel simplifie d'une carte a puce ou a memoire 300 constituent un exemple du dispositif a circuit integre selon la premiere forme de realisation de l' invention. En reference a la figure 6, la carte a puce 300 possede des modes de communication multiples. Par exemple, la carte a puce 300 comprend un mode de communication ISO et un mode de communication non ISO. Le mode de communication non-ISO comprend un mode de communication USB en tent que mode de communication par bus eerie. La carte a puce 300 comporte sept bornes, par exemple une borne VDD 301, une borne VSS 302, une borne I/O 303, une borne RST 304, une borne CLK 305, des bornes de donnees D+ et D- 306 et 307, et une borne reservee (non representee). De plus, la carte a puce 300 comprend une unite centrale de traitement CPU 310, une memoire morte ROM 320, une memoire vive RAM 330, une memoire remanente NVM 340, un cryptoprocesseur 350, et un bloc 360 d' entree/sortie I/O serie et de registre. La carte a puce 300 rec,oit une tension d'alimentation et une tension de masse, qui vent fournies depuis un dispositif exterieur (par exemple un lecteur de carte a puce), et fonctionne en synchronisme avec le signal d' horloge CLK. L' unite CPU 310 commande ['ensemble du fonctionnement de la carte a puce 300, et la memoire ROM 320 et la memoire NVM 340 vent des dispositifs a memoire remanente et stockent divers programmes pour le fonctionnement de la carte a puce 300. Dans le mode de communication ISO, lt entree/sortie des donnee s'effectue par l'intermediaire du bloc 360 de commande d' entree/sortie serie et de registre sur la base de la commande de ['unite CPU 310. 2s Comme montre sur la figure 6, la carte a puce 300 comporte en outre un noyau USB 370, un emetteur-recepteur USB 380, des premier et second circuits 390 et 400 de rappel au potentiel haut, un circuit detecteur 410, un registre de drapeau 420, un registre de commande 430 et un inverseur INV10. L'emetteur-recepteur USB 380 est connecte entre les bornes de donnees D+ et D- et assure ['entree/la sortie des donnees depuis/vers l'exterieur de la carte a puce 300 conformement a une commande par le noyau USB 370. Les premier et second circuits 390 et 400 de rappel au potentiel haut vent connectes aux lignes de donnees D+ et D-, respectivement. Le premier circuit 390 de rappel au potentiel haut comprend deux resistances Rpu10 et Rpu20 de rappel au potentiel haut et un transistor MP20 de structure PMOS. La resistance Rpu10 de rappel au potentiel haut est connectee entre la tension d'alimentation et une source du transistor MP20. La resistance RpU20 de rappel au potentiel haut est connectee entre la tension d'alimentation et la ligne de donnees D+. Le transistor MP20 de structure PMOS comporte un drain couple a la ligne de donnees D+ et une grille couplee a un signal de commande CNTLB. Le second circuit 400 de rappel au potentiel haut comporte une resistance Rpu30 de rappel au potentiel haut et un transistor MP30 de structure PMOS. Une borne de la resistance Rpu30 de rappel au potentiel haut est connectee a la tension d'alimentation. Le transistor MP30 est connecte entre l'autre borne de la resistance Rpu30 de rappel au potentiel haut et la ligne de donnees D- et est mis en conduction/bloque en reponse a un signal de commande CNTL. Le circuit detecteur 410 est connecte aux lignes de donnees D+ et D- ou aux bornes de lignes de donnees 306 et 307. Le circuit detecteur 410 detecte si les tensions de lignes de donnees D+ et D- sont inferieures ou non a une tension de reference. Le circuit detecteur 410 genere des 2s premier et second signaux de detection DET1 et DET2 en tent que resultat de la detection. Le registre de drapeau 420 est une donnee qui represente si la carte a puce 300 est connectee ou non a un dispositif exterieur et stocke les premier et second signaux de detection DET1 et DET2. L'unite CPU 310 lit la donnee stockee dans le registre de drapeau 420 et genere une donnee de commande qui represente si le dispositif exterieur en tent que nud USB est connecte ou non aux lignes de donnees D+ et D-. La donnee de commande est stockee dans le registre de commande 430. Le registre de commande 430 genere le signal de commande CNTL d'un niveau teas ou d'un niveau haut en reponse a la donnee de commande generee par ['unite CPU 310. Le registre de commande 430 genere un signal de commande DIS en reponse a la donnee de commande et le circuit detecteur 410 est invalide en reponse au signal de commande DIS. La figure 7 est un organigramme expliquant le fonctionnement de la carte a puce presente sur la figure 6. On decrira en detail ci-dessous, en reference aux figures 6 et 7, le fonctionnement de la carte a puce selon l' invention. Dans une etape S100, si un dispositif exterieur (par exemple un lecteur de carte a puce) n'est pas connecte electriquement a la carte a puce 300, la tension d'alimentation n'est pas appliquee a la carte a puce 300. Si la carte a puce 300 est connectee electriquement au lecteur de carte a puce constituent le dispositif exterieur, la tension d'alimentation est appliquee a la carte a puce 300. Dans etape S110, comme decrit plus haut, le registre de commande 430 est initialise conformement a ['application de la tension d'alimentation, et le signal de commande CNTLB de niveau haut et le signal de commande CNTL de niveau teas vent ainsi appliques au transistor MP20 de structure PMOS et au transistor MP30 de structure PMOS, respectivement. En consequence, les circuits de rappel au potentiel haut, ayant la meme resistance (plus particulierement, les resistances Rpu10 et Rpu30 de rappel au potentiel haut) vent connectes aux lignes de donnees D+ et D-, respectivement. Tandis que les resistances Rpu10 et Rpu30 de rappel au potentiel haut, ayant la meme valeur, vent connectees aux lignes de donnees D+ et D-, le lecteur de carte a puce constituent le nud USB ne reconnalt pas que la carte a puce 300, constituent le dispositif USB, lui est connectee. Comme decrit precedemment, pour amener le lecteur de carte a puce a reconnaltre la connexion de la carte a puce, on doit augmenter la tension de l'une des lignes de donnees D+ et D-. Des lignes de donnees USB (non representees) du lecteur de carte a puce quittant la tension d'alimentation vent connectees a la tension de masse par l'intermediaire des resistances de rappel au potentiel teas (voir la figure 1) dont la valeur est d' environ 15 kQ. Par consequent, meme lorsque les resistances Rpu10 et Rpu30 de rappel au potentiel haut vent connectees aux lignes de donnees D+ et D- de la carte a puce 300, respectivement, les tensions des lignes de donnees D+ et D- ne vent pratiquement pas modifiees (voir la figure 3A). Dans une etape S120, le circuit detecteur 410 detecte si les tensions des lignes de donnees D+ et D- sont ou non inferieures a la tension de reference predeterminee (par exemple 1 V). Dans une etape S130, s'il en est ainsi, la resistance du premier circuit 390 de rappel au potentiel haut est modifiee, et, simultanement, le second circuit 400 de rappel au potentiel haut est isole electriquement de la ligne de donnees correspondante. On en donnera une explication plus detaillee ci-dessous. Si les tensions des lignes de donnees D+ et D sont inferieures a la tension de reference predeterminee (par exemple 1 V), le registre dedrapeau 420 recoit les signaux de detection DET1 et DET2 en tent que donnees indiquant que le dispositif exterieur est connecte a la 2s carte a puce 300. L'unite CPU 310 lit alors la donnee, qui est stockee dans le registre de drapeau 420, conformement a un programme predetermine stocke dans la memoire ROM 320, et genere la donnee de commande qui represente le dispositif exterieur en tent que dispositif USB est connecte ou non aux lignes de donnees D+ et D-. La donnee de commande est stockee dans le registre de commande 430. Le registre de commande 430 genere le signal de commande CNTL en reponse a la donnee de commande generee par ['unite CPU 310. Par exemple, lorsque la donnee de commande indique que le dispositif exterieur est connecte aux lignes de donnees D+ et D-, le registre de commande 430 genere le signal de commande CNTL de niveau haut. Le transistor MP20 de structure PMOS du premier circuit 390 de rappel au potentiel haut est rendu conducteur en reponse au signal de commande CNTLB de niveau teas. Il en results que les resistances RpulO et Rpu20 de rappel au potentiel haut vent connecters simultanement a la ligne de donnees D+. A ce moment, le total des valeurs des resistances RpulO et Rpu20 de rappel au potentiel haut est lo d' environ 1,5 kQ et la tension de la ligne de donnees D+ est augmentee en comparaison avec la tension precedente. Simultanement, le transistor MP30 de structure PMOS du second circuit 400 de rappel de potentiel haut est bloque en reponse au signal de commande CNTL de niveau haut. Il en resulte que le second circuit 400 de rappel au potentiel haut est isole electriquement de la ligne de donnees D-. A ce moment, la tension de la ligne de donnees D- est determinee par le dispositif exterieur. Par consequent, comme decrit precedemment, si les tensions des lignes de donnees D+ et D- sont inferieures a la tension predeterminee (par exemple 1 V), la resistance du premier circuit 390 de rappel au potentiel haut est modifiee, et, simultanement, le second circuit 400 de rappel au potentiel haut est isole electriquement de la ligne de donnees correspondante. Ensuite, dans une etape S140, le dispositif exterieur en tent que nud USB reconnalt la carte a puce 300 en tent que dispositif USB rapide en detectant la variation de tension de la ligne de donnees D+. Dans une etape S150, si les tensions de lignes de donnees D+ et D sont superieures a la tension de reference, la carte a puce 300 fonctionne dans le mode de communication non-USB (par exemple le mode de communication ISO). En d'autres termes, bien que la tension d'alimentation soit appliquee a la carte a puce 300, la carte a puce 300 reconnalt qu'elle ne fonctionne pas dans le mode de communication USB, et fonctionne dans d'autres modes de communication (par exemple le mode de communication ISO). La carte a puce 300 fonctionnera alors sur la base d'un mode de communication selectionne. s Les figures 8A et 8B vent des schemes fonctionnels simplifies d'une carte a puce constituent un exemple d'un dispositif a circuit integre selon une seconde forme de realisation de ['invention. En reference a la figure 8A, la carte a puce 300' est identique a la carte a puce 300 montree sur la figure 6, sauf que le second circuit 400 de rappel au potentiel haut est elimine. On nten donnera done pas une description detaillee. Comme on peut le voir sur la figure 8A, dans le cas ou la carte a puce 300' constituent le dispositif esclave est le dispositif USB rapide, le circuit 390 de rappel au potentiel haut et le circuit detecteur 410 vent connectes a la ligne de donnees D+. Par contre, comme montre sur la figure 8B, dans le cas ou la carte a puce 300' constituent le dispositif esclave est le dispositif USB lent, le circuit 390 de rappel au potentiel haut et le circuit detecteur 410 vent connectes a la ligne de donnees D-. Comme decrit precedemment, lorsque le dispositif esclave est connecte au dispositif maltre, le dispositif esclave reconnalt le dispositif maltre et effectue alors 2s une operation necessaire (par exemple une operation d'etablissement du mode de communication). Le dispositif maitre reconnalt ensuite le dispositif esclave. Dans le cas ou le dispositif esclave supporte de multiples modes de communication, le dispositif a circuit integre qui est le dispositif esclave selon la presente invention n'est pas etabli ou fixe sur un mode de communication specifique. Pour ces raisons, d'autres modes de communication peuvent egalement etre utilises dans le dispositif a circuit integre. Par exemple, dans le cas ou le dispositif a 3s circuit integre est une carte a puce qui supporte le mode de communication ISO et le mode de communication uss' la carte a puce peut etre utilisee dans un lecteur de carte supportant le mode de communication ISO, dans un lecteur de carte supportant le mode de communication USB et dans un lecteur de carte supportant les deux modes de communication ISO et USB. IT va de sol que de nombreuses modifications peuvent etre apportees au dispositif et aux procedes decrits et representes sans sortir du cadre de ['invention. REVENDICATIONS 1. Dispositif a circuit integre ayant de multiples modes de communication, caracterise en ce qu'il comporte: plusieurs lignes de donnees D+, D-; un circuit emetteur-recepteur (110) couple aux lignes de donnees; et un moyen (140) pour determiner si le dispositif a circuit integre est connecte ou non a un dispositif exterieur (200) en reponse a un signal sur au moins une ligne de donnees dans un etat sous tension; le dispositif a circuit integre etant etabli dans l'un quelconque des modes de communication dans un temps predetermine en fonction du resultat de la determination. 2. Dispositif a circuit integre selon la revendication 1, caracterise en ce que les modes de communication comprennent un mode de communication ISO et un mode de communication non-ISO. 3. Dispositif a circuit integre selon la revendication 2, caracterise en ce qu'il comprend une carte a puce ou a memoire (300) supportant le mode de communication ISO et le mode de communication non-ISO. 4. Dispositif a circuit integre selon la revendication 3, caracterise en ce que le dispositif exterieur reconnalt un etat de connexion du dispositif a circuit integre au bout du temps predetermine apres que le dispositif a circuit integre lui a ete connecte. 5. Dispositif a circuit integre selon la revendication 1, caracterise en ce que le moyen est invalide apres ltetablissement du mode de communication predetermine. 6. Dispositif a circuit integre ayant de multiples modes de communication, caracterise en ce qu'il comporte: des premiere et seconde lignes de donnees D+, D-; un circuit emetteurrecepteur (110) couple aux premiere et seconde lignes de donnees; et un circuit (140) de commande de tension pour determiner si un dispositif exterieur (200)est connecte ou non au dispositif a circuit integre et pour commander une tension de la premiere ligne de donnees en fonction du resultat de la determination, le circuit de commande de tension commandant la tension de la premiere ligne de donnees afin d'amener le dispositif exterieur a ne pas reconnaltre le dispositif a circuit integre pendant un temps predetermine loreque le dispositif exterieur est connecte au dispositif a circuit integre. 7. Dispositif a circuit integre selon la revendication 6, caracterise en ce qu'il est etabli dans l'un quelconque des modes de communication en fonction du resultat de la determination. 8. Dispositif a circuit integre selon la revendication 6, caracterise en ce que le circuit de commande de tension commande la tension de la premiere ligne de donnees afin d'amener le dispositif exterieur a reconnaltre le dispositif a circuit integre au bout du temps predetermine apres que le dispositif a circuit integre lui a ete connecte. 9. Dispositif a circuit integre selon la revendication 6, caracterise en ce que le circuit de commande de tension commande la tension de la premiere ligne de donnees afin qu'elle soit inferieure a une tension de reference predeterminee pendant le temps predetermine, de maniere que le dispositif exterieur ne reconnaisse pas le dispositif a circuit integre. 10. Dispositif a circuit integre selon la revendication 6, caracterise en ce que le circuit de commande de tension augmente la tension de la premiere ligne de donnees au bout du temps predetermine afin d'amener le dispositif exterieur a reconnaltre le dispositif a circuit integre en tent que dispositif lent ou rapide. 11. Dispositif a circuit integre selon la revendication 6, caracterise en ce que le circuit de commande de tension commande la tension de la seconde ligne de donnees afin qu'elle soit egale a celle de la premiere ligne de donnees pendant le temps predetermine, la tension de la seconde ligne de donnees etant determinee par le dispositif exterieur apres le temps predetermine. lo 12. Dispositif a circuit integre selon la revendication 6, caracterise en ce que les modes de communication multiples comprennent un mode de communication ISO et un mode de communication non-ISO. 13. Dispositif a circuit integre selon la revendication 12, caracterise en ce qu'il comprend une carte a puce (300) supportant le mode de communication ISO et le mode de communication non-ISO, et le dispositif exterieur comprend un lecteur de carte a puce. 14. Dispositif a circuit integre ayant de multiples modes de communication, caracterise en ce qu'il comporte: des premiere et seconde lignes de donnees D+, D-; un circuit emetteur-recepteur (380) couple aux premiere et seconde lignes de donnees; un premier circuit (390) de rappel au potentiel haut couple a la premiere ligne de donnees; un second circuit (400) de rappel au potentiel haut couple a la seconde ligne de donnees; et un circuit de commande qui, en reponse aux tensions des premiere et seconde lignes de donnees, est destine a detecter si un dispositif exterieur (200) est ou non connecte electriquement au dispositif a circuit integre, le circuit de commande commandant les premier et second circuits de rappel au potentiel haut afin damener le dispositif exterieur a ne pas reconnaltre le dispositif a circuit integre pendant un temps predetermine loreque le dispositif exterieur est connecte au dispositif a circuit integre. 15. Dispositif a circuit integre selon la revendication 14, caracterise en ce qu'il est etabli dans s l'un quelconque des modes de communication dans le temps predetermine conformement au resultat de la detection. 16. Dispositif a circuit integre selon la revendication 14, caracterise en ce que le circuit de commande commande les premier et second circuits de rappel au potentiel haut afin d'amener le dispositif exterieur a reconnaltre le dispositif a circuit integre au bout du temps predetermine apres que le dispositif exterieur a ete connecte electriquement au dispositif a circuit integre. 17. Dispositif a circuit integre selon la revendication 16, caracterise en ce que le circuit de commande fait varier une resistance du premier circuit de rappel au potentiel haut au bout du temps predetermine, et simultanement, isole electriquement le second circuit de rappel au potentiel haut de la seconde ligne de donnees. 18. Dispositif a circuit integre selon la revendication 17, caracterise en ce que la resistance du premier circuit de rappel au potentiel haut est modifiee a 1,5 kQ au bout du temps predetermine afin d'amener le dispositif exterieur a reconnaltre le dispositif a circuit integre. 19. Dispositif a circuit integre selon la revendication 14, caracterise en ce que les premier et second circuits de rappel au potentiel haut ont la meme resistance pendant le temps predetermine. 20. Dispositif a circuit integre selon la revendication 14, caracterise en ce qu'il comprend une carte a puce supportant un mode de communication ISO et un mode de communication non-ISO, et le dispositif exterieur comprend un lecteur de carte a puce. 21. Dispositif a circuit integre, caracterise en ce qu'il comporte: une borne (301) de tension d'alimentation; une borne ( 302) de tension de masse; des premiere et seconde bornes (306, 307) de donnees; un premier circuit (392) de rappel au potentiel haut couple a la premiere borne de donnees; un circuit detecteur (410) destine a detecter si une tension de la premiere borne de donnees est ou non inferieure a une tension de reference predeterminee, et a generer un signal de detection en tent que resultat de la detection; un registre (420) de drapeau destine a stocker le signal de detection en tent que donnee qui represente si un dispositif exterieur (200) est ou non connecte electriquement au dispositif a circuit integre; et un circuit de commande destine a commander le premier circuit de rappel de potentiel haut en reponse a la donnee stockee dans le registre de drapeau; le circuit de commande commandant le premier circuit de rappel de potentiel haut pendant un temps predetermine afin d'amener le dispositif exterieur a reconnaltre la connexion du dispositif a circuit integre loreque le dispositif exterieur est connecte electriquement au dispositif a circuit integre. 22. Dispositif a circuit integre selon la revendication 21, caracterise en ce qu'il comporte en outre un second circuit (400) de rappel au potentiel haut qui est couple a la seconde ligne de donnees. 23. Dispositif a circuit integre selon la revendication 22, caracterise en ce que le circuit de commande connecte electriquement le second circuit de rappel au potentiel haut a la seconde ligne de donnees pendant le temps predetermine. 24. Dispositif a circuit integre selon la revendication 22, caracterise en ce que le circuit de commande isole electriquement le second circuit de rappel au potentiel haut de la seconde ligne de donnees au bout du temps predetermine. 25. Dispositif a circuit integre selon la revendication 22, caracterise en ce que le circuit de commande comprend une unite centrale de traitement (CPU) (310) destinee a recevoir la donnee stockee dans le registre a drapeau et a generer une donnee de commande indiquant si le dispositif exterieur est ou non connecte electriquement au dispositif a circuit integre, et un lo registre de commande (360) destine a commander les premier et second circuits de rappel au potentiel haut en reponse a la donnee de commande transmise depuis ['unite centrale de traitement. 26. Dispositif a circuit integre selon la revendication 25, caracterise en ce que le registre de commande invalide le circuit detecteur au bout du temps predetermine. 27. Dispositif a circuit integre selon la revendication 22, caracterise en ce que les premier et second circuits de rappel au potentiel haut ont la meme resistance pendant le temps predetermine, afin que le dispositif exterieur ne reconnaisse pas le dispositif a circuit integre. 28. Dispositif a circuit integre selon la revendication 21, caracterise en ce que la resistance du premier circuit de rappel au potentiel haut est modifiee a 1,5 kQ au bout du temps predetermine afin d'amener le dispositif exterieur a reconnaltre le dispositif a circuit integre. 29. Dispositif a circuit integre selon la revendication 21, caracterise en ce que le dispositif exterieur ne reconnalt pas l'etat de connexion du dispositif a circuit integre pendant le temps predetermine. 30. Dispositif a circuit integre selon la revendication 21, caracterise en ce qu'il comprend une carte a puce supportant un mode de communication ISO et un mode de communication non-ISO, et le dispositif exterieur comprend un lecteur de carte a puce. 31. Dispositif a circuit integre selon la revendication 30, caracterise en ce qutil fonctionne dans le mode de communication ISO loreque le dispositif exterieur n'est pas connecte electriquement a ce dispositif a circuit integre. 32. Procede pour faire fonctionner un dispositif (100) a circuit integre qui possede de multiples modes de communication et communique avec un dispositif exterieur (200) dans l'un quelconque de multiples modes de communication, le procede etant caracterise par les etapes qui consistent a determiner si le dispositif a circuit integre est ou non connecte electriquement au dispositif exterieur; lorsque le dispositif a circuit integre est connecte electriquement au dispositif exterieur, a selectionner l'un quelconque des multiples modes de communication; et a indiquer au dispositif exterieur que le dispositif a circuit integre est connecte electriquement a ce dispositif exterieur. 33. Procede selon la revendication 32, caracterise en ce que le dispositif a circuit integre comprend une carte a puce et le dispositif exterieur comprend un lecteur de carte a puce. 34. Procede selon la revendication 32, caracterise en ce que l'etape pour determiner si le dispositif a circuit integre est ou non connecte electriquement au dispositif exterieur est executee en utilisant des tensions de bornes (306, 307) de donnees du dispositif a circuit integre. 35. Procede selon la revendication 32, caracterise en ce que, pendant l'etape de selection de l'un quelconque des multiples modes de communication, le dispositif exterieur ne reconna1t pas le dispositif a circuit integre. 36. Procede pour faire fonctionner le dispositif a circuit integre (100) qui possede de multiples modes de communication et communique avec un dispositif exterieur (200) dans l'un quelconque des multiples modes de communication, le procede etant caracterise par les etapes qui consistent: a determiner si le dispositif exterieur est ou non connecte electriquement au dispositif a circuit integre; lo loreque le dispositif exterieur est connecte electriquement au dispositif a circuit integre, a amener le dispositif exterieur a ne pas reconnaltre le dispositif a circuit integre pendant un temps predetermine; et a amener le dispositif exterieur a reconnaltre le dispositif a circuit integre au bout du temps predetermine. 37. Procede selon la revendication 36, caracterise en ce que le dispositif a circuit integre comprend une carte a puce. 38. Procede selon la revendication 36, caracterise en ce que l'etape permettant de determiner si le dispositif exterieur est ou non connecte electriquement au dispositif a circuit integre est execute en utilisant des tensions de bornes (306, 307) de donnees du dispositif a circuit integre. 39. Procede selon la revendication 36, caracterise en ce que l'un quelconque des multiples modes de communication est selectionne pendant que le dispositif