FR 2840444 A1 20031205 FR 0206651 A 20020530 ST - Ol-GRI-298 Dispositif de memoire electriquement programmable de fagon irreversible. L'invention concerne les memoires non volatiles electriquement programmables de fa,con irreversible. L'invention s'applique avantageusement mais non limitativement a la > de memoires vives dynamiques (memoires DRAM). En effet, les memoires DRAM comportent generalement un plan-memoire ainsi que des colonnes et des lignes de cellules-memoire redondantes qui peuvent etre incorporees dans le plan-memoire, en remplacement de colonnes ou de lignes defectueuses, en utlisant des cellules-memoire de configuration du type electriquement programmable une seule fois de fa,con irreversible. L'article de Jae-Kyung et autres, intitule >, IEEE, Journal of SolidState Circuits, Vol. 35, N 10, Octobre 2000, decrit un tel exemple d'application. Plus precisement, dans cet article, des blocs individuals, comportant chacun une cellule electriquement programmable de fa,con irreversible et formee d'un condensateur et d'un transistor d'acces, vent relies a des lignes et a des colonnes redondantes du plan memoire. Une telle structure presente ['inconvenient de necessiter par consequent la realisation sur le silicium de plusieurs blocs independents en un nombre d'autant plus grand que la taille de la memoire DRAM est importante. L' invention vise a remedier a cet inconvenient en proposant une architecture matricielle pour un dispositif de memoire non volatile electriquement programmable de fa,con irreversible. Par ailleurs, il est particulierement avantageux d'utiliser pour chaque cellule electriquement programmable de fa,con irreversible, un condensateur du type de ceux utilises dans les cellules-memoire DRAM. Un tel condensateur a alors un dielectrique compatible avec une technologie DRAM. Generalement, un tel condensateur est specific pour travailler sous une tension egale a Vdd/2 ou Vdd designe la tension d'alimentation nominale utilisable dans la technologie DRAM utilisee. Ainsi, si lton utilise une technologie 0,18 micron, la tension nominale est egale a 1,8 volts. Et, en travaillant sous une tension egale a Vdd/2, le condensateur est alors prevu pour avoir une certaine duree de vie sans defaut. Par contre, si la tension appliquee a ces bornes est superieure a Vdd/2, le dielectrique du condensateur subit alors des contraintes qui vont reduire sa duree de vie, et ce d'autant plus que la tension appliquee est elevee. Et, si lton applique une tension tres elevee, par exemple 7 volts, dans une technologie 0,18 micron, aux bornes du condensateur, on deteriore alors de fa,con irreversible le dielectrique et le condensateur se comporte alors comme une resistance de faible impedance. Si le fait d'utiliser des condensateurs de type DRAM dans le dispositif de memoire programmable de fa,con irreversible selon ['invention presente un avantage certain, puisque cela permet d'incorporer ce dispositif de memoire selon ['invention dans des memoires DRAM, sans modification de process, cela induit une difficulte particuliere pour la commande d'un tel dispositif de memoire. En effet, la programmation irreversible par destruction du dielectrique, d'une cellule-memoire du dispositif selon ['invention, ne doit pas endommager les dielectriques des condensateurs des autres cellules-memoire du dispositif. De meme cette programmation irreversible ne doit pas endommager les transistors d'acces des cellules du dispositif. L'invention permet egalement de resoudre ces problemes. Ainsi, un but de ['invention est de permettre la programmation irreversible du dispositif de memoire, en programmant une senle cellulememoire a la fois, et ce, sans deteriorer les dielectriques des condensateurs des autres cellules-memoire, et sans leur appliquer de contraintes supplementaires qui reduiraient leur duree de vie. L' invention a egalement pour but de ne pas deteriorer les caracteristiques des transistors d'acces des cellules. L'invention propose done un dispositif de memoire non volatile electriquement programmable de fa,con irreversible, comportant un planmemoire forme d'une matrice de cellules-memoire, formees chacune d'un transistor d'acces et d'un condensateur dont le dielectrique est compatible avec une technologie du type vive dynamique >>. La matrice de cellule comporte des premiers groupes de cellules s'etendant tous selon une premiere direction, par exemple pour former les lignes de la matrice. Chaque premier groupe comporte des cell ul es dont les grilles des transistors vent reliees ensemble par une premiere metallisation, et dont les electrodes superieures des condensateurs, c' est-a-dire ltelectrode qui n' est pas connectee au drain du transistor d'acces, vent reliees ensemble par une deuxieme metallisation. Les sources des transistors de ces cellules ne vent pas connectees ensemble. La matrice de cellule comporte egalement des deuxiemes groupes de cellules stetendant tous selon une deuxieme direction, par exemple pour former les colonnes de la matrice. Chaque deuxieme groupe comporte des cellules dont les sources des transistors vent connectees ensemble par une troisieme metallisation, dont les grilles du transistor ne vent pas reliees ensemble, et dont les electrodes superieures du condensateur ne vent pas reliees ensemble. Le dispositif comporte egalement des moyens de commande capables d'appliquer des tensions choisies sur les premiere, deuxieme et troisieme metallisations, de fa,con a programmer selectivement une senle cellule par deterioration de son dielectrique sans programmer les autres cellules et sans deteriorer les transistors de toutes les cellules. Ainsi, selon ['invention, ctest la combinaison de ['architecture matricielle specifique du dispositif et des tensions choisies appliquees par les moyens de commande, qui permet de ne programmer qu'une seule cellule a la fois sans affecter ou deteriorer les composants des autres cellules ni le transistor de la cellule programmee. Selon un mode de realisation de ['invention, les moyens de commande vent apses a programmer ladite cellule consideree en appliquant sur la premiere metallisation correspondante une tension de grille destinee a rendre passant le transistor de la cellule, et en appliquant sur les deuxieme et troisieme metallisations correspondantes un difference de tension suffisante pour deteriorer le dielectrique du condensateur de la cellule, L'homme du metier saura choisir la valeur de cette difference de tension en fonction de la technologie utilisee. Ainsi, a titre indicatif, on pourra par exemple appliquer une difference de tension de l'ordre de quatre fois Vdd, ou Vdd designe la tension d'alimentation utilisable dans la technologie DRAM. La tension de grille et ladite difference de tension vent egalement choisies de fa,con a ne pas deteriorer les caracteristiques du transistor Par ailleurs, les moyens de commande vent apses a appliquer sur les premiere, deuxieme et troisieme metallisations differentes de celles qui vent reliees a la cellule consideree, des tensions destinees a rendre bloques les transistors des autres cellules du plan-memoire. Il est egalement particulierement avantageux que les moyens de commande soient apses a appliquer les memes tensions sur les deuxieme et troisieme metallisations differentes de celles qui vent reliees a la cellule consideree. Ceci permet d'appliquer les memes tensions aux deux bornes extremes des cellules qui ne vent ni dans la meme ligne, ni dans la meme colonne que la cellule consideree, et par consequent d'eviter tout passage de courant a travers le condensateur de ces cellules provoque par des fuites du transistor dans son etat bloque. Selon un mode de realisation de ['invention, dans lequel les transistors des cellules vent des transistors NMOS, les moyens de commande vent apses a programmer ladite cellule consideree en appliquant sur la premiere metallisation correspondante une tension de grille superieure a la tension de seuil du transistor de la cellule, en reliant la troisieme metallisation correspondante a la masse et en appliquant sur la deuxieme metallisation correspondante une tension de programmation suffisante pour deteriorer le dielectrique du condensateur. La encore, l'homme du metier saura choisir une telle tension de programmation en fonction de la technologie utilisee, et prendre a titre indicatif une tension de programmation egale par exemple a quatre fois environ la tension Vdd. Par ailleurs, les moyens de commande vent apses a relier a la masse les premieres metallisations differentes de celle qui est reliee a la cellule consideree et a appliquer la tension de grille sur les deuxieme et troisieme metallisati ons differentes de cell es qui vent reliees a la cellule consideree. Le s moy en s de command e vent par ai ll eurs avantageus ement capables egalement d'appliquer les tensions choisies sur les premiere, deuxieme et troisieme metallisations, de fa,con a fire selectivement le contenu logique d'une seule cellule sans fire le contenu des autres cellules. Plus precisement, selon un mode de realisation de ['invention, les moyens de commande vent apses a fire le contenu de la cellule concernee en appliquant sur la premiere metallisation correspondante une tension de grille destinee a rendre passant le transistor de ladite cellule, et en appliquant sur les deuxieme et troisieme metallisations correspondantes une difference de tension inferieure a Vdd/2. Par ailleurs, les moyens de commande vent apses a appliquer sur les premiere, deuxieme et troisieme metallisations differentes de cel l es qui vent reli ees a la cellule co nsi deree, de s tens i on s destinees a rendre bloques les transistors des autres cellules du plan-memoire. Toujours de fac,on a minimiser ['influence des faites potentielles des transistors, il est particulierement avantageux que les moyens de commande soient apses a appliquer les memes tensions sur les deuxiemes metallisations et sur les troisiemes metallisations differentes de celle qui est reliee a la cellule consideree. Ainsi, selon un mode de realisation de ['invention, les transistors des cellules etant des transistors NMOS, les moyens de commande vent apses a fire le contenu logique de ladite cellule consideree en appliquant une tension de lecture sur la deuxieme metallisation correspondante, en appliquant sur la troisieme metallisation correspondante une tension de source telle que la difference entre la tension de lecture et la tension de source soit inferieure a Vdd/2, mais superieure a la tension de seuil du transistor, et en appliquant sur la premiere metallisation correspondante une tension de grille egale a la tension de lecture. Les moyens de commande vent par ailleurs apses a relier a la masse les premieres metallisations differentes de celle qui est reliee a la cellule consideree et a appliquer la tension de lecture sur les deuxieme et troi sieme metallisati ons differentes de cell es qui vent reliees a la cellule consideree. D'autres avantages et caracteristiques de ['invention apparatront a l'examen de la description detaillee de modes de realisation de ['invention, nullement limitatifs, et des dessins annexes, sur lesquels: -la figure 1 illustre schematiquement une cellule-memoire selon ['invention; -la figure 2 illustre schematiquement un mode de realisation du dispositif de memoire selon ['invention; et -la figure 3 illustre schematiquement un mode de mise en ccuvre en programmation et en lecture, du dispositif de memoire de la figure 2. Sur la fi gure 1, la reference CL designe une cellule-memoire comportant un transistor d'acces TR, par exemple un transistor NMOS, et un condensateur C connecte au drain de ce transistor. Le condensateur peut etre par exemple realise au moyen d'un autre transistor MOS. Le condensateur C est analogue a ceux utilises dans les cellules-memoire des memoires DRAM. La cellule CL possede trots bornes, a savoir la source S du transistor d'acces, la grille G de ce transistor, et ['electrode superieure ES du condensateur qui est ltelectrode opposee a celle commune avec le drain du transistor d'acces. Le fonctionnement d'une telle cellule-memoire reside dans la possibilite de modifier ['impedance du circuit S-ES par > du condensateur. On peut ainsi considerer par exemple que lorsque le condensateur n'est pas claque, il a une impedance fortement capacitive et que la cellule-memoire est programmee par exemple a une valeur logique 0. Par contre, lorsque le condensateur C est claque, c'est-a dire que son dielectrique a ete deteriore, ['impedance du circuit S-ES devient essentiellement resistive et la cellule-memoire est alors programmee avec un contenu logique egal a 1. La lecture du contenu d'une telle cellule-memoire s'effectue de fa,con classique en appliquant une difference de tension entre les bornes ES et S et en mesurant le courant circulant dans ce chemin. Si le courant est tres faible, le condensateur n'a pas ete claque. Par contre, si le courant est eleve, cela signifie que ['impedance du chemin est essentiellement resistive et que par consequent il y a eu claquage du condensateur. Le principe de claquage du condensateur consiste a creer une difference de potentiel suffisante entre les bornes ES et S et a appliquer une tension sur la grille G du transistor, de fa,con a le rendre passant. Cette forte difference de tension a pour effet d'endommager le dielectrique du condensateur en creant un chemin de faible impedance entre ces deux electrodes. A titre indicatif, pour une technologie 0,18 micron, dans laquelle la tension nominale de fonctionnement Vdd est de 1,8 volts, ['application d'une difference de tension de l'ordre de 7 volts aux bornes du condensateur suffira pour le deteriorer. Par ailleurs, dans une technologie 0,18 micron, le condensateur C est realise de fa,con a avoir une duree de vie predeterminee lorsque la tension a ces bornes ne depasse pas Vdd/2. Par contre, si la tension a ces bornes depasse Vdd/2, la duree de vie du condensateur diminue et ce d'autant plus vite que la tension appliquee a ces bornes est elevee. Les cellules-memoire CL vent agencees sous forme matricielle comme illustre sur la figure 2, de fa,con a former le plan-memoire du dispositif de memoire MM selon l' invention, realise sous forme de circuit integre. La matrice du plan-memoire est organisee en lignes et en col onnes. Sur la figure 2, chaque ligne comporte un premier groupe de cellulesmemoire. Ainsi, la premiere ligne est formee du premier groupe compose des cellules CL11, CL12 et CL13. La deuxieme ligne est formee du premier groupe compose des cellules CL21, CL22 et CL23, tandis que la troisieme ligne est composee du premier groupe forme des cellules CL31, CL32 et CL33. Chaque premier groupe comporte des cellules dont les grilles des transistors vent reliees ensemble par une premiere metallisation WLAi (i=1 pour la premiere ligne, i=2 pour la deuxieme ligne et i=3 pour la troisieme ligne). Par ailleurs, les electrodes superieures ES des condensateurs de ces cellules vent reliees ensemble par une deuxieme metallisation WLPi (i=1 pour la premiere ligne, i=2 pour la deuxieme ligne et i=3 pour la troisieme ligne). Enfin, les sources des transistors de ces cellules ne vent pas connectees ensemble. Par ailleurs, les colonnes de la matrice vent formees chacune d'un deuxieme groupe de cellules-memoire. Ainsi, la premiere colonne est formee du deuxieme groupe compose des cellules CL11, CL21 et CL31. La deuxieme colonne est formee du deuxieme groupe compose des cellules CL12, CL22 et CL32, et la troisieme colonne est formee du deuxieme groupe compose des cellules CL13, CL23 et CL33. Les cellules de chaque deuxieme groupe ont des transistors dont les sources vent connectees ensemble par une troisieme metallisation BLj (j=1 pour la premiere colonne, j=2 pour la deuxieme colonne et j=3 pour la troisieme colonne). Par ailleurs, les grilles des transistors de ces cellules ne vent pas reliees ensemble, de meme que les electrodes superieures des condensateurs de ces cellules. Le dispositif de memoire selon ['invention comporte, par ailleurs, des moyens de commande MCM capables, en fonction du mode de programmation ou du mode de lecture, d'appliquer sur les differentes metallisations WLAi, WLPi et BLj des tensions choisies de fa,con a programmer une seule cellule sans programmer les autres cellules, ou bien a fire une seule cellule sans fire les autres cellules. Bien entendu, si plusieurs cellules du dispositif de memoire doivent etre programmees, ceci s'effectuera sequentiellement. Ces moyens de commande MCM comportent des sources de tension ainsi que de circuits logiques connus en eux-memes. On va maintenant decrire, en se referent plus particulierement a la figure 2 et a la figure 3, le fonctionnement du dispositif selon ['invention dans les modes de programmation et de lecture. On suppose ici que la cellule a programmer est la cellule Clij, par exemple la cellule CLll. On suppose egalement que lton utilise une technologie 0,18 micron. Dans une telle technologie, deux tensions d'alimentation vent disponibles, a savoir une tension nominale Vdd egale a 1,8 volts qui est utilisee pour l'alimentation des memoires DRAM et des parties logiques des circuits, et une tension d'alimentation Vddl plus elevee, par exemple 3,3 volts. Les moyens de commande vont alors appliquer sur la premiere metallisation WLAi, une tension de grille Vg, par exemple egale a la tension d'alimentation Vddl. Par ailleurs, les moyens de commande appliquent sur la deuxieme metallisation WLPi, une tension de programmation Vpp, egale par exemple a 6,9 volts. Enfin, la troisieme metallisation BLj est reliee a la masse. De ce fait, le transistor TRij (ici le transistor TRll) est done passant et une difference de tension de 6,9 volts est appliquee entre les deux electrodes du condensateur Cij (en l'espece, Cl l). Le dielectrique de ce transistor est par consequent deteriore et la cellule est programmee a une valeur logique egale a 1. Par ailleurs, les moyens de commande vont appliquer sur les troisiemes metallisations BLp avec p different de j (en l'espece, les metallisations BL2 et BL3) la tension de grille Vg (en l'espece, 3,3 volts). En consequence, les transistors des cellules CL12 et CL13 voient une difference de tension grille/source VGS nulle. Ces transistors vent par consequent bloques. Aussi, et bien qu'une tension de 7 volts soit appliquee a ltelectrode superieure des condensateurs de ces deux cellules CL12 et CL13, le dielectrique de ces condensateurs n'est pas deteriore puisque les transistors des cellules vent bloques. Par ailleurs, les moyens de commande vont relier a la masse les premieres metallisations WLAk, avec k different de i (en l'espece, les premieres metallisations WLA2 et WLA3). Par consequent, les transistors des cellules des deuxieme et troisieme lignes vent egalement bloques. Il en resulte done aucune deterioration du dielectrique des condensateurs de ces cellules, queues que soient les tensions appliquees sur les metallisations WLP2 et WLP3. Ceci etant, en pratique, les transistors des cellules presentent dans leur etat bloque des courants de fuites. En consequence, si une difference de tension non nulle existe entre la borne superieure ES du condensateur et la source du transistor correspondent, des contraintes peuvent etre appliquees sur le dielectrique du condensateur correspondent, sans bien sur toutefois le detruire, mais en diminuant sa duree de vie. C'est la raison pour laquelle on appliquera de preference la tension Vg egalement sur les metallisations WLP2 et WLP3. De ce fait, toutes les cellules-memoire qui ne se situent pas dans la meme ligne et dans la meme colonne que la cellule consideree, et qui representent le plus grand nombre de cellules, verront une difference de potentiel nulle entre leurs bornes ES et S. Par ailleurs, les transistors des cellules vent specifies pour travailler a Vddl sans degradation. Et dans cette phase de pro grammati on, compte tenu des tensions appli quees et de l' architecture matricielle specifique du plan memoire, la tension grille/source de tous les transistors d'acces reste toujours inferieure a % pres a la tension Vddl, ce qui ne degrade pas les caracteristiques de ces transistors. Pour la lecture de la cellule consideree Clij, les moyens de commande vont appliquer la tension de grille Vg sur la metallisation WLAi et egalement sur la metallisation WLPi. Par ailleurs, une tension Vs. telle que Vg-Vs, soit inferieure ou egale a Vdd/2, est appliquee sur la troisieme metallisation BLj (en ltespece BL1). A titre indicatif, la tension Vs est prise egale a 0,9 volt. De ce fait, le transistor TRll de la cellule consideree est passant, puisque sa difference de tension grille/source est superieure a sa tension de seuil. En outre, la difference de tension appliquee entre les bornes ES et S de la cellule CL11 est inferieure a Vdd/2, ce qui n'induit pas de contrainte dans le dielectrique du condensateur. En ce qui concerne les autres metallisations, on applique la tension de grille Vg sur les metallisations WLP2 et WLP3 et on relic a la masse les metallisations WLA2 et WLA3. De ce fait, les transistors des cell ul es, autres que la cellul e concernee CL11, vent bloques. Ceci etant, la encore, afin de tenir compte des fuites eventuelles des transistors, ['application de la meme tension Vg sur les metallisations WLP et BLp avec p different de j, garantit une difference de potentiel nulle entre les deux bornes ES et S des cellules considerees. REVENDICATIONS 1-Dispositif de memoire non volatile electriquement programmable de fa, con irreversible, caracterise par le fait qu'il comporte un plan-memoire forme d'une matrice de cellules-memoire (Clij) formees chacune d'un transistor d'acces et d'un condensateur dont le dielectrique est compatible avec une technologie du type memoire vive dynamique, par le fait que la matrice de cellules comporte des premiers groupes de cellules (Cli) s'etendant tous selon une premiere direction, chaque premier groupe comportant des cellules dont les grilles des transistors vent reliees ensemble par une premiere metallisation (WLAi), dont les electrodes superieures des con densateurs vent reliees ensemble par une deuxieme metalli sati on (WLPi), et dont les sources des transistors ne vent pas connectees ensemble, par le fait que la matrice de cellules comporte des deuxiemes groupes de cellules (CLj) stetendant tous selon une deuxieme direction, chaque deuxieme groupe comportant des cellules dont les sources des transistors vent connectees ensemble par une troisieme metallisation (BLj), dont les grilles des transistors ne vent pas reliees ensemble, dont les electrodes superieures des condensateurs ne vent pas reliees ensemble, et par le fait qutil comporte egalement des moyens de commande capables d'appliquer des tensions choisies sur les premieres, deuxiemes et troisiemes metallisations de fa,con a programmer selectivement une seule cellule par deterioration de son dielectrique sans programmer les autres cellules et sans deteriorer les transistors de toutes les cellules. 2-Dispositif selon la revendication 1, caracterise par le fait que les moyens de commande vent apses a programmer ladite cellule consideree (Clij) en appliquant sur la premiere metallisation correspondante (WLAi) une tension de grille (Vg) destinee a rendre passant le transistor de ladite cellule, et en appliquant sur les deuxieme (WLPi) et troisieme (BLj) metallisations correspondantes une difference de tension suffisante pour deteriorer le dielectrique du con densateur de la cell ule consi deree compte tenu de la technol o gie DRAM utilisee, par le fait que la tension de grille et ladite difference de tension vent choisies de fa,con a ne pas deteriorer les caracteristiques du transistor, et par le fait que les moyens de commande vent apses a appliquer sur les premieres (WLAk) , deuxiemes (WLPk) et troisiemes (BLp) metallisations differentes de celles (WLAi, WLPi, BLj) qui vent reliees a la cellule consideree (Clij), des tensions destinees a rendre bloques les transistors des autres cellules du plan memoire. 3 -Dispositif sel on la revendication 2, caracteri se par le fait que les moyens de commande vent apses a appliquer les memes tensions sur les deuxiemes (WLPk) et troisiemes (BLp) metallisations differentes de celles (WLPi, BLj) qui vent reliees a la cellule consideree. 4-Dispo sitif selon la revendicati on 3, caracteri se par le fait que les transistors des cellules etant des transistors NMOS, les moyens de commande vent apses a programmer ladite cellule consideree (Clij) en appliquant sur la premiere metallisation correspondante (WLAi) une tension de grille (Vg) superieure a la tension de seuil du transistor de ladite cellule, en reliant la troisieme metallisation correspondante (BLj) a la masse et en appliquant sur la deuxieme metallisation correspondante (WLPi) une tension de programmation (VPP) suffisante pour deteriorer le dielectrique du condensateur de la cellule consideree compte tenu de la technologie DRAM utilisee, et par le fait que les moyens de commande vent apses a relier a la masse les premieres metallisations (WLAk) differentes de celle (WLAi) qui est reliee a la cellule consideree (Clij), et a appliquer la tension de grille sur les deuxiemes (WLPk) et troisiemes (BLp) metallisations differentes de celles (WLPi, BLj) qui vent reliees a la cellule consideree (CIij). -Dispositif selon ltune des revendications precedentes, caracterise par le fait que les moyens de commande vent capables d'appliquer des tensions choisies sur les premieres, deuxiemes et troisiemes metallisations de facon a fire selectivement le contenu logique d'une seule cellule (CLij) sans fire le contenu des autres cellules. 6-Dispositif selon la revendication 5, caracterise par le fait que les moyens de commande vent apses a fire le contenu de la cellule concernee (Clij) en appliquant sur la premiere metallisation correspondante (WLAi) une tension de grille (Vg) destinee a rendre passant le transistor de ladite cellule, et en appliquant sur les deuxieme (WLPi) et troisieme (BLj) metallisations correspondantes une difference de tension inferieure a Vdd/2 ou Vdd designe la tension d'alimentation utilisable dans la technologie DRAM, et par le fait que les moyens de commande vent apses a appliquer sur les premieres (WLAk), deuxiemes (WLPk) et troisiemes (BLp) metallisations differentes de celles (WLAi, WLPi, BLj) qui vent reliees a la cellule consideree (Clij), des tensions destinees a rendre bloques les transistors des autres cellules du plan-memoire. 7-Dispositif selon la revendication 6, caracterise par le fait que les moyens de commande vent apses a appliquer les memes tensions sur les deuxiemes metallisations (WLPi,WLPk) et sur les troisiemes (BLp) metallisations differentes de celle (BLj) qui est reliee a la cellule consideree. 8-D ispositif sel on la revendication 7, caracterise par le fait que les transistors des cellules etant des transistors NMOS, les moyens de commande vent apses a fire le contenu logique de ladite cellule consideree (Clij) en appliquant une tension de lecture (VRD) sur la deuxieme metallisation correspondante (WLPi), en appliquant sur la troisieme metallisation correspondante (BLj) une tension de source telle que la difference entre la tension de lecture et la tension de source soit inferieure a Vdd/2 et superieure a la tension de seuil du transistor, et en appliquant sur la premiere metallisation correspondante (WLAi) une tension de grille (Vg) egale a la tension de lecture, et par le fait que les moyens de commande vent apses a relier a la masse les premieres metallisations (WLAk) differentes de celle (WLAi) qui est reliee a la cellule consideree (Clij), et a appliquer la tension de lecture sur les deuxiemes (WLPk) et troisiemes (BLp) metallisations differentes de celles (WLPi, BLj) qui vent reliees a la cellule consideree (Clij). 9-Dispositif scion l'une des revendications precedentes,