FR 2834343 A1 20030704 FR 0117036 A 20011228 SP 20018 GB DÉTECTux THERMIQUE La présente invention concerne de facon générale, les capteurs de température. Plus particulièrement, la présente invention concerne la caractérisation des circuits intégrés en température, c'est-àdire la vérification des températures auxquelles le circuit fonctionne correctement. Lors des étapes finales de test d'un circuit intégré, pour vérifier ou déterminer la plage de températures de fonc tionnement correct, on soumet le circuit intégré à un test ., speclf 1que. La figure 1 illustre schématiquement un dispositif utilisé pour tester la plage de températures de fonctionnement dun circuit intégré terminé (ciest-à-dire en boîtier). Un circuit intégré à tester 1 est placé sur un support 2 et mis en relation électrique avec un outil de test 3 par une connexion conductrice 4. Une température de test est obtenue en créant localement une aLmosphère chauffée ou refroidie à la température voulue et projetée par un tuyau d'air pulsé 5 le plus près possible du circuit 1. Une fois créée une aLmosphère à la tempé- rature voulue, on teste le fonctionnement du circuit intégré au moyen de l'outil externe 3. Le test est répété pour différentes températures afin, par exemple, de vérifier le fonctionnement correct du circuit dans la plage prévue. Un problème qui se pose est de connaître la tempéra ture réelle du cTrcuit intégré et, plus précisément, des températures de jonctions semiconductrices. D'une part, le circuit intégré est généralement placé dans un boîtier qui le protège partiellement des variations externes de température. D'autre part, en fonctionnement, les différentes parties du cTrcuit chauffent différemment, ce qui peut fausser les mesures. G'énéralement, on utilise un capteur intégré avec le circuit pour déterminer une tension dont la variation en fonc- tion de la température est connue. La figure 2 illustre un tel capteur classiquement uti lisé pour déterminer la température réelle du circuit intégré pendant un test de fonctionnement. Le capteur comporte essen- tiellement un transistor bipolaire 6 de type PNP, intégré dans une même tranche semiconductrice que le circuit intégré 1 à tester (non détaillé). Le transistor bipolaire 6 est monté en diode, sa base et son collecteur étant interconnectés à un rail de référence de tension GND. L'émetteur du transistor 6 constitue une borne d'entrée/sortie 7 du capteur. La borne 7 est relice par la connexion 4 à l'outil externe 3 qui comprend une source de courant 8 destinée à être intercalée entre la borne démetteur 7 et un rail d'alimentation en tension haute VDD par rapport au rail GND. On mesure, touj ours par rapport à la même référence GND, la tension sur la borne 7. La tension ainsi prélevoe est la tension base-émetteur VBE du transistor 6. La variation de cette tension en fonction de la température T du substrat semiconducteur - typiquement du silicium - dans lequel est intégrée la jonction base-émetteur, est connue selon la formule: I = Isat. exp(qvBE/nkT)' o I est le courant imposé par la source 8 sur l'émetteur 7; ISat est le courant de saturation de la jonction base émetteur du transistor 6; q est la charge élémentaire de l'électron; k est la constante de Boltzmann; et n est le facteur d'idéalité du transistor 6. La variation du courant I étant imposée par l'outil externe 3 et la tension VBE étant mesurée, on peut déterminer la température interne T si on connaît le courant de saturation de la jonction ISat et le facteur d'idéalité. lo Un inconvénient des cellules de test classiques telles que celle illustrée par la figure 2 est qu'il est nécessaire de connaître les caractéristiques du transistor 6 constituant le capteur et notamment son courant de saturation ISat. En fait, on est conduit à fixer une plage de facteurs didéalité pour 1S laquelle le courant I fourni par la source 8 donne un résultat supposé valable. I1 faut alors disposer de plusieurs outils distincts en fonction des facteurs d'idéalité. En outre, il n'existe pas à l'heure actuelle d'outil externe permettant de traiter toutes les valeurs possibles de facteur d'idéalité. Par exemple, un outil de test couramment utilisé est prévu pour des circuits intégrés dont le facteur d'idéalité doit être compris entre 1,0057 et 1,0125. La présente invention vise à proposer un capteur inté gré de température d'un circuit qui pallie les inconvénients exposés précédemment. La présente invention vise également à proposer un tel capteur qui présente une marge d'erreur réduite par rapport aux capteurs connus. La présente invention vise en outre à proposer un capteur qui soit fiable quel que soit le facteur d'idéalité des transistors. Pour atteindre ces objets, la présente invention pré- voit un capteur de température intégré comprenant: un premier transistor bipolaire de type PNP monté en diode entre une première borne et une deuxième borne du capteur destince à être relice à un rail d'alimentation de référence; un élément résistif et un second transistor bipolaire de type PNP monté en diode, connectés en série entre une troi sième borne du capteur et la deuxième borne, le deuxTème transistor bipolaire étant de taille supérieure au premier; un élément de conversion courant-tension connecté entre une quatrième borne et la deuxième borne, les première et troisième bornes étant destinées à être reliées par un élément de recopie de tension et les première, deuxième et quatrième bornes étant destinées à recevoir chacune un courant identique. Selon un mode de réalisation de la présente invention, le capteur comporte, de facon intagrée, trois sources de courant montées en miroir pour fournir le courant identique aux première, deuxième et quatrième bornes, l'élément de recopie de tension étant également intégré au capteur. Selon un mode de réalisation de la présente invention, l'élément de recopie de tension est un miroir de tension constitué de deux transistors MOS à canal N. Selon un mode de réalisation de la présente invention, l'élément de conversion est une résistance. La présente invention prévoit également un procédé de test d'une plage de température de fonctionnement d'un circuit intégré comprenant un capteur selon l'un quelconque des modes de réal i sat ion précédent et consi stant à mesurer la tension aux bornes de l'élément de conversion courant tension. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, qui a été décrite précédemment, illustre schématiquement un dispositif de test d'une plage températures de fonctionnement d'un circuit intégré; la figure 2, qui a été décrite précédemment, illustre un capteur classique de la température d'un circuit intégré; la figure 3 illustre schématiquement un capteur d'une tension variant avec la température selon la présente invention; la figure 4 illustre un mode de réalisation d'un élé ment d'un capteur d'une tension variant avec la température selon la présente invention; et la figure 5 illustre un autre élément d'un capteur d'une tension variant avec la température selon la présente invention. Par souci de clarté, de mêmes éléments portent de mêmes références aux différentes figures. De plus, la figure 1 n'est pas tracoe à l'échelle. Par ailleurs, seuls les éléments nécessaires à la compréhension de la présente invention ont été représentés aux figures et seront décrits par la suite. En parti culier, les autres constituants du circuit sur lequel est intégré le capteur n'ont pas été détaillés et ne font pas l'objet de l' invention. Celle-ci s' applique quel que soit le type du circuit intégré et les fonctions qu'il intègre. La figure 3 représente schématiquement un capteur d'une tension variant avec la température selon la présente invention. Ce capteur comprend un premier transistor bipolaire 35 de type PNP monté en diode entre deux bornes 31 et 34 du capteur. Plus particulièrement, une première borne 31 est reliée à l'émetteur du transistor 35 alors que sa base et son collec- teur sont interconnoctés à une deuxième borne 34, destinée à être relice à un rail dialimentation de référence basse de tension GND du circuit intégré. Le capteur comprend également un élément résistif 36, par exemple une résistance d'une valeur R1, et un deuxième transistor bipolaire de type PNP 37 monté en diode, qui sont montés en série entre une troisième borne 32 et la borne 34. Plus particulièrement, l'élément résistif 36 est interposé entre la borne 32 et l'émetteur du transistor 37, dont la base et le collecteur sont interconnectés à la borne 34. Selon l' invention, les transistors 35 et 37 sont de tailles différentes et on prévoit un élément 39 pour recopier la tension de la première borne 31 sur la deuxième borne 32 du capteur. Enfin, un convertisseur courant-tension 38 est monté entre une quatrième borne 33 et la borne 34 du capteur. Par exemple, le convertisseur couranttension 38 est une résistance d'une valeur R2. Les bornes 31, 32 et 33 sont destinées à recevoir chacune un courant I identique. Ce courant identique I est fourni par une source de courant 40 à trois sorties identiques interposée entre un rail d'alimentation positif VDD et chacune des bornes 31, 32 et 33. Le principe de fonctionnement du capteur est décrit ci-après. Entre les bornes 31 et 34, soit dans une première branche du capteur, le courant I imposé par la source 40 obéit à la loi: I = Isat3sexp(qvgE3s/n3skT), o ISat35 est le courant de saturation de la jonction base-émetteur du transistor 35; VBE35 est la tension baseémetteur du transistor 35; q est la charge élémentaire de l'électron; k est la constante de Boltzmann; et n35 est le facteur d'idéalité du transistor 35. Entre les bornes 32 et 34, soit dans une deuxième branche du capteur, le courant I vérifie les deux lois suivantes: - dans l'élément résistif 36, V1 = R1.I, o V1 est la chute de tension aux bornes de la résistance 36; et - dans le transistor 37, I = Isat37 eXP(qVBE37/n37kT)' o Isat37, VBE37 et m37 désignent respectivement le courant de saturation, la tension base-émetteur et le facteur d'idéalité du transistor 37. Les transistors bipolaires 35 et 37 sont de méme type et on les suppose formés simultanément. On connaît donc le rapport de taille A entre les deux transistors 35 et 37 tel que sat37 = A Isat35. On obtient alors la relation: A = exp{q/[(VBE3s/n3s)(vBE37/n37)]/kT} Comme les transistors 35 et 37 sont formés simulta nément et sont de même type, on peut dire que n35 = n37 = n. On obtient alors la relation: VBE35 - VBE37 = [nkT.ln(A)]/q. D'autre part, la tension V1 aux bornes de la résis tance 36 est égale à la différence de tension entre la jonction base-émetteur du transistor 37 et le potentiel du point 32. Du fait de la recopie par l'élément 39 de la tension de la borne 31 sur la borne 32, on peut écrire: V1 = VgE3s - VBE37 Enfin, entre les bornes 33 et 34, le courant I vérifie la loi d' ohms V2 = R2.I, o V2 est la chute de tension aux bornes de la résistance 38. On a alors l'égalité: I = V2/R2 = V1/Rl, o V1 = [nkT.ln(A)]/q. Pour déterminer la valeur de la température T. il suffit alors de déterminer la seule inconnue de l'équation précédente, c'est-à-dire la tension V2 aux bornes de la résis tance 38. Pour ce faire, il suffit de mesurer à l' aide d'un outil externe le potentiel sur la borne 33, en prenant comme référence de tension la même référence GND que le circuit intégré. la figure 4 représente un mode de réulisation préféré dun miroir de courant 40 et d'un élément de recopie de tension 39 selon la présente invention. Selon ce mode de réalisation, la source de courants multiples 40 est constituse d'un miroir dit de Wilson. Un tel miroir comporte la connexion en parallèle, depuis le rail d'ali- mentation haut VDD, de trois transistors MOS à canal P P1, P2, et P3 dont les sources sont connectées à l'alimentation VDD. Les drains respectifs des transistors P1 et P2 des deux premières branches du capteur sont connactés aux drains respectifs de deux transistors MOS à canal N respectivement N1 et N2. Les sources respectives des transistors N1 et N2 sont reliées aux bornes 31 et 32. Côté troisième branche du miroir de courant (transistor P3), le drain du transistor P3 est relié directement à la borne 33, donc à la récistance 38 (figure 3). Les grilles des transistors P1, P2 et P3 sont inter- connectées et sont destinées à recevoir un signal de commande VGp les grille et drain du transistor P2 étant par ailleurs interconnectés. Côté deuxième étage, les grilles respectives des transistors à canal N sont interconnectées et destinées à rece voir un signal de commande VGN. De plus, les grille et drain du transistor N1 sont interconnectés. Selon un mode de réalisation préféré de l' invention, le circuit illustré en figure 4 est intégré avec le capteur de température représenté en figure 1. Cela présente l'avantage de rendre le fonctionnement du capteur indépendant du courant I. Selon un mode de réalisation préféré de l 'invention, on évite une surconsommation du capteur de température en prévoyant une génération des signaux de commande VGN et VGp uniquement lorsque nécessaire au moyen d'un circuit d'amorcage spécifique. La figure 5 représente un mode de réalisation d'un tel circuit d'amorcage. Ce circuit comprend deux étages, intercalés entre l'alimentation haute VDD et l'alimentation de référence GND, une borne d'entrée d'un signal de commande ou de validation EN, et deux bornes de sortie VGp, VGN. Un premier étage est constitué de transistors MOS de type P et un deuxième étage est constitué de transistors MOS de type N. Six transistors MOS à canal P 61 à 66 ont leurs sources et leurs substrats (bulk) connectés à l'alimentation haute VDD. La grille du transistor 64 et le drain du transistor 65 constituent la borne de sortie VGp du circuit. Le drain du transistor 61 est connecté à la grille des transis- tors 63 et 65. La grille du transistor 61 est connectée à la grille d'un transistor MOS à canal P 67 dont la source est connectée au drain et à la grille du transistor 62. On notera que le substrat (bulk) du transistor 67 est relié à l'alimenta tion haute VDD. Enfin, les drains des transistors 63 et 64 sont interconnectés et constituent une borne 81 de liaison au deuxTème étage. L'étage de type N comporte cinq transistors MOS à canal N 71, 72, 73, 74 et 75 dont toutes les sources sont reliées au rail d'alimentation de référence GND. Les grilles des transistors 71, 73 et 75 sont reliées à la borne 80. Le drain du transistor 71 est relié au drain du transistor 61. Les grilles des transistors 72 et 74 sont interconnectées au drain du tran- sistor 73 et constituent une borne 82 de liaison au premier étage. Le drain du transistor 74 est relié à la borne 81. Le drain du transistor 75 est relié à la borne VGN. Un avantage d'un tel dispositif est que le circuit de test ne consommera que lorsqu' on valide le test par la commande de validation EN, par exemple depuis 1'outil externe. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, on a décrit des structures parti culières de l'élément de recopie de tension 39 et de la source de trois courants égaux 40 uniquement à titre d'exemple non limitatif. L'homme de l'art saura modifier leur structure de toute façon appropriée pour obtenir la fonction recherchée. REVENDICATIONS 1. Capteur de température intégré comprenant: un premier transistor bipolaire de type PNP (35) monté en diode entre une première borne (31) et une deuxième borne (34) du capteur destinée à être reliée à un rail d'alimentation de référence (GND); un élément résistif (36) et un second transistor bipo- laire de type PNP (37) monté en diode, connectés en série entre une troisième borne (32) du capteur et ladite deuxième borne, le deuxTème transistor bipolaire étant de taille supérieure au premier; un élément de conversion courant-tension (38) connecté entre une quatrième borne et la deuxième borne, les première et troisième bornes étant destinées à être reliées par un élément de recopie de tension (39) et les première, deuxième et quatrième bornes étant destinées à recevoir chacune un courant identique (I). 2. Capteur selon la revendication 1, caractérisé en ce qu'il comporte, de façon intégrée, trois sources de courant (40) montées en miroir pour fournir ledit courant identique aux première, deuxième et quatrième bornes (31, 32, 33), l'élément de recopie de tension (39) étant également intégré au capteur. 3. Capteur selon la revendication 1 ou 2, caractérisé en ce que l'élément de recopie de tension (39) est un miroir de tension constitué de deux transistors MOS à canal N (N1, N2). 4. Capteur selon l'une quelcouque des revendications 1 à 3, caractérisé en ce que 1'élément de conversion (38) est une résistance (R2). 5. Procédé de test d'une plage de température de fonc tionnement d'un cTrcuit intégré comprenant un capteur selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il consiste à mesurer la tension aux bornes dudit élément de