FR 2838881 A1 20031024 FR 0205009 A 20020422 d'un orifice (lO) de passage d'un outil d'actionnement de ['element (8"). DISPOSITIF DE PROTECTION CONTRE DES DECHARGES ELECTROSTATIQUES COMPRENANT PLUSIEURS THYRISTORS La presente invention se rapporte a des dispositifs de protection de circuits electriques integres contre des decharges electrostatiques. Wile concerne plus particulierement de tels dispositifs de protection comprenant plusieurs thyristors, ou, de fa,con equivalente, un thyristor realise de fa,con segmentee ( ). Dans le cas considere de la protection de circuits electriques integres, le dispositif de protection est incorpore sur le meme support que le circuit protege. De nombreux circuits electriques, en fonction de leur utilisation, de leur sensibilite ou de leur implantation, necessitent d'etre proteges contre des deteriorations causees par d'eventuelles decharges electrostatiques. De telles decharges vent provoquees, par exemple, par un operateur qui touche une partie d'un circuit electrique sans precaution particuliere. Le document intitule K A synthesis of ESD input protection scheme >> de Ch. Duwury et R. Rountree, Journal of Electrostatics, 29 (1992), pp. 1-19 decrit differentes conceptions de dispositifs de protection contre des decharges electrostatiques. Certains de ces dispositifs utilisent lteffet d'avalanche d'une jonction electrique disposee dans un substrat semiconducteur ou l'effet > d'un transistor MOS pour ouvrir un chemin d'evacuation des charges electriques d'une dbcharge electrostatique. Plus, couramment, ce chem in d'evacuation com prend u n thyristor, ou SC R ( rectifier >>). Un inconvenient de ce type de protections electrostatiques basees sur les effets d'avalanche ou de > est du au fait que les seuils d'apparition de ces effets dependent des densites des dopages electriques realises. De telles protections deviennent inefficaces lorsque ces seuils vent trop eleves par rapport a certaines caracteristiques des circuits electriques a proteger. Differentes ameliorations de ces protections ont ete proposees, mais qui aboutissent a des combinaisons complexes de composants electroniques. De plus, certaines decharges electrostatiques peuvent correspondre a - 2 des quantites de charges electriques particulierement importantes, telles qu'un unique chemin d'evacuation peut etre insufffisant pour procurer une protection efficace du circuit electrique. Un but de la presente invention est pallier ces inconvenients en proposant un dispositif de protection contre des decharges electrostatiques qui comporte notamment plusieurs chemins d'evacuation des charges electriques. Selon ['invention, un dispositif de protection contre des decharges electrostatiques comprend plusieurs thyristors et des moyens de commande connectes en parallele entre deux nceuds d'un circuit electrique. Les moyens 0 de commande possedent une sortie connedee a la gachette de chacun des thyristors. Ils comprennent des moyens de detection d'une variation anormale de tension entre lesdits nceuds et des moyens de declenchement adaptes pour faire circuler un courant de declenchement sur ladite sortie en reponse a une variation anormale de tension detectee afin de declencher les thyristors. On entend par plusieurs thyristors connectes en parallele aussi bien des thyristors individuals separes ainsi connectes qu'un unique thyristor seg mente ( >) con n u de lthom me d u metier. U n tel thyristor segmente comporte plusieurs gachettes et est equivalent electriquement a autant de thyristors individuals disposes en parallele qu'il comporte de gachettes. On entend par variation anormale de la tension entre lesdits nceuds une variation de cette tension qui ne resulte pas d'une modification d'un signal electrique conforme a la fonction audit circuit electrique. Un premier avantage de ['invention reside dans la simultaneite des declenchements de tous les thyristors du dispositif de protection, ce qui garantit une efficacite maximale de la protection ainsi apportee. Un second avantage de ['invention reside dans la possibilite d'utiliser des thyristors ayant chacun une capacite de conduction limitee, et qui de ce fait ont des dimensions reduites plus facilement compatibles avec les procedes utilises pour la fabrication des dispositifs auxquels ils vent incorpores. Dans un mode de realisation particulier de ['invention, les moyens de - 3 declenchement comprennent un transistor de declenchement ayant une entree de commande reliee a une sortie des moyens de detection, une premiere electrode reliee a la sortie des moyens de commande, et une seconde electrode reliee a un premier desdits nceuds. Selon ce mode de realisation, le courant de declenchement des thyristors n'est pas directement un courant d'effet d'avalanche dans une jonction ou un courant de > d'un transistor. Preferentiellement, ladite premiere electrode du transistor de declenchement est reliee a la sortie des moyens de commande par une resistance. Cette resistance isole partiellement les moyens de commande par rapport aux thyristors, de telle sorte que la circulation des charges electriques destinees a etre evacuees est en partie limitee aux thyristors. Ainsi, les moyens de commande vent eux-memes proteges contre d'eventuelles degradations provoquees par des courants de decharges electrostatiques particulierement importantes. Eventuellement, les moyens de declenchement peuvent comprendre en outre un transistor de stabilisation ayant une entree de commande reliee a la sortie des moyens de detection, une premiere electrode reliee a un second desdits nceuds, et une seconde electrode reliee a la sortie des moyens de commande. Les moyens de detection peuvent etre de differents types, adaptes en fonction du circuit electrique destine a etre protege. Ce circuit peut etre directement dispose a la sortie d'une alimentation de tension electrique, ou etre une cellule d'entree/sortie presente, par exemple, a ['interface entre un bus de transfert de signaux et un dispositif recepteur eVou emetteur de ces signaux. Dans le mode de realisation prefere de ['invention, chaque thyristor possede une configuration particulierement adaptee a un dispositif de protection electrostatique. Selon ce mode de realisation, chaque thyristor comprend deux caissons contigus de dopages respectifs n et p formes dans un substrat de materiau semiconducteur, une zone de dopage n formant cathode et s'etendant a l'interieur du caisson de dopage p sans contact avec ['interface entre les deux caissons, au moins une zone de dopage p formant anode et - 4 s'etendant a l'interieur du caisson de dopage n sans contact avec ['interface entre les deux caissons, au moins une zone de dopage n formant g3chette et s'etendant a l'interieur du caisson de dopage n sans contact avec ['interface entre les deux caissons ni avec les zones d'anode ou de cathode, ladite zone de dopage n formant g3chette ayant une densite de dopage superieure a la densite de dopage du caisson de dopage n. Des thyristors ayant u ne tel le conflg u ration peuvent presenter des dimensions geometriques tres reduites, notamment submicroniques. Un autre avantage des thyristors ayant une telle configuration reside 0 dans le fait qutils peuvent presenter une tension de maintien particulierement faible, liee au rapprochement entre les zones d'anode et de cathode. Ainsi, une evacuation prolongee de charges electrostatiques peut etre obtenue, contribuant a l'efficacite du dispositif de protection. De plus, le passage du courant des charges electrostatiques au travers de tels thyristors provoque un echauffement particulierement falble de ceux-ci. L'invention concerne aussi un circuit integre comprenant un circuit electrique a proteger et un dispositif de protection contre des decharges electrostatiques tel que decrit plus haut. D'autres particularites et avantages de la presente invention appara^'tront dans la description ci-apres d'exemples de realisation non limitatifs, en reference aux dessins annexes, dans lesquels: - la figure 1 est un schema electrique d'un dispositif de protection selon ['invention; - les flgures 2a et 2b vent des schemes electriques de deux circuits de detection pouvant etre utilises dans le dispositif de protection de la flgure 1; - la figure 3 represente une structure de SCR selon le mode de realisation prefere de ['invention; - la figure 4 represente un agencement de deux SCR conformes a la structure de la figure 3. La flgure 1 represente un dispositif de protection contre des decharges 5 electrostatiques dispose entre deux nceuds 1 et 2 d'un circuit electrique non- represente. Les ncouds 1 et 2 peuvent etre les bornes de sorties d'une alimentation de tension electrique, par exemple continue, le nceud 1 etant la borne negative et le naeud 2 etant la borne positive. lls peuvent etre aussi deux pistes d'un bus de transport de signaux binaires, le nceud 1 etant relic a une piste de reference, et le naeud 2 etant relic a une piste portent un signal correspondent a une tension positive ou nulle par rapport a la piste de reference. Au moins deux SCR 10, 20 vent connectes par leurs cathodes respectives 11, 21 au nceud 1 et par leurs anodes respectives 12, 22 au naeud 2. Les gachettes respectives 13, 23 des SCR 10, 20 vent reliees a la sortie 43 des moyens de commande 40 par des liaisons electriques respectives 41, 42. La sortie 43 est alimentee en courant sous le contrdie de moyens de declenchement 40 comprenant un transistor N-MOS 45 et un transistor P-MOS 46. Le transistor N-MOS a une grille reliee a une sortie 31 d'un circuit 30 de detection de decharge electrostatique, un drain relic a la sortie 43 par une resistance 44, et une source reliee au ncoud 1. La resistance 44 peut etre constituee de polysilicium et avoir, par exemple, une valeur de 50 ohms environ. En fonctionnement normal, la tension entre la sortie 31 du circuit de detection 30 et le naeud 1 est nulle. Le transistor 45 est alors bloque, si bien qu'aucun courant electrique n'est extrait des gachettes 13, 23 par les connexions 41, 42. Les SCR 10,20 vent alors bloques. 2s Selon la figure 2a, le circuit 30 de detection est par exemple compose d'un condensateur 32 connecte entre le noeud 2 et la sortie 31, et d'une resistance 33, par exemple de 1 kiloohm, connectee entre la sortie 31 et le nosud 1. Le condensateur 32 peut avoir une capacite tres faible, et notamment etre constitue d'un transistor P-MOS dont la source et le drain vent relies au ncaud 2, et la grille reliee a la sortie 31. Un tel circuit de detection est en particulier adapte a un dispositif de protection dispose a la sortie d'une alimentation de tension electrique continue. - 6 Lors d'une brusque augmentation de la tension entre les nceuds 1 et 2, causee par une decharge electrique, la tension entre la sortie 31 et le naeud 1 est soudainement augmentee, par continuite de la charge electrique du condensateur 32. Cette augmentation de la tension entre la sortie 31 et le ncaud 1 rend passant le transistor N-MOS 45. Un courant instantane circule alors du ncoud 2 vers le naeud 1, en passant par les anodes respectives 12, 22 des SCR, leurs gachettes respectives13, 23, la resistance 44 et le transistor N- MOS 45. Ce courant instantane declenche alors les SCR 10, 20 qui deviennent passants, de facon connue en soi, entre leurs anodes et leurs cathodes 0 respectives. Les charges electrostatiques vent alors ecoulees, dans un second temps, depuis le nceud 2 vers le ncoud 1, principalement en traversant les SCR , 20 grace a la resistance 44 qui limite l'intensite du courant au travers du transistor N-MOS 45. Cette limitation de l'intensite du courant amene a traverser le transistor N-MOS 45 permet de staffranchir des precautions usuellement adoptees pour garantir une bonne repartition du courant electrique sur la surface des contacts de transistors de capacite de conduction elevee. En particulier, le contact de la liaison en provenance de la resistance 44 sur le drain du transistor N-MOS 45 peut ne pas comporter de masque de repartition du courant sur cette electrode, malgre l'utilisation de siliciure (titane, cobalt,) comme materiau de contact. L'ensemble du dispositif de protection electrostatique peut meme beneficier de cette simplification de la realisation des surfaces de contact d'electrodes, ce qui contribue encore a la reduction du prix de revient du dispositif. Un transistor P-MOS 46, de stabilisation, est ajoute aux moyens de declenchement 40. Ce transistor 46 a une grille reliee a la sortie 31 du circuit de detection 30, un drain relic au nceud 2 et une source reliee a la sortie 43 des moyens de commande. En fonctionnement normal, le transistor P-MOS 46 est dans un etat passant. II assure une faible resistance electrique entre le nceud 2 et les gachettes 13, 23 des SCR 10, 20 reliees a la sortie 43. Ainsi, une augmentation moderee de la tension entre les naeuds 1 et 2 due au fonctionnement normal des dispositifs connectes aux nceuds 1 et 2 ne provoque pas le declenchement des SCR 10, 20. Ces SCR 10, 20 ne vent declenches que pour des variations de la tension entre les nceuds 1 et 2 - 7 suffisamment importantes par rapport a la capacite de conduction du transistor P-MOS 46. Cette precaution evite done des declenchements intempestifs des SCR 10, 20, notamment provoques par des signaux de fonctionnement normal parvenant aux nceuds 1 et 2, ou par n'importe quel bruit parasite de falble amplitude qui affecterait la tension electrique entre les naeuds 1 et 2. La figure 2b illustre un autre mode de realisation du circuit de detection , plus particulierement adapte a un dispositif destine a la protection d'une cel l u le d 'entree/sortie, ou d 'i nterface, disposee entre u n bus de don nees et un circuit peripherique. La tension electrique du ncaud 2 par rapport au nceud 1 o est supposee positive. Selon ce mode de realisation, le circuit 30 de detection comprend un circuit inverseur. Une entree 36 de ce circuit inverseur est reliee, par exemple, a une source de tension electrique, positive, pouvant aussi servir d'alimentation au circuit peripherique. Un tel circuit inverseur est par exemple constitue, selon la figure 2b, d'un transistor N-MOS 34 et d'un transistor P-MOS 35 ayant leurs grilles respectives reliees entre elles et a ['entree 36 du circuit de detection 30. Le drain du transistor P-MOS 35 est relic au nosud 2, la source du transistor N- MOS 34 est reliee au nceud 1, et la source du transistor P-MOS 35 est reliee au drain du transistor N-MOS 34 ainsi qu'a la sortie 31 du circuit de detection. En fonctionnement normal, la tension entre la sortie 31 du circuit de detection 30 et le nceud 1 est nulle. Le transistor N-MOS 45 est bloque, de meme que les SCR 10, 20. La protection ainsi realisee est active lorsque le circuit protege est manipule avant son installation definitive, par exemple avant sa connexion aux z5 nceuds 1 et 2. L'entree 36 n'est alors pas non plus encore reliee a la source de tension electrique, et la tension electrique entre ['entree 36 et le nceud 1 est nulle. Lors d'une augmentation de la tension entre les noeuds 1 et 2 causee par une decharge electrostatique, la tension entre la sortie 31 et le nceud 1 est aussi augmentee, du fait du comportement du circuit inverseur. Le fonctionnement du dispositif de protection se pour-quit alors de la fa,con decrite precedemment. La figure 3 correspond au mode de realisation prefere de ['invention, - 8 dans lequel chaque SCR est forme d'un caisson 50 dope n et d'un caisson 51 dope p, par exemple parallelepipediques rectangulaires de memes dimensions, formes au niveau de la surface S d'un substrat 100 plan de silicium. Ces deux caissons 50 et 51 s'etendent parallelement a la surface S selon une grande longueur de ces caissons. Ils vent contigus selon l'une des faces du parallelepipede de chaque caisson 50, 51 disposee perpendiculairement a la surface S du substrat 100. On designe par D la direction de ['interface entre les deux caissons 50 et 51 dans le plan de la surface S. La cathode du SCR est constituee d'une zone 52 de dopage n situee au niveau de la surface S. dans une partie centrale de la face du caisson 51 de dopage p portee par la surface S. Wile a par exemple, dans le plan de la surface S. une forme rectangulaire dont les cotes vent paralleles a ceux de la face du caisson 51 portee par la surface S. et situes a une distance e2 de ceux-ci, a l'interieur de cette face. Dans la configuration decrite, la zone de cathode 52 presente done un tel eloignement e2 par rapport a ['interface entre les deux caissons 50 et 51. L'anode est constituee de deux zones 53 de dopage p formees dans le caisson 50 de dopage n au niveau de la face de celui-ci portee par la surface S. Chacune de ces zones d'anode 53 est rectangulaire dans le plan de la surface S. et s'etend au niveau des deux extremites de ladite face du caisson selon la direction D. Chaque zone 53 possede un cote parallele a la direction D et situe a une distance e1 de ['interface entre les deux caissons 50 et 51. Les deux zones d'anode 53 vent connectees entre elles par une liaison electrique non representee. La gachette du SCR est constituee d'une zone 54 de dopage n formee au niveau de la surface S. autour du centre de la face du caisson 50 portee par la surface S. entre les deux zones d'anode 53. La densite de dopage de cette zone de gachette 54 est superieure a la densite de dopage du caisson 50 de dopage n. Cette zone de gachette 54 est par exemple aussi rectangulaire dans le plan de la surface S. avec des cotes situes respectivement a une distance e1 des cotes de ladite face du caisson 50 ou d'un des cotes des zones d'anode 53. Ainsi les zones d'anode 53 et la zone de gachette 54 vent disposees sur une meme face du caisson 50 de dopage n, en etant alignees et alternees entre elles selon la direction D. Selon cette configuration, la zone de cathode 52 est separee de chaque zone d'anode 53 selon la distance e1+e2. Cette distance e1 +e2 peut etre reduite au maximum par rapport aux regles d'espacement imposees par les procedes de photolithographie utilises pour ['elaboration du SCR. Eventuellement, un plus grand nombre de zones d'anode et de zones de gachette peuvent etre disposees a la surface du caisson 50 de dopage n. Avantageusement, elles vent alignees scion la direction D et alternees entre elles, une zone de gachette etant situee entre deux zones successives d'anode. Des zones d'anode vent disposees aux deux extremites de l'alignement. Toutes les zones de g3chette vent reliees entre elles par des liaisons electriques exterieures, de meme que les zones d'anode entre elles. Une telle multiplicite des zones de gachette et des zones d'anode procure une repartition plus homogene, selon la direction D, du courant electrique traversant le SCR. De plus, un tel SCR presente une commutation plus rapide entre son etat bloque et son etat passant. Un tel SCR peut presenter une tension de maintien particulierement faible, grace a la course distance entre les zones d'anode 53 et la zone de cathode 52. Une telle distance limite en effet la chute de tension ohmique provoquee par le passage d'un courant electrique entre ['anode et la cathode du SCR. La tension de maintien peut ainsi etre inferieure a 2 volts, et notamment etre situee autour de 1 volt. Du meme coup, le degagement de chaleur par effet Joule lie au passage d'un tel courant electrique est aussi limite. La figure 4 illustre une configuration particulierement compacte de deux SCR tels que decrits precedemment, connectes en parallele par leurs cathodes. Selon cette configuration, deux tels SCR 10, 20 partagent un meme caisson 51 de dopage p et une meme zone de cathode 52 disposee a l'interieur de ce caisson 51. Les deux SCR ont des caissons respectifs distincts , 60 de dopage n, des zones d'anode respectives distinctes 53, 63 et des - zones de gachette respectives distinctes 54, 64. Cette configuration compacte peut encore etre prolongee en creant dans le substrat 100 une alternance de caissons de dopage n et p, avec des caissons de dopage n aux deux extremites de cette alternance. Les caissons de dopage p comportent des zones de cathode analogues a celle decrite plus haut. De meme, les caissons de dopage n comportent des zones d'anode et des zones de gachette analogues a celles decrites plus haut. Une telle configuration permet un niveau d'integration, c'est-a-dire de concentration de SCR formes dans le substrat semiconducteur, encore accru, combine avec une capacite de conduction electrique tres elevee de ltensemble de SCR ainsi constitue. Des tests d'evaluation ont ete menes sur un dispositif de protection electrostatique conforme au mode de realisation prefere de ['invention. Le dispositif utilise pour ces tests comporte deux SCR jumeles par leur caisson 51 de dopage p et par leur cathode 52, tels que representes sur la figure 4. La longueur de cette cathode 52 selon la direction D est de 35 micrometres. Les transistors MOS ont ete realises selon une technologie a 0,18 micrometre de largeur de grille, sans disposer de masque de repartition de courant sur les electrodes de ces transistors. Une protection efficace a ete observee contre des decharges de plus de 8 000 volts selon la norme HBM ( Model >>), sans defaillance ni deterioration du dispositif de protection. Des tests ont aussi ete menes sur un dispositif de protection electrostatique comprenant quatre SCR realises selon une succession de cinq caissons de dopage contigus, avec un circuit de detection 30 a condensateur et resistance tel que represente sur la figure 2a. Des mesures electriques et des mesures d'emission lumineuse ont montre que les quatre SCR etaient effectivement declenches simultanement, et participaient selon des contributions egales entre elles a ['evacuation des charges electriques de decharges correspondent a des tensions variables. - 11 REVENDICATIONS 1. Dispositif de protection contre des decharges electrostatiques, comprenant plusieurs thyristors (10, 20) et des moyens de commande (30, 40) connectes en parallele entre deux naeuds (1, 2) d'un circuit electrique, les moyens de commande ayant une sortie (43) connectee a la gachette (13, 23) de chacun des thyristors, dans lequel les moyens de commande comprennent des moyens (30) de detection d'une variation anormale de tension entre lesdits ncouds et des moyens de declenchement (40) adaptes pour faire circuler un courant de declenchement sur la sortie des moyens de commande en reponse a une variation anormale de tension detectee afin de declencher les thyristors. 2. Dispositif la revendication 1, dans lequel les moyens de declenchement (40) comprennent un transistor de declenchement (45) ayant une entree de commande reliee a une sortie (31) des moyens de detection, une premiere electrode reliee a la sortie (43) des moyens de commande, et une seconde electrode reliee a un premier desdits nuds (1). 3. Dispositif selon la revendication 2, dans lequel ladite premiere electrode du transistor de declenchement (45) est reliee a la sortie (43) des moyens de commande par une resistance (44). 4. Dispositif selon la revendication 2 ou 3, dans lequel le transistor (45) o de declenchement est un transistor N-MOS ayant une grille reliee a la sortie (31) des moyens de detection, un drain relic a la sortie (43) des moyens de commande, et une source reliee a des cathodes respectives (11, 21) des thyristors (10, 20). 5. Dispositif selon l'une quelconque des revendications 2 a 4, dans lequel les moyens de declenchement (40) comprennent en outre un transistor de stabilisation (46) ayant une entree de commande reliee a la sortie (31) des moyens de detection, une premiere electrode reliee a un second desdits naeuds (2), et une seconde electrode reliee a la sortie (43) des moyens de commande. - 12 6. Dispositif selon les revendications 4 et 5, dans lequel le transistor de stabilisation (46) est un transistor P-MOS ayant une grille reliee a la sortie (31) des moyens de detection, un drain relic a des anodes respectives (12, 22) des thyristors (10, 20), et une source reliee a la sortie (43) des moyens de commande. 7. Dispositif selon l'une quelconque des revendications 1 a 6, dans lequel les moyens de detection (30) comprennent un condensateur (32) connecte entre l'un desdits nccuds (2) et la sortie (31) des moyens de detection, et une resistance (33) connectee entre la sortie (31) des moyens de detection et l'autre desdits nceuds (1). 8. Dispositif selon l'une quelconque des revendications 1 a 6, dans lequel les moyens de detection (30) comprennent un circuit inverseur. 9. Dispositif selon la revendication 8, dans lequel les moyens de detection (30) comprennent un transistor N-MOS (34) et un transistor PMOS (35) ayant deux grilles respectives reliees entre elles et a une entree (36) des moyens de detection (30), des sources et des drains respectifs, le drain du transistor P-MOS etant relic a l'un desdits nceuds (2), la source du transistor N- MOS etant reliee a l'autre desdits noeuds (1), la source du transistor PMOS et le drain du transistor N-MOS etant relies entre eux et a la sortie (31) des moyens de detection. 10. Dispositif selon l'une quelconque des revendications 1 a 9, dans lequel les thyristors (10, 20) et les moyens de commande (30, 40) vent realises dans un circuit integre semiconducteur incorporant une partie au moins audit circuit electrique. 11. Dispositif selon l'une quelconque des revendications 1 a 10, dans lequel cheque thyristor comprend deux caissons contigus (50, 51) de dopages respectifs n et p formes dans un substrat (100) de materiau semiconducteur, une zone (52) de dopage n formant cathode et s'etendant a l'interieur du caisson (51) de dopage p sans contact avec ['interface entre les deux caissons, au moins une zone (53) de dopage p formant anode et s'etendant a l'interieur du caisson (50) de dopage n sans contact avec ['interface entre les deux caissons, au moins une zone (54) de dopage n formant gachette et s'etendant - 13 a l'interieur du caisson (50) de dopage n sans contact avec ['interface entre les deux caissons ni avec les zones d'anode ou de cathode, ladite zone (54) de dopage n formant gachette ayant une densite de dopage superieure a la densite de dopage du caisson (50) de dopage n. 12. Dispositif selon la revendication 11, dans lequel la ou les zones d'anode (53) et la ou les zones de gachette (54) vent alignees et alternees entre elles selon une direction (D) parallele a ['interface entre les deux caissons (50, 51). 13. Dispositif selon la revendication 12, dans lequel la ou les zones 0 d'anode (53) et la ou les zones de gachette (54) alignees ont des cotes respectifs sensiblement paralleles a ['interface entre les deux caissons (50, 51). 14. Dispositif selon la revendication 13, dans loquel la zone de cathode (52) possede un cote sensiblement parallele a la direction (D) d'alignement des zones d'anode et de gachette (53, 54). 15. Dispositif selon l'une quelconque des revendications 11 a 14, comprenant deux thyristors (11, 21) partageant un meme caisson (51) de dopage p et une meme zone de cathode (52) stetendant a l'interieur audit caisson de dopage p, et ayant des caissons respectifs distincts (50, 60) de dopage n, des zones d'anode respectives distinctes (53, 63) et des zones de gachette respectives distinctes (54, 64). 16. Circuit integre, comprenant un circuit electrique a proteger et un dispositif de protection contre des decharges electrostatiques selon l'une