FR 2842964 A1 20040130 FR 0309067 A 20030724 La présente invention concerne de façon générale un dispositif à semiconducteurs, et, de façon plus caractéristique, un circuit de génération de tension interne exempt de pointes de puissance. De façon classique, pour obtenir une faible consommation d'énergie dans des dispositifs à semiconducteurs, une tension élevée délivrée à partir d'une source externe est abaissée au niveau du circuit à semiconducteurs de façon à générer une faible tension interne. La figure 1 est un schéma de circuit d'un circuit de génération de tension interne caractéristique. Si l'on se réfère à la figure 1, le circuit de génération de tension interne 100 comprend un générateur de tension de référence 110, un comparateur 120, un dispositif d'attaque 130, un diviseur de tension 140 et un condensateur 150. Le générateur de tension de référence 110, qui est décrit en figure 2 en détail, divise une tension externe EXT VDD afin de générer une tension de référence VREF. Le comparateur compare la tension de référence VREF à une tension interne divisée DIVIVC délivrée à partir du diviseur de tension 140, et attaque le dispositif d'attaque 130 en fonction des résultats de la comparaison. De façon plus caractéristique, le comparateur 120 reçoit la tension externe EXT_ VDD. Le comparateur 120 est constitué d'un amplificateur différentiel comme montré sur la figure 3 et compare la tension interne divisée DIVIVC à la tension de référence VREF. La tension interne divisée DIVIVC est générée en divisant une tension interne IVC en fonction des valeurs de résistance de résistances Rl1, R12 du diviseur de tension 140. Si la tension interne divisée DIVIVC est inférieure à la tension de référence VREF, la sortie DAOUT du comparateur 120 a un niveau bas. Si la tension interne divisée DIVIVC est supérieure à la tension de référence VREF, la sortie DAOUT du comparateur 120 a un niveau haut. Le dispositif d'attaque 130 de la figure 1 est constitué d'un transistor métal-oxyde-semiconducteur à canal P (PMOS) MPll, dont le substrat est connecté à la tension externe EXTVDD, et délivre la tension externe EXT_VDD à la tension interne IVC en réponse à la sortie DAOUT du comparateur 120. Si la sortie DA OUT du comparateur 120 a un niveau bas, le transistor métal-oxydesemiconducteur à canal P (PMOS) MP11 est rendu passant, de façon à générer la tension interne IVC comme niveau de tension de la tension externe EXTVDD. Si la sortie DAOUT du comparateur 120 a un niveau haut, le transistor métal10 oxyde-semiconducteur à canal P MPll est bloqué, de façon à empêcher la tension externe EXTVDD d'être délivrée à la tension interne IVC. A ce moment, le niveau de la tension interne IVC est maintenu par le niveau de tension chargé dans le condensateur 150. La figure 4 montre un graphique de fonctionnement du circuit de génération de tension interne 100. Si l'on se réfère à la figure 4, du côté gauche du graphique, une tension interne croissante IVC est générée en fonction d'un niveau croissant de la tension externe EXT_VDD. Ceci est d au fait que le transistor métal-oxyde-semiconducteur à canal P MPll du dispositif d'attaque 130 est rendu passant en réponse à la sortie DAOUT du comparateur 120. Lorsque la tension externe EXTVDD devient supérieure à un certain niveau de tension, la tension interne IVC conserve une tension constante. Ceci est d au fait que le transistor métal-oxydesemiconducteur à canal P MPll du dispositif d'attaque 130 est bloqué en réponse au fait que la sortie DAOUT du comparateur 120 est à un niveau haut. Cependant, le circuit de génération de tension interne 100 a un problème dans la mesure o le niveau de tension de la tension interne IVC est changé instantanément en réponse à une pointe de tension qui est générée du fait d'une fluctuation de niveau de tension dans la tension externe EXTVDD. Ce problème est décrit en se référant aux figures 5A et 5B. La figure SA montre la tension interne IVC lorsqu'une pointe de tension positive se produit dans la tension externe EXTVDD. En réponse, le niveau de tension de la tension interne IVC conserve un niveau stable. Cependant, la figure 5B montre la tension interne IVC lors d'une pointe de tension négative dans la tension externe EXT VDD. Dans cet exemple, le niveau de tension de la tension externe EXTVDD devient un niveau de tension (IVCVt), o Vt est la tension de seuil du transistor métaloxydesemiconducteur à canal P MP11. Le transistor métaloxyde-semiconducteur à canal P MP11 du dispositif d'attaque 130 est par conséquent rendu passant. La tension interne IVC générée à l'aide du transistor métaloxydesemiconducteur à canal P MP11 activé chute en fonction de la pointe de tension de la tension externe EXT VDD, provoquant par conséquent un changement temporaire du niveau de tension IVC, comme représenté. Par conséquent, le dispositif à semiconducteurs fonctionne mal du fait de la tension interne IVC changée. Par conséquent, une caractéristique de la présente invention est de procurer un circuit de génération de tension interne exempt de pointes de puissance. Dans un aspect, la présente invention vise un circuit de génération de tension interne exempt de pointes de puissance comprenant: un diviseur de tension pour diviser le niveau d'une tension interne; un comparateur connecté à une tension externe et à la tension interne et comparant la tension interne divisée à une tension de référence pour générer une sortie comparée; et un dispositif d'attaque pour délivrer la tension externe à la tension interne en réponse à la sortie comparée du comparateur. De façon plus caractéristique, le diviseur de tension comprend des résistances connectées entre la tension interne et la tension de masse en série. Le comparateur comprend: un premier transistor métal-oxydesemiconducteur à canal N (NMOS) de type diode dont la source est connectée à la tension externe; un deuxième transistor métal- oxydesemiconducteur à canal N de type diode dont la source est connectée à la tension interne; un premier transistor métal-oxyde-semiconducteur à canal P dont la source et le substrat sont connectés aux drains des premier et deuxième transistors métal-oxyde-semiconducteur à canal N, et dont la grille et le drain sont connectés; un deuxième transistor métal- oxyde-semiconducteur à canal P dont la source est connectée aux drains des premier et deuxième transistors métal-oxyde-semiconducteur à canal N, et dont la grille est connectée à une grille du premier transistor métal- oxyde-semiconducteur à canal P; des troisième et quatrième transistors métal-oxyde-semiconducteur à canal N connectés aux drains des premier et deuxième transistors métal-oxyde-semiconducteur à canal P, respectivement, et déclenchés par la tension interne divisée et la tension de référence; et un cinquième transistor métal-oxydesemiconducteur à canal N connecté entre les drains des troisième et quatrième transistors métal-oxyde- semiconducteur à canal N et la tension de masse, et déclenché par un signal validant le comparateur. Le dispositif d'attaque est constitué d'un transistor métal-oxyde-semiconducteur à canal P dont la source est connectée à la tension externe, dont la grille est connectée à la sortie du comparateur, dont le drain est connecté à la tension interne, les drains des premier et deuxième transistors métal-oxyde25 semiconducteur à canal N du comparateur étant connectés à une tension de rétro-polarisation. Par conséquent, selon le circuit de génération de tension interne de la présente invention, un niveau de tension plus élevé venant soit de la tension externe, soit de la tension interne est utilisé comme source d'alimentation du comparateur, de façon à maintenir de façon stable le niveau de tension interne, même dans le cas o il se produit une pointe de tension qui abaisse la tension externe à un niveau inférieur à la tension interne. Ce qui précède, ainsi que d'autres objets, caractéristiques et avantages de l'invention, aparaîtront de façon évidente grâce à la description plus détaillée de formes de réalisation préférées de l'invention, comme illustré dans les dessins annexés, dans lesquels des symboles de référence identiques se réfèrent à des parties identiques dans les différentes vues. Les dessins ne sont pas nécessairement à l'échelle, l'accent étant plutôt mis sur l'illustration des principes de l'invention. La figure 1 est un schéma de circuit illustrant un circuit de génération de tension interne classique; la figure 2 est un schéma de circuit illustrant le circuit de génération de tension de référence de la figure 1; la figure 3 est un schéma de circuit illustrant le comparateur de la figure 1; la figure 4 est un graphique de fonctionnement du circuit de génération de tension interne de la figure 1 les figures SA et 5B sont des formes d'onde de fonctionnement du circuit de génération de tension interne de la figure 1 lorsqu'une pointe de tension externe est générée; la figure 6 est un schéma de circuit illustrant un circuit de génération de tension interne selon un exemple de forme de réalisation de la présente invention; la figure 7 est un schéma illustrant un comparateur selon un exemple de forme de réalisation de la présente invention; et les figures 8A et 8B sont des formes d'onde de fonctionnement du circuit de génération de tension interne de la figure 6 lorsqu'une pointe de tension externe est générée. La présente invention va à présent être décrite plus complètement ciaprès en se référant aux dessins joints, dans lesquels des exemples de formes de réalisation de l'invention sont représentées. Cependant, cette invention peut être mise en oeuvre sous différentes formes, et ne devrait pas être considérée comme limitée aux formes de réalisation exposées ici. Au contraire, ces formes de réalisation sont données de telle sorte que cette description soit exhaustive et complète, et représente complètement l'étendue de l'applicabilité de l'invention pour les personnes ayant une bonne connaissance de la technique. La figure 6 est un schéma illustrant un circuit de génération de tension interne selon un exemple de forme de réalisation de la présente invention. Si l'on se réfère à la figure 6, le circuit de génération de tension interne 600 utilise un comparateur, par exemple le comparateur 610 de la figure 7, et un dispositif d'attaque 620 constitué par un transistor métal-oxydesemiconducteur à canal P MP11 dans lequel la tension de rétropolarisation est connectée à un noeud "A" du comparateur 610 de la figure 7. De cette façon, une tension interne IVC stable est générée, même durant l'apparition d'une pointe de tension dans la tension externe EXT_VDD. Si l'on se réfère à la figure 7, un comparateur 610 comprend des premier à cinquième transistors métal-oxydesemiconducteur à canal N MN71, MN72, MN73, MN74 et MN75, et des premier et deuxième transistors métaloxydesemiconducteur à canal P MP71 et MP72. Le premier transistor métaloxyde-semiconducteur à canal N NM71 est configuré sous la forme d'un transistor de type diode, dont la source est connectée à une tension externe EXTVDD. Le deuxième transistor métal-oxyde-semiconducteur à canal N MN72 est également configuré sous la forme d'un transistor de type diode, dont la source est connectée à une tension interne IVC. Les drains des premier et deuxième transistors métal-oxyde-semiconducteur à canal N MN71 et MN72 sont connectés à un noeud "A". Les premier et deuxième transistors métal-oxyde-semiconducteur à canal N MN71 et MN72 utilisent des transistors natifs dont la tension de seuil Vth est proche de 0 V. Une source et un substrat du premier transistor métal-oxyde- semiconducteur à canal P MP71 sont connectés au noeud "A", et un drain de celui-ci est connecté à une grille de celui-ci. Une source et un substrat du deuxième transistor métal-oxyde-semiconducteur à canal P MP72 sont connectés au noeud "A", et une grille de celui-ci est connectée à la grille du premier transistor métal-oxyde-semiconducteur à canal P MP71. Les sources des troisième et quatrième transistors métal- oxydesemiconducteur à canal N MN73 et MN74 sont connectées aux drains des premier et deuxième transistors métal-oxyde10 semiconducteur à canal P MP71 et MP72, respectivement, et les grilles de ceux-ci sont connectées à une tension interne divisée DIVIVC et à une tension de référence VREF, respectivement. Le cinquième transistor métal-oxydesemiconducteur à canal N MN75 est connecté entre les drains des troisième et quatrième transistors métal-oxydesemiconducteur à canal N MN73 et MN74, et à des tensions de masse. La grille de celui-ci est connectée à un signal de validation EN du comparateur. Le comparateur 610 fonctionne comme suit. Tout d'abord, lorsque la tension externe EXT_VDD est supérieure à la tension interne IVC, par exemple, lors du fonctionnement dans un état normal, le noeud "A" a le niveau de tension de la tension externe EXT_VDD. Le comparateur 610 compare la tension interne divisée DIVIVC à la tension de référence VREF de façon à générer une sortie DA OUT. Par exemple, si la tension interne divisée DIVIVC est inférieure à la tension de référence VREF, la sortie DAOUT a un niveau bas et, si la tension interne divisée DIVIVC est supérieure à la tension de référence VREF, la sortie DAOUT a un niveau haut. La tension externe EXTVDD est délivrée à la tension interne IVC par l'attaque du dispositif d'attaque 620 de la figure 7 en réponse au fait que la sortie DAOUT est à un niveau bas d'un niveau de tension de masse, de façon à s'ajouter au niveau de tension de la tension interne abaissée IVC, par exemple à cause de l'attaque de blocs de circuit internes. La sortie DAOUT étant au niveau haut de la tension externe EXTVDD bloque le transistor métal-oxyde-semiconducteur à canal P MPll du dispositif d'attaque, de telle sorte que la tension interne IVC conserve son précédent niveau. De cette façon, le niveau de la tension interne IVC conserve un niveau constant. Ensuite, un fonctionnement dans des états anormaux va être décrit. Premièrement, si une pointe de tension ayant un niveau de tension supérieur à la tension normale se produit dans la tension externe EXT_ VDD, la tension externe agit dans le même état que dans l'état normal. Comme montré sur la figure 8A, la tension interne IVC est générée de façon stable en réponse à la sortie DA OUT du comparateur 610. Deuxièmement, si une pointe de tension ayant un niveau de tension inférieur à la tension interne IVC se produit dans la tension externe EXT_ VDD, le niveau de tension du noeud "A" devient le niveau de la tension interne IVC. Si le niveau de tension sur la sortie DAOUT du comparateur 610 devient haut au niveau de la tension interne IVC, la tension interne IVC est en conséquence connectée à une grille du transistor métal-oxyde-semiconducteur à canal P MPll du dispositif d'attaque, la tension externe EXT_ VDD avec un niveau de tension inférieur à la tension interne IVC est connectée à la source du transistor MP11, et le drain de MP11 est connecté à la tension interne IVC, de façon à bloquer par conséquent le transistor métal- oxydesemiconducteur à canal P MP11. Par conséquent, la tension interne conserve un niveau stable dans ces circonstances, parce que la pointe de tension générée dans la tension externe EXTVDD n'est pas transmise à la tension interne IVC, même si la pointe de tension a un niveau de tension inférieur à la tension interne IVC. La forme d'onde résultante est montrée en figure 8B. Par ailleurs, le niveau de tension de la sortie DAOUT du comparateur 610 ne devient pas un niveau de tension de masse. Ceci est d au fait que la tension interne IVC est supérieure à la tension externe EXTVDD, ce qui fait que la tension interne divisée DIVIVC ne peut pas devenir inférieure à la tension de référence VREF. En résultat, la sortie DA-OUT du comparateur 610 n'a pas un niveau bas. Selon le circuit de génération de tension interne de la présente invention, une pointe de tension qui se produit lorsque la tension externe EXTVDD est abaissée à un niveau qui est inférieur à la tension interne IVC n'est pas transférée à la tension interne IVC, ce qui fait que la tension interne conserve un niveau de tension stable. Le circuit de génération de tension interne utilise le niveau plus élevé des tensions externe et interne comme source du comparateur. Par conséquent, même dans le cas o une pointe de tension se produit lorsque la tension externe devient inférieure à la tension interne, le dispositif d'attaque transmettant la tension externe à la tension interne est mis hors service, ce qui fait que la tension interne est maintenue à un niveau stable. Bien que cette invention ait été particulièrement représentée et décrite en se référant à la forme de réalisation préférée de celle-ci, les personnes ayant une bonne connaissance de la technique comprendront que différents changements de formes et de détails peuvent y être apportés sans s'écarter de l'esprit et de l'étendue de l'applicabilité de l'invention telle que décrite ultérieurement. REVENDICATIONS 1. Circuit de génération de tension interne (600), caractérisé en ce qu'il comprend: un diviseur de tension (140) pour diviser un niveau d'une tension interne (IVC); un comparateur (610) connecté à une tension externe (EXTVDD) et à la tension interne (IVC) pour comparer la tension interne divisée (DIVIVC) à une tension de référence (VREF) afin de générer une sortie comparée (DAOUT); et un dispositif d'attaque (620) pour délivrer la tension externe (EXTVDD) à la tension interne (IVC) en réponse à la sortie comparée (DA_OUT) du comparateur (610). 2. Circuit de génération de tension interne (600) selon la revendication 1, caractérisé en ce que le diviseur de tension (140) comprend des résistances (R11, R12) connectées en série entre la tension interne (IVC) et une tension de masse. 3. Circuit de génération de tension interne (600) selon la revendication 1, caractérisé en ce que le circuit de génération de tension interne (600) comprend de plus un générateur de tension de référence (110) pour générer la tension de référence (VREF) ayant un niveau de tension prédéterminé en divisant un niveau de la tension externe ( EXTVDD). 4. Circuit de génération de tension interne (600) selon la revendication 1, caractérisé en ce que le comparateur (610) comprend: un premier transistor métal-oxyde-semiconducteur à canal N (NMOS) de type diode (MN71), dont la source est connectée à la tension externe (EXTVDD); un deuxième transistor métal-oxyde-semiconducteur à canal N de type diode (MN72), dont la source est connectée à la tension interne (IVC); un premier transistor métal-oxyde-semiconducteur à canal P (PMOS) (MP71), dont la source et le substrat sont connectés aux drains des premier et deuxième transistors métal-oxyde-semiconducteur à canal N (MN71, MN72), et dont la grille et le drain sont connectés l'un à l'autre; un deuxième transistor métal-oxyde-semiconducteur à canal P (MP72), dont la source et le substrat sont connectés aux drains des premier et deuxième transistors métal-oxyde-semiconducteur à canal N (MN71, MN72), et dont la grille est connectée à la grille du premier transistor métal-oxyde-semiconducteur à canal P (MP71); des troisième et quatrième transistors métaloxydesemiconducteur à canal N (MN73, MN74) connectés aux drains des premier et deuxième transistors métal-oxydesemiconducteur à canal P (MP71, MP72), et déclenchés par la tension interne divisée (DIVIVC) et la tension de référence (VREF), respectivement; et un cinquième transistor métal-oxyde-semiconducteur à canal N (MN75) connecté entre les drains des troisième et quatrième transistors (MN73, MN74) et une tension de masse, et déclenché par un signal (EN) validant le comparateur (610). 5. Circuit de génération de tension interne (600) selon la revendication 4, caractérisé en ce que le dispositif d'attaque (620) est un transistor métal-oxydesemiconducteur à canal P (MPh1) dont la source est connectée à la tension externe (EXTVDD), dont la grille est connectée à la sortie (DA_0OUT) du comparateur (610), dont le drain est connecté à la tension interne (IVC), les drains des premier et deuxième transistors métaloxydesemiconducteur à canal N (MN71, MN72) du comparateur (610) étant connectés à une tension de rétropolarisation. 6. Circuit de génération de tension interne (600) selon la revendication 4, caractérisé en ce que les premier et deuxième transistors métal-oxydesemiconducteur à canal N (MN71, MN72) sont des transistors natifs dont les tensions de seuil sont de 0 V.