FR 2839841 A1 20031121 FR 0206068 A 20020517 SP 20729/HM PIXEL ACTIF CMOS A BRUIT REDUIT L' invention est du domaine des capteurs dimages avec pixels actifs CMOS. Wile concerne plus particulierement un pixel actif CMOS a bruit reduit. Actuellement, la principale limitation des capteurs dimage avec pixels actifs CMOS est la presence dun bruit de reinitialisation dans les signaux electriques produits par les pixels du capteur. Ce bruit de reinitialisation est genant car il est preponderant par rapport aux autres bruits dans la chalne analogique d' acquisition du signal. Un pixel actif CMOS classique comporte essentiellement un element photosensible, tel qu'une photodiode, associe a trots transistors, un transistor de selection pour selectionner le pixel, un transistor pour reinitialiser la charge electrique de l' clement photosensible et un transistor de lecture pour delivrer un signal representatif de la charge electrique de la photodiode avant et apres reinitialisation du pixel. La structure d'un tel pixel actif CMOS est montree a la figure 1. L' element photosensible, note PD, y est 2s represente par sa capacite Cp. Un transistor de reinitialisation MR est connecte entre une borne d'alimentation VDD et l 'clement photosensible. Ce transistor est relic a l 'clement photosensible en un point appele nud photosensible. Ce nud photosensible est par ailleurs relic a la grille d'un transistor de lecture MD. Le drain du transistor MD est connecte a la borne d'alimentation VDD et sa source est connectee au drain d'un transistor de selection MS. Enfin, le drain du transistor MS est connecte a une borne de sortie S du pixel. Pour selectionner ce pixel, un signal SEL est s applique sur la grille du transistor MS. Un tel pixel actif CMOS fonctionne de la maniere suivante: pendant une phase de reinitialisation (signal RESET actif), le potentiel de l 'clement photosensible est reinitialise a une valeur fixe V0. Puis, sous l'effet dun signal lumineux, la charge electrique de ltelement photosensible est modifiee et la tension a ses bornes passe alors de V0 a V0-Vsignal, Vsignal etant representatif du nombre de photons incidents recus par le pixel. Un procede a double echantillonnage correle dit CDS (pour Correlated Double Sampling en langue anglaise) est alors utilise pour fire la valeur Vsignal. Ce procede consiste a fire le signal a la sortie du pixel avant et apres reinitialisation du pixel puis a calculer la difference entre les deux signaux pour en deduire Vsignal. Cette structure de pixel presente quatre inconvenients maj ours. Un premier inconvenient est que la phase de reinitialisation engendre un bruit de reinitialisation dans l 'clement photosensible. Ce bruit est dautant plus eleve que la capacite de la photodiode est faible. La valeur efficace de ce bruit est donnee par la formule suivante B= vcp ou k est la constante de Boltzmann, T est la temperature absolue et Cp est la capacite de la photodiode. Avec une capacite Cp de 3 femtofarads, la valeur efficace du bruit est de l,2 mV a une temperature de 300 Kelvins. Un deuxieme inconvenient est la presence d'un bruit d'alimentation. En effet, il existe un couplage direct entre la source d'alimentation en tension VDD et le nud photosensible par l'intermediaire de la capacite drain-grille du transistor de Iecture. Un bruit d'alimentation vient alors s'aj outer au bruit de reinitialisation dans la photodiode. Par ailleurs, l'utilisation d'un transistor MOS en tent qu'interrupteur pour realiser la reinitialisation du pixel produit une injection de charges electriques dans la photodiode: une partie des charges electriques formant le canal du transistor MOS se retrouvent, apres passage du transistor dans sa zone de blocage, dans la capacite de la photodiode. La variation de tension qui en resulte est d'autant plus elevee que la capacite de la photodiode est faible. Ce phenomene reduit 2s l' excursion en tension du signal de sortie d'une fraction pouvant etre relativement importante. Enfin, un probleme de traluage apparalt egalement loreque la phase de reinitialisation ne parvient pas a effacer totalement l' information acquise dans la photodiode lors de la precedente phase de lecture. Le tralnage se manifeste sur un ecran par une remanence de l' image: l' image lue contient alors un residu de s l' image precedente. Ce probleme apparalt quand on utilise une technique de reinitialisation a bande passante limitee. Pour remedier a tout ou partie de ces problemes, une lo nouvelle structure de pixel actif CMOS a ete developpee. Cette structure est divulquee dans la demande de brevet franc,ais, dont le numero de dep8t est 01/07349, deposee le 28 mai 2001 au nom du present demandeur. Cette nouvelle structure de pixel actif CMOS est illustree par les figures 2 et 3. En reference a la figure 2, le pixel actif CMOS, note P. comprend une photodiode PD de capacite Cp, un amplificateur AMP1 actif pendant la phase de reinitialisation (signal READ inactif), un amplificateur suiveur AMP2 actif pendant la phase de lecture (signal READ actif), deux interrupteurs IT1 et IT2 montes en serie entre la sortie et l' entree inverseuse de l'amplificateur AMP1, et un element capacitif CF de capacite CF monte en parallele avec l'interrupteur ITT. La photodiode PD est connectee entre un nud photosensible N et la masse. L' entree non inverseuse de l'amplificateur AMP1 est connectee a une borne de sortie S du pixel qui rec,oit une tension de reference pendant la phase de reinitialisation du pixel. L'amplificateur suiveur AMP2 actif pendant la s phase de lecture est place entre le mud photosensible N et la borne de sortie S du pixel. Un schema plus detaille de ce pixel actif CMOS est represente a la figure 3. Un transistor M1 et un transistor de selection de ligne M2 vent utilises pour former l'amplificateur AMP1 pendant la phase de reinitialisation. Ces transistors torment egalement l'amplificateur suiveur AMP2 pendant la phase de lecture. Des transistors M3 et M4 vent egalement utilises pour former les interrupteurs IT1 et IT2. Ces composants vent connectes entre eux de la maniere suivante. Le transistor M1 a sa grille connectee au nud photosensible N et sa source connectee a la borne de sortie S du pixel. La borne de sortie S delivre un signal representatif de la charge electrique de la photodiode pendant la phase de lecture du pixel. Le transistor de selection M2 est monte en cascode avec le transistor M1, c' eat-a-dire que sa source est reliee au drain du transistor M1. Son drain est connecte a un nud B commun a tous les pixels de la colonne a laquelle le pixel considere est raccorde et sa grille recoit un signal de selection SEL pour selectionner le pixel. Le transistor M3, formant l'interrupteur ITT, est connecte entre le nud photosensible N et un point A du pixel. Ce transistor est commande par un signal de reinitialisation RS1 actif pendant une premiere periode ó1 de la phase de reinitialisation du pixel. La phase de reinitialisation du pixel est en effet composee de trots periodes ó1, ó2 et 43 consecutives. Le transistor M4 est connecte entre le nud B et le s nud A. Ce transistor est commande par un signal de reinitialisation RS2 actif pendant les periodes ó1 et ó2 de la phase de reinitialisation. L'element capacitif CF est connecte en parallele avec le transistor M3 entre le nud A et le nud N. Enfin, la somme des contributions capacitives de chaque pixel de la colonne du pixel considere entre son point respectif B et la masse est representee sur le schema par une capacite C, connectee entre le nud B et la masse. Des moyens vent prevus dans le capteur d' image contenant le pixel pour polariser et alimenter le pixel pendant les differentes phases de fonctionnement du pixel. Ces moyens vent avantageusement commune a tous les pixels d'une meme colonne dans le capteur dimage, voire a tous les pixels du capteur dimage selon le cast On prevoit done une source de tension VDD et une source de courant SC1 pour alimenter en energie le nud B du pixel respectivement pendant la phase de lecture et la phase de reinitialisation du pixel. On prevoit 2s egalement une deuxieme source de courant SC2 et une source de tension SV presentant un bruit negligeable pour imposer a la borne de sortie S du pixel respectivement un courant pendant la phase de lecture et une tension de reference VREF pendant la phase de reinitialisation. Le fonctionnement de ce pixel actif CMOS est illustre par les chronogrammes des signaux de commando SEL, RS1, RS2 et READ de la figure 4. La lecture de l' information contenue dans la photodiode apres modification de sa charge electrique sons l'effet d'un signal lumineux necessite une premiere phase de lecture pour acquerir un signal representatif de liillumination du pixel par le signal lumineux, une phase de reinitialisation de la charge electrique du pixel, et une deuxieme phase de lecture pour acquerir un signal representatif de la charge electrique initiale du pixel. La difference entre ces deux signaux donne un signal representatif de la variation de la charge electrique due aux photons incidents du signal lumineux. Pendant lesdites premiere et seconde phases de lecture du pixel, le signal de commande READ et le signal de selection SEL vent actifs alors que les signaux RS1 et RS2 vent inactifs. Dans le cas present (utilisation de transistors MOS a canal N), un signal est dit actif stil presente un niveau de tension haut et inactif s'il presente un niveau de tension teas. Pendant la premiere phase de lecture, le nud B est alimente par la tension d'alimentation VDD et un courant est impose par la source de courant SC2 sur la borne de sortie S du pixel. Les transistors M3 et M4 vent bloques. Le transistor n1, alors monte en suiveur, est alimente a travers le transistor M2. Un signal de tension representatif de la charge electrique de la photodiode est alors disponible sur la borne de sortie S du pixel. Ensuite, pendant les trots periodes ó1, ó2 et ó3 de la s phase de reinitialisation, le signal READ est inactif. Pendant la periode ó1 cite d' effacement (on "hard reset" dans la terminologie anglo-saxonne), les signaux de commande SEL, RS1 et RS2 vent actifs. Les transistors M2, M3 et M4 vent done conducteurs. Le transistor M1 est monte en amplificateur et son drain est connecte a sa grille par l'intermediaire du transistor M2. Le pixel est alimente par le courant provenant de la source de courant SC1 et la tension de reference VREF est imposee sur la borne de sortie S du pixel. Le courant fourni par la source de courant SC1 traverse les transistors M1 et M2 et est absorbe par la source de tension SV. Un potentiel VREF+VGs(Ml) est impose sur le nud photosensible N. VGS (M1) representant la tension grille-source du transistor M1. La periode ó1 a pour but d'effacer l' information contenue initialement dans le pixel en imposant une tension fixe aux bornes 2s de la photodiode. Pendant la periode 42 cite de relaxation, le signal de commande RS1 est inactif. Le transistor M3 est alors bloque. La tension de bruit est echantillonnee sur l' clement capacitif CF. Le transistor M1 est contre- reactionne par le diviseur capacitif forme de l' clement capacitif CF et de la capacite de la photodiode PD. Le transistor M1 fonctionne alors en amplificateur (amplificateur AMP1). Les transistors M1 et M2 etant montes en cascode, on obtient alors un gain statique eleve pour le transistor M1. Le gain de la boucle formee par les transistors M1 et M2 et le diviseur capacitif est eleve malgre le diviseur capacitif. La phase t2 doit 8tre maintenue jusqu'a ce que l'amplificateur AMP1 atteigne un etat d'equilibre. Pendant la periode ó3, le signal de commande RS2 est inactif. Le transistor M4 est done bloque. Ce passage a 1S un niveau teas est opere tres rapidement par rapport a la constante de temps de l'amplificateur AMP1. Cette structure de pixel actif CMOS permet d'obtenir des resultats satisfaisants en termes de bruit de reinitialisation, de bruit d'alimentation, d' injection de charges electriques dans la photodiode et de tralnage comme cela a ete expose de facon tres complete dans la demande de brevet francais n Ol/07349 citee precedemment. Cependant, la capacite de couplage grille-drain du transistor M3 produit une variation de tension positive au nud B (correspondent a la sortie de l'amplificateur AMP1) lors de la periode t2 de la phase de reinitialisation. Cette variation est acceptable tent que 1'amplificateur AMP1 ne sature pas et ntecrete pas le signal. Selon la technologie de gravure employee, cette capacite de couplage peut etre tres elevee. Dans un cas extreme, on retrouve alors a la sortie de l'amplificateur une tension tres elevee, qui est ecretee a la valeur d'alimentation VDD, a une tension de dechet pres. L' evolution du potentiel au nud B dans lo ce cas est montree a la figure 4. Comme la sortie de l'amplificateur est ecretee, celui-ci n'amplifie plus de maniere lineaire et lteffet recherche, a savoir principalement la correction du bruit de reinitialisation, ntest plus atteint. Ce couplage intervient en fait de maniere negative lors du front descendant du signal de commande RS1. Deux phenomenes se produisent alors: - le potentiel sur le nud photosensible N baisse instantanement; et - une partie des charges electriques constituent le canal du transistor M3 est injectee dans le nud N. ce qui contribue a faire baisser encore plus le potentiel du nud N. Le potentiel du nud N commandant la grille du transistor n1 diminuant, il en resulte que le potentiel au nud B augmente. Cette augmentation du potentiel a la sortie de l'amplificateur est d'autant plus forte que la capacite CF est faible, ce qui correspond aux conditions de realisation du pixel. Le but de l' invention est de realiser un pixel actif CMOS ameliore qui soit insensible a ce probleme de couplage capacitif du transistor M3. Selon ['invention, on propose de compenser les effete du front descendant du signal de commande RS1 du transistor M3 en appliquant un front montant de meme amplitude sur un autre transistor de memes dimensions dans le pixel. Etant donne qu' il n' est pas sonhaitable d' aj outer un autre transistor dans le pixel pour mettre en muvre cette compensation, on prevoit selon l' invention de modifier la structure et le fonctionnement du pixel decrit precedemment pour que la compensation soit realisee par le transistor n4 et le signal de commande RS2. Selon ['invention, on propose done une structure de pixel actif CMOS dans laquelle les transistors MOS M3 et M4 vent arranges dans une configuration de type parallele plut8t que eerie. La presente invention a done pour objet un pixel actif CMOS pour capteur d' image comportant un element photosensible, tel qu'une photodiode, dont la charge electrique est reinitialisee pendant une phase de reinitialisation et lue pendant une phase de lecture, ledit element photosensible etant connecte entre un baud photosensible et la masse, caracterise en ce qu'il comporte en outre: - un premier amplificateur actif pendant ladite phase de reinitialisation et dont les entrees inverseuse et non inverseuse vent respectivement connecters au need photosensible et a une source de tension de reference, - un premier interrupteur connecte entre l' entree inverseuse et la sortie audit premier amplificateur, commande par un premier signal de commands actif pendant une premiere periode de la phase de reinitialisation et inactif pendant des deuxieme et troisieme periodes de la phase de reinitialisation et pendant la phase de lecture, - un element capacitif connecte entre la sortie audit premier amplificateur et un noun intermediaire du pixel, - un deuxieme interrupteur connecte entre le need photosensible et le mud intermediaire du pixel, commande par un deuxieme signal de commands actif pendant le debut de la premiere periode de la phase de reinitialisation et pendant la totality de la deuxieme periode de la phase de reinitialisation et inactif pendant le reste de la phase de reinitialisation et pendant la phase de lecture, et - un second amplificateur monte en suiveur, actif pendant la phase de lecture, done l' entree est connectee au need photosensible et la sortie delivre un signal representatif de la charge electrique audit element photosensible pendant ladite phase de lecture. Lesdits premier et second amplificateurs consistent en un premier transistor dont la grille est connectee au nud photosensible et la source est reliee a ladite source de tension de reference pendant ladite phase de reinitialisation et a une premiere source de courant pendant ladite phase de lecture, et un transistor de selection commande par un signal de selection actif pendant lesdites phases de reinitialisation et de lecture audit pixel, dont la source est connectee au lo drain du premier transistor et dont le drain est connecte a une seconde source de courant pendant ladite phase de reinitialisation et a une source de tension d'alimentation pendant ladite phase de lecture, la source audit premier transistor delivrant ledit signal representatif de la charge electrique audit element photosensible pendant ladite phase de lecture. L' invention concerne egalement un procede de reinitialisation d'un pixel actif CMOS comportant au moins un element photosensible de capacite Cp ayant un nud photosensible, un amplificateur ayant une entree inverseuse connectee audit nud photosensible, une entree non inverseuse et une sortie, un premier interrupteur initialement dans un etat ouvert connecte entre l' entree inverseuse et la sortie audit amplificateur, un element capacitif de capacite CF connecte entre la sortie audit amplificateur et un nud intermediaire du pixel, et un second interrupteur initialement dans un etat ouvert connecte entre le nud photosensible et le nud intermediaire, ledit procede etant caracterise en ce qu'il comprend les etapes suivantes: - appliquer, pendant une premiere periode, une tension de reference sur l' entree non inverseuse audit amplificateur, relier la sortie audit amplificateur a son entree inverseuse en ferment ledit premier interrupteur pendant ladite premiere periode, et appliquer brievement ladite tension de reference sur les deux bornes audit element capacitif en ferment momentanement ledit second interrupteur au debut ladite premiere periode pour reinitialiser la charge de celui ci, contre-reactionner, pendant une deuxieme periode cite de relaxation, la sortie audit amplificateur sur son entree inverseuse par ledit element capacitif de retroaction en ferment ledit second interrupteur jusqua atteindre un etat d'equilibre, ledit premier interrupteur etant ouvert; et - ouvrir, pendant un troisieme temps, ledit second interrupteur. Lorsque commence la deuxieme periode (a l'ouverture du premier interrupteur), il se produit une variation positive de la tension a la sortie de l'amplificateur. 2s La fermeture du second interrupteur a pour but de compenser cette variation positive. Cette fermeture de l'interrupteur est operee avant que l'amplificateur n' arrive a saturation et apres que le premier interrupteur a atteint un etat completement ouvert. C'est pourquoi la commande de fermeture du second interrupteur n'intervient, de preference, pas immediatement apres la commande d'ouverture du premier interrupteur mais quelques nanosecondes apres. Par ailleurs, en fin de periode de relaxation, le s transistor formant le deuxieme interrupteur est mis en faible inversion juste avant son blocage, pour diminuer encore le bruit de reinitialisation produit par celui ci. D'autres caracteristiques et avantages de l' invention apparaltront a la lecture de la description detaillee qui suit et qui est faite en reference aux dessins annexes, parmi lesquels: - la figure 1, deja decrite, represente un pixel actif CMOS classique a 3 transistors, - la figure 2 represente un schema d'un autre pixel actif CMOS de l'art anterieur, - la figure 3 represente un schema plus detaille du pixel actif CMOS de la figure 2; - la figure 4 represente les chronogrammes des signaux de commande du pixel actif CMOS de la figure 3; - la figure 5 represente un schema d'un pixel actif CMOS selon ['invention; - la figure 6 represente un schema plus detaille du pixel actif CMOS de la figure 5; et - la figure 7 represente les chronogrammes des signaux de commande et du potentiel au nud B du pixel actif CMOS de la figure 6. La structure generale d'un pixel actif CMOS selon l' invention est montree a la figure 5. La structure de pixel se differencie de celle exposee a la figure 2 en ce que l'interrupteur IT2 est monte en serie avec lelement capacitif CF entre l' entree inverseuse et la sortie de l'amplificateur AMPl, et en ce que l'interrupteur ITl est connecte entre lt entree inverseuse et la sortie de l'amplificateur AMPl. Un schema plus detaille du pixel est represente a la figure 6, a comparer avec celui de la figure 3. Par rapport a la figure 3, la position de lelement capacitif CF et des transistors M3 et M4 formant les interrupteurs ITl et IT2 est modifiee. Selon l 'invention, le transistor M3 a son drain connecte au nud s et sa source connectee au nud photosensible N. D'autre part, le transistor M4 a sa source connectee au nud photosensible N et son drain connecte au nud A et ltelement capacitif CF est monte entre le nud A et le nud s. Le reste du schema est inchange par rapport a la figure 3. Par consequent, tout ce qui a ete decrit dans le preambule de la presente demande sur la structure du pixel actif CMOS, a l' exception de la position des transistors M3, M4 et de l' clement capacitif CF, vaut pour la presente invention. S'agissant des signaux de commande SEL, RSl, RS2 et READ du pixel, senl le signal de commande RS2 applique sur la grille du transistor M4 est modifie par rapport aux chronogrammes de la figure 4. Ce signal est actif au debut la periode l d'effacement pour reinitialiser le potentiel sur ['element capacitif OF et pendant la majoure partie de la periode ó2 de relaxation. Le fonctionnement de ce pixel actif CMOS est illustre par les chronogrammes des signaux de commands SEL, RS1, RS2 et READ de la figure 7. Comme decrit dans le preambule de la presente demande, le precede de lecture de l'etat du pixel comprend deux phases de lecture separees par une phase de reinitialisation. La premiere phase de lecture a pour but de produire un signal representatif de la charge electrique de la photodiode acres illumination du pixel par un signal lumineux; la phase de reinitialisation a pour but de reinitialiser la charge electrique de la photodiode et la deuxieme phase de lecture a pour but de produire un signal representatif de la charge electrique initiate du pixel. La difference entre les deux charges lues donne la charge electrique due aux photons incidents du signal lumineux. Pendant lesdites premiere et seconde phases de lecture du pixel, le signal de commande READ et le signal de selection SEL vent actifs alors que les signaux RS1 et RS2 vent inactifs. Le pixel actif fonctionne alors comme le pixel de la figure 3. Pendant la phase de reinitialisation, le signal READ est inactif et le signal SEL reste actif. Periode d'effacement (1) Les signaux RS1 et RS2 vent actifs au debut de la phase ó1 pour reinitialiser tous les potentials du pixel. Puis rapidement, le signal RS2 redevient inactif. Les transistors M2 et M3 vent conducteurs. Le transistor M1 est monte en amplificateur et le drain du transistor M2 est connecte a la grille du transistor M1. Un potentiel fixe VREF+VGs(Ml) est impose sur le nud photosensible N pour effacer l' information contenue dans la photodiode. Periode de relaxation (2) La periode de relaxation ó2 debute au front descendant du signal de commande RS1. Au debut de cette periode, le signal de commande RS2 reste inactif. Il n'y a done pas de capacite de retroaction et la capacite de couplage du transistor M3 associe au front descendant du signal RS1 provoque une montee rapide du potentiel au nud B. Mais, avant que le potentiel au nud B n'atteigne sa valeur d'equilibre, on provoque un front montant du signal RS2. Il en resulte: - la presence d'une capacite de retroaction CF necessaire pour cette phase, - la montee du potentiel au nud B due au front descendant du signal RS1 sur la grille du transistor M3 est compensee par le front montant du signal RS2 applique sur la grille du transistor M4. La premiere condition importante pour que cette compensation soit efficace est d'attendre le blocage complet du transistor M3 pour mettre en conduction le transistor M4. Le transistor M4 permet alors de compenser exactement les charges electriques injectees par le transistor M3 sur le nud commun aux deux transistors. C' est pourquoi la commande de fermeture du transistor M4 n'intervient pas immediatement apres la commande d'ouverture du transistor M3 mais quelques nanosecondes apres. L'autre condition est que les deux transistors M3 et M4 doivent etre apparies pour que la compensation soit de m8me amplitude que la variation de tension introduite par le couplage capacitif du transistor M3 au nud B. mais de signe oppose. Cela signifie que les transistors M3 et M4 vent de m8mes dimensions, de meme geometric et de meme orientation dans le circuit integre formant ledit pixel actif CMOS. Apres le front montant du signal RS2, le potentiel au nud B revient a un niveau voisin de celui qu'il a lorsque le signal RS1 est actif, et l'amplificateur AMP1 peut done fonctionner dans sa zone lineaire pendant la periode de relaxation ó2 S'agissant du bruit de reinitialisation, le transistor M3 est bloque pendant la periode de relaxation ó2. La tension de bruit C est echantillonnee sur lelement capacitif CF. Le transistor M1 est contre-reactionne par le diviseur capacitif forme de l' clement capacitif CF et de la capacite de la photodiode PD. Le transistor M1 fonctionne alors en amplificateur (amplificateur AMP1). Les transistors M1 et M2 etant montes en cascode, on obtient alors un gain statique eleve pour l'amplificateur. Le gain statique du transistor M1 stexprime sous la lo forme suivante: Go = gm1 x Ro Ou gm1 est la transconductance du transistor M1 et Ro est son impedance de charge sur la borne B. Le rapport CF/CP etant tres inferieur a 1, le gain de la boucle formee par les transistors M1 et M2 et le diviseur capacitif est tres superieur a 10 et vaut: Gb=Gox >>1 CF+CP La valeur du gain de boucle Gb reste elevee malgre le diviseur capacitif. Le produit gain - bande passante, egal a gml/C, ou C represente la capacite de charge sur le nud B. est fixe par le choix du courant traversant le transistor M1 a savoir le courant fourni par la source de courant SC1. La periode de relaxation ó2 est maintenue jusqu'a ce que l'amplificateur AMP1 atteigne un nouvel etat d'equilibre. Le gain de boucle Gb eleve fait en sorte que le bruit de reinitialisation C echantillonne en contra-reaction sur l' clement capacitif se repartisse pour une fraction G 1 sur la photodiode, et pour une fraction Gb sur le drain du transistor M2. Il en Gb + 1 resulte que le bruit, note Bl, introduit par l' clement capacitif CF dans la photodiode est attenue par le gain de boucle. On a alors: B1= CE Z MXCF +CP Gb + 1 GO CF3/ Un bruit B2 large bande est egalement produit par le transistor M4. Ce bruit n'est pas contre-reactionne par l'amplificateur car, au-dela du produit gain - bande passante, l'amplificateur AMPl nta plus de gain ( CF + CP V CFCP V CP V CF + CP Le bruit habitue! produit par la photodiode (vlc) subit par consequent une attenuation par le facteur | CF VCF +CP Selon une caracteristique supplementaire de l' invention, on prevoit de faire fonctionner le transistor M4 en faible inversion avant de le bloquer en fin de periode ó2 afin de diminuer encore le bruit de reinitialisationdans le pixel. En effet, le transistor M4 contribue fortement a la presence de ce bruit dans le pixel. Lorsqu'un transistor MOS est utilise en faible inversion, il est demontre que sa densite spectrale de bruit est inferieure de 3 dB a ce qu'elle serait en zone ohmique. Pour mettre le transistor M4 est faible inversion, il suffit de baisser progressivement le signal de commande RS2 applique sur sa grille. Quand ltetat de faible inversion est atteint, le transistor M4 peut ensuite 8tre bloque completement par un front descendant du signal RS2. Troisieme periode (3) Pendant la periode ó3, le signal de commande RS2 est inactif et le transistor M4 est done bloque. Ce passage a un niveau teas doit 8tre opere tres rapidement par rapport a la constante de temps de l'amplificateur AMP1. Le bruit B2 est alors bloque dans la photodiode. Le bruit total se retrouvant alors dans la photodiode est la somme quadratique de sl et B2 si le transistor M4 est en forte inversion. B totat = B12 + B22 soit Btota =kT[ [;2C CP(CF + CP)] Si comme prevu, le transistor M4 est mis en faible inversion a la fin de la periode de relaxation 42, BIOtaI2 devient egal a: Bo =kT: G C +2C (C +C)1 Ainsi, lorsque la valeur de la capacite de l 'clement capacitif CF augmente, le bruit Bl diminue alors que le bruit B2 augmente. Il est done possible de definir une valeur CF pour laquelle le bruit total est minimal. En pratique, la valeur minimale du bruit total est tres inferieure a la valeur du bruit de reinitialisation habitue!, a savoir -. Les performances de ce pixel vis a vis de ['injection de charges electriques, de la rejection de l'alimentation et du probleme de tralnage vent par ailleurs les suivantes. S'agissant de l' injection de charges electriques dans ['element photosensible, le front descendant du signal de commande RSl (debut de ó2) provoque une injection de charges dans la photodiode provenant du transistor M3. Cette injection est ensuite corrigee par le front montant du signal RS2 pendant la periode de relaxation ó2. Il en resulte que le nud photosensible est done protege contre une injection importante de charges electriques. S'agissant de la rejection de la tension d'alimentation, le bruit d'alimentation est filtre par la capacite C presente sur le nud s puis attenue par le diviseur capacitif avant d'atteindre le nud photosensible. S'agissant du bruit injecte par le signal de selection SEL, ce signal peut etre filtre puisque ses transitions peuvent etre lenses. Le drain du transistor Ml est alors decouple de l'alimentation et de ce fait la photodiode aussi. S'agissant du mecanisme de traluage, lorsque les transistors Ml, M2 et M3 vent conducteurs lors de la periode d' effacement l, on impose sous faible impedance une tension fixe sur la photodiode, independante de la valeur initiale contenue dans le pixel. La constante de temps pour atteindre cet etat est faible, environ 50 ns. Il en resulte que, au terme de quelques constantes de temps, la valeur initiale du pixel est totalement effacee. Le procede de reinitialisation decrit precedemment peut etre applique a tout pixel actif CMOS comportant au moins un element photosensible de capacite Cp ayant un nud photosensible N. un amplificateur AMPl ayant une entree inverseuse connectee audit nud photosensible, une entree non inverseuse et une sortie, un premier interrupteur IT1 initialement dans un etat ouvert connecte entre l' entree inverseuse et la sortie audit amplificateur, un element capacitif CF de capacite CF connecte entre la sortie audit amplificateur et un nud intermediaire A du pixel, et un second interrupteur IT2 initialement dans un etat ouvert connecte entre le nud photosensible N et le nud intermediaire A. D'une maniere tres generale, le procede consiste alors en les etapes suivantes: - appliquer, pendant une premiere periode ó1, une tension de reference VREF+VGs(M1) sur l' entree non inverseuse audit amplificateur AMP1, relier la sortie audit amplificateur a son entree inverseuse en ferment ledit premier interrupteur IT1 pendant la periode t1, et appliquer brievement la tension de reference VREF+VGs(Ml) sur les deux bornes de l' clement capacitif en ferment momentanement le second interrupteur IT2 au debut ladite periode ó1 pour reinitialiser la charge de celui-ci, - contre- reactionner, pendant une deuxieme periode cite de relaxation ó2, la sortie audit amplificateur AMP1 sur son entree inverseuse par ledit element capacitif de retroaction CF en ferment ledit second interrupteur IT2 jusqua atteindre un etat d'equilibre, ledit premier interrupteur IT1 etant ouvert; et - ouvrir, pendant un troisieme temps ó3, ledit second interrupteur IT2. REVENDICATIONS l) Pixel actif CMOS pour capteur dimage comportant un element photosensible (PD), tel qu'une photodiode, dont la charge electrique est reinitialisee pendant une phase de reinitialisation et lue pendant une phase de lecture, ledit element photosensible (PD) etant connecte entre un nud photosensible (N) et la masse, caracterise en ce qu'il comporte en outre: - un premier amplificateur (AMP1) actif pendant ladite phase de reinitialisation et dont les entrees inverseuse et non inverseuse vent respectivement connectees au nud photosensible (N) et a une source de tension de reference (SV), - un premier interrupteur (ITl) connecte entre l' entree inverseuse et la sortie audit premier amplificateur (AMP1), commande par un premier signal de commande (RSl) actif pendant une premiere periode (ól) de la phase de reinitialisation et inactif pendant des deuxieme et troisieme periodes (2, ó3) de la phase de reinitialisation et pendant la phase de lecture, - un element capacitif (CF) connecte entre la sortie (B) audit premier amplificateur (AMP1) et un nud intermediaire (A) du pixel, - un deuxieme interrupteur (IT2) connecte entre le nud photosensible (N) et le nud intermediaire (A) du pixel, commande par un deuxieme signal de commande (RS2) actif pendant le debut de la premiere periode de la phase de reinitialisation (ól) et pendant la totalite de la deuxieme periode de la phase de reinitialisation (2) et inactif pendant le reste de la phase de reinitialisation et pendant la phase de lecture, et un second amplificateur (AMP2) monte en suiveur, actif pendant la phase de lecture, dont lt entree est connectee au need photosensible (N) et la sortie (S) delivre un signal representatif de la charge electrique audit element photosensible (PD) pendant ladite phase de lecture. 2) Pixel actif CMOS selon la revendication 1, caracterise en ce que lesdits premier et second amplificateurs (AMP1,AMP2) consistent en un premier transistor (M1) dont la grille est connectee au nud photosensible (N) et la source est reliee a ladite source de tension de reference (SV) pendant ladite phase de reinitialisation et a une premiere source de courant (SC2) pendant ladite phase de lecture, et un transistor de selection (M2) commande par un signal de selection actif pendant lesdites phases de reinitialisation et de lecture audit pixel, dont la source est connectee au drain du premier transistor (M1) et dont le drain est connecte a une seconde source de courant (SC1) pendant ladite phase de reinitialisation et a une source de tension d'alimentation (VDD) pendant ladite phase de lecture, la source audit premier transistor (M1) delivrant ledit signal representatif de la charge electrique audit element photosensible (PD) pendant ladite phase de lecture. 3) Pixel actif CMOS selon la revendication 1 ou 2, caracterise en ce que, Cp designant la capacite de l' clement photosensible, le rapport CF/CP est tres inferieur a 1 et en ce que le gain du premier s amplificateur (AMP1) est tel que le produit de ce gain par le rapport CF/(CF+CP) est superieur a 10. 4) Pixel actif CMOS selon l'une des revendications precedentes, caracterise en ce que lesdits premier et deuxieme interrupteurs (IT1,IT2) vent realises par des transistors MOS (M3,M4) de memes dimensions, de meme geometric et de meme orientation. ) Procede de reinitialisation d'un pixel actif CMOS comportant au moins un element photosensible (PD) de capacite Cp ayant un nud photosensible, un amplificateur (AMP1) ayant une entree inverseuse connectee audit nud photosensible, une entree non inverseuse et une sortie, un premier interrupteur (ITT) initialement dans un etat ouvert connecte entre lt entree inverseuse et la sortie audit amplificateur, un element capacitif (CF) de capacite CF connecte entre la sortie audit amplificateur et un nud intermediaire (A) du pixel, et un second interrupteur (IT2) initialement dans un etat ouvert connecte entre le nud photosensible (N) et le nud intermediaire (A), ledit procede etant caracterise en ce qu'il comprend les etapes suivantes: - appliquer, pendant une premiere periode (1), une tension de reference (VREF+VGs(Ml)) sur lentree non inverseuse audit amplificateur (AMP1), relier la sortie audit amplificateur a son entree inverseuse en ferment ledit premier interrupteur (ITT) pendant ladite premiere periode (41), et appliquer brievement ladite tension de reference (VREF+VGS(Ml)) sur les deux bornes S audit element capacitif (CF) en ferment momentanement ledit second interrupteur (IT2) au debut ladite premiere periode (41) pour reinitialiser la charge de celui-ci, contre-reactionner, pendant une deuxieme periode cite lo de relaxation (2) , la sortie audit amplificateur (AMP1) sur son entree inverseuse par ledit element capacitif de retroaction (CF) en ferment ledit second interrupteur (IT2) jusqu'a atteindre un etat d'equilibre, ledit premier interrupteur (ITT) etant 1S ouvert; et - ouvrir, pendant un troisieme temps (3), ledit second interrupteur (IT2). 6) Procede selon la revendication 5, caracterise en ce que le rapport CF/CP est tres inferieur a 1 et en ce que le gain de l'amplificateur est tel que le produit de ce gain par le rapport CF/ (CF+CP) est superieur a 10. 7) Procede selon la revendication 5 ou 6, caracterise 2s en ce que, au debut de la periode de relaxation (2), ledit second interrupteur (IT2) est amene dans un etat ferme loreque ledit premier interrupteur (ITT) est dans un etat completement ouvert. 8) Procede selon l'une des revendications 5 a 7, caracterise en ce que lesdits premier et deuxieme interrupteurs (IT1,IT2) vent realises par des transistors MOS (M3,M4) de memes dimensions, de meme s geometric et de meme orientation. 9) Procede selon la revindication 8, caracterise en ce que, en fin de periode de relaxation (2), le transistor (M4) formant le deuxieme interrupteur (IT2)