FR 2828952 A1 20030228 FR 0205223 A 20020425 La présente invention concerne de façon générale des ordinateurs portables et des modules ou cartes de communica- tion RF pour l'utilisation dans de tels ordinateurs, ainsi que des procédés d'utilisation de circuits de processeur en bande de base dans de tels modules pour obtenir des possibi- lités correspondant à de multiples appareils de radio avec un facteur de forme correspondant à une petite taille et un faible encombrement, par une double utilisation de tels cir- cuits dans chaque appareil de radio. Des réseaux sans fil utilisent des canaux de commu nication infrarouges ou radiofréquences pour communiquer en tre des terminaux consistant en ordinateurs portables ou mo biles, et des points d'accès fixes ou stations de base. Ces points d'accès sont connectés à leur tour par un canal de communication câblé (ou éventuellement sans fil) à une in- frastructure de réseau qui connecte ensemble des groupes de points d'accès pour former un réseau local ou étendu, in- cluant facultativement un ou plusieurs serveurs ou des sys- tèmes d'ordinateur hôte, ou des passerelles vers le réseau télophonique commuté public. On connaît des protocoles sans fil et radiofréquen- ces (RF) qui supportent l'interaonnexion logique de termi- naux itinérants portables ayant une variété de types de pos- sibilités de communication avec des ordinateurs hôtes. Les interaonnexions logiques sont basées sur une infrastructure dans laquelle certains au moins de chacun des terminaux dis- tants sont capables de communiquer avec au moins deux des points d'accès lorsqu'ils se trouvent à l'intérieur d'une plage prédéterminée à partir d'eux, chaque unité constituant un terminal étant normalement associée avec un seul de tels points d'accès, et en communication avec celui-ci. Sur la base d'exigences d' implantation, de couverture spatiale glo- bale, de temps de réponse et de charge du réseau, on a éta- bli différentes techniques de modulation, limitations de puissance et protocoles de communication, de façon à réquler le plus efficacement les communications entre un terminal donné et le réseau, par l'intermédiaire du point d'accès sé- lectionné. Pour des réseaux locaux, un tel protocole est présenté dans le document ISO/IEC 8802-11, ou ANSI/IEEE Std 802.11 intitulé "Wireless LAN Medium Access Control (MAC) et Physical Layer (PHY) Specifications" (édition 1999) distri bué par IEEE Standards Department, Piscataway, NJ (qu'on ap pelle ci-après "Norme IEEE 802.11"), et dans le domaine du Service de Communication Personnelle, un autre est une norme de réseau étendu (WCDMA). Un type de terminal consistant en un ordinateur por- table couplé à un lecteur de symboles de code à barres, ou incorporant un tel lecteur, est maintenant très courant pour des applications de collecte de données. De façon caracté ristique, un symbole de code à barres comprend une ou plu- sieurs lignes de régions claires et obscures, de façon ca- ractéristique avec la forme d'un rectangle. Les largeurs re- latives des régions obscures, c'est-à-dire les barres, et/ou les largeurs des régions claires, c'est-à-dire les espaces, entre les barres, codent des données ou de l' information dans le symbole. Un lecteur de symboles de code à barres illumine le symbole et détecte la lumière réfléchie par les régions ayant différentes réflectivités de la lumière, pour détecter les largeurs et les écartements relatifs des régions et ob- tenir l' information codée. Des systèmes de saisie de données du type à lecture de code à barres améliorent le rendement et l'exactitude de la saisie de données pour une grande va- riété d'applications. La facilité de la saisie de données dans de tels systèmes facilite une saisie de données plus fréquente et détaillée, par exemple pour effectuer efficace- ment des opérations d'évaluation de stocks, de suivi de tra- vaux en cours, etc. On connaît une variété de systèmes de balayage pour des lecteurs de code à barres. Un type de lecteur particu- lièrement avantageux est un appareil de balayage optique qui balaie les symboles avec un faisceau de lumière, tel qu'un faisceau laser. Des systèmes et des composants de balayage par un faisceau laser mobile de ce type sont exemplifiés par les brevets des E.U.A. n 4 387 297 et 4 760 248, qui appar tiennent à la cessionnaire de la présente invention et sont incorporés ici par référence. Des appareils de balayage par laser à faisceau mobile ne sont pas le seul type d' instru ment optique capable de lire des symboles. Un autre type de lecteur, qu'on appelle un "imageur", est un appareil qui utilise la technologie des capteurs à l'état solide bidimen- sionnels ou des dispositifs à couplage de charge (CCD) li- néaires. Le symbole entier est inondé de lumière provenant d'une source de lumière telle qu'une diode électrolumines cente (DEL) dans le dispositif de lecture, et chaque pixel ou cellule de CCD est lu séquentiellement pour déterminer la présence, par exemple, d'une barre ou d'un espace. A titre d'exemple d'un lecteur à CCD, la demande de brevet des E.U.A. n os/096578, déposée le 12 juin 1998 (Correa et al.) est incorporce ici par référence. Dans l'industrie de l 'identification automatique et de la capLure de données (ou AIDC pour "automatic identifi- cation and data capture"), certains facteurs de forme de mo- dules, c'est-à-dire des ensembles ou des dispositifs avec des allocations spatiales spécifiques ayant des fonctionna- lités connues, sont devenus des normes. La carte pour ordi- nateur personnel (PC) ou la carte flash compacte sont un tel exemple dans l'industrie de l'ordinateur portable. Un tel autre facteur de forme pour un module de moteur de balayage par laser pour lecteur de code à barres, connu sous l'appel lation "SE 1200", a été adopté par l'industrie AIDC et est produit par Symbol Technologies, Inc., Holtsville, New York, qui est la cessionnaire de la présente demande. Le module SE 1200 est utilisé dans des ordinateurs portables de poche pour lire des symboles de code à barres et il a la forme d'un parallélépipède mesurant 3,81 cm de longueur, 2,54 cm de largeur et 1,91 cm de hauteur. Ainsi, un but général de l 'invention est de procurer un seul circuit intégré pour l'utilisation par deux émet teurs-récepteurs RF distincts et facultativement un lecteur d'identification automatique, tous montés sur un support commun, en particulier sur un support ayant un facteur de forme standard pour l'utilisation dans des ordinateurs por- tables. Un autre but de l' invention est de proeurer un mo dule utilisant un circuit de traitement de signal numérique en bande de base commun pour un lecteur d' identification au tomatique et un émetteur-récepteur de radio. Conformément aux buts ci-dessus, et à d'autres qui apparaîtront ci-après, une caractéristique de la présente invention réside, brièvement, dans un double émetteur- récepteur radiofréquence (RF) et un lecteur d' identification automatique, tous deux supportés sur un support commun ayant un facteur de forme prédéterminé. Chaque émetteur-récepteur RF fonctionne de façon à communiquer avec un réscau informa- tique, par différents canaux de communication tels qu'un ré- seau sans fil du type LAN ou WAN, GPRS, CDPD, ou un réseau téléphonique cellulaire GSM. Le lecteur d' identification au- tomatique fonctionne de façon à détecter des données codées sur une étiquette ou une carte, telle qu'une carte d'identi- fication, et à former une image et/ou à lire les données co- dées d'un symbole de code à barres. Dans un mode de réalisation préféré, des composants électriques pour les émetteurs-récepteurs RF et le lecteur d' identification automatique sont montés sur une carte de circuit imprimé supportée par le module. Ces composants gé- nèrent des signaux numériques correspondant aux données de signal RF et aux donnces codées. Un seul circuit intégré spécifique (ou ASIC) est supporté par le module et reçoit et traite ces signaux numériques, et il émet les signaux trai- tés vers l'ordinateur hôte, à travers une interface commune. D'autres caractéristiques et avantages de l'inven- tion seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels: La figure 1 est un schéma synoptique d'un double émetteur-récepteur RF et d'un circuit de lecteur d'identifi- cation automatique, conjointement à un circuit de processeur en bande de base à un seul circuit intégré, conformes à l 'invention; La figure 2 est un schéma synoptique d'un mode de réalisation de l 'invention dans lequel chaque double émet- teur-récepteur RF utilise un seul circuit de transformation de Fourier rapide, ou FFT; La figure 3 est une vue en perspective, par l' avant et le dessous, d'un module pour supporter les circuits de la figure 1; La figure 4 est un schéma synoptique d'un émetteur récepteur RF OFDM utilisé dans la présente invention; La figure 5 est un schéma synoptique d'un émetteur récepteur RF WCDMA utilisé dans la présente invention; La figure 6 est un schéma d'un circuit utilisé dans l'émetteur-récepteur de la figure 4; et La figure 7 est un schéma du circuit de la figure 6, modifié conformément à la présente invention de façon à être utilisé dans l'émetteur-récepteur de la figure 5. On va maintenant décrire des détails de la présente invention, incluant des aspects et des modes de réalisation de celle-ci constituant des exemples. En se référant mainte nant aux dessins, on note que le numéro de référence 100 identifie de façon générale un schéma synoptique d'un module conforme à cette invention. Le module 100 comprend un pre- mier sous-ensemble RF 10 ayant un émetteur-récepteur de don nces sans fil pour émettre de l'énergie RF par l'intermé- diaire d'une antenne 21, 22, afin de communiquer avec une station de base distante (non représentée) associce à un ré- seau informatique. Le sous-ensemble RF 10 peut utiliser ntimporte quel protocole de communication à faible puis sance, comme un protocole radio OFDM, et il fonctionne de facon à émettre directement vers la station de base, et par celle-ci vers le réseau, des données collectées par l'unité mobile. Le module 100 comprend également un second sous ensemble RF 11 ayant un émetteur-récepteur de données sans fil pour émettre de l'énergie RF par l'intermédiaire d'une antenne 23, 24, afin de communiquer avec une station de base distante (non représentée) associée à un réseau informati- que. Le sous-ensemble RF 11 peut utiliser n'importe que au tre protocole de communication à faible puissance, tel que le WCDMA, et il fonctionne de façon à émettre directement vers la station de base, et par celle-ci vers le réscau, les données collectées par l'unité mobile. Le module 100 peut en outre comprendre un lecteur d' identification automatique qui peut être un lecteur de code à barres ou un imageur, un lecteur de carte à puce, un capteur numérique, un capteur biométrique tel qu'un détec- teur d'empreintes digitales, un lecteur de données à codage magnétique (par exemple un lecteur de disque ou un lecteur de ruban), ou un lecteur optique ou de reconnaissance opti- que de caractères (OCR), etc. Le processeur en bande de base 12 comprend une sec- tion centrale à DSP (processeur de signal numérique) 27, et une première interface radio 25 qui connecte la section cen trale 27 à l'appareil de radio 11. Une caractéristique es sentielle de la présente invention consiste dans l'utilisa- tion d'une section centrale à DSP 27 commune pour chacun des appareils de radio, ce qui élimine la duplication d'éléments de circuit identiques ou similaires pour chaque appareil de radio. La station de base émet un signal RF qui est détecté par l'antenne 21 ou 23 dans les appareils de radio respec- tifs dans le module. Une seconde antenne 22 ou 24 peut éga- lement être mise en oeuvre dans chaque appareil de radio respectif dans le module pour la diversité d'antennes, et lorsqu'on fera référence à "l 'antenne", on entendra l'an- tenne 21 ou 22 ou l'antenne 23 ou 24. Le signal RF reçu, dans des buts d'acquittement ou de synchronisation de proto- cole de communication, est dirigé vers l'émetteur-récepteur sans fil 11 qui effectue une démodulation RF, et ensuite le signal en bande de base analogique est traité dans un pro- cesseur de signal 12, qui comprend un amplificateur, un fil- tre passe-bande, un multiplieur pour échantillonner le si- gnal requ à une cadence commandée par un compteur, pour pro duire un signal échantillonné, un détecteur de crête pour déterminer l'amplitude et la durée des crêtes dans le signal échantillonné, une unité de commande automatique de gain, et un numériseur pour convertir le signal échantillonné analo- gique en un signal numérique. Le signal numérique est en suite dirigé sur un conducteur ou un bus 13 vers une unité d'ordinateur hôte qui comprend l'unité centrale de traite- ment (UC) 14 pour effectuer un traitement conformément à un algorithme enregistré. Une mémoire 15 est connectée à l'UC pour le stockage et la récupération des donnces. Un signal de sortie provenant de l'UC est dirigé à partir de celle-ci à travers une interface 16, de façon caractéristique un port série ou parallèle, à travers lequel des données peuvent circuler vers d'autres unités connectées par des fils, comme des imprimantes, des berceaux de charge de batterie, etc. Le numéro de référence 17 déaigne de façon générale un circuit lecteur d' identification automatique ayant au moins un capteur (représenté sous la forme d'un imageur à l'état solide ou à CCD), connocté à une interface ou un cir- cuit pré-processeur de signal 18, qui est connecté au pro- cesseur en bande de base 12. La figure 2 est un schéma synoptique fortement sim- plifié d'un mode de réalisation de l' invention de la figure 1, dans lequel le processeur en bande de base 12 comprend un circuit de Transformation de Fourier Rapide 28, comme on le décrira ci-dessous de façon plus détaillée. La figure illus- tre trois sources de signal possibles, radio 1, radio 2 et imageur, qui peuvent utiliser le circuit de FFT, mais de telles sources sont simplement des exemples. Un signal d'ac- tivation 29, 30 ou 31 est envoyé à un élément de commande de commutateur 32 pour connecter le circuit de FFT 28 à la source de signal respective en fonctionnement au moment pré sent. Le circuit de FFT 28 peut faire partie de la section centrale à DSP 27 de la figure 1, ou peut être connecté par l'intermédiaire d'un bus, comme représenté sur la figure 2. Comme décrit jusqu'à présent, les émetteurs récepteurs RF 10, 11 et le circuit de lecteur d'identifica tion audio 17 se partagent le processeur en bande de base 12 commun. Divers aspects du processeur 12 peuvent être réali sés avec des circuits numériques, ou avec du matériel, du microprogramme ou du logiciel d'ordinateur, ou avec des com binaisons de ceux-ci. Un appareil de l 'invention peut être mis en oeuvre dans des produits informatiques réalisés de manière tangible dans un dispositif de stockage lisible par machine, pour l'exécution par un processeur programmable, ou par un logiciel placé en mémoire. Bien qu'un seul circuit intégré spécifique (ASIC) soit préféré pour le processeur 12, les techniques précédentes peuvent par exemple être mi- ses en oeuvre par un seul microprocesseur, un multiproces- seur, un ou plusieurs processeurs de signal numérique, des réseaux de portes logiques, ou des circuits logiques câblés, pour l'exécution d'une séquence de signaux ou d'un programme d' instructions pour accomplir des fonctions de l 'invention en travaillant sur des données d'entrée et en générant une information de sortie. Les procédés peuvent avantageusement être mis en oeuvre dans un ou plusieurs programmes d'ordina- teur qui peuvent être exécutés sur un système programmable incluant au moins un processeur de signal numérique program- mable couplé pour recevoir des données et des instructions provenant d'un système de stockage de données, et pour émet tre des donnces et des instructions vers ce système, au moins un dispositif d'entrée et au moins un dispositif de sortie. Chaque programme d'ordinateur peut être écrit dans un langage de programmation orienté objets ou un langage procédural de haut niveau, ou en langage assembleur ou ma chine si on le désire; et dans tous les cas, le langage peut être un langage compilé ou interprété. Des processeurs ap- propriés comprennent, à titre d'exemple, à la fois des pro- cesseurs de signal numériques ou des microprocesseurs géné- raux et spécialisés. De façon générale, un processeur rece vra des instructions et des données provenant d'une mémoire morte et/ou d'une mémoire vive. Des dispositifs de stockage convenant pour établir de manière tangible des données et des instructions de programme d'ordinateur comprennent tou- tes les formes de mémoire non volatile, incluant par exemple des dispositifs à semiconducteur, tels que des dispositifs de mémoire EPROM, EEPROM et flash; des disques magnétiques tels que des disques durs internes et des disques amovibles; des disques magnéto-optiques; et des disques du type CD-ROM. Tous les dispositifs précédents peuvent être associés, en plus, à des circuits intégrés spécifiques (ASIC) spéciale- ment conçus, ou être incorporés dans ces derniers. Comme représenté sur la figure 3, le numéro de réfé- rence 300 identifie de façon générale un support commun tel que le module de moteur de balayage laser SE 1200 mentionné précédemment, qui supporte les doubles émetteurs-récepteurs RF et un lecteur d'identification automatique. Le support comprend une base 301 de forme générale plane et une carte de circuit imprimé 302 montée dans un plan qui est de façon générale parallèle à la base et surélevé par rapport à celle-ci. Le lecteur d' identification automatique (non re présenté) est incorporé à l'intérieur du module, dans la ré gion indiquée par le numéro de référence 303. La figure 4 montre un exemple d'un premier sous ensemble RF et d'un circuit en bande de base correspondant, illustrant un appareil de radio à multiplexage par réparti tion en fréquence de type orChogonal (ou OFDM pour "ortho gonal frequency division multiplexing"). La norme IEEE 802. 11a spécifie une couche PHY fonctionnant dans la bande de 5 GHz, ouverte à des dispositifs dépourvus de licence aux Etats Unis, basée sur la technique de multiplexage par répartition en fréquence de type orChogonal, pour moduler les données. En OFDM, des donnces numériques sont réparties entre un grand nombre de porteuses adjacentes, de façon que seule une relativement faible quantité de données soit transportée sur chaque porteuse. Des porteuses adjacentes sont mathématique ment orChogonales. Les bandes latérales de porteuses adja centes peuvent se chevaucher, mais des signaux peuvent être requs sans brouillage entre porteuses adjacentes. Le princi pal avantage de la modulation OFDM est sa roLustesse vis-à vis des échos liés à des trajets multiples, qu'on rencontre dans les environnements intérieurs et mobiles. Dans la norme IEEE 802.11a, chaque symbole OFDM est composé de cinquantedeux sous-porteuses différentes de zéro parmi lesquelles quarante-huit sont des sous-porteuses de données et les quatre restantes sont des sousporteuses pi lotes de porteuses. Les débits de donnces vont de 6 Mbit/s jusqu'à 54 Mit/s, avec un écartement de 20 MHz entre des ca naux adjacents. Toutes les formes de réalisation doivent ad mettre 6, 12 et 24 Mbit/s. Des extensions facultatives concernent 9, 18, 36, 48 et 54 Mbit/s. La gamme de déLits de données est établie pour s' adapter à la large gamme de ca- ractéristiques de canaux de radio à la fois dans des envi- ronnements intérieurs et extérieurs. Le mécanisme multi- débit du protocole MAC de la norme IEEE 802.11 est utilisé avec la couche PHY de la norme IEEE 802.11a et garantit que tous les dispositifs communiquent les uns avec les autres au meilleur déLit de données dans le canal présent. Dans un système de communication numérique à une seule porteuse classique, des symboles de données sont transmis en série en utilisant une certaine technique de mo- dulation, et le spectre de chaque symbole peut occuper la largeur de bande de canal entière. Dans des techniques de modulation à porteuses multiples, des symboles de donnces sont transmis en parallèle sur de multiples sous-porteuses qui se partagent la largeur de bande de canal en utilisant une certaine forme de multiplexage par répartition en fré- quence (FDM). La technique de modulation sur une sous- porteuse peut être choisie indépendamment de celle utilisce sur d'autres sous-porteuses. Par conséquent, des sous porteuses dans des segments de fréquence du canal avec un rapport signal à bruit (S/B) élevé peuvent utiliser une mo dulation à débit élevé, tandis que celles avec un S/B dégra dé utilisent une modulation à faible débit, ou ne sont pas modulées. En OFDM, les spectres des sous-porteuses se chevau chent, et leur écartement est choisi de façon que chaque sous-porteuse soit orChogonale à toutes les autres sous porteuses. Le procédé courant pour obtenir l'orthogonalité de sous-porteuses est de choisir leur écartement de fré quence égal à l 'inverse de la durée de symbole de sous porteuse. Le traitement en bande de base du signal OFDM est ensuite commodément effectué en utilisant la transformation de Fourier discrète, réalisée sous la forme d'une transfor mation de Fourier rapide inverse (IFFT) et une transforma tion de Fourier rapide (FFT) qui modulent et démodulent res pectivement des blocs de donnces en parallèle. L' ensemble de sous-porteuses générées au cours d'une transformation défi- nit un symbole OFDM. Les sous-porteuses sont acheminées par transmission série sur le canal des échantillons temporels générés par l'IFFT. La durée du symbole OFDM, qui est la même que celle du symbole de sous- porteuse, est donc égale à la fenêtre temporelle de la transformation. Pour illustrer un tel système, le brevet des E.U.A. n 5 838 734 est incorporé ici par référence. Ce brevet ex pose une FFT avec des sorties pour les valeurs I et Q de chacune des porteuses qui ont été codées à l'origine dans l'émetteur. Celles-ci sont transmises à un convertisseur qui détermine la norme Z pour chaque vecteur à partir du dia- gramme de phase de modulation d'amplitude en quadrature (MAQ) qu'elles représentent. Ces valeurs I et Q sont égale- ment transmises à un convertisseur qui détermine un angle pour chaque vecteur dans le diagramme de phase de MAQ, et fournit celui-ci à un analyseur derreur de phase ainsi qu'à un compensateur d'erreur de phase. L'analyseur d'erreur de phase élimine le bruit de phase dû à l'oscillateur local, et les angles de phase sont ensuite corrigés dans le compensa- teur d'erreur de phase pour fournir une information de sor- tie corrigée. Plus précisément, la figure 4 montre une antenne (portant la désignation WLAN 5 GHz) connectée à un commuta teur de réception/émission 401. Du côté de la réception, le commutateur 401 est connecté à un amplificateur linéaire (LNA) 402. La sortie du LNA 402 est connectée à un multi plieur 403. La sortie du multiplieur 403 est connectée à un filtre 405. La sortie du filtre 405 est connectée à un convertisseur analogique- numérique (ADC) 406, qui est connecté à un Circuit de Démodulation Complexe (IQ) et de Synchronisation Temporelle 407. La sortie du Circuit de Dé modulation Complexe (IQ) et de Synchronisation Temporelle 407 est connoctée au Circuit de Suppression d'Intervalle de Garde 408, qui est connecté au circuit de FFT 409. La sortie du circuit de FFT 409 attaque le Circuit d'Egalisation dans le Domaine des Fréquences et d' Estimation de Canal 410, dont la sortie est connectée au Circuit d'Application Inverse et de Désentrelacement 411. La sortie du Circuit d'Application Inverse et de Désentrelacement est connectée au Circuit de Décodage de Viterbi 412, dont la sortie est connectée à son tour à une mémoire premier entré - premier sorti (PEPS) 413. La mémoire PEPS 413 est connectée au Processeur de Pile de Protocole MAC 414. La sortie du Processeur de Pile de Protocole 414 est connectée en retour à la mémoire PEPS 413, dont la sortie est connoctée au Codeur Convolutif 415. La sortie du Codeur Convolutif 415 est connoctée au Circuit d'Entrelacement de Symboles et d'Application I/Q 416. La sortie du circuit 416 est reliée au Circuit d'Insertion de Pilote 417, et la sor tie du circuit 417 est connectée au circuit d'IFFT 418. Le circuit d'IFFT 418 est connecté au Circuit d' Insertion d'In tervalle de Garde et de Génération de Fenêtre 419, qui est connscté au Circuit de Modulation Complexe (IQ) 420. Enfin, le Circuit de Modulation Complexe (IQ) 420 est connecté au système d'Emetteur-Récepteur RF à Large Bande au convertisseur numérique-analogique DAC 421. La sor- tie du circuit DAC 421 est connactée à un filtre 422 dont la sortie est connectée à un multiplieur 423. La sortie du mul- tiplieur 423 est connectée à un Amplificateur de Puissance 424, qui est connecté à l'antenne (WLAN 5 GHz). Plus précisément, sur la figure 5, une antenne (dé- signée par WWAN 2 GHz) est connectée à un commutateur de ré ception/émission portant la désignation 501. Du côté de la réception, le commutateur 501 est connecté à l'amplificateur linéaire (LNA) 502. La sortie de l'amplificateur linéaire 502 est connectée à un multiplieur 503, dont la sortie est connectée à un Filtre 505. Le Filtre 505 est connecté au convertisseur analogique-numérique (ADC) 506. La sortie du convertisseur analogique-numérique 506 est connectée au Circuit Intégré en Bande de Base WCDMA au Circuit de Démodulation Complexe (IQ) et de Synchronisation Temporelle, 507, dont la sortie est connectée au Circuit de Désembrouillage Complexe 508. Le circuit 508 est connecté à un multiplieur, portant la désignation 509, dont la sortie est connoctée au Circuit d'Estimation de Canal et d'Egalisa tion, portant la désignation 510. Le circuit 510 est connec té au Circuit d'Application Inverse et de Désentrelacement, 511, dont la sortie est connoctée au Circuit de Décodage Turbo, 512. Le Circuit 512 est suivi par la mémoire PEPS 513, qui est connectée au Processeur de Pile de Protocole MAC, 514. La sortie du Processeur de Pile de Protocole 514 est connoctée en retour à la mémoire PEPS 513 dont la sortie est connectée au Codeur Convolutif 515. Le Codeur est connecté au Circuit d'Entrelacement de Symboles et d'Application I/Q, 516, dont la sortie est connectée à la fois au Générateur de Code de Walsh de 256 Bribes, 517, et au multiplieur 518. La sortie du multiplieur 518 est connsctée au Circuit d'Em- brouillage Complexe, 519, dont la sortie est ensuite connec- tée au Circuit de Modulation Complexe (IQ), 520. Enfin, le Circuit de Modulation Complexe (IQ) 520 est connecté au Système d'Emetteur-Récepteur RF à Large Bande au convertisseur numériqueanalogique (DAC) 521. La sortie du convertisseur numérique-analogique 521 est connoc- tée au Filtre 522, dont la sortie est connectée à un multi- plieur 523. La sortie du multiplieur 523 est connectée à l'Amplificateur de Puissance 524, qui est connecté à l'an tenne (WWAN 2 GHz). La figure 6 est un schéma de la réalisation d'une Transformation de Fourier Rapide Inverse dans l'émetteur récepteur OFDM de la figure 4. Plus particulièrement, un mo dule de traitement 601 comprend une séquence de multiplieurs 602, 603, 604 qui travaillent sur des symboles d'entrée C0, C1,... CN_1, en les multipliant par les facteurs exponen- tiels représentés de façon plus spécifique sur la figure. Les produits résultants sont ensuite sommés dans l'unité 605, dont le signal de sortie est appliqué à une entrée du multiplieur 606, dont le signal de sortie est multiplié par un signal porteur. Les équations représentant le processus d'IFFT sont également indiquces sur la figure, à titre de référence. La figure 7 est un schéma de la réalisation d'un ré cepteur/égaliseur Rake qui pourrait être utilisé dans un émetteurrécepteur WCDMA. Des récepteurs Rake sont connus d'après Price, R. et al., Proc. IRE 46,555-570 (1958) et re- présentent une structure de démodulation pour une pluralité de trajets de propagation par trajets multiples. Chaque dé modulation de composante de trajet multiple est une "dent" du râteau (Rake). La démodulation forme une somme pondérée, ajustée en phase et ajustée en retard, de composantes de mots de code, en multipliant les estimations de réponse im- pulsionnelle du canal gl, g2, g3,..., en utilisant les mul tiplieurs 702, 703, 704,... et le circuit de sommation 705. Bien que le lecteur d'identification automatique soit de préférence un capteur à l'état solide ou un imageur à CCD, il peut également être un sous-ensemble de moteur de balayage par laser, et inclure une diode laser pour l'émis sion d'un faisceau laser, des lentilles pour focaliser le faisceau laser, un miroir de balayage pour réfléchir le faisccau vers l'extérieur du module, un dispositif d'entraî nement pour déplacer le miroir de balayage et pour faire en sorte que le faisceau balaie un symbole de code à barres pour être réfléchi par celui-ci, une photodiode pour détec- ter la lumière réfléchie, et un miroir de collecte et une optique de collecte pour collecter la lumière réfléchie et pour la diriger vers la photodiode. L' interface 18 peut cou- pler la sortie du processeur en bande de base 12 pour trai ter et numériser un signal détecté qui est généré par la photodiode. On notera que chacun des éléments décrits ci-dessus, ou deux ou plus pris ensemble, peuvent également trouver une application utile dans d'autres types de structures qui dif- fèrent des types décrits ci-dessus. Bien que l' invention ait été illustrée et décrite comme étant réalisée dans un circuit intogré utilisé dans un lecteur d'identification automatique, et un émetteur- récepteur radiofréquence simple ou double dans un module, on n'a pas l' intention de la limiter aux détails montrés, du fait que divers changements structuraux et modifications peuvent être effectués, en ne sortant d'aucune manière de l' esprit de la présente invention. REVENDI CATI ONS 1. Module de communication RF caractérisé en ce qu'il comprend: a) un support (300) ayant un facteur de forme prédéterminé; b) un premier émetteur-récepteur radio fréquence (RF) (10) supporté par le support (300) et fonc- tionnant de façon à émettre les données conformément à un premier standard de communication; c) un second émetteur- récepteur radiofréquence (RF) (11) supporté par le support (300), et fonctionnant de façon à émettre les données conformément à un second standard de communication, diffé- rent du premier standard; et d) un processeur en bande de base (12) commun couplé aux premier et second émetteurs- récepteurs (10, 11) pour traiter un signal en bande de base de chaque émetteur-récepteur (10, 11). 2. Module de collecte de données selon la revendica tion 1, caractérisé en ce que le facteur de forme correspond à l' occupation d'un espace d' environ 3,81 cm x 2,54 cm x 1,91 cm. 3. Module de collecte de données selon la revendica tion 1, caractérisé en ce que le premier émetteur-récepteur (10) comprend une première antenne (21), une seconde antenne (22) et un circuit de sélection (401) pour sélectionner l'une des antennes pour l'utilisation avec le premier émet teur-récepteur (10). 4. Module selon la revendication 1, caractérisé en ce qu'il comprend en outre un lecteur d'identification auto matique (17) supporté par le support (300), et fonctionnant de façon à détecter des données codées sur un support d'en registrement positionné près du lecteur, et à lire les don nées codées. 5. Module selon la revendication 4, caractérisé en ce que le support (300) comprend une carte de circuit impri- mé (302) sur laquelle sont montés des composants de circuit électrique pour les émetteurs-récepteurs RF (10, 11) et le lecteur d'identification automatique (17). 6. Module selon la revendication 4, caractérisé en ce que les émetteursrécepteurs RF (10, 11) et le lecteur d'identification automatique (17) sont supportés à l'inté- rieur de la région correspondant au facteur de forme prédé- terminé. 7. Module selon la revendication 4, caractérisé en ce que l'émetteur-récepteur (10, 11) et le lecteur d'identi- fication automatique (17) génèrent des signaux numériques correspondant respectivement aux données démodulées RF et aux données codées d' identification automatique, et en ce que le circuit intégré (12) reçoit et traite chacun des si- gnaux numériques en utilisant un seul circuit de transforma- tion de Fourier rapide (409). 8. Module selon la revendication 7, caractérisé en ce que le premier émetteur-récepteur (10) utilise un stan- dard de communication OFDM, et le second émetteur-récepteur (11) utilise un standard de communication WCDMA. 9. Module selon la revendication 8, caractérisé en ce que le circuit de transformation de Fourier rapide fonc tionne comme une partie de circuit récepteur pour l'émet- teur-récepteur WCDMA (11), et comme une partie de circuit d'émetteur pour l'émetteur-récepteur OFDM (10). 10. Module selon la revendication 4, caractérisé en ce que le lecteur d' identification automatique (17) est un imageur destiné à lire une image bidimensionnelle d'un champ d' observation. 11. Terminal de collecte pour ordinateur portable, caractérisé en ce qu'il comprend: a) un boîtier prévu pour étre tenu à la main; b) un support (300) supporté par le boltier et ayant un facteur de forme prédéterminé; et c) un premier et un second émetteurs-récepteurs radiofréquence (RF) (10, 11) supportés par le support (300), et fonction- nant de façon à communiquer avec une première et une seconde stations de base RF respectivement associées à un premier et un second réseaux informatiques, pour transférer des données entre le terminal et le réseau. 12. Terminal selon la revendication 11, caractérisé en ce qu'il comprend en outre un lecteur d' identification automatique (17) supporté par le support (300), et fonction nant de façon à détecter des donnces codées sur un support de données et à lire les données codées. 13. Terminal de collecte de données selon la reven- dication 11, caractérisé en ce que le facteur de forme correspond à l 'occupation d'un espace pour un moteur de ba layage SE 1200. 14. Terminal de collecte de données selon la reven- dication 12, caractérisé en ce que le support (300) comprend une carte de circuit imprimé (302) sur laquelle sont montés des composants de circuit électrique pour les émetteurs récepteurs (10, 11) et le lecteur d' identification automati- que (17). 15. Terminal de collecte de données selon la reven- dication 11, caractérisé en ce que l'émetteur-récepteur (10, 11) comprend une première antenne (21, 23), une seconde an tenne (22, 24) et un circuit pour moduler et démoduler le