FR 2825802 A1 20021213 FR 0107666 A 20010612 informatique. t DISPOSITIF DE COMPARAISON DE DEUX RESISTANCES ET SYSTEME DE COMPENSATION DE RESISTANCES INTEGREES L'INCORPORANT L' invention se rapporte à un dispositif de comparaison de deux réseaux ainsi qu'à un système de compensation de résistances intégrées dont la valeur de fonctionnement est susceptible de varier en fonction de leurs paramètres d'environnement (température et qualité de fabrication). Dans le domaine des circuits intégrés analogiques, des résistances intégrées sur silicium sont souvent requises. Ces résistances peuvent être fabriquées selon différentes méthodes à partir dune technologie CMOS standard (acronyme pour l'expression anglo-saxonne Complementary Metal-Oxyde-Semiconductor). Cependant, ces résistances intégrées ont l'inconvénient dêtre peu précises, d'une part à cause des variations de fabrication entre deux plaquettes de semiconducteur à gravure et, d'autre part, à cause des variations de la température de fonctionnement du circuit qui influent très nettement sur la valeur des résistances. Et, dans la plupart des cas, ces résistances zo intégrées ne peuvent pas être remplacoes par des résistances externes au boîtier d' encapsulation du circuit intégré du fait des contraintes suplémentaires que ces résistances impliquent. Tout d'abord, une première contrainte se traduit en terme de disponibilité des pattes du circuit. En effet, le fait de prévoir une résistance à l'extérieur du circuit impose de de monopoliser une patte voire deux pattes du circuit pour chaque résistance externe. De plus, dans le cadre d'applications radiofréque,nces, la mise en oeuvre de résistances externes au boîtier n'est pas envisageable du fait des effets selfiques parasites importants qui interviennent au niveau des pattes du boîtier. Ces contraintes de terminaisons radiofréquences empêchent donc de sortir le signal vers la résistance externe puis de le faire rentrer à nouveau dans le boîtier. Ainsi, d'une manière générale, les résistances doivent être placoes au plus près des circuits qui les utilisent de façon à minimiser les effets parasites o selfiques et capacitifs qui se révèlent être très importants d'une part, au niveau des connexions silicium-boîtier et, d'autre part, au niveau des connexions boîtier-carte. Enfin, les résistances externes imposent des contraintes en terme de coût. Une solution alors envisagée dans l'art antérieur pour ajuster précisément la valeur d'une résistance intégrée relativement à ses paramètres d'environnement, notamment, pour régler le problème évoqué plus haut de la dispersion en fabrication, consiste à fabriquer une résistance et à en détruire ensuite une partie dans un environnement de test électrique, par projection de sable ou par laser par exemple, de manière à retirer du matériau résistif jusqu'à l'obtention de la valeur attendue de la résistance. -Cependant, cette méthode d'ajustement de la valeur de la résistance intégrée, bien que très précise, est à la fois lente et coûteuse. Elle n'est donc pas avantageuse dans un environnement de so production à grande échelle. De plus, cette solution ne résoud que partiellement le problème relatif à la maîtrise de la valeur des résistances intégrées utilisées dans un circuit donné. En effet, elle ne permet aucunement de s'affranchir de la dispersion en température l r intervenant au cours du fonctionnement du cTrcuit et qui se trouve être une autre cause importante des variations de valeur des résistances intogrées. Cette solution n'est donc pas totalement satisfaisante dans le contexte de l' invention qui vise à obtenir une très grande précision dans l'utilisation des résistances intégrces. Aussi, un objet de la présente invention est de permettre d'aJuster précisément la valeur d'une o rés istance intégrée tout en pal l iant l es inconvénients de l'art antérieur, en s'affranchissant donc notamment de la dispersion en qualité de fabrication mais également de la dispersion en température pendant le fonctionnement du circuit. Pour atteindre cet objet, l' invention consiste à intégrer une ou plusieurs résistances compensées, constituées chacune d'une partie nominale et de plusieurs résistances de correction (dites de compensation) en parallèle et à utiliser ces résistances de compensation tout ou en partie en fonction de la qualité de fabrication de ce type de résistances et de la température de fonctionnement du circuit dans lequel elles sont intégrées, en venant régler la valeur de ces résistances compensées en comparaison avec une résistance étalon externe au circuit. Le choix du nombre de résistances de compensation à mettre en oeuvre pour atteindre la valeur souhaitée est ainsi réactualisé en permanence de facon avantageuse pendant le fonctionnement du circuit par une cellule intégrée au cTrcuit dite cellule de compensation faisant office de dispositif de comparaison de résistance. Ce dispositif de comparaison a pour rôle de fournir un code numérique à l 'ensemble des résistances T intégrées compenséss, lequel code numérique étant l' image d'une mesure de comparaison entre une résistance de mesure intégrée au circuit et une résistance étalon externe au circuit. L' invention concerne donc tout d'abord un dispositif de comparaison de deux résistances, caractérisé en ce qu'aucune référence de tension n'est mis en oeuvre et en ce qu'il utilise uniquement des informations analogiques portées par des courants o jusqu'à leur numérisation, ledit dispositif comprenant un circuit de mesure doté de moyens pour extraire les courants des deux résistances à comparer et les recopier à destination d'un convertisseur analogique numérique parallèle doté de moyens pour effectuer la division desdits courants extraits et transformer le rapport des courants extraits en un code numérique, image du rapport desdites deux résistances, réactualisé en permanence en fonction de paramètres d'environnement du circuit tels que la température de fonctionnement. o L' invention se rapporte également à un système de correction active de la valeur de résistances compensées intégrées dans un boîtier, à partir d'une résistance étalon externe, les valeurs desdites résistances compenséss pouvant être délibérément différentes et sont de plus sujettes à des variations causées par la température de fonctionnement et par la qualité de fabrication de ce type de résistances, chaque résistance compensée comprenant une résistance nominale et une pluralité de résistances de correction o en parallèle, ledit système étant caractérisé en ce qu'il met en oeuvre le dispositif de comparaison selon la présente invention entre la valeur de ladite résistance étalon et la valeur d'une résistance de mesure interne au boîtier qui est dessinée à l'identique de la partie nominale de chacune des î résistances compensées, lesdites résistances de correction étant mises individuellement en fonctionnement ou en arrêt en fonction du code numérique de compensation fourni par ledit dispositif de comparaison de facon à obtenir la valeur de la résistance compensée souhaitée. D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante d'un exemple o particulier de réalisation en référence aux figures annexées, données à titre d'exemple non limitatif, dans lesquelles: - la figure 1 montre un schéma illustrant le système de compensation de résistances intégrées selon la présente invention; - la figure 2 montre un schéma représentant l 'ensemble des connexions et des composants constituant la cellule de compensation de la figure 1; - la figure 3 représente les deux branches du circuit de mesure mis en oeuvre dans la cellule de compensation; - la figure 4 montre un schéma synoptique de la cellule de compensation. La figure 1 montre donc un boîtier 1, dans lequel est intégrée une cellule de compensation 2. Une résistance dite " résistance étalon " 3, externe au boîtier 1, est connoctée sur deux bornes d'entrce de la cellule de compensation 2. Une résistance dite " résistance de mesure " 4, intogrse au boîtier, est so connectée sur deux bornes d'entrée supplémentaires de la cellule de compensation 2. La cellule de compensation fait office de dispositif de comparaison entre les deux résistance. La cellule de compensation 2 est enfin connectée par sa borne de sortie unique, constituée par un bus de plusieurs bits, à un ensemble de résistances compensées intégrées au boîtier et représentées à titre d'exemple au nombre de trois à la figure 1, respectivement 5a, 5b et 5c. La cellule de compensation 2 effectue une mesure de comparaison entre la valeur de la résistance de mesure 4 interne au boîtier et celle de la résistance étalon 3 externe au boîter. Le rapport des valeurs mesurées par la cellule de compensation 2 est ensuite o numérisé pour être envoyé sous forme de code binaire aux différentes résistances compensées 5a, 5b, 5c intégrée au cTrcuit. La cellule de compensation faisant office de dispositif de comparaison des deux résistances est uniquement sensible à la variation de valeur de résistance, quelle qu'en soit la cause. Le dispositif de comparaison n'utilise que des informations analogiques portées par des courants, comme cela sera montré plus loin en rétérence aux figures suivantes. o Ainsi, il n'y a pas nocessité de prévoir de références de tensions pour effectuer la comparaison entre les deux résistances. Chaque résistance compensée intégrée 5a, 5b, 5c, est constituée d'une résistance nominale et de plusieurs résistances parallèles mises individuellement en fonctionnement ou en arrêt en fonction du code de compensation fourni par la cellule de compensation 2. Ces différentes résistances commutables agissent donc comme des termes correctifs de la résistance nominale de chacune des résistances compensées. Chacune des résistances de correction est en fait prévue pour être commutée à un niveau de température et de qualité de fabrication connu et prédéterminé. Ainsi, en simulation, pour un rapport donné entre la résistance interne, dite résistance de mesure, et la résistance externe, dite résistance étalon, on décide de générer tel code de compensation qui permet alors de mettre en fonctionnement telle ou telle résistance de correction pour obtenir la valeur globale de la résistance compensée souhaitée. Chaque résistance compensée comprend autant de résistances parallèles qu'il y a de bits formant le code de compensation. Dans l'exemple de la figure 2 développé plus loin dans la description, le code de o compensation comprend 7 bits. Une résistance compensée suivant cet exemple est donc composée d'une résistance nominale et de 7 résistances en parallèle. Néanmoins, suivant la précision souhaitée, le code de compensation peut comprendre un nombre plus faible ou plus grand de bits. De façon avantageuse, la résistance nominale est sur-dimensionnée par rapport à la valeur de la résistance attendue de sorte à ce que, dans le pire des cas, cette résistance nominale ait une résistivité égale à celle attendue. Dans tous les autres cas, on met en conduction tout ou partie des résistances parallèles pour abaisser la valeur de la résistance globale jusqu'à la valeur attendue. La résistance de mesure 4 doit être de même valeur que la résistance étalon 3. Selon une autre caractéristique importante de l'invention, la résistance de mesure 4 doit également être dessinée à l'identique de la partie nominale de chacune des résistances compensées 5a, 5b, 5c. Ainsi, o une variation de la valeur de résistance sur la partie nominale d'une résistance intégrée du cTrcuit se retrouvera de la même façon sur la résistance de mesure. En d'autres termes, la résistance de mesure est à l' image des résistances du circuit. Cependant, dans un mode de réalisation particulier, un rapport entre la partie nominale d'une résistance compensée et la résistance de mesure peut être appliqué. La résistance de mesure est alors dessinée sous la forme d'un nombre entier de fois la partie nominale de la résistance compensée. Le même rapport se retrouve alors entre la partie nominale de la résistance compensée et la résistance étalon. Ainsi, les variations de résistance de la partie nominale, relativement à cette valeur nominale, seront les mêmes que les variations de la résistance de mesure, relativement à la résistance étalon. Des rapports rationnels et différents peuvent donc être appliqués entre la résistance de mesure et la partie nominale de chaque résistance compensée. Le fait d'introduire un rapport entre la partie nominale de la résistance compensée et la résistance de mesure permet d'avoir des résistances compensées de valeur relativement faibles, par exemple 50 Ohms ou 100 Ohms, tout en limitant la consommation de courant qui va passer dans les résistances étalon et de mesure. I1 est de plus nécessaire que dans chaque résistance compensée 5a, 5b, 5c, les résistances de correction ajoutées ou retranchées à la partie nominale soient adaptées à la valeur de la partie nominale. Dans chaque résistance compensoe, le rapport entre un terme correctif donné associé à un bit donné du code de compensation et la résistance nominale doit donc être le même d'une résistance compensée à l'autre, et ce o pour chaque terme correctif. La valeur globale d'une résistance compensoe peut varier de l'une à l'autre, mais les rapports entre les termes correctifs et leur résistance nominale doivent être constants. Ainsi, le même code de compensation peut être utilisé avec la même précision relative pour plusieurs valeurs de résistances compensées. Prenons un exemple pour illustrer les recommandations exposées ci-dessus concernant les contraintes de rapport entre la résistance de mesure, la résistance étalon et les résistances compensoes. On souhaite utiliser deux résistances intégrées R1 et R2. Leur valeur nominale sont respectivement Rnl et Rn2, avec Rn2=k.Rnl. Leurs valeurs réelles sont R1 et R2. Pour des raisons de consommation, la valeur de la résistance de mesure et de la résistance étalon doit être bien plus élevée que les valeurs nominales Rnl ou Rn2. On choisit alors Rmesure=Retalon=K.Rnl. Dans ce cas, le code de compensation délivré par la cellule de compensation et qui est touj ours l' image du rapport de la valeur de la résistance de mesure sur la valeur de la résistance étalon vaut: Rmesure/Retalon=1 Une variation de résistance Ar sur la valeur nominale Rnl se répercute sous la forme de k.Ar sur la valeur Rn2 et K.Ar sur la valeur Rmesure de la résistance de mesure. Ainsi, le code de compensation est égal à: 1+(K. Ar/Rmesure), ou bien égal à: l+(k. Ar/Rn2), ou bien encore égal à: l+(Ar/Rnl). Cette valeur du code de compensation peut entraîner, par exemple, le retranchement de un terme correctif (parmi n disponibles) sur chacune des o résistances compensoes. Cela signifie que pour conserver la première valeur de réaistance compensoe R1 égale à sa valeur nominale Rnl, il faut retrancher le terme correctif Rcll, de sorte que: R1 - Rcll = Rnl, c'està-dire Rcll = Ar Le code de compensation étant distribué identiquement à toutes les résistances, un terme correctif de même ordre est aussi retiré de R2. Ainsi, nous devons appliquer ce terme correctif Rc21, de sorte que: R2 - Rc21 = Rn2, ce qui revient à écrire: RC21 = k. Ar On retrouve donc bien le même rapport k entre les termes correctifs de même ordre des résistances compensoes: RC21 = k.RC11 Le même principe s'applique à tous les termes correctifs, de sorte que: Rc22 = k.Rc12 RC23 = k.RC13, et pour généraliser: RC2i = k.RCli En conclusion de cet exemple, il est clair que le même code de compensation est susceptible d'être utilisé pour différentes valeurs de résistances o compensées, à condition de respecter un rapport égal entre les parties nominales de chaque résistance intégrée d'une part, et entre chaque terme correctif du même ordre d'autre part. La circuiterie utilisée par la cellule de compensation a donc pour rôle de fabriquer le code de compensation, le transporter et l'utiliser sans perturber les rapports de grandeur. La figure 2 illustre donc la circuiterie mise en oeuvre dans la cellule de compensation 2 de la figure 1 o faisant office de dipositif de comparaison entre deux résistances. La cellule de compensation selon l 'invention est prévu pour générer un code de 7 bits dans l'exemple présenté ici. Le nombre de bit mis en oeuvre dans le code de compensation dépend de la précision souhaitée. Le code généré par la cellule est l' image du rapport des valeurs des résistances Rmesure et Retalon. La résistance étalon est une résistance externe au boîtier, tandis que la résistance de mesure est une résistance interne, image des résistances intégrées que l'on cherche à compenser. Le code de compensation numérique est réactualisé en permanence, c'est-àdire qu'il évolue dans le temps par exemple à cause d'un changement de température. La partie à gauche des pointillés du circuit de la figure 2, appelé par la suite circuit de mesure MES, opère une comparaison purement analogique entre la résistance de mesure référencée Rint et la résistance étalon référencée Rext. Les deux résistances Rint et Rext sont placées sous l'alimentation Vdd. Comme déjà w précédemment, le dispositif de comparaison ntutilise que des informations analogiques portées par des courants. La comparaison entre les deux résistances Rint et Rext se traduit donc en fait sous zo la forme d'un rapport de courants qui est l' image du rapport des résistances Rext et Rint. Ainsi, la partie gauche du schéma MES permet de prélever un courant Iint de la résistance Rint par l'intermédiaire du transistor MOS M1 de type N monté en diode et un courant Iext de la résistance Rext par l'intermédiaire du transistor MOS M0 de type N monté en diode. Les transistors M0 et M1 montés en diode permettent donc d'extraire ces deux courants des résistances Rext et Rint respectivement et de les recopier vers la partie droite de la cellule de compensation. Pour cela, les transistors M0 et M1 doivent présenter les mêmes dimensions, être également dessinés côte à côte et avec la même orientation. En effet, La variation de température notamment modifie les caractéristiques des diodes M0 et M1 permettant de récupérer les courants Iint et Iext et donc, les valeurs des courants Iint et Iext récupérés varient aussi avec la température. I1 est donc important que les diodes M0 et M1 présentent chacune la même caractéristique de facon à recopier les courants avec un même rapport. De la même façon, des éléments parasites passifs (non représentées), par exemple des résistances de protection ESD contre les décharges électrostatiques, o peuvent également être prévues en série avec les résistances Rint et Rext, à condition qu'ils soient identiques. Quant à la partie du circuit situce à droite des pointillés, appelée par la suite convertisseur parallèle CAN, elle a pour rôle de transformer le rapport de courant Iint/Iext en un code numérique sur 7 bit qui est l' image du rapport entre les valeurs des résistances Rext et Rint, correspondant à un niveau de température et de qualité de fabrication connu qui a o été prédéterminé en simulation pour un tel rapport entre les valeurs de Rext et Rint. Le convertisseur analogique numérique parallèle CAN comprend un premier groupe de transistors MOS à canal P. respectivement M10 à M16, connectés en parallèle entre une borne d'alimentation Vdd et les bornes de sortie, respectivement BO à B6, et un second groupe de transistors MOS à canal N M20 à M26 connectés en parallèle entre la masse et les bornes de sortie, respectivement B0 à B6. Iext est dirigé vers les recopies de type N M20 à - M26 par l'intermédiaire du transistor M0 de type N. tandis que Iint est dirigé vers les recopies de type P par lintermédiaire du transistor M1 de type N d'une part, et des transistors M2 et M3 de type P d'autre part. Les transistors M10 et M20 sont respectivement associés au noeud B0, les transistors Mll et M21 sont respectivement associés au noeud B1, etc. Le transistor M10 tente de recopier le courant Iint vers le bas, tandis que le transistor M20 tente de recopier le courant Iext vers le haut. Dès que le transistor M10 tente de recopier un courant plus fort que ce que tente de recopier le transistor qui lui est associé M20, le noeud B0 bascule de 0 à 1. Le rapport de force entre les courants est donc transformé en niveau de tension sur le noeud. Ce fonctionnement se répète alors pour chacun des noeuds suivants B1 à B6. Le code numérique produit est donc un code de type " thermomètre ", c'està-dire 0000000, puis 0000001, puis 0000011, puis 0000111... jusqu'à 1111111. La fonction qui lie ce code numérique au rapport de la valeur des courants Iint/Iext est définie par les dimensions des recopies de type P M10 à M16. oAinsi, pour un rapport donné de courant, image du rapport entre la valeur respective des résistances Rext et Rint, on décide par exemple de produire un code numérique égal à 5. On regarde alors le réglage du transistor de type P correspondant au bit 5, soit M15, et on vient le grossir ou le diminiuer de manière à modif-ier son rapport de copie avec le transistor de type P. M3 qui fournit le courant Iint aux recopies de type P M10 à M16. De cette facon, pour chaque bit, en jouant sur les dimensions des transistors de type P M10 à M16 actifs dans la recopie supérieure du cTrcuit par rapport à la dimension du transistor M3, on détermine précisément la fonction liant le code numérique au rapport des valeurs des résistances Rext et Rint. L'intérêt du convertisseur CAN réside donc dans sa capacité de division des courants et de numérisation dans une même opération. On verra par la suite qu'une autre fonction est nécessaire. La partie gauche du circuit MES qui est chargée de fournir un rapport de courants qui soit l' image du rapport des valeurs des résistances Rext/Rint au convertisseur fonctionne comme suit en référence à la figure 3. On dispose d'une résistance Rext de valeur constante qui doit être comparée à la résistance Rint. Les valeurs des tensions auxquelles les résistances sont soumises ne sont pas maîtrisées et notammant la tension Uint est sujette à variation. Dit autrement, aucune référence de tension n'est mise en oeuvre. Cependant, la structure à droite du circuit permet de S ' affranchir de l'imprécision introduite par la différence de tension. Ainsi, on sait qu'une erreur est commise en faisant la comparaison avec des tensions non identiques, mais cette erreur est rattrapée derrière dans le circuit de conversion analogique numérique. Dans les deux branches montrées à la figure 3, seule la résistance Rext est une grandeur constante et connue. On a: Iint/Iext = (Rext/Rint) *(Uint/Uext), ou encore: Iint/Iext = (Rext/Rint)*(l+/-AU/U) (1) Dans le cas idéal avec une référence de tension et o-Uint est égal à Uext, le rapport des courants est directement égal au rapport des résistances. L' information fournie par la partie gauche du circuit est alors exacte. o Cependant, dans notre cas o les valeurs des tensions Uint et Uext ne sont pas maîtrisées, le coefficient Uint/Uext n'est pas constant, ce qui a pour conséquence d'introduire une erreur dans la fonction liant le rapport de résistances au rapport de courants. En effet, le courant Iint est prélevé pour être recopié par l'intermédiaire du transistor M1 monté en diode. Une variation de la valeur de la résistance interne Rint (due à la qualité de fabrication de la résistance intégrce ou à la température) entraîne donc une variation du courant Int, provoquant ainsi une variation de la tension de diode Vdl traversoe par ce courant. Or, une variation de la tension de diode Vdl se traduit par la variation opposée sur la tension Uint. Tout variation du rapport Uint sur Uext est donc due à une variation du rapport Iint/Iext. L' expression (1) ci-dessus peut donc s'écrire: Iint/Iext = Rext/Rint*f(Iint/Iext) (2) La fonction f(Iint/Iext) dépend uniquement du rapport Iint/Iext, quelle que soit la cause de la variation du du rapport Iint/Iext, c'est-à-dire qu'elle soit due à la qualité de fabrication de la résistance intégrée ou à la variation de température du circuit en fonctionnement. Ainsi, peu importe de savoir si o l'erreur est due à la qualité de fabrication ou à la température, le même système de correction va s'appliquer à partir du moment o on dispose de l' information sur le rapport des courants Iint/Iext. Néanmoins, des résultats de simulation de la variation du rapport Iint/Iext par rapport à la variation du rapport Rext/Rint montrent une logère déviation de la courbe tracée à température variable (non représentée). Cette légère déviation est supprimoe en élargissant les dimensions des transistors M0 et M1, de façon à les faire fonctionner loin du coude de diode. L'erreur sur la fonction liant le rapport de résistances au rapport de courants est donc elle-même une fonction qui dépend du rapport de courants, comme le montre l'expression (2), et le rapport de courants Iint/Iext est précisément l' information qui est extraite du circuit de mesure situé à gauche des pointillés de la cellule de compensation. Cette information va alors être utilisée pour générer par la suite une fonction de correction de l'erreur qui permettra de l'annuler. L'idée est donc de générer plus loin dans la circuiterie de la cellule de compensation la fonction inverse de la fonction f(Iint/Iext) permettant d'annuler l'erreur sur la o mesure du rapport Iint/Iext qui doit être l' image la plus précise du rapport des valeurs des résistances Rext/Rint. La figure 4 montre un synoptique de la cellule de compensation illustrant les fonctions principales qu'elle met en oeuvre. Ainsi, dans un premier temps, le circuit de mesure dans la cellule de compensation remplit une fonction de prélèvement 6 des courants Iint et Iext traversant respectivement les résistances Rint et Rext. o Le convertisseur parallèle de la cellule de compensation est doté d'une fonction de division 7 qui permet alors d'effectuer la division des courants entrants et fournit le rapport Iint/Iext, image du rapport de la valeur des résistances RextIRint, agrémenté d'une erreur f(Iint/Iext) dépendant également du rapport des courants Iint/Iext, comme expliqué plus haut dans la description. Puis, les moyens dont sont doté le convertisseur parallèle mettent en oeuvre une fonction de correction o d'erreur 8 qui a pour but de fournir un cofficient Q tel que: Q = f-l(Iint/Iext) Ainsi, un nouveau rapport de courants(Iint/Iext)2 est obtenu et ce nouveau rapport de courants est cette fois-ci corrigé: (Iint/Iext) 2 = Rext/Rint*f(Iint/Iext)*Q=Rext/Rint L' information (Iint/Iext)2 est donc directement l' image du rapport de résistances. I1 reste alors à numériser cette information pour obtenir le code de sortie. Pour ce faire, une fonction de numérisation 9 est mise en oeuvre dans le convertisseur parallèle. La fonction de numérisation liantce rapport de courants (Iint/Iext) 2 entrant au code de sortie, ainsi que la 0 fonction de correction fl(Iint/Iext) sont définies dans le convertisseur parallèle en jouant sur les dimensions des recopies de type PMOS M10 à M16, comme vu précédemment en référence à la figure 2. Le convertisseur parallèle de la cellule de compensation permet donc d'effectuer trois fonctions distinctes, rassemblées dans la même partie de circuit: la division des courants, l 'application d'une fonction corrective à une erreur générée précédemment dans la circuiterie et la numérisation de l' information obtenue. L' ensemble de ces trois fonctions est réalisé grâce à la présente invention de façon simple, précise et ne nécessite de plus qu'un faible encombrement et une faible consommation. Le dispositif de comparaison de résistances selon 1' invention permet alors de mettre en oeuvre un système de correction active de la valeur de résistances intégrées à partir d'une résistance externe précise servant d'étalon. Ce système utilise donc un unique circuit de commande valable pour plusieurs résistances compensées pouvant être de valeurs différentes. De plus, l' information de compensation étant transportée sous forme numérique aux différentes résistances compensoes, elle est rendue insensible aux différents bruits. R E V E N D I C A T I O N S 1. Dispositif de comparaison de deux résistances (Rint, Rext), caractérisé en ce qu'aucune référence de tension n'est mise en oeuvre et en ce qu'il utilise uniquement des informations analogiques portées par des s courants jusqu'à leur numérisation (Iint, Iext), ledit dispositif comprenant un circuit de mesure (MES) doté de moyens (M0, M1) pour extraire les courants (Iint, Iext) des deux résistances à comparer (Rint, Rext) et les recopier à destination d'un convertisseur o analogique numérique parallèle (CAN) doté de moyens pour effectuer la division desdits courants extraits et transformer le rapport des courants extraits (Iint/Iext) en un code numérique, image du rapport desdites deux résistances, réactualisé en permanence en fonction de paramètres d'environnement du circuit tels que la température de fonctionnement. 2. Dispositif selon la revendication 1, caractérisé en ce que les moyens pour extraire et recopier les courants (Iint, Iext) des deux résistances o à comparer (Rint, Rext) comprennent un premier (M0) et un second (M1) transistor MOS d'un même type de conductivité montés en diode, lesdits deux transistors (M0, M1) devant avoir rigoureusement les mêmes dimensions de facon à présenter chacun la même caractéristique de diode. 3. Dispositif de comparaison selon la revendication 1 ou 2, caractérisé en ce que les moyens pour diviser les courants extraits des résistances à comparer (Rint, Rext) et transformer le rapport des courants extraits (Iint/Iext) en un code numérique image du rapport desdites résistances à comparer comprennent un premier groupe de transistors MOS à canal P (M10 à M16) connectés en parallèle entre une borne d'alimentation (Vdd) et des bornes de sorties (B0 à B6), et un second groupe de transistors MOS à canal N (M20 à M26) connectés en parallèle entre la masse et lesdites bornes de sortie (B0 à B6). 4. Dispositif de comparaison selon la revendication 3, caractérisé en ce que la fonction liant le code numérique au rapport des courants extraits (Iint/Iext) est définie par les dimensions des recopies de type PMOS (M10 à M16). 5. Dispositif de comparaison selon l'une des revendications précédentes, caractérisé en ce que les moyens dont sont dotés le convertisseur parallèle (CAN) mettent également en oeuvre une fonction de correction d'erreur permettant de générer une fonction de correction de l'erreur intervenant dans la fonction liant le rapport des courants extraits (Iint/Iext) au rapport des réaistances à comparer (Rint, Rext) due à l 'absence de référence de tension, de facon à ce que le rapport des courants (Iint/Iext) soit directement et o précisément l' image du rapport des résistances à comparer. 6. Dispositif de comparaison selon l'une des revendications précédentes, caractérisé en ce que ledit dispositif peut comprendre en plus des éléments parasites passifs en série avec chacune des deux résis-tances à comparer (Rint, Rext), lesdits éléments devant être rigoureusement identiques dans chaque branche. 7. Dispositif de comparaison selon la revendication 5, caractérisé en ce que les éléments parasites passifs sont constitués de résistances de protection ESD contre les décharges électrostatiques. 8. Systéme de correction active de la valeur de résistances compensoes intégrées dans un boîtier (1), à partir d'une résistance étalon externe (3), les valeurs desdites résistances compensoes pouvant être délibérément différentes et varient en fonction de paramétres d'environnement tels que la température de fonctionnement ou la qualité de fabrication de ce type de résistance, chaque résistance compensée intégrée (5a, 5b, 5c) comprenant une résistance nominale et une pluralité de résistances de correction en parallèle, ledit système étant caractérisé en ce qu'il met en oeuvre le dispositif de comparaison (2) de la o revendication 1 entre la valeur de ladite résistance étalon (3) et la valeur d'une résistance de mesure (4) interne au boîtier qui est dessinée à l'identique de la partie nominale de chacune des résistances compensées, lesdites résistances de correction étant mises individuellement en fonctionnement ou en arrêt en fonction du code numérique de compensation fourni par ledit dispositif de comparaison de façon à obtenir la valeur de la résistance compensée souhaitée. 9. Systéme selon la revendication 8, caractérisé zo en ce que chaque résistance intégrée (5a, 5b, 5c) comprend autant de résistances de correction en parallèle qu'il y a de bits formant le code numérique de compensation. 10. Système selon la revendication 8 ou 9, caractérisé en ce que la résistance de mesure (4) est dessinée sous la forme d'un nombre entier de fois la partie nominale d'une résistance compensée intégrée, de façon à appliquer un rapport entre la valeur de ladite résistance de mesure et la partie nominale de chaque