FR 2829322 A1 20030307 FR 0111369 A 20010903 mesurer. A): CIRCUIT DE GENERATION D'UN SIGNAL MODULE EN LARGEUR D'IMPULSION DE TYPE SIGMA-DELTA La présente invention concerne un circuit de génération d'un signal modulé en largeur d'impulsion de type Sigma-Delta. La modulation en largeur d'impuision ou PWM (de l'anglais "Puise Width Modulation") est très utilisée en électronique, notamment dans des circuits d'alimentation à découpage pour la commande du courant dans une charge inductive. En général, un signal modulé en largeur d'impuision est obtenu en comparant un signal de modulation qui est une tension continue avec un signal en dents de scie de fréquence fixe déterminée. Le signal modulé en largeur d'impuision présente alors une fréquence fixe qui est celle du signal en dents de scie. L'invention trouve des applications, en particulier, dans les circuits de balayage vertical pour écran de téléviseur ou moniteur d'ordinateur de type CRT (de l'anglais "Cathode Ray Tube"). Dans une telle application, le signal modulé en largeur d'impuision est utilisé comme signal de découpage d'une tension d'alimentation, afin de commander des électrodes de déviation verticale d'un faisceau d'électrons. Dans ce type d'application, le signal modulé en largeur d'impuision est avantageusement obtenu à l'aide d'un circuit de modulation en largeur d'impuision (ci-après circuit PWM) de type Sigma-Delta (-l\). Le principe d'un circuit PWM de type Sigma-Delta consiste à intégrer un signal de modulation (opération "Sigma") puis à le comparer à une tension de référence (opération "Delta"). Ce principe est décrit, par exemple, dans l'article de Mustansir H. KHERALUWALA et al., "Delta Modulation Stratagies for Resonant Link Inverters", IEEE Transactions On Power Electronics, vol. 5, NO. 2, Avril 1990. Selon une caractéristique des circuits PWM de type Sigma-Delta, la fréquence du signal modulé en largeur d'impuision n'est pas fixe. Notamment, elle dépend du rapport cyclique du signal. Cela constitue un inconvénient dans une application du type précité, lorsqu'on souhaite synchroniser le signal de découpage avec la fréquence de balayage horizontal ou fréquence de ligne afin qu'une période du signal de découpage corresponde à la durée de balayage d'une ligne horizontale de l'écran. Typiquement, la fréquence de ligne est égale à 15 Khz (kilohertz) pour une écran de téléviseur de type CRT, et est comprise entre 20 et 150 Khz pour un moniteur d'ordinateur de type CRT. La présente invention a pour objet de proposer un circuit de génération d'un signal modulé en largeur d'impuision comprenant un circuit PWM de type Sig ma-Delta q u i soit synch ronisé, afin d'obtenir u n signal mod u lé en largeur d'impuision dont la fréquence est indépendante du rapport cyclique. A cet effet, I'invention propose un circuit de génération d'un signal modulé en largeur d'impuision, comprenant une boucle à verrouillage de phase composée d'un comparateur de phase insensible au rapport cyclique, qui reçoit sur une première entrée un signal de synchronisation et délivre en sortie un signal d'erreur de phase, d'un filtre de boucle, et en outre d'un circuit de modulation de largeur d'impuision de type Sigma- Delta qui possède au moins une entrée de modulation pour recevoir un signal de modulation, une entrce de commande de la fréquence d'oscillation, et une sortie pour délivrer en sortie le signal modulé en largeur d'impuision, dans lequel le circuit de modulation de largeur d'impuision reçoit, sur l'entrée de commande de la fréquence d'oscillation, le signal d'erreur de phase filtré par le filtre de boucle, et dans lequel le comparateur de phase reçoit en outre ledit signal modulé en largeur d'impuision sur une seconde entrée. Dit autrement, le circuit PWM comprend des moyens pour assurer une fonction d'oscillateur commandé en tension ou VCO (de l'anglais "Voltage Controlled Oscillator"). Il assure donc à la fois la fonction de circuit PWM et la fonction de VCO. C'est pourquoi, dans la suite et aux figures, ce circuit est appelé circuit PWM-VCO. Ce circuit PWM-VCO est connecté en tant que VCO de la PLL. De cette manière, la fréquence d'oscillation du circuit PWM est synchronisée par la PLL avec la fréquence du signal de synchronisation. Dans un mode de réalisation, le circuit de modulation de largeur d'impuision comprend un circuit différentiel astable, qui comprend deux entrées différentielles constituant les deux entrées de modulation pour recevoir le signal de modulation, et qui comprend une source de courant commandée pour délivrer un courant dans le circuit différentiel en fonction du signal de commande de la fréquence d'oscillation. Dans un exemple de réalisation le plus simple, la source de courant est commandée en tension. De plus, dans un exemple, le circuit différentiei astable comprend deux branches connectées entre une première borne d'alimentation et une seconde borne d'alimentation, dont chacune contient un transistor bipolaire dont l'émetteur est relié à la première borne d'alimentation via une impédance d'émetteur respective et via la source de courant et dont le collecteur est relié à la seconde borne d'alimentation via un condensateur ayant la même valeur, les collecteurs respectifs des transistors étant en outre reliés chacun à une entrée respective d'une bascule bistable via un comparateur respectif dont l'entrce non- inverseuse reçoit une même tension de référence, chacune des branches contenant en outre un transistor MOS respectif connecté en parallèle sur le condensateur de la branche, les sorties de la bascule étant reliées aux grilles de commande respectives de ces transistors, chacune via deux inverseurs logiques en série, les bases respectives des transistors bipolaires constituant les deux entrées différentielles du circuit différentiel astable, et le n_ud situé entre les deux inverseurs d'une branche déterminée constituant la sortie du circuit de modulation de largeur d'impuision. Toujours dans un exemple, le comparateur de phase comprend un détecteur de phase séquentiel, comprenant quatre bascules et en outre une porte logique de type NON-ET à quatre entrées. D'autres caractéristiques et avantages de l'invention apparaitront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés sur lesquels on a représenté: -à la figure 1: un chronogramme représentant l'allure d'un signal modulé en largeur d'impuision; - à la figure 2: un schéma d'un mode de réalisation d'un circuit PWM de type Sigma-Delta du circuit selon l'invention; -à la figure 3: un graphe montrant la variation de la fréquence d'oscillation du circuit PWM de la figure 2, en fonction du rapport cyclique du signal modulé en largeur d'impuision généré; - à la figure 4: un schéma-bloc illustrant le principe d'une PLL; - à ia figure 5: un schéma-bloc illustrant le principe d'un circuit selon l'invention; à la figure 6: un schéma illustrant un mode de réalisation d'une source de courant commandée en tension, comprise dans le circuit PWM de la figure 2; - à la figure 7: le schéma d'un exemple de réalisation du comparateur de phase de la PLL du circuit selon l'invention; et, -à la figure 8: un graphe illustrant des caractéristiques Tension- Fréquence du circuit PWM-VCO selon l'invention pour différentes valeurs du rapport cyclique, de même que la caractéristique d'un VCO classique, pour une même plage de variation de la fréquence du signal généré et de la tension de commande de la fréquence d'oscillation. La modulation en largeur d'impuision d'un signal électrique périodique consiste à faire varier l'instant de la transition d'un premier niveau de tension électrique (par exemple un niveau bas égal à 0 Volts) à un second niveau de tension électrique (par exemple un niveau haut égal à + 5 Volts) , à l'intérieur d'une période T de ce signal. Le rapport du temps pendant lequel le signal se trouve audit premier niveau de tension électrique sur la période T du signal est appelé rapport cyclique. Pour le signal électrique dont l'allure est représentée par le chronogramme de la figure 1, le rapport cyclique est égal à un tiers (soit 33 %, selon une notation en pourcentage communément utilisée). Dans le type d'application envisagé ici, le rapport cyclique varie typiquement entre 15 % et %. Le schéma de la figure 2 donne un exemple de réalisation d'un circuit PWM de type Sigma-Delta. Il appara^'tre plus loin, en référence au schéma de la figure 6, comment ce circuit est adapté pour constituer un circuit PWM-VCO selon l'invention. Le circuit PWM de type Sigma-Delta comprend un circuit différentiel astable. Ce dernier comprend deux branches différentielles 1 et 2 connectées entre une borne d'alimentation positive Vcc+, et une borne d'alimentation négative Vcc- ou la masse. Chaque branche respectivement 1 ou 2 contient un transistor bipolaire PNP, respectivement BP1 ou BP2, dont l'émetteur est relié à la borne Vcc+ via une impédance d'émetteur Re respective et via une source de courant commune CS délivrant un courant lee, et dont le collecteur est relié à la borne Vcc- via un condensateur, respectivement C1 ou C2. Les condensateurs C1 et C2 ont la même valeur notée C dans la suite. Un signal de modulation VlNpwm est fourni entre les bases respectives des transistors BP1 et BP2, qui constituent deux entrées différentielles du circuit différentiel astable. Les collecteurs respectifs des transistors BP1 et BP2 sont en outre reliés chacun à une entrée respective d'une bascule bistable FF ("Flip-Flop" en anglais) via un comparateur respectif, référencés OA1 et OA2 respectivement. La bascule FF est par exemple une bascule R-S comprenant deux portes logiques de type NON-OU croisées, qui change d'état sur les fronts descendants. Les comparateurs OA1 et OA2 sont par exemple constitués d'un amplificateur opérationnel respectif dont l'entrée non inverseuse reçoit une même tension de référence Vth. Chaque branche 1 et 2 du circuit comprend en outre un transistor MOS de type N. respectivement MN1 et MN2, connecté en parallèle sur le condensateur respectivement C1 et C2 de la branche. Les sorties de la bascule FF sont reliées aux grilles de commande respectives des transistors MN1 et MN2, chacune via deux inverseurs logiques en série, respectivement 111 et 112, et 121 et 122. Une sortie OUT du circuit est prise, par exemple, sur le n_ud situé entre les inverseurs 111 et 112, bien qu'elle peut aussi être prise sur le n_ud situé entre les inverseurs 121 et 122. En pratique, cette sortie OUT est par exemple connectée à un circuit d'alimentation à découpage commandé par le circuit de la figure 2. La sortie OUT délivre en effet un signal périodique carré, qui est modulé en largeur d'impuision en fonction du signal de modulation appliqué entre les entrées différentielles IN1 et IN2. Le fonctionnement de chaque branche 1 et 2 d'un tel circuit est symétrique par rapport à celui de l'autre branche. Ce fonctionnement est le suivant. A chaque instant, la relation 11+12=leeest vérifiée, c'est-à- dire que le courant lee est partagé entre les branches 1 et 2. De plus, on s'arrange pour que les transistors BP1 et BP2 soient utilisés dans leur zone de fonctionnement linéaire, pour toutes les valeurs du signal de modulation appliqué entre les entrées différentielleslN1 et IN2. Supposons qu'à un instant donné, I'état de la bascule FF est tel que le transistor MN1 (respectivement MN2) de la branche 1 (respectivement 2) est bloqué, et que le transistor MN2 (respectivement MN1) de la branche 2 (respectivement 1) est conducteur. Le courant 11 (respectivement 12) qui circule dans la branche 1 (respectivement 2), charge le condensateur C1 (respectivement C2). Lorsque la tension sur le collecteur du transistor BP1 (respectivement BP2) dépasse la tension de référence Vth, le signal en sortie du comparateur OA1 (respectivement OA2) passe de l'état logique haut à l'état logique bas (front descendant), en sorte que la bascule FF change d'état. Le transistor MN1 (respectivement MN2) devient conducteur, en sorte que le condensateur C1 (respectivement C2) est court-circuité et est déchargé vers la borne Vcc- via le transistor MN1 ( respectivement MN2). La seule dissymétrie entre les branches 1 et 2 provient du temps de charge respectif des condensateurs C1 et C2, qui dépend de l'évolution du potentiel sur les bases respectives des transistors BP1 et BP2, c'est-àdire du signal de modulation. C'est ce qui permet de faire varier le rapport cyclique du signal délivré par la sortie OUT. Le circuit de la figure 2 est auto-oscillant. Sa fréquence d'oscillation dépend de la valeur du courant lee délivré par la source de courant CS, de la valeur C des condensateurs C1 et C2, et de la tension de référence Vth. D'autre part, la fréquence d'oscillation dépend aussi du rapport cyclique, noté dans la suite et aux figures. C'est une des caractéristiques des circuits PWM de type Sigma-Delta. Si on pose une valeur Fo = 4 ceevth et un paramètre m =2 l-1, alors la fréquence d'oscillation F du circuit de la figure 2, en fonction du paramètre m, est donnée par la relation suivante: F(m)=Fo (1-m2) (1) Le graphe de la figure 3 donne l'allure de la fréquence d'oscillation F en fonction du rapport cyclique. La fréquence F(m) est maximale pour m=0, c'est à dire lorsque = 50%. On parle alors d'équilibre du circuit PWM de type Sigma-Delta, car les courants 11 et 12 dans les deux branches 1 et 2 sont alors identiques et valent lee/2. En outre, la fréquence F(m) tend vers zéro lorsque m tend vers +1 ou vers -1, c'est-à-dire lorsque T tend vers zaro ou vers 100% respectivement. En pratique, les valeurs du rapport cyclique T sont sensiblement comprises entre 15% et 85%. Pour ces valeurs de T. la fréquence d'oscillation F est sensiblement égale à Fo/2. Le schéma de la figure 4 illustre le principe d'une PLL. Une PLL comprend un comparateur de phase 10, ou PFD (de l'anglais "Phase/Frequency Differentiator"), qui reçoit sur une première entrée un signal de synchronisation ayant une fréquence déterminée, tel qu'un signal d'horloge CLK, et qui délivre en sortie un signal d'erreur de phase p-ERR. Elle comprend de plus un filtre de boucle 20 ("Loop Filter", en anglais), qui est généralement un filtre passe-bas. Elle comprend en outre un oscillateur commandé en tension 30, ou VCO (de l'anglais "Voltage-Controlled Oscillator"). Une entrée de commande de la fréquence d'oscillation du VCO reçoit le signal d'erreur de phase p-ERR via le filtre 20. Dit autrement, la fréquence d'oscillation du VCO est commandée par un signal correspondant au signal p-ERR filtré par le filtre de boucle 20. Le signal délivré en sortie par le VCO est reçu sur une seconde entrée du comparateur de phase 10, pour que sa phase (ou sa fréquence, ce qui revient au même) soit comparce à celle du signal de synchronisation CLK. Il s'ensuit que la fréquence du signal délivré en sortie par le VCO est asservie à la fréquence du signal de synchronisation CLK. Selon l'invention, la fréquence d'oscillation du circuit PWM de type Sigma-Delta est synchronisée par une PLL. A cet effet, le circuit PWM de type Sigma-Delta comprend des moyens pour remplir simultanément une fonction de circuit de modulation de largeur d'impuision et d'oscillateur commandé en tension. Dit autrement, le circuit PWM est agencé pour fonctionner en tant qu'oscillateur commandé en tension, et, de plus, il est inséré dans une PLL du type représenté sur le schéma de la figure 4 à la place du VCO. On obtient alors un circuit de génération d'un signal modulé en largeur d'impuision selon l'invention, conforme au schéma de la figure 5. Sur cette figure et dans la suite, le circuit PWM de type Sigma-Delta fonctionnant aussi en tant qu'oscillateur commandé en tension est appelé circuit PWM-VCO, afin de rendre compte du fait qu'il assure à la fois la fonction d'un circuit PWM et celle d'un VCO. A la figure 5, sur laquelle les mêmes éléments qu'aux figures 2 et 4 portent les mêmes références, la PLL comprend toujours un comparateur de phase 10 dont les première et seconde entrées sont respectivement notées IN11 et IN12, et un filtre de boucle 20. Elle comprend en outre un circuit PWM VCO référencé 40, qui est disposé dans la PLL au lieu et place du VCO référencé 30 de la PLL de la figure 4. Le circuit PWM-VCO comprend deux entrées de modulation respectivement IN1 et IN2 entre lesquelles est entrée une tension différentielle correspondant au signal de modulation de modulation noté VlNpwm (afin d'assurer la fonction de circuit PWM), et comprend en outre une entrce INvco de commande de la fréquence d'oscillation pour recevoir un signal de commande de la fréquence d'oscillation noté VlNvco (afin d'assurer la fonction de VCO). Le signal de commande de la fréquence d'oscillation VlNvco correspond au signal d'erreur de phase p-ERR filtré par le filtre de boucle 20. Le circuit PWM-VCO comprend en outre une sortie OUT délivrant un signal VOUT qui est porté sur la seconde entrée du comparateur de phase 10. Ce signal VOUT est un signal de modulé en largeur d'impuision dont la fréquence est synchronisée avec la fréquence du signal de synchronisation CLK. Le circuit PWMNCO 40 comprend un circuit différentiel astable tel que celui représenté sur le schéma de la figure 2, dont les entrées IN1 et IN2 sont des entrées différentielles. En outre, la source de courant CS de ce circuit est réalisée par une source de courant commandée en tension. La figure 6 est une représentation schématique d'une telle source de courant. La source de courant CS comprend par exemple deux transistors MOS de type P respectivement MP1 et MP2, dont les sources sont reliées à la borne d'alimentation positive Vcc+, et dont les grilles de commande sont reliées ensemble. De cette manière, les transistors MP1 et MP2 sont connectés en miroir de courant. Le drain du transistor MP1 est relié à la borne d'alimentation négative Vcc- ou à la masse à travers une résistance R de valeur déterminée. Le drain du transistor MP2 constitue la sortie de la source de courant CS et est relié aux émetteurs communs des transistors BP1 et BP2 du circuit différentiel astable (figure 2). La source de courant CScomprend également une source de courant CS2 qui est connectée entre la borne d'alimentation positive Vcc+ et le drain du transistor MP2, et qui délivre un courant fixe lo. La source de courant CS comprend en outre un n_ud d'entrée IN3 et un amplificateur opérationnel OA3 monté en suiveur de tension, dont l'entrée non- inverseuse est reliée au n_ud d'entrée IN3 pour recevoir le signal VlNvco et dont l'entrée inverseuse est reliée au drain du transistor MP1. Le potentiel sur ce drain est alors imposé par le signal VlNvco, ce qui détermine la tension aux bornes de la résistance R et donc le courant lee délivré par le miroir de courant, selon la relation suivante: VlNvco - Vcc- lee = R + lo (2) Le courant lee délivré par la source de courant CS est donc commandé par le signal VlNvco reçu sur l'entrée IN3. Or, comme il a été dit plus haut, la fréquence Fo précitée du circuit PWM-VCO dépend du courant lee. En conséquence, la fréquence d'oscillation F du circuit PWMVCO est commandée par le signal VlNvco reçu sur l'entrée IN3. Dit autrement, I'entrée IN3 est une entrée de commande de la fréquence doscillation du circuit PWM- VCO. De retour au schéma de la figure 5, on notera que le comparateur de phase comprend, ainsi qu'il est connu, un détecteur de phase p-DET suivi d'une pompe de charge CP. Le détecteur de phase p-DET a pour fonction de délivrer deux signaux classiquement notés U et D, en fonction de la différence de phase entre les signaux CLK et VOUT reçus sur les entrses du comparateur de phase 10. Ces signaux U et D commandent la pompe de charge CP qui a pour fonction de générer le signal d'erreur de phase p- ERR délivré par la sortie du comparateur de phase 10. Selon l'invention, le détecteur de phase p-DET est insensible au rapport cyclique des signaux CLK et VOUT. Un exemple de réalisation d'un tel détecteur de phase insensible au rapport cycliq ue, con n u en soi, est représenté de ma n ière schématique à ia figure 7. Il s'agit d'un détecteur de phase séquentiel, comprenant quatre bascules R-S respectivement FF11, FF12, FF13, et FF14, réalisées avec deux portes logiques de type NON-ET chacune, et comprenant en outre une porte logique de type NON-ET à quatre entrses NAND1. Un tel détecteur de phase est décrit en détails dans l'ouvrage d'Alan B. GREBENE, "Bipolar and CMOS Analog Integrated Circuit Design", Ed. John Wiley & Sons, 1984, pages 664-668. Le détecteur de phase comprend deux entrées qui sont les entrées IN11 et IN12 du comparateurde phase 10, pour recevoir respectivement le signal de synchronisation CLK et le signal VOUT de sortie du circuit PWM-VCO. Il comprend en outre deux sorties OUT11 et OUT12 pour délivrer les signaux respectivement U et D précités. S'agissant d'un circuit séquentiel, la description de sa structure et de son fonctionnement est complexe et sortirait du cadre de la présente description. En tant que de besoin, le lecteur est renvoyé à l'ouvrage précité. On retiendra seulement que, ce détecteur de phase étant activé par les front descendants des impuisions des signaux CLK et VOUT, ce circuit est insensible au rapport cyclique de ces signaux. Le fonctionnement du circuit PWM-VCO va maintenant être décrit en regard du graphe de la figure 8. Raisonnons tout d'abord à rapport cyclique donné, par exemple égal à 50 %. Pour cette valeur du rapport cyclique, la caractéristique Tension-Fréquence du circuit PWM-VOC (réponse du circuit en tant que VCO) est représentée à la figure 8 par la courbe 81. A la valeur donnée précitée du rapport cyclique, correspond une valeur donnée de ia fréquence d'oscillation F. qui est déterminée par la relation (1) donnée plus haut. En outre, selon le principe d'une PLL, la fréquence d'oscillation se synchronise avec la fréquence du signal de synchronisation CLK, notée Fr à la figure et dans la suite, du fait que la PLL se verrouille sur cette fréquence. Dans la suite, la fréquence Fr est aussi appelée fréquence de repos. La tension de commande de la fréquence d'oscillation VlNvco s'ajuste donc à une valeur VO de manière à ce que la fréquence d'oscillation F soit égale à la fréquence de repos Fr. Il s'agit du point noté 10 de la courbe 81. Lorsque le rapport cyclique varie, la PLL reste verrouillée sur la fréquence de repos Fr du signal de synchronisation CLK, puisque le PFD est insensible au rapport cyclique. Cependant, la fréquence d'oscillation F du circuit PWM-VCO varie en fonction du rapport cyclique, toujours selon la relation (1) donnée plus haut. Plaçons nous par exemple à T = 15% ou T = 85%. Pour une telle valeur du rapport cyclique, la caractéristique Tension- Fréquence du circuit PWM-VCO (réponse du circuit en tant que VCO) est représentée à la figure 8 par la courbe 82. La courbe 82 a la même pente que la courbe 81, mais est translatée vers les hautes valeurs de la tension VlNvco par rapport à cette dernière. La conservation de la pente de la caractéristique traduit l'invariance du gain du circuit PWM-VCO en tant que VCO, c'est-à-dire le gain G exprimé en rad.s'.V' (radian/secondeNolt) par la relation suivante: G = 27,:. F (3) A tension de commande d'oscillation constante, c'est-à-dire pour VlNvco = VO la fréquence F serait alors égale à Fr (1-m2) c'est-à-dire à peu près à Fr/2. Il s'agirait du point noté noté 11 de la courbe 82. Ce point est plus bas que le point 10 précité, ce qui traduit le fait que la fréquence d'oscillation F diminue lorsque le rapport cyclique varie autour de 50% (conformément à la relation (1) et au graphe de la figure 3). Mais en fait, puisque la PLL reste verrouillée sur la fréquence Fr, la tension VlNvco s'ajuste à une valeur déterminée VO', de manière à ce que la fréquence d'oscillation F soit toujours égale à la fréquence de repos Fr. Il s'agit du point noté 12 de la courbe 82. Dit autrement, lorsque le rapport cyclique varie autour de la valeur T=50%, la fréquence d'oscillation F a tendance à diminuer, mais elle est maintenue à la fréquence de repos Fr par la PLL, via une augmentation correspondante de la tension de commande de la fréquence d'oscillation VlNvco. 11 résulte de ce qui précède que la tension de commande de la fréquence d'oscillation VlNvco doit être capable de suivre la variation du rapport cyclique. Il convient donc de veiller à ce que la variation du signal de modulation VlNpwm ne soit pas masquée par le filtre de boucle 20 de la PLL. Lorsque l'invention est appliquée à la génération d'un signal de découpage d'une tension d'alimentation pour un circuit de balayage vertical d'un écran de type CRT ou d'un moniteur d'ordinateur, le signal de modulation varie à une fréquence qui est égale à la fréquence de balayage vertical de l'écran (typiquement égale à 50 ou 100 Hertz selon les normes françaises pour un écran CRT, et de 50 à 200 Hertz pour un moniteur d'ordinateur). Il convient donc que la fréquence de coupure du filtre de boucle soit bien supérieure à ladite fréquence. En pratique, une décade de différence entre ces fréquences est un écart largement suffisant. En outre, le gain du circuit PWM-VCO en tant que VCO, doit être ajusté de manière que la fréquence de sortie balaie toute une plage désirce pour une plage de variation donnée de la tension VlNvco de commande de la fréquence d'oscillation, en tenant compte de la variation éventuelle du rapport cyclique dans toute sa plage de variation. Dit autrement, la pente de la caractéristique Tension-Fréquence (qui correspond, selon la valeur déterminée du rapport cyclique comprise entre 15% et 85%, à une courbe comprises entre la courbe 81 et la courbe 82 en étant parallèle à ces dernières), doit être déterminée de manière à couvrir toute la plage de fréquence désirée alors que la tension de commande de la fréquence d'oscillation VlNvco ne balaie qu'une partie de sa plage de variation possible. Ceci est expliqué ci-dessous en se rétérant à nouveau au graphe de la figure 8. Supposons que la plage de fréquence désirée soit comprise entre une valeur minimum Fmin et une valeur maximum Fmax, et que la tension VlNvco puisse varier entre 0 et une valeur maxImum Vmax qui peut correspondre à la tension d'alimentation positive Vcc+. Pour un VCO normal, la caractéristique est celle représentée par la courbe 83. Elle passe par le point noté A pour lequel F=Fmax et VlNvco=Vmax, et par le point B. pour lequel F=Fmin, et VlNvco=O. Sa pente correspond à un gain Go déterminé par la relation suivante: Go=27 Fmax- Fmin=2 Fmax-Fmin Vmax-O Vmax Pour un circuit PWM-VCO selon l'invention, pour T = 50%, la caractéristique est celle représentée par la courbe 81. Elle passe par un point noté B. pour lequel F=Fmin et VlNvco=O, par le point 10 pour lequel F=Fr et VlNvco=VO, et en outre par un point noté C pour lequel F=Fmax et VlNvco=V1. En général, on cherche à faire en sorte que le point de repos 10 soit au milieu de la caractéristique représentée par la courbe 81, ce qui impose la condition supplémentaire VO=V1/2. Le gain G est alors donné par larelation suivante: G=211 Fmvx1-FOmin=2?1 Fmaxv-1Fmin=27 Fma2x-vFOmin (5) Pour T = 15% ou T = 85%, la caractéristique est celle représentée par la courbe 82. Elle passe par le point A, pour lequel F=Fmax et VlNvco=Vmax et par le point 11 pour lequel F=Fr (1-m2)_Fr/2 et VlNvco=VO. Le gain G est alors donné par la relation suivante: G 2 Fmax-Fr(1-m2) 2 Fmax-Fr/2 (6) Vmax- VO Vmax- VO Pour des valeurs déterminées de Fmax, Fmin, Fr et Vmax, on peut obtenir la valeur de VO en égalisant les relations (5) et (6) ci-dessus. De là, on obtient la valeur du gain G à partir de l'une ou de l'autre de ces relations. Dans un exemple, on souhaite que le rapport cyclique puisse varier entre I = 15% et T = 85%, avec les valeurs suivantes: Fr = 65 Khz, FMIN = 20 Khz, Fmax = 110 Khz, et, Vmax = 5 Volt. Dans cet exemple, la relation (4) donne Go = 113000 rad.s'.V', et les relations (5) et (6) donnent G_150000 rad.s.V. Dit autrement, le gain en tant que VCO d'un circuit PWM-VCO selon l'invention est à peu près égal aux quatre tiers du gain d'un VCO classique (G _ 4/3 Go), pour les mêmes plages de variation de la fréquence d'oscillation et de la tension de commande de la fréquence d'oscillation. REVENDICATIONS 1. Circuit de génération d'un signal modulé en largeur d'impuision (VOUT), comprenant une boucle à verrouillage de phase (PLL) composée d'un comparateur de phase (10) insensible au rapport cyclique, qui reçoit sur une première entrée (IN11) un signal de synchronisation (CLK) et délivre en sortie un signal d'erreur de phase (p-EER), d'un filtre de boucle (20), et en outre d'un circuit de modulation de largeur d'impuision (40) de type Sigma-Delta qui possède au moins une entrce de modulation (IN1,1N2) pour recevoir un signal de modulation (VlNpwm), une entrée de commande de la fréquence d'oscillation (INvco), et une sortie (OUT) pour délivrer en sortie le signal modulé en largeur d'impuision (VOUT), dans lequel le circuit de modulation de largeur d'impuision (40) reçoit, sur l'entrée de commande de la fréquence d'oscillation (INvco), le signal d'erreur de phase ((p-ERR) filtré par le filtre de boucle (20), et, dans lequel le comparateur de phase (10) reçoit en outre ledit signal modulé en largeur d'impuision (VOUT) sur une seconde entrée (IN12). 2. Circuit selon la revendication 1, dans lequel le circuit de modulation de largeur d'impuision (40) comprend un circuit différentiel astable, qui comprend deux entrées différentielles (IN1,1N2) constituant les deux entrées de modulation (IN1,1N2) pour recevoir le signal de modulation (VlNpwm), et qui comprend une source de courant commandée (CS) pour délivrer un courant (lee) dans le circuit différentiel en fonction du signal de commande de la fréquence d'oscillation (VlNvco). 3. Circuit selon la revendication 1 ou la revendication 2, dans lequel la source de courant (CS) est commandée en tension. 4. Circuit selon la revendication 2 ou la revendication 3, dans lequel le circuit différentiel astable comprend deux branches (1,2) connectées entre une première borne dalimentation (Vcc+) et une seconde borne d'alimentation (Vcc-), dont chacune contient un transistor bipolaire (BP1; BP2) dont I'émetteur est relié à la première borne d'alimentation (Vcc+) via une impédance d'émetteur (Re) respective et via la source de courant (CS) et dont le collecteur est relié à la seconde borne d'alimentation (Vcc-) via un condensateur (C1; C2) ayant la même valeur, les collecteurs respectifs des transistors (BP1; BP2) étant en outre reliés chacun à une entrée respective d'une bascule bistable via un comparateur respectif (OA1; OA2) dont l'entrée non-inverseuse reçoit une même tension de référence (Vth), chacune des branches (1,2) contenant en outre un transistor MOS respectif (MN1; MN2) connecté en parallèle sur le condensateur (C1; C2) de la branche, les sorties de la bascule (FF) étant reliées aux grilles de commande respectives de ces transistors, chacune via deux inverseurs iogiques en série (111,112; 121,122), les bases respectives des transistors bipolaires (BP1; BP2) constituant les deux entrées différentielles (IN1; IN2) du circuit différentiel astable, et le n_ud situé entre les deux inverseurs (111; 112) d'une branche déterminée (1) constituant la sortie (OUT) du circuit de modulation de largeur d'impuision (40). 5. Circuit selon l'une quelconque des revendications 1 à 4, dans lequel le comparateur de phase (10) comprend un détecteur de phase (