FR 2832519 A1 20030523 FR 0114926 A 20011119 télécommande (7) dans une encointe optique. Circuit de miroir de courant fonctionnant à des fréquences élevées Domaine technique de l'invention La présente invention concerne les circuits électroniques et notamment un circuit de miroir de courant fonctionnant à des fréquences élevées. Etat de la technique Les circuits de miroir de courant sont des montage de transistors classiquement utilisés en électronique et notamment dans la réalisation d'amplificateurs. Comme cela est bien connu de l'homme du métier, un circuit miroir de courant permet la recopie d'un courant existant dans une première branche de circuit, sur un seconde voire une troisième branche etc... La figure 1 rappelle l'architecture classique d'un circuit miroir de courant. Un transistor MOS, par exemple de type à canal N. est monté en diode et voit circuler un courant Iref généré par une source de courant 4. Deux transistors identiques à canal N. respectivement 2 et 3, ont leur électrode de source connectée à la masse et leur grille branchée sur la grille du transistor 1. Les transistors 2 et 3 étant supposés identiques, et soumis à la même tension Vgs, ils sont par conséquent parcourus par un même courant lo. Si l'on considère à présent les caractéristiques physiques respectives des trois transistors, on voit que l'on a représenté sur la figure un transistor 1 présentant une longueur de grille L et une largeur de grille W. De leur côté, les transistors 2 et 3 présentent une longueur de grille L et une largeur de grille W2. ST - O l-GR2-224 - 2 On sait que la relation entre le courant circulant dans la source de courant Iref et le courant circulant dans chacun des transistors 2 et 3 est donné par la relation: /1ref = W2/W1 On voit donc que la recopie des courant entre le transistor 1 et les deux transistors 2 et 3 est réalisée dans un rapport défini par les largeurs de grille des transistors. La recopie des courants, et notamment la précision de cette recopie, dépend par conséquent de la précision que l'on peut espérer obtenir du processus o de fabrication pour obtenir des dimensions physiques précises. Le souci de réaliser un bon appariement entre les transistors 2 et 3 impose d'employer des transistors présentant des valeurs élevées de L et W et, par conséquent, des dimensions physiques importantes. Il en résulte alors l'apparition de capacités parasites dont les valeurs ne sont à présent plus négligeables puisqu'elles sont proportionnelles à la surface W2 x L occupée par le transistor sur le silicium. La figure 1 représente symboliquement ces capacités parasites qui sont connectées entre les différentes électrodes du transistor. On trouve une capacité entre la grille et la source, la grille et le drain, le drain et la source de chacun des transistors 2 et 3. Il est clair que l'apparition de telles capacités parasites est préjudiciable au fonctionnement à fréq u ence élevée du m iroi r de cou rant, en sorte q u e l 'on est don c confronté à un dilemme. Soit on réduit la taille des transistors et par conséquent la valeur prise par les capacités parasites autorisant les fréquences élevées et l'on perd alors en précision de recopie du courant. Soit on renonce au fonctionnement à fréquence élevée et l'on accro^t la surface occupée par les transistors de manière à assurer une bonne recopie des courants. o Par conséquent, il est souhaitable d'apporter une solution au problème de la précision du miroir de courant lors de son fonctionnement à fréquence élevée. ST - O1-GR2-224 Exposé de l'invention La présente invention a pour but de proposer une structure de miroir de courant apportant une grande précision dans la recopie des courants tout en permettant un fonctionnement à des fréquences élevées. Un autre but de l'invention consiste à réaliser une structure d'amplificateur utilisable à haute fréquence et doté d'un circuit de miroir de courant précis. L'invention réalise ces buts au moyen d'un circuit de miroir de courant comportant comportant une première branche dotée d'un premier transistor en série avec une première résistance et une seconde branche comportant un second transistor en série avec une seconde résistance. Le circuit comporte un circuit d'asservissement du courant circulant dans les deux branches comprenant: - un troisième transistor monté en diode et dont la source est connectée à la source dudit premier transistor et dont le drain et la grille sont connectées à une première source de courant générant un courant de référence Iref; - un quatrième transistor monté en décaleur de tension dont la source est connectée à la masse via une troisième résistance ayant une grille connectée à la grille du troisième transistor et un drain connectée à la grille dudit premier transistor et à une seconde source de courant générant le courant de référence Iref; - un cinquième transistor monté en diode et dont la source est connectée à la source du second transistor et dont le drain et la grille sont connectés à une troisième source de courant générant le courant de référence iref; un sixième transistor monté en décaleur de tension dont la source est connectée à la masse via ladite troisième résistance ayant une grille connectée à la grille du cinquième transistor et un drain connecté à la grille dudit second transistor et à une source de courant Iref. ST - 01-GR2-224 Plus particulièrement, la première branche comporte un premier transistor présentant une électrode de source, de drain et de grille, I'électrode de source est connectée à une première électrode d'une résistance ayant une seconde borne s connectée à un premier potentiel de référence. La seconde branche comporte un second transistor présentant une électrode de source, de drain et de grille, I'électrode de source étant connectée à une première électrode d'une résistance dont une seconde électrode est connectée audit premier potentiel de référence. Un circuit d'asservissement des potentiels de source desUits premier et second o transistors comporte: - un troisième transistor présentant une électrode de source, de grille et de drain; I'électrode de source dudit troisième transistor étant connecté à l'électrode de source dudit premier transistor, les électrodes de grille et de drain dudit troisième transistor étant connectées à une première source de courant générant un courant de référence Iref; - un quatrième transistor présentant une électrode de source, de grille et de drain, I'électrode de source dudit quatrième transistor étant connectée à une première électrode d'une troisième résistance présentant une seconde électrode connectée à un second potentiel de référence, la grille dudit quatrième transistor étant connectée à la grille dudit troisième transistor; le drain dudit quatrième transistor étant connecté à la grille dudit premier transistor et à une seconde source de courant générant un courant de référence Iref égal au courant généré par ladite première source de courant; - un cinquième transistor présentant une électrode de source, de grille et de drain; I'électrode de source dudit cinquième transistor étant connectée à l'électrode de source dudit second transistor, les électrodes de grille et de drain dudit :o cinquième transistor étant connectées à une troisième source de courant générant un courant de référence Iref dont l'intensité est égale à celle des courants générés par lesdites première et seconde source de courant; ST - O1-GR2-224 - 5 - - un sixième transistor présentant une électrode de source, de grille et de drain, I'électrode de source dudit quatrième transistor étant connoctée à la première électrode de ladite troisième résistance, la grille dudit sixième transistor étant connectée à la grille dudit cinquième transistor; le drain dudit sixième transistor étant connecté à la grille dudit second transistor et à une quatrième source de courant générant un courant de référence Iref égal au courant généré par lesUites première, seconde et troisième source de courant; Les troisième et quatrième transistors sont choisis de manière à présenter n des caractéristiques Vgs identiques qui assurent une régulation du courant dans les deux branches du miroir de courant. Préférentiellement, les premier et second transistors présentent des capacités parasites de faible valeur, autorisant un fonctionnement à fréquence élevée. L'invention réalise également un circuit amplificateur disposant de deux électrodes d'entrées (IN N. IN P), deux électrodes de sortie (OUT N. OUT P) et comportant: - un premier étage différentiel; - un second étage de gain de Miller dont les sorties sont connectées aux dites électrodes de sortie (OUT N. OUT P), ledit second étage étant alimenté par deux sources de courant miroir comportant une première branche ayant un premier transistor en série avec une première résistance et une seconde branche comportant un second transistor en série avec une seconde résistance. Un circuit d'asservissement permet de maintenir égaux les courants circulant dans les deux branches et comporte: - un troisième transistor monté en diode et dont la source est connectée à la :;o source dudit premier transistor, et dont le drain et la grille sont connectées à une première source de courant générant un courant de référence Iref; - un quatrième transistor monté en décaleur de tension dont la source est connectée à la masse via une troisième résistance ayant une grille connectée à la ST - O l-GR2-224 grille du troisième transistor et un drain connectée à la grille dudit premier transistor et à une seconde source de courant générant le courant de référence Iref; - un cinquième transistor monté en diode et dont la source est connectée à la s source du second transistor et dont le drain et la grille sont connoctés à une troisième source de courant générant le courant de référence iref; - un sixième transistor monté en décaleur de tension dont la source est connectée à la masse via ladite troisième résistance ayant une grille connectée à la grille du cinquième transistor et un drain connecté à la grille dudit second transistor et à une source de courant Iref. Description des dessins D'autres caractéristiques, but et avantages de l'invention apparaîtront à la lecture de la description et des dessins ci-après, donnés uniquement à titre d'examples non limitatifs. Sur les dessins annexés: La figure 1 illustre une architecture classique de miroir de courant dans laquelle on a représenté les capacités parasites des transistors MOS. La figure 2 illustre un schéma de principe d'un miroir de courant présentant une faible capacité de sortie et permettant de fonctionner à haute vitesse. La figure 3 illustre l'application du miroir de courant de la figure 2 à la o réalisation d'une structure d'amplificateur différentiel. ST - Ol-GR2-224 Description d'un mode de réalisation préféré La figure 2 illustre un schéma de principe d'un miroir de courant dans lequel on arrive à rébuire les capacités parasites tout en permettant une fréquence de fonctionnement élevée. Le schéma de principe est décrit en référence avec des transistors Metal Oxyde Siliclum (MOS) d'un type de canal donné, par exemple à canal N (transistor NMOS), mais il est clair que l'homme du métier pourra aisément adapter le circuit pour la réalisation d'une structure duale, formée de transistors du o type inverse. De la même manière on décrira un miroir de courant permettant la recopie d'un courant dans deux branches distinctives mais l'homme du métier pourra clairement adapter le principe pour la recopie de courant dans 3, 4 ou plus de branches. i5 Dans le mode de réalisation de la figure 2, la première branche du miroir de courant se compose d'un premier transistor NMOS 10 dont la source est connectée à un potentiel de référence - par exemple la masse via une première résistance 11. Le transistor NMOS 10 est choisi de manière à présenter des caractéristiques de géométrie minimales et par conséquent des capacités parasites minimes. La seconde branche du miroir de courant se compose d'un second transistor MOS 20, de même type que le précédent, dont la source est connectée à une première électrode d'une résistance 21 présentant une seconde résistance connocté à un potentiel de référence, par exemple la masse. De la même manière que précédemment, le second transistor 21 est lui aussi choisi de manière à présenter des parasites négligeables. Les deux transistors 10 et 20 sont ainsi choisis de manière à permettre un fonctionnement à une fréquence élevée mais, comme on l'a rappelé, leurs o caractéristiques géométriques ne permettraient pas d'assurer- à elles seules - un parfait appariement et, par conséquent, une précision dans la recopie des courant 10. ST - 01-GR2-224 - 8 La précision dans la recopie des courant est à présent assurée par un circuit d'asservissement supplémentaire, basé sur l'utilisation d'un troisième transistor 30, d'un quatrième transistor 40, d'un cinquième transistor 50 et d'un cinquième transistor 60. Le troisième transistor 30 est un transistor MOS de canal N. monté en diode, c'est à dire présentant son électrode de grille connoctée à son électrode de drain. L'électrode de drain reçoit en outre un courant Iref généré par une source de courant 31. La source du transistor 30 est connecté à la source du premier o transistor 10 ainsi qu'à la première électrode de la résistance 11. Le quatrième transistor 40 est un transistor MOS de canal N également qui est monté en décaleur de tension (ou "shiff /ever" dans la littérature anglo- saxonne). A cet effet il reçoit sur son électrode de drain un courant de référence Iref de valeur identique au courant fourni par la source 31. Le transistor 40 présente une électrode de source qui est connectée à une première borne d'une résistance 70 dont une seconde borne est connectée à un potentiel de référence, par exemple la masse. La grille du quatrième transistor 40 est connoctée à la grille du troisième transistor 30. Le cinquième transistor 50 est un transistor MOS de canal N. monté en diode, c'est à dire présentant son électrode de grille connectée à son électrode de drain. L'électrode de drain reçoit en outre un courant Iref généré par une source de courant 51. La source du transistor 50 est connecté à la source du second transistor 20 ainsi qu'à la première électrode de la résistance 21. Le sixième transistor 60 est un transistor MOS, de même type que les trois précédents, et monté en décaleur de tension. Il reçoit sur son électrode de drain un courant de référence Iref de valeur identique au courant fourni par la source 61. Le o transistor 6 présente une électrode de source qui est connectée à la première borne de la résistance 60. Sa grille est connectée à la grille du cinquième transistor 50. D'une manière générale, on s'assurera que les sources de courant 31, 41, 51 et 61 délivrent le même courant Iref. Les techniques employées pour réaliser quatre ST - Ol-GR2-224 ou plus sources de courant générant un courant identiques sont bien connues de l'homme du métier et ne seront pas développées plus avant. Brièvement, il suffit d'observer que, pour réaliser ces sources de courant, on n'est plus tenu par les contraintes de géométrie physique existant sur les transistors 10 et 20. En ce qui concerne les troisième, quatrième, cinquième et sixième transistor on observera que ceux-ci sont choisis de manière à présenter des caractéristiques géométriques L importantes de manière à assurer une bonne recopie des courant dans leur canaux respectifs. Si l'on examine à présent le fonctionnement du circuit de la figure 3, et si l'on considère que la seconde borne des résistances 11, 21 et 70 est mise à la masse comme on le voit sur le schéma, on constate que l'on a la relation: r (lo + Iref) = 2 R Iref Cette relation résulte du fait que, parcouru par un même courant et étant de géométrie identique - donc parfaitement appariés - les deux transistors 30 et 40 (resp. 50 et 60) présentent une tension Vgs identique. Dans la plupart des cas, on pourra considérer la valeur du courant lo comme étant bien supérieure (à un facteur de 100 près) à la valeur du courant de référence Iref Il en résulte que la relation devient: io = 2R/rXlref On constate ainsi que la valeur R de la résistance 70 est bien supérieure à la valeur r de la résistance 11 (resp. 21), et que la précision de la recopie de courant devient à présent exclusivement dépendante de la précision apportée par les valeurs des deux résistances R et r. L'asservissement réalisé sur le courant lo se constate également sur la figure 3. Supposons en effet que le courant de la première branche tend à décro^tre par rapport au courant de la seconde branche. Il en résulte alors que la différence de ST - Ol-GR2-224 - 10 potentiel aux bornes de la résistance 11 va diminuer et par conséquent le potentiel de la source des transistors NMOS 10 et 30. Le courant Iref circulant dans le transistor 30 étant constant, il en résulte alors que le potentiel de grille de ce transistor va également décro^'tre. Comme le potentiel de source du quatrième transistor 40 est fixé à un potentiel constant - à savoir 2xRxlref - le potentiel du drain du transistor 40 tend à s'accro^'tre, entraînant dans sa montée celui de la grille du premier transistor 10. Celui-ci tend alors à accro^tre le courant lo circulant dans la résistance r de manière à réguler la valeur de ce dernier. Clairement, on constate le même effet si le courant dans la seconde branche tend à décro^tre. On aurait alors un accroissement du potentiel de grille du second transistor (du à l'abaissement du potentiel de grille des cinquième et sixième transistors 50 et 60) et à nouveau réqulation du courant lo. s Ce qui est remarquable, c'est que l'on arrive à asservir le courant 10, et donc effectuer une recopie précise, au moyen de transistors 30-60 qui présentent des caractéristiques géométriques entraînant l'apparition de capacités parasites qui ne viennent pas géner le fonctionnement des transistors 10 et 20 lesquels sont, comme on l'a dit, de petite taille afin de permettre leur fonctionnement à fréquence élevée. On peut ainsi dépasser le dilemme présent précédemment au moyen de ce circuit très efficace. Il est ainsi possible d'envisager la réalisation de circuits amplificateurs performants, fonctionnant à fréquence élevée et permettant recopie précise des courants. La figure 3 montre un exemple d'intégration du miroir de courant de la figure 2 dans une structure d'amplificateur différentielle fonctionnement à fréquence élevée. L'amplificateur comporte une structure différentielle basée sur une paire de transistors 401 et 402 de type NMOS. Bien que le mode de réalisation préféré décrira l'emploi de transistors de type NMOS pour réaliser la paire différentielle, il ST - Ol-GR2-224 est clair que l'homme du métier pourra directement adapter la structure à une architecture dans laquelle la paire différentielle sera basée sur des transistors de type PMOS. L'amplificateur est alimenté au moyen d'une source d'alimentation délivrant une tension Vdd. L'électrode de source des transistors NMOS 401 et 402 est reliée à une source de courant 403 dont l'autre extrémité est connectée à la masse. Chaque transistor de la paire différentielle 401402 est alimenté via son électrode de drain par une source de courant, respectivement basée sur un transistor MOS de canal P 404 et sur un transistor MOS de canal P 406 montés en miroir de courant. Les source et drain du transistor 404 (resp. transistor 406) sont o respectivement connectées à la borne d'alimentation Vdd et au drain du transistor 401 (resp. transistor 402). Les transistors 404 et 406 sont montés en miroir du courant coopérant avec un étage de gestion du mode commun qui comporte une seconde paire différentielle associée à une source de courant 412 et deux transistors de type PMOS, respectivement 408 et 409. Plus particulièrement, la seconde paire différentielle comporte deux transistors 410 et 411 dont les sources sont connectées à une source de courant 412 présentant une autre extrémité connectée à la masse. Le drain du transistor 410 (resp. transistor 411) est connecté au drain du transistor 408 (resp. transistor 409), dont la source est connectée à la borne d'alimentation Vdd. La grille du transistor 410 est connectée au point milieu d'un pont résistif, comportant les deux résistances 340 et 330 de valeur identiques, dont les extrémités sont respectivement connectées aux bornes de sorties OUT N (borne 303) et OUT P (borne 302) de la structure différentielle. Le pont résistif 340-330 est utilisé pour permettre l'obtention, en son point milieu MC, d'un potentiel représentatif de la valeur de mode commun des sorties OUT P et OUT N de l'amplificateur différentiel. La grille du transistor 411 reçoit une tension de consigne - Vcm - qui est utilisée pour régler le niveau de polarisation de l'étage en mode commun. o Les électrodes de grilles des transistors 408, 404 et 406 sont toutes connectées ensemble et la grille du transistor 408 est connecté au drain de ce même transistor, assurant ainsi son fonctionnement dans la zone quadratique de sa caractéristique I (VgS). Les transistors sont ainsi montés en miroir de courant et sont ST - O 1 -GR2-224 - 12 parcourus par un même courant de drain puisque, étant sensiblement identiques, ils sont soumis aux mêmes variations de la tension grille-source Vgs. La paire différentielle composée des transistors 401 et 402 sert de premier étage à un second étage de gain de type Miller, lequel est composé d'une paire de transistors 405 et 407 de type PMOS montés en source commune et respectivement alimentées par deux sources de courant miroir réalisé au moyen du circuit de la figure 3. Plus précisément, le drain du transistor 401 (resp. 402) est connecté à la grille du transistor 405 (resp. 407), dont la source est connectée à la o borne d'alimentation Vc. Les drains des transistors 405 et 407 sont respectivement connectés drain du premier et du second transistor (10, 20) du circuit miroir de courant. ST - 01 -GR2-224 - 13 Revendications 1. Circuit miroir de courant comportant une première branche comportant un premier transistor (10) en série avec une première résistance (11) et une seconde branche comportant un second transistor (20) en série avec une seconde résistance (21); le circuit comportant en outre un circuit d'asservissement du courant circulant dans les deux branches comprenant: un troisième transistor (30) monté en diode et dont la source est connectée à la source dudit premier transistor (10), et dont le drain et la grille sont connoctées à une première source de courant (31) générant un courant de référence iref; s - un quatrième transistor (40) monté en décaleur de tension dont la source est connectée à la masse via une troisième résistance (70) ayant une grille connectée à la grille du troisième transistor et un drain connectée à la grille dudit premier transistor (10) et à une seconde source de courant (41) générant le courant de référence Iref; - un cinquième transistor (50) monté en diode et dont la source est connectée à la source du second transistor (20) et dont le drain et la grille sont connectés à une troisième source de courant (51) générant le courant de référence iref; 2> - un sixième transistor (60) monté en décaleur de tension dont la source est connectée à la masse via ladite troisième résistance ayant une grille connectée à la grille du cinquième transistor et un drain connecté à la grille dudit second transistor (20) et à une source de courant Iref. o 2. Circuit de miroir de courant comportant: - une première branche comportant un premier transistor (10) présentant une électrode de source, de drain et de grille, I'électrode de source est connectée à une ST- O1-GR2-224 - 14 première électrode d'une résistance (11) ayant une seconde borne connectée à un premier potentiel de référence, - une seconde branche comportant un second transistor (20) présentant une électrode de source, de drain et de grille, I'électrode de source étant connectée à une première électrode d'une résistance (21) dont une seconde électrode est connectée audit premier potentiel de référence; - un circuit d'asservissement des potentiels de source desdits premier et second o transistors (10, 20) comportant: - un troisième transistor (30) présentant une électrode de source, de grille et de drain, I'électrode de source dudit troisième transistor étant connecté à l'électrode de source dudit premier transistor (10), les électrodes de grille et de drain dudit troisième transistor (30) étant connectées à une première source de courant (31) générant un courant de référence Iref; - un quatrième transistor (40) présentant une électrode de source, de grille et de drain, I'électrode de source dudit quatrième transistor (40) étant connectée à une première électrode d'une troisième résistance (70) présentant une seconde électrode connectée à un second potentiel de référence, la grille dudit quatrième transistor (40) étant connectée à la grille dudit troisième transistor (30); le drain dudit quatrième transistor étant connecté à la grille dudit premier transistor (10) et à une seconde source de courant (41) générant un courant de référence Iref égal au courant généré par ladite première source de courant; - un cinquième transistor (50) présentant une électrode de source, de grille et de drain; I'électrode de source dudit cinquième transistor étant connectée à l'électrode de source dudit second transistor (20), les électrodes de grille et de drain dudit o cinquième transistor (50) étant connectées à une troisième source de courant (51) générant un courant de référence Iref dont l'intensité est égale à celle des courants générés par lesdites première et seconde source de courant; ST - Ol-GR2-224 - 15 - un sixième transistor (60) présentant une électrode de source, de grille et de drain, I'électrode de source dudit quatrième transistor (40) étant connectée à la première électrode de ladite troisième résistance (70), la grille dudit sixième transistor (60) étant connectée à la grille dudit cinquième transistor (30); le drain dudit sixième transistor étant connecté à la grille dudit second transistor (20) et à une quatrième source de courant (61) générant un courant de référence Iref égal au courant généré par lesdites première, seconde et troisième source de courant; lesd its troisième et q uatrième transistors étant choisis de man ière à présenter des o caractéristiques Vgs identiques de manière à assurer une réqulation du courant dans lesUites premières et secondes branches du miroir de courant. 3. Circuit selon la revendication 2 caractérisé en ce que lesUits premier et second transistors présentent des capacités parasites de faible valeur, autorisant un fonctionnement à fréquence élevée. 4. Circuit selon la revendication 3 caractérisé en ce que ladite seconde électrode desUits premier, second et troisième résistances est connectée à la masse. 5. Circuit de miroir de courant selon la revendication 2 caractérisé en ce que le miroir de courant est constitué par des transistors MOS à canal N. 6. Circuit de miroir de courant selon la revendication 2 caractérisé en ce que le miroir de courant est constitué de transistors MOS à canal P. 7. Circuit amplificateur disposant de deux électrodes d'entrées (IN N. IN P), deux électrodes de sortie (OUT N. OUT P) et comportant: - un premier étage différentiel; - un second étage de gain de Miller dont les sorties sont connectées aux dites électrodes de sortie (OUT N. OUT P), ledit second étage étant alimenté par deux sources de courant miroir comportant: STOl-GR2-224 - 16 comportant un premier transistor (10) en série avec une première résistance (11) et une seconde branche comportant un second transistor (10) en série avec une seconde résistance (21); le circuit comportant en outre un circuit d'asservissement du courant circulant dans les deux branches comprenant: s - un troisième transistor (30) monté en diode et dont la source est connectée à la source dudit premier transistor (10), et dont le drain et la grille sont connectées à une première source de courant (31) générant un courant de référence Iref; o - un quatrième transistor (40) monté en décaleur de tension dont la source est connectée à la masse via une troisième résistance (70) ayant une grille connectée à la grille du troisième transistor et un drain connectée à la grille dudit premier transistor (10) et à une seconde source de courant (41) générant le courant de référence Iref; - un cinquième transistor (50) monté en diode et dont la source est connectée à la source du second transistor (20) et dont le drain et la grille sont connectés à une troisième source de courant (51) générant le courant de référence Iref; - un sixième transistor (60) monté en décaleur de tension dont la source est connectée à la masse via ladite troisième résistance ayant une grille connectée à la grille du cinquième transistor et un drain connecté à la grille dudit second transistor (20) et à une source de courant Iref.