FR 2828759 A1 20030221 FR 0210405 A 20020820 (206). Elément à mémoire pour un dispositif mémoire à semiconducteur La présente invention se rapporte à un élément à mémoire pour un dispositif mémoire à semiconducteur. Des éléments à mémoire sont connus pour des dispositifs de mémoire à semiconducteur, dans lesquels une modification est réalisée à partir de la structure de base, comportant un condensateur de stockage et un transistor de sélection qui est physiquement isolé de celui-ci, pour un stockage d'informations. Dans des éléments de mémoire tels que ceux pour des o dispositifs de mémoire à semiconducteur, un certain nombre de dispositifs de lignes sont prévus en étant sensiblement isolés électriquement les uns des autres par paires, en étant formés dans un substrat à semiconducteur d'un premier type de conductivité ou dans une zone de surface de celui-ci et étant au moins partiellement formés et disposés distincts physiquement les uns des autres par paires au moyen d'une zone intermédiaire du substrat à semiconducteur. En outre, une zone d'isolation est prévue, qui est constituée d'un matériau sensiblement isolant électriquement qui réalise un contact mécanique et électrique avec la zone intermédiaire et dans chaque cas, avec une zone de chevauchement de chaque dispositif de ligne. Dans ce cas, en o appliquant aux dispositifs de ligne, en particulier à leur zone de chevauchement et à la zone d'isolation une distribution de potentiel électrique dans la zone d'isolation conformément à une unité d'information qui doit être mémorisée, il est possible au moins temporairement de former au moins une zone avec des caractéristiques électriques eVou magnétiques modifiées. s Des éléments mémoires classiques de ce genre sont soumis aux problèmes que la zone d'isolation permet uniquement une variation sensiblement physiquement cohésive des caractéristiques électriques et/ou magnétiques dans la zone d'isolation, de sorte qu'il est impossible de garantir de manière satisfaisante une stricte isolation physique entre les contenus d'informations mémorisés, ou contenus d'informations à mémoriser, et par conséquent d'empêcher une diaphonie entre les contenus d'informations qui ont besoin d'être distingués, par exemple un certain nombre de bits. L'invention est fondée sur l'objectif de développer un élément à mémoire pour un dispositif à mémoire à semiconducteur du genre mentionné précédemment, de manière à garantir une discrimination adéquate entre des contenus d'informations mémorisées dans l'élément à mémoire, d'une manière simple. Dans le cas d'un élément à mémoire pour un dispositif à mémoire à semiconducteur du genre mentionné précédemment, I'invention o est obtenue conformément à l'invention par le fait qu'un certain nombre de zones de matériaux qui sont isolées les unes des autres sont prévues afin de former ladite au moins une zone avec des caractéristiques électriques et/ou magnétiques modifiées ou modifiables dans la zone d'isolation, et chacune des zones de matériau comporte des porteurs de charge libres eVou des porteurs de charge libres peuvent être formés dans chacune des zones de matériau. Une idée de base de la présente invention est ainsi de simplifier et d'aider à la formation de caractéristiques électriques eVou magnétiques modifiées dans la zone d'isolation en prévoyant un certain nombre de zones o de matières dans la zone d'isolation, qui comportent des porteurs de charge libres eVou dans lesquels des porteurs de charge libres peuvent être formés. Cela signifie que les caractéristiques électriques ou les caractéristiques magnétiques peuvent être formées comparativement facilement, c'est-à-dire avec des potentiels électriques relativement petits dans les zones de matériau physiquement isolées. Dans le processus, une application locale se traduit par un contenu d'informations respectivement fourni qui reste également d'une manière locale dans la zone d'isolation. En outre, une localisation supplémentaire et par conséquent la possibilité d'éviter de la diaphonie sont obtenues par l'isolation d'un certain nombre de zones de matière ou matériau o les unes par rapport aux autres, cette isolation étant fournie de manière appropriée simplement par une séparation physique. Dans ce but, I'invention prévoit de manière avantageuse que les zones de matériau soient noyées dans la zone d'isolation. En particulier, des structures fortement localisées sont obtenues Si des nanopoints ou analogues sont prévus en tant que les zones de matériau. L'expression nanopoints signifie de très petits lots d'un matériau B 3 2828759 dans une matrice constituée d'un matériau A. En variante, il est également possible qu'une zone B localisée soit formoe dans le matériau A, la zone B ayant d es caractéristiques él ectriques mod ifiées de man ière sig n ificative, par exemple en résultat d'endommagements importants au matériau A. s La caractéristique principale des zones de matériau dans la zone d'isolation est la présence de porteurs de charge sensiblement libres, ou la capacité d'être capable de former des porteurs de charge sensiblement libres dans le matériau des zones de matériau dans la zone d'isolation. Il est ainsi particulièrement avantageux que les zones de matériau dans la zone o d'isolation aient un matériau à semiconducteur métallique en particulier du silicium, du germanium et/ou analogues, éventuellement sous une forme dopée de manière appropriée, ou peut être formée à partir d'un matériau de ce genre. Il est avantageux sans que cela soit essentiel, que les zones de s matériau dans la zone d'isolation soient chacune formées de manière sensiblement identique. Cela concerne à la fois les caractéristiques géométriq u es et l es caracté ristiques électriqu es eVou mag nétiques des zones de matériau, et concerne également le matériau en lequel ces zones de matériau sont formées. o Les zones de matériau dans la zone d'isolation peuvent être formées de beaucoup de manières différentes. Par exemple, il est possible que les zones de matériau de la zone d'isolation soient formées ou déposoes en tant que zones de matériau qui sont déposées, mais pas de manière continue sur l'ensemble, sur une première couche d'isolation de la zone s d'isolation, et qui sont alors noyées dans une deuxième couche d'isolation de la zone d'isolation. D'autre part, les zones de matériau de la zone d'isolation peuvent également être sous la forme de rég ions d 'i m pla ntation d ans la zone d'isolation. so Si nécessaire, il est possible d'effectuer un traitement thermique à des températures relativement élevées après avoir formé effectivement les zones de matériau réelles dans la zone d'isolation, moyen par lequel les zones de matériau correspondante peuvent être diminuées encore plus en dimension au moyen d'un processus d'oxydation approprié, afin de cette s manière d'améliorer encore plus la localisation de l'information et le comportement en diaphonie. En principe, il est possible que les zones de matériau et en particulier les nanopoints soient formés sont toute la zone d'isolation. Cependant, il est particulièrement avantageux, conformément à un mode de réalisation préféré supplémentaire de l'élément à mémoire conformément à I' i nvention q u e l es zones d e matériau soient formées da ns d es zones ou régions de la zone d'isolation qui sont physiquement isolées les unes des autres et, en particulier au voisinage physique immédiat des zones de chevauchement des dispositifs de ligne respectifs. Cela signifie que la zone d'isolation, et les zones de matériau ou nanopoints qui y sont prévues, o peuvent subir un accès uniquement dans ces zones au voisinage physique immédiat des zones de chevauchement des dispositifs de ligne respective, pour ainsi permettre une formation locale, un effacement local eVou une lecture locale des contenus d'informations dans la zone d'isolation. Ces caractéristiques en principe rendent possible la formation de zone d'isolation avec un grand nombre d'unités d'informations, par exemple avec n-bits. Afin de commander l'écriture, I'effacement eVou la lecture du ou à partir de l'élément de mémoire conformément à l'invention, un dispositif de ligne de commande est prévu en étant sensiblement isolé électriquement des dispositifs de ligne, et une distribution de potentiel de commande peut être o appliquée localement ou globalement à la zone d'isolation au moyen du dispositif de ligne de commande. Cette mesure améliore l'influence de la formation, modification eVou d'échantillonnage des caractéristiques électriques eVou magnétiques des zones de matériau de la zone d'isolation eVou augmentent la possibilité d'une telle influence. Dans ce cas, I'invention prévoit en particulier que les dispositifs de ligne, et en particulier les zones de chevauchement entre eux, forment chacun un élément à transistor à effet de champ par paires avec la section de la zone intermédiaire qui est dans chaque cas disposée entre eux. L'invention vise en outre da n s ce cas q u e la co mbinaison d'él ément, en tant qu'él ément à transistor à effet de champ, soit dans chaque cas commandable par le dispositif de ligne de commande en tant que connexion de grille et la zone d'isolation en tant que l'isolation de grille. Il est particulièrement avantageux que les zones dont les caractéristiques électriques eVou magnétiques peuvent être modifiées soient dans chaque cas formé par un groupe cohésif de zones de matériau, et en particulier par un groupe cohésif de nanopoints. Ceci améliore encore plus la s 2828759 localisation des unités d'informations et par conséquent diminue la diaphonie. Dans ce cas, I'invention prévoit en particulier qu'une zone de la zone d'installation soit formée, dans chaque cas, pour un stockage d'une unité d'information, c'est-à-dire par exemple d'un bit. Les processus d'écriture, effacement eVou lecture des contenus d'informations ou des unités d'informations sont particulièrement avantageux si on peut écrire sur les zones, lire de celles-ci ou les effacer au moyen de porteurs de charge chauds ou à grande énergie en ce qui concerne l'unité d'informations. o L'invention est décrite plus en détails dans la suite en utilisant les commentaires suivants: plus de bits par cellule peuvent être mémorisés dans des cellules de mémoire flash puisque différents états de charge sont stockés ou puisqu'un bit est dans chaque cas stocké à des emplacements physiquement distincts. Dans le cadre de l'invention, un concept de cellule alternative est proposé pour le stockage de deux bits ou plus à différents emplacements dans une cellule de mémoire. Jusqu'à maintenant, il a été possible de stocker deux bits dans o une cellule flash soit en utilisant une technologie d'espacement au siliclum soit en utilisant une couche de Si3N4 dans le concept NROM. A la place de prévoir une grille flottante continue sur tout l'ensemble, des nanocristals en silicium, qui sont noyés dans une matrice au dioxyde de siliclum, sont utilisés pour stocker des charges conformément à I'invention. Celles-ci sont normalement programmées et effacées par des tunnels directs ou par des tunnels de Fowler-Nordheim. Si une cellule telle que celle-ci est programmée en utilisant des électrons chauds, alors une programmation indépendante peut être obtenue aux deux extrémités de la cellule et par exemple, il est possible de stocker 2 bits/cellule. Contrairement au concept NROM dans lequel du nitrure de silicium est utilisé comme couche de mémoire, cela résulte en un degré de liberté supplémentaire en raison du choix des nanopoints en silicium. Si la dimension des points et la séparation entre les points sont sélectionnés de manière appropriée, les pertes de charge latérale peuvent alors être minimisées. Un certain nombre de procédés sont possibles pour produire et par conséquent sélectionner la dimension et la densité des nanopoints de silicium. En premier, une fois qu'un oxyde mince a été produit, une couche de silicium qui n'est pas continue peut être déposée, et peut alors être s recouverte d'une couche de silicium supplémentaire. La densité et la dimension des points en siliclum sont sélectionnées par un choix approprié des conditions de dépôt pour le dépôt de silicium. En variante, la couche en dioxyde de siliclum complète peut être appliquée, et les lots en siliclum peuvent alors être produits par implantation o de siliclum - I'implantation d'un semiconducteur différent, par exemple le germanium, est également possible à titre de variante. La position et l'orientation, la dimension et la densité des points de siliclum sont sélectionnées par exemple au moyen de l'énergie, la dose et le flux ionique appropriés pour l'implantation, et par les conditions dans le traitement s thermique qui suit. Dans les deux versions de production, la dimension des points de silicium est diminuée, pour ainsi obtenir un accord fin, par oxydation thermique par la suite à une basse température. Le principe de l'invention se trouve dans la combinaison de cellules de mémoire flash avec des nanopoints en siliclum avec le procédé de o programmation et d'effacement utilisant des électrons chauds ou utilisant des trous chauds. Si les points de siliclum peuvent être produits uniquement aux extrémités de source et extrémités de drain du composant, I'effacement à partir des points de silicium est en variante également possible au moyen de tunnels de Fowler-Nordheim. Un principe supplémentaire consiste à sélectionner la densité et la dimension des nanopoints afin de minimiser la perte de charge latérale et le caractère de chargement non uniforme des points pendant l'écriture et l'effacement. Comme il a déjà été mentionné, les éléments à mémoire o conformes à l'invention sont programmés au moyen de porteurs de charge chauds, en particulier des électrons et sont effacés au moyen de trous chauds. L'information mémorisée dans les éléments de mémoire respectifs est lue dans la direction opposée à la programmation (lecture inverse). Le tableau suivant illustre à titre d'exemple les rapports de s potentiel pour des cellules à 2 bits à appliquer pendant 1'écriture, I'effacement eVou la lecture: _ Connexion S/D Connexion S/D Grille de commande Bit de programme #1 0 V approx. 4-6 V approx. 9 V Bit de programme #2 approx. 46 V 0V approx. 9 V Bit de lecture #1 approx. 1-2 V 0 V approx. 2-3 V Bit de lecture #2 0 V approx.1-2 V approx. 2-3 V Bit d'effacement #1 flottement approx. 9V 0 V Bit d'effacement #2 approx. 9 V flottement En variante Bit d'effacement #1 flottement approx. 5 V -5 V Bit d'effacement #2 approx. 5 V flottement -5 V L'invention est décrite plus en détails dans le texte qui suit en référence à un dessin, sur la base de modes de réalisation préférés de l'élément à mémoire conforme à l'invention. Les figures 1 et 2 représentent, sous la forme d'une vue en coupe transversale et d'une vue en plan, deux modes de réalisation de o l'élément à mémoire conformes à l'invention. La figure 1 représente, suivant une vue en coupe transversale, latérale et schématique, un premier mode de réalisation d'un élément 1 à mémoire conforme à l'invention. Un premier dispositif BL1 de ligne ayant une zone SD1 d'extrémité est formé dans la zone d'une surface 20a dans un substrat 20 à semiconducteur avec la zone 20a de surface. Un deuxième dispositif BL2 de ligne, ayant une zone SD2 d'extrémité qui est en face de la première zone SD1 d'extrémité du premier dispositif BL1 de ligne, est disposé dans la zone a de surface du substrat 20 à semiconducteur, séparé physiquement et par o du matériau, au moyen d'une zone K intermédiaire de la zone SD1 d'extrémité du premier dispositif BL1 de ligne. La zone GOX d'isolation réelle est formée au-dessus de la zone K intermédiaire, et ainsi au-dessus de la zone 20a de surface du substrat 20 à semiconducteur. Un certain nombre de zones N de matériau est dans chaque cas prévu dans cette zone de GOX d'isolation, adjacent aux zones SD1 et SD2 d'extrémité, respectivement, des premier et deuxième dispositifs BL1, BL2 de lignes, les caractéristiques électriques eVou magnétiques de ces zones N de matériau pouvant être modifiées et en particulier elles peuvent être sous la forme de ce qu'on appelle des nanopoints. Une ligne G de connexion de commande qui est soi-même noyée dans une zone 30 d'isolation, est formée sur le côté de la zone GOX d'isolation opposé à celui o se trouvent les zones SD1 et SD2 d'extrémité des premier et deuxième dispositifs BL1 et BL2 de ligne. La disposition qui est représentée à la figure 1 se traduit par le o fait que les zones SD1, SD2 d'extrémité du premier dispositif BL1 de ligne et du deuxième dispositif BL2 de ligne sont séparées physiquement l'une de l'autre et par du matériau au moyen de la zone K intermédiaire du substrat 20 à semiconducteur, formant des zones SD1, SD2 de source/drain en tant que zone U1 et U2 de chevauchement en ce qui concerne la zone GOX s d'isolation, qui est utilisée comme zone d'isolation de grille ou oxyde de grille. Le dispositif G de ligne de commande agit ainsi en tant que connexion de grille. Bien qu'en principe, la zone GOX d'isolation complète puisse être formée en utilisant des nanopoints N. seulement deux zones B1 et B2 dans la zone GOX d'isolation sont chacune munies de nanopoints N dans le mode de réalisation représenté à la figure 1, et sont utilisoes pour former des régions ou groupes N1 et N2 de nanopoints cohésives correspondantes. Des nanopoints N supplémentaires sont indiqués par des points dans la zone Z centrale de la zone GOX d'isolation. Les contenus d'informations dans la zone GOX d'isolation peuvent être programmés de manière appropriée ou écrite, effacée eVou lue à partir d'une application appropriée d'une distribution de potentiel vers les dispositifs BL1, BL2 de ligne et G1 respectivement en tant que première et deuxième connexions source/drain et en tant que connexion de grille. Dans ce cas, les régions B1 et B2 agissent chacune en tant que zone de mémoire pour 1 bit, à savoir pour 1 bit 1 et pour 1 bit 2. La description cidessus des processus d'écriture, effacement eVou lecture se rapporte à la disposition représentée à la figure 1. La figure 2 représente une vue en plan d'un autre mode de réalisation d'un élément 1 à mémoire conforme à l'invention. Le dispositif G de ligne de commande, c'est-à-dire la connexion de grille, est omis dans la vue de la figure 2. La figure représente le contour d'une zone d'isolation carrée GOX. Cette zone GOX d'isolation est accédée par quatre dispositifs BL1,..., BL4 de ligne. Les zones U1,..., U4 de chevauchement ou les zones SD1,..., SD4 de source/drain des dispositifs s BL1,..., BL4 de ligne sont représentées par des lignes en pointillés sur le bord de la zone GOX d'isolation qui se chevauchent avec des régions N1, ..., N4 de nanopoints correspondantes chacune ayant un certain nombre de nanopoints N. ces derniers étant utilisés comme zone B1,...,B4 dont les caractéristiques électriques eVou magnétiques peuvent être modifiées et qui sont elles-mêmes o appropriées pour un stockage de 4 bits individuels bit 1 à bit 4. En principe, d'autres dispositions avec un certain nombre de dispositifs BL1,..., BL4 de ligne sont également possibles, n étant le nombre de dispositifs de ligne ou lignes de bit. En d'autres termes, le mode de réalisation donné à titre d'exemple le plus préféré de l'invention est fondé sur s une cellule de mémoire ayant deux dispositifs ou connexions de ligne. Cependant, de manière générale, n dispositifs de ligne BL1,...,BLn sont également possibles, n étant 2 2 et n peut prendre la valeur 4, uniquement à titre d'exemple, ou prendre n'importe quelle autre valeur. REVENDICATIONS 1. Elément à mémoire pour un dispositif à mémoire à semiconducteur, en particulier une cellule à mémoire multibits ou analogue, - ayant un certain nombre de dispositifs (BL1,..., BL4) de ligne s qui sont sensiblement isolés électriquement les uns des autres par paires, sont formés dans un substrat (20) à semiconducteur d'un premier type de conductivité ou dans une zone (20a) de surface de celui-ci et sont au moins partiellement formés et disposés distincts physiquement les uns des autres par paires au moyen d'une zone (K) intermédiaire du substrat (20) à o semiconducteur; et - ayant une zone (GOX) d'isolation constituée d'un matériau sensiblement isolant électriquement, qui réalise un contact électrique et mécanique avec les zones (K) intermédiaires, et avec dans chaque cas une zone (U1,..., U4) de chevauchement de chaque dispositif (BL1,..., BL4) de ligne; - dans lequel en appliquant aux dispositifs (BL1, ..., BL4) de ligne en particulier à leurs zones (U1,..., U4) de chevauchement et à la zone (GOX) d'isolation une distribution de potentiel électrique dans la zone (GOX) d'isolation conformément à une unité d'information qui doit être mémorisée, il o est possible au moins temporairement de former au moins une zone (B1,... . B4) ayant des caractéristiques électriques eVou magnétiques modifices, caractérisé en ce que - un certain nombre de zones (N) de matériau qui sont isolées les unes des autres sont prévues afin de former ladite au moins une zone s (B 1,..., B4) ayant des caractéristiques électriques eVou magnétiques modifiées dans la zone (GOX) d'isolation, et - chacune des zones (N) de matériau comporte des porteurs de charge libre eVou des porteurs de charge libre peuvent être formés dans chacune des zones (N) de matériau. 2. Elément à mémoire suivant la revendication 1, caractérisé en ce que les zones (N) de matériau sont noyées dans la zone (GOX) d'isolation. 3. Elément à mémoire suivant l'une quelconque des revendications précédentes, caractérisé en ce que les zones (N) de matériau sont sous la forme de nanopoints ou analogues. 4. Elément à mémoire suivant l'une quelconque des revendications précédentes, caractérisé en ce que les zones (N) de matériau o comportent un matériau à semiconducteur métallique ou sont formées à partir de matériau métallique, en particule du silicium, du germanium, eVou analogues, éventuellement avec un dopage approprié. 5. Elément à mémoire suivant l'une quelconque des s revendications précédentes, caractérisé en ce que les zones (N) de matériau sont formoes sensiblement de manière identique. 6. Elément à mémoire suivant l'une quelconque des revendications précédentes, caractérisé en ce que les zones (N) de matériau o sont sous la forme de zones (N) de matériau qui sont déposées, mais pas de manière continue sur tout l'ensemble, sur une première couche d'isolation, et sont ensuite noyées dans une deuxième couche d'isolation. 7. Elément à mémoire suivant l'une quelconque des revendications précédentes, caractérisé en ce que les zones (N) de matériau sont sous la forme de régions d'implantation dans la zone (GOX) d'isolation. 8. Elément à mémoire suivant l'une quelconque des revendications précédentes, caractérisé en ce que les zones (N) de matériau so sont formées dans des régions ou des zones (B1,..., B4) de la zone (GOX) d'isolation qui sont physiquement isolées les unes des autres, en particulier au voisinage physique immédiat des zones (U1,..., U4) de chevauchement des dispositifs de ligne (BL1,..., BL4) respectifs. 9. Elément à mémoire suivant l'une quelconque des revendications précédente, caractérisé en ce que - un dispositif (G) de ligne de commande est prévu en étant sensiblement électriquement isolé des dispositifs (BL1,..., BL4) de ligne, et - une distribution de potentiel de commande peut être appliquée localement ou g l obalement à la zone (G OX) d'isolation au moyen d u d ispositif (G) de ligne de commande. s 10. Elément à mémoire suivant l'une quelconque des revendications précédentes, caractérisé en ce que les dispositifs (BL1,, BL4) de ligne et en particulier les zones (U1,, 134) de chevauchement des dispositifs de ligne forment chacun un o élément formant transistor à effet de champ par paires avec les sections (K12, K13, K14, K23, K34) de la zone (K) intermédiaire qui sont disposées dans chaque cas entre eux, élément formant transistor à effet de champ qui dans chaque cas peut être commandé en particulier par le dispositif (G) de ligne de commande en tant que connexion de grille et la zone (GOX) s d'isolation en tant qu'isolation de grille. 11. Elément à mémoire suivant l'une quelconque des revendications précédentes, caractérisé en ce que les zones (B1,..., B4) dont les caractéristiques électriques eVou magnétiques doivent être modifiées sont chacune formoes par un groupe (N1,..., N4) cohésif de zones (N) de matériau de la zone (GOX) d'isolation et en particulier par un certain nombre de nanopoints. 12. Elément suivant l'une quelconque des revendications s précédentes, caractérisé en ce que les zones (B1,..., B4) de la zone (GOX) d'isolation sont chacune conçues pour mémoriser une unité d'information, en particulier 1 bit. 13. Elément suivant la revendication 12, caractérisé en ce qu'on so peut écrire sur les zones (B1,..., B4) de la zone (GOX) d'isolation, on peut les effacer eVou on peut les lire au moyen de porteurs de charge chauds ou à