FR 2830968 A1 20030418 FR 0206892 A 20020605 refroidissement complémentaire. DISPOSITIF ET PROCEDE DE COMMANDE DE DONNEES DANS UN AFFICHEUR A CRISTAUX LIQUIDES La présente invention concerne un afficheur à cristaux liquides et, plus particulièrement, un dispositif et un procédé de commande de données pour un afficheur à cristaux liquides dans lequel un convertisseur numériqueanalogique et un circuit tampon de sortie sont intégrés séparément afin de réduire de manière importante les rebuts dus à une défaillance d'un bo^tier de type à transfert o automatique sur bande (TAB), dit TCP "tape carrier package". Par ailleurs, la présente invention concerne un dispositif et un procédé de commande de données pour un afficheur à cristaux liquides dans lequel un convertisseur numérique analogique est commandé sur une base de répartition dans le temps afin de réduire le nombre de circuits intégrés nécessaires pour réaliser une fonction de conversion numérique-analogique. Généralement, un afficheur à cristaux liquides contrôle une transmittance de lumière d'un cristal liquide en utilisant un champ électrique afin d'afficher une image. À cette fin, l'afficheur à cristaux liquides comprend un panneau d'affichage à cristaux liquides comportant des cellules de cristal liquide agencées en une matrice et un circuit de commande pour commander le panneau d'affichage à cristaux liquides. Dans le panneau d'affichage à cristaux liquides, des lignes de grille et des lignes de données sont agencées de manière à ce qu'elles se croisent les unes les autres. Une cellule de cristal liquide est positionnée à chaque intersection des lignes de grille et des lignes de donnces. Le panneau d'affchage à cristaux liquides est pourvu d'une électrode de pixcl et d'une électrode commune pour appliquer un champ électrique à chacune des cellules de cristal liquide. Chaque électrode de pixcl est connectée, par l'intermédiaire d'électrodes de source et de drain d'un transistor à couches minces en tant que dispositif de commutation, à l'une quelconque des lignes de données. L'électrode de grille du transistor à couches minces est connectée à l'une quelconque des lignes de grille permettant l'application d'un signal de tension de pixel aux électrodes de pixcls pour chacune des lignes. Le circuit de commande comprend un dispositif de commande de grille pour commander les lignes de grille, un dispositif de commande de données pour commander les lignes de donnces et un générateur de tension commune pour commander l'électrode commune. Le dispositif de commande de grille applique de manière séquentielle un signal de balayage aux lignes de grille afin de commander de \\HIRSCH6\BREVETS\Brevets\19700\19704.doc. 5 juin 2002 -]/29 manière séquentielle les cellules de cristal liquide sur le panneau d'affichage à cristaux liquides une ligne à la fois. Le dispositif de commande de données applique un signal de tension de données à chacune des lignes de donnces à chaque fois que le signal de grille est appliqué à l'une quelconque des lignes de grille. Le générateur de tension commune applique un signal de tension commune à l'électrode commune. Par conséquent, l'affichage à cristaux liquides contrôle une transmittance de lumière par l'application d'un champ électrique entre l'électrode de pixel et l'électrode commune conformément au signal de tension de données pour chaque cellule de cristal liquide, afin d'afficher de ce fait une image. Chacun des dispositifs de o commande de données et des dispositifs de commande de grille est formé à partir d'un composant de circuit intégré. Ils sont montés dans un boîtier pour montage par transfert automatique sur bande (TAB) et connectés au panneau d'affichage à cristaux liquides par un système de transfert automatique sur bande principalement. La figure 1 montre de manière schématique un bloc de commande de données dans un afficheur à cristaux liquides classiques. En faisant référence à la figure 1, le bloc de commande de données comprend des circuits intégrés de commande de données 4 connoctés, par l'interrnédiaire des boîtiers de type TAB, à un panneau d'affichage à cristaux liquides 2, et une carte de circuit imprimé de données 8 connectée, par l'intermédiaire des boîtiers 6, au circuit intégré de commande de donnces 4. La carte de circuit imprimé de donnces 8 reçoit divers signaux de contrôle d'un contrôleur de synchronisation (non montré) et des signaux de donnces et des signaux de tension de commande d'un générateur de puissance (non montré) pour les interfacer avec les circuits intogrés de commande de donnces 4. Chacun des boîtiers 6 est connecté électriquement à une pastille de données prévue au niveau de la partie supérieure du panneau d'affichage à cristaux liquides 2 et à une pastille de sortie prévue au niveau de chaque ensemble de support à bande 8. Les circuits intogrés de commande de données 4 convertissent les données de p ix cl numériques en signaux de pixel analogiques afin de les appliquer aux lignes de données sur le panneau d'affichage à cristaux liquides 2. À cette fin, comme montré sur la figure 2, chacun des circuits intogrés de commande de donnces 4 comprend une partie de registres à décalage 14 pour appliquer un signal d'échantillonnage séquentiel. Une partie de bascules à verrouillage 16 mémorise de manière séquentielle des données de pixel VD en réponse au signal d'échantillonnage et sort les données de pixel VD au même instant. Un convertisseur numérique-analogique 18 convertit les données de pixel VD \llRSCH6\BREVETS\Brevets\197001 9704.doc - 5 jun 2002 - 2 29 provenant de la partie de bascules à verrouillage 16 en un signal de pixcl. Une partie de circuits tampons de sortie 26 transtère le signal de pixel provenant du convertisseur numérique-analogique 18 afin de le sortir. En outre, les circuits intégrés de commande de donnces 4 comprennent chacun un contrôleur de signal 10 pour interfacer les divers signaux de contrôle provenant d'un contrôleur de synchronisation (non montré) et les données de pixcl VD. Une partie de tension gamma 12 fournit des tensions gamma positive et négative nécessaires au convertisseur numérique-analogique 18. Chacun des circuits intégrés de commande de données 4 commande n lignes de données DL1 à DLn. o Le contrôleur de signal 10 contrôle divers signaux de contrôle tels que, par exemple, SSP, SSC, SOE, REV et POL et les donnces de pixel VD afin de les sortir vers les éléments correspondants. La partie de tension gamma 12 subdivise plusieurs tensions de référence gamma provenant d'un générateur de tension de référence gamma (non montré) pour chaque niveau de gris et sort les tensions de rétérence gamma subdivisées. Des registres à décalage inclus dans la partie de registres à décalage 14 décalent de manière séquentielle une impulsion de début de source SSP provenant du contrôleur de signal 10 en réponse au signal d'horloge d'échantillonnage de source SSC afin de sortir l'impulsion de début de source SSP en tant que signal d'échantillonnage. Une pluralité de n bascules à verrouillage incluses dans la partie de bascules à verrouillage 16 échantillonnent de manière séquentielle les données de pixel VD provenant du contrôleur de signal 10 en réponse au signal d'échantillonnage provenant de la partie de registres à décalage 14 afin de les mémoriser. Par la suite, 2s les n bascules à verrouillage réagissent à un signal d'autorisation de sortie de source SOE provenant du contrôleur de signal 10 afin de sortir les données de pixel mémorisées VD au même instant. Dans ce cas, la partie de bascules à verrouillage 16 rétablit les donnces de pixel VD modulées de manière à avoir un nombre de bits de transition réduit en réponse à un signal de sélection d'inversion de donnces REV et sort ensuite les donnces de pixcl VD. Ceci est dû au fait que les donnces de pisel VD, ayant un nombre de bits de transition supérieur à une valeur de référence, sont appliquées de telle sorte qu'elles soient modulées pour avoir un nombre de bits de transition réduit afin de réduire à un minimum des interférences électromagnétiques lors de la transmission de donnces par le contrôleur de synchronisation. 3s Le convertisseur numérique-analogique 18 convertit les données de pixel VD provenant de la partie de bascules à verrouillage 16 en signaux de pixel positifs et \\HIRSCHoBREiVETS\}3rovets\! 97001 9704.doc - 5 juin 2002 - 3ng négatifs au méme moment et sort les signaux. À cette fin, le convertisseur numérique-analogique 18 comprend une partie de décodage positif 20 et une partie de décodage négatif 22, chacune d'elles étant connoctée en commun à la partie de bascules à verrouillage 16, et un multiplexeur 24 pour sélectionner les signaux de sortie des parties de décodage positif et négatif 20 et 22. Une pluralité de n décodeurs positifs, qui sont inclus dans la partie de décodage positif 20, convertissent n donnces de pixcl délivrées simultanément par la partie de bascules à verrouillage 16 en signaux de pixcl positifs à l'aide des tensions gamma positives provenant de la partie de tension gamma 12. Une pluralité de n 0 décodeurs négatifs, qui sont inclus dans la partie de décodage négatif 22, convertissent n données de pixel délivrées simultanément par la partie de bascules à verrouillage 16 en signaux de pixel négatifs à l'aide des tensions gamma négatives provenant de la partie de tension gamma 12. Le multiplexeur 24 réagit à un signal de contr81e de polarité POL provenant du contrôleur de signal 10 afin de sortir de manière sélective les signaux de pixcl positifs de la partie de décodage positif 20 ou les signaux de pixel négatifs de la partie de décodage négatif 22. Une pluralité de n circuits tampons de sortie inclus dans la partie de circuits tampons de sortie 26 consistent en des suiveurs de tension qui sont connectés aux n lignes de donnces DL1 à DLn en série. Ces circuits tampons de sortie transfèrent les signaux de pixel provenant du convertisseur numérique-analogique 18 et appliquent les signaux aux lignes de données DL1 à DLn. Comme décrit ci-dessus, chacun des circuits intogrés de commande de données classiques 4 devrait comporter n bascules à verrouillage et 2n décodeurs de manière à commander n lignes de donnces DL1 à DLn. En conséquence, le circuit intégré de commande de données classique 4 présente un inconvénient en ce qu'il a une configuration complexe et un coût de fabrication relativement élevé. En outre, chacun des circuits intogrés de commande de donnces classiques 4 est fixé à l'ensemble de support à bande 6 en un composant unique à coller au panneau d'affchage à cristaux liquides 2 et à la carte de circuit imprimé de données 8, comme montré sur la figure 1. Par conséquent, l'ensemble de support à bande risque fort, par exemple, de se casser ou de se mettre en court-circuit. Ainsi, il en résulte une augmentation importante des coûts étant donné que les circuits intégrés de commande de donnces 4 montés dans l'ensemble de support à bande 6 ne peuvent pas non plus être utilisés lorsque le support à bande 6 se casse ou se met en court circuit. Par conséquent, la présente invention concerne un dispositif et un procédé de \\HIRSCH6BREVETS\Brevets\19700\19704.doc - S juin 2002 - 4/29 commande de donnces pour un afficheur à cristaux liquides qui pare sensiblement à un ou plusieurs prob lèmes dus aux limitations et aux inconvéni ents de l' art antéri eur. Un autre objet de la présente invention consiste à proposer un dispositif et un procédé de commande de données pour un afficheur à cristaux liquides dans lequel s un convertisseur numérique-analogique et un circuit tampon de sortie sont intogrés séparément afin de réduire de manière importante les pertes provoquées par un boitier de type TAB de médiocre qualité. Un autre objet de la présente invention consiste à proposer un dispositif et un procédé de commande de données pour un afficheur à cristaux liquides dans lequel lo un convertisseur numérique-analogique est commandé sur une base de répartition dans le temps afin de réduire le nombre de circuits intégrés pour réaliser une fonction de conversion numérique-analogique. Un autre objet de la présente invention consiste à proposer un dispositif et un procédé de commande de données pour un afficheur à cristaux liquides dans lequel le 1S nombre de broches d'entrée d'un circuit intégré de circuit tampon de sortie est réduit de manière à garantir un pas suffisant des pastilles de sortie sur une carte de circuit ., mprlme. Des caractéristiques et avantages supplémentaires de l'invention seront présentés dans la description qui suit et seront en partie évidents à partir de la description ou peuvent être acquis par la pratique de l'invention. Les objectifs et d'autres avantages de l'invention seront réalisés et atteints par la structure présentée en particulier dans la description écrite et les revendications de celleci ainsi que sur les dessins joints. Pour atteindre ces avantages et d'autres et conformément à l'objet de la 2s présente invention, telle que mise en oeuvre et largement décrite, un dispositif de commande de donnces pour un afficheur à cristaux liquides comprend une partie de convertisseur numérique-analogique pour convertir des donnces de pixel d'entrée en une pluralité de signaux de pixel et pour répartir dans le temps les signaux de pixel convertis afin de sortir les signaux de pixel répartis dans le temps, dans lequel le nombre des signaux de pixel convertis est supérieur à celui des signaux de pixcl répartis dans le temps, au moins deux parties de circuit tampon de sortie pour recevoir de manière séquentielle les signaux de pixel de la partie de convertisseur numérique-analogique, pour maintenir les signaux de pixel répartis dans le temps et pour ensuite transférer et sortir des signaux de pixel répartis dans le temps vers une 3s pluralité de lignes de données, au moins deux de la pluralité des parties de circuit tampon de sortie étant connectées en commun à la partie de convertisseur \\HIRSCH6\BREVETS\Brevets\l 9700\1 9704.dac - 5 juin 2002 - 5/29 numérique-analogique, et un contrôleur de synchronisation pour contrôler la partie de convertisseur numérique-analogique et les parties de circuit tampon de sortie et pour répartir dans le temps les données de pixcl fournies à la partie de convertisseur numérique-analogique en au moins deux régions afin d'appliquer de manière s séquentielle les données de pixcl réparties dans le temps aux lignes de données. Selon un mode de réalisation, la partie de convertisseur numérique analogique est montée sur une carte de circuit imprimé connectée au contrôleur de synchronisation, et les parties de circuit tampon de sortie sont montées sur un ensemble de support à bande connocté électriquement entre la carte de circuit 0 imprimé et un panneau d'affichage à cristaux liquides au niveau duquel les lignes de dormées sont agencées. Selon un mode de réalisation, la partie de convertisseur numérique analogique comprend: un registre à décalage pour délivrer de manière séquentielle un signal d'échantillonnage sous le contrôle du contrôleur de synchronisation; une bascule pour réagir au contrôle du contrôleur de synchronisation et au signal d' échantillonnage pour mémori ser de manière séquentielle des données de pix cl appliquées par le contrôleur de synchronisation et pour délivrer les donnces de pixcl mémorisces au même instant; un convertisseur numérique-analogique pour convertir les données de pixel en signaux de pixcl positifs et négatifs en utilisant des tensions o gamma d'entrée pour délivrer les signaux de pixel en réponse à un signal de contrôle de polarité provenant du contrôleur de synchronisation et pour répartir dans le temps les signaux de pixel en réponse à un premier signal de contrôle de sélection provenant du contrôleur de synchronisation afin de sortir les signaux de pixcl; et un démultiplexeur pour réagir à un deuxième signal de contrôle de sélection provenant 2s du contrôleur de synchronisation pour délivrer de manière sélective les signaux de pixcl provenant du convertisseur numériqueanalogique au moins aux deux parties de circuit tampon de sortie. Selon un mode de réalisation, la partie de convertisseur numérique analogique comprend: un contrôleur de signal pour interfacer des signaux de contrôle provenant du contrôleur de synchronisation et les données de pixel pour appliquer les signaux de contrôle au registre à décalage, à la bascule, au convertisseur numérique-analogique et au démultiplexeur; et un générateur de tension gamma pour subdiviser une tension de référence gamma d'entrce afin de générer des tensions gamma. 3s Selon un mode de réalisation, le convertisseur numérique-analogique comprend: un décodeur positif pour convertir les données de pixel en signaux de \\HIRSCH6\BREVETS\Brevets\19700119704.doc - 5 juin 2002 - 6/29 pixcl positifs en utilisant des tensions gamma; un décodeur négatif pour convertir les données de pixel en signaux de pixel négatifs en utilisant des tensions gamma; et un multiplexeur connecté en commun aux décodeurs positif et négatif afin de délivrer de manière séquentielle au démultiplexeur chacun des signaux de pixel en réponse au s signal de contrôle de polarité et au premier signal de contrôle de sélection. Selon un mode de réalisation, les premier et deuxième signaux de contrôle de sélection comportent le nombre de bits correspondant à une fréquence à laquelle les signaux de pixel sont répartis dans le temps. Selon un mode de réalisation, la partie de convertisseur numérique o analogique comprend: un registre à décalage pour délivrer de manière séquentielle le signal d'échantillonnage sous le contrôle du contrôleur de synchronisation; une bascule pour réagir au contrôle du contrôleur de synchronisation et au signal d'échantillonnage pour mémoriser de manière séquentielle des donnces de pixcl délivrées par le contrôleur de synchronisation et pour sortir les données de pixel mémorisées au même instant; un convertisseur numérique-analogique pour convertir les n données de pixcl en signaux de pixel positifs et négatifs en utilisant des tensions gamma d'entrce pour délivrer de manière sélective les signaux de pixel en réponse à un signal de contrôle de polarité provenant du contrôleur de synchronisation; un démultiplexeur pour réagir à un premier signal de contrôle de sélection provenant du o contrôleur de synchronisation pour délivrer de manière sélective les signaux de pixel à au moins deux bornes de sortie; et au moins deux multiplexeurs, étant connectés auxdites au moins deux bornes de sortie, pour réagir à un deuxième signal de contrôle de sélection provenant du contrôleur de synchronisation pour répartir dans le temps et sortir les signaux de pixel. Selon un mode de réalisation, la partie de convertisseur numérique analogique comprend: un contrôleur de signal pour interfacer les signaux de contrôle provenant du contrôleur de synchronisation et les données de pixel afin d'appliquer les signaux de contrôle au registre à décalage, à la bascule, au convertisseur numérique-analogique et au démultiplexeur; et un générateur de tension gamma pour subdiviser une tension d'entrée de référence gamma afin de générer des tensions gamma. Selon un mode de réalisation, le premier signal de contrôle de sélection a un état logique converti à chaque période d'un signal d'autorisation de sortie contrôlant une sortie de la bascule et le deuxième signal de contrôle de sélection comporte un nombre de bits correspondant à une fréquence à laquelle les signaux de pixel sont répartis dans le temps. \\HIRSCH6\BREVETS\Brevets\19700\19704.doc - 5 juin 2002 - 7/29 Selon un mode de réalisation, chacune des parties de circuit tampon de sortie comprend: une pluralité de circuits tampons de sortie connectés à chacune de la pluralité de lignes de données afin de réaliser les fonctions de maintien et de transfert des signaux de pixel; et un démultiplexeur pour réagir à un signal de contrôle de sélection provenant du contr81eur de synchronisation pour appliquer de manière séquentielle les signaux de pixel délivrés par la partie de convertisseur numérique- analogique aux circuits tampons de sortie. Selon un mode de réalisation, le circuit tampon de sortie consiste en une pluralité de circuits tampons de sortie connectés à la pluralité de lignes de donnces, lo chacun d'eux comprenant: un dispositif de maintien pour recevoir et maintenir les signaux de pixel; un commutateur pour réagir au signal de contrôle provenant du contrôleur de synchronisation pour délivrer les signaux de pixel maintenus; et un suiveur de tension connecté aux moyens de commutation pour réaliser une fonction de transfert de signal. Selon un mode de réalisation, le signal de contrôle de sélection comporte un nombre de bits correspondant à une fréquence à laquelle les signaux de pixel sont répartis dans le temps. Selon un mode de réalisation, les signaux de contrôle appliqués par le contrôleur de synchronisation à la partie de convertisseur numériqueanalogique et les données de pixel ont une fréquence au moins double. Selon un mode de réalisation, un ensemble de support à bande équipé de la pluralité de parties de circuit tampon de sortie comporte une pluralité de broches d'entrce et une pluralité de broches de sortie. La présente invention, propose également un procédé pour commander un dispositif de commande de données pour commander une pluralité de lignes de données agencées au niveau d'un panneau d'affichage à cristaux liquides dans lequel le dispositif de commande comprend une pluralité de parties de circuit tampon de sortie connectées à chacune de la pluralité de lignes de données et une partie de convertisseur numérique-analogique connoctée en commun aux bornes d'entrée d'au moins deux de la pluralité de parties de circuit tampon de sortie, le procédé comprend la répartition dans le temps de données de pixcl à appliquer à la partie de convertisseur numérique-analogique en au moins deux régions afin de fournir des données de pixel réparties dans le temps, le fait de permettre à la partie de convertisseur numérique-analogique de convertir chacune des donnces de pixcl en signaux de pixel analogiques et de répartir dans le temps les pixels convertis, et le fait de permettre auxdites au moins deux parties de circuit tampon de sortie de \\HIRSCH6\BREVETS\Brevers\19700\19704.doc 5 juin 2002 - 8/29 recevoir et de maintenir de manière séquentielle chacun des signaux de pixcl et de transtérer les signaux de pixel, appliquant de ce fait les signaux de pixel à la pluralité de lignes de données. Selon un mode de réalisation, le fait de permettre à la partie de convertisseur numérique-analogique de convertir les donnces de pixel en signaux de pixel comprend: la conversion des donnces de pixel en signaux de pixel positifs et négatifs en utilisant des tensions gamma et l'application séquentielle de chacun des signaux de pixel en réponse à un signal de contrôle de polarité et à un premier signal de contrôle 0 de sélection provenant de l'extérieur; et la réaction à un deuxième signal de contrôle de sélection provenant de l'extérieur pour appliquer de manière sélective chacun des signaux de pixcl auxdites au moins deux parties de circuit tampon de sortie. Selon un mode de réalisation, le fait de permettre à la partie de convertisseur numérique-analogique de convertir les données de pixel en signaux de pixel comprend: la conversion des donnces de pixel en signaux de pixcl positifs et négatifs en utilisant des tensions gamma et l'application séquentielle des signaux de pixel en réponse à un signal de contrôle de polarité provenant de l'extérieur; et la répartition dans le temps des signaux de pixel en réponse à un signal de contrôle de sélection provenant de l'extérieur afin de fournir les signaux de pixel. De préférence, une vitesse d'échantillonnage des données de pixel et une vitesse de conversion des données de pixel en signaux de pixel sont au moins doublées. 2s On doit comprendre que la description générale qui précède et la description détaillée qui suit sont données toutes deux à titre d'exemp le et d' explication et sont destinces à fournir une explication supplémentaire de l'invention telle que revendiquée. Les dessins joints, qui sont fournis afin de permettre une compréhension supplémentaire de l'invention, et qui sont incorporés dans la présente demande de brevet et en font partie, illustrent des modes de réalisation de l'invention et, avec la description, servent à expliquer le principe de l'invention. Sur les dessins: la figure 1 est une vue schématique montrant un bloc de commande de 3s données dans un afficheur à cristaux liquides classique; la figure 2 est un schéma de principe détaillé montrant une configuration du \\RSCH6\BREVETS\Brevets\19700\19704.doc - 5 juin 2002 - 9/29 circuit intégré de commande de données de la figure 1; la figure 3 est un schéma de principe montrant une configuration d'un dispositif de commande de données dans un afficheur à cristaux liquides selon un mode de réalisation de la présente invention; les figures 4A et 4B sont des schémas de formes d'onde comparatifs de signaux de commande de la partie de bascules à verrouillage montrée sur la figure 2 et de la partie de bascules à verrouillage montrée sur la figure 3; la figure 5 est un schéma de principe montrant une configuration de chaque circuit tampon de sortie inclus dans la partie de circuits tampons de sortie montrce o sur la figure 3; la figure 6 est une vue schématique du bloc de commande de données de l'affichage à cristaux liquides comprenant un dispositif de commande de donnces montré sur la figure 3; la figure 7 est un schéma de principe montrant une configuration d'un dispositif de commande de donnces dans un afficheur à cristaux liquides selon un autre mode de réalisation de la présente invention; et la figure 8 est un schéma de formes d'onde d'un signal de commande pour le premier démultiplexeur montré sur la figure 7. Référence va maintenant être faite en détail aux modes de réalisation illustrés de la présente invention, dont des exemples sont illustrés sur les dessins joints. Autant que possible, les mémes numéros de référence seront utilisés sur tous les dessins pour faire référence aux mêmes éléments ou à des éléments identiques. La figure 3 est un schéma de principe montrant une configuration d'un dispositif de commande de données pour un afficheur à cristaux liquides 2s conformément à un mode de réalisation de la présente invention. En faisant référence à la figure 3, le dispositif de commande de données est en gros divisé en moyens de conversion numérique-analogique ayant une fonction de conversion numérique-analogique et en moyens formant circuit tampon ayant une fonction de transfert de sortie, qui sont intégrés dans un composant distinct. Autrement dit, le dispositif de commande de données comporte un circuit intogré de conversion numérique-analogique 30 et au moins deux circuits intégrés de circuit tampon de sortie 50 configurés séparément. En particulier, le circuit intégré de conversion numérique-analogique 30 est divisé en au moins deux régions sur une base temporelle de telle sorte queles au moins deux circuits intégrés de circuit 3s tampon de sortie 50 soient connectés en commun à un circuit intégré de conversion numériqueanalogique unique 30 à des fins de commande, pour réaliser de ce fait une \\HIRSCH6\BREVETS\Brevets\19700\19704.doc - 5 juu 2002 -10/29 fonction de conversion numérique-analogique. Ci-après, un cas o deux circuits intégrés de circuit tampon de sortie 50 sont connoctés en commun à un circuit intégré de conversion numériqueanalogique unique 30 va étre décrit en tant qu'exemple. Une pluralité de 2n donnces de pixel à appliquer à 2n lignes de donnces DL11 à DLln et DL21 à DL2n sont réparties sur une base temporelle n par n afin d'étre appliquces au circuit intégré de conversion numériqueanalogique 30. Le circuit intégré de conversion numérique-analogique 30 convertit n données de pixel d'entrce en signaux de pixcl analogiques. En outre, le circuit intogré de conversion o numérique-analogique 30 divise de nouveau les n signaux de pixel convertis en signaux analogiques k par k (o k n) afin de les appliquer de manière sélective aux premier et deuxième circuits intogrés de circuit tampon de sortie 50. Étant donné que le circuit intégré de conversion numérique-analogique 30 devrait diviser les 2n donnces de pixel n par n afin de réaliser une fonction de conversion numérique analogique, les signaux de commande nocessaires ont des fréquences doubles de celles des signaux de commande classiques. À cette fin, le circuit intégré de conversion numérique-analogique 30 comprend une partie de registres à décalage 36 pour appliquer un signal d'échantillonnage séquentiel. Une partie de bascules à verrouillage 38 mémorise de manière séquentielle des données de pixel VD en réponse au signal d'échantillonnage et sort les donnces de pixcl VD au méme instant. Un convertisseur numérique analogique 40 convertit les donnces de pixel VD provenant de la partie de bascules à verrouillage 38 en un signal de pixcl. Un premier démultiplexeur 48 applique de manière séquentielle le signal de pixel provenant du convertisseur numérique 2s analogique 40 aux deux circuits intégrés de circuit tampon de sortie 50. En outre, le circuit intogré de conversion numérique-analogique 30 comprend un contr81eur de signal 32 pour interfacer divers signaux de contrôle provenant d'un contrôleur de synchronisation (non montré) et les données de pixcl VD. Une partie de tension gamma 34 délivre des tensions gamma positive et négative nécessaires au convertisseur numérique-analogique 40. Le contrôleur de signal 32 contrôle divers signaux de contrôle tels que, par exemple, SSP, SSC, SOE, REV et POL, provenant d'un contrôleur de synchronisation, et les données de pixel VD afin de les délivrer aux éléments correspondants. Dans ce cas, le contrôleur de synchronisation permet aux divers 3s signaux de contrôle et POL, etc., et aux données de pixel VD d'avoir une fréquence double de celle des agencements de l'art antérieur. En particulier, le contrôleur de \\HIRSCH6\BREVETS\BreYas\19700\1 9704.doc - 5 juin 2002 - I 1/29 synchronisation effectue une répartition dans le temps de 2n donnces de pixcl VD correspondant aux 2n lignes de données DLll à DLln et DL21 à DL2n en deux régions afin de les appliquer de manière séquentielle n par n. La partie de tension gamma 34 subdivise une pluralité de tensions de référence gamma provenant d'un générateur de tension de référence gamma (non montré) pour chaque niveau de gris et délivre les tensions de référence gamma subdivisées. Des registres à décalage inclus dans la partie de registres à décalage 36 décalent de manière séquentielle une impulsion de début de source SSP provenant du 0 contr81eur de signal 32 en réponse à un signal d'horloge d'échantillonnage de source SSC afin de sortir l'impulsion de début de source SSP en tant que signal d'échantillonnage. Dans ce cas, la partie de registres à décalage 36 réagit à l'impulsion de début de source SSP et au signal d'horloge d'échantillonnage de source SSC ayant chacun une fréquence double afin de sortir un signal d'échantillonnage à une vitesse double de celle des agencements de l'art antérieur. Une pluralité de n bascules à verrouillage incluses dans la partie de bascules à verrouillage 38 échantillonnent de manière séquentielle les données de pixel VD provenant du contr81eur de signal 32 en réponse au signal d'échantillonnage provenant de la partie de registres à décalage 36 afin de les mémoriser. Dans ce cas, les bascules à verrouillage échantillonnent les données de pixel VD sur le front montant ou descendant du signal d'horloge d'échantillonnage de source SSC provenant du contr81eur de signal 32. Par la suite, les n bascules à verrouillage réagissent à un signal d'autorisation de sortie de source SOE provenant du contr81eur de signal 32 afin de délivrer les donnces de pixel mémorisées VD au méme instant. Dans ce cas, les bascules à verrouillage rétablissent les données de pixel VD modulées de manière à avoir un nombre réduit de bits de transition en réponse à un si gnal de s électi on d' inversi on de donn ces REV et délivrent ensuite le s donnc es de pixel VD. Ceci est du au fait que les donnces de pixcl VD, ayant un nombre de bits de transition supérieur à une valeur de rétérence, sont délivrées de telle sorte qu'elles soient modulées afin de comporter un nombre réduit de bits de transition afin de réduire à un minimum les interférences électromagnétiques lors de la transmission de données par le contr81eur de synchronisation. Ici, le signal d'horloge d'échantillonnage de source SSC et le signal d'autorisation de sortie de source SOE appliqués à la partie de registres à décalage 36 3s et à la partie de bascules à verrouillage 38 ont une fréquence double de la fréquence des signaux " SSC " et " SOE " appliqués à la partie de registres à décalage 14 et à \\IDRSCH6\BREVETS\Brevets\19700\19704.doc - 5 juin 2002 - 12/29 la partie de bascules à verrouillage 16 classiques montrées sur la figure 2, comrne indiqué par " NSSC " et " NSOE " sur les figures 4A et 4B, respectivement. Le convertisseur numérique-analogique 40 convertit n données de pixel provenant de la partie de bascules à verrouillage 38 en signaux de pixcl positifs et négatifs au même instant et divise les signaux de pixel k par k en réponse à un signal de contrôle de polarité POL et à un premier signal de contrôle de sélection SEL1 et délivre les signaux. À cette fm, le convertisseur numérique-analogique 40 comprend une partie de décodage positif 42 et une partie de décodage négatif 44, chacune étant connoctée en commun à la partie de bascules à verrouillage 38, et un multiplexcur 46 0 pour sélectionner des signaux de sortie des parties de décodage positif et négatif 42 et 44. Une pluralité de n décodeurs positifs, qui sont inclus dans la partie de décodage positif 42, convertissent n signaux de pixel sortis simultanément par la partie de bascules à verrouillage 38 en signaux de pixcl positifs à l'aide de tensions gamma positives provenant de la partie de tension gamma 34. Une pluralité de n décodeurs négatifs, qui sont inclus dans la partie de décodage négatif 44, convertissent n données de pixel délivrées simultanément par la partie de bascules à verrouillage 38 en signaux de pixel négatifs à l'aide de tensions gamma négatives provenant de la partie de tension gamma 34. Le multiplexeur 46 réagit au signal de contrôle de polarité POL provenant du contrôleur de signal 32 afin de sortir de manière sélective les signaux de pixcl positifs de la partie de décodage positif 42 ou les signaux de pixel négatifs de la partie de décodage négatif 44 et réagit au premier signal de contrôle de sélection SEL1 afin de diviser les n signaux de pixel k par k et de délivrer les signaux. Dans ce cas, le nombre de bits du premier signal de contrôle de sélection SEL1 est défini en fonction de la fréquence divisée j des n signaux de pixel. Par exemple, si les n signaux de pixel sont délivrés alors qu'ils sont divisés 8 par 8 (1 = 8), alors le premier signal de contrôle de sélection SEL1 peut être réalisé par trois bits. Comme mentionné ci-dessus, afin de traiter les 2n données de pixcl, le convertisseur numérique-analogique 40 convertit chacune des n donnces de pixel en signaux de pixcl à une vitesse double de celle du convertisseur numérique- analogique classique 18, et divise les n signaux de pixel k par k (o k n) et délivre les signaux. Le premier démultiplexcur 48 délivre chacun des k signaux de pixel provenant du multiplexeur 46 au premier circuit intégré de circuit tampon de sortie 50 ou au deuxième circuit intégré de circuit tampon de sortie 50 en réponse à un deuxième signal de contrôle de sélection SEL2 délivré par le contrôleur de signal 32. \\HIRSCH6\BREVETS\Brevets\19700\19704.doc - 5 juin 2002 -13/29 Dans ce cas, étant donné que le deuxième signal de contrôle de sélection SEL2 est également défini en fonction de la fréquence divisée j des n signaux de pixel, il a le même nombre de bits que le premier signal de contrôle de sélection SEL1. Chacun des premier et deuxième circuits intégrés de circuit tampon de sortie 50 échantillonne et maintient les signaux de pixcl reçus k par k du circuit intogré de conversion numérique-analogique 30 afin de les délivrer simultanément aux n lignes de données DLll à DLlk,..., DLjl à DLjk. À cette fin, chacun des premier et deuxième circuits intégrés de circuit tampon de sortie 50 consiste en un deuxième démultiplexeur 52 et en première à jième parties de circuit tampon de sortie 54. 0 Le deuxième démultiplexeur 52 applique de manière séquentielle les signaux de pixel entrés k par k par le premier démultiplexeur 48 aux première à jième parties de circuit tampon de sortie 54 en réponse à un troisième signal de contrôle de sélection SEL3 provenant d'un contrôleur de synchronisation (non montré). Dans ce cas, le troisième signal de contrôle de sélection SEL3 a également le nombre de bits correspondant à la fréquence divisée j des n signaux de pixel comme les premier et deuxième signaux de contrôle de sélection SEL1 et SEL2. Les première à jième parties de circuit tampon de sortie 54 reçoivent de manière séquentielle chacun des k signaux de pixel du deuxième démultiplexeur 52 et maintiennent le signal. Ensuite, les première à jième parties de circuit tampon de sortie 54 appliquent simultanément chacun des k signaux de pixcl maintenus aux lignes de donnces correspondantes DL11 à DLlk,..., DLj1 à DLjn en réponse à un signal de contrôle de commutation SWS provenant du contrôleur de synchronisation. Chacune des première à jième parties de circuit tampon de sortie 54 consiste en k circuits tampons de sortie, qui sont connectés aux lignes de données correspondantes 2s DL11 à DLlk,..., DLjl à DLjn selon une relation 1 à 1. Comme montré sur la figure , chacun des k circuits tampons de sortie comprend un condensateur C qui se charge et maintient le signal de pixel d'entrée INPUT, un dispositif de commutation 56 pour permettre au signal de pixel maintenu par le condensateur C d'être délivré en réponse à un signal de contrôle de commutation SWS provenant du contrôleur de synchronisation, et un suiveur de tension 58 connecté au dispositif de commutation 56 afin de transférer le signal de pixel, le délivrant de ce fait en tant que signal de pixel de sortie OUTPUT. Comme montré sur la figure 6, les circuits intégrés de conversion numérique- analogique 30 sont montés sur une carte de circuit imprimé de données 68, alors que 3s les circuits intégrés de circuit tampon de sortie 50 sont montés dans des boîtiers pour montage par transfert automatique sur bande 66, séparément. La carte de circuit \\HIRSCH6\BRBVETS\Brevets\l 9700\1 9704.doc - 5 juu1 2002 - 14/29 imprimé de données 68 envoie divers signaux de contrôle provenant d'un contrôleur de synchronisation (non montré) et signaux de données aux circuits intégrés de conversion numérique-analogique 30 et envoie des signaux de pixel provenant des circuits intogrés de conversion numérique-analogique 30 aux circuits intégrés de circuit tampon de sortie 50 par l'intermédiaire du bo^itier 66. Le bo^itier 66 est connecté électriquement à des pastilles de donnces prévues au niveau de la partie supérieure d'un panneau d'affichage à cristaux liquides 62 et à des pastilles de sortie prévues au niveau de la carte de circuit imprimé 68. Comme décrit ci-dessus, les circuits intogrés de circuit tampon de sortie 50 lo configurés simplement, ayant uniquement une fonction de transfert, sont montés sur l'ensemble de support à bande 66, de sorte que seuls les circuits intégrés de circuit tampon de sortie 50 soient endommagés lorsque l'ensemble de support à bande 66 est endommagé. En conséquence, l'augmentation importante des coûts résultant d'une incapacité à utiliser les circuits intégrés de commande de données coûteux provoquée par des boîtiers pour montage TAB 66 endommagés de l'art antérieur peut être réduite. En outre, le circuit intégré de conversion numérique-analogique 30 est commandé sur une base de répartition dans le temps afin d'appliquer de manière séquentielle les signaux de pixel à au moins deux circuits intégrés de circuit tampon de sortie 50. Par conséquent, le nombre de circuits intogrés de conversion numérique-analogique 30 est réduit au moins de moitié comparé aux agencements de l'art antérieur, de sorte qu'il devient possible de réduire le coût de fabrication. En particulier, étant donné que la conversion numérique-analogique 40 du circuit intégré de conversion numérique-analogique 30 répartit dans le temps n signaux de pixcl en j signaux à appliquer k par k, le nombre de broches d'entrée de 2s chaque circuit intégré de circuit tampon de sortie 50 peut être réduit à k de sortie, permettant ainsi de garantir facilement le pas des pastilles de sortie. La figure 7 est un schéma de principe montrant une configuration d'un dispositif de commande de données pour un afficheur à cristaux liquides selon un autre mode de réalisation de la présente invention. o Le dispositif de commande de données montré sur la figure 7 comporte les mêmes éléments que ceux montrés sur la figure 3, excepté qu'il comprend, de plus, des deuxième et troisième multiplexeurs 90 pour réaliser une fonction de répartition des n signaux de pixcl du multiplexcur 46 sur la figure 3. Ici, au moins deux circuits intégrés de circuit tampon de sortie 92 sont connectés en commun à un circuit intogré de conversion numérique-analogique unique 70. En faisant rétérence à la figure 7, 2n donnces de pixel à appliquer à 2n lignes de données DL11 à DLln et DL21 à DL2n sont réparties sur une base temporelle n par n afin d'étre appliquées au circuit intégré de conversion numérique-analogique 70. Le circuit intégré de conversion numérique-analogique 70 convertit n données de pixel d'entrée en signaux de pixel analogiques. En outre, le circuit intogré de conversion numérique-analogique 70 divise de nouveau les n signaux de pixel convertis en signaux analogiques k par k (o k sélective aux premier et deuxième circuits intégrés de circuit tampon de sortie 92. Etant donné que le circuit intégré de conversion numérique-analogique 70 devrait diviser les 2n données de pixel n par n afn de réaliser une fonction de conversion numérique-analogique, cela nécessite des signaux de commande ayant des fréquences doubles de celles des signaux de commande classiques. À cette fin, le circuit intogré de conversion numérique-analogique 70 comprend une partie de registres à décalage 76 pour appliquer un signal d'échantillonnage séquentiel. Une partie de bascules à verrouillage 78 mémorise de manière séquentielle des donnces de pixel VD en réponse aux signaux d'échantillonnage et délivre les données de pixel VD au même instant. Un convertisseur numérique-analogique 80 convertit les données de pixel VD provenant de la partie de bascules à verrouillage 78 en un signal de pixcl. Un premier 3s démultiplexcur 88 applique de manière séquentielle le signal de pixcl provenant du convertisseur numérique-analogique 80 aux deuxième et troisième multiplexeurs 90. \\HIRSCH6\BREVETS\Brevers\ 19700\1 9704.doc - 5 juin 2002 - 16/29 Les deuxième et troisième multiplexeurs 90 répartissent les signaux de pixcl provenant du premier démultiplexeur 88 sur une base temporelle afin d'appliquer les signaux aux premier et deuxième circuits intogrés de circuit tampon de sortie 92. En outre, le circuit intégré de conversion numérique-analogique 70 comprend un s contrôleur de signal 72 pour interfacer divers signaux de contrôle provenant d'un contrôleur de synchronisation (non montré) et les données de pixel VD. Une partie de tension gamma 74 fournit des tensions gamma positive et négative nécessaires au convertisseur numérique-analogique 40. Le contrôleur de signal 72 coukole divers signaux de contrôle tels que, par 0 exemple, SSP, SSC, SOE, REV et POL, provenant du contr81eur de synchronisation et les données de pixel VD afm de les sortir vers les éléments correspondants. Dans ce cas, le contrôleur de synchronisation permet aux divers signaux de contrôle et aux donné es de p ix cl VD d ' avo ir une fréquenc e doub le de c el le de s agenc ements de l 'art antérieur. En particulier, le contrôleur de synchronisation effectue une répartition dans le temps de 2n donnces de pixel VD correspondant aux 2n lignes de données DLll à DLln et DL21 à DL2n en deux régions afin de les appliquer de manière séquentielle n par n. La partie de tension gamma 74 subdivise une pluralité de tensions de référence gamma provenant d'un générateur de tension de référence (non montré) pour chaque niveau de gris et les sort. Des registres à décalage inclus dans la partie de registres à décalage 76 décalent de manière séquentielle une impulsion de début de source SSP provenant du contrôleur de signal 72 en réponse à un signal d'horloge d'échantillonnage de source SSC afin de sortir l'impulsion de début de source SSP en tant que signal 2s d'échantillonnage. Dans ce cas, la partie de registres à décalage 76 réagit à l'impulsion de début de source SSP et au signal d'horloge d'échantillonnage de source SSC ayant chacun une fréquence double afm de délivrer un signal d'échantillonnage à une vitesse double de celle des agencements de l'art antérieur. Une pluralité de n bascules à verrouillage incluses dans la partie de bascules à verrouillage 78 échantillonnent de manière séquentielle les données de pixcl VD provenant du contrôleur de signal 72 en réponse au signal d'échantillonnage provenant de la partie de registres à décalage 76 afin de les mémoriser. Ensuite, les n bascules à verrouillage réagissent à un signal d'autorisation de sortie de source SOE provenant du contrôleur de signal 72 afin de sortir les données de pixel mémorisées VD au méme instant. Dans ce cas, les bascules à verrouillage rétablissent les données de pixel VD modulées de manière à avoir un nombre réduit de bits de transition en \\EDRSCH6\BREVETS\BreYets\19700\19704.doc - S juin 2002 17/29 réponse à un signal de sélection d' inversion de données REV et sortent ensuite les donnces de pixel VD. Ceci est dû au fait que les donnces de pixel VD, ayant un nombre de bits de transition supérieur à une valeur de référence, sont délivrées de telle sorte qu'elles soient modulées afin d'avoir un nombre réduit de bits de transition afin de réduire à un minimum des interférences électromagnétiques lors de la transmission de donnces par le contr81eur de synchronisation. Ici, le signal d'horloge d'échantillonnage de source SSC et le signal d'autorisation de sortie de source SOE appliqués à la partie de registres à décalage 76 et à la partie de bascules à verrouillage 78 ont une fréquence double de celle des 0 signaux " SSC " et " SOE " appliqués à la partie de registres à décalage 14 et à la partie de bascules à verrouillage 16 classiques montrées sur la figure 2, comme indiqué par " NSSC " et " NSOE " sur les figures 4A et 4B, respectivement. Le convertisseur numérique-analogique 80 convertit n dormées de pixcl provenant de la partie de bascules à verrouillage 78 en signaux de pixel positifs et négatifs au même instant et délivre les signaux. À cette fin, le convertisseur numérique-analogique 80 comprend une partie de décodage positif 82 et une partie de décodage négatif 84, chacune étant connectée en commun à la partie de bascules à verrouillage 78, et un premier multiplexcur 86 pour sélectionner des signaux de sortie des parties de décodage positif et négatif 82 et 84. Une pluralité de n décodeurs positifs, qui sont inclus dans la partie de décodage positif 82, convertissent n données de pixcl délivrces simultanément par la partie de bascules à verrouillage 78 en signaux de pixcl positifs à l'aide de tensions gamma positives provenant de la partie de tension gamma 74. Une pluralité de n décodeurs négatifs, qui sont inclus dans la partie de décodage négatif 84, convertissent n données de pixel sorties simultanément de la partie de bascules à verrouillage 78 en signaux de pixel négatifs à l'aide de tensions gamma négatives provenant de la partie de tension gamma 74. Le premier multiplexeur 86 réagit au signal de contrôle de polarité POL provenant du contrôleur de signal 72 afin de sélectionner les signaux de pixel positifs provenant de la partie de décodage positif 82 ou les signaux de pixel négatifs provenant de la partie de décodage négatif 84, les sortant de ce fait n par n. Comme mentionné ci-dessus, afin de traiter les 2n données de pixcl, le convertisseur numérique-analogique 80 convertit chacune des n données de pixel en signaux de pixel à une vitesse double de celle du convertisseur numérique-analogique classique 18. Le premier démultiplexeur 88 délivre de manière sélective n signaux de pixel du premier multiplexeur 86 aux deuxième et troisième multiplexeurs 90 en réponse à \\RSCH6\BREVETS\BrevekY19700\19704 doc - S juin 2002 18/29 un premier signal de contrôle de sélection SEL1 délivré par le contrôleur de signal 72, comme montré sur la figure 8. Le premier signal de contrôle de sélection SEL1 inverse une valeur logique toute les périodes d'un signal d'autorisation de sortie de source SOE appliqué à la partie de bascules à verrouillage 78, permettant de ce fait à chacun des n signaux de pixel d'être appliqués de manière sélective aux deux deuxièmes multiplexeurs 90. Chacun des deuxième et troisième multiplexcurs 90 divise les signaux de pixcl appliqués n par n par le premier démultiplexeur 88 k par k en réponse à un deuxième signal de contrôle de sélection SEL2 provenant du contrôleur de signal 72 afin de sortir les signaux de pixel. Dans ce cas, le nombre de bits du deuxième signal de contrôle de sélection SEL2 est défini sur la base de la fréquence divisée j des n signaux de pixel. Par exemple, si les n signaux de pixel sont délivrés tout en étant divisés par 8 (j = 8), alors le deuxième signal de contrôle de sélection SEL2 peut être réalisé par trois bits. i5 Chacun des premiers et deuxièmes circuits intégrés de circuit tampon de sortie 92 échantillonne et maintient les signaux de pixel appliqués k par k par les cTrcuits intogrés de conversion numérique-analogique 70 afin de délivrer simultanément les signaux de pixel aux n lignes de donnces DL11 à DLlk,..., DLj1 à DLjk. À cette fin, chacun des premier et deuxième circuits intégrés de circuit tampon de sortie 92 consiste en un deuxième démultiplexeur 94 et en des lère à jième parties de circuit tampon de sortie 96. Le deuxième démultiplexeur 94 applique de manière séquentielle les signaux de pixel délivrés k par k par chacun des deuxième et troisième multiplexeurs 90 aux lère à jième parties de circuit tampon de sortie 96 en réponse à un troisième signal 2s de contrôle de sélection SEL3 provenant d'un contrôleur de synchronisation (non montré). Dans ce cas, le troisième signal de contrôle de sélection SEL3 comporte également le nombre de bits correspondant à la fréquence divisée j des n signaux de pixel comme les premier et deuxième signaux de contrôle de sélection SEL1 et SEL2. Les lère à jième parties de circuit tampon de sortie 96 reçoivent de manière séquentielle chacun des k signaux de pixel du deuxième démultiplexeur 94 et maintiennent les signaux de pixel. Ensuite, les lère à jième parties de circuit tampon de sortie 96 appliquent simultanément chacun des k signaux de pixel maintenus aux lignes de données correspondantes DLll à DLlk,..., DLjl à DLjn en réponse à un 3s signal de contrôle de commutation SWS provenant du contrôleur de synchronisation. Chacune des 1 ère à jième parties de circuit tampon de sortie 96 consiste en k circuits \\HIRSCH6\BREVETS\BrevetsM9700\19704 doc - 5 juin 2002 19/29 tampons de sortie, qui sont connectés aux lignes de données correspondantes DL11 à DLlk,..., DLjl à DLjn selon une relation 1 à 1. Comme montré sur la figure 5, chacun des k circuits tampons de sortie comprend un condensateur C qui se charge et maintient un signal de pixel d'entrée INPUT. Un dispositif de commutation 56 permet la sortie du signal de pixel maintenu au niveau du condensateur C en réponse à un signal de contrôle de commutation SWS provenant du contrôleur de synchronisation. Un suiveur de tension 58 est connocté au dispositif de commutation 56 afin de transLérer le signal de pixel, le délivrant de ce fait en tant que signal de pixcl de sortie OUTPUT. o Comme montré sur la figure 6, les circuits intégrés de conversion numérique analogique 70 sont montés sur une carte de circuit imprimé de données 68, tandis que les circuits intégrés de circuit tampon de sortie 92 sont montés séparément sur un boîtier du type à montage TAB 66. La carte de circuit imprimé de données 68 envoie divers signaux de contrôleprovenant d'un contrôleur de synchronisation (non is montré) et signaux de données aux circuits intégrés de conversion numérique analogique 70 et envoie des signaux de pixcl des circuits intogrés de conversion numériqueanalogique 70 aux circuits intégrés de circuit tampon de sortie 92 par l'intermédiaire du boîtier 66. L'ensemble de support à bande 66 est connecté électriquement aux pastilles de données prévues au niveau de la partie supérieure d'un panneau d'affichage à cristaux liquides 62 et aux pastilles de sortie prévues au niveau de la carte de circuit imprimé 68. Comme décrit ci-dessus, les circuits intogrés de circuit tampon de sortie 92 configurés simplement, ayant uniquement une fonction de transfert, sont montés dans l'ensemble de support à bande 66, de sorte que seuls les circuits intogrés de circuit 2s tampon de sortie 92 soient endommagés lorsqu'un boîtier 66 est endommagé. En conséquence, l'augmentation importante des coûts résultant d'une incapacité à utiliser les circuits intégrés de commande de données coûteux provoquce par un boîtier du type à montage TAB 66 endommagé dans l'art antérieur peut être réduite. En outre, les circuits intégrés de conversion numérique-analogique 70 sont commandés sur une base de répartition dans le temps afin d'appliquer de manière séquentielle les signaux de pixel à au moins deux circuits intégrés de circuit tampon de sortie 50. Par conséquent, le nombre de circuits intégrés de conversion numérique-analogique 70 est réduit au moins de moitié comparé aux agencements de l'art antérieur, de sorte qu'il devient possible de réduire le coût de fabrication. 3s En particulier, étant donné que les circuits intégrés de conversion numérique analogique 70 répartissent dans le temps n signaux de pixel en j signaux à appliquer \\RSCH6\BREVETS\Brevets\19700\19704.doc - 5 juin 2002 - 20/29 k par k, le nombre de broches d'entrée de chaque circuit intégré de circuit tampon de sortie 92 peut être réduit à k cTrcuit imprimé de données classique transmettant des données de pixel numériques. Par conséquent, alors qu'il était difficile de garantir un pas des pastilles de sortie sur la carte de circuit imprimé de données 68 dans les agencements de l'art antérieur, le présent dispositif de commande de données commande les signaux de pixcl sur une base de répartition dans le temps afin de réduire le nombre des pastilles de sortie, permettant de ce fait de garantir facilement le pas des pastilles de sortie. Comme décrit ci-dessus, conformément à la présente invention, les moyens de conversion numérique-analogique et les moyens formant circuit tampon de sortie sont intégrés dans des composants séparés pour monter, de ce fait, uniquement les circuits intégrés de circuit tampon de sortie configurés simplement sur l'ensemble de support à bande ayant une forte probabilité de rupture ou de court-circuit. Par conséquent, il est possible de réduire de manière importante la perte résultant de 2s l'incapacité à utiliser des circuits intégrés de dispositif de commande de donnces coûteux due à un boîtier de type à montage TAB endommagé dans les agencements de l'art antérieur. En outre, conformément à la présente invention, les circuits intégrés de conversion numérique-analogique sont commandés sur une base de répartition dans le temps à l'aide de signaux de commande ayant des fréquences supérieures afin de connecter, de ce fait, en commun un circuit intogré de conversion numérique analogique unique à au moins deux circuits intégrés de circuit tampon de sortie, de sorte qu'il devienne possible de réduire le nombre de circuits intogrés de conversion numérique-analogique et ainsi le coût de fabrication. 3s En outre, conformément à la présente invention, les circuits intégrés de conversion numérique-analogique répartissent dans le temps les signaux de pixel \\HIRSCH6\BREVETS\Brevets\19700\19704.doc - 5 jurn 2002 - 21/29 convertis en signaux analogiques afin d'appliquer les signaux de pixcl, réduisant de ce fait le nombre de broches d'entrée de chaque circuit intogré de circuit tampon de sortie. Par conséquent, le nombre de broches d'entrée des bo^itiers de type à montage TAB équipé des circuits intégrés de circuit tampon de sortie est réduit, de sorte qu'il devient facile de garantir un pas des pastilles de sortie de la carte de circuit imprimé de donnces connectées aux broches d'entrce de des boîtiers de type à montage TAB. I1 sera évident aux hommes du métier que diverses modifications et divers changements peuvent étre apportés au dispositif et au procédé de commande de données de l'affichage à cristaux liquides de la présente invention sans s'écarter de o l'esprit ou de l'étendue de l'invention. Ainsi, il est souhaité que la présente invention couvre les modifications et les variantes de la présente invention pourvu qu'elles tombent dans l'étendue des revendications jointes et de leurs équivalents. \\HIRSCH6\BREVETS\Brevets\19700\]9704.doc - 5 juu 2002 - 22/29 REV END IC AT I ON S 1. Un dispositif de commande de données pour un afficheur à cristaux liquides, caractérisé en ce qu'il comprend: une partie de convertisseur numérique-analogique pour convertir des donnces de pixel d'entrée en une pluralité de signaux de pixel et pour répartir dans le temps s les signaux de pixel convertis afin de sortir les signaux de pixel répartis dans le temps, dans lequel le nombre des signaux de pixcl convertis est supérieur à celui des signaux de pixcl répartis dans le temps; au moins deux parties de circuit tampon de sortie pour recevoir de manière séquentielle les signaux de pixcl provenant de la partie de convertisseur numérique analogique, pour maintenir les signaux de pixel répartis dans le temps, et pour ensuite transférer et sortir les signaux de pixel répartis dans le temps vers une pluralité de lignes de donnces, au moins deux de la pluralité de parties de circuit tampon de sortie étant connoctées en commun à la partie de convertisseur numérique-analogique; et un contrôleur de synchronisation pour contr81er la partie de convertisseur numérique-analogique et les parties de circuit tampon de sortie et pour répartir dans le temps les donnces de pixel délivrées à la partie de convertisseur numérique analogique en au moins deux régions afin d'appliquer de manière séquentielle les données de pixcl réparties dans le temps aux lignes de donnces. 2. Le dispositif de commande de donnces selon la revendication 1, caractérisé en ce que la partie de convertisseur numérique-analogique est montée sur une carte de circuit imprimé connectée au contrôleur de synchronisation, et les parties de cTrcuit tampon de sortie sont montées sur un ensemble de support à bande connecté 2s électriquement entre la carte de circuit imprimé et un panneau d'affichage à cristaux liquides au niveau duquel les lignes de donnces sont agencées. 3. Le dispositif de commande de données selon la revendication 1, caractérisé en ce que la partie de convertisseur numérique-analogique comprend: un registre à décalage pour délivrer de manière séquentielle un signal d'échantillonnage sous le contrôle du contrôleur de synchronisation; une bascule pour réagir au contrôle du contrôleur de synchronisation et au signal d'échantillonnage pour mémoriser de manière séquentielle des donnces de pixel appliquées par le contrôleur de synchronisation et pour délivrer les données de \\HIRSCH6\BREVSTS\) 3revets\19700\19704.doc - 5 juin 2002 - 23/29 pixel mémorisées au même instant; un convertisseur numérique-analogique (40) pour convertir les donnces de pixel en signaux de pixel positifs et négatifs en utilisant des tensions gamma d'entrée pour délivrer les signaux de pixel en réponse à un signal de contrôle de polarité provenant du contrôleur de synchronisation et pour répartir dans le temps les signaux de pixel en réponse à un premier signal de contrôle de sélection provenant du contr81eur de synchronisation afin de sortir les signaux de pixcl; et un démultiplexeur (48) pour réagir à un deuxième signal de contrôle de sélection provenant du contrôleur de synchronisation pour délivrer de manière o sélective les signaux de pixel provenant du convertisseur numérique-analogique au moins aux deux parties de circuit tampon de sortie. 4. Le dispositif de commande de données selon la revendication 1, caractérisé en ce que la partie de convertisseur numérique-analogique comprend: un contr81eur de signal (32) pour interfacer des signaux de contrôle provenant du contrôleur de synchronisation et les données de pixel pour appliquer les signaux de contr81e au registre à décalage, à la bascule, au convertisseur numérique analogique (40) et au démultiplexeur (48); et un générateur de tension gamma pour subdiviser une tension de référence gamma d'entrce afin de générer des tensions gamma. 5. Le dispositif de commande de données selon la revendication 3, caractérisé en ce que le convertisseur numérique-analogique (40) comprend: un décodeur positif pour convertir les données de pixel en signaux de pixel positifs en utilisant des tensions garuma; un décodeur négatif pour convertir les données de pixel en signaux de pixel négatifs en utilisant des tensions gamma; et un multiplexcur (46) connocté en commun aux décodeurs positif et négatif afin de délivrer de manière séquentielle au démultiplexcur chacun des signaux de pixel en réponse au signal de contrôle de polarité et au premier signal de contrôle de sélection. 6. Le dispositif de commande de données selon la revendication 3, caractérisé en ce que les premier et deuxième signaux de contrôle de sélection comportent le 3s nombre de bits correspondant à une fréquence à laquelle les signaux de pisel sont répartis dans le temps. \\EIIRSCH6\BREVBTS\Brevets\19700\19704.doc - 5 juu 2002 - 24/29 7. Le dispositif de commande de données selon la revendication 1, caractérisé en ce que la partie de convertisseur numérique-analogique comprend: un registre à décalage pour délivrer de manière séquentielle le signal d'échantillonnage sous le contrôle du contrôleur de synchronisation; une bascule pour réagir au contrôle du contrôleur de synchronisation et au signal d'échantillonnage pour mémoriser de manière séquentielle des données de pixcl délivrées par le contrôleur de synchronisation et pour sortir les données de pixel mémorisées au même instant; o un convertisseur numérique-analogique (80) pour convertir les n donnces de pixcl en signaux de pixel positifs et négatifs en utilisant des tensions gamma d'entrée pour délivrer de manière sélective les signaux de pixcl en réponse à un signal de contrôle de polarité provenant du contrôleur de synchronisation; un démultiplexcur (88) pour réagir à un premier signal de contrôle de sélection provenant du contrôleur de synchronisation pour délivrer de manière sélective les signaux de pixcl à au moins deux bornes de sortie; et au moins deux multiplexcurs (90), étant connectés auxdites au moins deux bornes de sortie, pour réagir à un deuxième signal de contrôle de sélection provenant du contrôleur de synchronisation pour répartir dans le temps et sortir les signaux de pixcl. 8. Le dispositif de commande de données selon la revendication 7, caractérisé en ce que la partie de convertisseur numérique-analogique comprend: un contrôleur de signal (72) pour interfacer les signaux de contrôle provenant du contrôleur de synchronisation et les données de pixcl afin d'appliquer les signaux de contrôle au registre à décalage, à la bascule, au convertisseur numérique analogique (80) et au démultiplexeur (88); et un générateur de tension gamma pour subdiviser une tension d'entrée de référence gamma afin de générer des tensions gamma. 9. Le dispositif de commande de donnces selon la revendication 3, caractérisé en ce que le premier signal de contrôle de sélection a un état logique converti à chaque période d'un signal d'autorisation de sortie contrôlant une sortie de la bascule et le deuxième signal de contrôle de sélection comporte un nombre de bits correspondant à une fréquence à laquelle les signaux de pixel sont répartis dans le temps. \SCH6\BREVETS\Brevets\19700\19704.doc - 5 juin 2002 - 25/29 10. Le dispositif de commande de données selon la revendication 1, caractérisé en ce que chacune des parties de circuit tampon de sortie comprend: une pluralité de circuits tampons de sortie connectés à chacune de la pluralité de lignes de données afin de réaliser les fonctions de maintien et de transfert des signaux de pixel; et un démultiplexcur (48) pour réagir à un signal de contrôle de sélection provenant du contrôleur de synchronisation pour appliquer de manière séquentielle les signaux de pixel délivrés par la partie de convertisseur numérique-analogique aux lo circuits tampons de sortie. 11. Le dispositif de commande de données selon la revendication 10, caractérisé en ce que le circuit tampon de sortie consiste en une pluralité de circuits tampons de sortie connoctés à la pluralité de lignes de donnces, chacun d'eux comprenant: un dispositif de maintien pour recevoir et maintenir les signaux de pixcl; un commutateur pour réagir au signal de contrôle provenant du contr81eur de synchronisation pour délivrer les signaux de pixel maintenus; et un suiveur de tension connecté aux moyens de commutation pour réaliser une fonction de transfert de signal. 12. Le dispositif de commande de données selon la revendication 10, caractérisé en ce que le signal de contrôle de sélection comporte un nombre de bits correspondant à une fréquence à laquelle les signaux de pixel sont répartis dans le temps. 13. Le dispositif de commande de données selon la revendication 1, caractérisé en ce que les signaux de contrôle appliqués par le contrôleur de synchronisation à la partie de convertisseur numérique-analogique et les donnces de pixel ont une fréquence au moins double. 14. Le dispositif de commande de données selon la revendication 2, caractérisé en ce qu'un ensemble de support à bande équipé de la pluralité de parties de circuit tampon de sortie comporte une pluralité de broches d'entrée et une pluralité de broches de sortie. 15. Un procédé de commande d'un dispositif de commande de données pour \\IDRSCH6\BREVETS\Breve\l 9700\19704.doc - 5 juin 2002 - 26/29 commander une pluralité de lignes de données agencées au niveau d'un panneau d'affichage à cristaux liquides dans lequel le dispositif de commande comprend une pluralité de parties de circuit tampon de sortie connectées à chacune de la pluralité de lignes de données et une partie de convertisseur numérique-analogique connectée en commun aux bornes d'entrée d'au moins deux de la pluralité de parties de circuit tampon de sortie, caractérisé en ce que le procédé comprend: la répartition dans le temps des données de pixel à appliquer à la partie de convertisseur numérique-analogique en au moins deux régions afin de fournir des données de pixel réparties dans le temps; o le fait de permettre à la partie de convertisseur numérique-analogique de convertir chacune des donnces de pixcl en signaux de pixcl analogiques et de répartir dans le temps les pixels convertis; et le fait de permettre auxdites au moins deux parties de circuit tampon de sortie de recevoir et de maintenir de manière séquentielle chacun des signaux de pixel et de transférer les signaux de pixel, appliquant de ce fait les signaux de pixcl à la pluralité de lignes de données. 16. Le procédé selon la revendication 15, caractérisé par le fait de permettre à la partie de convertisseur numérique-analogique de convertir les données de pixcl en o signaux de pixel comprend: la conversion des données de pixel en signaux de pixel positifs et négatifs en utilisant des tensions gamma et l'application séquentielle de chacun des signaux de pixel en réponse à un signal de contrôle de polarité et à un premier signal de contrôle de sélection provenant de l'extérieur; et :5 la réaction à un deuxième signal de contrôle de sélection provenant de l'extérieur pour appliquer de manière sélective chacun des signaux de pixel auxdites au moins deux parties de circuit tampon de sortie. 17. Le procédé selon la revendication 15, caractérisé par le fait de permettre à la partie de convertisseur numérique-analogique de convertir les données de pixel en signaux de pixel comprend: la conversion des données de pixel en signaux de pixcl positifs et négatifs en utilisant des tensions gamma et l'application séquentielle des signaux de pixel en réponse à un signal de contrôle de polarité provenant de l'extérieur; et la répartition dans le temps des signaux de pixcl en réponse à un signal de contrôle de sélection provenant de l'extérieur afin de fournir les signaux de pixel, \\HIRSCH6\BREVETS\Brevets\l 9700\19704.doc - 5 juin 2002 - 27/29 18. Le procédé selon la revendication 15, caractérisé en ce qu'une vitesse d'échantillonnage des données de pixel et une vitesse de conversion des données de pixel en signaux de pixel sont au moins doublées.