FR 2826777 A1 20030103 FR 0108677 A 20010629 des espaces de décharges. Procédé de fabrication d'un transistor MOS à extension de drain et transistor correspondant. L' invention concerne les circuits intégrés, et plus particulièrement les transistors à effet de champ à grille isolée (transistor MOSFET) à extension de drain. Un transistor MOS à extension de drain est destiné à permettre l'utilisation d'une tension de drain supérieure à celle utilisée pour les transistors MOS classiques, tout en ne dogradant pas l'oxyde de grille. Actuellement, pour obtenir de tels transistors, on éloigne de la grille, par une étape de photolithographie, l'implantation de la région de drain. Par ailleurs, pour réaliser la zone d'extension de drain, qui a une longueur plus importante que la zone d'extension de source, on effectue une implantation spécifique plus faiblement dopée que celle utilisée pour réaliser les extensions de source et de drain des transistors MOS classiques. Ceci permet de diminuer le champ électrique à proximité de l'oxyde de grille. L'inconvénient majeur des solutions actuelles réside dans le fait que l'implantation de la région de drain est non auto-alignée avec la grille, ce qui induit une dispersion notable des caractéristiques électriques, notamment des résistances séries, en raison des erreurs d'alignement des masques de photolithographie respectivement utilisés pour la gravure de la grille d'une part, et pour l' implantation éloignée de la région de drain, d'autre part. L' invention vise à apporter une solution à ce problème. L' invention a ainsi notamment pour but de réaliser un transistor MOS à extension de drain dont l'implantation de la région de drain est autoalignée avec la grille, et qui ne présente par conséquent pas les dispersions des paramètres électriques décrites ci dessus. L' invention propose donc un procédé de fabrication d' un transistor MOS à extension de drain, comprenant la réalisation dans le substrat, d'une région implantée de drain situce à une distance de la grille plus grande que la distance séparant ladite grille de la région implantée de source, et la réalisation d'une zone d'extension de drain s'étendant dans le substrat entre la région de drain et la grille. Selon une caractéristique générale de l' invention, le procédé comporte une étape prélimin aire dans laquel le on réali se sur la surface supérieure du substrat, en utilisant un seul masque de photolithographie et un même matériau de grille, la grille du transistor et un bloc sacrificiel séparé de la grille d'une distance égale à la longueur souhaitée pour ladite extension de drain. Par ailleurs, la réalisation de l'extension de drain comporte une implantation spécifique de dopants dans le substrat entre la grille et le bloc sacrificiel, et la réalisation de la région implantée de drain comporte une implantation de dopants dans la zone du substrat située sous le bloc sacrificiel, après retrait de ce bloc sacrificiel. Ainsi, avec l'utilisation d'un seul masque de photolithographie pour définir la grille et le bloc sacrificiel, et par conséquent l'emplacement de l'implantation de la région de drain, on obtient une région de drain auto-alignée avec la grille. Par ailleurs, la région d'extension de drain est également auto-alignée avec la grille. Plus précisément, selon un mode de mise en _uvre de l'invention, postérieurement à ladite implantation spécifique d'extension de drain, on remplit l'espace entre la grille et le bloc sacrificiel avec un matériau isolant de façon à former un blocisolan-t. Puis, on retire le bloc sacrificiel de façon à laisser subsister le bloc isolant accolé à la grille et possédant un flanc découvert abrupt sensiblement vertical. On effectue alors ladite implantation de drain dans le substrat du côté du flanc découvert du bloc isolant. En d'autres termes, ici, l'auto-alignement de l'implantation de la région de drain résulte de l'auto-alignement du bloc isolant par rapport à la grille. Le retrait du bloc sacrificiel comporte par exemple la formation d'un bloc de résine recouvrant la grille et laissant le bloc sacrificiel découvert, et une gravure du matériau de grille du bloc sacrificiel. Selon une première variante de l' invention, la formation du bloc isolant comporte un dépôt d'une couche isolante sur la structure obtenue à l'issue de l'étape préliminaire, un polissage mécano chimique de ladite couche isolante, et une gravure de la couche isolante de part et d'autre de l'ensemble formé par la grille, le bloc sacrificiel et le matériau isolant disposé entre la grille et le bloc sacrificiel. La couche isolante comporte avantageusement une sous-couche de nitrure de silicium recouverte d'une couche d'oxyde de siliclum, par exemple de l'oxyde TEOS. Par ailleurs, le polissage mécano chimique s'arrête sur la sous-couche de nitrure de silicium. Selon un mode de mise en _uvre de l'invention, le procédé comporte par ailleurs, postérieurement à la réalisation de la région implantée de drain, une étape supplémentaire dans laquelle on forme des régions latérales isolantes (espaceurs) s'appuyant respectivement sur le flanc découvert abrupt du bloc isolant et sur le flanc latéral découvert de la grille, ces régions latérales isolantes possédant, de façon classique, un bord externe courbe par opposition au bloc isolant qui possède des bords externes abrupts et sensiblement verticaux. Selon une autre variante de l' invention, qui ne nécessite pas de polissage mécano-chimique, le procédé comporte, après l'étape préliminaire, une étape de formation de régions latérales isolantes (espaceurs) comportant un dépôt conforme sur la structure obtenue à l'issue de l'étape préliminaire, d'une couche isolante ayant une épaisseur choisie en fonction de la largeur au pied souhaitée pour les régions latérales isolantes, et une gravure anisotrope de la couche isolante, de façon à former les régions latérales isolantes s'appuyant respectivement sur le flanc latéral de la grille le plus éloigné du bloc sacrificiel, et sur le flanc latéral du bloc sacrificiel le plus éloigné de la grille. Par ailleurs, de façon à combler lors du dépôt conforme de la couche isolante, I'espace entre la grille et le bloc sacrificiel et former ainsi le bloc isolant, la distance de séparation entre la grille et le bloc sacrificiel est au plus égale à deux fois l'épaisseur de la couche isolante déposce. Une telle variante de mise en ceuvre s'intègre parfaitement dans une filière de fabrication classique de transistors MOS, notamment en ce qui concerne la réalisation des espaceurs des différents transistors. En contrepartie, de façon à pouvoir utiliser le procédé classique de formation d'espaceurs, la distance de séparation entre la grille et le bloc sacrificiel doit être au plus égale à deux fois l'épaisseur de la couche isolante déposée, faute de quoi on ne remplit pas correctement I'espace entre la grille et le bloc sacrificiel. La couche isolante formant les espaceurs et le bloc isolant comporte avantageusement une sous-couche d'oxyde de silicium, par exemple de l'oxyde TEOS, recouverte d'une couche de nitrure de silicium. L' invention a également pour objet un transistor MOS à extension de drain, comportant un bloc isolant reposant sur la surface supérieure d'un substrat semiconducteur, ce bloc isolant ayant un premier flanc accolé à la grille du transistor et un deuxième flanc abrupt et sensiblement vertical et sensiblement parallèle au premier flanc. Le transistor comporte par ailleurs une zone d'extension de drain située dans le substrat sous le bloc isolant et une région de drain située au contact de la zone d'extension de drain et s'étendant dans une zone du substrat située à l'extérieur du bloc isolant. Selon un mode de réalisation de l'invention, le transistor comporte des régions latérales isolantes (espaceurs) s'appuyant respectivement sur le deuxième flanc abrupt du bloc isolant et sur le flanc latéral de la grille opposé à celui qui est accolé au bloc isolant, ces régions latérales isolantes possédant un bord externe courbe. Le bloc isolant comporte avantageusement une sous-couche de nitrure de silicium recouverte d'une couche d'oxyde de silicium, par exemple de l'oxyde TEOS. Selon un autre mode de réalisation de l'invention, le transistor comporte une région latérale isolante (espaceur) s'appuyant sur le flanc latéral de la grille opposé à celui qui est accolé au bloc isolant, et une autre région latérale isolante (espaceur) située en vis-à-vis et à distance du deuxième flanc abrupt du bloc isolant, les deux régions latérales isolantes ayant des bords externes courbes. Par ailleurs, la région de drain située au contact de la zone d'extension de drain s'étend dans une zone du substrat située entre le bloc isolant et cette autre région latérale isolante (espaceur). Le bloc isolant comporte alors avantageusement une sous couche d'oxyde de silicium recouverte d'une couche de nitrure de .. slcium. Quelle que soit la variante de réalisation, les régions latérales isolantes (espaceurs) comportent par exemple une sous-couche d'oxyde de silicium recouverte d'une couche de nitrure de silicium. L' invention a également pour objet un circuit intégré comportant au moins un transistor MOS à extension de drain tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en _uvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels: -les figures 1 à 6 illustrent schématiquement les principales étapes d'un premier mode de mise en _uvre du procédé selon l' invention aboutissant à un premier mode de réalisation d'un transistor selon l'invention; et -les figures 7 à 10 illustrent schématiquement les principales étapes d'un deuxième mode de mise en _uvre du procédé selon l'invention permettant d'aboutir à un deuxième mode de réalisation d' un transistor selon l' invention. Sur la figure 1, la référence SB désigne un substrat semiconducteur comportant une zone active délimitée par une région d'isolement latéral STI. Cette région d'isolement latéral peut être du type " tranchée peu profonde " (Shallow Trench Isolation, en langue anglaise) ou bien du type " oxydation localisce " (Locos, selon une dénomination bien connue de l'homme du métier). On fait croître sur la surface de la zone active une couche d'oxyde de silicium OX destinée à former l'oxyde de grille du futur transi stor. Puis, on dépose, de façon classique et connue en soi, sur la surface supérieure du substrat SB, une couche d'un matériau de grille, par exemple du polysilicium, qui peut être éventuellement dopé in situ. On procède ensuite à une étape connue en soi de photolithographie, comportant notamment l'élaboration d'un masque de gravure permettant de définir, d'une part, la future grille GR du transistor et, d'autre part, un bloc dit " bloc sacrificiel " BS séparé de la future grille GR. Puis, on procède à une gravure anisotrope connue en soi de la couche de matériau de grille, de façon à obtenir la grille GR du futur transistor et le bloc sacrificiel BS. A l' issue de cette étape préliminaire, on réoxyde, par exemple par croissance thermique, la structure ainsi obtenue, de façon à former une fine couche d'oxyde de silicium OX1. Puis, on procède à une implantation de dopants, choisie en fonction du type de transistor (NMOS ou PMOS) souhaité dans le substrat SB. Cette implantation est une implantation spécifique effectuée à plus faible dose que les implantations classiques des autres transistors MOS. Elle permet ainsi la réalisation dans le substrat SB de la future zone d'extension de drain ZXT, qui s'étend sous la surface du substrat entre la grille GR et le bloc sacrificiel BS. A titre indicatif, cette implantation spécifique conduit à une concentration de l'ordre de '7 at/cm3, alors que pour les implantations classiques pour les transistors MOS on atteint des concentrations de l'ordre de 10'9 at/cm3. Bien entendu, cette implantation spécifique donne lieu à la réalisation dans le substrat à gauche de la grille GR et à droite du bloc sacrificiel, à deux autres zones implantées Zl et Z2. Il convient également de noter que, comme généralement le circuit intégré comporte également d'autres transistors MOS, on procède préalablement à l'implantation spécifique, à une étape supplémentaire de photolithographie qui permet de ne réaliser l' implantation spécifique que dans la zone active du substrat qui est destinée à recevoir le transistor MOS à extension de drain, les autres transistors MOS étant protégés par de la résine. L'étape suivante, illustrée sur la figure 2, consiste à déposer une couche isolante sur la structure obtenue à la figure 1. En fait, cette couche isolante est formée d'une sous-couche IS 1 qui est une fine couche de nitrure de silicium déposée de façon connue en soi, et d'une deuxième couche IS2 formée par exemple d'oxyde TEOS (tetraorthosilicate d'éthyle) qui est également déposée de façon connue en SOI. On procède ensuite à un polissage mécano-chimique avec arrêt sur la couche IS1 située au-dessus de la grille GR et du bloc sacrificiel BS. On définit ensuite (figure 3) de façon classique et connue en soi, un bloc de résine RS1 par une étape de photolithographie. Ce bloc de résine permet de protoger l'oxyde IS2 disposé entre la grille GR et le bloc sacrificiel BS. On peut alors procéder à une gravure classique de cet oxyde TEOS à gauche de la grille GR et à droite du bloc sacrificiel BS. On grave ensuite de façon connue en soi la sous-couche d'oxyde de nitrure IS1 et l'on obtient, comme illustré sur la figure 4, un bloc isolant BIS disposé entre la grille GR et le bloc sacrificiel BS. A ce stade du procédé, on peut éventuellement corriger le dopage de la zone d'extension de source Z1 par une implantation supplémentaire de dopants. Cette correction d' implantation aurait pu également s'effectuer à l'étape précédente illustrce sur la figure 3. On réalise ensuite (figure 5) par une autre étape classique de photolithographie, un bloc de résine RS2 qui a pour fonction de protéger le matériau de grille de la grille GR. On procède alors à un nettoyage classique et connu en soi de la couche d'oxyde OX1 à l'extérieur du bloc de résine RS2. Puis, on élimine le bloc sacrificiel BS par une gravure du matériau de grille. On procède alors à l' implantation de la région de drain D dans le substrat SB. L'homme du métier aura ainsi noté que cette implantation s'effectue de façon auto-alignce sur la grille GR, puisqu'elle est limitée par le flanc vertical abrupt découvert du bloc BIS. Et, ce bloc BIS est lui-même formé par remplissage d'un espace entre la grille GR et le bloc sacrificiel qui ont été réalisés par un seul masque de photolithographie. En d'autres termes, l'implantation de la région de drain ne résulte pas de la réalisation d'un autre masque de photolithographie que celui qui a été nécessaire pour la réalisation de la grille. La région de drain D s'étend donc dans le substrat au contact de la zone d'extension de drain ZXT. Elle s'étend par diffusion, légèrement sous le bloc BIS. On procède ensuite, de façon classique et connue en soi, à la réalisation de régions latérales isolantes ESP1 et ESP2 (espaceurs) qui s'appuient respectivement sur le flanc vertical abrupt découvert du bloc isolant BIS et sur le flanc vertical découvert de la grille GR. On procède ensuite à l'implantation de la région de source S. puis le transistor T à extension de drain ainsi obtenu est complété par des étapes classiques de finition telles que des prises de contact sur les régions de source, de drain et de grille. On va maintenant décrire, en se référant plus particulièrement aux figures 7 à 1O, une variante de mise en _uvre qui ne prévoit pas l'utilisation d'un polissage mécano-chimique. Cette variante de mise en _uvre débute d'une façon analogue à celle qui a été décrite en référence à la figure 1, de façon à obtenir (figure 7) un bloc de grille GR espacé d'un bloc sacrificiel BS. Sur la figure 7, le bloc BS s'étend jusque sur la région d'isolement latéral STI. L'étape suivante, illustrce sur la figure 8, consiste à réaliser de façon classique et connue en soi, des espaceurs isolants ESP 1, ESP2, qui vont s'appuyer respectivement sur le bord gauche de la grille GR et sur le bord droit du bloc sacrificiel BS. La réalisation des espaceurs isolants s'effectue par un dépôt conforme d'une fine couche d'oxyde de silicium, par exemple de l'oxyde TEOS, puis par un dépôt conforme d'une couche isolante supérieure IS4, par exemple en nitrure de silicium, recouvrant la sous-couche IS3 d'oxyde TEOS. Cependant, alors que dans la première variante de mise en _uvre tout comme dans cette deuxième variante de mise en _uvre, la longueur de la zone d'extension de drain ZXT est déterminée par le masque de photolithographie, cette distance doit en outre étre choisie, dans cette deuxième variante de mise en _uvre, au plus égale à deux fois l'épaisseur de la couche de nitrure de silicium IS4. Ainsi, lors du dépôt de la couche IS4, l'espace entre la grille et le bloc sacrificiel est comblé, de façon à former le bloc isolant BIS. On procède ensuite (figure 9) à l'élaboration d'un bloc de résine RS3, par une étape classique de photolithographie. Ce bloc de résine RS3 vise à protéger le matériau de grille de la grille GR du futur transistor. On peut alors procéder à l'élimination du bloc sacrificiel BS par une gravure classique. On procède ensuite (figure l0) à une implantation de la région de drain D entre le flanc vertical abrupt découvert du bloc isolant BIS et l'espaceur ESP2. Tout comme dans la première variante de mise en _uvre, l'implantation de la région de drain est ici également auto-alignée avec la grille GR. On procède ensuite à l'implantation de la région de source S. Le transistor T à extension de drain est ensuite complété à l'aide des étapes classiques de finition. REVENDICATIONS l -Proeédé de fabrication d'un transistor MOS à extension de drain, comprenant la réalisation dans le substrat d'une région implantée de drain située à une distance de la grille plus grande que la distance séparant ladite grille de la région implantée de source, et la réalisation d'une zone d'extension de drain s'étendant dans le substrat entre la région de drain et la grille, caractérisé par le fait qu'il comporte une étape préliminaire dans laquelle on réalise sur la surface supérieure du substrat (SB), en utilisant un seul masque de photolithographie et un même matériau de grille, la grille (GR) du transistor et un bloc sacrificiel (BS) séparé de la grille d'une distance égale à la longueur souhaitée pour ladite extension de drain (ZXT), par le fait que la réalisation de l'extension de drain (ZXT) comporte une implantation spécifique de dopants dans le substrat entre la grille et le bloe saerifieiel, et par le fait que la réalisation de la région implantée de drain (D) eomporte une implantation de dopants dans la zone du substrat situce sous le bloc sacrificiel, après retrait dudit bloc sacrificiel. 2-Proeédé selon la revendieation 1, earactérisé par le fait que postérieurement à ladite implantation spécifique d' extension de drain, on remplit l'espaee entre la grille et le bloe saerifieiel avee un matériau isolant de façon à former un bloe isolant (BIS), puis on retire le bloe saerifieiel de façon à laisser subsister le bloe isolant aecolé à la grille et possédant un flanc découvert abrupt sensiblement vertical, et on effectue ladite implantation de drain dans le substrat du eôté du flane déeouvert du bloe isolant. 3-Proeédé selon la revendieation 2, earaetérisé par le fait que le retrait du bloe saerifieiel (BS) eomporte la formation d'un bloe de résine recouvrant la grille et laissant le bloe saerifieiel découvert, et une gravure du matériau de grille du bloc sacrificiel. 4-Procédé selon la revendication 2 ou 3, caractérisé par le fait que la formation du bloc isolant (BIS) comporte un dépôt d'une couche isolante sur la structure obtenue à l' issue de l' étape préliminaire, un polissage mécano-chimique de ladite couche isolante, et une gravure de la couche isolante de part et d'autre de l'ensemble formé par la grille, le bloc sacrificiel et le matériau isolant disposé entre la grille et le bloc sacrificiel. 5-Procédé selon la revendication 4, caractérisé par le fait que la couche isolante comporte une sous-couche de nitrure de silicium (IS1) recouverte d'une couche d'oxyde de silicium (IS2), et par le fait que le polissage mécano-chimique s'arrête sur la sous-couche de nitrure de silicium. 6-Procédé selon la revendication 4 ou 5, caractérisé par le fait qu'il comporte, postérieurement à la réalisation de la région implantée de drain, une étape supplémentaire dans laquelle on forme des régions latérales isolantes (ESP1, ESP2) s'appuyant respectivement sur le flanc découvert abrupt du bloc isolant et sur le flanc latéral découvert de la grille, ces régions latérales isolantes possédant un bord externe courbe. 7-Procédé selon la revendication 2 ou 3, caractérisé par le fait qu'il comporte après l'étape préliminaire, une étape de formation de régions latérales isolantes (ESP1, ESP2) comportant 20. un dépôt conforme sur la structure obtenue à l'issue de l'étape préliminaire, d'une couche isolante (IS3, IS4) ayant une épaisseur choisie en fonction de la largeur au pied souhaitée pour les régions latérales isolantes, et une gravure anisotrope de la couche isolante, de façon à former les régions latérales isolantes s'appuyant respectivement sur le flanc latéral de la grille le plus éloigné du bloc sacrificiel, et sur le flanc latéral du bloc sacrificiel le plus éloigné de la grille et par le fait que la distance de séparation entre la grille (GR) et le bloc sacrificiel (BS) est au plus égale à deux fois l'épaisseur de la couche isolante déposée, de façon à combler lors du dépôt conforme de la couche isolante l'espace entre la grille et le bloc sacrificiel et former ainsi ledit bloc isolant. 8-Procédé selon la revendication 7, caractérisé par le fait que la couche isolante comporte une sous-couche d'oxyde de silicium (IS3) recouverte d'une couche de nitrure de siliclum (IS4). 9-Transistor MOS à extension de drain, caractérisé par le fait qu'il comporte un bloc isolant (BIS) reposant sur la surface supérieure d'un substrat semiconducteur, ayant un premier flanc accolé à la grille (GR) du transistor et un deuxième flanc abrupt et sensiblement vertical et sensiblement parallèle au premier flanc, une zone d'extension de drain (ZXT) située dans le substrat sous le bloc isolant et une région de drain situce au contact de la zone d'extension de drain et s'étendant dans une zone du substrat située à l'extérieur du bloc isolant. -Transistor selon la revendication 9, caractérisé par le fait qu'il comporte des régions latérales isolantes (ESP1, ESP2) s'appuyant respectivement sur le deuxième flanc abrupt du bloc isolant et sur le flanc latéral de la grille opposé à celui qui est accolé au bloc isolant, ces régions latérales isolantes possédant un bord externe courbe. 11-Transistor selon la revendication 10, caractérisé par le fait que le bloc isolant comporte une sous-couche de nitrure de silicium recouverte d'une couche d'oxyde de silicium. 12-Transistor selon la revendication 9, caractérisé par le fait qu'il comporte une région latérale isolante (ESP1) s'appuyant sur le flanc latéral de la grille opposé à celui qui est accolé au bloc isolant, et une autre région latérale isolante (ESP2) située en vis-à-vis et à distance du deuxième flanc abrupt du bloc isolant, les deux régions latérales isolantes ayant des bords externes courbes, et par le fait que la région de drain située au contact de la zone d'extension de drain s'étend dans une zone du substrat situce entre le bloc isolant et cette autre région latérale isolante. 13-Transistor selon la revendication 12, caractérisé par le fait que le bloc isolant comporte une sous-couche d'oxyde de silicium (IS1) recouverte d'une couche de nitrure de silicium (IS2). 14-Transistor selon l'une des revendications 10 à 13, caractérisé par le fait que les régions latérales isolantes comportent une sous-couche d'oxyde de silicium (IS3) recouverte d'une couche de nitrure de silicium (IS4). -Circuit intégré, caractérisé par le fait qu'il comporte au