FR 2814253 A1 20020322 FR 0011800 A 20000915 i GENERATEUR DE TENSION REGULEE POUR CIRCUIT INTEGRE L'invention concerne les circuits intégrés et, plus particulièrement, les générateurs de tensions qui permettent de fournir différentes tensions de référence nécessaires à l'alimentation des circuits intégrés. Les alimentations externes des circuits intégrés varient actuellement entre trois volts et dix volts alors que les tensions requises par les alimentations internes des circuits électroniques du circuit intégré sont selon le cas 2,5 Volts, 3 Volts, 5 Volts et 7 Volts à 10 %. Il est donc indispensable que le circuit intégré génère lui-même ces différentes tensions pour qu'elles soient indépendantes de la tension d'alimentation ainsi que de la température, par exemple entre - 40 C et + 125 C. A cet effet, il a été proposé un générateur de tension régulée qui utilise les propriétés d'une tension de référence donnée par un circuit décrit dans l'article de E. VITTOZ et J. FELLRATH intitulé "CMOS Analog Integrated Circuits Based on Weak Inversion Operation", paru dans IEEE Journal of Solid State Circuits, Vol. SC-12, n.3, 1997 page 224-231. Ce circuit de référence de tension est plus connu sous l'expression anglo- saxonne "Bandgap Voltage Reference Circuit", c'est-à- dire une "référence de tension à barrière de potentiel". Ce circuit de l'art antérieur fournit une tension de référence de 1,28 Volt, dite tension de "Bandgap", qui est constante dans une large gamme de tensions d'alimentation et de températures. Pour obtenir les différentes tensions requises, la tension de sortie de ce circuit est appliquée à des étages de gain, un étage par tension à obtenir, qui fournissent chacun une des tensions requises. Or, ces étages de gain sont sensibles à la tension d'alimentation et à la température et il en est de même de l'étage de puissance qui les suit pour fournir la puissance requise. Il en résulte que les tensions fournies varient sensiblement en fonction de la tension d'alimentation et de la température. Un but de la présente invention est donc de réaliser un générateur d'au moins une tension régulée qui est faiblement sensible aux variations de la tension d'alimentation et de la température, dans une large gamme de tensions d'alimentation et de températures. Ce but est atteint en utilisant un circuit de référence de tension à barrière de potentiel, dit de type "Bandgap" et au moins un étage de gain. Pour atteindre une quasi-insensibilité aux variations de la tension d'alimentation et de la température, on dégrade les caractéristiques de la référence de tension pour les compenser par les variations dues à l'étage de gain. La référence de tension fournit alors une tension fonction de la température de variation opposée à celle de l'étage de gain. Un autre but de la présente invention est également de réaliser un générateur d'une pluralité de tensions régulées en mettant en oeuvre plusieurs étages de gain. L'invention concerne donc un générateur de tension régulée pour fournir au moins une tension régulée à un circuit intégré comprenant un circuit référence de tension à barrière de potentiel de type "Bandgap" et au moins un étage de gain, ledit circuit de référence de tension de type "Bandgap" comprenant un générateur de courant qui alimente un transistor bipolaire monté en diode par l'intermédiaire d'une résistance de charge connectée à l'émetteur du transistor bipolaire, caractérisé en ce que: - l'étage de gain comprend deux transistors MOS en série entre la tension d'alimentation et le potentiel de la masse, la grille d'un premier transistor étant connectée à la grille du transistor de sortie du générateur de courant et la grille du deuxième transistor étant connectée à la sortie du circuit de référence de tension à barrière de potentiel, les o10caractéristiques desdits premier et deuxième transistors étant choisies pour obtenir la tension régulée, et - la valeur de la résistance de charge est choisie pour que la tension émetteur-base du transistor bipolaire varie avec la température de manière à compenser la variation de la tension grille-source du deuxième transistor en fonction de la température. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description suivante d'un exemple particulier de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels: - la figure 1 est un schéma électronique d'un générateur d'une tension régulée selon l'invention, - la figure 2 est un schéma d'un dispositif qui fournit une tension régulée parmi plusieurs disponibles. Le générateur de tension régulée 10 selon l'invention comprend (figure 1) un circuit de référence de tension à barrière de potentiel 12 et au moins un étage de gain 14. Le circuit 12 comprend quatre transistors Ml, M2, M3 et M4 qui sont montés en boucle fermée. Les transistors Ml et M2 sont des transistors MOS de type N dont les sources sont connectées à une borne au potentiel de la masse GND soit directement pour le transistor M2, soit par l'intermédiaire d'une résistance R pour le transistor Mi. Les grilles des transistors M1 et M2 sont connectées entre elles et au drain du transistor M2 qui est connecté au drain du transistor MOS M4 de type P. La source de ce dernier transistor M4 est connectée à la tension d'alimentation Vps. La grille du transistor M4 est connectée à la grille et au drain du transistor MOS M3 de type P qui est connecté au drain du transistor Mi. La source du transistor M3 est connectée à la tension d'alimentation VpS. Les grilles des transistors M3 et M4 sont connectées à la grille d'un transistor MOS M5 de type P dont la source est connectée à la tension d'alimentation Vps. Le drain du transistor M5 est connecté au potentiel de masse GND par l'intermédiaire d'une résistance R2 et d'un transistor bipolaire Q1 de type PNP monté en diode. Le transistor bipolaire Q1 a son émetteur qui est connecté à une borne de la résistance R2 tandis que ses deux autres électrodes sont connectées au potentiel de masse GND de sorte qu'il fonctionne comme une diode. Le circuit de référence de tension de type "Bandgap" 12 a deux bornes de sortie 16 et 18, l'une 16 correspondant au point commun des grilles des transistors M3, M4 et M5 et l'autre 18 correspondant au drain du transistor M5. L'étage de gain 14 comprend deux transistors MOS de type P M6 et M7, la grille du transistor M6 étant connectée à la borne de sortie 16 tandis que la grille du transistor M7 est connectée à la borne de sortie 18. La source du transistor M6 est connectée à la tension d'alimentation Vps tandis que son drain est connecté à la source du transistor M7 dont le drain est connecté au potentiel de la masse GND. La tension de sortie régulée VG2 est prise aux bornes du transistor M7, c'est-à-dire entre le potentiel de masse GND et la source du transistor M7. Les transistors Ml à M5 et la résistance R réalisent une source de courant de valeur Iu, courant fourni par le transistor M5. Ce courant circule dans la résistance R2 et le transistor bipolaire Q1 monté en diode pn et varie proportionnellement avec la température. Dans un circuit de référence de tension de type "Bandgap" de l'art antérieur, la valeur de R2 est choisie pour produire une tension V:.,, 1, 28 Volts, aux bornes de Q1 et R2, qui est insensible à la température. C'est cette tension V^\l qui est utilisée dans l'étage de gain 14 pour obtenir la tension requise VG2 supérieure à VGAP. Or, dans cet étage de gain, comme la tension de sortie VG2 est la somme de VGAF et de la tension V. entre la grille et la source de transistor M7 avec Vi variant avec la température, V.: varie aussi avec la température. L'invention consiste à faire varier VA., qui devient V*GAP, en fonction de la température afin de compenser la variation de VsG7 en fonction de la température. Ceci est obtenu en ajustant la valeur de la résistance R2 et les tailles des transistors M5, M6 et M7. A cet effet, une première équation définit le courant IGT: IGT (T)- Is T(TO) x (T/T) (1) avec T la température exprimée en valeur absolue et T, la température de référence, 27 C. Une deuxième équation définit la tension de sortie VG2 telle que: VG2 = V*"AP+Vs.7 VE+R2 I"T+V7 +n\I,[ (2) avec VEB la tension émetteur-base du transistor Q1 12 un terme qui dépend des coefficients W/L des transistors M5, M6 et M7, - VT7 une tension caractéristique intrinsèque du transistor M7, dite tension de seuil, - V*GAF la tension variable qui dépend de la température aux bornes de la résistance R: et du transistor bipolaire Q2, c'est la tension de sortie de l'étage de référence de tension à barrière de potentiel. Une troisième équation définit la variation de l: en fonction de la température: fl2 (T) 11: (To) (TO/T) (3) avec m voisin de deux. Ces trois équations (1), (2) et (3) permettent de déterminer les valeurs de l: et R- par les formules suivantes: 112 0, 4 [ (VG2 -VEB+VT7) -To (6VLb/T)]/ [I. (T,;)] (4a) R2 = 0,2[3(Vri::-VLB+VTI)+2T. (6V. /6T)]/[I (T) ] (4b) avec 6VEs/6T voisin de 1,8 mV/ C. Ces deux formules conduisent à des valeurs R2 = 550Kn et 1: = 493 pour obtenir une valeur VG2 = 2,94 Volts qui varie de 300tV/ C, soit 49,5 mV dans la gamme de température - 40 C à + 125 C pour VPs = 10 Volts. La tension V*GAP peut être utilisée pour obtenir d'autres tensions Vc1 et V,, en appliquant cette tension à deux étages de gain 14' et 14" dans lesquels les transistors M'6, M'7 et M"6, M"7 sont déterminés par les coefficients n1 et r, calculés par la formule (4a). On calcule ainsi. = 493 pour V. = 2,46 Volts et 13 = 635 pour V,, = 3,43 Volts. Cependant ces tensions V,;, et V, sont sensibles à la variation de température, de l'ordre du millivolt par degré Celsius. Pour obtenir une tension V-, ou V,. tension VG3. Le coefficient 12 détermine par ailleurs les caractéristiques des transistors M6 et M7 mais aussi M5 selon la formule W6.L5/W5.L6 1112=_ _ _ __ _ _ Vkt7.Cox (W7/L7) formule dans laquelle: - W et L sont la largeur W et la longueur L du canal drain source des transistors M5 (W5 et L5), M6 (W6, L6) et M7 (W7, L7) - f7 est la mobilité du transistor M7, et - Cox est la capacité de l'oxyde. La figure 2 est un schéma fonctionnel d'un dispositif qui fournit à la demande, l'une des trois tensions V,;, VG2 OU Vc3. Ce dispositif comprend le circuit de référence de tension de type "Bandgap" 12 du schéma de la figure 1 qui fournit sur la borne de sortie 18 la tension V*3,A, ainsi que la tension V du transistor M5 sur la borne de sortie 16. Les bornes de sortie 16 et 18 sont connectées aux bornes d'entrée des étages de gain 14', 14 et 14" qui fournissent respectivement les tensions VG1, VG2 et VG3. Seule la tension VG2 qui correspond à la valeur R2 calculée par la formule (4b) est effectivement régulée et est donc sensiblement indépendante des variations de la température. Les bornes de sortie des étapes de gain 14', 14 et 14" sont connectées chacune à une des trois bornes d'entrée 22, 24, 26 d'un circuit de multiplexage 30 qui réalise la connexion entre l'une des trois bornes d'entrée 22, 24, 26 et sa borne de sortie 28. La sélection de la connexion est obtenue par un circuit de commande 32 à l'aide de signaux appropriés. La borne de sortie 28 du circuit de multiplexage 30 est connectée à la borne d'entrée d'un amplificateur de puissance 34 dont la borne de sortie 36 est connectée à un circuit électronique à alimenter, par exemple un microprocesseur 38. R E V E ND I CA T I ON S 1. Générateur de tension régulée pour fournir au moins une tension régulée (VGi, V,F, V3. tensions (VG1, VG2, VG3). 5. Générateur selon la revendication 4, caractérisé en ce qu'il comprend, en outre, un amplificateur de puissance (34) auquel est appliquée la tension sélectionnée par le circuit de commande (32).