FR 2814607 A1 20020329 FR 0012221 A 20000926 POLARISATION D'UN MLANGER La présente invention concerne la polarisation d'un mélan- geur. Plus particulièrement, la présente invention concerne la polarisation des commutateurs d'un mélangeur dont le courant de repos est variable. La figure 1 illustre le schéma de principe d'un mélan- geur destiné à décaler en fréquence un signal de tension oscillant IF. Le mélangeur reçoit le signal IF dans un premier étage ou étage d'entrée 10. L'étage d'entrée 10 a une fonction de transconductance. Il convertit le signal de tension d'entrée IF en un signal de courant IF' et permet de régler le courant de repos du mélangeur. Le signal de courant IF' est fourni par l'étage d'entrée 10 à un deuxième étage 20. Le deuxième étage 20 est un étage de décalage en fré- quence ou étage à commutateurs. Il a pour fonction de mélanger, c'est-àdire de multiplier, le signal de courant IF' par une consigne de décalage LO. La consigne de décalage LO est un signal de tension périodique. Le signal de sortie RF présente une fré- quence décalée par rapport au signal d'entrée IF de la fréquence de la consigne LO. Par exemple, dans des applications de télécommunica- tion, et plus particulièrement dans la partie émission d'un téléphone mobile, le signal IF est un signal d'une fréquence de l'ordre de 200 MHz alors que la consigne de décalage LO est un signal d'une fréquence de l'ordre de 2 GHz. Le signal de sortie RF est par exemple le signal émis par un combiné mobile vers une station fixe. On considère en outre que, dans le type de mélangeur représenté en figure 1, le courant de repos est réglable. Modi- fier le courant de repos du mélangeur permet alors de modifier son gain, sa linéarité et sa consommation électrique. La figure 2 illustre la réalisation classique d'un mêlan- geur du type décrit précédemment en relation avec la figure 1. L'étage d'entrée 10 comprend un transistor bipolaire de type NPN T1. Le signal d'entrée IF est appliqué à la base du transistor T1 par l'internmédiaire d'un condensateur CF. Le collecteur du transistor Tl fournit à l'étage de sortie 20 le signal de courant IF' (signal de sortie de l'étage d'entrée 10). La polari- sation du transistor T1 est assurée par la connexion de la base du transistor Tl à un bloc constitué d'une source de courant 11 et d'un comparateur 12 dont le fonctionnement est décrit plus loin. L'émetteur du transistor Tl est connecté à un rail d'ali- mentation basse de référence (masse) par l'intermédiaire d'une résistance RE. Le contrôle du courant est rendu possible par une boucle de réaction comportant un comparateur 12. La sortie du comparateur 12 est reliée à la borne de commnande de la source de courant 11. Une entrée inverseuse (-) du comparateur 12 est reliée à une borne d'une source de tension (VG) 13. La deuxième borne de la source de tension 13 est reliée à la masse du cir- cuit. L'entrée non-inverseuse (+) du comparateur 12 est connectée à l'émetteur du transistor T1. La source de courant 11 est typi- quement un transistor MOS P1 à canal P. La source et le substrat du transistor Pl sont connectés à un rail d'alimentation haute Vdd du circuit. Le drain du transistor Pi constitue la sortie de la source de courant 11 et est relié à la base du transistor T1. La grille du transistor P1 constitue la borne de commande de la source 11 et est reliée à la sortie du comparateur 12. Alors, le courant du mélangeur est fixé par la recopie de la valeur VG de la source de tension 13 aux bornes de la résistance RE. La valeur de ce courant est donc iE=(VG/RE). La valeur de la tension VG est fixée par un circuit de commande non représenté. Par exemple, dans des applications de téléphonie mobile, le choix de la valeur VG dépend du niveau du signal RF reçu par une station fixe (non représentée). L'étage de sortie 20 est un étage différentiel compre- nant une paire de transistors bipolaires du type NPN, TN et TP. Les transistors TN et TP seront placés à proximité les uns des autres de manière à présenter des caractéristiques de fonction- nement voisines. Les émetteurs des transistors T'IN et TP reçoivent le signal IF' de sortie de l'étage d'entrée 10. Les émetteurs des transistors TN et TP sont interconnectés au collecteur du tran- sistor Tl. Une première consigne de décalage LON, est envoyée sur la base du transistor TN par l'intermédiaire d'un condensateur CN. Une deuxième consigne de décalage LOP, correspondant à la première consigne LON déphasée de 180 , est envoyée sur la base du transistor TP par l'intermédiaire d'un condensateur CP. Les collecteurs des transistors TN et TP constituent les sorties de l'étage 20 et fournissent des signaux de courant différentiels RFN et RFP. Les transistors TN et TP sont polarisés par la connexion à un même point de polarisation 14 par l'intermédiaire de résis- tances de polarisation respectives RN et RP de même valeur. La valeur de la tension au point de polarisation 14 est fixée par un réseau de polarisation 15. Le réseau 15 est constitué par la connexion en série, entre l'alimentation haute Vdd et la masse, d'une source de courant constant S, d'une résistance R0 et de deux diodes Dl et D2. Les diodes Dl et D2 sont connectées de façon à permettre la circulation d'un courant de la source S vers la masse. Le point 14 est relié au point intermédiaire entre la source S et la résistance R0. Les diodes Dl et D2 ont pour objet de reproduire dans le réseau de polarisation 15 les chutes de tension base/émetteur des transistors Tl et TN (en parallèle avec le transistor identique TP). La résistance R0 a pour objet de reproduire dans le réseau de polarisation 15 les chutes de ten- sions aux bornes des résistances de polarisation RN et RP et de la résistance RE. Un inconvénient du mélangeur de la figure 1 réside dans l'impossibilité de connaître et de contrôler de façon précise le niveau de la polarisation continue des bases des transistors TN et TP de l'étage de sortie 20. Le niveau de polarisation, c'est-à-dire la tension sur les bases des transistors TN et TP, va varier d'une part d'un circuit à un autre et d'autre part en cours de fonctionnement. En effet, le niveau de polarisation varie en fonction du niveau et des variations des courants. D'une part, les courants de polarisation requis varient d'un circuit à un autre du fait de la variation du paramètre f, c'est-à-dire du rapport entre le courant émis par un transistor bipolaire et le courant de commande, due aux dispersions techno- logiques de fabrication. Toutefois, les trois transistors TN, TP et Ti du circuit sont fabriqués simultanément et présentent sensiblement le même paramètre (c'est-à-dire P = iE/iB = iEN/iN iEP/iP, avec les notations de la figure 2). Typiquement, ce paramètre P varie d'un facteur quatre dans une plage allant de 50 à 200. D'autre part, pour un circuit donné, le courant varie en cours de fonctionnement en fonction de la valeur VG sélec- tionnée par la source 13 de l'étage d'entrée 10. Quelle que soit l'origine de la variation de courant, celle-ci affecte les courants de polarisation iN et iP des tran- sistors TN et TP de l'étage de sortie 20. Cette variation provoque une variation de courant dans le réseau 15. Cette varia- tion de courant provoque alors une variation de la tension aux bornes de la résistance R0 donc de la tension au point de polari- sation 14. D'o il résulte une possible saturation de l'un ou l'autre des étages 10 ou 20. En pratique, la polarisation de l'étage 20 doit être connue et contrôlée avec une grande précision afin de garantir indépendamment des variations du courant: - une polarisation suffisamment basse pour que les deux transistors TN et TP de la paire différentielle de l'étage de sortie 20 ne saturent pas; et - une polarisation suffisanmment élevée pour ne pas saturer le transistor Tl de l'étage d'entrée 10 du fait d'une tension collecteur/émetteur trop basse. Ces problèmes sont particulièrement accrus et les phé- nomènes de saturation des transistors particulièrement fréquents dans le cas de cellules à alimentation Vdd faible, par exemple de l'ordre de 2,7 V. En pratique, l'état de la technique, afin de garantir la non-saturation du transistor Tl de l'étage d'entrée 10, uti- lise une source de courant S dont le courant débité présente une valeur élevée. Cette valeur est choisie en fonction du pire cas possible en termes de courant, c'est-à-dire le cas dans lequel le paramètre P est très faible alors que le courant iE (fixé par la tension VG) est maximal. Par exemple, pour un courant iE d'émet- teur du transistor Tl de l'étage d'entrée 10 d'une valeur comprise entre 1 et 5 mA, la source S devra fournir un courant (iEmax)/(3min) = 5.10- 3/50 = 100 pA. Comme cela a été exposé précédemment, ceci conduit à des risques de saturation de l'étage de sortie 20. Par exemple, pour un paramètre P de valeur moyenne, et pour un courant iE d'une valeur de l'ordre de 1 mA, il suffirait que la source S fournisse un courant de 10 pA. La présente invention vise donc à proposer un mélangeur dont la polarisation soit contrôlable. La présente invention vise à proposer un tel mélangeur dont le niveau de polarisation demeure stable pendant le fonc- tionnement du mélangeur. La présente invention vise également à proposer un tel mélangeur dont le niveau de polarisation soit stable d'un circuit à un autre, c'est-à-dire quel que soit le paramètre P de ses transistors. Pour atteindre ces objets, la présente invention pré- voit un mélangeur comportant un étage d'entrée d'un signal de tension à décaler et un étage de décalage et de sortie pour fournir des signaux décalés en fréquence, caractérisé en ce qu'un réseau de polarisation de l'étage de sortie comprend, entre une alimentation haute et un point de polarisation, une source de courant constant en parallèle avec un élément de sortie d'un miroir de courant dont un élément d'entrée reçoit une consigne de polarisation de l'étage d'entrée. Selon un mode de réalisation de la présente invention, les éléments d'entrée et de sortie du miroir de courant du réseau de polarisation de l'étage de sortie sont des transistors MOS de type P. Selon un mode de réalisation de la présente invention, l'étage d'entrée du signal à décaler est un étage à courant de repos variable. Selon un mode de réalisation de la présente invention, le réseau de polarisation comprend entre le point de polarisation et une masse du circuit la connexion en série d'une résistance, et de deux diodes, les diodes étant connectées de façon à permettre la circulation d'un courant du point de polarisation vers la masse du circuit. Selon un mode de réalisation de la présente invention, la source de courant constant comprend un circuit du type bandgap propre à assurer une tension constante aux bornes de la résis- tance du réseau de polarisation. Selon un mode de réalisation de la présente invention, l'alimentation haute du mélangeur est une alimentation basse tension. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 illustre schématiquement le type de mélan- geur considéré dans la présente description; la figure 2 illustre schématiquement un mélangeur clas- sique; et la figure 3 illustre un mode de réalisation d'un mélan- geur selon la présente invention. Par souci de clarté, les mêmes éléments ont été dési- gnés par les mêmes références aux différentes figures. La présente invention prévoit, de modifier les polari- sations des étages d'entrée 10 et de sortie 20 d'un mélangeur de la façon détaillée ci-après. En figure 3, le réseau de polarisation 35 selon la pré- sente invention renmplace la source de courant constant S de l'art antérieur par l'association d'un miroir de courant M et d'une source de courant constant I0 de valeur nettement inférieure à celle de la source S. Le miroir de courant M comprend deux transistors MOS de type P, P2 et P3. Les sources et substrat des transistors P2 et P3 sont interconnectés à l'alimentation haute Vdd. Un point G de grille commun aux transistors P2 et P3 est connecté au drain du transistor P2. Le point G est également connecté à la source du transistor Pl de l'étage d'entrée 10. Le drain du transistor P3 est connecté au point de polarisation 14 de l'étage de sortie 20. Le substrat du transistor P1 est connecté à l'alimentation haute Vdd. Le rapport d'amplification du miroir M entre son élément d'entrée P2 et son élément de sortie P3 est supérieur à un et désigné ci-après par A. Les autres éléments de circuit sont connectés de la façon décrite précédemment en relation avec la figure 2. Le miroir M permet d'indexer automatiquement les cou- rants de polarisation de l'étage de sortie 20 sans modifier le niveau de polarisation des bases des transistors TN et TP. Le miroir M est un miroir asymétrique. Le miroir M recopie au point 14 le courant de polarisation du transistor bipolaire Tl de l'étage d'entrée 10 amplifié d'un certain coefficient A supérieur à 1. Avec les notations de la figure 3, la tension V sur les bases des transistors TN et TP est la suivante: V = VD + R0. (I0+(A-l).iB) - RN.iB/2, soit encore V = VD + R0.I0 + (R0.(A-l) RN/2).iB; o VD est la tension aux bornes des deux diodes Dl et D2, au point 36 de la figure 3; I0 est le courant fourni par la source de courant cons- tant I0 du bloc 35; et iB est le courant de base du transistor T1 de l'étage d'entrée 10. Comme le comprendra l'homme de l'art, pour garantir que la tension sur les bases des transistors TN et TP soit indépen- dante des variations du courant de polarisation iB, le rapport d'amplification A du miroir M doit être tel que R0. (A-1) = RN/2, ou encore A = 1+(RN/2R0). De cette façon, la tension sur les bases des transistors TN et TP devient: V = VD + R0.I0. En effet, la tension V ne dépend alors plus ni de la tension VG de contrôle du courant, ni de la valeur du paramètre p. Le point de fonctionnement de l'étage de sortie 20 est stable. La valeur I0 fournie par la source de courant I0 est choisie de façon à obtenir la tension de polarisation V voulue sur les bases des transistors TN et TP. Le terme R0.I0 prend en compte la chute de tension aux bornes de la résistance RE de l'étage d'entrée 10 ainsi qu'une marge propre à éviter la satu- ration du transistor bipolaire Tl de l'étage d'entrée 10. Selon un mode de réalisation particulier, on utilise une source de courant I0 de type "bandgap". Une telle source fournit un courant proportionnel à l'inverse de la valeur d'une résistance donnée Rbg (I0 = Vbg/Rbg, o Vbg est une constante). Il est possible de fabriquer une telle source I0 à partir d'une résistance donnée Rbg dont la valeur est proportionnelle à la valeur de la résistance R0, le coefficient de proportionnalité a (Rbg=c.R0) étant connu et contrôlable avec précision. la tension v sur les bases des transistors TIN et TP de l'étage de décalage 20 devient alors V = VD + a. Vbg. On assure alors un niveau de polarisation V des transistors TN et TP qui est parfaitement défini, contrôlable et stable indépendamment d'éventuelles varia- tions de la valeur de la résistance R0 dues à des fluctuations incontrôlables du procédé de fabrication. La présence du miroir M permet d'utiliser une source I0 dont le courant dépend du seul niveau de polarisation souhaité sur les bases des transistors TN et TP. La valeur du courant fourni par la source I0 sera de l'ordre de quelques dizaines de microampères. A titre d'exemple nonlimitatif, les valeurs des différents courant et composants sont les suivants: Courant débité par la source I0: 20 HA RN = RP = 1 kQ; RE = 3 k ; R0 = 5 k; A = 1,1. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les exemples numériques indiqués précé- demment sont liés à une application particulière. L'homme de l'art saura choisir et adapter les valeurs des différents compo- sants utilisés en fonction des conditions de fonctionnement particulière, et des performances recherchées. REVENDICATIONS 1. Mélangeur comportant un étage d'entrée (10) d'un signal de tension (IF) à décaler et un étage de décalage et de sortie (20) pour fournir des signaux décalés en fréquence (RFN, RFP), caractérisé en ce qu'un réseau de polarisation (35) de l'étage de sortie comprend, entre une alimentation haute (Vdd) et un point de polarisation (14), une source de courant constant (I0) en parallèle avec un élément de sortie (P3) d'un miroir de courant (M) dont un élément d'entrée (P2) reçoit une consigne de polari- sation de l'étage d'entrée. 2. Mélangeur selon la revendication 1, caractérisé en ce que les éléments d'entrée (P2) et de sortie (P3) du miroir de courant (M) du réseau de polarisation (35) de l'étage de sortie (20) sont des transistors MOS de type P. 3. Mélangeur selon la revendication 1 ou 2, caractérisé en ce que l'étage d'entrée (10) du signal à décaler (IF) est un étage à courant de repos variable. 4. Mélangeur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le réseau de polarisation (35) comprend entre le point de polarisation (14) et une masse du circuit la connexion en série d'une résistance (R0), et de deux diodes (D1, D2), les diodes étant connectées de façon à permettre la circulation d'un courant du point de polarisation vers la masse du circuit. 5. Mélangeur selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la source de courant constant (I0) comprend un circuit du type bandgap propre à assurer une tension constante aux bornes de la résistance (R0) du réseau de polari- sation (35). 6. Mélangeur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que l'alimentation haute (Vdd) du mélan- geur est une alimentation basse tension.