FR 2814560 A1 20020329 FR 0012304 A 20000927 DESCRIPTION L'invention se rapporte à une structure destinée à une transmission par canaux inter-éléments et à un procédé pour celle-ci, et plus particulièrement à un modèle des transmissions par canaux et une conception de méthodologie respective, qui conviennent pour être mis en oeuvre indépendamment et dont l'agencement des canaux peut être ajusté de façon quelconque conformément à des exigences pratiques. Dans une structure classique d'un système informatique, divers bus pourraient être utilisés pour constituer un réseau de communications entre les éléments du système informatique. Comme indiqué sur la figure 1, une pluralité de bus classiques sont utilisés pour relier un premier élément 10 et un second élément 20, dans lequel le premier ou le second élément 10 ou 20 peut se matérialiser sous forme d'une unité centrale, d'une mémoire, d'un périphérique, ou un autre élément quelconque. En général, le bus peut être classé en trois catégories comme suit. Ces catégories sont: 1. Un bus de commande destiné à générer des signaux particuliers pour commander le système, principalement utilisés pour établir la communication entre une unité centrale (UC) et un périphérique ou entre une unité centrale et une mémoire, 2. Un bus d'adresse destiné à définir l'adresse cible, qui représente une mémoire ou un dispositif d'entrée/sortie d'un signal particulier, et 3. Un bus de données destiné à une transmission de données unidirectionnelle ou bidirectionnelle, capable de lire des données et/ou d'écrire des données en ce qui concerne une unité centrale, un périphérique, ou une mémoire. En prévoyant le bus de commande, les circulations des signaux dans l'ordinateur peuvent être prédéterminées. En prévoyant le bus d'adresse, le signal peut être conduit au dispositif cible. De même, en prévoyant le bus de données, les données lues ou écrites peuvent être transmises. Cependant, ces bus classiques présentent les inconvénients suivants. 1. Unicité: pendant qu'une tache de transmission occupe un bus particulier, toutes les autres tâches doivent attendre dans une file d'attente ordonnée jusqu'à ce que le bus soit libéré de la tache précédente. C'est- à-dire que le bus classique ne peut pas émettre et recevoir des données en même temps. 2. La plupart des lignes de données utilisées pour les bus de données/adresse dans un système informatique sont des lignes de données d'une largeur de 64 bits. Cependant, il est prévisible dans le futur proche qu'un bus présentant des lignes de données à largueur de 128 bits constitueront le flux principal. Une telle augmentation de la largeur en bits implique l'augmentation inévitable du nombre des broches pour la ligne de données de même que pour le bus, et résultera en une difficulté de conditionnement et en une augmentation de taille. En particulier, le contrôleur du système est principalement affecté par l'augmentation du nombre des broches, en raison de sa connexion avec les éléments les plus importants. 3. Dans un état de commutation simultanée (de 0 à 1, ou 1 à 0 en même temps) au niveau des lignes parallèles de données/adresse, une puissance consommée plus élevée est inévitable et donc un bruit plus important affectera la transmission. En conséquence, c'est un but de la présente invention de réaliser une structure et un procédé correspondant pour une transmission par canaux inter-éléments, dans lesquels divers canaux sont utilisés en tant que moyens de communication entre des éléments, de manière à construire une pluralité de canaux de connexion entre ces éléments et de sorte que des données du système peuvent être allouées raisonnablement conformément à des exigences pratiques. Dans la présente invention, chaque canal comprend une pluralité de lignes de signaux destinées à transmettre des signaux de commande, de données et d'adresse conformément à un protocole de communications prédéterminé. Dans un mode de réalisation préféré de la présente invention, l'une des lignes de signaux du canal peut être affectée ou utilisée pour transmettre des signaux d'horloge ou d'indicateur de début (définition d'un signal d'horloge, d'un signal de début et d'un signal de fin). Conformément à la présente invention, le signal d'horloge peut être un signal carré incohérent, présentant divers cycles qui définissent divers rapports cycliques respectifs et destiné à déterminer les formats des données transmises sur les lignes de données en évaluant le rapport cyclique de chaque cycle de l'onde. En prévoyant un détecteur de rapport cyclique pour détecter le rapport cyclique, la signification implicite des signaux transmis dans les lignes de signaux respectives (données) peut alors être appréhendée, c'est-à- dire que les lignes de signaux destinées à transmettre des signaux d'adresse, des signaux de données ou des signaux de commande peuvent ainsi être clairement définies et lesdits signaux faire l'objet d'une signification implicite. Selon d'autres caractéristiques de l'invention, il peut être prévu que: lorsqu'un cycle dudit signal d'horloge présente une durée pour la valeur "1" plus longue que pour la valeur "0", et présente un rapport substantiel pour ces deux durées, ladite transmission débute et lesdites lignes de données transmettent lesdits signaux d'adresse ou lesdits signaux de commande; - ledit rapport est de préférence 3:1; - lorsqu'un cycle dudit signal d'horloge présente une durée pour la valeur "1" sensiblement égale à celle pour la valeur "0", lesdites lignes de données transmettent lesdits signaux de données; - lorsqu'un cycle dudit signal d'horloge présente une durée pour la valeur "1" sensiblement plus courte que pour la valeur "0", ladite transmission s'achève. L'invention a également pour objet une structure de transmission par canaux entre des éléments, caractérisée en ce qu'elle comprend: un circuit à verrouillage de données destiné à mémoriser des signaux (comprenant des signaux de données (DATA), d'adresse (ADDRESS) et de commande (CONTROL)) transmis sur une ligne de données en étant déclenchés par un front négatif d'un signal d'horloge, et un détecteur de rapport cyclique destiné à détecter un rapport cyclique respectif de chaque cycle dudit signal d'horloge, ledit rapport cyclique et lesdits signaux dudit circuit à verrouillage de données étant utilisés pour définir des séquences de signaux correspondantes en vue d'obtenir lesdits signaux de données, d'adresse et de commande respectifs en vue d'un traitement ultérieur dans un élément de réception, et ladite détection dudit détecteur de rapport cyclique étant terminée alors qu'une condition de fin de transmission est rencontrée. En outre, dans un autre mode de réalisation préféré de la présente invention, une ligne A/C (ligne d'adresse/commande) des lignes de signaux du canal peut être utilisée pour définir le début et la fin d'une transmission et pour transmettre les signaux d'adresse et de commande. Les lignes de signaux restantes du même canal sont alors laissées en tant que lignes de données pour transmettre des signaux de données. En évaluant la variation des signaux transmis sur la ligne A/C, des séquences de mémorisation des lignes de données peuvent alors être réalisées. Par ailleurs, en évaluant la variation des signaux des lignes de données, les différences ou commutations des bits des signaux d'adresse transmis sur la ligne A/C peuvent également être mesurées ou déterminées. Dans la présente invention, en prévoyant un détecteur de commutation de ligne de données et un détecteur de signature de front et de début, les caractéristiques des signaux transmis sur les lignes de données et la ligne A/C peuvent alors être détectées. Selon d'autres caractéristiques de l'invention, il peut être prévu que: - ladite mémorisation de ladite ligne de données est déclenchée par un front de ladite ligne A/C, ledit front étant soit un front montant soit un front descendant; - ladite ligne A/C utilise une signature de départ pour lancer ladite transmission, et des bits dudit signal d'adresse sont transmis après que ladite signature de départ soit transmise dans ladite ligne A/C; - lorsque des signaux identiques sont transmis dans deux cycles consécutifs, ladite ligne A/C duplique le signal transmis. L'invention a également pour objet une structure de transmission par canaux entre des éléments, caractérisée en ce qu'elle comprend: un détecteur de commutation de lignes de données destiné à détecter et à déterminer une variation du signal dans les lignes de données, et à générer une commande de commutation vers un circuit à verrouillage de données tout en détectant une variation quelconque, un détecteur de front et de signature de départ, afin de détecter une signature de départ dans la ligne A/C en vue de générer une commande d'adresse vers le détecteur de commutation de lignes de données afin d'assurer un départ des données effectives dans les lignes de données, afin de détecter l'aspect des fronts dans la ligne A/C en vue de générer une commande requise de déclenchement de front vers un circuit à verrouillage de données par l'intermédiaire d'une mémoire tampon à retard, en vue de commander le circuit à verrouillage de données pour mémoriser les signaux dans les lignes de données, et afin de générer une commande de départ destinée à déterminer les données effectives dans la mémoire tampon de données, une mémoire tampon série destinée à recueillir les données d'adresse effective provenant du circuit à verrouillage de données et d'émettre alors les données d'adresse effective, et une mémoire tampon de données, commandée par la commande de départ afin de déterminer les données effectives dans la mémoire tampon de données. D'après l'agencement cité précédemment du modèle et de la méthodologie de transmission, chaque canal de la présente invention peut fonctionner comme un bus complet, caractérisé par un fonctionnement indépendant et une transmission à sens unique à la fois pour les signaux d'adresse et de données. De même, les canaux de la présente invention peuvent être ajustés de façon appropriée pour satisfaire des exigences pratiques. De ce fait, la mobilité de la transmission des signaux entre les divers éléments peut être obtenue, de sorte que le temps d'attente de transmission pour chaque élément peut être largement réduit et que par conséquent un rendement de transmission optimal peut être obtenu. En réalisant la structure de canaux de la présente invention, de nombreux bénéfices peuvent être obtenus par la construction d'un ensemble matériel complet. La présente invention sera maintenant spécifiée en faisant référence à ses modes de réalisation préférés et non limitatifs, illustrés sur les dessins, dans lesquels La figure 1 est une vue simplifiée d'une structure de bus classique, La figure 2 est une vue simplifiée d'une structure d'un système de transmission par canaux conforme à la présente invention, La figure 3 représente une séquence dans le temps d'un premier mode de réalisation préféré conforme à la présente invention, La figure 4 est un schéma synoptique représentant l'extrémité de réception du modèle de transmission de la figure 3, La figure 5 est un organigramme du premier mode de réalisation préféré conforme à la présente invention, La figure 6 représente une séquence dans le temps d'un second mode de réalisation préféré conforme à la présente invention, La figure 7 est un schéma synoptique représentant l'extrémité de réception du modèle de transmission de la figure 6, et La figure 8 est un organigramme du second mode de réalisation préféré conforme à la présente invention. L'invention décrite ici s'intéresse à une structure et un procédé respectif en vue d'une transmission par canaux inter-éléments. Dans la description qui suit, de nombreux détails sont présentés de manière à permettre une compréhension exhaustive de la présente invention. L'homme de l'art se rendra compte que des variantes de ces détails particuliers sont possibles tout en obtenant encore les résultats de la présente invention. Dans d'autres cas, les composants bien connus ne sont pas décrits en détail de manière à ne pas masquer inutilement la présente invention. En se référant maintenant à la figure 2, la différence entre les canaux de la présente invention et le bus classique représenté sur la figure 1 peut être facilement expliquée. Comme indiqué, le premier élément 10 et le second élément 20 sont reliés par une pluralité de canaux 30. Chaque canal 30 qui comprend une pluralité de lignes de signaux, est actionné indépendamment des autres canaux 30. En pratique, chaque canal 30 peut être considéré comme étant un flux de données localisé. En raison de la nature du fonctionnement indépendant, la combinaison des canaux 30 dans un système peut alors être ajustée d'une façon appropriée de manière à satisfaire une exigence pratique quelconque. En ce qui concerne l'exemple représenté sur la figure 2, les canaux A, B et C sont affectés à la session 1. Par contre, les canaux D et E sont affectés à la session 2. Pour préciser, le canal A est un canal unidirectionnel transmettant des signaux depuis le premier élément 10 vers le second élément 20, alors que les canaux B et C sont également des canaux unidirectionnels, mais transmettant des signaux du second élément 20 au premier élément 10. C'est-à- dire que bien que chaque canal 30 de la présente invention puisse présenter la même structure (c'est-à-dire une structure comprenant une pluralité de lignes de signaux), la séquence de transmission (par exemple le sens de la transmission) pour chaque canal 30 peut pourtant être différente mais prédéterminée pour satisfaire les besoins pratiques du système. En conséquence, c'est le but de la présente invention de réaliser un modèle de transmission par canaux particuliers et un procédé respectif convenant à la structure de canaux citée précédemment. Dans la description qui suit, deux modes de réalisation sont utilisés pour la démonstration du protocole de transmission par canaux de la présente invention, dans lesquels chaque canal 30 de ceux-ci comprend une pluralité de lignes de signaux et est caractérisé par une transmission unidirectionnelle. Les lignes de signaux sont principalement utilisées pour transmettre les signaux d'adresse et de données. Ce qui suit représente le premier et le second modes de réalisation préférés de la présente invention présentés pour démontrer deux types de modèles de transmission par canaux conformes à la présente invention. [Premier mode de réalisation] Dans le premier modèle de transmission par canaux, une ligne de signal du canal 30 est utilisée en tant qu'horloge pour transmettre un signal de début et un signal de fin. Le reste des lignes de signaux du canal 30 sont utilisées en tant que lignes de données pour transmettre des signaux de données. Comme indiqué sur la figure 4, le canal 30 du premier mode de réalisation comporte 9 lignes de signaux, et 8 d'entre-elles sont des lignes de données. Bien entendu, en pratique, le nombre des lignes de signaux de même que des lignes de données peut dépasser celui-ci. En se référant maintenant à la séquence dans le temps illustrée sur la figure 3, l'horloge n'est pas un signal carré cohérent traditionnel. En évaluant le rapport cyclique de chaque cycle d'horloge, la séquence de données respective transmise par la ligne de données peut alors être déterminée. En se référant maintenant à la figure 5, la logique positive du premier mode de réalisation peut être démontrée comme suit. (a) Dans un cycle spécifique tel que la durée pour "1" est supérieure à celle pour "0" (par exemple, un rapport cyclique "+": "-" = 3:1), la transmission des signaux de données est débutée. Alors, des signaux d'adresse ou de commande sont transmis sur la ligne de données. En ce qui concerne l'exemple représenté sur la figure 3, un signal d'adresse A suivi d'un signal de commande C est transmis sur la ligne de données. Le fait qu'un signal d'adresse ou un signal de commande soit transmis sur la ligne de données peut être défini conformément aux critères suivants. Ceux-ci sont: 1. Le signal de commande suit toujours le signal d'adresse, comme pour l'exemple représenté sur la figure 3. 2. Si un certain rapport cyclique, à savoir 4:1 par exemple, existe entre le signal d'adresse et le signal de commande, le signal présentant un cycle plus long est un signal d'adresse et le signal présentant un cycle plus court est un signal de commande. (b) Dans un cycle spécifique tel que la durée pour "1" est environ égale à celle pour "0" (par exemple un rapport cyclique de 1:1 avec un pourcentage d'erreurs de moins de 25 pour cent), on peut savoir que des signaux de données sont transmis sur la ligne de données. En ce qui concerne l'exemple représenté sur la figure 3, les troisième à septième signaux de la ligne de données sont des signaux de données D. (c) Dans un cycle spécifique tel que la durée pour "1" est inférieure à celle pour "0" (par exemple un rapport cyclique de 1:3, la transmission des signaux de données s'achève. Conformément aux critères ci-dessus, les signaux transmis sur la ligne de signal d'horloge de la présente invention comprennent principalement deux parties majeures qui sont les suivantes. 1. Début de transmission et fin de transmission. 2. Séquence des signaux pour les signaux transmis sur la ligne de données (tels que le signal de données D, le signal d'adresse A, ou le signal de commande C), et la séquence de signaux pour les signaux de la ligne de données. Dans l'exemple représenté sur la figure 3, les fronts négatifs des signaux d'horloge sont utilisés pour déclencher l'acquisition des signaux de données à partir de la ligne de données. Durant le premier cycle non symétrique au départ de la transmission, on sait que la ligne de données transmet un signal d'adresse A. Durant le second cycle suivant non symétrique, la ligne de données transmet un signal de commande C. Pour le reste des cycles symétriques jusqu'à la fin de la transmission, des signaux de données D sont identifiés comme circulant dans la ligne de données. La figure 4 illustre la manière dont une extrémité de réception du modèle de transmission par canaux du premier mode de réalisation reçoit les signaux d'horloge cités précédemment de même que les signaux de données. L'extrémité de réception comprend: Un circuit à verrouillage de données 40 destiné à mémoriser le signal (signal de données D, signal d'adresse A, ou signal de commande C) transmis sur la ligne de données, déclenché par des fronts descendants des signaux d'horloge, et exécutant la mémorisation sur le signal respectif de la ligne de données alors que la ligne de signal d'horloge rencontre un front négatif quelconque, et Un détecteur de rapport cyclique 41 destiné à détecter le rapport cyclique de chaque cycle d'horloge. Dans lequel le rapport cyclique défini par le détecteur de rapport cyclique 41 sera utilisé pour définir si les signaux mémorisés par le circuit à verrouillage de données 40 sont des signaux d'adresse A, des signaux de commande C, ou des signaux de données D conformément aux définitions citées précédemment (la ligne en traits interrompus sur la figure). Les signaux après l'identification précédente seront alors émis vers l'élément cible respectif pour un autre traitement. Une telle détection du rapport cyclique et la détermination de la séquence de signaux seront exécutées jusqu'à ce qu'un signal de fin soit détecté. Dans le modèle de transmission par canaux cité précédemment, la signification implicite des signaux transmis dans la ligne de signal de données (c'est-à-dire la séquence des signaux) peut être appréhendée en évaluant la variation du rapport cyclique de chaque cycle d'horloge des signaux d'horloge de la ligne de signal d'horloge. Dans ce mode de réalisation, le nombre des lignes de données et/ou de critères pour déterminer la signification implicite des signaux dans les lignes de données par rapport à divers rapports cycliques peut être ajusté de façon appropriée pour satisfaire des exigences pratiques pertinentes. Un tel ajustement doit être considéré comme une réalisation équivalente de ce modèle de transmission par canaux. [Second mode de réalisation préféré] On est prié de se référer à la séquence dans le temps qui est illustrée sur la figure 6. Dans le second modèle de transmission par canaux, une ligne A/C (ligne adresse/commande) est utilisée pour définir un début de transmission, une fin de transmission, et une transmission de signaux d'adresse et/ou de commande. Le reste des lignes de signaux du même canal est utilisé pour transmettre des signaux de données. Le modèle de transmission par canaux du second mode de réalisation est caractérisé en ce que la séquence de mémorisation peut être définie en évaluant la variation du signal sur la ligne A/C et la commutation des bits du signal d'adresse transmis dans la ligne A/C peut être déterminée en évaluant la variation du signal de données dans la ligne de données. D'une manière similaire, dans ce modèle de transmission par canaux, le nombre de lignes A/C (1 dans ce mode de réalisation) et le nombre des lignes de données (8 dans ce mode de réalisation) sont tous deux soumis à variation sans contrevenir à la mise en oeuvre de ce modèle. Dans le mode de réalisation représenté sur la figure 6, l'instant de déclenchement de la mémorisation sur les lignes de données est déterminé conformément aux critères de déclenchement par un front. C'est-à-dire que la mémorisation des lignes de données sera déclenchée alors qu'un front descendant ou un front montant est rencontré. Le déclenchement en fonction à la fois des fronts descendant et montant de ce mode de réalisation représente la caractéristique principale de ce mode de réalisation qui diffère du premier mode de réalisation dans lequel seul le front descendant peut déclencher la mémorisation. La ligne A/C utilise une signature de départ "1010" pour lancer la séquence de transmission (sous forme d'une étape a, indiquée sur la figure 8). Après que la signature de départ est transmise dans la ligne A/C, les bits du signal d'adresse (aO, al, a2, a3, a4,... sur la figure 6) sont alors transmis (à l'étape b représentée sur la figure 8). Dans ce mode de réalisation, la variation des données sur la ligne de données est utilisée pour définir la commutation des bits d'adresse. En même temps, lors de la rencontre des fronts montant ou descendant des signaux sur la ligne A/C, les bits DO, D1, D2 et D3 de la ligne de données peuvent être mémorisés (comme l'indique l'étape c représentée sur la figure 8). En appliquant la même séquence dans le temps, d'autres signaux dans le reste des lignes de données du même canal peuvent être mémorisés dans l'ordre également. Il est intéressant de trouver une situation particulière sur la figure 6. C'est-à-dire que lorsqu'un signal identique est transmis dans deux cycles consécutifs sous la forme D7 et D8 sur la figure 6, la ligne A/C ne fait que dupliquer la sortie (au niveau du second a2 représenté sur la figure 6) pour satisfaire cette situation. En se référant maintenant à la figure 7, un schéma synoptique est représenté pour expliquer comment l'extrémité de réception du modèle de transmission par canaux interprète la séquence dans le temps citée précédemment. Comme on l'a expliqué précédemment, trois situations doivent être détectées. Il s'agit de: 1. Début de transmission (ou fin de transmission). 2. Les fronts des signaux de la ligne A/C pour la mémorisation des signaux sur les lignes de données, comprenant à la fois les fronts montant et descendant. 3. La variation du signal transmis lui-même sur la ligne de données pour définir la variation des bits des signaux de la ligne A/C. En tant que structure indiquée sur la figure 7, le mode de réalisation comprend: Un détecteur de commutation de lignes de données 50 destiné à détecter et à définir la variation des signaux sur les lignes de données, en générant une commande de commutation 501 pendant qu'une variation est détectée, et la commande de commutation 501 étant émise vers un circuit à verrouillage de données 52 par l'intermédiaire d'un mémoire tampon à retard 51; Un détecteur de signature de départ et de front 53, qui réagit de la manière suivante: 1. Détecter la signature de départ sur la ligne A/C en vue de générer une commande d'adresse 531 vers le détecteur de commutation de lignes de données 50 pour indiquer le début des données effectives transmises sur les lignes de données, 2. Détecter l'aspect des fronts sur la ligne A/C, en vue de générer une commande de déclenchement sur un front requise 532, la commande 532 étant propagée vers un circuit à verrouillage de données 55 par l'intermédiaire d'une mémoire tampon à retard 54 en vue de commander le circuit à verrouillage de données 55 pour mémoriser les signaux transmis sur les lignes de données, et 3. Générer une commande de départ 533 destinée à déterminer les données effectives réelles dans une mémoire tampon de données 56, Une mémoire tampon série 57, destinée à émettre des signaux d'adresses effectives en recueillant les données mémorisées reçues du circuit à verrouillage de données 52, et Une mémoire tampon de données 56, commandée par la commande de départ 533 afin de déterminer les données effectives dans la mémoire tampon de données 56. Dans ce mode de réalisation, après qu'une signature de départ "1010" est détectée dans la ligne A/C par le détecteur de signature de départ et de front, la transmission des données effectives sur les lignes de données est alors lancée. Par conséquent, le détecteur de signature de départ et de front 53 peut également détecter l'aspect des fronts de la ligne A/C en vue de générer une commande de déclenchement par un front respective 532. Après que la mémoire tampon à retard 54 retarde la commande de déclenchement par un front 532 pendant une durée prédéterminée, la commande de déclenchement par un front 532 est en outre utilisée pour déclencher le circuit à verrouillage de données 55 en vue de la mémorisation des signaux des lignes de données. Les données mémorisées par le circuit à verrouillage de données 55 seront alors propagées vers la mémoire tampon de données 56. La commande de départ 533 générée par le détecteur de signature de départ et de front 53 sera alors utilisée pour déterminer la propagation des données effectives réelles recueillies dans la mémoire tampon de données 56. Par ailleurs, la ligne A/C émettra un signal d'adresse en même temps. En raison de la ligne de signal unique affectée à la ligne A/C, les signaux d'adresse sont générés sous forme d'une suite de bits individuels. Le détecteur de signature de départ et de front 53 propagera le signal d'adresse 531 vers le détecteur de commutation des lignes de données 50 en vue d'ordonner au détecteur de commutation des lignes de données 50 de recevoir séquentiellement chaque bit des signaux d'adresse. Lorsqu'une variation du signal est rencontrée dans les lignes de données, une commande de commutation 501 est générée et est propagée vers lecircuit à verrouillage de données 52 afin de recevoir les bits actuels de la ligne A/C. Ces bits seront recueillis par la mémoire tampon série 57 et seront alors propagés jusqu'à un arrêt suivant, après qu'un signal d'adresse effectif soit formé. Dans ce modèle de transmission par canaux, la ligne A/C et les lignes de données servent de référence mutuelle pour une mémorisation des données. A l'exception de ce que la ligne A/C est chargée d'indiquer le début ou la fin de la séquence, la mémorisation des signaux sur les lignes de données est déclenchée lors de la rencontre des fronts des signaux transmis sur la ligne A/C, et par ailleurs la variation des données sur les lignes de données est en outre appliquée pour exécuter la mémorisation des bits des signaux d'adresse transmis sur la ligne A/C. D'une manière similaire, les exigences spécifiques appliquées à ce mode de réalisation préféré ne sont pas particulièrement utilisées pour restreindre la structure de ce modèle de transmission par canaux. Comme on l'a expliqué, la structure et le procédé respectif pour une transmission par canaux inter-éléments conforme à la présente invention sont capables de transmettre des signaux d'adresse/de données par l'intermédiaire d'une pluralité de canaux définis ci-dessus. La transmission des données peut être optimisée conformément aux exigences pratiques de la circulation des données. En appliquant la présente invention, les inconvénients des bus classiques sont bien évidemment améliorés. Bien que la présente invention ait été particulièrement présentée et décrite en faisant référence à des modes de réalisation préférés, l'homme de l'art comprendra que diverses variantes de forme et de détail peuvent être apportées sans s'écarter de l'esprit et de la portée de la présente invention. REVENDICATIONS 1. Procédé de transmission par canaux entre des éléments (10, 20) construisant une pluralité de canaux de connexion (A à E) entre les éléments, chacun des canaux comprenant une pluralité de lignes de signaux j caractérisé en ce que l'une des lignes de signaux du canal est affectée en tant que ligne d'horloge (CLOCK) afin de définir un signal d'horloge, un signal de début et un signal de fin, le reste des lignes de signaux du canal étant affecté en tant que lignes de données, le signal d'horloge étant un signal carré incohérent présentant divers cycles qui définissent divers rapports cycliques respectifs afin d'obtenir une signification implicite des signaux des lignes de données, et la signification implicite comprenant des signaux d'adresse, des signaux de données et des signaux de commande. 2. Procédé de transmission par canaux entre des éléments (10, 20) selon la revendication 1 / caractérisé en ce que lorsqu'un cycle dudit signal d'horloge présente une durée pour la valeur "1" plus longue que pour la valeur "0", et présente un rapport substantiel pour ces deux durées, ladite transmission débute et lesdites lignes de données transmettent lesdits signaux d'adresse ou lesdits signaux de commande. 3. Procédé de transmission par canaux entre des éléments selon la revendication 2) caractérisé en ce que ledit rapport est de préférence 3:1. 4. Procédé de transmission par canaux entre des éléments selon la revendication 1 / caractérisé en ce que lorsqu'un cycle dudit signal d'horloge présente une durée pour la valeur "1" sensiblement égale à celle pour la valeur "0", lesdites lignes de données transmettent lesdits signaux de données. 5. Procédé de transmission par canaux entre des éléments selon la revendication 1) caractérisé en ce que lorsqu'un cycle dudit signal d'horloge présente une durée pour la valeur "1" sensiblement plus courte que pour la valeur "0", ladite transmission s'achève. 6. Structure de transmission par canaux entre des éléments, caractérisée en ce qu'elle comprend: un circuit à verrouillage de données (40) destiné à mémoriser des signaux (comprenant des signaux de données (DATA), d'adresse (ADDRESS) et de commande (CONTROL)) transmis sur une ligne de données en étant déclenchés par un front négatif d'un signal d'horloge, et un détecteur de rapport cyclique (41) destiné à détecter un rapport cyclique respectif de chaque cycle dudit signal d'horloge, ledit rapport cyclique et lesdits signaux dudit circuit à verrouillage de données étant utilisés pour définir des séquences de signaux correspondantes en vue d'obtenir lesdits signaux de données, d'adresse et de commande respectifs en vue d'un traitement ultérieur dans un élément de réception, et ladite détection dudit détecteur de rapport cyclique étant terminée alors qu'une condition de fin de transmission est rencontrée. 7. Procédé de transmission par canaux entre des éléments (10,20) construisant une pluralité de canaux (A à E) de connexion entre les éléments (10, 20), chaque canal comprenant une pluralité de lignes de signaux) caractérisé en ce qu'une ligne d'adresse/commande (A/C) des lignes de signaux du canal est utilisée pour définir un début de transmission et une fin de transmission et pour transmettre des signaux d'adresse et de commande, le reste des lignes de signaux du canal étant affecté en tant que lignes de données, la séquence de mémorisation de la ligne de données étant déterminée par une variation du signal de la ligne A/C, et une commutation des bits des signaux d'adresse transmis dans la ligne A/C étant déterminée par une variation du signal de la ligne de données. 8. Procédé de transmission par canaux entre des éléments (10, 20) selon la revendication 7) caractérisé en ce que ladite mémorisation de ladite ligne de données est déclenchée par un front de ladite ligne A/C, ledit front étant soit un front montant soit un front descendant. 9. Procédé de transmission par canaux entre des éléments (10, 20) selon la revendication 7 j caractérisé en ce que ladite ligne A/C utilise une signature de départ pour lancer ladite transmission, et des bits dudit signal d'adresse sont transmis après que ladite signature de départ soit transmise dans ladite ligne A/C. 10. Procédé de transmission par canaux entre des éléments (10, 20) selon la revendication 7; caractérisé en ce que lorsque des signaux identiques sont transmis dans deux cycles consécutifs, ladite ligne A/C duplique le signal transmis. 11. Structure de transmission par canaux entre des éléments (10, 20), caractérisée en ce qu'elle comprend: un détecteur de commutation de lignes de données (50) destiné à détecter et à déterminer une variation du signal dans les lignes de données, et à générer une commande de commutation (501) vers un circuit à verrouillage de données (52) tout en détectant une variation quelconque, un détecteur de front et de signature de départ (53), afin de détecter une signature de départ dans la ligne A/C en vue de générer une commande d'adresse (531) vers le détecteur de commutation de lignes de données (50) afin d'assurer un départ des données effectives dans les lignes de données, afin de détecter l'aspect des fronts dans la ligne A/C en vue de générer une commande requise de déclenchement de front (532) vers un circuit à verrouillage de données (55) par l'intermédiaire d'une mémoire tampon à retard (54), en vue de commander le circuit à verrouillage de données (55) pour mémoriser les signaux dans les lignes de données, et afin de générer une commande de départ (533) destinée à déterminer les données effectives dans la mémoire tampon de données (56), une mémoire tampon série (57) destinée à recueillir les données d'adresse effective provenant du circuit à verrouillage de données (52) et d'émettre alors les données d'adresse effective, et une mémoire tampon de données (56), commandée par la commande de départ (533) afin de déterminer les données effectives dans la mémoire tampon de données (56).