FR 2819063 A1 20020705 FR 0116855 A 20011226 2819063 B 01/5120 FR Procédé et circuit pour réduire la dissipation thermique dans un boîtier d'automate programmable industriel, et automate programmable industriel intégrant un tel circuit La présente invention concerne de manière générale les régu- lateurs de courant, et plus particulièrement les régulateurs de courant pour automates programmables industriels (API). Les API utilisent couramment des sorties de régulateur de courant analogiques à des fins de signalisation et/ou de commande. Dans un API typique, un étage de sortie d'un circuit linéaire dissipe de la puissance thermiquement et régule le courant en modulant une chute de tension provoquée par un dispositif chargé dans l'étage de sortie. Parfois, un but de conception va nécessiter un nombre précis de sorties de courant dans un seul boîtier d'API. Toutefois, le nombre de sorties de courant est parfois limité par le niveau de puissance dissipée thermiquement. Dans un circuit linéaire, la puissance dis- sipée est le produit du courant traversant le circuit et de la chute de tension aux bornes du circuit. Un procédé connu pour réduire la quantité de puissance dissipée dans un circuit linéaire consiste à remplacer le circuit linéaire par un circuit à modulation de largeur d'impulsion (PWM). Dans un circuit PWM, le courant est émis par impulsions à travers un interrupteur saturé et, par conséquent, la chute de tension aux bornes de l'interrupteur est maintenue à un niveau faible, ce qui se traduit par un produit plus faible du courant du circuit et de la chute de tension aux bornes du circuit. Cepen- dant, les procédés et appareils connus pour commander la sortie de courant avec un régulateur de courant à PWM ne permet à un courant de sortie d'être variable que sur une plage de huit à un, c'est-à-dire d'environ 150 mA à 1200 mA. En conséquence, il serait souhaitable de proposer un circuit de sortie de puissance PWM pour un API qui dissipe moins de puissance qu'un circuit linéaire et permet à un courant de sortie d'être variable sur une plage supérieure à huit à un. Un régulateur comprend un circuit d'attaque incluant un comparateur et un interrupteur qui est sous forme d'un transistor à effet de champ (transistor FET). Le circuit d'attaque est connecté à un circuit de sortie qui est connecté à un amplificateur à rétroaction. L'amplificateur à rétroaction est connecté à un circuit amplificateur d'erreur qui est connecté au circuit d'attaque. Un rapport cyclique d'interrupteur est défini comme étant le rapport du temps d'extinction du comparateur sur le temps d'allumage parce que la sortie du comparateur détermine le rapport du temps bloqué sur le temps passant du transistor FET. Le transistor FET a un délai de temps d'allu- mage inhérent qui peut être exploité de telle façon que, en réduisant le rapport cycli- que, l'impédance drain-source du transistor FET domine un trajet inductif d'un filtre de sortie et augmente le filtrage de sortie. En conséquence, l'augmentation dynami- que du filtrage de sortie réduit une ondulation de la sortie proportionnellement à l'amplitude de la sortie, ce qui permet de maintenir un rapport signal sur bruit relati- vement cohérent jusqu'à des niveaux de sortie proches de zéro. Par conséquent, la plage sur laquelle l'asservissement du régulateur de courant reste stable est augmen- tée par rapport aux circuit connus. Dans un mode de réalisation de l'invention, ledit circuit d'attaque est configuré pour utiliser un délai de déblocage du transistor FET pour fournir une plage de courant de fonctionnement supérieure à dix à un. Dans un autre mode de réalisation de l'invention, ledit circuit d'attaque est configuré pour utiliser un délai de déblocage du transistor FET pour fournir une plage de courant de fonctionnement supérieure à cent à un. La présente invention sera mieux comprise à la lecture de la description détaillée suivante, faite en référence aux dessins d'accompagnement, dans lesquels: la figure 1 est un schéma fonctionnel d'un API; la figure 2 est un schéma de niveau supérieur d'un régulateur de courant pour le module d'E/S montré en figure 1; et la figure 3 est un schéma détaillé du régulateur de courant montré en figure 2. La figure 1 est un schéma fonctionnel d'un API 10 incluant une unité cen- trale (UC) 12, une mémoire vive (RAM) 14, une mémoire morte (ROM) 16, une interface de bus 18, et un module d'Entrée/Sortie (E/S) 22. Dans une variante, l'interface de bus 18 est connectée à des modu- les E/S supplémentaires, par exemple un module E/S pour l'interfaçage avec un moteur, ou un module E/S pour recevoir divers signaux d'entrée provenant de dispositifs, c'est-à-dire un commutateur (non représenté). Les modules E/S supplémentaires peuvent être intégrés à i'API 10 ou bien ils peuvent être externes. Par ailleurs, le module E/S peut être externe à l'API 10. Un programme utilisateur est mémorisé dans la RAM 14. Le programme utilisateur commande le fonctionnement de l'UC 12 de telle manière que des sorties appropriées sont produites, basées, au moins en partie, sur les entrées provenant du module 20. Le module 20 comprend un circuit régulateur de courant (non représenté en figure 1) qui fournit une sortie de courant régulée. Comme expliqué plus loin, le circuit régulateur de courant fournit une large gamme de sortie de telle sorte qu'un seul régulateur de courant peut être utilisé avec une variété de dispositifs d'E/S qui ont des besoins en courant qui varient. La figure 2 est un schéma de niveau supérieur d'un régulateur de courant 40 pour le module 20 d'E/S (montré en figure 1). Le régula- teur de courant 40 comporte un circuit d'attaque 42 connecté à un cir- cuit de sortie 44 qui est connecté à un circuit amplificateur de rétroac- tion 46. Un convertisseur numérique-analogique (CNA) 48 et le circuit amplificateur de rétroaction 46 sont connectés à un circuit amplifica- teur d'erreur 50, qui est connecté au circuit d'attaque 42. Le convertis- seur CNA 48 est en outre connecté à l'interface de bus 18 (montrée en figure 1). comme expliqué plus en détail ci-dessous, le circuit amplifi- cateur de rétroaction 46 fournit un signal de rétroaction au circuit amplificateur d'erreur 50 d'une charge électrique branchée sur le cir- cuit de sortie 44. Le circuit amplificateur d'erreur 50 reçoit le signal de rétroaction et le compare à un signal de référence produit par le convertisseur CNA 48. En fonction de cette comparaison, un rapport cyclique du circuit d'attaque 42 est réglé pour fournir une large plage de courant au module E/S 20. La figure 3 est un schéma détaillé d'un mode de réalisation du régulateur de courant 40 (montré en figure 2) dans lequel les élé- ments provenant des dessins précédents sont identifiés avec les mêmes références numériques. Le circuit d'attaque 42 comprend un compara- teur 60 qui comprend une borne de sortie connectée à une première patte d'une résistance 62. Une deuxième patte de la résistance 62 est connectée à une base d'un transistor pnp 64. L'émetteur du transistor 64 est connecté à une première patte d'une résistance 66. Une deuxième patte de la résistance 66 est connectée à la base du transistor 64. Le collecteur du transistor 64 est connecté à un noeud 68 qui est relié à une première patte d'une résistance 70. Une deuxième patte de la résistance 70 est connectée à une source d'alimentation à quinze volts 72. Le collecteur du transistor 64 est également connecté à une grille d'un interrupteur 74 sous forme de transistor à effet de champ (FET) via le noeud 68. L'émetteur du transistor 64 est en outre connecté à une source d'alimentation à vingt-quatre volts nominaux 76 qui est filtrée avec un condensateur 78. La source d'alimentation 76 est connectée à une patte de source du transistor FET 74. Le circuit d'attaque 42 est connecté au circuit de sortie 44 via une patte de drain du transistor FET 74. Le circuit de sortie 44 com- prend une inductance 80 dont la première patte est connectée au drain du transistor FET 74 en un noeud 82 qui relie aussi une patte de cathode d'une diode de roue libre 84 et une première patte d'une résis- tance d'amortissement 86 au drain du transistor FET 74. Une patte d'anode de la diode de roue libre 84 est connectée à une deuxième patte de la résistance d'amortissement 86 au noeud 88, qui est relié à la masse. La diode 84 fournit un trajet de courant pour le circuit de sortie 44 lorsque le transistor FET 74 est bloqué. Le circuit de sortie 44 comprend en outre une première patte d'une résistance d'amortissement connectée à une deuxième patte de l'inductance 80. Une deuxième patte de la résistance 90 est connectée à un noeud 94 qui est connecté à une première patte d'un condensateur de filtrage 96, à une première patte d'une résistance de détection 98, et à une première borne d'entrée d'un amplificateur de rétroaction 100. L'inductance 80, la diode de roue libre 84, la résistance d'amortissement 86, la résistance 90 et le condensateur 96 sont électriquement connectés pour former un filtre de sortie 101. Une deuxième patte de la résistance de détection 98 est reliée à un noeud 102 qui est connecté à une deuxième borne d'entrée de l'amplificateur 100 et à une borne de charge 104, qui peut accepter une gamme de charges électriques. Une borne de sortie de l'amplificateur de rétroaction 100 est connectée au circuit amplificateur d'erreur 50 à travers une résistance 106. La borne de sortie est connectée à une première patte de la résis- tance 106. Une deuxième patte de la résistance 106 est connectée à une première borne d'entrée d'un amplificateur d'erreur 108. Une deuxième borne d'entrée de l'amplificateur d'erreur 108 est connectée à un noeud qui relie une première patte d'un condensateur 112 à une première patte d'une résistance 114. Une deuxième patte du condensateur 112 est reliée à la masse. Une deuxième patte de la résistance 114 est connectée au convertisseur CNA 48. Une borne de sortie de l'amplifi- cateur d'erreur 108 est connectée à un noeud 116 qui est connecté à une première patte d'un condensateur 118. Une deuxième patte du conden- sateur 118 est connectée à un noeud 120 entre la résistance 106 et la première borne d'entrée de l'amplificateur d'erreur 108. La configura- tion de la première borne d'entrée et la borne de sortie avec le conden- sateur 120 et la résistance 106 forment un circuit intégrateur 122. Le noeud 116 est en outre connecté à une première borne d'entrée du com- parateur 60. Une deuxième entrée du comparateur 60 est connectée à un circuit de minutage monolithique 124 qui génère et transmet à la deuxième entrée une onde triangulaire à fréquence fixe. Pendant le fonctionnement du régulateur de courant 40, un courant d'interrupteur à impulsions est fourni au noeud 82. L'induc- tance 80, la résistance d'amortissement 90, et le condensateur de fil- trage 96 sont électriquement connectés pour former un filtre passe-bas pour lisser le courant d'interrupteur à impulsions à la borne de charge 104. Pendant la mise sous charge de la borne 104, la résistance de détection 98 a une tension à ses bornes proportionnelle au courant tiré à la borne 104. La charge à la borne 104 peut varier de moins de gA à plus de 40 mA, ce qui est supérieur à un rapport de deux cents à un. La tension aux bornes de la résistance de détection 98 est une entrée pour l'amplificateur 100, qui est un amplificateur différen- tiel à gain unitaire et produit une tension de sortie égale à la diffé- rence de tension aux bornes de la résistance de détection 98. La ten- sion de sortie est un signal de rétroaction et est appliquée à l'amplifi- cateur d'erreur 108 en même temps qu'une tension de convertisseur numérique-analogique provenant du convertisseur CNA 48 qui est uti- lisée comme référence pour le signal de rétroaction. Puisque la tension CNA est utilisée comme signal de référence, la sortie de tension CNA détermine le niveau de sortie de courant du régulateur de courant 40. La résistance 114 et le condensateur 112 filtrent la tension CNA de telle sorte les changements par paliers de la tension CNA ne produi- sent pas de changements par paliers dans la sortie de l'amplificateur d'erreur 108. En outre, le circuit intégrateur 122 fournit un gain d'erreur de courant continu élevé. La sortie de l'amplificateur d'erreur 108 est utilisée comme signal de commande et est appliquée au comparateur 60 qui compare le signal de commande à l'onde triangulaire à fréquence fixe. Comme le signal de commande se déplace vers le haut et vers le bas dans la plage de l'onde triangulaire, le rapport cyclique de l'interrupteur FET 74 est modifié en conséquence. Le rapport cyclique d'interrupteur est défini comme étant le rapport du temps d'extinction du comparateur 60 sur le temps d'allumage parce que la sortie du comparateur 60 détermine le rapport du temps bloqué sur le temps passant pour le transistor FET 74. Comme expliqué ci-dessous, le transistor FET 74 a un délai inhé- rent de temps d'allumage qui peut être exploité de telle façon que, tan- dis que le rapport cyclique est réduit, l'impédance drain-source du transistor FET 74 domine un trajet inductif du filtre de sortie 101 et augmente le filtrage de sortie. En conséquence, l'augmentation dyna- mique du filtrage de sortie réduit une ondulation de la sortie propor- tionnellement à l'amplitude de la sortie, ce qui permet de maintenir un rapport signal sur bruit relativement cohérent jusqu'à des niveaux de sortie proches de zéro. Par conséquent, la plage sur laquelle le régula- teur de courant 40 reste stable est augmentée par rapport aux circuit connus. Le circuit d'attaque 42 interface la sortie du comparateur 60 et du transistor FET 74 de telle sorte que, à des rapports cycliques très faibles, le transistor FET 74 ne devient pas complètement passant. En ne laissant pas le transistor FET 74 devenir complètement passant, la circulation du courant dans le transistor FET 74 est davantage entra- vée, ce qui permet une plus grande plage de valeurs de courant de charge possibles que si on laissait le transistor FET 74 devenir complète- ment passant. Lorsque le transistor pnp 64 devient passant, la tension de la source du transistor FET 74 est appliquée à la grille du transistor FET 74 ce qui provoque le blocage de la grille du transistor FET 74. Etant donné qu'il y a une impédance faible dans le chemin entre la source du transistor FET 74 et la grille du transistor FET 74 via le transistor 64, la grille du transistor FET 74 se charge relativement rapidement, ce qui provoque le blocage rapide du transistor FET 74. Lorsque le transistor pnp 64 est bloqué, la source du transis- tor FET 74 est déconnectée de la grille du transistor FET 74 et la grille se décharge dans la source d'alimentation à quinze volts 72 à travers la résistance 70. La valeur typique de la capacité du transistor FET 74 est de trente picofarads, ce qui produit une constante de temps de 0,3 gs pendant le déblocage, et un blocage quasiment instantané. Avec un rapport cyclique de 1 %, la sortie du comparateur 60 commute pendant 0,2 gs, et étant donné que la constante de temps de déblocage est de 0,3 ps, le transistor FET 74 ne se débloque jamais complètement puisque la charge de grille n'est pas surmontée avant qu'il se bloque, et par conséquent, la circulation de courant dans le circuit de sortie 44 est entravée. En conséquence, le régulateur de courant 40 utilise la modulation de largeur d'impulsion et le délai de déblocage inhérent au transistor FET 74 pour faire se comporter le circuit d'attaque 42 comme un circuit d'attaque linéaire à des rapports cycliques très fai- bles, ce qui permet une plus grande plage de courant que les circuits connus. De plus, du fait que le courant est émis par impulsions à tra- vers l'interrupteur saturé et est régulé en modulant la durée pendant laquelle l'interrupteur est allumé à des rapports cycliques autres que des rapports très faibles, la chute de tension est faible aux bornes de l'interrupteur et la puissance dissipée thermiquement est inférieure à celle d'un étage de sortie linéaire. En conséquence, le régulateur de circuit 40 fournit à la fois une dissipation thermique réduite dans un seul boîtier d'API et une grande plage de courant de fonctionnement. La présente invention utilise les caractéristiques de commuta- tion non idéales d'un transistor FET pour fournir une grande plage de courant de fonctionnement à partir d'un régulateur de courant à modu- lation de largeur d'impulsion dans un seul boîtier d'API. En consé- quence, la borne de charge 104 peut être chargée avec un soutirage de courant allant de moins de 200 gA à plus de 40 mA, ce qui représente un rapport supérieur à deux-cents à un. En outre, comme expliqué plus haut, étant donné que la chute de tension aux bornes de l'interrupteur est maintenue à un niveau bas, la puissance dissipée thermiquement est inférieure à celle que l'on observe avec un étage de sortie linéaire. REVENDICATIONS 1. Procédé pour réduire la dissipation thermique dans un boiî- tier d'automate programmable industriel simple (10), ledit procédé étant caractérisé par le fait qu'il comprend les étapes consistant à: mettre en oeuvre un régulateur de courant à modulation de lar- geur d'impulsion (PWM) comportant un interrupteur qui est sous forme d'un transistor à effet de champ (FET) (74), et utiliser un délai de déblocage du transistor FET pour fournir une grande plage de courant de fonctionnement. 2. Procédé selon la revendication 1, caractérisé en ce que ladite étape de mise en oeuvre d'un régulateur de courant PWM com- prend en outre l'étape consistant à mettre en oeuvre un régulateur de courant PWM comportant une chaîne de rétroaction. 3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape consistant à maintenir un rapport signal sur bruit relativement cohérent jusqu'à un niveau de sortie proche de zéro. 4. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'utilisation d'un délai de deéblocage comprend en outre l'étape consistant à utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à dix à un. 5. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'utilisation d'un délai de déblocage comprend en outre l'étape consistant à utiliser un délai de deéblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à cent à un. 6. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'utilisation d'un délai de deéblocage comprend en outre l'étape consistant à utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à deux-cents à un. 7. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'utilisation d'un délai de déblocage comprend en outre l'étape consistant à réduire un rapport cyclique du PWM. 8. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre le fait d'utiliser le transistor FET (74) pour domi- ner un trajet inductif d'un filtre de sortie (101). 9. Procédé selon la revendication 8, caractérisé en ce que ladite étape d'utilisation du transistor FET (74) comprend en outre l'étape consistant à altérer l'impédance entre la source du transistor FET et le drain du transistor FET de telle sorte que l'impédance entre la source et le drain domine le trajet inductif du filtre de sortie (101). 10. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'utilisation d'un délai de déblocage comprend en outre les étapes consistant à: comparer un signal de référence à onde triangulaire avec un signal de commande; et réduire un rapport cyclique en réponse à ladite comparaison. 1. Circuit pour réduire la dissipation thermique dans un boî- tier d'API simple (10), ledit circuit étant caractérisé par le fait qu'il comprend: un circuit d'attaque (42) comprenant un transistor à effet de champ (FET) (74) comportant un drain et une grille; un circuit de sortie (44) comportant une borne de charge (104), ledit circuit de sortie étant connecté audit drain; un amplificateur de rétroaction (100) connecté audit circuit de sortie; et un circuit amplificateur d'erreur (50) connecté audit amplifi- cateur de rétroaction et à ladite grille. 12. Circuit selon la revendication 11, caractérisé en ce que ledit circuit d'attaque (42) comprend en outre un comparateur (60) comprenant une première entrée, une deuxième entrée, et une sortie, ladite sortie étant connectée à ladite grille dudit transistor FET (74), ledit comparateur étant configuré pour régler un rapport cyclique dudit transistor FET en réponse à un signal de commande appliqué à ladite première entrée et à une onde triangulaire appliquée à ladite deuxième entrée. 13. Circuit selon la revendication 11, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour maintenir un rapport signal sur bruit relativement cohérent jusqu'à un niveau de sortie pro- che de zéro au niveau de ladite borne de charge (104). 14. Circuit selon la revendication 11, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à dix à un. 15. Circuit selon la revendication 11, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à cent à un. 16. Circuit selon la revendication 11, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à deux-cents à un. 17. Circuit selon la revendication 11, caractérisé en ce qu'il comprend en outre un circuit de minutage configuré pour fournir une onde triangulaire audit circuit d'attaque (42). 18. Circuit selon la revendication 17, caractérisé en ce que ledit circuit de minutage comprend un circuit de minutage monolithi- que (124). 19. Circuit selon la revendication 11, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour: comparer un signal de référence en onde triangulaire avec un signal de commande; et régler un rapport cyclique en réponse à ladite comparaison. 20. Automate programmable industriel (API) (10) caractérisé en ce qu'il comprend: une unité centrale (UC) (12); une interface de bus (18) couplée de façon fonctionnelle à ladite UC; au moins un module de mémoire (14) couplé de façon fonc- tionnelle à ladite interface de bus; et au moins un module d'Entrée/Sortie (E/S) (20) couplé de façon fonctionnelle à ladite interface de bus; et un régulateur de courant (40) couplé de façon fonctionnelle audit module E/S, ledit régulateur de courant comprenant un circuit d'attaque (42) comprenant un transistor à effet de champ (FET) (74) comportant un drain et une grille; un circuit de sortie (44) comportant une borne de charge (104), ledit circuit de sortie étant connecté audit drain; un amplificateur de rétroaction (100) connecté audit circuit de sortie; et un circuit amplificateur d'erreur (50) connecté audit amplifi- cateur de rétroaction et à ladite grille. 21. API (10) selon la revendication 20, caractérisé en ce que ledit circuit d'attaque (42) comprend en outre un comparateur (6) com- prenant une première entrée, une deuxième entrée, et une sortie, ladite sortie étant connectée à ladite grille dudit transistor FET (74), ledit comparateur étant configuré pour réduire un rapport cyclique dudit transistor FET en réponse à un signal de commande appliqué à ladite première entrée et à une onde triangulaire appliquée à ladite deuxième entrée. 22. API (10) selon la revendication 20, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour maintenir un rapport signal sur bruit relativement cohérent jusqu'à un niveau de sortie pro- che de zéro au niveau de ladite borne de charge (104). 23. API (10) selon la revendication 20, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à dix à un. 24. API (10) selon la revendication 20, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à cent à un. 25. API (10) selon la revendication 20, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour utiliser un délai de déblocage du transistor FET (74) pour fournir une plage de courant de fonctionnement supérieure à deux-cents à un. 26. API (10) selon la revendication 20, caractérisé en ce que ledit régulateur de courant (40) comprend en outre un circuit de minu- tage configuré pour fournir une onde triangulaire audit circuit d'atta- que (42). 27. API (10) selon la revendication 26, caractérisé en ce que ledit circuit de minutage comprend un circuit de minutage monolithi- que (124). 28. API (10) selon la revendication 20, caractérisé en ce que ledit circuit d'attaque (42) est configuré pour: comparer un signal de référence en onde triangulaire avec un signal de commande; et régler un rapport cyclique en réponse à ladite comparaison.