FR 2811829 A1 20020118 FR 0109355 A 20010713 La présente invention concerne la production de signaux d'horloge et plus particulièrement l'agencement de circuits de transfert, avec déphasage, de signaux d'horloge, qui peuvent être aisément accordés pour régler le temps mort entre des signaux d'horloge sans chevauchement. Un grand nombre, si ce n'est la majorité des circuits intégrés, qui sont actuellement fabriqués, comprennent un certain nombre de portes logiques commandées de façon cadencée. Une porte logique commandée de façon cadencée est une porte qui assume sa fonction après l'application (ou la suppression) d'un signal d'horloge. Par exemple certaines portes logiques (par exemple certaines portes logiques statiques) reçoivent un signal d'autorisation commandé de façon cadencée et ne peuvent pas exécuter les fonctions, pour lesquelles elles sont prévues, avant que le signal d'autorisation soit appliqué. Une telle porte logique 100 à activation autorisée par un signal d'horloge est illustrée sur la Figure 1 annexée à la présente demande. Une précharge et une autorisation de fonctionnement d'autres portes logiques (par exemple certaines portes logiques dynamiques) sont exécutées alternativement par un signal d'horloge et ces portes ne peuvent assumer les fonctions pour lesquelles elles sont prévues que pendant la phase d'autorisation du signal d'horloge. Une porte logique préchargée 200 est illustrée sur la Figure 2, annexée à la présente demande, et comprend une unité de précharge 202, un bloc logique 204 servant à évaluer une fonction logique désirée et un tampon inverseur 206. Les portes logiques commandées de façon cadencée 100, 200 sont fréquemment interdépendantes les unes des autres. Par exemple la Figure 3, annexée à la présente demande, représente un pipeline logique 300, dans lequel des données sont alternativement transmises de façon cadencée dans des étages 304, 308, 312 du pipeline 300. La Figure 4, annexée à la présente demande, représente deux corps de circuit logique 402, 404, qui produisent des données qui sont ensuite combinées dans un étage logique aval 406 (par exemple les deux corps de circuits logiques 402, 404 pourraient produire respectivement deux nombres à additionner, qui sont envoyés à un additionneur 406. Dans chacun des scénarios présentés sur les Figures 3 & 4, I'inter- dépendance des portes logiques commandées de façon cadencée requiert une progression ordonnée et en temps opportun de données. En l'absence d'une progression ordonnée et en temps opportun de données dans le pipeline logique 300, qui est représenté sur la Figure 3, ou dans la jonction logique 400 qui est représentée sur la Figure 4, le transfert de données dans les portes logiques 100,200commandées de façon cadencée est susceptible d'être altéré. De façon typique, la progression ordonnée en temps opportun de don- nées à travers les portes logiques 100, 200, commandées de façon cadencée est réglée par un couple de signaux d'horloge déphasés. Par exemple le premier des signaux d'horloge pourrait amener les données à se propager dans des étages logiques impairs 304, 312 d'un pipeline 300 à des multiples d'une durée T, et le second des signaux logiques pourrait amener les données à se propager dans des étages logiques pairs 308 du pipeline 300 à des multiples d'une durée T+X, X n'étant pas un multiple de T. Théoriquement des portes logiques commandées de façon cadencée , 200 peuvent pouvoir être commandées de façon cadencée avec deux signaux d'horloge qui sont déphasés de façon précise de 180 (par exemple des signaux d'horloge CK1 et CK2 sur la Figure 5). Cependant les conditions du monde réel comme par exemple la valeur résistive des fils, la durée de commutation, la capacité, le biais des signaux d'horloge et l'altération des flancs des signaux d'horloge empêchent fréquemment une commande cadencée alternée de blocs logiques séquentiels commandés de façon cadencée 402, 406 (ou d'états logiques 304, 308, 310) avec des signaux d'horloge déphasés de 1 80 . Avec un tel système de commande cadencée, il se pose un problème consistant en ce que dans de nombreux cas, une "course" est possible dès que des impulsions de deux signaux d'horloge commencent à se chevaucher. Une course est une condition dans laquelle des données tendent à se propager à travers plus d'un bloc logique séquentiel 402, 406 commandé de façon cadencée, pendant une seule période d'horloge. Fréquemment une course se produit en tant que résultat de la propagation de données à travers deux ou un plus grand nombre d'éléments de mémoire séquentiels 302, 306, 310 pendant une seule période d'horloge. Les courses peuvent prendre une variété de formes en fonction de la configuration des blocs logiques commandés de façon cadencée 100, 102, qui sont impliqués. Par exemple on va se référer au pipeline logique 300 repré- senté sur la Figure 3. Si le signal d'horloge CK2N n'est pas annulé avant l'activation du signal d'horloge CK1 N, des données traitées dans l'étage logique LOGIC STAGE 1 peuvent circuler dans le circuit de verrouillage LATCH1 et corrompent des données nécessaires, qui doivent être encore délivrées par l'étage logique LOGIC STAGE_2. En référence à la Figure 4, une course peut se produire par exemple si de nouvelles données traversent le bloc logique LOGIC BLOCK_2 et sont enregistrées en surinscription sur la valeur de données DATA_2 avant que la valeur précédente et requise de données DATA_2 soit consommée par le bloc logique LOGIC BLOCK_3. À partir des exemples indiqués précédemment, on peut voir que, lorsque des données amont gagnent une course et rattrapent des données aval, il est très probable que les données aval seront altérées. C'est pourquoi empêcher cette course est critique pour obtenir un fonctionnement efficace des portes logiques 100, 200 commandées de façon cadencée. Un moyen d'empêcher des courses consiste à commander de façon cadencée alternativement des blocs logiques séquentiels 402, 406 commandés de façon cadencée avec une paire de signaux d'horloge sans chevauchement. Une telle paire de signaux d'horloge sans chevauchement est représentée sur la Figure 5 sous la forme des signaux d'horloge CK1N et CK2N. On notera qu'entre les impulsions des différents signaux d'horloge il existe un "temps mort", pendant lequel aucun des signaux d'horloge n'est activé. Un premier temps mort 502 est situé entre le flanc descendant 520 du signal d'horloge CKIN et le flanc montant 516 du signal d'horloge CK2N, et un second temps mort 500 est situé entre le flanc descendant 522 du signal d'horloge CK2N et le flanc montant 512 du signal d'horloge CKIN. lÉtant donné que les temps morts 500, 502 sont des durées, pendant lesquelles un faible travail utile est exécuté ou aucun travail n'est exécuté, il est important de régler les temps morts entre les signaux d'horloge sans chevauchement de manière qu'ils soient juste suffisamment longs pour empêcher l'apparition de courses, mais sans être plus longs. Un moyen pour produire des signaux déphasés tels que CK1, CK2, CK1N et CK2N (Figure 5) consiste à utiliser un système 600 de dispositifs 602, 604, 606, 608 de transfert, avec déphasage, de signaux d'horloge (Figure 6). Un dispositif 602, 604, 606, 608 de transfert, avec déphasage, d'un signal d'horloge est simplement un circuit qui reçoit le premier signal d'horloge et délivre un second signal d'horloge, lequel second signal d'horloge est déphasé par rapport au premier signal d'horloge, d'une ou de plusieurs manières. Par exemple les impulsions du second signal d'horloge peuvent comporter des flancs montants et/ou descendants qui sont déphasés avec les flancs montants et descendants du premier signal d'horloge, ou bien les impulsions du second signal d'horloge peuvent avoir une durée inférieure ou supérieure à celle du premier signal d'horloge. Un certain nombre d'exemples de circuits de transfert, avec déphasage, de signaux d'horloge sont décrits dans le brevet U.S. N 5 124 572 au nom de Mason et al. ayant pour titre "VLSI Clocking System Using Both Over- lapping and Non-overlapping Clocks", dans le brevet U.S. N 5 306 962 au nom de Lamb ayant pour titre "Qualified Non-Overlapping Clock Generator to Provide Control Lines with Non-Overlapping Clock Timing", dans le brevet U.S. N 5 726 596 au nom de Perez et intitulé "High-Performance, Low- Skew Clocking Scheme for Single-Phase, High-Frequency Global VLSI Pro- cessor Clocks" et dans le brevet U.S. N 5 760 610 au nom de Naffziger intitulé "Qualified Universal Clock Buffer Circuit for Generating High Gain, Low Skew Local Clock Signals", brevets auxquels on peut se référer pour de plus amples informations. Les brevets de Mason et al. et de Lamb décrivent un procédé de com- mande cadencée de circuits VLSI (c'est-à-dire à haute intensité d'intégration), qui utilise de façon sélective les flancs de deux impulsions en chevauchement et de deux signaux d'horloge sans chevauchement pour éliminer des conditions de course. Les signaux d'horloge en chevauchement sont utilisés chaque fois que cela est possible pour fournir des avantages supérieurs de cadencement, tandis que les signaux d'horloge sans chevauchement sont utilisés pour éliminer des conditions de course, lorsque les données se propagent dans un pipeline formé de registres transparents. Les brevets de Perez et Naffziger décrivent différents perfectionnements apportés aux procédés de commande cadencée décrits dans Mason et al. et Lamb. Bien que l'ensemble des circuits de transfert, avec déphasage, de signaux d'horloge, qui sont décrits dans les brevets indiqués précédemment produisent une paire de signaux d'horloge sans chevauchement, il n'est pas particulière- ment facile de régler les temps morts entre ces signaux d'horloge, quels qu'ils soient. Cette opération requiert de redimensionner les transistors des dispositifs de commande de transfert, avec déphasage, de signaux d'horloge pour réaliser une addition d'un temps mort ou une soustraction à partir d'un temps mort. Cependant une fois que l'on a redimensionné les transistors appropriés pour régler un temps mort, il peut être nécessaire de redimensionner d'autres transistors pour équilibrer des charges, etc. Il peut être nécessaire de redimen- sionner d'autres transistors s'il est souhaitable par exemple que les flancs descendants des signaux d'horloge CK1 et CK1N descendent de concert ou s'il est souhaitable que les flancs descendants des signaux CK2 et CK2N descendent de concert. Un circuit de transfert, avec déphasage, de signaux d'horloge, qui peut être aisément agencé dans le but de régler le temps mort entre les signaux d'horloge sans chevauchement est par conséquent nécessaire. Selon un premier mode de réalisation, l'invention concerne un circuit de transfert, avec déphasage, de signaux d'horloge, caractérisé en ce qu'il comprend: a) des première et seconde entrées de signaux d'horloge; b) une sortie de signaux d'horloge; c) un circuit de production de flancs descendants de signaux d'horloge branché entre la première entrée de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs descendants de signaux d'horloge comprenant un trajet de transfert direct et un trajet de réaction; et d) un circuit de production de flancs montants de signaux d'horloge branché entre la seconde entrée de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs montants de signaux d'horloge comprenant un trajet de transfert direct et un trajet de réaction, et que le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge comprend un nombre pair d'inverseurs, de plus que ce que comporte le trajet de transfert direct de l'autre circuit de production de flancs de signaux d'horloge. Selon une autre caractéristique de l'invention il est prévu que a) le trajet de réaction du circuit de production de flancs descendants de signaux d'horloge est couplé à une première entrée d'une porte logique, laquelle porte logique constitue une partie du trajet de transmission directe du circuit de production de flancs descendants de signaux d'horloge; et b) le nombre pair d'inverseurs en supplément sont branchés entre la première entrée de signaux d'horloge et la porte logique. Selon une autre caractéristique de l'invention, il est prévu que a) le trajet de réaction du circuit de production de flancs montants de signaux d'horloge est couplé à une première entrée d'une porte logique, laquelle porte logique constitue une partie du trajet de transmission di- recte du circuit de production de flancs montants de signaux d'horloge; et b) le nombre pair d'inverseurs en supplément sont branchés entre la première entrée de signaux d'horloge et la porte logique. Selon une autre modalité de l'invention il est prévu un procédé pour modifier le taux d'impuisions d'un signal d'horloge, caractérisé en ce qu'il consiste à: a) prévoir un circuit de transfert, avec déphasage, de signaux d'horloge comprenant des première et seconde entrées de signaux d'horloge; une sortie de signaux d'horloge; un circuit de production de flancs descendants de signaux d'horloge branché entre la première entrée de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs descendants de signaux d'horloge comprenant un trajet de transfert direct et un trajet de réaction; et un circuit de production de flancs montants de signaux d'horloge branché entre la seconde entrée de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs montants de signaux d'horloge comprenant un trajet de transfert direct et un trajet de réaction, le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge comprenant un nombre pair d'inverseurs de plus que ce que comporte le trajet de transfert direct de l'autre circuit de production de flancs de signaux d'horloge; b) dimensionner un ou plusieurs inverseurs dans la chaîne d'inverseurs de manière à réaliser une modification du taux d'impulsions d'un signal d'horloge produit sur ladite sortie de signaux d'horloge. Selon une autre modalité de l'invention, il est prévu un circuit pour produire des signaux d'horloge sans chevauchement, avec un temps mort désiré, caractérisé en ce qu'il comprend: a) un premier circuit de transfert, avec déphasage, de signaux d'horloge, comprenant: i) une ou plusieurs entrées pour recevoir un signal d'horloge; et ii) une sortie pour produire un premier signal d'horloge transféré et déphasé; et b) un second circuit de transfert, avec déphasage, de signaux d'horloge, comprenant: i) de' première et seconde entrées pour recevoir ledit signal d'horloge; ii) une sortie pour produire un second signal d'horloge transféré et déphasé; iii) un circuit de production de flancs descendants de signaux d'horloge branché entre la première entrée de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs descendants de signaux d'horloge comprenant un trajet de transfert direct et un trajet de réaction; et iv) un circuit de production de flancs montants de signaux d'horloge branché entre la seconde entrée de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs montants de signaux d'horloge comprenant un trajet de transfert direct et un trajet de réaction; le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge comprenant une chaîne d'inverseurs, laquelle chaîne d'inverseurs est constituée par un nombre pair d'inverseurs et est couplée à l'une des entrées de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge, des ajustements dans un ou plusieurs des inverseurs de la chaîne d'inverseurs modifiant un temps mort entre les premier et second signaux d'horloge transférés avec déphasage. Selon une autre modalité de l'invention, la chaîne d'inverseur est située dans le trajet de transfert direct du circuit de production de flancs montants de signaux d'horloge du circuit de transfert, avec déphasage, de signaux d'horloge. Selon une autre modalité de l'invention, le trajet de transfert direct du circuit de production de flancs descendants de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge comprend un inverseur de réglage des flancs descendants, lequel inverseur de réglage des flancs descendants pouvant être ajusté pour modifier la cadence des flancs descendants du second signal d'horloge transféré avec déphasage. Selon une autre modalité de l'invention, le trajet de transfert direct du circuit de production de flancs montants de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge comprend un inverseur d'adaptation de charges, lequel inverseur d'adaptation de charges peut être ajusté de manière à adapter des charges entre les circuits de production des flancs descendants et montants de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge. Selon une autre modalité de l'invention, la chaîne d'inverseurs est située dans le trajet de transfert direct du circuit de production de flancs descendants de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge. Selon une autre modalité de l'invention, des trajets de transfert direct de chacun des circuits de production de flancs de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge comprennent une chaîne d'inversion, lesquelles chaînes d'inversion comprennent chacune un nombre pair d'inverseurs et étant couplées chacune à l'une différente des entrées d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge, ce qui a pour effet qu'un ajustement de l'un quelconque des inverseurs dans les chaînes d'inverseurs modifie un temps mort entre les premier et second signaux d'horloge transférés avec déphasage. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexés, sur lesquels: - la Figure 1, dont il a déjà été fait mention, représente une porte logique commandée de façon cadencée, qui est activée par un signal d'auto- risation commandé de façon cadencée; - la Figure 2, dont il a déjà été fait mention, représente une porte logique commandée de façon cadencée, dont le préchargement et l'autorisation de fonctionner sont alternativement commandés par un signal d'horloge; - la Figure 3, dont il a déjà été fait mention, représente un pipeline d'éta- ges logiques commandés de façon cadencée; - la Figure 4, dont il a déjà été fait mention, représente deux blocs logi- ques alimentant une jonction logique; - la Figure 5, dont il a déjà été fait mention, représente un signal d'horloge CK du système, une paire de signaux d'horloge en chevauchement CK1 et CK2 et une paire de signaux d'horloge sans chevauchement CK1N et CK2N; - la Figure 6, dont il a déjà été fait mention, illustre un système de dispo- sitif de transfert, avec déphasage, de signaux d'horloge servant à produire les signaux d'horloge CK1, CK2, CKIN et CK2N représentés sur la Figure 5; - la Figure 7 représente une forme de réalisation préférée d'un circuit de transfert, avec déphasage, de signaux d'horloge CK1 N de la Figure 6; - la Figure 8 illustre de quelle manière le circuit de transfert, avec dépha- sage, de signaux d'horloge de la Figure 7 peut fournir un temps mort accru entre les signaux d'horloge CK1N et CK2N de la Figure 5; - la Figure 9 représente une forme de réalisation préférée du circuit de commande de transfert, avec déphasage, de signaux d'horloge CK2N de la Figure 6; et la Figure 10 illustre de quelle manière l'accord du circuit de transfert, avec déphasage, de signaux d'horloge de la Figure 9 peut également fournir un temps mort accru entre les signaux d'horloge CK1IN et CK2N de la Figure 5. Conformément à l'invention, une forme de réalisation d'un circuit 700 de transfert, avec déphasage, de signaux d'horloge, qui peut être aisément accordé pour ajuster le temps mort entre des signaux d'horloge sans chevauchement (par exemple CK1 N et CK2N) est illustrée sur la Figure 7. Le i15 circuit 700 de transfert, avec déphasage, de signaux d'horloge comprend des première et seconde entrées 701, 703 de signaux d'horloge, une sortie de signaux d'horloge, un circuit 702, 704, 706, 708/710 de production de flancs descendants de signaux d'horloge et un circuit 712, 718, 720, 722, 708/710, 724 de production de flancs descendants de signaux d'horloge. Le circuit de production de flancs descendants de signaux d'horloge est branché entre la première entrée de signaux d'horloge 701 et la sortie de signaux d'horloge et comprend un trajet de transfert direct 702, 704, 706, 708/710 et un trajet de réaction 711. Le circuit de production de flancs montants de signaux d'horloge est branché entre la seconde entrée 703 de signaux d'horloge et la sortie de signaux d'horloge. Comme le circuit de production de flancs descendants de signaux d'horloge, le circuit de production de flancs montants de signaux d'horloge peut également comporter un trajet de transfert direct 712, 718, 720, 722, 708/710 et un trajet de réaction 724. Le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge comprend un nombre pair d'inverseurs de plus que le trajet de transfert direct de l'autre circuit de production de flancs de signaux d'horloge. Sur la Figure 7, le circuit de production de flancs montants de signaux d'horloge est représenté comme comprenant le "nombre pair d'inverseurs en supplément" 712. Il en résulte que le nombre pair d'inverseurs en supplément 712 représentés sur la Figure 7 fournit un ajustement aisé du flanc montant 712 du signal d'horloge CK1N. Cependant, le nombre pair d'inverseurs en suppléments pourrait précisément avoir été placé dans le circuit de production de flancs montants de signaux d'horloge. On notera que des modifications apportées aux inverseurs 71 4 et 716 conduisent à des modifications du taux d'impuisions du signal d'horloge CK1N. De même conformément à l'invention, une forme de réalisation du circuit 600 servant à produire des signaux d'horloge sans chevauchement avec un temps de réaction désiré 500 est représenté sur la Figure 6. Le circuit 600 comprend des premier et second circuits 700, 900 de transfert, avec dépha- sage, de signaux d'horloge. Le premier circuit 900 de transfert, avec dépha- sage, de signaux d'horloge comprend une ou plusieurs entrées 901, 903 pour recevoir un signal d'horloge et une sortie pour produire un premier signal d'horloge transféré avec déphasage (c'est-à-dire le signal d'horloge CK2N sur la Figure 9). Le second circuit 700 de transfert, avec déphasage, de signaux d'horloge comprend également des première et seconde entrées 701, 703 pour recevoir ledit signal d'horloge, et une sortie pour produire un second signal d'horloge transféré avec déphasage. Cependant le second circuit 700 de transfert, avec déphasage, de signaux d'horloge comprend un circuit 702, 704, 706, 708/710 de production de flancs descendants de signaux d'hor- loge et un circuit 712, 718, 720, 722, 708/710, 724 de production de flancs montants de signaux d'horloge. Le circuit de production de flancs descendants de signaux d'horloge est branché entre la première entrée 701 de signaux d'horloge et la sortie de signaux d'horloge et comprend un trajet de transfert direct 702, 704, 706, 708/710 et un trajet de réaction 711. Le circuit de production de flancs montants de signaux d'horloge est couplé entre la seconde entrée 703 de signaux d'horloge et la sortie de signaux d'horloge et comprend un trajet de transfert direct 712, 718, 720, 722, 708/710 et un trajet de réaction 724. Le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge comprend une chaîne d'inverseurs 712, laquelle chaîne d'inverseurs 712 est constituée par un nombre pair d'inverseurs 714, 716 et est couplée à une l'une des entrées 703 des signaux d'horloge, ce qui a pour effet que des ajustements dans un ou plusieurs des inverseurs 714, 716 dans la chaîne d'inverseurs 712 modifient un temps mort 500 entre les premier et second signaux d'horloge transférés avec déphasage (c'est-à- dire CK1N et CK2N). Sur la Figure 7, la chaîne d'inverseurs 712 est représentée comme faisant partie du circuit de production de flancs montants de signaux d'horloge. Cependant la chaîne d'inverseurs 712 pourrait former simplement une partie du circuit de production de flancs descendants de signaux d'horloge. Dans ce dernier cas, des ajustements dans la chaîne d'inver- seurs 712 conduiraient à des ajustements dans le cadencement des flancs descendants 720 du signal d'horloge CK1 N, ce qui conduirait à un ajustement du temps mort 502. Sinon, on pourrait prévoir une chaîne d'inverseurs dans chaque circuit de production de flancs d'impulsions. Le circuit 700 de transfert, avec déphasage, de signaux d'horloge et le système de dispositifs 600 de transfert, avec déphasage, de signaux d'horloge, qui sont décrits ci-dessus de façon résumée, permettent des ajustements aisés du taux d'impulsions d'un signal d'horloge transféré avec déphasage (CK1N) et par conséquent fournir des ajustements aisés d'un temps mort 500, qui est situé entre les flancs descendants 522 d'un signal d'horloge (par exemple CK2N) et du flanc montant 512 de l'autre signal d'horloge (par exemple CK1N). On notera qu'on peut réaliser un ajustement du taux d'impulsions d'un signal d'horloge commandé de façon cadencée au moyen d'un nouveau dimensionnement d'un ou plusieurs des inverseurs 714, 716, qui forment la chaîne d'inverseurs 712. Lorsqu'un ajustement est effectué, aucun autre composant du dispositif 700 de transfert, avec déphasage, de signaux d'hor- loge n'a besoin d'être ajusté. C'est-à-dire qu'un ensemble de flancs 512 de signaux d'horloge peut être ajusté sans que ceci n'affecte le cadencement de l'autre ensemble de flancs 520 ou bien sans que ceci n'affecte le cadencement, le chargement et d'autres paramètres préétablis du circuit. L'invention est particulièrement avantageuse lorsque l'on veut réduire le nombre de blocs d'un agencement de circuits existants. Si l'agencement de circuits existants comprend un dispositif 700 de transfert, avec un déphasage, de signaux d'horloge tel que celui représenté sur la Figure 7, un ingénieur, qui désire accroître la puissance du dispositif 700 de transfert, avec déphasage de signaux d'horloge a besoin de comprendre que peu de choses concernant le cadencement du dispositif 700 de transfert, avec déphasage, de signaux d'horloge, d'une manière générale. Il doit savoir qu'un nouveau dimensionne- ment d'un ou de plusieurs inverseurs 714, 716 dans une chaîne d'inverseurs identifiée 712 produit des modifications dans le cadencement de l'un des flancs 512 de signaux d'horloge, produits par le dispositif 700 de commande de transfert avec déphasage. On notera qu'un autre aspect de l'invention est la possibilité de régler le cadencement d'autres flancs de signaux d'horloge (par exemple les flancs descendants 520 du signal d'horloge produit par le circuit 700 detransfert, avec déphasage, de signaux d'horloge de la Figure 7). Un couple additionnel d'inverseurs 726 est prévu à cet effet sur la Figure 7. On notera que l'inver- seur 702 est habituellement utilisé pour régler le cadencement des flancs descendants 520 du signal d'horloge CKIN et que l'inverseur 718 est simplement redimensionné d'une manière similaire à l'inverseur 702 pour empêcher des désadaptations de charges dans le cas de circuits de production de flancs descendants et montants de signaux d'horloge. En utilisant l'inverseur 702 pour l'adaptation de charges (et pas les inverseurs 712), un degré d'indé- pendance peut être maintenu entre l'inverseur 702 qui est utilisé pour ajuster des flancs descendants d'un signal d'horloge, et les inverseurs 712 qui sont utilisés pour ajuster les flancs montants d'un système d'horloge. Des ajuste- ments effectués sur un flanc de signal d'horloge ont par conséquent un faible impact ou n'ont pas d'impact sur des ajustements effectués sur l'autre flanc du signal d'horloge, ce qui maintient un caractère "facile à ajuster" du dispositif de transfert, avec déphasage, de signaux d'horloge. La Figure 7 illustre une première forme de réalisation préférée d'un circuit 700 de transfert, avec déphasage, de signaux d'horloge, qui peut être aisément réglé pour ajuster le temps mort entre les signaux d'horloge sans chevauchement. Le circuit 700 comprend d'une manière générale un circuit 702, 704, 706, 708/710 de production de flancs descendants de signaux d'horloge et un circuit 714, 716, 718, 720, 722, 708/710, 724 de production de flancs montants de signaux d'horloge. Comme son nom l'indi- que, le circuit de production de flancs descendants de signaux d'horloge détermine l'instant d'apparition de flancs descendants de signaux d'horloge, qui sont reproduits sur la sortie de signaux d'horloge du dispositif de transfert avec déphasage. De façon analogue le circuit de production de flancs montants de signaux d'horloge détermine l'instant d'apparition des flancs montants de signaux d'horloge, qui sont produits sur la sortie de signaux d'horloge du dispositif de transfert avec déphasage. Les circuits de production de flancs descendants et montants de signaux d'horloge comprennent chacun un trajet de transfert direct et un trajet de réaction. Le trajet de transfert direct du circuit de production de flancs descendants de signaux d'horloge comprend quatre composants: un inverseur 702, une porte NON-ET 704, un transistor élévateur 706 et un circuit de verrouillage 708/710. Le trajet de réaction du circuit de production de flancs descendants de signaux d'horloge comprend une simple connexion par fil 711 entre la sortie du circuit de verrouillage 708/710 et la porte NON-ET 704. Le trajet de transfert direct du circuit de production de flancs montants de signaux d'horloge comprend cinq composants: une chaîne d'inverseurs 612, un inverseur additionnel 718, une porte NON-OU 720, un transistor abaisseur 722 et un circuit de verrouillage 708/710. Le trajet de réaction du circuit de production de flancs montants de signaux d'horloge comprend une connexion entre l'entrée du circuit de verrouillage 708/710 et la porte NON- OU 720, par l'intermédiaire de la porte NON-ET 724. Le fonctionnement du circuit de production de flancs descendants de signaux d'horloge est le suivant. A titre d'illustration, on suppose 1) que le signal d'horloge CK commence au niveau bas, 2) que le signal d'horloge de sortie CK1IN a déjà effectué cette transition pour passer au niveau bas stationnaire (c'est-à-dire le "0" logique) en réponse au passage du signal CK au niveau bas, et 3) que le signal d'entrée de réaction envoyé à la porte NON-ET 704 est au niveau bas. Lorsque le signal d'horloge CK passe au niveau haut, le signal de sortie de l'inverseur 702 passe au niveau bas au bout d'un retard qui est déterminé par la taille des transistors constituant les inverseurs. Lorsque les deux signaux d'entrée appliqués à la porte NON-ET 704 sont au niveau bas, le signal de sortie de la porte NON-ET 704 reste au niveau haut, ce qui ne permet pas de commander la grille du transistor élévateur 706. Par consé- quent le circuit de production de flancs descendants de signaux d'horloge n'a aucun effet sur le signal de sortie d'horloge CK1N lorsque le signal d'horloge CK passe du niveau bas au niveau haut. On va maintenant considérer le cas o le signal d'horloge CK passe du niveau haut au niveau bas. Avant le passage du signal CK au niveau bas, le circuit de production de flancs montants de signaux d'horloge a fait passer la sortie CK1 de signaux d'horloge au niveau haut. Il en résulte que le signal d'entrée de réaction appliqué à la porte NON-ET 704 passe au niveau haut avant que le signal CK passe au niveau bas. Lorsque le signal d'horloge CK passe finalement au niveau bas, le signal de sortie de l'inverseur 702 passe au niveau après un retard qui est à nouveau déterminé par la taille des transistors constituant des inverseurs. Lorsque deux signaux d'entrée appliqués à la porte d'entrée NON-ET 704 sont au niveau haut, le signal de sortie de la porte NON-ET 704 passe au niveau bas. À son tour ceci place à l'état conducteur le transistor PFET (transistor à effet de champ de type p) 706, en plaçant le i 5 noeud de traction 707 à un potentiel élevé. L'inverseur 708 du circuit de verrouillage 708/710 fait alors passer le signal de sortie CK 1N au niveau bas, ce qui a pour effet qu'un flanc descendant de signal d'horloge est produit au niveau de la sortie CK1N. Lorsque le signal de sortie CK1N passe au niveau bas, une boucle de réaction 71 1 fournit un signal à niveau bas à l'entrée de réaction de la porte NON-ET 704, ce qui a pour effet d'arrêter l'état de conduction du transistor PFET 706. Le dispositif 700 de transfert avec déphasage est de ce fait réglé de manière à répondre à la transition suivante du signal d'horloge CK, et un combat de commande entre les circuits de production de flancs descendants et montants de signaux d'horloge peut être évité. Le signal de sortie CK1 N est maintenu au niveau haut par le circuit de verrouillage 708/710 jusqu'à ce que le signal d'horloge CK passe à nouveau au niveau bas. On va maintenant décrire le fonctionnement du circuit de génération de flancs montants de signaux d'horloge du dispositif 700 de transfert avec déphasage. On suppose à nouveau que le signal d'horloge CK commence au niveau bas et que le signal de sortie d'horloge CK N est déjà passé à un état à niveau bas en réponse au fait que le signal CK est au niveau bas. Par consé- quent le noeud 707 est au niveau haut. Si le signal de qualification QUALH est également au niveau haut, alors le signal d'entrée de réaction de la porte NON-OU 720 est au niveau bas. Lorsque le signal d'horloge CK passe au niveau haut, le signal de sortie de l'inverseur 718 passe éventuellement au niveau bas après un retard qui est déterminé par la taille des transistors constituant les inverseurs 714, 716 et 718. Lorsque les deux entrées de la porte NON-OU 720 sont au niveau bas, le signal de sortie de la porte NON- OU 720 passe au niveau haut et ceci place à l'état conducteur le transistor NFET (transistor à effet de champ de type n) 722. Lorsque le transistor NFET 722 est conducteur, le noeud 707 est placé au niveau bas et le signal de sortie CK1N de signaux d'horloge augmente. Par conséquent un flanc montant de signal d'horloge est produit. Lorsque le noeud 707 est placé au niveau bas, la porte NON-ET 724 délivre un signal à niveau haut à la porte NON-OU 720 (en supposant qu'un signal de qualification QUALH reste encore au niveau haut). Ensuite le i 5 transistor NFET 722 arrête d'être conducteur et le signal de sortie CK1 N est maintenu au niveau haut par un circuit de verrouillage 708/710. Ensuite, le signal d'horloge CK passe au niveau bas, à la suite de quoi le signal de sortie de l'inverseur 702 passe au niveau haut après un retard résultant de la propa- gation du signal d'horloge CK dans les inverseurs 714, 716 et 718. Les deux signaux d'entrée envoyés à la porte NON-OU 720 étant au niveau haut, la sortie de la porte NON-OU 720 reste au niveau bas, ce qui a pour effet de maintenir le transistor NFET 722 dans sa période de blocage. Le circuit de production de flancs montants de signaux d'horloge n'a par conséquent aucun effet sur le signal d'horloge CK1 N lorsque le signal CK passe du niveau haut au niveau bas. On notera que la suppression du signal de qualification QUALH (c'est-à- dire la commande du signal QUALH au niveau bas) sert à bloquer le circuit 700 de transfert, avec déphasage, de signaux d'horloge. Après la commande du signal QUALH au niveau bas, le signal CK1N au niveau bas reste au niveau bas, et un signal CK1N à niveau bas reste au niveau bas, et un signal CK1 N au niveau passe au niveau bas et ensuite reste au niveau bas. Les utilisations et avantages de tels signaux de qualification sont en outre décrits dans le brevet US N 5 760 610 au nom de Naffziger, ayant pour titre "Qualified Universal Clock Buffer Circuit for Generating High Gain, Low Skew Local Clock Signals". Le circuit 700 de transfert, avec déphasage, de signaux d'horloge repré- senté sur la Figure 7 peut être aisément accordé à plusieurs égards. Une manière d'accorder le circuit 700 est de redimensionner les transistors consti- tutifs situés dans les inverseurs 714, 716 et formant la chaîne d'inverseurs 712 (peut-être en réglant les rapports des transistors dans un inverseur 71 4, 716). Ceci conduit à l'addition et à la soustraction d'un retard lorsqu'un signal se propage dans la chaîne d'inverseurs 712. Par exemple en dimensionnant les largeurs des canaux des transistors de l'inverseur 714 à une valeur plus faible (ou bien en donnant des valeurs plus élevées aux longueurs des canaux des transistors si le procédé de fabrication le permet), les courants de commande circulant dans les canaux des transistors sont réduits et un retard additionnel est de ce fait appliqué à la propagation du signal traversant l'inverseur 714. De 1 5 façon analogue, en donnant une valeur plus élevée aux largeurs des canaux des transistors de l'inverseur 714, les courants de commande circulant dans les canaux du transistor sont accrus et un signal se propage plus rapidement à travers l'inverseur 714. Comme cela a été décrit précédemment, le circuit de production de flancs montants de signaux d'horloge n'a aucune influence sur le signal de sortie CK1 N lorsque le signal CK diminue. Il en résulte que tout retard, qui est introduit par la chaîne d'inverseurs 712 du circuit de production de flancs montants d'impulsions d'horloge, affecte uniquement le signal de sortie CK1N lorsque le signal CK augmente. Tout retard de propagation d'un flanc montant d'un signal CK, retard qui est introduit par la chaîne d'inverseurs 712, conduit à un retard plus ou moins correspondant dans la production d'un flanc montant dans le signal de sortie CK1N. Des ajustements dans la chaîne d'inverseurs 712 du circuit de production de flancs montants de signaux d'horloge conduisent par conséquent à des ajustements du cadencement des bords des flancs montants produits sur la sortie CK1 N de signaux d'horloge. Une autre façon d'accorder le circuit 700 de transfert, avec déphasage, de signaux d'horloge représentée sur la Figure 7 est de redimensionner les transistors constituant l'inverseur 702. Ceci conduit à l'addition et à la soustraction d'un retard lorsqu'un signal se propage dans l'inverseur 702, et de ce fait conduit à un ajustement du cadencement de flancs descendants produits sur la sortie CK1 N de signaux d'horloge. On notera qu'un ajustement de l'inverseur 702, sans plus, crée une désadaptation de charge entre les circuits de production de flancs descendants et montants de signaux d'horloge du dispositif 700 de transfert avec déphasage, laquelle désadaptation de charge ne peut être corrigée que par ajustement d'un ou de plusieurs inverseurs 714, 716 dans la chaîne d'inverseurs 712. 11 en résulte que l'inverseur 71 8 est prévu dans le circuit de production de flancs montants de signaux d'horloge. Lorsque l'inverseur 702 est ajusté, un ajustement similaire peut être effectué dans I'inverseur 718 de manière à empêcher de ce fait la désadaptation de charge mentionnée précé- demment. Si on désire ajuster les flancs montants 512 du signal d'horloge CK1N, l'utilisation du transistor 718 permet d'effectuer ceci sans affecter d'autres éléments de cadencement et/ou de charge du dispositif 700 de commande de transfert avec déphasage. On notera que le circuit 700 de transfert, avec déphasage, du système d'horloge de la Figure 7, représenté seul, constitue des moyens pour modifier le taux d'impulsions du signal CK1N par réglage du cadencement de flancs montants et descendants 512, 520 produits sur la sortie CK1IN du signal d'horloge. Cependant le dispositif 700 de transfert, avec déphasage, de signaux d'horloge est particulièrement utile lorsqu'il est utilisé pour assumer la fonction du dispositif de transfert, avec déphasage, de signaux d'horloge CLOCK GATER_3 du système représenté sur la Figure 6, de dispositifs de transfert, avec déphasage, de signaux d'horloge. Dans un tel rôle, le dispositif 700 de transfert, avec déphasage, de signaux d'horloge de la Figure 7 produit un signal d'horloge CK1 N sans chevauchement (Figure 5). Les moyens mentionnés précédemment pour régler le dispositif 700 de transfert, avec déphasage, de signaux d'horloge de la Figure 7 fournissent par conséquent 1) des moyens pour régler le temps mort 500 entre les flancs descendants 522 du signal d'horloge CK2N et les flancs montants 512 du signal d'horloge CK1 N, et 2) des moyens pour garantir que les flancs descendants de signaux d'horloge CK1 N et CK1 diminuent de concert, en 510. Le dispositif 700 de transfert, avec déphasage, de signaux d'horloge, est accordé de préférence de manière à fonctionner dans le système de dispositifs de transfert, avec déphasage, de signaux d'horloge représenté sur la Figure 6, de manière tout d'abord à ajuster l'inverseur 702 pour garantir que les flancs descendants 520 du signal d'horloge CK1N diminuent de concert avec les flancs descendants du signal d'horloge CK1 510, puis ajuster l'inverseur 718 pour garantir une adaptation correcte de la charge. À la lumière de la fonction exécuté par les inverseurs 702 et 718 selon ce scénario, l'inverseur 702 peut quelquefois être désigné ici en tant qu'inverseur d'ajustement (ou de synchro- nisation) des flancs descendants, et l'inverseur 718 peut quelquefois être dési- gné ici comme un inverseur d'adaptation de charge. Des ajustements au niveau des inverseurs 726 d'ajustement des flancs descendants et d'adaptation de charges conduisent au fait qu'un certain retard est appliqué à des signaux se propageant dans le circuit de propagation de flancs montants de signaux d'horloge de la Figure 7, en raison de l'inverseur 718. Un cadencement initial est de ce fait établi pour les flancs montants 512 du signal d'horloge CK1N, une valeur initiale pour le temps mort 500, qui existe entre les flancs montants du signal d'horloge CK2N et les flancs montants du signal d'horloge CK1N est également établie. Cependant ce temps mort implicite 500 peut être supérieur ou inférieur à ce qui est nécessaire pour empêcher des courses dans des portes logiques commandées de façon cadencée par des signaux d'horloge CK1N et CK2N sans chevau- chement. Les inverseurs 714, 716 de la chaîne d'inverseurs 712 peuvent par conséquent être ajustés de manière à réaliser une addition ou une soustraction à la valeur initiale du temps mort 500. Si les largeurs des canaux des transistors dans un inverseur 714, 716 de la chaîne d'inverseurs 712 sont réglées à des valeurs plus faibles, le flanc montant 512 est repoussé dans la direction de la flèche 514 (Figure 5), ce qui augmente le temps mort 500. Par exemple on peut comparer la valeur du temps mort 500 (Figure 5) à la valeur du temps mort 800 (Figure 8). Le temps mort plus important 800, qui est représenté sur la Figure 8, est dû à un nouveau cadencement de flancs 812. On notera cependant que le cadence- ment de flancs descendants 520 reste inchangé sur la Figure 8, ce qui maintient la relation 510 entre les flancs descendants des signaux d'horloge CK1N et CKl. Après avoir réglé le temps mort entre les flancs descendants 522 du signal d'horloge CK2N et les flancs montants 512 du signal d'horloge CKIN et après avoir réglé le cadencement pour les flancs descendants 520 du signal d'horloge CK1N, on peut également chercher à ajuster le temps mort 502 entre les flancs descendants 520 du signal d'horloge CK1lN et les flancs montants 51 6 du signal d'horloge CK2N. Un tel ajustement peut être obtenu en réalisant le dispositif de transfert, avec déphasage, de signaux d'horloge CLOCK GATER_4 de la Figure 6 comme cela est représenté sur la Figure 9. L'agencement du dispositif 900 de transfert, avec déphasage, de signaux d'horloge de la Figure 9 est similaire à celui du dispositif de transfert, avec déphasage, de signaux d'horloge de la Figure 7, mais pour supprimer des inverseurs 726 d'ajustement des flancs descendants et d'adaptation de charge. 1 5 Comme dans le dispositif 700 de transfert, avec déphasage, de signaux d'horloge de la Figure 7, le dispositif de transfert avec déphasage de signaux d'horloge de la Figure 9 comprend un circuit 904, 906, 908/910 de production de flancs descendants de signaux d'horloge et un circuit 914, 916, 920, 902, 908/910, 924 de production de flancs montants de signaux d'horloge. Les circuits de production de flancs descendants et de flancs montants de signaux d'horloge comprennent chacun un trajet de transfert direct et un trajet de réaction. Le trajet de transfert direct du circuit de production de flancs descendants de signaux d'horloge comprend trois composants: une porte NON-ET 904, un transistor élévateur 906 et un circuit de verrouillage 908/910. Le trajet de réaction du circuit de production de flancs descendants de signaux d'horloge comprend une connexion par simple fil 911 entre la sortie du circuit de verrouillage 908/910 et la porte NON-ET 904. Le trajet de transfert direct du circuit de production de flancs montants de signaux d'horloge comprend quatre composants: une chaîne d'inverseurs 912, une porte NON-OU 920 et un transistor abaisseur 922 et un circuit de verrouillage 908/910. Le trajet de réaction du circuit de production de flancs montants de signaux d'horloge comprend une connexion entre l'entrée du circuit de verrouillage 908/910 et la porte NON-OU 920 et la porte NON-ET 924. Le fonctionnement du circuit de production de flancs descendants d'impulsions d'horloge est le suivant. À titre d'illustration, on suppose 1) que le signal d'horloge CK commence au niveau haut, 2) que la sortie CK2N de signaux d'horloge est déjà passée au niveau bas stationnaire (c'est-à-dire le "0" logique) en réponse au fait que le signal CK1 passe au niveau haut, et 3) que le signal de réaction envoyé à la porte NON-ET 924 est au niveau bas. Lorsque le signal d'horloge CK passe au niveau bas, le signal de sortie de la porte NON-ET 904 reste au niveau haut, ce qui a pour effet que la grille du transistor élévateur 906 n'est pas commandée. Par conséquent le circuit de production de flancs descendants de signaux d'horloge n'a aucun effet sur la sortie CK2 de signaux d'horloge lorsque le signal CK passe du niveau haut au niveau bas. On va maintenant considérer le cas o le signal d'horloge CK passe du niveau bas au niveau haut. Avant le passage du signal CK au niveau haut, le circuit de production de flancs montants de signaux d'horloge a amené la sortie CK2N de signaux d'horloge à passer au niveau haut. Il en résulte que le signal de réaction envoyé à la porte NON-ET 904 est au niveau haut avant que le signal CK passe au niveau bas. Lorsque le signal d'horloge CK passe finalement au niveau haut, le signal de sortie de la porte NON-ET 904 passe au niveau bas. À son tour ceci rend conducteur le transistor PFET (transistor à effet de champ de type p) 906, en plaçant ainsi le noeud 907 à un potentiel élevé. L'inverseur 908 du circuit de verrouillage 908/910 fait alors passer la sortie CK2N au niveau bas, ce qui a pour effet qu'un flanc descendant de signal d'horloge est produit sur la sortie CK2N. Lorsque la sortie CK2N passe au niveau bas, le signal de réaction envoyé à la porte NON-ET 904 passe également au niveau bas, ce qui a pour effet que le signal de sortie de la porte NON-ET 904 passe au niveau haut et amène le transistor PFET 906 à cesser d'être conducteur. Ensuite, la valeur de la sortie CKN2 du signal d'horloge est maintenue au niveau bas par le circuit de verrouillage 908/910, jusqu'à l'instant o le signal CK est le siège d'une autre transition. On va maintenant décrire le fonctionnement du circuit de production de flancs montants de signaux d'horloge du dispositif 900 de transfert, avec déphasage, des signaux d'horloge. On suppose à nouveau que le signal d'horloge CK passe au niveau haut et que la sortie CK2N de signaux d'horloge est déjà passée à un niveau bas stationnaire en réponse au fait que le signal CK est passé au niveau haut. Le noeud 907 est de ce fait au niveau haut. Si le signal de qualification QUALH est également au niveau haut, alors le signal d'entrée de réaction de la porte NON-ET 920 est au niveau bas. Lorsque le signal d'horloge CK passe au niveau bas, le signal de sortie de la chaîne d'inverseurs 912 passe éventuellement au niveau bas au bout d'un retard qui est déterminé par la taille des transistors constituant les inverseurs 914 et 916. Lorsque les deux signaux d'entrée de la porte NON-OU 920 sont au niveau bas, le signal de sortie de la porte NON-OU 920 passe au niveau haut et rend conducteur le transistor NFET (transistor à effet de champ de type n) 922. Lorsque le transistor NFET 922 est conducteur, le noeud 907 est placé au niveau bas et la sortie CK2N de signaux d'horloge augmente. Par conséquent un flanc montant de signal d'horloge est produit. Lorsque le noeud 907 est placé au niveau bas, la porte NON-ET 924 délivre un signal à niveau haut à la porte NON-OU 920 (en supposant que le signal de qualification QUALH reste encore au niveau haut). Le signal de sortie de la porte NON-ET 920 est par conséquent placé au niveau bas et le transistor NFET 922 cesse d'être conducteur. Ensuite, le signal d'horloge CK passe au niveau haut, à la suite de quoi le signal de sortie de la chaîne d'inver- seurs 912 passe au niveau haut au bout d'un retard provoqué par la propagation du signal d'horloge CK dans les inverseurs 914 et 916. Ensuite le signal de sortie de la porte NON-ET 920 reste au niveau bas, ce qui ne permet pas de commander la grille du transistor abaisseur 922. Par conséquent le circuit de production de flancs montants de signaux d'horloge n'a aucun effet sur la sortie CK2N de signaux d'horloge lorsque le signal CK passe du niveau bas au niveau haut. Le circuit 900 de transfert, avec déphasage, de signaux d'horloge, repré- senté sur la Figure 9, peut être aisément accordé au moyen d'un redimension- nement du transistor constituant les inverseurs 914 et 916 de la chaîne d'inverseurs 912. Ceci conduit à l'addition ou à la soustraction d'un retard lorsqu'un signal se propage dans la chaîne d'inverseurs 912. Comme décrit précédemment, le circuit de production de flancs mon- tants de signaux d'horloge n'a aucune influence sur la sortie CK2N lorsque le signal CK augmente. Il en résulte que tout retard, qui est introduit par la chaîne d'inverseurs 912 du circuit de production de flancs montants de signaux d'horloge, affecte la sortie CK2N uniquement lorsque le signal CK diminue. Tout retard de propagation d'un flanc montant du signal CK, qui est introduit par la chaîne d'inverseurs 912, conduit à un retard correspondant plus ou moins important dans la production d'un flanc montant au niveau de la sortie CK2N. Des ajustements dans la chaîne d'inverseurs 912 du circuit de production de flancs montants de signaux d'horloge conduit de ce fait à des ajustements du cadencement de flancs montants produits sur la sortie CK2N de signaux d'horloge. On notera qu'une chaîne d'inverseurs comprenant un nombre pair d'inverseurs peut être également incorporée dans le circuit de production de flancs descendants de signaux d'horloge, pour ajuster le cadencement de flancs descendants de signaux d'horloge, qui sont produits sur la sortie CK2N. En réalité, une telle chaîne d'inverseurs peut être souhaitable pour le traitement d'événements de désadaptation de charges, qui pourraient être créés par la chaîne d'inverseurs 912. On notera que le circuit 900 de transfert, avec un déphasage, de signaux d'horloge de la Figure 9 fournit des moyens pour modifier le taux d'impulsions d'un signal d'horloge CK2N par ajustement du cadencement de flancs montants produits sur la sortie CK2N de signaux d'horloge. Cependant, le circuit 900 de transfert, avec déphasage, de signaux d'horloge est particulière- ment utile lorsqu'il est utilisé pour assumer la fonction du circuit de transfert, avec déphasage, de signaux d'horloge CLOCK GATER_4 du système 600, de la Figure 6, de circuits 602-608 de transfert, avec déphasage, des signaux d'horloge. Dans un tel rôle, le circuit 900 de transfert, avec déphasage, de signaux d'horloge de la Figure 9 produit un signal d'horloge sans chevauche- ment CK2N (Figure 8). Les moyens mentionnés précédemment pour régler le circuit 900 de transfert, avec déphasage, de signaux d'horloge de la Figure 9 fournissent par conséquent des moyens pour régler le temps mort 502 entre des flancs descendants 520 du signal d'horloge CK1N et les flancs montants 522 du signal d'horloge CK2N. Si on donne des valeurs supérieures aux largeurs des canaux des tran- sistors dans un inverseur 914, 916 de la chaîne d'inverseurs 912, le flanc montant 516 est décalé dans la direction de la flèche 518 (Figure 8) , qui augmente le temps mort 502. Par exemple en comparant la valeur du temps mort 502 (Figure 8) à la valeur de temps mort 1002 (Figure 10). Le temps mort plus important 1002, qui est représenté sur la Figure 10, est dû à un nouveau cadencement des flancs 516. On notera cependant que le cadence- ment des flancs descendants 522 reste inchangé sur la Figure 10, ce qui maintient la relation 508 entre les flancs descendants des signaux d'horloge CK2N et CK2. Bien que l'on ait représenté ici des procédés et dispositifs pour régler le temps mort entre les signaux d'horloge sans chevauchement en rapport avec des circuits 700, 900 comprenant une configuration particulière de circuits de production de flancs montants et descendants de signaux d'horloge, un spécialiste de la technique comprendra aisément de quelle manière les dispositifs décrits ici peuvent être adaptés à d'autres types de circuits de transfert, avec déphasage, de signaux d'horloge. Par exemple les procédés et dispositifs décrits ici peuvent être aisément adaptés aux circuits de transfert, avec déphasage, de signaux d'horloge, qui sont décrits dans les brevets US mentionnés dans le début de la description. Bien que l'on ait décrit ici de façon détaillée des formes de réalisation données à titre d'illustration actuellement préférées de la présente invention, on comprendra que les concepts inventifs peuvent être mis en oeuvre et envoyés différemment, sans sortir du cadre de l'invention. REVENDICATION S 1. Circuit (700) de transfert, avec déphasage, de signaux d'horloge, caractérisé en ce qu'il comprend: a) des première et seconde entrées (701, 703) de signaux d'horloge; b) une sortie de signaux d'horloge; c) un circuit de production de flancs descendants de signaux d'horloge branché entre la première entrée (701) de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs descendants de signaux d'horloge comprenant un trajet de transfert direct (702, 704, 706, 708) et un trajet de réaction (711); et d) un circuit de production de flancs montants de signaux d'horloge bran- ché entre la seconde entrée (703) de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs montants de signaux d'horloge comprenant un trajet de transfert direct (712, 718, 720, 722, 708) et un trajet de réaction (724), et que le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge comprend un nombre pair d'inverseurs (712) de plus que ce que comporte le trajet de transfert direct de l'autre circuit de production de flancs de signaux d'horloge. 2. Circuit (700) de transfert, avec déphasage, de signaux d'horloge selon la revendication 1, caractérisé en ce que: a) le trajet de réaction (711) du circuit de production de flancs descen- dants de signaux d'horloge est couplé à une première entrée d'une porte logique (704), laquelle porte logique constitue une partie du trajet de transmission directe (702, 704, 706, 708) du circuit de production de flancs descendants de signaux d'horloge; et b) le nombre pair d'inverseurs en supplément sont branchés entre la pre- mière entrée (701) de signaux d'horloge et la porte logique (704). 3. Circuit (700) de transfert, avec déphasage, de signaux d'horloge selon la revendication 1, caractérisé en ce que: a) le trajet de réaction (724) du circuit de production de flancs montants de signaux d'horloge est couplé à une première entrée d'une porte logique (720), laquelle porte logique constitue une partie du trajet de transmission directe (712, 718, 720, 722, 708) du circuit de production de flancs montants de signaux d'horloge; et b) le nombre pair d'inverseurs en supplément (712) sont branchés entre la première entrée (703) de signaux d'horloge et la porte logique (720). 4. Procédé pour modifier le taux d'impulsions d'un signal d'horloge, caractérisé en ce qu'il consiste à: a) prévoir un circuit (700) de transfert, avec déphasage, de signaux d'horloge comprenant des première et seconde entrées (701, 703) de signaux d'horloge; une sortie de signaux d'horloge; un circuit de production de flancs descendants de signaux d'horloge branché entre la première entrée (701) de signaux d'horloge et la sortie de signaux i15 d'horloge, ledit circuit de production de flancs descendants de signaux d'horloge comprenant un trajet de transfert direct (702, 704, 706, 708) et un trajet de réaction (711); et un circuit de production de flancs montants de signaux d'horloge branché entre la seconde entrée (703) de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs montants de signaux d'horloge comprenant un trajet de transfert direct (712, 718, 720, 722, 708) et un trajet de réaction (724), le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge comprenant un nombre pair d'inverseurs (712) de plus que ce que comporte le trajet de transfert direct de l'autre circuit de production de flancs de signaux d'horloge; b) dimensionner un ou plusieurs inverseurs dans la chaîne d'inverseurs de manière à réaliser une modification du taux d'impulsions d'un signal d'horloge produit sur ladite sortie de signaux d'horloge. 5. Circuit (700, 900) pour produire des signaux d'horloge sans chevauchement, avec un temps mort désiré, caractérisé en ce qu'il comprend: a) un premier circuit (900) de transfert, avec déphasage, de signaux d'horloge, comprenant: i) une ou plusieurs entrées (900, 903) pour recevoir un signal d'horloge; et ii) une sortie pour produire un premier signal d'horloge transféré et déphasé; et b) un second circuit (700) de transfert, avec déphasage, de signaux d'horloge, comprenant: i) des première et seconde entrées pour recevoir ledit signal d'horloge (701, 703); ii) une sortie pour produire un second signal d'horloge transféré et déphasé; iii) un circuit de production de flancs descendants de signaux d'horloge branché entre la première entrée (701) de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs descendants de signaux d'horloge comprenant un trajet de transfert direct (702, 704, 706, 708) et un trajet de réaction (711); et iv) un circuit de production de flancs montants de signaux d'horloge branché entre la seconde entrée (703) de signaux d'horloge et la sortie de signaux d'horloge, ledit circuit de production de flancs montants de signaux d'horloge comprenant un trajet de transfert direct (712, 718, 720, 722, 708) et un trajet de réaction (724); le trajet de transfert direct de l'un des circuits de production de flancs de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge comprenant une chaîne d'inverseurs (712), laquelle chaine d'inver- seurs est constituée par un nombre pair d'inverseurs et est couplée à l'une des entrées (703) de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge, des ajustements dans un ou plusieurs des inverseurs (714, 716) de la chaîne d'inverseurs modifiant un temps mort (500) entre les premier et second signaux d'horloge transférés avec déphasage. 6. Circuit (700, 900) selon la revendication 5, caractérisé en ce que la chaine d'inverseurs (712) est située dans le trajet de transfert direct (712, 718, 720, 722, 708) du circuit de production de flancs montants de signaux d'horloge du circuit (700) de transfert, avec déphasage, de signaux d'horloge. 7. Circuit (700, 900) selon la revendication 6, caractérisé en ce que le trajet de transfert direct (702, 704, 706, 708) du circuit de production de flancs descendants de signaux d'horloge du second circuit (700) de transfert, avec déphasage, de signaux d'horloge comprend un inverseur (702) de réglage des flancs descendants, lequel inverseur de réglage des flancs descendants pouvant être ajusté pour modifier la cadence des flancs descendants (720) du second signal d'horloge transféré avec déphasage. 8. Circuit (700, 900) selon la revendication 7, dans lequel le trajet de transfert direct (712, 718, 720, 722, 708) du circuit de production de flancs montants de signaux d'horloge du second circuit (700) de transfert, avec déphasage, de signaux d'horloge comprend un inverseur d'adaptation de charges (718), lequel inverseur d'adaptation de charges peut être ajusté de manière à adapter des charges entre les circuits de production des flancs descendants et montants de signaux d'horloge du second circuit de transfert, avec déphasage, de signaux d'horloge. 9. Circuit (700, 900) selon la revendication 5, caractérisé en ce que la chaîne d'inverseurs est située dans le trajet de transfert direct (702, 704, 706, 708) du circuit de production de flancs descendants de signaux d'horloge du second circuit (700) de transfert, avec déphasage, de signaux d'horloge. 1 O. Circuit (700, 900) selon la revendication 5, caractérisé en ce que des trajets de transfert direct de chacun des circuits de production de flancs de signaux d'horloge du second circuit (900) de transfert, avec déphasage, de signaux d'horloge comprennent une chaîne d'inversion (912), lesquelles chaînes d'inversion comprennent chacune un nombre pair d'inverseurs et étant couplées chacune à l'une différente des entrées d'horloge (901, 903) du second circuit de transfert, avec déphasage, de signaux d'horloge, ce qui a pour effet qu'un ajustement de l'un quelconque des inverseurs dans les chaînes d'inverseurs modifie un temps mort (500, 502) entre les premier et second signaux d'horloge transférés avec déphasage.