FR 2809504 A1 20011130 FR 0006842 A 20000529 t 2809504 Dispositif de sélection par valeur numérique d'au moins un élément parmi des éléments candidats à la sélection. 1 - domaine de l'invention 1.1 domaine général Le domaine de l'invention est celui de la recherche, ou de la sélection, d'éléments par valeur numérique, parmi N valeurs numériques. Une telle sélection peut consister en la recherche du ou des éléments ayant la plus grande valeur, la plus petite valeur, ou encore une valeur donnée. Ces valeurs numériques peuvent représenter tout type d'informations, telles que des températures, des dimensions physiques, etc... Par la suite, et sans que cela soit limitatif de la portée de la présente demande de brevet, on décrit plus particulièrement un exemple classique o les valeurs numériques représentent des niveaux de priorité. 1.2 exemple de domaines d'application L'invention trouve par exemple des applications dans le domaine des télécommunications. La nécessité d'effectuer divers types de "sélection" ou de "tri" d'éléments de manière efficace dans les équipements de grande puissance des systèmes de communication à large bande (par exemple des systèmes de commutation asynchrone de cellules ou de paquets) o l'efficacité se mesure principalement par le compromis entre la vitesse (durée du cycle de fonctionnement) et la complexité (surface de puce nécessaire à la mise en oeuvre). 1.3 définitions Les termes "sélection" et "tri" sont utilisés par la suite avec la signification suivante: - "Sélection" désigne de manière spécifique la sélection ordonnée d'éléments en fonction de leur rang dans un classement ordonné de ces éléments à l'aide d'une "valeur numérique" associée à chacun d'entre eux, celle-ci pouvant représenter par exemple un rang d'ordre, un niveau de priorité, ou un paramètre temporel affecté à un élément; 2 2809504 - "Tri" désigne ici de manière spécifique la sélection d'éléments en fonction d'un certain identificateur de tri, appelé "clé de tri", chaque opération de tri consistant à identifier (sélectionner) tous les éléments appartenant à une classe de tri donnée, c'est-à-dire ayant une valeur numérique de clé de tri donnée. Pour illustrer ces deux termes, on peut considérer des valeurs numériques associées à un certain nombre d'éléments afin d'effectuer une opération soit de "sélection" (par rang), soit de "tri" (par classe), la première consistant à sélectionner par exemple les éléments ayant la plus grande (ou la plus petite) valeur numérique, et la dernière consistant à identifier les éléments ayant une valeur numérique donnée. Par la suite, on considère d'une manière générale que: - M éléments possibles peuvent être traités par le dispositif de l'invention; - C éléments candidats participent vraiment à l'opération de "sélection" ou de "tri" (O distinctes (le type de codage fait l'objet d'une plus ample discussion). 2 - art antérieur De nombreuses techniques de sélection et de tri sont bien sûr connues. On connait en particulier un algorithme de recherche consistant à comparer les bits homologues de chaque mot binaire, successivement en partant du poids le plus fort, et en filtrant à chaque étape par bit les mots éliminés. Le chapitre 3.4 (" The word-parallel, bit-serial CAM ") du livre " Content-Addressable Memories " de 3 2809504 T. Kohonen (University of Helsinski, Finland) (Springer-Verlag Berlin Heidelberg New-York, 1980) met en oeuvre ce principe à l'aide d'un matrice de M mots x P bits. Toutefois, cette technique présentent un certain nombre d'inconvénients, en termes de complexité, de vitesse, de traitement et de complexité. 3 objectifs de l'invention L'invention a notamment pour objectif de pallier ces inconvénients de l'état de la technique. Plus précisément, un objectif de l'invention est de fournir un dispositif de sélection par valeur numérique, qui présente un compromis optimal, ou à tout le moins meilleur que celui des techniques connues, entre la durée du cycle de fonctionnement, et la complexité de réalisation. Un autre objectif de l'invention est de fournir un tel dispositif, qui puisse être utilisé dans de nombreux domaines et pour de nombreuses applications, et en particulier pour les systèmes de commutation asynchrone. Un objectif particulier de l'invention est de fournir également un tel dispositif, qui puisse être utilisé pour des opérations de tri par classes d'éléments. 4 - présentation de l'invention Ces objectifs, ainsi que d'autres qui apparaîtront plus clairement par la suite, sont atteints à l'aide d'un dispositif de sélection par valeur numérique de sélection d'au moins un élément parmi un sous-ensemble de C éléments candidats à la sélection, faisant partie d'un ensemble de M éléments possibles, une valeur numérique de sélection étant affectée à chacun desdits M éléments possibles, parmi N valeurs numériques de sélection possibles, ledit dispositif mettant en oeuvre une matrice de sélection par priorité (PSA) à deux dimensions comprenant M x P cellules de sélection organisées en M lignes et P colonnes, P étant le nombre d'éléments binaires, ou bits, nécessaires au codage de N valeurs distinctes, la cellule (i, j) correspondant à l'intersection d'une ligne de l'élément i et d'une colonne du bit j, chacun desdits M éléments possibles correspondant à une desdites M lignes, à laquelle est associée la valeur numérique de sélection affectée à cet élément, 4 2809504 et chacune desdites lignes recevant sur son entrée d'élément (EEi) un signal d'élément candidat (ECi), indiquant si l'élément correspondant est ou non un élément candidat à la sélection, et délivrant sur sa sortie d'élément (SEi) un signal d'élément sélectionné (ESi) indiquant si l'élément correspondant est ou non un élément sélectionné. Selon l'invention, la sélection est effectuée par une analyse colonne par colonne des éléments binaires codant lesdites valeurs numériques de sélection dans ladite matrice de sélection par priorité, la polarité binaire sélectionnée, pour chacun des P bits, résultant de la sélection par colonne j est établie sur au moins une ligne commune par colonne, et ladite polarité binaire sélectionnée pour une colonne de rang j conditionne, pour chaque cellule (i, j) des M éléments, la transmission ou non d'un signal d'élément binaire retenu (BRi,j) vers la cellule de rang j+l du même élément, ce signal correspondant alors audit signal d'élément sélectionné (ESi), indiquant si l'élément correspondant est ou non un élément sélectionné, lorsque la cellule de rang j correspond au dernier bit de poids le plus faible. Cette approche nouvelle permet d'obtenir des traitements de sélection, de recherche et/ou de tri très efficaces, en optimisant le rapport vitesse/complexité. Ce résultat est notamment obtenu d'une part par un fonctionnement asynchrone en une seule opération continue limitée seulement par le temps de propagation des électrons à travers les circuits de la matrice (par opposition à un fonctionnement séquentiel en plusieurs étapes successives contrôlées par des temps d'horloge), et d'autre part par la distribution dans la matrice des informations minimales, ou pratiquement minimales, requises. Bien entendu, il est possible, et direct, d'inverser le rôle des colonnes et des lignes de la matrice de sélection par priorité, sans sortir du cadre de la présente invention. On comprend également que l'invention peut s'appliquer aussi bien à la recherche, ou à la sélection, d'éléments ayant la plus grande (ou la plus petite) valeur numérique ou bien une valeur numérique donnée. Les valeurs numériques de sélection peuvent être codées de toutes les manières adéquates. Selon un mode de réalisation préféré de l'invention, 2809504 P=log2N, lesdites valeurs numériques de sélection sont codées selon le codage binaire naturel. De façon avantageuse, le dispositif de sélection de l'invention comprend une unité de sélection par priorité (PSU) raccordée à ladite matrice (PSA) par P ensembles de lignes communes correspondant auxdites P colonnes de ladite matrice, chaque cellule (PSCi, j) de ladite matrice (PSA) étant raccordée à l'ensemble de lignes communes de la colonne j correspondante. Dans ce cas, chacun desdits P ensembles de lignes communes comprend préférentiellement: - deux lignes communes de candidature allant de ladite matrice (PSA) à ladite unité de sélection (PSU), une première ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j, et une seconde ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0 candidate pour sélection parmi toutes les cellules (i, j) de la colonne correspondante j; et - deux lignes communes de sélection allant de l'unité de sélection (PSU) à ladite matrice (PSA), une première ligne commune de sélection (SBPOj) indiquant si la polarité binaire 1 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j, et une seconde ligne commune de sélection (SBPZj) indiquant si la polarité binaire 0 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j. De façon avantageuse, on prévoit que, dans ladite matrice (PSA), chaque cellule de sélection par priorité (PSCi, j), correspondant à un élément particulier (Ei) et à un élément binaire particulier (Bj), est raccordée: - selon la dimension M, à la cellule précédente (PSCi, j-1) par une ligne entrante d'élément binaire candidat (EBCi, j) pour 6 2809504 recevoir un signal d'entrée d'élément binaire retenu (BRi, j- 1/j) et à la cellule suivante (PSCi, j+l) par une ligne sortante d'élément binaire retenu (SBRi, j) pour transmettre un signal de sortie d'élément binaire retenu (BRi, j/j+l), chaque ligne entrante d'élément binaire candidat (EBCi, j) étant raccordée à la ligne sortante d'élément binaire retenu (SBSi, j-l) de la cellule précédente et chaque ligne sortante d'élément binaire retenu (SBSi, j) étant raccordée à la ligne entrante d'élément binaire candidat (EBCi, j+l) de la cellule suivante, et o la ligne entrante d'élément binaire candidat (EBCi, 1) de la première cellule (PSCi, 1) est raccordée à l'entrée de matrice (EEi) de l'élément (Ei), qui reçoit ledit signal d'élément candidat (ECi), et la ligne sortante d'élément binaire retenu (SBSi, p) de la dernière cellule (PSCi, p) est raccordée à la sortie de matrice (SEi) de l'élément (Ei), qui délivre ledit signal d'élément sélectionné (ESi); et selon la dimension P, à l'ensemble de lignes communes (BSj) relatif à l'élément binaire (Bj), qui comprend deux lignes communes de candidature (CBPZj et CPBOj) interconnectant toutes les cellules (PSCi, j) relatives au même élément binaire (Bj) ainsi que l'unité de sélection par priorité (PSU), et deux lignes communes de sélection provenant de l'unité de sélection par priorité, une première ligne commune de sélection (SBPOj) indiquant si la polarité binaire 1 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j, et la seconde ligne commune de sélection (SBPZj) indiquant si la polarité binaire 0 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j. Selon un premier mode de réalisation de l'invention (dit "à valeur numérique implicite"), la valeur numérique de sélection affectée à au moins 7 2809504 certains desdits éléments est fixe, et intégrée de façon implicite dans les cellules de chacun des éléments à valeur numérique fixe, chacune des cellules correspondantes étant alors différenciée en fonction de la polarité de l'élément binaire implicite dans ladite valeur numérique fixe. Chacune desdites cellules des éléments à valeur numérique fixe peut alors comprendre avantageusement: - une diode de découplage (D) formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j1/j) vers celle des deux lignes communes de candidature (CBPZj ou CBPOj) dont la polarité binaire correspond à celle de l'élément binaire implicite de la valeur numérique fixe de sélection affecté à cette cellule, indiquant si ainsi, sur les lignes communes de candidature, la polarité binaire de ce bit implicite, en activant la ligne commune de candidature appropriée (CBPZj ou CBPOj) lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif; - une porte "ET" (G) délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), et alimentée par ledit signal d'entrée d'élément binaire retenu (BRi, j- l/j) et par celle des deux lignes communes de sélection (SBPZj ou SBPOj) dont la polarité binaire correspond à celle de l'élément binaire implicite affecté à cette cellule, indiquant si la polarité binaire correspondant à celle de cet élément binaire implicite est sélectionnée, de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+1) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j- 1/j) est actif et que simultanément un signal actif est reçu sur la ligne commune de sélection dont la polarité binaire correspond à celle de l'élément binaire implicite affecté à cette cellule. Selon un second mode de réalisation de l'invention (dit "à valeur numérique explicite"), la valeur numérique de sélection affectée à au moins 8 2809504 certains desdits éléments est explicite et mémorisée de façon dynamique ou semi-permanente. On notera que les premier et second modes de réalisation peuvent être cumulées dans une même application. Dans le cas du second mode de réalisation, ladite valeur numérique de sélection explicite peut avantageusement être mémorisée à l'intérieur de ladite matrice (PSA). Selon une autre approche avantageuse, ladite valeur numérique de sélection explicite peut être mémorisée dans une mémoire externe, associée bit par bit à ladite matrice (PSA), chaque cellule de cette matrice recevant de ladite mémoire externe un élément binaire de la valeur numérique mémorisée. De façon préférentielle, chacune desdites cellules (PSCi, j) comprend, dans le second mode de réalisation: - deux portes "ET" à deux entrées (G1Z et G10), dont l'une des entrées est reliée audit signal d'entrée d'élément binaire retenu (BRi, j-l/j), la première porte "ET" (G1Z) correspondant à polarité 0 ayant son autre entrée reliée à la polarité 0 de l'élément binaire explicite mémorisé, et la seconde porte "ET" (G1O) ayant son autre entrée reliée à la polarité 1 de l'élément binaire explicite mémorisé; deux diodes de découplage (DZ et DO) formant un "OU CABLE", une première diode (DZ) dirigeant la sortie de ladite première porte "ET" (G1Z) vers la ligne commune de candidature de polarité binaire 0 (CBPZj), et une seconde diode (DO) dirigeant la sortie de ladite seconde porte "ET" (G10) vers la ligne commune de candidature de polarité binaire 1 (CBPOj), indiquant ainsi, sur ces lignes communes de candidature, la polarité binaire correspondant à l'élément binaire explicite mémorisé, en activant la ligne commune de candidature appropriée (CBPZj ou CBPOj) lorsque ledit signal d'entrée d'élément binaire retenu est actif; 9 2809504 - et deux autres portes "ET" à deux entrées (G2Z et G20) dont les sorties alimentent une porte "OU" (G3) délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), la troisième porte "ET" (G2Z) correspondant à polarité O ayant une entrée reliée à la sortie de ladite première porte "ET" (G1Z) et une autre entrée reliée à la ligne commune de sélection de polarité O (SBPZj), et la quatrième porte "ET" (020) correspondant à polarité 1 ayant une entrée reliée à la sortie de ladite seconde porte "ET" (G10 O) et une autre entrée reliée à l'autre ligne commune de sélection de polarité 1 (SBPOj), indiquant si la polarité binaire correspondant à celle de l'élément binaire explicite mémorisé est sélectionnée, de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+1) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif et que simultanément un signal actif est reçu sur la ligne commune de sélection dont la polarité binaire correspond à celle de l'élément binaire explicite mémorisé correspondant à cette cellule. Selon une application de l'invention, le dispositif de sélection met en oeuvre une recherche de la plus grande valeur numérique de sélection. Ladite unité de sélection (PSU) effectue alors préférentiellement les opérations suivantes, pour chacun desdits P éléments binaires: - si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité 1 (CBPO), activation de la ligne commune de sélection correspondant à un élément binaire sélectionné de polarité 1 (SBPO); - sinon, si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité O (CBPZ), activation de la ligne commune de 2809504 sélection correspondant à un élément binaire sélectionné de polarité 0 (SBPZ). Selon une autre application, il met en oeuvre une recherche de plus petite valeur numérique de sélection. Dans ce cas, ladite unité de sélection (PSU) effectue avantageusement les opérations suivantes, pour chacun desdits P éléments binaires: - si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité 0 (CBPZ), activation de la ligne commune de sélection correspondant à un élément binaire sélectionné de polarité 0 (SBPZ); - sinon, si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité 1 (CBPO), activation de la ligne commune de sélection correspondant à un élément binaire sélectionné de polarité 1 (SBPO). Selon encore un autre aspect, le dispositif de sélection peut effectuer dans le dispositif une opération de recherche des éléments ayant une valeur numérique donnée (SSK) parmi les C éléments candidats pour sélection faisant partie des M éléments de la matrice (PSA). Dans ce cas, il comprend en outre, de façon avantageuse, une unité d'identification d'éléments par valeur numérique de sélection donnée (ECSU) connectée à ladite matrice par P couples de lignes communes de sélection allant de ladite unité d'identification à ladite matrice (PSA), chaque couple de lignes comprenant une première ligne commune de sélection (SBPOj) indiquant si la polarité binaire 1 est sélectionnée ou non pour la colonne correspondante j, et une seconde ligne commune de sélection (SBPZj) indiquant si la polarité binaire 0 est sélectionnée ou non pour la colonne correspondante j, et ladite unité d'identification d'éléments: reçoit le code de la valeur numérique de sélection recherchée (SSK), - et positionne, pour chaque colonne j, lesdites lignes communes de sélection en fonction de la polarité des bits de la valeur numérique donnée (SSK) recherchée parmi les C éléments candidats pour sélection. De façon préférentielle, dans ce cas, ladite unité d'identification d'éléments par valeur numérique de sélection donnée (ECSU) délivre également un signal de présence d'au moins un élément identifié, et: - est connectée à la matrice (PSA) par P couples de lignes communes de candidature allant de la matrice à ladite unité d'identification (ECSU), une première ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j, et la seconde ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j; et - détecte la présence ou l'absence d'éléments recherchés en effectuant une comparaison bit à bit entre les codes des éléments candidats à la sélection qu'elle reçoit sur lesdites lignes communes de candidature et le code de la valeur numérique de sélection donnée (SSK) recherchée parmi les C éléments candidats pour sélection. Selon un aspect avantageux de l'invention, on prévoit que, dans la matrice (PSA'), chaque cellule de sélection par priorité (PSC'i, j), correspondant à un élément particulier (Ei) et à un élément binaire particulier (Bj), est raccordée: - selon la dimension M, à la cellule précédente (PSC'i, j+l) par une ligne entrante d'élément binaire candidat (EBCi, j) pour recevoir un signal d'entrée d'élément binaire retenu (BRi, j- 1/j) et à la cellule suivante (PSC'i, j+1) par une ligne sortante d'élément binaire retenu (SBRi, j) pour transmettre un signal 12 2809504 de sortie d'élément binaire retenu (BRi, j/j+l), chaque ligne entrante d'élément binaire candidat (EBCi, j) étant raccordée à la ligne sortante d'élément binaire retenu (SBSi, j-l) de la cellule précédente et chaque ligne sortante d'élément binaire retenu (SBSi, j) étant raccordée à la ligne entrante d'élément binaire candidat (EBCi, j+l) de la cellule suivante, et o la ligne entrante d'élément binaire candidat (EBCi, 1) de la première cellule (PSC'i, 1) est raccordée à l'entrée de matrice (EEi) de l'élément (Ei), qui reçoit ledit signal d'élément candidat (ECi), et la ligne sortante d'élément binaire retenu (SBSi, p) de la dernière cellule (PSC'i, p) est raccordée à la sortie de matrice (SEi) de l'élément (Ei), qui délivre ledit signal d'élément sélectionné (ESi); - et selon la dimension P, par un système d'ensembles de lignes communes de candidature (BS'j) relatif à l'élément binaire (Bj). Dans ce cas, chacun desdits ensembles de lignes communes de candidature (BS'j) comprend préférentiellement deux lignes interconnectant toutes les cellules (PSC'i, j) relatives au même élément binaire (Bj): - une première ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j, et - une seconde ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j. Par ailleurs, de façon avantageuse, la valeur numérique de sélection affectée à au moins certains desdits éléments de la matrice PSA' est fixe, et intégrée de façon implicite dans les cellules de chacun des éléments à valeur numérique fixe, chacune des cellules correspondantes étant alors différenciée 13 2809504 en fonction de la polarité de l'élément binaire implicite dans ladite valeur numérique fixe. Ainsi, pour mettre en oeuvre une recherche de plus grande valeur numérique de sélection, chaque cellule (PSC'i, j) peut comprendre: - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 0, une porte "ET" (G) à deux entrées délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+1), et alimentée d'une part par ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) et d'autre part, via un inverseur (I), par ladite ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1, de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+l) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif et que simultanément aucun signal actif est reçu sur cette ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1; - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 1, une diode de découplage (D), formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1, de façon à activer cette ligne commune (CBPOj) lorsque ledit signal d'entrée d'élément binaire retenu est actif, ledit signal de sortie d'élément binaire retenu (BRi, j/j+1) étant alors constitué par le signal d'entrée d'élément binaire retenu (BRi, j-1/j). Chacune desdites cellules correspondant à un élément binaire implicite de polarité 0 comprend avantageusement une diode de découplage (D) formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de candidature (CBPZj) indiquant la présence 14 2809504 ou non d'une polarité binaire 0, de façon à activer cette commune (CBPZj) lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j - 1/j) est actif. Symétriquement, pour mettre en oeuvre une recherche de plus petite valeur numérique de sélection, chaque cellule (PSC'i, j) comprend avantageusement: - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 0, une diode de découplage (D), formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0, de façon à activer cette ligne commune (CBPZj) lorsque ledit signal d'entrée d'élément binaire retenu est actif, ledit signal de sortie d'élément binaire retenu (BRi, j/j+l) étant alors constitué par le signal d'entrée d'élément binaire retenu (BRi, j-l/j); - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 1, une porte "ET" (G) à deux entrées délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), et alimentée d'une part par ledit signal d'entrée d'élément binaire retenu (BRi, j-l/j) et d'autre part, via un inverseur (I), par ladite ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0, de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+1) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif et que simultanément aucun signal actif n'est reçu sur cette ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 0. Dans ce cas également, chacune desdites cellules correspondant à un élément binaire implicite de polarité 1 comprend avantageusement une diode de découplage (D) formant un "OU CABLE", dirigeant ledit signal d'entrée 2809504 d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1, de façon à activer cette commune (CBPZj) lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif. Comme déjà indiqué, la valeur numérique peut également être explicite. Dans ce cas, la valeur numérique de sélection affectée à au moins certains desdits éléments de ladite matrice (PSA') est avantageusement explicite et mémorisée de façon dynamique ou semi-permanente. Selon une première approche, ladite valeur numérique de sélection explicite peut être mémorisée à l'intérieur de ladite matrice (PSA'). Selon une seconde approche, on peut prévoir que ladite valeur numérique de sélection explicite est mémorisée dans une mémoire externe, associée bit par bit à ladite matrice (PSA'), chaque cellule de cette matrice recevant de ladite mémoire externe un élément binaire de la valeur numérique mémorisée. Pour mettre en oeuvre une recherche de plus grande valeur numérique de sélection, chacune desdites cellules (PSC - El') de la matrice PSA' comprend avantageusement: - deux portes "ET" à deux entrées (G1Z' et G1O') , dont l'une des entrées de chacune est reliée audit signal d'entrée d'élément binaire retenu (BRi, j-1/j), la première porte "ET" (G1Z') correspondant à polarité 0 ayant son autre entrée reliée à la polarité 0 de l'élément binaire explicite mémorisé de cette cellule, et la seconde porte "ET" (G1O') ayant son autre entrée reliée à la polarité 1 de l'élément binaire explicite mémorisé pour cette cellule; - une diode de découplage (DO') formant un "OU CABLE" et dirigeant la sortie de ladite seconde porte "ET" (G10') vers la ligne commune de candidature de polarité binaire 1 (CBPOj'), indiquant ainsi si l'élément binaire explicite mémorisé pour cette cellule est de polarité 1, en activant cette 16 2809504 ligne commune de candidature (CBPOj') lorsque ledit signal d'entrée d'élément binaire retenu est actif; - et une porte "OU" à deux entrées (G3') délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+ l), l'une de ses entrées étant reliée à la sortie de ladite seconde porte "ET" (GIO') et l'autre entrée étant reliée à la sortie d'une troisième porte "ET" à deux entrées (G2Z') ayant une entrée reliée à la sortie de ladite première porte "ET" (GIZ') et une autre entrée reliée, via un inverseur (I2), à la ligne commune de candidature de polarité 1 (CBPOj'), de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+l) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j- l/j) est actif, et que, simultanément, l'élément binaire explicite mémorisé pour cette cellule est de polarité 1 ou bien aucun signal actif n'est reçu sur la ligne commune de candidature correspondant à la polarité binaire 1 (CBPOj') lorsque l'élément binaire explicite mémorisé pour cette cellule est de polarité 0. De la même façon, pour mettre en oeuvre une recherche de plus petite valeur numérique de sélection, chacune desdites cellules (PSC - El') de la matrice PSA' comprend avantageusement: - deux portes "ET" à deux entrées (G1Z' et G1O'), dont l'une des entrées de chacune est reliée audit signal d'entrée d'élément binaire retenu (BRi, j-l/j), la première porte "ET" (G1Z') correspondant à polarité 0 ayant son autre entrée reliée à la polarité 0 de l'élément binaire explicite mémorisé de cette cellule, et la seconde porte "ET" (G1O') ayant son autre entrée reliée à la polarité 1 de l'élément binaire explicite mémorisé pour cette cellule; - une diode de découplage (DO') formant un "OU CABLE" et dirigeant la sortie de ladite première porte "ET" (G1Z') vers 17 2809504 la ligne commune de candidature de polarité binaire O (CBPZj'), indiquant ainsi si l'élément binaire explicite mémorisé pour cette cellule est de polarité 0, en activant cette ligne commune de candidature (CBPZj') lorsque ledit signal d'entrée d'élément binaire retenu est actif; - et une porte "OU" à deux entrées (G3') délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), l'une de ses entrées étant reliée à la sortie de ladite première porte "ET" (GIZ') et l'autre entrée étant reliée à la sortie d'une troisième porte " ET " à deux entrées (G20') ayant une entrée reliée à la sortie de ladite seconde porte "ET" (GIO') et une autre entrée reliée, via un inverseur (I2), à la ligne commune de candidature de polarité O (CBPZj'), de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+1) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j- 1/j) est actif, et que, simultanément, l'élément binaire explicite mémorisé pour cette cellule est de polarité O ou bien aucun signal actif n'est reçu sur la ligne commune de candidature correspondant à la polarité binaire O (CBPZj') lorsque l'élément binaire explicite mémorisé pour cette cellule est de polarité 1. Selon un aspect avantageux de l'invention, le dispositif de sélection peut délivrer une sortie explicite de la valeur numérique de sélection identifiée, cette valeur numérique identifiée étant élaborée à partir des signaux transmis sur lesdites lignes communes de candidature par le ou les éléments sélectionnés ayant cette valeur numérique de sélection identifiée. Lorsqu'on met en oeuvre une recherche de plus grande valeur numérique de sélection, ladite sortie explicite de la valeur numérique de sélection identifiée (SBO 1,..., SBOp) est avantageusement fournie directement par les signaux disponibles sur lesdites P lignes communes de 18 2809504 candidature correspondant à la polarité 1 (CBPO1 à CBPOp), si au moins un élément candidat pour sélection est présent dans le dispositif. Lorsqu'on met en oeuvre une recherche de plus petite valeur numérique de sélection, ladite sortie explicite de la valeur numérique de sélection identifiée (SBO1,..., SBOp) est préférentiellement fournie, via un inverseur par élément binaire, par les signaux disponibles sur lesdites P lignes communes de candidature correspondant à la polarité 0 (CBPZ1 à CBPZp), si au moins un élément candidat pour sélection est présent dans le dispositif. - Liste des figures D'autres caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description suivante de plusieurs modes de réalisation, donné à titre illustratif et non limitatif et des dessins annexés parmi lesquels - la figure 1 illustre la présentation sous forme de tableaux de valeurs numériques des éléments à sélectionner ou trier selon l'invention; - la figure 2 présente un premier mode de réalisation de dispositif de sélection par valeur numérique selon l'invention; - la figure 3 illustre une cellule de sélection par valeur numérique PSC du dispositif de la figure 2; - la figure 4 représente une matrice PSA, formée de M x P cellules PSC telle qu'illustrées en figure 3; - les figures 5A et 5B illustrent deux modes de réalisation d'une cellule PSC à valeur numérique " implicite ", respectivement lorsque le bit implicite est de valeur 0 et lorsque le bit implicite est de valeur 1; - la figure 6 représente une cellule PSC à valeur numérique 19 2809504 - les figures 8 et 9 présentent deux types d'unités de sélection par valeur numérique pour le dispositif de sélection de la figure 2, selon que la sélection se fait par plus grande ou plus petite valeur numérique; - la figure 10 présente un second mode de réalisation d'un dispositif de sélection par valeur numérique; - la figure 11 représente une cellule de sélection par valeur numérique (PSC') pour le dispositif de sélection de la figure 10; - la figure 12 illustre une matrice " PSA' " interconnectant M x P cellules PSC' selon la figure 11; - les figures 13A à 13D présentent différents modes de réalisation d'une cellule PSC' à valeur numérique " implicite " respectivement pour: - figure 13A: pour la sélection par plus grande valeur numérique lorsque le bit implicite est de valeur 0; - figure 13B: pour la sélection par plus petite valeur numérique lorsque le bit implicite est de valeur 0; - figure 13C: pour la sélection par plus grande valeur numérique lorsque le bit implicite est de valeur 1; - figure 13D: pour la sélection par plus petite valeur numérique lorsque le bit implicite est de valeur 1; - les figures 14A et 14B présentent une cellule PSC' à valeur numérique " explicite " mémorisée au sein de la cellule, selon que la sélection se fait par plus grande ou plus petite valeur numérique; - les figures 15A et 15B présentent un autre mode de réalisation de la cellule à valeur numérique " explicite " fournie à cette cellule par une mémoire externe, selon que la sélection se fait par plus grande ou plus petite valeur numérique; - les figures 16A etl 6B illustrent la sortie de la valeur numérique sélectionnée dans le dispositif PSA' lorsque la condition d'existence d'au moins un élément sélectionné est connue à l'extérieur, selon que la sélection se fait par plus grande ou plus petite valeur numérique; 2809504 - les figures 17A et 17B illustrent une première version de la sortie de la de la valeur numérique sélectionnée dans le dispositif PSA' lorsque la condition d'existence d'au moins un élément sélectionné n'est pas connue à l'extérieur, selon que la sélection se fait par plus grande ou plus petite valeur numérique; - les figures 18A et 18B illustrent une seconde version de la sortie de la valeur numérique sélectionnée dans le dispositif PSA' lorsque la condition d'existence d'au moins un élément sélectionné n'est pas connue à l'extérieur, selon que la sélection se fait par plus grande ou plus petite valeur numérique; - la figure 19 illustre un dispositif de sélection amélioré PSD, avec tri par classes d'éléments; - les figures 20 et 21 illustrent deux modes de réalisation de l'unité de tri par classe d'éléments (ECSU) pour le dispositif PSD de la figure 19. 6 - description de modes de réalisation de l'invention 6.1 introduction Par la suite, on présente divers modes de réalisation de sélection d'éléments par valeur numérique: d'abord le mode de sélection par rang d'élément, puis le mode de tri par classe d'éléments. On peut distinguer tout d'abord deux types d'applications dites "de base" suivant la nature du paramètre (de rang ou de tri) associé à chaque élément, à savoir une valeur numérique de paramètre "implicite" (donc fixe) ou "explicite" (donc mémorisée et potentiellement variable). On présente ci-après quelques exemples d'applications pratiques dans chaque type d'applications de base. 6.1.1 paramètres imvlicites Pour les paramètres "implicites", on peut envisager divers types d'associations "régulières" (c'est-à-dire algorithmiques) entre les valeurs de paramètres et le nombre d'éléments "non réguliers" ou d'associations "non 21 2809504 régulières" (prédéfini(e)s de manière arbitraire). La valeur numérique du paramètre implicite d'un élément est fixée par construction dans le dispositif. Un exemple courant d'association régulière est lorsque le paramètre de rang est implicitement identique au numéro d'élément proprement dit. On trouve parmi ces opérations possibles l'opération classique consistant à trouver le premier (FFO = "Find First One") élément candidat dans un ensemble ordonné d'éléments. Parmi les exemples types o la valeur de paramètre définie implicitement diffère du numéro d'élément, on trouve le traitement de listes d'éléments en fonction des paramètres de sélection (rang) de priorité et/ou de clé de tri qui leur sont associés (c'est-àdire une liste de C éléments candidats parmi M éléments possibles). 6.1.2 paramètres explicites Pour les paramètres "explicites", la gamme des applications est encore plus vaste étant donné que n'importe quelle valeur numérique de paramètre peut être attribuée à n'importe quel moment à chaque élément (la valeur numérique du paramètre explicite d'un élément étant mémorisée et accessible). Voici quelques exemples d'utilisation de données de paramètres explicitement variables: - modification de façon semi-permanente du rôle relatif de chaque élément (par exemple la priorité relative des alarmes) en fonction du type de phase de traitement; définition de manière dynamique du paramètre de rang ou de tri instantané d'un élément (par exemple un "temps de départ planifié" associé à une cellule actuellement mémorisée dans un emplacement donné d'une mémoire tampon, l'adresse de cet emplacement étant utilisé pour désigner une cellule en tant qu'élément dans le dispositif). 6.1.3 modes de réalisation décrits Les modes de réalisation proposés ciaprès sont à chaque fois décrits pour ces deux cas d'applications de base, c'est-à-dire avec une valeur numérique "implicite" ou "explicite". 22 2809504 En outre, en ce qui concerne les opérations de sélection par rang, les solutions proposées comprennent systématiquement deux types d'opérations possibles, à savoir la sélection des éléments ayant la plus grande ou la plus petite valeur numérique (de paramètre de rang). 6.1.4 glossaire Pour faciliter la lecture de la présente demande, on affecte aux différents éléments, lignes et signaux discutés un acronyme. La première fois qu'un terme apparaît, on précise son acronyme, ainsi qu'une traduction anglaise. On les récapitule ci-après: BP Polarité de bit BR signal d'élément binaire retenu BS ensemble de lignes communes CBP ligne commune de candidature CBPO ligne commune de candidature de la polarité un CBPZ ligne commune de candidature de la polarité zéro EBC ligne entrante d'élément binaire candidat EC signal entrant d'élément candidat ECS tri par classe d'éléments ECSU unité de tri par classe d'éléments EE entrée d'élément d'une matrice PSA ES signal sortant d'élément sélectionné LSB bit de poids le plus faible MSB bit de poids le plus fort PB bit de priorité mémorisé PSA matrice de sélection par valeur numérique PSC cellule de sélection par valeur numérique PSD dispositif de sélection par valeur numérique PSU unité de sélection par valeur numérique SBO sortie de bit sélectionné SBOO sortie du bit sélectionné de polarité un 23 2809504 SBOZ sortie du bit sélectionné de polarité zéro SBP ligne commune de sélection SBPO ligne commune de sélection de la polarité un SBPZ ligne commune de sélection de la polarité zéro SBS ligne sortante d'élément binaire retenu SE sortie d'élément d'une matrice PSA SEP signal de présence d'éléments triés SPLI identification du niveau de priorité sélectionné SPLV validation du niveau de priorité sélectionné SSK valeur numérique de clé de tri recherchée 6.2 principe de sélection par valeur numérique de rang Dans la suite de la description, on suppose un exemple classique d'application o la valeur numérique du rang associé à élément représente le niveau de priorité de cet élément. Le premier mode de réalisation se base sur les principes et sur l'algorithme de sélection par valeur numérique de rang (c'est-à-dire de niveau de priorité dans l'exemple décrit) suivant: - N niveaux de priorité distincts sont codés avec P = log2 N bits et classés de 1 à n, dont la valeur numérique correspond respectivement à tous les zéros et à tous les uns; - Deux protocoles de sélection par priorité, à savoir la sélection par niveau de priorité supérieur ou par niveau de priorité inférieur, (et on verra qu'ils débouchent pratiquement sur la même solution); en fait, ces deux protocoles de sélection par priorité peuvent être équivalents en principe selon que l'on utilise un codage direct ou en polarité inversée (par exemple, il est connu qu'une sélection de plus grande valeur numérique en codage direct est équivalente à une sélection de plus petite valeur numérique en codage en polarité inversée); - Si l'on considère un ensemble de M éléments possibles pouvant être traités par un dispositif de sélection par valeur numérique [ici de 24 2809504 niveau de priorité] (PSD), M représentant la capacité d'analyse dispositif, parmi lesquels C éléments (0 niveau de priorité) comme sur la figure 1. On notera que pour les (M - C) éléments (11, 12) qui ne sont pas candidats à la sélection, il est indifférent de supposer qu'ils aient ou non un niveau de priorité associé (d'o la valeur numérique XX... X dans leur rangée). - Puis, pour les valeurs numériques binaires des niveaux de priorité des C éléments, l'algorithme consiste à effectuer verticalement une sélection bit par bit en commençant par le bit de poids le plus fort (MSB), c'est-àdire le bit 1, puis en passant au bit suivant (bit 2), etc., jusqu'au bit de poids le plus faible (LSB), c'est-à-dire le bit p, comme suit: - Dans le cas de la sélection du niveau de priorité "supérieur", a) On examine la première colonne de bits de poids le plus fort MSB; si un bit d'au moins d'élément candidat est à 1, on ne retient que le ou les éléments candidats ayant ce premier bit à 1; sinon on retient les éléments candidats ayant un premier bit à zéro. b) On examine ensuite la deuxième colonne de bit 2 o seuls le ou les éléments retenus au paragraphe a) ci-dessus sont candidats; la même sélection s'applique pour le bit 2: si au moins un bit est à 1, on ne retient que le ou les éléments candidats restants ayant le deuxième bit à 1; sinon on 2809504 retient le ou les éléments candidats ayant le deuxième bit à zéro. c) Et ainsi de suite: on effectue la même opération de sélection bit par bit jusqu'au dernier bit p. Ensuite, le ou les éléments candidats restants sont sélectionnés comme ayant le code de niveau de priorité le plus élevé (plusieurs éléments peuvent avoir le même niveau de priorité et peuvent donc être sélectionnés ensemble lorsque ce niveau est le niveau supérieur). - Dans le cas de la sélection du niveau de priorité "inférieur": L'algorithme est symétrique, en remplaçant 1 par 0 et vice versa. Le processus de sélection bit par bit est alors le suivant: "Si au moins un bit est à 0, on ne retient que le ou les éléments candidats restants ayant ce bit à 0, sinon, on retient le ou les éléments candidats restants ayant ce bit à 1". Pour illustrer ce principe, on considère un exemple (de taille réduite) tel qu'il est représenté sur le tableau 1 avec M = 8 et C = 5, et l'on applique une sélection de niveau de priorité "inférieur" sur des valeurs numériques de niveau de priorité à 4 bits M = Candidat ou non ? = Niveau de priorité = 1 Oui 6 2 Non [15] 3 Oui 3 4 Oui 12 Non [2] 6 Oui 3 7 Non [8] 8 Oui 7 26 2809504 B: Elément: | 1 2 3 P =4 Sélectionné 1 0 1 (0) (1) [2] [1] [11 [1] [0] 3 0 0 1 0 X 4 1 (0) (1) (0) [5] [0] [0] [0] [1] 6 0 0 1 0 X [7] [0] [1 [ 1] m=8 0 1 (1) (0) Tableau 1 - Exemple d'opération de sélection par priorité inférieure Les quatre opérations de sélection bit par bit sont exécutées comme suit: 1. Pour le bit 1, quatre éléments (1, 3, 6 et 8) sont retenus étant donné que leur premier bit est à 0; 2. Pour le bit 2, seuls deux des éléments précédemment retenus sont retenus étant donné que leur deuxième bit est à 0, à savoir les éléments 3 et 6. 3. Pour le bit 3, les éléments précédemment retenus (3 et 6) sont encore retenus étant donné que leur troisième bit est à 1 et qu'aucun élément retenu n'a un troisième bit à 0; 4. Pour le bit 4, les deux éléments précédemment retenus (3 et 6) sont encore retenus étant donné que leur quatrième bit est à 0, et sont tous deux finalement sélectionnés comme ayant la plus petite valeur numérique de niveau de priorité (à savoir la valeur 3) parmi les 5 éléments candidats. On peut en outre remarquer que la symétrie entre sélection par priorité "supérieure" et "inférieure" s'applique également en termes d'application (c'est-à- dire d'utilisation du dispositif de sélection PSD). En effet, afin de trouver un niveau de priorité supérieur, on peut effectuer soit une sélection par priorité 27 2809504 supérieure, soit une sélection par priorité inférieure sur leurs codes binaires complémentaires (et vice versa). 6.3 dispositifs de sélection par niveau de priorité Deux propositions de base de dispositifs de sélection par niveau de-priorité (PSD et PSD') sont décrites successivement dans les chapitres 6.4 et 6.5 suivants. Selon le principe décrit ci-dessus, présenté sous forme d'un tableau des M valeurs numériques de niveau de priorité des éléments reflétant une structure à deux dimensions (M éléments x P bits) pour le traitement des niveaux de priorité, la principale similitude entre les deux propositions tient au fait que l'objectif est de réaliser un compromis optimal entre complexité et temps de réponse conduit à une distribution (quasi) optimale du minimum d'informations requises dans cette structure M x P (c'est-à-dire, pour chaque bit individuel de la valeur numérique de niveau de priorité d'un élément, d'une part la polarité de ce bit et d'autre part la condition que ce bit est retenu ou non au cours du processus de sélection), et au maintien de la centralisation de certaines fonctions minimales (par exemple pour effectuer l'opération de sélection suivant l'algorithme de recherche spécifique). La principale différence entre les deux propositions se situe dans le degré de la distribution des fonctions. La deuxième version du dispositif (PSD') est plus distribuée que la première (PSD), mais cette dernière est un peu plus souple en ce qui concerne le type d'algorithme de sélection par priorité, et elle peut également être perfectionné par l'adjonction d'une fonction de tri par classe d'éléments. 6.4 -première proposition de base (PSD) Moins distribué que le deuxième dispositif présenté au chapitre 6.5, ce premier dispositif de sélection par priorité (PSD) proposé offre plus de souplesse pour effectuer une opération de sélection par priorité "supérieure" ou "inférieure". 6.4.1 - Description générale du premier dispositif PSD proposé L'architecture générale de la première version PSD du dispositif peut être illustrée comme sur la figure 2, c'est-à-dire avec: - une matrice de sélection par priorité (PSA = "Priority Selection Array") à deux dimensions (M x P), comportant: 28 2809504 - M x P cellules de sélection par priorité (PSC = "Priority Selection Cell"), - M entrées d'élément EE ("Element Input") et M sorties d'élément SE ("Element Output") selon la dimension M (c'est-à-dire relatives à M éléments), chaque entrée EE pouvant recevoir un signal d'élément candidat EC ("Candidate Element") et chaque sortie SE pouvant délivrer un signal d'élément sélectionné ES ("Selected Element"). - P ensembles de lignes communes, ou de bus (BS = "Bus System") selon la dimension P (c'est-à-dire relatifs aux P bits), se raccordant à une unité de sélection par priorité (PSU = "Priority Selection Unit") [par la suite, on désigne parfois une ligne commune par le terme ligne de bus]. - et une unité de sélection par priorité (PSU) commandant le processus de sélection bit par bit. En outre, chaque cellule PSC de la matrice PSA est définie comme sur la figure 3, c'est-à-dire avec: - une ligne entrante de bit (ou élément binaire) candidat EBC ("Candidate Bit Input") et une ligne sortante de bit retenu SBS ("Selected Bit Output") selon la dimension M. Pour une cellule PSCx,j relative à un bit de rang j, le signal élément binaire retenu BRx,j/j+l ("Retained Bit") que cette cellule élabore, sort sur sa ligne SBSx,j, et entre sur la ligne EBCx, j+l de la cellule PSCx, j+l du bit de rang suivant j+l. - et quatre lignes communes dans le système de bus BS selon la dimension P, soit pour chaque bit j, deux lignes communes de candidature (CBPZj, CBPOj) allant de la matrice PSA à l'unité PSU et indiquant respectivement la candidature de polarité zéro et la candidature de polarité un du bit j, et deux lignes communes de sélection (SBPZj, SBPOj) allant de l'unité PSU à la matrice PSA, et 29 2809504 indiquant respectivement la sélection de polarité zéro et la sélection de polarité un du bit j. Les M x P cellules PSC de la matrice PSA sont interconnectées de la manière indiquée sur la figure 4. Elles sont indicées i, j; de même que les signaux et lignes correspondants. 6. 4.2 - Aspects complémentaires pour le premier dispositifPSD Les principaux aspects complémentaires décrits ci-après concernent: - Les modes de réalisation possibles pour les cellules PSC en fonction du "type d'application de base"; - Les modes de réalisation possibles pour l'unité PSU en fonction du type d'algorithme de sélection. 6. 4.2.1 - Cellules PSC Comme indiqué précédemment, on propose ci-après deux "applications de base", à savoir: - Application A, dans laquelle un niveau de priorité fixe est "implicitement" associé à chacun des M éléments; - Application B, dans laquelle un niveau de priorité variable est "explicitement" associé à chacun des M éléments. Compte tenu de la compatibilité entre les cellules PSC des applications A et B, on verra en outre qu'une autre application C intermédiaire est également concevable, dans laquelle une partie des M éléments ont un niveau de priorité fixe (implicite) et d'autres éléments ont un niveau de priorité variable (explicite). De plus, une autre application D est également possible, dans laquelle les éléments ont des codes de niveau de priorité "mixte", c'est-à-dire dans laquelle une partie des bits sont fixes ("implicites") et d'autres sont variables ("explicites"). * application A Dans l'application A, la valeur numérique de niveau de priorité, associée de façon fixe à chaque élément, est dit "implicite" car aucune donnée explicite n'est utilisée pour désigner ce niveau de priorité. Dans ce cas, la valeur numérique 2809504 associée à un élément est intégrée de manière statique dans la réalisation des cellules PSC de la matrice PSA du dispositif. Aucune hypothèse particulière n'est faite: en effet, en ce qui concerne le type d'association entre les éléments et les niveaux de priorité, elle peut être soit "régulière" (c'est-à-dire basée sur un algorithme), soit "non régulière". Voici quelques exemples d'associations algorithmiques: Niveau de priorité 1 ou 2 en fonction de la parité impaire/paire du numéro d'élément; - Niveau de priorité 1 ou 2 en fonction d'un fractionnement à seuil des M éléments en deux sous-ensembles adjacents d'éléments; - Niveau de priorité 1, 2,... N identique au numéro d'élément lorsque M=N. Dans l'application A, la valeur numérique de niveau de priorité de chaque élément est donc câblée dans les cellules du dispositif réalisé, la solution utilisée consistant à fixer dans la cellule correspondante proprement dite la polarité de bit de la valeur numérique du niveau de priorité implicite. Ainsi, comme l'illustrent les figures 5A et 5B, on prévoit deux réalisations différentes pour une cellule PSC-I ("I" pour niveau de priorité "implicite"), à savoir: une cellule PSC-IZ lorsque lebit correspondant de valeur numérique de niveau de priorité est fixé à zéro, et une cellule PSC-IO lorsque le bit est fixé à un. Pour chacun des P bits, une cellule PSC-IZ (ou PSC-IO) pour l'application A fonctionne comme suit: - Un signal entrant d'élément binaire retenu BR actif (lorsqu'il est à un) sur la ligne entrante de bit candidat EBC alimente la ligne commune de candidature CPBZ (ou CBPO) en "OU CABLE" par l'intermédiaire d'une diode de découplage D, activant ainsi la ligne de bus de candidature appropriée vers l'unité PSU; - En fonction des signaux actifs ou non qu'elle détecte sur les lignes communes de candidature CPBZ et CBPO, l'unité PSU active la ligne commune de sélection SBPZ ou SBPO selon la polarité du bit 31 2809504 sélectionné; si la cellule PSC-I détecte un signal actif sur une ligne commune de sélection de la même polarité que celle de son bit implicite et si la cellule considérée est activée par le signal entrant BR sur sa ligne entrante EBC, la porte ET G génère, sur sa ligne sortante SBS, un signal sortant BR actif (c'est-à-dire à un) indiquant que ce bit de cet élément a été retenu, ce qui signifie, à ce stade (c'est-à-dire jusqu'à ce bit inclus), que l'élément fait encore partie des éléments retenus dans le processus de sélection. - A l'inverse, le signal sortant BR élaboré par la cellule PSC-I n'est pas actif (c'est-à-dire à zéro) sur sa ligne sortante SBS lorsque le signal entrant BR n'est pas actif, ou bien lorsqu'il est actif mais que la polarité de bit sélectionné reçue de l'unité PSU ne correspond pas à celle du bit implicite fixée dans la cellule PSC-I. application B Dans l'application B, la valeur numérique de niveau de priorité associée (de façon dynamique ou semi-permanente) à chaque élément est dit "explicite" car on utilise des données explicites pour désigner ce niveau de priorité. Dans ce cas, la valeur numérique du niveau de priorité explicite d'un élément peut être mémorisée soit au sein du PSD proprement dit (plus particulièrement dans les P cellules PSC de cet élément au sein de la matrice PSA), soit dans une mémoire adjacente à l'extérieur du PSD (auquel cas la polarité de chaque bit de la valeur numérique est transmise de cette mémoire externe à la cellule PSC correspondante de cet élément). 1) Code de niveau de priorité explicite au sein du dispositif (version B 1): Une première solution consiste à intégrer chaque bit de mémoire de la valeur numérique de niveau de priorité associée (c'est-à-dire le bit de priorité PB) dans la cellule apparentée PSC-E1 ("l"pour version B1, "E" pour bit "explicite") comme on le voit sur la figure 6. Dans ce cas, la matrice PSA intègre également la fonction de mémoire pour enregistrer les valeurs numériques de niveau de priorité associées aux divers éléments. 32 2809504 Ainsi, dans la présente version de l'application B, pour un élément donné I, la valeur numérique de niveau de priorité est inscrite en utilisant la matrice PSA comme mémoire classique de M rangées de P bits, c'est-à-dire sélectionnant la rangée I et enregistrant les P bits de la valeur numérique requise, chaque point de mémoire PB des cellules PSC-E sélectionnées étant mis à 0 ou 1 au moyen de signaux d'accès d'écriture "S" ou "R" (on peut utiliser un système classique quelconque pour effectuer cette opération d'écriture dans la matrice PSA utilisée comme mémoire). Pour chacun des P bits, une cellule PSC-E1 pour l'application B 1 fonctionne comme suit pour une opération de sélection par priorité: - Un signal entrant d'élément binaire retenu BR actif (lorsqu'il est à un) sur la ligne entrante de bit candidat EBC de la cellule autorise l'émission d'un signal actif (à 1) sur la ligne commune de candidature CPBZ ou CBPO en fonction de la polarité de bit mémorisée dans le point de mémoire du bit de priorité (PB) par l'intermédiaire de la porte ET G1Z ou G10 et par l'intermédiaire d'une diode de découplage DZ ou DO, en activant ainsi la ligne commune appropriée de candidature CBPZ ou CBPO vers l'unité PSU; En fonction des signaux actifs ou non qu'elle détecte sur les lignes communes de candidature CPBZ et CBPO, l'unité PSU active la ligne commune de sélection SBPZ ou SBPO selon la polarité de bit sélectionné; dans la cellule, si la ligne commune SBPZ (ou SBPO) est active, la porte ET G2Z (ou G20) délivre un 1 lorsque la polarité du bit sélectionné correspond à celle du bit explicite mémorisé dans la cellule et si cette dernière est activée par le signal entrant BR; dans ce cas, la porte OU G3 délivre, sur la ligne sortante SBS de la cellule, un signal sortant BR actif (à un) indiquant que ce bit de cet élément a été retenu, ce qui signifie qu'à ce stade l'élément fait encore partie des éléments retenus dans le processus de sélection. 33 2809504 - A l'inverse, le signal sortant BR élaboré par la cellule n'est pas activé (c'est-à-dire à zéro) sur sa ligne sortante SBS lorsque le signal entrant BR n'est pas actif, ou bien lorsqu'il est actif mais que la polarité de bit sélectionné reçue de l'unité PSU ne correspond pas à celle du bit explicite mémorisée dans le point de mémoire PB de la cellule. 2) Code de niveau de priorité explicite à l'extérieur du dispositif (version B2) Pour stocker les valeurs numériques de niveau de priorité des M éléments, cette deuxième solution propose la mise en oeuvre d'une mémoire externe qui est raccordée (c'est-à-dire, dans le présent document, associée bit par bit) à la matrice PSA par au moins une ligne de transmission d'un signal de polarité de bit BP (= "Bit Polarity") , de sorte que chaque cellule PSC-E2 reçoit sa polarité de bit appropriée depuis la mémoire externe, comme l'illustre la figure 7. Alors, une cellule PSC-E2 pour l'application B2 fonctionne comme une cellule PSC-E1 pour l'application B1, si ce n'est que les deux polarités de bit alimentant les portes G10 et G1Z proviennent maintenant du signal entrant BP (l'un directement et l'autre par l'intermédiaire de l'inverseur I), et non plus d'un point de mémoire PB local comme dans le cas précédent. - Applications mixtes (C et D): A partir de la description précédente de divers types de cellules PSC, on comprend qu'on peut les mélanger de manière compatible dans une réalisation particulière de dispositif PSD pour des applications C ou D telles que définies précédemment. 6.4.2.2 - Unité de sélection par priorité (PSU) pour le dispositifPSD Deux types d'unité PSU de base sont décrits ci-après, respectivement pour l'algorithme de sélection par priorité "supérieure" ou par priorité "inférieure", c'est-à-dire pour sélectionner en fait le ou les éléments ayant la plus grande ou la plus petite valeur numérique de niveau de priorité. 34 2809504 Comme cela a déjà été mentionné, ce qui importe pour le dispositif de sélection sont d'une part les valeurs numériques réelles qu'il traite et d'autre part le mode de sélection (plus grande ou plus petite valeur) qu'il utilise, sachant que l'interprétation de ces valeurs en termes de priorités fonctionnellement supérieures ou inférieures reste ouverte et laissée à l'application, ceci n'ayant pas incidence sur le fonctionnement du dispositif PSD proprement dit. Pour la sélection par priorité "supérieure", pour chacun des P bits, l'unité PSU émet un 1 sur une des 2 lignes de bus (ou lignes communes) de sélection comme suit (voir la figure 8): - Si l'unité PSU reçoit un 1 sur la ligne commune de candidature CBPO, elle active la ligne commune de sélection SBPO; - Sinon, si elle reçoit un 1 sur la ligne commune de candidature CBPZ, elle active la ligne commune de sélection SBPZ. Pour la sélection par priorité "inférieure", pour chacun des P bits, l'unité PSU émet un 1 sur une des 2 lignes de bus de sélection comme suit (voir la figure 9): - Si l'unité PSU reçoit un 1 sur la ligne commune de candidature CBPZ, elle active la ligne commune de sélection SBPZ; - Sinon, si elle reçoit un 1 sur la ligne commune de candidature CBPO, elle active la ligne commune de sélection SBPO. Dans les deux types d'unité PSU, l'inverseur O et la porte G autorisent la condition alternative "sinon" lorsque la condition préférée n'est pas remplie. En outre, des amplificateurs (non représentés sur les figures 8 et 9) peuvent être prévus si besoin est sur les lignes de bus pour commander les conditions électriques de sortie sur ces lignes de bus. De plus, une propriété intéressante de l'unité est que ses lignes de bus de sélection fournissent également une sortie explicite (non représentée sur les figures 2, 8 et 9) de la valeur numérique de niveau de priorité (supérieur ou inférieur) sélectionnée par le dispositif PSD, en plus des identités des éléments sélectionnés marquées sur les sorties ES de la matrice PSA. Ainsi, suivant 2809504 l'application, le dispositif PSD peut fournir soit le niveau de priorité sélectionné, soit les identités des éléments sélectionnés, soit les deux. 6.5 - Deuxième proposition de base (PSD') Cette deuxième proposition de dispositif de sélection par priorité (PSD') est plus distribuée que la première (PSD). En effet, la logique de sélection précédemment centralisée dans l'unité PSU est maintenant répartie dans les cellules individuelles (PSC'). 6.5.1 - Description générale du dispositifPSD' L'architecture générale de la version PSD' du dispositif est illustrée sur la figure 10 et comprend fondamentalement une matrice de sélection par priorité (PSA') à deux dimensions (M x P), comportant: - M x P cellules de sélection par priorité (PSC') - M entrées d'élément (EE) et M sorties d'élément (SE) selon la dimension M (c'est-à-dire relatives aux éléments M), pouvant porter respectivement les signaux entrants d'élément candidat (EC) et les signaux sortants d'élément sélectionné (ES) (comme dans la première version PSD); - P systèmes de bus (BS'), ou plus généralement ensembles de lignes communes, selon la dimension P, relatifs aux P bits du code de niveau de priorité et interconnectant les cellules PSC' x, j pour la même valeur de j (c'est-à-dire correspondant au même bit Bj). En outre, chaque cellule PSC' de la matrice PSA' est définie comme sur la figure 11, c'est-à-dire avec: - une ligne entrante de bit (ou élément binaire) candidat EBC et une ligne sortante de bit retenu SBS selon la dimension M. Pour une cellule PSCx,j relative à un bit de rang j, le signal élément binaire retenu BRx,j/j+1 ("Retained Bit") que cette cellule élabore, sort sur sa ligne SBSx,j, et entre sur la ligne EBCx, j+ lde la cellule PSC x, j+l du bit de rang suivant j+l (comme dans le premier PSD). 36 2809504 - et deux lignes communes de candidature dans le système de bus BS' (CBPOj et CBPZj) selon la dimension P pour interconnecter les cellules PSC'x,j correspondant au même bit Bj, indiquant la polarité de bit candidat zéro et un respectivement. Les M x P cellules PSC' de la matrice PSA' sont interconnectées comme sur la figure 12. A ce stade, deux caractéristiques principales différencient cette version PSD' de la version PSD du dispositif: - Pas d'unité "PSU" associée à la matrice PSA'; - Les ensembles de lignes communes BS' ne comprennent pas de lignes de bus de sélection de SBP. 6.5.2 - Propositions complémentaires pour le dispositif PSD' Comme à la section 6.4.2, ces aspects concernent à la fois les types particuliers d'applications "de base" et les types particuliers de sélection par priorité, ce qui conduit à des modes de réalisation particuliers pour les cellules PSC' dans la matrice PSA'. Les mêmes types d'applications A, B, C, D sont utilisés ici, tel qu'ils sont définis à la section 6.4.3. Toutefois, étant donné que dans le dispositif PSD', les cellules PSC' dépendent également du type de protocole de sélection par priorité ("supérieure" ou "inférieure"), on doit maintenant considérer des "cas" définis en combinant les applications avec ce dernier, ce qui permet d'obtenir 8 cas différents de cellules PSC: AH, AL, BH, BL, CH, CL, DH, DL (avec deux fois plus de versions pour BH et BL, soit H1H, B1L, B2H, B2L). 6.5.2.1 - Cellules PSC' - Cas AH et AL Dans l'application A, dans laquelle les bits de code de priorité sont implicites et câblés dans les cellules PSC', on utilise deux types de cellules différentes suivant que le bit implicite est à zéro ou à un. Les cellules PSC-I' pour les cas AH et AL sont illustrées sur les figures 13A et 13B pour un bit implicite à zéro et sur les figures 13C et 13D pour un bit implicite à un. 37 2809504 Pour le cas AH, une cellule PSC-IZH' pour un bit implicite à zéro fonctionne comme suit: - Un signal entrant de bit retenu BR actif (lorsqu'il est à un), reçu sur la ligne entrante de bit candidat EBC, alimente la ligne commune CBPZ en "OU câblé" par l'intermédiaire d'une diode de découplage D, en activant ainsi la ligne commune de candidature de polarité zéro; - Si la ligne de bus de candidature de polarité un (CBPO) reste à zéro (ce qui signifie qu'aucune autre cellule PSC' pour le même bit Bj n'applique un bit candidat à un), ce signal sur CBPO après inversion par l'intermédiaire de l'inverseur I autorise la sélection du bit candidat local zéro en activant la porte ET G qui émet, sur sa ligne sortante de bit retenu SBS, un signal sortant de bit retenu BR actif (à 1) , indiquant que ce bit de cet élément a été sélectionné. - A l'inverse, le signal sortant de bit retenu BR n'est pas activé (c'està- dire à 0) sur sa ligne sortante de bit retenu SBS lorsque le signal entrant de bit retenu BR n'est pas actif, ou bien lorsqu'il est actif mais que la ligne commune CBPO est active (ce qui signifie que la polarité du bit sélectionnée doit être à un, et non pas à zéro). Une cellule PSC-IOH' pour un bit implicite à un dans le cas AH fonctionne comme suit: - Un signal entrant de bit retenu BR actif (lorsqu'il est à un), reçu sur la ligne entrante de bit candidat EBC, alimente la ligne commune CBPO en "OU câblé" par l'intermédiaire d'une diode de découplage D, en activant ainsi la ligne commune de candidature de polarité un; - De plus, la ligne entrante de bit candidat EBC est directement raccordée à la ligne sortante de bit retenu SBS, auquel cas un signal entrant de bit retenu BR actif génère toujours un signal sortant de bit retenu BR actif, étant donné qu'un bit candidat est toujours sélectionné dans AH lorsque le bit local est à un. 38 2809504 On peut voir que, de façon stricte, l'activation de la ligne commune CBPZ via la diode D dans une cellule PSC-IZH' n'est pas obligatoire dans le cas AH, o en fait la ligne commune CBPZ n'est pas rigoureusement nécessaire. Toutefois, comme on l'explique plus loin, elle pourrait être utile afin de permettre également au dispositif PSD' de délivrer la valeur numérique du niveau de priorité sélectionné (voir section 6.5.2.2). Pour le cas AL, le fonctionnement d'une cellule PSC-IOL' et d'une cellule PSC-IZL' peut facilement être déduit de celui de cellules respectives PSCIZH' et PSC-IOH', par permutation symétrique des polarités de bit zéro et un. En conséquence, la même remarque que ci-dessus s'applique ici, à savoir que l'activation de la ligne commune CBPO via D dans une cellule PSC-IOL' n'est pas obligatoire dans le cas AL, o en fait la ligne commune CBPO n'est pas rigoureusement nécessaire. - Cas BH et BL Comme à la section précédente 6.4.2, on considère en fait deux versions BI1 et B2, suivant la localisation de la mémoire utilisée pour stocker les bits de priorité PB, à savoir respectivement à l'intérieur et à l'extérieur de la cellule PSC-E'. 1) Valeur numérique de niveau de priorité au sein du dispositif PSD': Comme dans la première version PSD, la première solution nous conduit à intégrer chaque bit de mémoire de la valeur numérique de niveau de priorité (c'est-à-dire le point de mémoire PB) dans la cellule PSC-E1' apparentée, comme on le voit sur la figure 14. Ainsi, on ne décrit ici que les différentes avec le cas homologue concernant la version PSD (voir figure 6). Les figures 14A et 14B montrent les deux variantes de cellule PSC- E1H' et PSC-ElL' se rapportant respectivement au protocole de sélection par priorité supérieure et inférieure. Une application B 1H de cellule PSC-E1H' fonctionne comme suit: 39 2809504 - Un signal entrant de bit retenu BR actif (lorsqu'il est à un), reçu sur la ligne entrante de bit candidat EBC, entraîne l'émission d'un signal actif (à 1) sur la ligne commune CBPZ ou CBPO, suivant la polarité de bit mémorisée dans le point de mémoire du bit de priorité (PB), via la porte ET G1Z' ou G10O' et via une diode de découplage DZ ou DO, en activant ainsi la ligne commune appropriée de candidature de polarité, CBPZ ou CBPO; - Si la ligne commune CBPO est activée de manière locale par la cellule proprement dite (c'est-à-dire si le point de mémoire PB et le signal entrant de bit retenu BR sont tous deux actifs à 1 pour activer la sortie de la porte ET G1O'), cette condition génère directement, sur la ligne sortante de bit sélectionné SBS, un signal de sortie de bit retenu BR actif (à 1) par l'intermédiaire de la porte OU G3'; sinon, si la ligne commune CBPZ est activée de manière locale par la cellule proprement dite (c'est-à-dire si le point de mémoire PB est à 0 et le signal entrant de bit retenu BR est à 1 pour activer la sortie de la porte ET G1Z'), et si la ligne commune CBPO reste inactive (à 0), la porte ET G2Z' génère également, mais indirectement, un signal de sortie de bit retenu BR actif (à 1) par l'intermédiaire de la porte OU G3'; - A l'inverse, le signal sortant BR élaboré par la cellule n'est pas activé (c'est-à-dire à zéro) sur sa ligne sortante SBS lorsque le signal entrant BR est inactif (à 0), ou bien lorsqu'il est actif mais que le point de mémoire PB est à 0 et qu'il n'est pas sélectionné car la ligne commune CBPO est active (à 1). Dans le même esprit que dans les cas AH et AL, on peut voir que, de façon stricte, l'activation de la ligne commune CBPZ via une diode de découplage DZ dans une cellule PSC-ElH' n'est pas obligatoire dans un cas B1H, o en fait la ligne commune CBPZ n'est pas rigoureusement 2809504 nécessaire. Toutefois, comme on l'explique plus loin, elle pourrait être utile afin de permettre également au dispositif PSD' de fournir la valeur numérique du niveau de priorité sélectionné (voir section 6.5.2.2). Pour le cas B1L, le fonctionnement d'une cellule PSC-E1L' peut facilement être déduit de celui d'une cellule PSC-E1H' dans le cas B1H, par permutation symétrique des polarités de bit zéro et un. En conséquence, une remarque similaire sur la stricte nécessité de la ligne commune CBPO s'applique ici. 2) Valeur numérique de niveau de priorité à l'extérieur du dispositif PSD': L'extrapolation de la version B 1 à la version B2 à la section 6.4. 2 s'applique également ici entre les cas ci-dessus B1H et B1H et les cas présents B2H et B2L, représentés sur les figures 15A et 15B. En conséquence, une cellule PSC-E2H' pour le cas B2H et une cellule PSC- E2L' pour le cas B2L exploitent respectivement une cellule PSC-ElH' (pour le cas B1H) et une cellule PSC-ElL' (pour le cas B1L), si ce n'est que les deux polarités alimentant les portes GlO' et GlZ' proviennent maintenant du signal entrant BP (une directement et l'autre par l'intermédiaire de l'inverseur Il), et non plus du point de mémoire local PB. - Applications mixtes (CH, CL, DH, DL): La même remarque que celle faite à la section 6.4.2 s'applique ici. 6.5.2.2 - Sortie de la valeur numérique du niveau de priorité sélectionné Comme indiqué à la section précédente 6.4.2.2, une propriété intéressante de l'unité PSU dans un dispositif PSD tient au fait que ses lignes commune de polarité de bit sélectionné fournissent également une sortie explicite de la valeur numérique du niveau de priorité sélectionné. Dans la présente proposition de dispositif PSD', il n'existe pas d'unité PSU et les signaux de polarité de bit sélectionné ne sont pas disponibles en tant que tels pour sortir facilement la valeur numérique du niveau de priorité 41 2809504 sélectionné. Ainsi, afin d'offrir cette possibilité dans la version PSD' du dispositif, les moyens supplémentaires suivants sont nécessaires: - Si on considère la seule ligne commune de candidature (CBPO ou CBPZ, respectivement pour la sélection par priorité supérieure ou inférieure) strictement nécessaire dans un dispositif PSD', cette ligne commune unique par bit Bj (dans le système de bus BSj) indique si oui ou non au moins un élément candidat Ei a un bit Bj "plus fort" (respectivement 1 ou 0 pour la priorité supérieure ou inférieure); si cette ligne commune est active, la polarité du bit sélectionné est forcément celle-là; sinon, si cette ligne commune n'est pas active, la polarité du bit sélectionné peut alors être la polarité de bit opposée ("plus faible"), à condition qu'il y ait au moins un élément candidat (CóO). - En conséquence, si l'application extérieure au dispositif PSD' sait déjà si C est différent de 0 ou non, elle peut directement utiliser les P lignes commune individuelles (CBP1,...CBPp) des P systèmes de bus pour sortir la valeur numérique à P bits du niveau de priorité sélectionné (qui n'est implicitement valable que lorsque C est différent de 0), comme sorties de bit sélectionné (SBO1,...SBOp) (="Selected Bit Output ") comme le montre les figures 16A et 16B. - A l'inverse, si l'application extérieure au dispositif PSD' ne sait pas si C est différent de 0 ou non, des moyens supplémentaires d'identification du niveau de priorité sélectionné SPLI ou SPLI' (= "Selected Priority Level Identification") sont prévus dans un dispositif PSD' (à la place de l'unité PSU du dispositif PSD), comme on le voit respectivement sur les figures 17A, 17B et 18A, 18B: - Dans une première version représentée sur les figures 17A et 17B, la valeur numérique du niveau de priorité sélectionné est fournie au moyen de deux signaux de sortie de bit sélectionné (SBOZ et SBOO), l'un indiquant, lorsqu'il est actif en un, la polarité zéro du 42 2809504 bit sélectionné et l'autre la polarité un (comme dans l'unité PSU du dispositif PSD décrit à la section 6.4.2.2), à savoir, lorsque: SBOOj = SBOZj = => sortie obtenue: 0 0 Bit j non sélectionné (donc pas de code sélectionné) 0 1 Bit j sélectionné à 0 1 0 Bitj sélectionné à 1 1 1 Impossible. L'élément supplémentaire SPLI doit donc effectuer un traitement logique similaire à celui de l'unité PSU représentée sur les figures 8et9. - Comme alternative, dans la deuxième version représentée sur les figures 18A et 18B, la valeur numérique du niveau de priorité sélectionné est fournie au moyen d'un seul signal SBO par bit (indiquant sa polarité 0/1), plus un signal commun de validation du niveau de priorité sélectionné SPLV (= "Selected Priority level Validation") indiquant (lorsqu'il est à 1) si la valeur numérique fournie en sortie (SBO1, SBOj,...SBOp) est validée (c'est-à-dire lorsque C est différent de 0); le signal de sortie individuel SBOj par bit Bj est directement dérivé de la ligne commune principale de polarité de bit "la plus forte" (c'est-à-dire respectivement CBPOj ou CBPZj pour la sélection "supérieure" ou "inférieure") du système à bus BSj. Le signal commun SPLV est obtenu par une condition logique vérifiant qu'il y a au moins un élément candidat (C différent de 0), c'est-à-dire simplement que la condition CBPZj + CBPOj = 1 est remplie pour un des P bits, par exemple le bit Bj (sur les figures 18A et 18B, ce contrôle est effectué par la porte OU G sur le premier bit B1). En conséquence, dans la version SPLI', chaque ensemble de lignes communes BSj' n'est constitué que d'une ligne commune, à savoir celle de polarité de bit "la plus 43 2809504 forte", sauf pour une valeur de j (par exemple j = 1 comme sur les figures 18A et 18B) pour laquelle on utilise les deux lignes commune CBPZ et CBPO afin de permettre l'élaboration du signal de sortie commun de validation SPLV. 6.6- principe de tri par classe d'éléments avec cellules PSC du dispositif PSD 6.6.1 Principe La présente proposition se fonde sur l'algorithme de tri suivant: - L'algorithme de tri considéré consiste à sélectionner (trier) tous les éléments d'une même classe d'éléments (parmi C éléments candidats faisant partie de M éléments possibles) auxquels est associée une valeur numérique donnée, appelée clé de tri recherchée (SSK = "Searched Sorting Key"), afin d'identifier tous les éléments candidats appartenant à cette classe SSK; - N clés de tri distinctes sont codées avec P bits, n'importe quel type de codage étant utilisé (y compris un codage binaire naturel de 1 à n clés de tri codées sur P = log2N bits); Comme pour expliquer précédemment le principe utilisé pour la sélection par priorité, pour modéliser le processus de tri par classes d'éléments, on peut considérer une structure à deux dimensions de M x P bits en disposant les clés de tri des M éléments dans un tableau composé de M rangées et P colonnes, tel qu'il est représenté sur la figure 1 déjà commenté. En fait, pour les (M - C) éléments 11, 12 qui ne sont pas candidats à la sélection, cela n'a pas d'importance ici de supposer qu'ils ont également une clé de tri ou qu'ils n'en ont pas (d'o le code XX... X dans leur rangée). - Puis, pour les clés de tri définies ci-dessus associées aux M éléments, l'algorithme de tri peut simplement être effectué verticalement par une sélection bit par bit des rangées (éléments) ayant des bits qui 44 2809504 correspondent à la clé de tri SSK donnée. Clairement, une telle opération peut être effectuée de nombreuses manières, en parallèle et/ou en série sur les P bits; toutefois, de façon à étendre les possibilités des cellules PSC d'une matrice PSA de dispositif PSD, on propose d'effectuer cette opération de la même manière, à savoir en commençant par le bit de poids fort (MSB), jusqu'au bit de poids faible (LSB), c'est-à-dire le bit p. En conséquence, la proposition d'un dispositif PSD amélioré, appelé PSD/ECS, avec fonction de tri par classe d'éléments (ECS = "Element Class Sorting") se présente naturellement comme suit: - L'architecture d'un dispositif PSD/ECS est illustrée sur la figure 20, c'est-à-dire comportant: - Un dispositif PSD tel que défini précédemment, dans lequel on utilise la même matrice PSA et les mêmes cellules PSC (PSC-I, PSC-E1 ou PSC-E2) (la partie PSU n'étant pas utilisée en tant que telle dans le dispositifPSD/ECS); - Et unité de tri par classe d'éléments ECSU spécifique (= "Element Class Sorting Unit ") rajoutée au PSD proprement dit, cette unité ESCU: - étant raccordée aux P ensembles de lignes communes (systèmes de bus) BS de la matrice PSA, - et ayant P entrées externes pour recevoir la clé de tri recherchée donnée (SSK), c'est-à-dire SSK1, SSKj,...SSKp. La définition d'une unité ECSU peut être faite en deux versions, c'est-à- dire: - une première version ECSU1 uniquement capable de commander le processus de tri, représentée sur la figure 20; - une deuxième version ECSU2 également capable de détecter la présence (ou absence) d'élémentstriés qui sont candidats et qui appartiennent à la classe SSK, en sortant un signal de présence 2809504 d'éléments triés (SEP = "Selected Element Presence"), version représentée sur la figure 22. 6. 6.2 remarques: Si l'on considère un pur dispositif de tri par classe d'éléments fondé sur ce principe, c'est-à-dire en éliminant toute fonction nécessaire à des fins de sélection par rang, la partie PSU serait supprimée, ainsi que les deux lignes communes de candidature CBPZj et CBPOj de chaque système de lignes communes BSj dans la première version avec ECSU1. 46 2809504 REVENDICATIONS 1. Dispositif de sélection par valeur numérique de sélection d'au moins un élément parmi un sous-ensemble de C éléments candidats à la sélection, faisant partie d'un ensemble de M éléments possibles, une valeur numérique de sélection étant affectée à chacun desdits M éléments possibles, parmi N valeurs numériques de sélection possibles, ledit dispositif mettant en oeuvre une matrice de sélection par priorité (PSA) à deux dimensions comprenant M x P cellules de sélection organisées en M lignes et P colonnes, P étant le nombre d'éléments binaires, ou bits, nécessaires au codage de N valeurs distinctes, la cellule (i, j) correspondant à l'intersection d'une ligne de l'élément i et d'une colonne du bit j, chacun desdits M éléments possibles correspondant à une desdites M lignes, à laquelle est associé la valeur numérique de sélection affectée à cet élément, et chacune desdites lignes recevant sur son entrée d'élément (EEi) un signal d'élément candidat (ECi), indiquant si l'élément correspondant est ou non un élément candidat à la sélection, et délivrant sur sa sortie d'élément (SEi) un signal d'élément sélectionné (ESi) indiquant si l'élément correspondant est ou non un élément sélectionné, caractérisé en ce que la sélection est effectuée par une analyse colonne par colonne des éléments binaires codant lesdites valeurs numériques de sélection dans ladite matrice de sélection par priorité, en ce que la polarité binaire sélectionnée, pour chacun des P bits, résultant de la sélection par colonne j est établie sur au moins une ligne commune par colonne, et en ce que ladite polarité binaire sélectionnée pour une colonne de rang j conditionne, pour chaque cellule (i, j) des M éléments, la transmission ou non d'un signal d'élément binaire retenu (BRi,j) vers la cellule de rang j+1 du même élément, ce signal correspondant alors audit signal d'élément sélectionné (ESi), indiquant si l'élément correspondant est ou non un élément sélectionné, lorsque la cellule de rang j correspond au dernier bit de poids le plus faible. 47 2809504 2. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 1, caractérisé en ce que P= log2N, lesdites valeurs numériques de sélection étant codées selon le codage binaire naturel. 3. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'il comprend une unité de sélection par priorité (PSU) raccordée à ladite matrice (PSA) par P ensembles de lignes communes correspondant auxdites P colonnes de ladite matrice, chaque cellule (PSCi, j) de ladite matrice (PSA) étant raccordée à l'ensemble de lignes communes de la colonne j correspondante. 4. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 3, caractérisé en ce que chacun desdits P ensembles de lignes communes comprend: - deux lignes communes de candidature allant de ladite matrice (PSA) à ladite unité de sélection (PSU), une première ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j, et une seconde ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0 candidate pour sélection parmi toutes les cellules (i, j) de la colonne correspondante j; et - deux lignes communes de sélection allant de l'unité de sélection (PSU) à ladite matrice (PSA), une première ligne commune de sélection (SBPOj) indiquant si la polarité binaire 1 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j, et une seconde ligne commune de sélection (SBPZj) indiquant si la polarité binaire 0 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j. 5. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 3 et 4, caractérisé en ce que, dans 48 2809504 ladite matrice (PSA), chaque cellule de sélection par priorité (PSCi, j), correspondant à un élément particulier (Ei) et à un élément binaire particulier (Bj), est raccordée: - selon la dimension M, à la cellule précédente (PSCi, j-l) par une ligne entrante d'élément binaire candidat (EBCi, j) pour recevoir un signal d'entrée d'élément binaire retenu (BRi, j- 1/j) et à la cellule suivante (PSCi, j+l) par une ligne sortante d'élément binaire retenu (SBRi, j) pour transmettre un signal de sortie d'élément binaire retenu (BRi, j/j+l), chaque ligne entrante d'élément binaire candidat (EBCi, j) étant raccordée à la ligne sortante d'élément binaire retenu (SBSi, j-l) de la cellule précédente et chaque ligne sortante d'élément binaire retenu (SBSi, j) étant raccordée à la ligne entrante d'élément binaire candidat (EBCi, j+l) de la cellule suivante, et o la ligne entrante d'élément binaire candidat (EBCi, 1) de la première cellule (PSCi, 1) est raccordée à l'entrée de matrice (EEi) de l'élément (Ei), qui reçoit ledit signal d'élément candidat (ECi), et la ligne sortante d'élément binaire retenu (SBSi, p) de la dernière cellule (PSCi, p) est raccordée à la sortie de matrice (SEi) de l'élément (Ei), qui délivre ledit signal d'élément sélectionné (ESi); - et selon la dimension P, à l'ensemble de lignes communes (BSj) relatif à l'élément binaire (Bj), qui comprend deux lignes communes de candidature (CBPZj et CPBOj) interconnectant toutes les cellules (PSCi, j) relatives au même élément binaire (Bj) ainsi que l'unité de sélection par priorité (PSU), et deux lignes communes de sélection provenant de l'unité de sélection par priorité, une première ligne commune de sélection (SBPOj) indiquant si la polarité binaire 1 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j, et la seconde ligne commune de 49 2809504 sélection (SBPZj) indiquant si la polarité binaire 0 est sélectionnée ou non parmi toutes les cellules (i, j) de la colonne correspondante j. 6. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 3 à 5, caractérisé en ce que la valeur numérique de sélection affectée à au moins certains desdits éléments est fixe, et intégrée de façon implicite dans les cellules de chacun des éléments à valeur numérique fixe, chacune des cellules correspondantes étant alors différenciée en fonction de la polarité de l'élément binaire implicite dans ladite valeur numérique fixe. 7. Dispositif de sélection d'éléments par valeur numérique de sélection selon les revendications 5 et 6, caractérisé en ce que chacune desdites cellules des éléments à valeur numérique fixe comprend: - une diode de découplage (D) formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-l/j) vers celle des deux lignes communes de candidature (CBPZj ou CBPOj) dont la polarité binaire correspond à celle de l'élément binaire implicite de la valeur numérique fixe de sélection affecté à cette cellule, indiquant si ainsi, sur les lignes communes de candidature, la polarité binaire de ce bit implicite, en activant la ligne commune de candidature appropriée (CBPZj ou CBPOj) lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-l/j) est actif; - une porte "ET" (G) délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), et alimentée par ledit signal d'entrée d'élément binaire retenu (BRi, j-l/j) et par celle des deux lignes communes de sélection (SBPZj ou SBPOj) dont la polarité binaire correspond à celle de l'élément binaire implicite affecté à cette cellule, indiquant si la polarité binaire correspondant à celle de cet élément binaire implicite est sélectionnée, de façon que ledit signal de sortie d'élément 2809504 binaire retenu (BRi, j/j+l) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-l/j) est actif et que simultanément un signal actif est reçu sur la ligne commune de sélection dont la polarité binaire correspond à celle de l'élément binaire implicite affecté à cette cellule. 8. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 3 à 5, caractérisé en ce que la valeur numérique de sélection affectée à au moins certains desdits éléments est explicite et mémorisée de façon dynamique ou semi-permanente. 9. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 8, caractérisé en ce que ladite valeur numérique de sélection explicite est mémorisée à l'intérieur de ladite matrice (PSA). 10. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 8, caractérisé en ce que ladite valeur numérique de sélection explicite est mémorisée dans une mémoire externe, associée bit par bit à ladite matrice (PSA), chaque cellule de cette matrice recevant de ladite mémoire externe un élément binaire de la valeur numérique mémorisée. 11. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 9 ou 10, caractérisé en ce que chacune desdites cellules (PSCi, j) comprend: - deux portes "ET" à deux entrées (G1Z et G10), dont l'une des entrées est reliée audit signal d'entrée d'élément binaire retenu (BRi, j-1/j), la première porte "ET" (G1Z) correspondant à polarité 0 ayant son autre entrée reliée à la polarité 0 de l'élément binaire explicite mémorisé, et la seconde porte "ET" (G10) ayant son autre entrée reliée à la polarité 1 de l'élément binaire explicite mémorisé; deux diodes de découplage (DZ et DO) formant un "OU CABLE", une première diode (DZ) dirigeant la sortie de ladite première porte "ET" (G1Z) vers la ligne commune de candidature de polarité binaire 0 (CBPZj), et une seconde 51 2809504 diode (DO) dirigeant la sortie de ladite seconde porte "ET" (G10) vers la ligne commune de candidature de polarité binaire 1 (CBPOj), indiquant ainsi, sur ces lignes communes de candidature, la polarité binaire correspondant à l'élément binaire explicite mémorisé, en activant la ligne commune de candidature appropriée (CBPZj ou CBPOj) lorsque ledit signal d'entrée d'élément binaire retenu est actif; - et deux autres portes "ET" à deux entrées (G2Z et G20) dont les sorties alimentent une porte "OU" (G3) délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), la troisième porte "ET" (G2Z) correspondant à polarité 0 ayant une entrée reliée à la sortie de ladite première porte "ET" (G1Z) et une autre entrée reliée à la ligne commune de sélection de polarité O (SBPZj), et la quatrième porte "ET" (G20) correspondant à polarité 1 ayant une entrée reliée à la sortie de ladite seconde porte "ET" (G O10) et une autre entrée reliée à l'autre ligne commune de sélection de polarité 1 (SBPOj), indiquant si la polarité binaire correspondant à celle de l'élément binaire explicite mémorisé est sélectionnée, de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+l) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-l/j) est actif et que simultanément un signal actif est reçu sur la ligne commune de sélection dont la polarité binaire correspond à celle de l'élément binaire explicite mémorisé correspondant à cette cellule. 12. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 7 à 11, caractérisé en ce qu'il met en oeuvre une recherche de la plus grande valeur numérique de sélection, ladite unité de sélection (PSU) effectuant les opérations suivantes, pour chacun desdits P éléments binaires: 52 2809504 - si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité 1 (CBPO), activation de la ligne commune de sélection correspondant à un élément binaire sélectionné de polarité 1 (SBPO); - sinon, si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité 0 (CBPZ), activation de la ligne commune de sélection correspondant à un élément binaire sélectionné de polarité 0 (SBPZ). 13. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 7 à 11, caractérisé en ce qu'il met en oeuvre une recherche de plus petite valeur numérique de sélection, ladite unité de sélection (PSU) effectuant les opérations suivantes, pour chacun desdits P éléments binaires: - si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité 0 (CBPZ), activation de la ligne commune de sélection correspondant à un élément binaire sélectionné de polarité 0 (SBPZ); - sinon, si un signal actif est reçu sur la ligne commune de candidature correspondant à un élément binaire candidat de polarité 1 (CBPO), activation de la ligne commune de sélection correspondant à un élément binaire sélectionné de polarité 1 (SBPO). 14. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 1 à 13, pour effectuer dans le dispositif une opération de recherche des éléments ayant une valeur numérique donnée (SSK) parmi les C éléments candidats pour sélection faisant partie des M éléments de la matrice (PSA), 53 2809504 caractérisé en ce que ledit dispositif comprend en outre une unité d'identification d'éléments par valeur numérique de sélection donnée (ECSU) connectée à ladite matrice par P couples de lignes communes de sélection allant de ladite unité d'identification à ladite matrice (PSA), chaque couple de lignes comprenant une première ligne commune de sélection (SBPOj) indiquant si la polarité binaire 1 est sélectionnée ou non pour la colonne correspondante j, et une seconde ligne commune de sélection (SBPZj) indiquant si la polarité binaire 0 est sélectionnée ou non pour la colonne correspondante j, et en ce que ladite unité d'identification d'éléments: - reçoit le code de la valeur numérique de sélection recherchée (SSK), - et positionne, pour chaque colonne j, lesdites lignes communes de sélection en fonction de la polarité des bits de la valeur numérique donnée (SSK) recherchée parmi les C éléments candidats pour sélection. 15. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 14, caractérisé en ce que ladite unité d'identification d'éléments par valeur numérique de sélection donnée (ECSU) délivre également un signal de présence d'au moins un élément identifié, et en ce que ladite unité: - est connectée à la matrice (PSA) par P couples de lignes communes de candidature allant de la matrice à ladite unité d'identification (ECSU), une première ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j, et la seconde ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j; et - détecte la présence ou l'absence d'éléments recherchés en effectuant une comparaison bit à bit entre les codes des 54 2809504 éléments candidats à la sélection qu'elle reçoit sur lesdites lignes communes de candidature et le code de la valeur numérique de sélection donnée (SSK) recherchée parmi les C éléments candidats pour sélection. 16. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 1 et 2, caractérisé en ce que dans la matrice (PSA'), chaque cellule de sélection par priorité (PSC'i, j), correspondant à un élément particulier (Ei) et à un élément binaire particulier (Bj), est raccordée: - selon la dimension M, à la cellule précédente (PSC'i, j+l) par une ligne entrante d'élément binaire candidat (EBCi, j) pour recevoir un signal d'entrée d'élément binaire retenu (BRi, j- 1/j) et à la cellule suivante (PSC'i, j+1) par une ligne sortante d'élément binaire retenu (SBRi, j) pour transmettre un signal de sortie d'élément binaire retenu (BRi, j/j+l), chaque ligne entrante d'élément binaire candidat (EBCi, j) étant raccordée à la ligne sortante d'élément binaire retenu (SBSi, j-l) de la cellule précédente et chaque ligne sortante d'élément binaire retenu (SBSi, j) étant raccordée à la ligne entrante d'élément binaire candidat (EBCi, j+1) de la cellule suivante, et o la ligne entrante d'élément binaire candidat (EBCi, 1) de la première cellule (PSC'i, 1) est raccordée à l'entrée de matrice (EEi) de l'élément (Ei), qui reçoit ledit signal d'élément candidat (ECi), et la ligne sortante d'élément binaire retenu (SBSi, p) de la dernière cellule (PSC'i, p) est raccordée à la sortie de matrice (SEi) de l'élément (Ei), qui délivre ledit signal d'élément sélectionné (ESi); - et selon la dimension P. par un système d'ensembles de lignes communes de candidature (BS'j) relatif à l'élément binaire (Bj). 2809504 17. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 16, caractérisé en ce que chacun desdits ensembles de lignes communes de candidature (BS'j) comprend deux lignes interconnectant toutes les cellules (PSC'i, j) relatives au même élément binaire (Bj): - une première ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j, et - une seconde ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0 candidate pour sélection parmi toutes les cellules i, j de la colonne correspondante j. 18. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 16 et 17, caractérisé en ce que la valeur numérique de sélection affectée à au moins certains desdits éléments de la matrice PSA' est fixe, et intégrée de façon implicite dans les cellules de chacun des éléments à valeur numérique fixe, chacune des cellules correspondantes étant alors différenciée en fonction de la polarité de l'élément binaire implicite dans ladite valeur numérique fixe. 19. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 18, caractérisé, pour mettre en oeuvre une recherche de plus grande valeur numérique de sélection, en ce que chaque cellule (PSC'i, j) comprend: - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 0, une porte "ET" (G) à deux entrées délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), et alimentée d'une part par ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) et d'autre part, via un inverseur (I), par ladite ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1, de façon que ledit signal de sortie d'élément binaire retenu 56 2809504 (BRi,j/j+l) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-l/j) est actif et que simultanément aucun signal actif est reçu sur cette ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1; - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 1, une diode de découplage (D), formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1, de façon à activer cette ligne commune (CBPOj) lorsque ledit signal d'entrée d'élément binaire retenu est actif, ledit signal de sortie d'élément binaire retenu (BRi, j/j+I) étant alors constitué par le signal d'entrée d'élément binaire retenu (BRi, j-1/j). 20. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 19, caractérisé en ce que chacune desdites cellules correspondant à un élément binaire implicite de polarité 0 comprend une diode de découplage (D) formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0, de façon à activer cette commune (CBPZj) lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif. 21. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 18, caractérisé, pour mettre en ceuvre une recherche de plus petite valeur numérique de sélection, en ce que chaque cellule (PSC'i, j) comprend: - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 0, une diode de découplage (D), formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de 57 2809504 candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0, de façon à activer cette ligne commune (CBPZj) lorsque ledit signal d'entrée d'élément binaire retenu est actif, ledit signal de sortie d'élément binaire retenu (BRi, j/j+l) étant alors constitué par le signal d'entrée d'élément binaire retenu (BRi, j-l/j); - dans le cas d'une cellule correspondant à un élément binaire implicite de polarité 1, une porte "ET" (G) à deux entrées délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+1), et alimentée d'une part par ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) et d'autre part, via un inverseur (I), par ladite ligne commune de candidature (CBPZj) indiquant la présence ou non d'une polarité binaire 0, de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+l) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif et que simultanément aucun signal actif n'est reçu sur cette ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 0. 22. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 21, caractérisé en ce que chacune desdites cellules correspondant à un élément binaire implicite de polarité 1 comprend une diode de découplage (D) formant un "OU CABLE", dirigeant ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) vers ladite ligne commune de candidature (CBPOj) indiquant la présence ou non d'une polarité binaire 1, de façon à activer cette commune (CBPZj) lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j-1/j) est actif. 23. Dispositif de sélection d'éléments par valeur numérique de sélection selon l'une quelconque des revendications 16 et 17, caractérisé en ce que la valeur numérique de sélection affectée à au moins certains desdits éléments de 58 2809504 ladite matrice (PSA') est explicite et mémorisée de façon dynamique ou semi- permanente. 24. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 23, caractérisé en ce que ladite valeur numérique de sélection explicite est mémorisée à l'intérieur de ladite matrice (PSA'). 25. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 23, caractérisé en ce que ladite valeur numérique de sélection explicite est mémorisée dans une mémoire externe, associée bit par bit à ladite matrice (PSA'), chaque cellule de cette matrice recevant de ladite mémoire externe un élément binaire de la valeur numérique mémorisée. 26. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 23, caractérisé en ce que, pour mettre en oeuvre une recherche de plus grande valeur numérique de sélection, chacune desdites cellules (PSC - E1 ') de la matrice PSA' comprend: deux portes "ET" à deux entrées (G1Z' et G10'), dont l'une des entrées de chacune est reliée audit signal d'entrée d'élément binaire retenu (BRi, j-l/j), la première porte "ET" (G1Z') correspondant à polarité 0 ayant son autre entrée reliée à la polarité 0 de l'élément binaire explicite mémorisé de cette cellule, et la seconde porte "ET" (G1O') ayant son autre entrée reliée à la polarité 1 de l'élément binaire explicite mémorisé pour cette cellule; - une diode de découplage (DO') formant un "OU CABLE" et dirigeant la sortie de ladite seconde porte "ET" (G1O') vers la ligne commune de candidature de polarité binaire 1 (CBPOj'), indiquant ainsi si l'élément binaire explicite mémorisé pour cette cellule est de polarité 1, en activant cette ligne commune de candidature (CBPOj') lorsque ledit signal d'entrée d'élément binaire retenu est actif; - et une porte "OU" à deux entrées (G3') délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+l), l'une de ses 59 2809504 entrées étant reliée à la sortie de ladite seconde porte "ET" (GIO') et l'autre entrée étant reliée à la sortie d'une troisième porte "ET" à deux entrées (G2Z') ayant une entrée reliée à la sortie de ladite première porte "ET" (GIZ') et une autre entrée reliée, via un inverseur (I2), à la ligne commune de candidature de polarité 1 (CBPOj'), de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+1) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j- l/j) est actif, et que, simultanément, l'élément binaire explicite mémorisé pour cette cellule est de polarité 1 ou bien aucun signal actif n'est reçu sur la ligne commune de candidature correspondant à la polarité binaire 1 (CBPOj') lorsque l'élément binaire explicite mémorisé pour cette cellule est de polarité 0. 27. Dispositif de sélection d'éléments par valeur numérique de sélection selon la revendication 23, caractérisé en ce que, pour mettre en oeuvre une recherche de plus petite valeur numérique de sélection, chacune desdites cellules (PSC - El') de la matrice PSA' comprend: - deux portes "ET" à deux entrées (G1Z' et G10'), dont l'une des entrées de chacune est reliée audit signal d'entrée d'élément binaire retenu (BRi, j-l/j), la première porte "ET" (G1Z') correspondant à polarité 0 ayant son autre entrée reliée à la polarité 0 de l'élément binaire explicite mémorisé de cette cellule, et la seconde porte "ET" (G1O') ayant son autre entrée reliée à la polarité 1 de l'élément binaire explicite mémorisé pour cette cellule; - une diode de découplage (DO') formant un "OU CABLE" et dirigeant la sortie de ladite première porte "ET" (G1Z') vers la ligne commune de candidature de polarité binaire 0 (CBPZj'), indiquant ainsi si l'élément binaire explicite mémorisé pour cette cellule est de polarité 0, en activant cette 2809504 ligne commune de candidature (CBPZj') lorsque ledit signal d'entrée d'élément binaire retenu est actif; - et une porte "OU" à deux entrées (G3') délivrant ledit signal de sortie d'élément binaire retenu (BRi, j/j+ l), l'une de ses entrées étant reliée à la sortie de ladite première porte "ET" (GIZ') et l'autre entrée étant reliée à la sortie d'une troisièmeporte " ET" à deux entrées (G20') ayant une entrée reliée à la sortie de ladite seconde porte "ET" (GIO') et une autre entrée reliée, via un inverseur (I2), à la ligne commune de candidature de polarité O (CBPZj'), de façon que ledit signal de sortie d'élément binaire retenu (BRi, j/j+1) soit actif lorsque ledit signal d'entrée d'élément binaire retenu (BRi, j- l/j) est actif, et que, simultanément, l'élément binaire explicite mémorisé pour cette cellule est de polarité O ou bien aucun signal actif n'est reçu sur la ligne commune de candidature correspondant à la polarité binaire O (CBPZj') lorsque l'élément binaire explicite mémorisé pour cette cellule est de polarité 1. 28. Dispositif de sélection par priorité selon l'une quelconque des revendications 16 à 27, caractérisé en ce qu'il délivre une sortie explicite de la valeur numérique de sélection identifiée, cette valeur numérique identifiée étant élaborée à partir des signaux transmis sur lesdites lignes communes de candidature par le ou les éléments sélectionnés ayant cette valeur numérique de sélection identifiée. 29. Dispositif de sélection par priorité selon la revendication 28, caractérisé en ce que, lorsqu'on met en oeuvre une recherche de plus grande valeur numérique de sélection, ladite sortie explicite de la valeur numérique de sélection identifiée (SBO1,..., SBOp) est fournie directement par les signaux disponibles sur lesdites P lignes communes de candidature correspondant à la polarité 1 (CBPO1 à CBPOp), si au moins un élément candidat pour sélection est présent dans le dispositif. 61 2809504 30. Dispositif de sélection par priorité selon la revendication 28, caractérisé en ce que, lorsqu'on met en oeuvre une recherche de plus petite valeur numérique de sélection, ladite sortie explicite de la valeur numérique de sélection identifiée (SBO1,..., SBOp) est fournie, via un inverseur par élément binaire, par les signaux disponibles sur lesdites P lignes communes de candidature correspondant à la polarité 0 (CBPZ1 à CBPZp), si au moins un élément candidat pour sélection est présent dans le dispositif.