FR 2809868 A1 20011207 FR 0015760 A 20001205 La présente invention a trait à un assemblage de conditionnement de dispositifs à semiconducteurs et un pro- cédé de fabrication d'un tel assemblage, et plus particu- lièrement concerne un procédé d'assemblage simultané d'une pluralité de plaquettes à semiconducteurs, et les assemblages de plaquettes à semiconducteurs formés au moyen de ce procédé. En utilisant le procédé fourni par la présente invention, on peut améliorer fortement la cadence d'assemblage de dispositifs à semiconducteurs. Le terme "assemblage" d'un module ou boîtier de dispositif à semiconducteurs mentionné dans la présente invention se réfère en particulier à la procédure de cou- plage électrique de zones de liaison, telles que des plots de liaison, de la surface principale d'une plaquette avec le cadre de montage, pendant le procédé de conditionnement du dispositif à semiconducteurs après la fabrication de la plaquette à semiconducteurs. Pour un assemblage classique d'un dispositif à semiconducteurs, pour lequel on se référera à la figure 1A annexée à la présente demande, qui illustre l'assemblage usuel de conditionnement d'une seule plaquette à semiconducteurs, on utilise le procédé de liaison par fils. Une pluralité de fils métalliques 11 sont réunis entre les zones de liaison 101 de la plaquette 100 et le cadre de montage 102 de manière à établir la conduction électrique entre ces éléments. Etant donné que l'exemple d'assemblage de conditionnement illustré sur la figure 1A concerne l'assemblage d'un seul transistor à semiconducteur (en réalité il s'agit de l'assemblage de conditionnement d'un transistor MOSFET de puissance), certaines broches (ici les broches 1-3) sont connectées entre elles et couplées électriquement h une électrode (ici l'électrode de drain) de la plaquette par l'intermédiaire de fils 11. En ce qui concerne la broche 4, cette broche est connectée à une autre électrode (ici l'électrode de grille) de la plaquette par l'intermédiaire d'un fil. Il existe de nombreux inconvénients dans l'assemblage classique de conditionnement d'un dispositif à semiconducteurs tel que représenté sur la figure 1A, en particulier en ce qui concerne le rendement de fabrication. Pour améliorer la cadence dans la fabrication en grande série, dans des technologies classiques on adopte les solu- tions indiquées ci-après. En référence à la figure lB, annexée à la présente demande, on assemble une pluralité de plaquettes à semiconducteurs en utilisant une seule rangée constituée d'une bande 12 de cadres de montage. La bande 12 de cadres de montage comprend de nombreuses unités répéti- tives formant cadres de montage 102. L'architecture précise du cadre de montage 102 n'est pas représentée sur la figure 1lB; cependant on peut se référer au cadre de montage 102 sur la figure lA. On dispose de nombreuses plaquettes 100 devant être assemblées, sur les cadres de montage 102, puis on applique un procédé de liaison par fils mentionné précédemment à ces plaquettes de manière à connecter électriquement chacun des plots de connexion 101 au cadre de montage correspondant par l'intermédiaire de fils 11. D'une manière générale le procédé illustré sur la figure lB est une extension unidimensionnelle de l'assemblage de conditionnement d'une seule plaquette représentée sur la figure lA, de sorte que l'assemblage peut être aisément adapté au traitement sur une chaîne de production. En outre la rangée unique formée par la bande 12 de cadres de montage utilise également des trous de guidage espacés 103, qui apparaissent successivement sur les deux bords de la bande 12 afin d'améliorer l'alignement ou l'enroulement de la bande 12 de cadres de montage. Le rendement de fabrication s'en trouve amélioré. Pour améliorer plus encore le rendement de fabri- cation, en référence à la figure lC, annexée à la présente demande, la technique classique étend la bande de cadres de montage se présentant sous la forme d'une seule rangée uni- dimensionnelle à une matrice plane bidimensionnelle de cadres de montage destinée à être utilisée pour l'assemblage de nombreuses plaquettes à semiconducteurs. Cependant, comme cela est représenté sur la figure 1C, une technique classique utilise également le procédé de liaison par fils pour fixer des fils 11 entre chaque plaquette 100 et le cadre de montage correspondant 102. Bien que le rendement de production soit dans une certaine mesure graduellement amélioré au moyen des tech- niques classiques de l'assemblage de conditionnement de dispositifs à semiconducteurs, les effets d'amélioration de la cadence de sortie sont actuellement très limités et il subsiste encore de nombreux inconvénients à éliminer dans l'art antérieur. La raison principale de ces inconvénients réside dans la contrainte imposée par le procédé de liaison par fils. De façon spécifique, comme cela est clairement représenté sur les figures 1A, lB et 1C, tous les procédés d'assemblage impliquent l'étape de fixation d'une pluralité de fils 11 entre les cadres de montage 102 et les zones de liaison 101 des plaquettes. Il en résulte qu'en dépit des procédés utilisant une bande formée d'une seule rangée de cadres de montage et d'une matrice plane de cadres de mon- tage, qui effectuent l'assemblage de conditionnement de dispositifs à semiconducteurs selon un mode "multi-tâches", l'amélioration du rendement de production n'est pas impor- tante. En outre, les techniques classiques présentent incontestablement tous les inconvénients du procédé de liaison par fils, comme par exemple un faible taux d'utili- sation de l'ensemble de la surface de la plaquette, une mauvaise dissipation thermique du boîtier, des procédés de fabrication compliqués, un faible rendement de production et une instabilité du boîtier. C'est pourquoi il est nécessaire de créer un dispositif d'assemblage très efficace de conditionnement de dispositifs à semiconducteurs et un procédé très efficace pour fabriquer cet assemblage, qui permettent d'assembler simultanément une pluralité de plaquettes à semiconduc- teurs. Un tel assemblage et un tel procédé peuvent accroître fortement le débit de production et également résoudre les problèmes provoqués par le procédé de liaison par fils. La présente invention traite ce besoin. Un but de la présente invention est de fournir un assemblage de conditionnement de dispositifs à semiconduc- teurs et un procédé de fabrication de cet assemblage, qui impliquent des processus de fabrication simplifiés et per- mettent d'accroître fortement le débit de production. Un autre but de la présente invention est de fournir un assemblage de conditionnement de dispositifs à semiconducteurs et un procédé de fabrication de cet assem- blage, qui permettent d'utiliser efficacement la surface de plaquette et de dissiper efficacement la chaleur. Les procédés de fabrication de l'assemblage sont aisés à mettre en oeuvre et la stabilité de l'assemblage est bonne. Conformément à un procédé d'assemblage de condi- tionnement de dispositifs à semiconducteurs selon la pré- sente invention, que l'on peut utiliser pour assembler simultanément une pluralité de plaquettes à semiconducteurs possédant une surface principale comportant au moins une zone d'élément ou de composant et au moins une zone de liaison, ce procédé permet d'améliorer le débit de production de l'assemblage. Ledit procédé comprend les étapes consistant à prévoir une rangée formée d'une bande de cadres inférieurs possédant une pluralité d'unités formant cadres inférieurs, chaque unité formant cadre inférieur incluant: une partie inférieure de support et une partie de cadre inférieur; prendre une rangée formée d'une bande de cadres en forme d'étriers possédant une pluralité d'unités formant cadres en forme d'étriers, chaque unité formant cadre en forme d'étrier comprenant: une partie de cadre en forme d'étrier et une pluralité de barres conductrices; mettre en place chacune des plaquettes respectivement sur chacune des parties inférieures de support et fixer la surface située à l'opposé de la surface principale de chaque plaquette sur la partie inférieure respective de support; et relier chaque unité formant cadre inférieur et chaque unité formant cadre en forme d'étrier entre elles, chacune des barres conductrices s'étendant depuis chaque partie de cadre en forme d'étrier en direction de la plaquette étant couplée électriquement à la zone de liaison correspondante de la plaquette. Conformément à un autre procédé d'assemblage de conditionnement de dispositifs à semiconducteurs selon la présente invention, que l'on peut utiliser pour l'assem- blage simultané d'une pluralité de plaquettes à semiconduc- teurs dont chacune possède une surface principale pourvue d'au moins une zone d'élément ou de composant et d'au moins une zone de liaison, le procédé permet d'améliorer le débit de production de l'assemblage. Ledit procédé comprend les étapes consistant à: prévoir une matrice de cadres inférieurs possédant des unités formant cadres inférieurs, chaque unité formant cadre inférieur comprenant: une partie inférieure de support et une partie de cadre inférieur; prendre une matrice de cadres en forme d'étriers possédant une pluralité d'unités formant cadres en forme d'étriers, chaque unité formant cadre en forme d'étrier comprenant: une partie de cadre en forme d'étrier et une pluralité de barres conductrices; mettre en place chacune des plaquettes respectivement sur chacune des parties inférieures de support et fixer la surface située à l'opposé de la surface principale de chaque plaquette à la partie inférieure respective de support; et réunir chaque unité formant cadre inférieur et chaque unité formant cadre en forme d'étrier entre elles, chacune des barres conductrices s'étendant depuis chaque partie de cadre en forme d'étrier en direction de la plaquette étant couplée électriquement à la zone de liaison correspondante de la plaquette. Etant donné que dans les procédés d'assemblage de conditionnement de dispositifs à semiconducteurs indiqués précédemment on utilise des unités formant cadres en forme d'étriers comportant des barres conductrices pour établir la connexion électrique entre les cadres de montage et les plaquettes, plutôt que d'utiliser la solution de liaison par fils, les procédés de fabrication selon la présente invention ne sont plus compliqués et ne prennent plus beau- coup de temps. Avec l'assemblage simultané d'une pluralité de plaquettes à semiconducteurs, la présente invention per- met d'accroître fortement la cadence d'assemblage et d'obtenir un effet nettement meilleur que celui fourni par la technique classique de liaison par fils. En outre, étant donné que la présente invention n'utilise pas la liaison par fils, et l'utilisation de la zone de plaquettes est maximisée, et la stabilité du conditionnement est améliorée. Par ailleurs, grâce à la plus grande étendue des zones de liaison en raison de l'utilisation de barres conductrices plutôt que de fils de liaison, la présente invention permet un assemblage de conditionnement présentant de meilleures propriétés ther- miques. En outre selon une autre caractéristique de l'invention, l'étape de liaison de l'unité formant cadre inférieur et de l'unité formant cadre en forme d'étrier est réalisée par liaison de la partie de cadre inférieur à la partie de cadre en forme d'étrier entre elles. En outre selon une autre caractéristique de l'invention, l'étape de liaison de l'unité formant cadre inférieur et de l'unité formant cadre en forme d'étrier est mise en oeuvre en utilisant une pluralité de trous de gui- dage formés respectivement dans la partie de cadre inférieur et dans la partie de cadre en forme d'étrier pour l'alignement ou l'enroulement de l'unité formant cadre inférieur et de l'unité formant cadre en forme d'étrier. En outre selon une autre caractéristique de l'invention, le procédé comprend en outre l'étape consis- tant à former l'unité formant cadre inférieur et l'unité formant cadre en forme d'étrier avec du cuivre. En outre selon une autre caractéristique de l'invention, le procédé comporte en outre l'étape consis- tant à former une partie de liaison sur chacune des barres conductrices, pour le couplage électrique à la zone de liaison correspondante de la plaquette. En outre selon une autre caractéristique de l'invention, le procédé comporte en outre l'étape consis- tant à former l'unité formant cadre inférieur avec au moins une barre de support pour relier la partie de support à la partie de cadre inférieur. La présente invention concerne en outre un procédé pour assembler une plaquette à semiconducteurs possédant une surface principale pourvue d'au moins une zone d'élément ou de composant et d'au moins une zone de liaison, caractérisé en ce qu'il comprend les étapes consistant à: prendre une unité formant cadre inférieur comprenant: une partie inférieure de support et une partie de cadre inférieur; et prendre une unité formant cadre en forme d'étrier comprenant: une partie de cadre en forme d'étrier et une pluralité de barres conductrices; placer la plaquette sur la partie inférieure de support de l'unité formant cadre inférieur, et fixer la surface située à l'opposé de la surface principale de la plaquette à la partie inférieure de support; et relier l'unité formant cadre inférieur et l'unité formant cadre en forme d'étrier entre elles, chacune des barres conductrices s'étendant à partir de la partie formant cadre en forme d'étrier en direction de la plaquette étant couplée électriquement à la zone de liaison correspondante de la plaquette. La présente invention concerne en outre un assem- blage de conditionnement de dispositifs à semiconducteurs, caractérisé en ce qu'il comporte: une plaquette à semiconducteurs possédant une surface principale, cette surface principale comprenant au moins une zone d'élément ou de composant et au moins une zone de liaison; au moins une unité formant cadre inférieur com- prenant une partie inférieure de support servant à fixer la surface située à l'opposé de la surface principale de la plaquette et supportant cette dernière, et une partie de cadre inférieur; et au moins une unité formant cadre en forme d'étrier comprenant une partie de cadre en forme d'étrier servant à réunir entre elles la partie formant cadre infé- rieur des unités formant cadres inférieurs, et une plura- lité de barres conductrices qui s'étendent depuis la partie de cadre en forme d'étrier en direction de la plaquette; chacune des barres conductrices étant couplée électriquement à la zone de liaison correspondante de la plaquette. Selon une autre caractéristique de l'invention, l'unité formant cadre inférieur ou les unités formant cadres inférieurs sont réunies l'une après l'autre de manière à former au moins une rangée d'une bande de cadres inférieurs, et l'unité formant cadre en forme d'étrier ou chacune des unités formant cadres en forme d'étriers est réunie l'une après l'autre de manière à former au moins une rangée d'une bande de cadres formant étriers. Selon une autre caractéristique de l'invention, les bandes de cadres inférieurs sont réunies l'une après l'autre de manière à former une matrice de cadres inférieurs, et les bandes de cadres en forme d'étriers sont réunies l'une après l'autre de manière à former une matrice de cadres en forme d'étriers. Selon une autre caractéristique de l'invention, à la fois la partie de cadre inférieur et la partie de cadre en forme d'étrier comprennent une pluralité de perforations de guidage pour aligner ou réunir l'unité formant cadre inférieur et l'unité formant cadre en forme d'étrier. Selon une autre caractéristique de l'invention, l'unité formant cadre inférieur et l'unité formant cadre en forme d'étrier sont réalisées en cuivre. Selon une autre caractéristique de l'invention, chacune des barres conductrices comporte en outre une par- tie de liaison pour son couplage électrique à la zone de liaison correspondante de la plaquette. Selon une autre caractéristique de l'invention, la partie inférieure de support est réunie à la partie de cadre inférieur par l'intermédiaire d'au moins une barre de support. D'autres caractéristiques et avantages de la pré- sente invention ressortiront de la description donnée ci- après prise en référence aux dessins annexés, sur les- quels: - la figure 1A, dont il a déjà été fait mention, est une vue en plan d'un assemblage classique de condition- nement d'une seule plaquette à semiconducteurs; - la figure lB, dont il a déjà été fait mention, est une vue en plan d'un assemblage classique de condition- nement de nombreuses plaquettes à semiconducteurs utilisant une seule rangée formée d'une bande de cadres de montage; - la figure lC, dont il a déjà été fait mention, est une vue en plan d'un assemblage classique de condition- nement de nombreuses plaquettes à semiconducteurs utilisant une matrice plane de cadres de montage; - la figure 2A est une vue en plan d'une matrice plane de cadres en forme d'étriers utilisée dans l'assem- blage de dispositifs à semiconducteurs conformément à une forme de réalisation préférée de la présente invention; - la figure 2B est une vue en plan d'une matrice plane de cadres inférieurs utilisée dans l'assemblage de dispositifs à semiconducteurs conformément à une forme de réalisation préférée de la présente invention; - la figure 2C est une vue en plan illustrant la liaison d'une matrice plane de cadres en forme d'étriers à une matrice plane de cadres inférieurs selon une forme de réalisation préférée de la présente invention; et - la figure 2D est une vue en élévation latérale illustrant la liaison d'une matrice plane de cadres en forme d'étriers à une matrice plane de cadres inférieurs conformément à une forme de réalisation préférée de la pré- sente invention. On va décrire ci-après une forme de réalisation préférée de la présente invention en référence aux dessins annexés. Les figures 2A-2D illustrent un assemblage de conditionnement de dispositifs à semiconducteurs conformé- ment à la forme de réalisation préférée de la présente invention, qui est un type de matrice bidimensionnelle plane de cadres. Comme pour les formes de réalisation d'un seul cadre de montage ou d'une bande unidimensionnelle de cadres, on peut les réaliser aisément à partir de la forme de réalisation bidimensionnelle donnée. Tout d'abord en se référant à la figure 2A, on reconnaît une caractéristique structurelle importante de la présente invention, qui diffère de celle de l'art anté- rieur, à savoir que la matrice plane formée de cadres en forme d'étriers est utilisée pour l'assemblage d'une pluralité de plaquettes à semiconducteurs. La matrice de cadres en forme d'étriers comprend une pluralité d'unités formant cadres en forme d'étriers 20 (en particulier quatre unités sont représentées sur la figure 2A). Il est certain que le nombre précis d'unités formant cadres en forme l1 d'étriers 20 présents dans une matrice plane formée de cadres en forme d'étriers peut être réglé conformément aux besoins réels de la chaîne d'assemblage. On peut librement concevoir la matrice formée de cadres en forme d'étriers avec des unités répétitives formant cadres en forme d'étriers ayant la même configuration ou bien avec des unités différentes formant cadres en forme d'étriers ayant des configurations différentes. Chaque unité formant cadre en forme d'étrier 20 comprend une partie de cadre en forme d'étrier 202 et une pluralité de barres conductrices 200. La partie de cadre en forme d'étrier 202 est utilisée non seulement en tant que support structurel de la matrice formée de cadres en forme d'étriers, mais également en tant que partie de fixation servant à relier la matrice plane formée de cadres inférieurs telle que représentée sur la figure 2B (décrite plus loin). Chaque unité formant cadre en forme d'étrier comprend également une pluralité de barres conductrices 200, qui s'étendent depuis la partie de cadre en forme d'étrier 202 en direction de la plaquette correspondante (approximativement dans la direction tournée vers le centre de chaque unité formant cadre en forme d'étrier) et sont utilisées pour le couplage électrique aux zones de liaison 101 de la surface principale de chaque plaquette. Dans une forme de réalisation préférée, chaque barre conductrice 200 comporte en outre une partie de liaison 201 servant à établir un couplage direct avec la zone de liaison correspondante de la plaquette. La liaison entre des barres conductrices 200 et les plaquettes est obtenue principalement par soudage ou par fixation avec une colle conductrice, etc.. En d'autres termes, la matrice formée de cadres en forme d'étriers est utilisée de manière à remplacer les fils de liaison de l'art antérieur. Les matériaux de compo- sition et les procédés de fabrication de la matrice formée de cadres en forme d'étriers sont similaires à ceux de cadres de montage usuels. Par exemple de préférence la matrice formée de cadres en forme d'étriers est en cuivre et sa configuration peut être formée au moyen de procédés tels qu'un poinçonnage ou une attaque chimique. La figure 2B représente une matrice plane formée de cadres inférieurs utilisée dans l'assemblage de disposi- tifs à semiconducteurs selon une forme de réalisation pré- férée de la présente invention. La raison qu'il y a d'utiliser l'expression "matrice formée de cadres infé- rieurs" est que le cadre inférieur représenté sur la figure 2 est placé au-dessous d'une plaquette à semiconducteurs, lors de l'exécution de l'assemblage de la plaquette. La surface de la plaquette à semiconducteurs contient des zones portant des éléments électroniques et contenant des plots de liaison et est désignée comme étant la surface principale. La surface située à l'opposé de la surface principale est la surface inférieure de la plaquette, et la matrice 30 formée de cadres inférieurs est fixée à la sur- face inférieure de manière à supporter ou à fixer la pla- quette. Par conséquent la matrice formée de cadres infé- rieurs joue également en partie le rôle d'un cadre de mon- tage. Les matériaux de composition et les procédés de fabrication de la matrice formée de cadres inférieurs sont similaires à ceux de cadres de montage usuels. Par exemple de préférence la matrice formée de cadres inférieurs est formée de cuivre et sa configuration peut être réalisée au moyen de procédés tels que le poinçonnage ou l'attaque chi- mique. En se référant à la figure 2B, on voit que la matrice formée de cadres inférieurs comprend une pluralité d'unités formant cadres inférieurs 30 (en particulier quatre unités sont représentées sur la figure 2B). Il est certain que le nombre précis d'unités formant cadres infé- rieurs 30 présentes dans une matrice plane formée de cadres inférieurs peut être réglé en fonction du besoin réel de la chaîne d'assemblage. On peut agencer librement la matrice formée de cadres inférieurs en utilisant des unités répétitives formant cadres inférieurs ayant la même confi- guration ou bien avec des unités différentes formant cadres inférieurs ayant des configurations différentes. Chaque unité formant cadre inférieur 30 comprend une partie infé- rieure de support 301 et une partie de cadre inférieur 302. Conformément à un procédé d'assemblage de conditionnement de dispositifs à semiconducteurs, on place respectivement une pluralité de plaquettes sur les parties inférieures de support 301 des unités formant cadres inférieurs, et on fixe les surfaces inférieures (la surface opposée à la surface principale) des plaquettes sur les parties inférieures de support 301. Le procédé de fixation est similaire à la liaison d'une plaquette à un cadre de montage. Après avoir fixé les plaquettes aux unités for- mant cadres inférieurs 30, l'étape suivante consiste à réunir la matrice plane formée de cadres en forme d'étriers de la figure 2A à la matrice plane formée de cadres infé- rieurs sur la figure 2B, pour former un assemblage de conditionnement de plaquettes, comprenant respectivement une unité formant cadre en forme d'étrier 20, une plaquette et une unité formant cadre inférieur 30. Les barres conductrices 200, qui s'étendent à partir de la partie for- mant cadre en forme d'étrier 202 en direction de la pla- quette sont connectées électriquement aux zones de liaison situées sur la surface principale de la plaquette. Comme mentionné précédemment, dans cette forme de réalisation plus préférable et illustrée sur la figure 2A, chaque barre conductrice 200 comporte en outre une partie de liaison 201 servant à réaliser un couplage direct avec la zone de liai- son correspondante de la plaquette. La liaison entre les barres conductrices 200 et les plaquettes est réalisée principalement par soudage ou par fixation avec une colle conductrice, etc. Un procédé préféré de liaison de la matrice plane formée de cadres en forme d'étriers de la figure 2A et de la matrice formée de cadres inférieurs de la figure 2B consiste à utiliser la partie de cadre inférieur 302 de chaque unité formant cadre inférieur 3 et la partie de cadre en forme d'étrier 202 de chaque unité formant cadre en forme d'étrier 20. Dans une autre forme de réalisation préférée de la présente invention, une pluralité de trous de guidage (303, 203) formés respectivement dans chaque partie de cadre inférieur 302 et dans chaque partie de cadre en forme d'étrier 202, sont utilisés pour relier la matrice formée de cadres inférieurs à la matrice formée de cadres en forme d'étriers. Les trous de guidage 303, 203 facilitent l'alignement ou l'enroulement à la fois de l'unité 30 formée de cadres inférieurs et l'unité 21 formée de cadres en forme d'étriers, et permettent d'augmenter considérablement le débit de production en grande série, ainsi que la précision de processus de fabrication. Les figures 2C et 2D sont respectivement une vue en plan et une vue en élévation latérale du système reliant une matrice plane formée de cadres en forme d'étriers à une matrice plane formée de cadres inférieurs conformément à une forme de réalisation préférée de la présente invention. Sur la figure 2C on a indiqué qu'une pluralité de trous de guidage (303, 203) sont utilisés pour aligner la partie de cadre inférieur 302 et la partie de cadre en forme d'étrier 202 de manière à réunir chaque unité formant cadre inférieur 30 à l'unité formant cadre en forme d'étrier cor- respondante 20. Comme cela est clairement visible sur la vue en élévation latérale de la figure 2D, la structure réunie se présente sous la forme d'un empilage formé par l'unité formant cadre en forme d'étrier 20, la zone de liaison 101 de la plaquette et l'unité formant cadre infé- rieur 30, verticalement dans cet ordre. Les parties de liaison à la fois de l'unité formant cadre en forme d'étrier 20 et de l'unité formant cadre inférieur 30 sont également représentées sur la figure 2D. En outre la figure 2D illustre la configuration de liaison de la partie de cadre inférieur 302 et de la partie de cadre en forme d'étrier 202. La figure 2D représente également des positions relatives entre la partie de liaison 201 à l'extrémité avant de la barre conductrice 200, la zone de liaison 101 de la plaquette et la partie inférieure de sup- port 301. D'après ce qui précède, il est évident que la présente invention a trait principalement au processus d'assemblage établissant un couplage électrique entre les zones de liaison de la surface principale des plaquettes et les cadres de montage. Les processus ultérieurs de condi- tionnement une fois achevé le processus d'assemblage ne sont pas décrits ici étant donné qu'ils n'entrent pas dans les caractéristiques inventives de la présente invention. Cependant, des spécialistes de la technique pourront cer- tainement réaliser aisément un conditionnement de la pla- quette à semiconducteurs à la lecture du contenu technique mentionné précédemment de la description de la présente invention. Etant donné que la présente invention n'utilise pas la solution de liaison par fils pour établir une liai- son électrique entre les plots de connexion et le cadre de montage, on peut assembler simultanément une pluralité de plaquettes à semiconducteurs. Le processus d'assemblage est simplifié et le rendement de fabrication est suffisamment élevé pour que la cadence d'assemblage selon la présente invention puisse être accrue de manière à être beaucoup plus élevée que celle d'une liaison classique par fils (environ 6 à 10 fois supérieure à la cadence obtenue dans l'art antérieur illustré sur la figure 1). En outre la présente invention permet d'utiliser la surface de la microplaquette et améliorer la stabilité du conditionnement. Par ailleurs, étant donné qu'en pré- sence de zones de liaison plus étendues grâce à l'utili- sation de barres conductrices à la place de fils de liaison, l'assemblage de conditionnement décrit dans le cadre de la présente invention dissipe beaucoup plus faci- lement la chaleur que ce n'était le cas dans l'art anté- rieur. A partir de l'invention ainsi décrite, il est évident que les formes de réalisation et la description ne sont pas censées limiter l'invention. L'invention peut être modifiée de différentes manières. De telles variantes et modifications ne doivent pas être considérées comme sortant du cadre de l'invention et toutes les variantes et modifi- cations de cette sorte, qui apparaîtront à l'évidence aux spécialistes de la technique sont censées entrer dans le cadre de l'invention. REVENDICATIONS 1. Assemblage de conditionnement de dispositifs à semiconducteurs, caractérisé en ce qu'il comporte: une plaquette à semiconducteurs (100) possédant une surface principale, cette surface principale comprenant au moins une zone d'élément ou de composant et au moins une zone de liaison (101); au moins une unité formant cadre inférieur (30) comprenant une partie inférieure de support (301) servant à fixer la surface située à l'opposé de la surface principale de la plaquette et supportant cette dernière, et une partie de cadre inférieur (302); et au moins une unité formant cadre en forme d'étrier (20) comprenant une partie de cadre en forme d'étrier (202) servant à réunir entre elles la partie for- mant cadre inférieur (302) des unités formant cadres infé- rieurs (30), et une pluralité de barres conductrices (200) qui s'étendent depuis la partie de cadre en forme d'étrier en direction de la plaquette; chacune des barres conductrices étant couplée électriquement à la zone de liaison correspondante de la plaquette. 2. Assemblage de conditionnement de dispositifs à semiconducteurs selon la revendication 1, caractérisé en ce que l'unité formant cadre inférieur ou les unités formant cadres inférieurs sont réunies l'une après l'autre de manière à former au moins une rangée d'une bande de cadres inférieurs, et l'unité formant cadre en forme d'étrier ou chacune des unités formant cadres en forme d'étriers est réunie l'une après l'autre de manière à former au moins une rangée d'une bande de cadres formant étriers. 3. Assemblage de conditionnement de dispositifs à semiconducteurs selon la revendication 2, caractérisé en ce que les bandes de cadres inférieurs sont réunies l'une après l'autre de manière à former une matrice de cadres inférieurs, et les bandes de cadres en forme d'étriers sont réunies l'une après l'autre de manière à former une matrice de cadres en forme d'étriers. 4. Assemblage de conditionnement de dispositifs à semiconducteurs selon la revendication 1, caractérisé en ce qu'à la fois la partie de cadre inférieur et la partie de cadre en forme d'étrier comprennent une pluralité de perforations de guidage pour aligner ou réunir l'unité formant cadre inférieur et l'unité formant cadre en forme d'étrier. 5. Assemblage de conditionnement de dispositifs à semiconducteurs selon la revendication 1, caractérisé en ce que l'unité formant cadre inférieur et l'unité formant cadre en forme d'étrier sont réalisées en cuivre. 6. Assemblage de conditionnement de dispositifs à semiconducteurs selon la revendication 1, caractérisé en ce que chacune des barres conductrices comporte en outre une partie de liaison (202) pour son couplage électrique à la zone de liaison correspondante de la plaquette. 7. Assemblage de conditionnement de dispositifs à semiconducteurs selon la revendication 1, caractérisé en ce que la partie inférieure de support est réunie à la partie de cadre inférieur par l'intermédiaire d'au moins une barre de support (300). 8. Procédé pour assembler une plaquette à semi- conducteurs (100) possédant une surface principale pourvue d'au moins une zone d'élément ou de composant et d'au moins une zone de liaison (101), caractérisé en ce qu'il comprend les étapes consistant à: prendre une unité formant cadre inférieur (30) comprenant: une partie inférieure de support (301) et une partie de cadre inférieur (302); et prendre une unité formant cadre en forme d'étrier (20) comprenant: une par- tie de cadre en forme d'étrier (202) et une pluralité de barres conductrices (200); placer la plaquette sur la partie inférieure de support (301) de l'unité formant cadre inférieur (330), et fixer la surface située à l'opposé de la surface principale de la plaquette à la partie inférieure de support (301); et relier l'unité formant cadre inférieur (30) et l'unité formant cadre en forme d'étrier (20) entre elles, chacune des barres conductrices (200) s'étendant à partir de la partie formant cadre en forme d'étrier (202) en direction de la plaquette étant couplée électriquement à la zone de liaison correspondante de la plaquette. 9. Procédé pour assembler une pluralité de pla- quettes à semiconducteurs (100), chacune des plaquettes possédant une surface principale comportant au moins une zone d'élément ou de composant, et au moins une zone de liaison (101), caractérisé en ce qu'il comprend les étapes consistant à: prévoir une rangée formée d'une bande de cadres inférieurs possédant une pluralité d'unités formant cadres inférieurs (30) , chaque unité formant cadre inférieur incluant: une partie inférieure de support (301) et une partie de cadre inférieur (302); prendre une rangée formée d'une bande de cadres en forme d'étriers possédant une pluralité d'unités formant cadres en forme d'étriers (20), chaque unité formant cadre en forme d'étrier comprenant: une partie de cadre en forme d'étrier (202) et une pluralité de barres conductrices (200); mettre en place chacune des plaquettes respecti- vement sur chacune des parties inférieures de support (301) et fixer la surface située à l'opposé de la surface princi- pale de chaque plaquette sur la partie inférieure respec- tive de support (301); et relier chaque unité formant cadre inférieur (30) et chaque unité formant cadre en forme d'étrier (20) entre elles, chacune des barres conductrices (200) s'étendant depuis chaque partie de cadre en forme d'étrier (202) en direction de la plaquette étant couplée électriquement à la zone de liaison correspondante de la plaquette. 10. Procédé pour assembler une pluralité de pla- quettes à semiconducteurs (100), dont chacune possède une surface principale pourvue d'au moins une zone d'élément ou de composant et d'au moins une zone de liaison (101), caractérisé en ce qu'il comprend les étapes consistant à: prévoir une matrice de cadres inférieurs possé- dant des unités formant cadres inférieurs (30), chaque unité formant cadre inférieur comprenant: une partie infé- rieure de support (301) et une partie de cadre inférieur (302); prendre une matrice de cadres en forme d'étriers possédant une pluralité d'unités formant cadres en forme d'étriers (20), chaque unité formant cadre en forme d'étrier comprenant: une partie de cadre en forme d'étrier (202) et une pluralité de barres conductrices (200); mettre en place chacune des plaquettes respecti- vement sur chacune des parties inférieures de support (300) et fixer la surface située à l'opposé de la surface princi- pale de chaque plaquette à la partie inférieure respective de support (300); et réunir chaque unité formant cadre inférieur (30) et chaque unité formant cadre en forme d'étrier (20) entre elles, chacune des barres conductrices (200) s'étendant depuis chaque partie de cadre en forme d'étrier (202) en direction de la plaquette étant couplée électriquement à la zone de liaison correspondante de la plaquette. 11. Procédé selon la revendication 8, caractérisé en ce que l'étape de liaison de l'unité formant cadre infé- rieur (30) et de l'unité formant cadre en forme d'étrier (20) est réalisée par liaison de la partie de cadre infé- rieur (301) à la partie de cadre en forme d'étrier (202) entre elles. 12. Procédé selon la revendication 8, caractérisé en ce que l'étape de liaison de l'unité formant cadre infé- rieur (30) et de l'unité formant cadre en forme d'étrier (20) est mise en oeuvre en utilisant une pluralité de trous de guidage (203,303) formés respectivement dans la partie de cadre inférieur (302) et dans la partie de cadre en forme d'étrier (202) pour l'alignement ou l'enroulement de l'unité formant cadre inférieur et de l'unité formant cadre en forme d'étrier. 13. Procédé selon la revendication 8, caractérisé en ce qu'il comprend en outre l'étape consistant à former l'unité formant cadre inférieur et l'unité formant cadre en forme d'étrier avec du cuivre. 14. Procédé selon la revendication 8, caractérisé en ce qu'il comporte en outre l'étape consistant à former une partie de liaison (200) sur chacune des barres conduc- trices, pour le couplage électrique à la zone de liaison correspondante de la plaquette. 15. Procédé selon la revendication 8, caractérisé en ce qu'il comporte en outre l'étape consistant à former l'unité en forme de cadre inférieur avec au moins une barre de support (300) pour relier la partie de support à la par- tie de cadre inférieur.