FR 2811099 A1 20020104 FR 0101092 A 20010126 La présente invention concerne un système de bus de transmission de signal pour transmettre un signal électrique, tel qu'un signal numérique rapide avec une fréquence de plusieurs gigahertz ou plus, sur une ligne de transmission, d'un circuit émetteur à un circuit récepteur. Un système de bus de transmission de signal classique, représenté sur la figure 21, comprend une ligne de transmission 101, un circuit émetteur 102 et un circuit récepteur 103 formés ou montés sur un substrat de circuit 104. Dans une application caractéristique, le circuit émetteur 102 et le circuit récepteur 103 sont incorporés dans des puces de circuit intégré (CI) séparées, qui sont montées sur le substrat de circuit 104. Un motif de conducteur d'alimentation 105 et un motif de conducteur de masse 106 sont formés dans le substrat de circuit 104. Le motif de conducteur d'alimentation 105 fournit de l'énergie provenant d'une alimentation, désignée de façon générique par Vdd, au circuit émetteur 102, au circuit récepteur 103 et à d'autres circuits. Bien qu'il soit représenté par une ligne sur le dessin, le motif de conducteur d'alimentation peut occuper une partie ou la totalité d'un plan dans le substrat de circuit 104. Le motif de conducteur de masse 106, ayant de façon similaire une large étendue plane, connecte le circuit émetteur 102, le circuit récepteur 103 et d'autres circuits au côté de masse de l'alimentation, désigné par le symbole de masse classique et les lettres GND. La ligne de transmission 101 a la configuration d'une ligne de transmission à micro-ruban. Le circuit émetteur 102 et le circuit récepteur 103 sont des circuits du type métal-oxyde-semiconducteur complémentaire (CMOS), ayant chacun un transistor à effet de champ métal-oxyde-semiconducteur à canal p (appelé ci- après transistor pMOS) avec son électrode de source connectée au motif de conducteur d'alimentation 105, un transistor à effet de champ métal-oxydesemiconducteur à canal n (appelé ci-après transistor nMOS) avec son électrode de source connectée au motif de conducteur de masse 106, une borne d'entrée connectée aux électrodes de grille de ces deux transistors, et une borne de sortie connectée aux électrodes de drain des deux transistors. Les deux extrémités de la ligne de transmission 101 sont connectées à la borne de sortie du circuit émetteur 102 et à la borne d'entrée du circuit récepteur 103. L'impédance d'entrée du circuit récepteur 103 est supérieure à l'impédance caractéristique de la ligne de transmission 101. Le circuit émetteur 102 reçoit un signal d'entrée d'émission TS provenant d'une source externe, et place un signal émis correspondant sur la ligne de transmission 101. Le circuit récepteur 103 reçoit le signal émis et génère un signal de sortie de réception RS correspondant. Un avantage d'un circuit émetteur CMOS tel que le circuit émetteur 102 consiste en sa faible dissipation de puissance. La dissipation de puissance est faible du fait qu'un courant notable circule seulement lorsque le signal d'entrée d'émission TS change d'état. Une transition du niveau haut au niveau bas du signal d'entrée d'émission TS fait circuler un courant (désigné par ILH) à partir du motif de conducteur d'alimentation 105 vers la ligne de transmission à micro- ruban 101, à travers le transistor pMOS dans le circuit émetteur 102. Sur la ligne de transmission à micro-ruban 101, le signal émis se propage sous la forme d'une onde électromagnétique du circuit émetteur 102 vers le circuit récepteur 103, en changeant du niveau bas au niveau haut le niveau de potentiel détecté par le circuit récepteur 103. Dans le motif de conducteur d'alimentation 105, une circulation de charge se produit lorsque des électrons s'écoulent du circuit émetteur 102 vers l'alimentation Vdd. Cette circulation de charge, répétée à chaque transition du niveau haut au niveau bas du signal d'entrée d'émission TS, crée une circulation de courant avec une composante alternative (c.a.) dans le motif de conducteur d'alimentation 105. De façon similaire, une transition du niveau bas au niveau haut dans le signal d'entrée d'émission TS fait circuler un courant (désigné par IHL) de la ligne de transmission à micro-ruban vers le motif de conducteur de masse 106, à travers le transistor nMOS dans le circuit émetteur 102. Sur la ligne de transmission à micro-ruban 101, le signal émis se propage à nouveau sous la forme d'une onde électromagnétique du circuit émetteur 102 vers le circuit récepteur 103, en changeant du niveau haut au niveau bas le niveau de potentiel détecté par le circuit récepteur 103. Dans le motif de conducteur de masse 106, une circulation de charge se produit lorsque des électrons s'écoulent de la masse vers le circuit émetteur 102. Cette circulation de charge, répétée à chaque transition du niveau bas au niveau haut du signal d'entrée d'émission TS, crée une circulation de courant avec une composante alternative dans le motif de conducteur de masse 106. Si, par exemple, la tension d'alimentation Vdd est de 3,3 volts, les transistors dans le circuit émetteur 102 ont des résistances à l'état conducteur de quinze ohms (15 n) et des résistances à l'état bloqué de cent mille ohms (100 kQ), et la résistance de la ligne de transmission 101 est de cent ohms (100 Q), alors le courant dit d'obscurité qui circule à partir de l'alimentation à travers le motif de conducteur d'alimentation 105 vers la ligne de transmission 101 lorsque la ligne de transmission 101 est au niveau de potentiel bas (masse), et à partir de la ligne de transmission 101 à travers le motif de conducteur de masse 106 vers la masse lorsque la ligne de transmission 101 est au niveau de potentiel haut (Vdd), a la valeur relativement faible de trois cent trente microampères. 3,3 V/(100 Q + 100 kQ) = 330 gA Si le temps de propagation de signal sur la ligne de transmission 101 est d'une nanoseconde (1 ns), alors pendant cette nanoseconde, le courant ILH OU IHL qui entre dans la ligne de transmission à micro-ruban 101 ou sort de celle-ci, en chargeant ou déchargeant la capacité de la ligne de transmission 101, a la valeur relativement grande de vingt-neuf milliampères. 3,3 V/(15 Q + 100 Q) = 29 mA Si le signal d'entrée d'émission TS est un signal numérique rapide avec une fréquence de plusieurs gigahertz (GHz), par exemple, alors une composante de courant alternatif de fréquence comparable, avec une amplitude égale à la différence entre les deux valeurs de courant ci- dessus, est générée dans le motif de conducteur d'alimentation 105 et le motif de conducteur de masse 106. Cette composante alternative de haute fréquence, relative- ment grande, peut perturber les potentiels des conducteurs d'alimentation et de masse et affecter le système de bus de transmission de signal dans son ensemble. En résonnant avec des inductances et des capacités parasites, elle peut occasionner un fonctionnement défectueux du système de bus de transmission de signal. Un autre problème consiste en la distorsion de forme' d'onde due à la réflexion pratiquement totale du signal émis au circuit récepteur 103. Si par exemple des transitions du signal TS se produisent à des fréquences de plusieurs gigahertz et le temps de propagation de signal sur la ligne de transmission 101 est d'une nanoseconde, alors chaque réflexion peut distordre de multiples formes d'ondes d'impulsions, qui se propagent simultanément dans la ligne de transmission 101, et chaque forme d'onde peut être distordue par de multiples réflexions. Les distorsions par réflexion sont encore augmentées si la ligne de transmission 101 est connectée sous la forme d'un bus de signal à de multiples circuits récepteurs. Les effets de résonance et les effets de réflexion multiples ci-dessus génèrent également un rayonnement électromagnétique, qui peut donner naissance à des courants de Foucault dans des zones planes étendues du motif de conducteur d'alimentation 105 et du motif de conducteur de masse 106. Les courants de Foucault génèrent à leur tour un rayonnement électromagnétique supplémentaire qui devient une perturbation électromagnétique affectant d'autres circuits sur le substrat de circuit 104. Un autre problème est le suivant: lorsque la fréquence du signal TS est suffisamment élevée pour que la largeur d'impulsion de TS soit inférieure au temps de propagation de signal (par exemple 1 ns) sur la ligne de transmission 101, un courant élevé (ILH OU IHL) circule presque continuellement, ce qui fait perdre l'avantage d'une faible dissipation de puissance de la technologie CMOS. A titre de solution aux problèmes du système de bus de transmission de signal représenté sur la figure 21, les présents inventeurs ont proposé le système de bus de transmission de signal représenté sur la figure 22 (décrit dans la publication de brevet japonais non examiné n 10- 348270). La ligne de transmission dans ce système est une paire de lignes de transmission 201 comprenant des lignes de transmission de signal 201a, 201b parallèles, de longueur égale, interconnectées à une extrémité par une résistance de terminaison 202, connectées à l'autre extrémité à un circuit émetteur 203, et ayant une ou plusieurs sections de dérivation 204 (deux sont représentées) à des points intermédiaires entre les deux extrémités. Les sections de dérivation 204 couplent la paire de lignes de transmission 201 à des circuits récepteurs 205 respectifs. Le système comprend également une paire de lignes d'alimentation/masse 206, comprenant une ligne d'alimentation 206a et une ligne de masse parallèle 206b de longueur égale. Les composants ci-dessus sont disposés sur un substrat de circuit 207, le circuit émetteur 203 faisant partie d'une puce de CI 211, et les circuits récepteurs 205 étant disposés dans d'autres puces de CI 212. La résistance de terminaison 202 est adaptée à l'impédance caractéristique de la paire de lignes de transmission 201. Le circuit émetteur d'attaque 203 est un émetteur du type à commutateur de courant, le commutateur de courant étant formé par un transistor pMOS Q1 et un transistor nMOS Q2 couplés en série entre la ligne d'alimentation 206a et la ligne de masse 206b, en parallèle avec un transistor nMOS Q3 et un transistor pMOS Q4, également couplés en série entre la ligne d'alimentation 206a et la ligne de masse 206b. Les connexions à la ligne d'alimentation 206a et à la ligne de masse 206b passent par des résistances série respectives 208, 209. Le signal d'entrée d'émission TS est appliqué aux électrodes de grille de l'ensemble des quatre transistors Q1, Q2, Q3, Q4. Le noeud auquel les transistors Q1 et Q2 sont interconnectés est couplé à la ligne de transmission 201a, tandis que le noeud auquel les transistors Q3 et Q4 sont interconnectés est couplé à la ligne de transmission 201b. On notera incidemment qu'on peut utiliser des transistors bipolaires à la place de transistors MOS dans le commutateur de courant. Le circuit émetteur 203 applique un signal émis à la paire de lignes de transmission 201, en réponse au signal d'entrée d'émission TS. Le signal émis est un signal complémentaire ayant des composantes mutuellement complémentaires qui se propagent respectivement sur les lignes de transmission 201a et 201b. Le circuit émetteur 203 échange ces composantes complémentaires, ce qui a pour effet d'inverser la polarité du signal complémentaire, chaque fois que le niveau de TS change (de haut à bas, ou de bas à haut). Chaque section de dérivation 204 dérive une faible partie de l'énergie du signal complémentaire sur la paire de lignes de transmission 201 vers le circuit récepteur 205 couplé, qui détecte le signal sans perturber notablement sa transmission sur la paire de lignes de transmission 201. Le circuit récepteur 205 est par exemple un amplificateur différentiel. Un circuit émetteur d'attaque du type à commutateur de courant permet au courant de circuler en permanence de l'alimentation Vdd vers la masse, indépendamment du fait que le signal d'entrée d'émission TS soit haut ou bas. Cette circulation de courant continu (c.c.) est nécessaire si des signaux numériques doivent être émis à des fréquences supérieures à cinq cents mégahertz (500 MHz). A des fréquences aussi élevées, un émetteur CMOS du type représenté sur la figure 21 ne peut pas fournir une charge à la ligne de transmission de façon suffisamment rapide pour suivre le signal d'entrée d'émission; l'établissement et la coupure des courants ILH et IHL à une fréquence aussi élevée exige beaucoup trop d'énergie. Cependant, le circuit émetteur 203 sur la figure 22 doit seulement changer la direction de déplacement de charge sur la paire de lignes de transmission 201, ce qu'il peut faire à vitesse élevée tout en maintenant une circulation permanente de courant continu de l'alimentation (Vdd) vers la masse. En utilisant une paire de lignes de transmission 201 comprenant deux lignes de transmission de signal parallèles 201a, 201b de longueur égale, le système de bus de transmission de signal représenté sur la figure 22 peut transmettre des signaux numériques à des cadences s'élevant jusqu'à plusieurs gigahertz. Des signaux sinusoïdaux peuvent être transmis à des fréquences plus de cinq fois supérieures à la cadence maximale de signaux numériques. Aucune réflexion ne se produit à l'extrémité de la paire de lignes de transmission 201, du fait que la résistance de terminaison 202 est adaptée à l'impédance caractéristique des lignes de transmission de signal 201a et 201b. Un système de bus de transmission de signal de ce type combine donc une structure simple avec des propriétés de transmission de signal idéales. Le système de bus de transmission de signal n'est cependant pas entièrement dépourvu de problèmes. Du fait que les transistors Q1, Q2, Q3, Q4 commutent simultanément à l'état conducteur et bloqué, ils passent simultanément par un état partiellement conducteur, à mi-chemin entre les états conducteur et bloqué, dans lequel un courant circule directement de la ligne d'alimentation 206a vers la ligne de masse 206b à travers les transistors Q1 et Q2, et à travers les transistors Q3 et Q4, en contournant la paire de lignes de transmission 201. A chaque transition du signal d'entrée d'émission TS, il y a donc un bref instant pendant lequel la ligne d'alimentation 206a est à demi court-circuitée à la ligne de masse 206b. Ceci occasionne du bruit de mode commun, dans lequel le potentiel de masse s'élève momentanément et le potentiel d'alimentation (Vdd) tombe momentanément. Il peut également apparaître un faible niveau de bruit de mode différentiel. A titre d'exemple, on suppose que la tension d'alimentation Vdd est de 3, 3 V, que l'impédance caractéristique de chaque ligne de transmission de signal 201a, 201b est de 100,Q. que la résistance de terminaison est cte 100 Q. et que la valeur de chaque résistance série 208, 209 est également de 100 Q. On suppose en outre que les transistors Q1 à Q4 ont des caractéristiques de commutation identiques, avec une résistance à l'état conducteur de 15 Q, une résistance à l'état bloqué de 100 kQ, et une résistance de 500 Q dans l'état à mi-chemin entre les états conducteur et bloqué. Lorsque les transistors Q1 à Q4 dans le commutateur de courant ne sont pas commutés, la résistance série totale des transistors Q1 et Q2 et des résistances série 208, 209 a la valeur suivante, qui est également la résistance série totale des transistors Q3 et Q4 et des résistances série 208, 209. (2 x 100 Q) + (100 kQ + 15 Q) = 100215 Q Le courant conduit à travers les transistors Q1 et Q2 a la valeur suivante, de même que le courant conduit à travers les transistors Q3 et Q4. 3,3 V/100215 Q = 33 gA Pendant les périodes de non-commutation, le courant total qui est directement conduit à travers le commutateur de courant, de la ligne d'alimentation 206a vers la ligne de masse 206b, est seulement de 66 gA. Lorsqu'une commutation se produit, à l'instant situé au milieu de la période de commutation, la résistance série totale sur le chemin direct traversant chaque paire de transistors a la valeur suivante. (2 x 100 Q) + (2 x 500 Q) = 1,2 kQ Le courant de court-circuit qui est conduit dans chaque chemin direct à cet instant a donc la valeur suivante. 3,3 V/1,2 kQ = 2,75 mA Le courant de signal qui est conduit à travers la paire de lignes de transmission 201 pendant des périodes de non-commutation a la valeur suivante. 3,3 V/(2 x 100 Q + 2 x 15 Q + 100 Q) = 10 mA Ces deux valeurs de courant peuvent être comparées de la façon suivante. 2,75 mA/10 mA = 27,5% Par conséquent, au milieu de la période de commutation, le courant de court-circuit devient trop grand pour être négligé. Du fait qu'il y a deux chemins de court- circuit dans le circuit émetteur 203, si les deux chemins commutent avec exactement les mêmes conditions temporelles, le courant de court-circuit instantané total atteint deux fois la valeur ci-dessus (55% du courant de signal normal circulent à travers la paire de lignes de transmission 201). Si les conditions temporelles sont décalées, le courant de court-circuit change selon une configuration complexe comprenant des composantes de haute fréquence, qui occasionnent également des problèmes de bruit importants. Un courant de court-circuit similaire circule à travers le circuit émetteur 102 sur la figure 21 à des instants de commutation. Cependant, les problèmes occasionnés par ce courant de court-circuit ne sont pas devenus perceptibles, du fait que ce circuit émetteur 102 n'est pas utilisé avec des signaux de fréquence très élevée. Le bruit de mode commun dû au courant de court- circuit ci-dessus se manifeste sur une échelle de temps encore plus courte que le temps de montée du signal numérique transmis; le bruit de mode commun contient des composantes de fréquence plus de dix fois supérieures à celles du signal numérique transmis. Le bruit de mode commun conduit à des perturbations des potentiels d'alimen- tation et de masse qui affectent l'ensemble du système de bus de transmission de signal. Par résonance avec des inductances et des capacités parasites, ces perturbations du système de transmission de signal considéré globalement produisent un rayonnement électromagnétique. Une manière de réduire l'apparition de bruit de mode commun consiste à insérer un condensateur de découplage, encore appelé condensateur de dérivation, entre la ligne d'alimentation et la ligne de masse, près du circuit émetteur, pour fournir une charge supplémentaire lorsque des changements de courant soudains se produisent. Cependant, un condensateur de découplage a sa propre inductance parasite, qui fonctionne comme une impédance lorsqu'une charge est fournie en réponse à des changements de courant soudains, faisant obstacle à la fourniture de la charge et induisant un bruit de tension dans les potentiels d'alimentation et de masse. La figure 23 montre un système d'évaluation que les inventeurs ont utilisé pour évaluer le bruit de mode commun. La puce de CI 211 incluant le circuit émetteur 203 était montée sur une carte d'évaluation 221, conjointement à un condensateur de découplage 222, une résistance 223 et des bornes de sonde 224, 225, 226. Le condensateur de découplage 222 était un condensateur céramique de type plaquette ou "chip" ayant une taille d'un millimètre sur un demimillimètre (taille 1005, 1,0 mm x 0,5 mm), avec une capacité d'un dixième de microfarad (0,1 MF). Il était monté entre la ligne d'alimentation 206a et la ligne de masse 206b, à un point proche de la puce de CI 211. La résistance 223 était connectée aux bornes de sortie D1 et D2 du circuit émetteur 203, et avait une valeur de résistance de 100 Q. La borne de sonde 224 était couplée à la ligne de masse 206b, la borne de sonde 225 était couplée à la borne de sortie D1 du circuit émetteur 203, et la borne de sonde 226 était couplée à la borne de sortie D2 du circuit émetteur 203. Dans le système d'évaluation de la figure 23, la tension d'alimentation Vdd était de 3,3 V et le signal d'entrée VIN était un signal de 100 MHz avec une amplitude de 2,4 V. Les bornes de sonde 224, 225, 226 étaient en contact avec des sondes à transistor à effet de champ (FT). On a effectué des mesures de la tension V(D1-D2) entre les deux bornes de sortie, de la tension V(D1-GND) de la borne de sortie D1 par rapport à la masse, et de la tension V(D2-GND) de la borne de sortie D2 par rapport à la masse. Les figures 24A, 24B et 24C montrent un exemple des formes d'onde de tension observées. La figure 24A montre la forme d'onde de tension différentielle V(D1-D2) entre les bornes de sortie d'émetteur D1 et D2. La figure 24B montre les formes d'onde de tension V(D1-GND) et V(D2-GND) de chaque borne de sortie par rapport à la masse, et la somme V(D1-GND) + V(D2-GND) de ces deux tensions. La figure 24C montre seulement la forme d'onde de somme V(D1-GND) + V(D2-GND). Comme on peut le voir sur les figures 24B et 24C, l'inductance parasite du condensateur de découplage 222 l'empêche de fournir instantanément la charge nécessaire pendant les changements de courant soudains qui se produisent lorsque le circuit émetteur commute, ce qui permet l'apparition d'un bruit de mode commun considérable sur les deux sorties du circuit émetteur; c'est-à-dire à la fois sur V(D1-GND) et sur V(D2-GND) . A la fois les composantes de fréquence et l'intensité du bruit de mode commun sont suffisamment élevées pour occasionner d'importants problèmes de perturbations électromagnétiques, bien que le bruit de mode commun n'affecte pas le signal émis lui-même. Du fait que le circuit émetteur émet un signal de tension différentielle, le bruit de mode commun s'annule, en donnant au signal émis la forme d'onde de V(D1-D2) relativement exempte de bruit, représentée sur la figurt 24A. Les mesures décrites sur la figure 23 et les figures 24A à 24C indiquent qu'un condensateur de découplage externe tel qu'un condensateur céramique à plaquette est incapable d'éliminer le bruit de mode commun qui apparaît pendant la commutation du circuit émetteur, à cause de l'inductance parasite du condensateur de découplage. Ceci est vrai même si on utilise un condensateur à faible inductance pour le condensateur de découplage externe. Le seul type de condensateur qui peut éliminer le bruit de mode commun est un condensateur incorporé, disposé conjointement au circuit émetteur à l'intérieur de la puce de CI. L'incorporation du condensa- teur dans la puce réduit son inductance parasite à un niveau pratiquement négligeable, tel qu'un dixième de nanohenry (0,1 nH). On décrira ci-dessous de façon plus détaillée les perturbations d'alimentation et de masse occasionnées par l'inductance parasite du condensateur de découplage, en se référant à une simulation effectuée avec le programme de simulation bien connu appelé Simulation Program with Integrated Circuit Emphasis (SPICE). Les figures 25A à 25D montrent des schémas de circuits équivalents du système de bus de transmission de signal auquel le simulateur SPICE a été appliqué. Le condensateur de découplage est le condensateur Cl, et son inductance parasite est représentée par l'inductance L1. Les transistors npn bipolaires Q1 et Q2 équivalent aux transistors pMOS dans un circuit émetteur CMOS (voir le système de bus de transmission de signal 104 sur la figure 21), tandis que les transistors pnp bipolaires Q3 et Q4 équivalent aux transistors nMOS d'un circuit émetteur CMOS. Les lignes de transmission T1 et T2 équivalent aux lignes de transmission de signal, tandis que la ligne de transmission T3 équivaut à la ligne d'alimentation. Les circuits équivalents des figures 25A à 25D diffèrent seulement par les valeurs de capacité et d'inductance (C1 et LI) attribuées au condensateur de découplage. Cette capacité (Ci) est de cent nanofarads (100 nF) sur les figures 25A et 25b, et de dix nanofarads (10 nF) sur les figures 25C et 25D. L'inductance (L1) est d'un dixième de nanohenry (0,1 nH) sur les figures 25A et 25C, et d'un nanohenry (1 nH) sur les figures 25B et 25D. Les valeurs de capacité C2 à C5, les valeurs d'inductance L2 et L3, les valeurs de résistance Ri à R7, et les caractéristiques des tensions d'alimentation V1 et V2, des lignes de transmis- sion Tl à T3 et des transistors Q1 à Q4 sont les mêmes dans l'ensemble des quatre circuits. On a utilisé le simulateur SPICE pour obtenir des formes d'onde au noeud N2 (la borne positive de l'alimentation V2) et au noeud N3 (auquel l'inductance Ll et le transistor Q1 sont interconnectés), lorsqu'une onde carrée a été appliquée au noeud N1 (la borne positive de l'alimentation V1). Les formes d'onde simulées obtenues à partir des circuits équivalents sur les figures 25A à 25D sont représentées sur les figures 26A à 26D correspondantes. V(N1l), V(N2) et V(N3) indiquent des tensions aux noeuds respectifs N1, N2 et N3, tandis que I(L1) indique la tension aux bornes de l'inductance Li due à la charge et à la décharge de la capacité Ci, et I(R5) indique la composante alternative de la tension aux bornes de la résistance R5. La sagesse classique demande que le condensateur de découplage ait une capacité de 100 nF ou plus, mais les formes d'onde simulées indiquent que si l'inductance parasite du condensateur de découplage est de 0,1 nH ou moins, une capacité de 10 nF seulement, soit un dixième de la valeur classique, procure un effet de découplage approprié. Le bruit de mode commun peut également être éliminé du circuit émetteur à commutateur de courant représenté sur la figure 22 par l'utilisation d'un condensateur de découplage avec une inductance parasite de 0,1 nH ou moins, mais une valeur d'inductance parasite aussi faible ne peut pas être obtenue avec un condensateur de découplage externe. Le seul choix est d'incorporer le condensateur de découplage à l'intérieur de la puce de CI, comme mentionné ci-dessus, de préférence près du circuit émetteur. Des renseignements supplémentaires sont donnés dans la publication de brevet précitée. Par conséquent, avec un circuit émetteur du type à commutateur de courant décrit ci-dessus, il existe le problème consistant en ce que pendant des périodes de transition de signal (lorsque les transistors dans le circuit émetteur sont en cours de commutation), les impédances vues de l'alimentation et de la masse subissent des changements momentanés, à cause des changements dynamiques dans les impédances des transistors, et un courant de court-circuit est autorisé à circuler, en générant un bruit de mode commun (et un faible niveau de bruit de mode différentiel) qui conduit à des perturbations d'alimentation et de masse. Pour éliminer ce bruit de mode commun, il est nécessaire d'incorporer un condensateur de découplage à l'intérieur de la puce de CI, près du circuit émetteur, mais ceci impose une contrainte à la conception de la puce de CI. Un but de la présente invention est de réduire les perturbations d'alimentation et de masse occasionnées par la transmission de signaux rapides. Un autre but de l'invention est d'augmenter les vitesses de transmission de signal. Un autre but est de simplifier le découplage des lignes d'alimentation et de masse. Le circuit émetteur inventé reçoit de l'énergie à différents potentiels à partir d'une première alimentation et d'une seconde alimentation, et il reçoit un signal d'entrée ayant un premier niveau et un second niveau. Le circuit émetteur applique un signal complémentaire à une paire de lignes de transmission de signal, qui comprend des première et seconde lignes de transmission de signal, en fermant un premier chemin de courant entre la première alimentation et la première ligne de transmission de signal, et un second chemin de courant entre la seconde alimentation et la seconde ligne de transmission de signal, lorsque le signal d'entrée est au premier niveau. Lorsque le signal d'entrée est au second niveau, le circuit émetteur ouvre le premier chemin de courant et le second chemin de courant, et ferme un troisième chemin de courant entre la première alimentation et la seconde alimentation, en contournant la paire de lignes de transmission de signal, de façon qu'aucun signal complémentaire ne soit fourni. Les première et seconde lignes de transmission de signal sont mutuellement parallèles et ont des longueurs égales. La seconde alimentation peut être une alimentation de potentiel de masse. Le circuit émetteur se comporte comme un circuit à courant continu, en conduisant un courant de la première alimentation vers la seconde alimentation par l'intermé- diaire du premier chemin de courant, de la paire de lignes de transmission de signal et du second chemin de courant lorsque le signal d'entrée est au premier niveau, et par l'intermédiaire du troisième chemin de courant lorsque le signal d'entrée est au second niveau. Pendant des transitions entre les deux niveaux de signal d'entrée, l'impédance des premier et second chemins de courant augmente, tandis que l'impédance du troisième chemin de courant diminue, ou inversement, ce qui fait que l'impédance vue des alimentations reste pratiquement constante. Par conséquent, le circuit émetteur génère relativement peu de bruit de mode commun, ne perturbe pas notablement les potentiels d'alimentation, et peut émettre des signaux à vitesse élevée sans produire une perturbation électromagnétique notable. Ces effets sont en outre obtenus sans recourir au découplage des lignes d'alimentation par un condensateur de découplage; en particulier, il n'est pas nécessaire d'incorporer un condensateur de découplage dans le circuit émetteur. Par conséquent, bien qu'un condensateur de découplage puisse être utilisé, il n'y a pas de contraintes sévères sur sa position de montage, son inductance parasite et autres caractéristiques. Le circuit récepteur inventé comprend un amplificateur différentiel ayant une paire de bornes d'entrée différentielles, et un transistor de terminaison connecté entre les bornes d'entrée différentielles. Les bornes d'entrée différentielles sont connectées par l'intermédiaire de résistances respectives à une paire de lignes de transmission de signal du type décrit ci-dessus. L'amplificateur différentiel génère un signal de sortie indiquant si un signal complémentaire est présent ou non sur la paire de lignes de transmission de signal. Lorsque le signal complémentaire est présent, il charge la capacité d'entrée de l'amplificateur différen- tiel. Lorsque le signal complémentaire disparaît, la charge stockée est déchargée rapidement à travers le transistor de terminaison, ce qui permet de détecter rapidement l'état d'absence de signal. Le système de bus de transmission de signal inventé comprend la paire de lignes de transmission de signal décrite ci-dessus, et une résistance de terminaison inter- connectant la première ligne de transmission de signal et la seconde ligne de transmission de signal à une extrémité de la paire de lignes de transmission de signal, adaptée à l'impédance caractéristique de la première ligne de trans- mission de signal et de la seconde ligne de transmission de signal. La paire de lignes de transmission de signal est couplée à au moins un circuit émetteur du type inventé, ou à au moins un circuit récepteur du type inventé. Plusieurs configurations de connexion sont possibles. Dans une configuration, un circuit émetteur est couplé à l'extrémité de la paire de lignes de transmission de signal opposée à la résistance de terminaison, et au moins un circuit récepteur est couplé à la paire de lignes de transmission de signal à un point intermédiaire entre ses deux extrémités, au moyen d'une section de dérivation. Dans une autre configuration, un circuit récepteur est couplé à l'extrémité de la paire de lignes de transmission de signal opposée à la résistance de terminaison, et au moins un circuit émetteur est couplé à la paire de lignes de transmission de signal à un point intermédiaire entre ses deux extrémités, par l'intermédiaire d'une section de dérivation. Dans encore une autre configuration, une première puce de CI est couplée à l'extrémité de la paire de lignes de transmission de signal opposée à la résistance de terminaison, et une seconde puce de CI est couplée à la paire de lignes de transmission de signal à un point intermédiaire entre ses deux extrémités, par l'inter- médiaire d'une section de dérivation. Chacune des deux puces de CI comprend à la fois un circuit émetteur et un circuit récepteur, ce qui permet de transmettre des signaux complémentaires dans les deux directions sur la paire de lignes de transmission de signal. Dans le système de bus de transmission de signal inventé, la résistance de terminaison empêche une réflexion à l'extrémité de la paire de lignes de transmission de signal. L'utilisation du circuit émetteur inventé et/ou du circuit récepteur inventé permet une transmission de signal rapide. Lorsque le circuit émetteur inventé est utilisé dans le système de bus de transmission de signal inventé, la résistance de terminaison peut avoir la configuration de deux résistances couplées en série, le noeud entre les deux résistances étant couplé à la seconde alimentation. Cette configuration stabilise le potentiel de la paire de lignes de transmission de signal lorsque le signal complémentaire est absent, ce qui confère à la paire de lignes de transmission de signal une immunité supplémentaire vis-à- vis de perturbations électromagnétiques externes. Le circuit émetteur inventé peut également comprendre une résistance d'élimination de bruit, couplée entre les première et seconde lignes de transmission de signal, pour absorber des réflexions qui peuvent se produire à des points intermédiaires sur la paire de lignes de transmission de signal. La résistance d'élimination de bruit peut avoir la configuration de deux résistances couplées en série, le noeud entre les deux résistances étant couplé à la seconde alimentation, pour stabiliser le potentiel de la paire de lignes de transmission de signal lorsque le signal complémentaire est absent, et pour procurer une immunité supplémentaire vis-à-vis de perturbations électromagnétiques externes. L'énergie provenant des première et seconde alimentations peut être fournie au circuit émetteur sur une paire de lignes d'alimentation comprenant des lignes parallèles de longueurs égales. Les inductances de ces lignes parallèles s'annuleront alors, de façon que la paire de lignes d'alimentation soit pratiquement dépourvue de réactance. Cette configuration contribue à éviter des perturbations électromagnétiques sur les lignes d'alimenta- tion. Un condensateur de découplage peut être couplé à la paire de lignes d'alimentation, pour réduire les effets du bruit électromagnétique généré par d'autres circuits. Une ou plusieurs résistances peuvent être intercalées en série entre le circuit émetteur et les alimentations, pour réduire la consommation de courant et réduire ainsi la dissipation de puissance. Le circuit récepteur, le circuit émetteur ou la puce de CI couplés à la paire de lignes de transmission de signal à un point intermédiaire sur celle-ci, peuvent être couplés par l'intermédiaire d'une paire de lignes de transmission en dérivation comprenant des lignes parallèles de longueurs égales. Lorsqu'un circuit émetteur est couplé de cette manière, l'impédance caractéristique de la paire de lignes de transmission en dérivation est de préférence la moitié de l'impédance caractéristique de la paire de lignes de transmission de signal. Le système de bus de transmission de signal peut comprendre deux paires de lignes de transmission de signal, ou plus, couplées à des circuits émetteurs ou des circuits récepteurs respectifs par des paires de lignes de transmission en dérivation. Une paire de lignes de transmission en dérivation peut alors croiser une paire de lignes de transmission de signal à laquelle elle n'est pas couplée. Dans une structure préférée dans ce cas, les première et seconde lignes de transmission de signal formant la paire de lignes de transmission de signal sont mutuellement séparées par une première couche diélectrique, les première et seconde lignes de transmission en dérivation formant la paire de lignes de transmission en dérivation sont mutuellement séparées par une seconde couche diélectrique, et la paire de lignes de transmission de signal est séparée de la paire de lignes de transmission en dérivation par une troisième couche diélectrique au moins deux fois plus épaisse que les première et seconde couches diélectriques. Les inductances des première et seconde lignes de transmission de signal s'annulent alors, et les inductances des première et seconde lignes de transmission en dérivation s'annulent, ce qui fait que la paire de lignes de transmission de signal et la paire de lignes de transmission en dérivation ont une réactance nulle. La paire de lignes de transmission de signal et la paire de lignes de transmission en dérivation sont également suffisamment séparées l'une de l'autre de façon à éviter un brouillage mutuel entre les signaux sur elles au point de croisement. Si le circuit récepteur a une résistance d'entrée suffisamment élevée et une capacité d'entrée suffisamment faible, il peut être couplé directement à la paire de lignes de transmission de signal. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels des éléments semblables sont désignés par des caractères de référence semblables, et dans lesquels: La figure 1 est un schéma de circuit d'un système de bus de transmission de signal utilisant un premier mode de réalisation de l'invention; Les figures 2A et 2B sont des représentations en coupe de paires de lignes de transmission; La figure 3 est une représentation en coupe illustrant des champs électromagnétiques entourant des paires de lignes de transmission; La figure 4 est un schéma de circuit d'une unité de récepteur en dérivation sur la figure 1; La figure 5 est un schéma de circuit simplifié du système de bus de transmission de signal sur la figure 1; La figure 6 est une vue en plan d'une section de dérivation sur la figure 1; La figure 7A illustre des variations d'impédance du circuit émetteur sur la figure 1; La figure 7B illustre des variations d'impédance du circuit émetteur classique représenté sur la figure 22; La figure 8 est un schéma de circuit simplifié montrant une forme modifiée du système de bus de transmission de signal sur la figure 1; La figure 9 est une vue en perspective montrant une section de dérivation sur la figure 8; La figure 10 est un schéma de circuit montrant une autre forme modifiée du système de bus de transmission de signal sur la figure 1; La figure 11 est une représentation en coupe du substrat de circuit sur la figure 10, montrant plusieurs paire's de lignes de transmission; La figure 12 est un schéma de circuit d'un autre système de bus de transmission de signal, illustrant un second mode de réalisation de l'invention; La figure 13 est un schéma de circuit montrant une forme modifiée du système de bus de transmission de signal sur la figure 12; La figure 14 est un schéma de circuit montrant une autre forme modifiée du système de bus de transmission de signal sur la figure 12; La figure 15 est un schéma de circuit montrant encore une autre forme modifiée du système de bus de transmission de signal sur la figure 12; La figure 16 est un schéma de circuit d'un autre système de bus de transmission de signal, illustrant un troisième mode de réalisation de l'invention; La figure 17 est un schéma de circuit montrant une forme modifiée du système de bus de transmission de signal sur la figure 16; La figure 18 est un schéma de circuit d'un autre système de bus de transmission de signal, illustrant un quatrième mode de réalisation de l'invention; La figure 19 est un schéma de circuit montrant une forme modifiée du système de bus de transmission de signal sur la figure 18; La figure 20 est un schéma de circuit montrant une autre forme modifiée du système de bus de transmission de signal sur la figure 18; La figure 21 est un schéma de circuit d'un système de bus de transmission de signal employant un circuit émetteur CMOS classique; La figure 22 est un schéma de circuit d'un système de bus de transmission de signal employant un circuit émetteur classique du type à commutateur de courant; La figure 23 est un schéma de circuit d'un circuit d'évaluation pour mesurer le bruit de mode commun généré par le circuit émetteur sur la figure 22; Les figures 24A, 24B et 24C montrent des formes d'onde de tension mesurées avec le circuit d'évaluation sur la figure 23; Les figures 25A, 25B, 25C et 25D sont des schémas de circuit de circuits équivalents utilisés pour simuler le bruit de mode commun; et Les figures 26A, 26B, 26C et 26D sont des diagrammes de formes d'onde montrant des résultats des simulations de bruit de mode commun. La première alimentation sera appelée simplement l'alimentation (Vdd), la seconde alimentation sera appelée la masse (GND), et la paire de lignes d'alimentation sera appelée une paire de lignes d'alimentation-masse. Le premier mode de réalisation de l'invention est le système de bus de transmission de signal représenté sur la figure 1, comprenant une paire de lignes de transmission de signal 1, une résistance de terminaison 2, un circuit émetteur 3, une ou plusieurs sections de dérivation 4 (deux sont représentées), un ou plusieurs circuits récepteurs 5 (deux sont représentés), une paire de lignes d'alimenta- tion-masse 6, et un condensateur de découplage 7, disposés dans ou sur un substrat de circuit 8. Le circuit émetteur 3 est disposé dans une puce de CI ou puce d'émetteur 9, et chaque circuit récepteur 5 est disposé dans une autre puce de CI ou puce de récepteur 10, ces puces de CI 9, 10 étant montées sur le substrat de circuit 8. Des caractéristiques originales sont présentes à la fois dans le circuit émetteur 3 et les circuits récepteurs 5. La paire de lignes de transmission de signal 1 comprend deux lignes de transmission de signal parallèles la, lb de longueurs égales. La résistance de terminaison 2, qui termine une extrémité de la paire de lignes de transmission de signal 1, est adaptée à l'impédance caractéristique des lignes de transmission de signal la, lb. Le circuit émetteur 3 est disposé à l'autre extrémité de la paire de lignes de transmission de signal 1. Les sections de dérivation 4 et les circuits récepteurs 5 sont disposés à des points intermédiaires sur la paire de lignes de transmission de signal, entre les deux extrémités, chaque circuit récepteur 5 étant couplé à la paire de lignes de transmission de signal 1 par une section de dérivation 4. Un circuit récepteur 5 et sa section de dérivation 4 connectée constituent ensemble une unité de récepteur en dérivation. La paire de lignes d'alimentation-masse 6 comprend une ligne d'alimentation 6a et une ligne de masse 6b, qui sont mutuellement parallèles et de longueurs égales. La ligne d'alimentation 6a couple une borne d'alimentation E1 du circuit émetteur 3 à une alimentation Vdd. La ligne de masse 6b couple une borne de masse E2 du circuit émetteur 3 à la masse (GND). La paire de lignes de transmission de signal 1 et la paire de lignes d'alimentation-masse 6 sont toutes deux des paires de lignes de transmission comprenant deux lignes de transmission parallèles de longueurs égales. Les figures 2A et 2B montrent deux dispositions possibles d'une telle paire de lignes de transmission. Sur la figure 2A, les deux lignes de transmission lia, llb constituant la paire de lignes de transmission 11 sont disposées côte à côte sur la même surface d'une couche diélectrique 8a faisant partie du substrat de circuit 8, avec leurs centres séparés d'une certaine distance (a). Sur la figure 2B, les deux lignes de transmission lia, llb sont disposées sur des surfaces opposées de cette couche diélectrique 8a, en étant face à face, de façon à être séparées par l'épaisseur (t) de la couche diélectrique 8a. Les deux lignes de transmission lia, llb ont une longueur égale, bien que ceci ne soit pas visible sur les représentations en coupe sur les figures 2A et 2B. Dans les paires de lignes de transmission 11 représentées sur les deux figures 2A et 2B, l'inductance de la ligne de transmission lia annule l'inductance de la ligne de transmission llb; cette caractéristique réduit les perturbations électromagnétiques. Dans la structure représentée sur la figure 2A, si deux paires de lignes de transmission 11, 12 sont séparées d'une distance (b) supérieure au double de la séparation interne (a) de chaque paire de lignes de transmission (b > 2a), le champ électromagnétique de chaque paire de lignes de transmission sera pratiquement fermé, et son rayonnement électromagnétique n'affectera pas de façon significative l'autre paire de lignes de transmission. Dans la structure représentée sur la figure 2B, si la séparation (s) entre deux paires de lignes de transmission de signal 11, 12 adjacentes est supérieure au double de la somme de l'épaisseur (t) de la couche diélectrique 8a et de la largeur (c) des lignes de transmission individuelles, c'est-à-dire si s > 2(t + c) alors, à nouveau, le champ électromagnétique de chaque paire de lignes de transmission sera pratiquement fermé, et son rayonnement électromagnétique n'affectera pas de façon significative l'autre paire de lignes de transmission. La structure représentée sur la figure 2B sera adoptée dans ce mode de réalisation et les suivants. Par conséquent, dans la description suivante, une paire de lignes de transmission avec des lignes de transmission parallèles de longueurs égales signifiera une paire de lignes de transmission avec la structure représentée sur la figure 2B. La ligne d'alimentation 6a et la ligne de masse 6b, qui acheminent de façon prédominante un courant continu, ne sont pas toujours dans l'obligation d'avoir la structure représentée sur la figure 2A ou 2B, mais dans un système de bus de transmission de signal qui achemine des signaux numériques rapides, il est souhaitable que n'importe quelles lignes de transmission sur lesquelles une charge circule aient des champs électromagnétiques fermés, pour réduire les effets du rayonnement électromagnétique sur d'autres lignes de transmission ou d'autres éléments de circuit. L'étendue du champ électromagnétique EM entourant une paire de lignes de transmission avec la structure parallèle de longueurs égales décrite ci-dessus, est représentée schématiquement sur la figure 3. L'épaisseur (t) de la couche diélectrique 8a doit être suffisamment faible pour remplir la condition s > 2(t + c) donnée ci- dessus. Si cette condition est remplie, alors, comme représenté sur la figure 3, le champ électromagnétique EM de la paire de lignes de transmission de signal 11 sera pratiquement confiné au voisinage de la paire de lignes de transmission et ne perturbera pas le champ électro- magnétique de la paire de lignes de transmission de signal 12 adjacente. En se référant à nouveau à la figure 1, on note que le circuit émetteur 3 comprend une paire de transistors d'attaque 13, 14, un transistor de contournement 15, une résistance d'élimination de bruit 16, une paire de résistances série 17, 18, une borne d'entrée IN, une paire de bornes d'attaque D1, D2, et la borne d'alimentation E1 et la borne de masse E2 mentionnées ci-dessus. Un signal d'entrée d'émission TS est appliqué à la borne d'entrée IN à partir d'un autre circuit (non visible) dans la puce d'émetteur 9. La borne d'attaque D1 est couplée à l'extrémité de la ligne de transmission de signal la, la borne d'attaque D2 est couplée à l'extrémité de la ligne de transmission de signal lb, la borne d'alimentation E1 est couplée à l'extrémité de la ligne d'alimentation 6a, et la borne de masse E2 est couplée à l'extrémité de la ligne de masse 6b. Le transistor d'attaque 13 est un transistor nMOS couplé entre la borne d'alimentation E1 et la borne d'attaque D1. Le transistor d'attaque 14 est un transistor nMOS couplé entre la borne d'attaque D2 et la borne de masse E2. Le transistor de contournement 15 est un transistor pMOS couplé entre la borne d'alimentation E1 et la borne de masse E2. Les électrodes de grille des transistors d'attaque 13, 14 et du transistor de contournement 15 sont couplées à la borne d'entrée IN. Une résistance série 17 est intercalée entre le transistor d'attaque 13 et la borne d'alimentation El, en formant un circuit série avec le transistor d'attaque 13. Une résistance série 18 est intercalée entre le transistor d'attaque 14 et la borne de masse E2, en formant un circuit série avec le transistor d'attaque 14. Une électrode du transistor de contournement 15 est couplée à une électrode du transistor d'attaque 13, ces deux électrodes étant couplées à la borne d'alimentation E1 à travers la résistance série 17. L'autre électrode du transistor de contournement 15 est couplée à une électrode du transistor d'attaque 14, ces deux électrodes étant couplées à la borne de masse E2 par l'intermédiaire de la résistance série 18. La résistance d'élimination de bruit 16 est intercalée entre les bornes d'attaque D1, D2. Les transistors d'attaque 13, 14 deviennent conducteurs lorsque le signal d'entrée d'émission TS est au niveau logique haut, et ils se bloquent lorsque TS est au niveau logique bas. (Pour la brièveté, les niveaux logiques de TS seront appelés ci-dessous simplement le niveau haut et le niveau bas.) Inversement, le transistor de contournement 15 se bloque lorsque TS est au niveau haut et devient conducteur lorsque TS est au niveau bas. Lorsque le signal d'entrée d'émission TS est au niveau haut, les transistors 13, 14, 15 dans le circuit émetttur 13 couplent la ligne de transmission de signal la à l'alimentation Vdd, et couplent la ligne de transmission de signal lb à la masse, ce qui a pour effet de fournir une charge positive à la ligne de transmission de signal la et une charge négative à la ligne de transmission de signal lb. Lorsque le signal d'entrée d'émission TS est au niveau bas, les lignes de transmission de signal la et lb sont déconnectées de l'alimentation Vdd et de la masse, ce qui fait qu'aucune charge n'est fournie à la paire de lignes de transmission de signal 1, mais la charge est dérivée vers la masse à partir de l'alimentation Vdd, par l'intermédiaire du transistor de contournement 15, en contournant la paire de lignes de transmission de signal 1. En d'autres termes, lorsque le signal d'entrée d'émission TS est haut, un premier chemin de courant est fermé entre l'alimentation Vdd et la ligne de transmission de signal la (entre les bornes E1 et D1), et un second chemin de courant est fermé entre la ligne de transmission de signal lb et la masse (entre les bornes D2 et E2), en appliquant ainsi un signal complémentaire à la paire de lignes de transmission de signal 1. Lorsque le signal d'entrée d'émission TS est bas, ces chemins de courant sont ouverts, aucun signal complémentaire n'est appliqué à la paire de lignes de transmission de signal 1, et à la place, un troisième chemin de courant est fermé entre l'ali- mentation Vdd et la masse (entre les bornes E1 et E2), en contournant la paire de lignes de transmission de signal 1. Le circuit émetteur 3 maintient donc en permanence un chemin fermé conduisant le courant entre l'alimentation et la masse. Vu de l'alimentation et de la masse, le circuit émetteur 3 se comporte comme un circuit à courant continu. Néanmoins, le circuit émetteur 3 commute à l'état actif et inactif le signal complémentaire appliqué à la paire de lignes de transmission de signal 1, conformément au signal d'entrée d'émission TS. Des détails supplémen- taires seront donnés ultérieurement. Un signal complémentaire se propageant sur une paire de lignes de transmission (avec la structure parallèle de longueurs égales représentée sur la figure 2A ou 2B, ou avec une autre structure telle qu'une structure coaxiale ou une structure à paire torsadée) crée un mouvement de charge positive dans une direction sur une ligne de transmission et un mouvement égal de charge négative dans la même direction sur l'autre ligne de transmission. Dans un circuit émetteur du type à commutateur de courant classique représenté sur la figure 22, la polarité du signal complémentaire est commutée conformément au signal d'entrée d'émission TS. Ainsi, soit une ligne de transmission achemine la charge positive et est au potentiel supérieur, soit l'autre ligne de transmission achemine la charge positive et est au potentiel supérieur, selon que le signal émis est un "1" ou un "O". Au contraire, le circuit émetteur 3 du premier mode de réalisation fournit un signal complémentaire avec une polarité fixée, mais commute le signal à l'état actif et inactif, en fonction du signal d'entrée d'émission TS. Le signal émis devient un "1" ou un "0" conformément au fait que le signal complémentaire est présent ou absent, et non conformément à la polarité du signal complémentaire. L'unité de récepteur en dérivation, formée par une section de dérivation 4 et un circuit récepteur 5, se trouvant à un point intermédiaire sur la paire de lignes de transmission de signal 1, détecte si un signal complémen- taire est présent ou non à ce moment à ce point inter- médiaire. La section de dérivation 4 dévie une certaine quantité de l'énergie du signal complémentaire à partir de la paire de lignes de transmission de signal 1 à ce point intermédiaire, mais la quantité est si faible qu'elle ne perturbe pas de façon significative le signal complémen- taire sur la paire de lignes de transmission 1. Le circuit récepteur 5 reçoit le signal émis en détectant la faible quantité d'énergie déviée, pour déterminer ainsi si le signal complémentaire est présent ou absent. A titre d'exemple, on suppose que la valeur de tension de l'alimentation Vdd est de 1,0 V, que les valeurs de résistance des résistances série 17, 18 sont de 100 Q chacune, que la valeur de résistance de la résistance de terminaison 2 est de 15 Q, que la résistance à l'état conducteur de chaque transistor d'attaque 13, 14 est de ,Q. que les lignes de transmission la,lb sont dépourvues d'effets de peau, et que la valeur de résistance en courant continu de chaque ligne de transmission la, lb est nulle (0 Q). * Lorsque le circuit émetteur 3 applique un signal complémentaire à la paire de lignes de transmission de signal 1, le courant It sur chaque ligne de transmission la, lb a la valeur suivante: It = 1,0 V/(100 l + 100 Q + 15 Q + 15 2 + 15 2) = 4,1 mA La différence de tension Vt entre les lignes de transmission de signal la et lb (la chute de tension aux bornes de la résistance de terminaison 2) a la valeur suivante: Vt = 4,1 mAx 15 Q = 61 mV Si l'effet de peau dans les lignes de transmission la, lb est suffisamment grand pour donner à la paire de lignes de transmission de signal 1 une valeur de résistance en courant continu qui est par exemple de 30 Q, alors It et Vt sont calculées de la façon suivante: It = 1,0 V/(100 Q + 100 Q + 15 Q + 15 2 + 15 2 + 30 f) = 3,6 mA Vt = 3,6 mA x 15 Q = 55 mV Lorsque le circuit émetteur 3 commute le signal complémentaire à l'état inactif, après que toute l'énergie (mouvement de charge) qui était fournie à la paire de lignes de transmission de signal 1 juste avant que le signal complémentaire soit commuté à l'état inactif s'est dissipée dans la résistance de terminaison 2, le courant circulant sur les lignes de transmission de signal la, lb est nul, ce qui fait que la différence de tension entre les lignes de transmission de signal la, lb est également nulle. L'unité de récepteur en dérivation (comprenant une section de dérivation 4 et un circuit récepteur 5) doit être capable de détecter le niveau de signal complémentaire Vt ci-dessus, sans perturber la propagation du signal complémentaire sur la paire de lignes de transmission de signal 1. L'unité de récepteur en dérivation doit donc dévier une faible quantité d'énergie à partir de la paire de lignes de transmission de signal 1, sans atténuer le signal complémentaire ou distordre sa forme d'onde de façon significative. Par conséquent, vu de la paire de lignes de transmission de signal 1, l'unité de récepteur en dériva- tion doit se comporter comme un élément de circuit à haute impédance, avec seulement une composante de résistance en courant continu; la composante capacitive de l'impédance doit être faible au point d'être négligeable. Un exemple d'un élément de circuit à haute impédance ayant une composante de résistance en courant continu appropriée et une composante capacitive négligeable est un élément de résistance pure avec une valeur de résistance de quatre cents ohms (0,4 kQ) et une capacité nulle. Un autre exemple est un élément de circuit avec une valeur de résistance d'entrée de 1 kQ2 et une valeur de capacité d'entrée de 0,05 nF ou moins. Si l'impédance caractéristique de chaque ligne de transmission de signal la, lb est de 15 Q, alors si la paire de lignes de transmission de signal 1 est dérivée vers une impédance avec une valeur de résistance d'entrée de 0,4 kQ, le pourcentage de l'énergie du signal complémentaire qui est déviée à partir de la paire de lignes de transmission de signal 1 peut être calculé de la façon suivante: Q/(0,4 kQ + 15 Q) = 3,6% La résistance en dérivation ci-dessus pourrait également être considérée comme une résistance pure qui dévie 3,6% ou moins de l'énergie du signal complémentaire à partir de la paire de lignes de transmission de signal 1. Lorsqu'il y a une pluralité d'unités de récepteur en dérivation, pour éviter de perturber la propagation du signal complémentaire, chaque unité de récepteur en dérivation individuelle doit remplir la condition ci- dessus, et l'énergie totale déviée par toutes les unités de récepteur en dérivation ne doit pas dépasser une limite fixée, telle que dix pour cent (10%) de l'énergie de signal complémentaire fournie à la paire de lignes de transmission de signal 1. Comme expliqué dans le contexte de l'invention, le signal complémentaire qui est fourni à la paire de lignes de transmission de signal 1 est presque dépourvu de bruit, du fait que le bruit de mode commun s'annule, ce qui fait que bien qu'une petite partie seulement de l'énergie du signal complémentaire soit déviée vers chaque unité de récepteur en dérivation, cette énergie est suffisante pour la détection de la différence de tension Vt. La figure 4 est un schéma de circuit d'une unité de récepteur en dérivation. La section de dérivation 4 sur la figure 4 comprend une paire de résistances en dérivation 20 et une paire de lignes de transmission en dérivation 21. La paire de lignes de transmission en dérivation 21 comprend deux lignes de transmission en dérivation 21a et 21b, parallèles et de longueurs égales. La paire de résistances en dérivation 20 comprend deux résistances en dérivation a et 20b. La résistance en dérivation 20a est intercalée entre un point intermédiaire sur la ligne de transmission de signal la et une extrémité de la ligne de transmission en dérivation 21a. L'autre extrémité de la ligne de transmission en dérivation 21a est couplée à une borne d'entrée IN1 du circuit récepteur 5. La résistance en dérivation 20b est intercalée entre un point intermédiaire sur la ligne de transmission de signal lb et une extrémité de la ligne de transmission en dérivation 21b. L'autre extrémité de la ligne de transmission en dérivation 21b est couplée à une autre borne d'entrée IN2 du circuit récepteur 5. Les résistances en dérivation 20a et 20b ont des valeurs de résistance respectives d'au moins quatre cents ohms (0,4 kQ), afin de dévier de l'énergie de signal complémentaire sans perturber la propagation de signal sur la paire de lignes de transmission de signal 1. On suppo- sera ci-dessous à titre d'exemple une résistance de 1 kQ. La paire de lignes de transmission en dérivation 21 est une paire de lignes de transmission qui transmet au circuit récepteur 5 l'énergie de signal complémentaire déviée. Le circuit récepteur 5 comprend un amplificateur différentiel 22, un transistor de terminaison 23, les bornes d'entrée IN1 et IN2 mentionnées ci-dessus, et une borne de sortie OUT. L'énergie de signal complémentaire déviée par la section de dérivation 4 est reçue aux bornes d'entrée IN1, IN2, qui sont les bornes d'entrée différentielles de l'amplificateur différentiel 22. La borne de sortie OUT, qui est la borne de sortie de l'amplificateur différentiel 22, émet un signal de sortie reçu, avec un niveau de tension qui varie conformément à la présence ou à l'absence d'une tension de signal complémentaire sur les bornes d'entrée IN1, IN2. En détectant ainsi la présence ou l'absence d'une tension de signal complémentaire sur les bornes d'entrée IN1, IN2, le circuit récepteur 5 détecte si un signal complémentaire est présent ou non au point intermédiaire sur la paire de lignes de transmission de signal 1 auquel le circuit récepteur 5 est couplé à travers les résistances en dérivation 20a, 20b, sans perturber la propagation du signal complémentaire sur la paire de lignes de transmis- sion de signal 1. Le circuit récepteur 5 détermine donc si le signal émis est dans l'état "1" ou "0", et il génère un signal de sortie de réception RS correspondant. Une caractéristique particulière du circuit récepteur 5 réside dans le transistor de terminaison 23 connecté entre les bornes d'entrée IN1 et IN2. Le circuit récepteur 5 sera décrit ultérieurement de façon plus détaillée. En se référant à nouveau à la figure 1, on note que le condensateur de découplage 7 est disposé à l'extérieur et à proximité de la puce d'émetteur 9, en étant couplé entre la ligne d'alimentation 6a et la ligne de masse 6b. Du fait que le circuit émetteur 3 se comporte comme un circuit à courant continu, vu de l'alimentation et de la masse, il n'est pas nécessaire que le condensateur de découplage 7 soit incorporé dans la puce d'émetteur 9. En fait, le condensateur de découplage 7 est presque inutile en ce qui concerne le système de bus de transmission de signal lui-même. La principale fonction du condensateur de découplage 7 sur la figure 1 est d'éviter que la paire de lignes d'alimentation-masse 6 soit affectée par un rayonnement électromagnétique généré par d'autres circuits. La figure 5 montre un schéma de circuit simplifié du système de bus de transmission de signal sur la figure 1. Dans la paire de lignes de transmission de signal sur la figure 5, la ligne de transmission de signal la est disposée au-dessus de la couche diélectrique 8a. La ligne de transmission de signal lb est disposée au-dessous de la couche diélectrique 8a, face à la ligne de transmission de signal la. A l'extrémité de la paire de lignes de transmission de signal 1 proche du circuit émetteur 3, les deux lignes de transmission de signal la, lb divergent l'une de l'autre pour se terminer près du circuit émetteur 3, respectivement dans une électrode de plage de connexion lc et une électrode de contact ld. De façon similaire, près de l& résistance de terminaison 2, les deux lignes de transmission de signal la, lb divergent pour se terminer dans une électrode de plage de connexion le et une électrode de contact if. Ces électrodes lc, ld, le, If sont formées de façon unitaire avec les lignes de transmission de signal la, lb. La couche diélectrique 8a comporte un trou de passage à travers lequel une électrode de plage de connexion lg disposée au-dessus de la couche diélectrique 8a est mise en contact avec l'électrode de contact ld, et un autre trou de passage à travers lequel une électrode de plage de connexion lh disposée au-dessus de la couche diélectrique 8a est mise en contact avec l'électrode de contact if. La puce d'émetteur 9 (représentée sur la figure 1) qui contient le circuit émetteur 3 est couplée aux électrodes de plage de connexion lc et lg par soudage en configuration retournée (ou "flip-chip"), ou soudage de fils. De façon similaire, la résistance de terminaison 2 est couplée aux électrodes de plage de connexion le et lh par soudage en configuration retournée ou soudage de fils, la résistance de terminaison 2 étant une résistance de type plaquette. Les sections de dérivation 4, comprenant chacune une paire de résistances en dérivation 20 et une paire de lignes de transmission en dérivation 21, sont respecti- vement couplées à la paire de lignes de transmission de signal 1 par deux électrodes de plage de connexion 4a, 4b et une électrode de contact 4c, comme représenté sur la figure 6. L'électrode de plage de connexion 4a est formée de manière unitaire avec la ligne de transmission de signal la; l'électrode de contact 4c est formée de manière unitaire avec la ligne de transmission de signal lb, et vient en contact avec l'électrode de plage de connexion 4b à travers un trou de passage 8b dans la couche diélectrique. Aux approches de ces électrodes de plages de connexion 4a, 4b, les lignes de transmission en dérivation 21a, 21b divergent et se terminent respectivement dans une électrode de plage de connexion 21c et une électrode de contact 21d qui ne sont pas disposées face à face. Les lignes de transmission en dérivation 21a, 21b divergent également pour former une électrode de plage de connexion 21e et une électrode de contact 21f à leurs extrémités opposées, près des bornes d'entrée IN1, IN2 du circuit récepteur 5. Les électrodes de plages de connexion 21g, 21h viennent en contact avec des électrodes de contact respectives 21d, 21f à travers des trous de passage respectifs 8c, 8d. Les résistances en dérivation 20a, 20b sont couplées aux électrodes de plages de connexion 4a, 4b, 21c, 21g par soudage en configuration retournée (comme représenté sur la figure 6) ou par soudage de fils. La puce de récepteur 10 comprenant le circuit récepteur 5 est couplée de façon similaire aux électrodes de plages de connexion 21e, 21h par soudage en configuration retournée ou (comme représenté sur la figure 6) par soudage de fils. On décrira ensuite de façon plus détaillée le circuit émetteur 3 et le circuit récepteur 5. En se référant à nouveau à la figure 1, on note que la résistance d'élimination de bruit 16 est incorporée pour absorber le bruit de réflexion. Du fait de l'impédance d'entrée élevée des unités de récepteur en dérivation, telle qu'elle est vue des points de dérivation sur la paire de lignes de transmission de signal 1, une certaine réflexion se produit aux points de dérivation, ce qui a pour effet de réfléchir en arrière vers le circuit émetteur 3 une faible partie de l'énergie du signal complémentaire. La résistance d'élimination de bruit 16 absorbe cette énergie réfléchie, de façon qu'elle ne soit pas réfléchie en arrière à nouveau à partir du circuit émetteur 3 sur la paire de lignes de transmission de signal 1. Une atténuation possible du signal complémentaire sous l'effet de réflexions multiples est ainsi réduite. La valeur de résistance de la résistance d'élimination de bruit 16 doit être approximativement égale à dix fois l'impédance caractéristique de la paire de lignes de transmission de signal 1. Si l'impédance caractéristique de la paire de lignes de transmission de signal 1 est 15 Q. par exemple, alors une valeur appropriée pour la résistance d'élimina- tion de bruit 16 est de 150 Q. Il est également possible d'omettre la résistance d'élimination de bruit 16. Les résistances série 17, 18 réduisent la consommation de courant et donc la dissipation de puissance du circuit émetteur 3. Par la sélection de valeurs de résistance appropriées, le courant consommé par le circuit émetteur 3 peut être réduit à un niveau désiré, de préférence la valeur minimale dans la plage qui permet la détection du signal complémentaire par le circuit récepteur 5. L'une des résistances série 17, 18, ou les deux, peuvent être omises. Les parties essentielles du circuit émetteur 3 sont les transistors d'attaque 13, 14 qui appliquent sélectivement le signal complémentaire à la paire de lignes de transmission de signal 1, et le transistor de contournement 15 qui ferme sélectivement un chemin de courant contournant la paire de lignes de transmission de signal 1. La raison pour laquelle le transistor de contournement 15 est nécessaire est la suivante. L'alimentation Vdd et la masse sont couplées à un grand nombre de circuits, en formant un réseau d'alimentation sur le substrat de circuit 8. En outre, la paire de lignes d'alimentation-masse 6 est un type de ligne de transmission. Si le transistor de contournement 15 n'était pas présent, alors lorsque le signal d'entrée d'émission TS passe du niveau haut au niveau bas, en commutant au blocage les transistors d'attaque 13, 14, les bornes d'alimentation et de masse E1, E2 du circuit émetteur 3 deviendraient brusquement un accès d'entrée à haute impédance, et toute l'énergie fournie à ces bornes serait réfléchie en arrière le long de la paire de lignes d'alimentation-masse 6, en direction de l'alimentation Vdd et de la masse. Cette énergie réfléchie serait réfléchie à nouveau à d'autres noeuds dans le réseau d'alimentation, et les multiples réflexions perturberaient les potentiels d'alimentation et de masse. Du fait que le transistor de contournement 15 commute à l'état conducteur lorsque les transistors d'attaque 13, 14 commutent à l'état bloqué, en formant un chemin de courant de dérivation entre les bornes d'alimentation et de masse El, E2, ces bornes ne sont jamais placées dans l'état à haute impédance. Une réflexion totale d'énergie en arrière sur la paire de lignes d'alimentation-masse 6 est ainsi évitée. Le problème de bruit de mode commun noté dans le contexte de l'invention est également atténué par le transistor de contournement 15. Comme expliqué précédemment, du bruit de mode commun apparaît lorsque le chemin de transmission de signal normal est remplacé par un chemin à basse impédance qui conduit un courant directement de la borne d'alimentation vers la borne de masse pendant un bref instant au milieu de l'intervalle de commutation des transistors. Cependant, si les caractéristiques de commutation du transistor de contournement 15 sont complémentaires de celles des transistors d'attaque 13, 14, alors des commutations entre le chemin de courant passant à travers les transistors d'attaque 13, 14 et la paire de lignes de transmission de signal 1, et le chemin parallèle passant à travers le transistor de contournement 15, peuvent être effectuées sans aucun changement abrupt dans l'impédance entre les bornes d'alimentation et de masse E1, E2. En outre, du fait que le transistor de contournement 15 n'est pas un transistor d'attaque, il peut être conçu de façon à avoir les caractéristiques de commutation désirées. Des perturbations d'alimentation et de masse dues au bruit de mode commun peuvent donc être évitées. On décrira ci-dessous la détermination de la résistance à l'état conducteur optimale du transistor de contoUrnement 15. La résistance à l'état conducteur du transistor de contournement 15 est de préférence égale à la somme de la résistance à l'état conducteur du transistor d'attaque 13, de la valeur de résistance de la résistance de terminaison 2 et de la résistance à l'état conducteur du transistor d'attaque 14. Si la résistance à l'état conducteur des transistors d'attaque 13, 14 est par exemple de 15 , et la valeur de résistance de la résistance de terminaison 2 est également de 15 Q. alors le transistor de contournement 15 doit avoir la valeur de résistance à l'état conducteur suivante: + 15 + 15 = 45 Q Si le transistor de contournement 15 a cette résistance à l'état conducteur, l'impédance du circuit émetteur 3, vue de l'alimentation et de la masse, sera alors la même indépendamment du fait que les bornes d'alimentation et de masse (E1 et E2) soient reliées par l'intermédiaire de la résistance de terminaison 2 à l'extrémité de la paire de lignes de transmission de signal 1, ou de façon interne à l'intérieur du circuit émetteur 3. En outre, si les caractéristiques de commutation dynamiques du transistor de contournement 15 sont complé- mentaires de celles des transistors d'attaque 13, 14, un courant continu continuera à circuler à travers le circuit émetteur 3 sans aucun changement abrupt pendant les périodes de commutation. En se référant à nouveau à la figure 4, on note que l'amplificateur différentiel 22 dans le circuit récepteur 5 comporte des transistors pMOS P1, P2, p3 et des transistors nMOS no, nl, n2, n3. Sur la figure 4, I0 est un courant constant conduit par le transistor no, Il est un courant conduit par les transistors Pl et n1, et 12 est un courant conduit par les transistors P2 et n2. Les courants Il et 12 varient en réponse aux tensions de signal émis reçues aux bornes IN1 et IN2. Le signal complémentaire représente l'une des deux valeurs de signal émis, "1" ou "0", l'autre valeur étant représentée par l'absence du signal complémentaire. En détectant si le signal complémentaire est présent ou non, l'amplificateur différentiel 22 détecte si le signal émis est un "1" ou "0". En amplifiant la tension de signal reçue, l'amplificateur différentiel 22 fournit en sortie une tension de signal de sortie de réception V2 en réponse au signal émis, sur la borne de sortie OUT. Pour être capable de détecter la présence et l'absence du signal complémentaire, l'amplificateur différentiel 22 a besoin d'être suffisamment sensible pour détecter la faible énergie du signal complémentaire qui est déviée à partir de la paire de lignes de transmission de signal 1. L'amplificateur différentiel 22 a une structure interne classique qu'on décrira ci-dessous, avec une attention particulière à des caractéristiques qui interviennent dans la détection de la faible énergie du signal complémentaire dévié à partir de la paire de lignes de transmission de signal 1. Dans l'amplificateur différentiel 22, les transistors Pl, P2, no, nl, n2 constituent la section d'amplification différentielle. Les transistors P1 et n1 sont couplés en série, comme le sont les transistors P2 et n2. Les électrodes de source des transistors Pl et P2 sont couplées à l'alimentation Vdd par l'intermédiaire d'une ligne ou d'un motif d'alimentation; les électrodes de source des transistors n1 et n2 sont couplées à l'électrode de drain du transistor no. L'électrode de source du tran- sistor no est couplée à la masse (GND) par l'intermédiaire de la ligne ou du motif de masse. Les électrodes de grille des transistors p1 et P2 sont couplées à l'électrode de drain du transistor P2 (et à l'électrode de drain du transistor n2). Les électrodes de grille des transistors n1 et n2 sont couplées à des bornes d'entrée respectives IN, et IN2; les électrodes de drain des transistors P2 et n2 sont couplées à la borne de sortie OUT. Les transistors p3 et n3, qui constituent une section de fixation de courant de l'amplificateur différentiel 22, sont couplés en série. L'électrode de source du transistor p3 est couplée à l'alimentation Vdd par l'intermédiaire d'une ligne ou d'un motif d'alimentation. L'électrode de source du transistor n3 et l'électrode de grille du transistor p3 sont couplées à la masse (GND) par l'intermédiaire d'une ligne ou d'un motif de masse. L'électrode de drain du transistor P3 et les électrodes de grille et de drain du transistor n3 sont couplées à l'électrode de grille du transistor no dans la section d'amplification différentielle. La section de fixation de courant fixe la tension de grille du transistor no au voisinage de la tension de seuil du transistor no, pour commander ainsi le courant constant Io dans la section d'amplification différentielle. Si la transconductance gm3 du transistor p3 dans la section de fixation de courant est inférieure à la transconductance du transistor n3, la tension de grille V3 du transistor n3 sera proche de la tension de seuil du transistor.n3. Cette tension de grille V3 est également la tension de grille du transistor no, ce qui fait que si la tension de seuil du transistor no concorde avec la tension de seuil du transistor n3, la tension de grille du transistor no sera stabilisée près de la tension de seuil du transistor no. Il est alors possible de fixer la valeur du courant constant Io dans la section d'amplification différentielle en concevant le transistor p3 de façon qu'il ait une transconductance gm3 désirée. La valeur de transconductance gm3 doit être aussi faible que la pratique le permet, pour minimiser le courant constant Io et réduire ainsi la consommation de courant. La section d'amplificateur différentielle amplifie la différence de tension d'entrée et fournit en sortie une tension de signal de réception V2 correspondant au signal émis, sur la borne de sortie OUT. Dans la section d'amplification différentielle, il est nécessaire que les transistors Pl et P2, et les transistors n1 et n2, aient des caractéristiques pratiquement identiques; en particulier, les transistors Pl et P2 doivent avoir la même transconductance, et les transistors n1 et n2 doivent avoir la même transconductance. Les courants Il et 12 varieront alors conformément à la différence de tension d'entrée, tout en maintenant la relation Il + 12 = IO. Les bornes d'entrée IN1 et IN2 sont couplées par l'intermédiaire de la section de dérivation 4 à un point intermédiaire sur la paire de lignes de transmission de signal 1. Lorsqu'un signal complémentaire est présent à ce point intermédiaire, la ligne de transmission de signal la est à un potentiel plus élevé que la ligne de transmission de signal lb, ce qui fait que le potentiel de la borne d'entrée IN1 (la tension de grille du transistor n1) devient supérieur au potentiel de la borne d'entrée IN2 (la tension de grille du transistor n2), et la tension de signal de sortie de réception V2 sur la borne de sortie OUT (la tension de drain du transistor n2) devient supérieure à la tension de drain V1 du transistor n1 (V2 - V1 > 0). Cette relation est valable même si une tension de polarisation est présente sur la paire de lignes de transmission de signal 1 à cause du bruit de mode commun, du fait que le potentiel de la ligne de transmission de signal la reste supérieur au potentiel de la ligne de transmission de signal lb. Lorsque aucun signal complémentaire n'est présent à ce point intermédiaire, après que toute la charge stockée dans les capacités d'entrée des bornes d'entrée IN1 et IN2 a été déchargée, les tensions de drain V1 et V2 sont égales (V2 - V1 = 0). Du fait que le système de bus de transmission de signal du premier mode de réalisation exprime les valeurs de signal émis "1" et "0" par le fait qu'un signal complémentaire est présent ou non (au lieu de les exprimer par l'inversion de la polarité du signal complémentaire, comme dans le système de bus de transmission de signal classique sur la figure 22), il maintient la relation V2 - V1 2 0. Si Rn1 est la valeur de résistance du transistor n1, Rn2 est la valeur de résistance du transistor n2, et gm12 est la transconductance combinée des transistors n1 et n2, alors: gm12 = 1/(Rnl + Rn2) Si les valeurs de résistance des transistors Pl et P2 sont toutes deux Rp, alors le gain en tension Gv de l'amplificateur différentiel 22 a la valeur suivante: Gv = gm12 x Rp = Rp/(Rnl + Rn2) Du fait que la valeur de résistance Rp des transistors Pl et P2 augmente lorsque V2 - V1 augmente (lorsque V2 devient plus élevée), le gain en tension Gv augmente également lorsque V2 - V1 augmente. Lorsqu'un signal complémentaire est présent, V2 - V1 augmente, ce qui fait que le gain en tension Gv devient plus grand que lorsque le signal complémentaire n'est pas présent. L'augmentation du gain en tension Gv lorsque le signal complémentaire est présent améliore la sensibilité de l'amplificateur différentiel 22, ce qui est une caractéristique souhaitable pour détecter la faible énergie de signal complémentaire qui est déviée vers le circuit récepteur 5. La dynamique V2 - V1 de l'amplificateur différentiel 22 est: V2 - V1 = (Io/1000)1/2 Cette valeur augmente avec le courant constant Io, mais l'augmentation du courant constant Io augmente la consommation de puissance, ce qui fait que le courant constant Io ne doit pas être fixé à une valeur très élevée. La valeur désirée du courant constant Io est la valeur minimale dans la plage permettant de détecter la tension de signal complémentaire; cette valeur est fixée en optimisant la transconductance du transistor P3, comme noté ci-dessus. La tension de signal de sortie de réception V2 est quelque peu décalée vers le côté haut, ce qui fait qu'un circuit de décalage de niveau approprié peut être inséré, et un circuit supplémentaire peut être ajouté pour convertir le signal de sortie de réception en niveaux logiques CMOS. Les électrodes de grille des transistors Pl et P2 peuvent également être couplées à la masse (GND), si un gain approprié est obtenu. Comme indiqué précédemment, pour détecter le signal complémentaire sans perturber sa propagation sur la paire de lignes de transmission de signal 1, l'unité de récepteur en dérivation, vue de la paire de lignes de transmission de signal 1, doit se comporter comme un élément de circuit à haute impédance avec seulement une composante de résistance en courant continu; la composante capacitive de l'impédance doit être négligeable. La résistance élevée réduit la réflexion et l'atténuation du signalcomplémentaire. La capacité négligeable évite une distorsion de la forme d'onde du signal complémentaire. La distorsion, la réflexion et l'atténuation de la forme d'onde deviennent particulièrement gênantes lorsque plus d'une unité de récepteur en dérivation est couplée à la paire de lignes de transmission de signal 1. C'est pourquoi, lorsqu'il y a deux unités de récepteur en dérivation, ou plus, l'énergie de signal complémentaire totale déviée par toutes les unités de récepteur en dérivation doit être maintenue à l'intérieur d'une limite fixée, telle que 10% de l'énergie de signal complémentaire fournie à la paire de lignes de transmission de signal 1. La capacité d'entrée d'un circuit récepteur à amplificateur différentiel avec des transistors MOS, comme le circuit récepteur 5, est la capacité de grille des transistors MOS et la capacité parasite à leur voisinage. Il est difficile de concevoir un circuit récepteur dans lequel cette capacité d'entrée soit faible au point d'être négligeable (par exemple 0, 05 pF ou moins), mais la capacité d'entrée peut encore être considérée comme nulle si des résistances en dérivation 20a et 20b avec des valeurs de résistance pure de 0,4 kQ ou plus sont placées au point de dérivation à partir de la paire de lignes de transmission de signal 1. Si l'impédance caractéristique des lignes de transmission de signal la, lb est par exemple de 15 Q, et la valeur de résistance des résistances en dérivation 20a, b est de 1 k , alors 1,5% de l'énergie du signal complémentaire sur la paire de lignes de transmission de signal 1 est dévié vers chaque unité de récepteur en dérivation. /(1 kQ + 15 Q) = 1, 5% L'énergie du signal complémentaire sur la paire -de lignes de transmission de signal 1 est ainsi réduite à 98,5%. Si l'énergie déviée totale ne doit pas dépasser 10%, le nombre d'unités de récepteur en dérivation ne doit pas dépasser six. Si la valeur de résistance des résistances en dérivation 20a, 20b est de 5 kQ, alors seulement 0,3% de l'énergie du signal complémentaire sur la paire de lignes de transmission de signal 1 est déviée vers chaque unité de récepteur en dérivation. Q/(5 kQ + 15 Q) = 0,3% Dans ce cas, pour limiter à 10% l'énergie déviée totale, le nombre d'unités de récepteur en dérivation ne doit pas dépasser trente-trois. Le transistor de terminaison 23 dans le circuit récepteur 5 est un transistor à effet de champ pMOS qui établit une terminaison entre les bornes d'entrée IN1, IN2 (et donc entre les bornes d'entrée de l'amplificateur différentiel). Les électrodes de source et de drain du transistor de terminaison 23 sont couplées aux bornes d'entrée IN1, IN2. L'électrode de grille du transistor de terminaison 23 est couplée au motif de masse ou à une ligne de masse et est donc maintenue au potentiel de masse (GND). Selon une variante, le transistor de terminaison 23 peut être un transistor à effet de champ nMOS couplé entre les bornes d'entrée IN1 et IN2, avec son électrode de grille couplée à un motif ou une ligne d'alimentation, et maintenue ainsi au potentiel Vdd. Le transistor de terminaison 23 est nécessaire pour la raison suivante. Lorsque le circuit émetteur 3 applique un signal complémentaire à la paire de lignes de transmission de signal 1, la capacité d'entrée de la borne d'entrée IN1 (la capacité de grille du transistor n1 et la capacité parasite adjacente) devient chargée par.la charge positive fournie par la ligne de transmission de signal la, et la capacité d'entrée de la borne d'entrée IN2 (la capacité de grille du transistor n2 et la capacité parasite adjacente) devient chargée par la charge négative qui est fournie par la ligne de transmission de signal lb. Lorsque le circuit émetteur 3 commute le signal complémentaire à l'état inactif en réponse au signal d'entrée d'émission TS, la charge stockée dans la capacité d'entrée du circuit récepteur 5 doit être évacuée avant que le récepteur 5 puisse détecter que le signal complémentaire est absent. La capacité d'entrée doit être déchargée pratiquement dans le temps que prend le signal d'entrée d'émission TS pour descendre du niveau haut au niveau bas. Du fait que les résistances en dérivation 20a, 20b ont des valeurs de résistance élevées (par exemple 1 kQ), un circuit récepteur classique serait incapable de décharger sa capacité d'entrée de façon suffisamment rapide. Cependant, la charge stockée dans la capacité d'entrée du circuit récepteur 5 peut être déchargée rapidement à travers le transistor de terminaison 23. Pour décharger la capacité d'entrée en un temps qui équivaut au temps de descente d'un signal numérique avec une vitesse de plusieurs gigahertz, le transistor de termi- naison 23 doit remplir deux conditions: sa fréquence de coupure doit être au moins de soixante gigahertz (60 GHz); et la constante de temps de la résistance du transistor de terminaison 23 et de la capacité d'entrée du circuit récepteur 5 ne doit pas dépasser cent picosecondes (100 ps). Si la capacité d'entrée est par exemple de cinq picofarads (5 pF), la valeur de résistance du transistor de terminaison 23 doit être au plus de 20 Q. Si la capacité d'entrée est de 2 pF, la valeur de résistance du transistor de terminaison 23 doit être au plus de 50 Q. Il est également souhaitable que la valeur de résistance du transistor de terminaison 23 soit adaptée à l'impédance caractéristique de la paire de lignes de transmission en dérivation 21. Ceci est difficile à réaliser, du fait que la valeur de résistance du transistor de terminaison 23 varie, mais si la paire de lignes de transmission en dérivation 21 est suffisamment courte, il n'est pas nécessaire que la valeur de résistance du transistor de terminaison 23 soit très étroitement adaptée à l'impédance caractéristique de la paire de lignes de transmission en dérivation 21. On décrira ci-dessous le fonctionnement du premier mode de réalisation. Dans la description suivante, la fréquence d'impulsions du signal d'entrée d'émission TS, c'est-à-dire la cadence de données du signal émis, est de plusieurs gigahertz. La tension d'alimentation Vdd est de 1,0 V, la valeur de résistance des résistances série 17, 18 est de 100 Q pour chacune, l'impédance caractéristique des lignes de transmission de signal la, lb est de 15 Q, la valeur de résistance de la résistance de terminaison 2 est de façon similaire de 15 Q, la résistance à l'état conducteur des transistors d'attaque 13, 14 est également de 15 Q, et la résistance à l'état conducteur du transistor de contournement 15 est de 45 Q. Ces valeurs sont un exemple d'un ensemble de conditions approprié pour transmettre un signal numérique avec une cadence de données de plusieurs gigahertz sur le système de bus de transmission de signal dans le premier mode de réalisation. Lorsque le signal d'entrée d'émission TS passe du niveau bas au niveau haut, le circuit émetteur 3 débloque les transistors d'attaque 13, 14 et bloque le transistor de contournement 15. Le blocage du transistor de contournement 15 ouvre le chemin de courant qui contourne la paire de lignes de transmission de signal 1, mais le déblocage des transistors d'attaque 13, 14 forme un chemin de courant passant par la paire de lignes de transmission de signal 1 (à travers le transistor d'attaque 13, la ligne de transmission de signal la, la résistance de terminaison 2, la ligne de transmission de signal lb et le transistor d'attaque 14). Ce chemin conduit un courant à partir de la ligne d'alimentation 6a vers la paire de lignes de transmission de signal 1, et à partir de la paire de lignes de transmission de signal 1 vers la ligne de masse 6b. Une charge positive entre donc dans la ligne de transmission de signal la à partir de la ligne d'alimentation 6a, et une charge négative entre dans la ligne de transmission de signal lb à partir de la ligne de masse 6b. Pendant l'intervalle de transition de l'état conducteur à l'état bloqué des transistors d'attaque 13, 14 et du transistor de contournement 15 (la transition de l'état dans lequel aucun signal complémentaire n'est appliqué à la paire de lignes de transmission de signal 1, vers l'état dans lequel un signal complémentaire est appliqué, qu'on appelle ci-après la première transition), pendant que la résistance série combinée offerte par les transistors d'attaque 13, 14, la paire de lignes de transmission de signal 1 et la résistance de terminaison 2 diminue, la valeur de résistance du transistor de contournement 15 augmente. La résistance parallèle combinée des deux chemins de courant, celui passant par la paire de lignes de transmission de signal 1, et l'autre passant par le transistor de contournement 15, ne varie pas considérablement. Par conséquent, vue de l'alimentation et de la masse (des bornes E1 et E2), l'impédance du circuit émetteur 3 change très peu; le circuit émetteur 3 se comporte comme un circuit à courant continu. Une charge positive continue à circuler à partir de la ligne d'alimentation 6a vers le circuit émetteur 3, et une charge négative continue à circuler à partir de la ligne de masse 6b vers le circuit émetteur 3, à la même vitesse, pendant toute la période de la première transition. Le signal complémentaire que le circuit émetteur 3 applique à la paire de lignes de transmission de signal 1 se propage vers la résistance de terminaison 2. Une petite partie de l'énergie de signal est déviée vers les -unités de récepteur en dérivation aux sections de dérivation 4, mais la majeure partie de l'énergie de signal atteint la résistance de terminaison 2. Lorsque le signal atteint la résistance de terminaison 2, il fait circuler une charge positive dans la résistance de terminaison 2 à partir de la ligne de transmission de signal la, et il fait circuler une charge négative dans la résistance de terminaison 2 à partir de la ligne de transmission de signal lb, à une vitesse presque égale à celle à laquelle il a fait entrer une charge positive dans la ligne de transmission de signal la à partir de la ligne d'alimentation 6a, et une charge négative dans la ligne de transmission de signal lb à partir de la ligne de masse 6b. En d'autres termes, l'énergie de signal n'est presque pas diminuée. Du fait que la valeur de résistance de la résistance de terminaison 2 est adaptée à l'impédance caractéristique de la ligne de transmission de signal la et de la ligne de transmission de signal lb, aucune fraction de l'énergie de signal qui atteint la résistance de terminaison 2 n'est réfléchie. Toute l'énergie de signal entre dans la résistance de terminaison 2 et est dissipée sous forme de chaleur. La partie du signal qui est déviée à travers la paire de résistances en dérivation 20 dans chaque unité de récepteur en dérivation se propage à travers la paire de lignes de transmission en dérivation 21 et entre dans le circuit récepteur 5. Cette partie du signal occasionne un mouvement de charge positive vers la borne d'entrée IN1, qui charge la capacité d'entrée de la borne d'entrée IN1, et un mouvement de charge négative vers la borne d'entrée IN2, qui charge la capacité d'entrée de la borne d'entrée IN2. L'amplificateur différentiel 22 dans le circuit récepteur 5 amplifie la tension de signal différentielle entre les bornes d'entrée IN1, IN2, et il émet le signal amplifié sous la forme d'un signal de sortie de réception RS sur la borne de sortie OUT, en détectant ainsi-le signal émis complémentaire. Un courant commence également à circuler entre les bornes d'entrée IN1, IN2 à travers le transistor de terminaison 23, en réponse à la tension de signal complémentaire. Lorsque le signal d'entrée d'émission TS passe ensuite du niveau haut au niveau bas, le circuit émetteur 3 bloque les transistors d'attaque 13, 14 et débloque le transistor de contournement 15. Le chemin de courant à travers la paire de lignes de transmission de signal 1 est maintenant ouvert, et l'application du signal complémentaire cesse. Au même moment, un chemin de courant contournant la paire de lignes de transmission de signal 1 est formé à travers le transistor de contournement 15, ce qui permet au courant de continuer à circuler à partir de la ligne d'alimentation 6a vers le circuit émetteur 3, et à partir du circuit émetteur 3 vers la ligne de masse 6b. Pendant l'intervalle de transition au cours duquel les transistors d'attaque 13, 14 se bloquent et le transistor de contournement 15 devient conducteur (ce qu'on appelle ci-dessous le second intervalle de transition), la résistance série combinée offerte par les transistors d'attaque 13, 14, la paire de lignes de transmission de signal 1 et la résistance de terminaison 2 augmente, et la résistance offerte par le transistor de contournement 15 diminue. Pendant le second intervalle de transition, comme pendant le premier intervalle de transition, la résistance parallèle combinée des deux chemins de courant ne varie pas considérablement, et le circuit émetteur 3 continue à se comporter comme un circuit à courant continu, vu de l'alimentation et de la masse (des bornes El et E2). Une charge positive continue à circuler à partir de la ligne d'alimentation 6a vers le circuit émetteur 3, et une charge négative continue à circuler de la ligne de masse 6b vers le circuit émetteur 3, pratiquement à la même vitesse. Comme noté ci-dessus, la résistance à l'état conducteur du transistor de contournement 15 est égale à la somme des résistances à l'état conducteur des transistors d'attaque 13, 14 et du transistor de contournement 15. Par conséquent, le circuit émetteur 3 a la même impédance pendant des intervalles au cours desquels le signal complémentaire est appliqué à la paire de lignes de transmission de signal 1, que pendant des intervalles au cours desquels le signal complémentaire n'est pas appliqué. En outre, pendant les premier et second intervalles de transition, l'impédance du circuit émetteur 3 ne varie pas fortement, ce qui fait que le circuit émetteur 3 fonctionne pratiquement en permanence comme un circuit à courant continu, et ne génère pas de bruit de mode commun sur la paire de lignes d'alimentation-masse 6. Par conséquent, les potentiels d'alimentation et de masse ne sont pas perturbés. Les figures 7A et 7B montrent des variations de l'impédance, vue de l'alimentation et de la masse, du circuit émetteur 3 du premier mode de réalisation et d'un circuit émetteur d'un type à commutateur de courant classique (le circuit émetteur 203 sur la figure 22). La figure 7A montre les variations d'impédance du circuit émetteur 3 inventé; la figure 7B montre les variations d'impédance du circuit émetteur à commutateur de courant classique. Les variations d'impédance sont représentées schématiquement; aucune tentative n'est faite pour représenter les variations de façon exacte. Les intervalles de transition indiqués par des lignes en pointillés sur la figure 7A sont les intervalles de commutation des transistors 13, 14, 15 sur la figure 1, pendant lesquels le signal d'entrée d'émission TS change d'état et le signal complémentaire est commuté à l'état actif (TS = "1") ou inactif (TS = "0") . Les intervalles de transition sur la figure 7B sont les intervalles de commutation des transistors Q1 à Q4 sur la figure 22, pendant lesquels la polarité du signal complémentaire est inversée. Dans le circuit émetteur à commutateur de courant classique, pendant les intervalles de transition de signal, l'impédance vue de l'alimentation et de la masse diminue momentanément jusqu'à une valeur faible, et à ce moment un courant circule directement de l'alimentation vers la masse à travers le circuit émetteur, et du bruit de mode commun apparaît sur les lignes d'alimentation et de masse. On rappelle que le circuit émetteur à commutateur de courant classique a deux chemins parallèles entre l'alimentation et la masse, avec les transistors Q1 et Q2 couplés en série dans un chemin et les transistors Q3 et Q4 couplés en série dans l'autre chemin (figure 22). Lorsque les transistors Q1 et Q4 deviennent conducteurs, les transistors Q2 et Q3 se bloquent. Lorsque les transistors Q2 et Q3 deviennent conducteurs, les transistors Q1 et Q4 se bloquent. Pendant les intervalles de transition, l'impédance de ces deux chemins varie pratiquement de la même manière, en diminuant tout d'abord et en retournant ensuite à la même valeur qu'avant la transition. L'impédance parallèle totale des deux chemins montre un comportement similaire, comme sur la figure 7B. Dans le circuit émetteur 3 inventé, il y a également deux chemins parallèles, mais l'un passe à travers les transistors d'attaque 13, 14, la paire de lignes de transmission de signal 1 et la résistance de terminaison 2, tandis que l'autre passe à travers le transistor de contournement 15. Dans le premier intervalle de transition, les transistors d'attaque 13, 14 deviennent conducteurs et le transistor de contournement 15 se bloque. Dans le second intervalle de transition, les transistors d'attaque 13, 14 se bloquent et le transistor de contournement 15 devient conducteur. Pendant le premier intervalle de transition, les valeurs de résistance des transistors d'attaque 13, 14 tombent d'une valeur élevée de résistance à l'état bloqué à une valeur beaucoup plus faible de résistance à l'état conducteur, tandis que la valeur de résistance du transistor de contournement 15 s'élève d'une valeur basse de résistance à l'état conducteur à une valeur élevée de résistance à l'état bloqué. Les deux changements s'annulent pratiquement, ce qui fait que l'impédance parallèle totale reste pratiquement constante pendant l'intervalle de transition. Pendant le second intervalle de transition, la résistance des transistors d'attaque 13, 14 s'élève à partir de la valeur de résistance à l'état conducteur, relativement basse, jusqu'à une valeur élevée de résistance à l'état bloqué, tandis que la résistance du transistor de contournement 15 tombe d'une valeur élevée de résistance à l'état bloqué à une valeur plus basse de résistance à l'état conducteur. Ces changements s'annulent également, et l'impédance parallèle totale reste pratiquement constante. Lorsque les chemins de courant passant à travers les deux transistors d'attaque 13, 14 sont ouverts, la paire de lignes de transmission de signal 1 est laissée flottante par rapport à l'alimentation et à la masse. Le signal complémentaire qui était appliqué à la ligne de transmission de signal lb juste avant que ces chemins de courant soient ouverts continue à se propager vers la résistance de terminaison 2, o ses champs électromagnétiques associés et ses charges positives et négatives se rencontrent et s'annulent. Dans le sillage du signal complémentaire, les deux lignes de transmission de signal la, lb sont laissées au même potentiel. Ce potentiel n'est pas nécessairement égal à la moitié du potentiel d'alimentation; il peut varier chaque fois que les chemins de courant sont ouverts, à cause du caractère ondulatoire du signal complémentaire, et à cause de perturbations électromagnétiques externes, mais aussi longtemps que les deux lignes de transmission de signal la, lb sont au même potentiel, l'absence du signal complémentaire peut être détectée. Lorsque le front arrière du signal complémentaire a passé une section de dérivation 4, les charges positives et négatives qui étaient stockées dans les capacités d'entrée des bornes d'entrée IN1 et IN2 du circuit récepteur 5 connecté sont rapidement déchargées à travers son transistor de terminaison 23. Par conséquent, lorsque le front arrière du signal complémentaire a passé la section de dérivation 4, les bornes d'entrée IN1 et IN2 du circuit récepteur 5 prennent rapidement le même potentiel. L'amplificateur différentiel 22 dans le circuit récepteur 5 détecte le fait que la différence de tension entre les bornes d'entrée IN1, IN2 est maintenant égale à zéro, et il émet un signal de sortie de réception RS correspondant sur la borne de sortie OUT. De cette manière, lorsque le front arrière du signal complémentaire a passé la section de dérivation 4 et que la charge stockée dans la capacité d'entrée des bornes d'entrée IN1, IN2 du circuit récepteur 5 a été déchargée par le transistor de terminaison 23 disposé entre elles, le circuit récepteur 5 détecte que le signal complémentaire n'est plus présent au point de dérivation connecté sur la paire de lignes de transmission de signal 1. Une transition du signal émis est donc détectée. Pour résumer le premier mode de réalisation, le circuit émetteur 3 comporte une paire de transistors d'attaque 13, 14 qui deviennent conducteurs lorsque le signal d'entrée d'émission TS est au niveau haut, en fermant des chemins de courant qui fournissent un signal complémentaire à la paire de lignes de transmission de signal 1, et qui se bloquent lorsque le signal d'entrée d'émission TS est au niveau bas, en ouvrant ces chemins de courant. Le circuit émetteur 3 comporte également un transistor de contournement 15 qui devient conducteur lorsque le signal d'entrée d'émission TS est au niveau bas, en fermant un chemin de courant parallèle qui contourne la paire de lignes de transmission de signal 1, et qui se bloque lorsque le signal d'entrée d'émission TS est au niveau haut, en ouvrant le chemin de courant de contournement parallèle. La résistance à l'état conducteur du transistor de contournement 15 est égale à la somme des résistances à l'état conducteur des transistors d'attaque 13, 14, de la résistance en courant continu des lignes de transmission de signal la, lb, et de la valeur de résistance de la résistance de terminaison 2. Vu de l'alimentation et de la masse, le circuit émetteur 3 a la même impédance indépendamment du fait que le signal d'entrée d'émission TS soit au niveau haut ou bas, et il a également pratiquement la même impédance pendant les intervalles de transition au cours desquels le signal d'entrée d'émission TS change d'état. Le circuit émetteur 3 se comporte donc comme un circuit à courant continu, et les transitions du signal d'entrée d'émission TS, qui génèrent habituellement du bruit de mode commun et une petite quantité de bruit de mode différentiel, génèrent moins de ces types de bruits dans le premier mode de réalisation. Les transitions du signal d'entrée d'émission TS occasionnent donc moins de perturbations des potentiels d'alimentation et de masse, ce qui fait que la résonance de ces perturbations avec des inductances et des capacités parasites est réduite, et une transmission de signal à vitesse élevée devient possible sans générer des perturbations électromagnétiques. Ces effets sont en outre obtenus sans recourir au découplage par un condensateur de découplage, ce qui fait qu'il n'est pas nécessaire d'incorporer un condensateur de découplage dans le circuit émetteur 3, ou même de placer un condensateur de découplage externe très près du circuit émetteur 3. Ceci augmente considérablement la liberté de conception en ce qui concerne le placement du condensateur de découplage, son inductance parasite, et autres. En outre, du fait qu'un transistor de terminaison 23 est placé entre les bornes d'entrée IN1 et IN2 du circuit récepteur 5, après que la capacité d'entrée du circuit récepteur 5 a été chargée par l'énergie de signal complémentaire déviée à partir de la paire de lignes de transmission de signal 1, lorsque le front arrière du signal complémentaire est passé, la charge stockée dans la capacité d'entrée du circuit récepteur 5 peut se décharger rapidement à travers le transistor de terminaison 23, et le circuit récepteur 5 peut détecter rapidement que le signal complémentaire n'est plus présent. Ceci permet au circuit récepteur 5 de recevoir des signaux émis de fréquence élevée. L'incorporation d'une paire de résistances en dérivation 20 au point auquel le circuit récepteur 5 est couplé à la paire de lignes de transmission de signal 1 permet au circuit récepteur 5 de détecter le signal complémentaire sans perturber notablement la propagation du signal complémentaire sur la paire de lignes de transmission de signal. L'utilisation de lignes parallèles de longueurs égales pour la paire de lignes de transmission de signal 1, la paire de lignes d'alimentationmasse 6, et la paire de lignes de transmission en dérivation 21, permet d'annuler l'inductance parasite de ces paires de lignes, en produisant des lignes de transmission qui sont dépourvues de réactance, et donc dépourvues de perturbations électromagnétiques. La résistance d'élimination de bruit 16 couplée entre les bornes de sortie d'attaque D1, D2 du circuit émetteur 3 absorbe la faible quantité de bruit de réflexion qui est généré aux points de dérivation sur la paire de lignes de transmission de signal 1, ce qui réduit des réflexions multiples, et évite que le bruit se propage plus loin dans le circuit émetteur 3. Le condensateur de découplage 7 réduit les effets du bruit électromagnétique généré par d'autres circuits sur la paire de lignes d'alimentation-masse 6. Les résistances série 17, 18 réduisent la consommation de courant et la dissipation de puissance du circuit émetteur 3. L'unité de récepteur en dérivation décrite ci- dessous couple le circuit récepteur 5 à la paire de lignes de transmission de signal 1 par l'intermédiaire d'une paire de résistances en dérivation 20 et d'une paire de lignes de transmission en dérivation 21, mais la paire de lignes de transmission en dérivation 21 peut être omise; le circuit récepteur 5 peut être couplé directement à la paire de résistances en dérivation 20. En outre, le circuit récepteur peut être connecté directement à la paire de lignes de transmission de signal 1, à condition que le circuit récepteur ait une impédance d'entrée suffisamment élevée (par exemple 10 kQ) et une capacité d'entrée qui peut être considérée comme nulle (par exemple 0,05 pF ou moins). La figure 8 montre un exemple dans lequel deux de ces circuits récepteurs sont couplés à la paire de lignes de transmission de signal 1. Du fait de leur impédance d'entrée élevée et de leur capacité d'entrée presque nulle, ces circuits récepteurs ne perturbent pas notablement le signal complémentaire sur la paire de lignes de transmission de signal 1, ce qui fait qu'aucune paire de résistances en dérivation n'est nécessaire. Chaque circuit récepteur 25 sur la figure 8 doit seulement avoir un amplificateur différentiel, tel que l'amplificateur différentiel 22 sur la figure 4. Le transistor de terminaison 23 représenté sur la figure 4 n'est pas nécessaire. La section de dérivation 26 qui couple chaque circuit récepteur 25 à la paire de lignes de transmission de signal 1 a par exemple la structure représentée sur la figure 9, comprenant une paire d'électrodes de plages de connexion en dérivation 26a, 26b et une électrode de contact en dérivation 26c. L'électrode de plage de connexion en dérivation 26a et l'électrode de contact en dérivation 26c sont respectivement formées de façon unitaire avec les lignes de transmission de-signal la et lb. L'électrode de plage de connexion en dérivation 26b est mise en contact avec l'électrode de contact en dérivation 26c à travers un trou de passage 8b dans la couche diélectrique 8a. La puce de récepteur comprenant le circuit récepteur 25 est couplée aux électrodes de plage de connexion en dérivation 26a, 26b par soudage en configuration retournée ou par soudage de fils. Le transistor de terminaison 23 peut également être omis du circuit récepteur 5 dans le premier mode de réalisation s'il n'est pas nécessaire de décharger rapidement la capacité d'entrée du circuit récepteur 5. Dans ce cas également, le circuit récepteur doit avoir seulement un amplificateur différentiel 22. Il est également possible qu'un système de bus de transmission de signal conforme au premier mode de réalisation ait une pluralité de paires de lignes de transmission de signal, ayant chacune la résistance de terminaison, le circuit émetteur, les sections de dérivation et les circuits récepteurs qui lui sont propres, disposés sur le même substrat de circuit. Le système de bus de transmission de signal représenté sur la figure 10, par exemple, a deux paires de lignes de transmission de signal lA, lB, deux résistances de terminaison 2A, 2B, une puce d'émetteur 27 avec deux circuits émetteurs 3A, 3B, deux sections de dérivation 4A comprenant chacune une paire de lignes de transmission en dérivation 21A, deux autres sections de dérivation 4B comprenant chacune une paire de lignes de transmission en dérivation 21B, et deux puces de récepteur 28, comprenant chacune deux circuits récepteurs 5A, 5B. Les lettres A et B dans ces caractères de référence désignent deux unités, ayant chacune une structure similaire au premier mode de réalisation décrit ci-dessus, se partageant le même substrat de circuit 8, avec des signaux d'entrée d'émission TSA, TSB et des signaux de sortie de réception RSA, RSB séparés. Le substrat de circuit 8 sur la figure '10 a par exemple la structure à quatre couches représentée sur la figure 11. Les deux paires de lignes de transmission de signal 1A, lB (dont une seule est visible) sont disposées dans une première couche et une seconde couche enterrées dans le substrat de circuit 8. Ces deux couches sont séparées par une couche diélectrique 8c ayant une épaisseur t1. Les paires de lignes de transmission en dérivation 21A, 21B sont disposées dans une troisième couche et une quatrième couche, la quatrième couche étant une couche de surface. Ces deux couches sont séparées par une couche diélectrique 8d ayant une épaisseur t2. Les seconde et troisième couches sont séparées par une couche diélectrique 8e avec une épaisseur t3 au moins deux fois plus grande (et de préférence plusieurs fois plus grande) que les épaisseurs tl, t2 des couches diélectriques 8c, 8d ci- dessus. Si t3 est suffisamment supérieure à t1 et t2, les champs électromagnétiques de signaux se propageant sur les paires de lignes de transmission de signal 1A, lB ne perturberont pas des signaux se propageant sur les paires de lignes de transmission en dérivation 21A, 21B, et inversement. Une perturbation électromagnétique entre les deux paires de lignes de transmission en dérivation 21A, 21B est évitée en prévoyant une séparation suffisante entre elles, comme représenté sur la figure 11 et envisagé en relation avec la figure 2B. De façon similaire, les deux paires de lignes de transmission de signal 1A, 1B sont suffisamment séparées l'une de l'autre pour empêcher une perturbation électromagnétique, bien que ceci ne soit pas visible sur la figure 11. En se référant à la figure 12, on note qu'un second mode de réalisation de la présente invention est un système de bus de transmission de signal comprenant une paire de lignes de transmission de signal 1 avec une résistance de terminaison 2, un ou plusieurs circuits émetteurs 3 (deux sont représentés), une ou plusieurs sections de dérivation (deux sont représentées), un circuit récepteur 31, une paire de lignes d'alimentation-masse 6 et un substrat de circuit 8. Bien que ceci ne soit pas indiqué explicitement sur la figure 12, chaque circuit émetteur 3 est disposé dans une puce d'émetteur, et le circuit récepteur 31 est disposé dans une puce de récepteur, ces puces étant similaires aux puces de CI 9, 10 sur la figure 1. Comme celui du premier mode de réalisation, ce système de bus de transmission de signal transmet des signaux dans une seule direction, des circuits émetteurs 3 vers le circuit récepteur 31, mais il diffère du premier mode de réalisation par le fait que le circuit récepteur 31 est disposé à une extrémité de la paire de lignes de transmission de signal 1, tandis que le ou les circuits émetteurs 3 sont disposés à des points intermédiaires entre les deux extrémités de la paire de lignes de transmission de signal 1. Chaque circuit émetteur 3 et sa section de dérivation 30 constituent une unité d'émetteur en dérivation. La section de dérivation 30 comprend un circuit émetteur-récepteur de bus 32. Le terme "circuit émetteur- récepteur de bus" est utilisé ici pour désigner un type de circuit par lequel des signaux peuvent être émis et/ou reçus lorsque le circuit est active. Chaque circuit émetteur-récepteur de bus 32 reçoit un signal d'activation ES provenant par exemple de l'une des puces d'émetteur ou d'un autre circuit (non visible) Chaque circuit émetteur 3 reçoit un signal d'entrée d'émission TS. Une seule unité d'émetteur en dérivation couplée à la paire de lignes de transmission de signal 1 est active à un moment donné. Le signal d'activation ES indique quelle unité d'émetteur en dérivation est active. Le signal d'entrée d'émission TS appliqué à l'unité d'émetteur en dérivation active varie entre les niveaux haut et bas pour indiquer des données "1" et "0". Le signal d'entrée d'émission TS appliqué à une unité d'émetteur en dérivation inactive est maintenu au niveau bas. L'unité d'émetteur en dérivation active applique un signal complémentaire à la paire de lignes de transmission de signal 1, en commutant le signal complémentaire à l'état actif et inactif pour indiquer des données "1" et "0". Une unité d'émetteur en dérivation inactive n'applique pas un signal complémentaire à la paire de lignes de transmission de signal 1. Les unités d'émetteur en dérivation deviennent actives tour à tour, en se partageant la paire de lignes de transmission de signal 1 pour émettre des signaux vers le circuit récepteur 31 à différents instants. Une section de dérivation 30 comprend le circuit émetteur-récepteur de bus 32 et une paire de lignes de transmission en dérivation 33. Le circuit émetteur- récepteur de bus 32 comprend une paire de transistors nMOS en dérivation 32a, 32b. La paire de lignes de transmission en dérivation 33 comprend deux lignes de transmission en dérivation parallèles 33a, 33b de longueur égale. Le transistor en dérivation 32a est intercalé entre un point intermédiaire sur la ligne de transmission de signal la et une extrémité de la ligne de transmission en dérivation 33a. L'autre extrémité de la ligne de transmission en dérivation 33a est couplée à l'une des bornes d'attaque (borne d'attaque D1 sur la figure 1) du circuit émetteur 3. Le transistor en dérivation 32b est intercalé entre un point correspondant sur la ligne de transmission de signal lb et une extrémité de la ligne de transmission en dérivation 33b. L'autre extrémité de la ligne de transmission en dérivation 33b est couplée à l'autre borne d'attaque du circuit émetteur 3 (borne d'attaque D2 sur la figure 1). Le signal d'activation ES est appliqué aux électrodes de grille des deux transistors 32a, 32b. Les transistors 32a, 32b dans le circuit émetteur- récepteur de bus 32 deviennent conducteurs lorsque le signal d'activation ES est au niveau haut, en couplant le circuit émetteur 3 et la paire de lignes de transmission en dérivation 33 à la paire de lignes de transmission de signal 1, ce qui place l'unité d'émetteur en dérivation dans l'état actif. Lorsque le signal d'activation ES est au niveau bas, ces transistors 32a, 32b se bloquent, ce qui déconnecte la paire de lignes de transmission en dérivation 33 et le circuit émetteur 3 de la paire de lignes de transmission de signal 1, et place ainsi l'unité d'émetteur en dérivation dans l'état inactif. Ceci évite que le signal complémentaire appliqué à la paire de lignes de transmission de signal 1 à partir de l'unité d'émetteur en dérivation active soit dévié vers une unité d'émetteur en dérivation inactive et réfléchi à l'extrémité de la paire de lignes de transmission en dérivation 33 de l'unité d'émetteur en dérivation inactive. L'impédance caractéristique des lignes de transmission en dérivation 33a, 33b est de préférence adaptée à la moitié de l'impédance caractéristique des lignes de transmission de signal la, lb, de façon à empêcher une réflexion d'énergie de signal à la jonction en T à laquelle la paire de lignes de transmission en dérivation 33 est couplée à la paire de lignes de transmission de signal 1. La résistance à l'état conducteur des transistors en dérivation 32a, 32b est adaptée à l'impédance caractéristique des lignes de transmission en dérivation 33a, 33b. Comme dans le premier mode de réalisation, chaque circuit émetteur 3 se comporte comme un circuit à courant continu, vu de l'alimentation et de la masse. En fonction de l'état du signal d'entrée d'émission TS, le circuit émetteur 3 soit ferme des chemins de courant qui appliquent le signal complémentaire à la paire de lignes de transmission de signal 1 par l'intermédiaire de la section de dérivation 30, et ouvre un chemin de courant de contournement qui contourne la section de dérivation 30 et la paire de lignes de transmission de signal 1, soit ouvre les chemins de courant qui appliquent le signal complémentaire et ferme le chemin de courant de contournement. La résistance à l'état conducteur du transistor de contournement 15 qui ferme le chemin de courant de contournement est pratiquement égale à la somme des résistances à l'état conducteur des transistors d'attaque 13, 14 qui ferment les chemins de courant d'application de signal, et de la résistance en courant continu vue des bornes d'attaque D1, D2 du circuit émetteur 3, en regardant vers la section de dérivation 30, lorsque l'unité d'émetteur en dérivation est active (ces transistors et bornes d'attaque sont représentés sur la figure 1). Le circuit récepteur 31 est couplé à l'extrémité de la paire de lignes de transmission de signal 1 opposée à la résistance de terminaison 2. En détectant le signal complémentaire appliqué à la paire de lignes de transmission de signal 1 à partir du circuit émetteur 3 dans l'unité d'émetteur en dérivation active, le circuit récepteur 31 génère un signal de sortie de réception RS correspondant. Plus précisément, le circuit récepteur 31 détecte si le signal complémentaire est présent ou absent, ces états représentant des données "1" et "0". Le circuit récepteur 31 comprend par exemple l'amplificateur différentiel 22 représenté sur la figure 4, qui a une impédance d'entrée avec une résistance en courant continu élevée et une réactance capacitive. L'extrémité de la paire de lignes de transmission de signal 1 couplée au circuit récepteur 31 a donc une terminaison capacitive qui est totalement réfléchissante, même si la capacité d'entrée du circuit récepteur 31 varie légèrement. Le signal complémentaire appliqué à la paire de lignes de transmission de signal 1 à partir du circuit émetteur 3 actif, par l'intermédiaire de la paire de lignes de transmission en dérivation 33 et du circuit émetteur- récepteur de bus 32, se propage à partir de la jonction en T avec la paire de lignes de transmission de signal 1, vers à la fois le circuit récepteur 31 et la résistance de terminaison 2, pratiquement la moitié de l'énergie de signal se propageant dans chaque direction. L'impédance caractéristique des lignes de transmission de signal la, lb, vue des lignes de transmission en dérivation 33a, 33b, est donc la moitié de l'impédance caractéristique réelle. L'impédance caractéristique des lignes de transmission en dérivation 33a, 33b est donc adaptée à l'impédance caractéristique des lignes de transmission de signal la, lb si elle est égale à la moitié de l'impédance caractéristique réelle des lignes de transmission de signal *la, lb, comme décrit ci-dessus. Du fait que la résistance de terminaison 2 est adaptée à l'impédance caractéristique de la paire de lignes de transmission de signal 1, toute l'énergie du signal complémentaire qui se propage vers la résistance de terminaison 2 sur la paire de lignes de transmission de signal 1 entre dans la résistance de terminaison 2 et est dissipée à l'intérieur. L'énergie du signal complémentaire qui se propage vers le circuit récepteur 31 est totalement réfléchie au circuit récepteur 31 et retourne sur la paire de lignes de transmission de signal 1 vers la résistance de terminaison 2. L'énergie de signal réfléchie atteignant la résistance de terminaison 2 est dissipée à l'intérieur. L'énergie de signal réfléchie peut également être dérivée en retour vers le circuit émetteur 3 actif, mais cette énergie est dissipée dans la résistance d'élimination de bruit 16 du circuit émetteur 3 (représenté sur la figure 1). A cause de la réflexion totale, la différence de tension de signal complémentaire détectée par le circuit récepteur 31 est pratiquement égale au double de la différence de tension du signal complémentaire qui se propage vers le circuit récepteur 31 sur la paire de lignes de transmission de signal 1, et elle est donc pratiquement égale à la tension de signal complémentaire que le circuit émetteur 3 applique à la paire de lignes de transmission en dérivation 33. Ce doublement de la tension du signal complémentaire est souhaitable du fait qu'il permet au circuit récepteur 31 de détecter plus aisément le signal complémentaire. Du fait que les circuits émetteurs 3 se comportent comme des circuits à courant continu, vus de l'alimentation et de la masse, le système de bus de transmission de signal dans le second mode de réalisation procure des effets similaires à ceux décrits dans le premier mode de réalisation. Il réduit le bruit de mode commun et le faible niveau de bruit de mode différentiel qui apparaissent lorsque le signal d'entrée d'émission TS change d'état, et évite donc que le bruit de mode commun perturbe les poterrntiels d'alimentation et de masse, sans recourir au découplage par des condensateurs de découplage. Des signaux peuvent être transmis à vitesse élevée sans occasionner de perturbations électromagnétiques, et si des condensateurs de découplage sont employés, il y a une plus grande liberté de conception concernant leurs positions de montage et leur inductance parasite. Du fait que l'impédance caractéristique des lignes de transmission en dérivation 33a, 33b est égale à la moitié de l'impédance caractéristique des lignes de transmission de signal la, lb, chaque paire de lignes de transmission en dérivation 33 est adaptée à la paire de lignes de transmission de signal 1, et le signal complémentaire que la paire de lignes de transmission en dérivation 33 applique à la paire de lignes de transmission de signal 1 n'est pas réfléchi à la jonction en T entre ces paires de lignes de transmission. Dans une variante du second mode de réalisation, la paire de lignes de transmission de signal 1 a des résistances de terminaison aux deux extrémités. En se référant à la figure 13, on note que le circuit récepteur comprend un amplificateur différentiel 36 et une résistance de terminaison d'entrée 37. La résistance de terminaison d'entrée 37 est couplée entre les bornes d'entrée de l'amplificateur différentiel 36, et est adaptée à l'impédance caractéristique de la paire de lignes de transmission de signal 1, en ayant la même valeur de résistance que la résistance de terminaison 2 à l'extrémité opposée. Dans ce cas, l'énergie de signal complémentaire qui se propage vers le circuit récepteur 35 n'est pas réfléchie, mais est entièrement dissipée dans la résistance de terminaison d'entrée 37. Un avantage résultant consiste en ce que les unités d'émetteurs en dérivation peuvent être commutées entre les états actif et inactif avec de moindres contraintes temporelles, du fait qu'un signal complémentaire appliqué par un circuit émetteur 3 ne se réfléchira pas et ne brouillera pas le signal complémentaire appliqué ultérieurement par un autre circuit émetteur 3. Un inconvénient consiste en ce que la tension de signal complémentaire détectée par le circuit récepteur 35 sera seulement la moitié de la tension de signal complémentaire détectée par le circuit récepteur 31 sur la figure 12. Dans une autre variante du second mode de réalisation, les paires de lignes de transmission en dérivation sont omises. En se référant à la figure 14, on note que la section de dérivation 38 dans ce cas comprend seulement un circuit émetteur-récepteur de bus 32. Les transistors en dérivation 32a et 32b dans le circuit émetteur-récepteur de bus 32 sont directement couplés aux bornes d'attaque du circuit émetteur 3. Lorsqu'il y a une seule unité d'émetteur en dérivation dans le second mode de réalisation, on peut omettre à la fois les paires de lignes de transmission en dérivation 33 et les circuits émetteurs-récepteurs de bus 32. En se référant à la figure 15, on note que le circuit émetteur 3 est couplé à la paire de lignes de transmission de signal 1 par une section de dérivation 26 ayant la structure représentée sur la figure 9. Un condensateur de découplage peut être connecté à la paire de lignes d'alimentation-masse 6 à un point approprié sur les figures 12 à 15, pour réduire l'effet du rayonnement électromagnétique provenant d'autres circuits, comme dans le premier mode de réalisation. Dans les deux modes de réalisation décrits ci- dessus, lorsque aucun signal complémentaire n'est appliqué, la paire de lignes de transmission de signal 1 est laissée flottante, et est donc sensible à du bruit électromagnétique généré par d'autres circuits. Dans le mode de réalisation suivant, la résistance de terminaison ou la résistance d'élimination de bruit comprend deux résistances couplées en série, et le noeud entre elles est couplé à la masse. Par conséquent, lorsque le signal complémentaire n'est pas appliqué, la paire de lignes de transmission de signal est mise à la masse, ce qui améliore son immunité vis-à-vis du bruit électromagnétique externe. En se référant à la figure 16, on note que ce troisième mode de réalisation comprend par exemple une paire de lignes de transmission de signal 1, un circuit émetteur 3, des sections de dérivation 4, des circuits récepteurs 5, une paire de lignes d'alimentation-masse 6 et un condensateur de découplage 7, comme décrit dans le premier mode de réalisation, et une résistance de terminaison 41. La résistance de terminaison 41 est couplée à l'extrémité de la paire de lignes de transmission de signal 1 opposée au circuit émetteur 3, en remplacement de la résistance de terminaison 2 du premier mode de réalisation. La résistance de terminaison 41 comprend deux résistances de terminaison 41a, 41b couplées en série, leur résistance série combinée étant égale à l'impédance caractéristique de la paire de lignes de transmission de signal 1 (et donc à la valeur de la résistance de terminaison 2 dans le premier mode de réalisation). Le noeud N1 entre la première résistance de terminaison 41a et la seconde résistance de terminaison 41b est connecté à la masse (GND) par l'intermédiaire d'une ligne de masse ou d'un motif de masse. Les valeurs de résistance de la première résistance de terminaison 41a et de la seconde résistance de terminaison 41b sont de préférence égales. Pour une propagation stable du signal complémentaire sur la ligne de transmission, les valeurs de résistance des résistances série 17, 18 sont de préférence égales aux valeurs de résistance des première et seconde résistances de terminaison 41a, 41b. Lorsque le signal complémentaire n'est pas appliqué, la borne d'attaque D1 du circuit émetteur 3 est déconnectée de l'alimentation et la borne d'attaque D2 est déconnectée de la masse, mais la ligne de transmission de signal la est couplée à la masse à travers la première résistance de terminaison 41a, et la ligne de transmission de signal lb est couplée à la masse à travers la seconde résistance de terminaison 4lb ce qui fait que la paire de lignes de transmission de signal 1 est maintenue au potentiel de la masse. Par conséquent, lorsqu'un signal complémentaire est appliqué, la ligne de transmission de signal la est portée à un potentiel supérieur au potentiel de la masse, et la ligne de transmission de signal lb est portée à un potentiel inférieur au potentiel de la masse. La paire de lignes de transmission de signal 1 présente en permanence une forte immunité au bruit électromagnétique généré par d'autres circuits (non visibles), du fait qu'elle n'est jamais laissée flottante. Du fait que la résistance de terminaison 41 est divisée en deux parties égales, et que le noeud N1 entre elles est couplé à la masse, les potentiels de la ligne de transmission de signal la et de la ligne de transmission de signal lb sont symétriques par rapport à la masse. Un signal complémentaire fait diverger ces potentiels dans des directions opposées par rapport à la masse, la divergence ayant la même valeur absolue dans les deux directions. Cette configuration minimise la valeur absolue de la divergence par rapport à la masse. Si du bruit électromagnétique est également présent, il perturbera dans la même direction les potentiels des deux lignes de transmission de signal la, lb, de façon qu'un potentiel de bruit positif, par exemple, soit ajouté à un potentiel de signal positif sur la ligne de transmission de signal la et à un potentiel de signal négatif sur la ligne de transmission de signal lb. Cependant, du fait que la valeur absolue des potentiels de signal a été minimisée, la valeur absolue de la somme des potentiels de signal et de bruit est également minimisée. En bref, des perturbations du potentiel de la masse sont minimisées. Pour résumer le troisième mode de réalisation, la résistance de terminaison 41 est séparée en deux résistances couplées en série, et le noeud interne entre elles est mis à la masse, de façon que lorsque le circuit émetteur 3 ne fournit pas un signal complémentaire, la paire de lignes de transmission de signal 1 ne soit pas laissée flottante. La paire de lignes de transmission de signal 1 est donc moins sensible au bruit électromagnétique. L'égalité des valeurs de résistance de la première résistance de terminaison 41a, de la seconde résistance de terminaison 41b et des résistances série 17, 18 permet en outre à des signaux complémentaires de se propager sur les lignes de transmission de signal la et lb de la manière la plus stable, dans des conditions qui minimisent des perturbations du potentiel de la masse. Dans la description du troisième mode de réalisation donnée ci-dessus, c'était la résistance de terminaison qui était divisée en deux résistances de part et d'autre d'un noeud mis à la masse, mais il est possible, à la place, de diviser la résistance d'élimination de bruit en deux résistances et de mettre à la masse le noeud entre elles. Le système de bus de transmission de signal de la figure 17 remplace le circuit émetteur 3 représenté sur la figure 1 par un circuit émetteur 42 différent. Le circuit émetteur 42 remplace la résistance d'élimination de bruit 16 de la figure 1 par une autre résistance d'élimination de bruit 43. La résistance d'élimination de bruit 43 divise la résistance d'élimination de bruit 16 de la figure 1 en une première résistance d'élimination de bruit 43a et une seconde résistance d'élimination de bruit 43b. La valeur de résistance de la résistance d'élimination de bruit 43 sur la figure 17 (la résistance série des première et seconde résistances d'élimination de bruit 43a, 43b) est égale à la valeur de résistance de la résistance d'élimination de bruit 16 de la figure 1, qui est environ dix fois supérieure à l'impédance caractéristique des lignes de transmission de signal la, lb. Le noeud N2 entre les première et seconde résistances d'élimination de bruit 43a, 43b est couplé à la borne de masse E2, qui est couplée à la masse par l'intermédiaire de la ligne de masse 6b. Dans le système de bus de transmission de signal de la figure 17, il est préférable que les valeurs de résistance de la première résistance d'élimination de bruit 43a, de la seconde résistance d'élimination de bruit 43b et des résistances série 17, 18 soient égales. Dans le système de bus de transmission de signal de la figure 16, la valeur de résistance des résistances série 17, 18 était de préférence faible (seulement la moitié de l'impédance caractéristique des lignes de transmission de signal la, lb, afin d'être adaptée à la résistance de terminaison 41), mais dans le système de bus de transmission de signal de la figure 17, la valeur de résistance de la résistance d'élimination de bruit 43 peut être prise à une valeur relativement grande (une valeur environ dix fois supérieure à l'impédance caractéristique des lignes de transmission de signal la, lb étant préférée), de façon que les valeurs de résistance des résistances série 17, 18 puissent également être prises grandes, ce qui réduit la dissipation de puissance du circuit émetteur. Les valeurs de résistance de la première résistance de terminaison 41a et de la seconde résistance de terminaison 41b sur la figure 16 peuvent différer, à condition que leur résistance série combinée soit adaptée à l'impédance caractéristique des lignes de transmission de signal la, lb. De façon similaire, sur la figure 17, la première résistance d'élimination de bruit 43a et la seconde résistance d'élimination de bruit 43b peuvent avoir des valeurs de résistance différentes. Il est cependant préférable que la résistance de terminaison 41 ou la résistance d'élimination de bruit 43 soit divisée en deux résistances égales, comme décrit ci-dessus, de façon que les deux lignes de transmission de signal la, lb aient des excursions d'amplitude similaires par rapport à la masse. Le concept fondamental du troisième mode de réalisation est de diviser la résistance de terminaison (ou la résistance d'élimination de bruit) en une première résistance et une seconde résistance couplées en série, et de mettre à la masse le noeud entre ces deux résistances. Le troisième mode de réalisation a été obtenu en appliquant ce concept au premier mode de réalisation, mais on peut appliquer le même concept au second mode de réalisation. Les systèmes de bus de transmission de signal dans les modes de réalisation précédents transmettaient des signaux dans une seule direction. Le système de bus de transmission de signal que l'on décrira ci-dessous transmet des signaux dans les deux directions. La figure 18 est un schéma de circuit du système de bus de transmission de signal du quatrième mode de réalisation. Les éléments identiques aux éléments représentés sur les figures 1, 4 et 12 portent les mêmes caractères de référence. Ce système de bus de transmission de signal comprend une paire de lignes de transmission de signal 1, une résistance de terminaison 2, une première puce de CI 45, une ou plusieurs sections dedérivation 46 (une est représentée), une ou plusieurs secondes puces de CI 47 (une est représentée), des lignes d'alimentation et de masse parallèles de longueurs égales (non visibles), et un substrat de circuit 8. Des signaux sont transmis entre la première puce de CI 45 et la seconde puce de CI 47 par l'intermédiaire de la paire de lignes de transmission de signal 1 et de la section de dérivation 46. La première puce de CI 45 est une puce d'unité de commande telle qu'une unité centrale de traitement (UC) ou similaire. La seconde puce de CI 47 est par exemple une puce de mémoire ou une puce d'interface de mémoire. Les lignes d'alimentation et de masse parallèles couplent les première et seconde puces de CI 45, 47 à l'alimentation et à la masse. La première puce de CI 45, qui est couplée à l'extrémité opposée de la paire de lignes de transmission de signal 1 par rapport à la résistance de terminaison 2, comprend un circuit émetteur 3, un circuit récepteur 31, et des bornes d'entrée-sortie F1, F2. Sous la dépendance du signal d'entrée d'émission TS, le circuit émetteur 3 soit ferme des chemins de courant appliquant un signal complémentaire à la paire de lignes de transmission de signal 1 et ouvre un chemin de courant contournant la paire de lignes de transmission de signal 1, soit ouvre les chemins de courant appliquant un signal complémentaire à la paire de lignes de transmission de signal 1 et ferme le chemin de courant contournant la paire de lignes de transmission de signal 1, ce qui fait qu'il fonctionne comme un circuit à courant continu, vu de l'alimentation et de la masse. Les première et seconde puces de CI 45, 47 sont commandées par un signal de commande de direction DS. Lorsque le signal de commande de direction DS est au niveau bas, les bornes d'attaque du circuit émetteur 3 dans la première puce de CI 45 sont couplées aux bornes d'entrée- sortie F1, F2, et les bornes d'entrée du circuit récepteur 31 sont déconnectées des bornes d'entrée-sortie F1, F2. Dans cet état, le circuit émetteur 3 attaque la paire de lignes de transmission de signal 1 en exprimant des données "1" et "0" par la présence et l'absence d'un signal complémentaire. Inversement, lorsque le signal de commande de direction DS est au niveau haut, les bornes d'entrée du circuit récepteur 31 sont couplées aux bornes d'entrée- sortie F1, F2, les bornes d'attaque du circuit émetteur 3 sont déconnectées des bornes d'entrée-sortie F1, F2, et un signal émis par la seconde puce de CI 47 sur la paire de lignes de transmission 1 est détecté par le circuit récepteur 31. Le signal de commande de direction DS peut être généré à l'intérieur de la première puce de CI 45, ou fourni par un autre circuit, extérieur à la première puce de C} 45, comme représenté sur la figure 18. (Ce circuit externe et les circuits internes qui commutent les connexions du circuit émetteur 3 et du circuit récepteur 31 aux bornes d'entrée-sortie F1, F2, ne sont pas visibles.) La section de dérivation 46 et la seconde puce de CI 47 qui lui est connectée forment une unité en dérivation disposée à un point intermédiaire entre les deux extrémités de la paire de lignes de transmission de signal 1. Cette unité en dérivation reçoit le signal de commande de direction DS provenant de la première puce de CI 45 ou d'un autre dispositif (non visible). Lorsque le signal de commande de direction DS est au niveau haut, la seconde puce de CI 47 attaque la paire de lignes de transmission de signal 1. Lorsque le signal de commande de direction DS est au niveau bas, la seconde puce de CI 47 détecte le signal émis sur la paire de lignes de transmission de signal 1 par la première puce de CI 45. La section de dérivation 46 comprend un circuit émetteur-récepteur de bus 48 et une paire de lignes de transmission en dérivation 33 ayant deux lignes de transmission en dérivation 33a, 33b. Le circuit émetteur-récepteur de bus 48, qui est disposé entre le point de dérivation sur la paire de lignes de transmission 1 et une extrémité de la paire de lignes de transmission en dérivation 33, comprend une paire de résistances en dérivation 20a, 20b et une paire de transistors nMOS en dérivation 32a, 32b. La résistance en dérivation 20a et le transistor en dérivation 32a sont intercalés en parallèle entre le point de dérivation sur la ligne de transmission de signal la et une extrémité de la ligne de transmission en dérivation 33a; la résistance en dérivation 20b et le transistor en dérivation 32b sont intercalés en parallèle entre le point de dérivation sur la ligne de transmission de signal lb et une extrémité de la ligne de transmission en dérivation 33b. Le signal de commande de direction DS est appliqué aux électrodes de grille des deux transistors 32a, 32b. Les résistances en dérivation 20a, 20b ont des valeurs de résistance d'au moins quatre cents ohms (0,4 kQ). Dans ce circuit émetteur-récepteur de bus 48, lorsque le signal de commande de direction DS est au niveau bas, les transistors en dérivation 32a et 32b se bloquent, ce qui fait que la seconde puce de CI 47 et la paire de lignes de transmission en dérivation 33 sont connectées à la paire de lignes de transmission de signal 1 seulement à travers les résistances en dérivation 20a, 20b, ayant des valeurs élevées. Lorsque le signal de commande de direction DS est au niveau haut, les transistors en dérivation 32a et 32b deviennent conducteurs, en formant des chemins de courant à faible résistance qui contournent les résistances en dérivation 20a, 20b, et la seconde puce de CI 47 et la paire de lignes de transmission en dérivation 33 sont connectées à la paire de lignes de transmission de signal 1 par l'intermédiaire de ces chemins de courant à faible résistance. La seconde puce de CI 47, qui est couplée par la section de dérivation 46 à un point intermédiaire sur la paire de lignes de transmission de signal 1, comprend un circuit émetteur 3, un circuit récepteur 5, et des bornes d'entrée-sortie GI, G2. Le circuit récepteur 5 a un transistor de terminaison 23 couplé entre ses bornes d'entrée IN1, IN2, comme décrit dans le premier mode de réalisation (figure 4), de façon qu'une charge stockée dans sa capacité d'entrée puisse être déchargée rapidement. Lorsque le signal de commande de direction DS est au niveau bas, les bornes d'entrée du circuit récepteur 5 dans la seconde puce de CI 47 sont couplées aux bornes d'entrée-sortie G1, G2, les bornes d'attaque du circuit émetteur 3 dans la seconde puce de CI 47 sont déconnectées des bornes d'entrée-sortie G1, G2, et le signal émis appliqué à la paire de lignes de transmission de signal par la première puce de CI 45 est détecté par le circuit récepteur 5 par l'intermédiaire de la section de dérivation 46. Inversement, lorsque le signal de commande de direction DS est au niveau haut, les bornes d'attaque du circuit émetteur 3 sont couplées aux bornes d'entrée-sortie G1, G2, les bornes d'entrée du circuit récepteur 5 sont déconnectées des bornes d'entrée-sortie G1, G2, et le circuit émetteur 3 attaque la paire de lignes de transmission de signal 1. Dans le système de bus de transmission de signal du quatrième mode de réalisation, la transmission d'un signal de la première puce de CI 45 vers la seconde puce de CI 47 (l'opération de transmission lorsque le signal de commande de direction DS est au niveau bas) est accomplie comme décrit dans le premier mode de réalisation. La transmission d'un signal de la seconde puce de CI 47 vers la première puce de CI 45 (l'opération de transmission lorsque le signal de commande de direction DS est au niveau haut) est accomplie comme décrit dans le second mode de réalisation. Pour résumer le quatrième mode de réalisation, des circuits émetteurs 3 du type inventé, qui émettent des données "1" et "0" en commutant un signal complémentaire à l'état actif et inactif, tout en se comportant comme des circuits à courant continu lorsqu'on les voit de l'alimentation et de la masse, sont incorporés à la fois dans une première puce de CI 45, disposée à une extrémité d'une paire de lignes de transmission de signal 1, et dans une seconde puce de CI 47, disposée à un point intermédiaire sur la paire de lignes de transmission de signal. Des signaux sont transmis dans les deux directions entre ces puces de CI 45, 47 par l'intermédiaire de la paire de lignes de transmission de signal 1 et d'une section de dérivation 46, en réponse à des signaux d'entrée d'émission TS. Comme dans le premier mode de réalisation, le bruit de mode commun et le faible niveau de bruit de mode différentiel qui apparaissent lorsque le signal d'entrée d'émission TS change d'état sont réduits sans recoulir au découplage par un condensateur de découplage, et on évite que le bruit de mode commun perturbe les potentiels d'alimentation et de masse, de façon que des signaux puissent être transmis à vitesse élevée sans occasionner des perturbations électromagnétiques, même si aucun condensateur de découplage n'est utilisé. En outre, si un condensateur de découplage est utilisé, il y a une plus grande liberté de conception en ce qui concerne sa position de montage et son inductance parasite. L'existence d'un circuit récepteur 5 ayant un transistor de terminaison 23 entre les bornes d'entrée IN1 et IN2 dans la seconde puce de CI 47, permet de décharger rapidement la charge stockée dans la capacité d'entrée du circuit récepteur 5 par le signal complémentaire reçu par l'intermédiaire des résistances en dérivation 20a, 20b, ce qui fait que l'absence de signal complémentaire en entrée peut être détectée rapidement, comme dans le premier mode de réalisation, grâce à quoi des signaux émis de fréquence élevée se propageant sur la paire de lignes de transmission de signal 1 peuvent être détectés. Dans une variante du quatrième mode de réalisation, lorsque la première puce de CI fonctionne en réception, la paire de lignes de transmission de signal 1 est munie de terminaisons aux deux extrémités, comme représenté sur la figure 19. La première puce de CI 49 sur la figure 19 équivaut à la première puce de CI 45 sur la figure 18, avec un circuit série comprenant une résistance de terminaison intégrée 50 et un transistor nMOS 51 couplés en série entre les bornes d'entrée-sortie F1, F2 (et donc entre les lignes de transmission de signal la, lb). Le signal de commande de direction DS est appliqué à l'électrode de grille du transistor 51. Lorsque le signal de commande de direction DS est bas (lorsque la première puce de CI 49 est l'émetteur), le transistor 51 est commuté à l'état bloqué et un circuit ouvert est formé entre les bornes d'entrée- sortie F1, F2. Lorsque le signal de commande de direction DS est haut (lorsque la première puce de CI 49 est le récepteur), le transistor 51 est commuté à l'état conducteur et les bornes d'entrée-sortie F1, F2 sont reliées par la résistance de terminaison intégrée 50. Une réflexion de signal à cette extrémité de la paire de lignes de transmission de signal 1 est ainsi évitée, l'énergie de signal incidente étant dissipée dans la résistance de terminaison intégrée 50. Le système de bus de transmission de signal du quatrième mode de réalisation peut avoir une pluralité de paires de lignes de transmission de signal, avec des résistances de terminaison, des puces de CI et des sections de dérivation associées, toutes disposées sur un seul substrat de circuit 8. Sur la figure 20, par exemple, des paires de lignes de transmission de signal 1A, lB, 1C ayant des résistances de terminaison respectives 2A, 2B, 2C sont couplées à une puce d'unité de commande 53 à une extrémité. La puce d'unité de commande 53 comprend des circuits 45A, B, 45C, équivalant chacun aux circuits émetteurs- récepteurs de la puce de CI 45 sur la figure 18. Chacune des trois paires de lignes de transmission lA, lB, 1C est couplée à deux puces d'interface de mémoire 54. Chaque puce d'interface de mémoire 54 comprend des circuits 47A, 47B, 47C, chacun d'eux équivalant aux circuits émetteurs- récepteurs de la seconde puce de CI 47 sur la figure 18. Il y a donc deux jeux séparés de sections de dérivation 46A, 46B, 46C, c'est-à-dire un jeu pour chaque puce d'interface de mémoire 54. Les lettres A, B, C désignent chacune un système du type décrit ci-dessus. Dans le système de bus de transmission de signal sur la figure 20, une seule des deux puces d'interface de mémoire 54 devient active à son tour, et des signaux sont émis dans les deux directions entre la puce d'interface de mémoire 54 active et la puce d'unité de commande 53, par l'intermédiaire des paires de lignes de transmission de signal lA, lB, 1C et des sections de dérivation 46A, 46B, 46C correspondantes. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit émetteur recevant de l'énergie à un premier potentiel à partir d'une première alimentation (Vdd) et de l'énergie à un second potentiel à partir d'une seconde alimentation (GND), recevant un signal d'entrée (TS) ayant un premier niveau et un second niveau, et appliquant un signal complémentaire, en réponse au signal d'entrée, à une paire de lignes de transmission de signal (1) ayant une première ligne de transmission de signal (la) et une seconde ligne de transmission de signal (lb), la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) étant mutuellement parallèles et de longueurs égales, caractérisé en ce que le circuit émetteur (3) ferme un premier chemin de courant entre la première alimentation et la première ligne de transmission de signal (la), et un second chemin de courant entre la seconde alimentation et la seconde ligne de transmission de signal (lb), lorsque le signal d'entrée (TS) est au premier niveau; et le circuit émetteur (3) ouvre le premier chemin de courant et le second chemin de courant, et ferme un troisième chemin de courant entre la première alimentation (Vdd) et la seconde alimentation (GND), en contournant la paire de lignes de transmission de signal (1), lorsque le signal d'entrée TS est au second niveau. - 2. Circuit émetteur selon la revendication 1, caractérisé en ce qu'il comprend: un premier transistor (13) couplé entre la première alimentation (Vdd) et la première ligne de transmission de signal (la), devenant conducteur lorsque le signal d'entrée (TS) est au premier niveau, et se bloquant lorsque le signal d'entrée est au second niveau, pour ainsi ouvrir et fermer le premier chemin de courant; un second transistor (14) couplé entre la seconde alimentation (GND) et la seconde ligne de transmission de signal (lb), devenant conducteur lorsque le signal d'entrée est au premier niveau et se bloquant lorsque le signal d'entrée est au second niveau, pour ainsi ouvrir et fermer le second chemin de courant; et un troisième transistor (15) couplé entre la première alimentation (Vdd) et la seconde alimentation (GND), devenant conducteur lorsque le signal d'entrée (TS) est au second niveau et se bloquant lorsque le signal d'entrée est au premier niveau, pour ainsi ouvrir et fermer le troisième chemin de courant. 3. Circuit émetteur selon la revendication 2, caractérisé en ce que la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) sont interconnectées au moyen d'une résistance de terminaison (2), et le troisième transistor (15) a une résistance à l'état conducteur pratiquement égale à une somme d'une résistance à l'état conducteur du premier transistor (13), d'une résistance à l'état conducteur du second transistor (14), d'une résistance en courant continu de la première ligne de transmission de signal (la), d'une résistance en courant continu de la seconde ligne de transmission de signal (lb), et de la valeur de résistance de la résistance de terminaison (2). 4. Circuit émetteur selon la revendication 2, caractérisé en ce que le premier transistor (13) a une première borne couplée à la première ligne de transmission de signal (la) et le second transistor (14) a une seconde borne-couplée à la seconde ligne de transmission de signal (lb), et comprenant en outre une résistance d'élimination de bruit (16) couplée entre la première borne et la seconde borne, pour absorber du bruit de réflexion sur la paire de lignes de transmission de signal (1). 5. Circuit émetteur selon la revendication 4, caractérisé en ce que la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) ont une impédance caractéristique, et la résistance d'élimi- nation de bruit (16) a une valeur de résistance prati- quement égale à dix fois cette impédance caractéristique. 6. Circuit émetteur selon la revendication 4, caractérisé en ce qu'il comprend en outre: une première résistance série (17) couplée entre le premier transistor (13) et la première alimentation (Vdd); et une seconde résistance série (18) couplée entre le second transistor (14) et la seconde alimentation (GND); et en ce que la résistance d'élimination de bruit (43) comprend un noeud (N2) couplé à la seconde alimentation (GND), une première résistance d'élimination de bruit (43a) couplée entre la ligne de transmission de signal et ce noeud, et une seconde résistance d'élimination de bruit (43b) couplée entre ce noeud et la seconde alimentation (GND); et la première résistance série (17), la seconde résistance série (18), la première résistance d'élimination de bruit (43a) et la seconde résistance d'élimination de bruit (43b) ont des valeurs de résistance pratiquement identiques. 7. Système de bus de transmission de signal, comprenant: un circuit émetteur (3) recevant de l'énergie à un premier potentiel à partir d'une première alimentation (Vdd), recevant de l'énergie à un second potentiel à partir d'une seconde alimentation (GND), et recevant un signal d'entrée (TS) ayant un premier niveau et un second niveau; et une paire de lignes de transmission de signal (1) ayant une première ligne de transmission de signal (la) et une seconde ligne de transmission de signal (lb), la première ligne-de ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) étant mutuellement parallèles et de longueurs égales et ayant une impédance caractéristique, caractérisé en ce que le circuit émetteur (3) est couplé à une extrémité de la paire de lignes de transmission de signal (1); le circuit émetteur (3) ferme un premier chemin de courant entre la première alimentation (Vdd) et la première ligne de transmission de signal (la), et un second chemin de courant entre la seconde alimentation (GND) et la seconde ligne de transmission de signal (lb), ce qui a pour effet d'appliquer un signal complémentaire à la paire de lignes de transmission de signal (1) lorsque le signal d'entrée (TS) est au premier niveau; et le circuit émetteur (3) ouvre le premier chemin de courant et le second chemin de courant, et ferme un troisième chemin de courant entre la première alimentation (Vdd) et la seconde alimentation (GND), en contournant la paire de lignes de transmission de signal (1), lorsque le signal d'entrée (TS) est au second niveau; le système de bus de transmission de signal comprenant en outre: une résistance de terminaison (2) interconnectant la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) à une autre extrémité de la paire de lignes de transmission de signal (1), ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb); au moins une section de dérivation (4) disposée à un point intermédiaire sur la paire de lignes de transmission de signal (1), déviant par rapport à la paire de lignes de transmission de signal (1) une partie du signal complémentaire fourni par le circuit émetteur (3), la partie déviée du signal complémentaire étant suffisamment faible pour permettre au signal complémentaire de se propager de façon pratiquement non perturbée sur la paire de lignes de transmission de signal (1); pour chaque section de dérivation (4), un circuit récepteur (5) couplé à la section de dérivation (4), détectant la partie du signal complémentaire qui est déviée par la section de dérivation (4); et un substrat de circuit (8) supportant la paire de lignes de transmission de signal (1), la résistance de terminaison (2), le circuit émetteur (3), la section de dérivation (4) et le circuit récepteur (5). 8. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce que le circuit récepteur (5) comprend: un amplificateur différentiel (22) ayant des bornes d'entrée différentielles (IN1, IN2) recevant la partie déviée du signal complémentaire; et un transistor de terminaison (23) couplé entre les bornes d'entrée différentielles (IN1, IN2). 9. Système de bus de transmission de signal selon la revendication 8, caractérisé en ce que le transistor de terminaison (23) a une fréquence de coupure d'au moins soixante gigahertz, le transistor de terminaison (23) a une résistance, et l'amplificateur différentiel (22) a une capacité d'entrée qui, en combinaison avec la résistance du transistor de terminaison (23), donne une constante de temps d'au plus cent picosecondes. 10. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce qu'il comprend en outre une paire de lignes d'alimentation (6) incluant une première ligne d'alimentation (6a) couplant le circuit émetteur (3) à la première alimentation (Vdd), et une seconde ligne d'alimentation (6b) couplant le circuit émetteur (3) à la seconde alimentation (GND), la première ligne d'alimentation (6a) et la seconde ligne d'alimenta- tion (6b) étant mutuellement parallèles et de longueurs égales. 11. Système de bus de transmission de signal selon la revendication 10, caractérisé en ce qu'il comprend en outre un condensateur de découplage (7) connecté entre la première ligne d'alimentation (6a) et la seconde ligne d'alimentation (6b). 12. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce qu'il comprend en outre au moins une résistance série (17, 18), couplée entre le circuit émetteur (3) et l'une au moins de la première alimentation (Vdd) et de la seconde alimentation (GND), réduisant la consommation de courant du circuit émetteur (3). 13. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce qu'il comprend en outre: une première résistance série (17) couplée entre le circuit émetteur (3) et la première alimentation (Vdd); et une seconde résistance série (18) couplée entre le circuit émetteur (3) et la seconde alimentation (GND); et dans lequel la résistance de terminaison (41) comprend un noeud (N1) couplé à la seconde alimentation (GND), une première résistance de terminaison (41a) couplée entre la première ligne de transmission de signal (la) et ce noeud, et une seconde résistance de terminaison (4lb) couplée entre le noeud et la seconde ligne de transmission de signal (lb); et la première résistance série (17), la seconde résistance série (18), la première résistance de terminaison (41a) et la seconde résistance de terminaison (41b) ont des valeurs de résistance pratiquement identiques. 14. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce que la section de dérivation (4) comprend: une première résistance en dérivation (20a) couplée entre le circuit récepteur (5) et la première ligne de transmission de signal (la); et une seconde résistance en dérivation (20b) couplée entre le circuit récepteur (5) et la seconde ligne de transmission de signal (lb). 15. Système de bus de transmission de signal selon la revendication 14, caractérisé en ce que la première résistance en dérivation (20a) et la seconde résistance en dérivation (20b) ont des valeurs de résistance d'au moins quatre cents ohms. 16. Système de bus de transmission de signal selon la revendication 14, caractérisé en ce que la section de dérivation a également une paire de lignes de transmission en dérivation (21) comprenant: une première ligne de transmission en dérivation (21a) couplant la première résistance en dérivation (20a) au circuit récepteur (5); et une seconde ligne de transmission en dérivation (21b) couplant la seconde résistance en dérivation (20b) au circuit récepteur (5), la première ligne de transmission en dérivation (21a) et la seconde ligne de transmission en dérivation (2lb) étant mutuellement parallèles et de longueurs égales. 17. Système de bus de transmission de signal selon la revendication 16, caractérisé en ce qu'il comprend une pluralité d'unités séparées se partageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1A, 1B), sa propre résistance de terminaison (2A, 2B), son propre circuit émetteur (3A, 3B), sa propre section de dérivation (4A, 4B) et son propre circuit récepteur (5A, 5B), et dans lequel le substrat de circuit (8) comporte: une première couche diélectrique (8c) séparant la première ligne de transmission de signal de la seconde ligne de transmission de signal dans la paire de lignes de transmission de signal (1A, lB) d'une première des unités séparées; une seconde couche diélectrique (8d) séparant la première ligne de transmission en dérivation de la seconde ligne de transmission en dérivation dans la paire de lignes de transmission en dérivation (21A, 21B) d'une autre des unités séparées; et une troisième couche diélectrique (8e) d'au moins deux fois l'épaisseur de la première couche diélectrique (8c) et d'au moins deux fois l'épaisseur de la seconde couche diélectrique (8d), séparant la paire de lignes de transmission de signal (1A, 1B) de ladite première des unités séparées, et la paire de lignes de transmission en dérivation (21A, 21B) de ladite autre des unités séparées, la paire de lignes de transmission de signal (1A, lB) de ladite première des unités séparées croisant la paire de lignes de transmission en dérivation (21A, 21B) de ladite autre des unités séparées, lorsqu'on les observe en regardant dans une direction perpendiculaire à la troisième couche diélectrique (8e). 18. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce que le circuit récepteur (25) est couplé directement à la paire de lignes de transmission de signal (la, lb), a une impédance d'entrée d'au moins mille ohms, et a une capacité d'entrée d'au plus 0,05 picofarad. 19. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce que le signal complémentaire a une certaine énergie, et au moins les neuf-dixièmes de cette énergie sont laissés sur la paire de lignes de transmission de signal (1), sans être déviés par une section de dérivation (4) quelconque. 20. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a) séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb). 21. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a), et la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) sont disposées côte à côte sur la couche diélectrique. 22. Système de bus de transmission de signal selon la revendication 7, caractérisé en ce qu'il comprend une pluralité d'unités séparées se partageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (lA, lB), sa propre résistance de terminaison (2A, 2B), son propre circuit émetteur (3A, 3B), sa propre section de dérivation (4A, 4B) et son propre circuit récepteur (5A, 5B). 23. Système de bus de transmission de signal, caractérisé en ce qu'il comprend: un circuit émetteur (3) recevant de l'énergie à un premier potentiel provenant d'une première alimentation (Vdd), recevant de l'énergie à un second potentiel provenant d'une seconde alimentation (GND) , et recevant un signal d'entrée (TS) ayant un premier niveau et un second niveau; une paire de lignes de transmission de signal (1) ayant une première ligne de transmission de signal (la) et une seconde ligne de transmission de signal (lb), la première ligne de ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) étant mutuellement parallèles et de longueurs égales et ayant une impédance caractéris- tique; et une section de dérivation (30) disposée entre le circuit émetteur (3) et la paire de lignes de transmission de signal (1), couplant le circuit émetteur (3) à un point intermédiaire sur la paire de lignes de transmission de signal (1); dans lequel le circuit émetteur (3) ferme un premier chemin de courant entre la première alimentation (Vdd) et la première ligne de transmission de signal (la), et un second chemin de courant entre la seconde alimentation (GND) et la seconde ligne de transmission de signal (lb), pour appliquer ainsi un signal complémentaire à la paire de lignes de transmission de signal (1), lorsque le signal d'entrée (TS) est au premier niveau; et le circuit émetteur (3) ouvre le premier chemin de courant et le second chemin de courant, et ferme un troisième chemin de courant entre la première alimentation (Vdd) et la seconde alimentation (GND), en contournant la paire de lignes de transmission de signal (1), lorsque le signal d'entrée (TS) est au second niveau; le système de bus de transmission de signal comprenant en outre: une résistance de terminaison (2) interconnectant la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) à une extrémité de la paire de lignes de transmission de signal (1), ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb); un circuit récepteur (31) couplé à une autre extrémité de la paire de lignes de transmission de signal (1), détectant le signal complémentaire; et un substrat de circuit (8) supportant la paire de lignes de transmission de signal (1), la résistance de terminaison (2), le circuit émetteur (3), la section de dérivation (30) et le circuit récepteur (31). 24. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce qu'il comprend en outre une paire de lignes d'alimentation (6) incluant une première ligne d'alimentation (6a) couplant le circuit émetteur (3) à la première alimentation (Vdd), et une seconde ligne d'alimentation (6b) couplant le circuit émetteur (3) à la seconde alimentation (GND), la première ligne d'alimentation (6a) et la seconde ligne d'alimenta- tion (6b) étant mutuellement parallèles et de longueurs égales. 25. Système de bus de transmission de signal selon la revendication 24, caractérisé en ce qu'il comprend en outre un condensateur de découplage connecté entre la première ligne d'alimentation (6a) et la seconde ligne d'alimentation (6b). 26. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce qu'il comprend en outre au moins une résistance série, couplée entre le circuit émetteur (3) et l'une au moins de la première alimentation (Vdd) et de la seconde alimentation (GND), réduisant la consommation de courant par le circuit émetteur (3). 27. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce qu'il comprend en outre: une première résistance série couplée entre le circuit émetteur (3) et la première alimentation (Vdd); et une seconde résistance série couplée entre le circuit émetteur (3) et la seconde alimentation (GND); dans lequel la résistance de terminaison comprend un noeud couplé à la seconde alimentation (GND), une première résistance de terminaison couplée entre la première ligne de transmission de signal (la) et ce noeud, et une seconde résistance de terminaison couplée entre le noeud et la seconde ligne de transmission de signal (lb); et la première résistance série, la seconde résistance série, la première résistance de terminaison et la seconde résistance de terminaison ont des valeurs de résistance pratiquement identiques. 28. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce que le circuit récepteur (35) comprend une résistance de terminaison d'entrée (37) interconnectant la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb), ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb). 29. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce qu'il comprend une pluralité d'unités séparées couplées à la paire de lignes de transmission de signal (1), chaque unité séparée ayant son propre circuit émetteur (3) et sa propre section de dérivation (30), chaque section de dérivation (30) ayant un circuit émetteurrécepteur de bus (32) disposé entre le circuit émetteur (3) et la paire de lignes de transmission de signal (1), le circuit émetteur-récepteur de bus (32) comprenant: un premier transistor en dérivation (32a) couplant le circuit émetteur (3) à la première ligne de transmission de signal (la) ; et un second transistor en dérivation (32b) couplant le circuit émetteur (3) à la seconde ligne de transmission de signal (lb); le premier transistor en dérivation (32a) et le second transistor en dérivation (32b) devenant conducteurs dans l'une au plus des unités séparées à la fois. 30. Système de bus de transmission de signal selon la revendication 29, caractérisé en ce que chaque section de dérivation (30) comporte également une paire de lignes de transmission en dérivation (33) incluant une première ligne de transmission en dérivation (33a) couplant le premier transistor en dérivation (32a) au circuit émetteur (3), et une seconde ligne de transmission en dérivation (33b) couplant le second transistor en dérivation (32b) au circuit émetteur (3), la première ligne de transmission en dérivation (33a) et la seconde ligne de transmission en dérivation (33b) étant mutuellement parallèles et de longueurs égales. 31. Système de bus de transmission de signal selon la revendication 30, caractérisé en ce que la première ligne de transmission en dérivation (33a) et la seconde ligne de transmission en dérivation (33b) ont une impédance caractéristique égale à pratiquement la moitié de l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb). 32. Système de bus de transmission de signal selon la revendication 30, caractérisé en ce qu'il comprend une pluralité de super-unités séparées partageant le même substrat de circuit (8), chaque super-unité séparée ayant sa propre paire de lignes de transmission de signal, sa propre résistance de terminaison, sa propre pluralité d'unités séparées et son propre circuit récepteur, dans lequel le substrat de circuit (8) comporte: une première couche diélectrique séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb) dans la paire de lignes de transmission de signal (1) d'une première des super-unités séparées; une seconde couche diélectrique séparant la première ligne de transmission en dérivation (33a) de la seconde ligne de transmission en dérivation (33b) dans la paire de lignes de transmission en dérivation (33) d'une première des sections de dérivation (30) d'une autre des super-unités séparées; et une troisième couche diélectrique d'au moins deux fois l'épaisseur de la première couche diélectrique et au moins deux fois plus épaisse que la seconde couche diélectrique, séparant la paire de lignes de transmission de signal (1) de ladite première des super- unités séparées, et la paire de lignes de transmission en dérivation (33) de ladite première des sections de dérivation (30), la paire de lignes de transmission de signal (1) de ladite première des super-unités séparées croisant la paire de lignes de transmission en dérivation (33) de ladite première des sections de dérivation (30), lorsqu'on les observe en regardant dans une direction perpendiculaire à la troisième couche diélectrique. 33. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a) séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb). 34. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a), et la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) sont disposées côte à côte sur la couche diélectrique. 35. Système de bus de transmission de signal selon la revendication 23, caractérisé en ce qu'il comprend une pluralité d'unités séparées partageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1), sa propre résistance de terminaison (2), son propre circuit émetteur (3), sa propre section de dérivation (30) et son propre circuit récepteur (31). 36. Système de bus de transmission de signal, caractérisé en ce qu'il comprend: une paire de lignes de transmission de signal (1) ayant une première ligne de transmission de signal (la) et une seconde ligne de transmission de signal (lb), la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) étant mutuellement parallèles et de longueurs égales et ayant une impédance caractéris- tique; une résistance de terminaison (2) interconnectant la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) à une extrémité de la paire de lignes de transmission de signal (1), ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb); une première puce de circuit intégré (45) couplée à une autre extrémité de la paire de lignes de transmission de signal (1), incluant un premier circuit émetteur (3) appliquant un premier signal complémentaire à la paire de lignes de transmission de signal (1), et un premier circuit récepteur (31) détectant un second signal complémentaire reçu à partir de la paire de lignes de transmission de signal (1); au moins une seconde puce de circuit intégré (47), incluant un second circuit émetteur (3) appliquant le second signal complémentaire à la paire de lignes de transmission de signal (1), et un second circuit récepteur (5) détectant le premier signal complémentaire sur la paire de lignes de transmission de signal (1) , tout en permettant au premier signal complémentaire de se propager pratiquement sans perturbation sur la paire de lignes de transmission de signal (1); pour chaque seconde puce de circuit intégré (47), une section de dérivation (46) couplant la seconde puce de circuit intégré (47) à un point intermédiaire sur la paire de lignes de transmission de signal (1); et un substrat de circuit (8) supportant la paire de lignes de transmission de signal (1), la résistance de terminaison (2), la première puce de circuit intégré (45), la seconde puce de circuit intégré (47) et la section de dérivation (46); dans lequel l'un au moins du premier circuit émetteur (3) et du second circuit émetteur (3) reçoit de l'énergie à un premier potentiel à partir d'une première alimentation, reçoit de l'énergie à un second potentiel à partir d'une seconde alimentation, et reçoit un signal d'entrée (TS) ayant un premier niveau et un second niveau; ledit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3) ferme un premier chemin de courant entre la première alimentation et lapremière ligne de transmission de signal (la), et un second chemin de courant entre la seconde alimentation et la seconde ligne de transmission de signal (lb), en appliquant ainsi à la paire de lignes de transmission de signal (1) un signal correspondant parmi le premier signal complémentaire et le second signal complémentaire, lorsque le signal d'entrée (TS) est au premier niveau; et ledit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3) ouvre le premier chemin de courant et le second chemin de courant, et ferme un troisième chemin de courant entre la première alimentation et la seconde alimentation, en contournant la paire de lignes de transmission de signal (1), lorsque le signal d'entrée est au second niveau. 37. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce que le second circuit récepteur (5) comprend un amplificateur diffé- rentiel (22) ayant des bornes d'entrée différentielles recevant le premier signal complémentaire; et un transistor de terminaison (23) couplé entre les bornes d'entrée différentielles. 38. Système de bus de transmission de signal selon la revendication 37, caractérisé en ce que le transistor de terminaison (23) a une fréquence de coupure d'au moins soixante gigahertz, le transistor de terminaison (23) a une résistance, et l'amplificateur différentiel (22) a une capacité d'entrée qui, en combinaison avec la résistance du transistor de terminaison (23), donne une constante de temps d'au plus cent picosecondes. 39. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce qu'il comprend en outre une paire de lignes d'alimentation comprenant une première ligne d'alimentation couplant à la première alimentation ledit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3), et une seconde ligne d'alimentation couplant à la seconde alimentation ledit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3), la première ligne d'alimentation et la seconde ligne d'alimentation étant mutuellement parallèles et de longueurs égales. 40. Système de bus de transmission de signal selon la revendication 39, caractérisé en ce qu'il comprend en outre un condensateur de découplage connecté entre la première ligne d'alimentation et la seconde ligne d'alimentation. 41. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce qu'il comprend en outre au moins une résistance série, couplée entre ledit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3) et l'une au moins de la première alimentation et de la seconde alimentation, réduisant la consommation de courant dudit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3). 42. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce qu'il comprend en outre une première résistance série couplée entre la première alimentation et ledit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3); et une seconde résistance série couplée entre la seconde alimentation et ledit circuit parmi le premier circuit émetteur (3) et le second circuit émetteur (3); dans lequel la résistance de terminaison comprend un noeud couplé à la seconde alimentation, une première résistance de terminaison couplée entre la première ligne de transmission de signal (la) et ce noeud, et une seconde résistance de terminaison couplée entre le noeud et la seconde ligne de transmission de signal (lb); et la première résistance série, la seconde résistance série, la première résistance de terminaison et la seconde résistance de terminaison ont des valeurs de résistance pratiquement identiques. 43. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce que la première puce de circuit intégré (49) comprend en outre une résistance de terminaison intégrée (50) et un transistor (51) , la résistance de terminaison intégrée (50) et le transistor (51) étant couplés en série entre la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb), la résistance de terminaison intégrée (50) ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb), le transistor (51) passant à l'état conducteur lorsque le premier circuit récepteur (31) détecte le second signal complémentaire, et passant à l'état bloqué _lorsque le premier circuit émetteur (3) applique le premier signal complémentaire à la paire de lignes de transmission de signal (1). 44. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce que la section de dérivation (46) comprend un circuit émetteur-récepteur de bus (48) ayant: une première résistance en dérivation (20a) couplée entre la première ligne de transmission de signal (la) et la seconde puce de circuit intégré (47); une seconde résistance en dérivation (20b) couplée entre la seconde ligne de transmission de signal (lb) et la seconde puce de circuit intégré; un premier transistor en dérivation (32a) coupé en parallèle avec la première résistance en dérivation (20a); et un second transistor en dérivation (32b) couplé en parallèle avec la seconde résistance en dérivation (20b); le premier transistor en dérivation (32a) et le second transistor en dérivation (32b) passant à l'état conducteur pour permettre au second circuit émetteur (3) d'appliquer le second signal complémentaire à la paire de lignes de transmission de signal (1) et passant à l'état bloqué à d'autres moments. 45. Système de bus de transmission de signal selon la revendication 44, caractérisé en ce que la première résistance en dérivation (20a) et la seconde résistance en dérivation (20b) ont des valeurs de résistance respectives d'au moins quatre cents ohms. 46. Système de bus de transmission de signal selon la revendication 44, caractérisé en ce que la section de dérivation (46) comprend également une paire de lignes de transmission en dérivation (33) ayant: une première ligne de transmission en dérivation (33a) couplant la seconde puce de circuit intégré (47) au premier transistor en dérivation (32a) et à la première résistance en dérivation (20a); et une seconde ligne de transmission en dérivation (33b) couplant la seconde puce de circuit intégré (47) au second transistor en dérivation (32b) et à la seconde résistance en dérivation (20b), la première ligne de transmission en dérivation (33a) et la seconde ligne de transmission en dérivation (33b) étant mutuellement parallèles et de longueurs égales. 47. Système de bus de transmission de signal selon la revendication 46, caractérisé en ce qu'il comprend une pluralité d'unités séparées partageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1), sa propre résistance de terminaison (2), sa propre première puce de circuit intégré (45), sa propre section de dérivation (46) et sa propre seconde puce de circuit intégré (47), dans lequel le substrat de circuit comporte: une première couche diélectrique séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb) dans la paire de lignes de transmission de signal (1) d'une première des unités séparées; une seconde couche diélectrique séparant la première ligne de transmission en dérivation (33a) de la seconde ligne de transmission en dérivation (33b) dans la paire de lignes de transmission en dérivation (33) d'une autre des unités séparées; et une troisième couche diélectrique au moins deux fois plus épaisse que la première couche diélectrique et au moins deux fois plus épaisse que la seconde couche diélectrique, séparant la paire de lignes de transmission de signal (1) de la première des unités séparées, et la paire de lignes de transmission en dérivation (33) de l'autre des unités séparées, la paire de lignes de transmission de signal (1) de la première des unités séparées croisant la paire de lignes de transmission en dérivation (33) de l'autre des unités séparées, lorsqu'on les observe en regardant dans une direction perpendiculaire à la troisième couche diélectrique. 48. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce que le signal complémentaire a une énergie, et au moins les neuf-dixièmes de cette énergie sont laissés sur la paire de lignes de transmission de signal (1), sans être déviés par une section de dérivation (46) quelconque. 49. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (Sa) séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb). 50. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a), et la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) sont disposées côte à côte sur la couche diélectrique. 51. Système de bus de transmission de signal selon la revendication 36, caractérisé en ce qu'il comprend une pluralité d'unités séparées partageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1), sa propre résistance de terminaison (2), sa propre première puce de circuit intégré (45), sa propre section de dérivation (46) et sa propre seconde puce de circuit intégré (47). 52. Circuit récepteur détectant un signal complémentaire transmis sur une paire de lignes de transmission de signal (1) tout en permettant au signal complémentaire de se propager pratiquement sans perturbation sur la paire de lignes de transmission de signal (1), la paire de lignes de transmission de signal (1) ayant une première ligne de transmission de signal (la) et une seconde ligne de transmission de signal (lb), la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) étant parallèles et de longueurs égales, le circuit récepteur (5) étant couplé à la paire de lignes de transmission de signal (1) par l'intermédiaire d'une paire de résistances en dérivation (20), le circuit récepteur (5) étant caractérisé en ce qu'il comprend: un amplificateur différentiel (22) ayant une paire de bornes d'entrée différentielles (IN1, IN2) couplées à la paire de lignes de transmission de signal (1) par l'intermédiaire de la paire de résistances en dérivation (20), l'amplificateur différentiel (22) détectant le signal complémentaire et générant un signal de sortie indiquant la présence et l'absence du signal complémentaire; et un transistor de terminaison (23) couplé entre les bornes d'entrée différentielles. 53. Circuit récepteur selon la revendication 52, recevant de l'énergie à partir d'une alimentation, caractérisé en ce que le transistor de terminaison (23) est un transistor à effet de champ ayant une électrode de source couplée à l'une des bornes d'entrée différentielles (IN1, IN2), une électrode de drain couplée à une autre des bornes d'entrée différentielles (IN1, IN2), et une électrode de grille couplée à l'alimentation. 54. Système de bus de transmission de signal, caractérisé en ce qu'il comprend: une paire de lignes de transmission de signal (1) ayant une première ligne de transmission de signal (la) et une seconde ligne de transmission de signal (lb), la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) étant mutuellement parallèles et de longueurs égales et ayant une impédance caractéris- tique; une résistance de terminaison (2) interconnectant la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) à une extrémité de la paire de lignes de transmission de signal (1), ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb); un circuit émetteur (3) couplé à une autre extrémité de la paire de lignes de transmission de signal (1), appliquant un signal complémentaire à la paire de lignes de transmission de signal (1); au moins une section de dérivation (4) disposée à un point intermédiaire sur la paire de lignes de transmission de signal (1), déviant à partir de la paire de lignes de transmission de signal (1) une partie du signal complémentaire appliqué par le circuit émetteur (3), la partie déviée du signal complémentaire étant suffisamment faible pour permettre au signal complémentaire de se propager sur la paire de lignes de transmission de signal (1) en n'étant pratiquement pas perturbé; pour chaque section de dérivation (4), un circuit récepteur (5) couplé à la section de dérivation (4), détectant la partie du signal complémentaire qui est déviée par la section de dérivation (4); et un substrat de circuit (8) supportant la paire de lignes de transmission de signal (1), la résistance de terminaison (2), le circuit émetteur (3), la section de dérivation (4) et le circuit récepteur (5); dans lequel au moins l'un desdits circuits récepteurs (5) comprend: un amplificateur différentiel (22) ayant une paire de bornes d'entrée différentielles (IN1, IN2) couplées à la paire de lignes de transmission de signal (1) par l'intermédiaire de la section de dérivation (4), l'amplificateur différentiel (22) détectant la partie du signal complémentaire qui est déviée par la section de dérivation (4), et générant un signal de sortie indiquant la présence et l'absence du signal complémentaire; et un transistor de terminaison (23) couplé entre les bornes d'entrée différentielles (IN1, IN2). 55. Système de bus de transmission de signal selon la revendication 54, caractérisé en ce que dans ledit au moins un circuit récepteur (5), le transistor de terminaison (23) a une fréquence de coupure d'au moins soixante gigahertz, le transistor de terminaison (23) a une résistance, et l'amplificateur différentiel (22) a une capacité d'entrée qui, en combinaison avec la résistance du transistor de terminaison (23), donne une constante de temps d'au plus cent picosecondes. 56. Système de bus de transmission de signal selon la revendication 54, caractérisé en ce que la section de dérivation (4) comprend: une première résistance en dérivation (20a) couplée entre le circuit récepteur (5) et la première ligne de transmission de signal (la); et une seconde résistance en dérivation (20b) couplée entre le circuit récepteur (5) et la seconde ligne de transmission de signal (lb). 57. Système de bus de transmission de signal selon la revendication 56, caractérisé en ce que la résistance en dérivation (20a) et la seconde résistance en dérivation (20b) ont des valeurs de résistance d'au moins quatre cents ohms. 58. Système de bus de transmission de signal selon la revendication 56, caractérisé en ce que la section de dérivation (4) comprend également une paire de lignes de transmission en dérivation (21) ayant: une première ligne de transmission en dérivation (21a) couplant la première résistance en dérivation (20a) au circuit récepteur (5); et une seconde ligne de transmission en dérivation (21b) couplant la seconde résistance en dérivation (20b) au circuit récepteur (5), la première ligne de transmission en dérivation (21a) et la seconde ligne de transmission en dérivation (21b) étant mutuellement parallèles et de longueurs égales. 59. Système de bus de transmission de signal selon la revendication 58, caractérisé en ce qu'il comprend une pluralité d'unités séparées se partageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1A, lB), sa propre résistance de terminaison (2A, 2B), son propre circuit émetteur (3A, 3B), sa propre section de dérivation (4A, 4B) et son propre circuit récepteur (SA, 5B), et dans lequel le substrat de circuit (8) comporte: une première couche diélectrique (8c) séparant la première ligne de transmission de signal de la seconde ligne de transmission de signal dans la paire de lignes de transmission de signal (1A, lB) d'une première des unités séparées; une seconde couche diélectrique (8d) séparant la première ligne de transmission en dérivation de la seconde ligne de transmission en dérivation dans la paire de lignes de transmission en dérivation (21A, 21B) d'une autre des unités séparées; et une troisième couche diélectrique (8e) au moins deux fois plus épaisse que la première couche diélectrique (8c) et au moins deux fois plus épaisse que la seconde couche diélectrique (8d), séparant la paire de lignes de transmission de signal (1A, 1B) de ladite première des unités séparées, et la paire de lignes de transmission en dérivation (21A, 21B) de ladite autre des unités séparées, la paire de lignes de transmission de signal (1A, 1B) de ladite première des unités séparées croisant la paire de lignes de transmission en dérivation (21A,21B) de ladite autre des unités séparées, lorsqu'on les observe en regardant dans une direction perpendiculaire à la troisième couche diélectrique (8e). 60. Système de bus de transmission de signal selon la revendication 54, caractérisé en ce que le signal complémentaire a une énergie, et au moins neuf-dixièmes de cette énergie sont laissés sur la paire de lignes de transmission de signal (1), sans être déviés par une section de dérivation (4) quelconque. 61. Système de bus de transmission de signal selon la revendication 54, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a) séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb). 62. Système de bus de transmission de signal selon la revendication 54, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a), et la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) sont disposées côte à côte sur la couche diélectrique. 63. Système de bus de transmission de signal selon la revendication 54, caractérisé en ce qu'il comprend une pluralité d'unités séparées partageant le même substrat de circuit (1), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1A, 1B), sa propre résistance de terminaison (2A, 2B), son propre circuit émetteur (3A, 3B), sa propre section de dérivation (4A, 4B) et son propre circuit récepteur (SA, 5B). 64. Système de bus de transmission de signal, caractérisé en ce qu'il comprend: une paire de lignes de transmission de signal (1) ayant une première ligne de transmission de signal (la) et une seconde ligne de transmission de signal (lb), la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) étant mutuellement parallèles et de longueurs égales et ayant une impédance caractéris- tique. une résistance de terminaison (2) interconnectant la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) à une extrémité de la paire de lignes de transmission de signal (1), ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb); une première puce de circuit intégré (45) couplée à une autre extrémité de la paire de lignes de transmission de signal (1), incluant un premier circuit émetteur (3) appliquant un premier signal complémentaire à la paire de lignes de transmission de signal (1), et un premier circuit récepteur (31) détectant un second signal complémentaire reçu à partir de la paire de lignes de transmission de signal (1); au moins une seconde puce de circuit intégré (47), incluant un second circuit émetteur (3) appliquant le second signal complémentaire à la paire de lignes de transmission de signal (1), et un second circuit récepteur (5) détectant le premier signal complémentaire sur la paire de lignes de transmission de signal (1) , tout en permettant au premier signal complémentaire de se propager pratiquement sans perturbation sur la paire de lignes de transmission de signal (1); pour chaque seconde puce de circuit intégré (47), une section de dérivation (46) couplant la seconde puce de circuit intégré (47) à un point intermédiaire sur la paire de lignes de transmission de signal (1); et un substrat de circuit (8) supportant la paire de lignes de transmission de signal (1), la résistance de terminaison (2), la première puce de circuit intégré (45), la seconde puce de circuit intégré (47) et la section de dérivation (46); dans lequel le second circuit récepteur (5) comprend: un amplificateur différentiel ayant une paire de bornes d'entrée différentielles couplées par l'intermédiaire de la section de dérivation (46) à la paire de lignes de transmission de signal (1), l'amplificateur différentiel détectant le premier signal complémentaire et générant un signal de sortie indiquant la présence et l'absence du premier signal complémentaire; et un transistor de terminaison couplé entre les bornes d'entrée différentielles. 65. Système de bus de transmission de signal selon la revendication 64, caractérisé en ce que la première puce de circuit intégré (49) comprend en outre une résistance de terminaison intégrée (50) et un transistor (51), la résistance de terminaison intégrée (50) et le transistor (51) étant couplés en série entre la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb), la résistance de terminaison intégrée (50) ayant une valeur de résistance adaptée à l'impédance caractéristique de la première ligne de transmission de signal (la) et de la seconde ligne de transmission de signal (lb), le transistor (51) passant à l'état conducteur lorsque le premier circuit récepteur (31) détecte le second signal complémentaire, et passant à l'état bloqué lorsque le premier circuit émetteur (3) applique le premier signal complémentaire à la paire de lignes de transmission de signal (1). 66. Système de bus de transmission de signal selon la revendication 64, caractérisé en ce que, dans le second circuit récepteur (5), le transistor de terminaison a une fréquence de coupure d'au moins soixante gigahertz, le transistor de terminaison a une résistance, et l'amplificateur différentiel a une capacité d'entrée qui, en combinaison avec la résistance du transistor de terminaison, donne une constante de temps d'au plus cent picosecondes. 67. Système de bus de transmission de signal selon la revendication 64, caractérisé en ce que la section de dérivation (46) comprend un circuit émetteur-récepteur de bus (48) ayant: une première résistance en dérivation (20a) couplée entre la première ligne de transmission de signal (la) et la seconde puce de circuit intégré (47); une seconde résistance en dérivation (20b) couplée entre la seconde ligne de transmission de signal (lb) et la seconde puce de circuit intégré; un premier transistor en dérivation (32a) coupé en parallèle avec la première résistance en dérivation (20a); et un second transistor en dérivation (32b) couplé en parallèle avec la seconde résistance en dérivation (20b); le premier transistor en dérivation (32a) et le second transistor en dérivation (32b) passant à l'état conducteur pour permettre au second circuit émetteur (3) d'appliquer le second signal complémentaire à la paire de lignes de transmission de signal (1) et passant à l'état bloqué à d'autres moments. 68. Système de bus de transmission de signal selon la revendication 67, caractérisé en ce que la première résistance en dérivation (20a) et la seconde résistance en dérivation (20b) ont des valeurs de résistance respectives d'au moins quatre cents ohms. 69. Système de bus de transmission de signal selon la revendication 67, caractérisé en ce que la section de dérivation (46) comprend également une paire de lignes de transmission en dérivation (33) ayant: une première ligne de transmission en dérivation (33a) couplant la seconde puce de circuit intégré (47) au premier transistor en dérivation (32a) et à la première résistance en dérivation (20a); et une seconde ligne de transmission en dérivation (33b) couplant la seconde puce de circuit intégré (47) au second transistor en dérivation (32b) et à la seconde résistance en dérivation (20b), la première ligne de transmission en dérivation (33a) et la seconde ligne de transmission en dérivation (33b) étant mutuellement parallèles et de longueurs égales. 70. Système de bus de transmission de signal selon la revendication 69, caractérisé en ce qu'il comprend une pluralité d'unités séparées partageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1), sa propre résistance de terminaison (2), sa propre première puce de circuit intégré (45), sa propre section de dérivation (46) et sa propre seconde puce de circuit intégré (47), dans lequel le substrat de circuit comporte: une première couche diélectrique séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb) dans la paire de lignes de transmission de signal (1) d'une première des unités séparées; une seconde couche diélectrique séparant la première ligne de transmission en dérivation (33a) de la seconde ligne de transmission en dérivation (33b) dans la paire de lignes de transmission en dérivation (33) de la section de dérivation (46) d'une autre des unités séparées; et une troisième couche diélectrique au moins deux fois plus épaisse que la première couche diélectrique et au moins deux fois plus épaisse que la seconde couche diélectrique, séparant la paire de lignes de transmission de signal (1) de la première des unités séparées, et la paire de lignes de transmission en dérivation (33) de l'autre des unités séparées, la paire de lignes de transmission de signal (1) de la première des unités séparées croisant la paire de lignes de transmission en dérivation (33) de l'autre des unités séparées, lorsqu'on les observe en regardant dans une direction perpendiculaire à la troisième couche diélectrique. 71. Système de bus de transmission de signal selon la revendication 64, caractérisé en ce que le signal complémentaire a une énergie, et au moins les neuf-dixièmes de cette énergie sont laissés sur la paire de lignes de transmission de signal (1), sans être déviés par une section de dérivation (46) quelconque. 72. Système de bus de transmission de signal selon la revendication 64, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a) séparant la première ligne de transmission de signal (la) de la seconde ligne de transmission de signal (lb). 73. Système de bus de transmission de signal selon la revendication 64, caractérisé en ce que le substrat de circuit (8) a une couche diélectrique (8a), et la première ligne de transmission de signal (la) et la seconde ligne de transmission de signal (lb) sont disposées côte à côte sur la couche diélectrique. 74. Système de bus de transmission de signal selon la revendication 64, caractérisé en ce qu'il comprend une pluralité d'unités séparéespartageant le même substrat de circuit (8), chaque unité séparée ayant sa propre paire de lignes de transmission de signal (1), sa propre résistance de terminaison (2), sa propre première puce de circuit intégré (45), sa propre section de dérivation (46) et sa propre seconde puce de circuit intégré (47).