FR 2809858 A1 20011207 FR 0015812 A 20001206 La présente invention se rapporte à un procédé de programmation de mémoire flash et, plus particulièrement, à un procédé de programmation d'une mémoire flash qui est capable de supprimer la dégradation provoquée par des opérations répétées d'effacement/écriture. Les mémoires mortes effaçables et programmables électriquement (EEPROM - pour "Electrically Erasable and Programmable Read Only Memory"), flash, qui ont des possibilités d'écriture et d'effacement électriques, sont de divers types en fonction de la structure de leurs cellules. Les EEPROM se classent, d'une manière générale, en un type à grille empilée et un type à grille divisée, dont le type à grille empilée est également connu comme étant le type industriel standard. La programmation pour écrire des données dans un module de mémoire incluant un groupement de plusieurs cellules de mémoire consiste en une opération d'effacement destinée à effacer des données enregistrées préalablement et une opération d'écriture destinée à écrire de nouvelles données. La figure 1 est une vue en coupe transversale montrant la structure de cellule d'une EEPROM du type général à grille empilée. En se référant à la figure 1, une mémoire flash comprend un substrat 10, une source 11, un drain 12, une grille 13 de commande, et une grille flottante 14. La mémoire flash du type à grille empilée a une structure similaire à un dispositif typique métal- oxyde-semi-conducteur (MOS) comprenant en outre une grille flottante 14, située sous la grille 13 de commande, dont des parties font face à la source 11 et au drain 12. La grille flottante 14 a une structure qui est isolée électriquement et séparée de la source 11, du drain 12 et de la grille 13 de commande. La mémoire flash enregistre de l'information binaire par injection d'électrons dans la grille flottante 14 (écriture) / décharge d'électrons depuis la grille flottante 14 (effacement). L'injection d'électrons dans la grille flottante 14 se fait par un mécanisme d'injection d'électrons chauds dans un canal (CHEI - pour "Channel Hot Electron Injection"), qui utilise des électrons chauds dans un canal 16 entre la source 11 et le drain 12. La décharge d'électrons depuis la grille flottante 14 s'effectue en utilisant l'un de divers procédés de polarisation. Le plus général consiste à provoquer le passage, par effet tunnel de Fowler-Nordheim (F-N), d'électrons de la grille flottante 14 à la source 11, à travers une couche isolante 15, par application d'un fort champ électrique. La figure 2 montre la structure d'une cellule de mémoire flash du type à grille divisée dans laquelle la grille flottante est en pente vers une source. Une injection d'électrons dans la grille flottante 24 de la cellule de mémoire montrée à la figure 2 se fait par CHEI, en utilisant des électrons chauds dans un canal 26 entre une source 21 et un drain 22. De plus, pour l'injection d'électrons, la cellule de mémoire flash du type à grille divisée utilise une approche par polarisation dans laquelle un fort champ électrique provoque le passage, par effet tunnel de F-N, d'électrons de la source 21 à la grille flottante 24, à travers le canal 26 et une couche isolante 25. De plus, afin d'entraîner des électrons hors de la grille flottante 24, la cellule de mémoire flash du type à grille divisée utilise le passage, par effet tunnel de F-N, d'électrons de la grille flottante 24 à une grille 23 de commande à travers la couche isolante 25, provoqué par un fort champ électrique. La mémoire flash qui injecte et décharge des électrons de cette façon est soumise à dégradation à mesure que le nombre de cycles d'effacement/écriture augmente. En liaison avec cela, la figure 3 montre le résultat de la mesure de la variation de la tension Vth de seuil d'une cellule de mémoire flash du type à grille empilée en fonction du nombre de cycles d'effacement/écriture. Comme le montre la figure 3, la mémoire flash, dans laquelle on effectue une opération d'effacement par effet tunnel de F-N et une opération d'écriture par CHEI, souffre d'une dégradation sensible d'endurance si le nombre de cycles d'effacement/ écriture dépasse 103. La caractéristique de dégradation est aussi valable pour une mémoire flash du type à grille divisée. On sait que la cause principale de dégradation, dans une mémoire flash qui effectue une opération d'écriture par CHEI et une opération d'effacement par effet tunnel de F-N, est le piégeage d'électrons dans les couches isolantes 15 et 25, lors d'un passage par un effet tunnel de F-N, lorsque l'on effectue une opération d'effacement. En se basant sur le fait que la dégradation est provoquée par des électrons piégés dans les couches isolantes 15 et 25 pendant une décharge d'électrons, on a orienté divers systèmes vers l'amélioration de la qualité des couches isolantes 15 et 25 pour supprimer leur endommagement pendant la décharge d'électrons, et vers l'amélioration de la structure de canal pour un rendement amélioré du passage par effet tunnel. Pour résoudre les problèmes ci-dessus, c'est un objectif de la présente invention que de proposer un procédé de programmation de mémoire flash qui supprime la dégradation provoquée par des cycles répétés d'effacement/écriture, pour augmenter l'endurance d'une mémoire flash. Par conséquent, pour atteindre l'objectif ci-dessus, la présente invention propose un procédé de programmation d'un module de mémoire flash incluant un groupement de plusieurs cellules de mémoire, chaque cellule de mémoire comportant un substrat, une source, un drain, et une grille de commande qui sont séparés les uns des autres sur le substrat, une couche isolante formée entre, d'une part, la source et le drain et, d'autre part, la grille de commande, et une grille flottante recouvrant la couche isolante, le procédé comprenant les étapes consistant: (a) à effectuer une opération d'écriture destinée à appliquer des conditions de polarisation qui correspondent aux données à écrire dans la cellule de mémoire flash; et (b) à effectuer, à la suite de l'opération d'écriture, un traitement de dépiégeage destiné à appliquer des conditions de polarisation établies afin d'enlever des électrons piégés, pendant l'opération d'écriture, dans la couche isolante, sans enlever ceux de la grille flottante. De préférence, dans le traitement de dépiégeage, on applique une tension de polarisation prédéterminée à la source, de façon telle que le potentiel électrique de la source soit maintenu plus élevé que le potentiel électrique de la grille flottante. Dans le traitement de dépiégeage, on peut appliquer une polarisation prédéterminée au substrat de façon telle que le potentiel électrique du substrat soit maintenu plus élevé que le potentiel électrique de la grille flottante. Dans le traitement de dépiégeage, on peut appliquer une tension de polarisation prédéterminée au drain de façon telle que le drain soit maintenu au- dessus du potentiel électrique de la grille flottante. De plus, lorsque l'on couple, sur une base bloc par bloc, un nombre prédéterminé de cellules de mémoire flash, de façon que les cellules de mémoire puissent partager la grille de commande et la source, et lorsque l'opération d'écriture se fait, sur les cellules de mémoire flash à l'intérieur du bloc, sur une base bit par bit à des intervalles prédéterminés, le traitement de dépiégeage peut se faire sur toutes les cellules de mémoire flash à l'intérieur du bloc entre chaque intervalle de l'opération d'écriture qui se fait sur une base bit par bit. Lorsque l'opération d'écriture se fait, sur les cellules de mémoire flash à l'intérieur du bloc, sur une base octet par octet à des intervalles prédéterminés, le traitement de dépiégeage peut se faire sur toutes les cellules de mémoire flash à l'intérieur du bloc entre chaque intervalle de l'opération d'écriture qui se fait sur une base octet par octet. Après avoir effectué l'opération d'écriture sur une base bloc par bloc, le traitement de dépiégeage peut se faire sur toutes les cellules de mémoire flash à l'intérieur du bloc. La présente invention propose aussi un procédé de programmation d'un module de mémoire flash dans lequel plusieurs cellules de mémoire flash sont rangées, chaque cellule de mémoire incluant un substrat, une source, un drain et une grille de commande qui sont séparés les uns des autres sur le substrat, une couche isolante formée entre, d'une part, la source et le drain et, d'autre part, la grille de commande, et une grille flottante recouvrant la couche isolante, le procédé comprenant les étapes consistant: (a) à effectuer une opération d'effacement destinée à appliquer des conditions de polarisation établies pour effacer des données écrites dans la cellule de mémoire flash; et (b) à effectuer, à la suite de l'opération d'effacement, un traitement de dépiégeage destiné à appliquer des conditions de polarisation établies pour enlever des électrons piégés dans la couche isolante, sans enlever ceux de la grille flottante. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en se référant aux dessins annexés, dans lesquels: la figure 1 est une vue en coupe transversale montrant la structure d'une cellule générale de mémoire flash du type à grille empilée; la figure 2 est une vue en coupe transversale montrant la structure d'une cellule générale de mémoire flash du type à grille divisée; la figure 3 est un graphique montrant la variation d'une tension de seuil, dans une mémoire flash du type à grille empilée, en fonction du nombre de cycles d'effacement/écriture, selon un procédé classique de programmation; la figure 4 représente une structure d'agencement d'électrodes pour une expérimentation de simulation pour déterminer un changement de caractéristique d'une cellule générale de mémoire du type à grille divisée, selon un procédé de programmation de la présente invention; la figure 5 est un graphique montrant, dans une cellule de mémoire du type à grille divisée, la caractéristique de courant de drain restaurée par ajout d'une étape de dépiégeage selon la présente invention; la figure 6 représente la structure d'un groupement de cellules de mémoire du type à grille divisée; la figure 7 est un schéma de formes d'onde montrant des conditions de polarisation dans un module de mémoire dans chaque étape d'une opération de programmation selon un mode de réalisation de la présente invention; la figure 8 est un graphique montrant une variation de courant de drain en fonction du nombre de cycles d'effa- cement/écriture dans les conditions de polarisation montrées à la figure 7, lorsque, selon le procédé classique de programmation, l'on n'effectue pas l'étape de dépiégeage; la figure 9 est un graphique montrant une variation de courant de drain en fonction du nombre de cycles d'effacement/écriture dans les conditions de polarisation montrées à la figure 7, lorsque, selon la présente invention, l'on effectue de façon répétée une étape de dépiégeage; la figure 10 représente des conditions de polarisation dans une cellule de mémoire du type à grille empilée selon un mode de réalisation de la présente invention; la figure 11 est un schéma de forme d'onde montrant des conditions de polarisation dans un module de mémoire, incluant un groupement de cellules comme celui montré à la figure 10, dans chaque étape d'une opération de programmation selon un mode de réalisation de la présente invention; la figure 12 est un graphique montrant une variation de courant de drain en fonction du nombre de cycles d'effacement/écriture dans les conditions de polarisation montrées à la figure 11, lorsque, selon le procédé classique de programmation, l'on n'effectue pas l'étape de dépiégeage; et la figure 13 est un graphique montrant une variation de courant de drain en fonction du nombre de cycles d'effacement/écriture dans les conditions de polarisation montrées à la figure 11, lorsque, selon la présente invention, l'on effectue de façon répétée une étape de dépiégeage. Un procédé de programmation d'un module de mémoire flash selon la présente invention implique l'exécution d'une étape d'effacement et/ou d'écriture suivie par une étape de dépiégeage. C'est-à-dire que le procédé de programmation selon la présente invention est caractérisé par l'ajout, après l'exécution de l'opération d'effacement et/ou de l'opération d'écriture, d'un traitement de dépiégeage destiné à enlever des électrons piégés dans les couches isolantes 15 et 25 (voir les figures 1 et 2) au cours de l'opération d'effacement ou de l'opération d'écriture, ce qui, par conséquent, entraîne la dégrada- tion. On va maintenant décrire un traitement additionnel de dépiégeage, qui se fait sur une cellule de mémoire après une opération d'écriture. Afin d'écrire des données dans une cellule de mémoire par injection d'électrons au cours d'une opération d'écriture, on applique une tension de polarisation par une technique de CHEI, de façon que des électrons puissent être injectés dans des grilles flottantes 14 et 24 à l'intérieur d'une cellule de mémoire. Dans un traitement de dépiégeage, on applique une tension de polarisation destinée à enlever des électrons qui sont piégés, au cours de l'opération d'écriture, dans les couches isolantes 15 et 25, sans enlever ceux des grilles flottantes 14 et 24. La tension de polarisation appliquée au cours du traitement de dépiégeage est déterminée de façon à enlever des électrons piégés, au cours d'une étape d'écriture, dans une région autre que les grilles flottantes 14 et 24, sans faire fuir les électrons piégés dans les grilles flottantes 14 et 24. Comme exemple de conditions de tension de polarisation appliquées dans un traitement de dépiégeage, on applique une tension de polarisation prédéterminée à l'un quelconque de sources 11 et 21, de drains 12 et 22 et de substrats 10 et 20. Comme variante, on applique une tension de polarisation prédéterminée à au moins deux, choisis, de ceux-ci. La figure 4 représente des électrodes de polarisation pour un essai propre à examiner la variation des caractéristiques d'une cellule de mémoire flash du type à grille divisée en fonction de la répétition d'opérations d'effacement/écriture, lorsque l'on ajoute un traitement de dépiégeage selon la présente invention. Dans une cellule réelle, la grille flottante 24 est isolée, et l'on ne peut donc pas lui appliquer une tension de polarisation directement de l'extérieur. De plus, un mécanisme d'injection d'électrons chauds dans un canal (CHEI) présente une caractéristique d'autolimitation qui fait que l'injection d'électrons cesse de se produire si la quantité d'électrons sur la grille flottante 24 atteint une certaine valeur. Cependant, si, pour faire l'essai, l'on utilise une électrode VFG noyée, de façon à pouvoir appliquer une tension à la grille flottante 24 directement de l'extérieur, la CHEI se produit continuellement pendant qu'une tension de polarisation est appliquée, dans une opération d'écriture, en obtenant ainsi le même effet de substitution que la modification des caractéristiques qui se produit dans une cellule réelle. Le tableau 1, suivant, montre la tension de polarisation appliquée à chaque borne de la figure 4 pour examiner la dégradation. Tableau 1 Polarisation d'écriture Polarisation de dépiégeage VS 11 V 11 V VD 0 V 5 V VCG 1,5 V 0 V VFG 7 V 0 V VSUB 0 V 11 V Dans le tableau 1, VS, VD, VCG, VFG, et VSUB désignent chacun des tensions appliquées à la source 21, au drain 22, à la grille de commande 23, à la grille flottante 24 et au substrat 20. La figure 5 montre les résultats de mesure de courant de drain pendant qu'une tension de polarisation était appliquée pendant 3 minutes, respectivement, pendant une opération d'écriture et pendant un traitement de dépiégeage. Des repères a, b et c, à la figure 5, désignent des courbes pour le courant de drain mesuré, respectivement, dans un état initial, dans un état d'écriture et dans un état de dépiégeage. Comme le montre la figure 5, après une opération d'écriture, une cellule de mémoire du type à grille divisée présentait une dégradation dans laquelle un courant ID de drain était réduit considérablement par comparaison avec un courant de drain dans un état initial. Cependant, lorsque l'on a effectué le traitement suivant de dépiégeage, le courant de drain est revenu presque à son état initial. Le résultat de l'expérimentation de simulation a démontré que, si l'on effectuait une opération d'écriture par ajout d'un traitement de dépiégeage selon la présente invention, on restaurait les caractéristiques de cellule en éliminant de manière active les électrons piégés sur les couches isolantes 15 et 25. Les conditions d'une polarisation appliquées au cours d'un traitement de dépiégeage peuvent être établies de façon appropriée, en considérant le procédé d'écriture existant. En d'autres termes, on peut choisir de façon appropriée les conditions de polarisation dans un traitement de dépiégeage en fonction des conditions de type, de structure et de fonctionnement d'une cellule de mémoire flash. De plus, dans un module de mémoire flash dans lequel plusieurs cellules sont rangées, si l'on effectue une écriture partielle dans un nombre prédéterminé de cellules à des intervalles prédéterminés, on peut effectuer de façon répétée une opération d'écriture partielle et un traitement de dépiégeage. En d'autres termes, une opération d'écriture partielle se fait, bit par bit, octet par octet ou bloc par bloc incluant des cellules qui partagent une ligne de mot, suivie par un traitement de dépiégeage. Comme variante, on peut ajouter un traitement de dépiégeage chaque fois qu'un cycle d'effacement/écriture pour l'ensemble du module de mémoire arrive à un nombre prédéterminé de cycles. À titre d'exemple, on va maintenant décrire des cellules de mémoire flash du type à grille divisée ayant une structure de groupement comme le montre la figure 6. En se référant à la figure 6, plusieurs cellules 31 de mémoire à l'intérieur d'un bloc élémentaire 30 sont couplées de façon à partager une ligne WL de mot et une ligne S de source. De plus, la cellule 31 de mémoire de chaque bloc élémentaire 30 est couplée de façon à partager une ligne BL de bit avec d'autres cellules de mémoire, suivant une direction perpendiculaire à la ligne WL de mot. Ici, la ligne de mot est une ligne que les grilles de commande des cellules 31 de mémoire se partagent les unes avec les autres, la ligne S de source est une ligne que les sources des cellules 31 de mémoire se partagent les unes avec les autres, et la ligne BL de bit est une ligne que les drains des cellules 31 de mémoire se partagent les uns avec les autres. Comme le montre la figure 7, dans un procédé de programmation selon un mode de réalisation de la présente invention, on a, à chaque étape, appliqué une tension de polarisation au module de mémoire ayant la structure ci- dessus. À la figure 7, Vee, Vth, Vpp sont, respectivement, de 14 V, 1,5 V et 11 V. De plus, après effacement des données des blocs individuels 30 incluant les cellules 31 qui partagent une ligne de mot, on a effectué une opération d'écriture partielle sur une base octet par octet à l'intérieur du bloc élémentaire 30, suivi par un traitement de dépiégeage entre chaque opération d'écriture partielle. Pendant un traitement de dépiégeage, on applique une tension Vpp à une source 21 de cellule pour enlever des électrons piégés dans la couche isolante 25 par l'intermédiaire de la source 21. On a appliqué, à la ligne BL de bit, une tension, qui est un peu plus élevée qu'une tension Vth de seuil, afin de prévenir une CHEI indésirable ou une injection d'électrons par arrêt du déplacement des électrons du drain 22 vers la source 21. La figure 8 montre la dégradation dans les conditions de polarisation cidessus en fonction d'une répétition classique d'effacement/écriture, sans traitement de dépiégeage. La figure 9 montre la dégradation en fonction de la répétition d'effacement/ écriture/dépiégeage selon la présente invention. Si l'on définit l'endurance par le nombre de cycles d'effacement/écriture effectué jusqu'à ce que le courant de drain soit réduit à la moitié du courant de drain dans un état initial, à mesure que l'on répète des opérations d'effacement/écriture, l'endurance est d'environ dans l'art antérieur et celle de la présente invention est d'environ 106. Ainsi, selon un procédé de programmation ayant un traitement de dépiégeage selon la présente invention, on améliore l'endurance d'un facteur d'environ dix par comparaison avec l'art antérieur. Dans le cas o, selon un autre mode de réalisation de la présente invention, l'on ajoute un traitement de dépié- geage entre les opérations d'effacement et d'écriture, les conditions de polarisation dans un traitement de dépiégeage décrit par la figure 7 s'appliquent de la même manière. De même, une mémoire flash du type à grille empilée donne un faible rendement d'injection d'électrons par CHEI, par comparaison avec une mémoire flash du type à grille divisée, de sorte que l'on effectue habituellement une étape d'écriture sur une base bit par bit. La figure 10 montre un exemple de conditions de polarisation pour la mémoire flash à grille empilée dans un traitement de dépiégeage. Plus précisément, dans un traitement de dépiégeage, afin d'enlever des électrons piégés dans une couche isolante 15, on applique une tension positive VSUB, prédéterminée, à un substrat 10, on maintient en circuit ouvert une source 11 et un drain 12, et l'on met à la masse une grille 13 de commande. Ici, le potentiel VSUB appliqué au substrat 10 est fixé à l'intérieur d'une plage dans laquelle les électrons piégés sur la grille flottante 14 ne fuient pas. La figure 11 montre des conditions d'application de polarisation dans des opérations d'effacement/ écriture pour la structure de groupement de cellules de la figure 6, conjointement avec les conditions de polarisation de dépiégeage montrées à la figure 11. Vppl et Vpp2 à la figure 11 désignent des tensions différentes appliquées, respectivement, à une ligne de mot et à une ligne de bit, pendant une étape d'écriture. La figure 12 montre une caractéristique de variation de courant de drain dans les conditions de polarisation montrées à la figure 11, lorsque, selon le procédé classique, l'on répète des opérations d'effacement/écriture sans étape de dépiégeage. La figure 13 montre une caractéristique de courant de drain dans les conditions de polarisation montrées à la figure 7, lorsque, selon la présente invention, l'on répète des étapes d'effacement/écriture/dépiégeage. Par la comparaison des figures, on peut trouver que le procédé de programmation incluant le traitement de dépiégeage selon la présente invention réduit la dégradation d'une cellule de mémoire. Contrairement aux modes de réalisation représentés, on pourrait appliquer, dans un traitement de dépiégeage, des conditions de polarisation dans lesquelles on appliquerait un potentiel prédéterminé à la source 11 et au drain 12. Comme variante, on pourrait appliquer des conditions de polarisation dans lesquelles on appliquerait une tension de polarisation prédéterminée à au moins deux éléments choisis parmi par le substrat 10, la source 11 et le drain 12. Dans le cas o l'on ajoute un traitement de dépiégeage entre des étapes d'effacement et d'écriture, on peut appliquer de la même manière les mêmes conditions de polarisation que pour le traitement de dépiégeage qui suit une étape d'écriture. Selon le procédé de programmation de mémoire flash de la présente invention, on effectue un traitement de dépiégeage, destiné à enlever des électrons piégés dans une région autre qu'une grille flottante, au cours d'une étape d'effacement destinée à effacer des données enregistrées dans une cellule de mémoire et au cours d'une étape d'écriture destinée à enregistrer des données. Le procédé de programmation selon la présente invention, en effectuant le traitement de dépiégeage après une opération d'effacement ou après une opération d'écriture, peut supprimer la dégradation provoquée par la répétition des opérations d'effacement/écriture. REVENDICATIONS 1. Procédé de programmation d'un module de mémoire flash incluant un groupement de plusieurs cellules (31) de mémoire, chaque cellule (31) de mémoire comportant un substrat (10; 20), une source (11; 21), un drain (12; 22), et une grille (13; 23) de commande qui sont séparés les uns des autres sur le substrat (10; 20), une couche isolante (15; 25) formée entre, d'une part, la source (11; 21) et le drain (12; 22) et, d'autre part, la grille (13; 23) de commande, et une grille flottante (14; 24) recouvrant la couche isolante (15; 25), le procédé étant caractérisé en ce qu'il comprenant les étapes consistant: (a) à effectuer une opération d'écriture destinée à appliquer des conditions de polarisation qui correspondent aux données à écrire dans la cellule (31) de mémoire flash; et (b) à effectuer, à la suite de l'opération d'écriture, un traitement de dépiégeage destiné à appliquer des conditions de polarisation établies afin d'enlever des électrons piégés, pendant l'opération d'écriture, dans la couche isolante (15; 25), sans enlever ceux de la grille flottante (14; 24). 2. Procédé selon la revendication 1, caractérisé en ce que la cellule (31) de mémoire flash est une cellule de mémoire du type à grille divisée. 3. Procédé selon la revendication 2, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation à la source (11; 21), de façon telle que le potentiel électrique de la source (11; 21) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 4. Procédé selon la revendication 2, caractérisé en ce que, à l'étape (b), on applique une tension prédéter- minée de polarisation au substrat (10; 20), de façon telle que le potentiel électrique du substrat (10; 20) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 5. Procédé selon la revendication 2, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation au drain (12; 22), de façon telle que le potentiel électrique du drain (12; 22) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 6. Procédé selon la revendication 1, caractérisé en ce que la cellule (31) de mémoire flash est une cellule de mémoire du type à grille empilée. 7. Procédé selon la revendication 6, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation à la source (11; 21), de façon telle que le potentiel électrique de la source (11; 21) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 8. Procédé selon la revendication 6, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation au substrat (10; 20), de façon telle que le potentiel électrique du substrat (10; 20) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 9. Procédé selon la revendication 6, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation au drain (12; 22), de façon telle que le potentiel électrique du drain (12; 22) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 10. Procédé selon la revendication 1, caractérisé en ce qu'un nombre prédéterminé de cellules (31) de mémoire flash sont couplées, sur une base bloc (30) par bloc (30), de façon que les cellules (31) de mémoire puissent partager la grille (13; 23) de commande et la source (11; 21); en ce que l'opération d'écriture se fait sur les cellules (31) de mémoire flash à l'intérieur du bloc (30) sur une base bit par bit, à des intervalles prédéterminés; et en ce que le traitement de dépiégeage se fait sur toutes les cellules (31) de mémoire flash à l'intérieur du bloc (30) entre chaque intervalle de l'opération d'écriture qui se fait sur une base bit par bit. 11. Procédé selon la revendication 1, caractérisé en ce qu'un nombre prédéterminé de cellules (31) de mémoire flash sont couplées, sur une base bloc (30) par bloc (30), de façon que les cellules (31) de mémoire puissent partager la grille (13; 23) de commande et la source (11; 21); en ce que l'opération d'écriture se fait sur les cellules (31) de mémoire flash à l'intérieur du bloc (30) sur une base octet par octet, à des intervalles prédéterminés; et en ce que le traitement de dépiégeage se fait sur toutes les cellules (31) de mémoire flash à l'intérieur du bloc (30) entre chaque intervalle de l'opération d'écriture qui se fait sur une base octet par octet. 12. Procédé selon la revendication 1, caractérisé en ce qu'un nombre prédéterminé de cellules (31) de mémoire flash sont couplées, sur une base bloc (30) par bloc (30), de façon que les cellules (31) de mémoire puissent partager la grille (13; 23) de commande et la source (11; 21); et en ce que le traitement de dépiégeage se fait sur le bloc (30) chaque fois que l'opération d'écriture pour le bloc (30) est terminée. 13. Procédé selon la revendication 1, caractérisé en ce qu'un nombre prédéterminé de cellules (31) de mémoire flash sont couplées, sur une base bloc (30) par bloc (30), de façon que les cellules (31) de mémoire puissent se partager la grille (13; 23) de commande et la source (11; 21); et en ce que le traitement de dépiégeage se fait de façon intermittente sur le bloc (30), chaque fois qu'un nombre visé d'opérations d'écriture pour le bloc (30) a été effectué, le nombre de fois visé étant fixé à au moins deux fois. 14. Procédé de programmation d'un module de mémoire flash dans lequel plusieurs cellules (31) de mémoire flash sont rangées, chaque cellule.(31) de mémoire incluant un substrat (10; 20), une source (11; 21), un drain (12; 22) et une grille (13; 23) de commande qui sont séparés les uns des autres sur le substrat (10; 20), une couche isolante (15; 25) formée entre, d'une part, la source (11; 21) et le drain (12; 22) et, d'autre part, la grille (13; 23) de commande, et une grille flottante (14; 24) recouvrant la couche isolante (15; 25), le procédé étant caractérisé en ce qu'il comprend les étapes consistant: (a) à effectuer une opération d'effacement destinée à appliquer des conditions de polarisation établies pour effacer des données écrites dans la cellule (31) de mémoire flash; et (b) à effectuer, à la suite de l'opération d'effacement, un traitement de dépiégeage destiné à appliquer des conditions de polarisation établies pour enlever des électrons piégés dans la couche isolante (15; 25), sans enlever ceux de la grille flottante (14; 24). 15. Procédé selon la revendication 14, caractérisé en ce que la cellule (31) de mémoire flash est une cellule de mémoire du type à grille divisée. 16. Procédé selon la revendication 15, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation à la source (11; 21), de façon telle que le potentiel électrique de la source (11; 21) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 17. Procédé selon la revendication 15, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation au substrat (10; 20), de façon telle que le potentiel électrique du substrat (10; ) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 18. Procédé selon la revendication 15, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation au drain (12; 22), de façon telle que le potentiel électrique du drain (12; 22) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 19. Procédé selon la revendication 14, caractérisé en ce que la cellule (31) de mémoire flash est une cellule de mémoire du type à grille empilée. 20. Procédé selon la revendication 19, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation à la source (11; 21), de façon telle que le potentiel électrique de la source (11; 21) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 21. Procédé selon la revendication 19, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation au substrat (10; 20), de façon telle que le potentiel électrique du substrat (10; 20) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24). 22. Procédé selon la revendication 19, caractérisé en ce que, à l'étape (b), on applique une tension prédéterminée de polarisation au drain (12; 22), de façon telle que le potentiel électrique du drain (12; 22) soit maintenu plus élevé que le potentiel électrique de la grille flottante (14; 24)