FR 2799074 A1 20010330 FR 9912065 A 19990928 Dispositif de récupération du rythme d'horloge utilisant un égaliseur fixe. DESCRIPTION La présente invention concerne un système récepteur comprenant un premier égaliseur associé à un premier détecteur à seuil et un dispositif permettant de récupérer le rythme d'horloge d'un système émetteur pour ledit système récepteur à partir d'un signal égalisé et d'un signal issu du seuillage. Un tel système récepteur pourra être inclus dans tout système de communication numérique, comme, entre autres applications possibles, un modem, un appareil récepteur décodeur de télévision ('set-top-box' en anglais), ou encore un téléviseur. La demande de brevet FR 93 10866 décrit un tel système récepteur. Le dispositif de récupération du rythme d'horloge comporte une boucle à verrouillage de phase du second ordre dont l'entrée est une fonction dépendant du décalage entre les horloges des systèmes émetteur et récepteur. La sortie de cette boucle est envoyée à un dispositif de contrôle qui décide de l'avance ou du retard à appliquer à l'horloge du système récepteur. Le système récepteur tel qu'il est conçu dans l'art antérieur présente un certain nombre d'inconvénients. Tout d'abord, le fonctionnement simultané de 'égaliseur adaptatif et du dispositif de récupération du rythme d'horloge est une source d'instabilité pour le système récepteur. En effet, ces deux dispositifs interfèrent entre eux, notamment lors de la phase d'initialisation de la communication. Durant cette période, le rythme d'horloge n'est pas encore récupéré et l'adaptation de l'égaliseur dépend alors notablement de l'erreur due au décalage entre les horloges des systèmes émetteur et récepteur. Il en résulte, comme l'illustre la figure 1, un décalage (b) de la réponse impulsionnelle (h(t)) du filtre de l'égaliseur, qui est ici modélisée par une fonction de Nyquist comportant un lobe principal et des lobes secondaires, pour compenser cette erreur. La réponse impulsionnelle du filtre étant de longueur limitée, sa longueur étant définie par une fenêtre d'égalisation (EW), elle se trouve décentrée dans la fenêtre d'égalisation ce qui revient à la raccourcir. Le canal est ainsi mal égalisé et la convergence du dispositif de récupération du rythme d'horloge se trouve ralentie. De plus, les opérations réalisées par l'égaliseur adaptatif et par le dispositif de récupération du rythme d'horloge sont coûteuses en terme de temps de calcul, notamment durant la phase de transmission de données. L'invention a pour but de remédier dans une large mesure à ces inconvénients, en proposant un système récepteur stable comprenant un égaliseur efficace associé à un dispositif de récupération du rythme d'horloge assurant une convergence rapide de l'horloge du système récepteur vers celle du système émetteur, le système récepteur permettant également d'économiser du temps de calcul lors de la phase de transmission des données. A cet effet, la présente invention propose un système récepteur caractérisé en ce qu'il comprend également un second égaliseur, qui est un égaliseur fixe, associé à un second détecteur à seuil ainsi qu'un dispositif permettant de commuter d'un premier mode de fonctionnement o le signal égalisé et le signal issu du seuillage sont destinés à être délivrés respectivement par le second égaliseur et le second détecteur à seuil vers un second mode de fonctionnement o lesdits signaux sont destinés à être délivrés par le premier égaliseur et le premier détecteur à seuil. Un tel système récepteur permet de faire fonctionner indépendamment le premier égaliseur, c'est à dire l'égaliseur adaptatif, et le dispositif de récupération du rythme d'horloge lors d'un premier mode de fonctionnement correspondant à la phase d'initialisation de la communication. Durant cette période, le dispositif de récupération du rythme d'horloge fonctionne avec un second égaliseur comportant un filtre dont les coefficients sont fixes et qui n'interfère plus de ce fait avec lui, conférant ainsi une plus grande stabilité au système récepteur et permettant une convergence plus rapide de l'horloge du système récepteur vers celle du système émetteur. La présente invention propose également un système récepteur caractérisé en ce que le premier égaliseur est destiné à transférer, à des intervalles de temps appropriés, des coefficients d'un filtre adaptatif vers le second égaliseur, lesdits coefficients étant calculés à partir d'une erreur d'égalisation, égale à une différence entre les signaux issus du premier égaliseur et du premier détecteur à seuil. Ainsi, les coefficients du filtre associé à l'égaliseur fixe sont rafraîchis régulièrement améliorant encore la convergence de l'horloge du système récepteur vers celle du système émetteur. La présente invention propose également un système récepteur caractérisé en ce qu'il comprend un moyen permettant de faire fonctionner alternativement le dispositif de récupération du rythme d'horloge et le premier égaliseur durant le second mode de fonctionnement. Ainsi, dans le second mode de fonctionnement, correspondant à la phase de transmission de données, le dispositif de récupération du rythme d'horloge et le premier égaliseur fonctionne à tour de rôle, ce qui permet d'économiser 50%/ de la charge de calcul. Un tel système récepteur pourra enfin être avantageusement inclus dans n'importe quel système de communication numérique. Ces aspects de l'invention ainsi que d'autres aspects plus détaillés apparaîtront plus clairement grâce à la description suivante de plusieurs modes de réalisation de l'invention, donnés à titre d'exemples non limitatifs et en regard des dessins annexés dans lesquels: - la figure 1 est une représentation de la réponse impulsionnelle du filtre de I'égaliseur et du décalage de la réponse impulsionnelle dû au fonctionnement simultané de l'égaliseur adaptatif et du dispositif de récupération du rythme d'horloge, - la figure 2 est une représentation schématique illustrant le fonctionnement général d'un système récepteur selon l'invention, - la figure 3 est une représentation schématique d'un système récepteur selon l'invention dans le second mode de fonctionnement, - la figure 4 est une représentation schématique montrant le fonctionnement d'une boucle à verrouillage de phase du second ordre. La figure 2 est une illustration du principe de fonctionnement général d'un système récepteur (R) selon l'invention. Un tel système récepteur comprend tout d'abord un moyen (SAM) pour échantillonner, à la fréquence d'échantillonnage du système récepteur, un signal démodulé. Le système récepteur comprend ensuite des premier (El) et second (E2) égaliseurs destinés à recevoir le signal échantillonné. Le système récepteur comprend également des premier (S1) et second (S2) détecteurs à seuil destinés à recevoir respectivement des signaux issus du premier (El) et du second (E2) égaliseur. Le premier égaliseur (El) est un égaliseur adaptatif. Dans le mode de réalisation préféré, le filtre de l'égaliseur est un filtre numérique passe-bande à réponse impulsionnelle finie appelé filtre FIR. L'égalisation est dans ce cas réalisée en utilisant un dispositif d'adaptation (AD) qui calcule les coefficients du filtre numérique FIR en fonction de l'erreur d'égalisation en définie par: en = Yn - sn, selon une méthode classique de minimisation. Le second égaliseur (E2) est quant à lui un égaliseur fixe, utilisant de ce fait un filtre dont les coefficients sont figés. Le système récepteur comprend, en outre, un dispositif de récupération du rythme d'horloge (TR) d'un système émetteur pour le système récepteur destiné à recevoir les signaux égalisé (Yn) et issu du seuillage (sn) provenant respectivement d'un égaliseur et du détecteur à seuil qui lui est associé. La récupération du rythme d'horloge est réalisée à l'aide d'une boucle à verrouillage de phase du second ordre dont l'entrée est une estimation de l'erreur de phase calculée à partir de l'erreur d'égalisation en. La sortie de la boucle à verrouillage de phase est envoyée à un dispositif de contrôle de l'horloge du système récepteur (CONT) qui permet d'avancer ou de retarder l'échantillonnage (SAM) du signal reçu. Le système récepteur comprend enfin un dispositif (SW) permettant de commuter d'un premier mode de fonctionnement (position 1) o le dispositif de récupération du rythme d'horloge (TR) reçoit les signaux (Yn et s,) provenant du second égaliseur (E2) et du second détecteur à seuil (S2) vers un second mode de fonctionnement (position 2) o le dispositif de récupération du rythme d'horloge (TR) reçoit les signaux (Yn et sn) provenant du premier égaliseur (El) et du premier détecteur à seuil (S1). Dans le mode de réalisation préféré, le premier mode de fonctionnement correspond à la phase d'initialisation de la communication. Il apparaît ainsi que lors de cette phase, l'égaliseur adaptatif (El) et le dispositif de récupération du rythme d'horloge (TR) travaille indépendamment l'un de l'autre, le dispositif de récupération du rythme d'horloge recevant dans ce cas les signaux issus de l'égaliseur fixe (E2) et du second détecteur à seuil (S2). Durant la phase d'initialisation de la communication, le dispositif d'adaptation (AD) associé à l'égaliseur adaptatif calcule les coefficients du filtre adaptatif qui sont transférés (T), à des intervalles de temps appropriés, de l'égaliseur adaptatif (El) vers l'égaliseur fixe (E2). Deux à trois transferts de coefficients sont effectués dans le mode de réalisation préféré. Les coefficients du filtre de l'égaliseur fixe (E2) sont tout d'abord initialisés à 0. Le premier transfert intervient ensuite après traitement d'un séquence de référence comprenant un nombre déterminé de symboles (512 dans le mode de réalisation préféré), afin de permettre une convergence grossière de la boucle à verrouillage de phase. Puis les transferts suivants sont effectués en fonction de la valeur d'un rapport signal sur bruit calculé à la sortie de l'égaliseur fixe (E2) et assurent une convergence plus fine du processus. Un tel rafraîchissement des coefficients du filtre de 'égaliseur fixe (E2) permet d'améliorer la convergence du dispositif de récupération du rythme d'horloge. Dans le mode de réalisation préféré, le second mode de fonctionnement correspond à la phase de transmission des données. La figure 3 est une représentation schématique du système récepteur selon l'invention lors de ce second mode de fonctionnement. Durant cette phase, le dispositif de commutation se trouve en position 2. Cependant, l'égaliseur adaptatif (El) et le dispositif de récupération du rythme d'horloge (TR) ne fonctionnent pas simultanément dans le mode de réalisation préféré. Pour cela, le système récepteur selon l'invention dispose d'un moyen (F) permettant de geler, pendant un laps de temps donné, le fonctionnement de l'un des deux dispositifs tandis que l'autre dispositif fonctionne normalement. Dans le mode de réalisation préféré, le fonctionnement de chacun des dispositifs est figé pendant la moitié du temps en réglant son gain à zéro. Ce mode de fonctionnement permet ainsi de gagner 50% en terme de charge de calcul. La figure 4 montre de façon plus détaillée le fonctionnement de la boucle à verrouillage de phase du second ordre du dispositif de récupération du rythme d'horloge. Dans le mode de réalisation préféré, le décalage de phase T entre le système émetteur et le système récepteur est estimé à partir d'une fonction coût 4 qui est définie, dans le mode de réalisation préféré, comme suit Isni2 -lYnl' n (k-i512 (_)ki Re sn3ki (Sn-k+i - Sn+k-i) o: - n est un numéro de symbole, - k correspond au nombre de paires de symboles pris en compte dans la fenêtre d'égalisation (EW), - Re() représente la fonction partie réelle. Les symboles transmis étant statistiquement indépendants, on montre que l'espérance E de tn s'écrit E[n] = -K2:Tn o: - K est une constante, - 2 est la variance du signal. L'estimation du décalage de phase î, est alors établie selon le processus défini ci- dessous: Mn = Aîn- + g2 în = Tn-l + A/n + g91 n o g1 et g2 sont des constantes qui définissent l'évolution du processus. Ces équations correspondent à une boucle du second ordre et se mettent sous la forme du graphe représenté figure 4 o z-' représente un retard de un symbole. La fonction de transfert équivalente de cette boucle du second ordre s'écrit alors dans le domaine de Laplace: n(P p) Ka2glp + Ka2g2 T(p) p2 + Ka2gp + Ka2g2 On obtient ainsi l'expression de la fréquence d'oscillation ò0 et du coefficient d'amortissement de la boucle du second ordre: )oJ = 4KG2 92 CX91 coo = 2 K g Les constantes g1 et g2 sont fixées empiriquement de façon à obtenir une convergence rapide de la boucle du second ordre. Des blocs de seuillage (L) permettent d'appliquer à n, et î, des corrections discontinues, uniquement lorsqu'elles dépassent un certain seuil. Ce seuil est choisi de manière à augmenter la stabilité du système. Un système récepteur (R) selon l'invention assure un fonctionnement indépendant de l'égaliseur adaptatif (El) et du dispositif de récupération du rythme d'horloge (TR), évitant ainsi des interférences entre ces deux dispositifs. L'efficacité de l'égalisation se trouve par conséquent améliorée, de même que la convergence du dispositif permettant de récupérer le rythme d'horloge (TR). REVENDICATIONS 1. Système récepteur (R) comprenant un premier égaliseur (El) associé à un premier détecteur à seuil (S1) et un dispositif permettant de récupérer le rythme d'horloge (TR) d'un système émetteur pour ledit système récepteur (R) à partir d'un signal égalisé (Yn) et un signal issu du seuillage (s,) caractérisé en ce que ledit système récepteur (R) comprend également un second égaliseur (E2), qui est un égaliseur fixe, associé à un second détecteur à seuil (S2) ainsi qu'un dispositif (SW) permettant de commuter d'un premier mode de fonctionnement o le signal égalisé (y,) et le signal issu du seuillage (sn) sont destinés à être délivrés respectivement par le second égaliseur (E2) et le second détecteur à seuil (S2) vers un second mode de fonctionnement o lesdits signaux (y, et sn) sont destinés à être délivrés par le premier égaliseur (El) et le premier détecteur à seuil (Si). 2. Système récepteur (R) selon la revendication 1, caractérisé en ce que le premier égaliseur (El) est destiné à transférer, à des intervalles de temps appropriés, des coefficients d'un filtre adaptatif vers le second égaliseur (E2), lesdits coefficients étant calculés à partir d'une erreur d'égalisation, égale à une différence entre les signaux issus du premier égaliseur (El) et du premier détecteur à seuil (S1). 3. Système récepteur (R) selon la revendication 1, caractérisé en ce que le dispositif de récupération du rythme d'horloge (TR) comprend un moyen permettant d'estimer un décalage de phase entre les horloges des systèmes émetteur et récepteur en asservissant une fonction 4 telle que: ISnl2 IYn12 on = ' k-1 (_l)k-i+l Re Sn 3(k-i) (Sn-k+i - Sn+k-i) i:O o: - n est un numéro de symbole, - k indique le nombre de paires de symboles pris en compte dans une fenêtre d'égalisation, - Re() représente la fonction partie réelle. 4. Système récepteur (R) selon la revendication 1, caractérisé en ce qu'il comprend un moyen (F) permettant de faire fonctionner alternativement le dispositif de récupération du rythme d'horloge (TR) et le premier égaliseur (El) durant le second mode de fonctionnement. 5. Modem comprenant un système récepteur (R) selon l'une quelconque des revendications 1 à 4. 6. Appareil récepteur décodeur de télévision comprenant un système récepteur (R) selon l'une quelconque des revendications 1 à 4. 7. Téléviseur comprenant un système récepteur (R) selon l'une quelconque des revendications 1 à 4. 8. Système de communication numérique comportant au moins un système émetteur et au moins un système récepteur (R), selon l'une quelconque des revendications 1 à 4, qui communiquent entre eux à travers un canal.