FR 2807003 A1 20011005 FR 0104196 A 20010328 La présente invention concerne des systèmes de commande pour des cycles et a été développée en accordant une attention particulière à son application possible à des bicyclettes de compétition. Dans tous les cas, la référence à cette application possible, et en particulier la référence à I'application à des bicyclettes de course, ne doit pas être interprétée comme limitant le domaine d'application possible de l'invention. Au cours des dernières années est apparue dans le domaine des cycles la tendance à utiliser des capteurs de diverses natures, afin de pouvoir acquérir des informations sur l'état d'utilisation/le comportement des moyens, lo I'objectif étant de pouvoir intervenir à l'aide d'actionneurs de diverses natures afin de modifier - selon certains critères et en agissant à la fois de manière automatique et selon les commandes spécifiques délivrées par l'utilisateur - les conditions d'utilisation/le comportement des moyens, en particulier en ce qui concerne son train. Cette tendance s'exprime par une augmentation continue de la quantité de données collectées et traitées, ce qui entraîne la nécessité de disposer de systèmes de plus en plus sophistiqués et élaborés, systèmes qui, comme ils doivent être montés sur le cycle, ne doivent pas affecter négativement les performances de celui-ci, en particulier en termes de poids, de dimensions hors tout et de consommation d'énergie électrique. Le but de la présente invention est de satisfaire ce besoin croissant du secteur en surmontant les inconvénients décrits ci-dessus. Selon la présente invention, ce but est atteint grâce à un système de commande électronique pour cycles, qui peut être associé à un ensemble de capteurs, un ensemble d'actionneurs et un ensemble d'éléments de commande associés au cycle, ledit système électronique comprenant: - une première unité à processeur qui est capable de fonctionner comme unité de traitement et d'affichage d'informations; - une deuxième unité à processeur qui est capable de fonctionner comme unité de contrôle de communications et d'interfaçage avec ledit ensemble d'éléments de commande; et - une troisième unité à processeur qui est capable de fonctionner comme unité d'interfaçage avec ledit ensemble de capteurs et avec ledit ensemble d'actionneurs, ladite première unité à processeur, ladite deuxième unité à processeur et ladite troisième unité à processeur étant interconnectée par des canaux de communication bidirectionnelle asynchrone. Selon différentes caractéristiques que peut présenter le système selon l'invention: - il comprend des canaux de communication qui relient respectivement ladite deuxième unité à processeur à ladite première unité à processeur et ladite deuxième unité à processeur à ladite troisième unité à processeur, en l'absence de canaux de communication directs entre ladite première unité à processeur et la troisième unité à processeur; ladite troisième unité à processeur comprend au moins un processeur o10 configuré pour interfacer avec au moins un sous-ensemble dudit ensemble de capteurs via un réseau sans fil; - au moins l'un desdits canaux de communication porte, associés à lui, des moyens de capteurs pour détecter une interruption dudit canal de communication correspondant; - lesdits moyens de capteurs comprennent une résistance associée à au moins une extrémité de réception de la liaison respective, I'absence de signal sur ladite résistance indiquant l'interruption du canal de communication correspondant; - ledit canal de communication au nombre d'au moins un est le canal de communication entre ladite première unité à processeur et ladite deuxième unité à processeur, et en ce que ladite première unité à processeur est sélectivement séparable du système; I'interruption dudit canal de communication au nombre d'au moins un indiquant que ladite première unité de communication a été séparée du système; - ladite deuxième unité à processeur et ladite troisième unité à processeur sont configurées de manière à effectuer au moins l'une des fonctions suivantes: - transmission, de ladite troisième unité à processeur à ladite deuxième unité à processeur, de données collectées par ledit ensemble de capteurs; - interrogation de ladite troisième unité à processeur par ladite deuxième unité à processeur pour déterminer l'état de fonctionnement de ladite troisième unité à processeur; - transmission de ladite deuxième unité à processeur à ladite troisième unité à processeur de requêtes pour des commandes venant dudit ensemble de commandes; - fonctionnement au moins partiel de ladite troisième unité à processeur dans un état de repos avec la faculté de réactivation sélective par ladite deuxième unité à processeur; et - autorisation sélective de transferts d'informations de la dite troisième unité à processeur à ladite deuxième unité à processeur via un signal de commande; - ladite deuxième unité à processeur comprend: - un processeur de communications configuré pour gérer lesdits canaux de communication; et - un circuit d'entrée servant d'interface avec ledit ensemble de commandes; - ladite troisième unité à processeur comprend: un premier processeur respectif agissant comme une interface sans fil par rapport à un sous- ensemble dudit ensemble de capteurs; et - un deuxième processeur respectif qui est capable de servir d'interface par rapport à au moins un autre sous-ensemble dudit ensemble de capteurs et dudit ensemble d'actionneurs; - ladite première unité à processeur et ladite deuxième unité à processeur sont configurées pour échanger des informations organisées en trames d'octets ayant une longueur variable selon le type d'information à transmettre; - ladite troisième unité à processeur et ladite deuxième unité à processeur sont configurées pour échanger des informations organisées en trames d'octets ayant une longueur variable selon le type d'information à transmettre; - lesdites trames d'octets comprennent au moins un octet d'en-tête (H); - lesdites trames d'octets comprennent au moins un octet de contrôle (CK). - lesdits octets comprennent un bord arrière pour le bit initial et deux bits d'arrêt; - ladite première unité à processeur est configurée pour être montée sur le guidon du cycle; - ladite troisième unité à processeur est configurée pour être montée au voisinage du porte-guidon du cycle; il comprend au moins une source d'alimentation pour l'alimentation électrique de ladite deuxième unité à processeur et ladite troisième unité à processeur, ladite source d'alimentation au nombre d'au moins une étant configurée pour être montée sur le cycle; - associé au canal de communication reliant ladite deuxième unité à processeur à ladite troisième unité à processeur, il est prévu au moins un conducteur pour la transmission de l'alimentation électrique; - ledit processeur principal porte, associé à lui, une source d'alimentation autonome respective. En bref, le système selon la présente invention est basé sur une structure électronique multiprocesseurs pour contrôler et gérer le fonctionnement d'un cycle, comme une bicyclette de compétition. La solution selon la présente invention est basée sur l'identification de domaines fonctionnels à modulariser, dans le but de parvenir à un système de commande intégré pour contrôler les fonctions du cycle et surveiller le train du cycle pendant son utilisation, ainsi que pour obtenir une amélioration des performances générales du système constitué du cycle et de son utilisateur. En particulier, I'architecture dérivant de la modularisation en unités fonctionnelles permet une évaluation précise des temps de propagation de signal à établir dans le cadre du système, tout en permettant simultanément une réduction du nombre de connexions. L'invention va maintenant être décrite à titre seulement d'exemple non limitatif en se référant aux croquis annexés, dans lesquels: la figure 1 montre sous la forme d'organigramme l'architecture générale d'un système selon la présente invention; la figure 2 est une illustration schématique de la manière dont les divers modules qui constituent le système représenté sur la figure 1 peuvent être montés sur un cycle, comme une bicyclette de course; la figure 3 est un autre organigramme montrant les particularités de certains des éléments représentés sur la figure 1; et les figures 4 à 7 montrent plus en détail les modalités adoptées pour la transmission de divers signaux dans le contexte du système selon la présente invention. Le système selon la présente invention, repéré globalement par 1, est constitué d'un ensemble de blocs fonctionnels reliés au niveau de canaux de communication. Les blocs fonctionnels susmentionnés peuvent être placés d'une manière optimisée sur un cycle, comme une bicyclette de course, comme il sera décrit plus en détail dans ce qui suit, en se référant à la figure 2. De manière générale, le système 1 comprend fondamentalement les blocs fonctionnels suivants: - un premier bloc 10 conçu pour servir d'interface d'affichage et de gestion du système; - un deuxième bloc 20 conçu pour servir d'interface et de module pour gérer les requêtes adressées par l'utilisateur, tant en termes d'exécution des commandes envoyées l'utilisateur lui-même qu'en ce qui concerne la variation du train, d'état et/ou de divers paramètres fonctionnels du cycle, ainsi qu'en termes de l'activation possible de modes opératoires particuliers (par exemple pour des sessions d'entraînement, etc.); le bloc 20 peut également remplir la fonction de trier les communications venant des divers autres blocs fonctionnels du système et allant vers eux; et - un troisième bloc 30 conçu pour exécuter la tâche de contrôler des fonctions spécifiques, par exemple contrôler des éléments asservis et/ou échanger des communications par le biais d'un réseau local (par exemple un réseau du type couramment connu sous le nom de réseau local sans fil). En examinant plus en détail la structure des blocs en question, on peut noter que le bloc 10 comprend généralement un processeur principal 101, auquel sont associés un ou plusieurs boutons-poussoirs 102, ainsi qu'une unité d'affichage 103. Comme on peut mieux le voir sur la représentation de la figure 2, le bloc 10 est construit de préférence sous la forme d'un élément qui peut être retiré sélectivement du cycle. En ce sens, le bloc 10 peut être configuré, en particulier en ce qui concerne les communications avec le bloc 20, de manière à être au moins partiellement intégrable, duplicable et émulable par un autre bloc processeur 10a qui peut être fondamentalement configuré comme ce qu'on appelle un "organiseur utilisateur". Ce dernier dispositif est jugé connu en soi. Le bloc 20 comprend comme élément principal un processeur 201 pour gérer les communications et, associé à lui, une unité de contrôle série 202. Le même bloc 20 comprend de plus, de préférence, un circuit 203 pour gérer les entrées, qui peut être connecté par exemple à un ou plusieurs boutons- poussoirs 28, 29 situés sur le guidon du cycle (cf. à nouveau figure 2), le guidon étant l'élément sur lequel est généralement monté le bloc 20, de préférence en position centrale. La référence 205 désigne un ou plusieurs capteurs possibles connectés au circuit 203. Ces capteurs peuvent être par exemple des capteurs de pente, des capteurs d'altitude, des capteurs de température, etc. Des capteurs de ce type sont connus dans l'art antérieur, et ils n'ont dont pas besoin d'être décrits de manière détaillée ici. De ce point de vue, il faut noter que la présente invention concerne principalement l'architecture générale du système 1, son organisation en blocs et les modalités adoptées pour coordonner la communication et l'interaction entre les divers blocs. La présente description détaillée concerne donc principalement ces aspects et ne couvre pas - pour des raisons évidentes de brièveté - des éléments individuels, qui sont jugés connus dans leur 1o ensemble. Passant maintenant à l'examen du bloc 30, la référence 31 désigne un processeur conçu pour remplir principalement la fonction consistant à commander des actionneurs, comme les actionneurs 38, 39, qui seront décrit dans ce qui suit. Le numéro de référence 32 désigne un autre processeur conçu pour effectuer des fonctions de commande d'un réseau radio local du type réseau local sans fil, désigné dans son ensemble par 320, auquel sont reliés un ou plusieurs capteurs 41,... 4k,... 4n, dont chacun porte, associé à lui, une interface de communication respective 410,... 4kO,... 4nO, par exemple du type couramment qualifié d'unité périphérique sans fil. Le nombre n des capteurs en question (consistant par exemple en des capteurs de vitesse de pédalier, de rythme de pédalier et d'effort de pédalage, de rythme cardiaque de l'utilisateur, etc.), ainsi que le nombre des interfaces correspondantes peut être quelconque. L'une des caractéristiques les plus intéressantes de la solution selon la présente invention est en fait précisément qu'elle offre un très haut degré d'élasticité dans le choix du nombre et/ou des caractéristiques des capteurs associés au système 1. Le bloc 30 est configuré de préférence de manière à pouvoir recevoir également les signaux venant d'autres capteurs ou transducteurs, comme un transducteur 36 qui détecte la position des roues à manivelle montées sur le pédalier, ou un capteur 37 composé d'un transducteur capable de détecter le mouvement de la chaîne du cycle. En ce qui concerne également ces capteurs/transducteurs - conçus pour être reliés au bloc 30 au moyen de lignes physiques respectives, désignées par 360 et 370 - se reporter à ce qui a été dit précédemment à propos des divers capteurs compris dans le réseau local sans fil 320. Le processeur de commande 31 interagit - selon des modalités qui sont fondamentalement identiques à celles vues précédemment en liaison avec les divers capteurs 41,... 4k,... 4n, et 36, 37 - également avec divers actionneurs, comme les actionneurs désignés par 38 et 39. Ce sont par exemple des actionneurs associés au dérailleur avant et au dérailleur arrière afin de commander la fonction de changement de vitesse du cycle. Comme dans le cas des capteurs 36 et 37, la communication avec les actionneurs 38 et 39 s'effectue au moyen de lignes physiques respectives 380, 390. A ces lignes peuvent être avantageusement associées des lignes de réaction 381, 391, par lesquelles, par exemple, les actionneurs 38 et 39 indiquent au processeur 31 leur propre position réelle ou état de fonctionnement. Il est donc évident que, comme dans le cas des capteurs reliés au réseau 320, le nombre et la nature des capteurs 36 et 37, ainsi que le nombre et la nature des actionneurs, tels que les actionneurs 38, 39, peuvent être quelconques. Également en ce qui concerne les modalités de communication, il est possible d'envisager l'insertion d'un ou plusieurs actionneurs dans le réseau sans fil 320. La figure 2 montre la position possible des certains des éléments représentés précédemment dans le cycle. En ce qui concerne l'agencement des blocs 10 et 20, ainsi que des boutons de commande 28 et 29, ils ont déjà été décrits précédemment. Le bloc 30 peut être placé avantageusement dans une position immédiatement au-dessous du porte-bidon, de manière à le placer dans une position qui est génériquement centrale par rapport aux divers capteurs 41, 42, 42, etc. desservis par le réseau 320. De ce point de vue, il faut noter qu'à titre purement d'exemple, on a représenté sur la figure 2 trois de ces capteurs situés un sur la fourche avant (capteur 41), un au voisinage du pédalier (capteur 42) et l'autre dans une position approximativement médiane le long de l'une des fourches arrière du cycle (capteur 43). Se référant au capteur 44, identifié ici à titre purement d'exemple en tant que capteur de rythme cardiaque, la possibilité est montrée, pour le réseau 320, de communiquer également avec des capteurs qui ne sont pas nécessairement situés sur le cycle. Le capteur 36 est évidemment placé dans une position correspondant au pédalier, de préférence dans une position correspondant au boîtier de pédalier, tandis que le capteur 37 est représenté situé dans une position correspondant au dérailleur arrière, de sorte qu'il pourra détecter le mouvement de la chaîne. L'actionneur 38 est représenté ici sous la forme d'un actionneur contrôlant le changement de vitesse. Les numéros de référence 50, 50A, 50B sont destinés à illustrer la présence, sur le cycle, de sources d'alimentation électrique, comme des piles, avec la présence possible de générateurs pour recharger lesdites piles. Il faut noter de plus que la présence de ces générateurs s'avère souvent plutôt superflue, compte tenu du fait que le système selon la présente invention convient de manière avantageuse à une alimentation par des piles de petite taille (par exemple des piles de montre), qui ont une longue durée de vie. Il est tout à fait évident que la représentation de la figure 2 est donnée à titre purement d'exemple de la façon dont certains éléments représentés sur la figure 1 peuvent être disposés sur le cycle. Cette représentation ne doit donc être considérée en aucune manière comme visant à illustrer d'une manière totale ou limitée ces possibilités de disposition, en particulier en ce qui concerne les possibilités d'intégration fonctionnelle dans le but de permettre une surveillance avancée des fonctions du cycle. La quantité d'informations impliquées pour réaliser les fonctions décrites 2 o conduit à l'adoption de certaines techniques jugées préférables pour la communication et le traitement des données dans le système 1. La liaison entre les divers modules, en particulier entre les blocs 10, 20 et 30, est établie de préférence suivant des critères de bidirectionnalité, de préférence en utilisant des formats série. Cela vaut en particulier pour la ligne de communication 12, qui relie les blocs 10 et 20, et pour la ligne de communication 23, qui relie les blocs 20 et 30. Le mode de liaison ci-dessus émule la transmission de données de manière à réduire autant que possible le nombre de liaisons, par exemple en évitant une liaison directe entre le bloc 10 et le bloc 30. Le bloc 10, qui est conçu pour fonctionner essentiellement comme un bloc de gestion du système (avec des fonctions qui ressemblent fondamentalement à celles d'un "ordinateur de bicyclette"), est réalisé, comme on l'a dit précédemment, de manière à être de préférence amovible depuis le cycle, avec la possibilité associée de détection de l'insertion ou du retrait par le bloc 10 lui-même et par le bloc 20, avec lequel le bloc 10 interagit. De plus, le recours à des communications bidirectionnelles, au moins pour les flux d'informations les plus importants, permet d'accorder une priorité claire, dans chaque flux d'information, à l'information qui est jugée la plus importante, ce qui garantit en outre la prédictabilité des communications. De plus, le système (et en particulier le bloc 30) est capable de surveiller correctement l'état de fonctionnement des sources d'alimentation, qu'il s'agisse de piles ou de générateurs. De plus, le système est capable d'optimiser la consommation électrique. Cela s'effectue de préférence selon le critère décrit en détail dans les deux demandes de brevet d'invention déposées à la même date par le présent demandeur. De ce point de vue, il faut noter que le bloc 20 est associé de préférence à un élément (boîtier d'axe ou analogue) qui permet une installation amovible du bloc 10. Ce mode d'installation facilite également la communication du bloc avec les boutons poussoirs 28 et 29, réalisée de préférence par l'intermédiaire de lignes qui peuvent être intégrées dans le guidon. L'agencement ci-dessus permet également la liaison physique du bloc 20 au bloc 30 fixé de préférence dans un récipient qui est situé, comme il a déjà été dit, sous le porte-bidon. L'organigramme de la figure 3 illustre plus en détail les modalités par lesquelles la liaison physique entre le bloc 10, le bloc 20 et le bloc 30 est de préférence établie. Comme on peut le voir sur le diagramme de la figure 3, le nombre de liaison est de préférence limité au minimum en vue de permettre un échange d'informations d'un type bidirectionnel, de préférence réalisé suivant un protocole de type asynchrone (donc un qui ne nécessite pas de signal de synchronisation ou d'horloge). En examinant d'abord la ligne 12 qui relie le bloc 10 au bloc 20, on peut noter que cette ligne comprend généralement, en plus d'un fil de terre 86, deux autres fils repérés par le numéros de référence 84 et 85. Ces deux derniers fils ou lignes sont conçus pour permettre respectivement la transmission du bloc 10 au bloc 20 et la transmission du bloc 20 au bloc 10. De préférence, les fils 84 et 85 portent, associés à eux, du côté réception de la liaison respective, une résistance 10R, 20R1, respectivement, montée entre le fil lui-même et la terre. Les résistances susmentionnées permettent d'évaluer s'il existe une liaison physique entre les blocs concernés en évaluant l'état logique du signal de réception Rx. Si le signal a de manière permanente une valeur logique "0", cela signifie que personne ne commande la liaison correspondante, ce qui est le signe d'une absence de liaison. Dans l'état de liaison normal, le signal de réception est maintenu au moins temporairement à un niveau logique haut (c'est-à-dire à la valeur logique "1") par le signal de transmission Tx. Un agencement sensiblement similaire est adopté en ce qui concerne la ligne 23, qui relie le bloc 20 au bloc 30. Dans ce cas, la ligne de terre est désignée par le numéro de référence 83, tandis que les deux fils qui permettent la transmission du bloc 20 au bloc 30 et du bloc 30 au bloc 20 sont désignés respectivement par 81 et 82. De plus, les deux derniers fils 81 et 82 portent, associés à eux, sur les extrémités de réception respectives, des résistances 20R2 et 30R, respectivement, qui sont conçues pour permettre l'évaluation de l'existence d'une liaison physique. Le bloc 20, qui a fondamentalement la fonction d'une unité de communication, se voit principalement confier la tâche consistant à: vérifier que le système 1 est utilisable, au sens o tous les blocs fonctionnels 10, 20 et 30 sont présents et reliés entre eux; par exemple, le retrait du bloc 10, qui la fonction d'une unité d'affichage, est détectée de la façon qui vient d'être décrite, c'est-à-dire en conséquence du retrait de la résistance 1IOR, de sorte que le bloc 20 intervient sur le système 1 en empêchant totalement le fonctionnement de ce dernier ou, au moins, des fonctions liées à la présence du bloc 10; - interroger de manière cyclique l'unité de commande 32 du réseau 320 pour permettre l'actualisation des informations et leur transfert (après un éventuel traitement) au bloc 10; - traiter les requêtes correspondant aux commandes émises, par exemple via les boutons-poussoirs 28, 29 (il faut noter que ces boutons-poussoirs, qui sont reliés au bloc 20, ne sont pas reproduits sur la figure 3 afin de simplifier la représentation), de manière à décider du transfert desdites commandes (requêtes) au bloc 10, qui sert d'unité d'affichage, et/ou à l'unité de commande 31 contenue dans le bloc 30. L'activité du bloc 20 est gouvernée par le critère de réduction du temps nécessaire à l'activation des ressources, afin de réduire la consommation électrique. L'information circulant du bloc 30 au bloc 20 provient des deux blocs fonctionnels 31 et 32 déjà mentionnés plus haut. Le bloc 31 (qui est essentiellement chargé de la fonction consistant à interagir avec les actionneurs, comme les actionneurs 38 et 39), ne réagit que s'il est concerné par une requête provenant de l'unité 20; à savoir seulement s'il y a une commande d'actionnement. D'une manière symétrique, le bloc 32, qui est chargé de la gestion du réseau 320, s'il est activé par un signal envoyé par le contrôleur 31 sur une ligne 35, transfère de manière cyclique les informations venant du réseau 320 à l'unité de communication 20. On utilise de préférence dans ce but un protocole et une interface physique qui, en plus d'utiliser les signaux circulant sur les lignes 81 et 82 pour permettre une communication bidirectionnelle asynchrone entre les blocs 20 et 30, utilisent également le signal disponible sur une autre ligne 89, qui est commandée par le processeur 201, avec pour tâche d'activer le processeur 31 configuré en esclave. Le signal présent sur la ligne 35 et généré par le processeur 31 a pour fonction d'émettre le signal présent sur la ligne 82 afin de commander le processeur 32, qui agit dans ce cas comme esclave. Par conséquent, dans des conditions de fonctionnement normales, l'information provient du processeur 32 et est transférée à l'unité 20. Si une requête doit être envoyée du bloc 20 au processeur 31, cela se fait selon la séquence décrite ci-dessous: - le signal présent sur la ligne 89 est activé, ledit signal étant conçu pour activer le processeur 31, configuré en esclave, et pour produire le niveau de désactivation sur la ligne 35 pour le processeur 32, également configuré en esclave; - après une période prédéterminée, nécessaire à l'achèvement de l'éventuelle communication en cours entre le processeur 32 et le processeur 201, la requête provenant du bloc 201 atteint le processeur 31 via le signal présent sur la ligne 81; - le contrôle du signal présent sur la ligne 82 par le processeur 32 est réactivé via le niveau d'activation du signal 35 par le processeur 31; - une fois que la requête a été exécutée, le processeur 31 demande au processeur 32 de contrôler le signal présent sur la ligne 82, via le signal 35, puis, après une période prédéterminée, la réponse est envoyée du processeur 31 au processeur 201; et - à la fin du transfert de la réponse, les conditions de fonctionnement normales sont rétablies, avec la ligne 32 activée pour contrôler le signal présent sur la ligne 82 via l'activation effectuée à l'aide de la ligne 35. De nouveau dans le contexte de la ligne de communication 23, on peut noter la présence d'un fil 90, qui est conçu pour permettre la délivrance de la tension d'alimentation depuis le bloc 30 (relié à ce qui est généralement les sources d'alimentation 50, 50A, 50B) au bloc 20. Comme le bloc 10 doit être alimenté même quand il est retiré du système, il dispose d'une source d'alimentation 10B autonome. o10 La communication entre le bloc 30 et le bloc 20 s'effectue de préférence à une vitesse de transfert prédéfinie et selon des trames d'octets. Un type de trame est généré par le processeur 32 en direction du processeur 201; un autre type de trame implique le processeur 31 et le processeur 201. Comme la communication est bidirectionnelle, pour chacun des deux types principaux de trame, il existe des sous-types différents pour des situations différentes. Généralement, la structure des trames concernées comprend un octet d'entête, qui permet d'identifier la source (processeur 31, processeur 32,processeur 201, etc.) qui transmet l'information et le format spécifique de la trame: - bloc de données envoyé par le processeur 32 au processeur 201 - état du bloc 30 et information sur les actionneurs envoyée par le processeur 31 au processeur 201; - requêtes envoyées par le processeur 201 au processeur 31; et/ou - requêtes envoyées par le processeur 201 au processeur 32. Suivent ensuite des champs de données spécifiques pour chacun des types de trames impliqué dans la transmission. Une octet final de contrôle est alors fourni à des fins de vérification du bon résultat de la communication. Quelques exemples de trames de communication sont représentées sur les figures 4 à 7. Sur toutes les figures ci-dessus, la référence H désigne l'octet d'entête, tandis que la référence CK désigne l'octet de contrôle final. D'une manière spécifique, la figure 4, qui est divisée en trois parties désignées a), b) et c), représente quelques exemples de trames utilisables pour le transfert d'informations du processeur 32 à l'unité 20. Par exemple, la figure 4a représente une trame qui peut être utilisée pour transférer au bloc 20 des informations concernant les données collectées par un capteur de vitesse, comme le capteur 41 inséré dans le réseau 320. Dans la trame ci-dessus, un premier champ C1 peut être utilisé pour indiquer le nombre d'impulsions générées par le capteur de vitesse et/ou la valeur de la période moyenne de ces impulsions sur une base de temps prédéfinie. Un deuxième champ C2 peut servir à transmettre le nombre d'impulsions générées par un capteur, comme le capteur de cadence de pédalage, et/ou la valeur de la période moyenne sur une base de temps définie. l0 La figure 4b montre la structure possible d'une trame très simple, qui comprend en plus de l'en-tête H et de l'octet de contrôle CK, un seul champ C3, qui peut servir à transférer les informations relatives à la mesure effectuée par le capteur de rythme cardiaque 44 représenté sur la figure 2. Une structure sensiblement similaire est représentée sur la figure 4c, qui concerne une trame utilisable par exemple pour la transmission venant d'un capteur de force de pédalage. Dans ce cas également, outre l'en-tête H et l'octet de contrôle CK, la trame se compose d'un seul champ C4 qui peut être utilisé pour transmettre, par exemple, un certain nombre de valeurs (par exemple seize valeurs de force) enregistrées durant une rotation du pédalier. La figure 5 concerne une structure de trame plus complexe dans laquelle, à nouveau, en plus de l'en-tête H et de l'octet de contrôle CK, une pluralité de champs C5 à C8 est présente, champs qui peuvent servir à transmettre du processeur 31 au bloc 20 des informations sur les états de fonctionnement de l'un des actionneurs 38, 39 associés à la transmission du cycle. Dans ce cas, le champ C5 est conçu pour transmettre une information d'état, tandis que le champ C6 achemine les informations relatives à la position du dérailleur arrière et/ou à celle du dérailleur arrière. Les champs C7 et C8 peuvent servir à fournir des indications sur la hauteur de la position du dérailleur arrière et sur la hauteur de la position du dérailleur avant. La figure 6 montre en revanche une structure de trame possible qui peut être utilisée pour transférer des informations du processeur 201 au processeur 31. Dans ce cas également, en plus de l'en-tête H et de l'octet de contrôle CK, plusieurs champs sont présents, désignés par les références C9 à C11, qui sont conçus respectivement pour acheminer un octet de requête (selon la position du bit), une adresse donnée à lire/modifier, et une valeur donnée à lire/modifier. Enfin, la figure 7 montre un exemple de structure de trame qui peut être utilisée pour transférer des informations du processeur 201 au processeur de commande 32. Dans ce cas, I'en-tête H est suivi de champs C12 à C14, qui sont conçus respectivement pour acheminer un code de requête, une adresse correspondante sur le réseau 320 et les paramètres de configuration des éléments faisant partie du réseau 320. Puis vient, comme d'habitude, I'octet de contrôle CK. De préférence, chacun des octets compris dans les trames représentées sur les figures 4 à 7 est caractérisé par un bord arrière pour le bit de départ et lo par deux bits d'arrêt. Naturellement, sans préjudice des principes de l'invention, les détails de construction et les modes de réalisation peuvent varie largement par rapport à ce qui a été décrit et représenté ici sans sortir pour autant du cadre de la présente invention. REVENDICATIONS 1. Système de commande électronique pour cycles, qui peut être associé à un ensemble de capteurs (41,..., 4k,... 4n, 36, 37), un ensemble d'actionneurs (38, 39) et un ensemble d'éléments de commande (28, 29) associés au cycle, ledit système électronique comprenant: - une première unité à processeur (10) qui est capable de fonctionner comme unité de traitement et d'affichage d'informations; - une deuxième unité à processeur ( 20) qui est capable de fonctionner o10 comme unité de contrôle de communications et d'interfaçage avec ledit ensemble d'éléments de commande (28, 29); et - une troisième unité à processeur (30) qui est capable de fonctionner comme unité d'interfaçage avec ledit ensemble de capteurs (41,..., 4k,... 4n, 36, 37) et avec ledit ensemble d'actionneurs (38, 39), ladite première unité à processeur (10), ladite deuxième unité à processeur (20) et ladite troisième unité à processeur (30) étant interconnectée par des canaux de communication bidirectionnelle asynchrone (12, 23). 2. Système selon la revendication 1, caractérisé en ce qu'il comprend des canaux de communication (12, 23) qui relient respectivement ladite deuxième unité à processeur (20) à ladite première unité à processeur (10) et ladite deuxième unité à processeur (20) à ladite troisième unité à processeur (30), en l'absence de canaux de communication directs entre ladite première unité à processeur (10) et la troisième unité à processeur (30). 3. Système selon la revendication 1 ou la revendication 2, caractérisé en ce que ladite troisième unité à processeur (30) comprend au moins un processeur (32) configuré pour interfacer avec au moins un sous-ensemble (41,..., 4k,... 4n) dudit ensemble de capteurs via un réseau sans fil. 4. Système selon l'une des revendications 1 à 3, caractérisé en ce qu'au moins l'un desdits canaux de communication (12, 23) porte, associés à lui, des moyens de capteurs (10 OR, 20R1, 20R2, 30R) pour détecter une interruption dudit canal de communication (12, 23) correspondant. 5. Système selon la revendication 4, caractérisé en ce que lesdits moyens de capteurs comprennent une résistance (10 OR, 20R1, 20R2, 30R) associée à au moins une extrémité de réception de la liaison respective, l'absence de signal sur ladite résistance indiquant l'interruption du canal de communication (12, 23) correspondant. 6. Système selon la revendication 4 ou la revendication 5, caractérisé en ce que ledit canal de communication au nombre d'au moins un est le canal de communication (12) entre ladite première unité à processeur (10) et ladite deuxième unité à processeur (20), et en ce que ladite première unité à processeur (10) est sélectivement séparable du système (1); l'interruption dudit canal de communication au nombre d'au moins un (12) indiquant que ladite première unité de communication (10) a été séparée du système. 7. Système selon l'une des revendications 1 à 6, caractérisé en ce que ladite deuxième unité à processeur (20) et ladite troisième unité à processeur (30) sont configurées de manière à effectuer au moins l'une des fonctions suivantes: - transmission, de ladite troisième unité à processeur (30) à ladite deuxième unité à processeur (20), de données collectées par ledit ensemble de capteurs (41,..., 4k,... 4n, 36, 37) interrogation de ladite troisième unité à processeur (30) par ladite deuxième unité à processeur (20) pour déterminer l'état de fonctionnement de ladite troisième unité à processeur (30); - transmission de ladite deuxième unité à processeur (20) à ladite troisième unité à processeur (30) de requêtes pour des commandes venant dudit ensemble de commandes (28, 29); - fonctionnement au moins partiel (31, 32) de ladite troisième unité à processeur (30) dans un état de repos avec la faculté de réactivation sélective par ladite deuxième unité à processeur (20); et autorisation sélective de transferts d'informations de la dite troisième unité à processeur (30) à ladite deuxième unité à processeur (20) via un signal de commande (35). 8. Système selon l'une des revendications 1 à 7, caractérisé en ce que ladite deuxième unité à processeur (20) comprend: - un processeur de communications (201) configuré pour gérer lesdits canaux de communication (12, 23); et - un circuit d'entrée (2303) servant d'interface avec ledit ensemble de commandes (28, 29, 204). 9. Système selon l'une des revendications 1 à 8, caractérisé en ce que ladite troisième unité à processeur (30) comprend: - un premier processeur respectif (32) agissant comme une interface sans fil par rapport à un sous-ensemble (41,... 4k,... 4n) dudit ensemble de capteurs; et - un deuxième processeur respectif (31) qui est capable de servir d'interface par rapport à au moins un autre sous-ensemble (36, 37) dudit ensemble de capteurs et dudit ensemble d'actionneurs (38, 39). 10. Système selon l'une des revendications 1 à 9, caractérisé en ce que ladite première unité à processeur (10) et ladite deuxième unité à processeur (20) sont configurées pour échanger des informations organisées en trames d'octets ayant une longueur variable selon le type d'information à lo transmettre. 11. Système selon l'une des revendications 1 à 10, caractérisé en ce que ladite troisième unité à processeur (30) et ladite deuxième unité à processeur (20) sont configurées pour échanger des informations organisées en trames d'octets ayant une longueur variable selon le type d'information à transmettre. 12. Système selon la revendication 10 ou la revendication 11, caractérisé en ce que lesdites trames d'octets comprennent au moins un octet d'en-tête (H). 13. Système selon l'une quelconque des revendications 10 à 12, caractérisé en ce que lesdites trames d'octets comprennent au moins un octet de contrôle (CK). 14. Système selon l'une quelconque des revendications 10 à 13, caractérisé en ce que lesdits octets comprennent un bord arrière pour le bit initial et deux bits d'arrêt. 15. Système selon l'une quelconque des revendications précédentes, caractérisé en ce que ladite première unité à processeur (10) est configurée pour être montée sur le guidon du cycle. 16. Système selon l'une quelconque des revendications précédentes, caractérisé en ce que ladite troisième unité à processeur (30) est configurée pour être montée au voisinage du porte-guidon du cycle. 17. Système selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend au moins une source d'alimentation (50, 50A, B) pour l'alimentation électrique de ladite deuxième unité à processeur (20) et ladite troisième unité à processeur (30), ladite source d'alimentation au nombre d'au moins une étant configurée pour être montée sur le cycle. 18. Système selon la revendication 17, caractérisé en ce que, associé au canal de communication (23) reliant ladite deuxième unité à processeur (20) à ladite troisième unité à processeur (30), il est prévu au moins un conducteur (90) pour la transmission de l'alimentation électrique. 19. Système selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit processeur principal (10) porte, associé à lui, une source d'alimentation autonome respective (1 OB).