FR 2798790 A1 20010323 FR 9911668 A 19990917 i DISPOSITIF DE SYNTHESE DE FREQUENCE La présente invention concerne le domaine de la synthèse de fréquence, et plus particulièrement la synthèse de fréquence avec une grande pureté spectrale. On rappelle ici que la synthèse de fréquence est la technique de création d'un signal oscillant à une fréquence réglable avec une grande précision et une grande pureté spectrale. La synthèse de fréquence est très largement utilisée dans différents domaines de l'électronique, par exemple en émission et réception de signaux radio et télévision, en télécommunications, en instrumentation, en génération de signaux d'horloge etc. Actuellement, la synthèse de fréquence est généralement réalisée à partir d'un ou de plusieurs circuits dénommés "boucle à verrouillage de phase", plus souvent connus sous l'appellation anglo- saxonne de PLL ("phase-locked loop"). Il s'agit là d'une synthèse "indirecte", en ce sens que le signal reproduit en sortie est généré par un oscillateur différent de la source de référence. Un circuit PLL permet de produire en sortie un signal à fréquence variable par sauts de fréquence à partir d'un signal de fréquence fixe dénommé fréquence de référence. La figure 1 est un schéma représentant les principaux éléments constitutifs d'un circuit PLL classique. La fréquence de référence susmentionnée Fref est produite par un circuit oscillateur 4 dont la base de temps est généralement un cristal de quartz 6. Le signal portant la fréquence Fref est transmis à une première entrée de comparaison CI d'un comparateur de phase 8 via un diviseur programmab]e de la fréquence de référence 9; la deuxième entrée de comparaison C2 du comparateur de phase fréquence 8 reçoit le signal de sortie d'un oscillateur commandé en tension (OCT) 12 (aussi connu sous le terme anglo-saxon de VCO) après une division de fréquence par un facteur N, comme il sera expliqué plus loin. Le diviseur programmable 9 permet de choisir la fréquence exacte voulue en entrée Cl du comparateur de phase 8 en fonction notamment du plan de fréquence fixé pour l'ensemble oscillant dans lequel le circuit PLL est intégré. Sa fonction est de diviser la fréquence en entrée Fref par un facteur R programmable, o R est un entier ou un nombre fractionnaire. La fréquence en sortie du diviseur 9 est donc Fref/R. Le signal impulsionnel en sortie S du comparateur de phase 8 se présente, après intégration par un filtre passe-bas 10, sous la forme d'une tension dont la grandeur est proportionnelle à la différence de phase entre les signaux présentés sur les première et deuxième entrées de comparaison CI et C2. Le filtre passe-bas 10 sert à intégrer les fluctuations de courant ou de tension issues de la comparaison de phase faite par le comparateur 8, afin que l'oscillateur 12 puisse suivre correctement les évolutions de ce signal en respectant les critères de stabilité de la théorie des systèmes asservis. Le signal impulsionnel de tension ou de courant est fourni d'abord au filtre passe-bas 10, et ensuite à l'oscillateur commandé en tension 12. Ce dernier produit un signal dont la fréquence F1 est proportionnelle à cette tension de commande et qui, dans le circuit considéré, constitue aussi la fréquence de sortie F1 de la PLL. Un rebouclage de ce signal de sortie de l'oscillateur 12 vers le comparateur de phase 8 passe par un circuit diviseur de fréquence 14, de manière que le signal fourni à la deuxième entrée de comparaison C2 du comparateur 8 ait une fréquence égale à Fl/N à l'asservissement, o N est un nombre entier ou fractionnaire. Le comparateur de phase 8 émet donc en sortie S un signal dont la grandeur est proportionnelle à la différence de phase entre ce signal de fréquence F1/N et la phase du signal de référence, après une éventuelle division de fréquence par le circuit diviseur 9. On comprendra que lorsque N varie par programmation, l'oscillateur 12 verra sa fréquence varier de manière correspondante jusqu'à ce que les deux signaux de comparaison soient en phase. Lorsque cette condition est atteinte, la boucle est en régime stable et on a, au niveau du comparateur, l'identité F1/N = Fref/R. Ainsi, la fréquence F1 en sortie est égal à N/R fois Fref. L'équation de la PLL est stable pour Fref/R = F1/N, d'o une fréquence de sortie de: F1 = (N/R)Fref. En programmant les valeurs de N et R, il est possible de disposer à partir du signal de référence de fréquence fixe Fref une plage de fréquences dont chaque fréquence est un multiple entier ou fractionnaire de cette fréquence de référence. La fréquence de référence Fref fixe donc la résolution dans la variation de fréquence, celle-ci ne pouvant s'effectuer que par des sauts de Fref ou de Fref/(N/R). Il existe par ailleurs une autre technique de synthèse de fréquence qui est la synthèse numérique directe, également connu sous le terme anglosaxon de DDS (direct digital synthesis). Cette approche consiste à construire mathématiquement de toute pièce un signal ayant une forme d'onde voulue (généralement une sinusoïde) par calcul direct de valeurs trigonométriques pour chaque incrément de l'angle de phase du signal considéré. Un tel circuit sera brièvement décrit par référence à la figure 2. Le calcul de ces valeurs trigonométriques s'effectue par un bloc de synthèse numérique directe constitué par une unité de calcul trigonométrique 22. Cette unité fonctionne en logique binaire synchrone à partir d'un signal d'horloge Sh fourni par un circuit oscillateur 4 pouvant être du même type que celui présenté dans le cadre de la figure 1. Chaque échantillon numérique ainsi fourni est ensuite transformé en une valeur de tension grâce à un convertisseur numérique analogique 24. L'évolution de cette tension au fur et à mesure des calculs successifs réalisés reproduit la forme d'onde voulue à la fréquence voulue de Fsynth. Généralement, chaque calcul de valeur trigonométrique pour un angle considéré s'exécute au rythme d'un cycle de l'horloge Fh du circuit oscillateur 4. Par ailleurs, pour obtenir un signal ayant une bonne résolution, on doit disposer d'un nombre de points de calcul relativement dense pour chaque cycle reproduit. Selon la théorie des systèmes échantillonnés, la fréquence d'horloge Fh doit être plus élevée que la fréquence du signal Fdds reproduite, l'optimisation étant typiquement obtenue lorsque la fréquence d'horloge est supérieure d'un facteur au moins égal à trois à cette dernière fréquence. A ce jour, les architectures numériques étant de plus en plus intégrables, la synthèse numérique directe est techniquement et économiquement accessible, mais sa mise en oeuvre passe par son association avec la synthèse indirecte pour proposer des solutions qui répondent aux besoins en synthèse de fréquence des nouveaux systèmes de télécommunications, qui sont toujours contraignants en qualité spectrale et en résolution de fréquence, ainsi qu'en précision et en stabilité de fréquence. Dans ce cadre, la synthèse indirecte présente des architectures à transposition de fréquence avec des boucles PLL imbriquées pour parvenir à minimiser le bruit de phase en sortie. La mise en oeuvre de ces boucles est délicate tant du point de vue des critères de stabilité d'asservissement que de celui des raies parasites. Par ailleurs, il existe des problèmes dans la réalisation des moyens pratiques, notamment en ce qui concerne le pré-positionnement des oscillateurs pour être dans la plage de capture. Ce problème est lié à la bande passante étroite des battements en sortie des mélangeurs associés aux comparateurs de phase. Les fréquences de battement mises en oeuvre sont de plus indésirables en sortie de spectre. Il est en outre nécessaire de gérer une tension d'approche de l'oscillateur de sortie. Ainsi, la réalisation d'une synthèse de fréquence passe par le compromis à réaliser entre une fréquence de comparaison élevée, une résolution d'incrément faible, une vitesse d'acquisition de fréquence élevée et une bande de couverture adéquate en sortie, nécessitant l'utilisation d'oscillateurs large bande. Ces problèmes de synthèse de fréquence seront maintenant décrits dans le cadre d'un exemple concret concernant la réalisation d'un émetteur de radio numérique ou de télévision dans la bande UHF. Les efforts dans ce domaine portent vers les systèmes de transmission à modulations numériques tant pour la télévision que pour la radio. Par rapport aux transmissions analogiques, la technologie numérique permet une occupation beaucoup plus dense du spectre et une plus grande immunité aux problèmes de bruit et d'interférence. Au niveau de la diffusion hertzienne, les programmes actuels de radiodiffusion et de télédiffusion numérique, également connus sous le terme anglo-saxon de "DAB" (digital audio broadcasting) ou de DVBT (digital video broadcasting terestrial) visent l'utilisation de la bande de fréquence porteuse UHF IV et V et VHF bande III. La technique de modulation envisagée est généralement désignée par le terme anglo-saxon de COFDM (coded orthogonal frequency division multiplexing). Ce protocole est notamment employé par les normes européennes. Cette technique de modulation est en elle-même bien connue, étant décrite notamment dans les documents brevets EP-A-0 902 574 et W0-A98 11698. On rappelle ici seulement les éléments de base par référence à la figure 3. Dans ce schéma simplifié, on représente les blocs fonctionnels qui permettent de former un signal analogique modulé en quadrature de phase à partir de deux signaux d'entrée I et Q. Ces deux signaux sont porteurs d'informations modulées et sont modulés en quadrature. Ces signaux sont fournis à des entrées de mélangeurs respectifs 30, 32 qui reçoivent également des signaux d'un déphaseur 31. Ce dernier reçoit en entrée un signal de la fréquence fixée pour le système, Fsystème. Les deux mélangeurs respectifs 30, 32 fournissent ainsi des signaux numériques qui sont transmis vers des entrées respectives d'un circuit additionneur 34. La sortie S(t) du mélangeur 34 est une fonction trigonométrique évoluant dans le temps donnée par: S(t) =Icos et - Qsin ut, o I et Q sont des coefficients numériques, (!) est l'angle de phase, et t le temps. Ce signal S(t) est généralement un signal comportant un nombre élevé de porteuses, par exemple 6817 porteuses sur une bande de 7,61 MHz, comme le montre la figure 4. Ce signal comporte une fréquence centrale dénommée Fnum située à une fréquence de l'ordre de 18 MHz. Avant de pouvoir amplifier en puissance ce signal, il est d'abord nécessaire de transposer la fréquence Fnum à une fréquence supérieure dans la bande UHF. Pour ce faire, la solution actuellement retenue est une transposition en deux étapes, comme le représente schématiquement la figure 5. Les différents s15 points du circuit de la figure 5 sont identifiés par des repères (a) à (d); les signaux à ces repères sont représentés à la figure 6 qui est un graphique montrant la fréquence en abscisse et le niveau de signal en ordonnée. Le signal S(a) à fréquence centrale Fnum est traité par un circuit à hétérodynage classique 50 à deux étages de transposition. Le signal en entrée (a) passe par un premier circuit mélangeur 52 o il est mélangé avec un signal OL1 de fréquence fixe Foll de fréquence supérieure à Fnum. Ce circuit mélangeur 52 produit en sortie (b) deux spectres S1 et S2 (figure 6) à partir du signal de mélange OLI, correspondant respectivement à la différence et à la somme des fréquences mélangées. Ces deux spectres sont séparés par un premier filtre du type passe-bande 54 qui ne retient en sortie que le spectre S2 de fréquence du mélange supérieur (c). ILes deux spectres étant très proches en fréquence, il est nécessaire de recourir pour cette séparation à un filtre très sélectif. On utilise habituellement à cette fin un filtre à onde de surface (FOS) aussi connu sous le terme anglo-saxon de filtre "SAW". Ce spectre est ensuite présenté en entrée d'un deuxième mélangeur 56 qui reçoit également en entrée un signal OL2 de fréquence de mélange Fol2, supérieure à Foll. De même que pour le premier circuit mélangeur 52, il en ressort du deuxième circuit mélangeur 56 deux spectres S3 et S4 correspondant respectivement à la différence et à la somme des fréquences du spectre retenu par le premier filtre 54, et du signal de fréquence Fol2. Les fréquences Foll et Fol2 des signaux OL1 et OL2 sont choisies de manière que le spectre de fréquence supérieure S4 corresponde à la bande de fréquence voulue (soit la bande IV et V en UHF dans l'exemple considéré). Ce spectre S4 est conservé en éliminant l'autre spectre S3 par un deuxième filtre passe-bande 58. Le deuxième filtre 58 est fixe en fréquence. Autrement dit, il ne sélectionne qu'une seule fréquence - ou plage étroite de fréquences - en éliminant toutes les autres. Ce filtre est donc choisi pour être accordé à la fréquence de sortie voulue. Le problème qui se pose dans ce contexte concerne la réalisation de la synthèse de fréquence Foll et Fol2 par les signaux OL1 et OL2 pour la génération des oscillateurs de transposition nécessaires à la transposition. Cela implique deux changements de fréquence d'un signal modulé et centré autour d'une fréquence Fnum pour générer le signal modulé centré à une fréquence dans la bande permettant de couvrir les bandes de fréquence UHF ou VHF utilisée en télédiffusion (bande III en VHF et bandes IV et V en UHF). Les incréments de fréquence doivent être faibles (1 Hz) avec une précision de fréquence tolérable inférieure à plus ou moins 0,5Hz. L'invention permet d'atteindre 0,1Hz de précision. Le bruit de phase a un gabarit spectral à respecter selon les recommandations fournies par le projet Européen "Validate" en complément de la norme ETS 300 744 définissant la modulation COFDM pour le DVB-T, qui figure au tableau I ici-bas. Tableau I: valeurs de décalage admis par le projet européen "Validate". Décalage Spécification Validate AC106 ETS 300 744 en dBc/Hz Hz transposé étant fourni en sortie. De préférence, la transposition de fréquence s'effectue par des moyens de sommation de la fréquence d'horloge et de la fréquence déterminée issue du dispositif de synthèse numérique directe. Dans ce cas, les moyens de sommation peuvent comprendre un mélangeur ayant une première entrée destinée à recevoir le signal oscillant produit par le dispositif de synthèse numérique directe, une seconde entrée destinée à recevoir le signal d'horloge et une sortie fournissant la somme et la différence des fréquences du signal d'horloge et du signal oscillant issu du dispositif de synthèse numérique directe. Avantageusement, le circuit comporte en outre un filtre (par exemple un filtre passe-bande) pour filtrer le signal oscillant issu du dispositif de synthèse numérique directe en amont des moyens de transposition. Dans le mode de réalisation préféré, le dispositif de synthèse numérique directe comprend une unité de synthèse numérique directe produisant des nombres numériques correspondant à des valeurs trigonométriques d'angles de phases successifs comportant une mémoire de formes d'onde sinusoïdales et un convertisseur numérique-analogique pour convertir ces valeurs en tensions analogiques, ledit convertisseur numérique étant cadencé par ledit signal d'horloge de l'oscillateur. Toujours dans un mode de réalisation préféré, le circuit comporte un oscillateur qui produit le signal d'horloge à une fréquence de l'ordre 10 MHz. Dans ce cas, la fréquence produite par ledit dispositif de synthèse numérique directe peut être de l'ordre de 2,25 MHz, si bien que la fréquence transposée (Fref) du signal (Sref) en sortie est de l'ordre de 12,25 MHz. Un autre objet de la présente invention est de proposer un circuit de transposition de fréquence comportant: - au moins un moyen de boucle asservie en fréquence fournissant en sortie un signal de fréquence intermédiaire à partir d'un signal de référence ayant une fréquence prédéterminée; - des moyens de transposition de fréquence comportant une entrée de signal à transposer, une sortie de signal transposé en fréquence et au moins une entrée de signal de fréquence intermédiaire relié à une sortie respective du/des moyen(s) de boucle asservie en fréquence; caractérisé en ce que ledit signal de référence est fourni par la sortie d'un circuit de synthèse de fréquence selon l'une quelconque des caractéristiques décrites par référence au premier objet de l'invention. La ou chaque boucle asservie en fréquence peut comporter un diviseur par R programmable de la fréquence dudit signal de référence, o R est un nombre entier ou fractionnaire. Les moyens de transposition de fréquence peuvent comprendre pour la ou chaque boucle asservie en fréquence un mélangeur ayant une première entrée recevant soit le signal en entrée à transposer soit une transposition intermédiaire de ce signal et une seconde entrée recevant un signal de fréquence intermédiaire provenant d'une boucle à verrouillage de phase respective, et une sortie de mélange des fréquences des signaux. De préférence, le moyen de boucle asservie en fréquence comporte un nombre k de boucles à verrouillage de phase, o 1- est un entier supérieur à 1, chacune recevant de manière symétrique et équilibrée en entrée ledit signal de référence. Ce nombre k est avantageusement égal & 2, notammrent pour des applications de transposition de fréquence à double transposition. Dans un mode de réalisation préféré, l'un des mélangeurs reçoit - sa première enitrée le signal en entrée à transposer et a sa sortie reliée via un filtre passe-bande à la première entrée d'un mélangeur situé en aval. De préférence: - la fréquence d'horloge de l'oscillateur est de l'ordre de 10 MHz; - la fréquence de référence du signal produit par ledit dispositif de synthèse numérique directe est de l'ordre de 12,25 MHz; - une première des boucles à verrouillage de phase destinée à fournir le signal pour un premier mélangeur a une fréquence de l'ordre de 120 MHz; - une seconde des boucles à verrouillage de phase destinée à fournir le signal pour un second mélangeur a une fréquence de l'ordre de 330 à 720 MHz. La présente invention a également pour objet l'utilisation d'un circuit du type précité pour la transposition d'un signal modulé destiné à être transmis vers une plage de fréquence VHF ou UHF. On notera que la présente invention permet également de réaliser une fonction inverse, c'est-à- dire qu'elle peut avoir pour objet l'utilisation d'un circuit précité pour la transposition descendante d'un signal modulé dans la plage de fréquence VHF ou UHF vers un signal en basse fréquence modulé. L'invention a aussi pour objet l'utilisation d'un circuit du type précité pour exciter un circuit d'amplification en puissance d'un émetteur avec un signal modulé transposé en fréquence. L'invention peut aussi constituer un procédé de synthèse de fréquence à fréquence non modulé en sortie en transposant un signal Fnum non modulé, et par exemple la fréquence Fh. Un autre objet de la présente invention est un procédé de synthèse de Fréquence par utilisation d'un dispositif de synthèse numérique directe destiné à produire par calcul un signal oscillant à une fréquence déterminée, le calcul étant effectué par un circuit logique cadencé par un signal d'horloge de fréquence d'horloge déterminée, caractérisé en ce que l'on transpose le signal oscillant à la fréquence déterminée par la fréquence du signal d'horloge, le signal ainsi transposé étant fourni en sortie. Enfin, la présente invention concerne un procédé de transposition de fréquence utilisant un circuit comportant: - au moins un moyen de boucle asservie en fréquence fournissant en sortie un signal de fréquence intermédiaire à partir d'un signal de référence ayant une fréquence prédéterminée; - des moyens de transposition de fréquence comportant une entrée de signal à transposer, une sortie de signal transposé en fréquence et au moins une entrée de signal de fréquence intermédiaire relié à une sortie respective du/des moyen(s) de boucle asservie en fréquence; caractérisé en ce que ledit signal de référence est fourni conformément au procédé de synthèse de fréquence selon l'une quelconque des revendications. On comprendra que toutes les caractéristiques optionnelles venant d'être précisées dans le cadre des circuits selon l'invention s'appliquent mutatis mutandis au procédé venant d'être précisé; il en sera de même pour la description qui suit des modes de réalisation préférés. L'invention sera mieux comprise et les avantages qui en découlent apparaîtront plus clairement à la lecture de la description suivante d'un mode de réalisation détaillé, donné purement à titre d'exemple non-limitatif, par référence aux figures en annexe dont: - la figure 1, déjà analysée, est un schéma bloc simplifié d'un circuit classique de synthèse de fréquence indirecte par boucle à verrouillage de phase; - la figure 2, déjà analysée, est un schéma bloc simplifié d'un circuit classique de synthèse de fréquence directe par un circuit de synthèse numérique directe; - la figure 3, déjà analysée, est un schéma bloc simplifié d'un étage de modulation selon la technique COFDM; - la figure 4, déjà analysée, représente le spectre de fréquence issu de l'étage de modulation de la figure 1; - la figure 5, déjà analysée, est un schéma bloc simplifié d'un circuit de transposition de fréquence du signal représenté à la figure 2, conformément à l'état de la technique; - la figure 6, déjà analysée représente les signaux à différents points du circuit de la figure 3; - la figure 7 est un schéma bloc d'un synthétiseur de fréquence conforme à la présente invention; et - la figure 8 est un schéma bloc du circuit de la figure 7 mis en oeuvre dans le circuit à double transposition de fréquence de la figure 5. La figure 7 représente de manière simplifiée les éléments principaux d'un circuit de synthèse de fréquence conforme à la présente invention. Le circuit 7fC comprend un- oscillateur 4 à base de temps régulé par un cristal de quartz 6 dont la fréquence fondamentale Fh dans l'exemple est de 10 MHz. La sortie de l'oscillateur 4 est connectée à l'entrée d'horloge Fh d'une unité classique de synthèse directe de fréquence 22 (également dénommée DDS) telle que décrite par référence à la figure 2. Comme expliqué précédemment, cette unité reçoit en entrée des données de programmation propres à réaliser le calcul des valeurs trigonométriques pour des angles de phase successifs par une logique synchrone pilotée par l'oscillateur 4. Ces valeurs trigonométriques successives sont fournies en entrée à un convertisseur numérique-analogique 24 qui produit en réponse un signal de tension qui évolue en fonction des valeurs trigonométriques de manière à créer un signal périodique fournissant une fréquence prédéterminée par la programmation. Dans l'exemple, le signal périodique émis par le convertisseur numérique-analogique a une fréquence Fdds égal à 2,25 MHz, soit un peu moins du quart de la fréquence Fh de l'oscillateur 4 qui pilote les circuits synchrones du circuit de synthèse directe de fréquence 22. Typiquement, le rapport entre cette dernière fréquence Fh et la fréquence Fdds précitée est entre 1/5 et 1/4 de Fh. Le circuit convertisseur numérique-analogique 24 est commandé de manière classique par un signal d'horloge qui, dans l'exemple conforme à la présente invention, est le signal de fréquence Fh issu de l'oscillateur 4. De la sorte, i'oscillateur 4 fournit un même signal d'horloge à la fois au circuit DDS 22 et au convertisseur numérique-analogique 24. On note que la fréquence Fh est faible devant les limites du circuit 22, qui se situent normalement à un ordre de grandeur au-dessus, soit environ 120 MHz. Au lieu d'être exploitée directement en tant que signal de synthèse en sortie, la sortie du circuit de synthèse directe de fréquence 22 est fournie, via un filtre passe-bande 72, à une première entrée Eml d'un mélangeur 74 à deux entrées Eml et Em2 et une sortie Sm. Conformément à la présente invention, la deuxième entrée Em2 du mélangeur 74 reçoit le signal à la fréquence Fh issu de l'oscillateur 4. Ce signal est fourni directement à l'entrée Em2 du mélangeur 74. En conséquence, la sortie du mélangeur 74 produit un mélange de fréquences comportant d'une part la somme des fréquences Fh et Fdds, et d'autre part la différence de ces fréquences. On désignera par Fref la somme des fréquences Fh et Fdds. Cette fréquence Fref est donc égale à 10 MHz + 2,25 MHz, soit 12,25 MHz en se basant sur les chiffres de l'exemple. Le mélangeur 74 réalise ainsi une transposition s15 de fréquence en utilisant pour cette transposition, conformément à l'invention, le même signal de l'oscillateur 4 que celui ayant servi pour la génération de la fréquence Fdds. Le signal Sref à la fréquence Fref est extrait et séparé du mélange de fréquences produit par le mélangeur 74 grâce à un filtre passe-bande 76 dont la fréquence centrale est fixée à Fref, soit 12,25 MHz dans l'exemple considéré. Cette transposition de fréquence à ce niveau du circuit est remarquable notamment par le gain en rapport signal/bruit relativement au signal de synthèse Sref de la même fréquence qui aurait été obtenu directement à partir des circuits 22 et 24 avec une fréquence d'oscillateur Fh, dans ce cas égale à environ 50 MHz. En effet, plutôt que d'utiliser la fonction chaînée simplement, i.e. la fréquence du circuit de synthèse directe 22 qui pilote ou qui se somme avec deux fréquences locales; cette fréquence Fdds est transposée en fréquence avec la fréquence de référence Fh elle-même. Quand on effectue cette opération, on gagne un rapport de cinq (dans l'exemple considéré) dans le rapport signal/bruit: au lieu de travailler à 12,25 MHz à la sortie de l'unité DDS, ce qui induit des problèmes de raies, de pureté spectrale, de résolution etc..., en réalité, on travaille à une fréquence cinq fois plus basse, de 2,25 MHz. Mais on somme cette fréquence avec les 10 MHz de référence qui, elle, est toujours de haute qualité spectrale (et qui est aussi la fréquence de référence du circuit de synthèse directe) pour fabriquer une nouvelle fréquence de 12,25 MHz. Donc, le gain en bruit équivalent multiplié par une boucle à verrouillagede phase est de 201og5, ce qui est considérable, et presque égal à 14dB. Par ailleurs, l'oscillateur 4 fonctionnant à la fréquence relativement basse de 10 MHz, les pas de résolution du circuit sont particulièrement fins pour la fréquence de sortie Fref. En effet, si on considère que le circuit de synthèse directe 22 constitue un système binaire à 32 bits, ce qui est généralement le cas, alors l'incrément élémentaire de ce circuit est de Fh/23 avec Fh = 10 MHz. Cet incrément est identique après la transposition Fh + Fdds = Fref = 12,25 MHz. Autrement dit, la transposition conformément à la présente invention permet ici un gain de résolution par un facteur de l'ordre de cinq relativement à une mise en oeuvre classique o la fréquence Fh de i'oscillateur doit être de l'ordre de 50 MHz. Il sera maintenant décrit par référence à la figure 8 un exemple d'appl icaLtionl du circuit de la figure 7 dans le cadre d'un circuit de synthèse de fréquence à double transpositLon permettant d'amener un signal initialement modulé àl une fréquence relativement faible de 18 MHz vers la bande UHF. Le circuit de double transposition utilisé en tant que tel dans cet exemple est celui déjà décrit par référence aux figures 3 à 6. Aussi ces aspects ne seront-elles pas décrites à nouveau par souci de concision. Le circuit 80 de la figure 8 comprend quatre blocs principaux: - le circuit de synthèse de fréquence représenté à la figure 7, portant la référence 70 et montré entouré de pointillés. Le signal filtré disponible en sortie du filtre passe-bande 76 est dirigé de façon fonctionnellement symétrique vers les entrées référence des deux PLL, à savoir les circuits diviseurs 9a et 9b. - deux circuits PLL, dénommés PLL1 et PLL2, chacun de configuration mutuellement identique hormis les valeurs des taux de programmation des diviseurs d'entrée et de sortie, respectivement R et N pour la PLL1 et T, Q pour la PLL2. Ces circuits sont par ailleurs similaires au circuit de la figure 2 et leurs parties constitutives portent les mêmes références suivies de la lettre "a" ou "b" selon qu'il s'agit respectivement du circuit PLL1 ou PLL2. La programmation des PLL permettant d'obtenir la fréquence désirée dans le présent contexte est à la portée de l'homme du métier et ne sera pas décrit ici par souci de concision; et - un circuit de mélange et de filtrage à double transposition de fréquence 50 identique à celui décrit déjà par référence à la figure c. Les parties constitutives de tous ces circuits ne seront pas décrites à nouveau, ayant déjà été détaillées dans ce qui précède. La sortie du circuit de synthèse de fréquence 70 sert à fournir la fréquence de référence Fref à chacun des deux circuits PLL (PLLI et PLL2). Le circuit PLLl sert à fournir au mélangeur 52 du circuit de double transposition 50 le signal OL1 ayant la première fréquence de transposition Foll. De même, le circuit PLL2 sert à fournir au mélangeur 56 du circuit de double transposition 50 le signal OL2 à la seconde fréquence de transposition Fol2. Il sera maintenant décrit le principe de fonctionnement et les caractéristiques du circuit 80. Le circuit permet l'imbrication des fonctions entre elles. La première des fonctions est celle de la transposition de fréquence qu'il faut réaliser. Une deuxième fonction - dans le cas d'espèce - est celle d'un synthétiseur de fréquence UHF large bande à faible pas de résolution. Le circuit intègre de manière remarquable les deux fréquences de transposition Foll et Fol2 dans son plan de fréquence pour que, en sortie, l'équation du plan de fréquence devienne la fréquence voulue. Par plan de fréquence on entend les équations qui permettent, à une fréquence voulue, de résoudre tous les autres calculs intermédiaires. C'est-à-dire que la position des différentes autres fréquences sont prises en compte pour la fréquence voulue en sortie. On a dans ce cas une fréquence en entrée qui est celle du signal de référence en fréquence Fh (10 MHz) et une fréquence UHF de sortie voulue. Le plan de fréquence va définir les fréquences intermédiaires qui sont utilisées. Par exemple, la fréquence Foll est une fréquence intermédiaire: on tient compte de cette fréquence pour la sommer à la sortie à celle de Fol2. Dans le cas présent, on transpose le signal à la fréquence UHF do canal dans aune bande assez large de 470 à 860 MHz au pas de 1 Hz avec des qualités de bruit de phase requises. Pour ce faire, on dispose de deux technologies de base: la synthèse numérique directe et la synthèse indirecte à base de circuits PLL. Quand on construit les bruits de phase, on tient compte de la fréquence de travail des PLL et du bruit qu'elles génèrent par multiplication du rapport entre la fréquence de sortie de chacune des boucles et la fréquence à laquelle elles travaillent en comparaison. Dans l'art antérieur, pour avoir le bruit de phase requis, qui est quand même de très bon niveau, il faut utiliser en équivalence une architecture à boucles multiples. Par contre, conformément au circuit 80 de la figure 8, on évite l'utilisation de telles boucles imbriquées en introduisant le fait que l'on doit disposer de la faible résolution (boucle PLL2) par la génération à base du circuit 70 d'une fréquence de sortie Fref. Comme expliqué plus haut, cette disposition permet un gain important dans le rapport signal/bruit. Ensuite, le plan de fréquence intégrant déjà une double transposition de fréquences pour la transposition du signal modulé à émettre, on génère les faibles pas dans les sauts de fréquence dus aux compteurs des PLL à deux endroits. Mais quand on réalise de tels faibles pas de résolution, on les a pour une fréquence de sortie donnée. Dès l'instant o l'on commence à faire une opération de multiplication par une boucle à PLL, de cette fréquence, on multiplie la résolution par autant. Donc la première transposition, qui est réalisée à ce niveau là, a aussi l'avantage de gagner cinq fois la résolution obtenue par le circuit 70. Avec le circuit 70, on bénéficie de la technologie de la synthèse directe qui aujourd'hui offre en sortie des fréquences de 30 à 40 MHz. Cependant, s'il fallait utiliser ces circuits à de telles fréquences, il serait nécessaire de mettre en oeuvre une fréquence d'horloge non standard, car la fréquence d'horloge pour générer une sortie à 30 ou 40 MHZ, est au moins 3 ou 4 fois supérieure à cette fréquence. Or, aucun oscillateur de la qualité et du standard que l'on obtient à 10MHz n'existe actuellement dans le commerce. En revanche, grâce à l'invention, on bénéficie d'une fréquence d'horloge originale standard de 10 MHz, qui est très répandue, pour faire fabriquer au circuit des faibles pas de résolution, tout en permettant de bénéficier d'une fréquence de sortie égale à 12,25 MHz dans l'exemple considéré. Pour utiliser la génération de fréquence numérique directe dans des boucles de synthèse de fréquence de haute qualité spectrale, ce qui est le cas avec la présente invention, on tient compte de la restriction d'utilisation du circuit à synthèse directe sur des plages non continues en fréquence. Autrement dit, une plage de variation de fréquence en sortie continue demande à borner en plage de fréquence continue l'utilisation du synthétiseur numérique. Dans le cas contraire, on passe par des cas critiques o les raies sont assez importantes. Ainsi, pour éviter ces phénomènes, on se limite en bande de fréquence. Puisque l'on se limite en bande de fréquence, il est nécessaire de générer de la transposition de fréquence pour ne pas subir les effets multiplicateurs d'une boucle à PLL (Foll et Fo12). L'injection d'une fréquence aussi variable pour avoir les pas fins requiert que les deux PLL - qui travaillent aussi dans le même plan de fréquence - ne se perturbent pas par leurs fréquences de comparaison propre et par conséquence en raies de verrouillage. C'est pour cette raison que chacune des deux PLL ont en entrée exactement la même fréquence de référence. De la sorte, les deux PLL (PLL1 et PLL2) vont subir les mêmes fluctuations de leur fréquence en référence et vont se suivre en sortie de la même façon. De la sorte, les raies de l'une et l'autre PLL ne se croiseront jamais. La condition d'optimisation de ce système passe par le fait que les fréquences de verrouillage de Foll et de Fol2 doivent être harmoniques entre elles. Autrement dit on peut très bien extrapoler les deux fréquences, choisies identiques, aux alentours de 3 MHz comme utilisé dans l'exemple, c'est-àdire qu'elles ont exactement la même valeur, mais avec une qui travaillerait à deux fois moins que l'autre ou de façon plus étendu à 2 puissance n de l'autre. Dans ce cas, le résultat est le même: on conserve la condition de régime harmonique entre les raies et celles-ci ne se perturbent pas. En effet, dans les systèmes à PLL, lorsqu'on a deux boucles ayant des fréquences différentes entre elles qui travaillent sur la même conception, ces dernières se "voient" en ce sens que les fréquences des deux PLL créent des fréquences de battement parasites. Ces fréquences vont se perturber à une échelle pas très importante en dB, mais qui est visible au niveau du spectre. En fonction de la fréquence voulue, le plan de fréquence va bouger. Lorsque ces fréquences se mettLent à bouger, on passe par des battemeintLs de fréquences parasites, détectables mais indésirables, et la plupart du temps incontrôlables. En revanche, grâce à l'invention, on a entre les PLL exactement les mêmes fréquences et donc pas de battement parasite. Bien entendu, l'invention est applicable à des systèmes de synthèse de fréquence utilisant plus de deux circuits PLL en parallèle. Dans ce cas, il suffit de résoudre les équations qui régissent le plan de fréquence. En effet, pour une fréquence de sortie voulue, il est nécessaire de calculer la fréquence de référence Fref. Si celle-ci bouge, la fréquence Foll bouge aussi. Or, si cette dernière bouge, comme elle se somme à la fréquence Fol2 qui bouge aussi, on a à ce moment une équation en sortie difficile à résoudre. Mais le calcul est toujours convergent, étant du premier ordre. Le fait que les deux fréquences qui sont mises en oeuvre passent par le même signal, tous les phénomènes de variation de bruit de phase passent dans la même chaine de transposition du signal lui- même, par le principe de mélange de transposition en fréquence. Les phénomènes ne font que se sommer. A aucun moment ils se multiplient. Quand on veut éviter qu'ils se battent entre eux par battement parasite, on doit créer la fonction de transposition de fréquence pour injecter la fréquence que l'on veut et en sortir la somme du battement voulu. Le bruit de phase en sortie n'est lié qu'au fonctionnement de la dernière boucle PLL1. En effet, les autres boucles sont plus aisées à réaliser car elles ne contribuent au bruit de phase en sortie qu'à travers la transposition, et c'est la boucle la plus contraignante en fréquence, et donc la dernière boucle, qui intervient en bruit de phase, cette boucle étant de large bande. Toutes les autres boucles sont à 10-12 dB en dessous des bruits de phase de sortie et ne contribuent à dégrader le spectre de sortie que pour moins de 1 dR. On recherche dans le contexte de la transmission en fréquences élevées un système qui travaille très haut en fréquence de verrouillage, car cela procure l'avantage d'avoir un très faible bruit de plancher de comparateur, puisque le plancher de bruit du plateau de comparaison voulu est celui du comparateur multiplié par log(multiplication de la fréquence de verrouillage par la fréquence voulue en sortie). Ce plateau conditionne bien souvent le spectre entre le pôle intégral et la fréquence de coupure du filtre de boucle, qu'il faut déterminer pour optimiser et satisfaire aux conditions d'asservissements et aux critères de stabilité désirés. Pour conserver une fréquence de comparaison élevée, on conserve des taux de division faibles. Cependant, pour avoir un faible pas d'incrément de fréquence en sortie, on a recours à une fréquence de référence en entrée des PLL qui décale suffisamment la fréquence des oscillateurs qu'elles asservissent, tout en minimisant son excursion afin d'optimiser le bruit de phase et les raies parasites sur le spectre. Ces taux faibles permettent néanmoins de réaliser des incréments de fréquence qui viennent compléter la plage d'excursion en sortie que réalise la variation de la fréquence de référence en entrée des PLL. Pour compenser la perte de résolution, on exploite dans le plan de fréquence les incréments de la fréquence Foll, qui sont d'environ 7 à 8 fois inférieurs aux incréments de la fréquence UHF voulue, si bien que sa résolution par la même méthode n'est pas dégradé d'autant, puisqu'elle est dégradée que dans un rapport 10. Si on injecte ces fins incréments multipliés par 10 seulement au niveau de la transposition du signal, on récupère directement en sortie cette fine résolution, si bien que, intrinsèquement, l'architecture que constitue l'invention permet de disposer d'une résolution de fréquence en sortie UHF dégradée seulement d'un rapport par rapport à la résolution du circuit D)DS de synthèse directe dans son utilisation à la fréquence Rh. Le gain en résolution est alors du rapport de la fréquence en sortie UHF sur la fréquence de sortie du circuit DDS (2.25MHz) dégradé de 10, ce qui, pour une fréquence de 860 MHz voulue en sortie, donne un gain de 38 environ. La double transposition permet de sommer la résolution de fréquence de la boucle du premier oscillateur local de fréquence Foll à ceux de la seconde boucle à PLL (PLL2), dont le taux de multiplication en fréquence est plus élevé. Quand on résout ce système, on bénéficie d'une résolution de la première boucle, dégradée uniquement par le signal de fréquence Foll, et non pas par le signal Fol2 qui ne fait que compléter l'excursion de fréquence possible. Le système permet de travailler très haut en fréquence de verrouillage et donc les bruits de phase en sortie UHF et en sortie de FOL1 sont optimisés. Le bruit de phase de sortie est quasiment lié à la boucle FOL2, mais par contre on ne dégrade absolument pas la résolution puisque celleci est également apportée par la fréquence Foil. Qui plus est, la résolution est transposée dans un premier temps par le circuit 70 et on gagne de cette manière un rapport de six. On résume dans ce qui suit les caractéristiques remarquables de l'invention telle que mise en oeuvre dans le cadre du circuit de la figure 8: - la réalisation d'un premier oscillateur local de fréquence Fo] l pour le premier étage de la transposition du premier signal modulé en un second signal modulé; - la réalisation d'un second oscillateur local de fréquence Fol2 pour le deuxième étage de la transposition du deuxième signal modulé en un signal de sortie désiré; - l'architecture présente un plan de fréquence original pour générer la fréquence centrale aussi bien pour la bande UHF (470 à 860 MHz) que pour la bande VHF (170 à 230 MHz), soit le bandes III, IV et V de télédiffusion; - l'obtention de la faible résolution repose sur une architecture à base d'un synthétiseur introduit dans l'architecture générale de façon à affaiblir les niveaux de bruit parasites. L'architecture est utilisée avec la fréquence de référence standard (10 MHz) en fréquence d'horloge sans multiplication de celle-ci. Une transposition de fréquence permet d'élever la fréquence de sortie de l'architecture numérique pour gagner en bruit de phase et en niveau de raie proche de la fréquence centrale ainsi qu'en résolution de fréquence; - l'architecture de la figure 8 possède seulement deux boucles à verrouillage de phase pour générer strictement les deux fréquences Foll et Fol2 avec une très bonne qualité spectrale conforme aux normes qui s'appliquent en télévision numérique terrestre; - l'architecture présente également une optimisation économique du coût industriel en intégrant entre autres la fonction de transposition de fréquence du signal modulé au sein même du plan de fréquence. R E V E N D I C A T I O N S 1. Circuit de synthèse de fréquence comprenant un dispositif de synthèse numérique directe (22, 24) destiné à produire par calcul un signal oscillant à une fréquence déterminée (Fdds), ledit calcul étant effectué par un circuit logique cadencé par un signal d'horloge (Sh) de fréquence d'horloge (Fh) déterminée, caractérisé en ce qu'il comporte en outre des moyens de transposition (74) pour transposer le signal qui oscille à la fréquence déterminée (Fdds) à l'aide du signal à la fréquence du signal d'horloge (Sh), le signal ainsi transposé étant fourni en sortie (Sref). 2. Circuit selon la revendication 1, caractérisé en ce que la transposition de fréquence s'effectue par des moyens de sommation (74) de la fréquence d'horloge (Fh) et de ladite fréquence déterminée (Fdds) issue du dispositif de synthèse numérique directe (22, 24). 3. Circuit selon la revendication 2, caractérisé en ce que les moyens de sommation comprennent un mélangeur (74) ayant une première entrée (Eml) destinée à recevoir le signal oscillant (Fdds) produit par le dispositif de synthèse numérique directe (22, 24), une seconde entrée (Em2) destinée à recevoir le signal d'horloge (Sh) et une sortie (Sm) fournissant la somme et la différence des fréquences du signal d'horloge et du signal oscillant (Fdds) issu du dispositif de synthèse numérique directe (22, 24). 4. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte en outre un moyen de filtrage (76) pour filtrer le signal oscillant (Fdds) issu du dispositif de synthèse numérique directe (22, 24) en amont des moyens de transposition. 5. Circuit selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le dispositif de synthèse numérique directe (22, 24) comprend une unité de synthèse numérique directe (22) produisant des nombres numériques correspondant à des valeurs trigonométriques d'angles de phase successifs comportant une mémoire de forme d'onde sinusoïdale et un convertisseur numérique-analogique (24) pour convertir ces valeurs en tensions analogiques, ledit convertisseur étant cadencé par ledit signal d'horloge (Sh) de l'oscillateur (4). 6. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comporte un oscillateur (4) qui produit ledit signal d'horloge à une fréquence de l'ordre 10 MHz. 7. Circuit selon la revendication 6, caractérisé en ce que ladite fréquence (Fdds) produite par ledit dispositif de synthèse numérique directe (22, 24) est de l'ordre de 2,25 MHz, si bien que, après transposition par la fréquence (Fref), le signal (Sref) en sortie après filtrage est de l'ordre de 12,25 MHz. 8. Circuit de transposition de fréquence comportant: - au moins un moyer de boucle asservie en fréquence (PLL1, PLL2) fournissant en sortie un signal (OL1, OL2) de fréquence intermédiaire (Foll; Fol2) à partir d'un signal de référence (Sref) ayant une fréquence prédéterminée; - des moyens de transposition de fréquence (50) comportant une entrée de signal (Fnum) à transposer, une sortie de signal transposé en fréquence (FRF) et au moins une entrée de signal de fréquence intermédiaire relié à une sortie respective du/des moyen(s) de boucle asservie en fréquence; caractérisé en ce que ledit signal de référence (Sref) est fourni par la sortie d'un circuit de synthèse de fréquence (70) selon l'une quelconque des revendications 1 à 7. 9. Circuit selon la revendication 8, caractérisé en ce que la ou chaque boucle asservie en fréquence (PLL1, PLL2) comporte un diviseur par R (ou T) programmable de la fréquence (Fref) dudit signal de référence (Sref), o R (ou T) est un nombre entier ou fractionnaire. 10. Circuit selon la revendication 8 ou 9, caractérisé en ce que les moyens de transposition de fréquence (50) comprennent pour la ou chaque boucle asservie en fréquence (PLL1, PLL2) un mélangeur (52, 56) ayant une première entrée recevant soit le signal en entrée (Fnum) à transposer soit une transposition intermédiaire de ce signal et une seconde entrée recevant un signal (OL1, OL2) de fréquence intermédiaire (Foll, Fol2) provenant d'une boucle à verrouillage de phase respective (PLL1, PLL2), et une sortie de mélange des fréquences des signaux. 11. Circuit selon]'une quelconque des revendications 8 à 10, caractérisé en ce que le moyen d'asservissement en fréquence comporte un nombre k de boucles à verrouillage de phase (PLL1, PLL2), o k est un entier supérieur à 1, chacune recevant de manière sensiblement identique en entrée ledit signal de référence (Sref). 12. Circuit selon la revendication 11, caractérisé en ce que k = 2. 13. Circuit selon l'une quelconque des revendications 8 à 12, caractérisé en ce que l'un des mélangeurs (52) reçoit sur sa première entrée le signal en entrée (Fnum) à transposer et fournit sur sa sortie un signal qui est appliqué à la première entrée d'un mélangeur (56) situé en aval par l'intermédiaire d'un filtre passe-bande (54). 14. Circuit selon l'une quelconque des revendications 11 ou 12, caractérisé en ce que: - la fréquence d'horloge (Fh) de l'oscillateur (4) est de l'ordre de 10 MHz; - la fréquence de référence (Fref) du signal (Sref) produit par ledit dispositif de synthèse numérique directe (22, 24) est de l'ordre de 12,25 MHz; - une première des boucles à verrouillage de phase (PLL1) destinée à fournir le signal (OLi) pour un premier mélangeur (52) a une fréquence de l'ordre de: MHz; - une seconde des boucles à verrouillage de phase (PLL2) destinée à fournir le signal (OL2) pour un second mélangeur (56) a une fréquence de 'ordre de 300 à 720 MHz. 15. Utilisation d'un circuit selon l'une quelconque des revendications o à]14 pour la transposition d'un signal modulé destiné à être transmis vers une plage de fréquence VHF ou UHF. 16. Utilisation d'un circuit selon l'une quelconque des revendications 8 à 14 pour exciter un circuit d'amplification en puissance d'un émetteur avec un signal modulé transposé en fréquence. 17. Utilisation d'un circuit selon l'une quelconque des revendications 8 à 14 pour la transposition descendante d'un signal modulé dans la plage de fréquence VHF ou UHF vers un signal basse fréquence modulé (Fnum). 18. Procédé de synthèse de fréquence par utilisation d'un dispositif de synthèse numérique directe (22, 24) destiné à produire par calcul un signal oscillant à une fréquence déterminée (Fdds), ledit calcul étant effectué par un circuit logique cadencé par un signal d'horloge (Sh) de fréquence d'horloge (Fh) déterminée, caractérisé en ce que l'on transpose le signal oscillant à la fréquence déterminée (Fdds) par la fréquence du signal d'horloge (Sh), le signal ainsi transposé étant fourni en sortie (Sref). 19. Procédé selon la revendication 18, caractérisé en ce que la transposition de fréquence s'effectue par sommation (74) de la fréquence d'horloge (Fh) et de ladite fréquence déterminée (Fdds) issue de la synthèse numérique directe (22, 24). 20. Procédé selon la revendication 19, caractérisé en ce que la sommation est réalisée par un mélangeur (74) ayant une première entrée (Emi) destinée à recevoir le signal oscillant (Fdds) produit par le dispositif de synthèse numérique directe (22, 24), une seconde entrée (Em2) destinée à recevoir le signal d'horloge (Sh) et une sortie (Sm) fournissant la somme et la différence des fréquences du signal d'horloge et du signal oscillant (Fdds) issu du dispositif de synthèse numérique directe (22, 24). 21. Procédé selon l'une quelconque des revendications 18 à 20, caractérisé en ce qu'il comporte en outre une étape de filtrage (76) pour filtrer le signal oscillant (Fdds) issu du dispositif de synthèse numérique directe (22, 24) en amont de la transposition. 22. Procédé selon l'une quelconque des revendications 18 à 21, caractérisé en ce que l'on réalise la synthèse numérique directe (22, 24) en utilisant une unité de synthèse numérique directe (22) produisant des nombres numériques correspondant à des valeurs trigonométriques d'angles de phase successifs comportant une mémoire de formes d'onde sinusoïdales et un convertisseur numérique-analogique (24) pour convertir ces valeurs en tensions analogiques, ledit convertisseur étant cadencé par ledit signal d'horloge (Sh) de l'oscillateur (4). 23. Procédé selon l'une quelconque des revendications 18 à 22, caractérisé en ce ledit signal d'horloge a une fréquence de l'ordre 10 MHz. 24. Procédé selon la revendication 23, caractérisé en ce ladite fréquence (Fdds) produite par ledit dispositif de synthèse numérique directe (22, 24) est de l'ordre de 2,25 M^-h, si bien que la fréquence transposée (Fref) du signal (Sref) en sortie est de l'ordre de 12,25 MHz. 25. Procédé de transposition de fréquence utilisant un circuit comportant: - au moins un moyen de boucle asservie en fréquence (PLLi, PLL2) fournissant en sortie un signal (OL1, OL2) de fréquence intermédiaire (Foll; Fol2) à partir d'un signal de référence (Sref) ayant une fréquence prédéterminée; - des moyens de transposition de fréquence (50) comportant une entrée de signal (Fnum) à transposer, une sortie de signal transposé en fréquence (FRF) et au moins une entrée de signal de fréquence intermédiaire relié à une sortie respective du/des moyen(s) de boucle asservie en fréquence; caractérisé en ce que ledit signal de référence (Sref) est fourni conformément au procédé de synthèse de fréquence selon l'une quelconque des revendications 18 à 24. 26. Procédé selon la revendication 25, caractérisé en ce que la ou chaque boucle asservie en fréquence (PLLl, PLL2) comporte un diviseur par R (ou T) programmable de la fréquence (Fref) dudit signal de référence (Sref), o R (ou T) est un nombre entier ou fractionnaire (la valeur du diviseur par R (ou T) de chacune des boucles est multiple ou sous-multiple et harmonique entre eux. 27. Procédé selon la revendication 25 ou 26, caractérisé en ce que la transposition de fréquence (50) est réalisée pour la ou chaque boucle asservie en fréquence (PLL1, PLL2) par un mélangeur (52, 56) ayant une première entrée recevant soit le signal en entrée (Fnum) à transposer soit une transposition intermédiaire de ce signal et une seconde entrée recevant un signal (OL1, OL2) de fréquence intermédiaire (Foll, Fol2) provenant d'une boucle à verrouillage de phase respective (PLL1, PLL2), et une sortie de mélange des fréquences des signaux. 28. Procédé selon l'une quelconque des revendications 25 à 27, caractérisé en ce que pour le de boucle asservie en fréquence comporte ou utilise un nombre k de boucles à verrouillage de phase (PLL1, PLL2), o k est un entier supérieur à 1, chacune recevant de manière symétrique et équilibrée en entrée ledit signal de référence (Sref). 29. Procédé selon la revendication 28, caractérisé en ce que k = 2. 30. Procédé selon l'une quelconque des revendications 25 à 29, caractérisé en ce que l'un des mélangeurs (52) reçoit à sa première entrée le signal en entrée (Fnum) à transposer et à sa sortie reliée via un filtre passe-bande (54) à la première entrée d'un mélangeur (56) situé en aval. 31. Procédé selon l'une quelconque des revendications 28 ou 30, caractérisé en ce que: - la fréquence d'horloge (Fh) de l'oscillateur (4) est de l'ordre de 10 MHz; - la fréquence de référence (Fref) du signal (Sref) produit par lediti dispositif de synthèse numérique directe (22, 24) est de l'ordre de 12,25 MHz; - une première des boucles a verrouillage de phase (PLL1) destinée à fournir le signal (OI,1) pour un premier mélangeur (52) a une fréquence de l'ordre de: MHz; - une seconde des boucles à verrouillage de phase (PLL2) destinée à fournir le signal (OL2) pour un second mélangeur (56) a une fréquence de l'ordre de: 300 à 720 MHz.