FR 2799304 A1 20010406 FR 0008387 A 20000629 La présente invention concerne de façon générale des dispositifs semi- conducteurs et un traitement correspondant et, en particulier, des structures à tranchée, utilisées par exemple dans des transistors du type métal oxyde à effet de champ, ou MOSFET selon les initiales du terme anglo-saxon metal- oxide-semiconductor field effect transistors, ainsi que des procédés de fabrication correspondants. La Figure 1 est une vue en coupe transversale simplifiée d'une partie d'un MOSFET à tranchée à canal n. Une tranchée 10 est chemisée d'une matière électriquement isolante 12, par exemple du dioxyde de silicium qui intervient comme diélectrique de grille. Elle est ensuite remplie d'une matière conductrice 14, par exemple du polysilicium, qui constitue la borne de grille du transistor. La tranchée s'étend dans une région de drain 16 de type n avec laquelle un contact électrique peut être établi à travers le substrat du dispositif. Une région de puits ou de corps 15 de type p est formée au sommet du substrat, et des régions de source 18 de type n sont formées sur les deux côtés de la tranchée 10, comme représenté. La région active du transistor MOS est ainsi formée dans la région 20 du canal, adjacente à la grille 14 et entre la source 18 et le drain 16. Des transistors à tranchée sont souvent utilisés dans des applications de conduction d'énergie, par exemple des circuits de gestion d'alimentation en énergie, des circuits d'unité de disque dur, etc. Des transistors à tranchée peuvent fonctionner à 12 à 100 V, alors qu'un MOSFET du type logique est limité à2 à 5 V. La grille d'un transistor à tranchée, qui est pro- portionnelle à la profondeur de la tranchée, est réalisée relativement large afin d'améliorer la capacité de conduite de courant du transistor à tranchée. La partie du transistor à tranchée représentée en coupe transversale à la Figure 1 est souvent appelée une cellule parce qu'elle contient une partie du dispositif qui est répétée sur toute la microplaquette. Par exemple, les tranchées ménagées dans des MOSFET de puissance sont typiquement agencées soit selon un motif de grille, comme représenté à la Figure 2, qui forme une configuration à cellules fermées, soit selon un motif 30 en bande représenté à la Figure 3, qui forme une configuration à cellules ouvertes, soit selon d'autres types de motifs, par exemple un motif hexagonal. Alors que le substrat de la microplaquette intervient comme borne de drain commune pour les cellules, toutes les bornes de sources sont connectées entre elles et toutes les bornes de grilles sont connectées entre elles pour former un grand MOSFET à tranchée. Pour de nombreuses applications, une caractéristique clé de perfor- mance du MOSFET à tranchée est sa vitesse de commutation. Pour maximiser la vitesse de commutation du MOSFET à tranchée, il est souhaitable de minimiser la résistivité de sa matière de grille. Lorsque les dimensions de microplaquette augmente pour un MOSFET de puissance plus grand et pour des tranchées plus longues, la vitesse à laquelle la charge de grille est répartie sur la longueur des tranchées pose un problème. Pour diminuer la résistivité des grilles pour les MOSFET à tranchée relativement grands, des tranchées sont typiquement divisées en segments plus courts et un contact métallique de grille est réparti sur toute la surface de la microplaquette. La Figure 4 est une vue de dessus d'une microplaquette, qui représente des connexions de grille et de source pour un grand MOSFET de puissance à tranchée du type à cellules ouvertes. La grille qui est typiquement métal- lique, en aluminium par exemple, inclut une zone 400 de pastille d'attache, qui reçoit le fil d'attache 402, et des bus 404 de grille qui s'étendent en parallèle sur toute la microplaquette. Les bus 404 de grille répartissent la tension de polarisation de grille aux tranchées 406, dont seules quelques- unes unes sont représentées à titre d'illustration. Au lieu de recourir à la matière de grille interne de chaque tranchée, qui est typiquement du polysilicium, pour propager la tension de polarisation de grille, le système emploie donc les bus métalliques 404 qui assurent une répartition plus rapide et plus uniforme de la charge de grille jusqu'aux tranchées les plus éloignées sur la microplaquette. Par conséquent, les bus 404 de grille constituent un trajet à faible résistance à partir de la pastille d'attache 402 de grille jusqu'aux grilles actives sur toute la microplaquette, ce qui améliore la vitesse de commutation du MOSFET. La vitesse améliorée de commutation qui résulte de la formation des bus des électrodes de grille sur toute la microplaquette est cependant obtenue aux dépens d'une résistivité accrue de l'électrode de source. La raison en est que la couche métallique de source doit être répartie en plusieurs sections 408 pour permettre de réaliser les bus de grille, au lieu de consister en une couche métallique unique contiguë qui recouvre la surface supérieure de la microplaquette. La résistivité plus élevée de source exerce un effet défavorable sur la résistance RDSon, entre drain et source du MOSFET, une autre caractéristique de performance qui est critique pour la vitesse dans le cas des MOSFET de puissance. Il est donc souhaitable de produire une tranchée qui soit remplie d'une matière à faible résistivité pour des applications comme des MOSFET à tranchée dans lesquels une moindre résistivité de grilles et une commu- tation plus rapide peuvent être obtenus sans effet défavorable sur la RDson. De façon générale, la présente invention réalise, pour atteindre ce but, une structure de tranchée qui est sensiblement remplie d'un métal réfractaire, afin de former, par exemple, des bornes de grille de MOSFET à faible résistivité et à vitesse de commutation élevée. Un transistor à tranchée, fabriqué selon le processus de tranchée conforme à la présente invention, permet d'atteindre une moindre résistivité de grille pour une commutation plus rapide, tout en maintenant un faible courant de fuite de grille. La moindre résistivité de la matière de grille élimine le besoin de formation d'un bus pour le métal de contact de grille sur toute la surface de la microplaquette. Ceci permet, par conséquent, une couche de contact de source contiguë, en un carré unique, pour optimiser la RDson. Selon une mise en application spécifique, après la formation des tran- chées et de la couche de diélectrique de grille, une couche de tampon, par exemple en polysilicium, est formée au-dessus de la couche de diélectrique de grille. Un métal réfractaire comme du tungstène est ensuite déposé au- dessus de la couche de polysilicium de tampon en utilisant par exemple de l'hexafluorure de tungstène dans un processus de dépôt chimique vapeur à basse pression, ou LPCVD selon les initiales du terme anglo-saxon low- pressure chemical-vapor deposition. La couche de polysilicium de tampon relâche une contrainte présente dans la couche de diélectrique de grille et réduit la fuite de grille. Utiliser un métal comme matière de grille réduit les exigences de dopage pour le polysilicium de tampon. Il en résulte un moindre courant de fuite pour des MOSFET à tranchée à canal n et ceci peut éliminer des problèmes associés à des implantations à haute énergie, par exemple une pénétration de bore dans des MOSFET à tranchée à canal p. De façon plus spécifique, selon un premier aspect, la présente inven- tion réalise une structure de tranchée comprenant - une tranchée formée dans un substrat; - une matière diélectrique qui chemise au moins une paroi de la tranchée pour former une couche de diélectrique; - une couche de tampon formée sur la couche de diélectrique, la couche de tampon étant d'une première conductivité; - une couche de haute conductivité formée adjacente à la couche de tampon et couplée électriquement à celle-ci, la couche de haute conductivité étant d'une deuxième conductivité supérieure à la première conductivité. La couche de tampon peut comprendre du polysilicium. L'épaisseur du polysilicium est de préférence au moins de 200 à 300 nanomètres. La couche de haute conductivité remplit de préférence une partie centrale de la tranchée et comprend du métal. Dans ce cas, on peut prévoir que la couche de haute conductivité comprenne un métal réfractaire quelconque, y compris du tungstène, du titane, du platine, ou une combinaison quelconque de ceux-ci, et/ou que la tranchée soit formée dans un substrat en silicium, la matière diélectrique comprenant du dioxyde de silicium. Une telle couche de haute conductivité peut comprendre du tungstène déposé en utilisant un traitement de dépôt chimique en phase vapeur à basse pression, la structure de tranchée comprenant en outre une couche de polysiliciure entre la couche de tampon et la couche de haute conductivité. Une interface fluorée peut alors être formée entre la couche de diélectrique et la paroi de la tranchée. Selon un deuxième aspect, I'invention réalise un transistor du type métal oxyde à effet de champ, ou MOSFET, comprenant - une tranchée formée dans un substrat en silicium; - une couche d'oxyde de grille qui chemise des parois latérales et le fond de la tranchée; - une couche de tampon de polysilicium qui chemise la couche d'oxyde de grille; et - une couche métallique qui remplit une partie centrale de la tranchée Le transistor peut comprendre des régions de source d'un premier type de conductivité formées sur les deux côtés de la tranchée et à l'inté- rieur une région de corps d'un deuxième type de conductivité. La couche métallique peut comprendre du tungstène. La tranchée peut comprendre en outre une couche de polysiliciure prise en sandwich entre la couche de tampon de polysilicium et la couche métallique. Le tungstène peut être formé par un traitement de dépôt chimique en phase vapeur à basse pression en utilisant un hexafluorure comme précurseur. Selon un troisième aspect, I'invention réalise un transistor à tranchée comprenant: - une tranchée s'étendant dans une partie de silicium massif d'un substrat; - une couche d'oxyde de grille qui chemise les parois et le fond de la tranchée; - une région d'interface fluorée entre la partie de silicium massif du substrat et la couche d'oxyde de grille. La tranchée peut comprendre en outre'une couche de polysilicium de tampon qui chemise la couche d'oxyde de grille; et une couche métallique qui remplit une partie centrale de la tranchée. La couche métallique peut comprendre du tungstène, une couche de polysiliciure étant prise en sandwich entre la couche métallique et la couche de polysilicium de tampon. Selon un quatrième aspect, I'invention fournit un procédé de fabrication d'une structure de tranchée dans un substrat, comprenant les étapes consistant à: (a) former une tranchée dans le substrat; (b) former une couche de diélectrique pour chemiser la tranchée; (c) former sur la couche de diélectrique une couche de matière de tampon pour remplir une première partie de la tranchée, la matière de tampon étant d'une première conductivité électrique (d) remplir une deuxième partie de la tranchée au moyen d'une matière à haute conductivité d'une deuxième conductivité électrique, la deuxième conductivité électrique étant supérieure à la première conductivité électrique. L'étape de formation d'une couche de matière de tampon peut comprendre la formation d'une couche de polysilicium. L'étape de formation d'une couche de polysilicium peut comprendre en outre une étape d'implantation de la couche de polysilicium. L'étape de remplissage d'une deuxième partie de la tranchée au moyen d'une matière à haute conductivité peut comprendre une formation d'une couche de matière réfractaire comme du tungstène. Cette étape de formation d'une couche de matière réfractaire peut comprendre un processus de dépôt chimique en phase vapeur à basse pression ou LPCVD. Un précurseur contenant du fluorure peut être utilisé dans le processus de dépôt chimique en phase vapeur à basse pression. Le précurseur contenant du fluorure peut comprendre de l'hexa- fluorure de tungstène. La structure de tranchée peut être formée en tant qu'une partie d'un transistor à tranchée, les étapes de formation de la tranchée étant mises en oeuvre après les étapes impliquant une formation de jonctions de dopage. Le procédé peut comprendre en outre une étape de formation d'alliage qui suit la formation de la structure de tranchée et au cours de laquelle du polysiliciure est formé à une interface entre la couche métallique et la couche de tampon de polysilicium. Selon un cinquième aspect, I'invention fournit un procédé de fabrica- tion d'un transistor à tranchée comprenant les étapes consistant à: (a) former une tranchée dans une région de silicium massif d'un substrat (b) faire croître une couche d'oxyde de grille pour chemiser la tranchée; (c) déposer sur la couche d'oxyde de grille une couche conformée de polysilicium afin de remplir une première partie de la tranchée; (d) remplir sensiblement le reste de la tranché à l'aide d'une couche métallique formée dans un processus de dépôt chimique en phase vapeur à basse pression ou LPCVD. L'étape de remplissage peut comprendre un dépôt de tungstène par un processus de dépôt chimique en phase vapeur à basse pression en utilisant de l'hexafluorure de tungstène comme précurseur. Les buts, particularités et avantages de la présente invention exposés ci-dessus ainsi que d'autres ressortiront davantage de la description qui suit de modes de réalisation préférés en conjonction avec les dessins dans lesquels: - la Figure 1 est une vue en coupe transversale d'un transistor typique à tranchée de l'art antérieur; - la Figure 2 est une vue en perspective simplifiée d'une configuration de grille à cellules fermées de l'art antérieur; - la Figure 3 est une vue en perspective simplifiée d'une configuration de grille à cellules ouvertes de l'art antérieur; - la Figure 4 est une vue de dessus d'une microplaquette de MOSFET à tranchée de l'art antérieur qui représente des bus de grille et de source sur la surface de la microplaquette; - la Figure 5 est une vue en coupe transversale simplifiée d'une partie d'un transistor à tranchée selon l'un des modes de réalisation de la présente invention - les Figures 6A à 6D illustrent des vues en coupe transversale d'une partie d'un substrat qui est fabriqué afin de produire un transistor à tranchée à grille métallique selon un mode de réalisation de la présente invention; - la Figure 7 est un schéma logique simplifié d'un processus conforme à la présente invention; et - la Figure 8 est une vue de dessus d'une grande microplaquette de MOSFET de puissance qui représente les bus de grille et de source que la présente invention permet de réaliser. La présente invention réalise une structure de tranchée à utiliser, par exemple, pour des transistors de puissance à double diffusion, ou DMOS qui présentent des caractéristiques supérieures de fonctionnement, spécifique- ment une commutation plus rapide de grille et une RDson moindre. Ces avantages sont obtenus en réalisant une structure de tranchée dans laquelle la matière de grille consiste sensiblement en une matière à haute conductivité, par exemple un métal réfractaire. Alors que la structure de tranchée de la présente invention est décrite dans le contexte d'un MOSFET à tranchée, il faut bien comprendre que des avantages semblables pour- raient être obtenus dans d'autres structures semi-conductrices, par exemple des condensateurs à tranchée similaires. En se référant à la Figure 5, il y est représenté une vue en coupe transversale simplifiée d'une partie d'un exemple de transistor 500 à tranchée à canal n, à grille à faible résistance selon l'un des modes de réali- sation de la présente invention. Chaque tranchée est chemisée d'une mince couche de matière diélectrique, par exemple du dioxyde de silicium qui intervient comme oxyde de grille 502, et elle est ensuite remplie d'une couche de tampon 504 et d'une partie centrale 506 à haute conductivité. La couche de tampon 504 consiste de préférence en polysilicium dopé et la partie centrale 506 à haute conductivité consiste de préférence en un métal réfractaire comme du tungstène. Si la tranchée est soumise à un cycle de température ultérieur, une couche de polysiliciure de tungstène 512, de la formule WSIx, est formée à l'interface entre le polysilicium et le tungstène. Il faut comprendre que le terme de "polysiliciure" tel qu'il est utilisé ici, concerne aussi bien du siliciure que du polysiliciure. Une couche de diélectrique 508 recouvre la région de grille et isole électriquement la grille de la couche de métallisation 510 de source. La grille est couplée électriquement à un bus de grille ou à une zone 512 de terminaison. La partie centrale à haute conductivité de la grille constitue un trajet à faible résistance à partir du bus de grille jusqu'à la zone active de grille. Une interface directe entre la couche 506 à haute conductivité et la couche 502 d'oxyde de grille peut créer dans l'oxyde de grille une contrainte qui dégrade la résistance de la couche d'oxyde de grille à la rupture, et qui peut augmenter le courant de fuite de grille IGSS. La couche de tampon 504 sert à maintenir la résistance disruptive de la couche 502 d'oxyde de grille et favorise l'adhérence entre la couche 502 d'oxyde de grille et la matière 506 à haute conductivité de grille, ce qui réduit l'arrachement entre elles. Dans l'état de l'art actuel, la couche de tampon 504 peut être d'une épaisseur d'environ 200 à 300 nanomètres, c'est-à-dire 2000 à 3000 Angstrôms. On va maintenant décrire un procédé préféré de fabrication d'un exemple de MOSFET à tranchée à grille métallique à canal n de la présente invention, en connexion avec les vues en coupe transversale représentées aux Figures 6A à 6D et le schéma logique de la Figure 7. Il faut comprendre que l'exemple d'un transistor à canal n n'est utilisé qu'à titre d'illustration et que les mêmes avantages peuvent être obtenus pour un MOSFET à canal p fabriqué selon les principes des enseignements de la présente invention. En se référant à la Figure 6A, il y est représenté un exemple de coupe transversale d'une partie d'un substrat 600 qui a déjà été traité jusqu'à la formation des tranchées 602. Ceci inclut les différentes étapes qui forment le puits p 604, le corps épais 606, les régions 608 de source et le puits 610 de terminaison de cellules. Les tranchées 602 ont en outre été formées dans le substrat, et une mince couche de diélectrique 612 chemise les tranchées. La couche de diélectrique 612 intervient comme diélectrique de grille et consiste typiquement en dioxyde de silicium, mais pourrait consister en une autre matière diélectrique, par exemple un nitrure ou un oxynitrure. Il faut comprendre qu'il est possible d'employer l'un quelconque de nombreux processus connus de formation de tranchée, y compris ceux dont les structures de puits ou de corps sont différentes, pour mettre en oeuvre ces étapes ou des étapes similaires afin de $préparer le substrat jusqu'à ce point. Un exemple d'un processus préféré de fabrication d'un MOSFET à tranchée qui décrit ces étapes de façon plus détaillée est exposé dans la demande de brevet assignée en commun numéro 08/970 221 intitulée "Field Effect Transistor and Method of its Manufacture", c'est- à-dire "Transistor à effet de champ et procédé de fabrication correspondant", qui est incorporée ici en totalité par référence. En se référant à la Figure 6B, après la formation de la couche de diélectrique 612 de grille, une couche de polysilicium 614 est déposée au- dessus du substrat en incluant une zone 616 de terminaison qui est isolée du substrat par une épaisse région 618 d'oxyde. Il faut comprendre que le terme de "polysilicium", tel qu'il est utilisé ici, inclut du polysilicium et du silicium amorphe. La couche 614 de polysilicium est dopée en utilisant des processus classiques de dopage, soit par exemple au POCL3 pour le polysilicium de type n d'un transistor à canal n, soit par des implantations de bore pour du polysilicium de type n ou de phosphore pour du polysilicium de type p, pour des transistors à canal n ou des transistors à canal p respectivement, soit encore par un dopage in- situ de dopants de types n ou p. Des exemples de dimensions correspondantes peuvent être, par exemple, environ 1 pm pour la largeur initiale des tranchées, environ 50 nanomètres ou 500 t pour l'épaisseur d'oxyde de grille, et environ 300 nanomètres ou 3000 A pour l'épaisseur de polysilicium. Une couche de matière de haute conductivité, par exemple un métal 620, est ensuite déposée au-dessus du polysilicium 614, comme représenté à la Figure C. La couche de matière 620 de haute conductivité peut être un type quelconque de métal réfractaire comme du tungstène, du titane, du platine, du cuivre ou similaires. Le tungstène est utilisé ici à titre d'illus- tration. L'étape de formation de métal est mise en ceuvre de préférence en utilisant un processus de dépôt chimique en phase vapeur à basse pression ou LPCVD, en employant comme précurseur un composé contenant un fluorure, par exemple de l'hexafluorure de tungstène ou WF6. D'autres processus peuvent être utilisés, par exemple un dépôt chimique en phase vapeur par pulvérisation cathodique et un frittage, mais le dépôt chimique en phase vapeur à basse pression assure un faible coefficient de collage, ce qui permet un dépôt très conformé, et remplit les tranchées de façon fiable en évitant les vides. Les inventeurs pensent en outre que le fluor qui résulte de la réaction du précurseur utilisé dans la formation du tungstène migre à travers le polysilicium 614 et forme une ségrégation à l'interface entre le silicium massif et l'oxyde de grille 612, et crée des liaisons Si-F qui passivent la surface de l'oxyde de grille. La liaison Si-F est typiquement plus forte que la liaison classique Si-H et il en résulte une couche fluorée de diélectrique de grille qui est plus stable et plus robuste et moins sujette à des fuites de courant sous l'effet de contraintes. Le processus de dépôt chimique en phase vapeur à basse pression peut être mis en ceuvre, par exemple, à des pressions comprises entre 0,1 et 0,5 Torr c'est-à-dire entre 0,133 et 0, 665 hectopascal. La Figure 6D est une vue en coupe transversale simplifiée du substrat 600 après la gravure polysilicium/tungstène, mais avant l'enlèvement de la résine photosensible. Des motifs ont été formés dans une couche de résine photosensible 622 pour préserver le tungstène de grille 620 et le poly- silicium 614 au-dessus de la région 616 de terminaison. L'étape de gravure, qui enlève du champ le tungstène et le polysilicium, peut ou non enlever une partie du polysilicium et du tungstène hors des tranchées, en créant éventuellement un retrait 624 de la grille par rapport à la surface du substrat. Les grilles des diverses cellules du transistor à tranchée sont couplées électriquement au bus de grille et à la pastille de grille par des procédés classiques (non représentés). Le traitement final après l'enlèvement de la résine photosensible inclut comme étapes classiques un dépôt de diélectrique, suivi par un masquage de contact et une gravure, puis une métallisation, suivie par un masquage de métal et une gravure. Les étapes finales consistent en une passivation du substrat, suivie par des étapes de masquage de la pastille et de gravure, et en une étape finale d'alliage. Par conséquent, I'étape d'alliage qui peut être mise en oeuvre par exemple à environ 4000C est la seule étape qui expose à un cycle de température l'interface polysilicium/tungstène inté- rieure à la tranchée. Ce traitement en température provoque la formation d'une mince couche de polysilicium de tungstène (WSIx) 626 à l'interface entre le polysilicium et le tungstène. La structure de tranchée qui en résulte après l'étape d'alliage inclut donc un oxyde de grille 612, un tampon 614 de polysilicium, du polysiliciure 626 et du tungstène 620. La Figure 7 est un schéma logique simplifié d'un module de processus utilisable pour former une tranchée 700 de grille métallique selon un exemple de mode de réalisation de la présente invention dans le contexte d'un processus de MOSFET à tranchée. Dans l'exemple représenté, le module 700 du processus de tranchée est placé aussi tard que possible dans le flux de processus pour éviter d'exposer la tranchée à des cycles de températures élevées. Par conséquent, selon ce mode de réalisation, les étapes 71 de formation de la terminaison de cellules, 72 de définition de zones actives, 73 de formation d'un puits, 74 de formation d'un corps épais, et 75 de formation de régions de source sont mises en oeuvre avant la formation de la tranchée. Le module 700 de processus de tranchée selon la présente invention inclut les étapes successives suivantes - I'étape 702 de formation de tranchées dans le substrat, - I'étape 704 de formation de la couche de diélectrique de grille, par exemple de SiO2, sur les parois latérales et le fond de la tranchée, - I'étape 706 de formation d'une couche de polysilicium dans la tranchée, au-dessus de la couche de diélectrique, pendant laquelle le polysilicium peut être dopé en utilisant un des divers mécanismes connus de dopage; - I'étape 708 dans laquelle la tranchée est remplie d'une matière à haute conductivité, par exemple du tungstène, de préférence en utilisant un processus LPCVD; - I'étape 710 de masquage et de gravure dans laquelle des parties sélectionnées de la couche métallique et du silicium sont d'abord protégées, puis une gravure enlève du champ du substrat le métal et le polysilicium, sauf aux emplacements protégés par le masque de gravure. Des étapes ultérieures incluent typiquement une étape 76 de définition de zones de contact, une étape 77 de métallisation et de formation de motifs, une étape 78 de passivation et une étape 79 d'alliage. Ces étapes sont basées sur des procédés connus d'achèvement du processus de fabrication du transistor à tranchée. Le traitement du module 700 de tranchée à grille métallique de la présente invention peut être considéré comme un module indépendant de processus, qui peut être mis en ceuvre en différents points à l'intérieur du flux du processus, dans divers processus différents de MOSFET à tranchée. Par exemple, I'exemple de mode de réalisation décrit ci-dessus met de préférence en oeuvre le module de processus de tranchée après la dernière formation de jonction de dopage, c'est-à-dire après l'étape 75, afin d'éviter des cycles ultérieurs à températures élevées. Ceci minimise la quantité de polysiliciure ou de siliciure qui se forme à l'interface entre le polysilicium et le tungstène sous l'effet du traitement en température et évite un amincissement indésirable du tampon en polysilicium qui pourrait, dans le cas contraire, contribuer à un accroissement du courant de fuite. Une formation minimale de polysiliciure maximise aussi la conductivité de grille. Mais le module 700 de processus de tranchée peut être mis en oeuvre, selon des modes de réalisation différents de la présente invention, avant la formation des régions de source et de corps, par exemple entre les étapes 72 et 73, ou à tout autre point approprié dans le schéma logique, selon l'application. Le MOSFET à tranchée à grille métallique de la présente invention offre de nombreux avantages. Un premier avantage consiste en ce que les tranchées peuvent s'étendre sur des distances plus longues sans que la résistivité des grilles ne devienne une contrainte, puisqu'une matière à haute conductivité comme un métal est utilisée pour former la grille. Par conséquent, même pour de grands MOFSET à tranchée qui sont réalisés sur de grandes micro- plaquettes, le processus de MOSFET à tranchée à grille métallique de la présente invention élimine le besoin de segmentation des tranchées et de réalisation de bus pour le métal de grille sur toute la microplaquette, sans compromettre la vitesse de commutation de grille. La Figure 8 est une vue de dessus simplifiée d'une microplaquette d'un transistor à tranchée selon un mode de réalisation de la présente invention. Les tranchées 801 s'étendent sur toute la longueur de la microplaquette 800, en venant au contact du bus de grille 802 de périmètre qdi répartit la puissance de grille aux régions actives de grilles à partir de la pastille 804 de grille. Par conséquent, la couche 806 de contact de grille peut être un carré métallique unique contigu qui permet une RDson très réduite par rapport à une microplaquette classique de transistor à tranchée à bus de grille intérieur. Un autre avantage du processus de tranchée à grille métallique de la présente invention est une amélioration significative de la fiabilité et de l'intégrité de l'oxyde de grille. Ceci résulte d'une combinaison de facteurs qui incluent l'abaissement des niveaux de dopage de polysilicium permis par la présente invention. La conductivité plus élevée du métal de grille permet de réduire la concentration de dopant dans le polysilicium sans effet défavorable sur la vitesse de commutation de grille. Par exemple, la résistivité du silicium hautement dopé est typiquement d'environ 500 pQ-cm alors qu'elle est de 0,5 pFQ-cm pour le tungstène, 50 pQ-cm pour le polysilicium (WSi2). Il n'est donc pas nécessaire de doper aussi fortement la couche de polysilicium que dans des MOFSET classique à tranchée à grille en polysilicium. Dans le cas de MOFSET classiques à tranchée à canal n, par exemple, il est typique de trouver du polysilicium hautement dopé au POCL3, ce qui est l'un des contributeurs majeurs à l'augmentation du courant de fuite de grille IGSS. Au lieu d'utiliser du POCL3, un mode de réalisation de la présente invention prévoit de doper la couche de polysilicium en implantant par exemple du phosphore à des concentrations réduites, par exemple de 1 x 1018 par exemple. Il en résulte directement une réduction du courant de fuite de grille IGSS. En outre, la présente invention, qui permet de réduire les exigences de concentration de dopage, permet de ce fait d'éviter ou de réduire un autre effet accessoire indésirable des implantations dans le cas des MOSFET classiques à tranchée à canal p par exemple, qui est un phénomène appelé classiquement une pénétration de bore. Une pénétration de bore se produit lorsque le bore implanté pénètre à travers l'oxyde de grille et entre dans la région de canal en affectant de façon défavorable la tension de seuil du MOSFET. La présente invention permet de réduire par exemple à 1 x 1018 les exigences de concentration de dopage de bore, ce qui réduit l'effet de pénétration de bore. Il ressort donc clairement que le courant réduit de fuite de grille pour les transistors à canal n, la pénétration réduite de bore dans le cas d'un transistor à canal p, ainsi que les liaisons Si-F plus robustes à l'interface Si- Si02 permettent, comme décrit ci-dessus, un MOSFET à tranchée plus robuste, dans lequel la fiabilité et l'intégrité de l'oxyde de grille sont améliorées de façon significative. Alors qu'une description complète de modes de réalisation spécifiques de la présente invention a été exposée ci-dessus, diverses modifications, altérations et variantes peuvent être employées. Par exemple, bien que des modes de réalisation spécifiques du module de processus de tranchée à faible résistivité aient été décrits dans le contexte d'un processus de MOSFET à tranchée, le même module de processus ou un module similaire peut être employé dans d'autres processus, par exemple la formation de condensateurs à tranchée ou d'autres structures similaires. De plus, alors que le tungstène est donné comme exemple d'une matière de grille à faible résistivité, d'autres matières comme le siliciure de titane ou du siliciure de platine, ou d'autres métaux réfractaires, peuvent être utilisés pour former une grille à faible résistivité. De même, alors que le polysilicium est donné comme exemple de matière de tampon de grille, d'autres matières peuvent provoquer un relâchement approprié de contraintes tout en intervenant comme matière de grille au contact de la matière de diélectrique de grille. En outre, le mode de réalisation spécifique a été décrit dans le contexte d'un traitement de tranches de silicium à titre d'illustration seule- ment, et d'autres types de substrats, par exemple un substrat à semi- conducteurs sur isolant, un substrat silicium-germanium ou un substrat au carbure de silicium, par exemple, pourraient être utilisés pour ce processus. Le cadre de l'invention ne doit donc pas être limité aux modes de réalisation décrits, mais doit au contraire être défini par les revendications qui suivent. 1 6 R E V E N D I C A T I ONS 1. Structure de tranchée (602) caractérisée en ce qu'elle comprend - une tranchée (602) formée dans un substrat (600); - une matière diélectrique (502, 612) qui chemise au moins une paroi de la tranchée (602) pour former une couche de diélectrique (502, 612); une couche de tampon (504, 614) formée sur la couche de di- électrique (502, 612), la couche de tampon (504, 614) étant d'une première conductivité; et une couche de haute conductivité (506, 620) formée adjacente à la couche de tampon (504, 614) et couplée électriquement à celle-ci, la couche de haute conductivité (506, 620) étant d'une deuxième conductivité supérieure à la première conductivité. 2. Structure selon la revendication 1, caractérisée en ce que la couche de tampon (504, 614) comprend du polysilicium. 3. Structure selon la revendication 2, caractérisée en ce que l'épais- seur du polysilicium est au moins de 200 à 300 nanomètres. 4. Structure selon la revendication 2, caractérisée en ce que la couche de haute conductivité (506, 620) remplit une partie centrale de la tranchée (602) et comprend du métal. 5. Structure selon la revendication 4, caractérisée en ce que la couche de haute conductivité (506, 620) comprend un métal réfractaire quel- conque, y compris du tungstène, du titane, du platine, ou une combinaison quelconque de ceux-ci. 6. Structure selon la revendication 4 caractérisée en ce que la tran- chée (602) est formée dans un substrat (600) en silicium et la matière di- électrique (502, 612) comprend du dioxyde de silicium. 7. Structure selon la revendication 6, caractérisée en ce que la couche de haute conductivité (506, 620) comprend du tungstène déposé en utilisant un traitement de dépôt chimique en phase vapeur à basse pression et en ce que la structure de tranchée (602) comprend en outre une couche de polysiliciure (512, 626) entre la couche de tampon (504, 614) et la couche de haute conductivité (506, 620). 8. Structure selon la revendication 7, caractérisée en ce qu'elle com- prend en outre une interface fluorée entre la couche de diélectrique (502, 612) et la paroi de la tranchée (602). 9. Transistor à tranchée du type métal oxyde à effet de champ, ou MOSFET, caractérisé en ce qu'il comprend: - une tranchée (602) formée dans un substrat (600) en silicium - une couche d'oxyde de grille (502, 612) qui chemise des parois latérales et le fond de la tranchée (602); - une couche de tampon (504, 614) de polysilicium qui chemise la couche d'oxyde de grille (502, 612); et - une couche métallique (506, 620) qui remplit une partie centrale de la tranchée (602). 10. Transistor selon la revendication 9, caractérisé en outre en ce qu'il comprend: des régions de source (608) d'un premier type de conductivité formées sur les deux côtés de la tranchée (602) et à l'intérieur une région de corps (606) d'un deuxième type de conductivité. 11. Transistor selon la revendication 10, caractérisé en ce que la couche métallique (506, 620) comprend du tungstène. 12. Transistor selon la revendication 11, caractérisé en ce que la tranchée (602) comprend en outre une couche de polysiliciure (512, 626) prise en sandwich entre la couche de tampon (504, 614) de polysilicium et la couche métallique (506, 620). 13. Transistor selon bla revendication 12,caractérisé en ce que le tungstène (506, 620620) est formé par un traitement de dépôt chimique en phase vapeur à basse pression en utilisant un hexafluorure comme précurseur. 14. Transistor à tranchée (602) caractérisé en ce qu'il comprend: - une tranchée (602) s'étendant dans une partie de silicium massif d'un substrat (600); - une couche d'oxyde de grille (502, 612) qui chemise les parois et le fond de la tranchée (602); - une région d'interface fluorée entre la partie de silicium massif du substrat (600) et la couche d'oxyde de grille (502, 612). 15. Transistor selon la revendication 14, caractérisé en ce que la tranchée (602) comprend en outre - une couche de polysilicium de tampon (504, 614) qui chemise la couche d'oxyde de grille (502, 612); et - une couche métallique (506, 620) qui remplit une partie centrale de la tranchée (602). 16. Transistor selon la revendication 15, caractérisé en ce que la couche métallique (506, 620) comprend du tungstène, et en ce qu'une couche de polysiliciure (512, 626) est prise en sandwich entre la couche métallique et la couche de polysilicium de tampon (504, 614). 17. Procédé de fabrication d'une structure de tranchée (602) dans un substrat (600), caractérisé en ce qu'il comprend les étapes consistant à (a) former une tranchée (602) dans le substrat (600); (b) former une couche de diélectrique (502, 612) pour chemiser la tranchée (602); (c) former sur la couche de diélectrique (502, 612) une couche de matière de tampon (504, 614) pour remplir une première partie de la tranchée (602), la matière de tampon (504, 614) étant d'une première conduc- tivité électrique; et (d) remplir une deuxième partie de la tranchée (602) au moyen d'une matière à haute conductivité (506, 620) d'une deuxième conductivité électrique, la deuxième conductivité électrique étant supérieure à la première conductivité électrique. 18. Procédé selon la revendication 17, caractérisé en ce que l'étape de formation d'une couche de matière de tampon (504, 614) comprend la formation d'une couche de polysilicium. 19. Procédé selon la revendication 18, caractérisé en ce que l'étape de formation d'une couche de polysilicium (504, 614) comprend en outre une étape d'implantation de la couche de polysilicium. 20. Procédé selon la revendication 18, caractérisé en ce que l'étape de remplissage d'une deuxième partie de la tranchée (602) au moyen d'une matière à haute conductivité (506, 620) comprend une formation d'une couche de matière réfractaire comme du tungstène. 21. Procédé selon la revendication 20, caractérisé en ce que l'étape de formation d'une couche de matière réfractaire (506, 620) comprend un processus de dépôt chimique en phase vapeur à basse pression ou LPCVD. 22. Procédé selon la revendication 21, caractérisé en ce qu'un précur- seur contenant du fluorure est utilisé dans le processus de dépôt chimique en phase vapeur à basse pression. 23. Procédé selon la revendication 21, caractérisé en ce que le précurseur contenant du fluorure comprend de l'hexafluorure de tungstène. 24. Procédé selon la revendication 20, caractérisé en ce que la structure de tranchée (602) est formée en tant qu'une partie d'un transistor à tranchée (602) et en ce que les étapes de formation de la tranchée (602) sont mises en oeuvre après les étapes impliquant une formation de jonctions de dopage. 25. Procédé selon la revendication 24, caractérisé en ce qu'il comprend en outre une étape de formation d'alliage qui suit la formation de la struc- ture de tranchée (602) et au cours de laquelle du polysiliciure (512, 626) est formé à une interface entre la couche métallique et la couche de tampon (504, 614) de polysilicium. 26. Procédé de fabrication d'un transistor à tranchée (602), caractérisé en ce qu'il comprend les étapes consistant à: (a) former une tranchée (602) dans une région de silicium massif d'un substrat (600); (b) faire croître une couche d'oxyde de grille (502, 612) pour chemiser la tranchée (602); (c) déposer sur la couche d'oxyde de grille (502, 612) une couche conformée de polysilicium (504, 614) afin de remplir une première partie de la tranchée (602); (d) remplir sensiblement le reste de la tranché à l'aide d'une couche métallique (506, 620) formée dans un processus de dépôt chimique en phase vapeur à basse pression ou LPCVD. 27. Procédé selon la revendication 26, caractérisé en ce que l'étape de remplissage comprend un dépôt de tungstène (506, 620) par un processus de dépôt chimique en phase vapeur à basse pression en utilisant de l'hexafluorure de tungstène comme précurseur.