FR 2802735 A1 20010622 FR 9916073 A 19991220 La présente invention se rapporte à un procédé et à un dispositif de codage, à un procédé et un dispositif de décodage, et à des systèmes les mettant en oeuvre. De façon générale, la présente invention met en oeuvre une utilisation spécifique d'éléments binaires (bits) dits d'ajout ou de "padding" (en anglais "padding bits") dans des turbocodes parallèles convolutifs avec des entrelaceurs préservant la divisibilité. Classiquement, un turbo codeur est constitué de trois parties essentielles: deux codeurs convolutifs récursifs systématiques élémentaires et un entrelaceur. Le décodeur associé est constitué des deux décodeurs élémentaires à entrées et sorties dites douces correspondant aux codeurs convolutifs, d'un entrelaceur et de son entrelaceur inverse (appelé aussi "désentrelaceur"). On trouvera une description des turbocodes dans l'article "Near Shannon limit error-correcting coding and decoding: turbo codes" correspondant à la présentation faite par C. BERROU, A. GLAVIEUX et P. THITIMAJSHIMA lors de la conférence ICC à Genève en mai 1993. Les codeurs étant récursifs systématiques, un problème que l'on retrouve souvent est celui de la mise a zéro des codeurs. On trouve dans l'art antérieur diverses façons de traiter ce problème, notamment: 1.Absence de remise à zéro: on initialise les codeurs à l'état nul et on les laisse évoluer vers un état quelconque sans intervenir. 2. Remise à zéro du premier codeur: on initialise les codeurs à l'état nul et on ajoute des bits de padding pour imposer un état final nul uniquement au premier codeur. 3."Turbo codes convolutifs orientés trame" (FOCTC, en anglais "Frame Oriented Convolutional Turbo Codes"): on initialise le premier codeur et on prend comme état initial du deuxième codeur l'état final du premier codeur. Lorsqu'on utilise une classe d'entrelaceurs ayant certaines propriétés, l'état final du deuxième codeur est nul. On se reportera utilement à ce sujet à l'article de C. BERROU et M. JEZEQUEL intitulé "Frame oriented convolutional turbo- codes", in Electronics Letters, Vol. 32, n 15, 18 juillet 1996, pages 1362 à 1364, Stevenage, Herts, Grande Bretagne. 4. Remises à zéro indépendantes des deux codeurs: on initialise les codeurs à l'état nul et on ajoute de façon indépendante des bits de padding à chacune des séquences entrant dans les codeurs. Une description générale de remises à zéro indépendantes des codeurs est donnée dans le rapport de D. DIVSALAR et F. POLLARA intitulé "TDA progress report 42-123 On the design of turbo codes", publié en novembre 1995 par JPL (Jet Propulsion Laboratory). 5. Remises à zéro intrinsèques des deux codeurs: on initialise les codeurs à l'état nul et on ajoute des bits de padding à la séquence qui entre dans le premier codeur. Lorsqu'on utilise un entrelaceur garantissant le retour à zero tel qu'exposé dans le document de brevet FR- A-2 773 287 et qu'on entrelace la séquence comprenant les bits de padding, le deuxième codeur a automatiquement un état final nul. Pour chacune des solutions de l'art antérieur mentionnées ci-dessus, il existe une terminaison de treillis adaptée s'appliquant aux décodeurs correspondants. Ces décodeurs prennent en compte la terminaison ou non des treillis, ainsi que le fait que, le cas échéant, chacun des deux codeurs utilise les mêmes bits de padding. Les solutions 1 et 2 offrent généralement de moins bonnes performances que les solutions 3 à 5. Cependant, les solutions 3 à 5 présentent également des inconvénients. La solution 3 limite le choix des entrelaceurs, ce qui risque de réduire les performances ou de compliquer inutilement la réalisation de l'entrelaceur. Lorsque la taille de l'entrelaceur est petite, la solution 4 a de moins bonnes performances que la solution 5. Quant à la solution 5, elle nécessite qu'on détermine les bits de padding avant que le deuxième codeur ne puisse commencer à coder. Ainsi, l'art antérieur ne permet pas de résoudre le problème consistant: au codage, à remettre à zéro les codeurs, et - au décodage, à terminer les treillis utilisés dans les décodeurs, tout en conservant de bonnes performances même si la taille de l'entrelaceur est petite, et tout en permettant au deuxième codeur de commencer à coder avant que le premier codeur ait déterminé les bits de padding. Par ailleurs, dans certains cas, on peut souhaiter utiliser différents types d'entrelaceurs en fonction de la taille des blocs qu'on veut coder, en conservant une architecture compatible de turbocodeur ou turbodécodeur avec des terminaisons de treillis indépendantes et en ayant globalement de bonnes performances, notamment pour les petites tailles de blocs. La présente invention a pour but de remédier aux inconvénients précités. Dans ce but, la présente invention propose un procédé de codage d'au moins une séquence de données binaires d'origine, suivant lequel: - on effectue au moins une première opération d'ajout, consistant à compléter la séquence d'origine par une première séquence de données binaires d'ajout choisie de façon que la séquence d'origine, complétée par la première séquence d'ajout, soit divisible par un premier polynôme diviseur; - on effectue au moins une première opération de codage convolutif récursif, consistant à coder la séquence d'origine, complétée par la première séquence d'ajout, par une technique de codage mettant en oeuvre le premier polynôme diviseur; - on effectue au moins une opération d'entrelacement, consistant à permuter les données binaires de la séquence d'origine à l'aide d'une permutation spécifique, de façon à obtenir une séquence entrelacée ce procédé de codage étant remarquable en ce que: - la permutation spécifique est, dans une représentation o les données binaires de la séquence d'origine sont écrites et lues, ligne par ligne, dans un tableau à NO colonnes et M lignes, o NO est le plus petit entier tel que le premier polynôme diviseur divise le polynôme xN0+I et M est un entier positif, la résultante: d'une permutation inter-colonnes qui transforme le code cyclique de longueur NO dont le polynôme générateur est le premier polynôme diviseur en un code cyclique dont le polynôme générateur est un deuxième polynôme diviseur, la permutation inter-colonnes permutant entre elles les NO colonnes du tableau représentant la séquence d'origine, et d'un nombre quelconque de permutations élémentaires intra- colonne, chacune de ces permutations élémentaires étant une permutation quelconque des symboles d'une colonne du tableau précité; et en ce que: on effectue au moins une deuxième opération d'ajout, consistant à compléter la séquence entrelacée par une deuxième séquence de données binaires d'ajout, choisie de façon que la séquence entrelacée, complétée par la deuxième séquence d'ajout, soit divisible par le deuxième polynôme diviseur; et - on effectue au moins une deuxième opération de codage convolutif récursif, consistant à coder la séquence entrelacée, complétée par la deuxième séquence d'ajout, par une technique de codage mettant en oeuvre le deuxième polynôme diviseur. Ainsi, pour une taille donnée de bloc: - on initialise les deux codeurs à un état nul; - on utilise pour la séquence d'entrée uniquement un entrelaceur préservant la divisibilité par les polynômes diviseurs des deux codeurs; et - on ajoute des bits de padding indépendamment à chacune des séquences pour remettre à zéro chacun des codeurs. On obtient ainsi de bonnes performances au décodage. Cela permet notamment d'utiliser lors du décodage les relations existant entre les bits d'ajout. Selon une caractéristique particulière, on détermine les données binaires de la deuxième séquence d'ajout à partir de la seule connaissance des données binaires de la première séquence d'ajout. Cette caractéristique permet de simplifier le codage. Dans un premier mode de réalisation, on peut déterminer les données binaires de la deuxième séquence d'ajout à partir d'une table de conversion préalablement établie donnant la deuxième séquence d'ajout en fonction de la première séquence d'ajout. Cela permet de simplifier le codage. Dans un deuxième mode de réalisation, on peut déterminer les données binaires de la deuxième séquence d'ajout à la volée en fonction des données binaires de la première séquence d'ajout. Cela confère une grande souplesse d'utilisation à l'invention. Selon une caractéristique particulière, pour construire la deuxième séquence d'ajout à partir de la première séquence d'ajout comportant un nombre de données égal au degré du premier polynôme diviseur: - on complète la première séquence d'ajout avec des zéros, de façon à obtenir une séquence de longueur égale à NO; - on permute les données binaires de la première séquence d'ajout à l'aide de la permutation inter-colonnes, de façon à obtenir une première séquence d'ajout entrelacée; - on détermine le résidu de la division polynomiale de la première séquence d'ajout entrelacée par le deuxième polynôme diviseur; et - on choisit comme deuxième séquence d'ajout le résidu précité. Cette méthode permet de calculer à la volée la deuxième séquence d'ajout en fonction de la première séquence d'ajout. Cela permet également de construire par avance une table de conversion en fonction de la première séquence d'ajout. Ceci peut aussi être utilisé dans un procédé de décodage pour établir des systèmes d'équations reliant les bits d'ajout. Selon une caractéristique particulière, le premier polynôme diviseur et le deuxième polynôme diviseur sont identiques. Cela permet de simplifier le codage. Selon une caractéristique particulière, lorsque la permutation inter- colonnes est la permutation identité, la deuxième séquence d'ajout est déterminée comme étant égale à la première séquence d'ajout. Cela permet de simplifier le codage. Dans un mode particulier de réalisation, on poinçonne au moins une des séquences d'ajout. Cela permet d'augmenter le taux du code, moyennant une très faible perte de performances. De façon avantageuse, on poinçonne au moins une des séquences d'ajout de telle sorte que la séquence codée comporte une partie des première et deuxième séquences d'ajout qui reste représentative de l'ensemble des première et deuxième séquences d'ajout. Cette caractéristique permet de garder de bonnes performances. Selon une caractéristique particulière, on poinçonne la première séquence d'ajout dans son intégralité. Selon une caractéristique particulière, on poinçonne la deuxième séquence d'ajout dans son intégralité. Les deux caractéristiques qui précèdent ont pour avantage de présenter une grande simplicité. Dans le même but que précédemment, la présente invention propose de plus un dispositif de codage d'au moins une séquence de données binaires d'origine, comportant: - au moins un premier module d'ajout, pour compléter la séquence d'origine par une première séquence de données binaires d'ajout choisie de façon que la séquence d'origine, complétée par la première séquence d'ajout, soit divisible par un premier polynôme diviseur; - au moins un premier module de codage convolutif récursif, pour coder la séquence d'origine, complétée par la première séquence d'ajout, par une technique de codage mettant en oeuvre le premier polynôme diviseur; - au moins un premier module d'entrelacement, pour permuter les données binaires de la séquence d'origine a l'aide d'une permutation spécifique, de façon à obtenir une séquence entrelacée; ce dispositif de codage étant remarquable en ce que: - la permutation spécifique est, dans une représentation o les données binaires de la séquence d'origine sont écrites et lues, ligne par ligne, dans un tableau à NO colonnes et M lignes, o NO est le plus petit entier tel que le premier polynôme diviseur divise le polynôme xN0+1 et M est un entier positif, la résultante: d'une permutation inter-colonnes qui transforme le code cyclique de longueur NO dont le polynôme générateur est le premier polynôme diviseur en un code cyclique dont le polynôme générateur est un deuxième polynôme diviseur, la permutation inter-colonnes permutant entre elles les NO colonnes du tableau représentant la séquence d'origine, et d'un nombre quelconque de permutations élémentaires intra- colonne, chacune de ces permutations élémentaires étant une permutation quelconque des symboles d'une colonne du tableau précité; et en ce que le dispositif comporte en outre: - au moins un deuxième module d'ajout, pour compléter la séquence entrelacée par une deuxième séquence de données binaires d'ajout, choisie de façon que la séquence entrelacée, complétée par la deuxième séquence d'ajout, soit divisible par le deuxième polynôme diviseur; et - au moins un deuxième module de codage convolutif récursif, pour coder la séquence entrelacée, complétée par la deuxième séquence d'ajout, par une technique de codage mettant en oeuvre le deuxième polynôme diviseur. Les caractéristiques particulières et les avantages du dispositif de codage étant les mêmes que ceux du procédé de codage selon l'invention, ils ne sont pas rappelés ici. Toujours dans le même but, la présente invention propose en outre un procédé de décodage d'au moins une séquence de symboles d'origine, remarquable en ce que la séquence de symboles d'origine est représentative d'une séquence binaire codée à l'aide d'un procédé de codage tel que ci- dessus. Ainsi, on considère un turbodécodeur similaire à un turbodécodeur adapté à traiter les codeurs avec remise à zéro indépendante, mais en utilisant les relations générales entre les deux séquences de padding, pour obtenir à chaque itération une information a priori sur chacune de ces deux séquences. Selon une caractéristique particulière, le procédé de décodage met en oeuvre des opérations de décodage à entrées douces et sorties douces. Le procédé de décodage ci-dessus présente les avantages généraux propres aux procédés de turbodécodage avec un code offrant de bonnes performances. Selon une caractéristique particulière, on effectue itérativement - au moins une première opération élémentaire de décodage d'un code convolutif récursif, consistant à décoder une première sous-séquence de la séquence de symboles d'origine par une technique de décodage mettant en oeuvre le premier polynôme diviseur et prenant au moins en compte une première séquence de données binaires fonction des première et deuxième séquences d'ajout. Selon une caractéristique particulière, on détermine la première séquence de données binaires à partir d'un système d'équations préalablement établi donnant la première séquence de données binaires en fonction des première et deuxième séquences d'ajout. Grâce aux caractéristiques précédentes, les bits d'ajout entrent pleinement dans le processus de décodage itératif. Ils sont aussi bien protégés, voire mieux, que les autres bits. On améliore ainsi les performances du turbodécodage. En variante, on détermine la première séquence de données binaires à partir d'un système d'équations établi à la volée et donnant la première séquence de données binaires en fonction des première et deuxième séquences d'ajout. Cette variante confère simplicité et rapidité au décodage. Selon une caractéristique particulière, on effectue en outre itérativement: - au moins une deuxième opération élémentaire de décodage d'un code convolutif récursif, consistant à décoder une deuxième sousséquence de la séquence de symboles d'origine par une technique de décodage mettant en oeuvre le deuxième polynôme diviseur et prenant au moins en compte une deuxième séquence de données binaires fonction des première et deuxième séquences d'ajout. Selon une caractéristique particulière, on détermine la deuxième séquence de données binaires à partir d'un système d'équations préalablement établi donnant la deuxième séquence de données binaires en fonction des première et deuxième séquences d'ajout. En variante, on détermine la deuxième séquence de données binaires à partir d'un système d'équations établi à la volée et donnant la deuxième séquence de données binaires en fonction des première et deuxième séquences d'ajout. Selon une caractéristique particulière, on effectue en outre itérativement: - au moins une opération d'entrelacement d'une séquence représentative de la séquence d'origine; et: - lors de la première opération élémentaire de décodage, on détermine au moins une première séquence d'information extrinsèque, et - en parallèle à l'opération d'entrelacement, on effectue une première opération de calcul, consistant à calculer une première séquence d'information a priori en fonction de la première séquence d'information extrinsèque, la première séquence d'information a priori étant prise en compte lors de la deuxième opération élémentaire de décodage. Les caractéristiques précédentes présentent les mêmes avantages que ceux mentionnés en relation avec la première opération élémentaire de décodage et la détermination de la première séquence de données binaires. Selon une caractéristique particulière, on détermine la première séquence d'information a priori à partir d'un système d'équations préalablement établi donnant la première séquence d'information a priori en fonction de la première séquence d'information extrinsèque. En variante, on détermine la première séquence d'information a priori à partir d'un système d'équations établi à la volée et donnant la première séquence d'information a priori en fonction de la première séquence d'information extrinsèque. Selon une caractéristique particulière, on effectue en outre itérativement: - au moins une opération de désentrelacement d'une séquence représentative de la séquence d'origine entrelacée; et: - lors de la deuxième opération élémentaire de décodage, on détermine au moins une deuxième séquence d'information extrinsèque, et - en parallèle à l'opération de désentrelacement, on effectue une deuxième opération de calcul, consistant à calculer une deuxième séquence d'information a priori en fonction de la deuxième séquence d'information extrinsèque, la deuxième séquence d'information a priori étant prise en compte lors de la première opération élémentaire de décodage. Selon une caractéristique particulière, on détermine la deuxième séquence d'information a priori à partir d'un système d'équations préalablement établi donnant la deuxième séquence d'information a priori en fonction de la deuxième séquence d'information extrinsèque. En variante, on détermine la deuxième séquence d'information a priori à partir d'un système d'équations établi à la volée et donnant la deuxième séquence d'information a priori en fonction de la deuxième séquence d'information extrinsèque. Selon une caractéristique particulière, la première séquence d'ajout ayant été entièrement poinçonnée lors du codage, la deuxième séquence de données binaires prise en compte lors de la deuxième opération élémentaire de décodage est identique à la deuxième séquence d'ajout. Selon une caractéristique particulière, la deuxième séquence d'ajout ayant été entièrement poinçonnée lors du codage, la première séquence de données binaires prise en compte lors de la première opération élémentaire de décodage est identique à la première séquence d'ajout. Dans le même but que précédemment, la présente invention propose de plus un dispositif de décodage d'au moins une séquence de symboles d'origine, remarquable en ce que la séquence de symboles d'origine est représentative d'une séquence binaire codée au moyen d'un dispositif de codage tel que ci-dessus. Les caractéristiques particulières et les avantages du dispositif de décodage étant les mêmes que ceux du procédé de décodage selon l'invention, ils ne sont pas rappelés ici. La présente invention vise aussi un appareil de traitement de signaux numériques, comportant des moyens adaptés à mettre en oeuvre un procédé de codage et/ou un procédé de décodage tels que ci-dessus. La présente invention vise aussi un appareil de traitement de signaux numériques, comportant un dispositif de codage et/ou un dispositif de décodage tels que ci-dessus. La présente invention vise aussi un réseau de télécommunications, comportant des moyens adaptés à mettre en oeuvre un procédé de codage et/ou un procédé de décodage tels que ci-dessus. La présente invention vise aussi un réseau de télécommunications, comportant un dispositif de codage et/ou un dispositif de décodage tels que ci- dessus. La présente invention vise aussi une station mobile dans un réseau de télécommunications, comportant des moyens adaptés à mettre en oeuvre un procédé de codage et/ou un procédé de décodage tels que ci-dessus. La présente invention vise aussi une station mobile dans un réseau de télécommunications, comportant un dispositif de codage et/ou un dispositif de décodage tels que ci-dessus. La présente invention vise aussi un dispositif de traitement de signaux représentatifs de parole, comportant un dispositif de codage et/ou un dispositif de décodage tels que ci-dessus. La présente invention vise aussi un dispositif de transmission de données comportant un émetteur adapté à mettre en oeuvre un protocole de transmission par paquets, comportant un dispositif de codage et/ou un dispositif de décodage et/ou un dispositif de traitement de signaux représentatifs de parole tels que ci-dessus. Selon une caractéristique particulière du dispositif de transmission de données, le protocole de transmission par paquets est de type ATM (mode de transfert asynchrone, en anglais "Asynchronous Transfer Mode"). En variante, le protocole de transmission par paquets est de type IP (protocole de transmission utilisé sur Internet, en anglais "Intemet Protocor'). L'invention vise aussi: - un moyen de stockage d'informations lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique, permettant la mise en oeuvre du procédé de codage et/ou du procédé de décodage de l'invention tel celui ci-dessus, et - un moyen de stockage d'informations amovible, partiellement ou totalement, lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique, permettant la mise en oeuvre du procédé de codage et/ou du procédé de décodage de l'invention tel que ci- dessus. L'invention vise aussi un programme d'ordinateur comportant des séquences d'instructions pour mettre en oeuvre un procédé de codage et/ou de décodage tels que ci-dessus. Les caractéristiques particulières et les avantages des différents appareils de traitement de signaux numériques, des différents réseaux de télécommunications, des différentes stations mobiles, du dispositif de traitement de signaux représentatifs de parole, du dispositif de transmission de données, des moyens de stockage d'informations et du programme d'ordinateur étant les mêmes que ceux des procédés et dispositifs de codage et de décodage selon l'invention, ils ne sont pas rappelés ici. D'autres aspects et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit de modes particuliers de réalisation, donnés à titre d'exemples non limitatifs. La description se réfère aux dessins qui l'accompagnent, dans lesquels: - la figure 1 représente schématiquement un dispositif électronique comportant un dispositif de codage conforme à la présente invention, dans un mode particulier de réalisation; - la figure 2 représente schématiquement, sous forme de schéma bloc, un dispositif de codage correspondant à un turbocode convolutif parallèle, conforme à la présente invention, dans un mode particulier de réalisation; - la figure 3 représente schématiquement un dispositif électronique comportant un dispositif de décodage conforme à la présente invention, dans un mode particulier de réalisation; - la figure 4 représente schématiquement, sous forme de schéma bloc, un dispositif de décodage correspondant à un turbocode convolutif parallèle, conforme à la présente invention, dans un mode particulier de réalisation; - la figure 5 est un organigramme représentant schématiquement le fonctionnement d'un dispositif de codage tel que celui inclus dans le dispositif électronique de la figure 1, dans un mode particulier de réalisation; - la figure 6 est un organigramme représentant schématiquement des opérations de décodage mises en oeuvre par un dispositif de décodage tel que celui inclus dans le dispositif électronique de la figure 3, conformément à la présente invention, dans un mode particulier de réalisation; - la figure 7 est un organigramme représentant schématiquement une opération de turbodécodage incluse dans l'organigramme de la figure 6, dans un mode particulier de réalisation de la présente invention; et - la figure 8 représente schématiquement un dispositif de codage correspondant à un turbocode convolutif incluant plusieurs entrées, conforme à une variante de réalisation de la présente invention. De façon générale, un turbocodeur du type de ceux apparaissant dans l'invention, ayant pour rendement 1/3, peut être considéré comme une paire de codeurs récursifs convolutifs mettant en oeuvre des polynômes diviseurs. Le premier codeur produit une séquence de contrôle à partir d'une séquence de symboles à coder u et le second codeur produit une séquence de contrôle à partir d'une séquence entrelacée u* obtenue par entrelacement de la séquence u. Soit gi(x) le polynôme diviseur du premier codeur. Soit m le degré du polynôme gi(x) et NO le plus petit entier tel que gi(x) soit un diviseur du polynôme xNO+1. Ce nombre NO est appelé "période" de gi(x). Soit g2(x) le polynôme diviseur du deuxième codeur. gi(x) et g2(x) ont la propriété suivante: si gi(x) = fl(x-x,) est la i factorisation complète de gi(x) dans un corps d'extension du corps à deux éléments, alors la factorisation complète de g2(x) est fl(x-x, ') o (p est un automorphisme (noté exponentiellement) dudit corps d'extension. Dans la suite, un tel polynôme g2(x) sera dit compatible avec gi(x). En particulier, un polynôme est toujours compatible avec lui-même. On remarquera que deux polynômes compatibles ont le même degré et la même période. Considérons par exemple la factorisation gl(x)=(x-c)(x-cx2)(x-a4) de g9(x) = x3+x+1 o a est une racine primitive septième de l'unité et appartient au corps contenant huit éléments. Considérons les six automorphismes (pi ÀX->o' de ce corps à huit éléments. On vérifie que 'pi, (P2 et Y4 produisent g2(x) = g(x) alors que (p3, p6 et (95 produisent g2(x)= x3+x2+ 1 qui se factorise comme g2(x)=(x-a3)(x-a6)(x-a5). Dans la suite, on supposera que gi(x) = g2(x). Par convention, gi(x) et g2(x) seront notés g(x). Soit n un multiple de NO: n = M.N0, M étant un entier. Le premier codeur produit des bits de padding garantissant son retour à zéro et une séquence de contrôle à partir d'une séquence de symboles d'informations binaires à coder u de longueur n. La séquence de symboles u possède une représentation polynomiale u(x), de degré n -1, avec des coefficients binaires. m-1 Ainsi, le premier codeur code une séquence al(x) = u(x) + yplxi+n i=0 en une séquence v1(x) = ai(x) .hl(x)/g(x) o: - hi(x) et g(x) sont deux polynômes premiers entre eux, et - les m symboles binaires pli (bits de padding) sont choisis de telle façon que a,(x) soit un multiple de g(x). Par ailleurs, la séquence u(x) est entrelacée en une séquence u*(x) par une permutation préservant la divisibilité par g(x). Ces permutations sont, dans une représentation o les données binaires de la séquence u sont écrites et lues, ligne par ligne, dans un tableau à NO colonnes et M lignes, NO étant le plus petit entier tel que le polynôme diviseur g(x) divise xNO+1, la résultante - d'une permutation intercolonnes, automorphisme du code cyclique de longueur NO et de polynôme générateur g(x), qui agit par permutation sur les NO colonnes du tableau représentant ai, - et d'un nombre quelconque de permutations élémentaires intra-colonne, chacune de ces permutations étant une permutation quelconque des symboles d'une colonne dudit tableau. m-1 Le deuxième codeur code une séquence a2(x) = u*(x) + /p2xiX' en i=O une séquence v2(x) = a2(x).h2(x)/g(x) o - h2(x) et g(x) sont deux polynômes premiers entre eux, et - les m symboles binaires P2i (bits de padding) sont choisis de telle façon que a2(x) soit un multiple de g(x). Globalement, le turbocodeur produit les séquences u, pl (= m-1 m-I "Pl,Xi), P2 (= -p2,xi), Vi et _v2 qui seront transmises sur un canal. i=O i=O On remarque alors que les bits de padding sont reliés entre eux par une relation linéaire qui ne dépend que de l'entrelaceur et, plus précisément, que de la permutation résultante qui permute les NO colonnes du tableau décrivant cet entrelaceur. A titre d'illustration, on considère dans ce qui suit un polynôme diviseur g(x) égal à 1+x2+x3. Sa période, NO, vaut 7. On considère une séquence à coder de 147 bits (n = 147) et des polynômes hi(x) et h2(x) tous deux égaux à 1+x+x3. En variante, on peut poinçonner en partie les séquences de padding, puisqu'il existe des relations linéaires entre les deux séquences de padding. Dans ces conditions, un entrelaceur préservant la divisibilité par g(x) doit avoir une taille multiple de 7; si on écrit les données ligne par ligne dans un tableau à 7 colonnes, on peut permuter les données à l'intérieur de chaque colonne d'une façon quelconque et permuter les colonnes entre elles selon certaines conditions préservant la divisibilité par g(x), avant de lire ligne par ligne les données permutées. En numérotant les colonnes dans un ordre croissant de 0 à 6, on note (bo, b.,..., bk) la permutation qui fait passer la colonne de rang bo au rang bi, la colonne de rang b. au rang b2,... et la colonne de rang bk au rang b0. On note (co, c1,..., ck)(do, dl,...., dk) la composée de deux permutations (co, cl,..., ck) et (do, di,..., dk). La table T qui suit donne la liste des 168 permutations inter-colonnes qui préservent la divisibilité par g(x). Identité (1 2 4) (3 6 5) (1 4 2) (3 5 6) (01 2 3 4 5 6) (026) (1 4 3) (046) (3 2 5) (0246135) (045)(162) (015)(364) (0 3 6 2 514) (064) (2 3 5) (054) (1 2 6) (0 4 1 5 2 6 3) (013) (2 5 4) (023) (1 6 5) (0 5 31 6 4 2) (032)(1 5 6) (062)(1 3 4) (0 6 5 4 3 21) (051) (346) (031) (2 4 5) (15) (23) (136) (245) (143) (256) (056)(134) (0351426) (046)(215) (0312465) (0416325) (05)(2364) (0214)(36) (064)(315) (0132654) (0453) (26) (0543) (12) (03) (16) (0164352) (02)(56) (0634512) (061)(254) (01)(2346) (0241)(35) (23) (46) (134)(265) (162)(354) (0136)(45) (0316)(24) (06)(25) (035)(126) (0632145) (015)(234) (0251634) (04)(53) (0561324) (0624153) (0125643) (03)(1465) (052) (143) (02) (1546) (0412) (36) (0421)(56) (051)(362) (0264531) (1 5) (46) (126) (345) (163) (254) (0541236) (0243516) (06)(1532) (0265)(13) (0625)(14) (05)(34) (034)(162) (04)(1523) (0124)(56) (063) (245) (0564213) (023)(146) (0142)(35) (032)(465) (0451362) (0432561) (01)(36) (0352641) (24) (36) (14) (56) (12) (35) (0145326) (046)(123) (0256)(34) (0435)(16) (0213645) (015)(624) (064)(125) (0354)(26) (0523614) (023)(154) (0163)(25) (0426513) (0562)(13) (0615342) (032)(164) (0346521) (051)(324) (0631)(45) (15) (2 4 3 6) (1 4 5 6)(23) (13)(25) (0 5 2 6) (14) (046) (1 3 5) (034 2 1 5 6) (0 4 2 31 6 5) (0 3 6 4 1 2 5) (05) (2 4 6 3) (0 6 4)(1 3 2) (0263154) (014)(365) (03) (45) (053) (1 6 2) (043) (1 2 6) (012)(3 5 6) (0652)(34) (02)(1645) (0 2 5 3 4 61) (01)(24) (0 6 2 3 541) (26) (34) (1 6 5 4) (23) (1 3 5 2) (46) * (016) (2 4 5) (06) (13) (036) (2 5 4) (0 6 1 4 2 3 5) (0345) (12) (015) (2 6 3) (04) (1 3 2 5) (024) (3 5 6) (0534)(16) (03)(1564) (0146253) (0651243) (0 5 4 6 312) (0436152) (02)(14) (021) (3 6 5) (051) (2 6 4) (0456231) (15) (2 6 3 4) (16) (45) (1 2 5 3) (46) (0 5 32 4 1 6) (06) (1 2 3 5) (0 2 1 5 4 36) (0 6 5) (1 4 3) (025) (1 3 4) (05) (26) (04)(12) (031 5 6 2 4) (01 6 5 2 34) (0 2 3) (4 5 6) (0521463) (0613)(24) (01 3 5 4 6 2) (042)(3 6 5) (032)(1 4 5) (0361) (25) (0 1) (2 6 4 3) (041) (3 5 6) Table T Un entrelaceur ayant une mise en oeuvre simple est par exemple un entrelaceur "x vers x32" défini comme suit: si u désigne la séquence d'entrée et u* la séquence permutée, cet entrelaceur permute chaque bit en position i dans u vers une position (32.i modulo 147) dans u*. Cet entrelaceur peut être obtenu par la composée: (i) de la permutation intercolonnes 1-I = (1 4 2)(3 5 6), qui figure dans la table des permutations inter-colonnes donnée plus haut et (ii) de permutations intra- colonnes. Ainsi, cet entrelaceur préserve la divisibilité par g, tout en conservant une mise en oeuvre simple. De façon générale, on pourra utiliser des entrelaceurs de la forme "x vers xe, o e est une puissance de 2 modulo n. Ces entrelaceurs sont définis comme suit: si u désigne la séquence d'entrée et u* la séquence permutée, I'entrelaceur permute chaque bit qui se trouve initialement en position i dans u, vers une position (e.i modulo n) dans u*. A chaque séquence à coder u et u*, on ajoute 3 bits de padding pour que la concaténation de chaque séquence à coder avec sa séquence de 3 bits de padding associée garantisse un retour à zéro de chacun des codeurs codant chaque séquence ainsi obtenue. On note: - P1=(plO,pll,p12) la séquence de padding ajoutée à la séquence u par le premier codeur, - P2=(P20,P21,P22) la séquence de padding ajoutée à la séquence u* par le deuxième codeur, -, la séquence de parité issue du premier codeur, et - v2 la séquence de parité issue du deuxième codeur. On transmet la séquence (u,v1,v2,pl,p2). On décrit maintenant la relation existant entre les bits de padding. a,(x) est égal à u(x)+p1(x).x" et est divisible par g(x). On considère une permutation qui transforme la séquence ai(x) en une séquence a1'(x) égale à u*(x)+p",(x).xn. Considérons la permutation inter-colonnes FI = (1 4 2)(3 5 6) utilisée pour définir la permutation globale qui permute la sequence u en une séquence u* et qui, ici, agit sur des séquences de 7 bits. La séquence p", est obtenue par la permutation Fi d'une séquence pl étendue à 7 bits valant [Plo Pli P12 0 0 0]. Ainsi, p'(x)= pl0+P11.X4+p12.X = P10O + p12.X + p 1.X4. Par construction, la permutation I est une permutation préservant la divisibilité par g(x). Aussi, al'(x) est divisible par g(x). Le résidu de P"i modulo g(x) vaut p"(x)=(po0+Pll)+(pll+p12).x+pl.X2. Par conséquent, la séquence a"(x) valant u*(x)+p"(x).xn est aussi divisible par g(x). Par ailleurs, a2(x) vaut u*(x)+p2(x).xn et est divisible par g(x). Comme g est de degré 3 et comme p" et P2 sont de degré 2, p" et P2 sont égaux. On en déduit les relations suivantes entre pi et P2 qui ne dépendent que des permutations de colonnes de l'entrelaceur garantissant le retour à zéro du codeur, soit ici IH = (1 4 2)(3 5 6): P20=P10+P1 1 P21=P1+P12 P22=P1 1 Ce système d'équations est inversible: on peut aussi trouver facilement pi en fonction de P2. Cette façon de faire est applicable quelle que soit la permutation agissant sur les colonnes préservant la divisibilité par g. On peut généraliser l'obtention des équations reliant les bits de padding: d'abord en complétant la première séquence de padding pi avec des zéros pour obtenir une séquence de longueur égale à la période du polynôme de rétroaction g(x), - puis en déterminant la séquence pi" obtenue par entrelacement de la séquence de padding pi avec la permutation résultante agissant sur les colonnes qui a été définie pour transformer u en u*, - et enfin en calculant le résidu de pl" modulo g. Dans le cas particulier o la permutation inter-colonnes est l'identité, les séquences p1i et P2 sont identiques. En variante, on poinçonne les séquences de padding en transmettant la séquence (u,vl,v2,pp) o pp inclut des bits de padding de pi et P2 et, de façon avantageuse, une combinaison linéairement indépendante des bits de pi et de P2, ou, de façon plus générale, une partie de la première et de la deuxième séquences de padding pi et P2 qui reste représentative de ces deux séquences, c'est-à-dire qui permet de retrouver les deux séquences dans leur intégralité. De préférence, on poinçonne, soit la première séquence de bits de padding pi dans son intégralité, soit la deuxième séquence de bits de padding P2 dans son intégralité. On décrit maintenant de façon générale un turbodécodeur. Le turbodécodage est une opération itérative bien connue de l'homme du métier. Pour plus de détails, on pourra se reporter utilement: - à l'article de J. HAGENAUER, E. OFFER et L. PAPKE intitulé "Iterative decoding of binary block and convolutional codes", in IEEE Transactions on Information Theory, mars 1996; - à l'article de J. HAGENAUER, P. ROBERTSON et L. PAPKE intitulé "Iterative (turbo)decoding of systematic convolutional codes with the MAP and SOVA algorithms", in Informationstechnische Gesellschaft (ITG) Fachbericht, pages 21 à 29, octobre 1994 et - à l'article de C. BERROU, S. EVANO et G. BATTAIL, intitulé "Turbo-block-codes", publié avec les comptes-rendus du séminaire "turbo coding" organisé par l'Institut de Technologie de Lund (Suède) (Département d'électronique appliquée) en août 1996. Néanmoins, dans l'état de l'art, on n'a pas de relations particulières qui lient les bits de padding. Ici, pour optimiser la qualité du décodage, le turbodécodeur va utiliser le système d'équations qui lie pi et P2 à la fois au niveau de l'entrée des décodeurs élémentaires correspondants o une information a priori sur pl et P2 sera disponible et au niveau de leur sortie, o une information extrinsèque sur pi et P2 sera fournie. On décrit maintenant un mode particulier de réalisation de la présente invention, à l'aide des figures 1 à 8. La figure 1 illustre schématiquement la constitution d'une station de réseau ou station de codage informatique, sous forme de schéma synoptique. Cette station comporte un clavier 111, un écran 109, une source d'information externe 110, un émetteur hertzien 106, conjointement reliés à un port d'entrées/sorties 103 d'une carte de traitement 101. La carte de traitement 101 comporte, reliés entre eux par un bus d'adresses et de données 102: - une unité centrale de traitement 100; une mémoire vive RAM 104; - une mémoire morte ROM 105; et - le port d'entrées/sorties 103. Chacun des éléments illustrés en figure 1 est bien connu de l'homme du métier des micro-ordinateurs et des systèmes de transmission et, plus généralement, des systèmes de traitement de l'information. Ces éléments communs ne sont donc pas décrits ici. On observe, cependant, que: - la source d'informations 110 est, par exemple, un périphérique d'interface, un capteur, un démodulateur, une mémoire externe ou un autre système de traitement d'information (non représenté), et est avantageusement adaptée à fournir des séquences de signaux représentatifs de parole, de messages de service ou de données multimédia, sous forme de séquences de données binaires, et que - I'émetteur hertzien 106 est adapté à mettre en oeuvre un protocole de transmission par paquets sur un canal non filaire, et à transmettre ces paquets sur un tel canal. On observe, en outre, que le mot "registre" utilisé dans la description désigne, dans chacune des mémoires 104 et 105, aussi bien une zone mémoire de faible capacité (quelques données binaires) qu'une zone mémoire de grande capacité (permettant de stocker un programme entier). La mémoire vive 104 conserve des données, des variables et des résultats intermédiaires de traitement, dans des registres de mémoire portant, dans la description, les mêmes noms que les données dont ils conservent les valeurs. La mémoire vive 104 comporte notamment: - un registre "données_source", dans lequel sont conservées, dans l'ordre de leur arrivée sur le bus 102, les données binaires en provenance de la source d'information 110, sous forme d'une séquence u, - un registre "nbdonnées", qui conserve un nombre entier correspondant au nombre de données binaires dans le registre "données_source", - un registre "donnéespermutées", dans lequel sont conservées, dans l'ordre de leur arrivée sur le bus 102, les données binaires permutées, comme décrit plus loin a l'aide de la figure 5, sous forme d'une séquence u*, et - un registre "données_à_émettre", dans lequel sont conservées les séquences à transmettre. La mémoire morte 105 est adaptée à conserver, dans des registres qui, par commodité, possèdent les mêmes noms que les données qu'ils conservent: le programme de fonctionnement de l'unité centrale de traitement , dans un registre "program", - la séquence g, dans un registre "g", - le degré m de g(x), dans un registre "m", - la séquence hl, dans un registre "hl", - la séquence h2, dans un registre "h2", - la valeur de NO, dans un registre "NO", - la valeur de n, dans un registre "n", et - le tableau définissant l'entrelaceur, dans un registre "entrelaceur'. L'unité centrale de traitement 100 est adaptée à mettre en oeuvre I'organigramme illustré en figure 5. On observe, en figure 2, qu'un dispositif de codage correspondant à un turbocode convolutif parallèle, conforme à la présente invention comporte notamment:' - une entrée de symboles à coder 201, o la source d'information 110 fournit une séquence de symboles binaires à transmettre, ou "à coder", u, - un premier codeur 202, qui fournit, à partir de la séquence u, deux séquences Pl et vy de symboles représentatives de la séquence u, - un entrelaceur 203, qui fournit, à partir de la séquence u, une séquence entrelacée u*, dont les symboles sont les symboles de la séquence u, mais dans un ordre différent, et - un deuxième codeur 204, qui fournit, à partir de la séquence entrelacée u*, deux séquences P2 et V2 de symboles représentatives de la séquence u*. En variante, la séquence P2 pourra être déterminée à partir de la seule connaissance de la séquence pi, soit par un calcul utilisant la permutation inter-colonnes FI, comme décrit plus haut, soit, de préférence, à partir d'une table de conversion donnant P2 en fonction de pl, cette table de conversion ayant été établie au préalable. Les cinq séquences u, vl, v2, Pi et P2 sont transmises pour être, ensuite, décodées. Dans la suite de la description, on s'intéresse de préférence aux entrelaceurs de type "x vers x32" de taille 147, bien que la présente invention ne se limite pas à ce type d'entrelaceur, mais concerne, bien plus généralement, tous les entrelaceurs préservant la divisibilité par g(x). La figure 3 illustre schématiquement la constitution d'une station de réseau ou station de décodage informatique, sous forme de schéma synoptique. Cette station comporte un clavier 311, un écran 309, un destinataire d'information externe 310, un récepteur hertzien 306, conjointement reliés à un port d'entrées/sorties 303 d'une carte de traitement 301. La carte de traitement 301 comporte, reliés entre eux par un bus d'adresses et de données 302: - une unité centrale de traitement 300 - une mémoire vive RAM 304; - une mémoire morte ROM 305; et - le port d'entrées/sorties 303. Chacun des éléments illustrés en figure 3 est bien connu de l'homme du métier des micro-ordinateurs et des systèmes de transmission et, plus généralement, des systèmes de traitement de l'information. Ces éléments communs ne sont donc pas décrits ici. On observe, cependant, que: - le destinataire d'information 310 est, par exemple, un périphérique d'interface, un afficheur, un modulateur, une mémoire externe ou un autre système de traitement d'information (non représenté), et est avantageusement adapté à recevoir des séquences de signaux représentatifs de parole, de messages de service ou de données multimédia, sous forme de séquences de données binaires, et que - le récepteur hertzien 306 est adapté à mettre en oeuvre un protocole de transmission par paquets sur un canal non filaire, et à recevoir ces paquets sur un tel canal. On observe, en outre, que le mot "registre" utilisé dans la description désigne, dans chacune des mémoires 304 et 305, aussi bien une zone mémoire de faible capacité (quelques données binaires) qu'une zone mémoire de grande capacité (permettant de stocker un programme entier). La mémoire vive 304 conserve des données, des variables et des résultats intermédiaires de traitement, dans des registres de mémoire portant, dans la description, les mêmes noms que les données dont ils conservent les valeurs. La mémoire vive 304 comporte notamment: - un registre "donnéesreçues", dans lequel est conservée, dans l'ordre d'arrivée des données binaires sur le bus 302 en provenance du canal de transmission, une estimation douce de ces données binaires, équivalente à une mesure de fiabilité, sous forme d'une séquence, - un registre "infextrinsèques", dans lequel sont conservées, à un instant donné, les informations extrinsèques et a priori correspondant aux séquences u, pi et P2, - un registre "données_estimées", dans lequel est conservée, à un instant donné, une séquence estimée û fournie en sortie par le dispositif de décodage de l'invention, comme décrit plus loin à l'aide de la figure 4, un registre "nbiteration", qui conserve un nombre entier correspondant à un compteur d'itérations effectuées par le dispositif de décodage concernant une séquence u reçue, comme décrit plus loin à l'aide de la figure 4, et - un registre "nb_données", qui conserve un nombre entier correspondant au nombre de données binaires dans le registre "donnéesreçues". La mémoire morte 305 est adaptée à conserver, dans des registres qui, par commodité, possèdent les mêmes noms que les données qu'ils conservent: - le programme de fonctionnement de l'unité centrale de traitement 300, dans un registre "Program", - la séquence g, dans un registre "g", - le degré m de g(x), dans un registre "m", - la séquence hl, dans un registre "hl", - la séquence h2, dans un registre "h2", - la valeur de NO, dans un registre "NO", - la valeur de n, dans un registre "n", et - le tableau définissant l'entrelaceur et son entrelaceur inverse, dans un registre "Entrelaceur". L'unité centrale de traitement 300 est adaptée à mettre en oeuvre I'organigramme illustré en figure 6. En figure 4, on observe qu'un dispositif de décodage comporte notamment:' - cinq entrées 401, 402, 403, 410 et 411 de séquences représentatives de u, v2, p2 et P2, qui, par commodité, sont aussi notées u, _v, v2, 21 et P2, la séquence reçue, constituée de ces cinq séquences, étant notée r; un premier décodeur 404 à entrée et sortie douces ("soft input oufput') correspondant au codeur 202 (figure 2): Le premier décodeur 404 reçoit en entrée - les séquences u et va, - une séquence 2', définie plus loin, et - deux séquences d'information a priori w4 et wpl décrites plus loin. Le premier décodeur 404 fournit en sortie: - deux séquences d'information extrinsèque w1 et wpl', et - une séquence estimée _ sur une sortie 416. Le dispositif de décodage illustré en figure 4 comporte en outre - un entrelaceur 405 (noté "Entrelaceur 17' sur la figure 4), basé sur la même permutation que celle définie par I'entrelaceur 203 utilisé dans le dispositif de codage; I'entrelaceur 405 reçoit en entrée les séquences u et w1 et les entrelace respectivement en des séquences u* et w2; - un opérateur 412, qui détermine une information a priori wp2 à partir de l'information extrinsèque wpi'; - un deuxième décodeur 406 à entrée et sortie douces, correspondant au codeur 204. Ce second décodeur 406 reçoit en entrée - les séquences W2, WP2, P'2, U* et V2. Le second décodeur 406 fournit en sortie: - deux séquences d'information extrinsèque w3 et Wp2', et - une séquence estimée _*. Le dispositif de décodage illustré en figure 4 comporte de plus - un désentrelaceur 408 (noté "Entrelaceur I7 -" sur la figure 4), inverse de l'entrelaceur 405, recevant en entrée la séquence _* et fournissant en sortie une séquence estimée g, sur une sortie 409 (cette estimation étant améliorée par rapport à celle fournie, une demi-itération auparavant, sur la sortie 416); - un désentrelaceur 407 (noté aussi "Entrelaceur 7 -f" sur la figure 4), inverse de l'entrelaceur 405, recevant en entrée la séquence d'information extrinsèque w3 et fournissant en sortie la séquence d'information a priori w4; - un opérateur 414, qui détermine une séquence p', à partir des séquences pi et P22; - un opérateur 415, qui détermine une séquence P'2 à partir des séquences pi et P2; - un opérateur 413, qui détermine une information a priori wp, à partir de l'information extrinsèque WP2'; et - la sortie 409, sur laquelle le dispositif de décodage fournit la séquence estimée u, en sortie du désentrelaceur 408. On ne prend en compte une séquence estimée û qu'à la suite d'un nombre d'itérations prédéterminé (voir l'article "Near Shannon limit error- correcting coding and decoding: turbocodes" cité supra). Dans le mode de réalisation préféré décrit ici, les décodeurs 404 et 406 sont initialisés en prenant en compte le fait que les codeurs 202 et 204 possèdent, chacun, un état initial et un état final nuls. En figure 5, qui représente le fonctionnement d'un dispositif de codage tel que celui inclus dans le dispositif électronique illustré en figure 1, on observe qu'après une opération d'initialisation 500, au cours de laquelle les registres de la mémoire vive 104 sont initialisés (nb_données = "0"), au cours d'une opération 501, l'unité centrale 100 attend de recevoir, puis reçoit une donnée binaire à transmettre, la positionne en mémoire vive 104, dans le registre "données_source" et incrémente le compteur "nb_données" d'une unité. Ensuite, au cours d'un test 502, l'unité centrale 100 détermine si le nombre entier conservé dans le registre "nb_données" est égal ou non à n (valeur conservée en mémoire morte 105). Lorsque le résultat du test 502 est négatif, I'opération 501 est réitérée. Lorsque le résultat du test 502 est positif, au cours d'une opération 508, le premier codeur 202 (voir figure 2) effectue simultanément la détermination de la séquence de padding Pi, la division par g(x) du polynôme a(x) associé à la séquence de données binaires obtenue par concaténation des séquences u et Pi (Pi étant déterminé pour que le reste de cette division soit nul) et le produit du résultat de cette division par hi(x). Les séquences u, pi et le résultat de cette opération, v1, sont mis en mémoire dans le registre "donnéesaà_émettre". Parallèlement à l'opération 508, au cours d'une opération 506, les données binaires de la séquence u sont successivement lues dans le registre "donnéesreçues", dans l'ordre décrit par le tableau "entrelaceu' conservé en mémoire morte 105. Les données qui résultent successivement de cette lecture sont mises en mémoire dans le registre "donnéespermutées" de la mémoire vive 104. Ensuite, au cours d'une opération 510, le deuxième codeur 204 effectue simultanément la détermination de la séquence de padding P2, la division par g(x) du polynôme b(x) associé à la séquence de données binaires obtenue par concaténation des séquences u* et P2 (P2 étant déterminé pour que le reste de cette division soit nul) et le produit du résultat de cette division par h2(x). La séquence P2 et le résultat de cette opération, v2, sont mis en mémoire dans le registre "données_à_émettre". Au cours d'une opération 509, les séquences u, pi, P2, vi et v2 sont émises en utilisant, à cet effet, l'émetteur 106. Ensuite, les registres de la mémoire 104 sont à nouveau initialisés (on retourne à l'étape 500); en particulier le compteur nb_données est remis à "0". Puis l'opération 501 est réitérée. En variante, au cours de l'opération 509, on n'émet pas intégralement les séquences u, vI, v2, Pi et P2 mais seulement un sous- ensemble de celles-ci. Cette variante est connue de l'homme du métier sous le nom de poinçonnage. Habituellement, on ne poinçonne pas les bits de padding. Ici, grâce à l'entrelaceur préservant la divisibilité par g(x), on peut établir des relations entre les bits de padding; ainsi, on peut poinçonner un certain nombre de bits de padding et n'émettre qu'un sous- ensemble de ces bits. De façon avantageuse, on n'émettra qu'un ensemble de bits de padding linéairement indépendants, mais qui reste représentatif des séquences pi et P2. En d'autres termes, la seule connaissance des bits de padding émis est nécessaire et suffisante pour reconstituer l'intégralité des séquences pi et P2. En figure 6, qui représente le fonctionnement d'un dispositif de décodage tel que celui inclus dans le dispositif électronique illustré en figure 3, on observe qu'après une opération d'initialisation 600, au cours de laquelle les registres de la mémoire vive 304 sont initialisés (nb_données = "0"), au cours d'une opération 601, I'unité centrale 300 attend de recevoir, puis reçoit une donnée sous forme douce correspondant à une mesure de fiabilité d'une donnée émise par l'émetteur 106 et reçue par le récepteur 306, la positionne en mémoire vive 304, dans le registre "donnéesreçues" et incrémente le compteur "nb_données" d'une unité. Ensuite, au cours d'un test 602, l'unité centrale 300 détermine si le nombre entier conservé dans le registre "nb_données" est égal ou non à 3n+2m (n et m étant des valeurs conservées en mémoire morte 305), 3n+2m étant le nombre total de données binaires émises par l'émetteur 106. Lorsque le résultat du test 602 est négatif, l'opération 601 est réitérée. Lorsque le résultat du test 602 est positif, au cours d'une opération de turbodécodage 603, détaillée plus loin, le dispositif de décodage donne une estimation û de la séquence u transmise. Puis, au cours d'une opération 604, I'unité centrale 300 fournit cette estimation û au destinataire d'information 310. Ensuite, les registres de la mémoire 304 sont à nouveau initialisés. En particulier, le compteur nb_données est remis à "0" et l'opération 601 est réitérée. En figure 7, qui détaille l'opération de turbodécodage 603, on observe qu'au cours d'une opération d'initialisation 700, les registres de la mémoire vive 304 sont initialisés: le compteur nb_données et les informations a priori w2, w4, wp, et WP2 sont remis à zéro (on suppose ici que l'entropie de la source est nulle). En outre, I'entrelaceur 405 entrelace la séquence d'entrée u et fournit une séquence u* qui est mémorisée dans le registre données reçues. Puis, au cours d'une opération 701, les opérateurs 414 et 415 calculent respectivement les séquences p'i et P'2 à partir des séquences P2 et pl et les mémorisent dans le registre donnéesreçues. Ensuite, au cours d'une opération 702, le registre nbiteration est incrémenté d'une unité. Puis, au cours d'une opération 703, le premier décodeur, 404 (correspondant au premier codeur élémentaire 202) met en oeuvre un algorithme de type à entrées douces et décisions douces (SISO, en anglais "Soft Input Soft Outpuf'), bien connu de l'homme du métier, tel que le BJCR, mentionné plus haut, ou le SOVA ("Soft Output Viterbi Algorithm"), comme suit: en prenant en compte un état initial et un état final du codeur nuls, le premier décodeur 404 considère comme entrées douces une estimation des séquences reçues u et vl, de la séquence p', et de wp1 et W4 (respectivement informations a priori sur pi et u) et fournit, d'une part, wpi' et w1 (respectivement informations extrinsèques sur Pi et u) et, d'autre part, une estimation _ de la séquence u. Pour de plus amples détails sur les algorithmes de décodage utilisés dans les turbocodes, on pourra se référer: - à l'article de L.R. BAHL, J. COCKE, F. JELINEK et J. RAVIV intitulé "Optimal decoding of linear codes for minimizing symbol error rate", in IEEE Transactions on Information Theory, mars 1974 qui décrit un algorithme dit "BJCR" généralement utilisé en relation avec les turbocodes; ou - à l'article de J. HAGENAUER et P. HOEHER intitulé "A Viterbi algorithm with soft decision outputs and its applications", publiée avec les comptes-rendus de la conférence IEEE GLOBECOM, pages 1680-1686, en novembre 1989. Au cours d'une opération 705, I'entrelaceur 405 entrelace la séquence w1 pour produire w2, information a priori sur u*. Parallèlement, au cours d'une opération 704, l'opérateur 412 calcule la séquence wp2 à partir de la séquence wpi'. Ensuite, au cours d'une opération 706, le deuxième décodeur 406 (correspondant au deuxième codeur élémentaire 204) met en oeuvre un algorithme de type à entrées douces et décisions douces, comme suit: en prenant en compte un état initial et un état final du codeur nuls, le deuxième décodeur 406 considère comme entrées douces une estimation des séquences reçues u* et v2 de la séquence P'2 et de wP2 et w2 (respectivement informations a priori sur P2 et u) et fournit, d'une part, wp2' et w3 (respectivement informations extrinsèques sur P2 et u*) et, d'autre part, une estimation _* de la séquence u*. Au cours d'une opération 708, le désentrelaceur 407 (entrelaceur inverse de 405) désentrelace la séquence d'information w3 pour produire w4, information a priori sur u. Parallèlement, au cours d'une opération 707, I'opérateur 413 calcule la séquence wp, à partir de la séquence WP2'. Les informations extrinsèques et a priori produites au cours des étapes 703, 704, 706 et 707 sont stockées dans le registre "inf extrinsèques" de la RAM 304. Ensuite, au cours d'un test 709, I'unité centrale 300 détermine si le nombre entier conservé dans le registre "nb_iteration" est égal ou non à un nombre prédéterminé maximal d'itérations à effectuer, conservé dans le registre "nbiteration_max" de la ROM 305. Lorsque le résultat du test 709 est négatif, I'opération 702 est réitérée. Lorsque le résultat du test 709 est positif, au cours d'une opération 710, le désentrelaceur 408 (identique au désentrelaceur 407) désentrelace la séquence _*, pour fournir une séquence désentrelacée à l'unité centrale 300, qui transforme alors la décision douce en décision dure, sous forme d'une séquence u, estimée de u. On détaille maintenant les opérations de calcul 701, 704 et 707, qui sont, au sein du dispositif de décodage, spécifiques à l'invention. Pour cela, reprenons l'exemple donné dans la description détaillée du dispositif de codage et considérons le dispositif de décodage correspondant. On a vu que dans l'exemple précité, les bits de padding sont liés par l'un des deux systèmes équivalents d'équations suivants (1) P20 = P10 + pll P21 = Pll + P12 P22 = Pll (2) P1 = P20 + P22 P12 = P22 + P21 Pll = P22 Ces relations pourront être prédéterminées selon la méthode décrite plus haut en regard du paragraphe décrivant les relations entre les bits de padding. Du côté du dispositif de décodage, on n'a que des estimations de pi et P2, et les décodeurs 404 et 406 vont tirer parti a la fois de P2 et pl. Ainsi, le décodeur 404 ne prendra pas directement l'information qu'il a sur pi ou P2 mais utilisera P'. De même, le décodeur 406 ne prendra pas directement l'information qu'il a sur pl ou P2 mais utilisera 1'2. Les opérateurs 413 et 414 utilisent le système (2), qui pourra être calculé à la volée ou, de préférence, conservé en mémoire sous forme d'une table de conversion, pour déterminer respectivement wpl à partir de Wp2' et p, à partir de pi et P2. Néanmoins, on notera que WP1, wp2', P2 et PC sont des informations douces et correspondent généralement à des logarithmes de rapport de vraisemblance. Aussi prendra-t-on soin d'effectuer les additions d'informations douces selon des méthodes non triviales mais bien connues de l'homme du métier des décodeurs. On pourra se référer par exemple au paragraphe "Likelihood algebra of a binary random variable" de l'article intitulé "Source controlled channel decoding" de J. HAGENAUER, in IEEE Transactions on communications, Vol. 43, N 9, septembre 1995. De même, les opérateurs 412 et 415 utilisent le système (1), qui pourra être calculé à la volée ou, de préférence, conservé en mémoire sous forme d'une table de conversion, pour déterminer respectivement WP2 à partir de WPl' et 2.2 à partir de p1 et P2. En variante, lorsque des bits de padding auront été poinçonnés lors de l'opération de codage, on initialisera les entrées douces de ces bits à une valeur nulle. Si la séquence pl a été complètement poinçonnée, l'entrée P'2 du deuxième décodeur 406 sera identique à P2. Réciproquement, si la séquence P2 a été complètement poinçonnée, I'entrée P'" du premier décodeur 404 sera identique à pl. Dans une autre variante, plus générale, I'invention ne se limite pas aux turbocodeurs composés de deux codeurs ou aux turbocodeurs à une entrée: elle peut s'appliquer à des turbocodeurs composés de plusieurs codeurs élémentaires ou à des turbocodeurs à plusieurs entrées, tels que ceux décrits dans le rapport de D. DIVSALAR et F. POLLARA cité en introduction. On veillera dans ce cas à ce que les entrelaceurs utilisés préservent la divisibilité par le ou les polynômes générateurs utilisés et à ce que les codeurs élémentaires soient initialisés à l'état nul et retournent à zéro grâce à des bits de padding, ces derniers n'étant pas entrelacés. On pourra alors établir les relations qui lient ces bits de padding et les utiliser dans le dispositif de décodage d'une façon similaire à ce qui a été exposé précédemment. Ainsi, la figure 8 décrit un dispositif de codage comportant un turbocodeur à plusieurs entrées u1, u2,..., Uk-1, uk conforme à l'invention. Les entrelaceurs 14, 12, *..., lk-1, Ik, désignés par les chiffres de référence 801 à 804, conservent la divisibilité par le polynôme de rétroaction g(x) utilisé dans les codeurs 805 et 806. Les séquences de padding pi et P2 ne sont pas entrelacées. Le dispositif de décodage correspondant peut être aisément déduit de la description du dispositif de codage, sur la base de la description du dispositif de décodage donnée précédemment dans le cas o on considérait une seule entrée et un seul entrelaceur. REVENDICATIONS 1. Procédé de codage d'au moins une séquence de données binaires d'origine (u), suivant lequel: - on effectue au moins une première opération d'ajout (508), consistant à compléter la séquence d'origine (u) par une première séquence de données binaires d'ajout (Pi) choisie de façon que la séquence d'origine (u), complétée par ladite première séquence d'ajout (pi), soit divisible par un premier polynôme diviseur (gi); - on effectue au moins une première opération de codage convolutif récursif (508), consistant à coder la séquence d'origine (u), complétée par la première séquence d'ajout (pi), par une technique de codage mettant en ceuvre ledit premier polynôme diviseur (g1); - on effectue au moins une opération d'entrelacement (506), consistant à permuter les données binaires de la séquence d'origine (u) à l'aide d'une permutation spécifique, de façon à obtenir une séquence entrelacée (u*) ledit procédé de codage étant caractérisé en ce que: - ladite permutation spécifique est, dans une représentation o les données binaires de la séquence d'origine (u) sont écrites et lues, ligne par ligne, dans un tableau à NO colonnes et M lignes, o NO est le plus petit entier tel que le premier polynôme diviseur (gà) divise le polynôme xN +1 et M est un entier positif, la résultante: d'une permutation inter-colonnes qui transforme le code cyclique de longueur NO dont le polynôme générateur est ledit premier polynôme diviseur (gi) en un code cyclique dont le polynôme générateur est un deuxième polynôme diviseur (g2), ladite permutation inter-colonnes permutant entre elles les NO colonnes du tableau représentant la séquence d'origine (u), et d'un nombre quelconque de permutations élémentaires intra- colonne, chacune desdites permutations élémentaires étant une permutation quelconque des symboles d'une colonne dudit tableau; et en ce que: - on effectue au moins une deuxième opération d'ajout (510), consistant à compléter la séquence entrelacée (u*) par une deuxième séquence de données binaires d'ajout (P2), choisie de façon que la séquence entrelacée (u*), complétée par la deuxième séquence d'ajout (P2), soit divisible par ledit deuxième polynôme diviseur (g2); et - on effectue au moins une deuxième opération de codage convolutif récursif (510), consistant à coder la séquence entrelacée (u*), complétée par ladite deuxième séquence d'ajout (P2), par une technique de codage mettant en oeuvre le deuxième polynôme diviseur (g2). 2. Procédé de codage selon la revendication 1, caractérisé en ce qu'on détermine les données binaires de la deuxième séquence d'ajout (P2) à partir de la seule connaissance des données binaires de la première séquence d'ajout (pi). 3. Procédé de codage selon la revendication 2, caractérisé en ce qu'on détermine les données binaires de la deuxième séquence d'ajout (P2) à partir d'une table de conversion préalablement établie donnant la deuxième séquence d'ajout (P2) en fonction de la première séquence d'ajout (pi). 4. Procédé de codage selon la revendication 2, caractérisé en ce qu'on détermine les données binaires de la deuxième séquence d'ajout (P2) à la volée en fonction des données binaires de la première séquence d'ajout (pi). 5. Procédé de codage selon l'une quelconque des revendications 1 à 4, caractérisé en ce que, pour construire ladite deuxième séquence d'ajout (P2) à partir de ladite première séquence d'ajout (pi) comportant un nombre de données égal au degré du premier polynôme diviseur (g1) - on complète la première séquence d'ajout (Pi) avec des zéros, de façon à obtenir une séquence de longueur égale à NO; - on permute les données binaires de la première séquence d'ajout (pi) à l'aide de ladite permutation inter-colonnes, de façon à obtenir une première séquence d'ajout entrelacée (p" ); - on détermine le résidu de la division polynomiale de la première séquence d'ajout entrelacée (p"n) par le deuxième polynôme diviseur (g2); et - on choisit comme deuxième séquence d'ajout (P2) ledit résidu. 6. Procédé de codage selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le premier polynôme diviseur (gO) et le deuxième polynôme diviseur (g2) sont identiques. 7. Procédé de codage selon la revendication 6, caractérisé en ce que lorsque ladite permutation inter-colonnes est la permutation identité, la deuxième séquence d'ajout (P2) est déterminée comme étant égale à la première séquence d'ajout (pi). 8. Procédé de codage selon l'une quelconque des revendications 1 à 7, caractérisé en ce qu'on poinçonne au moins une des séquences d'ajout (pi, P2). 9. Procédé de codage selon la revendication 8, caractérisé en ce qu'on poinçonne au moins une des séquences d'ajout (pl, P2) de telle sorte que la séquence codée comporte une partie des première et deuxième séquences d'ajout (pi, P2) qui reste représentative de l'ensemble des première et deuxième séquences d'ajout (pi, P2). 10. Procédé de codage selon la revendication 8 ou 9, caractérisé en ce qu'on poinçonne la première séquence d'ajout (Pi) dans son intégralité. 11. Procédé de codage selon la revendication 8 ou 9, caractérisé en ce qu'on poinçonne la deuxième séquence d'ajout (P2) dans son intégralité. 12. Dispositif de codage d'au moins une séquence de données binaires d'origine (u), comportant: - au moins des premiers moyens d'ajout (202), pour compléter la séquence d'origine (u) par une première séquence de données binaires d'ajout (pi) choisie de façon que la séquence d'origine (u), complétée par ladite 'première séquence d'ajout (pi), soit divisible par un premier polynôme diviseur (gl); - au moins des premiers moyens de codage convolutif récursif (202), pour coder la séquence d'origine (u), complétée par la première séquence d'ajout (pi), par une technique de codage mettant en oeuvre ledit premier polynôme diviseur (gi); -au moins des premiers moyens d'entrelacement (203), pour permuter les données binaires de la séquence d'origine (u) à l'aide d'une permutation spécifique, de façon à obtenir une séquence entrelacée (u*) ledit dispositif de codage étant caractérisé en ce que: - ladite permutation spécifique est, dans une représentation o les données binaires de la séquence d'origine (u) sont écrites et lues, ligne par ligne, dans un tableau à NO colonnes et M lignes, o NO est le plus petit entier tel que le premier polynôme diviseur (gi) divise le polynôme xNO+1 et M est un entier positif, la résultante: d'une permutation inter-colonnes qui transforme le code cyclique de longueur NO dont le polynôme générateur est ledit premier polynôme diviseur (gi) en un code cyclique dont le polynôme générateur est un deuxième polynôme diviseur (g2), ladite permutation inter-colonnes permutant entre elles les NO colonnes du tableau représentant la séquence d'origine (u), et d'un nombre quelconque de permutations élémentaires intra- colonne, chacune desdites permutations élémentaires étant une permutation quelconque des symboles d'une colonne dudit tableau; et en ce que ledit dispositif comporte en outre: - au moins des deuxièmes moyens d'ajout (204), pour compléter la séquence entrelacée (u*) par une deuxième séquence de données binaires d'ajout (P2), choisie de façon que la séquence entrelacée (u*), complétée par la deuxième séquence d'ajout (P2), soit divisible par ledit deuxième polynôme diviseur (g2); et - au moins des deuxièmes moyens de codage convolutif récursif (204), pour coder la séquence entrelacée (u*), complétée par ladite deuxième séquence d'ajout (P2), par une technique de codage mettant en oeuvre le deuxième polynôme diviseur (22). 13. Dispositif de codage selon la revendication 12, caractérisé en ce que lesdits deuxièmes moyens d'ajout (204) déterminent les données binaires de la deuxième séquence d'ajout (P2) à partir de la seule connaissance des données binaires de la première séquence d'ajout (Pi). 14. Dispositif de codage selon la revendication 13, caractérisé en ce que lesdits deuxièmes moyens d'ajout (204) déterminent les données binaires de la deuxième séquence d'ajout (P2) à partir d'une table de conversion préalablement établie donnant la deuxième séquence d'ajout (P2) en fonction de la première séquence d'ajout (Pi). 15. Dispositif de codage selon la revendication 13, caractérisé en ce que lesdits deuxièmes moyens d'ajout (204) déterminent les données binaires de la deuxième séquence d'ajout (P2) à la volée en fonction des données binaires de la première séquence d'ajout (Pi). 16. Dispositif de codage selon l'une quelconque des revendications 12 à 15, caractérisé en ce qu'il comporte en outre, pour construire lesdites première et deuxième séquences d'ajout (pi, P2) - des moyens pour choisir un nombre de données binaires de la première séquence d'ajout (pi) égal au degré du premier polynôme diviseur (ga); - des moyens pour compléter la première séquence d'ajout (Pi) avec des zéros, de façon à obtenir une séquence de longueur égate à NO; - des moyens pour permuter les données binaires de la première séquence d'ajout (pi) à l'aide de ladite permutation inter-colonnes, de façon à obtenir une première séquence d'ajout entrelacée (p"i); - des moyens pour déterminer le résidu de la division polynomiale de la première séquence d'ajout entrelacée (P"i) par le deuxième polynôme diviseur (.2); et - des moyens pour choisir comme deuxième séquence d'ajout (P2) ledit résidu. 17. Dispositif de codage selon l'une quelconque des revendications 12 à 16, caractérisé en ce que le premier polynôme diviseur (gi) et le deuxième polynôme diviseur ( 2) sont identiques. 18. Dispositif de codage selon la revendication 17, caractérisé en ce que lorsque ladite permutation inter-colonnes est la permutation identité, la deuxième séquence d'ajout (P2) est déterminée comme étant égale à la première séquence d'ajout (pi). 19. Dispositif de codage selon l'une quelconque des revendications 12 a 18, caractérisé en ce qu'il comporte en outre des moyens de poinçonnage pour poinçonner au moins une des séquences d'ajout (pi, p2). 20. Dispositif de codage selon la revendication 19, caractérisé en ce que lesdits moyens de poinçonnage poinçonnent au moins une des séquences d'ajout (pi, P2) de telle sorte que la séquence codée comporte une partie des première et deuxième séquences d'ajout (pi, P2) qui reste représentative de l'ensemble des première et deuxième séquences d'ajout (pi, P2). 21. Dispositif de codage selon la revendication 19 ou 20, caractérisé en ce que lesdits moyens de poinçonnage poinçonnent la première séquence d'ajout (pi) dans son intégralité. 22. Dispositif de codage selon la revendication 19 ou 20, caractérisé en ce que lesdits moyens de poinçonnage poinçonnent la deuxième séquence d'ajout (P2) dans son intégralité. 23. Procédé de décodage d'au moins une séquence de symboles d'origine, caractérisé en ce que la séquence de symboles d'origine est représentative d'une séquence binaire (u) codée à l'aide d'un procédé de codage selon l'une quelconque des revendications 1 à 11. 24. Procédé de décodage selon la revendication 23, caractérisé en ce qu'il met en oeuvre des opérations de décodage (703, 706) à entrées douces et sorties douces. 25. Procédé de décodage selon la revendication 23 ou 24, caractérisé en ce qu'on effectue itérativement: - au moins une première opération élémentaire de décodage d'un code convolutif récursif (703), consistant à décoder une première sous- séquence de ladite séquence de symboles d'origine par une technique de décodage mettant en oeuvre le premier polynôme diviseur (g1(x)) et prenant au moins en compte une première séquence de données binaires (P',) fonction des première et deuxième séquences d'ajout (pi, P2). 26. Procédé de décodage selon la revendication 25, caractérisé en ce qu'on détermine ladite première séquence de données binaires (p',) à partir d'un système d'équations préalablement établi donnant la première séquence de données binaires (p'e) en fonction des première et deuxième séquences d'ajout (Pi, P2). 27. Procédé de décodage selon la revendication 25, caractérisé en ce qu'on détermine ladite première séquence de données binaires (P',) à partir d'un système d'équations établi à la volée et donnant la première séquence de données binaires (p'i) en fonction des première et deuxième séquences d'ajout (P, P2). 28. Procédé de décodage selon l'une quelconque des revendications 23 à 27, caractérisé en ce qu'on effectue en outre itérativement: - au moins une deuxième opération élémentaire de décodage d'un code convolutif récursif (706), consistant à décoder une deuxième sous- séquence de ladite séquence de symboles d'origine par une technique de décodage mettant en oeuvre le deuxième polynôme diviseur (g2(x)) et prenant au moins en compte une deuxième séquence de données binaires (P'2) fonction des première et deuxième séquences d'ajout (Pi, P2). 29. Procédé de décodage selon la revendication 28, caractérisé en ce qu'on détermine ladite deuxième séquence de données binaires (P'2) à partir d'un système d'équations préalablement établi donnant la deuxième séquence de données binaires (P'2) en fonction des première et deuxième séquences d'ajout (pi, P2). 30. Procédé de décodage selon la revendication 28, caractérisé en ce qu'on détermine ladite deuxième séquence de données binaires (P'2) à partir d'un système d'équations établi à la volée et donnant la deuxième séquence de données binaires (P'2) en fonction des première et deuxième séquences d'ajout (Pl, P2). 31. Procédé de décodage selon l'une quelconque des revendications 23 à 30, caractérisé en ce qu'on effectue en outre itérativement: - au moins une opération d'entrelacement (705) d'une séquence représentative de la séquence d'origine; etenceque: - lors de la première opération élémentaire de décodage (703), on détermine au moins une première séquence d'information extrinsèque (wpl'), et - en parallèle à l'opération d'entrelacement (705), on effectue une première opération de calcul (704), consistant à calculer une première séquence d'information a priori (Wp2) en fonction de ladite première séquence d'information extrinsèque (wpi'), ladite première séquence d'information a priori (Wp2) étant prise en compte lors de la deuxième opération élémentaire de décodage (706). 32. Procédé de décodage selon la revendication 31, caractérisé en ce qu'on détermine la première séquence d'information a priori (Wp2) à partir d'un système d'équations préalablement établi donnant la première séquence d'information a priori (wp2) en fonction de la première séquence d'information extrinsèque (Wpi'). 33. Procédé de décodage selon la revendication 31, caractérisé en ce qu'on détermine la première séquence d'information a priori (wp2) à partir d'un système d'équations établi à la volée et donnant la première séquence d'information a priori (Wp2) en fonction de la première séquence d'information extrinsèque (wpl'). 34. Procédé de décodage selon l'une quelconque des revendications 23 à 33, caractérisé en ce qu'on effectue en outre itérativement: - au moins une opération de désentrelacement (708) d'une séquence représentative de la séquence d'origine entrelacée; et en ce que: - lors de la deuxième opération élémentaire de décodage (706), on détermine au moins une deuxième séquence d'information extrinsèque (Wp2'), et - en parallèle à l'opération de désentrelacement (708), on effectue une deuxième opération de calcul (707), consistant à calculer une deuxième séquence d'information a priori (wpi) en fonction de ladite deuxième séquence d'information extrinsèque (wP2'), ladite deuxième séquence d'information a priori (Wpi) étant prise en compte lors de la première opération élémentaire de décodage (703). 35. Procédé de décodage selon la revendication 34, caractérisé en ce qu'on détermine la deuxième séquence d'information a priori (wpi) à partir d'un système d'équations préalablement établi donnant la deuxième séquence d'information a priori (wpi) en fonction de la deuxième séquence d'information extrinsèque (wp2'). 36. Procédé de décodage selon la revendication 34, caractérisé en ce qu'on détermine la deuxième séquence d'information a priori (wpi) à partir d'un système d'équations établi à la volée et donnant la deuxième séquence d'information a priori (Wpl) en fonction de la deuxième séquence d'information extrinsèque (wp2'). 37. Procédé de décodage selon l'une quelconque des revendications 28 à 36, la première séquence d'ajout (pi) ayant été entièrement poinçonnée lors du codage, caractérisé en ce que la deuxième séquence de données binaires (P'2) prise en compte lors de la deuxième opération élémentaire de décodage (706) est identique à la deuxième séquence d'ajout (P2). 38. Procédé décodage selon l'une quelconque des revendications 25 à 37, la deuxième séquence d'ajout (p2) ayant été entièrement poinçonnée lors du codage, caractérisé en ce que la première séquence de données binaires (p'l) prise en compte lors de la première opération élémentaire de décodage (706) est identique à la première séquence d'ajout (pi). 39. Dispositif de décodage d'au moins une séquence de symboles d'origine, caractérisé en ce que la séquence de symboles d'origine est représentative d'une séquence binaire (u) codée au moyen d'un dispositif de codage selon l'une quelconque des revendications 12 à 22. 40. Dispositif de décodage selon la revendication 39, caractérisé en ce qu'il met en oeuvre des moyens de décodage (404, 406) à entrées douces et sorties douces. 41. Dispositif de décodage selon la revendication 39 ou 40, caractérisé en ce qu'il comporte: - au moins des premiers moyens élémentaires de décodage d'un code convolutif récursif (404), opérant itérativement, pour décoder une première sous-séquence de ladite séquence de symboles d'origine par une technique de décodage mettant en oeuvre le premier polynôme diviseur (gi(x)) et prenant au moins en compte une première séquence de données binaires (p',) fonction des première et deuxième séquences d'ajout (pi, P2). 42. Dispositif de décodage selon la revendication 41, caractérisé en ce qu'il comporte en outre des moyens pour déterminer ladite première séquence de données binaires (p'a) à partir d'un système d'équations préalablement établi donnant la première séquence de données binaires (p'l) en fonction des première et deuxième séquences d'ajout (pi, P2). 43. Dispositif de décodage selon la revendication 41, caractérisé en ce qu'il comporte en outre des moyens pour déterminer ladite première séquence de données binaires (p'a) à partir d'un système d'équations établi à la volée et donnant la première séquence de données binaires (P', ) en fonction des première et deuxième séquences d'ajout (pi, P2). 44. Dispositif de décodage selon l'une quelconque des revendications 39 à 43, caractérisé en ce qu'il comporte en outre: - au moins des deuxièmes moyens élémentaires de décodage d'un code convolutif récursif (406), opérant itérativement, pour décoder une deuxième sous-séquence de ladite séquence de symboles d'origine par une technique de décodage mettant en oeuvre le deuxième polynôme diviseur (g2(x)) et prenant au moins en compte une deuxième séquence de données binaires (P'2) fonction des première et deuxième séquences d'ajout (pi, P2). 45. Dispositif de décodage selon la revendication 44, caractérisé en ce qu'il comporte en outre des moyens pour déterminer ladite deuxième séquence de données binaires (P'2) à partir d'un système d'équations préalablement établi donnant la deuxième séquence de données binaires (P'2) en fonction des première et deuxième séquences d'ajout (pi, P2). 46. Dispositif de décodage selon la revendication 44, caractérisé en ce qu'il comporte en outre des moyens pour déterminer ladite deuxième séquence de données binaires (P'2) à partir d'un système d'équations établi à la volée et donnant la deuxième séquence de données binaires (P'2) en fonction des première et deuxième séquences d'ajout (pi, P2). 47. Dispositif de décodage selon l'une quelconque des revendications 39 à 46, caractérisé en ce qu'il comporte en outre: - au moins un moyen d'entrelacement (405) d'une séquence représentative de la séquence d'origine, opérant itérativement; en ce que: - lesdits premiers moyens élémentaires de décodage (404) fournissent en sortie au moins une première séquence d'information extrinsèque (wpl'), et en ce que ledit dispositif comporte en outre: - des premiers moyens de calcul (412), pour calculer, en parallèle audit moyen d'entrelacement (405), une première séquence d'information a priori (wp2) en fonction de ladite première séquence d'information extrinsèque (wpj'), ladite première séquence d'information a priori (Wp2) étant prise en compte par lesdits deuxièmes moyens élémentaires de décodage (406). 48. Dispositif de décodage selon la revendication 47, caractérisé en ce qu'il comporte en outre des moyens pour déterminer la première séquence d'information a priori (wp2) à partir d'un système d'équations préalablement établi donnant la première séquence d'information a priori (Wp2) en fonction de la première séquence d'information extrinsèque (wpl'). 49. Dispositif de décodage selon la revendication 47, caractérisé en ce qu'il comporte en outre des moyens pour déterminer la première séquence d'information a priori (Wp2) à partir d'un système d'équations établi à la volée et donnant la première séquence d'information a priori (Wp2) en fonction de la première séquence d'information extrinsèque (wpl'). 50. Dispositif de décodage selon l'une quelconque des revendications 39 à 49, caractérisé en ce qu'il comporte en outre: - au moins un moyen de désentrelacement (407, 408) d'une séquence représentative de la séquence d'origine entrelacée, opérant itérativement; en ce que: - lesdits deuxièmes moyens élémentaires de décodage (406) fournissent en sortie au moins une deuxième séquence d'information extrinsèque (WP2'), et en ce que ledit dispositif comporte en outre: - des deuxièmes moyens de calcul (413), pour calculer, en parallèle audit moyen de désentrelacement (407), une deuxième séquence d'information a priori (wpi) en fonction de ladite deuxième séquence d'information extrinsèque (WP2'), ladite deuxième séquence d'information a priori (wpi) étant prise en compte par lesdits premiers moyens élémentaires de décodage (404). 51. Dispositif de décodage selon la revendication 50, caractérisé en ce qu'il comporte en outre des moyens pour déterminer la deuxième séquence d'information a priori (wpi) à partir d'un système d'équations préalablement établi donnant la deuxième séquence d'information a priori (wpi) en fonction de la deuxième séquence d'information extrinsèque (wp2'). 52. Dispositif de décodage selon la revendication 50, caractérisé en ce qu'il comporte en outre des moyens pour déterminer la deuxième séquence d'information a priori (wpi) à partir d'un système d'équations établi à la volée et donnant la deuxième séquence d'information a priori (wpi) en fonction de la deuxième séquence d'information extrinsèque (Wp2'). 53. Dispositif de décodage selon l'une quelconque des revendications 44 à 52, la première séquence (Pi) ayant été entièrement poinçonnée lors du codage, caractérisé en ce que la deuxième séquence de données binaires (P'2) prise en compte par les deuxièmes moyens élémentaires de décodage (706) est identique à la deuxième séquence d'ajout (P2). 54. Procédé décodage selon l'une quelconque des revendications 41 à 53, la deuxième séquence d'ajout (P2) ayant été entièrement poinçonnée lors du codage, caractérisé en ce que la première séquence de données binaires (p'l) prise en compte par les premiers moyens élémentaires de décodage (706) est identique à la première séquence d'ajout (pi). 55. Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé de codage selon l'une quelconque des revendications 1 à 11 et/ou un procédé de décodage selon l'une quelconque des revendications 23 à 38. 56. Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte un dispositif de codage selon l'une quelconque des revendications 12 à 22 et/ou un dispositif de décodage selon l'une quelconque des revendications 39 à 54. 57. Réseau de télécommunications, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé de codage selon l'une quelconque des revendications 1 à 11 et/ou un procédé de décodage selon l'une quelconque des revendications 23 à 38. 58. Réseau de télécommunications, caractérisé en ce qu'il comporte un dispositif de codage selon l'une quelconque des revendications 12 à 22 et/ou un dispositif de décodage selon l'une quelconque des revendications 39 à 54. 59. Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un procédé de codage selon l'une quelconque des revendications I à 11 et/ou un procédé de décodage selon l'une quelconque des revendications 23 à 38. 60. Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte un dispositif de codage selon l'une quelconque des revendications 12 à 22 et/ou un dispositif de décodage selon l'une quelconque des revendications 39 à 54. 61. Dispositif de traitement de signaux représentatifs de parole, caractérisé en ce qu'il comporte un dispositif de codage selon l'une quelconque des revendications 12 à 22 et/ou un dispositif de décodage selon l'une quelconque des revendications 39 à 54. 62. Dispositif de transmission de données comportant un émetteur adapté à mettre en oeuvre un protocole de transmission par paquets, caractérisé en ce qu'il comporte un dispositif de codage selon l'une quelconque des revendications 12 à 22 et/ou un dispositif de décodage selon l'une quelconque des revendications 39 à 54 et/ou un dispositif de traitement de signaux représentatifs de parole selon la revendication 61. 63. Dispositif de transmission de données selon la revendication 62, caractérisé en ce que ledit protocole est de type ATM. 64. Dispositif de transmission de données selon la revendication 62, caractérisé en ce que ledit protocole est de type IP.