FR 2791179 A1 20000922 FR 9903471 A 19990319 27911,79 Dispositif semi-conducteur avec des jonctions à poches diélectriques et son procédé de fabrication. La présente invention concerne de manière générale un dispositif semiconducteur tel qu'un transistor MOS, par exemple un transistor MOS à effet de champ, ayant un comportement amélioré en terme de compromis: courant d'alimentation (ION) - courant de fuite (IoFF). L'invention concerne donc plus particulièrement les applications dans le domaine des circuits CMOS de technologie VLSI. Dans les dispositifs semi-conducteurs tels que les transistors MOS à canaux courts ( région de drain à la région de source. Afin de contrôler ces courants de fuite, par exemple dans les transistors, les solutions proposées jusqu'à présent consistent, soit à augmenter le taux de dopage du canal, soit l'utilisation de poches ayant un taux de dopage accrû au voisinage des jonctions, soit encore dans le cas o les zones de drain et de source comportent des extensions par une diminution du taux de dopage ou de la profondeur des extensions. De telles solutions sont décrites entre autres dans les articles "Characteristics of a Buried-channel Graded drain with punchthrough stopper (BGP) MOS device (Dispositif MOS à caractéristiques de drain étagé à canal enseveli avec stoppeur perçage (BGP)"H. Sunami, K. Shimohigashi et N. Hashimoto, IEEE Trans. Electron Devices, Vol. ED-29, N 4, pp. 607-610, 1982; - "High performance dual-gate CMOS utilizing a novel self- aligned pocket implantation (SPI) technology (CMOS double grille à haute performance utilisant une nouvelle technologie (SPI) d'implantation de poches auto-alignées)" A. Hori, M. Segawa, S. Kameyana et M. Yasuhira, IEEE Trans. Electron Devices, Vol. ED-40, N 9, pp. 1675- 1681, 1993; et "Study of pocket implant parameters for 0,18 gm CMOS (Etude des paramètres d'implantation de poches pour des CMOS 0,18 tm)" J. Schmitz, Y.V. Ponomarev, A.H. Montree, P.H. Woerlee, ESSDERC'97 Proceedings, pp. 224-227, 1997. Pour les technologies avancées, la réalisation de poches semble la solution la plus prometteuse, car elle permet de contrôler le courant de fuite, tout en améliorant les caractéristiques d'évolution de la tension de seuil avec la longueur de grille. La réalisation de ces poches se fait par implantation de dopants de même type que ceux du canal, après réalisation de la grille, et avant ou après la formation des espaceurs. Toutefois, cette solution présente plusieurs inconvénients. Ces poches sont difficiles à placer à cause de la dispersion des dopants lors de l'implantation et lors des recuits. L'introduction de telles poches de dopage accrû accroît le dopage du canal et conduit à un effet de substrat plus élevé d'o une perte en courant de saturation. Le risque d'avalanche est également accrû du fait d'un dopage plus élevé au niveau de la jonction drain/canal. En outre, les capacités de jonctions sont plus élevées. Enfin, l'efficacité de telles poches de dopage accrû est modérée dans le cas des dispositifs à canaux courts. Pour accroître l'effet, on pourrait utiliser des poches les plus dopées possibles mais alors au prix d'un accroissement des inconvénients cités précédemment. Les inconvénients liés au dopage fort du canal sont les suivants: - une tension de seuil trop élevée entraînant une perte en courant d'alimentation (ION) due à la diminution de la différence de potentiel VGS - Vth (VGS = tension grille/source; Vth = tension de seuil); - un coefficient d'effet du substrat plus élevé d'o une perte en courant de saturation; - un risque d'avalanche accrû à cause d'un dopage plus élevé au niveau de la jonction drain/canal; - des capacités de jonctions plus élevées. Quant à la diminution du dopage ou de la profondeur des extensions, elle se traduit par une augmentation des résistances séries d'o une perte en courant d'alimentation (ION). L'invention a donc pour objet un dispositif semi-conducteur tel qu'un transistor MOS, remédiant aux inconvénients ci-dessus, et en particulier un dispositif semi-conducteur dans lequel on a supprimé la pénétration des lignes de courant les moins contrôlées par la grille allant du drain vers la source, sans augmentation des capacités de jonctions, ni des résistances séries, ni de l'effet de substrat, ni de la tension de seuil. L'invention a également pour objet un procédé de réalisation d'un tel dispositif. Le dispositif semi-conducteur selon l'invention comprend un substrat en silicium ayant une surface supérieure, des régions de source et de drain formées dans le substrat et définissant entre elles une région de canal, une couche diélectrique de grille et une grille sur le substrat au- dessus de la région de canal, et des espaceurs sur deux côtés opposés de la grille, ledit dispositif semi-conducteur étant caractérisé en ce qu'il comprend au moins une poche diélectrique dans la région de canal, adjacente à une des régions de source et de drain et située, soit en auto- alignement avec l'espaceur correspondant de la grille, soit immédiatement à l'extérieur par rapport audit espaceur, de manière à empêcher le passage des courants de fuite mal contrôlés entre la région de drain et la région de source. De préférence, le dispositif semi-conducteur selon l'invention comprend deux poches diélectriques telles que définies ci-dessus, adjacentes, respectivement, à la région de source et à la région de drain. En général, ces poches diélectriques sont situées à une profondeur d'au moins 5 nm, et généralement de l'ordre de 40 nm, de la surface supérieure du corps de silicium et la poche diélectrique a une épaisseur de 5 à 100 nm, de préférence de 20 à 100 nm. Lorsque les régions de source et de drain comportent des extensions, comme cela est classique, les poches diélectriques sont situées au dessous des extensions et en auto-alignement ou immédiatement à l'extérieur par rapport aux espaceurs de grille. On peut utiliser pour les poches diélectriques tout matériau diélectrique classiquement utilisé dans l'industrie des semi-conducteurs, et en particulier l'oxyde de silicium et le nitrure de silicium. La réalisation d'au moins une poche diélectrique selon l'invention, dans un dispositif semi-conducteur, supprime donc les lignes de courant allant de la région de drain à la région de source dans leur partie inférieure tout en laissant subsister les lignes de courant proches de l'interface entre l'oxyde de grille et le corps ou substrat de silicium qui sont sous le contrôle de la polarisation de grille. La présente invention concerne également un procédé de fabrication d'un dispositif semi-conducteur comportant au moins une poche diélectrique pour supprimer le passage de courant entre des parties inférieures d'une région de drain et d'une région de source qui comprend: a) la formation sur un substrat de silicium d'une couche d'un matériau diélectrique de grille, par exemple une couche d'oxyde de silicium; b) la formation sur la couche de diélectrique de grille, d'une grille; c) la formation le long de deux côtés opposés de la grille d'espaceurs; d) la gravure du substrat de chaque côté des espaceurs de la grille pour former des évidements (par exemple par gravure à temps fixe avec une profondeur de l'ordre de 10 à 100 nm); e) le dépôt, dans les évidements, d'un matériau diélectrique pour former dans chacun des évidements une poche diélectrique située immédiatement à l'extérieur par rapport à l'espaceur de grille correspondant; f) le remplissage des évidements avec du silicium; et g) le dopage des évidements pour former des régions de source et de drain. En variante, l'étape b) de formation de la grille peut comporter une gravure de la couche de diélectrique de grille et du substrat de silicium (par exemple sur une profondeur de 10 à 100 nm) pour former les évidements sur les deux côtés opposés de la grille; puis on effectue le dépôt dans les évidements d'un matériau diélectrique pour former des poches diélectriques situées immédiatement à l'extérieur par rapport aux côtés opposés de la grille. On procède alors au remplissage des évidements avec du silicium et à la formation d'espaceurs sur chacun des côtés opposés de la grille avant de procéder au dopage des évidements comblés avec le silicium pour former les régions de source et de drain. Eventuellement, avant la gravure du substrat et la formation des espaceurs de grille, on peut procéder à une implantation de dopant pour former dans le substrat des zones faiblement dopées qui servent à former des extensions des régions de source et de drain. La suite de la description se réfère aux figures annexées, qui représentent respectivement: Figure 1 - une coupe schématique d'une réalisation d'un semi- conducteur selon l'invention; et Figures 2a à 2d - des vues, en coupe schématique, des principales étapes d'une réalisation d'un procédé de fabrication d'un dispositif semi- conducteur selon l'invention. Comme le montre la figure 1, le dispositif semi-conducteur selon l'invention comprend un substrat ou corps 1 en silicium, dans lequel sont formées des régions de source 2 et de drain 3. Comme cela est classique, les régions de source 2 et de drain 3 peuvent comporter des extensions plus faiblement dopées 2a et 3a, respectivement. Ces régions de source 2 et de drain 3 et leurs extensions respectives 2a, 3a, définissent entre elles une région de canal 4. Une mince couche de diélectrique de grille 5 (par exemple SiO2) et une grille 6 (par exemple en polysilicium) sont également formées sur la surface supérieure du substrat 1 au-dessus de la région de canal 4. Comme cela est classique, la grille 6 est flanquée sur deux côtés opposés d'espaceurs 7, 8 (par exemple en Si3N4). Enfin, des contacts 9 et 10 sont prévus sur les régions de source et drain 2, 3. Selon l'invention, le dispositif semi-conducteur comprend, en outre, dans la réalisation représentée, deux poches diélectriques 1 1 et 12 situées dans la région de canal 4, respectivement adjacentes aux régions de source et de drain 2, 3, et auto-alignées avec les espaceurs de grille 7 et 8. Dans la réalisation représentée, les poches diélectriques 11, 12 sont situées immédiatement en dessous des extensions. Les poches diélectriques 11 et 12, par exemple en SiO2, se trouvent généralement situées à au moins 5 nm ou plus en dessous de la surface supérieure du substrat 1 en silicium et ont une épaisseur en générale de 5 à 100 nm. Bien évidemment, comme indiqué précédemment, ces poches diélectriques 11, 12 pourraient être situées immédiatement à l'extérieur par rapport aux espaceurs de grille 7 et 8. Avec la structure selon l'invention, les lignes de courant allant du drain 3 à la source 2 dans leurs parties inférieures sont arrêtées dans les poches 11, 12, cependant que les lignes de courant dans la partie de la région de canal au-dessus des poches 1 1, 12, sont contrôlées par la grille 6. En se référant aux figures 2a à 2d, on va maintenant décrire une mise en oeuvre d'un procédé de fabrication d'un dispositif semi- conducteur selon l'invention. On réalise, de manière classique, comme le montre la figure 2a, sur un substrat de silicium, une couche de diélectrique de grille 5, une grille 6 en silicium éventuellement surmontée d'une couche de protection 13, (par exemple en Si3N4 ou SiON), et sur deux côtés opposés de la grille 6 des espaceurs 7, 8. On peut, facultativement, effectuer une implantation de dopant pour créer des zones faiblement dopées 22a et 23a qui serviront ultérieurement à former les extensions 2a, 3a des régions de source et de drain. Cornme le montre la figure 2b, on grave alors, toujours de manière classique, des évidements 22, 23 sur des côtés opposés de la grille 6, ces évidements 22, 23 s'étendant jusque dans le substrat ou corps en silicium 1. On peut, par exemple, utiliser une gravure à temps fixe, avec une profondeur de l'ordre de 10 à 100 nm. A ce stade, comme le montre la figure 2c, on procède, selon l'invention, à la formation des poches diélectriques 1 1 et 12, par exemple par dépôt chimique en phase vapeur (CVD) classique suivie de gravure anisotrope. Les poches diélectriques 11 et 12 sont formées dans les évidements 22, 23 sur les parois du substrat de silicium qui se trouvent dans le prolongement des parois extérieures des espaceurs. Comme le montre la figure 2c, des poches diélectriques se forment également sur les côtés isolants des évidements 22, 23. Ces poches diélectriques qui ne sont pas actives, ne gênent pas le fonctionnement du dispositif final. Puis, corrmme le montre la figure 2d, on comble les évidements 22, 23 par dépôt sélectif de silicium (par exemple par croissance épitaxiale) et à l'implantation des dopants pour former les régions de source et de drain. Le dispositif est ensuite achevé de manière classique. REVENDICATIONS 1. Dispositif semi-conducteur comprenant un substrat semi- conducteur (1) dans lequel sont formées des régions de drain (2) et de source (3) définissant entre elles une région de canal (4), une couche de diélectrique de grille (5) et une grille (6) sur le substrat (1) audessus de la région de canal, et des espaceurs (7, 8) sur deux côtés opposés de la grille (6), caractérisé en ce qu'il comprend au moins une poche diélectrique (1 1, 12) dans la région de canal (4), adjacente à une des régions de source et de drain et situées, soit en auto- alignement avec l'espaceur correspondant (7, 8) de la grille (6), soit immédiatement à l'extérieur par rapport audit espaceur de manière à empêcher le passage des courants de fuite mal contrôlés par la grille allant de la région de drain (3) vers la région de source (2). 2. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce qu'il comprend une poche diélectrique (l 1) adjacente à la région de source et une poche diélectrique (12) adjacente à la région de drain, situées chacune respectivement en auto-alignement avec un espaceur correspondant (7, 8) de la grille (6). 3. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce qu'il comprend une poche diélectrique (1 1) adjacente à la région de source (2) et une poche diélectrique (12) adjacente à la région de drain (3), situées chacune respectivement immédiatement à l'extérieur par rapport à un espaceur correspondant (7, 8) de la grille (6). 4. Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 1, caractérisé en ce qu'il comprend: a) la formation sur un substrat (1) de silicium d'une couche d'un matériau diélectrique de grille (5); b) la formation sur la couche de diélectrique de grille (5), d'une grille (6); c) la formation le long de deux côtés opposés de la grille (6) d'espaceurs (7, 8); d) la gravure du substrat de chaque côté des espaceurs (7, 8) de la grille pour former des évidements (22, 23); e) le dépôt, dans les évidements, d'un matériau diélectrique pour former dans chacun des évidements une poche diélectrique (11, 12) située immédiatement à l'extérieur par rapport à un espaceur (7, 8) correspondant; f) le remplissage des évidements par épitaxie sélective du silicium dans les évidements; et g) le dopage des évidements (22, 23) remplis pour former des régions de source et de drain (2, 3). 5. Procédé de fabrication d'un dispositif semi-conducteur selon la revendication 1, caractérisé en ce qu'il comprend: a) la formation sur un substrat de silicium (1) d'une couche de diélectrique de grille (5); b) la formation sur la couche de diélectrique de grille (5) d'une grille (6); c) la gravure du substrat (1) le long de deux côtés opposés de la grille (6) pour former des évidements (22, 23); d) le dépôt dans les évidements (22, 23) d'un matériau diélectrique pour former un poche diélectrique (11, 12) dans chacun des évidements (22, 23); e) le remplissage des évidements (22, 23) par épitaxie sélective du silicium dans les évidements; f) la formation d'espaceurs (7, 8) sur les deux côtés opposés de la grille, les poches diélectriques (11, 12) étant alors auto-alignées avec les espaceurs de grille; et g) le dopage des évidements remplis pour former les régions de source et de drain (2, 3). 6. Procédé selon la revendication 4 ou 5, caractérisé en ce que préalablement à la gravure du substrat (1), on forme des zones faiblement dopées (22a, 23a) qui formeront ultérieurement des extensions (2a, 3a) des régions de source et de drain (2, 3). 7. Procédé selon la revendication 4, caractérisé en ce que le dopage des évidements (22, 23) s'effectue au cours du remplissage des évidements.