FR 2786890 A1 20000609 FR 9911119 A 19990906 L'invention concerne un étage final de puissance servant à la commutation d'une charge inductive sans circuit de roue libre, notamment de l'enroulement excitateur d'un injecteur de carburant d'un moteur à combustion interne, qui est montée en série avec un interrupteur de puissance sur les pâles d'une source de tension, au moyen de signaux de commande qui sont envoyés, par l'intermédiaire d'un circuit d'attaque, à la borne de commande de l'interrupteur de puissance, tandis qu'entre la borne de commande et la borne de l'interrupteur de puissance qui est reliée à la charge, il est prévu une diode Zener qui conduit dans le sens s'éloignant de la borne de commande et sert à protéger l'interrupteur de puissance vis-à-vis de tensions de coupure trop élevées, et comprenant un circuit logique. Des étages finals de puissance sont notamment utilisés en grand nombre dans le domaine de la commande des moteurs de véhicules automobiles. A des fins particulières d'application (par exemple injection de carburant ou allumage, notamment injection multiple), les différentes charges individuelles doivent être commandées avec des durées de commutation devant être maintenues d'une manière exacte. Pour cette raison, on fait fonctionner de telles charges sans circuit de roue libre de façon à obtenir des phases de coupure brèves. Pour la protection vis-à-vis de tensions de coupure trop élevées sur le collecteur ou le drain de l'interrupteur de puissance, sans circuit de roue libre (en l'absence de diode de roue libre), qui est monté en série avec la charge, il est prévu, connectée d'une manière connue entre la base/grille et le collecteur/drain de cet interrupteur de puissance, une diode Zener qui fait l'objet d'une conduction avalanche pour des tensions de coupure trop élevées et commande l'interrupteur de puissance à l'état conducteur jusqu'à ce que la tension de coupure soit descendue à des valeurs non dangereuses. Cet état est appelé "phase Zener". Avant que la charge inductive ne puisse être de nouveau mise en circuit, il convient, après la coupure, d'attendre que s'écoule la durée de la phase Zener pour pouvoir faire disparaître l'énergie restante de la charge. Cela a jusqu'à présent été assuré au moyen d'un temps de blocage ou d'attente préfixé auquel il convenait toutefois de donner une valeur relativement longue en raison des tolérances des composants. Par DE 40 00 820 Al, on connaît un circuit de protection d'un utilisateur électrique qui met l'utilisateur hors circuit lorsque le courant qui le traverse dépasse une valeur limite préfixée. DE 44 28 675 Al présente un agencement de circuit, servant à protéger de surtensions à haute énergie un interrupteur de puissance à semiconducteur pouvant être coupé, qui comprend une connexion de blocage de tension entre la grille et le drain de l'interrupteur; l'interrupteur est commandé en fonction du courant traversant la connexion de blocage de tension, de sorte que les éléments de cette connexion sont débloqués et une limitation de la tension sur l'interrupteur de puissance à semi-conducteur est permise avec une cadence élevée de répétition. L'invention a pour but d'agencer un étage final de puissance sans circuit de roue libre, servant à la commutation d'une charge inductive, de façon telle qu'une nouvelle mise en circuit puisse avoir lieu immédiatement après la fin de la phase Zener. A cet effet, l'invention a pour objet un étage final de puissance, du type générique défini en introduction, caractérisé en ce que le circuit logique (LS) interdit une mise en circuit de la charge (V) par des signaux de commande (st) aussi longtemps qu'un courant caractérisant l'état conducteur de la diode Zener (Z) traverse la diode Zener (Z) vers la borne de commande (g) de l'interrupteur de puissance (T). L'étage final de puissance conforme à l'invention peut aussi présenter l'une ou l'autre des particularités suivantes: - le circuit logique contient une porte-ET à une entrée de laquelle les signaux de commande sont envoyés, dont le signal de sortie agit, par l'intermédiaire du circuit d'attaque, sur la borne de commande de l'interrupteur de puissance et dont l'autre entrée est reliée à la sortie d'un amplificateur différentiel, tandis qu'il est prévu une résistance shunt qui est montée en série avec la diode Zener et dont les bornes sont reliées aux entrées de l'amplificateur différentiel. - dans le circuit logique, il est prévu une première porte-ET, comportant une entrée inverseuse à laquelle les signaux de commande sont envoyés, un flip-flop de type D, dont l'entrée d'horloge est reliée à la sortie de la première porte-ET et dont l'entrée D est soumise constamment à un signal-H, et une seconde porte-ET dont une entrée est reliée à la sortie-Q du flip-flop de type D, à l'autre entrée de laquelle les signaux de commande sont envoyés et dont la sortie agit, par l'intermédiaire du circuit d'attaque, sur la borne de commande de l'interrupteur de puissance, tandis qu'il est prévu une résistance shunt, disposée entre la borne de l'interrupteur de puissance située à l'opposé de la charge et le pôle de la source de tension qui n'est pas relié à la charge, et un comparateur à une entrée duquel la chute de tension aux bornes de la résistance shunt est envoyée, à l'autre entrée duquel une valeur de seuil est envoyée et dont la sortie est reliée à la seconde entrée de la première porte-ET et à une entrée de rétablissement du flip-flop de type D. Deux exemples de réalisation d'un étage final de puissance conforme à l'invention sont décrits ci-après, et leurs fonctionnements exposés, en regard des dessins schématiques. On voit: à la figure 1, un premier exemple de réalisation d'un étage final de puissance et, à la figure 2, un second exemple de réalisation d'un étage final de puissance. Dans un premier exemple de réalisation d'un étage final de puissance LE conforme à la figure 1, un montage série d'une charge inductive V et d'un interrupteur de puissance T, réalisé sous forme d'un MOSFET de type n, est disposé entre le pôle plus +Uv et le pôle moins GND d'une source de tension non représentée. La charge V est reliée d'une part au pôle plus +Uv et d'autre part au drain d de l'interrupteur de puissance T agencé en tant qu'interrupteur côté bas, et la source s de l'interrupteur de puissance T est reliée au pôle moins GND. D'une manière connue, il est prévu, disposé entre la grille g et le drain d de l'interrupteur de puissance T, un montage série d'une diode Zener Z, conduisant vers le drain d, d'une diode d'arrêt, conduisant vers la grille g et ne portant pas de repère particulier (servant à empêcher un passage de courant de la grille g vers le drain d lorsque l'interrupteur de puissance T est conducteur), et d'une résistance R. Un circuit logique LS, indiqué par un bloc en lignes en trait mixte, est disposé entre l'entrée de commande E et un circuit d'attaque de grille Tr, qui amène le signal de commande st à la tension nécessaire pour la commande de l'interrupteur de puissance T, ce circuit logique comprenant, dans le présent exemple de réalisation, une porte-ET UND à une entrée de laquelle les signaux de commande st servant à la mise en et hors circuit de la charge V et envoyés à l'entrée E de l'étage final de puissance LE sont appliqués et dont la sortie est reliée, par l'intermédiaire du circuit d'attaque Tr, à la grille g de l'interrupteur de puissance T. Il est par ailleurs prévu un amplificateur différentiel DV dont les entrées sont reliées chacune à une borne respective de la résistance shunt R et dans Ii lequel une différence de potentiel se présentant du fait du courant qui le traverse (tension aux bornes de la résistance shunt) peut être déterminée grâce au fait qu'à la sortie de l'amplificateur différentiel DV, il apparaît un signal H logique lorsqu'aucune différence de potentiel ne peut être mesurée et un signal L logique lorsqu'une telle différence de potentiel peut l'être, c'est-à-dire lorsque la diode Zener Z est dans l'état conducteur. La sortie de l'amplificateur différentiel DV est reliée à la seconde entrée de la porte-ET UND. Ci-après, "L" désigne un signal bas et "H" un signal haut, par exemple L = 0 V, H = + 5 V. Lorsque la charge V est hors circuit, le signal de commande st = L, la sortie de la porte-ET UND est également L et l'interrupteur de puissance T est non conducteur. Sur la résistance shunt R, aucune tension et par conséquent également aucune différence de potentiel ne sont mesurables, ce qui crée un signal H sur la seconde sortie de la porte-ET UND. Dès qu'un signal de commande st = H apparaît à l'entrée E de l'étage de puissance LE, ce signal est envoyé, par l'intermédiaire de la porte-ET UND, à la grille g de l'interrupteur de puissance T, de sorte que celui-ci passe à l'état conducteur. La tension de drain passe pratiquement à zéro. Un courant passe du pôle plus +Uv au pôle moins GND en traversant la charge V et l'interrupteur de puissance T, aussi longtemps que le signal de commande st est présent. Lorsque le signal de commande disparaît, st =L et l'interrupteur de puissance T est non-conducteur. Sur son drain d, la tension croît rapidement jusqu'à atteindre la tension d'avalanche de la diode Zener Z, par exemple + 40 V, à laquelle elle est limitée. Sans diode Zener, elle s'élèverait encore beaucoup plus haut. Lorsque la diode Zener Z conduit, un courant passe de la charge à la grille g de l'interrupteur de puissance T en traversant la diode d'arrêt, la diode Zener Z et la résistance shunt R, de sorte que l'interrupteur de puissance est de nouveau commandé à l'état conducteur, et ceci jusqu'à ce que l'énergie accumulée dans la charge inductive V ait disparu (phase Zener). Le courant qui passe dans la résistance shunt R crée une chute de tension aux bornes de celle-ci et donc une différence de potentiel sur l'amplificateur différentiel DV, de sorte qu'à la sortie de cet amplificateur, il apparaît un signal L qui bloque la porte-ET UND jusqu'à ce que la diode Zener Z soit de nouveau non conductrice et que le courant la traversant soit nul. Une nouvelle commande de l'interrupteur de puissance T pendant la phase Zener est ainsi empêchée. Une fois écoulée la phase Zener, la porte-ET UND est de nouveau libérée pour un signal de commande st suivant ou déjà présent à l'entrée E pendant la phase Zener. Il s'agit là de l'instant se présentant le plus tôt possible pour une nouvelle commande de la charge V. Un second exemple de réalisation d'un étage final de puissance LE est représenté à la figure 2. A la différence de l'exemple de réalisation de la figure 1, la résistance shunt R est ici non pas en série avec la diode Zener Z, mais est disposée entre la source s de l'interrupteur de puissance T et le pôle moins GND. Ici également, un montage série d'une charge inductive V et d'un interrupteur de puissance T, réalisé sous forme d'un MOSFET de type n, est de nouveau disposé entre le pôle plus +Uv et le pôle moins GND d'une source de tension non représentée. Il est également prévu, disposé entre la grille g et le drain d de l'interrupteur de puissance T, un montage série d'une diode Zener Z, conduisant vers le drain d, et d'une diode d'arrêt conduisant vers la grille g et ne portant pas de repère particulier. La chute de tension aux bornes de la résistance shunt R est comparée à une valeur de seuil S dans un comparateur K qui délivre sur sa sortie un signal H lorsque cette chute de tension dépasse la valeur de seuil S et un signal L dans le cas contraire. Comme à la figure 1, un circuit logique LS, situé dans un bloc en lignes en trait mixte, est disposé entre l'entrée de commande E et le circuit d'attaque de grille Tr. Etant donné que la résistance shunt R est traversée par un courant aussi bien pendant la commande de la charge que pendant la phase Zener qui la suit, le circuit logique LS est dans ce cas quelque peu plus complexe afin de détecter la phase Zener. Il comporte une première porte-ET Ul présentant une entrée inverseuse à laquelle les signaux de commande st sont envoyés. L'autre entrée est reliée à la sortie du comparateur K. La sortie de la première porte-ET Ut est reliée à l'entrée d'horloge, mise en évidence par une flèche, d'un flip-flop de type D FF. Un flip-flop de type D reproduit à sa sortie Q, à l'apparition du flanc montant d'un signal d'horloge, le signal appliqué à son entrée D. L'entrée D du flip-flop FF est, dans le présent exemple de réalisation, en permanence au niveau de signal H, tandis que l'autre entrée et la sortie Q ne sont pas connectées. La sortie Q du flip-flop de type D FF est reliée à une première entrée d'une seconde porte-ET U2 dont l'autre entrée est reliée à l'entrée E. La sortie du comparateur K est encore reliée à une entrée de "rétablissement" CL du flip-flop FF. Un signal L à l'entrée de rétablissement place le flip-flop dans son état de sortie Q = L, Q = H. Ce circuit fonctionne de la manière qui suit: Lors de la mise en circuit de la tension d'alimentation Uv, l'interrupteur de puissance T est bloqué, la source s est au potentiel GND et le signal de sortie du comparateur K passe à L. De ce fait, le flip- flop de type D FF est placé par l'entrée CL dans son état de sortie Q = H, de sorte que la seconde porte-ET Ul est libérée pour un signal de commande st. La première porte- 1 IF i i ET Ul est bloquée, étant donné qu'un signal L est présent à la sortie du comparateur K. Si un signal de commande st = H apparaît, la porte g de l'interrupteur de puissance T est alors commandée par l'intermédiaire du circuit d'attaque de grille Tr, de sorte que cet interrupteur devient conducteur. Un courant passe du pôle plus +Uv au pôle moins GND en traversant la charge V, l'interrupteur de puissance T et la résistance shunt R. La chute de tension apparaissant par suite aux bornes de la résistance shunt R dépasse rapidement la valeur de seuil S, à la suite de quoi le signal de sortie du comparateur K passe de L à H. La porte-ET Ul continue toutefois de rester bloquée, étant donné qu'un signal L est maintenant appliqué à son entrée inverseuse sous l'effet du signal de commande st présent. Lorsque, lors de la coupure de la charge V, le signal de commande st passe de H à L, il apparaît, à la sortie de la première porte-ET Ul, un signal H, constituant un signal d'horloge, au moyen du flanc montant duquel le signal H présent à l'entrée D du flip- flop de type D FF est transmis sur la sortie Q de celui- ci. Il en résulte qu'il apparaît à la sortie Q un signal L au moyen duquel la seconde porte-ET est bloquée. Simultanément, du fait de la phase Zener qui commence, l'interrupteur de puissance T est maintenu conducteur, jusqu'à ce que la tension de coupure ait été abaissée sur son drain d à des valeurs non dangereuses. Pendant la phase Zener, une nouvelle commande de l'interrupteur de puissance T est empêchée par la seconde porte-ET U2 bloquée. Lorsque la phase Zener est terminée, l'interrupteur de puissance T est bloqué. La tension sur la résistance shunt R disparaît, de sorte que le signal de sortie du comparateur K passe de H à L. Ce signal de sortie du comparateur K apparaît également sur l'entrée de rétablissement CL du flip-flop de type D FF et place celui-ci dans son état de sortie Q = H, de sorte que l'état initial de l'étage final de puissance est de nouveau établi. A partir de ce moment, sous l'effet d'un signal de commande st apparaissant ensuite ou déjà présent à l'entrée E, la charge V peut de nouveau être commandée à l'instant se présentant le plus tôt possible. Il entre dans le cadre de l'invention que l'étage final de puissance, décrit précédemment dans une réalisation avec un MOSFET de type n en tant qu'interrupteur de puissance T, soit réalisable aussi bien avec des transistors bipolaires (npn, pnp) qu'avec des MOSFET de type p en tant qu'interrupteur de puissance T, ces interrupteurs de puissance étant utilisables, en tenant compte des polarités se présentant dans chaque cas, aussi bien en tant qu'interrupteur côté bas, comme décrit, qu'en tant qu'interrupteur côté haut. Du fait du grand nombre d'étages finals de puissance nécessaire, on n'utilise souvent des étages finals de puissance multiples à intégration multiple, par exemple des étages finals de puissance multiples de niveau quatre et de niveau huit et, dans un futur prochain, des circuits intégrés comportant encore plus d'étages finals de puissance en raison d'une densité d'intégration plus élevée. Un circuit LE décrit ci-dessus est nécessaire pour chacun de ces étages finals de puissance, ces circuits pouvant également être assemblés en donnant des étages finals de puissance multiples intégrés. REVENDICATIONS 1. Etage final de puissance servant à la commutation d'une charge inductive (V) sans circuit de roue libre qui est montée en série avec un interrupteur de puissance (T) sur les pôles (+Uv, GND) d'une source de tension, au moyen de signaux de commande (st) qui sont envoyés, par l'intermédiaire d'un circuit d'attaque (Tr), à la borne de commande (g) de l'interrupteur de puissance (T), tandis qu'entre la borne de commande (g) et la borne (d) de l'interrupteur de puissance (T) qui est reliée à la charge (V), il est prévu une diode Zener (Z) qui conduit dans le sens s'éloignant de la borne de commande (g) et sert à protéger l'interrupteur de puissance (T) vis-à-vis de tensions de coupure trop élevées, et comprenant un circuit logique (LS), caractérisé en ce que le circuit logique (LS) interdit une mise en circuit de la charge (V) par des signaux de commande (st) aussi longtemps qu'un courant caractérisant l'état conducteur de la diode Zener (Z) traverse la diode Zener (Z) vers la borne de commande (g) de l'interrupteur de puissance (T). 2. Etage final de puissance suivant la revendication 1, caractérisé en ce que - le circuit logique (LS) contient une porte-ET (UND) à une entrée (E) de laquelle les signaux de commande (st) sont envoyés, dont le signal de sortie agit, par l'intermédiaire du circuit d'attaque (Tr), sur la borne de commande (g) de l'interrupteur de puissance (T) et dont l'autre entrée est reliée à la sortie d'un amplificateur différentiel (DV) et - il est prévu une résistance shunt (R) qui est montée en série avec la diode Zener (Z) et dont les bornes sont reliées aux entrées de l'amplificateur différentiel (DV). 3. Etage final de puissance suivant la revendication 1, caractérisé en ce que, dans le circuit logique (LS), il est prévu une première porte-ET (Ul), comportant une entrée inverseuse à laquelle les signaux de commande (st) sont envoyés, il est prévu un flip-flop de type D (FF) dont l'entrée d'horloge est reliée à la sortie de la première porte-ET (Ul) et dont l'entrée D est soumise constamment à un signal-H, il est prévu une seconde porte-ET (U2) dont une entrée est reliée à la sortie-Q du flip-flop de type D (FF), à l'autre entrée de laquelle les signaux de commande (st) sont envoyés et dont la sortie agit, par l'intermédiaire du circuit d'attaque (Tr), sur la borne de commande (g) de l'interrupteur de puissance (T), en ce qu'il est prévu une résistance shunt (R) disposée entre la borne (S) de l'interrupteur de puissance (T) située à l'opposé de la charge (V) et le pôle (GND) de la source de tension qui n'est pas relié à la charge (V) et en ce qu'il est prévu un comparateur (K) à une entrée duquel la chute de tension (uSh) aux bornes de la résistance shunt (R) est envoyée, à l'autre entrée duquel une valeur de seuil (S) est envoyée et dont la sortie est reliée à la seconde entrée de la première porte-ET (U1) et à une entrée de rétablissement (CL) du flip-flop de type D (FF).