FR 2787259 A1 20000616 FR 9906761 A 19990528 BOUCLE A VERROUILLAGE DE PHASE POUR DES SIGNAUX A HAUTE FREOUENCE L'invention concerne une boucle à verrouillage de phase pour des signaux à haute fréquence (HF) comportant un détecteur phase-fréquence auquel est envoyé comme premier signal d'entrée un signal de fréquence produit via une division de fréquence et comme deuxième signal d'entrée, également produit via une division de10 fréquence, un signal déduit du signal de sortie d'un oscillateur commandé en tension et soumis encore à un mélange avec un signal d'oscillateur local et éventuellement à une modulation et dont les signaux de sortie sont prévus après une transmission via un dispositif formant pompe de charge et via un filtre passe-bas de boucle passif pour la commande de l'oscillateur commandé en tension, le dispositif formant pompe de charge étant commandé pendant la phase transitoire, pour l'établissement (précharge) d'un20 certain état initial, servant à un accrochage "Lock-in" rapide, de l'oscillateur commandé en tension, de telle sorte qu'il se charge d'envoyer à l'oscillateur commandé en tension la tension de commande respectivement nécessaire pour l'état initial.25 Divers circuits HF comportant une boucle à verrouillage de phase et pouvant être mis en oeuvre sous forme de circuits intégrés (IC) dans des technologies modernes à semi- conducteurs ont été développés pour des systèmes de télécommunication. Les figures 1 et 2 2 2787259 montrent deux exemples connus de circuits HF de ce genre. L'exemple représenté à la figure 1 est un synthétiseur de fréquence PLL comportant un mélangeur à boucle (MPLL) et l'exemple représenté à la figure 2 est un transmetteur5 dit Upconversion-Modulation-LoopTransmitter (UML-TX), le signal local fLO et le signal de référence fR étant produits par un oscillateur ou par un synthétiseur de fréquence. Le mélangeur à boucle 1 sert dans les deux exemples à convertir et abaisser la fréquence de sortie d'un oscillateur commandé en tension 2. Des produits mixtes indésirables du mélangeur à boucle 1 sont supprimés au moyen d'un filtre passe-bas 3. La boucle à verrouillage de phase comporte un détecteur phase-fréquence 4 dont l'un des deux signaux d'entrée reçus est un signal de référence de fréquence fR (avant la division de fréquence) qui est passé par un diviseur de fréquence 5 de rapport de division R/1 et dont le deuxième signal d'entrée est un signal de20 fréquence fIF (avant la division de fréquence) qui est passé par un diviseur de fréquence 6 de rapport de division N/i et qui avait été déduit du signal de sortie de l'oscillateur commandé en tension 2 et de fréquence fRF (figure 1) ou de fréquence d'émission fTX (figure 2)25 et soumis au mélange dans le mélangeur à boucle 1 avec un signal de synthétiseur de fréquence ou d'oscillateur local fLo ainsi que, dans le cas de la figure 2, à une modulation dans un modulateur en quadrature 7 et à un filtrage dans un filtre passe-bande 8 passif.30 Les signaux de sortie présents aux deux sorties du détecteur phase-fréquence 4 sont envoyés aux deux entrées d'une pompe de charge 9 qui comporte deux sources de courant (Source et Sink) et dont la sortie fournit la tension de commande Vcp prévue pour la commande de I-TI 3 2787259 l'oscillateur commandé en tension 2 et passant encore par un filtre passe-bas de boucle 10 passif. Les boucles à verrouillage de phase connues de ce type sont programmées la plupart du temps à l'aide d'un bus, par exemple à l'aide d'un bus à trois lignes, dans leur mode Standby (seul le bus est actif). Après la programmation, les boucles sont commutées du mode Standby au mode actif. Pendant la phase transitoire après la commutation, la boucle à verrouillage de phase force10 l'oscillateur commandé en tension 2 à suivre le signal de référence fR de telle sorte que les relations de phase et de fréquence des deux signaux d'entrée sur le détecteur phase-fréquence 4 restent identiques une fois l'accrochage ou "lock-in" réussi. 15 Lors du développement des boucles à verrouillage de phase, on prend en compte actuellement aussi bien des applications "Single-Band" que des applications "Dual- Band". Dans le cas de systèmes cellulaires Single-Band pour GSM (Global System for Mobile Communications), PCN20 (Personal Communication Network) ou PCS (Personal Communication System/Service), des récepteurs et des émetteurs comportant des boucles à verrouillage de phase PLL sont construits seulement pour une bande de fréquence correspondante.25 Dans le cas de systèmes Dual-Band, des fréquences de travail des récepteurs et des émetteurs sont commutées par exemple entre des bandes GSM et des bandes PCN ou entre des bandes GSM et des bandes PCS, c'est-à-dire qu'il se produit un changement de bande. Si on choisit la30 fréquence locale fLO = fRF + fIF pour le GSM (fRF = 900 MHz) et fLO = fRF - fIF pour le PCN et pour le PCS (fRF = 1.800 MHz ou 1.900 MHz) pour des systèmes Dual- Band, cette fréquence se trouve entre les deux bandes de fréquence entre lesquelles on doit commuter. 4 2787259 Par conséquent, seul un petit domaine de bande de fréquence du synthétiseur de fréquence produisant la fréquence locale fLo est nécessaire, ce qui fait que la mise en oeuvre de ce synthétiseur de fréquence avec un5 bruit de phase réduit et avec une transitoire courte est facilitée. Pendant la phase transitoire, la fréquence de sortie de l'oscillateur commandé en tension (VCO) doit être commandée de manière à obtenir à la sortie du mélangeur à boucle une basse fréquence. Cette condition initiale nécessaire pour un "lock-in" rapide des boucles à verrouillage de phase tient aux raisons suivantes: Dans les deux cas MPLL et UML-TX: 1) la sensibilité du diviseur N/1 6 diminue pour de hautes fréquences; 2) la puissance de sortie du mélangeur à boucle 1 diminue pour de hautes fréquences; 3) l'affaiblissement dans la bande passante du filtre passe-bas 3 augmente pour de hautes fréquences. En plus, dans le cas UML-TX: 4) la sensibilité du modulateur 7 diminue pour de hautes fréquences; ) la puissance de sortie du modulateur 7 diminue pour de hautes fréquences; 6) l'affaiblissement dans la bande passante du filtre passe-bande 8 augmente pour de hautes fréquences. Dans des mises en oeuvre de PLL connues, la condition initiale mentionnée ci-dessus pour un "lock-in" rapide de la boucle à verrouillage de phase peut être satisfaite par une commutation de la polarité du30 détecteur phase-fréquence (PFD) 4. La commutation de la polarité s'effectue au moyen d'une programmation logicielle, par exemple via un bus à trois lignes. Dans le cas d'une polarité positive à la sortie du détecteur phase-fréquence 4, la source de courant "Source" dans la pompe de charge 9 est connectée si le 2787259 signal FN est en phase ou en fréquence par rapport au signal FR. Dans le cas d'une polarité négative, la source de courant "Sink" de la pompe de charge 9 est connectée. Pour satisfaire à la condition initiale, les boucles à5 verrouillage de phase PLL doivent être commandées de la manière suivante: 1) Les diviseurs R/1 5 et N/1 6, le détecteur phase- fréquence 4 et la pompe de charge 9 sont d'abord connectés, l'oscillateur commandé en tension 2 et le10 mélangeur à boucle 1 (et le modulateur 7 dans le cas du UML-TX) restent déconnectés et le signal de référence de fréquence fR se trouve à l'entrée du diviseur R/1 5, tandis qu'il n'y a aucun signal à l'entrée du diviseur N/1 6.15 2) La polarité du détecteur phase-fréquence 4 est commutée de manière appropriée. La tension de sortie de la pompe de charge 9 atteint Vcp = Vcc (tension continue d'alimentation) pour fLO = fRF + fIF dans le cas du GSM et Vcp = gnd(0) pour fLO = fRF fIF dans le cas du PCN20 et du PCS. 3) L'oscillateur commandé en tension 2 et le mélangeur à boucle 1 (et le modulateur 7 dans le cas du UML-TX) sont connectés après la précharge et la boucle à verrouillage de phase globale se trouve alors en mode25 actif et fonctionne avec une fréquence initiale basse à la sortie du mélangeur à boucle 1. Comme la précharge est atteinte avec une programmation logicielle, on utilise le terme de "précharge logicielle". La figure 3 montre un diagramme temporel simplifié de la "précharge logicielle" sans ou avec changement de bande. L'intervalle de temps tpCp de la commutation de la polarité du détecteur phase- fréquence 4 à l'obtention de la tension de sortie correspondante est appelé temps de précharge. 6 2787259 Le signal pd sert à la mise sous tension Power-on (pd = High) et le signal str sert à la validation de bus Bus-Enable. A la figure 3, Vcc représente la tension continue d'alimentation, Vcp la tension de commande pour5 l'oscillateur commandé en tension et gnd le potentiel de masse. La solution décrite jusqu'à présent pour la "précharge logicielle" a les inconvénients suivants. 1) Il y a une forte consommation de courant lors de la précharge parce que le diviseur R/1 5 et le diviseur N/1 6, le détecteur phase- fréquence 4 et la pompe de charge 9 doivent être connectés. 2) Dans la trame temporelle (Time Frame) et dans les créneaux temporels (Time Slots) de systèmes cellulaires TDMA (Time Division Multiple Access, multiplexage temporel) comme GSM ou PCN dans lesquels une trame temporelle (4,616 ms) est divisée en 8 créneaux temporels (577 Us), on a un timing critique des signaux de commande pour les boucles à verrouillage de phase, car la connexion des circuits avec des opérations de programmation séparées (précharge et active) s'effectue par logiciel. 3) La précharge est nécessaire aussi bien pour des applications Single-Band que pour des applications Dual- Band sans changement de bande car les boucles à verrouillage de phase présentent lors de la déconnexion une tension indéfinie Vcp fonction de la fréquence de sortie de l'oscillateur commandé en tension. L'invention vise à proposer pour des boucles à verrouillage de phase des possibilités de mise en oeuvre de la précharge qui demandent une consommation de courant plus petite pendant la précharge, qui présentent un timing non critique pour la précharge et selon lesquelles l'opération de programmation pour la précharge disparaît35 pour des applications Single-Band et Dual-Band de telle TIIV 7 2787259 sorte que les boucles à verrouillage de phase peuvent être mises en service plus rapidement. Ce problème est résolu par une boucle à verrouillage de phase du type mentionné en introduction et caractérisée par le fait que le dispositif formant pompe de charge contient en complément de la pompe de charge une pompe de précharge qui est commandée par deux signaux de commande logiques, un signal de commande logique fait en sorte que, lors de la précharge, la boucle à verrouillage de phase se trouve en mode Standby et seule la pompe de précharge se trouve en mode actif et, après la précharge, inversement, la boucle à verrouillage de phase se trouve en mode actif et la pompe de précharge se trouve en mode15 Standby, et que l'autre signal de commande logique fait en sorte que la pompe de précharge applique à l'oscillateur commandé en tension la tension de commande respectivement nécessaire pour l'état initial.20 De préférence, - la pompe de précharge est mise en oeuvre sous forme de deux sources de courant simples commandées en tension ou commandées en courant (Source, Sink) avec des transistors bipolaires et/ou CMOS.25 - la pompe de précharge et le filtre passe-bas de boucle passif sont conçus de façon optimisée quant à leur consommation de courant de telle sorte qu'il en résulte une réduction de la durée de précharge. - pour des applications Single-Band, la tension de commande, envoyée à l'oscillateur commandé en tension, après la précharge ou bien la polarité de précharge après l'initialisation, c'est-à-dire après la première programmation après la mise sous tension Power-on, sont fixées de telle sorte qu'aucune programmation35 supplémentaire de la précharge avant le mode actif n'est 8 2787259 nécessaire, et le courant de précharge est réduit de telle sorte que la consommation de courant totale en mode Standby est relativement réduite et donc assez petite pour être acceptée.5 Selon une variante, il est prévu une boucle à verrouillage de phase du type mentionné en introduction et caractérisée par le fait que une fonction de précharge est intégrée dans le dispositif formant pompe de charge de telle sorte que, à chaque fois, un multiplexeur 2:1 est agencé entre chacune des deux sorties du détecteur phase-fréquence et chacune des deux entrées de la pompe de charge, pour la mise en oeuvre de la fonction de précharge, le dispositif formant pompe de charge est commandé par deux signaux de commande logiques, un signal de commande logique fait en sorte que, lors de la précharge, la boucle à verrouillage de phase se trouve en mode Standby et seule la pompe de charge avec fonction de précharge se trouve dans le mode actif20 et, après la précharge, la boucle à verrouillage de phase se trouve en mode actif, et que l'autre signal de commande logique est envoyé directement à un premier multiplexeur 2:1 et via un inverseur au deuxième multiplexeur 2:1 pour que les25 signaux de sortie du détecteur phase-fréquence soient combinés avec ce signal de commande ou avec le signal de commande inversé de telle sorte que la pompe de charge applique à l'oscillateur commandé en tension la tension de commande respectivement nécessaire pour l'état30 initial. Les boucles à verrouillage de phase mises en oeuvre selon l'invention sont avantageusement construites avec une technique de circuits intégrés (IC). D'autres caractéristiques et avantages de l'invention ressortiront plus clairement à la lecture de -F. 9 2787259 la description ci-après, faite en référence aux dessins annexés, dans lesquels: Figure 1: le schéma fonctionnel d'un synthétiseur de fréquence avec mélangeur à boucle (MPLL) connu et déjà décrit en introduction, Figure 2: le schéma fonctionnel d'un transmetteur dit Upconversion-Modulation-Loop-Transmitter (UML- TX) connu et déjà décrit en introduction, Figure 3: un diagramme temporel déjà décrit pour une "précharge logicielle" dans les circuits connus des figures 1 et 2, Figure 4: le schéma fonctionnel d'un synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) et avec une pompe de précharge prévue selon l'invention,15 Figure 5: un diagramme temporel pour la pompe de précharge du cirduit de la figure 4, et Figure 6: le schéma fonctionnel d'un synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) et avec une précharge conçue selon une variante de l'invention.20 La figure 4 montre à l'aide d'un synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) le nouveau concept de précharge selon l'invention pour des boucles à verrouillage de phase PLL de ce genre. La boucle à verrouillage de phase PLL coïncide en grande partie avec25 celle de la figure 1 de telle sorte que l'on ne redécrit pas ici les parties qui coïncident. Cependant, il est prévu en plus dans le circuit de la figure 4 une pompe de précharge 11 en parallèle avec la pompe de charge 9. Bien que l'on ait représenté à la30 figure 4 seulement la boucle à verrouillage de phase MPLL avec pompe de précharge 12, ce concept est aussi valable pour toutes les autres boucles à verrouillage de phase PLL, par exemple PLL et UML-TX (schéma de principe reproduit à la figure 2). 1-Ill lo 2787259 La pompe de précharge 12 constituée de deux sources de courant "Source" et "Sink" ainsi que d'un inverseur 11 est commandée par deux signaux pcp et pd. Si par exemple pd = Low, la boucle à verrouillage de phase PLL se trouve5 en mode Standby et seule la pompe de précharge 12 qui est commandée par le signal pd par l'intermédiaire d'un inverseur 13 est en mode actif. Le signal de commande pcp peut être programmé à l'aide de logiciels ou de matériels. Si pcp = High, la source de courant "Source"10 de la pompe de précharge 12 est connectée et on obtient comme tension de sortie pour la commande de l'oscillateur commandé en tension (VCO) 2 Vcp = Vcc pour fLO = fRF + fIF (GSM). Si pcp = Low, la source de courant "Sink" de la pompe de précharge 12 est connectée par l'intermédiaire de l'inverseur 11. On a alors Vcp = gnd(0) pour fLO = fRF - fIF (PCN et PCS). Après la précharge, la boucle à verrouillage de phase PLL est mise en mode actif et la pompe de précharge 12 est commutée en mode Standby (pd =20 High). La figure 5 montre un diagramme temporel simplifié de la pompe de précharge 12 sans et avec changement de bande (applications Single- Band ou Dual-Band). Les signaux de commande pcp et pd peuvent être programmés par25 matériel ou par logiciel. A cause de l'abandon des deux opérations de programmation logicielles séparées nécessaires dans les solutions connues jusqu'à présent, le timing pour la précharge devient non critique. L'intervalle de temps tpcp est appelé temps de précharge.30 A la figure 5, Vcc représente la tension continue d'alimentation, Vcp la tension de commande pour l'oscillateur commandé en tension (VCO) 2 et gnd le potentiel de masse. La pompe de précharge 12 peut être mise en oeuvre avec des sources de courant simples commandées en tension Ai| Il 2787259 ou commandées en courant au moyen de transistors bipolaires et/ou CMOS parce qu'on a peu d'exigences en matière de vitesse et de précision en comparaison de la pompe de charge 9 dans la boucle à verrouillage de phase5 PLL. La durée de précharge dépend de la grandeur du courant IpCp de la pompe de précharge 12 ainsi que des éléments du filtre passe-bas de boucle 10 passif. Pour cette raison, la durée de précharge peut être réduite par une optimisation de la pompe de précharge 12 et du filtre passe-bas de boucle 10 passif. Comme la précharge a lieu dans le mode Standby de la boucle à verrouillage de phase PLL et peut être mise en oeuvre avec des circuits simples, la consommation de courant pendant la précharge est nettement réduite.15 Pour des applications Single-Band, la tension de sortie Vcp après la précharge ou la polarité de précharge après l'initialisation (lère programmation après la mise sous tension Power-on) peuvent être fixées, c'est-à-dire qu'aucune programmation supplémentaire de la précharge20 n'est nécessaire avant le mode actif. Le temps d'établissement des boucles à verrouillage de phase PLL peut ainsi être réduit. Mais il faut aussi que le courant de précharge IpCp soit réduit de telle sorte que la consommation de courant totale dans le mode Standby soit25 acceptable. Selon une variante de réalisation, la fonction de précharge peut aussi être mise en oeuvre avec la pompe de charge 9 des boucles à verrouillage de phase PLL comme on l'a représenté à la figure 6. Cette figure 6 montre ce30 nouveau concept de précharge dans une variante de réalisation selon l'invention, également à l'aide d'un synthétiseur de fréquence PLL avec mélangeur à boucle (MPLL) pour des boucles à verrouillage de phase PLL de ce genre. 12 2787259 La boucle à verrouillage de phase PLL coïncide en grande partie avec celle de la figure 1 de telle sorte que l'on ne redécrit pas ici les parties qui coïncident. Cependant, il est prévu dans un dispositif formant pompe5 de charge 14 conçu de manière particulière et ayant une fonction de précharge deux multiplexeurs 2:1 (Mux) 15 et 16 avant la pompe de charge 9 proprement dite pour que les sorties du détecteur phase-fréquence (PFD) 4 soient combinées avec le signal de commande pcp ou avec le10 signal de commande pcp inversé par un inverseur 17 et pour que, dans le mode Standby des boucles à verrouillage de phase PLL, la pompe de charge 9 avec fonction de précharge puisse rester en mode actif. Comme la pompe de charge 9 des boucles à verrouillage de phase PLL est construite normalement avec des techniques plus rapides et plus précises que la pompe de précharge 12 de la figure 5, la consommation de courant de cette variante selon la figure 6 est pendant la précharge plus grande que pendant la précharge selon20 la forme de réalisation de la figure 4 décrite plus haut. Les deux nouvelles formes de réalisation de précharge expliquées à l'aide des figures 4 et 6 ont par rapport à la précharge logicielle utilisée jusqu'à présent les avantages suivants.25 1) Il n'y a qu'une petite consommation de courant pendant la précharge car seule la pompe de précharge 12 de la figure 4 ou seule le dispositif formant pompe de charge 14 avec précharge incluse de la figure 6 est en mode actif.30 2) A cause de l'abandon des deux opérations séparées de programmation logicielle, le timing pour la précharge est non critique. 3) Pour des applications Single-Band et Dual-Band sans changement de bande, l'opération de programmation pour la précharge n'existe pas, ce qui fait que les 13 2787259 boucles à verrouillage de phase PLL sont rapidement mises en service. T1 14 2787259 REVENDICATIONS 1. Boucle à verrouillage de phase pour des signaux à haute fréquence (HF) comportant un détecteur phase- fréquence (PFD, 4) auquel est envoyé comme premier signal d'entrée un signal de fréquence produit via une division de fréquence (R/l, 5) et comme deuxième signal d'entrée, également produit via une division de fréquence (N/i, 6), un signal déduit du signal de sortie d'un oscillateur commandé en tension (VCO, 2) et soumis encore à un mélange (1) avec un signal d'oscillateur local et éventuellement à une modulation (7) et dont les signaux de sortie sont prévus après une transmission via un dispositif formant pompe de charge (9, 12) et via un filtre passe-bas de boucle passif (10) pour la commande de l'oscillateur commandé en tension (VCO, 2), le dispositif formant pompe de charge (9, 12) étant commandé pendant la phase transitoire, pour l'établissement (précharge) d'un certain état initial, servant à un accrochage "Lock-in" rapide, de l'oscillateur commandé en tension (VCO, 2), de telle sorte qu'il se charge d'envoyer à l'oscillateur commandé en tension (VCO, 2) la tension de commande respectivement nécessaire pour l'état initial, -TT 2787259 caractérisée par le fait que le dispositif formant pompe de charge (9, 12) contient en complément de la pompe de charge (9) une pompe de précharge (12) qui est commandée par deux signaux de commande logiques (pd, pcp), un signal de commande logique (pd) fait en sorte que, lors de la précharge, la boucle à verrouillage de phase (PLL) se trouve en mode Standby et seule la pompe de précharge (12) se trouve en mode actif et, après la précharge, inversement, la boucle à verrouillage de phase (PLL) se trouve en mode actif et la pompe de précharge (12) se trouve en mode Standby, et que l'autre signal de commande logique (pcp) fait en sorte que la pompe de précharge (12) applique à l'oscillateur commandé en tension (VCO, 2) la tension de commande (Vcp = Vcc ou Vcp = gnd) respectivement nécessaire pour l'état initial. 2. Boucle à verrouillage de phase selon la revendication 1, caractérisée par le fait que les signaux de commande logiques (pd, pcp) sont programmés par des moyens matériels. 3. Boucle à verrouillage de phase selon la revendication 1, caractérisée par le fait que les signaux de commande logiques (pd, pcp) sont programmés par des moyens logiciels. 4. Boucle à verrouillage de phase selon la revendication 1, caractérisée par le fait que la pompe de précharge (12) est mise en oeuvre sous forme de deux sources de courant simples commandées en tension ou commandées en courant (Source, Sink) avec des transistors bipolaires et/ou CMOS. Jir 16 2787259 5. Boucle à verrouillage de phase selon la revendication 1 ou 4, caractérisée par le fait que la pompe de précharge (12) et le filtre passe-bas de boucle passif (10) sont conçus de façon optimisée quant à leur consommation de courant de telle sorte qu'il en résulte une réduction de la durée de précharge. 6. Boucle à verrouillage de phase selon l'une des revendications précédentes, caractérisée par le fait que, pour des applications Single-Band, la tension de commande (Vcp), envoyée à l'oscillateur commandé en tension (VCO, 2), après la précharge ou bien la polarité de précharge après l'initialisation, c'est-à-dire après la première programmation après la mise sous tension Power-on, sont fixées de telle sorte qu'aucune programmation supplémentaire de la précharge avant le mode actif n'est nécessaire, et par le fait que le courant de précharge Ipcp est réduit de telle sorte que la consommation de courant totale en mode Standby est relativement réduite et donc assez petite pour être acceptée. 7. Boucle à verrouillage de phase (PLL = Phase Locked Loop) pour des signaux à haute fréquence (HF) comportant un détecteur phase- fréquence (PFD, 4) auquel est envoyé comme premier signal d'entrée un signal de fréquence produit via une division de fréquence (R/1, 5) et comme deuxième signal d'entrée, également produit via une division de fréquence (N/1, 6), un signal déduit du signal de sortie d'un oscillateur commandé en tension (VCO, 2) et soumis encore à un mélange (1) avec un signal d'oscillateur local et éventuellement à une modulation (7) et dont les signaux de sortie sont prévus après une transmission via un dispositif formant pompe de charge (9, 14) et via un filtre passe-bas de boucle passif (10) pour la commande de l'oscillateur commandé en tension 17 2787259 (VCO, 2), le dispositif formant pompe de charge (9, 14) étant commandé pendant la phase transitoire, pour l'établissement (précharge) d'un certain état initial, servant à un accrochage "Lock-in" rapide, de l'oscillateur commandé en tension (VCO, 2), de telle sorte qu'il s'occupe d'envoyer à l'oscillateur commandé en tension (VCO, 2) la tension de commande respectivement nécessaire pour l'état initial, caractérisée par le fait que une fonction de précharge est intégrée dans le dispositif formant pompe de charge (14) de telle sorte que, à chaque fois, un multiplexeur 2:1 (15 ou 16) est agencé entre chacune des deux sorties du détecteur phase- fréquence (PFD, 4) et chacune des deux entrées de la pompe de charge (9), pour la mise en oeuvre de la fonction de précharge, le dispositif formant pompe de charge (14) est commandé par deux signaux de commande logiques (pd, pcp), un signal de commande logique (pd) fait en sorte que, lors de la précharge, la boucle à verrouillage de phase (PLL) se trouve en mode Standby et seule la pompe de charge avec fonction de précharge se trouve dans le mode actif et, après la précharge, la boucle à verrouillage de phase (PLL) se trouve en mode actif, et que l'autre signal de commande logique (pcp) est envoyé directement au premier multiplexeur 2:1 (15) et via un inverseur (17) au deuxième multiplexeur 2:1 (16) pour que les signaux de sortie du détecteur phase- fréquence (PFD, 4) soient combinés avec ce signal de commande ou avec le signal de commande inversé de telle sorte que la pompe de charge (9) applique à l'oscillateur commandé en tension (VCO, 2) la tension de commande (Vcp = Vcc ou Vcp = gnd) respectivement nécessaire pour l'état initial. 18 2787259 8. Boucle à verrouillage de phase selon l'une des revendications précédentes, caractérisée par une mise en oeuvre dans la technique des circuits intégrés (IC). -IT