FR 2786926 A1 20000609 FR 9908377 A 19990630 1 2786926 PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMICONDUCTEUR DU TYPE SOI La présente invention concerne un procédé de fabrication d'un dispositif à semiconducteur, et en particulier un procédé de fabrication d'un dispositif à semiconducteur formé sur un substrat silicium sur isolant (ou SOI). Des dispositifs à semiconducteur (dispositifs SOI) formés sur un substrat SOI ("Silicon On Insulator") ont des avantages tels qu'une capa- cité de jonction réduite et une meilleure tension de claquage de l'isola- tion entre éléments, par rapport à des dispositifs à semiconducteur (dispositifs massifs) formés sur un substrat massif. La figure 5 est une coupe d'un substrat SOI 10. Le substrat SOI a une structure comportant une pellicule d'oxyde enterrée 2 et une couche de silicium monocristallin (qu'on appellera ci-après "couche SOI") 3 superposées sur la surface principale du substrat en silicium 1. Sur la figure 5, la pellicule d'oxyde enterrée 2 mesure approximativement 370 nm d'épaisseur, et la couche SOI 3 mesure approximativement 200 nm d'épaisseur. Au moment de la formation du substrat, l'épaisseur de la cou- che SOI 3 du substrat SOI 10 est d'environ 200 nm, comme représenté sur la figure 5. Cependant, dans la fabrication de dispositifs à semicon- ducteur, il est nécessaire de réduire l'épaisseur de la couche SOI 3 con- formément aux spécifications de dispositifs à semiconducteur désirés, ce qu'on appelle un processus d'amincissement de la couche SOI 3. Comme représenté sur la figure 6, la couche SOI 3 est amincie jusqu'à une épaisseur modérée dans une région de formation d'élément à semiconducteur (région active) AR de la surface principale du substrat SOI 10. Lorsque l'épaisseur de la couche SOI exigée pour la fabrication de dispositifs à semiconducteur est par exemple de 100 nm, il est néces- saire de réduire d'environ 100 nm l'épaisseur de la couche SOI 3 du substrat SOI 10, du fait que son épaisseur d'origine est d'environ 200 nm. On a habituellement adopté des techniques pour effectuer une oxydation thermique de la couche SOI 3, pour rendre la couche SOI 3 plus mince. Plus précisément, on chauffe le substrat SOI 10 à environ 1000 C et on l'expose à une atmosphère d'oxygène pour l'oxydation thermique, de façon qu'une pellicule d'oxyde thermique 4 de 220 nm d'épaisseur soit formée sur la couche SOI 3, comme représenté sur la figure 7. Ceci consomme environ 100 nm de silicium qui forme la couche SOI 3, ce qui réduit la couche SOI 3 à environ 100 nm. Après l'enlèvement de la pellicule d'oxyde thermique 4 avec une solution d'acide fluorhydrique, la couche SOI 3 du substrat SOI 10 a une épaisseur d'environ 100 nm, comme représenté sur la figure 8. Le problème est ici le silicium en surplus (silicium interstitiel injecté pendant l'oxydation), c'est-à-dire un phénomène selon lequel des atomes de silicium interstitiels, apparaissant dans l'interface entre le sili- cium et la pellicule d'oxyde de silicium pendant l'oxydation thermique de la couche SOI 3, forment des défauts cristallins DF dans la couche SOI 3, comme représenté sur la figure 8. Lorsque des dispositifs à semiconduc- teur sont formés dans la couche SOI 3 avec les défauts cristallins DF, un courant de fuite anormal apparaît pendant le fonctionnement des dispo- sitifs. La figure 9 montre schématiquement un exemple dans lequel des dispositifs CMOS (dispositifs du type métal-oxyde- semiconducteur complémentaire) sont formés dans la couche SOI 3 amincie. Sur la figure 9, la couche SOI 3 est divisée électriquement en une région NMOS avec un ensemble de transistors à effet de champ MOS de type N (N-MOSFET) 15, et en une région PMOS avec un ensemble de transistors à effet de champ MOS à canal P (P-MOSFET) 25, par une pellicule d'isolation d'éléments 5 qui est formée par une pellicule isolante telle qu'une pelli- cule d'oxyde de silicium. Le N-MOSFET 15 a une région d'impuretés de type P 14 avec des impuretés de dopage de type P introduites dans la couche SOI 3; une pellicule d'oxyde de grille 11 formée sur la région d'impuretés de type P 14; une électrode de grille 12 formée sur la pellicule d'oxyde de grille 11; et des régions de source/drain 13 avec des impuretés de type N intro- duites dans ces régions avec une concentration de dopage relativement élevée, qui sont formées dans la couche SOI 3 de part et d'autre de la région d'impuretés de type P 14. Le P-MOSFET 25 a une région d'impuretés de type N 24 avec des impuretés de dopage de type N introduites dans la couche SOI 3; une pellicule d'oxyde de grille 21 formée sur la région d'impuretés de type N 24; une électrode de grille 22 formée sur la pellicule d'oxyde de grille 21; et des régions de source et de drain avec des impuretés de type P introduites dans ces régions avec une concentration relativement éle- vée, qui sont formées dans la couche SOI 3 de part et d'autre de la ré- gion d'impuretés de type N 24. Comme représenté sur la figure 9, des MOSFET comprenant les défauts cristallins DF sont formés en proportion d'une densité de défauts cristallins dans la formation d'un ensemble de MOSFET dans la couche SOI 3 ayant les défauts cristallins DF. Ceci conduit à des anomalies de caractéristiques et un fonctionnement défectueux. Les figures 8 et 9 montrent seulement schématiquement les défauts cristallins DF dans la couche SOI 3, et des défauts cristallins réels sont plus complexes. En outre, il est difficile de détecter l'état des défauts cristallins, tels qu'ils existent, après l'oxydation thermique pour l'amincissement de la couche SOI, ce qui fait que la présence de défauts cristallins est confirmée par la manifestation des défauts cristallins sous l'effet d'une attaque sélective, comme une attaque Secco. L'attaque Secco fait référence à une attaque utilisant un agent d'attaque appelé "Secco", ou une attaque utilisant à titre d'agent d'atta- que une solution aqueuse d'un mélange de bichromate de potassium (K2Cr207) à 0,15 mol/I, et de 48% d'acide fluorhydrique (HF), dans le rapport 1:2. Ceci vise à faire apparaître des défauts cristallins en utili- sant une caractéristique selon laquelle la vitesse d'attaque dans une partie avec des défauts cristallins est plus élevée que celle dans une partie sans défauts cristallins. De cette manière, le procédé d'amincissement classique de la couche SOI comprenait le processus d'oxydation thermique de la couche SOI, ce qui fait qu'il avait un problème consistant en ce qu'il occasionnait des défauts cristallins dans la couche SOI du fait de l'oxydation thermi- que. Un premier aspect de la présente invention porte sur un procé- dé de fabrication d'un dispositif à semiconducteur comprenant les étapes suivantes: on prépare un substrat SOI; on attaque de façon isotrope une couche SOI du substrat SOI jusqu'à une épaisseur prédéterminée, avec une solution de NH3-H202-H2O; et on forme des dispositifs à semicon- ducteur sur la couche SOI amincie. Selon un second aspect de la présente invention, dans le pro- cédé de fabrication du premier aspect, le rapport des composants NH3 et H202 dans la solution NH3-H202-H20 est fixé à 1:1. Selon un troisième aspect de la présente invention, dans le procédé de fabrication du second aspect, le rapport des composants dans la solution NH3-H202-H2O est fixé à 1:1:5, et la température de la solution est comprise dans une plage allant de 50 C à moins de 100 C. Selon un quatrième aspect de la présente invention, dans le procédé de fabrication du second aspect, le rapport des composants dans la solution NH3-H202-H2O est fixé à 1:1:1, et la température de la solution est comprise dans une plage allant de 50 C à moins de 100 C. Un cinquième aspect de la présente invention porte sur un pro- cédé de fabrication d'un dispositif à semiconducteur, comprenant les éta- pes suivantes: on prépare un substrat SOI; on attaque de façon isotrope une couche SOI du substrat SOI jusqu'à une épaisseur prédéterminée, par attaque avec écoulement descendant, dans laquelle un plasma est produit par l'excitation d'un gaz d'attaque prédéterminé par de l'énergie haute fréquence ou micro-onde, et des radicaux qui sont des atomes ou des molécules chimiquement actifs, inclus dans le plasma, sont trans- portés vers le substrat SOI dans un écoulement du gaz d'attaque pour être utilisés à titre d'espèces actives pour l'attaque; et on forme des dis- positifs à semiconducteur sur la couche SOI amincie. Selon un sixième aspect de la présente invention, dans le pro- cédé de fabrication du cinquième aspect, le gaz d'attaque est l'un des suivants: un mélange gazeux de CF4 et 02, un mélange gazeux de NF3 et 02, le gaz C12, un mélange gazeux de C02 et NF3, ou le gaz NF3. Dans le procédé de fabrication d'un dispositif à semiconducteur du premier aspect, des atomes de silicium sont progressivement enlevés de la surface de la couche SOI, du fait que la couche SOI est attaquée de façon isotrope jusqu'à une épaisseur prédéterminée avec la solution de NH3-H202-H20. Par conséquent, du silicium en surplus n'est pas pro- duit dans la couche SOI, ce qui évite l'apparition de défauts cristallins dans la couche SOI à cause du silicium en surplus. Ceci conduit à éviter l'apparition d'anomalies de caractéristiques ou d'un fonctionnement dé- fectueux résultant de défauts cristallins lorsque des dispositifs à semi- conducteur sont formés dans la couche SOI amincie. Dans le procédé de fabrication d'un dispositif à semiconducteur du second aspect, le rapport des composants NH3 et H202 dans la solu- tion NH3-H202-H20 est fixé à 1:1. Ceci évite une rugosité de surface de la couche SOI. Dans le procédé de fabrication d'un dispositif à semiconducteur du troisième aspect, le rapport des composants dans la solution NH3- H202-H2O est fixé à 1:1:5, et la température de la solution est comprise dans une plage allant de 50 C à moins de 100 C. Ceci évite une vitesse d'attaque trop basse de la couche SOI et permet une attaque maîtrisée de la couche SOI. Dans le procédé de fabrication d'un dispositif à semiconducteur du quatrième aspect, le rapport des composants dans la solution NH3- H202-H20 est fixé à 1:1:1, et la température de la solution est comprise dans une plage allant de 50 C à moins de 100 C. Ceci augmente la vi- tesse d'attaque de la couche SOI en comparaison avec le cas dans lequel le rapport est fixé à 1:1:5, et permet également une attaque maîtrisée de la couche SOI. Dans le procédé de fabrication d'un dispositif à semiconducteur du cinquième aspect, des atomes de silicium sont enlevés progressive- ment de la surface de la couche SOI, du fait que la couche SOI est atta- quée de façon isotrope jusqu'à une épaisseur prédéterminée par l'attaque avec écoulement descendant. Du silicium en surplus n'est donc pas pro- duit dans la couche SOI, ce qui évite l'apparition de défauts cristallins dans la couche SOI à cause du silicium en surplus. Ceci conduit à éviter l'apparition d'anomalies de caractéristiques ou d'un fonctionnement dé- fectueux résultant de défauts cristallins, lorsque des dispositifs à semi- conducteur sont formés dans la couche SOI amincie. En outre, I'attaque avec écoulement descendant utilise des radicaux à titre d'espèces d'atta- que, et elle transporte ces radicaux vers le substrat SOI dans un écoulement de gaz d'attaque. Ceci évite que le substrat SOI ne soit exposé à des particules chargées dans le plasma, ce qui évite l'apparition de dé- fauts cristallins dans la surface de la couche SOI, à cause d'un bombar- dement ionique. Le procédé de fabrication d'un dispositif à semiconducteur du sixième aspect permet une attaque effective de la couche SOI. Un but de la présente invention est donc de parvenir à un pro- cédé pour amincir une couche SOI sans utiliser un processus d'oxydation thermique. D'autres caractéristiques et avantages de la présente invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels: Les figures 1 à 3 sont des illustrations schématiques d'un pro- cédé de fabrication d'un dispositif à semiconducteur conforme à un pre- mier mode de réalisation préféré de la présente invention. La figure 4 est une illustration schématique d'un procédé de fabrication d'un dispositif à semiconducteur conforme à un second mode de réalisation préféré de la présente invention. Les figures 5 et 7 a 9 sont des illustrations schématiques d'un procédé de fabrication classique d'un dispositif à semiconducteur. La figure 6 est une illustration schématique d'une région active d'un dispositif à semiconducteur. 1. Premier mode de réalisation préféré En se référant aux figures 1 à 3, on va maintenant décrire un procédé de fabrication d'un dispositif à semiconducteur conforme à un premier mode de réalisation préféré de la présente invention. La figure 1 est une coupe d'un substrat SOI 10. Le substrat SOI a une structure comportant une pellicule d'oxyde enterrée 2 et une couche de silicium monocristallin (qu'on appelle ci-après "couche SOI") superposées sur la surface principale d'un substrat en silicium 1. Sur la figure 1, la pellicule d'oxyde enterrée 2 mesure approximativement 370 nm d'épaisseur, et la couche SOI 3 mesure approximativement 200 nm d'épaisseur. Lorsque l'épaisseur de la couche SOI qui est exigée pour la fa- brication de dispositifs à semiconducteur est par exemple de 100 nm, la couche SOI 3 doit être réduite d'environ 100 nm. Ceci exige que le subs- trat SOI 10 soit attaqué de façon isotrope par ce qu'on appelle l'attaque par voie humide utilisant à titre d'agent d'attaque une solution aqueuse d'un mélange d'ammoniaque et d'eau oxygénée, c'est-à- dire une solution N H3-H202-H20. Plus précisément, le substrat SOI 10 est immergé dans un bain d'attaque rempli avec la solution NH3-H202-H2O, pour être attaqué de façon isotrope. A ce moment, on adopte un procédé d'immersion pour faire circuler la solution NH3-H202-H20 dans le bain. Après le traitement d'attaque, on nettoie le substrat SOI avec de l'eau courante. Nous fixons ici à 1:1:5 le rapport des composants dans la solu- tion NH3-H202-H20, et la température de la solution à 50 C ou plus. Cette solution est produite par exemple à partir d'ammoniaque contenant 30% en masse d'ammoniac, et d'eau oxygénée contenant 30% en masse de peroxyde d'hydrogène. La figure 2 montre le substrat SOI 10 avec la couche SOI 3 de nm d'épaisseur amincie par l'attaque isotrope. La couche SOI 3 sur la figure 2 n'a aucun défaut cristallin. Ceci vient du fait que l'attaque iso- trope utilisant la solution NH3-H202-H20 à titre d'agent d'attaque enlève progressivement des atomes de silicium à partir de la surface de la cou- che SOI 3, au lieu de consommer des atomes de silicium par oxydation thermique de la couche SOI 3, comme dans les techniques classiques. Ce procédé ne produit pas de silicium en surplus dans la couche SOI 3, ce qui évite l'apparition de défauts cristallins dans la couche SOI 3 à cause du silicium en surplus. Lorsqu'on utilise à titre d'agent d'attaque la solution NH3-H202- H20 ayant le rapport mentionné ci-dessus, la vitesse d'attaque R (A/min) du silicium, c'est-à-dire la couche SOI, peut s'exprimer de la façon sui- vante R = 1,49 x 1018 exp I-1'21 (1) L kT?) Dans l'Equation (1), k est la constante de Boltzmann et T est la température absolue de la solution. Pour la température de solution de C, la vitesse d'attaque est d'environ 0,2 A/min. Lorsque la vitesse d'attaque peut être inférieure à 0,2 /min, il va sans dire que l'attaque peut être effectuée à une température de solution inférieure à 50 C. Pour réduire la durée pour le traitement d'attaque, il est néces- saire d'augmenter la vitesse d'attaque. Il y a deux techniques pour ceci: une technique pour augmenter la température de la solution; et une tech- nique pour faire varier le rapport de composants dans la solution. Conformément à la technique pour augmenter la température de la solution, lorsque la température de la solution est fixée à 80 C, la vi- tesse d'attaque est d'environ 8 A/min, d'après l'Equation (1). Par consé- quent, l'attaque de la couche SOl de 100 nm (c'est-à-dire 1000 A) exige un temps de traitement d'environ 125 minutes. Ce traitement d'attaque de minutes peut être effectué en une seule fois, mais il peut être divisé et non effectué en une seule fois. Conformément à la technique pour faire varier le rapport de composants dans la solution, on augmente la vitesse d'attaque en aug- mentant les rapports de NH3 et H202 à H20, tout en maintenant le rap- port NH3-H202 de 1:1. Ainsi, le rapport des composants dans la solution NH3-H202-H20 est fixé à 1:1:1, et la température de la solution est fixée à 80 C. La vitesse d'attaque dans ce cas est d'environ 40 /min, ce qui fait que l'attaque de la couche SOl de 100 nm exige un temps de traite- ment d'environ 25 minutes. Il est également possible d'augmenter le rapport de NH3 à H202 au-delà de 1:1, pour augmenter la vitesse d'attaque, mais ceci peut oc- casionner une rugosité de surface de la couche SOl. Pour éviter ceci, le rapport entre H202 et NH3 doit de préférence être de 1:1. En d'autres termes, on peut effectivement éviter une rugosité de surface de la cou- che SOl en augmentant le rapport de H202 à NH3. Si la rugosité de sur- face de la couche SOl occasionne spécialement des problèmes, on peut fixer à moins de 1 le rapport de NH3 à H202, après avoir admis une ré- duction de la vitesse d'attaque. A l'un comme à l'autre des rapports de composants de 1:1:5 et 1:1:1 dans la solution NH3-H202-H20, on peut augmenter la vitesse d'attaque en augmentant davantage la température de la solution. Ce- pendant, I'augmentation de la température de la solution accélère l'éva- poration de H20 et augmente la dégradation des composants de la solu- tion au cours du temps, ce qui occasionne des difficultés dans la com- mande de la valeur d'attaque de la couche SOI. Par conséquent, la tem- pérature de la solution doit de préférence être de 50 C ou plus et de moins de 100 C. La figure 3 montre schématiquement un exemple dans lequel des dispositifs CMOS sont formés dans la couche SOI 3 amincie. Sur la figure 3, la couche SOI 3 est divisée électriquement en une région NMOS avec un ensemble de N-MOSFET 15, et une région PMOS avec un en- semble de P-MOSFET 25, par une pellicule d'isolation d'éléments 5 qui est formée par une pellicule isolante telle qu'une pellicule d'oxyde de si- licium. Le N-MOSFET 15 a une région d'impuretés de type P 14 avec des impuretés de dopage de type P introduites dans la couche SOI 3; une pellicule d'oxyde de grille 11 formée sur la région d'impuretés de type P 14; une électrode de grille 12 formée sur la pellicule d'oxyde de grille 11; et des régions de source/drain 13 avec des impuretés de dopage de type P introduites dans ces régions avec une concentration relativement éle- vée, qui sont formées dans la couche SOI 3 de façon à être situées de part et d'autre de la région d'impuretés de type P 14. Le P-MOSFET 25 a une région d'impuretés de type N 24 avec des impuretés de dopage de type N introduites dans la couche SOI 3; une pellicule d'oxyde de grille 21 formée sur la région d'impuretés de type N 24; une électrode de grille 22 formée sur la pellicule d'oxyde de grille 21; et des régions de source/drain 23 avec des impuretés de do- page de type P introduites dans ces régions avec une concentration rela- tivement élevée, qui sont formées dans la couche SOI 3 de part et d'au- tre de la région d'impuretés de type N 24. Du fait que la couche SOI 3 n'a pas de défauts cristallins, comme représenté sur la figure 3, il n'apparaît pas une anomalie de ca- ractéristique ou un défaut de fonctionnement à cause de défauts cristal- lins. Effet caractéristique Conformément au premier mode de réalisation préféré de la présente invention, la couche SOI est amincie en enlevant progressive- ment des atomes de silicium à partir de la surface, par attaque isotrope utilisant à titre d'agent d'attaque la solution NH3-H202-H20. Par consé- quent, du silicium en surplus n'est pas produit dans la couche SOI, ce qui empêche l'apparition de défauts cristallins dans la couche SOI à cause du silicium en surplus. Ceci évite l'apparition d'anomalies de caractéristi- que ou d'un défaut de fonctionnement à cause de défauts cristallins lors- que des dispositifs à semiconducteur sont formés dans la couche SOI amincie. En outre, le processus d'amincissement ci-dessus de la couche SOI est effectué à des températures basses allant de 50 C à moins de C, auxquelles une oxydation thermique se produit difficilement. Par conséquent, le substrat SOI n'est pas chauffé à 1000 C ou plus, contrai- rement au substrat SOI classique. Ceci évite le problème de la formation de défauts cristallins par contrainte thermique du substrat SOI. En outre, la solution NH3-H202-H20 est habituellement utilisée pour nettoyer des substrats en silicium, ce qui a en particulier l'effet d'enlever des particules. Des particules collées au substrat SOI peuvent donc également être enlevées. Modification Bien que dans le premier mode de réalisation préféré, I'attaque isotrope utilise la solution NH3-H202-H20 à titre d'agent d'attaque pour amincir la couche SOI, I'agent d'attaque peut être une solution d'hy- droxyde de sodium (NaOH) ou une solution d'hydroxyde de potassium (KO H). La solution d'hydroxyde de sodium et la solution d'hydroxyde de potassium sont caractérisées par une manipulation facile et l'absence de nécessité de les chauffer, à cause de leur vitesse d'attaque élevée même à la température ambiante. Par exemple, la vitesse d'attaque de la solution d'hydroxyde de sodium avec une concentration en masse d'environ 15% est d'environ nm/min à une température de 60 C; et la vitesse d'attaque de la so- lution d'hydroxyde de potassium avec une concentration en masse d'envi- ron 20% est d'environ 100 nm/min à une température de 60 C. 2. Second mode de réalisation préféré Dans le procédé de fabrication d'un dispositif à semiconducteur conforme au premier mode de réalisation préféré de la présente inven- tion, la couche SOI est attaquée de façon isotrope par attaque par voie humide dans le processus d'amincissement, mais la couche SOI peut être amincie par voie sèche. Dans un procédé de fabrication d'un dispositif à semiconducteur conforme à un second mode de réalisation préféré de la présente invention, la couche SOI est amincie par attaque chimique par voie sèche, utilisant un plasma, en particulier par attaque par écoulement descendant. L'attaque chimique par voie sèche avec plasma utilise, à titre d'espèces d'attaque, des atomes ou des molécules à l'état excité (qu'on appelle ci-après des "radicaux") qui sont chimiquement actifs et sont pro- duits dans un plasma excité par de l'énergie haute fréquence ou micro- onde. La figure 4 est une représentation schématique d'un appareil d'attaque par écoulement descendant, 100, qui effectue une attaque par écoulement descendant. Comme représenté sur la figure 4, I'appareil d'attaque par écoulement descendant 100 comprend essentiellement une chambre d'attaque 31 destinée à recevoir le substrat SOI 10 à attaquer; une chambre de production de plasma 32 reliée à la chambre d'attaque 31; un générateur de micro-ondes 33 pour la production de plasma; et un canal de guidage d'ondes 35 pour guider vers une plaque d'électrode 34, au voisinage de la chambre de production de plasma 32, des micro-ondes (par exemple 2,45 GHz) qui sont émises par le générateur de micro- ondes 33. Le générateur de micro-ondes 33 peut être remplacé par un générateur de haute fréquence pour exciter un plasma par de l'énergie haute fréquence. On décrira ensuite le fonctionnement de l'appareil d'attaque par écoulement descendant 100. Premièrement, on place le substrat SOI 10 à attaquer sur un support de montage 39 dans la chambre d'attaque 31, avec la couche SOI 3 en haut. Ensuite, un système de production de vide (non représenté) évacue l'air contenu dans la chambre d'attaque 31 et la chambre de production de plasma 32, par un tuyau d'évacuation 37, pour produire une condition de vide. Après ceci, on ouvre une vanne 36 d'un tuyau d'alimentation en gaz 38 relié à la chambre de production de plasma 32, pour introduire une quantité donnée de gaz d'attaque. Le gaz d'attaque est par exemple un mélange gazeux de CF4 et de 02, un mélange gazeux de NF3 et de 02, le gaz Cl2, un mélange gazeux de Cl2 et de NF3, ou le gaz NF3. L'agent d'attaque qui est introduit dans la chambre de produc- tion de plasma 32 est excité par des micro-ondes appliquées à la plaque d'électrode 34, ce qui produit un plasma PZ. Alors que des particules chargées (ions et électrons) formant le plasma PZ ont une courte durée de vie, la durée de vie de radicaux RD est longue. Les radicaux RD sont donc transportés vers la chambre d'attaque 31 en suivant un écoulement de gaz d'attaque, et ils réagissent ensuite chimiquement avec la surface du substrat SOI 10, c'est-à-dire des atomes de silicium de la couche SOI 3, dans la chambre d'attaque. La couche SOI 3 est donc enlevée pro- gressivement de la surface. La vitesse d'attaque du mélange gazeux de CF4 et de 02 est comprise par exemple dans une plage de 150 à 200 nm/min. L'attaque par écoulement descendant utilise les radicaux RD à titre d'espèces d'attaque, de façon que le substrat SOI 10 ne soit pas ex- posé à des particules chargées dans le plasma PZ. Ceci évite l'apparition de défauts cristallins dans la surface de la couche SOI 3, sous l'effet du bombardement ionique. Effet caractéristique Conformément au second mode de réalisation préféré de la présente invention, envisagé ci-dessus, la couche SOI est amincie en enlevant progressivement des atomes de silicium à partir de la surface, par attaque par écoulement descendant. Par conséquent, du silicium en surplus n'est pas produit dans la couche SOI, ce qui évite l'apparition dans la couche SOI de défauts cristallins dûs à du silicium en surplus. Ceci conduit à éviter des anomalies de caractéristique ou un fonctionne- ment défectueux résultant de défauts cristallins lorsque des dispositifs à semiconducteur sont formés dans la couche SOl amincie. En outre, l'attaque par écoulement descendant évite d'exposer le substratSOl à des particules chargées dans le plasma. Aucun défaut cristallin n'est donc produit sur la surface de la couche SOl à cause du bombardement ionique. De plus, dans l'attaque par écoulement descendant, le substrat SOl n'est pas chauffé à des températures auxquelles une oxydation thermique a lieu, c'est-à-dire 1000 C ou plus, contrairement au substrat SOl classique. Ceci évite le problème de la création de défauts cristallins par contrainte thermique du substrat SOl. Il va de soi que de nombreuses modifications peuvent être ap- portées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. 14 2786926 REVENDICATIONS 1. Procédé de fabrication d'un dispositif à semiconducteur, ca- ractérisé en ce qu'il comprend les étapes suivantes: on prépare un substrat SOI (10); on attaque de façon isotrope une couche SOI (3) du substrat SOI, jusqu'à une épaisseur prédéterminée, avec une solution NH3H202-H20; et on forme des dispositifs à semiconducteur (15, 25) sur la couche SOI (3) amincie. 2. Procédé de fabrication selon la revendication 1, caractérisé en ce que le rapport des composants NH3 et H202 dans la solution NH3- H202-H2O est fixé à 1:1. 3. Procédé de fabrication selon la revendication 2, caractérisé en ce que le rapport des composants dans la solution NH3-H202-H2O est fixé à 1:1:5, et la température de la solution est comprise dans une plage allant de 50 C à moins de 100 C. 4. Procédé de fabrication selon la revendication 2, caractérisé en ce que le rapport des composants dans la solution NH3-H202-H2O est fixé à 1:1:1, et la température de la solution est comprise dans une plage allant de 50 C à moins de 100CC.