FR 2788375 A1 20000713 FR 9900196 A 19990111 PROCÉDÉ DE PROTECTION DE PUCE DE CIRCUIT INTÉGRÉ La présente invention concerne le domaine des puces de circuit intégré. La présente invention concerne plus particulièrement un procédé de protection de puces de circuit intégré afin d'isoler ses flancs lors de la connexion de la puce avec un bornier de connexion. La connexion des puces de circuit intégré avec un bornier de connexion d'une carte par exemple, peut être réalisée par câblage filaire traditionnel ou par d'autres techniques utilisant des composés polymères conducteurs en contact avec les plots de sortie de la puce. La technologie traditionnelle de câblage filaire pour la connexion des puces ne requière aucune caractéristique spécifique pour le composant constituant le circuit intégré. Cependant, une telle technologie est délicate et coûteuse. En effet, des fils, généralement en cuivre, en nickel ou en or, relient les plots de sortie de la puce aux pistes de liaison du circuit imprimé par soudure. De plus, cette technique du câblage filaire nécessite un appareillage de haute précision pour réaliser les connexions, ce qui entraîne un ralentissement de la cadence de fabrication. Pour pallier aux inconvénients de cette technologie traditionnelle, on utilise de plus en plus souvent des composés polymères conducteurs établissant un contact entre les plots de sortie de la puce et les pistes de liaison du bornier de connexion. Une première méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 1. Dans un tel cas, les pistes de liaison 12 sont amenées à proximité de l'emplacement prévu pour la puce 100. Cette dernière est collée par la face arrière 104 sur les pistes de liaison 12 du bornier de connexion en utilisant une colle isolante 50. Cette colle peut être par exemple un adhésif réticulant sous l'effet d'une exposition à un rayonnement ultra-violet. Les connexions électriques entre les plots de sortie 120 de la puce 100 et les pistes de liaison 12 sont ensuite réalisées par dispense d'une résine conductrice 40 qui recouvre les plots de sortie 120 de la puce 100 et les pistes de liaison 12 de la carte. Cette résine conductrice 40 peut être par exemple une colle polymérisable chargée en particules conductrices telles que des particules d'argent. Une seconde méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 2. Cette méthode consiste à reporter la puce selon un montage bien connu de type "flip chip". Dans un montage de type "flip chip", la puce 100 est retournée face active avec les plots de sortie 120 vers le bas. La puce 100 est alors connectée en plaçant les plots de sorties 120 sur les pistes de liaison 12 imprimées à l'emplacement prévu pour la puce. Dans l'exemple illustré, la puce 100 est connectée aux pistes de liaison 12 au moyen d'une colle 35 à conduction électrique isotropique bien connue et souvent utilisée pour le montage de composants passifs en surface. Ces techniques de connexion de puce par des polymères conducteurs sont très efficaces et performantes. Elles présentent de nombreux avantages par rapport à la technique traditionnelle du câblage filaire et tendent à se généraliser chez les assembleurs de circuits intégrés. En effet, ces techniques utilisant un polymère conducteur permettent de réduire le nombre d'opérations de fabrication et de diminuer nettement le coût de fabrication des matériaux des circuits intégrés. Néanmoins, les inventeurs ont décelé un problème particulier qui est directement lié à ces techniques de connexion lorsque le substrat utilisé présente un flanc conducteur. On voit clairement sur la figure 1 que la résine conductrice 40 couvre les flancs 106 de la puce 100. Il a cependant été établit que dans certains cas, une conductivité sur le flanc 106 de la puce 100 peut entraîner des dysfonctionnements électriques du circuit intégré. En effet, selon les types de substrat utilisé, le flanc de la puce est isolant ou conducteur. Si le flanc est isolant, il n'y a aucun problème à ce que la résine conductrice 40 soit en contact avec la tranche. Néanmoins, dans le cas o le substrat utilisé pour la fabrication de la puce de circuit intégré présente un flanc conducteur, cette technique n'est pas utilisable. De même, on voit nettement sur la figure 2 que la colle 35 conductrice peut être amenée à remonter légèrement sur les bords de la puce 100 et entraîner ainsi un dysfonctionnement électrique du circuit intégré. La solution utilisée jusqu'à présent consistait tout simplement à ne pas utiliser ce type de technique de connexion avec des puces présentant des flancs conducteurs. Cette solution n'est cependant pas satisfaisante car elle limite fortement les possibilités de l'assembleur en l'obligeant à utiliser certains produits avec certaines techniques de montage. En effet, la conductivité du silicium est directement liée au procédé de fabrication des plaquettes et diffère selon les fabricants et les lignes de production. Un utilisateur désirant spécifier une conductivité particulière du substrat se verra alors lié à un fournisseur donné et même à une gamme de produit donné ce qui entraîne automatiquement un surcoût et une limitation des produits utilisables. La présente invention a pour but de résoudre les problèmes exposés ci-dessus. Le but de la présente invention est de supprimer les inconvénients liés à la connexion des puces de circuit intégré par des technologies utilisant des polymères conducteurs. A cet effet, la présente invention propose un procédé de protection des flancs des puces de circuit intégré afin de les isoler des composants polymères conducteurs utilisés pour la connexion des plots de sortie des puces avec les pistes de liaison des borniers de connexion. En particulier, la présente invention propose un procédé de protection de puces de circuit intégré d'une plaquette de silicium, la plaquette comportant une face avant sur laquelle sont disposées les puces de circuit intégré et une face arrière opposée, caractérisé en ce que le procédé comprend les étapes suivantes: - découpe de la plaquette de silicium de manière à désolidariser les puces de circuit intégré; - application d'une matière isolante fluide sur la face arrière de la plaquette de manière à couvrir les flancs de chaque puce de circuit intégré. Le procédé de protection de puces de circuit intégré selon la présente invention est également caractérisé en ce qu'il comprend en outre une étape de report de la plaquette découpée, face arrière vers le haut, sur un support de manière à assurer la cohésion des puces lors de l'application de la matière isolante. Selon une caractéristique, l'application de la matière isolante est effectuée par pulvérisation sur la face arrière des puces. Selon une autre caractéristique, l'application de la matière isolante est effectuée par sérigraphie au moyen d'une racle et d'un écran sur la face arrière des puces. Selon une autre caractéristique, l'application de la matière isolante est effectuée par coulage sur la face arrière des puces. Selon une autre caractéristique, l'application de la matière isolante est effectuée par trempage des puces dans une cuve contenant la matière isolante. Selon une autre caractéristique, l'application de la matière isolante est effectuée par dispense de la matière isolante sur la face arrière des puces, lesdites puces étant placées sur un plateau tournant en rotation. Selon une caractéristique, la matière isolante présente une faible viscosité de manière à couler le long des flancs des puces. Selon une autre caractéristique, la matière isolante est constituée par une résine de type Epoxy présentant une forte dureté et une bonne adhérence sur le silicium. Selon une autre caractéristique, la matière isolante est constituée par un vernis isolant à faible extrait sec de manière à obtenir une couche isolante de faible épaisseur. Selon une autre caractéristique, la matière isolante est constituée par une résine colorée de manière à permettre un contrôle des zones recouvertes par la matière isolante. Selon une autre caractéristique, le contrôle des zones recouvertes par la matière isolante est effectué par vision assistée par ordinateur (VAO). Le procédé de protection de puces de circuit intégré selon la présente invention est également caractérisé en ce qu'il comprend les étapes suivantes: - dépôt d'une protection sur la face arrière de la plaquette de silicium; - découpe de la plaquette de silicium de manière à désolidariser chaque puce de circuit intégré; - report des puces de circuit intégré désolidarisées, face arrière vers le haut, sur un support; - retrait de la protection de la face arrière; - application d'une matière isolante sur la face arrière et les flancs des puces; - éjection des puces du support; - connexion des puces. Selon une caractéristique, la protection de la face arrière de la plaquette de silicium est constituée par un adhésif dégradable aux ultraviolets, ledit adhésif étant dégradé après l'étape de découpe de la plaquette et retiré par pelage. Selon une autre caractéristique, le support est un adhésif dégradable exposé à un rayonnement ultra-violet après application de la matière isolante. Selon une autre caractéristique, l'éjection des puces est réalisée par rupture de la matière isolante déposée sur le support entre les puces. Selon une autre caractéristique, l'éjection des puces est réalisée par découpe du support. Selon une autre caractéristique, la matière isolante est constituée par une résine photosensible polymérisée à travers un masque au niveau des faces arrières et des flancs des puces. Selon cette caractéristique, les puces sont dissociées par exposition de la plaquette à un rayonnement ultra-violet à travers un masque de manière à faciliter l'éjection des puces. La présente invention concerne également une puce de circuit intégré caractérisée en ce qu'elle comprend une matière isolante appliquée sur ses flancs de manière à constituer une protection. Selon une autre caractéristique, la matière isolante recouvrant les flancs de la puce est constituée par une résine de type Epoxy et/ou par un vernis isolant et/ou par une résine photosensible polymérisée et/ou par une résine colorée. Le procédé selon l'invention présente l'avantage de permettre l'utilisation systématique des techniques de connexion directe entre les plots de sortie d'une puce et les pistes de liaison d'un bornier avec une colle conductrice quelque soit la puce utilisée. Le procédé selon la présente invention peut avantageusement être utilisé avec tout type de puce quelque soit le substrat utilisé, quelque soit la taille et la forme de la puce, qu'elle présente des bossages ou non. Le procédé selon la présente invention est facile à mettre en oeuvre. Bien qu'il nécessite une étape supplémentaire précédant la connexion des puces, le procédé de protection selon l'invention n'entraîne pas de surcot significatif ni de temps de fabrication rallongé. D'autres particularités et avantages de la présente invention apparaîtront au cours de la description qui suit donnée à titre d'exemple illustratif et non limitatif en référence aux figures dans lesquelles: La figure 1, déjà décrite, est un schéma en coupe de la connexion d'une puce avec dispense de résine conductrice. La figure 2, déjà décrite, est un schéma en coupe de la connexion d'une puce selon une technique de "flip chip" avec colle conductrice. La figure 3 est une vue schématique en coupe de la plaque de silicium découpée. La figure 4 illustre l'étape d'application d'une matière isolante sur l'arrière et les flancs des puces selon une première variante de mise en oeuvre. La figure 5 illustre l'étape d'application d'une matière isolante sur l'arrière et les flancs des puces selon une deuxième variante de mise en oeuvre. La figure 6 illustre l'étape d'application d'une matière isolante sur l'arrière et les flancs des puces selon une troisième variante de mise en oeuvre. La figure 7 illustre l'étape d'application d'une matière isolante sur l'arrière et les flancs des puces selon une quatrième variante de mise en oeuvre. Le procédé selon la présente invention comporte plusieurs étapes. Une première étape consiste à découper la plaquette de silicium 10 sur laquelle sont disposées les puces de circuit intégré 100 afin de les désolidariser. A cette fin, la face arrière 104 de la plaquette, opposée à la face avant sur laquelle sont disposées les puces, est placée sur un adhésif 115 dégradable aux ultraviolets par exemple. La plaquette de silicium est alors découpée selon des méthodes classiques connues et les puces 100 désolidarisées sont maintenues ensemble par l'adhésif 115. L'adhésif dégradable 115 est alors exposé à un rayonnement ultraviolet afin de réduire sa force d'adhérence. Une deuxième étape, illustrée sur la figure 3, consiste à placer les puces de circuit 100, face active vers le bas, sur un support 110. Ce support a essentiellement pour fonction de maintenir les puces de circuit 100 en cohésion et de permettre leur manipulation pour l'étape de protection qui suit. L'adhésif 115 de la face arrière, déjà dégradé par le rayonnement ultraviolet, est retiré par pelage par exemple afin de laisser nues les faces arrières 104 des puces 100. Selon un mode de réalisation préférentiel, le support 110 est constitué par un autre adhésif dégradable. Le support 110 a en outre pour fonction de protéger la face active de la puce 100 lors de l'application de matière isolante. La troisième étape du procédé selon l'invention consiste à appliquer une matière isolante 150 sur la face arrière 104 des puces 100 placées sur le support 110. Avantageusement, la matière isolante 150 est constituée par une résine de faible viscosité de manière à couler le long des flancs 106 des puces 100 afin de les recouvrir et de les protéger. Différents moyens peuvent être utilisés pour l'application de cette matière isolante 150. Une première méthode est illustrée sur la figure 4 et consiste à pulvériser la matière isolante 150 à l'aide d'une buse de pulvérisation 500. Cette pluie de matière isolante va avantageusement se répandre sur la face arrière 104 et sur les flancs 106 des puces 100 afin de former une pellicule isolante. Une deuxième méthode est illustrée sur la figure 5 et consiste à répandre la matière isolante 150 par sérigraphie à l'aide d'une racle 200 et d'un écran 250. La sérigraphie permet d'assurer un dépôt de la matière isolante 150 avec une géométrie bien définie par l'écran 250. Une troisième méthode est illustrée sur la figure 6 et consiste à appliquer la matière isolante 150 par trempage des puces 100 dans une cuve 300 contenant la matière isolante 150. Une autre méthode, non illustrée, consiste à appliquer la matière isolante 150 à l'aide d'une tournette en plaçant les puces 100 sur un plateau tournant en rotation et en dispensant de la matière isolante. La force centrifuge permet de niveler le vernis sur les puces et de bien remplir les interstices entre les puces. Une autre méthode est illustrée sur la figure 7 et consiste à appliquer une matière isolante 150 photosensible. Cette résine isolante photosensible 150 est déposée sur l'arrière de la plaquette de silicium selon l'une quelconque des méthodes citées t 1l précédemment. Un masque 400 est ensuite placé sur l'arrière de la plaquette 10 afin de masquer les espaces entre les puces 100. L'arrière de la plaquette est alors exposé à un rayonnement ultraviolet UV afin de polymériser la résine 150 sur toute la surface excepté entre les puces 100. Cette méthode présente l'avantage de faciliter l'étape d'éjection des puces. L'application de la matière isolante peut également être effectuée par une combinaison des différentes méthodes citées ci-dessus. La matière isolante 150 utilisée pour protéger les flancs 106 des puces 100 peut avantageusement être une résine de type Epoxy ayant une forte dureté et une bonne adhérence sur le silicium. Ainsi, la résine 150 adhérera aux flancs 106 des puces 100 et se brisera avec une cassure nette lors de l'éjection des puces. La matière isolante peut également être constituée par une résine diluée pour former un vernis à faible extrait sec permettant d'obtenir une couche isolante homogène et de faible épaisseur. Avantageusement, la matière isolante est une résine colorée permettant de contrôler les zones recouvertes à l'aide d'un outil adapté tel que la vision assistée par ordinateur (VAO) par exemple. Selon une autre variante, la matière isolante est constituée par une résine photosensible polymérisable tel que cela a déjà été décrit en référence à la figure 7. Après application de la matière isolante 150, les puces 100 sont éjectées de la plaquette 10 de silicium afin d'être connectées en leur lieu et place. L'éjection des puces 100 peut être réalisée par découpe du support 110 entre les puces 100 et/ou par éjection mécanique en soulevant les puces 100 et en brisant la résine entre les puces 100. Les caractéristiques choisies pour la matière isolante sont telles que la brisure ou la découpe entre les puces sera nette et laissera les flancs 106 des puces 100 recouverts par la résine de protection 150. Selon un mode de réalisation préférentiel, le support 110 utilisé pour la manipulation des puces 100 est constitué par un adhésif dégradable. Dans un tel cas, après application de la matière isolante, la plaquette 10 est exposée à un rayonnement ultra-violet par exemple afin de dégrader le support 110 et de réduire sa force d'adhérence. Dans le cas o une résine photosensible a été utilisée, la polymérisation par exposition aux ultra- violet aura également permis de dégrader le support 110. De plus, dans cette méthode, la résine n'a pas été polymérisée entre les puces et peut être lavée. Les puces 100 peuvent donc facilement être détachées du support 110 et emportées pour être connectées dans leur module, ce qui simplifie l'étape d'éjection des puces 100. Les puces 100 de circuit intégré sont donc détachées de la plaquette 10 et peuvent être connectées selon tout type de montage utilisant des polymères conducteurs étant donné que les flancs 106 des puces sont protégés par la matière isolante 150. REVENDICATIONS 1. Procédé de protection de puces de circuit intégré (100) d'une plaquette de silicium (10), la plaquette comportant une face avant sur laquelle sont disposées les puces de circuit intégré et une face arrière opposée, caractérisé en ce que le procédé comprend les étapes suivantes: - découpe de la plaquette de silicium (10) de manière à désolidariser les puces de circuit intégré (100); - application d'une matière isolante fluide (150) sur la face arrière (104) de la plaquette de manière à couvrir les flancs (106) de chaque puce de circuit intégré (100). 2. Procédé de protection de puces de circuit intégré (100) selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de report de la plaquette (10) découpée, face arrière (104) vers le haut, sur un support (110) de manière à assurer la cohésion des puces (100) lors de l'application de la matière isolante (150). 3. Procédé de protection de puces de circuit intégré (100) selon la revendication 1 ou la revendication 2, caractérisé en ce que l'application de la matière isolante (150) est effectuée par pulvérisation sur la face arrière (104) des puces (100). 4. Procédé de protection de puces de circuit intégré (100) selon la revendication 1 ou la revendication 2, caractérisé en ce que l'application de la matière isolante (150) est effectuée par sérigraphie au moyen d'une racle (200) et d'un écran (250) sur la face arrière (104) des puces (100). 5. Procédé de protection de puces de circuit intégré (100) selon la revendication 1 ou la revendication 2, caractérisé en ce que l'application de la matière isolante (150) est effectuée par coulage sur la face arrière (104) des puces (100). 6. Procédé de protection de puces de circuit intégré (100) selon la revendications 1 ou la revendication 2, caractérisé en ce que l'application de la matière isolante (150) est effectuée par trempage des puces (100) dans une cuve (300) contenant la matière isolante (150). 7. Procédé de protection de puces de circuit intégré (100) selon la revendication 1 ou la revendication 2, caractérisé en ce que l'application de la matière isolante (150) est effectuée par dispense de la matière isolante (150) sur la face arrière (104) des puces (100), lesdites puces étant placées sur un plateau tournant en rotation. 8. Procédé de protection de puces de circuit intégré (100) selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la matière isolante (150) présente une faible viscosité de manière à couler le long des flancs (106) des puces (100). 9. Procédé de protection de puces de circuit intégré (100) selon l'une quelconque des revendications 1 à 8, caractérisé en ce que la matière isolante (150) est constituée par une résine de type Epoxy présentant une forte dureté et une bonne adhérence sur le silicium. 10. Procédé de protection de puces de circuit intégré (100) selon l'une quelconque des revendications 1 à 9, caractérisé en ce que la matière isolante (150) est constituée par un vernis isolant à faible extrait sec de manière à obtenir une couche isolante de faible épaisseur. 11. Procédé de protection de puces de circuit intégré (100) selon l'une quelconque des revendications 1 à 10, caractérisé en ce que la matière isolante (150) est constituée par une résine colorée de manière à permettre un contrôle des zones recouvertes par la matière isolante (150). 12. Procédé de protection de puces de circuit intégré (100) selon la revendication 11, caractérisé en ce que le contrôle des zones recouvertes par la matière isolante (150) est effectué par vision assistée par ordinateur (VAO). 13. Procédé de protection de puces de circuit intégré (100) selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend les étapes suivantes: dépôt d'une protection (115) sur la face arrière (104) de la plaquette de silicium (10); - découpe de la plaquette de silicium (10) de manière à désolidariser chaque puce de circuit intégré (100); - report des puces de circuit intégré (100) désolidarisées, face arrière (104) vers le haut, sur un support (110); - retrait de la protection (115) de la face arrière (104); - application d'une matière isolante (150) sur la face arrière (104) et les flancs des puces (100); - éjection des puces (100) du support (110); - connexion des puces (100). 14. Procédé de protection de puce de circuit intégré (100) selon la revendication 13, caractérisé en ce que la protection (115) de la face arrière de la plaquette de silicium (10) est constituée par un adhésif dégradable aux ultraviolets, ledit adhésif étant dégradé après l'étape de découpe de la plaquette (10) et retiré par pelage. 15. Procédé de protection de puces de circuit intégré (100) selon la revendication 13, caractérisé en ce que le support (110) est un adhésif dégradable exposé à un rayonnement ultraviolet après application de la matière isolante (150). 16. Procédé de protection de puces de circuit intégré (100) selon la revendication 13, caractérisé en ce que l'éjection des puces (100) est réalisée par rupture de la matière isolante (150) déposée sur le support (110) entre les puces (100). 17. Procédé de protection de puces de circuit intégré (100) selon la revendication 13, caractérisé en ce que l'éjection des puces (100) est réalisée par découpe du support (110). 18. Procédé de protection de puces de circuit intégré (100) selon l'une quelconque des revendications 1 à 15, caractérisé en ce que la matière isolante (150) est constituée par une résine photosensible polymérisée à travers un masque (400) au niveau des faces arrières (104) et des flancs (106) des puces (100). 19. Procédé de protection de puces de circuit intégré (100) selon la revendication 18, caractérisé en ce que les puces (100) sont dissociées par exposition de la plaquette (10) à un rayonnement ultra-violet à travers un masque (400) de manière à faciliter l'éjection des puces (100). 20. Puce (100) de circuit intégré caractérisée en ce qu'elle comprend une matière isolante (150) appliquée sur ses flancs (106) de manière à constituer une protection. 21. Puce (100) de circuit intégré selon la revendication 19 caractérisée en ce que la matière isolante recouvrant ses flancs est constituée par une résine de type Epoxy et/ou par un vernis isolant et/ou par une résine photosensible polymérisée et/ou par une résine colorée.