FR 2788907 A1 20000728 FR 9901062 A 19990127 GÉNERATICN D'INTERVALLE DE GARDE DANS UNE TRANSMISSICN EN MODULATICN DMT La présente invention concerne la modulation sur tona- lités multiples discrètes (DMT), et plus particulièrement la génération de préfixes cycliques dans une transmission en modula- tion DMT. La modulation DMT est par exemple utilisée par les normes ADSL et ADSL-lite. Dans une modulation DMT, des données codées sous forme de coefficients complexes dans le domaine fréquentiel sont, du coté émetteur, traduites en échantillons dans le domaine temporel par transformée inverse rapide de Fourier (IFFT). La figure 1 illustre la transformée IFFT d'un groupe de N coefficients complexes Al.eJPi à AN.eJPN. Chaque coefficient Ai.eiJi, o i est compris entre 1 et N, est associé à une fré- quence ou tonalité respective fi. La transformée d'un coefficient Ai. eiji est une séquence d'échantillons numériques dans le domaine temporel formant un tronçon de porteuse sinusoïdale de fréquence fi, d'amplitude Ai, et de phase pi. Une première courbe représente un tronçon de sinusoïde d'amplitude A1, de période 1/f1 et de phase pl, obtenu par transformée IFFU d'un coefficient A1.eJ9il associé à une fréquence fl. Une deuxième et une troisième courbes représentent des tronçons de sinusoïdes obtenus par transformée IFFT de coefficients A2.eJ(2 et AN.eJiN respective- ment associés à des fréquences f2 et fN. Une transformée IFFT du groupe de coefficients Ai.eJPi est constituée par la somne des tronçons de porteuses sinusoida- les obtenus par transformée IFFT de chacun des coefficients Ai.eJPi pour i compris entre 1 et N, cette somme étant appelée un "symbole". La transformée IFFT de N coefficients fournit un symbole Dt composé d'une succession de N échantillons numériques complexes S1 à SN. On notera que la forme du symbole Dt repré- senté n'est pas réaliste, mais a pour but de simplifier la compréhension de la présente description. Les échantillons de domaine temporel obtenus par IFFT sont convertis en analogique pour être transmis, par exemple par une ligne téléphonique. Du coté récepteur, le signal analogique de la ligne est converti en numérique, et les échantillons qui en résultent sont convertis en coefficients complexes dans le domaine fréquentiel par transformée de Fourier rapide (FFT). Pour supprimer un certain nombre de problèmes liés aux interférences intersymbole apparaissant lors de la transmission des symboles, on intercale entre chaque symbole un "préfixe cyclique" (ou intervalle de garde). Le préfixe cyclique est la reproduction en tête d'un symbole des derniers échantillons de ce symbole. La figure 2 représente un circuit classique 10 d'intro- duction d'un préfixe cyclique de T échantillons. Les coefficients complexes Ai.eJ i pour ir[1, N] sont fournis à un circuit 12 de transformée inverse de Fourier (IFFfl). Le circuit IFET 12 produit à partir du groupe de coefficients complexes un symbole Dt ccmposé de N échantillons S1 à SN dans le domaine temporel. Le symbole Dt est fourni à une mémoire de type "premier-entré-premier-sorti, (FIFO) 14 et à une première entrée d'un multiplexeur 16. La sortie de la mémoire 14 est reliée à une deuxième entrée du multiplexeur 16. A un instant tl, le circuit IFFT 12 fournit un premier échantillon S1 du symbole Dt, et la mémoire 14 est commandée en écriture pour stocker cet échantillon et les suivants. Le multi- plexeur 16 est commuté pour sélectionner la sortie de la mémoire 14 qui fournit un échantillon d'un symbole précédent. Cette configuration du circuit 10 reste inchangée jusqu'à un instant tN-T-. A l'instant tNI, la mémoire 14 a terminé de fournir les échantillons du symbole précédent et elle contient les échan- tillons du symbole courant Dt, jusqu'au dernier échantillon précédant le préfixe cyclique. Le circuit IFFT 12 commence à fournir les échantillons du préfixe, lesquels échantillons, désignés SI à SN, continuent à être stockés dans la mémoire 14. En même temps, le multiplexeur 16 est commuté de sorte qu'il transmet ces échantillons SI à SN du préfixe. Cette configuration du circuit 10 reste inchangée jusqu'à un instant tN. A l'instant tN+1, le circuit IFFT 12 est arrêté, la mémoire 14 contient la totalité du symbole courant Dt et le préfixe vient d'être transmis. Le multiplexeur 16 est de nouveau commuté pour transmettre les échantillons S1 à SN fournis par la mémoire 14, c'est à dire le symbole Dt. A un instant tN+T+l le circuit IFFT 12 est réactivé et il commence à fournir les échantillons du symbole suivant. L'ins- tant tN+T+1, correspond pour le symbole suivant à l'instant t1 décrit précédemment. Cette configuration du circuit 10 reste inchangée jus- qu'à un instant 2tN o on aura transmis le symbole Dt à la suite de son préfixe cyclique. L'instant 2tN+l, correspond pour le symbole suivant à l'instant tN_ décrit précédemment. Un inconvénient majeur du circuit 10 est que l'intro- duction du préfixe cyclique entraîne un retard tN (de N échantillons) dans la transmission du symbole Dt. Dans certaines applications, telles que les conmnunications téléphoniques ou d'autres communications en temps réel, l'introduction d'un tel retard n'est pas acceptable. D'autre part, dans le circuit 10 selon l'art antérieur, le nombre N d'échantillons pouvant être élevé, la taille de la mémoire 14 peut être importante. Un objet de la présente invention est de prévoir un circuit de génération de préfixe cyclique qui introduise un retard de transmission particulièrement faible. Un autre objet de la présente invention est de prévoir un tel circuit qui utilise une mémoire de taille réduite. Pour atteindre ces objets, la présente invention pré- voit un circuit de génération d'un préfixe cyclique d'un symbole composé d'une séquence d'échantillons dans le domaine temporel, ledit préfixe étant la reproduction des derniers échantillons du symbole en tête du symbole, le symbole étant obtenu par transfor- mée de Fourier inverse de coefficients complexes correspondant à des fréquences respectives, comprenant des moyens pour déphaser chaque coefficient complexe d'une valeur proportionnelle à sa fréquence, une mémoire pour stocker les échantillons du début du symbole, et des moyens pour recopier à la fin du symbole les échantillons mémorisés. Selon un mode de réalisation de la présente invention les moyens pour déphaser les coefficients complexes comprennent un multiplieur connecté pour multiplier chaque coefficient cromplexe par une valeur coaplexe de norme unitaire et de phase proportionnelle à la fréquence associée à chaque coefficient. Selon un mode de réalisation de la présente invention, la mémoire est de type "premier entré premier sorti". Selon un mode de réalisation de la présente invention, les moyens pour recopier les échantillons mémorisés comprennent un multiplexeur dont une première entrée et une deuxième entrée sont respectivement connectées à l'entrée et à la sortie de la mémoire. La présente invention vise en outre un procédé de géné- ration d'un préfixe cyclique d'un symbole dans le domaine temporel, ledit préfixe étant la reproduction des derniers échan- tillons du symbole en tête du symbole, le symbole étant obtenu par transformée de Fourier inverse de coefficients complexes correspondant à des fréquences respectives, qui comprend les étapes consistant à déphaser chaque coefficient complexe d'une valeur proportionnelle à la fréquence à laquelle il est associé, à stocker les échantillons du début du symbole, et à recopier les échantillons mémorisés à la fin du symbole. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: La figure 1, décrite précédemment, illustre une trans- formée de Fourier rapide (IFFT) d'un groupe de coefficients complexes; la figure 2, décrite précédemment, illustre la généra- tion d'un préfixe cyclique au moyen d'un circuit selon l'art antérieur; la figure 3 illustre une transformée IFFT d'un groupe de coefficients complexes selon la présente invention; et la figure 4 illustre un mode de réalisation de circuit de génération de préfixe cyclique selon la présente invention. La présente invention prévoit de décaler de manière circulaire les échantillons d'un symbole auquel on veut ajouter un préfixe cyclique, ceci de manière que les derniers échan- tillons conmposant le symbole avant décalage se retrouvent en tête du symbole après décalage, et forment ainsi directement le pré- fixe. En transmettant le symbole ainsi décalé, on transmet d'abord le préfixe puis une partie du symbole qu'il suffit de compléter par le préfixe pour reconstituer le symbole. Ainsi, on introduit seulement un retard égal au préfixe dans la transmis- sion et il suffit de ne stocker que le préfixe afin de pouvoir le retransmettre pour compléter le symbole. Le décalage circulaire du symbole doit correspondre à un même décalage circulaire de chacune des sinusoides qui compo- sent le symbole. Pour cela, on multiplie chaque coefficient complexe dans le domaine fréquentiel par un facteur complexe provoquant un déphasage dans le domaine temporel, correspondant au décalage circulaire souhaité. La figure 3 est destinée à illustrer plus en détail cette procédure. Elle illustre la transformée par IFFT d'un groupe de N coefficients complexes A1.eJQi à AN.eJ9N multipliés selon la présente invention par des coefficients de décalage eiK1iT à eiKN respectifs. Multiplier un coefficient Ai.eJQi par un coefficient complexe ejAP revient à modifier la phase pi d'une valeur Ap. Le déphasage Aq provoque un décalage circulaire du tronçon de sinusoïde correspondant d'une valeur Ap/27fi, o fi est la fréquence du tronçon de sinusoïde. Ce décalage n'est donc pas constant, mais une fonction de la fréquence fi. Selon la présente invention, on déphase les N coef- ficients complexes A1.eJPi à AN.eJPN pour que les tronçons de sinusoïdes correspondants soient tous décalés circulairement d'une même valeur, ou du même nombre T d'échantillons. Pour cela, chaque coefficient Ai.eJPi est multiplié par un coefficient de la forme eiKit o Ki est 27fi. Ainsi, le symbole Dt' formé de la sormme des tronçons de sinusoïdes correspondant aux coefficients Ai.eJgi.ejKiT, o i varie de 1 à N, correspond au symbole Dt précédent ayant subi un décalage circulaire de T échantillons. Les coefficients ejKir sont prédéterminés, et ils peu- vent par exemple être stockés dans une mémoire morte. La figure 4 représente un mode de réalisation de cir- cuit 20 de génération d'un préfixe cyclique selon la présente invention. Ce circuit est similaire à celui de la figure 2, et des mêmes références désignent des mêmes éléments. Selon l'inven- tion, les coefficients complexes Ai.ej9i pour ie[1, N] sont fournis au circuit IFFT 12 par l'intermédiaire d'un multiplieur complexe 22 dont une deuxième entrée reçoit en correspondance les N coefficients ejKi' susmentionnés. Comme on l'a vu en relation avec la figure 3, le sym- bole Dt' fourni par le circuit IFFT de la figure 4 correspond au symbole Dt de la figure 2 ayant subi un décalage circulaire de ' échantillons. Ainsi, les échantillons S1' à Sj' des T premiers instants du symbole Dt' sont les échantillons SI à SN des T derniers instants du symbole Dt. Les échantillons S1' à Sj' du symbole Dt' constituent le préfixe cyclique du symbole Dt, et les échantillons suivants du symbole Dt' constituent les T-T premiers échantillons du symbole Dt. Pour compléter le symbole Dt, il suffit de recopier les échantillons S1' à Sj' à la suite du symbole Dt'. Pour cela, les échantillons S1' à Sj' auront été stockés dans la mémoire 24, laquelle mémoire ne doit stocker que T échantillons au lieu de N-T. A un instant t1, le circuit IFFT 12 fournit le premier échantillon S1' du symbole Dt', et la mémoire 24 est commandée en écriture pour stocker les échantillons produits par le circuit IFFT. Le multiplexeur 16 est commuté pour sélectionner la sortie du circuit IFFT 12. Cette configuration du circuit 10 reste inchangée jusqu'à un instant tr; elle permet de stocker les échantillons S1' à Sj' dans la mémoire 24 et de produire en sortie du multiplexeur 16 le préfixe cyclique, formé par les échantillons S1' à Sj'. A l'instant tT+1, la mémoire 24, qui vient de stocker les échantillons S1' à Sj', est inactivée. La position du multi- plexeur 16 n'est pas modifiée, et cette configuration du circuit est maintenue jusqu'à un instant tN. Le multiplexeur 16 pro- duit dans cet intervalle les échantillons Sj+î' à SN' du symbole Dt', qui correspondent aux échantillons S1 à SI décrits précédem- ment. A l'instant tN+l, le circuit IFFT 12 est arrêté, la mémoire 24 est commandée en lecture pour produire le premier échantillon S1' qu'elle contient, et le multiplexeur 16 est commuté pour sélectionner la sortie de la mémoire 24. Cette configuration du circuit 10 reste inchangée jusqu'à un instant tN+T. Dans cet intervalle, le multiplexeur 16 produit successivement les échan- tillons S1' à Sj' lus dans la mémoire 24, qui correspondent aux échantillons susmentionnés SI+1 à SN. A l'instant tN+i+l, le circuit IFFT 12 est réactivé pour fournir les échantillons du symbole suivant et le cycle qui vient d'être décrit recommnence commne à l'instant t1. La présente invention permet de générer le préfixe cyclique d'un symbole en ne retardant le symbole que de la durée T du préfixe. Cela représente un gain de temps de tNT par rapport à l'art antérieur, ce qui s'avère particulièrement intéressant dans le cas de transmissions en temps réel. D'autre part, la mémoire 24 utilisée selon la présente invention est de taille réduite, car elle ne sert à mémoriser que les échantillons composant le préfixe. REVEDICATICNS 1. Circuit de génération d'un préfixe cyclique d'un symbole composé d'une séquence d'échantillons dans le domaine temporel, ledit préfixe étant la reproduction des derniers échan- tillons du symbole en tête du symbole, le symbole étant obtenu par transformée de Fourier inverse de coefficients complexes correspondant à des fréquences respectives, caractérisé en ce qu'il comprend des moyens (22) pour déphaser chaque coefficient complexe d'une valeur proportionnelle à sa fréquence, une mémoire (24) pour stocker les échantillons du début du symbole, et des moyens (16) pour recopier à la fin du symbole les échantillons mémorisés. 2. Circuit de génération d'un préfixe cyclique selon la revendication 1, caractérisé en ce que les moyens pour déphaser les coefficients complexes coeprennent un multiplieur (22) connecté pour multiplier chaque coefficient complexe par une valeur conplexe de norme unitaire et de phase proportionnelle à la fréquence associée à chaque coefficient. 3. Circuit de génération d'un préfixe cyclique selon la revendication 1, caractérisé en ce que la mémoire (24) est de type "premier entré premier sorti" (FIFO). 4. Circuit de génération d'un préfixe cyclique selon la revendication 1, caractérisé en ce que les moyens pour recopier les échantillons mémorisés comprennent un multiplexeur (16) dont une première entrée et une deuxième entrée sont respectivement connectées à l'entrée et à la sortie de la mémoire. 5. Procédé de génération d'un préfixe cyclique d'un symbole dans le domaine temporel, ledit préfixe étant la repro- duction des derniers échantillons du symbole en tête du symbole, le symbole étant obtenu par transformée de Fourier inverse de coefficients complexes correspondant à des fréquences respec- tives, caractérisé en ce qu'il comprend les étapes consistant à: déphaser chaque coefficient complexe d'une valeur pro- portionnelle à la fréquence à laquelle il est associé, stocker les échantillons du début du symbole, et recopier les échantillons mémorisés à la fin du sym- bole.