FR 2786340 A1 20000526 FR 9905468 A 19990429 La présente invention concerne la démodulation de fréquence pour démoduler un signal modulé en fréquence, et, plus particulièrement, un dispositif de démodulation de fréquence pour démoduler le signal en utilisant une approximation arc sinus, et un procédé pour celui-ci. Un dispositif classique pour démoduler un signal analogique modulé en fréquence est décrit dans les Brevets US N 5 194 938 et 4 232 268. Le dispositif de démodulation de fréquence classique décrit (premier dispositif de démodulation de fréquence classique) devient grand et compliqué du fait de la nécessité d'une boucle à verrouillage de phase (phase locked loop ou PLL) qui fonctionne avec précision. De plus, le premier dispositif de démodulation de fréquence classique effectue une démodulation de fréquence analogique qui est considérablement affectée par les paramètres de traitement, et son volume augmente, car il assure une modulation de fréquence selon le procédé analogique. Egalement, dans le cas o l'on utilise le dispositif de démodulation de fréquence classique pour démoduler un signal de différence de couleur SECAM (SEquentiel Couleur A Mémoire), les fréquences de sous-porteuses pour les lignes correspondant aux premier et deuxième signaux de différence de couleurs Db et Dr sont différentes. Par conséquent, une boucle à verrouillage de phase doit être présente pour chaque ligne. un autre dispositif de démodulation de fréquence classique (deuxième dispositif de démodulation de fréquence classique) a été décrit dans un article intitulé An arctangent type wideband PM/FM demodulator with improved performance, IEEE TRANSACTION ON CONSUMER ELECTRONICS, vol. 38, N 1, pages 5 à 9, février 1992. Cependant, l'approximation arc tangente utilisée dans le deuxième dispositif de démodulation de fréquence classique double la quantité d'erreur par rapport à une approximation arc sinus qui sera décrite par la suite. Par conséquent, le deuxième dispositif de démodulation de FrI1 T1ll fréquence classique nécessite une table de consultation pour la fonction arc tangente afin d'obtenir les performances désirées, ce qui fait que le volume des circuits et le coût de fabrication augmentent. De plus, encore un autre dispositif de démodulation de fréquence classique (troisième dispositif de démodulation de fréquence classique) a été décrit dans un article intitulé A novel FM demodulation scheme, IEEE TRANSACTION ON CONSUMER ELECTRONICS, vol. 41, N 4, pages 1103 à 1107, en novembre 1995. Le troisième dispositif de démodulation de fréquence classique nécessite une table de consultation additionnelle pour calculer des racines carrées, et, en particulier, la taille de la table de consultation doit être augmentée pour une définition plus élevée, ce qui provoque en conséquence le problème d'augmentation du volume des circuits et du coût. Pour résoudre les problèmes ci-dessus, un premier objet de la présente invention est de procurer un dispositif de démodulation de fréquence pour effectuer une démodulation de fréquence en utilisant une approximation arc sinus. Un deuxième objet de la présente invention est de procurer un procédé de démodulation de fréquence effectué dans le dispositif de démodulation de fréquence. Un troisième objet de la présente invention est de procurer un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM (SEquentiel Couleur A Mémoire), qui démodule la fréquence de signaux de différence de couleur transmis en mode SECAM, en utilisant une approximation arc sinus. Un quatrième objet de la présente invention est de procurer un procédé de démodulation de fréquence pour une démodulation de chrominance SECAM effectuée par le dispositif de démodulation de fréquence pour la démodulation de chrominance SECAM. Par conséquent, pour réaliser le premier objet ci- dessus, on propose un dispositif de démodulation de fréquence comprenant: un convertisseur analogique/numérique (A/N) pour échantillonner un signal analogique modulé en fréquence afin de convertir le signal analogique modulé en fréquence en un signal numérique, et délivrer en sortie les valeurs échantillonnées (SO à Sn) du signal numérique; un premier multiplicateur pour multiplier des premier et deuxième signaux d'oscillation sinusoïdaux ayant une différence de phase de 900 par la valeur échantillonnée Si (0 et deuxième signaux d'oscillation. Pour atteindre le deuxième objet, on propose un procédé de démodulation de fréquence comprenant les étapes suivantes: (a) l'échantillonnage d'un signal analogique modulé en fréquence pour calculer des valeurs échantillonnées SO à S,; (b) la multiplication de premier et deuxième signaux d'oscillation qui sont sinusoïdaux avec une différence de phase de 900 par la valeur échantillonnée Si (O ' et Qi'; (d) la désaccentuation des composantes de haute fréquence des signaux Ii' et Qi' pour obtenir les signaux -[1-r désaccentués Ii" et Qi"; (e) le retard des signaux Ii" et Qi", la multiplication, et, ensuite, la soustraction, des signaux retardés afin d'obtenir un signal numérique à fréquence démodulée Z; et (f) la correction du gain du signal numérique à fréquence démodulée Z. Pour atteindre le troisième objet, à savoir la démodulation de chrominance SECAM, le dispositif de démodulation de fréquence comprend de plus: un premier sélecteur pour délivrer sélectivement en sortie les signaux Ii" et Qi" ou les signaux Ii' et Qi' en réponse à un signal de sélection; un ajusteur de gain pour vérifier si l'amplitude du signal Ii' conserve une valeur prédéterminée, ajustant le gain du signal Ii' en réponse au résultat de la vérification, et délivrant en sortie le signal à gain ajusté au premier multiplicateur; une unité de vérification de ligne pour vérifier si la ligne en cours est une ligne paire ou une ligne impaire en utilisant le signal Z, le signal de sélection et les signaux retardés, et pour délivrer en sortie le résultat de la vérification; un deuxième circuit de désaccentuation pour désaccentuer la composante de basse fréquence du signal délivré en sortie du correcteur de gain, et délivrer en sortie le résultat de la désaccentuation; et un circuit de reproduction de signal de différence de couleur pour différencier et délivrer en sortie les signaux pour la ligne précédente parmi les signaux délivrés en sortie depuis le deuxième circuit de désaccentuation sous la forme d'un premier signal de différence de couleur à fréquence démodulée et pour différencier et délivrer en sortie les signaux pour la ligne en cours parmi les signaux délivrés en sortie du deuxième circuit de désaccentuation sous la forme d'un deuxième signal de différence de couleur à fréquence démodulée, en réponse au résultat de vérification de l'unité de vérification de ligne, le signal analogique comprenant le premier ou le deuxième signal de différence de couleur modulé en fréquence, le signal de différence de %I- - F or couleur transmis étant chargé sur la ligne impaire ou la ligne paire, le différenciateur de fréquence calculant le signal Z en utilisant le résultat sélectionné par le premier sélecteur, au lieu d'utiliser les signaux Ii" et Q>", le premier multiplicateur multipliant les signaux Ii et QI par le gain ajusté par l'ajusteur de gain et délivrant en sortie les produits au filtre passe-bas, le correcteur de gain corrigeant le gain et le décalage du signal Z en réponse au résultat de vérification de l'unité de vérification de ligne et délivrant en sortie le résultat corrigé au deuxième circuit de désaccentuation, et le signal de sélection étant généré durant l'intervalle pendant lequel il y a un signal de salve couleur dans le signal analogique. Pour atteindre le quatrième objet, on propose un procédé de démodulation de fréquence pour la démodulation de chrominance SECAM comprenant les étapes suivantes: (a) l'échantillonnage d'un signal de bande de base vidéo composite analogique avec un premier ou un deuxième signal de différence de couleur modulé en fréquence pour obtenir des valeurs échantillonnées SO à S; (b) la multiplication de troisième et quatrième signaux d'oscillation qui sont sinusoïdaux avec une différence de phase de 90 par la valeur échantillonnée Si (0 l'obtention des produits Ii et Qi; (c) le filtrage passe- bas des signaux Ii et Qi afin obtenir les signaux filtrés par un filtrage passe-bas Ii' et Qi'; (d) le retard des signaux Ii' et Qi', la multiplication, et, ensuite, la soustraction, des signaux retardés afin d'obtenir un signal Z; (e) la détermination du fait que la ligne en cours est une ligne paire ou une ligne impaire en utilisant le signal Z, le signal de sélection et les signaux retardés; (f) la détermination des signaux Z pour la ligne précédente sous la forme d'un premier signal de différence de couleur à fréquence démodulée si la ligne en cours est une ligne paire; et (g) la détermination des signaux Z pour la ligne en cours sous la forme d'un deuxième signal de différence de couleur à fréquence démodulée si la ligne en cours est une ligne impaire, les premier et deuxième signaux de différence de couleur modulés en fréquence étant chargés sur la ligne impaire ou la ligne paire et transmis. Les objets et avantages ci-dessus de la présente invention apparaîtront de façon plus évidente en décrivant en détail des formes de réalisation préférées de celle-ci en se référant aux dessins joints, dans lesquels: La figure 1 est un schéma général d'un dispositif de démodulation de fréquence selon une forme de réalisation préférée de la présente invention; la figure 2 est un organigramme illustrant un procédé de démodulation de fréquence selon la présente invention, effectué dans le dispositif montré en figure 1; la figure 3 est un graphique illustrant le principe de différenciation utilisant une approximation arc sinus; la figure 4 est un schéma de circuit d'un exemple du premier différenciateur de fréquence montré en figure 1 selon la présente invention; la figure 5 est un schéma général d'un dispositif de démodulation de fréquence selon une autre forme de réalisation de la présente invention; la figure 6 est un organigramme illustrant un procédé de démodulation de fréquence effectué dans le dispositif montré en figure 5 selon la présente invention; la figure 7 est un schéma de circuit d'un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM (SEquentiel Couleur A Mémoire) selon une première forme de réalisation de la présente invention; la figure 8 est un organigramme illustrant un procédé de démodulation de fréquence pour la démodulation de chrominance SECAM effectuée dans le dispositif de la figure 7 selon la présente invention; la figure 9 est un schéma de circuit d'un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM selon une deuxième forme de réalisation de la présente invention; la figure 10 est un organigramme illustrant un procédé de démodulation de fréquence pour la démodulation de chrominance SECAM effectuée dans le dispositif de la figure 9 selon la présente invention; la figure 11 est un schéma de circuit d'un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM selon une troisième forme de réalisation de la présente invention; la figure 12 est un schéma de circuit d'un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM selon une quatrième forme de réalisation de la présente invention; la figure 13 est un schéma général d'un exemple de la première, de la deuxième, de la troisième ou de la quatrième unité de vérification de ligne de la figure 7, 9, 11 ou 12 selon une forme de réalisation de la présente invention; la figure 14 est un schéma de circuit d'un exemple du détecteur de fréquence de la figure 13 selon la forme de réalisation de la présente invention; la figure 15 est un schéma de circuit d'un exemple du premier ou du deuxième dispositif de commande de gain et de décalage de la figure 7 ou 9, respectivement, selon la forme de réalisation de la présente invention; la figure 16 est un schéma de circuit d'un exemple du troisième ou du quatrième correcteur de gain de la figure 11 ou 12 selon la forme de réalisation de la présente invention; et la figure 17 est un schéma de circuit d'un exemple du premier, du deuxième, du troisième ou du quatrième circuit de reproduction de signal de différence de couleur selon la forme de réalisation de la présente invention. Ci-après, la structure et le fonctionnement d'un dispositif de démodulation de fréquence selon la présente T- v_ anTr invention, et un procédé de démodulation de fréquence de celui-ci, vont être décrits en se référant aux dessins joints. Si l'on se réfère à la figure 1, un dispositif de démodulation de fréquence selon une forme de réalisation préférée de la présente invention comprend un premier convertisseur analogique/numérique (A/N) 10, un premier oscillateur 12, un multiplicateur 14, un premier filtre passe-bas (low pass filter ou LPF) 16, un premier circuit de désaccentuation 18, un premier différenciateur de fréquence 20, et un premier correcteur de gain 22. La figure 2 est un organigramme illustrant un procédé de démodulation de fréquence selon la présente invention, effectué dans le dispositif montré en figure 1, dans lequel un signal numérique converti à partir d'un signal analogique modulé en fréquence a sa fréquence démodulée en utilisant une approximation arc sinus (étapes 30 à 38). Le premier convertisseur analogique/numérique 10 de la figure 1 reçoit par l'intermédiaire d'un point d'entrée IN1 un signal analogique [X(t)] contenant un signal de message modulé en fréquence [M(t)], qui est exprimé par l'Equation (1), échantillonne le signal analogique d'entrée [X(t)] en réponse à un signal d'horloge d'échantillonnage CKs de façon à le convertir en un signal numérique, et délivre en sortie des valeurs échantillonnées SO à S, à savoir le signal numérique [X(nT)], qui sont exprimées par l'Equation (2), au multiplicateur 14 (étape 30). X(t) = A(t) * cos(2itft + kf tM()dT)... (1) Dans l'Equation (1), fo indique la fréquence porteuse du signal analogique [X(t)], et kf indique l'écart de fréquence. X(nT) = Y + A(nT)*cos(27fo nT + kf/M(p))... (2) Après l'étape 30, le multiplicateur 14 multiplie des premier et deuxième signaux d'oscillation Gil et Gi2 délivrés en sortie du premier oscillateur 12, qui sont exprimés par l'Equation (3), par les valeurs r--- F T1-- échantillonnées Si (O au premier filtre passe-bas (étape 32). Gi' -sin(2in f, iT) Gn2 =cos(27rf,,iT).. (3) Dans 1'Equation (3), Gi, et Gi2 sont des ondes sinusoïdales avec une différence de phase de 90 , et ont une fréquence d'oscillation libre f.c prédéterminée. Ii S=i * Gi,, =[Y + A(iT) * cos(27 fo iT + kf Z M(p))] * sin(2r f, iT) Q, = S* G,2 Po... (4) =[Y + A(iT) * cos(2r fo iT + kf -M(p))] * cos(2x f,c iT) Dans l'Equation (4), f0 représente la composante en phase et Q représente la composante en quadrature. Après l'étape 32, le premier filtre passe-bas 16 effectue un filtrage passe-bas des signaux Ii et Qi délivrés en sortie du multiplicateur 14 et délivre en sortie les résultats filtrés Ii' et Qi', exprimés par l'Equation (5), au premier circuit de désaccentuation 18 (étape 34). i= A T) *sin[2n (f5 -fo)iT-kf E M(p)] 2 = 2 P=o... (5) Qi'= /t1 t cos[2nr (fo - f)iT + kf E M(p)] Ici, si la fréquence d'oscifiation libre f des premier et deuxième signaux d'oscillation respectifs est de f0o c'est-à-dire si la fréquence d'oscillation libre f/ est identifiée par la fréquence porteuse fo du signal analogique modulé en fréquence [M(t)], l'Equation (5) est exprirrmée sous la forme de l'Equation (6). I,'= - T) *sin[kfEM(p)] 30... (6) Qi'. (',cos[kf2M(p)] 2f Après l'étape P34, le premier circuit de désaccentuation 18 désaccentue les composantes de haute fréquence des signaux Ii' et Qi' délivrées en sortie du premier filtre passe-bas 16, et délivre en sortie les résultats désaccentués Ii" et Qi", exprimés par l'Equation (7), au T--r F im premier différepciateur de fréquence 20 (étape 36). I"= B * sin[kf E M(p)] p=O... (7) QO"= B * cos[kf >M(p)] Dans l'Equ ion (7), B est une valeur obtenue en normalisant A(iT) Après l'étape 36, le premier différenciateur de fréquence 20 différencie les signaux Ii" et Qi" délivrés en sortie du premier circuit de désaccentuation 18 en utilisant une approximation arc sinus et délivre en sortie un signal numérique modulé en fréquence Z, qui est le résultat de la différenciation, au premier correcteur de gain 22 (étape 38). Ci-après, la différenciation utilisant l'approximation arc sinus sera expliquée. Ici, pour utiliser l'approximation arc sinus, on suppose que la largeur [kfZM(p)] dans l'écart de fréquence du signal de message integre en fonction de la fréquence du signal d'horloge d'échantillonnage CKs n'est pas importante. La figure 3 est un graphique illustrant le principe de la différenciation utilisant l'approximation arc sinus, dans lequel l'axe X indique le signal I" et l'axe Y indique le signal Q". Les valeurs échantillonnées Ii" et Qi" exprimées par l'Equation (7) et les valeurs échantillonnées voisines I+'," et Qi+." sont disposées sur la même circonférence, à savoir sur le contour d'un cerçle montré en figure 3. Par conséquent, si l'on suppose que ax=k/2M(p) et D =k fM(p), le signal de mes- sage peut être extrait par l'Equation (8)P=én calculant la différence d'angle (ô - a) entre deux valeurs échantillonnées voisines. I"*O "- "." = B2 * {sin'cosa-sinacosp3}...(8) = B2*sin(P-a) = B2sin[kfM(i+l)] Dans l'Equation (8), si kfM(i+l) est très petit, sin[kfM(i+l)] s'approche de kfM(i+l), ce qui est appelé l'approximation arc sinus. Ici, un signal numérique modulé en fréquence [B2 kfM(i)] (Z) est exprimé par l'Equation (9). rl'- I i1 B2k M(i+ 1) = II"*Q+,"-i+,"*Q". (9) Par conséquent, le premier différenciateur de fréquence de la figure 1 effectue l'Equation (9) obtenue par l'approximation arc sinus afin de différencier les signaux Ii" et Qi". Autrement dit, le premier différenciateur de fréquence 20 effectue les multiplications et la soustraction sur les signaux Ij", Qi", I," et Q," afin d'obtenir le signal numérique à fréquence démodulée [B2kfM(i)]. La structure et le fonctionnement du premier différenciateur de fréquence 20 qui effectue l'Equation (9) vont être expliqués. La figure 4 est un schéma de circuit d'un exemple du premier différenciateur de fréquence 20 montré en figure 1. Le premier différenciateur de fréquence 20 comprend des premier, deuxième, troisième et quatrième circuits de retard 42, 44, 46 et 48, des multiplicateurs 50 et 52 et un soustracteur 54. En figure 4, le premier circuit de retard 42 retarde le signal Ii" entré par l'intermédiaire d'un point d'entrée IN2 depuis le premier circuit de désaccentuation 18 et délivre en sortie le résultat retardé U2 au deuxième circuit de retard 44. Le deuxième circuit de retard 44 retarde la sortie du premier circuit de retard 42 et délivre en sortie le résultat retardé Ul au multiplicateur 50. De façon similaire, le troisième circuit de retard 46 retarde le signal Qi" entré par l'intermédiaire d'un point d'entrée IN3 depuis le premier circuit de désaccentuation 18 et délivre en sortie le résultat retardé V2 au quatrième circuit de retard 48. Le quatrième circuit de retard 48 retarde la sortie du troisième circuit de retard 46 et délivre en sortie le résultat retardé V1 au multiplicateur 52. Ici, le multiplicateur 50 multiplie la sortie U1 du deuxième circuit de retard 44 par la sortie V2 du troisième circuit de retard 46, et délivre en sortie le produit au soustracteur 54. Le multiplicateur 52 multiple la sortie U2 I1-- Tr T du premier circuit de retard 42 par la sortie V1 du quatrième circuit de retard 48, et délivre en sortie le produit au soustracteur 54. Le soustracteur 54 soustrait le produit U1*V2 du multiplicateur 50 du produit V1*U2 du multiplicateur 52, et délivre en sortie le résultat de la soustraction sous la forme du signal numérique à fréquence démodulée [M(i+l)1, à savoir Z. Chacun des premier, deuxième, troisième et quatrième circuits de retard 42, 44, 46 et 48 sont réalisés sous la forme d'une bascule D qui verrouille les données en réponse au signal d'horloge d'échantillonnage CKs. Ensuite, le premier correcteur de gain 22 de la figure 1 ajuste le gain du signal numérique à fréquence démodulée [B2kfM(i)], et délivre en sortie le signal de message à gain ajusté [M(i)] par l'intermédiaire d'un point de sortie SORTIE. La figure 5 est un schéma général d'un dispositif de démodulation de fréquence selon une autre forme de réalisation de la présente invention. Le dispositif de démodulation de fréquence comprend un deuxième convertisseur analogique/numérique 56, un deuxième circuit de désaccentuation 58, un deuxième oscillateur 60, un multiplicateur 62, un deuxième filtre passe-bas 64, un deuxième différenciateur de fréquence 6, et un deuxième correcteur de gain 68. La figure 6 est un organigramme illustrant un procédé de démodulation de fréquence exécuté par le dispositif de la figure 5, dans lequel le signal numérique converti à partir du signal analogique modulé en fréquence a sa fréquence démodulée en utilisant une approximation arc sinus (étapes 70 à 78). Le dispositif de modulation de fréquence de la figure 5 a une structure et un fonctionnement identiques à ceux de la figure 1, à l'exception de l'agencement du deuxième circuit de désaccentuation 58, et effectue les mêmes opérations que celui de la figure 1. Autrement dit, tandis TI- F TIT que le premier circuit de désaccentuation 18 de la figure 1 est disposé entre le premier filtre passe-bas 16 et le premier différenciateur de fréquence 20, le deuxième circuit de désaccentuation 58 de la figure 5 est disposé entre le deuxième convertisseur analogique/numérique 56 et le multiplicateur 62. En figure 5, le deuxième convertisseur analogique/numérique 56, le deuxième oscillateur 60, le deuxième filtre passe-bas 64 et le deuxième correcteur de gain 68 correspondent au premier convertisseur analogique/numérique 10, au premier oscillateur 12, au premier filtre passe-bas 16 et au premier correcteur de gain 22 de la figure 1, respectivement. Par conséquent, l'étape 70 de la figure 6 correspond à l'étape 30 de la figure 2. Après l'étape 72, le deuxième circuit de désaccentuation 58 de la figure 5 désaccentue les composantes de haute fréquence des valeurs échantillonnées Si délivrées en sortie du deuxième convertisseur analogique/numérique 56, et délivre en sortie le résultat désaccentué au multiplicateur 62 (étape 72). Ensuite, le multiplicateur 62 multiplie par des premier et deuxième signaux d'oscillation le résultat désaccentué délivré en sortie du deuxième circuit de désaccentuation 58, à la place de la valeur échantillonnée Si, et délivre en sortie les produits, les signaux Il et Qj (O j en fait les mêmes que Ii et Qi dans l'Equation (4). Après l'étape 74, les produits Ij et Qj délivrés en sortie du multiplicateur 62 sont filtrés par un filtrage passe-bas dans le deuxième filtre passe-bas 64 (étape 76). Ensuite, le deuxième différenciateur de fréquence 66 effectue une différenciation entre les signaux I1' et Qj', au lieu des signaux Ijl" et Q", en utilisant l'approximation r i '- T T1 arc sinus expliquée ci-dessus, et délivre en sortie le résultat de la différenciation, à savoir le signal numérique à fréquence démodulée [B kfM(j)], au deuxième correcteur de gain 68 (étape 78). Autrement dit, le deuxième différenciateur de fréquence 66 effectue la même opération que dans le premier différenciateur de fréquence de la figure 1, à ceci près que les signaux entrés dans les premier et deuxième différenciateurs de fréquence 20 et 66 sont différents les uns des autres. Ci-après, la structure et le fonctionnement d'un dispositif de modulation de fréquence pour une démodulation de chrominance SECAM, correspondant au dispositif de modulation de fréquence de la figure 1 ou de la figure 5, qui démodule des signaux de différence de couleur transmis dans le procédé SECAM, et un procédé de démodulation de fréquence à cet effet, vont être décrits. Le procédé SECAM est un standard de transmission vidéo développé en France, dans lequel deux signaux de différence de couleur Db et Dr sont transmis en alternance dans des lignes paire et impaire, respectivement, de façon à empêcher le couplage parasite entre les signaux de chrominance. Autrement dit, contrairement au NTSC (National Television System Committee) et au PAL (Phase Alternation by Line), la composante R-Y (Dr) chargée soit sur une ligne impaire soit sur une ligne paire et la composante B-Y (Db) chargée sur la ligne suivante comportant Dr sont transmises à la partie de réception. Ici, une composante de luminance est incluse dans chaque ligne de la transmission. Dans le procédé SECAM, la modulation de fréquence est utilisée pour la transmission des signaux de différence de couleur, et les deux signaux de différence de couleur ont chacun une onde sous-porteuse indépendante. Si l'on suppose que le signal analogique modulé en fréquence [X(t)] de l'équation (1) est un signal de bande de base vidéo composite (CVBS ou Composite Video Baseband Signal) analogique avec un signal de salve couleur, que le r- - I T signal de message [M(i)] est un premier ou un deuxième signal de différence de couleur Db(i) ou Dr(i), et que f0 est la fréquence de sous porteuse fob OU for d'un signal de bande de base vidéo composite CVBS analogique comportant le premier ou le deuxième signal de différence de couleur Db(i) ou Dr(i), la description ci-dessus, se référant à la figure 1 ou à la figure 5, peut être appliquée à un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM. Ici, dans un intervalle de salve couleur o le signal de salve couleur existe,l'amplitude [A(t)] du signal de bande de base vidéo composite CVBS devient constante, et le premier ou le deuxième signal de différence de couleur Db(i) ou Dr(i) n'existe pas. Egalement, dans un intervalle vidéo actif o le signal de salve couleur n'existe pas, l'amplitude [A(t)] devient fonction du temps. Ici, fob et for peuvent être de 4,25 MHz (2 kHz) et de 4,4 MHz (2 kHz), respectivement. La figure 7 est un schéma de circuit d'un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM selon une première forme de réalisation de la présente invention. Le dispositif de démodulation de fréquence comprend un troisième convertisseur analogique/numérique 90, un troisième oscillateur 92, un multiplicateur 94, un troisième filtre passe-bas 96, un premier ajusteur de gain 98, un troisième circuit de désaccentuation 100, un multiplexeur 102, un troisième différenciateur de fréquence 104, une première unité de vérification de ligne 106, un premier circuit de reproduction de signal de différence de couleur 108, un premier dispositif de commande de gain et de décalage 110, un quatrième circuit de désaccentuation 112 et une première unité de constitution de coeur 114. La figure 8 est un organigramme illustrant un procédé de démodulation de fréquence pour une démodulation de chrominance SECAM selon la présente invention, effectuée dans le dispositif de la figure 7, dans lequel un signal de T i-- V11 bande de base vidéo composite (CVBS) numérique converti à partir d'un signal de bande de base vidéo composite analogique est démodulé en un signal Z (étapes 120 à 132), et le signal Z est divisé en lignes afin de déterminer les premier et deuxième signaux de différence de couleur (étapes 134 à 138). Le troisième convertisseur analogique/numérique 90 de la figure 7 reçoit un signal analogique CVBS avec un premier ou un deuxième signal de différence de couleur modulé en fréquence Db(i) ou Dr(i), échantillonne le signal de bande de base vidéo composite analogique d'entrée en réponse à un signal d'horloge d'échantillonnage CKs, afin de convertir le signal analogique en un signal numérique, et délivre en sortie des valeurs échantillonnées numériques SO à S, au multiplicateur 94 (étape 120). Ensuite, le multiplicateur 94 multiplie les premier et deuxième signaux d'oscillation délivrés en sortie du troisième oscillateur 92 par les valeurs échantillonnées Si (0 i minimale d'échantillonnage. Après l'étape 122, le troisième filtre passe-bas 96 filtre par un filtrage passe-bas les signaux li et Q1 et délivre en sortie les signaux filtrés par un filtrage passe-bas Ii' et Qi' au troisième circuit de désaccentuation (étape 124). Ici, le premier ajusteur de gain 98 peut être de plus disposé entre le troisième filtre passe-bas 96 et le multiplicateur 94, vérifie si l'amplitude du signal Ii,' délivré en sortie du troisième filtre passebas 96 conserve une valeur prédéterminée durant l'intervalle de salve couleur, et délivre en sortie au multiplicateur 94 un gain déterminé en réponse au résultat de vérification. Par conséquent, le multiplicateur 94 multiplie les valeurs échantillonnées par le gain déterminé dans le premier ajusteur de gain 98, et, ensuite, par les premier et deuxième signaux d'oscillation respectifs, pour délivrer en sortie les signaux Ii et Qi. Autrement dit, comme il y a une probabilité élevée pour que le niveau du premier ou du deuxième signal de différence de couleur soit bas si le niveau du signal de salve couleur est inférieur à un niveau prédéterminé, il est nécessaire que le premier ajusteur de gain 98 maintienne constant le niveau du résultat du filtrage passe-bas. Après l'étape 124, le troisième circuit de désaccentuation 100 désaccentue les composantes de haute fréquence des signaux Ii'1 et Qi', et délivre en sortie les signaux désaccentués Ii" et Qi" au multiplexeur 102 (étape 126). Lorsque les premier et deuxième signaux de différence de couleur sont transmis en utilisant le procédé SECAM à la partie de réception depuis une partie de transmission, les composantes de haute fréquence des signaux de différence de couleur sont très sensibles au bruit, ce qui fait que le rapport signal/bruit de distorsion (signal-to-noise distortion ratio ou SNDR) peut être abaissé. Par conséquent, dans la partie de transmission, une préaccentuation est effectuée pour augmenter l'amplitude de la composante de haute fréquence. Egalement, dans la partie de réception, les composantes de haute fréquence des signaux Ii' et Qi', sont désaccentuées en utilisant le troisième circuit de désaccentuation 100 comme mentionné ci-dessus lorsque les signaux de différere de couleur ont leur fréquence démoilée. Le troisième circuit de désacentuation peut être appelé filtre à cloche. Apres l'étape 126, il est cdétermirné si l'intervalle en ocurs est l'intervalle de salve oculeur (étape 128). Si c'est le cas, le troisième différenciateur de fr ene 104 obtient un signal Z en utilisant les signaux Ii' et Qi' délivrés en sortie du troisième filtre passe-bas 96 (étape 130). Autrent, le troisième différenciateur de fréquence 104 obtient le signal Z en utilisant les signaux Ii" et Qi" délivrés en sortie du troisième circuit de désaccentuaticn 100 (étape 132). A cette fin, un signal de sélecticn S est géèré de telle sorte que le multiplexeur 102 sélectionnrme les sorties I>' et Qi', du troisière filtre passe-bas 96 durant 1' intervalle de salve couleur et les sorties Ii" et Qi" du troisirème circuit de désaccentuaticn 100 durant l'intervalle vicdéo actif. Par exmple, le signal de sélection S peut être généré dans un dispositif de Fartéde (non représenté) en fonction du fait qu'un signal de salve couleur est présent ou non, par exemple, de façon à conserver un niveau élevé durant 1 'intervalle de salve couleur et un niveau bas durant 1 'intervalle vidéo actif. Le troisièrre différenciateur de fréquence 104 a le râne fonctironnent que le premier différenciateur de fréquence 20 de la figure 1 ou le deuxième différenciateur de frénce 66 de la figure 5. Autreent dit, 1 'Equation (8) peut être exprimée sous la forme de 1 'Eqaticn (10). X,*Yl -X *, = B2 * {sin-cosac-sina cos3}*... (10) = 8 2*sin(P3- a) = B2*sin[kf D,(i+t)] or B2*sin[kf Db(i+I)] Dans l'Equation (10), Xi et Yi correspondent aux signaux Ii" et Qi" de l'Equation (8), a correspond à k. Dr(p) ou à k. EDb(p), et correspond à kf Dr(p) ou à kf Db(p). Comne décrit ci-dessus, sin(f - c) exprinrPàans l'EquationP=10) s'approche de O - a grâce à l'approximation arc sinus. En fait, la largeur maximale de l'écart de fréquence de l'information du premier ou du deuxième signal de différence de couleur intégré en fonction de la fréquence _m I - f du signal d'horloge d'échantillonnage CKs utilisé dans le troisième convertisseur analogique/numérique 90 est inférieure à 500 kHz, ce qui fait que P - x prend une valeur maximum de 13,3 (13,5 MHz: 500 kHz = 360 : 13,3 ). Comme l'intervalle entre 0 et 13,3 dans la fonction sinusoïdale est quasiment linéaire, on comprend que l'approximation arc sinus selon la présente invention peut être appliquée aux circonstances réelles. Par exemple, si le troisième circuit de désaccentuation 100 normalise l'amplitude [A(nT)] à B, Bkf Dr(i+l) ou B kf Db(i+l) s'approche de Xi*Yi+1 - Xi+*Yi. Par conséquent, le troisième différenciateur de fréquence 104 peut être constitué par le circuit de la figure 4, et le signal Z correspond à B2kf Dr(i+1) ou à B2kú Db(i+l). Après l'étape 130 ou 132, la première unité de vérification de ligne 106 décide si la ligne en cours est une ligne paire ou une ligne impaire (étape 134). Si la ligne en cours est une ligne paire, il est décidé que le signal Z sur la ligne précédente est un premier signal de différence de couleur à fréquence démodulée [Db'] (étape 136). Par contre, si la ligne en cours est une ligne impaire, il est décidé que le signal Z sur la ligne en cours est un deuxième signal de différence de couleur à fréquence démodulée [Dr'] (étape 138). A cette fin, la première unité de vérification de ligne 106 vérifie si la ligne en cours est une ligne impaire ou une ligne paire en réponse au signal Z, au signal de sélection S et aux résultats retardés U1/U2 et V1/2, et délivre en sortie le résultat de vérification LD au premier circuit de reproduction de signal de différence de couleur 108. Le premier circuit de reproduction de signal de différence de couleur 108 extrait le signal Z sur la ligne précédente et le signal Z sur la ligne en cours à titre de premier et deuxième signaux de différence de couleur à fréquence démodulée [Db'] et [Dr'], respectivement, en réponse au niveau logique du résultat de vérification LD, et délivre -7-- X T en sortie les premier et deuxième signaux de différence de couleur [Db'] et [Dr'] à la première unité de constitution de coeur 114. Lorsque l'Equation (5) s'approche de l'Equation (6), fsc - fob OU fsc for est négligée. Toutefois, fsc - fob ou fsc - for ne devraient pas être négligées dans la situation réelle. Si fsc - fob OU fsc - for est négligée, les signaux de différence de couleur démodulés peuvent présenter un décalage. Par conséquent, le premier dispositif de commande de gain et de décalage 110 peut être utilisé pour compenser le décalage provoqué par l'approximation mentionnée ci- dessus, de façon à ajuster et à compenser le gain et le décalage du signal Z en réponse au résultat de vérification LD, et délivre en sortie le résultat de gain ajusté et de décalage compensé au quatrième circuit de désaccentuation 112. De plus, le premier dispositif de commande de gain et de décalage 110 agit comme le premier correcteur de gain 22 de la figure 1 ou le deuxième correcteur de gain 68 de la figure 5. Dans le procédé SECAM, dans la partie de transmission depuis laquelle sont transmis des signaux de différence de couleur, une préaccentuation est effectuée sur les composantes de basse fréquence respectives des premier et deuxième signaux de différence de couleur afin d'améliorer l'immunité vis-à-vis du bruit. Par conséquent, le dispositif de démodulation de fréquence de la partie de réception doit comporter le quatrième circuit de désaccentuation 112 comme montré en figure 7. Le quatrième circuit de désaccentuation 112 désaccentue la composante de basse fréquence du signal conmmandé en gain et en décalage délivré en sortie du premier dispositif de comande de gain et de décalage , et délivre en sortie le signal désaccentué Z"' au premier circuit de reproduction de signal de différence de couleur 108. Egalement, la première unité de constitution de coeur 114 peut être également présente. La première unité de constitution de coeur 104 détecte comme bruit un petit changement des amplitudes des premier et deuxième signaux de différence de couleur à fréquence démodulée [Db'] et [Dr'] séparés dans le premier circuit de reproduction de signal de différence de couleur 108, change le niveau des signaux de différence à un niveau prédéterminé, et délivre en sortie des premier et deuxième signaux de différence de couleur finaux Db et Drdont les niveaux ont été changés. La figure 9 est un schéma de circuit d'un dispositif de démodulation de fréquence pour la démodulation de chrominance SECAM selon une deuxième forme de réalisation de la présente invention. Le dispositif de démodulation de fréquence de la figure 9 comprend un quatrième convertisseur analogique/numérique 150, un quatrième oscillateur 152, un multiplicateur 154, un quatrième filtre passe-bas 156, un deuxième ajusteur de gain 158, un cinquième circuit de désaccentuation 160, un multiplexeur 162, un quatrième différenciateur de fréquence 164, une deuxième unité de vérification de ligne 166, un deuxième circuit de reproduction de signal de différence de couleur 168, un deuxième dispositif de commande de gain et de décalage 170, un sixième circuit de désaccentuation 172, et une deuxième unité de constitution de coeur 174. La figure 10 est un organigramme illustrant un procédé de modulation de fréquence pour une démodulation de chrominance SECAM selon la présente invention, exécutée dans le dispositif de la figure 9, dans lequel un signal de bande de base vidéo composite (CVBS) numérique converti à partir d'un signal de bande de base vidéo analogique est démodulé pour extraire un signal Z (étapes 180 à 192), et le signal Z obtenu est divisé en lignes pour déterminer des signaux de différence de couleur (étapes 194 à 198). Le dispositif de modulation de fréquence de la figure 9 a la même structure que celui de la figure 7, à ceci près que le cinquième circuit de désaccentuation 160 et le multiplexeur 162 sont disposés entre le quatrième convertisseur analogique/numérique 150 et le multiplicateur 154, et ont le même fonctionnement que celui de la figure 7. Autrement dit, le quatrième convertisseur analogique/numérique 150, le quatrième oscillateur 152, le deuxième ajusteur de gain 158, le quatrième différenciateur de fréquence 164, la deuxième unité de vérification de ligne 166, le deuxième circuit de reproduction de signal de différence de couleur 168, le deuxième dispositif de commande de gain et de décalage 170, le sixième circuit de désaccentuation 172 et la deuxième unité de constitution de coeur 174 de la figure 9 correspondent au troisième convertisseur analogique/numérique 90, au troisième oscillateur 92, au premier ajusteur de gain 98, au troisième différenciateur de fréquence 104, à la première unité de vérification de ligne 106, au premier circuit de reproduction de signal de différence de couleur 108, au premier dispositif de commande de gain et de décalage 110, au quatrième circuit de désaccentuation 112 et à la première unité de constitution de coeur 114 de la figure 7, respectivement, et ont le même fonctionnement. Par conséquent, l'étape 181, ainsi que les étapes 194 à 198, correspondent à l'étape 120 et aux étapes 134 à 138, respectivement. Après l'étape 180, le cinquième circuit de désaccentuation 160 désaccentue la composante de haute fréquence de la valeur échantillonnée délivrée en sortie du quatrième convertisseur analogique/numérique 150, et délivre en sortie le résultat désaccentué au multiplexeur 162 (étape 182). Ensuite, il est déterminé si l'intervalle en cours est un intervalle de salve couleur (étape 184). Si c'est le cas, le multiplicateur 154 multiplie la valeur échantillonnée par les premier et deuxième signaux d'oscillation, respectivement (étape 186). Autrement, le multiplicateur 154 multiplie le résultat désaccentué délivré en sortie du cinquième circuit de désaccentuation 160 par les premier et deuxième signaux d'oscillation, respectivement, dans un intervalle vidéo actif (étape 188). F-- rn A cette fin, un signal de sélection S est généré de telle sorte que le multiplexeur 162 sélectionne la valeur échantillonnée délivrée en sortie du quatrième convertisseur analogique/numérique 150 dans l'intervalle de salve couleur et la sortie du cinquième circuit de désaccentuation 160 dans l'intervalle vidéo actif. Après l'étape 186 ou 188, le quatrième filtre passe-bas 156 filtre par un filtrage passe-bas les produit Ii et Qi du multiplicateur 154 et délivre en sortie les résultats filtrés Ii' et Qi' au quatrième différenciateur de fréquence 164 (étape 190). Après l'étape 190, le quatrième différenciateur de fréquence 164 qui effectue la même opération que le troisième différenciateur de fréquence 104 de la figure 7 différencie le résultat filtré délivré en sortie du quatrième filtre passe-bas 156 en utilisant l'approximation arc sinus décrite ci- dessus et délivre en sortie le résultat différencié sous la forme d'un signal Z (étape 192). La figure 11 est un schéma de circuit d'un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM selon une troisième forme de réalisation de la présente invention. Le dispositif de démodulation de fréquence de la figure 11 comprend un cinquième convertisseur analogique/numérique 290, un cinquième oscillateur 292, un multiplicateur 294, un cinquième filtre passe-bas 296, un troisième ajusteur de gain 298, un septième circuit de désaccentuation 300, un multiplexeur 302, un cinquième différenciateur de fréquence 304, une troisième unité de vérification de ligne 306, un troisième circuit de reproduction de signal de différence de couleur 308, un troisième correcteur de gain 310, un huitième circuit de désaccentuation 312, une troisième unité de constitution de coeur 314 et une première unité de suivi de fréquence 316. La structure et le fonctionnement du dispositif de démodulation de fréquence de la figure 11 sont identiques à - - - - - - - -----r r TT _- ceux du dispositif de démodulation de fréquence de la figure 7, à ceci près que la première unité de suivi de fréquence 316 est également présente, de façon à commander la fréquence d'oscillation du cinquième oscillateur 292, que le troisième correcteur de gain 310 est disposé à la place du premier dispositif de commande de gain et de décalage 110 de la figure 7, et que le procédé de vérification de ligne de la troisième unité de vérification de ligne 306 est différent de celui de la première unité de vérification de ligne 106 de la figure 7. Autrement dit, le cinquième convertisseur analogique/numérique 290, le multiplicateur 294, le cinquième filtre passe-bas 296, le troisième ajusteur de gain 298, le septième circuit de désaccentuation 300, le multiplexeur 302, le cinquième différenciateur de fréquence 304, le troisième circuit de reproduction de signal de différence de couleur 308, le huitième circuit de désaccentuation 312 et la troisième unité de constitution de coeur 314 de la figure 11 correspondent au troisième convertisseur analogique/numérique 90, au multiplicateur 94, au troisième filtre passe-bas 96, au premier ajusteur de gain 98, au troisième circuit de désaccentuation 100, au multiplexeur 102, au troisième différenciateur de fréquence 104, au premier circuit de reproduction de signal de différence de couleur 108, au quatrième circuit de désaccentuation 112 et à la première unité de constitution de coeur 114 de la figure 7, respectivement, et ont des fonctionnements identiques. Par conséquent, le procédé de démodulation de fréquence illustré en relation avec la figure 8 peut être appliqué au dispositif de la figure 11. Comme décrit ci-dessus, dans le dispositif de démodulation de fréquence de la figure 11, les premier et deuxième signaux d'oscillation n'oscillent pas par eux- mêmes, contrairement à ce qui est le cas dans le dispositif de la figure 7. Autrement dit, la première unité de suivi de fréquence 316 suit la fréquence de sous-porteuse fob ou 1Tr-r_ - T li for du signal de bande de base vidéo composite (CVBS) analogique en réponse au résultat de vérification LD' délivré en sortie de la troisième unité de vérification de ligne 306, et délivre en sortie les résultats de suivi au cinquième oscillateur 292. Ici, le cinquième oscillateur 292 n'a pas sa propre fréquence d'oscillation libre, et délivre en sortie les premier et deuxième signaux d'oscillation au multiplicateur 294, dont les fréquences sont déterminées en réponse au résultat suivi par la première unité de suivi de fréquence 316. Egalement, contrairement au premier dispositif de commande de gain et de décalage 110 de la figure 7, qui commande tout à la fois le gain et le décalage du signal Z, le troisième correcteur de gain 310 de la figure 11 n'ajuste que le gain du signal Z. Autrement dit, le troisième correcteur de gain 310 ajuste le gain du signal Z en réponse au résultat de vérification LD', et délivre en sortie le résultat de l'ajustage au troisième circuit de reproduction de signal de différence de couleur 308 par l'intermédiaire du huitième circuit de désaccentuation 312. Ici, le troisième correcteur de gain 310 agit comme le premier correcteur de gain 22 de la figure 1 ou le deuxième correcteur de gain 68 de la figure 5. Ici, la troisième unité de vérification de ligne 306 a une fonction identique à celle de la première unité de vérification de ligne 106 de la figure 7, mais son procédé de vérification de ligne est différent de celui de la première unité de vérification de ligne 106. Autrement dit, la première ou la troisième unité de vérification de ligne 106 ou 306 vérifie si la ligne en cours est une ligne impaire ou une ligne paire en utilisant le signal Z, le signal de sélection S et les résultats retardés U1/U2 et V1/V2 et délivre en sortie le résultat de vérification LD'. Cependant, la première unité de vérification de ligne 106 de la figure 7 et la troisième unité de vérification de ligne 306 de la figure 11 comparent la fréquence d'un I-- F T11T signal de salve couleur à des fréquences prédéterminées, qui seront décrites ci-après. Par exemple, la fréquence prédéterminée utilisée pour vérifier la ligne dans la première unité de vérification de ligne 106 est de 4,33 MHz, mais celle pour la troisième unité de vérification de ligne 306 est de 4,25 MHz. La figure 12 est un schéma général d'un dispositif de démodulation de fréquence pour une démodulation de chrominance SECAM selon une quatrième forme de réalisation de la présente invention. Le dispositif de démodulation de fréquence de la figure 12 comprend un sixième convertisseur analogique/numérique 330, un sixième oscillateur 332, un multiplicateur 334, un sixième filtre passe-bas 336, un quatrième ajusteur de gain 338, un neuvième circuit de désaccentuation 340, un multiplexeur 342, un sixième différenciateur de fréquence 344, une quatrième unité de vérification de ligne 346, un quatrième circuit de reproduction de signal de différence de couleur 348, un quatrième correcteur de gain 350, un dixième circuit de désaccentuation 352, une quatrième unité de constitution de coeur 354 et une deuxième unité de suivi de fréquence 356. Le dispositif de démodulation de fréquence de la figure 12 a un fonctionnement identique à celui de la figure 9, à ceci près que le dispositif de démodulation de fréquence de la figure 12 comprend de plus la deuxième unité de suivi de fréquence 356 pour commander la fréquence d'oscillation du sixième oscillateur 332, et que le quatrième correcteur de gain 350 est adopté à la place du deuxième dispositif de commande de gain et de décalage 170, et que le procédé de vérification de ligne de la quatrième unité de vérification de ligne 346 est différent de celui de la deuxième unité de vérification de ligne 166. Autrement dit, le sixième convertisseur analogique/numérique 330, le multiplicateur 334, le sixième filtre passe-bas 336, le quatrième ajusteur de gain 338, le neuvième circuit de désaccentuation 340, le multiplexeur 342, le sixième différenciateur de fréquence _Tr-- À X n 344, le quatrième circuit de reproduction de signal de différence de couleur 348, le dixième circuit de désaccentuation 352 et une quatrième unité de constitution de coeur 354 montrés en figure 12 correspondent au quatrième convertisseur analogique/numérique 150, au multiplicateur 154, au quatrième filtre passe-bas 156, au deuxième ajusteur de gain 158, au cinquième circuit de désaccentuation 160, au multiplexeur 162, au quatrième différenciateur de fréquence 164, au deuxième circuit de reproduction de signal de différence de couleur 168, au sixième circuit de désaccentuation 172 et à la deuxième unité de constitution de coeur 174 montrés en figure 9, respectivement, et ont des fonctionnements identiques. Egalement, contrairement au dispositif de démodulation de fréquence de la figure 11, dans lequel le septième circuit de désaccentuation 300 et le multiplexeur 302 sont disposés entre le cinquième filtre passe- bas 290 et le cinquième différenciateur de fréquence 304, le neuvième circuit de désaccentuation 340 et le multiplexeur 342 sont disposés entre le sixième convertisseur analogique/numérique 330 et le multiplicateur 334 dans le dispositif de démodulation de fréquence de la figure 12. A l'exception de ces différents points, le dispositif de reproduction de fréquence de la figure 12 a un fonctionnement identique à celui du dispositif de démodulation de fréquence de la figure 11. Autrement dit, le sixième oscillateur 332, la deuxième unité de suivi de fréquence 356, le quatrième correcteur de gain 350 et la quatrième unité de vérification de ligne 346 de la figure 12 correspondent au cinquième oscillateur 292, à la première unité de suivi de fréquence 316, au troisième correcteur de gain 310 et à la troisième unité de détection de ligne 306 de la figure 11, respectivement. Par conséquent, le procédé de démodulation de fréquence illustré en figure 10 peut être appliqué au dispositif de démodulation de fréquence de la figure 12. r%-- ' 1- Ci-après, la structure et le fonctionnement des première, deuxième, troisième ou quatrième unités de vérification de ligne 106, 166, 306 ou 346 selon une forme de réalisation de la présente invention vont être décrits. La figure 13 est un schéma général montrant un exemple des première, deuxième, troisième ou quatrième unités de vérification de ligne 106, 166, 306 ou 346. L'unité de vérification de ligne de la figure 13 comprend une bascule 400, un détecteur de fréquence 402 et un comparateur 404. Dans l'unité de vérification de ligne de la figure 13, la bascule 400, qui est un verrou, reçoit le signal Z par l'intermédiaire d'un point d'entrée de données D et un signal de sélection S par l'intermédiaire d'un point d'horloge CK, et délivre en sortie de signal Z verrouillé ZD par l'intermédiaire d'un point de sortie positive Q au détecteur de fréquence 402. Ici, le détecteur de fréquence 402 détecte la fréquence d'un signal de salve couleur en utilisant le résultat retardé U1/U2 ou V1/V2 entrés depuis le différenciateur de fréquence de la figure 4 et le signal Z verrouillé ZD, et délivre en sortie une fréquence détectée fcB au comparateur 404. La structure du détecteur de fréquence 402 de la figure 13 et son fonctionnement seront décrits en détail en se référant à la figure 14. La figure 14 est un schéma de circuit montrant un exemple du détecteur de fréquence 402 montré en figure 13. Le détecteur de fréquence de la figure 14 comprend des premier et deuxième calculateurs de carré 410 et 412, un additionneur 414, un amplificateur 416 et un diviseur 418. Le premier calculateur de carré 410 de la figure 14 met au carré le signal U, délivré en sortie du deuxième circuit de retard 44 (voir figure 4) etdélivre en sortie le résultat de carré U12 à l'additionneur 414. Le deuxième calculateur de carré 412 met au carré le signal V1 délivré en sortie du quatrième circuit de retard 48 (voir figure 4) et délivre en sortie le résultat de carré Vi2 à l'additionneur 414. L'additionneur 414 additionne la sortie du deuxième calculateur de carré 412 à la sortie du premier calculateur de carré 410, et délivre en sortie le résultat de l'addition U2 + V2 à l'amplificateur 416. L'amplificateur 416 amplifie le résultat d'addition de l'additionneur 414 et délivre en sortie le résultat amplifié au diviseur 418. Ici, le diviseur 418 divise le signal Z verrouillé ZD dans la bascule 400 par la sortie de l'amplificateur 416, et délivre en sortie le résultat divisé sous la forme de la fréquence fCB du signal de salve couleur. Ici, on peut comprendre que le signal Z verrouillé ZD est égal à Xi*Yi+i - Xi+1*Yi dans l'Equation (10) et que le résultat amplifié par l'amplificateur 416 est égal à B2kf ou à [ (2]2k à partir de l'Equation (6) ou (7). Autrement dit, le détecteur de fréquence 402 détecte la fréquence du signal de salve couleur en utilisant l'approximation arc sinus. Egalement, dans le détecteur de fréquence 402 de la figure 14, les premier et deuxième calculateurs de carré 410 et 412 peuvent mettre au carré les sorties U2 et V2 des premier et troisième circuits de retard 42 et 46, respectivement, à la place des sorties U1 et V1 des deuxième et quatrième circuits de retard 44 et 48. Le comparateur 404 de la figure 13 compare la fréquence fcB du signal de salve couleur délivré en sortie du détecteur de fréquence 402 à une fréquence prédéterminée, et délivre en sortie le résultat de comparaison sous la forme du résultat de vérification LD ou LD'. Par exemple, le comparateur 404 délivre en sortie le résultat de vérification (LD ou LD') sous la forme d'une logique haute si la fréquence du signal de salve couleur est inférieure à une fréquence prédéterminée, et sous la forme d'une logique basse si la fréquence du signal de salve couleur est supérieure à la fréquence prédéterminée. Ici, si l'unité de vérification de ligne de la figure 13 est la première ou la deuxième unité de vérification de ligne 106 ou 166, la fréquence prédéterminée est de 4,33 MHz, ou, autrement dit, %-7- TI la moyenne de la fréquence de sous-porteuse fob du signal de bande de base vidéo composite (CVBS) analogique comportant le premier signal de différence de couleur et de la fréquence de sous-porteuse for du signal de bande de base vidéo composite analogique comportant le deuxième signal de différence de couleur. Toutefois, si l'unité de vérification de ligne de la figure 13 est la troisième ou quatrième unité de vérification de ligne 306 ou 346, la fréquence prédéterminée peut être de 4,25 MHz, ce qui est la fréquence de sous-porteuse Job du signal de bande de base vidéo composite analogique comportant le premier signal de différence de couleur. La figure 15 est un schéma de circuit d'un exemple du premier dispositif de commande de gain et de décalage 110 de la figure 7 ou du deuxième dispositif de commande de gain et de décalage 170 de la figure 9 selon la présente invention. Le premier dispositif de commande de gain et de décalage de la figure 15 comprend un multiplicateur 422, un additionneur 426 et des multiplexeurs 420 et 424. Le multiplexeur 420 de la figure 15 sélectionne l'une des première et deuxième valeurs de gain Dbgain et Drgain pour les premier et deuxième signaux de différence de couleur en réponse au résultat de vérification LD de l'unité de vérification de ligne, et délivre en sortie la valeur de gain sélectionnée au multiplicateur 422. Le multiplexeur 424 sélectionne l'une parmi les première et deuxième valeurs de décalage Dboffset et Droffset pour les premier et deuxième signaux de différence de couleur en réponse au résultat de vérification LD, et délivre en sortie le résultat sélectionné à l'additionneur 426. Le multiplicateur 422 multiplie le signal Z délivré en sortie du troisième ou du quatrième différenciateur de fréquence 104 ou 164 par la sortie du multiplexeur 420 et délivre en sortie le produit à l'additionneur 426. L'additionneur 426 additionne la sortie du multiplexeur 424 au produit du multiplicateur 422 et délivre en sortie le résultat de rI-- 1: r l'addition sous la forme du signal Z à gain ajusté et à décalage compensé Z' au quatrième ou au sixième circuit de désaccentuation 112 ou 172. Ici, le premier ou le deuxième dispositif de commande de gain et de décalage 110 ou 170 de la figure 15 ajuste les première et deuxième valeurs de gain de façon à normaliser B2kf à 1. La figure 16 est un schéma de circuit d'un exemple du troisième correcteur de gain 310 de la figure 11 ou du quatrième correcteur de gain 350 de la figure 12. L'ajusteur de gain de la figure 16 comprend un multiplexeur 430 et un multiplicateur 432. En figure 16, le multiplexeur 430 sélectionne l'une parmi les première et deuxième valeurs de gain Dbgain et Drgain pour les premier et deuxième signaux de différence de couleur en réponse au résultat de vérification LD' de l'unité de vérification de ligne, et délivre en sortie la valeur de gain sélectionnée au multiplicateur 432. Le multiplicateur 432 multiplie le signal Z délivré en sortie du cinquième ou sixième différenciateur de fréquence 304 ou 344 par la sortie du multiplexeur 430, et délivre en sortie le produit sous la forme du signal Z à gain ajusté Z" au huitième ou dixième circuit de désaccentuation 312 ou 352. Ici, le troisième ou le quatrième correcteur de gain 310 ou 350 de la figure 16 ajuste les valeurs de gain Dbgain et Drgain de façon à normaliser B2kf à 1. Ensuite, la structure et le fonctionnement des premier, deuxième, troisième ou quatrième circuits de reproduction de signal de différence de couleur 108, 168, 308 ou 348 selon une forme de réalisation de la présente invention vont être décrits. La figure 17 est un schéma de circuit du premier, du deuxième, du troisième ou du quatrième circuit de reproduction de signal de différence de couleur 108, 168, 308 ou 348. Le circuit de reproduction de signal de différence de couleur de la figure 7 comprend une mémoire de ligne 450 et des multiplexeurs 452 et 454. -. TiT En figure 17, la mémoire de ligne 450 mémorise le signal Z pour la ligne précédente. Autrement dit, la mémoire de ligne 450 mémorise le signal Z pour la ligne précédente, délivré en sortie depuis le quatrième, le sixième, huitième ou le dixième circuit de désaccentuation 112, 172, 312 ou 352. Ici, le multiplexeur 452 délivre sélectivement en sortie l'un parmi le signal Z pour la ligne en cours délivré en sortie du circuit de désaccentuation correspondant ou le signal Z pour la ligne précédente mémorisé dans la mémoire de ligne 450, sous la forme du premier signal de différence de couleur à fréquence démodulée Db' en réponse au résultat de vérification LD ou LD'. Egalement, le multiplexeur 454 délivre sélectivement en sortie l'autre du signal Z pour la ligne en cours, ou du signal Z pour la ligne précédente mémorisé dans la mémoire de ligne 450 (à savoir celui qui n'a pas été sélectionné par le multiplexeur 452), à titre de deuxième signal de différence de couleur à fréquence démodulée Dr', en réponse au résultat de vérification LD ou LD'. Par exemple, si le multiplexeur 452 sélectionne le signal Z mémorisé dans la mémoire de ligne 450, le multiplexeur 454 sélectionne le signal Z pour la ligne en cours. Cependant, si le multiplexeur 452 sélectionne le signal Z pour la ligne en cours, le multiplexeur 454 sélectionne le signal Z précédent mémorisé dans la mémoire de ligne 450. Ici, les premier et deuxième signaux de différence de couleur Db' et Dr' sont délivrés en sortie en ligne. Autrement dit, Db' = Db(O) à Db(n) et Dr' = Dr(0) à Dr(n). Cormme décrit ci- dessus, le dispositif de démodulation de fréquence et le procédé de celui-ci selon la présente invention utilisent l'approximation arc sinus, ce qui fait que la fréquence est démodulée sans boucle à verrouillage de phase ni table de consultation, ce qui réduit par conséquent le volume des circuits et les coûts de fabrication. Egalement, le dispositif de dénmodulation de fréquence et le procédé de celui-ci selon la présente invention peuvent être appliqués pour démoduler la fréquence des signaux de différence de couleur transmis selon le procédé SECAM. - I 51X REVENDICATIONS 1. Dispositif de démodulation de fréquence caractérisé en ce qu'il comprend: un convertisseur analogique/numérique (10) pour échantillonner un signal analogique modulé en fréquence afin de convertir le signal analogique modulé en fréquence en un signal numérique, et délivrer en sortie les valeurs échantillonnées (S0 à S) du signal numérique; un premier multiplicateur (14) pour multiplier des premier et deuxième signaux d'oscillation sinusoïdaux ayant une différence de phase de 90 , par la valeur échantillonnée Si (0 i et deuxième signaux d'oscillation. 2. Dispositif de démodulation de fréquence selon la revendication 1, caractérisé en ce que le différenciateur de fréquence comprend: un premier circuit de retard (42) pour retarder le signal Ii" et délivrer en sortie le résultat retardé; un deuxième circuit de retard (44) pour retarder la sortie du premier circuit de retard (42) et délivrer en sortie le résultat; un troisième circuit de retard (46) pour retarder le signal Qi" et délivrer en sortie le résultat retardé; un quatrième circuit de retard (48) pour retarder la sortie du troisième circuit de retard (46) et délivrer en sortie le résultat; un deuxième multiplicateur (50) pour multiplier la sortie du deuxième circuit de retard (44) par la sortie du troisième circuit de retard (46) et délivrer en sortie le produit; un troisième multiplicateur (52) pour multiplier la sortie du premier circuit de retard (42) par la sortie du quatrième circuit de retard (48) et délivrer en sortie le produit; et un soustracteur (54) pour soustraire le produit du deuxième multiplicateur (50) du produit du troisième multiplicateur (52) et délivrer en sortie le résultat de soustraction sous la forme du signal Z. 3. Dispositif de démodulation de fréquence selon la revendication 1, caractérisé en ce que le premier circuit de désaccentuation (58) est disposé entre le convertisseur analogique/numérique (56) et le premier multiplicateur (62), au lieu de l'être entre le filtre passe- bas (64) et le différenciateur de fréquence (66), et le premier circuit de désaccentuation (58) désaccentue les composantes de haute fréquence de la valeur échantillonnée Si, au lieu des signaux Ii' et Qi', et délivre en sortie le résultat désaccentué au premier multiplicateur (62). 4. Dispositif de démodulation de fréquence selon la revendication 1 pour la démodulation de chrominance SECAM, caractérisé en ce qu'il comprend de plus: un premier sélecteur (102; 302) pour délivrer sélectivement en sortie les signaux Ii" et Qi" ou les signaux Ii' et Qi' en réponse à un signal de sélection; un ajusteur de gain (98; 298) pour vérifier si l'amplitude du signal Ii' conserve une valeur prédéterminée, FI - T rTW ajuster le gain du signal Ii' en réponse au résultat de vérification, et délivrer en sortie le signal à gain ajusté au premier multiplicateur (94; 294); une unité de vérification de ligne (106; 306) pour vérifier si la ligne en cours est une ligne paire ou une ligne impaire en utilisant le signal Z, le signal de sélection et les signaux retardés, et délivrer en sortie le résultat de vérification; un deuxième circuit de désaccentuation (112; 312) pour désaccentuer la composante de basse fréquence du signal délivré en sortie de l'unité de correction de gain (110; 310), et délivrer en sortie le résultat désaccentué; et un circuit de reproduction de signal de différence de couleur (108; 308) pour différencier et délivrer en sortie les signaux pour la ligne précédente parmi les signaux délivrés en sortie du deuxième circuit de désaccentuation (112; 312) sous la forme d'un premier signal de différence de couleur à fréquence démodulée et pour différencier et délivrer en sortie les signaux pour la ligne en cours parmi les signaux délivrés en sortie du deuxième circuit de désaccentuation (112; 312) sous la forme d'un deuxième signal de différence de couleur à fréquence démodulée, en réponse au résultat de vérification de l'unité de vérification de ligne (106; 306), et en ce que le signal analogique comprend le premier ou le deuxième signal de différence de couleur modulé en fréquence, le signal de différence de couleur transmis étant chargé sur la ligne impaire ou la ligne paire, le différenciateur de fréquence (104; 304) calcule le signal Z en utilisant le résultat sélectionné par le premier sélecteur (102; 302), au lieu d'utiliser les signaux Ii" et Qi", le premier multiplicateur (94; 294) multiplie les signaux Ii et Qi par le gain ajusté par l'ajusteur de gain (98; 298) et délivre en sortie les produits au filtre passe-bas (96; 296), l'unité de correction de rTV- -r - liTi gain (110; 310) corrige le gain et le décalage du signal Z en réponse au résultat de vérification de l'unité de vérification de ligne (106; 306) et délivre en sortie le résultat corrigé au deuxième circuit de désaccentuation (112; 312), et le signal de sélection est généré durant l'intervalle pendant lequel il y a un signal de salve couleur dans le signal analogique. 5. Dispositif de démodulation de fréquence selon la revendication 4, caractérisé en ce que le premier circuit de désaccentuation (160; 340) et le premier sélecteur (162; 342) sont disposés entre le convertisseur analogique/numérique (150; 330) et le premier multiplicateur (154; 334) au lieu de l'être entre le filtre passe-bas (156; 336) et le différenciateur de fréquence (164; 344), le premier circuit de désaccentuation (160; 340) désaccentue la composante de haute fréquence de la valeur échantillonnée Si à la place des signaux Ii' et Qi' et délivre en sortie le résultat au premier sélecteur (162; 342). 6. Dispositif de démodulation de fréquence selon la revendication 4, caractérisé en ce que l'unité de vérification de ligne comprend: un verrou (400) pour verrouiller le signal Z en réponse au signal de sélection; une unité de détection de fréquence (402) pour détecter la fréquence du signal de salve couleur en utilisant les résultats retardés et le signal Z verrouillé par le verrou (400); et un comparateur (404) pour comparer la fréquence du signal de salve couleur à une fréquence prédéterminée et délivrer en sortie le résultat de comparaison à titre de résultat de vérification. 7. Dispositif de démodulation de fréquence selon la revendication 6, caractérisé en ce que la fréquence prédéterminée est la moyenne de la fréquence de sous- porteuse du signal analogique comportant le premier signal - - --- V' TTr- de différence de couleur et de la fréquence de sous- porteuse du signal analogique comportant le deuxième signal de différence de couleur. 8. Dispositif de démodulation de fréquence selon la revendication 6, caractérisé en ce que l'unité de détection de fréquence comprend: un premier calculateur de carré (410) pour mettre au carré le signal Ii" ayant au moins un retard; un deuxième calculateur de carré (412) pour mettre au carré le signal Qi" ayant au moins un retard; un premier additionneur (414) pour additionner la sortie du deuxième calculateur de carré (412) à la sortie du premier calculateur de carré (410) et délivrer en sortie le résultat d'addition; un amplificateur (416) pour amplifier le résultat d'addition du premier additionneur (414) et délivrer en sortie le résultat amplifié; et un diviseur (418) pour diviser le signal Z verrouillé par le verrou (400) par la sortie de l'amplificateur (416), et délivrer en sortie le résultat de division sous la forme de la fréquence du signal de salve couleur. 9. Dispositif de démodulation de fréquence selon la revendication 4, caractérisé en ce que le correcteur de gain comprend: un deuxième sélecteur (420) pour délivrer sélectivement en sortie l'une parmi les première et deuxième valeurs de gain pour les premier et deuxième signaux de différence de couleur, en réponse au résultat de vérification de l'unité de vérification de ligne; un troisième sélecteur (424) pour délivrer sélectivement en sortie l'une parmi les première et deuxième valeurs de décalage pour les premier et deuxième signaux de différence de couleur, en réponse au résultat de vérification de l'unité de vérification de ligne; un quatrième multiplicateur (422) pour multiplier le signal Z par la sortie du deuxième sélecteur (420) et délivrer en sortie le produit; et un deuxième additionneur (426) pour additionner le produit du quatrième multiplicateur (422) à la sortie du troisième sélecteur (424), et délivrer en sortie le résultat d'addition sous la forme du signal Z à gain ajusté et à décalage compensé au deuxième circuit de désaccentuation. 10. Dispositif de démodulation de fréquence selon la revendication 4, caractérisé en ce que le circuit de reproduction de signal de différence de couleur comprend: une mémoire de ligne (450) pour mémoriser les signaux pour la ligne précédente; un quatrième sélecteur (452) pour délivrer sélectivement en sortie l'un du signal pour la ligne en cours ou du signal pour la ligne précédente mémorisé dans la mémoire de ligne sous la forme du premier signal de différence de couleur à fréquence démodulée, en réponse au résultat de vérification de l'unité de vérification de ligne; et un cinquième sélecteur (454) pour délivrer sélectivement en sortie l'autre du signal pour la ligne en cours ou du signal pour la ligne précédente mémorisé dans la mémoire de ligne (450), non sélectionné par le quatrième sélecteur (452), sous la forme du deuxième signal de différence de couleur à fréquence démodulée, en réponse au résultat de vérification. 11. Procédé de démodulation de fréquence caractérisé en ce qu'il comprend les étapes suivantes: (a) l'échantillonnage d'un signal analogique modulé en fréquence de façon à calculer des valeurs échantillonnées So à Sn; (b) la multiplication de premier et deuxième signaux d'oscillation qui sont sinusoïdaux avec une différence de phase de 90 0 par la valeur échantillonnée Si (0 processus passe à l'étape (b). 14. Procédé de démodulation de fréquence pour la démodulation de chrominance SECAM, caractérisé en ce qu'il comprend les étapes suivantes: (a) l'échantillonnage d'un signal de bande de base vidéo composite analogique avec un premier ou un deuxième signal de différence de couleur modulé en fréquence afin d'obtenir des valeurs échantillonnées So à Sn; Tv-- v lx (b) la multiplication de troisième et quatrième signaux d'oscillation qui sont sinusoïdaux avec une différence de phase de 90 , par la valeur échantillonnée Si (0 impaire ou la ligne paire et transmis. 15. Procédé de démodulation de fréquence selon la revendication 14, caractérisé en ce que l'étape (d) comprend les sous-étapes suivantes: (dl) le retard des signaux Ii' et Qi'; (d2) le retard une nouvelle fois des signaux Ii' et Qi' retardés au cours de l'étape (dl); (d3) la multiplication du signal retardé Qi' de l'étape (dl) par le signal retardé I' de l'étape (d2) afin d'obtenir un troisième produit, et la multiplication du signal retardé Qi' de l'étape (d2) par le signal retardé Il' de l'étape (dl) afin d'obtenir un quatrième produit; et (d4) la soustraction du troisième produit du quatrième Ti - À TT- produit afin d'obtenir le signal Z. - ---: 1I