FR 2775547 A1 19990903 FR 9902557 A 19990302 SYSTEME DE RADIOCOMMUNICATION NUMERIQUE CAPABLE DE CHANGER UN MODE DE CAPACITE DE TRANSMISSION CONTEXTE DE L'INVENTION Domaine de l'invention La présente invention concerne un système de radiocommunication numérique capable de changer un mode de capacité de transmission en fonction d'un taux d'erreurs sur les bits. Description de l'art connexe Généralement, dans un système de radio- communication numérique, des erreurs sur les bits apparaissent souvent du fait d'évanouissement ou similaire. Si un taux d'erreurs sur les bits augmente, la vitesse de transmission des données est réduite pour diminuer le taux d'erreurs sur les bits. En bref, lorsque le taux d'erreurs sur les bits augmente au-delà d'un niveau admissible, il n'est plus possible de transmettre des informations avec précision. Diverses techniques ont donc été proposées à ce jour pour tenter d'améliorer le système de modulation et le procédé de correction d'erreurs afin de réduire les données en prévision d'une dégradation due aux erreurs lorsque le taux d'erreurs sur les bits augmente. De plus, diverses caractéristiques de protection des données ont été développées pour protéger les données contre les erreurs. Cependant, aucun procédé n'a été développé à ce jour qui puisse parfaitement éviter l'apparition d'erreurs sur les bits et qui puisse corriger les erreurs contenues dans les données. Il y a donc un grand besoin d'un système qui puisse détecter, efficacement et avec précision, toute modification du taux d'erreurs sur les bits et qui puisse adopter une vitesse de transmission adéquate afin de faire face, de manière appropriée, au taux d'erreurs sur les bits détecté. Dans un premier système de radiocommunication numérique de l'art antérieur o un système de modulation d'amplitude en quadrature de phase (QAM) est utilisé (voir JP-A-3-13145), le niveau de modulation en cours est remplacé par un niveau inférieur lorsque le nombre de signaux d'entrée est inférieur à un nombre prédéterminé de signaux. Dans le premier système de radiocommunication numérique de l'art antérieur, cependant, une pluralité de circuits de modulation et une pluralité de circuits de démodulation sont nécessaires, ce qui rend le système complexe. Egalement, étant donné que le niveau de modulation n'est modifié que lorsque le nombre de signaux à transmettre est modifié, la dégradation de la qualité de la ligne du trajet de transmission ne peut être compensée. Dans un second système de radiocommunication numérique de l'art antérieur (voir JP-A-6-26356), un circuit de modulation (circuit de démodulation) de grande capacité et un circuit de modulation (circuit de démodulation) de faible capacité sont prévus à la fois du côté d'émission et du côté de réception, le circuit de modulation (circuit de démodulation) de grande capacité et le circuit de modulation (circuit de démodulation) de faible capacité sont sélectionnés en fonction de la qualité de la ligne. Même dans le second système de radiocommunication numérique de l'art antérieur mentionné ci-dessus, une pluralité de circuits de modulation et une pluralité de circuits de démodulation sont nécessaires, ce qui rend le système complexe. De plus, avec l'un quelconque des systèmes de radiocommunication numérique de l'art antérieur mentionnés ci- dessus, une commande de commutation n'est pas délivrée simultanément aux stations qui communiquent l'une avec l'autre, mais l'opération de commande de commutation doit être lancée individuellement pour chacune des stations. En conséquence, étant donné que le système de modulation/démodulation actuel lui-même doit être remplacé par un autre, le temps qui s'écoule avant la reprise de la transmission de signaux après l'opération de commutation est énorme. RESUME DE L'INVENTION C'est un objet de la présente invention de proposer un système de radiocommunication numérique de construction simple, capable de changer un mode de capacité de transmission pour compenser la dégradation de la qualité de la ligne. Un autre objet consiste à être capable d'exécuter simultanément l'opération de commutation des modes de capacité de transmission dans une pluralité de stations. Selon la présente invention, dans un système de radiocommunication numérique pour la communication bidirectionnelle sans fil entre une station maître et une station esclave, chacune de la station maître et de la station esclave comprend une antenne, une interface d'abonné, un premier circuit de traitement de signal pour convertir un premier signal de données continues provenant de l'interface d'abonné en un premier signal numérique de paquet et pour l'allouer à un premier intervalle de temps prédéterminé, un circuit de modulation unique pour moduler le signal de sortie du circuit de traitement de signal et pour transmettre un signal modulé à l'antenne, un circuit de démodulation unique pour démoduler un signal provenant de l'antenne et pour générer un second signal de paquet, et un second circuit de traitement de signal pour convertir le second signal numérique de paquet d'un second intervalle de temps prédéterminé en un second signal de données continues et pour le transmettre à l'interface d'abonné. Egalement, la station maître comprend, de plus, un circuit de surveillance de taux d'erreurs sur les bits pour surveiller un taux d'erreurs sur les bits dans le signal démodulé, un circuit de commande de mode de capacité de transmission maître pour commander un mode de capacité de transmission de la station maître en fonction du taux d'erreurs sur les bits, et un circuit de multiplexage de mode de capacité de transmission pour multiplexer le mode de capacité de transmission de la station maître sur les premiers signaux numériques. De plus, la station esclave comprend un circuit de démultiplexage de mode de capacité de transmission pour extraire le mode de capacité de transmission de la station maître et un circuit de commande de mode de capacité de transmission esclave pour commander un mode de capacité de transmission de la station esclave conformément au mode de capacité de transmission de la station maître. Ainsi, étant donné que chaque station comprend un circuit de modulation unique et un circuit de démodulation unique, le système est de construction simple. Egalement, un circuit de retard est connecté entre le circuit de détermination de mode de transmission et le circuit de commande de mode de capacité de transmission maître, changeant ainsi simultanément le mode de capacité de transmission dans la station maître et dans la station esclave. BREVE DESCRIPTION DES DESSINS La présente invention sera plus clairement comprise à partir de la description telle qu'énoncée ci-dessous, avec référence aux dessins joints, sur lesquels: La figure 1 est un schéma fonctionnel illustrant un système de radiocommunication à modulation d'amplitude en quadrature de phase selon la présente invention; La figure 2A est un diagramme de synchronisation montrant le signal de données continues et le signal de données de paquet de la figure 1; La figure 2B est un diagramme de synchronisation montrant un format de trame utilisé dans le système de la figure 1; La figure 2C est un diagramme de synchronisation montrant le fonctionnement du circuit de traitement de signal de la figure 1; La figure 3 est un tableau montrant le contenu de la mémoire de mémorisation de modes de capacité de transmission de la figure 1; La figure 4A est un diagramme illustrant une constellation du mode de capacité de transmission M1 de la figure 3; La figure 4B est un diagramme de configuration d'oeil du mode de capacité de transmission de la figure 3; La figure 5A est un diagramme illustrant une constellation du mode de capacité de transmission M2 de la figure 3; La figure 5B est un diagramme de configuration d'oeil du mode de capacité de transmission M2 de la figure 3; La figure 6A est un diagramme illustrant une constellation du mode de capacité de transmission M3 de la figure 3; La figure 6B est un diagramme de configuration d'oeil du mode de capacité de transmission M3 de la figure 3; La figure 7A est un diagramme illustrant une constellation du mode de capacité de transmission M4 de la figure 3; La figure 7B est un diagramme de configuration d'oeil du mode de capacité de transmission M4 de la figure 3; La figure 8 est un schéma de réalisation détaillé du circuit de démodulation de la figure 1; La figure 9 est un schéma de réalisation détaillé du circuit de quantification de la figure 8; et la figure 10 est un organigramme destiné à expliquer le fonctionnement du circuit de détermination de mode de capacité de transmission de la figure 1. DESCRIPTION DU MODE DE REALISATION PREFERE Sur la figure 1, qui illustre un système de radiocommunication à modulation d'amplitude en quadrature de phase, une station maître 1 et une station esclave 2 sont prévues afin de s'adapter à la communication bidirectionnelle sans fil pour échanger des informations numériques. C'est-à-dire que le taux d'erreurs sur les bits BER des signaux de transmission S est constamment surveillé et que la capacité de transmission des signaux de transmission S est modifiée automatiquement en fonction du taux d'erreurs sur les bits surveillé BER. Une pluralité de terminaux, tels qu'un terminal la, sont connectés à la station maître 1, et une pluralité de terminaux, tels qu'un terminal 2a, sont connectés à la station esclave 2. La station maître 1 est constituée d'une interface d'abonné 101 connectée au terminal la, d'un circuit de traitement de signal 102 pour convertir un signal de données continues provenant du terminal la en un signal de données de paquet et pour l'allouer à un intervalle de temps prédéterminé sur une base de partage du temps, d'un circuit de multiplexage de mode de capacité de transmission 103, et d'un circuit de modulation 104 pour moduler le signal de données du circuit de traitement de signal 102 et pour transmettre le signal modulé à la station esclave 2. Egalement, la station maître 1 est constituée d'un circuit de démodulation 105 pour recevoir un signal S provenant de la station esclave 2 et pour démoduler le signal S, d'un circuit de démultiplexage de parité 106 pour extraire un signal de parité du signal démodulé, et d'un circuit de traitement de signal 107 pour convertir le signal démodulé en un signal de données de paquet, pour le convertir en un signal de données continues et pour le transmettre à l'interface d'abonné 101 qui sort le signal de données continues vers le terminal la. Notez que le circuit de démultiplexage de parité 106 détermine si, oui ou non, une erreur sur les bits est générée conformément au signal de parité extrait et calcule un taux d'erreurs sur les bits BER conformément à la génération d'erreurs sur les bits. De plus, la station maître 1 est constituée d'une mémoire de mémorisation de modes de capacité de transmission (table) 108 pour mémoriser une pluralité de modes de capacité de transmission, d'un circuit de détermination de mode de capacité de transmission 109 pour déterminer un mode de capacité de transmission optimal, d'un circuit de retard 110, et d'un circuit de commande de capacité de transmission 111. C'est-à-dire que la mémoire de mémorisation de modes de capacité de transmission 108 mémorise, à l'avance, une pluralité de modes de capacité de transmission. Le circuit de détermination de mode de capacité de transmission 109 détermine un mode de capacité de transmission optimal sélectionné parmi les modes de capacité de transmission mémorisés dans la mémoire de mémorisation de modes de capacité de transmission 108 en fonction du taux d'erreurs sur les bits BER. Egalement, le mode de capacité de transmission optimal est transmis, via le circuit de retard 110, au circuit de commande de capacité de transmission 111 pour commander le mode de capacité de transmission de la station maître 1 et est transmis au circuit de multiplexage de mode de capacité de transmission 103 pour commander le mode de capacité de transmission de la station esclave 2. Le circuit de retard 110 est prévu pour retarder le fonctionnement du circuit de commande de capacité de transmission 111. En conséquence, lorsqu'une transition de modes de capacité de transmission se produit dans la station maître 1, une telle transition des modes de capacité de transmission se produit simultanément dans la station esclave 2. D'autre part, la station esclave 2 est constituée d'une interface d'abonné 201 connectée au terminal 2a, d'un circuit de traitement de signal 202 pour convertir un signal de données continues provenant du terminal 2a en un signal de données de paquet et pour l'allouer à un intervalle de temps prédéterminé, d'un circuit de multiplexage de parité 203, et d'un circuit de modulation 204 pour moduler le signal de données du circuit de traitement de signal 202 et pour transmettre le signal modulé à la station maître 1. Le circuit de multiplexage de parité 203 calcule une parité du signal de données et multiplexe cette parité avec le signal de données. Egalement, la station esclave 2 est constituée d'un circuit de démodulation 205 pour recevoir un signal S provenant de la station maître 1 et pour démoduler le signal S, d'un circuit de démultiplexage de mode de capacité de transmission 206 pour extraire le mode de capacité de transmission optimal du signal démodulé, et d'un circuit de traitement de signal 207 pour convertir le signal démodulé en un signal de paquet, pour le convertir en un signal de données continues et pour le transmettre à l'interface d'abonné 201 qui sort le signal de données continues vers le terminal 2a. De plus, la station esclave 2 est constituée d'un circuit de commande de capacité de transmission 208 pour recevoir le mode de capacité de transmission optimal provenant du circuit de démultiplexage de mode de capacité de transmission 206. Le circuit de commande de mode de capacité de transmission 111 de la station maître 1 et le circuit de commande de mode de capacité de transmission 208 de la station esclave 2 sont tous deux mis en oeuvre par le circuit de détermination de mode de capacité de transmission 109 de la station maître 1. Dans ce cas, du fait de la présence du circuit de retard 110, le fonctionnement du circuit de commande de mode de capacité de transmission 111 est synchronisé avec celui du circuit de commande de mode de capacité de transmission 208. Dans la station maître 1, le circuit de commande de capacité de transmission 111 commande le format de conversion du circuit de traitement de signal 102, la fréquence d'horloge d'un signal d'horloge délivré par l'interface d'abonné 101 au terminal la, le format de conversion du circuit de traitement de signal 107, les niveaux de quantification et les tensions de seuil du circuit de démodulation 105. De même, dans la station esclave 2, le circuit de commande de capacité de transmission 208 commande la fréquence d'horloge d'un signal d'horloge délivré par l'interface d'abonné 101 au terminal 2a, le format de conversion du circuit de traitement de signal 202, le format de conversion du circuit de traitement de signal 207 et les niveaux de quantification et les tensions de seuil du circuit de démodulation 205. Comme montré sur la figure 2A, le signal de données continues provenant de l'interface d'abonné 101 ou 201 est constitué de 80, 60, 40 ou 20 bits par période de temps prédéterminée T, telle que 312,5 ps, si la fréquence d'horloge des terminaux la et 2a est de 256 k, 192 k, 128 k ou 64 k. Donc, le signal de données de paquet est de 10 bits x 8 dans la fréquence d'horloge de 256 k, de 10 bits x 6 dans la fréquence d'horloge de 192 k, de 10 bits x 4 dans la fréquence d'horloge de 128 k et de 10 bits x 2 dans la fréquence d'horloge de 64 k. Un format de trame radio à multiplexage temporel, tel que montré sur la figure 2B, est utilisé comme signal de transmission S de la figure 1. Ce format de trame radio est formé par quatre canaux de données Il, I2, I3 et I4 dans la direction de l'axe I et par quatre canaux de données Q1, Q2, Q3 et Q4 dans la direction de l'axe Q. Chacun des canaux de données est constitué de trames avec la période de temps prédéterminée T, chacune des trames ayant un intervalle de temps de commande TS0 pour multiplexer les données de commande, telles qu'un mode de capacité de transmission optimal, et des intervalles de temps TS1 à TS10 à allouer à des terminaux, tels que les terminaux la et 2a, ceux qui sont appropriés, sur une base de partage du temps. Par exemple, comme montré sur la figure 2C, si la fréquence d'horloge est de 192 k, le circuit de traitement de signal 102 (202) alloue le signal de données de paquet aux canaux de données Il, I2, I3, Q1, Q2 et Q3 d'un intervalle de temps TS5, tandis que les canaux de données I4 et Q4 sont fixés à 0. Notez que le fonctionnement du circuit de traitement de signal 107 (207) est l'opposé de celui du circuit de traitement de signal 101 (201). La mémoire de mémorisation de modes de capacité de transmission 108 mémorise quatre modes de capacité de transmission M1, M2, M3 et M4. Le mode de capacité de transmission M1 correspond à un système de modulation d'amplitude en quadrature de phase à 256 états dont la configuration de constellation est illustrée sur la figure 4A. C'est-à- dire que la capacité de transmission, c'est-à-dire la fréquence d'horloge des terminaux la et 2a est de 256 k et que les canaux de données I1, I2, I3, I4, Q1, Q2, Q3 et Q4 sont actifs, tandis qu'aucun canal de données n'est fixé. Egalement, dans ce cas, les formes d'onde de la configuration d'oeil dans le circuit de démodulation 105 (205) sont telles qu'illustrées sur la figure 4B. C'est-à-dire que le nombre de niveaux de quantification est de 16, c'est-à-dire que les niveaux de quantification sont Vl(l), V1(2),... et Vl(16). Donc, les tensions de seuil pour distinguer les niveaux de quantification Vl(l), V1(2),... et V1(16) sont Vthl(l), Vthl(2),... et Vthl(15) O V1 (i+l) Le mode de capacité de transmission M2 correspond à un système de modulation d'amplitude en quadrature de phase à 64 états dont la configuration de constellation est illustrée sur la figure 5A. C'est-à- dire que la capacité de transmission, c'est-à-dire la fréquence d'horloge des terminaux la et 2a est de 192 k et que les canaux de données I1, I2, I3, Q1, Q2 et Q3 sont actifs, tandis que les canaux de données I4 et Q4 sont fixés à 0. Egalement, dans ce cas, les formes d'onde de la configuration d'oeil dans le circuit de démodulation 105 (205) sont telles qu'illustrées sur la figure 5B. C'est-à-dire que le nombre de niveaux de quantification est de 8, c'est-à-dire que les niveaux de quantification sont V2(1), V2(2),... et V2(8). Donc, les tensions de seuil pour distinguer les niveaux de quantification V2(1), V2(2),... et V2(8) sont Vth2(1), Vth2(2),... et Vth2(7) o V2(i+l) Le mode de capacité de transmission M3 correspond à un système de modulation d'amplitude en quadrature de phase à 16 états dont la configuration de constellation est illustrée sur la figure 6A. C'est-à- dire que la capacité de transmission, c'est-à-dire la fréquence d'horloge des terminaux la et 2a est de 128 k et que les canaux de données I1, I2, Q1 et Q2 sont actifs, tandis que les canaux de données I3, I4, Q3 et Q4 sont fixés à 0. Egalement, dans ce cas, les formes d'onde de la configuration d'oeil dans le circuit de démodulation 105 (205) sont telles qu'illustrées sur la figure 6B. C'est-à-dire que le nombre de niveaux de quantification est de 4, c'est-à-dire que les niveaux de quantification sont V3(1), V3(2), Vth3(3) et V3(4). Donc, les tensions de seuil pour distinguer les niveaux de quantification V3(1), V3(2), V3(3) et V3(4) sont Vth3(1), Vth3(2) et Vth3(3) O V3(i+l) Le mode de capacité de transmission M4 correspond à un système de modulation d'amplitude en quadrature de phase à 4 états dont la configuration de constellation est illustrée sur la figure 7A. C'est-à- dire que la capacité de transmission, c'est-à-dire la fréquence d'horloge des terminaux la et 2a est de 64 k et que les canaux de données I1 et Q1 sont actifs, tandis que les canaux de données I2, I3, I4, Q2, Q3 et Q4 sont fixés à 0. Egalement, dans ce cas, les formes d'onde de la configuration d'oeil dans le circuit de démodulation 105 (205) sont telles qu'illustrées sur la figure 7B. C'est-à-dire que le nombre de niveaux de quantification est de 2, c'est-à-dire que les niveaux de quantification sont V4(1) et V4(2). Donc, les tensions de seuil pour distinguer les niveaux de quantification V4(1) et V4(2) sont Vth4 o V4(2) Sur les figures 4B, 5B, 6B et 7B, V1(1) = V2(1) = V3(1) = V4(1) V1(3) = V2(2) V1(5) = V2(3) = V3(2) VI(7) = V2(4) Vl(l0) = V2(5) Vl(12) = V2(6) = V3(3) V1(14) = V2(7) Vl(16) = V2(8) = V3(4) = V4(2). Sur la figure 8, qui est un schéma de réalisation détaillé du circuit de démodulation 105 (205) de la figure 1, le circuit de démodulation 105 (205) est constitué d'un circuit de détection (mélangeur) 801 pour détecter une composante d'axe I d'un signal reçu et d'un circuit de détection (mélangeur) 802 pour détecter une composante d'axe Q du signal reçu. Egalement, les signaux de sortie analogiques des circuits de détection 801 et 802 sont, respectivement, délivrés à un circuit de quantification d'axe I 803 et à un circuit de quantification d'axe Q 804. De plus, les signaux de sortie quantifiés des circuits de quantification 803 et 804 sont délivrés à un convertisseur de 16 valeurs en 4 valeurs d'axe I 805 pour générer les composantes d'axe I Il, I2, I3 et I4 et à un convertisseur de 16 valeurs en 4 valeurs d'axe Q 806 pour générer, respectivement, les composantes d'axe Q Q1, Q2, Q3 et Q4. Un circuit de régénération de porteuse 807 est connecté au circuit de détection d'axe I 801 et au circuit de détection d'axe Q 802 pour régénérer un signal de porteuse. Le signal de porteuse régénéré est délivré directement au circuit de détection d'axe Q 802, de sorte que le signal reçu est mélangé avec le signal de porteuse régénéré. D'autre part, le signal de porteuse régénéré est délivré, via un déphaseur de n/2 808, au circuit de détection d'axe I 801, de sorte que le signal reçu est mélangé avec un signal de porteuse orthogonal au signal de porteuse régénéré. Un circuit de régénération d'horloge 809 est également connecté au circuit de détection d'axe I 801 et au circuit de détection d'axe Q 802, pour régénérer un signal d'horloge pour commander le circuit de quantification d'axe I 803, le circuit de quantification d'axe Q 804, le convertisseur de valeur 16 en valeur 4 d'axe I 805 et le convertisseur de valeur 16 en valeur 4 d'axe Q 806. Sur la figure 9, qui est un schéma de réalisation détaillé du circuit de quantification 803 (804) de la figure 8, le circuit de quantification 803 (804) est constitué de quatre sections de quantification 901, 902, 903 et 904, respectivement, pour les modes de capacité de transmission M1, M2, M3 et M4. Dans ce cas, une des sections de quantification 901, 902, 903 et 904 est sélectionnée par le circuit de commande de mode de capacité de transmission 111 (208). La section de quantification 901 est constituée d'un circuit d'échantillonnage et de maintien pour échantillonner et maintenir un signal d'entrée en réponse au signal d'horloge régénéré, de 15 comparateurs pour comparer la tension de sortie du circuit d'échantillonnage et de maintien avec les tensions de seuil Vthl(l), Vthl(2),... et Vthl(15), et d'un circuit logique connecté aux comparateurs pour générer une tension quantifiée Vl(l), V1(2),..., ou V1(16). La section de quantification 902 est constituée d'un circuit d'échantillonnage et de maintien pour échantillonner et maintenir un signal d'entrée en réponse au signal d'horloge régénéré, de 7 comparateurs pour comparer la tension de sortie du circuit d'échantillonnage et de maintien avec les tensions de seuil Vth2(1), Vth2(2),... et Vth2(7), et d'un circuit logique connecté aux comparateurs pour générer une tension quantifiée V2(1), V2(2),..., ou V2(8). La section de quantification 903 est constituée d'un circuit d'échantillonnage et de maintien pour échantillonner et maintenir un signal d'entrée en réponse au signal d'horloge régénéré, de 3 comparateurs pour comparer la tension de sortie du circuit d'échantillonnage et de maintien avec les tensions de seuil Vth3(1), Vth3(2) et Vth3(3), et d'un circuit logique connecté aux comparateurs pour générer une tension quantifiée V3(1), V3(2), V3(3) ou V3(4). La section de quantification 904 est constituée d'un circuit d'échantillonnage et de maintien pour échantillonner et maintenir un signal d'entrée en réponse au signal d'horloge régénéré, d'un comparateur pour comparer la tension de sortie du circuit d'échantillonnage et de maintien avec la tension de seuil Vth4, et d'un circuit logique connecté au comparateur pour générer une tension quantifiée V4(1) ou V4(2). Sur les figures 4B, 5B, 6B et 7B, chacune des tensions de seuil est fixée à une valeur centrale entre les deux tensions quantifiées correspondantes d'une ouverture de la configuration d'oeil. En conséquence, la marge du fonctionnement des comparateurs du circuit de quantification 803 (804) peut être considérablement élargie afin de diminuer en conséquence la probabilité que les tensions quantifiées soient déterminées de manière erronée pour les données détectées, améliorant ainsi les caractéristiques de démodulation. La circulation d'un signal du terminal 2a de la station esclave 2 vers le terminal la de la station maître 1 dans le système de la figure 1 va ensuite être expliquée. Le terminal 2a transmet des données continues en synchronisation avec le signal d'horloge délivré par l'interface d'abonné 201. Dans ce cas, la fréquence d'horloge de ce signal d'horloge est définie par le mode de capacité de transmission déterminé par le circuit de détermination de mode de capacité de transmission 109 de la station maître 1. L'interface d'abonné 201 convertit les données continues reçues en provenance du terminal 2a de la station esclave 2 en un format de signal numérique. Ensuite, le circuit de traitement de signal 202 convertit les données numériques continues en un signal de données de paquet, comme montré sur la figure 2A, et multiplexe les données numériques divisées sur les trames radio allouées au terminal 2a sur une base de partage du temps, comme montré sur les figures 2B et 2C. Ensuite, le circuit de multiplexage de parité 203 calcule une parité des données multiplexées et multiplexe la parité sur celles-ci. Ensuite, le circuit de modulation 204 module les données multiplexées et les transmet à la station maître 1 via les antennes. Ensuite, le circuit de démodulation 105 démodule un signal reçu en provenance de la station esclave 2. Ensuite, le circuit de démultiplexage de parité 106 extrait la parité du signal démodulé et calcule un taux d'erreurs sur les bits BER qui est transmis au circuit de détermination de mode de capacité de transmission 109. Ensuite, le circuit de traitement de signal 107 convertit le signaldémodulé du format de trame radio en données numériques continues, qui sont ensuite transmises à l'interface d'abonné 101. L'interface d'abonné 101 convertit les données numériques continues en format de signal continu du terminal la. Enfin, le terminal la reçoit les données provenant de l'interface d'abonné 101 en synchronisation avec le signal d'horloge délivré par l'interface d'abonné 101. Dans ce cas, la fréquence d'horloge de ce signal d'horloge est définie par le mode de capacité de transmission déterminé par le circuit de détermination de mode de capacité de transmission 109. La circulation d'un signal du terminal la de la station maître 1 vers le terminal 2a de la station esclave 2 dans le système de la figure 1 va ensuite être expliqué. Le terminal la transmet des données continues en synchronisation avec le signal d'horloge délivré par l'interface d'abonné 101. L'interface d'abonné 101 convertit les données continues reçues en provenance du terminal la de la station maître 1 en un format de signal numérique. Ensuite, le circuit de traitement de signal 102 convertit les données numériques continues en un signal de données de paquet, comme montré sur la figure 2A, et multiplexe les données numériques divisées sur les trames radio allouées au terminal la sur une base de partage du temps, comme montré sur les figures 2B et 2C. Ensuite, le circuit de multiplexage de mode de capacité de transmission 103 reçoit un mode de capacité de transmission provenant du circuit de détermination de mode de capacité de transmission 109 et multiplexe le mode de capacité de transmission sur les intervalles de temps TS0 des trames radio. Ensuite, le circuit de modulation 104 module les données multiplexées et les transmet à la station esclave 2 via les antennes. Ensuite, le circuit de démodulation 205 démodule un signal reçu en provenance de la station maître 1. Ensuite, le circuit de démultiplexage de mode de capacité de transmission 206 extrait le mode de capacité de transmission des intervalles de temps TS0 du signal démodulé et, ensuite, le mode de capacité de transmission est transmis au circuit de commande de mode de capacité de transmission 208. Ensuite, le circuit de traitement de signal 207 convertit le signal démodulé du format de trame radio en données numériques continues, qui sont ensuite transmises à l'interface d'abonné 201. L'interface d'abonné 201 convertit les données numériques continues en format de signal continu du terminal 2a. Enfin, le terminal 2a reçoit les données provenant de l'interface d'abonné 201 en synchronisation avec le signal d'horloge délivré par l'interface d'abonné 201. L'opération de changement du mode de capacité de transmission va ensuite être expliquée avec référence à la figure 10. D'abord, aux étapes 1001 et 1002, le taux d'erreurs sur les bits BER calculé par le circuit de démultiplexage de parité 106 est surveillé par le circuit de détermination de mode de capacité de transmission 109. Plus en détail, à l'étape 1001, il est déterminé si, oui ou non, BER est supérieur à une valeur définie a de sorte que la qualité de la ligne de communication est diminuée. D'autre part, à l'étape 1002, il est déterminé si, oui ou non, BER est inférieur à une valeur définie " ( x, alors le programme avance à l'étape 1003 qui incrémente une valeur "j" de 1. D'autre part, si BER transmission Mj. Aux étapes 1004 et 1005, la valeur "j" est limitée à la valeur 4. C'està-dire qu'à l'étape 1004, si la valeur "j" est 2, 3 ou 4, le programme avance à l'étape 1009. Si la valeur "j" est 5, le programme avance à l'étape 1005 qui fait en sorte que la valeur "j" soit 4 et, ensuite, le programme avance à l'étape 1010. D'autre part, aux étapes 1007 et 1008, la valeur "j" est limitée à la valeur minimale 1. C'est-à-dire qu'à l'étape 1007, si la valeur "j" est 1, 2 ou 3, le programme avance à l'étape 1009. Si la valeur "j" est 0, le programme avance à l'étape 1008 qui fait en sorte que la valeur "j" soit 1 et, ensuite, le programme avance à l'étape 1010. A l'étape 1009, le mode de capacité de transmission est changé, c'est-à-dire qu'un nouveau mode de capacité de transmission est fixé pour le système de la figure 1. C'est-à-dire que le circuit de détermination de mode de capacité de transmission 109 multiplexe le nouveau mode de capacité de transmission sur les intervalles de temps de commande TS0 des trames radio, de sorte que le nouveau mode de capacité de transmission soit fixé dans le circuit de commande de mode de capacité de transmission 208 de la station esclave 2 via son circuit de démultiplexage de mode de capacité de transmission 206. D'autre part, dans la station maître 1, le nouveau mode de capacité de transmission est maintenu dans le circuit de retard pendant une période de temps prédéterminée afin que la commutation vers le nouveau mode de capacité de transmission soit effectuée simultanément dans la station maître 1 et dans la station esclave 2. Ensuite, le programme avance à l'étape 1010, achevant ainsi le programme de la figure 10. Ainsi, le nouveau mode de capacité de transmission sera démarré simultanément à la fois dans la station maître 1 et dans la station esclave 2. Par exemple, si le nouveau mode de capacité de transmission est le mode de capacité de transmission Ml, dans la station maître 1, le circuit de commande de mode de capacité de transmission 111 règle la fréquence d'horloge du signal d'horloge délivré au terminal la pour qu'elle soit de 256 k, tandis qu'aucun canal de données n'est fixé dans le circuit de traitement de signal 102 et qu'aucun canal de données n'est enlevé dans le circuit de traitement de signal 107. De plus, la section de quantification 901 est sélectionnée à partir du circuit de quantification du circuit de démodulation 105. D'autre part, dans la station esclave 2, le circuit de commande de mode de capacité de transmission 208 règle la fréquence d'horloge du signal d'horloge délivré au terminal 2a pour qu'elle soit de 256 k, tandis qu'aucun canal de données n'est fixé dans le circuit de traitement de signal 202 et qu'aucun canal de données n'est enlevé dans le circuit de traitement de signal 207. De plus, la section de quantification 901 est sélectionnée à partir du circuit de quantification du circuit de démodulation 205. Si le nouveau mode de capacité de transmission est le mode de capacité de transmission M2, dans la station maître 1, le circuit de commande de mode de capacité de transmission 111 règle la fréquence d'horloge du signal d'horloge délivré au terminal la pour qu'elle soit de 192 k, tandis que les canaux de données I4 et Q4 sont fixés dans le circuit de traitement de signal 102 et que les canaux de données I4 et Q4 sont enlevés dans le circuit de traitement de signal 107. De plus, la section de quantification 902 est sélectionnée à partir du circuit de quantification du circuit de démodulation 105. D'autre part, dans la station esclave 2, le circuit de commande de mode de capacité de transmission 208 règle la fréquence d'horloge du signal d'horloge délivré au terminal 2a pour qu'elle soit de 192k, tandis que les canaux de données I4 et Q4 sont fixés dans le circuit de traitement de signal 202 et que les canaux de données I4 et Q4 sont enlevés dans le circuit de traitement de signal 207. De plus, la section de quantification 902 est sélectionnée à partir du circuit de quantification du circuit de démodulation 205. Si le nouveau mode de capacité de transmission est le mode de capacité de transmission M3, dans la station maître 1, le circuit de commande de mode de capacité de transmission 111 règle la fréquence d'horloge du signal d'horloge délivré au terminal la pour qu'elle soit de 128 k, tandis que les canaux de données I3, I4, Q3 et Q4 sont fixés dans le circuit de traitement de signal 102 et que les canaux de données I3, I4, Q3 et Q4 sont enlevés dans le circuit de traitement de signal 107. De plus, la section de quantification 903 est sélectionnée à partir du circuit de quantification du circuit de démodulation 105. D'autre part, dans la station esclave 2, le circuit de commande de mode de capacité de transmission 208 règle la fréquence d'horloge du signal d'horloge délivré au terminal 2a pour qu'elle soit de 128 k, tandis que les canaux de données I3, I4, Q3 et Q4 sont fixés dans le circuit de traitement de signal 202 et que les canaux de données I3, I4, Q3 et Q4 sont enlevés dans le circuit de traitement de signal 207. De plus, la section de quantification 903 est sélectionnée à partir du circuit de quantification du circuit de démodulation 205. Si le nouveau mode de capacité de transmission est le mode de capacité de transmission M4, dans la station maître 1, le circuit de commande de mode de capacité de transmission 111 règle la fréquence d'horloge du signal d'horloge délivré au terminal la pour qu'elle soit de 64 k, tandis que les canaux de données I2, I3, I4, Q2, Q3 et Q4 sont fixés dans le circuit de traitement de signal 102 et que les canaux de données I2, I3, I4, Q2, Q3 et Q4 sont enlevés dans le circuit de traitement de signal 107. De plus, la section de quantification 904 est sélectionnée à partir du circuit de quantification du circuit de démodulation 105. D'autre part, dans la station esclave 2, le circuit de commande de mode de capacité de transmission 208 règle la fréquence d'horloge du signal d'horloge délivré au terminal 2a pour qu'elle soit de 64 k, tandis que les canaux de données I2, I3, I4, Q2, Q3 et Q4 sont fixés dans le circuit de traitement de signal 202 et que les canaux de données I2, I3, I4, Q2, Q3 et Q4 sont enlevés dans le circuit de traitement de signal 207. De plus, la section de quantification 904 est sélectionnée à partir du circuit de quantification du circuit de démodulation 205. Dans le mode de réalisation mentionné ci-dessus, bien que le nombre de modes de capacité de transmission soit de deux, la présente invention peut être appliquée à trois modes de capacité de transmission ou plus. Egalement, dans ce cas, un nouveau mode de capacité de transmission peut être sélectionné en augmentant la valeur "j", sur la figure , de deux ou plus. De plus, l'augmentation ou la diminution de la valeur "j" à l'étape 1003 ou 1006 peut être variable. Egalement, sur la figure 9, bien que les sections de quantification 902, 903 et 904 soient constituées par du matériel, les sections de quantification 901, 902, 903 et 904 peuvent être constituées en utilisant un logiciel. Comme expliqué ci-dessus, selon la présente invention, étant donné que chaque station est constituée d'un circuit de modulation unique et d'un circuit de démodulation unique, la dégradation de la qualité de la ligne de communication peut être compensée par un système de radiocommunication construit de manière simple. REVENDICATIONS 1. Système de radiocommunication numérique pour la communication bidirectionnelle sans fil entre une station maître (1) et une station esclave (2), caractérisé en ce que chacune de ladite station maître et de ladite station esclave comprend: une antenne; une interface d'abonné (101); un premier circuit de traitement de signal (102, 202), connecté à ladite première interface d'abonné, pour convertir un premier signal de données continues provenant de ladite interface d'abonné en un premier signal numérique de paquet et pour allouer ledit premier signal numérique de paquet à un premier intervalle de temps prédéterminé; un circuit de modulation unique (104, 204), connecté entre ledit premier circuit de traitement de signal et ladite antenne, pour moduler un signal de sortie dudit premier circuit de traitement de signal et pour transmettre un signal modulé à ladite antenne; un circuit de démodulation unique (105, 205), connecté à ladite antenne, pour démoduler un signal provenant de ladite antenne; et un second circuit de traitement de signal (107, 207), connecté entre ledit circuit de démodulation et ladite interface d'abonné, pour convertir un signal démodulé d'un second intervalle de temps prédéterminé en un second signal de données continues et pour transmettre ledit second signal de données continues à ladite interface d'abonné; ladite station maître comprenant, de plus: un circuit de surveillance de taux d'erreurs sur les bits (106), connecté entre ledit circuit de démodulation et ledit second circuit de traitement de signal de ladite station maître, pour surveiller un taux d'erreurs sur les bits (BER) dans ledit signal démodulé; un circuit de commande de mode de capacité de transmission maître (111) connecté audit circuit de surveillance de taux d'erreurs sur les bits, et à ladite interface d'abonné, auxdits premier et second circuits de traitement de signal et audit circuit de démodulation de ladite station maitre, pour commander un mode de capacité de transmission de ladite station maître en fonction du taux d'erreurs sur les bits; et un circuit de multiplexage de mode de capacité de transmission (103), connecté entre ledit premier circuit de traitement de signal et ledit circuit de modulation de ladite station maitre, pour multiplexer le mode de capacité de transmission de ladite station maître sur ledit premier signal numérique de paquet; ladite station esclave comprenant, de plus: un circuit de démultiplexage de mode de capacité de transmission (206), connecté entre ledit circuit de démodulation et ledit second circuit de traitement de signal de ladite station esclave, pour extraire le mode de capacité de transmission de ladite station maître; un circuit de commande de mode de capacité de transmission esclave (208), connecté audit circuit de démultiplexage de mode de capacité de transmission, et à ladite interface d'abonné, auxdits premier et second circuits de traitement de signal et audit circuit de démodulation de ladite station esclave, pour commander un mode de capacité de transmission de ladite station esclave conformément au mode de capacité de transmission de ladite station maître. 2. Système selon la revendication 1, dans lequel ladite station maître comprend, de plus: une mémoire de mémorisation de modes de capacité de transmission (108) pour mémoriser une pluralité de modes de capacité de transmission (Ml, M2, M3, M4); et un circuit de détermination de mode de capacité de transmission (109), connecté à ladite mémoire de mémorisation de modes de capacité de transmission, audit circuit de surveillance d'erreurs sur les bits, audit circuit de commande de mode de capacité de transmission maître et audit circuit de multiplexage de mode de capacité de transmission, pour sélectionner un desdits modes de capacité de transmission mémorisés dans ladite mémoire de mémorisation de modes de capacité de transmission en fonction dudit taux d'erreurs sur les bits et pour transmettre un mode de capacité de transmission sélectionné audit circuit de commande de mode de capacité de transmission maître et audit circuit de multiplexage de mode de capacité de transmission. 3. Système selon la revendication 2, dans lequel ledit circuit de détermination de mode de capacité de transmission sélectionne un mode de capacité de transmission de niveau inférieur à un mode de capacité de transmission actuellement sélectionné lorsque ledit taux d'erreurs sur les bits est supérieur à une première valeur (a), et ledit circuit de détermination de mode de capacité de transmission sélectionne un mode de capacité de transmission de niveau supérieur à un mode de capacité de transmission actuellement sélectionné lorsque ledit taux d'erreurs sur les bits est inférieur à une seconde valeur (D) inférieure à ladite première valeur. 4. Système selon la revendication 1, dans lequel ladite station maître comprend, de plus, un circuit de retard (110), connecté entre ledit circuit de détermination de mode de capacité de transmission et ledit circuit de commande de mode de capacité de transmission maître. 5. Système selon la revendication 1, dans lequel ladite station esclave comprend, de plus, un circuit de multiplexage de parité (203) connecté entre ledit premier circuit de traitement de signal et ledit circuit de modulation de ladite station esclave, pour multiplexer une parité dudit premier signal numérique de paquet sur ledit premier signal numérique de paquet; ledit circuit de surveillance de taux d'erreurs sur les bits comprenant un circuit de démultiplexage de parité pour extraire ladite parité et pour calculer ledit taux d'erreurs sur les bits. 6. Système selon la revendication 1, dans lequel ledit circuit de commande de mode de capacité de transmission maître commande une fréquence d'horloge d'un signal d'horloge de ladite interface d'abonné de ladite station maître, les formats de conversion desdits premier et second circuits de traitement de signal de ladite station maître et les caractéristiques de démodulation dudit circuit de démodulation de ladite station maître conformément audit mode de capacité de transmission; ledit circuit de commande de mode de capacité de transmission esclave commande une fréquence d'horloge d'un signal d'horloge de ladite interface d'abonné de ladite station esclave, les formats de conversion desdits premier et second circuits de traitement de signal de ladite station esclave et les caractéristiques de démodulation dudit circuit de démodulation de ladite station esclave conformément audit mode de capacité de transmission. 7. Système selon la revendication 1, qui est un système de modulation d'amplitude en quadrature de phase. 8. Système selon la revendication 7, dans lequel ledit circuit de démodulation comprend des circuits de quantification (803, 805) ayant des niveaux quantifiés et des tensions de seuil entre ceux-ci; ledit circuit de commande de mode de capacité de transmission maître commandant une fréquence d'horloge d'un signal d'horloge de ladite interface d'abonné de ladite station maître conformément audit mode de transmission; ledit circuit de commande de mode de capacité de transmission maître fixant les canaux de données dudit premier circuit de traitement de signal de ladite station maître conformément audit mode de capacité de transmission; ledit circuit de commande de mode de capacité de transmission maître enlevant les canaux de données fixés dudit second circuit de traitement de signal de ladite station maître conformément audit mode de capacité de transmission; ledit circuit de commande de mode de capacité de transmission maître modifiant les niveaux quantifiés et les tensions de seuil desdits circuits de quantification de ladite station maître conformément audit mode de capacité de transmission; ledit circuit de commande de mode de capacité de transmission esclave commandant une fréquence d'horloge d'un signal d'horloge de ladite interface d'abonné de ladite station esclave conformément audit mode de capacité de transmission; ledit circuit de commande de mode de capacité de transmission esclave fixant les canaux de données dudit premier circuit de traitement de signal de ladite station esclave conformément audit mode de capacité de transmission; ledit circuit de commande de mode de capacité de transmission esclave enlevant les canaux de données fixés dudit second circuit de traitement de signal de ladite station esclave conformément audit mode de capacité de transmission; ledit circuit de commande de mode de capacité de transmission esclave modifiant les niveaux quantifiés et les tensions de seuil desdits circuits de quantification de ladite station esclave conformément audit mode de capacité de transmission. 9. Système de radiocommunication numérique pour la communication bidirectionnelle sans fil d'échange d'informations numériques entre une première station et une seconde station, caractérisé en ce qu'il comprend: des moyens (106) pour surveiller constamment un taux d'erreurs sur les bits (BER) desdites informations numériques; et des moyens (109) pour sélectionner automatiquement un mode de capacité de transmission optimal pour lesdites informations numériques en fonction dudit taux d'erreurs sur les bits. 10. Système selon la revendication 9, dans lequel lesdites informations numériques sont transmises au moyen d'un système de modulation. 11. Système selon la revendication 9 comprenant, de plus, des moyens de retard (110) dans ladite première station, de sorte que, lorsque ladite première station détermine de sélectionner un nouveau mode de capacité de transmission pour remplacer un mode de capacité de transmission actuel, l'opération de commutation du mode de capacité de transmission actuel vers le nouveau mode de capacité de transmission sélectionné dans ladite première station est retardée d'une période de temps nécessaire pour transmettre ledit nouveau mode de capacité de transmission à ladite seconde station. 12. Système selon la revendication 11, dans lequel chacune desdites première et seconde stations comprend une interface; ledit système comprenant, de plus, des moyens (111, 208) pour modifier une fréquence d'horloge de ladite interface lorsque le mode de capacité de transmission actuel est remplacé par le nouveau mode de capacité de transmission. 13. Système selon la revendication 9, qui est un système de modulation d'amplitude en quadrature de phase dans lequel lesdits moyens de sélection de mode de capacité de transmission optimal sélectionnent un agencement de codes de données optimal dans la direction de l'axe I et dans la direction de l'axe Q dudit système de modulation d'amplitude en quadrature de phase en fonction dudit taux d'erreurs sur les bits. 14. Système selon la revendication 13, dans lequel une pluralité d'agencements de codes de données dans la direction de l'axe I et dans la direction de l'axe Q dudit système de modulation d'amplitude en quadrature de phase sont fixés pour une pluralité de modes de capacité de transmission, lesdits moyens de sélection de mode de capacité de transmission optimal5 sélectionnant l'un de ladite pluralité d'agencements de codes de données.