FR 2777990 A1 19991029 FR 9805222 A 19980423 La présente invention se rapporte à un dispositif de lecture des signaux binaires provenant, via un circuit d'interface de mise en forme, d'un codeur absolu ou d'un dispositif de mesure présentant une pluralité de sorties parallèles. Un codeur absolu est constitué par un disque codeur sur lequel sont disposées des pistes concentriques (codeur angulaire) scrutées par voie optique. Un organe de lecture optique balaye simultanément toutes les pistes du disque codeur. Selon qu'une plage transparente ou opaque se trouve sur le flux lumineux de l'organe de lecture, le codeur délivre un signal logique " 1 " ou " 0 ". Sur un rayon quelconque, la succession de plages opaques et transparentes constitue la représentation binaire de l'angle que fait le disque avec une origine connue. Ainsi pour chaque position, le codeur délivre un mot binaire codé constitué d'un certain nombre de bits. Les n bits du code correspondent aux n pistes et sont directement accessibles sur les sorties parallèles. Le nombre de sorties parallèles ou voies est donc égal au nombre de pistes. Le code du mot ainsi généré peut être du code binaire, du code binaire bcd (" binary coded decimal "), du code binaire réfléchi ou code " Gray ">, etc.... Lors du passage d'une valeur à une autre valeur consécutive, plusieurs bits changent d'état simultanément. Le codeur peut délivrer, durant un très court instant, un mot erroné et donc détecter une position erronée. En général, le codeur fournit un signal d'inhibition qui prévient si la valeur de position est stable ou non en sortie du codeur. Mais si I'on utilise des codeurs à sorties transistors et à collecteurs ouverts, de nouvelles dispersions entre les changements d'états des bits entre conduction et blocage des transistors apparaissent, et s'accentuent, dés lors que la distance entre le codeur et l'organe de lecture du mot grandit. La présente invention a pour but de fournir une lecture cohérente du mot binaire issu des sorties parallèles d'un codeur absolu, ne nécessitant pas l'utilisation du signal d'inhibition et s'affranchissant des dispersions entre les changements d'états des bits, quelle que soit la distance entre les sorties et le dispositif de lecture. Le dispositif selon l'invention est essentiellement caractérisé par le fait qu'il comprend une pluralité de filtres recevant chacun un bit de sortie de l'interface et délivrant des signaux à un circuit mémoire dont les sorties forment un mot binaire représentatif de la position et des moyens pour valider le circuit mémoire, si chaque bit est identique en entrée et en sortie de filtre. 2 2777990 Selon une caractéristique, I'entrée et la sortie de chaque circuit de filtrage sont envoyées à un circuit Ou exclusif, les sorties des Ou exclusif étant injectées via un circuit OU sur une entrée de validation du circuit mémoire de manière à autoriser la lecture du mot sur les sorties du circuit mémoire quand les autorisations d'acquisition de tous les bits sont données. Selon une autre caractéristique, I'interface codeur comprend, pour chaque sortie, un circuit de type comparateur effectuant la comparaison de la tension délivrée par la sortie du codeur avec une valeur de référence et délivrant un bit sur sa sortie " data ". Le dispositif s'applique notamment à un codeur ou dispositif de mesure à sorties parallèles présentant un code non réfléchi o deux ou plusieurs bits changent d'état simultanément. L'invention va maintenant être décrite avec plus de détail en se référant à un mode de réalisation donné à titre d'exemple et illustré par les dessins annexés sur lesquels: - la figure 1 est une vue d'ensemble montrant le codeur absolu et le dispositif associé de lecture cohérente selon l'invention; - la figure 2 est une vue de détail montrant une sortie à transistor du codeur et l'interface associée; -la figure 3 illustre le fonctionnement des circuits de filtrage. Le codeur absolu, repéré 1 sur les figures 1 et 2, est constitué par un disque codeur sur lequel sont disposées des pistes concentriques scrutées par voie optique. L'organe de lecture optique balaye simultanément toutes les pistes du disque codeur. Selon qu'une plage transparente ou opaque se trouve sur le flux lumineux du dispositif de lecture, le codeur délivre un signal logique " 1 " ou " 0 ". Sur un rayon quelconque, la succession de plages opaques et transparentes constitue la représentation binaire de l'angle que fait le disque avec une origine connue. Les n bits du code correspondent aux n pistes et sont directement accessibles sur les sorties parallèles SO à Sn. Le nombre de sorties parallèles ou voies est donc égal au nombre de pistes. Chaque sortie du codeur est un transistor à collecteur ouvert. Les signaux délivrés sur les sorties parallèles SO à Sn sont injectés sur une interface codeur 2 qui met en forme 3 2777990 chaque signal d'une sortie. Par simplification, sur la figure 2, un seul transistor Tn est représenté. Le collecteur du transistor, Tn par exemple, est envoyé à une résistance de charge Rn de l'interface et à un circuit Cn de type comparateur délivrant un bit ("O " ou " 1 ">) sur sa sortie " data " DO à Dn selon que la tension d'entrée "ve" est supérieure ou inférieure à une valeur de référence "vref". La distance entre chaque transistor tel que Tn et sa résistance de charge telle que Rn varie en fonction de la longue ur et du type de câblage de l'utilisateur. La dispersion entre le temps de conduction et le temps de blocage de chaque transistor varie du fait que la capacité parasite de ligne du câble repérée C engendre un temps de retard qui peut être important à la charge (blocage du transistor) par rapport à sa décharge (conduction du transistor). Le codeur selon l'invention est associé à un circuit de lecture cohérente 3 qui autorise la lecture définitive du mot, si et seulement si les états de tous les bits en sortie de l'interface codeur 2 sont stables. Chaque bit d'une sortie DO à Dn de l'interface codeur est envoyé à un circuit de filtrage F0 à Fn. Chacun de ces circuits de filtrage est constitué par une série de bascules séquencées par une horloge. Le temps de filtrage tF (F0,Fl,...Fn) doit être réglé de manière qu'il englobe tous les retards entre les sorties DO a Dn de l'interface codeur (Fig.3). L'entrée et la sortie de chaque circuit de filtrage sont envoyées à un circuit Ou exclusif repéré O0 à On. Chaque bit d'une sortie DO à Dn d'un circuit de filtrage est envoyé à un circuit mémoire 32 dont les sorties Q0 à Qn définissent le mot binaire représentatif de la position. Les sorties des circuits Ou exclusifs O0 à On sont injectées via un circuit OU 31 sur une entrée de validation G du circuit mémoire 32. Le fonctionnement est le suivant: Les sorties des différents circuits Ou exclusifs Oo à On sont au même état si, sur chacun des filtres, I'état à l'entrée du filtre est identique à l'état à la sortie du filtre. 4 2777990 L'acquisition définitive du mot binaire lu sur les sorties du circuit mémoire 32 est donnée quand les autorisations d'acquisition de tous les bits sont données. Il est bien entendu que l'on peut sans sortir du cadre de l'invention, imaginer des variantes et des perfectionnements de détail et de même envisager l'emploi de moyens équivalents. 2777990 Revendications 1. Dispositif de lecture cohérent d'un codeur absolu ou d'un dispositif de mesure délivrant, sur une pluralité de sorties parallèles (S0,S1,... Sn) de type transistors (Tn) ou autre, autant de signaux binaires (DO, D1, Dn) mis en forme par une interface (2), caractérisé par le fait qu'il comprend une pluralité de filtres (F0 à Fn) recevant chacun un bit de sortie de l'interface (2) et délivrant des signaux à un circuit mémoire (32) dont les sorties (Q0 à Qn) forment un mot binaire représentatif de la position et des moyens (O0 à On, 31) pour valider le circuit mémoire (32), si chaque bit est identique en entrée et en sortie de filtre. 2. Dispositif de lecture selon la revendication 1, caractérisé par le fait que l'entrée et la sortie de chaque circuit de filtrage (F0 à Fn) sont envoyées à un circuit Ou exclusif (O0 à On), les sorties des Ou exclusif (O0 à On) étant injectées via un circuit OU (31) sur une entrée de validation (G) du circuit mémoire (32) de manière à autoriser la lecture du mot sur les sorties du circuit mémoire (32) quand les autorisations d'acquisition de tous les bits sont données. 3. Dispositif de lecture selon la revendication 1 ou 2, caractérisé par le fait que l'interface codeur (2) comprend, pour chaque sortie, un circuit (C0,.. Cn) de type comparateur effectuant la comparaison de la tension (ve) délivrée par la sortie du codeur avec une valeur de référence (vref) et délivrant un bit sur sa sortie " data " (D0,..Dn). 4. Application du dispositif selon l'une quelconque des revendications précédentes, caractérisé par le fait le codeur ou le dispositif de mesure à sorties parallèles délivre un code non réfléchi o deux ou plusieurs bits changent d'état simultanément.