FR 2776108 A1 19990917 FR 9805108 A 19980423 La présente invention concerne un procédé d'affichage de données sur un afficheur matriciel, plus particulièrement un afficheur matriciel constitué par N lignes de données et M lignes de sélection aux intersections desquelles sont situés des points-image ou pixels, dans lequel les N lignes de données sont regroupées en P blocs de N' lignes de données chacun. Parmi les afficheurs matnciels, on connaît notamment les écrans à cristaux liquides utilisés en vision directe ou en projection. Ces écrans sont, en général, composés d'un premier substrat comportant des lignes de sélection, référencées ci-après lignes, et des lignes de données, référencées ci-après colonnes, aux intersections desquelles sont situés les points-image et d'un deuxième substrat comportant une contre-électrode, les cristaux liquides étant insérés entre les deux substrats. Les points-image sont constitués notamment par des électrodes de pixels connectées au travers de circuits de commutation, tels que des transistors, aux lignes de sélection et aux lignes de données. Les lignes de sélection et les lignes de données sont respectivement connectées à des circuits de commande périphériques généralement appelés drivers (en langue anglaise). Les drivers-lignes balayent les lignes les unes après les autres et ferment les circuits de commutation, c'est-àdire rendent passants les transistors de chaque ligne. D'autre part, les drivers-colonnes appliquent sur chaque ligne de données une information, à savoir chargent les électrodes des pixels sélectionnés et modifient les propnétés optiques du cristal liquide compris entre ces électrodes et la contre-électrode, permettant ainsi la formation d'images sur l'écran. Lorsque l'afficheur matriciel comporte un nombre de lignes et de colonnes limité, chaque colonne est connectée par sa propre ligne de connexion aux drivers-colonnes de l'écran. Dans le cas d'écran de définition importante, le principe de multiplexage est utilisé entre les sorties du driver-colonne et les colonnes de l'écran de manière à réduire le nombre de pistes en entrée de la cellule. Ainsi, dans la demande de brevet française n" 96 00259 déposée le 11 janvier 1996 au nom de la demanderesse, on a décrit un circuit de commande-colonnes d'un afficheur matriciel tel que représenté sur la FIGURE 1. Dans ce cas, les colonnes sont regroupées en P blocs 1 de N' colonnes, à savoir 9 colonnes C1, C2, C3... C9 dans le mode de réalisation représenté. Chaque bloc est constitué de transistors 3 dont une des électrodes est reliée à une colonne et dont l'autre électrode est connectée à la même électrode des autres transistors du bloc, I'ensemble de ces électrodes étant connecté à une entrée vidéo référencée DB1 pour le premier bloc, DB2 pour le second bloc, DBP pour le demier bloc. Les grilles des transistors 3 reçoivent chacune un signal de demultiplexage DW1, DW2, DW3... DW9. Chaque bloc présente la même structure. Les chronogrammes des tensions relevées sur les colonnes successives d'un même bloc 1 recevant un signal vidéo DB1 à DBP sont représentés sur la figure 2. Il a été supposé pour le tracé de ces chronogrammes, que les erreurs de tensions DC et AC introduites par le couplage colonne - ligne - colonne (référencé 2 sur la FIGURE 1), dont l'origine a été décrite dans le brevet français n" 96 00259 déposé le 11 janvier 1996, sont parfaitement corrigées par le circuit de compensation présenté dans ce même brevet. Chaque chronogramme représente un temps ligne d'une colonne donnée (1 à 9) d'un bloc connecté par exemple à DB1. Dans le cas d'un temps ligne de 32 us, la décomposition des signaux peut se faire comme suit: 1. Précharge de toutes les colonnes de la matrice 4us 2. Stabilisation de la précharge 0,Sus 3. Echantillonnage de la vidéo sur les 9 colonnes du bloc DB 9 x 2us 4. Egalisation entre colonne et pixel 7,5pus 5. Désélection de la ligne 2us. Ces diagrammes montrent que la tension des colonnes et donc la tension RMS aux bomes de la cellule à cristal liquide, dont les électrodes sont respectivement la colonne et l'électrode CE en vis-à-vis, évolue selon l'ordre d'échantillonnage des colonnes d'un bloc connecté à DBP. Or, comme la constante diélectrique du cristal liquide varie en fonction de la tension appliquée à ses bornes, les colonnes d'un même bloc recevant un signal DBi ne présentent donc pas la même capacité de charge. Par conséquent, le couplage entre les grilles des transistors d'échantillonnage et les colonnes d'un même bloc recevant le signal DBi augmente en fonction de l'ordre d'échantillonnage des colonnes ce qui introduit une erreur DC de plusieurs dizaine de mV entre la première colonne échantillonnée dans le bloc recevant le signal DBi et la demière. La présente invention a pour but de proposer un procédé d'affichage de données sur un afficheur matriciel qui permet de remédier à cet inconvénient. En conséquence, la présente invention a pour objet un procédé d'affichage de données sur un afficheur matriciel constitué par N lignes de données et M lignes de sélection aux intersections desquelles sont situés les points-image ou pixels, dans lequel les N lignes de données sont regroupées en P blocs de N' lignes de données chacun (N = P x N'), chaque bloc recevant en parallèle un des P signaux de données qui est démultiplexé sur les N' lignes dudit bloc, caractérisé en ce que, alternativement selon les lignes de sélection, le balayage des N' lignes de données d'un bloc est réalisé de 1 à N' ou de N' à 1. Selon un mode de réalisation de la présente invention, le balayage de 1 à N' puis de N' à 1 est réalisé une ligne de sélection sur deux. Selon un autre mode de réalisation qui permet d'obtenir le même niveau continu sur toutes les colonnes, le balayage de 1 å N' puis de N' à 1 est réalisé sur 4 lignes de sélection successives, le balayage étant réalisé dans un premier sens pendant 2 lignes de sélection successives et dans un second sens pendant les 2 autres lignes de sélection suivantes. La présente invention concerne aussi un circuit pour la mise en oeuvre du procédé ci-dessus. Ce circuit est constitué par au moins un circuit logique programmable associé à un compteur lignes déterminant l'inversion du sens de balayage. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description faite ci-après, cette description étant faite avec référence aux dessins ciannexés dans lesquels: - La FIGURE 1 déjà décrite est une représentation schématique d'un afficheur matriciel dans lequel les colonnes sont regroupées par blocs qui sera utilisé pour la mise en oeuvre de la présente invention - La FIGURE 2, déjà décrite, représente les chronogrammes, sur un temps ligne, des colonnes impaires d'un bloc DB constitué de 9 colonnes, et - La FIGURE 3 est une représentation schématique d'un circuit utilisé pour mettre en oeuvre la présente invention.. Pour simplifier la description ci-après, sur les figures les mêmes éléments portent les mêmes références. Le procédé conforme à la présente invention s'applique principalement à un afficheur matriciel du type de celui représenté sur la FIGURE 1. Cet afficheur est constitué par N lignes de données ou colonnes et M lignes de sélection aux intersections desquelles sont situés les points-images ou pixels non représentés. Les N colonnes sont regroupées en P blocs 1 de N' colonnes chacun. A titre d'exemple, sur la FIGURE 1, on a représenté un bloc de N colonnes. Le plus souvent pour un écran utilisé pour un affichage vidéo, le circuit de commande colonnes comportera 80 blocs de 9 colonnes adjacentes et fonctionnera avec une fréquence d'échantillonnage d'environ 500 kHz. Comme représenté sur la FIGURE 1, chaque bloc 1 reçoit en parallèle un des P ou 80 signaux de données qui est démultiplexé par les signaux DW1 à DW9 sur les N' ou 9 colonnes d'un bloc. Conformément à la présente invention, pour éviter l'erreur DC entre les colonnes d'un même bloc due au couplage entre la grille du transistor d'échantillonnage et la colonne qui évolue en fonction de l'ordre d'échantillonnage des colonnes, pour la ligne de sélection L1, chaque bloc 1 est balayé successivement de la ligne C1 à C9 en appliquant des impulsions d'échantillonnage DW1 à DW9, on obtient sur chaque colonne C1 à C9, des signaux tels que représentés sur la FIGURE 2. Puis pour la ligne L2 suivante, chaque bloc est balayé en commençant de la colonne C9 vers la colonne C1 en appliquant des impulsions d'échantillonnage de DW9 à DW1 de manière à réduire l'erreur DC comme expliqué dans llintroduction avec référence à la FIGURE 2. Selon une variante de réalisation du procédé qui permet d'obtenir le même niveau continu sur toutes les colonnes, I'inversion du balayage est réalisée en inversant l'arrivée des impulsions d'échantillonnage chaque deux lignes parmi quatre lignes selon le tableau suivant: ligne trame 1 trame 2 trame 3 1 DW 1 à 9 DW 1 à 9 DW 1 à 9 2 DW 1 à 9 DW i à 9 DW 1 à 9 3 DW 9 à 1 DW 9 à 1 DW 9 à 1 4 DW 9 à 1 DW9à I DW9à 1 5 DW 1 à 9 DW I à 9 DW1 1 à 9 6 DW 1 à 9 DW 1 à 9 DW 1 à 9 A noter dans le tableau précédent, que contrairement aux données vidéos qui sont inversées sur les points images d'une trame à l'autre afin d'éviter le marquage de la cellule, la direction de balayage des signaux DWj est conservée d'une trame à l'autre pour une ligne de sélection donnée afin d'éviter l'erreur AC qui en découlerait. La présente invention concerne aussi un circuit permettant de mettre en oeuvre ce procédé. Ce circuit est constitué par au moins un circuit logique programmable associé à un compteur lignes déterminant l'inversion du sens de balayage. Un exemple de circuit permettant de générer le balayage de chaque bloc recevant les signaux de demultiplexage DW1 à DWN' de 1 à N' puis de N' à 1 toutes les 2 lignes est représenté sur la figure 3. La base de ce circuit repose sur un circuit logique programmable 10 qui gouverne l'ordre d'envoi des données vidéo (DB) sur la cellule et le sens de balayage des signaux DW (j = 1 à N') dans un bloc recevant un signal DB (i = 1 à P) donné selon le bit de poids 2 de l'adresse en sortie du compteur ligne (11) dans le cas de l'exemple représenté; c'est-à-dire: - si le bit de poids 2 en sortie du compteur ligne (11) vaut 0 (xxxxxxOO ou xxxxxx01), les mots DWj' sont lus de 1 à N' et les P données vidéos, stockées dans la mémoire ligne 13, sont transférées à un circuit de commande 14 D/A en amont de la cellule suivant l'ordre des DWs selon le tableau ci-dessous: DW DB numéro de colonne 1 k P x (N'-1) + 1 avec k entier et 1 # k # P avec k entier et 1 # k # P 2 k P x (N'-1) + 2 avec k entier et 1 # k # P avec k entier et 1 # k # P N' k P x (N'-1) + N' avec k entier et 1 # k # P avec k entier et 1 # k # P - sinon les mots DWj sont lus de N' à 1 et les P données vidéo sont transférées au circuit de commande 14 D/A selon l'ordre indiqué dans le tableau qui suit: DW DB numéro de colonne N' k Px(N'-l)+ N' avec k entier et 1 k P avec k entier et 1 k P 2 k Px(N'-1)+2 avec k entier et 1 # k # P avec k entier et 1 # k # P 1 k P x (N'-î) + 1 avec k entier et 1 s k s P avec k entier et 1 # k s P De manière plus détaillée, le signal Preset en sortie du compteur ligne 11 commandé par l'horloge-ligne CL est envoyé respectivement sur un compteur modulo N' 15 et sur un compteur DW 16. Le compteur modulo N' 15 est commandé par l'horloge de données CD et fonctionne de telle sorte que: Si Preset = O On transfère les données vidéo telles qu'elles. Si Preset w O On transfère N' + 1 - les données vidéo. De même, le compteur DW 16 est commandé par l'horloge des DW DWC et fonctionne de la manière suivante: Si Preset = O Les mots sont transférés dans l'ordre normal. Si Preset # O Les mots sont transférés dans l'ordre inverse. Cette information en sortie du compteur DW est envoyée sur un circuit de décalage de niveau 17 et renvoyée sur le compteur modulo N' 18. II est évident pour l'homme de l'art qu'il s'agit uniquement d'un mode de réalisation particulier qui peut être modifié sans sortir des revendications. REVENDICATIONS 1. Procédé d'affichage de données sur un afficheur matriciel constitué par N lignes de données et P lignes de sélection aux intersections desquelles sont situés les points-images ou pixels, dans lequel les N lignes de données sont regroupées en P' blocs de N' lignes de données chacun (N = P x N'), chaque bloc recevant en parallèle un des P' signaux de données qui est démultiplexé sur les N' lignes dudit bloc, caractérisé en ce que, alternativement selon les lignes de sélection, le balayage des N' lignes de données d'un bloc est réalisé de 1 à N' ou de N' à 1. 2. Procédé selon la revendication 1, caractérisé en ce que le balayage de 1 à N' puis de N' à 1 est réalisé une ligne de sélection sur deux. 3. Procédé selon la revendication 1, caractérisé en ce que le balayage de 1 à N' puis de N' à 1 est réalisé sur quatre lignes de sélection successives, le balayage étant réalisé dans un premier sens pendant deux lignes de sélection successives et dans un second sens pendant les deux autres lignes de sélection suivantes. 4. Circuit pour la mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il est constitué par au moins un circuit logique programmable associé à un compteur ligne déterminant l'inversion du sens de balayage.