FR 2781945 A1 20000204 FR 9809636 A 19980728 PROCEDE DE CODAGE CONVOLUTIF ET DE TRANSMISSION PAR PAQUETS D'UN FLUX SERIE DE DONNEES NUMERIQUES, PROCEDE ET DISPOSITIF DE DECODAGE CORRESPONDANTS L'invention concerne un procédé de codage convolu- tif et de transmission par paquets d'un flux série de don- nées numériques, le procédé et le dispositif de décodage correspondants. Le domaine technique relatif à la transmission de données numériques, notamment par voie hertzienne ou sa- tellitaire a vu son intérêt prendre une importance gran- dissante, dans la dernière décennie. Une contrainte essentielle, lors de la transmis- sion de ces données, est la conservation de l'intégrité de ces données et en définitive de l'intelligibilité de l'in- formation véhiculée par celles-ci. En effet, dans le cas o des perturbations physiques, notamment radioélectri- ques, interviennent, le message transmis est corrompu et peut devenir inexploitable. Afin de se prémunir vis-à-vis de tels risques, de nombreuses applications mettant en ouvre un processus de transmission de données numériques, transmission audio et/ou vidéo par télédiffusion terrestre ou satellitaire, font appel à des processus de codage des données transmi- ses, et notamment de codage convolutif. Les processus de codage convolutif représentent une classe de processus de codage correcteurs d'erreurs performants, lesquels peuvent être appliqués à des opéra- tions de transmission série de données, dans un canal de transmission perturbé par un bruit de type Gaussien, tel que le canal de transmission par liaison hertzienne entre une station terrestre et une station satellitaire. D'une manière générale, pour coder un message avec un code de type convolutionnel, on utilise, non seulement la donnée courante présente à l'instant t en entrée du co- deur, bit courant de rang k, mais également les n données ou bits de rang précédent. On introduit ainsi un effet de mémoire d'ordre n pour coder cette donnée. En référence à un tel principe, il apparaît ainsi que tout message trans- mis tient compte du contenu antérieur du message. Le con- tenu antérieur du message à l'instant t est mémorisé dans une mémoire réactualisée à chaque bit courant. La taille de cette mémoire est définie par la longueur du contenu antérieur, qui est appelée longueur de contrainte du code utilisé et désignée par K, avec K = n+l. En référence à la figure 1, relative à un disposi- tif de codage convolutif connu de l'art antérieur, une mé- moire formée par exemple par un registre à décalage muni de cellules élémentaires permettant de mémoriser n bits successifs, le bit antérieur au bit courant i(D-1) jus- qu'au bit i(D-n) de rang D-n, permet ensuite un traitement logique, par un opérateur logique de type OU exclusif par exemple, du bit courant i(D) par plusieurs bits antérieurs de rang déterminé. De manière usuelle et afin de renforcer la protection contre les erreurs, il est opportun d'engen- drer deux ou plus valeurs codées a(D) et b(D), corrélées entre elles par deux contraintes distinctes. Chaque valeur codée associée a(D);b(D) constitue ainsi un symbole S(D) = {a(D);b(D)} représentatif de la donnée courante i(D). Dans l'exemple de la figure 1 donné à titre non limitatif, la profondeur de codage est K = 7. Les valeurs codées succes- sives a(D) et b(D) sont données par les relations: a(D) = i(D)g1(D) avec g1 = 171 oct b(D) = i(D)g2(D) avec g2 = 133 oct la notation oct désignant la notation octale. Ainsi, les processus de codage convolutif précités et les codes correcteurs d'erreur correspondants peuvent- ils être mis en euvre grâce à des circuits de structure simple. Les processus de décodage de tels codes, et en conséquence la correction d'erreurs de transmission, né- cessitent par contre la mise en euvre de fonctions beau- coup plus complexes. En particulier, dans le cas d'un codage convolu- tif, le décodage optimum d'un code ainsi obtenu peut être obtenu grâce à la mise en ouvre d'un processus de décodage selon l'algorithme de VITERBI. Le principe de l'algorithme précité est basé sur le fait que le codeur correspond en fait à une machine d'état ou automate de structure simple ou présentant à tout le moins un nombre limité d'états. Selon le principe précité, le récepteur-décodeur, pour déterminer la séquence émise, recherche une estima- tion à chaque instant de l'état du codeur, lors de la ré- ception de toute nouvelle donnée, c'est-à-dire du bit courant de rang successif. Un processus universel de décodage d'un tel code consiste alors à comparer la séquence reçue, à l'instant courant, à toutes les séquences possibles qui peuvent être émises et de choisir, parmi celles-ci, celle qui présente un maximum de vraisemblance. Pour ce faire, on détermine alors la séquence co- dée a posteriori la plus probable en déterminant l'écart de valeur le plus petit entre la séquence reçue et les sé- quences codées possibles, la notion d'écart étant définie selon la notion de distance de Hamming. Un diagramme de treillis permet de visualiser les évolutions, en fonction du temps, de l'état du codeur, pour la valeur de la donnée d'entrée bit de rang k, chaque noeud du treillis représentant un état possible du codeur et de la valeur codée. Pour chaque nouvelle valeur reçue, on calcule alors la distance de Hamming en chaque point du treillis. Cette distance est accumulée à la valeur calcu- lée en ce même point lors de l'évaluation pour la valeur précédente. Déterminer la séquence la plus probable con- siste alors à remonter dans le diagramme en treillis en recherchant les valeurs décodées qui correspondent globa- lement à la plus petite distance de Hamming accumulée. Pour une description plus complète de l'algorithme de VITERBI, on pourra utilement se reporter à l'article intitulé The Viterbi Algorithm publié par G.DAVID FORNEY, Jr., Proceedings of the IEEE vol.61, N 3, Mars 1973, pp. 268 à 278. Le processus de recherche des valeurs décodées qui correspondent globalement à la plus petite distance de Hamming, par remontée dans le diagramme d'une valeur de donnée et de séquence à la valeur de données et de sé- quence suivante, implique nécessairement un processus de décodage et par corollaire de codage éminemment continus. En d'autres termes, si l'on souhaite procéder au décodage d'une séquence engendrée au moyen d'un codage convolutif, il n'est aucunement envisageable d'interrompre puis de re- prendre le codage ou le décodage. Une telle interruption, introduisant des discontinuités dans le diagramme de treillis, aurait alors pour effet, en raison d'une telle discontinuité, d'annihiler toute chance de retrouver le chemin pour lequel la distance de Hamming est minimale et en conséquence la séquence la plus probable. La présente invention a pour objet de remédier aux inconvénients des procédés de codage/décodage de l'art an- térieur par la mise en oeuvre d'un procédé de codage convo- lutif et de transmission par paquets d'un flux série de données numériques et d'un procédé de décodage d'un flux série de données numériques codées par codage convolutif et transmises par paquets selon ce procédé, en l'absence de toute dégradation du pouvoir correcteur inhérent au processus de décodage au moyen d'un algorithme de VITERBI, réservé au décodage de flux continu de données codées par un codage convolutif. Un autre objet de la présente invention est la mise en ooeuvre d'un procédé de codage convolutif de trans- mission par paquets d'un flux série de données numériques issues de codeurs distincts, ces données numériques étant donc a priori décorrélées, et d'un procédé de décodage correspondant permettant de conserver le pouvoir correc- teur inhérent au processus de codage convolutif et de dé- codage selon un algorithme de VITERBI, réservé au décodage de flux continu de données codées par un codage convolu- tif. Un autre objet de la présente invention est enfin la mise en oeuvre d'un dispositif de décodage d'un flux sé- rie de données numériques codées par codage convolutif et transmises par paquets, conformément au procédé de déco- dage objet de la présente invention. Le procédé de codage convolutif et de transmission par paquets d'un flux série de données numériques, succes- sion de q bits i(k) de valeur déterminée, au moyen d'un codage convolutif de profondeur K, objet de la présente invention, est remarquable en ce qu'il consiste au moins à discriminer dans le flux série un ensemble de n = K-1 bits successifs, n définir pour le codage convolutif une valeur binaire sta- ble de départ, soumettre ce mot courant de n bits à un processus de codage convolutif de profondeur K, à chaque valeur de bit i(k) correspondant une première a(k) et une deuxième b(k) valeur codée, l'ensemble de ces première et deuxième valeurs codées constituant un symbole codé S(k) = {a(k),b(k)} représentatif du bit i(k) considéré; former à partir des q symboles codés un paquet de symboles codés par concaténation de ces symboles codés, imposer au processus de codage convolutif la valeur stable précitée comme valeur de contrainte en fin de paquet, engendrer au moins un message d'encapsulation du paquet de symboles co- dés et transmettre, en un même message, ledit message d'encapsulation et ledit paquet de messages codés pour dé- codage et utilisation, puis répéter les opérations précé- dentes pour chaque paquet courant constitutif du flux de bits. Le procédé, objet de la présente invention, de dé- codage d'un flux série de données numériques et transmises par paquets conformément au procédé de codage selon l'in- vention consiste au moins, à la réception du message d'en- capsulation et du paquet de symboles codés, à discriminer le message d'encapsulation pour engendrer un signal logi- que d'enveloppe présentant une première valeur binaire an- térieurement au début et postérieurement à la fin du paquet de symboles codés et une deuxième valeur binaire pendant la réception du paquet de symboles codés, soumet- tre le signal logique d'enveloppe et les symboles codés à un traitement logique permettant d'engendrer, pour la pre- mière valeur binaire du signal logique d'enveloppe, des symboles de repos de rang successif de valeur déterminée, et, pour la deuxième valeur binaire du signal logique d'enveloppe, des symboles codés validés de rang successif k, S' (k) = {a'(k);b'(k)} correspondant auxdits symboles codés S(k), soumettre les symboles de repos et symboles codés validés de rang successif à un décodage de type VITERBI continu, lesdits symboles de repos permettant d'assurer la continuité du treillis de décodage par main- tien d'un état stable entre deux paquets de symboles codés successifs. Le dispositif de décodage d'un flux série de don- nées numériques codées par codage convolutif et transmises par paquets, représentatifs de ces données numériques co- dées, objet de la présente invention, chaque paquet cou- rant successif de symboles codés étant associé à au moins un message d'encapsulation destiné à signaler la transmis- sion de ce paquet courant, est remarquable en ce qu'il comporte au moins un module de discrimination dudit mes- sage d'encapsulation permettant d'engendrer un signal lo- gique d'enveloppe de paquet courant, présentant une première et une deuxième valeur logique, un module de traitement logique du signal logique d'enveloppe et des symboles codés représentatifs de ces données, ledit module de traitement logique permettant d'engendrer un flux con- tinu de données numériques constituées par ledit paquet de symboles codés successifs, un module de décodage de VITERBI recevant ledit flux continu de données numériques, ledit module de décodage étant réactualisé à l'état de re- pos à partir dudit signal logique d'enveloppe pour chaque paquet courant. Le procédé de codage, le procédé et le dispositif de décodage, objets de la présente invention, seront mieux compris à la lecture de la description et à l'observation des dessins ci-après, dans lesquels, outre la figure 1 re- lative à l'art antérieur: - la figure 2a représente un organigramme général du procédé de codage convolutif et de transmission par pa- quets d'un flux continu de données conforme à l'objet de la présente invention; - la figure 2b représente, dans un mode de réali- sation non limitatif, la structure de paquets de symboles codés transmis grâce à la mise en oeuvre du procédé de co- dage tel qu'illustré en figure 2a; - la figure 3a représente un organigramme général d'un procédé de décodage de symboles codés et transmis conformément au procédé, objet de la présente invention, illustré en figure 2a; - la figure 3b représente de manière illustrative une étape de génération d'un signal logique d'enveloppe permettant la mise en oeuvre du procédé de décodage illus- tré en figure 3a; - la figure 3c représente un diagramme en treillis relatif à un processus de décodage de VITERBI appliqué à des données numériques codées par codage convolutif et transmises en mode paquet, conformément au procédé objet de l'invention; - la figure 4a représente, sous forme de schéma synoptique, un dispositif de décodage conforme à l'objet de la présente invention; - les figures 4b à 4e représentent différents mo- des de réalisation particuliers d'un module de traitement logique des symboles codés et du signal logique d'enve- loppe, en fonction de la valeur de repos imposée au codage respectivement au décodage et de la valeur logique du si- gnal d'enveloppe à l'état actif; - la figure 5 représente un schéma donné à seul titre d'exemple d'un module générateur du signal logique d'enveloppe; - la figure 6 représente un chronogramme de si- gnaux appliqués en sortie d'un dispositif de décodage de VITERBI afin de permettre la discrimination par synchroni- sation de données décodées à partir de symboles codés va- lidés. Une description plus détaillée du procédé de co- dage convolutif et de transmission par paquets d'un flux série de données numériques, conforme à l'objet de la pré- sente invention, sera maintenant donnée en liaison avec les figures 2a et 2b. D'une manière générale, on indique que chaque pa- quet de données numériques Pj à coder et à transmettre est constitué par une succession de q bits, i(k), k désignant le rang successif de chacun des bits constitutifs du pa- quet de données. D'une manière générale, on indique que le procédé, objet de la présente invention, met en ouvre un processus de codage convolutif de profondeur K, ainsi que mentionné précédemment dans la description. Ainsi que représenté sur la figure 2a, le procédé, objet de la présente invention, consiste alors, en une étape a), à discriminer dans le flux série de données, c'est-à-dire pour tout paquet Pj correspondant, un ensem- ble de n = K-1 bits successifs, n étant bien entendu infé- rieur à q, pour former un mot courant de n bits. Le procédé de codage, objet de la présente inven- tion, consiste également, à l'étape b) à définir, pour le processus de codage convolutif précité, une valeur binaire stable, dite de départ, permettant en fait d'initialiser le processus de codage ainsi qu'il sera décrit de manière plus détaillée ci-après dans la description. En référence à la figure 1, on indique que l'étape a) peut être réalisée par la mise en oeuvre d'une chaîne de cellules mémoires comportant n cellules mémoires destinées à mémoriser l'ensemble de n bits successifs dans le flux série des données et par décalage à chaque bit de rang k du mot de n bits ainsi constitué. On comprend en particu- lier que la chaîne de cellules mémoires précitée peut avantageusement être réalisée par un registre à décalage, laquelle permet de prélever sur le flux série des données une fenêtre glissante formant le mot de n bits précité. En ce qui concerne l'étape b) consistant à défi- nir, pour le processus de codage convolutif, une valeur binaire stable de départ, on indique que cette valeur bi- naire est avantageusement imposée à l'ensemble des cellu- les mémoires constitutives de la chaîne de cellules mémoires précitée. Ainsi, le processus de codage, conforme à l'objet de la présente invention, consiste en fait à Il initialiser préalablement à la création du premier mot de n bits dans le paquet Pj précité, le processus de codage convolutif proprement dit par la valeur binaire stable de départ retenue. On comprend ainsi qu'en l'absence de pa- quet Pj, l'ensemble des cellules mémoires constitutives de la chaîne de cellules mémoires est alors positionné à la valeur stable de départ, chaque cellule mémoire présentant la même valeur stable, la valeur 0 ou la valeur 1, ainsi qu'il sera décrit ultérieurement dans la description. Les étapes a) et b), ainsi que représenté sur la figure 2a, sont alors suivies d'une étape c) consistant à soumettre le mot courant de n bits ainsi formé à un pro- cessus de codage convolutif de profondeur K, à chaque va- leur de bit i(k) correspondant une première a(k) et une deuxième b(k) valeur codée, ces valeurs codées constituant un symbole codé noté S(k) = {a(k);b(k)}, ce symbole étant représentatif du bit i(k) considéré. Les symboles S(k) peuvent être obtenus de manière avantageuse à partir d'un processus de codage tel que re- présenté en figure 1 par exemple. On indique en particu- lier que le processus de codage est ainsi mis en oeuvre successivement pour l'ensemble des mots de n bits consti- tutifs du paquet Pj considéré selon le processus indiqué précédemment dans la description. A l'étape c) est alors associée une étape d) con- sistant à former, à partir des symboles codés, le nombre de symboles codés étant égal au nombre de bits constitu- tifs du paquet Pj considéré, un paquet de symboles codés, noté PSj, par concaténation de ces symboles codés. Le pro- cessus de concaténation mis en oeuvre consiste à concaténer successivement les valeurs a(k) et b(k) successives, cons- titutives de chaque symbole codé. L'étape d) précitée est elle-même suivie d'une étape e) consistant à imposer au processus de codage con- volutif la valeur stable, dite de départ, précitée. Dans ces conditions, on comprend que la valeur stable réappli- quée au processus de codage permet en fait d'appliquer cette valeur stable non seulement comme valeur de départ pour tout paquet de données ultérieur Pj+l susceptible d'être soumis au processus de codage et de transmission par paquets à un instant quelconque, mais également comme valeur de contrainte au processus de codage afin de purger la valeur mémorisée dans chaque cellule mémoire dès la fin du processus de codage du paquet de données courant Pj, conformément au procédé objet de la présente invention. A partir de l'obtention du paquet de symboles co- dés PSi à l'étape d), et bien entendu de l'imposition au codage de la valeur stable de départ à l'étape e), le pro- cédé de codage selon l'invention consiste ensuite à engen- drer au moins un message d'encapsulation du paquet de symboles codés. Ce message d'encapsulation, noté Cj, peut consister, ainsi qu'il sera décrit ci-après dans la des- cription, en un mot de synchronisation SYj et une valeur de longueur Lj du paquet de symboles PSj considéré. Le message d'encapsulation Cj ayant été créé, le procédé, objet de la présente invention, consiste ensuite à transmettre, en un même message, le message d'encapsula- tion Cj précité et le paquet de symboles codés PSj, ainsi que représenté à l'étape g) de la figure 2a. Cette trans- mission en un même message peut consister à effectuer une concaténation du message d'encapsulation Cj et du paquet de symboles codés PSj, puis à effectuer la transmission du message résultant ainsi obtenu pour décodage et utilisa- tion. Bien entendu, en l'absence de paquets de données ul- térieurs Pj+, le procédé de codage convolutif et de transmission par paquets d'un flux série de données numé- riques conforme à l'objet de la présente invention, abou- tit à une étape de fin, représentée sur la figure 2a, alors que, en présence d'un paquet de données numériques ultérieur de rang j+l, les opérations a) à g) précédentes sont répétées pour le paquet précité, devenant paquet cou- rant, constitutif du flux de bits, et en définitive pour tout paquet successif. Sur la figure 2b, on a représenté un message ré- sultant de la concaténation d'un message d'encapsulation Cj et du paquet de symboles codés PSj. D'une manière clas- sique, on indique que le message d'encapsulation peut con- sister en un mot de synchronisation SYj codé sur un champ de 4 octets par exemple et un champ de longueur du paquet de symboles codés PSj, champ de longueur noté Lj, lequel peut être codé par exemple sur 24 octets. Bien entendu, dans le message résultant tel que représenté en figure 2b, la longueur du champ correspondant au paquet de symboles codés PSj correspond à la valeur de longueur des symboles codés contenus dans le champ Lj. Le procédé de codage par convolution et de trans- mission par paquets d'un flux de données numériques, con- forme à l'objet de la présente invention, tel que décrit en liaison avec les figures 2a et 2b, peut être mis en eu- vre pour le codage de paquets transmis de manière asyn- chrone sur une ligne de transmission, ces paquets pouvant en particulier émaner d'émetteurs distincts et non corré- lés. Dans ces conditions, on comprend que le processus de codage convolutif mis en ouvre dans le procédé de co- dage convolutif et de transmission par paquets, conforme à l'objet de la présente invention, démarre en fait pour tout paquet de données Pj avec un codeur convolutif posi- tionné dans l'état stable précédemment mentionné. Dans ces conditions les n éléments mémoires sont positionnés par exemple, soit à la valeur O, soit à la valeur 1. De même, afin de garantir l'intégralité du traitement d'un paquet, le processus de codage convolutif mis en euvre est alors purgé par l'application au processus de codage d'une va- leur fixe déterminée. Dans le mode de réalisation le plus simple, cette valeur fixe déterminée permettant de purger le processus de codage consiste à utiliser la valeur sta- * ble dite de départ, cette valeur étant ainsi imposée au processus de codage préalablement et postérieurement au codage d'un paquet proprement dit. Dans un mode de réali- sation avantageux non limitatif, on indique que lorsque la valeur stable de départ est choisie égale à zéro, les n cellules mémoires étant positionnées à la valeur zéro, de la même manière et conformément à la mise en ouvre du pro- cédé, objet de la présente invention, il est alors néces- saire d'ajouter au moins n valeurs stables, dites de départ, précitées en fin de paquet afin de purger les n cellules mémoires de la chaine de cellules mémoires consi- dérée. Il en est de même lorsque la valeur stable choisie a pour valeur 1. Dans un mode de réalisation simplifié, on indique que le procédé, objet de la présente invention, à titre d'exemple non limitatif, peut alors simplement con- sister à ajouter par concaténation en début et en fin de paquet de données Pj, n valeurs stables considérées. Tou- tefois, dans un tel mode de réalisation, la valeur de lon- gueur codée dans le champ de longueur Lj est, de préférence, la valeur qui correspond à la longueur réelle du paquet de données Pj, compte tenu des valeurs stables concaténées en début et en fin de paquet. Un dispositif de codage permettant la création d'un message résultant tel que décrit en liaison avec la figure 2b ne sera pas décrit en détail car un tel dispositif met en oeuvre des éléments classiques permettant simplement, à partir de modules de concaténation aux paquets de données Pj de n valeurs sta- bles en début et en fin de paquet, d'alimenter en fait un codeur convolutif tel que décrit en figure 1. Un procédé de décodage d'un flux série de données numériques codées par codage convolutif et transmises par paquets, conformément au procédé objet de la présente in- vention tel que décrit en figures 2a et 2b, sera mainte- nant donné en liaison avec la figure 3a et la figure 3b. D'une manière générale, on rappelle que dans un mode de réalisation préférentiel non limitatif, la mise en euvre du procédé de codage, objet de la présente inven- tion, a pour effet d'engendrer la transmission d'un mes- sage résultant tel que représenté en figure 2b. Ce message résultant comprend le message d'encapsulation Cj, relatif au paquet de données Pj, et le message constitué par les symboles codés PSj relatif au même paquet de données pré- cité. Dans ces conditions, ainsi que représenté en fi- gure 3a, le procédé de décodage, objet de la présente in- vention, consiste, à la réception du message d'encapsulation Cj et du paquet de symboles codés PSj pré- cité, l'étape de réception étant notée a') sur la figure 3a, à réaliser au moins une étape b') consistant à discri- miner le message d'encapsulation Cj pour engendrer un si- gnal logique d'enveloppe Ej présentant une première valeur binaire antérieurement au début et postérieurement à la fin du paquet de symboles codés PSj, et une deuxième va- leur binaire pendant la réception du paquet de symboles codés PSj précité. L'étape b') est elle-même suivie d'une étape c') consistant à soumettre le signal logique d'enveloppe Ej et les symboles codés S(k) à un traitement logique permettant d'engendrer, d'une part, pour la première valeur binaire du signal logique d'enveloppe Ej, des symboles de repos de rang successif de valeur déterminée, et, d'autre part, pour la deuxième valeur binaire du signal logique d'enve- loppe, des symboles codés validés de rang successif k, ces symboles codés validés étant notés S'(k) = {a' (k);b' (k)}. Bien entendu, les symboles codés validés correspondent aux symboles codés S(k) d'origine pendant la deuxième valeur binaire du signal logique d'enveloppe précité. On comprend en particulier que le traitement logi- que, noté * sur la figure 3a, permet en fait de réaliser l'opération: S(k)*Ej cette opération logique étant définie en fonction, d'une part, de la valeur logique effective de la première valeur logique du signal logique d'enveloppe, et, d'autre part, en fonction de la valeur de repos allouée au processus de codage convolutif proprement dit, ainsi qu'il sera exposé ultérieurement dans la description. Enfin, l'étape c') représentée en figure 3a est suivie d'une étape d') consistant à soumettre les symboles de repos et symboles codés validés de rang successif à un décodage de type VITERBI continu, les symboles de repos permettant d'assurer la continuité du treillis de décodage par maintien d'un état stable à partir de la valeur stable de départ entre deux paquets de symboles codés successifs. On comprend bien entendu que le traitement logique appliqué aux symboles codés à partir du signal logique d'enveloppe permet en fait, pour le processus de décodage de VITERBI proprement dit, d'engendrer des valeurs de sym- boles de repos spécifiques correspondant aux valeurs sta- bles de départ, afin de permettre de réaliser un décodage de VITERBI de type continu. IS Le processus de création du signal logique d'enve- loppe, à partir du message d'encapsulation Cj tel que dé- crit en liaison avec la figure 3a à l'étape b'), sera maintenant décrit en liaison avec la figure 3b. En référence à la figure précitée, on indique que sur détection du mot de synchronisation SYj, par exemple par comparaison du champ relatif au mot de synchronisation dans le message d'encapsulation Cj à un mot de référence, puis sur lecture de la valeur de longueur Lj, le processus de création du signal logique d'enveloppe Ej peut simple- ment consister à engendrer un signal logique à une pre- mière valeur binaire, la valeur zéro par exemple représentée en figure 3b, dès la reconnaissance du mot de synchronisation SYj par exemple, puis passer à la valeur complémentée de cette première valeur logique, la valeur 1 sur la figure 3b, au bout d'un nombre déterminé de cycles d'horloge correspondant à la transmission effective du champ de longueur Lj précité. Sur la figure 3b, le signal d'horloge précité est noté CK. La valeur complémentée, la valeur 1 relative au signal logique d'enveloppe correspon- dant à une deuxième valeur logique de ce dernier, peut alors être maintenue pendant la durée en nombres de cycles d'horloge correspondant à la lecture des symboles codés successifs constitutifs du paquet de symboles PSj, puis ramenée à la première valeur logique, la valeur zéro, dès la fin du processus de lecture mentionné précédemment en coincidence avec la fin de la lecture du paquet de symbo- les précité. Le processus de décodage de VITERBI réalisé à l'étape d') mentionnée en liaison avec la figure 3a est alors le suivant. La continuité dans le treillis, diagramme spécifi- que au décodage de VITERBI, est obtenu par maintien de l'état stable à partir de la valeur stable précitée entre deux paquets consécutifs de rang j et j+l. Cet état stable est celui qui, à coup sûr, représente la donnée codée et émise en début et en fin de paquet, état qui est maintenu entre deux paquets successifs. Dans un treillis, il n'existe que deux états cor- respondant à ces critères, l'état zéro et l'état 1 corres- pondant aux valeurs stables précitées en fonction de la profondeur K du processus de codage utilisé. Cet état est égal à 3 pour K = 3 et à 63 pour K = 7. Conceptuellement, l'algorithme de VITERBI garantit en effet que, lorsqu'on est dans l'état zéro du treillis et que l'on reçoit toujours des zéros, on ne change pas l'état de ce dernier, aucune divergence n'étant introduite entre la valeur revue et la valeur espérée. Il en est de même pour un état 1 avec la réception d'une valeur 1. Par ailleurs, si le processus de codage utilise comme valeur stable de départ ou de repos la valeur zéro prise comme valeur de contrainte, par construction, l'al- gorithme de VITERBI implique que le chemin le plus proba- ble en fin de réception d'un paquet de symboles codés PSj part du noeud ou de l'état zéro de ce treillis et que le paquet ultérieur commencera au même noeud. Le même principe est bien entendu applicable pour une valeur de contrainte ou de repos égale à 1, l'état de début et de fin de paquet correspondant alors à n valeurs 1. Une représentation d'un treillis dans un processus de décodage de VITERBI pour K = 3 avec une valeur de con- trainte ou valeur stable égale à zéro est représentée en figure 3c, pour des paquets successifs PSji-, PSj. Le procédé de codage convolutif et de transmission par paquets d'un flux série de données numériques et le procédé de décodage correspondant, objets de la présente invention, permettent, au niveau du procédé de décodage, de forcer le treillis à rester à l'état stable ou état de repos établi à partir des valeurs stables de départ entre deux paquets successifs, et donc de ne jamais interrompre le traitement des données, même dans le mode de transmis- sion par paquets. Alors que le mode de transmission par paquets con- siste à émettre des données en rafales et à espacer ces rafales dans le temps, ce mode induisant donc des ruptures dans la continuité logique des données émises et ne pou- vant donc pas a priori être soumis à un décodage de type VITERBI, le flux des données dans les procédés, objets de la présente invention, n'est jamais interrompu. En effet, l'état de repos apparaît comme l'état naturel de la suite du processus et il n'est donc pas nécessaire de modifier le coeur de l'architecture du décodeur de VITERBI mis en òuvre pour opérer en mode paquets. On comprend ainsi que, par la création du signal logique d'enveloppe à partir du message d'encapsulation, le traitement logique entre les symboles codés et le si- gnal logique d'enveloppe permet simplement d'assurer une telle continuité. On comprend bien sûr que le processus ou mode opé- ratoire du codeur suit rigoureusement le processus ou mode opératoire du traitement logique au niveau du décodage. Différents modes de réalisation du traitement lo- gique seront maintenant donnés en liaison avec la forme du signal d'encapsulation et la valeur de repos retenue. Conformément à un premier mode de réalisation du traitement logique précité, pour un état de repos ainsi que pour une première valeur logique du signal logique d'enveloppe correspondant à la signalisation du début et de la fin de paquet égal à la valeur zéro, et pour une deuxième valeur logique du signal logique d'enveloppe égale à la valeur 1, le traitement logique est un traite- ment logique par une fonction logique ET. Dans un tel cas, si le signal logique d'enveloppe est inactif, c'est-à-dire à la première valeur logique zé- ro, les données entrantes sont remplacées par une valeur zéro, ce qui maintient bien entendu le treillis à l'état zéro, c'est-à-dire à l'état de repos. Dans un deuxième mode de réalisation, pour un état de repos égal à la valeur 1, une première valeur logique préalable au début et postérieure à la fin du paquet de symboles codés du signal logique d'enveloppe égale à la valeur 1, et pour une deuxième valeur logique, activité de l'enveloppe, égale à la valeur 0, le traitement logique réalisé entre le signal logique d'enveloppe et les symbo- les codés S(k) est une fonction logique de type OU avec le signal logique d'enveloppe complémenté. Dans un troisième mode de réalisation, pour un état de repos et une première valeur logique du signal lo- gique d'enveloppe égaux à la valeur zéro et pour un signal représentant l'activité de l'enveloppe correspondant à la deuxième valeur logique de cette dernière égale à la va- leur un, le traitement logique entre le signal logique d'enveloppe et les symboles codés est une fonction de type ET avec le signal logique d'enveloppe complémenté. Dans un quatrième mode de réalisation, pour un état de repos et une première valeur logique du signal lo- gique d'enveloppe égaux à la valeur 1 et pour un signal d'activité de l'enveloppe correspondant à la deuxième va- leur logique d'enveloppe égal à la valeur zéro, le traite- ment logique entre les symboles S(k) et le signal logique d'enveloppe est une fonction de type OU avec le signal lo- gique d'enveloppe précité. D'autres modes de réalisation peuvent être envisa- gés. Une description plus détaillée d'un dispositif de décodage d'un flux série de données numériques codées par codage convolutif et transmises par paquets, conformément au procédé de codage précédemment décrit dans la descrip- tion, sera maintenant donnée en liaison avec les figures 4a à 4d. Compte tenu de la structure du message résultant transmis, tel que représenté en figure 2b, le dispositif tel que représenté en figure 4a peut comporter avantageu- sement un module 1 de discrimination du message d'encapsu- lation Cj permettant d'engendrer un signal logique d'enveloppe Ej ainsi que mentionné précédemment relative- ment au paquet de symboles PSj courant. Le signal logique d'enveloppe Ej présente une première et une deuxième va- leur logique, ainsi que mentionné précédemment. Le dispositif de décodage comporte en outre un mo- dule 2 de traitement logique du signal logique d'enveloppe et des symboles codés S(k) représentatifs des données co- dées. Le module 2 reçoit le signal logique d'enveloppe Ej et les symboles S(k). le module de traitement logique 2, grâce à la mise en oeuvre des fonctions logiques précitées, permet d'engendrer un flux continu de données numériques constituées par le paquet de symboles codés successifs auxquels peuvent être associés les symboles de repos, no- tés Sr(k) correspondant à l'état de repos. Enfin, le dispositif de décodage comprend un mo- dule 3 de décodage de VITERBI recevant le flux continu de données numériques précité, ce module de décodage étant ainsi réactualisé à l'état de repos à partir du signal en- veloppe, grâce à l'introduction des symboles de repos Sr(k), cette opération étant bien entendu réalisée pour chaque paquet courant PSj. D'une manière générale, on indique que le module 2 de traitement logique comprend une première cellule logi- que 20 recevant, sur une première entrée, chaque premier élément de symboles a(k) et, sur une deuxième entrée, le signal logique d'enveloppe Ej, cette première cellule lo- gique 20 délivrant un premier élément de symboles validés a' (k). En outre, le module 2 de traitement logique com- prend une deuxième cellule logique 21 recevant, sur une première entrée, chaque deuxième élément de symboles b(k) et, sur une deuxième entrée, le signal logique d'enveloppe Ej, et délivrant un deuxième élément de symboles validés b'(k). Les première 20 et deuxième 21 cellules logiques seront maintenant décrites en liaison avec les différentes fonctions logiques mises en oeuvre, précédemment mention- nées dans la description. Lorsque la fonction logique est une fonction de type ET, chaque première 20 et deuxième 21 cellule logique comprend une porte ET recevant le signal logique d'enve- loppe Ej sur l'une de leurs entrées et l'élément de sym- bole a(k), b(k) respectivement sur l'autre de leurs entrées, pour délivrer le symbole codé validé S' (k) ou le symbole de repos Sr(k). Lorsque le traitement logique correspond à une fonction logique de type OU avec le signal d'enveloppe complémenté, la première 20 et la deuxième cellule logique 21 sont formées par une porte OU recevant sur une de leurs entrées le signal logique d'enveloppe Ej par l'intermé- diaire d'un inverseur, et sur l'autre de leurs entrées, l'1élément de symbole a(k), b(k) pour délivrer le symbole codé validé S'(k) et le symbole de repos Sr(k). Lorsque le traitement logique correspond à une fonction logique de type ET avec le signal logique d'enve- loppe complémenté, la première 20 et la deuxième cellule logique 21 comportent une porte ET dont l'une des entrées reçoit le signal logique d'enveloppe par l'intermédiaire d'un inverseur et l'autre des entrées reçoit l'élément de symbole correspondant a(k), b(k) pour délivrer le symbole codé validé S'(k) ou le symbole de repos Sr(k). Lorsque le traitement logique correspond à une fonction logique de type OU entre les éléments de symbole des symboles codés a(k), b(k) et le signal logique d'enve- loppe Ej, la première 20 et la deuxième cellule logique 21 consistent en une porte OU recevant, sur une de leurs en- trées le signal logique d'enveloppe Ej et sur l'autre de leurs entrées, l'élément de symbole a(k), respectivement b(k) pour délivrer les symboles codés validés S' (k) ou symboles de repos Sr(k). Enfin, un mode de réalisation non limitatif du mo- dule 1 de discrimination du message d'encapsulation Cj se- ra décrit dans un mode préférentiel de réalisation, en liaison avec la figure 5. Selon la figure 5 précitée, le module 1 de discrimination du message d'encapsulation peut comprendre un dispositif 10 d'alignement permettant de dé- tecter dans le message d'encapsulation le mot de synchro- nisation SYj. Le dispositif d'alignement peut, de manière classique, consister en une mémoire de taille suffisante permettant une lecture du champ relatif au mot de synchro- nisation SYj et comparaison des valeurs lues de ce champ à un message de référence, noté CR. Sur correspondance des valeurs lues entre les deux champs, la valeur mémorisée dans le champ de longueur Lj du message d'encapsulation Cj peut alors être chargée dans un circuit de lecture 11, tel que représenté en figure 5. Enfin, le module 1 de discrimination du message d'encapsulation peut comprendre également un comp- teur/décompteur 12, lequel est chargé, à partir de la va- leur de longueur lue dans le champ Lj, ce comp- teur/décompteur permettant d'engendrer le signal d'enve- loppe Ej dont l'un des états logiques présente une durée proportionnelle à la valeur de longueur Lj précitée. On comprend ainsi que le compteur/décompteur joue, en quelque sorte, le rôle d'un circuit monostable dont l'état méta- stable est ajusté en fonction de la valeur de longueur chargée dans ce dernier. Bien entendu, le comp- teur/décompteur est normalement piloté par un signal d'horloge CK tel que mentionné précédemment dans la des- cription. Enfin, il est souhaitable d'indiquer, après le processus de décodage de VITERBI appliqué aux symboles co- dés précités, quelles sont en fait les données utiles, c'est-à-dire les données obtenues autres que celles rela- tives au décodage des symboles de repos. Dans ce but, le signal logique d'enveloppe Ej peut donc être décalé et retardé du temps de traitement néces- saire au décodage d'une ou plusieurs données, ainsi que représenté en figure 6, ce signal logique d'enveloppe dé- calé AEj permettant en fait de synchroniser et de discri- miner les données obtenues par décodage des seuls symboles codés validés. Le procédé de codage, le procédé de décodage et le dispositif de décodage, objets de la présente invention, peuvent être utilisés de manière particulièrement avanta- geuse dans toutes applications soumises à une conversion de données numériques/analogiques puis analogi- ques/numériques et nécessitant une détection de la correc- tion d'erreurs. Ils sont particulièrement avantageux et adaptés à toutes applications qui requièrent que le multiplexage de données soit réalisé dans la couche physique du réseau de trans- mission. Ainsi, tous réseaux de communication de paquets opérant des transmissions en mode non connecté et nécessi- tant impérativement la mise en ouvre d'un processus de correction d'erreurs peuvent être soumis à un processus de codage d'un canal dont les extrémités sont composées d'un codeur convolutif et d'un décodeur de type VITERBI tels que décrits précédemment dans la description. REVENDICATIONS 1. Procédé de codage convolutif et de transmission par paquets d'un flux série de données numériques, succes- sion de q bits i(k) de valeur déterminée, au moyen d'un codage convolutif de profondeur K, procédé consistant au moins à: a) discriminer dans ledit flux série un ensemble de n=K-l bits successifs, n b) définir pour ledit codage convolutif une valeur bi- naire stable de départ; c) soumettre ledit mot courant de n bits à un processus de codage convolutif de profondeur K, à chaque va- leur de bit i(k) correspondant une première a(k) et une deuxième b(k) valeur codée, l'ensemble de ces première et deuxième valeurs codées constituant un symbole S(k) = {a(k);b(k)} codé représentatif du bit i(k) considéré; d) former, à partir des q symboles codés, un paquet de symboles codés par concaténation de ces symboles co- dés; e) imposer au processus de codage convolutif la valeur stable précitée comme valeur de contrainte en fin de paquet; f) engendrer au moins un message d'encapsulation dudit paquet de symboles codés; g) transmettre en un même message ledit message d'en- capsulation et ledit paquet de symboles codés pour décodage et utilisation; h) répéter les opérations a) à g) pour chaque paquet courant constitutif dudit flux de bits. 2. Procédé de décodage d'un flux série de données numériques codées par codage convolutif et transmises par paquets conformément au procédé de codage convolutif et de transmission selon la revendication 1, dans lequel ce pro- cédé, à la réception dudit message d'encapsulation et dudit paquet de symboles codés, consiste au moins à: b')- discriminer ledit message d'encapsulation pour engendrer un signal logique d'enveloppe présentant une première valeur binaire antérieurement au début et postérieurement à la fin dudit paquet de symboles codés et une deuxième valeur binaire pendant la réception dudit pa- quet de symboles codés; c')- soumettre ledit signal logique d'enveloppe et lesdits symboles codés à un traitement logique permettant d'engendrer: c) pour ladite première valeur binaire dudit signal logi- que d'enveloppe des symboles de repos de rang succes- sif de valeur déterminée, et À) pour ladite deuxième valeur binaire dudit signal logi- que d'enveloppe des symboles codés validés de rang successif k S'k = {a'(k);b'(k)} correspondant auxdits symboles S(k); d')- soumettre lesdits symboles de repos et symbo- les codés validés de rang successif à un décodage de type VITERBI, continu, lesdits symboles de repos permettant d'assurer la continuité du treillis de décodage par main- tien d'un état stable entre deux paquets de symboles codés successifs. 3. Procédé de décodage selon la revendication 2, caractérisé en ce que, pour un état de repos ainsi que pour une première valeur logique du signal logique d'enve- loppe correspondant à la signalisation de début et de fin de paquet égale à la valeur zéro et pour une deuxième va- leur logique du signal logique d'enveloppe égale à la va- leur 1, ledit traitement logique consiste à appliquer à chaque symbole a(k), b(k) reçu une fonction ET logique avec ledit signal logique d'enveloppe. 4. Procédé de décodage selon la revendication 2, caractérisé en ce que, pour un état de repos ainsi que pour une première valeur logique du signal logique d'enve- loppe correspondant à la signalisation de début et de fin de paquet égale à la valeur un et pour une deuxième valeur logique du signal logique d'enveloppe égale à la valeur O, ledit traitement logique consiste à appliquer à chaque symbole a(k), b(k) une fonction OU avec ledit signal logi- que d'enveloppe complémenté. 5. Procédé de décodage selon la revendication 2, caractérisé en ce que, pour un état de repos et une pre- mière valeur logique du signal logique d'enveloppe égaux à la valeur zéro, et pour un signal représentant l'activité de l'enveloppe correspondant à la deuxième valeur logique égale à la valeur 1, ledit traitement logique consiste à appliquer à chaque symbole a(k), b(k) une fonction ET avec ledit signal logique d'enveloppe complémenté. 6. Procédé de décodage selon la revendication 2, caractérisé en ce que, pour un état de repos et une pre- mière valeur logique du signal logique d'enveloppe égaux à la valeur 1, et pour un signal d'activité de l'enveloppe correspondant à la deuxième valeur logique d'enveloppe égale à la valeur 0, ledit traitement logique consiste à appliquer à chaque symbole a(k), b(k) une fonction OU avec ledit signal logique d'enveloppe. 7. Dispositif de décodage d'un flux série de don- nées numériques codées par codage convolutif et transmises par paquets représentatifs de ces données numériques co- dées, chaque paquet courant succession de symboles codés étant associé à au moins un message d'encapsulation desti- né à signaler la transmission de ce paquet courant, carac- térisé en ce que ce dispositif comporte au moins: - des moyens de discrimination dudit message d'en- capsulation permettant d'engendrer un signal logique d'enveloppe de ce paquet courant, présentant une première et une deuxième valeur logique; - des moyens de traitement logique du signal logi- que d'enveloppe et des symboles codés représentatifs de ces données, lesdits moyens de traitement logique permet- tant d'engendrer un flux continu de données numériques constituées par ledit paquet de symboles codés succes- sifs; - des moyens de décodage de VITERBI recevant ledit flux continu de données numériques, lesdits moyens de dé- codage étant réactualisés à l'état de repos à partir dudit signal logique d'enveloppe pour chaque paquet courant. 8. Dispositif selon la revendication 7, caractéri- sé en ce que lesdits moyens de traitement logique compren- nent au moins: - une première cellule logique recevant, sur une première entrée, chaque premier élément de symbole a(k), et, sur une deuxième entrée, ledit signal logique d'enve- loppe et délivrant un premier élément de symbole validé a'(k); - une deuxième cellule logique recevant, sur une première entrée, chaque deuxième élément de symbole b(k), et, sur une deuxième entrée, ledit signal logique d'enve- loppe, et délivrant un deuxième élément de symbole validé b'(k). 9. Dispositif selon la revendication 8, caractéri- sé en ce que la première et la deuxième cellule logiques sont constituées par une même porte logique, munie chacune d'une première et d'une deuxième entrée, la première en- trée de chaque porte logique constituant la première en- trée de chaque cellule logique et la deuxième entrée de chaque porte logique étant connectée à la deuxième entrée de chaque cellule logique directement ou par l'intermé- diaire d'un inverseur logique, en fonction de la valeur logique assignée à la première, respectivement deuxième valeur binaire dudit signal enveloppe. 10. Dispositif selon l'une des revendications 7 à 9, caractérisé en ce que lesdits moyens de discrimination dudit message d'encapsulation comprennent: - un dispositif d'alignement permettant de détec- ter, dans le message d'encapsulation, un mot de synchroni- sation; - un circuit de lecture, dans le message d'encap- sulation, d'un champ de longueur de message; - un compteur-décompteur chargé à partir de la va- leur de longueur lue et permettant d'engendrer le signal d'enveloppe dont l'un des états logiques présente une du- rée proportionnelle à ladite valeur de longueur.