FR 2782422 A1 20000218 FR 9810367 A 19980813 -1 CIRCUIT DE MESURE D'INTERVALLES DE TEMPS AUTO-CALIBRE La présente invention se rapporte au domaine des circuits électroniques de mesure d'intervalles de temps qui peuvent réaliser des fonctions de chronomètre et/ou de fréquencemètre au sein d'un système électronique. L'invention est destinée en particulier à être mise en oeuvre dans un système de contrôle d'un moteur asynchrone. Un circuit électronique connu de chronométrage est illustré sur la figure 1. Ce circuit est destiné à mesurer numériquement les intervalles de temps séparant de brefs signaux électroniques Sgn délivrés par un capteur ou d'autres circuits d'un système électronique. Le circuit conventionnel de la figure 1 comporte un générateur CLK d'impulsions périodiques H, servant d'horloge à un compteur CNT qui compte les impulsions périodiques pendant chaque intervalle de temps séparant deux impulsions de signal Sgn. Le compteur CNT fait l'objet d'une remise à zéro Rst à chaque impulsion séparant deux intervalles de temps. Le résultat du comptage est stocké dans un registre REG du circuit. Ainsi, le résultat Mes qui représente la mesure numérique d'un intervalle de temps exprimé en nombre de périodes d'horloge, est disponible en sortie du registre REG pour être exploité par les autres circuits du système. Dans le détail, pour que les transferts des résultats de comptage s'effectuent convenablement, l'activation ENB du registre REG précède immédiatement la remise à zéro Rst et la réactivation Enb du compteur CNT. A cette fin, une porte logique DEL retarde d'un délai t la transmission des impulsions du signal Sgn de remise à zéro Rst entre le registre REG et le compteur CNT (soit d'un instant T à un instant T + t). Un inconvénient de ces circuits de mesure conventionnels est la limitation de la plage de mesure à la capacité (format binaire ou nombre de bits) du compteur et du registre. Un autre inconvénient de tels circuits est que l'erreur relative des mesures numériques devient considérable lors de la mesure de brefs intervalles de temps. A la limite, la mesure d'un intervalle de temps de l'ordre de la période H de l'horloge CLK est entachée d'une erreur d'un bit sur une mesure d'un bit, soit une erreur relative de 100%. La précision de mesure d'un tel circuit ne peut être augmentée qu'en augmentant la fréquence d'horloge, au détriment de la plage de mesure, à moins d'augmenter la capacité du compteur et du registre adoptés dans la réalisation dudit circuit. Or, le format binaire est imposé par le système électronique dans lequel s'insère le circuit de mesure. Ainsi, les système de contrôle de moteurs asynchrones, pour appareillage ménager, sont généralement constitués d'un microcontrôleur 8 ou 16 bits, pour des questions de coût. L'objet de l'invention est de fournir un circuit électronique de mesure d'intervalles de temps remédiant à de tels inconvénients. Ainsi, le but de l'invention est de réaliser un circuit de mesure d'intervalles de temps alliant une plage de mesure étendue et une précision élevée, tout en limitant la capacité, ou plus précisément le format binaire des mesures numériques. Succinctement, ces buts sont atteints, selon l'invention, en prévoyant d'auto-calibrer le circuit de mesure en fonction de l'ordre de grandeur des mesures précédentes d'intervalles de temps. Un diviseur de fréquence programmable est inséré entre le générateur d'impulsions et le compteur pour graduer la fréquence des impulsions périodiques qui cadencent le compteur. La programmation de la division de fréquence est corrigée en fonction de l'évolution de la grandeur des résultats de mesures. L'invention est réalisée avec un circuit de mesure d'intervalles de temps, comportant un générateur d'impulsions périodiques primaires, un diviseur de fréquence apte à transmettre des impulsions périodiques secondaires en démultipliant la fréquence des impulsions périodiques primaires, et des moyens de comptage aptes à dénombrer les impulsions périodiques secondaires transmises pendant l'intervalle de temps mesuré, avec la particularité que le diviseur de fréquence est programmable par un facteur numérique déterminant la démultiplication de fréquence, et en ce que le circuit comporte des moyens d'auto-calibrage aptes à modifier le facteur numérique en fonction du nombre d'impulsions dénombrées par les moyens de comptage lors d'une précédente mesure d'intervalle de temps. De préférence, le diviseur démultiplie la fréquence des impulsions périodiques transmises selon une puissance de deux du facteur numérique. Selon l'invention, les moyens d'auto-calibrage comportent une boucle de contre-réaction incrémentant le facteur numérique lorsque le nombre d'impulsions dénombrées par les moyens de comptage est supérieur à un seuil. De préférence, la boucle de contre-réaction, - augmente le facteur numérique d'un incrément lorsque le nombre d'impulsions est supérieur à un seuil maximum, - diminue le facteur numérique d'un décrément lorsque le nombre d'impulsions est inférieur à un seuil minimum, et - ne modifie pas le facteur numérique lorsque le nombre d'impulsions est compris entre le seuil minimum et le seuil maximum. D'autres caractéristiques, buts et avantages de l'invention apparaîtront à la lecture de la description et des dessins ci-après, donnés uniquement à titre d'exemples de réalisation non-limitatifs. Sur les dessins annexés, - la figure 1, précédemment décrite, représente un circuit de mesure d'intervalles de temps selon l'état de la technique, - la figure 2 représente un schéma de principe de circuit de mesure d'intervalles de temps selon l'invention, la figure 3 représente un premier mode de réalisation de circuit de mesure selon l'invention, - la figure 4 représente un schéma de diviseur de fréquence programmable mis en oeuvre dans le premier mode de réalisation, - la figure 5 représente un second mode de réalisation de circuit de mesure selon l'invention, - la figure 6 représente un schéma d'un autre diviseur de fréquence mis en oeuvre dans le second mode de réalisation de circuit de mesure selon l'invention, et - la figure 7 illustre divers chronogrammes de signaux de circuit de mesure selon l'invention. Le schéma de principe de la figure 1 montre que le circuit selon l'invention est réalisé, de préférence, en insérant un diviseur de fréquence programmable entre l'horloge et le compteur. Le diviseur de fréquence DIV permet ainsi de modifier la base de temps H' du compteur CNT. Dans le principe, la programmation du diviseur doit permettre d'adapter la base de temps du compteur CNT en fonction de l'espacement des évènements, c'est-à-dire des impulsions de signal Sgn. Ainsi il est prévu: - de ralentir le comptage lorsque les intervalles de temps séparant les impulsions diminuent, - d'accélérer le comptage lorsque les intervalles de temps séparant les impulsions augmentent, - et sinon de maintenir la cadence de comptage. L'invention prévoit donc de programmer le diviseur de fréquence DIV en fonction des résultats des précédentes mesures, par l'intermédiaire d'une boucle de contre-réaction CMP, ADD, STO qui recueille les résultats de comptage et agit sur le diviseur DIV. Il est prévu que le diviseur DIV démultiplie le nombre d'impulsions d'horloge H, H' qu'il transmet entre le générateur CLK et le compteur CNT, selon un rapport binaire simple, en fait une puissance entière de deux. Le diviseur programmable est donc de préférence un diviseur de fréquence de type "1/2n", programmé par un facteur numérique n. Les impulsions périodiques primaires H appliquées en entrée du diviseur et les impulsions périodiques secondaires H' disponibles en sortie du diviseur ont des périodes liées par la formule suivante: P(H') = 2n. P(H) (I) o P(H) et P(H') représentent les périodes respectives des impulsions H et H', exprimées en unité de temps. Ainsi, de façon avantageuse, la cadence de comptage peut être démultipliée par une puissance de deux, ce qui permet aux mesures d'être calibrées de calibre moitié en calibre moitié ou inversement de calibre double en calibre double. La figure 1 montre encore que le diviseur est programmé par une boucle de contre-réaction CRL. Dans ce schéma de principe, la boucle numérique CRL comporte un comparateur CMP qui agit sur un additionneur ADD pour modifier la valeur du facteur numérique n, la valeur résultante étant stockée dans un circuit STO apte à stocker un nombre binaire, tel qu'un registre ou une mémoire. En fonctionnement, suivant le schéma de principe de la figure 2, le circuit de mesure va effectuer la suite d'opérations détaillées ci-après. Le compteur CNT est initialisé (mis à zéro) et activé par une première impulsion de signal Sgn appliquée en entrées Rst et non-Enb. A partir de cet instant, le compteur binaire CNT comptabilise le nombre d'impulsions périodiques secondaires H' délivrées par le diviseur DIV. A chaque impulsion secondaire H', le compteur CNT est incrémenté, le nombre binaire disponible en sortie passant d'une valeur M à une valeur M + 1. Dès qu'une seconde impulsion de signal Sgn est appliquée (instant T), le registre REG est activé et enregistre la valeur M du nombre binaire fourni par le compteur CNT. La valeur M stockée par le registre REG représente donc une mesure numérique de l'intervalle de temps séparant la première et la seconde impulsion de signal Sgn, mesure exprimée en nombre de coups d'horloge H' Immédiatement après, à l'instant T + t, le compteur est réinitialisé Rst par cette seconde impulsion de signal Sgn qui a été retardé du délai t introduit par la porte logique DEL. Le compteur est alors réactivé non-Enb en vue d'une mesure suivante. Cependant le registre REG stocke toujours et fournit en sortie le nombre binaire M représentant la mesure de l'intervalle de temps qui vient de s'achever. La sortie du registre REG est d'une part appliquée en entrée du circuit comparateur CMP et d'autre part transmise en sortie Mod du circuit de mesure lui-même. Le circuit CMP effectue une comparaison entre la valeur M du nombre d'impulsions et une ou plusieurs valeurs de seuil Lev. Il est prévu d'incrémenter le facteur numérique n programmant le diviseur selon le résultat k de la comparaison. Sur le schéma de principe de la figure 2, on voit ainsi que le comparateur CMP contrôle un additionneur ADD par l'intermédiaire d'un signal binaire k. L'additionneur ADD est lui-même inséré dans une boucle ADD, STO d'incrémentation du facteur numérique. La boucle d'incrémentation comporte un bus qui relie la sortie du registre de stockage STO du facteur numérique n à l'entrée de l'additionneur dont la sortie est elle-même rebouclée en entrée du registre de stockage STO. De la sorte, si le signal binaire k est nul, c'est- à-dire si le résultat de la comparaison CMP est négatif, la valeur n du facteur numérique appliqué en entrée de l'additionneur est reproduite à l'identique en sortie et réenregistrée dans le circuit de stockage STO. Par contre, si le résultat de la comparaison est positif, et que le signal k prend une valeur binaire non x nulle, l'additionneur ADD incrémente la valeur du facteur numérique n selon la valeur du signal k. Le circuit de stockage STO enregistre alors la nouvelle valeur incrémentée n + k du facteur numérique. Il est prévu de synchroniser le circuit de stockage STO sur les impulsions de signal Sgn retardées d'un délai t afin d'enregistrer la nouvelle valeur du facteur numérique uniquement après la fin de chaque mesure et du temps d'établissement de la comparaison CMP et de l'addition ADD. Le facteur numérique n règle ainsi le rapport de période entre les impulsions primaires H et les impulsions secondaires H'. Mais le facteur numérique n constitue aussi une partie du résultat numérique de chaque mesure. En effet, une mesure d'intervalle de temps est donnée par la formule suivante: Mes = M. P(H') (II) o - Mes est la durée de l'intervalle séparant deux impulsions de signal en unité de temps, - M est le nombre binaire fourni par le registre à l'issue de la mesure, et P(H') est la durée de la période des impulsions secondaires H' exprimée en unité de temps. D'après la formule I reliant les périodes des impulsions primaires H et secondaires H', la mesure d'intervalle de temps est donc donnée par la formule finale qui suit: Mes = M. 2n. P(H) (III) o - n est le facteur numérique programmant le diviseur de fréquence, et - P(H) est la période invariante du générateur d'impulsions primaires, exprimée en unité de temps. Aussi, le facteur numérique n est fourni en sortie Exp du circuit de mesure selon l'invention. Finalement, le résultat numérique d'une mesure se présente sous la forme d'une paire (Exp, Mod) de nombres binaires qui représentent respectivement l'exposant et le module du résultat. Un avantage essentiel du circuit selon l'invention est de permettre de condenser la présentation numérique des résultats Mes de mesure. En effet, le module peut alors occuper un format binaire (nombre de bits) réduit sans nuire à la plage de mesure, puisqu'elle couvre un nombre de calibres correspondant au nombre de valeurs prises par le facteur numérique. En outre, le circuit selon l'invention a un autre avantage essentiel, celui de pouvoir conserver une précision de mesure élevée. Il est à noter que la présentation des résultats Mes de mesure sous la forme numérique suivante: M. 2n (IV) o M est le module de la mesure numérique, et n est l'exposant de la mesure numérique. est analogue à la forme canonique décimale utilisée généralement pour exprimer des mesures physiques, et qui s'écrit comme suit: A. 10x (V) o A est le module d'une mesure décimale, et x est l'exposant de la mesure décimale. L'avantage d'une telle présentation canonique binaire (Mod, Exp) est que le module Mod représentant la partie significative des mesures peut être exprimé sur un nombre réduit et constant de bits, tout en conservant la précision de mesure quel que soit le facteur numérique n (ou calibre). En outre, le nombre total de bits occupé par les résultats Mes de mesure, module Mod et exposant Exp, est réduit par rapport au nombre de bits d'une mesure Mes de même précision obtenu avec un circuit conventionnel comme celui de la figure 1. A titre d'illustration numérique, avec un circuit conventionnel à comptage linéaire, pour mesurer des fréquences allant dans une plage allant de 78 Hz à 20 kHz, c'est-à-dire des intervalles de temps allant de 13 mS à 0,05 mS, avec une précision de 1%, il faut une horloge de 2 MHz et un compteur allant de 100 à 25 600. Comme suggéré par la figure 1, le compteur et les résultats Mes de mesure ont alors un format numérique de bits. Avec un circuit selon l'invention, à comptage exponentiel, pour mesurer des intervalles de temps dans la même plage, il suffit d'un compteur et d'un registre REG de format numérique 8 bits et d'un registre de stockage STO de format 3 bits. Les résultats Mes des mesures peuvent alors être exprimés sur un format binaire de 11 bits. En effet, pour avoir une précision de 1%, le compteur CNT doit aller de 100 à 256, le comparateur de la boucle d'incrémentation CRL ayant un seuil Lev minimal de valeur 100. Et comme le facteur numérique n exprimé sur 3 bits peut prendre des valeurs allant de 0 à 7, la plage de mesure prend bien les valeurs extrêmes suivantes Mes1 = 100. 20. 0,0005 mS = 0,05 mS Mes2 = 256. 27 0,0005 mS = 16 mS Un avantage du circuit de mesure selon l'invention est de condenser le format numérique des résultats de mesure sans nuire à la précision de mesure. Inversement, le circuit de mesure selon l'invention permet de façon avantageuse d'étendre la plage de mesure en maintenant un format numérique donné. De préférence, selon l'invention, la boucle d'incrémentation CRL présente deux seuils, un seuil maximum de comptage, au-dessus duquel le facteur numérique n est augmenté d'un incrément, et un seuil minimum de comptage, en dessous duquel le facteur numérique n est diminué d'un décrément. Dans ce cas, tant que les résultats de mesure sont compris entre le seuil minimum et le seuil maximum, le facteur numérique n reste inchangé. La boucle d'incrémentation peut encore détecter le franchissement des seuils de plusieurs façons, non seulement par comparaison mais de façon équivalente par décodage comme le montre le premier mode de réalisation décrit maintenant. La figure 3 illustre en effet un mode de réalisation simple de circuit de mesure d'intervalles de temps selon l'invention. Dans cette première réalisation, la boucle d'incrémentation CRL comporte un décodeur binaire DCD à deux sorties Inc et Dec relié à un registre à décalage SHFT qui délivre un facteur numérique nO pour programmer la division de fréquence. Comme exposé dans le schéma de principe, le reste du circuit de mesure comporte un générateur CLK d'impulsions primaires H, un diviseur de fréquence DIV générant les impulsions secondaires H', un compteur CNT et un registre REG. Suivant l'exemple numérique précédent, le facteur numérique varie de O à 7, mais il est fourni par un registre à décalage SHFT qui valide parmi huit lignes de sortie, la ligne ayant le numéro nO correspondant au facteur numérique. Chaque résultat de mesure du circuit de mesure selon l'invention peut être transmis au système électronique sous forme du module M et du numéro nO correspondant au facteur numérique de division de fréquence. Dans ce cas, d'après l'exemple de la figure 3, il suffit de relier les huit lignes de sortie nO du registre à décalage SHFT sur huit bornes de sortie du circuit (non représenté) pour exprimer le numéro nO correspondant au facteur numérique sur 8 bits de la même façon que le module Ml du résultat de mesure est exprimé sur 8 bits de sortie Mod du circuit de la figure 3. Cependant, il est prévu avantageusement qu'un codeur COD connecté aux huit lignes reçoive le numéro nO pour coder le facteur numérique sous forme binaire condensée N, c'est-à-dire sur trois bits dans cet exemple. Le résultat Mes de mesure se présente alors sur 11 bits, huit bits représentant le module Mod, trois bits représentant l'exposant Exp. En fonctionnement, le nombre binaire M, représentant le module Mod de la mesure, calculé par le compteur CNT et le registre REG, est décodé par le circuit DCD. Le décodeur DCD comporte un seuil minimum Min et un seuil maximum Max. De tels seuils Min et Max sont figurés sur les chronogrammes 7d et 7e de la figure 7 illustrant divers signaux de fonctionnement. Puisque le nombre binaire M codé sur 8 bits varie de O à 255, il peut être commode de fixer le seuil minimum Min à une valeur de 64 et le seuil maximum Max à une valeur de 192. La réalisation du décodeur DCD de la boucle d'incrémentation est alors simplifié puisqu'il suffit de décoder les deux ou trois bits MA, MB ou MC de poids fort du nombre binaire M pour détecter le franchissement du seuil maximum Maux, de code binaire [11000000] ainsi que le non-franchissement du seuil minimum Min, de code binaire [01000000]. Dans le cas de dépassement du seuil maximum Max, le décodeur DCD active la ligne Inc d'incrémentation. Comme la ligne Inc est reliée à une entrée Lft de décalage à gauche du registre SHFT, le registre invalide la sortie précédemment active pour valider la sortie voisine de numéro nO immédiatement supérieur. Le facteur numérique est donc incrémenté. Inversement, dans le cas de comptage inférieur au seuil minimum Min, le décodeur DCD active la ligne Dec de "décrémentation", la ligne Inc étant inactive. Comme la ligne Dec est reliée à une entrée Rgh de décalage à droite, le registre SHFT valide alors la sortie de numéro nO immédiatement inférieur, c'est-à-dire que le facteur numérique est "décrémenté" (diminuer le facteur d'un décrément). Par contre, lorsque le comptage fournit un nombre binaire M compris entre les seuils minimum Min et maximum Max, par exemple lorsque le décodage des bits de poids fort MA et MB identifie un code [011] ou [10], le décodeur DCD n'active aucune ligne de sortie. Comme le registre SHFT reçoit sur les entrées Lft et Rgh des signaux Inc et Dec d'état inactif, il n'effectue aucun décalage dans la validation de ligne et le numéro nO correspondant au facteur numérique ne change pas. La cadence H' de comptage est alors inchangée. La figure 4 illustre une réalisation de diviseur de fréquence DIV adapté à être commandé par les lignes de sortie nO du registre à décalage SHFT du circuit de mesure selon le premier mode de réalisation de l'invention illustré figure 3. Le diviseur comporte une série de bascules Dl à D7 disposées en cascade. Les éléments Dl à D7 sont par exemple des bascules de type D (en anglais "D.latch"). Chaque bascule Dl reçoit en entrée des impulsions périodiques H et transmet en sortie des impulsions périodiques Hi de fréquence moitié, qui sont appliquées en entrée de la bascule D2 suivante. Les sorties des bascules Dl à D7 fournissent donc une série d'impulsions périodiques Hl à H7 de fréquence l/2no selon le rang nO de la bascule. Pour sélectionner une fréquence H' d'impulsions périodiques, des portes logiques VO à V7 sont disposées en sortie des bascules DO à D7 respectivement, une seule porte logique étant validée par les signaux nO de sortie du registre à décalage. Afin de simplifier le schéma de connexion du circuit selon l'invention, il est possible de remplacer le registre à décalage par un compteur. De plus, pour établir des seuils Max et Min d'incrémentation et de "décrémentation", ayant une valeur quelconque, il est possible de remplacer le décodeur par des comparateurs. De telles alternatives sont mises en oeuvre conjointement dans le second mode de réalisation illustré figure 5 et qui constitue le mode de réalisation préféré du circuit de mesure d'intervalle de temps selon l'invention. Sur la figure 5, on voit que le circuit de mesure comporte un générateur CLK d'impulsions primaires H, un diviseur de fréquence DIV programmable 1/2N générant les impulsions secondaires H', un compteur CNT' et un registre REG, de façon analogue au schéma de principe de la figure 2. Dans cette réalisation préférée, les moyens d'auto- calibrage, c'est-à-dire la boucle de contre-réaction CRL, sont constitués par des comparateurs CMPl et CMP2 reliés à des entrées de commande d'un second compteur CNT" dont les sorties fournissent le facteur numérique N de programmation de la division de fréquence 1/2N. Le premier comparateur CMPl, reçoit en entrée le nombre binaire M résultant du comptage qui est recopié par le registre REG'. Le premier comparateur effectue un test de la valeur du nombre binaire M reçu par rapport à la valeur Max de seuil maximum. La sortie Inc du premier comparateur CMP1 est reliée à une entrée + de commande d'incrémentation du compteur CNT". De façon analogue, le second comparateur CMP2 reçoit le nombre binaire M et effectue une comparaison avec une valeur Min de seuil minimum. La sortie Dec du second comparateur CMP2 est reliée à une entrée - de commande de "décrémentation" du compteur CNT". Sur l'exemple de la figure 5, le facteur numérique N est codé sur trois bits, qui sont fournis par trois sorties du compteur CNT", ces sorties N étant reliées d'une part en entrée du diviseur de fréquence DIV, d'autre part en sortie Exp du circuit lui-même. Il faut noter que le compteur CNT" est synchronisé par les impulsions de signal Sgn retardé d'un délai t couvrant les temps de transfert dans le registre REG' et d'établissement des comparaisons CMPl et CMP2. En fonctionnement, le nombre binaire M, représentant le module Mod de la mesure, calculé par le compteur CNT' et reproduit par le registre REG', est comparé aux seuils minimum Min et maximum Max par les comparateurs CMP1 et CMP2. Dans le cas du dépassement du seuil maximum Max, le comparateur CMPl active la ligne Inc d'incrémentation et le compteur CNT" augmente le facteur numérique N d'un incrément. Inversement, dans le cas de comptage inférieur au seuil minimum Min, le second comparateur CMP2 active la ligne Dec de "décrémentation", la ligne Inc étant nécessairement inactive (le seuil minimum Min est inférieur au seuil maximum Max), et le compteur CNT" diminue le facteur numérique N d'un décrément. Par contre, lorsque le comptage fournit un nombre binaire M compris entre le seuil minimum Min du second comparateur CMP2 et le seuil maximum Max du premier comparateur CMP1, ni la ligne Inc d'incrémentation, ni la ligne Dec ne sont activées. Le compteur CNT" ne modifie pas alors la valeur du facteur numérique qu'il retient et fournit en sortie. De façon avantageuse, le second mode de réalisation permet d'obtenir directement un codage binaire condensé N du facteur numérique, sans circuit de codage. Un autre avantage du second mode de réalisation de circuit de mesure selon l'invention est de permettre de fixer les seuils Min et Max à des valeurs quelconques. Par exemple, on peut prévoir, en considérant que le circuit de mesure a un format binaire de huit bits comme sur la figure 5, que le seuil minimum Min est fixé à la valeur 100, de façon à obtenir exactement une précision de mesure de 1% et que le seuil maximum Max est fixé à une valeur 200, soit le double puisque le calibrage du diviseur de fréquence va de 2 en 2. Sur la figure 6, est représenté un autre exemple de réalisation de diviseur de fréquence DIV adapté au mode de réalisation préféré. Dans ce schéma de diviseur DIV les lignes qui transmettent le code binaire condensé N du facteur numérique sont appliquées en entrée d'un multiplexeur Mux. Une série de bascules D1 à D7 fournit, à partir des impulsions périodiques primaires H, H0, une série d'impulsions périodiques Hi à H7. Chaque sortie de bascules Dl est dérivée en entrée du multiplexeur Mux dont la sortie fournit les impulsions périodiques secondaires H' destinées au compteur. Ainsi, selon le facteur numérique N de commande de multiplexeur, celui-ci sélectionne l'une des sorties de bascules et transmet les impulsions périodiques de fréquence correspondant à la division 1/2N. Il faut encore noter que le circuit de diviseur DIV de fréquence programmable peut être alternativement réalisé en associant un compteur synchronisé par les impulsions primaires et un multiplexeur (non représenté). Il apparaît clairement que le circuit de mesure selon l'invention peut faire l'objet de multiples variantes et modes de réalisations dont seuls quelques exemples ont été décrits dans la présente. L'invention n'est donc pas limitée par les modes de réalisation décrits précédemment, ni même par les appellations des circuits tel que décodeur, comparateur, registre, compteur, codeur, série de bascules, multiplexeur, mis en oeuvre dans les précédents exemples de réalisation, ces circuits ayant de multiples équivalents fonctionnels. Pour illustrer le fonctionnement du circuit de mesure selon l'invention, un exemple d'étapes de mesures va être exposé avant de détailler une application avantageuse du circuit selon l'invention. La figure 7 illustre sous forme de chronogrammes un exemple d'échange de signaux pouvant s'effectuer au sein du circuit de la figure 3 ou du circuit de la figure 5. Au début (chronogramme 7c), lors de la mesure d'un premier intervalle de temps Tl séparant une première impulsion Pi d'une seconde impulsion P2 de signal Sgn, le registre à décalage SHFT délivre un facteur numérique Exp de valeur 1 (c'est-à-dire qu'il valide sa première ligne, nO = [000000001]. Le diviseur de fréquence DIV est donc programmé pour diviser de moitié la fréquence des impulsions primaires H. Comme illustré par les chronogrammes 7a et 7b, la période des impulsions secondaires H' est alors double de la période des impulsions primaires H. Le compteur CNT s'incrémente d'une unité à chaque front d'impulsion secondaire H', en suivant la pente moyenne de la première rampe du chronogramme 7d. L'impulsion P2 qui met fin à l'intervalle de temps Tl, provoque le transfert du résultat Ml du comptage dans le registre REG qui conserve ce résultat Ml après la deuxième impulsion P2 et la remise à zéro du compteur CNT. Comme le résultat Ml de la mesure du premier intervalle Tl est compris entre les seuils Min et Max, le décodeur ne fournit ni signal d'incrémentation Inc, ni signal de "décrémentation" Dec et le registre à décalage conserve la valeur 1 du facteur numérique Exp. Les impulsions secondaires H' conservent donc une fréquence moitié de celle des impulsions primaires H pendant le deuxième intervalle de temps T2. Suivant l'exemple du chronogramme 7d, l'intervalle T2 s'achève par une troisième impulsion P3 qui interrompt le comptage à une valeur M2 inférieure au seuil minimum Min. Le circuit de mesure selon l'invention fournit alors le résultat (M2, 1) qui peut être entaché d'une certaine erreur, mais il se recalibre automatiquement. En effet, on voit alors sur le chronogramme 7f que le décodeur DCD fournit un signal de "décrémentation" Dec, de sorte que le facteur numérique Exp diminue d'une unité pour atteindre une valeur nulle. Aussi, après l'impulsion P3 de signal Sgn mettant fin à l'intervalle T2, le diviseur de fréquence ne démultiplie plus les impulsions primaires H et le compteur CNT reçoit des impulsions secondaires H' ayant la même période que l'horloge, atteignant ainsi la fréquence maximale de comptage. Le compteur CNT s'incrémente alors deux fois plus vite que lors des précédents intervalles Tl et T2, en suivant la pente maximale de la troisième rampe du chronogramme 7d. Sur l'exemple de la figure 7, on peut remarquer que les intervalles de temps T2 et T3 ont une durée égale mais que le module M3 de résultat de la mesure de l'intervalle T3 atteint une valeur double, c'est-à-dire est représentée par un nombre binaire double, l'exposant Exp de mesure ayant entre temps diminué d'un décrément. L'imprécision de la mesure M3 est alors diminuée de moitié par rapport à l'imprécision de mesure M2, et reste dans les limites définies lors du choix du seuil Min et du format numérique de comptage. Après la mesure d'un intervalle de temps T4 dont le résultat a un module M4 dépassant le seuil maximum Max, le décodeur DCD active un signal d'incrémentation Inc. Le registre à décalage SHFT est alors incrémenté d'une unité et le facteur numérique Exp revient à la valeur unitaire. L'intervalle de temps T5 suivant est donc mesuré à une fréquence moitié de la fréquence d'horloge, la rampe du comptage CNT suivant la pente moyenne. Comme sur l'exemple du chronogramme 7d, la mesure de l'intervalle de temps T5 fournit un module M5 supérieur au seuil maximum Max, le circuit se recalibre à nouveau. Au moment de l'impulsion P5 mettant fin à l'intervalle de temps T5, le registre stocke la valeur M5 qui dépasse le seuil Max et le décodeur DCD fournit à nouveau un signal Inc d'incrémentation +1 actif. Le registre à décalage SHFT s'incrémente alors, et le facteur numérique Exp passe à une valeur 2. En conséquence, après l'impulsion P5, le diviseur de fréquence est programmé pour démultiplier dans un rapport quatre (soit 22) la fréquence des impulsions transmises. La fréquence des impulsions périodiques secondaires H' atteint donc le quart de celle des impulsions primaires H. Par suite, la mesure suivante se fait à une cadence réduite, la rampe de comptage de l'intervalle de temps T6 ayant une pente faible. L'avantage qui apparaît en suivant cet exemple de fonctionnement est que le circuit de mesure selon l'invention se recalibre automatiquement en fonction de l'évolution des mesures d'intervalles de temps. Un autre avantage du recalibrage automatique est que la précision des mesures se maintient à un niveau élevé malgré l'évolution des mesures dans une plage étendue. Le circuit de mesure selon l'invention convient particulièrement au contrôle de temps ou d'angle de retard de moteurs synchrones, tels que les moteurs à courant continu et à aimants permanents (en anglais "Permanent Magnet Direct Current"). Lesdits moteurs à courant continu, désignés sous l'acronyme PMDC, ont la particularité de disposer d'un rotor aimanté de façon permanente et d'un stator multipolaire qui génére un champ tournant entrainant le mouvement du rotor aimanté. La figure 8 illustre un exemple de moteur PMDC tripolaire à six bobines appariées a',b',c',a",b",c"l. Les trois paires de bobines a'-a", b'-b" et c'-c" sont interconnectées entre une borne respective A, B ou C et un fil commun N, formant point neutre. A chaque instant de fonctionnement, deux paires de bobines sont alimentées, à l'exclusion de la troisième paire de bobines. Ainsi suivant l'exemple de la figure 8, au moment o le rotor aimanté N-S passe sensiblement dans l'axe des bobines c' et c", ladite paire de bobines c'- c" n'est pas alimentée, tandis que les autres bobines a'-a" et b'-b" sont parcourues par un courant électrique qui génére un champ magnétique (représenté par des fléches) et attire le rotor aimanté N- S afin de le forcer à tourner. Pour que le champ magnétique tourne en même temps que le rotor, il faut permuter régulièrement l'alimentation électrique en tension +U, -U appliquée sur deux des trois bornes A, B, C de bobinage du stator tripolaire. Pour celà, un système électronique de commutation permute cycliquement l'alimentation électrique des bornes A, B, C du moteur, par exemple suivant les cycles de phases 1,2,3,4,5, 6 et 1',2',... illustrés sur la figure 9 en rapport avec le moteur PMDC de la figure 8. L'intérêt des moteurs PMDC par rapport aux moteurs à courant continus classiques est de s'affranchir des mécanismes de commutation à balais et collecteurs qui ont une brève durée de vie et ne supportent pas les fortes tensions ni les fortes puissances (étincelles). Les moteurs PMDC présentent une fiabilité et une robustesse intéressant en particulier les applications domestiques. En régime normal, le rotor d'un moteur PMDC a une vitesse angulaire identique à celle du champ tournant (moteur synchrone). Le rotor présente alors un angle de retard par rapport au champ magnétique, angle qui varie simplement suivant la charge ou l'accélération supportée par le moteur. Cependant le moteur peut décrocher, c'est- à-dire que la vitesse de rotation du champ tournant devient supérieure à celle du rotor. Ce phénomène se produit en particulier au démarrage, puisque le rotor est immobile, ainsi que sous l'effet d'une charge excessive. Pour éviter tout phénomène de décrochage, le système de commutation doit moduler la durée des phases selon la vitesse du rotor et se synchroniser sur la position angulaire du rotor pour déclencher la commutation de phase. Habituellement, un capteur angulaire ou une bobine spéciale (bobine de détection) fournit une mesure de position angulaire au système électronique pour sa synchronisation. Un procédé paticulièrement intéressant de commande de moteur PMDC multipolaire prévoit d'utiliser tour à tour les bobinages du stator en tant que détecteur de position angulaire. Chaque bobinage d'excitation est utilisé en détection lors des phases o il n'est pas traversé par un courant d'excitation. On voit ainsi sur la vue de détail 9D du chronogramme 9C de la figure 9, que lors de la phase 1' pendant laquelle la borne C du moteur de la figure 8 n'est pas alimentée, il apparait, sur cette borne C, une tension induite variant continuement d'une faible valeur négative -v à une faible valeur positive +v (les valeurs +v, -v de la tension induite sont positives ou négatives par rapport au neutre N qui a, par convention, un potentiel nul 0). Ainsi, la mesure de la tension induite aux bornes de chaque bobinage polaire pendant sa phase de non- alimentation permet de connaitre la position angulaire du rotor. A titre exemplatif, lorsque le rotor du moteur passe dans la position angulaire illustrée figure 8, la tension aux bornes des bobines c',c" (tension de la borne C par rapport au neutre N) atteint le niveau indiqué par la ligne pointillée 8 sur la figure 9D. On note en particulier que la tension induite change de signe 0 lorsque l'axe N-S du rotor franchit l'axe de la paire de bobines correspondante c'-c". Le système électronique de commande du moteur doit alors disposer d'une mesure du temps de retard du rotor par rapport au champ tournant pour calculer les instants de commutation des phases 1, 2, 3, 4, 5, 6, 1', 2' etc. Un problème rencontré jusqu'alors est que le temps de retard du rotor prend des valeurs qui s'étendent sur une très grande plage, selon le régime de fonctionnement du moteur. Au démarrage, le temps de retard prend des valeurs considérables (A la limite, on peut considérer qu'à l'arrêt, le temps de retard du rotor est infini). Tandis qu'en régime établi, le temps de retard du rotor est minime. Selon l'invention, le circuit de mesure permet avantageusement de mesurer les temps de retard du rotor par rapport au champ tournant produit par le stator. Plus précisément, selon l'invention, il est prévu de mesurer des intervalles de temps séparant deux passages par une valeur seuil (0) d'une tension induite (+v, -v) dans une ou des bobines polaires du stator, lorsque la ou lesdites bobines ne sont pas alimentées. Il est notamment prévu de mesurer les intervalles de temps séparant le début de chaque phase 1' de polarisation, et l'instant 0 o la tension v détectée change de signe par rapport au neutre N pour calculer les instants de commutation afin que le moteur tourne de façon optimale. Alternativement, on peut mesurer l'intervalle de temps séparant deux instants 0 o la tension v détectée change de signe par rapport au neutre, les deux instants O appartenant à deux phases de polarisation distinctes. L'avantage premier de la mesure de temps de retard d'un moteur PMDC avec un circuit selon l'invention est d'obtenir des mesures de temps quel que soit le régime de fonctionnement du moteur, et ceci avec une précision constante. Une autre disposition avantageuse est que la mesure de temps de retard d'un moteur PMDC avec un circuit selon l'invention permet une commande directe des instants de changement de phase. En effet il est prévu selon l'invention que la durée de la fin d'une phase de polarisation est proportionnelle à la durée du début de ladite phase de polarisation. Ceci permet avantageusement de stabiliser la valeur de l'angle de retard. Pour prendre un exemple simple et illustré par la figure 9D, le système électronique de commutation peut calculer l'instant +v de fin de la phase 1' de sorte que l'intervalle de temps séparant l'instant 0 de changement de signe de la tension de détection et ledit instant +v de fin de la phase 1' soit égal à la mesure de l'intervalle de temps séparant l'instant -v de début de la phase 1' et l'instant 0. La durée de chaque phase est alors le double du temps de retard du rotor, ce qui maintien l'angle de retard du rotor par rapport au champ tournant aux environs de -90 . Pour doubler la valeur du temps de retard, il peut être prévu de décompter la durée de fin de phase en décrémentant un compteur binaire chargé initialement avec le résultat binaire de la mesure de durée de début de phase. De façon alternative, comme le circuit de mesure selon l'invention fournit des résultats numériques sous forme binaire, le doublement de chaque mesure d'intervalle de temps s'obtient avantageusement par simple décalage des bits du résultat de mesure. Plus généralement, en appliquant les bits de sortie du circuit de mesure qui correspondent au module Mod des mesures numériques Mes, en entrée d'un registre à décalage, on peut doubler, quadrupler, octupler... la mesure de temps. Une commande binaire peut même moduler le facteur de proportionnalité entre la durée de fin de phase et la mesure de temps de début de phase. L'homme de métier peut envisager aisément d'autres possibilités d'utilisation directe ou semi-directe des résultat fournis par le circuit de mesure d'intervalle de temps selon l'invention pour le calcul d'instants de commutation correspondant à tous angles de retard remarquables (30 , 45 , 60 , 90 ...). D'autres valeurs d'angles de retard peuvent encore être choisies en fixant un coefficient de proportionnalité rationnel entre la durée du début et la durée de fin de chaque phase. Il est intéressant de maintenir l'angle de retard du rotor par rapport au champ tournant autour d'une valeur moyenne, car ceci permet d'éviter les phénomènes de décrochage du moteur PMDC. Le circuit de mesure selon l'invention se prête particulièrement à une intégration dans un système électronique de contrôle de moteur synchrone PMDC, tel qu'un microcontrâleur dédié à de telles applications. Il s'intègre en particulier dans le circuit de microcontrôleur 8 bits référencé ST72.141, développé par la demanderesse. D'autres exemples d'application du circuit de mesure selon l'invention à la commande d'un moteur synchrone PMDC peuvent être envisagées en se référant au document de brevet FR-A-2 747 521 intitulé "Commande d'un moteur sans collecteur", document qui décrit plus en détail les procédés de commande de moteur synchrone PMDC. Le circuit de mesure d'intervalles de temps selon l'invention peut encore être appliqué à la mesure du taux de glissement d'un moteur asynchrone. D'autres applications, variantes de réalisation et améliorations pourront être mises en oeuvre par l'homme de métier, sans sortir du cadre de la présente invention, dont la portée est définie par les revendications ci- apres. REVENDICATIONS 1. Circuit de mesure d'intervalles de temps, comportant un générateur (CLK) d'impulsions périodiques primaires (H), un diviseur de fréquence (DIV) apte à transmettre des impulsions périodiques secondaires (H') en démultipliant la fréquence des impulsions périodiques primaires, et des moyens de comptage (CNT, REG) aptes à dénombrer les impulsions périodiques secondaires transmises pendant l'intervalle de temps mesuré, caractérisé en ce que le diviseur de fréquence (DIV) est programmable par un facteur numérique (n) déterminant la démultiplication de fréquence, et en ce que le circuit comporte des moyens d'auto-calibrage (CMP, ADD, STO) aptes à modifier le facteur numérique (n) en fonction du nombre d'impulsions (M) dénombrées par les moyens de comptage (CNT, REG) lors d'une précédente mesure (MES) d'intervalle de temps. 2. Circuit de mesure selon la revendication 1, caractérisé en ce que le diviseur (DIV) démultiplie la fréquence des impulsions périodiques (H, H') transmises selon une puissance de deux (1/2n) du facteur numérique (n). 3. Circuit de mesure selon la revendication 1 ou 2, caractérisé en ce que le diviseur (DIV) comporte une série de bascules (D1,D2,...,D7), chaque bascule (D1) divisant par deux la fréquence des impulsions périodiques (HO,H1,H2,...,H7) transmises, le facteur numérique (nO, N) validant une sortie (H') d'une bascule de la série. 4. Circuit de mesure selon l'une des revendications 1 à 3, caractérisé en ce que les moyens d'auto-calibrage comportent une boucle de contre-réaction (CMP,ADD,STO; DCD,SHFT; CMP1,CMP2,CNT") incrémentant le facteur numérique (n; nO; N) lorsque le nombre d'impulsions (M) dénombrées par les moyens de comptage est supérieur à un seuil (Lev). 5. Circuit de mesure selon la revendication 4, caractérisé en ce que la boucle de contre-réaction, - augmente le facteur numérique (nO, N) d'un incrément (Inc) lorsque le nombre d'impulsions (M) est supérieur à un seuil maximum (Mod>Max), - diminue le facteur numérique (nO, N) d'un décrément (Dec) lorsque le nombre d'impulsions (M) est inférieur à un seuil minimum (Mod seuil minimum (Min) et le seuil maximum (Max). 6. Circuit de mesure selon l'une des revendications 1 à 5, caractérisé en ce que les moyens d'auto-calibrage comportent au moins un comparateur (CMP) de nombres binaires. 7. Circuit de mesure selon l'une des revendications 1 à 5, caractérisé en ce que les moyens d'auto-calibrage comportent un décodeur binaire (DCD) du nombre d'impulsions dénombrées par les moyens de comptage. 8. Circuit de mesure selon l'une des revendications 1 à 7, caractérisé en ce que les moyens d'auto-calibrage comportent un registre à décalage (SHFT), validant une sortie de numéro (nO) correspondant au facteur numérique et apte à l'incrémenter (Lft) ou à le diminuer d'un décrément (Rgh). 9. Circuit de mesure selon l'une des revendications 1 à 8, caractérisé en ce que les moyens d'auto-calibrage comportent un compteur (CNT") fournissant un codage binaire condensé (N) du facteur numérique (N) et apte à l'incrémenter (+) ou à le diminuer d'un décrément (-). 10. Circuit de mesure selon l'une des revendications 1 à 9, caractérisé en ce qu'un résultat (Mes) de mesure se présente sous forme d'un nombre binaire (M) fourni par les moyens de comptage, représentant un module (Mod) du résultat et du facteur numérique (n, nO, N) fourni par les moyens d'auto- calibrage, représentant un exposant (Exp) du résultat. 11. Système de contrôle d'un moteur synchrone, caractérisé en ce qu'il comporte un circuit de mesure selon l'une des revendications 1 à 10, destiné à mesurer des intervalles de temps de retard du moteur synchrone. 12. Système de contrôle d'un moteur synchrone à rotor aimanté et à stator bobiné multipolaire selon la revendication 11, caractérisé en ce qu'il est prévu de mesurer des intervalles de temps de retard du rotor par rapport à un champ tournant produit par le stator 13. Système de contrôle d'un moteur synchrone selon la revendication 12, caractérisé en ce qu'il est prévu de mesurer des intervalles de temps séparant deux passages par une valeur seuil (0) d'une tension induite (+ v, -v) dans une ou des bobines polaires du stator, lorsque la ou lesdites bobines ne sont pas alimentées. 14. Système de contrôle d'un moteur synchrone selon la revendication 12 ou 13, caractérisé en ce que les mesures d'intervalles de temps de retard du rotor fournis par le circuit de mesure établissent la durée des phases d'alimentation des bobines polaires du stator.