FR 2777690 A1 19991022 FR 9810690 A 19980825 STRUCTURE ET PROCEDE DE FABRICATION D'UN CONDENSATEUR La présente invention concerne la fabrication d'un condensa- teur dans un dispositif à semiconducteur, et elle concerne plus particuliè- rement la structure et la fabrication d'un condensateur dans un dispositif de mémoire vive dynamique (ou DRAM). Des dispositifs de mémoire à haut niveau d'intégration, comme des dispositifs de mémoire DRAM ayant une capacité de mémoire de 256 mégabits, doivent avoir un condensateur dont une pellicule mince diélec- trique est réalisée sous la forme de structures tridimensionnelles, comme du type empilé ou du type à tranchée. Ces dispositifs de mémoire doivent donc avoir une aire élevée de la pellicule mince dielectrique, pour emma- gasiner la charge de façon à éviter des erreurs fugitives. A l'heure ac- tuelle, il est courant d'utiliser un procédé de dépôt chimique en phase vapeur a basse pression (ou LPCVD), qui est l'une des applications du dépôt chimique en phase vapeur (ou CVD), pour fabriquer la pellicule mince diélectrique consistant en Ta2O5, du fait que ce matériau procure une constante diélectrique d'environ 25, qui est très supérieure à celle de l'oxyde, et a une meilleure aptitude à la couverture de marche. La cou- verture de marche signifie que la surface de couverture conserve une forme de marche, sans être arrondie. Dans la conception d'un circuit à très haut niveau d'intégration (ou VLSI), il existe trois procédés efficaces pour augmenter la capacité dans les circuits intégrés (ou Cl). Le premier consiste à réduire l'épais- seur de la pellicule mince diélectrique qui est intercalée entre deux élec- trodes, du fait que la capacité est inversement proportionnelle à la dis- tance entre ces deux électrodes. Ce procédé permet d'augmenter effecti- vement la capacité, mais il est difficile à maîtriser pour obtenir une pelli- pellicule mince diélectrique uniforme et stable. Le second procédé con- siste à augmenter l'étendue de l'interface entre la pellicule mince diélec- trique et l'électrode, du fait que la capacité est proportionnelle à l'aire de cette étendue. A l'heure actuelle, on utilise un type à ailettes ou un type à grains hémisphériques pour augmenter l'étendue de l'interface, mais ceci présente une difficulté pour la production en masse, à cause de la complexité de fabrication. Une autre option consiste à adopter un type cylindrique. Le troisième procédé consiste à augmenter la constante di- électrique en employant des matériaux tels que Ta205, le titanate de zir- conium-plomb (ou PZT) consistant en Pb(Zr,Ti)03, et le titanate de bis- muth-strontium (ou BST), consistant en (Ba,Sr)TiO3, qui ont une cons- tante diélectrique élevée. Dans le procédé classique de fabrication d'un dispositif à semi- conducteur, on utilise habituellement du silicium polycristallin pour les électrodes des condensateurs. Dans ce cas, plus on utilise une tempé- rature élevée dans le traitement de recuit qui est effectué sur la pellicule mince diélectrique, moins il y a de défauts dans la pellicule mince diélec- trique. Ceci signifie que la qualité de la pellicule mince diélectrique doit être meilleure. Cependant, si les températures utilisées dans le traite- ment de recuit sont trop élevées, un oxyde natif se forme aisément à l'interface entre la pellicule mince dielectrique et l'électrode inférieure, ce qui réduit la capacité. Ici, il n'apparaît pas à une interface entre la pelli- cule mince diélectrique et une électrode supérieure, du fait que l'inter- face supérieure n'a pas encore été formée. Au contraire, si les tempéra- tures qui sont utilisées dans le traitement de recuit sont trop basses, les défauts qui existent dans la pellicule mince diélectrique ne sont pas ef- fectivement éliminés. Par conséquent, jusqu'à présent, pour éviter la situation défa- vorable décrite ci-dessus, on utilise généralement à la place une couche de métal pour les électrodes, alors que celles-ci sont habituellement constituées par une couche de silicium polycristallin dans l'ancien procé- dé. Autrement dit, on utilise un condensateur métal-isolant-métal (MIM), qui est spécialement appliqué dans une mémoire ferroélectrique non vo- latile (ou FeRAM) et une mémoire DRAM ayant un niveau d'intégration élevé. La couche de métal du condensateur MIM est habituellement constituée par des matériaux conducteurs tels que le platine, I'iridium, l'oxyde d'iridium ou l'oxyde de ruthénium. Malheureusement, le conden- sateur MIM classique a habituellement une électrode inférieure épaisse, sur laquelle l'opération d'attaque est complexe et prend du temps. Ceci mis à part, il existe un autre problème qui est le suivant: du fait que le profil de la fenêtre de contact gravée est habituellement plus abrupt, il occasionne non seulement une difficulté dans l'alignement d'une région de source/drain, mais également une dégradation de l'aptitude à la cou- verture de marche. Il est donc nécessaire de remplir la fenêtre de contact gravée avec une couche de silicium polycristallin et une couche d'adhé- sif/barrière, avant de la remplir avec le matériau pour l'électrode infé- rieure. Ceci rend la fabrication plus complexe. Les figures 1A à 1H montrent des coupes d'un condensateur d'une mémoire DRAM dans la procédure de fabrication classique. Les symboles semblables désignent les mêmes éléments sur les figures. En se référant à la figure 1A, on note que deux grilles 102 ayant une structure identique. mais dont une seule est référencée, sont représentées sur la figure au-dessus d'un substrat 100 sur une surface de substrat 101. La figure 1A comprend en outre une région de source/drain 110 et une région de source/drain utilisée en commun, 110a, entre les grilles 102, au-dessus de la surface de substrat 101. L'une des grilles 102 qui est référencée comporte une couche de silicium polycris- tallin dopé 106, recouverte par un élément d'espacement 104 et par une couche de recouvrement 108. La région de source/drain 110 et la région de source/drain utilisée en commun 110Oa sont les régions dopées avec une structure du type à drain faiblement dopé (ou LDD pour "lightly do- ped drain"), et elles peuvent être formées en effectuant une implantation ionique, dans laquelle la structure des grilles 102 est utilisée à titre de masque. Les zones faiblement dopées se trouvant à la périphérie de la région de source/drain 110 et de la région de source/drain utilisée en commun, 110a, ayant une plus faible profondeur, sont formées en pre- mier, avant la formation de l'élément d'espacement 104. Des zones un peu plus fortement dopées, avec une plus grande profondeur, sont for- mées sur la partie centrale de la région de source/drain 110 et de la ré- gion de source/drain utilisée en commun, 110a, après la formation de l'élément d'espacement 104. L'élément d'espacement 104 consiste de façon caractéristique en oxyde de silicium ou en nitrure de silicium. Après que la région de source/drain 110 et la région de source/drain uti- lisée en commun, 110a, ont été entièrement formees, on forme une cou- che isolante 112 sur le substrat 100 et les grilles 102. En se référant a la figure 1A et à la figure lB, on note qu'en utilisant la technologie d'attaque. on définit une fenêtre de contact 111 sur la couche isolante 112 qui devient alors une couche isolante 112a. La fenêtre de contact 111 met à nu une partie de la région de source/drain utilisée en commun, 110a. En se référant à la figure lB et à la figure 1C, on note qu'en employant le procédé de dépôt chimique en phase vapeur à basse pres- sion (ou LPCVD), on forme une couche de silicium polycristallin 114, consistant de préférence en silicium polycristallin dopé, sur la couche isolante 112a avec la fenêtre de contact 111 remplie. En se référant aux figures 1C et 1D, on note qu'en utilisant un traitement d'attaque de réduction d'épaisseur, on enlève progressivement par attaque la couche de silicium polycristallin 114, jusqu'à ce que la couche isolante 112a soit mise partiellement à nu. Après cette procédure, la couche de silicium polycristallin 114 devient une couche de silicium polycristallin 114a. En se référant aux figures 1D et 1E, on note qu'on forme sur la couche de silicium polycristallin 114a une couche d'adhésif/barrière 116, consistant de préférence respectivement en Ti/TiAIN. On effectue ensuite immédiatement le traitement de recuit. Ce traitement crée une couche de TiSi2 117 à l'interface entre la couche de silicium polycristallin 114a et la couche d'adhésif/barrière 116. Ce traitement peut également améliorer le contact ohmique entre la couche de silicium polycristallin 114a et une électrode inférieure, pour réduire la résistance. On verra l'électrode infé- rieure sur les figures suivantes. En se référant aux figures 1E et 1F, on note qu'on forme une couche conductrice 118 sur la couche d'adhésif/barrière 116. La couche conductrice remplit la fonction de l'électrode inférieure et elle consiste de préférence en un matériau tel que le platine, l'iridium, l'oxyde d'iridium ou l'oxyde de ruthénium, formé par les procédés préférés de dépôt chimique en phase vapeur ou de pulvérisation cathodique. En se référant aux figures 1F et 1G, on note qu'en utilisant la technologie d'attaque par photolithographie, on définit à la fois sur la couche conductrice 118 et sur la couche d'adhésif/barrière 116, I'élec- trode inférieure constituée par une couche conductrice 118a et une cou- che d'adhésif/barrière 116a. En se référant aux figures 1G et 1H, on note qu'on forme sur une surface 120a une pellicule mince diélectrique 120 ayant une épais- seur comprise entre environ 1 nm et 6 nm. La pellicule mince diélectrique est de préférence constituée par un matériau ayant une constante diélectrique élevée, tel que le Ta205, le PZT ou le BST. Ensuite, on forme une couche conductrice 128 sur la pellicule mince diélectrique 120, pour constituer une électrode supérieure, et elle consiste de préférence en un matériau tel que le platine, l'iridium, l'oxyde d'iridium ou l'oxyde de ruthénium, et est formé de préférence par les pro- cédés de dépôt chimique en phase vapeur ou de pulvérisation cathodi- que, comme pour l'électrode inférieure. La structure classique du condensateur MIM dans la mémoire DRAM, décrite ci-dessus, présente un certain nombre de défauts indiqués ci- après. 1. Si l'épaisseur de l'électrode inférieure est trop élevée, pour offrir la possibilité de conserve davantage de charges, I'opération d'atta- que ne peut pas être effectuée aisément et des fissures peuvent aisé- ment apparaître à l'interface entre l'électrode inférieure et la pellicule mince diélectrique et occasionner un courant de fuite. 2. La paroi de la fenêtre de contact gravée, qui est presque perpendiculaire à la surface du substrat, occasionne une difficulté dans l'alignement de la couche d'adhésif/barrière. En outre, du fait que le ma- tériau consistant en métal présente une mauvaise aptitude à la couver- ture de marche, avant de former l'électrode inférieure, il est nécessaire de remplir la structure de contact gravée avec la couche de silicium poly- cristallin et la couche d'adhésif/barrière. Ceci augmente la complexité de la procédure de fabrication. 3. Les condensateurs MIM classiques sont formés sur la couche isolante, ce qui fait qu'il n'est pas possible d'améliorer effectivement le circuit intégré ayant un niveau d'intégration élevé, du fait qu'il n'est pas possible de réduire effectivement la distance entre les condensateurs. Ceci vient du fait qu'un effet de micro-charge, qui est un micro-chemin de conduction, peut aisément se produire entre les condensateurs MIM clas- siques, si les condensateurs sont trop proches. Un but de la présente invention est donc de procurer un con- densateur ayant une structure comprenant un certain nombre de grilles structurées, une région de source/drain utilisée en commun et une région de source/drain sur un substrat. On applique ensuite la procédure de fa- brication de contact à auto-alignement (ou SAC pour "self align contact") sur une couche isolante, qui se trouve sur le substrat, pour former une fenêtre de contact à auto-alignement gravée (ou PSACW pour "pitted self align contact window") et pour mettre partiellement à nu la région de source/drain utilisée en commun. Ensuite, on remplit successivement la fenêtre PSACW avec une couche d'adhésif/barrière et une première cou- che conductrice. La première couche conductrice est destinée à consti- tuer l'électrode inférieure du condensateur. On forme ensuite une pelli- cule mince diélectrique au-dessus de la première couche conductrice. On forme ensuite au-dessus de la pellicule mince diélectrique une seconde couche conductrice, qui est destinée à être une électrode supérieure du condensateur, pour former un condensateur MIM de l'invention, dans le- quel la structure gravée donne une structure concave, de façon à remplir la fonction d'une barrière entre les condensateurs MIM adjacents, con- formes à l'invention. En conclusion, I'invention présente un certain nombre d'avanta- ges, qui sont les suivants: 1. Les condensateurs MIM de l'invention utilisent la structure de la fenêtre PSACW, ce qui fait qu'il y a des barrières en- tre les condensateurs MIM de l'invention, pour résoudre le problème de l'effet de micro-charge, comme mentionné ci- dessus, et pour permettre de réduire éventuellement la dis- tance entre eux. 2. L'invention utilise la procédure de contact à auto-alignement pour former une fenêtre PSACW, de façon que l'attaque soit plus facile a effectuer et que la procédure de fabrication soit simplifiée. De plus. le condensateur MIM de l'invention a une plus grande étendue de diélectrique du fait que la fe- nêtre PSACW a une paroi latérale inclinée, ayant une plus grande étendue de diélectrique qu'une paroi verticale dans le condensateur MIM classique. 3. L'invention utilise des matériaux consistant en Ti/TiNx pour former la couche d'adhésif/barrière, ce qui correspond à la technologie classique et n'occasionne pas de difficulté sup- plémentaire. 4. L'invention utilise de préférence un matériau tel que WN, Pt, RuO2, ou autres, ayant des propriétés similaires, pour former l'électrode inférieure de façon à éviter qu'il se pro- duise une oxydation sur le TiNx dans un environnement à température élevée qui est généralement exigé par la pro- cédure de fabrication. 5. Dans l'invention, I'électrode inférieure est beaucoup plus mince qu'une électrode classique, ce qui fait que l'attaque est effectuée plus aisément et les fissures à l'interface en- tre l'électrode inférieure et la pellicule mince diélectrique sont relativement éliminées. Les fissures se produisent ai- sément dans les condensateurs MIM classiques et occa- sionnent le problème de fuite de courant. 6. L'invention utilise une couche de métal, consistant de préfé- rence en Ti, pour établir un contact avec la région de source/drain dans le procédé de siliciure auto-aligné, de fa- çon qu'une couche de SiNx soit formée automatiquement autour de l'emplacement du contact, pour améliorer le con- tact ohmique et réduire la résistance. 7. L'invention utilise une procédure de fabrication qui est com- patible avec la procédure de fabrication existante, mais pour réaliser le condensateur MIM de l'invention. Par con- séquent, on peut modifier aisément la procédure de fabrica- tion classique pour produire le condensateur MIM de l'in- vention. Autrement dit, à partir de l'équipement de fabrica- tion ancien disponible, il n'est pas nécessaire de consentir de gros investissements pour produire le condensateur MIM de l'invention. Un aspect de l'invention porte sur un procédé de fabrication d'un condensateur, dans lequel: on fournit un substrat, avec au moins une grille et au moins une région de source/drain formées sur le substrat, et un élément d'espacement formé à une périphérie de la grille, et une couche de recouvrement formée sur la grille; on forme une couche iso- lante sur le substrat pour couvrir au moins la grille et la région de source/drain; on définit un motif dans la couche isolante pour former une ouverture qui met à nu la région de source/drain, cette ouverture ayant une paroi latérale; on forme une couche d'adhésif/barrière sur la paroi latérale et en couplage avec la région de source/drain; on forme une premiere couche conductrice sur la couche d'adhesif/barrière, de façon qu'elle constitue une électrode inférieure; on forme une pellicule mince diélectrique sur la première couche conductrice; et on forme une seconde couche conductrice sur la pellicule mince diélectrique, pour qu'elle cons- titue une électrode supérieure. Un autre aspect de l'invention porte sur un condensateur com- prenant: un substrat sur lequel est formé un transistor ayant au moins une grille et une couche de source/drain; une couche isolante au moins sur le transistor, avec une ouverture à travers la couche isolante mettant à nu la région de source/drain, cette ouverture ayant une paroi latérale; une première couche de métal recouvrant la paroi latérale de l'ouverture et en couplage avec la région de source/drain, la première couche de métal constituant une électrode inférieure du condensateur; une couche diélectrique recouvrant la première couche de métal; et une seconde couche de métal recouvrant la couche diélectrique, cette seconde couche de métal constituant une électrode supérieure du condensateur. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation préférés, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels: Les figures 1A à 1H montrent des coupes d'un condensateur d'une mémoire DRAM dans la procédure de fabrication classique; et Les figures 2A a 2F montrent des coupes d'un condensateur d'une mémoire DRAM dans la procédure de fabrication conforme aux mo- des de réalisation préférés de l'invention. Dans les figures, les éléments semblables sont désignés par des références semblables. En se référant a la figure 2A, on note que deux grilles 202, ayant une structure identique, mais dont une seule est référencée, sont représentées au-dessus d'un substrat 200, sur une surface de substrat 201. La figure 2A comprend en outre une région de source/drain 210 et une région de source/drain utilisée en commun, 210a, entre les grilles 202 et sous la surface de substrat 201. L'une des grilles 202 qui est réfé- rencée comporte une couche de silicium polycristallin dopé 206 recou- verte par un élément d'espacement 204 et une couche de recouvrement 208. La région de source/drain 210 et la région de source/drain utilisée en commun 210a sont la zone dopée ayant une structure de drain faible- ment dopé (ou LDD), et elles peuvent être formées en effectuant une im- plantation ionique dans laquelle la structure des grilles 202 est utilisée à titre de masque. Un certain nombre de zones faiblement dopées, se trou- vant à la périphérie de la région de source/drain 210 et de la région de source/drain utilisée en commun, 210a, ayant une plus faible profondeur, sont formées initialement, avant la formation de l'élément d'espacement 204. Les zones un peu plus fortement dopées, avec une plus grande profondeur, sont formées dans la partie centrale de la région de source/drain 210 et de la région de source/drain utilisée en commun, 210a, après la formation de l'élément d'espacement 204. L'élément d'es- pacement 204 consiste de façon caractéristique en oxyde de silicium ou en nitrure de silicium. Après la formation complète de la région de source/drain 210 et de la région de source/drain utilisée en commun 210a, on forme une couche isolante 212 sur le substrat 200 et les grilles 202. La couche isolante 212 peut être formée par le procédé de dépôt chimique en phase vapeur a la pression atmosphérique (ou APCVD), de façon à comprendre du verre borophosphosilicaté (ou BPSG), ou du dioxyde de silicium formé à partir de tétraéthylorthosilicate (ou TEOS). En se référant aux figures 2A et 2B, on note qu'en utilisant une technologie de contact à auto-alignement (ou SAC), on définit une fenê- tre PSACW 211 sur la couche isolante 212, qui devient une couche iso- lante 212a. Les avantages de l'utilisation de la technologie de SAC pour former la fenêtr,e PSACW 211 consistent en ce que l'attaque peut être effectuée plus aisément et la procédure de fabrication est davantage simplifiée. De plus, la paroi latérale inclinée, qu'on verra sur les figures suivantes, de la fenêtre PSACW 211, a une plus grande étendue que dans le cas classique, qui correspond à la périphérie de la fenêtre de contact 111, comme représenté sur la figure 1H. La fenêtre PSACW peut donc emmagasiner davantage de charges. En se référant aux figures 2B et 2C, on note qu'on forme une couche de métal 215, consistant en Ti, sur la couche isolante 212a com- prenant la paroi latérale inclinée 213 de la fenêtre PSACW 211, et la ré- gion de source/drain utilisée en commun 210a. On forme ensuite une couche de TiNx 216 sur la couche de métal 215 consistant en Ti. Le pro- cédé de pulvérisation cathodique est le procédé préféré pour déposer et former ces deux couches 215, 216. La couche d'adhésif/barrière peut ainsi améliorer la qualité de contact avec une couche conductrice. La couche conductrice doit être formée au cours de la procédure suivante. Ces deux couches peuvent éviter la formation d'excroissances. Les maté- riaux Ti/TiNx qui sont employés pour former la couche d'adhésif/barrière correspondent à la technologie classique, ce qui fait qu'ils n'occasionne- ront pas de difficulté supplémentaire. En se référant aux figures 2C et 2D, on note que la figure 2D montre la procédure suivante. Comme mentionné en relation avec la fi- gure précédente, la couche conductrice 218 est formée sur la couche de SiNx 216 de façon à constituer l'électrode inférieure. Le procédé préféré pour former la couche conductrice 218 est le procédé de pulvérisation cathodique pour déposer un matériau tel que WN, Pt, RuO2, ou d'autres ayant des propriétés similaires. Ceci vient du fait que l'oxydation de la couche de SiNx 216 peut se produire lorsque la température est supé- rieure à 400 C, ce qui est de façon générale l'environnement qui existe pendant la procédure de fabrication. En outre, la fenêtre PSACW a une aire de surface beaucoup plus élevée pour la paroi latérale 213 que dans le cas classique, correspondant à la surface 120a sur l'électrode infé- rieure 118a, comme représenté sur la figure 1H. Par conséquent, il n'est pas nécessaire que l'épaisseur de la couche conductrice 218 reste éle- vée, ce qui fait que l'attaque peut être effectuée plus aisément et les fis- sures à l'interface entre la couche conductrice 218 et une pellicule mince diélectrique sont effectivement éliminées, pour réduire le courant de fuite. La pellicule mince diélectrique sera introduite sur la figure 2F. En se référant aux figures 2D et 2E, on note que la figure 2E représente la procédure suivante. On utilise la technologie d'attaque pour définir la couche d'adhésif/barrière 215a/216a et la couche conductrice 218a sur la couche d'adhésif/barrière 215/216 et la couche conductrice 218, qu'on traite pour constituer l'électrode inférieure du condensateur MIM de l'invention. En se référant aux figures 2E et 2F, on note qu'on forme une pellicule mince diélectrique 220 sur une surface 220a, avec une épais- seur comprise entre environ 1 et 6 nm. La pellicule mince diélectrique 220 comprend de préférence un matériau ayant une constante diélectri- que élevée, tel que Ta205, PZT, BST, ou d'autres ayant des propriétés similaires, et elle est formée en utilisant de préférence le procédé de dé- pôt chimique en phase vapeur. La température pendant l'opération de dépôt chimique en phase vapeur est habituellement suffisamment élevée pour produire un siliciure, tel qu'une couche de TiSi2 217, qui se trouve à l'interface entre la région de source/drain utilisé en commun 210 et la couche d'adhésif/barrière 215a, de façon à améliorer le contact ohmique et à réduire la résistance sur la fenêtre PSACW 211. On forme ensuite une couche conductrice 228 sur la pellicule mince diélectrique 220, pour constituer une électrode supérieure du condensateur MIM de l'invention. Le procédé préféré pour former la couche conductrice 228 consiste à uti- liser le procédé de pulvérisation cathodique pour déposer un matériau tel que WN, Pt, RuO2, ou d'autres ayant des propriétés similaires. Il va de soi que de nombreuses modifications peuvent être ap- portées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Procédé de fabrication d'un condensateur, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat (200) sur le- quel sont formées au moins une grille (202) et au moins une région de source/drain (210, 210a), et un élément d'espacement (204) est formé à une périphérie de la grille (202) et une couche de recouvrement (208) est formée au sommet de la grille; on forme une couche isolante (212) sur le substrat de façon à recouvrir au moins la grille (202) et la région de source/drain (210. 210a); on définit un motif dans la couche isolante (212a), pour former une ouverture (211) qui met à nu la région de source/drain (210a), cette ouverture ayant une paroi latérale (213); on forme une couche d'adhésif/barrière (215, 216) sur la paroi latérale (213), et en contact avec la région de source/drain (210a); on forme une première couche conductrice (218, 218a) sur la couche d'adhésif/barrière (215, 216), pour constituer une électrode inférieure; on forme une pelli- cule mince diélectrique (220) sur la première couche conductrice (218a); et on forme une seconde couche conductrice (228) sur la pellicule mince diélectrique (220), pour constituer une électrode supérieure. 2. Procédé de fabrication selon la revendication 1, caractérisé en ce que l'élément d'espacement (204) de l'étape de formation des grilles (202) est formé par un procédé de dépôt chimique en phase va- peur (ou CVD) pour déposer un matériau tel que du nitrure de silicium. 3. Procédé de fabrication selon la revendication 1, caractérisé en ce que l'ouverture (211) est définie par une technologie de contact à auto-alignement (ou SAC). 4. Procédé de fabrication selon la revendication 1, caractérisé en ce que les couches de recouvrement (208) de l'étape de formation des grilles (202) sont formées par un procédé de dépôt chimique en phase vapeur pour déposer un matériau tel que du nitrure de silicium. 5. Procédé de fabrication selon la revendication 1, caractérisé en ce que la couche isolante (212) est formée par le procédé de dépôt chimique en phase vapeur pour déposer un matériau tel que de l'oxyde de silicium. 6. Procédé de fabrication selon la revendication 1, caractérisé en ce que la couche d'adhésif/barrière (215, 216) est formée par un pro- cédé de pulvérisation cathodique pour déposer un système de matériaux tels que Ti/TiNx. 7. Procédé de fabrication selon la revendication 1, caractérisé en ce que la première couche conductrice (218) est formée par un procé- dé de pulvérisation cathodique et elle consiste en un matériau tel que du tungstène (W), du platine (Pt) ou du ruthénium (Ru). 8. Procédé de fabrication selon la revendication 1, caractérisé en ce que pendant la formation de la pellicule mince diélectrique (220), une couche de TiSi2 (217) se forme à une interface entre au moins une région de source/drain utilisée en commun (210a) et la couche d'adhé- sif/barrière (215, 216). 9. Procédé de fabrication selon la revendication 1, caractérisé en ce que la pellicule mince dielectrique (220) est formée par le procédé de dépôt chimique en phase vapeur pour déposer un matériau tel que Ta205, Pb(Zr,Ti)03 (PZT), ou (Ba,Sr)TiO3 (BST). 10. Procédé de fabrication selon la revendication 1, caractérisé en ce que la seconde couche conductrice est formée par le procédé de pulvérisation cathodique et elle consiste en un matériau tel que le tung- stène, le platine ou le ruthénium. 11. Structure de condensateur, caractérisée en ce qu'elle com- prend: un substrat (200) sur lequel est formé un transistor ayant au moins une grille (202) et une couche de source/drain (210, 210a); une couche isolante (212, 212a) formée au moins sur le transistor, avec une ouverture (211) formée à travers la couche isolante (212a) de façon à mettre à nu la région de source/drain (210a), et cette ouverture ayant une paroi latérale (213); une première couche de métal (218) recouvrant la paroi latérale (213) de l'ouverture et étant en contact avec la région de source/drain (210a), cette première couche de métal (218) constituant une électrode inférieure du condensateur; une couche diélectrique (220) recouvrant la première couche de métal (218); et une seconde couche de métal (228) recouvrant la couche diélectrique (220), la seconde couche de métal (228) constituant une électrode supérieure du condensateur. 12. Structure de condensateur selon la revendication 11, ca- ractérisée en ce que la couche isolante (220) comprend de l'oxyde de silicium. 13. Structure de condensateur selon la revendication 11, ca- ractérisée en ce que l'ouverture comprend une fenêtre de contact à auto- alignement (SAC) (211). 14. Structure de condensateur selon la revendication 11, ca- ractérisée en ce que la première couche de métal (218) comprend du tungstène (W), du platine (Pt) ou du ruthénium (Ru). 15. Structure de condensateur selon la revendication 11, ca- ractérisée en ce que la couche diélectrique (220) comprend du Ta205, du Pb(Zr,Ti)03 (PZT), ou du (Ba,Sr)TiO3 (BST). 16. Structure de condensateur selon la revendication 11, ca- ractérisée en ce que la seconde couche de métal (228) comprend du tungstène, du platine ou du ruthénium. 17. Structure de condensateur selon la revendication 11, ca- ractérisée en ce qu'une couche d'adhésif/barrière (215, 216) est incluse entre la première couche de métal (218) et la paroi latérale inclinée (213) de l'ouverture (211), et elle comprend un système de matériaux tels que Ti/Ti Nx. 18. Structure de condensateur selon la revendication 17, ca- ractérisée en qu'une couche de TiSi2 est formée à l'interface entre la ré- gion de source/drain utilisée en commun (210a) et la couche d'adhé- sif/barrière (215, 216).