FR 2783927 A1 20000331 FR 9812100 A 19980928 A CIRCUIT DE PUISSANCE POUR LA COMMANDE D'UN ECRAN A PLASMA, MODULE DE PUISSANCE L'INCORPORANT ET PROCEDE DE TEST D'UN TEL MODULE La présente invention se rapporte à un circuit de puissance pour la commande d'un écran à plasma, à un module de puissance l'incorporant ainsi qu'à un procédé de test d'un tel module. Elle s'applique dans le domaine de la fabrication et du test des panneaux incorporant un écran à plasma (Plasma Display Panel, en anglais). Un écran à plasma est formé de cellules disposées en matrice de lignes et de colonnes. Une cellule comprend une cavité remplie d'un gaz rare, deux électrodes de commande et un dépôt de phosphore rouge, vert ou bleu. Pour provoquer l'éclairement d'une cellule donnée sur l'écran, on applique une haute tension entre les électrodes de commande de cette cellule, de l'ordre d'une centaine de volts. Cette haute tension déclenche une ionisation du gaz dans la cavité qui s'accompagne d'une émission de rayons ultraviolets. L'excitation par ces rayons du phosphore déposé crée, sur l'écran, un point lumineux respectivement rouge, vert ou bleu. Ainsi qu'on peut le voir représenté à la figure 1, chaque cellule est connectée à l'intersection d'une ligne et d'une colonne. Plus exactement, chaque cellule Pij est connectée par une première électrode de commande à une ligne conductrice Li commune à toutes les cellules d'une même ligne d'indice i, o i est un entier compris entre 1 et n, et par une seconde électrode de commande à une ligne conductrice Cj, commune à toutes les cellules d'une même colonne d'indice j, o j est un entier compris entre 1 et m. Chacune de ces lignes conductrices est reliée vers l'extérieur par l'intermédiaire, respectivement, d'une électrode de ligne ou d'une électrode de colonne. Pour donner un ordre de grandeur, un écran de 50 pouces (50") au format 16/9 comprend environ n = 1000 électrodes de ligne et m = 3000 électrodes de colonne. On parle aussi parfois, respectivement, d'électrodes horizontales ou verticales. Des circuits de puissance (Drivers, en anglais) délivrent des signaux de commande haute tension pour commander l'éclairement ou le non éclairement des cellules de l'écran. Un tel signal de commande présente, à l'état logique bas, un potentiel nul (ou négatif) dit potentiel de masse, et, à l'état logique haut, un potentiel (ou une tension référencée par rapport à la masse) de l'ordre de 100 à 150 volts. Les états logiques de tels signaux appliqués sur les électrodes de ligne et de colonne de l'écran déterminent les cellules qui sont commandées pour être éclairées et celles qui sont commandées pour être éteintes. Ces circuits de puissance reçoivent en entrée des signaux de commande basse tension. Un tel signal présente, à l'état logique bas, un potentiel nul, et, à l'état logique haut, un potentiel (ou une tension référencée par rapport à la masse) de 5 volts. Vis-à-vis des sorties des circuits de puissance, les électrodes du panneau à plasma sont assimilables: - lors d'une séquence d'adressage (c'est-à-dire lors des changements d'état des signaux de commande haute tension), à un condensateur qui doit être chargé ou déchargé; - lors d'une séquence d'entretien (pour assurer l'éclairement ou le non éclairement de la cellule), à un générateur de courant qui doit être fourni ou absorbé par le circuit de puissance. Les sorties des circuits de puissance sont donc conçues pour fournir ou absorber un courant de l'ordre de plusieurs dizaines de milliampères. Dans la pratique, l'adressage des lignes est réalisé séquentiellement, c'est à dire ligne après ligne. A cet effet, les électrodes de ligne sont sélectionnées l'une après l'autre par l'application de signaux haute tension appropriés. Des signaux de commande également haute tension sont alors appliqués simultanément sur les électrodes de colonne par les sorties de circuits de puissance. Les différences de potentiel ainsi générées entre les électrodes de commande des cellules déterminent leur état éclairé ou non. L'effet mémoire lié à la nature du gaz contenu dans la cavité de la cellule permet un tel adressage séquentiel des lignes de l'écran A la figure 2, on a représenté un écran à plasma 1 ainsi que le boîtier 3 d'un module de puissance. Ce boîtier contient un (ou plusieurs) circuit(s) imprimé(s) sur lequel (lesquels) sont montés les circuits de puissance, sous forme de circuits intégrés contenant chacun par exemple jusqu'à 96 étages de sortie de puissance et pouvant adresser autant d'électrodes de l'écran. La sortie de chaque étage de sortie de puissance du module pilote une électrode de colonne. A cet effet, les 96 sorties des circuits intégrés sont reliées aux électrodes de colonnes par des moyens de liaison adaptés, généralement par l'intermédiaire de pistes conductrices gravées sur le circuit imprimé. L'écran à plasma 1 comprend une plaque de verre 11 montée sur un substrat 12. La face inférieure de la plaque 11 porte les luminophores (non représentés). Les électrodes de lignes désignées globalement par la référence X, et les électrodes de colonnes désignées globalement par la référence Y, dépassent de la plaque de verre 11 sur le substrat 12. Des couches de matériaux diélectriques non représentées assurent l'isolation électrique entre les différents éléments ci-dessus. Le pas entre les électrodes est très faible et peut atteindre 100 Nm (micromètres). Le module de puissance comprend le boîtier 3, un connecteur d'entrée des signaux de commande basse tension (non représenté) ainsi que les moyens de liaison précités. Ces moyens comprennent un câble 5, plat et souple, comportant un ensemble de pistes conductrices parallèles, isolées les unes des autres et ayant un pas égal au pas des électrodes de colonne, à savoir 100 Mm. Le câble plat 5 est plus généralement un circuit imprimé flexible sur lequel les pistes sont gravées (on parle parfois d'une nappe de pistes conductrices). Il est collé ou pressé sur le bord du substrat 12, audessus des électrodes de colonnes Y. L'assemblage des pistes du câble plat 5 et des électrodes de colonne Y est très critique. En effet, après cet assemblage, les défauts généralement constatés sont de deux types: - un mauvais contact entre une piste du câble plat et au moins une électrode de colonne, de sorte que les cellules de la colonne correspondante ne sont pas commandées; - un mauvais alignement entre les pistes du câble plat et les électrodes de colonne, de sorte qu'une piste provoque un court-circuit entre deux électrodes de colonne adjacentes. D'après les fabricants, la proportion de défauts provenant d'un courtcircuit entre deux électrodes de colonne est de 30 %, contre 70 % de défauts provenant d'électrodes de colonne non connectées, dites électrodes en circuit ouvert. Or, la seule possibilité de test de l'assemblage des moyens de liaison actuellement mise en oeuvre consiste à mettre le panneau sous tension et à commander l'affichage d'une image prédéterminée, pour vérifier que l'image réellement affichée correspond à celle attendue, lors du test final du panneau complètement assemblé. Cette technique est fiable mais présente certains inconvénients. D'une part elle ne peut être mise en oeuvre qu'après l'assemblage de tous les circuits électroniques du panneau, y compris ceux, non représentés à la figure 2, destinés à la génération des signaux de commande basse tension. Ceci signifie que, en cas de défaut d'alignement des moyens de liaison entre le module de puissance et l'écran, il peut être nécessaire de démonter tout le panneau pour réviser cet assemblage. D'autre part, en cas de court-circuit entre deux électrodes de colonne, il est possible qu'un circuit de puissance soit détruit lors du test. Ceci signifie qu'un défaut dans l'assemblage des moyens de liaison entre l'écran et le module de puissance peut rendre nécessaire le remplacement d'un circuit intégré du module de puissance voire même, et en général ce sera le cas, du circuit imprimé qui supporte ce circuit intégré L'objet de la présente invention est de pallier certains ou la totalité des inconvénients de l'état de technique précités. A cet effet, l'invention propose un circuit de puissance pour la commande d'un écran à plasma formé de cellules disposées en matrice de lignes et colonnes, comprenant un ensemble d'étages de sortie de puissance dont les sorties sont reliées à des électrodes de ligne ou de colonne auxquelles sont reliées une première électrode des cellules d'une même ligne ou, respectivement, d'une même colonne, et comportant des moyens de détection d'un court-circuit entre les sorties d'au moins certains des étages de sortie de puissance. Ainsi, le circuit de puissance selon l'invention contient en lui-même des moyens permettant le test du bon assemblage, sur l'écran à plasma, des moyens de liaison du module de puissance. En effet, puisque le pas entre les pistes conductrices des moyens de liaison est identique au pas entre les électrodes de colonne, tout court-circuit entre deux électrodes de colonne adjacentes par l'intermédiaire d'une piste signifie également un court circuit, par l'intermédiaire d'une électrode de colonne, entre deux pistes adjacentes, c'est-à-dire entre les sorties d'un circuit de puissance, ou de deux circuits de puissance différents d'un même module. Par conséquent, il devient possible de réaliser un test spécifique de l'assemblage des moyens de liaison entre l'écran et le module de puissance. Ce test peut être réalisé avant que le panneau soit complètement assemblé. A cet effet, l'invention propose également un procédé de test d'un module de puissance comprenant un ou plusieurs circuits de puissance tel que définis ci- dessus, qui comporte des étapes permettant de détecter un court-circuit entre les sorties des circuits de puissance. D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexées sur lesquels on a représenté: - à la figure 1, déjà analysée: une matrice de cellules d'un écran à plasma; - à la figure 2, également déjà analysée: un écran à plasma relié à un module de puissance; - à la figure 3, le schéma d'un étage de sortie de puissance d'un circuit de puissance; - à la figure 4, l'impédance de court-circuit entre les sorties de deux étages de sortie de puissance; - à la figure 5, le schéma simplifié d'un circuit de puissance selon l'invention; - aux figures 6a à 6g, des chronogrammes de signaux délivrés ou reçus par le circuit de puissance en l'absence de court-circuit; - aux figures 7a à 7g: des chronogrammes de signaux délivrés ou reçus par le circuit de puissance en présence d'un court-circuit. A la figure 3, on a représenté le schéma d'un étage de sortie de puissance d'un circuit de puissance. Cet étage comporte: - une entrée 2 pour recevoir un signal de commande IN, qui est un signal logique basse tension; - une sortie 4 pour délivrer un signal de commande HVOUT qui est un signal haute tension; - un étage de sortie 6 comprenant un transistor de charge 8 et un transistor de décharge 10 sur lesquels on reviendra ci-dessous, - des moyens de commande 7 pour générer deux signaux de commande INP et INN transmis respectivement au transistor de charge et au transistor de décharge de l'étage de sortie pour commander ces transistors en fonction du signal de commande de basse tension IN. La sortie 4 d'un étage de sortie de puissance tel que celui représenté à la figure 3 est destinée à être reliée à une électrode de colonne de l'écran à plasma, afin que le signal HVOUT commande l'éclairement ou le non éclairement d'une cellule. Comme on l'a vu, une cellule peut être considérée, du point de vue statique entre ses deux électrodes de commande, comme une capacité équivalente relativement élevée, de l'ordre de la dizaine de picofarads (pF). Cette capacité doit être chargée pour éclairer la cellule, et elle doit être déchargée pour l'éteindre. Compte tenu du potentiel élevé à atteindre pour commander l'éclairement de la cellule et de l'importance de la charge capacitive, le circuit de puissance doit fournir un courant de charge et absorber un courant de décharge relativement élevés, pouvant atteindre plusieurs dizaines de milliampères. C'est la fonction du circuit de sortie 6 que de fournir et d'absorber de tels courants. A cet effet, le transistor de charge 8 et le transistor de décharge 10 sont des transistors MOS de puissance, respectivement de type P et de type N. Par exemple, le transistor 8 peut être un transistor de type VDMOS qui peut supporter de fortes différences de potentiel source- drain et fournir ou absorber des courants importants. Le transistor 10 peut être un transistor de type PMOS sur oxyde épais, qui peut supporter de fortes différences de potentiel source-drain et source-grille. Le transistor 10 peut également être un transistor MOS composite, tel que celui décrit dans la demande de brevet français No 9706498 du même demandeur. La source du transistor de charge 8 est connectée à un noeud A qui est relié à une source de haute tension d'alimentation VPP, de l'ordre de la centaine de volts, et son drain est connecté à la sortie 4. De plus, le drain du transistor de décharge 10 est connecté à la sortie 4, et sa source est connectée à un noeud B qui est relié à la masse GND. Les grilles de commande des transistors 8 et 10 reçoivent, respectivement, les signaux INP et INN précités. Comme on l'aura compris, le transistor de charge 8 est rendu conducteur et le transistor de décharge 10 est bloqué pour charger la charge capacitive de manière à commander l'éclairement de la cellule, alors que le transistor de décharge 10 est rendu conducteur et le transistor de charge 8 est bloqué pour décharger la charge capacitive de manière à commander le non- éclairement de la cellule. Les moyens de commande 7 comprennent en outre des moyens pour empêcher la conduction simultanée des transistors de charge et décharge lors des transitions, de manière à éviter de court-circuiter la source de haute tension VPP et la masse GND. Les moyens de commande 7 sont connus en eux-même et leur description n'est pas nécessaire à l'intelligence de l'invention. Par conséquent, ils ne seront pas détaillés dans la présente description. En référence à la figure 4, on va maintenant expliquer ce qui se passe en cas de court-circuit entre les sorties de deux étages de sortie de puissance reliées à deux électrodes de colonnes adjacentes. Par souci de simplicité, on n'a représenté que les circuits de sortie 6k et 6k+1 de ces deux étages de sortie de puissance (o la lettre k est un indice entier pour désigner un circuit de sortie particulier parmi la suite de tels circuits de sortie reliés aux électrodes de colonne). Chacun des circuits 6k et 6k+1 comprend un transistor de charge 8k, respectivement 8k+1, ainsi qu'un transistor de décharge 10k' respectivement 10k+l, connectés ainsi qu'il a été dit ci-dessus en regard de la figure 3. En cas de court-circuit entre les sorties 4k et 4k+1 des circuits 6k et 6k+1, celles-ci sont reliées ensemble, d'un point de vue électrique, par l'intermédiaire d'une impédance essentiellement résistive, ou résistance de court-circuit Rcc de très faible valeur. Comme on le voit, la notion de court- circuit selon l'invention englobe non seulement les cas dans lesquels l'impédance entre les sorties 4k et 4k+1 est nulle, mais également les cas o cette impédance est très faible. Dans la suite, on considère le cas o l'électrode connectée à la sortie 4k est chargée, et o l'électrode connectée à la sortie 4k+1 est déchargée. Dans le cas o le transistor de charge 8k est conducteur et le transistor de décharge 10k est bloqué, alors que le transistor de charge 8k+1 est bloqué et que le transistor de décharge 10k+1 est conducteur, la présence de la résistance de court-circuit Rcc provoque la circulation d'un courant de court-circuit depuis le noeud A vers le noeud B à travers le transistor de charge Ski la résistance Rcc, et le transistor de décharge 10k+l Selon l'invention on exploite ce courant de court- circuit pour détecter un défaut d'alignement du câble plat formant moyen de liaison entre l'écran et le module de puissance. A la figure 5 on a représenté un mode de réalisation possible du circuit de puissance selon l'invention. Le circuit de puissance comporte q étages de sortie de puissance tel que celui représenté à la figure 3. Toujours par souci de simplicité, on a simplifié le schéma en ne représentant en fait que les circuits de sortie 61, 62,..., 6q_-1 6q, de ces q circuits de puissance. Typiquement, q vaut 64 ou 96. Les noeuds A de chaque étages de sortie tel que visible aux figures 3 et 4 sont communs. Dit autrement, les q sources des transistors de charge du circuit de puissance sont reliées ensemble à un noeud commun A. A la figure 5, le noeud commun A est relié à la source de tension délivrant la haute tension d'alimentation VPP. De même les noeuds B de chaque étage de sortie de puissance tel que visible aux figures 3 et 4 sont communs, c'est-à-dire que les sources des transistors de décharge du circuit de sortie des q étages de sortie de puissance sont reliées ensemble à un noeud commun B visible à la figure 5. Selon l'invention, le noeud commun B est relié à la masse GND par l'intermédiaire d'une résistance shunt Rshort de valeur déterminée. Le circuit de puissance selon l'invention comporte en outre des moyens de comparaison de la chute de tension aux bornes de la résistance shunt Rshort à un seuil déterminé. Ces moyens sont classiques en eux mêmes. Ils délivrent un signal basse tension de détection de court-circuit. Les moyens de comparaison de la chute de tension aux bornes de la résistance Rshunt à un seuil comportent 4 transistors bipolaires PNP Q4, Q5, Q6 et Q7 connectés en miroir de courant. A cet effet, le transistor Q4 est monté en diode, c'est-à-dire que sa base est reliée à son collecteur, celui-ci étant connecté à la masse GND par l'intermédiaire d'une source de courant SC. De plus, les bases des quatre transistors Q4 à Q7 sont reliées ensemble. Et leurs émetteurs sont également reliés ensemble à une source d'alimentation délivrant une basse tension d'alimentation VCC. On peut prévoir des moyens pour désactiver la source de courant SC lors de l'utilisation du circuit en dehors du mode de test, afin de limiter la consommation de courant et la dissipation d'énergie par effet Joule. Une branche Bl relie le collecteur du transistor Q6 au collecteur d'un transistor bipolaire NPN Ql, dont l'émetteur est reliée à la masse. La base du transistor Ql est en outre reliée à son collecteur, en sorte que ce transistor est monté en diode. Une branche B2 relie le collecteur du transistor Q5 au collecteur d'un transistor bipolaire NPN Q2, dont l'émetteur est reliée au noeud commun B. Enfin, une branche B3 relie le collecteur du transistor Q7 au collecteur d'un transistor bipolaire NPN Q3, dont l'émetteur est relié à la masse. La base du collecteur Q3 est en outre reliée au collecteur du transistor Q2. Les transistors Ql et Q2 fonctionnent en miroir de courant, en sorte que les courants Il et I2 circulant dans les branches respectivement Bl et B2 sont égaux. Une sortie S est prise sur le collecteur du transistor Q3, et délivre un signal INFO, qui est le signal de détection de court-circuit. C'est un signal logique basse tension. La source de courant SC est en outre commandée par un signal logique TEST, actif à l'état logique bas. Le fonctionnement, lors d'un test, du circuit de puissance dont le schéma est représenté à la figure 5 va maintenant être décrit. Ce test est réalisé une fois que l'écran 1, et le cable plat 5 et le boîtier 3 du module de puissance ont été assemblés. A cet effet, le câble plat 5 formant moyen de liaison entre l'écran et le boîtier 3 est mis en place en sorte que les sorties des circuits de puissance du module soient reliées aux électrodes de colonne Y de l'écran 1. Un procédé de test du module de puissance comporte des étapes destinées à vérifier le bon assemblage du câble plat format moyens de liaison entre le boîtier du module de puissance et l'écran à plasma. Ces étapes sont: a) mise en conduction du transistor de charge 8k du circuit de sortie d'un unique étage de sortie puissance, ce qui a pour effet de mettre la sortie correspondante du module de puissance au potentiel de la haute tension d'alimentation VPP, toutes les autres sorties du module de puissance étant mises à la masse; b) pendant cette mise en conduction, comparaison de la valeur de la chute de tension aux bornes de la résistance shunt Rshort à un seuil déterminé, c) en cas de dépassement de ce seuil, génération d'un signal de détection de court-circuit, ou plus exactement délivrance du signal INFO à l'état logique bas, d) répétition des étapes a) à c) ci-dessus pour chaque étage de sortie de puissance du circuit de puissance et pour chaque circuit de puissance du module de puissance. On va maintenant décrire la mise en oeuvre des étapes du procédé ci-dessus, ainsi que le fonctionnement d'un circuit de puissance lors de cette mise en oeuvre. Pour ce faire, on va considérer ce qui se passe pour un étage de sortie de puissance d'indice k et pour un autre d'indice k+l, dont les sorties de puissance sont respectivement reliés à deux électrodes de colonne adjacentes de l'écran à plasma. Dans la suite les numéros de références contenant un indice quelconque se réfèrent à des éléments ou des signaux propres à l'étage de sortie de puissance repéré par cet indice. On va distinguer deux cas, selon que les sorties 4k et 4k+1 des étages de sortie de puissance ne sont pas ou sont en court-circuit. Le premier cas sera décrit en référence aux chronogrammes des figures 6a à 6g et le second cas en référence aux chronogrammes des figures 7a à 7g. En outre, on supposera que la sortie 4k-1 de l'étage d'indice k-1 et la sortie 4k de l'étage d'indice k ne sont pas en court-circuit. Dans les deux cas, le procédé de test du module de puissance requiert l'activation de la source de courant SC (figure 5). Ceci est réalisé par l'application d'un signal de commande TEST à l'état logique bas sur une entrée de commande de la source de courant SC. Le signal TEST est un signal logique qui est actif à l'état bas. Dit autrement, la source SC débite un courant IO lorsque le signal TEST est à l'état logique bas. Ainsi, aux figures 6a et 7a, la partie du temps pendant laquelle le signal TEST est à l'état logique bas est une fenêtre temporelle au cours de laquelle les étapes de test a) à d) ci-dessus sont mises en oeuvre. On dira que le module de puissance fonctionne alors en mode test. Pour la mise en oeuvre de l'étape a), l'étage d'indice k reçoit un signal de commande basse tension INk, visible à la figure 6b comme à la figure 7b. Ce signal passe à l'état logique haut pour commander la charge de l'électrode de colonne à laquelle l'étage est relié. Les autres étages de sortie de puissance, notamment celui d'indice k+1 comme celui d'indice k-l, reçoivent des signaux de commande basse tension comme le signal INk+1 visible à la figure 6c et à la figure 7c. Ces signaux sont à l'état logique bas pour commander la décharge des autres électrodes de colonne. Les sorties 4k-1, 4k et 4k+1 des étages de sortie de puissance d'indice respectivement k-il, k et k+l, délivrent des signaux de commande haute tension respectivement HVOUTkl, HVOUTk et HVOUTk+1. C'est ici qu'il convient de distinguer les deux cas précités. Dans le premier cas (les sorties 4k et 4k+1 ne sont pas en courtcircuit), le signal HVOUTk est à l'état logique haut, c'est-a-dire qu'il a la valeur de VPP, car le transistor de charge 8k est conducteur et le transistor de décharge 10k est bloqué. De même, le signal HVOUTk+1 visible à la figure 6e (comme le signal HVOUTk_1 non représenté), est à l'état bas car le transistor de décharge 10k+ 1 (respectivement 10k_-1) est conducteur et le transistor de charge 8k+1 (respectivement 8k_-1) est bloqué. On notera que, ainsi qu'on peut le voir à la figure 6d sur laquelle il est représenté, le signal HVOUTk présente un front montant dont l'inclinaison résulte de la nature capacitive de la charge reliée à la sortie 4k. Hormis un éventuel et transitoire courant de décharge d'une électrode antérieurement chargée (notamment celle reliée à la sortie 4k-1 de l'étage d'indice k-l), le courant circulant depuis le noeud commun B vers la masse GND à travers la résistance shunt Rshort est nul. Par conséquent, le seul courant circulant à travers cette résistance est le courant Il délivré vers la masse par le transistor Q2. Ce courant, comme d'ailleurs le courant Il délivré vers la masse par le transistor Q1, est constant et égal au courant I0 délivré par la source de courant SC. Par conséquent, la chute de tension aux bornes de la résistance Rshort est constante. La variation de cette chute de tension par rapport à sa valeur normale Rshort x I0, notée dV et représentée à la ligne 6f, est donc nulle. La valeur de I0 est telle que Q2 est proche de la saturation, si bien que, compte tenu également de la faible valeur de Rshort, la tension sur le drain de Q2 est inférieure à la valeur de conduction de la tension base-émetteur Vbe de Q3. Par tension de conduction, on entend la tension base-émetteur Vbe à partir de laquelle ce transistor conduit. Le transistor Q3 est donc bloqué. Le signal INFO est alors à l'état logique haut, ainsi qu'on peut le voir à la figure 6g (il a la valeur de la basse tension d'alimentation VCC qui vaut volts). Lorsque le signal INk repasse à l'état logique bas, le signal HVOUTk retombe également à la valeur nulle, avec une pente traduisant la décharge capacitive de la cellule connectée à l'électrode de colonne à laquelle est reliée la sortie 4k de l'étage d'indice k. En effet, le transistor 8k devient bloqué et le transistor 10k devient conducteur. Dans le second cas (les sorties 4k et 4k+1 sont en court-circuit), les transistors 10k_1, 8k et 10k+1 sont toujours conducteurs et les transistors 8k_1 10k et 8k+l sont toujours bloqués. Néanmoins, du fait de la présence d'une résistance de court-circuit Rcc entre les sorties 4k et 4k+l, un courant de court-circuit Icc circule depuis le noeud commun recevant la haute tension d'alimentation VPP jusqu'au noeud commun B. Il s'écoule ensuite vers la masse GND à travers la résistance Rshort. De plus, les signaux HVOUTk et HVOUTk+l, visibles respectivement aux figures 7d et 7e, sont identiques (à la chute de tension Rcc x Icc près) et s'établissent à une valeur intermédiaire entre la valeur de VPP et la valeur de la tension normale au noeud commun B (celle en l'absence de court-circuit, c'est à dire Rshort x IO). Le courant circulant à travers la résistance Rshort est la somme du courant Il délivré vers la masse par le transistor Q2 (I1=I2=IO) et du courant de court- circuit Icc. Par conséquent, la chute de tension aux bornes de la résistance Rshort est augmentée d'une valeur qui vaut Rshort x Icc. Cettevariation dV de la chute de tension aux bornes de Rshort par rapport à sa valeur normale Rshort x I0 est donc non nulle et positive. Elle est représentée à la ligne 7f. Cette variation positive dV de la chute de tension aux bornes de Rshort se traduit par une diminution de la tension base-émetteur de Q2, puisque Ql et Q2 sont montés en miroir de courant. Le courant I2 issu du transistor Q5 restant inchangé, et le courant de collecteur du transistor Q2 diminuant en raison de la variation de la tension base- émetteur, un courant de base circule dans Q3. Les éléments du circuit de la figure 5, notamment la résistance Rshort, sont dimensionnés de manière que ce courant de base rende Q3 conducteur, c'est à dire que la tension entre le collecteur de Q2 et la masse GND devienne supérieure à la valeur de conduction de la tension base- émetteur Vbe de Q3. Le dimensionnement de ces éléments est à la portée de l'homme du métier. La sortie S du circuit de puissance de la figure 5 est alors tirée à la masse par l'intermédiaire de Q3, qui fonctionne en saturation. Par conséquent, le signal INFO passe alors à l'état logique bas, ainsi qu'on peut le voir à la figure 7g (il vaut zéro volt). Ainsi, la comparaison dont il est question dans l'étape b) du procédé de test du module de puissance, est mise en oeuvre par le transistor Q3 fonctionnant en comparateur. Le seuil dont il s'agit est la valeur de conduction de la tension base-émetteur Vbe de Q3, à laquelle il faut retirer la valeur de la tension collecteur-émetteur Vce de Q2. Si la chute de tension aux bornes de Rshort est inférieure à ce seuil, Q3 est bloqué et le signal INFO est à l'état logique bas. Si au contraire elle est supérieure à ce seuil, Q3 est conducteur et le signal INFO est à l'état logique haut. Comme on l'aura compris, la génération du signal de détection de courtcircuit dont il est question à l'étape c) du procédé de test du module de puissance est constituée, dans le mode de mise en oeuvre proposé, par le passage à l'état logique bas du signal INFO. On doit donc considérer que ce signal logique est actif à l'état bas. Bien entendu, c'est un signal basse tension. Les étapes a) à c) sont répétées pour chaque étage de sortie de puissance du circuit de puissance et pour chaque circuit de puissance du module de puissance. Cela signifie que les étapes dont la mise en oeuvre a été décrite ci-dessus pour un étage de sortie de puissance d'indice k, sont répétées pour chaque valeur de k comprise entre 1 et m-l. On rappelle que m est le nombre entier désignant le nombre d'électrodes de colonne (figure 1) et, par suite, le nombre d'étages de sortie de puissance que comprennent les circuits de puissance du module de puissance. De préférence, à l'étape c), le signal INFO commande la mise hors conduction du transistor de charge 8k de l'étage d'indice k. Dit autrement, le passage à l'état logique bas du signal INFO provoque le passage à l'état logique bas du signal de commande INk. Cette implication logique est symbolisée par une flèche entre les chronogrammes des figures 7g et 7b. De cette manière on réduit le risque de destruction des transistors MOS qui sont conducteurs dans les circuits de sortie des deux étages de sortie de puissance dont les sorties sont court-circuitées. A cet effet, un équipement de test (non représenté) reçoit sur une entrée le signal INFO et délivre sur des sorties les signaux de commande INk transmis en entrée du module de puissance, en fonction d'un programme de test et de l'état logique du signal INFO. Cet équipement délivre également le signal TEST précité, qui est à l'état logique bas pendant toute la durée du test. Lorsque le test est complètement terminé, le signal TEST repasse à l'état logique haut (figures 6a et 7a), ce qui a pour conséquence, bien entendu, de ramener le signal INFO à l'état logique bas, le mode de test étant désactivé, le signal INFO n'a plus d'influence sur la commande des signaux de contrôle INR des étages de sortie. On notera que, sur les figures 6f et 7f, on a représenté un léger pic du signal dV correspondant au passage à l'état logique bas du signal de commande INk. En effet, à cet instant, le transistor de décharge 10k du circuit de sortie de l'étage de sortie de puissance d'indice k est rendu conducteur, ce qui a pour effet de décharger la charge capacitive (i.e. la cellule) connectée à l'électrode de colonne à laquelle il est relié. D'o il résulte que le courant de décharge de la cellule est évacué du noeud commun B vers la masse GND à travers la résistance Rshort, de la même manière qu'un courant de court-circuit. Cependant il est bien évident que, d'une part, ce phénomène est transitoire et que, d'autre part, le comparateur est conçu de manière à ne pas commuter sur ces phénomènes transitoires. Selon une caractéristique avantageuse de l'invention, en mode test, la valeur de VPP est inférieure à celle nécessaire pour provoquer l'éclairement d'un cellule. Par exemple, elle sera de l'ordre de quelques dizaines de volts, typiquement 30 volts, alors qu'elle doit être de l'ordre de la centaine de volts pour provoquer l'éclairement d'une cellule. De cette manière, on limite la consommation en courant, lors des étapes de TEST. Mais surtout, on limite la dissipation thermique due au courant de court-circuit Icc lorsque deux sorties sont en court- circuit, ce qui réduit le risque de destruction des transistors MOS. Selon une autre caractéristique avantageuse de l'invention, la valeur de la résistance shunt Rshort est faible, de manière à ne pas augmenter de façon rhédibitoire la résistance de conduction du transistor de décharge des étages de sortie de puissance, c'est à dire la résistance drain-source de ce transistor lorsqu'il est conducteur. En effet, une telle augmentation ralentit la décharge de la cellule connectée à l'électrode de colonne à laquelle la sortie de cet étage de sortie de puissance est relié, et augmente la dissipation thermique. On rappelle que la valeur de Rshort doit cependant être suffisamment élevée pour que la variation de tension dv = Rshort x Icc soit suffisante pour rendre le transistor Q3 conducteur. Cette valeur résulte donc d'un compromis. En pratique, on choisit une valeur pour Rshort qui soit au plus de l'ordre de la résistance de conduction des transistors de charge et de décharge. Selon une caractéristique avantageuse de l'invention, la résistance shunt est préférablement connectée entre le noeud commun B et la masse GND. Cette situation est avantageuse à double titre. En effet, la connexion d'une résistance shunt entre la sortie 4k de chaque étage de sortie de puissance d'indice k et la masse GND à laquelle cette sortie est habituellement connectée (voir figures 3 et 4) aurait nécessité m telles résistances shunt (une par étage de sortie de puissance) et autant de groupes de moyens de comparaison à un seuil de la chute de tension à ses bornes. C'est donc un aménagement avantageux que d'avoir relié les sources de tous les transistors de décharge o10k, pour k variant de 1 à m, en un noeud commun B relié à la masse GND par l'intermédiaire de la résistance shunt, comme représenté à la figure 5. Cette disposition ne nécessite qu'une seule résistance shunt et qu'un unique groupe de moyens de comparaison à un seuil de la chute de tension à ses bornes. Dans cette optique, on pourrait tout aussi bien relier les drains de tous les transistors de charge 8k, pour k variant de 1 à m, en un noeud commun A relié à la source de haute tension d'alimentation VPP par l'intermédiaire de la résistance shunt. Cependant, la connexion de la résistance shunt entre le noeud commun B et la masse GND présente un avantage supplémentaire. En effet la chute de tension aux bornes de la résistance shunt est alors référencée par rapport à la masse. Les moyens de comparaison de la chute de tension aux bornes de la résistance shunt à un seuil sont donc plus faciles à réaliser et dissipent moins de puissance statique puisqu'ils fonctionnent sous des tensions plus basses (typiquement la basse tension d'talimentation VCC de 5 volts au lieu de la haute tension d'alimentation VPP d'à peu près 30 volts en mode test). Dans la description d'un mode de réalisation qui précède, les moyens de comparaison de la chute de tension aux bornes de la résistance shunt à un seuil ont été décrits selon un mode de réalisation classique, qui est simple et efficace. Néanmoins, d'autres modes de réalisation de ces moyens sont possibles. Enfin, on a décrit ci-dessus un mode de réalisation dans lequel les sorties des étages de sortie de puissance du module de puissance sont reliées aux électrodes de colonne Y de l'écran à plasma. Bien entendu, elles peuvent tout aussi bien être reliées aux électrodes de ligne de cet écran, sans que les moyens de l'invention en soient modifiés. Dit autrement, les termes électrodes de ligne et électrodes de colonne sont interchangeables dans l'exposé ci-dessus. R E V E N D I C A T I O N S 1. Circuit de puissance (3) pour la commande d'un écran à plasma (1) formé de cellules disposées en matrice de lignes et colonnes, comprenant un ensemble d'étages de sortie de puissance reliés à des électrodes de ligne ou de colonne auxquelles sont reliées une première électrode des cellules d'une même ligne ou, respectivement, d'une même colonne, caractérisé en ce qu'il comporte des moyens de détection d'un court- circuit entre les sorties (4k,4k+l) des étages de sortie de puissance. 2. Circuit de puissance selon la revendication 1, caractérisé en ce que, chaque étage de sortie de puissance comportant un circuit de sortie de puissance (6) qui comprend, d'une part, un transistor de charge (8) dont la source est connectée à un premier noeud (A) commun à tous les étages de sortie de puissance et relié à une source de haute tension d'alimentation (VPP) et dont le drain est connecté à la sortie (4), et, d'autre part, un transistor de décharge (10) dont la source est connectée à un second noeud (B) commun à tous les étages de sortie de puissance et dont le drain est relié à la sortie (4), les moyens de détection comprennent une résistance shunt (Rshort) connectée entre ledit premier noeud (A) et la source de haute tension (VPP) ou entre ledit second noeud (B) et la masse (GND), ainsi que des moyens (Q3) de comparaison de la chute de tension aux bornes de la résistance shunt (Rshort) à un seuil déterminé, ces moyens de comparaison délivrant un signal (INFO) de détection de court-circuit. 3. Circuit de puissance selon la revendication 2, caractérisé en ce que la résistance shunt (Rshort) est connectée entre ledit second noeud (B) et la masse (GND). 4. Circuit de puissance selon la revendication 2 ou la revendication 3, caractérisé en ce que la valeur de la résistance shunt est faible, au plus de l'ordre de la résistance de conduction des transistors de charge (8) et de décharge (10). 5. Module de puissance pour la commande d'un écran à plasma (1), caractérisé en ce qu'il comporte au moins un circuit de puissance selon l'une des revendications 2 à 4. 6. Procédé de test d'un module selon la revendication 5, caractérisé en ce qu'il comporte les étapes suivantes: a) mise en conduction du transistor de charge (8k) d'un unique étage de sortie de puissance; b) pendant cette mise en conduction, comparaison de la valeur de la chute de tension aux bornes de la résistance shunt (Rshort) au seuil déterminé; c) en cas de dépassement du seuil, génération d'un signal de détection de court-circuit (INFO). d) répétition des étapes a) à c) pour chaque étage de sortie puissance d'un circuit de puissance, et pour chaque circuit de puissance du module de puissance. 7. Procédé selon la revendication 6, caractérisé en ce que, à l'étape c), le signal de court-circuit commande la mise hors conduction du transistor de charge (8k) de l'étage de sortie de puissance. 8. Procédé selon la revendication 6 ou selon la revendication 7, caractérisé en ce que, en mode test, la valeur de la haute tension (VPP) est inférieure à celle nécessaire pour provoquer l'éclairement d'une cellule, et est par exemple de l'ordre de quelques dizaines de volts.