FR 2783944 A1 20000331 FR 9912002 A 19990927 CIRCUIT DE DISTRIBUTION DE SIGNAL ET PROCEDE DE CONNEXION DE LIGNE DE SIGNAL CONTEXTE DE L'INVENTION La présente invention concerne un circuit de distribution de signal et un procédé de connexion de ligne de signal et plus particulièrement, un circuit de distribution de signal et un procédé de connexion de ligne de signal qui empêchent ou diminuent le décalage temporel, différence de temps lorsqu'un signal à distribuer est appliqué à l'entrée de chacune parmi une pluralité de charges. Un circuit de distribution de signal est configuré pour distribuer un signal à un grand nombre de charges (circuits). Les charges (circuits) sont, par exemple, des circuits internes (bascules et analogue) dans un dispositif de traitement de données pouvant être aussi grand qu'un superordinateur ou aussi petit qu'un microprocesseur (circuit intégré) et analogue. Dans un dispositif de traitement de données synchrone qui est configuré de façon qu'un grand nombre de circuits internes (bascules et analogue) fonctionnent de manière synchrone les uns avec les autres, un circuit de distribution de signal est typiquement utilisé pour distribuer un signal d'horloge utilisé comme base pour fournir le séquencement pour la synchronisation des circuits internes respectifs les uns avec les autres. Dans un tel circuit de distribution de signal, le décalage temporel est provoqué par la différence de temps de propagation de signal due à la non-uniformité du chemin de distribution de signal vers les charges respectives. Il est en conséquence nécessaire de diminuer le décalage temporel pour obtenir un dispositif de hautes performances. Le décalage temporel crée un problème de séquencement dans un dispositif de traitement de données synchrone, car un circuit de distribution d'horloge peut fournir un décalage temporel d'un signal d'horloge à différentes parties situées à l'intérieur du dispositif. Pour éviter ce problème, le dispositif doit être actionné par un temps de cycle d'horloge pouvant garantir que chaque signal de données peut atteindre les circuits internes de destination (une bascule par exemple) avant qu'une horloge ne les atteigne, même en supposant une grande quantité de décalage temporel. Plus le décalage temporel est important, plus le temps de cycle d'horloge doit devenir long. Toutefois, si le temps de cycle d'horloge devient plus long, la vitesse de fonctionnement du dispositif est réduite. Une raison du décalage temporel dans un circuit de distribution de signal est la différence de temps de propagation de signal générée entre les portions respectives du circuit, due à des variations du processus de fabrication. Dans un circuit de distribution d'horloge dont l'échelle des circuits s'étend au-delà de l'ensemble du dispositif, un problème grave est créé, car un décalage temporel particulièrement important est généré. Ce problème peut être résolu en fabriquant des circuits plus uniformes en améliorant le processus de fabrication des circuits et en conséquence, en créant moins de variations parmi les portions respectives des circuits. Toutefois, puisque le coût de fabrication de ces circuits uniformes est supérieur au processus de fabrication normal, ce procédé est économiquement irréalisable. L'autre raison du décalage temporel est la différence du temps de propagation de signal provoqué par la non-uniformité des chemins de distribution de signal connectés chacun entre des portions de circuits. Lorsqu'un circuit de distribution d'horloge est prévu dans un dispositif de traitement de données synchrone à grande échelle, un autre problème grave est créé, car il existe un certain nombre de chemins de distribution d'horloge sur la totalité du dispositif. La figure 5 montre un premier circuit classique de distribution de signal qui traite les problèmes ci- dessus, tel que décrit dans la demande publiée de brevet japonais Hei No. 4-205 326. Le circuit comporte une hiérarchie à trois types dans laquelle une connexion couche à couche de la couche supérieure à la couche inférieure est une connexion biunivoque. Sur la figure 5, un oscillateur principal 10 délivre un signal d'horloge de synchronisation à chacun des processeurs 130, à la manière d'une structure en arbre, par m distributeurs 110, chacun d'entre eux distribuant le signal d'horloge à m parties et n distributeurs, chacun d'entre eux le distribuant à n parties. Dans le premier circuit classique, puisque chaque connexion entre couches, de la couche supérieure à la couche inférieure, est une connexion biunivoque et que chaque couche nécessite le distributeur, le nombre de distributeurs augmente proportionnellement, à mesure que le nombre de charges (processeurs) augmente, ainsi, l'échelle de l'ensemble du circuit devient proportionnellement importante. En conséquence, le décalage temporel, qui est provoqué par la variation de la caractéristique du chemin de distribution, augmente proportionnellement, à mesure que le nombre de charges (processeurs) augmente. De plus, puisque le nombre de couches de l'ensemble du circuit doit être modifié lorsque le nombre de charges (processeurs) varie fortement, il n'est pas facile de modifier le nombre de charges (processeurs). Tandis que l'échelle de l'ensemble du circuit peut être maintenue petite en effectuant chaque connexion couche à couche de la couche supérieure à la couche inférieure en une connexion un à n (plusieurs charges), le décalage temporel devient plus important en raison d'une différence de retard de propagation entre signaux, influencée par l'ordre de la connexion des charges respectives dans chaque connexion couche à couche ou en raison du bruit provoqué par des réflexions multiples d'une onde de signal se propageant entre les charges respectives. Le brevet U.S. No. 4 447 870 décrit une technique pour régler manuellement (ou commander par un opérateur) un circuit de distribution de signal (d'horloge) (appelée ci-après deuxième circuit classique). Dans le deuxième circuit classique, un problème apparaît car un réglage de commande manuel ou par opérateur est requis et, en particulier, dans un dispositif à grande échelle, il est nécessaire de traiter les valeurs de retard en réglant chacun des nombreux circuits de chaque couche de distributeur de signal. Ceci augmente la main-d'oeuvre ou l'équipement. De plus, il existe un autre problème tel que le décalage temporel, qui est provoqué par un facteur se produisant ultérieurement, tel qu'une variation de température, ne peut pas être compensé par un réglage de décalage temporel initial. La publication de la demande de brevet japonais Hei No. 4-205 326 décrit également un circuit de distribution de signal d'un troisième circuit classique. Sur la figure 6A, le circuit comporte un oscillateur principal 10 et deux lignes de transmission, une ligne de transmission vers l'avant A et une ligne de transmission vers l'arrière B, dont les sens de transmission sont opposés l'un à l'autre et qui sont connectées à l'oscillateur principal 10. La ligne de transmission A est courbée en un point a et la ligne de transmission B est courbée en un point b, de sorte qu'elles sont symétriques entre elles par rapport à l'oscillateur principal 10 et elles sont agencées de manière à être adjacentes l'une à l'autre, de sens de transmission opposés et parallèles l'une à l'autre à l'intérieur d'une longueur spécifiée L0. Des processeurs 20, 30,.... et N sont connectés aux lignes de transmission A et B. Bien que les points de connexion de chaque processeur et lignes de transmission A et B soient représentés dans des positions légèrement séparées l'une de l'autre, comme représenté sur la figure 6A, les points se trouvent dans les mêmes positions sur les lignes de transmission A et B. Comme représenté par un processeur 20, chacun des processeurs comporte un élément de détection de différence de phase 200 et un élément oscillateur d'horloge 300. Les signaux d'horloge provenant des lignes de transmission A et B sont appliqués à l'entrée de l'élément de détection de différence de phase 200. L'élément de détection de différence de phase 200 détecte une différence de phase entre les signaux d'horloge. L'élément oscillateur d'horloge 300 génère un signal d'horloge pour commander un processeur, en se basant sur la différence de phase entre les signaux d'horloge détectés par l'élément de détection de différence de phase 200. Le fonctionnement du troisième circuit classique va ensuite être décrit. Les deux lignes de transmission A et B reçoivent des signaux d'horloge provenant de l'oscillateur principal 10. La ligne de transmission A comporte une entrée de signal d'horloge provenant du côté du processeur N et la ligne de transmission B comporte une entrée de signal d'horloge provenant du côté du processeur 20. Puisque les lignes de transmission A et B ont une caractéristique uniforme, la quantité de retard de la ligne de transmission A augmente de façon linéaire, comme représenté par une ligne droite A sur la figure 6B à partir d'un point de référence a, tandis que la quantité de retard de la ligne de transmission B augmente de façon linéaire comme représenté par une ligne droite B sur la figure 6B à partir d'un point de référence b. Le processeur 20 reçoit en entrée des signaux d'horloge provenant du point an de la ligne de transmission A et du point bl de la ligne de transmission B. Puisque la quantité de retard de l'horloge au point an est comme représenté sur la figure 6B par le point an sur la ligne droite A et que la quantité de retard de l'horloge au point bl sur la ligne de transmission B est comme représenté sur la figure 6B par le point b1 sur la ligne droite B, leur point médian n peut être obtenu en additionnant les quantités de retard des points a, et b1 et en divisant par deux le résultat de l'addition. Les signaux d'horloge transmis par les lignes de transmission A et B ont un retard d'un certain rapport, en commençant respectivement par les points de départ des lignes de transmission A et B. En conséquence, le point médian n est constant dans une position correspondante quelconque o les lignes de transmission A et B sont agencées en parallèle. Ainsi, chaque processeur peut obtenir le même signal d'horloge en reproduisant un signal d'horloge du côté du processeur en prenant la différence de phase au point médian n comme phase de référence. La figure 7 montre la configuration détaillée du processeur 20. Les mêmes numéros sont donnés aux mêmes composants que sur la figure 6 et la description détaillée de ces composants est omise. L'élément détecteur de différence de phase 200 comporte un détecteur de différence de phase 210 et un multiplicateur 220 qui divise une entrée par deux. L'élément oscillateur d'horloge 300 comporte un détecteur de différence de phase 310, un additionneur 320, un oscillateur variable 330 et un diviseur de fréquence 340. En supposant que les distances entre l'oscillateur principal 10 et le processeur 20 soient La et Lb, respectivement sur les lignes de transmission A et B et que la quantité de retard par unité de longueur de la ligne de transmission soit T, le signal de différence de phase Ao, qui est la sortie de l'élément détecteur de différence de phase 200 est: A = (La - Lb)/2. Le détecteur de différence de phase 310 applique en entrée la sortie de l'oscillateur variable 330 et un signal d'horloge provenant de la ligne de transmission B. L'additionneur 320 additionne la sortie du détecteur de différence de phase 310 et la sortie At de l'élément détecteur de différence de phase 200. L'oscillateur variable 330 reçoit en entrée la sortie de l'additionneur 320 et réinjecte sa sortie à travers le diviseur de fréquence 340 vers ledit détecteur de différence de phase 310. L'élément oscillateur d'horloge 300, qui est constitué des éléments 310, 320, 330 et 340, constitue une boucle à verrouillage de phase (PLL) et la phase ó de la PLL est: = b + At. Ici, ób est la quantité de retard de l'oscillateur principal 10 vers le processeur 20 sur la ligne de transmission B et en conséquence, est représentée comme suit: Ob = -Lb. En supposant que L soit la somme des longueurs des lignes de transmission A et B vers la position ou le processeur est connecté, le résultat suivant est obtenu: L = La + Lb et finalement, est représenté comme suit: = T-L/2. L est déterminé comme une valeur constante lorsque les lignes de transmission A et B sont déterminées et selon cette expression, même lorsque le processeur est connecté à une position quelconque sur les lignes de transmission A et B agencées en parallèle, un signal d'horloge ayant une phase constante est toujours délivré en sortie par l'élément oscillateur d'horloge 300. Dans le troisième circuit classique, un problème est créé, car il est requis qu'un équipement compliqué, tel qu'un élément détecteur de différence de phase et un élément oscillateur d'horloge, soit contenu à l'intérieur de chaque processeur. ISSCC98 (1998 IEEE International Solid-State Circuits Conference) décrit un circuit distributeur de signal d'un quatrième circuit classique. Une idée fondamentale du quatrième circuit classique est décrite dans un article de Nikkei Sangyo Shimbun daté du 9 février 1998. Sur la figure 8, un circuit intégré 600, qui est le circuit de distribution de signal, comporte deux lignes de signaux d'horloge en forme d'anneau 700A et 700B, qui sont agencées sur la circonférence du circuit intégré 600 et qui ont des sens de transmission opposés l'un à l'autre. Un signal d'horloge appliqué à l'entrée du circuit intégré 600 est distribué par les lignes de signaux d'horloge 700A et 700B vers des circuits générateurs d'horloges locales 710, disposés de manière répartie dans le circuit intégré 600. Chaque circuit générateur d'horloge locale 710 génère un signal d'horloge locale à partir d'un signal d'horloge d'entrée et le distribue à une pluralité de charges (bascules et analogue) à l'intérieur du circuit intégré 600. La figure 9 représente un circuit de distribution de signal détaillé du quatrième circuit classique, également décrit dans Nikkei Electronics No. 709 (page 109, 9 février 1998, Nikkei Business Publications, Inc.). Le circuit comporte deux lignes de signaux d'horloge en forme d'anneau 700A et 700B, qui sont respectivement dans le sens des aiguilles d'une montre et dans le sens inverse des aiguilles d'une montre, ce qui est équivalent à la ligne de transmission vers l'avant A et à la ligne de transmission vers l'arrière B du troisième circuit classique. Une pluralité de générateurs d'horloges locales (appelés ci-après LCG) 710, correspondant à la pluralité de processeurs du troisième circuit classique, sont connectés à ces -deux lignes de signaux d'horloge en forme d'anneau 700A-et 700B. Chaque LCG 710 est pourvu d'un comparateur de phase 711 (partie de détection de différence de phase) et des signaux d'horloge provenant des lignes de signaux d'horloge 700A et 700B, un signal d'horloge dans le sens des aiguilles d'une montre et un signal d'horloge dans le sens inverse des aiguilles d'une montre, sont appliqués à l'entrée du LCG 710. Le comparateur de phase 711 détecte la différence de phase entre le signal d'horloge dans le sens des aiguilles d'une montre et le signal d'horloge dans le sens inverse des aiguilles d'une montre. Chaque générateur d'horloge locale LCG 710 génère un signal d'horloge locale destiné à être distribué à une pluralité de charges à l'intérieur du circuit intégré 600, en se basant sur la différence de phase détectée par le comparateur de phase 711. Dans le quatrième circuit classique, comme dans le troisième circuit classique, il est nécessaire d'ajouter également un équipement compliqué tel qu'un l1 comparateur de phase 711 et analogue, à l'intérieur de chaque LCG 710. Ceci crée un problème, car la taille du circuit augmente. RESUME DE L'INVENTION Un but de l'invention consiste à fournir un circuit de distribution de signal et un procédé de connexion de ligne de signal qui empêche ou diminue le décalage temporel. Un autre but de l'invention consiste à fournir un circuit de distribution de signal et un procédé de connexion de ligne de signal mis en oeuvre par une composition simple. Un autre but de l'invention consiste à fournir un circuit de distribution de signal et un procédé de connexion de ligne de signal qui prennent facilement en compte les changements de configuration tels qu'un changement du nombre de charges et analogue. Selon un aspect de la présente invention, un circuit de distribution de signal est fourni comportant: un premier élément qui délivre en sortie un premier signal et un deuxième signal qui est opposé au premier signal; une première ligne de signal sur laquelle est transmis le premier signal; une deuxième ligne de signal sur laquelle est transmis le deuxième signal; et une pluralité de deuxièmes éléments, chacun d'entre eux étant connecté à la première ligne de signal dans un premier ordre et connecté à la deuxième ligne de signal dans un deuxième ordre, caractérisé en ce que le deuxième ordre est opposé au premier ordre. Selon un autre aspect de la présente invention, un circuit de distribution de signal est fourni comportant: un premier élément qui délivre en sortie un premier signal et un deuxième signal qui est un signal inverse du premier signal; une première ligne de signal sur laquelle est transmis le premier signal; une deuxième ligne de signal sur laquelle est transmis le deuxième signal; et une pluralité de deuxièmes éléments, chacun d'entre eux recevant en entrée le premier signal provenant de la première ligne de signal et le deuxième signal provenant de la deuxième ligne de signal, caractérisé en ce que les temps o les niveaux du premier signal et du deuxième signal sont égaux ou sensiblement égaux, coincident ou coïncident sensiblement pour chaque deuxième élément. Selon un autre aspect de la présente invention,jun procédé de connexion d'une pluralité de charges à une première et une deuxième lignes de signal, qui sont respectivement allouées à un signal régulier et à un signal opposé au signal régulier, est fourni, comportant: la connexion des charges aux premières lignes de signal dans un premier ordre; et la connexion des charges aux deuxièmes lignes de signal dans un ordre opposé au premier ordre. BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention deviendront plus évidents d'après la description détaillée qui suit et les dessins annexés dans lesquels: la figure 1 est un schéma synoptique du premier mode de réalisation de la présente invention; la figure 2 est un schéma de forme d'onde de signal du premier mode de réalisation; la figure 3 est un schéma synoptique d'un circuit de distribution de signal du deuxième mode de réalisation de la présente invention; la figure 4 est un schéma synoptique du troisième mode de réalisation de la présente invention; la figure 5 est un schéma synoptique du premier circuit classique; les figures 6A et 6B sont respectivement un schéma synoptique du troisième circuit classique et un schéma montrant le fonctionnement du troisième circuit classique; la figure 7 est un schéma synoptique d'un processeur représenté sur la figure 6; la figure 8 est un schéma simple montrant l'état de montage sur un circuit intégré d'un circuit de distribution de signal selon le quatrième circuit classique; et la figure 9 est un schéma synoptique d'un circuit de distribution de signal selon le quatrième circuit classique. Sur les dessins, les mêmes numéros de référence représentent les mêmes éléments structurels. DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES Un premier mode de réalisation de la présente invention va être décrit en détail ci-dessous. Un circuit de distribution de signal comporte un circuit d'attaque 1 et une pluralité de charges Al à An. Chacune des charges Al à An est un circuit d'entrée différentiel ayant une borne d'entrée positive 6 et une borne d'entrée négative 7. Le circuit d'attaque 1 est un circuit à sortie différentielle. Le circuit 1 reçoit en entrée un signal à travers une ligne de signal 10 provenant d'une source de signal non-illustrée. Le circuit 1 a une borne de sortie positive 2 qui délivre en sortie un signal régulier et une borne de sortie négative 3 qui délivre en sortie un signal opposé au signal régulier. La borne de sortie positive 2 est connectée à des bornes d'entrée positives 6 des charges Al à An, à travers une ligne de signal 4 dans l'ordre des charges Al, A2,.... An-l et An. La borne de sortie négative 3 est connectée aux bornes d'entrée négative 7 des charges Al à An, à travers une ligne de signal 5 dans un ordre opposé à la connexion mentionnée ci-dessus entre la borne positive 2 et les bornes positives 6, c'est-à-dire, dans l'ordre' des charges An, An-l,..., A2 et Al. En ce qui concerne le circuit de sortie différentiel constituant une partie de sortie du circuit d'attaque 1 et le circuit d'entrée différentiel constituant une partie d'entrée de chacune des différentes charges Ai, A2,..., An-l et An, il existe un grand nombre d'exemples bien connus des hommes de l'art et l'un quelconque d'entre eux peut être utilisé pour la présente invention. Bien qu'un point de connexion entre la ligne de signal 4 et la borne d'entrée positive 6 et un point de connexion entre la ligne de signal 5 et la borne d'entrée négative 7 de chaque charge soient représentés sur la figure 1 comme s'ils étaient séparés l'un de l'autre dans un but d'explication, les points sont dans les mêmes positions sur les lignes de signal 4 et 5, qui sont agencées en parallèle entre elles. Le fonctionnement du mode de réalisation va ensuite être décrit. En se référant à la figure 2, les temps de transition des signaux sur les bornes d'entrée positives 6 des charges respectives Ai, A2,. , An-1 et An deviennent progressivement plus longs dans l'ordre Ai, A2,... An-1 et An. Ceci est dû au fait que chacune des bornes d'entrée positives 6 est connectée en séquence à la borne de sortie positive 2 à travers la ligne de signal 4 dans l'ordre des charges..DTD: Ai, A2,..., An-1 et An. D'autre part, les temps de transition des signaux sur les bornes d'entrée négatives 7 des charges respectives Ai, A2,..., An-1 et An deviennent progressivement plus longs dans l'ordre An, An-1.... A2 et Ai. Cet ordre est opposé à l'ordre de la connexion mentionnée cidessus entre la borne positive 2 et les bornes d'entrée positives 6. Ceci est dû au fait que chacune des bornes d'entrée négative 7 est connectée en séquence à la borne de sortie négative 3 à travers la ligne de signal 5 dans l'ordre des charges An, An-1,..., A2 et Al. En conséquence, comme représenté sur la figure 2, la prolongation des temps de transition des signaux au niveau des bornes d'entrée 6 et 7 de chacune des charges Ai, A2,...., An-1 et An est opposée entre l'entrée positive et l'entrée négative et les temps o les niveaux de tension respectifs de l'entrée positive et négative au niveau des bornes d'entrée 6 et 7 deviennent égaux ou sensiblement égaux, sont identiques ou sensiblement identiques entre eux dans chaque charge. Puisque chacune des charges Ai, A2,..., An-1 et An est un circuit d'entrée différentiel, le temps o un signal est appliqué à l'entrée de chacune des charges Ai, A2,... An-1 et An est le temps o les niveaux de tension respectifs de l'entrée positive et de l'entrée négative au niveau des bornes d'entrée 6 et 7 de chacune des charges Ai, A2,..., An- 1 et An deviennent égaux ou sensiblement égaux entre eux. Ainsi, les temps o les signaux sont appliqués à l'entrée de chaque charge Ai, A2,.. .,. An-1 et An sont identiques ou sensiblement identiques. En conséquence, le décalage temporel, différence de temps o un signal à distribuer est appliqué à l'entrée des charges respectives, peut être empêché ou réduit. De cette manière, puisque les temps o un signal est appliqué à l'entrée des charges respectives sont identiques ou sensiblement identiques entre eux, le décalage temporel pouvant être provoqué par des facteurs apparaissant ultérieurement tels qu'une variation de température, est également automatiquement compensé sans nécessiter de main-d'oeuvre et d'équipement particulier pour effectuer un réglage de décalage temporel initial ou analogue. Il est ainsi possible d'améliorer facilement la vitesse de fonctionnement d'un dispositif et de rendre le dispositif assez performant. Le circuit de distribution de signal du mode de réalisation est très simple, car il comporte, outre les n (n est un entier satisfaisant à n> l) charges pour recevoir des signaux, un circuit d'attaque et des lignes de signaux, positives et négatives. En conséquence, un circuit de distribution de signal qui est, non seulement de faible coût, mais dont il est également facile de modifier la configuration, peut être mis en oeuvre. Il est facile, par exemple, de modifier le nombre de charges. De plus, puisque le circuit de distribution de signal utilise des circuits d'entrée/sortie différentiels, chacun d'entre eux étant connecté à deux signaux positifs et négatifs, le bruit de mode commun (par exemple, le bruit couplé avec une diversité de sources d'alimentation ou un potentiel de masse) apparaissant au milieu de la distribution d'un signal, est annulé entre les entrées positives et négatives au niveau de chaque charge. En conséquence, le circuit de distribution de signal du mode de réalisation est à peine influencé par ce bruit, qui augmente lorsque le dispositif accélère et tente d'accélérer et peut fournir un circuit de distribution de signal qui est le plus convenable pour un fonctionnement à grande vitesse. Un deuxième mode de réalisation de la présente invention va ensuite être décrit en détail. Comme on le voit bien d'après le premier mode de réalisation, pour qu'un circuit de distribution de signal de la présente invention fonctionne de manière efficace, il est nécessaire qu'un signal atteigne les bornes d'entrée de toutes les charges à l'intérieur des temps de transition des signaux positifs et négatifs distribués aux bornes d'entrée de chaque charge. En référence au schéma de forme d'onde de signal de la figure 2, plus le nombre de charges est important, plus le temps de transition d'un signal distribué aux bornes d'entrée de chaque charge devient long. Le temps d'atteinte d'un signal est proportionnel à la distance entre le circuit de sortie différentiel et une charge. En conséquence, si la distance entre le circuit de sortie différentiel et une charge est raccourcie et que la densité de montage des charges à l'intérieur de sa distance spécifiée est rendue importante, un temps de transfert de signal vers toutes les charges est raccourci dans son ensemble et le temps de transition d'un signal est prolongé, sur la base du nombre de charges, ainsi, un signal atteint les bornes de sortie de toutes les charges à l'intérieur du temps de transition du signal. En se référant à la figure 3, chacune des lignes de signal 4 et 5 est séparée en une pluralité de lignes de signaux. Les charges sont connectées à chacune des lignes de signaux de la même manière que le premier mode deréalisation. Les éléments ayant les mêmes symboles que sur la figure 1 ont la même configuration que sur la figure 1. La borne de sortie positive 2 du circuit d'attaque 1 a des bornes d'entrée positives 6 connectées séquentiellement à celles-ci à travers les différentes lignes de signaux séparées 4 dans l'ordre des charges B1, B2,..., Bn-1 et Bn à G1, G2,..., Gn-1, Gn. La borne de sortie négative 3 du circuit d'attaque 1 a des bornes d'entrée négatives 7 connectées séquentiellement à celles-ci à travers la pluralité de lignes de signaux séparées 5 dans un ordre opposé à celui de la connexion mentionnée ci-dessus entre la borne positive 2 et les bornes positives 6, c'est-à-dire dans l'ordre des charges Bn, Bn-1,.... . B2 et B1 à Gn, Gn-1,..... G2 et G1. Bien qu'un point de connexion de la ligne de signal 4 et la borne d'entrée positive 6 et un point de connexion de la ligne de signal 5 et de la borne d'entrée négative 7 de chaque charge soient représentés sur la figure 3 comme s'ils étaient séparés les uns des autres, comme expliqué dans le premier mode de réalisation, les points sont dans les mêmes positions sur les lignes de signal 4 et 5, qui sont agencées en parallèle entre elles. De cette manière, une ligne de signal est divisée en une pluralité de lignes de signal, la borne de sortie positive 2 est connectée séquentiellement à travers la pluralité de lignes de signal séparées 4 aux bornes d'entrée positive respectives 6 et la borne de sortie négative 3 est connectée séquentiellement à travers la pluralité de lignes de signal séparées 5 aux bornes d'entrée négatives respectives 7 dans un ordre opposé à celui de la connexion de la borne positive 2 et des bornes positives 6. En conséquence, le nombre de charges à l'intérieur d'une distance spécifiée augmente et la densité de montage devient supérieure. Puisque un temps de transfert de signal vers toutes les charges est raccourci et que le temps de transition d'un signal distribué aux bornes d'entrée de chaque charge est prolongé, le signal atteint les bornes d'entrée de l'ensemble des charges à l'intérieur du temps de transition du signal positif et du signal négatif à distribuer aux bornes d'entrée de chaque charge. Ce mode de réalisation a été expliqué avec pour hypothèse que le nombre de charge est B1 à Gn, toutefois, cette hypothèse est par commodité seulement et elle n'est pas limitée à ce nombre. Un troisième mode de réalisation de la présente invention va ensuite être décrit en détail. Comme on le voit d'après le deuxième mode de réalisation, le temps d'atteinte de signal est proportionnel à la distance entre le circuit de sortie différentiel et une charge et plus le nombre de charges est important, plus le temps de transition d'un signal distribué aux bornes d'entrée de chaque charge devient long. En d'autres termes, à mesure que la distance vers une charge devient plus courte, le temps d'atteinte de signal devient proportionnel au nombre de charges, c'est-à- dire à la somme des capacités des charges. En conséquence, si le nombre de charges peut être augmenté à l'intérieur d'une courte distance vers les charges, il est possible de faire fonctionner plus efficacement le circuit de distribution de signal de la présente invention. En se référant à la figure 4, les lignes de signal sont chacune sous forme de treillis et sont agencées en parallèle entre elles. Les charges respectives sont connectées aux lignes de signal à des positions spécifiées sur le treillis de chacune des lignes de signal, de la même manière que dans le premier mode de réalisation. Cependant, dans le deuxième mode de réalisation, une ligne de signal est séparée en une pluralité de lignes de signal et chacune des lignes de signal séparées a les charges respectives connectées à celle-ci de la même manière que dans le premier mode de réalisation. La borne de sortie positive 2 du circuit d'attaque 1 est connectée à la ligne de signal 4. La borne de sortie négative 3 du circuit d'attaque 1 est connectée à la ligne de signal 5. Les lignes de signal 4 et 5 sont chacune sous forme de treillis et sont agencées en parallèle entre elles. La borne de sortie positive 2 est connectée en séquence aux bornes d'entrée positive respectives 6 à travers la ligne de signal en forme de treillis 4 dans l'ordre des charges Hi, H2,..., Hn-1 et Hn. La borne de sortie négative 3 est connectée en séquence aux bornes d'entrée négatives 7 à travers la ligne de signal en forme de treillis 5 dans un ordre inverse à celui de la connexion entre la borne positive 2 et les bornes négatives 6, c'est- à-dire, dans l'ordre des charges Hn, Hn-1,..., H2 et Hi. Puisque les lignes de signal 4 et 5 sont chacune en forme de treillis, un signal se propage, non seulement dans une direction, mais également dans la direction vers la gauche et vers la droite à travers un point d'intersection du treillis. En conséquence, les signaux se propagent de manière radiale à partir des points de branchement 4A et 5A lorsque les points de branchement 4A et 5B sont des bases pour les lignes de signal 4 et 5. En d'autres termes, on peut dire dans ce mode de réalisation qu'un temps de transfert de signal est déterminé par la zone s'étendant à partir des points de branchement 4A et 5B des lignes de signal 4 et 5. Bien qu'un point de connexion de la ligne de signal en forme de treillis 4 et la borne d'entrée positive 6 et un point de connexion de la ligne de signal en forme de treillis 5 et la borne d'entrée négative 7 de chaque charge soient représentés sur la figure 4 comme s'ils étaient séparés l'un de l'autre et que les lignes de signal en forme de treillis 4 et 5 soient également représentées comme si elles étaient séparées l'une de l'autre, comme expliqué dans le premier et le deuxième modes de réalisation, ceci est uniquement dans un but de commodité d'explication et les points sont dans les mêmes positions sur les lignes de signal 4 et 5 qui sont agencées en parallèle entre elles. Et bien que ce mode de réalisation soit décrit en se basant sur l'hypothèse selon laquelle le nombre de charges est Hi, H2,..., Hn-1 et Hn, il n'est pas limité à ce nombre. Toutes les lignes de signal étant agencées en parallèle entre elles peuvent également être formées, non seulement sous la forme d'un treillis, mais également d'une plaque ou d'une bande. De cette manière, puisque les lignes de signal sont chacune en forme de treillis et agencées en parallèle entre elles et que chaque charge est connectée à chaque ligne de signal à une position spécifiée sur le treillis, le nombre de charges peut être augmenté et un effet similaire au deuxième mode de réalisation peut être obtenu. C'est-à-dire que lorsque les lignes de signal sont chacune en forme de treillis, le nombre de charges à l'intérieur d'une distance spécifiée est accru et la densité de montage des charges est également accrue. Puisqu'un temps de transfert de signal vers toutes les charges est raccourci et que le temps de transition d'un signal distribué aux charges respectives est prolongé, un signal atteint les bornes d'entrée de toutes les charges à l'intérieur du temps de transition du signal positif et du signal négatif à distribuer aux bornes d'entrée de chaque charge. En conséquence, il est évident que le circuit de distribution de signal du troisième mode de réalisation fonctionne très efficacement, par exemple, comme circuit de distribution de signal qui distribue un signal à un certain nombre de charges montées de manière dense (par exemple, des circuits de bascule) tel qu'un circuit de distribution d'horloge à l'intérieur d'un circuit intégré ou analogue. Bien que cette invention ait été décrite selon les modes de réalisation préférés décrits ci-dessus, il est maintenant possible aux hommes de l'art de mettre cette invention en pratique de diverses autres manières. REVENDICATIONS 1. Un circuit de distribution de signal comprenant: un premier élément (1) qui délivre en sortie un premier signal et un deuxième signal qui est opposé audit premier signal; une première ligne de signal (4) sur laquelle est transmis ledit premier signal; une deuxième ligne de signal (5) sur laquelle est transmis ledit deuxième signal; et une pluralité de deuxièmes éléments (Ai,- A2, An-1, An), chacun d'entre eux étant connecté à ladite première ligne de signal (4) dans un premier ordre et connecté à ladite deuxième ligne de signal (5) dans un deuxième ordre, caractérisé en ce que ledit deuxième ordre est opposé audit premier ordre. 2. Le circuit de distribution de signal selon la revendication 1, caractérisé en ce que ledit premier élément (1) comporte un circuit à sortie différentielle. 3. Le circuit de distribution de signal selon la revendication 1, caractérisé en ce que chacun desdits deuxièmes éléments (A1, A2,...,An-1, An) comporte un circuit d'entrée différentiel. 4. Le circuit de distribution de signal selon la revendication 1, caractérisé en ce que chacune parmi ladite première ligne de signal (4) et ladite deuxième ligne de signal (5) est divisée. 5. Le circuit de distribution de signal selon la revendication 4, caractérisé en ce que ladite première ligne de signal (4) comporte une première et une deuxième lignes de séparation; en ce que ladite deuxième ligne de signal comporte une troisième et une quatrième lignes de séparation; en ce qu'un premier groupe desdits deuxièmes éléments (Al, A2,...,An-l, An) sont connectés à ladite première ligne de séparation dans un troisième ordre et à ladite troisième ligne de séparation dans un ordre opposé audit troisième ordre; et en ce qu'un deuxième groupe desdits deuxièmes éléments (Al, A2,...,An-l, An) sont connectés à ladite deuxième ligne de séparation dans un quatrième ordre et à ladite quatrième ligne de séparation dans un ordre opposé audit quatrième ordre. 6. Le circuit de distribution de signal selon la revendication 5, caractérisé en ce que ladite première ligne de séparation et ladite troisième ligne de séparation sont parallèles. 7. Le circuit de distribution de signal selon la revendication 6, caractérisé en ce que ladite deuxième ligne de séparation et ladite quatrième ligne de séparation sont parallèles. 8. Le circuit de distribution de signal selon la revendication 1, caractérisé en ce que ladite première ligne de signal (4) comporte une première partie en forme de treillis; et en ce que ladite deuxième ligne de signal (5) comporte une deuxième partie en forme de treillis. 9. Le circuit de distribution de signal selon la revendication 8, caractérisé en ce que les parties en forme de treillis de ladite première ligne de signal (4) et de ladite deuxième ligne de signal (5) sont parallèles. 10. Un circuit de distribution de signal comprenant: un premier élément (1) qui délivre en sortie un premier signal et un deuxième signal qui est opposé audit premier signal; une première ligne de signal (4) sur laquelle est transmis ledit premier signal; une deuxième ligne de signal (5) sur laquelle est transmis ledit deuxième signal; et une pluralité de deuxièmes éléments (Al, A2, An-1, An), chacun d'entre eux recevant en entrée ledit premier signal provenant de ladite première ligne de signal (4) et ledit deuxième signal provenant de ladite deuxième ligne de signal (5), caractérisé en ce que les temps o les niveaux dudit premier signal et dudit deuxième signal sont égaux ou sensiblement égaux, coïncident ou coïncident sensiblement, pour chaque deuxième élément. 11. Le circuit de distribution de signal selon la revendication 10, caractérisé en ce que ledit premier élément (1) comporte un circuit à sortie différentielle. 12. Le circuit de distribution de signal selon la revendication 10, caractérisé en ce que chacun desdits deuxièmes éléments (Al, A2,...,An-1, An) comporte un circuit d'entrée différentiel. 13. Le circuit de distribution de signal selon la revendication 10, caractérisé en ce que chacune parmi ladite première ligne de signal (4) et ladite deuxième ligne de signal (5) est divisée. 14. Le circuit de distribution de signal selon la revendication 13, caractérisé en ce que ladite première ligne de signal (4) comporte une première et une deuxième lignes de séparation; en ce que ladite deuxième ligne de signal comporte une troisième et une quatrième lignes de séparation; en ce qu'un premier groupe desdits deuxièmes éléments (A1, A2,...,An-l, An) reçoivent en entrée ledit premier signal provenant de ladite première ligne de séparation et ledit deuxième signal provenant de ladite troisième ligne de séparation; et en ce qu'un deuxième groupe desdits deuxièmes éléments (Al, A2,...,An-l, An) reçoivent en entrée ledit premier signal provenant de ladite deuxième ligne de séparation et ledit deuxième signal provenant de ladite quatrième ligne de séparation. 15. Le circuit de distribution de signal selon la revendication 14, caractérisé en ce que ladite première ligne de séparation et ladite troisième ligne de séparation sont parallèles. 16. Le circuit de distribution de signal selon la revendication 15, caractérisé en ce que ladite deuxième ligne de séparation et ladite quatrième ligne de séparation sont parallèles. 17. Le circuit de distribution de signal selon la revendication 10, caractérisé en ce que ladite première ligne de signal (4) comporte une première partie en forme de treillis; en ce que ladite deuxième ligne de signal (5) comporte une deuxième partie en forme de treillis; et en ce que chacun desdits deuxièmes éléments (Al, A2,...,An- l, An) reçoit en entrée ledit premier signal provenant de ladite première partie et ledit deuxième signal provenant de ladite deuxième partie. 18. Le circuit de distribution de signal selon la revendication 17, caractérisé en ce que les parties en forme de treillis de ladite première ligne de signal (4) et de ladite deuxième ligne de signal (5) sont parallèles. 19. Un procédé de connexion d'une pluralité de charges (AI, A2,...,An-1, An) à une première (4) et une deuxième (5) lignes de signal, qui sont respectivement allouées à un signal régulier et à un signal opposé audit signal régulier, comprenant: la connexion des charges (AI, A2,...,An-1, An) auxdites premières lignes de signal dans un premier ordre; et la connexion des charges (Al, A2,...,An-1, An) auxdites deuxièmes lignes de signal dans un ordre opposé audit premier ordre. 20. Le procédé selon la revendication 19, caractérisé en ce que les temps o les niveaux des signaux appliqués à l'entrée de chacune desdites charges provenant de ladite première ligne de signal (4) et de ladite deuxième ligne de signal (5) deviennent égaux ou sensiblement égaux, coïncident ou coïncident sensiblement, dans chaque charge (Al, A2, An-1, An).