FR 2783659 A1 20000324 FR 9811865 A 19980923 La présente invention concerne un dispositif et un procédé de communication et des systèmes les utilisant. Elle se situe dans le cadre des Desk Area Network (ou DAN, la notion de DAN se situant entre celle de System Area Network et celle de réseau local d'entreprise, les distances se comptant ici en mètres ou en dizaines de mètres) et elle s'applique en particulier aux réseaux de communication, en particulier aux réseaux locaux, aux systèmes informatiques et aux applications distribuées temps réel. Dans un Desk Area Network se situant dans le cadre de l'invention, un accès à un réseau de type WAN (Wide Area Network pour réseau de grande étendue, dans lequel les distances se comptent en kilomètres, voire en milliers de kilomètres), est partagé entre plusieurs noeuds du réseau. Par exemple: - les noeuds du réseau DAN communiquent entre eux à travers un réseau de type IEEE 1355 (appelé aussi par la suite Ds-Link avec "DS" pour codage "Data-Strobe"), et - I'accès de type WAN accède à un réseau ATM ("Asynchronous Transfert Mode" pour mode de transfert asynchrone). L'invention vise, en particulier, à ce que chaque noeud du réseau transmette et traite des informations et soit capable d'émettre ou de recevoir des informations du réseau WAN, de telle manière que tous les noeuds soient interchangeables vis-à-vis de l'accès au réseau WAN. L'invention a encore pour but de permettre la connexion de l'un quelconque des noeuds à un réseau de type WAN, accès partagé par tous les autres noeuds. L'invention a aussi pour but de permettre le transfert de données d'un réseau dit " externe " WAN (par exemple de type ATM) vers un autre réseau, dit " interne " DAN (par exemple répondant à la norme IEEE 1355). L'invention a aussi pour but de permettre le transfert de données entre chacun de ces réseaux et un bus (par exemple de type PCI, initiales de "Peripheral Component Inter-connect" pour composant d'interconnexion de périphériques) et vice-versa. A cet effet, la présente invention vise un dispositif de communication caractérisé en ce qu'il comporte: - un composant d'interfaçage entre: un réseau dit "extemrne" fonctionnant avec un premier protocole de communication, un circuit d'interfaçage mettant en oeuvre un deuxième protocole de communication différent du premier protocole, et un bus, ledit composant d'interfaçage possédant un mode de fonctionnement en communication avec le réseau externe et un mode de fonctionnement sans communication avec le réseau extemrne, - un commutateur de réseau interne relié audit circuit d'interfaçage et adapté, d'une part, à faire véhiculer des messages entre différents liens d'un réseau interne et, d'autre part, à véhiculer des messages entre un lien du réseau interne et soit ledit composant d'interfaçage, soit ledit bus, - un commutateur de contrôle adapté à faire commuter simultanément le mode de fonctionnement du composant d'interfaçage et le commutateur de réseau interne. Grâce à ces dispositions, la commutation simultanée du mode de fonctionnement et du commutateur de réseau interne évite des incohérences de fonctionnement des différents moyens mis en oeuvre. En outre, selon qu'une communication avec le réseau externe est mise en oeuvre, ou non, le commutateur de réseau interne et le circuit d'interfaçage mettent respectivement en communication: - soit le réseau externe avec, d'une part, le bus et, d'autre part, le réseau interne, - soit, d'une part, le réseau interne et, d'autre part, le bus. Lorsque tous les noeuds du réseau interne sont équipés du dispositif tel que succinctement exposé ci-dessus, ils sont interchangeables, c'est-àdire que chacun d'entre eux peut être relié au réseau externe. Selon des caractéristiques particulières, le composant d'interfaçage est relié au circuit d'interfaçage par un port d'entrée/sortie, ledit composant d'interfaçage et ledit commutateur de réseau étant reliés entre eux d'une part par l'intermédiaire dudit bus et, d'autre part, par l'intermédiaire dudit port d'entrée/sortie. Grâce à ces dispositions, les deux réseaux sont reliés entre eux, en parallèle, de deux manières différentes, dont l'une, qui passe par un bus, permet lorsqu'un moyen de traitement est relié audit bus, d'effectuer des traitements sur ces données. Selon des caractéristiques particulières, le dispositif de communication tel que succinctement exposé ci-dessus comporte: - un moyen de traitement d'en-tête comportant: un moyen de détermination d'en- tête interne adapté, pour chaque paquet qui parvient audit dispositif par l'intermédiaire du réseau externe et qui comporte un en-tête externe dit "initial", à déterminer un en-tête interne dépendant de l'en-tête extemrne, et à déterminer un nouvel en-tête externe dépendant de l'en- tête externe initial, un moyen de remplacement d'en-tête extemrne adapté à remplacer l'en- tête externe initial par le nouvel en-tête externe, et un moyen d'ajout d'en-tête adapté à ajouter l'en-tête interne, à chaque paquet qui parvient audit dispositif par l'intermédiaire du réseau externe, le paquet interne comportant ainsi l'en-tête interne ajouté et le nouvel en- tête externe; et - un moyen de mémorisation intermédiaire adapté à recevoir les données provenant de l'un des réseaux, au débit du protocole associé audit réseau et à les foumrnir à destination de l'autre desdits réseaux, au débit du protocole associé audit réseau. Grâce à ces dispositions, les flux de données qui peuvent être différents sur les deux réseaux, sont adaptés, et les en-têtes nécessaires à la transmission de données sur le réseau interne sont constituées par le moyen de traitement d'en- tête. Selon un deuxième aspect, la présente invention vise un procédé de communication mettant en oeuvre: - un composant d'interfaçage entre: un réseau dit "externe" fonctionnant avec un premier protocole de communication, un circuit d'interfaçage mettant en oeuvre un deuxième protocole de communication différent du premier protocole, et un bus, ledit composant d'interfaçage possédant un mode de fonctionnement en communication avec le réseau extemrne et un mode de fonctionnement sans communication avec le réseau extemrne, - un commutateur de réseau interne relié audit circuit d'interfaçage et adapté, d'une part, à faire véhiculer des messages entre différents liens d'un réseau interne et, d'autre part, à véhiculer des messages entre un lien du réseau interne et soit ledit composant d'interfaçage, soit ledit bus, caractérisé en ce qu'il comporte: - une opération de contrôle de commutation au cours de laquelle on fait commuter simultanément le mode de fonctionnement du composant d'interfaçage et le commutateur de réseau interne. L'invention vise aussi un réseau, un ordinateur, une caméra, un télécopieur, un copieur, une imprimante et un scanner, caractérisés en ce qu'ils comportent un dispositif tel que succinctement exposé ci-dessus. L'invention vise aussi: - un moyen de stockage d'informations lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique caractérisé en ce qu'il permet la mise en ceuvre du procédé de l'invention telle que succinctement exposée ci-dessus, et - un moyen de stockage d'informations amovible, partiellement ou totalement, et lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique caractérisé en ce qu'il permet la mise en oeuvre du procédé de l'invention telle que succinctement exposée cidessus. Les caractéristiques préférentielles ou particulières, et les avantages de ce procédé, de ce réseau, de cet ordinateur, de cette caméra, de ce télécopieur, de ce copieur, de cette imprimante, et de ce scanner et de ces moyens de stockage d'information étant identiques à ceux du dispositif tel que succinctement exposé ci-dessus, ces avantages ne sont pas rappelés ici. D'autres avantages, buts et caractéristiques de la présente invention ressortiront de la description qui suit, faite en regard des dessins annexés, dans lesquels: - la figure 1 représente, schématiquement, un ensemble de noeuds de communication formant un réseau "interne" DAN ("Desk Area Network" pour réseau de petite étendue), I'un desdits noeuds étant relié à un réseau "exteme" WAN (" Wide Area Network " pour réseau de grande étendue); - la figure 2 représente, schématiquement, I'un des noeuds illustrés en figure 1 et qui ne sont pas reliés au réseau externe; - la figure 3 représente, schématiquement, le noeud illustré en figure 1 et relié au réseau exteme; - la figure 4 est un schéma fonctionnel d'un composant d'interfaçage incorporé aux noeuds illustrés en figures 2 et 3; - la figure 5 représente des premiers chemins de données, correspondant à un mode de fonctionnement dit " deuxième " du composant d'interfaçage illustré en figure 4; - la figure 6 représente des seconds chemins de données, correspondants à un mode de fonctionnement dit " premier" du composant d'interfaçage illustré en figure 4; - la figure 7 représente, schématiquement, un circuit électronique des noeuds de communication illustrés en figure 1, ledit circuit électronique étant destiné à effectuer une commutation dynamique de bus; - la figure 8 représente, schématiquement, un organigramme de gestion dynamique de port d'entrée/sortie illustré en figure 7; - la figure 9 représente, schématiquement, un organigramme de fonctionnement d'un circuit électronique du noeud illustré en figure 3, pour la réception de données en provenance du réseau externe; - la figure 10 représente, schématiquement, un circuit électronique incorporé dans les noeuds du réseau illustrés en figure 1; - la figure 11 représente, schématiquement, un circuit électronique incorporé dans les noeuds du réseau illustrés en figure 1; et - la figure 12 représente, schématiquement des paquets de données en cours de transfert dans l'un des noeuds illustrés en figure 1. Pour un réseau domestique interne DAN 101 représenté en figure 1, des échanges de données peuvent se faire à l'intérieur du DAN entre différents noeuds 102, 103, 104, 105 et 106 mais aussi avec un réseau local externe WAN , par l'intermédiaire du noeud 102. Ces échanges sont faits par l'intermédiaire de liens internes 107. Le noeud 102 possède, en effet, la particularité d'être simultanément relié au réseau interne 101 DAN et au réseau externe 110 WAN. Dans le mode de réalisation décrit et représenté, le réseau interne 101 est de type défini par la norme IEEE 1355 et le réseau externe WAN 110 est de type défini par la norme ATM. Comme illustré en figures 2 et 3, chaque noeud du réseau interne 101 possède les trois composants principaux suivants: - un moyen de traitement 209, - un composant d'interfaçage 210, et - un circuit d'interfaçage 211. Le composant d'interfaçage 210 présente trois interfaces: - une interface vers le réseau externe 110 ATM (figure 3), et - une interface UTOPIA (pour "Universal Test and Operations Physical Interface for ATM" signifiant interface physique de tests et d'opérations universelle pour ATM), vers le circuit d'interfaçage 211. Le moyen de traitement 209 (constitué d'un microprocesseur) est relié au composant d'interfaçage 210 par l'intermédiaire d'un bus 215 de type PCI. Le composant d'interfaçage 210 est relié au circuit d'interfaçage 211 par les bus 212, 213 et 214 constituant l'interface UTOPIA. Le bus 214 permet de connecter les signaux de contrôle du composant d'interfaçage 210 aux signaux de contrôle du circuit d'interfaçage 211. Certains de ces signaux de contrôle sont émis par le composant d'interfaçage 210 et reçus par le circuit d'interfaçage 211, d'autres sont émis par le circuit d'interfaçage 211 et reçus par le composant d'interfaçage 210, ceci conformément à la norme UTOPIA. Le composant d'interfaçage 210 est, dans le mode de réalisation décrit et représenté, constitué d'un composant LASAR (marque déposée) de PMC- Sierra (marque déposée), composant réalisant à la fois la couche physique, la couche ATM et la couche AAL 5. Ses deux bus de données 212 et 213 sont donc bi- directionnels. Ce composant d'interfaçage 210 ne peut utiliser toutes les interfaces simultanément, c'est-à-dire que tous les chemins de données ne sont pas possibles simultanément. Dans le premier mode de fonctionnement du composant d'interface LASAR 210, une communication est établie avec le réseau extemrne: - le bus 213 transmet les données du circuit d'interfaçage 211 vers le composant d'interfaçage 210, et - le bus 212 transmet les données du composant d'interfaçage 210 vers le circuit d'interfaçage 211. En revanche, dans le deuxième mode de fonctionnement du composant d'interface LASAR, mode dans lequel aucune communication n'est établie avec le réseau exteme: - le bus 212 transmet les données du circuit d'interfaçage 211 vers le composant d'interfaçage 210, et - le bus 213 transmet les données du composant d'interfaçage 210 vers le circuit d'interfaçage 211. On rappelle ici que le modèle en couches de l'ATM présente trois couches: - la couche dite "MAAL" (pour "ATM Adaptation Layer ", couche d'adaptation d'ATM), - la couche dite "ATM" et - la couche dite "physique". L'interface UTOPIA est définie, par la norme ATM, comme intervenant entre la couche physique et la couche ATM du modèle ATM. Cette norme ATM/UTOPIA définit entre les deux couches deux bus monodirectionnels (Tx) et (Rx) et des signaux de contrôle. La norme prévoit que le bus Tx transfère les données de la couche ATM vers la couche physique et que le bus Rx transmette les données de la couche physique vers la couche ATM. Dans le noeud 102 (figure 3), le composant d'interfaçage 210 reçoit et émet des données sur le réseau ATM WAN 110, par l'intermédiaire du support physique 208, ce support physique pouvant être une paire torsadée ou de la fibre optique. Comme indiqué en figure 5, deux broches Txphybp 501 et Rxphybp 502 du composant d'interfaçage 210, permettent de configurer ce composant dans un mode ou dans un autre selon que l'on utilise, ou non, l'interface extérieure vers le réseau extemrne 110. La figure 5 représente les chemins de données possibles dans le composant d'interfaçage 210 lorsqu'il est configuré pour fonctionner sans utiliser son interface vers le réseau extemrne 110 ATM, lorsque les deux broches Txphybp 501 et Rxphybp 502 sont connectées au signal continu +5 Volts. Le composant d'interfaçage 210 est configuré comme indiqué dans la figure 5 lorsqu'il se trouve dans l'un des noeuds du réseau interne 101 qui ne sont pas reliés au réseau extemrne 110: les noeuds 103, 104,105 et 106. La figure 6 représente les chemins de données possibles dans le composant d'interfaçage 210 lorsqu'il est configuré pour fonctionner en utilisant son interface vers le réseau extemrne 110 ATM, lorsque les deux broches Txphybp 501 et Rxphybp 502 sont connectées à la masse 601. Le composant d'interfaçage 210 peut être configuré comme dans la figure 6 lorsqu'il se trouve dans un noeud relié au réseau extemrne 110, comme c'est le cas pour le noeud 102. La configuration se fait en modifiant la valeur du signal connecté aux deux broches Txphybp 501 et Rxphybp 502, entre un signal de tension positive 503 (figure 5) ou la masse électrique 601 (figure 6), comme illustré en figure 8 (opérations 804 et 808). Lorsque des données arrivent sur le noeud 102, provenant du réseau extemrne 110, ces données sont soit destinées au noeud 102, soit à l'un des autres noeuds du réseau interne 101. Le composant d'interfaçage 210 analyse l'en-tête du message ATM reçu et, en fonction du résultat de cette analyse, détermine si les données sont destinées ou non au noeud 102. Si ces données sont destinées au noeud 102, elles transitent alors directement vers le bus PCI 215. Si ces données sont destinées à un autre noeud du réseau intemrne 101, elles sont transférées vers le réseau intemrne 101, sur un lien 107 (figure 1), à travers l'interface UTOPIA et le circuit d'interfaçage 211 convertit ces données au format approprié (ici le format DS-Link, voir figures 11 et 12) afin de respecter le protocole utilisé sur le réseau interne 101. Les données sont transmises du composant d'interfaçage 210 au circuit d'interfaçage 111 par l'intermédiaire du bus 212 Rx (dans ce cas, le composant d'interfaçage 210 représente la couche physique). Lorsque ces données arrivent sur l'autre noeud du réseau interne 101, elles sont reçues à travers un lien 107 par le circuit d'interfaçage 211 et transmises à travers l'interface UTOPIA au bus PCI 215 (voir figure 2). Le circuit d'interfaçage 211 représente, dans ce cas, le niveau physique et, en conséquence, les données sont donc reçues par le composant d'interfaçage 210, sur son bus 213 Rx (il représente alors la couche ATM). Les données sont transmises par le composant d'interfaçage 210 au moyen de traitement 209 par l'intermédiaire du bus 215. En figure 7, on observe, entre le composant d'interfaçage 210, commandé par un contrôleur logique 1110, et le circuit d'interfaçage 211, trois circuits 1121, 1122 et 1123, de type 74FCT16245, bien connus de l'homme du métier. Pour ces trois composants, lorsque leur broche de configuration "dire' est connectée à la masse: - les données passent du bus B (relié au composant d'interfaçage 210 pour le composant 1122 et au circuit d'interfaçage 211 pour le composant 1121) vers le bus A (relié au circuit d'interfaçage 211 pour le composant 1122 et au composant d'interfaçage 210 pour le composant 1121) lorsque le signal "en" est activé à l'état "bas", et - lorsque le signal "en" est activé à l'état "haut", le bus relié au port "A" est en haute impédance. Les circuits 1120 et 1130 sont des mémoires de type "premier entré, premier sorti" (mémoire connue sous le nom de FIFO pour "first in, first out", en anglais), par exemple de type IDT72831, IDT étant une marque déposée. Le contrôleur logique 1110 est un circuit programmable de type connu sous le nom de "EPLD" ("Erasable Programmable Logical Device" pour dispositif logique programmable effaçable). En figure 8, on observe qu'à la suite d'une opération d'initialisation 801, au cours d'une opération 802, les broches enl et en2 des composants 1121 à 1123 sont mises à la tension positive + 5 Volts, vcc, par le contrôleur logique 1110. Puis, au cours d'un test 803, on détermine s'il y a une connexion au réseau externe WAN ATM 110, ou non, en déterminant si au moins une application logicielle mise en oeuvre par le processeur 209 a besoin d'une connexion avec le réseau exteme, ou non. Dans une variante non représentée, c'est un événement extemrne qui provoque la commutation simultanée du mode de fonctionnement du composant d'interfaçage 210 LASAR et celle du commutateur DS-Link. Dans une autre variante non représentée, c'est cycliquement que les commutations simultanées sont déclenchées, soit par un dispositif indépendant du microprocesseur 209, soit à son initiative. Lorsque le résultat du test 803 est positif, au cours d'une opération 804, le contrôleur 1110 positionne les signaux Rxphybp et Txphybp à la valeur logique "0" (voir le composant d'interfaçage 210, tel que représenté en figure 7). Puis, au cours d'une opération 805, le contrôleur logique 1110 relie les broches en1 des composants 1121 à 1123 à la tension positive vcc et les broches en2 des composants 1121 à 1123 à la masse. Ensuite, au cours d'une opération 806, le transfert des données entre le réseau externe 110 et le réseau interne 101 est effectué par l'intermédiaire de l'interface UTOPIA. Puis, au cours d'un test 807, on détermine s'il y a une connexion au réseau externe WAN ATM 110, ou non. Lorsque le résultat du test 807 est positif, l'opération 806 est poursuivie. Lorsque le résultat du test 807 est négatif, l'opération 802 est réitérée. Lorsque le résultat du test 803 est négatif, au cours d'une opération 804, le contrôleur 1110 positionne les signaux Rxphybp et Txphybp à la valeur logique "1" (voir le composant d'interfaçage 210, tel que représenté en figure 7). Puis, au cours d'une opération 809, les broches enl des composants 1121 à 1123 sont mises à la masse et les broches en2 des composants 1121 à 1123 sont mises à la tension positive vcc (+5 Volts). Ensuite, au cours d'une opération 810, le transfert des données entre le réseau interne 101 et le bus PCI 215 est effectué par l'intermédiaire de l'interface UTOPIA. Puis, au cours d'un test 811, on détermine s'il y a une connexion au réseau externe WAN ATM 110, ou non. Lorsque le résultat du test 811 est négatif, l'opération 810 est poursuivie. Lorsque le résultat du test 811 est positif, l'opération 802 est réitérée. En figure 9, on a illustré le cas o des données provenant du réseau externe 110, par l'intermédiaire du composant d'interfaçage 210, sont d'abord traitées par le microprocesseur 209 puis sont transmises au réseau interne 101. En figure 9, on observe une opération 901 au cours de laquelle une cellule ATM est reçue sur l'interface physique, reliée au réseau externe 110, du composant d'interfaçcage 210. Ensuite, au cours d'un test 903, des identificateurs de voies Vp et Vc qui sont représentées dans l'en-tête de la cellule reçue sont comparées aux voies logiques placées en mémoire du LASAR 210 au moment de l'initialisation de ce composant et le composant 210 détermine si la cellule considérée est destinée au moyen de traitement 209, ou non. Lorsque le résultat du test 903 est positif, au cours d'une opération 904, le composant 210 active des signaux pour transférer les cellules vers la mémoire du processeur 209. Puis, au cours d'une opération 905, le moyen de traitement 209 traite les cellules mises dans sa mémoire. Ensuite, au cours d'un test 906, le moyen de traitement 209 détermine si le traitement des cellules en mémoire est achevé, ou non. Lorsque le résultat du test 906 est négatif, l'opération 905 est poursuivie. Lorsque le résultat du test 906 est positif, au cours d'une opération 907, le moyen de traitement 209 active les signaux PCI pour transférer les données vers l'adaptateur PCI (voir figure 10). Ensuite, au cours d'une opération 908, le moyen de traitement 209 transfère des données vers l'adaptateur DS-Link relié à l'adaptateur PCI (voir figure 10). Puis, au cours d'une opération 909, on transfère des données vers le commutateur DS-Link 1011 (voir figures 10 et 11). Les données sortent alors sur le réseau interne 101, au cours d'une opération 910. Ensuite, I'opération 904 est réitérée. Lorsque le résultat du test 903 est négatif, au cours d'une opération 920, le contrôleur logique 1110 active des signaux sur UTOPIA et le moyen de traitement 209 transfère des données. Parallèlement, le contrôleur logique 1110 active les différents signaux des composants ATC, FIFOs et adaptateur DS-Link 1002 (voir figure 10) pour le transfert des données vers le commutateur DS-Link 1011. Ensuite, le commutateur DS- Link 1011 effectue le routage automatique des données sur le réseau interne 101 (voir figure 10). Puis, le commutateur DS-Link 1011 effectue la transmission des données sur le réseau interne 101. Ensuite, au cours d'un test 921, on détermine si la mémoire FIFO 1120 est dans l'incapacité de recevoir intégralement la cellule ATM suivante, ou non. Lorsque le résultat du test 921 est négatif, il est réitéré, c'est-à- dire que le transfère de données en entrée et en sortie de la mémoire FIFO 1120 se poursuit. Lorsque le résultat du test 921 est positif, au cours d'une opération 922, le contrôleur logique 1110 active différents signaux des composants ATC, FIFOs et adaptateur DS-Link 1002 (voir figure 10) pour arrêter le transfert des données vers le commutateur DS- Link 1011. Puis, au cours d'un test 923, on détermine si la mémoire FIFO 1120 est vide, ou non. Lorsque le résultat du test 923 est négatif, il est réitéré. Lorsque le résultat du test 923 est positif, l'opération 920 est réitérée. En figure 10, on observe qu'un noeud comporte le processeur hôte 209, associé à une mémoire 1010, le composant d'interfaçage 210 (relié, dans le cas du noeud 102 au réseau externe 110 et non relié à ce réseau externe 110 pour les autres noeuds du réseau interne 101), un commutateur de réseau interne 1011 conforme à la norme IEEE-1355 (basé sur le composant C-104 de la marque déposée SGS-THOMSON). Le contrôleur programmable 1110 est relié à un adaptateur de réseau externe ATM à un réseau interne DS-Link 1003, lui-même relié, d'une part, au composant d'interfaçage LASAR 210 et, d'autre part, à un adaptateur DS-Link 1002 (composant de référence commerciale C-101 de la marque déposée SGS- THOMSON). Le composant programmable 1110 est, par ailleurs, relié à un composant d'adaptation de bus PCI 1015, lui-même relié, d'une part, au bus PCI 215 et, d'autre part, à un adaptateur DS-Link 1001 (composant de référence commerciale C-101 de la marque déposée SGS-THOMSON). En figure 11, on observe, en sus des composants illustrés en figure 7, que le circuit de conversion 211 comporte successivement, dans le sens de transfert de données depuis le réseau externe vers le réseau interne, un composant ATC 1119 (voir son fonctionnement illustré en figure 12), un composant 1117 (identique aux composants 1121 à 1123), une mémoire de type " premier entré, premier sorti " 1115 et un composant 1111 de type 74373 relié au composant 1002. En sens inverse, le circuit de conversion 211 comporte, depuis le composant 1001, un composant 1113 (identique aux composants 1121 à 1123), une mémoire de type " premier entré, premier sorti " 1114, un composant ATC 1116 (voir son fonctionnement illustré en figure 12) et un composant 1118 relié à la mémoire FIFO 1130. En figure 12, on observe, à gauche le format d'un paquet ATM 1201, à l'entrée du composant ATC 1119 (figure 11). Ce paquet 1201 comporte 48 octets de données utilisateurs 1202 aussi appelées "charge utile" et 5 octets d'entête 1203. Ces 5 octets, référencés 1204 à 1208 comportent notamment les informations suivantes: - numéro d'identificateur du chemin virtuel (Vp pour " Virtual Pass Identifier "), - numéro d'identificateur du canal virtuel (Vc pour "Virtual Channel Identifier "), - données de contrôle de flux GFC ("Generic Flow Control" pour "contrôle de flux générique"), - données de contrôle d'erreur d'en-tête HEC ("Header Error Control"), code de détection d'erreur sur l'en-tête, - données de type de charge utile PT ("Payload Type") qui définit la nature de la charge utile, - données de priorité de cellule CLP ("Cell Loss Priority" pour priorité de perte de cellule) qui permet de définir les cellules qui seront susceptibles d'être jetées en priorité en cas de saturation du réseau interne 101. Le composant ATC 1119 se comporte, logiquement, comme une table de correspondance (ou "LUT" pour "Look-Up Table") possédant 1024 entrées et fournissant en sortie cinq octets 1210 à 1214: - un nouveau numéro d'identification de chemin virtuel Vp 1210, - un nouveau numéro d'identification de canal virtuel Vc 1211, - trois octets de routage 1212,1213 et 1214. Les deux premiers octets sont incorporés dans la cellule ATM encapsulée. Les trois derniers octets servent à faire le routage des paquets dans le réseau DS-Link. Ce sont des octets qui sont successivement supprimés lorsque le paquet traverse un commutateur DS-Link. Le champ HEC1 1208, qui provient d'un résultat de calcul basé sur la valeur des différents champs de l'en-tête ATM, est remplacé par un champ HEC2 1238, en fonction des nouvelles valeurs des champs de l'en-tête ATM encapsulé. A droite de la figure 12, on observe un paquet 1220 transmis sur le réseau interne 101 et contenant la charge utile 1202, un nouvel en-tête ATM 1209, qui, dans le mode de réalisation décrit et représenté, est identique à l'en-tête 1203, et l'en-tête DS-Link 1221 constitué des trois octets 1222, 1223 et 1224. Le composant ATC 1116 qui se trouve sur le chemin des cellules provenant du réseau interne et destinées au réseau externe, se comporte, logiquement, comme une table de correspondance (ou "LUT' pour "Look-Up Table") possédant 1024 entrées et fournissant en sortie trois octets: - un nouveau numéro d'identification de chemin virtuel Vp, et - un nouveau numéro d'identification de canal virtuel Vc. On observe ici que le commutateur de réseau interne DS-Link possède, en fait, au moins trois ports susceptibles d'être reliés, chacun, à un lien du réseau interne de telle manière que celui-ci puisse être maillé. Ainsi, I'ajout de commutateur dans le réseau interne ajoute de la bande passante globale au réseau interne. REVENDICATIONS 1. Dispositif de communication, caractérisé en ce qu'il comporte: - un composant d'interfaçage (210) entre: 5. un réseau dit "exteme" (110) fonctionnant avec un premier protocole de communication, un circuit d'interfaçage (1003) mettant en oeuvre un deuxième protocole de communication différent du premier protocole, et un bus (215), ledit composant d'interfaçage possédant un mode de fonctionnement en communication avec le réseau externe et un mode de fonctionnement sans communication avec le réseau exteme, - un commutateur de réseau (1011) interne relié audit circuit d'interfaçage et adapté, d'une part, à faire véhiculer des messages entre différents liens d'un réseau interne (101) et, d'autre part, à véhiculer des messages entre un lien du réseau interne et soit ledit composant d'interfaçage, soit ledit bus, - un commutateur de contrôle (209, 1110) adapté à faire commuter simultanément le mode de fonctionnement du composant d'interfaçage et le commutateur de réseau interne. 2. Dispositif de communication selon la revendication 1, caractérisé en ce que le réseau externe (110) est un réseau à commutation de paquet. 3. Dispositif de communication selon la revendication 2, caractérisé en ce que le réseau externe (110) est un réseau ATM ("Asynchronous Transfert Mode" pour mode de transfert asynchrone). 4. Dispositif de communication selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le réseau interne (101) est un réseau conforme à la norme IEEE 1355. 5. Dispositif de communication selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le commutateur de contrôle (209, 1110) est adapté à être déclenché par un événement externe. 6. Dispositif de communication selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le commutateur de contrôle (209, 1110) comporte un composant programmable (1110) et est adapté à être déclenché par un programme exécuté par ledit composant programmable. 7. Dispositif de communication selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le commutateur de contrôle (209, 1110) est adapté à être déclenché de manière cyclique. 8. Dispositif de communication selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le composant d'interfaçage (210) est relié au circuit d'interfaçage (211) par un port d'entrée/sortie (212 à 214), ledit composant d'interfaçage et ledit commutateur de réseau étant reliés entre eux d'une part par l'intermédiaire dudit bus (215) et, d'autre part, par l'intermédiaire dudit port d'entrée/sortie. 9. Dispositif de communication selon la revendication 8, caractérisé en ce qu'il comporte un moyen de traitement (209) relié audit bus (215). 10. Dispositif de communication selon l'une quelconque des revendications 8 ou 9, caractérisé en ce que ledit commutateur de réseau interne (1011) est non bloquant et comporte au moins quatre ports, dont: deux sont susceptibles d'être reliés au réseau interne (101), - un est relié au composant d'interfaçage (210) et - un est relié au bus (215). 11. Dispositif de communication selon l'une quelconque des revendications 1 à 10, caractérisé en ce qu'il comporte: - un moyen de traitement d'en-tête (209, 1003, 211,1119) comportant: un moyen de détermination d'en-tête interne (1221 à 1223) adapté, pour chaque paquet (1201) qui parvient audit dispositif par l'intermédiaire du réseau externe (110) et qui comporte un en-tête externe dit "initial" (1203), à déterminer un en-tête interne dépendant de l'en-tête extemrne, et à déterminer un nouvel en-tête externe (1209) dépendant de l'en-tête externe initial, un moyen de remplacement d'en-tête externe adapté à remplacer l'en- tête externe initial par le nouvel en-tête extemrne, et un moyen d'ajout d'en-tête adapté à ajouter l'en-tête interne, à chaque paquet qui parvient audit dispositif par l'intermédiaire du réseau extemrne, le paquet interne comportant ainsi l'en-tête interne ajouté et le nouvel en- tête extemrne; et - un moyen de mémorisation intermédiaire (1120) adapté à recevoir les données provenant de l'un des réseaux, au débit du protocole associé audit réseau et à les fournir à destination de l'autre desdits réseaux, au débit du protocole associé audit réseau. 12. Dispositif de communication selon la revendications 11, caractérisé en ce que chaque en-tête externe (1203) décrit des voies logiques. 13. Dispositif de communication selon la revendication 12, caractérisé en ce que chaque en-tête interne (1221 à 1223) est fonction desdites voies logiques. 14. Dispositif de communication selon l'une quelconque des revendications 10 à 13, caractérisé en ce que le moyen de mémorisation intermédiaire (1220) comporte, au moins, une mémoire de type "premier entré, premier sorti". 15. Procédé de communication mettant en oeuvre: - un composant d'interfacçage (210) entre: un réseau dit "externe" (110) fonctionnant avec un premier protocole de communication, un circuit d'interfacç,age (1003) mettant en oeuvre un deuxième protocole de communication différent du premier protocole, et 5. un bus (215), ledit composant d'interfac,çage possédant un mode de fonctionnement en communication avec le réseau externe et un mode de fonctionnement sans communication avec le réseau extemrne, - un commutateur de réseau interne (1011) relié audit circuit d'interfaçage et adapté, d'une part, à faire véhiculer des messages entre différents liens d'un réseau interne (101) et, d'autre part, à véhiculer des messages entre un lien du réseau interne et soit ledit composant d'interfaçage, soit ledit bus, caractérisé en ce qu'il comporte: - une opération de contrôle de commutation (920) au cours de laquelle on fait commuter simultanément le mode de fonctionnement du composant d'interfaçage et le commutateur de réseau interne. 16. Procédé de communication selon la revendication 15, caractérisé en ce qu'il comporte: - une opération de traitement d'en-tête comportant: À une opération de détermination d'en-tête interne au cours de laquelle, pour chaque paquet qui parvient audit dispositif par l'intermédiaire du réseau externe et qui comporte un en-tête externe dit "initial", on détermine un en-tête interne dépendant de l'en-tête extemrne, et on détermine un nouvel en-tête externe dépendant de l'en-tête externe initial, une opération de remplacement d'en-tête externe au cours de laquelle on remplace l'en-tête externe initial par le nouvel en-tête externe, et une opération d'ajout d'en-tête au cours de laquelle on ajoute l'en-tête interne, à chaque paquet qui parvient audit dispositif par l'intermédiaire du réseau extemrne, le paquet interne comportant ainsi l'en-tête interne ajouté et le nouvel en-tête externe; et - une opération de mémorisation intermédiaire au cours de laquelle on reçoit les données provenant de l'un des réseaux, au débit du protocole associé audit réseau et on les fournit à destination de l'autre desdits réseaux, au débit du protocole associé audit réseau. 17. Réseau, caractérisé en ce qu'il comporte un dispositif selon l'une quelconque des revendications 1 à 14. 18. Ordinateur, caracterisé en ce qu'il comporte un dispositif selon l'une quelconque des revendications 1 a 14. 19. Copieur, caractérisé en ce qu'il comporte un dispositif selon l'une quelconque des revendications 1 a 14. 20. Télécopieur, caractérisé en ce qu'il comporte un dispositif selon l'une quelconque des revendications 1 a 14. 21. Imprimante, caractérisée en ce qu'elle comporte un dispositif selon l'une quelconque des revendications 1 a 14. 22. Scanner, caractérisé en ce qu'il comporte un dispositif selon l'une quelconque des revendications 1 a 14. 23. Caméra, caractérisée en ce qu'elle comporte un dispositif selon l'une quelconque des revendications 1 a 14.