FR 2781923 A1 20000204 FR 9811421 A 19980914 PROCEDE DE FABRICATION D'UN CONDENSATEUR SUR UN SUBSTRAT AYANT UN TRANSISTOR MOS L'invention concerne un procédé de fabrication d'un condensa- teur dans un circuit intégré (Cl), et elle concerne plus particulièrement un procédé de fabrication d'un condensateur dans une mémoire vive dyna- mique (ou DRAM). La figure 1 montre une seule cellule de mémoire comprenant un transistor de transfert T et un condensateur C d'une mémoire DRAM. La source du transistor de transfert T est connectée à un conducteur de bit BL correspondant. Le drain du transistor de transfert T est connecté à une électrode de stockage 10 du condensateur C, et la grille du transistor de transfert T est connectée à un conducteur de mot WL correspondant. Une électrode 12 opposée à l'électrode de stockage 10 est connectée de façon à recevoir une tension d'alimentation constante, et une couche di- électrique 14 est formée entre l'électrode de stockage 10 et l'électrode opposée 12. Pour augmenter la capacité de stockage dans le condensateur, à côté de l'utilisation pour la couche diélectrique d'un matériau ayant une constante dielectrique élevée, ou de la maîtrise de la qualité et de l'épaisseur de dépôt pour la couche dielectrique, on peut également ob- tenir une capacité élevée en augmentant l'aire de surface de l'électrode de stockage. Cependant, au fur et à mesure que la dimension de la mé- moire devient plus petite, la fabrication d'une électrode de stockage ayant une plus grande aire de surface sur le substrat plus petit devient un problème important. Dans une seule puce, pour augmenter le volume de stockage de données, on augmente la densité d'enregistrement d'une mémoire dans un circuit intégré. La densité élevée d'une mémoire procure une structure d'enregistrement avec un plus haut niveau d'intégration. Normalement, on augmente la densité d'un dispositif à Cl en réduisant les dimensions des conducteurs d'interconnexion, de grilles de transistors ou de régions d'isolation de dispositifs. La réduction de la dimension de dispositifs et de structures est effectuée conformément à la règle de conception pour la fabrication de semiconducteurs. Pour augmenter l'aire de surface d'une électrode inférieure, c'est-à- dire une électrode de stockage, une structure de surface inégale, par exemple une structure de couronne, une structure de cylindre, une structure d'ailettes, une structure en arbre, ou une structure de cavité, est adaptée pour procurer une plus grande aire de surface. On forme en outre sur la surface des structures ci-dessus un matériau à grains hémi- sphériques, pour augmenter l'aire de surface. Avec la formation de la structure à grains hémisphériques, le gain de capacité s'élève jusqu'à 1,8. Dans la technique classique de fabrication d'une électrode infé- rieure ayant une structure de couronne, comme représenté sur la figure 2, on définit un motif dans une couche de silicium polycristallin 25, par photolithographie, pour former une électrode inférieure sur un substrat semiconducteur 20. Le substrat 20 comprend en outre un conducteur de mot 21 d'une structure métal-oxyde-semiconducteur (MOS), un conduc- teur de bit 22, une région de source/drain 23 et une couche d'isolation 24. Du fait de la restriction imposée par la photo-résolution et par la rè- gle de conception, au cours de l'exposition, la largeur u de la branche supérieure de la structure de couronne ne peut pas être réduite de façon illimitée, et par conséquent la possibilité d'augmenter de l'aire de surface est limitée. Un but de l'invention est donc de procurer un procédé de fabri- cation d'un condensateur ayant une structure de couronne, par un pro- cessus auto-aligné. La restriction relative à la règle de conception et à la photo-résolution est éliminée, et le défaut d'alignement au cours de l'ex- position est réduit. Pour atteindre ces buts et avantages, et conformément à son objet, I'invention, telle qu'elle est mise en oeuvre et décrite ici de façon générale, porte sur un procédé de fabrication d'un condensateur. Sur un substrat semiconducteur ayant un transistor metal-oxyde-semiconducteur, comprenant une région de source/drain connectée à un conducteur de bit, on forme une première couche d'isolation de façon à recouvrir le transistor et le substrat. On définit un motif dans la première couche d'isolation pour former un trou de passage qui pénètre à travers la pre- mière couche d'isolation, de façon a mettre à nu une région de source/drain du transistor. On forme une couche de silicium polycristallin sur la première couche d'isolation et cette couche remplit le trou de pas- sage. On forme une couche de nitrure de silicium sur la couche de sili- cium polycristallin. On forme sur la couche de nitrure de silicium une couche de résine photosensible, et on forme un motif dans cette der- nière, pour définir la couche de nitrure de silicium et la couche de sili- cium polycristallin, de façon a former une structure de cylindre qui com- prend la couche de nitrure de silicium et la couche de silicium polycristal- lin, y compris le silicium polycristallin qui se trouve à l'intérieur du trou de passage. On enlève une partie de la couche de résine photosensible pour définir la couche de nitrure de silicium, de façon qu'un bord d'une surface supérieure et une paroi latérale de la couche de silicium polycristallin soient à nu. On forme une couche d'oxyde de silicium sur la couche de silicium polycristallin à nu. En enlevant la couche de nitrure de silicium, la couche de silicium polycristallin qui n'est pas recouverte par l'oxyde de silicium est mise à nu. La couche de silicium polycristallin à nu est enle- vee en utilisant la couche d'oxyde de silicium à titre de masque, jusqu'à ce qu'une structure de couronne soit formée. On enlève la couche d'oxyde de silicium. On forme sur la couche de silicium polycristallin une couche de silicium à grains hémisphériques. On forme une couche di- électrique sur la couche de silicium a grains hémisphériques, et on forme une seconde couche conductrice sur la couche diélectrique. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation, donné à titre d'exemple non limitatif. La suite de la descrip- tion se réfère aux dessins annexes dans lesquels: La figure 1 est un schéma de circuit d'une mémoire DRAM clas- sique; La figure 2 est une coupe d'une électrode inférieure d'un con- densateur de mémoire DRAM classique; et Les figures 3A a 31 sont des coupes du processus de fabrica- tion d'un condensateur dans une mémoire DRAM, dans un mode de réali- sation préféré conforme à l'invention. Sur la figure 3A, on forme sur un substrat en silicium 30 une structure d'isolation de dispositif 31, par exemple une couche d'oxyde de champ avec une épaisseur d'environ 300 nm formée par oxydation locale (ou LOCOS), ou une tranchée de faible profondeur. En utilisant un trai- tement d'oxydation thermique, on forme une couche d'oxyde de grille 32 sur le substrat 30. On forme une couche de silicium polycristallin dopé, par exemple par dépôt chimique en phase vapeur (ou CVD), et on définit un motif dans celle-ci pour former une grille (33) (ou un conducteur de mot) sur la couche d'oxyde de grille 32. On forme une région de source/drain 34a, 34b dans le substrat 30. Par une technique classique, on forme une couche de silicium polycristallin et on définit dans celle-ci un motif correspondant à un conducteur de bit 35, pour la connexion à l'une des régions de source/drain 34a, 34b. Le conducteur de mot 33 et le conducteur de bit 35 sont séparés par une couche d'isolation. En se référant à la figure 3B, on note qu'on forme une couche d'isolation plane 36, par exemple par CVD, pour recouvrir le conducteur de mot 33 et le conducteur de bit 35. La couche d'isolation plane 36 est par exemple un verre borophosphosilicaté (ou BPSG) formé par CVD à la pression atmosphérique (ou APCVD), ou par CVD renforcé par plasma (ou PECVD). Après le dépôt, on aplanit la couche d'isolation par refusion ou polissage chimio-mécanique (ou CMP). Le processus d'aplanissement est avantageux pour les processus de dépôt et de photolithographie sui- vants. Par exemple, un motif plus exact du trou de passage ou d'autres structures est obtenu au cours de l'exposition. En procédant par photoli- thographie, on forme un trou de passage 37 qui pénètre à travers la cou- che d'isolation 36, de façon que la région de source/drain 34a soit mise à nu à l'intérieur du trou de passage 37. En se référant à la figure 3C, on note qu'on forme une première couche de silicium polycristallin 38 sur la couche d'isolation 36 et qu'elle remplit le trou de passage 37. La première couche de silicium polycristal- lin 38 est dopée et elle a une épaisseur d'environ 100 nm à 1000 nm. On forme sur la première couche de silicium polycristallin 38 une couche gé- nérale de nitrure de silicium 39 ayant une épaisseur d'environ 5 nm à 100 nm. On forme sur la couche de nitrure de silicium 39 une couche de ré- sine photosensible 40 dans laquelle on définit un motif. En utilisant à ti- tre de masque la couche de résine photosensible 40, on définit le motif de la couche de nitrure de silicium 39 et de la première couche de sili- cium polycristallin 40, par exemple par attaque par voie sèche, pour for- mer une structure de cylindre comprenant une couche de nitrure de sili- cium 39a et une première couche de silicium polycristallin 38a, comme représenté sur la figure 3D. La structure de cylindre comprend en outre la première couche de silicium polycristallin qui remplit le trou de passage 37. On enlève une partie de la couche de résine photosensible 40, par exemple par un processus par plasma isotrope dans un environne- ment d'oxygène, pour transformer en cendre une partie de la couche de résine photosensible 40. La couche de résine photosensible 40a restante présente une forme qui est illustrée sur la figure 3E. On utilise à titre de masque la couche de résine photosensible restante 40a, pour définir la couche de nitrure de silicium 39a. On enlève, par exemple par attaque par voie sèche, une partie de la couche de nitrure de silicium 39a, c'est- à-dire la partie qui n'est pas recouverte par la couche de résine photo- sensible 40a. Par consequent, un bord sur la surface supérieure et une paroi latérale de la première couche de silicium polycristallin 38 sont mis à nu, comme représenté sur la figure 3F. D'autre part, seule la surface supérieure centrale de la première couche de silicium polycristallin 38a est recouverte par la couche de nitrure de silicium 39b restante. On en- lève ensuite la couche de résine photosensible 40a. En se référant à la figure 3G, on note qu'on forme par oxyda- tion thermique de la surface de la première couche de silicium polycris- tallin 38a à nu, une couche d'oxyde de silicium 41 avec une épaisseur d'environ 10 nm à 300 nm. On enlève la couche de nitrure de silicium restante 39b, par attaque par voie humide en utilisant de l'acide phosphorique chaud a titre d'agent d'attaque. Par conséquent, la première couche de silicium poly- cristallin 38a qui est découverte par la couche d'oxyde de silicium 41 est à nu. En se référant a la figure 3H, on note qu'en utilisant une attaque par voie sèche, on attaque la première couche de silicium polycristallin 38a à nu. En commandant la durée d'attaque, on forme une couche de silicium polycristallin 38b ayant une structure de couronne. Dans le processus ci-dessus, on utilise un processus auto- aligné pour fabriquer une structure de couronne 38b, de façon que la lar- geur v de la colonne creuse de la structure de couronne 38b ne soit pas restreinte par la photo-résolution au cours de la photolithographie. Ainsi, la largeur v peut être réduite de la manière exigée. Avec la réduction de la largeur v, on obtient une plus grande surface de l'électrode de fond, et par conséquent la capacité est augmentée. En se référant à la figure 31, on note qu'on enlève la couche d'oxyde 41. On forme sélectivement une couche de silicium a grains hé- misphériques 42 sur la structure de couronne 38b. On dope avec un do- pant la couche de silicium à grains hémisphériques 42. Une électrode inférieure est formée par l'ensemble de la couche de silicium à grains hémisphériques 42 et de la structure de couronne 38b. On forme sur la couche de silicium à grains hémisphériques 42 une couche diélectrique 43, par exemple une couche oxyde/nitrure/oxyde (ONO). On forme une électrode supérieure 44 sur la couche diélectrique e43. Dans le mode de réalisation, une électrode inférieure ayant une structure de couronne est formée par un processus auto-aligné. La res- triction relative à la règle de conception pour la fabrication, et la réduc- tion de dimension limitée de dispositifs a cause de la photo-résolution, sont éliminées. Avec le dépôt du silicium à grains hémisphériques sur la structure de couronne, I'aire de surface est augmentée encore davan- tage. La capacité est encore plus augmentée. Il va de soi que de nombreuses modifications peuvent être ap- portées au dispositif décrit et représenté, sans sortir du cadre de l'inven- tion. REVENDICATIONS 1. Procédé de fabrication d'un condensateur, dans lequel on fournit un substrat semiconducteur (30) ayant un transistor métal-oxyde- semiconducteur (32, 33, 34a, 34b), caractérisé en ce qu'il comprend les étapes suivantes: on forme une première couche d'isolation (36) de fa- çon à recouvrir le transistor et le substrat (30); on définit un motif dans la première couche d'isolation (36) pour former un trou de passage (37) qui pénètre à travers la première couche d'isolation (36), de façon à mettre à nu une région de source/drain (34a, 34b) du transistor; on forme une première couche conductrice (38) sur la première couche d'isolation (36), de façon qu'elle remplisse le trou de passage (37); on forme une seconde couche d'isolation (39) sur la première couche conductrice; on forme sur la seconde couche d'isolation (39) une couche de résine photosensible (40) dans laquelle on forme un motif, pour définir la configuration de la seconde couche d'isolation (39) et de la première couche conductrice (38), de façon à former une structure de cylindre comprenant la seconde couche d'isolation (39a) et la première couche conductrice (38a), y com- pris la première couche conductrice à l'intérieur du trou de passage (37); on enlève une partie de la couche de résine photosensible (40) pour dé- finir la seconde couche d'isolation (39a), de façon qu'un bord d'une sur- face supérieure et une paroi latérale de la première couche conductrice (38a) soient a nu; on forme une couche d'oxyde de silicium (41) sur la première couche conductrice (38a) a nu; on enlève la seconde couche d'isolation (39b), de façon à mettre à nu la première couche conductrice (38a) qui n'est pas recouverte par la couche d'oxyde de silicium (41); on enlève la première couche conductrice (38a) à nu, en utilisant à titre de masque la couche d'oxyde de silicium (41), jusqu'à ce qu'une structure de couronne (38b) soit formée; on enlève la couche d'oxyde de silicium (41); on forme une couche diélectrique (43) sur la première couche con- ductrice (38a); et on forme une seconde couche conductrice (44) sur la couche diélectrique (43). 2. Procédé selon la revendication 1, caractérisé en ce qu'il existe en outre un conducteur de bit (35) connecté à une autre région de source/drain (34a, 34b) du transistor. 3. Procédé selon la revendication 1, caractérisé en ce que la première couche conductrice (38) comprend une couche de silicium poly- cristallin dopé. 4. Procédé selon la revendication 1, caractérisé en ce que la première couche conductrice (38) a une épaisseur d'environ 100 nm à 1000 nm. 5. Procédé selon la revendication 1, caractérisé en ce que la seconde couche d'isolation (39) est une couche de nitrure de silicium. 6. Procédé selon la revendication 5, caractérisé en ce que la seconde couche d'isolation (39) est enlevée par attaque par voie humide. 7. Procédé selon la revendication 6, caractérisé en ce que l'at- taque par voie humide est effectuée en utilisant de l'acide phosphorique. 8. Procédé selon la revendication 1, caractérisé en ce que la seconde couche d'isolation (39) a une épaisseur d'environ 5 nm à 100 nm. 9. Procédé selon la revendication 1, caractérisé en ce que la partie précitée de la couche de résine photosensible (40) est enlevée par un traitement par plasma dans un environnement d'oxygène. 10. Procédé selon la revendication 1, caractérisé en ce que la couche d'oxyde de silicium (41) est formée par oxydation thermique. 11. Procédé selon la revendication 1, caractérisé en ce que la couche d'oxyde de silicium (41) a une épaisseur d'environ 10 nm à 300 nm. 12. Procédé selon la revendication 1, caractérisé en ce qu'avant la formation de la couche diélectrique (43), on forme une cou- che à grains hémisphériques (42) sur la première couche conductrice (38a). 13. Procédé selon la revendication 1, caractérisé en ce que la seconde couche conductrice (44) comprend une couche de silicium poly- cristallin dopé. 14. Procédé de fabrication d'un condensateur, dans lequel on fournit un substrat semiconducteur (30) ayant un transistor métal-oxyde- semiconducteur (32, 33, 34a, 34b), caractérisé en ce qu'il comprend les étapes suivantes: on forme une première couche d'isolation (36) de fa- çon à recouvrir le transistor et le substrat (30); on définit un motif dans la première couche d'isolation (36) pour former un trou de passage (37) qui pénètre a travers la première couche d'isolation (36), de façon a mettre à nu une région de source/drain (34a, 34b) du transistor; on forme une couche de silicium polycristallin (38) sur la première couche d'isolation (36) et de façon qu'elle remplisse le trou de passage (37); on forme une couche de nitrure de silicium (39) sur la couche de silicium polycristallin (38); on forme sur la couche de nitrure de silicium (39) une couche de résine photosensible (40) et on forme un motif dans celle-ci, pour définir la configuration de la couche de nitrure de silicium (39) et de la couche de silicium polycristallin (38), de façon a former une structure de cylindre comprenant la couche de nitrure de silicium (39a) et la couche de silicium polycristallin (38a), y compris le silicium polycristallin à l'intérieur du trou de passage (37); on enlève une partie de la couche de résine photosen- sible (40) pour définir la couche de nitrure de silicium (39a), de façon qu'un bord d'une surface supérieure et une paroi latérale de la couche de silicium polycristallin (38a) soient à nu; on forme une couche d'oxyde de silicium (41) sur la couche de silicium polycristallin (38a) a nu; on enlève la couche de nitrure de silicium (39b), de façon à mettre à nu la couche de silicium polycristallin (38a) qui n'est pas recouverte par la couche d'oxyde de silicium (41); on enlève la couche de silicium polycristallin (38a) à nu, en utilisant à titre de masque la couche d'oxyde de silicium (41), jusqu'à ce qu'une structure de couronne (38b) soit formée; on en- lève la couche d'oxyde de silicium (41); on forme une couche de silicium à grains hémisphériques (42) sur la couche de silicium polycristallin (38a); on forme une couche dielectrique (43) sur la couche de silicium à grains hémisphériques (42); et on forme une seconde couche conductrice (44) sur la couche dielectrique (43). 15. Procédé selon la revendication 14, caractérisé en ce qu'il existe en outre un conducteur de bit (35) connecté à une autre région de source/drain (34a, 34b) du transistor. 16. Procédé selon la revendication 14, caractérisé en ce que la couche de silicium polycristallin (38) est dopée avec un dopant. 17. Procédé selon la revendication 14, caractérisé en ce que la couche de silicium polycristallin (38) a une épaisseur d'environ 100 nm à 1000 nm. 18. Procédé selon la revendication 14, caractérisé en ce que la couche de nitrure de silicium (39) est enlevée par attaque par voie hu- mide. 19. Procédé selon la revendication 18, caractérisé en ce que l'attaque par voie humide est effectuée en utilisant de l'acide phosphori- que. 20. Procédé selon la revendication 14, caractérisé en ce que la couche de nitrure de silicium a une épaisseur d'environ 5 nm à 100 nm. 21. Procédé selon la revendication 14, caractérisé en ce que la partie précitée de la couche de résine photosensible (38) est enlevée par un traitement par plasma dans un environnement d'oxygène. 22. Procéde selon la revendication 14, caractérisé en ce que la couche d'oxyde de silicium (41) est formée par oxydation thermique. 23. Procédé selon la revendication 14, caractérisé en ce que la couche d'oxyde de silicium (41) a une épaisseur d'environ 10 nm à 300 nm. 24. Procédé selon la revendication 14, caractérisé en ce que la seconde couche conductrice (44) comprend une couche de silicium poly- cristallin dopé.