FR 2765360 A1 19981231 FR 9712550 A 19971008 La présente invention se rapporte, de manière générale, à des circuits de commande pour lecteurs de CD-ROM (disque compact de mémorisation non volatile d'informations numériques ou "cédérom") et, en particulier, aux circuits d'un dispositif de commande principal pour lecteurs de CD-ROM qui utilisent des mémoires DRAM afin de créer un espace formant mémoire de travail pour la mise en oeuvre d'opérations de décodage de signal. De manière plus particulière, l'invention se rapporte aux circuits d'un dispositif de commande principal pour lecteurs de CD-ROM présentant une fréquence d'accès réduite dans la mémoire de travail DRAM afin d'assurer des 1o performances de système global améliorées, qui peuvent être mis en oeuvre sous forme d'une monopuce IC (à circuits intégrés) pour en réduire le coût. Le lecteur de disque laser est une catégorie de dispositifs de mémorisation numérique largement utilisés dans les systèmes informatiques, en particulier, dans les ordinateurs personnels à microprocesseur, les ordinateurs domestiques et les systèmes informatiques de bureau. Dans la présente description, ces dispositifs de mémorisation numérique à laser sont, de manière générale, désignés par l'expression lecteurs de disque optique ou simplement lecteurs, comme cela est classique dans ce domaine. Le lecteur de CD (disque compact) Philips/Sony est classé dans la catégorie des lecteurs de disque optique basés sur la technologie du laser. Le CD lui-même a évolué depuis son utilisation d'origine, comme support de mémorisation pour la diffusion musicale, en plusieurs variantes destinées à la mémorisation numérique d'informations sous différents formats. De grandes quantités d'informations numériques peuvent être enregistrées sur la surface de disques présentant un diamètre de 12 cm. Différentes applications ont été développées sur la base des différents formats de ces variantes de CD. Par exemple, en plus du lecteur de CD musicaux d'origine, les lecteurs de CD connus comme lecteurs de CD-ROM sont devenus largement utilisés dans l'industrie de l'ordinateur personnel. Des lecteurs de CD-ROM de conceptions modulaires peuvent être installés dans les compartiments d'extension de systèmes informatiques personnels classiques tels que les ordinateurs compatibles IBM et sont utilisés pour la mémorisation de masse de données à faible coût. Le support à disque CD-ROM, largement utilisé dans l'industrie de l'ordinateur personnel, est celui qui respecte la norme ISO0-9660 en pouvant conserver plus de 650 Mo d'informations (650 Mega-octets). En plus de l'extraction des données contenues dans les disques CD-ROM, les lecteurs de CD-ROM actuels permettent aussi de lire des CD musicaux, de même que des VCD multimédias. Les lecteurs de CD-ROM sont pratiquement devenus le sous-système standard pour les ordinateurs personnels. Compte tenu de la large acceptation des lecteurs de CD-ROM dans les systèmes informatiques personnels, une compétition sévère s'est établie sur le marché de la fabrication des lecteurs de CD-ROM. La conséquence directe de cette compétition économique est la réduction rapide des prix de même que l'augmentation rapide des performances. Pour les besoins de la mémorisation de fichiers et/ou d'informations d'images/vidéo à haute résolution tels qu'avec le DVD (disque vidéo numérique) dernièrement introduit, les progrès dans la technologie des microprocesseurs ont aussi poussé à une demande croissante pour une capacité toujours plus importante et une vitesse toujours plus rapide de mémorisation et d'extraction d'informations. Par exemple, alors qu'un lecteur de CD musicaux fonctionne à sa vitesse de plateau standard de plus de 100 jusqu'à 300 t/mn environ, les lecteurs de CD-ROM ont évolué de 2X (vitesse de plateau double), 4X, 6X, 8X, et éventuellement jusqu'à 10 et même à des vitesses supérieures. Dans le but d'extraire des données, cette vitesse de plateau accrue améliore efficacement le taux de transfert de données du lecteur. Les circuits de commande électroniques numériques utilisés dans les lecteurs de CD-ROM classiques comportent, en général, un jeu de puces IC constitué de deux puces distinctes, l'une des deux étant la puce IC d'unité de commande de lecture, et l'autre la puce IC de décodeur de signal. La puce IC d'unité de commande comporte une mémoire SRAM interne avec une capacité de mémoire de 2 Ko (Kilo-octets) environ, qui est utilisée comme espace de manipulation de données pour l'opération de désimbrication. Par contre, le décodeur de signal commande un dispositif DRAM externe pour la mise en oeuvre de l'antémémoire en fonctionnement. Comme les deux puces IC sont physiquement séparées, la mémoire SRAM interne dans la puce IC d'unité de commande de lecture est, par conséquent, indispensable. Si les deux sont fabriquées sous forme d'une puce IC unique, et que le dispositif formant mémoire DRAM est utilisé pour remplacer la mémoire SRAM interne de la puce IC d'unité de commande de lecture, la fréquence d'accès à la mémoire DRAM serait inévitablement augmentée à un niveau impossible. Ceci est dû au fait que la mémoire DRAM présente, de manière inhérente, une vitesse de fonctionnement bien plus lente que celle de la mémoire SRAM, ce qui conduit, en fait, à la formation d'un goulot d'étranglement dans une telle conception monopuce. Dans le but de décrire l'invention, la configuration des circuits de commande électroniques numériques d'un lecteur de CD-ROM classique est io brièvement examinée ci-dessous. La figure 1 est un schéma fonctionnel montrant la configuration des circuits électroniques de commande numérique d'un lecteur de CD-ROM classique. Comme cela est montré sur le schéma fonctionnel, les circuits comprennent une unité de commande d'accès en lecture 120, un décodeur de signal 130, un amplificateur RF (à radiofréquences) 110 et une mémoire DRAM 140. Tous ces éléments de circuit sont organisés et connectés suivant un câblage en réseau. Notons aussi qu'une tête de lecture à laser 103 de même qu'un moteur d'entraînement de plateau de disque 102 sont aussi montrés sur le dessin et sont compris dans le lecteur. Ces composants sont des composants optiques et électromécaniques du mécanisme d'entraînement de lecteur commandé par l'unité de commande d'accès en lecture 120. Dans l'art antérieur, les éléments de circuit de la figure 1 peuvent chacun être mis en oeuvre sous forme de puces IC distinctes. Par exemple, avant d'être assemblés en un système de circuits électroniques d'unité de commande, la mémoire DRAM 140 peut être une puce IC de mémoire indépendante, l'amplificateur RF 110 une puce IC RF indépendante, et l'unité de commande d'accès en lecture 120 et le décodeur de signal 130 peuvent aussi être physiquement indépendants l'un de l'autre. Dans le cas de la configuration des circuits de la figure 1, le fonctionnement du lecteur de CD-ROM classique en rapport avec un système informatique hôte, tel qu'un ordinateur personnel accédant au CD- ROM, est décrit ci-après. Le moteur d'entraînement 102 fait tourner le disque CD-ROM 101, et la tête de lecture à laser 103 extrait des données enregistrées sous la forme de petites cuvettes formées dans la surface du disque 101. Les données lues par la tête 103 sont ensuite retransmises à l'amplificateur RF 110 par l'intermédiaire de la connexion 4. Après amplification, des parties des données sont alors envoyées à l'unité de traitement DSP (unité de traitement de signal numérique) 121 dans l'unité de commande d'accès en lecture 120, par l'intermédiaire de la connexion 5. L'unité de traitement DSP 121 traite ensuite ses données reçues, et commande le moteur d'entraînement de plateau de disque 102 par l'intermédiaire de la connexion 7, en fonction de ses données obtenues, dans le but de maintenir la broche du moteur 102 à la vitesse de rotation correcte. Par ailleurs, l'unité de traitement DSP 121 commande aussi la tête de lecture o0 à laser 103 par l'intermédiaire de la connexion 6, pour régler de manière précise le mécanisme d'entraînement dans le but d'obtenir une focalisation de faisceau appropriée de même qu'un suivi d'enregistrement correct de la tête. Le signal RF divisé, envoyé à l'unité de traitement DSP 121 par l'intermédiaire de la connexion 5 pour la servocommande, est, de plus, envoyé à l'unité de démodulation 122 de l'unité de commande d'accès en lecture 120, pour la mise en oeuvre du décodage du code EFM (codage de modulation de huit à quatorze). Dans l'unité de démodulation EFM 122, le signal numérique est extrait du signal RF et est démodulé conformément aux stipulations de la norme IEC 908 (Commission Electrotechnique Internationale). Le résultat de cette démodulation EFM consiste en des signaux de données disposés en octets, qui peuvent être envoyés au décodeur CIRC (code Reed-Solomon à imbrication croisée) 123 afin de réaliser le décodage du code Reed-Solomon. Le décodeur CIRC 123 réalise aussi la détection et la correction d'erreurs (EDC) de même que les opérations de désimbrication selon la norme IEC 908. Dans le but de mettre en oeuvre la désimbrication et de pouvoir être aussi utilisé comme tampon de données lors de la réception des données d'entrée, le décodeur CIRC 123 doit présenter une configuration incorporant un espace de mémoire suffisant pour la manipulation au cours de l'opération. Cet espace de mémoire est, en général, une mémoire SRAM de 2 Ko (Kilo-octets) 124 telle que prévue sur le dessin. Après la détection d'erreurs et le traitement de désimbrication, les données peuvent être converties en données série dans l'unité de sortie en série 125, et ensuite envoyées au circuit de traitement suivant, c'est-à-dire au décodeur de signal 130, par l'intermédiaire de la connexion 26. Le décodeur de signal 130 procède à ses opérations de détection et de correction d'erreurs en utilisant le décodeur RSPC interne (code du type produit Reed-Solomon) 132, conformément aux stipulations de la norme ISO/IEC 10149. Ceci est réalisé par le décodeur RSPC 132 exécutant l'opération sur les données série reçues par le décodeur de signal 130 sur la connexion 26. Ensuite, le générateur EDC 134 du décodeur de signal 130 réalise la détection d'erreurs de données en termes de blocs de données. Si une erreur quelconque a été détectée, la procédure de correction peut être appelée afin de réaliser la correction. Après traitement par le générateur EDC 134, les données peuvent alors être retransmises vers l'interface IDE ou SCSI du lecteur de CD-ROM et ensuite vers le bus 150, sous la commande de l'unité d'interface 133. Ainsi, les données sont alors accessibles au système informatique hôte sur le bus 150. Dans de tels lecteurs de CD-ROM classiques, l'une des différences entre l'unité de commande d'accès en lecture 120 et l'unité de traitement de signal 130 est que l'unité de traitement de signal 130 doit utiliser une antémémoire pour son fonctionnement. Comme la vitesse d'accès aux données des lecteurs de CD-ROM devient toujours plus rapide, des principes utilisant l'antémémoire de données dans les opérations mathématiques de décodage de données sont devenus indispensables. Cependant, les débits binaires d'antémémoire dans une antémémoire sont directement fonction de la taille de l'antémémoire. En d'autres termes, une zone d'antémémoire trop petite ne permet pas d'obtenir des débits binaires significatifs. En conséquence, puisque l'espace de mémoire SRAM de 2 Ko (Kilo-octets) est trop petit pour être efficace pour créer un espace d'antémémoire utilisable qui puisse être utilisé par l'unité de traitement de signal 130, un dispositif de mémorisation externe additionnel, tel qu'une DRAM 140, est, par conséquent, requis. Dans ce cas, toutes les unités, comprenant le générateur EDC 134, l'unité RSPC 132 et l'unité de commande d'interface 133, utilisent la mémoire DRAM externe 140, au lieu de leur petite mémoire SRAM interne correspondante, comme espace de travail, l'unité de commande d'accès en lecture 120 comportant sa propre mémoire SRAM interne de petite taille 124. A la figure 1, la mémoire SRAM interne 124 de l'unité de commande d'accès en lecture 120 et la mémoire DRAM externe 140 du décodeur de signal 130 subiront toutes deux une augmentation de fréquence d'accès de manière sensiblement proportionnelle à l'augmentation de la vitesse de plateau du CD-ROM. Par conséquent, lors de la conception des circuits électroniques de commande d'un lecteur de CD-ROM, la vitesse maximale d'accès autorisée à la fois de la mémoire SRAM 124 et de la mémoire DRAM 140 doit aussi être augmentée lorsque la vitesse de plateau de lecteur de CD-ROM est augmentée. L'analyse suivante présente le calcul de la fréquence d'accès dans la mémoire SRAM 124 et la mémoire DRAM 140 correspondante, respectivement par l'unité de commande d'accès en lecture 120 et le décodeur de signal 130, lorsque le lecteur de CD-ROM lit des données sur la surface du disque. Par commodité, les calculs sont basés sur l'accès à un bloc de données (2048 octets) par le lecteur de CD-ROM lorsque les circuits électroniques de commande du lecteur doivent réaliser un accès à la fois à la mémoire SRAM 124 et à la mémoire DRAM 140. Les fréquences d'accès des circuits électroniques de commande aux mémoires 124 et 140 sont calculées sur une base statistique et par comparaison. Ici, il doit être noté que les calculs sont faits dans l'optique du standard ISO 9660 de CD-ROM. Tous les calculs sont faits en considérant le pire des cas pour des accès en lecture/écriture aux dispositifs de mémorisation lorsque des erreurs de lecture de codes RS sous le standard 9660 peuvent se produire et que des procédures de correction d'erreurs doivent être exécutées. Cependant, comme on peut le concevoir, il est absolument anormal de détecter une erreur à chaque accès au disque CD- ROM dans des conditions normales. Néanmoins, comme l'homme de l'art pourrait le confirmer, la conception des circuits électroniques de commande pour un lecteur de CD-ROM doit prendre en considération les conditions relatives au pire des cas dans les spécifications de conception. Sur la base des hypothèses précédentes et selon la procédure normale, la fréquence d'accès à la mémoire SRAM interne 124 par l'unité de commande d'accès en lecture 120 est calculée égale à 3136 accès: Entrée de données: 98 x 32 = 3136. Ainsi, pour chaque bloc de données (98 trames de données de 32 octets chacun), le démodulateur EFM 122 envoie un total de 3136 octets de données au décodeur CIRC 123. Le décodeur CIRC 123 mémorise alors ces données dans la mémoire SRAM 124 pour réaliser la désimbrication du mot Ci (désignée ci-après par Cl) et la détection d'erreur sur les données en code CIRC. C1:98 x (32 + 2 x2) = 3528. A l'étape du mot CI, les données de chaque trame sont traitées de la manière suivante: * les syndromes de code RS des 32 octets sont en premier lus, l'erreur contenue à l'intérieur est détectée et la valeur de l'erreur déterminée. * Les erreurs sont ensuite corrigées. En général, C1 permet de corriger deux erreurs, chaque valeur d'erreur étant lue et la valeur correcte réécrite. Par conséquent, le traitement de chaque correction d'erreur implique un accès de données en lecture et un en écriture, soit un total de deux accès dans la mémoire. Comme deux erreurs au plus sont autorisées, le nombre total maximum d'accès en lecture/écriture est, par conséquent, égal à 2 x 2 = 4 (impliquant à la fois la lecture et l'écriture). De ce qui précède, il ressort que le nombre maximum d'accès en lecture/écriture à chaque trame de données est égal à 36 (32 + 2 x 2) et, puisqu'il existe un total de 98 trames, le nombre total d'accès à la mémoire SRAM est, par conséquent, égal à 3528 au maximum à l'étape CI. Ensuite, à l'étape C2 (étape du mot C2, désignée ci-après par C2): C2: 98 x (28 + 2 x 4) = 3528. Par comparaison avec le code RS (32, 28) à l'étape Cl, le code RS à l'étape C2 est un code RS (28, 24), avec 28 octets de données d'entrée. Comme CI retransmet le bit d'effacement à C2, C2 permet, par conséquent, de résoudre au plus quatre erreurs. De la même façon que dans le cas de C I, chaque erreur nécessite une opération de lecture et une d'écriture pour réaliser une correction d'erreur. Ainsi, pour C2, chaque trame de données nécessite un maximum de 36 (28 + 2 x 4) accès dans la mémoire SRAM. De plus, pour le total de 98 trames de données, un maximum de 3528 (98 x (28 + 2 x 4)) accès en lecture / écriture dans la mémoire SRAM peuvent être attendus. Après les étapes CI et C2 du traitement de correction d'erreurs, seuls 24 octets de données parmi les 32 octets de chaque trame de données doivent être retransmis au décodeur. En conséquence, un total de 2352 accès dans les 98 trames de données est attendu au maximum: Sortie de données: 98 x 24 = 2352. En résumé, lorsqu'un lecteur de CD- ROM accède à un bloc de données sur la surface de données d'un disque, un maximum de 12544 accès dans la mémoire SRAM 124, réalisés par l'unité de commande d'accès en lecture 120, peut être attendu: 98 x 32 + 98 x (32 + 2 x 2) + 98 x (8 + 2 x 4) + 98 x 24 =12544. Pour le décodeur de signal 130, l'accès à sa mémoire DRAM externe dans les mêmes conditions que celles pour l'unité de commande d'accès en lecture 120 peut être analysé comme suit: Entrée de données: 2340. Selon la norme ISO/IEC 10149, mis à part les profils et descripteurs de synchronisation, un total de 2340 octets parmi les 2352 octets envoyés par l'unité de commande d'accès en lecture 120 doit être entré dans la mémoire DRAM 140. Sous-code P: 2 x (43 x 26 + 2 x 1 x 43) = 2408. Le sous-code P est obtenu par l'organisation en deux jeux de codes RS contenant chacun 43 groupes (26, 24) en fonction de leur MSB (bit de poids le plus fort) et de leur LSB (bit de poids le moins fort). Pour chaque code RS (26, 24), si une erreur doit être corrigée, 2 x 1 accès en lecture/écriture sont nécessaires vis-à-vis de la mémoire DRAM externe au décodeur de signal 130. Ainsi, un total de 2408 accès en lecture/écriture est obtenu: 2 x 43 x (26 + 2 x 1) = 2408. Le premier chiffre 2 dans l'expression précédente indique le fait qu'il existe deux jeux de données MSB et LSB. D'autre part, le chiffre 43 établit le fait qu'il existe un total de 43 codes RS (26, 24). Le chiffre 26 indique qu'il existe 26 données dans chaque code RS, et 2 x 1 exprime que des accès à la fois en lecture et en écriture sont requis pour réaliser la correction d'erreurs. Sous-code Q: 2 x 26 x (45 + 2 x 1) = 2444. Le sous-code Q est aussi divisé en deux jeux contenant chacun 26 groupes de codes RS (45, 43), en fonction de leurs MSB et LSB. D'une manière similaire, afin de corriger une erreur pour chaque code RS (45, 43), deux accès en lecture et écriture dans la mémoire DRAM doivent être réalisés. Par conséquent, similaire au cas du sous-code P, le nombre total d'accès à la mémoire DRAM est alors égal à 2444: 2 x 26 x (45 + 2 x 1) = 2444, et Code EDC: 2068. Selon la norme ISO/IEC 10149, un code EDC est composé de 2068 octets, et un total de 2068 accès à la mémoire DRAM est, par conséquent, nécessaire. Sortie de données: 2048. A l'arrivée finale sur le bus, l'unité de commande d'interface extrait 2048 octets de données de la mémoire DRAM et les dispose pour la sortie. En résumé, le décodeur de signal 130 réalise un maximum de 11308 accès dans la mémoire DRAM externe 140 lorsque le lecteur de CD-ROM accède à un bloc de données sur la surface de mémorisation du disque: 2340 + 2 x 43 x (26 + 2) +2 x 26 x (45 + 2) + 2068 + 2048 = 11308. Selon les calculs de l'analyse précédente, si l'unité de commande d'accès en lecture 120 et le décodeur de signal 130 devaient être réunis et fabriqués sous forme d'un seul dispositif IC, et que l'ensemble des accès aux données dans la mémoire SRAM interne 124 devait être redirigé sur la mémoire DRAM externe 140, (en d'autres termes, si la mémoire SRAM interne 124 devait être supprimée de l'unité de commande d'accès en lecture ), alors le nombre total d'accès en mémoire, lors de la lecture par le lecteur de CD-ROM d'un bloc de données, serait simplement égal à la somme des accès à la fois dans la mémoire SRAM 124 et dans la mémoire DRAM 140. Un total de 23582 accès dans la mémoire DRAM 140 devrait être réalisé si la mémoire SRAM 124 était éliminée: 12544 +11308 =23852. Pour la mémoire DRAM 140, ceci représente une augmentation, pratiquement du double, de la fréquence d'accès. Par conséquent, si l'unité de commande d'accès en lecture 120 et le décodeur de signal 130 des circuits électroniques de commande de lecteur de CD-ROM classiques devaient être intégrés sur une puce IC unique, et que les accès initiaux vers la mémoire SRAM 124 interne à l'unité de commande d'accès en lecture 120 étaient redirigés sur la mémoire DRAM externe au décodeur de signal 130, un sérieux problème pourrait se poser. Ce problème est dû au fait que les mémoires DRAM sont, de manière inhérente, bien plus lentes que les mémoires SRAM. Si, dans le cas des lecteurs de CD-ROM classiques, la mémoire SRAM 124 dans l'unité de commande d'accès en lecture 120 était simplement éliminée et ses accès redirigés sur la mémoire DRAM 140, la bande passante de l'accès dans la mémoire DRAM ne pourrait jamais satisfaire les besoins d'un lecteur de CD-ROM dont la vitesse est de dix fois ou plus celle d'un lecteur à simple vitesse classique. En d'autres termes, une mémoire DRAM à haute vitesse devrait être utilisée si la mémoire SRAM devait être supprimée. Sinon, des goulots d'étranglement se produiraient à la mémoire DRAM pour le transfert de données. Cependant, il est bien connu que les mémoires DRAM à haute vitesse sont onéreuses. C'est, par conséquent, un objectif de l'invention que de créer un dispositif formant circuit d'unité de commande combinant l'unité de commande d'accès en lecture et le décodeur de signal des lecteurs de CD- ROM classiques en un dispositif IC unique, afin d'en réduire le coût de fabrication. C'est un autre objectif de l'invention que de créer un dispositif formant circuit d'unité de commande nécessitant une fréquence réduite d'accès à un dispositif DRAM connecté de manière externe, afin d'obtenir des caractéristiques de performances globales améliorées sur la base d'une conception appropriée des procédures de traitement de données. Pour atteindre les objectifs identifiés précédemment, l'invention propose un dispositif formant circuit d'unité de commande pour un lecteur de CD-ROM destiné à la mémorisation de données numériques, qui permet la lecture des données mémorisées sur le disque CD-ROM afin de les décoder et de les envoyer à un système informatique hôte par l'intermédiaire d'une interface de bus. Le dispositif comporte une unité de traitement de signal numérique (DSP) qui commande le moteur d'entraînement du disque CD-ROM et la tête de lecture à laser pour assurer la lecture des données mémorisées sur la surface du disque CD- ROM, et il reçoit des signaux représentatifs des données lues transmises par un amplificateur RF. Un démodulateur de code EFM reçoit la sortie de données de l'amplificateur RF Il afin de mettre en oeuvre la démodulation EFM, pour obtenir le code EFM. Une unité de traitement de code CIRC reçoit la sortie du démodulateur EFM afin de mettre en oeuvre le décodage du code CIRC. Un moteur de décodage de code Reed-Solomon peut être utilisé pour le décodage RS. Une unité de traitement RSPC/EDC reçoit la sortie de l'unité de traitement CIRC et celle du moteur de décodage de code Reed-Solomon afin de réaliser une détection et une correction d'erreurs, alors que le moteur de décodage de code Reed-Solomon reçoit la sortie de l'unité de traitement CIRC et celle de l'unité de traitement RSPC/EDC pour la mise en oeuvre du décodage du code Reed-Solomon. Une unité de commande d'interface de bus retransmet le signal numérique final décodé, obtenu dans le dispositif formant circuit d'unité de commande du lecteur de CD- ROM, sur l'interface de bus, pour sa transmission au système informatique hôte. L'unité de traitement CIRC et l'unité de traitement RSPC/EDC, conjointement avec l'unité de commande is d'interface de bus, sont combinées directement à un dispositif formant mémoire de travail du lecteur de CD-ROM, permettant un accès distinct et indépendant directement dans l'espace de mémoire du dispositif formant mémoire de travail. D'autres objectifs, caractéristiques et avantages de l'invention ressortiront clairement de la description détaillée suivante des modes de réalisation préférés mais non limitatifs. La description est faite en référence aux dessins annexés dans lesquels: la figure 1 est un schéma fonctionnel montrant la configuration des circuits électroniques de l'unité de commande principale du lecteur de CD- ROM classique, dans lequel les deux unités fonctionnelles principales, l'unité de commande d'accès en lecture et le décodeur de signal, sont mises en oeuvre dans des puces IC indépendantes et distinctes; la figure 2 montre, de manière schématique, l'algorithme de décodage de code CIRC; la figure 3 montre, de manière schématique, les sous-codes P et Q du codage CIRC; la figure 4 est un schéma fonctionnel montrant la configuration de circuit des circuits électroniques de l'unité de commande principale du lecteur de CD-ROM, conçue selon un mode de réalisation préféré de l'invention, dans lequel les unités fonctionnelles principales sont mises en oeuvre sous forme d'une puce IC unique; la figure 5 montre la configuration de circuit de l'unité de traitement CIRC des circuits électroniques de l'unité de commande principale du lecteur de CD-ROM, conçue selon le mode de réalisation préféré de l'invention; et la figure 6 montre la configuration de circuit de l'unité de traitement RSPC/EDC des circuits électroniques de l'unité de commande principale du lecteur de CD-ROM conçue selon le mode de réalisation préféré de l'invention. Comme cela est représenté à la figure 4, l'unité de commande d'accès en lecture 120 et le décodeur de signal 130, mis en oeuvre dans deux dispositifs IC (à circuits intégrés) distincts dans l'exemple de lecteur de CD- ROM de l'art antérieur de la figure 1, peuvent être intégrés en un seul dispositif IC. Dans les circuits électroniques d'unité de commande intégrée représentés par les circuits 400 pour un lecteur de CD-ROM, chacun parmi l'unité DSP 421, le démodulateur EFM 422, l'unité d'interface 433 et le générateur d'adresse de mémoire DRAM 431 assure sensiblement les mêmes fonctions, ou des fonctions similaires, que leur contrepartie respective correspondante dans les circuits électroniques du lecteur de CD- ROM classique de la figure 1. Comme cela est représenté sur le dessin, l'unité de traitement CIRC 500 est différente de l'unité de décodage CIRC 123 des circuits électroniques d'unité de commande du lecteur de CD-ROM classique essentiellement par le fait que la mémoire SRAM interne 124 du lecteur de l'art antérieur est éliminée. Dans ce mode de réalisation décrit, l'unité de traitement CIRC500 partage la même mémoire, c'est-à-dire la mémoire DRAM 440, que celle à laquelle accèdent les autres unités fonctionnelles du décodeur de signal 130 (figure 1) en fonctionnement. Dans ce cas, l'unité de décodage 123 de l'unité de commande d'accès en lecture 120 de l'art antérieur peut être éliminée. De manière similaire au cas des lecteurs de CD-ROM classiques, comme celui montré à la figure 1, le mode de réalisation de la figure 4 présente des caractéristiques marquées. Dans le mode de réalisation décrit de l'invention, l'unité de décodage CIRC 123 et le décodeur RSPC 132 du lecteur de CD-ROM, initialement séparés, sont incorporés respectivement dans l'unité de commande d'accès en lecture 120 et le décodeur de signal , et ils partagent le même moteur de décodage RS 432. Comme les codes CIRC et RSPC sont en principe des codes RS, le partage du même moteur de décodage RS permet, par conséquent, de simplifier les circuits électroniques d'unité de commande. Comme cela a été mentionné précédemment, si l'unité de commande d'accès en lecture 120 et le décodeur de signal 130 des lecteurs de CD-ROM de l'art antérieur étaient simplement intégrés ensemble et mis en oeuvre o0 sous forme d'une monopuce IC sans adaptation et amélioration appropriées de la conception, alors la mémoire DRAM externe 440 utilisée dans la configuration de circuit de la figure 4 devrait pouvoir supporter une vitesse d'accès très élevée dans le but d'éviter la formation d'un goulot d'étranglement dans le flux de données, comme cela a été mentionné précédemment. Plus précisément, pour les lecteurs de CD-ROM (10X) contemporains, à vitesse multipliée par dix ou plus, la mémoire DRAM 440 utilisée doit fonctionner à plus de 100 pour cent de la vitesse d'accès la plus rapide pour satisfaire correctement les besoins. Au contraire, dans un mode de réalisation préféré de l'invention, le circuit de la figure 4 peut employer une configuration innovante à la fois pour son unité de traitement CIRC 500 et son unité de traitement RSPC/EDC 600, pour assurer une réduction de la fréquence d'accès dans la mémoire DRAM externe. La réduction de la fréquence d'accès au dispositif de mémorisation DRAM est possible jusqu'à un niveau acceptable pour des lecteurs de CD-ROM à vitesse de plateau élevée. Avec la configuration innovante de l'invention, les dispositifs DRAM présentant des vitesses d'accès normales peuvent être utilisés dans ce but. La description qui suit montre comment ceci peut être obtenu. La figure 5 montre la configuration de circuit de l'unité de traitement CIRC 500 des circuits électroniques d'unité de commande principale du lecteur de CD-ROM, conçue conformément au mode de réalisation préféré de l'invention. Comme cela est représenté, les données sont envoyées bit par bit dans l'unité de traitement CIRC 500 par l'unité de démodulation EFM 422. Les données reçues sont en premier mémorisées dans un tampon C1 501 présentant la configuration de 32 x 9 x 3 bits. Ce tampon 501 est prévu pour être utilisé dans le traitement de désimbrication C 1. Lorsque les données d'entrée série sont accumulées dans le tampon C1 501 et forment une trame de données C 1 complète, les 32 octets de données dans la trame de données C I peuvent alors être retransmis vers le générateur de syndrome 504. Ensuite le générateur de syndrome 504 produit quatre valeurs de syndrome SI1, S2, S3 et S4 en fonction des données obtenues. Après réception de ces quatre valeurs de syndrome et reconnaissance de la position du bit d'effacement de cette trame de données particulière, le moteur de décodage RS permet de trouver la position de l'erreur et sa valeur d'erreur correspondante. Ces informations sont ensuite retransmises vers le correcteur d'erreurs 503 de l'unité de traitement CIRC 500. En fonction des données retransmises par le moteur de décodage RS 432, le correcteur d'erreurs 503 corrige les données erronées dans le tampon C1 501, et les è5 données corrigées sont alors mémorisées dans la mémoire DRAM 440 pour une désimbrication C2 et un décodage RS ultérieurs. Comme la profondeur de l'imbrication C2 peut descendre jusqu'à 108 couches, ce qui représente une très grande quantité de données, les tampons ne sont, par conséquent, pas appropriés au traitement. En conséquence, après la résolution de Cl et avant celle de C2, les données doivent toujours être conservées dans la mémoire DRAM 440. Cependant, par ailleurs, après la résolution de C2, mais avant la sortie, le tampon de sortie 502 peut toujours être utilisé pour conserver des données de manière temporaire puisqu'il n'existe que deux couches d'imbrication. Ceci permet d'éviter les accès en lecture/écriture à la mémoire DRAM. Lorsque les données subissent l'étape C2 du décodage RS, le déroulement jusqu'à l'étape à laquelle les données sont envoyées à l'unité de traitement RSPC/EDC 600 peut être décrit comme suit. En premier lieu, les données C2 sont extraites de la mémoire DRAM externe 440. En parallèle, chaque donnée est aussi mémorisée dans le tampon de sortie 502, utilisé comme unité de mémorisation temporaire. Simultanément, les données sont aussi envoyées au générateur de syndrome 504 pour la production de la valeur de syndrome, de même que pour l'enregistrement de la position d'effacement, de manière à permettre au moteur de décodage RS 432 d'exécuter son opération de décodage du code RS (28, 24). Les emplacements comportant des erreurs et la valeur de l'erreur sont renvoyés au correcteur d'erreurs 503. Ainsi, il n'est pas nécessaire d'extraire de la mémoire DRAM chaque donnée envoyée à l'unité de traitement RSPC/EDC 600, et les données non corrigées peuvent, plutôt, être lues directement dans le tampon de sortie de données 502 pour être corrigées dans le correcteur d'erreurs 503 et les données corrigées, envoyées ensuite à l'unité de traitement RPSC/EDC 600 pour la poursuite du traitement. Les tailles des espaces de mémorisation du tampon Cl 501 et du tampon de sortie de données 502 peuvent être déterminées en fonction de la 1o définition du code CIRC, comme souligné dans la norme IEC 908 décrite à la figure 2. La figure 2 représente, de manière schématique, le schéma de principe de l'algorithme de décodage de CIRC. Comme on peut l'observer, dans le schéma de principe de l'algorithme de décodage de CIRC, il existe une couche d'imbrication entre l'entrée de données et le décodage CI, et s5 deux trames de données sont, par conséquent, nécessaires. En d'autres termes, un jeu complet de données devant être délivré au décodeur C1 ne peut être obtenu qu'une fois toutes les deux trames de données entières. Si une trame supplémentaire de données est ajoutée pour être mémorisée dans le tampon des données d'entrée pour le démodulateur EFM 422, il y aura un total de trois trames de données, ce qui représente un total de 32 x 9 x 3 = 864 octets (ou 32 x 8 x 3 = 768 octets si le bit d'effacement est exclu). De manière similaire au cas du tampon CI, il existe deux couches d'imbrication entre le décodage C2 et la sortie de données selon la norme IEC 908, comme cela est montré à la figure 2. En d'autres termes, deux autres trames de données sont présentes avant qu'une trame de données complète ne soit obtenue pour le traitement dans l'unité de traitement RSPC/EDC 600. Cependant, comme les données du décodeur C2 peuvent être commandées, le cas est différent de celui du tampon CI qui nécessite l'addition d'une trame supplémentaire de données à mémoriser dans le tampon. Par contre, seuls les 24 octets de données à délivrer doivent être mémorisés dans le tampon de sortie de données (les données d'entrée dans le décodeur C2 représentent 28 octets); par conséquent, la taille du tampon de sortie de données peut être déterminée comme étant égale à 24 x 9 x 3 = 648 octets. En conséquence, le nombre total d'accès à la mémoire DRAM externe 440 par l'unité de traitement CIRC 500 (sur la base de calcul de 98 trames de données) peut être déterminé par: 1. résolution de C1 et écriture du résultat trouvé dans la mémoire DRAM: 98 trames x 28 octets/trame = 2744 octets. 2. extraction des données de la mémoire DRAM et mise en oeuvre du décodage C2: 98 trames x 28 octets/trame = 2744 octets Ainsi, le nombre total d'accès est de 5488: 2744 + 2744 = 5488. La figure 6 montre la configuration de circuit de l'unité de traitement RSPC/EDC des circuits électroniques d'unité de commande principale du lecteur de CD-ROM, conçue selon le mode de réalisation préféré de l'invention. Comme cela est représenté, chacune des données envoyées par l'unité de traitement CIRC 500, dans l'unité de traitement RSPC/EDC 600 de la figure 6, sera envoyée aux deux autres unités électroniques fonctionnelles, c'est-à-dire le générateur de syndromes P & Q 601 et le générateur EDC 605, de même qu'à la mémoire DRAM externe 440 de manière simultanée. Dans le générateur de syndromes P & Q 601, les valeurs de syndrome P & Q produites sont mémorisées respectivement dans le tampon de syndrome P 603 et le tampon de syndrome Q 602. Les valeurs de syndrome mémorisées peuvent être utilisées pour mettre à jour les données conservées dans ces deux tampons. Notons que le tampon de syndrome P 603 est un tampon de 43 x 2 x 2 x 2 x 8 octets, alors que le tampon de syndrome Q 602 est un tampon de 26 x 2 x 2 x 2 x 8 octets. Par contre, dans le générateur EDC 605, un code de détection d'erreur correspondant peut être produit conformément à la norme ISO/IEC 10149. Pour ces deux unités fonctionnelles, la fonction de la mémoire DRAM externe 440 est de créer, comme espace de mémorisation des données, celui qui permet la mise en oeuvre de l'opération de correction de données. En outre, cet espace de mémorisation à DRAM dans les circuits électroniques d'unité de commande des lecteurs de CD-ROM caractéristiques peut aussi bien être utilisé pour créer l'espace d'antémémoire, dans le but d'améliorer les caractéristiques de performances globales de traitement de données. Ensuite, le tampon de syndrome Q 602 peut retransmettre les données de syndrome Q, organisées en 26 x 2, au moteur de décodage RS 432, pour que le décodage RS puisse être exécuté. Le résultat décodé peut être retransmis à l'unité de modification de syndrome P 604, pour la modification du syndrome P. Le résultat décodé peut aussi être envoyé à l'unité de modification EDC 606, pour que le code EDC puisse être modifié. Le résultat décodé peut, en outre, être envoyé au correcteur d'erreurs 607, o les données mémorisées dans la mémoire DRAM 440 peuvent être modifiées. Après résolution de la valeur de syndrome Q et la mise à jour du contenu mémorisé dans le tampon de syndrome P 603, le tampon de syndrome P 603 transmet le syndrome P, organisé en 43 x 2, au moteur de décodage RS 432, dans lequel le code RS est décodé. Le résultat de ce décodage est ensuite retransmis à l'unité de modification EDC 606 pour que les données EDC puissent être modifiées. Le résultat décodé peut, en outre, être envoyé au correcteur d'erreurs 607, o les données mémorisées dans la mémoire DRAM 440 peuvent être modifiées. Les tailles de l'espace de mémorisation dans le tampon de syndrome Q 602 et le tampon de syndrome P 603 peuvent être déterminées principalement sur la base des espaces de mémorisation de données qui sont nécessaires pour la mémorisation de deux blocs de valeurs de syndromes Q et P. En d'autres termes, lorsqu'un bloc de données subit une opération de décodage, l'espace tampon est toujours suffisant pour l'entrée et la conservation d'un autre bloc de données complet. Ceci représente un moyen pour maintenir le flux continu de données dans le traitement en parallèle. La figure 3 montre, de manière schématique, la construction des sous-codes P et Q du codage CIRC. Selon la figure 3, la valeur de syndrome Q présente 26 jeux de codes RS (45, 43) à la fois pour le MSB et le LSB, alors que chaque code RS comporte deux valeurs de syndrome et, par conséquent, l'espace de mémoire pour le tampon de syndrome Q 602 présente une taille de mémoire de 1664 octets: 26x2x2x2x8= 1664. Alors que, dans un premier bloc de données, le syndrome P présente 43 jeux de codes RS (26, 24) à la fois pour le MSB et le LSB, et que chaque code RS présente deux valeurs de syndrome comme dans le cas du syndrome Q, l'espace de mémoire pour le tampon de syndrome P 603 présente, par conséquent, une taille de mémoire de 2752 octets: 43 x2 x2 x2 x8 =2752. Si les syndromes P et Q devaient être extraits directement des données envoyées par l'unité de traitement CIRC 500, ou si le syndrome P devait être mis à jour directement à partir de la position de l'erreur et de la valeur îo d'erreur dérivées du syndrome Q, alors la relation entre les positions P et Q dans chaque donnée d'entrée devrait être obtenue en premier. En se référant à la figure 3, supposons que n représente la nème donnée sur le dessin, et que n est un nombre entier. Supposons que les données de (Np, Mp) représentent la Mpème donnée dans le Npéme jeu de RS de P. De manière similaire, supposons que (NQ, MQ) représente la MQème donnée dans le NQème jeu de RS de Q. Ainsi, la relation entre n, (Np, Mp) et (NQ, MQ) est: sin 1117 alors MQ =Ln8i + 43 26 (3) {NQ = (n-1118)mod26 Ainsi, les valeurs correspondantes de (Np, Mp) et (NQ, MQ) pour n (NQ, MQ) peut aussi être déterminé pour n > 1 1 17 d'après l'expression (3). Pour le code RS de P, le syndrome est tel que: S1,Np =. R(Np,) i=0 (4) t 25 -i S2,Np = ER(Np,i)..DTD: o R(Npi) est la donnée correspondant à (Np, i). Pour le code RS de Q, le syndrome est tel que: SI,NQ= E R(NQ,i) i=0 (5) S2,NQ = E R(NQi)'(44- i=O Les syndromes P et Q peuvent être mis à jour immédiatement d'après les expressions (4) et (5), lorsque chaque donnée est envoyée par l'unité de traitement CIRC 500 dans l'unité de traitement RSPC/EDC 600. Lorsqu'un jeu de code RS de Q est résolu, l'expression (2) peut alors être employée pour obtenir la valeur de (Np, Mp) correspondant à chaque 1o erreur détectée, et permettant l'utilisation de l'unité de modification de syndrome P 604 pour mettre à jour le syndrome correspondant conservé dans le tampon de syndrome P 603. Par exemple, si l'erreur E survient dans (NpE, MpE), alors l'expression (4) peut être utilisée pour mettre à jour le syndrome P comme suit: SI,NpE i0 octets de données à retransmettre au bus IDE/ATA/SCSI du lecteur de CD- ROM, dans la mémoire DRAM 440. Le deuxième type d'accès en mémoire se rapporte à la correction des données d'erreur de code RS pour le sous-code P. Comme chaque code RS (26, 24) permet de corriger une erreur, alors que la mise en oeuvre de la l5 correction d'une donnée erronée nécessite de conduire l'opération de lecture de même que l'écriture de la donnée corrigée, deux accès à la mémoire DRAM externe sont, par conséquent, nécessaires. Dans le standard pour lecteur de CD-ROM, il existe un total de 2 x 43 jeux de codes RS pour le sous-code P, et il y aura donc un total de 172 accès à la mémoire pour le traitement d'un bloc de données complet: 2x43x2= 172. Le troisième type d'accès en mémoire se rapporte à la correction des données d'erreur de code RS pour le sous-code Q. Comme chaque sous- code Q est un code RS (45, 43) qui permet de corriger une erreur, alors que la mise en oeuvre de la correction d'une donnée erronée nécessite de conduire l'opération de lecture de même que l'écriture de la donnée corrigée, deux accès à la mémoire DRAM externe sont, par conséquent, nécessaires. Compte tenu du fait que chaque bloc de données contient un total de 2 x 26 jeux de codes RS pour le sous-code Q, le nombre total d'accès dans la mémoire est, par conséquent, égal à 104: 2x26x2= 104. Ainsi, lorsqu'un bloc de données complet est considéré, l'addition des trois types d'opération d'accès en mémoire décrits précédemment représente le nombre total d'accès à la mémoire DRAM externe de l'unité de traitement RSPC/EDC, qui doivent être conduits. Ce cumul s'élève à 2324 accès: 2048 + 104 + 172 = 2324. Pour un bloc de données complet, l'unité de commande d'interface 433 lit 2048 octets de données sur le bus IDE/ATA/SCSI du lecteur de CD- ROM. Ainsi, dans le mode de réalisation représenté à la figure 4, l'unité de traitement CIRC 500 réalise un total de 5488 accès dans sa mémoire DRAM 440 connectée de manière externe. Par ailleurs, les accès réalisés par l'unité de traitement RSPC/EDC 600 à la mémoire DRAM représentent un total de 2324. En parallèle, l'unité de commande d'interface 443 réalise aussi 2048 accès dans la mémoire DRAM. En conséquence, un total de 9860 accès doit être réalisé dans la mémoire DRAM pour les circuits électroniques de l'unité de commande de lecteur de CD-ROM utilisant la configuration de l'invention: 5488 + 2324 + 2048 = 9860. Par comparaison, cette fréquence totale d'accès des circuits électroniques d'unité de commande de l'invention est bien inférieure à celle requise par la contrepartie de l'art antérieur. Ceci permet d'améliorer les caractéristiques de performance du système global, de manière considérable. En parallèle, la mémoire SRAM interne au décodeur CIRC, présente dans l'art antérieur, peut être éliminée, et le coût de fabrication du dispositif IC peut aussi, par conséquent, être réduit. REVENDICATIONS 1. Dispositif formant circuit d'unité de commande pour un lecteur de CD-ROM destiné à la mémorisation de données numériques, apte à lire des données mémorisées sur le disque CD-ROM afin de les décoder et de les envoyer à un système informatique hôte par l'intermédiaire d'une interface de bus, ce dispositif comprenant: une unité de traitement de signal numérique (DSP) (421), commandant le moteur d'entraînement (402) de disque CD-ROM et la tête de lecture à laser (403) destinée à lire les données mémorisées sur la surface du disque o0 CD-ROM, et recevant le signal représentant les données lues transmises par un amplificateur à radiofréquences (RF) (410); un démodulateur de code huit à quatorze (EFM) (422), recevant la sortie de données de l'amplificateur RF afin de mettre en oeuvre la démodulation EFM pour obtenir le code EFM; une unité de traitement de code Reed-Solomon à imbrication croisée (CIRC) (500), recevant la sortie du démodulateur EFM afin de mettre en oeuvre le décodage du code CIRC; un moteur de décodage de code Reed- Solomon (432); une unité de traitement de détection et de correction d'erreurs/ de code produit Reed-Solomon (RSPC/EDC) (600), recevant la sortie de l'unité de traitement CIRC et du moteur de décodage de code Reed-Solomon afin de réaliser la détection et la correction d'erreurs, le moteur de décodage de code Reed-Solomon recevant la sortie de l'unité de traitement CIRC et de l'unité de traitement RSPC/EDC afin de mettre en oeuvre le décodage du code Reed-Solomon; et une unité de commande d'interface de bus (433) retransmettant le signal numérique décodé final, obtenu dans le dispositif formant circuit d'unité de commande du lecteur de CD-ROM, sur le bus d'interface, pour la transmission au système informatique hôte; caractérisé en ce que: l'unité de traitement CIRC et l'unité de traitement RSPC/EDC, conjointement avec l'unité de commande d'interface de bus, sont combinés directement à un dispositif formant mémoire de travail (440) du lecteur de CD-ROM, permettant un accès direct distinct et indépendant dans l'espace de mémoire du dispositif formant mémoire de travail. 2. Dispositif formant circuit d'unité de commande selon la revendication 1, caractérisé en ce que le dispositif formant mémoire de travail est un dispositif de mémoire unique, qui est utilisé comme espace de mémorisation pour la mise en oeuvre du décodage et des détection et correction d'erreurs sur les données traitées. 3. Dispositif formant circuit d'unité de commande selon la revendication 1, caractérisé en ce que le dispositif formant mémoire de travail est un dispositif de mémoire situé physiquement à l'extérieur du dispositif formant circuit et utilisé comme espace de mémorisation pour la mise en oeuvre du décodage et des détection et correction d'erreurs sur les données traitées. 4. Dispositif formant circuit d'unité de commande selon la revendication 3, caractérisé en ce que le dispositif formant mémoire de travail est une mémoire DRAM. 5. Dispositif formant circuit d'unité de commande selon la revendication 1, caractérisé en ce que le dispositif formant circuit d'unité de commande est fabriqué sous forme d'un dispositif à circuits intégrés unique. 6. Dispositif formant circuit d'unité de commande selon la revendication 4, caractérisé en ce que le dispositif formant circuit d'unité de commande est fabriqué sous forme d'un dispositif à circuits intégrés unique. 7. Dispositif formant circuit d'unité de commande selon la revendication 1, caractérisé en ce que le lecteur de CD-ROM lit des disques CD-ROM au format ISO 9660. 8. Dispositif formant circuit d'unité de commande selon la revendication 6, caractérisé en ce que le lecteur de CD-ROM lit des disques CD-ROM au format ISO 9660. 9. Dispositif formant circuit d'unité de commande selon la revendication 1, caractérisé en ce que le lecteur de CD-ROM comporte une interface de bus IDE. 10. Dispositif formant circuit d'unité de commande selon la revendication 8, caractérisé en ce que le lecteur de CD-ROM comporte une interface de bus IDE. 11. Dispositif formant circuit d'unité de commande selon la revendication 1, caractérisé en ce que le lecteur de CD-ROM comporte une interface de bus SCSI. 12. Dispositif formant circuit d'unité de commande selon la revendication 8, caractérisé en ce que le lecteur de CD-ROM comporte une interface de bus SCSI. 13. Dispositif formant circuit d'unité de commande pour un lecteur de CD-ROM, destiné à la mémorisation de données numériques, apte à lire des données mémorisées sur le disque CD-ROM du format ISO 9660 pour les décoder et les envoyer à un système informatique hôte par l'intermédiaire d'une interface de bus, caractérisé en ce qu'il comprend une unité de traitement de code Reed-Solomon à imbrication croisée (CIRC), un moteur de décodage de code Reed-Solomon, une unité de traitement de code produit Reed-Solomon / de détection et de correction d'erreurs (RSPC/EDC) et une unité de commande d'interface de bus, et en ce que l'unité de traitement CIRC et l'unité de traitement RSPC/EDC sont directement combinées ensemble et peuvent accéder directement à l'espace de mémorisation d'un dispositif formant mémoire de travail. 14. Dispositif formant circuit d'unité de commande selon la revendication 13, caractérisé en ce que le dispositif formant mémoire de travail est un dispositif de mémoire unique qui est utilisé comme l'espace de mémorisation pour la mise en oeuvre du décodage et des détection et correction d'erreurs sur les données traitées. 15. Dispositif formant circuit d'unité de commande selon la revendication 13, caractérisé en ce que le dispositif formant mémoire de travail est un dispositif de mémoire situé physiquement à l'extérieur du dispositif formant circuit et utilisé comme l'espace de mémorisation pour la mise en oeuvre du décodage et des détection et correction d'erreurs sur les données traitées. 16. Dispositif formant circuit d'unité de commande selon la revendication 15, caractérisé en ce que le dispositif formant mémoire de travail est une mémoire DRAM. 17. Dispositif formant circuit d'unité de commande selon la revendication 13, caractérisé en ce que le dispositif formant circuit d'unité de commande est fabriqué sous forme d'un dispositif à circuits intégrés unique. 18. Dispositif formant circuit d'unité de commande selon la revendication 16, caractérisé en ce que le dispositif formant circuit d'unité de commande est fabriqué sous forme d'un dispositif à circuits intégrés unique. 19. Dispositif formant circuit d'unité de commande selon la revendication 13, caractérisé en ce que le lecteur de CD-ROM comporte une interface de bus IDE. 20. Dispositif formant circuit d'unité de commande selon la revendication 13, caractérisé en ce que le lecteur de CD-ROM comporte une interface de bus SCSI.