FR 2762736 A1 19981030 FR 9804479 A 19980409 METHODE DE DIMINUTION DU TAUX D'ERREUR DE TRAME DANS UNE TRANSMISSION DE DONNEES SOUS LA FORME DE TRAMES DE DONNEES La présente invention concerne une méthode de diminution du taux d'erreurs de trame d'informations devant être transmises sous la forme de trames de données dans un système de transmission de données, dans laquelle: - les informations devant être transmises sont divisées en trames de données, la trame de données est complétée par des données de détection d'erreurs générées en utilisant une partie des informations devant être transférées, - au moins une partie des informations devant être utilisées dans la génération de données de détection d'erreurs, est protégée par un codage de correction d'erreurs, par lequel une trame de données codées de correction d'erreurs est obtenue, dans laquelle au moins plusieurs parties ont différents taux d'erreurs (BER), et - les trames de données codées de correction d'erreurs sont transférées dans le canal de transmission de données à partir de l'émetteur vers le récepteur, pour diminuer le taux d'erreur de trame dans un système de transmission de données dans lequel les informations sont transmises sous la forme de trames de données. L'invention concerne aussi un système de transmission de données selon la méthode et une station mobile comportant: - un moyen pour diviser les informations devant être transmises, en trames de données, - un moyen pour additionner des données de correction d'erreurs, à la trame de données, et - un moyen pour protéger au moins une partie des informations devant être utilisées dans la génération de données de détection d'erreurs, avec un codage de correction d'erreurs, afin de réaliser une trame de données codées de correction d'erreurs, dans laquelle au moins plusieurs parties ont différents taux d'erreurs (BER). Dans une transmission de données sous la forme de trames de données, les informations devant être transmises sont divisées en trames de données de longueur habituellement régulière. En plus des information principales, les trames de données peuvent aussi contenir des informations d'en-tête et d'autres informations nécessaires dans la transmission des trames de données. Les trames de données sont transmises à partir de l'émetteur vers le récepteur via un canal de transmission qui peut comporter par exemple un canal radio ou un autre canal de transmission sans fil. Le canal de transmission est exposé aux perturbations, telles que des interférences causées par des dispositifs électriques, et d'un autre côté à des interférences causées par d'autres dispositifs de type similaire utilisées dans des transmissions de données sans fil, telles que des émetteurs radio. Une autre cause importante de perturbations, particulièrement dans des dispositifs émetteurs/récepteurs mobiles, est le fait que le signal devant être reçu peut entrer dans le récepteur via plusieurs routes de différentes longueurs, perturbant ainsi le signal devant être reçu. Par conséquent, pour éliminer des erreurs de transmission, des données de correction d'erreur ou au moins des données de détection d'erreur, sont habituellement ajoutées aux trames de données. Une méthode d'addition de données de correction d'erreur est l'utilisation de codes appelés codes de convolution, c'est-à-dire que les informations devant être transmises sont codées en utilisant un code de convolution approprié, et les informations codées par convolution sont transmises au canal de transmission de données. Au niveau de la réception, le fonctionnement est inversé pour séparer les informations transmises du flux de transmission de données reçues. Les données de détection d'erreur utilisées le plus communément sont les données de vérification de parité, qui sont calculées à partir des informations devant être transmises, ou d'au moins une partie de celles-ci. Une méthode de vérification de parité connue est la vérification de redondance cyclique (CRC pour "Cyclic Redundancy Check"). Ainsi, à la réception, les informations reçues sont sujettes à l'opération correspondante, et les données de vérification de parité formées à la réception sont comparées avec les données de vérification de parité reçues. Si des données sont équivalentes, le dispositif de réception conclut que les données ont été reçues correctement. Si les données de parité reçues et calculées ne sont pas équivalentes, le dispositif de réception conclut que la trame de donnée reçue l'a été partiellement de façon incorrecte. Après cela, il est possible de demander une retransmission ou d'essayer de décoder la trame incorrecte, par exemple, par interpolation. En utilisant des méthodes de correction d'erreur, il est possible de corriger au moins quelques- unes des erreurs de transmission potentielles, pour lesquelles la retransmission n'est pas nécessaire dans toutes les situations d'erreur. Cependant, lorsqu'une méthode de vérification d'erreur est utilisée, seule l'exactitude ou l'inexactitude est détectée, et la retransmission est demandée dans une situation d'erreur, retardant ainsi la transmission de données. Ces codes peuvent aussi être appelés code externe et code interne. Le codage externe est réalisé avant le codage interne. Ainsi, les données de codage formées par le codage externe sont ensuite sujettes au codage interne, permettant ainsi d'améliorer la fiabilité de la transmission. Les codes externes sont habituellement des codes de détection d'erreur et les codes internes des codes de correction d'erreur, mais ils peuvent aussi être inversés. Le codage peut aussi enchaîner plus de deux codes. Dans les systèmes de communication mobiles numériques courantes, la parole est aussi transmise sous forme de trames de données. Par exemple, dans le système de communication mobile GSM ("Global System for Mobile Communications"), dans le canal de communication audio, la majorité des informations numériques formées du signal audio, sont protégées par codage de correction d'erreur. Dans le codeur audio (codeur de parole), 260 bits de paramètre audio sont formés pour chaque séquence de parole de 20 millisecondes. Sur ces 260 bits, 182 bits d'importance la plus grande subjectivement sont protégés par un code de correction d'erreur. Ces 182 bits sont sujets au codage par convolution à un taux de codage de 1/2, c'est-à-dire deux bits devant être transmis au canal de transmission sont formés pour chaque bit d'information. Les 78 bits restants sont transmis sans protection, c'est- à-dire des erreurs possibles dans ceux-ci ne sont pas détectées au niveau de la réception. Le taux d'erreur de bit (de symbole) dans les trames de données reçues, peut parfois dépasser la capacité de correction d'erreur de la méthode de J5 correction d'erreur utilisée dans la transmission de trames de données. Il en résulte que toutes les erreurs ne peuvent pas être corrigées, la procédure la plus utilisée étant de demander une retransmission de telles trames de données, ou par exemple, dans le codage de parole (codage audio), d'essayer de former une trame de données synthétisée sur la base de trames de données reçues précédemment. La synthèse des trames de données peut être utilisée dans une certaine mesure dans la transmission des signaux audio et vidéo, mais par exemple, dans la transmission des signaux de données, il n'est pas possible d'utiliser une trame de données synthétisée. Lorsque la capacité de correction d'erreur du récepteur est dépassée, il est important de détecter les erreurs qui sont toujours présentes après la correction d'erreur. De telles informations incorrectes ne devraient pas être utilisées dans le récepteur lors de la reconstitution de l'information transmise. Par exemple, dans le canal de circulation dans le système GSM, la détection des erreurs non corrigées est réalisée par codage CRC en formant trois bits de vérification de parité. En formant ces bits de vérification de parité, bits pour chaque trame de données sont utilisés qui sont les plus importants pour les informations devant être transmises. Ainsi, ces 50 bits de trames de données sont sujets à l'opération correspondante dans le récepteur, et les bits de vérification de parité sont comparés avec les bits de vérification de parité transmise avec la trame de données, dans lesquels des possibles changements indiquent qu'il y avait une erreur dans la transmission de données. Dans le système GSM, le décodage de parole (décodage audio) rejettera toutes les trames de données dans lesquelles il n'a pas été possible de corriger toutes les erreurs. Ces trames de données sont remplacées par une trame de données formée sur la base des trames de données acceptables reçues précédemment. Si le nombre de trames de données incorrectes est relativement petit, les trames de données remplacées n'affaiblissent pas de façon significative la qualité du signal audio décodé. Cependant, si le nombre de trames de données incorrectes augmente, son effet peut être rendu graduellement perceptible dans le signal audio. Cela peut conduire au fait que le signal audio décodé n'est plus intelligible. La Figure la représente un schéma sous forme de blocs montrant un système de codage audio selon l'art antérieur. C'est un exemple d'un système de codage audio du système GSM. La Figure 2a représente un schéma sous forme de blocs montrant le codage de parole (codage audio), l'addition des bits de vérification de parité, et le codage par convolution. La Figure 4 représente un organigramme montrant ce codage de canal utilisé dans la transmission d'un signal audio du système de communication mobile GSM selon l'art antérieur. Par la suite, le fonctionnement du codage de canal est représenté en référence au dispositif de la Figure la et à l'organigramme de la Figure 4. Le signal audio est divisé en trames, ou en intervalles de temps d'une certaine longueur, qui, dans ce système, est de 20 millisecondes. Chaque trame est codée de façon séparée. Ainsi, chaque trame de signal audio de 20 millisecondes produit un groupe de paramètres audio sous forme numérique. Les échantillons audio numériques sont formés du signal audio et sont codés dans le codeur audio 101 afin de former une trame de paramètre audio. Le codeur audio compresse la parole en un flux de bits de 13,0 kbit/s. De chaque trame audio de 20 millisecondes, le codeur forme 260 bits de paramètre audio qui constituent la trame de paramètre audio 102 (étape 401). Cette trame de paramètre audio 102 est ensuite transmise à un codeur de canal 104 pour grouper les bits, par exemple dans des bits devant être protégés par un codage de correction d'erreur et dans des bits devant être laissés non protégés. Ensuite, le codeur de canal est utilisé pour former des informations de détection d'erreur, dans lesquelles quelques- uns des paramètres audio sont utilisés pour son calcul. Dans la trame de paramètre audio 102, les bits pour chaque paramètre sont disposés en ordre descendant d'importance, c'est-à-dire les bits de poids fort sont plus proches du début de la trame de données. Après cela, les bits sont disposés dans le bloc de groupement 104 d'abord en ordre d'importance afin que les bits de poids fort pour tous les bits dans la trame de paramètre audio 102 soient situés au début (à gauche) de la trame de données, et les bits de poids faible soient situés à la fin (à droite). Ensuite, les bits sont divisés en trois groupes: le premier groupe comporte les 50 bits de poids fort qui seront protégés par le codage du canal au niveau d'une étape suivante, et qui seront utilisés pour la formation des bits de vérification de parité; les 132 bits du second groupe sont protégés par le codage de canal, mais ceux-ci ne seront pas utilisés dans la formation des bits de vérification de parité; et les 78 bits du troisième groupe sont transmis dans le canal de transmission de données sans protection par codage de canal. Ensuite, le bloc de groupement de bits 103 divise les bits de paramètre audio en deux classes séparées, parmi lesquelles la classe I comporte lesdits bits du premier (classe Ia) et du second (classe Ib) groupes, et la classe II comporte les bits du troisième groupe. Les 182 bits de la classe I avec l'importance subjectivement la plus grande sont transmis au bloc 107 pour le codage de l'information de vérification g' d'erreur. Cependant, les 78 bits de la classe Il ne sont pas protégés du tout. Ensuite, trois bits de vérification de parité (CRC) des 50 bits de poids fort sont calculés dans le bloc de formation de parité 105 (étape 403). Ensuite, les bits sont disposés dans le premier bloc d'organisation 106 afin que les bits de poids fort pour la parole dans les paramètres de parole soient placés dans la partie la mieux protégée dans le codage par convolution (meilleur rapport d'erreur de bit), c'est-à-dire au début et à la fin de la partie de la trame de données devant être protégée (étape 404). Les bits de poids faible et les trois bits de vérification de parité sont placés au milieu de cette partie, o le rapport de bit d'erreur est pauvre. Cette situation est illustrée dans la Figure 3a, dans laquelle la lettre S indique des bits protégés fortement dans les informations de vérification d'erreur, les lettres W indiquent les bits protégés faiblement dans les informations de vérification d'erreur, et les lettres N indiquent les bits protégés faiblement qui ne sont pas utilisés dans la formation des informations de vérification d'erreur. Sur la même Figure 3a, une courbe illustre la probabilité d'erreur de bits de chaque bit, montrant quelles parties de la trame de données sont les mieux protégées et quelles parties sont les moins bien protégées. A la fin de la trame de données, quatre bits de queue sont ajoutés (étape 405), pour amener le codeur de canal finalement à un état connu. Durant cette étape, la trame de données devant être codée pour le canal et comportant 189 bits (50+3+132+4) est transférée au codeur de canal 107 avec le rapport de bit 1/2 (étape 406), donnant ainsi une trame de données codée pour le canal de 378 bits. Aussi, les bits CRC sont sujets au codage de correction d'erreur 107 pour assurer que les informations de correction d'erreur sont prévues avec un maximum de fiabilité dans la transmission de données. Dans le canal audio du système GSM, le codage de correction d'erreur implique le codage par convolution avec le rapport de bit 1/2 et l'addition de quatre bits de queue. Le codage convolutionnel génère deux bits de chacun des 182 bits de paramètre audio et deux bits de chacun des quatre bits de queue, ainsi que chacun des trois bits CRC. Un total de 456 bits de chaque trame audio de 20 millisecondes sont générés à la sortie 111 par l'émetteur. De ceux-ci, 78 bits sont des bits non protégés de la classe II et 378 bits sont formés par codage par convolution 107. Les bits sortants 108 du codage par convolution et les bits non protégés 109 sont combinés dans un bloc multiplexeur 110, dans lequel la sortie du bloc multiplexeur donne une représentation de 466 bits à partir de la trame de signal audio de millisecondes (étape 407). Le taux de bit de ce flux de bit est de 22,8 kbit/s. Dans le récepteur, les opérations inverses auxdites opérations sont effectuées principalement dans l'ordre inverse. La Figure lb représente un exemple d'un tel récepteur de l'art antérieur. Le récepteur est supposé être utilisé comme un récepteur de canal audio du système GSM. La trame de donnée reçue 112, c'est-à- dire la suite de bits de 456 bits, est transférée à un bloc de remise en ordre 113, o la partie codée de canal 114 et la partie non codée de canal 123 de la trame de données sont séparées l'une de l'autre. La partie codée de canal est transférée au décodeur de canal 115, o le décodage de la partie codée de canal a d'abord lieu dans le bloc de décodage 116. A ces étapes, quelques-uns des bits éventuellement incorrects peuvent être corrigés, considérant que le nombre des erreurs est à l'intérieur de la capacité de correction d'erreur du code de correction d'erreur. La trame de données décodée 117 est transférée au second bloc de remise en ordre de bit 118, o l'ordre de bit est réarrangé dans l'ordre de placement par le codeur audio, c'est-à- dire les bits de poids fort pour la parole sont placés du côté gauche de la trame de données. Après cela, le bloc de vérification de parité 119 vérifie que la trame de données décodée de canal est en ordre pour les bits à l'intérieur de leur vérification de parité. Le bloc de vérification de parité génère un signal de sélection 120 avec une valeur soit d'exactitude (c'est-à-dire niveau logique 0) soit d'inexactitude (par exemple niveau logique 1) selon que la trame de données est en ordre (exacte) ou incorrecte (fausse). En outre, le bloc de vérification de parité 119 envoie la trame de données décodée de canal vers la seconde sortie 121 du bloc de vérification de parité, à partir de laquelle la trame de données est transmise à la première entrée du second multiplexeur 122. L'opération du bloc de vérification de parité 119 dépend par exemple, de la méthode de vérification de parité utilisée, et elle est bien connue d'un homme du métier. La partie non protégé ou non codée de canal 123 de la trame de données reçue est transférée vers la seconde entrée du second multiplexeur 122, dans lequel la sortie du second multiplexeur comporte une trame de paramètre audio 125 qui, ainsi, dans la transmission de donnée correcte, correspond à la trame de paramètre audio 102 générée par le codeur audio 101. A partir de la sortie du multiplexeur, la trame de paramètre audio 125 est transférée à la première entrée d'un sélecteur 126. La sortie d'un bloc de synthétisation 124 est amenée à la seconde entrée du sélecteur 126. A l'entrée de commande du sélecteur 126, est envoyé le signal de sélection 120 généré par le bloc de vérification de parité 119, sur la base duquel signal de sélection, le sélecteur 126 couple à la sortie du sélecteur 126 soit la sortie du second multiplexeur 122, si la valeur du signal de sélection 120 est exacte, soit la sortie du bloc de synthétisation 124, si la valeur du signal de sélection 120 est fausse. A partir de la sortie du sélecteur, la trame de paramètre audio de la trame de donnée synthétisée est transférée à un décodeur audio 127 pour générer un signal audio 128. Dans le système présenté au-dessus, tous les bits protégés n'ont pas une probabilité d'erreur de bit égale après que la trame de données ait été sujette à la correction d'erreur. Cette situation est typique des codes de convolution qui commencent et finissent dans un état connu. Les bits du commencement et de la fin de la trame de données codés par convolution comportent une probabilité d'erreur plus petite que les bits situés au milieu de la trame de données. Il est évident que le taux d'erreur de trame ne peut pas être plus petit (meilleur) que les plus grands (plus pauvres) taux d'erreur des bits protégés par la correction d'erreur. En conséquence, si une erreur est détectée dans la réception de tout bit protégé par la correction d'erreur, cette trame de données est rejetée dans son ensemble, même si les bits les mieux protégés à l'intérieur de la vérification de parité ont été reçus correctement. Ainsi, l'efficacité de la correction d'erreur diminue dans ces situations lorsque des méthodes couramment connues sont utilisées. Des erreurs dans le flux de bit décodé par convolution (117) sont souvent trouvées par rafales, c'est-à-dire plusieurs erreurs surviennent à l'intérieur d'un court intervalle de temps qui peut être suivi par une longue période sans erreur. Encore, le nombre moyen d'erreurs peut être relativement petit. Cela peut avoir comme conséquence le rejet de toute la trame de données, bien que le cycle contenant l'erreur de type rafale ait 1i été placé dans seulement une petite partie des bits protégée couverts par la vérification de parité. Le but de la présente invention est d'éliminer, dans une large mesure les inconvénients mentionnés au- dessus qui est de proposer une méthode plus efficace pour la transmission des informations sous la forme de trames de données. L'invention est basée sur l'idée de l'ajustement du taux d'erreur devant être essentiellement égal parmi les bits couverts par la correction d'erreur et la vérification de parité. La méthode selon l'invention est caractérisée en ce qu'elle sera présentée dans la partie caractérisante de la revendication 1 ci-jointe. Le système de transmission de données selon l'invention, est caractérisé en ce qu'il sera présenté dans la partie caractérisante de la revendication 8 ci-jointe. La station mobile selon l'invention est caractérisée en ce qu'elle sera présentée dans la partie caractérisante de la revendication il ci-jointe. En d'autres termes, l'invention concerne le déplacement de la capacité de correction d'erreur pour des bits couverts par la correction d'erreur à partir des bits les mieux protégés vers les bits les moins bien protégés. Cela veut dire principalement, que la probabilité d'erreur de trame diminue bien que la capacité de correction d'erreur totale n'augmente pas. Le taux d'erreur de trame est un des facteurs les plus importants, en particulier dans la transmission d'un signal audio. L'intelligibilité de la parole diminuera rapidement lorsque le taux de trame d'erreur augmente. L'invention comporte des avantages significatifs. Lorsque le codage selon l'invention est utilisé, la probabilité d'erreur de trames moyenne est meilleure que lorsque des méthodes couramment connues sont utilisées. Il en résulte que par exemple, la qualité de parole est améliorée en particulier sous des conditions d'interférence, dans lesquelles la possibilité d'utilisation de cette sorte de système de communication mobile est aussi améliorée. Dans le système de transmission utilisant la retransmission des trames de données contenant des erreurs, le besoin de retransmission est réduit, dans lequel aussi, le chargement non nécessaire du canal de communication est réduit et la performance du canal de transmission de données est améliorée. L'invention sera décrite plus précisément ci- après, en référence aux figures jointes, dans lesquelles: La Figure la représente un schéma sous forme de blocs réduit illustrant le codage de parole selon les techniques de l'art antérieur, La Figure lb représente un schéma sous forme de blocs réduit illustrant le décodage de parole selon les techniques de l'art antérieur, La Figure 2a représente un schéma sous forme de blocs réduit montrant un mode de réalisation avantageux du codage de parole selon la présente invention, La Figure 2b représente un schéma sous forme de blocs réduit montrant un mode de réalisation avantageux du décodage de parole selon la présente invention, La Figure 2c représente un schéma sous forme de blocs réduit montrant un mode de réalisation avantageux du codeur de convolution selon l'invention, La Figure 3a représente une trame de données codée selon des techniques de l'art antérieur, La Figure 3b représente une trame de données codée selon un mode de réalisation avantageux de la présente invention, La Figure 4 représente un organigramme réduit montrant le codage selon une technique de l'art antérieur, et La Figure 5 représente un organigramme réduit montrant le codage selon un mode de réalisation avantageux de l'invention. La Figure 2a représente un schéma sous forme de blocs réduit montrant un dispositif qui est utilisé pour la transmission d'un signal de parole (signal audio) dans le système de communication mobile GSM et dans lequel l'invention peut être avantageusement appliquée. Le dispositif est par exemple l'émetteur du canal audio d'une station mobile. Par la suite, le fonctionnement de la méthode selon l'invention sera décrit en référence à l'organigramme de la Figure 5 et au dispositif de la Figure 2a. Le codage de correction d'erreur utilisé dans cet exemple est un codage par convolution (ou convolutionnel), et le codage de vérification d'erreur est un calcul de parité (CRC). Il est aussi à noter que les valeurs numériques données dans cette description le sont seulement à titre d'exemple, et l'invention peut aussi être appliquée à d'autres systèmes de transmission de données comportant un codage de correction d'erreur et un codage de vérification d'erreur. De manière connue en soi, le signal audio a été converti en des trames audio 200 de 20 ms devant être convoyées vers un codeur audio 201. De chaque trame de millisecondes, le codeur audio 201 génère 260 bits de paramètre audio qui forment une trame de paramètre audio 202 (étape 501). Pour chaque paramètre, les bits sont disposés dans un ordre descendant d'importance, c'est-à- dire les bits de poids fort sont, dans ce mode de réalisation avantageux, plus proches du début de la trame de données que les bits de poids faible. Dans le système de transmission de données selon l'invention, il 1'3 n'y a pas de différence significative dans les rapports d'erreur de bits de ces bits de la partie protégée de la trame de données qui seront utilisés dans le codage de détection d'erreur; en conséquence, ces bits ne nécessitent pas d'être disposés dans un ordre d'importance. Ainsi, il est possible d'utiliser l'ordre dans lequel les bits se trouvaient dans la trame de paramètre audio 202 quittant le codeur audio 201. En outre, les bits sont divisés en trois groupes: le premier groupe consiste en les 50 bits de poids fort qui seront protégés par le codage de canal au niveau d'une étape suivante et sur la base desquels par exemple, les bits de vérification de parité sont générés; le second groupe consiste en les 132 bits qui ne seront pas utilisés dans le calcul des bits de vérification de parité, mais qui seront protégés par le codage de canal; et les 78 bits du troisième groupe doivent être transmis dans le canal de transmission de données sans protection, par le codage de canal Un bloc de groupement de bits 203 divise les bits de paramètre audio en deux classes différentes d'une manière correspondant à celle décrite au-dessus, dans la description du fonctionnement d'un dispositif de l'art antérieur. Les 182 bits subjectivement les plus importants de la classe I sont envoyés aux blocs de codage 205 et 206 de correction et de détection d'erreur, mais les 78 bits de la classe II ne seront pas protégés du tout. Trois bits de vérification de parité sont calculés dans le bloc de génération de parité 205 à partir des 50 bits de poids fort de la classe I (étape 503). Dans l'organigramme de la Figure 5, les étapes 501 à 503 correspondent à la procédure selon l'art antérieur tel que décrit au-dessus, en d'autres termes, la formation d'une trame de paramètres audio (étape 501), la division des bits en trois groupes (étape 502), et la génération de bits de vérification de parité (étape 503). Aussi, dans la Figure 2a, les blocs 201 et 203 du dispositif correspondent essentiellement aux blocs 101 et 103 de la Figure 2a, sauf que dans le bloc de groupement de bits 203, il n'est pas nécessaire de disposer ces bits qui seront utilisés dans le codage de détection d'erreur dans un ordre d'importance, dans lequel le bloc de groupement de bits 203 peut être plus simple que le bloc de groupement de bits 103 des dispositifs del'art antérieur. D'un autre côté, les bits peuvent être disposés en grandes entités, par exemple, l'ordre des paramètres audio peut être modifié dans une trame de données. Ensuite (étape 504), les bits du groupe 1 et du groupe 2 sont combinés en une trame de données devant être codée pour le canal, mais d'une façon que le placement de bits ne soit pas modifié selon l'ordre d'importance. L'ordre des bits est ainsi le même qu'au- dessus dans la trame de données formée durant l'étape 501. Les bits de parité sont aussi placés dans la partie protégée, suivant maintenant immédiatement les bits d'information. En outre, quatre bits de queue sont ajoutés à la fin de la trame de données devant être codée pour le canal (étape 505). Dans cet exemple de mode de réalisation, le codage de canal applique un codeur de canal 206 avec un code de taux 1/3 (étape 506), dans lequel, en addition aux deux polynômes de génération, un troisième polynôme de génération est ajouté, comme cela sera décrit au-dessous. Du fait que le codeur de convolution 1/3 génère une trame de données 207 consistant en 567 bits au lieu de 378 bits (= 3*(50+3+132+4)), des bits codés par convolution doivent être éliminés avant la formation de la trame de données devant être transmise vers le canal de transmission de données. Le retrait des bits en excès a lieu dans un bloc de mise en forme 208 (étape 507) dont le fonctionnement sera décrit avec plus de détails au- dessous dans la description en connexion avec la description du fonctionnement du codeur de canal. Il est évident que l'invention n'est pas limitée seulement au codage convolutionnel dans le code de taux 1/3, mais d'autres codes de taux peuvent aussi être utilisés. L'invention peut aussi être appliquée dans des systèmes dans lesquels la partie de la trame de données devant être transmise au canal de transmission de données, qui est protégée avec le codage de correction d'erreur, est codée par codage convolutionnel autre que dans le code de taux 1/2. La trame de données 212 devant être transmise au canal de transmission de données est générée dans un multiplexeur 211 (étape 508) pour combiner la trame de données codée par convolution, avec quelques-uns des bits éliminés, et les 78 bits du troisième groupe 210 devant être transmis sans codage de canal. Cette méthode peut ainsi être utilisée pour stabiliser les taux d'erreur de bits des bits protégés, dans lequel la probabilité de la transmission de données la plus correcte est augmentée, o le taux d'erreur de trame est réduit. La Figure 3b représente des taux d'erreur de bit de la trame de données 212 pour différents bits. Les lettres M indiquent des bits avec une protection moyenne et couvert par les informations de correction d'erreur, et les lettres N indiquent des bits de plus faible protection qui ne sont pas utilisés dans la génération des informations de vérification d'erreur. La même Figure 3b montre aussi une courbe illustrant le taux d'erreur de bit pour chaque bit. La courbe indique à quelles parties de la trame de données la protection est la meilleure, et à quelles parties elle est la plus faible. B La Figure 2c est un schéma sous forme de blocs réduit montrant le codeur de canal 206. L'entrée IN est couplée à l'entrée d'un premier registre à décalage Dl et à la première entrée des additionneurs SUMl, SUM2, SUM3. La sortie du premier registre à décalage Dl est couplée à l'entrée du second registre à décalage D2, à l'entrée du second additionneur SUM2 et à la seconde entrée du troisième additionneur SUM3. La sortie du second registre à décalage D2 est couplée à l'entrée du troisième registre à décalage D3 et à la troisième entrée du troisième additionneur SUM3. La sortie du troisième registre à décalage D3 est couplée à l'entrée du quatrième registre à décalage D4, à la seconde entrée du premier additionneur SUM1 et à la troisième entrée du second additionneur SUM2. En outre, la sortie du quatrième registre à décalage D4 est couplée à la troisième entrée du premier additionneur SUM1, à la quatrième entrée du second additionneur SUM2, et à la quatrième entrée du troisième additionneur SUM3. La sortie OUTl du premier additionneur, la sortie OUT2 du second additionneur et la sortie OUT3 du troisième additionneur, sont couplées aux entrées d'un sélecteur MUX, dans lequel la sortie du sélecteur MUX forme la sortie OUT du codeur de canal 206. L'état du premier additionneur SUMl dépend de l'état de l'entrée IN selon la formule a(D)(l+D3+D4), dans laquelle a(D) indique l'information devant être transmise à l'entrée IN et l+D3+D4 est le premier polynôme de génération Gl. De façon correspondante, l'état de la sortie du second additionneur dépend de l'état de l'entrée IN selon la formule a(D) (l+D+D3+D4), dans laquelle l+D+D3+D4 est le second polynôme de génération G2. Dans le codage de canal selon l'invention, un troisième polynôme de génération G3 est aussi de préférence utilisé, qui est par exemple l+D+D2+D4, c'est-à-dire l'état de la sortie du troisième additionneur dépend de l'état de l'entrée IY IN selon la formule a(D) (I+D+D2+D4). Dans les polynômes de génération de génération Gl, G2, G3, l'indice D indique l'état de l'entrée IN à un instant t-l (= état de la sortie du premier registre à décalage Dl), D2 indique l'état de l'entrée IN à un instant t- 2 (= état de la sortie du second registre à décalage D2), D3 indique l'état de l'entrée IN à un moment t-3 (= état de l'entrée du troisième registre à décalage D3), et D4 indique l'état de l'entrée IN à un instant t-4 (= état de la sortie du quatrième registre à décalage D4). La sortie de l'additionneur SUM1, SUM2, SUM3 est à l'état 1 lorsqu'il y a un nombre impair d'états I dans les entrées de l'additionneur SUM1, SUM2, SUM3. Dans d'autres cas, la sortie de l'additionneur SUM1, SUM2, SUM3 est à l'état 0. En conséquence, le codeur de canal est une sorte de machine à état, dans laquelle la sortie du codeur de canal est affectée non seulement par le bit devant être codé à ce moment, mais aussi par des états des bits codés précédemment. En outre, le schéma sous forme de blocs de la Figure 2c représente un circuit de synchronisation CLK, par exemple, pour transférer l'information dans l'entrée de chaque registre à décalage Dl, D2, D3, D4 vers la sortie du registre à décalage Dl, D2, D3, D4 ainsi que pour générer des signaux de commande SELl, SEL2, au moyen desquels le sélecteur MUX sélectionne à la sortie OUT le signal dans la première, seconde ou troisième entrée dans le sélecteur MUX, c'est-à-dire l'état de la sortie du premier additionneur SUM1l, du second additionneur SUM2 ou du troisième additionneur SUM3. Par exemple, lorsque le premier signal de commande SELl et le second signal de commande SEL2 du sélecteur sont dans l'état 0, c'est-à-dire plus brièvement exprimé que le signal de sélection SELl, SEL2 est dans l'état 00, la sortie du sélecteur MUX est dans l'état du premier a0 additionneur SUM1. Lorsque le premier signal de commande SELl du sélecteur est dans l'état 1 et que le second signal de commande SEL2 du sélecteur est dans l'état 0, c'est-à-dire plus brièvement exprimé que le signal de sélection SELl, SEL2 est dans l'état 10, la sortie du sélecteur MUX est dans l'état du second additionneur SUM2. Lorsque le premier signal de commande SELl du sélecteur est dans l'état 0 et que le second signal de commande SEL2 est dans l'état 1, c'est-à-dire plus brièvement exprimé que le signal de sélection SELl, SEL2 est dans l'état 01, la sortie du sélecteur MUX est dans l'état du troisième additionneur SUM3. Les signaux de commande SELl, SEL2 sont formés par exemple en couplant deux diviseurs par deux DIVl, DIV2, connus en tant que tels, de façon à ce que, à l'entrée du premier diviseur DIVl, soit transmis de préférence une séquence d'impulsions dont la fréquence est trois fois la fréquence du signal de déclenchement K des registres à décalage Dl, D2, D3, D4, la sortie du premier diviseur DIV1 est couplée à l'entrée du second diviseur DIV2, et les diviseurs sont ajustés à leur état initial après chaque troisième impulsion d'horloge. Dans l'exemple de couplage de la Figure 2, cela est mis en oeuvre de façon à ce que la sortie du circuit de synchronisation CLK soit couplée à l'entrée de commande du sélecteur MUX et à l'entrée du premier diviseur DIVl. La sortie du second diviseur DIV2 est couplée aux entrées de déclenchement des registres à décalage Dl, D2, D3, D4. La synchronisation peut aussi être mise en ouvre dans d'autres méthodes connues en tant que telles par un homme du métier, par exemple en utilisant un programme d'application d'un microprocesseur. Le fonctionnement du codeur de canal 206 est ensuite décrit en utilisant comme exemple la trame de données a(D), dont l'information est la séquence de bit 0101 et la suite de bit de queue est 0000, dans laquelle 0 indique le niveau logique 0, et 1 indique le niveau logique 1. Dans des applications pratiques, le niveau logique 0 est habituellement une valeur de tension de 0 V et le niveau logique 1 est, de façon correspondante, approximativement la tension de fonctionnement, par exemple 3,3 V. La séquence de bit est montrée chronologiquement pour être traitée de la gauche vers la droite, ainsi le premier bit est 0. L'information a(D) est transmise à l'entrée IN du codeur de canal 206. Ainsi, la sortie OUT1 du premier additionneur est dans l'état 0 et la sortie des autres additionneurs OUT2, OUT3 est aussi à l'état 0, considérant que les registres à décalage Dl, D2, D3, D4 sont initialement à l'état 0. Durant l'état 00, l'état 10 et l'état 01 du signal de sélection SELl, SEL2, la sortie du sélecteur MUX est dans l'état 0, dans lequel la séquence de bit 000 est générée à la sortie du codeur de canal 206. Le bit à venir suivant est 1, et les registres à décalage Dl, D2, D3, D4 sont dans l'état 0, dans lesquels la sortie OUT1, OUT2, OUT3 de chaque additionneur est dans l'état 1. Ainsi, durant les différents états du signal de commande SEL, la sortie du sélecteur MUX est dans l'état 1 dans lequel la séquence de bit 11i est générée dans la sortie du codeur de canal 206. Le bit suivant est 0, le premier registre à décalage Dl est dans l'état 1, et le second, troisième et quatrième registres à décalage Dl, D2, D3, D4, sont dans l'état 0. Ainsi, la séquence de bit 011 est générée à la sortie du codeur de canal 206. Le quatrième bit est 1, le premier registre à décalage Dl est dans l'état 0, le second registre à décalage D2 est dans l'état 1, le troisième registre à décalage D3 est dans l'état 0, et le quatrième registre à décalage D4 est dans l'état 0. Ainsi, la séquence de bit 110 est générée à la sortie du codeur de canal 106. Avec les bits de la partie de queue, la sortie comporte la séquence de bit 101110110110. La signification de la 21, partie de queue est ici, par exemple, que même le dernier bit d'information est passé au travers des registres à décalage Dl, D2, D3, D4 du codeur de canal. Pour obtenir cela, les registres à décalage Dl, D2, D3, D4 du codeur de canal sont étagés au moins quatre fois après le dernier bit d'information, la longueur de la partie de queue devant être au moins de quatre. En conséquence, dans cet exemple, la trame de données a(D) 01010000 est codée dans la séquence de bit 000111011110101110110110. Dans le codeur par convolution 206 avec le code de taux 1/3 tel que présenté au-dessus, trois bits de sortie sont ainsi générés pour chaque bit d'entrée. La longueur de la trame de données devant être transmise au canal de transmission de données devrait, cependant, être la même que dans le codage selon l'art antérieur; en conséquence, des bits devant être formés par codage de convolution doivent être retirés avant que la trame de données puisse être transmise au canal de transmission de données. Une méthode de sélection est représentée dans le Tableau 1, dans lequel le chiffre 1 indique l'inclusion dudit bit dans la trame de données, et le numéro 0 indique le rejet du bit de façon correspondante. Les chiffres sont groupés par groupes de trois, dans lesquels le premier chiffre indique la sortie du premier additionneur SUM1, le second chiffre indique la sortie du second additionneur SUM2 et le troisième chiffre indique la sortie du troisième additionneur SUM3. Dans cet exemple, il y a 189 groupes, c'est-à-dire 182+3+4 (182 bits devant être protégés, 3 bits de vérification de parité calculés à partir des bits de poids fort devant être protégés, et 4 bits de queue). Par exemple, dans les quatre premiers groupes, seule la partie du premier additionneur SUM1 est sélectionnée, dans les cinq groupes suivants, les sorties du premier additionneur SUM1 et du second 2; additionneur SUM2 sont sélectionnées, dans le dixième groupe les sorties des trois additionneurs SUM1, SUM2 et SUM3 sont sélectionnées, etc... Le nombre de chiffres 1 dans le Tableau est de 378, dans lequel le résultat finale donne une trame de données de la même longueur que la trame de données codée selon des méthodes de l'art antérieur à utiliser dans la transmission d'un signal audio dans le système GSM. Dans cet exemple, le Tableau est formé de façon à ce que le nombre de chiffres 1, c'est-à- dire le nombre de bits devant être inclus, est plus grand au début qu'à la fin. Il en résulte que la capacité de correction d'erreur est meilleure au début que à la fin de la trame des données. TABLEAU 1 =1 2 3 4 5 6 1 1.,0.0. 1.0,0. 10,10. 1.00, 1.1.0. 1..0. 2 1,1,0. 1.1,0, 1,1,0. 1.1.1. 1.1,0. 1.1,0. 13 1,1.0. 1,10. 1.1 0. 1.1.0 1,1.01.0.1,1.0, 4 1.0, 1. 1.. 1,0.1.1,0. 1.1.0, 1.1.0. 1.1.0, 1.1,0, 1,1.0, 1,1, 1,101,10. 6 11.0,1, 0. 11. 0. 1,1,, 1.1.0. 11..0. 7 1,1,0. 1,1,0. 1,1,0, 1.1,0. 1.1.0, 1,1,0. 1 0 8 1.1.0.1.0.1,0,11, 1 10,1. 1. 9 1.1.0, 1,1,0.1 1. 1.0. 111. 1t. 1.10. 1. 1. 0. 1. 1. 0 1r 1tO1 1.10. 1. 1.0. 1. 1.0. 8 1 1 1,1.0. 110.1.0. 1, 1,,0.1..1. 1,10. 1 2 1. 1,10. 1.10,0, 1,1,0, 1,1,1. 1,1,0. 1,1,0. 1 13 1,1.0. 1.1.0 1.1.0. 1.1.0.1. 10 1,0, 1.1.,0, 14 1. 1,0. 1.1,0, 1,1,0. 1,1,1. 1.1.0. 1,1,0, 1-5i1.1.0. 1,1 0, I 1,1,10..1. 0.0, 26 1.1.0. 1, 1 O. 1,..1.0.1.1,1, 1.1.0. 717 1,1,0. 1,1,0. 1,1,0, 1,1, 00, 1, 1.0, 18 1, 1, 1.0.1.1.0.1,0. 1.1.0.1,1.0.1,1.0. 19 1,1,0. 1,1,0. 1,1,0, 1,1 0, 1.1.0.1,1,0. 1,1,0, 1,1,0, 1,1,0, 1,1,0. 1.1,0, 1,1,0, 21 1, 10, 1, 1,0. 1,1,0 0,1.1,0, 1.1,0, 1,1,0, 22 1,1.0. 1.1.0. 1,1.0, 1.1,0. 1,1.0, 1.1.0. 23 1,1,0, 1, 1,10,1, 1.70, 1, 1,0. 1, 1,0. 24 1, 1,0,1,1,0. 1,1,0,1,01, 1.1.0. 1. 1,0. 302 51,1.0, 1,1,0, 1,1.0,. 1,1,0, 1,1.0, 1.1,0. 26 1,, 1,0, 1, 1,0, 1,1,0, 1, 1,0. 1, 1. 1,0. 27 1.0, 1, 10.11,, 1.10-, 1.10. 1, 1 1.0, 1. 1, 0, 28 1,1.0. 1,1.0, 1,1.0.1,1,0, 1,1,0, 1,1,0,. 29 1. 1. 0.l'i 10, 1,1 1,0.1, 1. 0, 1.,0, 1. 1. 0. 1, 1.0,1.1,0, 1,1,0, 1.1.0. 1,1,0, 1.1,0. 31 1 1.0.1.1.0. 1,1,0,.1. 0, 1.0.0.1. 0,0. 321.0.0.1,0,0. 1,0.0 2 Dans la trame de données, la sélection des bits devant être transmis peut être effectuée par exemple de façon à ce que le signal de sortie OUT du multiplexeur soit conduit à un bloc de sélection 231, dans lequel une sélection est faite dans des groupes de trois, lequel de ces trois valeurs, c'est-à-dire les sorties OUT1, OUT2, OUT3 des additionneurs, est inclus à la trame de données devant être transmise. Dans le bloc de sélection 231, le tableau peut être compilé par exemple dans la mémoire morte (ROM), ou un programme peut être écrit dans lequel la règle de sélection est programmée. La mise en oeuvre du tableau ROM a lieu par exemple de façon à ce que chaque groupe de trois soit placé dans une adresse qui lui est propre, dans lequel un bit correspond à un chiffre dans le groupe, par exemple, de façon à ce que le bit 0 corresponde au premier chiffre dans le groupe, le bit 1 au second chiffre, et le bit 3 au troisième chiffre. Les circuits ROM comportent habituellement la largeur de huit bits, c'est-à-dire un byte comportant la largeur de huit bits peut être stocké dans une adresse. Ainsi, dans ce mode de réalisation, la mémoire morte utilisée devrait avoir un espace de mémoire d'au moins 567 bytes. La lecture du Tableau est avantageusement commandée par un microprocesseur dont le logiciel d'application comporte les opérations mentionnées au- dessus pour la lecture et la comparaison du tableau, qui est connu de l'art antérieur par l'homme du métier. Au niveau du récepteur, les opérations inverses aux opérations mentionnées au-dessus sont mises en oeuvre principalement dans l'ordre inverse. La Figure 2b représente un exemple d'un tel récepteur selon un mode de réalisation avantageux de l'invention. Le récepteur est supposé agir comme récepteur de canal audio du système GSM, et il correspond dans ses fonctions principalement au récepteur de la Figure lb. Le récepteur est, par exemple, le récepteur du canal audio d'une station mobile. Le fonctionnement du récepteur de la Figure 2b sera décrit par la suite. La trame de donnée reçue 213, c'est-à-dire la séquence de bit de 456 bits, est passée à un bloc de groupement de bit 214, dans lequel la partie codée de canal 215 et la partie non codée de canal 225 sont séparées l'une de l'autre dans la trame de données. La partie codée de canal est passée au décodeur de canal 219, o les bits correspondant aux bits éliminés dans le bloc de mise en forme 208 au niveau de l'étape de transmission sont ajoutés à la partie codée de canal dans un bloc de remise en forme 216. Les valeurs des bits éliminés ne sont pas connues dans le récepteur, mais ceux-ci peuvent être remplacées, par exemple, en ajustant la valeur des bits à 0,5 qui est neutre pour le décodeur. Le bloc de remise en forme 216 comporte une table avec un contenu similaire à celui du bloc de mise en forme 208, dans lequel le bloc de remise en forme 216 connaît à quel point les bits manquants doivent être ajoutés. La mise en oeuvre de la table peut aussi dans le récepteur être basée sur, par exemple, une table ROM. Ainsi, le bloc de décodage 218 met en oeuvre le décodage de la trame de données 217 reconstitué par le bloc de remise en forme 216, c'est-à- dire de la partie codée de canal à laquelle les bits manquants doivent être ajoutés. A cette étape, il est possible de corriger quelques-unes des erreurs de transmission de données possibles, à la condition que le nombre des erreurs soit dans la capacité de correction d'erreur du code de correction d'erreur. Dans la trame des données décodées 220, l'ordre de bit correspond à celui placé par le codeur de parole, c'est- à-dire les bits de poids fort pour la parole sont sur la partie gauche de la trame de données. Ainsi, aucune réorganisation des bits ne sera nécessaire comme dans un dispositif selon l'art antérieur. Par la suite, le bloc de vérification de parité 221 vérifie que la trame des données décodées de canal 220 est en ordre pour les bits couverts par la vérification de parité. Le bloc de vérification de parité génère un signal de sélection 222 dont la valeur est soit bonne (par exemple niveau logique 0) ou fausse (par exemple niveau logique 1) selon que la trame de données est en ordre (bonne) ou pas en ordre (fausse). En outre, le bloc de vérification de parité 221 transmet la trame de données décodée de canal à la seconde entrée 223 du bloc de vérification de parité, à partir duquel la trame de données est transmise à la première entrée du second multiplexeur 224. A la seconde entrée du second multiplexeur 224 est transmise la partie non protégée ou non codée de canal 225 de la trame de donnée reçue, dans laquelle la sortie du second multiplexeur comporte une trame de paramètre de parole 227 qui, dans une transmission de donnée ainsi correcte, correspond à la trame de paramètres de parole 202 formée par le codeur de parole 201. A partir de la sortie du multiplexeur, la trame de paramètres de parole 227 est conduite à la première entrée d'un sélecteur 228. La sortie d'un bloc de synthétisation 226 est passée à la seconde entrée du sélecteur 228. A l'entrée de commande du sélecteur 228, est envoyé le signal de sélection 222 généré par le bloc de vérification de parité 221, sur la base duquel le sélecteur 228 couple à la sortie du sélecteur 228, soit la sortie du second multiplexeur 224, si la valeur du signal de sélection 222 est bonne, soit la sortie du bloc de synthétisation 226 si la valeur du signal de sélection 222 est mauvaise. A partir de la sortie du sélecteur, la trame de paramètre de parole ou la trame de données synthétisée est envoyée à un décodeur de parole 229 pour la formation d'un signal de parole 230. Dans la méthode selon l'invention, les bits devant être protégés par un codage de correction d'erreur et utilisés dans une correction d'erreur, sont avantageusement placés soit au début, soit à la fin de la trame de données. De préférence à proximité immédiate de ces bits sont placées les informations de détection d'erreur, telles que les bits de vérification de parité générés à l'étape 503. Cette disposition réduira la probabilité qu'une erreur de type rafale au début ou à la fin, ne rende la trame de données complète non utilisable. Un nombre suffisant de bits de poids fort peut être corrigé, dans lequel il est possible de les utiliser pour générer une trame de données correspondant pratiquement à l'original. Bien que l'invention ait été décrite au-dessus en connexion avec le canal de parole (canal audio) du système de communication mobile GSM, l'invention n'est pas limitée seulement aux modes de réalisation présentés au-dessus, mais elle peut être modifiée à l'intérieur de l'étendue des modifications ci-jointes. Il est avantageux d'appliquer l'invention dans des systèmes de transmission de données dans lesquels les trames de données devant être transmises sont sujettes à des codages de correction d'erreur, dans lesquels le rapport de bit d'erreur n'est pas dans la trame de donnée entière, et aussi une partie de l'information devant être transmise est utilisée dans la formation de l'information de détection d'erreur. REVENDICATIONS 1. Méthode de diminution du taux d'erreurs de trame d'informations devant être transmises sous la forme de trames de données dans un système de transmission de données, dans laquelle: - les informations devant être transmises sont divisées en trames de données (102,202), - la trame de données (102,202) est complétée par des données de détection d'erreurs générées en utilisant une partie des informations devant être transférées, - au moins une partie des informations devant être utilisées dans la génération de données de détection d'erreurs, est protégée par un codage de correction d'erreurs (107,206), par lequel une trame de données codées de correction d'erreurs (111,212) est obtenue, dans laquelle au moins plusieurs parties ont différents taux d'erreurs (BER), et - les trames de données codées de correction d'erreurs (111,212) sont transférées dans le canal de transmission de données à partir de l'émetteur vers le récepteur. caractérisé en ce que les taux d'erreurs d'au moins une partie des informations protégées sont stabilisés en mettant en forme au niveau de l'étape de transmission, au moins une partie de cette partie d'information (207) qui est protégée par codage de correction d'erreurs et qui est utilisée dans la génération de données de détection d'erreurs. 2. Méthode selon la revendication 1, dans laquelle les informations devant être transmises sont de forme binaire, et dans laquelle les trames de données (102,202) consistent en bits, caractérisé en ce que les taux d'erreur des bits dans ladite partie d'information (207), sont ajustés pour être pratiquement égaux au niveau de l'étape de transmission. 3. Méthode selon la revendication 1 ou 2, dans laquelle les informations devant être transmises sont de forme binaire, et dans laquelle les trames de données (102,202) consistent en bits, caractérisé en ce que plusieurs des bits dans la trame de données codées de correction d'erreurs (207), sont éliminés durant la mise en forme. 4. Méthode selon la revendication 3, caractérisé en ce que le codage de correction d'erreurs est un codage par convolution, et le codage de détection d'erreurs est un codage par contrôle de parité (CRC). 5. Méthode selon la revendication 4, caractérisée en ce que le codage par convolution est un codage par convolution 1/3, et en ce que un tiers de la trame de données codées par convolution, est éliminé durant la mise en forme. 6. Méthode selon la revendication 4 ou 5, caractérisé en ce que la partie d'information (207) devant être utilisée dans la génération de données de détection d'erreurs, est placée soit au début, soit à la fmin de la partie d'informations protégée dans la trame de données (212) devant être transmise au canal de transmission de données. 7. Méthode selon l'une quelconque des revendications 2 à 6, caractérisée en ce que l'ordre mutuel des bits dans la partie de la trame de données qui contient les bits devant être protégés par codage de correction d'erreurs qui doivent être utilisés dans le codage de détection d'erreurs, peut être placé dans ladite partie de trame de données librement, sans tenir compte de l'ordre mutuel d'importance desdits bits. 8. Système de transmission de données, dans lequel les informations sont transmises sous la forme de trames de données, le système de transmission de données comportant: - un moyen (101,201) pour distribuer des informations devant être transmises, en trames de données (102,202), - un moyen (105,205) pour additionner des données de détection d'erreurs à la trame de données (102,202), et - un moyen (107,206) pour protéger au moins une partie des informations devant être utilisées dans la génération de données de détection d'erreurs avec un codage de correction d'erreurs, afin de réaliser une trame de données codées de correction d'erreurs (108,207), dans lequel au moins plusieurs parties ont différents taux d'erreurs (BER), caractérisé en ce que le système de transmission de données comporte en outre un moyen (208) pour stabiliser les taux d'erreurs d'au moins une partie des informations protégées. 9. Système de transmission de données selon la revendication 8, caractérisé en ce que le moyen (208) pour stabiliser les taux d'erreurs d'au moins une partie des informations protégées, comporte un moyen (207) pour mettre en forme, au niveau de l'étape de transmission, au moins une partie de la partie d'informations (207) protégée par codage de correction d'erreurs et qui est utilisé dans la génération de données de détection d'erreurs. 10. Système de transmission de données selon la revendication 8 ou 9, caractérisé en ce que le système de transmission de données est un système de communication mobile GSM, et en ce que les informations devant être transmises sont des informations du canal de signaux vocaux. 11. Station mobile comportant: - un moyen (101,201) pour diviser les informations devant être transmises, en trames de données (102,201), - un moyen (105,205) pour additionner des données de correction d'erreurs, à la trame de données (102,202), et - un moyen (107,206) pour protéger au moins une partie des informations lo devant être utilisées dans la génération de données de détection d'erreurs, avec un codage de correction d'erreurs, afin de réaliser une trame de données codées de correction d'erreurs (108,207), dans laquelle au moins plusieurs parties ont différents taux d'erreurs (BER), caractérisé en ce que la station mobile comporte un autre moyen (208) pour stabiliser des taux d'erreurs d'au moins une partie des informations protégées.