FR 2769772 A1 19990416 FR 9712601 A 19971009 L'invention concerne un dispositif de conversion analogique- numérique, avec échantillonneur-bloqueur particulièrement adapté à la réception de signaux transmis par câble. La base de l'invention a consisté à développer un dispositif de conversion apte à la conversion analogique-numérique d'un signal modulé en QPSK dans le spectre de fréquence de 20 à 25 MHz et d'une dynamique crête à crête de 1 Volt, le signal d'entrée étant appliqué via un couplage capacitif. Le couplage capacitif a pour conséquence la perte de la composante continue du signal d'entrée, qui dans le cas d'un signal QPSK est due aux distorsions subies lors de la transmission, la puissance transmise par un signal QPSK étant nulle. D'autre part, la dynamique du signal n'est que de 1 Volt crête à crête, ce qui est relativement peu pour une conversion sur par exemple 8 bits. Il s'agira aussi de prendre en compte ce problème, ainsi que celui lié à la bande de fréquence du signal d'entrée, qui n'est pas compatible avec des convertisseurs bon marché. En dernier lieu, on tentera de minimiser certaines formes de bruit. L'invention a pour objet un dispositif de conversion analogique numérique d'un signal d'entrée caractérisé en ce qu'il comprend: - un échantillonneur-bloqueur apte à fournir à partir du signal d'entrée des paliers de tension stables; - un étage de gain destiné à augmenter la dynamique des paliers fournis par l'échantillonneur-bloqueur; - un convertisseur analogique-numérique connecté à la sortie de l'étage de gain; - une boucle de rétablissement d'une composante continue du signal à la sortie de l'étage, cette composante continue convergeant vers la tension moitié de la plage de conversion du convertisseur. Selon un mode de réalisation particulier de l'invention, l'étage de gain comporte un amplificateur monté en contre-réaction dont l'entrée positive reçoit la tension échantillonnée par l'échantillonneur bloqueur et l'entrée négative une tension de rétablissement. Selon un mode de réalisation particulier, la boucle de rétablissement de la composante continue comporte une source de courant commutée chargeant ou déchargeant une capacité de stockage de la tension de rétablissement de la composante continue selon la valeur du-bit de poids le plus fort disponible à la sortie du convertisseur. D'autres caractéristiques de l'invention apparaîtront à travers la description d'un exemple de réalisation particulier non limitatif illustré par les deux figures jointes, parmi lesquelles: La figure 1 est un schéma électrique fonctionnel du circuit de conversion conforme au présent exemple de réalisation; la figure 2 est un chronogramme des signaux de commande des interrupteurs d'un échantillonneur-bloqueur mis en oeuvre dans le cadre du présent exemple. Le circuit comporte trois parties: un échantillonneur-bloqueur 1, un étage 2 de gain et de rétablissement de la composante continue et un convertisseur 3 proprement dit. La fonction de l'échantillonneur-bloqueur est de présenter un palier de tension stable au convertisseur 3 pendant la phase d'acquisition de ce dernier, dans le but d'obtenir une conversion de qualité. Ce fonctionnement permet de rendre le signal a quantifier 'pseudo-statique'. Cette façon de procéder permet l'utilisation d'un convertisseur analogique- numérique dont les contraintes de fréquence en entrée sont moins strictes que ne le permettrait normalement la bande passante du signal d'entrée. L'échantillonneur-bloqueur comporte une entrée 4 sur laquelle est appliqué le signal d'entrée VIN à travers un couplage capacitif non illustré. La borne 4 est reliée à travers un premier interrupteur Sl et une capacité 5 à l'entrée négative d'un amplificateur opérationnel 6. Un second interrupteur, appelé S2, relie la sortie de l'amplificateur 6 à la borne de la capacité 5 connectée à l'interrupteur Sl. Un troisième interrupteur S3, également connecté à la sortie de l'amplificateur 6, relie celle-ci à l'entrée négative du même amplificateur. Enfin, I'entrée positive de l'amplificateur 6 reçoit une tension de polarisation, qui est dans ce cas la tension Vc, tension moitié de la plage de conversion du convertisseur 3. L'amplificateur 6 est de préférence un amplificateur opérationnel à fort 'slew rate' (vitesse maximale de variation de tension de sortie). Cette tension de polarisation est bufferisée par un amplificateur opérationnel 7 à gain unité, qui reçoit à son entrée positive la tension Vc en provenance du convertisseur 3. La sortie de l'amplificateur 7 est connectée à travers une résistance (non-illustrée) à la borne d'entrée Vin, dans le but de polariser ce noeud d'entrée, le signal Vin étant appliqué à travers une capacité de couplage, le circuit étant alimenté par des tensions de O Volt (masse) et 3.3 Volt (tension d'alimentation proprement dite). Dans les calculs qui vont suivre, on considérera donc comme tension d'entrée Vin + Vc au lieu de simplement Vin. Selon une variante de réalisation, un filtre passe-bas filtre la tension Vc en provenance du convertisseur. Le fonctionnement de l'échantillonneur-bloqueur est le suivant, la figure 2 illustrant les chronogrammes des commandes des différents interrupteurs: Dans un premier temps, S3 est passant (fermé), réalisant ainsi une fonction auto-zéro. Pendant ce temps, S1 est également fermé, mais S2 est ouvert. Cette phase est appelée 'tracking mode' en anglais (mode suiveur), la capacité 5 étant chargée au potentiel à échantillonner. Dans un second temps, S3 est ouvert. S1 est ouvert ensuite, après un court délai destiné à laisser s'évacuer les charges accumulées dans S3. S2 est ensuite fermé, transférant ainsi la charge de la capacité 5 vers la sortie de l'amplificateur 6, qui est aussi la sortie de l'échantillonneur-bloqueur: la tension échantillonnée est alors disponible pour un traitement ultérieur. Les signaux de commande de Sl, S2 et S3 sont générés à partir de l'horloge CLK du convertisseur et synchrones avec celle-ci par un générateur 8. L'étage 2 a deux fonctions, à savoir d'une part une augmentation de la dynamique du signal à convertir dans le but d'augmenter le niveau de quantification et d'améliorer par conséquent le rapport signal/bruit, et d'autre part, rétablir la composante continue du signal d'entrée échantillonné. L'étage 2 comporte un amplificateur 9 dont l'entrée positive est reliée à la sortie de l'échantillonneur-bloqueur, et dont la sortie reboucle sur l'entrée négative par l'intermédiaire d'une résistance R. L'entrée négative de l'amplificateur 9 est d'autre part connectée à travers une résistance 2R à une source de tension formée par un amplificateur 10 à gain unité. L'entrée positive de cet amplificateur 10 est connectée à une tension de clampage VDC générée par un circuit 11 et mémorisée dans une capacité de stockage externe 12. La fonction de transfert de l'étage 2 est la suivante Vout = 1.5(Vc+Vin)0.5VDC (1) La boucle de clamp comporte une source de courant commutée 1 1, débitant un courant d'intensité Io ou -Io, selon la valeur du bit de poids le plus fort (D7) en sortie du convertisseur 3. La capacité 12 est ainsi chargée ou déchargée selon la phase de son signal de commande. La boucle de clamp fait converger la tension de clamp VDC vers Vc, tension milieu de la chaîne de référence du convertisseur. La polarisation de l'amplificateur 9 est effectuée à l'aide de cette tension VDC. En l'absence de signal d'entrée, et en posant Vout = Vc pour obtenir une composante continue optimale à l'entrée du convertisseur 3, l'équation 1 devient Vc = 1.5Vc - 0.5VDC ou encore VDC = Vc. Le rapport des résistances de l'étage de gain est judicieusement choisi pour à la fois permettre cette convergence de la tension continue en sortie de l'étage de gain et introduire le gain désiré sur la tension d'entrée. Le convertisseur 3 est un convertisseur à 8 bits de structure s semiflash. Dans le présent exemple de réalisation, il s'agit d'un convertisseur à comparateurs à auto-zéro et travaillant en trois phases, à savoir une phase d'acquisition de la tension à convertir pour la détermination des bits de poids le plus fort, une phase de détermination des bits de poids le plus fort et une phase de détermination des bits de poids le plus faible. Le convertisseur comporte une chaîne de résistances générant l'ensemble des tensions de références pour les comparateurs. Le convertisseur comporte en sortie le bus DO à D7, ainsi que deux signaux de débordement OVERF et UNDERF. Le convertisseur 3 reçoit les tensions VBOT et VTOP délimitant la plage de conversion. La tension Vc fournie à l'amplificateur tampon 7 est prise au milieu de la chaîne de résistances. Selon une variante de réalisation, elle est filtrée à l'aide d'un passe-bas avant d'être fournie à l'amplificateur tampon 7. REVENDICATIONS 1. Dispositif de conversion analogique numérique d'un signal d'entrée (Vin) caractérisé en ce qu'il comprend: - un échantillonneur-bloqueur (1) apte à fournir à partir du signal d'entrée (Vin) des paliers de tension stables; - un étage de gain (9) destiné à augmenter la dynamique des paliers fournis par l'échantillonneur-bloqueur (1); - un convertisseur analogique-numérique (3) connecté à la sortie de l'étage de gain; - une boucle de rétablissement (9, 10, 11) d'une composante continue (VDC) du signal à la sortie de l'étage, cette composante continue convergeant vers la tension moitié de la plage de conversion du convertisseur (Vc). 2. Dispositif selon la revendication 1, caractérisé en ce que l'étage de gain comporte un amplificateur (9) monté en contre-réaction (R) dont l'entrée positive reçoit la tension échantillonnée par l'échantillonneur bloqueur (1) et l'entrée négative une tension de rétablissement de la composante continue (2R, VDC). 3. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce que la boucle de rétablissement de la composante continue comporte une source de courant commutée (11) chargeant ou déchargeant une capacité de stockage (12) de la tension de rétablissement (VDC) de la composante continue selon la valeur du bit de poids le plus fort (D7) disponible à la sortie du convertisseur (3).