FR 2770955 A1 19990514 FR 9714165 A 19971112 i La présente invention est relative à une cellule se comportant comme une capacité linéaire dans un circuit intégré, notamment un circuit intégré de type MOS. Plus particulièrement, l'invention concerne une cellule de ce type dont le comportement est linéaire vis-à-vis du courant qui la traverse. Dans de nombreuses applications des circuits intégrés, en particulier de ceux qui sont réalisés dans la technologie CMOS, il peut être souhaitable de disposer de composants résistifs et capacitifs intégrés ayant un comportement linéaire. Une application particulière de cette nature, à laquelle l'invention n'est nullement limitée, est celle des circuits utilisés dans les rétines artificielles permettant notamment de détecter les contrastes et plus particulièrement les contrastes de bord d'un objet examiné. Dans un article paru dans "Electronic Letters" du 4 février 1993, Vol. 29, N 3, pages 297 et 298, E.A. Vittoz et X. Arreguit décrivent une technique de synthèse de circuits analogiques dans la technologie CMOS permettant de créer des réseaux résistifs linéaires qui ne sont composés que de transistors CMOS et ont une compacité remarquable. De tels circuits résistifs linéaires permettent la réalisation de convertisseurs numériques/analogiques, des filtres spatiaux en mode courant, notamment pour l'analyse d'images prises par une rétine artificielle et d'autres ensembles de circuit analogues. Ces réseaux résistifs linéaires sont basés sur les considérations suivantes. Le courant de canal d'un transistor MOS polarisé en faible inversion peut se définir par l'équation suivante: Iu g *(Vad *V *) (1) pour autant que g* soit défini comme suit: g*= Vo exp nU (2) et que les quantités Vd* et Vs* soient les transformées de la tension Vd de drain et de la tension V, de source selon la fonction: V*=-V. exp(-) (3) La grandeur g* sera, par la suite, appelée "pseudo- conductance" et les grandeurs V* seront appelées "pseudo- tensions" Dans les équations ci-dessus, les grandeurs suivantes sont utilisées. Id. - courant source-drain du transistor considéré; g* - pseudoconductance du transistor; Vd* - pseudo-tension de drain par rapport au substrat local (substrat ou caisson); Vs* - pseudo-tension de source par rapport au substrat local (substrat ou caisson); Is - courant spécifique proportionnel à un rapport entre la largeur et la longueur du transistor; V0 - tension scalaire arbitraire; VG - tension de grille du transistor par rapport au substrat local (substrat ou caisson); VTO - tension de seuil du transistor; n - facteur de pente; UT - potentiel thermodynamique; et V* pseudo-tension du noeud matérialisé par le transistor (sa source ou son drain). Pour plus de détails concernant cette technique de synthèse, on peut se référer à l'article cité ci-dessus, l'élément essentiel à retenir étant que, comme on peut le voir d'après l'équation (1) ci-dessus, le comportement du transistor peut s'analyser à l'aide d'une pseudo-loi d'Ohm, g* caractérisant la pseudo-conductance du transistor. On peut observer également que la technique en question permet d'apporter à un réseau résistif formé de transistors MOS, la simplicité et l'optimisation de conception et de topologie. Un inconvénient limitant jusqu'ici l'usage de circuits intégrés basés sur cette technique d'analyse est l'impossibilité d'associer des capacités aux circuits résistifs. En effet, comme les tensions sont transformées en pseudo-tensions, une capacité linéaire dans le domaine des tensions ordinaires ne se comporte plus comme telle dans le domaine des pseudo-tensions. Or, il serait souhaitable de disposer de cellules dans les circuits intégrés formant des éléments pseudo- capacitifs, par exemple de type C ou RC, dont la conception soit adaptée à la synthèse faisant appel aux pseudo- tensions, de telles cellules permettant ainsi de former des filtres alliant la fonction spatiale à la fonction temporelle, cette dernière pouvant être mise en oeuvre à l'aide précisément des éléments pseudo-capacitifs. L'invention a pour but de fournir une cellule pour circuit intégré comportant une pseudo-capacité à comportement linéaire dans le domaine des pseudo-tensions. Un premier objet de l'invention est une cellule destinée à être incorporée dans un circuit intégré et présentant un noeud d'entrée, ladite cellule se comportant comme une capacité vis-à-vis de la relation entre le courant qui entre dans le noeud d'entrée et la pseudo-tension de celui-ci, cette cellule étant caractérisée en ce qu'elle comprend des moyens formant une pseudo-conductance réglable comportant une borne de commande et connectés entre ledit noeud d'entrée et la pseudo-masse, ainsi que des moyens de dérivation temporelle raccordés par leur entrée audit noeud d'entrée et par leur sortie à ladite borne de commande desdits moyens formant pseudo-conductance réglable pour commander ceux- ci proportionnellement à la tension régnant sur ledit noeud d'entrée. Un autre objet de l'invention est une cellule telle que définie ci- dessus et se comportant comme une pseudo-capacité en parallèle avec une pseudo-conductance; L'invention a également pour objet une application de la cellule qui vient d'être définie dans un réseau photosensible formant rétine artificielle. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels: - la figure la est un schéma de principe illustrant les fonctions nécessaires pour réaliser une cellule pseudo- capacitive selon l'invention; - la figure lb est le schéma équivalent de celui de la figure la dans le domaine des tensions ordinaires; - la figure lc est un autre schéma de principe d'une cellule réalisant une pseudo-capacité en parallèle avec une pseudo- conductance; - la figure ld est le schéma équivalent de celui de la figure lc dans le domaine des tensions ordinaires; - la figure 2 est un schéma un peu plus détaillé de la cellule de la figure lc; - la figure 3 montre un mode de réalisation pratique possible de la cellule de la figure 2; - la figure 4 montre un circuit présentant les caractéristiques d'une pseudo-capacité négative à la pseudo- masse; - la figure 5 est le schéma d'une pseudo-capacité réglable; - la figure 6 est un schéma équivalent de trois "pixels" adjacents d'un agencement unidimensionnel pour réseau destiné à être utilisé dans une rétine artificielle à sensibilité spatio-temporelle, chaque pixel comprenant une cellule selon l'invention; - la figure 7 montre un schéma plus détaillé d'un pixel de l'agencement de la figure 5; - la figure 8 est un schéma de détail d'un mode de réalisation possible d'un tel pixel; et la figure 9 est un schéma simplifié d'une cellule selon l'invention dans laquelle la pseudo-capacité est agencée en composant "flottant", c'est-à-dire non reliée à la masse. On va d'abord se référer aux figures la à ld qui représentent des schémas simplifiés d'une cellule pseudo- capacitive selon l'invention, schéma à l'aide duquel on va maintenant expliciter le principe qui est à la base de celle-ci. On suppose que sur un noeud 1 (figure lc) ou sur un noeud 1' (figure la), règne une tension V sous laquelle est injectée dans le noeud un courant I. Par dérivation temporelle de l'équation (3) ci-dessus, on peut écrire: V t,=-V, - (4) UT Si, par ailleurs, le courant I doit dépendre d'un comportement pseudo-capacitif, il convient que la relation suivante soit satisfaite: I = -c*.V* (5) En d'autres termes: I=+C*V* V (6) UT Cette relation peut être satisfaite par l'utilisation d'une conductance g* satisfaisant la relation suivante: v G* = -C*-- (7) UT (7) UT g* constituant dans ce cas un facteur de proportionnalité dépendant de la dérivée de la tension V. La relation peut être mise en oeuvre selon le principe de base de l'invention, si on dispose d'une pseudo- conductance 2 (ou 2') dont la valeur est variable, par l'intermédiaire d'une borne de commande, en fonction de la sortie de moyens de dérivation 3 (ou 3') de la tension V en fonction du temps, les moyens de dérivation étant, comme représenté, connectés au noeud 1 (ou 1') par leur entrée. Selon que le potentiel du noeud 1 (ou 1') croît ou décroît, la pseudoconductance 2 (ou 2') est positive ou négative. Or, il se trouve qu'une pseudo-conductance positive peut être réalisée à l'aide d'un seul transistor, tandis qu'une pseudo-conductance négative nécessite la combinaison de plusieurs transistors. Il peut être préférable d'assurer que la pseudo-conductance 2 reste toujours positive. Une variante du circuit (voir figure lc) est obtenue par l'adjonction d'un sommateur 4, dont la fonction est d'ajouter à la sortie des moyens de dérivation 3 une valeur constante appliquée par l'intermédiaire d'une borne 5. Avec un tel sommateur, la relation caractérisant la valeur de la pseudo-conductance 2 devient: g*= go*-C (8) ou go* désigne la valeur constante mentionnée plus haut. La pseudo-conductance g* reste positive tant que la dérivée temporelle de V satisfait la condition suivante: g0* La constante go* doit de préférence être choisie de façon à ce que la relation (9) soit toujours vérifiée dans les conditions de fonctionnement prévues du circuit. En présence du sommateur, la relation entre la pseudo-tension au noeud d'entrée 1 et le courant traversant la pseudo- conductance 2 devient: I = -g*.V*=-go *.V * -C*.v* (10) Pour un circuit constitué d'une capacité linéaire C en parallèle avec une conductance linéaire go (voir figure ld) la relation entre la tension V à ses bornes et le courant I qui le traverse est: I =-go.V-C.V (11) Par comparaison des deux équations précédentes, on observe que le circuit de la figure lc se comporte de façon identique à l'association d'une capacité et d'une conductance linéaires, à l'exception près que les tensions ordinaires sont remplacées par des pseudo-tensions. Dans le cas particulier o la constance additive go* est nulle, le circuit se comporte comme une capacité seule mais, pour des raisons expliquées plus haut, un tel choix de go* n'est pas toujours souhaitable. La figure 2 montre, par un schéma un peu plus développé, comment les fonctions illustrées sur la figure lc peuvent être mises en oeuvre. Le transistor Ni constitue la pseudo-conductance 2 de la figure lc et le bloc entouré des traits mixtes forme les moyens de dérivation 3 et le sommateur 4. Les moyens de dérivation comprennent un amplificateur opérationnel 6 dont l'entrée non-inverseuse 6a est connectée à une source 7 fournissant une tension constante Vb aî. L'entrée inverseuse 6b de l'amplificateur 6 est raccordée à un noeud 8 auquel règne une tension VA qui est maintenue constante et égale à la tension Vbias. Le noeud 8 est connecté - à une source de courant 9 débitant le courant IO; - à une capacité C de valeur prédéterminée intégrée dans le circuit; et - à la source d'un transistor N2 dont la grille, ayant la tension VG, est reliée à la sortie 6c de l'amplificateur opérationnel 6. La source du transistor Ni est connectée au noeud d'entrée 1 et sa grille est reliée à celle du transistor N2. Les drains des transistors Ni et N2 sont raccordés à un conducteur positif d'alimentation 10. La capacité C est reliée au noeud 1 par l'intermédiaire d'un suiveur de tension 11 qui est destiné à empêcher au courant circulant dans la capacité C de s'écouler vers le noeud d'entrée 1. Il est à noter que les transistors Ni et N2 fonctionnent en faible inversion, ce qui signifie que pour une géométrie donnée de ces transistors, le courant qui les traverse ne doit pas dépasser une limite prédéterminée. Il est également à noter que dans l'exemple représenté, les transistors sont de type N, un montage comportant des transistors P étant, mutatis mutandis, tout aussi réalisable. Le circuit de la figure 2 fonctionne de la manière suivante. L'amplificateur 6 commande la tension de grille VG du transistor N2 de manière que le potentiel VA de son entrée 6b reste constamment égale au potentiel constant Vbia,. En présence de variations du potentiel d'entrée V du circuit, le courant de canal du transistor N2 est égal à IN2=IO- C.V (12) Comme la source du transistor N2 est maintenue à un pseudo-potentiel V*bias constant et comme, par ailleurs, le pseudo-potentiel de drain du transistor N2 est nul (ce transistor étant saturé), la pseudo-conductance du transistor N2 est égale à g'N2 = 'CV (13) -- * bi. Les deux transistors Nl et N2 ayant le même potentiel de grille et la même géométrie, les pseudo-conductances qu'ils forment sont égales. Par conséquent, la relation entre le pseudo-potentiel d'entrée et le courant d'entrée peut s'écrire: l 'V C'V-V*(4 I= -g *,V- V* = V* (14) -g Ni. V *b,-- De l'équation (4), on peut tirer: *V* V = -UT V* (15) Par ailleurs, on peut définir les quantités auxiliaires suivantes: g*o I- (16) V*bi. C* - -C'UT (17) V *bi. Par substitution de (15), (16) et (17) dans l'équation (14), on trouve la relation (18) liant le courant d'entrée I, le pseudo-potentiel V* du noeud 1 et la dérivée temporelle de ce dernier: i = -g*o.V*-C*.V* (18) Cette dernière équation a la même forme que la relation liant le courant et la tension d'une conductance à la masse en parallèle avec une capacité. Dès lors, on voit que le circuit de la figure 2 permet d'atteindre l'objectif de l'invention à savoir créer une capacité linéaire dans le domaine des pseudo-tensions. Un exemple de réalisation concret de la cellule selon l'invention est représenté sur la figure 3. La fonction de l'amplificateur 6 de la figure 2 est réalisée par un transistor N3 dont le canal est relié en série avec le canal d'un transistor P1 connecté par ailleurs au conducteur d'alimentation 10. Ce transistor Pi constitue une charge active pour le transistor N3 et sa grille reçoit une tension de polarisation V3. La source de courant 9 est matérialisée par un transistor N4 à la grille duquel est appliquée une tension de polarisation V2. Le suiveur de tension 11 est constitué de deux transistors N5 et N6 en série, leur noeud commun 12 étant relié à la capacité C. La grille du transistor N5 est connectée au noeud d'entrée 1 et la grille du transistor N6 est soumise à une tension de polarisation VI. l[ La tension V3 appliquée à la grille du transistor P1 détermine le potentiel VA du noeud 8 qui constitue un point de masse virtuelle. Le circuit fonctionne tant que le courant dans la capacité C n'excède pas le courant Io, lorsque le potentiel V croit rapidement dans le temps. Il est à noter que le suiveur de tension 11 n'est pas nécessaire si on fait travailler le circuit dans des conditions o le courant circulant dans la capacité C reste nettement inférieur au courant de canal du transistor Ni. Cette condition revient à définir un rapport minimal entre les composantes continues des courants I et Io. On a vu précédemment que si une pseudo-conductance positive pouvait être réalisée à l'aide d'un seul transistor, une pseudo- conductance négative nécessitait une combinaison de transistors. Une telle pseudo-conductance négative est représentée à la figure 4. Le transistor Ni' peut être considéré comme une pseudo-conductance normale (à valeur positive) connectée entre le noeud d'entrée au potentiel V et la pseudo-masse 50, pour autant que le potentiel à l'autre extrémité de son canal soit suffisamment élevé pour le maintenir en saturation. Sa pseudo-conductance g* est déterminée par le potentiel constant VG appliqué sur sa grille. Le courant I traversant Ni' est en relation linéaire avec le pseudo-potentiel V*. Ce courant est amplifié d'un facteur K par deux miroirs de courant, constitués par les paires de transistors identiques 10-20 et -40, puis soustrait au courant I. Le courant net circulant à l'entrée est alors (1-K).g*.V*. Le comportement du circuit est équivalent à celui d'une pseudo-conductance négative à la pseudo-masse si K est supérieur à 1. Le circuit de la figure 4 présente un réel intérêt pratique dans la mesure o il peut être rendu continûment réglable, par exemple, en ajoutant un moyen de faire varier le facteur d'amplification de la boucle. Une possibilité est montrée à la figure 5. La paire différentielle de transistors P1 et P2 (de type P) permet de prélever une fraction a du courant I (avec 0 tension AV0 de commande des grilles des transistors Pl et P2. La figure 6 montre un exemple d'application d'une cellule selon l'invention à un filtre spatio-temporel destiné à être utilisé dans une rétine artificielle. Pour simplifier, l'exemple porte sur un réseau unidimensionnel dont on peut trouver une description dans un article de William H.A. Beaudot, intitulé "Adaptive Spatiotemporal Filtering by a Neuromorphic Model of the Vertebrate Retina" (Filtrage adaptatif spatio-temporel pour un modèle neuromorphe d'une rétine de vertébré) et paru dans IEEE, Proceedings of the 1996 International Conference on Image Processing, Sept. 1996, Lausanne. La figure 6 représente seulement trois pixels k-l, k et k+l du réseau, chaque pixel comportant une source de courant 13 fournissant le courant d'entrée Iin du pixel et une cellule selon l'invention, du type montré à la figure lc, référencée respectivement c-1, c et c+1. Les pixels sont raccordés les uns aux autres par des éléments résistifs horizontaux RH. La figure 7 montre le schéma simplifié du pixel k du réseau de la figure 6, la cellule n'étant ici représentée que par son schéma équivalent qui montre une pseudo- conductance Cop raccordée en parallèle à une pseudo-capacité Cap. Le circuit comprend un transistor N7 dans lequel circule un courant Iin représentatif de la lumière captée par le pixel k à partir de la scène observée. Le transistor N7 est monté en miroir de courant avec un transistor N8, lui- même commandé par un transistor N9 parcouru par le courant Iin. Le pixel comprend également un élément résistif vertical formé par un transistor N10 dont le canal est connecté au canal du transistor N8 par un noeud 14. Ce dernier est également relié à une conductance horizontale Rji formé par un autre transistor dont la grille reçoit, avec la grille du transistor N10, une tension de polarisation Vb. La résistance verticale constituée par le transistor N10 est montée en parallèle sur la cellule c. Elle se comporte comme une pseudo- conductance raccordée à une pseudo-masse (noeud commun aux transistors P2 et N10). Le courant IA qui la traverse est proportionnel au pseudo- potentiel du noeud 14, donc proportionnel au courant circulant dans la pseudo-conductance Cop de la cellule c, courant auquel on ne peut avoir accès directement. Ce courant circule dans le canal d'un transistor P2 qui forme avec un autre transistor P3 un miroir de courant. Le canal du transistor P3 est donc parcouru par le courant IA et connecté au canal du transistor N7, le courant de sortie Iout étant la différence entre le courant Iin et le courant IA- Le noeud entre les canaux des transistors N7 et P3 constitue la sortie du pixel k. Le pixel k est raccordé à son voisin k-1 par le noeud 14 et à son voisin k+l par l'intermédiaire du transistor RH. Grâce à la présence de la cellule c selon l'invention, le signal de sortie du pixel k peut présenter une composante statique et une composante temporelle reflétant localement les variations de lumière en fonction du temps dans la scène observée par le réseau formant la rétine artificielle. Le réseau peut ainsi constituer un filtre spatio-temporel dans cette application spécifique. La figure 8 est un schéma détaillé du pixel k, la cellule c étant représentée en entier conformément au schéma de la figure 3. Dans ce qui précède, la cellule selon l'invention a été décrite comme constituant l'ensemble parallèle d'une pseudo- conductance et d'une pseudo-capacité dont l'une des bornes est raccordée à la masse. Il peut être souhaitable dans certaines applications de disposer d'une pseudo-capacité flottante. La figure 9 illustre une possibilité de réalisation d'une pseudo- capacité flottante selon le même concept que précédemment décrit pour la pseudo-capacité connectée par l'une de ses bornes à la masse. Le circuit équivalent du montage représenté sur la figure 9, est composée de deux pseudo-conductances connectées à la masse par l'une de leur bornes, leur autre borne étant respectivement connectée à celles d'une pseudo- capacité. La cellule c' formant pseudo-capacité flottante est composée de deux cellules cA et cB identiques et conformes à la cellule c précédemment décrite. Les noeuds d'entrée lA et lB des cellules respectives cA et cB d'un jeu de transistors formant miroirs de courant afin que dans les deux pseudo- conductances des cellules cA et cB circulent respectivement des courants IA-IB et IP-IA. Ces miroirs de courant sont formés par les transistors NllA, NllB, N12A, N12B et P4A, P4B, P5A, P5B, raccordés comme représenté sur la figure 9. Il est à noter que dans tous les schémas décrits précédemment, les types de conductivité des transistors peuvent être inversés pour former des circuits dont les fonctions sont équivalentes à celles décrites, les modifications et adaptations nécessaires à cet effet étant à la portée des spécialistes ayant pris connaissance de la présente description. De plus, la présente invention trouve5 son application également dans les technologies bipolaires. REVENDICATIONS 1. Cellule destinée à être incorporée dans un circuit intégré et présentant un noeud d'entrée (1, 1'), ladite cellule se comportant comme une capacité vis-à-vis de la relation entre le courant (I) qui entre dans le noeud d'entrée et la pseudo-tension (V*) de celui- ci, cette cellule étant caractérisée en ce qu'elle comprend des moyens (2, 2') formant pseudo-conductance réglable comportant une borne de commande, connectés entre ledit noeud d'entrée (1, 1') et la masse, ainsi que des moyens de dérivation (3, 3') raccordés par leur entrée audit noeud d'entrée (1, 1') et par leur sortie à ladite borne de commande des moyens (2, 2') formant pseudo-conductance réglable pour commander ceux- ci en fonction de la tension régnant sur ledit noeud d'entrée (1, 1'). 2. Cellule suivant la revendication 1, caractérisée en ce qu'entre la borne de commande desdits moyens (2) formant pseudo-conductance réglable et la sortie desdits moyens de dérivation (3) est inséré un sommateur (4) destiné à ajouter au signal de sortie desdits moyens de dérivation (3) une valeur constante représentant la valeur maximale que peut prendre ce signal de sortie. 3. Cellule suivant l'une quelconque des revendications 1 et 2, caractérisée en ce que lesdits moyens (2) formant pseudo-conductance réglable comprennent un transistor MOS dont la grille est connectée à la sortie desdits moyens de dérivation (3) 4. Cellule suivant l'une quelconque des revendications 1 à 3, caractérisée en ce que lesdits moyens de dérivation (3) comprennent un amplificateur opérationnel (6) dont l'entrée non inverseuse (6a) est raccordée à une source (7) de tension constante (Vbias) et dont l'entrée inverseuse (6b) est raccordée à un noeud intermédiaire (8) auquel est maintenue une tension constante (VA), ledit noeud intermédiaire (8) étant en outre connecté à une capacité (C) 1? connecté audit noeud d'entrée (1), la sortie (6c) dudit amplificateur opérationnel (6) étant reliée à ladite borne de commande desdits moyens (2) formant pseudo-conductance réglable. 5. Cellule suivant la revendication 4, caractérisée en ce qu'entre ledit noeud d'entrée (1) et ladite capacité (C) est raccordé un suiveur de tension (11) pour empêcher que le courant circulant dans ladite capacité ne parvienne dans ledit noeud d'entrée (1). 6. Cellule selon la revendication 1, caractérisée en ce que: - lesdits moyens formant pseudo-conductance comprennent un transistor MOS (Ni') traversé par un courant I et dont la grille est maintenue à un potentiel fixe (VG); - il est prévu des moyens de soustraction pour soustraire dudit noeud d'entrée un courant aK. I, o K représente un facteur d'amplification fixe et a est un coefficient variable entre 0 et 1; - la sortie desdits moyens de dérivation est utilisée pour engendrer ledit coefficient variable a. 7. Cellule selon la revendication 6, caractérisée en ce que: - lesdits moyens de soustraction comprennent un premier miroir de courant (10 et 20) effectuant une copie du courant I traversant ledit transistor MOS (Ni'), un amplificateur différentiel (P1 et P2) adapté à délivrer un courant a.I à partir de ladite copie en réponse à une tension de réglage (AVca) et un deuxième miroir de courant (30 et 40) connecté audit noeud d'entrée et effectuant une copie amplifiée (cK.I) dudit courant (c.I) et; - lesdits moyens de dérivation comprennent en série un suiveur de tension (52), une capacité (C) et un amplificateur suiveur (53) dont la tension de sortie représente ladite tension de réglage (AVa). 8. Application de la cellule suivant l'une quelconque des revendications 1 à 7 dans un réseau photosensible formant rétine artificielle.