FR 2755324 A1 19980430 FR 9613026 A 19961025 CONVERSION D'UN SIGNAL ANALOGIQUE EN SIGNAL NUMERIQUE, EN PARTICULIER UN SIGNAL VIDEO DE TV L'invention se situe dans le domaine des procédés de correction des convertisseurs analogiques/numériques. Elle concerne également un dispositif fonctionnant selon le procédé. On sait qu'un convertisseur analogique/numérique convertit une grandeur X d'entrée en une grandeur Y de sortie. La fonction de transfert d'un convertisseur analogique/numérique est, compte tenu de la quantification, une fonction non linéaire de la valeur d'entrée. La valeur de sortie varie par quantum. Un quantum est la différence de valeur de sortie entre deux valeurs numériquement consécutives. Idéalement, tous les quanta sont égaux entre eux et idéalement, la valeur médiane d'un palier de quantification se déduit de la valeur d'entrée par une fonction linéaire de la forme Y = AX. Une telle fonction de transfert idéale est représentée figure 1. Cette figure se situe dans le plan entrée-sortie et représente la valeur de sortie en ordonnée en fonction de la valeur d'entrée portée en abscisse. La sortie comporte, sur cet exemple de la figure 1, huit niveaux de 0 à 7 par valeur entière ou exprimé en base binaire de 000 à 111. La valeur de sortie garde la même valeur lorsque l'entrée varie entre deux valeurs consécutives représentant le pas de quantification q. Une droite D représentée en pointillés joint les points milieux de chacun des paliers. Il est connu également que par son principe même, un tel convertisseur idéal introduit systématiquement une erreur appelée erreur de quantification. Statistiquement, cette erreur a une probabilité égale de prendre des valeurs absolues comprises entre q et +q. 2 2 La pente de la droite joignant les milieux des segments représentant la valeur de sortie en fonction de la valeur d'entrée est appelée droite de gain. Les convertisseurs réels sont eux, sujets à des dérives qui d'une part vont faire varier le gain du convertisseur et d'autre part vont décaler la valeur du zéro du convertisseur. Les erreurs ainsi 2 2755324 engendrées sont connues sous le nom d'erreur de gain et d'erreur de décalage (en anglais, erreur d"'off-set"). La valeur de l'erreur systématique du convertisseur idéal en fonction de la valeur d'entrée est représentée figure 2. Cette erreur est alternativement positive et négative et varie par saut. Pour cette raison, un asservissement en boucle fermée pour ramener à 0 l'erreur de décalage et l'erreur de gain n'est pas réalisé dans la pratique. Ce type d'erreur étant connu, on a cependant essayé d'y remédier. Ainsi, le brevet USA 4,947,168 MYERS décrit un convertisseur analogique/numérique dans lequel deux types de corrections sont effectués, ces deux types de corrections étant effectués en boucle ouverte. Il est effectué d'une part une correction par addition à la valeur de sortie au moyen d'un additionneur 29 d'une valeur de correction stockée dans une mémoire 49. La valeur de correction est stockée à une adresse de la mémoire qui est fonction d'une valeur de sortie donnée par une première partie du convertisseur convertissant les bits de poids fort (en anglais, "Most Significant Bits - MSB"). La conversion totale résulte de l'addition des bits de poids fort obtenus en sortie d'un convertisseur 17, des bits de poids faible (en anglais, "Least Significant Bits - LSB") obtenus en sortie d'un convertisseur de poids faible 27 et de la valeur de correction provenant de la mémoire 49. Les valeurs provenant de la mémoire 49 sont renouvelées périodiquement pendant les temps morts de conversion. Comme expliqué (colonne 7, ligne 39 et colonne 8, ligne 51), une séquence de calibration comporte une étape d'initialisation et une étape de calibration. L'étape de calibration consiste à générer au moyen d'un convertisseur digital analogique de référence lent mais précis 43 des valeurs connues. La différence entre la valeur réelle donnée par le convertisseur de référence 43 et la valeur mesurée en sortie du convertisseur de poids faible 27 est stockée dans la mémoire 49 à l'adresse indiquée par le convertisseur de poids fort 17. L'étape d'initialisation consiste à ajuster les valeurs de gain et de décalage d'un convertisseur numérique/analogique 21 rapide mais peu précis utilisé pour soustraire à la valeur analogique d'entrée la valeur 3 2755324 convertie sur les bits de poids fort par le convertisseur de poids fort 17. Cette étape permet également de régler l'erreur de décalage du convertisseur de poids faible 27. Comme expliqué colonne 8, lignes 46-51, l'étape de calibration consistant à remplacer les valeurs stockées dans la mémoire 49 peut être répétée périodiquement pendant les temps morts du système tandis que l'étape d'initialisation n'est en principe effectuée qu'au début d'une période de conversion. Il est connu de plus de l'homme du métier de réaliser des réglages de la valeur de décalage et de la valeur du gain par des contrôles en boucle ouverte permettant de calculer des erreurs et de les régler, manuellement ou selon des séquences automatisées. Comme expliqué plus haut, la présente invention a pour objet un convertisseur analogique/numérique (CAN) dans lequel la correction de gain et de décalage est effectuée en boucle fermée pendant les temps morts de conversion. Par rapport à l'art antérieur tel qu'il résulte du brevet MYERS, I'invention présente l'avantage d'utiliser un moins grand nombre de mémoires. Elle présente également l'avantage des régulations en boucle fermée, sur les systèmes en boucle ouverte. On veut dire par là qu'après un temps de fonctionnement, les erreurs résiduelles, ici sur le gain et le décalage, sont des erreurs voisines de O et résultant des seules perturbations extérieures dues par exemple à un vieillissement des composants ou à des écarts en températures. L'invention est particulièrement avantageuse dans les cas o plusieurs grandeurs analogiques sont tout d'abord traitées selon des procédés prédéterminés de façon par exemple à réduire la dynamique des grandeurs que l'on va présenter à l'entrée des convertisseurs. Un tel cas se présente par exemple sur les cartes d'acquisition de signaux de vidéo de télévision o des valeurs de tension analogiques représentant les valeurs du rouge, du vert et du bleu sont transformées de façon connue et définies par des normes en signaux de luminance Y et de différence rouge DR et bleue DB. Les signaux Y, DR et DB permettent de reconstituer de façon connue des niveaux de gris pour une image en noir et blanc ou des signaux rouges, verts et bleus pour constituer de façon connue une image couleur. Dans un tel cas, la précision de la correction en boucle fermée 4 2755324 permet de garantir une bonne précision des réglages de gain d'une matrice analogique de transformation des grandeurs analogiques, même dans le cas de coefficients matriciels faibles comme ceux rencontrés dans les matrices de conversion en espace couleur. De plus, dans le cas de signaux vidéo de télévision, il y a absence de signaux à convertir d'une part entre chaque ligne et d'autre part entre chaque trame. Ces périodes d'absence de signaux à convertir, dites périodes de suppression, sont donc présentes régulièrement au cours de la conversion des signaux vidéo. Selon l'invention, on agit pour corriger la valeur du décalage et la valeur du gain sur la grandeur analogique d'entrée de façon à ce que la conversion analogique/numérique effectuée sur les valeurs ainsi corrigées corresponde à une conversion sur les valeurs réelles présentes en entrée, selon une droite de conversion Y = aoX + b0 qui est la droite de conversion souhaitée. Comme indiqué au début de cette description et rappelé ci-après avec plus de précision, de façon connue le convertisseur transforme une valeur d'entrée continue X variant sur une plage de valeurs comprises entre deux valeurs extrêmes X0 et Xn.1. La transformée Y prend, lorsque X varie de X0 à Xn.1, n valeurs, une valeur Y0 lorsque X a la valeur X0, Yn-1 lorsque X a la valeur Xn_1, et n-2 valeurs intermédiaires Y1, Y2,..., Yn-2 résultant de la grandeur X, d'une part par une transformation linéaire idéalement selon la droite de conversion idéale donnant à Y une valeur telle que y = n-i Y oX+ Xn_1 - Xo et d'autre part par une quantification donnant à la grandeur Y une valeur de sortie constante lorsque X varie d'une valeur Xpà1 à une valeur Xp (1 2755324 théoriquement attendu de lui. On corrige ensuite les valeurs d'entrée X par addition à ces valeurs d'entrée de la valeur algébrique de décalage. Cette première correction corrige le décalage. On mesure, pour m valeurs d'entrée connues X1,..., Xm corrigées par le décalage algébrique précédemment calculé, les valeurs réelles Yml,..., Ymm obtenues en sortie du dispositif asservi. On détermine la pente a1 d'une droite passant au voisinage des m points M1, M2,..., Mm de coordonnées XiYml,..., XmYmm. On admet qu'une droite passe au voisinage de M points, par exemple lorsque la somme des carrés des distances de chaque point à la droite est minimum. A ce stade, on admet que toute méthode mathématique connue pour estimer que la position d'une droite est la plus voisine des droites que l'on peut faire passer par les m points est suffisante pour estimer le voisinage. On corrige la valeur d'entrée par application à la grandeur d'entrée X d'un coefficient égal au rapport entre la valeur a0 de la pente de la droite de conversion théorique et la pente a1 de la droite voisine des m points. On se rend compte à cette description que la méthode selon I'invention ne permet une correction du décalage que par une valeur correspondant à un nombre entier du quanta de quantification du convertisseur. De même, pour la correction de gain, on constate que les ordonnées des points M1, M2,..., Mm ne peuvent prendre que des valeurs correspondant à des paliers de quantification du dispositif. Il en résulte une certaine grossièreté des corrections ainsi effectuées. C'est pourquoi afin d'améliorer considérablement les résultats obtenus par l'invention et selon une variante importante de celle-ci, la valeur de sortie Yp associée à chacune des valeurs d'entrée Xp est une moyenne entre s valeur Yrl, Yr2,..., Yrs Ces s valeurs sont obtenues en faisant varier la grandeur d'entrée X, autour d'une valeur Xmo. Les valeurs Xr1, Xr2,..., Xrs attribuées à la grandeur X auront la propriété d'être symétriques par rapport à Xmo. Par symétrie, on veut dire d'une part que la moyenne des valeurs Xrl à Xrs, auxquelles correspondent les valeurs de sorties Yr1, Yr2,..., Yrs, est égale à XmO d'une part, et d'autre part, que les valeurs Xri à Xrs présentent une symétrie par rapport à XmO. L'écart entre la 6 2755324 valeur minimum prise par X: Xrmin et la valeur maximum prise par X Xrmax sera de plusieurs quanta. En résumé, I'invention est relative à un procédé de correction de la valeur d'une grandeur d'entrée X d'un convertisseur analogique/numérique délivrant une grandeur de sortie numérique Y fonction de la valeur de la grandeur X, la valeur de sortie Y prenant de façon idéale n valeurs Yo,..., Yn-1 régulièrement espacées d'un pas AY lorsque X varie d'une valeur Xo à une valeur Xno1, Y prenant idéalement la valeur Yo lorsque X a, au pas près, la valeur XO, la valeur Yn-1 lorsque X a, au pas près, la valeur Xn_1 et n-2 valeurs intermédiaires Y1, Y2,..., Yn-2 résultant de la grandeur X, d'une part par une transformation linéaire de la forme y = ao X + bo, et d'autre part, par une quantification de Y, Y gardant la même valeur de sortie Yp lorsque X varie d'une valeur Xp-a à une valeur Xp, la valeur Yp étant l'une des valeurs obtenues à partir de la transformation linéaire lorsque X varie entre Xp.1 et Xp, procédé dans lequel les corrections sont effectuées en cours de conversion en mettant à profit des périodes de suspension de la conversion intercalées entre des périodes de conversion, pour injecter au convertisseur des valeurs connues de la grandeur d'entrée X et en déduire des valeurs de correction à appliquer, le procédé étant caractérisé en ce que pendant une ou plusieurs périodes de suspension de la conversion et de façon itérative permanente tout au long de la conversion. a) On mesure pour un nombre entier m de valeurs d'entrée Xm1,..., Xmm les valeurs de sorties Yml,..., Ymm obtenues. b) On calcule l'équation Y = a1X + b1 de la droite réelle de conversion résultant de ces m mesures, cette droite étant la plus voisine des m points de coordonnées Xml, Yml; Xm2, Ym2;..; Xmm, Ymm- c) On corrige l'erreur de décalage en ajoutant à la grandeur analogique d'entrée la valeur algébrique de la différence b entre b1 et bo. d) On corrige le gain de la conversion par multiplication de la grandeur d'entrée X par le dernier rapport ' calculé. ao Comme expliqué plus haut, dans le mode préféré de réalisation, chacune des valeurs de sortie Ym résulte d'une moyenne effectuée entre s valeurs d'entrée, par exemple pour une valeur d'entrée Xmt (1 7 2755324 centrale Xm. Entre la valeur Xmt minimum Xmtmin et la valeur d'entrée maximum Xmtmax, l'écart est de quelques pas, le pas Ax ayant pour valeur Xn-1 - Xo n Dans le cas o le procédé selon l'invention est appliqué à un convertisseur monté sur une carte d'acquisition d'un signal vidéo à plusieurs composantes, par exemple une composante rouge R, une composante verte V et une composante bleue B ou encore une composante luminance totale Y et deux signaux différence couleur DR et DB, les phases des trois composantes doivent de façon connue être synchronisées. Il a été vu que selon l'invention, pendant les périodes de suspension de la conversion, on mesure pour m valeurs d'entrée connues Xml,..., Xmm, les m valeurs réelles Ym obtenues en sortie du convertisseur. Les m valeurs d'entrée sont générées par exemple par un générateur de mire qui va afficher des valeurs par exemple croissantes variant par paliers successifs. Pour le réglage de la phase, on ne s'intéressera pas aux valeurs au moment o elles sont stabilisées sur un palier, car pour ces valeurs stabilisées, la valeur de sortie est également stabilisée et l'on ne peut plus constater les éventuels déphasages. Par contre, au moment des sauts brusques d'une valeur d'entrée à la suivante, les filtres et éléments de circuit se trouvant entre le générateur de mire et le convertisseur transforment le front par exemple de montée entre deux valeurs successives générées par le générateur de mire, en un front de montée moins raide. C'est ce front moins raide de montée qui va être utilisé pour phaser la prise d'échantillons par chacun des convertisseurs placés sur chacune des voies. Lorsqu'on dit que l'on phase la prise d'échantillons, on ne veut pas dire que l'on prend les trois échantillons, par exemple celui de la voie de luminance et ceux des deux voies de chrominance au même moment. Au contraire, les prises d'échantillons seront en général décalées dans le temps. On veut dire que les échantillons seront pris à un même moment du signal vidéo composite. Si sur une première voie une première composante circule plus vite qu'une seconde composante sur une seconde voie, alors la prise d'échantillon sera retardée sur la seconde voie de la différence entre le temps mis par la seconde composante pour aller 8 2755324 de l'entrée des moyens de conversion jusqu'au convertisseur et le temps mis par la première composante pour effectuer ce même parcours. Une première étape du procédé consistera donc à régler la phase d'échantillonnage de l'une des voies pour qu'un instant d'échantillonnage de cette voie corresponde toujours avec un point connu du front de montée, par exemple la valeur milieu entre deux valeurs stabilisées. On alignera ensuite l'instant de prise d'échantillon des deux autres voies pour qu'il coïncide avec le même point connu de leurs fronts de montée respectifs, par exemple la valeur milieu entre deux valeurs stabilisées. De façon à rendre le retard d'échantillonnage précis, il comportera d'une part, une ligne à retard numérique déphasant d'un nombre entier d'intervalles d'horloge la prise d'échantillon entre les différentes voies et d'autre part, un décalage additionnel réalisé par exemple au moyen d'un déphaseur. i15 Le procédé selon l'invention sera ci-après précisé et mieux compris par la description qui va suivre d'un dispositif réalisant une conversion selon le procédé décrit. Cette description sera faite à l'aide des dessins annexés dans lesquels: - La figure 1 déjà décrite est une courbe destinée à expliquer le principe de la conversion numérique. - La figure 2 déjà décrite est une courbe destinée à expliquer l'erreur systématique résultant d'une conversion numérique. - La figure 3 représente un exemple de schéma électrique d'une carte d'acquisition fonctionnant selon le procédé de l'invention. - La figure 4 comporte les figures 4a et 4b. - La figure 4a représente les instants de prises d'échantillon lors d'un saut de niveau sans qu'aucune précaution n'ait été prise. - La figure 4b représente les instants de prise d'échantillon lors d'un saut de niveau, un instant de prise d'échantillon correspondant à un instant o la valeur du signal à convertir passe par un niveau prédéterminé situé entre un niveau précédent et un niveau suivant. - La figure 5 illustre le décalage temporel nécessaire entre l'échantillonnage de 2 signaux originellement en phase mais ayant subi des retads de traitement différents. Elle comporte les figures 5a et 5b. 9 2755324 - La figure 6 représente la forme d'un signal prédéterminé destiné à contrôler la qualité de la conversion. - La figure 7 est un graphique représentant d'une part en pointillés la droite théorique de conversion et d'autre part en traits pleins la droite réelle de conversion obtenue par le calcul à partir de points réels de conversion. La figure 3 représente un schéma électrique d'une carte d'acquisition de données représentant un signal normalisé vidéo couleur arrivant sur la carte avec une modulation analogique. La carte d'acquisition a pour but de transformer cette modulation analogique en une modulation numérique selon l'une des normes admises. Dans l'exemple qui sera décrit et commenté ci-après, on suppose que l'entrée est analogique avec des signaux rouges R, verts V et bleus B, et que la carte les transforme en signaux analogiques avec un signal de luminance Y et deux signaux différence rouge DR et différence bleue DB avant de les convertir en données numériques, par exemple à la norme 4.2.2 ou HDTV. Naturellement, il pourrait aussi s'agir d'une vidéo entrante en composante Y, DR, DB et la sortie numérique pourrait être Y, DR, DB. La carte selon cet exemple de réalisation comporte trois entrées 1 R, 1 V, 1 B recevant les signaux analogiques rouges, verts, bleus respectivement. Ces signaux alimentent des circuits d'adaptation 2 B, 2 V, 2 R en eux-mêmes connus, par l'intermédiaire de commutateurs commandables 3 B, 3 V, 3 R. Ces commutateurs sont capables de deux positions. Dans une première position, ils transmettent les signaux à transformer, dans une seconde position, ils transmettent les signaux en provenance d'un générateur de mire 4. Ce générateur peut fournir des signaux analogiques calibrés à la norme des signaux reçus sur les entrées des circuits d'adaptation 2. L'amplitude des signaux présents en sortie des circuits d'adaptation 2 est convertie de façon connue au moyen d'un convertisseur matriciel analogique 5. Ce convertisseur matriciel reçoit les signaux analogiques présents en sortie 6 B, 6 V et 6 R des adaptateurs 2. La valeur de chacun des neuf coefficients de conversion est en principe la valeur retenue selon la norme de transformation. Selon l'invention, la valeur réelle des coefficients multiplicateurs de la matrice est modifiée de 2755324 façon itérative pour que la valeur modifiée donne, compte tenu des imperfections des circuits une valeur correspondant effectivement à la norme. La valeur de ces coefficients est commandable par un microprocesseur 17 dont le rôle sera expliqué plus loin. Les signaux en sortie du convertisseur matriciel 5 sont dirigés vers des amplificateurs 7 DB, 7 Y et 7 DR par l'intermédiaire de commutateurs 8 DB, 8 Y et 8 DR. Ces commutateurs sont capables de deux positions. Dans une première position, ils reçoivent les signaux en provenance du convertisseur matriciel 5, dans une seconde position, ils reçoivent les signaux en provenance des adaptateurs 2. La première position correspond au cas o le circuit de conversion convertit avec changement de norme par exemple de rouge, vert, bleu (R, V, B) à luminance, différence rouge, différence bleue (Y, DR, DB) comme dans le cas objet de l'exemple présenté. La seconde position correspond au cas o le circuit convertit sans changement d'espace couleur, par exemple du DR, Y, DB analogique au DR, Y, DB numérique. Les amplificateurs 7 ont un gain commandable au moyen du microprocesseur 17. Après filtrage dans des filtres 9 DB, 9 Y, 9 DR, les signaux en sortie des amplificateurs 7 sont introduits dans des convertisseurs analogiques/numériques 10 DB, 10 Y, 10 DR par l'intermédiaire de dispositifs 11 DB, 11 Y, 11 DR. Ces dispositifs sont destinés à régler le niveau O à partir duquel la conversion sera effectuée. Ces dispositifs sont connus en anglais sous l'appellation de dispositif de réglage du niveau de "clamp". Le niveau de "clamp" sera par la suite appelé niveau de base. Les dispositifs 11 sont réglables par le microprocesseur 17. Placés juste en amont des convertisseurs 10, ils permettent donc de régler les erreurs de décalage. Dans le mode de réalisation représenté figure 3, les commutateurs 8, les amplificateurs 7 commandables à gain variable ont une existence physique. On notera toutefois que ces commutateurs 8 et/ou amplificateurs à gain variable 7 peuvent être remplacés par une action sur les coefficients du convertisseur matriciel programmable 5. Ainsi, si les signaux entrant et sortant sont dans l'espace couleur Y; DR, DB, la matrice sera une matrice diagonale dont les coefficients non nuls 11 2755324 sont égaux à 1. De même, le caractère variable du gain des amplificateurs 7 peut être supprimé et remplacé par une action sur la valeur des coefficients de la matrice. Dans l'exemple de réalisation de la figure 1, o il s'agit d'une conversion d'une vidéo analogique R, V, B vers une vidéo numérique Y, DR, DB, à la norme HDTV, la fréquence d'échantillonnage sur la voie Y est double de la fréquence d'échantillonnage sur les voies DR et DB, soit 72 MHz sur la voie Y et 36 MHz sur chacune des voies DR et DB. Les instants de prise d'échantillon sont commandés par un système commandable d'horloge 18 à boucle de phase en lui-même connu générant d'une part des impulsions de commande à la fréquence de 72 MHz pour commander le convertisseur analogique/numérique 10 Y de la voie de luminance Y et d'autre part des impulsions à la fréquence 36 MHz pour commander les convertisseurs 10 DB et 10 DR des voies différences DB et DR. [Les instants de prise d'échantillon des voies différences DB et DR peuvent être retardées, par rapport à l'instant de prise d'échantillon de la voie luminance Y. Les retards apportés ont été représentés par des déphaseurs dessinés en pointillé 12 DB et 12 DR. Les échantillons en sortie de la voie y sont introduits dans une ligne à retard 13 Y. Ceux des voies différences sont introduits dans des registres à décalage écriture / lecture 13 DB et 13 DR. Enfin les sorties de chacune des voies sont transmises sur une sortie 15 par l'intermédiaire d'un multiplexeur 14. Le rôle des registres à décalage écriture / lecture sera ci-après explicité. Il a été vu que les instants de prise d'échantillon interviennent à des moments différents sur chacune des voies. Afin qu'un multiplexeur 14 puisse lire en phase les échantillons présents en sortie 19 DB du registre à décalage 13 B, en sortie 19 Y de la ligne à retard 13Y et 19 DR du registre à décalage 13 DR, il est nécessaire de décaler l'instant de lecture par le multiplexeur 14 de l'instant d'écriture par les CAN 10. Telle est le rôle des registres à décalage 13 DB et 13 DR en combinaison avec la ligne à retard 13 Y. Ce rôle sera expliqué plus en détail plus loin lors de l'explication du fonctionnement du circuit.] 12 2755324 Afin de régler automatiquement l'erreur de décalage de la conversion, les coefficients de conversion du convertisseur matriciel 5 ou ceux des amplificateurs à gain variable 7, les signaux numériques présents en sortie des lignes à retard 13 sont introduits dans le microprocesseur 17. Le microprocesseur 17 commande pendant les périodes de suppressions les commutateurs 3 et le générateur de mire analogique 4. Il commande également par l'intermédiaire d'un module 16 la sélection des différents échantillons qu'il recoit. Le microprocesseur 17 compare les résultats obtenus aux résultats qui auraient été obtenus si la conversion n'avait pas été entachée d'erreurs. Il calcule les corrections nécessaires. Le fonctionnement de la boucle de contrôle de la conversion sera maintenant expliqué plus en détail. Les réglages à effectuer sur le circuit concernent le phasage (DR et (B des voies DR et DB par rapport à 1 5 la voie Y, le rattrapage des erreurs de gain (3 en entrée Y, DR, DB et 9 en entrée R, V, B) et des erreurs d'offset (3 en entrée Y, DR, DB et 3 autres en entrée R, V, B). Les réglages de gain, d'offset et de phase sont en réalité faiblement liés entre eux, mais sont considérés comme indépendants par le logiciel du microprocesseur 17 qui alterne les réglages en séquence. Les mesures d'erreurs sont effectuées pendant les temps de suppression présents entre les différentes lignes d'une trame d'une part, et entre les trames d'autre part. Le microprocesseur 17 commande la mire 4. La mire 4 utilisée permet la génération de huit niveaux différents. La correction de phasage est effectuée en deux étapes. Le phasage est tout d'abord réglé sur la voie de luminance, voie Y sur la figure 3. Cette opération est une préparation nécessaire pour le réglage des phases des deux voies de chrominance DR et DB. Le microprocesseur 17 agit sur la phase (MIRE de la mire de test de façon à obtenir un échantillon de Y juste au milieu (en amplitude) du front de montée du signal Y. Le résultat à obtenir est représenté figure 4. Cette figure comporte les figures 4a et 4b. Ces figures représentent en fonction du 13 2755324 temps en abscisse la valeur analogique en entrée du circuit convertisseur Y. Les croix représentent les instants d'échantillonnage. Les instants d'échantillonnage représentés figure 4 sont des instants qui se situent dans un intervalle de temps comportant un changement du niveau généré par la mire. Si aucune précaution n'est prise, les instants d'échantillonnage se situent de façon quelconque par rapport à l'instant de changement du niveau de la mire. Ainsi, sur la figure 4a, un échantillon est pris presqu'une période d'échantillonnage avant que le front de montée ne produise de l'effet. Le second échantillon se situe en début du front de montée et le troisième en fin du front de montée. Selon l'invention, I'instant de changement du niveau de la mire va être déplacé de telle sorte qu'il y ait une prise d'échantillons qui coïncide avec le moment o le niveau de la valeur analogique atteind la valeur intermédiaire moitié entre les deux niveaux consécutifs de la mire. Le niveau moitié entre un niveau précédent et un niveau suivant a été retenu. On notera cependant qu'il s'agit de repérer un instant dans un repère de temps lié au signal analogique d'entrée et il aurait été possible de retenir un niveau représentant un pourcentage déterminé de l'accroissement algébrique entre le niveau précédent et le niveau suivant. Le résultat du réglage de l'instant de changement de niveau de la mire est représenté figure 4b. Par rapport à la figure 4a, on voit que l'instant du changement de niveau a été avancé en sorte qu'il y a, après ce réglage, un échantillon pris peu avant le changement de niveau, un échantillon dont la prise coïncide avec le moment o la valeur analogique a effectué la moitié de la croissance entre le niveau initial et le niveau suivant. Le phasage de la voie de luminance Y étant effectué, il est procédé à la seconde étape, le phasage des deux voies de chrominance DR et DB. En fonction des constantes de temps calculées des voies Y, DR et DB, un rephasage grossier est déjà effectué par la ligne à retard matérielle numérique 13 Y. Cette ligne à retard permet un déphasage de la prise d'échantillons sur cette voie, d'un nombre entier de périodes d'échantillonnage. Ces périodes sont générées par la base de temps 18. Après ce premier rattrapage, un décalage de la prise d'échantillons sur chacune des voies de chrominance DR et DB de moins 14 2755324 d'une période d'horloge sera suffisant pour faire coïncider la prise d'échantillons avec le moment o le niveau du signal à convertir a atteint le niveau milieu (ou le niveau prédéterminé) entre le niveau initial et le niveau final. Ce décalage de moins d'une période est commandé par le microprocesseur 17. Après réglage du déphasage, un même numéro x d'échantillon correspond sur les trois voies au niveau milieu entre deux niveaux intermédiaires. Le résultat obtenu est représenté figure 5. Cette figure représente sur la partie gauche les instants de prise d'échantillon au niveau des CAN 10 sur chacune des voies Y, DB, DR. L'axe des temps, en abscisse, est graduée en périodes d'échantillonnage. [Dans l'exemple fictif représenté, la voie Y est en avance d'un peu plus de 3 périodes d'échantillonnage. La ligne à retard 13 Y retardera l'échantillon de 4 périodes d'échantillonnage. Les échantillons DB, DR en sortie des convertisseurs 10 DB et 10 DR sont après ce retard de la voie Y en avance de moins d'une période sur la voie Y. Pour remettre les prises d'échantillon en phase, le microprocesseur 17 va retarder la prise d'échantillon de dl sur la voie DB et de d2 sur la voie DR. dl et d2 représentent l'avance de la prise d'échantillon sur les voies DB et DR par rapport à l'instant se situant 4 périodes avant la prise d'échantillon sur la voie Y. L'échantillon en sortie du convertisseur 10 Y est introduit dans la ligne à retard 13 Y o il est retardé de 4 périodes. Les échantillons en sortie des convertisseurs 10 DB et 10 DR sont introduits dans les registres à décalage écriture / lecture 13 DB et 13 DR o ils sont décalés d'une durée dl et d2 respectivement. Au moment de la lecture de la ligne à retard et des registres par le multiplexeur 14, les échantillons se retrouvent donc en phase. Le résultat est représenté figure 5b o l'on voit les 3 échantillons qui se situent en phase sur chacune des voies. Ainsi les retards différents apportés par chacune des voies ont été compensés, d'une part, par un retard apporté sur la voie la plus rapide par la ligne à retard numérique 13 Y et, d'autre part, par un décalage de la prise 1 5 2755324 d'échantillon sur les autres voies. Dans l'exemple représenté, seule une voie est équipée d'une ligne à retard numérique. Il ne serait pas exclu d'équiper également une autre voie si nécessaire, seule la voie la plus lente n'étant pas équipée. On comprend également que le même résultat pourrait être obtenu par des lignes à retard analogiques placées en amont des convertisseurs 10.] Les décalages dans le temps sur la prise d'échantillons corrigent les différences de retard de chacune des voies en sorte qu'après correction, les signaux numériques sur chacune des voies correspondent à un même instant initial du signal analogique. Il a été contrôlé que le retard sur chacune des voies est indépendant du niveau du signal à convertir en sorte que la correction effectuée à un niveau est valable pour toute la dynamique du signal. Après le réglage du phasage, le réglage de la droite de gain de chaque convertisseur est effectué comme décrit ci-après: Lorsque la conversion analogique / numérique est effectuée d'un espace couleur analogique vers un espace couleur numérique de même définition, par exemple d'un espace couleur analogique Y, DR, DB vers un espace couleur numérique Y; DR, DB, le microprocesseur 17 commande les corrections de gain de niveau des amplificateurs de gains réglables 7. Il corrige aussi les erreurs de décalage par l'intermédiaire des dispositifs de réglage de niveau de base 11. Lorsque la conversion est effectuée d'un espace couleur analogique vers un autre espace couleur numérique, par exemple d'un espace couleur analogique R, V, B vers un espace couleur numérique Y, DR, DB, le microprocesseur corrige les neuf coefficients de la matrice de conversion du convertisseur matriciel 5 et les décalages sur chacune des voies par l'intermédiaire des dispositifs de réglage de niveau de base 11. Dans les deux cas, le principe de la correction est le même, mais dans le second cas (celui du changement d'espace couleur), il est procédé à trois réglages consécutifs. Un premier réglage, alors que le signal de test issu de la mire 4 n'est envoyé que sur l'entrée R, permet de régler la valeur des coefficients de la matrice de conversion appliqués à la valeur de rouge. Le second réglage est effectué alors que le signal de la 1 6 2755324 mire 4 n'est envoyé que sur l'entrée 1 V. Il permet le réglage des coefficients de conversion de la matrice de conversion appliqués à la valeur de vert. Le troisième réglage est effectué alors que le signal de la mire 4 n'est envoyé que sur l'entrée 1 B. Il permet le réglage des coefficients de la matrice de conversion appliqués à la valeur de bleu. Pour effectuer un réglage sur chacune des trois voies, le générateur de mire 4 commandé par le microprocesseur 17 délivre sur l'une des voies un signal en forme de marche d'escalier tel que représenté figure 6. Afin d'obtenir une valeur fine de correction pour chaque palier, le générateur de mire 4 génère des valeurs qui varient autour de ce palier. Les valeurs autour du palier sont choisies de façon symétrique autour du niveau du palier. L'amplitude maximum de la variation autour de la valeur du palier représente plusieurs pas de quantification. Dans l'exemple ici décrit, il est procédé pour chaque palier à trente deux mesures, la valeur maximum d'écart par rapport au niveau du palier étant de quatre pas de quantification. Les trente deux différentes valeurs converties autour de ce palier sont reçues par le microprocesseur 17 qui calcule alors une valeur moyenne. Cette valeur moyenne est mémorisée. Lorsque chacun des paliers a fait l'objet de mesures, le microprocesseur 17 dispose d'un ensemble de valeurs moyennes. Une représentation graphique de ces valeurs est présentée figure 7. Cette figure est un graphique. En abscisse sont portées les valeurs X d'entrée délivrées par la mire. En ordonnée sont portées les valeurs Y obtenues réellement en faisant pour chaque palier la moyenne des trente deux valeurs prises de façon symétrique autour de la valeur définie par le palier. La droite théorique de conversion, qui serait obtenue avec une conversion idéale, est représentée en pointillés. Les points obtenus pour chacun des paliers sont représentés par des croix. Le microprocesseur 17 est programmé pour calculer à partir des points matérialisés par des croix la meilleure droite d'équation Y = a1 X + b1 passant par, ou entre, ces points. Cette droite est obtenue grâce à un algorithme dit des moindres carrés. Cet algorithme a pour effet de calculer les coefficients al et bl afin de minimiser la somme des 17 2755324 carrés des distances de chacun des points représentés par une croix à la droite d'équation Y = a1 X + bl. Le détail de réalisation de ce calcul est connu de l'homme du métier. La droite théorique d'équation Y = a0 X + bo est connue et résulte de chacune des normes définissant un standard de transmission. Dans l'exemple ici expliqué, la norme HDTV donne la correspondance entre les codes de sortie et les tensions d'entrée. Ces dernières données par la mire 4 sont connues. Le microprocesseur 17 agit alors sur le gain de chacune des voies pour faire tendre a1 vers aO et sur le décalage de la voie pour faire tendre b1 vers bo. Il est à noter que l'adaptation d'un jeu de coefficients à une norme différente (ex norme japonaise) ne nécessite qu'un paramétrage différent du logiciel et non pas une modification du matériel. Lorsque le circuit convertit d'un espace couleur analogique vers le même espace couleur numérique, par exemple Y, DR, DB vers Y, DR, DB, le réglage du gain est effectué par l'intermédiaire des amplificateurs à gain variable 7. Lorsque le circuit convertit d'un espace couleur analogique vers un espace couleur numérique différent, par exemple de R, V, B vers Y, DR, DB, le réglage du gain est effectué par action sur les trois coefficients de rouge, puis de bleu et enfin de vert de la matrice de conversion. Dans les deux cas, le réglage des décalages est effectué par action sur les dispositifs de réglage de niveau de base 11. Ainsi, si A2, B2, C2 représentant les composantes du signal vidéo converti, A1, B1, C1 les composantes du signal vidéo d'entrée et M la matrice de conversion, on a la relation B2 = M[Bi 18 2755324 a, a2 a3" avec M = b, b2 b3 Cl C2 C3 a1, a2, a3; b1, b2, b3; c1, c2, c3 sont les coefficients de conversion ou de changement de standard. Si A2, B2, C2 correspondent par exemple à DR, Y, DB et A1, B1, C1 à R, V, B, la génération rouge seulement permettra le réglage des coefficients a1, b1, c1, la génération bleue celui de a2, b2, c2 et la génération verte celui de a3, b3, c3. Dans l'exemple représenté, les réglages de gain sont effectués en permanence grâce à des réglages effectués pendant les temps de suppression entre les trames. Le réglage de la référence de noir est effectué en permanence grâce à des mesures effectuées pendant les temps de suppression entre les lignes par action sur les dispositifs 1 1. 19 2755324 REVENDICATIONS 1. Procédé de correction de la valeur d'une grandeur d'entrée X d'un convertisseur analogique/numérique délivrant une grandeur de sortie numérique Y fonction de la valeur de la grandeur X, la valeur de sortie Y prenant de façon idéale n valeurs Y0,..., Yn-,1 régulièrement espacées d'un pas AY lorsque X varie d'une valeur X0 à une valeur Xn_1, Y prenant idéalement la valeur Y0 lorsque X a, au pas près, la valeur X0, la valeur Yn-1 lorsque X a, au pas près, la valeur Xn,.1 et n-2, valeurs intermédiaires Y1, Y2..., Yn-2 résultant de la grandeur X, d'une part par une transformation linéaire de la forme Y = a0 X + bo, et d'autre part, par une quantification de Y, Y gardant la même valeur de sortie Yp lorsque X varie d'une valeur Xpà1 à une valeur Xp, la valeur Yp étant l'une des valeurs obtenues à partir de la transformation linéaire lorsque X varie entre Xp.1 et Xp, procédé dans lequel les corrections sont effectuées en cours de conversion en mettant à profit des périodes de suspension de la conversion intercalées entre des périodes de conversion, pour injecter au convertisseur des valeurs connues de la grandeur d'entrée X et en déduire des valeurs de correction à appliquer, le procédé étant caractérisé en ce que pendant une ou plusieurs périodes de suspension de la conversion et de façon itérative permanente tout au long de la conversion. a) On mesure pour un nombre entier m de valeurs d'entrée Xml,..., Xmm les valeurs de sorties Yml,..., Ynmm obtenues. b) On calcule l'équation Y = a1X + b1 de la droite réelle de conversion résultant de ces m mesures, cette droite étant la plus voisine des m points de coordonnées Xml, Ym; Xm2, Ym2;...; Xmm, Ymm. c) On corrige l'erreur de décalage en ajoutant à la grandeur analogique d'entrée la valeur algébrique de la différence b entre b1 et bo. d) On corrige le gain de la conversion par multiplication de la grandeur d'entrée X par le dernier rapport a calculé. ao 2. Procédé selon la revendication 1, caractérisé en ce que pour obtenir chacune des m valeurs de sortie Ym, correspondant à une valeur 2755324 d'entrée Xm, on définit une valeur centrale XmO, et l'on fait varier la grandeur d'entrée X, en lui attribuant s valeurs d'entrée Xri,..., Xrs présentant une symétrie par rapport à la valeur centrale XmO, la valeur de sortie Ym étant la moyenne Ym obtenue en faisant la moyenne des valeurs Yrl,..., Yrs correspondant aux valeurs de sortie de la grandeur Y lorsque la grandeur X prend les valeurs Xr1,..., Xrs respectivement. 3. Procédé selon la revendication 2, caractérisé en ce que l'écart entre une valeur minimum Xrmin et une valeur maximum Xrmax de chacune des s valeurs d'entrée Xr concourant à l'obtention d'une valeur moyenne de sortie Ym est de plusieurs pas, chaque pas étant de valeur Xn_1 - Xo n 4. Procédé selon la revendication 3, caractérisé en ce que l'écart entre la valeur d'entrée minimum Xrmin et la valeur d'entrée maximum Xrmax de l'ensemble des s valeurs d'entrée concourant à I'obtention d'une valeur moyenne de sortie Yr est compris entre 4 et 12 pas de valeur Xn1 - Xo n 5. Procédé de correction de la conversion de composantes analogiques A1, B1, C1 d'un signal vidéo de télévision exprimées selon un espace couleur, en composantes numériques A2, B2, C2 exprimées selon le même espace couleur ou selon un espace couleur différent, I'espace couleur de chacune des composantes de sorties A2, B2, C2 résultant d'une combinaison linéaire effectuée sur les grandeurs d'entrée de la forme I2 A1 B2 =(M) B) C2 ci o M est une matrice de conversion de la forme / a1 a2 a3 M = b b2 b3 Cl C2 C3 dans laquelle a1, a2, a3; b1, b2, b3; c1, c2, C3 sont les coefficients de conversion, procédé dans lequel la conversion de chaque 21 2755324 composante de sortie est effectuée sur une voie de conversion de cette composante au moyen d'un convertisseur analogique délivrant une grandeur de sortie Y fonction de la valeur d'une grandeur d'entrée X, la valeur de sortie Y prenant de facçon idéale n valeurs Y0,..., Yn-1 régulièrement espacées d'un pas AY lorsque X varie d'une valeur X0 à une valeur Xn_1, Y prenant idéalement la valeur Y0 lorsque X a au pas près la valeur X0, Yn-1 lorsque X a, au pas près, la valeur Xn.1 et n-2 valeurs intermédiaires Y1, Y3,..., Yn-2 résultant de la grandeur X, d'une part par une transformation linéaire de la forme Y = a0 X + bo, et d'autre part, par une quantification de Y, Y gardant la même valeur de sortie Yp, lorsque X varie d'une valeur Xp-1 à une valeur Xp, la valeur Yp étant l'une des valeurs obtenues à partir de la transformation linéaire lorsque X prend l'une des valeurs comprises entre Xp.1 et Xp, la grandeur X d'entrée étant dans ce cas sur chacune des voies A2, B2, C2 de conversion, la combinaison linéaire des composantes A1, B1, C1 concourant à la formation de cette voie, procédé dans lequel les correction sont effectuées en cours de conversion en mettant à profit des périodes de suspension de la conversion intercalées entre des périodes de conversion, pour injecter au convertisseur des valeurs connues de la grandeur d'entrée X et en déduire des valeurs de correction à appliquer, le procédé étant caractérisé en ce que pendant une ou plusieurs périodes de suspension, a) on mesure sur chaque voie pour un nombre entier m de valeurs d'entrée connues Xml,..., Xmm les valeurs de sortie Ym1, Ym2, , Ymm obtenues, b) on calcule sur chaque voie, I'équation Y = a1 X + b1 de la droite réelle de conversion de ces m mesure, cette droite étant la plus voisine des m points de coordonnées Xml, Yml,; Xm2, Ym2, Xmm, Ymm, c) on corrige l'erreur de décalage sur chacune des voies en ajoutant à la grandeur analogique d'entrée la valeur algébrique de la différence entre b1 et bo, d) on corrige le gain de conversion d'une voie par multiplication de chacun des coefficients d'espace couleur concourant à la composition de cette voie par le dernier rapport a' calculé. ao 22 2755324 6. Procédé selon la revendication 5, caractérisé en ce que pour obtenir chacune des m valeurs de sortie Ym, correspondant à une valeur d'entrée Xm, on définit une valeur centrale XmO, et l'on fait varier la grandeur d'entrée X, en lui attribuant s valeurs d'entrée Xr,1,..., Xrs présentant une symétrie par rapport à la valeur centrale XmO, la valeur de sortie Ym étant la moyenne Ym. obtenue en faisant la moyenne des valeurs Yr,,..., Yrs correspondant aux valeurs de sortie de la grandeur Y lorsque la grandeur X prend les valeurs Xr1,..., Xrs respectivement. 7. Procédé selon l'une des revendications 5 ou 6, caractérisé en ce que l'on corrige les différences de temps de propagation du signal vidéo entre les différentes voies de conversion en introduisant sur une voie au moins un retard destiné à retarder la sortie des échantillons numériques sur cette voie. 8. Procédé selon la revendication 7, caractérisé en ce que l'on introduit en outre un décalage entre les instants de prise d'échantillons sur une voie et les instants de prise d'échantillons sur au moins une autre voie. 9. Procédé selon la revendication 8, caractérisé en ce que le calage de l'instant de prise d'un échantillon, lors d'un saut connu de niveau, ce saut ayant pour effet de déplacer la valeur de conversion d'une valeur initiale précédente à une valeur finale suivante, coTncide avec un instant o la valeur du signal converti correspond au niveau précédent augmenté d'un pourcentage prédéterminé de la différence algébrique entre le niveau suivant et le niveau précédent, ce pourcentage prédéterminé étant le même sur chacune des voies. 10. Dispositif de conversion de composantes analogiques A1, B1, C1 d'un signal vidéo de télévision exprimé selon un espace couleur d'entrée, en composantes numériques A2, B2, C2 exprimées selon le même espace couleur que celui de l'entrée ou selon un espace couleur différent, le dispositif comportant des entrées (1 B, 1 V, 1 R) recevant chacune une composante d'entrée, ces entrées alimentant un convertisseur matriciel (5) réalisant une combinaison linéaire des composantes d'entrée, et alimentant une voie de conversion, chaque voie de conversion comportant un convertisseur analogique/numérique (10 DB, 10 Y, 10 DR) délivrant sur une sortie (19Y, 19 DB, 19 DR) une 23 2755324 composante numérique de sortie du signal vidéo converti, dispositif caractérisé en ce qu'il comporte des moyens de correction et de réglage de la conversion, ces moyens comportant un microprocesseur 17, ce microprocesseur commandant la valeur des coefficients du convertisseur matriciel (5), des dispositifs commandables de réglage des niveaux de base (11 DB, 11 DR, 11Y) placés en amont de chacun des convertisseurs analogiques/numériques, un générateur de mire (4), ce générateur commandant des commutateurs d'entrée (3 B, 3 V, 3 R) capable de deux positions, une première et une seconde, dans la première position les commutateurs d'entrée sont connectés aux entrées (1 B, 1 V, 1 R) du dispositif de conversion, dans la seconde position ils sont connectés à des sorties du générateur de mire (4), le microprocesseur (17) recevant pendant des périodes de suspension de la conversion, des signaux en provenance du générateur de mire (4) convertis par les convertisseurs i 5 analogiques/numériques (10), et calculant les corrections à appliquer aux coefficients de conversion du convertisseur matriciel (5) et ceux à appliquer au dispositif de réglage des niveaux de base (11). 11. Dispositif selon la revendication 10, caractérisé en ce que le microprocesseur (17) commande les instants de changement de niveaux générés par la mire pour passer d'un niveau précédent à un niveau suivant de façon à ce qu'un instant de prise d'échantillons par le convertisseur analogique/numérique d'une voie coïncide avec l'instant o le signal analogique passe par une valeur intermédiaire représentant un accroissement algébrique du niveau précédent, cet accroissement ayant pour valeur un pourcentage prédéterminé de la différence entre le niveau suivant et le niveau précédent, et en ce que le microprocesseur (17) commande en outre un décalage de l'instant de la prise d'échantillons numériques sur les autres voies de conversion. 12. Dispositif de conversion selon la revendication 10 caractérisé en ce que l'une des voies comporte une ligne à retard numérique (13 Y) commandable en aval du convertisseur analogique numérique (10 Y) de cette voie. 13. Dispositif de conversion selon la revendication 10 caractérisé en ce que l'une au moins des voies comporte une ligne à 24 2755324 retard analogique en amont du convertisseur analogique numérique (10 Y) de cette voie. 14. Dispositif de conversion selon l'une des revendications 1 1 ou 12 caractérisé en ce qu'il comporte sur une voie au moins en aval des convertisseurs analogiques numériques (10 Y, 10 DB, 10 DR) un registre à décalage écriture / lecture (13 DB et 13 DR). 15. Dispositif de conversion selon la revendication 10 caractérisé en ce qu'il comporte sur une première voie, en aval du convertisseur analogique numérique (10 Y) de cette voie, une ligne à retard numérique (13Y), et au moins sur une seconde voie en aval du convertisseur analogique numérique de cette voie (13 DB) un registre à décalage écriture / lecture (13 DB, 13 DR). 16. Dispositif de conversion selon l'une des revendications 1 à caractérisé en ce que les sorties (19 DB, 19 DR, 19 Y) de chacune des voies de conversion alimentent un multiplexeur (14) qui alimente lui- même une sortie multiplexée (15).