FR 2754954 A1 19980424 FR 9713093 A 19971020 DOCUMENTS DE L'ART ANTERIEUR AFFERENTS La présente demande est en relation avec le brevet des Etats-Unis n 5 612 597 intitulé "OSCILLATING DRIVER CIRCUIT WITH POWER FACTOR CORRECTION, ELECTRONIC LAMP BALLAST EMPLOYING SAME AND DRIVER METHOD" délivré le 18 Mars 1997, le brevet des Etats- Unis n 5 545 955 intitulé "MOS GATE DRIVER FOR BALLAST CIRCUITS" délivré le 13 Août 1996, le brevet des Etats-Unis n 5 559 394 intitulé " MOS GATE DRIVER FOR BALLAST CIRCUITS" délivré le 24 Septembre 1996, tous au nom de Peter N. Wood, et avec le brevet des Etats-Unis n 5 550 436 intitulé "MOS GATE DRIVER INTEGRATED CIRCUIT FOR BALLAST CIRCUITS" délivré le 27 Août 1996 au nom de Talbott M. Houk. ARRIERE-PLAN DE L'INVENTION La présente invention concerne des circuits de protection de lampe et plus particulièrement, un circuit de protection de lampe amélioré qui assure une protection vis-à-vis de défaillances de lampe. Les circuits de protection de lampe tels que le circuit intégré (IC) de International Rectifier référencé sous le code IR2155 ou IR2151 sont connus et sont décrits dans les brevets des Etats-Unis n 5 545 955 et n 5 559 394 de Peter Wood ainsi que dans le brevet des Etats-Unis n 5 550 436 de Talbott M. Houk. Afin de couper de manière appropriée un IC de protection pendant certains modes de défaillance de lampe, un moyen pour désactiver les sorties du dispositif de pilotage de grille suite à la détection de conditions de défaillance (telles qu'une rupture de filament ou qu'une lampe qui échoue à s'allumer lors de sa mise sous tension) puis pour désactiver les transistors d'alimentation est nécessaire. Du fait de la topologie des IC IR2155 et IR2151, les circuits sont auto- oscillants dans un fonctionnement normal, comme représenté sur les figures 1 et 2. La figure 1 représente les composants d'un circuit de pilotage de lampe typique. Un redresseur en pont 10 dérive une tension de bus (VBus) à partir de la ligne courant alternatif. La tension de bus est approximativement une tension continue et elle est supportée par des condensateurs 56 et 58. Le circuit de pilotage de lampe de la figure 1 inclut une puce de pilotage de grille de MOS 30 et son circuit associé pour commander le fonctionnement d'un transistor métal-oxyde-semiconducteur à effet de champ (MOSFET) de côté haut 40 et d'un MOSFET de côté bas 42. La puce de pilotage de grille de MOS 30 applique des signaux de pilotage sur les MOSFET 40 et 42 qui sont connectés à VBUS. Bien que des MOSFET de puissance soient représentés, n'importe quel dispositif d'alimentation qui comporte une grille de MOS tel qu'un transistor à grille isolée (IGBT) ou qu'un thyristor commandé par MOS peut être substitué aux MOSFET de puissance et 42. La sortie de la connexion intermédiaire centrale des MOSFET connectés en demi-pont 40 et 42 pilote un circuit qui inclut un circuit de charge LC série constitué par un inducteur 46 et par un condensateur 52. La tension appliquée au niveau de la borne VBUS peut s'inscrire dans la plage qui va d'une valeur aussi faible que 140 volts continus jusqu'à audelà de 600 volts continus, en fonction de la tension d'entrée alternative appliquée. La fréquence d'oscillation du circuit de sortie est commandée par la fréquence de résonance de l'inducteur 46 et du condensateur 52. La valeur d'inductance souhaitée de l'inducteur 46 dépend de la valeur de la tension VBUS et est choisie de telle sorte que la fréquence d'oscillation du circuit soit dans la plage souhaitée. La puce 30 peut être logée dans un DIP 8 broches ou un module de montage en surface et elle comporte les sorties de broche qui suivent: Vcc - une broche qui reçoit une tension de fonctionnement de puce depuis l'alimentation continue VBus. CT - une unique broche de commande d'entrée qui est connectée au noeud entre un condensateur de cadencement 14 et une résistance de cadencement 16. Le signal au niveau de la broche CT commande les deux sorties Ho et Lo. RT - une broche qui est connectée à l'autre borne de la résistance de cadencement 16. VB - une broche qui est connectée au noeud d'une diode 22 et d'un condensateur 24, I'ensemble jouant le rôle de circuit "d'amorçage" pour produire de l'énergie pour le fonctionnement du commutateur de côté haut. Ho - une broche de sortie sur la grille (ou une résistance 26 sur la grille) du MOSFET de côté haut 40. Vs - une broche sur la connexion intermédiaire centrale des MOSFET connectés en totem pole ou en demi-pont 40 et 42. Lo - une broche de sortie sur la grille (ou une résistance 28 sur la grille) du MOSFET de côté bas 42. COM - une broche connectée à la borne négative ou de masse. Une résistance 18 et un condensateur 12 constituent I'IC 30 avec ses exigences en termes d'alimentation en courant continu et en courant alternatif. La résistance 16 et le condensateur 14 commandent la fréquence d'oscillation conformément à l'équation: i f= (1) 1,4R16Cl4 Une diode 22 et un condensateur 24 forment l'alimentation "d'amorçage" pour le circuit de pilotage CMOS flottant dans l'IC. Des résistances 26 et 28 amortissent l'oscillation LC sur les grilles des MOSFET de puissance 40 et 42 et servent également à tamponner l'IC 30 par rapport à l'étage d'alimentation. Le circuit de charge, qui inclut l'inducteur 46 et le condensateur résonant 52, inclut également des condensateurs de blocage 56 et 58, une résistance à coefficient de température positif (PTC) 54 et une lampe 50. Un condensateur 44 commande normalement le dV/dt observé au niveau du noeud Vs afin de minimiser l'interférence électromagnétique irradiée. Un inconvénient de ce circuit de base est que, si la lampe est soit claquée (telle qu'à la fin de sa durée de vie de fonctionnement), soit ôtée du circuit, une défaillance catastrophique des autres composants dans le circuit peut en résulter. Par conséquent, les utilisateurs de l'IC de pilotage de grille doivent concevoir typiquement un circuit externe supplémentaire pour détecter les conditions de défaillance puis pour désactiver l'IC. De préférence, pour provoquer une condition de désactivation, les deux sorties de l'C de pilotage de grille sont désactivées. Du fait que l'IC de pilotage de grille est auto-oscillant, I'une des sorties de pilotage de grille Lo et Ho-V, est toujours activée à l'exception du "temps mort" court représenté sur la figure 2. Dans des conditions de fonctionnement normal, soit le MOSFET 40, soit le MOSFET 42 est activé. En tant que résultat, le fait de désactiver l'IC de pilotage de grille, simplement en shuntant de façon externe le condensateur de cadencement 14 sur la masse, comme représenté sur la figure 3 par exemple, ne suffit pas pour protéger le circuit. La figure 3 représente le circuit de la figure 1 modifié de manière à inclure un transistor 60 qui shunte le condensateur de commande d'entrée 14 sur la masse lorsque la lampe est ôtée. Un diviseur de tension formé par des résistances 62, 64, 66 et un condensateur 68 forment le circuit de détection. Dans des conditions de fonctionnement normal, la tension au niveau du noeud VA est approximativement égale à la moitié de la tension d'alimentation continue, soit VBUS/2, lorsque les condensateurs 56 et 58 sont de valeurs identiques. La seule différence entre la tension au noeud VA et la tension au noeud situé au point médian entre les condensateurs 56 et 58 résulte de la chute de te-nsion aux bornes du filament de la lampe 50. Dans des conditions de fonctionnement normal, la chute de tension aux bornes du filament est relativement faible, c'est-à-dire seulement de quelques volts, et la tension au noeud Vc est insuffisante pour activer le transistor de shunt 60. Si la lampe est ôtée, cependant, la tension au noeud VA augmente comme le fait la tension au noeud Vc de telle sorte que le transistor 60 devient passant. Les valeurs des résistances 62, 64, 66 sont choisies de telle sorte que le circuit ne rende jamais passant le transistor 60 pendant des conditions de fonctionnement normal, mais de telle sorte qu'il rende toujours passant le transistor 60 lorsque la lampe est ôtée ou qu'elle est en défaillance. Le condensateur 68 fait également partie d'un filtre passe- bas dans le circuit de réponse de désactivation, ce qui augmente l'immunité vis-à-vis du bruit. Le circuit représenté sur la figure 3 ne coupe cependant pas les deux dispositifs MOSFET de puissance 40 et 42 lorsque la lampe est ôtée du circuit de charge. Dans cette condition de charge sans lampe, la broche CT de l'IC 30 est shuntée sur la masse par le transistor 60, ce qui arrête I'oscillateur interne d'lC et sa commutation de sortie comme on le souhaite. Cependant, en dépit du fait que la sortie du demi-pont est désactivée, le transistor 42 reste passant. Une autre approche pour couper les deux MOSFET 40 et 42 dans une condition de défaillance consiste à shunter la broche Vcc sur la masse d'lC, comme représenté sur la figure 4. Ici, le circuit de détection est essentiellement le même que sur la figure 3 mais un thyristor 70 shunte la broche Vcc par l'intermédiaire de la résistance 72 pour couper la sortie. Un inconvénient du circuit de la figure 4 est que, lorsque la condition de défaillance se termine tel que lorsque la lampe est replacée dans sa douille, la totalité de la séquence de mise en route doit être répétée du fait que la tension d'alimentation Vcc qui est appliquée sur la puce a été déchargée au-dessous de son seuil de sous-tension. De fait, le circuit repose sur le circuit de blocage de sous-tension de l'IC 30 pour désactiver les deux transistors de puissance 40, 42. Un autre inconvénient du circuit de la figure 4 est que le thyristor 70 est un composant davantage coûteux que le transistor NPN 60 de la figure 3. En outre, une résistance 72 doit être incluse dans la voie de décharge de condensateur Vcc pour ralentir l'évolution de dV/dt au niveau de la broche Vcc. dV/dt doit être limité du fait que la tension d'alimentation sur les étages de sortie de pilotage de grille peut se désactiver avant que les étages de sortie n'aient totalement déchargé les grilles des MOSFET de puissance. Par exemple, si le MOSFET de puissance de côté haut 40 est activé et que la tension d'alimentation est rapidement amenée à 0 V, le transistor 40 ne peut pas être désactivé et il est laissé de fait avec une charge (ou une tension) sur sa grille, seulement la fuite grille-source inhérente déchargeant le MOSFET. La charge résiduelle peut générer une défaillance catastrophique si l'IC 30 est redémarré lorsque le MOSFET de côté haut 40 est encore activé. Lorsque l'IC 30 redémarre, c'est-à-dire lorsque sa tension Vcc excède le seuil de blocage de sous-tension croissant, le MOSFET inférieur 42 devient passant en premier. Si le transistor 40 est encore passant lorsque le transistor 42 devient passant, un court-circuit se développe entre le bus courant continu et la ligne courant alternatif, ce qui, pour finir, grille un fusible ou de façon plus probable, provoque la défaillance de l'un ou l'autre des MOSFET de puissance, voire des deux. RESUME DE L'INVENTION La présente invention propose un circuit intégré de pilotage de lampe qui assure une protection vis-à-vis de tout endommagement apporté aux composants du circuit de pilotage lorsqu'une lampe est défaillante ou qu'elle est ôtée en invalidant les deux sorties de pilotage. Lorsque la lampe est replacée, I'IC redémarre automatiquement le circuit de pilotage de lampe sans que l'on ait à réactionner le commutateur d'alimentation de lampe. Selon un aspect de l'invention, un circuit intégré formé dans un substrat en silicium pilote des premier et second dispositifs à semiconducteur de puissance commandés par MOS. Les dispositifs à semiconducteur de puissance sont connectés selon un circuit en demi-pont qui comporte des première et seconde bornes courant continu et une borne commune située au niveau d'un noeud entre les premier et second dispositifs à semiconducteur de puissance commandés par MOS. La borne commune applique un signal de sortie sur un circuit de charge. Un circuit de minuterie comporte une borne de commande d'entrée qui est connectée à un signal de niveau logique bas. Un premier circuit de bascule est couplé au circuit de minuterie, il commande la fréquence à laquelle les premier et second dispositifs à semiconducteur de puissance commandés par MOS sont activés et désactivés et il applique une sortie qui est activée et désactivée en réponse au signal appliqué sur la borne de commande d'entrée. Des circuits de retard de temps mort de côté haut et de côté bas sont chacun couplés au premier circuit de bascule et ils retardent une transmission du signal de sortie de bascule pendant un intervalle temporel qui faite suite à la commutation de la sortie du circuit de bascule pour empêcher une conduction simultanée des premier et second dispositifs à semiconducteur de puissance commandés par MOS. Les circuits de pilotage de côté haut et de côté bas sont respectivement couplés aux circuits de temps mort de côté haut et de côté bas et ils comportent respectivement des bornes de sortie de côté haut et de côté bas qui appliquent des sorties de côté haut et de côté bas pour désactiver les premier et second dispositifs à semiconducteur de puissance commandés par MOS respectifs en réponse au signal appliqué sur la borne de commande d'entrée. Un circuit de protection est couplé au signal de niveau logique bas et il empêche l'application des sorties de côté haut et de côté bas lorsque le signal de niveau logique bas est au-dessous d'une valeur de seuil. Selon cet aspect de l'invention, le circuit de protection peut inclure un circuit de détection de tension de seuil qui est couplé au signal de niveau logique bas et un second circuit de bascule qui est couplé au circuit de détection et dont des sorties sont appliquées sur les circuits de retard de temps mort de côté haut et de côté bas. La tension de seuil peut être inférieure à la valeur la plus faible de la tension de signal de niveau logique plus faible à laquelle des sorties sont appliquées pour activer et désactiver les premier et second dispositifs à semiconducteur de puissance commandés par MOS. Lorsque le signal de niveau logique bas chute au-dessous de la tension de seuil, les circuits de retard de temps mort de côté haut et de côté bas peuvent être empêchés de transmettre le signal de sortie de bascule. Selon un autre aspect de l'invention, un circuit pilote un circuit de charge à partir d'une alimentation par bus continue et il inclut des premier et second dispositifs à semiconducteur de puissance commandés par MOS et un circuit de pilotage auto-oscillant. Selon un autre aspect de la présente invention, un circuit pilote un dispositif d'éclairage par décharge à gaz et il inclut des premier et second dispositifs à semiconducteur de puissance commandés par MOS et un circuit de pilotage auto-oscillant. D'autres caractéristiques et avantages de la présente invention apparaîtront au vu de la description qui suit de l'invention qui se reporte aux dessins qui suivent. BREVE DESCRIPTION DES DESSINS La figure 1 est un schéma qui représente un circuit de protection de lampe connu typique; la figure 2 représente les formes d'onde du circuit représenté sur la figure 1; la figure 3 représente un circuit de protection de lampe connu qui inclut un transistor de shunt qui invalide le circuit dans le cas d'une défaillance de lampe; la figure 4 représente un circuit de protection de lampe connu dans lequel un thyristor shunte la broche Vcc dans le cas d'une défaillance de lampe; la figure 5 représente un schéma fonctionnel d'un circuit intégré de pilotage de lampe selon un mode de réalisation de l'invention; et la figure 6 représente les formes d'onde du circuit intégré de pilotage de lampe représenté sur la figure 5. DESCRIPTION DETAILLEE DE L'INVENTION L'invention permet l'utilisation du circuit simple tel que représenté sur la figure 3 en modifiant le circuit IC interne. Le circuit représenté sur la figure 3 représente cependant seulement un exemple d'un circuit de coupure. D'autres circuits similaires sont également possibles. La figure 5 est un schéma fonctionnel du circuit de la puce d'lC 30 de l'invention qui convient pour une inclusion dans le circuit de la figure 3. Les huit sorties de broche de la puce 30 sont représentées sur la figure 5. Tous les blocs de circuit qui seront décrits en relation avec la figure 5 sont typiquement intégrés dans une puce en silicium commune. Le bloc de circuit le plus à gauche représenté sur la figure 5 est le circuit de verrouillage 110 qui comprend typiquement une pluralité de diodes Zener. Le circuit de verrouillage est connecté entre la broche Vcc et la broche Vss qui est connectée au substrat en silicium qui joue le rôle de masse de puce. Une ligne d'alimentation numérique et une ligne d'alimentation analogique s'étendent toutes deux depuis la broche Vcc. Une ligne de masse analogique et une ligne de masse numérique sont également connectées à la broche Vss. Le groupe suivant de blocs de circuit forme un circuit de minuterie. Les blocs incluent un circuit de diviseur 112 qui est connecté à la ligne d'alimentation analogique et à la masse analogique, un comparateur N 114, un comparateur P 116 et une bascule RS 120. Deux connexions intermédiaires du diviseur 112 sont connectées aux entrées positives des comparateurs 114 et 116 et elles appliquent respectivement des tensions VR1 et VR2 à ceux-ci. La broche d'entrée CT est connectée aux entrées négatives des comparateurs 116 et 114. Les sorties des comparateurs 114 et 116 sont connectées à la bascule RS 120, comme représenté. La bascule RS 120 est également connectée à un circuit de blocage de sous-tension 122 qui est intégré dans le circuit sous forme de puce. Par conséquent, si Vcc se réduit trop, la bascule RS 120 est bloquée. Un circuit de polarisation 132 applique des sorties de polarisation sur le circuit de blocage 122 et sur des circuits de retard de temps mort 126 et dans Jes lignes de circuit de côté haut et de côté bas. Les circuits de retard de temps mort 126 et 130 appliquent un temps mort ou retard d'environ 1 microseconde entre l'activation du commutateur de côté haut ou de côté bas et la désactivation de l'autre. Ce temps mort assure qu'un court-circuit ne peut pas s'instaurer, court-circuit au cours duquel les deux MOSFET de puissance 40 et 42 de la figure 3 seraient simultanément activés. La sortie du circuit de retard de temps mort 130 est appliquée sur un circuit de retard de côté bas 140 et la sortie de celui-ci est appliquée sur le dispositif de pilotage de côté bas 142 qui est connecté à la broche Lo. La sortie du circuit de retard de temps mort 126 est appliquée sur un générateur d'impulsion de décalage de niveau 128 dans la ligne de sortie de côté haut. La ligne de sortie de côté haut inclut également un circuit de filtre dV/dt 134 qui filtre le bruit de l'impulsion produite par le générateur d'impulsion 128. L'alimentation appliquée sur le filtre dV/dt 134 est connectée à la broche VB. La sortie du filtre dV/dt 134 est appliquée sur le circuit de bascule 136 dont la sortie est connectée au tampon 138 qui contient des étages de gain et qui pilote la broche Ho. Il est à noter que la broche Vs est connectée à des circuits 134, 136, 138. L'invention permet de conserver dans l'IC toutes les fonctions qui existent par exemple dans les IC IR2155 et IR2151 décrits dans les brevets mentionnés ci-avant de la présente demanderesse, mais elle additionne également une nouvelle caractéristique de coupure utilisant la broche CT. Selon l'invention, deux blocs de circuit supplémentaires ont été ajoutés: (1) un troisième comparateur de détection de CT 118 et (2) un circuit de bascule de coupure 124. La broche d'entrée CT est connectée à l'entrée négative du troisième comparateur 118 qui détecte lorsque la tension de broche CT est inférieure à un seuil prédéterminé indiqué par VR3, lequel est appliqué par un diviseur 112. Le troisième comparateur 118 applique alors sa sortie sur la bascule de coupure 124 et sur le circuit de retard de temps mort de côté bas 130. La sortie de la bascule de coupure est appliquée à son tour sur l'entrée du circuit de retard de temps mort de côté haut 126. La tension de seuil VR3 à laquelle le troisième comparateur 118 change d'état est choisie de manière à être inférieure à la tension de seuil VR2 utilisée pour l'auto-oscillation. Un exemple du fonctionnement est représenté sur la figure 6. Ici, les valeurs de VR1 et VR2 sont respectivement choisies de manière à être égales à 2/3 Vcc et 1/3 Vcc et la valeur de VR3 est choisie de manière à être égale à 1/6 Vcc, essentiellement par souci de commodité. D'autres rapports particuliers pourraient être choisis pour autant que VR3 La figure 6 représente comment la tension de broche CT régule le fonctionnement des sorties. Lors du démarrage du système, toutes les tensions des noeuds d'entrée et de sortie d'lC et tous les courants afférents sont initialement à zéro. Le redresseur 10 (voir figure 3) développe rapidement une tension de bus continue (par exemple +320 V) et force le condensateur 12 à se charger par l'intermédiaire de la résistance 18. Le condensateur 12 applique une tension sur la borne Vcc de l'IC 30 qui à son tour applique de l'énergie sur tous les circuits internes de l'IC 30. Lorsqu'une tension suffisante est développée sur le condensateur 12, le bloc 122 (voir figure 5) préétablit bon nombre des autres circuits dans un état souhaité. Plus spécifiquement, (1) la sortie de pilotage de grille LO est maintenue à un niveau bas afin d'empêcher une condition non souhaitée du MOSFET de puissance 42, (2) la broche RT est établie à un niveau haut (au potentiel Vcc), (3) la broche CT commence à se charger et (4) le bloc de circuit de polarisation 132 est établi dans un mode "micro-alimentation" dans lequel la plus grande part des blocs de circuit d'lC sont non polarisés. Ce mode de démarrage par "micro- alimentation" est souhaitable du fait qu'il réduit la demande de courant de la part de la résistance de démarrage 18, ce qui permet à l'utilisateur d'utiliser une résistance de puissance plus faible et de valeur plus élevée (c'est-à-dire que la consommation d'énergie est réduite). Tout comme le bloc de circuit 122, la bascule RS du bloc de circuit 132 assure qu'un potentiel VB à Vs est inférieur à un niveau de tension de conception préétabli (par exemple 8,5 V) et que la sortie HO est maintenue au niveau Vs, ce qui empêche une conduction non souhaitée du MOSFET de puissance de côté haut 40. Lorsque la tension de broche CT excède VR3, (1) la tension de sortie de pilotage de grille de côté bas LO passe au niveau haut après un retard de temps mort td, ce qui rend passant le MOSFET de puissance de côté bas 42, (2) le bloc de courant de polarisation 132 reçoit en instruction d'alimenter les comparateurs d'oscillateur NCOMP 114, PCOMP 116 et COMP 118 et les circuits de temps mort TDEADH 126 et TDEADL 130, (3) la broche RT est maintenue au niveau haut par la bascule d'oscillateur 124 et (4) la broche CT continue à se charger par l'intermédiaire de la résistance 16. Pendant un fonctionnement normal, après que la tension de broche CT excède VR3, une auto-oscillation se produit et la sortie Vs du circuit en demi- pont change d'état avec une sortie de forme trapézoïdale. Lorsque la broche CT atteint 2/3 x Vcc, le comparateur NCOMP 114 produit un signal de remise à l'état initial négatif sur la bascule RS 120. Ce signal de remise à l'état initial négatif a pour effet que les sorties (RT et son complément RT/N) de la bascule RS 120 inversent leurs états logiques et la broche RT passe au niveau bas (RT/N passe au niveau haut). Dans ce mode de réalisation particulier de l'IC 30, la broche RT pilote la voie de signal de côté bas au niveau LO et est en phase avec cette sortie. Il est à noter que la relation de phase entre RT et LO est arbitraire; certains utilisateurs de cet IC souhaiteront que RT soit déphasé par rapport à LO même si LO doit être activé en premier pendant le démarrage. En tant que résultat, lorsque RT prend un niveau bas, la sortie LO est pilotée au niveau bas, ce qui rend bloqué le MOSFET de puissance de côté bas 42. La voie de signal depuis RT jusqu'à LO est intentionnellement rendue aussi rapide que possible (retard minimum) et elle est conçue pour s'adapter de façon précise au retard de propagation de désactivation depuis RT/N jusqu'à HO. Ceci assure qu'une désadaptation de retard de propagation entre les dispositifs de pilotage de côté haut et de côté bas ne décale pas systématiquement le rapport cyclique au niveau de la sortie Vs du demi-pont par rapport à son niveau de 50 % souhaité. Lorsque RT commute les niveaux logiques du niveau haut au niveau bas, RT/N (la seconde sortie de la bascule RS 120) passe au niveau haut. Ce dernier signal pilote le circuit de temps mort de côté haut TDEADH 126, lequel pilote le générateur d'impulsion PGEN 128, ce qui décale le niveau des signaux d'activation/désactivation de côté haut sur le circuit de côté haut. Les circuits de temps mort sont conçus pour générer un faible retard (par exemple 1 microseconde) par rapport au signal "d'activation" afin de (1) assurer un temps mort de conduction croisée pour les MOSFET de puissance et 42 et (2) faciliter des techniques de commutation de tension zéro pour piloter des fréquences au-dessus de la fréquence de résonance LC (o I'impédance de charge est inductive). A l'opposé, ces circuits de temps mort sont conçus pour additionner un retard aussi faible que possible aux signaux de "désactivation" sur les dispositifs de pilotage de grille 138 et 142. Après la période de dépassement de temps imparti du circuit de temps mort de côté haut TDEADH 126 (par exemple 1 ps), le générateur d'impulsion PGEN 128 reçoit le signal logique pour translater un signal "d'activation" sur le dispositif de pilotage de grille de côté haut 138. Le circuit dV/dt 134 discrimine les impulsions courtes (par exemple de 50 à 200 nanosecondes) émises par le générateur d'impulsion et transpose ces impulsions selon des signaux "d'établissement" et "de remise à l'état initial" pour la bascule HS 136. Le fait --25 que RT/N passe au niveau haut correspond à un signal "d'établissement" au niveau de l'entrée de la bascule HS, ce qui à son tour permet au circuit de pilotage HS 138 de réaliser une commande pour piloter la sortie HO au niveau haut. Un autre résultat de la commutation de la broche RT depuis un potentiel de niveau haut jusqu'à un potentiel de niveau bas est que la résistance 16 commence à décharger le condensateur 14 depuis le seuil de 2/3 Vcc (établi par le bloc de diviseur 112) en direction du seuil de 1/3 Vcc (également établi par le bloc de diviseur 112). Suite à l'atteinte du seuil de 1/3 Vcc, la sortie du comparateur PCOMP 116 passe au niveau haut, ce qui applique un signal "d'établissement" sur la bascule RS 120. Ce signal "d'établissement" pilote RT au niveau haut, RT/N au niveau bas et aboutit au fait que la sortie du demi-pont Vs passe au niveau bas. La relation enantiphase entre RT et CT aboutit à une auto-oscillation selon un rapport cyclique de 50 %, indépendamment du potentiel de Vcc et de la température. Cette commande de rapport cyclique, combinée respectivement à des retards de propagation de désactivation adaptés avec soin depuis RT jusqu'à LO et depuis RT/N jusqu'à HO, aboutit à un rapport cyclique de 50 % au niveau de la sortie du demi-pont Vs. Si, pendant un fonctionnement normal, une défaillance se produit, laquelle déclenche la décharge du condensateur 14, les deux sorties de pilotage de grille sont invalidées et la sortie du demi-pont s'arrête d'osciller. La tension de broche RT reste au niveau haut pour faire face à un redémarrage automatique une fois que la condition de défaillance se termine. Si la condition de défaillance est l'enlèvement de la lampe et que le circuit de la figure 3 est utilisé, la broche CT est déchargée et les deux sorties de pilotage de grille sont coupées. Lorsque la lampe est remplacée, le transistor 60 représenté sur la figure 3 est désactivé et le condensateur 14 se charge à nouveau. La fonction de redémarrage automatique est réalisée par la bascule de coupure 124 de la figure 5 et l'utilisateur de la lampe n'a pas besoin de réactionner le commutateur d'alimentation de lampe pour redémarrer le système. Bien que la présente invention ait été décrite en relation avec ses modes de réalisation particuliers, de nombreuses autres variantes et modifications ainsi que d'autres utilisations apparaîtront à l'homme de l'art. Il est par conséquent préférable que la présente invention soit limitée non pas par la description spécifique présentée ici, mais seulement par les revendications annexées. REVENDICATIONS 1. Circuit intégré formé dans un substrat en silicium pour piloter des premier et second dispositifs à semiconducteur de puissance commandés par MOS (40, 42) qui sont connectés selon un circuit en demi- pont qui comporte des première et seconde bornes courant continu et une borne commune située au niveau d'un noeud entre lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS, la borne commune permettant d'appliquer un signal de sortie sur un circuit de charge, ledit circuit intégré étant caractérisé en ce qu'il comprend: un circuit de minuterie (112, 114, 116, 120) comportant une borne de commande d'entrée qui est connectée à un signal de niveau logique bas; un premier circuit de bascule couplé audit circuit de minuterie pour commander la fréquence à laquelle lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS sont activés et désactivés et pour appliquer une sortie qui est commutée en réponse audit signal appliqué sur ladite borne de commande d'entrée; un circuit de retard de temps mort de côté haut (126) et un circuit de retard de temps mort de côté bas (130) dont chacun est couplé audit premier circuit de bascule pour retarder la transmission dudit signal de sortie de bascule pendant un intervalle de retard temporel qui suit la commutation de ladite sortie dudit premier circuit de bascule afin d'empêcher une conduction simultanée desdits premier et second dispositifs à semiconducteur de puissance commandés par MOS; un circuit de pilotage de côté haut (138) et un circuit de pilotage de côté bas (142) couplés respectivement audit circuit de retard de temps mort de côté haut (126) et audit circuit de retard de temps mort de côté bas (130) et comportant respectivement des bornes de sortie de côté haut et de côté bas qui appliquent des sorties de côté haut et de côté bas pour respectivement activer et désactiver lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS en réponse auxdits signaux appliqués sur ladite borne de commande d'entrée; et un circuit de protection (124) couplé audit signal de niveau logique bas pour empêcher ladite application desdites sorties de côté haut et de côté bas lorsque ledit signal de niveau logique bas est inférieur à une tension de seuil (VR3). 2. Circuit intégré selon la revendication 1, caractérisé en ce que ledit circuit de protection comprend un circuit de détection de tension de seuil couplé audit signal de niveau logique bas et un second circuit de bascule couplé audit circuit de détection pour appliquer une sortie sur lesdits circuits de retard de temps mort de côté haut et de côté bas. 3. Circuit intégré selon la revendication 1, caractérisé en ce que ladite tension de seuil (VR3) est inférieure à la valeur la plus faible dudit signal de niveau logique bas à laquelle lesdites sorties de côté haut et de côté bas sont ordinairement appliquées sur lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS. 4. Circuit intégré selon la revendication 1, caractérisé en ce que ledit circuit de protection empêche que lesdits circuits de retard de temps mort de côté haut (126) et de côté bas (130) ne transmettent ledit signal de sortie de bascule lorsque ledit signal de niveau logique bas est inférieur à ladite tension de seuil (VR3). 5. Circuit intégré selon la revendication 1, caractérisé en ce que ledit circuit de minuterie (112, 114, 116, 120) comporte une seconde borne de commande d'entrée pour commander la fréquence à laquelle lesdits dispositifs à semiconducteur de puissance commandés par MOS sont activés et désactivés; lesdites première et seconde bornes de commande d'entrée étant connectées à un condensateur de cadencement externe et à une résistance de cadencement externe pour établir la fréquence d'oscillation dudit circuit de cadencement. 6. Circuit de pilotage d'un circuit de charge à partir d'une alimentation de bus courant continu, ledit circuit étant caractérisé en ce qu'il comprend: des premier et second dispositifs à semiconducteur de puissance commandés par MOS connectés selon une configuration en demi- pont qui comporte des première et seconde bornes courant continu couplées aux bornes de l'alimentation de bus courant continu et comportant une borne commune au niveau du noeud entre lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS pour appliquer un signal de sortie sur le circuit de charge; et un circuit de pilotage auto-oscillant comportant des première et seconde sorties pour piloter respectivement lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS, un circuit de retard de temps mort (126, 130) pour empêcher le pilotage simultané desdits premier et second dispositifs à semiconducteur de puissance commandés par MOS en retardant l'activation de l'un desdits premier et second dispositifs à semiconducteur de puissance commandés par MOS d'un certain intervalle de retard temporel après la désactivation d'un autre desdits premier et second dispositifs à semiconducteur de puissance commandés par MOS et un circuit de protection (124) couplé audit signal de niveau logique bas pour empêcher que ladite application desdites sorties de côté haut et de côté bas n'active et ne désactive lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS lorsque ledit signal de niveau logique bas est inférieur à une tension de seuil (VR3). 7. Circuit selon la revendication 6, caractérisé en ce que ledit circuit de protection comprend un circuit de détection de tension de seuil couplé audit signal de niveau logique bas et un second circuit de bascule couplé audit circuit de détection pour appliquer une sortie sur lesdits circuits de retard de temps mort de côté haut (126) et de côté bas (130). 8. Circuit selon la revendication 6, caractérisé en ce que ladite tension de seuil (VR3) est inférieure à la valeur la plus faible dudit signal de niveau logique bas à laquelle lesdites sorties de côté haut et de côté bas sont ordinairement appliquées sur lesdits premier et second dispositifs à semiconducteur de puissance commandés par MOS. 9. Circuit selon la revendication 6, caractérisé en ce que ledit circuit de protection empêche que lesdits circuits de retard de temps mort de côté haut (126) et de côté bas (130) ne transmettent ledit signal de sortie de bascule lorsque ledit signal de niveau logique bas est inférieur à ladite tension de seuil (VR3). 10. Circuit de pilotage d'un dispositif d'éclairage par décharge à gaz, caractérisé en ce qu'il comprend le circuit de la revendication 6.