FR 2748169 A1 19971031 FR 9704263 A 19970408 TITRE: Circuit détecteur d'erreurs pour récepteur numérique utilisant un seuil variable fondé sur la qualité du signal. Domaine de l'invention. La présente invention concerne de façon générale les circuits détecteurs d'erreurs et plus précisément un indicateur de trames défectueuses permettant de détecter des trames défectueuses de signaux d'information reçus par un récepteur. Arrière-plan de l'invention. Les dispositifs de communication tels que les radiotéléphones cellulaires, les radiotéléphones sans fil, les téléphones par ligne terrestre, les modulateurs- démodulateurs (modems), les terminaux de données, les dispositifs de recherche de personnes, les radiotéléphones bidirectionnels et similaires communiquent sur des liaisons de communication comme des câbles, des paires torsadées et des interfaces aériennes radiofréquences (RF). Ces liaisons de communication sont sujettes au bruit et à d'autres difficultés de transmission telles que le brouillage intersymbole et l'évanouissement Raleigh. En conséquence, un récepteur dans un tel système de communication peut ne pas recevoir le signal tel qu'il a été transmis par un émetteur. Dans les systèmes de communication numérique, tels que les radiotéléphones numériques, il est important de maintenir la qualité des signaux reçus à un niveau tel que les signaux audio suivants ne soient pas déformés. Dans ces systèmes, afin d'assurer que la qualité audio perçue par un utilisateur est satisfaisante, le récepteur de radiotéléphone doit faire passer dans un décodeur de parole uniquement les trames de parole reçues pour lesquelles il y a un niveau élevé de certitude que le signal reçu n'est pas déformé. Il est également important que les trames de parole, que le récepteur peut corriger, passent par un décodeur de parole afin d'éviter un degré élevé de blocage automatique et d'extrapolation de parole qui se produit lorsqu'un nombre trop important de trames est éliminé. Au vu de ces exigences, un grand nombre d'efforts a été déployé pour mettre au point des systèmes qui surveillent les trames de parole codées reçues et distinguent de façon fiable les trames de parole correctes des trames de parole défectueuses afin de ne retirer que les trames de parole qui ne sont pas récupérables. Un récepteur particulièrement avantageux est décrit dans le brevet américain n 5 497 383 publié par Thome et al. le 5 mars 1996. Ce récepteur génère un signal d'erreur sur les bits estimé provenant d'une trame de parole décodée et compare le signal d'erreur sur les bits estimé à un seuil présélectionné. Il génère également une force de signal mesurée et compare cette force de signal mesurée à un autre seuil de signal présélectionné. Si le seuil présélectionné est dépassé, la trame n'est pas acceptée. Bien que ce détecteur d'erreurs fournisse une amélioration significative par rapport à d'autres détecteurs de trames défectueuses, il reste souhaitable de proposer un système encore plus précis qui permette de déterminer le moment o les signaux considérablement déformés reçus par un récepteur doivent être rejetés par le récepteur. Brève description des dessins. La figure 1 est un schéma fonctionnel illustrant un système de communication servant à transmettre et recevoir des signaux de communication codés de façon discrète; la figure 2-1 est une représentation illustrant une trame d'un signal de communication codé numériquement; la figure 2-2 est une représentation de la trame du signal de communication codé numériquement de la figure 2-1 codé par un codeur de voie selon une technique de codage afin d'y introduire des redondances de signaux; la figure 2-3 est une représentation de la trame d'un signal de communication codé numériquement reçu par le récepteur et décodé par un décodeur de voie selon une technique de décodage correspondant à la technique de codage utilisée pour coder le signal de communication codé numériquement afin de former le signal de la figure 2- 2; la figure 3 est un schéma de circuit sous forme de schéma fonctionnel du circuit détecteur d'erreurs; la figure 4-1 est une représentation d'une trame unique d'un signal de communication reçu par un récepteur, une fois décodé puis recodé au cours du fonctionnement du circuit détecteur d'erreurs de la figure 3; la figure 4-2 est une représentation d'une trame unique d'un signal, toujours sous forme codée, après réception par un récepteur qui comporte le circuit de détection d'erreur de la figure 3; la figure 4-3 est une représentation d'une trame unique d'un signal formé à la suite d'une comparaison entre les signaux représentés sur les figures 4-1 et 4.2; la figure 5 est un tracé d'une courbe formée par une combinaison d'un signal représentant le nombre d'erreurs sur les bits dans une trame d'un signal de communication transmis à un récepteur, et déterminé au cours du fonctionnement du circuit détecteur d'erreurs de la figure 3 et de l'inverse d'un signal de qualité de signal, également formé au cours du fonctionnement de circuit détecteur d'erreurs de la figure 3; la figure 6 est un schéma de circuit partiel et de blocs partiels d'un radiotéléphone d'un mode de réalisation préféré de la présente invention qui comporte le détecteur d'erreurs de la figure 3 en tant que partie de celui-ci; et la figure 7 est un organigramme énumérant les étapes du procédé de détection d'une trame défectueuse. Description détaillée des modes de réalisation préférés. En référence tout d'abord au schéma fonctionnel de la figure 1, un système de communication 100 est représenté. Le système de communication 100 sert à transmettre et recevoir des signaux de communication codés de façon discrète. Une source d'information, représentée ici par le bloc 116, est représentative de la source d'un signal de communication comme un signal vocal. Dans des exemples o la source d'information 116 est composée d'un signal vocal, la source d'information 116 comporte un transducteur permettant de convertir le signal vocal sous forme électrique. Le signal de communication généré par la source d'information 116 est fourni, au moyen de la ligne 118, au codeur source 122. Le codeur source 122 convertit le signal de communication fourni sur la ligne 118 en un signal discret. Le codeur source 122 peut, par exemple, être composé de tout convertisseur analogique-numérique disponible dans le commerce générant un signal numérique à l'une de ces sorties. Le signal discret généré par le codeur source 122 est généré sur la ligne 124 qui est couplée au codeur de voie 128 afin de fournir le signal discret. Le codeur de voie 128 code le signal discret appliqué à celui-ci au moyen d'une technique de codage. Le codeur de voie 128 peut, par exemple comprendre un codeur à convolution ou complet ou une combinaison des deux. Le codeur de voie 128 sert à augmenter la redondance du signal discret appliqué sur la ligne 124. En augmentant la redondance du signal discret, les erreurs de transmission et la distorsion introduite sur le signal au cours de la transmission sont moins susceptibles d'empêcher une partie récepteur du système de communication 100 de détecter un signal transmis réel. Le signal codé généré par le codeur de voie 128 est appliqué sur la ligne 130 au modulateur 134. Le modulateur 134 module le signal de communication codé appliqué à celui-ci selon une technique de modulation. Le modulateur 134 génère un signal de porteuse modulé composé du signal codé qui lui est appliqué et un signal de porteuse. La source d'information 116, le codeur source 122, le codeur de voie 128 et le modulateur 134 comprennent ensemble un émetteur, auquel on se réfère en général par le numéro de référence 146 et indiqué par le bloc représenté en hachuré qui renferme de tels éléments. Le signal de porteuse modulé et généré par le modulateur 134 de l'émetteur 146 est transmis sur une voie de transmission, indiquée ici par le bloc 152. Puisqu'une voie de transmission réelle n'est pas une voie ne contenant pas d'interférence, les interférences dues par exemple au bruit, au brouillage intersymbole, à l'évanouissement Raleigh et aux signaux des voie adjacentes, sont introduites dans le signal de porteuse modulé lorsque le signal de porteuse modulé est transmis sur ceux-ci. De telles interférences sont indiquées sur la figure par la ligne 158 appliquée à la voie de transmission 152. Le signal de porteuse modulé transmis par l'émetteur 146 sur la voie de transmission 152 est reçu par un récepteur 194. Le récepteur 194 comporte le démodulateur 164 qui sert à démoduler le signal de porteuse modulé, une fois reçu par le récepteur. Le démodulateur 164 génère un signal démodulé sur la ligne 166 qui est appliqué au décodeur de voie 176. Le décodeur de voie 176 correspond au codeur de voie 128 de la partie émetteur 146 et fonctionne d'une manière inverse à celle du codeur de voie 128, afin de décoder le signal codé appliqué par le démodulateur 164. Le décodeur de voie 176 génère un signal décodé, sous forme discrète, sur la ligne 178 qui est couplée au décodeur de source 182. Le décodeur de source 182 convertit le signal discret appliqué sur la ligne 178 en une forme appropriée en vue d'une application à la destination 188 au moyen de la ligne 190. La destination 188 peut par exemple comprendre une partie haut-parleur d'un récepteur ou un autre transducteur de ce type permettant de convertir le signal électrique appliqué sous une forme perceptible par l'homme. Le démodulateur 164, le décodeur de voie 176, le décodeur de source 182 et la destination 188 comprennent ensemble le récepteur, désigné ici en général par le numéro de référence 194, indiqué sur la figure par le bloc représenté en hachuré. La figure 2-1 représente une trame unique, désignée en général par le numéro de référence 210, d'un signal de communication codé numériquement. Une trame est définie comme étant un nombre prédéterminé de bits, ici des bits numériques. Les bits numériques, lorsqu'ils sont placés de façon séquentielle, forment ensemble un mot codé, désigné alternativement par mot code ou signal codé. La trame 210 illustrée sur la figure est représentative d'une trame définie dans la norme GSM (Groupe Spécial Mobile) des communications par radiotéléphone cellulaire. Les spécialistes de la technique reconnaîtront que ces bits sont transmis en salves, et par exemple dans un GSM, une trame comporte huit salves (non représentées), qui forment ensemble une trame. Les spécialistes de la technique reconnaîtront également que la présente invention s'applique de la même façon à d'autres systèmes à accès multiples par répartition dans le temps (AMRT), et à n'importe lequel parmi un grand nombre d'autres schémas de communication dans lesquels les signaux de communication sont codés de façon discrète avant leur transmission. La trame 210 de la figure 2-1 est représentative d'un signal codé généré par un codeur source, tel que le codeur source 122 de l'émetteur 146 du système de communication 100 de la figure 1. La trame 210 de la figure 2-1 forme un mot code ayant deux parties de bits de données, ici une partie classe un 216 et une partie classe deux 228. Les parties 216 et 228 présentent une longueur totale de 260 bits, la partie 216 présentant une longueur de 182 bits et la partie 228 une longueur de 78 bits. Les bits de parité, auxquels on se réfère par les termes de contrôle de redondance cyclique, ou CRC, formant une partie bit de parité 230 d'une longueur de trois bits sont entremêlés entre les parties 216 et 228. Ici encore, il faut remarquer que d'autres longueurs de trame et d'autres configurations sont également possibles et que les longueurs des parties qui viennent d'être mentionnées correspondent à la norme GSM. La figure 2-2 est une représentation d'une trame unique, désignée ici en général par le numéro de référence 234, représentative de la trame 210 de la figure 2-1 après qu'un codeur de voie a codé une partie de la trame 210. La partie classe un 216 et la partie bit de parité 230 sont codées ensemble de façon à former une partie codée 240 de la trame 234. La partie classe deux 252 de la trame 234 correspond à la partie 228 de la trame 210 et n'est pas codée sur voie. La partie 240 présente une longueur de 378 bits. Bien que cela n'ait pas une importance capitale ici, avant le codage des parties 216 et 230 de la trame 210, un nombre souhaité de bits, ici quatre bits, peut y être ajouté, et ils serviront à faciliter le décodage ultérieur de la partie codée 240 formée à partir de là. Puisque la partie 252 n'est pas codée sur voie, la partie 252 présente une longueur de bits semblable, à savoir 78 bits, à la partie 228. La partie codée 240 présente une longueur de bits accrue, par rapport à la partie de bits 216 ainsi que la partie 230 de la trame 210, afin d'augmenter la redondance de cette partie, ce qui réduit la possibilité que la distorsion de la trame 234 au cours de la transmission de celle- ci sur une voie de transmission empêche une nouvelle création précise du signal de communication réel comprenant la partie 216 de la trame 210. Des parties plus grandes ou plus petites d'une trame peuvent être codées par une technique de codage classique, si on le souhaite. La figure 2-3 est une représentation d'une trame, désignée ici en général par le numéro de référence 256, qui indique une trame reçue et décodée par une partie décodeur d'un récepteur, telle que la partie récepteur 194 du système de communication 100 de la figure 1. La trame 256 est composée de la partie classe un 262, d'un bit de parité, ou CRC, de la partie 268 et d'une partie de bits de classe deux 274. Idéalement, la trame 256 de la figure 2-3 est identique à la trame 210 de la figure 2.1. Toutefois, tel que décrit ci-dessus, puisque la voie de transmission, indiquée dans le système de communication 100 de la figure 1 par le bloc 152, n'est pas exempte de bruit et que des interférences sont introduites sur un signal de porteuse modulé transmis sur celle-ci, le signal peut être déformé au cours de sa transmission. La distorsion du signal au cours de sa transmission peut par conséquent entraîner le fait qu'un ou plusieurs bits des parties 262, 268 et 274 diffèrent des parties correspondantes 216, 230 et 228 de la trame 210. L'utilisation d'une technique de codage, par exemple une technique de codage à convolution telle qu'une technique de codage à convolution Viterbi, réduit la possibilité que la distorsion de la partie de bits de classe un 240 qui se produit au cours de la transmission de celle-ci empêche une nouvelle création précise de la partie de bits de classe un 216 réelle de la trame 210. La figure 3 illustre un circuit détecteur d'erreurs, désigné en général par le numéro de référence 300. Le circuit détecteur d'erreurs 300 sert à recevoir au moins les échantillons représentatifs d'un signal reçu par un récepteur. De plus, dans le mode de réalisation préféré, le circuit 300 reçoit des signaux représentatifs des valeurs de signal des parties de signal de chaque trame comprenant un signal modulé transmis à un récepteur incorporant le circuit 300. Un signal représentatif du signal reçu par un récepteur est fourni sur la ligne 310 au décodeur Viterbi 312. Le signal fourni au décodeur Viterbi 312 est un signal de décision pondérée. Le décodeur Viterbi 312 génère un signal décodé sur la ligne 318 qui est fourni au codeur à convolution 324. Le codeur à convolution 324 génère un signal codé sur la ligne 330. Lorsqu'une petite distorsion ou qu'aucune distorsion n'est introduite dans un signal au cours de sa transmission à un récepteur incorporant le circuit détecteur d'erreurs 300, le signal généré par le codeur à convolution 324 est à peu près semblable, voire identique, au signal appliqué au décodeur Viterbi 312 sur la ligne 306. Toutefois, lorsque des parties significatives du signal transmis au récepteur incorporant le circuit détecteur d'erreurs 300 sont déformées, le décodeur 312 est incapable de recréer avec précision le signal réellement généré par un émetteur devant être transmis à partir de celui-ci à un récepteur incorporant le circuit 300. Par conséquent, des parties significatives du signal généré par le codeur à convolution 324 sur la ligne 330 diffèrent des parties correspondantes du signal appliqué au décodeur 312 sur la ligne 306. ll La ligne 306 est également couplée au convertisseur de décision formelle 336 au niveau duquel le signal appliqué sur la ligne 306, utilisé comme un signal de décision pondérée, est converti en une série d'impulsions numériques qui sont mémorisées dans la mémoire 342. La mémoire 342 présente une capacité au moins aussi importante que la longueur d'une trame transmise, telle que la trame 234 de la figure 2-2. La ligne de sortie 348 connecte une sortie de la mémoire 342 à une entrée de la porte logique 356, ici une porte OU exclusif logique. Le signal qui a été codé à nouveau et qui est généré sur la ligne 330 par le codeur à convolution 324 est fourni à une deuxième entrée de la porte 356. La porte 356 sert à déterminer le moment o le signal qui est codé à nouveau et qui est généré par le codeur 324 sur la ligne 330 diffère du signal fourni au circuit 300 sur la ligne 306. La porte 356 génère un signal de comparaison sur la ligne 362 et le signal de comparaison est fourni, en série, à un registre à décalage 368. Chaque bit du signal de comparaison généré sur la ligne 362 est fourni au registre à décalage 368 est fourni à l'accumulateur 374. L'accumulateur 374 sert à déterminer le nombre de parties de signal, ici des bits, qui se trouvent sous forme de un logique. Lorsque la porte 356 génère le signal de comparaison d'une valeur un logique, les signaux qui lui sont appliqués sur les lignes 330 et 348 sont des valeurs dissemblables. L'accumulateur 374 sert donc à compter le nombre de bits dissemblables entre les signaux générés sur les lignes 330 et 348. L'accumulateur 374 génère un signal sur la ligne 380 qui indique ledit comptage de bits dissemblables. Le registre à décalage 368 mémorise les signaux émis par la porte 356 pour une trame, et la sortie de l'accumulateur représente ainsi le nombre d'erreurs dans une trame. Toutefois, le registre à décalage 368 peut mémoriser une salve, quatre salves (une demi-trame) ou tout autre sous-ensemble de taille différente d'une trame, et un accumulateur peut additionner le contenu du registre à décalage pour les différents sous-ensembles de sorte que la sortie de l'accumulateur représente une trame. Par exemple, si le registre à décalage contient quatre salves et qu'une trame comprend huit salves, l'accumulateur peut additionner la sortie du registre à décalage pour deux salves consécutives de façon à produire un résultat qui représente une trame unique. Un générateur de seuils variables 440 génère le seuil VTH entré dans le comparateur 384. Le générateur de seuils variables génère un signal de seuil VTH à partir d'un signal d'estimation de la qualité du signal reçu a2 émis par un générateur de signaux d'estimation de la qualité de signal 441. Le signal d'estimation de la qualité de signal a2 indique la qualité du signal reflétée par le signal regénéré par le récepteur. Ce signal d'estimation de la qualité du signal prend en compte tous les bruits puisqu'en général ils représentent la différence entre le signal reçu et les données d'information extraites du signal reçu. L'estimation de la qualité du signal reflète ainsi le plancher de bruit, le bruit RF, le bruit d'interférences, le bruit de modulation et le bruit introduit par les composants du récepteur. Dans le mode de réalisation préféré, le signal d'estimation de la qualité du signal c2 est généré par le générateur d'estimation de la qualité du signal 441 à partir du signal ei émis par l'additionneur 562 dans le brevet américain nO 5 142 551 publié par Borth et al. le août 1992, intitulé SIGNAL WEIGHTING SYSTEM FOR DIGITAL RECEIVERS. Le signal ei est égal à: ei=Real[xneJIem2 Xel"2sla_,] -soa o la somme E est telle que: 0 So/5. So est la sortie de principe du filtre à réponse impulsionnelle finie du brevet américain n 5 142 551. E[ei2] est une somme de e2 pour i = 1 à N, cette somme étant échelonnée par 1/Sro à la sortie du bloc 592 dans le brevet américain n 5 142 551. Sro dans le brevet américain n 5 142 551 est le même que So de la présente demande. La valeur scalaire K supplémentaire est ainsi multipliée par la sortie du bloc 592 du brevet américain n 5 142 551 de façon à générer l'estimation de la qualité du signal a2. Le générateur d'estimation de la qualité du signal 441 peut être mise en oeuvre dans un processeur de signaux numériques, une unité logique programmable, un microprocesseur ou similaires. Le générateur de seuils variables 440 génère un seuil VTH en fonction de l'estimation de la qualité du signal 02 pour chaque salve. Le seuil VTH est inversement fonction du nombre de sous-ensembles de la trame qui se trouvent en dessous d'un seuil. Plus la qualité du signal est bonne, plus le seuil VTH est élevé. Le procédé suivant peut être utilisé pour générer le seuil VTH: compt-salv-déf = O pour (compt= 0; comptr7; compt + +) si [compt] mém-estim-bruit≤seuil-salv-déf ajouter 1 à compt-salv-déf seuil-bfi-par=55 si (compt-salv-déf > 2) seuil-bfi-par=45 si (compt-salv-déf> 4) seuil-bfi-par=40 Dans ce procédé, le compt-salv-déf est fixé à zéro au début de chaque trame. L'estimation de la qualité du signal a2, qui est la mém-estim-bruit, pour chaque salve, est comparée à un seuil de salve défectueuse, seuil-salv- déf, qui est une valeur présélectionnée et peut être par exemple de 200 hex. Une salve est un exemple d'un sous- segment de la trame pour laquelle les mesures sont prises. Le nombre de salves d'une trame pour un GSM est 8. A chaque fois qu'une estimation de la qualité du signal pour une salve est inférieure à seuil-salv-déf, le comptage de salves défectueuses est incrémenté pour la trame. Le seuil par défaut est fixé au début de chaque trame. Ce seuil seuil- bfi-par est également désigné dans le présent document par VTH. Ceci établit un seuil et fixe le nombre de 1 dans le registre à décalage 368 pour une trame qui provoquera l'entraînement par la sortie de l'accumulateur 374 de la sortie du comparateur 384 afin de générer un signal d'erreur. VTH est fixé à 55 au début de chaque trame dans le procédé mentionné ci-dessus, ce qui signifie qu'une trame défectueuse est détectée lorsque la sortie de l'accumulateur 374 est supérieure ou égale à 55. Ceci correspond au seuil si 0, 1 ou 2 salve(s) présente(nt) une valeur inférieure au seuil- salv-déf et s'il s'agit du seuil le plus élevé de VTH. Si 3 ou 4 salves dans une trame sont identifiées comme étant des salves défectueuses, de sorte qu'elles présentent une estimation de la qualité du signal inférieure à seuil- salv-déf, le seuil VTH est fixé à un niveau intermédiaire, TH2. Si 5 salves ou plus dans une trame présentent une valeur inférieure à seuil-salv-déf, le seuil VTH est fixé à 40, qui correspond à TH3. On reconnaîtra que, selon une autre solution, un seuil VTH différent peut être choisi pour chaque salve défectueuse supplémentaire détectée. Ainsi, un seuil TH1 est sélectionné pour 0 trame défectueuse, un seuil TH2 est sélectionné pour une salve défectueuse dans une trame, un seuil TH3 est sélectionné pour deux salves défectueuses dans une trame, un seuil TH4 est sélectionné pour trois salves défectueuses dans une trame, et un seuil THN est sélectionné pour N-1 salves défectueuses dans une trame, o N-1 est le nombre de salves ou sous- ensembles, dans une trame. Ces seuils TH1 à THN sont représentés sur la figure 5, traitée ci-dessus. La ligne 380 est couplée à une entrée du comparateur 384 et la tension seuil variable est appliquée à une deuxième entrée du comparateur 384. Lorsque la valeur du signal généré par l'accumulateur 374 sur la ligne 380 est supérieure à la tension du seuil variable VTH, le comparateur 384 génère un signal d'une valeur élevée sur la ligne 390. Autrement, le comparateur 384 génère un signal présentant une valeur faible ou pas de signal, sur la ligne 390. Ainsi, par exemple, si TH1 est choisi comme étant égal à 55 par le générateur de seuils, lorsque le comptage à la sortie de l'accumulateur dépasse 55, le comparateur de sortie 384 est un un et pour des valeurs inférieures ou égales à 55, la sortie du comparateur 384 est un zéro. On comprendra que le seuil VTH est calculé alors que le registre à décalage 368 accumule les bits pour une trame. A la fin de la trame, la sortie de l'accumulateur 374 est comparée au seuil variable VTH qui est également calculé alors que le registre a décalage 368 charge les bits de la trame. Ainsi, VTH est disponible à la fin de la trame lorsque la comparaison entre le nombre d'erreurs et le seuil pour cette trame est effectuée dans le comparateur 384. De cette façon, un seuil est choisi par le générateur de seuils variables 440 et une comparaison est effectuée par le comparateur 384, sur une base trame par trame. Les inventeurs ont découvert que le fait d'utiliser un seuil fixe pour le comparateur 384 dans certaines situations o la distribution de l'erreur sur les bits paraît aléatoire peut entraîner l'identification de trames pouvant être corrigées comme étant des trames défectueuses. Une telle situation est, par exemple, celle o il y a des sauts de fréquence sur un petit ensemble de fréquences d'un ou deux signaux d'interférence forte, dans lesquels quelques salves par trame peuvent être brouillées, mais dans lesquels la trame peut être corrigée par le décodeur. L'utilisation d'un générateur de seuils variables 440 réduit considérablement le risque de rejet d'une trame pouvant être corrigée dans ces situations en augmentant le seuil VTH. Dans de telles situations, o les sauts de fréquence et les interférences se produisent dans une période de temps correspondant à une salve individuelle, l'utilisation d'un seuil variable pour le comparateur 384 améliore la certitude que seules les trames défectueuses sont considérées comme défectueuses en modifiant le nombre d'erreurs sur les bits permis par trame. Puisque les mesures de la qualité du signal comportent une estimation du bruit même lorsqu'il y a des niveaux de puissance reçus élevés, une décision concernant une trame défectueuse est fondée en partie sur l'estimation du bruit et pas seulement sur les mesures de la force du signal et le nombre d'erreurs sur les bits. Dans des scénarios comprenant une réception discontinue du signal descendant (DTX) et des sauts de fréquence sur la voie de commande (comme la porteuse de voie de commande dans un GSM) quatre salves dans une trame peuvent présenter une estimation de la qualité du signal faible et unniveau de puissance élevé dû au bruit. En utilisant des mesures de qualité du signal à la place de la puissance de signal reçu en tant que mesure de la force du signal, une meilleure certitude est obtenue selon laquelle, en dépit du bruit, des trames défectueuses sont considérées comme défectueuses. La ligne 306 est en outre couplée au circuit indiquant la qualité du signal 394 qui, dans le mode de réalisation préféré, comporte un circuit de mesure de la force du signal 398, un circuit de moyennage pondéré 402 et un circuit inverseur réciproque 406, tous étant connectés en série. Les circuits 398, 402 et 406 servent, respectivement, à mesurer la force du signal généré sur la ligne 306, à former une moyenne pondérée d'une telle force du signal mesurée d'une façon classique et à former une réciproque de cette moyenne pondérée. Le circuit indiquant la qualité du signal 394 génère un signal de qualité de signal représentant la qualité du signal appliqué tel que reflété par la force du signal. Et plus précisément, dans le mode de réalisation préféré, le signal de qualité de signal présente une valeur correspondant à une réciproque d'une moyenne pondérée d'une force du signal mesurée, du signal appliqué, qui indique le plancher de bruit, qui est le niveau de bruit RF. Le signal de qualité de signal est généré sur la ligne 410 qui est couplée à une entrée du multiplicateur 414. La ligne 380 est couplée à une autre entrée du multiplicateur 414 de façon à lui fournir le signal généré par l'accumulateur 374. Le multiplicateur 414 sert à multiplier les signaux qui lui sont appliqués sur les lignes 380 et 410. Puisque le signal généré par l'accumulateur 374 sur la ligne 380 représente des bits dissemblables entre les signaux générés sur les lignes 330 et 348 et par conséquent représente les erreurs sur les bits, le produit formé par le multiplicateur 414 forme un signal d'erreur pondéré. Le signal d'erreur pondéré formé par le multiplicateur 414 est généré sur la ligne 418 qui est couplée à une entrée du comparateur 422. Une deuxième tension seuil VS est appliquée à une deuxième entrée du comparateur 422. Le comparateur 422 sert à générer un signal de sortie sur la ligne 426 d'un niveau logique haut lorsque le signal d'erreur pondéré généré sur la ligne 418 présente une valeur supérieure au niveau de tension présélectionné VS. Autrement, le comparateur 422 génère un signal sur la ligne 426 présentant un niveau logique bas. Les lignes 390 et 426 couplées aux sorties des comparateurs 384 et 422, respectivement, sont appliquées aux entrées de la porte 430, ici une porte OU logique. La porte 430 sert à générer un signal de sortie, désigné ici par signal d'erreur de séquence, à chaque fois qu'un signal présentant une valeur logique élevée est généré sur les lignes 390 ou 426. Un tel signal généré par le circuit détecteur d'erreur 300 est utilisé pour fournir une indication à un récepteur selon laquelle une trame reçue d'un signal de communication est trop sérieusement déformée (c'est-à-dire comporte trop d'erreurs sur les bits) pour permettre une nouvelle création adéquate de celui-ci. Il faut remarquer que, alors que le circuit 300 est au moins partiellement représenté par les composants du circuit électrique de la figure 3, dans le mode de réalisation préféré, le circuit 300 est mis en oeuvre par des algorithmes pouvant être exécutés par les circuits du processeur. Une mise en oeuvre matérielle du circuit 300 est bien sûr possible. La figure 4-1 est une représentation d'une trame unique, désignée en général ici par le numéro de référence 420, d'un signal de communication classique reçu et de nouveau codé par le codeur à convolution 324 du détecteur d'erreurs 300. A des fins d'illustration, les valeurs de différentes bits dont la trame est composée sont indiquées sur la figure. La trame 420 correspond au signal qui a été codé à nouveau et fourni sur les lignes 330 à la porte 356. La figure 4-2 est une représentation semblable à celle de la figure 4-1, mais représentant une trame unique, généralement désignée ici par le numéro de référence 424, d'un signal codé reçu par un récepteur et fourni à la porte 356 du circuit 300 sur la ligne 348. De même que pour la trame 420 de la figure 4-1, à des fins d'illustration, des valeurs des bits choisis dont la trame 424 est composée sont indiquées sur la figure. Il faut remarquer que les valeurs attribuées aux emplacements des bits ne servent que d'illustration. La figure 4-3 est une représentation d'une trame unique, désignée ici en général par le numéro de référence 428, du signal de comparaison généré sur la ligne 362 par la porte 356 du circuit détecteur d'erreurs 300 de la figure 3. Le signal de comparaison présente une valeur logique élevée lorsqu'une comparaison entre les bits correspondants des signaux générés sur les lignes 330 et 348, représentés par les trames 420 et 424 des figures 4-1 et 4-2, respectivement, révèle des valeurs dissemblables. En examinant de la trame 428 de la figure 4-3, on peut remarquer que, lorsqu'un bit de la trame 420 présente la même valeur que celle d'un bit correspondant de la trame 424, le bit correspondant de la trame 428 présente une valeur zéro logique. Lorsque la valeur d'un bit de la trame 420 est différente de celle d'un bit correspondant de la trame 424, le bit correspondant de la trame 428 présente une valeur un logique. Le signal de comparaison généré sur la ligne 362 du circuit 300 et représenté par la trame 428 de la figure 4-3 est décalé dans un registre à décalage 368 et l'accumulateur 374 sert à compter le nombre de bits du signal qui présentent une valeur un logique. Le registre à décalage 368 présente une longueur qui permet aux bits d'une trame entière d'un signal de comparaison d'être mémorisés, de façon à permettre à l'accumulateur 374 de compter le nombre de bits dissemblables détectés sur une trame entière de données. Le signal généré par l'accumulateur 374 de la ligne 380 représente le nombre de bits dissemblables sur toute la trame de données. Le comparateur 384 du circuit 300 sert à générer un signal sur la ligne 390 lorsque la valeur du signal généré sur la ligne 380 (c'est-à-dire le nombre de bits dissemblables détectées sur une trame de données) est supérieure à un seuil variable VTH déterminé par le générateur de seuils variables 440. Le comparateur 422, qui reçoit le signal d'erreur pondéré sur la ligne 418 (qui est le signal généré par l'accumulateur 374 sur la ligne 380 combiné avec le signal de qualité-signal généré sur la ligne 410), sert à générer un signal sur la ligne 426 lorsque le signal d'erreur pondérée est supérieur à une valeur présélectionnée VS. Alors que la qualité du signal sert, au moins en partie, à déterminer si un signal comportant une distorsion peut ou non être décodé avec précision, le signal d'erreur pondérée généré sur la ligne 418 donne une indication du niveau de qualité du signal ainsi que du nombre d'erreurs sur les bits détecté. (Un signal présentant une qualité de signal élevée et un certain nombre d'erreurs sur les bits peut tout de même être décodé avec précision alors qu'un signal présentant le même nombre d'erreurs sur les bits mais une qualité de signal inférieure ne peut pas être décodé avec précision). En référence maintenant à la représentation graphique de la figure 5, le signal d'erreur pondéré généré sur la ligne 418 du détecteur d'erreurs 300 de la figure 3 est représenté sous forme graphique. Le signal d'erreur pondéré est composé du produit des valeurs du signal de qualité de signal, dont la réciproque est représentée sur l'axe des abscisses 478 et d'un nombre détecté d'erreurs sur les bits, ici représenté sur l'axe des ordonnées 480. La courbe 486 est composée du produit de la valeur du signal de qualité de signal généré par le circuit 394 et du nombre d'erreurs sur les bits détectées représenté par le signal d'erreur généré sur la ligne 380 du détecteur d'erreurs 300. Les valeurs de l'axe des abscisses 478 correspondent aux valeurs du signal de qualité de signal générées sur la ligne 410, les valeurs de l'axe des ordonnées 480 correspondent aux valeurs du signal d'erreur généré sur la ligne 380 et la courbe 486 correspond au signal d'erreur pondéré généré sur la ligne 418 du détecteur d'erreurs 300. La zone formée à droite de la courbe 486, désignée ici par le numéro de référence 496, représente le nombre de fois o le signal d'erreur pondéré présente une valeur supérieure à la tension de seuil appliquée au comparateur 422 de façon à provoquer la génération d'un signal sur la ligne 426 du détecteur d'erreurs 300 indiquant une trame défectueuse de données. La zone située à gauche de la courbe 486, désignée ici par le numéro de référence 498, indique le nombre de fois o le signal d'erreur pondéré présente une valeur inférieure à la valeur seuil appliquée à 422 et indique l'existence d'une trame de données correcte. Dans la plupart des exemples, une telle comparaison unique est adéquate pour déterminer si une trame de données contient trop d'erreurs sur les bits, étant donné la qualité du signal reçu, pour permettre une nouvelle création adéquate d'un signal transmis. Toutefois, lorsque le nombre d'erreurs sur les bits est très significatif (c'est-à-dire lorsque le signal d'erreur généré sur la ligne 380 présente une valeur très importante) un récepteur ne peut pas recréer avec précision un signal transmis, aussi bonne soit la qualité du signal reçu, (tel que représenté par le signal de qualité de signal généré sur la ligne 410). Dans de tels cas, le signal généré par le comparateur 384 sur la ligne 390 est utilisé pour donner une indication selon laquelle la trame de données reçue comporte trop d'erreurs sur les bits pour permettre une nouvelle création précise du signal transmis. Les lignes 502 représentent les différents seuils TH1 à THN de VTH émis par le générateur de seuils variables 440, et chacun représente le nombre d'erreurs sur les bits (à comparer à la valeur du signal d'erreur généré par l'accumulateur 374 sur la ligne 380) sur lequel le comparateur 384 détectera une erreur. Le comparateur 384 génère un signal ayant un niveau logique haut sur la ligne 390 lorsque le nombre d'erreurs sur les bits dans une trame est supérieur au seuil variable (c'est-à-dire la zone située au-dessus de la ligne 502) choisi pour cette trame particulière; autrement, le comparateur 384 ne génère pas de signal, c'est-à-dire qu'il émet un niveau logique haut sur la ligne 390 (c'est-à-dire la zone située en dessous de la ligne 502). Alors que des parties substantielles de la zone située au-dessus de la ligne 502 et de la zone 486 située au-dessus de la courbe 486 se chevauchent, une partie ombrée, soit la zone 506, se trouve au-dessus de la ligne 502 mais en dessous de la courbe 486. Par conséquent, l'utilisation du signal généré par le comparateur 384 et 390 fournit une indication du caractère défectueux d'une trame de données dans certains exemples dans lesquels le signal généré par le comparateur 422 sur la ligne 426 indiquerait une trame de données correcte. Par conséquent, en appliquant les signaux générés sur les lignes 390 et 426 à la porte OU logique 430, une indication est générée sur la ligne 434 pour fournir une indication selon laquelle une trame de données contient un nombre excessif d'erreurs sur les bits, même lorsque le niveau de qualité du signal est relativement élevé. En modifiant les valeurs des tensions seuil appliquées aux comparateurs 422 et 384, la position de la courbe 426 et de la ligne 502 peut être modifiée, comme on le souhaite. On reconnaîtra que bien, que le circuit indiquant la qualité du signal 394 génère un signal indiquant la qualité du signal telle que reflétée par la force du signal, il existe des situations dans lesquelles ce détecteur ne distingue pas de façon adéquate les trames correctes des trames défectueuses. Ces autres situations sont prises en compte de façon plus fiable par le comparateur 384 qui utilise différents niveaux seuil pour VTH, lesdits seuils étant générés sur une base trame par trame à partir de la qualité du signal donnée par le signal de données régénéré dans le récepteur. Un émetteur-récepteur radio, tel qu'un radiotéléphone cellulaire, désigné ici en général par le numéro de référence 540, est illustré sur la figure 6. L'émetteur-récepteur 540 comporte le circuit détecteur d'erreurs 300 de la figure 3. Un signal transmis par un émetteur sur une voie de transmission est reçu par l'antenne 548, et un signal électrique indiquant le signal reçu est généré sur la ligne 552 et appliqué au filtre 556. Le filtre 556 génère un signal filtré sur la ligne 560 qui est appliqué à une première entrée du mélangeur 564. Un signal oscillant généré sur la ligne 566 par le synthétiseur de fréquences 568 est appliqué à une deuxième entrée du mélangeur 564. Le mélangeur 564 sert à générer un premier signal mélangé et abaissé sur la ligne 572 qui est couplée au filtre 574 de façon à appliquer le signal à fréquence abaissée à celui-ci. Le filtre 574 génère un signal filtré sur la ligne 576 qui est appliqué à une entrée du deuxième mélangeur 580. Un signal oscillant généré sur la ligne 582 par l'oscillateur 586 est appliqué à une deuxième entrée du mélangeur 580. Le deuxième mélangeur 580 sert à générer un deuxième signal à fréquence abaissée sur la ligne 588. Le synthétiseur de fréquences 568 et l'oscillateur 586 sont maintenus dans un rapport de fréquence relatif avec l'oscillateur de référence 590 au moyen des lignes 592 et 594, respectivement. Le deuxième signal à fréquence abaissée généré sur la ligne 588 par le deuxième mélangeur 580 est appliqué au démodulateur 596. Le démodulateur 596 démodule le signal appliqué à celui-ci et génère un signal démodulé sur la ligne 606 qui est appliqué au décodeur Viterbi 312. Le décodeur Viterbi 312 sert à décoder le signal appliqué à celui-ci et à générer un signal décodé sur la ligne 318. La ligne 318 est couplée au codeur à convolution 324 qui sert à coder le signal qui lui est appliqué et à générer un signal codé sur la ligne 330. Le signal démodulé généré par le démodulateur 596 sur la ligne 606 est également appliqué à un convertisseur de décision formelle 336 qui sert à convertir le signal en un signal de décision formelle qui est généré sur la ligne 340 et mémorisé dans la mémoire 342. Le signal de décision formelle mémorisé dans la mémoire 342 est généré sur la ligne 348 qui est couplée à une entrée de la porte OU exclusif logique 356. Le signal codé généré sur la ligne 330 est également appliqué à une entrée de la porte 356. La porte 356 sert à générer un signal de comparaison des valeurs correspondants aux comparaisons entre les signaux générés sur la ligne 330 et 348. Le signal de comparaison généré sur la ligne 362 est appliqué au registre à décalage 368. L'accumulateur 374 sert à compter le nombre de bits de valeurs un logique mémorisés dans le registre à décalage 368 et à générer un signal d'erreur sur la ligne 380 indiquant un tel nombre compté de bits. La ligne 380 est couplée à une première entrée du comparateur 384 et une tension seuil est appliquée à une deuxième entrée du comparateur. Le comparateur 384 génère un signal sur la ligne 390 lorsque le signal d'erreur appliqué à celui-ci sur la ligne 380 dépasse le niveau de tension seuil. Le signal généré par le démodulateur 596 sur la ligne 606 est en outre appliqué au circuit indiquant la qualité du signal 394 qui sert à déterminer la qualité du signal et à générer un signal de qualité de signal sur la ligne 410. La ligne 410 est couplée à une entrée du multiplicateur 414 et le signal d'erreur généré sur la ligne 380 est appliqué à une autre entrée du multiplicateur 414. Le multiplicateur 414 forme le produit des signaux qui lui sont appliqués et génère un signal d'erreur pondéré sur la ligne 418 qui est appliquée à une entrée du comparateur 422. Une tension seuil est appliquée à une deuxième entrée du comparateur 422. Le comparateur 422 génère un signal sur la ligne 426 lorsque le signal d'erreur pondéré généré sur la ligne 418 dépasse le niveau de tension seuil. Les lignes 390 et 426 sont appliquées aux entrées de la porte OU logique 430. La porte 430 génère un signal d'erreur de séquence de signaux reçus sur la ligne 434 lorsqu'un signal est généré sur l'une des lignes 390 ou 426, ou les deux lignes 390 et 426. Le circuit détecteur d'erreurs 300 sert à fournir une indication sur la ligne 434 pendant les moments o une trame d'un signal reçu par l'émetteur-récepteur 540 est déformée de façon si significative que la partie récepteur de l'émetteur- récepteur 440 est incapable de recréer le signal transmis réel qui lui est transmis. Le signal décodé généré par le décodeur Viterbi 312 sur la ligne 318 est en outre fourni au décodeur complet 438. Le décodeur complet 438 fonctionne de la même manière que le décodeur de source 82 du système de communication 100 de la figure 1 pour décoder le signal qui lui est appliqué et pour générer un signal décodé sur la ligne 442 à une entrée de la porte ET logique 446. Le signal d'erreur de séquence de signaux reçus généré sur la ligne 734 est inversé par l'inverseur 450 et appliqué à une deuxième entrée de la porte 446. A cause de l'inverseur 450, la porte 446 génère le signal qui lui est appliqué sur la ligne 442 sur la ligne de sortie 446 uniquement pendant les périodes o aucun signal d'erreur de séquence de signaux reçus n'est généré par la porte 430. La ligne 456 est couplée à un transducteur, tel que le haut-parleur 460. L'émetteur-récepteur 540 comporte en outre une partie émetteur, représenté ici comme étant composée d'un transducteur 766 tel qu'un microphone, qui génère un signal électrique appliqué au modulateur 776. Le modulateur 776 génère un signal qui est appliqué à une entrée du mélangeur 782. Le mélangeur 782 reçoit également un signal oscillant généré par le synthétiseur de fréquences 568 et génère un signal mélangé et élevé qui est appliqué au filtre 786. Le filtre 786 génère un signal filtré qui est amplifié par l'amplificateur 792 et qui, à son tour, est appliqué à l'antenne 552 au moyen de la ligne 796 de façon à permettre une transmission à partir de celle-ci. En référence enfin à l'organigramme de la figure 7, les étapes du procédé en général désignées par le numéro de référence 800, sont énumérées. D'abord, et tel qu'indiqué par le bloc 806, une détermination est effectuée lorsque les parties de signaux de la séquence du signal codé de façon discrète reçu par un récepteur sont des valeurs de signal erroné. Un signal d'erreur indiquant cela est généré. Ensuite, et comme indiqué par le bloc 812, les niveaux de qualité de signal de la séquence du signal codé de façon discrète sont déterminés. Un signal de qualité de signal représentant de tels niveaux de qualité de signal est également généré. Ensuite, et comme indiqué par le bloc 818, le signal d'erreur et le signal de qualité de signal sont combinés de façon à former un signal d'erreur pondéré. Au bloc 820, le seuil variable VTH est généré à partir de l'estimation du signal de la qualité de signal. Enfin, et comme indiqué par le bloc 824, un signal d'erreur de séquence de signaux reçus est généré lorsque, soit le signal d'erreur pondéré présente une valeur supérieure à une première valeur présélectionnée, soit le signal d'erreur correspond à une valeur supérieure au seuil variable VTH. Alors que la présente invention a été décrite conjointement avec les modes de réalisation préférés représentés sur les différentes figures, il faut comprendre que d'autres modes de réalisation semblables peuvent être utilisés et que des modifications et des ajouts peuvent être apportés aux modes de réalisation décrits pour remplir la même fonction que la présente fonction sans s'en éloigner. Par conséquent, la présente invention ne doit pas être limitée à un seul mode de réalisation, mais plutôt interprétée tout en restant dans la portée des revendications jointes. REVENDICATIONS 1. Indicateur de trames défectueuses pour un récepteur numérique, comprenant: un premier circuit (312, 324, 336, 342, 356, 368, 374) permettant de générer un premier signal d'erreur présentant une valeur représentant un nombre de valeurs de signal erronées dans une première trame entrée dans le récepteur numérique; et caractérisé en ce que un deuxième circuit (447) génère des signaux de qualité de signaux estimés respectifs représentant la qualité du signal de chaque segment parmi une pluralité de segments de la trame entrée dans le récepteur numérique; un générateur de seuils (440) est couplé au deuxième circuit de façon à déduire un seuil variable en fonction d'un nombre de segments de la trame qui sont déterminés comme étant défectueux sur la base du signal de qualité du signal estimé respectif pour chaque segment; et un générateur de signaux (384) est couplé au générateur de seuils et au premier circuit pour générer un signal d'erreur de la séquence de signaux reçus lorsque le premier signal d'erreur présente une valeur inférieure au seuil variable, dans lequel la génération du signal d'erreur de la séquence de signaux reçus indique le moment o la trame entrée dans le récepteur numérique est composée d'un nombre excessif de parties de signal de valeurs de signal erronées. 2. Circuit détecteur d'erreurs (300) pour un récepteur (194) servant à recevoir un signal codé de façon discrète à une entrée de celui-ci, le circuit détecteur d'erreurs servant à déterminer le moment o une séquence de signaux codés de façon discrète est composée d'un nombre excessif de parties de signal de valeurs de signaux erronées, le circuit détecteur d'erreurs comprenant: un premier détecteur (312, 324, 336, 342, 356, 368, 374) couplé à l'entrée de façon à déterminer le moment o les parties de signal de la séquence du signal codé de façon discrète reçu par le récepteur présentent des valeurs de signal erronées et à générer un premier signal d'erreur présentant une valeur représentant des nombres de parties de signal déterminés comme étant des valeurs de signal erronées; un deuxième détecteur (394) couplé à l'entrée de façon à déterminer les niveaux de qualité de signal de la séquence du signal codé de façon discrète et à générer un signal de qualité de signal représentant les niveaux de qualité du signal déterminé au niveau de celui-ci; un combineur (414) couplé au premier et au deuxième détecteurs de façon à combiner le premier signal d'erreur et le signal de qualité de signal de façon à former un signal d'erreur pondéré; et caractérisé en ce que un générateur de seuils (440) reçoit un signal de qualité du signal estimé et génère un niveau de seuil variable en fonction du signal de qualité de signal estimé; et un générateur de signaux (384, 422, 430) est couplé au générateur de seuils, au premier détecteur et au combineur, de façon à générer un signal d'erreur de séquence de signal reçu lorsque soit le signal d'erreur pondéré présente une valeur inférieure à la valeur seuil présélectionnée soit le premier signal d'erreur présente une valeur inférieure au niveau de seuil variable, dans lequel la génération d'un signal d'erreur de séquence de signal reçu indique le moment o la séquence du signal codé de façon discrète est composée du nombre excessif de parties de signal des valeurs de signal erronées. 3. Circuit détecteur d'erreurs selon la revendication 2, dans lequel ledit premier détecteur comprend: un générateur de signaux de décision pondérée (164) de façon à générer un signal de décision pondérée représentant le signal codé de façon discrète reçu par le récepteur; un décodeur (312) couplé au générateur de signaux de décision pondérée de façon à décoder ledit signal de décision pondérée représentant le signal codé de façon discrète et générant un signal décodé en réponse aux valeurs du signal de décision pondérée; un codeur (324) couplé au décodeur de façon à recoder le signal décodé généré par ledit décodeur; un convertisseur de décision formelle (336) couplé au générateur de signaux de décision pondérée de façon à convertir le signal de décision pondérée représentatif du signal codé de façon discrète reçu par le récepteur en un signal de décision formelle; et un comparateur (330) couplé au convertisseur de décision formelle et au codeur de façon à comparer un signal décodé et codé à nouveau généré par le codeur avec le signal de décision formelle. 4. Circuit détecteur d'erreurs selon la revendication 3, caractérisé en outre en ce que le deuxième détecteur comprend un circuit (398) permettant de mesurer les niveaux d'amplitude de signal d'au moins une partie de signal d'un signal représentatif de la séquence du signal codé de façon discrète reçu par le récepteur. 5. Circuit détecteur d'erreurs selon la revendication 2, caractérisé en outre en ce que le générateur de seuils (440) compare une valeur mesurée d'un segment d'une trame à un seuil de segment de façon à déterminer si le segment de la trame est défectueux. 6. Circuit détecteur d'erreurs selon la revendication 5, caractérisé en outre en ce qu'une pluralité de segments de la trame est comparée au seuil de segments, et en ce que le générateur de seuils choisit un seuil en fonction du nombre de segments de la trame qui sont déterminés comme étant défectueux. 7. Circuit détecteur d'erreurs selon la revendication 6, caractérisé en outre en ce que chacun des segments correspond à une salve et en ce que la valeur mesurée de chacun des segments correspond à une estimation du bruit dans chaque salve. 8. Circuit détecteur d'erreurs selon la revendication 2, caractérisé en outre en ce que le signal d'erreur pondérée formé par ledit combineur est formé en multipliant des valeurs du premier signal d'erreur et du signal de qualité de signal. 9. Circuit détecteur d'erreurs selon la revendication 2, dans lequel ledit générateur de signaux comprend: un premier comparateur (422) ayant une première entrée et une deuxième entrée, dans lequel le signal d'erreur pondérée est appliqué à la première entrée du premier comparateur et un premier signal de seuil d'une valeur correspondant à la valeur seuil présélectionnée est appliqué à la deuxième entrée du premier comparateur, ledit premier comparateur servant à générer un premier signal de comparaison en réponse au nombre de fois o le signal d'erreur pondéré présente une valeur supérieure au premier signal seuil; et un deuxième comparateur (384) ayant une première entrée et une deuxième entrée, dans lequel le premier signal d'erreur est appliqué à la première entrée du deuxième comparateur et le niveau de seuil variable est appliqué à la deuxième entrée du deuxième comparateur, ledit deuxième comparateur servant à générer un deuxième signal de comparaison en réponse au nombre de fois o le premier signal d'erreur présente une valeur supérieure au niveau de seuil variable. 10. Circuit détecteur d'erreurs selon la revendication 2, caractérisé en outre en ce qu'il comprend un générateur d'estimation de la qualité du signal (441) générant une estimation de la qualité d'un signal dans un signal reçu à partir d'un signal de bruit, estimation de la qualité du signal entré dans le générateur de seuils en tant que signal de qualité de signal estimée.