FR 2753321 A1 19980313 FR 9710147 A 19970807 I La présente invention concerne un procédé de sur- veillance de l'aptitude au fonctionnement d'un convertisseur analogique/numérique servant à numériser des signaux analogi- ques. Les procédés de ce type sont par exemple connus selon les documents DE-36 21 937 Al, US-A-5 63 383, EP- 0 579 235 A2. Les procédés décrits dans ces documents ont en commun d'appliquer des signaux de contrôle analogiques con- nus, dans des phases de contrôle particulières au convertis- seur analogique/numérique à surveiller (convertisseur A/N) et en ce que l'on vérifie les valeurs numériques générées à par- tir de ces signaux de contrôle par le convertisseur A/N à surveiller, en comparant à des valeurs de consigne connues pour vérifier la véracité. Pendant de tels contrôles (phases de contrôle) des convertisseurs A/N, ceux-ci ne servent pas aux conver- sions A/N " normales " ou seulement de façon limitée. Pour cette raison, en particulier, la vérification ne peut se faire de manière continue mais seulement dans des intervalles de temps relativement importants. Une possibilité pour éviter de telles difficultés pourrait consister à prévoir en parallèle au convertisseur A/N à surveiller, un ou plusieurs second convertisseurs A/N, plus ou moins identiques, et à vérifier la concordance des valeurs numériques générées par ces convertisseurs A/N. La réalisation pratique d'un tel procédé de surveillance néces- site toutefois en particulier à cause de l'existence d'un se- cond convertisseur A/N, la mise en oeuvre de moyens techniques relativement importants ce qui la rend plus coû- teuse. La présente invention a pour but de développer un procédé selon le préambule de la revendication 1 de manière à permettre une surveillance simple et continue du convertis- seur A/N au cours de son fonctionnement " normal ". A cet effet, l'invention concerne un procédé du type défini ci-dessus caractérisé en ce qu'en dehors du con- vertisseur analogique/numérique reposant sur un signal analo- gique à numériser (UA) par le convertisseur analogi- que/numérique, on génère une suite d'impulsions numériques (P2) dont au moins la largeur ou la fréquence récurrente dé- pendent du signal analogique, et on vérifie si cette suite d'impulsions ou la valeur numérique générée par ce convertis- seur analogique/numérique sur la base du même signal analogi- que se correspondent Ainsi, il est prévu qu'en dehors du convertisseur analogique/numérique reposant sur un signal analogique à nu- mériser par le convertisseur analogique/numérique, on génère une suite d'impulsions numériques dont au moins la largeur ou la fréquence de récurrence dépend du signal analogique et en ce qu'on vérifie si cette suite d'impulsions ou la valeur nu- mérique générée à partir de ce même signal analogique par le convertisseur analogique/numérique se correspondent. Un signal analogique à numériser est soumis d'une part, par le convertisseur A/N à surveiller, à une numérisa- tion et d'autre part à un traitement de signal (différents traitements possibles) avec un résultat dépendant du signal analogique, ce traitement du signal étant assuré par un cir- cuit de traitement de signal, distinct, indépendant du con- vertisseur A/N à surveiller. Ce circuit peut être réalisé d'une manière relativement simple par comparaison à la réali- sation d'un convertisseur A/N. A partir du signal analogique choisi, on forme ainsi, indépendamment les uns des autres, deux signaux numé- riques représentant de différentes manières le signal analo- gique et qui pour un fonctionnement correct du convertisseur A/N et du circuit de traitement de signal, se correspondent dans la mesure o ils sont rappelés à des signaux analogiques identiques. Le fait que la surveillance de l'aptitude au fonctionnement du convertisseur A/N se fasse en définitive par la mise en relation de deux signaux actuels, générés in- dépendamment l'un de l'autre permet de renoncer à l'insertion de signaux de contrôle prédéterminés; le signal analogique choisi peut être n'importe lequel des signaux analogiques que transforme le convertisseur A/N en fonctionnement " normal ". La surveillance de l'aptitude au fonctionnement du convertisseur A/N peut se faire ainsi de manière continue et totalement sans aucune intervention dans l'opération " normale " de conversion. Entre-temps, on a découvert un procédé qui permet d'une manière extrêmement simple d'assurer une surveillance continue du convertisseur A/N à surveiller au cours de son fonctionnement " normal ". La surveillance selon le procédé de l'invention se distingue en outre par une possibilité de détection de dé- faut unique jusqu'alors. Le fait qu'à partir du signal analo- gique sélectionné on forme d'une manière indépendante deux signaux analogiques, de différentes manières représentant le signal numérique, permet en effet non seulement de détecter des défaillances du convertisseur A/N, mais également de dé- celer des défauts dans la construction du convertisseur A/N. Suivant d'autres caractéristiques avantageuses de l'invention: * le convertisseur analogique/numérique à surveiller est in- tégré à une unité centrale (ZE) comportant un grand nombre de branchements pour signal analogique (Adx) recevant les signaux analogiques à numériser (UA) par le convertisseur analogique/numérique et un circuit de traitement de signal générant la suite d'impulsions (SV) est prévu à l'extérieur de l'unité centrale; * le circuit de traitement de signal (SV) exécute de manière répétée des cycles de comparaison dont le début et la fin sont définis chaque fois par un signal de commande (Pi) émis par l'unité centrale (ZE) à destination du circuit de traitement de signal; * dans un cycle de comparaison, on détermine l'instant auquel un condensateur (CH1) chargé essentiellement à la tension analogique (UA) avant le début du cycle de comparaison et qui a été coupé de la tension analogique au début du cycle de comparaison et s'est déchargé suffisamment pour passer en dessous d'une tension de seuil (UT) maintenue constante dans le temps; * coupure du condensateur (CH1) de la tension analogique (UA) se fait à un endroit tel à l'intérieur du circuit de trai- tement de signal (SV) ou d'une manière telle qu'elle évite d'influencer le signal analogique fourni à l'unité centrale (ZE) pour être numérisé; * dans un cycle de comparaison on détermine chaque fois l'instant auquel un condensateur (CH2), chargé avant le dé- but du cycle de comparaison a une tension d'alimentation (VCC) supérieure à la tension analogique maximale (UA), et qui a été coupé de la tension d'alimentation au début du cycle de comparaison s'est déchargé suffisamment pour pas- ser en dessous de la tension analogique; * les condensateurs à décharger (CH1, CH2) sont déchargés à intensité constante; a aux instants déterminés, il y a chaque fois un changement du niveau maintenu inchangé par ailleurs à l'intérieur d'un cycle de comparaison respectif pour le signal de sortie (P2) représentant la suite des impulsions par le circuit de traitement de signal (SV); * la tension analogique (UA) est utilisée comme tension de commande d'un oscillateur régulé en tension (VCO); * le signal de sortie (P2) représentant la suite d'impulsions est fourni par le circuit de traitement de signal (SV) à une entrée de signal numérique de l'unité centrale (ZE) pour être exploité. La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'exemples de réalisation re- présentés dans les dessins annexés dans lesquels: * la figure 1 montre un premier exemple de réalisation d'un circuit pour la mise en oeuvre du procédé de l'invention, * la figure 2 montre des chronogrammes servant à expliquer le fonctionnement du circuit de la figure 1, * la figure 3 montre une source de courant constant pour la décharge constante dans le temps d'un condensateur, * la figure 4 montre un second exemple de réalisation d'un circuit pour la mise en oeuvre du procédé de l'invention, * la figure 5 montre un troisième exemple de réalisation d'un circuit pour la mise en oeuvre du procédé de l'invention. Les convertisseurs A/N à surveiller sont intégrés dans les exemples de réalisation décrits ci-après dans une unité centrale telle qu'un microprocesseur, un microcontrô- leur, un processeur de signal, ou autres qui peuvent consti- tuer du calculateur principal d'un appareil de commande d'un véhicule automobile. Les unités centrales respectives ont chaque fois un grand nombre de branchements de signaux analogiques (ces branchements ne sont représentés que partiellement aux figu- res) ADx, qui reçoivent un grand nombre de signaux analogi- ques que le convertisseur A/N doit numériser. Les signaux analogiques à numériser peuvent être les signaux de sortie de capteurs par exemple le signal de sortie du potentiomètre de valeur de consigne d'un capteur de pédale d'accélérateur dans un véhicule automobile. Toutefois, cela ne constitue pas une limitation. Le convertisseur A/N à surveiller doit être intégré dans une unité centrale ou encore l'unité centrale qui comporte le convertisseur A/N à surveiller est munie de plusieurs bornes pour des signaux analogiques. En outre, il n'est pas néces- saire que le convertisseur A/N serve à la commande d'un véhi- cule automobile. De même, les signaux analogiques à numériser peuvent être des signaux analogiques de n'importe quelle ori- gine. L'unité centrale comportant le convertisseur A/N à surveiller porte la référence ZE à la figure 1. Le signal analogique à numériser par le convertisseur A/N non représen- té, est introduit dans l'unité centrale par une borne de si- gnal analogique AD1. Le signal analogique à numériser est appliqué par une borne d'entrée E au circuit de la figure 1. Il traverse tout d'abord une cellule d'entrée formée des résistances Rl et R2 et d'un condensateur Cl pour arriver à un point d'embranchement V. A partir de ce point V, le signal analogi- 35 que appelé ci-après signal UA arrive d'une part à la borne de signal analogique AD1 déjà évoqué de l'unité centrale ZE et d'autre part à un circuit de traitement de signal SV entouré d'un cadre en pointillés. Le signal analogique UA appliqué à l'entrée de signal analogique AD1 de l'unité centrale ZE est intégré par l'unité centrale pour être numérisé par le convertisseur A/N non représenté à cette figure. En même temps, comme cela sera décrit ci-après de manière plus détaillée, le signal est traité séparément du convertisseur A/N par un circuit de traitement de signal SV pour donner une suite d'impulsions numériques dépendant du signal analogique; cette suite d'impulsions numériques est10 fournie à une borne d'entrée (port) P2 de l'unité centrale ZE conçue pour recevoir des signaux numériques. La suite d'impulsions numériques est conçue pour représenter le signal analogique UA que cette suite repré- sente de manière univoque, et pour d'une part être mise en rapport avec la valeur numérique générée par le convertisseur A/N pour permettre une comparaison. Cette comparaison est vé- rifiée (dans l'intérieur de l'unité centrale ZE) pour déter- miner si les signaux mis en rapport, à savoir les signaux représentant de différentes manières le signal analogique (valeur numérique ou suite d'impulsions), se correspondent, c'est-à-dire proviennent du même signal analogique. Si la comparaison permet de constater que les si- gnaux mis en relation, se correspondent, cela permet de sup- poser que le convertisseur A/N de même que le circuit de traitement de signal fonctionnent correctement. Par contre, si la comparaison montre que les si- gnaux ne se correspondent pas, cela signifie qu'il y a un dé- faut dans le convertisseur A/N et/ou dans le circuit de traitement de signal SV, et qu'il convient de réagir à cette situation (par exemple en coupant l'appareil ou en effectuant une commande d'incidents prévus de manière particulière pour de telles situations). On décrira ci-après le fonctionnement du circuit de traitement de signal SV et de la suite d'impulsions géné- rées par celui-ci. Le signal analogique UA fourni au circuit de traitement de signal SV sera (aussi longtemps qu'une diode Dl ne se bloquera pas) transmis par un amplificateur opération- nel OP1 fonctionnant comme suiveur de tension, une résistance R3 et la diode D1 à un condensateur CH1 assurant la fonction de maintien, et qui se charge ainsi à une tension UCH corres- pondant à la tension analogique. Si la diode Dl est bloquée d'une manière décrite plus précisément ultérieurement, le condensateur CH1 est dé- couplé de la source de tension analogique et il se décharge plus ou moins rapidement à travers une résistance RH1 bran- chée en parallèle. La tension aux bornes du condensateur CH1 commence ainsi à diminuer. Le condensateur CH1 est relié à une première borne d'entrée d'un comparateur COMP1. La seconde entrée du comparateur COMP1 reçoit une tension de seuil UT prise sur le diviseur de tension formé par les résistances R4, R5. Le comparateur COMP1 compare les tensions qu'il reçoit, c'est-à-dire la tension de condensateur UCH (variable) et la tension de seuil UT (constante dans le temps). Le signal de sortie du comparateur COMP1 qui est en même temps le signal de sortie du circuit de traitement de signal SV a un niveau élevé aussi longtemps que la tension du condensateur UCH est supérieure à la tension de seuil UT; cela est assuré par une résistance de comparaison RK1 bran- chée entre la sortie du comparateur COMP1 et une tension d'alimentation VCC. Lorsque la tension du condensateur UCH (par exemple à cause de la décharge du condensateur CH1 à travers la résistance RH1 résultant du blocage de la diode Dl) passe en dessous de cette tension de seuil UT, le compa- rateur commute et son signal de sortie passe du niveau haut au niveau bas. Plus la tension UHC aux bornes du condensateur CH1 sera élevée au moment du blocage de la diode Dl et plus il faudra de temps pour que la décharge atteigne un niveau inférieur au seuil de tension UT. Cet effet décisif également au niveau du signal de sortie du circuit de traitement de si- gnal permet, comme cela sera explicité ultérieurement, d'utiliser le signal de sortie du circuit de traitement de signal SV pour une surveillance du convertisseur A/N. La commutation de la diode Dl de son état passant à son état bloqué et inversement, est produite par un signal de commande émis par une borne de sortie de signal Pl de l'unité centrale ZE. Ce signal de commande est appliqué à la base d'un transistor Tl branché sur les résistances R6, R7 et dont l'émetteur est à la masse, le collecteur étant relié au point de jonction entre la résistance R3 et la diode Dl. Aussi longtemps que le signal de commande est à un niveau bas, le transistor Tl est bloqué et la diode Dl est et reste à l'état passant. Lorsque le signal de commande passe à un niveau haut, le transistor Tl commute et tire la jonction entre la résistance R3 et la diode Dl au potentiel de la masse ce qui se traduit par le blocage de la diode Dl. Il est remarquable ici que le blocage de la diode Dl, c'est-à-dire la coupure entre le condensateur CH1 et la tension analogique se fasse d'une manière qui n'influence au- cunement la tension analogique UA introduite pour la conver- sion analogique/numérique par la borne de signal analogique ADIl dans l'unité centrale ZE (à cause de l'amplificateur OP1, suiveur de tension branché dans l'intervalle); la numérisa- tion de ce signal n'est ni dérangée ni influencée en aucune manière par le convertisseur A/N. Avec la commutation de la diode Dl à l'état blo- qué commence la décharge du condensateur CH1 qui, comme cela a été indiqué ci-dessus, se traduit finalement par une commu- tation du signal de sortie du comparateur passant du niveau haut au niveau bas. Le temps qui passe entre la commutation de la diode Dl à l'état de blocage et la commutation du signal de sortie du comparateur du niveau haut au niveau bas, est appa- remment une mesure de la différence initiale entre la tension analogique et la tension de seuil; dans le cas idéal il y a même une proportionnalité directe entre ce temps et cette différence de tension. En connaissant le temps et l'amplitude de la tension de seuil, on peut déterminer l'amplitude de la tension analogique de base. Cela permet à son tour de contrô- ler si la valeur numérique générée par le convertisseur A/N à surveiller, sur la base du même signal analogique est cor- recte (correspondance). Ce temps peut se déterminer facilement dans l'unité centrale ZE en connaissant l'instant de la commuta- tion de la diode Dl à l'état bloqué et l'instant de la commu- tation du signal de sortie du comparateur passant du niveau haut au niveau bas. L'instant de la commutation de la diode Dl à l'état bloqué est connu par l'unité centrale ZE car celle-ci émet elle-même le signal de commande produisant la commutation par le port Pl. L'instant de la commutation du signal de sortie du comparateur passant du niveau haut au ni- veau bas, permet à l'unité centrale surveillant le niveau, de déterminer ce signal (introduit dans le port P2 de l'unité centrale ZE). La tension de seuil UT est réglée de manière fixe par le diviseur de tension formé des résistances R4, R5 et est connu de l'unité centrale. L'unité centrale ZE est en mesure grâce aux don- nées qu'elle connaît et à l'exploitation du signal de sortie dépendant du signal analogique passant par le circuit de traitement de signal, d'être en mesure de surveiller le con- vertisseur A/N, intégré, pendant son fonctionnement " normal " pour en surveiller l'aptitude au fonctionnement pratiquement en temps réel. Pour exposer les autres détails, on décrira ci- après en référant à la figure 2, le déroulement chronologique précis des opérations qui se produisent dans le circuit de traitement de signal SV. On considère tout d'abord seulement le signal de commande émis par le port Pl de l'unité centrale ZE, égale- ment désigné ici par la référence Pl, la tension de condensa- teur UCH appliquée par le condensateur CH1 et la tension de sortie du comparateur COMP1 appliquée au port P2 de l'unité centrale ZE et qui porte également ici la référence P2. Le chronogramme P2' concerne une variante pour le circuit de traitement de signal SV représenté à la figure 1 et cette va- riante sera décrite ultérieurement. Avant l'instant TO de la figure 2, le signal de commande (signal Pl) émis par le port Pl de l'unité centrale ZE est à un niveau bas. La diode Dl est ainsi passante et la tension de condensateur aux bornes du condensateur CH1 suit et correspond pratiquement à la tension analogique UA émise par le circuit de traitement de signal SV; cette tension est constante dans la période représentée à la figure et peut être à un niveau relativement élevé. La tension de sortie UK (signal P2) du comparateur COMP1 se trouve alors au niveau haut puisque la tension du condensateur UCH est supérieure à la tension de seuil UT. A l'instant TO, le signal de commande (signal Pl) émis par le port Pl de l'unité centrale ZE passe du niveau bas au niveau haut. La diode Dl commute alors de l'état pas- sant à l'état bloqué ce qui se traduit de nouveau par la cou- pure du condensateur CH1 essentiellement chargé à la tension analogique, qui est ainsi coupé de cette tension. Le condensateur CHl commence ainsi à se décharger par la résistance RH1 ce qui entraîne une chute de la tension de condensateur UCH appliquée également au comparateur COMPI. Aussi longtemps que la tension de condensateur UCH est encore supérieure à la tension de seuil UCH, la tension de sortie UK (signal P2) fournie au port P2 de l'unité centrale ZE pour le comparateur COMPI reste à un niveau haut. A l'instant Tl, la tension de condensateur UCH passe en dessous de la tension de seuil UT. Il en résulte que le signal de sortie UK (signal P2) du comparateur COMP1 passe du niveau haut au niveau bas. A l'instant T2, le signal de commande (signal Pl) émis par le port Pl de l'unité centrale ZE revient de nouveau au niveau bas. Il en résulte que la diode Dl commute de l'état bloqué à l'état passant si bien que le condensateur CH1 et le comparateur COMP1 reçoivent de nouveau la tension analogique. Cela entraîne que la tension de sortie UK (signal P2) du comparateur COMP1 augmente du niveau bas au niveau haut et le condensateur CH1 se charge à une tension corres- pondant à la tension analogique. Il On revient ainsi de nouveau à l'état précédent l'instant TO et cela permet de démarrer le cycle de comparai- son suivant (par un nouveau changement du signal de commande émis par le port P1 de l'unité centrale ZE passant au niveau haut. En parcourant ainsi de nouveau de tels cycles de compa- raison, le circuit de traitement de signal génère une suite d'impulsions dont la largeur dépend du signal analogique et qui permet une surveillance continue de l'aptitude au fonc- tionnement du convertisseur A/N, sans avoir à interrompre son fonctionnement " normal " par l'insertion de signaux de con- trôle déterminés ou analogues. Le circuit de traitement de signal SV représenté à la figure 1 peut être modifié pour que la résistance RK1 du comparateur ne reçoive pas comme à la figure 1, la tension d'alimentation VCC mais soit reliée au port Pi de l'unité centrale ZE. Il en résulte que le signal de sortie UK du com- parateur COMP1 prend le niveau respectif du signal de com- mande émis par le port Pi de l'unité centrale ZE pendant que la tension de condensateur UCH est supérieure à la tension de seuil UT. En résultat, sur le port P2 de l'unité centrale ZE, on a une courbe de tension telle que celle portant la réfé- rence P2' à la figure 2. A la différence de la réalisation du circuit de traitement de signal représenté à la figure 1, le port Pi re- çoit une courbe de tension qui permet de déterminer le temps nécessaire à la reconstruction du signal analogique (période de temps comprise entre TO et Ti) en tenant uniquement compte de ce signal, c'est-à-dire sans tenir compte de manière com- plémentaire du chronogramme du signal de commande émis par le port Pi; le temps recherché correspond en effet précisément à la durée de la phase de niveau haut du signal fourni au port P2. Une telle variante de réalisation du circuit de traitement de signal est particulièrement avantageuse si l'unité centrale ZE dispose par exemple comme l'unité C166/167, d'un mode d'horloge à porte. Une seconde variante prévisible indépendamment de la première variante décrite ci-dessus du circuit de traite- ment de signal SV est représentée à la figure 1, consiste à remplacer la résistance RH1 à travers laquelle se décharge le condensateur CHI par une source de courant constant. Une réalisation possible d'une source de courant constant approprié est représentée à la figure 3. La source de courant constant représentée à la figure 3 se compose des résistances Rll, R12, R13, R14 (ayant par exemple une valeur respectivement égale à 26,1 kQ, 1 kQ, 1 kQ et 1 kQ), à un amplificateur opérationnel OPll (par exemple amplificateur LM2904) et un transistor Tll (par exem- ple le transistor BCW60), qui sont branchés comme cela est indiqué à la figure 3. Cette source de courant constant qui peut égale- ment être construite et dimensionnée différemment, permet au condensateur CHI de se décharger à une intensité constante. La courbe de la tension de condensateur UCH représentée à la figure 2 pour la décharge du condensateur CHI peut de cette manière être le cas échéant linéarisée, c'est-à-dire être rapprochée d'une droite. Cela présente l'effet positif d'établir une relation linéaire entre la différence de ten- sion analogique et la tension de seuil et la période comprise entre les instants TO et Tl. * Un second exemple de réalisation d'un circuit ap- plicable à la mise en oeuvre du procédé selon l'invention est représenté à la figure 4. Contrairement à ce qui est représenté à la figure 1, la vue de la figure 4 se limite principalement au circuit de traitement de signal SV. Même si cela n'est pas représenté à la figure 4, dans ce cas également, le signal analogique UA à numériser est fourni directement à l'unité centrale ZE ou au convertisseur A/N que comporte cette unité centrale; le signal analogique est également fourni au circuit de traite- ment de signal SV. La tension analogique UA fournie au circuit de traitement de signal est introduite directement dans le com- parateur COMP2 dans le circuit de la figure 4. L'autre borne d'entrée du comparateur reçoit une tension de seuil qui varie en fonction du temps, contrairement au premier exemple de réalisation et comme cela sera détaillé ultérieurement. La tension de sortie du comparateur COMP2 est ap- pliquée à un port P2 de l'unité centrale ZE comme signal d'entrée, comme dans le premier exemple de réalisation. Une résistance de comparateur RK2 est prévue entre les ports P1 et P2 de l'unité centrale (comme dans la première variante du premier exemple de réalisation); cette résistance assure que le signal de sortie du comparateur COMP2 prend le niveau du signal de commande émis par le port Pl de l'unité centrale pendant le temps au cours duquel la tension de seuil variable est supérieure à la tension analogique. La résistance de com- parateur RK2 pourrait également être reliée comme la résis- tance de comparateur RK1 de la figure 1 à la tension d'alimentation VCC. Un signal de commande émis par le port P1 est dé- fini dans le présent exemple de réalisation si le condensa- teur CH2 est relié à la tension d'alimentation VCC ou en est coupé. Aussi longtemps que le signal de commande émis par le port Pl est à un niveau bas, le condensateur CH2 est relié par le transistor T21 alors conducteur à la tension d'alimentation VCC (comme cela est représenté par les résis- tances R21 et R22); une résistance R23 assure sa charge à une tension correspondant à la tension d'alimentation V C. La tension d'alimentation est alors au moins égale et de préfé- rence supérieure à la tension analogique maximale qui se pro- duit. Le cycle de comparaison commence comme dans le premier exemple de réalisation, par le passage du niveau bas au niveau haut pour le signal decommande émis par le port Pi. Cela entraîne le blocage du transistor T21 et ainsi la coupure du condensateur CH2 par rapport à la tension d'alimentation VCC. En même temps, le condensateur commence à se décharger par la résistance RH2 en parallèle. Comme cela apparaît à la figure 4, la tension aux bornes du condensateur est en même temps la tension de seuil fournie au comparateur COMP2. Aussi longtemps que dans cette phase, c'est-à- dire pendant la phase de niveau haut du signal de commande émis par le port Pl de l'unité centrale ZE, la tension de seuil est supérieure à la tension analogique, le signal de sortie du comparateur est au niveau haut (niveau du signal de commande pour la liaison par la résistance RK2). Lorsque la tension de seuil passe en dessous de la tension analogique du fait de la poursuite de la décharge du condensateur CH2, le signal de sortie du comparateur atteint le niveau bas. Un temps prédéterminé après que le signal de com- mande émis par le port Pi de l'unité centrale ZE ait atteint le niveau haut, le signal revient de nouveau au niveau bas, si bien que le condensateur CH2 se recharge à la tension d'alimentation VCC. Le cycle de comparaison envisagé se ter- mine alors. Plus la tension analogique est élevée, plus court sera le temps pendant lequel cette tension sera en dessous de la tension de seuil, décroissante du fait de la décharge du condensateur CH2. En conclusion, on obtient sur le port P2 de l'unité centrale ZE une courbe de tension comme la courbe P2' de la figure 2. La phase de niveau haut de ce signal corres- pond dans le présent exemple de réalisation, à la période au cours de laquelle la tension de seuil qui diminue progressi- vement est supérieure à la tension analogique. Comme dans le premier exemple de réalisation, ce temps est une mesure de la différence initiale entre la ten- sion analogique et la tension de seuil. De façon correspon- dante, on peut également déterminer et en connaissant le temps et l'amplitude (initiale) de la tension de seuil, c'est-à-dire l'amplitude de la tension d'alimentation VCC, la grandeur de la tension analogique de base. Cela permet à son tour de vérifier que la valeur numérique générée sur la base du même signal analogique par le convertisseur A/N à sur- veiller soit correcte (correspondance)'. Pour les autres dé- tails, on se reportera aux indications correspondantes don- nées à propos du premier exemple de réalisation. Comme dans le premier exemple de réalisation, dans le second exemple de réalisation décrit ci-dessus, en répétant l'exécution des cycles de comparaison décrits par le circuit de traitement de signal on génère une succession d'impulsions dont la largeur dépend du signal analogique et qui permettent une surveillance continue de l'aptitude au fonctionnement du convertisseur A/N sans avoir à interrompre son fonctionnement " normal " par l'insertion de signaux de contrôle déterminés ou de moyens analogues. Pour avoir une meilleure linéarité entre la dif- férence initiale de la tension analogique et la tension de seuil et la durée de la phase de niveau haut de la courbe de tension appliquée au port P2, on peut envisager ici comme dans le premier exemple de réalisation, de remplacer la ré- sistance RH2 à travers laquelle se décharge le condensateur CH2 par une source de courant constant qui maintient constant le courant à la décharge du condensateur et assure ainsi une décharge rapide régulière du condensateur. Pour cela, on en- visage par exemple la source de courant constant représentée à la figure 3 et déjà décrite ci-dessus. Le second exemple de réalisation décrit en réfé- rence à la figure 4 notamment les avantages suivants par rap- port au premier exemple de réalisation. 1) Il n'y a pas de limite d'amplitude aux tensions analogi- ques utilisées pour surveiller l'aptitude au fonctionnement du convertisseur A/N et, 2) Le prix des composants nécessaires est réduit à un mini- mum. Un troisième exemple de réalisation d'un circuit pour la mise en oeuvre du procédé sera décrit ci-après en ré- férence à la figure 5. La vue de la figure 5 se limite essentiellement au circuit de traitement de signal SV comme celle de la fi- gure 4. Même si cela n'apparaît pas à la figure 5, le signal analogique UA à numériser est fourni d'une part directement à l'unité centrale ZE ou au convertisseur A/N intégré à cette unité et d'autre part il est introduit au circuit de traite- ment de signal SV. Le circuit de traitement de signal SV reçoit le signal analogique par un suiveur de tension formé par un am- plificateur opérationnel OP31 branché de manière appropriée, sur un oscillateur commandé en tension VCO. Cet oscillateur génère une suite d'impulsions fournies comme signal d'entrée au port P2 de l'unité centrale et dont la fréquence dépend de l'amplitude de la tension appliquée, c'est-à-dire de la ten- sion analogique. L'oscillateur VCO se compose dans le présent exemple de réalisation des résistances R31 à R36, d'un con- densateur C31 et d'un amplificateur opérationnel 0P32; ces différents composants sont branchés comme l'indique la figure 5. Le circuit de traitement de signal SV selon la figure 5 offre l'avantage de ne nécessiter qu'un port, c'est- à-dire le port P2 de l'unité centrale ZE. Le port P1 et son branchement, représentés à la figure 5 (résistances R37-R39, transistor T31 et diode D31) ne sont pas indispensables et peuvent être supprimés. Le fait qu'ils apparaissent néanmoins à la figure , permet de décrire un développement avantageux mais leur existence n'est pas une condition indispensable au fonction- nement correct du circuit représenté. En effet, ce qui est représenté permet de normaliser l'oscillateur VCO et plus précisément d'éliminer la tolérance attachée au condensateur C31. En effet, si un signal de niveau élevé est fourni par le port Pi, celui-ci débloque le transistor T31 qui blo- que à son tour la diode D31. Si dans cette situation on cons- tate que l'oscillateur VCO du fait de la diode de blocage D31 est commandé par une tension d'environ 0V, la fréquence géné- rée émise par l'oscillateur et normalisée en fonction de la relation fréquence-tension analogique dans l'unité centrale ZE, cela permet d'éliminer les éventuelles tolérances atta- chées aux composants et cela non seulement pour les toléran- ces liées à la fabrication, mais également celles provoquées par le vieillissement et l'influence de l'environnement. L'exploitation de la courbe de tension appliquée au port P2 peut se faire soit en déterminant la fréquence ou (si le rapport de travail est constant) comme dans le premier et le second exemple de réalisation en exploitant la durée de la phase respective de niveau haut et/ou le niveau bas. Indépendamment de cela, la suite d'impulsions dé- pendant du signal analogique et générées par le circuit de traitement de signal reconstruit ce signal analogique de base pour qu'il permette de surveiller en continu l'aptitude au fonctionnement du convertisseur A/N pendant son fonctionne- ment " normal ". R E V E N D I C A T IONS 1 ) Procédé de surveillance de l'aptitude au fonctionnement d'un convertisseur analogique/numérique servant à numériser des signaux analogiques, caractérisé en ce que en dehors du convertisseur analogique/numérique reposant sur un signal analogique à numériser (UA) par le convertisseur analogique/numérique, on génère une suite d'impulsions numé- riques (P2) dont au moins la largeur ou la fréquence récur- rente dépendent du signal analogique, et on vérifie si cette suite d'impulsions ou la valeur numé- rique générée par ce convertisseur analogique/numérique sur la base du même signal analogique se correspondent. 2 ) Procédé selon la revendication 1, caractérisé en ce que * le convertisseur analogique/numérique à surveiller est in- tégré à une unité centrale (ZE) comportant un grand nombre de branchements pour signal analogique (Adx) recevant les signaux analogiques à numériser (UA) par le convertisseur analogique/numérique et * un circuit de traitement de signal générant la suite d'impulsions (SV) est prévu à l'extérieur de l'unité cen- trale. 3 ) Procédé selon la revendication 2, caractérisé en ce que le circuit de traitement de signal (SV) exécute de manière répétée des cycles de comparaison dont le début et la fin sont définis chaque fois par un signal de commande (Pl) émis par l'unité centrale (ZE) à destination du circuit de traite- ment de signal. 4 ) Procédé selon la revendication 3, caractérisé en ce que dans un cycle de comparaison, on détermine l'instant auquel un condensateur (CH1) chargé essentiellement à la tension analogique (UA) avant le début du cycle de comparaison et qui a été coupé de la tension analogique au début du cycle de comparaison et s'est déchargé suffisamment pour passer en dessous d'une tension de seuil (UT) maintenue constante dans le temps. ) Procédé selon la revendication 4, caractérisé en ce que la coupure du condensateur (CH1) de la tension analogique (UA) se fait à un endroit tel à l'intérieur du circuit de traitement de signal (SV) ou d'une manière telle qu'elle évite d'influencer le signal analogique fourni à l'unité cen- trale (ZE) pour être numérisé. 6 ) Procédé selon la revendication 3, caractérisé en ce que dans un cycle de comparaison on détermine chaque fois l'instant auquel un condensateur (CH2), chargé avant le début du cycle de comparaison a une tension d'alimentation (VCC) supérieure à la tension analogique maximale (UA), et qui a été coupé de la tension d'alimentation au début du cycle de comparaison s'est déchargé suffisamment pour passer en des- sous de la tension analogique. 7 ) Procédé selon l'une quelconque des revendications 4 à 6, caractérisé en ce que les condensateurs à décharger (CH1, CH2) sont déchargés à in- tensité constante. 8 ) Procédé selon l'une quelconque des revendications 4 à 7, caractérisé en ce qu' aux instants déterminés, il y a chaque fois un changement du niveau maintenu inchangé par ailleurs à l'intérieur d'un cy- cle de comparaison respectif pour le signal de sortie (P2) représentant la suite des impulsions par le circuit de trai- tement de signal (SV). 9 ) Procédé selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que la tension analogique (UA) est utilisée comme tension de com- mande d'un oscillateur régulé en tension (VCO). ) Procédé selon l'une quelconque des revendications 2 à 9, caractérisé en ce que le signal de sortie (P2) représentant la suite d'impulsions est fourni par le circuit de traitement de signal (SV) à une entrée de signal numérique de-l'unité centrale (ZE) pour être exploité.