FR 2751810 A1 19980130 FR 9609488 A 19960723 SYSTEME DE CORRECTION D' ERREURS DANS DES TRAMES DE DONEES AYANT DES CODES DE PARITÉ HORIZONTAUX ET VERTICAUX La présente invention concerne un système de correction d'erreurs dans des trames de données comportant des données de parité horizontale et verticale permettant de corriger les erreurs dans la trame par rangées et colonnes. Les rangées et colonnes de données de la trame constituent alors ce que l'on appelle des codes-produit. La figure 1 illustre un exemple de trame comportant des rangées de 182 octets et des colonnes de 208 octets. Dix octets dans chaque rangée constituent des données de parité horizontale HP et seize octets dans chaque colonne constituent des données de parité verticale VP. La trame restante de 172x192 octets comporte les données utiles D. Chaque rangée et chaque colonne, avec les données de parité correspondantes, constituent, par exemple, un code Reed- Solomon. Avec un code Reed-Solomon à 2k données de parité, on sait trouver, par des méthodes bien connues de la technique, 2k informations d'erreur, le plus souvent k valeurs d'erreur et les k positions correspondantes dans le code. Dans le cadre des codes-produit, comme dans la figure 1, chaque code Reed-Solomon peut être utilisé de manière plus souple, c'est-à-dire que l'on sait trouver, avec 2k données de parité, n erreurs à valeurs et positions inconnues, et m erreurs à valeurs connues et positions inconnues, avec 2n + m Pour effectuer une correction d'erreurs dans un code correspondant à une rangée ou à une colonne, on calcule un syndrome à partir de toutes les données du code, y compris les données de parité. C'est à partir de ce syndrome que l'on sait calculer les valeurs et positions des erreurs. Si le nombre d'erreurs révélées par un syndrome est maximal, il peut être préférable de ne pas effectuer les correc- tions correspondantes. En effet, il y a alors une probabilité de l'ordre de 10-5 horizontalement et de l'ordre de 10-8 vertica- lement pour que le code à corriger contienne plus du nombre maxi- mal d'erreurs. Une correction serait alors fausse. Pour rendre la probabilité de fausse correction négligeable, on effectue plu- sieurs passes de correction dans lesquelles on n'exploite que les syndromes qui révèlent un nombre d'erreurs inférieur à un seuil qui est lui-même inférieur ou égal au nombre maximal. A chaque passe, on corrige les données erronées et on met à jour les syn- dromes orthogonaux affectés par les corrections, c'est-à-dire les syndromes verticaux des colonnes affectées par les corrections d'une rangée, et les syndromes horizontaux des rangées affectées par les corrections d'une colonne. On parvient ainsi à réduire le nombre d'erreurs par rangée ou colonne en dessous du nombre maxi- mal d'erreurs corrigibles par les syndromes. En attente d'être corrigées, les données de la trame doivent être stockées. Généralement, on stocke deux trames, à savoir une première en cours de réception et une deuxième en cours de correction. Dans l'exemple de la figure 1, la mémoire requise est de 2x37856 octets. Une mémoire de trame d'une telle capacité n'est pas intégrable à coût raisonnable avec le circuit de correction d'erreurs, et doit donc être externe. Par ailleurs, si on ne prend pas de précautions particulières, on risque de devoir accéder à la mémoire de trame de nombreuses fois au cours du traitement d'une trame, ce qui requiert une mémoire particu- lièrement rapide et donc coûteuse. Un objet de la présente invention est de prévoir un système de correction d'erreurs dans des trames de codes-produit, dont la mémoire de trame puisse être lente, c'est-à-dire adaptée seulement à la cadence de transmission des données de la trame. Un autre objet de la présente invention est de prévoir un tel système dans lequel la mémoire de trame puisse être incor- porée dans une mémoire existante d'un circuit d'exploitation des trames corrigées. Ces objets sont atteints selon l'invention grâce à un procédé qui comprend, selon un premier aspect, les étapes consis- tant à calculer au vol les syndromes horizontaux et verticaux d'une trame courante sur les données de la trame courante en cours de réception dans une mémoire lente, à stocker ces syndro- mes dans une zone mémoire rapide, et, tandis que les données de la trame suivante sont reçues dans la mémoire lente, à trouver les valeurs et positions des erreurs de la trame courante à partir des syndromes stockés dans la zone mémoire rapide. Selon un deuxième aspect indépendant du premier, le procédé comprend les étapes consistant, tandis que les données d'une trame courante sont reçues par rangées, à tenter de corriger au vol les rangées de la trame courante à l'aide des données de parité horizontale, à marquer les positions de rangées douteuses, à calculer au vol les syndromes verticaux de la trame courante sur les rangées corrigées et douteuses en cours de stockage dans une mémoire lente, à stocker ces syndromes verti- caux dans une zone mémoire rapide, et, tandis que les données de la trame suivante sont reçues, à trouver les valeurs des erreurs de la trame courante à partir des syndromes verticaux stockés dans la zone mémoire rapide, les positions de ces erreurs étant fournies par le marquage des rangées douteuses. Selon un mode de réalisation de la présente invention, le procédé comprend l'étape consistant à corriger au vol les données extraites de la mémoire lente à l'aide des valeurs et positions trouvées. Selon un mode de réalisation de la présente invention, la mémoire lente est gérée par un circuit d'exploitation et les valeurs et positions des erreurs de chaque trame sont fournies au circuit d'exploitation parmi les données de la trame suivante, le circuit d'exploitation étant prévu pour stocker chaque trame et la corriger lors de la réception des valeurs et positions des erreurs correspondantes. Selon un mode de réalisation de la présente invention, chaque trame est stockée sans ses données de parité, les valeurs et positions des erreurs de la trame étant fournies au circuit d'exploitation pendant la réception des données de parité de la trame suivante. Selon un mode de réalisation de la présente invention, les données de parité verticale sont entrelacées dans les colonnes, le calcul de syndromes comprenant les étapes consistant à initialiser un premier registre auxiliaire à un élément prédé- terminé du corps de Galois, élevé à une puissance correspondant à la première donnée de chaque colonne; à initialiser un deuxième registre auxiliaire audit élément du corps de Galois, élevé à une puissance correspondant à la première donnée de parité verticale de la colonne; à initialiser à 1 un registre de variable (52); à mettre à jour le premier registre auxiliaire par le produit de son contenu et de l'inverse dudit élément du corps de Galois à chaque arrivée d'une nouvelle donnée de la colonne, sauf lors de l'arrivée d'une donnée de parité verticale; à mettre à jour le deuxième registre auxiliaire par le produit de son contenu et de l'inverse dudit élément du corps de Galois à chaque arrivée d'une nouvelle donnée de parité verticale de la colonne; à mettre à jour le registre de variable, pour chaque coefficient de syn- drome, par le produit de son contenu et du contenu du deuxième ou premier registre auxiliaire, selon que la donnée couramment reçue de la colonne est une donnée de parité verticale ou non; et à mettre à jour, dans la zone mémoire rapide, chaque coefficient de syndrome vertical par la sonmme du coefficient de syndrome et du produit du contenu du registre de variable par la donnée couram- ment reçue. Selon un mode de réalisation de la présente invention, la trame de données comporte des signatures de vérification d'erreurs dont chacune correspond au reste de la division par un polynôme générateur d'un polynôme dont les coefficients sont les bits d'une série de données de la trame. Le procédé comprend alors les étapes consistant à initialiser un premier registre, pour chaque erreur trouvée, aux coefficients du polynôme généra- teur et à le mettre à jour par le carré de son contenu; à ini- tialiser un registre à décalage à la position de l'erreur dans la série et le cadencer en synchronisme avec les mises à jour du premier registre; et à initialiser un registre de signature à la valeur de l'erreur et le mettre à jour par le produit de son contenu et du contenu du premier registre seulement lorsque le bit de poids le plus faible du registre à décalage est à 1, d'o il résulte que le registre de signature contient l'influence de l'erreur sur la signature lorsque le registre à décalage a été parcouru. Selon un mode de réalisation de la présente invention, le procédé, dans son premier aspect, comprend l'étape consistant, tandis que les données de la trame suivante sont reçues, à remplacer, dans la zone mémoire rapide, les coefficients de chaque syndrome par les valeurs et positions des erreurs calculées à partir du syndrome. Selon un mode de réalisation de la présente invention, le procédé, dans son deuxième aspect, comprend les étapes consis- tant, tandis que les données de la trame suivante sont reçues, à remplacer, dans la zone mémoire rapide, les coefficients de chaque syndrome vertical par les coefficients d'un polynôme de détermination d'erreur calculé à partir des coefficients du syndrome vertical et des positions des rangées douteuses marquées; à stocker les coefficients d'un polynôme de locali- sation d'erreur calculé à partir des positions des rangées douteuses marquées; et à calculer les valeurs des erreurs à partir des polynômes de détermination d'erreur et du polynôme de localisation d'erreur. Selon un mode de réalisation de la présente invention, le procédé, dans son deuxième aspect, comprend les étapes consis- tant à calculer les syndromes verticaux de la trame courante en annulant les données de chaque rangée douteuse, et, pendant la réception d'une rangée de données de parité verticale de la trame suivante, à écrire les valeurs d'erreur calculées pour une rangée douteuse dans la mémoire lente à la place de cette rangée douteuse. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, illustre un exemple de trame constituée de codes-produit de correction d'erreurs; la figure 2A illustre une architecture schématique d'un premier mode de réalisation de système de correction d'erreurs selon la présente invention; la figure 2B illustre une variante avantageuse de mode de réalisation de la figure 2A; la figure 3 illustre une architecture schématique d'un deuxième mode de réalisation de système de correction d'erreurs selon la présente invention; la figure 4 illustre une trame de données dans laquelle les rangées de données de parité verticale sont entrelacées avec les rangées de données utiles; la figure 5 représente schématiquement un mode de réalisation de circuit de calcul de syndromes au vol pour des trames du type de la figure 4; la figure 6 représente un mode de réalisation de circuit de calcul de l'influence d'une erreur sur une signature de vérification d'absence d'erreur dans une application du mode de réalisation de la figure 3; et la figure 7 illustre une architecture schématique d'un troisième mode de réalisation de système de correction d'erreurs selon la présente invention. Un aspect de l'invention est de constater que, pour trouver les erreurs dans une trame de codes-produit, telle que celle de la figure 1, il suffit de calculer les syndromes hori- zontaux et verticaux une seule fois à partir de toutes les données de la trame. Une fois ces syndromes calculés, on n'a plus besoin des données de la trame pour calculer les valeurs et les positions des erreurs, même si l'on procède en plusieurs passes. Ainsi, selon cet aspect, on commence par trouver toutes les valeurs et positions des erreurs dans le but de corriger ultérieurement les données utiles de la trame, à partir seulement des syndromes. Les syndromes sont calculés au vol lors de la réception des données de la trame et stockés dans une mémoire dont la capacité est telle qu'elle peut être intégrée. Alors, les opérations de calcul d'erreur s'effectuent à partir des syndromes stockés dans une mémoire intégrée dont la rapidité est particu- lièrement élevée du fait que les connexions avec la mémoire sont courtes et que l'on travaille à la fréquence maximale de la tech- nologie. Par ailleurs, dans un circuit intégré, on peut augmenter la puissance de calcul en augmentant la taille du bus d'accès à la mémoire interne, ou bien le nombre de mémoires internes, avec moins de contraintes que pour des mémoires externes. En conséquence, tous les traitements nécessitant un débit d'échange élevé avec une mémoire s'effectuent avec une mémoire intégrée adaptée à ces débits, tandis que la mémoire de trame externe ne voit que le débit relativement lent des données de la trame. Par ailleurs, cette mémoire externe n'a plus besoin de stocker les données de parité. La figure 2A représente schématiquement une architec- ture d'un premier mode de réalisation de système de correction d'erreur selon l'invention. Les données d'une trame à traiter, c'est-à-dire les données utiles D, les données de parité horizon- tale PH et les données de parité verticale PV arrivent en même temps sur un circuit de calcul de syndromes 10 et sur une mémoire de trame externe 12. La mémoire 12 comporte deux zones M1 et M2 dont chacune est destinée à stocker les données utiles D d'une trame. Le circuit de calcul de syndromes 10 est associé à une première zone mémoire interne 14 dans laquelle sont stockés des syndromes horizontaux HSn et verticaux VSn en cours de calcul. Une deuxième zone mémoire interne 15 stocke les syndromes hori- zontaux HSn-1 et verticaux VSn-1 calculés pour une trame précé- dente n-1 par le circuit 10. Un circuit de calcul d'erreur 17 est associé à cette zone mémoire 15 et fournit les valeurs et posi- tions des erreurs de la trame n-1 à une troisième zone mémoire interne 19. Une quatrième zone mémoire interne 20 stocke les va- leurs et positions des erreurs précédemment calculées pour une trame n-2 par le circuit 17. Un circuit de correction d'erreur 21 reçoit de la mémoire externe 12 les données utiles D de la trame n-2 à transmettre et reçoit les valeurs et positions des erreurs correspondantes de la zone mémoire 20. Lors de la réception d'une trame courante n, les données utiles Dn de la trame sont écrites dans l'une des zones de la mémoire externe 12, par exemple la zone Ml, tandis que les données Dn-2 précédemment stockées dans cette zone Ml, apparte- nant à l'avant-dernière trame n-2, sont transmises et corrigées par le circuit de correction 21. La zone M2 de la mémoire externe 12 stocke les données utiles Dn-1 de la trame précédente n-1. Les zones M1 et M2 sont utilisées circulairement, c'est-à-dire que la trame suivante n+l sera stockée dans la zone M2 tandis que l'on transmet et corrige la trame n-1. A chaque réception d'une donnée (1 octet) de la trame courante n, le circuit de calcul 10 met à jour les syndromes horizontal et vertical correspondants dans la zone mémoire interne 14. Un syndrome comporte autant de coefficients ou octets qu'il y a de données de parité dans le code correspondant. Dans le cas de la figure 1, chaque syndrome horizontal comporte 10 octets et chaque syndrome vertical comporte 16 octets. Ainsi, la mise à jour d'un syndrome horizontal et d'un syndrome vertical implique la lecture de 26 octets dans la zone mémoire 14 et la réécriture de ces 26 octets mis à jour. Ceci coûte 52 accès d'octet pour chaque donnée de la trame, soit près de deux millions d'accès d'octet pour la trame entière. Le calcul des syndromes au vol constitue l'une des tâches qui nécessitent le plus de puissance de calcul dans le système. Cette puissance de calcul pourra être adaptée en augmentant le nombre d'octets trai- tés en parallèle, c'est-à-dire la largeur du bus de la zone mémoire 14 (et 15). Les zones mémoire 14 et 15 sont utilisées de manière circulaire, c'est-àdire que, à la réception de la trame n+l, le circuit de calcul de syndromes 10 met à jour les syndromes de la trame n+l dans la zone mémoire 15 et le circuit de calcul d'erreur 17 utilise les syndromes horizontaux et verticaux HSn et VSn de la zone mémoire 14. Pour calculer les valeurs et positions des erreurs, le circuit de calcul 17 effectue, par exemple, deux passes afin d'éviter les risques de fausse correction. A la première passe, il n'exploite que les syndromes qui révèlent un nombre d'erreurs inférieur au nombre maximal d'erreurs corrigibles. Dans le cas de la figure 1, il exploite les syndromes horizontaux qui révèlent, par exemple, au plus 4 erreurs, et les syndromes verticaux qui révèlent, par exemple, au plus 7 erreurs. A la deuxième passe, il est très probable que les erreurs restantes puissent être calcu- lées. Plus spécifiquement, pour chaque syndrome et à chaque passe, le circuit de calcul d'erreur 17 effectue les opérations suivantes. Les octets du syndrome sont lus dans la zone mémoire 15 et stockés dans un registre afin de les traiter de manière classique pour trouver les valeurs et positions des erreurs, comme cela est décrit, par exemple, dans la demande de brevet français 2 721 775. Les valeurs et positions des erreurs trouvées sont temporairement mémorisées au cours du traitement du syndrome. A la fin du traitement du syndrome, on sait si les erreurs sont corrigibles et on connaît leur nombre. Si le nombre d'erreurs trouvées est inférieur au nombre maximal, les valeurs et positions sont stockées dans la zone 19, on annule dans la zone 15 le syndrome qui vient d'être traité, et on met à jour les syndromes orthogonaux affectés. Dans le cas contraire, le traite- ment qui vient d'être effectué est ignoré et on passe au syndrome suivant. Dans le cas d'un codage Reed-Solomon, pour toute erreur erc trouvée (o r désigne la rangée contenant l'erreur et c la colonne contenant l'erreur), chaque octet Sv d'un syndrome ortho- gonal vertical (v = 0 à 15 dans le cas de la figure 1) est modi- fié selon la relation: Sv = Sv + crVerc o a est un élément prédéterminé non-nul et non-unitaire du corps de Galois sur lequel sont définis les codes Reed-Solomon utili- sés. De façon similaire, chaque octet Sh d'un syndrome orthogonal horizontal (h = 0 à 9 dans le cas de la figure 1), est modifié selon la relation: Sh = Sh + acherc. Une telle mise à jour d'un syndrome orthogonal correspond à une situation o l'on aurait corrigé la donnée erronée à la position (r, c) d'une trame mémorisée et o l'on aurait recalculé le syndrome orthogonal horizontal ou vertical à partir de la rangée r ou de la colonne c. Ainsi, selon l'inven- tion, les syndromes orthogonaux sont mis à jour par des simples opérations de multiplication et d'addition sur chacun des coeffi- cients du syndrome au lieu de devoir recalculer chaque coeffi- cient de syndrome à partir de chacune des données de la colonne ou rangée correspondante. Ces calculs impliquent un nombre important d'accès aux octets de syndrome dans la zone mémoire 15 pour chaque erreur. Toutefois, comme le nombre d'erreurs est faible par rapport au nombre de données de la trame, la puissance de calcul requise s'avère inférieure à celle du circuit 10 de calcul au vol des syndromes. Le circuit de correction 21 lit les données de la trame n-2, stockées dans la zone Mi de la mémoire externe 12, afin de les corriger tandis qu'elles sont transmises. Pour chaque donnée reçue par le circuit de correction 21, ce circuit 21 vérifie dans la zone mémoire 20 s'il existe une position d'erreur associée à la donnée. Si c'est le cas, la donnée est corrigée par l'erreur correspondante. Diverses méthodes peuvent être utilisées pour accéder aux valeurs et positions des erreurs stockées dans la zone mémoire 20 dans l'ordre correspondant aux données à trans- mettre. Les zones mémoire 19 et 20 sont utilisées de manière circulaire, c'est-à-dire que, à la réception de la trame n+l, le circuit de calcul d'erreur 17 stocke les valeurs et positions des erreurs de la trame n dans la zone mémoire 20 et le circuit 21 corrige la trame n-1 à partir des valeurs et positions des erreurs stockées dans la zone mémoire 19. La figure 2B illustre une variante de l'architecture de la figure 2A qui a l'avantage de permettre la fourniture des valeurs et positions des erreurs au circuit de correction 21 dans le bon ordre, tout en nécessitant peu de matériel et de puissance de calcul. L'architecture de la figure 2B comporte, outre les deux zones de syndrome 14 et 15, une zone de syndrome supplémentaire 16. Les zones mémoire 19 et 20 de la figure 2A sont incorporées dans deux des trois zones de syndrome 14 à 16. Par ailleurs, à chaque syndrome sont associés plusieurs drapeaux, au moins un drapeau "trop d'erreurs" qui indique que le syndrome associé ne permet pas de corriger les erreurs et un drapeau "erreurs corrigées" indiquant que le syndrome associé a permis de corriger les erreurs. De préférence, on prévoit également un drapeau "aucune erreur" indiquant que le syndrome est nul. A chaque réception d'une donnée de la trame courante n, le circuit de calcul 10 met à jour les syndromes horizontal et vertical correspondants dans la zone mémoire 14. Ces syndromes sont calculés de la manière décrite en relation avec la figure 2A. La zone mémoire 15, au début de la réception des données de la trame n, contient les syndromes horizontaux et verticaux calculés pour la trame précédente n-1. Au cours de la réception de la trame n, le circuit de calcul d'erreur 17 traite successivement les syndromes contenus dans la zone 15. Plusieurs cas se présentent alors: le syndrome est nul. Il n'y a donc aucune erreur. Le drapeau "aucune erreur" est validé. - Le syndrome indique trop d'erreurs, soit parce que le nombre d'erreurs est supérieur au nombre d'erreurs corrigibles, soit parce que le nombre d'erreurs est égal au nombre maximal d'erreurs corrigibles. Le syndrome est alors laissé inchangé et son drapeau "trop d'erreurs" est validé. - Le nombre d'erreurs est acceptable. Le circuit de calcul 17 détermine alors les valeurs et positions des erreurs de manière classique et met à jour les syndromes orthogonaux. Les valeurs et positions des erreurs trouvées sont stockées à la place du syndrome et le drapeau "erreurs corrigées" du syndrome est validé. Les valeurs et positions des erreurs sont de préfé- rence stockées consécutivement à la place des coefficients de syndrome. La zone mémoire 16 stocke les valeurs et positions des erreurs ainsi trouvées pour la trame n-2 qui est en cours de transmission et de correction par le circuit 21. Le rang de chaque donnée transmise par le circuit 21 fournit directement les adresses des syndromes horizontal et vertical correspondants dans la zone 16, lesquels syndromes ont été remplacés par les valeurs et positions des erreurs trouvées dans la rangée et la colonne de la donnée couramment transmise. Ainsi, pour corriger la donnée transmise, il suffit de parcourir les erreurs stockées à la place des syndromes horizontal et vertical correspondants, jusqu'à ce que la position d'erreur stockée corresponde au rang de la donnée. Dans l'exemple de la figure 1, on parcourt au plus cinq erreurs horizontales et huit erreurs verticales avant de trouver l'erreur correspondant à la donnée transmise. Bien entendu, si on ne trouve pas de position d'erreur correspondante, la donnée ne comporte pas d'erreur. En pratique, on exploite les drapeaux des syndromes horizontal et vertical correspondant à la donnée transmise de la manière suivante: - le drapeau "erreurs corrigées" est validé pour chacun des deux syndromes: les erreurs horizontales et verticales sont toutes parcourues. - Le drapeau "absence d'erreurs" est validé pour au moins un des syndromes: la donnée ne comporte pas d'erreur. - Le drapeau "trop d'erreurs" est validé pour chacun des deux syndromes: la donnée comporte une erreur incorrigible. - Le drapeau "trop d'erreurs" est validé pour l'un des syndromes et le drapeau "erreurs corrigées" pour l'autre: la donnée peut comporter une erreur corrigible et on ne parcourt que les erreurs associées au syndrome pour lequel le drapeau "erreurs corrigées" est validé. Les méthodes de calcul d'erreur classiques permettent de trouver les erreurs dans l'ordre de la transmission des données. Ainsi, en transmettant les données par rangées, on peut se contenter de ne parcourir qu'une seule erreur horizontale pour chaque donnée transmise. C'est-à-dire que l'on sélectionne une seule erreur horizontale pour vérification et on attend l'arrivée de la donnée correspondante avant de sélectionner pour vérifi- cation l'erreur horizontale suivante. Pour cela, on prévoit, par exemple, un registre d'erreur 23 dans lequel on commence par stocker la valeur et la position de la première erreur dès la transmission de la première donnée d'une rangée. Pour chaque donnée transmise, on vérifie si elle est associée à l'erreur contenue dans le registre 23. Si c'est le cas, la donnée trans- mise est corrigée et on remplace le contenu du registre 23 par l'erreur horizontale suivante. Les zones mémoire 14 à 16 sont utilisées de manière circulaire. C'est-àdire que, à la réception de la trame n+l, le circuit de calcul de syndromes 10 met à jour les syndromes dans la zone 15, le circuit de calcul d'erreurs 17 utilise la zone 16 pour trouver et stocker les erreurs, et le circuit de correction 21 utilise la zone 14. Dans la plupart des cas d'utilisation de trames de codes-produit, le circuit qui exploite les trames corrigées possède un élément programmable, tel qu'un microcontrôleur ou un microprocesseur, et une mémoire associée. La figure 3 représente un mode de réalisation de l'invention permettant d'utiliser la mémoire du circuit d'exploi- tation pour stocker les données de trame en attente de leur correction. En d'autres termes, la mémoire externe 16 de la figure 2A est incorporée dans la mémoire du circuit d'exploita- tion. Un tel circuit d'exploitation est, par exemple, un décodeur MPEG ou un micro-ordinateur dont la mémoire, en quantité abondante, dispose de suffisamment de place libre pour pouvoir stocker les trames avant correction d'erreur, ou bien peut être augmentée à faible coût. Le système de la figure 3 comporte le circuit de calcul de syndromes 10, les zones mémoire intégrées 14 et 15, et le circuit de calcul d'erreur 17 déjà décrits en relation avec la figure 2A. Par contre, le système de lafigure 3 ne comporte ni la mémoire externe 12 ni le circuit de correction 21. Les zones mémoire 19 et 20 servant à stocker les valeurs et positions des erreurs sont remplacées par une mémoire tampon 30. Le circuit d'exploitation des trames de données comporte un processeur 32 associé à une mémoire 34. Lors de la réception d'une trame courante n, les données utiles Dn sont transmises directement vers le processeur 32 par l'intermédiaire d'un commutateur ou multiplexeur 36. Pendant ce temps, le circuit de calcul de syndromes 10 met à jour, comme dans la figure 2A, les syndromes horizontaux et verticaux de la trame n dans la zone mémoire 14, et le circuit de calcul d'erreur 17 trouve les valeurs et positions des erreurs de la trame précédente n-1 à partir des syndromes stockés dans la zone mémoire 15. Les valeurs et positions des erreurs sont stockées temporairement dans la mémoire tampon 30 en attente de les transmettre vers le processeur 32 par l'intermédiaire du conmmutateur 36. Le commutateur 36 sélectionne la sortie de la mémoire tampon 30 tandis qu'arrivent les données de parité horizontale PH et verticale PV de la trame courante n. Ainsi, le processeur 32 reçoit les données utiles Dn de la trame courante et, parmi ces données, les valeurs et positions des erreurs de la trame précé- dente n-1. La somme des intervalles de temps pendant lesquels arrivent les données de parité d'une trame suffit généralement pour transmettre toutes les valeurs et positions des erreurs de la trame précédente. Le processeur 32 sera programmé pour stocker dans une zone de sa mémoire 34 la trame courante n et la trame précédente n-i et pour corriger les données de la trame précédente n-1 à l'aide des valeurs et positions des erreurs revues parmi les données de la trame courante n. Dans des applications courantes, le processeur 32 peut être celui d'un décodeur MPEG, d'un micro-ordinateur, ou celui qui gère ce qu'on appelle la mémoire tampon "élastique" dans un appareil de lecture de disques vidéo numériques (DVD). Conmme le représente la figure 4, dans certaines appli- cations, les rangées de données de parité verticale VP peuvent être entrelacées avec les rangées de données utiles D. C'est le cas notamment pour les données enregistrées sur les disques vidéo numériques DVD. Ainsi, chaque treizième rangée de données de la trame est une rangée de données de parité verticale. Les rangs des rangées des données de parité verticale VP vont de 0 à 15 et les rangs des rangées de données utiles D vont de 16 à 207. Conmme cela est indiqué à la figure 4, la rangée 15 se trouve entre les rangées 195 et 196, la rangée 14 se trouve entre les rangées 183 et 184, etc. La figure 5 représente schématiquement un circuit per- mettant de calculer au vol les syndromes verticaux dans le cas de la figure 4. Le i-ème coefficient d'un syndrome s'exprime par: Si = a207 207i + a26 c206i +... +arri +... + ao o ar est la donnée de rang r dans la colonne sur laquelle on calcule le syndrome, et a un élément prédéterminé non-nul et non- unitaire du corps de Galois sur lequel est défini le code de correction d'erreur. Le circuit de la figure 5 est destiné à mettre à jour chaque coefficient de syndrome Si en le remplaçant par Si + arari. Les données ar de la colonne arrivent successivement, généralement par rangs r décroissants, sur un multiplieur 50 o chaque donnée est multipliée par la puissance adéquate de c stockée dans un registre 52. Un additionneur 54 reçoit la sortie du multiplieur 50 et chacun des coefficients de syndrome à modi- fier de la zone mémoire 14. Le coefficient de syndrome mis à jour est fourni par l'additionneur 54 à la zone mémoire 14 o il écrase le coefficient précédent. Un multiplieur 56 met à jour le contenu du registre 52 par le produit de son contenu et du contenu de l'un ou l'autre de deux registres 58 et 60 sélectionné par un multiplexeur 62. Un multiplieur 64 met à jour le contenu du registre 58 par le produit de son contenu et de la constante a-1. Un multiplieur 66 effectue cette même opération sur le registre 60. A l'arrivée de la première donnée a207 d'une colonne, le registre 52 est initialisé à 1, le registre 58 à a207 et le registre 60 à al5. Le multiplexeur 62 sélectionne le registre 58, c'est-à-dire la valeur a207. A chaque réception d'une nouvelle donnée de la colonne, le registre 58 est validé, ce qui est illustré par un signal 1/1. En conséquence, à la réception de la donnée ar de la colonne, o r décroît, le registre 58 contient la valeur ar. A chaque trei- zième donnée de la colonne, le multiplexeur 62 est commuté, le temps de réception de cette treizième donnée, vers le registre 60 qui est en même temps validé. La commutation du multiplexeur 62 et la validation du registre 60 sont illustrées par un signal 1/13. De cette manière, le multiplexeur 62 fournit toujours le terme mr adéquat, correspondant à la donnée courante de la colonne, en tenant compte de l'entrelacement. Pour chaque donnée ar de la colonne, le registre 52 est initialisé à 1 puis validé 16 fois, c'est-à-dire une fois pour chaque coefficient de syndrome, ce qui est illustré par un signal 16/1. Ainsi, le registre 52 contient successivement les termes Uri, pour i variant de 0 à 15, nécessaires pour mettre à jour les 16 syndromes Si. Les 16 termes Uri sont multipliés par la donnée ar avant d'être présentés à l'additionneur 54 qui reçoit par ailleurs les 16 coefficients de syndrome stockés dans la zone mémoire 14 pour les mettre à jour. Au début d'une colonne, l'additionneur 54 est initia- lisé par un signal INIT de manière à ajouter la valeur 0 à la sortie du multiplieur 50 et non les 16 coefficients de syndrome calculés pour la colonne précédente. Le même circuit que celui de la figure 5, sans les élé- ments 60, 62 et 66 qui sont prévus pour tenir compte de l'entre- lacement, peut être utilisé pour calculer les syndromes horizon- taux, le registre 58 étant alors initialisé à a18l. On préférera toutefois un circuit plus simple du type compteur polynomial qui met à jour chaque coefficient de syndrome Si par la valeur UiSi + ac, o c est le rang (décroissant) de la donnée reçue dans la rangée sur laquelle on calcule le syndrome. Un circuit du type de la figure 5, sans les éléments , 62 et 66, peut également être utilisé pour mettre à jour les syndromes en fonction des erreurs trouvées. Les erreurs sont alors fournies au multiplieur 50 à la place des données a. Pour chaque erreur ej, o j est le rang (décroissant) de l'erreur dans la rangée ou colonne dont on veut mettre à jour le syndrome, le registre 58 est validé d'abord un certain nombre de fois "à vide", c'est-à-dire sans valider le registre 52 ni effectuer d'accès à la zone mémoire 14, pour que le registre 58 atteigne la valeur aJ correspondant à l'erreur. Le nombre de validations à vide est de 207-j pour une colonne et 181-j pour une rangée. Dans le cas du disque numérique vidéo, comme cela est représenté à la figure 4, chaque tranche de 12 rangées de données utiles se termine par une signature (CRC) de 32 bits qui a été initialement calculée sur l'ensemble des bits de la tranche. Cette signature sert à vérifier si les erreurs de la tranche ont bien été corrigées. Chaque signature CRC correspond au reste de la division d'un polynôme, dont les coefficients sont les bits de la tranche associée, par un polynôme générateur de degré 32. Dans le cas des disques vidéo numériques, le polynôme générateur est x32 + x31 + x4 + 1. Ainsi, normalement, une fois que les données ont été corrigées, on recalcule les signatures pour vérifier si elles correspondent bien aux signatures initiales. Le calcul de signature pour vérification est réalisé en fournissant les bits consécutifs de la tranche corrigée, par exemple après le circuit de correction 21 de la figure 2A, à un registre à décalage à contre- réaction linéaire ou LFSR ("Linear Feedback Shift Register"). Toutefois, dans le mode de réalisation de la figure 3, les tranches corrigées ne sont pas disponibles dans le système de correction. On dispose seulement des tranches non-corrigées et des valeurs et positions des erreurs. La figure 6 illustre un exemple de circuit permettant de trouver les signatures des tranches corrigées à partir des erreurs et des signatures des tranches non-corrigées. Le circuit de la figure 6 est basé sur la décomposition en une somme de puissances de deux de la position d'un bit erroné dans la tranche. Si un bit se trouvant à la position x dans la tranche a subi une erreur e, l'influence de cette erreur sur la signature s'exprime par egx, o g est le polynôme générateur. Le circuit de la figure 6 permet de calculer cette influence parti- culièrement rapidement et en utilisant peu de surface de sili- cium. Un registre 70, de 32 bits, est initialisé avec l'erreur e dont on veut calculer l'influence sur la signature d'une tranche. Les erreurs étant trouvées par octets et les signatures étant calculées sur 32 bits, chaque octet d'erreur de rang x dans la tranche est formaté selon un mot d'erreur e de 32 bits dont l'octet de poids x modulo 4 contient l'octet d'erreur, les autres octets du mot étant nuls. Ce mot d'erreur e est chargé dans le registre 70. Dans un registre à décalage 72, on charge le rang i du mot d'erreur dans la tranche, avec i = x/4. Ainsi, le rang i varie de 0 à 514 (le mot de signature étant exclu de la tranche), ce qui nécessite un registre à décalage 72 de 10 bits. Le bit de poids le plus faible LSB du registre à décalage 72 valide la mise à jour du registre 70. Un multiplieur 74 de nombres de 32 bits reçoit, pour mettre à jour le registre 70, le contenu de ce registre 70 et le contenu d'un registre 76. Le registre 76 contient initialement les coefficients du polynôme générateur g. Un circuit élévateur au carré 78 reçoit le contenu du registre 76 pour le remplacer par son carré. Les registres 76 et 72 sont validés par un même signal d'horloge CK1. Pour trouver l'influence de l'erreur, le signal d'horloge CK1 est activé 10 fois, afin de décaler la totalité du contenu du registre à décalage 72. Le registre 76 contient alors la puissance 1024-ième du polynôme générateur. Le registre 70 n'aura été validé que pour les bits à 1 du registre à décalage 72 et contient l'erreur multipliée par gi. Le tableau ci-dessous illustre, dans le cas d'un exemple o i = 145, les contenus successifs des registres 72, 76 et 70: REGISTRE 72 REGISTRE 76 REGISTRE 70 0010010001 g e 001001000 g2 eg 00100100 g4eg 0010010 g8 eg 001001 g16 eg g32 egg16 = eg17 g64 eg17 001 g128 eg17 00 g256 eg17g128 = eg145 0 g512 eg145 g1024 eg145 Chaque influence d'erreur ainsi obtenue dans le registre est accumulée dans un registre 80 pour chaque tranche de données. Un circuit de calcul de signature classique 82 stocke temporairement la signature CRCn-l calculée sur les données Dn-1 non- corrigées de la tranche précédente, tandis qu'il calcule la signature CRCn sur les données Dn non-corrigées de la tranche en cours. La signature rectifiée CRC est obtenue en ajoutant la signature CRCn-l à la signature contenue dans le registre 80. Cette signature rectifiée CRC est celle que l'on compare à la signature d'origine. Une élévation au carré dans un corps de Galois est une opération particulièrement simple. Ainsi, le circuit d'élévation au carré 78 occupe une faible surface de silicium. Une multipli- cation sur le corps de Galois de deux nombres de 32 bits est relativement complexe si elle doit être effectuée en un cycle. On préférera utiliser un multiplieur 74 de type série qui effectue * la multiplication en 32 cycles, mais dont la structure est parti- culièrement simple. Alors, l'influence de chaque erreur sur la signature est obtenue en 10x32 = 320 cycles, ce qui représente toutefois une puissance de calcul inférieure à celle du circuit de calcul de syndromes 10, compte tenu du faible nombre d'erreurs. Le système selon l'invention qui vient d'être décrit permet de corriger des trames du type de la figure 1 comportant un taux d'erreur d'environ 2 % avec deux passes de correction horizontale et verticale. Dans certaines applications, telles que les disques vidéo numériques, le taux d'erreur maximal est nota- blement plus faible. Il en résulte que le système de correction qui vient d'être décrit serait surdimensionné pour ces applica- tions. La figure 7 représente un mode de réalisation de sys- tème de correction selon l'invention qui permet de corriger des trames du type de la figure 1 comportant un taux d'erreur de 0,8 %. Ce système est similaire à celui de la figure 2B en ce qu'il comprend un circuit de calcul de syndromes 10', une mémoire de trame externe 12, des zones mémoire internes 14' à 16', un cir- cuit de calcul d'erreur 17', et un circuit de correction 21'. Les données d'une trame courante n à corriger arrivent sur un circuit de correction horizontale 90 qui corrige au vol les rangées de la trame à l'aide des données de parité horizon- tale HP. Le circuit 90 est un circuit de correction de type classique destiné à corriger des codes "unidimensionnels". Toute- fois, comme cela a été expliqué précédemment, le circuit 90 n'effectuera pas de correction si une rangée cormporte le nombre maximal d'erreurs (5 à la figure 1) ou plus. Dans ce cas, le circuit de correction 90 inscrit le rang VPOS de la rangée dans une mémoire 92. La rangée entière sera considérée comme douteuse. Deux mémoires similaires supplémentaires 93 et 94 stockent les positions des rangées douteuses des deux trames précédentes n-1 et n-2. Le circuit de calcul de syndromes 10' ne calcule, au vol, que les syndromes verticaux VS à partir des données corrigées horizontalement fournies par le circuit de correction 90. Les syndromes verticaux, de la manière précédemment décrite, sont calculés par mises à jour successives dans l'une (ici 14') des zones mémoire 14' à 16' utilisées de manière circulaire. Le marquage des rangées douteuses non-corrigées par le circuit de correction horizontal 90 fournit directement les posi- tions des erreurs éventuelles dans les colonnes et chaque syn- drome vertical permettra de trouver les valeurs des erreurs dans la colonne associée. Ainsi, dans l'exemple de la figure 1, chaque syndrome vertical permettra de trouver au plus 16 valeurs d'erreur. Si le circuit de correction horizontal 90 a marqué plus de 16 rangées non-corrigées, les erreurs ne pourront pas être corrigées. Le fait de connaître les positions des rangées dou- teuses simplifie notablement la procédure de correction d'erreur verticale. Dans un codage Reed-Solomon, les erreurs et les syndro- mes sont liés par la relation: ?(x)S(x) = (x) o X(x) est un polynôme dit de localisation d'erreur et n(x) un polynôme permettant de trouver les valeurs des erreurs. Le poly- nôme X(x) est formé par le produit des termes 1 + xcXP, o î est un élément non nul et non unitaire du corps de Galois, et p la position d'une erreur dans la colonne. Lorsque les valeurs et les positions des erreurs sont inconnues, on doit déterminer les deux polynômes X et n en mettant en oeuvre l'algorithme dit d'Euclide. Ceci représente un nombre de calculs important. Par contre, lors- que les positions sont connues, on connaît directement le poly- nôme B, et le polynôme n est obtenu directement à partir de la relation ci-dessus. Les valeurs des erreurs sont exprimées par: ç"à(UP) ep = -P (-) () c -P XrP) o X' (x) est le polynôme dérivé du polynôme B. Le polynôme xX' (x) est constitué par les seuls termes de puissances impaires du polynôme X(x). Lorsque les syndromes verticaux d'une trame n sont calculés dans la zone 14', un circuit 96 de calcul des polynômes Q et X agit sur la zone 15' associée à la trame n-1 tandis que le circuit de calcul d'erreurs 17' agit sur la zone 16' associée à la trame n-2. Chacune des zones 14' à 16' comporte une région supplé- mentaire destinée à recevoir les coefficients du polynôme X asso- cié à une trame. Ce polynôme X est unique pour toutes les colonnes de la trame, puisque les positions des erreurs éventuel- les sont les mêmes dans chaque colonne. Dans la zone mémoire 14', le polynôme X de la tranche n n'a pas encore été calculé. Dans la zone 15', les coefficients du polynôme X associés à la tranche n- 1 sont en cours de calcul. Finalement, dans la zone 16', le poly- nôme X associé à la tranche n-2 est exploité par le circuit de calcul d'erreurs 17' pour calculer les valeurs des erreurs. Dans la zone mémoire 15', le circuit de calcul 96 remplace chaque syndrome vertical par le polynôme Q correspon- dant. Pour ce faire, le circuit 96 lit chaque position d'erreur p dans la mémoire 93 et calcule le polynôme Q associé à chaque colonne par mises à jour successives selon la relation: Q(x) = (1 + xaP)Q(x), o p prend successivement toutes les positions d'erreur et Q(x) est initialement égal au syndrome S(x) associé à la colonne. De même, le polynôme X est mis à jour selon la relation: X(x) = (i+xaP)X(x), X(x) étant initialement égal à 1 (polynôme unitaire). De manière plus concrète, chaque coefficient Qfj est modifié selon la relation: Qj = Qj + aP nj-1 o, dans l'exemple de la figure 1, j varie de 15 à O pour chaque position d'erreur p. Les coefficients du polynôme X sont mis à jour selon la même relation. Le circuit de calcul d'erreurs 17' exploite les poly- nômes Q associés respectivement aux colonnes et le polynôme X commun stockés dans la zone 16' pour calculer les valeurs d'erreur successives ep des rangées douteuses de la trame n-2. De manière concrète, le numérateur N du rapport de la relation (1) ci-dessus est stocké dans un registre qui est mis à jour selon la relation: Np = c-P Np + j o j varie de 15 à 0 pour chaque position d'erreur p trouvée dans la mémoire 94. En faisant varier p dans l'ordre de stockage des positions dans la mémoire 94, les valeurs d'erreur ep seront obtenues dans l'ordre de transmission des rangées. Le dénominateur de la relation (1) ci-dessus est mis à jour de manière similaire à partir du polynôme X, sauf que l'indice j varie de 15 à 1 par valeurs impaires. Ensuite, ce dénominateur est inversé et multiplié par le numérateur de manière classique. Le circuit de correction 21' reçoit, de la zone mémoire 94, les positions p des rangées douteuses. Lorsqu'une position p correspond à la rangée en cours de transmission, les valeurs d'erreur ep fournies par le circuit de calcul 17' sont ajoutées respectivement aux données transmises par le circuit de correc- tion 21'. Selon une variante du mode de réalisation de la figure 7, si l'on dispose de suffisamment de puissance de calcul, la troisième zone mémoire 16' et le circuit de correction 21' peu- vent être omis. Alors, le circuit de calcul d'erreurs 17' agit sur la zone mémoire 15' après que le circuit 96 a écrit dans la zone 15' les polynômes n et B. Toutes les données d'une rangée douteuse sont supposées nulles, même celles qui sont correctes sans ambiguïté, et les syndromes verticaux sont calculés pour tenir compte de cela. Il en résulte que les valeurs d'erreur trouvées par le circuit 17' sont directement les données correctes des rangées douteuses. Le circuit 96 doit avoir calculé tous les polynômes n et le circuit 17' toutes les valeurs d'erreur d'une première rangée douteuse avant l'arrivée de la première rangée de parité verticale de la trame n. En effet, pendant la réception de chaque rangée de parité verticale, que l'on n'écrit pas dans la zone Ml de la mémoire 12, le circuit de correction 17' écrit dans la zone M2, à la place d'une rangée douteuse de la trame n-1, les valeurs d'erreur de la rangée douteuse. On corrige ainsi les rangées douteuses dans la mémoire 12 sans qu'il soit nécessaire d'accroître la vitesse d'accès à cette mémoire 12. Bien entendu, le mode de réalisation de la figure 7 et sa variante peuvent, comme le mode de réalisation de la figure 3, être utilisés avec un processeur 32 associé à une mémoire 34 dans laquelle sont envoyées les trames en attente de correction. REVENDICATIONS 1. Procédé de correction d'erreurs dans une trame de données comportant des données de parité horizontale (HP) permet- tant de corriger des erreurs dans les rangées de la trame à partir de syndromes horizontaux (HS) calculés sur les rangées, et des données de parité verticale (VP) permettant de corriger des erreurs dans les colonnes de la trame à partir de syndromes verticaux (VS) calculés sur les colonnes, caractérisé en ce qu'il comprend les étapes suivantes: calculer au vol (10) les syndromes horizontaux et verticaux d'une trame courante sur les données de la trame cou- rante en cours de réception dans une mémoire lente (12, 34) et stocker ces syndromes dans une zone mémoire rapide (14, 15); et - tandis que les données de la trame suivante sont reçues dans la mémoire lente, trouver (17) les valeurs et posi- tions des erreurs de la trame courante à partir des syndromes stockés dans la zone mémoire rapide. 2. Procédé de correction d'erreurs dans une trame de données comportant des données de parité horizontale (HP) permet- tant de corriger des erreurs dans les rangées de la trame à partir de syndromes horizontaux (HS) calculés sur les rangées, et des données de parité verticale (VP) permettant de corriger des erreurs dans les colonnes de la trame à partir de syndromes verticaux (VS) calculés sur les colonnes, caractérisé en ce qu'il comprend les étapes suivantes: - tandis que les données d'une trame courante sont reçues par rangées, tenter de corriger au vol les rangées de la trame courante à l'aide des données de parité horizontale et marquer les positions de rangées douteuses; calculer au vol (10') les syndromes verticaux (VS) de la trame courante sur les rangées corrigées et douteuses en cours de stockage dans une mémoire lente (12, 34) et stocker les syndromes verticaux dans une zone mémoire rapide (14', 15', 16'); et - tandis que les données de la trame suivante sont reçues, trouver (17') les valeurs des erreurs de la trame courante à partir des syndromes verticaux stockés dans la zone mémoire rapide, les positions de ces erreurs étant fournies par le marquage des rangées douteuses. 3. Procédé de correction d'erreurs selon la revendi- cation 1 ou 2, caractérisé en ce qu'il comprend l'étape consis- tant à corriger au vol (21) les données extraites de la mémoire lente (12) par les valeurs et positions trouvées. 4. Procédé de correction d'erreurs selon la revendi- cation 1 ou 2, caractérisé en ce que la mémoire lente (34) est gérée par un circuit d'exploitation (32) et les valeurs et posi- tions des erreurs de chaque trame sont fournies au circuit d'exploitation parmi les données de la trame suivante, le circuit d'exploitation étant prévu pour stocker chaque trame et la corriger lors de la réception des valeurs et positions des erreurs correspondantes. 5. Procédé de correction d'erreurs selon la revendi- cation 4, caractérisé en ce que chaque trame est stockée sans ses données de parité (HP, VP), les valeurs et positions des erreurs de la trame étant fournies au circuit d'exploitation (32) pendant la réception des données de parité de la trame suivante. 6. Procédé de correction d'erreurs selon la revendica- tion 3 ou 4, dans lequel les données de parité constituent avec les données restantes des codes Reed-Solomon, chaque coefficient d'un syndrome calculé sur une rangée ou une colonne de la trame étant la valeur prise par un polynôme, dont les coefficients sont constitués par les données de la rangée ou colonne, pour un élé- ment d'un corps de Galois élevé à une puissance correspondante, caractérisé en ce que les données de parité verticale sont entre- lacées dans les colonnes, le calcul de syndromes comprenant les étapes suivantes: - initialiser un premier registre auxiliaire (58) à un élément prédéterminé (a) du corps de Galois, élevé à une puis- sance (207) correspondant à la première donnée de chaque colonne; initialiser un deuxième registre auxiliaire (60) audit élément (î) du corps de Galois, élevé à une puissance (15) correspondant à la première donnée de parité verticale de la colonne; - initialiser à 1 un registre de variable (52); - mettre à jour le premier registre auxiliaire (58) par le produit de son contenu et de l'inverse dudit élément du corps de Galois à chaque arrivée d'une nouvelle donnée (ar) de la colonne, sauf lors de l'arrivée d'une donnée de parité verti- cale; - mettre à jour le deuxième registre auxiliaire (60) par le produit de son contenu et de l'inverse dudit élément du corps de Galois à chaque arrivée d'une nouvelle donnée de parité verticale de la colonne; - mettre à jour le registre de variable (52), pour chaque coefficient de syndrome, par le produit de son contenu et du contenu du deuxième ou premier registre auxiliaire, selon que la donnée couramment revue de la colonne est une donnée de parité verticale ou non; et - mettre à jour, dans la zone mémoire rapide (14), chaque coefficient de syndrome vertical par la sonmme (54) du coefficient de syndrome et du produit du contenu du registre de variable par la donnée couramment reçue (ar). 7. Procédé de correction d'erreurs selon la revendica- tion 4, dans lequel la trame de données comporte des signatures de vérification d'erreurs (CRC) dont chacune correspond au reste de la division par un polynôme générateur (g) d'un polynôme dont les coefficients sont les bits d'une série de données de la trame, caractérisé en ce qu'il comprend les étapes suivantes: - initialiser un premier registre (76), pour chaque erreur trouvée, aux coefficients du polynôme générateur (g) et le mettre à jour par le carré (78) de son contenu; - initialiser un registre à décalage (72) à la posi- tion de l'erreur dans la série et le cadencer en synchronisme avec les mises à jour du premier registre (76); et - initialiser un registre de signature (70) à la valeur de l'erreur et le mettre à jour par le produit de son contenu et du contenu du premier registre seulement lorsque le bit de poids le plus faible (LSB) du registre à décalage (72) est à 1, d'o il résulte que le registre de signature contient 1'influence de l'erreur sur la signature lorsque le registre à décalage a été parcouru. 8. Procédé de correction d'erreurs selon la revendica- tion 1, caractérisé en ce qu'il comprend l'étape consistant, tandis que les données de la trame suivante sont reçues, à remplacer, dans la zone mémoire rapide, les coefficients de chaque syndrome par les valeurs et positions des erreurs calcu- lées à partir du syndrome. 9. Procédé de correction d'erreurs selon la revendica- tion 2, caractérisé en ce qu'il comprend les étapes suivantes: - tandis que les données de la trame suivante sont reçues, remplacer, dans la zone mémoire rapide, les coefficients de chaque syndrome vertical par les coefficients d'un polynôme de détermination d'erreur (n) calculé à partir des coefficients du syndrome vertical et des positions des rangées douteuses marquees; - stocker les coefficients d'un polynôme de localisa- tion d'erreur (X) calculé à partir des positions des rangées douteuses marquées; et - calculer les valeurs des erreurs à partir des poly- nômes de détermination d'erreur et du polynôme de localisation d'erreur. 10. Procédé de correction d'erreurs selon la revendica- tion 9, caractérisé en ce qu'il comprend les étapes suivantes: - calculer les syndromes verticaux de la trame courante en annulant les données de chaque rangée douteuse; et - pendant la réception d'une rangée de données de parité verticale de la trame suivante, écrire les valeurs d'erreur calculées pour une rangée douteuse dans la mémoire lente à la place de cette rangée douteuse.