FR 2752338 A1 19980213 FR 9708021 A 19970626 TRANSISTOR EN COUCHE MINCE A SILICIURE La présente invention concerne un transistor en couche mince. et un procédé de fabrication de ce transistor, et plus particulièrement un transistor en couche mince en silicium polycristallin (ou au silicium polycristallin) présentant du siliciure, ainsi qu'un procédé de fabrication de ce transistor. Parmi les différents métaux qui peuvent former des siliciures, les métaux réfractaires tels que Mn, Ta, Ti, W et Cr, et des métaux quasi- nobles tels que Co, Ni et Pd sont très populaires. Un siliciure de haute qualité est facile à former et à attaquer, et présente des liaisons chimiques fortes. Parmi ces métaux formant des siliciures, les métaux quasi-nobles forment un siliciure à une température plus basse (de l'ordre de 200 C) sous la forme de M2Si (M étant le métal) avec plus de métal que de silicium. Tout particulièrement, le nickel est approprié comme matériau d'électrode du transistor en couche mince, du fait que le siliciure de nickel forme une couche longue et fine de siliciure, avec de faibles variations d'épaisseur sur la surface de la couche, ce qui assure une résistance uniforme du siliciure de nickel. En outre, le nickel forme un siliciure de basse résistance lorsqu'il réagit avec le silicium polycristallin. De façon générale, on a utilisé très largement des transistors en couche mince comme dispositif de pilotage des électrodes de pixel dans les afficheurs à cristal liquide, ou dans les dispositifs de commutation d'une SRAM. La structure d'un tel transistor en couche mince peut être classée selon la configuration d'une structure couche active-couche semi-conductrice. Entre autres, le type à empilement présente une couche semi-conductrice entre une électrode de grille et des électrodes de source et de drain, et le type coplanaire présente une électrode de grille et des électrodes de source et de drain disposées de part et d'autre de la couche semiconductrice. La figure 3 montre une vue en coupe transversale d'un transistor en couche mince à empilement classique. Le transistor en couche mince à empilement classique comprend des électrodes de source et des électrodes de drain 15 séparées d'une distance prédéterminée sur un substrat isolant 10, des couches semi-conductrices fortement dopées 16 sur chacune des électrodes de source et de drain 15, une couche semi- conductrice 11, qui sert de canal, formée sur les couches semi- conductrices fortement dopées 16 et sur le substrat isolant 10 entre les couches semi-conductrices fortement dopées 16. Un film isolant de grille 13 est formé sur la couche semi- 3 5 conductrice 11, une électrode de grille 14 en un matériau conducteur est formée sur une partie du film isolant de grille 13 correspondant à la portion de canal de la couche semi-conductrice 11. Toutefois, du fait que la couche semi-conductrice fortement dopée 16 est exposée à l'air, le rendement d'un tel transistor en couche mince empilé classique est faible. La figure 4 illustre une vue en coupe transversale d'un transistor en couche mince du type à empilement inverse, qui a été proposé pour résoudre ce problème. Le transistor en couche mince du type à empilement inverse comprend une électrode de grille 14 qui est formée sur un substrat isolant 10, un film isolant de grille 13, formé sur toute la surface de cette structure, une couche semi-conductrice 11 formée sur le film isolant de grille 13 au dessus de l'électrode de grille 14. En outre, les électrodes de source et de drain 15 sont formées en contact avec les deux côtés de la couche semi-conductrice 11, et des couches semi-conductrices fortement dopées 16 sont formées à l'interface entre la couche semi-conductrice 11 et les électrodes de source et de drain 15. De telles structures de transistor en couche mince sont appli- cables pour un transistor en couche mince en silicium amorphe. La figure 5 illustre une vue en coupe d'un transistor en couche mince copla- naire classique. Le transistor en couche mince du type coplanaire classique comprend une couche semi-conductrice 11, qui sert de canal, qui est formée de sili- cium polycristallin sur un substrat isolant 10, une couche d'arrêt des ions 17 formée d'un film de nitrure de silicium ou d'oxyde de silicium sur une portion centrale de la couche semi-conductrice 11, et des couches semi-conductrices fortement dopées 16 formées sur la couche semi-conductrice 11, des deux cotés des moyens d'arrêt des ions 17. En outre, un film isolant de grille 13 en oxyde de silicium ou en nitrure de silicium est formé sur toute la surface de la structure résultante, des portions de ce film étant enlevées pour découvrir une partie des couches semi-conductrices fortement dopées 16. Une électrode de grille 14 est formée sur le film isolant de grille 13 au dessus des moyens d'arrêt d'ions 17, et les électrodes de source et de drain 15 sont formées des deux côtés de l'électrode de grille 14, en contact avec la partie exposée des couches semi-conductrices fortement dopées 16. Ce transistor en couche mince du type coplanaire classique présente un problème de faible rendement du fait que les moyens d'arrêt des ions 17 (nitrure ou oxyde) est utilisé comme masque dans l'étape séparée d'injection des ions, ce qui complique le processus de fabrication. En conséquence, la présente invention concerne un transistor en couche mince en silicium polycristallin, présentant un siliciure, et un procédé de fabrication de ce transistor qui pallie sensiblement un ou plusieurs des problèmes dus aux limitations et aux inconvénients de l'art antérieur. Un objet de la présente invention est de fournir un transistor en couche mince en silicium polycristallin qui présente une capacité parasitaire faible. R\14600\14641 DOC -26 juin 1997 - 2/14 Un autre objet de la présente invention est de fournir un procédé de fabrication d'un transistor en couche mince qui soit un procédé de fabrication simple et qui permette d'améliorer le rendement de production. D'autres caractéristiques et avantages de l'invention apparaîtront de la descrip- tion qui suit, soit à la lecture de la description, soit à la mise en oeuvre de l'invention. Les objectifs et autres avantages de l'invention peuvent être réalisés et obtenus grâce aux moyens qui sont particulièrement décrits dans la description décrite, et dans ses revendications, ou encore dans les dessins joints. Pour atteindre ces objectifs et d'autres avantages de l'invention, le transistor en couche mince en silicium polycristallin, présentant du siliciure, comprend des couches de siliciure de faible capacité parasitaire et de faible résistivité en couche, qui sont prévues à la place des couches semi-conductrices dopées aux impuretés qui servent de couche de contact et qui sont habituellement formées par dopage par des ions de type n (par exemple des ions P) dans une couche semi-conductrice disposée sur un film isolant de grille sur une portion de la couche semi-conductrice qui doit être utilisée comme canal, et qui est formée sur un substrat isolant et par dopage par des ions de type n (par exemple des ions P) dans la couche semi-conductrice des deux côtés du film d'isolation de grille et par le dépôt de couches métalliques sur les couches semi-conductrices dopées pour former une électrode de grille, et des électrodes de grille et de drain. L'invention propose en conséquence un transistor en couche mince en silicium polycristallin comprenant: - un substrat; - une couche de silicium polycristallin sur le substrat; - un film isolant de grille sur la couche de silicium polycristallin; - une électrode de grille sur le film isolant de grille; et - des électrodes de source et de drain sur la couche semi-conductrice, disposées respectivement sur les côtés de l'électrode de grille, les électrodes de source et de drain étant constituées de couches de contact ohmique en siliciure. 3 0 Dans un mode de réalisation, l'électrode de grille est formée d'un siliciure. Dans un autre mode de réalisation, l'électrode de grille est formée d'un siliciure sur du silicium amorphe formé sur le film isolant de grille. Dans encore un autre mode de réalisation, l'électrode de grille est formée d'un siliciure sur du silicium amorphe dopé formé sur le film isolant de grille. L'invention propose aussi un transistor en couche mince en silicium polycristallin comprenant: - un substrat; - une couche de silicium polycristallin sur le substrat; R 1 -m.1 1,}14{41 Di ()( -26jtlin 1997-3/14 - un film isolant de grille sur la couche de silicium polycristallin; - un premier siliciure servant d'électrode de grille sur le film isolant de grille; et - des second et troisième siliciures servant d'électrodes de source et de drain sur la couche de silicium polycristallin, disposés respectivement sur les côtés du premier siliciure. De préférence, le siliciure comprend un ou plusieurs des siliciures de nickel, de Mn, de Ta, de Ti, de W, de Cr, de Co ou de Pd. Le canal entre les électrodes de drain et de source présente avantageusement une largeur de 39 à 79 micromètres et une longueur de 13 à 33 micromètres. Dans un mode de réalisation, le transistor présente un courant de fuite d'environ 10-10 A et un rapport de courant entre l'état passant et l'état bloqué supérieur à 106. L'invention propose encore un procédé de fabrication d'un transistor en couche mince en silicium polycristallin coplanaire du type auto-aligné, comprenant les étapes de: - formation d'une couche de silicium polycristallin. sur un substrat isolant; - formation d'un film isolant de grille sur la couche de silicium polycristallin; - formation d'une couche de silicium amorphe sur le film isolant de grille; - enlèvement sélectif de la couche de silicium amorphe et du film isolant de grille, de sorte à les laisser subsister sur une région de canal; - conversion de la couche de silicium amorphe en un siliciure de sorte à former une électrode de grille; et - conversion de la couche de silicium polycristallin sur les côtés du film isolant de grille en siliciure de sorte à former des électrodes de source et de drain. La couche de silicium polycristallin peut être recuite au laser. La couche de silicium polycristallin peut aussi être cristallisée à l'état solide. Avantageusement, le siliciure inclut un ou plusieurs des siliciures de nickel, de Mn, de Ta, de Ti, de W, de Ca, de Co ou de Pd. Dans un mode de réalisation, la couche de silicium amorphe est dopée avant l'étape de formation du siliciure. Dans un autre mode de réalisation, la couche de silicium amorphe sur les côtés du film isolant de grille est dopée avant l'étape de formation du siliciure. De préférence, le film isolant de grille est formé d'un film de nitrure. On peut aussi prévoir la formation d'un canal d'une largeur d'environ 59 micromètres et d'une longueur d'environ 23 micromètres. R \14600\14641 DO('-26 jui 1997-4/14 Dans un mode de réalisation, le transistor en couche mince en silicium polycristallin est formé de sorte à avoir un courant de fuite inférieur à 10-10 A et un rapport entre le courant à l'état passant et à l'état bloqué supérieur à 106. L'invention propose enfin un procédé de fabrication de transistor en couche mince en silicium polycristallin planaire du type autoaligné, comprenant les étapes de: - formation d'une première couche semiconductrice sur un substrat isolant; - formation d'un film isolant de grille sur la couche semi-conductrice; - formation d'une seconde couche semi-conductrice sur le film isolant de grille; - structuration du film isolant de grille et de la seconde couche semi-conductrice pour exposer des première et seconde portions latérales de la première couche semi-conductrice; - dopage ionique de la seconde couche semi-conductrice et des première et seconde portions latérales de la première couche semiconductrice; et - formation d'une couche de siliciure sur le film et les première et seconde portions latérales de la couche semi-conductrice. Dans un mode de réalisation, la couche de silicium polycristallin est recuite par laser. Dans un autre mode de réalisation, la couche de silicium polycristallin est cristallisée à l'état solide. De préférence, le siliciure inclut un ou plusieurs des siliciures de nickel, de Mn, Ta, Ti, W, Cr, Co, Pd. Le film isolant de grille est avantageusement formé d'un film de nitrure. On peut prévoir la formation d'un canal d'une largeur comprise entre 39 et 79 jtm et d'une longueur comprise entre 13 et 33 rtm. De préférence, le transistor en couche mince en silicium polycristallin est formé de sorte à avoir un courant de fuite inférieure à 10-10 A et un rapport entre le courant à l'état passant et à l'état bloqué supérieur à 106. La description générale qui précède et la description détaillée qui suit ne sont données qu'à titre d'exemple d'explication et ne sont supposées que donner une explication de l'invention telle que revendiquée. Les dessins joints, qui font partie de la présente description, illustrent les modes de réalisation de l'invention et, en liaison avec la description, permettent d'expliquer les principes de l'invention. Sur ces dessins: - la figure 1 montre une photographie au microscope électronique de la surface de siliciure de nickel fabriqué selon un mode de réalisation préféré de l'invention R,I 11 -h 1 1I)()C - 2 il 1)997 5/14 - la figure 2 montre la courbe de la résistivité en couche en fonction de la tempé- rature de recuit du siliciure de nickel, qui est formé à partir de nickel déposé sur du silicium amorphe dopé aux ions, selon un mode de réalisation préféré de la présente invention; - la figure 3 est une vue en coupe transversale d'un transistor en couche mince du type à empilement classique; - la figure 4 est une vue en coupe d'un transistor en couche mince du type à empilement inverse; - la figure 5 est une vue en coupe d'un transistor en couche mince coplanaire classique; - la figure 6 est une vue en coupe transversale d'un transistor en couche mince en silicium polycristallin présentant du siliciure selon un mode de réalisation préféré de la présente invention; - les figures 7A et 7B illustrent les étapes de fabrication du transistor en couche mince en silicium polycristallin avec du siliciure selon un mode de réalisation préféré de la présente invention; - les figures 8A et 8B illustrent les caractéristiques et les propriétés de transition et de sortie d'un transistor en couche mince en silicium polycristallin recuit au laser, présentant un siliciure selon un mode de réalisation préféré de la présente invention; et - les figures 9A et 9B illustrent respectivement les propriétés de transition et de sortie d'un transistor en couche mince en silicium polycristallin cristallisé à l'état solide présentant du siliciure selon un mode de réalisation préféré de la présente invention. Il est maintenant fait référence en détail aux modes de réalisation préférés de la présente invention dont des exemples sont illustrés dans les dessins joints. La figure 1 est une photographie au microscope électronique de la surface de siliciure de nickel fabriqué selon un mode de réalisation préféré de la présente invention. Le silicium de nickel est formé par dépôt chimique en phase vapeur au plasma de silicium amorphe, en une épaisseur d'environ 300 Angstroems, sur un substrat à une température de 250 C avec une puissance HF de 15 watts, par implantation d'ions avec une dose d'ions phosphore de 1017 à 10l8/cm2, par dépôt cathodique à hautes fréquences de nickel en une épaisseur de 100 Angstroems pendant 15 secondes à une température de 200 C et par recuit à une température de 260 C pendant une heure. Comme on peut le voir sur la photographie, des cristaux de siliciure uniformes croissent. La figure 2 montre une représentation graphique de la résistivité en couche en fonction de la température de recuit du siliciure de nickel qui est formé à partir du \4(,1} P[O414 1)O(' - 26juin 1997 - 6/14 nickel déposé sur le silicium amorphe dopé aux ions. La durée de recuit est de une heure dans chaque cas. Le graphique montre que bien que la résistivité en couche ou résistivité surfacique soit d'environ 50 ohms/cm2 lorsque la température de recuit est d'environ 200 C, la résistivité en couche décroît brutalement en dessous de 5 ohms/cm2 lorsque la température de recuit est au dessus de 230 C. La résistivité en couche est dans une plage d'environ 1 ohm/cm2 lorsque les températures de recuit sont au dessus de 260 C. L'extrapolation de cette courbe indique que la résistivité en couche serait substantiellement constante, même si on augmentait encore la température de recuit. Ainsi, le siliciure de nickel peut être applicable à un transistor en couche mince en silicium polycristallin du type auto-aligné, du fait que le siliciure de nickel présente une résistance d'électrode faible, ce qui est nécessaire pour un transistor en couche mince en silicium polycristallin. La figure 6 illustre une vue en coupe transversale d'un transistor en silicium polycristallin, présentant du siliciure selon un mode de réalisation préféré de la présente invention. En référence à la figure 6, le transistor en couche mince en sili- cium polycristallin comprend une couche semi-conductrice 11, qui est formée sur un substrat isolant 10 réalisé en quartz ou en verre, ou sur un film d'oxyde déposé sur ce substrat; un film isolant de grille 13 formé d'un film d'oxyde ou de nitrure, est déposé sur toute la surface de cette structure, et des portions en sont enlevées pour exposer des portions de la couche semi-conductrice 11. Les couches semiconduc- trices fortement dopées 16 sont formées sur le film isolant de grille 13 et sur les portions exposées de la couche semi-conductrice 11, et des couches de siliciure de nickel dopé 12 sont formées au-dessus des couches semi-conductrices fortement dopées 16. Les couches de siliciure de nickel dopés 12 et les couches semi- conductrices fortement dopées 16 constituent ensemble l'électrode de grille 14 au dessus du film isolant de grille 13, et les électrodes de source et de drain 15 au dessus de la couche semi-conductrice 11. Dans ce mode de réalisation, le film isolant de grille 13 et la couche semi- conductrice 16 disposée au dessus de celui-ci bloquent ou empêchent l'injection d'ions dans la région de canal de la couche semi- conductrice 11. Il devient ainsi possible d'injecter des ions dans la couche semi-conductrice 11 des deux côtés du film isolant de grille 13, et au dessus du film isolant de grille 13, de sorte à former des couches semi-conductrices fortement dopées 16; ce traitement est effectué avant de former les couches de siliciure de nickel 12. Ceci élimine le besoin de moyens d'arrêt des ions. En conséquence, le transistor en couche mince en silicium polycristallin selon la présente invention n'implique pas d'étapes de formation de moyens d'arrêt des ions, du fait qu'une couche semi-conductrice est formée sur le film isolant de grille et est convertie en siliciure. En outre, ce transistor en couche R I' h,11 1'll.1 1)(U -2( il1997-7/14 mince présente un procédé de fabrication simple et un rendement de production plus élevé, du fait que l'électrode de grille de la couche de siliciure de nickel, sur le film isolant de grille, forme une structure autoalignée avec les régions de source et de drain. Les figures 7A et 7B illustrent un procédé de fabrication d'un transistor en couche mince en silicium polycristallin avec du siliciure, selon un mode de réalisa- tion préféré de la présente invention. En référence à la figure 7A, une couche semi-conductrice 11 et un film isolant de grille 13 sont successivement formés sur le substrat isolant 10. Une autre couche semi-conductrice est formée sur le film isolant de grille 13. La couche semi- conductrice sur le film isolant de grille 13 et le film isolant de grille 13 sont structurés en même temps, puis ensuite on procède à un traitement aux ions de sorte à former des couches semi-conductrices fortement dopées 16, dans la couche semi- conductrice au dessus du film isolant de grille, et dans la couche semiconductrice exposée 11 des deux côtés du film isolant de grille 13. En référence à la figure 7B, on dépose du nickel par pulvérisation cathodique à hautes fréquences, en une épaisseur de 30 Angstroems, sur les couches semi- conductrices fortement dopées 16, de sorte à former des couches de siliciure de nickel 12, au dessus du film isolant de grille 13 et sur les deux côtés du film isolant de grille 13. Pour la pulvérisation cathodique, une cible de nickel de pureté 6N est préchauffée pendant 10 minutes à une température de 200 C, sous un vide initial de 3 x 10-6 Torr (1 Torr = 133,322 Pa). La pulvérisation est effectuée avec une puissance de haute fréquence de 75 watts pendant 5 secondes. Ensuite, le substrat est recuit sous atmosphère d'argon pendant 1 heure, à une température de substrat de 260 C, de façon à former des couches de siliciure de nickel 12. Le nickel résiduel, qui n'a pas réagi avec le silicium, est enlevé à l'aide d'un mélange de HNO3 et de HCI dans un rapport 1:5. La figure 8A illustre les propriétés de transition d'un transistor en couche mince en silicium polycristallin, recuit au laser, avec du siliciure de nickel dopé selon un mode de réalisation préféré de la présente invention. Le transistor en couche mince en silicium polycristallin présente une largeur et une longueur de canal de 37 à 79 micromètres par 13 à 33 micromètres, par exemple. La mobilité d'effet de champ et la tension de seuil obtenues pour une tension de drain de 1 volt sont de, respectivement, 30,6 cm2/V.s et de 0,5 V. La figure montre que le courant de fuite est de l'ordre de 10-10 A, et que le rapport de courant dans l'état passant et dans l'état bloqué est supérieur à 106. La figure 8B illustre les propriétés de sortie du transistor en couche mince avec du silicium polycristallin recuit au laser, avec du siliciure de nickel dopé selon un R.\1460 1464 I DO(' - 26 juin 1997 - 8/14 mode de réalisation préféré de la présente invention. La figure 8B ne montre pas d'effet de conduction localisée, ni d'effet de non linéarité, même lorsque la tension de drain est faible. La figure 9A est un graphique montrant les caractéristiques de transition d'un transistor en couche mince en silicium polycristallin cristallisé à l'état solide, avec du siliciure de nickel dopé selon un mode de réalisation préféré de la présente invention. Le transistor en couche mince en silicium polycristallin présente une largeur et une longueur de canal de 39 à 79 micromètres par 13 à 33 micromètres, par exemple. La figure montre que le courant de fuite est inférieur à 10-10 A, et que le rapport des courants dans l'état passant et dans l'état bloqué est supérieur à 106. La figure 9B est un graphique montrant les caractéristiques de sortie du transistor en couche mince en silicium polycristallin cristallisé à l'état solide, avec du siliciure de nickel selon un mode de réalisation préféré de la présente invention. La figure 9B montre l'absence d'effet de conduction localisée et d'effet de non linéarité, même lorsque la tension de drain est faible. Le transistor en couche mince en silicium polycristallin cristallisé de la présente invention présente respectivement une mobilité d'effet de champ et une tension de seuil de 9,6 cm2/V.s et de 5,9 Volts qui sont calculées pour une transductance de canal gd, en fonction de la tension de grille obtenue dans la région linéaire de la courbe de propriétés de sortie. Il apparaîtra clairement à l'homme de l'art que diverses modifications et varia- tions du transistor en couche mince en silicium polycristallin avec du siliciure et un procédé de fabrication de ce transistor peuvent être réalisés sans s'écarter de l'esprit de l'invention. "I,. . 4 I1)()( 2()ll 197 - 9/14 REVENDICATIONS 1.- Un transistor en couche mince en silicium polycristallin comprenant: un substrat (10); - une couche de silicium polycristallin (11) sur le substrat; - un film isolant de grille (13) sur la couche de silicium polycristallin (11); - une électrode de grille (14) sur le film isolant de grille (13); et - des électrodes de source et de drain (15) sur la couche semiconductrice, dispo- sées respectivement sur les côtés de l'électrode de grille, les électrodes de source et de drain étant constituées de couches de contact ohmique en siliciure. 2.- Un transistor en couche mince en silicium polycristallin selon la revendication 1, caractérisé en ce que l'électrode de grille est formée d'un siliciure. 3.- Un transistor en couche mince en silicium polycristallin selon la revendication 1 ou 2, caractérisé en ce que l'électrode de grille est formée d'un siliciure sur du silicium amorphe formé sur le film isolant de grille (13). 4.- Un transistor en couche mince en silicium polycristallin selon la revendication 1 ou 2, caractérisé en ce que l'électrode de grille est formée d'un siliciure sur du silicium amorphe dopé formé sur le film isolant de grille (13). 5.- Un transistor en couche mince en silicium polycristallin comprenant: un substrat (10); - une couche de silicium polycristallin (11) sur le substrat (10) - un film isolant de grille (13) sur la couche de silicium polycristallin (11); - un premier siliciure (14) servant d'électrode de grille sur le film isolant de grille (13); et - des second et troisième siliciures servant d'électrodes de source et de drain sur la couche de silicium polycristallin, disposés respectivement sur les côtés du premier siliciure. 6.- Un transistor en couche mince selon la revendication 5, caractérisé en ce que le siliciure comprend un ou plusieurs des siliciures de nickel, de Mn, de Ta, de Ti, de W, de Cr, de Co ou de Pd. R.\14600\14641 I DOC - 26 juin 1997 - 1(0/14 7.- Un transistor en couche mince selon la revendication 5 ou 6. caractérisé en ce que le canal entre les électrodes de drain et de source présente une largeur de 39 à 79 micromètres et une longueur de 13 à 33 micromètres. 8.- Un transistor en couche mince selon la revendication 5, 6 ou 7, caractérisé en ce qu'il présente un courant de fuite d'environ 10-10 A et un rapport de courant entre l'état passant et l'état bloqué supérieur à 106. 9.- Un procédé de fabrication d'un transistor en couche mince en silicium polycristallin coplanaire du type auto-aligné, comprenant les étapes de: formation d'une couche de silicium polycristallin (11) sur un substrat isolant (10); - formation d'un film isolant de grille (13) sur la couche de silicium polycristallin (11); - formation d'une couche de silicium amorphe (16) sur le film isolant de grille (13); - enlèvement sélectif de la couche de silicium amorphe et du film isolant de grille, de sorte à les laisser subsister sur une région de canal; - conversion de la couche de silicium amorphe en un siliciure de sorte à former une électrode de grille (14); et - conversion de la couche de silicium polycristallin sur les côtés du film isolant de grille en siliciure de sorte à former des électrodes de source et de drain (15). 10.- Un procédé selon la revendication 9, caractérisé en ce que la couche de silicium polycristallin est recuite au laser. 11i.- Un procédé selon la revendication 9, caractérisé en ce que la couche de silicium polycristallin est cristallisée à l'état solide. 12.- Un procédé selon la revendication 9 à 11, caractérisé en ce que le siliciure inclut un ou plusieurs des siliciures de nickel, de Mn, de Ta, de Ti, de W, de Ca, de Co ou de Pd. 13.- Un procédé selon la revendication 9 à 12, caractérisé en ce que la couche de silicium amorphe est dopée avant l'étape de formation du siliciure. R I.'l,1l,1 1 4 1 1)()(1 - 2(j lUin 1997 - 1 1/14 14.- Un procédé selon l'une des revendications 9 à 12, caractérisé en ce que la couche de silicium amorphe sur les côtés du film isolant de grille est dopée avant l'étape de formation du siliciure. 15.- Un procédé selon l'une des revendications 9 à 14, caractérisé en ce que le film isolant de grille est formé d'un film de nitrure. 16.- Un procédé selon l'une des revendications 9 à 15, caractérisé par la formation d'un canal d'une largeur d'environ 59 micromètres et d'une longueur d'environ 23 micromètres. 17.- Un procédé selon l'une des revendications 9 à 16, caractérisé en ce que le transistor en couche mince en silicium polycristallin est formé de sorte à avoir un courant de fuite inférieur à 10-10 A et un rapport entre le courant à l'état passant et à l'état bloqué supérieur à 106. 18.- Un procédé de fabrication de transistor en couche mince en silicium polycristallin planaire du type autoaligné, comprenant les étapes de: formation d'une première couche semi-conductrice (11) sur un substrat (10) isolant; - formation d'un film isolant de grille (13) sur la couche semi-conductrice (11); - formation d'une seconde couche semi- conductrice (16) sur le film isolant de grille (13); - structuration du film isolant de grille (13) et de la seconde couche semi-conductrice (16) pour exposer des première et seconde portions latérales de la première couche semi-conductrice (11); - dopage ionique de la seconde couche semi-conductrice (16) et des première et seconde portions latérales de la première couche semi-conductrice; et - formation d'une couche de siliciure sur le film et les première et seconde portions latérales de la couche semi-conductrice. 19.- Un procédé selon la revendication 18, caractérisé en ce que la couche de silicium polycristallin est recuite par laser. 20.- Un procédé selon la revendication 18, caractérisé en ce que la couche de silicium polycristallin est cristallisée à l'état solide. 21.- Un procédé selon la revendication 18, 19 ou 20, caractérisé en ce que le siliciure inclut un ou plusieurs des siliciures de nickel, de Mn, Ta, Ti, W, Cr, Co, Pd. R:\14600\14(,4 I DOC - 26 jii 19'7 - 12/14 22.- Un procédé selon l'une des revendications 18 à 21, caractérisé en ce que le film isolant de grille est formé d'un film de nitrure. 23.- Un procédé selon l'une des revendications 18 à 22, caractérisé par la formation d'un canal d'une largeur comprise entre 39 et 79 grm et d'une longueur comprise entre 13 et 33 ptm. 24.- Un procédé selon l'une des revendications 18 à 23, caractérisé en ce que le transistor en couche mince en silicium polycristallin est formé de sorte à avoir un courant de fuite inférieure à 10-10 A et un rapport entre le courant à l'état passant et à l'état bloqué supérieur à 106. 1 I 24 141 1)()(' - 26 jiln 1997 - 13/14