FR 2756664 A1 19980605 FR 9714436 A 19971118 La présente invention concerne les dispositifs à semiconducteur et, plus particulièrement, des dispositifs à semiconducteur à référence commandée par porte MOS (à porte MOS) qui sont formés à l'aide d'un nombre réduit d'opérations de masquage ne comportant qu'un nombre minimal d'alignements critiques. Les dispositifs à porte MOS sont bien connus dans la technique et comprennent des dispositifs tels que les dispositifs à porte MOS décrits dans le brevet de Taiwan n0 80047 délivré le 3 décembre 1996. Ces dispositifs comportent des MOSFET de puissance, des thyristors à porte MOS, des transistors bipolaires à grille isolée (IGBT), des dispositifs blocables par la gâchette, etc. Les procédés de fabrication de ces dispositifs comportent typiquement un certain nombre d'opérations de masquage lithographique qui comportent des opérations d'alignement critique de masques. Chacune de ces opérations d'aligne- ment critique augmente le temps de fabrication et le coût, tout autant qu'elles constituent des sources possibles de défauts des dispositifs. Il est donc souhaitable de minimiser le nombre d'alignements critiques nécessaires ainsi que de réduire le nombre d'opérations de masquage afin d'améliorer le rendement de fabrication et de réduire le coût de fabrication. L'invention propose un procédé nouveau de fabrication de dispositifs de puissance à porte MOS à canal P dans lequel on forme des cellules de dispositifs à canal P en n'utilisant que trois ou quatre opérations de masquage avec un seul alignement critique lors de l'opération de masquage avec contact. On forme sur le dessus d'un substrat de silicium de type P- une couche d'oxyde de grille et une couche de silicium polycristallin. Une première opération de masquage photolithographique définit une région de corps ou de canal de type N pour chacune des cellules, ou bandes, du dispositif, ainsi qu'une région de source de type P* disposée à l'intérieur de la région de corps de type N de la cellule de MOSFET. On fait ensuite appel à une deuxième opération de masquage photo- lithographique, qui s'aligne sur une petite zone centrale située audessus des régions de type P4 de chacune des cellules, ou bandes, du dispositif. Une gravure anisotrope d'oxyde forme, dans une couche d'oxyde protectrice couvrant le dispositif, des ouvertures qui atteignent la surface du silicium. Il lui fait suite une gravure anisotrope de silicium, qui produit, dans la surface du silicium, un trou peu profond centré sur les régions de type P. Le trou est suffisamment profond pour tailler dans les régions de type P* et atteindre les régions de corps ou les canaux de type N sous-jacents. L'alignement du deuxième masque, qui est le masque avec contact, est le seul alignement critique existant dans le procédé. On effectue une forte implantation de contact de base au travers de la fenêtre de contact, après que le trou a été réalisé par gravure du silicium, mais avant le dépôt du métal sur la plaquette. Cette implantation forte de contact de base est alors suivie d'une gravure isotrope qui attaque latéralement l'oxyde protecteur se trouvant audessus de l'oxyde de grille de façon à exposer des épaulements, se trouvant au niveau de la surface de silicium de la puce, qui entourent les ouvertures formées par gravure s'étendant dans les régions de cellules de type N*. Après cela, une couche conductrice, qui peut être une couche métallique, est déposée sur la surface et remplit les trous via la région de type P', de manière à venir en contact avec les régions de corps de type N et à chevaucher les épaulements entourant les régions de sources de type P* au niveau de la surface de silicium. Par conséquent, un bon contact est établi avec la source P* et avec la région de type N sous-jacente. On note que ce contact entre la région de corps sous-jacente de type N et la région de source de type P' est souhaitable pour court-circuiter le transistor parasite qui apparaît de manière inhérente dans chaque structure de cellule d'un dispositif à porte MOS. On utilise un troisième masque pour faire subir un tracé de motif au métal, cette opération étant suivie d'un frittage et d'une métallisation de la face dorsale. Aucun recuit n'est nécessaire avant la métallisation, puisque la température de frittage est suffisamment élevée pour activer l'agent dopant afin d'obtenir une faible résistance de contact entre le métal et les régions de corps, mais est suffisamment basse pour être tolérée après que le métal a été déposé. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleures compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est une vue en section droite d'une partie d'une puce comprise à l'intérieur d'une plaquette de silicium après qu'une couche d'oxyde de grille et une couche de silicium polycristallin ont été formées sur celle-ci et après qu'une première couche d'agent photosensible du type réserve a été déposée sur le dessus de la couche de silicium polycristallin et a fait l'objet d'un tracé de motif; la figure 2 montre la structure de la figure 1 après que des ouvertures ont été formées dans les couches d'oxyde de grille et de silicium polycristallin, que des régions de type N légèrement dopées et des régions de type P' ont été formées dans les ouvertures, qu'une couche d'oxyde basse température (LTO) a été déposée, qu'une deuxième couche d'agent photosensible a été déposée et soumise à un tracé de motif, que la couche de LTO a été gravée et que le silicium a été gravé de manière anisotrope pour qu'il se forme un creux dans la région de type P*; la figure 3 montre la structure de la figure 2 après une implantation de type N' dans les ouvertures ménagées dans le silicium; la figure 4 montre la structure de la figure 3 à la suite d'une gravure isotrope qui a attaqué latéralement la couche de LTO; la figure 5 montre la structure de la figure 4 à la suite de l'élimination de la deuxième couche d'agent photosensible et du dépôt d'une couche métallique de contact de source; la figure 6 est une vue en section droite d'un autre mode de réalisation de l'invention, qui montre une partie d'une puce après qu'une couche d'oxyde champ a été formé sur celle-ci et a fait l'objet d'un tracé de motif, et après le dépôt ultérieur d'une couche d'oxyde de grille d'une couche de silicium polycristallin; et la figure 7 montre la structure de la figure 6, après l'application d'un tracé de motif et d'une gravure à la couche de silicium polycristallin. La description, faite ci-après, du mode de réalisation préféré de l'invention décrit la fabrication d'un dispositif MOSFET de puissance à canal P. Toutefois, toute modification appropriée des jonctions peut être employée pour utiliser le même processus en vue de la fabrication d'un autre dispositif à porte MOS à canal P, comme un IGBT ou un thyristor à porte MOS. Le dispositif présente de préférence une topologie en cellules hexagonales. Toutefois, il apparaîtra évident à l'homme de l'art que le processus s'applique tout aussi bien à des cellules présentant une quelconque structure poly- gonale, comme des cellules carrées ou rectangulaires, qu'elles soient décalées ou suivant une ligne, ainsi qu'à des structures interdigitées. On se reporte d'abord à la figure 1, qui montre une partie d'une plaquette, ou d'une puce, qui possède une structure répétitive. Seuls quelques-uns des éléments sont représentés en section droite. La plaquette peut être de toute taille voulue et peut être découpée en une pluralité de puces. Dans cette description, on échange parfois les termes "puce" et "plaquette". La figure 1 représente une plaquette possédant un corps 30 de type P-, formé de silicium monocristallin. De préférence, le corps 30 de type PF est une couche épitaxiale ayant cru sur le dessus d'un substrat de type P' (non représenté). Un contact de drain (ou d'anode) peut être connecté au substrat de type Pr et peut être disponible pour la connexion en l'une ou l'autre surface de la puce. La première opération du procédé selon l'invention est la formation d'une couche d'isolation 31 sur le dessus du corps 30 de type PF. La couche d'isolation 31 peut être réalisée par croissance thermique de dioxyde de silicium et peut avoir une épaisseur comprise entre 10 et 150 nm (100 et 1 500 ). On dépose ensuite une couche de silicium polycristallin 32 sur le dessus de la couche d'oxyde 31, cette couche ayant par exemple une épaisseur de 750 nm (7 500 ). La couche de silicium polycristallin peut être formée de toute manière voulue, mais, de préférence, elle est formée par dépôt et est ensuite fortement dopée par implantation d'arsenic ou à l'aide d'une opération ultérieure de dopage CVD (dépôt chimique sous forme vapeur). Après le dépôt de la couche de silicium polycristallin 32, on forme sur le dessus de la couche de silicium polycristallin une première couche d'agent photosensible de type réserve 33 appropriée, et on lui applique un tracé de motif au cours d'une opération appropriée de masquage photolithographique afin de former dans l'agent photosensible des ouvertures allant jusqu'à la surface de la couche de silicium polycristallin 32. On grave ensuite la couche de silicium polycristallin à l'aide d'une opération de gravure anisotrope ultérieure, qui forme des ouvertures correspondantes descendant jusqu'à la couche d'oxyde de grille représentée sur la figure 2. De préférence, les parois latérales de silicium polycristallin doivent être aussi proches de la verticale que cela est possible de manière à définir avec précision les opérations d'implantation ultérieures. Après cela, on peut retirer la couche d'oxyde de grille exposée sous- jacente à l'aide d'une opération de gravure isotrope par voie humide ou à l'aide d'une opération de gravure anisotrope. Toutefois, il est également possible de laisser, au cours de cette opération, l'oxyde de grille intact, puis d'effectuer les opérations d'implantation ultérieures avec une énergie suffisamment élevée pour permettre de pénétrer dans la mince couche d'oxyde de grille. Les gravures anisotrope et isotrope ci-dessus utilisées sont bien connues de l'homme de l'art et, pour ces opérations, on peut choisir tout procédé de gravure approprié. Après cela, on élimine la couche d'agent photosensible et on implante une dose relativement légère d'arsenic ou de phosphore au travers des ouvertures ménagées dans les couches de silicium polycristallin et jusque dans le silicium exposé. Suite à l'implantation, les éléments implantés de type N diffusent pour former des régions de canal 40 et 41. Les valeurs de la dose et de l'énergie d'implantation et celles du temps de diffusion et de la température sont déterminées sur la base de la profondeur et de la distribution voulues des régions de canal, comme cela est bien connu dans la technique. On implante ensuite une dose relativement élevée de bore (implantation P1) par les ouvertures ménagées dans la couche de silicium polycris- tallin afin de former ultérieurement les régions de source 50 et 51. On peut faire suivre cette opération d'une opération de diffusion. Après cela, et comme représenté sur la figure 2, on fait déposer une couche d'oxyde basse température (LTO) 60 sur le dessus de la surface de la plaquette, avec une épaisseur d'environ 600 à 800 nm (6 000 à 8 000 ). Après le dépôt de la couche de LTO 60, les régions de type P1 50 et 51 se forment par diffusion. On choisit également les valeurs relatives à l'énergie et à la dose d'implantation P' et celle du temps de diffusion et de la température de façon à obtenir une profondeur moins importante que pour les régions de canal de type N et que ces régions soient entourées par les régions de canal de type N. En effectuant la diffusion après le dépôt de la couche LTO 60, on fait en sorte que la couche LTO se densifie également pour les conditions de diffusion. On notera que cette opération a produit des régions de canal annulaires et 56 pour les deux cellules qui sont représentées. Ces régions de canal s'étendent au-dessous de segments respectifs de la couche de silicium polycristallin 32, ce qui définit la grille de silicium polycristallin pour chaque cellule, et sont inversibles lors de la connexion d'un potentiel de grille à la couche de silicium polycristallin 32. La couche de silicium polycristallin 32 aura une configuration en réseau entre les cellules si les cellules ont une structure polygonale. Ce réseau s'étendra, au niveau de ses côtés, ou bords, au-dessus des régions de canal sous-jacentes à l'intérieur des cellules. Après cela, et comme représenté sur la figure 2, on applique une deuxième couche d'agent photosensible 61 sur le dessus de la couche de LTO 60 et on lui applique un tracé de motif à l'aide d'une deuxième opération de masquage afin de former des petites ouvertures centrales bien alignées qui sont situées sur l'axe de chacune des cellules respectives ou suivant la longueur de bandes dans le cas o on utilise une géométrie interdigitée. Il s'agit là de la seule opération d'alignement critique ayant lieu dans le procédé. Si on utilise une structure cellu- laire, les ouvertures formées dans l'agent photosensible 61 auront un diamètre d'environ 1,5 à 2 /n. Ces dimensions dépendent du processus photolithographique et du système de contact métal-silicium. Après la formation des ouvertures dans l'agent photosensible, on grave la couche de LTO 60 à l'aide d'une opération de gravure anisotrope d'oxyde de façon à former une ouverture centrale qui atteint la surface de silicium. Ensuite, une autre gravure anisotrope effectuée dans la surface exposée du silicium forme des trous 70 et 71 qui pénètrent dans les régions du type P* 50 et 51 et atteignent les régions de type N 40 et 41 pour chaque cellule. Du fait de la couche de LTO, les trous, ou creux, formés dans la surface de silicium ont un diamètre plus petit que les ouvertures formées dans le silicium polycristallin. Après cela, comme représenté sur la figure 3, on implante une dose de x 10'4 atomes par centimètre cube d'arsenic ou de phosphore, ou une dose supérieure, dans le substrat de silicium exposé par la gravure des trous afin de former des régions de base de type N* 75 et 76 dans les régions de type N 40 et 41. Les implantations s'effectuent à une énergie d'environ 80 keV. Après cela, comme représenté sur la figure 4, on expose la plaquette de silicium à une gravure isotrope par voie humide qui attaque latéralement le LTO et l'oxyde de grille, s'il y en a, jusqu'à des diamètres 82 et 83. La gravure expose, pour une cellule hexagonale, ou polygonale, un épaulement de la surface de la puce de silicium, qui s'étend autour des ouvertures 70 et 71. Selon un mode de réalisation préféré de l'invention, la gravure par voie humide formant la partie attaquée latéralement dans le LTO et l'oxyde de grille est une gravure humide d'oxyde tamponnée dans le rapport 6 à 1, d'une durée de 1 à min. Cette gravure par voie humide créée un épaulement d'une largeur d'environ 0,1 à 0,5 fan, ce qui est suffisant pour établir un contact faiblement résistant avec la région de source. Après cela, comme représenté sur la figure 5, on élimine l'agent photosensible 61 et on fait déposer un métal de contact de source 84, par exemple de l'aluminium, sur toute la surface du dispositif. Le métal de contact remplira les ouvertures 70 et 71 et s'étendra au-dessus des épaulement de silicium exposés qui sont formés par les parties attaquées latéralement 82 et 83 de la figure 4. Ainsi, le métal de contact de source 84 connecte automatiquement les régions de type N sous- jacentes 40 et 41 avec les régions de type P' 50 et 51 de facçon à établir le court-circuit intentionnel entre les régions de type N et de type P* dans chaque cellule. Après son dépôt, on fait subir à la couche de métal 84 un frittage à une température d'environ 425 à 450 C. La température du frittage est suffisamment élevée pour activer une quantité suffisante des agents dopants dans les régions de base de type N 75 et 76, de façon qu'aucun recuit ne soit nécessaire après l'implantation de base de type N*. La température de frittage est de plus suffisamment basse pour être tolérée par la couche de métal déposée 84. On peut alors appliquer une troisième couche d'agent photosensible (non représentée) sur le dessus de la couche de métal de contact à laquelle on fait S subir un tracé de motif au cours d'une troisième opération photolithographique afin de définir un bus de grille et l'électrode de contact de source. L'alignement de cette troisième opération photolithographique sur la plaquette n'est pas critique. Après l'application du tracé de motif à la couche photosensible, on peut ensuite graver la couche métallique à l'aide d'une gravure anisotrope. Un contact de drain (ou d'anode) 90 peut aussi être connecté au substrat et peut se trouver disponible pour la connexion au niveau de l'une ou l'autre surface de la puce. Si le dispositif est un IGBT, une couche tampon de type F' mince et une couche de fond de type N* sont incorporées dans la partie inférieure de la structure de plaquette, de la manière classique. Selon un autre aspect possible de l'invention, on peut former une couche d'oxyde de champ 120, comme représenté sur les figures 6 et 7, sur le dessus du corps de type PF 30 avant la formation de la couche d'oxyde de grille. On dépose une couche d'agent photosensible sur le dessus de la couche d'oxyde, puis on lui fait subir un tracé de motif au titre d'une opération de masquage photolitho- graphique initiale afin de former des ouvertures dans la couche d'oxyde de champ. On enlève ensuite par gravure les parties exposées de l'oxyde de champ afin d'exposer les aires des dispositifs actifs. On fait ensuite croître la couche d'oxyde d'isolation de grille 131 sur le dessus des aires des dispositifs actifs, puis on dépose la couche de silicium polycristallin 132 sur les couches d'oxyde de grille et d'oxyde de champ. On forme ensuite des ouvertures dans le silicium polycristallin qui se trouve sur la couche d'oxyde d'isolation de grille ainsi que dans le silicium poly- cristallin qui se trouve au-dessus de l'oxyde de grille. On peut ensuite traiter le dispositif de la manière ci-dessus indiquée. Dans ce mode de réalisation, la gravure de la couche de métal forme également un bus de grille qui est en contact avec le silicium polycristallin se trouvant sur le dessus de l'oxyde de grille. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des procédés et des dispositifs dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Procédé de fabrication d'un dispositif à semiconducteur, ledit procédé étant caractérisé en ce qu'il comprend les opérations suivantes: former une couche (31) de matériau d'isolation de grille sur le dessus d'un substrat (30) de silicium ayant un premier type de conductivité; déposer une couche (32) de silicium polycristallin sur le dessus de ladite couche de matériau d'isolation de grille; appliquer un tracé de motif à ladite couche de silicium polycristallin et enlever par gravure des régions sélectionnées de celle-ci afin de former une pluralité d'ouvertures séparées dans celle-ci; introduire des impuretés d'un autre type de conductivité, qui est le type de conductivité opposé audit premier type de conductivité, dans des régions de surface dudit substrat de silicium qui sont placées au-dessous desdites ouvertures ménagées dans ladite couche de silicium polycristallin, afin de former des premières régions diffusées (40, 41); introduire des impuretés dudit premier type de conductivité dans lesdites régions de surface dudit substrat de silicium afin de former des deuxièmes régions diffusées (50, 51); déposer une couche d'isolation de recouvrement (60); appliquer un tracé de motif à ladite couche d'isolation de recouvrement et en retirer des parties par gravure, de manière à laisser une partie restante de ladite couche d'isolation de recouvrement, qui forme des éléments d'écartement constituant des parois latérales verticales, situés le long des parois latérales de chacune desdites ouvertures (70, 71) formées dans ladite couche de silicium poly- cristallin, et qui expose une partie centralement disposée de chacune desdites régions de surface dudit substrat de silicium; former par gravure des creux (70, 71) dans ladite partie desdites régions de surface du substrat de silicium jusqu'à une profondeur qui est supérieure à la profondeur desdites deuxièmes régions diffusées; introduire des impuretés dudit autre type de conductivité dans ladite partie desdites régions de surface dudit substrat de silicium afin de former des troisièmes régions diffusées (75, 76), lesdites deuxièmes régions diffusées ayant une profondeur finale qui est inférieure à celle desdites troisièmes régions diffusées et une largeur finale qui est plus grande que celle desdites troisièmes régions diffusées, lesdites premières régions diffusées s'étendant plus profondément et plus largement que lesdites troisièmes régions diffusées et ayant une concentration inférieure à celle desdites troisièmes régions diffusées; graver lesdits éléments d'écartement constituant des parois latérales afin de former des parties latéralement attaquées (82, 83) dans ladite couche d'isolation et de recouvrement, qui exposent d'autres parties desdites régions de surface dudit substrat de silicium, lesquelles parties entourent lesdits creux; déposer une couche conductrice (84); appliquer un tracé de motif à ladite couche conductrice et en retirer des parties par gravure afin de former au moins un contact de source, lequel est en contact avec lesdites deuxièmes régions diffusées au niveau de régions supérieures desdits creux et est en contact avec lesdites troisièmes régions diffusées au niveau de la partie inférieure desdits creux, et au moins un contact de grille. 2. Procédé selon la revendication 1, caractérisé en ce que lesdites opé- rations d'introduction d'impuretés dudit premier et dudit autre type de conductivité comportent l'implantation desdites impuretés dans ledit substrat de silicium au travers de ladite couche de matériau d'isolation de grille. 3. Procédé selon la revendication 1, caractérisé en ce que ladite opération d'introduction d'impuretés dudit premier type de conductivité comporte l'enlèvement, par gravure, de parties dudit matériau d'isolation de grille qui sont situées au-dessous desdites ouvertures formées dans ladite couche de silicium polycristallin, puis l'implantation desdites impuretés dans lesdites régions de surface dudit substrat de silicium. 4. Procédé selon la revendication 1, caractérisé en ce que ledit premier type de conductivité est le type P et ledit autre type de conductivité est le type N. 5. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant à traiter thermiquement ladite couche conductrice par frittage de ladite couche conductrice à une température d'environ 425 à 450 C, ce qui active lesdites impuretés desdites troisièmes régions diffusées. 6. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les opérations suivantes: former une couche de matériau d'isolation de champ sur le dessus dudit substrat de silicium; et appliquer un tracé de motif à ladite couche de matériau d'isolation de champ et en retirer au moins une région sélectionnée afin de former au moins une ouverture dans ladite couche de matériau d'isolation de champ et au moins une partie restante; o ladite couche de matériau d'isolation de grille est formée sur le dessus dudit substrat de silicium dans ladite ou lesdites ouvertures formées dans ladite couche de matériau d'isolation de champ, ladite couche de silicium polycristallin est déposée sur le dessus de ladite partie restante de ladite couche de matériau d'isolation de champ et sur le dessus de ladite couche de matériau d'isolation de grille, et lesdites régions sélectionnées de ladite première couche d'isolation de recouvrement sont enlevées par gravure afin de former dans celle-ci une pluralité de premières ouvertures écartées qui se trouvent au-dessus de ladite couche de matériau d'isolation de grille et une pluralité de deuxièmes ouvertures qui se trouvent au-dessus de ladite couche de matériau d'isolation de champ. 7. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: une couche de matériau d'isolation de grille (31) formée sur le dessus d'un substrat de silicium (30) d'un premier type de conductivité; une couche de silicium polycristallin (32) formée sur le dessus de ladite couche de matériau d'isolation de grille et ayant une pluralité d'ouvertures séparées; des premières régions diffusées (40, 41) d'impuretés d'un autre type de conductivité, qui est le type de conductivité opposé audit premier type de conduc- tivité, formées dans des régions de surface dudit substrat de silicium qui sont placées au-dessous desdites ouvertures de ladite couche de silicium polycristallin; des deuxièmes régions diffusées (50, 51) d'impuretés dudit premier type de conductivité, formées dans lesdites régions de surface dudit substrat de silicium; une couche d'isolation de recouvrement (60) ayant une pluralité d'éléments d'écartement constituant des parois latérales verticales, formés le long de parois latérales présentes dans chacune desdites ouvertures de ladite couche de silicium polycristallin, qui entourent une partie centralement disposée de chacune desdites régions de surface dudit substrat de silicium; une pluralité de creux (70, 71) formés dans ladite partie desdites régions de surface dudit substrat de silicium et ayant une plus grande profondeur que lesdites deuxièmes régions diffusées; des troisièmes régions diffusées (75, 76) dudit autre type de conduc- tivité, formées dans ladite partie desdites régions de surface dudit substrat de silicium, lesdites deuxièmes régions diffusées (50, 51) ayant une profondeur finale qui est inférieure à celle desdites troisièmes régions diffusées et une largeur finale qui est plus grande que celle desdites troisièmes régions diffusées, lesdites premières régions diffusées (40, 41) s'étendant plus profondément et plus largement que lesdites troisièmes régions diffusées et ayant une concentration inférieure à la concentration desdites troisièmes régions diffusées; une partie (82, 83) desdits éléments d'écartement constituant des parois latérales verticales de ladite couche d'isolation de recouvrement (60) étant retirée de façon à exposer d'autres régions dudit substrat de silicium qui entourent lesdits creux; et une couche conductrice (84) qui forme au moins un contact de grille et forme au moins un contact de source qui est en contact avec lesdites deuxièmes régions diffusées (50, 51) au niveau de parties supérieures desdits creux et avec lesdites troisièmes régions diffusées (75, 76) au niveau de la partie inférieure desdits creux de façon que ladite couche de silicium polycristallin et lesdites deuxièmes et troisièmes régions diffusées soient électriquement connectées. 8. Dispositif selon la revendication 6, caractérisé en ce que ledit premier type de conductivité est le type P et ledit autre type de conductivité est le type N. 9. Dispositif selon la revendication 6, caractérisé en ce qu'il comprend en outre: une couche de matériau d'isolation de champ (120), formée sur le dessus dudit substrat de silicium et ayant au moins une ouverture et au moins une partie restante; et une couche de matériau d'isolation de grille (131), formée sur le dessus dudit substrat de silicium dans ladite ou lesdites ouvertures de ladite couche de matériau d'isolation de champ; o ladite couche de silicium polycristallin (132) est formée sur le dessus de ladite partie restante de ladite couche de matériau d'iso- lation de champ et possède une pluralité de premières ouvertures séparées qui se trouvent au-dessus de ladite couche de matériau d'isolation de grille et une pluralité de deuxièmes ouvertures séparées qui se trouvent au-dessus de ladite couche de matériau d'isolation de champ. 10. Dispositif selon la revendication 6, caractérisé en ce qu'il comprend en outre un contact supplémentaire formé sur une surface de fond dudit substrat de silicium.