FR 2742225 A1 19970613 FR 9615018 A 19961206 Cette invention concerne un circuit de cap- teur de Hall à découpage, dans lequel le courant d'excitation d'un élément de Hall est commuté alter- nativement de la circulation dans une direction à la circulation dans une autre direction, et elle con- cerne plus particulièrement un tel capteur de Hall dans lequel un circuit échantillonneur-bloqueur de tension de Hall à découpage est attaqué par un si- gnal d'horloge en synchronisme avec l'élément de Hall commuté. Il est depuis longtemps de pratique courante d'exciter un élément de Hall en le connectant de fa- çon permanente par deux contacts à la tension d'ali- mentation continue ou à une autre source de courant de Hall IH, pour obtenir une tension de Hall (VH) sur deux autres contacts qui est proportionnelle au produit de l'intensité du champ magnétique ambiant (B) et du courant d'excitation de Hall IH. Lorsqu'un champ magnétique ambiant est absent (intensité nulle), une tension de décalage parasite (Vos) est produite de façon caractéristique aux contacts de sortie de Hall, et lorsque l'intensité du champ am- biant, B, n'est pas nulle, la tension de sortie de l'élément de Hall est la somme de VH et de Vos. La valeur absolue et la polarité de la tension de déca- lage parasite sont fonction, entre autres, de con- traintes dans la puce de semiconducteur qui consti- tue l'élément de Hall, ces contraintes variant avec la pression mécanique et la température. On connaît la technique consistant à employer un circuit de commutation dans lequel un courant d'excitation d'élément de Hall est commuté alterna- tivement de la circulation dans une direction à la circulation dans une autre direction à travers l'élément de Hall. La figure 1 montre un tel circuit de commutation. L'élément de Hall symétrique 10 com- prend quatre contacts équidistants 11, 12, 13 et 14 qui définissent les sommets d'un carré imaginaire 15. Les contacts 11 et 14 sont connectés à la ten- sion d'alimentation continue, Vcc, par l'intermé- diaire d'un commutateur 16, du type unipolaire à deux positions, pouvant être commandé électrique- ment, et les contacts 12 et 13 sont connectés à la masse de la tension d'alimentation par l'intermé- diaire d'un commutateur 18, du type unipolaire à deux positions, pouvant être commandé électrique- ment. Lorsque les commutateurs 16 et 18 reçoivent un signal d'horloge consistant en un niveau de si- gnal binaire haut pendant la phase 41 de l'horloge ckl, le courant d'excitation IH de l'élément de Hall circule du contact 11 vers le contact 13. Lorsqu'en- suite les commutateurs 16 et 18 reçoivent un signal d'horloge consistant en un niveau de signal binaire bas pendant la phase n41 suivante de l'horloge ckl, le courant d'excitation IH de l'élément de Hall cir- cule du contact 14 vers le contact 12, dans une di- rection à travers l'élément de Hall qui est perpen- diculaire à celle dans laquelle il circulait au cours d'une phase 1 du signal d'horloge ckl. Les commutateurs 16, 18, 19 et 20 sont repré- sentés (flèches en traits continus) dans les posi- tions correspondant à la phase d'horloge 41. Les au- tres positions des commutateurs (flèches en poin- tillés) correspondent à la phase d'horloge n41. La commutation périodique du sens du courant d'excita- tion IH de l'élément Hall, comme dans le circuit de la figure 1, combinée avec un traitement de signal ultérieur, permet de réduire considérablement le ni- veau de la tension de décalage Vos. La tension de sortie VsH du circuit de commutation est constituée par Vos et par la tension de Hall désirée, VH. Le signal d'horloge ckl passe alternativement de la phase 1 à la phase n4l, comme on le voit sur la figure 2a. Dans la tension de sortie VsH du cir- cuit de commutation, la composante de tension de Hall VH est positive pendant la phase %1 et négative pendant la phase nS1. Pendant chaque phase, la va- leur absolue de VH est IHxB. Dans la tension de sor- tie VsH du circuit de commutation, cette composante désirée VH (figure 2c) apparaît combinée avec la composante de décalage parasite Vos. La polarité de la composante de tension de décalage parasite Vos dans VsH est positive et a fondamentalement la même valeur absolue pendant les deux phases 41 et n41, comme on le voit sur la figure 2b. La tension de sortie résultante VSH du circuit de commutation est la somme des deux signaux Vos et VH, comme représen- té sur la figure 2d. Pendant la phase 41, VsH = VH + Vos. Pendant la phase n4l, VsH = -VH + Vos. Par conséquent, tout circuit qui soustraira les deux niveaux de tension dans le signal VsH, c'est-à-dire qui soustraira le niveau pendant la phase n4l du niveau pendant la phase 41, produira une tension de différence égale seulement à 2VH, et la tension de décalage de Hall aura théoriquement été éliminée. Un problème important dans l'utilisation d'un circuit de commutation de Hall tel que celui de la figure 1 consiste en ce que les pointes de tension qui sont produites par la commutation du courant d'excitation de Hall IH ont tendance à être très grandes en comparaison avec la tension de Hall VH, ce qui fait que des condensateurs de filtres coûteux sont exigés. L'utilisation de gros condensateurs de filtres passe-bas occasionne une dépense notable et rend de tels circuits inutilisables pour mesurer ou détecter de petits champs magnétiques qui changent rapidement. Il a été suggéré de résoudre ce problème par l'utilisation d'un amplificateur à transfert de charge à commutation, pour amplifier la tension de Hall et réduire les pointes de commutation de Hall. Cependant, des circuits de transfert de charge in- troduisent eux-mêmes un bruit de commutation d'in- jection de charge au plus bas niveau de signal de Hall dans le système. Un but de l'invention est de procurer un cap- teur de Hall sensible suivi par un amplificateur et un circuit échantillonneur-bloqueur à découpage syn- chrone, produisant une annulation de décalage dyna- mique qui est insensible à des transitoires de ten- sion de courant commuté de Hall, et aux tensions de décalage caractéristiques, à la fois de l'amplifica- teur de tension de Hall et de la plaquette de Hall, sans utiliser des circuits amplificateurs d'entrée à transfert de charge et à commutation. Un but supplémentaire de l'invention est de procurer un tel capteur de Hall dans lequel la ten- sion de Hall soit amplifiée par un amplificateur analogique linéaire différentiel avec découpage du gain, pour bloquer des pointes de bruit de commuta- tion de Hall. Un autre but supplémentaire de l'invention est de procurer un tel capteur de Hall dans lequel le circuit échantillonneur-bloqueur soit un circuit échantillonneur-bloqueur à polarités croisées et à découpage, qui est entièrement différentiel, pour la réjection de signaux de bruit de mode commun. Conformément à l'invention, un capteur de Hall à découpage comprend un circuit de commutation d'élément de Hall du genre dans lequel un élément de Hall comporte deux paires de contacts de Hall diago- nalement opposés, qui sont connectés alternativement à une paire de conducteurs d'alimentation continue et à une paire de conducteurs de sortie de circuit de commutation de Hall, grâce à quoi les deux paires de contacts remplissent alternativement la fonction des bornes d'excitation et des bornes de sortie de tension de Hall, et le courant d'excitation de l'élément de Hall est commuté alternativement de la circulation dans une direction à la circulation dans une autre direction à travers l'élément de Hall, de préférence dans une direction perpendiculaire. Un premier générateur d'horloge, connecté au circuit de commutation de Hall et commandant la com- mutation de ce circuit, produit un signal d'horloge binaire ckl ayant des phases binaires 1 et nl ayant respectivement pour action de connecter l'une et l'autre des paires de contacts de l'élément de Hall aux bornes de sortie de tension de Hall. Un générateur de signal d'horloge associé, connecté au premier générateur de signal d'horloge, a une seconde sortie d'horloge sur laquelle est pro- duit un signal d'horloge binaire ck2 ayant une phase binaire 42 qui apparaît pendant une partie médiane de chaque phase *1 du signal ckl. De plus, le géné- rateur de signal d'horloge associé a une troisième sortie d'horloge sur laquelle est produit un signal d'horloge binaire ck3 ayant une phase binaire *3 qui apparaît pendant une partie médiane de chaque phase n4l du signal ckl. Un amplificateur de tension de Hall de type analogique linéaire doublement différentiel, a une entrée différentielle connectée à la paire de con- ducteurs de sortie du circuit de commutation de Hall. Un circuit échantillonneur-bloqueur à décou- page est constitué par des premier et second cir- cuits échantillonneurs-bloqueurs élémentaires, cha- cun de ces premier et second circuits échantillon- neurs-bloqueurs élémentaires ayant une entrée con- nectée respectivement à une première et une seconde des sorties différentielles de l'amplificateur de tension de Hall. Chacun des premier et second cir- cuits échantillonneurs-bloqueurs élémentaires com- porte un moyen de commutation de validation d'échan- tillonnage, respectivement connecté aux seconde et troisième sorties d'horloge, pour échantillonner respectivement les signaux d'entrée de circuit échantillonneur-bloqueur élémentaire seulement pen- dant les phases 42 et $3, et pour bloquer les si- gnaux d'échantillons sur les sorties respectives des premier et second circuits échantillonneurs- bloqueurs élémentaires respectivement pendant les phases n$2 et n$3. Un circuit de sommation est incorporé et il comporte une première entrée connectée à la sortie du premier circuit échantillonneur-bloqueur élémen- taire, et une seconde entrée connectée à la sortie du second circuit échantillonneur-bloqueur élémen- taire, la sortie du circuit de sommation constituant la sortie du capteur de Hall. Ainsi, dans le capteur de Hall à découpage de l'invention, les transitoires de commutation élevés, apparaissant pendant des transitions de phase de commutateurs dans le circuit de commutation de l'élément de Hall, n'ont pas d'importance du fait que le signal de tension de Hall amplifié est échan- tillonné après la stabilisation complète de l'ampli- ficateur et de l'élément de Hall. Un second mode de réalisation est construit en ajoutant au circuit échantillonneur-bloqueur à découpage décrit ci-dessus des troisième et qua- trième circuits échantillonneurs-bloqueurs élémen- taires. Chacun des troisième et quatrième circuits échantillonneursbloqueurs élémentaires a une entrée respectivement connectée à la seconde et à la pre- mière des sorties différentielles de l'amplificateur de tension de Hall. Chacun des troisième et qua- trième circuits échantillonneurs-bloqueurs élémen- taires a également un moyen de commutation de vali- dation d'échantillonnage, respectivement connecté aux seconde et troisième sorties d'horloge, pour échantillonner respectivement les signaux d'entrée des circuits échantillonneurs-bloqueurs élémentaires seulement pendant les phases 42 et 43, et pour blo- quer les signaux d'échantillons sur les sorties res- pectives des troisième et quatrième circuits échan- tillonneurs-bloqueurs élémentaires respectivement pendant les phases n42 et n43. Le circuit de somma- tion comporte également en plus une troisième entrée connectée à la sortie du troisième circuit échan- tillonneur-bloqueur élémentaire et une quatrième en- trée connectée à la sortie du quatrième circuit échantillonneur-bloqueur élémentaire. (Les premier, second, troisième et quatrième circuits échantillonneursbloqueurs élémentaires correspondent aux circuits échantillonneurs- bloqueurs élémentaires de la figure 6 qui produisent respectivement les tensions de sortie V1, V2, V3 et V4.) Ce circuit échantillonneur-bloqueur à décou- page est un circuit échantillonneur-bloqueur à pola- rités croisées, entièrement différentiel. Il assure la réjection de signaux de bruit de mode commun in- désirables, induits par l'horloge, de variations de la tension d'alimentation, et de signaux attribua- bles à l'injection de charge et à la chute de niveau se produisant dans les circuits échantillonneurs- bloqueurs élémentaires, du fait que le circuit échantillonneur-bloqueur à polarités croisées pré- sente ces signaux parasites au circuit de sommation sous la forme de signaux de mode commun. En outre, une caractéristique d'élimination de bruit de commutation de Hall peut avantageusement être ajoutée au capteur de Hall à découpage d'un mode de réalisation ou de l'autre. Pour le faire, on donne en outre au générateur de signal d'horloge as- socié la possibilité de générer sur une quatrième sortie d'horloge un signal d'horloge binaire ck4 ayant une phase binaire 44 qui est synchronisée de façon à apparaître sur un intervalle de temps qui englobe chaque apparition d'une transition entre les phases 41 et nl dans le signal d'horloge ckl. L'amplificateur de tension de Hall doublement différentiel comprend en outre un moyen de commuta- tion de réduction de gain, actionné électriquement, qui est connecté à la quatrième sortie d'horloge pour réduire le gain différentiel de l'amplificateur de tension de Hall pendant chaque phase 44 du signal d'horloge ck4. Cette caractéristique de désactiva- tion d'amplificateur améliore encore davantage le rapport entre le signal de sortie du capteur de Hall et des pointes de bruit de commutation de Hall. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels: La figure 1 montre une plaquette de Hall dans un circuit de commutation de l'art antérieur, pour commuter alternativement la direction du courant de Hall. Les figures 2a, 2b, 2c et 2d montrent respec- tivement les formes d'onde de tension dans le cir- cuit de commutation de Hall de la figure 1, pour le signal d'horloge (ckl) qui est appliqué aux commuta- teurs de Hall, la composante de tension de sortie de décalage de Hall (Vos), la composante de tension de sortie de Hall induite par le champ magnétique (VH), et la tension de sortie du circuit de commutation de Hall (VsH) - La figure 3 montre un schéma synoptique sim- plifié d'un capteur de Hall avec la structure d'échantillonnage-blocage à polarités croisées et à découpage conforme à l'invention, comprenant un cir- cuit de commutation de Hall simplifié qui équivaut à celui de la figure 1, suivi par un amplificateur de tension de Hall, et un circuit échantillonneur- bloqueur à polarités croisées et à découpage. Les figures 4a, 4b, 4c et 4d montrent respec- tivement les formes d'onde de tension des signaux d'horloge ckl, ck2, ck3 et ck4, dans le capteur de Hall simplifié de la figure 3, toutes représentées sur la même échelle de temps. Les figures 5a et 5b montrent les formes d'onde de tension dans le capteur de Hall simplifié de la figure 3, respectivement pour la tension Va+ sur une sortie différentielle de l'amplificateur de tension de Hall, et pour la tension Va- sur l'autre sortie différentielle de l'amplificateur de tension de Hall. La figure 6 montre un schéma synoptique d'un capteur de Hall entièrement différentiel, avec le circuit échantillonneur-bloqueur à polarités croi- sées et à découpage conforme à l'invention, compre- nant un circuit de commutation de Hall comme celui de la figure 1, suivi par un amplificateur de ten- sion de Hall analogique, un circuit échantillonneur- bloqueur entièrement différentiel et un circuit de sommation de signaux. La figure 7 montre un schéma de circuit d'un amplificateur de tension de Hall conforme à l'inven- tion. La figure 8 montre un schéma de circuit d'un élément de circuit échantillonneur-bloqueur qui con- vient pour l'utilisation dans les circuits échan- tillonneurs-bloqueurs à polarités croisées et à dé- coupage conformes à l'invention. Dans le capteur de Hall de la figure 3, un circuit équivalent 20 d'un circuit de Hall à commu- tation tel que celui de la figure 1, comprend les blocs de génération de signal 22 et 24 qui génèrent respectivement les signaux +VH pendant 41 et n41, le bloc 26 qui génère le signal de décalage Vos et le commutateur unipolaire à deux positions 28 qui est commandé par le signal d'horloge binaire ckl qui est représenté sur la figure 4a. Le circuit équivalent est utile pour permettre de comprendre plus claire- ment des circuits de l'invention. L'amplificateur de tension de Hall 30 est destiné à représenter un amplificateur analogique linéaire doublement différentiel idéal, et sa ten- sion de décalage rapportée à l'entrée, Voa, est gé- nérée par un bloc 32 qui est en série avec une en- trée de l'amplificateur et la sortie du circuit de Hall à commutation, 20. Il est important de noter que la tension de décalage Vos du circuit de Hall à commutation 20 et la tension de décalage Voa de l'amplificateur 30 sont deux tensions continues qui sont générées en série et qui, considérées ensemble, reviennent à une tension de décalage continue sommée Vosa. On peut donc dire que le signal à l'entrée de l'amplificateur idéal 30 est VsH = VH + Vosa pendant la phase *1 (du signal d'horloge ckl), et VsH = -VH + Vosa pendant la phase n4l (l'autre phase, complémentaire de 41, dans le signal 1 1 d'horloge ckl). Les signaux de sortie de l'amplifi- cateur sont donc: +Va = (G/2) (VH + Vosa) et -Va = -(G/2) (-VH + Vosa) = (G/2) (VH - Vosa) en désignant par G le gain différentiel-différentiel de l'amplificateur 30. Les signaux de sortie +Va et -Va de l'ampli- ficateur 30 sont respectivement appliqués aux en- trées des circuits échantillonneurs-bloqueurs 34 et 36, à polarisations croisées et à découpage. Les circuits 34 et 36 sont activés pour échantillonner les signaux d'entrée +Va et -Va par des signaux d'horloge ck2 et ck3. On voit que les formes d'onde des signaux d'horloge ck2 et ck3, représentées respectivement sur les figures 4b et 4c, activent l'échantillonnage des circuits échantillonneurs-bloqueurs 36 et 34 pendant une durée inférieure à l'intervalle complet respectivement de la phase 41 et n1l. En outre, les intervalles de temps d'échan- tillonnage qui sont établis par les deux signaux d'horloge ck2 et ck3 ne coïncident pas avec les transitions de phase dans ckl, c'est-à-dire les transitions de 41 à n41 et inversement. L'échan- tillonnage a donc lieu seulement pendant un inter- valle de temps situé entre des transitions de phase dans le signal d'horloge ckl, et après chacune de ces transitions de phase, lorsque l'amplificateur 30 et l'élément de Hall 10 se sont stabilisés après l'apparition des pointes de tension qui sont géné- rées à chaque transition de commutation de Hall. Sur la figure 5a, le signal de sortie V34 du circuit échantillonneurbloqueur 34 est superposé sur le signal de sortie +Va de l'amplificateur. A chaque impulsion de niveau haut dans le signal d'horloge ck2, le circuit échantillonneur-bloqueur 34 est validé (c'est-à-dire activé) pour échan- tillonner le signal de sortie +Va de l'amplifica- teur. Pendant l'intervalle de temps entre des impul- sions de niveau haut dans le signal ck2, le signal échantillonné V34 décroîtra légèrement au cours du "blocage". Si l'on excepte cette décroissance, ou diminution, la valeur moyenne de V34 est égale à celle de la partie positive du signal +Va. Le signal de sortie V36 du circuit échan- * tillonneur-bloqueur 36 est superposé (sous la forme d'une ligne plus épaisse) sur le signal de sortie - Va de l'amplificateur sur la figure 5b. A chaque im- pulsion de niveau haut dans le signal d'horloge ck3, le circuit échantillonneur-bloqueur 36 est validé (c'est-à-dire activé) pour échantillonner le signal de sortie -Va de l'amplificateur. Si l'on excepte cette décroissance, la valeur moyenne de V36 est égale à celle de la partie positive du signal -Va. On voit donc que pendant une partie intermé- diaire tardive de chaque période de la phase 41 de l'horloge de Hall ckl, une impulsion de niveau haut dans le signal d'horloge ck2 apparaît pendant la phase 42, pour activer le circuit échantillonneur- bloqueur 34, et de façon similaire pendant une par- tie intermédiaire tardive de chaque période de la phase n4l de l'horloge de Hall ckl, une impulsion de niveau haut dans le signal d'horloge ck3 apparaît au cours de la phase $3 pour activer le circuit échan- tillonneur-bloqueur 36. Par conséquent, les deux tensions de signal V34 et V36 sont respectivement proportionnelles aux tensions de crête positive et négative dans le si- gnal de sortie VsH du circuit de Hall commuté, sans être corrompues par des pointes de tension dans ce signal et par des distorsion dans les signaux de sortie de l'amplificateur qui apparaissent au cours de la récupération de l'amplificateur à la suite de ces pointes de tension de commutation de Hall. Les deux signaux de sortie V34 et V36 des cir- cuits échantillonneurs-bloqueurs sont transmis à un circuit de sommation de tension 38 qui produit une tension de sortie de circuit de sommation: Vs = V34 + V36 = (G/2) (VH + Vosa) + (G/2) (VH - Vosa) = GVH. Selon une variante, le circuit de sommation 38 peut être de la sorte (ayant un gain de 0,5) qui fait la moyenne des deux signaux d'entrée V34 et V36, auquel cas le signal de tension de sortie de circuit de sommation sera simplement (G/2)VH. Le capteur de Hall entièrement différentiel de la figure 6 comprend un circuit de Hall commuté , un amplificateur de tension de Hall 42, un cir- cuit échantillonneur-bloqueur différentiel 44, à po- larités croisées et commandé par des signaux d'hor- loge, et un circuit de sommation 46. Ces principaux composants du capteur de Hall de la figure 6 rem- plissent les mêmes fonctions que les principaux com- posants correspondants de la figure 3. Ces capteurs de Hall procurent une réduction importante du déca- lage de Hall et des tensions de décalage d'amplifi- cateur dans la tension de sortie de circuit de som- mation, c'est-à-dire la tension de sortie du cap- teur. Le capteur de Hall de la figure 6 présente en- core moins d'ondulation que le circuit de la figure 3, cette ondulation réduite étant attribuable à l'annulation de la décroissance différentielle et des effets d'injection de charge des circuits échan- tillonneurs-bloqueurs, et à une réduction d'autres bruits de mode commun, comme des variations de ten- sion d'alimentation. L'amplificateur 42 (figure 6) présente une caractéristique supplémentaire, à savoir une carac- téristique d'élimination de bruit selon laquelle les pointes de bruit précitées, qui sont générées aux transitions de phase dans l'horloge de commutation de Hall ckl, sont atténuées dans l'amplificateur de tension de Hall 42. Ceci est accompli par un commu- tateur d'élimination commun, interne à l'amplifica- teur 42, qui réduit notablement le gain de l'ampli- ficateur pendant les transitions de phase du signal d'horloge ckl. L'élimination est effectuée au moyen d'un circuit d'horloge ck4 ayant une forme d'onde telle que celle qui est représentée sur la figure 4d, qui est synchronisée avec le signal d'horloge de commutation de Hall ckl de la figure 4a. En se référant à la figure 7, on note qu'un double amplificateur différentiel 42 est formé dans un circuit intégré et utilise des transistors d'am- plification bipolaires 51 et 52 suivis par deux transistors P-MOS 53 et 54, fonctionnant en miroirs de courant, et par des transistors 59 et 60 fonc- tionnant en sources de courant. La sortie différen- tielle de ces deux miroirs est shuntée périodique- ment par l'élément de commutation qui est constitué par les quatre transistors MOS 55, 56, 57 et 58. Lorsque les transistors N-MOS et P-MOS sont placés à l'état conducteur par le signal d'horloge ck4, res- pectivement pendant les phases $4 et n$4, l'amplifi- cateur est quasiment court-circuité, ce qui réduit considérablement le gain de l'amplificateur, tout en remplissant la fonction d'élimination de pointes de bruit qui sont générées à des transitions de phase de ckl. Cette caractéristique de désactivation d'am- plificateur améliore encore le rapport entre le si- gnal de sortie du capteur de Hall et le bruit de commutation de Hall. Le circuit de capteur de Hall de la figure 6, comprenant l'amplificateur de la figure 7 et compre- nant quatre circuits échantillonneurs-bloqueurs élé- mentaires représentés sur la figure 8 (qui rempla- cent le circuit échantillonneur-bloqueur 44 multiple de la figure 6), est capable de fonctionner à une fréquence d'horloge (ckl) supérieure à 200 kHz, et par conséquent l'ondulation restante, attribuable aux formes d'onde en escalier caractéristiques après un échantillonnage, et à une fuite d'horloge éven- tuelle, peut être filtrée en utilisant un filtre passe-bas avec un condensateur de filtre relative- ment petit, se prêtant à l'intégration. Le commuta- teur d'échantillonnage-blocage de la figure 8 est constitué par quatre transistors MOS 61, 62, 63 et 64 et par un circuit amplificateurséparateur. Les quatre transistors MOS sont attaqués par une paire de signaux d'horloge complémentaires ck2 et nck2 (ou ck3 et nck3), de la même manière que le commutateur d'élimination de bruit utilisant les transistors 55- 58 dans l'amplificateur 42 de la figure 7. L'amplificateur différentiel-différentiel,par exemple l'amplificateur 42, peut être remplacé par un amplificateur du type à entrée différentielle et sortie dissymétrique, avec la sortie de l'amplifica- teur connectée directement à un circuit échantillon- neur-bloqueur (ou une paire de ceux-ci), et connec- tée par l'intermédiaire d'un inverseur à l'autre circuit échantillonneurbloqueur (ou une autre paire de ceux-ci), cette structure donnant fondamentale- ment les mêmes résultats que pour le capteur de Hall de la figure 3 (ou de la figure 6). Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et re- présenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Capteur de Hall à découpage du genre com- prenant un élément de Hall (10) ayant deux paires de contacts de Hall (11-14) diagonalement opposés, ces contact étant mutuellement espacés et situés près de la périphérie de l'élément de Hall (10), une paire de conducteurs d'alimentation continue auxquels une source de courant continu pour exciter l'élément de Hall (10) peut être connectée, un générateur de si- gnal d'horloge pour générer sur une première sortie d'horloge un signal d'horloge binaire ckl ayant des phases binaires 41 et nS1, et une structure de cir- cuit de commutation d'élément de Hall connectée à la première sortie d'horloge et ayant une paire de con- ducteurs de sortie de circuit de commutation de Hall pour connecter, pendant la phase 41, une première des paires de contacts diagonalement opposés à la paire de conducteurs d'alimentation continue, tout en connectant simultanément la seconde des paires de contacts diagonalement opposés à la paire de conduc- teurs de sortie de circuit de commutation de Hall, et pour connecter, pendant la phase n41, la seconde paire de contacts diagonalement opposés à la paire de conducteurs d'alimentation continue, tout en con- nectant simultanément la première paire de contacts de Hall diagonalement opposés à la paire de conduc- teurs de sortie de circuit de commutation de Hall, caractérisé en ce qu'il comprend: a) un générateur de signal d'horloge associé, connecté au générateur de signal d'horloge précité, ayant une seconde sor- tie d'horloge, pour générer sur cette seconde sortie d'horloge un signal d'horloge binaire ck2 ayant une phase binaire 42 qui apparaît pendant une partie mé- diane de chaque phase 41 du signal ckl, et ayant une troisième sortie d'horloge, pour générer sur cette troisième sortie d'horloge, un signal d'horloge bi- naire ck3 ayant une phase binaire 43 qui apparaît pendant une partie médiane de chaque phase nSl du signal ckl; b) un amplificateur de tension de Hall (30) analogique, linéaire et doublement différen- tiel, ayant une entrée différentielle connectée à la paire de conducteurs de sortie du circuit de commu- tation de Hall; c) un circuit échantillonneur- bloqueur à découpage constitué par des premier et second circuits échantillonneurs-bloqueurs élémen- taires (34, 36), chacun de ces premier et second circuits échantillonneurs-bloqueurs élémentaires (34, 36) ayant une entrée connectée respectivement aux première et seconde polarités de la sortie dif- férentielle de l'amplificateur de tension de Hall (30), chacun des premier et second circuits échan- tillonneurs-bloqueurs élémentaires (34, 36) ayant un moyen de commutation de validation d'échantillon- nage, respectivement connecté aux seconde et troi- sièmes sorties d'horloge, pour échantillonner res- pectivement les signaux d'entrée des circuits échan- tillonneurs-bloqueurs élémentaires seulement pendant les phases 42 et 43, et pour bloquer les signaux d'échantillons sur les sorties respectives des pre- mier et second circuits échantillonneurs-bloqueurs élémentaires (34, 36), respectivement pendant les phases n42 et n43; et d) un circuit de sommation (38) ayant une première entrée connectée à la sortie du premier circuit échantillonneur-bloqueur élémen- taire (34) et ayant une seconde entrée connectée à la sortie du second circuit échantillonneur-bloqueur élémentaire (36), la sortie de ce circuit de somma- tion (38) constituant la sortie du capteur de Hall. 2. Capteur de Hall à découpage selon la re- vendication 1, caractérisé en ce que le générateur de signal d'horloge associé est en outre destiné à générer sur une quatrième sortie d'horloge un signal d'horloge binaire ck4 ayant une phase binaire $4 qui est synchronisée de façon à apparaître pendant un intervalle de temps qui englobe chaque apparition d'une transition entre les phases $1 et nS1 dans le signal d'horloge ckl, l'amplificateur de tension de Hall (42) doublement différentiel comprenant un moyen de commutation de réduction de gain (55, 56, 57, 58), actionné électriquement, qui est connecté à la quatrième sortie d'horloge pour réduire le gain différentiel de l'amplificateur de tension de Hall (42) pendant chaque phase $4 dans le signal d'hor- loge ck4. 3. Capteur de Hall à découpage selon la re- vendication 1, caractérisé en ce que le circuit échantillonneur- bloqueur à découpage (44) comprend en outre des troisième et quatrième circuits échan- tillonneurs-bloqueurs élémentaires, chacun de ces troisième et quatrième circuits échantillonneurs- bloqueurs élémentaires ayant une entrée connectée respectivement aux seconde et première polarités de la sortie différentielle de l'amplificateur de ten- sion de Hall (42), chacun des troisième et quatrième circuits échantillonneurs-bloqueurs élémentaires ayant un moyen de commutation de validation d'échan- tillonnage qui est respectivement connecté aux se- conde et troisième sorties d'horloge, pour échan- tillonner respectivement les signaux d'entrée des circuits échantillonneurs-bloqueurs élémentaires seulement pendant les phases $2 et $3, et pour blo- quer les signaux d'échantillons sur les sorties res- pectives des troisième et quatrième circuits échan- tillonneurs-bloqueurs élémentaires, respectivement pendant les phases n$2 et n$3, le circuit de somma- tion (46) ayant en outre une troisième entrée con- nectée à la sortie du troisième circuit échantillon- neur-bloqueur élémentaire et une quatrième entrée connectée à la sortie du quatrième circuit échan- tillonneur-bloqueur élémentaire, de façon que le circuit échantillonneur-bloqueur à découpage (44) soit un circuit échantillonneur-bloqueur à polarités5 croisées entièrement différentiel.