FR 2743961 A1 19970725 FR 9700069 A 19970107 Titre EMETTEUR LINEAIRE ET PROCEDE DE FONCTIONNEMENT Domaine de l'invention La présente invention concerne des configurations d'émetteur linéaire et, en particulier, leur fonctionnement dans des systèmes de télécommunication à accès multiple dans le domaine temporel (AMRT). L'invention s'applique à, mais n'est pas limitée à, la réduction des interférences des voies adjacentes dans de tels systèmes de communication AMRT. Arrière-plan de l'invention Des émetteurs linéaires à accès multiple par répartition dans le temps (AMRT) ont tendance à émettre plus de courant dans les voies adjacentes (ce qu'on appelle souvent interférences dues à la voie voisine) au début du créneau temporel d'émission (TX) (accélération) et à la fin du créneau temporel TX (décélération). Les interférences excessives dues à la voie voisine au cours de ces périodes d'accélération et de décélération provoquent des interférences nuisibles à toutes les télécommunications existant dans des voies de fréquence adjacentes. Ainsi, les interférences dues à la voie voisine au cours de ces périodes doivent être maintenues à un minimum en utilisant une technique d'émetteur linéaire. Les émetteurs classiques fonctionnant dans un mode de classe A sont inefficaces et par conséquent la linéarisation d'émetteurs plus efficaces est généralement utilisée. Certaines normes de télécommunication internationales, par exemple la norme TETRA du ETSI, permettent un certain relâchement de la performance du rapport de puissance couplé à la voie adjacente (ACCPR) (à savoir une interférence d'émetteur permise dans les voies adjacentes) au cours des périodes d'accélération et de décélération. Toutefois, de telles limites de performance sont encore difficiles à obtenir. La présente invention cherche à fournir un procédé permettant de réduire les interférences des voies adjacentes d'émetteurs linéarisés et un circuit émetteur linéarisé permettant de faciliter une telle réduction. Résumé de l'invention Selon un premier aspect du mode de réalisation préféré de l'invention, un procédé permettant de réduire les émissions des voies adjacentes d'une unité de télécommunication fonctionnant dans un système de télécommunication dans le domaine temporel est proposé. L'unité de télécommunication présente un circuit émetteur linéarisé permettant d'émettre des signaux multiplexés dans le domaine temporel en créneaux temporels. Le procédé comporte les étapes d'émission d'information au cours d'un créneau temporel et de commutation d'une matrice pouvant être choisie d'éléments de gain dans le circuit émetteur linéarisé au cours d'une période de temps particulière du créneau30 temporel de manière à réduire les émissions des voies adjacentes. Dans le mode de réalisation préféré de la présente invention, la matrice pouvant être choisie d'éléments de gain comprend une première matrice pouvant être choisie d'éléments de gain dans une chaîne directe et une deuxième matrice pouvant être choisie d'éléments de gain dans une chaîne de retour. L'étape de commutation de la première matrice pouvant être choisie d'éléments de gain dans une chaîne directe et de la deuxième matrice pouvant être choisie d'éléments de gain dans une chaîne de retour comporte le choix d'au moins un élément de gain dans la première matrice pouvant être choisie d'éléments de gain dans la chaîne directe et le choix d'au moins un élément de gain dans la deuxième matrice pouvant être choisie d'éléments de gain dans la chaine de retour. De préférence, la période de temps particulière pendant laquelle il est possible de commuter les éléments de gain pouvant être choisis comporte au moins: sensiblement le début ou sensiblement la fin du créneau temporel. De façon avantageuse, dans le mode de réalisation préféré de l'invention, le procédé permettant de réduire les interférences des voies adjacentes dans un circuit émetteur linéarisé de retour cartésien réduit le rapport de puissance couplé de la voie adjacente (ACCPR) dû à l'accélération et la décélération de l'émetteur linéarisé de 12 dB. Selon un deuxième aspect du mode de réalisation préféré de l'invention, un circuit émetteur linéarisé permettant de réduire les interférences des voies adjacentes dans un système de télécommunication par répartition dans le temps est fourni. Le circuit émetteur linéarisé comporte un circuit de linéarisation en bande de base présentant une entrée en bande de base et fournissant un signal de sortie en bande de base filtré à un circuit de transposition de fréquence présentant une première matrice pouvant être choisie d'éléments de gain permettant de recevoir le signal de sortie en bande de base filtré et un signal de conversion de fréquence et permettant de fournir un signal de sortie à haute fréquence. Un amplificateur de puissance reçoit le signal de sortie à haute fréquence et fournit une sortie de circuit émetteur à un circuit de retour qui reçoit une partie de la sortie du circuit émetteur et fournit un signal de retour. Un circuit de changement de fréquence est fourni et présente une deuxième matrice pouvant être choisie d'éléments de gain permettant de recevoir le signal de retour et un signal de changement de fréquence et permettant de fournir une sortie à basse fréquence aux circuits de linéarisation en bande de base. Un dispositif de commande est couplé de façon à fonctionner aux première et deuxième matrices pouvant être choisies d'éléments de gain pour fournir un signal de commande permettant de commuter de façon sélective les première et deuxième matrices pouvant être choisies d'éléments de gain afin de réduire les émissions des voies adjacentes au début et/ou à la fin d'un créneau temporel. De cette façon, le gain total de la boucle est commandé et maintenu à un niveau constant alors que la puissance de sortie de l'émetteur est successivement réduite, ce qui limite les interférences des voies adjacentes générées par le procédé de décélération. Un mode de réalisation préféré de l'invention va maintenant être décrit à titre d'exemple uniquement, en référence aux dessins. Brève description des dessins La Figure 1 représente un schéma fonctionnel d'un circuit émetteur linéarisé de retour cartésien de la technique antérieure. La Figure 2 représente un schéma fonctionnel d'un modèle théorique simplifié de l'émetteur de retour cartésien. La Figure 3 est un schéma fonctionnel d'un circuit émetteur linéarisé de retour cartésien selon un mode de réalisation préféré de l'invention. La Figure 4 est un chronogramme représentant le comportement de commande de puissance de l'émetteur selon le mode de réalisation préféré de l'invention. La Figure 5 est un organigramme représentant un procédé permettant de réduire les émissions des voies adjacentes d'une unité de télécommunication fonctionnant dans un système de télécommunication dans le domaine temporel selon le mode de réalisation préféré de l'invention. Description détaillée des dessins En référence d'abord à la Figure 1, un schéma fonctionnel d'un circuit émetteur linéarisé de retour cartésien de la technique antérieure est représenté. Le circuit émetteur linéarisé fait partie d'une unité de télécommunication, c'est-à-dire un émetteur radio, et comprend un signal d'entrée numérique 8, un processeur de signaux numériques (DSP) 10, un convertisseur numérique analogique (N/A) pour la voie 11 en phase (I), un convertisseur N/A pour une voie 12 en quadrature (Q), une atténuation d'entrée 13, une jonction de sommation 15 et un filtre à boucle 21 pour la voie 11 I, une atténuation d'entrée 14, une jonction de sommation 17 et un filtre à boucle 22 pour la voie 12 Q. Le circuit émetteur linéarisé comprend en outre une jonction de sommation 24, un filtre passe bas 28, un atténuateur direct de transposition 29, un mélangeur 30, un amplificateur de puissance 31, un coupleur 32, un atténuateur de retour de changement 34, un mélangeur de changement 35, un oscillateur local principal (LO) 36, un amplificateur en bande de base 41 pour la voie I, un amplificateur en bande de base 40 pour la voie Q et une antenne 33. En fonctionnement, un signal d'entrée numérique 8 est introduit à la fois dans les convertisseurs N/A de Q et I et fournit des signaux analogiques en bande de base Q et I qui sont atténués par l'atténuation d'entrée 13 et l'atténuation d'entrée 14 respectivement. Les signaux analogiques filtrés sont ensuite combinés au niveau de la jonction de sommation 15 et de la jonction de sommation 17 respectivement avec les signaux de retour en temps réel pour fournir des signaux Q et I en bande de base linéarisés. Les signaux Q et I en bande de base linéarisés sont entrés dans le filtre à boucle 21 et le filtre à boucle 22 respectivement puis combinés pour fournir un signal linéarisé en bande de base unique. Le signal linéarisé en bande de base unique est filtré par le filtre passe bas 28 et atténué par l'atténuateur direct de transposition 29 pour fournir un signal linéarisé en bande de base atténué. Le signal linéarisé en bande de base atténué est transposé en une fréquence radio appropriée par le mélangeur 30 et l'oscillateur local principal (L0) 36, o il est amplifié par l'amplificateur de puissance 31. Le signal radio linéarisé amplifié est échantillonné par le coupleur 32 et le signal échantillonné est introduit par l'intermédiaire de l'atténuateur de retour de changement 34 dans le mélangeur de changement 35 pour produire un signal de retour en bande de base. Le signal changé est divisé et entré dans l'amplificateur en bande de base 41 pour la voie I et de l'amplificateur en bande de base 40 pour la voie Q afin de fermer la boucle de retour en temps réel. La commande de puissance dans l'émetteur linéarisé ci- dessus est obtenue en commandant simultanément l'atténuation de l'atténuateur direct de transposition 29 et l'atténuateur de retour de changement 34. Un exemple classique servirait à cinq combinaisons d'atténuation devant être utilisées tel que représenté dans le Tableau 1. Tableau 1. Niveaux d'atténuation classiques pour obtenir une commande de puissance dans un émetteur linéarisé. Commande de puissance Atténuateur direct 29 Atténuateur de retour Puissance d'émission 0 dB 20 dB (maximum) Puissance d'émission 5 dB 15 dB Puissance d'émission 10 dB 10 dB Puissance d'émission 15 dB 5 dB Puissance d'émission 20 dB 0 dB 1 (minimum) L'atténuation combinée de l'atténuateur direct de transposition 29 et de l'atténuateur de retour de changement 34 est toujours fixée à 20 dB. Cela assure que le gain en boucle ouverte est constant quel que soit l'état de commande de puissance, qui est maintenu constant au cours de la totalité de l'émission dans le créneau d'émission. Un problème associé au fait que cet émetteur fonctionne dans un système de télécommunication AMRT est que la puissance transmise qui s'est échappée dans les voies de fréquence adjacentes au cours des périodes d'accélération et de décélération est élevée si l'état de commande de puissance est élevé. Les émetteurs linéaires utilisent souvent des techniques de retour négatives, par exemple le retour cartésien, pour obtenir une linéarité élevée du spectre de sortie émis et par là même réduire au minimum les interférences dues à la voie adjacente générées par le plus efficace mais le moins linéaire, à savoir l'amplificateur de puissance de classe AB (PA) par rapport aux PA de classe A. La boucle de retour cartésien fonctionne selon un agencement de boucle fermée avec un PA de classe AB à haute fréquence non linéaire, le signal de retour étant combiné de façon négative avec le signal d'entrée à une fréquence en bande de base sous la forme Q et I en quadrature. La performance de linéarité du PA s'améliore de façon proportionnelle au gain de la boucle lorsque qu'il est fermé dans la boucle. En référence à présent à la Figure 2, un schéma fonctionnel d'un modèle théorique simplifié de l'émetteur de retour cartésien est représenté. Le modèle théorique simplifié de l'émetteur de retour cartésien comprend les composants suivants: un signal d'entrée Vin 90, un sommateur direct 91, un élément de gain direct A 92, un signal de sortie d'émetteur Vout 96, un coupleur 97, un élément de gain de retour D 93, un sommateur de retour 95 et un signal de bruit additif de retour Nf94. En fonctionnement, le signal de bruit additif de retour Nf94 représente le bruit qui domine dans la voie adjacente. La fonction de transfert provenant du signal de bruit additif de retour Nf94 au niveau de la sortie d'émetteur Vout 96 est: Vout A () Nf 1+feA Si P.A >>1 alors la fonction de transfert peut être environ: Vout 1 - Z_= (2) Nf f Lorsque l'état de commande de puissance passe de l'état de puissance supérieur du Tableau 1 de la puissance d'émission 5 à l'état de puissance inférieur de la puissance d'émission 4, le gain de retour f est augmenté de 5 dB pour compenser. Ainsi, la contribution de bruit de retour au niveau de la voie adjacente est effectivement réduite de 5 dB et la performance ACCPR est améliorée de 5 dB. En référence à présent à la Figure 3, un schéma fonctionnel d'un circuit émetteur linéarisé de retour cartésien, selon le deuxième aspect du mode de réalisation préféré de l'invention est représenté. Le circuit émetteur linéarisé réduit les interférences des voies adjacentes et fonctionne dans un système de télécommunication à accès multiple par répartition dans le temps (AMRT). Le circuit émetteur linéarisé comporte un circuit de linéarisation en base de bande 51 présentant une entrée en bande de base 50 et fournit une sortie filtrée 62. Le circuit de linéarisation en bande de base 51 comporte une voie 77 en phase (I) présentant un convertisseur numérique-analogique (N/A) ,52, un atténuateur d'entrée 55, un additionneur 57 et un filtre à boucle 59. Un signal de retour est entré dans la voie I au niveau de l'additionneur 57 par l'intermédiaire d'un amplificateur en bande de base 74. Le circuit de linéarisation en bande de base 51 comporte également une voie 78 en quadrature (Q) ayant un convertisseur numérique-analogique (N/A) 54, un atténuateur d'entrée 56, un additionneur 58 et un filtre à boucle 60. Un signal de retour est entré dans la voie Q au niveau de l'additionneur 58 par l'intermédiaire d'un amplificateur en bande de base 73. Un processeur de signaux numériques (DSP) 53 est également fourni. Le circuit émetteur linéarisé comporte également un circuit de transposition de fréquence 75, permettant de recevoir la sortie filtrée 62, le circuit de transposition de fréquence 75 présentant un mélangeur 65 et une première matrice pouvant être choisie d'éléments de gain 63 pour fournir une sortie à haute fréquence 79 à un amplificateur de puissance 66. L'amplificateur de puissance 66 fournit une sortie de circuit émetteur 82 à un circuit d'échantillonnage 67, par exemple un coupleur, et une antenne 68. Le circuit d'échantillonnage 67 fournit un signal de retour 70 à un circuit de changement de fréquence 76 ayant un mélangeur 71 et une deuxième matrice pouvant être choisie d'éléments de gain 64. Un signal de transposition de fréquence 80 et un signal de changement de fréquence 81 sont fournis par un oscillateur local principal 69. Le circuit de changement de fréquence 76 fournit une sortie à basse fréquence 83 qui est alimentée à l'amplificateur en bande de base 73 et à l'amplificateur en bande de base 74. La première matrice pouvant être choisie d'éléments de gain 63 et la deuxième matrice pouvant être choisie d'éléments de gain 64 comportent au moins un élément de gain 84. En fonctionnement, l'entrée en bande de base 50 est alimentée dans un circuit de linéarisation en bande de base, divisé en deux signaux en quadrature et entré dans la voie I 77 et la voie Q 78 respectivement. Dans chaque voie respective, le signal d'entrée est converti d'un signal numérique à un signal analogique par le convertisseur N/A 52 dans la voie 77 I et le ll convertisseur N/A 54 dans la voie Q 78. Les signaux analogiques sont atténués par l'atténuateur d'entrée 55 et l'atténuateur d'entrée 56, additionnés aux signaux de retour dans l'additionneur 57 et l'additionneur 58 et filtrés par le filtre à boucle 59 et le filtre à boucle 60 respectivement. Les signaux provenant de la sortie de la voie I et de la sortie de la voie Q sont combinés pour fournir une sortie filtrée 62. Le circuit de transposition de fréquence 75 reçoit la sortie filtrée 62 et le signal de conversion de fréquence 80 provenant de l'oscillateur local principal 69 et fournit une sortie à haute fréquence 79. Le circuit de transposition de fréquence 75 comporte la première matrice pouvant être choisie d'éléments de gain 63 permettant de régler un niveau de puissance du signal de transposition de fréquence 80. L'amplificateur de puissance 66 reçoit la sortie à haute fréquence 79 et fournit la sortie du circuit émetteur 82. Le circuit d'échantillonnage 67 couple une partie de la sortie du circuit émetteur 82, fournissant ainsi le signal de retour 70. Le signal de changement de fréquence 81 est alimenté dans la deuxième matrice pouvant être choisie d'éléments de gain 64 et mélangé au signal de retour 70 au niveau du mélangeur 71 de manière à fournir la sortie à basse fréquence 83. Le circuit de changement de fréquence 76 comporte la deuxième matrice pouvant être choisie d'éléments de gain 63 permettant de régler un niveau de puissance du signal de changement de fréquence 81. La deuxième matrice pouvant être choisie d'éléments de gain 64 règle le niveau de puissance du signal de changement de fréquence 81. La sortie à basse fréquence 83 est divisée et entrée dans la voie I 77 par l'intermédiaire de l'amplificateur en bande de base 74 et entrée dans la voie Q 78 par l'intermédiaire de l'amplificateur en bande de base 73 afin de fermer la boucle de retour en temps réel. Dans le mode de réalisation préféré, le circuit émetteur linéarisé est un circuit émetteur linéarisé de retour cartésien bien qu'on considère dans la présente invention que d'autres technologies d'émetteurs linéarisés telles que la prédistorsion adaptative, peuvent être adaptées à l'invention. La commande de puissance du mode de réalisation préféré du circuit émetteur linéarisé est obtenue en commandant la performance de gain de la première matrice pouvant être choisie d'éléments de gain 63 et de la deuxième matrice pouvant être choisie d'éléments de gain 64, en même temps. Le gain de puissance combiné de la première matrice pouvant être choisie d'éléments de gain 63 et de la deuxième matrice pouvant être choisie d'éléments de gain 64 est maintenu constant, maintenant ainsi un gain de puissance constant à l'intérieur de la boucle de retour du circuit émetteur linéarisé. La présente invention accepte le fait que d'autres agencements et d'autres topologies appliqués à la matrice pouvant être choisie d'éléments de gain puissent être utilisés pour régler les niveaux de retour et direct du signal émis. En référence à présent à la Figure 4, un chronogramme d'un système de télécommunication à accès multiple dans le domaine temporel (AMRT) selon un mode de réalisation préféré de la présente invention est représenté. Le système de télécommunication comporte des unités de télécommunication présentant des circuits émetteurs linéarisés permettant d'émettre des signaux multiplexés dans le domaine temporel dans des créneaux temporels, par exemple un message de données 200 est émis dans le créneau temporel 204. Lorsque l'émission de données est achevée, par exemple à la fin du créneau temporel 201, le niveau de puissance de l'émetteur peut être réduit dans une étape unique 203 en désactivant par commutation tous les éléments de gain. Une telle réduction rapide des niveaux de puissance transmis provoque des interférences nuisibles dans les voies de fréquence adjacentes. La présente invention accepte que le réglage pouvant être choisi des éléments de gain puisse se produire au cours d'une période de temps quelconque du créneau temporel en particulier au début ou à la fin du créneau temporel. La Figure 4 est décrite par rapport au réglage pouvant être choisi des éléments de gain, seulement à la fin du créneau temporel, à des fins d'explication uniquement. Dans le mode de réalisation préféré, la puissance de sortie émise est réduite en utilisant l'option A, la matrice pouvant être choisie d'éléments de gain étant ainsi successivement réduite d'une tension maximum à une tension minimum tel que représenté à l'étape 202. De façon avantageuse, ceci réduit le niveau de puissance introduit et par conséquent les interférences nuisibles provoquées au niveau des voies de fréquence adjacentes. Afin d'accomplir cette réduction à étapes multiples de la puissance de sortie, la matrice directe pouvant être choisie d'éléments de gain et la matrice de retour pouvant être choisie d'éléments de gain sont réglées en même temps de façon à assurer que le gain de la boucle de l'émetteur linéarisé reste constant et par conséquent que la boucle de retour de l'émetteur30 linéarisé reste stable à tout instant. En référence à présent à la Figure 5, un organigramme détaillé d'un procédé permettant de réduire les interférences des voies adjacentes dans un système de télécommunication dans le domaine temporel, selon un premier aspect du mode de réalisation préféré de l'invention, est représenté. Le procédé permettant de réduire les interférences des voies adjacentes générées par l'émetteur linéarisé comporte des étapes de fixation de la commande de puissance au niveau requis, comme à l'étape 100, d'émission d'informations, par exemple un message de données 200 dans un créneau temporel 204 à une tension de commande d'émission maximum de la puissance d'émission 5, tel que représenté à l'étape 101. Lorsque la fin de l'émission de données est surveillée à la fin d'un créneau temporel 201 (ou, comme dans le mode de réalisation préféré de l'invention environ 500 micro secondes avant la fin du créneau temporel 201), comme à l'étape 102, le niveau de puissance de sortie est réduit à un minimum en commutant successivement les éléments de gain hors de la première matrice pouvant être choisie d'éléments de gain 63 dans la chaîne directe et dans la deuxième matrice pouvant être choisie d'éléments de gain 64 dans la chaîne de retour, tel que représenté à l'étape 104. L'étape de commutation comprend le choix d'au moins un élément de gain 84 dans la première matrice pouvant être choisie d'éléments de gain 63 dans la chaîne directe et le choix d'au moins un élément de gain 84 dans la deuxième matrice pouvant être choisie d'éléments de gain 64 dans la chaîne de retour. A la fin du créneau temporel, le niveau de puissance de l'émetteur est réduit (décéléré), tel que représenté à l'étape 108.30 De façon avantageuse, dans le mode de réalisation préféré de la présente invention, le procédé permettant de réduire les interférences des voies adjacentes dans un circuit émetteur linéarisé de retour cartésien réduit les interférences des voies adjacentes dues à l'accélération et/ou la décélération de la puissance de sortie de l'émetteur linéarisé de 12 dB. REVENDICATIONS 1. Procédé permettant de réduire les émissions des voies adjacentes d'une unité de télécommunication fonctionnant dans un système de télécommunication dans le domaine temporel, l'unité de télécommunication présentant un circuit émetteur linéarisé permettant d'émettre des signaux multiplexés dans le domaine temporel dans des créneaux temporels, le procédé comprenant les étapes de: émission d'informations au cours d'un créneau temporel; et commutation d'une matrice pouvant être choisie d'éléments de gain dans le circuit émetteur linéarisé au cours d'une période de temps particulière du créneau temporel de façon à réduire les émissions des voies adjacentes. 2. Procédé selon la revendication 1, dans lequel la matrice pouvant être choisie d'éléments de gains comprend une première matrice pouvant être choisie d'éléments de gain dans une chaîne directe du circuit émetteur linéarisé et une deuxième matrice pouvant être choisie d'éléments de gain dans une chaîne de retour du circuit émetteur linéarisé et l'étape de commutation d'une matrice pouvant être choisie d'éléments de gain comporte: le choix d'au moins un élément de gain dans la première matrice pouvant être choisie d'éléments de gain dans la chaîne directe; et le choix d'au moins un élément de gain dans la deuxième matrice pouvant être choisie d'éléments de gain dans la chaîne de retour. 3. Procédé selon l'une quelconque des revendications précédentes, dans lequel la période de temps particulière du créneau temporel est au moins l'une des suivantes: sensiblement au début du créneau temporel, sensiblement à la fin du créneau temporel. 4. Circuit émetteur linéarisé permettant de réduire les interférences des voies adjacentes dans un système de télécommunication par répartition dans le temps, le circuit émetteur linéarisé comprenant: un circuit de linéarisation en bande de base présentant une entrée en bande de base et fournissant un signal de sortie en bande de base filtré; un circuit de transposition de fréquence présentant une première matrice pouvant être choisie d'éléments de gain permettant de recevoir le signal de sortie en bande de base filtré et un circuit de conversion de fréquence et permettant de fournir un signal de sortie à haute fréquence; un amplificateur de puissance permettant de recevoir le signal de sortie à haute fréquence et fournissant une sortie de circuit émetteur; un circuit de retour permettant de recevoir une partie de la sortie du circuit émetteur et fournissant un signal de retour; un circuit de changement de fréquence présentant une deuxième matrice pouvant être choisie d'éléments de gain permettant de recevoir le signal de retour et un signal de changement de fréquence et de fournir une sortie à basse fréquence au circuit de linéarisation en bande de base; et un dispositif de commande couplé de façon à fonctionner à la première et à la deuxième matrices pouvant être choisies d'éléments de gain permettant de fournir un signal de commande de façon à commuter de façon sélective les première et deuxième matrices pouvant être choisies d'éléments de gain pour réduire les émissions des voies adjacentes au cours d'une période particulière d'un créneau temporel. 5. Circuit émetteur linéarisé selon la revendication 4, dans lequel la première matrice pouvant être choisie d'éléments de gain règle un niveau de puissance du signal de conversion de fréquence et la deuxième matrice pouvant être choisie d'éléments de gain règle un niveau de puissance du signal de changement de fréquence. 6. Circuit émetteur linéarisé selon l'une quelconque des revendications 4 à 5, dans lequel la première matrice pouvant être choisie d'éléments de gain règle un niveau de puissance du signal de sortie à haute fréquence et la deuxième matrice pouvant être choisie d'éléments de gain règle un niveau de puissance du signal de retour. 7. Circuit émetteur linéarisé selon l'une quelconque des revendications 4 à 6, dans lequel un gain de puissance combiné de la première matrice pouvant être choisie d'éléments de gain et la deuxième matrice pouvant être choisie d'éléments de gain est constant, maintenant ainsi un gain de puissance constant d'une boucle de retour du circuit émetteur linéarisé. 8. Circuit émetteur linéarisé selon l'une quelconque des revendications 4 à 7, dans lequel la période particulière d'un créneau temporel comporte au moins l'une des suivantes: sensiblement au début d'un créneau temporel, sensiblement à la fin du créneau30 temporel. 9. Circuit émetteur linéarisé selon l'une quelconque des revendications 4 à 8, dans lequel l'entrée en bande de base, la sortie filtrée et la sortie à basse fréquence comprennent deux signaux en quadrature l'un par rapport à l'autre et le circuit émetteur linéarisé est un circuit émetteur linéarisé de retour cartésien. Circuit émetteur linéarisé sensiblement tel que décrit dans le présent document par rapport à la Figure 3.