FR 2740925 A1 19970509 FR 9513219 A 19951108 i0 La présente invention concerne un procédé et un dispositif de détection et de correction d'une erreur éventuelle dans une suite de mots binaires modulant une grandeur physique. La présente invention s'applique en particulier à la détection d'éventuelles erreurs de lecture de codes à barres et plus généralement à celles de transmission d'informations entre deux systèmes. Tout transfert d'informations entre deux dispositifs peut comporter des erreurs de transmission. Ces erreurs, ainsi que leur nombre, dépendent du support de transmission, c'est à dire du canal permettant à une information de passer d'un système à un autre. Ce support peut être conventionnel, utilisé dans les télécommunications ou dans le stockage d'informations, sur support optique, magnétique, électrique,... L'invention s'applique aussi bien à la transmission à distance d'informations qu'à la transmission d'informations entre deux composants d'un même circuits ou deux éléments d'un même système entre lesquels un transfert desdites informations a lieu. Beaucoup de codes à barres offrent la possibilité d'ajouter aux informations stockées une clef de contrôle servant à vérifier si les informations reçues comportent des erreurs ou non. Généralement, à chaque caractère est affecté une valeur numérique. Le code alphanumérique 39, par exemple, effectue la somme modulo 43 de la valeur affectée aux caractères du message et ajoute le caractère dont la valeur affectée est égale à cette somme. A la réception de tous ces caractères, la somme modulo 43 de tous les caractères à l'exception du dernier doit être égale au dernier caractère. Sinon, on sait qu'une erreur de transmission a été commise. Par contre ce code ne permet pas la correction des erreurs de transmission. Un autre code à barres alphanumérique, appelé code 93, comporte juste avant la borne de fin de lecture (dernières données du code) deux clefs de contrôle qui permettent de détecter et de corriger un caractère alphanumérique erroné. Le principe de détection est basé sur un comptage modulo 47. Cependant, seul un alphabet comportant moins de 48 caractères peut être traité par ce procédé et l'utilisation du nombre 47 comme base de calcul complique l'algorithme de décodage qui détermine si oui ou non il y a eu erreur de transmission et surtout o se situe l'erreur et comment la corriger. Le code 128, associé à sa clef de contrôle, offre la possibilité d'utiliser un alphabet de 128 caractères. Ce code possède aussi un caractère de contrôle placé juste avant le caractère de fin de lecture. Il est calculé de la manière suivante: la valeur de chaque caractère significatif (à l'exclusion du caractère de début de code) est multiplié par la valeur de la position de ce caractère dans la suite de caractères, la première position la plus à gauche ayant pour valeur 1, la suivante, 2, encore la suivante, 3, et ainsi de suite. La somme de ces produits est ajoutée à la valeur du caractère de début de code et le 3 2740925 total ainsi formé est divisé par 103, le reste entier correspond à la valeur du caractère de contrôle à encoder. Les erreurs de lecture ne peuvent donc pas être corrigées mais seulement détectées. Enfin, aucun de ces codes n'est capable de corriger une erreur consistant en l'ajout ou le retrait d'un symbole binaire dans un quelconque des caractères de la suite ou d'une barre dans une position quelconque d'un code à barres. La présente invention entend remédier à ces inconvénients. Il a tout d'abord été recherché un procédé de détection d'erreur et de correction pour un dispositif ayant au maximum un alphabet de 67 caractères, par exemple un alphabet de septuples binaires ne comportant pas plus de quatre symboles binaires identiques successifs et dont les trois premiers symboles ne sont pas identiques et dont les trois derniers symboles ne sont pas identiques (alphabet se trouvant aux première et cinquième colonne du tableau 1, en annexe). L'inventeur a également cherché à développer un procédé de calcul de redondances (nombres de cohérence) réalisable simplement et un procédé d'utilisation de ces nombres de cohérence à la fois simple à mettre en oeuvre dans un dispositif et très rapide. L'inventeur a aussi cherché à développer une méthode ainsi que des dispositifs associés lui permettant de détecter de façon certaine des erreurs de lecture de codes à barres, réalisés selon la méthode décrite dans la demande de brevet français 94.00971. Enfin, I'inventeur a cherché à réaliser un procédé et un dispositif qui, chacun, permettent de détecter et de corriger non seulement une erreur dans la transmission d'un nombre mais aussi l'ajout ou le retrait d'un symbole binaire dans une position aléatoire d'un nombre quelconque d'une suite d'au plus 64 nombres. L'invention a donc pour objet un procédé de détection et de correction d'une erreur éventuelle de transmission d'une suite dite " initiale " d'au plus 64 nombres, représentant des données binaires, et modulant une grandeur physique prédéterminée; caractérisé en ce que successivement: une phase dite " de codage " consiste à ajouter à la suite initiale deux nombres dits " de cohérence " pour former une suite dite " totale émise", les deux nombres de cohérence étant déterminés de telle sorte que deux combinaisons prédéterminées dites " de contrôle de cohérence " appliquées à la suite totale émise donnent chacune une valeur prédéterminée modulo 67, au moins une première des dites combinaisons combinant les nombres dans la suite totale émise de façon variable en fonction de la position de chaque nombre dans la suite totale émise, - une phase dite " de transfert " consiste en ce que la grandeur physique est modulée par la suite totale émise, transférée et démodulée pour former une suite totale dite " reçue ", - une phase dite " de décodage " consiste à appliquer les dites combinaisons aux nombres de la suite totale reçue et, au cas o les résultats des dites combinaisons ne sont pas égaux aux dites valeurs prédéterminées modulo 67, à en déduire qu'une erreur de transmission a eu lieu et à la corriger. Grâce à ces dispositions, le procédé de codage selon l'invention pallie les inconvénients rappelés ci-dessus. Cette méthode de réalisation de redondances (ou nombres de cohérence) est simple et permet à un dispositif de correction selon l'invention de détecter des erreurs de transmission et de les corriger. Un autre avantage de la présente invention est qu'il n'est pas nécessaire de connaître d'avance le nombre d'informations transférées pour mettre en oeuvre le procédé. Le procédé selon l'invention peut être utilisé chaque fois que le nombre de caractères différents utilisables est d'au plus 67 éléments, comme, par exemple l'ensemble des sextuples, groupes de six bits, qui constituent un alphabet de 64 caractères différents, étant entendu que les redondances (nombres de cohérence) peuvent prendre 67 valeurs différentes et doivent donc être représentés chacun par au moins sept bits. Selon un mode de réalisation particulier, la seconde combinaison, combine les nombres dans la suite totale émise indépendamment de leur position dans la suite totale émise, en en faisant la somme. Selon ce même mode de réalisation particulier, la première combinaison est égale à la somme, modulo 67, des produits de chacun des nombres de la suite totale émise par un nombre entier non nul inférieur à 67, dit " nombre de position ", ledit nombre de position n'étant attribué qu'à ladite position du dit nombre dans la suite totale émise. La phase dite " de décodage " consiste à faire la somme, modulo 67, de tous les nombres de la suite totale reçue, la différence entre ladite somme et la valeur prédéterminée correspondant à la seconde combinaison étant égale à l'éventuelle erreur, et, si cette erreur n'est pas nulle, à diviser par ladite erreur, modulo 67, la différence entre la somme des produits de chacun des nombres de la suite totale reçue par son nombre de position et la somme des produits des nombres de la suite totale émise par les mêmes nombres de position, et à obtenir ainsi le nombre de position attribué à la position de l'erreur dans la suite totale reçue. 6 2740925 Un avantage de ce mode de réalisation particulier est qu'il permet de déterminer une éventuelle erreur de transmission de ces nombres, ainsi que la position de l'éventuelle erreur, et de la corriger. Encore plus particulièrement, la seconde des combinaisons est la somme, modulo 67, des nombres de la suite totale émise, et la valeur prédéterminée correspondante est nulle. Ce premier aspect de l'invention présente comme avantage que son mode de calcul est itératif et que, en conséquence, un circuit électronique simple peut le réaliser. Le procédé utilise un mode de comptage modulo 67 qui a, comme premier avantage, de correspondre de manière exacte au nombre de symboles de la demande de brevet français 94.00971. Il a l'avantage d'être un nombre premier et donc que la division modulo 67 est clairement définie. Il a aussi comme avantage que 2 est un de ses nombres primitifs, c'est à dire que la séquence des nombres obtenus en calculant le reste de la division des puissances successives de 2 par 67 est la séquence des nombres 1 à 66 mais dans un ordre différent. Les puissances successives de 2, modulo 67, peuvent donc constituer des nombres de position faciles à calculer. Ce calcul de nombres de cohérence permet à un dispositif de correction selon l'invention de déterminer une éventuelle erreur de transmission des nombres de la suite initiale et de la corriger. En effet, la somme, modulo 67, des nombres de la suite totale reçue, y compris les deux nombres de cohérence, est égale à une éventuelle erreur qui affecte la suite totale reçue, c'est à dire la différence entre un nombre erroné de la suite totale reçue et le nombre correspondant de la suite totale émise. En effectuant sur la suite totale reçue la même seconde combinaison que celle réalisée sur la suite totale émise, et en divisant cette combinaison par la somme modulo 67 des nombres de la suite totale reçue, on obtient le nombre entier attribué à la position du dit nombre erroné dans la suite totale reçue. Ainsi, selon le premier aspect de l'invention, après une phase dite " de transfert " au cours de laquelle la suite totale émise a été modulée, transférée, et démodulée en une suite totale reçue, une phase dite " de décodage " consiste à faire la somme de tous les nombres de la suite totale reçue, ladite somme étant égale à l'éventuelle erreur de transmission, et consiste, si cette erreur n'est pas nulle, à diviser la somme des produits de chacun des nombres de la suite totale reçue par le nombre entier attribué à ladite position du dit nombre dans la suite totale reçue, division par ladite erreur et à obtenir, modulo 67, le nombre entier attribué à la position de l'erreur dans la suite totale reçue. Ce premier aspect de l'invention traite d'une erreur dans la transmission des nombres qui n'affecte pas le nombre d'informations binaires qui les représente. Au contraire, le second aspect de l'invention traite de l'apparition ou de la disparition accidentelle d'un symbole binaire et permet de la détecter et de la corriger. D'une manière générale, le second aspect de la présente invention concerne un procédé de détection et de correction d'une erreur éventuelle dans la transmission d'une suite dite " totale émise" de nombres représentés chacun par un nombre N de symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " adaptés, selon un procédé dit " de repérage et d'évaluation ", à permettre la rectification d'une erreur éventuelle; caractérisé en ce que - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise - et, au cas o ce nombre est égal à un multiple de N, moins un nombre entier j inférieur à la moitié de N, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N - j symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ", - et dans une phase dite de " validation " à rechercher si la position de ce remplacement est correcte en mettant en oeuvre le procédé de repérage et d'évaluation. Toujours d'une manière générale selon son second aspect, l'invention concerne un procédé de détection et de correction d'une erreur éventuelle dans la transmission d'une suite dite " totale émise" de nombres représentés chacun par un nombre N de symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " adaptés, selon un procédé dit " de repérage et d'évaluation ", à permettre la rectification d'une erreur éventuelle, caractérisé en ce que - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise - et, au cas o ce nombre est égal à un multiple de N, plus un nombre entier j inférieur à la moitié de N, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N + j symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ", - et dans une phase dite de " validation " à rechercher si la position de ce remplacement est correcte en mettant en oeuvre le procédé de repérage et d'évaluation. En particulier, le procédé de repérage et d'évaluation d'erreurs peut être constitué du procédé selon le premier aspect de l'invention, ci-dessus nommé procédé de détection et de correction d'erreurs. Plus particulièrement, selon le second aspect de l'invention, l'invention a aussi pour objet un procédé de détection et de correction d'une erreur éventuelle dans la transmission d'une suite dite " totale émise" de moins de 67 nombres représenté chacun par 7 symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " selon le premier aspect de l'invention, caractérisé en ce que - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise - et, au cas o ce nombre est égal à un multiple de 7, moins un nombre entier j inférieur à quatre, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de 7-j symboles binaires consécutifs par des groupes de 7 symboles binaires dits " de remplacement ", - et dans une phase dite de " validation" à rechercher si la position de ce remplacement est correcte en mettant en oeuvre le procédé selon le premier aspect de l'invention. Toujours de manière particulière selon ce second aspect de l'invention, le procédé de détection et de correction d'une erreur éventuelle dans la transmission d'une suite dite " totale émise" de moins de 67 nombres représentés chacun par 7 symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " selon le premier aspect de l'invention, caractérisé en ce que - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise et, au cas o ce nombre est égal à un multiple de 7, plus un nombre entier j inférieur à quatre, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de 7+j symboles binaires consécutifs par des groupes de 7 symboles binaires dits " de remplacement ", - et dans une phase dite de " validation " à rechercher si la position de ce remplacement est correcte en mettant en oeuvre le procédé selon le premier aspect de l'invention. Il faut noter que parmi les risques d'erreur, ceux qui ne concernent qu'une seule information binaire sont les plus probables et que, par conséquent, la présente invention possède une grande efficacité. L'invention a, par ailleurs, pour objet un dispositif de codage d'une suite dite " initiale " de moins de 64 nombres, comportant une unité centrale de traitement adaptée à ajouter à la suite initiale deux nombres dits " de cohérence " pour former une suite dite " totale émise", les deux nombres de cohérence étant déterminés de telle sorte que le résultat de chacune de deux combinaisons prédéterminées dites " de contrôle de cohérence " appliquées à la suite totale émise, donne une valeur prédéterminée modulo 67, au moins une première des dites combinaisons combinant les nombres dans la suite totale émise de façon variable en fonction de la position de chaque nombre dans la suite totale émise et en ce qu'il comporte un modulateur d'une grandeur physique adapté à transférer la suite totale émise en modulant une grandeur physique. L'invention a encore pour objet un dispositif de détection et de correction d'erreur dans le transfert d'une suite totale émise par un dispositif décrit au paragraphe précédent caractérisé en ce qu'il comporte un démodulateur de ladite grandeur physique fournissant une suite totale dite " reçue " représentative de la suite totale émise, et une unité centrale de traitement adaptée à appliquer les dites combinaisons aux nombres de la suite totale reçue et, au cas o les résultats des dites combinaisons ne sont pas égaux aux dites valeurs prédéterminées modulo 67, à en déduire qu'une erreur de transmission a eu lieu. L'invention a aussi pour objet un dispositif de détection et de correction d'erreur dans le transfert d'une suite totale émise de nombres représentés chacun par N symboles binaires; caractérisé en ce qu'il comporte un démodulateur de ladite grandeur physique fournissant une suite totale dite " reçue " représentative de la suite totale émise, et une unité centrale de traitement adaptée à compter le nombre de symboles binaires dans la suite totale reçue et, au cas o ce nombre est égal à un multiple de N moins un nombre entier j inférieur à la moitié de N, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N - j symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ". L'invention a encore pour objet un dispositif de détection et de correction d'erreur dans le transfert d'une suite totale émise de nombres représentés chacun par N symboles binaires caractérisé en ce qu'il comporte un démodulateur de ladite grandeur physique fournissant une suite totale dite " reçue " représentative de la suite totale émise, et une unité centrale de traitement adaptée à compter le nombre de symboles binaires dans la suite totale reçue et, au cas o ce nombre est égal a un multiple de N, plus un nombre entier j inférieur à la moitié de N, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N + j symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ". Plus particulièrement, le dispositif de détection et de correction selon l'invention est caractérisé en ce que l'unité centrale de traitement est adaptée à: - effectuer une seconde combinaison égale à la somme des nombres de la suite totale reçue, - a soustraire de cette seconde combinaison la valeur prédéterminée égale à la somme des nombres de la suite totale émise, I'éventuelle erreur à corriger étant égale à cette différence et, si l'erreur est non nulle, - à effectuer une première combinaison égale à la somme des produits des nombres de la suite totale émise par des nombres dits " de position " liés aux positions de ces nombres dans la suite totale, - à diviser la différence du résultat de la première combinaison appliquée à la suite totale reçue et de la première combinaison appliquée à la suite totale émise, par l'éventuelle erreur, le résultat de cette division donnant le nombre de position attribué à la position o se trouve le nombre erroné, - et en ce que le nombre de remplacement est validé pendant la phase de validation lorsque le nombre de position o se trouve le nombre erroné est celui du nombre de remplacement ou lorsque l'erreur est nulle. L'invention a enfin pour objet une imprimante de codes à barres, un lecteur de codes à barres, un émetteur/récepteur sur réseau et un émetteur/récepteur à distance incorporant un dispositif selon la présente invention. D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va suivre, faite en regard des dessins annexés dans un but explicatif et nullement limitatif dans lesquels: - la figure 1 est une vue schématique et synoptique d'un dispositif de réalisation de nombres de cohérence selon l'invention; - la figure 2 est une représentation d'une suite de nombres résultant de la mise en oeuvre d'un mode de réalisation préféré du procédé de calcul et de génération de nombres de cohérence; - la figure 3 est un organigramme d'un programme réalisant des nombres de cohérence relatifs à la suite de nombres à transférer; - la figure 4 est une vue schématique et synoptique d'un dispositif de réalisation de nombres de cohérence selon un second aspect de l'invention et de détermination d'erreurs selon ce second aspect; - les figures 5a, 5b et 5c représentent l'organigramme du programme réalisant le décodage des nombres de cohérence relatifs à la suite transférée, la détermination d'erreurs de transmission ainsi que leur correction; - la figure 6 représente une imprimante de codes à barres incorporant un dispositif selon l'invention; - la figure 7 représente un lecteur de codes à barres incorporant un dispositif selon l'invention; les figures 8a et 8b représentent respectivement un émetteur et un récepteur à transmission câblée incorporant un dispositif selon l'invention; et - les figures 9a et 9b représentent respectivement un émetteur et un récepteur à transmission sans fil incorporant un dispositif selon l'invention. Pour illustrer un exemple de mode de réalisation des nombres de cohérence, plusieurs tableaux sont présentés en annexe de la description et en sont parties intégrantes: - le tableau 1 montre, en colonnes 3 et 7, des exemples de symboles (ici des caractères alphanumériques principalement), en colonnes 2 et 6, un exemple de nombre compris entre 0 et 66 qui est associé à chacun de ses symboles et, en colonnes 1 et 5, le mot binaire qui lui est associé dans le cas particulier de l'impression de codes à barres tel que décrite dans le brevet susmentionné; - le tableau 2 contient, en colonnes 2 et 4, les valeurs modulo 67 des puissances successives de 2, jusqu'à 2 puissance 66, puissance exprimée en colonnes 1 et 3. Ces valeurs sont destinées à constituer des nombres dits de position. - le tableau 3 contient, en colonnes 2 et 4, les valeurs logarithme en base 2 des nombres 1 à 66, en colonnes 1 et 3, lorsque les calculs se font modulo 67. Par exemple, le logarithme en base 2 de 17 est 64 parce que le résidu modulo 67 de 2 élevé à la puissance 64 est 17. Le tableau 3 décrit la fonction de correspondance inverse de celle décrite au tableau 2. - le tableau 4 contient, en colonnes 2 et 4, les valeurs inverses, modulo 67, des nombres des colonnes 1 et 3. La multiplication par le nombre inverse d'un nombre donné correspond, modulo 67, à la division par ledit nombre donné. Dans toute la suite de la description, on appelle, selon des définitions connues dans le domaine du codage: - symbole binaire: symbole pouvant prendre deux valeurs, généralement zéro et un; - mot binaire: une séquence de symboles binaires de longueur prédéterminée; - caractère: une séquence de symboles binaires de longueur prédéterminée faisant partie d'un alphabet; - nombre: nombre associé à chacun des mots binaires; suite initiale: suite de mots binaires représentant les informations à transférer; - suite totale émise: suite initiale à laquelle ont été ajoutés deux mots binaires associés à des nombres de cohérence; - suite totale reçue: résultat de la démodulation de la grandeur physique ayant servi de support de modulation et de transfert de la suite totale émise; nombre de cohérence: nombre résultant d'une combinaison des nombres associés aux mots binaires de la suite totale émise; et - nombre de remplacement: mot binaire quelconque remplaçant un ensemble de symboles binaires consécutifs dans une phase dite de remplacement. Ces tableaux sont conservés dans des mémoires mortes décrites infra. De cette manière une simple lecture dans la mémoire morte évite de recalculer chacune de ces valeurs pour mettre en oeuvre l'invention. Nous allons maintenant décrire à l'appui de la figure 1 un mode de réalisation du dispositif selon son premier aspect. Ce dispositif est illustré sous forme de schéma synoptique et représenté sous référence générale 10. Il comporte, reliés entre eux par un bus d'adresses et de données 16: - une unité centrale de traitement 11; - une mémoire vive 12; - une mémoire morte 13; - un port d'entrée 14 servant à recevoir les informations à transférer auxquelles le dispositif doit ajouter des nombres de cohérence; - un port de sortie 15 permettant au dispositif de transférer une suite totale émise, comportant des nombres représentant ces mêmes informations à transférer et des nombres de cohérence; - un modulateur 17 d'une grandeur physique par un signal électrique. La mémoire vive 12 comporte notamment un registre dans lequel est conservée la suite dite initiale constituée de au plus 64 nombres pouvant prendre 67 valeurs différentes et éventuellement représentatifs de caractères ou de symboles. Ces nombres sont constitués de sept symboles binaires dont aucun ne comporte plus de quatre symboles binaires consécutifs de même état logique et dont les trois premiers ne sont pas du même état logique et dont les trois derniers ne sont pas du même état logique. La mémoire vive 12 comporte en outre sept registres conservant sept groupes de variables décrites infra, i, n(i) Som(i), DoubleSom(i), suitémise, RO et R1. La mémoire morte 13 est adaptée à conserver le programme de fonctionnement de l'unité centrale de traitement 11. L'unité centrale de traitement 11 est adaptée à mettre en oeuvre l'organigramme décrit en figure 3. Cette configuration est connue de l'homme du métier des systèmes informatiques et n'est donc pas décrite plus précisément ici. Le modulateur 17 module une grandeur physique prédéterminée en fonction d'un signal électrique. La grandeur physique peut être la réflectance optique d'un support, comme présenté en figures 6 et 7, un signal électrique ou optique parcourant un réseau, comme présenté en figures 8a et 8b, un signal sonore, optique ou électromagnétique, comme présenté en figure 9a et 9b. La figure 2 est une représentation d'une suite totale émise résultant dela mise en oeuvre d'une phase dite " de codage " décrite en regard de la figure 3. Entre une borne (ou caractère) de début 21 et une borne de fin 22, cette suite totale émise comporte successivement les nombres de la suite initiale à transférer 20 et deux nombres de cohérence ou redondances R0 et R1. Les bornes de début 21 et de fin 22 servent à indiquer les extrémités d'un message à un moyen de lecture de ce message. Elles sont de type connu par l'homme du métier. Les nombres de cohérence R0 et R1 sont calculés selon le procédé décrit à l'appui de la figure 3 qui présente un organigramme d'un programme réalisant des nombres de cohérence relatifs à la suite initiale à transférer. D'une manière générale selon le premier aspect de la présente invention, les nombres de cohérence R0 et R1 sont choisis pour que deux combinaisons prédéterminées dites " de contrôle de cohérence " appliquées à la suite totale émise donnent chacune une valeur prédéterminée modulo 67. La première, au moins, de ces combinaisons de contrôle de cohérence combinant les nombres dans la suite totale émise de façon variable en fonction de la position de chaque nombre dans la suite totale émise. Plus particulièrement, les nombres de cohérence R0 et R1 sont ici choisis pour que d'une part la somme modulo 67 de tous les nombres de la suite totale émise soit nulle (0 étant ainsi la valeur prédéterminée correspondant à la seconde combinaison). D'autre part, R0 et R1 sont aussi choisis pour que la somme modulo 67 des nombres de la suite totale émise multipliés chacun par un nombre dit " de position " soit nulle (0 étant ainsi la valeur prédéterminée correspondant à la première combinaison). Plus précisément, le nombre de position de chaque nombre de la suite totale émise est égal à une puissance de deux dont l'exposant est la position dudit nombre dans la suite totale émise, en partant du dernier (R1) et en lui affectant l'exposant 0. L'unité centrale de traitement 11 réalise la résolution du système a deux équations qui résulte de ces règles. Après cette phase dite " de codage ", la suite totale émise suit une phase dite " de transfert " au cours de laquelle elle module une grandeur physique prédéterminée, qui est transférée et est démodulée pour former une suite totale reçue dans laquelle on recherche d'éventuelles erreurs dites " de transmission " pendant une phase dite " de décodage ". D'une manière générale, selon le premier aspect de l'invention, la phase de décodage consiste à appliquer les combinaisons de la phase de codage aux nombres de la suite totale reçue et, au cas o les résultats des dites combinaisons ne sont pas égaux aux dites valeurs prédéterminées correspondant aux dites combinaisons, modulo 67, à en déduire qu'une erreur de transmission a eu lieu et à la corriger. Selon le mode de calcul des nombres de cohérence R0 et R1 présentés cidessus, si les résultats des combinaisons appliquées aux nombres de la suite totale reçue sont nulles, cela signifie que le transfert a été correctement réalisé. Sinon, on suppose qu'une seule erreur a été commise sur l'un des mots binaires transférés, sans changer le nombre total de symboles binaires: si le résultat de la seconde combinaison donne un nombre alpha, celui-ci représente l'erreur, et si le résultat de la première combinaison donne un nombre béta, la division de béta par alpha donne le nombre de position associé à la position du nombre erroné auquel il faut ajouter la valeur de l'erreur, alpha, pour le corriger. En particulier, la dite division donne comme résultat nécessairement une puissance de 2, I'exposant de cette puissance donnant la position du nombre erroné, en partant de R0, et en remontant la suite totale reçue. En connaissant d'une part la position et d'autre part la valeur de l'erreur, il est clair que le procédé et le dispositif selon l'invention permettent de récupérer les nombres corrects de la suite totale émise. On remarque que pour mettre en oeuvre un procédé selon la présente invention, il suffit donc d'affecter au moins une série de nombre dit " de position " de manière biunivoque aux positions des nombres dans la suite totale émise, et dans une première combinaison, à multiplier chacun des nombres de cette suite totale émise par le dit nombre de position. La figure 3 détaille un organigramme d'un programme réalisant des nombres de cohérence relatifs au informations à transférer selon le procédé succinctement présenté ci-dessus. Il est appliqué particulièrement aux codes à barres utilisant un alphabet de moins de 67 caractères tels que les juxtapositions de caractères ne comporte ni entre eux, ni dans eux des suites de plus de quatre symboles binaires identiques. Pour les applications ne nécessitant pas de telles caractéristiques, l'usage des colonnes 1 et 5 du tableau 1 ne sera pas nécessaire. L'opération 301 consiste à initialiser le dispositif selon l'invention, notamment en remettant à zéro les variables i, Som et DoubleSom dans les registres de la mémoire vive 12 et à mettre dans la mémoire vive 12 les informations à transférer reçues par l'unité centrale de traitement 11 par l'intermédiaire du port d'entrée 14. Ensuite, l'opération 302 consiste à mettre en mémoire vive 12, dans le registre suitémise le mot binaire correspondant à la borne de début 21, définie à la dix-huitième ligne du tableau 1. L'opération suivante, référencée 303, consiste à lire le premier caractère disponible dans la mémoire vive 12 dont le numéro est i, en partant de 0, à lire dans le tableau 1, colonnes 2 et 6, le nombre n(i) associé au dit caractère. Le nombre entier n(i) est compris entre 0 et 66. L'opération 303 consiste aussi à calculer la variable Som(i) égale, modulo 67, à la somme de sa valeur précédente et du nombre entier n(i) et la variable DoubleSom(i), égale, modulo 67, à la somme du double de sa précédente valeur et du nombre n(i): Som(i) = Som(i-1) + n(i) (modulo 67) DoubleSom(i) = 2 x DoubleSom(i-1) + n(i) (modulo 67) L'opération 304 suivante consiste à mettre dans le même registre " suitémise " que la borne de début, à la suite de ce qui y est déjà mémorisé, le mot binaire correspondant au nombre entier n(i) qui vient de subir l'opération 303, mot binaire donné en colonnes 1 et 5 du tableau 1. Le test 305 vérifie si le caractère se trouvant en position i est le dernier caractère des informations à transférer. Si ce n'est pas le cas, il incrémente la variable i de la valeur 1 et lance l'opération 303 suivante avec le caractère numéroté i des informations à transférer. Si le test 305 est positif, I'opération 306 consiste à calculer les nombres de cohérence RO et R1 qui doivent résoudre le système de deux équations dont ils sont les deux inconnues: Som(i) + RO + R1 = O (modulo 67) 4 x DoubleSom(i) + 2 x RO + R1 = O (modulo 67) dont on remarque que le déterminant n'est pas nul et qui possède donc une et une seule solution. L'opération 306 consiste aussi à mémoriser après les mots binaires de la suite initiale et dans le registre suitémise, les deux mots binaires correspondant, par l'utilisation du tableau 1, aux deux nombres de cohérence RO et R1, pour former une suite dite totale émise. L'opération 307 met en mémoire, derrière ces deux nombres de cohérence et toujours dans le registre suitémise, un mot binaire correspondant à une borne de fin 22, donnée à la quinzième ligne du tableau 1. Les opérations 302 à 307 constituent la phase dite " de codage " de la suite initiale en une suite totale émise. L'opération 308, enfin, consiste à transférer la suite totale émise en transférant, et dans l'ordre de mémorisation dans le registre suitémise, les informations présentes dans celui-ci, au modulateur 17, par l'intermédiaire du port de sortie 15. Le modulateur 17 module alors une grandeur physique prédéterminée par les informations binaires représentant la suite totale émise. A la suite de la phase dite " de transfert " consistant outre l'opération 308, en le transfert de la grandeur physique et en la démodulation de la grandeur physique, les mots binaires de la suite totale émise sont reçus sous forme de suite totale dite " reçue " par un dispositif de réception représenté en figure 4 et sont traités selon le procédé de l'invention. Le traitement de détection et de correction d'erreur est présenté à l'appui des figures 5a, 5b et 5c, selon les deux aspects de l'invention. Nous allons maintenant décrire à l'appui de la figure 4, une vue schématique et synoptique d'un dispositif de détermination d'erreurs selon les deux aspects de l'invention. Ce dispositif est représenté sous référence générale 40. Il comporte, reliés entre eux par un bus d'adresses et de données 46: - une unité centrale de traitement 41, - une mémoire vive 42, - une mémoire morte 43, - un port d'entrée 44 servant à recevoir une suite totale reçue; - un démodulateur 48 de la grandeur physique en informations binaires, - un port de sortie 45 permettant au dispositif de transférer respectivement la suite corrigée provenant du traitement de la suite totale reçue; - un modulateur 47 d'informations binaires en une grandeur physique prédéterminée. La génération des nombres de cohérence ayant déjà été décrite supra, n'est pas à nouveau explicitée ici. Concernant la détection et la correction d'erreurs, la mémoire vive 42 comporte notamment un registre dans lequel est conservé la suite totale reçue en cours de traitement, ainsi que dix registres conservant dix groupes de variables décrites infra, Som, DoubleSom, i, position, n, tableau, total et courant. La mémoire morte 43 est adaptée à conserver le programme de fonctionnement du dispositif et de l'unité centrale de traitement 41 de telle manière que l'unité centrale de traitement 41 soit adaptée à mettre en oeuvre toutes les opérations présentées dans l'organigramme de la figure 5. Elle comporte aussi les tableaux tels que décrits en annexe. Le modulateur 47 module une grandeur physique prédéterminée en fonction d'un signal électrique sortant du port de sortie 45 et représentant des informations binaires. La grandeur physique peut être la réflectance optique d'un support, comme présenté en figures 6 et 7, un signal électrique ou optique parcourant un réseau, comme présenté en figures 8a et 8b, un signal sonore, optique ou électromagnétique, comme présenté en figures 9a et 9b. Le démodulateur 48 émet un signal électrique représentant des informations binaires vers le port d'entrée 44, en fonction de la grandeur physique modulée par le modulateur 17. Cette configuration est connue de l'homme du métier des systèmes informatiques et n'est donc pas décrite plus précisément ici. D'une manière générale le second aspect de l'invention s'applique à détecter et à corriger les erreurs faites par ajout ou par retrait d'un ou plusieurs symboles binaires au cours du transfert d'une suite dite " totale émise" de nombres représentant chacun un nombre N de symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " adaptés, selon un procédé dit " de repérage et d'évaluation ", à permettre la rectification d'une erreur éventuelle. Il faut noter que on appelle ici procédé de repérage et d'évaluation tout procédé qui permet de détecter et de corriger une erreur de transmission consistant en un remplacement d'un nombre représenté par N symboles binaires par un nombre erroné représenté lui aussi par N symboles binaires. A titre d'exemple constituant un mode de réalisation particulier de la présente invention, le procédé selon le premier aspect de l'invention constitue un procédé de repérage et d'évaluation. Le procédé selon l'invention consiste alors, dans une phase dite " de comptage ", à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise et, - au cas o ce nombre est un multiple de N, à mettre en oeuvre le dit procédé de repérage et d'évaluation, - au cas o ce nombre est égal à un multiple de N, moins un nombre entier j inférieur à la moitié de N, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N - j symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ", et dans une phase dite de " validation " à rechercher si ce remplacement est correct en mettant en oeuvre le procédé de repérage et d'évaluation. - au cas o ce nombre est égal à un multiple de N, moins un nombre entier j inférieur a la moitié de N, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N + j symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ", et dans une phase dite de " validation" à rechercher si ce remplacement est correct en mettant en oeuvre le procédé de repérage et d'évaluation. Plus particulièrement, lorsque le procédé de repérage et d'évaluation est celui du premier aspect de l'invention, I'invention a aussi pour objet un procédé de détection et de correction d'une erreur éventuelle dans la transmission d'une suite dite " totale émise" de moins de 67 nombres représentés chacun par 7 symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " selon le premier aspect de l'invention, caractérisé en ce que dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise et, - au cas o ce nombre est un multiple de 7, à mettre en oeuvre le procédé selon le premier aspect de l'invention, - au cas o ce nombre est égal à un multiple de 7, moins 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de 6 symboles binaires consécutifs par des groupes de 7 symboles binaires dits " de remplacement ", et dans une phase dite de " validation " à rechercher si ce remplacement est correct en mettant en oeuvre le procédé selon le premier aspect de l'invention. - au cas o ce nombre est égal à un multiple de 7, plus 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de 8 symboles binaires consécutifs par des groupes de 7 symboles binaires dits " de remplacement ", et dans une phase dite de " validation " à rechercher si ce remplacement est correct en mettant en oeuvre le procédé selon le premier aspect de l'invention. Dans ce mode de réalisation particulier, la phase de décodage selon le premier aspect de l'invention ayant déjà été décrite en regard de la figure 2, la description s'attache ici à présenter la phase de décodage selon le second aspect de l'invention. Le décompte des symboles binaires reçus permet de savoir si un, deux ou plusieurs symboles binaires ont été ajoutés ou retranchés à la suite totale émise, par le transfert. Le décompte peut donner les résultats suivants: - le nombre de symboles binaires est un multiple de 7, auquel cas, le décodage selon le premier aspect de l'invention s'applique, - il manque un symbole binaire dans la suite totale reçue, auquel cas, le procédé selon le second aspect de l'invention consiste, dans une phase dite " de remplacement ", à ajouter un symbole binaire successivement à chaque groupe de six symboles binaires consécutifs suivi et/ou précédé uniquement dans la suite totale reçue par des groupes de sept symboles binaires. Les dits six symboles binaires originels ainsi que le symbole binaire ajouté constituent un nombre appelé nombre de remplacement. Puis dans une phase dite " de validation ", on applique la détection et la correction d'erreur à la suite totale reçue ainsi constituée, en suivant la phase de décodage selon le premier aspect de l'invention. * Si la phase de décodage donne une erreur qui se trouve bien à la position du nombre de remplacement, la correction de ladite erreur dans ce nombre de remplacement achève la correction de la suite totale reçue. * Si l'erreur ne se trouve pas dans le nombre de remplacement, on passe au prochain groupe de six symboles binaires de la suite totale reçue telle qu'elle a été démodulée, jusqu'à ce que tous les groupes possibles aient été testés; - il manque deux symboles binaires dans la suite totale reçue, auquel cas, le procédé selon le second aspect de l'invention consiste, dans une phase dite " de remplacement ", à ajouter deux symboles binaires successivement à chaque groupe de cinq symboles binaires consécutifs suivi et/ou précédé uniquement dans la suite totale reçue par des groupes de sept symboles binaires. Les dits cinq symboles binaires originels ainsi que les deux symboles binaires ajoutés constituent un nombre appelé nombre de remplacement. Puis dans une phase dite " de validation ", on applique la détection et la correction d'erreur à la suite totale reçue ainsi constituée, en suivant la phase de décodage selon le premier aspect de l'invention. * Si la phase de décodage donne une erreur qui se trouve bien à la position du nombre de remplacement, la correction de ladite erreur dans ce nombre de remplacement achève la correction de la suite totale reçue. * Si l'erreur ne se trouve pas dans le nombre de remplacement, on passe au prochain groupe de cinq symboles binaires de la suite totale reçue telle qu'elle a été démodulée, jusqu'à ce que tous les groupes possibles aient été testés; - il y a un symbole binaire de trop dans la suite totale reçue, auquel cas, le procédé selon le second aspect de l'invention consiste, dans une phase dite " de remplacement ", à retrancher un symbole binaire successivement à chaque groupe de huit symboles binaires consécutifs suivi et/ou précédé uniquement dans la suite totale reçue par des groupes de sept symboles binaires. Les dits huit symboles binaires originels auxquels a été retranché le symbole binaire constituent un nombre appelé nombre de remplacement. Puis dans une phase dite " de validation ", on applique la détection et la correction d'erreur à la suite totale reçue ainsi constituée, en suivant la phase de décodage selon le premier aspect de l'invention. * Si la phase de décodage donne une erreur qui se trouve bien à la position du nombre de remplacement, la correction de ladite erreur dans ce nombre de remplacement achève la correction de la suite totale reçue. * Si l'erreur ne se trouve pas dans le nombre de remplacement, on passe au prochain groupe de huit symboles binaires de la suite totale reçue telle qu'elle a été démodulée, jusqu'à ce que tous les groupes possibles aient été testés; - il y a deux symboles binaires de trop dans la suite totale reçue, auquel cas, le procédé selon le second aspect de l'invention consiste, dans une phase dite " de remplacement ", à retrancher deux symboles binaires successivement à chaque groupe de neuf symboles binaires consécutifs suivi et/ou précédé uniquement dans la suite totale reçue par des groupes de sept symboles binaires. Les dits neuf symboles binaires originels auxquels ont été retranchés les deux symboles binaires constituent un nombre appelé nombre de remplacement. Puis dans une phase dite " de validation ", on applique la détection et la correction d'erreur à la suite totale reçue ainsi constituée, en suivant la phase de décodage selon le premier aspect de l'invention. * Si la phase de décodage donne une erreur qui se trouve bien à la position du nombre de remplacement, la correction de ladite erreur dans ce nombre de remplacement achève la correction de la suite totale reçue. * Si l'erreur ne se trouve pas dans le nombre de remplacement, on passe au prochain groupe de neuf symboles binaires de la suite totale reçue telle qu'elle a été démodulée, jusqu'à ce que tous les groupes possibles aient été testés; - et ainsi de même pour trois symboles binaires ajoutés ou retranchés dans la suite totale reçue. Il faut noter que dans ce procédé, chaque remplacement qui n'est pas validé est annulé par un remplacement inverse de telle manière que le remplacement suivant agisse sur la suite totale reçue telle qu'elle a été démodulée. Les figures 5a, 5b et 5c représentent l'organigramme du programme réalisant l'utilisation des nombres de cohérence relatifs à la suite totale reçue, la détermination d'erreurs de transmission ainsi que leur correction pour un dispositif tel que présenté en figure 4. En figure 5a, l'opération 501 consiste en l'initialisation du dispositif, les variables étant positionnées total = 0 et n = 1. Le dispositif démodule la grandeur physique en informations binaires et extrait la borne de début 21. L'opération 502 consiste à démoduler la grandeur physique prédéterminée en informations binaires. L'opération 503 consiste en l'addition dans le registre total à la valeur de la variable total, du nombre de symboles binaires du caractère en cours de lecture, modulo 7. Le test 504 teste, d'une part, si au moins cinq symboles binaires successifs sont nuls et, d'autre part, si le dernier groupe de sept symboles binaires dont le dernier symbole est non nul est le mot binaire associé à la borne de fin (voir quinzième ligne du tableau 1, colonne 1: 0100101). Si l'une au moins de ces conditions n'est pas remplie, l'unité centrale de traitement 41 retourne à I'opération 503, effectuée sur le caractère suivant. Si le test 504 est positif, I'opération 505 consiste à extraire la borne de fin et les symboles binaires qui l'ont suivie et à soustraire le nombre de ces symboles binaires et de ceux de la borne de fin de la variable total. Le test 506 teste si la variable total est égale à zéro, c'est-à-dire si le nombre total de symboles binaires constituant la suite totale reçue est un multiple de 7. Si le test 506 est positif, l'opération 507 (figure 5b) est mise en oeuvre. Si non, l'opération 518 (figure 5c) est mise en oeuvre. La phase dite " de comptage " est ainsi constituée des opérations 503, 504, 505 et 506. La phase dite " de décodage " correspond aux opérations 507 à 517 présentées infra. L'opération 507 consiste à constituer un tableau qui comporte à chaque position un sept-uple de symboles binaires pris dans l'ordre de leur lecture. Le tableau de variables tableau comporte aussi des nombres entiers n(i), n(i) correspondant respectivement aux sept-uples de mots binaires allant de 0 à 66. L'opération 508 consiste à remettre à zéro les valeurs de trois groupes de variables Som(i), DoubleSom(i) et i représentant la position d'un sept-uple dans le tableau de variables tableau. L'opération 509 effectue le calcul de Som(i) et DoubleSom(i) de la manière suivante: Som(i) = Som(i-1) + n(i) (modulo 67) DoubleSom(i) = 2 x DoubleSom(i-1) + n(i) (modulo 67) Le test 510 teste si le tableau de variables tableau a été intégralement lu. Si non, I'opération 511, qui incrémente la valeur de i d'une unité précède la répétition de l'opération 509. Si le test 510 est positif, I'opération 512 affecte à la variable n la valeur de i, n étant ainsi le nombre d'éléments de la suite totale reçue. Ensuite, le test 513 vérifie que DoubleSom(n) et Som(n) sont tous deux nuls. Si oui, la détection d'erreur montre qu'il n'y a pas eu d'erreur de transmission et le programme sort de la correction d'erreur et passe à l'exploitation de la suite totale reçue corrigée, exploitation non décrite ici. Le test 515 teste si DoubleSom(n) et Som(n) sont tous deux non nuls. Si le test 515 donne un résultat négatif, un message d'erreur est transmis par l'unité centrale de traitement 41 et celle-ci passe à l'opération 532 présentée plus loin. Ce message signifie que deux erreurs de transmission ont été commises mais que le dispositif selon l'invention ne peut les corriger. Si le test 515 donne un résultat positif, I'opération 516 calcule la variable position comme le produit, modulo 67, de DoubleSom(n) par l'inverse de Som(n), inverse donné en colonne 2 ou 4 du tableau 4 en annexe, o Som(n) se trouve en colonne 1 ou 3 de ce tableau. A cet effet, l'opération 516 consiste à prendre, par utilisation du tableau 3, le logarithme en base 2, de la variable position, logarithme égal à la position du nombre erroné en partant du dernier nombre de la suite totale reçue. L'opération 517 consiste à changer le nombre du tableau qui se trouve à la dite position en en soustrayant l'erreur égale à Som(n). De cette manière, la correction d'erreur a été réalisée et l'unité centrale de traitement passe à l'opération 525 d'exploitation de la suite présente dans le tableau de variables tableau. L'opération 518 remet à zéro les variables courant et i. L'opération 519 remet à zéro les variables i, Som(i) et DoubleSom(i). L'opération 520 effectue les calculs correspondant aux équations suivantes, permettant de calculer les valeurs des variables Som(i) et DoubleSom(i): Som(i) = Som(i-1) + n(i) (modulo 67) DoubleSom(i) = 2 x DoubleSom(i-1) + n(i) (modulo 67) Le test suivant 521 teste si la variable i est égale à la variable n. Si le résultat du test 521 est négatif, le test 522 teste si la variable i est égale à la variable courant. Si le résultat du test 522 est négatif, I'opération 524 incrémente d'une unité la valeur de i et l'opération 520 calcule les nouvelles valeurs des variables Som(i) et DoubleSom(i), et précède une nouvelle mise en oeuvre du test 521. Si le test 522 donne un résultat positif, I'opération 523 consiste à affecter à la variable i la valeur de la variable courant plus 1 et à la variable DoubleSom(i) deux fois la valeur de la variable DoubleSom(i) précédente. Le test 527 teste si la variable total est supérieure ou égale à 4. Si le résultat du test 527 est positif, l'opération 529 consiste à ne pas lire un nombre total de symboles binaires mais à lire sept symboles binaires nuls qui constituent un groupes de 7 symboles binaires dits " de remplacement ". Si le résultat du test 527 est négatif, l'opération 528 consiste à ne pas lire un nombre 7 plus total de symboles binaires mais à lire sept symboles binaires nuls qui constituent un groupe de 7 symboles binaires dits de remplacements. A la suite d'une quelconque de ces deux étapes, les mots binaires stockés dans le tableau tableau sont réévalués, c'est-à-dire décalés du nombre d'informations binaires qui n'ont pas été lues afin de reconstitué une suite dite reçue comportant un bon nombre d'informations binaires multiple de 7. La phase dite " de remplacement " est ici constituée par les opérations 527, 528 et 529. Après l'une des deux opérations 528 ou 529, I'opération 520 est exécutée à nouveau. Si le test 521 donne un résultat positif, I'opération 530 affecte à la variable du tableau qui porte le numéro égal à la variable courant, la valeur -Som(i), modulo 67. Ensuite, le test 531 teste si la variable DoubleSom(i) est égale à la valeur Som(i) multipliée par la puissance de 2 dont l'exposant est: n moins 2 moins courant. Si le résultat du test 531 est positif, la correction d'erreur est terminée et l'opération 525 consiste en l'exploitation du tableau. Sinon, le test 526 teste si la valeur de la variable courant est égale à la valeur de la variable n. Au cas o le résultat de ce test est positif, I'opération 532 consiste àremettre les variables en mémoire vive à zéro et à effacer les symboles binaires représentatifs de la suite totale reçue. Au cas o le résultat du test 526 est négatif, I'opération 533 effectue l'opération inverse de l'opération 530 et restaure la variable du tableau qui porte le numéro égal à la variable courant en sa valeur provenant de la suite totale reçue et incrémente la valeur de la variable courant d'une unité, puis retourne à l'opération 519. La phase dite " de validation " est ici constituée des opérations et tests 520, 521, 522, 524, 526, 530, 531 et 533. La correction d'erreur est terminée soit par l'opération 532, la ou les erreurs n'ayant pu être corrigées, soit par l'opération 514, aucune erreur n'ayant été détectée, soit encore par l'opération 525, I'erreur ayant été corrigée. On peut noter que le premier aspect de l'invention porte sur la correction d'erreur dans les nombres sans modification du nombre de symboles binaires de leur représentation, et correspond aux opérations 507 à 517 comprises. En complément, les autres opérations 520 à 535 portent, sur la même correction étendue au cas de l'ajout ou du retrait erroné de symboles binaires. La figure 6 représente une imprimante de codes à barres incorporant un dispositif selon l'invention. En figure 6 sont représentés une imprimante de code à barres 600 incorporant les éléments présentés en figure 1 et un moyen d'impression 601. L'imprimante de codes à barres 600 peut, par exemple, être de type connu. Le moyen d'impression peut, en particulier, fonctionner avec un laser, avec un ou plusieurs jets d'encre, avec un ruban pour transfert thermique. La figure 7 représente un lecteur de codes à barres incorporant un dispositif selon l'invention. En figure 7 sont représentés un lecteur de codes à barres 700 incorporant les éléments présentés en figure 4 et un moyen de capture optique 701 des barres constituant ledit code à barres. Ce moyen de capture optique 701 peut comporter soit un capteur photosensible matriciel comportant plusieurs lignes de points photosensibles, soit un capteur photosensible linéaire comportant, sur une ligne, une série de points photosensibles, ou encore un capteur photosensible ne comportant qu'une seule zone photosensible et qui est déplacé devant le code à barres à capturer. Il est à noter que les codes à barres utilisés peuvent aussi bien être matriciels, c'est à dire comporter un réseau à deux dimensions de zones de forte réflectance et de zones de faible réflectance que linéaires, c'est à dire comporter une séries de lignes parallèles de faible et de forte réflectance. Les figures 8a et 8b représentent respectivement un émetteur et un récepteur à transmission câblée incorporant chacun un dispositif selon l'invention. Dans la figure 8a sont représentés un émetteur 800 incorporant tous les éléments de la figure 1 dont le modulateur 17 relié au port de sortie 15 et à un réseau filaire 801 et, en figure 8b, un récepteur 802 incorporant tous les éléments de la figure 4 dont un démodulateur 48 relié au port d'entrée 44 et au réseau filaire 801. Le modulateur 17 traduit les impulsions électriques qui lui parviennent du port de sortie 15 en impulsions sur une grandeur physique véhiculée par un réseau filaire 801. Cette grandeur physique peut, par exemple, être électrique, différence de potentiel, ampérage, fréquence ou phase, ou bien être optique, intensité lumineuse, longueur d'onde, fréquence ou phase. Le démodulateur 48 traduit les variations de la grandeur physique prédéterminée en symboles binaires. Les figures 9a et 9b représentent respectivement un émetteur et un récepteur à transmission non filaire incorporant un dispositif selon l'invention. Dans la figure 9a sont représentés un émetteur 900 incorporant tous les éléments de la figure 1 dont un modulateur 901 relié au port de sortie 15 et, en figure 9b, un récepteur 902 incorporant tous les éléments de la figure 4 dont un démodulateur 48 relié au port d'entrée 44. Le modulateur 901 peut, par exemple, émettre un signal électromagnétique, un signal lumineux ou encore un signal sonore. Le démodulateur 48 traduit les variations de la grandeur physique prédéterminée en symboles binaires. Bien entendu, la présente invention ne se limite nullement aux modes de réalisation décrits à l'appui des figures mais elle englobe, bien au contraire, toutes variantes à la portée de l'homme du métier. En particulier, le second aspect de l'invention s'applique à tous les procédés de décodage, de détection et de correction d'erreur, aussi appelés procédés de repérage et d'évaluation supra qui sont actuellement limités aux modifications de nombres sans modification du nombre de leurs symboles binaires constitutifs. On remarque par ailleurs que la seconde combinaison peut aussi combiner les nombres de la suite totale émise de façon variable en fonction de la position de chaque nombre dans la suite totale émise. En particulier, I'application d'une seconde série de nombres de position, pas nécessairement de manière biunivoque, permet la mise en oeuvre de l'invention mais avec des moyens de correction d'erreurs généralement plus lents puisque la résolution du système d'équation permettant de mesurer l'erreur et de connaître sa position est plus complexe. Les éventuelles deux séries de nombres de position doivent être telles que les divisions modulo 67 d'un nombre de la première série par le nombre de même rang de la deuxième séries soient toutes différentes. lI _ |TABLEAU I mot binaireNOMBRE caractère motbinaire mot binaire caractère utilisable ASSOCIE associé utilisable utilisé associé 0010001 0 '1000010 34 0010010 1 '1000011 35 0010011 2 '1000101 36 Q 0010100 3 '1000110 37 R 0010101 4 '1001001 38 0010110 5 '1001010 39 5 0011011 6 '1001011 40 S 0011100 7 '1001100 41 T 0011101 8 '1001101 42 O 0011110 9 '1001110 43 V 0100001 10 '/ '1010001 44 W 0100010 11 B '1010010 45 6 0100011 12 C '1010011 46 X 0100100 13 D '1010100 47 Y * 0100101 14 0/fin '1010101 48 fonction 0100110 15 9 '1010110 49 7 0101001 16 1 '1011001 50 U 0101010 17 2/début 1'1011010 51 8 0101011 18 F '1011011 52 Z 0101100 19 G '1011100 53 majuscule 0101101 20 3 1'1011101 54 minuscule 0101110 21 H '1011110 55 espace 0110001 22 J '1100001 56 0110010 23 A 71100010 57 0110011 24 K 1100011 58 0110100 25 L '1100100 59 0110101 26 4 '1100101 60 0110110 27 E '1100110 61 0111001 28 M '1101001 62 0111010 29 N '1101010 63 0111011 30 P '1101011 64 0111100 31 '1101100 65 0111101 32 '1101101 66 1101110 33 38 2740925 TABLEAU 2 puissance(i)= resultat puissance( i)= resultat 2 puissance i modulo 67 2 puissance i modulo 67 puissance(0) 1 puissance(34) 65 puissance(1) 2 puissance(35) 63 puissance(2) 4 puissance(36) 59 puissance(3) 8 puissance(37) 51 puissance (4) 16 puissance(38) 35 puissance(5) 32 puissance(39) 3 puissance(6) 64 puissance(40) 6 puissance(7) 61 puissance(41) 12 puissance(8) 55 puissance(42) 24 puissance(9) 43 puissance(43) 48 puissance(1) 19 puissance(44) 29 puissance(11) 38 puissance(45) 58 puissance(12) 9 puissance(46) 49 puissance(13) 18 puissance(47) 31 puissance(14) 36 puissance(48) 62 puissance(15) 5 puissance(49) 57 puissance(16) 10 puissance(50) 47 puissance(17) 20 puissance(51) 27 puissance(18) 40 puissance(52) 54 puissance(19) 13 puissance(53) 41 puissance(20) 26 puissance(54) 15 puissance(21) 52 puissance(55) 30 puissance(22) 37 puissance(56) 60 puissance(23) 7 puissance(57) 53 puissance(24) 14 puissance(58) 39 puissance(25) 28 puissance(59) 11 puissance(26) 56 puissance(60) 22 puissance(27) 45 puissance(61) 44 puissance(28) 23 puissance(62) 21 puissance(29) 46 puissance(63) 42 puissance(30) 25 puissance(64) 17 puissance(31) 50 puissance(65) 34 puissance(32) 33 puissance(66) 1 puissance(33) 66 39 2740925 TABLEAU 3 puissancerev(r)=i resultat puissance_rev(r)=i resultat Tel que puissance(i)=r Tel que puissance(i)=r puissancerev(1) 0 puissance_rev(34) 65 puissancerev(2) 1 puissance_rev(35) 28 puissancerev(3) 39 puissancerev(36) 14 puissancerev(4) 2 puissance_rev(37) 22 puissancerev(5) 15 puissancerev(38) 11 puissance rev(6) 40 puissance_rev(39) 58 puissance rev(7) 23 puissancerev(40) 18 puissancerev(8) 3 puissance_rev(41) 53 puissancerev(9) 12 puissance_rev(42) 63 puissancerev(10) 16 puissancerev(43) 9 puissancerev(11) 59 puissancerev(44) 61 puissancerev(12) 41 puissancerev(45) 27 puissance rev(13) 19 puissance_rev(46) 29 puissancerev(14) 24 puissance rev(47) 50 puissance rev(15) 54 puissance_rev(48) 43 puissancerev(16) 4 puissance rev(49) 46 puissance rev(17) 64 puissance_rev(50) 31 puissancerev(18) 13 puissance_rev(51) 37 puissance rev(19) 10 puissancerev(52) 21 puissancerev(20) 17 puissancerev(53) 57 puissance rev(21) 62 puissancerev(54) 52 puissancerev(22) 60 puissance_rev(55) 8 puissance rev(23) 28 puissance_rev(56) 26 puissance rev(24) 42 puissance_rev(57) 49 puissancerev(25) 30 puissance_rev(58) 45 puissance rev(26) 20 puissance_rev(59) 36 puissance rev(27) 51 puissance_rev(60) 56 puissance rev(28) 25 puissance_rev(61) 7 puissance rev(29) 44 puissancerev(62) 48 puissancerev(30) 55 puissance_rev(63) 35 puissance rev(31) 47 puissancerev(64) 6 puissancerev(32) 5 puissancerev(65) 34 puissancerev(33) 32 puissance rev(66) 33 2740925 TABLEAU 4 inverse(i) = l/iresultat inverse(i)=1 /i resultat modulo 67 modulo 67 inverse(1) 1 inverse(34) 2 inverse(2) 34 inverse(35) 23 inverse (3) 45 inverse (36) 54 inverse(4) 17 inverse(37) 29 inverse(5) 27 inverse (38) 30 inverse (6) 56 inverse (39) 55 inverse (7) 48 inverse(40) 62 inverse(8) 42 inverse(41) 18 inverse(9) 15 inverse(42) 8 inverse(10) 47 inverse(43) 53 inverse(11) 61 inverse(44) 32 inverse(12) 28 inverse(45) 3 inverse(13) 31 inverse(46) 51 inverse (14) 24 inverse(47) 10 inverse(15) 9 inverse(48) 7 inverse(16) 21 inverse(49) 26 inverse(17) 4 inverse(50) 63 inverse(18) 41 inverse(51) 46 inverse(19) 60 inverse(52) 58 inverse (20) 57 inverse (53) 43 inverse(21) 16 inverse(54) 36 inverse(22) 64 inverse(55) 39 inverse (23) 35 inverse (56) 6 inverse(24) 14 inverse(57) 20 inverse(25) 59 inverse(58) 52 inverse (26) 49 inverse(59) 25 inverse(27) 5 inverse (60) 19 inverse(28) 12 inverse(61) 11 inverse (29) 37 inverse(62) 40 inverse (30) 38 inverse (63) 50 inverse(31) 13 inverse(64) 22 inverse (32) 44 inverse (65) 33 inverse(33) 65 inverse(66) 66 REVENDICATIONS 1 - Procédé de détection et de correction d'une erreur éventuelle de transmission d'une suite dite " initiale " d'au plus 64 nombres représentant des données binaires modulant une grandeur physique prédéterminée caractérisé en ce que successivement: - une phase dite " de codage " consiste à ajouter à la suite initiale deux nombres dits " de cohérence " pour former une suite dite " totale émise", les deux nombres de cohérence étant déterminés de telle sorte que deux combinaisons prédéterminées dites " de contrôle de cohérence " appliquées à une suite totale émise donnent chacune une valeur prédéterminée modulo 67, au moins une première des dites combinaisons combinant les nombres dans la suite totale émise de façon variable en fonction de la position de chaque nombre dans la suite totale émise, - une phase dite " de transfert " consiste en ce que la grandeur physique est modulée par la suite totale émise, transférée et démodulée pour former une suite totale dite " reçue ", - une phase dite " de décodage " consiste à appliquer les dites combinaisons aux nombres de la suite totale reçue et, au cas o les résultats des dites combinaisons ne sont pas égaux aux dites valeurs prédéterminées modulo 67, à en déduire qu'une erreur de transmission a eu lieu et à la corriger. 2 - Procédé selon la revendication 1 caractérisé en ce qu'une seconde des dites combinaisons combine les nombres dans la suite totale émise indépendamment de leur position dans la suite totale émise. 3 - Procédé selon la revendication 2, caractérisé en ce que la seconde des combinaisons est la somme, modulo 67, des nombres de la suite totale émise. 4 - Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que la première combinaison est la somme des produits de chacun des nombres de la suite totale émise par un nombre entier non nul inférieur à 67 dit " nombre de position ", ledit nombre de position n'étant attribué qu'à ladite position du dit nombre dans la suite totale émise. - Procédé selon la revendication 4 caractérisé en ce que ledit nombre de position est une puissance de 2 ayant pour exposant un nombre représentatif de la position du dit nombre de la suite totale émise. 6 - Procédé selon les revendications 3 et 4 caractérisé en ce que la phase dite " de décodage " consiste à faire la somme de tous les nombres de la suite totale reçue, la différence entre ladite somme et la valeur prédéterminée correspondant à la seconde combinaison étant égale à l'éventuelle erreur de transmission, et, si cette erreur n'est pas nulle, à diviser par ladite erreur, modulo 67, la différence de la somme des produits de chacun des nombres de la suite totale reçue par le nombre de position attribué à ladite position du dit nombre dans la suite totale reçue et de la valeur prédéterminée correspondant à la seconde combinaison, et à obtenir ainsi le nombre de position attribué à la position de l'erreur dans la suite totale reçue. 7 - Procédé selon la revendication 6 caractérisé en ce que chacune des valeurs prédéterminées étant nulle, le résultat de la seconde combinaison appliquée à la suite totale reçue est égale à l'éventuelle erreur et, si ladite erreur est non nulle, le résultat de la première combinaison appliquée à la suite totale reçue par l'erreur, est égale au nombre de position du nombre erroné dans la suite totale reçue. 8 - Procédé de détection et de correction d'une erreur éventuelle dans le transfert d'une suite dite " totale émise" de nombres représentés chacun par un nombre N de symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " adaptés, selon un procédé dit " de repérage et d'évaluation ", à permettre la rectification d'une erreur éventuelle, caractérisé en ce que: - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise et, - au cas o ce nombre est égal à un multiple de N, moins 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N - 1 symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ", - et dans une phase dite de " validation " à rechercher si la position de ce remplacement est correcte en mettant en oeuvre le procédé de repérage et d'évaluation. 9 - Procédé de détection et de correction d'une erreur éventuelle dans le transfert d'une suite dite " totale émise" de nombres représentés chacun par un nombre N de symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " adaptés, selon un procédé dit " de repérage et d'évaluation ", à permettre la rectification d'une erreur éventuelle, caractérisé en ce que - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise - et, au cas o ce nombre est égal à un multiple de N, plus 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N + 1 symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ", - et dans une phase dite de " validation " à rechercher si la position de ce remplacement est correcte en mettant en oeuvre le procédé de repérage et d'évaluation. - Procédé de détection et de correction d'une erreur éventuelle dans le transfert d'une suite dite " totale émise" de moins de 67 nombres représentés chacun par 7 symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " caractérisés dans l'une quelconque des revendications 1 à 7, caractérisé en ce que - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise - et, au cas o ce nombre est égal à un multiple de 7, moins 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de 6 symboles binaires consécutifs par des groupes de 7 symboles binaires dits " de remplacement ", - et dans une phase dite de " validation " à rechercher si la position de ce remplacement est correcte en mettant en oeuvre la phase de décodage caractérisée dans l'une quelconque des revendications 1 à 7. 11 - Procédé de détection et de correction d'une erreur éventuelle dans le transfert d'une suite dite " totale émise" de moins de 67 nombres représentés chacun par 7 symboles binaires modulant une grandeur physique prédéterminée, ladite suite totale émise comportant au moins deux nombres dits " de cohérence " caractérisés dans l'une quelconque des revendications 1 à 7, caractérisé en ce que - dans une phase dite " de comptage ", il consiste à compter le nombre de symboles binaires dans la suite totale reçue provenant de la démodulation de la grandeur physique représentant la suite totale émise - et, au cas o ce nombre est égal à un multiple de 7, plus 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de 8 symboles binaires consécutifs par des groupes de 7 symboles binaires dits " de remplacement ", - et dans une phase dite de " validation " à rechercher si la position de ce remplacement est correcte en mettant en oeuvre la phase de décodage caractérisée dans l'une quelconque des revendications 1 à 7. 12 - Dispositif de codage d'une suite dite " initiale " d'au plus 64 nombres, comportant une unité centrale de traitement (11) adaptée à ajouter à la suite initiale deux nombres dits " de cohérence " pour former une suite dite " totale émise", les deux nombres de cohérence étant déterminés de telle sorte que le résultat de chacune de deux combinaisons prédéterminées dites " de contrôle de cohérence " appliquées à la suite totale émise, donne une valeur prédéterminée modulo 67, au moins une première des dites combinaisons combinant les nombres dans la suite totale émise de façon variable en fonction de la position de chaque nombre dans la suite totale émise et en ce qu'il comporte un modulateur d'une grandeur physique (17,47) adapté à émettre la suite totale émise en modulant une grandeur physique. 13 - Dispositif de détection et de correction d'erreur dans le transfert d'une suite totale émise par un dispositif selon la revendication 12 caractérisé en ce qu'il comporte un démodulateur (48) de ladite grandeur physique fournissant une suite totale dite " reçue " représentative de la suite totale émise, et une unité centrale de traitement (41) adaptée à appliquer les dites combinaisons aux nombres de la suite totale reçue et, au cas o les résultats des dites combinaisons ne sont pas égaux aux dites valeurs prédéterminées, modulo 67, à en déduire qu'une erreur de transmission a eu lieu. 14 - Dispositif selon la revendication 13 caractérisé en ce que la seconde combinaison est égale à la somme des nombres de la suite totale, en ce que l'unité de traitement est adaptée à soustraire de cette seconde combinaison appliquée à la suite totale reçue, la valeur prédéterminée égale à la somme des nombres de la suite totale émise, l'éventuelle erreur à corriger étant égale à cette différence, et en ce que la première combinaison est la somme des produits des nombres de la suite totale émise par des nombres dits " de position " liés aux positions de ces nombres dans la suite totale, I'unité centrale étant adaptée, si l'erreur est non nulle, à diviser la différence de la première combinaison appliquée à la suite totale reçue et de la première combinaison appliquée à la suite totale émise, par l'éventuelle erreur, le résultat de cette division donnant, le nombre de position attribué à la position o se trouve le nombre erroné. - Dispositif de détection et de correction d'erreur dans le transfert d'une suite totale émise de nombres représentés chacun par N symboles binaires caractérisé en ce qu'il comporte un démodulateur (48) de ladite grandeur physique fournissant une suite totale dite " reçue " représentative de la suite totale émise, et une unité centrale de traitement (41) adaptée à compter le nombre de symboles binaires dans la suite totale reçue et, au cas o ce nombre est égal à un multiple de N, moins 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N - 1 symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ". 16 - Dispositif de détection et de correction d'erreur dans le transfert d'une suite totale émise de nombres représentés chacun par N symboles binaires caractérisé en ce qu'il comporte un démodulateur (48) de ladite grandeur physique fournissant une suite totale dite " reçue " représentative de la suite totale émise, et une unité centrale de traitement (41) adaptée à compter le nombre de symboles binaires dans la suite totale reçue et, au cas o ce nombre est égal à un multiple de N, plus 1, dans une phase dite " de remplacement ", à remplacer dans la suite totale reçue et successivement, des groupes de N + 1 symboles binaires consécutifs par des groupes de N symboles binaires dits " de remplacement ". 17 - Dispositif selon l'une des revendications 15 ou 16 caractérisé en ce que l'unité centrale de traitement (41) est adaptée à effectuer une seconde combinaison égale à la somme des nombres de la suite totale, à soustraire de cette combinaison appliquée à la suite totale reçue, la valeur prédéterminée égale à la somme des nombres de la suite totale émise, I'éventuelle erreur à corriger étant égale à cette différence et, si l'erreur est non nulle, à effectuer une première combinaison égale à la somme des produits des nombres de la suite totale émise par des nombres dits " de position " liés aux positions de ces nombres dans la suite totale, à diviser la différence de la première combinaison appliquée à la suite totale émise, par l'éventuelle erreur, le résultat de cette division donnant le nombre de position attribué à la position o se trouve le nombre erroné, et en ce que le nombre de remplacement est validé pendant la phase de validation lorsque le nombre de position o se trouve le nombre erroné est celui du nombre de remplacement ou lorsque l'erreur est nulle. 18 - Imprimante de codes à barres (600) caractérisée en ce qu'elle comporte un dispositif selon la revendication 12, la grandeur physique prédéterminée modulée par le modulateur (17,47) étant la réfléctance de barres. 19 - Lecteur de codes à barres (700) caractérisé en ce qu'il comporte un dispositif selon l'une des revendications 13 à 17, la grandeur physique prédéterminée démodulée par le démodulateur (48) étant la réfléctance de barres. 20 - Récepteur sur réseau (802) caractérisé en ce qu'il comporte un dispositif de détection et de correction d'erreur selon l'une des revendications 13 à 17, la grandeur physique démodulée par le démodulateur (48) étant véhiculée par un réseau filaire (801). 21 - Récepteur à distance (902) caractérisé en ce qu'il comporte un dispositif de détection et de correction d'erreur selon l'une des revendications 13 à 18, la grandeur physique démodulée par le démodulateur (48) étant véhiculée par le milieu ambiant.