FR 2738953 A1 19970321 FR 9609980 A 19960802 La présente invention concerne le domaine des circuits intégrés et, en particulier, une résistance pour circuit intégré. Des résistances sont couramment utilisées dans des circuits intégrés, tels que des circuits intégrés au silicium. Pour des applications dans des circuits analogiques ou des circuits à mode mixte analogique et numérique, les propriétés d'adaptation de résistances sont très importantes. On utilise généralement, dans des circuits intégrés, deux types de résistances: des résistances en silicium polycristallin et des résistances diffusées. Dans un procédé classique CMOS de silicium monocristallin et de silicium polycristallin, pour obtenir de bonnes propriétés d'adaptation, les deux types de résistances occupent de grandes zones de silicium pour les raisons suivantes. La résistance en silicium polycristallin a de bonnes propriétés d'adaptation parce que sa largeur est déterminée par une largeur de la grille de silicium qui a une dimension très sévèrement contrôlée dans un procédé de fabrication de semiconducteur. Cependant, dans un procédé métal-oxyde-silicium complémentaire (CMOS) avec silicium monocristallin et de silicium polycristallin, celui-ci a une très faible résistivité en feuille. En conséquence, il faut prévoir, dans les mises en oeuvre pratiques, de grandes surfaces de silicium. De plus, il a une grande capacitance parasite de l'oxyde de grille au substrat de silicium, ce qui limite son utilisation dans des applications à très grande rapidité. La résistance diffusée à une résistivité en feuille plus forte que le si]licium polycristallin. En conséquence, pour une résistance donnée, le rapport de sa longueur à sa largeur est plus petit que pour une résistance en silicium polycristallin. Cependant, les propriétés d'adaptation de la résistance diffusée ne sont pas bonnes. Cela est dû au fait que la largeur de la résistance est affectée par la transition de sa région active à la région d'isolation environnante (que l'homme du métier appelle le bec d'oiseau LOCOS). Pour une très bonne adaptation, la largeur de la résistance doit être beaucoup plus grande qu'une largeur minimale de diffusion. En conséquence, la région occupée par la résistance est grande. Une grande région entraîne une grande capacitance parasite de jonction et limite aussi l'utilisation de la résistance dans des applications à très grande rapidité. Pour éviter les problèmes mentionnés ci-dessus, tout en obtenant de bonnes propriétés d'adaptation de résistance, on peut utiliser un procédé CMOS à double silicium polycristallin. Dans ce procédé, une seconde couche de silicium polycristallin peut avoir une résistivité en feuille plus grande que le silicium polycristallin dans un procédé à silicium polycristallin unique. En conséquence, certains des problèmes de région et d'adaptation peuvent être atténués. Cependant, le procédé à double silicium polycristallin est plus complexe et plus cher que le procédé à silicium polycristallin unique. La présente invention concerne une résistance qui a de bonnes propriétés d'adaptation dans une matrice de silicium et qui, en même temps, n'occupe pas excessivement de silicium dans un procédé de silicium polycristallin unique. La présente invention peut être utilisée comme résistance dans des circuits intégrés à mode analogique ou mixte. On a t. trouvé qu'elle avait une fuite faible vers un substrat adjacent de silicium. Elle occupe une surface raisonnablement petite et on a trouvé qu'elle avait une capacité parasite raisonnablement petite. Un exemple de réalisation de la présente invention est une résistance ayant une région d'impuretés diffusées dans un substrat semiconducteur, une grille isolée entourant et définissant la résistance, et une paire de contacts conducteurs séparés sur la région diffusée à l'intérieur de la limite de la grille isolée pour appliquer et recevoir du courant qui peut passer dans la résistance. Suivant un autre exemple de réalisation, une résistance contient une impureté d'un type de conductivité diffusée dans un caisson d'un type de conductivité opposé contenu dans un substrat ou disposé sur celui-ci, l'impureté diffusée formant une région diffusée, une couche conductrice, isolée de la surface supérieure de la région, diffusée sur celle-ci définissant les limites de la résistance. Suivant un autre exemple de réalisation, une résistance pour un circuit intégré de métal-oxyde-semiconducteur complémentaire (CMOS) comprend une région diffusée contenant une impureté d'un type de conductivité dans un caisson de type de conductivité opposé dans le circuit intégré, des contacts conducteurs en contact avec les extrémités opposées de la région diffusée, et un grille de silicium polycristallin, isolée de la surface de la région diffusée, entourant et définissant les limites de la résistance. Les caractéristiques de la présente invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'exemples de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: la Fig. 1 est une vue en coupe d'une résistance formée suivant un exemple de réalisation de l'invention, la Fig. 2 est une vue en plan d'une résistance formée suivant le premier exemple de réalisation de la Fig. 1, la Fig. 3 est une vue en plan d'une résistance d'une première forme construite suivant la présente invention, et la Fig. 4 est une vue en plan d'une résistance d'une seconde forme construite suivant la présente invention. En se référant aux Figs. 1 et 2, une région centrale diffusée 1 est formée, d'une manière bien connue, par diffusion d'une impureté d'un type de conductivité particulier dans un caisson 3 de type de conductivité opposé contenu dans un substrat ou supporté par lui (non montré). L'impureté peut être soit du type N, soit du type P; cependant, dans un procédé pratique de circuit intégré à caisson N, une diffusion du type P est préférable car la résistance est placée dans une région de caisson N, étant ainsi efficacement isolée du reste du circuit intégré. La région diffusée est bordée sur ses côtés par une couche conductrice 5 isolée par une couche d'isolation 7. C'est-à-dire que la couche s'étend sur la frontière de surface supérieure entre la région diffusée et le caisson. Dans la cas o le circuit intégré est en silicium, la couche conductrice 5 est, de préférence, formée de silicium polycristallin, et la couche isolante est, de préférence, formée de dioxyde de silicium. La couche conductrice 5 comprend une grille. Les couches conductrices définissent la résistance par l'écartement entre elles, qui est d'une dimension étroitement contrôlée dans les procédés pratiques de fabrication MOS. En conséquence, les propriétés d'adaptation de la résistance au reste du circuit intégré sont très bonnes. La largeur de la résistance peut être la plus petite distance permise entre deux lignes de silicium polycristallin. Il en résulte que la résistance diffusée occupe moins de place qu'une résistance diffusée classique. En conséquence, la capacité parasite de jonction est également plus faible et permet d'utiliser la résistance à de plus hautes fréquences. Comme le montre la coupe de la Fig. 1, la région diffusée qui forme la partie active de la résistance est bordée par la grille en silicium polycristallin et n'entre pas en contact avec une région isolante entourant le caisson (non montrée) et ayant une structure isolante telle que LOCOS ou autres. Donc, la fuite de courant de la résistance vers les structures de circuit intégré qui l'entourent est plus faible que dans une structure classique de résistance diffusée. Du courant peut être envoyé dans la résistance par des contacts conducteurs 9 qui sont en contact avec la région diffusée sur sa surface supérieure. Une couche de métallisation définie du circuit intégré peut former les contacts 9. La résistance peut être fabriquée en forme de serpentin, comme le montre la Fig. 3. La couche conductrice 5 définit les limites de la résistance dans la forme en serpentin. Cette définition a lieu à la suite de la diffusion de l'impureté dans un caisson sur une région étendue qui a la limite 11, pour former une grande région de résistivité plus forte. La région conductrice qui forme une grille confine et définit la région qui fonctionne comme une résistance vers la région contenue entre la couche conductrice de grille. Comme on peut le voir à la Fig. 3, on a une bande longue et sinueuse de matière résistive. La Fig. 2 montre par l'élément lA la même région diffusée que la région 1 à côté de la couche conductrice 5, mais isolée de la région 1 par la couche conductrice 5. Cela augmente la résistance totale entre les contacts 9 par rapport à celle qui existe dans la région résistante sans les limites conductrices et peut aussi définir la longue bande sinueuse pour avoir une largeur étroite afin d'augmenter la résistance. En utilisant la couche conductrice, on peut ainsi définir la valeur de la résistance. La structure fonctionne par la couche conductrice (grille) empêchant les porteurs de charge de passer, sous elle, d'un segment du serpentin à l'autre. Les porteurs de charge étant confinés à la région étroite entre la région grille doivent ainsi passer le long de la région résistive d'un contact 9 à l'autre. La Fig. 4 montre une autre forme de l'invention. Dans ce cas, la couche conductrice entoure complètement des segments 13 en forme de barre de la région diffusée qui forment une pluralité de courtes résistances. On peut connecter en série un nombre quelconque de segments en forme de barre, par exemple au moyen de conducteurs 15, pour créer des résistances ayant une valeur de résistance prédéterminée. Il faut choisir la tension appliquée à la couche conductrice (grille) en silicium polycristallin 5 pour bloquer tout transistor parasite MOSFET qui peut se former entre des segments de résistance. Par exemple, dans un procédé standard CMOS, il faut connecter la grille au potentiel de masse. On a trouvé qu'un courant de fuite faible entre les segments de résistance n'affectait pas le fonctionnement de la résistance, ni sa valeur. Comme on l'a noté ci-dessus pour une région diffusée dans une résistance diffusée définie dans le silicium polycristallin, on peut utiliser soit une impureté du type N, soit une impureté du type P. Dans un procédé classique à caisson N, il est préférable d'avoir une diffusion du type P car la résistance est placée dans une région de type N, étant efficacement isolée du reste des circuits. On peut réaliser la résistance diffusée définie dans le silicium polycristallin dans toute technologie CMOS avec une grille de silicium. On peut aussi réaliser l'invention dans des technologies de transistors à effet de champ en semiconducteur autre que du silicium. Revendications 1) Résistance caractérisée en ce qu'elle comprend une région à impureté diffusée dans un substrat semiconducteur, une grille isolante entourant et définissant ladite résistance, et une paire de contacts conducteurs séparés sur ladite région diffusée dans les limites de ladite grille isolée pour appliquer et recevoir le courant qui passe dans la résistance. 2) Résistance caractérisée en ce qu'elle contient une impureté d'un type de conductivité diffusée dans un caisson de type de conductivité opposée contenu dans ou disposé sur un substrat, l'impureté diffusée formant une région diffusée, et une couche conductrice, isolée de la surface supérieure de la région diffusée, sur celle-ci et définissant les limites de la résistance. 3) Résistance suivant la revendication 2, caractérisée en ce que la couche conductrice forme une électrode de grille. 4) Résistance suivant la revendication 3, caractérisée en ce que la région diffusée et le caisson sont formés de silicium et la couche conductrice de silicium polycristallin. ) Résistance suivant la revendication 4, caractérisée en ce que la grille est sous la forme de doigts reliés à des voies de base disposées sur ladite région diffusée et définissant entre elles les limites d'une résistance en serpentin. 6) Résistance suivant la revendication 4, caractérisée en ce que la grille est sous la forme d'une pluralité de rectangles disposés sur ladite région diffusée et définissant une pluralité de segments séparés de résistance, la résistance comprenant encore des conducteurs métalliques reliant ensemble des rectangles de la pluralité. 7) Résistance suivant la revendication 4, caractérisée en ce que la conductivité du caisson est de type N et la conductivité de la région diffusée est de type P. 8) Résistance suivant la revendication 4, caractérisée en ce que la grille est reliée au potentiel de masse. 9) Résistance suivant la revendication 4, caractérisée en ce qu'elle a la forme d'un serpentin. ) Résistance suivant la revendication 4, caractérisée en ce qu'elle comprend des segments en forme de barre et de courts conducteurs métalliques reliant lesdits segments en série. 11) Résistance suivant la revendication 10, caractérisée en ce que toutes des limites desdits segments sont entourées par ladite couche conductrice. 12) Résistance suivant la revendication 11, caractérisée en ce que tous lesdits segments en forme de barre sont formés par la même région diffusée mise en segments en forme de barre par ladite couche conductrice définissant les limites de chacun desdits segments en forme de barre. 13) Résistance suivant la revendication 4, caractérisée en ce qu'elle comporte des contacts conducteurs en contact avec la surface supérieure d'extrémités adjacentes de la région diffusée. 14) Résistance pour un circuit intégré à métal-oxyde-silicium complémentaire (CMOS) comprenant une région diffusée contenant une impureté d'un type de conductivité dans un caisson de type de conductivité opposée dans le circuit intégré, des contacts conducteurs étant en contact avec des extrémités opposées de la région diffusée, et une grille de silicium polycristallin isolée de la surface de la région diffusée entourant et définissant les limites de la résistance. ) Résistance suivant la revendication 14, caractérisée en ce que la conductivité du caisson est de type N et la conductivité de la région diffusée est de type P. 16) Résistance suivant la revendication 15, caractérisée en ce que la grille est reliée au potentiel de masse. 17) Résistance suivant la revendication 14, caractérisée en ce qu'elle a la forme d'un serpentin. 18) Résistance suivant la revendication 14, caractérisée en ce que la grille est reliée à une tension qui bloque tout transistor à effet de champ parasite MOS formé entre des doigts de la résistance en serpentin. 19) Résistance suivant la revendication 14, caractérisée en ce qu'elle comprend des segments en forme de barre et des conducteurs métalliques reliant lesdits segments en série. ) Résistance suivant la revendication 19, caractérisée en ce que la grille est reliée à une tension qui bloque tout transistor à effet de champ parasite MOS formé entre des segments en forme de barre.