FR 2723280 A1 19960202 FR 9008536 A 19900705 1 2723280 Dispositif de codage L'invention concerne un dispositif de codage, constitué par un codeur situé sur le côté émission et un décodeur situé sur le côté réception, qui sont équipés chacun d'un dispositif de synchronisation et sont prévus pour réali- ser le codage bit par bit, côté émission, et le décodage bit par bit, côté réception, d'un flux binaire représentant un signal binaire et possédant une fréquence élevée de récur- rence des bits. De tels dispositifs de codage sont réalisés, notam- ment dans le cas de systèmes de radiocommunications mobiles, à l'aide de circuits intégrés selon la technique CMOS, étant donné que ceci permet d'obtenir des dimensions optimales pour un besoin en puissance extrêmement faible des circuits néces- saires. En général, la vitesse de travail de tels circuits intégrés réalisés selon la technique CMOS ne peut pas être choisi aussi élevé que l'on veut. S'il faut coder par exemple des flux binaires de l'ordre de 1 Mbit et plus, les vitesses de travail nécessaires à cet effet dépassent la vitesse de travail maximale possible de circuits intégrés pouvant être réalisés selon la technique CMOS. Afin d'apporter un remède à cet inconvénient, il a déjà été proposé d'agencer le codeur situé sur le côté émis- sion avec n codeurs partiels et le décodeur situé sur le côté réception avec n décodeurs partiels correspondant aux codeurs partiels, et ce de telle sorte qu'aux n codeurs partiels et 2 2723280 aux n décodeurs partiels est associé, sur le côté réception, respectivement un démultiplexeur subdivisant le flux binaire entre eux entre n flux binaires partiels, et sur le côté sor- tie, respectivement un multiplexeur réunissant les flux bi- naires partiels devant être codés ou décodés pour former le flux binaire codé ou décodé. Le dispositif de synchronisation pour le codeur situé sur le côté émission et pour le décodeur situé sur le côté réception est alors conçu respectivement pour réaliser une synchronisation individuelle des n codeurs partiels ou décodeurs partiels, qui lui sont associés. Dans le cas de l'utilisation de tels codeurs situés sur le côté émission et de tels décodeurs situés sur le côté réception, il faut veiller, pour garantir une transmission sans erreur du flux binaire codé de cette manière, à ce qu'il existe, en dehors d'une synchronisation réciproque parfaite entre les codeurs partiels situés sur le côté émission et les décodeurs partiels situés sur le côté réception, associés réciproquement entre eux, également une synchronisation de trames en rapport avec les flux binaires partiels. Cette syn- chronisation de trames supplémentaire était réalisée au moyen d'une synchronisation réciproque supplémentaire entre le dé- multiplexeur et le multiplexeur, aussi bien dans le codeur situé sur le côté émission que dans le décodeur situé sur le côté réception, ce qui implique une dépense supplémentaire. L'invention a pour but de garantir, dans un dispo- sitif de codage du type indiqué plus haut, ladite synchroni- sation de trames tout en se passant d'une synchronisation ré- ciproque d'un démultiplexeur et d'un multiplexeur du codeur situé sur le côté émission et du décodeur situé sur le côté réception, et d'éviter, de ce fait, la dépense de synchroni- sation qui y est associée. Ce problème est résolu, conformément à l'invention, dans un dispositif de codage, constitué par un codeur situé sur le côté émission et un décodeur situé sur le côté récep-35 tion, qui sont équipés chacun d'un dispositif de synchronisa- 3 2723280 tion et sont prévus pour réaliser le codage bit par bit, côté émission, et le décodage bit par bit, côté réception, d'un flux binaire représentant un signal binaire et possédant une fréquence élevée de récurrence des bits, et dans lequel le codeur situé sur le côté émission possède n codeurs partiels et le décodeur situé sur le côté réception possède n déco- deurs partiels correspondant aux codeurs partiels, et dans lequel, en outre, aux n codeurs partiels et décodeurs par- tiels sont associés respectivement, côté entrée, un démulti- plexeur répartissant le flux binaire entre eux, sous la forme de n flux binaires partiels, et côté sortie, respectivement un multiplexeur combinant à nouveau les flux binaires par- tiels codés ou décodés, pour former le flux binaire codé ou décodé, et dans lequel le dispositif de synchronisation pour le codeur situé sur le côté émission et pour le décodeur si- tué sur le côté réception est agencé respectivement pour une synchronisation individuelle des n codeurs partiels ou déco- deurs partiels, qui leur sont associés, par le fait que la synchronisation de trames du flux binaire représentant le signal binaire et devant être codées côté émission et dé- codées côté réception en n flux binaires partiels, est garan- tie exclusivement au moyen de la synchronisation entre les n codeurs partiels situés sur le côté émission et les n déco- deurs partiels situés sur le côté réception, conformément à leur association réciproque par couples, et qu'à cet effet les n codeurs partiels situés sur le côté émission et les n décodeurs partiels situés sur le côté réception utilisent le même code ou la même variable cryptographique. Comme des recherches sur le sujet l'ont montré, on peut, d'une manière extrêmement avantageuse, se passer d'une synchronisation réciproque du démultiplexeur et du multi- plexeur du codeur situé sur le côté émission d'une part et du décodeur situé sur le côté réception d'autre part, lorsque tous les codeurs partiels et tous les décodeurs partiels uti- lisent le même code et qu'en outre on utilise la synchronisa- 4 2723280 tion individuelle, déjà indiquée plus haut, entre des codeurs partiels et des décodeurs partiels, associés entre eux. Selon une autre caractéristique de l'invention, les n codeurs partiels situés sur le côté émission sont indépen- dants les uns des autres et, de façon correspondante, égale- ment les n décodeurs partiels situés sur le côté réception sont indépendants les uns des autres pour ce qui concerne les conditions de démarrage de la suite de codes utilisée dans ces codeurs et décodeurs. Selon une autre caractéristique de l'invention, la synchronisation des n décodeurs partiels situés sur le côté réception avec les n codeurs partiels situés sur le côté émission est réalisée en tenant compte de la position de phase du multiplexeur du codeur situé sur le côté émission grâce au fait que, dans le cas d'une demande sur le côté réception, chacun des n codeurs partiels situés sur le côté émission émet un signal particulier de synchronisation jusqu'à ce qu'un accusé de réception de ces n signaux de syn- chronisation par les n décodeurs partiels situés sur le côté réception soit donné côté émission. Selon une autre caractéristique de l'invention, le démultiplexeur du codeur situé sur le côté émission et du dé- codeur situé sur le côté réception sont constitués chacun par n bascules bistables de type D, aux entrées parallèles des signaux desquelles est envoyé le flux binaire, qu'en outre à l'entrée de cadence de chacune des n bascules bistables de type D est appliquée respectivement une cadence partielle de signaux réduite du facteur n par rapport à cette cadence éle- vée de signaux et que ces n cadences partielles de signaux sont décalées les unes par rapport aux autres d'une période de la cadence élevée de signaux, et que l'un des n flux bi- naires partiels devant être codé ou décodé est appliqué res- pectivement à la même sortie de l'une des n bascules bis- tables de type D. 2723280 Selon une autre caractéristique de l'invention, pour le codage d'un flux binaire possédant une cadence bi- naire de 139 264 Mbits, le nombre n d'une part des codeurs partiels du codeur situé sur le côté émission et d'autre part des décodeurs partiels du décodeur situé sur le côté récep- tion est égal à quatre et que chaque codeur partiel ou chaque décodeur partiel est conçu pour le traitement d'une cadence binaire de 34 816 Mbits. D'autres caractéristiques et avantages de la pré- sente invention ressortiront de la description donnée ci- après prise en référence aux dessins annexés, sur lesquels: - la figure 1 représente le schéma-bloc d'une sec- tion de transmission pour la transmission d'un signal binaire se présentant sous la forme d'un flux binaire décodé possé- dant une fréquence élevée de récurrence des bits; - la figure 2 représente la section de transmission de la figure 1 comportant une forme de réalisation préférée de l'appareil de codage situé sur le côté émission ou sur le côté réception; - la figure 3 est une représentation, en fonction du temps, des cadences utilisées dans l'appareil de codage situé sur le côté émission et situé sur le côté réception; - la figure 4 montre la forme de réalisation préfé- rée d'un générateur de cadence pour l'appareil de codage si- tué sur le côté émission et sur le côté réception, conforme à la figure 2; et - la figure 5 représente des diagrammes de données, représentés en fonction du temps et expliquant le mode de fonctionnement de l'appareil de codage situé sur le côté émission et sur le côté réception. Meilleur mode de mise en oeuvre de l'invention La figure 1 montre, selon une représentation sché- matique, une section de transmission UE, qui relie entre eux deux centraux VM1 et VM2. On suppose que cette section de35 transmission UE est conçue pour la transmission d'un signal 6 2723280 somme binaire possédant un débit binaire de 139 624 Mbits/s. Ceci correspond au quatrième étage hiérarchique de signaux numériques d'un système de base à 30 canaux selon le système CCITT. Ce flux binaire représentant ce signal somme binaire doit être transmis sous forme codée entre les deux centraux. A cet effet, le central VM1 comporte un dispositif de codage SE1 et le central VM2 possède un dispositif de codage SE2. Les dispositifs de codage ont pour rôle de coder le signal binaire introduit dans la section de transmission UE et de décoder le signal binaire apparaissant dans la section de transmission UE. On a indiqué au moyen d'un trait interrompu que le dispositif de codage SE1 fait partie du central VM1 et que le dispositif de codage SE2 fait partie du central VM2. Des détails supplémentaires du circuit des disposi- tifs de codage SE1 et SE2 de la figure 1 sont représentés sur la figure 2. Les dispositifs de codage SE1 et SE2, qui possè- dent des constitutions strictement identiques, sont consti- tués respectivement par un codeur SSV situé sur le émission ainsi que par un décodeur ESE situé sur le côté réception. A titre de simplification, sur la figure 2, on n'a représenté de façon détaillée sous la forme d'un schéma-bloc que le codeur SSV, situé sur le côté émission, du central VM1 et le décodeur ESE du central VM2. Chacun des deux centraux VM1 et VM2 possède, sur le côté entrée du codeur SS2, une source de données DQ1 ou DQ2 et, sur le côté sortie du décodeur ESE du même appareil de codage respectif SE1 ou SE2, un récepteur de données DS1 ou DS2. Le codeur, situé sur le côté émission, d'un dispo- sitif de codage comporte, comme le montre le schéma-bloc du codeur SSV du dispositif de codage SE1, côté entrée un démul- tiplexeur DEMUX, qui répartit les données I délivrées par la source de données DQ1, en quatre flux binaires partiels iden- tiques de données II/1,2,3,4 et envoie en parallèle ces flux binaires partiels au côté entrée des codeurs partiels VS1,VS2,VS3 et VS4. Les flux binaires partiels codés dans ces 7 2723280 codeurs partiels sont rassemblés ensuite à nouveau dans le multiplexeur pour former un flux binaire maintenant codé, données III, et sont transmis par l'intermédiaire de la sec- tion de transmission UE à un central éloigné VM2, qui doit répondre en tant que poste d'émission/réception. Les déco- deurs des deux dispositifs de codage possèdent des constitu- tions correspondantes, comme le montre le schéma-bloc du dé- codeur ESE du central VM2. Un tel décodeur diffère du codeur SS2 uniquement par le fait qu'ici il est prévu quatre déco- deurs partiels ES1,ES2,ES3 et ES4 à la place des quatre co- deurs partiels. Dans le cas du codeur SSV et du codeur ESE, le mul- tiplexeur MUX est indiqué uniquement sous la forme d'un com- mutateur rotatif et est commandé à la cadence T du signal du système de production de cadence TE. Pour sa synchronisation, le système TE de production de cadence reçoit, sur le côté émission, les données I et, sur le côté réception, les don- nées codées III, qui arrivent par l'intermédiaire de la ligne de transmission UE et possèdent la cadence de signal T. A partir de la cadence de signal T, il délivre quatre cadences partielles de signaux T1, T2,T3 et T4, qui sont représentés conjointement avec la cadence de signaux T dans le diagramme temporel de la figure 3. La fréquence des cadences partielles de signaux T1,T2,T3 et T4 est réduite du facteur 4 par rap- port à la cadence de signaux et ces cadences partielles de signaux sont décalées les unes par rapport aux autres d'une période du signal de cadence T. Une forme de réalisation préférée du système de production de cadence TE de la figure 2 est représentée sur la figure 4. Le système de production de cadence TE possède un générateur TG produisant la cadence de base, dont la ca- dence de signaux T présente sur le côté sortie est synchroni- sée par le flux binaire codé ou devant être codé. La cadence de signaux T du générateur TG délivrant la cadence de base est envoyée à un diviseur de fréquence FT possédant un rap- 8 2723280 port de division égal à 4/1. La cadence de signaux T/4 ré- duite du facteur 4 sur le côté sortie est appliquée à l'entrée du signal d'une première bascule bistable de type D FF5. En dehors de la bascule bistable de type D, FF5, le sys- tème de production de cadence TE possède en outre également une seconde bascule bistable de type D, FF6. Les entrées de préparation de ces deux bascules bistables de type D, FF5, et FF6 sont alimentées par la cadence de signaux T par l'intermédiaire de l'inverseur I. Les cadences partielles de signaux T3 et T4 apparaissent sur les deux sorties de la bas- cule bistable de type D, FF5. La cadence partielle de signaux T1 est envoyée à l'entrée des signaux de la bascule bistable de type D, FF6, et les cadences partielles de signaux T4 et T2 sont obtenus de cette manière sur les deux sorties de cette bascule. Comme le montre la figure 2 et les schémas-blocs du codeur SSV du central VM1 et du décodeur ESE du central VM2, le démultiplexeur DEMUX comporte, outre le système de produc- tion de cadence TE, quatre bascules bistables de type D, FF1, FF2, FF3 et FF4. Les données non codées I délivrées par la source de données DQ1 et les données codées III arrivant par l'intermédiaire de la section de transmission UE sont en- voyées en parallèle aux entrées des signaux de l'ensemble des quatre bascules bistables de type D. La cadence partielle de signaux Tl, la cadence partielle de signaux T2, la cadence partielle de signaux T3 et la cadence partielle de signaux T4 sont délivrées respectivement par le système de production de cadence TE respectivement à l'entrée de préparation des bas- cules bistables de type D, FF1, FF2, FF3 et FF4. Les quatre flux binaires partiels, désignés par données II/I, données II/II, données II/III et données II/IV et présents sur les sorties des quatre bascules bistables de type D, FF1, FF2, FF3 et FF4, sont envoyés, pour leur part, aux entrées des quatre codeurs partiels VS1,VS2,VS3 et VS4. Les flux binaires partiels codés de cette manière sont alors réunis par 9 2723280 l'intermédiaire du multiplexeur MUX branché en aval du codeur partiel, pour former les données codées III et sont transmis par le central VM1 au central VM2 par l'intermédiaire de la section de transmission UE. Les flux binaires partiels codés, qui sont désignés sur la figure 2 par données IV/I, données IV/II, données IV/ III et données IV/IV et sont présents à la sortie du dé- multiplexeur DEMUX du décodeur ESE du dispositif de codage ESE, sont alors décodés de la même manière que les flux bi- naires partiels non codés dans le cas du codeur SSV du dispo- sitif de codage SE1, dans les décodeurs partiels ES1, ES2, ES3 et ES4 qui leur sont associés, et sont réunis par l'in- termédiaire du multiplexeur MUX disposé sur le côté sortie de ces décodeurs partiels, pour former le flux binaire décodé reçu désigné par DONNÉES V, et envoyés au récepteur de don- nées DS2 de ce central VM2. Les codeurs partiels VS1, VS2, VS3 et VS4 de même que les décodeurs partiels ES1,ES2,ES3 et ES4 des appareils de codage SE1 et SE2 utilisent tous le même code et la même constantre cryptographique. Mais cela ne signifie pas que d'une part les codeurs partiels situés sur le côté émission et d'autre part les décodeurs partiels situés sur le côté ré- ception doivent travailler en étant accouplés entre eux d'une manière rigide du point de vue de la phase. Au contraire, ils sont entièrement indépendants les uns des autres. La randomi- sation exécutée après la mise en marche d'un dispositif de codage garantit que les états initiaux des codeurs partiels VS1,VS2,VS3 et VS4 du codeur SSV de chaque dispositif de co- dage SE1 et SE2 sont différents. La reconstitution parfaite des données I transmises sous forme codée par l'intermédiaire de la section de trans- mission UE requiert la synchronisation des dispositifs de co- dage ES1, situés sur le côté émission, du central VM1, avec le dispositif de codage SE2 du central éloigné VM2. Cette synchronisation est limitée respectivement à la synchronisa- 2723280 tion d'un codeur partiel situé sur le côté émission, avec le décodeur partiel qui lui est associé, sur le côté réception. L'association n'est pas prédéterminée de façon fixe, étant donné que, conformément à la présente invention, on se passe d'une synchronisation réciproque du démultiplexeur DEMUX et du multiplexeur MUX du codeur associé situé sur le côté émis- sion et du décodeur SE associé sur le côté réception. Au début d'une transmission désirée, un signal de demande de synchronisation est transmis par le récepteur de données DS2 du central éloigné VM2, par l'intermédiaire du codeur SSV de ce central, au codeur SSV du dispositif de co- dage SE1 du central VM1. A cet effet, le récepteur de données DS2 comporte une ligne SL de transmission de signaux de de- mande de synchronisation, par l'intermédiaire de laquelle elle est reliée notamment aux codeurs partiels du codeur SSV du même dispositif de codage. Il en va de même pour le récep- teur de données DS1 de l'appareil de codage SE1 du central VM1. Les codeurs partiels VS1,VS2,VS3 et VS4 du codeur SSV du central VM2 envoient respectivement un signal de demande de synchronisation, par l'intermédiaire de la section de trans- mission UE, à l'appareil de codage SE1 du central VM1, qui active alors les codeurs partiels VS1,VS2,VS3 et VS4 du co- deur SSV de ce central pour qu'ils émettent un signal de syn- chronisation spécifique pour chaque codeur partiel. Dès que tous les décodeurs partiels ES1,ES2,ES3,ES4 du décodeur ESE de l'appareil de codage SE2 du central VM2 ont reçu le signal de synchronisation qui leur est associé, et que le central VM2 en a accusé réception au central VM1, la transmission de données désirée peut être exécutée. S'il apparaît une erreur lors de la transmission, le récepteur de données DS2 applique de la manière déjà décrite une nouvelle synchronisation au central VM2. Dans ce type de synchronisation, comme cela va en- core être expliqué de façon plus détaillée en référence aux diagrammes de données de la figure 5, représentés en fonction il 2723280 du temps t, on peut se passer d'une synchronisation de trames du flux binaire partiel. Le diagramme a représente tout d'abord la cadence de signaux T, qui correspond à la cadence binaire des données I devant être transmises d'une manière codée. Les données I sont indiquées dans le diagramme B pour 16 bits 1 à 16. Les diagrammes c,d,e et f représentent les données II/1, les don- nées II/2, les données II/3 et les données II/4. Chacun de ces flux binaires partiels possède encore seulement chaque quatrième bit des données I du diagramme b, avec une longueur quadruple que la longueur du bit initial de données. Ces don- nées II/1... 4 ainsi obtenues sont alors traitées dans les co- deurs partiels aval VS1,VS2,VS3 et VS4 avec une cadence égale respectivement au quart de la fréquence binaire de la cadence de signaux T. La conversion inverse des quatre flux binaires partiels parallèles formés par les données II/1...4 selon une suite binaire en série pour la récupération du flux binaire initial sous une forme maintenant codée s'effectue dans le multiplexeur MUX branché en aval des décodeurs partiels. Le multiplexeur MUX représenté sous la forme d'un commutateur tourne à la fréquence de la cadence de signaux T et interroge par conséquent successivement les flux binaires partiels pa- rallèles. Le flux binaire codé, désigné par données III, peut comporter respectivement après la phase de commutation aléa- toire du commutateur rotatif, quatre positions temporelles différentes dans sa trame, qui sont désignées sur la figure , sur les diagrammes g,h, i et j, par données III/1, données III/2, données III/3 et données III/4. Celui de ces quatre flux binaires codés, qui est délivré en tant que signal mul- tiplex à la sortie du multiplexeur MUX dépend uniquement de la phase de commutation aléatoire du multiplexeur par rapport à la position de phase des cadences partielles de signaux T1,T2,T3 et T4. Comme le montrent les diagrammes g,h,i et j, pour ce qui concerne l'ensemble des quatre flux binaires co- dés, la série des bits des données I est maintenue conformé- 12 2723280 ment au diagramme b. Les quatre flux binaires codés diffèrent les uns des autres uniquement par un retard temporel réci- proque de 1 à 4 bits. Afin de pouvoir décoder à nouveau le flux binaire codé, désigné par données III, après sa transmission par l'intermédiaire de la section de transmission UE au central VM2, il faut que soit également à nouveau réalisée une con- version série-parallèle sur le côté réception, d'une manière correspondant au côté émission. A cet effet, les données III sont envoyées au démultiplexeur DEMUX du décodeur ES2 dans le central VM2. Conformément aux quatre positions temporelles possibles du flux binaire codé selon les diagrammes g,h,i et j, on obtient, pour les données converties en parallèle, des quatre flux binaires partiels codés, données IV, également quatre possibilités différentes. Dans le cas o le flux binaire transmis codé est formé par les données III/1, conformément au diagramme g, on obtient les flux binaires partiels codés, indiqués sur les diagramme k,l,m,n, à savoir données IV/l/l, données IV/2/1, données IV/3/1 et données IV/4/1. Sur les diagrammes o et p on a indiqué deux des flux binaires partiels codés dans le cas o le flux binaire codé a été transmis dans la position temporelle des données III/2 conformément au diagramme h. Ces deux flux binaires partiels codés, données IV/l/2 et données IV/4/2, sont indiqués sur les diagrammes o et p. On obtient les flux binaires partiels représentés sur les diagramme q et r, à savoir données IV/1/4 et données IV/4/4, lors de la transmission du flux binaire codé dans la position temporelle des données III/4, conformé- ment au diagramme j. Les flux binaires partiels codés ainsi obtenus sont alors décodés dans les décodeurs partiels ES1,ES2,ES3 et ES4 branchés en aval et possédant une cadence binaire faible et sont convertis en retour, par le multiplexeur MUX représenté à nouveau sous la forme de commutateurs rotatifs, en le flux binaire codé, données V. En fonction de la phase de commuta- 13 2723280 tion de ce multiplexeur MUX, on peut obtenir à nouveau quatre flux binaires décodés différents déphasés, données V, mais la suite initiale des bits (1,2,3,4...) reste conservée. Si les flux binaires partiels correspondant aux diagrammes k,l,m,n sont appliqués au multiplexeur MUX par l'intermédiaire des décodeurs partiels ES1,ES2,ES3 et ES4, on obtient, conformément au diagramme s, le flux binaire décodé, à savoir données V/1/1, pour une phase de commutation prédé- terminée du multiplexeur MUX. On obtient une phase de commu- tation du multiplexeur MUX, qui diffère de trois pas de commutation par rapport à la phase de commutation indiquée, conformément à la suite binaire codée, données V/4/1, confor- mément au diagramme u. L'autre flux binaire décodé, données V/l/4 et données V/4/1, est indiqué dans les diagrammes v et w. Comme le montre une comparaison des suites binaires décodées possibles, données V, tous les flux binaires décodés possibles, données V, sont identiques, mais peuvent posséder, en fonction de la phase de commutation du multiplexeur MUX du codeur SSV situé sur le côté émission et du décodeur ESE si- tué sur le côté réception, un déphasage réciproque atteignant jusqu'à 7 bits. Une association quelconque des pas de commu- tation entre le multiplexeur et le démultiplexeur sur le côté émission et sur le côté réception ne modifie par conséquent en général pas la suite présente sur le côté émission, des données en série du flux binaire devant être transmis, égale- ment après une double conversion série-parallèle-série sur le côté réception. 14 2723280 REVENDICATIONS 1. Dispositif de codage, constitué par un codeur situé sur le côté émission et un décodeur situé sur le côté réception, qui sont pourvus chacun d'un dispositif de syn- chronisation et qui sont prévus pour réaliser le codage bit par bit, côté émission, et le décodage bit par bit, côté réception, d'un flux binaire représentant un signal binaire et possédant une fréquence élevée de récurrence des bits, et dans lequel le codeur situé sur le côté émission possède n codeurs partiels et le décodeur situé sur le côté réception possède n décodeurs partiels correspondant aux codeurs par- tiels, et dans lequel, en outre, aux n codeurs partiels et décodeurs partiels sont associés respectivement, côté entrée, un démultiplexeur répartissant le flux binaire entre eux, sous la forme de n flux binaires partiels, et côté sortie, respectivement un multiplexeur combinant à nouveau les flux binaires partiels codés ou décodés, pour former le flux bi- naire codé ou décodé, et dans lequel le dispositif de syn- chronisation pour le codeur situé sur le côté émission et pour le décodeur situé sur le côté réception est agencé res- pectivement pour une synchronisation individuelle des n codeurs partiels ou décodeurs partiels, qui leur sont asso- ciés, caractérisé par le fait que la synchronisation de trames du flux binaire représentant25 le signal binaire et devant être codées côté émission et dé- codées côté réception en n flux binaires partiels, est assu- 2723280 rée exclusivement au moyen de la synchronisation entre les n codeurs partiels (VSn) situés sur le côté émission et les n décodeurs partiels (ESn) situés sur le côté réception, conformément à leur association réciproque par couples, et qu'à cet effet les n codeurs partiels (VSn) situés sur le côté émission et les n décodeurs partiels (ESn) situés sur le côté réception utilisent le même code ou la même variable cryptographique. 2. Dispositif de codage suivant la revendication 1, caractérisé par le fait que les n codeurs partiels (VSn) si- tués sur le côté émission sont indépendants les uns des autres et que, de façon correspondante, également les n déco- deurs partiels (ESn) situés sur le côté réception sont indé- pendants les uns des autres pour ce qui concerne les condi- tions de démarrage de la suite de codes utilisée dans ces co- deurs et décodeurs. 3. Dispositif de codage suivant l'une des revendi- cations 1 ou 2, caractérisé par le fait que la synchronisa- tion des n décodeurs partiels (ESn) situés sur le côté récep- tion avec les n codeurs partiels (VSn) situés sur le côté émission est réalisée en tenant compte de la position de phase du multiplexeur (MUX) du codeur (SSV) situé sur le côté émission grâce au fait que, dans le cas d'une demande sur le côté réception, chacun des n codeurs partiels (VSn) situés sur le côté émission émet un signal particulier de synchroni- sation jusqu'à ce qu'un accusé de réception de ces n signaux de synchronisation par les n décodeurs partiels (VSn) situés sur le côté réception soit donné côté émission. 4. Dispositif de codage suivant l'une quelconque des revendications 1 à 3, caractérisé en ce que le démulti- plexeur (DEMUX) du codeur (SSV) situé sur le côté émission et du décodeur (ESE) situé sur le côté réception sont constitués chacun par n bascules bistables de type D (FFn), aux entrées parallèles des signaux desquelles est envoyé le flux binaire, qu'en outre à l'entrée de cadence de chacune des n bascules bistables de type D (FFn) est appliquée respectivement une cadence partielle de signaux (Tn) réduite du facteur n par rapport à cette cadence élevée de signaux (T) et que ces n cadences partielles de signaux (Tn) sont décalées les unes par rapport aux autres d'une période de la cadence élevée de signaux (T), et que l'un des n flux binaires partiels devant être codé ou décodé est appliqué respectivement à la même sortie de l'une des n bascules bistables de type D (FFn). 5. Dispositif de codage selon l'une quelconque des revendications 1 à 4, caractérisé en ce que pour le codage d'un flux binaire possédant un dédit binaire de 139 264 Mbit, le nombre n d'une part des codeurs partiels (VSn) du codeur (SSV) situé sur le côté émission et d'autre part des déco- deurs partiels (ESn) du décodeur (ESE) situé sur le côté réception est égal à quatre et que chaque codeur partiel (VS1,VS2,VS3,VS4) ou chaque décodeur partiel (ES1,ES2, ES3, ES4) est conçu pour le traitement d'un dédit binaire de 34 816 Mbit.