FR 2734941 A1 19961206 FR 9506498 A 19950531 A GENERATEUR DE RAMPE NUMERIQUE La présente invention se rapporte à un générateur de rampe numérique. Plus particulièrement, la présente invention se rapporte à un circuit qui procure une tension de sortie pratiquement linéaire qui peut être utilisée, par exemple, pour programmer des mémoires programmables électriquement sous forme de circuit intégré. La programmation des mémoires programmables électriquement sous forme intégrée, généralement connues sous le nom d'EPROM, d'EEPROM ou d'EEPROM flash lorsqu'elles sont effacées par blocs, est connue des personnes expérimentées dans la technique. Ces mémoires sont programmées en utilisant une tension élevée HI-V qui est parfois obtenue à partir de l'alimentation en tension normale Vcc du circuit et qui est parfois obtenue à partir d'une tension élevée appliquée par un circuit externe. Dans le premier cas, un circuit, que l'on appelle de façon conventionnelle une pompe de charge, est utilisé pour produire une tension élevée HI-V dans le circuit intégré. En outre, on sait dans la technique que la véritable tension de programmation VPP est obtenue à partir de la tension élevée à l'intérieur de la mémoire intégrée elle-même. Les tensions HI-V ou VPP sont de l'ordre de 15 V ou plus, alors que la tension Vcc, à partir de laquelle la tension VPP peut être obtenue, est inférieure à la tension VPP. Par exemple, la tension Vcc peut présenter une valeur caractéristique dans la plage de 1,5 V à 5 V. Alors que la tension HI-V est destinée à présenter une valeur élevée, la tension VPP doit procurer une rampe linéaire suivie d'une valeur en palier régulée à cette valeur élevée. De façon caractéristique, la durée de la rampe est de 500 microsecondes alors que la durée du palier est d'un même ordre. L'un des problèmes associés à la programmation des mémoires mentionnées ci-dessus est que lorsque l'on accroit la tension de programmation VPP trop rapidement pendant sa rampe, la durée de vie des cellules mémoire est substantiellement réduite, du fait que le front montant de la tension VPP est directement appliqué aux cellules mémoire pendant la programmation. Une augmentation trop rapide de la tension VPP provoque un courant par effet tunnel trop fort dans les oxydes de grille des transistors à grille flottante qui constituent la cellule mémoire. Cet oxyde peut être endommagé. Afin d'éviter ces problèmes, un contrôle analogique de la rampe est prévu. Une solution de ce type est proposée dans le brevet des Etats-Unis US-A-5 175 706 Edme. Les pompes de charge actuelles utilisées pour engendrer la tension de programmation HI-V, produisent toutes une vitesse de variation de cette tension, c'est-à-dire un dHI-V/dt, qui n'est pas constante. Dans la mesure o cette vitesse dHI-V/dt n'est pas constante, elle ne peut pas être utilisée par elle-même comme une tension VPP réelle. Elle tendrait à trop contraindre les cellules mémoire pendant l'accroissement initial de la tension HI-V. En particulier, la hauteur de variation du saut de la tension HI-V au début de son accroissement est supérieure à la hauteur de variation du saut de la tension vers la fin de son accroissement. La non linéarité de dHI-V/dt est due au fait que la tension de sortie de ce circuit suit une enveloppe qui est par nature exponentielle. La figure la illustre une représentation d'un schéma de circuit de base d'un circuit de pompe de charge 10. Ce circuit de pompe de charge 10 comprend une alimentation en tension 5, procurant une tension Vin, un commutateur unipolaire à deux contacts S1 et des premier et second condensateurs Cl, C2. De façon à mettre en évidence ce problème de non linéarité, considérons un instant t(n) o le commutateur Si occupe sa première position indiquée par une ligne en traits pleins, reliant le condensateur Cl à l'alimentation en tension 5. De ce fait, la première plaque 12 du condensateur Ci est reliée à la borne de tension positive Vin de l'alimentation en tension 5. La seconde plaque 14 du condensateur C1 est reliée en permanence à la borne de tension négative VSS de l'alimentation en tension 5. Le second condensateur C2, lequel est isolé du condensateur Ci, présente ses première et seconde plaques reliées entre une borne de sortie 16 du circuit de pompe de charge et la borne de tension négative VSS. La borne de sortie 16 fournit la tension de sortie Vout. Ainsi, à l'instant t(n), le condensateur Cl se charge jusqu'à la valeur de tension Vin, en supposant que VSS soit référencée à la masse, c'est-à-dire 0 V. Pendant cet intervalle de temps, le condensateur C2 supporte la tension Vout(n) et la charge totale stockée par les condensateurs C1 et C2 est donnée par Qt(n)=[Cl.Vin + C2.Vout(n)]. Par suite, à l'instant t(n+l), le commutateur Sl passe de sa première position à sa seconde position, la seconde position étant indiquée par des lignes en pointillés. Les condensateurs Cl et C2 sont à présent reliés en parallèle entre la borne de sortie 16 et la borne de tension négative VSS et les deux condensateurs (Cl, C2) sont isolés de l'alimentation en tension 5. Ainsi, la charge totale qui a été stockée par les condensateurs Cl et C2 à l'instant t(n), c'est-à-dire Qt(n), est à présent partagée entre les condensateurs Cl et C2 et il en résulte que la tension Vout s'accroit depuis une valeur Vout(n) vers une valeur Vout(n+l). A partir du principe de la conservation de la charge, on obtient l'équation suivante: (Cl+C2).Vout(n+l)=(Cl.Vin)+(C2. Vout(n)), de ce fait [Vout(n+l)-Vout(n)]=[C1/(Cl+C2)].[Vin- Vout(n)] (équation 1) A partir de l'équation 1, on peut voir que le terme de gauche [Vout(n+l)-Vout(n)] décroît avec le temps du fait que le terme de droite Vout(n) s'approche de Vin. La figure lb illustre une représentation graphique de la vitesse de variation de la tension de programmation Vout en fonction du temps, c'est- à-dire dVout/dt. Il faut noter que la hauteur de variation initiale du saut de la tension Vout est beaucoup plus grande que la hauteur de variation du saut de la tension Vout vers la fin de son accroissement. La ligne en pointillés indique l'enveloppe de la vitesse de variation dVout/dt de la tension Vout, laquelle est donnée par Vout=Vin(1-exp(t/x)), dans lequel x est proportionnel à [Cl+C2]/Cl. Il est ainsi montré qu'un circuit de pompe de charge ne produit pas une rampe linéaire. Même si la tension d'alimentation est élevée, il n'en reste pas moins que sa rampe n'est pas linéaire et ne peut pas être utilisée telle quelle pour programmer des cellules mémoire de l'EPROM. En fait, la tension VPP est produite, à partir d'une tension HI-V existante (à l'extérieur ou à l'intérieur du circuit intégré), par un circuit comportant un condensateur alimenté par une source de courant constant laquelle est alimentée par cette tension HI-V. Un tel circuit souffre des inconvénients d'être analogique et de la nécessité du contrôle du temps lorsque VPP atteint sa valeur nominale, et du contrôle de la durée d'une valeur en palier. Ceci est également obtenu par des circuits analogiques qui sont difficiles à régler à cause de la dispersion des caractéristiques. Par conséquent, un but de la présente invention est d'engendrer une tension de rampe qui est obtenue à partir d'une seconde tension. La seconde tension peut, mais ceci n'est pas nécessaire, présenter une valeur inférieure à la tension de rampe nominale. Le moyen pour engendrer la tension de rampe comprend un moyen pour échantillonner la seconde tension et un moyen pour réguler la tension de rampe à une valeur souhaitée. Le moyen pour échantillonner la seconde tension est relié, commandé et encore dirigé de façon telle que la tension de rampe s'accroisse d'une façon commandée graduellement, l'accroissement graduel de la tension de rampe étant pratiquement linéaire. De façon à atteindre ces objectifs, la présente invention propose un générateur de rampe numérique, lequel reçoit, par l'intermédiaire d'une borne d'entrée, une tension d'entrée afin de fournir sur une borne de sortie, une tension de sortie en rampe caractérisé en ce que ledit générateur est pompé, par l'intermédiaire d'un moyen suiveur de tension, par ladite tension de sortie en rampe. Conformément à d'autres modes de réalisation de la présente invention, le moyen suiveur de tension comprend un suiveur de tension qui reçoit une tension en rampe sur une borne d'entrée et procure une tension de suiveur qui constitue ladite tension de sortie en rampe sur une borne de sortie. Un premier commutateur dudit moyen suiveur de tension comporte une borne d'entrée reliée à ladite borne de sortie dudit moyen suiveur de tension. Un premier condensateur est relié entre une borne de sortie dudit premier commutateur et une borne de tension de référence. En variante, ledit premier commutateur dudit moyen suiveur de tension est remplacé par un court-circuit. Ledit moyen suiveur de tension est alimenté par une tension d'entrée élevée sur une borne de tension d'entrée élevée. Conformément à d'autres modes de réalisation de la présente invention, ledit générateur comprend des premier et second commutateurs et des premier et second condensateurs. Ledit premier commutateur dudit générateur, lequel agit comme un commutateur unipolaire à deux contacts, comporte une première borne reliée à ladite borne d'entrée dudit générateur, une seconde borne reliée à ladite borne d'entrée dudit moyen suiveur de tension et une troisième borne commune reliée à une plaque dudit premier condensateur dudit générateur. Ledit second commutateur dudit générateur, lequel agit comme un commutateur unipolaire à deux contacts, comporte une première borne reliée à une borne de tension de référence, une seconde borne recevant une sortie provenant dudit moyen suiveur de tension et une troisième borne commune reliée à une seconde plaque dudit premier condensateur. Ledit second condensateur est relié entre ladite seconde borne dudit premier commutateur et ladite ou une autre borne de tension de référence. La commutation desdits premier et second commutateurs depuis leur première borne respective vers leur seconde borne respective se fait de manière simultanée ou pratiquement simultanée. Le premier commutateur dudit moyen suiveur de tension est commandé de telle façon qu'il soit fermé après que lesdits premier et second commutateurs dudit générateur aient basculé vers leur seconde borne respective et il est ouvert avant que lesdits premier et second commutateurs dudit générateur n'aient basculé vers leur première borne respective. Conformément à d'autres modes de réalisation de la présente invention, le moyen suiveur de tension comprend un transistor MOS qui comporte une première borne reliée à une borne d'entrée de tension élevée dudit générateur. Une seconde borne dudit transistor représente et est reliée à la borne de sortie dudit générateur. Une borne de grille de celui-ci reçoit une tension pompée. En variante, ledit suiveur de tension peut comprendre une diode dont l'anode est reliée à ladite borne d'entrée dudit moyen suiveur de tension dudit générateur et dont la cathode est reliée à ladite borne d'entrée de tension élevée. Ladite diode peut être réalisée au moyen d'un transistor MOS. Conformément à d'autres modes de réalisation de la présente invention, lesdits premier et second commutateurs dudit générateur sont réalisés au moyen de transistors MOS reliés et commandés de façon appropriée. Conformément à d'autres modes de réalisation de la présente invention, lesdits transistors MOS sont des transistors MOS du type N et sont des transistors MOS natifs, c'est-à-dire des transistors MOS qui n'ont pas fait l'objet de réglage de seuil grille-source, et présentent donc ainsi une valeur de seuil de conduction entre 0 V et 0,2 V. Conformément à d'autres modes de réalisation de la présente invention, la capacité dudit premier condensateur dudit générateur est inférieure à la capacité dudit second condensateur dudit générateur, laquelle est inférieure à la capacité dudit premier condensateur dudit moyen suiveur de tension. Conformément à un autre mode de réalisation de la présente invention, ladite tension de sortie en rampe dudit générateur est pratiquement linéaire. Conformément à d'autres modes de réalisation de la présente invention, le générateur de rampe numérique est réalisé sur un substrat de semi- conducteur monolithique et ladite borne de sortie dudit générateur est reçue par une mémoire, par exemple, une EEPROM ou une EEPROM du type flash. Conformément à d'autres modes de réalisation de la présente invention, une carte à mémoire peut comprendre un générateur de rampe numérique conforme à l'un quelconque des modes de réalisation de la présente invention et de la même manière, un système comprenant un microcontrôleur et/ou un microprocesseur peut comprendre un générateur de rampe numérique conforme à l'un quelconque des modes de réalisation de la présente invention. La présente invention propose également un générateur de rampe numérique qui comprend un circuit d'échantillonnage, lequel reçoit une première tension d'entrée qui doit être échantillonnée de façon à obtenir une tension échantillonnée correspondant à une charge électrique et un circuit de transmission, lequel reçoit et transmet la charge électrique depuis le circuit d'échantillonnage vers une sortie du générateur afin de produire une tension de sortie en rampe. Un circuit élévateur reçoit la tension de sortie en rampe et l'ajoute à la tension échantillonnée. Un circuit de commande les fonctionnalités des circuits d'échantillonnage, de transmission et élévateurs suivant des phases dans lesquelles, a) l'échantillonnage de la tension d'entrée se produit une première fois, b) une tension correspondant à la charge d'entrée échantillonnée est alors ajoutée à la tension d'entrée du circuit élévateur, c) la tension d'addition résultante est alors transmise par le circuit de transmission vers la sortie du générateur. Le but de la présente invention de même que d'autres buts, avantages et particularités seront mis en évidence à la lumière de la description détaillée suivante et des illustrations annexées, dont le but n'est pas limitatif, et dans lesquelles: La figure la illustre une représentation déjà décrite d'un schéma d'un circuit de base d'un circuit de pompe de charge. La figure lb illustre une représentation graphique de la vitesse de variation de la tension de sortie Vout de la figure la. La figure 2a illustre un générateur de rampe numérique conforme à la présente invention. La figure 2b illustre la vitesse de variation de la tension de programmation de la figure 2a en fonction du temps. La figure 2c illustre la relation de cadencement des signaux de commande des trois commutateurs tels que décrits en relation avec les figures 2a et 2b. Les figures 3a, 3b et 3c illustrent un exemple d'un schéma de circuit du générateur de rampe numérique de la figure 2a. La figure 4 représente les signaux utilisés pour commander les circuits des figures 3a à 3c. La figure 5 représente un schéma synoptique d'un générateur de signal de commande qui est utilisé afin de produire les niveaux de tension de la figure 4. La figure 2a est une illustration représentative d'un générateur de rampe numérique conforme à la présente invention. Ce générateur de rampe numérique 20 comprend deux commutateurs unipolaires à deux contacts S20 et S22, un commutateur unipolaire à un contact S24, trois condensateurs C20, C22, C24 et un suiveur de tension 22. Un premier contact du commutateur S20 repéré par le noeud 23 est relié à Vcc, son second contact est repéré par le noeud 24 et son noeud commun est repéré par le noeud 25. Dans une première position du commutateur S20, le noeud 25 est relié au noeud 23. Dans une seconde position, le noeud 25 est relié au noeud 24. Un premier contact du commutateur S22 est repéré par le noeud 26, son second contact est repéré par le noeud 27 et son noeud commun est repéré par le noeud 28. Dans une première position du commutateur S22, le noeud 28 est relié au noeud 26. Dans une seconde position, le noeud 28 est relié au noeud 27. Si le noeud 23 est relié à une entrée d'alimentation Vcc, le noeud 26 est relié à une entrée de masse, soit VSS. Le condensateur C22 est relié entre le noeud 24 et la tension de référence VSS. Le noeud 24 fournit une tension en rampe. Le suiveur de tension 22 reçoit cette tension en rampe sur une première entrée et procure une tension de sortie en rampe VPP sur sa borne de sortie 29. La borne de sortie 29 est reliée à une seconde entrée du suiveur de tension 22. Le suiveur de tension 22 pourrait être un amplificateur opérationnel relié en suiveur de tension. Schématiquement, le suiveur de tension 22 est alimenté par une tension d'entrée élevée HI-V. Le commutateur 24 est relié en série entre les noeuds 27 et 29 et le condensateur C24 est relié entre le noeud 27 et la référence de tension VSS. Le condensateur C20 est relié entre les noeuds 25 et 28 des commutateurs S20 et S22, respectivement. Une tension de programmation non régulée HI peut être régulée à sa valeur requise HI-V au moyen d'un circuit de régulation illustré sur la figure 3a. Le fonctionnement de base du générateur de rampe 20 conforme à l'invention peut être décomposé en une série d'intervalles de temps. La description suivante ne prend en compte ni le seuil relativement petit et pratiquement constant, ni les pertes de commutation, etc.. A l'instant tO, (Figure 2b), on peut supposer que tous les condensateurs, C20, C22, C24 sont complètement déchargés et isolés physiquement les uns des autres et que la valeur de la capacité du condensateur C24 est supérieure à celle de C22, dont la capacité est elle-même de valeur supérieure à celle de C20. En outre, les commutateurs S20, S22 et S24 sont supposés être commandés par les signaux de commande respectifs 1, 2 et 3 apparaissant sur la figure 2c. La figure 2b illustre la vitesse de variation de la tension de programmation de la figure 2a en fonction du temps. Dans l'intervalle de temps défini par tO commutateur S22. A l'instant tl, les commutateurs S20 et S22 basculent, au même instant, ou pratiquement au même instant, depuis leur première position respective vers leur seconde position respective, comme indiqué par des lignes en pointillés; le commutateur S24 reste ouvert. Dans l'intervalle de temps défini par tl fait, aucune élevation de tension ne se produit. Néanmoins, à partir du principe de la conservation de charge, on peut obtenir l'équation suivante: dVPP=VPP(t+l) - VPP(t) = [C20/(C20+C22)]Vcc. Equation 2. Cette équation 2 reste vraie même pendant les cycles suivants. On notera que l'équation 2 ne contient pas de terme VPP(t) à droite, à la différence de l'équation 1. L'absence de terme VPP(t) dans le membre de droite de l'équation 2 est à l'origine de la grande amélioration de la linéarité de la pente de la tension VPP, c'est-à- dire dVPP/dt. De ce fait, en intégrant l'équation 2 on obtient: VPP = [C20/(C20+C22)]. A.Vcc.t (équation 3) dans lequel A est une constante qui est proportionnelle à la fréquence de commutation des commutateurs S20 et S22. Comme l'implique le terme suiveur de tension, la tension de suiveur VPP sur la borne de sortie 29 du suiveur de tension 22 suit ou poursuit la tension sur sa borne d'entrée 24. De ce fait, comme la borne d'entrée du suiveur de tension 22 est reliée au noeud 24 et reçoit ainsi la tension VPP, la tension VPP sur la borne de sortie 29 du suiveur de tension 22 est pratiquement égale à la tension donnée par l'équation 3. A l'instant t2, les commutateurs S20 et S22 basculent de leur seconde position respective et retournent vers leur première position respective, le commutateur S24 reste ouvert. Ainsi, les trois condensateurs, C20, C22, C24, sont à nouveau tous isolés les uns des autres. En outre, le condensateur C20 commence à nouveau à se charger vers la valeur de tension Vcc. Dans l'intervalle défini par t2 palier suivant t3-t4. A l'instant t3, les commutateurs S20 et S22 restent toujours dans leur première position respective, le commutateur S24 se ferme et relie la borne de sortie 29 du suiveur de tension 22 à la plaque la plus positive 27 du condensateur C24. Dans l'intervalle de temps défini par t3 borne de sortie 29 du suiveur de tension 22. C'est-à-dire qu'il se charge pratiquement à la valeur de tension donnée par l'équation 3. Les charges électriques proviennent de l'alimentation HI-V. A l'instant t4, les commutateurs S20 et S22 étant toujours dans leur première position respective, le commutateur S24 s'ouvre et déconnecte la borne de sortie 29 du suiveur de tension 22 de la plaque la plus positive 27 du condensateur C24, lequel conserve pratiquement sa charge. Dans l'intervalle de temps défini par t4 mais est amené à la valeur VPP. A l'instant t5, les commutateurs S20 et S22 basculent de leur première position respective vers leur seconde position respective comme décrit ci-dessus pour l'instant tl. Dans l'intervalle de temps défini par t5 série sont à présent reliés à nouveau en série. Cet ensemble de condensateurs C20 et C24 est relié en parallèle avec le condensateur C22 comme décrit ci-dessus pour l'intervalle de temps tl Cependant, pendant cet intervalle de temps le condensateur C24 se charge à la tension donnée par l'équation 3, soit VPP de telle sorte que le condensateur C24 élève la plaque négative du condensateur C20 jusqu'à cette valeur de tension. L'effet de pompage ou d'élevation est que la plaque négative 28 du condensateur C20 est toujours référencée par rapport à la tension VPP de programmation précédente lorsque les commutateurs S20 et S22 sont dans leur seconde position respective. Exprimé en termes plus généraux, le condensateur d'échantillonnage d'entrée C20 comporte toujours sa référence soit sa plaque négative 28 référencée, au moyen d'un condensateur d'élevation de sortie C24, à la valeur de tension courante de la tension de sortie VPP de telle façon que la tension d'entrée Vcc soit ajoutée à la tension de sortie courante VPP. A l'instant t6, les commutateurs S20 et S22 basculent de leur seconde position respective et retournent vers leur première position respective et le commutateur S24 reste ouvert comme décrit ci-dessus pour l'instant t2. Dans l'intervalle de temps défini par t6 C20 se recharge à la valeur de tension Vcc. A l'instant t7, le commutateur S24 se ferme et relie la borne de sortie 29 du suiveur de tension 22 à la plaque positive 27 du condensateur C24 comme décrit ci-dessus pour l'instant t3, et ainsi de suite. La figure 2c illustre la relation de cadencement des signaux de commande respectifs 1, 2 et 3 des commutateurs respectifs S20, S22 et S24 comme décrits en relation avec les figures 2a et 2b. La durée d'un cycle va de l'instant tl à l'instant t5. On notera, à partir de la figure 2c, qu'il n'est pas obligatoire d'inclure le commutateur S24. I1 pourrait en théorie être remplacé par un court-circuit si les commutateurs S20 et S22 étaient commandés de telle façon que le commutateur S20 ne soit jamais dans sa première position lorsque le commutateur S22 est dans sa seconde position (et vice versa). Bien que cela conduise à un circuit instable dans certains cas, cela pourrait fonctionner. La figure 3 illustre un exemple d'un schéma de circuit du générateur de rampe numérique de la figure 2a. Ce schéma de circuit représente six transistors CMOS du type N MN1 à MN6, une diode D et les trois condensateurs C20, C22 et C24. En se référant au transistor MN1, sa borne de source représente le noeud 23 et est reliée de préférence à une tension d'alimentation V2. La tension V2 est produite par le circuit de la figure 3b. La valeur de V2 est Vcc mais sous forme pulsée. La borne de drain de MN1 représente le noeud 25 et est reliée à la plaque positive du condensateur C20. En se référant au transistor MN2, sa borne de drain représente le noeud 25 et sa borne de source représente le noeud 24, lequel est relié à la plaque positive du condensateur C22. Les transistors MN1 et MN2 sont reliés et commandés de telle manière qu'ils représentent le commutateur S20 de la figure 2a. Les bornes de grille respectives des transistors MN1 et MN2 sont commandées par les signaux de commande respectifs $1 et Nil. Le signal N"i est le signal inverse de sl. Ceux-ci sont engendrés par le circuit de la figure 3c. En se référant au transistor MN3, sa borne de drain représente le noeud 28 et est reliée à la plaque négative du condensateur C20, sa borne de source représente le noeud 26 et est reliée à la borne de tension négative VSS. En se référant au transistor MN4, sa borne de source représente le noeud 28 et sa borne de drain représente le noeud 27, lequel est relié à la plaque positive du condensateur C24. Les transistors MN3 et MN4 sont reliés et commandés de telle façon qu'ils représentent le commutateur S22 de la figure 2a. Les bornes de grille respectives des transistors MN3 et MN4 sont commandées par les signaux de commande respectifs b2 et Nb2. Le signal N12 est le signal inverse de b2. Ceux-ci peuvent également être produits par le circuit de la figure 3c. Le transistor MN5 est relié et commandé de telle façon qu'il représente le suiveur de tension 22 de la figure 2a. En se référant au transistor MN5, sa borne de drain est reliée, par l'intermédiaire de la diode D, au noeud 25, c'est- à-dire la plaque positive du condensateur C20. Sa borne de grille est reliée au noeud 24, c'est-à- dire la plaque positive du condensateur C22, et sa borne de source représente le noeud 29. Sa borne de drain est reliée à un noeud HI-V, lequel est relié par l'intermédiaire d'une résistance R à un bloc procurant la tension élevée non régulée HI (par exemple produite par une pompe de charge à l'intérieur du circuit intégré). Le noeud HI-V est également relié par l'intermédiaire d'un condensateur C26 à la masse soit la tension VSS. La diode D est représentée par un transistor CMOS du type N branché en diode dans le sens direct dont l'anode, qui est reliée au noeud 25, est formée en reliant les bornes de grille et de drain ensemble, la cathode de cette diode, c'est-à-dire la borne de source, est reliée à la borne de drain du transistor MN5 et au noeud HI-V. Il est préférable d'inclure cette diode D dans la mesure o elle empêche toute surtension de se produire au noeud 25, laquelle peut être produite par l'effet d'élevation. Le transistor MN6 est relié et commandé de telle façon qu'il représente le commutateur S24 de la figure 2a. En se référant au transistor MN6, sa borne de drain est reliée à la borne de source 29 du transistor MN5, sa borne de source est reliée à la plaque positive 24 du condensateur C24 et sa borne de grille est commandée par le signal de commande 43. Les signaux de commande 41, N41, 42, N42 et e3 sont de préférence obtenus à partir de circuits qui sont alimentés à partir de la tension élevée HI-V, comme décrit ci-après. Il faut noter que les transistors MN1 à MN6 sont des transistors CMOS symétriques et que leurs bornes de drain et de source respectives peuvent être respectivement interchangées. En outre, il est préférable que le transistor MN6 soit un transistor MOS du type N natif c'est-à- dire, un transistor qui n'a pas fait l'objet d'ajustement de tension de seuil de grille (Vth) et, en conséquence, a un seuil de conduction faible. La figure 3b représente un circuit utilisé de préférence pour produire une tension constante VZ. Du fait que des charges électriques identiques constituent le principe de base d'un signal de rampe linéaire, le condensateur d'échantillonnage C20 doit être alimenté de préférence par une tension constante. Comme représenté, l'alimentation VZ est produite par une diode Zener DZ, reliée entre un noeud de tension HI-V et un noeud de tension VSS, en série avec un transistor CMOS du type P MP6. En outre, un tel circuit consommant du courant, il est préférable qu'il soit commuté par un signal cyclique VE. Le signal VE permet la conduction du circuit MP6-DZ uniquement lorsque C20 doit être chargé: lorsque les commutateurs S20 et S22 basculent vers leur première position. De façon caractéristique, cette conduction se produit pendant trois microsecondes toutes les 16 microsecondes. La conduction est obtenue au moyen d'un miroir de courant comprenant le transistor MP6 dans la branche de la diode DZ et le transistor MP5 dans une branche comprenant en outre la série des deux transistors MOS du type N MN12 et MN13. Le transistor MN12 est utilisé pour conditionner la conduction de la diode DZ à la réception de signaux VE sur sa grille. La grille du transistor MP5 est connectée à la grille du transistor MP6 et à son drain. Le transistor MP5 agit comme un générateur de courant dont la valeur est fixée par une tension constante Vref apparaissant sur la grille du transistor MN13. La tension constante Vref est elle-même produite par un circuit miroir de WILSON classique comprenant des transistors CMOS du type P MP1 à MP4 et des transistors CMOS du type N MN10, MNll et MN14. Ce miroir de WILSON est lui-même commuté par un signal VF qui est appliqué à la grille du transistor de copie MP1 et MP2. Lorsqu'une tension VPP n'est pas nécessaire, VF est à Vcc et les transistors MP1 et MP2 sont bloqués. Lorsque VPP est nécessaire, VF est fixé à VSS. Le fait d'avoir une Vref à une tension stable, laquelle attaque un circuit qui lui-même procure une tension stable VZ, permet d'obtenir un courant de conduction faible dans la diode DZ sans subir les inconvénients d'une modification de la tension DZ dûs à une modification de ce courant faible. La figure 3c représente un circuit inverseur haute tension destiné à engendrer les signaux de commande à tension élevée qx et Nbx. Dans le circuit de l'invention, deux circuits de ce type sont nécessaires pour attaquer les commutateurs S20 et S24 respectivement. L'inverseur haute tension 400 comprend: un étage croisé 410; un étage cascode 420; et un étage de commutation 430 qui procure les signaux de tension élevée complémentaires gx, NPx. L'étage croisé 410 est relié à la tension HI- V et procure deux signaux de sortie complémentaires à tension élevée OUT et NOUT sur ses bornes de sortie respectives 440 et 450. L'étage croisé 410 comporte deux transistors MOS du type P croisés MP40 et MP41 dont les sources sont reliées à la tension HI-V. La grille du transistor MP40 est reliée au drain 440 du transistor MP41 et la grille du transistor MP41 est reliée au drain 450 du transistor MP40. Deux entrées respectives de l'étage cascode 420 sont reliées aux sorties respectives 440 et 450 de l'étage croisé 410. L'étage cascode 420 fournit les signaux de commande complémentaires à tension élevée 1x et Ngx sur ses bornes respectives 460 et 470. L'étage cascode 420 comprend deux transistors MOS du type P MP42 et MP43 dont les bornes de source sont respectivement reliées aux bornes de drain des transistors MP40 et MP41 et dont les bornes de grille sont polarisées par l'intermédiaire de la borne 480 par une tension de référence Vrefl. Vrefl est égale à HI-V moins 5 volts. Les drains des transistors MOS MP40 et MP41 de l'étage 410 sont ainsi polarisés de façon à ne pas être à une tension trop basse. Ceci limite la circulation du courant de commutation et accroit de ce fait l'efficacité puisque le circuit est alimenté par HI-V qui n'est pas puissante. Deux bornes d'entrée respectives de l'étage de commutation 430 sont reliées aux bornes de sortie respectives 460 et 470 de l'étage cascode 420. L'étage de commutation 430 est commandé par l'intermédiaire d'une troisième borne d'entrée 490, par un signal de commande d'entrée VC ou VD et est relié à la source de tension VSS. Les niveaux de tension des signaux de commande d'entrée VC ou VD sont de préférence obtenus à partir de la source de tension Vcc. L'étage de commutation 430 comprend deux transistors MOS du type N MN40 et MN41 et un inverseur INV1, de préférence un inverseur CMOS. Les bornes de drain des transistors MN40 et MN41 sont respectivement reliées aux bornes de source des transistors MP42 et MP43. Les signaux de commande VC ou VD sont appliqués à la borne de grille du transistor MN40 et à la borne d'entrée de l'inverseur INV1. La borne de grille du transistor MN41 est reliée à la borne de sortie 495 de l'inverseur INV1. Un côté d'alimentation haute de l'inverseur INV1 est relié à la source de tension VCC, alors que le côté d'alimentation basse de l'inverseur INV1 est relié à la source de tension VSS. Du fait que le fonctionnement du circuit inverseur de haute tension 400 est symétrique, seul son fonctionnement dans un état logique stable haut, c'est-à-dire un niveau de tension de VCC, présent sur la borne de grille 490 du transistor MN40 sera envisage, puisqu'une personne expérimentée dans la technique peut facilement déduire le cas inverse. De ce fait, le transistor MN40 est conducteur alors que le transistor MN41 n'est pas conducteur. Ainsi, le transistor MN40 abaisse la tension la borne de drain 470 du transistor MP42 jusqu'à un niveau approximativement égal à VSS. Du fait que le transistor MP42 (et en fait le transistor MP43) est commuté par Vrefl par l'intermédiaire de la borne 480, il est conducteur, il en résulte que la tension du noeud 450 est abaissée jusqu'à un niveau de approximativement égal à VSS. Du fait que les bornes respectives de drain et de grille des transistors respectifs MP40 et MP41 sont croisées, l'action d'abaisser la tension de l'une des grilles de l'un de ces transistors entraîné la tension de l'autre à s'élever, ainsi des signaux complémentaires OUT et NOUT sont procurés. Dans ce mode de réalisation particulier, le signal de commande ex est à un niveau de tension approximativement égal à VPP, alors que le signal de commande Nex est à un niveau de tension approximativement égal à VSS. Les signaux $x et Nex sont en opposition de phase alors que les signaux 4x et VC ou VD sont en phase. A partir de la figure 3a, on peut voir que le signal de commande ND2 peut être le signal de commande 1l et le signal de commande Nil peut être le signal de commande 2. Ainsi, ces quatre signaux de commande i1, Nil, >2, NP2 peuvent être obtenus à partir d'un même circuit convertisseur de niveau de tension; le signal de commande 43 étant obtenu à partir d'un autre inverseur de haute tension. En variante, les signaux de commande Nibl et D2, N>2 peuvent être obtenus à partir d'inverseurs de haute tension différents. En outre, il est possible que le transistor MN6 de la figure 3 soit commandé par le signal de commande b2 (ou Nil) à la place de b3. La figure 4 représente des chronogrammes des signaux VC, VD, VE et VF présentés ci-dessus. VF est bas lorsqu'une sortie VPP doit être produite sous forme d'une rampe. VE, lequel déclenche la conduction de DZ, est actif à la fin d'une impulsion active VD, qui elle-même déclenche les commutateurs S20 et S22. Ainsi, lorsque VD est actif, et dès que VE devient actif, le condensateur C20 se charge. Ensuite, lorsque VD est bas, VC s'élève jusqu'à une tension active. Une tension élevée correspondant à VC est appliquée à MN6 agissant en tant que commutateur S24. Sur un niveau VC actif, S24 est fermé. La figure 5 représente un schéma synoptique du générateur de signal de commande 500 qui est utilisé pour engendrer les signaux de la figure 4. Le générateur 500 comprend un oscillateur 510, un compteur 520 et un décodeur 530. L'oscillateur 510 attaque le compteur 520 et le décodeur 530 reçoit du compteur 520 une pluralité de signaux en entrée Il à In et le décodeur 530 délivre une pluralité de signaux de commande VC à VF qui présentent les relations de cadencement appropriées. Le décodeur 530 et le compteur 520 sont connus des personnes expérimentées dans la technique. Le fonctionnement du générateur de rampe numérique peut être commandé par un signal MARCHE/ARRET qui est reçu par le compteur 520. De ce fait, à condition que la sortie de l'oscillateur 510 soit stable, la vitesse de variation de la tension de programmation VPP, c'est-à- dire dVPP/dt, ne dépendra que du rapport des capacités C20 et C22, c'està-dire C20/C22, qui est un rapport de surfaces qui peut être maîtrisé avec précision. Comme résultat de cette dépendance du rapport des surfaces des condensateurs C20 et C22, le générateur de rampe numérique conforme à l'invention est indépendant de toutes variations de processus, de température et de tension d'alimentation (VCC) et la tension de programmation VPP à la sortie 24 du générateur de rampe numérique est pratiquement linéaire. R E V E N D I C A T I O N S 1. Générateur de rampe numérique caractérisé en ce qu'il comprend un circuit d'échantillonnage commandé qui reçoit une tension d'entrée (Vcc), un circuit d'addition pour additionner ladite tension d'entrée à une tension de sortie réelle afin de procurer une nouvelle tension qui est supérieure à ladite tension d'entrée (Vcc), et un moyen de suiveur de tension recevant ladite nouvelle tension et procurant une nouvelle tension de sortie correspondant à ladite nouvelle tension supérieure à ladite tension de sortie réelle. 2. Générateur selon la revendication 1, caractérisé en ce qu'il comprend: - un circuit suiveur de tension (22) alimenté par une tension élevée (HI-V); - un premier commutateur (S24) comportant une borne d'entrée qui est reliée à une borne de sortie (29) du circuit suiveur de tension (22) et une borne de sortie (27); - un premier condensateur (C24) relié entre ladite borne de sortie (27) dudit premier commutateur (S24) dudit circuit suiveur de tension (22) et une borne de tension de référence (VSS); - des second et troisième commutateurs (S20, S22) et des second et troisième condensateurs (C20, C22); - ledit second commutateur (S20) comportant une première borne reliée à une borne d'entrée (23) dudit générateur, une seconde borne reliée à une entrée dudit circuit suiveur de tension et une troisième borne commune (25) reliée à une plaque dudit second condensateur (C20); - ledit troisième commutateur (S22) comportant une première borne (26) reliée à une borne de tension de référence (VSS), une seconde borne (27) reliée à ladite sortie dudit circuit suiveur de tension et une troisième borne commune (28) reliée à une seconde plaque dudit second condensateur (C20); et - ledit troisième condensateur (C22) étant relié entre ladite seconde borne (24) dudit second commutateur (S20) et ladite borne de tension de référence (VSS). 3. Générateur de rampe numérique selon la revendication 2, caractérisé en ce qu'il comprend un circuit destiné à faire basculer chacun desdits second et troisième commutateurs (S20, S22), depuis leur première borne respective (23, 26) vers leur seconde borne respective (24, 27) simultanément ou pratiquement simultanément. 4. Générateur selon l'une quelconque des revendications 2 ou 3, caractérisé en ce qu'il comprend un circuit tel que ledit premier commutateur (S24) soit fermé après que lesdits second et troisième commutateurs (S20, S22) aient basculé chacun vers sa seconde borne respective (24, 27) et qu'il soit ouvert avant que lesdits second et troisième commutateurs (S20, S22) aient basculé chacun vers leur première borne respective (23, 26). 5. Générateur de rampe numérique selon l'une quelconque des revendications 1 à 4, caractérisé en ce que ledit circuit suiveur de tension comprend un transistor MOS (MN5) qui comporte: - une borne de drain reliée à ladite tension élevée, une borne de source reliée à la borne de sortie (29) dudit générateur, et - une borne de grille qui reçoit ladite nouvelle tension. 6. Générateur de rampe numérique selon la revendication 5, caractérisé en ce que ledit circuit suiveur de tension comprend une diode (D) dont l'anode est reliée à ladite troisième borne commune (25) dudit second commutateur (S20) et dont la cathode est reliée à ladite borne de drain. 7. Générateur de rampe numérique selon la revendication 6, caractérisé en ce que ladite diode est réalisée en utilisant un transistor MOS. 8. Générateur de rampe numérique selon l'une quelconque des revendications 1 à 7, caractérisé en ce que lesdits second et troisième commutateurs (S20, S22) sont réalisés en utilisant des transistors MOS du type N reliés et commandés de façon appropriée. 9. Générateur de rampe numérique selon l'une quelconque des revendications 1 à 8, caractérisé en ce que la capacité dudit second condensateur (C20) est inférieure à la capacité dudit troisième condensateur (C22) et en ce que la capacité dudit troisième condensateur (C22) est inférieure à la capacité dudit premier condensateur (C24). 10. Générateur de rampe numérique selon l'une quelconque des revendications 1 à 9, caractérisé en ce qu'il est réalisé sur un substrat semi- conducteur monolithique. 11. Utilisation d'un générateur de rampe numérique selon l'une quelconque des revendications 1 à 10, caractérisée en ce que ladite tension de sortie réelle (VPP) alimente un dispositif de mémoire. 12. Circuit intégré de carte à puce, caractérisé en ce qu'il comprend un générateur de rampe numérique selon l'une quelconque des revendications 1 à 11.