FR 2728379 A1 19960621 FR 9415121 A 19941215 i Dispositif de gestion d'une mémoire FIFO. L'invention concerne un dispositif de gestion d'une mémoire de type FIFO. Une mémoire FIFO, utilisée couramment dans les systèmes informatiques, est une mémoire double port, comportant un port dédié à l'écriture et un port dédié à la lecture. Du point de vue de son fonctionnement, une telle mémoire se comporte en fait comme une file d'attente pour laquelle l'adressage du plan mémoire est engendré en interne par deux compteurs, un compteur des opérations d'écriture et un compteur des opérations de lecture. Pour gérer l'occupa- tion de la mémoire, il est nécessaire d'utiliser des messages de type drapeau, connus sous le nom de "flags" en langage anglo-saxon. D'une manière générale, les drapeaux utilisés sont: - le drapeau EF, indiquant que la mémoire est vide; - le drapeau FF, indiquant que la mémoire est pleine; - le drapeau HF, indiquant que la mémoire est à moitié pleine. Dans les modes de réalisation courants connus de l'art antérieur, tels que représentés en figure 1, deux compteurs, un compteur d'écriture et un compteur de lecture permettent d'engendrer deux pointeurs, lesquels comptabili- sent le nombre d'écritures et le nombre de lectures. Un circuit soustracteur permet de calculer la différence entre ces deux pointeurs. Si cette différence est nulle, cela implique que les pointeurs sont identiques et la mémoire est finalement soit pleine soit vide. Un décodage de la valeur de cette différence permet d'obtenir un drapeau, tel que le drapeau HF par exemple. D'une manière pratique, on indique que le processus de calcul utilisé est un processus série dans lequel les temps de calcul et de propagation d'un compteur, d'un soustracteur et d'un comparateur sont cumulés. Le rythme de calcul correspondant est extrêmement lent en raison des cumuls précités, et le volume de calcul est d'autant plus important que le nombre de bits est important, et donc dépend de la capacité de la mémoire FIF0. Une amélioration de la vitesse de calcul peut être réalisée et les drapeaux EF et FF peuvent être obtenus plus rapidement en soumettant les deux pointeurs à une opération logique de type OU exclusif. Dans un tel mode opératoire, il est toutefois nécessaire de connaître la valeur d'un autre drapeau afin de pouvoir ensuite différencier ces derniers. La présente invention a pour but de remédier aux inconvénients précités, afin d'améliorer nettement la vitesse de calcul des drapeaux, et, ainsi, le fonctionnement de la mémoire. Un autre objet de la présente invention est égale- ment la mise en oeuvre d'un dispositif de gestion d'une mémoire FIFO dans lequel un calcul parallèle et anticipé des drapeaux d'état d'occupation de la mémoire, d'un accès à l'autre à la mémoire, est effectué, ce qui permet d'amélio- rer notablement la vitesse de calcul globale des drapeaux d'état d'occupation de la mémoire. Le dispositif de gestion d'une mémoire de type FIFO comportant un port de commande d'accès en lecture et un port de commande d'accès en écriture, par l'intermédiaire d'un signal de commande en lecture respectivement en écriture, objet de la présente invention, est remarquable en ce qu'il comprend un circuit de calcul et de mémorisation des différents états possibles de l'accès suivant à la mémoire et de sélection, parmi ces états, de l'état d'accès courant sous forme d'un message d'état courant. Un circuit de décodage du message d'état courant permet d'engendrer un drapeau indicateur de l'état de la mémoire, et un circuit de commande à partir du signal de commande en lecture et en écriture permet la commande du circuit de calcul et de sélection. Le dispositif de gestion d'une mémoire FIFO, objet de la présente invention, trouve application à la fabrica- tion de circuits intégrés utilisés pour la réalisation de matériel informatique. Il sera mieux compris à la lecture de la description et à l'observation des dessins ci-après dans lesquels, outre la figure 1 relative à l'art antérieur, - la figure 2a représente un schéma synoptique, relatif à un plan de bit, du dispositif de gestion d'une mémoire FIFO, objet de la présente invention; - la figure 2b représente un détail de réalisation d'un élément multiplexeur mis en oeuvre par le dispositif de gestion d'une mémoire FIFO tel que représenté en figure 2a; - les figures 3a, 3b et 3c représentent un schéma synoptique de détails de réalisation d'un circuit de contrôle permettant d'engendrer des signaux de contrôle utilisés par le dispositif de gestion d'une mémoire FIFO tel que représenté en figure 2a; - la figure 4 représente des chronogrammes de signaux relevés en des points de test remarquables des figures 2a ou 2b. Une description plus détaillée d'un dispositif de gestion d'une mémoire FIFO conforme à l'objet de la présente invention, sera maintenant donnée en liaison avec la figure 2a et les figures suivantes. D'une manière générale, on rappelle qu'une mémoire de type FIFO comprend un port de commande d'accès en lecture et un port de commande d'accès en écriture, les accès en lecture et en écriture étant effectués par l'intermédiaire d'un signal de commande en lecture, noté R, respectivement en écriture, noté W. Ainsi qu'on l'a en outre représenté en figure 2a, le dispositif de gestion d'une mémoire de type FIFO selon l'invention comprend un circuit 1 de calcul et de mémorisa- tion des différents états possibles de l'accès suivant à la mémoire considérée et de sélection parmi ces états de l'état d'accès courant sous forme d'un message d'état courant. Le message d'état courant, noté METC, est délivré en sortie du circuit de calcul 1. Le dispositif selon l'invention comporte également un circuit 2 de décodage du message d'état courant METC pour engendrer un drapeau indicateur de l'état de la mémoire considérée. Enfin, le dispositif de gestion d'une mémoire de type FIFO selon l'invention comprend, ainsi que représenté sur la figure 2a précitée, un circuit 3 de commande à partir du signal de commande en lecture R et du signal de commande en écriture W, un circuit 3 de commande du circuit 1 de calcul précédemment cité. D'une manière générale, ainsi que représenté sur la figure 2a précitée, on indique que le circuit 1 de calcul et de mémorisation des différents états possibles comporte au moins une première voie, notée la, d'incrémentation d'accès en écriture, comprenant, connectés en cascade, un circuit additionneur d'un incrément d'une unité, portant la réfé- rence 10, et un circuit de mémorisation de type bascule bistable, portant la référence 13. Le circuit de mémorisa- tion de type bascule bistable est commandé par un signal de sélection d'écriture, noté SW, conditionnel du signal de commande en écriture W précédemment cité. En outre, le circuit 1 de calcul comporte une deuxième voie, notée lb, de décrémentation d'accès en lecture comprenant, connectés en cascade, un circuit soustracteur d'un incrément d'une unité, noté 11, et un circuit de mémorisation de type bascule bistable, noté 13, commandé par un signal de sélection SR de lecture condition- nel du signal de commande en lecture R précédemment cité. Enfin, le circuit 1 de calcul comporte également une troisième voie, noté lc, de maintien en l'état précédent, cet état correspondant en une commande d'accès en lecture et en écriture simultané de la mémoire correspondante. La troisième voie lc comprend, connectés en cascade, un circuit de retard d'un cycle de calcul de la première ou de la deuxième voie, noté 12, et un circuit de mémorisation de type bascule bistable, noté 13, commandé par un signal de sélection de retard, noté Sretard, conditionnel du signal de commande en lecture et du signal de commande en écriture R, W précédemment mentionnés. Sur la figure 2a, on notera que les bascules bistables de la première, la deuxième et la troisième voie, la, lb, lc, portent la même référence 13, ces bascules bistables étant de type identique et pouvant de ce fait porter la même référence. On notera en outre, sur la même figure 2a, cette figure étant relative à un plan de bit pour des signaux numériques donnés, qu'en fait, chacun des éléments consti- tués par circuit additionneur d'un incrément 10, circuit soustracteur d'un incrément 11 et circuit de retard 12 ainsi que bascule bistable portant la référence 13 de chacune des voies précitées, est multiplié par le nombre de bits sur lequel chaque mot du signal numérique est codé, afin d'assu- rer bien entendu le traitement en parallèle bit à bit de chacun des mots considérés. Par convention, on indique que les mots sont codés sur N bits, chacun des éléments de traitement pour le bit de rang correspondant étant repré- senté en pointillés. Il en est de même pour tous les éléments des plans de bits différents, tel que représenté sur la figure 2a. Enfin, ainsi qu'on pourra l'observer sur la figure précitée, le circuit 1 de calcul comprend un circuit multiplexeur 14 recevant, en entrée de multiplexage le signal délivré par la première la, la deuxième lb, et la troisième voie lc, et, sur une entrée de commande, un signal de sélection du message d'état courant METC, ce message étant délivré en sortie du circuit multiplexeur 14 précité. On notera bien sûr que le message d'état courant METC est délivré en outre à l'entrée de la première la, de la deuxième lb et de la troisième voie lc et, d'autre part au circuit de décodage 2 précédemment mentionné. Bien entendu, le circuit multiplexeur 14 comporte également N circuits correspondants, permettant d'assurer le multiplexage des bits délivrés par la première, la deuxième et la troisième voie pour chacun des bits de rang correspondants. Le message d'état courant METC est ainsi délivré sur un BUS, désigné par BUS de calcul, ce message servant à déterminer le drapeau par décodage ainsi qu'à réaliser le calcul de tous les états possibles de l'accès suivant par rapport à l'accès précédent ou actuel par l'intermédiaire de la première, la deuxième et de la troisième voie précédemment mentionnées. Le fonctionnement du dispositif tel que représenté en figure 2a est le suivant: la première, la deuxième et la troisième voie la, lb, lc, permettent de calculer les différents états possibles de l'accès suivant, ces diffé- rents états possibles étant stockés par l'intermédiaire des bascules bistables 13 de chacune des voies correspondantes. Le circuit multiplexeur 14 permet de sélectionner la valeur de l'état présent du système, en nombre d'accès écriture ou lecture, et de délivrer le message d'état courant METC qui n'est autre que la valeur du drapeau, sous forme codée, sur le BUS de calcul précédemment mentionné. Sur le BUS de calcul précité, on dispose donc en permanence, à chaque cycle de calcul, du message d'état courant METC, lequel représente, sous forme codée, la différence entre le nombre d'accès en écriture W et le nombre d'accès en lecture R effectués au niveau de la mémoire FIFO considérée. Dans le cas o tous les bits du message d'état courant METC sont à la valeur 0, alors, la mémoire FIFO est vide et un drapeau de type EF, représentatif de l'état vide de la mémoire, peut être donc rendu actif. Si au contraire, le bit de poids fort du message d'état courant est à 1, la mémoire FIFO correspondante est donc pleine et le drapeau FF représentatif de cet état pour la mémoire FIFO peut alors être engendré. Bien entendu, on indique que le circuit 1 de calcul peut comporter, ainsi qu'il sera décrit ci-après, un circuit dit de gestion de retenue permettant d'engendrer le drapeau FF précité. On comprend également que ce circuit de gestion de retenue n'est pas nécessairement indispensable dans la mesure o il peut être envisagé, le cas échéant, de détecter l'état plein de la mémoire FIFO à partir du message d'état courant METC et, le cas échéant, d'une nouvelle incrémenta- tion par l'intermédiaire du circuit additionneur d'un incrément 10 par exemple. Toutefois, et afin d'assurer un meilleur mode opératoire du dispositif de gestion d'une mémoire FIFO selon l'invention, on indique que le circuit 1 de calcul peut comporter en outre, ainsi que représenté sur la figure 2a, un autre circuit multiplexeur, noté 15, recevant en entrée de multiplexage le message d'état courant METC et un signal de sélection Mrt, lui-même conditionnel du signal de mise à zéro du compteur lecture. Le circuit multiplexeur 15 reçoit alors, à partir d'une quatrième voie d'incrémentation d'accès en retenue, notée ld, et comprenant, connectés en cascade, un circuit additionneur d'un incrément 10 et un circuit de mémorisation de type bascule bistable portant la référence 13, le circuit de type bascule bistable 13 de la quatrième voie ld étant lui-même commandé par le signal de commande d'écriture W, un signal représentatif du nombre d'accès en écriture de la mémoire FIFO considérée. On comprend bien sûr que non seulement le circuit additionneur d'un incrément 10 mais également le circuit de type bascule bistable 13 de la quatrième voie ld portent les mêmes références numériques que les circuits correspondants de la première voie la, en raison du fait que ces circuits présentent la même structure, et, finalement remplissent une fonction analogue, la quatrième voie ld étant simplement dédiée au calcul de l'état du nombre total d'accès en écri- ture et non plus au calcul de l'état correspondant à un accès en écriture comme l'est la première voie la. Ainsi, la voie ld délivre un signal représentatif du nombre d'accès en écriture effectivement réalisés. Ce comptage est effectué par la voie ld mémorisant en perma- nence le nombre d'accès en écriture à partir par exemple du signal de commande d'accès en écriture W, et la valeur du nombre d'écritures ainsi réalisées peut être transmise, lors d'une relecture de la mémoire FIFO considérée, c'est-à-dire lors de la remise à zéro du compteur de lecture de cette mémoire par l'intermédiaire du multiplexeur 15, sur le BUS de calcul. Compte tenu de la structure du circuit de calcul 1 tel que représenté en figure 2a, on indique que le message d'état courant METC représente donc une valeur codée de l'état de la mémoire FIFO considérée et qu'en particulier, la valeur réelle de l'état de la mémoire FIFO précitée peut être représentée par tout drapeau obtenu par décodage à partir du message d'état courant METC précité. Ainsi, à chaque opération d'accès en écriture par l'intermédiaire du signal d'écriture W ou en lecture par l'intermédiaire du signal de lecture R, la valeur correspondante du message d'état courant METC est engendrée par l'intermédiaire des circuits bascule bistable 13 de la première, de la deuxième, de la troisième et, lorsque celle-ci est utilisée, de la quatrième voie, par l'intermédiaire du multiplexeur 14 précédemment mentionné. Les trois états possibles suivants sont alors calculés à partir de l'état précédent: - un accès en écriture: incrémentation de la valeur codée et donc du message d'état courant METC sur le BUS de calcul, - un accès en lecture: décrémentation de cette même valeur précitée, - un accès lecture et un accès en écriture simulta- nés: la valeur du message d'état courant METC précédente est conservée, l'occupation globale de la mémoire FIFO, en raison de l'accès simultané à la mémoire en lecture et en écriture, étant inchangée. Le message d'état courant METC est délivré au circuit de décodage 2, lequel permet alors d'engendrer la valeur du drapeau correspondant représentatif de l'état d'occupation de la mémoire FIFO considérée. Le circuit de décodage 2 peut avantageusement être réalisé par un circuit de transcodage par exemple, recevant comme donnée d'entrée le message d'état courant METC. Ce circuit de décodage reçoit alors le message d'état courant METC ou le nombre d'accès en écriture effectués. La table de transcodage constituant le circuit de décodage 2, pour un comptage jusqu'à huit codé sur quatre bits, permet alors de délivrer les drapeaux successifs représentatifs de l'état de la mémoire, selon le tableau ci-après pour les drapeaux vide EF, moitié vide HF et mémoire FIFO pleine FF: NOMBRES ETAT DRAPEAUX D'ECRITURES DU BUS EF HF FF O 0000 O 1 1 1 0001 1 1 1 2 0010 3 0011 4 0100 1 1 1 0101 1 0 1 6 0110 7 0111 1 0 1 8 1000 1 0 0 La valeur du drapeau FF découle directement de l'état du quatrième bit du BUS de calcul, lequel a donc en fait une valeur de retenue, c'est-à- dire de la valeur du message d'état courant METC. Bien entendu, il est possible, en lieu et place d'une table de transcodage, d'utiliser une logique de décodage du message d'état courant METC. La logique de décodage du drapeau EF est particulière car les fronts actifs des signaux d'accès en écriture W et en lecture R, pour ces drapeaux, sont l'inverse des autres drapeaux. Une description plus détaillée du multiplexeur 14 sera maintenant donnée en liaison avec la figure 2b. Ainsi que représenté sur la figure précitée, le multiplexeur 14 peut être constitué en fait par deux multiplexeurs, portant la référence 140 et 141, connectés en cascade. Les entrées de multiplexage du premier multiplexeur reçoivent les signaux délivrés par la première et la deuxième voie la, lb, alors qu'une autre entrée de multi- plexage du multiplexeur 141 reçoit le signal délivré par la troisième voie lc. Le premier multiplexeur 140 est commandé par un signal de commande de multiplexage écriture/lecture, ce signal étant noté MUX W/R. Du point de vue du fonctionnement, on indique que le multiplexeur 140 permet de sélectionner la voie 1 ou la voie 2, alors que le multiplexeur 141, commandé par un signal de commande de multiplexage conditionnel à l'existence d'un accès simultané en écriture et lecture de la mémoire FIFO considérée, ce signal de commande de multiplexage étant noté MRet, permet au contraire de sélectionner, soit la sortie du premier multiplexeur 140, soit au contraire la sortie de la troisième voie lc. En ce qui concerne la réalisation du circuit de calcul 1 tel que représenté en figure 2a, on indique que les circuits additionneurs d'incrémentation ou de décrémentation 10 et 11 peuvent être constitués par un additionneur et un soustracteur rapides respectivement, le circuit 12 de retard peut être réalisé par l'intermédiaire d'un circuit de retard de type RC. Les circuits de type bascule 13 peuvent être réalisés de manière classique. De préférence, l'ensemble est réalisé sous forme de circuit intégré. Une description plus détaillée d'éléments constitu- tifs du circuit de commande 3 sera maintenant donnée en liaison avec les figures 3a, 3b et 3c. On rappelle que le circuit de commande 3 permet en fait d'engendrer l'ensemble des signaux de sélection d'écriture, de lecture, ou de retard, conditionnels à l l'existence d'un accès en écriture, en lecture respective- ment en lecture/écriture simultanés, ainsi que mentionné précédemment dans la description. En ce qui concerne les signaux de sélection d'écri- ture SW et de lecture SR précédemment cités, on indique, ainsi que représenté en figure 3a, que le circuit de commande 3 comprend un module générateur des signaux conditionnels précités SW et SR. Le module générateur peut comprendre une bascule bistable 30 actionnée par le signal d'accès en écriture W et une bascule bistable 31 actionnée par le signal d'accès en lecture R. Les bascules bistables 30 et 31 sont remises à zéro par un signal de remise à zéro RAZ par l'intermédiaire d'une porte de type NON-ET 30a respectivement 31a. La sortie des bascules bistables 30 et 31 est reliée à une porte NON-ET 32, laquelle délivre un signal représentatif de la simultanéité d'accès en écriture et en lecture de la mémoire FIFO considérée. Le signal délivré par la porte logique NON-ET 32 est délivré à une bascule bistable 33, laquelle permet de délivrer le signal de sélection de retard condi- tionnel du signal de commande en lecture et du signal de commande en écriture précités. La remise à zéro de la bascule 33 est effectuée par l'intermédiaire d'une porte de type NON-ET 33a, laquelle reçoit sur une de ses entrées le signal de remise à zéro RAZ et sur une autre entrée le signal Sretard de sélection de retard précité par l'intermé- diaire d'un circuit de retard 34. En outre, le module précité comprend une porte logique de type NON-ET 35, laquelle reçoit sur une de ses entrées la sortie de la bascule 30, la porte NON-ET 35 délivrant le signal de sélection d'écriture SW précité. Il en est de même pour la bascule bistable 31 dont la sortie est reliée à une porte NON-ET 36, laquelle délivre le signal de sélection de lecture SR conditionnel du signal de commande en lecture R. Ainsi que représenté sur la figure 3a, la sortie de la porte NON-ET 36 est reliée à une deuxième entrée de la porte NON-ET 35 et, réciproquement, la sortie de la porte NON-ET 35 est reliée à une entrée de la porte NON-ET 36. En outre, on indique que les portes 30a et 31a de type NON-ET permettant d'effectuer la remise à zéro des bascules bistables 30 et 31 respectivement, reçoivent sur une de leur entrée le signal de remise à zéro RAZ précité et, sur une autre de leur entrée, le signal SW pour la porte NON-ET 30a par l'intermédiaire d'un circuit de retard 37, et le signal SR pour la porte NON-ET 31a par l'intermédiaire d'un circuit de retard 38 pour la bascule bistable 31. Ainsi que représenté en outre sur la figure 3b, le circuit de commande 3 comprend un module permettant d'engen- drer le signal de commande de multiplexage du premier multiplexeur 140 tel que représenté en figure 2a ou 2b.Le module précité comprend, ainsi que représenté sur la figure 3b, une première porte de type NON-ET 39a connectée en cascade à une deuxième porte de type NON-ET 39b, la sortie de la deuxième porte NON-ET 39b étant rebouclée sur une entrée de la première porte NON-ET 39a par l'intermédiaire de deux circuits inverseurs 41 et 42 qui ont pour objet de compenser le temps de propagation des signaux en travers les portes NON-ET 39a et 39b. Une deuxième entrée des portes NON-ET 39a et 39b reçoit le signal de sélection en lecture SR et en écriture SW respectivement. La sortie de la porte NON-ET 39b délivre à un circuit inverseur 40 un signal, ce signal inversé par le circuit inverseur 40 constituant le signal de commande de multiplexage MUX W/R délivré en commande du circuit multiplexeur 140. Enfin, le circuit de commande 3 comporte également un module générateur du signal de commande de multiplexage du deuxième multiplexeur 141, ce signal étant désigné par Mret sur la figure 2a ou 2b. Ce module comprend un circuit de type bascule bistable 43, lequel reçoit sur l'une de ses entrées le signal de sélection de retard Sretard précédemment mention- né. La bascule 43 reçoit par l'intermédiaire d'une porte de type OU 44 un signal de remise à zéro RAZ, la porte OU 44 recevant elle-même sur une première entrée, un signal de commande en lecture suivant et, sur une deuxième entrée, le signal de commande en écriture suivant. La bascule bistable 43 délivre le signal Mret permettant la commande de multi- plexage du multiplexeur 141. Un chronogramme de l'ensemble des signaux précédem- ment décrits en liaison avec la figure 2a, 2b et 3a à 3c est représenté en figure 4. En ce qui concerne le signal de remise à zéro RAZ, on indique que ce signal est actif à zéro. En outre, le signal d'accès en écriture W est actif sur son front descendant. Au contraire, le signal d'accès en lecture R est actif sur son front montant. Le signal de sélection d'écri- ture SW est un signal actif au niveau bas et il en est de même pour le signal de sélection de lecture SR. Enfin, on indique qu'en ce qui concerne le signal de commande de multiplexage Mret, celui-ci permet la sélection de la troisième voie lc, lors d'un accès simultané en écriture et lecture à la mémoire FIFO considérée, ce signal effectuant une commande prioritaire du multiplexeur 141 sur la commande du multiplexeur 140. On a ainsi décrit un dispositif de gestion d'une mémoire de type FIFO particulièrement performant dans la mesure o, par un calcul en parallèle de tous les états possibles suivant un état précédent, le calcul de l'état courant actuel suivant l'état précédent peut être effectué avec une vitesse de calcul notablement améliorée. REVENDICATIONS 1. Dispositif de gestion d'une mémoire de type FIFO, comportant un port de commande d'accès en lecture et un port de commande d'accès en écriture, par l'intermédiaire d'un signal de commande en lecture respectivement en écriture, caractérisé en ce qu'il comporte: - des moyens de calcul et de mémorisation des différents états possibles de l'accès suivant à ladite mémoire et de sélection, parmi ces états, de l'état d'accès courant sous forme d'un message d'état courant, - des moyens de décodage dudit message d'état courant pour engendrer un drapeau indicateur de l'état de ladite mémoire; - des moyens de commande à partir dudit signal de commande en lecture et en écriture desdits moyens de calcul et de sélection. 2. Dispositif selon la revendication 1, caractérisé en ce que lesdits moyens de calcul et de mémorisation des différents états possibles comportent au moins: - une première voie d'incrémentation d'accès en écriture comprenant, connectés en cascade, un circuit additionneur d'un incrément d'une unité et un circuit de mémorisation de type bascule bistable, commandé par un signal de sélection d'écriture conditionnel du signal de commande en écriture, - une deuxième voie de décrémentation d'accès en lecture comprenant, connectés en cascade, un circuit soustracteur d'un incrément d'une unité et un circuit de mémorisation de type bascule bistable, commandé par un signal de sélection de lecture conditionnel du signal de commande en lecture, - une troisième voie de maintien en l'état précé- dent, correspondant en une commande d'accès en lecture et en écriture simultanés de ladite mémoire comprenant, connectés en cascade, un circuit de retard d'une période d'horloge et un circuit de mémorisation de type bascule bistable commandé par un signal de sélection de retard conditionnel du signal de commande en lecture et du signal de commande en écriture, - un circuit multiplexeur recevant en entrée de multiplexage le signal délivré par la première, la deuxième et la troisième voie, et, sur une entrée de commande, un signal de sélection du message d'état courant, ledit message d'état courant étant délivré en sortie dudit circuit multiplexeur, d'une part, à l'entrée de la première, de la deuxième et de la troisième voie, et d'autre part, auxdits moyens de décodage. 3. Dispositif selon la revendication 2, caractérisé en ce que lesdits moyens de calcul comportent en outre, connectés entre la sortie dudit circuit multiplexeur et l'entrée de la première, de la deuxième et de la troisième voie: - un autre circuit multiplexeur recevant en entrée de multiplexage ledit message d'état courant et un signal représentatif du nombre d'accès en écriture effectivement réalisés, et, sur une entrée de commande, un signal de sélection conditionnel du signal de remise à zéro du compteur de lecture, - une quatrième voie de comptage d'accès en écriture effectivement réalisés, comprenant, connectés en cascade, un circuit additionneur d'un incrément et un circuit de mémorisation de type bascule bistable, commandé par ledit signal de commande d'écriture, ce qui permet de mémoriser en permanence le nombre d'accès en écriture effectués sur la mémoire FIFO depuis un état initial. 4. Dispositif selon la revendication 2, caractérisé en ce que ledit circuit multiplexeur est formé par: - un premier multiplexeur recevant en entrée de multiplexage le signal délivré par la première et la deuxième voie, et, sur une entrée de commande de multi- plexage, un signal de commande de multiplexage écriture/lec- ture; - un deuxième multiplexeur recevant en entrée de multiplexage le signal délivré par le premier multiplexeur et le signal délivré par la troisième voie, et, sur une entrée de commande de multiplexage, un signal de commande de multiplexage conditionnel à l'existence d'un accès simultané en écriture et en lecture. 5. Dispositif selon les revendications 2 et 4, caractérisé en ce que ledit circuit de commande comprend: - un module générateur des signaux de sélection d'écriture et de lecture conditionnels du signal d'écriture et du signal de lecture respectivement; - un module générateur du signal de commande de multiplexage écriture/lecture; - un module générateur du signal de commande de multiplexage conditionnel à l'existence d'un accès simultané en écriture et en lecture.