FR 2723494 A1 19960209 FR 9409683 A 19940804 Description. Domaine technique. L'invention se rapporte aux procédés d'échantillonnage d'un signal numérique en série. Elle convient plus particulièrement à la transmission numérique à haut débit, supérieure à un gigabit par seconde, et s'applique notamment aux récepteurs d'un système transmission numérique en série, aux systèmes informatiques, par exemple pour la transmission de données entre un processeur et une mémoire ou une antémémoire, aux systèmes de télécommunication à longue distance et les systèmes de communication privés, tels lo que les réseaux locaux et les grands réseaux (Wide Area Networks), ainsi qu'aux systèmes de téléinformatique. L'invention a pour objet un procédé d'échantillonnage d'un signal en série, comprenant au préalable le calage de phase du signal numérique sur un signal d'horloge. Elle a pour objet corollaire le circuit intégré et le système mettant en oeuvre ce procédé. L'art antérieur. Les documents EP-A-0441684, EP-A-0466591, EP-A-0466592 et EP-A- 0466593 se rapportent à un système de transmission de données numériques en série. Le premier document décrit un circuit verrouillé en phase et un multiplicateur de fréquence servant de base à la structure du système de transmission décrit dans les trois autres documents. Ce système a essentiellement le double avantage d'être particulièrement adapté à la transmission numérique à haut débit puisqu'il évite l'emploi classique d'un oscillateur verrouillé en phase (VCO), et d'avoir une structure simple pour un fonctionnement fiable. Le second des documents cités a pour objet un procédé de transmission consistant à ajouter dans les mots transmis (des octets ordinairement) des fronts respectifs servant à la fois de signal de synchronisation et de signal d'horloge. Dans le récepteur, ces fronts servent à reconstituer le signal d'horloge qui a servi à l'émission. En fait, cette technologie a été développée à l'origine pour des systèmes informatiques, et plus particulièrement pour des systèmes multiprocesseurs, o le concepteur maîtrise tous les constituants et peut ainsi rechercher à optimiser les paramètres principaux. Les documents cités traduisent une forme de cette optimisation. Cependant, dans les applications de cette technologie à d'autres domaines, notamment les télécommunications, nul ne maîtrise l'ensemble du système. Dans ces domaines, il est donc indispensable de se conformer à l'une des principales normes du marché, actuellement la norme ATM (Asynchronous Transfer Mode) ou FibreChannel, par exemple. Mais aucune de ces normes n'utilise un front de synchronisation et d'horloge dans chaque mot du signal numérique. -2- La technique utilisant ces fronts dans le signal numérique a l'avantage de n'imposer aucune contrainte sur le mode de fonctionnement des deux stations distantes qui dialoguent au moyen de ce signal par l'intermédiaire d'une liaison série. Les stations peuvent travailler et émettre sur la liaison à des fréquences différentes. Les systèmes informatiques multiprocesseurs peuvent intégrer des processeurs de provenance diverses et de différentes générations. Dans ce cas, cette hétérogénéité peut être gérée en utilisant cette technique et des protocoles développés à un niveau supérieur. Par contre, en télécommunications, chaque station est séquencée par une horloge interne de grande précision et de fréquence connue, fixée par la norme. L'émetteur et le récepteur fonctionnent donc à cette fréquence. Dans ces conditions, le récepteur connaît la fréquence d'horloge qui a servi à l'émission et n'a plus à reconstituer le signal d'horloge. La seule tâche qui reste au récepteur est de caler en phase le signal numérique reçu sur le signal d'horloge interne. Des fronts sont choisis comme référence dans le signal reçu, par exemple les fronts de synchronisation et d'horloge dans le récepteur du système décrit dans les documents précités, et sont mis en phase avec des fronts correspondants du signal d'horloge. Ce calage étant fait, le récepteur effectue l'échantillonnage du signal numérique après un retard prédéterminé par rapport aux fronts de référence. L'échantillonnage a lieu dans une zone de stabilité maximale du signal suivant chaque front de référence de façon à avoir une détermination optimale de la valeur logique de chaque bit. En appelant R la période de récurrence des bits transmis en série au moyen du signal numérique, le retard entre un front du signal reçu et le meilleur instant d'échantillonnage est ordinairement égal à R/2 ou R/2 + nR o n est un nombre entier positif. Ce procédé classique d'échantillonnage présente plusieurs inconvénients. D'abord, il exige que les horloges aient une fréquence très précise pour assurer une correspondance parfaite entre l'horloge qui a servi à l'émission et l'horloge qui sert à la réception. Cependant, les horloges sont ordinairement faites à partir de quartz, qui présentent certaines dispersions technologiques et certaines dérives selon les conditions d'utilisation (température, etc.). Un écart entre les horloges d'émission et de réception se cumule et perturbe le calage en phase. De plus, entre l'émission et la réception, le signal subit un retard qui dépend de la longueur de la ligne de transmission. Cette longueur est ordinairement très variable et inconnue. Le calage en phase doit donc être très efficace. L'échantillonnage peut donc se produire en dehors d'une zone de stabilité du signal reçu et fournir ainsi une valeur fausse des bits lus. Pour obtenir un échantillonnage correct pour un débit de l'ordre du gigabit par seconde, il faut par exemple actuellement une précision des horloges de l'ordre de 10-6. -3- L'invention. L'invention a pour but de remédier aux défauts de l'échantillonnage classique et d'adapter le système de transmission décrit dans les documents précités aux normes du marché, afin d'associer les avantages de ce système avec ceux des normes. En d'autres termes, l'invention a pour objet un procédé d'échantillonnage pouvant tolérer une moins grande précision des horloges tout en permettant un calage de phase simple, efficace et assurant une reconstitution fiable des données reçues. Plus précisément, l'invention a pour objet un procédé d'échantillonnage d'un signal numérique en série, comprenant un calage de phase du signal numérique sur un signal d'horloge et un échantillonnage du signal numérique à des instants retardés, caractérisé en ce que le calage de phase est fait en référence aux instants d'échantillonnage. L'invention a aussi pour objet un système de transmission numérique en série mettant en oeuvre le procédé de l'invention et un circuit intégré incorporant un récepteur numérique en série mettant en oeuvre le procédé. Les caractéristiques et avantages de l'invention ressortent de la description qui suit, donnée à titre d'exemple et faite en référence aux dessins annexés, dans lesquels: - la figure 1 présente un chronogramme illustrant un exemple préféré du procédé d'échantillonnage conforme à l'invention; la figure 2 illustre sous forme partiellement synoptique un système de transmission numérique en série et sous forme schématique un circuit de test de calage de phase incorporé dans le récepteur du système de transmission et mettant en oeuvre le procédé représenté sur la figure 1; la figure 3 illustre un exemple de réalisation d'un circuit d'échantillonnage mettant en oeuvre le procédé représenté sur la figure 1; - la figure 4 est un chronogramme servant à illustrer le fonctionnement du circuit d'échantillonnage représenté sur la figure 3; - la figure 5 illustre une variante de réalisation du circuit d'échantillonnage représenté sur la figure 3; - la figure 6 illustre un circuit de commande de retard de calage; - la figure 7 illustre un circuit de détermination des valeurs limites du calage; et - la figure 8 est un chronogramme d'échantillonnage servant à illustrer une caractéristique possible de l'invention. -4- La figure 1 représente schématiquement un signal de données numériques en série D et un signal d'horloge C. Les bits du signal numérique D entrent dans un récepteur à une période de récurrence R et le signal d'horloge C qui sert de référence dans le récepteur a une période T multiple de R, dix fois plus grande dans l'exemple illustré (T = O10R). La figure 1 représente aussi les instants d'échantillonnage S0-S9 récurrents à la période R de dix bits successifs du signal de données de façon à en déterminer la valeur logique. Les dix instants d'échantillonnage Si (S0-S9) se réferent à un même front du signal d'horloge C dans la période T, le front montant dans la figure 1, et sont déterminés par rapport à ce front par dix retards respectifs Xi (X0-X9). On trouvera dans les documents antérieurs précités un exemple de génération de ces signaux, o les retards Xi sont définis d'une manière générale par la relation Xi = kR/2 + iR, o k est un nombre entier impair positif non nul et i désigne un nombre entier positif ou nul se référant au nombre de bits du signal D dans chaque période T. Selon l'invention, les retards Xi sont des valeurs variables autour d'une valeur moyenne vérifiant la relation précédente. Dans l'exemple de la figure 1, i = {0, 1,..., 9} et k = 3, de sorte que les instants moyens d'échantillonnage illustrés Si sont définis par la relation Si = 3R12 + iR. Cette valeur moyenne suppose que le signal numérique D est parfaitement calé et synchronisé sur le signal d'horloge C, comme cela est illustré dans la figure 1 o le front de référence du signal d'horloge C est en correspondance avec une transition entre deux bits adjacents. On a désigné par Di (D0-D9) les dix transitions successives du signal numérique D qui correspondent respectivement avec les dix instants d'échantillonnage Si. Dans l'exemple illustré o k = 3 et le front montant du signal d'horloge C coïncide avec une transition du signal numérique D, les transitions Di précèdent donc d'une période R et demie (3R12) les instants d'échantillonnage respectifs Si. Des instants d'échantillonnage Si servent de référence au calage de phase. Dans l'exemple illustré, un test de calage de phase a lieu à un instant Pi suivant chaque instant d'échantillonnage Si d'un retard Y, tel que Pi = Si + Y, avec Y = k'R/2 o k' est un nombre entier impair positif non nul (k' = 3 dans l'exemple choisi). Si le calage de phase entre les signaux C et D est parfait, à l'instant Pi se produit la transition Di+2 du signal numérique. On supposera que cette transition correspond à un front montant. S'il est en retard sur l'instant Pi, la montée n'a pas encore eu lieu, de sorte que le résultat DPi du test de calage correspondra au niveau bas et indiquera une valeur logique 0, par exemple. Au contraire, s'il est en avance, la montée a déjà eu lieu et le résultat DPi du test de calage aura la valeur logique 1. C'est le cas inverse si le front est descendant. D'autre part, l'échantillonnage aux instants Si+l et Si+2 renseigne sur la présence ou non d'un front. Le test de calage -5- et l'échantillonnage renseignent donc sur la présence ou non et le sens d'une transition dans le signal numérique D. En d'autres termes, - si Si+l e Si+2 = 0, on sait que le signal n'incorpore pas de front entre ces deux instants d'échantillonnage, de sorte qu'on évite le test de calage. - si Si+l @ Si+2 = 1, un front a été détecté par l'échantillonnage. Dans ce cas, le test de calage va déterminer s'il est en retard ou en avance avec les instants de test de calage Pi. Si le front est montant et si DPi = 1, le front est en avance et si DPi = 0 le front est en retard. Réciproquement, si le front est descendant, et si DPi = 0, le front est en avance et si DPi = 1, le front est en retard. La figure 2 illustre sous forme synoptique un système de transmission numérique en série 1 comprenant un émetteur 2 relié par l'intermédiaire d'une ligne de transmission en série 3 à un récepteur 4. Le récepteur 4 est incorporé dans un circuit intégré 5 et comprend une horloge 6 génératrice du signal d'horloge C, des moyens de calage et d'échantillonnage 7 recevant le signal d'horloge C et le signal numérique D, et un circuit de sortie 8 mettant en forme le signal numérique échantillonné pour que le signal de sortie OUT du récepteur corresponde au signal numérique appliqué à l'émetteur. On trouvera dans les documents précités un exemple de réalisation de ces moyens, dont l'adaptation à la mise en oeuvre de l'invention sera évidente pour l'homme du métier ayant lu la présente demande. Les moyens de calage et d'échantillonnage 7 comprennent un circuit de test de calage et un circuit d'échantillonnage 20 qui mettent en oeuvre le procédé qui vient d'être décrit en référence à la figure 1. La figure 3 illustre un premier exemple de circuit d'échantillonnage 20 conforme à l'invention, fondé sur la structure employée dans les documents précités pour en obtenir tous les avantages. Le circuit 20 est un circuit verrouillé en phase comprenant: quatre entrées pour, respectivement, le signal d'horloge C, le signal numérique D, un signal de commande XP issu du circuit de test de calage 10 et un signal de commande YP issu d'un circuit 30; un comparateur de phase 21 ayant une première entrée 21a recevant directement le signal d'horloge, une seconde entrée recevant le signal d'horloge C par l'intermédiaire d'un premier groupe, dix dans l'exemple illustré, d'éléments de retard 22 connectés en cascade et pourvus chacun d'une borne de commande pour en régler le retard, et une sortie fournissant un signal d'erreur de phase pouvant être fait par exemple de deux signaux respectifs d'incrémentation (+) et de décrémentation (-) ou d'un seul signal binaire dont les deux états ont les fonctions respectives d'incrémentation et de décrémentation; et un dispositif de commande numérique tel qu'un compteur- décompteur 23 ayant une entrée recevant le signal d'erreur de phase du comparateur de phase et fournissant un signal numérique de commande CTL aux -6- bornes de commande respectives des éléments de retard 22. Les dix signaux de sortie Ci (C0-C9) des éléments de retard 22 sont appliqués aux entrées respectives d'un second groupe de dix éléments de retard 24 dont les retards respectifs sont réglés sur une même valeur X par le signal de commande XP. Conformément à l'enseignement des documents antérieurs précités, les signaux de sortie Si (S0-S9) des éléments de retard 24 sont appliqués aux bornes de commande respectives de dix bascules d'échantillonnage 25 échantillonnant le signal numérique D aux instants Si pour fournir les signaux d'échantillonnage désirés DSi (DS0-DS9) représentatifs des valeurs logiques de dix bits successifs du signal D. L'ensemble lo DS des signaux d'échantillonnage DSi est appliqué à l'entrée du circuit de sortie 8, comme indiqué dans la figure 2. Selon l'invention, les signaux de sortie Si (S0-S9) des éléments de retard 24 sont aussi appliqués aux entrées respectives d'un troisième groupe de dix éléments de retard 26 dont les retards respectifs sont réglés sur une même valeur Y par le signal de commande YP. Les signaux de sortie Pi (P0-P9) des éléments de retard 26 sont appliqués aux bornes de commande respectives de dix bascules de test 27 échantillonnant le signal numérique D aux instants Pi pour fournir les échantillons de test correspondants DPi (DP0-DP9). Le fonctionnement du circuit d'échantillonnage 20 va maintenant être décrit en référence au chronogrammes des figures 1 et 4. Conformément à l'enseignement des documents antérieurs précités, les retards Xi (X0- X9) qui se réferent dans la figure 1 au front montant du signal d'horloge C sont déterminés à partir de dix signaux d'horloge auxiliaires Ci (C0-C9) issus du signal d'horloge C par les retards égaux et successifs des éléments de retard 22 (voir figure 4). Dans ces conditions, la période T du signal d'horloge est partagée en dix retards égaux qui, lorsque le signal numérique D est exactement calé sur le signal d'horloge C, correspondent à la période de récurrence R des bits du signal numérique D, comme indiqué sur les figures 3 et 4. Dans ces conditions, le signal de commande XP règle les retards X des éléments de retard 24 de façon que la somme du retard X avec le retard du signal d'horloge auxiliaire Ci corresponde au retard Xi indiqué dans la figure 1 (Xi = Ci + X) et détermine l'instant d'échantillonnage Si. Par conséquent, si le signal numérique D est calé et synchronisé sur le signal d'horloge C comme illustré dans la figure 1, le retard X vaut 3R/2. Cependant, on notera de la figure 4 que les fronts de montée du signal d'horloge ne correspondent pas nécessairement à des transitions du signal numérique D. Dans ces conditions, le retard X s'écarte plus ou moins de cette valeur. Dans l'exemple représenté sur la figure 4, les transitions du signal numérique D sont en avance sur les fronts montants du signal d'horloge C d'une même valeur puisque le calage est par hypothèse parfait. Les instants -7d'échantillonnage Si se produisent donc avec la même avance, grâce à une valeur de X inférieure à 3R/2. La durée 3R12 est donc une valeur moyenne de X. D'autre part, les signaux de sortie Si qui définissent les instants d'échantillonnage Si sont retardés par les éléments de retard respectifs 26 de la valeur Y = 3R/2 de façon à produire les signaux Pi (figure 4) définissant les instants de test de calage Pi (figure 1). Les échantillons DPi et DSi obtenus du signal numérique D aux instants respectifs Pi et Si sont fournis comme signaux d'entrée au circuit de test de calage 10. La figure 5 illustre une des variantes possibles du circuit d'échantillonnage 20. Les composants communs aux circuits 20 des figures 3 et 5 sont désignés par les mêmes chiffres de référence. Le groupe d'éléments de retard 24 de la figure 2 est réduit à un seul élément 24 et le groupe d'éléments de retard 22 de la figure 3 est dédoublé en deux groupes 22 et 22' connectés en série par l'intermédiaire de l'élément 24 et commandés par le signal de sortie CTL du compteur-décompteur 23. Les éléments de retard 22 sont connectés entre la borne d'entrée du signal d'horloge C et une entrée du comparateur de phase 21 tandis que les éléments de retard 22' fournissent à leurs entrées respectives les signaux S0-S9 appliqués aux éléments de retard 26 et aux bascules d'échantillonnage 25 et 27. Le dernier élément du groupe 22' pourrait être supprimé mais il constitue une charge analogue aux autres éléments et contribue à l'obtention de retards égaux entre les signaux SO-S9. La figure 2 illustre la structure du circuit de test de calage 10. On a vu précédemment qu'il reçoit comme entrées les signaux d'échantillonnage DS0-DS9 et DP0-DP9. Pour des raisons de commodité, la structure du circuit de test de calage 10 représenté sur la figure 2 ne présente que la cellule 100 relative au test du calage sur la transition Pi avec i = 0. Il est clair que la même structure cellulaire se répète pour les autres valeurs de i avec la référence lOi. Selon l'exemple illustré, chaque cellule 10i du circuit 10 comprend trois portes logiques OU- Exclusif (portes XOR) 1 la, 1 lb et llc à deux entrées. Conformément à la description du procédé de l'invention faite en référence à la. figure 1, la porte 1 la reçoit les échantillons de bit DSi+l et DSi+2 (DSI1 et DS2 dans la cellule 100) et vérifie la valeur de Si+l E Si+2. La seconde porte 1 lb reçoit l'échantillon DSi+l (DS1) et le résultat fourni par la porte 1 la pour vérifier si le front est montant ou descendant. La troisième porte 1 lc reçoit l'échantillon de test de calage DPi (ici DP0) et le signal fourni par la porte 1 lb pour vérifier si le front est en avance ou en retard. Si à l'échantillon DSi+l a la valeur logique 0 représentative d'un niveau bas (Si+l = 0) et si DSi+2 a la même valeur, aucun front n'est détecté. Si DSi+2 = 1, un front est détecté et la sortie de la porte 1 lb a la valeur 1 traduisant un front montant. La -8- porte l c sort la valeur 1 traduisant un retard du front si DPi = 0 et la valeur 0 traduisant une avance de phase si DPi = 1. Si, au contraire, DSi+l = 1, aucun front n'est détecté si DSi+2 = 1 et un front descendant est détecté lorsque DSi+2 = 0, auquel cas la porte 1 la fournit la valeur 1 et la porte 1 lb la valeur 0. La porte 1 lc fournit la valeur 1 si DPi = 1 et traduit un retard de phase, et fournit la valeur 0 si DPi = 0 pour traduire une avance de phase. Par conséquent, lorsqu'un front est détecté, la sortie de la porte 1 la a la valeur 1 et la sortie de la porte 1 lc a la valeur 1 pour traduire un retard de phase et a la valeur 0 pour une avance de phase. Le circuit 10 comporte un dispositif 12 permettant de ne sélectionner que la condition Si+l E) Si+2 = 1. Dans l'exemple illustré, le dispositif de sélection 12 comprend une porte XOR 12a ayant une entrée connectée à la sortie de la porte 1 la et une seconde entrée recevant la valeur logique 1, et un circuit de maintien (une bascule, par exemple) 12b ayant une borne de commande connectée à la sortie de la porte 12a, une entrée connectée à la sortie de la porte 1 lc, et une sortie. Si un front est détecté par la porte 1 la, la sortie de la porte 12a a la valeur 0 et commande le circuit de maintien 12b pour fournir une sortie égale ou inverse à son entrée. Par contre, si un front n'est pas détecté, la sortie de la porte 12a a la valeur logique 1 et commande le circuit de maintien 12b pour conserver en sortie la valeur d'entrée. Dans ces conditions, la sortie du circuit de maintien 12b est seulement représentative d'une avance ou d'un retard de phase quand une transition est détectée. Le résultat fourni par toutes les bascules 12b des cellules 10i du circuit 10 peut servir de signal de commande XP pour régler les retards X de la figure 3 ou Xi dans la figure 1. La détection d'une avance de phase augmente alors le retard Xi et un retard de phase le diminue. Cependant, le circuit 10 de l'exemple illustré ne peut détecter qu'une avance et un retard de phase, de sorte qu'un calage de phase parfait se traduit par une succession d'avances et de retards alternés. Par conséquent, le réglage direct des retards X se traduirait par un état d'oscillation du circuit 10 et produirait une instabilité de la boucle de réglage. Afin d'éviter cet état, le réglage des retards X est commandé après une temporisation des résultats fournis par la bascule 12b. Dans l'exemple illustré, cette temporisation est faite par un comptage des bits 1 et 0 obtenus à la sortie de la bascule 12b dans une durée prédéterminée, 4T par exemple. Le circuit 10 comprend donc un compteur- décompteur 13 connecté à la sortie de la bascule 12b pour par exemple additionner les bits 1 et soustraire les bits 0 pendant quatre périodes T du signal d'horloge C et fournir le signal de commande d'échantillonnage XP au circuit d'échantillonnage 20 pour régler les retards X. Accessoirement mais avantageusement, la sortie du compteur- décompteur 13 est connectée à un dispositif à seuil 14 prévu pour -9- déclencher un second compteur-décompteur 15 de façon à activer le calage seulement si le résultat du comptage dépasse une valeur prédéterminée. La figure 6 illustre un exemple de génération du signal de commande YP des retards Y dans le circuit d'échantillonnage 20. Le signal de commande YP est produit par un circuit de commande 30 représenté sous forme de bloc dans la figure 2 et sous forme schématique dans la figure 6. Le circuit de commande 30 comprend: une borne d'entrée pour le signal d'horloge C et une borne d'entrée pour le signal de commande CTL produit par le compteur-décompteur 23 du circuit d'échantillonnage 20; un comparateur de phase 31 à deux entrées; une première 1o branche faite d'un nombre impair 21 + 1 d'éléments de retard 32, trois dans l'exemple illustré, effectuant chacun un retard de la période de bit R, commandés par le signal CTL et connectés en cascade entre la borne d'entrée du signal d'horloge C et une entrée du comparateur de phase 31; et une seconde branche faite d'un nombre pair 2m d'éléments de retard 33, deux dans l'exemple illustré, iS effectuant chacun un retard Y, connectés en cascade entre la borne d'entrée du signal d'horloge C et l'autre entrée du comparateur de phase 31, commandés par la sortie du comparateur de phase et fournissant le signal de réglage YP. Ainsi, le retard Y est réglé de façon que les deux branches aient le même retard. Alors, on a (21 + 1)R = 2m Y, d'o Y = [(21 + 1)/2m] R, du type désiré Y = R/2 + nR = k'R/2 o k' est un nombre entier impair positif, comme indiqué plus haut en référence à la figure 1. Dans l'exemple choisi, k' = 3. L'invention offre donc l'avantage de faire réagir l'un sur l'autre le calage de phase et l'échantillonnage. Le réglage qui en résulte est donc beaucoup plus efficace que celui pouvant être obtenu de la technique antérieure et permet, pour un même débit, de tolérer de plus grandes marges dans la précision des horloges entre émetteurs et récepteurs. Par exemple, pour un débit de 1 gigabaud (R = 1 nanoseconde), une incrémentation de retard par pas de 50 picosecondes et une temporisation de 4T (40 nanosecondes), le système peut compenser des variations de fréquence d'horloge 50 ps (picosecondes) toutes les 40 ns (nanosecondes), c'est- à-dire des variations de l'ordre de 10-3, qui sont environ mille fois plus grandes que celles pouvant être compensées dans la technique antérieure. Dans ces conditions, à débit égal le système subit moins l'influence des dispersions technologiques et des dérives fonctionnelles. Mais cela signifie aussi que le procédé de l'invention convient très bien aux plus hauts débits sans subir de contraintes dans la précision des horloges. En outre, bien que l'invention peut s'appliquer dans des systèmes de transmission très divers, elle est particulièrement bien adaptée au système décrit dans les documents précités. -10- Toutefois, le retard X a une gamme de variation limitée pour assurer un échantillonnage efficace et fiable. On a vu en référence à la figure 4, o par hypothèse le signal numérique D est parfaitement calé sur le signal d'horloge C, que les retards X sont alors tous égaux et que leur valeur dépend de l'avance ou du retard entre les deux signaux C et D. Dans l'exemple de la figure 4, la valeur X est inférieure à 3R/2 pour tenir compte de l'avance de phase du signal D. Cependant, si par exemple le signal numérique D a une succession de périodes égales à R - AR, c'est-à-dire légèrement plus courtes d'une même valeur AR que la période R fournie par les signaux d'horloge auxiliaires C0-C9 du signal d'horloge C, l'avance qu'a le O10 signal D sur le signal C dans la figure 4 va progressivement croître, de sorte que les valeurs de X dans chaque période T du signal d'horloge va diminuer pour atteindre une valeur minimale Xmin prédéterminée, dépendante de nombreux facteurs, notamment technologiques. Théoriquement, Xmin peut avoir une valeur nulle, mais la réalisation de très courts retards réglables pose de nombreux problèmes qui font que la valeur moyenne choisie de X est 3R/2, et non R/2 si la fréquence du signal D est très élevée, par exemple de l'ordre du gigahertz. Si X devient négatif, cela signifie que l'horloge est trop lente et qu'un bit du signal numérique D ne peut pas être échantillonné. Inversement, une augmentation progressive de la période R accroitrait la valeur de X jusqu'à une valeur théorique de 5R/2, au-delà de laquelle le circuit d'échantillonnage 20lirait deux fois le même bit. On ne peut donc pas compenser une trop grande variation du calage de phase avec le circuit qui vient d'être décrit jusqu'à présent. L'invention offre aussi l'avantage de compenser les dérives extrapériodiques entre les deux signaux D et C. La compensation consiste à ajouter ou à soustraire une période de récurrence R selon que l'horloge est trop rapide ou trop lente par rapport à la période de récurrence des bits du signal numérique D, de façon que la variation de la valeur de X reste comprise dans une période de récurrence R tout en permettant la détection et la restitution correcte de tous les bits du signal numérique D. Selon l'exemple illustré dans la figure 2, les moyens de compensation incluent dans le circuit de test de calage 10 un commutateur de période 16 recevant le signal de réglage XP et fournissant un signal de commande à une entrée du second compteur-décompteur 15. Le commutateur 16 reçoit d'un dispositif de commande 17 deux signaux représentatifs des valeurs respectives Xmin et Xmax = Xmin + R La figure 7 représente un exemple de réalisation du circuit de commande 17, comprenant: deux bornes d'entrée pour le signal d'horloge C et le signal de commande CTL issu du circuit d'échantillonnage 20; un bloc fournissant un signal représentatif de la valeur minimale Xmin de X; et un comparateur de phase 41 à deux entrées reliées par deux branches respectives au signal d'horloge C, la -11- première branche comprenant un élément de retard 42 représentatif de la période R et commandé par conséquent par le signal CTL et un élément de retard 43 produisant un retard ayant la valeur Xmin qui lui est fournie, et la seconde branche ne comprenant qu'un élément de retard 44 commandé par le signal d'erreur de phase sortant du comparateur de phase 41. L'équilibre des deux branches conduit donc l'élément de retard 44 à avoir la valeur Xmax. Il est clair que la valeur Xmax pourrait être choisie comme référence, de sorte que le circuit de commande 17 fournirait alors la valeur Xmin. Par conséquent, si le signal de réglage XP est amené à prendre une valeur io inférieure à Xmin ou à dépasser la valeur Xmax, le commutateur de période 16 effectue un décalage d'une période de récurrence R des bits, en avance ou en retard de phase si le retard XP devient respectivement inférieur à Xmin ou supérieur à Xmax. En d'autres termes, si XP devient inférieur Xmin, le commutateur 17 rend XP = Xmax, et inversement, si XP dépasse Xmax, le commutateur 17 rend XP = Xmin. Cependant, on a vu précédemment que le décalage d'une période R correspond, quand X devient inférieur à Xmin, à échantillonner deux fois le même bit du signal numérique D si l'horloge C est trop lente et se recale sur le bit précédent, de sorte que onze échantillons de bif au lieu de dix seront fournis dans la période T du signal d'horloge C et, quand X dépasse Xmax, à perdre un échantillon de bit si l'horloge est trop rapide et doit sauter une période R d'un bit du signal D pour se caler sur le bit suivant, de sorte que neuf échantillons de bit seulement seront fournis dans la période T. Cela apparaît clairement du chronogramme de la figure 8. La figure 8 est un chronogramme illustrant le signal d'horloge C et les dix signaux d'échantillonnage Si (S0-S9) de la figure 4. Dans cet exemple, on a supposé le cas extrême, pour des raisons de commodité, que le retard XP dans la période T1 est égal à Xmin, à Xmax = Xmin + R dans la seconde période T2, et de nouveau à Xmin dans la troisième période T3. De ce chronogramme, il apparaît qu'entre les deux premiers fronts montants du signal SO, lorsque le retard passe de Xmin à Xmax, il manque un signal d'échantillonnage entre le signal S9 et le front suivant du signal SO. Selon l'invention, on ajoute un signal S10, représenté par un trait discontinu dans la figure 8, retardé de la période R par rapport au signal S9. Lorsque dans la période T suivante le retard XP passe de Xmax à Xmin, on voit que le front montant du signal S9 est synchrone avec le front montant SO suivant, dans la période T3. Le même bit du signal D va donc être échantillonné par ces deux signaux S9 et SO. Un exemple de réalisation de l'invention en est donné dans les figures 2 et 3. Dans la figure 3, le signal d'échantillonnage S10 additionnel est obtenu, comme les signaux Si, d'un élément de retard 22 additionnel recevant le -12- signal C9 et commandé par le signal CTL et d'un second élément de retard 24 recevant le signal de sortie du premier élément de retard 22 et commandé par le signal XP. Le signal S 10 sortant de l'élément 24 commande une bascule d'échantillonnage additionnelle 25 recevant le signal D et fournissant l'échantillon DS10. Dans la figure 2, le signal de sortie du commutateur 16 est aussi appliqué à un multiplexeur 18. La fonction du multiplexeur 18 est symbolisée par le commutateur 19 indiqué à la figure 2. Le commutateur 19 permet de déconnecter le signal S9 ou d'ajouter le signal S10. En ce qui concerne le circuit de sortie 8 du récepteur 4 de la figure 2, la lo délimitation des mots pour reconstituer le signal de données émis ne pose pas de problème particulier. Dans les documents précités, les mots sont séparés entre eux par une transition de synchronisation et d'horloge qui sert à les délimiter. Dans le cas présent et de manière classique, il n'existe pas de transitions servant de synchronisation et d'horloge et les données sont échantillonnées dans un ordre _5 aléatoire, par exemple dans les bascules du désérialiseur décrit dans les documents précités. Les codes classiques définissent une séquence de reconstruction des mots, ordinairement une suite de bits qu'on ne peut jamais trouver dans une transmission normale, que l'émetteur envoie cycliquement. En reconnaissant cette séquence, le récepteur (le désérialiseur dans l'exemple présent) détermine la position des mots dans les données reçues en série et compte les bits pour former les mots. Différentes techniques existent pour la mise en oeuvre de ce procédé classique de reconstitution des mots, notamment le registre "glissant" (sliding register), le crossbar, etc. En résumé, le procédé qui vient d'être décrit a pour caractéristique fondamentale de se référer aux instants d'échantillonnage Si pour faire le calage de phase. La forme actuellement préférée de l'invention pour faire ce calage consiste à déterminer des instants de test de calage de phase Pi se référant aux instants d'échantillonnage Si pour vérifier si des transitions du signal numérique sont en avance ou en retard de phase par rapport aux instants de test de calage Si. Cependant, cette forme n'est pas nécessaire, d'autres formes pouvant éviter la détermination d'instants de test de calage, par exemple en produisant un signal de référence se référant à des instants d'échantillonnage et à comparer ce signal avec le signal numérique D. Dans l'exemple illustré, la détermination des instants de test de calage est faite en ajoutant à chaque instant d'échantillonnage Si un retard complémentaire Y = kR/2 o k est un nombre entier impair positif non nul et R désigne la période de récurrence des bits du signal numérique D. Cette relation considère que l'échantillonnage est fait de façon classique à un instant correspondant à la demi-période R. Elle pourrait évidemment être faite dans un -13- instant correspondant à un autre rapport. En fait, comme le calage et l'échantillonnage se rapportent l'un à l'autre, le test de calage qui est fait dans l'exemple illustré est un test d'échantillonnage qui sert au calage. On comprend que l'échantillonnage est une forme de réalisation choisie à titre d'exemple, et que d'autres formes sont possibles. On a vu aussi que dans l'exemple choisi les signaux Si sont obtenus de signaux d'horloge auxiliaires Ci et on comprend que d'autres formes d'obtention sont possibles. Dans le procédé décrit, le test de calage consiste à détecter la présence et le sens d'une transition du signal numérique et à vérifier si la valeur du signal numérique analysée à l'instant de test est celle correspondant à o10 une avance ou un retard de phase par rapport à la transition détectée. De nombreuses variantes sont à la portée de l'homme du métier. Par exemple, au lieu de le faire sur toutes les transitions, seulement certaines peuvent être choisies, par exemple les transitions montantes et/ou une transition sur quatre. Cependant, selon d'autres formes possibles de détermination des instants de calage, telle que celle i5 impliquant un signal de référence, le test de calage peut être indépendant du sens. D'autre part, seules les avances ou les retards de phase peuvent être pris en compte, et la temporisation peut se faire alors en référence avec le nombre total des transitions sélectionnées, par exemple, au lieu de commander le calage après une analyse d'un nombre de tests de calage. Dans l'exemple illustré, cette analyse est faite durant un nombre prédéterminé (quatre) de périodes consécutives T du signal d'horloge. On a vu que ce nombre détermine la précision des horloges à employer dans le système de transmission 1. Mais cette précision peut être aussi déterminée par les autres variantes possibles de l'invention. Enfin, on a vu que si on veut étendre l'adaptation du système à une large gamme de variation du signal numérique par rapport au signal d'horloge, le procédé consiste à attribuer des valeurs limites aux retards X des instants d'échantillonnage et, lorsque ces valeurs limites sont dépassées, à décaler l'échantillonnage du signal numérique d'une période R de récurrence des bits de ce signal et à compenser le décalage de façon à restituer tous les bits du signal numérique. Dans l'exemple décrit, la compensation est faite par addition sélective d'un signal d'échantillonnage additionnel S10 ou par la suppression sélective du premier ou dernier signal d'échantillonnage SO ou S9. Bien entendu, d'autres modes de réalisation sont possibles. On a vu que le mode de réalisation illustré se rapporte à la technologie décrite dans les documents précités. Cependant, il est clair que les caractéristiques du procédé conforme à l'invention ne sont pas liées à un mode de réalisation particulier. L'invention a donc pour objet corollaire un système de transmission numérique en série 1 comprenant un émetteur 2 relié par une liaison de transmission 3 d'un signal numérique en série D à un récepteur 4 se référant à une -14- horloge interne 6 délivrant un signal d'horloge C et des moyens de calage et d'échantillonnage 7 mettant en oeuvre le procédé de l'invention. L'horloge interne peut être extérieure au récepteur. Dans l'exemple illustré fondé sur la technologie des documents précités, les moyens de calage et d'échantillonnage 7 comprenant un circuit de test de calage 10, o les portes 1 la et 1 lb et le dispositif de sélection 12 forment des moyens de détection d'une transition du signal numérique D, le circuit d'échantillonnage 20 forme des moyens recevant le signal d'horloge C pour la génération d'un instant prédéterminé de test de calage, la porte lic forme des moyens de comparaison de phase connectés aux moyens de détection 1 la, 1 lb, 12 lo et de génération 20 pour déterminer l'écart de phase entre l'instant de test de calage Pi et la transition, et le compteur-décompteur 13 et le dispositif à seuil 14 connectés à la sortie des moyens de comparaison 1ic forment des moyens de commande des moyens de génération 20 de façon à tendre vers un calage de phase entre le signal numérique D et le signal dhorloge C. Bien sûr, d'autres formes de réalisation de tous ces moyens sont possibles -et à la portée de tout homme du métier. Notamment, on a vu plus haut que la détection d'une transition peut s'accompagner de la détection du sens de la transition. En référence à la figure 3, on peut dire d'une manière plus générale que les moyens de génération 20 comprennent un circuit verrouillé en phase composé d'un comparateur de phase 21 à deux entrées recevant respectivement le signal d'horloge direct et le signal d'horloge retardé par un premier groupe d'éléments de retard 22 en cascade représentatifs de la période de récurrence R des bits du signal numérique D, un second groupe d'éléments de retard 24 représentatifs des retards X des instants d'échantillonnage et un troisième groupe d'éléments de retard 26 représentatifs des retards Y des instants de calage, les éléments respectifs de retard des premier, second et troisième groupes étant connectés en série. Selon la variante représentée sur la figure 5, les moyens de génération 20 comprennent un circuit verrouillé en phase composé d'un comparateur de phase 21 à deux entrées recevant respectivement le signal d'horloge direct et le signal d'horloge retardé par un premier groupe d'éléments de retard 22 en cascade représentatifs de la période de récurrence R des bits du signal numérique D, un élément de retard additionnel 24 représentatif du retard X des instants d'échantillonnage, recevant le signal d'horloge et connecté en série avec un second groupe d'éléments de retard 22' représentatifs de la période de récurrence R des bits du signal numérique D et connectés en cascade, et un troisième groupe d'éléments de retard 26 représentatifs des retards Y des instants de calage et connectés aux sorties respectives de l'élément de retard additionnel et des éléments de retard du second groupe. -15- On a vu aussi en référence aux figures 6 et 7 que les moyens de calage et d'échantillonnage 7 comprennent en outre des moyens pour déterminer des valeurs limites au retard des instants d'échantillonnage, des moyens pour décaler les instants d'échantillonnage d'une période R si le retard des instants d'échantillonnage atteint l'une des valeurs limites et des moyens pour compenser le décalage pour la restitution de tous les bits. La compensation comprend l'addition d'un signal d'échantillonnage. La suppression d'un signal d'échantillonnage n'est pas nécessaire, puisque le double échantillonnage pourrait se produire et être pris en compte pour la restitution correcte du signal de sortie. L'invention a aussi pour objet corollaire un circuit intégré 5 incorporant un récepteur 4 d'un signal numérique en série D, le récepteur comprenant des moyens de calage et d'échantillonnage 7 du signal numérique qui mettent oeuvre le procédé défini précédemment et/ou sont faits comme cela est indiqué en référence au système de transmission. -16- Revendications: 1. Procédé d'échantillonnage d'un signal numérique en série (D), comprenant un calage de phase du signal numérique sur un signal d'horloge (C) et un échantillonnage du signal numérique à des instants (Si) retardés, caractérisé en ce que le calage de phase est fait en référence aux instants d'échantillonnage. 2. Procédé selon la revendication 1, caractérisé en ce que le calage de phase consiste à déterminer des instants de test de calage (Pi) se référant aux instants d'échantillonnage (Si) pour vérifier si des transitions du signal numérique sont en avance ou en retard de phase par rapport aux instants de test de calage. 3. Procédé selon la revendication 2, caractérisé en ce que la détermination des instants de test de calage est faite en ajoutant à chaque instant d'échantillonnage (Si) un retard complémentaire Y = kR/2, o k est un nombre entier impair positif non nul et R désigne la période de récurrence des bits du signal numérique (D). 4. Procédé selon la revendication 2 ou 3, caractérisé en ce que le test de calage consiste à détecter une transition du signal numérique et à vérifier si la valeur du signal numérique analysée à l'instant du test de calage est celle correspondant à une avance ou un retard de phase par rapport à la transition détectée. 5. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que le calage est commandé après analyse d'un nombre de tests de calage. 6. Procédé selon la revendication 5, caractérisé en ce que le calage est commandé après analyse des tests de calage durant un nombre prédéterminé de périodes consécutives (T) du signal d'horloge. 7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce qu'il consiste à attribuer des valeurs limites aux retards (Xi) des instants d'échantillonnage et, lorsque ces valeurs limites sont atteintes, à décaler les instants d'échantillonnage (Si) d'une période R de récurrence des bits du signal numérique et à compenser le décalage de façon à restituer tous les bits du signal numérique. 8. Système de transmission (1) comprenant un émetteur (2) relié par une liaison de transmission (3) d'un signal numérique en série (D) à un récepteur (4) incorporant une horloge interne (5) délivrant un signal d'horloge (C) et des moyens de calage et d'échantillonnage (7), caractérisé en ce que ces moyens (7) mettent en oeuvre le procédé défini par l'une des revendications précédentes. 9. Système selon la revendication 8, caractérisé en ce que les moyens de calage et d'échantillonnage (7) comprennent un circuit de test de calage (10) incorporant des moyens de détection (11a, 1lb, 12) d'une transition du signal numérique, des moyens (20) recevant le signal d'horloge pour la génération d'un -17- instant prédéterminé de test de calage (Pi), des moyens de comparaison de phase (1 lc) connectés aux moyens de détection et de génération pour déterminer l'écart de phase entre l'instant de test de calage et la transition, et des moyens (13, 14) connectés aux moyens de comparaison de phase pour la commande des moyens de génération de façon à tendre vers un calage de phase entre le signal numérique et le signal d'horloge. 10. Système selon la revendication 9, caractérisé en ce que les moyens de génération (20 - fig. 3) comprennent un circuit verrouillé en phase composé d'un comparateur de phase (21) à deux entrées recevant respectivement le signal o0 d'horkic direct et le signal d'horloge retardé par un premier groupe d'éléments de retard (22) en cascade représentatifs de la période de récurrence (R) des bits du signal numérique, un second groupe d'éléments de retard (24) représentatifs des retards (Xi) des instants d'échantillonnage et un troisième groupe d'éléments de retard (26) représentatifs des retards (Y) des instants de calage, les éléments respectifs de retard des premier, second et troisième groupes étant connectés en série. 11. Système selon la revendication 9, caractérisé en ce que les moyens de génération (20 - fig. 5) comprennent un circuit verrouillé en phase composé d'un comparateur de phase (21) à deux entrées recevant respectivement le signal d'horloge direct et le signal d'horloge retardé par un premier groupe d'éléments de retard (22) en cascade représentatifs de la période de récurrence (R) des bits du signal numérique, un élément de retard additionnel (24) représentatif du retard (X) des instants d'échantillonnage, recevant le signal d'horloge et connecté en série avec un second groupe d'éléments de retard (22') représentatifs de la période de récurrence des bits du signal numérique et connectés en cascade, et un troisième groupe d'éléments de retard (26) représentatifs des retards (Y) des instants de calage et connectés aux sorties respectives de l'élément de retard additionnel et des éléments de retard du second groupe. 12. Système selon l'une des revendications 8 à 11, caractérisé en ce que les moyens de calage et d'échantillonnage (7) comprennent en outre des moyens pour déterminer des valeurs limites au retard des instants d'échantillonnage, des moyens pour décaler les instants d'échantillonnage (Si) si le retard des instants d'échantillonnage atteint l'une des valeurs limites et des moyens pour compenser le décalage pour la restitution de tous les bits du signal numérique. 13. Circuit intégré (5) incorporant un récepteur (4) d'un signal numérique en série (D), le récepteur comprenant des moyens de calage et d'échantillonnage (7) du signal numérique, caractérisé en ce que ces moyens mettent oeuvre le procédé -18- défini par l'unme des revendications 1 à 7 et/ou sont faits conmme indiqué dans l'une des revendications 8 à 12.