FR 2728409 A1 19960621 FR 9415522 A 19941216 CIRCUIT DE RESTITUTICN DE BITS TRANSMIS DE MANIERE ASYNCHRGNE La présente invention concerne un circuit destiné à restituer les niveaux logiques de bits transmis par un signal de manière asynchrone et en série. La présente invention vise plus particulièrement un tel circuit permettant de restituer ccnvena- blement les bits même si le signal de transmission subit des fluctuations d'amplitude et de phase. La figure 1 représente un exemple d'allure de signal de transmission. Cet exemple particulier de signal est utilisé pour transmettre des informations de télétexte. Chaque ligne d'informations de télétexte commence par une salve d'impulsions de synchronisation 10 suivie par les informations télétexte 11. Selon les conditions de réception, un signal télétexte peut être bruité, et d'amplitude et de phase variables. Grâce aux impulsions de synchronisation 10 au début de chaque ligne de15 télétexte, le circuit de réception de ce signal peut réajuster périodiquement sa fréquence de réception et un seuil de discri- mination destiné à distinguer les niveaux logiques hauts des niveaux logiques bas dans le signal télétexte. Le brevet américain 5 136 382 décrit un tel circuit de réception de signaux télétexte. La fréquence et le seuil de discrimination trouvés en début de chaque ligne sont maintenus pendant toute la durée de la ligne, jusqu'à la salve d'impul- sions de synchronisation suivante. Ainsi, ce circuit ne compense pas d'éventuelles fluctuations d'amplitude et de phase du signal télétexte pendant la durée d'une ligne, ce qui peut provoquer de nombreuses erreurs si les conditions de réception ne sont pas optimales. Les signaux de télétexte peuvent provenir d'une bande de magnétoscope. La vitesse de transmission fluctue alors avec les variations de la vitesse de défilement de la bande. Un objet de la présente invention est de prévoir un circuit permettant une compensation en continu de fluctuations d'amplitude et de phase ou fréquence d'un signal de transmission asynchrone de bits, la fréquence de transmission et le seuil de discrimination initiaux étant, soit fixés, soit déterminés périodiquement, comme dans le cas du télétexte, à 1'aide de salves d'impulsions de synchronisation. Pour atteindre cet objet, la présente invention pré- voit un circuit de restitution de bits transmis par un signal asynchrone, dans lequel le niveau du signal est comaparé à un niveau de référence (Vref) et le résultat de cette comparaison est échantillonné un nombre prédéterminé de fois pendant chaque intervalle de temps correspondant à un bit. En outre, dans chaque fenêtre correspondant à un bit, on compte le nombre d'échantillons à une première valeur logique et le nombre de transitions des échantillons, et on corrige le niveau de réfé- rence et les instants de début des fenêtres en fonction du nombre d'échantillons à la première valeur, du nombre de transi- tions, et de la valeur d'un échantillon frontière d'une fenêtre adjacente. Selon un mode de réalisation de la présente invention, lorsque le nombre de transitions dans une fenêtre courante est égal à 1, on avance l'instant de début d'une fenêtre ultérieure si le nombre majoritaire d'échantillons est à la même valeur que celle de l'échantillon frontière de la fenêtre précédente, sinon on retarde 1' instant de début d'une fenêtre ultérieure. Selon une variante, lorsque le nombre de transitions dans une fenêtre courante est égal à 1, on avance l'instant de début d'une fenêtre ultérieure si le nombre minoritaire d'échan- tillons est à la même valeur que celle de l'échantillon fron- tière de la fenêtre suivante, sinon on retarde l'instant de début d'une fenêtre ultérieure. Selon un mode de réalisation de la présente invention, lorsque le nombre de transitions dans une fenêtre courante est égal à 2, on diminue le niveau de référence si le nombre d'échantillons à un niveau haut est inférieur au nombre prédé- terminé d'une quantité prédéterminée et la valeur de l'échantil- lon frontière d'une fenêtre adjacente est à un niveau bas, et on augmente le niveau de référence si le nombre d'échantillons à un niveau bas est inférieur au nombre prédéterminé d'une quantité prédéterminée et la valeur de 1 'échantillon frontière d'une fenêtre adjacente est à un niveau haut. Selon un mode de réalisation de la présente invention, une correction consistant dans l'avance ou le retard du début d'une fenêtre ultérieure, ou dans l'augmentation ou la diminu- tion du niveau de référence (Vref), n'est effectuée que si la condition qui en est à l'origine présente un caractère répéti- tif. Selon un mode de réalisation de la présente invention, on établit à une valeur prédéterminée le bit correspondant à une fenêtre si le nombre de transitions est égal à 2, le nombre d'échantillons à la valeur prédéterminée est au moins égal à 2, et l'échantillon frontière d'une fenêtre adjacente est égal au complément de la valeur prédéterminée, et, dans les autres cas, on établit la valeur du bit à la valeur majoritaire des échan- tillons de la fenêtre. Ces objets, caractéristiques, et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particu- liers, faite à titre non-limitatif à l'aide des figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente un exem- ple de signal de transmission de bits, commençant par une salve d'impulsions de synchronisation; la figure 2 représente schématiquement un mode de réalisation de circuit de restitution de bits selon la présente invention; et la figure 3 représente différents cas d'analyse, selon la présente invention, d'un signal de transmission. Dans la figure 2, un signal S de transmission asyn- chrone de bits est fourni à une entrée non inverseuse d'un ccmparateur 14. L'entrée inverseuse du comparateur 14 reçoit une tension de référenoe Vref fournie par un convertisseur numé- rique/analogique 16. Le convertisseur 16 sert à fournir un seuil de discrimination ajustable correspondant à la tension Vref. La sortie du comparateur 14 est échantillonnée par une bascule 18 à une fréquence NCK de période N fois inférieure à la durée nominale de transmission d'un bit, o N est un nombre de préférence impair, par exemple 7. Un circuit d'acquisition 20 reçoit les échantillons de la bascule 18 et les examine dans des fenêtres successives dont la largeur correspond à la durée de transmission d'un bit. Les limites des fenêtres sont déterminées par des impulsions de synchronisation fournies par un diviseur 22. Le diviseur 22 reçoit la fréquenoe d'échantillonnage NCK et, dans des condi- tions normales, divise cette fréquence par N (7). Dans chaque fenêtre, le circuit d'acquisition 20 compte le nombre Nl d'échantillons à l'état 1 et le nombre NT de transitions des échantillons. Les transitions comptées dans une fenêtre sont, par exemple, celles survenant entre le début du premier échantillon et celle survenant au début du dernier échantillon. Les nombres N1 et NT étant fournis à un circuit d'évaluation 24. Le circuit d'acquisition 20 fournit également au cir- cuit d'évaluation 24 la valeur AV du dernier échantillon de la fenêtre précédente. Le circuit d'évaluation 24 se sert des valeurs N1, NT et AV pour déterminer la valeur D du bit corres- pondant à chaque fenêtre, une valeur de correction de phase qui se traduit par une modification du taux de division du diviseur 22, et une valeur de correction du seuil de discrimination Vref qui se traduit par une nouvelle valeur envoyée au convertisseur 16. Le circuit d'évaluation 24 fournit, le cas échéant, un signal de synchronisation BCK des bits fournis sur la sortie D. Dans la présente description, on se base sur un exemple o chaque bit est échantillonné sept fois et o 1l'on prend en compte au maximum deux transitions des échantillons dans une fenêtre. Par conséquent, le nombre N1 est fourni au circuit d'évaluation 24 par un bus de trois bits et le nombre NT par un bus de deux bits. La figure 3 est destinée à illustrer, à titre d'exem- ple, comment le circuit d'évaluation 24 interprète, selon l'invention, différentes familles, numérotées de (a) à (f), de cas d'évolution d'échantillons à l'intérieur d'une fenêtre. La fenêtre est délimitée par deux lignes verticales. Une transition d'échantillon coincidant avec le début d'une fenêtre est comptée dans oette fenêtre. La famille (a) correspond aux cas o il y a une seule transition, le dernier échantillon AV de la fenêtre précédente est à 0, et au plus trois échantillons de la fenêtre courante sont à 1. Comme cela est illustré, la transition est montante et se produit au début du cinquième, sixième, ou septième échanti- llon. La famille (b) correspond aux cas complémentaires de ceux de la famille (a). Il y a une seule transition, le dernier échantillon de la fenêtre précédente est à 1, et au plus trois échantillons de la fenêtre courante sont à 0. Comme cela est illustré, la transition est descendante et se produit au début du cinquième, sixième, ou septième échantillon. Les familles (a) et (b) correspondent à des cas o les fenêtres se succèdent en retard de phase par rapport à la trans- mission des bits. Le circuit d'évaluation 24 détecte cette situation par une simple analyse des valeurs N1, NT et AV et commande le diviseur 22 pour réduire son taux de division. Ce taux de division passe, par exemple, de 7 à 6, ce qui a pour conséquence de raccourcir la fenêtre suivante, de manière à rapprocher sa fin de la fin normale du bit suivant. La f amille (c) correspond aux cas o il y a une seule transition, le dernier échantillon de la fenêtre précédente est à 0, et au plus trois échantillons de la fenêtre courante sont à 0. Conoe cela est illustré, la transition est montante et se produit au début du deuxième, troisième, ou quatrième échan- tillon. La famille (d) correspond aux cas complémentaires de ceux de la famille (c). Il y a une seule transition, le dernier échantillon de la fenêtre précédente est à 1, et au plus trois échantillons de la fenêtre courante sont à 1. Comme cela est illustré, la transition est descendante et se produit au début du deuxième, troisième, ou quatrième échantillon. Les familles (c) et (d) correspondent aux cas o la succession des fenêtres est en avance de phase par rapport à la transmission des bits. Le circuit d'évaluation 24 détecte cette situation et commande le diviseur 22 pour augmenter son taux de division. Ce taux de division passe, par exemple, de 7 à 8. Ainsi, la fenêtre suivante est agrandie, ce qui a encore pour conséquence de rapprocher la fin de cette fenêtre de la fin normale du bit suivant. La famille (e) correspond aux cas o il y a deux transitions, le nombre d'échantillons à 1 est au plus égal à 4, et le dernier échantillon de la fenêtre précédente est à 0. La première transition, montante, coincide éventuellement avec le début de la fenêtre, et la deuxième transition, descendante, peut survenir au plus tard au début du septième échantillon, et est distante de la première d'au plus quatre échantillons. Cette f amille (e) correspond aux cas o le seuil de discrimination Vref est de valeur trop importante. En effet, camme le montre la figure 1, les frcnts du signal de transmis- sion ont en général une pente relativement faible. Par consé- quent, lorsque le seuil de discrimination est trop important, il y a plus d'échantillons à 0 qu'à 1 pour un unique bit à 1. Le circuit d'évaluation 24 détecte cette situation par une simple analyse des valeurs Ni, NT et AV et diminue le seuil de discri- mination Vref en diminuant la valeur fournie au convertisseur numérique/analogique 16. La famille (f) correspond aux cas complémentaires de ceux de la famille (e). Il y a deux transitions, le nombre d'échantillons à 0 est au plus égal à 4, et le dernier échan- tillon de la fenêtre précédente est à 1. La première transition, descendante, coincide éventuellement avec le début de la fenê- tre, et la deuxième transition, montante, peut survenir au plus tard au début du septième échantillon et est distante de la première d'au plus quatre échantillons. Cette famille (f) correspond aux cas o le seuil de discrimination est trop bas. Le circuit d'évaluation 24 détecte cette situation et augmente le seuil de discrimination en aug- mentant la valeur fournie au convertisseur 16. De préférence, une correction (modification de la lar- geur de fenêtre ou du seuil de discrimination) n'est effectuée que si les conditions qui en sont à l'origine ont un caractère répétitif. C'està-dire, par exemple, la largeur de la fenêtre est diminuée dans la situation (a) seulement si cette situation se répète un nombre prédéterminé de fois. Pour cela, par exem- pie, on cumule un naombre représentatif de 1 'erreur à corriger à chaque fenêtre. Lorsque la valeur cumulée dépasse un seuil prédéterminé, la correction est effectuée et l'accumulation est réinitialisée. Le nombre N1 est représentatif de l'erreur dans les situations (a), (d) et (f), et la valeur 7-N1 est représen- tative de l'erreur dans les situations (b), (c) et (e). Dans les cas o l'on modifie le seuil de discrimination, cette modifica- tion peut être proportionnelle à la valeur représentative de l'erreur (N1 ou 7-N1). La valeur D de chaque bit correspondant à une fenêtre est établie, par exemple, par vote majoritaire, c'est-à-dire qu'elle est établie à la valeur majoritaire des échantillons de la fenêtre correspondante. Cette règle est appliquée sauf dans les cas (e) o le nombre d'échantillons à 1 est égal à 2 ou 3 et dans les cas (f) o le nombre d'échantillons à 0 est égal à 2 ou 3. En effet, dans ces deux situations extrêmes, on suppose que le faible nombre d'échantillons à 1 ou à 0 indique quand même que le bit correspondant est à 1 ou à 0, car on suppose que ce faible nombre d'échantillons est provoqué par un seuil de dis- crimination trop élevé ou trop bas. Par contre, un seul échan- tillon à 1 ou à 0 dans les cas (e) ou (f) est attribué à un parasite, et est donc ignoré. Selon une variante, la valeur D pourrait être la valeur de l'échantillon médian de la fenêtre. Le signal de synchronisation de bits BCK correspond, par exemple, aux impulsions fournies par le diviseur 22. Le circuit selon 1'invention s'applique à tout signal de transmission asyrnchrone de bits dont la fréquence de trans- mission et l'amplitude ont des valeurs nominales connues. Bien entendu, le circuit selon l'invention s'applique également aux signaux télétexte qui présentent périodiquement des salves d' impulsions de synchronisation. Dans ce cas, le circuit se sert des salves d' impulsions de synchronisation pour valider la phase et le seuil de discrimination obtenus jus- qu'alors. Pendant une salve d'impulsions de synchronisation, les ajustements de phase sont effectués comme cela a été décrit pré- cédemment. Pour ajuster le seuil de discrimination, le circuit d'évaluation 24 détermine le nombre d'échantillons à 1 dans deux fenêtres consécutives et effectue des corrections pour ramener ce nombre à la moitié des échantillons, à 7 dans l'exemple décrit. De nombreuses variantes et modifications de la pré- sente invention apparaîtront à l'homme du métier qui pourra, par exemple, augmenter le nombre de transitions comptées dans une fenêtre et diversifier les cas et les corrections à apporter. De 5 plus, au lieu d'utiliser le dernier échantillon de la fenêtre précédente comme valeur AV, on peut utiliser le premier échan- tillon de la fenêtre suivante. Le circuit d'évaluation 24 est alors adapté pour, dans le cas o le nombre de transitions dans une fenêtre courante est égal à 1, avancer l'instant de début10 d'une fenêtre ultérieure si le nombre minoritaire d'échantillons est à la même valeur que le premier échantillon de la fenêtre suivante, sinon retarder l'instant de début d'une fenêtre ulté- rieure. REVENDICATIONS 1. Circuit de restitution de bits transmis par un signal (S) asynchrone, comprenant: - un comparateur (14) du niveau du signal à un niveau de référence (Vref); - un circuit d'échantillonnage (18) fournissant plusieurs (N) échantillons de la sortie du comparateur pour chaque intervalle de temps correspondant à un bit; caractérisé en ce qu'il comprend: - un circuit (22) pour déterminer une succession de fenêtres dont chacune correspond à un bit; - un circuit d'acquisition (20) recevant les échan- tillons et fournissant, pour chaque fenêtre, le nombre (N1) d'échantillons qui ont une première valeur logique, le nombre (NT) de transitions des échantillons, et la valeur (AV) d'un échantillon frontière d'une fenêtre adjacente; et - un circuit d'évaluation (24) pour corriger le niveau de référence et l'alignement des fenêtres sur les bits en fonction des sorties du circuit d'acquisition. 2. Procédé de restitution de bits transmis par un signal (S) de manière asynchrone, dans lequel le niveau du signal est comparé à un niveau de référence (Vref) et le résultat de cette comparaison est échantillonné un nombre prédé- terminé (N) de fois pendant chaque intervalle de temps cor- respondant à un bit, caractérisé en ce qu'il comprend les étapes suivantes: - dans chaque fenêtre correspondant à un bit, compter le nombre (N1) d'échantillons à une première valeur logique et le nombre (NT) de transitions des échantillons; et - corriger le niveau de référence et les instants de début des fenêtres, en fonction du nombre d'échantillons à la première valeur, du nombre de transitions, et de la valeur (AV) d'un échantillon frontière d'une fenêtre adjacente. il 3. Procédé de restitution de bits selon la revendi- cation 2, caractérisé en ce qu'il comprend les étapes suivantes lorsque le nombre de transitions (NT) dans une fenêtre courante est égal à 1: avancer 1 'instant de début d'une fenêtre ultérieure si le nombre majoritaire d'échantillons est à la même valeur que celle de l'échantillon frontière (AV) de la fenêtre précédente; sinon - retarder l'instant de début d'une fenêtre ulté- rieure. 4. Procédé de restitution de bits selon la revendi- cation 2, caractérisé en ce qu'il cnomprend les étapes suivantes lorsque le nombre de transitions (NT) dans une fenêtre courante est égal à 1: avancer 1 'instant de début d'une fenêtre ultérieure si le nombre minoritaire d'échantillons est à la même valeur que celle de l'échantillon frontière de la fenêtre suivante; sinon - retarder l'instant de début d'une fenêtre ulté- rieure. 5. Procédé de restitution de bits selon la revendi- cation 2, caractérisé en ce qu'il comprend les étapes suivantes lorsque le nombre de transitions (NT) dans une fenêtre courante est égal à 2: diminuer le niveau de référence (Vref) si le nombre (N1) d'échantillons à un niveau haut est inférieur au nombre prédéterminé (N) d'une quantité prédéterminée et la valeur (AV) de l'échantillon frontière d'une fenêtre adjacente est à un niveau bas; et - augmenter le niveau de référence si le nombre d'échantillons à un niveau bas est inférieur au nombre prédéter- miné (N) d'une quantité prédéterminée et la valeur de l'échan- tillon frontière d'une fenêtre adjacente est à un niveau haut. 6. Procédé de restitution de bits selon l'une quel- conque des revendications 3 à 5, caractérisé en ce qu'une correction consistant dans l'avance ou le retard du début d'une fenêtre ultérieure, ou dans l'augmentation ou la dimrinution du 5 niveau de référence (Vref), n'est effectuée que si la condition qui en est à l'origine présente un caractère répétitif. 7. Procédé de restitution de bits selon la revendi- cation 2, caractérisé en ce qu'il comprend les étapes sui- vantes:10 - établir à une valeur prédéterminée le bit corres- pondant à une fenêtre si le nombre de transitions (NT) est égal à 2, le nombre d'échantillons à la valeur prédéterminée est au moins égal à 2, et l'échantillon frontière d'une fenêtre adja- cente est égal au complément de la valeur prédéterminée; et15 - dans les autres cas, établir la valeur du bit à la valeur majoritaire des échantillons de la fenêtre.