FR 2734107 A1 19961115 FR 9605535 A 19960503 PROCÉDE ET DISPOSITIF POUR LA RECUPERATION D'HORLOGE DE SYNCHRONISATION PAR SYMBOLES A PARTIR D'UN SIGNAL POSSEDANT DE GRANDES POSSIBILITES EN FRÉQUENCE La présente invention concerne un récepteur radio et, plus particulièrement, elle concerne un récepteur radio effectuant une récupération d'horloge de synchronisation par détection de puissance. Dans un système à accès multiple à division dans le temps (TDMA), plusieurs utilisateurs occupent plusieurs canaux séparés dans le temps. Chaque utilisateur émet et reçoit à des instants spécifiques. Par cette division dans le temps, on a besoin d'un procédé de récupération d'horloge de synchronisation par symboles connu, de même, comme synchronisation par symboles afin de démoduler, de15 façon correcte, le signal de réception. Plus proche est l'estimation de la vraie synchronisation par symboles, moins on constatera de dégradations des performances. Dans les systèmes précédents de synchronisation par symboles dans le temps, un décalage notable de fréquence dans le20 temps ne peut être toléré. Au moment de la récupération d'horloge de synchronisation par symboles, un décalage important en fréquence est souvent encore présent dans le signal reçu. De plus, dans de tels systèmes, la phase n'est pas connue, ce qui rend la tâche d'obtention de la25 synchronisation par symboles plus difficile. Une solution usuelle à ce problème consiste à utiliser un corrélateur de forme d'onde à échantillonnage ou un type de boucle à blocage de phase (PLL) pour extraire la synchronisation par symboles. Le corrélateur de forme30 d'onde à échantillonnage nécessite une information additionnelle comme un préambule et une quantité importante de puissance de traitement. Le procédé à boucle à blocage de phase (PLL) est efficace pour un procédé de transmission en continu mais dans un environnement à accès multiple à division dans le temps (TDMA), il ne se comporte pas aussi bien que le corrélateur de forme d'onde à échantillonnage. Chacune des techniques se dégrade lorsqu'un décalage en 5 fréquence dû, par exemple, aux décalages de Doppler est introduit. Une technique pour une démodulation cohérente d'un signal radio à accès multiple à division dans le temps (TDMA) de réception a été proposée par Chuang et Sollenberger dans le Brevet U.S. N 4 941 155. Chuang et Sollenberger reconstituent les signaux en phase et en quadrature à partir de la différence de phase d'un signal entrant. Une somme vectorielle des signaux reconstitués en phase et en quadrature est effectuée, exploitant le fait15 que les phases du signal entrant ne s'ajoutent, de façon constructive, que sur l'échantillon optimal. Pour des échantillons différents de l'échantillon optimal, ces derniers s'ajoutent de façon négative. Le démodulateur de Chuang et Sollenberger tolérera un décalage en fréquence20 inférieur à la cadence des symboles divisée par le nombre d'échantillons par symbole. Une technique pouvant tolérer un plus grand décalage en fréquence comme celui dû au décalage de Doppler est requise. De plus, une technique simple prenant moins de temps de traitement et nécessitant25 un circuit moindre serait, de même, adaptée. De plus, une autre technique selon Sabel et Cowley a décrit un démodulateur cohérent avec une estimation de fréquence et de phase effectuée avant une estimation de synchronisation. De telles estimations de fréquence et de30 phase assurent le fait que le signal subissant une opération d'élévation au carré ou d'amplitude ne présente pas de décalage en fréquence et est proche d'une synchronisation parfaite de phase. Sabel et Cowley ne prévoient pas de système comme les systèmes à codage par35 décalage de phase en quadrature (QPSK) possédant une modulation complexe. Une technique plus simple nécessitant un traitement de moins de données est recherchée. De plus, un système pouvant tolérer de plus grands décalages en fréquence ou de plus grandes erreurs est requis. Ces 5 décalages en fréquence ou erreur peuvent être dus à de grands décalages de Doppler ou de grandes erreurs d'oscillateur en fréquence. La Figure 1 illustre un synoptique d'un récepteur radio selon la présente invention; la Figure 2 illustre un synoptique d'un mode de mise en oeuvre d'un étage de récupération d'horloge de synchronisation d'un récepteur radio selon la présente invention; et la Figure 3 illustre un synoptique d'un autre mode de mise en oeuvre d'un étage de récupération d'horloge de synchronisation d'un récepteur radio selon la présente invention. La présente invention concerne un dispositif pour la récupération d'horloge de synchronisation par symboles à partir d'un signal de réception présentant une large gamme d'erreurs ou de décalages en fréquence. Les amplitudes des signaux reçus d'échantillonnage en phase et en quadrature sont déterminées. Ces amplitudes sont ajoutées et réparties dans des registres d'accumulateur pour le cumul des sommes25 des premier et second signaux pour chaque temps d'échantillonnage et pratiquement selon une longueur d'impulsion en attente. Un circuit de détermination de maximum/minimum choisit le temps d'échantillonnage présentant une plus grande ou une plus petite somme pour30 fournir un signal d'horloge récupéré. La porteuse est récupérée et un échantillonneur vers le bas échantillonne vers le bas les signaux de réception en phase et en quadrature sur la base du signal d'horloge récupéré. 4$ 2734107 La présente invention fonctionne dans une plus large gamme de fréquences ou d'erreurs de Doppler. La présente invention tolère un quelconque décalage ou erreur en fréquence jusqu'au taux de Nyquist moins la moitié de la 5 cadence des symboles. Une technique plus simple est prévue sauvegardant le temps et le matériel de traitement à l'aide des amplitudes des signaux de réception en phase et en quadrature et d'une seule banque de registres d'accumulateur. De plus, en10 récupérant l'horloge avant la récupération de la porteuse, le temps de traitement et la mémoire sont économisés, étendant la durée de vie de la batterie et libérant une puissance de traitement pour d'autres fonctions comme des caractéristiques améliorées d'interface d'utilisateur. De15 plus, dans un environnement de décalage à haute fréquence, la récupération de la porteuse avant la récupération d'horloge de synchronisation nécessite, de même, encore plus de temps de traitement. Un avantage additionnel de la technique de la présente invention est sa capacité à manier diverses modulations. La présente invention peut manier tout signal modulé de façon numérique à enveloppe non constante, par exemple, un codage par décalage de phase (PSK), un codage par décalage de phase d'ordre n (n-PSK), un codage par25 décalage de phase en quadrature (QPSK), une modulation d'amplitude par phase (PAM), une modulation d'amplitude par quadrature d'ordre n (n-QAM), un codage par décalage de moyenne de Gauss (GMSK) et un codage par décalage de moyenne (MSK). La Figure 1 illustre un synoptique schématique d'un récepteur radio selon la présente invention. L'antenne 113 reçoit un signal de fréquence radio R.F. et un étage de fréquence radio (R.F.) 110 convertit le signal de fréquence radio R.F. en un signal en phase I" et un signal en 2734107 quadrature Q". Un convertisseur analogique/digital 120 échantillonne le signal en phase et le signal en quadrature à un taux d'échantillonnage. Un circuit de récupération d'horloge de synchronisation 130 reçoit le signal en phase d'échantillonnage I' et le signal en quadrature d'échantillonnage Q' du convertisseur analogique/digital et récupère une horloge pour fournir une horloge de synchronisation récupérée 160. Le circuit de récupération d'horloge de synchronisation 130 peut manier tout signal10 modulé, de façon numérique, à enveloppe non constante avant la récupération de porteuse. Le circuit de récupération d'horloge de synchronisation 130 fournit l'horloge de synchronisation récupérée 160 pour des signaux de réception ayant des décalages en fréquence atteignant le taux de15 Nyquist moins la moitié de la cadence de symboles. Alors, une plus large gamme de fréquences ou d'erreurs de Doppler peut être tolérée par la présente invention à l'aide d'une technique plus simple économisant le temps et le matériel de traitement. Suite à la récupération d'horloge de synchronisation par le circuit de récupération d'horloge de synchronisation, la porteuse peut être récupérée à partir des signaux en phase et en quadrature d'échantillonnage par un circuit de récupération de porteuse 140. Lorsque la25 porteuse est récupérée dans un système, la fréquence et la phase sont récupérées. Suite à la récupération de porteuse, un échantillonneur vers le bas 150 échantillonne vers le bas le résultat sur la base de l'horloge de synchronisation récupérée 160. L'échantillonneur vers le bas 150 peut en30 option être placé avant le circuit de récupération de porteuse 140. Dans chacun des cas, la présente invention permet une récupération d'horloge de synchronisation avant la récupération de porteuse et économise alors le temps de traitement, la mémoire et le matériel, étendant alors la35 durée de vie de batterie et libérant de la puissance de traitement pour d'autres fonctions. De plus, dans un environnement de décalage à haute fréquence, comme un fort environnement de Doppler, la récupération de porteuse après la récupération d'horloge de synchronisation économise encore plus de temps de traitement. La Figure 2 illustre le circuit de récupération d'horloge de synchronisation, le circuit de récupération de porteuse et l'échantillonneur vers le bas selon un mode de mise en oeuvre de la présente invention. Le signal en phase10 d'échantillonnage I' et le signal en quadrature d'échantillonnage Q' sont reçus par un circuit d'amplitude ou d'élévation au carré 210 et un circuit d'amplitude ou d'élévation au carré 220 respectifs. Chacun des circuits d'amplitude ou d'élévation au carré 210 et 220 enlève le15 signe des signaux en phase et en quadrature d'échantillonnage à l'aide d'un certain nombre de techniques en option; de préférence, chacun des circuits d'amplitude ou d'élévation au carré 210 et 220 élève au carré le signal en phase d'échantillonnage I' et le signal20 en quadrature d'échantillonnage Q'. En option, les circuits d'amplitude ou d'élévation au carré 210 et 220 pourraient élever au cube ou autrement l'entrée à une exponentielle d'une puissance paire. Toute puissance paire enlèvera le signal de l'entrée. Une plus grande puissance amplifiera de25 plus grands signaux par rapport aux plus petits signaux et la puissance doit être choisie avec ce facteur d'amplification à l'esprit. En option, les circuits d'amplitude ou d'élévation au carré 210 et 220 peuvent effectuer une fonction de valeur absolue par redressement30 comme, par exemple, à l'aide d'une fonction de redressement en pleine onde. De façon mathématique, une telle amplitude serait obtenue par une fonction de valeur absolue. Les répartiteurs 227 et 228 répartissent chaque signal parmi le signal en phase I et le signal en quadrature Q à partir des circuits d'amplitude ou d'élévation au carré 210 et 220 vers une pluralité de registres à accumulateur 231, 233, 235, 237 et 239. Chacun de ces registres à accumulateur 231, 233, 235, 237 et 239 ajoute le signal en phase I et le signal en quadrature Q. Un certain nombre M de registres à accumulateur 231, 233, 235, 237 et 239 doit être égal au nombre d'échantillons pris par le convertisseur analogique/digital par symbole attendu. La longueur de symbole dépend des caractéristiques connues précédemment d'une impulsion à accès multiple à division dans le temps (TDMA) devant être reçue par l'étage de fréquence radio (R.F.) 110. Par conséquent, les répartiteurs 227 et 228 doivent répartir le signal en phase I et le signal en quadrature Q parmi un certain nombre M de registres à accumulateur 231, 233, 235,15 237 et 239. Chacun des registres à accumulateur 231, 233, 235, 237 et 239 accumule par sommation un certain nombre N d'échantillons. Le nombre N d'échantillons est égal de préférence au nombre de symboles par impulsion en attente.20 Pour des systèmes o le calage dans le temps d'une impulsion à la suivante est déterminant, le nombre N peut être plus grand que le nombre de symboles par impulsion en attente et les valeurs peuvent être cumulées dans les registres à accumulateur 231, 233, 235, 237 et 239 pour25 plus d'une impulsion. Cependant, pour d'autres systèmes, le nombre N doit être inférieur ou égal au nombre de symboles par impulsion. Dans des systèmes avec un retard de propagation variable dû aux distances variables entre les émetteurs et les récepteurs, le nombre N doit être inférieur ou égal au nombre de symboles par impulsion et les valeurs en peuvent être cumulées pour plus d'une impulsion. Les registres à accumulateur 231, 233, 235, 237 et 239 ajoutent alors les valeurs sur toute une impulsion en attente. Une sommation plus longue que le nombre N35 provoquerait la sommation de plus d'une impulsion et des 8 2734107 erreurs pourraient survenir lorsque des impulsions arrivent à des instants différents selon le système. Un sélecteur de maximum ou de minimum 240 sélectionne la sortie de sommation des registres à accumulateur 231, 233, 235, 237 et 239 possédant une valeur soit maximum soit minimum après le nombre N de sommations. Bien qu'une détection maximum par le sélecteur de maximum ou de minimum 240 soit préférée, une sélection minimum conduira, de même, à la connaissance du maximum car d'ordinaire, le minimum devance ou est en retard avec le maximum d'une quantité connue selon le type de récepteur mis en oeuvre. Par exemple, dans un récepteur mis en oeuvre avec un filtrage symétrique de symboles, la distance entre le minimum et le maximum est une valeur connue d'une moitié de temps de15 symbole. Le maximum pour un total de chaque sommation N identifie une horloge de symboles. L'horloge de synchronisation récupérée 270 est alors fournie par le sélecteur de maximum ou de minimum 240. Un échantillonneur vers la bas 250 et un circuit de récupération de porteuse 260 sont illustrés, de même, suite au circuit de récupération d'horloge de synchronisation 130 de la présente invention. L'horloge de synchronisation récupérée 270 est fournie à l'échantillonneur vers la bas 250 pour un échantillonnage vers le bas du signal en phase d'échantillonnage I' et du signal en quadrature d'échantillonnage Q'. Ensuite, la récupération de porteuse est effectuée par un circuit de récupération de porteuse 260. La Figure 3 illustre un mode de mise en oeuvre en option du circuit de récupération de porteuse puis d'échantillonnage vers le bas et de récupération de porteuse selon la présente invention. Le signal en phase d'échantillonnage I' et le signal en quadrature d'échantillonnage Q' sont, de préférence, élevés au carré 9 2734107 en amplitude dans les blocs d'amplitude ou d'élévation au carré 310 et 320. Le signal en phase I et le signal en quadrature Q résultants sont ensuite ajoutés dans un moyen de sommation 323 avant une répartition par un répartiteur 5 327. Un répartiteur peut être utilisé à la place de deux répartiteurs en ajoutant le signal en phase I et le signal en quadrature Q avant la répartition et la sommation additionnelle effectuée dans chaque registre à accumulateur dans le mode de mise en oeuvre de la Figure 2. Alors, un10 répartiteur 327 répartit le résultat de sommation X dans les registres à accumulateur 331, 333, 335, 337 et 339. Dans chacun du nombre M des registres à accumulateur 331, 333, 335, 337 et 339, le résultat de sommation X est ajouté un certain nombre N de fois avant la sélection d'un maximum par un sélecteur de maximum 340. Le sélecteur de maximum 340 sélectionne, de préférence, le maximum plutôt que le minimum et délivre une horloge de synchronisation récupérée 370. Un circuit d'échantillonnage vers le bas et de récupération de porteuse 350 échantillonne vers le bas et récupère la porteuse du signal en phase d'échantillonnage i' et du signal en quadrature d'échantillonnage Q'. L'échantillonnage vers le bas et la récupération de porteuse du circuit d'échantillonnage vers le bas et de récupération de porteuse 350 peuvent être effectués dans un25 ordre quelconque. Les techniques de traitement du signal de la présente invention, décrites en référence aux dessins annexés, sont, de préférence, mises en oeuvre dans un processeur de signal numérique (DSP) ou un autre microprocesseur. Néanmoins, de30 telles techniques pourraient être mises en oeuvre totalement ou partiellement selon des composants discrets. Bien que l'invention ait été décrite et illustrée dans la susdite description et les dessins annexés, on comprendra que cette description soit effectuée à titre35 d'exemple seulement et que de nombreuses variantes et modifications puissent être effectuées par l'homme de l'art sans sortir de l'esprit et du cadre de l'invention. Bien que la présente invention présente une certaine tolérance au décalage de Doppler, la présente invention fournit des5 avantages additionnels comme mentionné ci-dessus et peut être alors appliquée à tous les systèmes de communication radio indépendamment du besoin d'une tolérance au décalage de Doppler ou des erreurs d'oscillateur en fréquence comme des récepteurs de système de récepteur d'appel, cellulaire10 et de communication par satellite. 1l REVENDICATIONS 1. Dispositif pour la récupération d'horloge de synchronisation par symboles à partir d'un signal en phase et d'un signal en quadrature de réception présentant de 5 grandes possibilités en fréquence, dispositif caractérisé par: - un premier échantillonneur pour l'échantillonnage du signal en phase de réception selon des temps d'échantillonnage afin de fournir un signal en phase10 échantillonné; - un second échantillonneur pour l'échantillonnage du signal en quadrature de réception selon des temps d'échantillonnage afin de fournir un signal en quadrature échantillonné; - un premier circuit de détermination d'amplitude (210) couplé, de façon fonctionnelle, audit premier échantillonneur pour la réception du signal en phase échantillonné afin de fournir un premier signal représentant une amplitude du signal en phase de réception; - un second circuit de détermination d'amplitude (220) couplé, de façon fonctionnelle, audit second échantillonneur pour la réception du signal en quadrature échantillonné afin de fournir un second signal représentant une amplitude du signal en quadrature de réception; - Un répartiteur (227, 228) couplé, de façon fonctionnelle, audit premier circuit de détermination d'amplitude et audit second circuit de détermination d'amplitude pour répartir les premier et second signaux; - une pluralité de registres à accumulateur (231, 233, 235, 237, 239) couplés, de façon fonctionnelle, audit répartiteur pour le cumul des sommes des premier et second 12 2734107 signaux pour chacun des temps d'échantillonnage et pratiquement sur une longueur d'une impulsion en attente; - un circuit de détermination de maximum/minimum (240) couplé, de façon fonctionnelle, à ladite pluralité de registres à accumulateur (231, 233, 235, 237, 239) pour déterminer le registre à accumulateur possédant une somme parmi une plus grande somme et une plus petite somme afin de fournir un signal d'horloge récupéré; et un échantillonneur vers le bas (250) couplé, de façon fonctionnelle, audit circuit de détermination de maximum/minimum, audit premier échantillonneur et audit second échantillonneur pour l'échantillonnage vers le bas du signal en phase d'échantillonnage et du signal en quadrature d'échantillonnage sur la base du signal15 d'horloge récupéré. 2. Dispositif selon la revendication 1, caractérisé, de plus, par un moyen de sommation (323) couplé, de façon fonctionnelle, audit premier circuit de détermination d'amplitude, audit second circuit de20 détermination d'amplitude et audit répartiteur pour ajouter les premier et second signaux avant la répartition. 3. Dispositif selon la revendication 1, caractérisé en ce que: - ledit premier circuit de détermination d'amplitude (310) comprend un premier circuit de détermination d'exponentielle pour la réception du signal en phase de réception afin de fournir un premier signal représentant une puissance égalisée du signal en phase de réception; et - un second circuit de détermination d'amplitude (320) comprend un second circuit de détermination d'exponentielle pour la réception du signal en quadrature de réception afin de fournir un second signal représentant 13 2734107 une puissance égalisée du signal en quadrature de réception. 4. Dispositif selon la revendication 1, caractérisé en ce que: - ledit premier circuit de détermination d'amplitude (310) comprend un premier redresseur pour recevoir le signal en phase de réception afin de fournir un premier signal représentant une valeur absolue du signal en phase de réception; et - un second circuit de détermination d'amplitude (320) comprend un second redresseur pour recevoir le signal en quadrature de réception afin de fournir un second signal représentant une valeur absolue du signal en quadrature de réception. 5. Dispositif selon la revendication 1, caractérisé en ce que ladite pluralité de registres à accumulateur (231, 233, 235, 237, 239) consiste en un certain nombre de registres égal au nombre de temps d'échantillonnage par temps de symbole d'une impulsion en20 attente. 6. Dispositif selon la revendication 1, caractérisé en ce que ledit échantillonneur vers le bas comprend un étage de récupération de porteuse (350) couplé, de façon fonctionnelle, audit circuit de détermination de25 maximum/minimum, audit premier échantillonneur et audit second échantillonneur pour la récupération de porteuse sur la base du signal d'horloge récupéré, du signal en phase d'échantillonnage et du signal en quadrature d'échantillonnage. 7. Dispositif selon la revendication 1, caractérisé en ce que ledit dispositif est constitué par un radiotéléphone. 14 2734107 8. Procédé pour la récupération d'horloge de synchronisation par symboles à partir d'un signal en phase et d'un signal en quadrature de réception possédant de grandes possibilités en fréquence, procédé caractérisé par5 les étapes suivantes: a) l'échantillonnage du signal en phase de réception selon des temps d'échantillonnage afin de fournir un signal en phase d'échantillonnage; b) l'échantillonnage du signal en quadrature de réception selon un taux d'échantillonnage afin de fournir un signal en quadrature d'échantillonnage; c) la détermination d'un premier signal (210) représentant une amplitude du signal en phase de réception; d) la détermination d'un second signal (220) représentant une amplitude du signal en quadrature de réception; e) la répartition (227, 228) des premier et second signaux parmi une pluralité de registres à accumulateur (231, 233, 235, 237, 239); f) dans les registres à accumulateur (231, 233, 235, 237, 239), le cumul des sommes (231, 233, 235, 237, 239) des premier et second signaux pendant chaque temps d'échantillonnage et sur pratiquement une longueur d'une impulsion en attente; g) la détermination du registre à accumulateur (240) possédant une somme parmi une plus grande somme et une plus petite somme pour fournir un signal d'horloge récupéré; et h) l'échantillonnage vers le bas (250) du signal en phase d'échantillonnage et du signal en quadrature d'échantillonnage sur la base du signal d'horloge récupéré. 2734107 9. Procédé selon la revendication 8, caractérisé en ce que la répartition de ladite étape e) répartit sur la pluralité de registres à accumulateur (231, 233, 235, 237, 239) consistant en un certain nombre de registres égal au nombre de temps d'échantillonnage par symbole. 10. Procédé selon la revendication 8, caractérisé en ce que ladite étape h) comprend une étape hl) de récupération de porteuse sur la base du signal10 d'horloge récupéré, du signal en phase d'échantillonnage et du signal en quadrature d'échantillonnage.