FR 2723796 A1 19960223 FR 9410158 A 19940819 1 2723796 DISPOSITIF D'ESTIMATION DE MOUVEMENT La présente invention concerne un dispositif d'estimation de mouvement et de détermination de vecteurs mouvement dans un système de compression d'images à base de blocs de pixels. Le dispositif conforme à l'invention est utilisé notamment dans la compression d'images de télévision et dans des systèmes basés sur les standards ou futurs standards de compression MPEG (pour Motion picture expert group"). Un certain nombre de systèmes de compression d'images sont basés sur un traitement par blocs de pixels. Dans le cas de MPEG, les images sont divisées en blocs de 8*8 pixels, quatre blocs étant rassemblés en un macrobloc de 1616 pixels. Les blocs ou les macroblocs subissent divers traitements pour la réduction de la redondance entre images et à l'intérieur d'une même image. Un des traitements utilisés est l'estimation de mouvement. Ce procédé consiste à estimer le déplacement d'une partie de l'image courante par rapport à des images précédentes ou futures. On détermine ainsi un ou plusieurs vecteurs mouvement qui définissent le déplacement. Ces vecteurs mouvement permettent d'obtenir, à partir des images précédentes ou futures, une prédiction de l'image courante. On détermine alors la différence entre cette prédiction et l'image courante, et c'est cette différence qui est utilisée pour la suite de la compression. Actuellement, des vecteurs mouvement sont utilisés pour des images dites "inter" et "bidirectionnelles", mais peuvent l'être également pour des images dites 'intra', dans le but de réduire les effets d'éventuelles erreurs de transmission. L'estimation de mouvement est généralement effectuée pour chaque macrobloc. Dans ce qui suit, pour simplifier les explications, on associera un seul vecteur mouvement à chaque macrobloc, ce vecteur étant déterminé à partir d'une image précédente pour un macrobloc de l'image courante. En lieu et place d'une image précédente, on peut également utiliser une image de référence stockée dans l'encodeur, cette image correspondant à l'image décodée par un décodeur (c'est à dire une image tenant compte des pertes d'information dues à la compression). Une technique pour déterminer le "meilleur' macrobloc dans l'image de référence consiste à comparer le macrobloc courant à des blocs de taille semblable de l'image de référence. En tant que critère de comparaison, on définit une fonction d'erreur Err, calculée pour chaque position possible du macrobloc dans l'image de référence. La position donnant la plus faible valeur 2 2723796 pour la fonction Err déterminera le vecteur déplacement. Ce dernier peut avoir diverses précisions, suivant la capacité de calcul disponible et la bande passante réservée au codage des vecteurs mouvement. Une précision d'une fraction de pixel peut être implémentée par interpolation inter-pixel. Si les vecteurs mouvement sont limités en longueur, une fenêtre de recherche de taille appropriée est placée autour de la position définie par le macrobloc courant. Le calcul des vecteurs mouvement exige de grandes capacités de calcul, qui augmentent avec la précision désirée, la résolution de l'image, leur fréquence etc... Une fonction d'erreur classiquement utilisée est: Err(m,n) = j Y D(a(i, j) - b(i +m, j + n)) j J o i et j désignent des positions à l'intérieur d'un macrobloc, o m et n désignent les coordonnées d'un vecteur mouvement et o a et b désignent respectivement des valeurs de luminance de pixels du macrobloc courant et du macrobloc déplacé de la fenêtre ou image de recherche. La fonction D peut être par exemple D(x,y)= x-y. Pour plus d'informations sur l'utilisation de vecteurs mouvement dans la compression d'images aux normes MPEG, on se reportera à: Information technology, Generic coding of moving pictures and associated audio, Recommendation H.262 ISO/IEC 13818-2 (Video) Committee Draft of November 1993." L'invention a pour but de proposer un processeur de comparaison de blocs ("Block matching processor") possédant une architecture particulièrement avantageuse. L'invention a pour objet un dispositif d'estimation de mouvement par comparaison de blocs dans un système de compression d'images à base de blocs caractérisé en ce qu'il comprend: -N colonnes fois M lignes de moyens de calcul d'une fonction d'erreur (Err) entre deux valeurs, -N fois M moyens de mémorisation de valeurs représentant le bloc dont le mouvement est à estimer, 3 2723796 -N fois M moyens de mémorisation de valeurs représentant un bloc d'une fenêtre de référence, les deux moyens de mémorisation étant reliés respectivement aux moyens de calcul, -M moyens d'accumulation accumulant simultanément les valeurs de la fonction d'erreur pour une colonne de N éléments de calcul. Selon un mode de réalisation particulier, ledit dispositif comprend N lignes de M buffers (B) reliés en série, une bande de la fenêtre de référence se propageant colonne par colonne dans le réseau ainsi formé. Selon un mode de réalisation particulier, la sortie de chaque buffer est reliée à l'entrée d'un moyen de calcul de la fonction d'erreur. Selon un mode de réalisation particulier, le moyen de calcul calcule une fonction d'erreur à partir de la valeur en sortie du buffer et d'une valeur représentant le bloc dont le mouvement est à estimer. Selon un mode de réalisation particulier, le résultat du calcul de chacun des moyens de calcul est mémorisé dans un buffer. Selon un mode de réalisation particulier, tous les résultats mémorisés dans les buffers d'une même colonne sont accumulés par des additionneurs. Selon un mode de réalisation particulier, le résultat de l'addition pour une colonne est fourni à l'additionneur de la colonne suivante avec un retard qui tient compte de la propagation du bloc de la fenêtre de référence dans le réseau. Selon un mode de réalisation particulier, ledit retard est réalisé par des buffers en série entre les additionneurs. Selon un mode de réalisation particulier, les moyens de mémorisation de valeurs représentant le bloc dont le mouvement est à estimer mémorisent deux valeurs de pixels, une des deux valeurs étant multiplexée vers les moyens de calcul de la fonction d'erreur. Selon un mode de réalisation particulier, les deux valeurs représentent deux sous-blocs inférieur et supérieur d'un même bloc, les valeurs fournies en 4 2723796 entrée du réseau étant alternativement des valeurs représentant une sousbande et une sous-bande inférieure de la fenêtre de référence, ce fonctionnement étant dit fonctionnement en mode entrelacé. Selon un mode de réalisation particulier, ledit dispositif comporte des moyens d'addition des valeurs cumulées de la fonction d'erreur correspondant à ces deux sous-blocs. Selon un mode de réalisation particulier, lors du mode entrelacé, un retard supplémentaire d'un cycle de calcul est introduit entre les additionneurs. Selon un mode de réalisation particulier, la fonction d'erreur est une fonction de distance. Selon un mode de réalisation particulier, chaque ligne de buffers est alimentée par des moyens de mémorisation d'une ligne de la fenêtre de référence. Selon un mode de réalisation particulier, lesdits moyens de mémorisation sont des piles premier entré premier sorti. Selon un mode de réalisation particulier, il y a au moins N + 1 moyens de mémorisation de lignes, et que lorsque N desdits moyens alimentent les N lignes de buffers, les moyens de mémorisation supplémentaires sont chargées avec des valeurs correspondant aux lignes qui diffèrent entre la bande de la fenêtre de référence mémorisée dans lesdites N moyens de mémorisation de lignes et la bande dont le traitement est immédiatement consécutif. Selon un mode de réalisation particulier, il comprend un circuit de commutation entre les moyens de mémorisation de lignes et le réseau de buffers, lesdits moyens de commutation reliant les moyens de mémorisation de lignes aux lignes appropriées de buffers. L'invention a aussi pour objet un dispositif de calcul de vecteurs mouvement dans un système de compression d'images mettant en oeuvre le dispositif exposé ci-dessus, caractérisé en ce qu'il comprend des moyens d'entrée, des moyens de sortie, des moyens de contrôle associés à une mémoire, 2723796 des moyens de mémorisation de parties d'images courantes et d'images de référence, des moyens d'adressages desdits moyens de mémorisation, des moyens de calcul de fonctions d'erreur entre les parties d'images courantes et les parties d'images de référence, et des moyens d'interfaçage avec lesdits moyens de contrôle. Selon un mode de réalisation particulier, les moyens d'entrée sont des ports d'entrée servant à charger des données représentant lesdites images dans les moyens de mémorisation par l'intermédiaire d'un bus de données. Selon un mode de réalisation particulier, lesdites données sont relues pour être fournies aux moyens de calcul de fonctions erreur. Selon un mode de réalisation particulier, il comprend des moyens de programmation des moyens de contrôle. Selon un mode de réalisation particulier, les moyens de calcul des fonctions d'erreur comprennent un réseau systolique de N fois M cellules. Selon un mode de réalisation particulier, ledit réseau systolique est alimenté en données par l'intermédiaire d'un banc d'au moins N mémoires. D'autre part, I'invention a aussi pour objet un système complet de compression d'image comportant au moins un des dispositifs précédents. D'autres caractéristiques et avantages de l'invention apparaîtront à travers la description d'un exemple de réalisation particulier non limitatif illustré par les figures jointes, parmi lesquelles: - la figure 1 représente un diagramme fonctionnel d'un processeur d'estimation de mouvement conforme à l'exemple de réalisation de l'invention, - les figures 2a et 2b représentent schématiquement la stratégie de comparaison employée suivant l'exemple de réalisation, - la figure 3 représente un diagramme fonctionnel d'un réseau systolique conforme à l'exemple de réalisation, la figure 4 représente un diagramme fonctionnel d'une cellule dite "S" du réseau systolique de la figure 3, 6 2723796 - la figure 5 représente un diagramme fonctionnel d'un réseau systolique simplifié conforme à l'invention permettant l'illustration du fonctionnement en mode non-entrelacé, - la figure 6 représente un diagramme fonctionnel d'un réseau systolique simplifié conforme à l'invention permettant l'illustration du fonctionnement en mode entrelacé, - la figure 7 représente un diagramme fonctionnel du coprocesseur suivant une première variante de l'exemple de réalisation, - la figure 8 représente un diagramme fonctionnel du coprocesseur suivant une première variante de l'exemple de réalisation. Le dispositif conforme à l'invention permet de calculer différents types de vecteurs mouvement, suivant les exigences du standard MPEG: vecteurs pour trames ou images, vecteurs d'une image précédente vers l'image courante ou d'une image future vers l'image courante (respectivement 'forward vectors' et 'backward vectors" en terminologie anglo-saxonne)... . Par la suite, pour la clarté des explications, exemple sera pris sur des vecteurs d'une image précédente vers l'image courante. Bien entendu, I'invention n'est pas limitée à l'exemple de réalisation présenté. La figure 1 illustre de manière fonctionnelle un processeur d'estimation de mouvement 101. Le processeur 101 comprend un contrôleur RISC 102 (RISC signifiant:"Reduced Instruction Set Computer"), un coprocesseur à réseau systolique 103, trois ports d'entrée indépendants 104, 105, 106 pour charger les images, un port de sortie 107 pour fournir les vecteurs mouvement, ainsi qu'une RAM et une ROM locales (référencées respectivement par 108 et 109). La présence de plusieurs port d'entrée indépendants permet de travailler sur autant de source vidéo indépendantes. Selon une variante de réalisation, chaque port d'entrée est muni d'un circuit de souséchantillonnage pour la mise en oeuvre d'une estimation de mouvement hiérarchisée. Les différents sous-ensembles mentionnés communiquent à travers un bus de données 111 qui est entre autres connecté à une mémoire externe DRAM 110. Une unité de gestion de mémoire 112 règle la circulation des données entre les mémoires locales. Les données correspondant aux images (de référence ou courantes) sont acheminées vers la mémoire dynamique 110. Elles 7 2723796 sont ensuite relues pour être soumises en temps utile au coprocesseur 103. Les vecteur mouvement calculés par le coprocesseur 103 sont renvoyés vers la mémoire dynamique 110 à travers une mémoire tampon MV BUFF 114. Au moment opportun, ces vecteurs sont relus et transmis par l'intermédiaire du port S de sortie 107. Le processeur 101 est également muni d'une interface micro- processeur 115 destiné à la programmation et la configuration du contrôleur RISC 102, par téléchargement de code et de paramètres de calcul. Les vecteurs mouvement stockés dans la mémoire dynamique 110 sont également accessibles à travers l'interface 1 1 5. Une unité MAX-AVR 113 calcule le vecteur mouvement moyen et le vecteur mouvement maximal pour chaque image. Le contrôleur RISC 102 est, selon le présent exemple, un processeur à 19 bits comportant 62 registres et une mémoire de données de 64 mots. Le contrôleur 102 a pour rôle de gérer les requêtes des différentes unités du processeur 101 et de les activer en temps utile. Le contrôleur RISC 102 est connecté à la RAM locale 108 et à la ROM locale 109, cette dernière contenant des routines couramment utilisées. Par la suite, nous décrirons tout d'abord le fonctionnement d'un réseau systolique unique. Ceci permettra de mieux comprendre le fonctionnement du coprocesseur 103 qui associe 108 de ces réseaux. La figure 2a illustre la circulation de l'information dans le réseau systolique. La fonction de base du réseau est de comparer un bloc de pixels courant au contenu d'une fenêtre de référence. Le bloc courant est stocké dans le réseau systolique 201. La fenêtre de référence est acheminée par bandes vers le réseau. Pour chaque position possible, la fonction d'erreur Err est calculée. Un élément 202 détermine la plus petite valeur de la fonction d'erreur et le vecteur mouvement correspondant. La figure 2b illustre la méthode de détermination des bandes à fournir au réseau systolique. Chaque bande a un nombre de lignes de pixels qui correspond au nombre de lignes du réseau (4 suivant le présent exemple). La première bande contient les quatre premières lignes de la fenêtre de référence. Lorsque la première bande a été totalement traitée, le traitement est poursuivi avec la bande suivante, qui contient les trois dernières lignes de la première 8 2723796 bande, ainsi que la ligne immédiatement consécutive à cette première bande. Chaque bande est donc décalée d'une ligne par rapport à la bande précédente. Chaque bande est fournie au réseau systolique colonne par colonne. Le bloc courant, ayant le même nombre de lignes que chaque bande, est ainsi comparé à tous les blocs de même taille de chaque bande. Finalement, le bloc courant aura été comparé à tous les blocs de même taille de la fenêtre de référence. On notera que deux bandes diffèrent seulement d'une ligne de pixels. Cette redondance sera mise à profit plus loin pour limiter le chragement des données à partir de la mémoire 10. La figure 3 illustre un réseau systolique de quatre lignes et de cinq colonnes. Ce réseau comprend des cellules dites "S", des buffers "B", des additionneurs wAdd", des cellules de dérivation 301 et une cellule de dérivation finale 302. Les cellules S exécutent le calcul I a-b 1, o a et b sont respectivement les valeurs d'un pixel du bloc courant et d'un pixel de la fenêtre de référence. La sortie de chaque cellule S d'une même ligne est reliée par un buffer B à l'entrée de la cellule S suivante. Un buffer B est également présent devant chaque première cellule S d'une ligne. Les valeurs de pixels b se propagent d'un buffer à un buffer suivant sur une même ligne à chaque cycle. Les buffers maintiennent les valeurs b pendant que les cellules S effectuent leurs calculs. Chaque cellule S possède aussi une sortie C, qui fournit le résultat de l'opération la-bi. Les sorties C sont également connectées à des buffers B. Tous les buffers B d'une même colonne sont reliés à un même additionneur Add. Il y a donc autant d'additionneurs que de colonnes. La sortie d'un additionneur est reliée à l'entrée de l'additionneur suivant par trois buffers B en série. Suivant le mode de fonctionnement choisi, le dernier de ces trois buffers est ou non court-circuité par une cellule de dérivation 301. La cellule de dérivation finale fournit soit une valeur de la fonction d'erreur à chaque cycle en fonctionnement normal non-entrelacé, soit une valeur de la fonction d'erreur tous les deux cycles en mode entrelacé. Dans ce dernier cas, I'additionneur intégré dans cette cellule de dérivation finale 302 additionne deux valeurs consécutives de la fonction d'erreur. 9 2723796 Selon une variante de réalisation, les additionneurs Add sont réalisés à l'aide d'additionneurs à trois entrées à sauvegarde de retenue ("Three input carry save adders") La figure 4 représente plus en détail les fonctions d'une cellule S. La cellule S comprend une entrée 401, une sortie 402 reliée directement à l'entrée 401, une unité de calcul 403 possédant deux entrées dont l'une est reliée à l'entrée 401 et l'autre à la sortie d'un multiplexeur 404 permettant de sélectionner par l'intermédiaire d'un ligne de sélection 405 soit le contenu d'un buffer 406, soit le contenu d'un buffer 407. Les entrées des buffers 406 et 407 sont également reliées à l'entrée 401 de la cellule. Chacun des deux buffers contient une valeur de pixel d'un bloc courant. Ces valeurs sont chargées à travers l'entrée 401 au moment opportun. Les circuits de commande des buffers sont classiques et ne seront pas illustrés plus en détail. La présence en parallèle de deux buffers permet antre autres de stocker en même temps deux blocs courants dans un seul réseau systolique. Ainsi, deux comparaisons pourront être effectuées pour une même position dans la fenêtre de référence. On réduit ainsi la quantité de données transitant entre la mémoire dynamique 10 et le coprocesseur 3. La présence de deux buffers dans chaque cellule S permet d'autre part un fonctionnement dit entrelacé qui permet de doubler le nombre de lignes du bloc courant par rapport au nombre de lignes du réseau systolique. Ce fonctionnement sera abordé plus loin. L'unité de calcul fournit la valeur absolue de la différence des deux valeurs présentes à ses entrées. On notera que dans le cadre de cet exemple, les valeurs b des pixels de la fenêtre de référence sont stockées dans les buffers B entre les cellules S, tandis que les valeurs a des pixels du ou des blocs courants sont stockées dans les buffers des cellules S. On notera également que les fonctions d'accumulation des résultats intermédiaires produits par les cellules S est réalisé entièrement par les additionneurs en bas de chaque colonne de cellules S. Le fonctionnement normal (non entrelacé) du réseau systolique sera expliqué à l'aide du schéma de la figure 5. Ce schéma représente un réseau systolique comprenant une seule ligne et huit colonnes. Le fonctionnement d'un réseau avec un plus grand nombre de lignes est tout à fait similaire, les résultats en sortie de chaque cellule S (sortie S) se présentant au même moment aux additionneurs. Dans le cadre du fonctionnement normal, seulement deux buffers B sont nécessaires entre chaque additionneur en bout de colonne. Pour la clarté du schéma, le troisième buffer et la cellule de dérivation ne sont pas illustrés. Les valeurs de pixel a sont déjà mémorisées dans le réseau. Une valeur b est présentée à l'entrée du réseau à chaque cycle. Le tableau 1 représente l'évolution des sorties C sur un certain nombre de cycles. Cycle CO Cl C2 C3 C4 cs C6 C7 --- --- --- --- -_-- --- _ I1 I b0-01 -- --- --- ---. ... 2 I bl-aOI bO-al I- ---.... . . ... --- 3 b2-aO I bl-al! IbO-a21 __- ---. ---. ... 4 1Ib3-aOI Ib2-all Ibl-a2] lbO-a31..... Tb4-aOi ib3-al T b2-a2 _ bl-a3 _ bO-a4 -- ---.. 6 I bS-aOl b4-al 1b3-a21 Ib2-a31 bl-a4l IbO-aS5 --- 7 Ib6-aO IbS-al I b4-a21 1b3-a31 Ib2-a41] Ibl-a51 IbO-a6 --- 8 Ib7-aOI Ib6-all Ib5-a21 Tb4-a3I 1b3-a41 Ib2-a5I Ibl-a61 IbO-a7 9 1b8-aOT 1b7-al [ b6-a21 {b5-a3 1 b4-a4 1 b3-a51 [b2-a6[ Ibl-a71 Ib9-aOI -b8-al' Ib7-a2 Ib6-a31 I rbs-a4 ib4-a K b3-a64 I-7 il IblO-aOI lb9-all 1b8-a21 b7-a31 I b6-a41 b5-a51 b4-a61 lb3-a7 12 Ibll-aO[ IblO-all 1b9-a2[ lb8-a31 1b7-a41 1b6-a5 1 b5-a61 fb4-a7 13 Ibl2-aO Ib ll-al IblO-a21 Fb9-a31 Ib8-a41 I b7-a5 | b6-a6| rb5-a7[ 14 Ib13-aOT Tbl2-all I [bll-a2l fblO-a31 1b9-a41 ibS-aS 1b7-a61 Ib6-a7 Ib14-aO[ Ib3-all lb12-a21 bll-a31 blO-a41 lb9-a51 lb8-a6f Ib7-a7 Tableau 1 Pendant le cycle 0, la valeur bO est mémorisée dans le premier buffer B (référence 501) en entrée du réseau. Ce n'est qu'au cycle 1 que le résultat fourni par la première cellule S est mémorisé dans le buffer 502 en sortie CO. Pendant le cycle 1, la valeur bO est également mémorisée par le second buffer B 503. A un moment donné du fonctionnement du réseau, on devra retrouver à la sortie du dernier additionneur la somme de toutes valeurs absolues des il 2723796 différences correspondant une position donnée du bloc courant (en l'occurrence une ligne de 8 pixels) dans la fenêtre de référence. Les résultats qui doivent s'ajouter au niveau de additionneurs pour la première ligne de la fenêtre de référence sont indiqués en gras dans le tableau. Cette fonction d'accumulation conditionne le retard introduit par les buffers 504 entre les additionneurs. On voit facilement que l'on doit introduire un retard de deux cycles pour que la propagation des résultats au niveau des additionneurs se fasse de manière adéquate. Ceci explique la présence de deux buffers entre chaque additionneur. Chaque buffer introduit un retard d'un cycle. Dit d'une autre façon, les deux buffers 504 et 505 entre les deux premiers additionneur annullent le retard introduit par les buffers 501 et 502. Au bout du quinzième cycle, la valeur de la fonction Err pour la première position possible du bloc courant est présente à la sortie 506 du réseau. On notera que lors de ce fonctionnement, seul une des deux valeurs a mémorisée dans chaque cellule S est utilisée. Selon une variante de réalisation, un seul buffer de mémorisation des valeurs de pixel du bloc courant est utilisé dans chaque cellule S. La figure 6 et le tableau 7 illustrent le fonctionnement d'un réseau systolique en mode dit entrelacé. Ce mode permet de déterminer des fonctions d'erreur pour des blocs courants comportant un nombre de lignes égal au double du nombre de lignes du réseau systolique. Ceci est réalisé simplement en ajoutant un buffer supplémentaire dans chaque cellule S ainsi qu'un buffer supplémentaire entre chaque additionneur. La figure 6 est similaire à la figure 5, en dehors du fait qu'un buffer supplémentaire est inséré entre chaque paire d'additionneurs. D'autre part, chaque cellule S comporte les deux buffers internes illustrés à la figure 4. Pendant les cycles pairs, le contenu du premier buffer de chaque cellule S est multiplexé vers l'unité de calcul correspondante, tandis que le contenu du second buffer est utilisé lors des cycles impairs. Le bloc courant de taille double est séparé en deux sous-blocs a et a' superposés verticalement. Le premier sous-bloc a est stocké dans les premiers buffers de chaque cellule S, tandis que le second sous-bloc a' est stocké dans les seconds buffers de chaque cellule S. 12 2723796 La bande de la fenêtre de référence possède de manière identique un nombre de lignes doublé. Elle comprend une sous-bande supérieure b et une sous-bande inférieure b'. Pendant un cycle pair, une colonne de la sous-bande b est présentée à l'entrée du réseau systolique, tandis qu'une colonne de b' est présentée pendant les cycles impairs. Le tableau 2 donne l'état des sorties c après chaque cycle. De même que précédemment, les caractères gras indiquent les résultats intermédiaires qui devront s'additionner pour former une fonction d'erreur correspondant à un sous-bloc. L'alternance entre les deux sous-blocs et les deux sous-bandes introduit, par rapport à un fonctionnement non-entrelacé, un délai supplémentaire d'un cycle entre la présence à la sortie d'un additionneur de l'erreur cumulée correspondant à une position donnée et la présence du résultat intermédiaire correspondant à l'entrée de l'additionneur suivant. Pour cette raison, un troisième buffer est inséré entre chaque paire d'additionneurs. Le dernier additionneur 601 du réseau de la figure 6 est relié d'une part à une première entrée d'un additionneur 602, d'autre part à un buffer 603 dont la sortie est reliée à la deuxième entrée de l'additionneur 602. La fonction d'erreur correspondant à un sous-bloc est fournie à la sortie de l'additionneur 601 à chaque cycle (une fois le réseau correctement initialisé). Le tableau 2 montre que la valeur fonction d'erreur correspondant au sous-bloc a' est en retard d'un cycle sur celle correspondant au sous-bloc a. Il faut additionner les deux valeurs pour obtenir la valeur de la fonction d'erreur correspondant au bloc entier a+a'. Pendant un premier cycle, la valeur correspondant à a est mémorisée dans le buffer 603. Au cycle suivant, la valeur correspondant au bloc a' est présente en sortie de l'additionneur 601. L'additionneur 602 effectue la somme. Un résultat valide est donc présent à la sortie de l'additionneur 602 tous les deux cycles. Ce fonctionnement en mode dit entrelacé est très interessant car il permet de réduire le nombre de lignes du réseau, ainsi que le nombre de mémoires locales (voir plus loin). Selon une variante de réalisation, le réseau systolique est conçu pour traiter des blocs courants possédant un nombre de lignes égal à N fois le nombre de lignes du réseau, o N est un entier supérieur à 2. !Cycle CO Ci _C2 C3 C4 C5 C6 C7 _ bo-ao I -- --- --- --- --- ______ 2 bO'-aO'l IbO-al - -----..... ---.. - 3 [bl-aOI I bO'-al'I bO-a1 --.. ---... ---- 4 I bl'-aO' It bl-all I bO'-a2' bO-a3 ---. --- --- I b2-aOI Ibl'-al'l Ibl-a2 [ IbO-a3' lbO-a4 6 Ib2'-aO'1[b2-al I bl'-a2'[]bl-a3 Ibo'-a4' lbO-a5.. 7 Ib3-aOI [b2'-al'l [b2-a21 Ibl'-a3'l Ibl-a41 IbO'-a5'1 IbO-a6[ --- 8 |b3'-aO' b3-al I 1b2'-a2'1Ib2-a31I bl'-a4'IIbl-aS5 IbO'- a6'1IbO-a7 9 Ib4-aOI Tb3'-all 1b3-a21 1b2'-a3'1 1b2-a41 Ibl'- a5'l Ibl-a61 [bO'-a7' b4'-aO'I Jb4-al I b3'-a2'1 Ib3-a31 1b2'- a4'- fb2-a51 Tbl'-a6'] Tbl-a7 1l Tb5-aOI 4b4'-aI'l [b4-aL 1b3'- a3'] lb3-a4 1 b2'-aS'l [b2-a6 Tbl'-a7'I 12 Ib'-a' bS-all b4- [b4-a35 ['-aO' b5-a -4'l fb4- b3 -a5 [ b2'-a6' 1 b2-a713 Ib6-aOI fbS'-al'r IbS-a2 Ib4'-a3' Fb4-a4[ [b3'-a5'l Ib3-a6[ [b2'-a7'I 14 Ib6'-aO'1 Ib6-al IFbS'-a2'1 ib5-a31 [b4'-a4' Ib4-a5[ b3'-a6'I Ib3-a7 [b7-aOI Ib6'-al'[1 b6-a2 Ib5'-a31 [bS-a41 1Ib4'-a5'l 1 b4-a61 Fb3'-a7'l 16 Ib7'-aO'l I b7-all I b6'-a2'1 [b6-a31 [b5'-a4' IlbS-aS I b4'-a6' I b4-a7 Tableau 2 La figure 7 représente schématiquement le coprocesseur suivant une première variante de l'exemple de réalisation. Selon cette variante, le coprocesseur comprend dix piles premier entré premier sorti (piles FIFO) 701 à 710, reliées en parallèle sur le bus de données 11. Le nombre de mots de données par FIFO détermine le nombre de colonnes de pixels de la fenêtre de recherche. Les sorties des piles 701 à 710 sont reliées à un circuit de commutation 712 possédant dix entrées et huit sorties 714 à 721. Le circuit 712 permet de connecter la sortie de n'importe laquelle des dix FIFOs sur n'importe laquelle des huit sorties du circuit. Chaque FIFO contient une ligne entière de la fenêtre de recherche. Les huit FIFOs connectées à une sortie à un moment donné correspondent aux lignes de la bande de la fenêtre de recherche traitée. Les deux FIFOs supplémentaires non connectées sont chargées par l'intermédiaire du bus de données à partir des données stockées dans la mémoire 10. Les données chargées correspondent aux lignes de la fenêtre de recherche qui diffèrent par rapport aux bandes en cours de traitement. 14 2723796 Supposons par exemple que la première bande de huit lignes L1 à L8 d'une fenêtre de recherche est contenue dans les FIFOs 701 à 708. Pendant le traitement de ces huit lignes, la ligne L9 est chargée dans la FIFO 709. Lorsque le traitement de la première bande est terminé, la ligne L1 stockée dans la FIFO 701 devient inutile. La seconde bande contient en effet les lignes L2 à L9. Le traitement de cette seconde bande peut donc commencer sans temps mort, puisque la bande complète est présente dans les FIFOs. Le circuit de commutation aura pour charge de rétablir le bon ordre des lignes mémorisées avant présentation aux réseaux systoliques 722 à 725. Dans le cas o les bandes ont huit lignes, neuf FIFOs sont suffisantes pour le fonctionnement décrit. La dixième FIFO est utilisée par exemple lorsqu'on traite deux bandes de quatre lignes en parallèle. Selon la présente variante, quatre réseaux systoliques 722 à 725 de quatre lignes et de seize colonnes chacun sont connectés aux sorties du circuit de commutation. Par convention, on dira que la sortie 714 représente la ligne supérieure d'une bande de huit lignes, tandis que la sortie 721 représente la ligne inférieure. Les premier et troisième réseaux (respectivement 722 et 724) sont connectés aux quatre sorties supérieures 714 à 717, tandis que les second et quatrième réseaux (respectivement 723 et 725) sont connectés aux quatre sorties inférieures 718 à 721. La disposition ci-dessus permet de traîter de façon flexible des blocs courants de tailles différentes. On peut en effet considérer les quatre réseaux de différentes manières: Huit réseaux de 4*8 éléments, chaque réseau de 4*16 éléments traîtant deux blocs courants de 4*8 éléments; Quatre réseaux de 8*8 éléments; Deux réseaux de 8*16 éléments; Deux réseaux de 16*16 éléments. Dans ce dernier cas, les réseaux travaillent en mode entrelacé, seulement huit sorties étant disponibles et non seize. Les huit sorties fourniront alternativement des colonnes de huit pixels d'une bande supérieure et d'une bande inférieure de la fenêtre de référence. 2723796 Il est bien sûr envisageable d'utiliser seize FIFOs au lieu de huit (sans compter les FIFOs nécessaires au chargement de la ligne suivante). Comme il a été dit précédemment, la profondeur des FIFOs détermine la largeur de la fenêtre de référence. Dans le cas o l'on travaille avec des réseaux de 4*8 éléments, il est possible de grouper les FIFOs par deux et de stocker dans chaque paire de FIFOs l'équivalent d'une ligne de pixels de longueur double. La figure 7 indique d'autre part sous la forme de flèches la façon de grouper les résultats de calcul à la sortie de chaque réseau de 4*16 éléments suivant le mode de fonctionnement. La figure 8 illustre une seconde variante de l'exemple de réalisation. Neuf FIFOs (regroupés sous la référence 801) alimentent un circuit de commutation 802. Le coprocesseur suivant le présent exemple comporte huit réseaux systoliques 803 à 810 de 4*8 éléments. En fait, deux réseaux 4*8 en cascade de la figure 8 équivalent à un réseau 4*16 de la figure 7. La figure 8 permet de mieux illustrer le cheminement des résultats de calcul de chacun des réseaux lorsque huit blocs courants de 4*8 sont traités en parallèle. Exemple sera pris sur les deux réseaux supérieurs 803 et 804. Le résultat final (c'est à dire la valeur de la fonction d'erreur) à la sortie du réseau 803 est transmis directement au réseau 804. Suivant que l'on travaille avec huit blocs courants de 4*8 ou quatre blocs courants de 8*8, ce résultat à la sortie du réseau 803 doit ou non être disponible pour un traitement ultérieur. Dans le cas o l'on travaille avec 8 blocs courants de 4*8 pixels, ce résultat sera nécessaire pour la détermination du vecteur mouvement du bloc courant traité par le réseau 803. Selon la présente variante de réalisation, une cellule M est associée à chaque réseau de 4*8 éléments. Chaque cellule M détermine la valeur minimale de la fonction d'erreur en sortie d'un des réseaux, et garde en mémoire les coordonnées du vecteur mouvement correspondant. Les résultats sont communiqués à travers un bus de données spécifique 811. Les sorties des réseaux 803, 804, 807 et 808 sont connectés chacun à l'entrée d'un multiplexeur à deux entrées, dont la sortie est connectée à l'entrée de la cellule M associée. La sortie de chacun des mêmes réseaux est aussi connectée à l'entrée d'un additionneur à deux entrées qui reçoit sur son 16 2723796 autre entrée la sortie du réseau immédiatement inférieur. Pour les réseaux 803, 804, 807 et 808, il s'agit respectivement des sorties des réseaux 805, 806, 809 et 810. Lorsque le processeur travaille sur huit blocs courants, la sortie de chaque réseau est directement reliée à la cellule M associée. Chaque cellule M détermine alors de façon autonome la valeur minimale de la fonction d'erreur et le vecteur mouvement. Il en résulte huit vecteurs distincts. Lorsque le processeur travaille sur quatre blocs de 8*8 pixels, les multiplexeurs commutent pour que l'une des cellules M associées avec deux réseaux superposés travaillant sur le même bloc reçoive la somme des valeurs des fonctions d'erreur calculées par ces deux réseaux. Seul le vecteur déterminé par la cellule recevant cette somme sera pris en compte ultérieurement. La commutation des multiplexeurs est commandée par le contrôleur 2 de la figure 1. 17 2723796 REVENDICATIONS 1. Dispositif d'estimation de mouvement par comparaison de blocs dans un système de compression d'images à base de blocs caractérisé en ce qu'il comprend: -N colonnes fois M lignes de moyens de calcul (S, 403) d'une fonction d'erreur (Err) entre deux valeurs, -N fois M moyens de mémorisation (S, 406) de valeurs (a) représentant le bloc dont le mouvement est à estimer, -N fois M moyens de mémorisation (B) de valeurs (b) représentant un bloc d'une fenêtre de référence, les deux moyens de mémorisation étant reliés respectivement aux moyens de calcul (S, 403) -M moyens d'accumulation (Add) accumulant simultanément les valeurs de la fonction d'erreur pour une colonne de N éléments de calcul (S. 403). 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend N lignes de M buffers (B) reliés en série, une bande de la fenêtre de référence se propageant colonne par colonne dans le réseau ainsi formé. 3. Dispositif selon la revendication 2, caractérisé en ce que la sortie de chaque buffer (B) est reliée à l'entrée d'un moyen de calcul de la fonction d'erreur (S, 403). 4. Dispositif selon la revendication 3, caractérisé en ce que le moyen de calcul (S, 403) calcule une fonction d'erreur à partir de la valeur (b) en sortie du buffer (B) et d'une valeur (a) représentant le bloc dont le mouvement est à estimer. 5. Dispositif selon la revendication 4, caractérisé en ce que les résultat du calcul de chacun des moyens de calcul (S, 403) est mémorisé dans un buffer. 6. Dispositif selon la revendication 5, caractérisé en ce que tous les résultats mémorisés dans les buffers d'une même colonne sont accumulés par des additionneurs (Add). 18 2723796 7. Dispositif selon la revendication 6, caractérisé en ce que le résultat de l'addition pour une colonne est fourni à l'additionneur (Add) de la colonne suivante avec un retard qui tient compte de la propagation du bloc de la fenêtre de référence dans le réseau. $ 8. Dispositif selon la revendication 7, caractérisé en ce que ledit retard est réalisé par des buffers (B) en série entre les additionneurs (Add). 9. Dispositif selon l'une des revendications précédentes caractérisé en ce que les moyens de mémorisation (S) de valeurs représentant le bloc dont le mouvement est à estimer mémorisent deux valeurs de pixels (406, 407), une des deux valeurs étant multiplexée (404, 405) vers les moyens de calcul de la fonction d'erreur (403). 10. Dispositif selon la revendication 9, caractérisé en ce que les deux valeurs représentent deux sous-blocs inférieur et supérieur d'un même bloc, les valeurs fournies en entrée du réseau étant alternativement des valeurs représentant une sous-bande et une sous-bande inférieure de la fenêtre de référence, ce fonctionnement étant dit fonctionnement en mode entrelacé. 11. Dispositif selon la revendication 10, caractérisé en ce que ledit dispositif comporte des moyens d'addition (302) des valeurs cumulées de la fonction d'erreur correspondant à ces deux sous-blocs. 12. Dispositif selon l'une des revendications 10 ou 11, caractérisé en ce que lors du mode entrelacé, un retard supplémentaire d'un cycle de calcul est introduit entre les additionneurs (Add). 13. Dispositif selon l'une des revendications précédentes, caractérisé en ce que la fonction d'erreur est une fonction de distance. 14. Dispositif selon l'une des revendications 2 à 13, caractérisé en ce que chaque ligne de buffers est alimentée par des moyens de mémorisation (701 à 710, 801) d'une ligne de la fenêtre de référence. 15. Dispositif selon la revendication 14, caractérisé en ce lesdits moyens de mémorisation (701 à 710, 801) sont des piles premier entré premier sorti. 19 2723796 16. Dispositif selon l'une des revendications 14 ou 15, caractérisé en ce qu'il y a au moins N+1 moyens de mémorisation (701 à 710, 801) de lignes, et que lorsque N desdits moyens alimentent les N lignes de buffers, les moyens de mémorisation supplémentaires sont chargées avec des valeurs correspondant aux lignes qui diffèrent entre la bande de la fenêtre de référence mémorisée dans lesdites N moyens de mémorisation de lignes et la bande dont le traitement est immédiatement consécutif. 17. Dispositif selon l'une des revendications 14 à 16, caractérisé en ce qu'il comprend un circuit de commutation (712) entre les moyens de mémorisation de lignes (701 à 710, 801) et le réseau de buffers, lesdits moyens de commutation reliant les moyens de mémorisation de lignes aux lignes appropriées de buffers. 18. Dispositif de calcul de vecteurs mouvement dans un système de compression d'images mettant en oeuvre le dispositif conforme à l'une des revendications précédentes, caractérisé en ce qu'il comprend des moyens d'entrée (104, 105, 106), des moyens de sortie (107), des moyens de contrôle (102) associés à une mémoire (108, 109), des moyens de mémorisation de parties d'images courantes et d'images de référence (110), des moyens d'adressages (112) desdits moyens de mémorisation, des moyens de calcul de fonctions d'erreur (103) entre les parties d'images courantes et les parties d'images de référence, et des moyens d'interfaçage (115) avec lesdits moyens de contrôle. 19. Dispositif selon la revendication 18, caractérisé en ce que les moyens d'entrée sont des ports d'entrée servant à charger des données représentant lesdites images dans les moyens de mémorisation (110) par l'intermédiaire d'un bus de données. 20. Dispositif selon l'une des revendications 18 à 19, caractérisé en ce que lesdites données sont relues pour être fournies aux moyens de calcul de fonctions erreur (103). 21. Dispositif selon l'une des revendications 18 à 20, caractérisé en ce qu'il comprend des moyens de programmation (115, 108) des moyens de contrôle (102). 22. Dispositif selon l'une des revendications 18 à 21, caractérisé en ce que les moyens de calcul des fonctions d'erreur (103) comprennent un réseau systolique de N fois M cellules. 23. Dispositif selon la revendication 22, caractérisé en ce que ledit réseau systolique est alimenté en données par l'intermédiaire d'un banc d'au moins N mémoires. 24. Système de compression d'image, caractérisé en ce qu'il comporte un dispositif selon l'une quelconque des revendications précédentes.