FR 2714775 A1 19950707 FR 9316032 A 19931230 CAPACITÉ COMMIANDÉE EN TENSION La présente invention ccncerne les oscillateurs sinu- soidaux commandés en tension, et plus particulièrement une capa- cité comnandée en tension utilisée dans de tels oscillateurs. La figure 1 représente schématiquement un oscillateur sinusoïdal comnandé en tension classique 10, du type à capacité commandée en tension. Un tel oscillateur comprend généralement une capacité fixe Co sur laquelle est reliée en parallèle une capacité Cv dont la valeur dépend d'une tension Vc. La fréquence d'oscillation de l'oscillateur est déterminée par la sonmme des10 valeurs des capacités Co et Cv. La tension Vc, qui agit sur la valeur de la capacité Cv, agit également sur la fréquence de l 'oscillateur. Généralement, la capacité Cv est constituée par une diode dite "varicap", qui est une diode dont la capacité de jonction dépend de la tension de polarisation de la diode. Toutefois, une telle capacité variable présente l'inconvénient d'être fortement dépendante de la température. Un objet de la présente invention est de prévoir une capacité variable de grande stabilité en température et qui puisse être utilisée à des fréquences élevées. Cet objet est atteint gr&oe à une capacité commandée en tension, comprenant un multiplieur dont la sortie Joue le rôle des bornes de la capacité commandée. La tension de sortie du multiplieur est appliquée sur une capacité de référence. Un signal en phase avec le courant dans la capacité de référence est appliqué à 1 'une des entrées du multiplieur, 1' autre entrée10 du multiplieur recevant un signal de détermination de la valeur de la capacité commandée. Selon un mode de réalisation de la présente invention, la capacité commandée en tension comprend deux paires différen- tielles parallèles commandées de manière croisée par un premier signal différentiel. Les deux branches de sortie de ces paires différentielles constituent les bornes de la capacité comman- dée. Deux transistors de polarisation sont connectés pour déter- miner les courants de polarisation respectifs des deux paires différentielles en fonction d'un deuxième signal différentiel. Les tensions respectives des bornes de la capacité commandée sont appliquées sur deux capacités de référence respectives. Les courants respectifs dans les capacités de référence sont fournis en tant que premier ou deuxième signal différentiel. Deux tran- sistors de compensation ont leurs émetteurs reliés par l'inter- médiaire d'une capacité de oompensation et ils sont reliés en parallèle par leurs collecteurs et par leurs bases sur respec- tivement les deux transistors d'une paire différentielle ou les deux transistors de polarisation. Selon un mode de réalisation de la présente invention, une première borne de chaque capacité de référence est reliée à la sortie associée du multiplieur par l'intermédiaire d'un tran- sistor monté en suiveur, et la deuxième borne de chaque capacité de référence est reliée à une borne d'entrée associée du multi- plieur, cette borne d'entrée étant reliée à une tension de réfé- rence par l'intermédiaire d'une diode montée dans le sens passant et à une tension basse par l'intermédiaire d'une source de courant. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposes en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif à l'aide des figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente schéma- tiquement un oscillateur commandé en tension classique; la figure 2 représente un mode de réalisation de capa- cité variable réalisée à l'aide d'un circuit multiplieur; la figure 3 représente un montage permettant, à 1 'aide du circuit de la figure 2, d'obtenir une capacité proportion- nelle à un signal de commande; la figure 4A représente un mode de réalisation détaillé de capacité variable à circuit multiplieur, associée à un mode de réalisation de circuit de compensation selon 1 'inven- tion; et20 la figure 4B représente un diagramme de phase illus- trant le fonctionnant du circuit de compensation de la figure 4A. La figure 2 représente un mode de réalisation de capa- cité commandée en tension, utilisant un circuit multiplieur 12, tel qu'un multiplieur de Gilbert. Un multiplieur de Gilbert est décrit dans "Analysis and Design of Analog Integrated Circuits", 3ème édition, Paul R. Gray, Robert G. Meyer, Edition John Wiley & Sons, Inc. Un multiplieur de Gilbert, 12, comprend deux entrées différentielles Vl+/Vl- et V2+/V2-, respectivement, et une sortie différentielle de courant S+/S-. Le courant de sortie est sensiblement proportionnel au produit des deux tensions d'entrée (V1 entre les bornes Vl+ et Vl- et V2 entre les bornes V2+ et V2-) lorsque ces tensions d'entrée V1 et V2 varient au voisinage de zéro. La tension Vc permettant de déterminer la valeur de la capacité commandée est appliquée entre les bornes Vl+ et V1-. Les bornes S+ et S- sont reliées à un potentiel haut Vcc par des résistances respectives Rl et R2 de même valeur. Les tensions sur les bornes S+ et S- sont recopiées sur des pre- mières bornes de capacités respectives C1 et C2 de même valeur par 1 'intermédiaire de transistors NPN Q1 et Q2 montés en émet- teurs suiveurs. Les émetteurs de oes transistors sont reliés aux capacités C1 et C2, les bases aux sorties S+ et S-, et les10 collecteurs au potentiel Vcc. Les bornes restantes des capacités Cl et C2 sont reliées aux bornes d'entrée V2+ et V2- respecti- vemnent. Les bornes V2+ et V2- sont en outre reliées à des mon- tages de linéarisation respectifs comprenant chacun une diode D1 reliant la borne d'entrée à une tension de référence constante15 Vref dans le sens passant et une source de courant Il reliant la borne d'entrée à un potentiel bas GND. Chacune des diodes D1 est constituée, par exemple, par un transistor NPN dont la base est reliée à la tension Vref, le collecteur au potentiel Vcc et l'émetteur à la source de courant Il associée.20 On suppose maintenant que l'on applique une tension alternative V entre les bornes S+ et S- de sortie du multiplieur 12. Il apparait alors sur l'émetteur du transistor Q1 une ten- sion alternative V/2, et sur l'émetteur du transistor Q2 une tension alternative -V/2. Ces tensions V/2 et -V/2 entraînent un courant alternatif ic dans la capacité Cl et -ic dans la capa- cité C2. Grâce aux montages de linéarisation Dl/I1, les compo- santes alternatives des courants de sortie du multiplieur 12, io sur la borne S+ et -io sur la borne S-, sont proportionnelles aux courants ic et -ic. Ainsi, les courants dans les capacités C1 et C2 sont recopiés, à un facteur multiplicatif près, sur les sorties S+ et S-. Il en résulte que le circuit se comporte, entre les bornes S+ et S-, comme une capacité proportionnelle aux capacités Cl et C2. En outre, le coefficient de proportion- nalité dépend lui-même de la tension de commande Vc appliquée entre les bornes V1+ et Vi-. De façon plus précise, ce coef- ficient de proportionnalité varie selon une tangente hyper- bolique de la tension de commande Vc, entre une limite infé- rieure -A et une limite supérieure A lorsque la tension de 5 commande Vc tend vers moins l'infini et l'infini, respecti- vement. En pratique, la limite -A ou A est atteinte lorsque la tension Vc devient grande, en valeur absolue, par rapport à 2kT/q, o k est la constante de Boltzmann, T la température absolue, et q la charge d'un électron. La constante A est déter- minée par la structure du multiplieur 12. Avec le circuit de la figure 2, on obtient une capa- cité variable cmanmandée en tension pouvant avoir une valeur nulle et même négative (pour une tension de commanle Vc nulle ou négative). Ceci simplifie la commanade d'un oscillateur qui15 utilise la capacité cmanmandée. En outre, les capacités de référenoe Cl et C2, fixes, ont l'avantage d'être particulièrement stables en température, notamment en technologie intégrée, par rapport à la capacité d'une diode varicap.20 La figure 3 représente une variante du circuit de la figure 2 permettant d'obtenir une capacité variable proportion- nelle à un signal de commande. Pour cela, on place sur les bornes d'entrée V1+ et V1- des montages de linéarisation à diodes D2 et sources de courant I2 de la même manière que pour les bornes d'entrée V2+ et V2- de la figure 2. Les diodes D2 sont reliées à un potentiel compris entre Vref et Voc, par exemple au potentiel Vcc. Avec cette configuration, la capacité commandée est proportionnelle à un courant de commande diffé- rentiel il, -il circulant entre les bornes Vl+ et V1-. La capacité camnandée de la figure 2 peut fonctionner à des fréquences relativement élevées. Toutefois, divers phlno- mènes parasites, tels que les résistances série des capacités Cl et C2, les résistances base-émetteur des transistors Q1, Q2, les déphasages introduits par les transistors, limitent la fréquence35 maximale de fonctionnement. La figure 4A représente le circuit de la figure 2 plus en détail, associé à un mode de réalisation de dispositif de compensation selon l'invention permettant d'augmenter la limite de la fréquenoe de fonctionnement de la capacité cammandée. 5 Cette figure représente notamment un mode de réalisation détaillé d'un multiplieur de Gilbert 12. Le multiplieur 12 comprend deux paires différentielles forménes par des transistors NPN Q3, Q4 et Q5, Q6, dont les bran- ches de sortie sont connectées en parallèle sur les bornes de10 sortie S+ et S-. Les paires différentielles Q3/Q4 et Q5/Q6 sont commandées de façon croisée par les bornes d'entrée V1+ et Vi-, c'est-à-dire que la borne V1+ commande, dans la première paire différentielle, le transistor Q3 relié à la borne de sortie S+ et, dans la deuxième paire différentielle, le transistor Q615 relié à la borne de sortie S-, et que la borne d'entrée V1- comnmande, dans la première paire différentielle, le transistor Q4 relié à la borne S- et, dans la deuxième paire différen- tielle, le transistor Q5 relié à la borne S+. Les courants de polarisation des paires différen- tielles Q3/Q4 et Q5/Q6 sont fixés par les branches respectives d'une paire différentielle formée de transistors NPN Q7 et Q8. La base du transistor Q7 est commandée par la borne d'entrée V2+ et la base du transistor Q8 est commandée par la borne d'entrée V2-. Le courant de polarisation de la paire différentielle 07/Q825 est déterminé par une source de courant I3 reliée au potentiel GND. Avec un tel multiplieur, les courants de polarisation des paires différentielles Q3/Q4 et Q5/Q6 sont déterminés par la tension V2 entre les bornes V2+ et V2-. Les paires différen-30 tielles Q3/Q4 et Q5/Q6 amplifient la tension entre les bornes Vl+ et Vl-, mais le coefficient d'amplification dépend justement des courants de polarisation de oes paires différentielles. Il en résulte un effet de multiplication entre les tensions pré- sentes sur les bornes Vl+, V1- et sur les bornes V2+, V2-. Une description plus détaillée du fonctionnement du multiplieur 12 peut être trouvée dans tout ouvrage traitant de multiplieurs de Gilbert. Bien entendu, les rôles des deux entrées du multi- plieur (Vl+/Vl- et V2+/V2-) peuvent être intervertis. Les capa- cités Cl et C2 ainsi que les montages de linéarisation Dl/Il sont alors reliés aux bornes Vl+ et Vi-, la tension de comamale Vc étant appliquée entre les bornes V2+ et V2-. On veillera toutefois à ce que la tension de mode commun sur l'entrée10 Vl+/Vl- soit supérieure à la tension de mode commun sur l'entrée V2+/V2-. La présente invention prévoit un système de compen- sation, décrit ciaprès, qui permet à la capacité cmanmardée de la figure 4A de fonctionner à des fréquees particulièrement15 élevées, par exemple de l 'ordre de 40 mégahertz avec les techno- logies de fabrication actuelles. Ce système de compensation comprend, dans l'exemple de la figure 4A, un transistor NPN Q9 relié en parallèle par son collecteur et sa base sur le transistor Q7 et un transistor NPN Q10 relié en parallèle par son collecteur et sa base sur le transistor Q8. Les émetteurs des transistors Q9 et Q10 sont reliés l'un à l'autre par une capacité de compensation Cc et au potentiel GND par des sources de courant respectives I4 et I5. La figure 4B représente un diagramme de déphasage illustrant le fonctionnement du système de compensation de la figure 4A. Quand une tension alternative V est appliquée entre les bornes de sortie S+ et S- du multiplieur, il apparaît, comme on l'a précédemment indiqué, un courant ic dans la capacité C1 et un courant -ic dans la capacité C2. Les montages de linéari- sation Dl/Il associés aux transistors Q7 et Q8 agissent de telle manière que les courants ic et -ic sont superposés sur les courants de repos des collecteurs des transistors Q7 et Q8. Le courant ic et la tension V2 apparaissant entre les bornes V2+ et V2- sont en phase, ce qui est représenté dans le diagramme de la figure 4B. Toutefois, le courant ic réel est déphasé d'une valeur 9 par rapport au courant ic idéal iCid par des phéno- mènes parasites. Ce déphasage (p augmente avec la fréquence de fonctionnement de la capacité comandrle et empêche un bon fonc- 5 tionnement au-delà d'une fréquence limite. A l'aide du système de correction selon l'invention, la tension V2, alternative, est appliquée aux bornes de la capa- cité de compensation Cc par les transistors Q9 et Q10, ce qui crée dans cette capacité Cc un courant icc déphasé de 90' par10 rapport au courant ic et la tension V2. Les transistors Q9 et Q10 ajoutent, par leurs collecteurs, un courant icc au courant de collecteur du transistor Q7 et un courant -icc au courant de collecteur du transistor Q8. Ainsi, les courants utiles, c'est-à-dire les composantes alternatives des courants de pola-15 risation des paires différentielles Q3/Q4 et Q5/Q6, s'établissent à des valeurs ic+icc et -ic-icc de phase très proche de celle du courant ic idéal. L'amplitude du courant icc est détermirnée par la valeur de la capacité Cc. Ainsi, pour obtenir une compensation optimale, c'est-à-dire obtenir un20 courant ic+icc en phase avec le courant ic idéal il suffit de choisir de façon adéquate, éventuellement par essais, la valeur de la capacité Cc en fonction de la fréquence nominale de fonctionnement de la capacité cmanmandée. Si les rôles des deux entrées Vl+/Vl- et V2+/V2- sont intervertis, le transistor de compensation Q9 est relié en parallèle par sa base et son collecteur sur l'un des transistors Q3 et Q6, et le transistor de compensation Q10 est relié en parallèle par sa base et son collecteur sur l'un des transistors Q4 et Q5.30 Le système de compensation selon l'invention a été décrit en relation avec un multiplieur de Gilbert, mais il s'applique à tout système multiplieur o un étage d'amplifica- tion d'une première tension à multiplier est polarisé par un courant déterminé par un deuxième signal à multiplier. REVENDICATIONS 1. Capacité commandée en tension, caractérisée en ce qu'elle comprend: un multiplieur (12) ayant une sortie (S+, S-) jouant le rôle des bornes de la capacité Comnadée et deux entrées (Vl+/Vl-, V2+/V2-); - des moyens (Q1, Q2) pour appliquer la tension de sortie du multiplieur sur une capacité de référence (C1, C2); et - des moyens pour appliquer à l'une des entrées du multiplieur un signal en phase avec le courant dans la capacité de référence, l'autre entrée du multiplieur recevant un signal (Vc) de détermination de la valeur de la capacité commandée. 2. Capacité commandée en tension, caractérisée en ce qu'elle comprend: deux paires différentielles parallèles (Q3/Q4, Q5/Q6) commandées de manière croisée par un premier signal différentiel (Vl+/V1-), les deux branches de sortie de ces paires différentielles constituant les bornes (S+/S-) de la capacité cormmandée;20 - deux transistors de polarisation (Q7, Q8) connectés pour déterminer les courants de polarisation respectifs des deux paires différentielles en fonction d'un deuxième signal différentiel (V2+/V2-); - des moyens (Q1, Q2) pour appliquer les tensions respectives des bornes de la capacité commandée sur deux capa- cités de référence respectives (C1, C2); - des moyens pour fournir, en tant que premier ou deuxième signal différentiel, les courants respectifs dans les capacités de référence; et30 - deux transistors de compensation (Q9, Q10) ayant des premières électrodes principales reliées par 1' intermédiaire d'une capacité de compensation (Cc) et reliés en parallèle par leurs deuxièmes électrodes principales et par leurs électrodes de commande sur respectivement les deux transistors d'une paire différentielle ou les deux transistors de polarisation. 5 3. Capacité commnandée selon la revendication 2, carac- térisée en ce qu'une première borne de chaque capacité de réfé- renoe (Cl, C2) est reliée à la sortie associée du multiplieur (S+, S-) par l'intermédiaire d'un transistor (Q1, Q2) monté en suiveur, et en ce que la deuxième borne de chaque capacité de référence est reliée à une borne d'entrée (V2+, V2-) associée du multiplieur, cette borne d'entrée étant reliée à une tension de référence (Vref) par l'intermédiaire d'une diode (D1) montée dans le sens passant et à une tension basse par 1' intermédiaire d'une source de courant (Il).15 4. Capacité commandée selon la revendication 3, carac- térisée en ce que les transistors de polarisation (Q7, Q8) sont montés en paire différentielle.