FR 2715261 A1 19950721 FR 9500454 A 19950117 L'invention concerne un procédé et un dispositif utilisés dans un système de télécommunication pour réduire considérablement la puissance consommée, en particulier dans un système téléphonique comprenant des commutateurs de type temporel-spatial réalisés en technologie CMOS. Un commutateur temporel connu est représenté par exemple dans le brevet des E.U.A. n 4 858 227. Le commu- tateur connu est conçu de façon que l'information prove- nant d'une entrée quelconque du commutateur puisse être transmise à une sortie quelconque, sous la commande d'une mémoire de commande. Dans les commutateurs de type temporel-spatial actuels, la puissance consommée élevée est l'un des principaux problèmes, en particulier lorsque la taille de la matrice de commutation augmente. Le problème est dû au fait que le nombre de cellules de mémoire pour l'enregis- trement de l'information à transmettre par le commutateur, augmente comme le carré du nombre d'entrées et de sorties. Un commutateur temporel-spatial est réalisé au moyen de mémoires, discrètes ou intégrées sous la forme de circuits intégrés spécifiques. Ceci signifie qu'un signal d'entrée est copié dans un nombre de cellules de mémoire qui est égal au nombre de signaux de sortie possibles du commutateur. Ceci est également le cas lorsque le signal d'entrée doit être transféré uniquement vers une seule sortie. Comme mentionné cidessus, de ce fait la puissance consommée augmente théoriquement de manière quadratique, jusqu'à un niveau excessivement élevé. Comme il ressort de l'appareil connu, on réalise une certaine réduction de la puissance consommée en simplifiant les circuits et en réduisant le nombre de circuits. Ceci est également commun à d'autres modes de réalisation connus, mais ne procure qu'une réduction mineure de la puissance consommée. Une partie majeure du problème reste donc présente. Le procédé et le dispositif conformes à l'inven- tion résolvent le problème et réduisent considérablement la puissance consommée dans le commutateur temporel- spatial, tout en conservant la conception et le nombre des circuits. Ceci est vrai dans le cas de la réalisation au moyen de mémoires CMOS, du fait que ces mémoires ne consomment de la puissance que pendant la commutation, au moment de l'écriture de données. Au repos, elles ne consomment aucune puissance ou consomment une puissance très faible, et ce fait est utilisé dans la réalisation du dispositif conforme à l'invention. Le procédé et le dispositif conformes à l'inven- tion sont caractérisés par les revendications et ils résolvent le problème en réduisant considérablement la puissance consommée, d'une manière selon laquelle les parties de la matrice temporelle-spatiale qui ne sont pas utilisées sont mises hors fonction, c'est-à-dire qu'elles ne sont pas activées. Ceci est effectué en ajoutant à l'information du commutateur une information supplémen- taire qui empêche ou autorise, respectivement, l'écriture de nouvelles données dans les cellules de mémoire. Le contenu des cellules de mémoire qui ne sont pas utilisées pour former des signaux de données au moment présent ne changera pas, du fait que la valeur des données contenues dans la cellule n'est pas changée. Par conséquent, en pratique, ces cellules ne consommeront absolument aucune puissance. Le procédé et le dispositif conformes à l'inven- tion seront décrits ci-dessous de façon plus détaillée au moyen d'un mode de réalisation, en se référant au dessin annexé dans lequel: La figure 1, sous la forme d'un schéma synopti- que, montre la conception d'un système comprenant un commutateur temporel-spatial, La figure 2, sous la forme d'un schéma synopti- que, montre la matrice de commutation, Les figures 3a et 3b montrent schématiquement une matrice de commutation avec les différents points d'intersection clairement indiqués, La figure 4 montre la subdivision de l'informa- tion en créneaux temporels et en trames, La figure 5 illustre la manière selon laquelle l'information est écrite et lue dans une mémoire de parole, sous la commande d'une mémoire de commande, La figure 6 illustre la manière selon laquelle une information supplémentaire, conforme à l'invention, commande l'écriture dans des mémoires de parole, à partir d'une colonne de mémoire dans une mémoire de commande, et La figure 7 illustre comment une information supplémentaire, conforme à l'invention, commande l'écri- ture dans des mémoires de parole à partir d'une colonne séparée sous la forme d'une mémoire. Comme il ressort de la figure 1, un commutateur temporel-spatial TS conforme à l'invention est incorporé dans un réseau de commutation SN dans un centre de commu- tation téléphonique électronique numérique. Des moyens DEV sont connectés au commutateur TS. De l'information est échangée avec les moyens DEV, à travers le commutateur, par l'intermédiaire d'une interface SNI ("Switching Network Interface", ou "interface de réseau de commuta- tion"). Le commutateur est essentiellement destiné à transférer de l'information en mode de commutation de circuits. Le commutateur est sans blocage, c'est-à-dire que la sélection d'entrées ou de sorties n'affecte pas les possibilités de commutation, ce qui signifie que le système peut connecter n'importe quel canal entrant à n'importe quel canal sortant. En fonction du nombre d'abonnés à desservir, le commutateur peut être étendu en plusieurs niveaux dans le centre de commutation. La figure 1 montre un exemple avec trois niveaux de commutation TS. La figure 2 montre un commutateur TS construit sous la forme d'une matrice de mémoires de parole SS, dans lesquelles l'écriture et la lecture ont lieu sous la com- mande d'une mémoire de commande CS séparée pour chaque colonne de mémoires dans la matrice. La matrice de mémoire est constituée par une unité d'interconnexion commandée par ordinateur, compre- nant n x m points de connexion. L'idée inventive consiste à réduire le nombre de mémoires de parole SS dans lesquel- les l'écriture est effectuée, de façon que des données ne soient écrites que dans les mémoires de parole à partir desquelles des données sont lues, au moment présent. Au moment de la connexion d'une ligne par l'intermédiaire du commutateur, la désignation de l'entrée qui doit être connectée à la sortie respective est écrite dans les mémoires de commande CS pour les colonnes. L'information dans les mémoires CS commande la lecture d'information dans les mémoires de parole SS, de façon que seule la mémoire SS qui est concernée par l'information soit activée. Par conséquent, une information indiquant la mémoire de parole ou les mémoires de parole SS dans lesquelles le signal de sortie doit être prélevé, est écrite dans la mémoire de commande CS. La figure 3 montre un exemple de la manière selon laquelle des signaux provenant d'entrées IN par l'intermédiaire de points d'intersection dans une matrice de commutation TS, sont couplés à des sorties sélection- nées UT. Les points d'intersection sont réalisés au moyen de la mémoire de parole SS respective. La figure 3a montre par exemple comment une entrée peut être connectée à toutes les sorties. La figure 3b montre un exemple d'une situation dans laquelle une sortie n'a aucun contact avec une entrée quelconque. L'information qui commande la commutation à partir de la mémoire de commande CS est décisive à cet égard. Le commutateur temporel-spatial conforme à l'invention est donc constitué par un certain nombre de mémoires ayant différentes fonctions. Une mémoire de parole SS enregistre l'information à transmettre à travers le commutateur. Une mémoire de commande CS commande la lecture dans une ou plusieurs mémoires de parole SS. L'écriture d'information dans une mémoire de parole est accomplie au moyen d'un compteur CR qui garantit que les données d'entrée sont toujours écrites dans un certain ordre. Le même compteur est utilisé à titre de pointeur d'adresse au moment de la lecture dans la mémoire de commande CS. L'information arrive aux entrées respectives de la matrice de commutation par l'intermédiaire de l'inter- face de commutation SNI, sous la forme de données série binaires en trames, chacune d'elles comprenant un certain nombre de créneaux temporels (canaux), comprenant chacun 8 bits dans l'exemple considéré. Le contenu de chaque créneau temporel est enregistré horizontalement dans une ligne dans une mémoire de parole SS, la mémoire de parole contenant dans ce cas 270 lignes de 8 bits, et correspon- dant à son tour à une trame. Un échantillon de 8 bits qui doit être appliqué à une certaine sortie peut être sélectionné à n'importe quel moment parmi des échantillons quelconques qui sont enregistrés dans l'étage temporel/mémoire SS, qui est exclusivement associé à cette sortie. La sélection est effectuée au moyen d'une mémoire de commande CS, qui est associée à la sortie. Le retard à travers le commutateur est très court, du fait que les échantillons ne sont enregistrés en tampon qu'une seule fois entre l'entrée et la sortie. L'échantillon est écrit périodiquement dans les étages temporels (mémoires SS), et des échantillons qui sont générés sur chaque entrée sont enregistrés m fois, à raison d'une fois pour chaque sortie. La mémoire de parole SS est divisée en une première partie pour l'écriture de données dans la mémoire, et une seconde partie pour la lecture de données en même temps que l'écriture a lieu dans la première partie. Les deux parties de mémoire sont utilisées alter- nativement pour l'écriture et la lecture, grace à quoi la formation de files d'attente est évitée. La même organisation de mémoire tampon est utilisée dans la mémoire de commande CS. Comme il ressort de la figure 4, un flux de données entrant se présentant sous la forme de trames F, par exemple de 125 ps, comprend un certain nombre de sous- trames d'information SF, comprenant chacune un certain nombre de créneaux temporels S (0-269), comprenant chacun 8 bits (0-7). Conformément à l'exemple, chaque mémoire de parole SS comprend 270 de ces créneaux temporels à 8 bits, et elle correspond donc à une sous-trame SF, qui corres- pond également a la norme SDH G707-G709 du CCITT. Pour activer ou ne pas activer, conformément à l'invention, les cellules de mémoire de la mémoire de parole SS, pour obtenir ainsi la réduction de puissance mentionnée ci- dessus, il est nécessaire d'ajouter une information supplémentaire à l'information normale qui provient de la mémoire de commande CS. La figure 5 montre un tel exemple. Dans une mémoire de parole SS, l'information doit être écrite dans des lignes de cellules de mémoire (créneaux temporels). Une entrée de données DI reçoit l'information qui entre dans la mémoire. Sous la commande d'une horloge de système CL (non représentée), un compteur CR progressant pas à pas de façon cyclique applique une adresse d'écriture à la mémoire SS, c'est-à-dire que l'adresse indique l'endroit dans la mémoire auquel l'information entrante doit être enregistrée. L'information de données en question qui est reçue sur l'entrée DI de la mémoire de parole SS, et qui est sur le point d'être écrite dans une cellule de mémoire dans cette mémoire, est définie par le compteur CR, dont le but est de commander la lecture de la mémoire de commande CS et l'écriture dans la mémoire de parole SS. En ajoutant à l'information qui arrive sur l'entrée DI une information supplémentaire E qui est enregistrée dans la mémoire de commande CS, on obtient une fonction de comman- de qui indique si l'écriture dans la cellule de mémoire doit avoir lieu ou non, et donc si l'information qui arrive sur l'entrée DI de la mémoire de parole doit être utilisée ou non à titre de signal de sortie. La quantité d'information supplémentaire E qui doit être ajoutée dépend du nombre de mémoires de parole SS qui sont comman- dées à partir d'une seule et même mémoire de commande CS. Conformément à l'exemple, l'information supplémentaire E peut être écrite dans une colonne supplémentaire dans la mémoire de commande CS, sous la forme de uns et de zéros binaires, un "un' signifiant l'activation de la mémoire de parole SS et l'écriture du signal de données qui arrive sur l'entrée DI, et un "zéro' signifiant le blocage du signal entrant, c'est-à-dire l'absence d'activation de la mémoire de parole. Lorsque le compteur CR désigne une certaine position dans la mémoire de commande CS, au moyen d'une adresse de lecture RA1, on note si l'information supplémentaire E à l'adresse désignée est un 'un' ou un "zéro". Si l'information supplémentaire qui est enregis- trée à l'adresse est un "un", la mémoire de commande CS émet une impulsion d'autorisation d'écriture WE vers la mémoire de parole SS, et cette impulsion autorise l'écri- ture de l'information de données qui arrive dans la mémoire SS, à une adresse qui est déterminée par l'impul- sion d'adresse d'écriture WA provenant du compteur CR. Dans la phase de lecture, la mémoire de commande CS appli- que une adresse de lecture RA2 à la mémoire de parole SS, cette adresse de lecture étant égale à l'adresse à laquelle est enregistrée l'information de données qui arrive dans la mémoire SS, cette information étant fournie sur la sortie DU qui est associée à la mémoire SS. Si, au moment de la désignation de la mémoire CS par le compteur CR, l'information supplémentaire qui est enregistrée à l'adresse désignée est un "zéron, aucune impulsion d'auto- risation d'écriture active n'est fournie par la mémoire de commande CS à la mémoire de parole SS, ce qui fait que cette dernière mémoire n'est pas activée, et par consé- quent elle ne consomme pas de puissance, du fait que dans le cas des circuits CMOS considérés, une consommation n'a lieu qu'au moment de la commutation du contenu de la mémoire. Des mémoires bipolaires normales n'ont pas cette propriété, du fait qu'elles ne peuvent pas être mises hors fonction, mais sont activées dans toutes les circonstan- ces, et du fait que ces mémoires sont en outre le type de - mémoire prédominant dans la plupart des types de grands centres de commutation, on voit que l'économie de puis- sance obtenue au moyen du procédé et du dispositif confor- mes à l'invention sera considérable. Lorsque plusieurs mémoires de parole SS sont ccmandées par la nme nuire ic omu-.-CS, au lieu d'utiliser une colonne supplémen- taire qui, en ce qui concerne le nombre de bits, est aussi grande que le nombre de mémoires de parole, il est possi- ble d'utiliser un certain nombre de bits qui sont codés conformément à un principe de codage connu. Ceci peut être effectué pour économiser de l'espace de mémoire. La figure 6 montre un exemple d'une colonne de mémoires de parole SS qui sont toutes sous la commande d'une mémoire de commande CS commune à la colonne. La figure montre comment chaque mémoire de parole SS dans la colonne reçoit et décode, au moyen d'un décodeur de type standard DEC, l'impulsion d'autorisation d'écriture WE qui est émise par la mémoire CS et qui concerne l'information supplémentaire E. L'absence d'une impulsion d'autorisation d'écriture est également détectée, c'est-à-dire que le décodeur détecte si le signal d'autorisation d'écriture est un 'un' ou un 'zéro". La zone hachurée dans la mémoire de commande CS sur la figure correspond au nombre de bits supplémentaires qui sont nécessaires pour générer des impulsions d'autorisation d'écriture, en relation avec le nombre de mémoires de parole dans la colonne, le symbole b désignant le nombre de bits mutuellement adjacents. Le reste de l'espace dans la mémoire CS est constitué par des adresses pour la lecture dans la mémoire de parole SS respective. On peut décrire un procédé conforme à l'inven- tion de la manière suivante, en se référant à la figure 2. On suppose qu'un signal d'entrée A doit être transmis à une sortie Z par l'intermédiaire de la matrice de commutation TS. Chaque mémoire de commande CS1-CS3 commande la désignation d'adresses dans l'une des colonnes des mémoires de parole SS. Le signal d'entrée A est appli- qué aux entrées de toutes les mémoires de parole SS dans une première ligne de la matrice, le signal d'entrée B est appliqué aux entrées de toutes les mémoires de parole dans la seconde ligne de la matrice, etc. Le fait que les mémoires doivent être activées ou non dépend de l'informa- tion qui est fournie par la mémoire de commande CS respec- tive. La commutation a lieu au moyen de la mémoire à laquelle le signal d'entrée A et le signal de sortie Z sont connectés conjointement, et d'après la figure 2, il s'agit de la mémoire SS occupant le niveau le plus élevé dans la troisième colonne de la matrice. Le signal d'entrée A doit être enregistré dans la mémoire de parole SS sous la forme d'un créneau temporel à une adresse qui est désignée par le compteur CR qui est incrémenté de façon cyclique. Sous la commande d'une impulsion de lecture provenant du compteur CR et qui est appliquée à la mémoire de commande CS, la mémoire de commande émet, d'une part, une impulsion d'autorisation d'écriture WE vers la mémoire de parole SS, et d'autre part, une adresse de lecture vers la mémoire de parole. Si l'impulsion WE est active, le signal d'entrée A est écrit dans la position qui est désignée dans la mémoire de parole. Si l'impulsion WE n'est pas active, l'écriture est bloquée et la mémoire n'est pas activée. L'adresse de lecture qui provient de la mémoire de commande CS et qui est appliquée à la mémoire de parole SS, désigne l'adresse dans la mémoire à laquelle la lecture doit avoir lieu, lorsque la mémoire de parole est activée, la lecture étant effectuée en transmettant l'information vers la sortie Z qui est associée à la mémoire de parole. Pour mettre en oeuvre l'invention, il est nécessaire, comme mentionné précédemment, qu'une colonne supplémentaire de 'uns" et de 'zéros' binaires soit écrite dans la mémoire de commande CS, le nombre de positions de mémoire dans la colonne correspondant au moins au nombre de mémoires SS dans la colonne de la matrice TS qui est commandée par cette mémoire de commande CS. L'écriture dans la mémoire de commande de cette infor- mation supplémentaire, ainsi que du reste de l'information de commande, a lieu par l'intermédiaire de systèmes exter- nes, cette information dépendant d'événements en temps réel tels que des opérations de numérotation téléphonique, qui affectent ainsi directement l'information qui est contenue dans la mémoire de commande CS. Il faut noter que l'information qui est lue dans la mémoire de parole SS est une information qui a été enregistrée dans des intervalles de temps précédents, et que la lecture de l'information qui vient d'être écrite a lieu pendant l'intervalle de temps (cycle) suivant. L'idée inventive peut également être mise en oeuvre d'une manière selon laquelle la colonne pour l'information supplémentaire dans la mémoire de commande CS est incorporée dans une mémoire séparée CM, à l'exté- rieur de la mémoire de commande. La figure 7 montre une telle solution. Dans une application dans laquelle une grande quantité entrante de données DI1 est écrite conti- nuellement et de façon cyclique dans une mémoire de parole SS, mais dans laquelle seule une partie de ces données doit être lue, il est souhaitable, comme représenté, pour tenter d'économiser de la puissance, d'empêcher l'écriture dans la mémoire des données qui ne doivent pas être lues. Pour chaque position de mémoire ou chaque groupe de positions de mémoire dans la mémoire de parole SS, une information indiquant si une opération de lecture a eu lieu ou non pendant l'intervalle de temps précédent, est générée et est enregistrée, par exemple dans la mémoire CM séparée qui est placée à proximité de la mémoire de parole SS. L'nformation est ensuite utilisée pour commander la fonction d'écriture dans la mémoire de parole, de façon que l'écriture ait lieu seulement dans les positions de mémoire qui sont lues. Pour qu'au moment d'un changement de la configuration du commutateur, c'est-à-dire au moment d'un changement du contenu de la mémoire de commande CS, des données réelles soient immédiatement disponibles pour l'écriture dans la mémoire de parole SS, un signal "écriture dans toutes les positions" est généré, c'est-à- dire qu'il s'agit d'un signal de commande WIP qui active l'écriture dans toutes les positions de mémoire de parole pendant un intervalle de temps correspondant au moins à un cycle de lecture dans la mémoire de commande CS. Un dispositif conforme à la figure 7 fonctionne de manière que des données d'entrée DI1 soient écrites dans les positions dans la mémoire de parole SS qui sont désignées par le compteur CR, sous la commande de l'infor- mation provenant de la colonne/mémoire supplémentaire CM. Chaque fois que le contenu de la mémoire de commande CS doit être changé, le "signal d'écriture dans toutes les positions" WIP est activé. La mémoire CS est commandée à son tour par le compteur CR, et après un cycle complet du compteur (un cycle de lecture pour la mémoire CS), le contenu de la mémoire CS est changé, ce qui affecte immé- diatement ses données de sortie. Ensuite, la mémoire CM est actualisée par le fait qu'elle est mise à zéro par un signal de restauration R et ensuite, pendant le cycle suivant, des 'uns" binaires sont écrits à partir d'une entrée de données DI2, avec des adresses d'écriture qui proviennent de la mémoire CS, dans les positions qui déclencheront l'écriture dans la mémoire de parole SS. Par conséquent, le contenu des positions de la mémoire CM qui ne doivent pas déclencher l'écriture de données dans la mémoire de parole SS, consiste en uzéros". L'actualisation de la mémoire CM est alors terminée et le signal WIP peut être annulé. On suppose alors que des wunsw binaires dans la mémoire CM au moment de la lecture provoqueront l'écri- ture de l'information DI1 dans la mémoire de parole SS qui est ainsi activée, tandis que des "zéros" binaires dans la mémoire CM, au moment de la lecture, provoqueront le blocage du signal d'entrée DI1, ce qui fait que la mémoire de parole SS n'est pas activée. Conformément à la figure 7 et à ce que l'on a décrit précédemment, un compteur CR, incrémenté de façon cyclique, applique une adresse d'écriture WA1 à la mémoire de parole SS, pour désigner l'adresse à laquelle les données d'entrée DI1 doivent être écrites dans la mémoire de parole. Le comp- teur émet également un signal d'adresse de lecture RAi vers la mémoire de commande CS et, en outre, une adresse de lecture RA2 vers la mémoire séparée CM, cette adresse de lecture étant identique à l'information qui constitue l'adresse d'écriture dans la mémoire de parole SS. Les adresses de lecture RA3 pour la mémoire de parole SS, provenant de la mémoire de commande CS, constituent simul- tanément des adresses d'écriture WA2 pour la mémoire séparée CM. Sous l'effet de la lecture dans la mémoire SS, sous la commande du signal de lecture provenant de la mémoire de commande CS, le signal d'écriture qui provient de la mémoire CS et qui est dirigé vers la mémoire CM désigne l'adresse dans cette dernière mémoire à laquelle un signal externe, qui est un 'un' ou un "zéro" binaire conformément à l'exemple, doit être écrit à partir d'une entrée DI2. Lorsque le compteur CR applique une impulsion d'adresse d'écriture à la mémoire de parole SS, le même signal est appliqué à titre d'adresse de lecture à la mémoire CM. Si l'on suppose que le compteur CR désigne l'adresse 7 dans la mémoire de parole, à la même adresse 7 dans la mémoire CM le bit d'information qui a été fourni précédemment est ensuite lu. Ce bit est appliqué à une première entrée d'un circuit logique OR, qui est un circuit OU conformément à l'exemple, dont la seconde entrée reçoit un signal de commande externe WIP qui, dans au moins un cycle de lecture dans la mémoire de commande CS, indépendamment du niveau de signal sur la première entrée précitée, applique au circuit logique OR un signal fixe tel qu'un signal d'autorisation d'écriture WE, prove- nant du circuit après avoir été ajouté au signal d'entrée DIi dans un circuit ET portant la référence O, autorise l'écriture des données d'entrée DI1 dans tous les créneaux temporels/positions dans la mémoire de parole SS, pendant ce premier cycle. Ceci est effectué pour que, comme mentionné précédemment, sous l'effet d'un changement de la configuration du commutateur, c'est-à-dire un changement des données dans la mémoire de commande CS, des données réelles soient immédiatement disponibles pour l'écriture dans la mémoire SS. La lecture des données à l'adresse 7 prise à titre d'exemple, dans la mémoire de parole, a lieu sous la commande de la mémoire de commande CS, et le signal est appliqué à une sortie DU. Les données d'entrée DI1 sont ensuite écrites dans la mémoire de parole SS à l'adresse 7, maintenant disponible, qui est désignée par le compteur CR. Après ce premier cycle de lecture, le signal WIP sur l'entrée du circuit OR est annulé, et à ce moment le signal qui provient de la mémoire CM prend la commande du signal WE, grâce à quoi, conformément à l'information qui provient de la mémoire CM, seules les mémoires SS qui doivent être utilisées pour la commutation au moment considéré, se voient accorder une telle possibilité, tandis que les autres mémoires SS sont bloquées, c'est-à- dire qu'elles ne reçoivent pas un signal de commande WE actif. Dans ce cas également, il est évidemment vrai que, premièrement, l'information provenant des adresses désignées est lue, après quoi une nouvelle information est écrite à ces adresses, et cette information est lue pendant l'intervalle de temps (cycle)suivant. Dans un commutateur temporel, comme on l'a mentionné, il y a n x m points de connexion, n correspon- dant au nombre d'entrées et m correspondant au nombre de sorties du commutateur. Normalement n = m, c'est-à-dire qu'il y a n points de connexion. Le procédé et le dispo- sitifs conformes à l'invention réduisent le nombre de points de connexion "actifs" à un nombre qui est égal au nombre de sorties du commutateur. Ceci conduit à une économie qui est égale à n x m - m = m(n- 1). Du fait que la puissance consommée dans un commutateur temporel- spatial est directement proportionnelle au nombre de points de connexion, on voit que l'économie est considé- rable, par exemple de 90% pour un commutateur quadratique ayant 10 accès. REVENDICATIONS 1. Procédé, applicable dans un système de télé- communication, en particulier un système téléphonique comprenant au moins un centre de commutation téléphonique électronique commandé par ordinateur, qui comprend à son tour des commutateurs de type temporel-spatial (TS), comprenant un certain nombre de moyens de mémoire (SS) sous la forme de matrices, ce procédé ayant pour but de transférer, par l'intermédiaire d'entrées et de sorties des moyens de mémoire, de l'information de parole et de données sous forme binaire entre des abonnés connectés au centre de commutation, caractérisé en ce que, dans le but de réduire considérablement la puissance consommée par la matrice de mémoire (TS) considérée dans son ensemble, seules sont activées les mémoires (SS) qui, au moment considéré, sont destinées à émettre un signal de sortie correspondant après que des données ont été écrites dans ces mémoires, les parties de la matrice de mémoire qui ne sont pas utilisées pour émettre des signaux de sortie étant mises hors fonction, dans la mesure o aucune infor- mation n'est écrite dans ces mémoires (SS) qui ne sont ainsi pas activées. 2. Procédé, utilisable dans un système de télé- communication, en particulier un système téléphonique comprenant au moins un centre de commutation téléphonique électronique commandé par ordinateur, qui comprend à son tour des commutateurs de type temporelspatial (TS), comprenant un certain nombre de moyens de mémoire (SS) sous la forme de matrices, ce procédé ayant pour but de transférer, par l'intermédiaire d'entrées et de sorties des moyens de mémoire, de l'information de parole et de données sous forme binaire entre des abonnés connectés au centre de commutation, caractérisé en ce qu'une informa- tion supplémentaire (E) pour commander l'écriture de données dans les moyens de mémoire (SS), est ajoutée à l'information de commutation, d'une manière telle que l'écriture de nouvelles données dans les moyens de mémoire soit interdite ou autorisée sous la dépendance de la polarité de cette information supplémentaire, les cellules de mémoire (SS) qui sont utilisées pour la formation de signaux de sortie étant activées par le fait que l'infor- mation supplémentaire est fournie avec une première polarité, de manière qu'un signal de sortie soit émis, les cellules de mémoire qui ne sont pas utilisées pour la formation de signaux de sortie étant mises hors fonction par le fait que l'information supplémentaire est fournie avec une seconde polarité, de façon que la mémoire ne soit pas activée et ne change pas son contenu, du fait que les données contenues dans la cellule ne sont pas changées, grâce à quoi on obtient une très faible puissance consom- mée totale dans la matrice de mémoire. 3. Dispositif utilisable dans un système de télécommunication, en particulier un système téléphonique comprenant au moins un centre de commutation téléphonique électronique commandé par ordinateur, qui comprend à son tour des commutateurs de type temporel-spatial (TS), comprenant un certain nombre de moyens de mémoire (SS) sous la forme de matrices, ce dispositif ayant pour but de transférer, par l'intermédiaire d'entrées et de sorties des moyens de mémoire, de l'information de parole et de données sous forme binaire,entre des abonnés connectés au centre de commutation, caractérisé en ce que, pour réduire considérablement la puissance consommée par la matrice de mémoire (TS) considérée dans son ensemble, des moyens sont incorporés de façon à activer seulement les mémoires (SS) qui, au moment considéré, sont destinées à émettre un signal de sortie correspondant après que des données ont été écrites dans ces mémoires, et de façon à mettre hors fonction les parties de la matrice de mémoire qui ne sont pas utilisées pour émettre des signaux de sortie, dans la mesure o aucune information n'est écrite dans ces mémoires (SS) qui ne sont ainsi pas activées. 4. Un dispositif utilisable dans un système de télécommunication, en particulier un système téléphonique comprenant au moins un centre de commutation téléphonique électronique commandé par ordinateur, qui comprend à son tour des commutateurs de type temporel-spatial (TS), comprenant un certain nombre de moyens de mémoire (SS) sous la forme de matrices, ce dispositif ayant pour but de transférer, par l'intermédiaire d'entrées et de sorties des moyens de mémoire, de l'information de parole et de données sous forme binaire entre des abonnés connectés au centre de commutation, caractérisé en ce que, pour réduire la puissance consommée par la matrice de commutation, le commutateur (TS) est constitué par un certain nombre de mémoires de parole (SS) se présentant sous la forme d'une matrice qui comprend un certain nombre de lignes et de colonnes, chaque colonne de mémoire de parole étant com- mandée par une mémoire de commande (CS) séparée qui est connectée à chaque colonne, et en ce qu'un compteur (CR) émet un signal d'adresse d'écriture vers les mémoires de parole (SS) et un signal d'adresse de lecture vers les mémoires de commande (CS), la mémoire de commande (CS) comprenant des adresses de lecture pour les mémoires de parole (SS) connectées, et en ce que sous l'effet de la réception de données émises de manière continue et cycli- que, sous la forme de créneaux temporels, les mémoires de parole (SS) enregistrent ces données à l'adresse qui est désignée par le compteur (CR), et elles émettent un signal de sortie à partir de l'adresse qui est désignée par la mémoire de commande (CS), la mémoire de commande (CS) camprenant une information supplémentaire (E) qui, au moment de l'activation de la mémoire de commande par le compteur (CR), est appliquée à la mémoire de parole (SS) sous la forme d'un signal de commande (WE) à ajouter aux données qui arrivent à la mémoire (SS), grace à quoi sous la dépendance de l'information que contient le signal de commande (WE), la circulation de données vers la mémoire de parole (SS) est bloquée, ou bien les données sont écrites dans la mémoire, aucune activation de la mémoire (SS) n'ayant lieu en cas de blocage, ce qui implique qu'aucune information de données n'est écrite dans la mémoire jusqu'à ce que le contenu de l'information supplé- mentaire qui provient de la mémoire de commande (CS) ait changé d'une manière telle que le blocage soit supprimé,et au moment d'un tel changement du contenu de l'information supplémentaire provenant de la mémoire de commande (CS), la mémoire de parole (SS) est activée et l'écriture de données entrantes dans la mémoire de parole (SS) a lieu, et un signal de sortie est émis sous l'effet de la désignation par la mémoire de commande (CS). 5. Dispositif selon la revendication 4, caracté- risé en ce qu'une horloge de système (CL) est incorporée pour incrémenter le compteur (CR) au moyen de signaux de commande. 6. Dispositif selon la revendication 4, caracté- risé en ce que le contenu de l'information supplémentaire (E) est incorporé dans des colonnes de mémoire ayant une largeur d'au moins un bit. 7. Dispositif selon la revendication 4, caracté- risé en ce que chaque mémoire de parole (SS) comprend une trame de 270 créneaux temporels comprenant chacun 8 bits. 8. Dispositif selon la revendication 4, caracté- risé en ce que les commutateurs comprennent des circuits CMOS. 9. Dispositif utilisable dans un système de télécommunication, en particulier un système téléphonique comprenant au moins un centre de commutation électronique commandé par ordinateur, qui comprend à son tour des commutateurs de type temporel-spatial (TS), comprenant un certain nombre de moyens de mémoire (SS) sous la forme de matrices, ce dispositif ayant pour but de transférer, par l'intermédiaire d'entrées et de sorties des moyens de mémoire, de l'information de parole et de données sous forme binaire entre des abonnés connectés au centre de commutation, caractérisé en ce qu'un signal d'information de commande (WE) est écrit dans chaque position de mémoire dans une colonne de mémoire supplémentaire, se présentant sous la forme d'une mémoire séparée (CM), par l'intermé- diaire d'une entrée (DI2), sous l'effet d'un adressage effectué par une mémoire de commande (CS), et ce signal d'information de commande détermine, sous l'effet de l'adressage par un compteur (CR), au moment de la lecture de la mémoire (CM) vers l'un au moins des moyens de mémoire sous la forme de mémoires de parole (SS), après addition dans un circuit logique (OR, O) d'une information dans des créneaux temporels qui entrent dans la mémoire de parole sur une entrée (DI1), sous la dépendance du résul- tat de l'addition, si des données doivent être écrites à l'adresse qui est désignée dans la mémoire de parole par le compteur (CR), auquel cas la mémoire est activée, ou si l'écriture de données doit être bloquée, auquel cas la mémoire n'est pas activée, et pendant un premier cycle de lecture après un changement d'information dans la mémoire de commande (CS), un signal de commande supplémentaire (WIP) est appliqué à l'entrée du circuit logique (OR, O), d'une manière telle que l'écriture d'un signal d'entrée soit accomplie pour chaque position dans la mémoire de parole, pendant la totalité de ce cycle, indépendamment du niveau logique du signal d'information de commande (WE), et après un tel changement de l'information dans la mémoire de commande (CS), des données sont toujours dispo- nibles pour la lecture dans la mémoire de parole (SS), et en ce qu'après cette écriture cyclique de données dans la mémoire de parole, le signal de commande (WIP) est annulé, le signal d'information de commande (WE) qui provient de la mémoire (CM) prenant alors la commande de l'écriture de données dans la mémoire de parole, et en ce que, sous la dépendance de la polarité du signal d'information de commande (WE), la mémoire de parole est activée par l'écriture de données ou elle n'est pas activée, par le blocage de l'écriture de données. 10. Dispositif selon la revendication 9, carac- térisé en ce que le circuit logique (OR, O) comprend un circuit OU (OR) ayant une première entrée connectée à la sortie d'une mémoire (CM), pour transférer le signal d'information de commande (WE), et une seconde entrée qui, pendant un premier cycle après un changement de données dans la mémoire de commande (CS), présente un signal de commande actif (WIP) qui passe à l'état inactif après ce cycle, le signal de commande (WE), à la place, commandant le fonctionnement du circuit OU (OR), et une sortie connectée à une première entrée d'un circuit ET (O) qui reçoit sur une seconde entrée le signal (DI1) entrant dans le commutateur, et en ce que la sortie du circuit ET est connectée à l'entrée de la mémoire de parole (SS).