FR 2712421 A1 19950519 FR 9412977 A 19941028 " Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur " DOMAINE DE L'INVENTION La présente invention concerne un circuit de commande d'une ligne de mots à utiliser dans un dispositif de mémoire à semi-conducteur pour commander une ligne de mots connectée à une cellule de mémoire pour accomplir une opération d'accès à une donnée pour la cellule de mémoire. L'invention concerne également un dispositif de mémoire à semi-conducteur comportant une ligne de mots con- nectée à une cellule de mémoire, un transistor de tirage vers le haut à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et un signal de commande de ligne de mots, un transistor de tirage vers le bas à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et une tension de substrat, un transistor de transfert à effet de champ avec grille d'isolation dont le canal est connecté entre un si- gnal de décodage de rangées et la grille du transistor de tirage vers le haut, et un inverseur pour inverser l'état logique du signal de décodage de rangées pour appliquer l'état logique inversé à la grille du transistor de tirage vers le bas. Avec la demande rapidement croissante pour des ordinateurs portables et des microprocesseurs incorporant une batterie, il est nécessaire de disposer de dispositifs de mémoire à semi-conducteur hautement intégrés adéquats pour ces ensembles. De tels dispositifs de mémoire à semi- conducteur hautement intégrés devraient avoir une consomma- tion de puissance aussi basse que possible. En conséquence, l'utilisation d'une tension de puissance basse est une ten- dance générale. Dans un dispositif de mémoire à semi- conducteur tel qu'une mémoire vive dynamique, une mémoire vive statique ou une mémoire vive pseudo-statique, il y a plusieurs lignes de mots connectées à une pluralité de cel- lules de mémoire, et un niveau de tension suffisant doit être fourni à un signal pour sélectionner une ligne de mots dans le but de sélectionner la cellule de mémoire désirée en commandant ces lignes de mots. Du fait que les lignes de mots s'étendent sur une longueur considérable dans le ré- seau de cellules de mémoire d'un dispositif de mémoire à semi-conducteur avec une haute intégration et une structure fine, une tension plus élevée qu'une tension de puissance typique est fournie, à travers un circuit de survoltage in- terne, à une ligne de sélection de mots, pour tenir compte de la chute de tension de la tension de signal provoquée par la résistance de la ligne etc. Une structure connue pour un circuit de commande de ligne de mots destiné à de telles opérations est décrite dans IEEE JOURNAL OF SOLID- STATE CIRCUIT, vol.26, N 11, novembre 1991, page 1557 et est ici incorporée par référence dans la figure 1. En se référant à la figure 1, un signal de dé- codage de rangées XD généré par un décodeur de rangées est appliqué, à travers un transistor de transfert M1 dont la grille est connectée à une tension de puissance Vcc, à la grille d'un transistor de tirage vers le haut M2 pour four- nir un signal de commande de ligne de mots "XI à une ligne de mots WL. Le signal de commande de ligne de mots "XI est un signal de tension haute élaboré par un circuit de sur- voltage interne du dispositif de mémoire à semi-conducteur et possède une tension Vcc + VTN (o VTN est la tension de seuil d'un transistor MOS de type n). Un noeud de grille N1 connecté entre la grille du transistor de tirage vers le haut M2 et le transistor de transfert M1 est préchargé à une tension Vcc - VTN lorsque le signal de décodage de ran- gées XD est activé. Cette tension de précharge Vcc - VTN a un niveau tenant compte de la chute de tension provoquée par la tension de seuil du transistor de transfert Ml. Le transistor de tirage vers le haut M2 est allumé par la ten- sion de précharge d'un noeud N1, et le signal de commande de ligne de mots "XI est transféré à la ligne de mots WL à travers le canal du transistor de transfert allumé M2. Du fait qu'un fonctionnement autosurvolté est obtenu par la capacité de grille (constituée entre la grille et le drain) du transistor de tirage vers le haut M2, le signal de com- mande de ligne de mots "XI dont le niveau de tension est à peu près Vcc + VTN, peut être fourni à la ligne de mots WL sans aucune chute de tension. Pour pouvoir appliquer le signal de commande de ligne de mots "XI à la ligne de mots WL sans chute de ten- sion compte tenu de la tension de puissance basse du dispo- sitif de mémoire à semi-conducteur hautement intégré, la tension de grille du transistor de tirage vers le haut M2, autosurvoltée par la capacité de grille du transistor de tirage vers le haut M2, devrait avoir une valeur suffisante pour fournir le signal de commande de ligne de mots "XI avec la tension Vcc + VTN à la ligne de mots WL sans aucune chute de tension. Toutefois, du fait que le noeud de grille N1 du transistor de tirage vers le haut M2 est autosurvolté à la tension Vcc - VTN, il faut un temps long pour transférer le signal de commande de ligne de mots cXI ayant la tension Vcc + VTN, à la ligne de mots WL sans chute de tension. Si le niveau de tension de puissance devient inférieur, le si- gnal de commande de ligne de mots survolté n'est pas trans- féré complètement à la ligne de mots. En conséquence, le circuit de la figure 1 possède une efficacité de fonction- nement limité pour un dispositif de mémoire à semi- conducteur utilisant une tension de puissance basse et exé- cutant des opérations à haute vitesse. RESUME DE L'INVENTION Un but de l'invention est de procurer un cir- cuit de commande de ligne de mots ayant une haute vitesse de fonctionnement dans un dispositif de mémoire à semi- conducteur. Un autre but de l'invention est de procurer un circuit de commande de ligne de mots qui peut être utilisé efficacement dans un dispositif de mémoire à semi- conducteur utilisant une tension de puissance basse et exé- cutant des opérations à haute vitesse. Encore un autre but de l'invention est de pro- curer un dispositif de mémoire à semi-conducteur exécutant des opérations d'accès de données à haute vitesse pour une cellule de mémoire. Conformément à un aspect de l'invention, il est prévu un circuit de commande de ligne de mots comportant un transistor de tirage vers le haut à effet de champ avec grille d'isolation ayant un noeud de grille connecté à un signal de décodage de rangées à travers un transistor de transfert à effet de champ avec grille d'isolation, ce transistor étant connecté entre la ligne de mots et un si- gnal de commande de ligne de mots ayant une tension pres- crite, et un circuit pour fournir un signal d'amplification de transfert généré en réponse à un signal de commande prescrit à la grille du transistor de transfert, de manière à précharger le noeud de grille à une tension supérieure au moins à la tension de puissance, au moins avant et après que le signal de commande de ligne de mots soit activé. Le signal d'amplification de transfert est au moins identique en tension au signal de commande de ligne de mots. L'invention concerne également un dispositif de mémoire à semi-conducteur caractérisé en ce qu'il com- porte: - des premier et second moyens de tirage vers le haut dont les sources sont connectées en commun à une tension de pompage, et dont les grilles et les drains sont connectés en croix les uns aux autres, - des premier et second moyens de source de courant connec- tés respectivement entre les premier et second moyens de tirage vers le haut et la tension de substrat, ces pre- mier et second moyens de source de courant étant, de ma- nière complémentaire, mis en oeuvre en concordance avec un signal d'activation de survoltage, - un noeud de commande connecté entre les seconds moyens de tirage vers le haut et les seconds moyens de source de courant, et - des troisième et quatrième moyens de tirage vers le haut pour fournir la tension de pompage à la grille du tran- sistor de transfert, ces troisième et quatrième moyens de titrage vers le haut étant de manière complémentaire mis en oeuvre en concordance avec la tension du noeud de com- mande. BREVE DESCRIPTION DES DESSINS La présente invention sera décrite ci-après de manière plus détaillée à l'aide de modes de réalisation re- présentés dans les dessins annexés dans lesquels: - la figure 1 est un schéma d'un circuit de commande de li- gne de mots conventionnel; - la figure 2 est un schéma d'un circuit de commande de li- gne de mots selon la présente invention; - la figure 3 est un chronogramme montrant le fonctionne- ment du circuit de la figure 2; et - la figure 4 est un graphique montrant les caractéristi- ques de sortie des circuits des figures 1 et 2. DESCRIPTION DETAILLEE DU MODE DE REALISATION PREFERE Dans l'explication des dessins, des symboles et références numériques similaires sont utilisés pour dési- gner des éléments similaires. En se référant à la figure 2, un circuit de commande de ligne de mots conforme à l'invention comporte un circuit d'amplification de transfert 10 pour fournir une tension Vcc + VTN à la grille du transistor de transfert M1 représentée sur la figure 1. Un signal d'amplification de transfert fXDI qui constitue la sortie du circuit d'amplification de transfert 10, est connecté à la grille du transistor de transfert M1 dont le canal est connecté entre un signal de décodage de rangées Xd (généré par un décodeur de rangées) et le noeud de grille N1. Comme c'est le cas sur la figure 1, il est aussi prévu un inverseur Io pour recevoir le signal de décodage de rangées Xd, un tran- sistor de tirage vers le haut M2 dont la grille est connec- tée au noeud de grille N1 et le canal connecté entre le signal de commande de ligne de mots XI et la ligne de mots WL, et un transistor de tirage vers le bas M3 dont la grille est connectée au signal de sortie de l'inverseur de l'inverseur Io et dont le canal est connecté entre la ligne de mots WL et la tension de substrat Vss. Les transistors à effet de champ avec grille d'isolation et canal P (ciaprès dénommés " transistor à canal p ") P1 et P2 ont des corps et des sources connectés en commun à une tension de pompage Vpp et ont leurs grilles et leurs drains connectés en croix les uns aux autres. Un transistor à effet de champ avec grille d'isolation à canal N (ci-après dénommé " transistor à canal n ") M4 a son ca- nal connecté entre le drain du transistor à canal p Pi et la tension de substrat Vss, et sa grille connectée au si- gnal d'activation de survoltage 4XE. Un inverseur Il reçoit le signal d'activation de survoltage "XE. Un transistor à canal n M5 a sa grille connectée à la borne de sortie de l'inverseur Il et son canal connecté entre le drain du transistor à canal p P2 et la tension de substrat Vss. Un inverseur I2 reçoit un signal apparaissant au noeud de commande 11 qui est le drain du transistor à canal p P2 (ou la grille du transistor à canal p Pi). Un transistor à canal p P3 a sa grille connectée au noeud de commande 11, sa source et son corps sont connectés à la tension de pompage Vpp et son drain est connecté à la borne d'amplification de transfert 12 à partir de laquelle le si- gnal d'amplification de transfert *XDI est généré. Un tran- sistor à canal p P4 a sa grille connectée à la borne de sortie de l'inverseur I2, son corps et sa source connectés à la tension de puissance Vcc et son drain connecté à la borne d'amplification de transfert 12. L'homme du métier remarquera que l'application de la tension de pompage Vpp à chaque corps et source des transistors à canal p P1, P2, P3 et P4, revient à supprimer la dégradation de la capacité de commande de courant provoquée par un effet de corps. La tension de pompage utilisée ici est au moins supérieure à la tension Vcc + VTN. En se référant à la figure 3, alors que le si- gnal d'activation de survoltage "XE pour la commande du si- gnal d'amplification de transfert 10 est au niveau logique " bas " (c'est-à-dire avant l'instant tl), le transistor à canal n M4 est bloqué et le transistor à canal n M5 dont la grille reçoit le signal inversé du signal d'activation de survoltage *XE, est passant. La tension du noeud de com- mande 11 connecté au drain du transistor à canal n passant M5 est maintenue au niveau logique " bas ". Le transistor à canal p P3 dont la grille est connectée au noeud de com- mande 11, est passant, tandis que le transistor à canal p P4 recevant l'état logique inversé en provenance du noeud de commande 11, est bloqué. La tension de pompage Vpp est fournie à la borne d'amplification de transfert 12 à tra- vers le canal du transistor à canal p passant P3, et comme résultat, le signal d'amplification de transfert *XDI ap- plique la tension de pompage Vpp à la grille du transistor de transfert Ml. Pendant que le signal d'amplification de trans- fert "XDI au niveau de la tension de pompage Vpp est appli- qué à la grille du transistor de transfert M1, si le signal de décodage de rangées Xd est activé à l'instant tO avec le niveau logique " haut " du niveau de tension de puissance Vcc, une tension d'un niveau de tension de puissance Vcc est fournie au noeud de grille N1 à travers le canal du transistor de transfert Ml ayant une tension grille-source suffisante, supérieure au moins à la tension Vcc + VTN. La tension du noeud N1 est une " tension de précharge " utili- sée dans l'opération suivante. Après qu'une tension de précharge suffisamment supérieure au moins au niveau de la tension de puissance Vcc, soit établie au noeud de la porte Ni, le signal d'activation de survoltage "XE est relevé au niveau logique " haut " à l'instant tl. Le transistor à canal n M4 est passant et M5 est bloqué. Alors le transistor à canal p P2 est passant et la tension de pompage Vpp est chargée au noeud de contrôle 11 à travers le canal du transistor à ca- nal p P2. Du fait que la tension du noeud de contrôle 11 est au niveau de la tension de pompage Vpp, le transistor à canal p P3 est bloqué et P4 est passant. La tension de puissance Vcc appliquée à la source du transistor à canal p P4 est transférée à la borne d'amplification de transfert 12 via le canal du transistor à canal p P4, et ainsi le si- gnal d'amplification de transfert "XDI est abaissé à partir du niveau de la tension de pompage Vpp jusqu'au niveau de la tension de puissance Vcc à l'instant t2. Si le signal de commande de ligne de mots "XI d'un niveau de tension Vcc + VTN est activé à l'instant t3 après que le signal d'amplification de transfert "XDI soit abaissé au niveau de tension de puissance Vcc, la tension de grille du transistor de tirage vers le bas M2 qui a été préchargée à la tension de précharge au niveau de tension de puissance Vcc, est autosurvoltée au niveau de Vcc + VTN à partir du niveau de puissance Vcc par la capacité grille- drain. Le signal de commande de ligne de mots "XI d'un ni- veau de tension Vcc + VTN est transféré à la ligne de mots WL à travers le canal du transistor de tirage vers le haut M2. La ligne de mots WL est à la tension Vcc + VTN. Les opérations de lecture et d'écriture sont accomplies pour une cellule de mémoire connectée à la ligne de mots WL ame- née à la tension Vcc + VTN. Si le signal de commande de li- gne de mots "XI n'est pas positionné à l'instant t4 après la commande de ligne de mots, la tension de ligne de mots WL est abaissée au niveau de tension de substrat Vss au ni- veau logique " bas ". Si le signal d'activation de survoltage XE est abaissé au niveau logique " bas " à l'instant t5, le tran- sistor à canal p P3 du circuit d'amplification de transfert 10 est passant et le transistor à canal p P4 est bloqué. Le signal d'amplification de transfert "XDI est à nouveau sur- volté à l'instant t4 jusqu'au niveau de tension de pompage Vpp du niveau de tension Vcc + VTN à partir du niveau de tension de puissance Vcc et appliqué à la grille du tran- sistor de transfert Mi. Du fait que le signal de décodage de rangées Xd est encore au niveau logique " haut ", le noeud de grille N1 est à nouveau préchargé au niveau de tension de puissance Vcc. Le signal de commande de ligne de mots XI et la ligne de mots WL sont au niveau de tension de substrat Vss et le courant ne passe pas à travers le transistor de tirage vers le haut M2. Le signal de décodage de rangées Xd est abaissé au niveau logique " bas " à l'instant t7 après que le noeud de la porte N1 ait été à nouveau préchargé. Le processus entre les instants tO jusqu'à t7 est un enchaînement pour la commande d'une ligne de mots. Du fait que le circuit de l'invention peut positionner, avant la commande de ligne de mots, la tension de précharge d'un noeud de grille Ni du transistor de tirage vers le haut M2 à un niveau supérieur au niveau de tension Vcc - VTN, une tension de grille souhaitée est rapidement char- gée pendant l'autosurvoltage pour la commande de ligne de mots. La figure 4 représente les courbes de la ligne de mots de l'invention PWL et d'une ligne de mots conven- tionnelle CWL en rapport avec le signal de commande de li- gne de mots "XI, obtenues par une simulation d'ordinateur. Les conditions de simulation sont une tension de puissance Vcc d'à peu près 1,8 volt en considérant un dispositif de mémoire à semi-conducteur utilisant une tension de puis- sance basse et une température d'à peu près 83 C, ce qui correspond essentiellement à la température de fonctionne- ment à l'intérieur d'un dispositif de mémoire à semi- conducteur. La forme d'onde de tension du signal d'activation de survoltage "XI utilisée ici est représentée pour obtenir une meilleure compréhension du fonctionnement de la commande de ligne de mots. En se référant à nouveau à la figure 4, la ligne de mots de l'invention PWL nécessite un temps plus court de AT pour atteindre la tension de puissance Vcc de 1,8 volt, que cela n'aurait été le cas avec la ligne de mots conventionnelle CWL. En atteignant le niveau de tension Vcc + VTN du signal de commande de ligne de mots "XI dans le dispositif de mémoire à semi-conducteur utilisant une tension de puissance basse, la ligne de mots de l'invention PWL a une forme d'onde de tension qui est presque identique au signal de commande de ligne de mots "XI. Toutefois, la ligne de mots conventionnelle n'atteint pas le niveau de tension désiré même si le signal de com- mande de ligne de mots XXI d'un niveau de tension Vcc + VTN est fourni, du fait que la ligne de mots CWL a une courbe de montée beaucoup plus lente que le signal de commande de ligne de mots XI. Le circuit de commande de ligne de mots con- forme à la présente invention peut raccourcir la durée de commande de ligne de mots et augmenter l'efficacité de com- mande de ligne de mots dans un dispositif de mémoire à se- mi-conducteur utilisant une tension de puissance basse. En conséquence, le fonctionnement de l'accès aux données du dispositif de mémoire à semi-conducteur est amélioré. Le circuit d'amplification de transfert 10 de la figure 2 utilise une structure usuelle de circuit symé- trique pour répondre à l'état de tension du signal d'activation de survoltage "XE. Le circuit d'amplification de transfert 10 peut être modifié avec d'autres structures ayant la même fonction. L'homme du métier notera que la borne d'amplification de transfert I2 est combinée avec des moyens connus pour la stabilisation de la tension du signal d'amplification de transfert "XDI. R E V E N D I CATIONS 1) Circuit de commande d'une ligne de mots à utiliser dans un dispositif de mémoire à semi-conducteur pour commander une ligne de mots (WL) connectée à une cel- lule de mémoire pour accomplir une opération d'accès à une donnée pour la cellule de mémoire, caractérisé en ce qu'il comporte: - un transistor de tirage vers le haut à effet de champ avec grille d'isolation (M2) connectée entre la ligne de mots (WL) et un signal de commande de la ligne de mots (+XI) ayant une tension prescrite, le transistor de ti- rage vers le haut ayant un noeud de grille (N1) connecté à un signal de décodage de rangées (Xd) à travers un transistor de transfert (Ml) à effet de champ avec grille d'isolation, et - des moyens pour fournir un signal d'amplification de transfert ("XDI) généré en réponse au signal de commande prescrit à la grille du transistor de transfert à effet de champ avec grille d'isolation, de manière à précharger le noeud de grille (N1) à une tension au moins au-dessus d'une tension de puissance au moins avant et après que le signal de commande de la ligne de mots soit activé. 2) Circuit de commande d'une ligne de mots se- lon la revendication 1, caractérisé en ce que le signal de commande prescrit est un signal d'activation de survoltage. 3) Circuit de commande d'une ligne de mots com- portant une ligne de mots connectée à une cellule de mé- moire, un transistor de tirage vers le haut (M2) à effet de champ avec grille d'isolation dont le canal est connecté entre la ligne de mots (WL) et un signal de commande de li- gne de mots (+XI), un transistor de tirage vers le bas (M3) à effet de champ avec grille d'isolation dont le canal est connecté entre la ligne de mots et une tension de substrat, un transistor de transfert (M1) à effet de champ avec grille d'isolation dont le canal est connecté entre un si- gnal de décodage de rangées (Xd) et la grille du transistor de tirage vers le haut, et un inverseur (Io) pour inverser l'état logique du signal de décodage de rangées pour appli- quer l'état logique inversé à la grille du transistor de tirage vers le bas, caractérisé en ce qu'il comprend: des moyens pour fournir à la grille du transis- tor de transfert un signal d'amplification de transfert gé- néré en réponse à un signal de commande prescrit, de manière à précharger la grille du transistor de tirage vers le haut (M2) à une tension supérieure au moins à une ten- sion de puissance, au moins avant et après que le signal de commande de ligne de mots soit activé. 4) Circuit de commande de ligne de mots selon la revendication 3, caractérisé en ce que le signal de com- mande prescrit est un signal d'activation de survoltage. ) Circuit de commande de ligne de mots selon la revendication 3, caractérisé en ce que le signal d'amplification de transfert est au moins identique en ten- sion, au signal de commande de ligne de mots. 6) Dispositif de mémoire à semi-conducteur com- portant une ligne de mots connectée à une cellule de mé- moire, un transistor de tirage vers le haut à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et un signal de commande de ligne de mots, un transistor de tirage vers le bas à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et une tension de substrat, un transistor de transfert à effet de champ avec grille d'isolation dont le canal est connecté entre un signal de décodage de ran- gées et la grille du transistor de tirage vers le haut, et un inverseur pour inverser l'état logique du signal de dé- codage de rangées pour appliquer l'état logique inversé à la grille du transistor de tirage vers le bas, caractérisé en ce qu'il comporte en outre: - des premier et second moyens de tirage vers le haut (Pi, P2) dont les sources sont connectées en commun à une ten- sion de pompage, et dont les grilles et les drains sont connectés en croix les uns aux autres, - des premier et second moyens de source de courant (M4, M5) connectés respectivement entre les premier et second moyens de tirage vers le haut et la tension de substrat, ces premier et second moyens de source de courant étant, de manière complémentaire, mis en oeuvre en concordance avec un signal d'activation de survoltage (+XE), un noeud de commande connecté entre les seconds moyens de tirage vers le haut et les seconds moyens de source de courant, et - des troisième et quatrième moyens de tirage vers le haut (P3, P4) pour fournir la tension de pompage à la grille du transistor de transfert, ces troisième et quatrième moyens de titrage vers le haut étant de manière complé- mentaire mis en oeuvre en concordance avec la tension du noeud de commande.