FR 2712413 A1 19950519 FR 9413279 A 19941107 PROCEDE ET APPAREIL POUR INTEGRER UNE PLURALITE DE SIGNAUX D'ENTREE Arrière-plan technologique de l'invention 1. Domaine technique de l'invention La présente invention porte sur le traitement de signal et, plus particulièrement, sur l'addition et l'intégration de signaux analogiques. 2. Description de l'art apparenté L'addition et l'intégration de différents signaux analogiques est courante dans de nombreuses applications. Une utilisation courante se retrouve dans les modulateurs de fréquence, o plusieurs signaux d'entrée doivent être additionnés et intégrés avant introduction dans un modulateur de phase. L'intégrateur présente cependant un gain très élevé à la tension CC, et la plupart des signaux d'entrée se verront associés à une tension de décalage CC. En conséquence, une technique de réduction des niveaux de décalage CC est nécessaire pour éviter la saturation des composants du circuit de l'intégrateur et augmenter la gamme dynamique du signal de sortie. Un circuit additionneur/intégrateur est représenté sur la figure 1 suivant l'état antérieur de la technique. Deux signaux d'entrée ou plus 110 sont d'abord additionnés par l'additionneur 115, tel qu'on le connaît dans l'état de l'art. La sortie de l'additionneur 120 est reliée à un condensateur d'arrêt CC 130. Comme ce type de circuit serait normalement implanté sur une puce à circuit intégré, et du fait que la taille requise pour le condensateur d'arrêt CC dépasserait de beaucoup la place disponible sur une puce à circuit intégré, le condensateur d'arrêt CC est un condensateur discret, extérieur à la puce à circuit intégré. Les connexions entre le condensateur d'arrêt CC et la puce à circuit intégré sont assurées respectivement par des broches d'entrée et de sortie, et 135. Une résistance 140 est utilisée pour ajuster la position des pôles pour le filtre passe-haut résultant de la résistance et du condensateur d'arrêt CC. Enfin, un intégrateur 150, tel qu'on le connaît dans l'état de l'art, intègre le signal pour fournir un signal de sortie 155. Brève description des dessins Les nombreuses constructions et caractéristiques de la présente invention ressortiront de manière plus explicite de la description détaillée en regard des dessins suivants. La figure 1 représente un schéma de montage de base fournissant une fonction d'addition et d'intégration suivant l'état antérieur de la technique. La figure 2 représente un schéma électrique d'une configuration du circuit suivant la présente invention. La figure 3 représente une courbe de la réponse en fréquence représentant la réponse en fréquence suivant la présente invention. La figure 4 représente un schéma électrique d'un modulateur de fréquence suivant la présente invention. Les figures 5 et 6 représentent un schéma de principe présentant une configuration du circuit condensateur commuté suivant la présente invention. La figure 7 représente un schéma électrique d'un émetteur radio construit suivant la présente invention. Description détaillée des modes de réalisation préférés La présente invention résoud les problèmes susmentionnés et d'autres problèmes en proposant les caractéristiques suivantes et d'autres caractéristiques de l'invention. L'addition et l'intégration d'une pluralité de signaux d'entrée sont réalisées sans recourir à un condensateur d'arrêt CC de grande taille. Suivant la présente invention, la figure 2 représente une configuration de circuit. Les signaux d'entrée sont groupés selon le contenu de fréquence présent dans chacun d'eux. Les signaux à contenu de fréquence inférieur sont groupés en groupe de signaux d'entrée 205 et ceux avec des composants à contenu de fréquence supérieur sont groupés en groupe de signaux d'entrée 210. Les groupes à basse fréquence et haute fréquence sont additionnés respectivement dans des additionneurs 215 et 220. Les signaux à basse fréquence additionnés sont ensuite intégrés par un intégrateur à basse fréquence polaire 225, et les signaux haute fréquence sont intégrés par un intégrateur à haute fréquence polaire 230. Les sorties des deux intégrateurs sont additionnées dans l'additionneur 235 pour sortir à 240. Des décalages de tension CC sont associés aux deux groupes de signaux d'entrée à haute et basse fréquences. Pour s'affranchir de la nécessité de recourir à un condensateur d'arrêt CC, il faut réduire les effets de ces décalages de tension. La présente invention y parvient en réglant les fréquences polaires des intégrateurs à basse et haute fréquences de manière à diminuer l'effet de ces décalages. La présente invention fournit un dispositif entièrement intégré pour intégrer une pluralité de signaux d'entrée. On évite ainsi de monter un condensateur de couplage CC extérieur à capacité élevée. On se dispense également de deux broches d'entrée/sortie d'un circuit intégré. La figure 3 représente une courbe de réponse en fréquence illustrant des caractéristiques de fréquence des deux intégrateurs à basse et haute fréquences polaires. Le groupe à basse fréquence de signaux d'entrée présente un contenu de fréquence qui exige un pôle à basse fréquence 315 pour l'intégrateur à basse fréquence polaire. Ce pôle détermine le gain CC de l'intégrateur à basse fréquence polaire 305. Le groupe à haute fréquence de signaux d'entrée ne nécessite pas de pôle basse fréquence; l'intégrateur à haute fréquence polaire présente donc un pôle de fréquence supérieure 320. Ceci permet au gain CC de l'intégrateur à haute fréquence polaire 310 d'être inférieur à celui de l'intégrateur à basse fréquence polaire. En réduisant le gain de cet intégrateur, les décalages de tension CC associés au groupe à haute fréquence de signaux d'entrée sont réduits. Ceci supprime le recours au condensateur d'arrêt CC. La figure 4 illustre un modulateur de fréquence construit suivant la présente invention. Trois signaux d'entrée sont divisés en un groupe 405 de deux signaux à contenu basse fréquence 405 et un seul signal à contenu haute fréquence 410. Selon la présente invention, un nombre quelconque de signaux d'entrée ou de groupes de signaux d'entrée est possible. En fonction du contenu de fréquence des signaux d'entrée, et des groupes correspondants formés, il est possible d'obtenir différentes configurations d'intégrateurs multiples, dont certainees avec ou sans entrées d'addition. Chaque intégrateur doit avoir une fréquence polaire qui coïncide avec la fréquence des signaux d'entrée associés. Les signaux à contenu basse fréquence sont additionnés ensemble dans l'additionneur 415, et la sortie de l'additionneur est ensuite intégrée dans l'intégrateur 417, qui a une basse fréquence polaire. L'entrée à haute fréquence est intégrée dans l'intégrateur 420, qui a une haute fréquence polaire. Les deux signaux intégrés résultants sont additionnés dans l'additionneur 425, et la sortie de l'additionneur alimente ensuite un modulateur de phase 430. Le modulateur de phase 430 est combiné avec l'intégration et l'addition pour réaliser une modulation de fréquence des signaux à contenu basse fréquence. La sortie du modulateur de phase 435 est un signal modulé en fréquence, modulé par la somme des signaux d'entrée. Les figures 5 et 6 représentent une configuration du circuit condensateur commuté suivant la présente invention. Les éléments d'un circuit condensateur commuté sont des commutateurs, qui peuvent être des MOSFET de type N ou P, ou une combinaison des deux, condensateurs et amplificateurs opérationnels, dont la conception est bien connue dans l'état de l'art. Dans beaucoup d'applications, un additionneur pour additionner un groupe de signaux d'entrée peut être combiné avec la partie entrée d'un circuit intégrateur pour constituer un circuit unique, tel que représenté sur la figure 5. La figure 5 présente deux intégrateurs, un premier intégrateur avec une entrée d'addition et un deuxième intégrateur avec une entrée unique (non additionneuse), telle que celle représentée sur la figure 4. Les signaux d'entrée à contenu basse fréquence 503 et 515 sont d'abord introduits dans le circuit par les commutateurs respectifs 506 et 518. Les commutateurs 506 et 518 sont activés par une horloge biphasée 0, commandée par une source (non représentée). La source peut être interne à un dispositif tel qu'un émetteur radio. L'horloge biphasée 0 est sans chevauchement et présente deux phases désignées 1ol et 02. Les signaux d'entrée 503 et 515 sont échantillonnés respectivement sur les condensateurs d'entrée 512 et 524. Sur 01, les commutateurs 509, 521 et 545 sont fermés pour décharger les condensateurs d'entrée. Les entrées échantillonnées sont intégrées sur le condensateur intégrateur 530 pendant la phase d'horloge 02, lorsque les commutateurs 506, 518 et 527 sont fermés. Une contre-réaction est produite par les condensateurs de réaction 536 et 530. La sortie est échantillonnée sur le condensateur de réaction 536 en phase d'horloge o2 lorsque le commutateur 539 est fermé. Les commutateurs 533 et 545 libèrent le condensateur de réaction 536 pour la sortie échantillonnée suivante. La fréquence polaire de l'intégrateur est déterminée par le rapport du condensateur de réaction 536 au condensateur d'intégration 530. Le gain CC de chaque signal d'entrée est déterminé par le rapport du condensateur d'entrée respectif 512 ou 524 au condensateur de réaction 536. Le commutateur 545 est un commutateur à zéro automatique qui permet d'annuler la tension de décalage référencée en entrée de l'amplificateur opérationnel 542. En court-circuitant la sortie 548 de l'amplificateur 542 sur son entrée pendant ol01, la tension de décalage est échantillonnée sur les condensateurs d'entrée 512 et 524 et le condensateur de réaction 536. Pendant 02, la tension de décalage stockée est ensuite soustraite de l'amplificateur 542, et par conséquent son décalage annulé. Le deuxième intégrateur représenté à la figure 5 est similaire au premier intégrateur. Toutefois, aucune entrée d'addition n'est fournie sur l'entrée du deuxième intégrateur. Le signal d'entrée 551 est échantillonné par le commutateur 554 sur le condensateur d'entrée 560. Ce condensateur est libéré par les commutateurs 557 et 581. Le signal d'entrée est intégré sur le condensateur d'intégration 566 par le commutateur 563. Le signal de sortie 584 est retourné par le condensateur de réaction 569 à travers le commutateur 575 et le condensateur d'intégration 566. Le condensateur de réaction 569 est libéré par les commutateurs 572 et 581. Le commutateur à zéro automatique 581 permet d'annuler le décalage référencé en entrée de l'amplificateur opérationnel 578. La fonction de transfert de domaine z d'un intégrateur condensateur commuté dissipatif, identique à ceux illustrés à la figure 5, est donnée par: H(z) = Q-R*1 EQU. 1 R+Q-R*zilEUi o: M = capacité d'entrée R = capacité d'intégration Q = capacité de réaction de commutation Les signaux d'entrée combineront un décalage CC et un signal souhaité, comme indiqué ci-dessous: V503 = Signal d'entrée à 503 = V503- CC + V503-SIG V515 = Signal d'entrée à 515 = V515-CC + V515-SIG V551 = Signal d'entrée à 551 = V551-CC + V551-SIG o: Vn-CC = Décalage CC présent dans le signal d'entrée n Vn-SIG = Signal souhaité présent dans le signal d'entrée n n = 503, 515, 548, 551 et 584 En appliquant l'Eq. 1 aux signaux d'entrée, on obtient: V548SIG = M512 * V503-SIG -M524 * V515-SIG R530+Q536 - R530 Z R530+Q536 - R530 Z V548DC = -M512 * V503-DC = -_M524 * V515_DC Q536 Q536 et: V548sIG - M560 * V551-SIGo R566 + Q569- R566 * z1 3( V548.DC= -M560 * V551-DC Q569 o les rapports -M512 -M524 et-M560 et Q536 ' Q536 Q569 sont les gains CC des trajectoires des signaux d'entrée à travers leurs intégrateurs respectifs. Puisque le gain CC de l'intégrateur à haute fréquence polaire est notablement réduit par rapport au gain de l'intégrateur à basse fréquence polaire, la contribution du décalage CC de sortie de l'intégrateur à haute fréquence polaire, due au signal d'entrée 551, est par conséquent considérablement réduite elle aussi. C'est cette réduction du décalage qui permet de se dispenser du gros condensateur d'arrêt CC extérieur utilisé dans l'état antérieur de la technique. Les figures 5 et 6 peuvent servir à implanter les composants sur une seule puce à circuit intégré. Les tailles des condensateurs associés aux intégrateurs dépendront de plusieurs variables. Par exemple, pour une fréquence de 32 kHz de 0, un pôle de 1 Hz pour le premier intégrateur, un pôle de 15 Hz pour le deuxième intégrateur, un gain CC de 15 pour le premier intégrateur, et un gain CC de 1 pour le deuxième intégrateur, les tailles des condensateurs sont calculées comme suit. La fabrication de condensateurs de 0,01 picofarad (pf) est connue dans l'état de l'art. Pour des fréquences d'échantillonnage supérieures aux fréquences polaires des intégrateurs, la résistance équivalente d'un condensateur commuté est ) approximativement donnée par: Req Fs C o: Req = Résistance équivalente Fs = Fréquence d'horloge de 0 C = Capacité du condensateur commuté Pour un pôle de 1 Hz, le rapport entre le condensateur d'intégration et le condensateur de réaction peut être déterminé en résolvant l'équation suivante: 1Hz= 1 2,H*Re *RI o: Req - Fs*QI R1 = Capacité du condensateur d'intégration pour le premier intégrateur Q1 = Capacité du condensateur de réaction de commutation pour le premier intégrateur ce qui donne: RI _ Fs QI 2*n Le gain CC d'un intégrateur est déterminé par le rapport du condensateur d'entrée, M, à celui du condensateur de réaction de commutation, Q. DC Gain = -M Q Pour le premier intégrateur, si l'on pose Q1 = 0,01 pf et si l'on applique la méthode ci-dessus, on obtiendra R1 = 50,93 pf et Mi = 0,15 pf, o M1 est le condensateur d'entrée du premier intégrateur. De la même manière, pour le deuxième intégrateur, o Q2, R2 et M2 sont, respectivement, la réaction, l'intégration et la capacité d'entrée, si l'on pose Q1 = 0,01 pf, et si l'on applique la méthode ci-dessus, on obtient R2 = 3,40 pf et M2 = 0,01 pf. De cette manière, la capacité totale additionnée des deux étages intégrateurs est d'environ 55 pf. Pour certaines applications, il est important que les gains de chaque intégrateur se suivent très étroitement pour que les niveaux de signaux d'entrée relatifs soient maintenus par l'intégration. En implantant plusieurs intégrateurs sur le même circuit intégré avec des intégrateurs condensateurs d'adaptation commutés, la précision d'adaptation nécessaire est facilement atteinte. La figure 6 représente une application de condensateur commuté du circuit additionneur. L'additionneur est un étage passe-tout à deux entrées. Les sorties des intégrateurs 548 et 584 alimentent directement les condensateurs à temps continu, 593 et 611, et sont également échantillonnées, respectivement, sur les condensateurs commutés 596 et 614. Les commutateurs d'entrée 587 et 605 échantillonnent la sortie des intégrateurs sur les condensateurs d'entrée commutés, tandis que les commutateurs 602 et 620 assurent le transfert de charge vers le noeud d'addition de l'amplificateur opérationnel 635. Les commutateurs 590, 599, 608 et 617 déchargent les entrées échantillonnées des condensateurs d'entrée commutés. Le signal de sortie 638 est stocké dans le condensateur 632 et le signal de sortie est retourné en utilisant les condensateurs de réaction 623 et 632 et les commutateurs 626 et 629. La fonction de transfert de domaine z de l'additionneur est donnée par: H(z) = -(M+P) + P*z'1) R + Q - R*z-l o: M = capacité d'entrée de commutation P = capacité d'entrée continue R = capacité d'intégration Q = capacité de réaction de commutation L'examen de l'équation ci-dessus montre que si: P M _ = _ R Q le pôle et le zéro s'annulent exactement, en fournissant une réponse uniforme en fréquences avec un gain de: P M Gain =P = M R Q Un autre mode de réalisation préféré de la présente invention est illustré par un émetteur radio sur la figure 7. Un signal de données à basse fréquence 705 avec un contenu de fréquence situé dans la gamme 50 à 100 Hz et un signal d'entrée auxiliaire 710 avec un contenu de fréquence dans la gamme 10 Hz à 10 kHz, sont introduits dans un additionneur/intégrateur 725 avec une fréquence polaire de 1 Hz. Un signal vocal 715 avec un contenu de fréquence situé dans la gamme 300 Hz à 3 kHz, et un signal DTMF 720 avec un contenu de fréquence situé dans la gamme 600 à 1600 Hz, sont introduits dans un additionneur/intégrateur 730 avec une fréquence polaire de 15 Hz. Les sorties résultantes des intégrateurs à fréquences polaires allant de 1 à 15 Hz sont additionnées dans l'additionneur 735. La sortie additionnée de l'additionneur 735 est introduite dans un modulateur de phase 745. Le modulateur de phase 745 module le signal de référence 740 basé sur le signal de sortie additionné de l'additionneur 735. Ce signal modulé est ensuite envoyé à un synthétiseur de fréquences composé d'un circuit détecteur de phase 750, un filtre passe-bas 755, un oscillateur commandé en tension 760 pour fournir une modulation directe de fréquence de sa sortie. La sortie du synthétiseur de fréquences est ensuite transmise à un élément de transmission 770, tel qu'une antenne. Bien que l'invention ait été décrite et illustrée dans la description et les dessins ci-dessus, il est bien entendu que cette description est donnée à titre d'exemple uniquement, et que de nombreux changements et modifications peuvent être apportés par les spécialistes de la technique tout en restant dans l'esprit et le cadre de l'invention. Différents groupes de signaux d'entrée peuvent être gérés par différentes configurations d'addition et des intégrateurs d'entrée simples. L'invention peut être également implantée en totalité ou en partie dans un processeur numérique du signal, en remplacement des circuits de traitement analogique du signal. Revendications 1. Appareil pour intégrer une pluralité de signaux d'entrée, caractérisé par: un premier intégrateur (225) ayant une première fréquence polaire pour intégrer au moins un signal d'entrée et fournir un premier signal intégré; un deuxième intégrateur (230) ayant une seconde fréquence polaire différente de la première fréquence polaire pour intégrer au moins un autre signal d'entrée et fournir un deuxième signal intégré; et un additionneur (235) couplé opérationnellement audit premier intégrateur et audit deuxième intégrateur pour recevoir les premier et deuxième signaux intégrés et fournir un signal intégré composite. 2. Appareil selon la revendication 1, dans lequel au moins l'un desdits premier et deuxième intégrateurs (215, 220) est caractérisé par des moyens d'addition d'un premier groupe de signaux d'entrée pour fournir, respectivement, le premier ou le deuxième signal d'entrée. 3. Appareil selon la revendication 1, dans lequel les premier et deuxième signaux d'entrée ont un contenu de fréquence différent; et dans lequel lesdits premier et deuxième intégrateurs (215, 220) ont des pôles correspondant au contenu de fréquence des premier et deuxième signaux d'entrée. 4. Appareil selon la revendication 1, dans lequel ledit premier intégrateur, ledit deuxième intégrateur, et ledit additionneur sont intégrés sur au moins un substrat à circuit intégré. 5. Appareil selon la revendication 1, dans lequel le premier signal d'entrée est caractérisé par des signaux de données à basse fréquence, et dans lequel le deuxième signal d'entrée est caractérisé par des signaux vocaux. 6. Appareil selon la revendication 1, dans lequel ledit appareil fournit, de plus, une modulation de fréquence pour un émetteur radio, ledit appareil comprenant, de plus, un modulateur de phase (745) couplé opérationnellement pour recevoir le signal intégré composite dudit additionneur (235, 735) et fournir un signal modulé en fréquence. 7. Procédé d'addition et d'intégration d'une pluralité de signaux d'entrée, caractérisé par les étapes suivantes: (a) intégration (225) d'au moins l'une des pluralités de signaux d'entrée pour fournir un premier signal intégré; (b) intégration (230) d'au moins une autre des pluralités de signaux d'entrée avec une constante de temps différente de celle de l'étape (a) pour fournir un deuxième signal intégré; et (c) addition (235) des premier et deuxième signaux intégrés fournis dans lesdites étapes (a) et (b) pour fournir un signal intégré composite. 8. Procédé selon la revendication 7, dans lequel la pluralité de signaux d'entrée comprend des signaux de données à basse fréquence et des signaux vocaux; dans lequel ladite étape (a) est caractérisée par la sous-étape (al) d'intégration (225) d'au moins les signaux de données à basse fréquence; et dans lequel ladite étape (b) est caractérisée par la sous-étape (bl) d'intégration (230) d'au moins les signaux vocaux. 9. Procédé selon la revendication 7, dans lequel au moins l'une desdites étapes (a) ou (b) est caractérisée par une sous-étape d'addition (215, 220) d'un premier groupe de la pluralité de signaux d'entrée. 10. Procédé selon la revendication 7, dans lequel l'intégration (230) dans ladite étape (b) est réalisée avec une constante de temps différente de l'intégration (225) dans ladite étape (a) en utilisant une fréquence polaire différente.