FR 2712437 A1 19950519 FR 9412954 A 19941028 CIRCUIT ET PROCEDE PERMETTANT DE GENERER UNE SORTIE TAMPONNEE Domaine de l'invention La présente invention porte généralement sur des circuits tampon, et plus particulièrement sur un circuit tampon à faible distorsion et un procédé permettant de générer une sortie tamponnée. Arrière-plan technologique de l'invention La mise en mémoire tampon des signaux de sortie dans une application de circuit intégré (CI) est bien connue. Etant donné que les circuits internes typiques d'un CI ne contiennent pas suffisamment de courant pour commander les capacités externes, un étage de sortie séparé est généralement nécessaire. Une solution habituelle consiste à utiliser un amplificateur opérationnel (ampli op) installé dans un montage de rétroaction à gain unité, bien connu des spécialistes. En général, un ampli op placé dans un montage de rétroaction à gain unité possède des caractéristiques de distorsion satisfaisantes. Toutefois, un étage de sortie utilisé de cette manière est généralement endommagé lorsque la tension d'alimentation est très faible et que la plage de tension d'entrée de mode commun est limitée. Il faut utiliser des excursions de tension faible afin de réduire le rapport signal/bruit. Par conséquent, il y a une demande pour un circuit tampon à faible distorsion capable de fonctionner avec une tension d'alimentation faible et une large plage de tensions d'entrée. Brève description des dessins La figure 1 est un schéma de principe d'un circuit tampon classique comprenant un amplificateur opérationnel. La figure 2 est un schéma de principe détaillé du circuit permettant de générer une sortie tamponnée suivant la présente invention. La figure 3 est un schéma de principe détaillé de l'amplificateur opérationnel préféré 12 de la figure 2. La figure 4 est un exemple de commutateur pouvant être incorporé dans le dispositif de la figure 2. Description du mode de réalisation préféré Généralement, la présente invention propose un procédé et un dispositif pour un organe tampon à faible distorsion. Cela est réalisé en utilisant un étage diviseur de tension à résistances et un étage d'amplification dont le gain est égal à l'inverse du rapport d'atténuation du diviseur de tension à résistances pour donner un gain unité. Des entrées multiples au circuit tampon sont incorporées au moyen d'un réseau de commutation d'entrée. L'erreur de gain et la distorsion introduites par la résistance du réseau de commutation sont annulées en plaçant un réseau équivalent dans le réseau de rétroaction de l'étage d'amplification. La topologie de circuit préférée convient tout à fait pour des applications à basse tension et offre une sortie à faible distorsion. Un moyen de réduire la consommation d'énergie et de minimiser les transitoires indésirables est également proposé. La présente invention peut être décrite plus en détails en faisant référence aux figures 1 à 4. La figure 1 illustre un circuit tampon classique 10 comprenant un amplificateur opérationnel (ampli op) 12 configuré comme un organe tampon. En particulier, la tension au noeud de sortie 14 est mise en mémoire tampon au noeud de sortie 16. Les résistances 18 et 20 atténuent le signal de tension d'entrée vers la sortie non-inverseuse 22 de l'ampli op. La résistance 18 est connectée entre la tension d'entrée 14 et l'entrée non-inverseuse 22 de l'ampli- op. La résistance 20 est connectée entre l'entrée non-inverseuse 22 de l'ampli op et un potentiel de masse. Les résistances 24 et 26 fournissent une réduction de la tension au noeud de sortie 16 et à l'entrée inverseuse 28 de l'ampli op. La résistance 24 est connectée entre le noeud de sortie 16 et l'entrée non- inverseuse de l'ampli op 28. La résistance 26 est connectée entre l'entrée inverseuse 28 de l'ampli op et un potentiel de masse. On comprend aisément que le gain en tension du circuit tampon 10 est: [ R20 / (R18 + R20)] [ (R24 + R26)/ R26] o RXX représente la résistance des résistances XX. Les résistances R18 et R24 doivent être sensiblement égales et les résistances R20 et R26 doivent être sensiblement égales pour ce gain en tension à l'unité égale. D'une manière générale, les résistances sont réalisées comme des résistances diffusées faiblement dopées. De tels résistances possèdent généralement une forte résistivité, ce qui réduit les besoins d'attaque en courant. Un inconvénient considérable des résistances diffusées est qu'elles sont munies d'une résistance qui varie avec l'amplitude du signal, et ce à cause de la variation de la largeur de la zone de déplétion provoquée par une application d'une polarisation inverse de la jonction isolant la résistance du substrat. Cette variation est annulée dans le circuit 10. L'ampli op 12 oblige les différences de tension des résistances 18 et 24 à être égales, et oblige également les différences de tension des résistances 20 et 26 à être égales. Les résistances R18 et R24 sont maintenues égales et les résistances R20 et R26 sont maintenues égales; le gain de tension est maintenu à l'unité. La figure 2 illustre un schéma de principe détaillé du circuit tampon 29 de la présente invention. Les composants de la figure 2 identiques à ceux de la figure 1 portent les mêmes numéros de référence. Par conséquent, seuls les éléments complémentaires ajoutés au circuit de la figure 1 sont décrits en détail. Un élément de commutation 30 composé d'un certain nombre de commutateurs individuels (32, 34... 36) est connecté entre le noeud d'entrée 14 et un noeud 37. La résistance 18 est connectée entre le noeud 37 et le noeud 22. Un moyen de sélection de tensions d'entrée multiples est réalisé par le fait que le réseau de commutation 38 est composé d'une série de commutateurs couplés à un noeud 47 et une série de commutateurs 40. L'une des nombreuses entrées alternées (42, 44 et 46) peuvent être connectées au noeud 47 en validant les commutateurs 48 et 50 pour l'entrée 42, les commutateurs 52 et 54 pour l'entrée 44, ou les commutateurs 56 et 58 pour l'entrée 46. La série de commutateurs 40 peut être validée de la même façon. De préférence, il faut le même nombre de commutateurs sur tous les trajets des entrées 14, 42, 44 ou 46 au noeud 37. On remarquera que n'importe quel réseau de commutation peut être utilisé à la place des réseaux de commutation 30 et 38. Un tel réseau est obligé d'avoir le même nombre de commutateurs série qui connectent toute entrée de source d'attaque au noeud 37. Une autre série de commutateurs 60, qui consiste en un série de commutateurs (62, 64... 66), est connectée entre le noeud de sortie 16 et le noeud 67. Le nombre de commutateurs de la série de commutateurs 60 est égal au nombre de commutateurs série connectant l'une des entrées 14, 42, 44 et 46 au noeud 37. La résistance 24 est connectée entre le noeud 67 et le noeud 28. De préférence, la résistance 18 est sensiblement égale à la résistance 24, et la résistance 20 est sensiblement égale à la résistance 26. En outre, les commutateurs des réseaux de commutation 14, 38 et 60 sont sensiblement égaux en taille. Des éléments complémentaires peuvent être ajoutés afin de réduire la consommation d'énergie et de réduire les transitoires indésirables. Un dispositif de commutation 68 est connecté entre le noeud 69 et un potentiel de masse. Un second dispositif de commutation 70 est connecté entre le noeud 71 et un potentiel de masse. Les dispositifs de commutation 68 et 70 sont de préférence des transistors, bien que d'autres dispositifs puissent être utilisés. Les dispositifs de commutation 68 et 70 réduisent généralement les pertes d'énergie dans le système. Les dispositifs de commutation 68 et 70 sont invalidés lorsque le circuit n'est pas en service. Cela interrompt le courant continu absorbé des réseaux de résistances, conservant du courant dans le système. Enfin, un dispositif de commutation 72 est connecté entre le noeud de sortie 16 et une polarisation opérationnelle. Le dispositif de commutation 72 est de préférence un transistor et il est incorporé pour réduire les transitoires indésirables. Le gain en tension du circuit tampon est: [ (R20 + R68) / (R30 + R18 + R28+ R68)] a [ (R60 +R24 +R26 +R70) / (R26 + R70)] o R68 représente la résistance série du commutateur 68, R30 représente la résistance de la série de commutateurs qui relient une source d'attaque au noeud 37, R60 représente la résistance des séries de commutateurs qui connectent le noeud 16 et le noeud 67, et R70 représente la résistance série du commutateur 70. La différence de tension entre le noeud 22 et la masse est contrainte par l'ampli op d'être égale à celle qui existe entre le noeud 28 et la masse. De la même façon, la différence de tension entre les noeuds 14 et 22 est contrainte par l'ampli op d'être égale à celle qui existe entre les noeuds 16 et 28. Les non-linéarités des valeurs des résistances R18, R20, R24, R26, R30, R60, R68 et R70 sont annulées, et le gain en tension du circuit 29 est maintenu à l'unité. Dans le mode de réalisation préféré, les résistances utilisées sont sensiblement égales en taille et les réseaux de commutation ont des impédances sensiblement égales. Un mode de réalisation possible pourrait conserver un gain unité en tension en modifiant la taille des composants de manière appropriée. Chaque composant de la chaine de rétroaction doit avoir la même taille que les autres afin de maintenir un rapport d'atténuation de rétroaction sensiblement égal au rapport d'atténuation d'entrée. Le circuit 29 de la figure 2 propose un moyen d'éliminer les transitoires indésirables lorsque le circuit est revalidé. En mode d'invalidation, le noeud de sortie est connecté au moyen du dispositif de commutation 72 a un potentiel qui est sensiblement égal à la polarisation opérationnelle lorsque le circuit est validé. Cela empêche une dérive de tension sur le noeud lorsque l'amplificateur 12 ne fournit pas de commande. Lorsque l'amplificateur 12 est revalidé, il y a une excursion de tension minime au noeud 16. La figure 3 illustre la topologie d'ampli op préférée de l'ampli op 12 de la figure 2. Cette topologie bien connue possède une entrée noninverseuse 80, une entrée inverseuse 82 et une sortie 83. Elle consiste en un étage d'amplification différentielle 84 et un étage d'amplification à source commune 85. Le transistor 86, relié à l'entrée non-inverseuse, et le transistor 88, relié à l'entrée inverseuse, forment une paire différentielle. Le transistor 90 fournit une polarisation de source de courant pour les transistors 86 et 88. Le transistor 92, connecté en tant que diode, et le transistor 94, qui fournit une sortie 95 au premier étage 84, forment une charge miroir de courant pour les transistors 86 et 88. Le transistor 96 est un dispositif monté en source commune pour le second étage 85, et le transistor 98 fournit une polarisation et une charge au transistor 96. La compensation de fréquence en boucle ouverte pour l'amplificateur est fournie de la sortie 83 à l'entrée 95 du second étage 85 par le condensateur 100. L'ampli op 12 peut être mis hors service et placé dans un état de veille à faible consommation en coupant les polarisations de source de courant 90 et 98, et en validant le transistor 101. La tension de décalage de cet amplificateur peut être conçue de manière à être essentiellement fixée à une valeur approximativement égale au défaut d'adaptation de la tension de seuil aléatoire des transistors 86 et 88. Cela permet au circuit de la présente invention d'avoir une distorsion minimale. Il faut prendre en considération la plage de tension de mode commun de l'amplificateur. Appelons Vcm la tension de mode commun de cet amplificateur. Elle se définit comme la moyenne des tensions d'entrée non-inverseuse et inverseuse. Pour que l'amplificateur maintienne un gain élevé, la Vcm est contrainte de ne pas dépasser Vdd - (lVdsat861 + Ivt 861 + IVdsat901) o Vdd est la tension d'alimentation, IVdsat861 est la valeur absolue de la tension de saturation drain-source du transistor 86, IVt861 est la valeur absolue de la tension de seuil du transistor 86, et IVdsat901 est la valeur absolue de la tension de saturation drain-source du transistor 90. Pour les procédés de fabrication de circuits intégrés classiques, la valeur (lVdsat86l + Ivt861 + IVdsat901) ne devra pas être rendue petite arbitrairement, étant contrainte par la tension de seuil du procédé. Cette limitation de plage en mode commun est particulièrement contraignante dans des systèmes à basse tension, dans lesquels le seuil de tension représente une partie significative de la tension d'alimentation. Le présent circuit intègre cette limitation en effectuant une division de tension de la tension d'entrée relative à un potentiel de masse. La figure 4 est le mode de réalisation préféré des commutateurs représentés sur la figure 2. Cette topologie de grille de transmission bien connue utilise un transistor P désigné par 102 en parallèle avec un transistor N désigné par 104. Bien qu'un commutateur à transistor unique puisse également avoir la même fonction, cette topologie présente une plus large plage de tensions de fonctionnement qu'un transistor unique. Le transistor unique et le commutateur préféré ont tous deux une grande résistance. La résistance d'un dispositif unique peut être donnée de façon approchée par l'expression: 1 / [ g Cox (W/L) (Vgs - Vt)] o p est la mobilité de la diffusion du canal du dispositif, Cox est la capacité de l'oxyde du dispositif, W et L représentent respectivement la largeur et la longueur du dispositif, Vgs est la tension d'accélération grille-source, et Vt la tension de seuil du dispositif. Cette résistance est également hautement non linéaire. Le potentiel de la grille est fixé, alors que le potentiel de la source est égal à la tension commutée. La tension de seuil augmente avec l'accroissement de la polarisation source-masse. La résistance devient infinie lorsque Vt est supérieure à Vgs. Pour ces raisons, des dispositifs P et N sont utilisés en parallèle afin d'accroître la plage de tensions de fonctionnement du commutateur. La grande résistance d'un commutateur de grille de transmission provoque une erreur de tension lorsqu'un réseau de commutation servant à connecter des entrées multiples est utilisé avec le circuit 10 de la figure 1. Les résistances 18 et 20 présentent une impédance d'entrée finie au noeud d'attaque source 14. Cela fait circuler un courant dans le réseau de commutation, et une chute du potentiel intervient dans le réseau entre la source d'attaque et le noeud 14. C'est la tension au noeud 14 qui est produite à la sortie 16, et non la valeur de la source de tension d'attaque désirée. La présente invention de la figure 2 élimine cette erreur en plaçant un réseau de commutation 60 équivalent en série avec la résistance 24. La non-linéarité de la résistance d'un commutateur de grille de transmission est compensée en maintenant les tensions aux bornes du commutateur de compensation équivalent à des valeurs sensiblement égales à celles des tensions aux bornes du commutateur de grille de transmission d'entrée correspondant. En résumé, la présente invention propose un circuit tampon et un procédé permettant de générer une sortie tamponnée dans un circuit possédant des entrées commutables. Contrairement à la technique antérieure décrite sur la figure 1 qui propose un organe tampon à faible distorsion pour une tension d'entrée unique, la présente invention propose un moyen de sélection contrôlée de tensions d'entrée multiples au moyen d'un réseau de commutation. L'erreur introduite par la résistance associée du réseau est annulée en plaçant un réseau équivalent dans la chaîne de rétroaction de l'amplificateur. De plus, la technique antérieure décrite sur la figure 1 souffre d'une dissipation d'énergie excessive dans les résistances 18, 20, 24 et 26 lorsque le circuit n'est pas utilisé. La présente invention propose en outre un moyen de réduire la consommation d'énergie en coupant les trajets du courant continu à l'aide de commutateurs. Enfin, la présente invention propose un moyen d'éliminer les transitoires indésirables lorsque le circuit est revalidé. Quand le circuit est invalidé, le noeud de sortie est connecté à un potentiel connu. Lorsque 12 2712437 le circuit est revalidé, il y a une excursion minimale de la tension de sortie. En d'autres termes, le procédé selon l'invention permet de générer un signal de sortie tamponné, ce procédé incluant les étapes consistant à fournir un signal d'entrée atténué à une première entrée d'un circuit tampon au moyen d'un circuit de sélection comprenant des commutateurs et à fournir un trajet de rétroaction comprenant des commutateurs, ce trajet de rétroaction étant couplé à une deuxième entrée et ayant une atténuation sensiblement égale à l'atténuation du circuit de sélection d'entrée, et à générer un signal de sortie sensiblement égal au signal d'entrée. Ce procédé inclut aussi une étape consistant à déconnecter le circuit de sélection et le trajet de rétroacion et en outre par une étape consistant à connecter le signal de sortie à un potentiel de masse prédéterminée. Revendications 1. Circuit tampon (29) comprenant une première borne (22) destinée à recevoir une entrée, une seconde borne (28) et une sortie (16), ledit circuit tampon étant caractérisé par: un réseau d'entrée (30) comprenant une première résistance (18) et un premier dispositif de commutation (36) couplé en série à ladite première borne; une deuxième résistance (20) couplée entre ladite première résistance à ladite première borne et un potentiel de masse; un réseau de rétroaction (60) comprenant une troisième résistance (24) et un deuxième dispositif de commutation (62) en série couplant ladite sortie dudit circuit tampon à ladite seconde borne, ledit réseau de rétroaction ayant sensiblement la même impédance que ledit réseau d'entrée; et une quatrième résistance (26), sensiblement identique à ladite seconde résistance, couplant ladite seconde borne audit potentiel de masse. 2. Circuit tampon selon la revendication 1, dans lequel ledit circuit d'entrée est caractérisé par une pluralité de trajets d'entrée (38) comprenant chacun un nombre prédéterminé de commutateurs, et dans lequel ledit réseau de rétroaction a ledit nombre prédéterminé de commutateurs. 3. Circuit tampon selon la revendication 2, dans lequel ledit nombre prédéterminé de commutateurs dans chaque trajet de ladite pluralité de trajets d'entrée sont couplés en série et ledit nombre prédéterminé de commutateurs dudit réseau de rétroaction sont couplés en série. 4. Circuit tampon selon la revendication 1, caractérisé en outre par un commutateur (68) couplé entre ladite seconde résistance et ledit potentiel de masse et un commutateur (70) couplé entre ladite quatrième résistance et ledit potentiel de masse. 5. Circuit tampon selon la revendication 1, caractérisé en outre par un commutateur (72) couplé entre ladite sortie et un potentiel prédéterminé. 6. Circuit tampon (29) comprenant un ampli op (12) ayant une première entrée (22), une deuxième entrée (28) et une sortie (16) dans lequel ladite sortie est couplée à une deuxième entrée dans un montage de rétroaction, ledit circuit tampon étant caractérisé par: un réseau de diviseurs à résistances comprenant une première résistance (18) et une deuxième résistance (20) couplée à ladite première entrée, ladite seconde résistance étant couplée à un potentiel de masse; un premier dispositif de commutation (36) couplé en série avec ladite première résistance dudit réseau de diviseurs à résistances; une troisième résistance (24) couplée à ladite deuxième entrée; un deuxième dispositif de commutation (62) monté en série avec ladite troisième résistance, ledit deuxième dispositif de commutation étant couplé à ladite sortie pour fournir un réseau de rétroaction à ladite deuxième entrée, dans lequel l'impédance dudit deuxième dispositif de commutation et de ladite troisième résistance est égale à l'impédance de ladite première résistance et dudit premier dispositif de commutation; et une quatrième résistance (26) sensiblement identique à ladite seconde résistance, couplant ladite deuxième entrée à la masse. 7. Circuit tampon selon la revendication 6, dans lequel ledit réseau d'entrée est caractérisé par une pluralité de trajets d'entrée (38) comprenant chacun un nombre prédéterminé de commutateurs, et dans lequel ledit réseau de rétroaction comprend ledit nombre prédéterminé de commutateurs. 8. Procédé permettant de générer un signal de sortie tamponné, ledit procédé étant caractérisé par les étapes consistant à: fournir un signal d'entrée atténué à une première entrée d'un circuit tampon au moyen d'un circuit de sélection comprenant des commutateurs; fournir un trajet de rétroaction comprenant des commutateurs, ledit trajet de rétroaction étant couplé à une deuxième entrée et ayant une atténuation sensiblement égale à l'atténuation du circuit de sélection d'entrée; et générer un signal de sortie sensiblement égal au signal d'entrée. 9. Procédé permettant de générer une sortie tamponnée selon la revendication 8, caractérisé en outre par une étape consistant à déconnecter le circuit de sélection et le trajet de rétroaction. 10. Procédé permettant de générer une sortie tamponnée selon la revendication 8, caractérisé en outre par une étape consistant à connecter le signal de sortie à un potentiel de masse prédéterminé.