FR 2722590 A1 19960119 FR 9408950 A 19940715 Circuit loqique de multiplication parallèle. La présente invention concerne un circuit logique de multiplication parallèle. Un objectif principal de l'évolution des technologies appliquées dans les circuits intégrés est d'augmenter les vitesses de traitement. Un domaine plus particulièrement concerné par cette évolution est le traitement numérique de données, notamment par les micro- contrôleurs ou micro-processeurs et les processeurs de traitement du signal (DSP, de "Digital Signal Processor"). Souvent, ces circuits comportent, entre autres, des circuits de multiplication qui permettent d'effectuer des traitements sur des séries de signaux logiques X et Y et de produire une série de signaux logiques de sortie P telles que ces séries de signaux (physiques) sont représentatives de données binaires notées respectivement Xd, Yd, et Pd avec: - Xd et Yd des opérandes binaires (un multiplicande Xd = (Xd,n-1, Xd,n-2,.... Xd,1 Xd,0) et un multiplicateur Yd = (Yd,n-1, Yd,n-2.. Yd,., Yd,0 à n bits, n étant un entier, - Pd résultat binaire codé sur 2 * n bits (Pd = Xd * Yd = (Pd,2n-1, Pd,2n-2.... Pd,1, Pd,0))- Typiquement, n est un entier pair, et le plus souvent c'est un multiple de 2, par exemple 16. La technique basique de la multiplication binaire est de calculer: Pd = Xd * Yd = Zi Pd,i * 2i avec Pd, i = Xd * Yd i, en notant Yd, i le (i+ l)eième bit du multiplicateur, i entier de 0 à n-1. Pd, i, donnée binaire codée sur n bits (Pd,i = 0 ou Xd), est communément appelé produit partiel. Il existe des techniques permettant de réduire le nombres de produits partiels afin de diminuer le temps de traitement en diminuant le nombre d'additions de produits partiels. Une technique particulièrement intéressante consiste à mettre en oeuvre un décodage dit de Booth (voir Booth, A.D., "A signed binary multiplication technique", Quart. J.Mech. Appl., 4, Pt 2, pp. 236-240, 1951) qui consiste à raisonner non pas sur les bits du multiplicateur pris successivement mais de les regrouper entre eux. En effet, on peut par exemple écrire: Yd = Zj (Yd, j - 1 + Yd,j - 2 * Yd, j+1) * 2 j,avec j entier pair compris entre 0 et n-l, et Yd,-1 = Yd,n = 0 (regroupement par trois centré sur les bits de rang pair du multiplicateur avec un recouvrement de 1 entre deux regroupements correspondant à des rangs j prenant deux valeurs entières paires voisines). Le calcul de Pd = Xd * Yd se ramène alors à l'addition de n/2 produits partiels P'd,j (si n est pair, ce qui est toujours le cas en pratique), avec: P'd,j = (Yd,j-1 + Yd,j - 2 * Yd,j+l) * Xd, et Pd = Yj (Sd,j & P'd,j) * 2j On aura P'd,j = 0, -+ Xd ou + 2Xd, suivant les valeurs des bits Yd,j-1, Yd,j et Yd,j+l- & représente l'opérateur de concaténation. Sd,j est une donnée binaire codée sur (n - j) bits dits d'extension de signe, associée au produit partiel P'd,j, telle que: - si les produits partiels P'd,j sont de signe identique à celui du multiplicande (P'dj = 0, Xd ou 2Xd) on positionne classiquement ces (n - j) bits à 0, - si les produits partiels sont de signe opposé (P'd,j = -Xd ou -2Xd) alors on positionne tous ces bits à 1. Ce calcul revient donc formellement à considérer des produits partiels P"dj codés sur 2 * n bits Pd,j,0 a Pd,j,2n-1 tels que: - Pd = Yj P"d,j, - les bits Pd,j, 0 à Pd,j,j-I sont à 0, pour j 2, - les bits Pd,j,j à Pd,j,j+n-1 représentent P'd,j. - les bits Pdjj+n à Pdj,2n-1 représentent Sd.j- On notera qu'en pratique on peut commencer le décodage de Booth à partir d'un bit de rang quelconque du multiplicateur et se contenter de produits partiels classiques (c'est à dire de la forme Xd * Yd,i) pour les bits de rangs inférieurs. On aurait aussi pu considérer une un regroupement supérieur à trois dont l'inconvénient est de produire éventuellement des produits partiels de type +3Xd. Cela complique le circuit et augmente sensiblement le temps de traitement. Typiquement, un circuit permettant de mettre en oeuvre un traitement de signaux correspondant au calcul ci-dessus comprendra: - un décodeur recevant la série de signaux Y et produisant des signaux de sélection, un générateur de produits partiels recevant la série de signaux X en entrée, comprenant: - des moyens pour produire des séries de signaux représentatives de 0, Xd, 2Xd, - un circuit de multiplexage recevant d'une part les séries de signaux représentatives de 0, Xd, 2Xd en entrée et d'autre part les signaux de sélection, et fournissant des séries de signaux logiques P'j représentatives des produits partiels P'dj en sortie, tels que définis ci-dessus pour un regroupement trois par trois des bits du multiplicateur (les signaux de sélection, en pratique, sont des signaux de commande de multiplexeurs), - des moyens d'extension de signe recevant les séries P'j et les signaux de sélection et produisant des séries de signaux logiques P"j représentatives des données P"d,j (en pratique les séries P"j comprendront (2 * n - j) signaux, les bits Pd,j,0 à Pd,j,j-1 étant toujours nuls et n'influençant donc pas le résultat), - un circuit de calcul recevant les séries P"j et produisant la série P de (2 * n) signaux logiques, par réduction du nombre de séries P"j à l'aide de circuits d'addition composés d'additionneurs élémentaires. On pourra très facilement étendre la méthode générale ci- dessus de manière à proposer un choix entre arithmétique signée et non signée. Classiquement si les opérandes sont relatifs (positifs ou négatifs, arithmétique signée), la valeur de leur bit de poids le plus fort indique quel est leur signe (typiquement, négatif si ce bit est à 1, et positif si ce bit est à 0). Bien entendu, on devra disposer, dans le circuit de mise en oeuvre de la multiplication, de signaux logiques permettant alors de savoir quel est le choix retenu. Il suffit pour cela de définir deux variables binaires codées sur un bit, ci-après notées tcx et tcy, dont les valeurs définiront le caractère signé ou non des opérandes (par exemple 1 si les opérandes sont signées et 0 dans le cas contraire). On prendra alors en compte: - la variable tcy associée au multiplicateur dans le regroupement des bits du multiplicateur comme si le multiplicateur était codé sur n+l bits, le bit de poids le plus fort étant tcy, et - la variable tcx associée au multiplicande pour formater le résultat Pd de l'addition finale. En pratique, cela nécessite, en cas de regroupement par trois centrés sur les bits de rang pair du multiplicateur, de rajouter une cellule de décodage supplémentaire pour calculer Yd,j-1 + Yd,j - 2 * Yd,j+1, tels que j = n, Yd,j-1 = Yd,n-1, Yd,j = tcy, et Yd,j+l = 0. Il sera donc dans ce cas plus judicieux d'effectuer un regroupement centré sur les bits de rang impair. En effet on peut écrire Yd = - Yd,0 + Ej (Yd,j-1 + Yd,j - 2 * Yd,j+1) * 2j, avec j entier impair compris entre 1 et n-1, et Yd,n = tcy. On produira, en appliquant la formule ci-dessus, n/2 (n pair) produits partiels impliquant un décodage, et un produit partiel classique égal à -Xd * Yd,0o- Par ailleurs on pourra vouloir réaliser des multiplications sur des nombres de type fractionnel pur, c'est à dire compris entre 0 et 1. On pourra aussi mettre en oeuvre éventuellement un traitement d'arrondissement. On disposera alors classiquement en sortie d'un circuit de formatage recevant en entrée une série de signaux logiques Pf représentative d'une donnée binaire Pd, f, résultant de l'addition des produits partiels P"j et d'un formatage (prise en compte de tcx), et des signaux de commande et fournissant la série P telle que: - en notant & l'opérateur de concaténation, MSB et LSB les n bits de poids le plus fort et les n bits de poids les plus faible du résultat Pd f de l'addition des produits partiels, on aura au choix: - Pd = MSB & LSB, (en arithmétique non signée, et signée sur des nombres entiers). - Pd = (MSB & LSB) * 2 en arithmétique signée et fractionnelle. En effet on pratiquera avantageusement un décalage vers la gauche d'un rang permettant d'augmenter d'une unité la précision dans la partie fractionnelle. Les deux bits de rang 2n-2 et 2n-1 de Pd f représentent en effet deux bits de signe, ce qui n'apporte pas plus d'information qu'un seul. En pratique, après décalage, le bit de poids le plus faible sera toujours positionné à 0. Pour les entiers il est peu conseillé d'agir ainsi dans la mesure o un tel décalage équivaut à multiplier par deux le résultat final après formatage, c'est à dire à modifier sensiblement ce résultat. - Pd = (PE + PFr * 2r+1) & 00..r, en arithmétique arrondie, qui consiste à positionner les bits de poids les plus faibles du rang 0 à un rang r à 0 (r entier naturel), et à additionner le bit de rang r au bit de rang r+l. On note PE la partie du résultat final après formatage comprenant les bits de rang r+l à 2n-l, PF la partie du résultat formée des bits de rang 0 à r, r le rang du bit de poids le plus fort de la partie PF, PFr la valeur du bit de rang r du résultat à arrondir, et 00. r une donnée binaire codée sur r+1 bits, dont tous les bits sont à 0. On notera qu'en mixant le mode ci-dessus à celui-ci (arithmétique fractionnelle arrondie, les opérandes étant signées), on calcule en pratique: Pd =(((PE & PF)* 2) + PFr * 2r+l) & 00..r, PFr étant bien sûr la valeur du bit de rang r de Pd f après décalage, c'est à dire la valeur du bit de rang r-1 avant décalage. Les circuits de multiplication permettant de mettre en oeuvre un traitement de signaux de manière à réaliser les manipulations de données décrites ci-dessus présentent plusieurs inconvénients du point de vue encombrement et temps de traitement: - présence d'incrémenteurs à n bits pour produire les séries de signaux représentatives de -Xd et - 2Xd (-Xd = /xd + 2 ), - présence de nombreux additionneurs dans le circuit de calcul pour traiter les signaux représentatifs des bits d'extension de signe complémentant les bits de poids les plus forts (j+n à 2n-1) des produits partiels P"d,j, - nécessiter de disposer d'un incrémenteur volumineux en sortie pour réaliser l'arrondissement, cet incrémenteur devant traiter (2 * n - r - 1) signaux (du fait de la propagation de retenue jusqu'au bit de poids le plus fort de la donnée Pd)À L'invention propose de remédier à ces inconvénients. En ce qui concerne le premier inconvénient, l'invention propose de modifier le générateur de produits partiels en produisant des séries de signaux représentatives de 0, Xd, /Xd, 2Xd, /(2Xd), et de réaliser l'incrémentation correspondant à la production de -Xd et -2Xd à partir de /Xd et /(2Xd) (notée ci-après /2Xd) au moment du traitement correspondant à l'addition des produits partiels. Comme on l'a vu, les produits partiels P"d,j ont leurs j bits de poids faible Pd, jO à Pd, jj-1 à l'état 0. L'incrémentation à effectuer si ces produits partiels sont de signe opposé au multiplicande s'assimile à additionner 2j à ces produits partiels en considérant que leurs bits Pd,j,j à Pd,j,j+n-1 représentent /Xd ou /2Xd. L'invention propose de modifier les produits partiels P"dj tels que définies à l'origine en considérant des produits partiels de la forme P"dj + Ek (ak * 2k), avec k indice entier de 0 à j-1, et ak coefficient égal à 0 ou 1, les bits Pd,j,j à Pd,j,j+n-1 représentant 0, Xd, 2Xd, /Xd ou /2Xd. Cela revient à reporter l'incrémentation due à un signe opposé sur un autre produit partiel ayant un nombre de bits de poids faibles normalement à 0 plus important. En pratique, en effet, la présence des bits Pd,j,O à Pd,j,j-1 se traduit par la mise à la masse de façon permanente d'entrées d'additionneurs élémentaires du circuit de calcul. L'invention propose donc de modifier le câblage d'un circuit de calcul classique en fournissant à certaine de ses entrées d'additionneurs des signaux logiques représentatifs du signe d'un produit partiel comparativement au signe du multiplicande, cela ne modifiant de toute façon pas le temps de traversée de ces additionneurs. Si il n'est pas possible de tenir compte de l'incrémentation dans un autre produit partiel (en pratique cela correspond au cas du produit partiel tel que j est le plus grand), il suffit de modifier le circuit d'addition recevant la série de signaux correspondant au dit produit partiel, et plus particulièrement toutes les entrées des additionneurs élémentaires recevant les signaux relatifs aux poids les plus faibles normalement câblées à la masse. Ainsi l'invention propose un circuit logique de multiplication parallèle recevant une première et une deuxième séries de n signaux logiques, représentatifs de deux données binaires, un multiplicande et un multiplicateur, codées sur n bits, n nombre entier, et produisant une série de 2 * n signaux logiques de sortie représentatifs d'une donnée binaire de sortie codée sur 2 * n bits, comprenant un décodeur de Booth produisant des signaux logiques de sélection par combinaison de signaux de la deuxième série de signaux, un générateur de produits partiels produisant des séries de signaux logiques intermédiaires par combinaison de la première série de signaux et des signaux de sélection, un circuit de calcul et de formatage recevant les séries de signaux intermédiaires et produisant la série de signaux de sortie, ce circuit de calcul comprenant des circuits d'addition recevant des séries de signaux d'entrée et produisant des séries de signaux de sortie, les circuits d'addition étant composés d'additionneurs élémentaires à plusieurs entrées montés en parallèle, chaque additionneur recevant sur une entrée au moins un signal d'une des séries de signaux d'entrée, caractérisé en ce que des additionneurs élémentaires de l'ensemble des circuits d'addition reçoivent sur une entrée un de ces signaux. Classiquement, chaque série de signaux d'entrée reçue par chaque circuit d'addition est soit une des séries de signaux intermédiaires, soit une série de signaux de sortie produite par un autre circuit d'addition. L'invention permet donc de traiter les première et deuxième séries de signaux en utilisant un générateur de produits partiels sans incrémenteurs, comprenant un circuit de décalage à gauche produisant une troisième série de signaux par décalage à gauche de la première série de signaux, un circuit d'inversion produisant une quatrième et une cinquième séries de signaux par inversion de la première et de la troisième séries de signaux, un circuit de multiplexage recevant les première, troisième, quatrième, cinquième séries de signaux et une sixième série de signaux d'états logiques constants, ce circuit de multiplexage recevant également les signaux de sélection, et produisant, par l'action de ces signaux de sélection, des séries de signaux dérivés tels que chaque série de signaux dérivée est égale à l'une des cinq séries de signaux reçues par le circuit de multiplexage, un circuit d'extension de signe produisant des séries de signaux d'extension de signe, par l'action des signaux de sélection, et comprenant des circuits de concaténation pour produire les séries de signaux intermédiaires par concaténation d'une des séries de signaux dérivés et d'une des séries de signaux d'extension de signe. Dans une version préférée les circuits d'addition forment une structure dite arbre de Wallace décrite dans la littérature (voir par exemple Wallace, C.S., "A suggestion for a fast multiplier", IEEE Trans. El. Computers, vol. EC-13, pp. 14-17, N01, 1964) permettant de réduire le temps nécessaire à réaliser le traitement correspondant à l'addition des produits partiels P"d,j obtenus en les regroupant en ensembles de nombre impair, et en additionnant simultanément les produits partiels des différents ensembles à l'aide d'additionneurs élémentaires, typiquement du type à report bloqué (Carry Save Adder). A partir des produits partiels P"dj générés par le décodage de Booth, on génère ainsi d'autres produits partiels en nombre inférieur (réduction des produits partiels) qui sont eux même additionnés jusqu'à ce qu'on se ramène à une addition finale de deux données de 2n bits. Ce type de structure parallèle est connue mais décrit pour l'emploi dans le cas d'opérations sur des produits partiels de même signe (c'est à dire du type classique Xd * Yd, i, sans bits d'extension de signe). Par rapport à une structure régulière (addition en série des produits partiels avec propagation de retenue), la superficie totale du circuit est plus importante de l'ordre de 20%, mais le temps de traitement diminue de %. Dans la méthode de calcul décrite, tous les bits d'indices j+n à 2n-l, dits d'extension de signe, et représentatifs du fait que les produits partiels sont de signe opposé ou non à celui du multiplicande, sont à additionner. L'invention propose de réduire le nombre de bits d'extension de signe, et donc le nombre de signaux représentatifs de ces bits, à trois maximum par produit partiel, tels que cette extension de signe soit codée sur les bits de rang j+n à j+n+2, tout en tenant compte également du caractère signé ou non du multiplicande. On diminue ainsi le nombre d'additionneurs élémentaires dans les circuits d'addition (les bits de rang j+n+3 à 2n-1 des produits partiels P"dj étant toujours identiquement nuls, donc ne modifiant pas le résultat de l'addition des produits partiels), et on réduit également le temps de traitement. En effet, soit i de 0 à n, Zi qi = (1-qn+l)/(1-q). Si q = 2, alors Zi qi = 2n+l - 1. L'inventeur a montré qu'en considérant l'équation ci-dessus et en notant: - 1 est le nombre de produits partiels P"dj, - j+n-1 le rang de poids le plus fort des produits partiels non représentatif du signe, - S1 les n-j bits d'extension de signe d'un produit partiel, tous ces bits de rang n+j à 2n-1 étant dans le même état logique 0 ou 1, - S la somme des bits d'extension de signe de l'ensemble des produits partiels, S= Zl (Et S1 * 2t), t entier de n+j à 2n-l, S = E1 S1 (22n 2j+n) On peut éliminer le premier terme si on code les produits partiels sur 2n bits. Il reste donc: S = - Z1 S1 * 2j+n = E1 (/S1 + 1) * 2j+n Dans le cas d'un regroupement par trois, on en déduit que la donnée binaire formée par les n-j bits d'extension de signe de rang j+n à 2n-1 des produits partiels peut se ramener à une donnée binaire codée sur trois bits ESd,j = (esd,j, 2, esd, j, 1, esd,j,O), et coder les bits d'extension de signe des produits partiels sur leurs bits de rang j+n à j+n+2 avec: - si le produit partiel est obtenu de la manière classique, à partir d'un calcul de type Xd * Yd, i: ESd, j = (0, 0, 1) si tcx = Yd,i = Xd,n-1 = 1, et ESj = (0, 1, 0) sinon, - si le produit partiel est obtenu à partir d'un regroupement par 3 suivant la méthode de Booth: ESd,j = (0, 1, 1) si P'd,j = 0, ESd,j = (0, 1, 1) si tcx = 0 et P'd,j = Xd, ESd,j = (0, 1, 0) si tcx = 0 et P'd,j = -Xd (ou /Xd), ESd,j = (Xd,n-1, /Xd,n-l, /xd,n-1) si tcx = 0 et P'dj = 2Xd, ESd,j = (0, /Xd,n-1, Xd,n-1) si tcx = 0 et P'd,j = -2Xd (ou /2Xd), ESd,j = (0, 1, /Xd,n-1) si tcx = 1 et P'd,j = Xd ou 2Xd, ESd, j = (0, 1, Xd,n-1) si tcx = 1 et P'd,j = -Xd (ou /Xd) ou -2Xd (ou 2/Xd) Avantageusement, les séries de signaux d'extension de signe comporteront donc un nombre de signaux inférieur ou égal à trois. La prise en compte de tcx dans la réduction du nombre de bits de signe présente l'avantage d'éliminer un traitement du résultat final de l'addition, comme c'était le cas auparavant. Enfin, l'invention propose de tirer partie de la réduction du nombre de signaux d'extension de signe pour effectuer l'opération d'incrémentation de la fonction arrondi (correspondant au fait que le bit de rang r du résultat final est à 1) dans les circuits d'addition de manière à diminuer la taille de l'incrémenteur effectuant cette opération (ce qui revient formellement à limiter la propagation de la retenue dans l'arrondissement de la donnée de sortie). Au niveau du traitement de la série de signaux de sortie P. on pourra ainsi se limiter à réaliser une opération du type Pd = PE & 0O..r (sans décalage) ou Pd = ((PE & PF) * 2) & 00..r (avec décalage). Comme on ne connaît pas à priori quelle sera la valeur du signal de rang r du résultat final avant arrondissement, l'invention propose d'additionner systématiquement 2r (sans décalage) ou 2r-1 (avec décalage) à l'un des produits partiels. En effet, en considérant la formule Pd = (PE + PFr * 2r+l) & 00..r (sans décalage): - si le bit PFr de rang r du résultat final est normalement à 0, la partie PE reste identique avant et après concaténation avec 0 r. Si on a additionné 2r à un produit partiel et qu'on utilise la formule Ps = PE & 0O..r, on obtient donc le même résultat. - si le bit PFr de rang r du résultat final est normalement à 1, la partie PE est incrémentée de 1 avant concaténation avec 00..r. Si on a additionné 2r à un produit partiel et qu'on utilise la formule P = PE & O0..r, on obtient également le même résultat, l'incrémentation étant réalisée par avance dans l'arbre de Wallace. L'invention propose de réaliser l'opération consistant à additionner entre eux les données (0, 0,... 1,0) et (exdj,2, exd, j,1, eXd,j,0, Pd,j,j+n-1, Pd,j,r, Pd,j,r-1), déduite d'un des produits partiels, de dimension j+n+4-r et de remplacer cette dernière donnée par le résultat de cette opération, la retenue étant positionnée au rang j+n+3. On pratique donc une modification d'un des produits partiels avant sa prise en compte dans l'arbre de Wallace. Si on souhaite, en arithmétique fractionnelle avec opérandes signées, procéder à un décalage vers la gauche afin d'améliorer la précision on veillera bien sûr à modifier le premier vecteur de manière à additionner le vecteur (0, 0,..., 0, 1) à (exd,j,2, exd,j,1, exd,j,O, Pd,j,j+n-1.-. Pd,j,r, Pd,j,r-1)- Le mieux est de procéder à cette opération d'incrémentation sur le produit partiel ayant le plus grand nombre de bits de poids forts toujours à zéro, afin de limiter au strict minimum la propagation de la retenue. Par ailleurs, on remarquera qu'en considérant un produit partiel obtenu selon la méthode classique (Xd * Yd,i) on peut réduire la taille de l'incrémenteur, la réduction du nombre de bits d'extension de signe produisant alors un bit de rang j+n+2 toujours nul. On pourra alors additionner des données codées sur j+n+3-r bits. Dans une version avantageuse, le circuit de calcul comprend ainsi un circuit d'incrémentation pour produire une série de signaux d'entrée à partir d'une série de signaux reçue par le circuit d'incrémentation, en modifiant, par l'action de signaux de commande reçus du circuit logique, des signaux de la série de signaux reçue. L'invention sera mieux comprise et d'autres particularités et avantages apparaîtront dans la description ci-après d'un exemple de réalisation préféré et non limitatif, lue conjointement aux dessins annexés, dans lesquels: la figure 1 est un schéma synoptique d'un circuit logique de multiplication selon l'invention, - la figure 2 est un schéma synoptique d'un circuit de formatage, - la figure 3 est un schéma synoptique d'un circuit de décodage, - la figure 4 est un schéma synoptique d'un circuit générateur de produits partiels, - la figure 5 est un schéma synoptique d'un circuit de calcul et de formatage, - la figure 6 est un schéma synoptique d'un circuit d'addition, - la figure 7 est un schéma représentant symboliquement l'évolution d'un traitement dans le circuit de calcul et de formatage. La figure représente un circuit logique de multiplication 1. Ce circuit comprend: - deux bornes d'entrée parallèle 40 et 41 pour recevoir une première et une deuxième séries de n signaux logiques X = (X15, X14,..., X1, XO) et Y = (Y15, Y14,...., Y1, Y0) représentatifs de deux données binaires, Xd = (Xd,15, Xd,14,..., Xd,1, Xd,O) et Yd = (Yd,15, Yd,14,--, Yd,1, Yd,O) codées sur n bits, n nombre entier égal à seize dans l'exemple décrit, - une borne de sortie parallèle 46 pour fournir une série P = (P31, P30,..., P1, P0) de trente-deux signaux logiques de sortie représentatifs d'une donnée binaire de sortie Pd = (Pd,31, Pd,30,---, Pd,1, Pd,O) codée sur trente-deux bits, avec Pd représentative du résultat de la multiplication logique Xd * Yd, - un décodeur de Booth 2 produisant trois séries notées CX, C2X et SGN de huit signaux logiques de sélection notés respectivement CX1 à CX8, C2X1 à C2X8, et SGN1 à SGN8, - un générateur de produits partiels 3 produisant neuf séries de signaux logiques intermédiaires P"0 à P"8, - un circuit de calcul et de formatage 4 recevant les séries de signaux intermédiaires et produisant la série de signaux de sortie P. - quatre bornes d'entrée 42, 43, 44, 45 pour recevoir quatre signaux de commandes notés TCX, TXY, I et RND. Un signal logique sera typiquement à 0 volts si il est représentatif d'un bit égal à 0, et à 3 (ou 5) volts si il est représentatif d'un bit égal à 1. Dans l'exemple décrit, on considère un circuit délivrant un résultat de type entier ou fractionnel (I à l'état 1 ou 0), arrondi ou non (RND à l'état 1 ou 0) et signé ou non (TCX et/ou TCY à l'état 1 ou 0). La figure 3 illustre le décodeur de Booth 2. Ce décodeur reçoit sur deux entrées la série de signaux Y et le signal TCY, et fournit sur trois sorties les séries CX, C2X, et SGN. Il comporte huit cellules de décodage 21 à 28, non toutes représentées, à trois entrées et trois sorties. Dans l'exemple décrit, on utilise la formule de décodage suivante: Yd = Yd,0 * 20 + [(0 + Yd,j - 2 * Yd,j+l) * 2J]j=1 + Ej (Yd,j-1 + Yd,j - 2 * Yd,j+1) * 2j, j indice de 3 à 15. Cela permet de considérer un multiplicateur codé en arithmétique signée ou non, tout en limitant le nombre de cellules de décodage à huit (= n/2), en considérant Yd,16 TCY. Les cellules 21 à 28 reçoivent respectivement sur leurs entrées les signaux 0 (potentiel d'une masse), Y1 et Y2 pour le première cellule 21, Y2, Y3 et Y4 pour la deuxième cellule 22,..., Y14, Y15 et TCY pour la dernière cellule. 28. Elles fournissent respectivement sur leurs sorties les signaux CX1, C2X1, et, SGN1 pour la première cellule 21,.... CX8, C2X8 et SGN8 pour la dernière cellule 28, de telle manière que, pour j indice de 1 à 8 - (CXj, C2Xj, SGN) = (0, 0, 0) si les signaux reçus en entrée sont tous à l'état 0 ou tous à l'état 1, - (CXj, C2Xj, SGN) = (1, 0, 0) si le premier ou le deuxième signal reçu en entrée est à l'état 1, et le troisième signal est à l'état 0, - (CXj, C2Xj, SGN) = (1, 0, 1) si le troisième signal et le premier ou le deuxième signal reçu en entrée sont à l'état 1, - (CXj, C2Xj, SGN) = (0, 1, 0) si les premier et deuxième signaux reçus en entrée sont à l'état 1, et le troisième signal est à l'état 0, (CXj, C2Xj, SGN) = (0, 1, 1) si le troisième signal reçu en entrée est à l'état 1 et les autres à l'état 0. Fonctionnellement, on pourra considérer neuf cellules de décodage, le circuit 1 fonctionnant comme si on avait une neuvième cellule de décodage produisant des signaux de sélection (CX0, C2X0, SGNO), avec (CX0, C2X0, SGNO) = (Yo, 0, 0). La figure 4 illustre le générateur de produits partiels 3. Ce générateur 3 comprend: - des entrées pour recevoir les séries X, CX, C2X, SGN, et les signaux Y0 (qui joue dans ce circuit le rôle d'un signal de sélection) et TCX, - un circuit de décalage à gauche 6 produisant une troisième série de seize signaux 2X = (X14, X13,....., XO, O) par décalage à gauche de la première série de signaux X, - un circuit d'inversion 5 produisant une quatrième et une cinquième séries de 16 signaux /X = (/X15,/X14,..., /X1, /XO) et /2X = (/X14, /X13,... , /X0, 1) par inversion des première et troisième séries de signaux X et 2X, et réalisé pratiquement en plaçant deux séries de seize inverseurs en parallèle, - un circuit de multiplexage 8 recevant les première, troisième, quatrième, cinquième, et une sixième série notée OX de seize signaux d'états logiques constants 0, ce circuit de multiplexage recevant également les séries de signaux de sélection et le signal Y0, et produisant, par l'action de ces signaux, neuf séries de seize signaux dérivées P'0 à P'8 telles que chaque série de signaux dérivée est égale à l'une des cinq séries de signaux (OX, X, /X, 2X, /2X) reçues par le circuit de multiplexage 8, - un circuit d'extension de signe 9 produisant neuf séries de signaux d'extension de signe, par l'action des séries de signaux de sélection, et comprenant neuf circuits de concaténation 90 à 98, non tous représentés, pour produire les neuf séries de signaux intermédiaires P"O à P"8 par concaténation d'une des neuf séries de signaux dérivés et une des neuf séries de signaux..DTD: d'extension de signe. Le circuit de décalage à gauche 6 est typiquement formés d'un registre parallèle à dix-sept entrées et dix- sept sorties recevant sur seize de ses entrées (X15, X14,..., X1, XO),'et ayant sa dernière entrée connectée à une masse (état logique 0), et fournissant sur seize de ses sorties 2X, la sortie correspondant à l'entrée recevant X15 étant inemployée. Pratiquement, le registre est virtuel, puisque tout se ramène à un problème de câblage. Le circuit de multiplexage 8 comprend neuf multiplexeurs 80 à 88, non tous représentés. Le premier multiplexeur 80 a une première et une deuxième entrées parallèles recevant respectivement les séries OX et X, une entrée de commande recevant le signal Y0, et fournit sur une sortie parallèle la série dérivée P'0 telle que la sortie est reliée à la première entrée si Y0 est à l'état 0, et qu'elle est reliée à la seconde entrée si Y0 est à l'état 1. En pratique, on pourra réaliser un circuit équivalent du point de vue fonctionnel en utilisant seize portes ET à deux entrées en parallèle, recevant chacune en entrée le signal Y0 et un des signaux X0 à X15. Les multiplexeurs 81 à 88 ont chacun: - cinq entrées parallèles pour recevoir les séries OX, X, /X, 2X, et /2X, - trois entrées de commande pour recevoir respectivement les triplets de signaux (CX1, C2Xl, SGN1) à (CX8, C2X8, SGN8), et - une sortie parallèle pour fournir une série dérivée (P'l = (P'1,15,..., P'i,0) à P'8 = (P'8,15,-..., P'8,0)) reliée sélectivement à l'une de ses entrées suivant l'état des signaux de sélection reçues (l'entrée recevant la série OX si le triplet de signaux de sélection est à l'état (0, 0, 0), l'entrée recevant la série X si le triplet est à l'état (1, 0, 0), l'entrée recevant /X si le triplet est à l'état (1, 0, 1), l'entrée recevant 2X si le triplet est à l'état (0, 1, 0), l'entrée recevant /2X si le triplet est à l'état (O, 1, 1)). Les séries dérivées P'0 à P'8 sont représentatives de données binaires P'd,O à P'd,8 telles que: P'd,0 = X * Yd,0 * 2, P'd,1 = X * Yd,1 - 2 * Yd,2I * 21 = (OX ou X ou 2X) * 2, /X * Yd,1 - 2 * Yd,2I * 21 = /X * 2, ou (/X * Yd,1 - 2 * Yd,21 + 1) * 21 = /2X * 2, P'd,2 = X * lYd,2 + Yd, 3 - 2 * Yd,4 * 23, /X * IYd,2 + Yd,3 - 2 * Yd,4 * 23, ou (/X * [Yd,2 + Yd,3 - 2 À * Yd,41 + 1) * 23 ! P'd,7 = X * IYd,12 + Yd, 13 - 2 * Yd,141 * 213 /X * IYd, 12 + Yd,13 - 2 * Yd,141 * 213 ou (/X * IYd, 12 + Yd,13 - 2 * Yd,141 + 1) * 213, P'd,8 = X * lYd,14 + Yd,15 - 2 * tcyl * 215, /X * lYd,14 + Yd,15 - 2 * tcy[ * 215 ou (/X * [Yd,14 + Yd,15 - 2 * tcy| + 1) * 215 avec tcy = 0 si le signal TCY est à l'état 0 et tcy = 1 si TCY est à l'état 1. Le circuit d'extension de signe 9 reçoit les séries dérivées P'0 à P'8, chaque série étant fournie à un circuit de concaténation (respectivement notés 90 à 98) qui reçoit par ailleurs les signaux X15 et TCX, et respectivement les signaux Y0 pour ce qui concerne le circuit 90, et (CX1, C2X1, SGN1) à (CX8, C2X8, SGN8) pour ce qui concerne les circuits 91 à 98. Les circuits de concaténation produisent chacun, une série de signaux intermédiaires (notées P"0 à P"8), par concaténation d'une des séries de signaux dérivées et d'une série de signaux d'extension de signe, telles que: - P"0 = (P"0,17. P"0,0) = (0, 1, P'0,15,..., P) siTCX = Yo = X15= 1, et P"0 = (1, 0, P'0,15,.... P'0,0) sinon, - pour j indice de 1 à 7: P"j = (P"j,18,..., P"j,O0) = (0, 1, 1, P'j,15, P'j,0) si (CXj, C2Xj, SGNj) = (0, 0, 0), P"j = (0, 1, 1, P'j,15,..., P'j,0) si (CXj, C2Xj, SGNj) = (1, 0, 0)'et TCX = 0, P"j = (0, 1, 0, P'j,15,..., P'j,0) si (CXj, C2Xj, SGNj) = (1, 0, 1) et TCX = 0, P"j = (X15, /X15, /X15, P'j,15,.... P'j,0) si (CXj, C2Xj, SGNj) = (0, 1, 0) et TCX = 0, P"j = (0, /X15, X15, P'j,15,..... P'j,0) si (CXj, C2Xj, SGNj) = (0, 1, 1) et TCX = 0, P"j = (0, 1, /X15, P'j,15.... P'j,0) si (CXj, C2Xj, SGNj) = (1, 0, 0) ou (0, 1, 0), et TCX = 1, P"j = (0, 1, X15, P'j,15..., P'j,0) si (CXj, C2Xj, SGNj) = (1, 0, 1) ou (0, 1, 1), et TCX = 1. - pour P"8: P"8 = (P"8, 16, ..... P"8,0) = (1, P'8,15...., P'8,0) si - (CX8, C2X8, SGN8) = (0, 0, 0), ou - (CX8, C2X8, SGN8) = (1, 0, 0) et TCX = 0. P 8 = (0, P' 8,15,, P'8,0) si (CX8, C2X8, SGN8) = (1, 0, 1) et TCX = 0, P"8 = (/X15, P'8,15,.., P'8,0) si - (CX8, C2X8, SGNS) = (0, 1, 0) et TCX = 0, ou - (CX8, C2X8, SGN8) = (1, 0, 0) ou (0, 1, 0), et TCX = 1. P"8 = (X15, P'8,15., P'8,O) si - (CX8, C2X8, SGN8) = (0, 1, 1) et TCX = 0, ou - (CX8, C2X8, SGNS) = (1, 0, 1) ou (0, 1, 1), et TCX = 1. Les séries intermédiaires sont représentatives de données binaires dites produits partiels, codées sur trente-deux bits. Chaque signal d'une série intermédiaire est représentatif d'un bit d'un poids donné d'un produit partiel. Les séries intermédiaires comprennent un nombre maximal de dix-neuf signaux, correspondants aux bits de valeur variable du produit partiel qu'elles représentent, les autres bits ayant une valeur constante égale à 0, et n'intervenant donc pas dans le résultat de l'addition des produits partiels. En ce qui concerne la série intermédiaire P"8, elle ne comporte qu'un seul signal de plus que là série P'8 du fait que cette dernière est représentative des bits de poids 15 à 30 d'une donnée binaire P'd,8 = (0 * 231 X15 IYd,14 + Yd,15 - 2 * tcy| * 230,... X0 * Iyd 14 + Yd,15 - 2 * tcyl * 215 0 * 214..., 0 * 2) ( 231 /X15 * IYd,14 + Yd,15 - 2 * tcyl * 230,..., /X0 * IYd, 14 + Yd,15 - 2 * tcyl * 215 * 2140 * 20), ou (O * 231, (/X15 * lYd,14 + Yd,15 - 2 * tcy + 1) * 230,.... (/X0 * IYd,14 + Yd,15 - 2 * tcyl + 1) * 215, 0 * 214,...À 0 * 20), si on considère les données binaires sur trente- deux bits. Par rapport à un circuit de multiplication classique utilisant le décodage de Booth, le circuit 1 a l'avantage de limiter le nombre maximal de signaux d'extension de signe par série intermédiaire à trois. Sans réduire le nombre de signaux d'extension de signe tel que décrit ci-dessus, la série intermédiaire P"O aurait compté trente-deux signaux (au lieu de dix-huit dans l'invention), la série P"1 aurait compté trente et un signaux (au lieu de dix-neuf dans l'invention), etc. La figure 5 illustre le circuit de calcul et de formatage 4. La circuit 4 reçoit: - les signaux de commande TCX, TCY, I, RND, - les premières et deuxième séries X et Y, - les séries intermédiaires P"0 à P"8, et - la série de signaux de sélection SGN. Ce circuit comprend sept circuits d'addition 11à 17 recevant trois séries de signaux d'entrée et produisant deux séries de signaux de sortie, et un circuit d'addition finale 18 recevant deux séries de signaux d'entrée et produisant une série de signaux de sortie, les circuits d'addition étant composés d'additionneurs élémentaires montés en parallèle, ici de type à report bloqué (Carry Save Adder) à trois entrées et deux sorties. Chaque série de signaux d'entrée reçue par chaque circuit d'addition 12 à 18 est soit une des séries de signaux intermédiaires, soit une série de signaux de sortie produite par un autre circuit d'addition, et les circuits d'addition forment une structure parallèle dite arbre de Wallace. Le circuit de calcul 4 comprend par ailleurs un circuit d'incrémentation 10 recevant en entrée la série intermédiaire P"0, les signaux TCY, TCX, I, et RND, et fournit sur une sortie une série de signaux d'entrée P(3)0 telle que la série P(3)0 comprend dix-neuf signaux p(3)018 p(3)0 1 à p(3)0,0 avec: - P(3)0j = P"o0,j pour j de 0 à 13, - si RND = 0 alors: (P(3)0,18, P(3)0,17, P(3)0,16, P(3)0,15, P(3)o0,14) = (0, P"017, P"0,16, P"0,15, P"0,14) si RND = 0, - si TCX = TCY = /I = RND = 1 alors: (P(3)0,18, P(3)0,17, P(3)0,16, P(3)0,15, P(3)0,14) = (P"0,17, P"0,16, P"0,15, P"0,14) + (0, 0, 0, 1) avec'+ l'addition binaire et P(3)0,18 la retenue de l'addition, - si RND = 1 et I = 1 ou (TCX ou TCY = 0) alors: (P(3)0,18, P(3)0,17, P(3)0,16, P(3)0,15, P(3)o0,14) = (P"0,17, P"0,16, P"0,15, P"0,14) + (0, 0, 1, 0). On suppose ici que l'on n'arrondit pas avec décalage le résultat de la multiplication si on considère des opérandes de type entier (I = 1). Cet incrémenteur 10 a pour but, dans le cas o l'on souhaite un résultat de type arrondi, d'anticiper l'éventuelle incrémentation qu'entraîne habituellement le formatage de la série de sortie pour l'arrondir. On remarque que la série de signaux reçue par le circuit d'incrémentation 10 est une des séries de signaux intermédiaires comprenant le nombre le plus faible de signaux d'une part, et dont les signaux sont représentatifs de bits ayant les poids les plus faibles, en représentation sur trente-deux bits, d'autre part. Cela équivaut d'un point de vue arithmétique à limiter au minimum une propagation de retenue. Le circuit d'incrémentation 10 pourrait aussi recevoir en entrée une série de signaux de sortie produite par un des circuits d'addition. En pratique, au lieu d'implanter un circuit d'incrémentation sur seize bits dans le circuit de formatage on se limite à un circuit d'incrémentation sur quatre bits dans l'arbre de Wallace. On remarquera d'autre part qu'il s'agit d'une incrémentation conditionnelle, puisqu'on suppose ici qu'il y a décalage à gauche ou non de la série finale produite par les circuits d'addition suivant que les opérandes sont signées ou non, en mode fractionnel. Dans l'arbre de Wallace, afin de minimiser la taille du circuit il est préférable de traiter dans chaque circuit d'addition des séries d'entrée correspondant à des regroupements voisins dans le décodage de Booth, c'est à dire représentatives de données binaires telles que, en appelant bits représentatifs de ces données leurs bits non identiquement à l'état 0, la différence entre le poids le plus faible et le poids le plus fort des bits de l'ensemble des bits représentatifs est la plus faible possible. Ainsi, en considérant la formule de décodage Yd = Yd,O 20 + [(0 + Yd,j - 2 * Yd,j+l) * 2J]j=l + ôj (Yd,j-1 + Yd,j - 2 * Yd,j+î) * 23, la série P(3)0 sera représentative d'une donnée codée sur dix-neuf bits représentatifs de poids 0 à 18, la série P"l sera représentative d'une donnée codée sur dix-neuf bits représentatifs de poids 1 à 19, la série P"2 sera représentative d'une donnée codée sur dix-neuf bits représentatifs de poids 3 à 21, etc., et le circuit d'addition 11 (illustré figure 6) recevant ces trois séries en entrée comportera dix-neuf additionneurs élémentaires, puisque au moins deux de ces séries représentent des données codées sur des bits représentatifs de-poids 1 à 19. Pour ce qui concerne la réduction du nombre de séries intermédiaires, on choisira le type d'additionneur élémentaire en fonction du nombre de bits sur lesquels sont codées les opérandes dont la première et la deuxième séries sont représentatives. On pourra employer des additionneurs à trois entrées et deux sorties, cinq ou sept entrées et trois sorties etc., sachant que plus le type de CSA a d'entrées et de sorties, plus long est le temps pour le traverser. En pratique, si les opérandes Xd et Yd sont codées sur seize bits on choisira de préférence une structure à base d'additionneurs à trois entrée et deux sorties qui implique quatre étapes de réduction: - des neuf séries de signaux P(3)0 et P"1 à P"8, à six séries de signaux PW1 à PW6 (circuits d'addition 11, 12, et 13), - des six séries de signaux PW1 à PW6, à quatre séries de signaux PW7 à PW10 (circuits d'addition 14 et ), - de trois des quatre séries de signaux (PW7 à PW9), à deux séries de signaux PW11 et PW12 (circuit d'addition 16), des deux séries de signaux produites à l'étape précédente PWll et PW12, et de la dernière des quatre séries de signaux produites à la deuxième étape (PW10), à deux séries de signaux PW13 et PW14 (circuit d'addition 17), de ces deux dernières séries PW13 et PW14, à une série de signaux finale Pf (circuit d'addition 18). Chaque additionneur élémentaire à report bloqué reçoit trois signaux logiques A, B, D en entrée et fournit deux signaux logiques S et C en sortie tels que S = A ^ B ^ D, et C = C(A, B, D) = (A.B) + D.(A A B), avec + représentant un OU logique, ^ représentant un OU exclusif logique, et. représentant un ET logique. Comme on l'a vu, les signaux des séries de signaux représentent des bits de poids différents de données binaires. De par le décodage choisi, les séries d'entrée des circuits d'addition seront en quelque sorte décalées les unes par rapport aux autres. Ainsi la série de signaux P"I est formée de signaux représentatifs de bits de poids 1 à 19, la série de signaux P"2 est formée de signaux représentatifs de bits de poids 3 à 21, etc. et seule la série P(3)0 comprenant un signal représentatif d'un bit de poids 0. De ce fait, les additionneurs élémentaires n'auront pas obligatoirement toutes leurs entrées qui recevront un signal d'une série de signaux d'entrée. Ainsi le circuit d'addition 11, illustré figure 6 à titre d'exemple, reçoit en entrée: - la série p(3) = (p(3) 0,18--, p(3)0O0), - la série P"1 = (P"1,l9,...., P"1,0), et - la série P"2 = (P"2,19..., P2, 0), et fournit deux séries de sortie PW1 = (PW1,21,...., PW1,0) et PW2 = (PW2,18...., PW2,0). Si on avait procédé à la complémentation à deux des produits partiels dans le générateur de produits partiels, on aurait eu: PW1 o = P(3) 0,0, PW 1 = P1 30,1P, = P(3)0 1P",10O 0 PW2 0 = C(P(3)0,1, P"1,0, 0), PW1 2 = P3 0,2 P",1 = P(3)0,2 A P",1, PW2 1 = C(P(3)0,2, P"1,1, O), PW1 3 = ^ 3P "2,1 PW22 = C(P(3)0,3,",2 P"2,2,1), etc. avec P(3)0, P"1, et P"2 formées à partir de séries P'0, P'l et P'2 représentatifs de données binaires de la forme +K * Xd * 2 ou -K * Xd * 2i, avec K entier naturel (K = 0, 1 ou 2 avec le décodage mis en ouvre dans l'invention). Cela impliquait la présence d'incrémenteurs dans le générateur de produits partiels pour produire des séries représentatives de -K * Xd.. Or, il apparait que les entrées des additionneurs élémentaires ne sont pas toutes utilisées pour recevoir un signal variable, les entrées non utilisées étant en pratique connectées à la masse. Dans l'invention, on tire profit de cet état de fait pour reporter l'incrémentation dans les circuits d'addition. Ainsi, le circuit d'addition 11 reçoit le signal SGN1, représentatif du signe affecté à K d'après le décodage, de telle manière que l'on a: - PW1 = (PW1,21,.... PW1,0) = (P"2,19, P"2,18, P"1,18 P"2,17, P"1, 17 P"2,16 P(3)0,18,-,. P(3)0,3 ^ P"l,2 P"2,1, P(3) 0,2 P",1, P(3) 0,1 P"10 SGNl, p(3)0 o), et 0,), et - PW2 = (PW2,18,..., PW2,0) = (C(P"1,18, P"2,17, 0), C(P", 17, P"2,16, P(3)0,18),.... C(p(3) 0,3, P"I1 2, P"2,1), C(P(3)0,2, P"I,1, 0), C(p(3)0,1, P"I,0, SGNl)). Le circuit d'addition 11 comporte dix-neuf additionneurs 110 à 128, l'additionneur 110 recevant les signaux P(3)0 1, P"i10, et SGN1, et fournissant les signaux PW1,1 et PW2,2, etc. On remarquera que, sans réduction du nombre des signaux d'extension de signe, le circuit d'addition 11 aurait comporté trente et un additionneurs élémentaires. De même, suivant la disponibilité des entrées de leurs additionneurs, les circuits d'addition 12 à 16 recevront un ou plusieurs des signaux SGN2 à SGN8. Pour ce qui concerne le reste des circuits d'addition, il suffit pour les réaliser de se reporter à la figure 7 qui illustre les différentes étapes permettant de produire la série Pf de trente-deux signaux représentatives d'une donnée binaire égale à la somme des données binaires présentes en entree des circuits d'addition, et dans laquelle: - les points représentent des bits de valeur variable, - les triangles représentent des bits d'extension de signe, - les 0 représentent des bits de valeur 0, les losanges représentent les bits modifiés par l'incrémentation dans la fonction arrondie, - les carrés représentent des bits sgnl à sgn8 dont la valeur dépend de l'état des signaux de sélection SGN1 à SGN8, - les rectangles délimités en trait hachurés et numérotés 11 à 18 montrent les bits dont les signaux représentatifs sont traités dans les additionneurs élémentaires des circuits d'additions, et dans quel circuit ces signaux sont traités. On remarquera qu'en ce qui concerne le produit partiel P"d,8, il n'est pas possible dans la structure décrite de procéder à une incrémentation éventuelle en fournissant le signal SGN8 à une seule entrée d'additionneur élémentaire. En effet, les signaux de P"8 sont représentatifs, parmi les différentes séries intermédiaires, des bits de poids les plus forts. On procédera, donc dans le cas de P"8, en fournissant SGN8 à l'ensemble des entrées d'additionneurs du circuit d'addition 13 recevant normalement un signal logique constant 0 (par connexion à la masse) représentatif de bits de poids les plus faibles. Par ailleurs, on remarquera qu'en pratique, les signaux représentatifs de bits de poids tels que ces signaux sont les seuls parmi les signaux d'entrée reçus représentatifs de bits de tels poids ne seront pas traités dans des additionneurs, puisque A ^ 0 0 = A et (A.0) + 0. (A ^ 0) = 0. Ainsi, p(3)0 0, par exemple, se retrouvera tel quel dans la série Pf. Dans l'exemple de réalisation décrit, on reporte l'incrémentation éventuelle des produits partiels dans l'arbre de Wallace en fournissant directement les signaux SGN1 à SGN8 à des entrées d'additionneurs. Il s'agit bien sûr d'un cas particulier, visant à faciliter la compréhension de l'invention. On aurait pu parler de façon plus générale de signaux d'incrémentation produits à partir des signaux de sélection. Mais, en décrivant le cas o on fournit directement les signaux de sélection à des entrées d'additionneurs, on lève une ambigûité possible découlant du fait que les signaux des séries de signaux intermédiaires dépendent des signaux de sélection. Le point essentiel est de fournir des signaux représentatifs de l'incrémentation. On pourra très bien par exemple produire des signaux SGN1 à SGN8 dans les cellules de décodage tels qu'ils sont à l'état 1 si, représentativement, les produits partiels sont de même signe que le multiplicande, et à l'état 0 sinon, et inverser ultérieurement ces signaux avant de les fournir aux additionneurs. En ce qui concerne l'additionneur 18, on n'aura pas intérêt à employer un additionneur série à propagation de retenue pour des raisons de rapidité, mais plutôt à employer un additionneur de type parallèle. On se tournera donc de préférence vers un additionneur à sélection de retenue ou de type Brent & Kung. Les additionneurs à sélection de retenue sont les moins encombrants. Les additionneurs de type Brent & Kung sont plus rapides mais aussi plus volumineux. L'additionneur 18 produit la série de trente-deux signaux Pf = (Pf31, Pf30,..., Pf1, Pf0). Cette série est fournie à un circuit de formatage 19 permettant de produire la série de sortie P = (P32, P30--, P1. P0). Ce circuit 19 comprend schématiquement: - un circuit de décalage à gauche 30 analogue aux circuits 6 et 7 de la figure 3, et produisant une série 2Pf = (Pf30, Pf29,, Pf., 0), - deux multiplexeurs 31 et 32, chacun à deux entrées, recevant chacun les séries Pf et 2Pf, - un circuit de concaténation 33 recevant la série présente en sortie du multiplexeur 31 (Pf ou 2Pf) et produisant une série de 32 signaux Pfr = (Pf31, Pf30,.... Pf15, 0.....,0)ou (Pf30, Pf29,...,.Pf14, 0.... 0) - un multiplexeur 34 recevant sur trois entrées respectivement la série Pfr, la série (Pf ou 2Pf) présente en sortie du multiplexeur 32, et une série de 32 signaux Pfs = (0, 1, 1,..., 1) dite de saturation, telle que classiquement P = Pfs si X = Y = (1, O, O,..., O) en arithmétique fractionnelle avec opérandes signées (TCX = TCY = /I = 1). - un circuit logique de commande 35 recevant les séries X, Y, et les signaux TCX, TCY, I, RND, et fournissant des signaux de commande aux multiplexeurs 31, 32, et 34 du circuit de formatage en fonction du type de résultat souhaité (entier, fractionnel, arrondi, etc.). Bien qu'on ait décrit l'invention en référence à un exemple de réalisation préféré, on comprendra que cet exemple n'est pas limitatif et que diverses variantes peuvent lui être apportées sans sortir du cadre de l'invention. REVEND I CATIONS 1 - Circuit logique de multiplication parallèle (1) recevant une première et une deuxième séries (X, Y) de n signaux logiques, représentatifs de deux données binaires, un multiplicande et un multiplicateur, codées sur n bits, n nombre entier, et produisant une série de 2 * n signaux logiques de sortie (P) représentatifs d'une donnée binaire de sortie codée sur 2 * n bits, comprenant - un décodeur de Booth (2) produisant des signaux logiques de sélection (CX1 à CX8, C2X1 à C2X8, SGN1 à SGN8) par combinaison de signaux de la deuxième série de signaux, - un générateur de produits partiels (3) produisant des séries de signaux logiques intermédiaires par combinaison de la première série de signaux et des signaux de sélection, - un circuit de calcul et de formatage (4) recevant les séries de signaux intermédiaires et produisant la série de signaux de sortie, ce circuit de calcul comprenant des circuits d'addition (11 à 18) recevant des séries de signaux d'entrée et produisant des séries de signaux de sortie, les circuits d'addition étant composés d'additionneurs élémentaires à plusieurs entrées montés en parallèle, chaque additionneur recevant sur une entrée au moins un signal des séries de signaux d'entrée, caractérisé en ce que des additionneurs élémentaires de l'ensemble des circuits d'addition reçoivent sur une de leurs entrées un des signaux de sélection (SGN1 à SGN8). 2 - Circuit selon la revendication 1, caractérisé en ce que chaque série de signaux d'entrée reçue par chaque circuit d'addition est soit une des séries de signaux intermédiaires, soit une série de signaux de sortie produite par un autre circuit d'addition. 3 - Circuit selon l'une des revendications 1 à 2, caractérisé en ce que les circuits d'addition forment une structure dite arbre de Wallace. 4 - Circuit selon l'une des revendications 1 à 3, caractérisé en ce que le circuit de calcul comprend un circuit d'incrémentation (10) pour produire une série de signaux d'entrée à partir d'une série de signaux reçue par ce circuit d'incrémentation, en modifiant, par l'action de signaux de commande reçus par le circuit logique (TCX, TCY, I, RND), des signaux de la série de signaux reçue. - circuit selon la revendication 4, caractérisé en ce que la série de signaux reçue par le circuit d'incrémentation est une des séries de signaux intermédiaires ou une des séries de signaux de sortie produites par les circuits d'addition 6 - Circuit selon la revendication 5, caractérisée en ce que la série de signaux reçue par le circuit d'incrémentation est une des séries de signaux intermédiaires comprenant le nombre le plus faible de signaux. 7 - Circuit selon l'une des revendications 1 à 6, caractérisé en ce que le générateur de produits partiels comprend: - un circuit de décalage à gauche (6) produisant une troisième série de signaux (2X) par décalage à gauche de la première série de signaux, - un circuit d'inversion (5) produisant une quatrième et une cinquième séries de signaux (/X, /2X) par inversion de la première et de la troisième séries de signaux, - un circuit de multiplexage (8) recevant les première, troisième, quatrième, cinquième, et une sixième série de signaux d'états logiques constants (OX), ce circuit de multiplexage recevant également les signaux de sélection, et produisant, par l'action de ces signaux de sélection, des séries de signaux dérivés tels que chaque série de signaux dérivée est égale à l'une des cinq séries de signaux reçues par le circuit de multiplexage, - un circuit d'extension de signe (9) produisant des séries de signaux d'extension de signe, par l'action des signaux de sélection, et comprenant des circuit de concaténation (90 à 98) pour produire les séries de signaux intermédiaires par concaténation d'une des séries de signaux dérivés et d'une des séries de signaux d'extension de signe. 8 - Circuit selon la revendication 7, caractérisé en ce que les séries de signaux d'extension de signe comportent un nombre inférieur ou égal à trois de signaux. 9 - Circuit selon l'une des revendications 1 à 8, caractérisé en ce que n est pair.