FR 2713848 A1 19950616 FR 9413281 A 19941107 PROCEDE ET APPAREIL DESTINES A DETECTER UN NIVEAU D'UN SIGNAL D'ENTREE Arrière-plan de l'invention 1. Domaine technique de l'invention La présente invention concerne un détecteur de niveau et, plus particulièrement, des dispositifs utilisant la détection de niveau d'un signal d'entree. 2. Description de l'art apparenté En général, les circuits destinés à détecter le niveau d'un signal redressent et filtrent le signal afin d'obtenir une mesure prédéterminée de l'amplitude du signal comme, par exemple, un niveau moyen ou un niveau efficace. Des redresseurs tels les redresseurs à diode à deux alternances sont utilisés. Une fois que le redresseur à deux alternances a effectué le redressement, la sortie est filtrée par un filtre passe-bas afin de créer un niveau de la composante continue significatif. Les détecteurs de niveau sont utilisés dans des applications telles les systèmes de contrôle automobile, les détecteurs d'intensité sonore et lumineuse, et les companseurs de gamme dynamique. Un companseur permet la modification de la gamme dynamique des signaux de télécommunications à des fins de transmission et de réception par l'intermédiaire d'un moyen de communication. Un tel moyen de communication peut être sans fil ou à fil. Afin de réduire une quantité de bande passante ou de gamme dynamique requise par le moyen de communication, un signal de télécommunications est compansé. Lorsqu'il est compansé, le signal de télécommunications est comprimé avant la transmission par le moyen de communication, puis il subit une expansion (décompression) après la réception par le moyen de communication. Un détecteur de niveau est utilisé pour déterminer un taux de compression nécessaire au signal d'entrée pour la transmission par le moyen de communication. De la même façon, un détecteur de niveau est utilisé pour détecter un niveau d'un signal reçu par le système de communication et pour faire subir une expansion au signal fondé sur le niveau détecté. La figure 1 représente un détecteur de niveau applicable à un companseur de l'art antérieur. Un redresseur 110 redresse un signal d'entrée 105 afin de produire un signal redressé sur les deux alternances 112. Le signal redressé 112 est filtré passe-bas avec une constante de temps RC à un seul pôle, déterminée par une combinaison d'un condensateur à capacité commutée 125, des commutateurs 115, 120, 130 et 135, et d'un condensateur 145, produisant un niveau de signal de sortie 150. Le redresseur 110, le condensateur à capacité commutée 125 et les commutateurs 115, 120, 130 et 135 sont placés sur une puce de circuit intégré. Le condensateur 145 est un condensateur non incorporé à la puce du fait de sa grande capacité. Le grand condensateur non incorporé à la puce 145 doit être connecté à la puce de circuit intégré au moyen d'une connexion de sortie 140. Le fait de placer le grand condensateur 145 sur la puce de circuit intégré ne serait pas pratique car sa grande capacité prendrait une place considérable de la puce de circuit intégré. Les composants du détecteur de niveau de la figure 1 sont complètement intégrés à la capacité maximale connue dans l'art antérieur. Le condensateur à capacité commutée 125 et les commutateurs 115, 120, 130 et 135 ont été conçus pour émuler une résistance. Une résistance sur la puce occuperait davantage de place de la puce de circuit intégré que la réalisation du condensateur à capacité commutée. Par conséquent, le condensateur à capacité commutée 125 a permis d'éviter que ce condensateur ne soit pas incorporé à la puce. Toutefois, l'intégration sur la puce du grand condensateur 145 non incorporé à la puce demeure jusqu'à présent peu pratique. Pour la plupart des applications de détection de niveau, une fréquence dièdre relativement faible de 3 dB est requise pour le filtre passe-bas. Afin de companser des applications de signaux à fréquence vocale, une fréquence dièdre de l'ordre de 10 Hz est souvent souhaitée. La fréquence dièdre de 3 dB de l'art antérieur représentée sur la figure 1 est donnée par: Fréquence dièdre 3 dB = fsC125/2IC145 (1) o fs est une fréquence d'horloge d'échantillonnage contrôlant les commutateurs de la figure 1, C125 la valeur de la capacité du condensateur 125, et C145 la valeur de la capacité du condensateur 145. La fréquence d'échantillonnage des signaux vocaux doit être suffisamment élevée pour éviter un repliement du spectre; ainsi, une fréquence d'échantillonnage typique devrait être de 32 kHz. Pour une fréquence dièdre souhaitée de 3 dB de 10 Hz, et en utilisant une fréquence d'échantillonnage de 32 kHz, l'équation (1) donne un rapport de capacité extrêmement élevé d'environ 500 à 1. Un tel rapport de capacité élevé devient peu pratique ou impossible à intégrer, et exige l'utilisation d'un grand condensateur externe. En outre, avec un condensateur externe, les courants de fuite issus des plaques sont une solution et peuvent rendre le condensateur 145 extrêmement grand, avec une capacité comprise entre 0,01 et 10 micro farad. De plus, un coût supplémentaire résulte de l'emploi d'un condensateur externe et de la connexion de sortie externe 140 nécessaire. Afin de réduire la taille des dispositifs électroniques, il est souhaitable d'intégrer complètement tous les composants tels le condensateur sur les puces de circuit intégré. Les tentatives antérieures se sont révélées vaines à cause des problèmes susmentionnés. Brève description des dessins Les nombreuses constructions et caractéristiques de la présente invention ressortiront clairement de la description détaillée lue conjointement aux dessins suivants. La figure 1 représente un schéma fonctionnel d'un détecteur de niveau de l'art antérieur. La figure 2 représente un schéma fonctionnel d'un détecteur de niveau selon la présente invention. Les figures 3 à 6 représentent des courbes d'amplitude du signal en fonction du temps pour des signaux dans un détecteur de niveau servant d'exemple selon la présente invention. La figure 7 représente un schéma de principe d'un redresseur et d'un préfiltre selon la présente invention. La figure 8 représente un schéma de principe d'un décimateur et d'un filtre passe-bas selon la présente invention. La figure 9 représente un schéma fonctionnel d'un expanseur selon la présente invention. La figure 10 représente un schéma fonctionnel d'un compresseur selon la présente invention. Description détaillée des modes de réalisation préférés La présente invention résout les problèmes mentionnés ci- dessus ainsi que d'autres en proposant les caractéristiques suivantes et d'autres caractéristiques de l'invention. Un appareil et un procédé destinés à la détection de niveau détectent un niveau d'un signal d'entrée. Un redresseur redresse le signal d'entrée. Un préfiltre atténue les composantes à fréquence élevée du signal redressé. Un filtre passe- bas échantillonné dans le temps reçoit le signal préfiltré du préfiltre et fournit le niveau. Suivant d'autres modes de réalisation dans lesquels le préfiltre est un préfiltre échantillonné dans le temps, un décimateur est prévu afin d'échantillonner les échantillons du signal préfiltré provenant du préfiltre et fournit audit filtre passe- bas échantillonné dans le temps des échantillons décimés du signal préfiltré. Le détecteur de niveau peut contrôler un circuit à étages à gain variable qui applique un gain au signal d'entrée fondé sur le niveau pour former un compresseur ou expanseur de gamme dynamique. De telles constructions selon la présente invention peuvent être complètement intégrées sur une puce de circuit intégré sans que de composants non incorporés à la puce soient nécessaires. La figure 2 représente un détecteur de niveau selon la présente invention. Les composants du détecteur de niveau sont complètement intégrés sur une seule puce de circuit intégré. L'intégration totale des composants et la suppression d'un grand condensateur sont réalisées en utilisant un préfiltre 220 et un décimateur 230 après redressement par un redresseur 210. Après le préfiltre 220 et la décimation, un filtre passe-bas échantillonné dans le temps 240 est prévu, déterminant une bande passante et une fréquence d'échantillonnage en fonction de la bande passante du préfiltre et de la fréquence du signal d'entrée. Le préfiltre 220 est de préférence un filtre antirepliement afin d'éviter un brouillage répété du spectre qui pourrait être provoqué par l'échantillonnage du détecteur de niveau. Le redresseur 210 agit sur le signal d'entrée 205 pour produire un signal redressé 215. Le préfiltre 220 effectue un filtrage passe-bas du signal redressé 215 pour supprimer les composantes à fréquence élevée et produire un signal échantillonné dans le temps 225. Le décimateur 230 prend le signal échantillonné dans le temps 225 et le ré-échantillonne à une fréquence très inférieure, et produit un signal échantillonné dans le temps et décimé 235. Le filtre passe-bas échantillonné dans le temps 240 échantillonne le signal 235 à la fréquence de décimation et supprime les composantes à fréquence élevée supplémentaires pour arriver au niveau de sortie 245 souhaité. Dans une application typique, le signal d'entrée 205 peut être une bande de signal vocal comprise entre 300 et 3000 Hz. Dans ce cas, un filtre antirepliement typique peut consister en un filtre passe-bas échantillonné dans le temps du second ordre ayant une fréquence dièdre de 3 dB de 200 Hz. Une fréquence d'échantillonnage typique pour ce filtre peut être de 32 kHz. Le décimateur 230 peut typiquement effectuer une décimation de 16 à 1, donnant un signal au noeud 235 échantillonné à 2 kHz. Le filtre passe-bas 240, échantillonnant dans le temps à une fréquence de décimation de 2 kHz, peut typiquement présenter une réponse en passe-bas du premier ordre avec une fréquence dièdre de 3 dB à moins de 10 Hz. Ce pôle de fréquence très faible donnerait alors un signal de sortie 245 qui suivrait lentement l'amplitude ou le niveau du signal vocal d'entrée. L'ordre et la fréquence dièdre de 3 dB du filtre passe-bas échantillonné dans le temps déterminent tous deux le temps de réponse final du détecteur de niveau à des modifications du niveau du signal d'entrée 205. En général, un temps de réponse relativement lent est souhaité afin de produire un signal de niveau de sortie permanent de faible ondulation. Ainsi, pour l'application du signal vocal, une fréquence dièdre du premier ordre de moins de 10 Hz est typique. Si un temps de réponse plus faible ou plus rapide étaient souhaité, la fréquence dièdre du filtre passe-bas peut alors être modifiée de manière appropriée. Une réalisation efficace d'un filtre passe-bas échantillonné dans le temps ayant un telle fréquence dièdre faible nécessite une fréquence d'échantillonnage faible. Toutefois, la fréquence d'échantillonnage doit être suffisamment élevée pour ne pas fausser de manière significative le niveau du signal de sortie en 245. Le filtre antirepliement 220 doit supprimer les composantes du signal à fréquence élevée proches des multiples entiers de la fréquence d'échantillonnage du filtre passe-bas 240 afin de minimiser le repliement du spectre par le filtre passe-bas. Dans l'exemple précédent, le filtre antirepliement 220 atténue de 40 dB les fréquences s'élevant à 2 kHz. Etant donné que, dans l'exemple précédent, un redresseur échantillonné dans le temps 210 et/ou un filtre antirepliement 220 doit traiter des fréquences de signal comprises entre 300 et 3000 Hz, une fréquence de suréchantillonnage typique de 32 kHz a été choisie. Il convient de noter que, dans le cas général, le redresseur 210 et le filtre antirepliement 220 peuvent être des circuits temporisés en continu. Il n'y aurait alors plus besoin du décimateur 230 étant donné que le filtre passe-bas 240 serait le seul bloc de circuit échantillonné dans le temps. Un détecteur de niveau conçu suivant la présente invention peut être complètement intégré, facilement et en faisant une économie d'espace, sur une puce de circuit intégré, éliminant ainsi tous les composants externes. Les figures 3 à 6 représentent des courbes d'amplitude de signal en fonction du temps pour des signaux placés à des points particuliers du détecteur de niveau pris pour exemple de la figure 2. La figure 3 représente un exemple d'un signal d'entrée 205 devant être traité par le détecteur de niveau. Ce signal peut être un signal vocal dont les fréquences peuvent se trouver dans la gamme de 300 à 3000 Hz. La figure 4 représente une sortie du signal redressé 215 du redresseur 210. il faut remarquer que le signal redressé 215 de l'exemple illustré sur la figure 4 est un signal redressé sur les deux alternances. La figure représente une sortie du signal préfiltré 225 du filtre antirepliement 220. Il faut remarquer que la forme du signal préfiltré 225 montrée sur la figure 5 indique la suppression, par le filtre antirepliement 220, de certaines composantes à fréquence élevée. La figure 6 représente une sortie de signal filtré passe- bas 245 du filtre passe-bas 240. Il convient de noter que le décimateur 230 produit une sortie du signal décimé 235 qui est essentiellement inchangé par rapport au signal d'entrée décimé 225 puisque le décimateur ré- échantillonne simplement le signal 225 à une fréquence plus lente que le filtre antirepliement échantillonné dans le temps 220. Comme indiqué sur la figure 6, le signal de niveau de sortie 245 résultant de cet exemple est un signal "de type CC" à variation lente dont l'amplitude se rapporte directement à l'amplitude du signal d'entrée. La figure 7 représente un schéma de principe d'un redresseur et d'un préfiltre suivant la présente invention. Le signal d'entrée VIN appliqué au noeud 704 est redressé au moyen du comparateur 712, du commutateur 716, des portes ET 720 et 724, des commutateurs 736 et 744, et des condensateurs 740 et 748. Le filtre antirepliement consiste en un filtre biquadruple à capacité commutée avec remise à zéro automatique qui est composé des commutateurs 736, 744, 756, 760, 772, 776, 788 et 790, des condensateurs 740, 748, 752, 764, 780, 784 et 792, et des amplificateurs opérationnels 768 et 794. Les commutateurs montrés sur la figure 7 et auxquels se rapportent les signes 01 et e2 représentent des commutateurs à levier commandés par une horloge biphase ayant une phase paire (02) et une phase impaire (01). Les commutateurs connectent les condensateurs à un noeud ou à un autre selon ce qu'indiquent les symboles "01" et "02". Les commutateurs 736 et 744 représentent également des commutateurs à levier. Toutefois, le commutateur 736 est commandé par une horloge biphase comprenant les phases OA et OB qui sont commandées par la sortie 722 de la porte ET 720. Lorsque le signal de commande 722 de la porte ET 720 est à un "un" logique, le commutateur 736 se trouve en position OA. Lorsque le signal de commande 722 de la porte ET 720 est à un zéro logique, le commutateur 736 se trouve en position OB. De la même façon, le commutateur 744 est commandé par une horloge biphase dont les phases sont désignées par OC et OD qui sont commandées par la sortie 726 de la porte ET 724. Lorsque le signal de commande 726 de l'autre porte ET 724 est à un "un" logique, le commutateur 744 se trouve en position OC. Lorsque le signal de commande 726 de la porte ET 724 est à un zéro logique, le commutateur 744 se trouve en position OD. Une conception des circuits réelle utiliserait de préférence des commutateurs à transistor MOS. Comme indiqué sur la figure 7, le signal d'entrée 704 est appliqué au comparateur 712 et aux commutateurs d'entrée du filtre biquadruple à capacité commutée 736 et 744. Le redressement du signal d'entrée VIN est réalisé en utilisant le comparateur 712 pour détecter la polarité du signal d'entrée, la polarité résultante étant utilisée pour configurer le filtre quadruple à capacité commutée pour qu'il soit inverseur ou non- inverseur. Par exemple, si VIN au noeud 704 est au-dessus de la masse, la sortie positive 713 du comparateur 712 est à un "un" logique alors que la sortie négative 714 du comparateur 712 est à un zéro logique. Cela invalide la sortie 726 de la porte ET 724, forçant le commutateur 744 à se mettre en position OC et retirant ainsi de manière efficace le condensateur 748 du filtre biquadruple à capacité commutée. En même temps, la porte ET 720 est autorisée à permettre au commutateur 716 de commander 0A et OB du commutateur 736 en synchronisme avec O1 et 82 du circuit biquadruple à capacité commutée. En validant le condensateur à capacité commutée 740 et en invalidant le condensateur à capacité commutée 748, le filtre biquadruple à capacité commutée est placé dans un montage non- inverseur. De la même façon, si le signal d'entrée 704 se trouve au dessous de la masse, le condensateur à capacité commutée 740 est invalidé alors que le condensateur à capacité commutée 748 est validé, ce qui a pour conséquence un montage inverseur du filtre antirepliement. La sortie VF au noeud 796 qui en résulte dans ce mode de réalisation est un signal positif filtré et redressé sur les deux alternances. Le filtre antirepliement de la figure 7 consiste en un filtre biquadruple à capacité commutée avec remise à zéro automatique et annulation de décalage utilisé pour réduire le décalage rapporté à l'entrée de l'amplificateur 768. Pendant la phase e1, le commutateur 772 court-circuite l'amplificateur 768 et fait emmagasiner son décalage aux condensateurs 752, 740 et 748. Pendant la phase 02, les condensateurs 752, 740 et 748 fournissent la tension de décalage emmagasinée qui annule le décalage de l'amplificateur 768. Le gain à courant continu du montage biquadruple est déterminé par le rapport entre les condensateurs d'entrée 740 ou 748, selon celui qui est validé, et le condensateur de rétroaction 752. Les condensateurs d'entrée 740 et 748 doivent donc être égaux afin de maintenir le même gain pendant les deux phases de redressement. Les rapports entre les condensateurs restant dans le circuit détermine la localisation des deux pôles du filtre antirepliement. La figure 8 représente un schéma de principe d'un décimateur et d'un filtre passe-bas suivant la présente invention. Le filtre passe-bas montré sur la figure 8 est un filtre à capacité commutée à pôle unique avec remise à zéro automatique. Comme il a été décrit de façon semblable pour le filtre biquadruple à capacité commutée de la figure 7, les commutateurs montrés sur la figure 8 auxquels se rapportent les signes 03 et 04 représentent des interrupteurs à levier commandés par une horloge biphase ayant une phase paire (04) et une phase impaire (03). La fonction de décimation est simplement réalisée en faisant fonctionner cette horloge biphase à une fréquence plus lente que l'horloge associée aux phases 01 et 92 de la figure 7. Le filtre passe-bas à capacité commutée à pôle unique avec remise à zéro automatique montré sur la figure 8 est composé des commutateurs 815, 830, 835 et 850, des condensateurs 820, 825 et 840, et de l'amplificateur opérationnel 845. Le signal de sortie VF au noeud 796 de la figure 7 est connecté au signal d'entrée VF au noeud 810 de la figure 8. Semblable au montage biquadruple de la figure 7, le filtre passe-bas de la figure 8 consiste en un montage avec remise à zéro automatique et annulation de décalage servant à réduire le décalage rapporté à l'entrée de l'amplificateur 845. Pendant la phase 04, le commutateur 850 court-circuite l'amplificateur 845 et fait emmagasiner son décalage aux condensateurs 825 et 820. Pendant la phase 03, les condensateurs 825 et 820 fournissent la tension de décalage emmagasinée qui annule le décalage de l'amplificateur 845. Le gain à courant continu de cette étape est déterminé par le rapport entre le condensateur d'entrée à capacité commutée 820 et le condensateur de rétroaction à capacité commutée 825. La fréquence d'un pôle de 3 dB de cette étape est donnée par: Fréquence d'un pôle 3 dB = f5C825/2IC840 o fs est la fréquence d'échantillonnage du filtre passe-bas, C825 la valeur de la capacité du condensateur 825, et C840 la valeur de la capacité du condensateur 840. Comme on peut le voir à partir de l'équation, pour obtenir une faible fréquence d'un pôle de 3 dB, il existe une relation entre la valeur de la fréquence d'échantillonnage fs et le rapport entre le condensateur 840 et le condensateur 825. Si l'un d'eux synchronisait le filtre passe-bas échantillonné dans le temps 240 avec la fréquence d'échantillonnage généralement élevée requise pour traiter les composantes fréquentielles du signal d'entrée original 205 de la figure 2, le rapport de capacité et la capacité totale résultante requis pour une performance à faible décalage deviendraient donc beaucoup trop élevés pour une intégration pratique. Toutefois, la présente invention permet d'obtenir une fréquence d'échantillonnage fs beaucoup plus faible pour synchroniser le filtre passe-bas, permettant ainsi un rapport de capacité facile à intégrer de manière à économiser de l'espace. Les figures 9 et 10 représentent des schémas fonctionnels d'un companseur suivant la présente invention utilisant la détection de niveau d'un signal d'entrée. La figure 9 représente un expanseur suivant la présente invention. Comme montré sur la figure 9, un redresseur 910, un filtre antirepliement 915, un décimateur 920, un filtre passe-bas 925 et un convertisseur analogique/numérique 930 traitent un signal d'entrée 905. Le signal d'entrée 905 est également appliqué à un étage à gain variable 935. La sortie du convertisseur analogique/numérique 930 contrôle ensuite le gain de l'étage à gain variable 935 afin de fournir typiquement une expansion de gamme dynamique de un à deux du signal d'entrée original 905. La figure 10 représente un schéma fonctionnel d'un compresseur suivant la présente invention. Le signal d'entrée 1005 est appliqué à l'entrée d'un étage à gain variable 1010. La sortie de l'étage à gain variable 1010 est connectée à l'entrée d'un filtre passe-haut 1015, qui est utilisé pour éliminer les décalages du niveau continu. La sortie 1020 du filtre passe-haut 1015 est ramenée à l'entrée au moyen d'un redresseur 1025, d'un filtre antirepliement 1030, d'un décimateur 1035, d'un filtre passe-bas 1040 et d'un convertisseur analogique/numérique 1045. Le signal de sortie 1042 du filtre passe-bas 1040 est numérisé par le convertisseur analogique/numérique 1045 qui contrôle ensuite le gain de l'étage à gain variable 1010. Cette boucle de réaction produit un signal de sortie 1020 qui est typiquement une compression de gamme dynamique de deux à un du signal d'entrée 1005. Bien que l'invention ait été décrite et illustrée dans la description et les dessins ci-dessus, on comprendra que cette description n'est qu'un exemple, et que de nombreux changements et modifications peuvent être apportés par les spécialistes de la technique sans s'écarter du véritable esprit et de la véritable portée de la présente invention. La présente invention est applicable à la détection de niveau dans de nombreuses applications telles le mécanisme de réglage automobile, les détecteurs sonores et lumineux ou les companseurs de gamme dynamique. En outre, la présente invention peut être complètement intégrée en utilisant différentes structures, dont les structures de5 condensateurs à capacité commutée. En plus de ces composants discrets, la présente invention peut également être réalisée dans un appareil de traitement numérique du signal. Revendications 1. Détecteur de niveau destiné à détecter un niveau d'un signal d'entrée, ledit détecteur de niveau comprenant un redresseur (210) couplé de façon fonctionnelle pour recevoir le signal d'entrée et fournir un signal redressé, et un filtre passe-bas (240) couplé de façon fonctionnelle audit redresseur pour fournir le niveau, caractérisé par: un préfiltre (220) couplé de manière fonctionnelle audit redresseur (210) pour atténuer les composantes à fréquence élevée du signal redressé provenant dudit redresseur et fournir un signal préfiltré; et un décimateur (230) couplé de façon fonctionnelle pour échantillonner les échantillons du signal préfiltré provenant dudit préfiltre et fournir des échantillons décimés du signal préfiltré audit filtre passe-bas (240). 2. Détecteur de niveau selon la revendication 1, dans lequel ledit préfiltre (220) est caractérisé par un préfiltre échantillonné dans le temps couplé de manière fonctionnelle audit redresseur (210) pour fournir des échantillons du signal préfiltré. 3. Détecteur de niveau selon la revendication 2, dans lequel ledit décimateur (230) s'accouple à une fréquence d'échantillonnage de décimation, et dans lequel ledit préfiltre (220) possède une réponse en fréquence capable d'atténuer suffisamment les composantes à fréquence élevée du signal redressé jusqu'à des fréquences proches des multiples entiers de la fréquence d'échantillonnage de décimation. 4. Détecteur de niveau selon la revendication 2, dans lequel ledit décimateur (230) possède une fréquence de décimation choisie pour minimiser une surface totale nécessaire à l'installation d'un circuit intégré dudit préfiltre échantillonné dans le temps et dudit filtre passe-bas échantillonné dans le temps. 5. Détecteur de niveau selon la revendication 1, dans lequel ledit préfiltre (220) est caractérisé par un filtre antirepliement. 6. Détecteur de niveau selon la revendication 1, dans lequel ledit filtre passe-bas échantillonné dans le temps (240) possède une bande passante inférieure à une fréquence d'entrée du signal d'entrée. 7. Détecteur de niveau selon la revendication 1, dans lequel ledit décimateur (230) a une fréquence de décimation choisie pour réaliser ledit filtre passe- bas (240) comme un filtre passe-bas échantillonné dans le temps sous forme de circuit intégré; et dans lequel ledit préfiltre (220) possède une réponse en fréquence capable d'atténuer suffisamment les composantes à fréquence élevée du signal redressé jusqu'à des fréquences proches des multiples entiers de la fréquence d'échantillonnage de décimation. 8. Détecteur de niveau selon la revendication 1, dans lequel ledit détecteur de niveau est fourni dans un companseur comprenant un étage à gain variable (935, 1010) couplé de façon fonctionnelle pour appliquer un gain au signal d'entrée sur la base du niveau dudit filtre passe-bas échantillonné dans le temps (240). 9. Procédé visant à agir sur un niveau d'un signal d'entrée, ledit procédé étant caractérisé par les étapes suivantes: (a) redressement (215) du signal d'entrée pour fournir un signal redressé; (b) préfiltrage (220) d'échantillons discrets de temps du signal redressé pour atténuer des composantes à fréquence élevée et fournir des échantillons de signal préfiltré; (c) décimation (230) des échantillons de signal préfiltré issus de ladite étape (bl) pour fournir des échantillons décimés du signal préfiltré; et (d) filtrage passe-bas (240) d'échantillons discrets de temps des échantillons décimés pour fournir le niveau. 10. Procédé selon la revendication 9, dans lequel ladite étape (c) décime (230) les échantillons de signal préfiltré à une fréquence d'échantillonnage de décimation; et dans lequel ladite étape (b) préfiltre (220) le signal redressé pour atténuer suffisamment les composantes à fréquence élevée du signal redressé jusqu'à des fréquences proches des multiples entiers de la fréquence d'échantillonnage de décimation.