FR 2719158 A1 19951027 FR 9501583 A 19950210 Circuit d'entrée pour protéger un circuit intégré monolithe L'invention concerne un circuit d'entrée pour protéger un circuit intégré monolithe contre des événements de décharge électrostatique (DES). Les circuits intégrés ont été protégés de manière classique contre les événements DES par des diodes qui détournent l'énergie des éléments fragiles dudit circuit intégré et déposés sur le substrat. Cependant, le problème avec de tels événements est qu'ils sont extrêmement rapides et il est difficile de trouver des diodes de protection qui répondent suffisamment rapidement et qui peuvent commuter à un état de résistance suffisamment faible pour empêcher une rupture du circuit sous une contrainte DES. De nombreux systèmes de protection différents sont couramment utilisés mais une des techniques connues utilise un transistor de champ épais, une résistance, un réseau de diodes et est décrit par Harris dans EOS/DES Symposium Proceedings, page 220, 1987. Dans le dispositif Harris, dans le cas de substrats de type n avec des puits de type p, par exemple, pour un événement positif DES à la broche d'entrée par rapport à Vdd, le puits de type p du transistor de champ épais est polarisé en sens direct et a donc une faible résistance au substrat. Ceci veut dire que l'énergie DES est dissipée de manière sûre vers Vdd. Pour un événement négatif, le voltage monte jusqu'à ce qu'un claquage par avalanche survienne au collecteur latéral, auquel point un courant minoritaire circule du collecteur vers la base sous l'émetteur et, de ce fait, polarise en sens direct l'émetteur déclenchant le transistor bipolaire latéral formé par le puits de type p, le collecteur et l'émetteur. Une fois mis en circuit, le transistor dissipe de manière sûre l'énergie en Vdd. Un tel dispositif est connu en tant que dispositif de mise hors circuit. Cependant, alors que le transistor de champ épais est extrêmement robuste, il y a néanmoins un délai fini avant lequel il est mis en circuit sous l'effet de l'impulsion DES. En résultat, il ne peut pas répondre à un flanc ascendant très rapide d'un phénomène transitoire DES, conduisant à un risque d'endommagement des composants du circuit intégré. Un circuit de protection d'entrée intéressant est décrit dans le brevet US-A-5.237.395. Ce brevet, qui est décrit en relation avec des substrats de type p, cherche en partie à s'adresser au problème qu'il peut y avoir un délai de mise en circuit du dispositif dû à la nécessité d'avoir un voltage de claquage en avalanche élevé afin d'empêcher le dispositif de se mettre en circuit au cours du fonctionnement normal du circuit. Le brevet décrit l'utilisation d'un transistor à effet de champ à couche mince qui est utilisé dans le mode à effet de champ pour décharger le courant DES. Cependant, ce dispositif doit être mis en circuit dans le sens de l'effet de champ par sa porte et, en résultat, un montage supplémentaire (le troisième étage) est nécessaire pour détecter la présence d'un flanc ascendant rapide de l'alimentation. Ce montage additionnel rend le dispositif plus complexe lorsque l'espace sur une matrice de circuit intégré est à un maximum. En outre, le montage détecteur et le transistor à effet de champ ne peuvent pas fournir le temps de réponse rapide associé avec le dispositif de mise hors circuit à couche épaisse. Selon la présente invention, on propose en conséquence un circuit d'entrée pour la protection d'un circuit intégré monolithe à semi- conducteurs avec un substrat d'un premier type de conductivité contre des événements de décharge électrostatique (DES), caractérisé en ce qu'il comprend un circuit à transistor bipolaire de champ épais de mise hors circuit adapté pour claquer sous l'effet d'une contrainte DES pour dissiper de l'énergie DES apparaissant à une pastille de contact, un circuit à transistor bipolaire de champ mince de mise hors circuit adapté pour claquer sous une contrainte DES et une résistance atténuatrice reliant ledit circuit à champ mince à ladite pastille de contact, ledit transistor de champ mince ayant un voltage de claquage inférieur à celui dudit transistor de champ épais de sorte que, pour un événement DES d'une polarité donnée, ledit transistor de champ mince claque avant ledit transistor de champ épais, dérivant de ce fait l'arête rapide d'un phénomène transitoire DES auquel le circuit à transistor de champ épais est trop lent à répondre. Le transistor de champ mince claque à un voltage inférieur à celui du transistor de champ épais du fait de la présence de l'oxyde mince de porte. Le transistor en oxyde mince est mis en circuit et dérive la portion d'augmentation rapide de l'événement DES Le transistor à couche mince attire alors le courant au travers de la résistance atténuatrice, occasionnant une augmentation du voltage sur la pastille d'entrée, après quoi la couche épaisse est mise en circuit. La portion principale de l'énergie DES est alors dérivée par le transistor en oxyde épais qui est mis en circuit plus lentement mais qui est plus solide. L'invention est applicable à la fois aux substrats de type p et de type n, auquel cas les divers types de conductivité et les polarités sont déterminés d'une manière connue de l'homme de l'art. Les transistors à couche mince et à couche épaisse sont normalement formés dans des puits d'un type de conductivité opposé à celui du substrat. Dans un mode de réalisation particulièrement préféré, les transistors ont des collecteurs latéraux fusionnés avec un anneau d'écriture recouvrant un puits de base. Cette disposition élimine le besoin d'un collecteur latéral séparé. L'invention sera maintenant décrite plus en détail, à titre d'exemple seulement, en référence aux dessins annexés dans lesquels: la figure 1 est une vue en coupe transversale au travers d'une diode de protection de champ épais pour des substrats de type n avec un collecteur latéral séparé; la figure 2 est une vue en coupe transversale à travers une diode de protection de champ mince pour des substrats de type n avec un collecteur latéral séparé; la figure 3 est une vue en plan d'une portion d'entrée d'un circuit intégré représentant le tracé préféré du dispositif de protection selon l'invention; la figure 4 est une vue en coupe transversale d'un dispositif de champ épais pour des substrats de type p avec un puits de type n; la figure 5 est une vue en coupe transversale d'un dispositif de champ mince pour des substrats de type n avec des puits de type n; la figure 6 est une vue en coupe transversale d'un dispositif de champ épais pour des substrats de type n sans puits de type p; la figure 7 est une vue en coupe transversale d'un dispositif de champ mince pour un substrat de type n sans puits de type p; la figure 8 est une vue en coupe transversale d'un dispositif de champ épais pour des substrats de type p sans puits de type n; la figure 9 est une vue en coupe transversale d'un dispositif de champ mince pour des substrats de type p sans puits de type n; la figure 10 est une vue en coupe transversale d'un dispositif de champ épais pour des substrats de type n avec un puits de type p et un collecteur latéral fusionné; la figure 11 est une vue en coupe transversale d'un dispositif de champ mince pour des substrats de type n avec un puits de type p et un collecteur latéral fusionné; la figure 12 est un dispositif de champ épais pour des substrats de type n avec un puits de type p et des collecteurs fusionnés; et la figure 13 est un dispositif de champ mince pour des substrats de type n avec un puits de type p et des collecteurs fusionnés. En référence d'abord à la figure 3, le circuit intégré, qui a un substrat de type n, a une pastille de contact 1 de liaison d'entrée connectée à l'entrée 2 des composants de circuit actifs (non représentés) du circuit intégré. La pastille 1, qui peut être une pastille d'entrée ou une pastille Vss, est associée avec un dispositif de champ épais 3 et un dispositif de champ mince 4, les deux étant situés au bord de la matrice adjacents à l'anneau d'inscription 14 et formés dans des puits de type p respectifs séparés 10, 100. Ce dispositif est avantageux en ce qu'il préserve de l'aire précieuse de la matrice. Le dispositif de champ mince 4 est connecté directement au circuit d'entrée 2 tandis que la pastille 1 est connectée par l'intermédiaire d'une résistance atténuatrice en polysilicone 6. De préférence, la résistance atténuatrice 6 est d'une seule pièce avec ladite pastille de contact 1, éliminant le besoin d'un contact séparé avec ladite pastille de contact 1. Les deux dispositifs 3 et 4 sont des dispositifs de mise hors circuit qui, lors d'une inversion de polarité, claquent et subissent une action de transistor bipolaire. En référence maintenant à la figure 1, le dispositif représenté est de construction légèrement différente du dispositif représenté dans la figure 3 mais néanmoins conforme au même montage général. Le dispositif de champ épais 3 emploie une structure de transistor à effet de champ à canal de type n avec un oxyde épais 16a au-dessus du canal de type n et une porte 15a liée à la pastille d'entrée ou de contact 1. Cependant, du fait que la porte a est liée à l'entrée, la structure de transistor à effet de champ est bloquée dans un sens de conduction du champ. Le dispositif comprend une base à puits 10 de type p formée dans un substrat 9 de type n. A l'intérieur de la base de puits 10 de type p sont formés un contact de base diffusé 11 de type p+, un émetteur diffusé 12 de type n+ et un collecteur transistor latéral diffusé 13 de type n+. Une diffusion de type n+ forme l'anneau d'inscription Vdd 14 et agit en tant que collecteur pour l'action de transistor vertical avec l'émetteur 12. Une couche d'entrée métallique 15 déposée au-dessus de la couche d'oxyde épais 16 est reliée à la fois au contact de base 11il et à l'émetteur 12 et, de ce fait, court-circuite la jonction base-émetteur. La même couche 15 est également reliée directement à la résistance atténuatrice 6 (figure 3) formée d'une diffusion de polysilicone. Dans un mode de réalisation préféré, cette résistance est fusionnée avec une pastille de liaison prévenant le besoin de contacts séparés à la résistance. Le collecteur 13 est relié par l'intermédiaire d'une couche de contact métallique 18 au Vdd. Dans le cas d'un événement DES positif sur la pastille d'entrée 1, le puits 10 de type p est polarisé en sens direct par rapport au collecteur 13 et l'énergie DES peut être dissipée de manière sûre vers Vdd au travers du collecteur latéral 13. Cependant, pour un événement négatif, le réservoir 10 de type p est polarisé en sens inverse et l'énergie ne peut pas être immédiatement dissipée. Eventuellement, le voltage inversé excède le voltage de claquage de la jonction base- collecteur polarisée en sens inverse et le claquage en avalanche intervient à l'arête 13a du collecteur latéral 13. Un courant par trous 17 s'écoule ensuite sous l'émetteur 12 jusqu'à la base 11 et ce faisant polarise en sens direct l'émetteur 12. En résultat, une action de transistor bipolaire se produit entre l'émetteur 12 et les collecteurs latéral et vertical 13 et 14 respectivement. Le courant d'électrons résultant décharge rapidement l'énergie DES. Cependant, avec un dispositif de mise hors circuit de couche épaisse de ce genre, un claquage par avalanche n'intervient pas suffisamment vite pour décharger les flancs ascendants rapides des phénomènes transitoires DES, permettant à de tels phénomènes transitoires d'endommager les composants de circuit délicats dans le circuit intégré. Selon l'invention, la pastille d'entrée 1 est également connectée, à travers la résistance atténuatrice 6 et une couche métallique 118, au dispositif de champ mince séparé 4, représenté à la figure 2, qui a son propre puits 110 de type p son contact de base diffusé 111, son émetteur diffusé 112, son collecteur latéral 113 et sa couche d'oxyde 116. Dans la région de la porte, le dispositif a une couche d'oxyde mince 120 surmontée d'une couche de polysilicone 121 formant, de ce fait, un dispositif de champ mince 4 dans le puits 100 de type p dans le substrat 109 de type n. L'anneau d'inscription N+Vdd 14 forme un collecteur pour le transistor vertical associé au dispositif. La couche de polysilicone 121 est en contact avec la couche métallique 118. Ceci est en contradiction avec le dispositif de champ épais représenté dans la figure 1 qui comprend une couche d'oxyde de champ épais 16a. Le dispositif de couche mince travaille de manière similaire au dispositif représenté à la figure 1. Lorsqu'un événement DES négatif se produit à la pastille d'entrée 1, la jonction collecteur-base formée par le puits 100 de type p et le collecteur latéral 113 est polarisée en sens inverse mais le voltage augmente rapidement jusqu'au voltage de claquage du collecteur 113 du transistor de champ mince. Celui-ci est considérablement inférieur au voltage de claquage du collecteur 13 dans le dispositif de champ mince du fait du champ électrique élevé créé par la porte de champ mince. Le courant de trous 17 résultant s'écoule à travers la base de puits 100 de type p au- dessous de la diffusion d'émetteur 112 à travers le contact de base 111 jusqu'au contact métallique 118 et, ce faisant, polarise en sens direct l'émetteur 112 mettant, de ce fait, en circuit les transistors latéral et vertical formés respectivement avec le collecteur latéral 113 et l'anneau d'inscription 14 qui agit en tant que collecteur pour le transistor vertical. Cela a pour effet d'occasionner à la fois la mise en circuit des transistors latéral et vertical à un état de résistance faible, établissant un courant à travers la résistance atténuatrice 6 et, par conséquent, enlevant le flanc rapide du phénomène transitoire DES auquel le dispositif de champ épais est trop lent à répondre. Le flux d'électrons résultant est représenté par les flèches 18 dans la figure 2. Pendant ce temps, le dispositif de champ épais 3 fonctionne de manière similaire, bien que plus lentement, et est ainsi mis en circuit alors de telle sorte qu'il peut conduire la partie principale de l'énergie au substrat. Un mode de réalisation particulièrement utile est de réduire la longueur des deux dispositifs en surperposant la base de puits de type p avec l'anneau d'inscription de type n+, en supprimant de ce fait le besoin d'un collecteur latéral séparé. (Ce mode de réalisation est représenté dans la figure 3). De nombreuses variantes, par exemple tel que représenté aux figures 4 à 11, sont possibles pour modifier la performance des diodes de champ épais et mince sans se départir du mécanisme de mise en circuit de base qui dépend de l'action de transistor bipolaire par court circuit émetteur-base pour à la fois les dispositifs de champ épais et mince. La stabilité et la résistance de chaque dispositif peuvent être modifiées en changeant la longueur de l'émetteur dans la direction du flux de courant. Des exemples de tels modes de réalisation sont représentés aux figures 4 à 11. Par exemple, dans la figure 4, le substrat 9 de type p a un puits 10 de type n avec un émetteur 12 de type p+ et un contact de base 11 de type n+ . Du fait que le mode de réalisation représenté à la figure 4 a un substrat de type p, le rail Vss est relié à l'anneau d'inscription 14 de type p+. Sinon, ce dispositif fonctionne de la même manière que le dispositif représenté dans la figure 1 à l'exception des flux d'électrons et de trous qui sont inversés du fait de l'utilisation de semi-conducteurs de conductivité de type opposé. Le dispositif représenté dans la figure 5 est similaire au dispositif représenté dans la figure 2 mais du type de conductivité opposée. Ce dispositif a un substrat 9 de type p et un puits 10 de type n, un contact de base 11, un émetteur diffusé 12, une couche d'oxyde mince 20, une couche de polysilicone 21, un collecteur latéral de type p+, un contact Vss 5 et un anneau d'inscription 14 de type p+. Ce dispositif fonctionne de manière similaire au dispositif représenté à la figure 2 sauf que les flux d'électrons et de trous sont inversés. La figure 6 représente un dispositif de champ épais pour un substrat 9 de type n sans puits de type p. L'anneau d'inscription N+ Vdd 14 sert également en tant que contact de base 11 de type N+ qui s'étend adjacent à l'émetteur 12 de type p+. Le dispositif a une couche d'oxyde épaisse 16, des contacts métalliques 15 et un collecteur latéral 13 de type p+. Le dispositif travaille de manière similaire au dispositif décrit dans la figure 1 sauf que le substrat de type n sert en tant que puits. Pour un événement DES positif, le collecteur latéral 13 est polarisé en sens direct et l'énergie DES peut être dissipée de manière sûre. Pour un événement négatif, le claquage par avalanche se produit au bord 13a du collecteur latéral 13, occasionnant un flux de trous au collecteur 13 qui, à son tour, met en là circuit le transistor bipolaire latéral formé par l'émetteur 12 et le collecteur latéral 13. La figure 7 représente un dispositif de champ mince pour un substrat 400 de type n sans puits de type p. Le dispositif est similaire au dispositif décrit en référence à la figure 2 sinon que, comme c'est le cas pour le mode de réalisation de la figure 5, les types de conductivité de l'émetteur et du collecteur latéral ont été nécessairement inversés du fait de l'absence de puits de type p. Les figures 8 et 9 sont similaires aux figures 6 et 7 mais sont pour des substrats de type p. La figure 10 montre un dispositif de champ épais pour des substrats de type n avec un puits 10 de type p et un collecteur latéral fusionné avec l'anneau d'inscription 14. Dans le dispositif représenté dans la figure 10, l'action de mise hors circuit intervient après que le claquage en avalanche ait eu lieu au bord 13a du collecteur. Le courant de trous 17 s'écoule sous l'émetteur 12, le polarisant ainsi en sens direct et, en résultat, mettant en circuit les collecteurs bipolaires vertical et latéral formés respectivement entre l'émetteur 12 et le collecteur latéral 13 et l'anneau d'inscription 14. La figure 11 représente un dispositif de champ mince avec un collecteur latéral 13 fusionné similaire à la figure 10. Les figures 12 et 13 représentent des dispositifs similaires aux figures 10 et 11 mais pour des puits de type n dans des substrats de type p. Le mode de fonctionnement est similaire sinon que les conductivités et les flux d'électrons et de trous sont inversés. La construction du collecteur fusionné est une construction particulièrement avantageuse parce qu'elle supprime le besoin d'un collecteur latéral séparé. Les dispositifs de champ mince et épais peuvent être faits selon la technique standard connue de l'homme de l'art. Cependant, il est approprié d'utiliser l'oxyde de porte pour le diélectrique du dispositif de champ mince. Les termes de champ épais et mince sont des termes bien connus dont le sens est clair pour un homme de l'art dans la technique des semi-conducteurs. Typiquement, l'épaisseur de la couche mince sera de l'ordre de 300 Angstroms et celle de la couche épaisse de l'ordre d'un micron. Les caractéristiques ci-dessus ont été utilisées et se sont révélées fonctionner sur des circuits VLSI 0,8 p, bien que d'autres dimensions de circuit puissent être utilisées. La structure d'entrée selon l'invention est également assez petite pour être placée derrière une pastille de liaison dans la marge d'inscription entre la pastille et le bord de la matrice. Ceci préserve la surface de matrice valable et réduit la fermeture parce que toutes les diffusions actives sont éloignées du circuit. REVENDICATIONS 1. Circuit d'entrée pour la protection d'un circuit intégré monolithe à semi-conducteurs avec un substrat d'un premier type de conductivité contre des événements de décharge électrostatique (DES), caractérisé en ce qu'il comprend un circuit à transistor bipolaire de champ épais de mise hors circuit (3) adapté pour claquer sous l'effet d'une contrainte DES pour dissiper l'énergie DES apparaissant à une pastille de contact (1), un circuit à transistor bipolaire de champ mince de mise hors circuit (4) adapté pour claquer sous une contrainte DES et une résistance atténuatrice (6) reliant ledit circuit à champ mince (4) à ladite pastille de contact (1), ledit transistor de champ mince (4) ayant un voltage de claquage inférieur à celui dudit transistor de champ épais (3) de sorte que, pour un événement DES d'une polarité donnée, ledit transistor de champ mince (4) claque avant ledit transistor de champ épais (3), dérivant de ce fait l'arête rapide d'un phénomène transitoire DES auquel le circuit à transistor de champ épais (3) est trop lent à répondre. 2. Circuit d'entrée selon la revendication 1, caractérisé en ce que la résistance atténuatrice (6) est fusionnée avec ladite pastille de contact (1), éliminant le besoin d'un contact séparé avec ladite pastille de contact (1). 3. Circuit d'entrée selon la revendication 2, caractérisé en ce que ladite résistance atténuatrice (6) comporte du polysilicone. 4. Circuit d'entrée selon l'une des revendications 1 à 3, caractérisé en ce que chacun desdits circuits à transistor bipolaire (3, 4) comprend des transistors vertical et latéral qui sont mis en circuit par le flux de courant minoritaire après un claquage du transistor latéral. 5. Circuit d'entrée selon l'une des revendications 1 à 4, caractérisé en ce qu'un anneau d'inscription (14) est fusionné avec un collecteur pour lesdits transistors vertical et latéral. 6. Circuit d'entrée selon l'une des revendications 1 à 5, caractérisé en ce que lesdits circuits à transistor bipolaire sont situés dans la marge d'inscription (14) dudit circuit intégré pour préserver l'espace et réduire l'enclenchement. 7. Circuit d'entrée selon l'une des revendications 1 à 6, caractérisé en ce que ledit circuit intégré a un substrat d'un premier type de conductivité et chacun desdits transistors est formé dans un puits séparé d'un second type de conductivité. 8. Circuit d'entrée selon l'une des revendications 1 à 7, caractérisé en ce que les régions actives desdits transistors sont formées directement dans le substrat. 9. Circuit d'entrée selon l'une des revendications 1 à 8, caractérisé en ce que le transistor de couche mince comprend une région de porte constituée d'une couche de polysilicone recouvrant un film mince d'oxyde, ladite couche de polysilicone étant en contact avec une couche métallique reliée à ladite résistance atténuatrice.