FR 2712761 A1 19950524 FR 9314011 A 19931117 CIRCUIT D'ACQUISITION DU SIGNAL D'ÉCHANTILLONNAGE DANS UN MODEM La présente invention concerne le domaine des modems numériques et plus particulièrement l'opération de récupération de signal d'échantillonnage dans un modem. Dans un modem numérique, les données à transmettre sont codées sous forme numérique à partir d'un oertain nombre de symboles puis transmises sous forme de portions de signal sinu- soidal modulées en phase et en amplitude. Les divers symboles, par exemple 128 dans la norme V32bis correspondront chacun à un signal de phase et d'amplitude déterminées. Pour illustrer oette conversion, on peut disposer les symboles en une constellation telle qu'illustrée en figure 1 o chaque symbole est placé en un point correspondant à la phase et à l'amplitude de modulation du signal qui le traduit. Ainsi, canomme le représente la figure 2, chaque symbole sera émis sous forme d'une portion de sinusoide ou baud à une fréquence de, par exemple, 2400 hertz et l'onde sinusoidale est formée et décodée à partir d'une fréquence d'échantillonnage plus élevée que la fréquence de chaque portion de sinusoide et multiple de celle-ci, par exemple 9600 hertz. Dans ce cas, chaque portion de sinusoide est échantillonnée quatre fois. A la réception, pour que la phase des signaux reçus soit convenable, il faut que la fréquenoe d'échantillonnage à la réception soit convenablement ajustée et il convient de retrou- ver cette phase à partir du signal reçu. Pour simplifier cette opération, lors de la mise en communication de deux modems, on émet d'abord des signaux d'apprentissage prédéterminés et le modem réoepteur cherche à reconnaître ces signaux. Par exemple, en se référant à la constellation illustrée en figure 1, on émettra des séquences de signaux A-B-A-B... Un circuit classique de récupération de période d'é- chantillonnage est illustré en figure 3. Un signal reçu analo- gique RXA arrive sur une entrée d'un convertisseur analogique/ numérique ADC qui est rythmé par le signal de sortie d'un oscil- lateur à fréquence commandée VCO. On obtient donc à la sortie du convertisseur analogique/numérique des valeurs numériques qui se succèdent au rythme de la fréquence fournie par 1'oscillateur VCO. Dans le cas o la fréquence d'échantillonnage est le quadruple de la fréquence de bauds, quatre valeurs numériques sucoessives de sortie du convertisseur ADC sont stockées dans une mémoire tampon 10 dont quatre sorties sont simultanément disponibles sur un bus 11. Ces quatre valeurs sont traitées par un filtre récepteur 12 qui est utilisé pour éliminer le bruit hors bande et pour convertir les informations contenues dans les échantillons sucoessifs en une valeur complexe. Apres cela, le signal est envoyé à des circuits 13 assurant les fonctions: d'égaliseur pour compenser l'atténuation et le retard de groupe de la ligne téléphonique (généralement la sortie de l'égaliseur consiste en un échantillon complexe par baud), de circuit de décision ou "slicer" pour réaliser des décisions sur l'amplitude et la phase des échantillons complexes en faisant référernce à une table mémorisée de valeurs attendues, correspondant à la constellation illustrée en figure 1, de décodeur, et de désembrouilleur (descrambler). On obtient ainsi en sortie des données RXD qui corres- pondent sous forme numérique aux données reçues et qui sont par exemple sous forme des suites de bits indiqués dans la constel- lation de la figure 1. Bien entendu, puisque chaque baud RXA porte de nou- velles informations de phase et d'amplitude, il est important de toujours échantillonner le signal de réception analogique par 1 'intermédiaire de 1' horloge d'échantillonnage à des intervalles de temps fixes par rapport au début du baud. Il en résulte qu'il faut disposer d'une relation de phase et de fréquence fixe de l'horloge d'échantillonnage de réoeption par rapport à l'horloge d'échantillonnage d'émission du modem éloigné. Comanme oette information n'est pas connue du récepteur, elle doit être direc- tement acquise à partir d'informations du signal reçu. Ainsi, une boucle de récupération d'horloge d'échan- tillonnage est placée en parallèle sur le filtre de réception 12. Cette boucle a pour but de verrouiller la fréquence et la phase d'un générateur d'horloge local VCO par rapport aux infor- mations de baud revues. Ceci est effectué par 1 'intermédiaire de filtres de récupération de synchronisation 20 et d'une boucle à verrouillage de phase. A la sortie du filtre 20, on récupère le signal de synchronisation TSIG et un bloc 21 détermine la partie imaginaire, c'est-à-dire la phase, de ce signal. Ce signal est envoyé dans un bloc de décision et de comparaison 22 qui déter- mine le décalage de phase du signal TSIG par rapport à la phase du signal du VCO pour la séquenoe A-B-A-B... susmentionnée. Le signal de décalage de phase est utilisé par l'intermédiaire d'un cancmparateur à un seuil positif 23 ou d'un comparateur à un seuil négatif 24 pour ajuster la fréquence de l'oscillateur VOO. Ce qui a été résumé précédemment, et notamment le bloc de décision et de comparaison qui peut être considéré coanme une boucle à verrouillage de phase numérique, est décrit en détail notamment dans l'ouvrage "Digital Cammunication" de Edward A. Lee et David G. Messerschmidt édité par Kluwer Academic Publishers, quatrième édition, 1992. L'inconvénient de ce système classique est que, si la phase déduite du signal TSIG est très éloigrnée de la phase attendue, le système mettra un temps relativement long à se boucler si l'ajustement de phase/fréquence du VCO est réalisé par incréments. Si, pour tenter de remédier à cet inconvénient, on produit, dans une phase initiale, un saut brutal de phase/ fréquence du VCO, ce sont les filtres 12, 20 qui mettront un certain temps à se stabiliser. En effet, dans un filtre numé- rique, comme dans un filtre analogique, il existe une certaine constante de temps. Or, on cherche actuellement à réduire au maximum la durée de la phase d'apprentissage et donc la durée de la séquence de signaux A-B-A-B... susmentionnée. La présente invention vise à remédier à cet incon- vénient. Pour atteindre cet objet, la présente invention pré- voit un système de récupération de signal d'échantillonnage dans un modem comprenant un convertisseur analogique/numérique d'en- trée échantillonnant les bauds reçus au rythme d'un oscilla- teur; une mémoire tampon d'entrée mémorisant autant de valeurs numériques de sortie du convertisseur qu'il y a d'échantillons dans un baud; un filtre de réception suivi d'un ensemble égali- seur, circuit de décision, décodeur, désembrouilleur, pour fournir à partir des données contenues dans le registre tampon les valeurs numériques à recevoir; et une boucle constituant un circuit de verrouillage de phase pour régler l'oscillateur en fonction de la phase du signal d'entrée détecté par un filtre d'échantillonnage. Ce système comprend des moyens disposés à l'entrée de la boucle de verrouillage de phase, pour déterminer si le décalage entre la phase reçue et la phase recherchée est compris dans l'une ou 1 'autre de plusieurs plages de fréquence; des moyens pour rajouter à la valeur de décalage une constante correspondant à la plage de fréquenoe déterminée; et des moyens disposés à l'entrée du circuit de réception, pour décaler l'ordre d'analyse des données mémorisées dans la mémoire tampon d'entrée en fonction du décalage susmentionné. Selon un mode de réalisation de la présente invention, les moyens disposés à l'entrée du circuit de réoeption compren- nent un registre dans lequel est recopié le contenu de la mémoire tampon d'entrée. Selon un mode de réalisation de la présente invention, les moyens pour rajouter comprennent un multiplieur de valeurs complexes, la valeur constante multiplicative ayant la forme eikn/n, o n correspond au nombre de plages sélectionnées et k à la plage identifiée. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention sont exposés en détail dans la description suivante de modes de réalisation particuliers faite, à titre purement illustratif, en relation avec les figures jointes parmi lesquelles: la figure 1 représente une constellation de symboles utilisés dans un modem; la figure 2 représente des séquences de bauds analo- giques transmis entre deux modems; la figure 3 représente un schéma de système de récupé- ration de signal d'horloge d'échantillonnage selon l'art anté- rieur; la figure 4 représente un système de récupération d'horloge d'échantillonnage selon la présente invention; la figure 5 illustre la fonction réalisée par un circuit de décision utilisé dans un système selon l'invention; et la figure 6 représente sous forme de tableau les actions exécutées par un circuit de décision utilisé dans un système selon 1 'invention. En figure 4, de mêmes éléments qu'en figure 3 sont désignés par de mêmes références numériques ou de mêmes nota- tions. Par rapport au schéma de la figure 3, le schéma de la figure 4 comprend en plus, dans la chaine de réoeption, un étage tampon intermédiaire 30 dans lequel est recopié le contenu du tampon 10 mais dont l'ordre de lecture des sorties peut être décalé de façon souhaitée par un pointeur par rapport à l'ordre d'écriture des entrées. Un circuit de décision 31 permet de com- parer initialement, pendant la phase d'apprentissage, la phase du signal de synchronisation obtenue en sortie du filtre 20 à des valeurs mémorisées dans un circuit de décision 31. Le résul- tat de oette décision est inséré dans un multiplieur numérique 32 introduisant un déphasage déterminé de la façon exposée ci-après. En outre, dans le circuit de la figure 4, on a détail- lé un exemple de structure du VC0. Ce VCO comprend un oscilla- teur à haute fréquence 33, oscillant par exemple à une fréquence de 921600 hertz, suivi d'un bloc de décalage de fréquence 34 permettant de décaler la fréquence de plus ou moins une unité, c'est-à-dire de rajouter ou de soustraire une impulsion à chaque train d'impulsions émis, puis un diviseur 35, ici un diviseur par 96, permettant de fournir à partir de la fréquence haute la fréquence d'échantillonnage souhaitée, ici 9600 hertz. Le fonctionnement de oe circuit va être exposé ci- après. Tout d'abord, le circuit de décision 31, comme l'illustre la figure 5, détermine si le déphasage entre le signal TSIG et une valeur normale prémémorisée est compris dans l'une ou l'au- tre de quatre zones I, II, III et IV. La zone I correspond à un décalage souhaité, ici de l'ordre de 180 à + 45 près, la zone II étant décalée de +90 par rapport à la zone I, la zone III de par rapport à la zone I et la zone IV de -90 par rapport à la zone 1. Dans le cas o l'on est dans la zone I, le signal TSIG, de la forme AeJ0, est voisin de AeJn, oe que l'on sou- haite. En conséquenoe le circuit de décision ne fournit pas de signal d'ajustement au multiplieur complexe 32 qui a une fonction de déphaseur, c'est-à-dire qu'il fournit un signal ej0=l. De même le pointeur commandant le décalage entrée/ sortie du registre 30 est tel qu'il n'y a pas de décalage. Dans ce cas, le circuit selon l'invention fonctionne exactement comme le circuit classique illustré en figure 3 et la boucle de régu- lation doit compenser un déphasage compris entre +45 et -45 . Par contre, si l'on se trouve dans l'une ou l'autre des zones II, III et IV, le circuit de décision 31 enverra un signal d'ajustement de phase (PHSADJ) au déphaseur 32, propre à ramener le signal dans la zone I. Concomitamment, un signal d'ajustement de pointeur de réoeption (PTRADJ) sera appliqué au registre 30 pour décaler le rang de sa sortie par rapport à son entrée. Le tableau de la figure 6 indique les actions du circuit 31 selon que l'on se trouve dans la zone I, II, III ou IV. La première colonne indique la plage de valeur dans laquelle se trouve le signal TSIG, la deuxième colonne le signal d'aJuste- ment de phase PHSADJ envoyé au multiplieur 32, et la troisième colonne le signal d'ajustement de pointeur PTRADJ envoyé au pointeur de sortie du tampon 30. Grâoe à ce système, le circuit de décision et de comparaison 22 fournira un signal d'erreur PHSOFF qui sera au plus de l'ordre de +45 par rapport à la phase idéale et ainsi le rattrapage de phase/fréquence pourra être effectué beaucoup plus rapidement qu'avec un circuit selon l'art antérieur. De plus, la remise en phase du signal TSIG n'est pas répercutée par un déphasage brutal du signal de sortie du VCO et n'affecte donc pas le fonctionnement du filtre 20. Bien entendu, alors que les explications précédentes ont été données par souci de clarté en utilisant un vocabulaire qui correspond parfois à un fonctionnement analogique, il sera clair pour l'homme de métier que, à partir du moment o 1'on se trouve à la sortie du circuit ADC, les signaux sont tous des signaux numériques et que les constituants du circuit illustré sous forme matérielle correspondront souvent en pratique à des réalisations logicielles. Des calculs pratiques montrent que le système selon la présente invention permet de réduire environ d'un facteur au moins égal à 2 la durée de réglage initiale de la fréquence d'échantillonnage. On pourra donc utiliser la période d'appren- 5 tissage à effectuer d'autres tâches utiles dans les modems modernes ou réduire la période d'apprentissage pour satisfaire à de nouvelles exigenoes des clients. Bien que la présente invention ait été décrite en re- lation avec la récupération d'horloge lors d'une phase initiale de communication entre deux modems, elle s'applique également à la synchronisation d'horloge en cours de communication, ou lors de phases de remises à jour, par exemple quand on décide de modifier le type de communication dans des conditions o des parasites importants surviennent (ou disparaissent). REVENDICATIONS 1. Système de récupération de signal d'horloge d'échantillonnage dans un modem comprenant: un convertisseur analogique/numérique d'entrée (ADC) échantillonnant les bauds reçus au rythme d'un oscillateur (33-35); une mémoire tampon d'entrée (10) mémorisant autant de valeurs numériques de sortie du convertisseur qu'il y a d'échan- tillons dans un baud; un filtre de réception (12) suivi d'un ensemble (13) égaliseur, circuit de décision, décodeur, désemnbrouilleur, pour fournir à partir des données contenues dans le registre tampon les valeurs numériques (RXD) à recevoir; une boucle constituant un circuit de verrouillage de phase pour régler l'oscillateur en fonction de la phase du signal d'entrée (TSIG) détecté par un filtre d'échantillonnage (31); caractérisé en ce qu'il comprend des moyens (31) disposés à l'entrée de la boucle de verrouillage de phase, pour déterminer si le décalage entre la phase reçue et la phase recherchée est compris dans l'une ou l 'autre de plusieurs plages de fréquence; des moyens (32) pour rajouter à la valeur de décalage une constante correspondant à la plage de fréquence déterminée; des moyens (30) disposés à l'entrée du circuit de réception, pour décaler l'ordre d'analyse des données mémorisées dans la mémoire tampon d'entrée (10) en fonction du décalage susmentionné. 2. Système de récupération de signal d'horloge d'échantillonnage selon la revendication 1, caractérisé en ce que les moyens (30) disposés à 1 'entrée du circuit de réception comprennent un registre (30) dans lequel est recopié le contenu de la mémoire tampon d'entrée (10). 3. Système de récupération de signal d'horloge d'échantillonnage selon la revendication 1, caractérisé en ce que les moyens (32) pour rajouter comprennent un multiplieur de valeurs complexes, la valeur constante multiplicative ayant la forme ejkm/n, o n correspond au nombre de plages sélection- nées et k à la plage identifiée.