FR 2710167 A1 19950324 FR 9311071 A 19930913 Dispositif de commutation d'unités de protocole à haut débit, et procédé de commutation correspondant. Le domaine de l'invention est celui des échanges de données à haut débit (c'est-à- dire de l'ordre de plusieurs mégabits/s) entre une pluralité de modules de traitement de données. Plus précisément, l'invention concerne les systèmes de transmission structurés, dans lesquels les communications entre deux modules de traitement se font par des échanges d'unités de données de protocole (en anglo-saxon: protocole data unit", ou PDU). Par module de traitement on entend ici tout type d'équipement susceptible d'émettre et/ou de recevoir des données, tel qu'une carte électronique, un terminal, voire un segment de réseau local. L'invention s'applique notamment à tous les systèmes de transmission par paquet (système mettant en oeuvre une procédure de niveau 3, selon le modèle de normalisation OSI à sept niveaux), mais également aux systèmes de transmission par trames (niveau 2) ou d'unités de données de protocole transport (niveau 4). Plus généralement, l'invention peut s'appliquer à tout type de système de transmission, quel que soit le niveau (selon la terminologie des normes OSI) du protocole de communication associé au système considéré. Un domaine d'application particulier de l'invention est celui des systèmes large bande, et notamment des réseaux ATM (Asynchronous Time Multiplex (multiplex temporel asynchrone)). En effet, du point de vue technologique, l'orientation vers les hauts débits semble consacrer la technique ATM, et plus généralement les technologies "paquet rapide", face au traditionnel TDM (Time Division Multiplex (multiplexage par division du temps)). La plupart des techniques connues permettant des échanges de données structurées à très haut débit sont basées sur l'utilisation d'un bus unique partagé, l'accès au bus étant contrôlé par des algorithmes plus ou moins complexes. Ces techniques sont connues sous le terme générique de commutation temporelle. Une alternative à la commutation temporelle est la commutation spatiale. Cette méthode est couramment mise en oeuvre dans les systèmes d'échange à bas débit, et en particulier pour les communications téléphoniques classiques (réseau téléphonique commuté, ou RTC). Dans ces systèmes, un itinéraire fixe est alloué à une communication, par l'intermédiaire de moyens de commutation, généralement appelés matrices de commutation. Une matrice de commutation permet, classiquement, d'associer n'importe quelle ligne d'entrée avec n'importe quelle ligne de sortie. En général, les techniques de commutation spatiale restent limitées aux applications à bas ou moyen débit (inférieur à 2 Mb/s) et/ou nécessitant la réservation d'une ligne physique unique pour une durée relativement importante. En effet, elles sont pénalisées, en première analyse, d'une part par des problèmes d'arbitrage, notamment lorsque deux modules souhaitent transmettre simultanément des données vers un même module destinataire, et d'autre part par des problèmes de temps d'arbitrage et de commutation, pour établir une connexion. Ces deux inconvénients paraissent incompatibles avec des applications d'échange de paquets à très haut débit. Des tentatives dans ce domaine ont cependant été faites. Ainsi, le document "Design and Evaluation of a Distributed Asynchronous VLSI Crossbar Switch Controller for a Packet Switched Supercomputer Network" (DuBois et Rasure, Computer Architecture News, Juin 1991), présente des noeuds de commutation mettant en oeuvre des matrices de commutation spatiale (matrices "crossbar" en anglo-saxon) pour des échanges à haut débit. Ce système s'avère particulièrement complexe, notamment en ce qui concerne l'arbitrage entre différentes requêtes. En effet, il fait appel à une technique d'arbitrage distribué, chaque module susceptible d'émettre ou de recevoir des données incluant ses propres moyens d'arbitrage ("DACC"). Chacun de ces moyens d'arbitrage doit donc être relié de façon indépendante à l'ensemble des autres modules de traitement susceptibles de vouloir lui envoyer des données par un bus parallèle (par exemple sur 8 bits). Dès que le nombre de ces modules augmente, le système devient très complexe, notamment sur le plan de la connectique. On conçoit aisément qu'une telle technique, qui semble nécessaire pour fonctionner à très haut débit, conduit à une architecture complexe du système, et donc à des coûts de fabrication et de mise en oeuvre élevés. Cette complexité limite l'utilisation de tels systèmes aux réseaux de "super-ordinateurs". Par ailleurs, les systèmes de commutation connus sont en général handicapés par des blocages dus à l'indisponibilité du module de traitement destinataire. En effet, chaque module de traitement place les données à émettre dans une mémoire FIFO. Lorsque des données doivent être commutées vers une sortie déjà engagée dans un transfert, le module émetteur doit attendre jusqu'à ce que le transfert devienne possible. Les données suivantes doivent également attendre, même si la sortie à laquelle elles sont destinées est libre. Ce phénomène, appelé "HOL (Head of Line) blocking" (blocage en tête de ligne), a pour conséquence de réduire la débit global du commutateur. L'invention a notamment pour objectif de pallier ces inconvénients de l'état de la technique. Plus précisément, un premier objectif de l'invention est de fournir un dispositif de commutation entre plusieurs modules de traitement assurant une commutation spatiale de paquets, et plus généralement d'unités de protocole, à haut débit. Un objectif particulier de l'invention est notamment de fournir un tel dispositif, capable de fonctionner à plus de cent Mbits par seconde. L'invention a également pour objectif de fournir un tel dispositif, dans lequel les risques de blocage sont réduits et dans lequel la durée de ces blocages est limitée, par rapport aux systèmes connus. Un autre objectif de l'invention est de fournir un tel dispositif qui soit d'un coût de revient et d'un coût de fonctionnement limité, notamment par rapport aux systèmes de commutation (temporelle ou spatiale) connus. L'invention a encore pour objectif de fournir un tel dispositif, capable de transmettre simultanément tout type de données (images, sons, données, .), à des débits..DTD: variés et avec des formats d'unités de protocole variés et variables. Un objectif particulier de l'invention est de permettre également les échanges de données pour des applications à moyens débits. Un autre objectif de l'invention est également de fournir un tel dispositif prenant en compte les contraintes d'un produit industriel. Cela sous-entend, outre un faible coût de revient, un industrialisation simplifiée, l'utilisation (le plus possible) de composants existants dans le commerce, une installation et une maintenance aisées et limitées, une sécurité de fonctionnement (même en cas de défaillance d'un composant), un encombrement limité,... Ces objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints selon l'invention à l'aide d'un dispositif de commutation à haut débit entre une pluralité de modules de traitement, permettant des échanges de données organisées en unités de protocole, comprenant: - une pluralité de modules d'interface de commutation comprenant chacun une mémoire d'entrée FIFO connectée à un bus d'entrée et une mémoire de sortie FIFO connectée à un bus de sortie, chacune desdites mémoires comprenant au moins un emplacement pouvant contenir une unité de protocole, et des moyens de contrôle des échanges de données, chacun desdits modules d'interface de commutation étant susceptible d'être connecté à un desdits modules de traitement, de façon que ledit module de traitement puisse inscrire des données dans ladite mémoire d'entrée et lire des données dans ladite mémoire de sortie; - un module de commutation, susceptible de connecter chacun desdits bus d'entrée avec chacun desdits bus de sortie; - un module d'arbitrage et de commande, commandant les commutations réalisées par ledit module de commutation, en fonction de requêtes reçues desdits moyens de contrôle des échanges de données desdits modules d'interface de commutation, et délivrant des commandes de connexion correspondantes auxdits moyens de contrôle lorsque la commutation est effectuée, lesdits moyens de contrôle des échanges de données d'un module d'interface de commutation émettant une requête, indiquant au moins un module d'interface de commutation destinataire, vers ledit module d'arbitrage et de commande dès qu'une unité de protocole est inscrite dans ladite mémoire d'entrée, et ledit module d'arbitrage et de commande commandant la commutation correspondante dès que la mémoire de sortie dudit module d'interface de commutation destinataire a au moins un emplacement de libre. La présence de mémoires FIFO en entrée et en sortie des moyens de commutation permet de limiter les risques de blocage de ces moyens de commutation. En effet, la mémoire en sortie autorisent des transferts d'une unité de données vers un module de traitement même si celui-ci n'a pas terminé le traitement de l'unité de données précédente. Préférentiellement, chacun desdits modules d'interface est relié audit module d'arbitrage et de commande par: - un bus de connexion d'entrée, sur lequel ledit module d'arbitrage et de commande indique à un module d'interface de commutation ayant émis une requête d'émission que la commutation correspondante est réalisée; - un bus de connexion de sortie, sur lequel ledit module d'arbitrage et de commande indique à un module d'interface de commutation destinataire qu'il va recevoir une unité de protocole; et - un bus de libération, sur lequel ledit module d'interface de commutation destinataire indique audit module d'arbitrage et de commande que ladite unité de protocole a été reçue; et - un bus de requêtes, sur lequel un module d'interface de commutation émet une requête, comprenant l'adresse d'un module d'interface de commutation, vers ledit module d'arbitrage. Ces bus sont monodirectionnels, ce qui permet de simplifier le fonctionnement du module d'arbitrage. Avantageusement, ledit bus de requêtes est constitué d'un fil unique, sur lequel les éléments binaires constitutifs de ladite requête sont transmis en série. Cette solution permet de réduire fortement la connectique, par rapport aux techniques parallèles. En revanche, elle introduit des temps de transmission des requêtes sensiblement plus longs, qui conduisaient l'homme du métier à la considérer comme incompatible avec les applications à haut débit. De façon avantageuse, pour pallier cet inconvénient, ledit module d'arbitrage et de commande met en oeuvre une procédure de traitement en pipeline, l'arbitrage d'une commutation d'une unité de protocole courante étant effectué simultanément au transfert d'une unité de protocole précédente. Dans ce cas, le temps est avantageusement découpé en cycles de commutation, la durée d'un cycle correspondant à la durée d'une unité de protocole de taille prédéterminée, et en ce que ledit module d'arbitrage et de commande effectue successivement, durant le cycle correspondant au transfert de l'unité de protocole i, les opérations suivantes: - réception des requêtes; - arbitrage des connexions pour le cycle suivant; transmission des commandes de commutation pour le cycle suivant audit module de commutation; - validation desdites commandes de commutation. Cette technique permet d'échanger de façon simple des paquets de taille fixe, tout en permettant les échanges de paquets de longueur variable, lorsque cela est nécessaire. Selon différents modes de réalisation préférentiels de l'invention, lesdits bus d'entrée et lesdits bus de sortie sont des bus à huit, seize ou trentedeux bits en parallèle. De façon avantageuse, chacun desdits modules de traitement est implanté sur une carte-support d'interface de commutation distincte et ledit module de commutation est implanté sur une carte-support de commutation, lesdites cartes-supports étant regroupées de façon que les distances entre chacune desdites cartes-supports d'interface de commutation et ladite carte-support de commutation sont sensiblement identiques. Ainsi, les temps de transfert sont également sensiblement identiques, quels que soient les modules de traitement impliqués. Par exemple, lesdites cartes-supports d'interface de commutation peuvent être placés sensiblement parallèles les unes aux autres, et ladite cartesupport de commutation sensiblement perpendiculaires auxdites cartes-supports d'interface de commutation. L'invention concerne également un procédé de commutation à haut débit entre une pluralité de modules de traitement, permettant des échanges de données organisées en unités de protocole, comprenant les étapes de: écriture par un module de traitement émetteur d'une unité de protocole à transmettre dans une mémoire d'entrée FIFO d'un premier module d'interface de commutation associé audit module de traitement émetteur; - émission d'une requête de connexion précisant une adresse d'un module de traitement destinataire vers un module d'arbitrage et de commande unique; - si ledit module de traitement destinataire est disponible, commande par ledit module d'arbitrage et de commande d'un module de commutation, de façon que ledit module de commutation assure la connexion d'un bus d'entrée connecté à ladite mémoire d'entrée FIFO à un bus de sortie connectée à une mémoire de sortie FIFO d'un second module d'interface de commutation associé audit module de traitement destinataire; - émission d'une commande de transfert vers lesdits modules de traitement émetteur et destinataire par ledit module d'arbitrage et de commande; - transfert de ladite unité de protocole dans ladite mémoire de sortie; - émission d'une information de libération par ledit second module d'interface de commutation vers ledit module d'arbitrage et de commande, lorsque le transfert est effectué et que ladite mémoire de sortie comprend de la place pour au moins une unité de protocole. Préférentiellement, ce procédé met en oeuvre une procédure de traitement en pipeline, l'arbitrage d'une commutation d'une unité de protocole courante étant effectué simultanément au transfert d'une unité de protocole précédente. De façon avantageuse, le temps est découpé en cycles de commutation, la durée d'un cycle correspondant à la durée d'une unité de protocole de taille prédéterminée ou segment. Avantageusement, chaque segment porte une information indiquant s'il s'agit ou non du dernier segment d'une série de segments formant une unité de protocole, une connexion étant maintenue systématiquement pour le cycle suivant lorsque le segment en cours de transfert n'est pas le dernier segment et une information de libération étant émise uniquement lorsque le dernier segment a été reçu et que ladite mémoire de sortie dispose de suffisamment de place pour recevoir une nouvelle unité de protocole. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre illustratif et non limitatif, et des dessins annexés dans lesquels: - la figure 1 présente un exemple de système de communication à haut débit mettant en oeuvre le dispositif de l'invention; - la figure 2 illustre la structure générale du dispositif de l'invention, tel que mis en oeuvre dans le système de la figure 1; - la figure 3 illustre le principe du fonctionnement en pipeline du module d'arbitrage du dispositif de la figure 2; - la figure 4 est un schéma illustrant les principales étapes du procédé de l'invention, tel qu'il est mis en oeuvre dans le dispositif de la figure 2; - la figure 5 illustre un exemple d'implantation mécanique du dispositif de la figure 2. L'invention concerne donc un dispositif de commutation d'unités de données de protocole pour des applications fonctionnant à haut débit. Le mode de réalisation préférentiel décrit par la suite concerne plus précisément la commutation de paquets. Toutefois, il est clair que l'invention peut être mise en oeuvre à tous les niveaux de protocole de la normalisation OSI, notamment au niveau 2 et/ou au niveau 4. Ce dispositif, encore appelé par la suite plate-forme haut débit ou coeur de commutation, est notamment destiné à être l'élément central d'un réseau d'entreprise offrant des fonctions multiples, ainsi que cela est illustré en figure 1. La figure 1 présente en effet un exemple de mise en oeuvre du coeur de commutation 11 de l'invention, donné bien sûr à titre de simple exemple d'application. Ce coeur de commutation, dont la réalisation et le fonctionnement sont présentés en détail par la suite, constitue une "plaque tournante" des télécommunications dans une entreprise. Dans le mode de réalisation décrit, le coeur de commutation 11 permet de raccorder de 4 à 16 cartes. Ces cartes peuvent être indifféremment des cartes de télécommunication à haut débit (ATM, Frame Relay,....) ou des cartes de couplage avec des sous-systèmes existants ou du marché (carte d'adaptation à un bus EISA par exemple). Il peut notamment interconnecter les cartes applicatives suivantes: - un processeur de contrôle 12 comprenant par exemple une carte mère et éventuellement des cartes filles réseau; - des cartes 131 à 13N de raccordement supportant par exemple des accès de type X25, HDLC, Frame relay...; - des cartes 141 à 14M de commutation de type "Ethernet" (marque déposée) permettant d'interconnecter localement différents segments Ethernet 151, 152; - une carte ATM 16 offrant un accès vers un réseau ATM 17, permettant de raccorder le système à un réseau ATM (public ou privé); - des cartes de raccordement ATM 181 à 184 permettant de raccorder des équipements terminaux ATM natifs. Les caractéristiques essentielles de ce coeur de commutation 11 sont les suivantes - il constitue un système de commutation asynchrone de paquets de taille variable (permettant évidemment de commuter également des paquets de taille fixe); - la technologie retenue est la commutation spatiale sur la base d'une matrice de commutation (en anglo-saxon: "Crossbar") qui réalise l'établissement simultané de N chemins physiques sur lesquels sont effectués des transferts à 320 Mb/s; - la capacité de raccordement au coeur de commutation est de 4 à 16 cartes, soit une bande passante de 150 Mb/s full duplex par carte et une capacité totale du système de l'ordre de 4 Gb/s. Avantageusement, le coeur de commutation est sécurisé par doublage de la matrice et des composants associés. Chaque carte est connectée à la matrice par deux bus monodirectionnels d'échange de données: - un bus d'entrée vers la matrice, - un bus de sortie depuis la matrice. La matrice de commutation est capable de connecter tout bus d'entrée avec tout bus de sortie établissant ainsi un chemin physique (bus d'entrée, matrice, bus de sortie) entre une carte d'entrée et une carte de sortie. Celle-ci peut par exemple être réalisée à partir de composants standards, telle que la matrice Crossbar LSI Logic L64270 (marque déposée), qui dispose de 64 sorties, fonctionne jusqu'à 40 MHz et peut commuter un bus en 50 ns. L'établissement et la libération des connexions est géré par un système d'arbitrage et de commande. Pour un système N cartes, jusqu'à N connexions peuvent être établies simultanément (pas de blocage en entrée). Sur un chemin physique la carte d'entrée peut transmettre un bloc d'information de taille variable (paquet). Une connexion n'est maintenue que pendant la durée du transfert d'un paquet. La figure 2 illustre de façon plus détaillée les caractéristiques essentielles du coeur de commutation selon l'invention. Fonctionnellement, il peut être décomposé en quatre types d'éléments: - un pluralité de module d'interface de commutation, ou carte d'interface matrice, 211 à 21N, qui contrôle les transferts de données avec la carte de traitement 251 à 25N qui lui est associée (à l'interface de commutation 2181 à 218N), demande l'établissement et la libération des connexions et contrôle le transfert de données au travers de la matrice de commutation 22. - un module, ou matrice de commutation 22, qui effectue la connexion des bus d'entrée 271 à 27N et de sortie 261 à 26N sous le contrôle du module d'arbitrage et de commande 23 et commute les données de la carte d'entrée i vers la carte de sorte 25N. - un module d'arbitrage et de commande 23, qui reçoit les demandes d'établissement et de libération de connexions issues des cartes d'interface matrice 211 à 21N, arbitre les requêtes et commande la commutation de la matrice 22. 4If - un module de distribution d'horloge 24, qui fournit les bases de temps nécessaires aux autres blocs fonctionnels. Selon l'invention, chaque carte d'interface matrice 21 i comprend une mémoire FIFO (First In First Out (Premier Entré Premier Sorti)) d'entrée 28i et une mémoire FIFO de sortie 29i. Chacune de ces mémoires est prévue pour recevoir plusieurs paquets de données. Lorsqu'une unité de traitement 25i veut transmettre un paquet de données à l'unité de traitement 25N, elle l'inscrit dans la mémoire d'entrée 281. Le module d'interface 211 comprend un module 2101 de contrôle des échanges de données, qui avertit le module 23 d'arbitrage et de commande de la présence d'un paquet à transmettre, en lui précisant l'adresse de l'unité destinatrice 25N. Après avoir vérifié que l'unité destinatrice 25N dispose de la place mémoire suffisante dans sa mémoire de sortie 29N, le module 23 d'arbitrage et de commande pilote la matrice 22, par l'intermédiaire d'un bus de commande 211, de façon que cette dernière connecte le bus d'entrée 261 sur le bus de sortie 27N. Lorsque la connexion est effectuée, le paquet est transféré, et inscrit dans la mémoire de sortie 29N. La présence de deux mémoires, d'entrée et de sortie respectivement, est une caractéristique nouvelle de l'invention, qui permet de limiter fortement les risques de blocage par rapport aux systèmes connus. En effet, ces derniers ne prévoient que des mémoires d'entrée. Il apparaît donc un blocage dès que l'unité de traitement destinatrice a reçu un paquet et n'a pas terminé son traitement. Au contraire, la présence de mémoire FIFO de sortie 29i selon l'invention permet de réaliser des transferts de paquets même lorsque l'unité de traitement n'est pas disponible (dans la limite, bien sûr, du remplissage de la mémoire de sortie). Ces mémoires FIFO jouent donc un rôle d'adaptation de débit, la vitesse de transfert des paquets à l'interface de commutation étant contrôlée par les cartes de traitement, alors que la commutation de paquets est réalisée à la fréquence de la matrice 22. Selon une autre caractéristique essentielle de l'invention, l'arbitrage des - t connexions, par exemple dans le cas o plusieurs unités de traitement veulent transmettre simultanément des données à un même destinataire, est assuré par un module d'arbitrage 23 unique. Les requêtes (demandes de connexion) sont émises par les différentes cartes d'interface matrice 21i sur un bus de requêtes 212i. Ce bus de requêtes 212i est constitué d'un fil unique, sur lequel une requête (comprenant essentiellement l'adresse du destinataire) est transmise en série. L'utilisation de tels bus à fil unique permet de limiter la complexité de la connectique, en particulier par rapport à la méthode décrite dans le document DuBois et Rasure déjà cité. Lorsqu'il reçoit une requête d'une carte émettrice 251, le module 23 d'arbitrage et de commande vérifie que la carte destinatrice 25 N est prête à recevoir des données, c'est- à-dire qu'il y a de la place dans sa mémoire de sortie 29N. A cet effet chaque carte 21 i est reliée au module 23 d'arbitrage par l'intermédiaire d'un bus monodirectionnel de libération 2131 à 213 N. Le module 210i de chaque carte 21 i indique par l'intermédiaire de ce bus 213i si la carte 21j est prête ou non à recevoir des données. Si la carte 21N est prête à recevoir des données, le module 23 d'arbitrage et de commande pilote la matrice 22, par l'intermédiaire du bus de commande 21, de façon que la commutation correspondante soit réalisée, et informe la carte émettrice 211 et la carte destinatrice 21N que l'échange de données peut avoir lieu. Pour ce faire, chaque carte 21 i est reliée au module 23 d'arbitrage par deux autres bus monodirectionnels: - un bus 214i de connexion en entrée, sur lequel le module 23 d'arbitrage informe une carte émettrice qu'elle peut émettre; - un bus 215i de connexion en sortie, sur lequel le module 23 d'arbitrage informe une carte destinatrice qu'elle va recevoir des données. Ainsi que cela est décrit par la suite, ces opérations de connexion sont avantageusement effectuées selon un mode pipeline. Les indications de connexion en entrée et en sortie sont transmises simultanément, de façon à synchroniser le début de transfert. Lorsque le module d'arbitrage et de commande 23 reçoit simultanément plusieurs requêtes (toutes les cartes d'interface pouvant émettre une requête en même temps), il sélectionne une requête à servir, selon une procédure d'arbitrage adéquate. Il est à noter que, dans le mode de réalisation décrit, tous les bus (26, 27 j, 211, 212i, 213i, 214i et 215i) sont monodirectionnels, ce qui permet de simplifier le contrôle des échanges de signaux. Par ailleurs,dans le mode particulier de l'invention décrit, les différents modules du coeur de commutation sont sélectivement pilotés par deux horloges 216 et 217 distribuées par le module 24 de distribution d'horloges. Plus précisément, le module 22 de commutation fonctionne à une vitesse supérieure 216 (par exemple 40 MHz, ce qui correspond à un débit de 320 Mb/s) à celle (217) du débit d'entrée maximum (par exemple 150 Mb/s) et à celle du module 23 d'arbitrage. Ainsi, le module 24 de distribution d'horloges délivre avantageusement une première horloge 215 à la fréquence f (par exemple 40 MHz) à la matrice 22 et une seconde horloge 217 à la fréquence f/2 (par exemple 20 MHz) au module 23 d'arbitrage et à chacun des modules 211 à 21N d'interface. De façon à réduire les temps de transfert, le module 23 d'arbitrage et de commande fonctionne avantageusement en mode pipeline, ainsi que cela est illustré en figure 3. Cette technique permet de compenser les retards induits par la sérialisation des requêtes. La figure 3 présente la parallélisation (à deux niveaux) des mécanismes d'établissements des connexions: pendant la commutation 41i du paquet i, on gère l'établissement de la commutation (42 à 45) pour le paquet i + 1. Dans un mode de réalisation avantageux de l'invention, un cycle de commutation 41i ou 41 j+l correspond à la transmission d'un paquet de 64 octets (on considère le cas de bus d'entrée et sortie à 8 bits en parallèle). Le module d'arbitrage fonctionnant à une fréquence moitié de celle de la matrice, un cycle est découpé en 32 unités de temps. Cedécoupage peut par exemple être fait de la façon suivante: - réception 42 des requêtes émises par toutes les cartes d'interface matrice: 8 unités de temps; - arbitrage 43 proprement dit 2 unités de temps; - commande 44 de la matrice: 16 unités de temps; - validation 45 des commandes de la matrice: 2 unités de temps; soit au total 28 unités de temps, ce qui est compatible avec les 32 unités disponibles. Si la matrice fonctionne à 40 MHz, on obtient un débit de 320 Mbits/s par carte dans chaque sens, soit, pour un dispositif capable de commuter 16 cartes, un débit global de l'ordre de 10 Gbits/s. D'autres mises en oeuvre de la technique pipeline peuvent être envisagées, notamment si chaque bus est parallélisé sur 16 ou 32 bits (ce qui permet de réduire la durée d'un cycle). On peut par exemple prévoir un pipeline à trois niveaux assumant simultanément: - les requêtes de commutation des paquets i; - l'arbitrage des requêtes des paquets i-1; - la commutation des paquets i-2. L'utilisation de la technique pipeline privilégie les échanges de paquets de taille fixe, correspondant à la durée d'un cycle. Toutefois, la transmission de paquets plus longs reste possible, sur plusieurs cycles consécutifs. Dans ce cas, le module d'arbitrage maintient systématiquement la commutation de la matrice, de façon que le transfert du paquet complet soit assuré. Le paquet est divisé en segments, correspondant à la durée d'un cycle. De façon avantageuse, chaque segment porte une information précisant s'il est ou non le dernier segment d'un paquet. Ainsi, tant qu'il n'a pas détecté cette information, le module d'interface destinataire n'émet pas d'indication de libération (bus 213i), et la commutation reste maintenue. Aucune intervention du module d'arbitrage est nécessaire, bien que la durée du paquet soit supérieure à celle d'un cycle. Le système ainsi réalisé est donc à la fois particulièrement efficace pour les paquets de taille fixe (dont la taille correspond à un segment), et mis en oeuvre de façon simple et sûre pour les paquets plus longs, transmis sur plusieurs segments. L'invention concerne également le procédé de commutation mis en oeuvre dans le dispositif décrit ci-dessus. La figure 4 illustre le principe général de ce procédé. Une carte de traitement transmet un paquet à commuter à la carte d'interface qui lui est associée. Celle-ci mémorise (51) les paquets en attente de commutation dans sa mémoire FIFO d'entrée. Pour le paquet en tête de file, la carte d'interface transmet (52) au module d'arbitrage une requête d'établissement de connexion avec la carte d'interface destinataire. Lorsque cette carte destinataire est prête à recevoir (signal de libération 53), le module d'arbitrage commande (54) la connexion de la matrice, et l'indique aux cartes d'interfaces émettrices et destinataires. une fois la connexion établie, le paquet est transmis (55), au débit maximal. Le paquet est reçu sur le bus de sortie de la carte destinataire, et mémorisé (56) dans la mémoire FIFO de sortie. En fin de transfert, et lorsque le taux de remplissage de la mémoire FIFO de sortie le permet, la carte d'interface destinataire indique (57) au module d'arbitrage qu'elle est à nouveau prête à recevoir un nouveau paquet. Plusieurs paquets peuvent être présents dans la mémoire FIFO de sortie, en attente de retrait par la carte de traitement. Celle-ci extrait (58) les paquets à son propre rythme. Outre les caractéristiques essentielles de l'invention décrites précédemment, le procédé peut offrir de nombreuses caractéristiques secondaires. Ainsi, le module d'arbitrage peut gérer plusieurs niveaux de priorité de requêtes de commutation, les requêtes de priorité supérieure étant servis par le coeur de commutation avant les autres requêtes. Cela permet de réduire le temps moyen de commutation des paquets prioritaires (évidemment au détriment des paquets de faible priorité). Le coeur de commutation peut par exemple offrir deux niveaux de priorité. Le niveau de priorité indiqué par une carte de traitement avec chaque paquet est transmis au coeur de commutation. On peut également prévoir des connexions semi-permanentes. Les connexions sont normalement établies pour la durée d'un transfert. Il peut être toutefois intéressant pour certaines applications d'établir des connexions semi- permanentes, programmées par exemple à l'initialisation du système et modifiées peu fréquemment. Pour ce type d'applications, la phase d'établissement et de libération des connexions peut être gérée par une autre carte que la carte origine, par exemple une carte de contrôle centralisée, permettant ainsi d'économiser la logique de gestion des requêtes sur ces cartes. La diffusion de paquets est aussi possible. Lorsqu'une entrée de la matrice de commutation est commutée successivement vers plusieurs sorties, l'information présentée à cette entrée est transmise à chacune des sorties. Cette caractéristique peut être utilisée pour diffuser un paquet vers plusieurs cartes de destination. Cette fonction peut être gérée soit par la logique de gestion des requêtes (plusieurs requêtes émises successivement) soit par la logique d'arbitrage (une seule requête indiquant une adresse de diffusion). L'invention concerne également l'installation mécanique des éléments constituant l'invention. En effet, à de très hauts débits, les distances entre différentes cartes peuvent introduire des écarts de temps cruciaux. Ainsi, 10 cm correspondent à un temps de transfert de l'ordre de 1 ns. L'arrangement mécanique selon l'invention consiste à placer les différentes cartes de traitement sensiblement à égale distance du coeur de commutation, ainsi que cela est illustré en figure 5, dans le cas d'un ensemble de cartes montées sur un fond de panier. La figure 5 est une vue de profil du montage mécanique. Les cartes matrices 811 et 812 sont placées perpendiculairement au fond de panier 82, les diodes électroluminescentes 831, 832 placés sur la tranche étant visibles au travers du capot de la face avant 89. Les interventions d'un opérateur (accès aux interrupteurs placés sur les cartes matrices) sont possibles en enlevant le capot. Le volume libre entre les deux cartes matrices 811 et 812 est utilisé pour deux blocs d'alimentation 84 qui s'enfichent dans le fond de panier 82. Un ventilateur 85 placé sur les blocs d'alimentation assure la ventilation de la partie avant. Le volume 86 situé à l'avant du fond de panier 82 est laissé libre. Cela permet de conserver une bonne accessibilité pour la fixation de cartes fond de panier modulaires. Ce volume peut aussi être utilisé pour loger des cartes filles derrière les cartes applicatives 87 qui sont placés du côté de la face arrière 88. Ainsi, les cartes applicatives sont perpendiculaires aux matrices. De cette façon, de nombreuses cartes peuvent être connectées à chaque matrice, avec des distances sensiblement égales. REVENDICATIONS 1. Dispositif (11) de commutation à haut débit entre une pluralité de modules de traitement (12, 13i, 14j, 16, 18; 25i) permettant des échanges de données organisées en unités de protocole, caractérisé en ce qu'il comprend: - une pluralité de modules d'interface de commutation (21 i) comprenant chacun une mémoire d'entrée FIFO (29i) connectée à un bus d'entrée (27X) et une mémoire de sortie FIFO (28i) connectée à un bus de sortie (26i), chacune desdites mémoires comprenant au moins un emplacement pouvant contenir une unité de protocole, et des moyens (210i) de contrôle des échanges de données, chacun desdits modules d'interface de commutation étant susceptible d'être connecté à un desdits modules de traitement, de façon que ledit module de traitement puisse inscrire des données dans ladite mémoire d'entrée et lire des données dans ladite mémoire de sortie; - un module de commutation (22), susceptible de connecter chacun desdits bus d'entrée avec chacun desdits bus de sortie; - un module d'arbitrage et de commande (23), commandant les commutations réalisées par ledit module de commutation, en fonction de requêtes reçues desdits moyens de contrôle des échanges de données desdits modules d'interface de commutation, et délivrant des commandes de connexion correspondantes auxdits moyens de contrôle lorsque la commutation est effectuée, lesdits moyens de contrôle des échanges de données d'un module d'interface de commutation émettant une requête, indiquant au moins un module d'interface de commutation destinataire, vers ledit module d'arbitrage et de commande dès qu'une unité de protocole est inscrite dans ladite mémoire d'entrée, et ledit module d'arbitrage et de commande commandant la commutation correspondante dès que la mémoire de sortie dudit module d'interface de commutation destinataire a au moins un emplacement de libre. 2. Dispositif selon la revendication 1,caractérisé en ce que chacun desdits modules d'interface est relié audit module d'arbitrage et de commande par: - un bus de connexion d'entrée (214i), sur lequel ledit module d'arbitrage et de commande indique à un module d'interface de commutation ayant émis une requête d'émission que la commutation correspondante est réalisée; - un bus de connexion de sortie (215), sur lequel ledit module d'arbitrage et de commande indique à un module d'interface de commutation destinataire qu'il va recevoir une unité de protocole; - un bus de libération (2130), sur lequel ledit module d'interface de commutation destinataire indique audit module d'arbitrage et de commande que ladite unité de protocole a été reçue; et - un bus de requêtes (212X), sur lequel un module d'interface de commutation émet une requête, comprenant l'adresse d'un module d'interface de commutation, vers ledit module d'arbitrage. 3. Dispositif selon la revendication 2, caractérisé en ce que ledit bus de requêtes est constitué d'un fil unique, sur lequel les éléments binaires constitutifs de ladite requête sont transmis en série. 4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que ledit module d'arbitrage et de commande met en oeuvre une procédure de traitement en pipeline, l'arbitrage d'une commutation d'une unité de protocole courante étant effectué simultanément au transfert d'une unité de protocole précédente. 5. Dispositif selon la revendication 4, caractérisé en ce que le temps est découpé en cycles de commutation, la durée d'un cycle correspondant à la durée d'une unité de protocole de taille prédéterminée, et en ce que ledit module d'arbitrage et de commande effectue successivement, durant le cycle correspondant au transfert de l'unité de protocole i, les opérations suivantes: - réception des requêtes (42); - arbitrage des connexions pour le cycle suivant (43); - transmission des commandes de commutation pour le cycle suivant audit module de commutation (44); - validation desdites commandes de commutation (45). 6. Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé en ce que lesdits bus d'entrée et lesdits bus de sortie sont des bus à huit, seize ou trente-deux bits en parallèle. 7. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que chacun desdits modules de traitement est implanté sur une carte-support d'interface de commutation distincte, en ce que ledit module de commutation est implanté sur une carte- support de commutation, et en ce que lesdites cartes-supports sont regroupées de façon que les distances entre chacune desdites cartessupports d'interface de commutation et ladite carte-support de commutation sont sensiblement identiques. 8. Dispositif selon la revendication 7, caractérisé en ce que lesdites cartes-supports d'interface de commutation sont sensiblement parallèles les unes aux autres, et en ce que ladite carte-support de commutation est sensiblement perpendiculaires auxdites cartes- supports d'interface de commutation. 9. Procédé de commutation à haut débit entre une pluralité de modules de traitement, permettant des échanges de données organisées en unités de protocole, caractérisé en ce qu'il comprend les étapes de: - écriture (51) par un module de traitement émetteur d'une unité de protocole à transmettre dans une mémoire d'entrée FIFO d'un premier module d'interface de commutation associé audit module de traitement émetteur; - émission (52) d'une requête de connexion précisant une adresse d'un module de traitement destinataire vers un module d'arbitrage et de commande unique; - si ledit module de traitement destinataire est disponible, commande (54) par ledit module d'arbitrage et de commande d'un module de commutation, de façon que ledit module de commutation assure la connexion d'un bus d'entrée connecté à ladite mémoire d'entrée FIFO à un bus de sortie connectée à une mémoire de sortie FIFO d'un second module d'interface de commutation associé audit module de traitement destinataire; - émission (54) d'une commande de transfert vers lesdits modules de traitement émetteur et destinataire par ledit module d'arbitrage et de commande; transfert (55, 56) de ladite unité de protocole dans ladite mémoire de sortie; - émission (57) d'une information de libération par ledit second module d'interface de commutation vers ledit module d'arbitrage et de commande, lorsque le transfert est effectué et que ladite mémoire de sortie comprend de la place pour au moins une unité de protocole. 10. Procédé selon la revendication 9, caractérisé en ce que ladite étape d'émission d'une requête est réalisée en série, sur un bus de requêtes à fil unique. 1 1. Procédé selon l'une quelconque des revendications 9 et 10, caractérisé en ce qu'il met en oeuvre une procédure de traitement en pipeline, l'arbitrage d'une commutation d'une unité de protocole courante étant effectué simultanément au transfert d'une unité de protocole précédente. 1 2. Procédé selon la revendication 11, caractérisé en ce que le temps est découpé en cycles de commutation, la durée d'un cycle correspondant à la durée d'un segment, correspondant lui-même à une unité de protocole de taille prédéterminée. 13. Procédé selon la revendication 12, caractérisé en ce que chaque segment porte une information indiquant s'il s'agit ou non du dernier segment d'une série de segments formant une unité de protocole, en ce qu'une connexion est maintenue systématiquement pour le cycle suivant lorsque le segment en cours de transfert n'est pas le dernier segment et en ce qu'une information de libération est émise lorsque le dernier segment a été reçu et que ladite mémoire de sortie dispose de suffisamment de place pour recevoir une nouvelle unité de protocole.