FR 2708134 A1 19950127 FR 9309054 A 19930722 CIRCUIT ECHANTILLONNEUR DIFFERENTIEL Description La présente invention a pour objet un circuit échantillonneur différentiel disposant de deux entrées et de deux sorties différentielles, et comportant un convertisseur tension- courant dont les entrées sont celles du circuit échantillonneur et qui dispose de deux sorties. Dans le domaine du traitement numérique du signal, et notamment pour les récepteurs de télévision numériques, il est nécessaire de disposer de convertisseurs analogique/numérique dont les fréquences d'échantillonnage peuvent atteindre 2 à 3GHz. Pour réaliser un circuit échantillonneur, il est connu d'utiliser un module suiveur-bloqueur différentiel tel que décrit dans l'article de Messieurs Vorenkamp et Verdaasdonk intitulé "Fully bipolar, 120 Msample/s 10-b track-and-hold circuit" et paru dans la revue "IEEE Journal of solid-state circuits" n 7 du mois de juillet 1992. Ce module comporte une cellule interrupteur composée d'un transistor qui, durant la période de suivi du signal d'entrée se comporte en émetteur- suiveur afin de charger une capacité d'enregistrement, et qui est polarisé en inverse durant la période de blocage de façon à maintenir en sortie le signal qui a été enregistré pendant la période de suivi. L'utilisation d'un tel transistor émetteur- suiveur comme interrupteur donne naissance à des-oscillations en hautes fréquences. De plus, ce circuit présente une période de suivi puis une période de blocage de telle sorte qu'aucune conversion ne peut avoir lieu pendant la période de suivi. Les performances d'un tel circuit sont donc limitées en fréquences. La présente invention a pour but de proposer un circuit échantillonneur remédiant à ces inconvénients. Pour cela, un circuit échantillonneur selon l'invention et tel que défini dans le paragraphe introductif est caractérisé en ce que l'une des sorties du convertisseur tension- courant est connectée par l'intermédiaire d'un module multiplexeur d'entrée commandé par un premier signal d'horloge, aux entrées d'un premier et d'un second modules suiveurs- bloqueurs dont les sorties sont connectées à l'une des sorties du circuit échantillonneur par l'intermédiaire d'un module multiplexeur de sortie commandé par un second signal d'horloge, de telle sorte que: - pour un premier niveau des premier et second signaux d'horloge, le premier module suiveur-bloqueur fonctionne en mode suiveur tandis que le second fonctionne en mode bloqueur, - pour un second niveau des premier et second signaux d'horloge, le premier module suiveur-bloqueur fonctionne en mode bloqueur tandis que le second fonctionne en mode suiveur, et l'autre sortie du convertisseur tension-courant est couplée à l'autre sortie du circuit échantillonneur par l'intermédiaire d'un module multiplexeur d'entrée, de deux modules suiveurs- bloqueurs et d'un module multiplexeur de sortie agencés de façon homologue et commandés par les mêmes signaux d'horloge. L'utilisation, pour chaque partie du circuit différentiel, de deux modules suiveurs-bloqueurs intercalés permet de disposer à tout instant d'un signal en sortie du circuit échantillonneur et donc de doubler la vitesse d'échantillonnage sans augmenter la vitesse intrinsèque du circuit. Ce circuit échantillonneur présente de plus l'avantage de partager les ressources nécessaires entre les deux modules suiveurs- bloqueurs: en particulier, il ne comporte qu'un seul étage de lecture (constitué par le convertisseur tension- courant); et d'autre part, une même source de courant permet de fournir alternativement du courant à un élément du premier module suiveurbloqueur puis à l'élément homologue du second module suiveur-bloqueur. De plus, dans un circuit échantillonneur selon l'invention, les premier et second modules suiveurs-bloqueurs comportent chacun avantageusement: - une charge d'entrée comprenant un premier transistor dont le collecteur est relié à une borne de tension d'alimentation par l'intermédiaire d'une première résistance, dont la base est reliée au collecteur par l'intermédiaire d'une seconde résistance et dont l'émetteur constitue l'entrée du module suiveur- bloqueur, - une capacité reliée par une première borne à la borne de tension d'alimentation et par une seconde borne à l'entrée du module suiveur-bloqueur, - un étage de sortie comportant au moins un second transistor émetteur-suiveur dont la base est connectée à la seconde borne de la capacité,- et ils comportent également une cellule interrupteur, commune aux deux modules suiveurs-bloqueurs, comprenant une première paire différentielle de transistors qui est commandée par le premier signal d'horloge, et qui comporte un troisième et un quatrième transistors respectivement reliés par leur collecteur aux bases des premiers transistors du premier et du second modules suiveurs-bloqueurs, de telle sorte que: - lorsque le premier signal d'horloge est à son premier niveau, ce soit le quatrième transistor de la première paire différentielle de transistors qui est actif, - et que lorsque le premier signal d'horloge est à son second niveau, ce soit le troisième transistor de la première paire différentielle de transistors qui est actif. Ainsi, l'emploi d'un transistor émetteur-suiveur comme interrupteur est évité. En effet, la cellule interrupteur permet, selon le niveau du premier signal d'horloge commandant la première paire différentielle de transistors, de polariser en inverse le premier transistor de la charge d'entrée du premier ou du second module suiveur-bloqueur, de façon à ce qu'il fonctionne en mode bloqueur. Les performances du circuit échantillonneur en hautes fréquences sont donc améliorées. Dans un mode de réalisation préférentiel d'un circuit échantillonneur selon l'invention, chacun des modules multiplexeurs de sortie comprend une seconde paire différentielle de transistors, commandée par le second signal d'horloge, et qui permet elle-même de commander une troisième paire différentielle de transistors, les transistors des seconde et troisième paires étant connectés par une liaison collecteur- base, les émetteurs des transistors de la troisième paire constituant la sortie du circuit échantillonneur, leurs collecteurs étant connectés à la borne de tension d'alimentation, et leurs bases étant respectivement reliées aux émetteurs des seconds transistors des premier et second modules suiveurs-bloqueurs par l'intermédiaire d'une troisième et d'une quatrième résistance. Ce multiplexage de sortie permet de sélectionner la sortie active. Dans un autre mode de réalisation d'un circuit échantillonneur selon l'invention, chacun des modules multiplexeurs d'entrée comprend une quatrième paire différentielle de transistors, commandée par le premier signal d'horloge et dont les transistors sont respectivement reliés par leur collecteur aux entrées des premier et second modules suiveursbloqueurs. Ce multiplexage d'entrée détermine l'instant exact d'échantillonnage qui est indépendant du niveau du signal d'entrée. C'est un avantage supplémentaire par rapport au circuit décrit dans l'art antérieur précité. D'autres particularités, détails et avantages de la présente invention seront mis en évidence par la description qui va suivre en regard des dessins annexés qui sont relatifs à des exemples donnés à titre non limitatif dans lesquels: - la figure 1 est un schéma de principe d'un exemple de circuit échantillonneur selon l'invention, - la figure 2 est un schéma d'un exemple détaillé de circuit échantillonneur selon l'invention. La figure 1 représente un circuit échantillonneur différentiel composé d'une première et d'une seconde partie de même structure. Les éléments homologues de ces première et seconde parties portent les mêmes références respectivement indicées par les lettre a et b. D'après la figure 1, un circuit échantillonneur selon l'invention comporte deux entrées différentielles Ela et Elb recevant respectivement le signal d'entrée et son inverse, ainsi que deux sorties différentielles S4a et S4b délivrant deux signaux de sortie inverses l'un de l'autre. Il comporte également un convertisseur tension- courant 1 dont les deux entrées Ela et Elb sont celles du circuit échantillonneur, et qui dispose de deux sorties Sla et Slb. A ces sorties Sla et Slb sont respectivement connectées la première et la seconde partie du circuit échantillonneur différentiel. Ainsi, la sortie Sla du convertisseur tension-courant i est connectée par l'intermédiaire d'un module multiplexeur d'entrée 2a aux entrées E2a et E3a d'un premier et d'un second modules suiveurs-bloqueurs 5a et 6a. Les sorties S2a et S3a de ces modules suiveurs-bloqueurs 5a et 6a sont connectées à une sortie S4a du circuit échantillonneur par l'intermédiaire d'un module multiplexeur de sortie 7a. De même, la sortie Slb du convertisseur tension-courant i est connectée par l'intermédiaire d'un module multiplexeur d'entrée 2b aux entrées E2b et E3b d'un premier et d'un second modules suiveurs- bloqueurs 5b et 6b. Les sorties S2b et S3b de ces modules suiveursbloqueurs 5b et 6b sont connectées à la sortie S4b du circuit échantillonneur par l'intermédiaire d'un module multiplexeur de sortie 7b. Le convertisseur tension-courant 1 est composé de deux transistors Tla et Tlb dont les bases constituent les entrées Ela et Elb du circuit échantillonneur, dont les émetteurs sont d'une part reliés entre eux par l'intermédiaire d'une résistance R1, et d'autre part reliés à la masse par l'intermédiaire de deux sources de courant Jla et Jlb respectivement, et dont les collecteurs constituent respectivement les sorties Sla et Slb du convertisseur tension- courant. Les modules multiplexeurs d'entrée 2a et 2b sont constitués chacun d'une paire différentielle de transistors D50a et D50b comportant deux transistors T51a et T52a d'une part, et T51b et T52b d'autre part. Les émetteurs des deux transistors T51a et T52a sont donc reliés à la sortie Sla du convertisseur tension-courant 1, tandis que ceux des transistors T51b et T52b sont reliés à sa sortie Slb. Les collecteurs des transistors T51a et T52a sont respectivement connectés aux entrées E2a et E3a des modules suiveurs-bloqueurs 5a et 6a, tandis que ceux des transistors T51b et T52b sont connectés aux entrées E2b et E3b des modules suiveurs-bloqueurs 5b et 6b. Enfin, les bases des transistors T51a et T51b reçoivent un premier signal d'horloge C1, tandis que celles des transistors T52a et T52b reçoivent l'inverse C1 de ce premier signal d'horloge. Le module multiplexeur de sortie 7a est constitué de deux paires différentielles de transistors D40a et D41a. La paire différentielle de transistors D40a est composée de deux transistors T42a et T43a dont les émetteurs sont respectivement reliés à la masse par l'intermédiaire d'une source de courant J48a, dont les bases reçoivent respectivement un second signal d'horloge C2 et son inverse C2, et dont les collecteurs, qui sont en outre respectivement connectés aux sorties S2a et S3a des modules suiveurs-bloqueurs 5a et 6a par l'intermédiaire de deux résistances R46a et R47a, permettent de commander la paire différentielle de transistors D41a. Cette paire différentielle de transistors D41a est en effet composée de deux transistors T44a et T45a dont les bases sont connectées aux collecteurs des transistors T42a et T43a. Les émetteurs des transistors T44a et T45a sont reliés d'une part à la masse par l'intermédiaire d'une source de courant J49a, et d'autre part à la sortie S4a du circuit échantillonneur. Leurs collecteurs, enfin, sont reliés à une borne de tension d'alimentation Vcc. De même, le module multiplexeur de sortie 7b est constitué de deux paires différentielles de transistors D40b et D41b. La paire différentielle de transistors D40b est composée de deux transistors T42b et T43b dont les émetteurs sont respectivement reliés à la masse par l'intermédiaire d'une source de courant J48b, dont les bases reçoivent respectivement un second signal d'horloge C2 et son inverse C2, et dont les collecteurs, qui sont en outre respectivement connectés aux sorties S2b et S3b des modules suiveurs-bloqueurs 5b et 6b par l'intermédiaire de deux résistances R46b et R47b, permettent de commander la paire différentielle de transistors D41b. Cette paire différentielle de transistors D41b est en effet composée de deux transistors T44b et T45b dont les bases sont connectées aux collecteurs des transistors T42b et T43b. Les émetteurs des transistors T44b et T45b sont reliés d'une part à la masse par l'intermédiaire d'une source de courant J49a, et d'autre part à la sortie S4b du circuit échantillonneur. Leurs collecteurs, enfin, sont reliés à la borne de tension d'alimentation Vcc. La figure 2 représente un exemple détaillé de la première partie d'un circuit échantillonneur différentiel selon l'invention. La seconde partie d'un tel circuit s'en déduit aisément. D'après la figure 2, chaque module suiveur-bloqueur a (et 6a) comporte une charge d'entrée 10a (et lla) comprenant un transistor T12a (et T13a) dont le collecteur est relié à la borne de tension d'alimentation Vcc par l'intermédiaire d'une résistance R14a (et R15a), dont la base est reliée au collecteur par l'intermédiaire d'une résistance R16a (et R17a) et dont l'émetteur constitue l'entrée E2a (et E3a) du module suiveur- bloqueur 5a (et 6a). Il comporte de plus une capacité C18a (et C19a) connectée entre la borne de tension d'alimentation Vcc et l'entrée E2a (et E3a) du module suiveur-bloqueur 5a (et 6a), ainsi qu'un transistor de sortie émetteur-suiveur T20a (et T21a) dont la base est connectée à ladite entrée E2a (et E3a), dont le collecteur est relié à la borne de tension d'alimentation Vcc, et dont l'émetteur constitue la sortie S2a (et S3a) du module suiveur-bloqueur 5a (et 6a). Ces modules suiveurs-bloqueurs 5a et 6a comportent également une cellule interrupteur 5-6a, commune aux deux modules, comportant une paire différentielle de transistors D31a comprenant deux transistors T33a et T32a, dont les bases reçoivent respectivement le premier signal d'horloge C1 et son inverse C1, dont les émetteurs sont reliés à la masse par l'intermédiaire d'une source de courant J34a, et dont les collecteurs sont respectivement reliés aux bases des transistors T13a et T12a des modules suiveurs-bloqueurs 6a et 5a. Dans la suite de la description, on suppose que les niveaux des premier et second signaux d'horloge C1 et C2 sont hauts, c'est-à-dire que les niveaux de leurs inverses C1 et C2 sont bas. Le module suiveur-bloqueur 5a fonctionne donc en mode suiveur tandis que le module suiveur-bloqueur 6a fonctionne en mode bloqueur. En effet, la cellule interrupteur 5-6a permet de polariser en direct le transistor T12a, tandis que le transistor T13a est polarisé en inverse: la base du transistor T32a étant basse, c'est le transistor T33a qui conduit, imposant un courant de collecteur dans la résistance R17a. La chute de tension aux bornes de cette résistance est alors suffisamment importante pour que le transistor T13a soit bloqué. La capacité C19a est alors déconnectée de la charge d'entrée lia, et le module suiveur- bloqueur 6a est placé en mode bloqueur. Au contraire, le courant qui circule dans la résistance R16a n'est qu'un courant de base, suffisamment faible pour que le transistor T12a conduise. Ainsi, le signal d'entrée est transformé en courant par le convertisseur tension- courant 1, et ce courant circule dans la charge l0a du module suiveur- bloqueur 5a et dans le transistor T51a du module multiplexeur d'entrée 2a puisque la base de ce dernier est haute, permettant donc de charger ou de décharger la capacité C18a. En sortie, la base du transistor T42a étant haute, un courant collecteur est imposé dans la résistance R46a, entraînant une chute de potentiel sur la base du transistor T44a. C'est donc le transistor T45a qui conduit, recopiant sur la sortie S4a du circuit échantillonneur la tension présente aux bornes de la capacité C19a. A l'inverse, lorsque les niveaux des premier et second signaux d'horloge Cl et C2 sont bas, le module suiveur- bloqueur 5a fonctionne en mode bloqueur tandis que le module suiveur-bloqueur 6a fonctionne en mode suiveur. Bien que l'invention ait été décrite d'après un exemple concret de réalisation, il reste entendu que des variantes facilement imaginables par l'homme de l'art sont possibles, et que ces variantes appartiennent au domaine de l'invention. REVENDICATIONS 1. Circuit échantillonneur différentiel disposant de deux entrées (Ela, Elb) et de deux sorties (S4a, S4b) différentielles, et comportant un convertisseur tension-courant (1) dont les-entrées sont celles du circuit échantillonneur et qui dispose de deux sorties- (Sla, Slb), caractérisé en ce que l'une des sorties (Sla) du convertisseur tension-courant (1) est connectée par l'intermédiaire d'un module multiplexeur d'entrée (2a) commandé par un premier signal d'horloge (C1), aux entrées (E2a, E3a) d'un premier (5a) et d'un second (6a) modules suiveurs-bloqueurs dont les sorties (S2a, S3a) sont connectées à l'une des sorties (S4a) du circuit échantillonneur par l'intermédiaire d'un module multiplexeur de sortie (7a) commandé par un second signal d'horloge (C2), de telle sorte que: pour un premier niveau des premier (Cl) et second (C2) signaux d'horloge, le premier module suiveur-bloqueur (5a) fonctionne en mode suiveur tandis que le second (6a) fonctionne en mode bloqueur, - pour un second niveau des premier (C1) et second (C2) signaux d'horloge, le premier module suiveur-bloqueur (5a) fonctionne en mode bloqueur tandis que le second (6a) fonctionne en mode suiveur, et en ce que l'autre sortie (Slb) du convertisseur tension- courant (1) est couplée à l'autre sortie (S4b) du circuit échantillonneur par l'intermédiaire d'un module multiplexeur d'entrée (2b), de deux modules suiveurs-bloqueurs (5b, 6b) et d'un module multiplexeur de sortie (7b) agencés de façon homologue et commandés par les mêmes signaux d'horloge (C1, C2). 2. Circuit échantillonneur selon la revendication 1, caractérisé en ce que les premier et second modules suiveurs- bloqueurs (5a, 6a) comportent chacun: - une charge d'entrée (lOa, lla) comprenant un premier transistor (T12a, T13a) dont le collecteur est relié à une borne de tension d'alimentation (Vcc) par l'intermédiaire d'une première résistance (R14a, R15a), dont la base est reliée au collecteur par l'intermédiaire d'une seconde résistance (R16a, R17a) et dont l'émetteur constitue l'entrée (E2a, E3a) du module suiveur- bloqueur (5a, 6a), - une capacité (C18a, C19a) reliée par une première borne à la borne de tension d'alimentation (Vcc) et par une seconde borne à l'entrée (E2a, E3a) du module suiveur-bloqueur (5a, 6a), - un étage de sortie comportant au moins un second transistor émetteur- suiveur (T20a, T21a) dont la base est connectée à la seconde borne de la capacité (C18a, C19a), et en ce qu'ils comportent également une cellule interrupteur (5-6a), commune aux deux modules suiveurs-bloqueurs (5a, 6a), comprenant une première paire différentielle de transistors (D31a) qui est commandée par le premier signal d'horloge (C1), et qui comporte un troisième et un quatrième transistors (T32a, T33a) respectivement reliés par leur collecteur aux bases des premiers transistors (T12a, T13a) du premier et du second modules suiveurs- bloqueurs (5a et 6a, 5b et 6b), de telle sorte que: - lorsque le premier signal d'horloge (C1) est à son premier niveau, ce soit le quatrième transistor (T33a) de la première paire différentielle de transistors (D31a) qui est actif, - et que lorsque le premier signal d'horloge (C1) est à son second niveau, ce soit le troisième transistor (T32a) de la première paire différentielle de transistors (D31a) qui est actif. 3. Circuit échantillonneur selon l'une des revendications 1 ou 2, caractérisé en ce que chacun des modules multiplexeurs de sortie (7a, 7b) comprend une seconde paire différentielle de transistors (D40a, D40b), commandée par le second signal d'horloge, et qui permet elle-même de commander une troisième paire différentielle de transistors (D41a, D41b), les transistors des seconde (T42a et T43a, T42b et T43b) et troisième (T44a et T45a, T44b et T45b) paires étant connectés par une liaison collecteur- base, les émetteurs des transistors de la troisième paire (T44a et T45a, T44b et T45b) constituant la sortie (S4a, S4b) du circuit échantillonneur, leurs collecteurs étant connectés à la borne de tension d'alimentation (Vcc), et leurs bases étant respectivement reliées aux émetteurs des il seconds transistors (T20a, T21a) des premier et second modules suiveurs-bloqueurs (5a et 6a, 5b et 6b) par l'intermédiaire d'une troisième et d'une quatrième résistance (R46a et R47a, R46b et R47b). 4. Circuit échantillonneur selon l'une des revendications i à 3, caractérisé en ce que chacun des modules multiplexeurs d'entrée (2a, 2b) comprend une quatrième paire différentielle de transistors (D50a, D50b) commandée par le premier signal d'horloge et dont les transistors (T51a et T52a, T51b et T52b) sont respectivement reliés par leur collecteur aux entrées (E2a et E3a, E2b et E3b) des premier et second modules suiveurs-bloqueurs (5a et 6a, 5b et 6b).