FR 2697945 A1 19940513 FR 9213400 A 19921106 -1 PROCEDE DE GRAVURE D'UNE HETEROSTRUCTURE DE MATERIAUX DU GROUPE III-V La présente invention concerne un procédé de réalisation des métallisations d'un transistor à structure verticale, présentant un motif en relief dit mésa: le dépôt des métallisations sur et autour du mésa doit respecter les flancs verticaux du motif pour éviter un court-circuit dû à des dépôts métalliques parasites. Le procédé selon l'invention s'applique de préférence aux composants verticaux du groupe III-V, et plus particulièrement aux transistors bipolaires à hétérojonction TBH (ou HBT en anglais) dans lesquels le courant est transporté perpendiculairement à la surface du substrat: il y a donc au moins une métallisation d'électrode d'accès l'émetteur sur le mésa, et une métallisation d'électrode de commande -la base au pied du mésa, la seconde métallisation d'accès le collecteur - étant dans un troisième plan, soit au dos du substrat, soit au fond d'une gravure Le bon fonctionnement de ces transistors, qui sont destinés aux hyperfréquences, rend nécessaire de: diminuer au maximum la surface de la jonction base-collecteur, éviter des courts-circuits entre émetteur et base, limiter l'interaction entre la base du transistor et l'hydrogène provenant du plasma de gravure. Certains transistors à effet de champ, bien que le courant s'y écoule parallèlement à la surface du substrat, par exemple les SISFE Ts (Semicon du etor-Insulator-Semiconductor Field Effect Transistor), peuvent être considérés comme des composants verticaux, dans la mesure o ils comportent un motif semiconducteur gravé qui sert à autoaligner deux métallisations l'une par rapport à l'autre. En outre, le procédé selon l'invention est destiné plus particulièrement aux transistors de puissance dans lesquels la température de fonctionnement peut atteindre 200 'C, ce qui nécessite donc une très grande stabilité thermique du dispositif. Un procédé de réalisation des métallisations d'un transistor vertical de type HBT est déjà décrit dans la demande de brevet français N O 90 12442, déposée le 9 octobre 1990 par la Demanderesse Ce procédé est brièvement rappelé par la figure 1. Le transistor décrit sur cette figure comporte un substrat 1, dopé n, qui sert de collecteur, une couche 2, dopée p, qui constitue la base, une couche 3, dopée n, qui est l'émetteur, recouvert par une couche 4 dopée N pour améliorer le contact ohmique avec la métallisation 5 d'émetteur. Les matériaux de ces couches sont tous du groupe III-V, mais ceux des deux couches 3 et 4 sont choisis Ga In P pour la couche 3 et Ga As pour la couche 4, par exemple de façon à présenter une réaction différente à deux procédés de gravure différents; par exemple, la gravure du mésa 3 + 4 + 5 se fait par une première gravure ionique réactive RIE de composés chlorés en présence d'hélium, tandis qu'une seconde gravure RIE par le méthane en présence d'hydrogène crée une sous- gravure de la couche 4 de contact sous la métallisation 5. L'ensemble est alors recouvert par une couche 6 + 7 + 8 d'un diélectrique dont les parties 6 présentent une cavité qui pénètre dans la sous-gravure de la couche 4 Cette cavité interrompera, ultérieurement, les métallisations parasites qui se déposent sur les flancs du mésa, et qui court-circuitent émetteur et base Par une troisième gravure ionique à l'héxafluorure de soufre, les parties 7 et 8 du diélectrique, déposées à l'emplacement des métallisations d'émetteur et de base, sont supprimées: une évaporation de métaux déposera en 8 le contact de base, et renforcera en 7 le contact d'émetteur. Ce procédé est efficace, mais il utilise trois gravures ioniques réactives: pour faire passer les transistors HBT en fabrication industrielle, il est plus intéressant de mettre en oeuvre des moyens technologiques plus simples, moins chers et par conséquent plus économiques pour le produit final. Le procédé selon l'invention utilise un phénomène électrochimique spécifique, qui impose qu'une couche de matériau semiconducteur contienne du phosphore, par exemple dans Ga In P, et une autre couche sous-jacente contienne de l'arsenic, par exemple dans Ga As. L'attaque chimique de la couche contenant P, par une solution acide, est bloquée par la couche contenant As Cette attaque chimique peut n'être possible qu'après avoir été amorcée par une légère gravure ionique de la surface supérieure de la couche contenant P, en raison d'interdiffusions qui font que les propriétés physico-chimiques de la dite surface ne permettent pas une attaque chimique directe. De façon plus précise, l'invention concerne un procédé de gravure d'une hétérostructure de couches de matériaux semiconducteurs du groupe III-V, pour la réalisation d'un transistor à hétérojonction, ce procédé étant caractérisé en ce que l'hétérojonction comprend au moins une première couche d'un composé comportant de l'arsenic (Ga As, Al Ga As) qui est gravée par une première gravure Ionique réactive, et une deuxième couche d'un composé comportant du phosphore (In P, Ga In P) qui est gravée par une solution aqueuse d'acide chlorhydrique HI Cl. L'invention sera mieux comprise par la description qui suit d'un exemple d'application, faite en s'appuyant sur les figures jointes en annexe, qui représentent: figure l: schéma de principe d'un procédé selon l'art connu, précédemment exposé, figures 2 à 9: différentes étapes du procédé selon l'invention. L'invention sera plus aisément décrite au moyen de l'exemple d'un transistor vertical HBT npn associant le couple de matériaux Ga In P/Ga As, mais cet exemple ne constitue nullement une limitation à l'invention: l'un des deux matériaux doit contenir P (In P, Ga P,) et l'autre matériau doit contenir As (Ga In As, Ga Al As,) de façon à créer un couple de matériaux qui réagissent de façon différente vis à vis d'un couple de procédés de gravure. La figure 2 représente une coupe de la structure épitaxiale de départ dans laquelle sera réalisé un transistor HBT. Cette structure comprend, par exemple un substrat 1 en Ga As semiisolant, un sous collecteur 2 en Ga As fortement dopé de type n, un collecteur 3 en Ga As moyennement dopé n, une base 4 en Ga As dopée p d'une épaisseur comprise de 30 à nm, un émetteur 5 en Ga In P dopé n, une couche de contact 6 en Ga As fortement dopé N, pouvant contenir du Ga In As. Afin de simplifier les figures suivantes ( 3 à 6), celles-ci ne représentent pas le substrat 1 et le sous-collecteur 2 si leur présence n'est pas utile à la compréhension de l'invention. La première étape technologique (figure 3) consiste à réaliser un émetteur virtuel 7 Ce masque peut être réalisé soit à l'aide d'un isolant de type nitrure ou de polymères photosensibles, soit de tout autre matériau tel que du germanium, du titane, de l'aluminium ou d'un alliage Au-Ge/Ni/Au L'intérêt de cette approche est de permettre d'utiliser des techniques de gravure directe du masque, ou bien d'utiliser une technique de pelage du type lift-off. La seconde étape, représentée en figure 4, consiste à graver par voie sèche le Ga As N de la couche de contact 6, anisotropiquement et sélectivement par rapport au Ga In P de la couche d'émetteur 5 On peut de plus créer une légère sous-gravure latérale 8 évitant tout risque de dépôts métalliques ultérieurs sur les flancs du motif 6 + 7 en prolongeant l'attaque. Pour le couple de matériaux Ga As/Ga In P, la gravure ionique sélective du Ga As est réalisée par exemple en utilisant les gaz réactifs C C 12 F 2 ou Si CI, ce qui permet une sélectivité quasiment infinie par rapport à Ga In P et un contrôle très précis de la gravure latérale. Les étapes suivantes sont représentées en partie sur la figure 5 et en partie sur la figure 6: elles consistent à graver la couche 5 de l'émetteur de Ga In P par autoalignement sur le motif 6 de prise de contact, en Ga As L'acide chlorhy drique attaque fortement le Ga In P mais n'attaque pas le Ga As. Mais en fait, après la gravure ionique réactive, l'interface des couches 5/6 Ga In P/Ga As présente des propriétés physico- chimiques mal connues, qui ne permettent pas parfois l'attaque de Ga In P par HCI, directement On pense que des interdiffusions sont peut-être quelquefois présentes entre ces deux couches C'est pourquoi il est peut être nécessaire d'éliminer d'abord (figure 5) une pellicule superficielle 9 dans la couche 5 de Ga In P par gravure ionique réactive par CH 4 et H 2 ou par bombardement ionique, sur une épaisseur d'environ 100 nm La sélectivité d'attaque de l'ordre de 4 de Ga In P par CH 4 + H 2, par rapport à Ga As, permet de minimiser les risques d'attaque de la base 4 De plus, l'attaque partielle de Ga In P par CH 4 + H 2 évite les problèmes de passivation de la base 4 par l'hydrogène atomique issu du plasma. Après ce décapage superficiel de la couche 5 de Ga In P, on peut alors procéder à la gravure à proprement parler de l'émetteur, par dissolution de Ga In P dans une solution aqueuse acide chlorhydrique, qui n'attaque pas Ga As La figure 6 représente le produit à la fin de cette étape: la gravure par HCI ne modifie pas la couche de contact 6 qui est en Ga As n et elle vient buter contre la couche de base 4 également en Ga As p Par contre, cette attaque a sous-gravé la couche d'émetteur , qui est autoalignée sur la couche de contact 6. L'attaque chimique sélective par HCI révèle des plans cristallins, dont il faut tenir compte au moment de l'implantation d'un circuit sur la plaquette épitaxiée de la figure 2. La cinquième étape, qui n'est pas représentée, consiste à retirer le masque de gravure 7, qui a servi d'émetteur virtuel pour l'autoalignement Cela peut être effectué par voie humide ou sèche, et de façon sélective, par l'un des nombreux moyens connus de l'homme de l'art. Les métallisations d'émetteur et de base pourraient être maintenant déposées respectivement sur les couches 6 et 4, mais il faut d'abord compléter le transistor par un collecteur et éventuellement des caissons isolants En figure 7, les couches 4 de base et 3 de collecteur sont gravées, par voie sèche ou humide, en une région 10 voisine du pied du mésa 5 + 6 C'est dans cette région 10 que sera déposée la métallisation de collecteur, sur la couche 2 très dopée N Mais si le substrat 1 est dopé au lieu d'être semi-isolant, la métallisation de collecteur peut être portée par la face arrière du substrat 1, et la gravure latérale des couches 3 et 4 n'est plus nécessaire: cette variante ne sort pas du domaine de l'invention La septième étape consiste à réaliser l'implantation Ionique d'isolation électrique dans les différents parties du dispositif afin de permettre la réduction des différents parasites néfastes aux performances hyperfréquences du composant, tout particulièrement sous les futurs plots émetteur et base permettant la connexion par ponts-à-air La figure 8, qui est une vue de trois-quart dans l'espace, montre qu'une partie des couches 2 + 3 + 4, au pied du mésa 5 + 6, est rendue isolante par implantation et forme un caisson 11, implanté là o nécessaire pour isoler le transistor de ses voisins. Cette même figure 8 montre que le mésa de l'émetteur est en fait en forme de Té, dont une partie 12 est implantée: c'est cette partie qui supportera la métallisation d'émetteur dans la région o elle reçoit une connexion externe telle qu'un pont à air. De surcroît, il est possible de rendre semi-isolant le matériau du sous-collecteur 2 entre les composants par implantation de caissons tels que 13 Cela permet à la fois de limiter la marche à franchir par les ponts-à-air et élimine une étape de gravure. La dernière étape consiste à réaliser les contacts ohmiques émetteur, base et collecteur Dans le cas de la couche 4 de base en Ga As p+, la prise de contact ohmique 14 (figure 9) peut être effectuée de façon excellente à l'aide de contacts non alliés La présence de Ga In As n+ en couche 6 permet aussi la réalisation de contacts ohmiques de type N de qualité satisfaisante sans alliage Il est donc aisé, en ce cas, de réaliser en une seule étape le contact ohmique de l'émetteur en 15 et de la base en 14 soit à l'aide de matériaux complètement réfractaires (W, Mo, Ti W Si), soit en utilisant des contacts non alliés plus classiques contenant de l'or ou d'autres métaux connus pour leur bonne résistivité électrique (Al par exemple): de tels contacts peuvent être du type Ti/Pt/Au, Ti/Au, Ti/Al, Mo/Au La possibilité d'utiliser des réfractaires, ou des combinaisons de métaux réfractaires et de métaux tels que or et aluminium permet à la fois d'obtenir des contacts parfaitement stables thermiquement et d'éviter de recourir à des techniques de pelage (lift-off). Dans le cas de structures de matériaux spécifiques, le contact collecteur 16 peut être réalisé dans le même temps en utilisant le même dépôt métallique, ou bien encore, si un contact non allié s'avère difficile à réaliser, par recours à un contact allié plus classique à base d'or, de germanium, et de nickel par exemple. La présente invention, reposant essentiellement sur les propriétés de l'hétérostructure Ga In P/Ga As, présente tous les avantages de l'autoalignement, mals aussi permet à la fois: contrôler la géométrie de l'émetteur déterminée par la lithographie et par une attaque sèche anisotrope précise, de limiter les risques de passivation électrique des dopants de la base par l'hydrogène atomique généré par les plasmas de gravure, de limiter les recuits nécessaires à la réactivation du dopant de la base se produisant lors d'une gravure RIE contenant de l'hydrogène atomique. d'optimiser la résistance d'accès de l'émetteur, de contrôler l'arrêt de l'attaque sur la base à quelques couches atomiques près, de donner à l'isolant un rôle plus proche de la passivation électrique que celui de "side-wall" qui nécessite de cumuler des fonctions de passivation, d'isolant, de tenue aux acides et d'autre part permet: d'éliminer une étape critique du type lift-off (amélioration des procédés), d'effectuer la gravure du mésa de l'émetteur en utilisant un masque non métallique (diminution des taux de défauts sur plaque et donc amélioration du rendement de fabrication), d'utiliser des métallisations en matériaux réfractaires (stabilité thermique et amélioration de la fiabilité), de réaliser en une seule étape les contacts ohmiques de l'émetteur et de la base, et potentiellement, celui du collecteur. (diminution du nombre d'étapes, et donc diminution des coûts de fabrication et des risques liés aux manipulations). Le procédé selon l'invention a été exposé en s'appuyant sur l'exemple du couple de matériaux Ga In P/Ga As: il est plus généralement applicable à d'autres couples de matériaux parmi lesquels l'un contient du phosphore et l'autre contient de l'arsenic. Ce procédé est également applicable à d'autres transistors que les transistors de type HBT Il est précisé par les revendications suivantes. REVENDICATIONS 1 Procédé de gravure d'une hétérostructure de couches de matériaux semiconducteurs du groupe III-V, pour la réalisation d'un transistor à hétérojonction, ce procédé étant caractérisé en ce que l'hétérojonction comprend au moins une première couche ( 6) d'un composé comportant de l'arsenic (Ga As, Al Ga As) qui est gravée par une première gravure Ionique réactive, et une deuxième couche ( 5) d'un composé comportant du phosphore (In P, Ga In P) qui est gravée par une solution aqueuse d'acide chlorhydrique HCO. 2 Procédé de gravure selon la revendication 1, caractérisé en ce que l'attaque chimique par HCI de la deuxième couche ( 5) est précédée d'un décapage de surface par une deuxième gravure ionique réactive, localisée sur une épaisseur de l'ordre de 1000 angstriims, ce décapage étant rendu nécessaire par la présence d'interdiffusions à l'interface de la première ( 6) et de la deuxième ( 5) couches. 3 Procédé de gravure selon la revendication 1 caractérisé en ce que la première couche ( 6) est gravée par un plasma de CCG 2 F 2 ou de Si C 14. 4 Procédé de gravure selon la revendication 2 caractérisé en ce que la deuxième couche ( 5) est partiellement gravée par un plasma de CH 4 + H 2 ou par bombardement ionique à faible énergie.