FR 2703861 A1 19941014 FR 9404003 A 19940406 DISPOSITIF ET PROCÉDÉ DE NUMÉRISATION DIRECTE DE PHASE Cette invention concerne, de façon globale les récepteurs radio et, de façon plus spécifique, un dispositif et un procédé pour la numérisation de la phase d'un signal de fréquence intermédiaire (IF). En général, dans un récepteur radio, on utilise un détecteur de phase pour récupérer l'information de phase du signal reçu Dans un système utilisant un schéma de modélisation de phase numérique, un partageur de symbole détermine le symbole qui est représenté par l'information de phase récupérée De nombreux procédés de détection de la phase d'un signal reçu sont disponibles. Un procédé de détection de la phase d'un signal reçu est la numérisation directe de phase à l'aide d'un dispositif tel qu'illustré sur la Figure 1 A l'aide de ce procédé, le dispositif de numérisation directe de phase accepte un signal limité IF de tension 101 Un oscillateur de référence 103 génère un signal d'oscillateur de référence 107 Le signal d'oscillateur de référence 10720 pilote un compteur de secteur de phase et synchronise un détecteur de passage à zéro 105 Le compteur de secteur de phase génère un mappage estimé de phase 109 Le détecteur de passage à zéro 105 indique lorsque le signal limité IF de tension 101 coupe un niveau prédéterminé de tension Le25 mappage estimé de phase est alors échantillonné à chaque occurrence d'un passage à zéro du signal limité IF de tension 101 à l'aide d'une 113 formant un signal numérique de phase 111. A l'aide de ce procédé, la résolution du signal numérique de phase 111 dépend directement de la fréquence de l'oscillateur de référence selon l'équation suivante fref = 2 Nfi o N est le nombre de bits désirés dans le mot de phase, fi est la fréquence d'entrée du signal limité IF 2 2703861 de tension 101 et fref est la fréquence de l'oscillateur de référence Un système possédant une fréquence intermédiaire de 1,25 M Hz nécessiterait une fréquence de référence de 40 M Hz pour produire un mot de phase de 5 bits et une résolution de 32 secteurs de phase Un numériseur direct de phase pouvant produire un mot de phase possédant la même résolution et utilisant un oscillateur de référence de plus faible fréquence serait avantageux Un oscillateur de référence de plus basse fréquence réduit la taille, le coût et la consommation de puissance requis par le démodulateur de phase La taille, le coût et la consommation de puissance sont des critères importants utilisés pour évaluer les performances d'un récepteur radio. La Figure 1 est un synoptique illustrant un numériseur direct de phase de l'art antérieur; la Figure 2 est une illustration d'un chronogramme selon l'art antérieur de la Figure 1; la Figure 3 est un synoptique illustrant un système de radiotéléphone selon la présente invention; la Figure 4 est un synoptique illustrant un démodulateur de phase selon la présente invention; la Figure 5 est un synoptique illustrant un numériseur direct de phase selon la présente invention; la Figure 6 est une illustration d'un chronogramme selon la présente invention; et la Figure 7 est une illustration d'un mappage de secteur de phase à 4 bits selon la présente invention. Un système de communication radio illustré sur les figures 3 à 7 représente un mode de mise en oeuvre préféré. Un récepteur du système de communication radio numérise directement la phase du signal de fréquence intermédiaire 3 2703861 (IF) La fréquence de l'oscillateur de référence dans le mode de mise en oeuvre préféré est la moitié de celle de l'oscillateur de référence de l'art antérieur décrit dans l'arrière-plan de l'invention Cependant, la résolution effective du dispositif de numérisation directe de phase dans le mode de mise en oeuvre préféré est égale au dispositif de numérisation directe de phase de l'art antérieur. La réduction de la fréquence d'oscillateur de référence est obtenue par différenciation entre les passages à zéro IF survenant lors de la première moitié d'un cycle d'oscillateur de référence et les passages à zéro survenant lors de la seconde moitié du cycle d'oscillateur de référence Une mise en oeuvre du mode préféré utilise 2 détecteurs de passage à zéro Le premier détecteur de passage à zéro est piloté par un bord positif- du signal d'oscillateur de référence et le second détecteur de passage à zéro est piloté par un bord négatif du signal d'oscillateur de référence Selon l'alignement de l'indicateur de passage à zéro sur le bord négatif et de l'indicateur de passage à zéro sur le bord positif, le signal de phase de N bits est modifié ou décalé par une moitié de secteur de phase Cela entraîne une modification de la relation entre la fréquence d'entrée et la fréquence25 de référence telles que fref = 2 1 fi Dans le cas o la fréquence d'oscillateur de référence n'est pas un multiple de deux (c -à-d de 2) de la fréquence d'entrée, le circuit de décalage en fréquence tel que décrit dans le Dépôt de Brevet U S NO 806 511, déposé le 13 Décembre 199130 et attribué au même déposant, peut être utilisé. La Figure 3 est une illustration d'un synoptique d'un système de radiotéléphone utilisant la présente invention. Dans le système de radiotéléphone, un émetteur/récepteur sur site 303 envoie et reçoit des signaux de fréquence35 radio (R F) vers et à partir de radiotéléphones mobiles et 4 2703861 portables situés dans une zone géographique fixée desservie par l'émetteur/récepteur sur site 303 Un radiotéléphone 301 est un radiotéléphone servi par l'émetteur/récepteur sur site 303. Lors de la réception de signaux à partir de l'émetteur/récepteur sur site 303, le radiotéléphone 301 utilise une antenne 305 pour coupler les signaux R F et convertit les signaux R F en signaux électriques R F Les signaux électriques R F sont reçus par un récepteur radio 311 Le récepteur radio 311 comprend un circuit R F 327 et un démodulateur de phase 319 Le circuit R F 327 génère un signal de fréquence intermédiaire (IF) 315 Ce signal est entré dans un démodulateur de phase 319 Le démodulateur de phase 319 génère un signal de symbole 323 utilisé par un15 processeur 321 Le processeur 321 formate le signal de symbole 323 en un son ou des données pour une interface d'utilisateur 325 L'interface d'utilisateur 325 contient un microphone, un haut-parleur et un clavier. Lors de la transmission de signaux R F du radiotéléphone 301 vers l'émetteur/récepteur sur site 303, le processeur 321 formate les signaux de voix et/ou de données à partir de l'interface - d'utilisateur 325 Les signaux formatés sont entrés dans un émetteur 309. L'émetteur 309 convertit les données en signaux électriques25 R F Les signaux électriques R F sont convertis en signaux R.F et générés par l'antenne antenne 305 Les signaux R F. sont reçus par l'émetteur/récepteur sur site 303. La Figure 4 est une illustration d'un synoptique du démodulateur de phase 319 illustré sur la Figure 3 Le démodulateur de phase 319 comprend un limiteur 401, un numériseur direct de phase 403, un circuit de traitement de phase 405 et un partageur de symbole 419 Le limiteur 401 reçoit le signal de fréquence intermédiaire (IF) 315 et limite la tension du signal de fréquence intermédiaire (IF) 315 à deux niveaux de tension correspondant à un niveau logique O et un niveau logique 1 Le limiteur 401 génère un signal limité de réception 409 Le numériseur direct de phase 403, comme mieux expliqué ci-dessous, utilise les passages à zéro du signal limité de réception 409 pour échantillonner une fonction à rampe de phase modulo 2 r I. Dans le mode de mise en oeuvre préféré, la fonction à rampe de phase modulé 217 est générée par un compteur de secteur de phase On utilise les échantillons pour générer le signal numérisé de phase 407 (G(t) + Y) O (t) est le signal de phase numérisée et désirée et e est un décalage de phase constant dépendant d'un retard entre l'émetteur/récepteur sur site 303 et le radiotéléphone 301 Le signal numérisé de phase 407 est entré dans l'unité de traitement de phase 405 Le circuit de traitement de phase 405 enlève le décalage constant de phase (Q) L'unité de traitement de phase 405 peut contenir soit un processeur cohérent de phase, soit un processeur cohérent différentiel de phase. Dans le mode de mise en oeuvre préféré, un processeur cohérent différentiel de phase est utilisé pour enlever le décalage constant de phase (X) Le signal détecté de phase 413 résultant ( 0-(t)) est entré dans le partageur de symbole 419 Le partageur de symbole 419 génère les signal de symbole 323 correspondants au signal détecté de phase25 413 détecté. La Figure 5 est une illustration d'un synoptique détaillé du numériseur direct de phase 403 illustré sur la Figure 4 Dans ce cas, le signal limité de réception 409 est entré dans un détecteur de passage à zéro sur le bord30 positif 503 et un détecteur de passage à zéro sur le bord négatif 505 Dans le mode de mise en oeuvre préféré, à la fois, le détecteur de passage à zéro sur le bord positif 503 et le détecteur de passage à zéro sur le bord négatif 505 indique des passages à zéro, à la fois, sur les passages positif et négatif du signal limité de réception 6 2703861 409 Un tel détecteur de passage à zéro est illustré sur la Figure 1 comme le détecteur de passage à zéro 105 La présente invention ne dépend pas de détecteurs spécifiques de passage à zéro D'autre détecteurs de passage à zéro peuvent être utilisés tels que ceux n'indiquant que des passages au niveau nul sur le bord positif du signal limité IF ou ceux n'indiquant que des passages au niveau nul sur le bord négatif du signal limité IF De plus, tout autre détecteur prédéterminé de passage de niveau de tension peut être utilisé. L'oscillateur de référence 501 génère un signal d'oscillateur de référence 517 Le signal d'oscillateur de référence 517 pilote le compteur de secteur de phase à N-1 bits 507 et le détecteur de passage à zéro sur le bord positif 503 avec son bord positif et pilote le détecteur de passage à zéro sur le bord négatif 505 avec son bord négatif Dans le mode de mise en oeuvre préféré, le compteur de secteur de phase à N-1 bits 507 est un dispositif de comptage numérique de 4 bits Le compteur de20 N-1 bits peut générer 2 N-1 secteurs de phase; alors, un compteur de 4 bits génère 16 secteurs de phase, comme illustré sur la Figure 7 La résolution M est définie par le nombre de secteurs de phase disponibles Dans d'autres cas, la résolution serait de 16 Le bit le moins25 significatif (LSB) ou BIT O peut être soit lié à une masse électrique, soit tiré à une tension prédéterminée ou, comme indiqué dans le mode de mise en oeuvre préféré, peut être créé par le circuit de compensation de décalage en fréquence (FOC) 509 Le circuit de compensation de décalage30 en fréquence (FOC) 509 est utile lorsque l'oscillateur de référence 501 ne génère pas de fréquence de référence (fref) qui est un multiple de deux de la fréquence intermédiaire (fi) Des détails concernant le circuit de compensation de décalage en fréquence (FOC) 509 peuvent35 être trouvés dans le Dépôt de Brevet U S NO 806 511 déposé 7 2703861 le 13 Décembre 1991, intitulé " Dispositif et Procédé de Translation en Fréquence " et attribué au même déposant La sortie de N-1 bits du compteur de secteur de phase à N-1 bits 507 et le LSB sont entrés dans une bascule de N bits 511 La bascule de N bits 511 est commutée par le signal indicateur de passage à zéro sur le bord négatif 521 La sortie de la bascule de N bits 511 est un signal numérique de phase 531. Le détecteur d'avance/retard 513 est utilisé pour modifier le signal numérique de phase 531, augmentant, de façon effective, la résolution du signal numérique de phase 531 Le signal indicateur de passage à zéro sur le bord positif 519 et le signal indicateur de passage à zéro sur le bord négatif 521 sont entrés dans le détecteur d'avance/retard 513 Le détecteur d'avance/retard 513 génère un signal de validation de modification 523 lorsque le signal indicateur de passage à zéro sur le bord négatif 521 est actif avant l'activation du signal indicateur de passage à zéro sur le bord positif 519 Le signal de validation de modification 523 est entré dans le soustracteur 515 Le soustracteur 515 soustrait un bit le moins significatif lorsque le signal de validation de modification est actif Cela décale, de façon effective, le signal numérique de phase 531 d'un demi-secteur de phase, 25 entraînant que le numériseur direct de phase 403 présente une résolution effective M' égale à 32 secteurs de phase, comme indiqué sur la Figure 6 La résolution effective de 32 secteurs de phase est égale en résolution à un mappage usuel de phase estimé à 5 bits de l'art antérieur Aucune soustraction n'est requise lorsqu'un passage à zéro survient dans la première moitié de la période de référence d'oscillateur On reconnaît cette situation lorsque l'indicateur de passage à zéro sur le bord positif 519 est actif avant le signal indicateur de passage à zéro sur le35 bord négatif 521; le signal de validation de modification 8 2703861 523 est alors forcé vers le bas et aucune modification du signal numérique de phase 531 ne survient D'autres incorporations également suffisantes d'un élément de décalage d'un demi secteur de phase peuvent être mise en oeuvre telle qu'un dispositif soustrayant une valeur plus grande que la valeur du bit le moins significatif du signal numérique de phase 531. La Figure 6 illustre le chronogramme selon le mode de mise en oeuvre préféré illustré sur la Figure 5 La forme d'onde 601 est une illustration du signal d'oscillateur de référence 517 La forme d'onde 603 est une illustration du 525 qui représente la sortie du compteur de secteur de phase à N-1 bits, le bit le moins significatif étant fournir par le circuit de compensation de décalage en15 fréquence (FOC) 509 La forme d'onde 605 illustre la résolution améliorée obtenue par soustraction d'un LSB du signal 525 pendant la seconde moitié du cycle d'oscillateur de référence En comparant la Figure 6 à la Figure 2, la période du signal d'oscillateur de référence 201 de la20 Figure 2 est la moitié de la période du signal d'oscillateur de référence 601 de la Figure 6 La sortie 203 de la Figure 2 est égale à celle de la sortie effective du compteur de phase 605 de la Figure 6 Alors, le présent mode de mise en oeuvre fournit un dispositif de25 numérisation directe de phase présentant une résolution égale et des conditions réduites d'oscillateur de référence Une réduction des conditions de l'oscillateur réduit, de façon effective, le coût, la consommation de puissance et la taille du récepteur radio. 9 2703861 REVENDICATIONS 1 Dispositif de numérisation directe de phase acceptant un signal de fréquence intermédiaire possédant une phase et une première fréquence prédéterminée, dispositif de numérisation directe de phase caractérisé par: un moyen de génération ( 501) d'un signal d'oscillateur de référence possédant des bords positif et négatif et une seconde fréquence prédéterminée; un moyen de génération ( 507) d'un mappage estimé de phase dépendant de ladite seconde fréquence prédéterminée et possédant une première résolution prédéterminée de M secteurs de phase; un premier moyen sensible auxdits bords positif dudit signal d'oscillateur de référence pour la détection ( 503) de passages de niveau de tension prédéterminé du signal de fréquence intermédiaire formant un signal de passage positif; un second moyen sensible auxdits bords négatif dudit signal d'oscillateur de référence pour la détection ( 505) de passages de niveau de tension prédéterminé du signal de fréquence intermédiaire formant un signal de passage négatif; un moyen sensible audit premier moyen pour l'échantillonnage ( 511) dudit mappage estimé de phase et formant un signal numérique de phase; et un moyen sensible auxdits premier et second moyens pour la modification dudit signal numérique de phase de telle façon que le signal numérique de phase ait une30 résolution effective M' supérieure à la première résolution prédéterminée M. 2703861 2 Dispositif de numérisation directe de phase selon la revendication 1, caractérisé en ce que lesdits premier et second moyens ( 503, 505) ne détectent seulement que des passages de niveau positif de tension prédéterminée du signal de fréquence intermédiaire. 3 Dispositif de numérisation directe de phase selon la revendication 1, caractérisé en ce que lesdits premier et second moyens ( 503, 505) ne détectent seulement que des passages de niveau négatif de tension prédéterminée10 du signal de fréquence intermédiaire. 4 Dispositif de numérisation directe de phase selon la revendication 1, caractérisé en ce que lesdits premier et second moyens ( 503, 505) ne détectent seulement que des passages de niveau positif et négatif de tension15 prédéterminée du signal de fréquence intermédiaire. Dispositif de numérisation directe de phase selon la revendication 1, caractérisé en ce que le moyen de génération ( 507) dudit mappage estimé de phase comprend, de plus, un dispositif de comptage numérique. 6 Dispositif de numérisation directe de phase selon la revendication 1, caractérisé en ce que le moyen de modification dudit signal numérique de phase comprend de plus: un moyen de contrôle des signaux de passage positif et négatif; un moyen de génération ( 513) d'un signal de validation de modification lorsque le signal de passage négatif est actif avant l'activation du signal de passage positif; et un moyen sensible au signal de validation de modification pour décaler ( 515) le signal numérique de phase d'une moitié d'un secteur de phase. 7 Dispositif de numérisation directe de phase selon la revendication 1, caractérisé en ce que le moyen d'échantillonnage dudit mappage estimé de phase est sensible audit second moyen. 8 Dispositif de numérisation directe de phase acceptant un signal de fréquence intermédiaire (IF) possédant une phase et une première fréquence prédéterminée, dispositif de numérisation directe de phase caractérisé par: un oscillateur de référence ( 501) générant un signal d'oscillateur de référence ( 517) possédant des bords positif et négatif et une seconde fréquence prédéterminée; un dispositif de comptage ( 507) générant un mappage estimé de phase selon ladite seconde fréquence prédéterminée et présentant une résolution prédéterminée de M secteurs de phase; un premier détecteur de passage à zéro ( 503) sensible auxdits bords positifs dudit signal d'oscillateur de référence pour la détection des passages à zéro du signal IF pour former un signal indicateur de passage à zéro sur le bord positif; un second détecteur de passage à zéro ( 505) sensible auxdits bords négatifs dudit signal d'oscillateur de référence détectant les passages à zéro du signal IF pour former un signal indicateur de passage à zéro sur le bord négatif; un dispositif de bascule ( 511) sensible au signal indicateur de passage à zéro sur le bord négatif pour 12 2703861 échantillonner ledit mappage estimé de phase et former un signal numérique de phase; un dispositif de détection ( 513) pour détecter l'instant o le signal indicateur de passage à zéro sur le bord négatif est en avance sur le signal indicateur de passage à zéro sur le bord positif et pour générer en réponse un signal de validation de modification; et un dispositif de soustraction ( 515) sensible au signal de validation de modification pour soustraire une moitié de secteurs de phase dudit signal numérique de phase. 9 Récepteur radio recevant un premier signal de fréquence radio (R F), caractérisé par: un moyen de conversion ( 327) du premier signal R F. en un signal de fréquence intermédiaire (IF) possédant une phase et une première fréquence prédéterminée; un dispositif de démodulation de phase ( 319) comprenant: un moyen de limitation ( 401) de l'intervalle de tension du signal IF formant un signal limité IF; un moyen de génération ( 501) d'un signal d'oscillateur de référence possédant des bords positif et négatif et une seconde fréquence prédéterminée; un moyen de génération ( 507) d'un mappage estimé de phase selon ladite seconde fréquence prédéterminée et présentant une première résolution prédéterminée; un premier moyen sensible auxdits bords positifs dudit signal d'oscillateur de référence pour la détection 13 2703861 ( 503) de passages de niveau de tension prédéterminée du signal limité IF pour former un signal de passage positif; un second moyen sensible auxdits bords négatifs dudit signal d'oscillateur de référence pour la détection ( 505) de passages de niveau de tension prédéterminée du signal limité IF pour former un signal de passage négatif; un moyen sensible audit premier moyen de détection pour l'échantillonnage ( 511) dudit mappage estimé de phase pour former un signal numérique de phase; un moyen sensible auxdits premier et second moyens de détection pour la modification dudit signal numérique de phase de telle façon que le signal numérique de phase ait une résolution effective supérieure à la première résolution prédéterminée du mappage estimé de15 phase; et un moyen sensible audit signal numérique modifié de phase pour la génération ( 419) de décisions de symbole. Procédé de numérisation directe de phase caractérisé par la réception d'un signal de fréquence intermédiaire possédant une phase et une première fréquence prédéterminée; la génération d'un signal d'oscillateur de référence possédant des bords positif et négatif et une seconde fréquence prédéterminée; la génération d'un mappage estimé de phase selon la seconde fréquence prédéterminée et possédant une première résolution prédéterminée de M secteurs de phase; 14 2703861 la détection de passages de niveau de tension prédéterminée du signal de fréquence intermédiaire sensibles aux bords positifs du signal d'oscillateur de référence et formant un signal de passage positif; la détection de passages de niveau de tension prédéterminée du signal de fréquence intermédiaire sensibles aux bords négatifs du signal d'oscillateur de référence et formant un signal de passage négatif; l'échantillonnage du mappage estimé de phase selon la seconde étape de détection de formation d'un signal numérique de phase; et la modification du signal numérique de phase selon les première et seconde étapes de détection.