FR 2701180 A1 19940805 FR 9300955 A 19930129 Dispositif de cellulisation et dispositif de décellulisation de voies numériques synchrones, centre de commutation de voies numériques synchrones et centre de commutation de voies numériques asynchrones. 5 L'invention concerne: un dispositif de cellulisation de voies numériques synchrones, un dispositif de décellulisation de voies numériques synchrones, un centre de commutation de voies numériques synchrones comportant de tels dispositifs de cellulisation et de décellulisation, et10 un centre de commutation de voies numériques asynchrones permettant d'acheminer vers d'autres centres de commutation des cellules produites par un tel dispositif de cellulisation. Dans un réseau synchrone, les voies numériques sont supportées par des multiplex synchrones, ayant un débit des 2 Mb/s par exemple, organisés en trames récurrentes ayant une période de trame fixée, et qui sont découpées en intervalles de temps ayant des durées fixées Un échantillon de chaque voie synchrone est représenté par un mot binaire20 placé dans un intervalle de temps occupant une position fixe dans la trame Dans un réseau asynchrone, des informations binaires d'une voie logique sont supportées par des paquets à mode de transfert asynchrone, appelés cellules, ayant une longueur fixée et comportant une en-tête identifiant la voie logique supportée par la cellule. En l'état actuel de l'art, les réseaux de télécommunication synchrones sont nettement séparés des réseaux asynchrones Lorsqu'un réseau asynchrone a besoin de services classiques disponibles dans un réseau de30 télécommunication synchrone, il utilise une passerelle placée entre ces deux réseaux. Une passerelle réalise une cellulisation qui consiste à placer dans une cellule support d'une voie logique, des mots binaires représentant chacun un échantillon d'une voie synchrone, afin de pouvoir transmettre ces informations du réseau synchrone vers le réseau asynchrone La passerelle réalise aussi une décellulisation consistant à extraire de chaque cellule reçue par la passerelle des mots binaires correspondant chacun à un échantillon d'une voie synchrone, et à reconstituer un multiplex temporel synchrone organisé5 en trames récurrentes ayant une période fixée, chaque trame étant constituée d'intervalles de temps supportant respectivement des voies synchrones différentes La passerelle place dans ces intervalles de temps les mots binaires correspondant respectivement à ces voies10 synchrones. En europe, les voies numériques synchrones sont supportées par des multiplex synchrones ayant un débit de 2 Mb/s, organisés en trames récurentes ayant une période de microsecondes Chaque trame est découpée en 32 intervalles de temps supportant chacun un octet correspondant à une voie ayant un débit de 64 Kb/s Chaque cellule de transfert asynchrone comporte 5 octets d'en-tête et 48 octets de charge utile Le dispositif de cellulisation d'une passerelle pourrait donc constituer chaque cellule en20 plaçant dans celle-ci 48 octets représentant 48 échantillons successifs d'une même voie synchrone En fait, le dispositif de cellulisation utilisé dans une telle passerelle ne place, par exemple, que deux octets appartenant à une même voie, ce qui correspond à une durée de cellulisation de 0,25 ms, car25 l'avis Q 551 du CCITT limite le délai de traversée aller- retour dans un réseau synchrone à 1 ms Le dispositif de cellulisation et de décellulisation d'une telle passerelle provoque donc un délai total de 0,5 ms qui respecte les prescriptions de l'avis Q 551, mais qui conduit à un30 gaspillage des ressources puisque chaque cellule comporte 46 octets non employés. Le développement des centres de commutation à mode de transfert asynchrone permet d'envisager maintenant leur utilisation à l'intérieur même des réseaux synchrones, dans35 le but de constituer pour un faible coût des centres de commutation de voies synchrones En effet, le débit extrêmement élevé des multiplex asynchrones traités par les réseaux de connexion asynchrones permet d'envisager de commuter un très grand nombre de voies synchrones avec un matériel beaucoup plus réduit que celui utilisé 5 classiquement dans un centre de commutation de voies synchrones Il se pose donc le problème de convertir les voies synchrones en voies asynchrones; et, après la commutation, de reconvertir les voies asynchrones en voies synchrones Le dispositif de cellulisation connu qui est10 utilisé dans le type de passerelle mentionné ci-dessus ne convient pas pour cette application, à cause du gaspillage de ressources que constitue le très faible remplissage de chaque cellule produite par un tel dispositif de cellulisation.15 Le but de l'invention est de proposer: un dispositif de cellulisation permettant de remplir efficacement les cellules à commuter par un réseau de connexion à mode de-transfert asynchrone; un dispositif de décellulisation permettant de reconstituer un multiplex synchrone à partir de ces cellules, après leur commutation dans un réseau de connexion à mode de transfert asynchrone, de façon à pouvoir réaliser un centre de commutation synchrone recevant des multiplex synchrones et émettant des multiplex synchrones;25 et de proposer une structure de centre de commutation asynchrone permettant de faire transiter des cellules produites par le dispositif de cellulisation selon l'invention afin de les acheminer successivement dans différents centres de commutation asynchrone sans avoir à30 repasser sous la forme de voies synchrones. Un premier objet de l'invention est un dispositif de cellulisation de voies numériques synchrones, dans des cellules de transfert en mode asynchrone, ces voies synchrones étant supportées par des multiplex synchrones35 organisés en trames récurrentes ayant une période de trame fixée et qui sont découpées en intervalles de temps ayant des durées fixées, un échantillon de chaque voie étant représenté par un mot binaire placé dans un intervalle de temps occupant une position fixe dans la trame; caractérisé en ce qu'il comporte des moyens pour placer dans une même 5 cellule, support d'une voie logique, des mots binaires représentant respectivement une pluralité de voies synchrones différentes, susceptibles d'être supportées par cette voie logique. Le dispositif ainsi caractérisé ne perd pas de temps à attendre les mots binaires correspondant à plusieurs échantillons successifs d'une même voie Il place dans une même cellule des mots binaires disponibles au cours d'une même période de trame mais représentant des échantillons de voies différentes Il permet ainsi un remplissage de chaque15 cellule beaucoup plus important que celui procuré par les dispositifs connus, puisque le remplissage d'une cellule peut atteindre jusqu'à 100 %, si au cours de la période de trame considérée, il y a suffisamment de voies synchrones susceptibles d'être acheminées par la voie logique supportée20 par la cellule considérée. Selon un premier mode de réalisation, un dispositif de cellulisation est caractérisé en ce que les mots binaires mis dans une même cellule représentent des échantillons d'une pluralité de voies supportées par des multiplex25 synchrones distincts. Le dispositif ainsi caractérisé est particulièrement destiné à l'application consistant à celluliser des voies synchrones supportées par un nombre relativement élevé de multiplex synchrones différents, comme c'est le cas sur les30 entrées d'une unité de raccordement d'un centre de commutation synchrone à autonomie-d'acheminement. Selon un deuxième mode de réalisation, un dispositif de cellulisation est caractérisé en ce que les mots binaires mis dans une même cellule représentent des échantillons35 d'une pluralité de voies synchrones supportées par au moins une trame appartenant à un seul multiplex synchrone. Le dispositif ainsi caractérisé est particulièrement destiné à l'application dans laquelle les voies synchrones à celluliser sont supportées par un seul multiplex synchrone, comme c'est le cas pour un centre de commutation asynchrone 5 ayant un accès relié à un centre de commutation synchrone via un multiplex unique Il est alors avantageux de placer un tel dispositif de cellulisation à proximité du centre de commutation synchrone, de façon à transmettre les informations sous la forme d'un multiplex asynchrone à haut10 débit sur la plus grande partie du trajet entre le centre de commutation synchrone et le centre de commutation asynchrone Par ailleurs, dans ce cas particulier, le remplissage de chaque trame peut être particulièrement élevé puisque toutes les voies synchrones peuvent être supportées15 par une même voie logique aboutissant au centre de commutation asynchrone Par exemple, il est possible de placer dans chaque cellule les 32 octets d'une même trame synchrone, ce qui produit un remplissage de 66 % de la cellule; ou bien de placer 48 octets dans chaque cellule, en20 prenant deux cellules successives pour supporter les 96 octets de trois trames synchrones successives Le remplissage est alors de 100 %. Un deuxième objet de l'invention est un dispositif de décellulisation de voies numériques synchrones placées par le dispositif de cellulisation selon l'invention dans des cellules de transfert en mode asynchrone, chaque cellule transportant une suite de mots binaires représentant chacun un échantillon d'une voie synchrone; caractérisé en ce qu'il comporte: des moyens pour extraire de chaque cellule des30 mots binaires à des emplacements prédéterminés au moment de la cellulisation, et correspondant respectivement à des voies synchrones différentes; et pour reconstituer au moins un multiplex temporel synchrone constitué de trames récurrentes ayant une période de trame fixée, chaque trame35 étant constituée d'intervalles de temps ayant des durées fixées et supportant respectivement ces voies synchrones, en plaçant dans ces intervalles de temps les mots binaires correspondant respectivement à ces voies synchrones. Le dispositif ainsi caractérisé permet de reconstituer un ou plusieurs multiplex synchrones à partir des cellules fournies par le dispositif de cellulisation selon l'invention. Selon un mode de réalisation particulier, un dispositif de décellulisation est caractérisé en ce qu'il comporte des moyens pour reconstituer pendant chaque période de trame, plusieurs trames correspondant respectivement à plusieurs multiplex synchrones différents. Selon un autre mode de réalisation, un dispositif de décellulisation est caractérisé en ce qu'il comporte des moyens pour reconstituer, pendant chaque période de trame, une seule trame correspondant à un seul multiplex synchrone. Un troisième objet de l'invention est un centre de commutation de voies numériques synchrones, ces voies synchrones étant supportées par des multiplex synchrones20 organisés en trames récurrentes ayant une période de trame fixée, et étant découpées en intervalles de temps ayant des durées fixées, un échantillon de chaque voie étant représenté par un mot binaire placé dans un intervalle de temps occupant une position fixe dans la trame;25 caractérisé en ce qu'il comporte: des unités de raccordement de multiplex synchrones entrants, comportant un dispositif de cellulisation selon l'invention; des unités de raccordement de multiplex synchrones sortants, comportant chacune un dispositif de décellulisation selon l'invention; un réseau de connexion à mode de transfert asynchrone, établissant des connexions entre les unités de raccordement de multiplex synchrones entrantes et les unités de raccordement de multiplex synchrones sortants, pour acheminer les cellules supportant les voies asynchrones. Le centre de commutation ainsi caractérisé est vu de l'extérieur comme un centre de commutation synchrone, il présente donc l'avantage d'être intégrable dans un réseau synchrone, comme n'importe quel centre de commutation classique synchrone, mais il a un coût de réalisation très inférieur parce que le coeur du centre de commutation est un réseau de connexion à mode de transfert asynchrone commutant des circuits dont le débit est beaucoup plus élevé que le débit des circuits commutés par un réseau de 5 connexion synchrone. Un quatrième objet de l'invention est un centre de commutation de voies numériques asynchrones, permettant d'acheminer vers d'autres centres de commutation des cellules produites par un dispositif de cellulisation, selon10 l'invention, ces celllules supportant donc des mots binaires représentant respectivement une pluralité de voies asynchrones différentes; ce centre de commutation comportant un réseau de connexion à mode de transfert asynchrone, muni de plusieurs accès pour des voies numériques asynchrones;15 et étant caractérisé en ce qu'il comporte, relié à l'un de ses accès, des moyens pour: recevoir des cellules supportant des mots binaires représentant respectivement une pluralité de voies synchrones différentes;20 extraire de ces cellules les mots binaires qu'elles supportent; et placer dans plusieurs cellules distinctes supportant des voies logiques distinctes les mots binaires extraits représentant respectivement des échantillons de voies25 synchrones différentes qui ne sont pas susceptibles d'être supportées par une même voie logique. Le centre de commutation ainsi caractérisé permet d'acheminer au travers d'un réseau de télécommunication asynchrone des cellules produites par des dispositifs de30 cellulisation selon l'invention, et permet donc d'acheminer des informations en provenance de voies synchrones, en conservant autant que possible l'efficacité de remplissage que procure le dispositif de cellulisation selon l'invention, tout le long du trajet o les voies synchrones35 différentes sont encore susceptibles d'être supportées par une même voie logique. L'invention sera mieux comprise et d'autres détails apparaîtront à l'aide de la description ci-dessous et des figures l'accompagnant: la figure 1 représente schématiquement une cellule dite composite, produite par un dispositif de cellulisation, selon l'invention; la figure 2 représente le schéma synoptique d'un premier exemple de réalisation d'un centre de commutation de voies numériques synchrones, selon l'invention;10 la figure 3 illustre le fonctionnement de cet exemple de réalisation pour un exemple de voies synchrones, et pour une période de trame donnée; la figure 4 représente le schéma synoptique d'un premier exemple de réalisation du dispositif de cellulisation, selon l'invention; la figure 5 représente un chronogramme illustrant le fonctionnement de cet exemple de réalisation; la figure 6 représente le schéma synoptique d'un premier exemple de réalisation du dispositif de décellulisation, selon l'invention; la figure 7 représente un chronogramme illustrant le fonctionnement de cet exemple de réalisation; la figure 8 représente le schéma synoptique d'un exemple de réalisation du centre de commutation de voies numériques asynchrones, selon l'invention; la figure 9 illustre le fonctionnement de cet exemple de réalisation; la figure 10 représente le schéma synoptique d'un second exemple de réalisation du dispositif de cellulisation selon l'invention, destiné à être utilisé dans le centre de commutation représenté sur la figure 8; la figure il représente le schéma synoptique d'un second exemple de réalisation du dispositif de décellulisation selon l'invention.35 Un dispositif de cellulisation de voies numériques synchrones, selon l'invention, fournit des cellules composites telles que celle représentée sur la figure 1 à titre d'exemple Cette cellule comporte une en-tête HD constituée de cinq octets, et une charge utile constituée de 48 octets, conformément à la norme du CCITT concernant les cellules à mode de transfert asynchrone Cette cellule transporte des octets représentant respectivement des échantillons de cinq voies synchrones différentes: un octet chi d'une première voie ayant un débit de 64 Kb/s, un octet ch 2 d'une deuxième voie ayant un débit de 64 kb/s, deux10 octets ch 3 a,ch 3 b d'une troisième voie dont le débit binaire total est de 128 kb/s, un octet ch 4 d'une quatrième voie ayant un débit de 64 kb/s, quatre octets ch 5 a, ch 5 b, c 5 c, ch 5 d d'une cinquième voie ayant un débit binaire de 256 Kb/s, et des octets vides référencés E Ces octets vides E15 sont répartis aléatoirement dans la cellule et correspondent à des voies qui ont été libérées à la fin d'une communication. Une voie peut avoir un débit binaire égal N x 64 Kb/s, N pouvant prendre toutes les valeurs de 1 à 32. Eventuellement N octets de la charge utile de chaque cellule composite peuvent être réservés pour transmettre un code de contrôle d'erreur par redondance cyclique. Lorsqu'une communication va être établie, et qu'une voie supplémentaire est à transmettre dans une telle cellule, l'octet ou les octets représentant un échantillon ou des échantillons de cette voie sont placés dans cette cellule en utilisant les emplacements des octets E qui sont vides à l'instant considéré Lorsqu'un échantillon d'une voie est représenté par plusieurs octets, comme c'est le cas30 pour les quatre octets ch 5 a, ch 5 b, c H 5 c, c 5 d, ces octets sont placés dans des emplacements d'octets vides E qui ne sont pas forcément consécutifs C'est pourquoi, dans cet exemple, deux octets disponibles E et un octet ch 4 correspondant à un échantillon de la quatrième voie se35 trouvent intercalés entre les octets de la cinquième voie. Ce placement est réalisé en respectant l'ordre chronologique des échantillons de chaque voie synchrone. La figure 2 représente le schéma synoptique d'un exemple de réalisation SEO du centre de commutation de voies numériques synchrones, selon l'invention Ce centre de commutation comporte des dispositifs de cellulisation et des dispositifs de décellulisation selon l'invention Ce centre de commutation comporte: q unités de raccordement U Re, chacune pour raccorder p multiplex synchrones entrants, référencés PCMS n'l, p; un réseau de connexion, ACN, à mode de transfert asynchrone; q unités de raccordement U Rs, chacune pour raccorder p multiplex synchrones sortants référencés PC Ms nol, p. Chaque unité de raccordement U Re est reliée au réseau de connexion ACN par r multiplex asynchrones référencés AT Me Chaque unité de raccordement U Rs est reliée au réseau de connexion ACN par r multiplex asynchrones référencés AT Ms.20 Le réseau de connexion ACN permet d'acheminer une cellule à partir de n'importe lequel des multiplex asychrones entrants AT Me vers n'importe lequel des multiplex asynchrones sortants AT Ms et de traduire, dans l'en-tête de chaque cellule, l'identité de la voie logique supportée par25 cette cellule La structure et le fonctionnement du réseau de connexion ACN sont tout à fait classiques En particulier, il respecte l'ordre chronologique des cellules. La structure d'une unité de raccordement U Re comporte des interfaces de ligne identiques à celles que comporte une unité de raccordement classique pour raccorder des multiplex synchrones entrant dans un réseau de connexion à mode de transfert synchrone, et une partie nouvelle qui est constituée par un dispositif de cellulisation selon l'invention, CD, qui sera décrit plus loin La structure de35 chaque unité de raccordement U Rs comporte des interfaces de ligne identiques à celles que comporte une unité de il raccordement classique pour raccorder des multiplex synchrones sortant d'un réseau de connexion à mode de transfer synchrone, et une partie nouvelle qui est constituée d'un dispositif de décellulisation selon 5 l'invention, DD, qui sera décrit plus loin. La figure 3 illustre le fonctionnement de l'exemple de réalisation représenté sur la figure 2, en montrant l'opération de cellulisation d'octets a, bi, b 2, b 3, c, dl, d 2, e, f, g qui représentent respectivement des échantillons10 de voies synchrones différentes qui arrivent sur des multiplex synchrones entrants PC Me différents, N O l, , p sur la première unité de raccordement U Re et qui être doivent acheminés vers des multiplex synchrones sortants PC Ms nol,,, p sortant tous d'une même unité de15 raccordement U Rs, l'unité n'q par exemple Tous ces octets ont donc pour caractéristique de pouvoir être acheminés par une même voie logique reliant l'unité U Re n'l à l'unité U Rs n'q Les autres octets qui n'ont pas cette caractéristique ne sont pas représentés sur cette figure.20 Le dispositif de cellulisation de l'unité de raccordement U Re ne 1 forme une cellule composite comportant: une en-tête HD contenant notamment un identificateur identifiant cette voie logique; une charge utile constituée des octets a, bi, b 2, b 3, e, c, f, g, dl, d 2; et des octets25 vides E Cette cellule est acheminée par l'un des multiplex asynchrones AT Me jusqu'à une entrée du réseau de connexion ACN Le réseau ACN restitue cette cellule composite, avec une nouvelle identité de voie logique dans son en-tête, sur l'un des multiplex asynchrones AT Ms reliant ce réseau à30 l'unité de raccordement U Rs N O q. Le dispositif de décellulisation de l'unité de racccordement U Rs noq extrait les octets a, bi, b 2, b 3 de la cellule composite et les insère dans des intervalles de temps de la trame du multiplex sychrone PC Ms N 92 par35 exemple; extrait l'octet e de la cellule composite et l'insère dans un intervalle de temps de la trame du multiplex synchrone PC Ms N 03; extrait l'octet c de la cellule composite et l'insère dans un intervalle temporel de la trame du multiplex synchrone PC Ms N 05; etc Les intervalles de temps TS des trames synchrones PC Ms sont 5 prédéterminés par une opération dite de marquage réalisée au cours d'une phase préalable à l'établissement de chaque communication. La figure 4 représente le schéma synoptique d'un premier exemple de réalisation CD 1 d'un dispositif de cellulisation selon l'invention qui peut être utilisé dans les unités de raccordement U Re nal,, q. Ce premier exemple de réalisation comporte une entrée Il recevant deux multiplex temporels synchrones ayant chacun un débit de 2 Mb/s, c'està-dire un total de 64 octets par période de 125 micro-secondes; une sortie fournissant quatre multiplex asynchrones AT Me N 01,, N 04, chaque multiplex pouvant comporter jusqu'à 32 cellules par période de 125 micro-secondes; une mémoire IM 1, appellée mémoire d'entrée, ayant une capacité correspondant à 2048 octets; une mémoire CI, appellée mémoire d'identités de cellules, comportant un nombre de lignes égal au nombre ( 128) de cellules pouvant être émises sur l'ensemble des multiplex AT Me N l,, 4, pendant une période de trame, chaque ligne comportant: un champ ST codé sur 2 bits, indiquant l'état d'une cellule à émettre; un champ HD codé sur cinq octets, contenant l'en-tête de cette cellule à émettre; un champ L codé sur deux bits, indiquant sur quel multiplex AT Me cette cellule doit être émise; un champ i' codé sur sept bits et un champ Kinit codé sur six bits, dont les fonctions respectives seront décrites plus loin; une mémoire MM, appellée de mémoire de marquage, comportant un nombre de pages ( 128) égal au nombre maximal de cellules à émettre pendant une période de trame, chaque35 page comportant 48 lignes correspondant aux 48 octets de charge utile d'une cellule, chaque ligne comportant: un premier champ K', dont la fonction sera décrite plus loin; et un second champ Pe-Se qui définit l'adresse d'un mot binaire représentant un échantillon, dans la mémoire d'entrée IM 1; 5 quatre mémoires identiques CF 1,, CF 4 appelées mémoires de formation de cellules, ayant chacune une capacité correspondant à 32 cellules, c'est-à-dire 1696 octets, pour former jusqu'à 128 cellules par période de trame; 10 un circuit de commande CU 1, pour commander les mémoires CF 1,, CF 4; un microprocesseur MP associé à une mémoire de programme PM et relié aux mémoires CI, MM, IM, et au circuit C Ul par un bus de commande CB;15 deux registres Ri et R 2; un multiplexeur Mi, à deux entrées et 1 sortie; un comparateur CP 1. Les mémoires CF 1,, CF 4 de formation des cellules possèdent chacune une sortie constituant l'une des sorties du dispositif de cellulisation, fournissant les multiplex asynchrone AT Me nel,, N 4 Ces mémoires possèdent chacune: une entrée de sélection reliée à une sortie de la mémoire d'identités de cellules, CI, pour recevoir un mot binaire L sélectionnant l'une de ces mémoires CF 1,, CF 4; une entrée d'adresse de sélection de page, reliée à la sortie du registre Ri pour recevoir un mot binaire J sélectionnant une page contenant les 53 octets constituant une cellule à émettre;30 une entrée d'adresse d'octet reliée à la sortie du registre R 2 pour recevoir un mot binaire K, pour l'écriture d'un octet. Chacune des mémoires CF 1,, CF 4 possèdent une entrée de données reliée-à une sortie de l'unité de commande C Ul pour recevoir un octet à inscrire dans l'une de ces mémoires, à un emplacement sélectionné par les mots binaires L, J, K Le contenu de chacune des mémoires CF 1,, CF 4 est lu séquentiellement de l'adresse 1 à l'adresse 1696 pour émettre successivement 32 cellules pendant chaque période de trame, de durée égale à 125 micro-secondes Les moyens de commande de lecture des mémoires CF 1,, CF 4, et les moyens pour émettre des cellules vides, le cas échéant, ne sont pas représentés, pour clarifier la figure. L'unité de commande C Ul possède: une entrée-sortie reliée au bus de commande CB; une entrée reliée à une sortie de la mémoire d'entrée IM 1, pour recevoir un octet représentant un échantillon d'une voie synchrone; et deux entrées reliées respectivement à deux sorties de la mémoire d'identités de cellules, CI, pour recevoir respectivement une en-tête de cellule HD, et un mot binaire ST indiquant15 l'état d'une cellule à émettre Le mot ST peut prendre les valeurs suivantes: 00 si la cellule est active pour la commutation, le format de la cellule étant alors décrit par le contenu de la mémoire de marquage MM;20 Q 1 si la cellule est inactive pour la commutation, l'intervalle de temps correspondant à cette cellule pouvant être utilisé alors pour émettre une cellule de signalisation interne dont les données sont lues dans une mémoire SM analogue à la mémoire d'entrée IM, qui n'est pas représentée25 sur la figure, et qui est reliée à une entrée de l'unité de commande C Ul; si la connexion à emprunter par la cellule est en cours d'établissement. L'en-tête HD est classique elle comporte notamment un champ identificateur de faisceau virtuel qui est constitué par le numéro de l'unité de raccordement sortante, U Rs, qui est destinataire de la cellule; et un champ identificateur de circuit virtuel qui est constitué par le numéro d'une voie logique reliant une unité de raccordement35 entrante U Re à une unité de raccordement sortante U Rs. L'inscription des données dans la mémoire d'identités de cellules, CI, est réalisée par des moyens d'écriture qui ne sont pas représentés et qui comportent notamment des moyens de gestion des adresses disponibles, pour réutiliser 5 chaque ligne qui est libérée après l'émission d'une cellule. La mémoire d'entrée M 1 possède une entrée de données reliée à l'entrée Il du dispositif de cellulisation Dl, une entrée-sortie de commande reliée au bus de commande CB, et une entrée d'adresse de lecture reliée à une sortie de la10 mémoire de marquage MM pour recevoir une adresse de page Pe et une adresse de ligne Se permettant de lire un octet correspondant à un intervalle de temps donné dans une trame synchrone donnée Chaque page de la mémoire IM 1 stocke 32 octets représentant 32 échantillons d'une trame synchrone15 transportant 32 voies synchrones La lecture des octets desvoies synchrones est réalisée aléatoirement en fonction du contenu de la mémoire de marquage MM. L'écriture de ces octets dans la mémoire d'entrée M 1 est réalisée au fur et à mesure de leur réception à l'entrée Il,, à une adresse d'écriture fournie par un circuit de gestion des adresses disponibles, qui est classique et qui n'est pas représenté sur cette figure Par ailleurs, la mémoire M 1 est doublée de façon à permettre une resynchronisation des multiplex synchrones reçus sur25 l'entrée Il, par rapport à une horloge locale du circuit de cellulisation CD 1 La resynchronisation consiste à perdre ou à dupliquer une trame complète d'un multiplex synchrone La seconde mémoire M 1 n'est pas représentée sur la figure, pour plus de clarté. 30 La mémoire de marquage MM contient l'information de marquage relative à la commutation des voies synchrones sur chaque voie logique asynchrone sortant du dispositif de cellulisation CD 1 Cette information est stockée sous la forme d'une liste de liens La mémoire MM comporte une page35 par cellule à émettre, chaque page comportant 48 lignes correspondant aux 48 octets de la charge utile d'une cellule La mémoire MM comporte donc 6144 lignes, pour pouvoir émettre jusqu'à 128 cellules par période de trame. L'utilisation d'une liste de liens pour retrouver les données de marquage a pour avantage d'optimiser la gestion des temps d'accès à la mémoire d'entrée IM 1 Le nombre de cycles de lecture dans la mémoire I Mi est typiquement de 2048 cycles par période de 125 micro-secondes Chaque ligne de la mémoire MM comporte deux champs: un premier champ contient un mot binaire K' qui est la prochaine adresse de10 ligne à lire dans la mémoire de marquage MM et dans une mémoire de formation de cellules CF 1,, CF 4; et un second champ contient un mot binaire Pe-Se qui est la prochaine adresse de page et la prochaine adresse de ligne à-lire dans la mémoire d'entrée IM 1.15 Une sortie de la mémoire MM fournit un mot binaire K' et est reliée à une entrée du comparateur C Pl et à une première entrée du multiplexeur Mi La sortie du multiplexeur Mi est reliée à une entrée du registre R 2 La sortie du registre R 2 fournit un mot binaire K qui est une20 adresse courante de ligne pour la lecture dans les mémoires MM et CF 1,, CF 4 La seconde entrée du multiplexeur Ml est reliée à une sortie de la mémoire d'identités de cellules, CI, qui lui fournit une valeur initiale d'adresse de ligne, Kinit Le multiplexeur Mi possède en outre une25 entrée de commande, non représentée, qui est reliée au bus de commande CB, par une interface non représentée Le registre R 2 comporte une entrée de commande, non représentée, reliée au bus de commande CB par une interface non représentée.30 Le microprocesseur MP commande les séquences de fonctionnement du dispositif de cellulisation, selon le programme stocké dans la mémoire de programme PM Le bus de commande CB achemine les commandes élaborées par le microprocesseur MP En particulier, le microprocesseur MP35 commande: l'écriture des informations de marquage dans la mémoire MM; l'écriture des identités de cellules dans la mémoire CI; l'écriture dans le registre R 2; et la commutation du multiplexeur Mi. La mémoire de marquage MM comporte en outre une entrée d'adresse de page qui est reliée à la sortie du registre Ri qui fournit un mot binaire J Le dernier constitue une adresse de page pour la lecture dans la mémoire MM et les mémoires GF 1,, CF 4 Le registre Ri possède une entrée de commande reliée à la sortie du comparateur CP, et une entrée de données reliée à une sortie de la mémoire CI pour10 recevoir un mot binaire J' qui est la prochaine valeur adresse de page Le comparateur CP compare la valeur de K' à une valeur de seuil égale à 48 Lorsque KI atteint la valeur 49 le comparateur C Pl commande la mémorisation de J' dans le registre Ri pour remplacer J La mémoire d'identités de cellules, CI, comporte une entrée d'adresse de lecture reliée à la sortie du registre Rt pour recevoir J qui constitue l'adresse courante de lecture de la mémoire CI. Cette dernière comporte en outre une entrée-sortie de commande reliée au bus de commande CB.20 Les connexions établies au sein du réseau ACN à mode de transfert asynchrone (ATM) sont quasi- semipermanentes car elles n'ont pas besoin d'être modifiées au rythme de l'établissement d'une communication sur les voies synchrones, sauf en ce qui concerne le paramètre débit de25 crête qui caractérise les ressources nécessaires pour une connexion, mais ce paramètre ne change que lentement au cours du temps Lors de l'initialisation du centre de commutation, une connexion est établie dans le réseau à mode de tranfert asynchrone ACN entre tous les couples30 constitués d'une unité de raccordement d'entrée U Re et d'une unité de raccordement de sortie U Rs, afin que chaque couple puisse communiquer L'ensemble des connexions quasi- semipermanentes est donc définie dans chaque unité de raccordement d'entrée U Re par une table, et dans chaque35 unité de raccordement U Rs par une autre table Ces tables sont établies par un procédé classique pour l'établissement de connexions quasi-semipermanentes dans un réseau de connexion asynchrone. Une fois le réseau de connexion initialisé, le régime de fonctionnement étant établi, le marquage d'une nouvelle connexion dans le réseau comporte les étapes suivantes pour une connexion d'une unité de raccordement U Re, un multiplex synchrone PC Me, et une voie T Se donnés, vers une unité de raccordement U Rs, un multiplex synchrone PC Ms, et une voie synchrone T Ss donnés:10 l'unité de raccordement U Re demande à l'unité de raccordement U Rs l'établissement d'une connexion Cette connexion peut être supportée soit par un circuit virtuel déjà établi au sein d'un faisceau virtuel VP, soit par un nouveau circuit virtuel si la ressource demandée n'est pas15 disponible sur les circuits virtuels déjà établis. l'unité de raccordement U Rs fournit en retour à l'unité de raccordement U Re: l'identité d'un faisceau virtuel VP, l'identité d'un circuit virtuel VC, et l'identité d'un octet à utiliser, plus une information20 indiquant que la connexion est nouvelle ou bien qu'elle n'est pas nouvelle. Il faut distinguer ces deux cas: a) Si la connexion ATM dans le réseau ACN est nouvelle, l'unité de raccordement U Re choisit l'instant o la cellule sera émise à l'intérieur de la période de 125 microsecondes considérée, et prépare une connexion. L'instant d'émission de la cellule est fixé par le choix de la valeur J qui constitue l'adresse de page pour la lecture dans la mémoire MM et dans l'une des mémoires CF 1 CF 4.30 L'unité de raccordement U Re prépare la connexion en marquant dans la mémoire CI, à l'adresse J, les champs suivants AE= 10 (connexion en cours d'établissement) HD=VP, VC; identifiant le faisceau virtuel et le circuit virtuel à utiliser. L=multiplex asynchrone AT Ms à utiliser. Kinit= adresse de la première ligne de la page J. J'= adresse de l'identité de la prochaine cellule à former. D'autre part l'unité de raccordement U Re écrit, à une adresse Jp contenant l'identité de la cellule précédant la cellule en cours de formation, la valeur J dans le champ destiné à contenir une adresse de ligne suivante. Et enfin, elle marque, dans la mémoire de marquage MM, à l'adresse Kinit, les champs suivants: Pe-Se: respectivement l'identité d'un multiplex synchrone et d'une voie synchrone entrant dans l'unité de raccordement U Re; K'= 49: marqueur indiquant la fin de la cellulisation, les 48 lignes précédentes de la page J permettant de constituer une cellule comportant jusqu'à 4815 octets de charge utile. Lorsque la connexion est établie effectivement, le champ ST, à l'adresse J de la mémoire d'identité de cellules CI, est modifié de 10 à 00. b) Si la connexion n'est pas déjà établie, l'unité de raccordement U Re introduit une connexion ATM supplémentaire en marquant dans la mémoire MM, à l'adresse K=No, un champ Pe-Se désignant un multiplex synchrone et une voie synchrone dans ce multiplex, et un marqueur K'= 49 qui permettra de repérer la fin de la cellulisation Par25 ailleurs, l'unité de raccordement U Re inscrit à l'adresse du dernier octet cellulisé avant l'établissement de cette connexion, un champ de valeur No au lieu de 49. L'établissement d'une connexion ayant un débit Nx 64 Kbits/s consiste à répéter N fois les opérations de marquage décrites ci-dessus. Les octets situés dans la mémoire d'entrée IM 1 sont lus puis inscrits dans les mémoires de formation des cellules ATM, CFI,, CF 4, en fonction des ordres de marquage lus dans la mémoire de marquage MM Dès qu'une35 cellule est complètement formée dans une mémoire de formation de cellules, elle est émise sur le multiplex asynchrone correspondant à cette mémoire de formation, avec un débit de 150 Mbits/s. Pendant la formation d'une cellule ATM donnée, la valeur J est fixée et la valeur K varie de 1 à 48, de manière croissante mais pas forcément continue La variation de K ne commence pas forcément à 1 et elle peut sauter certaines valeurs lorsque certains octets d'une cellule sont vides. La lecture d'un marqueur K' = 49 indique la fin de la formation de la charge utile d'une cellule Le comparateur CP commande le registre Ri pour fournir à la mémoire M une nouvelle adresse de page: J'. L'adresse physique de lecture dans la mémoire MM, pour lire la première ligne de la page J est: AMM = 48 x J + No, o No est une constante. L'adresse physique de lecture dans la mémoire MM, pour la ligne K de la page J est: AMM= 48 x J + No + K avec K prenant des valeurs diverses comprises entre 1 et 48, la valeur 49 étant utilisée seulement pour indiquer la fin de la cellulisation. L'une des mémoires CF 1,, CF 4 de formation de cellules est sélectionnée par le mot binaire L fourni par la mémoire d'identités de cellules CI L'adresse physique d'écriture dans l'une des mémoires CF 1,, CF 4 pour lire25 le premier octet de l'en-tête HD d'une cellule correspondant à la page J, est: ACF = 53 x J + NI o Ni est une constante. Les adresses ACF pour l'écriture de chacun 5 octets de l'en-tête HD dans l'une des mémoires CF 1,, CF 4, est fournie par l'unité C Ul en même temps que les valeurs de ces octets. L'adresse physique d'écriture dans l'une des mémoires CF 1,, CF 4 pour écrire le premier octet de la charge utile d'une cellule correspondant à la page J, est:35 ACF= 53 x J + Nl + 5. L'adresse physique, dans l'une des mémoires de formation de cellules ATM CF 1,, CF 4, pour écrire le Kième octet de la charge utile de cette cellule est ACF= 53 x J + Ni + 5 + K La valeur initiale de K Kinit, qui n'est pas forcément 0, est fournie par la mémoire d'identité de cellules CI, puis est transmise par un multiplexeur Mi, lors de l'initialisation de la formation d'une cellule Après cette initialisation, le multiplexeur Mi change d'état et10 transmet le mot binaire K', lu dans la mémoire MM, qui constitue la prochaine adresse de ligne K Lorsque l'adresse K' de la prochaine ligne est égale à 49 ceci signifie qu'il n'y a pas de prochaine ligne à lire dans la page J en cours. Le comparateur C Pl commande le registre Ri pour qu'il15 mémorise et transmette sur sa sortie une nouvelle adresse de page, notée J', qui est fournie par la mémoire d'identités de cellule CI Par ailleurs, chaque adresse J est utilisée comme adresse de ligne pour lire une prochaine ligne dans la mémoire CI.20 La figure 5 représente un chronogramme comportant des lignes a,b,c, m représentant respectivement: a) les cycles de lecture et d'écriture dans la mémoire IM, référencés respectivement r et w, chaque lecture et chaque écriture utilisant une durée de 31 ns, chaque période25 de trame comportant 2048 cycles de lecture-écriture; b) une lecture dans la mémoire MM puis un changement de l'adresse de ligne K pendant un cycle d'écriture dans la mémoire IM; c) une écriture dans l'une des mémoires CF 1,, CF 4, pendant une lecture dans la mémoire IM; i) une lecture dans la mémoire MM puis un changement de l'adresse de ligne K pendant une écriture IM; e) une écriture dans l'une des mémoires CF 1,, CF 4 pendant une lecture dans la mémoire IM; f) une détection de fin de cellulisation, qui a lieu pendant un cycle d'écriture dans la mémoire IM, en parallèle avec le changement de la valeur d'adresse de ligne, K; g) pour une nouvelle cellulisation, une lecture dans la mémoire CI puis un chargement dans le registre R 2 de la valeur initiale Kinit de l'adresse de ligne pour la nouvelle cellule à former; h) une lecture dans la mémoire MM puis un changement de la valeur d'adresse de ligne, K, pendant une écriture dans la mémoire IM; i) une écriture dans l'une des mémoires de formation de cellules CF 1,, CF 4, pendant une lecture dans la mémoire IM; j) une lecture dans la mémoire MM puis un changement de la valeur d'adresse de ligne, K, pendant une écriture dans la mémoire IM; k) une écriture dans l'une des mémoires de formation de cellules CF 1,, CF 4, pendant une lecture dans la mémoire IM.20 Ces opérations continuent jusqu'à la fin de la cellulisation pour la cellule en cours. Les deux dernières lignes, 1 et m, illustrent les opérations de marquage d'une connexion: 1) une lecture puis une écriture dans la mémoire d'identités de cellules CI pendant chaque écriture dans la mémoire IM; m) une lecture puis une écriture dans la mémoire de marquage MM pendant chaque lecture dans la mémoire IM. La figure 6 représente le schéma synoptique d'un premier exemple de réalisation DD 1 du dispositif de décellulisation selon l'invention Il comporte: quatre mémoires, F Il,, FI 4, du type premier entré- premier sorti, ayant chacune une entrée de données reliée à l'un des multiplex asynchrones AT Ms nol,, no 4,35 et elles ont une capacité totale de 96 cellules; un multiplexeur M 2 ayant quatre entrées et une sortie, pour rassembler sur une même sortie des données lues dans les quatre mémoires F Il,, FI 4; un circuit VC de vérification de l'identité de chaque cellule reçue par l'unité de raccordement U Rs qui comporte ce dispositif de décellulisation; une mémoire CI' dite d'identités de cellules, comportant 16 384 lignes correspondant à une capacité de 16 384 cellules reçues par le dispositif DD 1; une mémoire MM', dite de marquage, comportant 128 pages de 48 lignes, chaque page correspondant à l'une des 128 cellules que peut recevoir l'unité de raccordement U Rs, au maximum, pendant une période de trame, et chaque ligne correspondant à un octet de la charge utile de cette15 cellule; 64 mémoires, FF 1,, FF 64 dites de formation de trames, ayant chacune une sortie couplée respectivement à l'un des multiplex synchrones PC Ms nel,, N 064; deux registres R 6 et R 7; une unité de commande CU 2, associée aux mémoires de formation de trames FF 1,, FF 64; un circuit FM de gestion des files d'attente, qui est relié aux mémoires FII,, FI 4, un circuit AM de gestion des adresses disponibles dans la mémoire de marquage MM'; un comparateur CP 2; un multiplexeur M 3 ayant deux entrées et une sortie; un microprocesseur MP 2, associé à une mémoire de programmes PM 2, et couplé à un bus de commande CB', pour commander le fonctionnement de l'ensemble du dispositif de décellulisation DD 1. Cet exemple de réalisation comporte aussi une mémoire de messages de signalisation interne, référencée SM', qui n'est représentée sur la figure pour plus de clarté, et qui35 possède une entrée de données reliée à une sortie de l'unité de commande CU 2. Les cellules reçues par le dispositif de décellulisation DD 1 sont traitées une par une, le circuit Fm lisant successivement les files d'attente dans les mémoires F Il,, FI 4 Les octets représentant les échantillons de 5 voies synchrones sont inscrits, à des adresses non consécutives, dans les mémoires de formation de trames FF 1, , FF 64 en fonction d'informations de marquage fournies par la mémoire MM 2 Ces mémoires FF 1, FF 64 comportent: une entrée de données reliée à une sortie de l'unité de10 commande CU 2; une entrée d'adresse d'écriture sélectionnant l'une de ces mémoires au moyen d'un mot binaire Pl ayant pour valeur le numéro du multiplex synchrone PC Ms destinataire de l'octet fourni par l'unité CU 2; et une entrée d'adresse de ligne recevant un mot binaire Si ayant15 pour valeur le rang de l'intervalle de temps qui doit supporter cet octet, dans la trame en cours de formation. Des moyens d'adressage de lecture, non représentés, sont associés aux mémoires FF 1,, FF 4 pour lire chacune séquentiellement afin de fournir une trame de 32 octets à20 chaque multiplex PC Ms no 1,, N 964 toutes les 125 micro- secondes. Considérons tout d'abord le stockage des informations correspondant à une cellule, avant de considérer la reconstruction des trames des multiplex synchrones Les25 multiplex asynchrones AT Ms nel,, ne 4 sont reliés respectivement aux entrées des mémoires F Il,, FI 4 et sont reliés respectivement à quatre entrées du circuit de vérification VC Ces quatre entrées du circuit VC ne prélèvent que les en- têtes HD Dans chaque en-tête HD, le30 circuit VC prélève l'identité de faisceau virtuel et l'identité de circuit virtuel, et tient compte en outre du numéro du multiplex asynchrone AT Ms acheminant la cellule Le circuit VC en déduit un code d'état CO qui prend les valeurs suivantes:35 O O si c'est une cellule attendue et qui contient des octets de voies synchrones; 01 si c'est une cellule attendue contenant un message de signalisation interne; si c'est une cellule non attendue et qui est donc le résultat d'une erreur. Une sortie du circuit VC est reliée à une entrée de données de la mémoire CI' pour lui fournir le code CO qui constitue un champ du mot binaire identifiant cette cellule. Une autre sortie reliée à une adresse d'écriture de la mémoire CI' pour lui fournir une adresse d'écriture10 constituée par l'identificateur de faisceau virtuel et l'identificateur de circuit virtuel Chaque ligne de la mémoire CI' contient une identité de cellule, constituée du mot binaire co mentionné précédemment, d'un mot binaire Hinit, et d'un mot binaire G dont les valeurs sont15 déterminées par le circuit AM de gestion des adresses libres dans la mémoire de marquage MM', pour toutes les cellules qui ont été reçues pendant la période de trame considérée. La valeur de H est une adresse de page correspondant à la cellule considérée, et la valeur de Hinit est une adresse20 initiale de ligne, à l'intérieur de cette page, pour une lecture ultérieure dans la mémoire de marquage MM'. La mémoire MM' comporte 128 pages de 48 lignes, contenant des informations de marquage prédéterminées au moment de l'établissement des connexions dans le réseau de25 connexion asynchrone ACN. Les mémoires F Il,, FI 4, et le circuit de gestion FM, constituent des files d'attente qui sont lues dans l'ordre d'arrivée des cellules Chaque cellule est restituée successivement par la sortie du multiplexeur M 2, sous la30 forme d'une suite d'octets Le multiplexeur M 2 possède une entrée de commande reliée à une sortie du circuit de gestion FM pour commander le multiplexeur M 2 afin de transmettre les octets fournis par l'une des mémoires F Il,, FI 4, qui est commandée en lecture par le circuit FM Cette sortie du35 circuit FM est reliée en outre à une entrée du registre R 6 pour lui fournir deux bits désignant le multiplex AT Ms n'1, , 4 qui a reçu la cellule en cours de lecture dans l'une des mémoires F Il,, FI 4. Les cinq premiers octets de chaque cellule constituent l'en-tête HD de cette cellule et sont prélevées par le registre R 6, ainsi que les deux bits identifiant l'un des multiplex AT Ms n'l,, 4 Le registre R 6 mémorise ces deux bits et les champs de l'en-tête HD contenant l'identificateur de faisceau virtuel et l'identificateur de circuit virtuel La valeur de ces deux bits et des deux10 identificateurs constitue une adresse de lecture CIA qui est appliquée à l'entrée d'adresse de lecture de la mémoire d'identités de cellules CI' Une lecture dans cette mémoire CI' fournit l'identité de la cellule restituée par les files d'attente: Une première sortie de la mémoire CI', reliée à15 une entrée de l'unité de commande CU 2, fournit le mot binaire CO et indique la nature de la cellule restituée par les files d'attente Simultanément les octets de la charge utile de cette cellule sont fournis par la sortie du multiplexeur M 2 à une entrée de l'unit CU 2 Si c'est une20 cellule attendue et qui contient des octets de voies synchrones, l'unité CU 2 retransmet ces octets à l'entrée de données commune aux mémoires de formation de trames FF 1, FF 64. Si la cellule restituée dans les files d'attente est une cellule attendue mais ne contenant qu'un message de signalisation interne, l'unité CU 2 transmet la charge utile de cette cellule à la mémoire SM' de message de signalisation interne, qui n'est pas représentée sur la figure.30 Si la cellule restituée est une cellule qui est parvenue sur les multiplex asynchrones AT Ms nol,, N 04, à la suite d'une erreur, l'unité de commande CU 2 ne transmet pas la charge utile de cette cellule. La lecture de la mémoire d'identités de cellules CI' à l'adresse CIA fournit en outre sur une deuxième sortie de la mémoire CI' le mot binaire G et à une entrée d'adresse de page de la mémoire de marquage MM' Une troisième sortie de la mémoire CI' fournit le mot binaire Hinit à une première entrée du multiplexeur M 3 Au début du traitement d'une cellule restituée, le multiplexeur M 3 transmet le mot 5 binaire Hinit à l'entrée du registre R 7 Ensuite, le multiplexeur M 3 transmet le mot binaire H' qui est fourni à sa seconde entrée par une première sortie de la mémoire de marquage MM'. Le registre R 7 a une sortie reliée à une entrée d'adresse de ligne de la mémoire MM' Cette sortie fournit une adresse de ligne H, sélectionnant une ligne dans la page G Cette ligne contient: un mot binaire H' dont la valeur est la prochaine adresse de ligne à utiliser pour lire dans la mémoire MM'; un mot binaire Pl et un mot binaire Si qui sont respectivement un numéro désignant l'un des multiplex synchrones PC Ms n'1,, 4 et un numéro d'intervalle temporel dans une trame de ce multiplex synchrone. La valeur de Hinit désigne la première ligne de la page G, de la mémoire MM', contenant effectivement une information utile, car toutes les lignes d'une page ne sont pas forcément utilisées La valeur de H' permet de connaître la prochaine ligne qu'il faudra lire dans la page G. L'adresse physique de lecture dans la mémoire MM' pour la première ligne d'une page est: AMM' = Gx 48 + N 4 o N 4 est une constante. L'adresse physique de lecture dans la mémoire MM' pour chacune des autres lignes de cette page est: AMM' = Gx 48 + N 4 + H o H prend certaines des valeurs comprises entre 1 et 48, sans les prendre forcément toutes. La première sortie de la mémoire MM' fournit la valeur de H' à la seconde entrée du multiplexeur M 3 et à une entrée du comparateur CP 2 Le multiplexeur M 3 possède une entrée de commande non représentée qui est reliée au bus de commande35 CB' par une interface non représentée pour commuter ce multiplexeur après une première lecture dans la mémoire MM'. La sortie du multiplexeur M 3 transmet la valeur H' au registre R 7 o elle est mémorisée à la fin du cycle de lecture dans la mémoire MM' La valeur de H'permet ensuite une lecture d'une nouvelle ligne de la page G, cette ligne5 n'étant pas consécutive en général à la ligne précédemment lue. Le comparateur CP 2 a pour fonction de comparer la valeur de H' à une valeur de seuil égale à 48, et de fournir un signal logique résultat de cette comparaison à une entrée10 du circuit de gestion des files d'attente, FM Lorsque le mot binaire H' lu dans la mémoire MM' a une valeur égale à 49, cela indique que la décellulisation d'une cellule est terminée Le circuit de gestion des files d'attente FM peut alors entamer immédiatement la décellulisation d'une autre15 cellule ATM, ce qui permet de gagner du temps si la cellule précédente comportait beaucoup d'octets vides. Les valeurs Pl et Si constituent une adresse d'écriture, pour écrire, dans l'une des mémoires de formation de trames FF 1, , FF 64, un octet de la charge20 utile de la cellule restituée Une deuxième sortie de la mémoire MM' fournit la valeur de Si à une entrée d'adresse commune à toutes les mémoires FF 1,, FF 64 Une troisième sortie de la mémoire MM' fournit la valeur Pl à une adresse de sélection des mémoires FF 1,, FF 64, pour sélectionner25 l'une de ces mémoires La figure ne représente pas les moyens classiques nécessaires à l'émission d'un multiplex synchrone: mémoire de resynchronisation pouvant stocker deux trames de chaque multiplex synchrone, dispositif de synchronisation d'horloge, dispositif générateur de codes à30 redondance cyclique, dispositif générateur de signaux de signalisation à insérer dans les intervalles de temps N O O et n 016 de chaque trame, etc. La figure 7 représente un chronogramme comportant des lignes a, b c,, m illustrant le fonctionnement de ce premier exemple de réalisation du dispositif de décellulisation DD 1: a) l'alternance des opérations de lecture et d'écriture dans les mémoires de formation de trames FFI, , FF 64, o W représente l'opération d'écriture et r représente l'opération d'écriture Chacune de ces opérations dure 31 ns et il y a 2048 cycles de lecture et 2048 cycles d'écriture pendant chaque période de trame de 125 micro- secondes; b) une lecture dans la mémoire de marquage MM' et un changement de la valeur d'adresse de ligne, H, pour la remplacer par la valeur de HI lu dans cette mémoire, pendant une lecture dans une mémoire FF; c) une lecture dans la mémoire d'entrée FII,, FI 4 pendant un cycle d'écriture dans la mémoire FF; d) une lecture dans la mémoire de marquage MM' puis un changement de la valeur de H, pour la remplacer par la valeur de HI lue dans cette mémoire, pendant un cycle de lecture dans une mémoire FF; e) représente une lecture dans la mémoire d'entrée F Il,, FI 4 pendant un cycle d'écriture dans une mémoire FF; f) la détection du dernier octet d'une cellule, pendant la seconde moitié d'un cycle de lecture dans une mémoire FF; g) le traitement d'une nouvelle cellule: lecture dans la mémoire d'identités de cellules CI' puis un chargement de la valeur Hinit dans le registre R 7, pendant un cycle de lecture d'une mémoire FF; h) une lecture dans la mémoire de marquage MM' puis un changement de la valeur de H, la valeur de Hinit étant remplacée par la valeur de H' lu dans la mémoire MM', pendant un cycle de lecture dans une mémoire FF; i) une lecture dans une mémoire d'entrée FI 1, FI 4, pendant un cycle d'écriture dans une mémoire FF; j) une lecture dans une mémoire de marquage MM' puis un changement de la valeur de H, pour la remplacer par la valeur de H' lu dans la mémoire MM', pendant un cycle de lecture dans une mémoire FF; k) une lecture dans une mémoire d'entrée FI r, FI 4, pendant un cycle d'écriture dans une mémoire FF. Les opérations de marquage des connexions sont représentées par les lignes 1 et m de ce chronogramme: 1) une lecture puis une écriture dans la mémoire d'identités de cellules CI', réalisée pendant chaque cycle de lecture dans une mémoire FF;10 m) une lecture puis une écriture dans la mémoire de marquage MM', réalisée pendant chaque cycle d'écriture dans une mémoire FF. Considérons les différents délais de traversée d'une voie synchrone à une autre voie synchrone Dans l'unité de raccordement d'entrée U Re, le délai de traversée se compose des délais suivants: l'usage d'unedouble mémoire d'entrée MI, pour la resynchronisation d'un multiplex synchrone entrant, impose un temps de traversée de cette mémoire qui est égal au20 maximum à 125 microsecondes et en moyenne à 62,5 microsecondes. la formation d'une cellule peut avoir une durée maximale correspondant à 44 octets soit 2,69 micro-secondes. la durée d'émission d'une cellule sur un multiplex asynchrone à 155 Mbits/s est de 2,736 micro-secondes Une mémoire de formation de cellules CF 1,, CF 4 peut recevoir 32 cellules jointives, dans le pire cas Le délai maximal est subi par la dernière cellule, et est égal à 85,6 micro- secondes Le délai moyen d'attente dans ces mémoires est30 donc de 42,8 micro-secondes. En conclusion le délai de traversée de l'unité de raccordement U Re est estimé égal à 214 micro-secondes au maximum, et 108 micro-secondes en moyenne. Dans une unité de raccordement sortante U Rs, le délai de traversée se compose des délais suivants: le délai de l'une des files d'attente dans les mémoires F Il,, FI 4 Chacune contient au maximum 96 cellules, soit un délai maximal de 258 microsecondes, mais chacune contient en moyenne 0,5 cellule, soit un délai de 5 1,4 microsecondes. la durée de décellulisation d'une cellule est égale au maximum, à 2,69 microsecondes. la durée de réémission d'un échantillon de voie synchrone dans une trame synchrone a une durée maximale de 125 micro-secondes et une durée moyenne de 62,5 micro- secondes. En conclusion, le délai estimée de traversée de l'unité de raccordement sortante U Rs est donc au total: 386 micro-secondes au maximum, et 67 micro-secondes en moyenne.15 Le délai de traversée total des deux unités de raccordement U Re et U Rs, dans un sens, est donc: 600 micro- secondes au maximum et 175 micro-secondes en moyenne. Pour respecter un délai maximal de 900 microsecondes, aller et retour, il faut et il suffit que le réseau de connexion ACN ait un délai aller et retour de 300 microsecondes, dans le pire cas; et de 550 micro- secondes en moyenne Les réseaux de connexion de types connus, à mode de transfer asynchrone peuvent avoir des délais de traversée inférieurs à ces valeurs Le dispositif de cellulisation et25 le dispositif de décellulisation selon l'invention permettent donc de réaliser un centre de commutation synchrone comportant un réseau de connexion asynchrone utilisé efficacement parce que les cellules ont un taux de remplissage élevé, tout en respectant la recommandation30 Q 551 Dans les exemples de réalisation décrits ci-dessus, chaque échantillon d'une voie synchrone est représenté par un seul octet, mais une variante de réalisation peut consister à représenter chaque échantillon par un octet traduisant sa valeur, et un octet supplémentaire contenant35 un code de détection d'erreur L'adaptation des exemples de réalisation décrits ci-dessus, pour deux octets par échantillon, est à la portée de l'homme de l'art. Les exemples décrits précédemment montrent l'application du dispositif de cellulisation et du dispositif de décellulisation selon l'invention pour la réalisation d'un centre de commutation synchrone Les dispositifs selon l'invention permettent aussi la réalisation de centres de commutations asynchrones permettant d'acheminer vers centres de commutations,10 asynchrones ou synchrones, des cellules composites produites par un dispositif de cellulisation selon l'invention. La figure 8 représente le schéma synoptique d'un centre de commutation asynchrone, AE 1, et de ses liaisons avec trois centres de commutation synchrone S El, SE 2, SE 3,15 et avec un autre centre de commutation asynchrone AE 2, pour un exemple de transmission Seuls sont représentés les moyens nécessaires pour un seul sens de transmission, afin de clarifier la figure. Par ailleurs, la figure 9 illustre le fonctionnement de ce centre en représentant schématiquement: le contenu d'une trame d'un multiplex synchrone SM 1 qui est à transmettre du centre de commutation synchrone S El vers plusieurs destinations qui sont constituées par les centres de commutation SE 2, SE 3 et AE 2;25 une cellule composite CC obtenue par cellulisation de cette trame du multiplex synchrone SM 1; et trois cellules SC 1, SC 2, SC 3 qui sont obtenues en redécomposant la cellule composite CC. Le centre de commutation synchrone S El émet une trame Si, 52,, 532 sur le multiplex synchrone SM 1, mais cette trame est acheminée en fait sous la forme d'une cellule composite CC jusqu'au centre de commutation AE 1, grâce à un dispositif de cellulisation CD 2 placé à proximité du centre de commutation synchrone SE 1 Le dispositif CD 2 sera décrit35 plus loin Le centre de commutation asynchrone AE 1 est relié à un autre centre de commutation asynchrone AE 2 par un multiplex asynchrone AM 2 Il est relié à un centre de commutation synchrone SE 3 par un multiplex asynchrone AM 3, grâce à un dispositif de décellulisation DD 3 placé à proximité du centre SE 3 et qui lui est relié par un 5 multiplex asynchrone SM 3. Le centre de commutation asynchrone AE 1 est relié en outre à un centre de commutation synchrone SE 2 par un multiplex synchrone SM 2, grâce au fait que le centre AE 1 comporte un dispositif de décellulisation DD 2 En effet, le10 centre AE 1 comporte un réseau de connexion ATMS à mode de transfert asynchrone classique, associé au dispositif de décellulisation DD 2 et à une unité dite d'interfonctionnement IWU Le réseau de connexion ATMS est relié directement aux multiplex asynchrones AM 1, AM 2, AM 3.15 Il est relié au dispositif de décellulisation DD 2 par un multiplex asynchrone AM 4, et à l'unité d'interfonctionnement IWU par un multiplex AM 5 entrant dans le réseau de connexion ATMS par un multiplex asynchrone AM 6 sortant du réseau de connexion ATMS.20 Dans l'exemple représenté, le centre de commutation S El envoie sur le multiplex synchrone SM 1 la trame Si,, 532 représentée sur la figure 9 et qui est destinée partiellement à trois destinations qui sont les centres AE 2, SE 3, SE 2, le centre AE 1 n'ayant que le rôle d'un centre de25 transit Le dispositif de cellulisation CD 2, placé en sortie du centre SE 1 met cette trame sous la forme de la cellule composite CC, tout simplement en recopiant les 32 octets de la trame dans les 32 premiers octets de la charge utile de la cellule CC et en laissant vides les douze derniers30 octets. La figure 9 illustre la conversion d'une trame d'un multiplex asynchrone SM 1 ayant un débit de 8 Mb/s, organisé en trames comportant 128 octets représentant, par exemple, des échantillons de 128 voies synchrones respectivement Ces35 voies synchrones sont susceptibles d'être supportées par une même voie logique reliant le centre de commutation synchrone SEI au centre de commutation asynchrone AE 1 Ces 128 octets sont transportés au moyen de quatre cellules successives ayant des entêtes HD 1, HD 2, HD 3, HD 4 qui sont identiques. Chaque cellule transporte 32 octets successifs et comporte5 12 octets vides en fin de cellule. Par exemple, la cellule composite C Cl transporte 32 octets Si,, 532 représentant respectivement un échantillon des 32 premières voies synchrones par le multiplex synchrone SM 1 Lorsque la cellule C Cl a atteint le centre de commutation asynchrone AE 1, ces octets ne sont plus susceptibles d'être acheminés par une même voie logique car ils doivent être séparés pour être acheminés vers les centres de commutation AE 2, SE 3, SE 2, selon les cas La cellule composite C Cl est alors transformée en trois15 cellules S Ci, SC 2, SC 3, correspondant à trois voies logiques d'acheminement respectivement vers les centres de commutation AE 2, SE 3, SE 2. Par exemple, les octets 52, 53,, 519, 524, 525, 526, qui sont destinés au centre de commutation AE 2 sont placés dans une cellules S Ci comportant une en-tête HD 4 désignant une voie logique reliant par exemple le centre AE 1 au centre AE 2 Les octets 55, 56,, 527, 528, 529, 531 qui sont destinés au centre de commutation SE 3 sont placés dans une cellule SC 2 munie d'une entête HD 5 désignant une25 voie logique reliant le centre AE 1 au centre SE 3 Les octets 510, 515, 517, 520, 522, 523, 532 qui sont destinés au centre SE 2, sont placés dans une cellule SC 3 munie d'une entêtre HD 6 désignant une voie logique reliant le centre AUE au centre SE 2.30 Une variante de réalisation peut consister à mettre trois trames successives dans deux cellules successives, puisque 96 octets ont exactement la place nécessaire dans les 2 X 48 octets de charge utile de deux cellules. La cellule composite CC est acheminée dans le réseau de connexion ATMS vers le multiplex AM 6 pour la transmettre à l'unité d'interfonctionnement IWU L'unité IWU restitue trois cellules S Ci, SC 2, SC 3, sur le multiplex asynchrone AM 5 Ces trois cellules comportent respectivement les octets ayant pour destination: le centre de commutation asynchrone AE 2, le centre de commutation synchrone SE 3, et le centre de 5 commutation synchrone SE 2. Ce sont encore des cellules composites, mais qui supportent généralement moins de voies synchrones que la cellule composite CC 1 Chacune comporte dans son en-tête un identificateur de faisceau virtuel et un identificateur de10 circuit virtuel Les en-têtes des trois cellules S Ci, SC 2, SC 3 identifient trois voies logiques différentes correspondant respectivement aux trois destinations. Le réseau de connexion ATM achemine alors ces cellules respectivement vers ces destinations La cellule SC 3 ne sort pas du centre AE 1 Elle est reconvertie sous la forme d'une trame synchrone SF par le dispositif de décellulisation DD 2 pour être acheminable sur le multiplex synchrone SM 2, à destination du centre SE 2 Par contre, les cellules S Cl et SC 2 sortent effectivement du centre AE 1 et sont transmises20 jusqu'à leurs destinations respectives La cellule SC 2 est reconvertie sous la forme d'une trame du multiplex asynchrone SM 3, au moment o elle arrive près du centre de commutation synchrone SE 3, au moyen du dispositif de décellulisation DD 3.25 Le dispositif d'interfonctionnement IWU est un dispositif connu car il est déjà utilisé comme passerelle entre un réseau de télécommunication à voie synchrone et un réseau de télécommunication à voie asynchrone, et il est décrit par exemple dans la demande de brevet français no 230 655 794 Dans l'application décrite ci-dessus, il y a un seul dispositif d'interfonctionnement IWU pour permettre la transmission de voies synchrones d'un centre de commutation synchrone S El vers plusieurs centres de commutation synchrones ou asynchrones, alors que35 classiquement une passerelle comportant un dispositif d'interfonctionnement est nécessaire pour chaque couple constitué d'un centre de commutation asynchrone et d'un centre de commutation synchrone, devant communiquer Il apparaît donc que l'utilisation de dispositifs de cellulisation et de dispositifs de décellulisation selon 5 l'invention permet l'interfonctionnement d'un plus grand nombre de centres de commutation, pour dispositif donné d'interfonctionnement. La figure 10 représente le schéma synoptique d'un second exemple CD 2 de réalisation du dispositif de cellulisation selon l'invention Cet exemple de réalisation est plus particulièrement destiné à recevoir le multiplex synchrone SM 1 et à émettre le multiplex asynchrone A Ml mentionné sur la figure 8 Il reçoit donc 128 octets SI, 5128, par période de 125 micro-secondes. Il comporte: une mémoire d'entrée IM 2 ayant une capacité de 128 octets et qui est du type premier entré-premier sorti; un circuit d'adressage de lecture AC 1; un circuit d'adressage d'écriture AC 2; une mémoire HM pour stocker quatre en-têtes HD 1, , HD 4 constituées chacune de 5 octets; un microprocesseur MP 3 associé à une mémoire de programmes PM 3, et couplé à un bus de commande CB 3; un multiplexeur M 5 comportant deux entrées de données et une sortie, et ayant une entrée de commande couplée au bus CB 3 par une interface non représentée. Le microprocesseur MP 3 et la mémoire de programmes PM 3 jouent le rôle d'un séquenceur commandant: les mémoires IM 2, HM, les circuits d'adressage AC 1, AC 2, et le30 multiplexeur M 5, via le bus de commande CB 3 Le circuit d'adressage d'écriture AC 2 fournit des adresses d'écriture pour inscrire successivement 128 octets de données dans la mémoire IM 2 au cours de chaque période de trame du multiplex synchrone SM 1 Pour constituer une première cellule35 composite SC 1, le circuit d'adressage en lecture AC 1 fournit tout d'abord cinq adresses successives à la mémoire HM pour lire les cinq octets constituant l'en-tête HD 1 de la cellule Ccl, puis il fournit 32 adresses successives à la mémoire IM 2 pour lire les 32 premiers octets de la trame qui est stockée dans cette mémoire Ces opérations de lecture sont 5 réalisées au rythme de 155 Mb/s. Une première entrée du multiplexeur M 5 est reliée à une sortie de la mémoire HM Une seconde entrée du multiplexeur M 5 est reliée à une sortie de la mémoire IM 2. La sortie du multiplexeur M 5 constitue la sortie du10 dispositif de cellulisation CD 2 Pendant une première phase, le multiplexeur M 5 est commandé par le microprocesseur MP 3 pour transmettre l'en-tête fournie par la mémoire HM, puis pendant une seconde phase il est commandé pour transmettre les octets de charge utile fournis par la mémoire IM 2 La15 même séquence d'opérations est répétée pour émettre ensuite des cellules composites CC 2, CC 3, et CC 4 permettant de transmettre l'ensemble des 128 octets d'une trame du multiplex SM 1. La figure 11 représente le schéma synoptique d'un second exemple, DD 2, de réalisation du dispositif de décellulisation selon l'invention, qui est plus particulièrement adapté pour être utilisé dans le centre de commutation asynchrone AE 1 représenté sur la figure 8 Il reçoit sur une entrée le multiplex asynchrone AM 4 ayant un25 débit de 155 Mb/s et restitue un multiplex synchrone SM 2 ayant un débit de 8 Mb/s, organisé en trames de 128 octets. Il comporte: une mémoire FI 5 ayant la capacité nécessaire pour stocker quatre paquets de 32 octets, qui sont les octets de données transportables par les quatre cellules CC 1, CC 2, CC 3, CC 4; une mémoire HM', accessible par le contenu, et permettant de reconnaître chacune des quatre en-têtes HD 1, HD 2, HD 3, HD 4; un circuit d'adressage d'écriture AC 3; un circuit d'adressage de lecture AC 4; un microprocesseur MP 4, associé à une mémoire de programme PM 4, et couplé à un bus de commande CB 4, pour constituer un séquenceur commandant le fonctionnement de 5 l'ensemble du dispositif de décellulisation DD 2. Le microprocesseur MP 4 commande les mémoires FI 5, HM', et les circuits d'adressage AC 3 et AC 4 via le bus CB 4. La mémoire FI 5 possède une entrée de données reliée au multiplex asynchrone AM 4 pour recevoir la charge utile des cellules En l'occurence, chaque cellule comporte systématiquement 32 octets de données et 16 octets vides dans sa charge utile Les octets vides ne sont pas inscrits dans la mémoire FI 5 La mémoire HM' possède une entrée de données reliée au multiplex AM 4 pour détecter l'arrivée de15 l'une des en-têtes attendues Cette entrée permettant une comparaison avec chacune des quatre en-têtes attendues Une sortie de la mémoire HM' fournit un mot binaire indiquant la détection de l'une de ces en-têtes Cette sortie est reliée à une entrée de commande du circuit d'adressage AC 3 pour lui commander de commencer à fournir une suite de 32 adresses, à partir de l'adresse correspondant à l'en-tête détectée. Cette suite d'adresses est appliquée à une entrée d'adresse d'écriture de la mémoire FI 5 pour inscrire dans cette mémoire les 32 octets de la charge utile de la cellule dont25 l'en-tête a été détectée Cette écriture est réalisée au rythme de 155 Mb/s. Le circuit d'adressage de lecture AC 4 fournit une suite de 128 adresses à une entrée d'adresse de lecture de la mémoire FI 5, à un rythme de 8 Mb/s pour lire les 12830 octets de charge utile des cellules composites CC 1, CC 2, CC 3, CC 4, et constituer ainsi une trame du multiplex synchrone SM 2. REVENDICATIONS 1) Dispositif de cellulisation de voies numériques synchrones, dans des cellules de transfert en mode asynchrone, ces voies synchrones étant supportées par des 5 multiplex synchrones organisés en trames récurrentes ayant une période de trame fixée et qui sont découpées en intervalles de temps ayant des durées fixées, un échantillon de chaque voie étant représenté par un mot binaire placé dans un intervalle de temps occupant une position fixe dans10 la trame; caractérisé en ce qu'il comporte des moyens (CD 1; CD 2) pour placer dans une même cellule, support d'une voie logique, des mots binaires représentant respectivement une pluralité de voies synchrones différentes (chi, ch 2, ch 3 a,15 ch 3 b,), susceptibles d'être supportées par cette voie logique. 2) Dispositif de cellulisation selon la revendication 1, caractérisé en ce que les mots binaires mis dans une même cellule représentent des échantillons d'une pluralité de voies (a, bi, b 2, b 3, e, c,) supportées par des multiplex synchrones distincts (PCM nol, 2,, P). 3) Dispositif de cellulisation selon la revendication 1, caractérisé en ce que les mots binaires mis dans une même cellule représentent des échantillons d'une pluralité de voies synchrones (Si,, 532) supportées par au moins une trame (SM 1) appartenant à un seul multiplex synchrone (PC Me). 4) Dispositif de décellulisation de voies numériques synchrones placées par le dispositif de cellulisation selon la revendication 1 dans des cellules de transfert en mode asynchrone, chaque cellule transportant une suite de mots binaires représentant chacun un échantillon d'une voie synchrone; caractérisé en ce qu'il comporte: des moyens (DD 1;DD 2) pour35 extraire de chaque cellule des mots binaires à des emplacements prédéterminés au moment de la cellulisation, et correspondant respectivement à des voies synchrones différentes; et pour reconstituer au moins un multiplex temporel synchrone (PCMS nol,, N 064) constitué de trames récurrentes ayant une période de trame fixée, chaque trame5 étant constituée d'intervalles de temps ayant des durées fixées et supportant respectivement ces voies synchrones, en plaçant dans ces intervalles de temps les mots binaires correspondant respectivement à ces voies synchrones. 5) Dispositif de décellulisation selon la revendication 4, pour décelluliser des voies synchrones cellulisées par le dispositif selon la revendication 2, caractérisé en ce qu'il comporte des moyens (DD 1) pour reconstituer pendant chaque période de trame, plusieurs trames correspondant respectivement à plusieurs multiplex15 synchrones différents (ATMS N O l, , n 4). 6) Dispositif de décellulisation selon la revendication 4, pour décelluliser des voies synchrones cellulisées par le dispositif selon la revendication 3, caractérisé en ce qu'il comporte des moyens (DD 2) pour20 reconstituer, pendant chaque période de trame, une seule trame correspondant à un seul multiplex synchrone (SM 2). 7) Centre de commutation de voies numériques synchrones (S Eo), ces voies synchrones étant supporées par des multiplex synchrones organisés en trames récurrentes25 ayant une période de trame fixée, et étant découpées en intervalles de temps ayant des durées fixées, un échantillon de chaque voie étant représenté par un mot binaire placé dans un intervalle de temps occupant une position fixe dans la trame; 30 caractérisé en ce qu'il comporte des unités (U Re) de raccordement de multiplex synchrones entrants (CP Me nl,, p), comportant un dispositif de cellulisation selon l'une des revendications 1 ou 2; des unités (U Rs) de raccordement de multiplex synchrones sortants (CP Ms N l,, p), comportant chacune un dispositif de décellulisation selon l'une des revendications 4 ou 5; un réseau de connexion (ACN) à mode de transfert asynchrone, établissant des connexions entre les unités de raccordement de multiplex synchrones entrants et les unités de raccordement de multiplex synchrones sortants, pour acheminer les cellules supportant les voies asynchrones. 8) Centre de commutation de voies numériques asynchrones (A El), permettant d'acheminer vers d'autres centres de commutation (AE 2, SE 3, SE 2) des cellules produites par un dispositif de cellulisation (CD 2), selon l'une des revendications 1 à 3, ces celllules supportant donc des mots binaires représentant respectivement une pluralité de voies asynchrones différentes; ce centre de15 commutation (A Ei) comportant un réseau de connexion (ATMS) à mode de transfert asynchrone, muni de plusieurs accès pour des voies numériques asynchrones; et étant caractérisé en ce qu'il comporte, relié à l'un de ses accès, des moyens (IWU) pour:20 recevoir des cellules (CCI) supportant des mots binaires représentant respectivement une pluralité de voies synchrones différentes (si,, S 32); extraire de ces cellules (C Cl) les mots binaires qu'elles supportent; et placer dans plusieurs cellules distinctes (C 51, C 52, C 53) supportant des voies logiques distinctes les mots binaires extraits représentant respectivement des échantillons de voies synchrones différentes qui ne sont pas susceptibles d'être supportées par une même voie logique.