FR 2703543 A1 19941007 FR 9303768 A 19930331 Dispositif d'alignement de signaux générés par un composant électronique intégré. Le domaine de l'invention est celui des échanges de données entre des modules, ou composants, électroniques placés sur un même circuit imprimé, ces échanges étant gérés par une horloge d'échange unique fournie à l'ensemble des composants électroniques mis en jeu. Plus précisément, l'invention concerne l'alignement de signaux générés par un composant électronique En d'autres termes, l'invention concerne un dispositif destiné à garantir une phase sensiblement fixe par rapport à une horloge d'échange à des signaux de données générés par des moyens logiques d'émission d'un composant électronique. L'invention s'applique particulièrement aux cas o l'horloge d'échange possède une fréquence très élevée, par exemple égale à 155 M Hz. D'une façon générale, l'échange de données entre un premier composant électronique (appelé composant émetteur) et un second composant électronique (appelé composant récepteur) se déroule de la façon suivante: des moyens logiques d'émission, situés dans le composant émetteur, génèrent des signaux de données à partir de données à émettre d'une part et d'une horloge d'échange d'autre part; puis ces signaux de données sont transmis au composant récepteur; enfin, des moyens logiques de réception, situés dans le composant récepteur, extraient les données contenues dans les signaux de données reçus en utilisant la même horloge d'échange que celle utilisée par le composant émetteur. Par ailleurs, dans un circuit intégré, la phase des signaux de données générés peut varier du simple au triple, notamment en raison des dispersions possibles de temps de propagation des couches logiques des composants électroni- ques Pour chaque composant, ces dispersions sont fonction des paramètres technologiques de ce composant (à savoir son procédé de fabrication) et des conditions d'utilisation de ce composant (à savoir sa tension d'alimentation et sa température). Cette variation (ou dispersion) de la phase des signaux de données générés n'a aucune conséquence pour les échanges de données entre composants, à condition que la phase par rapport à l'horloge d'échange des signaux de données générés reste toujours inférieure à la période de l'horloge d'échange En effet, si cette condition est vérifiée, le résultat de l'échantillonnage, dans un composant récepteur, des signaux de données par l'horloge d'échange est correct. Au contraire, dans le cas des liaisons rapides (c'est-à-dire le cas d'échange de données entre un composant émetteur et un composant récepteur avec une horloge d'échange de fréquence très élevée), cette dispersion de la phase des signaux de données générés par le composant émetteur devient gênante. En effet, dans ce cas, la phase des signaux de données générés peut, selon les instants, être inférieure ou supérieure à la période de l'horloge d'échange Par conséquent, les signaux de données reçus par le composant récepteur ne sont pas garantis En d'autres termes, les données extraites de ces signaux de données reçus (par échantillonnage avec l'horloge d'échange) peuvent ne pas être identiques aux données émises par le composant émetteur. Il existe plusieurs solutions connues visant à pallier cet inconvénient majeur des liaisons rapides entre circuits. Une première solution connue consiste à paralléliser les données et transmettre simultanément plusieurs signaux de données De cette façon, la vitesse de transmission des données, et donc la fréquence de l'horloge d'échange, peut être réduite. Cette première solution connue présente plusieurs inconvénients En effet, la parallélisation des données entraîne une augmentation du nombre de broches d'entrée et de sortie sur les composants émetteur et récepteur Une telle augmentation du nombre de broches amène à choisir, pour les composants, un conditionnement plus grand et donc plus cher. De plus, cette parallélisation de données tend à accroître la complexité des composants (et notamment des moyens logiques compris dans ces composants), la surface et le coût de ces composants étant par conséquent également augmentés. Une seconde solution connue consiste à caler au mieux, dans le composant récepteur, les signaux de données reçus et l'horloge d'échange, de façon à garantir l'échantillonnage de ces signaux de données. Or, un tel calage suppose une mesure préalable de la phase des signaux de données par rapport à l'horloge d'échange, cette mesure préalable permettant par la suite d'ajuster la phase à une valeur garantissant l'échantillonnage correct des signaux de données par l'horloge d'échange. Une telle démarche est très coûteuse et ne peut en aucun cas faire l'objet d'un développement industriel. Une troisième solution connue consiste à mettre en oeuvre une boucle à verrouillage de phase (ou PLL (pour "Phase Locked Loop" en anglo-saxon)) dans le composant émetteur, afin de garantir une phase fixe à l'horloge d'échange utilisée par les moyens logiques d'émission de ce composant émetteur. Cette troisième solution connue présente également plusieurs inconvé- nients En effet, l'utilisation d'une PLL nécessite l'utilisation de composants extérieurs (tels que des capacités, des résistances et des lignes à retard), et, par conséquent, l'emploi de broches supplémentaires. De plus, les PLL introduisent de la gigue dans les signaux de données émis et réduisent donc les possibilités d'échantillonnage dans les composants récepteurs. Enfin, la réalisation d'une PLL demande l'intégration de fonctions analogiques difficiles à mettre en oeuvre avec la technologie généralement utilisée, à savoir la technologie CMOS. L'invention a notamment pour objectif de pallier ces différents inconvé- nients de l'état de la technique. Plus précisément, un objectif de l'invention est de fournir un dispositif destiné à garantir une phase sensiblement fixe par rapport à une horloge d'échange à des signaux de données générés par des moyens logiques d'émission d'un composant électronique. L'invention a également pour objectif de fournir un tel dispositif ne nécessitant aucune augmentation du nombre de broches sur les composants électroniques (que ce soient des broches d'entrée, de sortie, ou encore destinées à recevoir des composants extérieurs). Un autre objectif de l'invention est de fournir un tel dispositif qui soit peu coûteux et qui puisse être intégré industriellement au composant électronique dont il garantit la phase des signaux de données en sortie. Un objectif complémentaire de l'invention est de fournir un tel dispositif qui ne nécessite aucune intégration de fonctions analogiques. Ces objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints selon l'invention à l'aide d'un dispositif d'alignement de signaux, destiné à garantir une phase sensiblement fixe, par rapport à une horloge d'échange, à des signaux de données générés par des moyens d'émission d'un composant électronique, ledit dispositif comprenant: des moyens de transcodage associant à au moins un paramètre affectant les temps de propagation à l'intérieur dudit composant électronique une durée de déphasage sensiblement proportionnelle auxdits temps de propagation; et des moyens de déphasage permettant de déphaser ladite horloge d'échange d'une durée égale à ladite durée de déphasage, et délivrant une horloge d'échange déphasée, ladite horloge d'échange déphasée étant utilisée par lesdits moyens d'émission pour générer lesdits signaux de données. Ainsi, l'horloge d'échange subit un retard (ou déphasage) avant d'être utilisée, par les moyens logiques d'émission du composant électronique, pour générer les signaux de données, ce retard étant fonction d'au moins un paramètre d'utilisation du composant électronique. De cette façon, même pour une fréquence d'horloge d'échange très élevée, la phase des signaux de données est sensiblement fixe par rapport à l'horloge d'échange En tout état de cause, même si, malgré la correction apportée par le dispositif selon l'invention, la phase des signaux de données peut varier légèrement entre une valeur minimale et une valeur maximale, un changement de valeur de ces signaux de données est toujours situé entre deux mêmes fronts d'horloge d'échange, quelle que soit la valeur réelle (minimale ou maximale) de la phase. En d'autres termes, on retarde d'autant plus l'horloge d'échange que le composant est rapide (c'est-à-dire que le temps de propagation à l'intérieur de ce composant est faible). Ceci permet d'être certain que l'échantillonnage des signaux de données par l'horloge d'échange (dans le composant récepteur) donne des valeurs de données identiques quels que soient les paramètres technologiques et les conditions d'utilisation du composant émetteur. Avantageusement, le ou lesdits paramètres affectant les temps de propaga- tion à l'intérieur dudit composant électronique appartiennent au groupe comprend le processus de fabrication du composant la température du composant; la tension d'alimentation du composant. Dans un mode de réalisation avantageux, le dispositif selon l'invention tient compte des variations de ces trois types de paramètres. Dans un mode de réalisation avantageux de l'invention, le dispositif selon l'invention comprend également des moyens d'évaluation du ou desdits paramètres affectant les temps de propagation à l'intérieur du composant électronique, lesdits moyens d'évaluation délivrant auxdits moyens de transcodage une valeur de rapidité dudit composant inversement proportionnelle aux temps de propagation à l'intérieur dudit composant. De tels moyens d'évaluation temps réel sont notamment décrits dans la demande de brevet conjointe intitulée "Dispositif d'évaluation d'un coefficient affectant les temps de propagation à l'intérieur d'un circuit intégré logique" et déposée au nom des mêmes déposants. Appliqué à un composant émetteur, ce dispositif d'évaluation délivre une valeur binaire fonction des paramètres technologiques et des conditions d'utilisation de ce composant, cette valeur étant proportionnelle à la rapidité du composant (c'est-à-dire inversement proportionnelle aux temps de propagation à l'intérieur du composant). Dans un mode de réalisation préférentiel de l'invention, lesdits moyens de transcodage mettent en oeuvre une loi de transcodage visant à compenser au moins l'un des types de dispersion de temps de propagation suivants: les dispersions de temps de propagation affectant ladite horloge d'échange avant qu'elle n'arrive audit dispositif; les dispersions de temps de propagation induites par lesdits moyens de déphasage; les dispersions de temps de propagation induites par lesdits moyens logiques d'émission du composant électronique. Une telle loi de transcodage est par exemple déterminée à partir de résultats de simulations exécutées en temps de propagation maximal puis en temps de propagation minimal. Avantageusement, lesdits moyens de transcodage comprennent soit une mémoire morte; soit un réseau programmable intégré. Préférentiellement, lesdits moyens de déphasage comprennent des moyens de génération d'une pluralité d'horloges décalées, chacune desdites horloges étant décalée d'une durée distincte par rapport à ladite horloge d'échange; des moyens de multiplexage recevant en entrée ladite pluralité d'horloges décalées et délivrant en sortie ladite horloge d'échange déphasée, lesdits moyens de multiplexage étant commandés par une information de commande de façon à sélectionner l'horloge décalée présentant le déphasage par rapport à l'horloge d'échange le plus proche de ladite durée de déphasage, et ledit dispositif comprend des moyens de décodage générant ladite information de commande desdits moyens de multiplexage, la valeur de ladite information de commande étant choisie en fonction de ladite durée de déphasage, le nombre de valeurs possibles de ladite information de commande étant égal au nombre d'horloges décalées en entrée desdits moyens de multiplexage. Ainsi, les différentes valeurs de l'horloge d'échange déphasée sont obtenues par commutation de différentes horloges déphasées entre elles. Par ailleurs, les moyens de multiplexage sont par exemple du type décrit dans la demande de brevet conjointe intitulée "Multiplexeur N entrées / 1 sortie,du type recevant en entrée N signaux d'horloge de même fréquence et déphasés les uns par rapport aux autres" et déposée au nom des mêmes déposants. Un tel multiplexeur d'horloges rapides garantit la sélection sans parasite (ou glitch) d'une horloge rapide parmi une pluralité d'horloges rapides décalées. De façon avantageuse, lesdits moyens de génération comprennent une pluralité de déphaseurs élémentaires câblés en série et déphasant chacun d'une durée élémentaire, lesdites horloges décalées étant déphasées entre elles deux par deux de ladite durée élémentaire. On détermine par exemple la durée élémentaire de façon que l'horloge la plus décalée assure, en temps de propagation minimal, le retard maximal garantissant la phase fixe des signaux de données par rapport à l'horloge d'échange. Avantageusement, le dispositif selon l'invention comprend des moyens de modification progressive de ladite durée de déphasage, lesdits moyens de modification progressive générant une nouvelle durée de déphasage modifiée égale: au résultat de l'addition d'une durée de progression prédéterminée et de la durée de déphasage modifiée précédente, lorsque ladite durée de déphasage modifiée précédente est inférieure à la durée de déphasage fournie par lesdits moyens de transcodage, au résultat de la soustraction de ladite durée de progression prédéterminée de la durée de déphasage modifiée précédente, lorsque ladite durée de déphasage modifiée précédente est supérieure à la durée de déphasage fournie par lesdits moyens de transcodage; à ladite durée de déphasage modifiée précédente, lorsque ladite durée de déphasage modifiée précédente est égale à la durée de déphasage fournie par lesdits moyens de transcodage. De cette façon, on limite les sauts de phase sur l'horloge d'échange déphasée. Ainsi, dans le cas o les moyens de déphasage comprennent un multi- plexeur d'horloges rapides décalées, le multiplexage sans parasite est facilité. Préférentiellement, ladite durée de progression prédéterminée est égale à ladite durée élémentaire. Le dispositif selon l'invention peut, par exemple, être mis en oeuvre pour une fréquence de ladite horloge d'échange sensiblement égale à 166 M Hz. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre d'exemple indicatif et non limitatif, et des dessins annexés, dans lesquels la figure 1 présente un schéma logique simplifié présentant un échange de données entre un composant électronique émetteur et un composant électronique récepteur, le composant électronique émetteur comprenant un dispositif selon l'invention; la figure 2 présente des exemples de chronogrammes présentant * l'horloge d'échange; * les signaux de données générés par un composant électroni- que de l'état de la technique, d'une part en temps de propagation minimal et d'autre part en temps de propaga- tion maximal; * les signaux de données générés par un composant électroni- que comprenant un dispositif selon l'invention, d'une part en temps de propagation minimal et d'autre part en temps de propagation maximal; la figure 3 présente un schéma logique simplifié d'un mode de o réalisation d'un dispositif selon l'invention tel que présenté sur la figure 1; la figure 4 présente des exemples de chronogrammes des signaux apparaissant sur la figure 3. L'invention concerne donc un dispositif destiné à être mis en place dans un composant électronique émetteur afin de garantir une phase sensiblement fixe par rapport à une horloge d'échange à des signaux de données générés par ce composant électronique émetteur. La figure 1 présente un schéma logique simplifié présentant un échange de données entre un tel composant émetteur 11 et un composant récepteur 12 Ces deux composants 11, 12, placés sur un même circuit imprimé, échangent ces données sous forme de signaux de données 13. Plus précisément, le dispositif selon l'invention 15 reçoit une horloge d'échange 14 et délivre une horloge d'échange déphasée 16 Cette horloge d'échange déphasée 16 est utilisée par des moyens logiques 17 d'émission du composant émetteur 11 pour générer des signaux de données 13. Ces signaux de données 13 sont reçus par le composant récepteur 12 et des moyens logiques 18 de réception, placés dans ce composant récepteur 12, en extraient les données en utilisant l'horloge d'échange 14. La durée du déphasage appliqué à l'horloge d'échange 14 afin d'obtenir l'horloge d'échange déphasée 16 est proportionnelle aux temps de propagation à l'intérieur du composant émetteur 11, et garantit aux signaux de données 13 une phase sensiblement fixe par rapport à l'horloge d'échange 14. Ainsi, les moyens logiques 18 de réception (placés dans le composant récepteur 12) peuvent effectuer une extraction correcte des données contenues dans les signaux de données 13 En effet, une telle extraction, qui consiste généralement à échantillonner les signaux de données 13 sur les fronts montants de l'horloge d'échange 14, n'est possible que si les valeurs prises par les signaux de données (à savoir " O t"ou " 1 ")lors de chaque front montant d'horloge d'échange sont garanties. Le dispositif selon l'invention 15 vise précisément à apporter une telle garantie. Les exemples de chronogranimes présentés sur la figure 2 permettent de mieux comprendre un des problèmes auxquels le dispositif selon l'invention apporte une solution. Sur cette figure 2, on a représenté: un chronogramme 21 représentant l'horloge d'échange deux chronogrammes 22, 23 représentant les signaux de données générés par un composant émetteur de l'état de la technique (c'est- à-dire un composant émetteur dont les moyens logiques d'émission utilisent directement l'horloge d'échange pour générer les signaux de données) en temps de propagation minimal et en temps de propagation maximal respectivement; deux chronogrammes 24, 25 représentant les signaux de données générés par un composant émetteur comprenant un dispositif selon l'invention (c'est- à-dire un composant émetteur dont les moyens logiques d'émission utilisent horloge d'échange déphasée au lieu de l'horloge d'échange pour générer les signaux de données) en temps de propagation minimal et en temps de propagation maximal respectivement. Sur chacun des chronogrammes 22 à 25 représentant des signaux de données générés, il existe un instant 26 de changement d'état. Par souci de simplification, on suppose dans la suite de la description que les valeurs des signaux de données avant et après l'instant 26 de changement d'état sont respectivement " O "et " 1 ". Comme on le voit avec le couple de chronogrammes référencés 22, 23, dans le cas de signaux générés par un composant de l'état de la technique, l'instant 26 de changement d'état n'est pas toujours situé entre les deux mêmes fronts montants successifs de l'horloge d'échange. Avec un temps de propagation minimal Tn 1,,, (chronogramme 22), on obtient, après échantillonnage lors des deux fronts successifs référencés 26, 27, la suite de valeurs " 11 ". Au contraire, avec un temps de propagation maximal Tmaxi, (chronogramme 23), on obtient, après échantillonnage lors des deux mêmes fronts successifs 26, 27, la suite de valeurs " 01 ". Il est clair sur cet exemple que les valeurs prises par les signaux de données ne sont pas garanties lors de l'échantillonnage Ceci est dû au fait que la période de l'horloge d'échange étant très faible, le temps de propagation peut être inférieur ou supérieur à cette période. Par contre, comme on le voit avec le couple de chronogrammes référencés 24, 25, dans le cas de signaux générés à partir d'une horloge d'échange déphasée par un dispositif selon l'invention, l'instant 26 de changement d'état est toujours situé entre les deux mêmes fronts montants successifs d'horloge d'échange. Dans ce cas, que le temps de propagation soit minimal Tmi,2 (chrono- gramme 24) ou maximal T,X 2 (chronogramme 25), on obtient, après échantillon- nage lors des deux fronts successifs 26, 27, la suite de valeurs " 01 ". Le principe de l'invention consiste donc à tenir compte de la valeur du temps de propagation Pour cela, on retarde l'horloge d'échange proportionnelle- ment à cette valeur de temps de propagation, de façon que la phase des signaux de données soit sensiblement fixe par rapport à l'horloge d'échange En tout état de cause, une éventuelle variation de cette phase doit être suffisamment faible pour que, quelle que soit la valeur du temps de propagation, les différents instants possibles de changement d'état (correspondant aux différentes valeurs du temps de propagation) soient toujours situés entre les deux mêmes fronts successifs de l'horloge d'échange. La figure 3 présente un schéma logique simplifié d'un mode de réalisation d'un dispositif selon l'invention tel que présenté sur la figure 1. Selon ce mode de réalisation, le dispositif comprend: des moyens 31 de division (notés DIVISEUR) de l'horloge d'échange 14 (notée CKIN); des moyens 32 d'évaluation (notés MESTECH) des paramètres affectant les temps de propagation à l'intérieur du composant électronique d'émission dans lequel est placé le dispositif selon l'invention; des moyens 33 de transcodage (notés TRANSCOD) permettant de calculer une durée de déphasage proportionnelle aux temps de propagation; des moyens 34 de modification progressive (notés PROGRES 51) de la durée de déphasage; des moyens 35 de décodage (notés DECOD 5 X 32) générant une information de commande fonction de la durée de déphasage; des moyens 36 de génération (notés DEPHASCLOCK) d'une pluralité d'horloges décalées; des moyens 37 de multiplexage (notés MUX 532 X 1) permettant de sélectionner une des horloges décalées en fonction de l'information de commande générée par les moyens 35 de décodage, l'horloge décalée sélectionnée correspondant à l'horloge d'échange déphasée 16 (notée CKOUT). Les moyens 31 de division de l'horloge d'échange 14, par exemple constitués de cellules compteurs synchrones, génèrent les différents signaux d'horloge nécessaires au dispositif Dans le mode de réalisation présenté, les cinq horloges nécessaires au dispositif, notées CK 4 B, CK 8, CK 16, CK 16 B et CK 128, correspondent à l'horloge d'échange 14 respectivement divisée par 4 et inversée, divisée par 8, divisée par 16, divisée par 16 et inversée, et divisée par 128. Les moyens 32 d'évaluation des paramètres affectant les temps de propagation à l'intérieur du composant sont du type décrit dans la demande de brevet conjointe intitulée "Dispositif d'évaluation d'un coefficient affectant les temps de propagation à l'intérieur d'un circuit intégré logique" et déposée au nom des mêmes déposants. A partir des deux horloges CK 8 et CK 4 B de même phase et dont le rapport des deux périodes est égal à deux, ces moyens 32 d'évaluation délivrent aux moyens 33 de transcodage une valeur Cl 4:0 l de rapidité du composant qui est inversement proportionnelle aux temps de propagation à l'intérieur du composant. Les paramètres affectant les temps de propagation ainsi pris en compte sont le processus de fabrication du composant la température du composant; la tension d'alimentation du composant. Ainsi, plus le composant est rapide (c'est-à-dire plus les temps de propagation sont courts), plus la valeur Cl 4:0 l est importante Dans cet exemple, la valeur Cl 4:0 l est une valeur moyenne codée sur 5 éléments binaires et générée à la fréquence de l'horloge CK 128. Dans ce mode de réalisation, cette valeur Cl 4:0 l représente, avant transcodage, le nombre de décalages (d'une durée élémentaire) que doit subir l'horloge d'échange 14 pour avoir une phase fixe par rapport aux signaux de données émis par le composant. Enfin, ces moyens 32 d'évaluation délivrent également une information MESOK indiquant si la valeur Cl 4:0 l fournie est correcte. Les moyens 33 de transcodage reçoivent la valeur Cl 4:0 l et la transcodent en une autre valeur Dl 4:0 l visant à compenser des distorsions de temps de propagation. Ce transcodage est effectué à l'aide d'une loi de transcodage et les distorsions de temps de propagation compensées sont, par exemple, celles: de l'horloge d'échange CKIN avant qu'elle n'arrive au dispositif selon l'invention; induites par les moyens 37 de multiplexage d'horloges décalées induites par les moyens logiques d'émission du composant électroni- que. Cette loi de transcodage peut être déterminée de la façon suivante des simulations sont exécutées, en temps de propagation maximal puis en temps de propagation minimal, afin de déterminer le nombre de décalages à ajouter aux valeurs Cl 4:0 l correspondant à ces deux cas; à partir de ces deux nombres de décalage correspondant aux temps de propagation minimal et maximal, on en déduit la loi de transco- dage. Selon un premier montage, les moyens 33 de transcodage comprennent une mémoire morte du type ROM, avec les valeurs Cl 4:0 l possibles en adresses et les valeurs Dl 4:0 l possibles en sortie. Selon un second montage, les moyens 33 de transcodage comprennent un réseau programmable intégré Ce réseau peut, par exemple, être préinitialisé dans le composant, puis reprogrammé lorsque le composant est effectivement mis en oeuvre, afin de corriger d'éventuelles dispersions supplémentaires ou encore affiner la compensation mise en oeuvre. Par exemple, la loi de transcodage visant à compenser uniquement la dispersion des moyens 37 de multiplexage est Y 2 = 2 Y 1 6 si Y 1 26 Y 2 = 6 si Y 1 Y 2 la valeur Dl 4:0 l transcodée. Comme la valeur Cl 4:0 l, la valeur Dl 4:0 l transcodée est générée à la fréquence de l'horloge CK 128. A une fréquence (à savoir celle de l'horloge CK 16 dans cet exemple) plus rapide que la fréquence de génération de la valeur transcodée (à savoir la fréquence de l'horloge CK 128 dans cet exemple), les moyens 34 de modification progressive génèrent une nouvelle valeur transcodée modifiée El 4:0 l égale à la valeur transcodée modifiée précédente: incrémentée de 1, si la valeur transcodée modifiée précédente est inférieure à la valeur transcodée reçue; décrémentée de 1, si la valeur transcodée modifiéeprécédente est supérieure à la valeur transcodée reçue; telle quelle, si la valeur transcodée modifiée précédente est égale à la valeur transcodée reçue. Ainsi, la valeur transcodée modifiée El 4:0 l ne varie, au maximum, que de + 1 ou -1. Par conséquent, la durée de déphasage appliqué à l'horloge d'échange ne varie, au maximum, que d'une durée élémentaire De cette façon, on évite de générer des sauts de phase d'amplitude élevée sur l'horloge d'échange déphasée 16. Les moyens 35 de décodage reçoivent la valeur transcodée modifiée El 4:0 l et génèrent une information de commande. Dans le mode de réalisation présenté, la valeur transcodée modifiée El 4:0 l est codée sur 5 éléments binaires et il existe donc 32 états distincts possibles En sortie des moyens 35 de décodage, il existe autant de signaux de commande DECBl 31:0 l (à savoir 32) que d'états distincts possibles de la valeur transcodée modifiée El 4:0 l et chaque signal de commande correspond à un état distinct de la valeur transcodée modifiée. La génération de l'information de commande consiste à mettre à l'état actif uniquement le signal de commande correspondant à l'état de la valeur transcodée modifiée El 4:01. Les moyens de génération d'une pluralité d'horloges décalées reçoivent en entrée l'horloge d'échange CKIN et délivrent en sortie 31 horloges Al 31: 1 l décalées entre elles deux par deux d'une durée élémentaire et d'un nombre entier (compris entre 1 et 31) de durées élémentaires par rapport à l'horloge d'échange CKIN. Les moyens 36 de génération comprennent, par exemple, une pluralité ( 31 dans cet exemple) de déphaseurs élémentaires câblés en série et déphasant chacun de la durée élémentaire. Ainsi, en prenant en compte l'horloge d'échange non déphasée Ar OI, on dispose de 32 horloges décalées Al 31:01. La durée élémentaire est déterminée de façon que l'horloge la plus décalée (dans cet exemple, celle décalée de 32 durées élémentaires) assure, en temps de propagation minimal, le retard maximal garantissant la phase fixe des signaux de données par rapport à l'horloge d'échange CKOUT. Les moyens 37 de multiplexage reçoivent en entrée la pluralité d'horloges décalées Al 31:0 l et délivrent en sortie l'horloge d'échange déphasée 16 (CKOUT) en fonction de l'état des signaux de commande. En effet, l'horloge décalée appliquée en sortie est celle dont le signal de commande associé est à l'état actif. Un tel multiplexeur d'horloges rapides sans parasite (ou glitch) en sortie est par exemple décrit dans la demande de brevet conjointe intitulée ("Multiplexeur n entrées / 1 sortie, du type recevant en entrée N signaux d'horloge de même fréquence et déphasés les uns par rapport aux autres") et déposée au nom des mêmes déposants. Dans ce cas, la condition à remplir pour éviter tout problème d'asynchro- nisme lors de l'échantillonnage des signaux DECBl 31:0 l de commande du multiplexeur est que ces signaux aient un temps de propagation par rapport à l'horloge d'échange CKIN inférieur à la période CKIN diminuée du temps de prépositionnement des bascules mises en oeuvre dans le multiplexeur. Les moyens 31 de division, les moyens 32 d'évaluation, les moyens 34 de modification progressive et les moyens 37 de multiplexage peuvent être réinitialisés par l'intermédiaire du signal de remise à zéro RSTB. A 155 M Hz et avec une technologie 0,6 /m, le mode de réalisation proposé fonctionne sans problème. La figure 4 présente un exemple de chronogrammes des principaux signaux présentés sur la figure 3, à savoir: CK 16: l'horloge d'échange CKIN divisée par 16; CK 128: l'horloge d'échange CKIN divisée par 128; Cl 4:0 l: la valeur fournie par les moyens 32 d'évaluation Dl 4:0 l: la valeur transcodée; El 4:0 l: la valeur transcodée modifiée; DECB (n-1) (respectivement DECB (n), DECB (n+ 1), DECB (n+ 2)): le signal de commande (parmi les 32 possibles) à l'état actif lors de la (n-l)ème (respectivement (n)eme (n+ l)ème, (n+ 2)ème) période de l'horloge CK 16. La figure 4 présente également un chronogramme (noté COMMUTATION HORLOGE CKOUT) indiquant les instants de commutation de l'horloge d'échange déphasée. Comme présenté sur ces chronogrammes, les valeurs Cl 4:0 l et Dl 4:0 l sont générées au rythme de l'horloge CK 128 alors que la valeur El 4:0 l est générée au rythme de l'horloge CK 16. Chaque signal de commande DECB commute à l'état actif au rythme de l'horloge CK 16. Enfin, l'horloge d'échange déphasée CKOUT commute entre deux horloges décalées d'une durée élémentaire au rythme de l'horloge CK 16. REVENDICATIONS 1 Dispositif ( 15) d'alignement de signaux, destiné à garantir une phase sensiblement fixe, par rapport à une horloge d'échange, ( 14) à des signaux de données ( 13) générés par des moyens d'émission ( 17) d'un composant électronique ( 11), caractérisé en ce qu'il comprend des moyens ( 33) de transcodage associant à au moins un paramètre affectant les temps de propagation à l'intérieur dudit composant électronique une durée de déphasage sensiblement proportionnelle auxdits temps de propagation; et des moyens ( 36, 37) de déphasage permettant de déphaser ladite horloge d'échange ( 14) d'une durée égale à ladite durée de déphasage, et délivrant une horloge d'échange déphasée ( 16), ladite horloge d'échange déphasée ( 16) étant utilisée par lesdits moyens ( 17) d'émission pour générer lesdits signaux de données ( 13). 2 Dispositif selon la revendication 1, caractérisé en ce que le ou lesdits paramètres affectant les temps de propagation à l'intérieur dudit composant électronique appartiennent au groupe comprenant: le processus de fabrication du composant la température du composant; la tension d'alimentation du composant. 3 Dispositif selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'il comprend également des moyens ( 32) d'évaluation du ou desdits paramètres affectant les temps de propagation à l'intérieur du composant électronique, lesdits moyens ( 32) d'évaluation délivrant auxdits moyens ( 33) de transcodage une valeur de rapidité dudit composant inversement proportionnelle aux temps de propagation à l'intérieur dudit composant. 4 Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que lesdits moyens ( 33) de transcodage mettent en oeuvre une loi de transe de prope caractéri morte. codage visant à compenser au moins l'un des types de dispersion de temps igation suivants les dispersions de temps de propagation affectant ladite horloge d'échange ( 14) avant qu'elle n'arrive audit dispositif; les dispersions de temps de propagation induites par lesdits moyens ( 37) de déphasage; les dispersions de temps de propagation induites par lesdits moyens ( 17) d'émission du composant électronique. Dispositif selon l'une quelconque des revendications 1 à 4, sé en ce que lesdits moyens ( 33) de transcodage comprennent une mémoire 6 Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que lesdits moyens ( 33) de transcodage comprennent un réseau programmable intégré. 7 Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce que lesdits moyens de déphasage comprennent: des moyens ( 36) de génération d'une pluralité d'horloges décalées (A l 31; 0 l), chacune desdites horloges étant décalée d'une durée distincte par rapport à ladite horloge d'échange ( 14); des moyens ( 37) de multiplexage recevant en entrée ladite pluralité d'horloges décalées (A l 31: 0 l) et délivrant en sortie ladite horloge d'échange déphasée ( 16), lesdits moyens ( 37) de multiplexage étant commandés par une information de commande (DECB l 31: 0 l) de façon à sélectionner l'horloge décalée présentant le déphasage par rapport à l'horloge d'échange ( 14) le plus proche de ladite durée de déphasage, et en ce que ledit dispositif comprend des moyens ( 35) de décodage générant ladite information de commande (DECB l 31: 0 l desdits moyens ( 37) de multiplexage, la valeur de ladite information de commande étant choisie en fonction de ladite durée de déphasage, le nombre de valeurs possibles de ladite information de commande étant égal au nombre d'horloges décalées (A l 31: 0 l en entrée desdits moyens ( 37) de multiplexage. 8 Dispositif selon la revendication 7, caractérisé en ce que lesdits moyens ( 36) de génération comprennent une pluralité de déphaseurs élémentaires câblés en série et déphasant chacun d'une durée élémentaire, lesdites horloges décalées (A l 31: 0 l) étant déphasées entre elles deux à deux de ladite durée élémentaire. 9 Dispositif selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comprend des moyens ( 34) de modification progressive de ladite durée de déphasage, lesdits moyens ( 34) de modification progressive générant une nouvelle durée de déphasage modifiée égale: au résultat de l'addition d'une durée de progression prédéterminée et de la durée de déphasage modifiée précédente, lorsque ladite durée de déphasage modifiée précédente est inférieure à la durée de déphasage fournie par lesdits moyens de transcodage; au résultat de la soustraction de ladite durée de progression prédéterminée de la durée de déphasage modifiée précédente, lorsque ladite durée de déphasage modifiée précédente est supérieure à la durée de déphasage fournie par lesdits moyens de transcodage; à ladite durée de déphasage modifiée précédente, lorsque ladite durée de déphasage modifiée précédente est égale à la durée de déphasage fournie par lesdits moyens de transcodage. Dispositif selon les revendications 8 et 9, caractérisé en ce que ladite durée de progression prédéterminée est égale à ladite durée élémentaire.