FR 2703166 A1 19940930 FR 9403346 A 19940322 Circuit multiplieur et circuit diviseur pour opérandes numériques La présente invention concerne un circuit multiplieur et un circuit diviseur et notamment de tels circuits dotés d'une fonction d'arrondi. Les figures 21 et 22 sont des schémas de principe repré- sentant chacun une structure partielle d'un circuit multiplieur classique 100 En combinaison, les figures 21 et 22 représen- tent la structure entière du circuit multiplieur 100. Un multiplicande la (= A 3 A 2 A 1 A 0) et un multiplicateur lb (= B 3 B 2 Bl B 0) qui doivent être fournis au circuit multi- plieur 100 sont exprimés chacun par quatre éléments binaires, ou "binaires" ou "bits" Le multiplicande la et le multiplica- teur lb sont multipliés dans une partie formant multiplieur à retenue conservée 30 pour fournir un premier résultat de multi- plication 4 (= P'7 P'6 P'5 P'4 P'3 P'2 P'1 P'0) Le sixième bi- naire de poids fort du résultat de la multiplication 4 est ar- rondi dans un circuit arrondisseur de fraction 5, ce qui donne un deuxième résultat de multiplication à cinq binaires 2 (= P 7 P 6 P 5 P 4 P 3) L'indice i affecté aux données (= 0, 1, 2, 3) utilisé ici représente le chiffre 21 Le terme "arrondir" si- gnifie calculer un nombre rond et correspond à arrondir les fractions dans le système décimal. La partie formant multiplieur 30 est formée d'une partie génératrice de produits partiels 30 a et d'une partie de traite- ment d'addition 30 b La partie génératrice de produits partiels a fournit un groupe de produits partiels 6 à partir du multi- plicande la et du multiplicateur lb La partie de traitement d'addition 30 b effectue une addition à retenues conservées en utilisant des demiadditionneurs 7 a à 7 c, des additionneurs complets 8 a à 8 f et un additionneur rapide à anticipation de retenue 9 tout en alignant les chiffres du groupe du produits partiels 6 Les grilles en pointillé figurant dans la partie de traitement d'addition 30 b représentent la manière dont les chiffres sont alignés et les étages dans lesquels une addition est effectuée. La figure 23 est un schéma de principe représentant la structure d'un circuit diviseur classique 200 Un dividende A et un diviseur B qui sont fournis au circuit diviseur 200 sont exprimés chacun en notation binaire à huit binaires et véri- fient la relation A quotient Q' qui comprend neuf binaires de décimales Le quo- tient Q' est fourni au circuit arrondisseur 5 qui arrondit le neuvième binaire de décimale du quotient Q' et fournit un quo- tient Q à huit binaires. La figure 24 est un schéma de principe représentant les détails du circuit diviseur à neuf binaires 10 Le circuit di- viseur à neuf binaires 10 comprend des circuits de calcul de quotient à un binaire 12 a, 12 b,, 12 i Pour commencer, un nombre de neuf binaires qui est obtenu en ajoutant O au côté du binaire de poids faible du dividende A est divisé par le divi- seur B dans le circuit de calcul de quotient à un binaire 12 a, et le binaire de poids fort résultant est considéré comme étant un quotient à un binaire q'8 En même temps, un reste à huit binaires R 8 est calculé. Ensuite, un nombre à neuf binaires obtenu en ajoutant O au côté du binaire de poids faible du reste à huit binaires R 8 est divisé par le diviseur B dans le circuit de calcul de quotient à un binaire 12 b, et le binaire de poids fort résultant est considéré comme étant un quotient à un binaire q'7, et un reste R 7 est calculé De cette manière, des quotients à un binaire sont calculés en série jusqu'à ce qu'un quotient à un binaire q'o soit finalement calculé Par conséquent, on obtient le quo- tient à neuf binaires Q' (= q'8 q'7 q'6 q'5 q'4 q'3 q'2 q'1 Du fait qu'ils ont les structures décrites plus haut, le circuit multiplieur et le circuit diviseur classiques doivent être complétés par un circuit arrondisseur, ce qui a pour ré- sultat une augmentation des étages de traitement des nombres, une augmentation de la taille du circuit complet et une diminu- tion de la vitesse de calcul. Un circuit multiplieur selon l'invention comprend: (a) une partie génératrice de produits partiels pour générer une plura- lité de produits partiels à partir d'une pluralité d'éléments de multiplicande et d'une pluralité d'éléments de multiplica- teur, les éléments de multiplicande étant chacun formés d'au moins un chiffre qui forme un multiplicande A (= A(M-l) Ai AO) qui est exprimé par M chiffres dans un système de numéra- tion à base D, les éléments de multiplicateur étant chacun formé d'au moins un chiffre qui forme un multiplicateur B (= B(Nî 1) Bl BO) qui est exprimé par N chiffres dans le sys- tème de numération à base D; et (b) une partie de traitement d'addition pour additionner les produits partiels tout en ali- gnant les produits partiels chiffre à chiffre l'un sur l'autre. La partie de traitement d'addition comprend (b-1) un addition- neur arrondisseur qui comporte une première et une deuxième borne d'entrée pour recevoir chacune une valeur à un chiffre, et une première et une deuxième borne de sortie, la valeur qui est disponible à la première borne de sortie de l'additionneur arrondisseur étant un chiffre relativement supérieur de la somme des valeurs qui sont fournies à la première et la deuxième borne d'entrée et d'un nombre auxiliaire, la valeur qui est disponible à la deuxième borne de sortie de l'addi- tionneur arrondisseur étant un chiffre relativement inférieur de la somme des valeurs qui sont fournies à la première et la deuxième borne d'entrée et du nombre auxiliaire, l'additionneur arrondisseur étant situé à une position qui correspond au K- ième chiffre de poids fort du produit E du multiplicande A et du multiplicateur B. De préférence, le nombre auxiliaire est une valeur mini- male qui est égale ou supérieure à la moitié du nombre D. De préférence, le nombre D est 2 et le nombre auxiliaire est 1 L'additonneur arrondisseur peut comprendre: (b-1-1) une première porte qui comporte une première, une deuxième et une troisième borne, la première borne étant reliée à la première borne d'entrée, la deuxième borne étant reliée à la deuxième borne d'entrée, et la troisième borne fournissant à la première borne de sortie le résultat d'une opération OU effectuée sur des valeurs qui sont fournies aux première et deuxième bornes d'entrée de la première porte; et (b-1-2) une deuxième porte qui comporte une première, une deuxième et une troisième borne, la première borne étant reliée à la première borne d'entrée, la deuxième borne étant reliée à la deuxième borne d'entrée, et la troisième borne fournissant à la deuxième borne de sortie le résultat d'une opération NI exclusif effectuée sur des valeurs qui sont fournies aux première et deuxième bornes de la deuxième porte. De préférence, les éléments de multiplicande, les éléments de multiplicateur et les produits partiels sont tous des va- leurs à un chiffre " O " ou " 1 ", et la partie génératrice de pro- duits partiels comprend (a-1) M x N portes pour fournir cha- cune, comme étant un des produits partiels, un produit logique Cmn de l'un des éléments de multiplicande Am qui correspond au m-ième chiffre du multiplicande A ( O ments de multiplicateur Bn qui correspond au n-ième chiffre du multiplieur B (O Selon un premier aspect du circuit multiplieur, la partie de traitement d'addition comprend en outre: (b-2) un premier groupe d'additionneurs qui est formé de (M-1) demi-addition- neurs; (b-3) un k-ième groupe d'additionneurs qui est formé de (M-1) additionneurs complets ( 2 tionneur à anticipation de retenue qui a des bornes d'entrée pour (M-1) chiffres et des bornes de sortie pour M chiffres. Dans la partie de traitement d'addition, (c-l) un des produits partiels C(M_)i)j ( 1 chiffres de poids faible du j-ième groupe d'additionneurs; (c- 3) un des produits partiels Cil ( O chiffres de poids faible du premier groupe d'additionneurs; (c- )la borne d'entrée du chiffre de poids fort de l'additionneur à anticipation de retenue reçoit un des produits partiels C(M-l)(N-l) et un chiffre relativement supérieur issu de la sortie de l'additionneur de chiffres de poids fort du (N-1)- ième groupe d'additionneurs; (c-6) la borne d'entrée du p-ième chiffre de poids faible ( 1 ticipation de retenue reçoit un chiffre relativement supérieur issu d'une sortie d'un additionneur complet de p-ièmes chiffres de poids faible du (N-l)-ième groupe d'additionneurs et un chiffre relativement inférieur issu d'une sortie d'un addition- neur complet de (p+l)-ièmes chiffres de poids faible du (N-1)- ième groupe d'additionneurs; (c-7) un additionneur complet de p-ièmes chiffres de poids faible du j-ième groupe d'addi- tionneurs ( 3 rieur issu d'une sortie d'un additionneur complet de (p+l)- ièmes chiffres de poids faible du (j-l)-ième groupe d'addi- tionneurs et un chiffre relativement supérieur issu d'une sor- tie d'un additionneur complet de p-ièmes chiffres de poids faible du (j-l)-ième groupe d'additionneurs; (c-8) l'addi- tionneur complet de chiffres de poids fort du j-ième groupe d'additionneurs reçoit en outre un chiffre relativement supé- rieur issu d'une sortie de l'additionneur complet de chiffres de poids fort du (j-1)-ième groupe d'additionneurs; (c-9) un additionneur complet de p-ièmes chiffres de poids faible du deuxième groupe d'additionneurs reçoit un chiffre relativement inférieur issu d'une sortie d'un demiadditionneur de (p+l)- ièmes chiffres de poids faible du premier groupe d'addi- tionneurs et un chiffre relativement supérieur issu d'une sor- tie d'un demi-additionneur de p-ièmes chiffres de poids faible du premier groupe d'additionneurs; et (c-10) l'additionneur complet de binaires de poids fort du deuxième groupe d'addi- tionneurs reçoit un chiffre relativement supérieur issu d'une sortie du demi-additionneur de chiffres de poids fort du pre- mier groupe d'additionneurs Dans le premier groupe d'addi- tionneurs, le demi-additionneur qui est situé à une position qui correspond au K-ième chiffre de poids fort du produit E est l'additionneur arrondisseur. Selon le premier aspect du circuit multiplieur, les nombres M et N peuvent être égaux entre eux. Selon un deuxième aspect du circuit multiplieur, la partie de traitement d'addition forme un circuit à arbre de Wallace. Selon le deuxième aspect du circuit multiplieur, les nombres M et N peuvent être égaux entre eux. Selon un troisième aspect du circuit multiplieur, le mul- tiplicande et le multiplicateur sont chacun exprimé sous la forme d'un complément à 2 si ce sont des nombres négatifs, le multiplicande correspond aux éléments de multiplicande, les éléments de multiplicateur sont formés par une pluralité de chiffres qui se succèdent dans le multiplicateur, la partie gé- nératrice de produits partiels comprend une pluralité de cir- cuits générateurs de produits partiels de Booth qui génèrent les produits partiels selon l'algorithme de Booth, et la partie de traitement d'addition additionne les produits partiels tout en alignant l'un sur l'autre les chiffres de poids fort des produits partiels. De préférence, le nombre N est un nombre pair, l'ensemble d'éléments de multiplicateur est divisé en un 0-ième à un i-ième éléments à trois chiffres du multiplicateur (B 2 i+l B 2 i B 2 il, o O une pluralité de demi-additionneurs qui sont prévus en corres- pondance avec le i-ième produit partiel, sauf pour les deux chiffres de poids faible du i-ième produit partiel, et avec le premier produit partiel; (b-3) un (j+l)-ième groupe d'addi- tionneurs qui comprend: (b-3-1) j demi-additionneurs qui sont prévus successivement du côté des chiffres inférieurs, les va- leurs issues des sorties des chiffres inférieurs du groupe d'additionneurs j ( 1 les autres; et (b-3-2) des additionneurs complets qui sont pré- vus successivement du côté des chiffres supérieurs, les valeurs issues des sorties du j-ième groupe d'additionneurs et le (j+l)-ième produit partiel étant fournis aux additionneurs com- plets en correspondance entre eux Parmi les demi-addition- neurs, celui qui est situé à la position qui correspond au K-ième chiffre de poids fort du produit E est l'additionneur arrondisseur. De préférence, les nombres M et N sont égaux entre eux. La présente invention concerne également un circuit divi- seur pour diviser un dividende A (= A(M-_) A 1 A 0) qui est exprimé par M chiffres dans un système de numération à base D par un diviseur B (= B(N_ 1) B Bl B 0) qui est exprimé par N chiffres dans le système de numération à base D, et pour calcu- ler un quotient qui est arrondi à partir du (K+l)-ième chiffre après la virgule et qui comprend, par conséquent, K chiffres, le circuit diviseur comprenant: (x-1) des moyens formant addi- tionneur pour additionner le dividende A et au moins le ( 2 N-M- l)-ième chiffre de poids fort tout en alignant le chiffre de poids fort du diviseur B sur un chiffre D(N-K-2) et le chiffre de poids faible du dividende A sur un chiffre D 0, en obtenant ainsi un dividende C; et (x-2) une partie de traitement de di- vision pour diviser le dividende C par le diviseur B pour cal- culer ainsi un quotient qui comprenne K chiffres après la vir- gule. De préférence, le nombre D est 2. De préférence, les nombres M et N sont égaux entre eux. Selon un premier aspect du circuit diviseur prévu pour di- viser un dividende A (= A(M-1) A 1 AO) qui est exprimé par M chiffres dans un système de numération à base D par un diviseur B (= B(Nî 1) Bl BO) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le di- vidende A, le circuit diviseur comprend: (a-1) une partie cal- culant le i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur B, une troisième borne d'entrée, et une première et une deuxième borne de sortie, la partie calculant le i-ième quo- tient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée, et divisant la valeur résultante par le divi- seur B pour obtenir un i-ième quotient à un chiffre ( 1 i sortie, respectivement; et (a-2) une partie calculant le ( 2 N-M- l)-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur B, une troi- sième borne d'entrée et une borne de sortie, la partie calcu- lant le ( 2 N-M-l)-ième quotient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur résultante par le diviseur B pour obtenir un ( 2 N-M-1)-ième quo- tient à un chiffre, le ( 2 N-M-l)-ième quotient à un chiffre étant fourni à la borne de sortie Le circuit diviseur est ca- ractérisé en ce que (b-1) le dividende A est fourni à la pre- mière borne d'entrée de la partie calculant le premier quo- tient, (b-2) le (j-l)-ième reste R(j-î) est fourni à la pre- mière borne d'entrée de la partie calculant le j-ième quotient ( 2 fort B(N-i) est fournie à la troisième borne de la partie cal- culant le i-ième quotient, et (c-2) une valeur de ( 2 N-M-1)-ième chiffre de poids fort B(M-N+ ) du diviseur B est fournie à la troisième borne de la partie calculant le ( 2 N-M-1)-ième quo- tient. Selon le premier aspect du circuit diviseur, le nombre D est, de préférence, 2. Selon le premier aspect du circuit diviseur, les nombres M et N sont, de préférence, égaux entre eux. Selon un deuxième aspect du circuit diviseur prévu pour diviser un dividende A (= A(M-1) A 1 AO) qui est exprimé par M chiffres dans un système de numération à base D par un divi- seur B (= B(Nî 1) Bl BO) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, le circuit diviseur comprend: (a-1) une partie calculant le i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur B, une troisième borne d'entrée et une première et une deuxième borne de sortie, la partie calculant le i-ième quotient ajou- tant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur résultante par le diviseur B pour obtenir un i-ième quotient à un chiffre ( 1 1), K > (N-1) et un i-ième reste Ri, le i-ième quotient et le i-ième reste Ri étant fournis à la première et la deuxième borne de sortie, respectivement; et (a-2) une partie calculant le (N-M+K)-ième quotient qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur B, une troisième borne d'entrée et une borne de sortie, la par- tie calculant le (N-M+K)-ième quotient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la va- leur résultante par le diviseur B pour obtenir un (N-M+K)-ième quotient à un chiffre, le (N-M+K)-ième quotient étant fourni à la borne de sortie Le circuit diviseur est caractérisé en ce que (b-l) le dividende A est fourni à la première borne d'entrée de la partie calculant le premier quotient, (b-2) le (j-l)-ième reste R(j-_) est fourni à la première borne d'entrée de la partie calculant le j-ième quotient ( 2 1) une valeur " O " est fournie à la troisième borne de la partie calculant le k-ième quotient ( 1 de (m-(K-N+l))-ième chiffre de poids fort B(N-(m-K-N+i)) du di- viseur B est fournie à la troisième borne de la partie calcu- lant le m-ième quotient ((K-N+ 2) valeur de ( 2 N-M-l)-ième chiffre de poids fort B(M-N+i) du divi- seur B est fournie à la troisième borne de la partie calculant le (N-Q-+K)-ième quotient. Selon le deuxième aspect du circuit diviseur, le nombre D est, de préférence, 2. Selon le deuxième aspect du circuit diviseur, les nombres M et N sont, de préférence, égaux entre eux. Selon un troisième aspect du circuit diviseur prévu pour diviser un dividende A (= A(M_ 1) A 1 A 0) qui est exprimé par M chiffres dans un système de numération à base D par un divi- seur B (= B(N_ 1) Bl B 0) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, le circuit diviseur comprend: (a) un additionneur comportant une première borne d'entrée, une deuxième borne d'entrée et une borne de sortie, la première borne d'entrée re- cevant le dividende A, la deuxième borne d'entrée recevant une il valeur B(N-1) B(N-2) BK B(K+î) qui correspond au chiffre de poids le plus fort des (N-1-K)-ièmes chiffres de poids fort du diviseur (K B, une troisième borne d'entrée et une borne de sortie, la par- tie calculant le (N-M+K)-ième quotient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la va- leur résultante par le diviseur B pour obtenir un (N-M+K)-ième quotient à un chiffre, le (N-M+K)-ième quotient étant fourni à la borne de sortie Le circuit diviseur est caractérisé en ce que (c-1) le résultat de l'addition est fourni à la première borne d'entrée de la partie déterminant le premier quotient, (c-2) le (j-1)-ième reste R(j 1) est fourni à la première borne d'entrée de la partie calculant le j-ième quotient ( 2 M+K)), (d-l) une valeur du (i + (N-l-K))-ième chiffre de poids fort B(K j+l) du diviseur B est fournie à la troisième borne de la partie calculant le i-ième quotient, et (d-2) une valeur du ( 2 N-M-l)-ième chiffre de poids fort B(M-N+î) du diviseur B est fournie à la troisième borne de la partie calculant le (N-M+K)- ième quotient. Selon le troisième aspect du circuit diviseur, le nombre D est, de rpéférence, 2. Selon le troisième aspect du circuit diviseur, les nombres M et N sont, de préférence, égaux entre eux. Selon un quatrième aspect du circuit diviseur prévu pour diviser un dividende A (= A(M-1) A 1 AO) qui est exprimé par M chiffres dans un système de numération à base D par un divi- seur B (= B(N-1) Bl BO) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, le circuit diviseur comprend: (a) un additionneur comportant une première et une deuxième borne d'entrée et une borne de sortie, la première borne d'entrée recevant le divi- dence A, la deuxième borne d'entrée recevant une valeur B(N-1) B(N-2) BK B(K+ 1) qui correspond au maximum au chiffre de poids le plus fort des (N-1-K)-ièmes chiffres du diviseur B, la borne de sortie fournissant le résultat de l'addition obtenu en additionnant les valeurs qui sont fournies aux première et deuxième bornes d'entrée tout en alignant l'un sur l'autre les chiffres de poids faible des valeurs qui sont fournies aux pre- mière et deuxième bornes d'entrée; (b-1) une partie calculant un premier quotient, qui comporte une première et une deuxième borne d'entrée et une première et une deuxième borne de sortie, la première borne d'entrée recevant le résultat de l'addition, la deuxième borne d'entrée recevant le diviseur B, la première et la deuxième borne de sortie fournissant respectivement un premier quotient à un chiffre et un premier reste à M chiffres R 1 qui sont obtenus en divisant le résultat de l'addition par le diviseur B; (b-2) une partie calculant un i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir le diviseur B, une troisième borne d'entrée et une borne de sortie, la partie déterminant le i-ième quotient ajoutant une valeur qui est fournie à la troi- sième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur résultante par le diviseur B pour obtenir un i-ième quotient à un chiffre et un i-ième reste Ri ( 2 B, une troisième borne d'entrée et une borne de sortie, la par- tie calculant le (N-M+K+l)-ième quotient ajoutant une valeur qui est fournie à la troisième borne d'entrée à la fin d'une valeur qui est fournie à la première borne d'entrée et divisant la valeur résultante à (M+ 1) chiffres par le diviseur B pour obtenir un (N-M+K+l)-ième quotient, le (N-M+K+l)-ième quotient étant fourni à la borne de sortie Le circuit diviseur est ca- ractérisé en ce que (c-l) le (i-1)-ième reste R(i_) est fourni à la première borne d'entrée de la partie calculant le i-ième quotient, (c-2) le (N-M+K)-ième reste R(N-M+K) est fourni à la première borne d'entrée de la partie calculant le (N-M+K+ 1)- ième quotient, (d-1) une valeur du (i + (N-2-K))-ième chiffre de poids fort B(K-i+ 2) du diviseur B est fournie à la troisième borne de la partie calculant le i-ième quotient, et (d-2) une valeur du ( 2 N-M-l)-ième chiffre de poids fort B(MN+i) du divi- seur B est fournie à la troisième borne de la partie calculant le (N-M+K+l)-ième quotient. Selon le quatrième aspect de l'invention, le nombre D est, de préférence, 2. Selon le quatrième aspect de l'invention, les nombres M et N sont, de préférence, égaux entre eux. Par conséquent, dans l'additionneur arrondiseur du circuit multiplieur selon l'invention, le nombrte auxiliaire est ajouté à un chiffre qui est inférieur d'un chiffre à un chiffre qui doit être arrondi Par conséquent, le produit arrondi E peut être calculé sans effectuer des calculs jusqu'au (K-l)-ième chiffre de poids fort. Le diviseur C qui est nouvellement calculé dans le circuit diviseur selon l'invention est obtenu à l'avance pour calculer un quotient arrondi Le diviseur C n'a pas besoin d'être calculé complètement en une seule fois Aucontraire, selon le premier des quatre aspects de l'invention, les chiffres du diviseur C qui sont nécessaires dans les parties respectives calculant les quotients sont calculés en série. Comme cela a été décrit plus haut, selon la présente in- vention, une opération de calcul d'arrondi est effectuée dans le circuit multiplieur et dans le circuit diviseur en effec- tuant une multiplication et une division Par conséquent, la nécessité de prévoir un circuit arrondisseur extérieur est éli- minée, le nombre d'étages de calcul et la taille du circuit sont réduits et la vitesse de fonctionnement du circuit est augmentée. * En particulier, dans le circuit multiplieur selon le pre- mier aspect de l'invention, puisque le procédé à conservation des retenues est utilisé, le chemin de propagation des retenues est raccourci et la vitesse de fonctionnement est augmentée. Le circuit multiplieur selon le deuxième aspect de l'in- vention, utilisant le procédé de multiplication à arbre de Wal- lace nécessite un moins grand nombre de parties de traitement d'addition que le circuit multiplieur selon le premier aspect. Le circuit multiplieur selon le troisième aspect utilise l'algorihtme de Booth et, par conséquent, il est possible d'effectuer un calcul sans corriger les nombres négatifs qui sont exprimés sous la forme d'un complément à 2. Les circuits diviseurs selon les premier et deuxième as- pects de l'invention conviennent particulièrement bien pour ef- fectuer un calcul lorsque les relations K = N-1 et K > N-1, respectivement, sont vérifiées. Les circuits diviseurs selon les troisième et quatrième aspects de l'invention conviennent tous deux lorsque la rela- tion K sième aspect de l'invention convient particulièrement bien lorsque l'on sait qu'un quotient arrondi est plus petit que 1, tandis que le circuit diviseur selon le quatrième aspect de l'invention convient particulièrement bien lorsque l'on ne sait pas si un quotient arrondi est plus petit que 1. En conséquence, la présente invention a pour but de four- nir un circuit multiplieur et un circuit diviseur qui ne néces- sitent qu'une petite taille de circuit et qui effectuent l'opé- ration de calcul d'arrondi à grande vitesse. Ces buts, particularités, aspects et avantages de la pré- sente invention apparaîtront mieux à la lecture de la descrip- tion détaillée donnée ci-après en relation avec les dessins an- nexés, dans lesquels: les figures 1 à 8 sont des schémas de principe de circuits utilisés pour expliquer le fonctionnement d'un premier mode de réalisation préféré de l'invention; la figure 9 est un schéma de principe de circuit utilisé pour expliquer le foncitonnement d'un deuxième mode de réalisation préféré de l'invention; les figures 10 à 12 sont des chémas de principe de circuits utilisés pour expliquer le fonctionnement d'un troisième mode de réalisation préféré de l'invention; les figures 13 à 17 sont des schémas de principe de circuits utilisés pour expliquer le fonctionnement d'un quatrième mode de réalisation préféré de l'invention; les figures 18 à 20 sont des schémas de principe de circuits utilisés pour expliquer le fonctionnement d'un cinquième mode de réalisation préféré de l'invention; et les figures 21 à 24 sont des schémas de principe de circuits utilisés pour expliquer le fonctionnement d'un circuit clas- sique. A Circuit multiplieur (A-0) Idée de base Avant de donner une description détaillée de l'invention, on décrit ci-après l'idée de base de celle-ci Supposons que des nombres entiers à quatre binaires soient à multiplier et que le résultat de la multiplication doive être arrondi pour ne garder que les cinq binaires de poids fort Ce résultat peut être obtenu en laissant le résultat de la multiplication tel qu'il est si le sixième binaire de poids fort (chiffre 22) est " O " et en ajoutant " 1 " au cinquième binaire de poids fort (chiffre 23) du résultat de la multiplication si le sixième bi- naire de poids fort est " 1 " Ce calcul est effectué classique- ment après avoir calculé le résultat complet de la multiplica- tion. Cependant, la présente invention, notant le fait que le processus de calcul du résultat complet de la multiplication peut être divisé en un processus de calcul de produits partiels et un processus d'addition des produits partiels, effectue une opération d'arrondissage avant le calcul du résultat complet de la multiplication. Dans l'exemple d'opération d'arrondissage cité ci-dessus, "laisser le résultat de la multiplication tel qu'il est si le sixième binaire de poids fort (chiffre 22) est " O " et ajouter " 1 " au cinquième binaire de poids fort (chiffre 23) du résultat de la multiplication si le sixième binaire de poids fort est " 1 "" est équivalent à "ajouter " 1 " au sixième binaire de poids fort (chiffre 22) du résultat de la multiplication" En d'autres termes, en calculant (multiplicande x multiplicateur + ) dans le système de numération binaire et en omettant les chiffres 22 et inférieurs, on obtient un résultat de calcul arrondi à partir du sixième binaire de poids fort (chiffre 22). Dans ce qui suit, le chiffre "i" à ajouter nouvellement au sixième binaire de poids fort est appelé "nombre auxiliaire". C'est-à-dire que "arrondir un chiffre déterminé qui doit être arrondi pour obtenir une valeur pour un chiffre qui ne soit pas inférieure au chiffre déterminé" est équivalent à "ajouter un nombre auxiliaire à un chiffre qui est inférieur d'un chiffre au chiffre déterminé" Par ailluers, en ce qui concerne l'addition, le même résultat de l'addition est obtenu, mêm si la suite de processus d'addition est changée Par consé- quent, aucun problème ne se pose si le processus d'addition d'un nombre auxiliaire est effectué pendant le processus d'addition des produits partiels. La présente invention a été imaginée à partir de l'obser- vation de ce fait Selon l'invention, un demi-additionneur qui est exclusivement doté d'une fonction d'addition d'un nombre auxiliaire est prévu au niveau d'un chiffre qui est inférieur d'un chiffre au chiffre déterminé. (A-1) Premier mode de réalisation préféré Les figures 1 et 2 sont donc des schémas de principe re- présentant une partie de la structure d'un circuit multiplieur 101 selon l'invention L'ensemble des figures 1 et 2 représente la structure complète du circuit multiplieur 101. Un multiplicande la (= A 3 A 2 A 1 AO) et un multiplieur lb (= B 3 B 2 Bl Bo), exprimés chacun par quatre binaires, c'est-à- dire quatre chiffres en notation binaire, sont fournis en en- trée au circuit multiplieur 101 Le sixième binaire de poids fort est arrondi de telle manière qu'un résultat de multiplica- tion 2 à cinq binaires (= P 7 P 6 P 5 P 4 P 3) soit obtenu. Le circuit multiplieur 101 comprend une partie addition à conservation des retenues 31 Par conséquent, directement à partir du multiplicande la et du multiplicateur lb, c'est-à- dire sans utiliser un circuit d'arrondissage qui est prévu à l'extérieur du circuit multiplieur 101, le résultat de la mul- tiplication 2 peut être obtenu en arrondissant le sixième bi- naire de poids fort. La partie addition 31 est formée d'une partie génératrice de produits partiels 3 la et d'une partie de traitement d'addi- tion 31 b La partie génératrice de produits partiels 31 a génère un groupe de produits partiels 6 (qui est formé des produits partiels Cii ( O portes ET dont les signaux de sortie forment le groupe de pro- duits partiels 6 Par exemple, le produit partiel C 30 repré- sente le produit du binaire de poids fort A 3 du multiplicande la et du binaire de poids faible Bo du multiplicateur lb. Dans la partie de traitement d'addition 31, qui reçoit le groupe de produits partiels 6, l'alignement des chiffres est effectué et les étages dans lesquels une addition est effectuée sont appariés, comme cela est représenté par les grilles en pointillé Dans la description donnée ci-après, les étages du processus d'addition sont désignés par le numéro de l'étage compté à partir de l'étage du haut Au premier étage, il est prévu des demiadditionneurs 7 a et 7 c qui sont indiqués par la lettre "h" entourée d'un cercle, et un demi-additionneur arron- disseur 13, qui est indiqué par le symbole I Ih+ I entouré d'un cercle Au deuxième étage, il est prévu des additionneurs com- plets 8 a, 8 b et 8 c qui sont indiqués par la lettre "f" entourée d'un cercle Au troisième étage, il est prévu des additionneurs complets 8 d, 8 e et 8 f qui sont également indiqués par la lettre "f" entourée d'un cercle Au quatrième et dernier étage, il est prévu un additionneur à anticipation de retenue à trois bi- naires 9. Dans le premier étage, le produit partiel C O o (= Ao BO) n'est soumis à aucun traitement de calcul Le demi-additionneur 7 c reçoit reçoit un produit partiel C 1 o (= A 1 BO) et un produit partiel C O l (= Ao B 1) et additionne ces deux produits partiels pour donner un résultat à deux binaires Le chiffre de retenue de ce signal de sortie (c'est-à-dire le binaire supérieur) est fourni à l'additionneur complet 8 c du deuxième étage Le demi- additionneur arrondisseur 13 reçoit un produit partiel C 11 (= A 1 B 1) et un produit partiel C 20 (= A 2 B 0), additionne ces deux produits partiels et 1, et fournit un résultat à deux bi- naires Le binaire supérieur de ce signal de sortie est fourni à l'additionneur complet 8 b du deuxième étage, tandis que le binaire inférieur du signal de sortie est fourni à l'addi- tionneur complet 8 c du deuxième étage Le demi-additionneur 7 a reçoit un produit partiel C 21 (= A 2 B 1) et un produit partiel C 30 (= A 3 B 0) Le binaire supérieur et le binaire inférieur du total de ces deux produits partiels sont fournis aux addition- neurs complets 8 a et 8 b, respectivement, du deuxième étage. Dans le deuxième étage, l'additionneur complet 8 a reçoit en outre un produit partiel C 31 (= A 3 B 1), l'additionneur com- plet 8 b reçoit en outre un produit partiel C 12 (= A 1 B 2) et l'additionneur complet 8 c reçoit en outre un produit partiel C 02 (= A O B 2) Recevant les produits partiels, les addition- neurs complets respectifs effectuent l'addition des trois si- gnaux d'entrée D'une manière analogue, dans le troisième étage, l'additionneur complet 8 d, recevant un produit partiel C 23 (= A 2 B 3) et un produit partiel C 32 (= A 3 B 2) et le binaire supérieur issu de la sortie de l'additionneur complet 8 a, four- nit une valeur à deux binaires Recevant un produit partiel C 13 (= A 1 B 3), le binaire inférieur issu de la sortie de l'addi- tionneur complet 8 a et le binaire supérieur issu de la sortie de l'additionneur complet 8 b, l'additionneur complet 8 e fournit une valeur à deux binaires Recevant un produit partiel C 03 (= A O B 3), le binaire inférieur issu de la sortie de l'addi- tionneur complet 8 b et le bianire supérieur issu de la sortie de l'additionneur complet 8 c, l'additionneur complet 8 f fournit une valeur à deux binaires. Dans le quatrième étage, l'additionneur à anticipation de retenue à trois binaires 9 reçoit un produit partiel C 33 (= A 3 B 3), le binaire supérieur issu de la sortie de l'additionneur complet alignés l'un sur l'autre au niveau d'un chiffre, le bi- naire inférieur issu de la sortie de l'additionneur complet 8 d et le binaire supérieur issu de la sortie de l'additionneur complet 8 e alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8 e et le binaire supérieur issu de la sortie de l'additionneur 8 f alignés l'un sur l'autre au niveau d'un chiffre. Le binaire inférieur issu de la sortie de l'additionneur complet 8 f devient directement le binaire de poids faible P 3 du résultat de la multiplication 2 Les autres binaires supérieurs (P 7 P 6 P 5 P 4) du résultat de la multiplication 2 sont fournis par la sortie de l'additionneur à anticipation de retenue à trois binaires 9. Le demi-additionneur arrondisseur 13 est situé à une posi- tion o le sixième binaire de poids fort doit être calculé, c'est-à-dire une position o le demi-additionneur 7 b doit être disposé dans la partie de traitement d'addition classique 30 b qui est représentée sur la figure 22 Cela permet d'ajouter un nombre auxiliaire " 1 " au sixième binaire de poids fort Par conséquent, comme cela est expliqué au paragraphe "(A-0) Idée de base", le résultat de la multiplication 2 qui a été arrondi à partir du sixième binaire de poids fort et qui comprend, par conséquent, le binaire de poids le plus fort et jusqu'au cin- quième binaire de poids fort, est disponible à la sortie du circuit multiplieur 101 Puisque le procédé de conservation des retenues est utilisé dans le premier mode de réalisation, le chemin de propagation des retenues est court, ce qui permet un fonctionnement rapide. La figure 3 est un shcéma de principe représentant la structure de chaque demi-additionneur, typiquement le demi-ad- ditionneur 7 a, de la partie de traitement d'addition 31 b La figure 4 est un schéma de principe représentant la structure du demi-additionneur arrondisseur 13 Sur les figures 3 et 4, les signaux d'entrée K et L correspondent aux produits partiels qui sont représentés sur la figure 2 Les sorties C et S correspon- dent respectivement au binaire supérieur et au binaire infé- rieur du signal de sortie du demi-additionneur 7 a et du demi- additionneur arrondisseur 13 Le signal de sortie C correspond en outre au chiffre de la retenue Dans le demi-additionneur 7 a, une porte ET 14 et une porte OU exclusif 15 reçoivent cha- cune les signaux d'entrée K et L La porte ET 14 fournit le si- gnal de sortie C, et la porte OU exclusif 15 fournit le signal de sortie S Par conséquent, la somme de K et L, composés cha- cun d'un binaire, est obtenue sous la forme d'une valeur à deux binaires CS. D'autre part, dans le demi-additionneur arrondisseur 13, une porte OU 16 et une porte NI exclusif 17 reçoivent chacune les signaux d'entrée K et L, et la porte OU 16 fournit le si- gnal de sortie C, et la porte NI exclusif 17 fournit le signal de sortie S Ici, la somme de K, de L et du nombre auxi- liaire"l" est obtenue sous la forme d'une valeur à deux bi- naires CS. La figure 5 est un schéma de principe représentant en dé- tail la structure de la porte ET 14 du demi-additionneur 7 a, et la figure 6 est un schéma de principe représentant en détail la structure de la porte OU 16 du demi-additionneur arrondisseur 13 Comme on le voit en comparant la figure 5 à la figure 6, les portes 14 et 16 nécessitent chacune six transistors La fi- gure 7 est un schéma de principe représentant en détail la structure de la porte NI exclusif 15 du demi-additionneur 7 a, et la figure 8 est un schéma de principe représentant en détail la structure de la porte NI exclusif 17 du demi-additionneur 13 Comme cela est évident d'après la comparaison des figures 7 et 8, les portes 15 et 17 nécessitent chacune dix transistors. Considérant cela à la lumière des schémas des figures 3 et 4, on comprend que les tailles des circuits des demi-additionneurs 7 a et 13 sont les mêmes Par conséquent, la partie de traite- ment d'addition 31 b du circuit multiplieur 101 est réalisée avec la même taille de circuit que celle de la partie classique de traitement d'addition 30 b. D'autre part, puisque le circuit arrondisseur 5 n'est pas nécessaire avec le circuit multiplieur 101, le circuit multi- plieur 101 est formé avec une taille plus petite que le circuit multiplieur classique 100 La réduction de la taille du circuit est avantageuse en elle-même, et encore plus avantageuse par le fait qu'elle permet une augmentation de la vitesse de fonction- nement. (A-2) Deuxième mode de réalisation préféré Un deuxième mode de réalisation préféré est une applica- tion à une multiplication utilisant "l'arbre de Wallace" La figure 9 est un schéma de principe représentant la structure de la partie de traitement d'addition 31 c La partie de traitement d'addition 31 c et la partie génératrice de produits partiels 31 a, qui est représentée sur la figure 1, forment une partie multiplieur 32 C'est dans la partie multiplieur 32 que le mul- tiplieur à arbre de Wallace est formé. Plus précisément, dans la partie de traitement d'addition 31 c, à laquelle le groupe de produits partiels 6 doit être fourni en entrée, un demi-additionneur 7 a, des additionneurs complets 8 a, 8 b et 8 c, et un demi-additionneurs 7 b sont dispo- sés dans cet ordre dans le premier étage Dans le deuxième étage, des demi-additionneurs 7 c, 7 d et 7 e, un additionneur complet 8 d et un demi-additionneur arrondisseur 13 sont dispo- sés dans cet ordre Dans le troisième étage, une porte OU 9 b et un additionneur à anticipation de retenue à quatre binaires 9 a sont disposés dans cet ordre. Pour commencer, dans le premier étage, le produit partiel C O o n'est soumis à aucun traitement de calcul Le demi-addi- tionneur 7 a reçoit les produits partiels C 23 et C 32, l'addi- tionneur complet 8 a reçoit les produits partiels C 13, C 22 et C 31, l'additionneur complet 8 b reçoit les produits partiels C 12, C 21, C 30, l'additionneur complet 8 c reçoit les produits partiels C 02, Cl, et C 20, le demi-additionneur 7 b reçoit les produits partiels C 01 et C 10 Chacun des demi-additionneurs et des additionneurs complets calcule la somme des produits par- tiels reçus en entrée et fournit une valeur à deux binaires. Dans le deuxième étage, le demi-additionneur 7 c reçoit le produit partiel C 33 et le binaire supérieur issu de la sortie du demi-additionneur 7 a, tandis que le demi-additionneur 7 d re- çoit le binaire inférieur issu de la sortie du demi-addition- neur 7 a et le binaire supérieur issu de la sortie de l'addi- tionneur complet 8 a Le demi-additionneur 7 e reçoit le binaire inférieur issu de la sortie de l'additionneur complet 8 a et le binaire supérieur issu de la sortie de l'additionneur complet 8 b L'additionneur complet 8 d reçoit un produit partiel C 03, le binaire inférieur issu de la sortie de l'additionneur complet 8 b et le binaire supérieur issu de la sortie de l'additionneur complet 8 c Le demi-additionneur arrondisseur 13 reçoit le bi- naire inférieur issu de la sortie de l'additionneur complet 8 c et le binaire supérieur issu de la sortie du demi-additionneur 7 b Chacun des demi-additionneurs et des additionneurs complets calcule la somme des produits partiels fournis en entrée et fournit une valeur à deux binaires. Dans le troisième étage, l'additionneur à anticipation de retenue à quatre binaires 9 a reçoit le binaire inférieur issu de la sortie du demi-additionneur 7 c et le binaire supérieur issu de la sortie du demiadditionneur 7 d alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie du demi-additionner 7 d et le binaire supérieur issu de la sortie du demi-additionneur 7 e alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie du demi-additionneur 7 e et le binaire supérieur issu de la sortie de l'additionneur complet 8 d alignés l'un sur l'autre au niveau d'un chiffre, et le binaire inférieur issu de la sortie de l'additionneur complet 8 d et le binaire supérieur issu de la sortie du demi-additionneur arrondisseur 13 alignés l'un sur l'autre au niveau d'un chiffre La porte OU 9 b calcule la somme logique de la retenue (binaire de poids fort) à la sortie de l'additionneur à anticipation de retenue 9 a et du binaire supé- rieur issu de la sortie du demi-additionneur 7 c de manière que le binaire de poids fort P 7 du résultat de la multiplication 2 soit fourni en sortie L'additionneur à anticipation de retenue 9 a fournit les autres binaires supérieurs (P 6 P 5 P 4 P 3) du ré- sultat de la multiplication 2. Puisque le demi-additionneur arrondisseur 13 est situé à une position o le sixième binaire de poids fort doit être cal- culé, un nombre auxiliaire est ajouté au sixième binaire de poids fort Par conséquent, l'effet de la présente invention est également assuré lorsqu'une multiplication utilisant l'arbre de Wallace doit être effectuée En d'autres termes, il est possible d'obtenir le résultat de la multiplication 2 qui a été arrondi à partir du sixième binaire de poids fort sans uti- liser de circuit d'arrondissage extérieur D'une manière encore plus avantageuse, la partie de traitement d'addition 31 c néces- site un nombre réduit d'étages par rapport à la partie de trai- tement d'addition 31 b du premier mode de réalisation préféré. (A-3) Troisième mode de réalisation préféré Un troisième mode de réalisation préféré est une applica- tion de la présente invention à une multiplication utilisant l'algorithme de Booth La figure 10 est un schéma de principe représentant la structure d'un circuit multiplieur 102 selon la présente invention Le circuit multiplieur 102 reçoit un multi- plicande à huit binaires X 7-Xo et un multiplieur à huit bi- naires Y 7-Yo qui sont des nombres négatifs exprimés chacun sous la forme d'un complément à 2 Sans utiliser de circuit d'arron- dissage extérieur, on obtient un résultat de multiplication 21 à douze binaires (= P 15 P 5 P 4) arrondi à partir du trei- zième binaire de poids fort. Le circuit multiplieur 102 comprend une partie formant multiplieur 33 utilisant l'algorithme de Booth La partie for- mant multiplieur 33 est formée d'une partie génératrice de pro- duits partiels 33 a et d'une partie de traitement d'addition 33 b. La partie génératrice de produits partiels 33 a génère quatre produits partiels à partir du multiplicande X 7-Xo et du multiplicateur Y 7-YO La partie génératrice de produits par- tiels 33 a comprend quatre types de circuits générateurs de pro- duits partiels de Booth 331 à 334 Le circuit générateur de produit partiel de Booth 331 génère un produit partiel à seize binaires à partir du multiplicande X 7-Xo et des deux binaires de poids faible Y 1 et Y O du multiplicateur Le circuit généra- teur de produit partiel de Booth 332 génère un produit partiel à 14 binaires à partir du multiplicande X 7-Xo et des cinquième, sixième et septième binaires de poids fort Y 3 Y 2 Y 1 du multi- plicateur Le circuit générateur de produit partiel de Booth 333 génère un produit partiel à 12 binaires à partir du multi- plicande X 7-XO et des troisième, quatrième et cinquième bi- naires de poids fort Y 5 Y 4 Y 3 du multiplicateur Le circuit gé- nérateur de produit partiel de Booth 334 génère un produit par- tiel à 10 binaires à partir du multiplicande X 7-Xo et des pre- mier, deuxième et troisième binaires de poids fort Y 7 Y 6 Y 5 du multiplicateur. Ces quatre types de produits partiels sont fournis à l'en- trée de la partie de traitement d'addition 33 b avec leurs bi- naires de poids fort alignés les uns sur les autres Pour la clarté de l'illustration, la figure 10 ne représente que les binaires situés à proximité des binaires de poids fort et de poids faible tels qu'ils son tintroduits dans la partie de traitement d'addition 33 b. La partie de traitement d'addition 33 b est formée de quatre étages Dans le premier étage, des demi-additionneurs 7 a à 71, un demi-additionneur arrondisseur 13 et un demi-addition- neur 7 m sont disposés dans cet ordre à partir du côté du bi- naire supérieur Dans le deuxième étage, des additionneurs com- plets 8 a à 81 et un demi-additionneur 7 N sont disposés dans cet ordre à partir du côté du binaire supérieur Dans le troisième étage, des additionneurs complets 8 m à 8 v et des demi-addition- neurs 7 o et 7 p sont disposés dans cet ordre à partir du côté du binaire supérieur Dans le quatrième et dernier étage, un addi- tionneur à 11 binaires 91 est disposé. La figure 11 l est un schéma de principe représentant la structure de la partie de traitement d'addition plus en détail que sur la figure 10 Dans le premier étage, chaque binaire issu de la sortie du circuit générateur de produit partiel de Booth 331 est fourni par ordre décroissant du binaire de poids fort au quatorzième binaire à chacun des demi-additionneurs 7 a à 71, au demi-additionneur arrondisseur 13 et au demi-addition- neur 7 m De plus, chaque binaire issu de la sortie du circuit générateur de produit partiel de Booth 332 est fourni par ordre décroissant à partir du binaire de poids fort à chacun de ces additionneurs. Ensuite, l'additionneur complet 8 a reçoit le signal issu de la sortie du demi-additionneur 7 a, le binaire supérieur issu de la sortie du demi-additionneur 7 b et le binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8 b reçoit le binaire infé- rieur issu de la sortie du demi-additionneur 7 b, le binaire su- périeur issu de la sortie du demi-additionneur 7 c et le deuxième binaire de poids fort issu de la sortie du circuit gé- nérateur de produit partiel de Booth 333; l'additionneur com- plet 8 c reçoit le binaire inférieur issu de la sortie du demi- additionneur 7 c, le binaire supérieur issu de la sortie du demiadditionneur 7 d et le troisième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8 d reçoit le binaire inférieur issu de la sortie du demiadditionneur 7 d, le binaire supérieur issu de la sortie du demiadditionneur 7 e et le quatrième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8 e reçoit le bi- naire inférieur issu de la sortie du demi-additionneur 7 e, le binaire supérieur issu de la sortie du demi-additionneur 7 f et le cinquième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur com- plet 8 f reçoit le binaire inférieur issu de la sortie du demi- additionneur 7 f, le binaire supérieur issu de la sortie du demiadditionneur 7 g et le sixième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8 g reçoit le binaire inférieur issu de la sortie du demi- additionneur 7 g, le binaire supérieur issu de la sortie du demi- additionneur 7 h et le septième binaire issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8 h reçoit le binaire infé- rieur issu de la sortie du demi-additionneur 7 h, le binaire su- périeur issu de la sortie du demi-additionneur 7 i et le hui- tième binaire issu de la sortie du circuit générateur de pro- duit partiel de Booth 333; l'additionneur complet 8 i reçoit le binaire inférieur issu de la sortie du demi-additionneur 7 i, le binaire supérieur issu de la sortie du demi-additionneur 7 j et le neuvième binaire issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8 j reçoit le binaire inférieur issu de la sortie du demi-additionneur 7 j, le binaire supérieur issu de la sortie du demi-additionneur 7 k et le dixième binaire issu de la sortie du circuit générateur de produit partiel de Booth 333; l'additionneur complet 8 k re- çoit le binaire inférieur issu de la sortie du demi-addition- neur 7 k, le binaire supérieur issu de la sortie du demi-addi- tionneur 71 et le onzième binaire issu de la sortie du circuit générateur de produit partiel de Booth 333; et l'additionneur complet 81 reçoit le binaire inférieur issu de la sortie du demi-additionneur 71, le binaire supérieur issu de la sortie du demi-additionneur arrondisseur 13 et le douzième binaire issu de la sortie du circuit générateur de produit partiel de Booth 333 Le demi-additionneur 7 N reçoit le binaire inférieur issu de la sortie du demi-additionneur arrondisseur 13 et le binaire supérieur issu de la sortie du demi-additioneur 7 m. Après cela, dans le troisième étage, l'additionneur com- plet 8 m reçoit le signal de sortie du demi-additionneur 8 a, le binaire supérieur issu de la sortie du demi-additionneur 8 b et le binaire de poids fort issu de la sortie du circuit généra- teur de produit partiel 334; l'additionneur complet 8 N reçoit le binaire inférieur issu de la sortie du demi-additionneur 8 b, le binaire supérieur issu de la sortie du demi-additionneur 8 c et le deuxième binaire issu de la sortie du circuit générateur de produit partiel de Booth 334; l'additionneur complet 80 re- * çoit le binaire inférieur issu de la sortie du demi-addition- neur 8 c, le binaire supérieur issu de la sortie du demi-addi- tionneur 8 d et le troisième binaire issu de la sortie du cir- cuit générateur de produit partiel de Booth 334; l'additionneur complet 8 p reçoit le binaire inférieur issu de la sortie du demi- additionneur 8 d, le binaire supérieur issu de la sortie du demi- additionneur 8 e et le quatrième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334; l'additionneur complet 8 q reçoit le binaire inférieur issu de la sortie du demi- additionneur 8 e, le binaire supérieur issu de la sortie du demi- additionneur 8 f et le cinquième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334; l'additionneur complet 8 r reçoit le bi- naire inférieur issu de la sortie du demi-additionneur 8 f, le binaire supérieur issu de la sortie du demi-additionneur 8 g et le sixième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334; l'additionneur com- plet 8 S reçoit le binaire inférieur issu de la sortie du demi- additionneur 8 g, le binaire supérieur issu de la sortie du demiadditionneur 8 h et le septième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334; l'additionneur complet 8 t reçoit le binaire inférieur issu de la sortie du demi- additionneur 8 h, le binaire supérieur issu de la sortie du demi- additionneur 8 i et le huitième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334; l'additionneur complet 8 u reçoit le bi- naire inférieur issu de la sortie du demi-additionneur 8 i, le binaire supérieur issu de la sortie du demi-additionneur 8 j et le neuvième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334; et l'additionneur complet 8 v reçoit le binaire inférieur issu de la sortie du demi-additionneur 8 j, le binaire supérieur issu de la sortie du demi-additionneur 8 k et le dixième binaire de poids fort issu de la sortie du circuit générateur de produit partiel de Booth 334 Le demi-additionneur 70 reçoit le binaire inférieur issu de la sortie de l'additionneur complet 8 k et le binaire supé- rieur issu de la sortie de l'additionneur complet 81, tandis que le demiadditionneur 7 p reçoit le binaire inférieur issu de la sortie du demiadditionneur 81 et le binaire supérieur issu de la sortie du demi-additionneur 7 n. Dans le quatrième étage, l'additionneur à onze binaires 91 reçoit le signal de sortie de l'additionneur complet 8 m et le binaire supérieur issu de la sortie de l'additionneur complet 8 N alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8 N et le binaire supérieur issu de la sortie de l'additionneur complet alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 80 et le binaire supérieur issu de la sortie de l'additionneur complet 8 p alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8 p et le binaire supérieur issu de la sortie de l'additionneur complet 8 q alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8 q et le binaire supérieur issu de la sortie de l'additionneur complet 8 r alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8 r et le binaire supérieur issu de la sortie de l'additionneur complet 8 S alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8 S et le binaire supérieur issu de la sortie de l'additionneur complet 8 t alignés l'un sur l'autre au niveau d'un chiffre, le binaire inférieur issu de la sortie de l'additionneur complet 8 t et le binaire supérieur issu de la sortie de l'additionneur 8 u ali- gnés l'un sur l'autre au niveau d'un chiffre, le binaire infé- rieur issu de la sortie de l'additionneur complet 8 u et le bi- naire supérieur issu de la sortie de l'additionneur complet 8 v alignés l'un sur l'autre au niveau d'un chiffre, le binaire in- férieur issu de la sortie de l'additionneur complet 8 v et le binaire supérieur issu de la sortie du demi-additionneru 7 o alignés l'un sur l'autre au niveau d'un chiffre, et le binaire inférieur issu de la sortie du demi-additionneur 7 o et le bi- naire supérieur issu de la sortie du demi-additionneur 7 p ali- gnés l'un sur l'autre au niveau d'un chiffre Il en résulte que le signal de sortie de l'additionneur 91 devient les binaires supérieurs du résultat de la multipllication 21 (P 15 à P 5) Le binaire de poids faible P 4 du résultat de la multiplication 21 est le binaire inférieur issu de la sortie du demi-additionneur 7 p. Puisque le demi- additionneur arrondisseur 13 est situé à une position o le treizième binaire de poids fort doit être calculé, un nombre auxiliaire est ajouté au treizième binaire de poids fort Par conséquent, l'effet de la présente invention est également assuré lorsqu'une multiplication utilisant l'algorithme de Booth doit être effectuée En d'autres termes, il est possible d'obtenir le résultat de la multiplication 21 qui a été arrondi à partir du treizième binaire de poids fort sans utiliser de circuit arrondisseur prévu à l'extérieur. Le demi-additionneur arrondisseur 13 est situé à une posi- tion o le treizième binaire de poids fort doit être calculé, comme cela a été décrit plus haut Il s'ensuit que le demi-ad- ditionneur 13 peut être disposé dans d'autres étages et pas né- cessairement dans le premier étage comme dans le cas de la par- tie de traitemenbt d'addition 33 b La figure 12 est un schéma de principe d'une partie de traitement d'addition qui est équi- valente comme structure à la partie de traitement d'addition 33 b car elle est modifiée de telle manière que le demi-addi- tionneur 7 N et le demi-additionneur arrondisseur 13 soient per- mutés. Lorsque la partie de traitement d'addition 33 c ayant une telle structure est utilisée en combinaison avec la partie gé- nératrice de produits partiels 33 a, la présente invention est applicable à une multiplication utilisant l'algrithme de Booth. B Circuit diviseur (B-0) Idée de base L'idée de base de la présente invention est décrite ci- après avant de décrire les détails de l'invention Supposons un exemple dans lequel un dividende à huit binaires A (= A 7 A 6 AO) soit divisé par un diviseur à huit binaires B ( B 7 B 6 BO) plus grand que le dividende pour obtenir un quotient ar- rondi qui est plus petit que 1 Pour obtenir un résultat de di- vision qui est arrondi à la huitième décimale, il faut calculer le quotient A:B et ajouter 2-9 au quotient Le quotient désiré, qui est arrondi à partir du huitième chiffre après la virgule, est alors obtenu comme résultat En résumé, le quotient Q = A:B + 2-9 doit être calculé jusqu'à la huitième décimale. L'équation donnée ci-dessus peut être modifiée pour s'écrire Q = (A + B x 2-9):B Par conséquent, le résultat de calcul désiré peut être obtenu en divisant un dividende nouvel- lement adopté (A + B x 2-9) par le diviseur B jusqu'à la hui- tième décimale. En particulier dans ce cas, tandis que le binaire de poids faible a un poids (chiffre) de 20, le binaire de poids fort de B x 2-9 a un poids de 2-2 Par conséquent, le résultat de cal- cul obtenu à partir du nouveau dividende (A + B x 2-9) est une donnée à dix-sept binaires (A 7 A 6 Ao O B 7 B 6 Bl BO) qui doit être divisée par B jusqu'au chiffre 2-8 (c'est-à-dire jusqu'au huitième chiffre après la virgule) Pour cela, sur les dix-sept binaires de la donnée, il faut les zeize binaires su- périeurs, ce qui implique qu'il est nécessaire de diviser (A 7 A 6 Ao O B 7 B 6 B 1) par (B 7 B 6 BO) Par conséquent, il n'y a pas besoin de prévoir le circuit arrondisseur 5 comme dans le circuit classique ou de calculer un quotient jusqu'au neuvième chiffre après la virgule, ce qui permet de supprimer un étage dans la structure du circuit de calcul du quotient. (B-1) Quatrième mode de réalisation préféré La figure 13 est un schéma de principe représentant la structure d'un circuit diviseur 201 selon l'invention Le cir- cuit diviseur 201 est construit pour diviser un dividende à huit binaires A par un diviseur à huit binaires B plus grand que le dividende et arrondir à partir du neuvième chiffre après la virgule pour obtenir un quotient arrondi à partir du hui- tième chiffre après la virgule A cette fin, le circuit divi- seur 201 comprend des parties calculant un quotient à un bi- naire 12 a à 12 h. Pour commencer, le dividende à huit binaires A et le divi- seur à huit binaires B sont fournis à la partie calculant un quotient à un binaire 12 a Puisque l'on a la relation A quotient à un binaire 12 a. Dans la partie calculant un quotient à un binaire 12 a, la valeur " O " est ajoutée à la fin du dividende à huit binaires A pour produire une donnée à neuf binaires (A 7 A 6 AO 0). Cette donnée correspond aux neuf binaires de poids fort du nou- veau dividende à dix-sept binaires qui a été décrit dans le pa- ragraphe (B-0) Idée de base Puisqu'il faut calculer un quo- tient pour un seul binaire dans la partie calculant un quotient à un binaire 12 a, il n'y a pas besoin de calculer tous les chiffres du nouveau dividende à dix-sept binaires et de diviser le dividende à dix- sept binaires par le diviseur B Au contraire, il suffit d'ajouter la valeur à un binaire 10 " 1 à la fin du dividende à huit binaires A De cette manière, le quo- tient q 7 pour le chiffre de poids fort et le reste à huit bi- naires R 8 sont calculés dans la partie calculant un quotient à un binaire 12 a La figure 14 est un schéma explicatif illus- trant le calcul effectué dans la partie calculant un quotient à un binaire 12 a sous la forme d'un calcul effectué avec des va- leurs numériques. Ensuite, le reste à huit binaires R 8 et le diviseur à huit binaires B sont fournis à la partie calculant un quotient à un binaire 12 b En outre, et contrairement au procédé classique, non seulement la valeur 10 " 1, mais également le binaire de poids fort B 7 du diviseur B, qui correspond au dixième binaire de poids fort du nouveau dividende, sont fournis à la partie cal- culant un quotient à un binaire 12 b Dans la partie calculant un quotient à un binaire 12 b, le binaire B 7 est ajouté à la fin du reste à huit binaires R 8 pour produire une donnée à neuf bi- naires qui est ensuite divisée par le diviseur B La figure 15 est un schéma explicatif illustrant le calcul effectué dans la partie calculant un quotient à un binaire 12 b sous la forme d'un calcul effectué avec des valeurs numériques Comme cela est représenté sur la figure 15, ajouter la valeur B 7 à la fin du reste à huit binaires R 8 et diviser ensuite la valeur résul- tante par le diviseur B est, en ce qui concerne le calcul d'un quotient à un binaire pour le deuxième chiffre après la vir- gule, équivalent à diviser le nouveau dividende à dix-sept bi- naires par le diviseur B De cette manière, le quotient à un binaire q 6 pour le deuxième chiffre après la virgule et le reste à huit binaires R 7 sont calculés dans la partie calculant un quotient à un binaire 12 b. D'une manière analogue, les parties calculant un quotient à un binaire 12 c à 12 h reçoivent respectivement les restes R 7 à R 2 qui sont calculés dans les parties précédentes respectives calculant un quotient à un binaire 12 b à 12 g Comme le diviseur B est donné, les valeurs à un binaire B 6 à Bl qui forment le diviseur B sont également fournies aux parties calculant un quotient à un binaire 12 c à 12 h et sont respectivement ajoutées à la fin des restes R 7 à R 2 Les parties calculant un quotient à un binaire 12 c à 12 h fournissent des quotients à un binaire q 5 à qo, respectivement. Par conséquent, en ajoutant une valeur à un binaire, qui fait partie du diviseur, à la fin du dividende dans chaque par- tie calculant un quotient à un binaire, la division du nouveau dividende à dix-sept binaires par le diviseur B est pratique- ment effectuée Par conséquent, comme cela a été décrit dans le paragraphe (B-0) Idée de base, il est possible d'arrondir à partir du neuvième chiffre après la virgule pour obtenir un quotient qui a huit chiffres après la virgule. Il est à noter que dans le cas o un quotient doit être calculé jusqu'au septième chiffre après la virgule, en divisant un dividende à huit binaires A par un diviseur à huit binaires B plus grand que le dividende et en arrondissant ensuite le ré- sultat au huitième chiffre, le nouveau dividende est un nombre à seize binaires (A 7 A 6 AO B 7 B 6 B), la partie calcu- lant un quotient à un binaire 12 a n'est pas nécessaire La fi- gure 16 est un schéma de principe représentant la structure d'un circuit diviseur 201 a qui est à utiliser lorsqu'un tel calcul doit être effectué La partie calculant un quotient à un binaire 12 b reçoit le dividende A au lieu du reste R 8 Dans la partie calculant un quotient à un binaire 12 b la valeur de B 7 est ajoutée à la fin du dividende A Les calculs effectués en- suite sont les mêmes que ceux effectués dans le circuit divi- seur 201. Pour calculer un quotient jusqu'au neuvième chiffre après la virgule en divisant un dividende à huit binaires A par un diviseur à huit binaires plus grand que le dividende et en ar- rondissant ensuite à partir du dixième chiffre après la vir- gule, il faut utiliser un nombre à dix-huit binaires (A 7 A 6 Ao 00 B 7 B 6 B) comme nouveau dividende Par consésuent, dans ce cas, une nouvelle partie calculant un quotient à un bi- naire 12 x doit être prévue La figure 17 est un schéma de prin- cipe représentant la structure d'un circuit diviseur 201 b qui est à utiliser lorsqu'un tel calcul doit être effectué La par- tie calculant un quotient à un binaire 12 x reçoit le dividende A, le diviseur B et une valeur à un binaire " O ", et divise le nombre à neuf binaires (A 7 A 6 Ao 0) par le diviseur B, ce qui donne un quotient à un binaire q 8 et un reste à huit bi- naires R 9 Ensuite, dans la partie calculant un quotient à un binaire 12 a, une valeur à un binaire " O " est ajoutée à la fin du reste R 9 Les calculs effectués ensuite sont les mêmes que ceux effectués dans le circuit diviseur 201. Contrairement au circuit diviseur classique, les circuits diviseurs 201, 201 a et 201 b ne nécessitent pas de circuit ar- rondisseur 5 De plus, ces circuits diviseurs comprennent un étage de moins de circuits calculant un quotient à un binaire. En outre, les circuits calculant un quotient à un binaire uti- lisés dans ces circuits diviseurs ont la même structure que ceux qui sont utilisés dans le circuit diviseur classique et, par conséquent, la taille du circuit pour un étage est approxi- mativement la même que celle du circuit diviseur classique Par conséquent, une taille de circuit plus petite et un fonctionne- ment plus rapide sont possibles dans ces circuits diviseurs par rapport au circuit diviseur classique. (B-2) Cinquième mode de réalisation préféré Dans l'invention, si le chiffre de la position d'arrondi est situé à un L-ième chiffre après la virgule, selon une rela- tion entre le nombre de chiffres du dividende M et le nombre L, le circuit diviseur peut avoir différentes structures Le qua- trième mode de réalisation préféré correspond au cas o l'on a la relation L > M et, par conséquent, le "nouveau dividende" est calculé d'une manière relativmeent simple Par contre, si la relation entre L et M est L nécessaire de disposer un additionneur avant les circuits cal- culant un quotient à un binaire Le cinquième mode de réalisa- tion préféré correspond à un tel cas. La figure 18 est un schéma de principe représentant la structure d'un circuit diviseur 202 selon la présente inven- tion Le circuit diviseur 202 est un circuit prévu pour diviser un dividende à huit binaires A par un diviseur à huit binaires B plus grand que le dividende et arrondir ensuite à partir du cinquième chiffre après la virgule pour obtenir un quotient qui a quatre chiffres après la virgule Le circuit diviseur 202 comprend des parties calculant un quotient à un binaire 12 b à 12 e et un additionneur 19. A partir du nouveau dividende (A + B x 2-5), on obtient un nombre à treize binaires lA 7 A 6 A 5 A 4 A 3 (A 2 +B 7) (A 1 +B 6) (AO+B 5) B 4 B 3 B 2 Bl BOl comme résultat de calcul Pour cela, dans l'additionneur 19, les trois binaires de poids fort doi- vent éte ajoutés aux trois binairess de poids faible du divi- dende A En d'autres termes, le dividende A et les trois bi- naires relativement supérieurs B 7, B 6 et B 5 qui font partie du diviseur B sont fournis à l'additionneur 19. Supposons maintenant que l'on ait dans le système de numé- ration binaire A:B (arrondi) 22 à calculer est plus petit que 1 et, par consé- quent, sa valeur à la place du chiffre situé avant la virgule est " O " Par conséquent, le nombre R 5 fourni par la sortie de l'additionneur 19 est exprimé par huit binaires Le nombre R 5 obtenu à la sortie correspond aux huit binaires de poids fort du nouveau dividende (A + B x 2-5). Le nombre R 5 obtenu à la sortie de l'additionneur 19 et le diviseur B sont fournis à la partie calculant un quotient à un binaire 12 b Le quatrième binaire du diviseur B par ordre de poids B 4 est également fourni à la partie calculant un quotient à un binaire 12 b et ajouté à la fin du nombre R 5 obtenu à la sortie La partie calculant un quotient à un binaire 12 b effec- tue une division d'une manière analogue à celle du quatrième mode de réalisation préféré La figure 19 est un schéma expli- catif illustrant le calcul effectué dans la partie calculant un quotient à un binaire 12 b sous la forme d'un calcul effectué avec des valeurs numériques Comme cela est représenté sur la figure 19, ajouter la valeur de B 4 à la fin du nombre R 5 obtenu à la sortie et diviser la valeur résultante par le diviseur B est, en ce qui concerne le calcul d'un quotient à un binaire pour le premier binaire après la virgule, équivalent à diviser le nouveau dividende à treize binaires par le diviseur B De cette manière, dans la partie calculant un quotient à un bi- naire 12 b, un quotient q 3 pour le premier binaire après la vir- gule et un reste à huit binaires R 4 sont calculés. Après cela, d'une manière analogue au quatrième mode de réalisation préféré, des quotients à un binaire q 2, q 1 et q O sont calculés dans cet ordre Le calcul du quotient q 0, qui est au quatrième chiffre après la virgule, donne le quotient dé- siré. Dans le cinquième mode de réalisation préféré, d'une ma- nière analogue à celle du quatrième mode de réallisation pré- féré, il n'est pas nécessaire de calculer le nouveau dividende comme un tout en une seule fois Le circuit diviseur selon ce mode de réalisation est formé uniquement du même nombre de par- ties calculant un quotient à un binaire que le nombre de chiffres qui sont à calculer Si le circuit arrondisseur 5 n'est pas nécessaire, l'additionneur 19, quant à lui, est né- cessaire Par conséquent, la structure du circuit diviseur se- lon ce mode de réalisation comprend un étage de moins que le circuit diviseur classique Cela réduit la taille du circuit et permet un fonctionnement plus rapide. L'invention est également applicable au cas o la relation A:B du nouveau dividende (A + B x 2-5). La figure 20 est un schéma de principe représentant la structure d'un circuit diviseur 203 qui est adaptable au cas o une relation telle que celle qui est donnée plus haut peut exister entre le dividende A et le diviseur B Le circuit divi- seur 203 est équivalent comme structure au circuit diviseur 202 car il est modifié pour comprendre nouvellement la partie cal- culant un quotient à un binaire 12 a entre l'additionneur 19 et la partie calculant un quotient à un binaire 12 b De la même manière que l'additionneur le fait dans le circuit diviseur 202, l'additionneur 19 ajoute les trois binaires relativement supérieurs B 7, B 6 et B 5 qui font partie du diviseur B au divi- dende A tout en alignant le binaire de poids faible de ces trois binaires sur le binaire de poids faible du dividende A. Cela a pour résultat que l'additionneur 19 fournit le nombre de sortie à neuf binaires R 6 à la partie calculant un quotient à un binaire 12 a. La partie calculant un quotient à un binaire 12 a reçoit le diviseur B pour qu'un quotient q 4 pour le premier binaire avant la virgule soit calculé Si A:B fournit également le reste à huit binaires R 5 en plus du quo- tient q 4. Après cela, des calculs analogues à ceux effectués dans le circuit diviseur 202 sont effectués pour fournir le quotient 22 qui est arrondi à partir du cinquième chiffre après la virgule et qui, par conséquent, a ensuite quatre chiffres. Pour le circuit diviseur 203, il faut prévoir une partie calculant un quotient à un binaire de plus que le nombre de dé- cimales qui doivent être calculées, ce qui donne une structure semblable à celle du circuit diviseur classique Si le circuit arrondisseur 5 n'est pas nécessaire, l'additionneur 19, quant à lui, est nécessaire Par conséquent, il n'est pas possible d'obtenir une grande réduction de la taille du circuit par rap- port au circuit diviseur classique Cependant, alors qu'il est nécessaire d'effectuer des calculs jusqu'à un chiffre qui est inférieur d'un chiffre au chiffre auquel le quotient doit fina- lement être calculé dans le procédé classique, dans le circuit diviseur 203, un résultat déjà arrondi peut être obtenu en sé- rie à partir du chiffre de poids fort Cela est avantageux en ce que le résultat désiré peut être obtenu, bien que partielle- ment, à partir du chiffre de poids fort, qui représente l'information la plus importante. Si les modes de réalisation préférés décrits jusqu'ici utilisent tous des valeurs qui sont toutes des nombres bi- naires, la présente invention n'en est pas pour autant limitée à la multiplication binaire et la division binaire En effet, la présente invention est applicable d'une manière générale à tout autre système de numération dans lequel la base D est un nombre entier qui est égal ou supérieur à 2 Dans ce cas, comme nombre auxiliaire à utiliser dans le circuit multiplieur, on peut utiliser un nombre minimal qui est égal ou supérieur à la moitié de la valeur de D. Si l'invention a été décrite en détail, la description qui précède n'en est pas moins donnée qu'à titre d'illustration et n'est nullement restrictive On comprendra que de nombreuses modifications et variantes peuvent être imaginées sans sortir du cadre de l'invention. Revendications 1 Circuit multiplieur, comprenant: (a) une partie génératrice de produits partiels pour générer une pluralité de produits partiels à partir d'une pluralité d'éléments de multiplicande et d'une pluralité d'éléments de multiplicateur, lesdits éléments de multiplicande étant chacun au moins un chiffre qui forme un multiplicande A (= A(M-1) Ai AO) qui est exprimé par M chiffres dans un système de numé- ration à base D, lesdits éléments de multiplicateur étant cha- cun au moins un chiffre qui forme un multiplicateur B (= B(N-1) Bl BO) qui est exprimé par N chiffres dans le système de numération à base D; et (b) une partie de traitement d'addition pour additionner les- dits produits partiels tout en alignant lesdits produits par- tiels chiffre par chiffre les uns sur les autes, dans lequel ladite partie de traitement d'addition com- prend (b-1) un additionneur arrondisseur qui comporte une pre- mière et une deuxième borne d'entrée pour recevoir chacune une valeur à un chiffre, et une première et une deuxième borne de sortie, une valeur qui est disponible à ladite première borne de sortie dudit additionneur arrondisseur étant un chiffre re- lativement supérieur d'une somme de valeurs qui sont fournies à ladite première et ladite deuxième bornes d'entrée et d'un nombre auxiliaire, une valeur qui est disponible à ladite deuxième borne de sortie dudit additionneur arrondisseur étant un chiffre relativement inférieur d'une somme de valeurs qui sont fournies à ladite première et ladite deuxième borne d'entrée et dudit nombre auxiliaire, ledit additionneur arron- disseur étant situé à une position qui correspond au K-ième chiffre de poids fort du produit E dudit multiplicande A et du- dit multiplicateur B. 2 Circuit multiplieur selon la revendication 1, dans lequel ledit nombre auxiliaire est une valeur minimale qui est égale ou supérieure à la moitié dudit nombre D. 3 Circuit multiplieur selon la revendication 1, dans lequel ledit nombre D est 2 et ledit nombre auxiliaire est 1. 4 Circuit multiplieur selon la revendication 3, dans lequel ledit additionneur arrondisseur comprend: (b-l-1) une première porte qui comporte une première, une deuxième et une troisième borne, ladite première borne étant reliés à ladite première borne d'entrée, ladite deuxième borne étant reliés à ladite deuxième borne d'entrée, et ladite troi- sième borne forunissant à ladite première borne de sortie le résultat d'une opération OU effectuée sur des valeurs qui sont fournies à ladite première et ladite deuxième borne de ladite première porte; et (b- 1-2) une deuxième porte qui comporte une première, une deuxième et une troisième borne, ladite première borne étant reliée à ladite première borne d'entrée, ladite deuxième borne étant reliée à ladite deuxième borne d'entrée, et ladite troi- sième borne fournissant à ladite deuxième borne de sortie le résultat d'une opération NI effectuée sur des valeurs qui sont fournies à ladite première et ladite deuxième borne de ladite deuxième porte. Circuit multiplieur selon la revendication 3, dans lequel lesdits éléments de multiplicande, lesdits éléments de multi- plicateur et lesdits produits partiels sont tous des valeurs à un chiffre *" O " 1 ou " 1 ", et dans lequel ladite partie génératrice de produits par- tiels comprend (a-l) M x M portes pour fournir chacune, comme étant un desdits produits partiels, un produit logique Cmn d'un desdits éléments de multiplicande Am qui correspond au m-ième chiffre dudit multiplicande A ( O ments de multiplicateur Bn qui correspond au n-ième chiffre du- dit multiplicateur B ( O 6 Circuit multiplieur selon la revendication 4, dans lequel ladite partie de traitement d'addition comprend en outre: (b-2) un premier groupe d'additionneurs qui est formé de (M-1) demi-additionneurs; (b-3) un k-ième groupe d'additionneurs qui est formé de (M-l) additionneurs complets ( 2 fourni à un additionneur complet de chiffres de poids fort du- dit (j+l)-ième groupe d'additionneurs; (c-2) un desdits produits partiels Cij ( O (c-5) la borne d'entrée du chiffre de poids fort dudit addi- tionneur à anticipation de retenue reçoit un desdits produits partiels C(M-1)(N-_) et un chiffre relativement supérieur du nombre issu d'une sortie dudit additionneur complet de chiffres de poids fort dudit (N-1)ième groupe d'additionneurs; (c-6) la borne d'entrée du p-ième chiffre de poids faible ( 1 chiffre relativement supérieur issu d'une sortie d'un addition- neur complet de p-ièmes chiffres de poids faible dudit (N-1)- ième groupe d'additioneurs et un chiffre relativement inférieur issu d'une sortie d'un additionneur complet de (p+l)-ièmes chiffres de poids faible dudit (N-1)-ième groupe d'addi- tionneurs; (c-7) un additionneur complet de p-ièmes chiffres de poids faible dudit j-ième groupe d'additionneurs ( 3 un chiffre relativement inférieur issu d'une sortie d'un addi- tionneur complet de (p+l)-ièmes chiffres de poids faible dudit (j-1)- ième groupe d'additionneurs et un chiffre relativement supérieur issu d'une sortie d'un additionneur complet de p-ièmes chiffres de poids faible dudit (j-1)-ième groupe d'additionneurs; (c-8) l'additionneur complet de chiffres de poids fort dudit j-ième groupe d'additionneurs reçoit en outre un chiffre rela- tivement supérieur issu d'une sortie de l'additionneur complet de chiffres de poids fort dudit (j-1)-ième groupe d'addi- tionneurs; (c-9) un additionneur complet de p-ièmes chiffres de poids faible dudit deuxième groupe d'additionneurs reçoit un chiffre relativement inférieur issu d'une sortie d'un demi-additionneur de (p+l)ièmes chiffres de poids faible dudit premier groupe d'additionneurs et un chiffre relativement supérieur issu d'une sortie d'un demi- additionneur de p-ièmes chiffres de poids faible dudit premier groupe d'additionneurs; et (c-10) l'additionneur complet de chiffres de poids fort dudit deuxième groupe d'additionneurs reçoit un chiffre relativement supérieur issu d'une sortie du demi-additionneur de chiffres de poids fort dudit premier groupe d'additionneurs, et dans lequel, dans ledit premier groupe d'additioneurs, ledit demi-additionneur qui est situé à une position qui cor- respond au K-ième chiffre de poids fort du produit E est ledit additionneur arrondisseur. 7 Circuit multiplieur selon la revendication 6, dans lequel lesdits nombres M et N sont égaux entre eux. 8 Circuit multiplieur selon la revendication 5, dans lequel ladite partie de traitement d'addition forme un circuit à arbre de Wallace. 9 Circuit multiplieur selon la revendication 8, dans lequel lesdits nombres M et N sont égaux entre eux. Circuit multiplieur selon la revendication 3, dans lequel: ledit multiplicande et ledit mutiplicateur sont exprimés chacun sous la forme d'un complément à 2 si ce sont des nombres négatifs; ledit multiplicande correspond auxdits éléments de multi- plicande; lesdits éléments de multiplicateur sont constitués par une pluralité de chiffres qui sont successifs dans ledit multipli- cateur; ladite partie génératrice de produits partiels comprend une pluralité de circuits générateurs de produits partiels de Booth qui génèrent lesdits produits partiels selon l'algorithme de Booth; et ladite partie de traitement d'addition additionne lesdits produits partiels tout en alignant les chiffres de poids fort desdits produits partiels les uns sur les autres. 11 Circuit multiplieur selon la revendication 10, dans le- quel: ledit nombre N est un nombre pair; ladite pluralité d'éléments de multiplicateur est divisée en 0-ième à i-ième éléments à trois chiffres du multiplicateur (B 2 i+l B 2 i B 2 i 1), o O côté du chiffre inférieur, les (j+l) sorties de chiffre infé- rieur dudit groupe de j additionneurs ( 1 (b-3-2) des additionneurs complets qui sont prévus successive- ment du côté des chiffres supérieurs, les nombres de sortie du- dit j-ième groupe d'additionneurs et ledit (j+ 1)-ième produit partiel étant fournis auxdits additionneurs complets en corres- pondance entre eux, et dans lequel un desdits demi-additionneurs qui est situé à une position qui correspond au K-ième chiffre de poids fort du produit E est ledit additionneur arrondisseur. 12 Circuit multiplieur selon la revendication 11, dans lequel lesdits nombres M et N sont égaux entre eux. 13 Circuit diviseur pour diviser un dividende A (= A(M_ 1) A 1 A 0) qui est exprimé par M chiffres dans un système de numé- ration à base D par un diviseur B (= B(N_ 1) Bl B 0) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, et pour calculer un quotient qui est arrondi à partir du (K+l)-ième chiffre après la virgule et, par conséquent, qui comprend K chiffres, ledit circuit diviseur comprenant: (x-1) des moyens formant additionneurs pour additionner ledit dividende A et au moins le ( 2 N-M-l)-ième chiffre de poids fort tout en alignant le chiffre de poids fort dudit diviseur B sur un chiffre de valeur D(N-K-2) et le chiffre de poids faible dudit dividende A sur un chiffre de valeur D 0, en obtenant ainsi un dividende C; et (x-2) une partie de traitement de division pour diviser ledit dividende C par ledit diviseur B pour calculer un quotient qui comprenne K chiffres après la virgule. 14 Circuit diviseur selon la revendication 13, dans lequel ledit nombre D est 2. 15 Circuit diviseur selon la revendication 14, dans lequel lesdits nombres M et N sont égaux entre eux. 16 Circuit diviseur pour diviser un dividende A (= A(M 1) A 1 AO) qui est exprimé par M chiffres dans un système de numération à base D par un diviseur B (= B(N 1) Bl BO) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, ledit circuit divi- seur comprenant: (a-1) une partie calculant un i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une première et une deuxième borne de sortie, ladite partie calcu- lant un i-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ième quotient à un binaire ( 1 (a-2) une partie calculant un ( 2 N-M-1)-ième quotient, qui com- porte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant un ( 2 N-M-1)-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un ( 2 N- M-1)-ième quotient à un chiffre, ledit ( 2 N-M-1)-ième quotient étant fourni à ladite borne de sortie, dans lequel: (b-l) ledit dividende A est fourni à ladite première borne d'entrée de ladite partie calculant un premier quotient; (b-2) ledit (j-l)-ième reste R(ji) est fourni à ladite pre- mière borne d'entrée de ladite partie calculant un j-ième quo- tient ( 2 de ladite partie calculant un ( 2 N-M-1)-ième quotient. 17 Circuit diviseur selon la revendication 16, dans lequel ledit nombre D est 2. 18 Circuit diviseur selon la revendication 17, dans lequel lesdits nombres M et N sont égaux entre eux. 19 Circuit diviseur pour diviser un dividende A (= A(M_ 1) A 1 A 0) qui est exprimé par M chiffres dans un système de numé- ration à base D par un diviseur B (= B(N-_) Bl B 0) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, ledit circuit divi- seur comprenant: (a-l) une partie calculant un i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une première et une deuxième borne de sortie, ladite partie calcu- lant un i-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ième quotient à un binaire ( 1 (N-i)) et un i-ième reste Ri, ledit i-ième quotient et ledit i-ième reste Ri étant fournis à ladite première et à ladite deuxième borne de sortie, respectivement; et (a-2) une partie calculant un (N-M+K)-ième quotient, qui com- porte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant ledit (N-M+K)-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un (N-M+K)-ième quotient à un bi- naire, ledit (N-M+K)-ième quotient étant fourni à ladite borne de sortie, dans lequel: (b-l) ledit dividende A est fourni à ladite première borne d'entrée de ladite partie calculant un premier quotient; (b-2) ledit (j-l)-ième reste est fourni à ladite première borne d'entrée de ladite partie calculant un j-ième quotient ( 2 (c-3) une valeur du ( 2 N-M-1)-ième chiffre de poids fort B(M- N+ 1) dudit diviseur B est fournie à ladite troisième borne de ladite partie calculant un (N-M+K)-ième quotient. Circuit diviseur selon la revendication 19, dans lequel ledit nombre D est 2. 21 Circuit diviseur selon la revendication 20, dans lequel lesdits nombres M et N sont égaux entre eux. 22 Circuit diviseur pour diviser un dividende A (= A(M 1) AI AO) qui est exprimé par M chiffres dans un système de numé- ration à base D par un diviseur B (= B(N-1) Bl BO) qui est exprimé dans le système de numération à base D et qui est plus grand que le dividende A, ledit circuit diviseur comprenant: (a) un additionneur comportant une première et une deuxième borne d'entrée et une borne de sortie, ladite première borne d'entrée recevant ledit dividende A, ladite deuxième borne d'entrée recevant une valeur B(N-1) B(N-2) BK B(K+ ) qui correspond au chiffre de poids le plus fort parmi les (N-1-K)- ièmes chiffres de poids fort dudit diviseur B (K première et une deuxième borne de sortie, ladite partie calcu- lant un i-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ième quotient à un chiffre ( 1 (b-2) une partie calculant un (N-M+K)-ième quotient, qui com- porte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant un (N-M+K)-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un (N-M+K)-ième quotient, ledit (N-M+K)-ième quotient étant fourni à ladite borne de sortie, dans lequel: (c-l) ledit résultat de l'addition est fourni à ladite pre- mière borne d'entrée de ladite partie calculant un premier quo- tient; (c-2) ledit (j-1)-ième reste R(ji) est fourni à ladite pre- mière borne d'entrée de ladite partie calculant un j-ième quo- tient ( 2 ladite partie calculant le (N-M+K)-ième quotient. 23 Circuit diviseur selon la revendication 22, dans lequel ledit nombre D est 2. 24 Circuit diviseur selon la revendication 23, dans lequel les nombres M et N sont égaux entre eux. Circuit diviseur pour diviser un dividende A (= A(M-1) A, AO) qui est exprimé par M chiffres dans un système de numé- ration à base D par un diviseur B (= B(N 1) Bl BO) qui est exprimé par N chiffres dans le système de numération à base D et qui est plus grand que le dividende A, ledit circuit divi- seur comprenant: (a) un additionneur comportant une première et une deuxième borne d'entrée et une borne de sortie, ladite première borne d'entrée recevant ledit dividende A, ladite deuxième borne d'entrée recevant une valeur B(N-1) B(N-2) BK B(K+ 1) qui correspond au chiffre de poids le plus fort parmi les (N-1- K)-ièmes chiffres de poids fort dudit diviseur B, ladite borne de sortie fournissant le résultat de l'addition qui est obtenu en additionnant les valeurs qui sont fournies à ladite première et ladite deuxième borne d'entrée tout en alignant l'un sur l'autre les chiffres de poids faible des valeurs qui sont four- nies à ladite première et ladite deuxième borne d'entrée; (b-1) une partie calculant un premier quotient, qui comporte une première et une deuxième borne d'entrée et une première et une deuxième borne de sortie, ladite prmière borne d'entrée re- cevant ledit résultat de l'addition, ladite deuxième borne d'entrée recevant ledit diviseur B, ladite première et ladite deuxième borne de sortie fournissant respectivement un premier quotient à un chiffre et un premier reste à M chiffres RI qui peut être obtenu en divisant ledit résultat de l'addition par ledit diviseur B; (b-2) une partie calculant un i-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant un i-ième quotient ajoutant une valeur qui est fournie à ladite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite pre- mière borne d'entrée et divisant la valeur résultante par ledit diviseur B pour obtenir un i-ième quotient à un chiffre et un i-ième reste Ri ( 2 dit i-ième reste Ri étant fournis à ladite première et ladite deuxième borne de sortie, respectivement; et (b-3) une partie calculant un (N-M+K+l)-ième quotient, qui comporte une première borne d'entrée, une deuxième borne d'entrée pour recevoir ledit diviseur B, une troisième borne d'entrée et une borne de sortie, ladite partie calculant un (N- M+K+l)-ième quotient ajoutant une valeur qui est fournie à la- dite troisième borne d'entrée à la fin d'une valeur qui est fournie à ladite première borne d'entrée et' divisant la valeur résultante à (M+ 1) chiffres par ledit diviseur B pour obtenir un (N-M+K+l)-ième quotient à un chiffre, ledit (N-M+K+l)-ième quotient étant fourni à ladite borne de sortie, dans lequel: (c-l) ledit (i-1)-ième reste est fourni à ladite première borne d'entrée de ladite partie calculant un i-ième quotient; (c-2) ledit (N-M+K)-ième reste R(N-M+K) est fourni à ladite première borne d'entrée de ladite partie calculant un (N- M+K+l)-ième quotient; (d-l) une valeur du (i + (N-2-K))-ième chiffre de poids fort B(K-i+ 2) dudit diviseur B est fournie à ladite troisième borne de ladite partie calculant un i-ième quotient; et (d-2) une valeur du ( 2 N-M-1)-ième chiffre de poids fort B(M_ N+ 1) dudit diviseur B est fournie à ladite troisième borne de ladite partie calculant un (N-M+K+l)-ième quotient. 26 Circuit diviseur selon la revendication 25, dans lequel ledit nombre D est 2. 27 Circuit diviseur selon la revendication 26, dans lequel lesdits nombres M et N sont égaux entre eux.