FR 2694234 A1 19940204 FR 9309430 A 19930730 i DISPOSITIF D'ATTAQUE D'ELEMENTS D'IMPRESSION EQUIPE DE REGISTRES A DECALAGE FONCTIONNANT SEPAREMENT ARRIERE-PLAN DE L'INVENTION La présente invention se rapporte à des dispositifs d'attaque d'éléments d'impression tels qu'une tête d'impression thermique (tête thermique) et une tête d'impression à LED. Parmi les procédés d'attaque de dispositifs d'attaque d'élément d'impression tels qu'une tête thermique, il existe un procédé d'attaque du type à attaque sans tampon Ce type de procédé d'attaque utilise, par exemple, un circuit d'attaque tel que représenté à la figure 1, consistant en un registre à décalage 2 pourvu de N cellules mémoire D, à D, pour les N éléments chauffants respectifs 1 à 1 -i et les éléments d'attaque 3, à 3 qui reçoivent les sorties de cellules mémoire respectives du registre à décalage 2 et un signal d'échantillonnage STB 1 (inversé) ou STB 2 (inversé) Dans ce circuit d'attaque, dans un premier temps, une donnée d'impression série DI de N bits est mémorisée dans le registre à décalage 2 alors que n impulsions d'un signal d'horloge CLK sont appliquées au registre à décalage 2 Ensuite, lorsque le signal d'échantillonnage STB 1 est dans un état actif, les éléments d'attaque 3, à 3 deviennent actifs pour attaquer les éléments chauffants 1 _ à 1,2 Ensuite, lorsque le signal d'échantillonnage STB 2 est dans un état actif, les éléments d'attaque 3 à 3 deviennent actifs pour attaquer les éléments chauffants / à ll. Comme montré à la figure 2, dans le procédé d'attaque du type à commande sans tampon classique, une période de transfert de données est prévue hors des périodes pendant lesquelles les signaux d'échantillonnage STB 1 ou STB 2 sont dans un état actif. Ceci est dû au fait que, si les données sont transférées pendant la période d'activité du signal d'échantillonnage, les éléments chauffants évoluent au milieu de l'impression, interdisant une opération d'impression normale. La première période d'impression SLT incluant la période de transfert de données est habituellement réglée à environ 10 msec Pour obtenir la période de transfert de données en dehors des périodes d'activité du signal d'échantillonnage, en prenant en compte la restriction sur cette période d'impression, il n'y a pas d'autres solutions que de réduire la période d'activité du signal d'échantillonnage Cependant, pour assurer une densité d'impression suffisante, il est très souhaitable d'éviter la réduction des périodes d'activité du signal d'échantillonnage Par contre, si le taux de transfert est augmenté (par exemple à 4 M Hz) par rapport à un cas classique (par exemple 1 M Hz), des problèmes de bruit peuvent apparaître. Le nombre N précédemment mentionné prend des valeurs telles que 1 056 et 2 048, et le registre à décalage 2 ainsi que les éléments d'attaque 31 à 3, sont constitués d'une pluralité de pastilles IC (circuit intégré) de 64 ou 96 bits Cependant, le cas ne se présente pas toujours dans lequel le nombre n (nombre d'éléments de la tête thermique devant être commandés) n'est pas divisé par le nombre N de voies des pastilles IC utilisées De façon classique, lorsque l'utilisation de m pastilles IC conduit à une décimale et que (m 1) pastilles IC sont insuffisantes pour les N éléments, le registre à décalage 2 possédant m N cellules binaires de mémoire est constitué de m pastilles IC, et (m N n) cellules fractionnaires servent à mémoriser des faux bits qui ne se rapportent pas à l'impression, dans lesquels les éléments d'attaque associés ne sont reliés à aucun élément chauffant (élément d'attaque sans contact), comme le montre la figure 3. Cependant, les éléments d'attaque sans contact ne sont prévus que sur les pastilles IC associées avec l'un des deux signaux d'échantillonnage seul, les courants d'attaque, lorsque le signal d'échantillonnage STB 1 est appliqué, sont différents de ceux lorsque le signal STB 2 est appliqué Ceci peut provoquer des inégalités dans la répartition de densité d'impression. RESUME DE L'INVENTION La présente invention a été réalisée en fonction des problèmes précédents de la technique, et a pour objectif de créer un dispositif d'attaque d'élément d'impression qui peut assurer une densité d'impression suffisante et qui est difficilement affecté par les bruits, etc. Un autre objectif de l'invention est de créer un dispositif d'attaque d'élément d'impression qui est difficilement à l'origine d'inégalités de la répartition de la densité d'impression. Selon l'invention, un circuit d'attaque d'élément d'impression comprend: n éléments d'impression; un premier et un second registres à décalage étant chacun pourvu d'au moins n/2 cellules de mémoire, le premier et le second registres à décalage recevant une donnée d'impression commune en série par bit et recevant respectivement des premier et second signaux d'horloge, et dans lequel, au cours d'une première période, une première partie de la donnée d'impression de n/2 bits est mémorisée dans le premier registre à décalage à l'application du premier signal d'horloge, et au cours d'une seconde période, une seconde partie de la donnée d'impression de n/2 bits est mémorisée dans le second registre à l'application du second signal d'horloge; et au moins N éléments d'attaque pour attaquer les n éléments d'impression en fonction de la donnée d'impression mémorisée dans le premier et le second registres à décalage, les éléments d'impression étant en correspondance un à un avec les cellules de mémoire des premier et second registres à décalage. Le premier et le second registres à décalage peuvent comprendre un nombre égal de fausses cellules de mémoire pour mémoriser des fausses données incluses dans les données d'impression, auquel cas certain des éléments d'attaque associés aux fausses cellules de mémoire ne sont reliés à aucun élément d'impression. BREVE DESCRIPTION DES DESSINS La figure 1 est un schéma de câblage montrant la constitution d'un circuit d'attaque de tête thermique classique du type sans tampon; la figure 2 est un diagramme en fonction du temps montrant le fonctionnement du circuit d'attaque de tête thermique de la figure 1; la figure 3 est un schéma de câblage montrant la constitution générale d'un autre circuit d'attaque de tête thermique classique du type sans tampon; la figure 4 est un schéma de câblage montrant la constitution générale d'un circuit d'attaque de tête thermique selon un premier mode de réalisation de la présente invention; la figure 5 est un diagramme en fonction du temps montrant le fonctionnement du circuit d'attaque de tête thermique de la figure 4; la figure 6 est un schéma de câblage montrant la constitution générale d'un circuit d'attaque de tête thermique selon un second mode de réalisation de l'invention; la figure 7 est une vue en coupe d'un dispositif d'attaque de tête thermique représentant le schéma des liaisons; et la figure 8 est un schéma de câblage montrant un circuit d'attaque de tête thermique selon une variante du second mode de réalisation. DESCRIPTION DES MODES DE REALISATIONS PREFERES La présente invention est décrite ci-après à l'aide de modes de réalisation. La figure 4 est un schéma montrant la constitution générale d'un circuit d'attaque de tête thermique selon un mode de réalisation de l'invention. Le circuit d'attaque de tête thermique consiste en 1.728 éléments chauffants (éléments d'impression) 111 à 1 l _ 728 un premier registre à décalage 12 constitué par la liaison en série de 864 cellules de mémoire D, à D 864, un second registre à décalage 13 constitué par la liaison en série de 864 cellules de mémoire D 865 à D 728, et des éléments d'attaque 141 à 141 728 pour attaquer les éléments chauffants 111 à 111 728 respectifs. Ce circuit d'attaque est adapté aux feuilles de format A 4 Le premier et le second registres à décalage 12 et 13 et les éléments d'attaque 14, à 141- 728 sont constitués de 18 pastilles IC, chacune étant pourvue d'un registre à décalage composé de cellules de mémoire de 96 bits et d'éléments d'attaque pour 96 pixels. C'est-à-dire que, chacun des premier et second registres à décalage 12 et 13 est composé de neuf pastilles IC reliées en série (registres à décalage). Une donnée d'impression simple DI est appliquée normalement aux entrées du premier et du second registres à décalage 12 et 13 Par contre, les signaux d'horloge CLK 1 et CLK 2 sont appliqués de façon séparée aux premier et second registres à décalage 12 et 13 De plus, un signal d'échantillonnage STB 1 (inversé) est délivré aux éléments d'attaque 14 L à 14864, et un signal d'échantillonnage STB 2 (inversé) est délivré aux éléments d'attaque 14865 à 141 728. Dans ce circuit d'attaque, le transfert (c'est-à- dire l'entrée) de la donnée d'impression DI correspondant à 1 728 pixels est réalisé en série Dans un premier temps, 864 impulsions du signal d'horloge CLK 1 sont appliquées au premier registre à décalage 12 afin de mémoriser la donnée d'impression correspondant à 864 pixels dans un premier registre à décalage 12. Après la fin de cette mémorisation, 864 impulsions de signal d'horloge CLK 2 sont délivrées au second registre à décalage 13 pour mémoriser la donnée d'impression DI correspondant aux 864 pixels restant dans le second registre à décalage 13. Alors que la donnée d'impression DI est transférée vers le second registre à décalage 13, le signal d'échantillonnage STB 1 (inversé) est mis à l'état actif et les éléments d'attaque 14, à 14864 agissent pour réaliser une opération d'impression des éléments chauffants 11, à 11864 en fonction de la donnée d'impression DI mémorisée dans le premier registre à décalage 12 Ensuite, en appliquant le signal d'horloge CLK 1, la donnée d'impression DI correspondant aux 864 pixels suivants est entrée et mémorisée dans le premier registre à décalage 12. Pendant cette période, le signal d'échantillonnage STB 2 (inversé) est mis à l'état actif et les éléments chauffants 1186 à a 11 728 réalisent leur opération d'impression en fonction de la donnée d'impression DI mémorisée dans le second registre à décalage 13 (voir figure 5). Suivant ce mode de réalisation, la donnée d'impression DI peut être transférée (c'est-à-dire entrée) vers l'un des registres à décalage alors que le signal d'échantillonnage associé à l'autre registre à décalage est dans un état actif Par conséquent, il n'est pas nécessaire de réduire la période d'activité des signaux d'échantillonnage ou d'augmenter le taux de transfert des données d'impression DI En conséquence, une densité d'impression suffisante peut être assurée tout en évitant les problèmes de bruit. La figure 6 est un schéma montrant la constitution générale d'un circuit d'attaque de tête thermique selon un autre mode de réalisation de l'invention Ce circuit d'attaque est destiné aux feuilles de format B 4, et consiste en 2 048 éléments chauffants 21, à 212 _o,8, un premier registre à décalage 22 constitué de 1 056 cellules de mémoire D, à D 1.0-,, reliées en série, un second registre à décalage 23 constitué de 1 056 cellules de mémoire D_ 057 à Dz.112 reliées en série, et des éléments d'attaque 24 _ à 24,-,, pour attaquer les éléments chauffants 21, à 212 _ 048. Dans ce circuit d'attaque, le premier et le second registres à décalage 22 et 23 et les éléments d'attaque 24, à 242 _ 112 sont constitués par 22 pastilles IC, chacune étant pourvue d'un registre à décalage composé par des cellules de mémoire de 96 bits et par des éléments d'attaque pour 96 pixels. Puisque 2 048 pixels sont nécessaires dans le cas d'une feuille de format B 4, il reste des cellules de mémoire ou des éléments d'attaque pour 64 pixels ( 2 112 2 048 = 64) si 22 pastilles IC pour 96 pixels sont utilisées Si, comme dans le cas classique, toutes les broches de chacune des 11 pastilles IC associées avec un signal d'échantillonnage étaient utilisées pour délivrer les éléments d'attaque utiles pour 1 056 pixels et que 64 broches de l'une des 11 pastilles IC associée avec l'autre signal d'échantillonnage n'étaient pas utilisées pour attaquer les éléments d'attaque utiles pour 992 pixels, les courants d'attaque ne seraient pas équilibrés et provoqueraient des inégalités de la densité d'impression. Afin d'éviter ce problème, dans ce mode de réalisation, les éléments d'attaque 14 à 025 a 141 056 qui correspondent à 32 éléments d'attaque du côté entrée appartenant à la pastille IC la plus proche de l'entrée, parmi les 11 pastilles IC constituant le premier registre à décalage 22, et les éléments d'attaque 141 057 à 141 ode qui correspondent à 32 éléments d'attaque du côté de la sortie appartenant à la pastille IC la plus proche de la sortie parmi les 11 pastilles IC constituant le second registre à décalage 23, ne sont reliés à aucun élément chauffant, c'est-à- dire qu'ils sont ouverts. Dans ce circuit d'attaque, la donnée d'impression DI de 2 112 bits est transférée de façon séquentielle. Les premiers 1 024 bits correspondent à de véritables données d'impression, les bits suivant ( 32 + 32) correspondent à des fausses données, et les derniers 1.024 bits correspondent à de véritables données En premier lieu, les données d'impression correspondant aux 1 024 bits et les fausses données de 32 bits sont mémorisées dans le premier registre à décalage 22 par l'application de 1 056 impulsions du signal d'horloge CLK 1 Ensuite, les fausses données de 32 bits et les données d'impression de 1 024 bits sont mémorisées dans le second registre à décalage 23 par l'application de 1.056 impulsions d'un signal d'horloge CLK 2. Lorsque la donnée d'impression DI est transférée vers le second registre à décalage 23, un signal d'échantillonnage STB 1 (inversé) est mis à l'état actif et les éléments d'attaque 24, à 24 L_ 024 agissent pour réaliser une opération d'impression des éléments chauffants 21 à 211 _ 024 en fonction de la donnée d'impression DI mémorisée dans le premier registre à décalage 22. Dans ce mode de réalisation, les signaux d'horloge CLK 1 et CLK 2 sont commutés de façon à mémoriser la donnée d'impression dans les premier et second registres à décalage 22 et 23 de façon séparée. Une durée de commutation suffisante peut être obtenue à cause des parties blanches correspondant aux ( 32 + 32) pixels reliant les limites des séparations. Selon ce mode de réalisation, puisque la partie des éléments d'attaque qui n'est reliée à aucun élément d'impression est répartie de façon équitable entre les demi-têtes d'impression gauche et droite, les courants circulant à travers les éléments d'impression sont presque identiques afin d'éviter des inégalités de répartition de la densité d'impression. De façon générale, dans une tête thermique 32 du type dans lequel les connecteurs 31 sont prévus aux deux extrémités comme le montre la figure 7, un angle e entre une pastille IC 34 et un circuit imprimé de liaison 35, pour relier une matrice d'éléments chauffants 33 et la pastille IC 34, influence de façon importante la largeur des ligness individuelles du circuit imprimé de liaison 35 Il est préférable que les lignes individuelles soient aussi larges que possible Si les parties sans contact étaient prévues sur les pastilles IC 34 aux extrémités de la tête thermique 32 comme indiqué par un caractère a à la figure 7, l'ange e aurait tendance à se reduire, ce qui aurait pour conséquence de rapprocher des lignes individuelles du circuit imprimé de liaison 35 Par contre, si le circuit d'attaque selon le mode de réalisation précédent est utilisé, auquel cas les parties sans contact sont prévues dans les pastilles IC 34 dans la partie centrale de la tête thermique 32, comme représenté par le caractère b à la figure 7, l'angle O peut être augmenté afin d'espacer les lignes individuelles autant que possible. La figure 8 est un schéma montrant une modification du second mode de réalisation (figure 6). Le circuit d'attaque de tête thermique de la figure 8 est différent de celui de la figure 6 en ce que les éléments d'attaque sans contact associés avec le premier registre à décalage 22 sont situés du côté de la sortie plutôt que de celui de l'entrée Ce mode de réalisation est intéressant en ce que la structure des données d'impression comprenant les fausses données destinées au premier registre à décalage peut être identique à celles destinées au second registre à décalage 23. REVENDICATIONS 1 Circuit d'attaque d'élément d'impression comprenant N éléments d'impression ( 11, 21); un premier et un second registres à décalage ( 12, 13; 22, 23) étant pourvu chacun d'au moins n/2 cellules mémoire (Dl D,), le premier et le second registres à décalage recevant une donnée d'impression commune en série par bit (DI) et recevant respectivement des premier et second signaux d'horloge (CLK 1, CLK 2), et dans lequel, au cours d'une première période, une première partie de la donnée d'impression de n/2 bits est mémorisée dans le premier registre à décalage ( 12, 22) à l'application du premier signal d'horloge, et au cours d'une seconde période, une seconde partie de la donnée d'impression de n/2 bits est mémorisée dans le second registre ( 13, 23) à l'application du second signal d'horloge; et au moins N éléments d'attaque ( 14 L 14, 24, - 24,) pour attaquer les N éléments d'impression en fonction de la donnée d'impression mémorisée dans le premier et le second registres à décalage, les éléments d'impression étant en correspondance un à un avec les cellules de mémoire des premier et second registres à décalage. 2 Circuit d'attaque d'élément d'impression selon la revendication 1, dans lequel les premier et second registres à décalage comprennent un nombre égal de fausses cellules de mémoire pour mémoriser une fausse donnée incluse dans la donnée d'impression, dans lequel une partie des éléments d'attaque associée aux fausses cellules mémoire n'est reliée à aucun élément d'impression. 3 Circuit d'attaque d'élément d'impression selon la revendication 2, dans lequel les fausses cellules de mémoire sont prévues dans une partie à il l'extrémité d'entrée du premier registre à décalage et dans une partie à l'extrémité de sortie du second registre à décalage. 4 Circuit d'attaque d'élément d'impression selon la revendication 2, dans lequel les fausses cellules de mémoire sont prévues dans une partie à l'extrémité de sortie de chacun des premier et second registres à décalage. Circuit d'attaque d'élément d'impression selon la revendication 2, dans lequel les premier et second registres à décalage et les éléments d'attaque sont constitués par m pastilles IC, chacune comprenant un registre à décalage de N cellules de mémoire et de N éléments d'attaque, de façon à établir une relation (m -1) N comprenant (m N n)/2 fausses cellules de mémoires.