FR 2696598 A1 19940408 FR 9211751 A 19921001 CIRCUIT ELEVATEUR DE TENSION DE TYPE POMPE DE CHARGE AVEC OSCILLATEUR BOOTSTRAPE L'invention concerne les circuits électroniques alimentés par une tension Vcc et dans lesquels il est nécessaire de produire une tension supérieure à Vcc. L'exemple typique est le cas des circuits intégrés incorporant des mémoires non volatiles utilisant des transistors à grille flottante: la programmation de ces mémoires exige une tension de programmation Vpp bien supérieure à la tension d'alimentation normale Vcc Pour que l'utilisateur puisse utiliser sa mémoire avec une seule tension d'alimentation Vcc, on prévoit que le circuit intégré possède des moyens internes pour engendrer la tension Vpp à partir de Vcc Typiquement, Vcc peut être de 5 volts ou même moins et Vpp de 15 volts ou plus Dans le futur on cherchera même à avoir une tension Vcc inférieure à 2 volts, Vpp pouvant atteindre plus de 15 volts. Le circuit qui va produire Vpp est un circuit élévateur de tension dont le principe est celui de la "pompe de charge". Le schéma de principe de la pompe de charge est représenté sur la figure 1 La pompe de charge comprend une succession d'étages de diodes et de capacités, avec des interrupteurs pour commuter les connexions des capacités entre Vcc et la masse selon deux phases périodiques Phil, Phi 2 non recouvrantes Chaque étage comprend deux capacités CI, C 2 et deux diodes Dl, D 2. Dans une première phase Phil la première capacité Ci est chargée à la tension d'alimentation Vcc Dans une deuxième phase Phi 2 elle est déchargée partiellement dans la deuxième -capacité Puis elle est à nouveau Pl chargée (Phil) Les diodes empêchent la décharge de la deuxième capacité, de sorte que progressivement celle-ci va voir sa charge croître jusqu'à une valeur qui peut dépasser Vcc (au maximum 2 Vcc dans la théorie si on fait abstraction des chutes de tension dans les diodes). Pour obtenir une tension plus élevée, on connecte en cascade N étages successifs La tension obtenue peut être de (n+ 1)Vcc, ou plus exactement, en tenant compte de la tension de seuil Vd des diodes: (n+ 1)(Vcc-Vd). Pour obtenir une valeur de tension de sortie suffisante sans augmenter trop le nombre N d'étages, on a déjà proposé de remplacer les diodes Dl et D 2 par des transistors ne créant pas de chute de tension à leurs bornes lorsqu'ils sont conducteurs Le schéma qui peut en résulter est celui de la figure 2 Comme les transistors ont également une tension de seuil Vt (tension minimale grille-source au dessous de laquelle ils ne conduisent pas) on prévoit que certains transistors ont leur grille commandée par un niveau de tension supérieur à (Vcc + Vt) Ainsi ils sont rendus conducteurs (sans chute de tension significative à leurs bornes) même si leur source et leur drain sont à Vcc, et on est libéré du problème de seuil Avec N étages de pompe de charge on obtient alors une tension de sortie qui peut atteindre (n+l)Vcc, ce qui est plus favorable que dans les circuits à diodes Mais cela suppose qu'on puisse commander les grilles de certains transistors à l'aide d'une tension légèrement supérieure à Vcc. C'est pourquoi le schéma de pompe de charge de la figure 2 fait apparaître deux couples de signaux de commande: Phil et Phi 2 d'une part comme à la figure 1, commutant entre deux niveaux de tension O et Vcc; Philb et Phi 2 b d'autre part, synchronisés respectivement avec Phil et Phi 2 mais commutant entre deux niveaux de tension O et VB o VB est un niveau supérieur à Vcc, de préférence au moins égal à Vcc + Vt La figure 3 représente schématiquement les phases de commutation de la pompe de charge de la figure 2. Un paramètre important de la pompe de charge est sa "sortance", c'est-àdire son aptitude à alimenter des charges plus ou moins importantes sans atténuation excessive de la tension de sortie Or le calcul montre que la sortance est inversement proportionnelle au nombre d'étages de la pompe mais proportionnelle à la fréquence de commutation de la pompe, c'est-à-dire la fréquence des signaux Phil, Phi 2, Philb, Phi 2 b. Il faut donc que la fréquence de commutation soit très stable ou en tout cas qu'elle diminue le moins possible lorsque le nombre d'étages de la pompe augmente Il est souhaitable aussi qu'elle soit aussi stable que possible en fonction de la tension d'alimentation Vcc. Pour produire les signaux de commande de commutation Phil, Phi 2, Philb, Phi 2 b, on a déjà proposé d'utiliser des circuits oscillateurs relativement complexes, qui présentent justement l'inconvénient d'être peu stables en fréquence d'une part par rapport aux variations de tension d'alimentation et d'autre part par rapport au nombre d'étages ou plus généralement à la constitution de la pompe de charge qu'ils commandent. Les circuits utilisés dans la technique antérieure auront donc une fréquence de pompe de charge dépendant d'une manière non négligeable du nombre d'étages de la pompe de charge, ce qui rend la conception des circuits assez difficile et ne permet pas de prévoir des schémas de pompe de charge universels transposables d'un circuit à un autre. Un but de l'invention est donc de prévoir un schéma de pompe de charge amélioré de ce point de vue. Selon l'invention on propose une pompe de charge utilisant plusieurs étages à transistors et capacités avec un circuit de commande de commutation des transistors, caractérisée en ce que le circuit de commande de commutation comporte un oscillateur en anneau fournissant un signal à une fréquence F, suivi d'un étage de séparation de phases pour produire à partir de la sortie de l'oscillateur deux phases de commutation non recouvrantes, à la fréquence de l'oscillateur, le circuit de commande comportant en outre un premier étage de sortie pour fournir, à partir de signaux issus de l'étage de séparation, deux signaux Phil et Phi 2 non recouvrants et commutant entre une tension O et une tension Vcc, et un deuxième étage de sortie bootstrapé pour fournir, à partir de signaux issus de l'étage de séparation, deux signaux Philb et Phi 2 b commutant sensiblement en synchronisme avec Phil et Phi 2 mais entre une tension O et une tension VB supérieure à Vcc. Alors que dans l'art antérieur on pouvait trouver des oscillateurs fournissant ces signaux Phil, Phi 2, Philb, Phi 2 b, ces oscillateurs ne séparaient pas les fonctions d'oscillation, de non-recouvrement et d'amplification de type bootstrap, de sorte que les fonctions de non-recouvrement et d'amplification bootstrap étaient insérées dans la boucle d'oscillation. Il en résultait une instabilité de fréquence que l'invention permet de corriger. De préférence, l'oscillateur en anneau est un oscillateur à trois portes logiques seulement L'une des portes peut être un inverseur à seuil Ce type d'oscillateur, minimisant le nombre de portes logiques a l'avantage de produire une fréquence peu dépendante de la tension d'alimentation. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: la figure 1 représente une pompe de charge à diodes et capacités; la figure 2 représente une pompe de charge à transistors et capacités; la figure 3 représente les signaux de commutation associés à la pompe de charge de la figure 2; la figure 4 représente un circuit de commande de commutation selon l'invention; la figure 5 représente un schéma d'oscillateur utile pour la mise en oeuvre de l'invention; la figure 6 représente un schéma de circuit de séparation de phases utile pour la mise en oeuvre de l'invention; la figure 7 représente un schéma des étages de sortie bootstrapés et non bootstrapés, pouvant être utilisés dans le circuit de commande de commutation selon l'invention. la figure 8 représente les signaux logiques en différents points du circuit selon l'invention. Sur la figure 4, on a représenté la constitution globale du circuit de commande de commutation utilisé dans une pompe de charge selon l'invention. La pompe de charge est une pompe telle que celle de la figure 2, c'est-àdire qu'elle comporte plusieurs étages en cascade comportant des transistors et des capacités, et un circuit de commande de commutation produisant quatre phases de commutation Phil, Phi 2, Philb, Phi 2 b, parmi lesquelles Phil et Phi 2 sont deux phases complémentaires mais non recouvrantes, commutant entre deux valeurs qui sont sensiblement O et Vcc (Vcc étant la tension d'alimentation du circuit), et Philb et Phi 2 b sont des phases sensiblement synchronisées avec Phil et Phi 2 respectivement et commutant entre deux valeurs de tension qui sont sensiblement O et VB avec VB supérieur à Vcc et de préférence supérieur à Vcc + Vt; Vt est la tension de seuil des transistors commandés par les phases Philb et Phi 2 b On dira que Phil et Phi 2 sont des signaux non bootstrapés, Philb et Phi 2 b étant des signaux bootstrapés pour pouvoir dépasser la tension Vcc Le mot bootstrapé désigne, on le rappelle, une technique de production d'un signal logique artificiellement rehaussé par rapport à sa valeur normale, en général à l'aide d'une capacité qui est préchargée avant d'être interposée en série entre le signal à rehausser et la borne sur laquelle le signal rehaussé doit apparaître. Le circuit de commande de commutation de la figure 4 produit donc les quatre phases Phil, Phi 2, Philb, Phi 2 b Il comprend un oscillateur OS fournissant un signal périodique OSC à fréquence F, un circuit de séparation de phases, BS, pour produire à partir du signal OSC divers signaux complémentaires mais non recouvrants à la fréquence F, et enfin deux étages de sortie E Si et E 52 utilisant ces signaux pour produire les signaux Phil, Phi 2 non bootstrapés (étage E 51) et les signaux Philb, Phi 2 b bootstrapés (étage E 52). L'oscillateur est de préférence un oscillateur en anneau à très petit nombre de portes logiques, de préférence trois, pour avoir une stabilité optimale en fonction des variations de la tension d'alimentation Le schéma préféré est celui de la figure 5 Il comprend de préférence un premier inverseur Il ayant une sortie reliée à une première entrée d'une porte NOR Gl, la 6; porte ayant une autre entrée commandée par un signal RUN; le signal RUN autorise ou interdit le fonctionnement de l'oscillateur La sortie de la porte NOR est connectée par l'intermédiaire d'un circuit à constante de temps R,C à l'entrée d'un autre inverseur I 2, de préférence un inverseur à seuil (trigger de Schmitt notamment); la sortie de l'inverseur I 2, rebouclée sur l'entrée de l'inverseur Il, constitue la sortie de l'oscillateur, fournissant le signal OSC La fréquence d'oscillation dépend essentiellement des valeurs respectives de R et C et du seuil de l'inverseur I 2, et, dans une moindre mesure, des temps de basculement des inverseurs et portes, Il, I 2, Gi. L'étage de séparation de phases BS est de préférence constitué comme à la figure 6 Il reçoit comme signal d'entrée le signal OSC fourni par l'oscillateur OS Ce signal est inversé dans un inverseur I 3 pour produire un signal NOSC; les fronts de montée du signal NOSC sont légèrement retardés par rapport aux fronts de descente du signal OSC, et de même les fronts de descente de NOSC sont légèrement retardés par rapport aux fronts de montée de OSC, à cause du retard inévitablement introduit par l'inverseur I 3. Les diagrammes temporels des signaux de commutation périodiques créés par les circuits de l'invention sont représentés à la figure 8 et on pourra s'y référer pour comprendre le fonctionnement du circuit Sur ce diagramme, ainsi que dans les explications qui vont suivre, on a désigné volontairement par les mêmes signes de référence les noeuds de circuit et les signaux de commutation apparaissant sur ces noeuds. Le circuit de séparation de phases BS, dont la fonction est de produire deux phases périodiques complémentaires non recouvrantes à la fréquence F, possède deux sorties Si et 52 Elles sont non recouvrantes et complémentaires en ce sens que: le front de montée de Si commence après la fin du front de descente de 52 et le front de descente de Si qui suit apparaît avant le front de montée suivant de 52. Le signal OSC est appliqué à une entrée d'une porte NOR G 2 dont une autre entrée reçoit le signal 52. Inversement, le signal NOSC est appliqué à une porte NOR G 3 dont une autre entrée reçoit le signal Si. La sortie de la porte NOR G 2 constitue encore une sortie S'1 de l'étage BS, sortie qui sera utilisée par la suite pour produire les signaux Phil et Phi 2 Le signal S'1 a un front de montée déclenché par le front de descente de 52 et un front de descente déclenché par le signal OSC. De même, la sortie de G 3 constitue une autre sortie S'2 de l'étage Le signal S'2 a un front de descente déclenché par le signal NOSC et un front de montée déclenché par le signal 51. Le signal S'1 est inversé dans deux inverseurs successifs en cascade I 4 et I 5, l'entrée du premier étant relié à la sortie de la porte G 2 et la sortie du deuxième constituant la sortie 51 De même, le signal S'2 est inversé dans deux inverseurs successifs en cascade I 6 et I 7, l'entrée du premier étant reliée à la sortie de la porte G 3 et la sortie du deuxième étant reliée à la sortie 52. Les signaux Si et 52 sont retardés (par les deux inverseurs respectifs) par rapport aux signaux S'1 et S'2 Les signaux S'1 et S'2 constituent deux phases complémentaires non recouvrantes, de même que les signaux 51 et 52. La constitution préférée des étages de sortie non-bootstrapés et bootstrapés est représentée à la figure 7. L'étage non bootstrapé E 51, qui produit les signaux Phil et Phi 2 reçoit comme entrées les quatre signaux Si, S'1, 52, S'2 de l'étage de séparation de phases Si et S'i 1 sont appliqués aux entrées d'une porte NOR G 4; la sortie de la porte G 4 est inversée dans un inverseur I 8 pour produire le signal Phil Le signal Phil commute entre deux niveaux logiques O et Vcc, l'inverseur I 8 étant alimenté par la tension Vcc. De la même manière, les signaux 52 et S'2 sont appliqués à l'entrée d'une porte NOR G 5 dont la sortie est inversée par un inverseur I 9 pour produire le signal Phi 2, commutant entre O et Vcc, complémentaire de Phil et non-recouvrant avec Phil. L'étage de sortie bootstrapé est légèrement plus complexe Il reçoit comme entrées les signaux Si et 52, ainsi que les signaux OSC et NOSC Il reçoit par ailleurs aussi les signaux S'i 1 et S'2. Le signal Si est retardé grâce à un circuit à retard comportant par exemple deux inverseurs I 10 et Ill en série, avec un capacité C 3 connectée entre la sortie du premier inverseur (I 10) et la masse, selon la configuration représentée à la figure 7 Le signal retardé apparait à la sortie de Ill et est désigné par Slr De la même façon, le signal 52 est retardé dans un circuit à retard identique (I 12, I 13, C 4); le signal retardé est désigné par 52 r Le retard apporté est légèrement supérieur (grâce à la capacité C 3 ou C 4) au retard introduit par deux inverseurs en série. L'étage E 52 comporte, outre les circuits à retard, deux portes NOR à trois entrées chacune, G 6 et G 7 La porte G 6 reçoit le signal OSC, le signal 52 et le signal Slr Sa sortie 53 fournit un créneau pendant que le signal OSC est au niveau bas; ce créneau présente un front de montée déclenché par le front de descente de 52, et un front de descente déclenché par le front de montée de Slr qui suit Inversement, la porte NOR G 7 reçoit NOSC, 51, et 52 r Sa sortie 54 fournit, pendant que OSC est au niveau haut, un créneau dont le front montant est déclenché par le front descendant de Si et dont le front descendant est déclenché par le front montant de 52 r. Les créneaux 53 et 54 sont utilisés pour produire une phase de précharge des sorties Philb et Phi 2 b respectivement (sorties de l'étage E 52), avant une phase de commutation bootstrapée, déclenchée par les signaux Sir et 52 r respectivement. Pour cela, la sortie 53 de la porte NOR G 6 est reliée à la grille de commande d'un transistor Q 1 dont la source est reliée à l'alimentation Vcc et dont le drain est relié à la sortie Philb Une capacité C 5 est reliée entre la sortie Slr du circuit à retard (I 10, Ill, C 3) Pendant le créneau 53, le transistor Q 1 est rendu conducteur, Philb passe au niveau Vcc; comme le signal Slr est à ce moment au niveau bas, la capacité C 5 tend à se charger à Vcc Ensuite, vers la fin du créneau 53, à la fois le transistor Q 1 se bloque, ce qui isole la sortie Philb de la borne Vcc, et Slr passe au niveau haut Vcc, ce qui porte brusquement le potentiel de Philb à environ Vcc grâce à la charge précédemment accumulée dans C 5 L'effet bootstrap est donc obtenu sur le signal Philb. Le signal Philb est remis à zéro par un transistor Q 2 connecté entre la sorite Philb et la masse, ce transistor étant rendu conducteur par le signal S'2. La production du signal bootstrapé Phi 2 b est identique, grâce à un ensemble Q 3, C 6, Q 4 identique à l'ensemble Q 1, C 5, Q 2 et recevant les signaux 52 r, S'il, il 54 au lieu de Slr, S'2, 53. Avec la configuration selon l'invention, l'oscillateur OS n'est chargé que par l'inverseur I 3, la porte G 2 et la porte G 6 Sa fréquence est peu affectée par cette faible charge. Quant aux sorties Phil, Phi 2, Philb, Phi 2 b, elles sont chargées par les N étages de la pompe de charge, mais leur capacité à commander ces N étages ne dépend que du dimensionnement des éléments finaux (transistors et capacités) des étages de sortie, et ces éléments finaux n'interviennent pas sur la charge de l'oscillateur. REVENDICATIONS 1 Pompe de charge utilisant plusieurs étages à transistors et capacités (Tl, T 2, T'1, T'2, Cl, C 2, C'1, C'2) avec un circuit de commande de commutation des transistors, caractérisée en ce que le circuit de commande de commutation comporte un oscillateur en anneau (OS) fournissant un signal à une fréquence F, suivi d'un étage de séparation de phases (BS) pour produire à partir de la sortie (OSC) de l'oscillateur deux phases de commutation non recouvrantes (Sl, S'1; 52, S'2), à la fréquence de l'oscillateur, le circuit de commande comportant en outre un premier étage de sortie (E Sl) pour fournir, à partir de signaux (si, S'l, 52, S'2) issus de l'étage de-séparation, deux signaux Phil et Phi 2 non recouvrants et commutant entre une tension O et une tension Vcc, et un deuxième étage de sortie bootstrapé (E 52) pour fournir, à partir de signaux issus de l'étage de séparation, deux signaux Philb et Phi 2 b commutant sensiblement en synchronisme avec Phil et Phi 2 mais entre une tension O et une tension VB supérieure à Vcc. 2 Pompe de charge selon la revendication 1, caractérisée en ce que l'oscillateur comporte un nombre de portes logiques égal à trois. 3 Pompe de charge selon la revendication 2, caractérisé en ce que l'une des portes logiques est un inverseur à seuil (I 2).