FR 2687870 A1 19930827 FR 9202110 A 19920224 La présente invention concerne des comparateurs avec hystérésis. Des circuits comparateurs avec hystérésis sont bien connus dans la technique. Un avantage d'ajouter de l'hystérésis à des circuits comparateurs consiste en ce que ceci contribue à éviter que la sortie du comparateur ne change d'état sous l'effet de fluctuations de bruit sur les entrées du comparateur. Le niveau de performances et d'immunité au bruit du comparateur est déterminé en partie par la maîtrise de la largeur et du décalage de l'hystérésis. On connaît un circuit comparateur avec hystérésis qui comprend deux comparateurs. Le premier comparateur consiste en un seul comparateur qui produit un gain linéaire, et le second comparateur produit une hystérésis élevée, de façon qu'elle soit pratiquement indépendante de variations de processus et d'effets d'appariement de certains composants critiques. Un tel circuit comparateur peut procurer de bonnes performances et une bonne immunité au bruit, mais il est nécessaire d'employer un nombre de composants relativement grand pour introduire de l'hystérésis dans le circuit. I1 en résulte que le circuit comparateur est complexe et occupe une grande aire de circuit, ce qui augmente le coût et également la dissipation de puissance du circuit. La présente invention procure un comparateur avec hystérésis comprenant un étage amplificateur différentiel ayant une première entrée connectée de façon à recevoir un signal d'entrée et une seconde entrée connectée de façon à recevoir un premier signal de référence, et des première et seconde sorties; des moyens de charge connectés aux première et seconde sortie de l'étage amplificateur différen tiel et à une sortie du comparateur; et des moyens de commutation d'hystérésis, connectés entre les première et seconde sorties de l'étage amplificateur différentiel et les moyens de charge, pour définir deux niveaux de commutation pour le signal d'entrée, sous la dépendance d'un second signal de référence qui est appliqué, grâce à quoi le comparateur commute d'un premier état vers un second état lorsque le signal d'entrée atteint le premier niveau de commutation, et il commute du second état vers le premier état lorsque le signal d'entrée atteint le second niveau de commutation. Un avantage de l'invention consiste en ce qu'on peut introduire de l'hystérésis dans un comparateur simple au moyen d'une structure simple. Du fait que le comparateur conforme à l'invention n'exige qu'un nombre de composants relativement faible, le processus de fabrication est plus simple, le coût du produit est inférieur et la dissipation de puissance est moindre que dans le cas de comparateurs qui exigent de plus grands nombres de composants. Dans un mode de réalisation préféré , les moyens de commutation avec hystérésis comprennent un premier transistor ayant une première électrode de courant connectée de façon à recevoir le signal de référence, une seconde électrode de courant connectée à la première sortie de l'étage amplificateur différentiel et une électrode de commande connectée à la seconde sortie de l'étage amplificateur différentiel, et un second transistor ayant une première électrode de courant connectée de façon à recevoir le signal de référence, une seconde électrode de courant connectée à la seconde sortie de l'étage amplificateur différentiel et une électrode de commande connectée à la première sortie de l'étage amplificateur différentiel. Les premier et second transistors peuvent être des transistors MOS à canal n. Les moyens de commutation avec hystérésis peuvent en outre comprendre un troisième transistor ayant une électrode de commande connectée de façon à recevoir un signal de tension de référence, une première électrode de courant connectée aux premières électrodes de courant des premier et second transistors pour leur appliquer le signal de référence, et une seconde électrode de courant connectée à une première ligne d'alimentation. Le comparateur peut en outre comprendre une source de courant de référence, destinée à fournir du courant à l'étage amplificateur différentiel, sous la dépendance d'une tension de référence qui lui est appliquée. La tension de référence qui est appliquée à la source de courant de référence peut être identique au signal de tension de référence qui est appliqué au troisième transistor. En donnant des valeurs différentes à ces deux signaux de tension de référence, on peut faire varier l'hystérésis. Dans une configuration préférable, les moyens de charge comprennent un premier transistor ayant une première électrode de courant connectée à la première sortie de l'étage amplificateur différentiel et à la sortie du comparateur, une seconde électrode de courant connectée à une seconde ligne d'alimentation et une électrode de commande, et un second transistor connecté en diode, ayant une première électrode de courant connectée à la seconde sortie de l'étage amplificateur différentiel, une seconde électrode de courant connectée à la seconde ligne d'alimentation et une électrode de commande connectée à l'électrode de commande du premier transistor de charge. Dans un mode de réalisation préféré, le comparateur est intégré. Un avantage de cette configuration consiste en cequ'6le ne nécessite aucun élément de précision. En outre, la fabrication d'un tel comparateur intégré est relativement aisée, ce qui permet de fabriquer des circuits comparateurs intégrés ayant un faible coût. Le brevet des E.U.A. nO 4 874 969, le brevet des E.U.A. n" 4 394 587 et le brevet des E.U.A. n" 4 110 641 décrivent respectivement une configuration de comparateur CMOS avec hystérésis. Outre le fait que leur réalisation nécessite un grand nombre de composants, ce qui présente les inconvénients indiqués cidessus, tous les circuits qui sont décrits dans ces brevets ont le défaut consistant en ce que l'hystérésis n'est pas symétrique, du fait que le chemin électrique dans un sens de la boucle d'hystérésis n'est pas identique au chemin électrique dans l'autre sens. Le comparateur conforme à l'invention est conçu de façon que les chemins soient identiques dans les deux sens. On peut rendre pratiquement identiques les configurations géométriques des premier et second transistors de charge du circuit comparateur conforme à l'invention, de façon à produire une hystérésis symétrique et un décalage d'hystérésis pratiquement égal à zéro. Ceci garantit que la différence de tension entre la référence et le point de commutation du comparateur dans un sens, est la même que dans l'autre sens. On peut ainsi maîtriser aisément le comportement des paramètres du comparateur, tels que la largeur de l'hystérésis et la dérive de l'hystérésis. Ceci signifie qu'on obtient une hystérésis commandée qui tient compte de l'environnement du circuit (par exemple de la température). D'autres caractéristiques et avantages de 1 invention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation, donné à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés dans lesquels La figure 1 est un schéma de circuit d'un comparateur conforme à l'invention; La figure 2 est un schéma de circuit du comparateur de la figure 1 connecté à un inverseur; La figure 3a est une représentation schématique des signaux d'entrée du comparateur de la figure 1; La figure 3b est une représentation schématique du signal de sortie du comparateur de la figure 1; et La figure 3c est une représentation schématique du signal de sortie en fonction du signal d'entrée du comparateur de la figure 1. En se référant en premier lieu à la figure 1, on note qu'un circuit comparateur 2 conforme à un mode de réalisation préféré comprend un étage différentiel 4, une source de courant de référence 8 qui est destinée à fournir un courant de référence à l'étage différentiel 4, une charge active 6 qui est connectée à la sortie de l'étage différentiel et à une sortie S du circuit comparateur 2, et un élément de commutation pour l'introduction d'hystérésis, 10. Dans le mode de réalisation préféré, l'étage différentiel 4 comprend une paire différentielle de transistors MOS à canal n, 12 et 14, ayant des grilles connectées à des entrées respectives IN1 et IN2 du circuit comparateur 2. Les sources des transistors 12 et 14 sont connectées ensemble au drain d'un transistor MOS à canal n 16 qui constitue la source de courant de référence 8 du circuit comparateur 2. La grille du transistor 16 est connectée de façon à recevoir une tension de référence Vpol et la source du transistor 16 est connectée à la masse. Les drains des transistors 12 et 14 sont les sorties différentielles de l'étage différentiel 4. La charge active 6 comprend une paire de transistors MOS à canal p, 18 et 20, connectés en un circuit miroir de courant : les sources des transistors 18 et 20 sont connectées à une ligne d'alimentation en VDD, les grilles de ces transistors 18 et 20 sont connectées ensemble, et la grille du transistor 20 est connectée à son drain. Les drains des transistors de charge 18 et 20 sont connectés aux drains des transistors différentiels respectifs 12 t 14. La sortie S du circuit comparateur 2 est connectée au drain du transistor de charge 18. L'élément de commutation d'hystérésis 10 est connecté entre les sorties différentielles de l'étage différentiel 4. L'élément de commutation d'hystérésis 10 comprend une paire de transistors MOS à canal n, 22 et 24. Le drain du transistor de commutation 22 est connecté au drain du transistor différentiel 12 et à la grille du transistor de commutation 24. Le drain du transistor de commutation 24 est connecté au drain du transistor différentiel 14 et à la grille du transistor de commutation 22. Les sources des transistors de commutation 22 et 24 sont connectées à une source de courant.Dans le mode de réalisation préféré, la source de courant pour l'élément de commutation d'hystérésis comprend un transistor MOS à canal n 26, ayant un drain connecté aux sources des transistors de commutation 22 et 24, une source connectée à la masse et une grille connectée de façon à recevoir la tension de référence Vpol. La grille du transistor 26 peut être connectée de façon à recevoir une tension de référence différente provenant de Vpol, de façon à obtenir des variations d'hystérésis. On va maintenant décrire le fonctionnement du circuit comparateur de la figure 1 en se référant aux figures 3a-3c. Dans la description qui suit, on suppose dans un but d'illustration que le signal de tension VIN2 sur la seconde entrée IN2 a une valeur de référence prédéterminée et qu'il doit être comparé avec le signal de tension VIN1 présent sur la première entrée IN1 du circuit comparateur 2. On suppose également que la tension de référence Vpol produit un courant Ipol dans le transistor 16 et un courant IH dans le transistor 26. Comme le montre la figure 3a, le potentiel VIN1 est initialement très inférieur au potentiel VIN2. Le courant qui circule dans le transistor différentiel 14 sera égal à Ipol du fait que le transistor différentiel 12 est bloqué tandis que le transistor différentiel 14 est conducteur. Par conséquent, le potentiel sur le drain du transistor différentiel 12 est supérieur au potentiel sur le drain du transistor différentiel 14, ce qui fait que le potentiel Vs sur la sortie S du circuit comparateur 2 est à un niveau haut (voir la figure 3b). Le transistor de commutation 22 de l'élément de commutation d'hystérésis 10 est bloqué et le transistor de commutation 24 est débloqué, ce qui fait que le courant qui circule dans le transistor de commutation 24 est égal à 1H Par conséquent, le courant qui circule dans le transistor de charge 20 est égal à la somme des courants qui circulent dans les transistors 14 et 24, c'est-à-dire Ipol + IH. Lorsque le signal de tension VIN1 augmente lentement, le courant qui circule dans le transistor différentiel 12 augmente jusqu'à ce qu'il atteigne la même valeur que le courant qui circule dans le transistor différentiel 14 (c'est-à-dire Ipol/2), lorsque VIN1 est égal à VIN2. Le point de commutation du circuit comparateur 2 n'est pas atteint lorsque VIN1 est égal à VIN2, du fait que le courant qui circule dans le transistor de charge 18 est égal à Ipol/2, et le courant qui circule dans le transistor 20 est égal à Ipolj2 + IH. Dans le mode de réalisation préféré, les transistors de charge 18 et 20 ont les mêmes configurations géométriques et les mêmes caractéristiques. Par conséquent, le point de commutation est atteint seulement lorsque le courant qui circule dans le transistor de charge 18 est égal au courant qui circule dans le transistor de charge 20 (c'est-à-dire lorsqu'il est égal à Ipol/2 + Il/2). Cet incrément de courant de valeur IH/2 est vu à l'entrée VIN1-VIN2, par l'intermédiaire de la transconductance du circuit, sous la forme d'une tension d'hystérésis. Par conséquent, lorsque VIN1 atteint une certaine valeur égale à VIN2 + VH1, la tension de sortie Vs commute vers l'état opposé, c'est-à-dire vers un niveau bas dans la configuration qui est décrite ici. Le courant qui circule dans le transistor de charge 18 est maintenant égal à Ipol + 1H Le transistor différentiel 14 est bloqué, le transistor de commutation 24 est bloqué et le transistor de commutation 22 est débloqué, ce qui fait que le courant qui circule dans ce dernier est égal à IH. La description ci-dessus concerne le fonctionnement du circuit comparateur 2 dans la direction a qui est représentée sur la figure 3c. Le fonctionnement dans la direction opposée (c'est-à-dire la direction b de la figure 3c) est similaire, à l'exception du fait que le fonctionnement des transistors est inversé, c'est-à-dire que le transistor différentiel 12 fonctionne d'une manière similaire à celle décrite ci-dessus pour le transistor 14, le transistor de commutation 22 fonctionne d'une manière similaire à celle du transistor de commutation 24 et le transistor de charge 18 fonctionne d'une manière similaire à celle du transistor de charge 20.Le point de commutation dans la direction b apparaît au moment où le courant qui circule dans le transistor de charge 18 diminue et atteint la valeur de Ipol/2 + Il/2, c'està-dire lorsque le potentiel VIN1 diminue jusqu'à une valeur VIN2 - VH2. A ce point de commutation, le signal de sortie Vs passe à un niveau bas. Le décalage de l'hystérésis, c'est-à-dire la différence entre la référence et le point de commutation dans une direction, moins la différence entre la référence et le point de commutation dans l'autre direction, est déterminé par les configurations géométriques des transistors de charge 18 et 20, par les chemins électriques dans chaque direction et également par le décalage du comparateur différentiel 12 et 14 lui-même. Du fait que dans le mode de réalisation préféré, les configurations sont les mêmes et le chemin électrique dans la direction a est pratiquement le même que celui dans la direction b, les valeurs de VH1 et VH2 sont égales, ce qui fait que l'hystérésis est symétrique et peut être commandée aisément. Ceci minimise considérablement le décalage de l'hystérésis. Si on le désire, on peut donner des configurations géométriques différentes aux transistors de charge 18 et 20, dans le but d'obtenir un décalage prédéterminé. En considérant maintenant également la figure 2, on note qu'un circuit inverseur 30 peut être connecté à la sortie S du circuit comparateur de la figure 1, dans le but d'inverser et de "nettoyer" le signal de sortie. Les composants semblables à ceux de la figure 1 sont désignés par les mêmes références numériques. Le circuit inverseur 30 comprend un transistor MOS à canal p 32 et un transistor MOS à canal n 34 connectés en inverseur d'une manière connue. Les grilles des transistors inverseurs 32 et 34 sont connectées ensemble à la sortie S du circuit comparateur de la figure 1, la source du transistor inverseur 32 est connectée à la ligne d'alimentation VDD, le drain du transistor inverseur 34 est connecté à la masse et la source du transistor inverseur 32 et le drain du transistor inverseur 34 sont connectés ensemble à une sortie du circuit inverseur 30. L'étage différentiel et l'élément de commutation d'hystérésis du mode de réalisation préféré comprennent des transistors MOS à canal n. On notera cependant que le comparateur conforme à l'invention peut être réalisé sous la forme d'un comparateur MOS à canal p. On notera que bien que l'invention ait été décrite en relation avec la technologie MOS, il est possible de réaliser le circuit comparateur 2 en technologie bipolaire. L'hystérésis d'un tel circuit comparateur bipolaire serait limitée, en comparaison avec la version MOS, par les deux diodes que forment les transistors npn de l'élément de commutation d'hystérésis. I1 va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Comparateur avec hystérésis, caractérisé en ce qu'il comprend : un étage amplificateur différentiel (4) ayant une première entrée connectée de façon à recevoir un signal d'entrée et une seconde entrée connectée de façon à recevoir un premier signal de référence, et des première et seconde sorties; des moyens de charge (6) connectés aux première et seconde sorties de l'étage amplificateur différentiel (4) et à une sortie (S) du comparateur; et des moyens de commutation d'hystérésis (10) connectés entre les première et seconde sorties de l'étage amplificateur différentiel (4) et les moyens de charge (6), pour définir deux niveaux de commutation pour le signal d'entrée, sous la dépendance d'un second signal de référence qui leur est appliqué, grâce à quoi le comparateur commute d'un premier état vers un second état lorsque le signal d'entrée atteint le premier niveau de commutation et il commute du second état vers le premier état lorsque le signal d'entrée atteint le second niveau de commutation. 2. Comparateur selon la revendication 1, dans lequel les moyens de commutation d'hystérésis (10) comprennent : un premier transistor (22) ayant une première électrode de courant connectée de façon à recevoir le second signal de référence, une seconde électrode de courant connectée à la première sortie de l'étage amplificateur différentiel (4) et une électrode de commande connectée à la seconde sortie de l'étage amplificateur différentiel (4); et un second transistor (24) ayant une première électrode de courant connectée de façon à recevoir le second signal de référence, une seconde électrode de courant connectée à la seconde sortie de l'étage amplificateur différentiel (4) et une électrode de commande connectée à la première sortie de l'étage amplificateur différentiel (4). 3. Comparateur selon la revendication 2, caractérisé en ce que les moyens de commutation d'hystérésis (10) comprennent en outre un troisième transistor (26) ayant une électrode de commande connectée de façon à recevoir un signal de tension de référence, une première électrode de courant connectée aux premières électrodes de courant des premier et second transistors (22, 24) pour leur appliquer un second signal de référence, et une seconde électrode de courant connectée à une première ligne d'alimentation. 4. Comparateur selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend en outre une source de courant de référence (16), et l'étage amplificateur différentiel (4) est connecté à cette source de courant de référence (16). 5. Comparateur selon les revendications 3 et 4, caractérisé en ce que la source de courant de référence comprend un quatrième transistor (16) ayant une électrode de commande connectée de façon à recevoir le signal de tension de référence, une première électrode de courant connectée à l'étage amplificateur différentiel (4) et une seconde électrode de courant connectée à la première ligne d'alimentation. 6. Comparateur selon l'une quelconque des revendications précédentes, caractérisé en ce que les moyens de charge (6) comprennent : un premier transistor (18) ayant une première électrode de courant connectée à la première sortie de l'étage amplificateur différentiel (4) et à la sortie (S) du comparateur, une seconde électrode de courant connectée à une seconde ligne d'alimentation et une électrode de commande; et un second transistor (20), connecté en diode, ayant une première électrode de courant connectée à la seconde sortie de l'étage amplificateur différentiel (4), une seconde électrode connectée à la seconde ligne d'alimentation et une électrode de commande connectée à l'électrode de commande du premier transistor de charge (18). 7. Comparateur selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est réalisé sous forme intégrée. 8. Comparateur selon les revendications 6 et 7, caractérisé en ce que les configurations géométriques des premier et second transistors de charge (18, 20) sont pratiquement identiques.