FR 2688956 A1 19930924 FR 9203547 A 19920317 -41 COMPARATEUR DE PHASE /FRÉOUENCE La présente invention concerne les comparateurs de phase/fréquence utilisés dans les boucles à verrouillage de phase Elle concerne plus particulièrement des comparateurs à deux entrées et deux sorties, la première sortie fournissant un signal quand la première entrée est en avance sur la seconde et la deuxième sortie fournissant un signal quand la deuxième entrée est en avance sur la première. La figure 1 illustre un comparateur de phase/fréquence couramment utilisé dans les boucles à verrouillage de phase à pompe de charge Un tel comparateur et son utilisation sont décrits dans le brevet des Etats-Unis d'Amérique N' 3 610 954. Des signaux d' entrée f A et f B dont les phases et/ ou les fréquences doivent être comparées sont sous la forme de signaux rectangulaires et sont appliqués respectivement à des bornes d'entrée 10 et 12 Chacune de ces bornes d'entrée est reliée à une première entrée d'une porte NON ET respective 14 et La sortie de chacune des portes NON ET 14 et 15 est reliée à une première entrée d'une porte NON ET respective 17 et 18, la sortie de cette porte NON ET 17 ou 18 étant rebouclée sur une20 deuxième entrée de la porte respective 14 et 15 Les sorties des portes 17 et 18 sont reliées à des bornes de sortie A et B. La sortie de chacune des portes 14 et 15 est également reliée à une entrée respective d'une porte NON ET 20 et à une entrée d'une porte NON ET respective 22 et 24 Chacune des portes 22 et 24 forme avec une porte NON ET respective 26 et 28 un circuit de mémorisation temporaire (latch) Dans chaque circuit de mémorisation, la sortie d'une première des portes est rebouclée sur une entrée libre de la deuxième porte et la sortie de la deuxième porte est rebouclée sur une entrée libre de la première porte La sortie de chacune des portes 22 et 24 est reliée à une deuxième entrée de la porte respective 17 et 18 et à une autre entrée respective de la porte 20 La sortie de la porte 20 est reliée à une troisième entrée des portes 17 et 18 et aux entrées restantes des portes 26 et 28. Au repos, les sorties A et B sont à 1 et les signaux f A et f B sont supposés à 1 Dans ce cas, les portes 14, 15, 26 et 28 sont à O et les portes 20, 22 et 24 sont à 1 Si par exemple le signal f A passe à 0, la porte 14 passe à 1 Alors, les trois entrées de la porte 17 sont à 1 et sa sortie A passe à 0 En passant à 0, la sortie A verrouille l'état de la porte 14, c'est-à-dire que, quel que soit l'état du signal f A, la porte 14 reste à 1 L'état de la porte 17 (donc de la sortie A) n'est donc plus modifiable par le signal f A En outre, le changement d'état de la porte 14 n'a eu aucun effet sur le circuit de muém- risation 22-26, la sortie de la porte 22 restant à 1. Lorsque le signal f B passe à 0, la porte 15 passe à 1 Toutes les entrées de la porte 20 se trouvent à 1 Alors, la porte 20 passe à 0, ce qui force les sorties A et B à 1 Ainsi, la sortie A est passée à O entre un front descendant du signal f A et le front descendant suivant du signal f B Théorique- ment, l'état de la sortie B ne varie pas durant ce temps. Par ailleurs, le passage à zéro de la porte 20 commute les états des circuits de mémorisation 22-26 et 24-28, ce qui a pour effet de conserver toujours l'état 1 des sorties A et B et de forcer la porte 20 à 1 Ceci permet aux sorties A et B de garder leur état 1 quels que soient les instants o se produi- sent les fronts montants des signaux f A et f B ultérieurs au front desèndant du signal f A Le circuit de mémorisation 22-26 retrouve son état initial dès que le signal FA et la sortie A sont à 1 et le circuit 24-28 retrouve son état initial dés que le signal FB et la sortie B sont à 1. La figure 2 représente un exemple des allures des signaux f A et f B et des signaux de sortie correspondants sur les bornes A et B On a représenté les signaux f A et f B tels que, jusqu'à un instant t 4, la fréquence du signal f A est supérieure à èlle du signal f B et inversement après l'instant t 4. A des instants tl, t 2 et t 3, les fronts desèndants du signal f A surviennent avant les fronts desèndants correspon- dants du signal f B Alors, comme oela a été décrit en relation avec la figure 1 et comme cela est représenté, la sortie A passe à zéro entre chaque front descendant du signal f A et le front descendant suivant du signal f B. A des instants t 5, t 6 et t 7, les fronts desèndants du signal f B surviennent avant les fronts desèndants correspon- dants du signal f A Alors, comme èla est représenté, la sortie B passe à zéro entre chaque front desoendant du signal f B et le front descendant suivant du signal f A. Les explications précédentes ont été données en supposant que les diverses portes commutent instantanément dès que leurs signaux d'entrée commutent Ceci n'est bien entendu pas exact en pratique et chaque porte présente un certain temps de commutation Il en résulte l'apparition d'impulsions para- sites En particulier, quand un front desèndant du signal f B30 apparaît sur l'entrée 12 après un front descendant sur l'entrée , oela produit, de la façon indiquée, le basculement séquen- tiel des portes 15, 20 et 17 et ne devrait pas avoir d'effet sur la porte 18 Mais canne la porte 15 est connectée à la porte 18, celle-ci a temporairement toutes ses entrées à 1 avant d'être inhibée par le basculement de la porte 20 Il en résulte une impulsion parasite sur la sortie B d'environ la durée du temps de commutation de la porte 20. On a également représenté en figure 2 les impulsions parasites susmentionnées Ces impulsions parasites se produisent sur la sortie A à chaque front descendant du signal f A après l'instant t 4 et se produisent sur la sortie B à chaque front descendant du signal %B avant l'instant t 4. Dans le cas o les sorties A et B pilotent respecti- vement des sources de courant de charge et de décharge d'une capacité, les impulsions parasites sont de durée tellement courte qu'elles ont une influence négligeable sur la charge de la capacité et on peut donc les tolérer Toutefois, dans certaines applications, par exemple si on commande un circuit numérique à partir des sorties A et B, les impulsions parasites ne sont plus tolérables. Un objet de la présente invention est de prévoir un comparateur de phase fréquence pour une boucle à verrouillage de phase à pompe de charge, ne présentant pas d'impulsions para- sites à ses sorties. Cet objet est atteint grâce à un comparateur de phase/ fréquence comprenant deux entrées recevant respectivement des premier et deuxième signaux logiques; une première porte logique étant à un état actif pendant une durée égale aux avances de phase du premier signal par rapport au deuxième; et une deuxième porte logique étant à un état actif pendant une durée égale aux avances de phase du deuxième signal par rapport au premier Selon l'invention, le comparateur de phase/fréquence comprend un premier moyen interrupteur actionné par l'état actif de la deuxième porte pour empêcher la transmission vers la première porte d'un état susceptible de faire basculer la première porte à son état actif et un deuxième moyen interrupteur actionné par l'état actif de la première porte pour empêcher la transmission vers la deuxième porte d'un état susceptible de faire basculer la deuxième porte à son état actif. Selon un mode de réalisation de la présente invention, les première et deuxième portes sont des portes NON ET et les premier et deuxième moyens interrupteurs sont des portes ET, une entrée de la première porte ET étant reliée à la sortie de la deuxième porte NON ET, et une entrée de la deuxième porte ET étant reliée à la sortie de la première porte NON ET. Ces objets, caractéristiques, et avantages ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente un camparateur de phase/fréquence classique pour une boucle à verrouillage de phase à pompe de charge; la figure 2, précédemment décrite, illustre des allures de signaux relatifs au circuit de la figure 1; et la figure 3 représente un mode de réalisation de comparateur de phase/fréquence selon la présente invention. A la figure 3, on retrouve les mêmes éléments qu'à la figure 1 désignés par des mêmes références. Selon l'invention, les sorties des portes 14 et 15 ne sont pas reliées directement aux portes 17 et 18 Les sorties des portes 14 et 15 sont reliées respectivement à une entrée d'une porte ET 30 et à une entrée d'une porte ET 32 Les sorties des portes 30 et 32 sont respectivement reliées aux portes 17 et 18 Une deuxième entrée de la porte 30 est reliée à la sortie B et une deuxième entrée de la porte 32 est reliée à la sortie A. En supposant que la sortie A vient de passer à O à cause d'un front descendant du signal f A, la porte 32 reste à O même quand la porte 15 passe à 1 lors du front descendant suivant du signal f B La sortie B reste donc à 1 L'état 1 de la porte 15 n'est transmis vers la porte 18 que lorsque la sortie A sera passée à 1 après la commutation de la porte 20. Les impulsions parasites sur la sortie B sont donc inhibées pendant le temps de commutation de la porte 20. En supposant que la sortie B vient de passer à O à cause d'un front descendant du signal f B, la porte 30 reste à 0 même quand la porte 14 passe à 1 lors du front descendant suivant du signal f A La sortie A reste donc à 1 L'état 1 de la porte 14 n'est transmis vers la porte 17 que lorsque la sortie B sera passée à 1 après la commutation de la porte 20. Les impulsions parasites sur la sortie A sont donc inhibées pendant le temps de commutation de la porte 20. La présente invention a été décrite en relation avec un exemple précis utilisant des types particuliers de porte logique fonctionnant en logique négative L'homme du métier saura choisir les portes 30 et 32 convenablement selon le type des portes utilisées dans le comparateur de phase/fréquenè. Plus généralement, les portes 30 et 32 peuvent être considérées comme des interrupteurs disposés entre les portes 14 et 17 d'une part, et 15 et 18 d'autre part, ces interrupteurs étant coupés par 1 ' état actif des sorties A ou B ( O dans l'exemple décrit), empêchant alors la transmission vers les portes 17 et 18 d'un état ( 1) susceptible de faire basculer ès20 portes. REVENDICATIONS 1 Comparateur de phase/fréquence comprenant: deux entrées ( 10, 12) recevant respectivement des premier et deuxième signaux logiques (f A, f B); une première porte logique ( 17) étant à un état actif pendant une durée égale aux avances de phase du premier signal par rapport au deuxième; et une deuxième porte logique ( 18) étant à un état actif pendant une durée égale aux avances de phase du deuxième signal par rapport au premier; caractérisé en ce qu'il comprend: un premier moyen interrupteur ( 30) actionné par l'état actif de la deuxième porte pour empêcher la transmission vers la première porte d'un état susceptible de faire basculer la première porte à son état actif; et un deuxième moyen interrupteur ( 32) actionné par l'état actif de la première porte pour empêcher la transmission vers la deuxième porte d'un état susceptible de faire basculer la deuxième porte à son état actif. 2 Comparateur selon la revendication 1, caractérisé en ce que les première et deuxième portes ( 17, 18) sont des portes NON ET et en ce que les premier et deuxième moyens inter- rupteurs sont des portes ET ( 30, 32), une entrée de la première porte ET étant reliée à la sortie de la deuxième porte NON ET, et une entrée de la deuxième porte ET étant reliée à la sortie25 de la première porte NON ET.