FR 2685807 A1 19930702 FR 9213607 A 19921112 "Circuit de commutation haute tension" La présente invention concerne des disposi- tifs de mémoire à semi-conducteurs et, plus particu- lièrement, un circuit de commutation haute tension. Pour une mémoire morte programmable effaça- ble électriquement (EEPROM = Electrically Erasable Programmable Read Only Memory), une tension destruc- trice aux bornes d'un transistor est un sérieux pro- blème posé par une haute tension produite dans un cir- cuit intégré de mémoire lorsqu'on programme ou lorsqu'on efface des données. Un circuit de commutation haute tension classique représenté à la figure 1 comprend une porte NON-ET 10 pour mettre en mémoire tampon les signaux d'entrée, un transistor de type à déplétion 12 compor- tant une jonction branchée entre une borne de sortie de la porte NON-ET 10 et un premier noeud 11 pour dé- brancher une source de tension de la haute tension, et un circuit de pompage haute tension 14 branché entre le premier noeud 11 et une borne de sortie pour pro- duire soit une haute tension soit une tension de terre en réponse aux signaux d'entrée Le circuit de pompage haute tension 14 comprend en outre un premier transis- tor NMOS 16 comportant une jonction branchée entre une source d'alimentation haute tension Vp et un second noeud 22, ainsi qu'une grille branchée au premier noeud 11, un second transistor NMOS 18 comportant une jonction branchée entre le premier noeud 11 et le se- cond noeud 22, ainsi qu'une grille branchée au second noeud 22, et un troisième transistor NMOS 25 compor- tant une grille branchée au second noeud 22 et une jonction dont les deux bornes sont branchées en commun l'une à l'autre. Dans une opération de commutation haute ten- sion, la borne d'entrée Vpp est alimentée par une hau- te tension, une première entrée O D de la porte NON-ET est maintenue dans un état haut, la grille d'entrée OP du transistor à déplétion 12 se trouve dans un état bas, et l'entrée 0 du troisième transistor NMOS 25 effectue des oscillations périodiques Dans ce cas, si la seconde entrée de la porte NON-ET 10 reçoit un si- gnal de niveau haut, la sortie de la porte NON-ET 10 se trouve au niveau de la terre de sorte que le pre- mier noeud 11 se trouve également au niveau de la ter- re. Au contraire, si la seconde entrée de la porte NON-ET 10 reçoit un signal de niveau bas, la sortie de cette porte NON-ET 10 est à un niveau haut. Le transistor à déplétion 12 est allumé pour fournir au premier noeud 11 une tension obtenue en soustrayant la tension de seuil du transistor 12, du niveau haut de la porte NON-ET 10, ce qui permet ainsi de comman- der le circuit de pompage haute tension 14 De plus, le transistor à déplétion 12 débranche la tension de sortie de la porte NON-ET 10, de la haute tension du premier noeud 11 Dans ce cas, la grille du transistor 12 reçoit une tension de terre Si la grille du trans- istor à déplétion 12 reçoit une tension de source Ve, une opération de court-circuit se produit entre l'ali- mentation haute tension Vpp et la tension de source Vcc de manière à ne produire aucune haute tension à la borne de sortie. Dans une opération de commutation haute ten- sion, une tension de claquage apparaît aux bornes du transistor à déplétion 12 du fait du champ électrique produit entre la grille et le drain du transistor à déplétion 12 lorsqu'on fait monter la borne de sortie à une tension élevée tandis que la grille du transis- tor à déplétion 12 est mise à la terre Par suite, on ne peut produire une haute tension à la borne de sor- tie, au-dessus d'une valeur donnée, pour éviter ce problème On peut résoudre ce problème par le proces- sus de fabrication mais la taille du circuit intégré à semi-conducteurs augmente alors inévitablement de sor- te qu'il devient difficile d'obtenir un circuit inté- gré à haute intégration. La présente invention a pour but de créer un circuit de commutation haute tension qui produit une haute tension voulue, ce circuit de commutation étant destiné à un dispositif de mémoire à semi-conducteurs. Selon un aspect de la présente invention, le circuit de commutation haute tension pour dispositif de mémoire à semi-conducteurs comprend un transistor de type à déplétion et un transistor de type à augmen- tation branchés en série Les grilles de ces transis- tors sont branchées à une tension de source de façon que l'intensité du champ électrique aux bornes des électrodes de grille et de drain des transistors soit réduite, pour augmenter ainsi la tension de claquage. Ainsi, la présente invention concerne un circuit de commutation haute tension caractérisé en ce qu'il comprend: des moyens de mémoire tampon destinés à mettre en mémoire tampon un signal d'entrée; des moyens de pompage haute tension destinés à produire une tension donnée en réponse à un signal de sortie des moyens de mémoire tampon; et des moyens de débranchement montés entre les moyens de mémoire tampon et les moyens de pompage haute tension pour débrancher les moyens de mémoire tampon des moyens de pompage haute tension lorsque la tension de sortie des moyens de mémoire tampon est une tension de source et lorsque le signal de sortie du circuit de pompage haute tension se trouve à une ten- sion élevée, ces moyens de débranchement comprenant un transistor à augmentation et un transistor à déplétion branchés en série, les grilles de ce transistor à aug- mentation et de ce transistor à déplétion étant bran- chées en commun à la tension de source. Selon une autre caractéristique de l'inven- tion les moyens de mémoire tampon sont constitués par un inverseur, une porte NON-ET ou une porte NON-OU. Selon une autre caractéristique encore de l'invention le transistor à augmentation et le trans- istor à déplétion comprennent des jonctions adjacentes formées au-dessous d'une grille commune. L'invention concerne encore un circuit de commutation haute tension comprenant: des moyens de mémoire tampon destinés à mettre en mémoire tampon un signal d'entrée; un circuit de pompage haute tension destiné à produire une tension voulue en réponse à un signal de sortie des moyens de mémoire tampon; et un transistor de débranchement monté entre les moyens de mémoire tampon et le circuit de pompage haute tension pour débrancher les moyens de mémoire tampon du circuit de pompage haute tension lorsque la tension de sortie des moyens de mémoire tampon est une tension de source et lorsque la tension de sortie du circuit de pompage haute tension se trouve à une ten- sion élevée, circuit caractérisé en ce qu'une première zone de jonction adjacente à une source du transistor de débranchement, présente un type de conduction dif- férent de celui d'une zone de jonction adjacente à un drain du transistor de débranchement. Selon une autre caractéristique de l'inven- tion, le transistor de débranchement comprend un transistor à déplétion et un transistor à augmenta- tion, la jonction du transistor à déplétion étant constituée par la première zone de jonction et la jonction du transistor à augmentation étant constituée par la seconde zone de jonction. Selon une autre caractéristique encore de l'invention, la grille du transistor de débranchement est branchée à la tension de source. Selon une autre caractéristique encore de l'invention, le transistor à déplétion du transistor de débranchement est branché à une borne de sortie du circuit de pompage haute tension. Pour une meilleure compréhension de l'inven- tion et de la manière de la mettre en oeuvre, on se référera maintenant, à titre d'exemple, aux schémas ci-joints dans lesquels: la figure 1 est un schéma électrique d'un circuit classique; la figure 2 est un schéma électrique d'un circuit selon une forme de réalisation de la présente invention; la figure 3 est un schéma de montage pour la fabrication du circuit selon l'invention; la figure 4 est une vue en coupe suivant la ligne A-A' de la figure 3; et la figure 5, en association avec la figure 6, est un graphique destiné à comparer les caractéris- tiques de tension de claquage du transistor à augmen- tation et du transistor à déplétion du circuit selon l'invention, avec les caractéristiques de circuits classiques. La figure 2 représente un circuit de commu- tation haute tension comprenant un circuit inverseur destiné à mettre en mémoire tampon un signal de commande d'entrée, un circuit de pompage haute tension destiné à produire une haute tension ou une tension de terre en réponse aux signaux de sortie provenant du circuit inverseur 30, et un circuit de débranchement destiné à débrancher électriquement le circuit in- verseur 30 du circuit de pompage haute tension 40. Dans ce cas, le circuit inverseur 30 peut être rempla- cé par une porte NON-ET ou une porte NON-OU Le cir- cuit de débranchement 50 comprend un transistor de type à déplétion 36 et un transistor de type à augmen- tation 34. Dans une opération de commutation haute ten- sion, une borne d'entrée Vpp est alimentée par une haute tension, et une entrée 0 effectue des oscilla- tions périodiques Si l'entrée de commande du circuit inverseur 30 se trouve dans l'état haut, le premier noeud 31, le second noeud 32 et le troisième noeud 33 passent dans l'état bas, de sorte que le circuit de pompage haute tension 40 n'est pas commandé Au con- traire, si l'entrée de commande du circuit inverseur se trouve dans l'état bas, le premier noeud 31 pas- se dans l'état haut et le second noeud 32 chute d'une tension de source Vcc à une tension VCC-Vt, obtenue en soustrayant une tension de seuil Vte du transistor à augmentation 34, de la tension de source Vc La ten- sion Vcc-Vt, commande le circuit de pompage haute ten- sion 40 pour faire monter le niveau de tension de la borne de sortie, c'est à dire que le troisième noeud 33 monte à la haute tension Vp Le troisième noeud 33 et le noeud de source de tension 31 sont débranchés électriquement par le transistor en mode d'augmenta- tion 34. En se référant à la figure 3, une zone de dispositif 60, une couche de polysilicium 62 d'une grille disposée dans une direction donnée sur la zone de dispositif 60, et une zone d'implantation d'ions de déplétion 64 recouvrant une partie de la couche de po- lysilicium 62 de la zone de dispositif 60, sont for- mées dans un substrat semi-conducteur. La zone de dispositif 60 représentée à la figure 4 est limitée par une couche d'oxyde de champ et comprend une source 66 et un drain 68 séparés l'un de l'autre par une zone de transition, tandis qu'une grille 62 de polysilicium est formée sur la zone de transition Le transistor en mode de déplétion 36 et le transistor en mode d'augmentation 34 sont formés dans la zone de transition. En se référant à la figure 5 et à la figure 6, les caractéristiques de tension de claquage du transistor à augmentation et du transistor à déplétion selon la présente invention, sont comparées à celles de circuits classiques L'axe vertical et l'axe hori- zontal représentent respectivement le courant et la tension entre un drain et une source La courbe dés- ignée par la référence 71 représente la caractéristi- que du transistor NMOS à augmentation 34 dont la gril- le et la source sont branchées à la tension de terre. La courbe désignée par la référence 73 représente la caractéristique d'un transistor NMOS à augmentation à source flottante dont la grille est branchée à la ten- sion de source selon l'art antérieur La courbe dés- ignée par la référence 75 représente la caractéristi- que d'un transistor NMOS à déplétion dont la grille est branchée à la tension de terre et dont la source est branchée à la tension de source selon l'art anté- rieur La courbe désignée par la référence 77 repré- sente la caractéristique d'un transistor à déplétion à source flottante dont la grille est branchée à la ten- sion de source selon la présente invention Ainsi, il apparaît clairement que la présente invention permet d'obtenir la tension de claquage de transistor la plus élevée. Comme indiqué ci-dessus, le circuit de com- mutation selon la présente invention utilise un cir- cuit de débranchement pour débrancher la haute tension de la borne de sortie et la tension de sortie du cir- cuit de mémoire tampon Le circuit de commutation com- prend un transistor à augmentation et un transistor à déplétion dont les jonctions sont branchées en série et dont les grilles sont alimentées en commun par la tension de source, ce qui permet ainsi de diminuer les champs électriques appliqués aux électrodes de grille et de drain des transistors lorsqu'on fait monter la tension de sortie à un niveau élevé Par suite, on augmente la tension de claquage des transistors de ma- nière à produire la haute tension voulue à la borne de sortie du circuit. De plus, comme le transistor à augmentation et le transistor à déplétion sont formés simultanément dans une même jonction, la surface de réalisation du circuit intégré est réduite ce qui permet d'obtenir un dispositif de mémoire à semi-conducteurs de haute den- sité Par suite, on obtient un circuit de commutation haute tension présentant une haute tension maximum sous une taille minimum. R E V E N D I C A T I O N S 1 ) Circuit de commutation haute tension Ca- ractérisé en ce qu'il comprend: des moyens de mémoire tampon destinés à mettre en mémoire tampon un signal d'entrée; des moyens de pompage haute tension ( 40) destinés à produire une tension donnée en réponse à un signal de sortie des moyens de mémoire tampon; et des moyens de débranchement ( 50) montés entre les moyens de mémoire tampon et les moyens de pompage haute tension ( 40) pour débrancher les moyens de mémoire tampon des moyens de pompage haute tension lorsque la tension de sortie des moyens de mémoire tampon est une tension de source et lorsque le signal de sortie du circuit de pompage haute tension se trou- ve à une tension élevée, ces moyens de débranchement comprenant un transistor à augmentation ( 34) et un transistor à déplétion ( 36) branchés en série, les grilles de ce transistor à augmentation et de ce transistor à déplétion étant branchées en commun à la tension de source. ) Circuit de commutation haute tension se- lon la revendication 1, caractérisé en ce que les moyens de mémoire tampon sont constitués par un inver- seur, une porte NON-ET ou une porte NON-OU. ) Circuit de commutation haute tension se- lon la revendication 1, caractérisé en ce que le transistor à augmentation ( 34) et le transistor à dé- plétion ( 36) comprennent des jonctions adjacentes for- nées au-dessous d'une grille commune. ) Circuit de commutation haute tension comprenant: des moyens de mémoire tampon destinés à mettre en mémoire tampon un signal d'entrée; un circuit de pompage haute tension desti- né à produire une tension voulue en réponse à un si- gnal de sortie des moyens de mémoire tampon; et un transistor de débranchement monté entre les moyens de mémoire tampon et le circuit de pompage haute tension pour débrancher les moyens de mémoire tampon du circuit de pompage haute tension lorsque la tension de sortie des moyens de mémoire tampon est une tension de source et lorsque la tension de sortie du circuit de pompage haute tension se trouve à une ten- sion élevée, circuit caractérisé en ce qu'une première zone de jonction adjacente à une source du transistor de débranchement, présente un type de conduction dif- férent de celui d'une zone de jonction adjacente à un drain du transistor de débranchement. 50) Circuit de commutation haute tension se- lon la revendication 4, caractérisé en ce que le transistor de débranchement comprend un transistor à déplétion ( 36) et un transistor à augmentation ( 34), la jonction du transistor à déplétion étant constituée par la première zone de jonction et la jonction du transistor à augmentation étant constituée par la se- conde zone de jonction. ) Circuit de commutation haute tension se- lon la revendication 5, caractérisé en ce que la grille du transistor de débranchement est branchée à la tension de source. ) Circuit de commutation haute tension se- lon la revendication 5, caractérisé en ce que le transistor à déplétion du transistor de débranchement est branché à une borne de sortie du circuit de pompa- ge haute tension ( 40).