FR 2692737 A1 19931224 FR 9307272 A 19930616 La présente invention se rapporte à un convertisseur numérique- analogique pour convertir un signal numérique en un signal analogique et utiliser le signal analogique pour attaquer une charge. La figure 7 est un schéma de circuit montrant un circuit d'attaque d'une charge o l'on utilise un convertisseur numérique-analogique de l'art antérieur. Comme le montre la figure 7, un signal numérique N bits DONNEE est admis dans un bloc 1 de conversion numérique-analogique Le bloc 1 de conversion numérique-analogique convertit le signal numérique DONNEE en une tension analogique V,. La tension analogique VE est appliquée à l'entrée négative d'un amplificateur opérationnel 2 via un noeud 4 et une résistance 101 L'entrée négative de l'amplificateur opérationnel 2 est connectée à une charge 3 via des résistances 104 et 105 tandis que son entrée positive est mise à la masse via une résistance 102 et est également connectée à la charge 3 via une résistance 103. Les résistances 101 à 104 ont toutes une valeur de résistance commune r et la résistance 105 a pour valeur R 0. Dans une telle structure, en appliquant le signal numérique à N bits DONNEE au bloc 1 de conversion numérique-analogique, le bloc 1 convertit le signal numérique DONNEE en tension analogique VE pour l'appliquer au noeud 4. A ce moment, en supposant que le facteur d'amplification de l'amplificateur opérationnel 2 est Av, la tension de sortie V 01 de l'amplificateur opérationnel 2 peut être obtenue selon la formule 1 qui suit: Vol Av ( 2) 2 vo) 2 / ( 1) La formule est transformée pour obtenir la formule 2: V 01 = 2 (V O -VEN) 1 + Av ( 2) Alors, on établit une formule exprimant la relation entre les tensions V O et V 01 aux extrémités opposées de la résistance 105 En supposant maintenant que l'impédance de la charge 3 est Z, on obtient la formule 3 comme suit: Vol ( 2 z + 1 Vo V = 2 ellz ( 3) En substituant alors la formule 3 dans la formule 2, on peut exprimer V O comme à la formule 4: 1 + 2 ( 2 ol + 1) 1 2 - 1 + Av En réarrangeant la formule 4, on obtient la formule 5: VO VEN Ki KI = ( 1 + 2-)( 1 + 2) -1 + Ro ( 1 + D'autre part, un courant de s'exprime par la formule 6: charge I O s'écoulant dans la charge 3 I O Z -vo 0 Z ( 6) Par substitution de la formule Io s'exprime comme par la formule 7: dans la formule 6, le courant de charge -1 Io= K 2 VE K 2 =Z 1 + K 2 =Z{ +R) l+ _ -1 +Ro 1 + 2 5 ( 7) 2 ( 7) En supposant maintenant que l'on a r >> R O et Av>> que Z, la formule 7 peut être simplifiée en formule 8: -VE _ R O ( 8) Ainsi, quelle que soit l'impédance Z de la charge 3, on peut déterminer le courant de charge I 0. De cette manière, le bloc 1 de conversion numérique-analogique convertit le signal numérique DONNEE en tension analogique V, que l'amplificateur opérationnel 2 convertit à son tour en courant de charge Io quelle que soit l'impédance Z de la charge 3 pour l'appliquer à la charge 3 En effet, le signal numérique DONNEE est utilisé pour attaquer la charge 3. Cependant, quand la fréquence de la tension analogique convertie de façon numérique-analogique est proche du produit GB de l'amplificateur opérationnel, le facteur d'amplification Av de l'amplificateur opérationnel prend une valeur proche de 1 Par conséquent, on ne peut satisfaire la relation Av>> Z donc la formule 8 n'est pas exacte et par conséquent le courant de charge I O est affecté par l'impédance Z de la charge 3. Le convertisseur numérique-analogique de l'art antérieur est structuré comme on l'a mentionné ci-dessus et comme le montre la figure 8, il est pourvu d'un seul bloc 1 de conversion numérique-analogique pour convertir la donnée numérique N bits DONNEE C'est la raison pour laquelle il faut N bits pour la conversion numérique-analogique du bloc de conversion numérique-analogique 1. La figure 9 est un graphique révélant les problèmes posés par le convertisseur numérique-analogique de l'art antérieur que l'on peut voir aux figures 7 et 8 Sur la figure 9, bien qu'un courant idéal de charge I O s'exprime par la Courbe L 1, la caractéristique de conversion V-I d'un convertisseur tension à courant (convertisseur V-I) 20 force la courbe réelle se rapportant au courant de référence Ioo à s'écarter vers un côté plus (Courbe L 2) ou à s'écarter vers un côté moins (Courbe L 3) Dans un tel cas, il y a avance de la phase (t O j too) lorsque la courbe réelle s'écarte vers le côté plus ou retard de la phase (too t 02) lorsqu'elle s'écarte vers le côté moins En effet, dans le convertisseur numérique-analogique de l'art antérieur, étant donné la caractéristique de conversion V-I du convertisseur V-I, il y a une différence de phase dans le courant de charge. Selon la présente invention, un convertisseur numérique-analogique comprend un moyen de division de donnée numérique ayant des première et seconde sorties et recevant un signal numérique à N bits pour émettre, à l'une des première et seconde sorties, une donnée numérique partielle qui est la donnée numérique à (N-1) bits obtenue par l'élimination du bit du poids le plus fort du signal numérique et émettre, de la seconde des première et seconde sorties, une donnée numérique fixe; un premier moyen de conversion numérique-analogique connecté à la première sortie du moyen de division de donnée numérique pour la conversion numérique- analogique de la donnée numérique reçue de la première sortie afin d'émettre une première tension analogique; un second moyen de conversion numérique-analogique connecté à la seconde sortie du moyen de division de donnée numérique pour la conversion numérique-analogique de la donnée numérique reçue de la seconde sortie afin d'émettre une seconde tension analogique; un premier moyen de conversion tension à courant recevant la première tension analogique pour la convertir et émettre un premier courant analogique; un second moyen de conversion tension à courant recevant la seconde tension analogique pour la convertir et émettre un second courant analogique; et un moyen de synthèse de courant pour synthétiser le premier courant analogique et le second courant analogique afin d'émettre un courant analogique synthétique. De préférence, le premier moyen de conversion tension à courant comporte un premier amplificateur opérationnel pour recevoir la première tension analogique à son entrée positive, une première résistance dont la première borne est connectée à une entrée négative du premier amplificateur opérationnel et dont la seconde borne est connectée à la première tension d'alimentation et un premier transistor dont la première électrode est connectée à la première borne de la première résistance et dont l'électrode de commande est connectée à la sortie du premier amplificateur opérationnel; le second moyen de conversion tension à courant comporte un second amplificateur opérationnel pour recevoir la seconde tension analogique à son entrée positive, une seconde résistance dont la première borne est connectée à une entrée négative du second amplificateur opérationnel et dont la seconde borne est connectée à la seconde tension d'alimentation et un second transistor dont la première électrode est connectée à la première borne de la seconde résistance et dont l'électrode de commande est connectée à la sortie du second amplificateur opérationnel; et le 2692737 moyen de synthèse du courant est câblé pour connecter la seconde électrode du premier transistor et la seconde électrode du second transistor. De préférence, le convertisseur numérique-analogique comprend de plus un premier tampon dont l'entrée est connectée à la première borne de la première résistance et dont la sortie est connectée à l'entrée négative du premier amplificateur opérationnel et un second tampon dont l'entrée est connectée à la première borne de la seconde résistance et dont la sortie est connectée à l'entrée négative du second amplificateur opérationnel. De préférence, la première tension d'alimentation définit un niveau Haut tandis que la seconde tension d'alimentation définit un niveau Bas; le premier transistor est un transistor à canal du type P tandis que le second transistor est un transistor à canal du type N. De préférence, le moyen de division de donnée numérique applique la donnée numérique partielle au premier moyen de conversion numérique- analogique et la première donnée numérique fixe au second moyen de conversion numérique-analogique quand le bit de poids le plus fort de la donnée numérique est 1; ou bien il applique la donnée numérique partielle au second moyen de conversion numérique-analogique et la seconde donnée numérique fixe au moyen de conversion numérique- analogique quand le bit de poids le plus fort de la donnée numérique est 0. De préférence, la première tension analogique que le premier moyen de conversion numérique-analogique développe par conversion numérique- analogique de la seconde donnée numérique fixe est d'une valeur suffisante pour toujours maintenir le second transistor à l'état passant; et la seconde tension analogique que le second moyen de conversion numérique-analogique développe par conversion numérique-analogique de la première donnée numérique fixe est d'une valeur suffisante pour toujours maintenir le premier transistor à l'état passant. De préférence, le courant synthétique est un courant pour attaquer une charge d'une impédance spécifiée. De préférence, le convertisseur numérique-analogique comprend de plus un premier filtre passe-bas interposé entre la sortie du premier moyen de conversion numérique-analogique et l'entrée du premier moyen de conversion tension à courant et un second filtre passe-bas interposé entre la sortie du second moyen de conversion numérique-analogique et l'entrée du second moyen de conversion tension à courant. Selon la présente invention, un convertisseur numérique-analogique qui comprend un moyen de division de donnée numérique avec des première et seconde sorties et qui reçoit un signal numérique à N bits pour émettre, des première et seconde sorties, une donnée numérique partielle qui est une donnée numérique à (N-1), bits obtenue par l'élimination du bit de poids le plus fort du signal numérique et pour émettre, d'une seconde des première et seconde sorties une donnée numérique fixe, est pourvu d'un premier trajet de sortie de courant analogique comprenant un premier moyen de conversion numérique-analogique et un premier moyen de conversion tension à courant et d'un second trajet de sortie de courant analogique comprenant un second moyen de conversion numérique-analogique et un second moyen de conversion tension à courant. Le moyen de division de donnée numérique émet la donnée numérique partielle pour l'un de ces trajets de sortie de courant analogique selon que O ou 1 est le bit de poids le plus fort d'un signal numérique à N bits et par conséquent le nombre de bits pour la conversion numériqueanalogique requis dans les premier et second convertisseurs numériquesanalogiques peut ne représenter que la moitié du nombre de bits requis dans une structure n'ayant qu'un seul convertisseur numérique-analogique. Le courant synthétique est obtenu en synthétisant les premier et second courants analogiques à la sortie des premier et second trajets de sortie du courant analogique, respectivement, et, par conséquent, son étendue est plus grande en comparaison avec une structure n'ayant qu'un trajet de sortie de courant analogique. En plus de cela, une commutation sélective entre les premier et second trajets de sortie de courant analogique s'effectue selon que le bit de poids le plus fort du signal numérique est O ou 1 et par conséquent, l'écart de phase dans le courant synthétique est corrigé au moment du changement 0/1 du bit de poids le plus fort. D'autre part, comme dans un convertisseur numérique-analogique dans lequel le moyen de conversion de tension à courant comprend un premier amplificateur opérationnel pour recevoir la première tension analogique à son entrée positive, une première résistance dont la première borne est connectée à une entrée négative du premier amplificateur opérationnel et dont la seconde borne est connectée à une première tension d'alimentation et un premier transistor dont la première électrode est connectée à la première borne de la première résistance et dont l'électrode de commande est connectée à la sortie du premier amplificateur opérationnel, et le second moyen de conversion tension à courant comprend un second amplificateur opérationnel recevant la seconde tension analogique à son entrée positive, une seconde résistance dont la première borne est connectée à une entrée négative du second amplificateur opérationnel et dont la seconde borne est connectée à la seconde tension d'alimentation et un second transistor dont la première électrode est connectée à la première borne de la seconde résistance et dont l'électrode de commande est connectée à la sortie du second amplificateur opérationnel et o le moyen de synthèse du courant est câblé pour relier la seconde électrode du premier transistor et la seconde électrode du second transistor, est pourvu de premier et second filtres passe-bas entre les sorties des premier et second moyens de conversion numérique-analogique et les entrées des premier et second moyens de conversion tension à courant, respectivement, les composantes numériques des formes d'onde des première et seconde tensions analogiques sont éliminées et les portions restantes sont appliquées aux premier et second moyens de conversion tension à courant, respectivement. En conséquent, la présente invention a pour objet de procurer un convertisseur numérique-analogique dans lequel l'écart de phase du courant de charge est inhibé et o on peut obtenir une meilleure précision de la conversion numérique-analogique. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement dans la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est un schéma de circuit montrant la structure d'un convertisseur numérique-analogique selon un premier mode de réalisation préféré de la présente invention; la figure 2 donne un schéma bloc d'une structure du convertisseur numérique-analogique du premier mode de réalisation de la présente invention; la figure 3 montre des formes d'onde illustrant les effets de l'amélioration de l'écart de phase du courant de charge dans le premier mode de réalisation préféré; la figure 4 montre des formes d'onde illustrant les effets de l'amélioration de la distorsion au croisement du premier mode de réalisation préféré; la figure 5 est un schéma de circuit montrant une structure d'un convertisseur numérique-analogique d'un second mode de réalisation préféré de la présente invention; la figure 6 est un schéma de circuit montrant la structure d'un convertisseur numérique-analogique d'un troisième mode de réalisation préféré selon la présente invention; la figure 7 est un schéma de circuit montrant la structure d'un convertisseur numérique-analogique de l'art antérieur; la figure 8 donne un schéma bloc de la structure du convertisseur numérique-analogique de l'art antérieur; et la figure 9 montre des formes d'onde révélant les problèmes de l'écart de phase dans le convertisseur numérique-analogique de l'art antérieur. La figure 1 est un schéma de circuit montrant la structure d'un convertisseur numérique-analogique selon un premier mode de réalisation préféré de la présente invention Comme le montre la figure 1, une donnée numérique à N bits DONNEE est introduite dans un bloc de division de donnée 7 Le bloc de division 7 applique une donnée numérique à (N-1) bits DONNEE (N-l) à l'un des blocs de conversion numérique-analogique 11 et 12 et applique également une donnée numérique fixe à l'autre selon que le bit de poids le plus fort de la donnée numérique DONNEE est 1 ou 0 Plus particulièrement, lorsque le bit de poids le plus fort du signal numérique DONNEE est 1, le bloc de division de donnée 7 applique la donnée numérique à (N-1) bits DONNEE (N- 1) au bloc de conversion 11 et applique également la donnée numérique fixe F 1 au bloc de conversion 12 Autrement, quand le bit de poids le plus fort du signal numérique DONNEE est zéro, le bloc de division 7 applique la donnée numérique DONNEE (N-l) au bloc de conversion 12 et applique la donnée numérique fixe F 2 au bloc de conversion 11. Le bloc de conversion 11 convertit la donnée numérique à la sortie du bloc de division 7 en une tension analogique V 1 pour l'appliquer à un noeud NI. Le noeud Ni est connecté à une entrée positive d'un amplificateur opérationnel 21 L'entrée négative de l'amplificateur opérationnel 21 est connectée via une résistance 51 à la tension d'alimentation Vcc et est également connectée via un transistor 52 à canal du type P et un câblage 55 a à un noeud N 3 Le noeud N 3 est alors connecté à une charge 3 ayant l'impédance Z. D'autre part, le bloc 12 de conversion numérique-analogique convertit la sortie du bloc 7 de division de données en une tension analogique V 2 pour l'appliquer à un noeud N 2 L'entrée négative de l'amplificateur opérationnel 22 9 2692737 est à la masse via une résistance 53 et elle est également connectée au noeud N 3 via un transistor 54 à canal du type N et un câblage 55 b. Dans une telle structure, exprimée, par la formule 9, la tension analogique V 1 à la sortie du bloc 11 de conversion numérique-analogique est proportionnelle à la tension d'alimentation Vcc VA est une constante. V 1 Vc C VA ( 9) En supposant que la tension à la sortie de l'amplificateur opérationnel 21 est V 0, que la tension de source du transistor 52 est V 01 et que le facteur d'amplification de tension de l'amplificateur opérationnel 21 est Av, la tension V O à la sortie de l'amplificateur opérationnel 21 peut s'exprimer par la formule : V O = Av (V 1 Vol) ( 10) De même, le courant I O l s'écoulant dans la résistance 51 peut s'exprimer par la formule 11: Vcc V O ol I 01 R- Ro ( 11) En supposant que la tension source-porte du transistor 52 est VSG, le courant Iol peut s'exprimer comme par la formule 12: Iol l (VSG VT)2 ( 12) Dans la formule ci-dessus, f 3 est un facteur d'amplification inhérent au transistor et VT est la tension de seuil inhérente au transistor La tension source- porte Vsopeut s'exprimer comme par la formule 13: VSG =(Vcc -Vol) -(Vc VO) ( 13) Par substitution des formules 10, 11 et 13 dans la formule 12 et en réarrangeant la formule résultante, on obtient la formule 14: Vcc Vo o= {Av(Vcc V) -( 1 + Av) (Vcc Vol) VT} R.o 2 ( 14) En développant la formule 14 pour la transformer en une équation de (Vcc V 01), on obtient la formule 15: l 3 Ro(l+Av)2 (Vo-ov)2 2 ll+l 3 R O o(l+Av) {Av(VCC-Vi)-VT}l (v CC-Vol) + P 3 R {Av(VCC-Vo)} = ( 15) En résolvant l'équation pour (Vcc Vol), on obtient la formule 16: K 3 VCC vol 2 2 Ro + 1) K 3 = 12 + Rof+ 1 i(Vcc VI) VT Av Av Av 1 Vcc V-) Av ( 16) Dans la formule ci-dessus, f(x) est une fonction linéaire de x qui est représentée comme à la formule 17 qui suit: f(x) = 23 Ro 1 x+ 1 2 P Ro VT 1 + 1 Av Av Av Av( 17) ( 17) il Dans la formule 17, (Ve Vy 0) s'exprime avec AV -> o comme dans la formule 18: Vcc Vol = Vcc Vl ( 18) En conséquence, on peut établir la formule 19 comme suit: vol = V 1 = (VCC VA) ( 19) Ainsi, (Vcc V 01) n'existe pas dans l'impédance Z de la charge 3 Le courant Io 2 qui s'écoule dans la résistance 51 peut s'exprimer par la formule 20 qui suit, et il n'existe pas dans l'impédance Z de la charge 3: ol= V VO-V VA Ro Ro ( 20) De même, en considérant la tension de source V 02 d'un transistor 54, on peut obtenir la formule 21: V 02 = K 4 92 RO A + 1 __ _ ( i R o i i K 4= 1 2 2 R +o1 + V 2 VT 2 + Av 2 Av 2 Av 2 i _V 14 fg (V 2) Av ( 21) ( 21) Dans la formule ci-dessus, 12 est un facteur d'amplification inhérent à un transistor, VT 2 est une tension de seuil inhérente au transistor, Av 2 est un facteur d'amplificateur de tension de l'amplificateur opérationnel 22 Par ailleurs, g(y) est un fonction linéaire de y qui s'exprime comme dans la formule 22 qui suit: g(y) = 232 Ro 1 + 1 y+ 1 213 p ROVT 2 1 + 1 A 2) AV 2 AV 2 2 AV 2 ( 22) Dans la formule 22, V 2 peut s'exprimer par Av 2 -> oo comme dans la formule 23 qui suit: V 2 =VB ( 23) En supposant que la tension de source du transistor 54 à canal du type N est V 02 la tension V 02 peut s'exprimer comme à la formule 24: V 02 = V 2 VB ( 24) Ainsi, un courant d'abaissement Io 2 s'écoulant dans une résistance 53 peut s'exprimer comme à la formule 25 qui suit: I= VO 2 VB Ro Ro ( 25) Par suite, en supposant maintenant que le courant de source Iol est positif et que le courant d'abaissement I 02 est négatif, chacun étant obtenu selon les formules 20 et 25, la formule 26 est établie et la formule 27 est également obtenue avec le courant de charge I O fourni à la charge 3: Io = IO O o 02 ( 26) o VA-VB Ro ( 27) Comme on peut le reconnaître à la formule 27, le courant de charge I O n'existe pas dans l'impédance Z de la charge 3. Une structure simplifiée du premier mode de réalisation préféré est montrée à la figure 2 La figure 2 montre une unité de conversion 210 de V-I qui comprend l'amplificateur opérationnel 21, la résistance 51 et transistor 52 et une unité de conversion 220 de V-I comprenant l'amplificateur opérationnel 22, la résistance 53 et le transistor 54. Comme on peut le voir, le bloc 7 de division de donnée commute son trajet selon la valeur du bit de poids le plus fort du signal numérique à N bits de DONNEE et il entreprend la conversion numérique-analogique et la conversion V-I sur la donnée de N-1 bits DONNEE (N-1) par un premier trajet de sortie de courant analogique comprenant le bloc 11 de conversion numérique-analogique et l'unité 210 de conversion V-I dans le cas o le bit de poids le plus fort = 1 tandis qu'il entreprend la conversion numérique-analogique et la conversion V-I sur la donnée de N- 1 bits DONNEE (N-1) par un second trajet de courant analogique comprenant le bloc 12 de conversion numérique analogique et l'unité 220 de conversion V-I dans le cas o le bit de poids le plus fort = 0. Ainsi, chacun des blocs de conversion numérique-analogique 11 et 12 nécessite N-1 bits, ce qui ne représente que la moitié du nombre de bits de la conversion numérique-analogique (N bits) du bloc de conversion numérique- analogique de l'art antérieur montré à la figure 8 En d'autres termes, même si la performance de chacun des blocs de conversion numériqueanalogique 11 et 12 est au même niveau que le bloc de conversion numérique-analogique de l'art antérieur, ils peuvent accomplir la conversion à une précision double en comparaison avec l'art antérieur. Le courant de charge IJ seule unité de conversion V-I. Les deux effets ci-dessus mentionnés peuvent être obtenus avec une structure autre que celle qui se compose des unités de conversion V-I 210 et 220 que l'on peut voir à la figure 1. La figure 3 est un graphique illustrant le courant de charge dans le convertisseur numérique-analogique du premier mode de réalisation préféré. Sur la figure 3, un courant idéal de charge I, présente la courbe LP', mais sa courbe réelle s'écarte vers le côté plus relativement au courant de référence I,0 (courbe L 2 ') ou s'écarte vers le côté moins (courbe L 3 ') à cause de la caractéristique de conversion V-I de l'unité 210 de conversion V-I ( 220) Dans un tel cas, il y a avance de phase dans le cas d'un écart du côté plus et retard dans le cas d'un écart du côté moins. Cependant, le convertisseur numérique-analogique du premier mode de réalisation préféré change le trajet de sortie du courant analogique en entreprenant la conversion numérique-analogique et la conversion V-I selon que le bit de poids le plus fort de la donnée numérique à N bits DONNEE est 1 ou O et, par conséquent, l'écart de phase peut être corrigé au temps toe pour le changement comme le montre la figure 3 Ainsi, en comparaison avec le convertisseur numérique-analogique de l'art antérieur, l'écart de phase provoqué par la caractéristique de conversion V-I de l'unité de conversion 210 ( 220) est fortement amélioré. Dans le convertisseur numérique-analogique du premier mode de réalisation préféré, l'une des unités de conversion V-I 210 et 220 fonctionne selon la valeur du bit de poids le plus fort du signal numérique DONNEE On décrira ci-dessous le cas o l'un du courant de source Ij> et du courant d'abaissement I,2 est réglé à zéro Dans chaque cas, l'un du transistor 52 de l'unité 210 de conversion V-I et du transistor 54 de l'unité 220 de conversion V- I devient non passant A ce moment, le courant de charge Io prend la distorsion au croisement CW que l'on observe souvent dans une forme d'onde à la sortie d'un circuit de sortie en push-pull d'un amplificateur comme le montre la figure 4. Quand le bit de poids le plus fort du signal numérique DONNEE passe de O à 1 par exemple, le transistor 54 de l'unité de conversion 22 devient non passant ce qui force le courant d'abaissement I 02 à devenir nul et, simultanément, le transistor 52 de l'unité de conversion 210 devient passant ce qui force le courant de source 'cn (> 0) à s'écouler Cependant, il faut un léger temps pour que le transistor 52 passe de son état NON PASSANT à son état PASSANT. Cela est dû au fait qu'il faut un certain temps d'accumulation de charges électriques suffisantes pour la transition à l'état PASSANT du transistor 52 jusqu'à un changement d'état o le transistor 52 est saturé De cette manière, comme il faut un certain temps pour que le transistor passe de l'état NON PASSANT à l'état PASSANT, il y a distorsion au croisement. Une telle distorsion est provoquée parce que l'un des transistors 52 et 54 est à son état NON PASSANT lors du changement PASSANT/NON PASSANT On prévoit alors que le bloc 7 de division de données du convertisseur numérique-analogique du premier mode de réalisation préféré émette une donnée numérique fixe Fl selon laquelle la tension analogique V 2 à la sortie du bloc 12 de conversion numérique-analogique satisfait à V 2 > O (VB > 0 à la formule 23) dans le cas o le bit de poids le plus fort = 1 ou autrement émette une donnée numérique fixe F 2 selon laquelle la tension analogique V 1 à la sortie du bloc de conversion 11 satisfait à VI O dans la formule 9) dans le cas o le bit de poids le plus fort = 0. Dans un agencement tel que décrit ci-dessus, comme les transistors 52 et 54 sont toujours à leur état PASSANT, un courant idéal s'écoule toujours Ainsi, comme le montre la courbe NW sur la figure 4, il n'y a pas de distorsion au croisement lors du changement du bit de poids le plus fort pour 1 ou 0. La figure 5 est un schéma de circuit montrant la structure dunconvertisseur numérique-analogique d'un second mode de réalisation préféré de la présente invention Comme le montre la figure 5, un filtre passe-bas (LPF) 31 est interposé entre le bloc de conversion numérique- analogique 11 et l'entrée positive de l'amplificateur opérationnel 21 et le filtre passe-bas 32 est interposé entre le bloc de conversion numérique-analogique 12 et une entrée positive de l'amplificateur opérationnel 22 Le reste de la structure est similaire au cas du premier mode de réalisation préféré et par conséquent la description en est omise. Dans la structure ci-dessus mentionnée, les tensions V 1 ' et V 2 ' que l'on obtient par élimination des composantes à haute fréquence des tensions V 1 et V 2 à la sortie des blocs de conversion numériqueanalogique 11 et 12, respectivement, sont appliquées aux entrées positives de amplificateurs opérationnels 21 et 22, respectivement Plus particulièrement, comme les tensions Vy' et V 2 ' que l'on obtient par l'élimination des composantes numériques du signal numérique DONNEE des tensions V 1 et V 2 peuvent être reçues aux noeuds Ni' et N 2 ', respectivement, cela a pour effet que le courant de charge I, éventuellement obtenu présente une forme d'onde qui est pleine de continuité. La figure 6 est un schéma de circuit montrant une structure d'un convertisseur numérique-analogique d'un troisième mode de réalisation préféré de la présente invention Comme le montre la figure 6, un tampon (amplificateur de 1 fois) 41 est interposé entre l'entrée négative de l'amplificateur opérationnel 21 et une résistance 51, dont l'entrée est proche de la résistance 51, et de même un tampon 42 est interposé entre l'entrée négative de l'amplificateur opérationnel 22 et une résistance 53 dont l'entrée est proche de la résistance 53 Le reste de la structure est similaire au cas du premier mode de réalisation préféré et par conséquent la description en sera omise. Dans une telle structure, l'inconvénient peut être surmonté selon lequel une partie des courants de charge I,, et I 02 s'écoule dans les entrées négatives des amplificateurs opérationnels 21 et 22 (cela se produit dans les premier et second modes de réalisation préférés). Comme on l'a décrit, selon le convertisseur numérique-analogique du premier mode de réalisation, on prévoit un premier trajet de sortie du courant analogique comprenant un premier moyen de conversion numériqueanalogique et un premier moyen de conversion tension à courant et un second trajet de sortie du courant analogique comprenant un second moyen de conversion numérique-analogique et un second moyen de conversion tension à courant. Par ailleurs, on utilise un moyen de division de données numériques pour appliquer une donnée numérique partielle à l'un des trajets de sortie du courant analogique selon que le bit de poids le plus fort est O ou 1 dans un signal numérique à N bits et par conséquent, le nombre de bits pour la conversion numériques-analogiques qui est requis par les premier et second convertisseurs numérique-analogique peut être égal à la moitié du nombre de bits requis dans le cas o l'on n'utilise qu'un seul convertisseur numérique- analogique En conséquence, on peut obtenir une amélioration de la précision de la conversion numérique-analogique. Par ailleurs, un courant synthétique est obtenu en synthétisant les premier et second courants analogiques à la sortie des premier et second trajets de sortie de courant analogique et par conséquent, sont étendue peut être efficacement augmentée, en comparaison avec une structure o un seul trajet de sortie du courant analogique est prévu. En plus de cela, comme la commutation est sélectivement entreprise entre les premier et second trajets de sortie du courant analogique selon que O ou 1 est le bit de poids le plus fort du signal numérique, la distorsion de phase dans le courant synthétique est corrigée au moment du changement du bit de poids fort à 1 ou à O et par conséquent, la distorsion de phase dans le courant synthétique peut être inhibée. Selon le convertisseur numérique-analogique du second mode de réalisation, des premier et second filtres passe-bas sont prévus entre les sorties des premier et second moyens de conversion numérique- analogique et les entrées des premier et second moyens de conversion tension à courant respectivement, et ainsi les composantes numériques des formes d'onde des première et seconde tensions analogiques sont éliminées et les composantes restantes sont appliquées aux premier et second moyens de conversion tension à courant, respectivement Ainsi, la forme d'onde du courant synthétique éventuellement obtenu peut présenter une continuité. REVENDICATIONS 1 Convertisseur numérique-analogique caractérisé en ce qu'il comprend: un moyen de division de donnée numérique ( 7) ayant des première et seconde sorties et recevant un signal numérique à N bits pour émettre, à l'une desdites première et seconde sorties, une donnée numérique partielle qui est une donnée numérique à (N-1) bits obtenue en éliminant le bit du plus fort poids dudit signal numérique et pour émettre, de ladite seconde des première et seconde sorties, une donnée numérique fixe; un premier moyen de conversion numérique-analogique ( 11) connecté à ladite première sortie dudit moyen de division de donnée numérique pour la conversion de ladite donnée numérique reçue de ladite première sortie afin d émettre une première tension analogique; un second moyen de conversion numérique-analogique ( 12) connecté à ladite seconde sortie dudit moyen de division de donnée numérique pour la conversion de ladite donnée numérique reçue de ladite seconde sortie pour émettre une seconde tension analogique; un premier moyen de conversion tension à courant ( 210) recevant ladite première tension analogique pour la convertir de la tension au courant afin d'émettre un premier courant analogique; un second moyen de conversion tension à courant ( 220) recevant ladite seconde tension analogique pour la convertir de tension à courant pour émettre un second courant analogique; et un moyen de synthèse du courant pour synthétiser ledit premier courant analogique et ledit second courant analogique afin d'émettre un courant analogique synthétique. 2 Convertisseur selon la revendication 1, caractérisé en ce que le premier moyen de conversion tension à courant comporte: un premier amplificateur opérationnel ( 21) recevant la première tension analogique à son entrée positive; une première résistance ( 51) dont la première borne est connectée à une entrée négative dudit premier amplificateur opérationnel et dont la seconde borne est connectée à une première tension d'alimentation; et un premier transistor ( 52) dont la première électrode est connectée à la première borne de ladite première résistance et dont l'électrode de commande est connectée à la sortie dudit premier amplificateur opérationnel; ledit second moyen de conversion tension à courant comprend: un second amplificateur opérationnel ( 22) recevant la seconde tension analogique à son entrée positive; une seconde résistance ( 53) dont la première borne est connectée à une entrée négative dudit second amplificateur opérationnel et dont la seconde borne est connectée à la seconde tension d'alimentation; et un second transistor ( 54) dont la première électrode est connectée à la première borne de la seconde résistance et dont l'électrode de commande est connectée à la sortie dudit second amplificateur opérationnel; et le moyen précité de synthèse du courant étant câblé pour relier la seconde électrode du premier transistor et la seconde électrode du second transistor. 3 Convertisseur selon la revendication 2, caractérisé en ce qu'il comprend de plus: un premier tampon ( 41) dont l'entrée est connectée à la première borne de la première résistance ( 51) et dont la sortie est connectée à l'entrée négative du premier amplificateur opérationnel ( 21); et un second tampon ( 42) dont l'entrée est connectée à la première borne de la seconde résistance ( 53) et dont la sortie est connectée à l'entrée négative ( 22) du second amplificateur opérationnel. 4 Convertisseur selon la revendication 2, caractérisé en ce que la première tension d'alimentation définit un niveau Haut tandis que la seconde tension d'alimentation définit un niveau Bas; et le premier transistor ( 52) est un transistor à canal du type P et le second transistor ( 54) est un transistor à canal du type N. Convertisseur selon la revendication 4, caractérisé en ce que le moyen de division de donnée numérique ( 7) applique la donnée numérique partielle au premier moyen de conversion numérique analogique et la première donnée numérique fixe au second moyen de conversion numérique-analogique quand le bit du poids le plus fort de la donnée numérique est 1; ou bien il applique la donnée numérique partielle au second moyen de conversion numérique- analogique et la seconde donnée fixe au premier moyen de conversion numérique-analogique quand le bit de poids le plus fort de la donnée numérique est 0. 6 Convertisseur selon la revendication 5, caractérisé en ce que la première tension analogique que le premier moyen de conversion numérique- analogique ( 11) développe par conversion de la seconde donnée numérique fixe est d'une valeur suffisante pour toujours maintenir le second transistor à l'état PASSANT; et la seconde tension analogique que développe le second moyen de conversion numérique-analogique ( 12) par conversion de la première donnée numérique fixe est d'une valeur suffisante pour toujours maintenir le premier transistor à l'état PASSANT. 7 Convertisseur selon la revendication 6, caractérisé en ce que le courant synthétique est un courant pour attaquer une charge ( 3) ayant une impédance spécifiée. 8 Convertisseur selon la revendication 1, caractérisé en ce qu'il comprend de plus: un premier filtre passe-bas ( 31) interposé entre la sortie du premier moyen de conversion numérique-analogique et l'entrée du premier moyen de conversion tension à courant; et un second filtre passe-bas ( 32) interposé entre la sortie du second moyen de conversion numérique-analogique et l'entrée du second moyen de conversion tension à courant.