FR 2688903 A1 19930924 FR 9205216 A 19920428 La présente invention concerne un dispositif à semi-conducteur et, en particulier, un circuit de génération de courant de référence d'un dispositif à semi-conducteur. Des circuits de génération de courant de référence, utilisés dans des dispositifs à semi-conducteur, doivent fournir un courant constant indépendamment de l'environnement externe Ainsi, les caractéristiques requises d'un circuit de génération de courant de référence sont principalement au nombre de deux: tout d'abord, un courant constant doit être généré en tant que sortie dans un intervalle désiré indépendant des variations d'une tension d'alimentation et ensuite, le courant constant doit aussi être généré en tant que sortie dans un intervalle désiré indépendant de toute variation de la température externe et/ou des conditions du procédé de fabrication. La figure 1 illustre un circuit de génération de courant de référence d'un dispositif usuel à semi- conducteur, circuit dans lequel le courant de référence Iref, traversant un transistor PMOS MP 1, est obtenu par la relation, en Ampères Vt MN,/R 4 o "Vtm Nl" désigne la tension de seuil d'un transistor NMOS MN 1 Ainsi, on notera que le courant de référence Iref est proportionnel à la tension de seuil Vt du transistor NMOS MN 1. Par conséquent, le circuit usuel présente un inconvénient consistant dans le fait que le courant de référence Iref varie selon la tension de seuil du transistor MOS MN 1 sensible aux variations de température et de condition du procédé. Ainsi, un objet de la présente invention consiste en un circuit de génération de courant de référence insensible aux variations de la température et du procédé de fabrication. Pour atteindre le susdit objet et d'autres objets de la présente invention, le circuit de génération de courant de référence comprend un moyen de génération de tension possédant un moyen résistif et un transistor MOS entre des première et seconde tensions pour générer une tension constante et un moyen de diode MOS ainsi qu'une résistance montés entre la tension constante et la seconde tension, un courant constant étant ainsi généré selon la valeur obtenue par division d'une valeur, elle- même obtenue par soustraction de la tension de seuil du transistor MOS de la tension constante, par la valeur de la résistance. Les susdits objets et d'autres avantages de la présente invention seront mieux compris à l'aide de la description détaillée du mode de réalisation préféré de la présente invention en référence aux dessins annexés sur lesquels: la figure 1 illustre un circuit de génération de courant de référence d'un dispositif usuel à semi- conducteur; la figure 2 illustre un mode de réalisation d'un circuit de génération de courant de référence d'un dispositif à semi- conducteur selon la présente invention; la figure 3 illustre un autre mode de réalisation du circuit de génération de courant de référence d'un dispositif à semi-conducteur selon la présente invention et la figure 4 illustre, un autre mode de réalisation supplémentaire du circuit de génération de courant de référence d'un dispositif à semi- conducteur selon la présente invention. En référence à la figure 1, un circuit usuel de génération de courant de référence comprend: un transistor PMOS M Pl de limitation du courant dont l'électrode de source est raccordée à une source de tension Vcc et dont l'électrode de porte est raccordée à la masse Vss; un transistor PMOS MP 2 de limitation du courant dont l'électrode de source est raccordée à une source de tension Vcc et dont l'électrode de drain est interconnectée avec son électrode de porte; un transistor NMOS MN 2 dont l'électrode de porte est raccordée à l'électrode de drain du transistor PMOS M Pl et dont l'électrode de drain est raccordée à l'électrode de drain du transistor PMOS MP 2; un transistor NMOS MN 1 dont l'électrode de drain est raccordée à l'électrode de porte du transistor NMOS MN 2, dont l'électrode de porte est raccordée à l'électrode de source du transistor NMOS MN 2 et dont l'électrode de source est raccordée à la masse Vss et une résistance R 1 montée entre l'électrode de porte du transistor NMOS MN 1 et la masse Vss. Ainsi, un courant de référence Iref traversant le transistor PMOS MP 2 peut être défini par l'équation suivante: Iref =-Vt MN 1/P-1 ( 1 A partir de l'équation ( 1), on notera que le courant de référence Iref est proportionnel à la tension de seuil du transistor NMOS MN 1 Ainsi, le courant de référence Iref est susceptible de varier selon les variations de la température et du procédé de fabrication. La figure 2 illustre un mode de réalisation d'un circuit de génération de courant de référence selon la présente invention. Le circuit de la figure 2 comprend, en plus du circuit de la figure 1, un transistor NMOS MN 3 dont les électrodes de porte et de drain sont raccordées à une résistance R 1 et dont l'électrode de source est raccordée à la masse. Dans ce cas, un courant de référence Iref, traversant le transistor PMOS MP 2, peut être obtenu par la formule suivante: Iref= (Vt MN 1 Vt MN 3) /R 1 ( 2) A partir de l'équation ( 2), le courant de référence Iref est proportionnel à la valeur obtenue par soustraction de la tension de seuil du transistor NMOS MN 3 de la tension de seuil du transistor NMOS MN 1 Par conséquent, le courant de référence Iref est insensible aux variations de la température et du procédé de fabrication. La figure 3 illustre un autre mode de réalisation du circuit de génération de courant de référence selon la présente invention. Dans le circuit de la figure 3, de façon à rendre différentes les tensions de seuil du transistor NMOS M Nl et du transistor NMOS MN 3, une tension de polarisation inverse VBB est appliquée au substrat des transistors N Mo S MN 1 et MN 2 pour augmenter la tension de seuil De plus, l'électrode de source du transistor NMOS MN 3 et le substrat sont raccordés à la masse Vss par rapport au circuit de la figure 2 Dans ce cas, le courant de référence Iref, traversant le transistor PMOS MP 2, est donné par la relation suivante Iref= (Vt MNI Vt MN 3) /R 1 ( 3) A partir de l'équation ( 3), on notera qu'un courant de référence désiré Iref peut être obtenu par réglage de la résistance R 1. La figure 4 illustre un autre mode de réalisation supplémentaire du circuit de génération de courant de référence selon la présente invention Par rapport au circuit de la figure 1, le circuit illustré sur la figure 4 comprend, de plus, un transistor NMOS MN 5 dont les électrodes de drain et de porte sont raccordées à une résistance Ri et dont l'électrode de source est raccordée au substrat et un transistor PMOS MP 3 dont l'électrode de source est raccordée au substrat et dont les électrodes de porte et de drain sont raccordées à la masse Dans le cas du transistor NMOS MN 1, la tension de source devient supérieure au potentiel de la masse d'une valeur égale à la tension de seuil du transistor PMOS MP 3 et le substrat est à la masse, obtenant ainsi un effet de polarisation inverse Ainsi, comme le courant traversant le transistor PMOS MP 2 est proportionnel à la différence de tension de seuil entre les transistors NMOS MN 1 et MN 5, un circuit de génération de courant de référence insensible aux variations de la température et du procédé de fabrication peut être obtenu. A ce moment-là, les variations du courant de référence selon la température dans le circuit usuel illustré sur la figure 1 et dans le circuit de la présente invention illustré sur la figure 4, sont comparées dans le tableau suivante: | température circuit usuel présent circuit | (OC) Iref(p A) Iref(p A) l -5 1,6285 1,5492 l + 25 1,4653 1,5097 l + 50 1,3364 1,4772 + 100 1,0887 1,4277 j Dans le tableau précédent, on notera que la variation du circuit de courant de référence selon les variations de la température de la présente invention est inférieure à celle du circuit usuel Par conséquent, le circuit de génération de courant de référence de la présente invention possède de bonnes caractéristiques de courant de référence de façon à augmenter la fiabilité du produit par son adoption dans des dispositifs à semi- conducteur utilisant un circuit de génération de courant de référence. REVENDICATIONS 1) Circuit de génération de courant de référence comprenant un moyen de génération de tension possédant un moyen résistif et un transistor MOS entre des première et seconde tensions pour générer une tension constante et un moyen de diode MOS et une résistance (Ri) montés entre ladite tension constante et ladite seconde tension, un courant constant étant ainsi généré selon une valeur obtenue par division d'une valeur, elle-même obtenue par soustraction de la tension de seuil dudit transistor MOS de ladite tension constante, par la valeur de ladite résistance (Ri). 2) Circuit de génération de courant de référence selon la revendication 1, dans lequel ledit moyen de génération de tension comprend: un premier transistor MOS (MP 1) dont l'électrode de source est raccordée à ladite première tension et dont l'électrode de porte est raccordée à ladite seconde tension; un second transistor MOS (MN 1) dont l'électrode de drain est raccordée à l'électrode de drain dudit premier transistor MOS (MP 1) et dont l'électrode de source est raccordée à ladite seconde tension; un troisième transistor MOS (MP 2) dont l'électrode de source est raccordée à ladite première tension et dont les électrodes de porte et de drain sont interconnectées et un quatrième transistor MOS (MN 2) dont l'électrode de drain est raccordée à l'électrode de porte dudit troisième transistor MOS (MP 2), dont l'électrode de porte est raccordée à l'électrode de drain dudit second transistor MOS (MN 1) et dont l'électrode de source est raccordée à l'électrode de porte dudit second transistor MOS (M Nl). 3) Circuit de génération de courant de référence selon la revendication 2, dans lequel ledit moyen de diode MOS (MN 3) comprend une électrode de drain et une électrode de porte raccordées à ladite résistance et une électrode de source raccordée à ladite seconde tension. 4) Circuit de génération de courant de référence selon la revendication 2, dans lequel ledit moyen de diode MOS comprend un premier transistor NMOS (MN 5) dont les électrodes de drain et de porte sont raccordées à ladite résistance (Rl), dont l'électrode de source est raccordée audit substrat et un second transistor PMOS (MP 3) dont l'électrode de source est raccordée à la source dudit premier transistor NMOS (MN 1) et audit substrat et dont les électrodes de drain et de porte sont raccordées à ladite seconde tension. 5) Circuit de génération de courant de référence selon la revendication 1, dans lequel ladite tension constante est supérieure à ladite tension de seuil dudit moyen de diode MOS. 6) Circuit de génération de courant de référence selon la revendication 1, dans lequel ladite tension constante règle la différence de tension de seuil dudit moyen de diode MOS à l'aide de la différence de tension de polarisation inverse. 7) Circuit de génération de courant de référence selon la revendication 1, dans lequel ledit moyen de génération de tension comprend: un premier transistor MOS (MPI) dont l'électrode de source est raccordée à ladite première tension et dont l'électrode de porte est raccordée à ladite seconde tension; un second transistor MOS (MN 1) dont l'électrode de drain est raccordée à l'électrode de drain dudit premier transistor MOS (MP 1), dont l'électrode de source est raccordée à ladite seconde tension et dont le substrat reçoit une troisième tension; un troisième transistor MOS (MP 2) dont l'électrode de source est raccordée à ladite première tension et dont les électrodes de porte et de drain sont interconnectées et un quatrième transistor MOS (MN 2) dont l'électrode de drain est raccordée à l'électrode de porte dudit troisième transistor MOS (MP 2), dont l'électrode de porte est raccordée à l'électrode de drain dudit second transistor MOS (MN 1), dont l'électrode de source est raccordée à l'électrode de porte dudit second transistor MOS (MN 1) et dont le substrat reçoit ladite troisième tension. 8) Circuit de génération de courant de référence selon la revendication 7, dans lequel ledit moyen de diode MOS (MN 3) comprend des électrodes de drain et de porte raccordées à ladite résistance (Pl) et une électrode de source raccordée à ladite seconde tension ainsi qu'un substrat.