FR 2691278 A1 19931119 FR 9214301 A 19921127 i La présente invention concerne un moniteur à modes multiples et, plus particulièrement, un dispositif d'affichage sur écran (OSD) destiné à un moniteur multimode qui peut afficher sous forme d'un affichage sur écran un état de fréquence de mode et de commande d'image décidés par un microprocesseur, ainsi qu'un procédé correspondant. Dans un dispositif classique de ce type qui indique qu'un mode de commande d'image a été modifié par une entrée au clavier, des diodes électro- luminescentes (LED) sont employées pour permettre à un utilisateur de vérifier un mode de commande d'image actuellement choisi. En utilisant les LED, cependant, on accroît fortement la zone occupée par l'affichage à LED et les LED ne peuvent indiquer qu'un mode d'image choisi, et il en résulte un problème en ce qu'il est impossible de vérifier un état de commande fin dans le mode de commande d'image. Par exemple, la demande de brevet Japonais ouverte à l'inspection publique N sho 63-129788 décrit une structure qui est réalisée en utilisant un générateur de caractères commandé par un microprocesseur et un encodeur à trois couleurs, rouge, verte, bleue, ou R G B pour superposer dans un signal vidéo composite un signal de sortie du générateur de caractères afin de réaliser un affichage sur écran dans un téléviseur ou un moniteur possédant une fonction de multiplication de vitesse. Avec cette structure de l'art antérieur, un circuit à multiplication de vitesse qui peut transformer le signal de sortie du générateur de caractères en un signal destiné à une opération d'exploration à vitesse multipliée n'est pas employé, ce qui permet, de façon souhaitable, une économie de coût. Un but de la présente invention est de réaliser un dispositif d'affichage sur écran, destiné à un moniteur à modes multiples, qui puisse afficher une fréquence d'un mode d'affichage du moniteur, décidé par un microprocesseur, et un mode et un état de commande d'image choisis par une entrée au clavier d'une manière qui permette un affichage sur écran, la partie d'affichage occupant une zone extrêmement réduite. Un autre but de la présente invention consiste à fournir un procédé permettant de réaliser, sur un moniteur à modes multiples, un affichage sur écran qui peut afficher une fréquence de mode de précision sur le dispositif d'affichage selon un mode d'affichage sur écran afin d'informer un utilisateur, au sujet d'un niveau de résolution qu'il voit actuellement, et d'afficher la donnée de commande du moniteur pour d'assurer dans une condition du moniteur une commande très facile. Pour atteindre les objets ci-dessus, l'invention réalise, selon un premier aspect, un dispositif d'affichage sur écran destiné à un moniteur à modes multiples incluant un microprocesseur pour commander et décider un mode d'affichage du moniteur correspondant à des polarités et des fréquences de signaux d'entrée de synchronisation horizontale et verticale; un élément d'entrée au clavier incluant des touches de fonctions pour choisir un mode de commande d'image et des touches de niveau réglables utilisées pour un contrôle fin de l'écran d'image; un convertisseur numérique-à-analogique (N/A) relié au microprocesseur pour choisir ses ports de sortie correspondants au mode choisi de commande d'image et pour convertir en signaux analogiques les signaux de mode de commande d'image reçus du microprocesseur, caractérisé en ce que ledit dispositif comprend: un circuit intégré d'affichage sur écran (OSD IC) relié au microprocesseur et audit convertisseur N/A pour recevoir, du microprocesseur, une donnée sérielle et, dudit convertisseur N/A, une fréquence d'oscillation et pour afficher sur le moniteur une fréquence de mode de précision et l'état de commande d'image sous forme de caractères d'affichage sur écran; et un élément mélangeur connectée à des lignes de signaux R G B d'un carte vidéo pour mélanger les signaux R G B fournis par ledit circuit intégré d'affichage sur écran et par ladite carte vidéo. De préférence, le dispositif comprend en outre un élément de suppression de faisceau noir d'affichage sur écran, disposé entre un circuit intégré d'affichage sur écran et une sortie de la carte de vidéo, afin de rendre muets les signaux R G B produits par une carte vidéo lorsque les signaux R G B sont produits au circuit intégré d'affichage sur écran. Cet élément de suppression de faisceau noir d'affichage sur écran peut, de façon avantageuse, comprendre un troisième transistor dont la base est reliée à la sortie BLK du signal de suppression de faisceau noir du circuit intégré d'affichage sur écran, l'émetteur est relié à un potentiel de masse et le collecteur est relié par l'intermédiaire de plusieurs diodes aux signaux R G B des sorties de carte vidéo. L'élément mélangeur comprend de préférence un premier transistor dont la base est reliée à des sorties de signaux R G B de la carte vidéo et un deuxième transistor dont la base est reliée à des sorties de signaux R G B du circuit intégré d'affichage sur écran et dont l'émetteur est relié à l'émetteur du premier transistor, les signaux mélangés étant sortis, en vue d'une préamplification, vers un préamplificateur après que les signaux R G B de la carte vidéo ont été mélangés avec les signaux R G B du circuit intégré d'affichage sur écran. L'émetteur du deuxième transistor est dans ce cas relié de préférence à une résistance servant d'élément de protection de la largeur de bande pour les signaux R.G B provenant du circuit intégré d'affichage sur écran. Selon un autre aspect de l'invention, il est fourni un procédé d'affichage sur écran d'un mo- niteur à modes multiples comprenant les étapes consistant à: lancer les registres suivants: un registre (R 70) pour définir un signal d'horloge sériel (SCK), une donnée sérielle (SDATA) et une ligne de période fournie par ledit microprocesseur à un circuit intégré d'affichage sur écran, ou OSD IC, ( 40) dans un état de niveau haut et indiquer les conditions d'une polarité de sortie d'un signal vidéo, une polarité d'entrée de synchronisation, un entrelaçage, un signal de suppression de faisceau noir et un signal de lissage; un registre (R 71, R 72, R 73) pour commander la dimension de caractère qui doit être affichée et la ligne dans laquelle elle doit l'être; un registre (R 74, R 75) pour assigner la position sur l'écran sur la base de signaux de synchronisation horizontale et verticale; afficher une fréquence de mode, un mode d'ajustement d'écran, une plage de commandes discriminée précisément par ledit microprocesseur et l'adresse de convertisseur N/S sur affichage sur écran OSD; afficher une nouvelle donnée en lançant ledit registre (R 76) qui assigne la position d'affichage du caractère et charger la donnée affichée dans ledit registre (R 77) qui assigne une donnée de caractère de mémoire morte si une conversion de fréquence de mode se produit selon une comparaison d'un ancien mode et d'un nouveau mode,, ou si un mode d'ajustement d'écran et une commande d'écran est modifiée selon la fonction de touche croissante (FU), la fonction de touche décroissante (FD), la touche de niveau croissant (AU) et la touche de niveau décroissant (AD). Selon la présente invention, on emploie, au lieu du dispositif d'affichage à diodes électroluminescentes de l'art antérieur, le circuit intégré d'affichage sur écran afin d'indiquer le mode de commande d'image choisi par l'utilisateur Par conséquent, la zone occupée par le dispositif d'affichage est remarquablement réduite En outre, la fréquence de mode de précision et la donnée de commande d'image sont affichées sur le moniteur sous une forme de caractères d'affichage sur écran, ce qui permet un processus de commande amélioré de l'image sur le dispositif d'affichage. Les buts, particularités et avantages ci-dessus ainsi que d'autres résulteront mieux de la description détaillée qui suit prise en liaison avec les dessins annexés. La Fig 1 est un schéma fonctionnel représentant un mode de réalisation d'un dispositif d'affichage sur écran prévu pour un moniteur à modes multiples selon la présente invention; la Fig 2 est un schéma détaillé d'un circuit d'un mélangeur représenté à la Fig 1; la Fig 3 est un schéma logique illustrant un mode d'affichage sur écran selon la présente invention; la Fig 4 est une vue représentant une mise en oeuvre de registres qui sont employés dans la présente invention; et la Fig 5 est une vue représentant un exemple affiché sur un moniteur selon un mode d'affichage sur écran conforme à la présente invention. On va maintenant décrire de façon détaillée un mode de réalisation de la présente invention. En se référant à la Fig 1, il y est représenté un schéma fonctionnel d'un dispositif d'affichage sur écran selon la présente invention. Au dessin, un détecteur de polarité, désigné généralement par 10, détecte les polarités d'un signal de synchronisation horizontale H-sync et d'un signal de synchronisation verticale V-sync Les signaux H-POL et V-POL représentant les polarités détectées par le détecteur de polarité 10 sont envoyés aux ports d'entrée P 33 et P 34 d'un microprocesseur MP. Un élément d'entrée au clavier K fonctionne pour choisir des conditions de commande d'image, par exemple la brillance, le contraste, la dimension horizontale et similaires de l'image affichée sur le moniteur de façon à commander un état d'image du moniteur La partie d'entrée au clavier K comprend des touches FU et FD de défilement de fonctions en sens croissant et en sens décroissant qui décalent dans le sens croissant ou décroissant le mode de commande d'image, et des touches de niveaux croissant et décroissant AU et AD qui fonctionnent pour ajuster une commande fine de l'image choisie. Le microprocesseur MP est constitué d'une microplaquette unique, par exemple un circuit intégré 8052 disponible chez Intel Co Ltd, et qui comprend plusieurs ports P 10, Pll, P 12 et P 13 qui sont reliés aux touches de défilement de fonctions en sens croissant et en sens décroissant FU et FD et aux touches de niveaux croissant et décroissant AU et AD. Une partie de mémoire, désignée généralement par , est de préférence composée d'une mémoire morte programmable effaçable électriquement (EEPROM) qui mémorise, sous commande du microprocesseur, des données pour la commande d'image. A la Fig 1, un convertisseur numérique-à- analogique, désigné généralement par 30, est relié à ses bornes d'entrée aux ports de sortie P 20 et P 21 (c'est-à-dire SCK et SDATA) et convertit en signaux analogiques la donnée de commande d'image SDATA fournie par le port 21 Le convertisseur N/A 30 comprend plusieurs bornes de sortie 1 à 12 par lesquelles sont sortis divers signaux de commande, comme représenté à la Fig 1 Les signaux correspondant à ces broches sont les suivants 1 Brightness, ou Brillance, 2 Contrast, ou Contraste, 3 H-phase, ou Phase de balayage horizontale, 4 H-Size, ou Dimension horizontale, 5 Side-pin, ou Broche de côté, 6, V-center ou Centrage vertical, 7 V- size, ou Dimension verticale, 8, H-trap ou Piège horizontal, 9 V-lin, ou Ligne verticale, 10 H-osc, ou Fréquence d'oscillation horizontale, 11 V-Osc, ou Fréquence d'oscillation verticale, 12 Osd-osc, ou Fréquence d'oscillation du circuit intégré d'affichage sur écran. Le circuit intégré d'affichage sur écran (OSD IC) reçoit la fréquence d'oscillation d'affichage sur écran OSD-OSC fournie par l'intermédiaire de la borne 12 du convertisseur N/A 30 Le circuit intégré d'affichage sur écran 40 comprend des ports d'entrée reliés à des ports de sortie correspondants P 23, P 24 et P 25 du microprocesseur MP et reçoit les données de sortie provenant des ports P 23, P 24 et P 25 de façon sérielle Le circuit intégré d'affichage sur écran 40 reçoit aussi les signaux de synchronisation horizontale et verticale H-sync et V-sync Par conséquent, le circuit intégré d'affichage sur écran 40 affiche, sous forme d'un affichage sur écran, la fréquence actuelle de mode et l'état de commande d'image sur le mwni- teur sur la base de tous les signaux et de toutes les données qui lui sont envoyés. Un mélangeur 60 est relié à des lignes de signaux R.G B d'une carte vidéo 50 et à des lignes de signaux R.G B du circuit intégré d'affichage sur écran 40 et mélange donc les signaux OSD et les signaux R G B. engendrés à la carte vidéo 50 Le mélangeur 60 comprend aussi des bornes de sortie reliées à un préamplificateur 70 et à un amplificateur 80 qui amplifient, eux-mêmes, le signal mélangé fourni par le mélangeur 60. Le moniteur 90 est disposé sur le côté de sortie de l'amplificateur 80 pour sortir le signal mélangé amplifié par les amplificateurs 70 et 80. Les lignes de signaux R G B de la carte vidéo 50 sont couplées par un transistor Q 3 à une ligne BLK de signal de suppression de faisceau noir La base de ce transistor Q 3 est reliée à la ligne BLK de signal de suppression de faisceau noir du circuit intégré d'affichage sur écran 40 par l'intermédiaire d'une résistance R 5 de limitation de courant de base et d'une diode D 2 qui sert à empêcher un courant inverse et à protéger de tous dommages externes le circuit intégré d'affichage sur écran 40 Le transistor Q 3, la résistance R 5 et la diode D 2 forment, avec la résistance R 6 et les diodes D 3, D 4 et D 5 décrites immédiatement ci-après, un ensemble 55 entouré en traits interrompus à la Fig 1. L'émetteur du transistor Q 3 est relié à un potentiel de masse et son collecteur est relié aux lignes de signaux R G B de la carte vidéo 50 par l'intermédiaire d'une résistance R 6 de limitation de courant de collecteur et de diodes D 3, D 4 et D 5 qui servent à protéger les signaux vidéo. La Fig 2 représente un schéma détaillé de circuit du mélangeur 60 Comme représenté au dessin, le mélangeur 60 inclut un premier transistor Qi dont l'émetteur est relié aux lignes de signaux R G B de la carte vidéo 50 et un deuxième transistor Q 2 dont la base est reliée aux lignes de signaux R G B du circuit intégré d'affichage sur écran 40. Les transistors QI et Q 2 sont reliés de façon classique par leurs émetteurs d'une manière telle que les signaux R G B fournis par la carte vidéo 50 sont mélangés avec les signaux R G B fournis par le circuit intégré d'affichage sur écran 40, et le signal mélangé est sorti vers le préamplificateur 70. La base du deuxième transistor Q 2 est reliée de façon sérielle à une diode Dl qui agit pour empêcher un courant inverse de le traverser de façon indésirable et à une résistance qui fonctionne pour limiter un courant de base traversant la base du transistor Q 2. Des résistances R 2 et R 4, qui sont reliées aux émetteurs couplés en commun des transistors Qi et Q 2 servent de résistances de limitation de courants d'émetteurs, respectivement De plus, un condensateur Ci servant d'élément de couplage de courant continu est monté entre l'émetteur du transistor Q 2 et une extrémité de la résistance R 3 servant d'élément de protection de largeur de bande de signal vidéo, qui est reliée à l'émetteur du transistor Qi. On va maintenant décrire le fonctionnement de la présente invention selon ce mode de réalisation en se référant à la Fig 3 qui représente un schéma logique illustrant le mode d'affichage sur écran selon l'invention. A une étape SI, le mode précédent détecté par le microprocesseur MP est chargé dans un registre universel A et, à l'étape 52, le mode précédent est comparé au nouveau mode pour décider si les modes sont égaux entre eux Si les modes sont égaux, la commande passe à l'étape 53 o l'exploration est exécutée pour détecter un signal quelconque d'entrée au clavier provenant de l'élément d'entrée au clavier K. Lors de la détection de l'entrée au clavier, la commande passe ensuite à l'étape 54 afin de déterminer si le drapeau de touche de défilement de fonctions est ou non placé. Lorsque, en revanche, le mode précédent n'est pas égal au nouveau mode à l'étape 52, ou lorsque le drapeau de touche de défilement de fonctions est placé ( 54), un registre R 76 est lancé pour désigner des positions de nouvelles données de caractères à afficher sur le mniteur sous la forme d'un affichage sur écran, à une étape 55. Après le lancement du registre R 76, la donnée à afficher est chargée, à une étape 56 dans un registre R 77 qui désigne une donnée (ROM CHAR) de mémoire morte de caractères correspondant à la nouvelle donnée Par conséquent, à une étape 57, la donnée représentant la fréquence de mode modifiée, le mode de commande d'écran d'image et l'état de commande d'image est affichée sur le moniteur en utilisant une technique d'affichage sur écran La condition d'affichage peut être retenue pendant un laps de temps prédéterminé ( 58) et une interruption peut être disponible sous commande du microprocesseur MP à une étape 59, après que le laps de temps se soit écoulé. En se référant à la Fig 4, il y est illustré les registres employés dans la présente invention Par il exemple, dans le registre R 70, le bit " O " désigne un état non-entrelacé (NI), le bit " 1 " désigne un état de processus de lissage (LS) pour les caractères affichés, un bit " 2 " un état de signal (BL) de suppression de faisceau noir, des bits " 3 " et " 4 " les polarités des signaux (HD, VD) de synchronisation horizontale et verticale, et les bits " 5 ", " 6 " et " 7 " des polarités de sortie du signal vidéo (suppression de faisceau noir BL, couleurs rouge, verte et bleue R, G, B, et luminance Y). Par ailleurs, des registres R 71 à R 73 sont définis d'une manière telle que les caractères sont affichés (DISPLAY, 1 à 6, ON-OFF) sur six lignes en utilisant un processus d'affichage sur écran, et la dimension des caractères à afficher sur chacune des six lignes peut être ajustée dans une dimension-2 (SIZE-2) ou une dimension-l (SIZE-1) Les registres R 74 et R 75 servent à désigner une position sur l'écran d'image (H- POSI et V-POSI respectivement) conforme aux signaux de synchronisation horizontale et verticale, un registre R 76 désigne une position (adresse de mémoire morte ou ROM ADDR) des caractères à afficher dans une plage de 32 x 6 lignes, et un registre R 77 désigne la donnée de mémoire morte de caractères (ROM CHAR): la Fig 4 indique aussi le numéro de bit pour ces quatre derniers registres. La Fig 5 représente un exemple d'un état d'affichage du moniteur réalisé selon la présente invention Les signaux de synchronisation horizontale et verticale, MODE H: xx KHZ et V: XXKHZ, selon le mode d'affichage sont affichés sur une première et une deuxième lignes alors que le mode de commande d'image et la plage de commande d'image (par exemple: CONTRAST D D >) conformes à l'élément entré au clavier K sont affichés de façon appropriée sur la troisième et la quatrième lignes. Selon la présente invention, le microprocesseur MP reçoit les fréquences du signal de synchronisation horizontale H-sync et du signal de synchronisation verticale V-sync par les ports P 31 et P 32 et détecte les polarités des signaux de -trnchronisation H-sync et V-sync pour décider le mode du moniteur Par conséquent, le microproces - ur MP envoie les données liées au mode de moniteur souhaité au convertisseur N/A 30 par l'intermédiaire de ses ports P 20 et P 21 par ailleurs, le microprocesseur MP peut choisir le mode de commande d'image selon la touche de défilement de fonctions en croissant ou en décroissant FU ou FD dans l'élément d'entrée au clavier K. Dans cet état, le microprocesseur MP commande la croissance ou la décroissance du niveau de signal de commande d'image conformément à la touche de niveau croissant ou décroissant AU ou AD afin d'assurer une commande fine du mode choisi de commande d'écran d'image Simultanément, le microprocesseur MP commande une mémorisation, dans la partie de mémoire 20 qui est de référence une EEPROM, de la donnée de commande d'image, modifiée par la touche de défilement de fonctions en sens croissant ou décroissant FU ou FD et la touche de niveau croissant ou décroissant AU ou AD. Le circuit intégré d'affichage sur écran 40 reçoit des données sérielles provenant du microprocesseur MP et affiche sous forme d'un affichage sur écran, la fréquence de mode correspondante, le mode de commande d'écran d'image et la plage de commande d'image du moniteur 90 A cet instant, les caractères d'affichage sur écran sont affichés sur le moniteur 90 conformément aux fréquences horizontale et verticale Dans le moniteur 90 à modes multiples cependant, les fréquences horizontale et verticale peuvent varier fréquemment Par conséquent, le rythme d'affichage risque de varier en amenant une partie des caractères d'affichage sur écran affichés sur le miniteur à devenir difficilement visibles En outre, lorsque la fréquence horizontale augmente, la largeur des caractères augmente de façon indésirable et la dimension des caractères formés par la structure de matériel est également modifiée. Pour compléter le contenu mentionné ci-dessus, le microprocesseur MP compte les fréquences de synchronisation horizontale et verticale H-sync et V- sync et envoie le résultat compté au convertisseur N/A qui commande de façon linéaire sa tension de sortie selon les fréquences de synchronisation H-sync et V- sync afin de faire varier la fréquence d'oscillation OSD-OSC du circuit intégré d'affichage sur écran 40, en compensant ainsi automatiquement la dimension des caractères modifiés en fonction de chacune des fréquences de synchronisation du mode du moni- teur. Un signal d'horloge est produit par la fréquence d'oscillation OSD-OSC du circuit intégré d'affichage sur écran 40 afin de permettre aux caractères d'affichage sur écran d'être affichés sur le moniteur La fréquence d'oscillation OSD-OSC est commandée en fonction de la sortie du signal du convertisseur N/A 30 afin que les caractères d'affichage sur écran soient de cette manière affichés sur l'écran d'image. Le mélangeur 60 mélange les signaux R G B. envoyés par le circuit intégré d'affichage sur écran 40 et les signaux R G B provenant de la carte vidéo 50 et envoie en séquence le signal vidéo mélangé au préamplificateur 70 et à l'amplificateur principal 80 qui amplifient le signal. De cette manière, le moniteur couleur envoie à l'image trois couleurs primaires pour qu'elles y soient affichées; en revanche, il est difficile de séparer les caractères d'affichage sur écran des signaux vidéo d'origine lorsque les caractères d'affichage sur écran sont affichés sur le moniteur Pour cette raison, selon l'invention, la sortie BLK de signal de suppression de faisceau noir du circuit intégré d'affichage sur écran 40 est de préférence reliée aux lignes de signaux R G B de la carte vidéo 50 Par conséquent, lorsque les caractères d'affichage sur écran sont affichés sur le moniteur 90, le signal vidéo produit à la carte vidéo 50 est rendu muet sur le moniteur 90 pendant l'affichage des caractères d'affichage sur écran de sorte que l'arrière plan du caractère d'affichage sur écran est coloré en noir et que les caractères d'affichage sur écran sont clairement affichés sur le moniteur 90. En d'autres termes, à la position des polices de caractères des caractères d'affichage sur écran qui doivent être affichées, la sortie BLK de signal de suppression de faisceau noir du circuit intégré d'affichage sur écran 40 produit un signal de niveau haut qui est lui même envoyé à la base du transistor Q 3 du type à canal N Par conséquent, le transistor Q 3 est mis en fonction pendant la durée du signal de niveau haut et le collecteur du transistor Q 3 est donc placé à un potentiel de niveau bas, de sorte que les signaux R.G B de la carte vidéo 50 sont rendus muets et que l'arrière plan coloré en noir est affiché sur le moni-. teur 90. Par ailleurs, sur le côté émetteur des transistors Ql et Q 2 servant d'éléments tampons pour l'opération de formation d'onde, les signaux de sortie de la carte vidéo 50 sont mélangés avec les signaux de sortie du circuit intégré d'affichage sur écran 40 Par conséquent, les caractères d'affichage sur écran peuvent être affichés au- dessus de l'arrière plan coloré en noir du moniteur. Dans la présente invention, une combinaison de signaux R G B est employée pour produire huit types de couleur à partir du circuit intégré d'affichage sur écran 40 En outre, un signal de luminance Y du circuit intégré d'affichage sur écran 40 peut être employé pour produire 16 couleurs en cas de besoin. Dans ce cas, le circuit intégré d'affichage sur écran 40 doit établir une condition initiale de façon à exécuter la fonction d'affichage sur écran souhaitée. Par conséquent, le circuit intégré d'affichage sur écran 40 place au niveau haut le signal d'horloge sériel SCK, le signal de donnée sérielle SDATA et le signal de période "period" envoyés par les ports P 23, P 21 et P 25 du microprocesseur MP de façon à lancer tous les registres de commande qui y sont employés. Chacun des registres de commande comprend un registre à 8 bits De manière plus spécifique, le registre R 30 désigne une polarité de sortie des signaux vidéo, une polarité d'entrée des signaux de synchronisation, une condition entrelacée, une suppression de faisceau noir, un lissage etc Les registres R 71 à R 73 contrôlent l'affichage des six lignes de données sur le moniteur au moyen d'un processus d'affichage sur écran comme représenté à la Fig 4. S'il faut déterminer la dimension du caractère sur la quatrième ligne pour que ce soit " 1 ", ceci peut être réalisé en plaçant le sixième et le quatrième bits du registre R 72 à " 1 ". Lors du choix de la position de l'écran d'image sur la base des signaux de synchronisation horizontale et verticale, les registres R 74 et R 75 peuvent désigner la position des caractères à afficher sur le moni- teur 90. Après le lancement du circuit intégré d'affichage sur écran 40 et après que les registres ont été remplis, le circuit intégré d'affichage sur écran 40 prend le mode décidé par le microprocesseur MP et l'adresse produite par le convertisseur N/A 30 pour afficher, sous la forme d'un affichage sur écran, le mode de commande d'image et similaires L'adresse représente le mode de commande d'image et la plage de commande d'image qui sont modifiés conformément à l'adresse. La Fig 5 représente un exemple de quatre lignes affichées sur le moniteur Si le mode est modifié, les fréquences de synchronisation horizontale et verticale sont envoyées à partir d'un registre de compteur de synchronisation verticale et horizontale (non représenté) au circuit intégré d'affichage sur écran 40 Par conséquent, le circuit intégré d'affichage sur écran 40 affiche sur une première et une deuxième lignes de du moniteur des données correspondant aux fréquences de synchronisation et affiche en outre, sur la troisième et la quatrième lignes du -moniteur 90, le mode de commande d'image choisi par les touches de fonction FU et FD et la plage de commande d'image définie par les touches de niveau AU et AD. Ultérieurement, lorsque les fréquences de synchronisation ou le mode decommande d'image sont modifiés, les données modifiées sont affichées sur le moniteur 90 sous commande du microprocesseur MP. A cet instant, le microprocesseur MP désigne comme mode ancien le mode précédent, établi auparavant en fonction des signaux de synchronisation horizontale et verticale et affiché sur l'écran et il désigne maintenant comme mode nouveau un mode qui doit être affiché de façon nouvelle, et il charge l'ancien mode dans le registre universel A. Ensuite, le microprocesseur 40 compare le mode précédent mémorisé dans le registre A et le nouveau mode afin de déterminer l'identité entre eux (étape 52 à la Fig 3) Si les modes diffèrent entre eux, la commande passe à l'étape 55 de façon à lancer le registre R 76 qui désigne la position des caractères à afficher. En revanche, si les modes sont identiques, le microprocesseur 40 vérifie l'élément d'entrée au clavier 10 afin d'explorer l'entrée provenant des touches FU, FD, AU et AD. Lorsqu'une entrée au clavier quelconque est présente, le drapeau de touche représentant la variation du mode de commande d'image et de la plage de commande d'image établis par l'entrée au clavier est placé par une commande du microprocesseur MP La mise en place du drapeau de touche est détectée à l'étape 54 à la Fig 3 et la commande passe ensuite à l'étape 55 o le lancement du registre R 76 est exécuté. L'étape 55 est exécutée lorsque la différence entre l'ancien mode et le nouveau mode est détectée à l'étape 52 ou que le drapeau de touche de défilement de fonctions est placé dans la nouvelle entrée de touche à l'étape 54, afin de lancer ainsi le registre R 76 qui désigne la position des caractères à afficher Dans ce cas, le registre R 76 présente une structure à 32 x 6 lignes. A l'étape 56, la donnée à afficher est chargée dans le registre R 77 pour la désignation, par une ligne, de donnée de mémoire morte de caractères et, à l'étape 57, la donnée représentant la fréquence de mode, le mode de commande d'image et la plage de commande choisis, qui sont transformés en signaux d'affichage sur écran, sont affichés sur le moniteur Par conséquent, les données disparaissent à l'étape 58 lorsqu'il s'écoule un temps donné constant, et une interruption externe peut être permise sous commande du microprocesseur MP à l'étape 59. De préférence, l'état de l'écran d'image affiché sur le m Dniteur peut être ajusté en utilisant les touches de défilement de fonctions en sens croissant et décroissant FU et FD de l'élément d'entrée au clavier K afin de fournir ainsi un état d'écran d'image dont a besoin un utilisateur Par exemple, si la commande de contraste est choisie comme mode de commande d'image, une commande fine de contraste est facile à réaliser un utilisant les touches de niveau croissant et décroissant AU et AD. Selon la présente invention, il est clair que l'élément d'entrée au clavier K du type à bouton poussoir peut être remplacé par des commutateurs du type rond de façon à minimiser un espace occupé par l'élément d'entrée au clavier K. Comme décrit ci-dessus, selon la présente invention, puisque la fréquence de mode d'affichage décidée sur la base de la fréquence et de la polarité des signaux de synchronisation horizontale et verticale est affichée, en même temps que le mode de commande d'image choisi en utilisant les touches de défilement de fonction et que la plage de commande d'image qui a été modifiée en utilisant les touches de niveau, il est possible à un utilisateur de déterminer de façon sûre la résolution de l'écran d'image qu'il voit à l'instant donné et de la commander d'une manière améliorée en la voyant sur le roniteur De plus, l'espace occupé par l'élément d'affichage peut être considérablement réduit. REVENDICATIONS: 1 Un dispositif d'affichage sur écran destiné à un mnniteur ( 90) à modes multiples incluant un microprocesseur (MP) pour commander et décider un mode d'affichage du moniteur ( 90) correspondant à des polarités (H-POL, V-POL) et des fréquences (H-sync, V-sync) de signaux d'entrée de synchronisation horizontale et verticale; un élément d'entrée au clavier (K) incluant des touches de fonctions (FU, FD) pour choisir un mode de commande d'image et des touches de niveau réglables (AU, AD) utilisées pour un contrôle fin de l'écran d'image; un convertisseur numérique-à-analogique (N/A) ( 30) relié au microprocesseur (MP) pour choisir ses ports de sortie correspondants au mode choisi de commande d'image et pour convertir en signaux analogiques les signaux de mode de commande d'image (SDATA) reçus du microprocesseur (MP), c a r a c t é r i S é en c e q u e ledit dispositif comprend: un circuit intégré ( 40) d'affichage sur écran (OSD IC) relié au microprocesseur (MP) et audit convertisseur N/A ( 30) pour recevoir, du microprocesseur (MP), une donnée sérielle (SDATA) et, dudit convertisseur N/A ( 30), une fréquence d'oscillation (OSD-OSC) et pour afficher sur le moniteur ( 90) une fréquence de mode de précision et l'état de commande d'image sous forme de caractères d'affichage sur écran; et un élément mélangeur ( 60) connecté à des lignes de signaux R G B d'un carte vidéo ( 50) pour mélanger les signaux R G B fournis par ledit circuit intégré ( 40) d'affichage sur écran et par ladite carte vidéo ( 50). 2 Dispositif selon la revendication 1, caractérisé en ce qu'il comprend en outre un élément ( 55) de suppression de faisceau noir d'affichage sur écran, disposé entre un circuit intégré ( 40) d'affichage sur écran et une sortie de la carte de vidéo ( 50), afin de rendre muets les signaux R G B. produits par une carte vidéo ( 50) lorsque les signaux R.G B sont produits au circuit intégré ( 40) d'affichage sur écran. 3 Dispositif selon la revendication 2, caractérisé en ce que ledit élément ( 55) de suppression de faisceau noir d'affichage sur écran comprend un troisième transistor (Q 3) dont la base est reliée à la sortie (BLK) du signal de suppression de faisceau noir du circuit intégré ( 40) d'affichage sur écran, l'émetteur est relié à un potentiel de masse et le collecteur est relié par l'intermédiaire de plusieurs diodes (D 3, D 4, D 5) aux signaux R G B des sorties de carte vidéo ( 50). 4 Dispositif selon la revendication 1, caractérisé en ce que l'élément mélangeur comprend un premier transistor (QI) dont la base est reliée à des sorties de signaux R G B de la carte vidéo ( 50) et un deuxième transistor (Q 2) dont la base est reliée à des sorties de signaux R G B du circuit intégré ( 40) d'affichage sur écran et dont l'émetteur est relié à l'émetteur du premier transistor (Ql), les signaux mélangés étant sortis, en vue d'une préamplification, vers un préamplificateur ( 70) après que les signaux R G B de la carte vidéo ( 50) ont été mélangés avec les signaux R G B du circuit intégré ( 40) d'affichage sur écran. Dispositif selon la revendication 4, caractérisé en ce que l'émetteur du deuxième transistor (Q 2) est relié à une résistance (Rl) servant d'élément de protection de la largeur de bande pour les signaux R G B provenant du circuit intégré ( 40) d'affichage sur écran. s Procédé d'affichage sur écran d'un moniteur à modes multiples comprenant les étapes consistant à: lancer les registres suivants: un registre (R 70) pour définir un signal d'horloge sériel (SCK), une donnée sérielle (SDATA) et une ligne de période fournie par ledit microprocesseur à un circuit intégré d'affichage sur écran, ou OSD IC, ( 40) dans un état de niveau haut et indiquer les conditions d'une polarité de sortie d'un signal vidéo, une polarité d'entrée de synchronisation, un entrelaçage, un signal de suppression de faisceau noir et un signal de lissage; un registre (R 71, R 72, R 73) pour commander la dimension de caractère qui doit être affichée et la ligne dans laquelle elle doit l'être; un registre (R 74, R 75) pour assigner la position sur l'écran sur la base de signaux de synchronisation horizontale et verticale; afficher une fréquence de mode, un mode d'ajustement d'écran, une plage de commandes discriminée précisément par ledit microprocesseur et l'adresse de convertisseur N/S sur l'affichage sur écran OSD; afficher une nouvelle donnée en lançant ledit registre (R 76) qui assigne la position d'affichage du caractère et charger la donnée affichée dans ledit registre (R 77) qui assigne une donnée de caractère de mémoire morte si une conversion de fréquence de mode se produit selon une comparaison d'un ancien mode et d'un nouveau mode, ou si un mode d'ajustement d'écran et une commande d'écran est modifié selon la fonction de touche de défilement dans le sens croissant (FU), la fonction de touche de défilement dans le sens décroissant (FD), la touche de niveau croissant (AU) et la touche de niveau décroissant (AD).