FR 2679071 A1 19930115 FR 9108544 A 19910708 I TRANSISTOR A EFFET DE CHAMP, A COUCHES MINCES DE BANDE D'ENERGIE CONTROLEE DESCRIPTION La présente invention a pour objet un transistor à effet de champ, à couches minces de bande d'énergie contr 8 lée, utilisable notamment pour la réalisation de circuits électroniques ou optoélectroniques destinés en particulier aux domaines de la télémétrie, de l'optique intégrée et des télécommunications. Plus précisément, l'invention se rapporte à des structures semi-conductrices, à un ou plusieurs canaux de conduction et à charges mobiles modulées, telles que les structures de transistors à effet de champ du type TEGFET (transistor à effet de champ et à gaz d'électrons bidimensionnel) et les structures dérivées du TEGFET comme les transistors HEMT (transistor à mobilité élevée d'électrons), MODFET (transistor à effet de champ dopé et à modulation) et DMT (transistor du type MIS (métal-isolant-semi- conducteur) dopé). Le principe de ces transistors à effet de champ est bien connu. En particulier, on peut se référer au document IEEE Transactions on Electron Devices, vol. ED-29, n O 6 de juin 1982, D Delagebeaudeuf et N T. Linh, "Metal-(n) Al Ga As-Ga As two- dimensional electron gaz FET", pp 955-960 qui décrit le fonctionnement d'un TEGFET; et au document IEEE Transactions on Electron Devices, vol 35, n O 7, juillet 1988, M C Foisy et a L. "The role of inefficient charge modulation in limiting the current-gain cutoff frequency of the MODFET", pp. 871-878 qui décrit le fonctionnement d'un MODFET. Ce type de structure est réalisé par empilement de couches semi-conductrices de nature différente, dopées ou non dopées, déposées sur un matériau substrat généralement semi-isolant Le fonctionnement repose sur le principe du transfert de charges électriques (électrons ou trous) à partir de certaines couches dopées, constituant les couches donneuses de charges électriques mobiles, vers d'autres couches dopées ou non dopées qui constituent le ou les canaux de conduction du transistor Une grille métallique p Lacée en surface de la structure semi- conductrice permet de modifier la concentration de porteurs de charges dans chacune de ces couches et de commander les propriétés de conduction du composant. Sur cet empilement de couches semi-conductrices, on trouve aussi deux contacts métalliques de source et de drain, disposés de part et d'autre de la grille. Dans ce type de structure, l'un des facteurs essentiels à l'amélioration des performances, en hyperfréquence notamment, est La répartition spatiale des porteurs de charges mobiles, électrons ou trous. Le volume du composant se sépare en deux sous-domaines, d'une part, les canaux de conduction électrique (SDI) et, d'autre part, Les autres couches semi-conductrices (SD 2), comme les couches donneuses de charges électriques mobiles et les couches tampon généralement interposées entre le substrat et les canaux de conduction. On définit la concentration de charges mobiles dans un des sous-domaines du composant comme étant, pour une mini-bande donnée, le produit de la concentration de porteurs pour cette mini-bande par la probabilité de présence d'un porteur de cette mini- bande dans le sous-domaine considéré La concentration totale de charges mobiles dans le sous-domaine SD 1 est appelée N 51; celle dans le sous-domaine SD 2 est appelée N 52. 1 ) La fréquence de coupure. La fréquence de coupure Fc du gain en courant du composant peut être considérée comme proportionnelle au rapport: / d N 52/d Vg/ d N 52 Fc = 1 +)= 1 ( 1 + ) /d N 51/d Vg / d N 51 o Vg est le potentiel appliqué sur la grille. Quelle que soit l'application considérée (transistor à faible bruit, de puissance, etc), pour une fréquence de fonctionnement donnée et donc pour un rapport d N 52/d N 51 maximal fixé, on cherche toujours à disposer de la plus grande plage de valeurs possibles pour N 51, soit O limite maximale de N 51. Or, lorsque l'on modifie la tension de grille Vg pour augmenter N 51, le rapport d N 52/d N 51 s'accroit simultanément. Divers moyens ont été explores pour améliorer Les performances des transistors à effet de champ, via L'accroissement de la discontinuité de bandes (de conduction si le transport est effectué par des électrons, sinon de valence). Pour améliorer l'efficacité du transfert de charges et réduire le rapport d N 52/d N 51 à N 51 donné, deux solutions ont été envisagées: a modifier la ou les couches donneuses de charges mobiles (ou sous-domaine SD 2), b modifier le matériau dans lequel s'opère la conduction (ou sous-domaine SD 1). a Les alliages de matériaux III-V ou II-VI dopés, utilisés communément en guise de couches donneuses de charges (SD 2) introduisent des pièges à porteurs liés aux atomes dopants, tels que le centre DX dans les alliages III-V qui contiennent de l'aluminium. L'énergie de liaison est alors grande, ce qui limite l'efficacité du transfert de charges des couches SD 2 aux couches SD 1. C'est l'existence de ces états localisés (ou porteurs piègés) dans le sous-domaine SD 2 qui limite les performances des transistors réalisés sur un substrat en Ga As ou In P tels que ceux décrits dans le document L D Nguyen et al, Proc IEEE/Cornell, Conf. 1987, pp 60-69 "Al Ga As/In Ga As modulation-doped field effect transistors (MODFET's)". Sur un substrat en Ga As, ces effets semblent limités pour l'alliage In 51 Ga 49 P adapté du point de 0,51 0,49 vue maille cristalline mais la hauteur de l'hétérojonction est moins élevée que celle accessible dans le système Al Ga As/Ga As. Dans le cas de structures Al Ga As/Ga As, il a par ailleurs été envisagé la substitution de l'alliage ternaire Al Ga As par un super- réseau d'assez courte période, typiquement inférieure à 5 nm Ce super- réseau consiste en une alternance de couches minces de Ga As et de Al As Seules les couches de Ga As sont dopées Une telt Le structure est notamment décrite dans le document Proc IEEE/Cornell Conf, pp 199-208 ( 1985), de L H. Camnitz "The role of charge control on drift mobility in AL Ga As/Ga As MODFET's". Le but du super-réseau est d'obtenir un matériau dont la structure de bande est très voisine de celle de l'alliage ternaire Al Ga As, mais o l'énergie de liaison des impuretés donneuses de charges est faible Cette technique devait a priori permettre d'augmenter la composition moyenne en aluminium des couches donneuses de charges en supprimant le centre DX et donc d'augmenter l'efficacité du transfert des charges mobiles des couches donneuses de charges vers les couches de conduction. Cette solution n'a en fait apporté aucune amélioration et n'a donc pas été retenue par les concepteurs et fabricants de transistors à effet de champ. b En ce qui concerne la modification du matériau destiné à la conduction, sous-domaine SD 1, les alliages de In Ga As désaccordés en paramètre de x 1-x maille ont été largement utilisés tant sur un substrat en Ga As, avec O d'In 53 Ga 47 As. A ce sujet, on peut se référer à l'article N. Mol et a L, IEEE Transactions on Electron Devices, vol 35, n 7, juillet 1988, pp 879-886, "Pulse-doped AI Ga As/In Ga As pseudomorphic MODFET's", relatif à l'emploi de In Ga As sur Ga As. 0 25 0,75 Les aliages de In Ga Asprésentant une plus petite bande d'énergie interdite que celle de Ga As ou d'In Ga As permettent d'augmenter les 0,53 0,47 discontinuités de bande Leurs paramètres de maille cristalline sont cependant différents de ceux de Ga As et d'In P et ces couches sont donc contraintes Ceci limite donc la plage de composition en indium utilisable: typiquement O d N 52/d N 51. 2 ) Les applications à courant élevé. Le courant de drain disponible dans de tels transistors est typiquement le produit de N 51 lim par la vitesse moyenne des porteurs sous la grille Cette dernière dépend, à forme donnée, essentiellement de la nature des couches semi-conductrices Les solutions possibles et leurs limites sont celles données dans les paragraphes a et b. 3 ) La linéarité. Dans ces transistors, on cherche en outre à obtenir une réponse en courant-tension aussi linéaire que possible Or, la linéarité de réponse d'un transistor est affectée par la modification de la répartition des charges électriques dans la structure entre sous-domaines (SD 1 et SD 2) et au sein du sous- domaine SD 1. Plus précisément, les densités de probabilité de présence associées à chacune des mini-bandes se déforment avec le changement de la tension appliquée sur la grille, ce qui se traduit par une modification de la position moyenne des électrons par rapport à la grille Ceci introduit une variation non linéaire en tension de la concentration de porteurs dans les canaux de conduction L'utilisation de structures AI Ga As/In Ga As/AI Ga As au lieu de AL Ga As/In Ga As/Ga As a déjà permis de limiter cet effet. A ce sujet, on peut se référer à l'article de C Gaonach et a L, Proc Ga As and related compounds, Jersey, 1990, "Characterization of pseudomorphic HEMT structures Al Ga As/In Ga As/Al Ga As". En vue de minimiser le rapport d N 52/d N 51 dans un transistor HEMT on a utilisé par ailleurs une perturbation locale de l'énergie de potentiel de la structure afin de modifier sélectivement les énergies propres et les fonctions d'onde au point considéré des mini- bandes étudiées, susceptibles d'être peuplées de porteurs En effet, la théorie des perturbations en mécanique quantique montre que l'effet de l'introduction d'une telle pertubation localisée de potentiel provoque un déplacement de l'énergie propre d'autant plus grand que le recouvrement de ce potentiel avec la probabilité de présence dans le système non perturbé est élevé Une telle perturbation localisée est obtenue par le changement de matériau d'une couche mince de la structure. Ainsi, il a été envisagé l'introduction d'une monocouche de In As dans le canal de conduction de structures Al Ga As/Ga As et Al Ga As/In Ga As réalisant un puits de potentiel; ceci est décrit dans le document Japanese Journal of Applied Physics, vol 30, N 02 A, février 1991, pp L 166-L 169, "A new high electron mobility transistor (HEMT) structure with a narrow quantum well formed by inserting a few monolayers in the channel" de K Matsumura et al. L'introduction de ce puits de potentiel en un point donné augmente la probabilité de présence en ce point et augmente son peuplement en réduisant son énergie, d'autant plus que la densité de probabilité de présence est forte en ce point avant la perturbation. L'invention a pour objet un transistor à effet de champ, à couches minces de bande d'énergie contr 6 lée présentant des propriétés améliorées par rapport à ceux actuellement connus En particulier, l'invention permet d'agir sélectivement sur un niveau quantique par insertion de couches minces dans les canaux de conduction et les couches donneuses de charges mobiles, jouant respectivement le rôle de puits et de barrière de potentiel Elle permet par rapport aux transistors connus, une amélioration sur les fréquences de fonctionnement, la densité de courant du drain utilisable et la linéarité de réponse de ses composants. De façon plus précise, l'invention a pour objet un transistor à effet de champ comportant un substrat semi-isolant, au moins un premier empilement de couches semi-conductrices de conduction et au moins un second empilement de couches semi-conductrices, donneur de charges électriques mobiles, superposés et supportés par le substrat, au moins une barrière de potentiel dans ledit second empilement afin de diminuer la concentration de porteurs dans ce second empilement, cette barrière consistant en au moins une monocouche isolante ou semi- conductrice d'un matériau à bande d'énergie interdite supérieure à celles des matériaux des autres couches du second empilement, une grille métallique reposant sur le second empilement pour modifier la concentration de porteurs de charges dans le premier empilement, deux contacts ohmiques disposés sur l'un des empilements, de part et d'autre de la grille, et jouant respectivement le rôle de source et de drain. Les transistors auxquels s'applique L'invention sont essentiellement les TEGFET et ses dérivés comme les HEMT, MODFET, DMT. L'introduction d'une barrière de potentiel en un point donné de la structure semi-conductrice diminue la probabilité de présence en ce point de porteurs mobiles et dépeuple le niveau considéré en élevant son énergie, d'autant plus que la densité de probabilité de présence est forte en ce point avant la perturbation. De façon avantageuse, le transistor comporte, de plus, au moins un puits de potentiel dans ledit premier empilement afin d'augmenter la concentration de porteurs dans ce premier empilement, ce puits consistant en au moins une monocouche semi-conductrice d'un matériau à bande d'énergie interdite inférieure à celles des matériaux des autres couches du premier empilement. L'introduction d'un puits de potentiel dans les bandes de conduction augmente la probabilité de présence de porteurs dans les bandes de conduction et donc leur peuplement. En utilisant une ou plusieurs barrières de potentiel dans les couches donneuses et éventuellement un ou plusieurs puits de potentiel dans les couches de conduction, il est possible d'augmenter la densité de porteurs dans l'empilement des couches de conduction électrique (SD 1) et de réduire la densité de porteurs dans l'empilement de couches de conduction (SD 2); ceci permet de réduire le rapport d N 52/d SN 1 à N 51 donné, soit encore d'augmenter N 51 pour une valeur maximale admissible du rapport d N 52/d SN 1. Par ailleurs, les puits de potentiel dans l'empilement de conduction permettent de localiser dans l'espace certains niveaux et en particulier le niveau fondamental; la densité de probabilité de présence associée à un tel niveau d'énergie est alors ramassée autour de la couche ou des couches qui créent la ou les perturbations attractives Les barrières de potentiel empêchent la densité de probabilité de présence associée à ces niveaux de glisser vers les couches de conduction (SD 2) et permettent qu'elle reste ramassée pour toute la gamme de tensions appliquées sur la grille du transistor. L'invention s'applique à tout assemblage semi-conducteur utilisant des hétérojonctions permettant d'élever des barrières et de creuser des puits de potentiel Les matériaux semi-conducteurs à grande largeur de bande interdite formeront le plus souvent les barrières de potentiel et les matériaux à faible largeur de bande interdite formeront en principe les puits de potentiel. En particulier, l'invention s'applique à toute structure semi-conductrice III-V, II-VI et IV-VI. Plus spécialement, l'invention s'applique à des structures sur substrat de Ga As ou In P. Lorsque le substrat est en Ga As, les couches du premier empilement autres que le ou les puits de potentiel sont en In Ga As avec O Al Ga As avec y yo 1-yo De préférence, pour un substrat en Ga As, les puits de potentiel sont en In As et les barrières de potentiel en Al As En outre, on utilise en pratique, comme empilement de couches, donneur de charges mobiles du Al Ga As avec 0,20 Il est en outre possible, pour un substrat en Ga As de remplacer les couches donneuses en Al Ga As par des couches en In Ga P avec O avec O Lorsque le substrat est en In P, les couches du premier empilement autres que le ou les puits de potentiel sont en In Ga As avec 0, 3 Al In As avec u uo 1-uo De préférence, pour un substrat en In P, on utilise des puits de potentiel en In As et des barrières de potentiel en Al As. Sur des substrats en Cd Te, on utilise des couches de conduction et des couches donneuses de charges en Hg 1 Cd Te avec O v et les puits de potentiel étant obtenus pour des compositions en Cd telles que vo matériau devient semi-métallique. Le nombre de barrières et de puits de potentiel sont déterminés de façon à optimiser les performances électriques du composant Par ailleurs, les barrières et les puits de potentiel peuvent consister en une ou plusieurs monocouches de matériau. Le nombre de monocouches par barrière et puits est limité en pratique par l'état de l'art de la croissance de ces couches En effet, actuellement, les couches très désadaptées du point de vue de leur maille cristalline (désaccord de maille > 2 %) ne peuvent pas être accumulées au-delà d'une certaine Limite au-delà de laquelle la couche déposée adopte un mode de croissance tridimensionnel, incompatible avec l'obtention d'une hétérostructure de bonne qualité. Ainsi, cette limite est à l'heure actuelle de deux monocouches pour In As sur Ga As Dans le cas d'In As sur In 3 Ga As, elle est très inférieure à une 0 3 0,7 monocouc e, ce qui rend dans la pratique peu intéressante l'utilisation de puits d'In As dans des structures Ga As/Ga In As/Ga AI As. 0,7 0,3 Enfin, une telle limite n'intervient pas lorsque la couche insérée est quasiment accordée au paramètre de maille du substrat C'est le cas pour une couche d'Al As sur un substrat de Ga As Les barrières d'Al As sont donc très commodes d'emploi pour des structures TEGFET Ga As/Ga Al As ou Ga As/Ga In As/Ga Al As. Selon l'invention, une monocouche pour un matériau binaire III-V (respectivement II-VI) correspond à une couche d'atomes de l'élément III (respectivement II) plus une couche d'atomes de l'élément V (respectivement VI) De même, une monocouche d'un matériau ternaire III-V (respectivement II-VI) correspond à l'empilement de trois couches d'atomes, une couche d'atomes par éLément du matériau ternaire. A titre d'exemple, pour un substrat en Ga As, avec des couches donneuses en Al Ga As et des couches de conduction en In Ga As, on peut utiliser une à cinq barrières de potentiel en Al As de deux monocouches chacune et un puits de potentiel constitué d'une monocouche d'In As. Pour un substrat en Ga As, avec des couches donneuses de charges en Al Ga As et des couches de conduction en Ga As, on peut utiliser une à cinq barrières d'AI As de deux monocouches chacune et deux puits de potentiel d'In As de deux monocouches chacun. Pour un substrat en In P, avec des couches donneuses en Al In As et des couches de conduction en In Ga As, il est possible d'utiliser une à cinq barrières d'AL As de deux à quatre monocouches chacune et un à cinq puits de potentiel en In As constitués chacun de deux à quatre monocouches. D'autres caractéristiques et avantages de L'invention ressortiront mieux de la description qui va suivre, donnés à titre illustratif et non limitatif, en référence aux dessins annexés, dans lesquels: la figure I représente schématiquement un transistor à effet de champ monocanal conforme à l'invention, les figures 2, 3 et 4 sont des profils de bas de bande de conduction, respectivement d'un transistor de l'invention à deux puits et trois barrières de potentiel, d'un transistor de l'art antérieur sans perturbation et d'un transistor de l'invention à trois barrières de potentiel, lorsque la concentration totale de charges mobiles N 52 dans les couches donneuses de charges mobiles et Les couches tampon (SD 2) est d'environ 10 % de La concentration d'électrons présente dans le canal de conduction; ces figures donnent les variations de l'énergie de bande (E), exprimée en me V, en fonction de la position (p) exprimée en nm dans la structure semi-conductrice, la position 0 correspondant à la surface des couches semi-conductrices actives au contact de la grille, la figure 5 représente les évolutions de la concentration électronique bidimensionnelle en conduction parallèle, soit N 52, en fonction de la concentration électronique dans le canal de conduction, soit N 51, pour respectivement les structures de bande des figures 2, 3 et 4. Sur la figure 1, on a représenté schématiquement un transistor à effet de champ monocanal du type TEGFET conforme à l'invention Ce transistor comporte un substrat 2 semi- isolant monocristallin en matériau III-V supportant une couche tampon 4 non intentionnellement dopée, de même composition que le substrat 2 destinée à éloigner les couches actives semi-conductrices du substrat. Ces couches actives se composent d'un premier empilement 6 de couches semi-conductrices non intentionnellement dopées, en matériau III-V constituant le canal de conduction du transistor puis d'un second empilement 8 de couches semi-conductrices, dopé n+ et donneur de charges mobiles Le canal de conduction 6 est ici pris en sandwich entre la couche tampon 4 et l'empilement 8 donneur de charges mobiles. A la surface supérieure de ces couches actives, on trouve une grille métallique de commande G et deux contacts ohmiques respectivement S et D disposes sur les couches actives et de part et d'autre de la grille G jouant respectivement le rôle de source et de drain La prise de contact électrique respectivement de la source et du drain sur les couches actives est assurée par une couche active 10 en matériau III-V dopée n+, gravée de façon à isoler électriquement la grille du transistor de la source et du drain. Conformément à l'invention, un puits de potentiel 12 et une barrière de potentiel 18 sont prévus respectivement dans l'empilement de conduction 6 et dans l'empilement donneur 8 de charges mobiles. Le puits de potentiel 12 est constitué de quelques monocouches d'un matériau III-V non intentionnellement dopé dont la bande d'énergie interdite est inférieure à celle des autres couches semi-conductrices 14 et 16 de l'empilement de conduction 6. Parallèlement, la barrière de potentiel 18 est constituée de quelques monocouches d'un matériau III-V non intentionnellement dopé dont la bande d'énergie interdite est supérieure à celles des autres couches semi-conductrices 20 et 22 de l'empilement 8 donneur de charges mobiles. A titre d'exemple, pour un substrat 2 en Ga As, on utilise des couches de conduction 14 et 16 en In Ga As avec O Ga As dopé N+, gravée, de 100 nm d'épaisseur. Le dopage de l'empilement 8 donneur de charges mobiles est obtenu en interrompant la 12 2 croissance d'Al Ga As, en déposant 1 à 10 1012 atomes/cm de Si puis en reprenant la croissance d'Al Ga As On obtient ainsi un dopage dit "planaire". Dans la couche de contact 10, on utilise de 18 19 3 à 10 atomes/cm de silicium. On donne ci-après différents exemples de réalisation de transistors à effet de champ conformes à l'invention et un contre-exemple. Dans ces exemples et contre-exemple, les couches seront données dans l'ordre en partant de la couche semi-conductrice dopée N+ de contact électrique jusqu'au substrat. EXEMPLE I Cet exemple est relatif à un TEGFET du type n-Al Ga As/In Ga As/Ga As monocanal de 0,22 0,78 0,15 0,85 12 conduction avec un dopage planaire de 5 10 atomes donneurs d'électrons, ionisés par cm Ce TEGFET comporte trois barrières de potentiel en Al As de deux monocouches chacune et deux puits de potentiel en In As contraints de deux monocouches chacun. _______________________________________________________ COUCHE DOPAGE EPAISSEUR àIàI 183 CONTACT Ga As N+ 2 10 18/cm 3 100 nm AL 0,22 Ga 0, As nid 19 nm 0 Al As nid 0,6 nm EMPILE A A O Ga As nid 2,4 nm 0,22 0,78 MENT Al As nid 0,6 nm DONNEUR A,22 Ga 0,78 As id 12 2 2,4 nm plan de dopage 5 10 at Si/cm - 0,22 Gao,78 As nid 2,4 nm Al As nid 0,6 nm à I àà àI In Ga 0,85 As id 3 nm EMPILE O In As nid 0,6 nm MENT DE In Ga As nid 4,8 nm CONDUC In As 150,85 nid 0,6 nm TION In,15 Ga As nid 3 nm 0,15 0,85 àà TAMPON Ga As nid I 1 M à_Ià I _ Ià SUBSTRATI Ga As semi-isolant _____________ nid signifie que la couche est non intentionnellement dopée. CONTRE-EXEMPLE Le contre-exemple est re Latif à un TEGFET du type n-AL Ga o As/InGa As/Ga As monocanal de 0,22 0,78 0,15 0,85 12 conduction et un dopage planaire de 5 10 atomes donneurs d'électrons ionisés par cm Le TEGFET est non perturbé et relatif à l'art antérieur. _______________________________________________________ | COUCHE | DOPAGE | EPAISSEUR à I 1 CONTACT Ga As N+ 2 1018 /cm 3 100 nm EMPILE MENT i 0,22 0,78 nid 12 2 29 nm DONNEUR plan de dopage 5 10 at Si/cm - IAI Ga As Inid I 3 n 0,22 0,78 3 nm CANAL DEI In Ga As nid 12 nm CONDUC | 0,15 0,85 CONDUC- TION TAMPON Ga As nid I 1 m SUBSTRATI Ga As semi-isolant - 325 _ _______ EXEMPLE 2 Cet exemple est re Latif à un TEGFET du type n-Al Ga As/Ga As monocanal de conduction, avec un 0,22 0,78 12 dopage planaire de 5 10 atomes donneurs d'électrons ionisés par cm Ce TEGFET comporte trois barrières de potentiel en Al As de deux monocouches chacune. _______________________________________________________ COUCHE DOPAGE I EPAISSEUR CNAT 210 àà 18/ 3 CONTACT | Ga As N+ 2 1018 /cm 3 100 nm A 0,22 Ga 0,78 As nid 19 nm Al As nid 0,6 nm EMPILE A Ga A Ls 2 nid 2,4 nm MENT O Al As nid 0,6 nm DONNEUR AL 22 Ga 78 As nid 12 2 2,4 nm plan de dopage 5 10 at Si/cm - AL 0,22 Ga As nid 2,4 nm 02 Al As O nid 0,6 nm EMPILE In Ga As nid 12 nm MENT DE | 0,15 0,85 MENT DE CONDUC TION à__Iàà I à __ __ _I à TAMPON Ga As nid I 1 à_I àà I à Ià SUBSTRATI Ga As semi-isolant __________ Sur les figures 2, 3 et 4, on a représenté respectivement les profils de bas de bande de conduction du TEGFET selon l'invention de l'exemple 1, du TEGFET selon l'art antérieur du contre-exemple et du TEGFET selon l'invention de l'exemple 2, lorsque la concentration d'électrons N 52 dans les couches donneuses et la couche tampon (sous-domaine SD 2) estd'environ 10 %X de la concentration bidimensionnelle d'électrons N 51 présente dans le canal de conduction. En fait, ces figures donnent les variations de l'énergie de bande E, en me V, en fonction de la position p, en nm, dans la structure semi-conductrice. La valeur p=O correspond à la surface supérieure de l'empilement donneur 8 (surface au contact de la grille G). Sur ces figures 2, 3 et 4, on a mentionné la nature des couches semi-conductrices des transistors P sur les figures 3 et 4 indique le plan de dopage des couches donneuses C 2, C 3 et C 4 représentent respectivement les profils de bandes de conduction du transistor perturbé de l'exemple 1, du transistor du contre-exemple non perturbé et du transistor perturbé de l'exemple 2. En comparant les figures 2, 3 et 4, on constate que les puits de potentiel en In As ont pour effet d'abaisser l'énergie des deux mini-bandes présentes dans l'empilement de conduction en In Ga As et que les barrières en Al As permettent 0,15 0,85 d'interdire partiellement la conduction parallèle et de remonter ainsi le niveau d'énergie des mini-bandes considérées. Les courbes E 2, E 3 et E 4 de la figure 5 représentent les évolutions respectives de la concentration électronique bidimensionnelle en conduction parallèle, soit N 52, en fonction de la concentration N 51 d'électrons dans l'empilement de conduction 6 pour respectivement Les structures de l'exemple 1, du contre-exemple et de l'exemple 2. Sur la figure 5, on a fait apparaître en A, B et C les pentes 1/10 des courbes respectivement E 2, E 3 et E 4 et on a tracé la droite D correspondant à N 52/N 51 = 10 %. On constate que -la structure perturbée de l'exemple I (courbe E 2) récupère 2,2 fois plus d'électrons utiles que la structure non perturbée (courbe E 3) pour une même conduction parallèle N 52/N 51 = 10 % En effet, pour N 52/N 51 = 10 %, on obtient 12 2 1,7 10 2 électrons/cm dans l'empilement de conduction de la structure non perturbée contre 3,7 10 électrons/cm dans l'empilement de conduction de La structure perturbée de l'invention. Pour des valeurs voisines de la commande de charges d N 52/d N 51 = 0,1 (pente en A et B des courbes E 2 et E 3), N 51 est augmenté d'un facteur voisin de 3 lorsque l'on passe de la structure non perturbée (courbe E 3) à la structure de l'invention (courbe E 2). Lorsque l'on compare les courbes E 3 et E 4, on constate que la structure perturbée de l'exemple 2 récupère plus d'électrons utiles que la structure non perturbée pour une même conduction parallèle 12 12 2 N 52/N 51 = 10 %, 1,7 10 contre 2,6 10 électrons/cm Pour des valeurs voisines de la commande de charges d N 52/d N 51 = 0,1 (pente F et B), N 51 est augmenté d'un facteur 2 environ. EXEMPLE 3 Cet exemple est relatif à un transistor HEMT du type n-Al In As/In Ga As/In P monocanal 0,48 0,52 0,53 0,47 12 de conduction avec un dopage plan de 6 10 atomes donneurs d'électrons par cm Dans cet exemple, les alliages In Ga As et In AL As sont quasiment adaptés au substrat d'In P. Ce transistor comporte trois barrières de potentiel en Al As dans l'empilement donneur et deux puits de potentiel en In As dans l'empilement de conduction En outre, ce transistor comporte une couche barrière de potentiel en Al In As entre la couche 0,48 0,52 tampon et l'empi Lement de conduction, non donneuse d'électrons de fa- çon à empêcher que les électrons sortent du canal de conduction. _______________________________________________________ COUCHE DOPAGE EPAISSEUR àONACT 18/ 3 CONTACT |In Ga As 2 10 /cm 5 nm 0,53 0,47 à. AL 0,48 In 0,52 Asid 20 nm AL As nid 0,6 nm EMPILE Al In As nid 2,4 nm 0,48 015 * MENT Al As 0,480,52 nid 0,6 nm DONNEUR h i 0,48 N 0,52 nid 12 2 2,4 nm plan de dopage 6 10 at Si/cm - AL 0,48 In 0,52 Asnid 2,4 nm AL As nid 0,6 nm J In Ga As nid 5 nm 0,53 0,47 EMPILE O In As nid 0,6 nm MENT DE In Ga As nid 10 nm 0,53 0,47 | 1 Q n CONDUC In As O nid 0,6 nm TION In Ga As nid 5 nm 0,47 BARRIEREI AL In As nid 20 nm 0,48 0,52 TAMPON J In P | nid I 1 pm I àà I àà IàI SUBSTRA Ti In P semi-isolant _____________________________an EXEMPLE 4 Cet exemple est relatif à un transistor HENT à deux canaux de conduction du type n- Al Ga As/In Ga As/Ga As avec deux plans de 0,22 0,78 0,15 0,85 12 12 2 dopage de respectivement 5 10 et 1,5 10 at/cm donneurs d'électrons Ce transistor comporte trois barrières de potentiel en AL As dans les deux empilements donneurs de charges mobiles et deux puits de potentiel en In As dans l'empilement de conduction situé entre les deux empilements donneurs de charges. _______________________________________________________ COUCHE DOPAGE EPAISSEUR I àà 18 3 à CONTACT Ga As N+ 2 10 /cm 100 nm AL 022 Ga 078 As nid 19 nm 0,22 0,78 19 n Al As h nid 0,6 nm EMPILE A A OGa As nid 2,4 nm 0,22 0,78 N I 0,6 nm MENT AL As nid 0,6 nm DONNEUR AL,22 Ga 0,78 As nid 12 2 2,4 nm 0,22 0,78 1 12 2 24 n plan de dopage 5 10 at Si/cm - I AI6 e As jhid I 2,4 nm 0,22 0,78 nid 02,4 nm AL As nid 0,6 nm à III In Ga,8 As nid 3 nm EMPILE |In As nid 0,6 nm MENT DE In Ga As nid 4,8 nm 0,15 0,85 | CONDUC In As nid 0,6 nm TION In 15 Ga As nid 3 nm 0,15 0,85 ài Al As nid 0,6 nm EMPILE Al Ga O As nid 4,5 nm MENT 10,220,78 12 2 DONNEUR plan de dopage 11,5 10 at Si/Cm - A 10,22 Ga 0,78 Asnid 2,4 nm A 122 0,78 As nid 0,6 nm |Al Ga As nid | 6 nm AL 0,220,78 nid 0,6 nm AL As nid 0,6 nm I TAMPON Ga As nid I 1 m SUBSTRATI Ga As semi-isolant _______________________________________________________ REVENDICATIONS 1 Transistor à effet de champ comportant un substrat semi-isolant, au moins un premier empilement ( 6) de couches semi-conductrices de conduction et au moins un second empilement ( 8) de couches semi- conductrices, donneur de charges électriques mobiles, superposés et supportés par le substrat ( 2), au moins une barrière de potentiel ( 18) dans ledit second empilement afin de diminuer la concentration de porteurs dans ce second empilement, cette barrière ( 18) consistant en au moins une monocouche semi-conductrice d'un matériau à bande d'énergie interdite supérieure à celles des matériaux des autres couches ( 20, 22) du second empilement, une grille métallique (G) reposant sur le second empilement pour modifier la concentration des porteurs de charges dans le premier empilement, deux contacts ohmiques (S, D) disposés sur l'un des empilements, de part et d'autre de la grille, et jouant respectivement le rôle de source et de drain. 2 Transistor selon la revendication 1, caractérisé en ce qu'il comprend, de plus, au moins un puits de potentiel ( 12) dans ledit premier empilement afin d'augmenter la concentration de porteurs dans ce premier empilement, ce puits ( 12) consistant en au moins une monocouche semi-conductrice d'un matériau à bande d'énergie interdite inférieure à celles des matériaux des autres couches ( 14, 16) du premier empilement. 3 Transistor selon la revendication 1 ou 2, caractérisé en ce que le substrat ( 2), les couches du premier empilement ( 6) et les couches du second empilement ( 8) sont réalisés en un matériau III-V. 4 Transistor selon la revendication 2 ou 3, caractérisé en ce que le substrat ( 2) est en Ga As, les couches ( 14, 16) du premier empilement ( 6) autres que le puits de potentiel ( 12) sont en In Ga As avec x 1-x O Al Ga As avec y yo l*-yo Transistor selon la revendication 4, caractérisé en ce que le puits de potentiel ( 12) est en In As, les couches ( 20, 22) du second empilement autres que la barrière de potentiel sont en Al Ga As avec 0,20 6 Transistor selon la revendication 2 ou 3, caractérisé en ce que le substrat est en Ga As, les couches ( 14, 16) du premier empilement ( 6) autres que le puits de potentiel ( 12) sont en In Ga As avec x 1-x O In Ga P avec O zo 1 -zo 7 Transistor selon la revendication 6, caractérisé en ce que le puits de potentiel est en In As et la barrière de potentiel est en Ga P. 8 Transistor selon la revendication 2 ou 3, caractérisé en ce que le substrat ( 2) est en In P, les couches ( 14, 16) du premier empilement autres que le puits de potentiel ( 12) sont en In Ga As avec t 1-t 0,3 de potentiel ( 18) est en Al In As avec u uo 1-uo 9 Transistor selon la revendication 8, caractérisé en ce que le puits de potentiel est en In As et la barrière de potentiel P est en Al As. Transistor selon l'une quelconque des revendications 1 à 9, caractérisé en ce qu'une couche tampon ( 4) semi-conductrice non intentionnellement dopée est prévue entre le substrat et le premier empilement de couches, cette couche tampon étant de même nature que le substrat. 11 Transistor selon l'une quelconque des revendications I à 10, caractérisé en ce qu'un matériau ( 10) semi-conducteur fortement dopé est interposé entre le second empilement de couches et respectivement la source et le drain, ce matériau étant de même nature que le substrat. 12 Transistor selon l'une quelconque des revendications 1 à 11, caractérisé en ce qu'il consiste en un transistor du type TEGFET ou en un dérivé de ce type de transistor.