FR 2680254 A1 19930212 FR 9200483 A 19920117 SYSTEME A MICROCALCULATEUR, A CONSOMMATION ELECTRIQUE REDUITE La présente invention a pour objet un système à microcalculateur et vise à fournir un tel système ayant une consommation électrique réduite. Sur la figure 7, qui est un synoptique d'un système à microcalculateur de type classique, la référence 1 désigne le système qui peut être un ordinateur personnel, une unité de commande ou un appareil similaire Le système 1 comprend une unité centrale de traitement 2 (désignée par la suite par l'abréviation CPU), une micro-unité de traitement 5 (ou MPU) constituée de la CPU 2 et d'un circuit tampon 4 qui lui est relié par un bus interne 3, une mémoire morte 7 et une mémoire vive 8 constituant des mémoires externes reliées par l'intermédiaire du circuit tampon 4 et d'un bus externe 6. Le système comprend encore des périphériques ayant une unité d'entrée/sortie de données 9 (désignée par la suite par le terme unité E/S), telle qu'un accès parallèle et un accès série, un générateur d'horloge 12 relié au MPU 5 et une horloge 13 ayant un compteur ou un organe similaire relié au bus externe 6. La micro-unité de traitement 5, la mémoire morte 7, la mémoire vive 8 et l'unité E/S 9 sont par exemple cons- titués sur une seule puce à intégration à grande échelle, respectivement Ils sont alimentés en énergie à partir d'un bloc d'alimentation par l'intermédiaire d'une ligne d'ali- mentation en énergie PW La CPU 2 attaque le bus externe 6 par l'intermédiaire du circuit tampon 4 de façon à lire le programme stocké en mémoire morte 7, à écrire des données et un programme d'utilisateur dans la mémoire vive 8, ou à lire les données et le programme écrits dans la mémoire vive 8. La CPU reçoit des données provenant de dispositifs externes et en envoie vers ces dispositifs à travers l'unité E/S 9. Le système à microcalculateur 1 doit lire des programmes et des données en mémoire morte 7 et en mémoire vive 8 pour exécuter les programmes à l'aide de la CPU 2 En conséquence une valeur d'adresse d'emplacement de stockage d'un programme est d'abord envoyée à la mémoire morte 7 ou vive 8 par le bus interne 3, le circuit tampon 4 et le bus externe 6 Puis la CPU 2 lit le programme ou les données stockées en mémoire morte 7 ou vive 8 par l'intermédiaire du circuit tampon 4 et du bus interne 3 Ensuite encore, la CPU effectue les traitements correspondant au programme et aux données Lorsque les données sont à transférer dans la mémoire morte 7, la mémoire vive 8 et l'unité E/S 9, elles sont réémises par l'intermédiaire du bus interne 3, du circuit tampon 4 et du bus externe 6. Du fait de cette constitution classique du système, le bus externe 6 (auquel la mémoire morte 7, la mémoire vive 8 et l'unité E/S 9 sont reliées) doit être accessible en permanence, ce qui exige davantage de puissance que cela ne serait indispensable De plus, puisque les entrées et sor- ties de données sont toujours nécessaires pour fonctionner en système, la source de puissance des périphériques (mémoires morte 7 et vive 8, unité E/S 9) ne peut être coupée ou réduite, de sorte qu'on ne peut empêcher l'énergie consommée par le système d'augmenter. L'invention vise notamment à fournir un système répondant mieux que ceux antérieurement connus aux exigences de la pratique, notamment en ce qu'il élimine ou atténue les problèmes ci-dessus; plus précisément, l'invention vise à fournir un système à microcalculateur à consommation d'énergie réduite. Pour cela, l'invention propose notamment un système à microcalculateur ayant une unité de traitement comprenant une unité centrale de traitement et un circuit tampon qui est relié à l'unité centrale de traitement à travers un bus interne, un bus externe qui est relié au circuit tampon et qui est disposé hors de l'unité de traitement, des péri- phériques -tels que des mémoires externes et une unité d'entrée/sortie de données connectés au bus externe, et un bloc d'alimentation destiné à alimenter les périphériques en énergie, caractérisé en ce que les périphériques sont reliés au bloc d'alimentation par l'intermédiaire de moyens commutateurs, en ce que le circuit tampon comprend des moyens séparateurs, et en ce qu'une mémoire interne reliée au bus interne et des moyens de réduction de consommation d'énergie destinés à commander les moyens commutateurs et les moyens séparateurs sont prévus dans l'unité de trai- tement. L'invention sera mieux comprise à la lecture de la description qui suit d'un mode particulier de réalisation, donné à titre d'exemple non limitatif, qui fera également apparaître d'autres caractéristiques et avantages de l'invention. La description se réfère aux dessins qui l'accompa- gnent, dans lesquels: la figure 1 est un synoptique montrant un mode de réalisation d'un système à microcalculateur selon l'invention; la figure 2 est un schéma détaillé d'un circuit tampon, de moyens de réduction de consommation et de moyens commutateurs utilisables dans le mode de réalisation de la figure 1; la figure 3 est un diagramme d'automate montrant les transitions dans le mode de réalisation de la figure 1; la figure 4 est un diagramme montrant la répartition dans le temps des signaux d'entrée/sortie des moyens de réduction de consommation du mode de réalisation de la figure 1; la figure 5 est un logigramme montrant un fonc- tionnement possible du mode de réalisation de la figure 1; la figure 6 est un schéma partiel montrant un autre mode de réalisation; la figure 7, déjà mentionnée, est un synoptique montrant un exemple de système classique à microcalculateur. Sur les figures 1 à 6, les composants qui corres- pondent à ceux déjà montrés en figure 7 seront désignés par le même numéro de référence et ne seront pas décrits de nouveau. Le système à microcalculateur 20 de la figure 1, tel qu'un ordinateur personnel, comprend une micro-unité de traitement 15 et des périphériques telles que des mémoires externes morte 7 et vive 8 et une unité E/S 9 reliée à la micro-unité de traitement 15 par un bus externe 6. La micro-unité de traitement 15 comprend une CPU 2, une mémoire vive 10 en tant que mémoire interne, des moyens de réduction de consommation 11 et un circuit tampon 14, reliés à la CPU par un bus interne 3, constituant une puce de circuit à intégration à grande échelle La micro- unité de traitement 15 est reliée à un bus externe 6, placé hors de la puce de circuit intégré, par le circuit tampon 14. Les périphériques (mémoire morte 7 et vive 8 externes, unité E/S 9) sont alimentées sous une puissance prédéterminée par la ligne d'alimentation PW d'un bloc d'alimentation, par l'intermédiaire de moyens commutateurs lia et llb Les moyens de réduction de consommation 11 émettent des signaux de commande vers des moyens séparateurs 14 a constituant le tampon 14 de facon à commander les connexions/déconnexions de la micro-unité de traitement 15 et du bus externe, et émettent des signaux de commande vers les moyens commutateurs lla et 11 b pour commander la commutation de l'alimentation vers les périphériques Les moyens de réduction de consommation 11, lorsqu'ils sont tels que montrés en figure 2, comprennent une bascule FF en tant que registre interne Le circuit tampon 14 comprend plusieurs tampons 3 F à trois états en tant que moyens séparateurs 14 a Les moyens commutateurs lla comprennent un transistor de commutation TQ 1 tandis que les moyens commutateurs llb comprennent des transistors de commutation TQ 2 et TQ 3. Chaque porte de commande des moyens séparateurs 14 a, c'est-à-dire chacun des tampons à trois états 3 F du circuit tampon 14, est reliée à la sortie complémentée Q de la bascule FF Sur la figure 2, les données passent du bus interne 3 au bus externe 6 La sortie Q des moyens de réduction de consommation 11, c'est-à-dire de la bascule FF, est reliée en parallèle à la base des transistors TQ 1 et TQ 2 en tant que signal de diminution de puissance et est également reliée à la base du transistor TQ 3 par un inverseur lic en logique négative Les collecteurs des transistors TQ 1 et TQ 2 sont alimentés sous 5 V et le collecteur du transistor TQ 3 est alimenté sous 3 V. L'émetteur du transistor TQ 1 est relié en parallèle à l'entrée de puissance de la mémoire vive externe 7 et les émetteurs des transistors TQ 2 et TQ 3 sont reliés en parallèle aux entrées de puissance de la mémoire externe 8 et de l'unité E/S 9. Les entrées D et C de la bascule FF reçoivent le signal de données et le signal WE (validation d'écriture) actif à l'état bas provenant de la CPU 2 par le bus interne 3, avec la chronologie montrée en figure 4. Le fonctionnement sera maintenant expliqué en faisant référence aux figures 3, 4 et 5. La figure 3 est un diagramme d'automate montrant les transitions entre états Initialement, lorsque la puissance est appliquée à un état d'arrêt A du système, un mode normal B (état activé du système à microcalculateur 1) s'établit et le traitement s'effectue de façon normale Comme le montre la figure 4, la sortie Q de la bascule FF est à l'état haut H et la sortie complémentée Q est à l'état bas L Donc, chaque porte de commande des tampons à trois états 3 F est chargée à l'état bas L et le bus interne 3 est relié au bus externe 6 En même temps, la sortie Q constituant un signal à l'état haut H rend conducteurs les transistors de commu- tation TQ 1 et TQ 2 et bloque TQ 3 En conséquence, les mémoires externes morte 7 et vive 8 et l'unité E/S 9 reçoivent la puissance haute 5 V du bloc d'alimentation Dans cet état, la CPU 2 transfère un programme à exécuteruniquement dans le microprocesseur de traitement 15, de la mémoire externe morte 7 ou vive 8 à la mémoire vive interne 10 par l'inter- médiaire du bus externe 6, du circuit tampon 14 et du bus interne 3, et le mémorise (état Si sur la figure 5). A l'étape 52, une fois que la CPU 2 a confirmé la fin du transfert du programme, la CPU 2 arrive à la période TC montrée en figure 4 et fournit un signal de données au niveau L et un signal de validation d'écriture WE au niveau haut H après un niveau bas L Donc la sortie Q de la bascule FF passe au niveau bas L et la sortie Q passe au niveau haut H En conséquence, chaque porte de commande des registres à trois états 3 F est chargée au niveau haut H (état de haute impédance) et le circuit tampon 14 est coupé En même temps, le niveau bas L à la sortie Q est appliqué aux transistors TQ 1 et TQ 2 en tant que signal de réduction de puissance et ces transistors sont bloqués En même temps, le transistor TQ 3 est rendu conducteur par le signal H arrivant par l'inverseur lic En conséquence, les mémoires externes morte 7 et vive 8 et l'unité E/S 9 sont séparées de la source 5 V. La source basse 3 V est appliquée à la mémoire vive 8 et à l'unité E/S 9 à travers le transistor TQ 3 Le bus externe 6 est de son côté séparé du microprocesseur de traitement 15 par la coupure du circuit tampon 14 A ce moment, 3 V représente une puissance basse, mais telle qu'il n'y ait pas effa-cement des données dans la mémoire vive 8 et dans l'unité E/S 9 L'état du système est alors l'état d'économie d'énergie C. A l'étape 53, dans le microprocesseur de traitement 15, la CPU 2 lit un programme en mémoire vive interne 10 et l'exécute A ce moment là, il n'est pas nécessaire d'accéder au bus externe 6 qui a une consommation d'énergie élevée. Puisque la puissance des périphériques est réduite à une valeur faible, la consommation est diminuée et on évite d'accroître la consommation du système dans son ensemble. Au cours de l'étape 53, le programme à exécuter se termine et, lorsqu'une autre instruction exclusive est à exécuter ou qu'il est nécessaire d'accéder au bus externe 6, la CPU 2 fait passer le signal de données à H et le signal WE à H, après L, à l'étape 54 de façon que la sortie Qde la bascule FF passe au niveau L tandis que la sortie Q passe à H Le circuit tampon 14 est alors relié au bus externe 6, les transistors TQ 1 et TQ 2 deviennent conducteurs et le niveau 5 V est appliqué aux périphériques L'état normal est donc rétabli En d'autres termes, l'état passe du mode d'économie d'énergie C au mode normal B. Lorsque l'alimentation est coupée au cours de l'état "mode d'économie d'énergie C", l'état revient à l'état d'arrêt A Lorsque l'alimentation est rétablie, le système commence à fonctionner à partir de l'état normal B. Dans le mode de réalisation qui vient d'être décrit, une mémoire vive 10 est utilisée en tant que mémoire interne Mais il n'est pas nécessaire qu'il s'agisse d'une mémoire vive Si par exemple le programme et les données à exécuter en mode d'économie d'énergie C sont toujours les mêmes, on peut utiliser, en tant que mémoire interne, une mémoire morte dans laquelle on a préalablement stocké les programmes et les données, au lieu d'une mémoire interne vive 10. La structure du bus externe 6 n'a pas été expliquée en détail dans le mode de réalisation qui vient d'être décrit Ce bus externe peut être tiré par une résistance R ou par d'autres moyens vers le niveau haut, comme le montre la figure 6 Dans ce cas, on utilise par exemple un transis- tor TQ que l'on peut bloquer La puissance provenant de la ligne d'alimentation PW connectée à la résistance R est réduite. De plus, les moyens de réduction de consommation 11 peuvent être constitués par un circuit de verrouillage (réseau de bascules) en tant que résistance interne dans le microprocesseur de traitement 15 Les moyens séparateurs du circuit tampon 14 peuvent être constitués par des tampons bidirectionnels à trois états. Le système à microcalculateur qui a été décrit ci-dessus peut fonctionner avec le processeur seul actif, en séparant le circuit tampon du bus externe à l'aide des moyens de commutation une fois que le programme ou les données ont été transférés à partir de la mémoire externe et stockés dans la mémoire interne prévue dans l'unité de traitement En déconnectant le circuit tampon du bus externe, il n'y a plus à accéder au bus externe de sorte que la consommation peut être réduite De plus, lorsque le bus externe est déconnecté, la consommation de puissance d'entrée des périphériques peut être réduite à l'aide des moyens de réduction de la consommation, de sorte qu'on peut empêcher 1 'accroissement de la consommation du système dans son ensemble. REVENDICATIONS 1 Système à microcalculateur, ayant une unité de traitement comportant une unité centrale de traitement ( 2) et un circuit tampon ( 4) qui est relié à l'unité centrale de traitement ( 2) à travers un bus interne ( 3), un bus externe ( 6) qui est connecté au circuit tampon et disposé hors de l'unité de traitement, des périphériques, tels que des mémoires externes ( 7,8) et une unité d'entrée/sortie ( 9), connectés au bus externe ( 6) et un bloc d'alimentation pour alimenter les périphériques, caractérisé en ce que les périphériques sont reliés au bloc d'alimentation par l'intermédiaire de moyens de commutation (lla, llb), en ce que le circuit tampon ( 14) comprend des moyens séparateurs ( 14 a), et en ce que l'unité de traitement comprend également une mémoire interne ( 10) reliée au bus interne et des moyens de réduction de consom- mation ( 11) commandant les moyens de commutation (lla,llb) et Des moyens séparateurs. 2 Système à microcalculateur selon la reven- dication 1, caractérisé en ce que les moyens de réduction de consommation ( 11) commandent les moyens de commutation (lla,llb) et les moyens séparateurs ( 14 a), une fois qu'un programme à exécuter par l'unité de traitement a été transféré des mémoires externes ( 7,8) à la mémoire interne ( 10), afin que le bloc d'alimentation alimente les périphériques sous une puissance faible et que l'unité de traitement soit séparée du bus externe ( 6). 3 Système à microcalculateur selon la reven- dication 2, caractérisé en ce que les moyens de réduction de consommation commandent les moyens de commutation (lla,llb) et les moyens séparateurs une fois que le programme à exécuter par l'unité de traitement transféré à la mémoire interne est terminé, pour que le bloc d'alimentation fournisse une puissance élevée aux périphériques et pour que l'unité de traitement soit reliée au bus externe ( 6). 4 Système à microcalculateur suivant la reven- dication 1, 2 ou 3, caractérisé en ce que la mémoire interne est une mémoire vive. Système à microcalculateur suivant l'une quelconque des revendications 1 à 4, caractérisé en ce que les moyens séparateurs sont constitués par des tampons à trois états. 6 Système à microcalculateur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que les moyens de réduction de consommation comprennent une bascule (FF). 7 Système à microcalculateur selon l'une quelconque des revendications précédentes, caractérisé en ce que les moyens de commutation sont constitués par des transistors (TQ 1, TQ 2, TQ 3).