FR 2677822 A1 19921218 FR 9115948 A 19911220 La présente invention concerne un amplificateur diffé- rentiel. Un amplificateur différentiel tel que représenté sur la figure 4, qui présente une amélioration de sa caractéristique de transfert non linéaire, a été proposé dans la demande de brevet japonais non examinée n 224 411/1990 Comme on peut le voir sur la figure 4, les émetteurs de transistors NPN 1 et 2 sont connectés ensemble par l'intermédiaire d'une résistance 7 et sont respecti- vement connectés à des sources de courant 13 et 14, qui sont destinées à fournir des courants de polarisation aux transistors. Le courant de collecteur I 2 du transistor 1 est appliqué à l'émet- teur d'un transistor 3, tandis que le courant de collecteur I 1 du transistor 2 est connecté à l'émetteur d'un transistor 4 La base du transistor 1 est connectée à l'émetteur du transistor 4, tandis que la base du transistor 2 est connectée à l'émetteur du transis- tor 3 Une source de signal 11 produit un signal d'entrée Vi entre les bases des transistors 3 et 4 Une source de tension 9 applique une tension de polarisation Vr aux bases des transistors 3 et 4. Une autre source de tension 10 fournit une tension d'ali- mentation Vcc directement au collecteur du transistor 3 et par l'intermédiaire d'une résistance de charge 8 au collecteur du transistor 4 L'amplificateur différentiel ainsi organisé produit un signal de sortie Vout sur le point de connexion de la résis- tance de charge 8 et du collecteur du transistor 4 Le signal de sortie est délivré à une borne de sortie 12. Dans l'amplificateur différentiel, les courants de collecteur I 1 et I 2 varient en fonction du signal d'entrée Vi. Lorsque le signal Vi augmente dans le sens positif, la base du transistor 3 étant prise comme côté positif, le courant de collec- teur I 1 augmente, tandis que le courant de collecteur I 2 diminue. Si l'on suppose que l'on peut négliger les courants de base des transistors 1 et 2 dans le mesure o ils sont beaucoup plus petits que les courants de collecteur I 1 et I 2, alors, dans le cas o le signal d'entrée Vi vaut 0 V, I 1 = I 2 = I 0, o I O est le courant de sortie de chacune des sources de courant 13 et 14. Le signal d'entrée Vi peut être exprimé par l'équation ( 1) suivante: Vi = Vbe 3 + Vbe 2 + (I 1 IO) R 7 (Vbel + Vbe 4) ( 1) o R 7 est la valeur de la résistance 7, et Vbel, Vbe 2, Vbe 3 et Vbe 4 sont respectivement les tensions base-émetteur des transistors 1, 2, 3 et 4. La relation entre la tension base-émetteur Vbel et le courant I 2 peut être représentée par l'équation ( 2) suivante: I 2 = Is {exp (Vbel/Vt) 1; ( 2) o Is est le courant de saturation du transistor, et Vt vaut k T/q et k est la constante de Boltzmann, T la température absolue, et q la charge de l'électron. En résolvant l'équation ( 2) vis-à-vis de Vbel, on peut obtenir l'équation ( 3) suivante: Vbel = Vt ln (I 2/Is + 1) ( 3). Dans le cas o les transistors 1 et 2 ont des caractéris- tiques égales, alors la tension base-émetteur Vbe 2 peut être repré- sentée par l'équation ( 4) suivante: Vbe 2 = Vt ln (I 1/Is + 1) ( 4). Dans le cas o les transistors 3 et 4 ont les mêmes caractéristiques que les transistors 1 et 2 et o on peut négliger les courants de base des transistors 3 et 4, les tensions base- émetteur Vbe 3 et Vbe 4 des transistors 3 et 4 sont les suivantes: Vbe 3 = Vt ln (I 2/Is + 1) ( 5) Vbe 4 = Vt ln (I 1/Is + 1) ( 6). En portant les équations ( 3), ( 4), ( 5) et ( 6) dans l'équation ( 1), on obtient l'équation ( 7) suivante: Vi = Vt ln (I 2/Is + 1) + Vt ln (I 1/Is + 1) + (I 1 IO) R 7 {Vt ln (I 2/Is + 1) + Vt ln (I 1/Is + 1)} = (I 1 IO) R 7 ( 7). En résolvant l'équation ( 7) en fonction de I 1, on obtient l'équation ( 8) suivante: I 1 = I O + Vi/R 7 ( 8). Puisque I 1 + I 2 = 2 I 0, alors, on obtient l'équation ( 9) suivante: I 2 = I O Vi/R 7 ( 9). Lorsque la valeur de la résistance 8 est RL, le signal de sortie Vout peut s'exprimer de la manière suivante: Vout = Vcc I 1 RL = Vcc (I O + Vi/R 7) RL = Vcc IO RL (RL/R 7) Vi ( 10). Comme on peut le voir dans l'équation ( 10), Vout s'obtient par amplification de Vi par un gain RL/R 7. Comme cela apparaît clairement dans la description précé- dente, dans le circuit représenté sur la figure 4, la composante de distorsion (qui est la non-linéarité relevant de la relation entre le courant de collecteur et la tension base-émetteur d'un transis- tor) s'élimine sur la base de la relation entre Vi et Vout Ainsi, cet amplificateur différentiel possède une excellente linéarité. D'autre part, dans l'amplificateur différentiel ci-dessus décrit, la tension collecteur-base Vcbl du transistor 1 s'exprime de la manière suivante: Vcbl = Vr + Vi Vbe 3 (Vr Vbe 4) = Vi Vbe 3 + Vbe 4 ( 11). De même, la tension collecteur-base Vcb 2 du transistor 2 peut être représentée par l'équation ( 12) suivante: Vcb 2 = Vbe 3 Vbe 4 Vi ( 12). Dans le cas o le signal d'entrée possède une grande amplitude, les tensions base-émetteur Vbe 3 et Vbe 4 peuvent être considérées comme sensiblement égales entre elles et, par consé- quent, les équations ( 11) et ( 12) peuvent prendre la forme approxi- mative suivante: Vcbl Vi ( 13), Vcb 2 -Vi ( 14). Comme on peut le voir dans les équations ( 13) et ( 14), les tensions collecteur-base des transistors 1 et 2 deviennent négatives pour des valeurs du signal d'entrée Vi, si bien que les transistors fonctionnent dans la région de saturation Lorsqu'un transistor fonctionne dans la région active, le facteur d'amplifi- cation de courant hfe subit une forte diminution, et le courant de base augmente en conséquence Ainsi, dans ce cas, au contraire du cas précédemment décrit, on ne peut plus négliger le courant de base Dans l'équation ( 7), les tensions base-émetteur Vbe corres- pondant aux composantes non linéaires ne sont pas incluses, puisque les relations Vbel = Vbe 3 et Vbe 2 = Vbe 4 sont satisfaites Toute- fois, ces relations ne sont pas satisfaites dans le cas o les transistors 3 et 4 fonctionnent dans la région active alors que les transistors 1 et 2 fonctionnent dans la région de saturation Par conséquent, lorsque le signal d'entrée possède une grande ampli- tude, l'équation ( 7) ne peut plus être établie Ainsi, l'amplifi- cateur différentiel de la technique antérieure soufre de la diffi- culté d'avoir une petite gamme dynamique d'entrée. C'est donc un but de l'invention de produire un amplifi- cateur différentiel qui possède une caractéristique de transfert Linéaire et une grande gamme dynamique d'entrée. Un amplificateur différentiel selon l'invention comprend: un élément de résistance; des premier et deuxième tran- sistors, dont les émetteurs sont connectés ensemble par l'intermé- diaire de l'élément de résistance; un troisième transistor à l'émetteur duquel est fourni un courant égal au courant de collec- teur du premier transistor; un quatrième transistor à l'émetteur duquel est fourni un courant égal au courant de collecteur du deuxième transistor; un premier moyen de décalage de niveau servant à décaler le niveau d'un signal d'une valeur atteignant une valeur prédéterminée qui apparaît sur l'émetteur du troisième transistor et à appliquer à la base du deuxième transistor le signal dont le niveau a ainsi été décalé; et un deuxième moyen de décalage de niveau servant à décaler le niveau d'un signal d'une valeur atteignant une valeur prédéterminée qui apparaît sur l'émetteur du quatrième transistor et à appliquer à la base du premier transistor le signal dont le niveau a ainsi été décalé, les bases des troisième et quatrième transistors étant employées comme bornes d'entrée, au moins l'un des collecteurs des premier et deuxième transistors ou bien au moins un des collecteurs des troisième et quatrième transistors étant employé comme borne de sortie. Dans l'amplificateur différentiel selon l'invention, les tensions collecteur-base des premier et deuxième transistors sont rendues plus élevées que les valeurs prédéterminées par les moyens de décalage de niveau Par conséquent, même lorsque le signal d'entrée possède une grande amplitude, les points de fonctionnement des premier et deuxième transistors ne viennent pas dans la région de saturation, si bien qu'on empêche la distorsion d'augmenter. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est un schéma de circuit montrant un premier mode de réalisation de l'invention; la figure 2 est un schéma de circuit montrant un deuxième mode de réalisation de l'invention; la figure 3 est un schéma de circuit montrant un troisième mode de réalisation de l'invention; et la figure 4 est un schéma de circuit montrant un amplifi- cateur différentiel selon la technique antérieure. On va maintenant décrire des modes de réalisation de l'invention en relation avec les figures 1 à 3. Un premier mode de réalisation de l'invention est présenté sur la figure 1 Sur cette figure, des transistors 1, 2, 3 et 4, des résistances 7 et 8, des sources de courant 13 et 14, une source de signal 11, des sources de tension 9 et 10, et une borne de sortie 12 sont connectés sensiblement de la même manière que sur la figure 4 De plus, l'émetteur du transistor 3 est connecté à la base d'un transistor 5, et l'émetteur du transistor 4 est connecté à la base d'un transistor 6 Les collecteurs des transistors 5 et 6 sont connectés à une ligne d'alimentation positive (ou borne positive de la source d'alimentation électrique 10) L'émetteur du transistor 5 est connecté à la base du transistor 2 et à une première borne d'une source de courant 16, dont l'autre borne est connectée à la ligne de terre (ou borne négative de la source d'alimentation électrique 10) L'émetteur du transistor 6 est connecté à la base du transistor 1 et à une borne d'une source de courant 15, dont l'autre borne est connectée à la ligne de terre. Dans l'amplificateur différentiel ainsi conçu, le signal d'entrée peut être représenté par l'équation ( 15) suivante: Vi = Vbe 3 + Vbe 5 + Vbe 2 + (I 1IO) R 7 (Vbel + Vbe 6 + Vbe 4) ( 15). Dans le cas o les transistors 5 et 6 ont des caractéris- tiques mutuellement égales, et o les sources de courant 15 et 16 présentent des courants d'intensités mutuellement égales, on établit l'équation ( 16) suivante: Vbe 5 = Vbe 6 ( 16). Si l'on néglige les courants de base des transistors 3, 4, 5 et 6, alors les courants de collecteur des transistors 1 et 3 sont égaux entre eux, et les courants de collecteur des transistors 2 et 4 sont également égaux entre eux Ainsi, on établit les équa- tions ( 17) et ( 18) suivantes: Vbel = Vbe 3 ( 17), Vbe 2 = Vbe 4 ( 18). En portant les équations ( 16), ( 17) et ( 18) dans l'équa- tion ( 15), on peut obtenir l'équation ( 19) suivante Vi = (I 1 I 0) R 7 ( 19). Cette équation ( 19) est identique à l'équation ( 7) Par conséquent, le signal de sortie Vout est produit sur la borne de sortie à partir de laquelle la distorsion qui est due à la non- linéarité des tensions base-émetteur Vbe des transistors a été éli- minée. Les tensions collecteur-base Vcbl et Vcb 2 des transistors 1 et 2 peuvent être représentées par les équations ( 20) et ( 21) suivantes Vcbl = Vr + Vi Vbe 3 (Vr Vbe 4 Vbe 6) = Vi Vbe 3 + Vbe 4 + Vbe 6 ( 20) Vcb 2 = Vr Vbe 4 (Vr + Vi Vbe 3 Vbe 5) =-Vi Vbe 4 + Vbe 3 + Vbe 5 ( 21). Dans le cas o le signal d'entrée Vi possède une grande amplitude, on peut considérer Vbe 3 et Vbe 4 comme étant sensiblement égaux entre eux Par conséquent, on établit les équations ( 22) et ( 23) suivantes: Vcb 1 Vi + Vbe 6 ( 22) Vcb 2 Vi + Vbe 5 ( 23). Comme on peut le voir dans les équations ( 22) et ( 23), même lorsque le signal d'entrée Vi atteint une grande amplitude, les tensions collecteur-base Vcbl et Vcb 2 ne deviennent pas néga- tives, à moins que la valeur de crête du signal d'entrée devienne supérieure aux tensions base-émetteur Vbe 5 et Vbe 6 Par conséquent, les transistors 1 et 2 ne sont pas saturés, et la distorsion est minimisée même lorsque le signal d'entrée possède une grande ampli- tude. Les transistors 5 et 6 et les sources de courant 15 et 16 forment des moyens de décalage de niveau L'intensité de courant I 3 de chacune des sources de courant 15 et 16 peut être plus petite que l'intensité IO O des sources de courant 13 et 14 Dans ce cas, il est possible de réduire l'erreur, par rapport à la valeur théorique, qui est due au fait que l'on a négligé les courants de base des transistors. La figure 2 représente un deuxième mode de réalisation de l'invention Le deuxième mode diffère du premier mode ci-dessus décrit sur les points suivants On ajoute des transistors 17 et 18 de telle manière que leurs bases et leurs émetteurs soient connec- tés respectivement aux bases et aux émetteurs des transistors 1 et 2 Le collecteur du transistor 1 est connecté via la résistance 8 à la ligne d'alimentation électrique (ou borne positive de la source d'alimentation électrique 1), et le collecteur du transistor 4 est connecté directement à la ligne d'alimentation électrique Le collecteur du transistor 17 est connecté au point de connexion de l'émetteur du transistor 3 et de la base du transistor 5 Le tran- sistor 17 forme, avec le transistor 1, un circuit miroir de courant, et le courant de collecteur du transistor 17 est égal à celui du transistor 1 Le collecteur du transistor 18 est connecté au point de connexion de l'émetteur du transistor 4 et de la base du transistor 6 Le transistor 18 forme avec le transistor 2 un circuit miroir de courant, et le courant de collecteur du transis- tor 18 est égal à celui du transistor 2 Le signal produit sur le point de connexion du transistor 1 et de la résistance 8 est appliqué à la borne de sortie Vout. Dans le cas o,dans l'amplificateur différentiel ainsi conçu, les courants de base des transistors sont négligés, alors les courants de collecteur des transistors 1 et 3 sont égaux entre eux, et, de la même façon, les courants de collecteur des transis- tors 2 et 4 sont égaux entre eux Par conséquent, les relations entre les tensions base-émetteur Vbel et Vbe 3 et entre les tensions base- émetteur Vbe 2 et Vbe 4 peuvent être respectivement représentées par les équations ( 24) et ( 25) suivantes: Vbel = Vbe 3 ( 24) Vbe 2 = Vbe 4 ( 25). Les équations ( 24) et ( 25) sont identiques aux équations ( 17) et ( 18) Par conséquent, de la même façon que dans le premier mode de réalisation représenté sur La figure 1, la tension base- émetteur correspondant à la composante non linéaire a été éliminée. La figure 3 est un schéma de circuit montrant un troisième mode de réalisation de l'invention Ce troisième mode possède la même disposition que le premier mode (figure 1), sauf que, au lieu de transistors NPN, on a employé des transistors PNP. L'amplificateur différentiel ainsi conçu présente un fonctionnement identique à celui de l'amplificateur différentiel de la figure 1, si bien qu'il procure les mêmes effets. L'amplificateur différentiel représenté sur la figure 2 peut être modifié par utilisation de transistors PNP à la place des transistors NPN L'amplificateur différentiel ainsi modifié fonctionne de la même manière et produit donc les mêmes effets. Comme décrit ci-dessus, dans l'amplificateur différentiel de l'invention, on élimine la non-linéarité des tensions base- émetteur Vbe des transistors correspondant aux composantes de distorsion de façon à réduire le facteur de distorsion, et, à l'aide des moyens de décalage de niveau, on empêche les transistors formant la paire différentielle d'être saturés, si bien qu'on augmente la gamme dynamique d'entrée Avec des montages à émetteur suiveur comme moyens de déca Lage de niveau, Lors de l'élimination de La non-Linéarité des tensions Vbe, on peut réduire Les courants de base formant Les composantes d'erreur; ainsi, on peut réduire Les composantes d'erreur d'autant, ce qui contribue à réduire o 5 encore Le facteur de distorsion. Bien entendu, L'homme de L'art sera en mesure d'imaginer, à partir des amplificateurs différentiels dont La description vient d'être donnée à titre simplement i L Lustratif et nu L Lement Limi- tatif, diverses autres variantes et modifications ne sortant pas du cadre de L'invention. REVENDICATIONS 1 Amplificateur différentiel, caractérisé en ce qu'il comprend: un élément de résistance ( 7); des premier et deuxième transistors ( 1, 2), dont les émetteurs sont connectés entre eux par l'intermédiaire dudit éLé- ment de résistance; un troisième transistor ( 3), à l'émetteur duquel est fourni un courant égal au courant de collecteur dudit premier tran- sistor; un quatrième transistor ( 4), à l'émetteur duquel est fourni un courant égal au courant de collecteur dudit deuxième transistor; un premier moyen de décalage de niveau ( 5, 16) servant à décaler le niveau d'un signal d'une valeur atteignant une valeur prédéterminée qui apparaît sur l'émetteur dudit troisième transis- tor, et à appliquer ledit signal de niveau ainsi décalé à la base dudit deuxième transistor; et un deuxième moyen de décalage de niveau ( 6, 15) servant à décaler le niveau d'un signal d'une valeur atteignant une valeur prédéterminée qui apparaît sur l'émetteur dudit quatrième transis- tor, et à appliquer ledit signal de niveau ainsi décalé à la base dudit premier transistor, o les bases desdits troisième et quatrième transistors sont employées comme bornes d'entrée, et o au moins un des collec- teurs desdits troisième et quatrième transistors est employé comme borne de sortie. 2 Amplificateur différentiel, caractérisé en ce qu'il comprend: un premier transistor ( 1), dont l'émetteur est connecté à une première source de courant ( 13); un deuxième transistor ( 2), dont l'émetteur est connecté à une deuxième source de courant ( 14); un premier élément de résistance ( 7) connecté entre les émetteurs desdits premier et deuxième transistors; un troisième transistor ( 3), dont l'émetteur est connecté au collecteur dudit premier transistor, et dont le collecteur est connecté à une source de tension (Vcc); un quatrième transistor ( 4), dont l'émetteur est connecté au collecteur dudit deuxième transistor, et dont le collecteur est connecté à la source de tension; un cinquième transistor ( 5), dont le collecteur est connecté à la source de tension, dont l'émetteur est connecté à une troisième source de courant ( 15) et à la base dudit deuxième tran- sistor, et dont la base est connecté à l'émetteur dudit troisième transistor; un sixième transistor ( 6), dont le collecteur est connecté à la source de tension (Vcc), dont l'émetteur est connecté à une quatrième source de courant ( 16) et à la base dudit premier transistor, et dont la base est connectée à l'émetteur dudit quatrième transistor; o les bases desdits troisième et quatrième transistors sont employées comme bornes d'entrée, et o un des collecteurs desdits troisième et quatrième transistors est connecté à la source de tension par l'intermédiaire d'un élément de résistance de charge ( 8) de façon à être employé comme borne de sortie. 3 Amplificateur différentiel, caractérisé en ce qu'il comprend: un élément de résistance ( 7); des premier et deuxième transistors ( 1, 2), dont les émetteurs sont connectés ensemble par l'intermédiaire dudit élément de résistance; un troisième transistor, à l'émetteur duquel est fourni un courant égal au courant de collecteur dudit premier transistor; un quatrième transistor, à l'émetteur duquel est fourni un courant égal au courant de collecteur dudit deuxième transis- tor; un premier moyen de décalage de niveau servant à décaler le niveau d'un signal d'une valeur atteignant une valeur prédéter- minée qui apparaît sur l'émetteur dudit troisième transistor, et à appliquer ledit signal de niveau ainsi décalé à la base dudit deuxième transistor; un deuxième moyen de décalage de niveau servant à décaler le niveau d'un signal d'une valeur atteignant une valeur prédéter- minée qui apparaît sur l'émetteur dudit quatrième transistor, et à appliquer ledit signal de niveau ainsi décalé à la base dudit premier transistor; un cinquième transistor ( 18), dont l'émetteur et la base sont connectés à l'émetteur et à la base dudit deuxième transistor de façon à former un circuit miroir de courant; et un sixième transistor ( 17), dont l'émetteur et la base sont connectés à l'émetteur et à la base dudit premier transistor de manière à former un circuit miroir de courant; o les bases desdits troisième et quatrième transistors ( 3, 4) sont employées comme bornes d'entrée, et o au moins un des collecteurs desdits premier et deuxième transistors est employé comme borne de sortie. 4 Amplificateur différentiel, caractérisé en ce qu'il comprend: un premier transistor ( 1), dont l'émetteur est connecté à une première source de courant, et dont le collecteur est connecté à une source de tension; un premier transistor miroir de courant ( 17), dont l'émetteur et la base sont connectés à l'émetteur et à la base dudit premier transistor de façon à former un circuit miroir de courant; un deuxième transistor ( 2), dont l'émetteur est connecté à une deuxième source de courant, et dont le collecteur est connecté à la source de tension; un deuxième transistor miroir de courant ( 18), dont l'émetteur et la base sont connectés à l'émetteur et à la base dudit deuxième transistor afin de former un circuit miroir de courant; un premier élément de résistance ( 7) connecté entre les émetteurs desdits premier et deuxième transistors; un troisième transistor ( 3), dont Le co L Lecteur est connecté à La source de tension, et dont L'émetteur est connecté au co L Lecteur dudit premier transistor miroir de courant ( 17); un quatrième transistor ( 4), dont Le co L Lecteur est connecté à La source de tension, et dont L'émetteur est connecté au co L Lecteur dudit deuxième transistor miroir de courant ( 18); un cinquième transistor ( 5) dont Le co L Lecteur est connecté à La source de tension, dont L'émetteur est connecté à une troisième source de courant ( 15) et aux bases desdits deuxième transistor et deuxième transistor miroir de courant, et dont La base est connectée à L'émetteur dudit troisième transistor; et un sixième transistor ( 6), dont Le co L Lecteurest connecté à une source de tension ( 10), dont L'émetteur est connecté à une quatrième source de courant ( 16) et aux bases desdits premier transistor et premier transistor miroir de courant, et dont La base est connectée à L'émetteur dudit quatrième transistor; o Les bases desdits troisième et quatrième transistors sont employées comme bornes d'entrée, et o un des co L Lecteurs desdits premier et deuxième transistors est connecté à La source de tension par L'intermédiaire d'un éLément de résistance de charge de façon à être emp Loyé comme borne de sortie.