FR 2674373 A1 19920925 FR 9106512 A 19910530 DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS ET PROCEDE POUR FABRIQUER CELUI-CI La présente invention est relative à un dispositif à semiconducteurs et au procédé pour fabriquer celui-ci, et, plus particulièrement, à un dispositif de mémoire à semiconducteurs et au procédé pour fabriquer celui-ci, o la concentration d'impuretés des régions de sources et de drains de transistors dans un ensemble de cellules est inférieure à celle existant dans un circuit périphérique. Le dispositif de mémoire à semiconducteurs est constitué d'une zone à ensemble de cellules dans laquelle des cellules DRAM (mémoire vive dynamique) sont disposées sous forme de matrice, chacune d'elles comprenant un transistor, d'un condensateur, d'une ligne de mots reliée à une ligne de bits, et d'une zone à circuit périphérique pour stocker et transmettre des données et qui commande l'ensemble de cellules. Dans les dispositifs de mémoire à semiconducteurs, la miniaturisation des cellules individuelles pour accroître la mémoire, la commutation rapide pour transmettre et stocker plus rapidement les données, et la lecture et l'écriture précises de données dans l'ensemble de cellules font toutes actuellement l'objet de nombreuses études. La Fig 1 représente une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués selon le procédé classique et est dessinée pour montrer la limite entre la zone à ensemble de cellules et la zone à circuit périphérique constituant un dispositif de mémoire à semiconducteurs, vérifiant de ce fait la variation de fiabilité du dispositif de mémoire d'après la variation des caractéristiques des transistors constituant les deux régions. Sur ce dessin, une zone à ensemble de cellules DRAM est constituée par un transistor ayant en commun une région de drain dans une région active définie par une pellicule 12 d'oxyde de champ et ayant une région de source et une électrode de grille, et par un condensateur au contact de la région de source du transistor et ayant une électrode de mémoire, une pellicule de diélectrique et une anode Les transistors constituant le circuit périphérique sont disposés sur le pourtour de l'ensemble de cellules. Globalement, la région à diffusion d'impuretés d'un transistor est réalisée en formant une électrode de grille sur le substrat, puis en dopant une impureté en se servant de l'électrode de grille comme d'un masque. Lorsqu'on utilise un transistor miniaturisé pour fabriquer un dispositif de mémoire efficace à forte intégration, le courant fourni est constant quelle que soit la miniaturisation, ce qui renforce l'intensité du champ électrique à l'intérieur du transistor En particulier, dans la région à pincement proche du drain, le champ électrique devient plus puissant, si bien que des porteurs excités sont produits dans la région par le puissant champ électrique Le champ électrique provoque une accélération des porteurs excités qui sont injectés dans la pellicule d'oxyde de grille. Autrement, les porteurs excités acquièrent une énergie qui leur fait franchir la largeur de bande interdite du silicium du substrat, si bien que de nouvelles paires électron-trou sont produites en fonction de l'ionisation par impact, une partie des électrons nouvellement produits étant injectés dans la pellicule d'oxyde de grille selon la force du champ électrique du drain et une partie pénétrant dans le substrat pour constituer le courant de substrat. Si un porteur excité est injecté dans la pellicule d'oxyde de grille, un nouvel état interfacial est créé entre le substrat et la pellicule d'oxyde, au point de modifier la tension de seuil ou de dégrader la transconductance Si une partie des trous pénètrent dans le substrat, la tension du substrat augmente et provoque une décharge disruptive bipolaire parasite, ce qui nuit à la tension de maintien de la région de drain et empêche donc la caractéristique de mémoire. Afin de réduire l'effet des porteurs excités dû à un champ électrique puissant comme décrit ci-dessus, un transistor est fabriqué pour avoir une double région à diffusion d'impureté en dopant sur une faible épaisseur dans le substrat une impureté peu concentrée, l'électrode de grille servant de masque, puis en formant un séparateur sur la paroi latérale de l'électrode de grille, et en dopant à nouveau une impureté très concentrée en utilisant le séparateur comme masque Dans cette structure appelée structure LDD (drain légèrement dopé), une région à diffusion d'impureté peu concentrée est formée près de l'électrode de grille et dans la région de drain, ce qui contrarie l'effet des porteurs excités en y affaiblissant le champ électrique Globalement, dans la structure LDD, une région 100 à diffusion d'impureté est tout d'abord formée sur une faible épaisseur par dopage au phosphore en utilisant l'électrode de grille comme masque, puis, successivement, une seconde région 200 à diffusion d'impureté très concentrée est formée sur une grande épaisseur en disposant un séparateur 18 a sur la paroi latérale de l'électrode 14 de grille, puis par un dopage à l'arsenic en utilisant le séparateur comme masque. La zone à ensemble de cellules et la zone à circuit périphérique du dispositif à semiconducteurs classique utilisant la structure LDD peut améliorer la capacité d'excitation de courant par les effets précités, mais un processus de diffusion d'impureté effectué en deux temps crée un courant de fuite dans les cellules de mémoire de la zone à ensemble de cellules, ce qui engendre un phénomène d'inversion de données et nuit à la caractéristique de rafraîchissement des cellules de mémoire En effet, le substrat semiconducteur lui-même comporte d'infimes défauts résultant du procédé d'application et de gravure d'une pellicule d'oxyde sur un substrat sur lequel a été formé une électrode de grille, afin de former la seconde région à diffusion d'impureté, ou du procédé de dopage avec une impureté très concentrée Les défauts deviennent un facteur de courant de fuite dans le substrat, ce qui entraîne l'inversion des données stockées dans le condensateur. La présente invention vise à réaliser un dispositif de mémoire à semiconducteurs dans lequel la concentration de diffusion d'impureté d'un transistor présent dans un ensemble de cellules est inférieure à la concentration de diffusion dans un circuit périphérique, pour réaliser un dispositif de mémoire très fiable qui améliore les conditions du dispositif de mémoire à semiconducteurs selon la technique antérieure décrite plus haut. La présente invention vise également à réaliser un procédé de fabrication permettant de fabriquer le dispositif de mémoire à semiconducteurs. Pour réaliser le premier objectif de la présente invention, le dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique est caractérisé en ce que les régions de sources et de drains à diffusion d'impureté des transistors constituant l'ensemble de cellules ont une concentration d'impureté inférieure à celle des régions de sources et de drains à diffusion d'impureté des transistors constituant le circuit périphérique. Pour réaliser l'autre objectif de la présente invention, dans le dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique, les transistors constituant l'ensemble de cellules et le circuit périphérique sont fabriqués par les étapes de: formation d'une pellicule d'oxyde d'excitation sur un premier substrat semiconducteur du type conducteur; stratification et gravure d'une pellicule d'oxyde de grille et d'une première couche conductrice sur toute la surface du substrat semiconducteur pour former une électrode de grille; dopage, avec une seconde impureté de type conducteur, de toute la surface du substrat semiconducteur, sur laquelle a été formée une électrode de grille, pour former une première région à diffusion d'impureté; formation d'un matériau de séparation sur toute la surface du substrat sur laquelle a déjà été formée la première région à diffusion d'impureté; application d'une résine photosensible sur toute la surface et élimination de la résine photosensible de la zone à circuit périphérique par un procédé photolithographique; gravure par anisotropie du matériau formant séparateur pour former un séparateur sur la paroi latérale de l'électrode de grille du transistor disposé dans la zone à circuit périphérique, et élimination du reste de résine photosensible; et dopage par une seconde impureté de type conducteur en utilisant le séparateur comme masque pour former une seconde région à diffusion d'impureté. Les objectifs précités et d'autres avantages de la présente invention apparaîtront plus clairement dans la description des formes préférées de réalisation de la présente invention, en référence aux dessins annexés, sur lesquels: la Fig 1 est une vue en coupe d'un -ensemble de cellules et d'un circuit périphérique fabriqués par un procédé classique; la Fig 2 est une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués par une forme de réalisation de la présente invention; les figures 3 A à 3 D sont des vues en coupe représentant les étapes de fabrication d'un ensemble de cellules et d'un circuit périphérique par une forme de réalisation de la présente invention; la Fig 4 est une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués par une autre forme de réalisation de la présente invention; et la Fig 5 est une vue en coupe d'un ensemble de cellules et d'un circuit périphérique fabriqués par encore une autre forme de réalisation de la présente invention. La Fig 2 est une vue en coupe représentant un dispositif de mémoire à semiconducteur selon la présente invention. Dans une zone à ensemble de cellules est disposée une cellule DRAM qui a deux transistors possédant en commun une région de drain dans une région active définie par une pellicule 12 d'oxyde de champ et possédant des régions de sources et des électrodes de grilles respectives, et deux condensateurs dont chacun est au contact de la région de source du transistor et est constitué par une électrode de mémoire, une pellicule de diélectrique et une anode Sur le pourtour de la zone à ensemble de cellules sont disposés des transistors constituant un-circuit périphérique Dans ce cas, les régions de sources et de drains à diffusion d'impureté des transistors présents dans la zone à ensemble de cellules ont une concentration d'impureté inférieure à celle des régions de sources et de drains à diffusion d'impureté des transistors présents dans la zone à circuit périphérique. Les figures 3 A à 3 D sont des vues en coupe représentant les étapes du procédé de fabrication d'un dispositif de mémoire à semiconducteurs selon la présente invention. Tout d'abord, la Fig 3 A représente le procédé pour former des électrodes de grilles 14 et des premières régions 100 à diffusion d'impureté sur un substrat semiconducteur 10 Une pellicule 12 d'oxyde de champ est formée sur le substrat semiconducteur 10 de type -p pour séparer le substrat semiconducteur en régions active et inactive Ensuite, une fine pellicule 13 d'oxyde de grille et une couche de silicium polycristallin servant à former l'électrode de grille sont stratifiées sur toute la surface Successivement, une résine photosensible est appliquée sur toute la surface de la couche de silicium polycristallin, et un motif de masquage 16 pour former une électrode est réalisé par une exposition et une gravure On termine les électrodes de grilles 14 par une gravure par anisotropie de la couche de silicium polycristallin et de la pellicule d'oxyde de grille en utilisant le motif de masquage 16 comme masque Successivement, une impureté de type N telle que du phosphore est diffusée sur toute la surface du substrat en utilisant l'électrode de grille comme masque, en formant de ce fait sur les régions de source et de drain de chaque transistor la première région auto-alignée à diffusion d'impureté Dans ce cas, la concentration d'impureté de la première région à diffusion d'impureté a une valeur faible appropriée, par exemple inférieure à 1018/cm 3. La Fig 3 B représente un procédé pour former des séparateurs sur les parois latérales des électrodes de grilles Un matériau de séparation 18, de nature conductrice ou isolante, est accumulé sur une épaisseur d'environ 1 700 A sur le substrat semiconducteur sur lequel a été auto-alignée la première région 100 à diffusion d'impureté, et une résine photosensible est appliquée sur toute la surface du matériau Successivement, la résine photosensible appliquée uniquement sur la zone à circuit périphérique est éliminée par un procédé de photolithographie pour former un motif 20 en résine photosensible, de façon que le matériau de séparation 18 formé sur la zone à circuit périphérique soit découvert Le matériau de séparation découvert est gravé par anisotropie pour laisser des parties résiduelles sur les parois latérales des électrodes de grilles 14, et les séparateurs 18 a sont ainsi réalisés. La Fig 3 C représente un procédé pour former une seconde région 200 à diffusion d'impureté sur la zone à circuit périphérique Avant ou après l'élimination du motif en résine photosensible, on effectue un dopage avec une impureté de type N telle que de l'arsenic à une forte concentration, supérieure à 1020/cm 3, pour obtenir la diffusion de l'impureté à forte concentration sur la première région à diffusion d'impureté formée sur la zone à circuit périphérique, en formant de ce fait la seconde région 200 à diffusion d'impureté L'impureté est auto- alignée par les séparateurs 18 a formée sur les parois latérales des électrodes de grilles. Ainsi, dans la zone à circuit périphérique, la première région à diffusion d'impureté à faible concentration utilisant l'électrode de grille comme masque, et la seconde région à diffusion d'impureté utilisant le séparateur 18 a comme masque, sont formées sur une région à diffusion d'impureté, à savoir les régions de source et de drain En revanche, dans une zone à ensemble de cellules, seule la première région à diffusion d'impureté à faible concentration est formée en utilisant l'électrode de grille comme masque, si bien que l'étape de gravure par anisotropie pour former le séparateur et l'étape de dopage en impureté à forte concentration pour former la seconde région à diffusion d'impureté sont supprimées toutes les deux Comme l'endommagement de la région à diffusion d'impureté de l'ensemble de cellules dû aux deux étapes supplémentaires, à savoir le procédé de gravure et le procédé de dopage, sont évités, les défauts du réseau cristallin dans la région à diffusion d'impureté, c'est-à- dire les régions de source et de drain, provoqués pendant les deux étapes, sont réduits Généralement, l'apparition de défauts de réseau dans la région à diffusion d'impureté génère un courant de fuite Dans une cellule DRAM, si un courant de fuite est produit dans la région de source d'un transistor à cause de défauts du réseau cristallin, les données stockées dans le condensateur situé au contact de la région de source peuvent être inversées En outre, la caractéristique de rafraîchissement du dispositif est dégradée. La Fig 3 D représente un procédé pour terminer la zone à ensemble de cellules et la zone à circuit périphérique. Après l'isolation de tout le substrat, effectuée en réalisant une pellicule isolante formant une couche intermédiaire sur toute la surface du substrat dans lequel a été formée la seconde région 200 à diffusion d'impureté, un procédé global est mis en oeuvre pour disposer sous forme de matrice les cellules DRAM de la zone à ensemble de cellules Plus précisément, un trou de contact est fermé sur la zone à ensemble de cellules pour former des condensateurs Ci -et C 2, comprenant chacun une électrode de mémoire 30, une pellicule 32 de diélectrique et une anode, puis une pellicule isolante est appliquée sur toute la surface du substrat sur lequel ont été formés les condensateurs. Successivement, la pellicule isolante formée sur la région de drain du transistor est éliminée afin de percer un trou de contact pour former une ligne 40 de bits, et un matériau conducteur est déposé pour former une ligne 40 de bits, et, pour l'essentiel, termine la zone à ensemble de cellules dans laquelle les cellules DRAM sont disposées sous forme de matrice On termine la zone à circuit périphérique en éliminant la pellicule isolante formant une couche intermédiaire constituée sur la région à diffusion d'impureté du transistor, en déposant le matériau conducteur et en modelant le matériau conducteur pour former une électrode 50. Ainsi, dans la zone à circuit périphérique comme la première région à diffusion d'impureté à faible concentration et la seconde région à diffusion d'impureté à forte concentration forment une seule région à diffusion d'impureté, la résistance entre la source et drain, qui était plus forte en raison d'un effet de porteur excité, est maintenant réduite, ce qui améliore la capacité d'excitation de courant du transistor D'autre part, dans la zone à ensemble de cellules, comme seule la première région à diffusion d'impureté est réalisée, on évite le courant de fuite, ce qui résout les problèmes classiques d'inversion de données et de dégradation des caractéristiques de rafraîchissement, pour constituer un dispositif de mémoire à semiconducteurs très fiable. La Fig 4 représente une vue en coupe d'une dispositif de mémoire à semiconducteurs fabriqué par une autre forme de réalisation de la présente invention Dans la région à diffusion d'impureté de la zone à circuit périphérique ayant une première et une seconde régions à diffusion d'impureté, la seconde région à diffusion d'impureté est plus épaisse que la première région à diffusion d'impureté, si bien qu'une partie de la seconde région à diffusion d'impureté est incluse dans la première région à diffusion d'impureté Dans la forme de réalisation précédente représentée sur les figures 3 A à 3 D, la seconde région à il 2674373 diffusion d'impureté est complètement englobée par la première région à diffusion d'impureté. La fig 5 représente une vue en coupe d'un dispositif de mémoire à semiconducteurs fabriqué selon encore un autre mode de réalisation Dans les régions de sources et de drains à diffusion d'impureté de la zone à ensemble de cellules, seule la première région à diffusion d'impureté à faible concentration est formée, puis des trous de contact sont formés pour relier l'électrode de mémoire et la ligne de bits, avec la première région à diffusion d'impureté 100, et les troisième et quatrième région à diffusion d'impureté 300 et 400 sont formées dans la première région à diffusion d'impureté 100 à travers les trous de contact de façon à être auto-alignées avec les trous de contact Les secondes régions à diffusion d'impureté de concentration élevée sont formées en plus, des -premières régions à diffusion d'impureté de faible concentration dans les régions à diffusion d'impureté de source et de drains de la zone à circuit périphérique En conséquence le dispositif selon ce mode de réalisation présente des caractéristiques améliorées de contact entre les régions à diffusion d'impureté et l'électrode de mémoire et la ligne de bits. Il est évident que la présente invention ne se limite pas à ces formes de réalisation, et que des variantes peuvent être apportées par les spécialistes de la technique sans s'écarter du principe de l'invention. Revendications 1 Dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique, caractérisé en ce que les régions de sources et de drains à diffusion d'impureté de transistors constituant ledit ensemble de cellules ont une concentration d'impureté inférieure à celle de régions de sources et de drains à diffusion d'impureté de transistors constituant ledit circuit périphérique. 2 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que la région à diffusion d'impureté d'un transistor appartenant audit ensemble de cellules est formée d'une seule couche. 3 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que la région à diffusion d'impureté d'un transistor appartenant audit ensemble de cellules est composée de plusieurs couches. 4 Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que ladite région multicouche consiste en une région mince de diffusion d'impureté auto-alignée avec une électrode de grille, et une région épaisse de diffusion d'impureté qui est auto- alignée avec un trou de contact. Dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que la région à diffusion d'impureté d'un transistor constituant ledit circuit périphérique est composée de plusieurs couches. 6 Dispositif de mémoire à semiconducteurs selon la revendication 5, caractérisé en ce que ladite région multicouche consiste en une première région ( 100) à diffusion d'impureté faiblement concentrée qui est auto- alignée avec une électrode de grille ( 14), et une seconde région ( 200) de diffusion d'impureté fortement concentrée qui est auto-alignée avec un séparateur ( 18 a) formé sur les parois latérales de l'électrode de grille. 7 Dispositif de mémoire à semiconducteur selon la revendication 6, caractérisé en ce que ladite première région ( 100) à diffusion d'impureté englobe entièrement ladite seconde région ( 200) à diffusion d'impureté ou contient partiellement ladite seconde région à diffusion d'impureté. 8 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs ayant un ensemble de cellules et un circuit périphérique, caractérisé en ce qu'il comprend les étapes de: formation d'une pellicule ( 12) d'oxyde de champ sur un premier substrat semiconducteurs ( 10) de type conducteur; stratification et gravure d'une pellicule d'oxyde de grille et d'une première couche conductrice sur toute la surface dudit substrat semiconducteur ( 10), en réalisant de ce fait une électrode de grille ( 14); dopage, avec une seconde impureté de type conducteur, de toute la surface du substrat semiconducteur ( 10) sur laquelle a été formée ladite électrode de grille ( 14), en réalisant de ce fait une première région ( 100) à diffusion d'impureté; formation d'un matériau de séparation, sur toute la surface sur laquelle a été formée ladite première région ( 100) à diffusion d'impureté; application d'une résine photosensible sur toute la surface et élimination de la résine photosensible de la zone à circuit périphérique par un procédé de photolithographie; élimination dudit matériau de formation de séparateur par gravure anisotrope pour former un séparateur ( 18 a) sur les parois latérales de l'électrode de grille ( 14) d'un transistor disposé dans ledit circuit périphérique, puis élimination du reste de résine photosensible; et dopage avec une seconde impureté de type conducteur en utilisant ledit séparateur ( 18 a) comme un masque, en formant de ce fait une seconde région ( 200) -de diffusion d'impureté. 9 Procédé pour fabriquer une dispositif de mémoire à semiconducteur selon la revendication 8, caractérisé en ce que la première impureté de type conducteur est une impureté de type p, et la seconde impureté de type conducteur est une impureté de type n. Dispositif de mémoire à semiconducteur selon la revendication 8, caractérisé en ce que ladite seconde région ( 200) de diffusion d'impureté a une concentration d'impureté supérieure à celle de ladite première région ( 100) de diffusion d'impureté. 11 Procédé pour fabriquer un dispositif de mémoire à semiconducteur selon la revendication 10, caractérisé en ce que la concentration d'impureté de ladite première région ( 100) de diffusion d'impureté est de 1017 à 1018/cm 3, et la concentration d'impureté de ladite seconde région ( 200) de diffusion d'impureté est de 1020 à 1021/cm 3. 12 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 10, caractérisé en ce que ladite première région ( 100) de diffusion d'impureté est réalisée en injectant 1,6 E 12 ions/cm 2 @ 80 Ke V et ladite seconde région ( 200) de diffusion d'impureté est réalisée en injectant 5,OE 15 ions/cm 2 @ 60 Ke V. 13 Procédé pour fabriquer un dispositif de mémoire à semiconducteur selon la revendication 10, caractérisé en ce que ladite seconde région ( 200) de diffusion d'impureté est réalisée par diffusion d'ions As, et ladite première région ( 100) de diffusion d'impureté est réalisée par diffusion d'ions P -. 14 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que ledit matériau séparateur est une pellicule d'oxyde. Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que l'épaisseur dudit matériau séparateur est d'environ 1 700 . 16 Procédé pour fabriquer une dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que ladite seconde région ( 200) à diffusion d'impureté est plus mince que ladite première région ( 100) à diffusion d'impureté. 17 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 8, caractérisé en ce que ladite seconde région ( 200) de diffusion d'impureté est plus épaisse que ladite première région ( 100) de diffusion d'impureté. 18 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs, dans lequel la concentration d'impureté de la région à diffusion d'impureté d'une zone à ensemble de cellules est inférieure à celle de la zone à circuit périphérique, caractérisé en ce que la région à diffusion d'impureté d'un transistor appartenant à ladite zone à ensemble de cellules est terminée en perçant un trou de contact pour le contact de l'électrode de mémoire sur un substrat semiconducteur ( 10), o la première région ( 100) de diffusion d'impureté a été formée par dopage avec une impureté en utilisant l'électrode de grille ( 14) dudit transistor comme masque, en formant une troisième région ( 300) de diffusion d'impureté, en formant un condensateur par un procédé ultérieur, et en formant une quatrième région ( 400) de diffusion d'impureté. 19 Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 18, caractérisé en ce que le même type d'impureté est utilisé pour doper lesdites troisième et quatrième régions ( 300, 400) de diffusion d'impureté. Procédé pour fabriquer un dispositif de mémoire à semiconducteurs selon la revendication 18, caractérisé en ce que lesdites troisième et quatrième régions ( 300, 400) à diffusion d'impureté sont plus épaisses que ladite première région ( 100) à diffusion d'impureté. 21 Dispositif de mémoire à semiconducteurs, dans lequel la concentration d'impureté de la région de diffusion d'impureté est plus grande dans la zone à circuit périphérique que dans la zone à ensemble de cellules, caractérisé en ce que la région de diffusion d'impureté d'un transistor appartenant audit ensemble de cellules est terminée en perçant un trou de contact pour le contact de la ligne de bits sur un substrat semiconducteur, sur lequel a été formée une première région ( 100) de diffusion d'impureté, par dopage avec une impureté, en utilisant l'électrode de grille ( 14) dudit transistor comme masque, en formant une quatrième région ( 400) de diffusion d'impureté, en terminant une ligne de bits par un procédé ultérieur, en perçant un trou de contact pour le contact de l'électrode de mémoire, et en formant une troisième région ( 300) de diffusion d'impureté.