FR 2677514 A1 19921211 FR 9106936 A 19910607 -1- Procédé de filtrage numérique haut débit et dispositif de mise en oeuvre de ce procédé. L'invention concerne un procédé de filtrage numérique haut-débit et un dispositif de mise en oeuvre de ce procédé. L'invention a pour objet de réaliser un dispositif de filtrage numérique paramétrable et modulaire, adapté à une implantation dans des circuits de conception à la demande, par exemple de type "ASIC" (Circuit Intégré à Application Spécifique), sur une largeur de bande d'entrée de plusieurs mégahertz (par exemple 6 M Hz) avec une caractéristique de filtrage performante Ce dispositif doit être programmable en nature (passe-bas, passe-haut, passe-bande, coupe-bande ou multi-bandes), en bande passante, en bande de transition et en fréquence centrale De plus ce dispositif doit satisfaire aux exigences du domaine spatial relatives notamment à la15 fiabilité; l'optimisation de la consommation; l'encombrement; la sensibilité aux radiations. Pour réaliser un tel dispositif deux approches sont envisageables: On peut d'une part utiliser un banc de filtres élémentaires, dans lequel on décompose la bande d'entrée en sous-bandes élémentaires et dans lequel on ne recombine que les sous bandes appartenant à la bande du filtre à réaliser Les filtres élémentaires isolant les sous-bandes sont alors figés; la programmabilité étant assurée par le choix des sous-bandes à recombiner Ces filtres élémentaires ont des25 spécifications de gabarit et de stabilité assez tendues: deux implantations sont envisageables: une qui utilise des filtres de type "OAS" (Ondes acoustiques de surface); l'autre qui utilise des filtres numériques Mais une telle architecture "banc de filtres" n'est entièrement satifaisante que pour des applications particulières,30 puisque la programmation de la fréquence et de la bande du filtre réalisé ne peut se faire qu'avec un pas égal à la largeur d'une sous- bande De plus, de grandes précautions doivent être apportées à la réalisation des filtres élémentaires: leur stabilité en fréquence et leur gabarit devant permettre d'assurer la continuité d'amplitude35 et de phase à la frontière des sous-bandes de manière à pouvoir -2- effectuer la recombinaison finale dans les meilleures conditions En outre la résolution en fréquence est limitée par le nombre de filtres élémentaires. On peut, d'autre part, considérer un filtre à gabarit programmable. Il existe deux types principaux de tels filtres programmables: les filtres à capacités commutées et les filtres numériques, qui, dans les deux cas, peuvent être réalisés avec des composants " 1 VLSI" ("Very large scale integration") disponibles sur le marché Les filtres à capacités commutées ne peuvent traiter que des signaux de fréquences inférieures à quelques dizaines de kilohertz En ce qui concerne les filtres numériques à gabarit variable, les composants de type "^VLSI" existant sur le marché sont en limite de la plage de fréquences recherchée De plus, étant d'un emploi général, ils sont sur- dimensionnés dans la plupart des applications: en particulier en ce qui concerne la taille des mots numériques traités, ce qui entratne un sur-coût de consommation préjudiciable à une application spatiale. Ces filtres numériques en "VLSI" intègrent un grand nombre de multiplieurs-accumulateurs qui sont eux-mêmes des fonctions complexes dont le bilan de fiabilité est critique; l'architecture ne prévoyant pas de redondance interne, le résultat de fiabilité doit être amélioré par l'ajout de composants supplémentaires qui viennent dégrader le bilan de consommation du filtre Par ailleurs chaque nouveau type de composant nécessite une qualification individuelle pour une application spatiale. Aucun composant connu n'étant susceptible de résoudre le problème posé, l'invention a pour objet de proposer une solution permettant de pallier les inconvénients énumérés ci-dessus Elle concerne en effet, un procédé de filtrage haut débit dans lequel chaque échantillon de sortie est obtenu en pondérant N échantillons d'entrée à l'aide de N coefficients ki, caractérisé en ce que chaque coefficient ki est décomposé en un jeu de coordonnées ki = (ai, bi, ci, di,), dans lequel chacune des coordonnées correspond à p bits de ce coefficient ki; en ce qu'un prétraitement, commun à tous les coefficients, est effectué sur chaque échantillon d'entrée (xi); et en ce qu'une pondération-accumulation est effectuée sur les signaux sortant du -3- prétraitement pour chaque coefficient. Elle propose également un dispositif de filtrage permettant de mettre en oeuvre ce procédé, ce dispositif étant caractérisé en ce qu'il comprend un bloc de prétraitement commun permettant de calculer5 systématiquement les 2 P produits du signal d'entrée xi par des entiers allant de O à 2 P-l; et N blocs de pondération-accumulation en série; Chaque bloc de pondération-accumulation effectue la somme de plusieurs sorties du bloc de prétraitement, pondération; (ces sorties sont choisies en fonction de la valeur des coordonnées du coefficient,10 chaque sortie est décalée de p bits avant sommation) et l'accumule à la somme pondérée des coefficients précédents (accumulation). Dans une réalisation avantageuse ce dispositif comprend un ou plusieurs circuits identiques en technologie "ASIC" ("Application Specific Integration Circuit")15 Un tel dispositif présente de nombreux avantages, et notamment une vitesse de fonctionnement: l'usage d'une structure pipe-line permet, en effet, d'obtenir une vitesse de fonctionnement supérieure à celle des composants existants dans le commerce;. Une optimisation de la taille de silicium: la capacité d'adaptation de l'architecture au besoin de l'utilisateur dans une implantation de type "ASIC" permet d'optimiser la consommation et l'encombrement: la taille d'un circuit de type "ASIC" étant réduite au strict nécessaire pour réaliser la fonction désirée De plus la même quantité de silicium est utilisée, avec la même efficacité, pour réaliser différentes bandes de filtrage tout en conservant les caractéristiques d'ondulation, d'atténuation et de raideur des transitions du filtre;. Une réutilisation d'un même concept et une adaptabilité au besoin: l'implantation en technologie "ASIC" de l'architecture proposée permet d'adapter le choix de la technologie aux besoins de l'utilisateur: technologie bipolaire pour augmenter la bande maximale de filtrage; technologie "durcie" aux radiations pour les applications spatiales; technologie CMOS pour une faible consommation; une amélioration des performances fréquentielles du filtre qui -4- peut suivre l'évolution des technologies; Une structure modulaire utilisant des circuits "ASIC" identiques: ce qui a pour conséquence: de permettre d'améliorer le bilan de fiabilité par l'adjonction de cellules de filtrage supplémentaires Tous les circuits "ASIC" étant reprogrammables et identiques; il est donc possible de remplacer n'importe lequel d'entre eux en décalant la programmation de la chaîne de filtrage et en utilisant un des circuits de redondance. de permettre une réduction de coût par le développement d'un seul circuit "ASIC". une qualification spatiale: l'utilisation du filtre dans le domaine spatial passe ici par la qualification d'une technologie "ASIC", ce qui offre des perspectives d'utilisation autres que la qualification d'un composant commercial spécifique au filtrage numérique. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre, à titre d'exemple non limitatif, en référence aux figures annexées sur lesquelles: la figure 1 illustre une architecture de filtrage numérique connue; la figure 2 illustre le dispositif de l'invention; la figure 3 illustre une courbe de réponse d'une réalisation du dispositif de l'invention. Le dispositif de filtrage de l'invention est de type filtre numérique "RIF" (à Réponse Impulsionnelle Finie), tel que représenté sur la figure 1, o chaque échantillon de sortie (sn) est obtenu en pondérant les N derniers échantillons d'entrée (xi) par un jeu de N coefficients (ki) définissant le filtre; en utilisant des bascules 10 i=N-l synchronisées par une horloge H On a ainsi: sn = i E ki xn-i La structure d'implantation adaptée à l'algorithme de traitement est dite "Structure transposée": la mémorisation des N échantillons d'entrée étant faite après pondération. Pour utiliser un circuit de type "ASIC", l'algorithme de filtrage doit donc être implanté en utilisant les possibilités des -5- bibliothèques des fondeurs et en minimisant le nombre de portes dans ce circuit Dans cet esprit les multiplications sont éliminées du traitement et décomposées en opérations élémentaires simples: En effet soit la fonction multiplication n'existe pas chez tous les fondeurs soit la taille des mots n'est pas adaptée au besoin Cette décomposition permet, en outre, la réutilisation de certaines opérations élémentaires communes à différents produits (réduction du nombre de portes). Le principe de la décomposition de la multiplication par un coefficient ki est tel que chaque coefficient est décomposé en un jeu de coordonnées: ki =(ai, bi, ci, di,), dans lequel chacune des coordonnées correspond à p bits du coefficient ki Ainsi à des coefficients ki codés sur 12 bits pour réaliser le dispositif de filtrage correspondent 12/p coordonnées Pour un nombre N de coefficients, on obtient donc Nx 12/p coordonnées, qui peuvent prendre toutes les valeurs comprises entre O et 2 -1. Dans le dispositif de l'invention tel que représenté sur la figure 2, un pré-traitement ( 20) est effectué, dans chaque circuit ^ASIC" 22, sur chaque échantillon (xn): Il consiste à calculer systématiquement les 2 P produits du signal d'entrée xn par des entiers allant de O à 2 P-1. En pratique on se limite à p égal à 3 ou 4; ainsi les produits calculés sont utilisés presque surement par une des Nx 12/p coordonnées ( 2 P " 12 N/P). Le calcul des 2 P produits élémentaires s'obtient facilement pour les faibles valeurs de p, par décalages et additions relatives à la représentation binaire de l'échantillon d'entrée La succession des calculs de ces produits est établie par un "arbre des calculs" qui optimise leur réutilisation (décalages-additions).30 Un bloc 20 de pré-traitement commun à tous les produits est, donc, suivi de N blocs 21 de pondération accumulation Chacun de ces blocs 21 effectue simplement la sommation des 12/p sorties du bloc 20 de pré-traitement puis les accumule au résultat du bloc 21 précédent. Ces sorties sont choisies en fonction de la valeur des coordonnées du coefficient considéré; chaque sortie étant décalée de p bits par -6- rapport à la précédente avant sommation. La programmation du dispositif de l'invention modifie le choix des sorties du bloc 20 de prétraitement par chargement de nouvelles valeurs de coordonnées dans le circuit "ASIC", lors de l'envoi d'un signal de télécommande Le nombre de sorties du bloc de pré-traitement utilisées est un paramètre de dimensionnement du circuit "ASIC", il croit avec le nombre de bits des coefficients. Dans le dispositif de l'invention on intègre, donc, dans un circuit "ASIC" un seul bloc de prétraitement 20 et autant de blocs de pondération 21 que possible Plus la taille du circuit "ASIC" est importante, plus le prétraitement est rentabilisé car partagé entre un grand nombre de coefficients Tous les circuits "ASIC" utilisés dans la réalisation du dispositif de l'invention sont identiques. Une réalisation en technologie CMOS-SOS, bien adaptée aux contraintes spatiales en matière de radiations, a été effectuée Dans un circuit 7000 portes il a été possible d'intégrer un bloc de prétraitement et trois blocs de pondération-accumulation pour des coefficients codés sur 12 bits et un signal d'entrée sur 8 bits. L'efficacité de l'algorithme est démontrée puisqu'il permet d'intégrer dans un composant l'équivalent de trois circuits "VLSI" (réalisant la multiplication-accumulation). L'utilisation de 40 circuits "ASIC" identiques permet par exemple de réaliser toutes les bandes de filtrage comprises entre 400 K Hz et 5.6 M Hz, avec des caractéristiques identiques d'ondulation ( 0,35 d B) d'atténuation ( 40 d B) et de raideur de transitions ( 200 K Hz) Ainsi la courbe, représentée sur la figure 3, correspond à une réponse en fréquence pour une bande de 5,6 M Hz en utilisant 120 coefficients ki. il est bien entendu que la présente invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et que l'on pourra remplacer ses éléments constitutifs par des éléments équivalents sans, pour autant, sortir du cadre de l'invention. Ainsi: La bande maximale de filtrage étant limitée par le choix de la technologie du circuit "ASIC", il est possible d'utiliser le même schéma électrique dans une technologie bipolaire, ce qui permet de -7- traiter des bandes supérieures. Il est possible d'intégrer dans chaque circuit "ASIC" une opération de sous-échantillonnage en sortie. Il est possible d'augmenter le degré d'intégration des circuits "ASIC", ce qui permet d'améliorer l'efficacité de l'algorithme puisque le bloc de pré-traitement peut être, alors, "amorti" sur un plus grand nombre de coefficients En utilisant les résultats de la réalisation pré-citée on montre qu'il est possible d'intégrer 45 coefficients de 8 bits dans un circuit "ASIC" de 60000 portes. Il est possible, par une architecture fiable, d'isoler électroniquement et fonctionnellement une cellule défaillante afin de restituer les performances initiales. -8- REVENDICATIONS 1) Procédé de filtrage haut débit dans lequel chaque échantillon de sortie (sn) est obtenu en pondérant N échantillons d'entrée (xi) à l'aide de N coefficients ki, caractérisé en ce que chaque coefficient ki est décomposé en un jeu de coordonnées: ki = (ai, bi, ci, di,), dans lequel chacune des coordonnées correspond à p bits de ce coefficient ki; en ce qu'un prétraitement, commun à tous les coefficients, est effectué sur chaque échantillon d'entrée (xn); et en ce qu'une pondération- accumulation est effectuée sur les signaux sortant du prétraitement pour chaque coefficient. 2) Dispositif de filtrage mettant en oeuvre le procédé selon la revendication 1, caractérisé en ce qu'il comprend un bloc ( 20) de prétraitement commun permettant de calculer systématiquement les 2 P produits du signal d'entrée (xi) par des entiers allant de O à 2 P-1; et N blocs ( 21) de pondération-accumulation en série; chaque bloc ( 21) de pondération-accumulation effectuant la sommation de plusieurs sorties du bloc ( 20) de prétraitement (ces sorties étant choisies en fonction de la valeur des coordonnées du coefficient considéré; chaque sortie étant décalée de p bits avant sommation), et l'accumulation avec la sortie du bloc précédent; La programmabilité étant assurée par la possibilité de recharger un nouveau jeu de coordonnées par envoi d'un signal de télécommande. 3) Dispositif selon la revendication 2, caractérisé en ce qu'il comprend un ou plusieurs circuits ( 22) identiques mis en cascade, implantés dans des circuits de conception à la demande (ASIC). 4/ Dispositif selon la revendication 3, caractérisé en que, par une architecture fiable, il est possible d'isoler électroniquement et fonctionnellement une cellule défaillante afin de restituer les performances initiales.30