FR 2678070 A1 19921224 FR 9107436 A 19910618 1 - La présente invention concerne un circuit de détection du signal phase d'un alternateur polyphasé pour la mise en service d'un circuit de régulation de la charge d'une batterie de véhicule par cet alternateur lorsque ce dernier entre en rotation. Un tel circuit fait l'objet de la demande de brevet français publiée No 2 649 797 au nom de la demanderesse Cette demande, dont le contenu est incorporé au présent mémoire par référence, expose en détail les avantages d'un tel type de détection, en particulier en matière de compatibilité de câblage entre divers types d'installations. Le principe de cette détection est basé sur le fait que la mise en rotation de l'alternateur provoque l'apparition entre deux bornes de phases de celui-ci d'une certaine tension La demande de brevet précitée décrit un mode de réalisation dans lequel la tension entre phases précitée est comparée avec une tension de seuil, par exemple de + 0,6 volts Lors du franchissement de ce seuil, une sortie logique du circuit change alors d'état pour activer le circuit de régulation et ainsi appliquer à l'enroulement d'excitation de l'alternateur le courant de régulation approprié. La présente invention vise en premier lieu à proposer un circuit qui, d'une manière extrêmement simple et économique, améliore la fiabilité de la détection de la tension entre phases. Par ailleurs, le circuit connu précité présente un certain nombre de limitations En particulier, son immunité vis-à-vis de signaux parasites notamment dans le domaine des radiofréquences est perfectible En outre, la situation de défaut selon laquelle une liaison entre l'alternateur et l'une ou l'autre des entrées pour 2 - signaux de phase est coupée ne peut pas être détectée de façon fiable par ce circuit. Dans les deux cas, il peut en résulter une mise en service du régulateur alors que l'alternateur ne tourne pas (moteur à l'arrêt), ce qui conduit en particulier à une décharge de la batterie du véhicule. La présente invention vise également à pallier ces limitations sans accroître la complexité ou le coût du circuit. Ainsi l'invention concerne un circuit de détection de la tension entre phases d'un alternateur polyphasé pour commander la mise en service d'un régulateur de la charge d'une batterie de véhicule automobile par cet alternateur, le circuit comprenant des moyens de discrimination différentielle de l'amplitude de la tension entre un couple de signaux de phase délivrés par l'alternateur, caractérisé en ce que les moyens de discrimination différentielle comprennent un couple de transistors constituant chacun un moyen comparateur de la tension entre phases avec une tension de seuil définie par leur tension de jonction émetteur-base respective, les dites tensions de seuil ayant de faibles valeurs de signes opposés. D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif et faite en référence aux dessins annexés, sur lesquels: la figure 1 est un schéma électrique d'un circuit selon une première forme de réalisation de l'invention, et la figure 2 est un schéma électrique d'un circuit selon une deuxième forme de réalisation de l'invention. En référence tout d'abord à la figure 1, on a représenté un circuit de détection selon l'invention qui -3- comprend deux bornes d'entrée pour des signaux 01 et 02 provenant de deux phases de l'alternateur Ces deux bornes sont reliées entre elles par une résistance R 13. La borne 01 est reliée via une résistance R 10 à l'émetteur d'un transistor NPN Tl et à la base d'un transistor NPN T 2 La borne 02 est reliée via une résistance Rll à la base de Tl et à l'émetteur de T 2 Les transistors Tl et T 2 comportent des résistances de collecteur R 7 et R 8, respectivement, entre leur collecteur et une ligne d'alimentation sous une tension Ua+ reliée au pôle positif de la batterie du véhicule. Les collecteurs de Tl et T 2 attaquent les bases de deux transistors PNP T 3 et T 4 Les émetteurs de T 3 et T 4 sont tous deux reliés à la ligne UB+, tandis que leurs collecteurs sont reliés à la masse via des résistances respectives R 9, R 12. Les collecteurs de T 3 et T 4 sont en outre reliés à un circuit de traitement via deux résistances respectives R 30 et R 40 et deux diodes D 30, D 40, constituant une porte OU. Le circuit de traitement, construit autour de T 5, T 6 et T 7 montés en cascade, est un circuit discriminateur de rapport cyclique du type intégrateur de Miller, tel que décrit et représenté sur la figure 4 b de la demande de brevet français No 2 649 797, à laquelle on se reportera pour davantage de détails. Une borne de sortie logique 51 est reliée via une résistance au collecteur de T 7 Cette sortie Si est appliquée au régulateur (non représenté) pour provoquer la mise en service de celui-ci lorsqu'un niveau logique haut est présent sur cette sortie. Un transistor T 8 a sa base reliée au collecteur de T 6 via une résistance Son émetteur est relié à la ligne UB+ tandis que son collecteur est relié à une ligne d'alimentation commutée UB+co*. -4- La borne ol est par ailleurs reliée via une résistance R 14 à la base d'un transistor PNP T 9 Le collecteur de T 9 est relié à la borne o 2 via une résistance R 16 L'émetteur de T 9 est relié de première part à une ligne d'alimentation UB+cox via une résistance R 15, de deuxième part à la cathode d'une diode D 4 et de troisième part à la cathode d'une diode zéner Z 3 L'anode de D 4 est reliée à la base de T 9 L'anode de Z 3 est reliée à la masse. Le collecteur de T 9 est en outre reliée à la base d'un transistor NPN T 10 et à la cathode d'une diode Dl. L'anode de Dl est à la masse Une résistance R 17 est prévue entre le collecteur de T 10 et la ligne UB+C Om, tandis que son émetteur est à la masse Le collecteur de T 10 est par ailleurs relié à une borne de sortie logique 52 du circuit, ainsi qu'à des premières bornes respectives d'un condensateur C 3 et d'une diode zéner Z 4 montées en parallèle entre ledit collecteur et la masse. La borne d'entrée o 1 est par ailleurs reliée via une résistance R 18 à la base d'un transistor PNP Tii. Cette base est également reliée à l'anode d'une diode D 2 dont la cathode est reliée à la ligne UB+CO L'émetteur de Tii est relié à cette même ligne, tandis que son collecteur est relié à une première borne d'une résistance R 20 La seconde borne de R 20 est reliée de première part à une première borne d'une résistance R 19, de deuxième part à la cathode d'une diode D 3 et de troisième part à la base d'un transistor NPN T 12 La seconde borne de R 19 est reliée à la borne 02 L'anode de D 3 est à la masse, tout comme l'émetteur de T 12 Son collecteur est relié à la ligne UB+co via une résistance R 21 et à une borne de sortie logique 53 Par ailleurs un condensateur C 3 et une diode zéner Z 5 sont montées en parallèle entre le collecteur de T 12 et la masse. On va maintenant décrire le fonctionnement du circuit de détection de la figure 1. Les transistors TI et T 2 ont pour objet de comparer la tension entre phases notée V,2-Voi à deux valeurs de seuil déterminées qui sont définies par les tensions de jonction émetteur/base de Tl et T 2 Ces deux valeurs de seuils sont par exemple de + 0,6 volt (pour Tl) et de -0,6 volt (pour T 2). Les transistors T 3 et T 4 sont des transistors de mise en forme des signaux engendrés par Tl et T 2 lorsque les seuils précités sont franchis. Pendant que V 2 -Vo i a une valeur positive supérieure à + 0,6 volt, Tl et T 3 sont passants et T 2 et T 4 sont bloqués Inversement, dès que Vo a -Vo i a une valeur négative inférieure à -0,6 volt, T 2 et T 4 sont passants et Tl et T 3 sont bloqués Et lorsque Voz-Voi a une valeur comprise entre -0,6 volt et + 0,6 volt, Tl, T 2, T 3 et T 4 sont bloqués. L'intégrateur de Miller reçoit des signaux logiques des transistors T 3 et T 4 En rejetant les signaux de détection de franchissement de seuil, correspondant à T 3 ou T 4 passant, qui ont un faible rapport cyclique par rapport aux durées pendant lesquelles le même transistor est bloqué, on évite de faire passer la sortie Sl dans un état d'activation du circuit régulateur associé à l'alternateur lorsqu'apparaissent dans la tension entre phases de brefs signaux parasites ou encore des impulsions à haute fréquence liées à des transitoires de commutation. Inversement, lorsque l'une ou l'autre de ces tensions de seuil est franchie avec un rapport cyclique substantiel, cela signifie que l'alternateur du véhicule est en rotation et qu'il faut mettre le régulateur en fonctionnement Cette mise en fonctionnement s'effectue par passage de de la sortie logique Sl au niveau haut via l'intégrateur de Miller. La présente invention est avantageuse en ce qu'elle permet d'effectuer une double comparaison de la 6 - tension entre phases, avec deux tensions de seuil respectivement positive et négative, à l'aide d'un circuit à deux transistors Tl et T 2 extrêmement simple et économique, facilement intégrable et occupant dans ce cas une très faible surface de silicium On observe en outre que ces deux transistors, ainsi que T 3 et T 4, peuvent être branchés directement sur la tension de batterie UB+. En effet, à l'état de repos de l'alternateur, tous ces transistors sont fermés la majeure partie du temps, voire en permanence en l'absence de parasites ou de transitoires de commutation, et le courant qu'ils consomment est négligeable. La partie du circuit construite autour de T 9 et T 1 O a pour objet d'assurer que, lorsque l'alternateur est en rotation, le signal alternatif de phase 02 franchit au niveau de ses crêtes respectivement deux tensions de seuil déterminées, par exemple de + 0,6 volt et de + 7 volts Cette condition est en effet nécessaire, de façon classique en soi, pour assurer le bon fonctionnement d'un compte-tours électronique équipant le véhicule et branché sur cette sortie phase, en particulier dans le cas des moteurs diesel. Plus précisément, dans le cas o la tension sur la borne 01 est supérieure à la tension de la diode zéner Z 3 diminuée de la tension de jonction émetteur-base de T 9 (soit la valeur de + 7 volts citée à titre d'exemple), alors T 9 est bloqué Si pendant ce temps la tension sur 02 est inférieure à la tension de jonction émetteur-base de T 10, alors T 1 O est bloqué La sortie 52 est donc à un niveau logique haut, ce qui signale que les crêtes franchissent les seuils et que le compte-tours pourra fonctionner normalement En revanche, dès que l'une des deux conditions ci-dessus n'est pas remplie, T 1 O devient passant pour faire passer la sortie 52 au niveau logique bas Ceci aura pour effet, de façon non illustrée, d'accroître le courant dans l'enroulement d'excitation de 7 l'alternateur de manière que les seuils ci-dessus soient à nouveau franchis aussi rapidement que possible par les crêtes des signaux de phase. Z 4 a pour objet de fournir sur la sortie 52 la tension requise pour le niveau logique haut C 3 évite les oscillations parasites au niveau de la sortie 52. La partie du circuit construite autour de Tii et T 12 a pour but de détecter si l'amplitude de la différence entre les tensions Vait et V 2 a une valeur du io même ordre de grandeur que la tension UB+con, elle- même voisine de la tension en sortie d'alternateur Les tensions de jonction base-émetteur de T 12 et Tii définissent respectivement des tensions de seuil d'environ + 0,6 volt et -0,6 volt de manière à vérifier si les tensions Voi et V Sz passent par les niveaux + 0,6 volt et Ua+C Om-O,6 volt. Plus précisément, si la tension sur 01 est supérieure à Us+C Ox diminuée de la tension de jonction émetteur-base de Tii, alors Tii est bloqué Si dans le même temps la tension sur 02 est inférieure à la tension de jonction émetteur-base de T 12, alors T 12 est bloqué et 53 délivre un niveau logique haut, signalant l'absence de défaut Si à un même instant l'une des deux conditions ci-dessus n'est pas remplie, alors T 12 devient passant et 53 passe à un niveau logique bas. Ainsi cette partie du circuit délivre sur sa sortie 53 un signal passant alternativement d'un niveau logique à l'autre lorsque l'amplitude des tensions phase Voi et Vz est suffisante En revanche, si cette amplitude est insuffisante, le signal 53 reste en permanence au niveau haut, ce qui signale ce défaut. Les composants Z 5 et C 4 ont des rôles équivalents à ceux des composants Z 4 et C 3 décrits plus haut. Le transistor T 8 a pour objet de mettre la ligne d'alimentation UB+ C Om, qui alimente les deux circuits construits autour de T 9, T 1 O et Tii, T 12, respectivement, 8 - à une tension voisine de UB+ seulement lorsque le circuit de détection de phase a déterminé que l'alternateur est en rotation et met en service le circuit régulateur. On va maintenant décrire en référence à la figure 2 une variante de réalisation de l'invention. La partie de circuit construite autour de TlT 4, et les parties de circuit construites autour de T 9, T 10 et Tii, T 12, respectivement, sont réalisées comme sur la figure 1 et ne seront pas décrites à nouveau. Dans cette variante, l'intégrateur de Miller est remplacé par un circuit de filtrage et d'immunisation contre les parasites de type différent Plus précisément, le collecteur de T 3 est en outre relié à une première borne d'une résistance Rl sont la seconde borne est reliée, de première part à une première borne d'une résistance R 2, de deuxième part à la cathode d'une diode zéner Zl et de troisième part à la grille d'un transistor T 40 de type MOS-FET La seconde borne de R 2 est reliée au drain d'un autre transistor MOS-FET T 30, et à une première borne d'une résistance R 3 La seconde borne de R 3 est reliée d'une part à l'entrée de remise à zéro RS d'un premier temporisateur constitué en l'espèce par un compteur binaire ascendant CT 1, et d'autre part à une première borne d'un condensateur Cl A la masse sont reliées l'autre borne de Cl, l'anode de Zl et la source de T 30. Le collecteur de T 4 est relié à une première borne d'une résistance R 4 sont la seconde borne est reliée, de première part à une première borne d'une résistance R 5, de deuxième part à la cathode d'une diode zéner Z 2 et de troisième part à la grille de T 30 La seconde borne de R 5 est reliée au drain de T 40 et à une première borne d'une résistance R 6 La seconde borne de R 6 est reliée d'une part à l'entrée de remise à zéro RS d'un second temporisateur constitué par un compteur binaire ascendant CT 2, et d'autre part à une première borne d'un 9 - condensateur C 2 A la masse sont reliées l'autre borne de C 2, l'anode de Z 2 et la source de T 40. Une borne d'entrée CK pour un signal d'horloge, sous forme par exemple d'un signal carré de fréquence appropriée, est reliée aux deux entrées d'horloge de comptage CK des compteurs C Tl et CT 2 La sortie S de chaque compteur est constituée par l'une de ses lignes binaires parallèles de sortie, de poids bien déterminée, et elle est reliée à l'entrée d'activation En du compteur considéré, ceci afin de configurer les compteurs CT 1 et CT 2 en temporisateurs Une porte NON- OU Pl reçoit par ailleurs en entrée les deux sorties S des compteurs, et sa sortie est reliée à une borne de sortie logique Si du circuit. On va maintenant expliquer en détail le fonctionnement du circuit de la figure 2. Le circuit comparateur construit autour des transistors Tl-T 4, comme précédemment, ferme T 3 ou T 4 respectivement lorsque la valeur absolue de la tension entre phases excède 0,6 volt. Les ensembles constitués par les composants Rl, R 2, R 3, Cl et T 30 d'une part, et R 4, R 5, R 6, C 2 et T 40 d'autre part, constituent des filtres passe-bas disymétriques, basés sur une charge lente de Cl et C 2 via les résistances Rl, R 2, R 3 d'un côté et R 4, R 5, R 6 de l'autre, et une décharge plus rapide de ces condensateurs, via seulement R 3 et R 6, respectivement, lorsque T 30 et T 40 sont fermés. Plus précisément, lorsque l'alternateur est à l'arrêt, et en supposant initialement l'absence de parasites ou autres, la tension V,2-V Ji est nulle Les transistors Tl à T 4 sont bloqués Cl et C 2 se déchargent donc lentement, respectivement via R 3, R 2, Ri, R 9 et R 6, R 5, R 4, R 12 Les tensions appliquées sur les entrées RS des deux compteurs sont donc en permanence des niveaux logiques bas Les compteurs CT 1 et CT 2 délivrent donc sur - leurs sorties S, éventuellement après une temporisation due au comptage, des niveaux logiques hauts, et la sortie Si est au niveau bas, ce qui signale que le circuit régulateur associé à l'alternateur ne doit pas être mis en service. Lorsque l'alternateur est en rotation, ou lors de l'existence de parasites radiofréquence, la tension Voz- Voi franchit alternativement les seuils de tension fixés par Tl et T 2. Dans un premier temps, lorsque par exemple V; 2-V, devient supérieure à + 0,6 volt, alors Tl et T 3 deviennent passants Cl se charge lentement via Rl, R 2, R 3 Un instant plus tard, Tl et T 3 s'ouvrent à nouveau, puis T 2 et T 4 se ferment La tension d'avalanche de la diode zéner Z 2, par exemple de + 5 volts, est alors appliquée à la grille de T 30, qui se ferme pour décharger Cl rapidement, via seulement R 3. Ainsi, on comprend que le niveau de tension présent sur Cl varie en fonction de la fréquence et du rapport cyclique des périodes d'ouverture/fermeture de T 3 De même, le niveau de tension sur C 2 varie en fonction de ces mêmes critères quant à T 4. De la sorte, lorsque seuls des signaux parasites de haute fréquence, typiquement de quelques centaines de kilohertz, apparaissent sur les entrées phases, les durées de fermeture de T 3 et T 4 sont trop courtes pour faite monter la tension sur Cl ou C 2 jusqu'à un niveau considéré comme un niveau logique haut par le compteur associé CT 1 ou CT 2 De même, lorsque ces parasites sont de brèves impulsions de tension espacées, donc de rapport cyclique faible, le niveau de tension sur Cl ou C 2 ne monte là encore pas suffisamment Les compteurs CT 1 et CT 2 ne sont donc pas remis à zéro et, comme décrit plus haut, la sortie de la porte Pl applique à la borne Si un niveau logique bas Le circuit régulateur reste donc inactif. il - Au contraire, lorsque l'alternateur est en rotation, la tension sur Cl et la tension sur C 2, du fait de la fréquence beaucoup plus basse du signal V 2-Vot, atteignent des valeurs qui sont pour les compteurs CT 1 et CT 2 des niveaux logiques hauts de remise à zéro Les sorties S des deux compteurs restent en permanence à zéro car la remise à zéro des sorties S est prolongée pendant la durée de temporisation prévue pour être supérieure à la durée d'une alternance du signal phase, et ce pour les très faibles vitesses de rotation de l'alternateur La sortie Si est au niveau haut, ce qui signale que le circuit régulateur de l'alternateur doit être mis en service. Par ailleurs, lorsque l'alternateur n'est pas en rotation et que l'une des liaisons de l'alternateur avec les entrées phases 01 et 02 est coupée, la tension Vol- Vf 2 peut être supérieure à 0,6 volt car ces entrées phase ne sont plus amenées au même potentiel par le bobinage du stator de l'alternateur On observe alors un comportement disymétrique des transistors Tl, T 3 d'une part et T 2, T 4 d'autre part Par exemple, Tl et T 3 peuvent être passants, tandis que T 2 et T 4 restent bloqués en permanence Dans ce cas, Le compteur CT 1 est remis à zéro, mais pas le compteur CT 2 Les deux compteurs C Tl et CT 2 délivrent donc en sortie respectivement un niveau logique bas et un niveau logique haut La sortie Si est donc au niveau logique bas et le circuit régulateur n'est pas mis en service Ainsi, dans le cas d'une coupure de liaison phase à l'arrêt du moteur, le circuit selon l'invention permet d'éviter de façon fiable la mise en service du régulateur, qui provoquerait une décharge de la batterie. En résumé, la mise en service du régulateur ne peut intervenir que lorsque l'alternateur est en rotation, et ce même lorsque les potentiels V" 1 et V 52 des entrées phase sont perturbés par des parasites à 12 - haute fréquence ou par un défaut de liaison avec le bobinage du stator de l'alternateur. Le filtrage réalisé par les condensateurs Cl et C 2, complété par une temporisation au niveau des compteurs CT 1 et CT 2, permet d'assurer une excellente immunité vis-à-vis des parasites à haute fréquence, de durée brève, susceptibles d'apparaître sur les bornes 01, o 2 En outre, le circuit de la figure 2, tout comme celui de la figure 1, est très facilement intégrable dans une puce unique de silicium, en n'y occupant qu'une surface limitée. La porte Pl combine les signaux de sortie des deux compteurs, pour provoquer le passage du signal de sortie à la borne Si au niveau bas dès qu'au moins l'un des deux compteurs n'est plus remis à zéro. Bien entendu, la présente invention n'est nullement limitée à la forme de réalisation décrite ci- dessus et représentée sur les dessins, mais l'homme de l'art saura y apporter toute variante ou modification conforme à son esprit. 13 - REVENDICATIONS 1 Circuit de détection de la tension entre phases d'un alternateur polyphasé pour commander la mise en service d'un régulateur de la charge d'une batterie de véhicule automobile par cet alternateur, le circuit comprenant des moyens de discrimination différentielle de l'amplitude de la tension entre un couple de signaux de phase ( 01, 02) délivrés par l'alternateur, caractérisé en ce que les moyens de discrimination différentielle comprennent un couple de transistors (Tl, T 2) constituant chacun un moyen comparateur de la tension entre phases avec une tension de seuil définie par leur tension de jonction émetteur- base respective, les dites tensions de seuil ayant de faibles valeurs de signes opposés. 2 Circuit de détection selon la revendication 1, caractérisé en ce que chaque transistor (Tl, T 2) constituant un moyen comparateur a sa sortie reliée à un transistor de mise en forme de signaux (T 3, T 4). 3 Circuit selon l'une des revendications 1 et 2, caractérisé en ce qu'il comprend en outre, en association avec chaque transistor, un circuit de filtrage. 4 Circuit selon la revendication 3, caractérisé en ce que chaque circuit de filtrage comprend un condensateur (C 1; C 2) dont la charge à une première vitesse est provoquée par la fermeture du transistor associé (Tl; T 2) et dont la décharge, à une seconde vitesse sensiblement plus élevée, est provoquée par la fermeture de l'autre transistor (T 2; Tl) via un moyen interrupteur commandé (T 30; T 40). Circuit selon la revendication 4, caractérisé en ce qu'il comprend en outre en association avec chaque circuit de filtrage un circuit de temporisation (CT 1; CT 2) dont une borne de sortie change d'état logique de façon durable seulement lorsque la tension aux bornes du condensateur (Cl; C 2) du circuit de filtrage associé 14 - excède une tension prédéterminée à une cadence supérieure à une cadence déterminée. 6 Circuit selon la revendication 5, caractérisé en ce que chaque circuit de temporisation comprend un compteur binaire (C Tl; CT 2) dont une entrée de remise à zéro reçoit la tension aux bornes du condensateur (Cl; C 2) du circuit de filtrage associé et dont une sortie est constituée par une sortie de bit de rang élevé. 7 Circuit selon la revendication 6, caractérisé en ce que les sorties des deux compteurs sont reliées aux deux entrées d'une porte logique (Pi), dont la sortie est utilisée pour commander la mise en service du régulateur. 8 Circuit selon la revendication 7, caractérisé en ce que la porte logique est une porte NON-OU. 9 Circuit selon l'une des revendications i à 8, caractérisé en ce que les deux transistors (Tl, T 2) comprennent un premier transistor bipolaire (Tl) recevant ledit signal comme tension base-émetteur et un second transistor bipolaire (T 2) recevant l'inverse dudit signal comme tension base-émetteur. Circuit selon l'une des revendications 1 à 9, caractérisé en ce qu'il comprend en outre des premiers moyens comparateurs additionnels (T 9, T 1 O) pour déterminer si une tension de signal de phase est inférieure à une troisième tension de seuil, proche de zéro, pendant qu'une tension d'un autre signal de phase eot supérieure à une quatrième tension de seuil, proche de la moitié de la tension de batterie, de manière à provoquer l'accroissement du courant d'excitation dans l'alternateur lorsque cette condition n'est pas remplie. 11 Circuit selon la revendication 10, caractérisé en ce qu'il comprend en outre des seconds moyens comparateurs additionnels (TI 1, T 12) pour déterminer si une tension de signal de phase est inférieure à une cinquième tension de seuil, proche de zéro, pendant qu'une tension d'un autre signal de phase est supérieure - à une sixième tension de seuil, proche de la tension de batterie, à des fins de signalisation de défaut lorsque cette condition n'est pas remplie. 12 Circuit selon la revendication 11, caractérisé en ce que les premiers et seconds moyens comparateurs additionnels sont alimentés seulement lors de la mise en service du régulateur par le circuit de détection.