FR 2673295 A1 19920828 FR 9102090 A 19910221 DISPOSITIF DE DETECTION DE L'ETAT LOGIQUE D'UN COMPOSANT DONT L'IMPEDANCE VARIE SUIVANT CET ETAT DESCRIPTION L'invention concerne un dispositif de détec- tion de l'état logique d'un composant dont L'impédance varie suivant cet état Elle s'applique notamment à la détection de L'état logique de tout composant pour Lequel cette détection est basée sur La mesure d'un courant. El Le s'applique particulièrement à La Lecture de cellules mémoire qui pour La pluspart des cas ne présentent pas la même impédance selon qu'elles sont dans un état dit programmé ou dans l'état comp Lémen- taire correspondant à un effacement C'est Le cas notamment des cellules mémoire de mémoires PROM, EPROM, ROM, EEPROM Un exemple de dispositif L de détection de L'état logique d'un composant conforme à l'art antérieur est représenté sur la figure 1. Comme cela va être décrit de façon détaillée à partir de L'app Lication d'un te L dispositif à la Lecture d'une cellule mémoire, l'inconvénient majeur qu'il présente est de laisser apparaître une consom- mation de courant variable et donc mesurable de L'exté- rieur du circuit dans Lequel ce dispositif est intégré. Ainsi, une simp Le mesure de courant de L'extérieur du circuit suffit pour connaître L'état logique du composant interne mesuré. Pour détecter L'état Logique d'une cel Lule mémoire CEL, la borne BL correspondant à La borne re Liée à La Ligne de bit dans une mémoire est re Liée à un amplificateur AM par L'intermédiaire d'un transis- tor T 1 Un deuxième transistor T 2 est prévu de sorte que Le noeud A qui est Le point commun entre une éLec- trode du transistor T 1 et une électrode du transistor T 2 soit relié à L'entrée de l'amplificateur AM. La grille du transistor T 2 reçoit une tension de référence Vréf, et la deuxième électrode de ce transistor est reliée à une tension d'alimentation Vcc Le transistor T 2 polarisé par La tension Vréf génère ainsi un courant IR. La sélection de La cellule se fait par appli- cation d'une tension SBL désirée sur la grille du transistor T 1 l Lorsque cette sélection est réalisée, on peut procéder à une lecture en appliquant une ten- sion de Lecture sur l'entrée WL de la cellule et une tension CG sur l'entrée grille de commande de La cel- Lule. Se Lon que La cel Lu Le se trouve dans un état logique correspondant à une programmation ou à un effacement, un courant IC va être absorbé par la cel- Lu Le si bien que le potentiel du noeud A chute D'autre part, si la cellule a une forte impédance, le courant IC est sensiblement nul, le noeud A est proche de Vcc. Si la cellule a une faible impédance, le courant IC est positif, le noeud A chute. L'amplificateur AM peut donc détecter s'il y a une chute de tension ou non, en fonction de quoi, l'état logique de La cellule est détecté. Or, la variation de courant peut être mesurée sur les bornes extérieures de la mémoire qui contient Les cellules lues de cette façon. A titre d'exemple, le courant est d'environ 50 A lors d'une lecture de cellule pour laquelle l'état logique programmé correspond à une tension VT=-2,5 V et est inférieur à 1 IA lorsque la cellu Le est effacée. La variation de courant constatée est de l'ordre de A Une telle variation est supérieure au bruit d'alimentation et est donc aisément décelable à l'aide d'un pico-ampèremètre. La possibilité de connaître L'état Logique des ce Llu Les mémoire depuis L'extérieur de La mémoire par mesure des variations des courants s'avère être un grave inconvénient lorsque la mémoire contient des informations qui doivent rester secrètes. La présente invention a pour but de remédier à cet inconvénient L'invention te Lle qu'e L Le est caractérisée dans Les revendications, résout Le problè- me consistant -à créer un dispositif de détection de L'état Logique d'un composant avec Leque L Les varia- tions de courant, ne sont pas sensibles de L'extérieur. En effet, conformément à L'invention, Les faib Les variations de L'a Limentation qui peuvent se produire Lors d'une détection sont suffisamment faib Les pour être noyées dans Le bruit de L'a Limentation. L'invention a plus particulièrement pour objet un dispositif de détection de L'état Logique d'un composant dont L'impédance varie suivant cet état, caractérisé en ce qu'il comporte: des moyens de génération d'un courant permettant de réa Liser une consommation constante du courant que L que soit L'état du composant; des moyens de génération d'une tension de mesure fonction du courant consommé par le compo- sant; des moyens de mesure de Ladite tension. Selon une autre caractéristique de L'inven- tion, Les moyens de mesure comprennent: des moyens de génération d'une tension de référence, des moyens de comparaison de La tension à mesurer et de référence. Selon une autre caractéristique de L'inven- tion, Les moyens de génération du courant comprennent une source de courant re Liée aux moyens de génération de la tension de mesure, ces moyens étant connectés en para LLèLe sur Le composant. Se Lon une autre caractéristique de L'inven- tion, Les moyens de génération de La tension de mesure comportent une première résistance. Se Lon une autre caractéristique de L'inven- tion, les moyens de génération de La tension de réfé- rence comprennent une source de courant re Liée à une deuxième résistance. Se Lon un mode de réalisation préférentiel, Les moyens de comparaison comprennent un amplificateur différentiel dont une entrée reçoit La tension aux bornes de La première résistance, dont L'autre entrée reçoit La tension aux bornes de La deuxième résistance et dont La sortie déLivre un signal basculant d'un état Logique à L'état Logique complémentaire se Lon L'état Logique du composant à mesurer. De préférence, Les sources de courant sont des sources de courant à courant constant. Se Lon une autre caractéristique de L'inven- tion, Le composant est une ce L Lu Le mémoire dont L'impé- dance varie se Lon que son état Logique corresponde à une programmation ou à un effacement. Se Lon un autre aspect de L'invention, Le dispositif est re Lié à L'ensemb Le des ce Llu Le d'une mémoire, chaque ce L Lu Le est sélectionnée successivement de manière à Lire Les ce L Lu Les Les unes après les autres. D'autres caractéristiques et avantages de L'invention apparaîtront à La Lecture de La description qui va suivre et qui est faite en regard des figures sur Lesque L Les: La figure 1 représente Le schéma d'un dispositif de Lecture se Lon L'art antérieur, la figure 2 représente le schéma d'un dispositif de Lecture DL conforme à l'invention, La figure 3 représente le schéma détaillant les connexions du dispositif DL à une ce L Lule mémoire sélectionnée sur une colonne et une rangée d'une mémoi- re, La figure 4 représente le schéma détaillant les connexions du dispositif à un ensemble de cellules d'une mémoire sélectionnée pour la lecture. La figure 1 conforme à L'art antérieur a déjà été décrite et ne sera pas plus détai LLée. La figure 2 permet d'illustrer un dispositif de détection DL selon l'invention A titre d'exemple, ce dispositif est appliqué à la lecture d'une cellule mémoire Mais bien entendu, cet exemple est donné à titre il Lustratif, la cellule pouvant être remplacée par tout composant C ayant une impédance variant selon l'état Logique dans lequel il se trouve. Le dispositif comprend une source de courant J 1 reliée à une résistance R 1, L'ensemble étant con- necté aux bornes d'une tension d'alimentation Vcc. La résistance R 1 est connectée en parallèLe sur La cellule CEL à lire La source de courant J 1 et la résistance R 1 forment des moyens permettant de générer un courant et une tension de mesure Cet ensemble assure une consommation constante de courant quelque soit L'état logique de La cellule tout en permettant une détection de cet état. Lorsque la cellule est lue, et qu'elle se met à conduire, cette conduction correspond à un état logique donné soit de programmation, soit d'effacement selon la convention qui a été faite à la programmation. La cellule présente alors une faible impédance et un courant I 3 circule de sorte que I 34 J 1. Lorsque la cellule ne conduit pas, son impé- dance est forte, la résistance R 1 est choisie de ma- nière à ce que l'on ait alors un courant Il J 1 Des moyens de mesure de la tension aux bornes de La résistance R 1 assurant la détection de l'état Logique de la cellule Ces moyens peuvent être consti- tués d'un amplificateur De façon préférentielle, ces moyens comportent un générateur de tension de référence et des moyens de comparaison Le générateur de tension de référence comprend une source de courant J 2 reliée à une résistance R 2 dans Laquelle circule un courant I 2 tel que J 2 =I 2. Les moyens de comparaison sont constitués d'un amplificateur différentiel AD qui reçoit sur une entrée IN 1 la tension aux bornes de la résistance R 1 et sur l'autre entrée IN 2 la tension aux bornes de la résistance R 2. Lorsque l'on réalise une Lecture de la cel- lule et que la cellule a un état logique tel qu'un courant I 3 est absorbé, on applique à L'entrée IN 1 de L'amp Lificateur AD une tension VIN 1 inférieure à VIN 2. Pour l'état logique complémentaire, un cou- rant I 1 circule dans la résistance R 1 On applique alors à l'entrée IN 1 une tension VIN 1 supérieure ou éga Le à VIN 2. La valeur de R 1 est fixée de manière à obte- nir une consommation constante quelque soit l'état logique de la cellule, et des valeurs de tension VIN 1 correspondant à ces deux états présentant un écart suffisant. L'amplificateur différentiel délivre un signal S dont l'état logique sera haut ou bas selon que VIN 1 sera supérieure (ou égale) à VIN 2 ou inférieu- re à VIN 2. L'état logique du signal S permet de connal- tre l'état de la cellule lue. La figure 3 illustre les connexions d'une cellule mémoire sélectionnée parmi les cellules appar- tenant à une colonne de la mémoire, et Les cellules appartenant à une rangée. La sélection de La cellule CEL en lecture se fait de manière classique par application d'une tension de lecture R sur la ligne de mot (WORD LINE (WL) en terminologie anglosaxonne). L'application de cette tension sur les en- trées WL permet de sélectionner la rangée dans laquelle se trouve La cellule On procède également à l'applica- tion de cette tension de lecture R sur la grille du transistor T 20 de sélection de La cellule sur la ligne de bit (Bit Line) à laquelle la cellule appartient. Une électrode de ce transistor T 20 est reliée à L'entrée BL de la cellule et l'autre à la source de courant J 1. Une tension CG appropriée est appliquée à l'entrée de la grille de commande de la cellule CEL. Un transistor T 21 est prévu pour relier La source J 1 à la résistance R 1, cette liaison étant réalisée Lorsqu'une tension est appliquée sur la grille du transistor Un transistor T 22 est prévu pour relier la source J 2 à La résistance R 2 cette liaison étant éga Lement réalisée Lorsqu'une tension est appliquée sur la grille du transistor Ces tensions peuvent être la tension de lecture R. La figure 4 représente un dispositif DL relié à un ensemble de cel Lules mémoire sélectionnée pour une lecture dans une mémoire non représentée. La tension de lecture R est appliquée aux entrées WL des ce L Lu Les appartenant à cet ensemble. Par sélection successive de chacune de ces cel Lules, le dispositif permet de Lire Le mot binaire constitué pour Les états Logiques de toutes les cel- Lu Les de L'ensemble. Des transistors T 30, T 31,, T 37 sont commandés successivement pour procéder à cette Lecture. Ainsi, Le dispositif conforme à L'invention peut être prévu pour un nombre désiré de ce L Lu Les mémoire devant être Lues pendant une même séquence de Lecture. On peut re Lier Le dispositif à plusieurs rangées d'une mémoire et Lire ces rangées les unes après Les autres. Cependant, on uti Lisera N dispositifs DL pour Lire simultanément L'état de N composants. REVENDICATIONS 1 Dispositif de détection de L'état Logique d'un composant dont L'impédance varie suivant cet état, caractérisé en ce qu'i L comporte: des moyens de génération d'un courant (Ji, Rl) permettant de réa Liser une consommation cons- tante du courant que L que soit L'état du composant (C), des moyens de génération d'une tension de mesure (Ri) fonction du courant consommé par Le composant, des moyens de mesure (AD) de Ladite ten- sion. 2 Dispositif se Lon La revendication 1, caractérisé en ce que Les moyens de mesure (J 2, R 2, AD) comprennent des moyens de génération d'une tension de référence (J 2, R 2) et des moyens de comparaison (AD) des tensions de référence et à mesurer. 3 Dispositif se Lon Les revendications 1 et 2, caractérisé en ce que Les moyens de génération du courant (Ji) comprennent une source de courant (Ji) re Liée aux moyens de génération de La tension de mesure, ces moyens étant connectés en para LLèLe sur Le composant (C).25 4 Dispositif se Lon L'une quelconque des revendications précédentes, caractérisé en ce que Les moyens de génération de La tension de mesure comportent une première résistance (Rl). Dispositif se Lon L'une quelconque des revendications précédentes, caractérisé en ce que Les moyens de génération (J 2, R 2) de tension de réfé- rence comprennent une source de courant (J 2) re Liée à une deuxième résistance (R 2). 6 Dispositif se Lon Les revendications 2 et 4, caractérisé en ce que Les moyens de comparaison (AD) comprennent un amplificateur différentiel (AD) dont une entrée reçoit la tension aux bornes de la première résistance (R 1), dont l'autre entrée reçoit la tension aux bornes de la deuxième résistance (R 2) et dont la sortie délivre un signal basculant d'un état logique à l'état logique complémentaire selon l'état logique du composant (C). 7 Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que les sources de courant (J 1, J 2) sont des sources à courant constant. 8 Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que le composant est une cellule mémoire (CEL) dont l'impé- dance varie selon que son état logique corresponde à une programmation ou à un effacement. 9 Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que ce dispositif (DL) est relié à l'ensemble des cellules d'une mémoire (CEL), chaque cellule est sélectionnée successivement de manière à lire ces cellules les unes après les autres.