FR 2680590 A1 19930226 FR 9200546 A 19920120 Agencement d'un réseau de cellules redondant pour un dispositif de mémoire à semiconducteurs. La présente invention a trait à un dispositif de mémoire à semiconducteurs, et plus particulièrement à l'agencement d'un réseau de cellules redondant pour un dispositif de mémoire à semiconducteurs. Le degré d'intégration accru de dispositifs de mémoire à semiconducteurs augmente le nombre de cellules de mémoire défaillantes sur une puce C'est la raison pour laquelle tous les dispositifs de mémoire à semicon- ducteurs comprennent à présent un réseau de cellules re- dondant en plus du réseau de cellules de mémoire normal. Une cellule de mémoire défectueuse du réseau de cellules de mémoire normal est remplacée par une cellule de mémoire du réseau de cellules redondant Afin d'effectuer le rem- placement, dans un procédé de redondance de colonne par exemple, un décodeur de colonne pour les cellules de mé- moire redondantes décode une adresse de colonne pour sé- lectionner une cellule de mémoire défectueuse de manière à désigner une colonne de cellule de mémoire redondante correspondant à la colonne de la cellule de mémoire dé- fectueuse. La Figure 1 représente un agencement classique d'un réseau de cellules redondant En référence à la Figure 1, un bloc encadré tireté N est un réseau de cellules de mémoire normal, et un bloc encadré tireté R est un réseau de cellules redondant Les intersections de ligne de transmission de mot WL et de ligne de transmission de bit BL sont représentées sous la forme,soit de petits cercles non noircis soit de petits cercles noircis Les cellules logiques " O " sont représentées par les petits cercles noircis, tandis que les petits cercles non noircis sont les cellules logiques " 1 " Ici, la cellule de mémoire de niveau de données " 1 " peut être remplacée par la cellule de mémoire de niveau de données " O " Un signal de ligne de sélection de colonne (CSL) est un signal délivré par un décodeur de colonne normal (non représenté), et un si- gnal de ligne de sélection de colonne redondant (RCSL) est un signal délivré par un décodeur de colonne redon- dant (non représenté). Les signaux CSL et RCSL sont appliqués en tant que signaux logiques hauts lorsqu'on sélectionne une co- lonne et en tant que signaux logiques bas lorsqu'on ne sélectionne pas une colonne. Conformément à la structure de la Figure 1, les lignes de transmission de bit sont disposées dans l'ordre, c'est-à-dire 0101, 1010, 0101, etc Si une cellule défec- tueuse existe dans une paire de lignes de transmission de bit BLO, par exemple, un signal de sélection de colonne redondant est appliqué au réseau de cellules de mémoire redondant R pour un remplacement de lignes de transmission de bit défectueuses BL O par une paire de lignes de trans- mission de bit redondantes RBL O De plus, si des cellules défectueuses existent dans des cellules de ligne de trans- mission de bit BLO et BL 2, par exemple, ces cellules de ligne de transmission de bit défectueuses BLO et BL 2 sont remplacées par des cellules de ligne de transmission de bit redondantes RBLO et RBL 2, respectivement, selon le processus ci-dessus et effectuant ainsi une opération de réparation Cependant, si des cellules défectueuses existent dans des paires de lignes de transmission de bit BLO et BL 4 du réseau de cellules de mémoire normal N, les cellules défectueuses de la ligne de transmission de bit BLO sont précisément remplacées par la paire de lignes de transmission de bit redondante RBLO Cependant, la paire de lignes de transmission de bit BL 4 des lignes de transmission de bit défectueuses n'est pas remplacée par la paire de lignes de transmission de bit redondante RBL 2 Ceci est dû au fait que, selon cette structure de réseau de cellules de mémoire, les paires de lignes de transmission de bit BL 4 et BL 5 et les paires de lignes de transmission de bit redondantes RBL 2 et RBL 3 sont reliées de façon converse aux lignes d'entrée/sortie I/0 et I/00 et I/O 1 et I/01 En d'autres termes, l'agen- cement des paires de lignes de transmission de bit BL 4 et BL 5 est " 0101 ", mais l'agencement de paire de lignes de transmission de bit redondantes RBL 2 et RBL 3 est " 1010 " Ceci ne permet pas un remplacement ligne à ligne normal Ceci rend impossible d'analyser avec précision une cellule redondante durant l'essai d'une puce réparée de sorte qu'il est difficile de détecter la présence d'un transistor défectueux ou de contrôler la période de remise en état. Par conséquent, la présente invention a pour but de proposerunagencement optimum d'un réseau de cellules redondant permettant la réparation précise d'une puce. Afin d'atteindre ce but, dans un dispositif de mémoireà semiconducteurs possédant un réseau de cellules de mémoire normal comprenant des agencements répétés d'un agencement de données prédéterminé et dont les données sont introduites et délivrées en réponse à un signal de ligne de sélection de colonne, on prévoit un agencement d'un réseau de cellules redondant qui possède le même agencement de données que l'unité de répétition minimale du réseau de cellules de mémoire normal, dans lequel les données sont introduites et délivrées en réponse à un signal de ligne de sélection de colonne redondant- Le but précité et d'autres avantages de la pré- sente invention ressortiront mieux de la description dé- taillée d'un mode de réalisation préféré de la présente invention en référence aux dessins annexés sur lesquels la Figure 1 représente un agencement classique d'un réseau de cellules redondant; la Figure 2 représente un agencement d'un réseau de cellules redondant selon la présente invention; la Figure 3 A est un circuit pour générer un signal de ligne de sélection de colonne redondant selon un mode de réalisation de la présente invention; et la Figure 3 B est un circuit pour générer un si- gnal de ligne de sélection de colonne redondant selon un autre mode de réalisation de la présente invention En référence à la Figure 2, le procédé de coupla- ge des cellules de mémoire d'un réseau de cellules redon- dant R est le même que celui d'un réseau de cellules de mémoire normal N L'agencement d'un réseau de cellules de mémoire non représenté est le même que celui du réseau de cellules normal N, et une pluralité d'autres réseaux de cellules redondants ayant la même structure que le réseau de cellules redondant R peuvent être mis en place A sa- voir, l'agencement de ligne de transmission de bit du ré- seau de cellules de mémoire normal N ( 0101, 1010, 0101, 1010) est le même que celui du réseau de cellules redondant R Si des cellules défectueuses existent dans, par exemple, des paires BLO et BL 4 des lignes de transmission de bit du réseau de cellules de mémoire normal N, elles sont ré- parées par des paires RBLO et RBL 4 de lignes de transmis- sion de bit du réseau de cellules redondant R D'autres cellules défectueuses des lignes de transmission de bits sont fidèlement réparées par des lignes de transmission de bits redondantes correspondantes. Par ailleurs, l'agencement d'un réseau de cellu- les de mémoire de la présente invention nécessite un nou- veau procédé de génération d'un signal de ligne de sélec- tion de colonne redondant Selon l'agencement classique d'un réseau de cel- lules redondant comme représenté sur la Figure 1, si des cellules défectueuses existent dans des paires de lignes de transmission de bit BLO et BL 6 afin de les remplacer par des paires de lignes de transmission de bit redondantes RBLO et RBL 2, un signal de ligne de sélection de colonne CSLO est remplacé par un signal de ligne de sélection de colonne redondant RCSLO et un signal de ligne de sé- lection de colonne CSL 3,est remplacé par un signal de ligne de sélection de colonne redondant RCSL 1. Selon l'agencement du réseau de cellules redon- dant de la présente invention tel que représenté sur la Figure 2, lorsqu'un signal de sélection de colonne redon- dant est validé à la place d'un signal de ligne de sélec- tion de colonne qui sélectionnerait une cellule défectueu- se dans le réseau de cellules de mémoire normal, des pai- res de lignes de transmission de bit RBLO-RBL 3 et RBL 4-RBL 7 du réseau de cellules redondant devraient être sélection- nées individuellement par des signaux de ligne de sélec- tion de colonne redondants sélectionnant séparément RCSLO et RCSL 1 ou RCSL 2 et RCSL 3 C'est-à-dire qu'en utilisant un bit de plus faible poids (LSB) pour discriminer un si- gnal de colonne impaire et un signal de sélection de colonne paire parmi les signaux de sélection de co- lonne afin de sélectionner une cellule défectueuse dans un réseau de cellules normal N, un signal est sélectionné à partir des ensembles respectifs de signaux de sélection de colonne redondanti RCSLO et RCSL 1 et RCSL 2 et RCSL 3. La Figure 3 A représente un circuit pour générer un signal de sélection de ligne de transmission de bit redondant qui utilise un LSB de manière à sélectionner un signal de sélection de colonne redondant désiré (RCSL) parmi des signaux de sélection de colonne (CSL) du réseau de cellules de mémoire normal Nde sorte qu'une porte logique discrimine, par exemple, des signaux de sélection de colonne redondants RCSLO et RCSL 1. En référence à la Figure 3 A, un signal de sélec- tion de colonne redondant RCS Ln est généré par une porte NON ET 1 recevant un signal de validation redondant RE Ni délivré par un décodeur de colonne redondant (non repré- senté) et une information LSB inversée par un inverseur 3 et trois inverseurs série 4, 5 et 6 Un signal de sé- lection de colonne redondant RCS Ln+l est généré par une porte NON ET 2 recevant également le signal de validation redondant RE Ni et l'information LSB et trois inverseurs série 7, 8 et 9 Lorsque le signal de validation redondant RE Ni est au niveau haut, le signal de sélection de colonne redondant répond à l'information LSB de manière à exciter le réseau de cellules redondant R possédant le même agencement de données que celui du réseau de cellules de mémoire normal N qui comprend la cellule défectueuse. La Figure 3 B représente un générateur de signal de sélection de ligne de transmission de bit redondant selon un autre mode de réalisation de la présente inven- tion qui est axé sur un procédé de remplacement utilisant des fusibles Fl, F 2, F 3 et F 4 En utilisant uniquement un signal de validation redondant RE Ni, le circuit coupe les fusibles par un procédé de projection d'un faisceau laser pour exciter le réseau de cellules redondant désiré Les modes de réalisation des Figures 3 A et 3 B peuvent être de formes différentes. Comme décrit ci-dessus en détail, conformément à la structure du réseau de cellules redondant de la pré- sente invention, des problèmes survenant durant diffé- rents essais de puce et d'essais pour déterminer si oui ou non une cellule défectueuse existe, sont faciles à détecter En résultat, la fiabilité d'un dispositif de mémoire à semiconducteurs est accrue. Bien que l'invention ait été particulièrement représentée et décrite en référence à des modes de réa- lisation préférés de celle-ci, l'homme de l'art comprendra que différentes variations de forme et de détails peuvent y être apportés sans s'écarter de l'esprit et de la portée de l'invention. R E V E N D I C A T I O N S 1 Agencement d'un réseau de cellules redondant (R) pour un dispositif de mémoire à semiconducteurs pos- sédant un réseau de cellules de mémoire normal (N) qui comprend des agencements répétés d'un agencement de d Qn- nées prédéterminé et dont les données sont introduites et délivrées en réponse à un signal de ligne de sélec- tion de colonne (CSLQ à CSL 3), ledit agencement étant caractérisé en ce qu'il comporte le même agencement de données que l'unité ré- pétitive minimale dudit réseau de cellules de mémoire normal (N), dans lequel les données dans ledit réseau de cellules redondant (R) sont introduites et délivrées en réponse à un signal de ligne de sélection de colonne redondant (RCSLO à RCSL 3). 2 Agencement d'un réseau de cellules redondant (R) pour un dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que le signal de ligne de sélection de colonne redondant est délivré par un moyen logique qui reçoit un signal pour remplacer une cellule défecteuse dudit réseau de cellules de mémoire normal (N) et un signal d'information de manière à rem- placer la cellule défectueuse dudit réseau de cellules de mémoire normal (N) par une cellule redondante ayant le même agencement de données que la cellule défectueuse dudit réseau de cellules de mémoire normal (N). 3 Agencement d'un réseau de cellules redondant (R) pour un dispositif de mémoire à semiconducteurs selon la revendication 1, caractérisé en ce que le signal de sélection de colonne redondant est délivré par un moyen formant fusible qui reçoit un signal pour remplacer une cellule défectueuse dudit réseau de cellules de mémoire normal (N) de manière à remplacer la cellule défectueuse dudit réseau de cellules de mémoire normal (N) par une cellule redondante ayant le même agencement de données que la cellule défectueuse dudit réseau de cellules de mémoire normal (N).