FR 2677512 A1 19921211 FR 9106939 A 19910607 CIRCUIT AMPLIFICATEUR LARGE BANDE A CONTROLE AUTOMATIQUE DE GAIN ET DE TENSION DE DECALAGE L'invention concerne un circuit amplificateur large bande à contrôle automatique de gain et de tension de décalage, ce circuit étant notamment du type capable d'amplifier un signal de plusieurs centaines de Mbit/s, par exemple 600 Mbit/s. Le signal est délivré par exemple par un préamplificateur associé en entrée à une photodiode. On connaît, par l'article "Bipolar Monolithic Very- Wideband Amplifier" de T Kamato et autres, paru dans la revue Electronics and Communications in Japan, Vol 67-C, N 4, 1984, pages 85 à 92, un amplificateur égaliseur à la large bande comprenant un amplificateur d'entrée (buffer) un amplificateur à contrôle automatique de gain, un amplificateur, un circuit de contrôle de décalage (offset control) agissant sur l'entrée de l'amplificateur d'entrée et un circuit de contrôle automatique de gain agissant sur l'amplificateur à contrôle automatique de gain Cet amplificateur égaliseur présente l'inconvénient d'avoir un contrôle de gain dépendant du contrôle de décalage. On connaît, par l'article "Wideband and High-Gain Negative- Feedback AGC Amplifier for hight-speed Ligthwave digital Transmission Systems" de K Yamashita et autres, paru dans la revue Electronics Letters du 9 Mai 1985, Vol 21, N' ,pages 419 et 420, un amplificateur à contrôle automatique de gain qui présente l'inconvénient d'avoir une pointe de gain aux hautes fréquences (de l'ordre de 0,5 G Hz) lorsqu'il fonctionne en gain minimum, d'o des risques d'oscillations; en outre la correction de cette pointe de gain est difficile du fait qu'elle-varie selon le gain. L'invention a pour but de rendre le contrôle automatique de gain et le contrôle de décalage indépendants l'un de l'autre. Un autre but de l'invention est de supprimer les risques d'oscillations lorsque le circuit amplificateur fonctionne en haute fréquence au gain minimum. Il a par ailleurs déjà été proposé par la demanderesse dans son brevet FR-2 642 9 18 un circuit amplificateur large bande comprenant principalement deux amplificateurs à contrôle de gain associés à un postamplificateur ayant une sortie directe et une sorte inversée auxquelles sont respectivement reliés deux détecteurs de crête Un troisième amplificateur dont la sortie est reliée à une entrée de commande de gain de chacun des deux premiers amplificateurs à contrôle de gain, à une entrée à un potentiel fixe et une autre entrée reliée respectivement par deux résistances aux deux détecteurs de crête précités. La demanderesse propose, par la présente invention, un circuit amplificateur large bande d'un type nouveau et qui possède une boucle de contre-réaction pour le contrôle du gain et une autre boucle pour le contrôle et l'annulation en sortie d'une éventuelle tension de décalage (tension "d'offset"). La présente invention a donc pour objet un circuit amplificateur large bande à contrôle automatique de gain et de tension de décalage comportant une chaîne principale amplificatrice, une boucle de contre-réaction pour le contrôle du gain et une boucle de contre- réaction pour le contrôle et l'annulation en sortie d'une éventuelle tension de décalage, ladite chaîne principale amplificatrice comportant un bloc amplificateur à contrôle de gain ayant une entrée de contrôle de gain reliée à la boucle de contre-réaction pour le contrôle de gain; caractérisé en ce que le bloc amplificateur à contrôle de gain est précédé dans la chaîne principale par un bloc symétriseur- additionneur à gain fixe ayant une première entrée constituant l'entrée du circuit amplificateur et une seconde entrée reliée à la boucle de contre-réaction pour le contrôle et l'annulation en sortie d'une éventuelle tension de décalage. De façon particulièrement avantageuse, les boucles de contre-réaction sont réalisées en mode différentiel Le bloc symétriseur- additionneur comporte deux parties, une première partie ayant: une entrée constituant la première entrée du bloc symétriseur-additionneur, un étage à transconductance pour adapter l'impédance de l'entrée du circuit amplificateur et amplifier avec un gain fixe un signal appliqué à cette entrée, et une sortie différentielle pour mettre ce signal en mode différentiel; une seconde partie comportant un additionneur ayant: une entrée différentielle reliée à la sortie de la première partie, une entrée différentielle constituant la seconde entrée du bloc symétriseur- additionneur, et une sortie différentielle. Selon une autre caractéristique, la chaîne principale amplificatrice comporte en outre un bloc de sortie recevant un signal différentiel délivré par le bloc amplificateur à contrôle de gain et ayant une sortie différentielle constituant la sortie du circuit amplificateur et fournissant un signal différentiel dont la tension de mode commun est asservie pour être égale à une tension fixée De préférence, le bloc de sortie délivre des signaux différentiels de deux fois 500 m V centrés sur une tension de -1,32 v De préférence encore, les boucles de contre-réaction comprennent des amplificateurs opérationnels à entrée et sortie différentielles Un amplificateur opérationnel d'une boucle de contre- réaction peut être un amplificateur opérationnel à sortie différentielle à tension de mode commun contrôlée en sortie. La description qui suit d'un mode de réalisation de l'invention est purement illustrative et non limitative Elle doit être lue en regard des dessins annexés, sur lesquels: La Figure 1 est un schéma d'un circuit amplificateur conforme à l'invention. La Figure 2 est une représentation plus détaillée d'une portion du circuit amplificateur de la Figure 1. La Figure 3 est un schéma d'un sous-circuit de sortie du circuit amplificateur de la Figure 1. La Figure 4 est une représentation d'un mode de réalisation particulier d'une unité du circuit amplificateur de la Figure 1. On voit sur la Figure 1 que le circuit amplificateur conforme à l'invention comprend une chaîne principale amplificatrice réalisée par un symétriseur-additionneur SY à gain fixe, suivi de deux amplificateurs à gain variable AGV 1 et AGV 2 ainsi que d'un bloc de sortie (buffer) BU, en cascade. Les boucles de réaction gain et "offset" sont quant à elles réalisées par l'intermédiaire chacune d'un amplificateur opérationnel référencé respectivement par AOPG et AOPO, et un étage commun T appelé composant de transfert différentiel Un générateur GBB fournit une tension fixe VBB utilisée par le bloc de sortie BU pour contrôler la tension de mode commun en sortie du circuit amplificateur. Le circuit amplificateur reçoit un signal à amplifier sur une entrée asymétrique MD, MB Il fournit un signal amplifié VSD, VSB, sur une sortie différentielle SD, SB Les composants entourés par des pointillés sur la figure sont réalisés en un seul circuit intégré Les autres composants sont extérieurs à ce circuit intégré Tous les composants sont alimentés par une tension V+ et une tension V respectivement positive et négative par rapport à un potentiel de référence. La tension différentielle VSP, VSB en sortie de l'amplificateur de sortie BU est envoyée sur le composant de transfert différentiel T Le composant T est associé à trois condensateurs C 15, C 16, C 17 pour déterminer de manière classique: d'une part la valeur de crête du signal différentiel VSD, VSB; et d'autre part une éventuelle tension de décalage Une première sortie différentielle du composant T fournit un signal de correction de décalage et est reliée: à une entrée différentielle de l'amplificateur AOPO pour deux résistances Rl, R 2; et au potentiel de référence par les condensateurs C 15 et C 16 Une deuxième sortie différentielle du composant T fournit un signal de contrôle de gain et est reliée: à une entrée différentielle de l'amplificateur AOPG par des liaisons directes Une sortie différentielle de l'amplificateur AOPO constitue une sortie de boucle de contrôle et d'annulation d'un éventuel décalage Cette sortie fournit une tension différentielle de correction de tension de décalage, à une entrée différentielle OD, OB du symétriseur- additionneur SY, et est rebouclée à l'entrée différentielle de l'amplificateur AOPO par deux condensateurs Cil, C 12 respectivement. Une sortie différentielle de l'amplificateur AOPG constitue une sortie de la boucle de contrôle de gain Cette sortie est reliée à une entrée différentielle CG commune aux amplificateurs AVG 1 et AVG 2 et permettant de commander leur gains par une tension Cette sortie est, par ailleurs rebouclée à l'entrée différentielle de l'amplificateur AOPG par deux condensateurs C 13, C 14 respectivement. On emploie le mode différentiel pour chacune des deux boucles de contreréaction, ce qui permet une meilleure immunité aux perturbations extérieures et donc globalement un bruit inférieur en sortie. On a représenté plus particulièrement sur la Figure 2 le bloc SY Celui- ci se décompose en un premier amplificateur Ai qui symétrise le signal à amplifier en le mettant en mode différentiel, et qui adapte l'impédance d'entrée et amplifie le signal via un étage de transconductance, et en un deuxième amplificateur A 2 qui réalise une addition du signal différentiel de sortie de l'amplificateur Al avec la tension différentielle de correction de tension de décalage, puis une amplification à gain fixe, pour l'attaque du bloc suivant. L'amplificateur A 2 possède une sortie différentielle reliée à une entrée différentielle de l'amplificateur AGV 1. Une telle structure présente de nombreux avantages En particulier l'impédance d'entrée est fixe et n'est pas altérée par les modifications de gain, comme c'était le cas avec les circuits amplificateurs connus jusqu'à présent, dans lesquels l'amplificateur recevant la tension d'entrée recevait également la boucle de contre-réaction de gain. Egalement, l'addition de la tension de décalage s'y fait en différentiel et sur un point de plus haute impédance, puisqu'elle n'est plus faite directement en entrée La symétrisation (passage d'un mode asymétrique en entrée à un mode différentiel en sortie) s'y fait sur deux étages et diminue l'injection de mode commun en entrée du bloc à gain variable AGV 1, AGV 2 Egalement encore, le gain fixe avant passage par les amplificateurs à gain variable AGV 1 et AGV 2 améliore le rapport signal-bruit S/B. Le bloc de sortie BU a été représenté plus particulièrement sur la Figure 3 Ce bloc doit délivrer des signaux différentiels de deux fois 500 mv centrés sur la tension VBB ( 1, 32 V) L'amplitude est contrôlée par la boucle de contre-réaction agissant sur le gain, mais une structure particulière est nécessaire pour contrôler la tension de mode commun en sortie Des structures classiques permettant un contrôle de ce type sont déjà connues Les variations des tensions base-collecteur des transistors y sont compensées par les variations d'autres tensions base-émetteur d'autres transistors, ceci néanmoins toujours au détriment des performances en bande passante L'invention propose pour sa part une structure qui permet de pallier cet inconvénient. Cette structure a été plus particulièrement représentée sur la Figure 3 et comprend en particulier une partie A asservie par une partie B La partie A amplifie le signal différentiel VED, VEB appliqué à l'entrée du bloc de sortie BU, et délivre le signal différentiel VSD, VSB: en sortie du bloc BU Le signal différentiel VSD, VSB a une tension de mode commun commandable par une tension appliquée à une entrée X de la partie A Cette entrée X est reliée à une sortie de la partie B Cette dernière réalise un asservissement fournissant au point X une tension telle que la tension de mode commun en sortie du bloc BU reste toujours égale à la tension fixée VBB. Plus précisément, cette partie A comprend principalement deux transistors Tl, T 2, montés en paire différentielle, les bases de ces transistors Tl, T 2 étant reliées à leur collecteur par l'intermédiaire de capacités de compensation Cl, C 2 Les bornes communes, d'une part de la capacité Cl et du collecteur du transistor Ti et d'autre part, de la capacité C 2 et du collecteur du transistor T 2, sont reliées respectivement par l'intermédiaire des résistances RC 1 et RC 2 à l'émetteur d'un transistor T 3 appartenant à la partie B Le point X est la borne commune à l'émetteur du transistor T 3 et aux résistances RC 1 et RC 2 La base du transistor Tl est également reliée à deux transistors T 4, T 5 montés en diodes en série, et recevant, par l'intermédiaire d'une résistance d'entrée R El, l'une des tensions d'entrée VED du bloc de sortie Symétriquement, le transistor T 2 est associé à deux transistors T 6 et T 7 montés en diode en série recevant, par l'intermédiaire d'une résistance RE 2, la deuxième entrée différentielle VEB du bloc de sortie BU Le point commun de la résistance R El et des transistors montés en diode T 4, T 5, et le point commun de la résistance RE 2 et des transistors T 6, T 7 sont reliés respectivement aux émetteurs de deux transistors T 8, T 9 par deux résistances de contre-réaction RC 3 et RC 4 Les transistors T 8 et T 9 sont montés en collecteur commun Leurs bases sont respectivement reliées aux bases de deux transistors T 10, Tll également montés en collecteur commun. Les bases de T 8, T 10 et T 9, Tll sont respectivement reliées au collecteur de Tl et T 2 Les émetteurs de ces deux transistors T 10, Tll sont respectivement reliés aux collecteurs de transistors montés en diode T 12, T 13 eux-mêmes en série avec respectivement un des transistors T 14, T 15 également montés en diode dont les bases et collecteurs sont reliés respectivement à la base d'un transistor T 16, T 17 Les émetteurs de ces transistors T 16 et T 17 délivrent les tensions de sortie différentielle VSD et VSB du bloc de sortie BU Leurs collecteurs sont reliés ensemble à une tension d'alimentation V+. La partie B est reliée quant à elle à cette partie A, notamment par l'intermédiaire de deux résistances RM 1 et RM 2 reliées aux émetteurs des transistors T 16 et T 17 ayant une borne commune en un point Y reliée à la base d'un transistor T 18 Le point Y fournit la moyenne de VSD et VSB c'est-à-dire la tension de mode commun du signal différentiel VSD, VSB. Cette tension est comparée à la tension de consigne VBB au moyen des transistors T 18 et T 19 montés en amplificateur différentiel L'émetteur de ce transistor T 18 est relié par une résistance RM 3, d'une part à un fil de polarisation et d'autre part à une autre résistance RM 4 reliée à l'émetteur d'un transistor T 19 Ce transistor T 19 reçoit VBB sur sa base par deux résistances RM 5 et RM 6 montées en parallèles Le collecteur du transistor T 18 est relié, d'une part à une capacité de découplage C 5, et d'autre part au collecteur de deux transistors PNP, T 20 et T 21 dont les émetteurs sont reliés, par l'intermédiaire des résistances RM 7 et RM 8 à la tension commune V+ Egalement, le collecteur du transistor T 19 est relié au collecteur de deux transistors T 22 et T 23 montés en diodes et dont les émetteurs sont également reliés par l'intermédiaire de résistances RM 9 et RM 10 à la tension commune V+ Les bases des transistors T 20 à T 23 sont toutes reliées les unes aux autres La borne commune des collecteurs des transistors T 20 et T 21 est reliée à la base d'un transistor T 24 en collecteur commun et dont l'émetteur est relié à la base du transistor T 3, dont l'émetteur est relié au circuit A. La tension de mode commun de VSD, VSB du circuit A est fonction du potentiel au point X Ce potentiel peut évoluer sous l'action dudit circuit B qui est un asservissement contrôlant la tension en Y et la maintenant égale à la tension VBB Cette tension fixée VBB est donnée par le générateur GBB de réalisation classique, à "Band-Gap". On a représenté sur la Figure 4, un amplificateur opérationnel à entrée et sortie différentielles pouvant être utilisé pour réaliser l'amplificateur AOPO ou l'amplificateur AOPG C'est un amplificateur opérationnel à sortie différentielle et à tension de mode commun contrôlée en sortie Il comprend principalement un miroir de courant Ml recevant deux entrées de courant i provenant des collecteurs de deux transistors Qi et Q 2 PNP, montés en paire différentielle et polarisés par une source de courant 2 i. Entre les collecteurs de ces deux transistors Qi et Q 2 est montée une paire différentielle de transistors Q 3, Q 4, NPN dont les émetteurs sont reliés par un fil commun au miroir de courant Ml qui reçoit un courant Ki Le collecteur et la base de chacun de ces deux transistors Q 3, Q 4, sont reliés par une capacité de compensation Cc Les collecteurs de ces deux transistors Q 3 et Q 4, sont également reliés tous deux à des sorties d'un miroir M 2 Chacune de ces deux sorties envoie un courant Ki vers le transistor Q 3, Q 4, auquel elle est associée Ce courant Ki se scinde en deux courants Ki/2, l'un allant vers les transistors Q 3 ou Q 4, l'autre vers le collecteur d'un transistor à deux sorties QCS, qui forme, avec un transistor QCR simple, une paire différentielle alimentée par une source de courant 2 Ki, le collecteur du transistor QCR est relié au miroir M 2, sa base recevant une tension de référence Vref Entre chacun des collecteurs des transistors Q 3, Q 4, et le noeud qui renvoie une partie du courant Ki en sortie du miroir M 2 vers le différentiel QCS, QCR sont branchées respectivement les bases des transistors Q 5, Q 6 à collecteur commun et dont les émetteurs renvoient sur une tension de sortie respectivement 0 + et 0- Des résistances R 3 et R 4 relient respectivement la base du transistor QCS à 0 + et à 0-. Ainsi, la source de courant 2 i pilote tous les courants de l'amplificateur L'équilibre de mode commun des courants de mode commun du premier étage est assuré par le miroir Ml attaqué par le deuxième étage différentiel L'équilibre de mode commun en sortie est assuré par le différentiel QCS-QCR. QCS possède deux sorties (deux transistors en parallèle) qui agissent directement sur les collecteurs de transistors Q 3 et Q 4, afin d'assurer la stabilité de la boucle de contre- réaction mode commun sans que d'autres capacités de compensation que les capacités Cc ne soient nécessaires (les capacités Cc sont nécessaires pour le mode différentiel). Les signes de référence insérés après les caractéris- tiques techniques mentionnées dans les revendications, ont pour seul but de faciliter la compréhension de ces dernières, et n'en limitent aucunement la portée. il REVENDICATIONS 1 Circuit amplificateur large bande à contrôle automatique de gain et de tension de décalage comportant une chaîne principale amplificatrice (SY, AVG 1, AVG 2, BU), une boucle (T, AOPG) de contre-réaction pour le contrôle du gain et une boucle (T, AOPO) de contre-réaction pour le contrôle et l'annulation en sortie d'une éventuelle tension de décalage, ladite chaîne principale amplificatrice comportant un bloc amplificateur à contrôle de gain (AGV 1, AGV 2), ayant une entrée de contrôle de gain (CG) reliée à la boucle (T, AOPG) de contre-réaction pour le contrôle de gain; caractérisé en ce que le bloc amplificateur à contrôle de gain (AGV 1, AGV 2) est précédé dans la chaîne principale par un bloc symétriseur-additionneur (SY) à gain fixe ayant une première entrée (MD, MB) constituant l'entrée du circuit amplificateur et une seconde entrée (OD, OB) reliée à la boucle (T, AOPO) de contre-réaction pour le contrôle et l'annulation en sortie d'une éventuelle tension de décalage. 2 Circuit amplificateur selon la revendication 1, caractérisé en ce que les boucles de contre-réaction sont réalisées en mode différentiel. 3 Circuit amplificateur selon la revendication 2, caractérisé en ce que le bloc symétriseur additionneur (SY) comporte deux parties (Al, A 2), une première partie (Al) ayant: une entrée constituant la première entrée (MD, MB) du bloc soustracteur (SY), un étage à transconductance pour adapter l'impédance de l'entrée (MD, MB) du circuit amplificateur et amplifier avec un gain fixe un signal appliqué à cette entrée, et une sortie différentielle pour mettre ce signal en mode différentiel; une seconde partie (A 2) comportant un additionneur ayant: une entrée différentielle reliée à la sortie de la première partie (Al), une entrée différentielle constituant la seconde entrée (OD, OB) du bloc symétriseur-additionneur (SY), et une sortie différentielle fournissant un signal à envoyer sur le bloc amplificateur à contrôle de gain (AG Vl, AGV 2). 4 Circuit amplificateur selon l'une des revendications 2 ou 3, caractérisé en ce que la chaîne principale amplificatrice comporte en outre un bloc de sortie (BU) recevant-un signal différentiel (VED, VEB) délivré par le bloc amplificateur à contrôle de gain (AV Gl, AVG 2) et ayant une sortie différentielle constituant la sortie du circuit amplificateur et fournissant un signal différentiel (VSD, VSB) dont la tension de mode commun (Y) est asservie pour être égale à une tension fixée (VBB). Circuit amplificateur selon la revendication 4, caractérisé en ce que le bloc de sortie (BU) délivre des signaux différentiels de deux fois 500 m V centrés sur une tension de moins -1,32 v. 6 Circuit amplificateur selon la revendication 2, caractérisé en ce que les boucles de contre-réaction comprennent des amplificateurs (AOPG, AOPO) opérationnels à entrée et sortie différentielles. 7 Circuit amplificateur selon la revendication 6, caractérisé en ce qu'au moins un amplificateur opérationnel (AOPO, AOPG) d'une boucle de contre-réaction est un amplificateur opérationnel à sortie différentielle à tension de mode commun contrôlée en sortie.