FR 2663774 A1 19911227 FR 9007792 A 19900621 CIRCUIT DE TEST DE CELLULES MEMOIRES ELECTRIQUEMENT PROGRAMMABLES L'invention concerne le test des cellules mémoires électriquement programmables (EPROM, EEPROM). De telles cellules se composent chacune d'un transistor à grille flottante, dont la grille de contrôle est reliée à une ligne de mot, le drain, à une ligne de bit et la source, à un potentiel de référence qui est en général la masse électrique du circuit. L'arrangement des cellules de la mémoire est matriciel: une ligne de mot est reliée aux grilles de contrôle de tous les transistors d'une même ligne; une ligne de bit est reliée au drain de tous les transistors d'une même colonne. Pour faciliter l'adressage, le plan mémoire est en général partagé, par exemple pour former des sous-groupes de lignes de bit Le décodage colonne (des lignes de bit) se fait alors en deux temps: décodage d'une ligne de bit dans chaque sous-groupe et décodage du sous-groupe Cet ensemble de sous-groupes forme un groupe qui correspond à une data ou encore un bit de données Pour ce groupe, on aura un seul amplificateur de lecture Mais on pourra avoir un amplificateur d'écriture par sous-groupe, celui-ci étant sélectionné par le décodage du sous-groupe. En pratique, les mémoires sont organisées en mots d'information d'une certaine longueur: 4, 8, 16, 32 bits de données On a alors plusieurs groupes de lignes de bits tels que définis précédemment Un groupe de lignes de bit correspond aux bits de poids i dans le mot d'information Et on a donc autant de groupes que de bits dans le mot d'information. De plus, on cherche à optimiser l'occupation de la surface du circuit semi-conducteur Ainsi, par exemple, pour une mémoire 8 bits, c'est à dire dont un mot d'information est donné sur 8 bits de poids O, 1,, 7 correspondant à des broches d'entrée/sortie de données DO, Dl,, D 7 de la mémoire, on définit 8 groupes de lignes de bit: un premier groupe correspondant aux bits de poids O (DO),, un huitième groupe correspondant aux bits de poids 7 (D 7) Et dans cet exemple, on a 8 amplificateurs de lecture, un par groupe. On peut définir aussi par exemple deux groupes de lignes de mot: un premier groupe correspondant aux groupes O, 1, 6 et 7 de lignes de bit DO, Dl, D 6 et D 7, un second groupe correspondant aux groupes 2, 3, 4 et 5 de lignes de bit D 2, D 3, D 4 et D 5 Un tel choix dépend de la structure physique choisie pour le circuit et de son optimisation. La lecture d'un mot mémoire entraînera la sélection d'une ligne de mot dans chaque groupe de ligne de mot et la sélection d'une ligne de bit dans chaque groupe de lignes de bit Tous les bits de données du mot d'information sont alors fournis en parallèle par les amplificateurs de lecture associés aux groupes de lignes de bit. Topographiquement, comme on peut le voir sur la figure 1, un tel découpage permet une organisation en deux demi-plans, les lignes de bit étant dans l'exemple prises verticales et les lignes de mot horizontales Le demi-plan supérieur correspond au premier groupe de lignes de mot avec les groupes 0, 1, 6 et 7 de lignes de bit Le demi-plan inférieur correspond au second groupe de lignes de mot avec les groupes 2, 3, 4 et 5 de lignes de bit Dans l'exemple, le second groupe de mot correspond à une simple mise en parallèle du premier Le pré-décodeur (PREDEC) des lignes de mot est de préférence juste au-dessus et en bordure du demi- plan supérieur Le décodeur de lignes de mot (DEC L) de chaque demi-plan est placé en bordure des côtés verticaux du demi-plan correspondant Les décodeurs colonnes (DEC C), c'est à dire des lignes de bit, du demi-plan supérieur, et les amplificateurs de lecture et d'écriture (AMPLI) correspondants sont situés entre les 2 demi-plans Ceux du demi-plan inférieur sont situés sous ce demi-plan inférieur, en bordure. En périphérie du circuit mémoire, on trouve les broches d'entrée/sortie et de contrôle de la mémoire, avec les buffers associés Ainsi en haut et sur les côtés verticaux, on trouve des broches d'entrées du bus d'adresse, dans l'exemple AO A 10 avec les buffers d'entrées associés Elles sont ainsi proches des différents décodeurs On trouve aussi les broches d'alimentation Vcc, Vpp et de sélection du circuit mémoire NCE. En bas, et un peu sur le côté droit, on a les broches d'entrée/sortie de données: DO D 7, et la masse du circuit GND Dans l'exemple Do est à l'extrême gauche, D 5 à l'extrême droite, D 6 et D 7 en bas du côté vertical droit Les interconnexions du demi-plan supérieur avec les broches d'entrées/sorties correspondantes DO, Dl, D 6 et D 7 sont ainsi optimisées. Les interconnexions à réaliser sont nombreuses, entre les décodeurs, le pré-décodeur et les buffers d'entrée du bus d'adresse, les amplificateurs et les buffers d'entrée/sorties du bus de données Ainsi, si on appelle "coeur" le plan mémoire proprement dit, "milieu" les décodeurs et amplificateurs qui donnent accès au plan mémoire et "périphérie" les buffers et les broches d'entrée/sortie du circuit, il y aentre le milieu et la périphérie, de nombreuses interconnexions à réaliser, sachant de plus que ces interconnexions ne peuvent traverser le "coeur" Ces interconnexions occupent beaucoup de place au regard du coeur, aussi cherche t-on toujours à réduire leur nombre On cherche aussi à placer les différents circuits de manière à optimiser la longueur des interconnexions. Or, pour les besoins de test des cellules mémoire électriquement programmables dont on cherche à lire, non pas le contenu binaire O ou 1 selon qu'elles sont programmées ou non, mais plutôt leur capacité à conduire le courant avant ou après leur programmation, on utilise des connexions supplémentaires pour pouvoir mesurer le courant qui passe dans la cellule, quand elle est accédée en lecture Le circuit de test généralement utilisé est représenté en figure 2. En effet, en lecture, le drain de la cellule Ci sélectionnée c'est à dire, en fait, la ligne de bit LB correspondante est connecté à l'entrée d'un amplificateur de lecture, qui va injecter du courant dans la cellule Selon que le courant passe ou non dans la cellule, l'amplificateur délivre sur sa sortie un niveau logique haut ou bas Une connexion DX relie la sortie de l'amplificateur de lecture à l'entrée du buffer d'entrée/sortie correspondant, lui-même connecté en sortie à une broche d'entrée/sortie correspondante, par exemple D 2. En test, on lit aussi la cellule, mais on veut lire le courant qui la traverse, et non le niveau logique binaire délivré en sortie de l'amplificateur de lecture On utilise alors une connexion supplémentaire DIX qui relie la broche d'entrée/sortie D 2 au drain de la cellule Cl par un transistor T utilisé en interrupteur, sa source étant connectée à la liaison DIX et son drain, au drain de la cellule Ce transistor est topographiquement à côté de l'amplificateur, c'est à dire dans la zone milieu Quand le circuit est en mode de test, un signal DMA met l'entrée de l'amplificateur de lecture et la sortie du buffer d'entrée/sortie en état de haute impédance, et rend le transistor/interrupteur T conducteur Ainsi, si on impose une tension externe sur la broche D 2, on peut lire le courant qui passe dans la cellule Ce courant n'est pas perturbé par le buffer d'entrée/sortie, ni par l'amplificateur puisqu'ils ont été mis en haute impédance. Un tel circuit de test revient à doubler les interconnexions DX: on double le nombre d'interconnexions amplificateur de lecture buffer d'entrée/sortie Ce qui est un inconvénient majeur comme on l'a déjà vu dans l'optimisation de la taille du circuit, puisque le nombre de connexions influe directement et de manière importante sur la taille du circuit. L'invention a pour objet un autre circuit de test pour la lecture du courant des cellules, qui permette de réduire le nombre de connexions totales du circuit. Dans l'invention, on remarque en effet, qu'il est moins coûteux en place d'ajouter des transistors dans le milieu ou sur la périphérie, que d'avoir à ajouter des connexions entre ces deux zones. L'invention a donc pour objet un dispositif de test de cellules mémoire électriquement programmables d'un circuit qui comporte, pour chaque broche d'entrée/sortie de données, un buffer d'entrée/sortie associé dans une zone périphérique du circuit et un amplificateur de lecture associé dans une zone milieu du circuit, proche du plan des cellules mémoire, l'entrée du buffer d'entrée/sortie étant connectée à la sortie de l'amplificateur de lecture par une connexion DX et la sortie du buffer d'entrée/sortie étant connectée à la broche d'entrée/sortie, l'entrée de l'amplificateur de lecture étant connectée en un noeud A à une ligne de bit correspondant à une cellule sélectionnée en lecture, caractérisé en ce qu'il comporte des moyens pour court-circuiter l'entrée et la sortie de l'amplificateur de lecture en mode de test, ces moyens étant topographiquement situés dans la zone milieu du circuit et des moyens pour court-circuiter l'entrée et la sortie du buffer d'entrée/sortie en mode de test, ces moyens étant topographiquement situés dans la zone périphérique du circuit. D'autres avantages et caractéristiques de l'invention sont donnés dans la description qui suit, faite à titre indicatif et nullement limitatif de l'invention et en référence aux figures annexées, dans lesquelles: la figure 1 est un exemple de topographie mémoire déjà décrit, la figure 2 est un schéma électrique d'un circuit de test connu, la figure 3 est un schéma électrique d'un circuit de test selon l'invention. La figure 3 montre un circuit de test selon l'invention. L'entrée de l'amplificateur de lecture AL est reliée par le noeud A au drain d'une cellule mémoire Ci sélectionnée ( soit, en fait, à la ligne de bit LB sélectionnée) La sortie de l'amplificateur de lecture AL est connectée à l'entrée d'un amplificateur à sortie trois états AMP (c'est à-dire avec un état haute impédance) La sortie de cet amplificateur AMP est connectée à l'entrée d'un buffer d'entrée/sortie, noté E/S, par une connexion DX. Un premier transistor Tl est utilisé en interrupteur entre le noeud A, à l'entrée de l'amplificateur de lecture, et la sortie de l'amplificateur AMP à sortie 3 états: le drain du transistor Tl est relié au point A et la source, à la sortie de l'amplificateur AMP Il est commandé sur sa grille par un signal de mode de test DMA. Un deuxième transistor T 2 est utilisé en interrupteur entre l'entrée du buffer E/S et sa sortie: son drain est relié à l'entrée du buffer E/S au point B, et sa source, à la sortie du buffer E/S, au point C Il est lui aussi commandé sur sa grille par le signal DMA. La mise en état haute impédance de l'amplificateur de lecture, de l'amplificateur à sortie 3 états, et de la sortie du buffer d'entrée/sortie est commandée par le signal de mode de test DMA. Le fonctionnement est alors le suivant: quand on passe en mode de test, le signal DMA rend conducteur les deux transistors, et met en haute impédance les sorties de l'amplificateur AMP à sortie 3 états et du buffer d'entrée/sortie Le signal DMA met aussi l'entrée de l'amplificateur de lecture en état de haute impédance, pour l'empêcher d'injecter du courant dans la cellule, ce qui perturberait le test. En fait, l'amplificateur de lecture comporte classiquement un amplificateur de sortie non représenté, dont on pourrait modifier la structure dans l'invention, pour pouvoir le mettre en état de haute impédance, sur commande DMA Dans l'exemple, on a préféré ajouter sur la sortie de l'amplificateur de lecture, un amplificateur à sortie 3 états AMP. En mode de test, si on applique une tension sur la broche D 2, un courant va circuler dans la cellule sélectionnée et passer dans la liaison DX, l'amplificateur de lecture avec l'amplificateur AMP et le buffer d'entrée/sortie étant chacun court-circuités. On peut mesurer le courant sur la broche D 2. Le premier transistor Ti et l'amplificateur AMP à sortie 3 états sont réalisés dans la zone milieu M, près de l'amplificateur de lecture. Le deuxième transistor T 2 est lui réalisé dans la zone périphérique P, près du buffer E/S. On rajoute ainsi de la circuiterie supplémentaire, mais en compensation, il n'y a plus qu'une seule liaison, la liaison DX, opérationnelle: la liaison DIX de la figure 2 est supprimée. Ainsi, en rajoutant autant de circuiteries supplémentaires selon l'invention, dans les zones milieu et périphérique, qu'il y a de broches d'entrée/sortie Di, on supprime autant de connexions inter-zones dédiées au test Et finalement, on peut réduire la surface du circuit mémoire. De plus, comme il y a moins de connexions la fiabilité du circuit augmente. REVENDICATIONS 1 Dispositif de test de cellules mémoire électriquement programmables d'un circuit qui comporte, pour chaque broche d'entrée/sortie de données (D 2), un buffer d'entrée/sortie (E/S) associé dans une zone périphérique (P) du circuit et un amplificateur de lecture (AL) associé dans une zone milieu (M) du circuit, proche du plan (C) des cellules mémoire, l'entrée du buffer d'entrée/sortie étant connectée à la sortie de l'amplificateur de lecture par une connexion DX et la sortie du buffer d'entrée/sortie étant connectée à la broche d'entrée/sortie, l'entrée de l'amplificateur de lecture étant connectée en un noeud A à une ligne de bit (LB) correspondant à une cellule (Cl) sélectionnée en lecture, caractérisé en ce que qu'il comporte des moyens (TI, AMP) pour court-circuiter l'entrée et la sortie de l'amplificateur de lecture (AL) en mode de test, ces moyens étant topographiquement situés dans la zone milieu (M) du circuit et des moyens (T 2) pour court-circuiter l'entrée et la sortie du buffer d'entrée/sortie (E/S) en mode de test, ces moyens étant topographiquement situés dans la zone périphérique (P) du circuit. 2 Dispositif de test selon la revendication 1, caractérisé en ce que les moyens pour court-circuiter l'entrée et la sortie de l'amplificateur de lecture comportent un amplificateur à sortie 3 états (AMP) connecté à la sortie de l'amplificateur de lecture (AL) et dont la mise en état de haute impédance est commandée par un signal de mode de test (DMA) et un premier transistor (TI) dont le drain est connecté au noeud A et la source à la sortie de l'amplificateur à sortie 3 états (AMP), sa grille étant commandée par le signal de mode de test (DMA). 3.Dispositif de test selon la revendication 1 ou 2, caractérisé en ce que les moyens pour court-circuiter le buffer d'entrée/sortie (E/S) comportent un deuxième transistor (T 2) dont le drain est connecté à l'entrée du buffer d'entrée/sortie et la source à la sortie du buffer d'entrée/sortie, sa grille étant commandée par un signal de mode de test (DMA) qui commande aussi la mise en état haute impédance du buffer d'entrée/sortie.