FR 2668001 A1 19920417 FR 9100305 A 19910111 La présente invention se rapporte à un circuit d'interface pour source de tension double, et plus particulièrement à un circuit d'interface pour attaquer un circuit d'un système haute tension par une source de basse tension dans une pastille, en utilisant deux sortes de tension, c'est-à-dire une basse tension et une haute tension. En général, un circuit d'interface pour source de tension double employant deux tensions se compose d'inverseurs IV 1 et IV 2 formés de transistors CMOS (métal oxyde semi-conducteur complémentaire) à canal du type p et à canal du type n, N 1, N 2, Pl et P 2, comme le montre la figure 1 Plus particulièrement, le circuit d'interface est construit de façon que l'inverseur IV 1 composé du transistor CMOS p 1 à canal du type p et du transistor CMOS N 1 à canal du type N ait une source basse tension VL (environ 3,3 V) tandis que l'inverseur IV 2 se compose du transistor CMOS p 2 à canal du type p et du transistor CMOS N 2 à canal du type n. Un signal d'entrée Ven a une plage d'oscillations de O à 3,3 V En conséquence, lorsque le signal d'entrée Ven passe d'un niveau bas à un niveau haut ou d'un niveau haut à un niveau bas, la sortie V moy de l'inverseur IV 1 est de O à 3,3 V Quand la sortie Vmoy de l'inverseur IV 1 oscille à basse tension, alors l'inverseur de sortie IV 2 ayant une source de haute tension VH (environ 5 V) oscille à la haute tension Dans ce cas, quand la sortie Vmoy de l'inverseur IV 1 est O V, un trajet de courant se forme à travers une résistance R 1 et le transistor CMOS p 2 à canal du type p de l'inverseur de sortie IV 2 et la sortie Vsor devient une haute tension ( 5 V) Quand la sortie de l'inverseur IV 1 est de 3,3 V, le transistor CMOS p 2 à canal du type p de l'inverseur de sortie IV 2 se met hors circuit et le transistor CMOS N 2 à canal du type N se met en circuit et ensuite la sortie Vsor passe à basse tension (valeur s'approchant de O V). Cependant, quand la sortie Vmoy de l'inverseur IV 1 est de 3,3 V, le potentiel entre l'émetteur et la source du transistor p 2 à canal du type p dans l'inverseur de sortie IV 2 est de 1,7 V ( 5 V 3,3 V = 1,7 V) et ensuite le transistor p 2 est légèrement mis en circuit, donc un courant direct s'écoule à travers le transistor p 2 et la résistance R 1, avec pour résultat l'inconvénient de l'augmentation de la consommation de courant Dans ce cas, en supposant qu'il n'y a pas de résistance R 1, le transistor p 2 peut être mis en circuit, avec pour résultat un fonctionnement erroné avec une sortie Vsor à haute tension. La présente invention a en conséquence pour objet de remédier aux inconvénients du circuit d'interface à source de tension double conventionnel et de procurer un circuit d'interface à source de tension double pour mise en interface de deux tensions sans dissipation de puissance due à un courant s'écoulant inutilement. Pour atteindre l'objectif ci-dessus, le circuit d'interface à source de tension double comprend un transistor CMOS à canal du type N pour l'introduction d'un signal d'entrée à sa porte; un inverseur pour convertir le signal d'entrée; et un transistor CMOS à canal du type N pour introduire la sortie de l'inverseur à sa porte, o un circuit de verrouillage ayant une source de haute tension, est connecté entre les drains des transistors CMOS à canal du type n. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: la figure 1 est une vue de la construction d'un circuit d'interface pour source de tension double conventionnel; la figure 2 donne un schéma bloc général d'un circuit d'interface pour source de tension double selon la présente invention; la figure 3 est un schéma de circuit d'un circuit d'interface pour source de tension double selon la présente invention; et les figures 4 A et 4 B montrent des formes d'onde d'entrée et de sortie, produites dans les parties principales du circuit d'interface selon l'invention. La présente invention sera décrite ci-après en détail en se référant aux dessins. La figure 2 montre un schéma bloc général d'un circuit d'interface pour source de tension double selon la présente invention La figure 3 est un schéma de circuit du circuit d'interface de la présente invention. Les figures 4 A et 4 B sont des formes d'onde d'entrée/sortie qui sont produites en des parties principales du circuit d'interface selon l'invention. D'abord, quand un signal d'entrée Ven de O V à 3,3 V est appliqué à la porte du transistor CMOS N 1 à canal du type N et qu'une tension VH de valeur élevée (environ 5 V) est fournie au circuit de verrouillage 1, le signal d'entrée Ven est converti par l'inverseur I Va puis le signal converti Ven est fourni au transistor CMOS n 2 à canal du type n En conséquence, quand le transistor n 1 est mis en circuit, le transistor N 2 est mis hors circuit Alternativement, quand le transistor N est mis hors circuit, le transistor N 2 est mis en circuit. De plus, le circuit de verrouillage 1 émet un signal par n'importe lequel des deux noeuds P et Q En effet, quand le signal d'entrée V varie entre O et en 3,3 V, comme le montre les figures 4 A et 4 B, la sortie Vsor du circuit de verrouillage 1 passe d'un signal au niveau bas à un signal au niveau haut lquand le signal d'entrée Ven passe de O à 3,3 V, figure 4 A 3 ou d'un niveau haut à un niveau bas quand le signal d'entrée V passe -' en de 3,3 V à O V, figure 4 3 En conséquence, quand le signal d'entrée passe d'un niveau bas à un niveau haut alors que le noeud P du circuit de verrouillage 1 est à un potentiel élevé ( 5 V) et que le noeud Q est à un faible potentiel (O V)ffigure 4 (A)l, le transistor CMOS N 1 mis hors circuit passe à l'état en circuit et le transistor CMOS N 2 passe de l'état en circuit à l'état hors circuit du fait de l'inverseur I Va, donc le trajet de courant passe par le transistor N 1 pour changer le potentiel du noeud P à O V. Par conséquent, la sortie Vsor du circuit de verrouillage 1, c'est-à-dire le potentiel au noeud Q, passe à un niveau haut de 5 V du fait des caractéristiques du circuit de verrouillage, et la totalité du trajet de courant est coupée pour maintenir une tension stable de sortie Vsor' Alternativement, quand le signal d'entrée Ven passe d'un niveau haut à un niveau bas alors que le potentiel au noeud P du circuit de verrouillage 1 est bas (O V) et que le potentiel au noeud Q est haut ( 5 V), le transistor N 1 qui est mis en circuit passe à l'état hors circuit et le transistor N 2 passe de l'état hors circuit à l'état en circuit du fait de l'inverseur I Va, donc le trajet de courant passe par le transistor N 2 et le potentiel au noeud Q, c'est-à-dire la sortie Vsor du circuit de verrouillage 1, passe à un niveau bas de O V et y est maintenu. Dans le circuit d'interface pour source de tension double de la présente invention qui fonctionne comme ci-dessus, le circuit de verrouillage émet un signal de tout noeud sans dissipation de courant et donc cela permet de réduire la dissipation inutile de puissance. REVENDICATIONS 1 Circuit d'interface pour source de tension double, caractérisé en ce qu'il comprend: un transistor CMOS (n 1) à canal du type N pour introduire un signal d'entrée Ven à sa porte; un inverseur (I Va) pour la conversion du signal d'entrée Ven; et un transistor CMOS (n 2) à canal du type N pour introduire la sortie de l'inverseur (IV a) à sa porte et en ce qu'un circuit de verrouillage ( 1) ayant une source de haute tension VH est connecté entre les drains des transistors (n 1) et (n 2). 2 Circuit selon la revendication 1, caractérisé en ce que le circuit de verrouillage ( 1) précité se compose des inverseurs (I Va) et (I Vb).