FR 2667743 A1 19920410 FR 9012438 A 19901009 e t AMPLIFICATEUR MONOBROCHE EN CIRCUIT INTEGRE L'Iinvention concerne les circuits intégrés incorporant des amplificateurs. La tendance actuelle est, avec le développement des technologies MOS et CMOS, à l'intégration de systèmes de plus en plus complexes regroupant sur la même puce de circuit intégré des fonctions tant logiques qu'analogiques. Se posent alors des problèmes de diaphonie entre partie logique et partie analogique, c'est-à-dire de bruitage des fonctions analogiques par les signaux logiques qui transitent sur des conducteurs voisins. La cause première de ce bruit est la présence de commutations de signaux logiques entre deux niveaux de tension relativement écartés l'un de l'autre Ces commutations se transmettent, capacitivement ou inductivement, à des conducteurs voisins qu'ils perturbent Le bruit ainsi engendré couvre un large spectre de fréquences puisque les transitions de niveau logique peuvent être très raides et les paliers de niveau logiques très plats. Parmi les conducteurs perturbés, il y a par exemple les lignes d'alimentation (Vcc et Vss) Mais il peut y avoir d'autres éléments de circuit comme par exemple le substrat du circuit intégré lui-même: le potentiel du substrat subit alors l'influence du bruit, et cette influence se répercute sur le fonctionnement des transistors dont le canal est constitué par le substrat. En particulier, dans les fonctions analogiques (amplificateurs par exemple), le bruit logique engendré par les fonctions logiques voisines peut entraîner une instabilité des tensions de référence internes au circuit, que ce soit la référence du substrat ou une tension d'alimentation, ou tout simplement le point de fonctionnement au repos d'un noeud de circuit. Pour compenser ces instabilités, on est souvent obligé de prévoir des moyens de compensation Par exemple, le moyen le plus fréquemment utilisé consiste à prévoir à l'extérieur du circuit intégré des sources de courant de référence (non bruitées), pour fournir les références non bruitées dont on a besoin On utilise aussi parfois des configurations de circuit intégré dans lesquelles des alimentations séparées sont prévues pour la partie analogique et pour la partie logique du circuit, afin que les interférences soient minimisées. Un des problèmes qu'on rencontre alors est l'augmentation du nombre de broches extérieures du circuit intégré On sait qu'il est souhaitable de réduire autant que possible le nombre de broches extérieures d'un circuit intégré. Un but de l'invention est de réaliser un amplificateur pour amplifier un signal analogique en provenance de l'extérieur d'un circuit intégré, qui n'utilise qu'une seule broche du circuit en plus de deux broches d'alimentation (ces deux broches étant de toutes façons prévues pour le reste du circuit), fonctionne dans une bande de fréquences bruitée par des signaux logiques voisins, présente une bonne sensibilité (niveau d'entrée minimum de faible valeur), et un faible bruit de phase, et ait un point de polarisation stable en l'absence de signal d'entrée malgré le bruit présent sur les alimentations (autrement dit une bonne réjection de mode commun par rapport aux alimentations, malgré le fait que l'amplificateur ne soit pas différentiel puisqu'il n'aura qu'une broche d'entrée). Ce type d'amplificateur s'avère nécessaire dans tous les systèmes o la phase du signal est importante et o pourtant le coût de réalisation doit rester faible (coût des broches en particulier) C'est le cas par exemple des boucles à verrouillage de phase. Selon l'invention, on propose donc un circuit intégré comportant à la fois une partie logique et une partie analogique, avec dans la partie analogique un amplificateur analogique ayant une entrée connectée à une broche d'entrée du circuit intégré, l'amplificateur étant alimenté par deux conducteurs d'alimentation générale du circuit intégré et étant caractérisé en ce qu'il comporte: au moins un étage inverseur constitué par une paire de deux transistors MOS complémentaires en série ayant leurs grilles réunies et leurs drains réunis, un troisième transistor connecté entre un conducteur d'alimentation et la source d'un premier transistor de la paire complémentaire, un quatrième transistor connecté entre l'autre conducteur d'alimentation et le deuxième transistor de la paire complémentaire, un cinquième transistor monté en diode en série avec une résistance entre les conducteurs d'alimentation, un sixième transistor monté en miroir de courant pour recopier le courant du cinquième, un septième transistor monté en diode, en série avec le sixième, les troisièmes et quatrièmes transistors étant montés en miroir de courant pour recopier les courants dans les sixième et septième transistors. Les troisième et quatrième transistors sont des générateurs de courant et les rapports de recopie de courant des miroirs de courant sont choisis de manière que ces générateurs fournissent des courants identiques, l'un entrant d'un côté de la paire de transistors complémentaires, l'autre sortant de l'autre côté. Une résistance de contre réaction est de préférence prévue entre les grilles réunies et les drains réunis des transistors de la paire complémentaire Cette résistance est par exemple réalisée à l'aide de deux transistors complémentaires en parallèle dont les grilles sont reliées chacune respectivement à l'un des conducteurs d'alimentation. L'amplificateur peut comporter deux étages en série comportant chacun une paire complémentaire et les transistors qui servent à les alimenter en courant (troisième et quatrième transistors) La résistance de contre réaction prévue de préférence sur le premier étage n'est pas nécessairement prévue sur le deuxième. Un troisième étage, avec ou sans résistance de contre- réaction, peut être prévu en plus Ce troisième étage ne comporte pas nécessairement les troisième et quatrième transistors d'alimentation en courant, du fait que les niveaux de tension d'entrée qu'il reçoit après amplification dans les deux premiers étages sont suffisamment élevés. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence au dessin annexé dans lequel la figure unique représente un exemple détaillé de réalisation de l'invention. L'amplificateur est alimenté en énergie par deux conducteurs d'alimentation A et B à des tensions respectives Vdd et Vss; par exemple Vdd est d'environ + 5 volts, Vss étant la référence de potentiel nul. Une seule broche d'entrée E est nécessaire à l'amplificateur (pas de deuxième broche pour constituer une entrée différentielle, pas de broches pour y connecter des circuits de compensation extérieurs au circuit intégré). Le signal d'entrée à amplifier, Ve, sera appliqué à cette entrée en principe à travers une capacité C extérieure au circuit intégré. L'amplificateur représenté comprend plusieurs étages, le plus important selon l'invention étant le premier. Le premier étage comporte une paire de transistors complémentaires TI et T 2 (type p et N respectivement) en série entre les conducteurs A et B Les transistors sont reliés par leurs drains Leurs grilles sont reliées ensemble à la broche d'entrée E (en principe directement). La source de Tl est reliée à un troisième transistor T 3 de même type (p), lui-même relié par ailleurs au conducteur A Le troisième transistor constitue un transistor d'alimentation en courant de la paire complémentaire Tl, T 2 Le courant d'alimentation est entrant La source de T 2 est reliée à un quatrième transistor T 4 de même type (n) lui-même relié par ailleurs au conducteur B Le transistor T 4 est également un transistor d'alimentation en courant de la paire complémentaire, le courant étant cette fois un courant sortant. Comme on le verra, ces transistors sont commandés de manière que les courants qu'ils imposent dans la paire complémentaire soient identiques, c'est-à-dire que le courant entrant est égal au courant sortant, et ceci indépendamment des fluctuations de la tension d'alimentation qui peut être bruitée par des signaux logiques voisins. Pour limiter le gain de l'étage amplificateur d'entrée ainsi constitué, une résistance Rl peut être prévue entre la sortie de cet étage (prise sur les drains des transistors TI et T 2) et l'entrée (prise sur les grilles réunies de ces transistors) Cette résistance peut être réalisée à partir de deux transistors complémentaires montés en parallèle, le transistor à canal P ayant sa grille reliée à Vss et le transistor à canal N ayant sa grille reliée à Vdd. Pour la commande des troisième et quatrième transistors, on prévoit un circuit à miroirs de courant recopiant successivement des courants à partir d'un cinquième transistor T 5 monté en diode (sa grille est reliée à son drain). Le transistor T 5 est relié en série avec une résistance R 2, l'ensemble étant connecté entre les conducteurs A et B Le transistor est polarisé en saturation Il est parcouru par un courant qui est essentiellement lié à sa géométrie, c'est-à-dire à son rapport largeur/longueur de canal Il va servir de référence de courant. Si le transistor T 5 est à canal N (cas de la figure), sa source est reliée à Vss Si c'était un transistor à canal P sa source serait reliée à Vdd. Le courant dans le transistor T 5 est recopié par effet de miroir de courant dans un sixième transistor T 6 de même type, ayant sa grille et sa source reliées respectivement à la grille et la source de T 6. Le transistor T 6 est en série avec un septième transistor T 7 de type opposé, monté en diode (grille reliée à son drain) Ces deux transistors sont montés en série entre les deux conducteurs d'alimentation Vdd et Vss La source de l'un est reliée à Vss et la source de l'autre à Vdd. Les transistors T 5 et T 7 servent de références pour les courants dans les troisième et quatrième transistors T 3 et T 4 Des montages en miroir de courant entre ces quatre transistors pris deux à deux sont prévus à cet effet Bien entendu, les transistors sont associés par paires de même type pour que la recopie de courant soit possible: si le troisième transistor T 3 est de type P il doit recopier le courant d'un transistor de type P. Dans le cas de la figure c'est le transistor T 7, mais si T 5 était de type P, ce serait le transistor T 6 qui serait de type P et qui servirait de référence au quatrième transistor, T 7 étant de type N et servant de référence pour le transistor T 3. Dans l'exemple de la figure le transistor T 3 est monté en miroir de courant pour recopier le courant dans T 7, c'est-à-dire que T 3 a sa source et sa grille reliées respectivement à la source et à la grille de T 7. De même, T 4 a sa grille reliée à la grille de T 6 et de T 5 et son drain relié au drain de T 6. Les rapports de recopie sont choisis de telle manière que les courants dans T 3 et T 4 soient égaux, l'un entrant et l'autre sortant Comme on le sait, les rapports de recopie sont les rapports de géométrie des transistors; la géométrie d'un transistor s'exprime par son rapport largeur sur longueur de canal Cela veut dire que le rapport entre les géométries de T 5 et T 4 doit être le même que le rapport entre les géométries de T 7 et T 3. Lorsque la tension d'alimentation est bruitée, ces rapports sont conservés et par conséquent le courant entrant reste égal au courant sortant même si sa valeur absolue change très légèrement Le point de polarisation de l'étage amplificateur ne subit donc pas une modulation correspondant au bruit présent sur l'alimentation. L'amplificateur selon l'invention peut comprendre un deuxième étage avec une autre paire de transistors complémentaires T 8 et T 9, semblable à la paire Tl, T 2, alimentée en courant de manière identique par un transistor TIO (courant entrant) et un transistor Tîl (courant sortant) Le courant entrant est rendu égal au courant sortant de la même manière que pour le premier étage, et il n'est pas nécessaire de prévoir d'autres transistors pour établir les références de courant: les transistors T 5, T 6 et T 7 servent de référence également pour le deuxième étage: le transistor TIO, s'il est de type p, recopie le courant du transistor de même type (T 7 dans l'exemple de la figure); pour cela sa source et sa grille sont reliées à la source et la grille respectivement de T 7 De même pour le transistor Tîl qui recopie le courant dans T 5. L'entrée du deuxième étage (grilles réunies de T 8 et T 9) est reliée à la sortie du premier étage (drains de Tl et T 2) La sortie est prise sur les drains réunis de T 8 et T 9. On notera que dans l'exemple de la figure on n'a pas prévu de résistance de contre réaction entre la sortie et l'entrée du deuxième étage. Les dimensions des transistors du deuxième étage sont calculées afin d'avoir un gain maximum au repos pour cet étage. Un troisième étage peut être prévu pour obtenir en sortie des niveaux compatibles avec les niveaux CMOS classiques Cet étage final n'a pas besoin d'alimentation à travers deux générateurs de courant comme le premier et éventuellement le second: la paire complémentaire T 12, T 13 qui le constitue est connectée directement entre les conducteurs A et B comme un étage inverseur classique. La sortie S de l'amplificateur est prise à la sortie du dernier étage. On peut imaginer également d'autres dispositions avec un plus grand nombre d'étages, par exemple un étage supplémentaire entre les deuxième et troisième étages. REVENDICATIONS 1 Circuit intégré comportant à la fois une partie logique et une partie analogique, avec dans la partie analogique un amplificateur analogique ayant une entrée connectée à une broche d'entrée (E) du circuit intégré, l'amplificateur étant alimenté par deux conducteurs (A et B) d'alimentation générale du circuit intégré et étant caractérisé en ce qu'il comporte: au moins un étage inverseur constitué par une paire de deux transistors MOS complémentaires (Tl, T 2) en série ayant leurs grilles réunies et leurs drains réunis, un troisième transistor (T 3) connecté entre un conducteur d'alimentation (A) et la source d'un premier transistor (Tl) de la paire complémentaire, un quatrième transistor (T 4) connecté entre l'autre conducteur d'alimentation (B) et le deuxième transistor (T 2) de la paire complémentaire, un cinquième transistor (T 5) monté en diode en série avec une résistance (R 2) entre les conducteurs d'alimentation, un sixième transistor (T 6) monté en miroir de courant pour recopier le courant du cinquième, un septième transistor (T 7) monté en diode, en série avec le sixième, les troisièmes et quatrièmes transistors étant montés en miroir de courant pour recopier les courants dans les cinquième et septième transistors. 2 Circuit intégré selon la revendication 1, caractérisé en ce que les rapports de recopie de courant des miroirs de courant sont choisis de manière que les troisième et quatrième transistors fournissent des 1 l courants identiques, l'un entrant d'un côté de la paire de transistors complémentaires, l'autre sortant de l'autre côté. 3 Circuit intégré selon l'une des revendications 1 et 2, caractérisé en ce qu'une résistance de contre réaction est de préférence prévue entre les grilles réunies et les drains réunis des transistors de la paire complémentaire. 4 Circuit intégré selon l'une des revendications précédentes, caractérisé en ce que l'amplificateur comporte deux étages en série comportant chacun une paire complémentaire et les transistors qui servent à les alimenter en courant (troisième et quatrième transistors). 5 Circuit intégré selon la revendication 4, caractérisé en ce que les cinquième, sixième et septième transistors sont communs aux deux étages. 6 Circuit intégré selon l'une des revendications 4 et 5, caractérisé en ce que l'amplificateur comporte un troisième étage inverseur comportant une paire de transistors complémentaires.