FR 2661302 A1 19911025 FR 9104914 A 19910422 DISPOSITIF DE DEMODULATION DE SIGNAL La présente invention se rapporte à un dispositif de démodulation de signal utilisé dans un dispositif de reproduction vidéo à disque souple. Un appareil vidéo à image fixe classique typique a jusqu'à présent été agencé de telle sorte que l'image d'un objet est convertie d'une manière photo-électrique au moyen d'un dispositif de prise de vue pour saisir le contenu de l'image d'objet sous la forme d'un signal de luminance (Y) et d'un signal de couleur (C) et ces signaux sont combinés ensemble par modulation de fréquence et enregistrés sur un disque magnétique sous la forme d'un signal d'image multiplex Selon un standard unifié récent pour les appareils vidéos à image fixe, un signal d'information qui indique si un enregistrement particulier est un enregistrement d'image ou un enregistrement de trame et qui contient aussi d'autres informations, par exemple, le numéro ordinal d'une piste sur laquelle un enregistrement particulier a été mémorisé, est enregistré sur un disque magnétique tout en étant superposé par dessus le signal d'image décrit ci-dessus par un procédé de multiplexage de fréquence. Pour moduler le signal d'information, la modulation DPSK (par déplacement différentiel de phase) est adoptée. Par conséquent, le signal d'information est soumis à une modulation DPSK et enregistré sur un disque magnétique tout en étant superposé par dessus le signal d'image Pour reproduire l'information enregistrée, le signal d'information est extrait du signal modulé en fréquence lu à partir du disque magnétique et soumis à une démodulation DPSK après conformation en une forme d'onde Différents appareils pour reproduire le signal d'information ont été développés (par exemple, dans la publication de brevet Japonais non examiné NO 62-223855). Si un corps étranger, par exemple, adhère au disque magnétique, cependant, une interruption se produit dans le signal d'information modulé DPSK lorsqu'un appareil de reproduction lit ce signal d'information, et par conséquent, une démodulation incorrecte peut être effectuée. Par conséquent, un objet de la présente invention est de créer un dispositif de démodulation de signal par lequel le signal DPSK soit correctement démodulé et n'est pas influencé par l'interruption dans le signal d'information. La présente invention propose à cet effet un dispositif de démodulation de signal qui obtient un signal DPSK à partir d'un signal entré et qui démodule le signal DPSK, le dispositif comprenant un circuit de séparation DPSK pour séparer le signal DPSK du signal entré, un circuit de détection d'enveloppe pour détecter une enveloppe d'une sortie du circuit de séparation DPSK, un circuit de détection de point de transition pour détecter un point de transition d'une sortie du circuit de détection d'enveloppe, un circuit de production d'information de démodulation pour produire l'information de démodulation du signal DPSK en concordance avec une sortie du circuit de détection de point de transition, et un moyen de traitement pour traiter une entrée ou une sortie du circuit de production d'information de démodulation, pour obtenir par ce moyen une information de démodulation normale non influencée par l'interruption dans le signal DPSK. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 est un schéma-blocs montrant un premier mode de réalisation d'un dispositif de démodulation de signal de la présente invention; la figure 2 est un chronogramme montrant un fonctionnement du premier mode de réalisation; la figure 3 est un chronogramme montrant un fonctionnement pour reproduire un signal DPSK; la figure 4 est un schéma-blocs montrant un premier exemple d'un circuit de détermination de domaine; la figure 5 est un chronogramme montrant un fonctionnement du circuit de détermination de domaine montré à la figure 4; la figure 6 est un schéma- blocs montrant un second exemple du circuit de détermination de domaine; la figure 7 est un chronogramme montrant un fonctionnement du circuit de détermination de domaine montré à la figure 6; la figure 8 est un schéma- blocs montrant un troisième exemple du circuit de détermination de domaine; la figure 9 est un chronogramme montrant un fonctionnement du circuit de détermination de domaine montré à la figure 8; la figure 10 un schéma-blocs montrant un quatrième exemple du circuit de détermination de domaine; la figure Il est un chronogramme montrant un fonctionnement du circuit de détermination de domaine montré à la figure 10; la figure 12 un schéma-blocs montrant un cinquième exemple du circuit de détermination de domaine; la figure 13 est un chronogramme montrant un fonctionnement du circuit de détermination de domaine montré à la figure 12; la figure 14 un schéma-blocs montrant un sixième exemple du circuit de détermination de domaine; la figure 15 est un chronogramme montrant un fonctionnement du circuit de détermination de domaine montré à la figure 14; la figure 16 est un schéma-blocs montrant un second mode de réalisation d'un dispositif de démodulation de signal de la présente invention; la figure 17 est un chronogramme montrant un fonctionnement du second mode de réalisation; la figure 18 est un schéma-blocs montrant un troisième mode de réalisation d'un dispositif de démodulation de signal de la présente invention; la figure 19 est un chronogramme montrant un fonctionnement du troisième mode de réalisation; la figure 20 est un schéma-blocs montrant un quatrième mode de réalisation d'un dispositif de démodulation de signal de la présente invention; la figure 21 est un chronogramme montrant un fonctionnement du quatrième mode de réalisation; la figure 22 est un schéma-blocs montrant un cinquième mode de réalisation d'un dispositif de démodulation de signal de la présente invention; et la figure 23 est un chronogramme montrant un fonctionnement du cinquième mode de réalisation. La présente invention va maintenant être décrite en se référant aux modes de réalisation représentés dans les dessins. La figure 1 montre une réalisation d'un premier mode de réalisation d'un dispositif de démodulation de signal de la présente invention Dans ce dessin, un disque 2 est entraîné en rotation par un moteur 1 et un signal enregistré sur le disque 2 est reproduit par une tête magnétique 3 Le signal reproduit sorti par la tête 3 est amplifié par un préamplificateur 4, et il est ensuite entré dans un filtre passe haut (HPF) 5, un filtre passe bas (LPF) 8 et un amplificateur à circuits accordés 10, respectivement. Le filtre passe haut 5 sépare un signal de luminance modulé en fréquence (FM) issu du signal entré Le signal de luminance FM séparé par le filtre passe haut 5 est entré dans un circuit de traitement de signal 6, pour être démodulé et traité, et le signal de luminance démodulé est ensuite sorti vers un codeur 7 D'une manière similaire, le signal de couleur FM séparé par le filtre passe bas 8 est entré dans un circuit de traitement de signal 9, pour être démodulé et traité, et il ensuite sorti vers le codeur 7. Le codeur 7 ajoute le signal de luminance au signal de couleur pour former un signal vidéo composite qui est sorti vers un circuit non représenté. L'amplificateur à circuits accordés 10 s'accorde dans une composante de fréquence du signal DPSK dans les signaux qui y sont entrés, il sépare le signal DPSK des autres signaux, et amplifie le signal DPSK Une sortie de l'amplificateur à circuits accordés 10 est entrée dans un circuit de détection d'enveloppe 11, et l'enveloppe du signal DPSK est détectée Une sortie du circuit de détection d'enveloppe 11 est entrée dans un circuit de détection de point de transition 12 qui détecte un point de transition du signal DPSK. Le signal de luminance ou le signal vidéo sorti du circuit de traitement de signal 6 est également entré dans un circuit de séparation de signal de synchronisation 14 qui sépare ou obtient un signal V-sync (signal de synchronisation verticale) et un signal H-sync (signal de synchronisation horizontale) issus du signal de luminance. Le signal V-sync déclenche un mono-multivibrateur 15 et il est délivré à un circuit de commande 25, constitué par un micro-calculateur, etc Le signal H-sync est intégré par un circuit d'intégration comportant une résistance 21 et un condensateur 22, et une forme d'onde du signal intégré est ensuite mise en forme par deux circuits de Schmitt 23 et 24 et délivrée au circuit de commande 25. Une impulsion de remise à zéro sortie par le mono-multivibrateur 15, une fois à chaque image, et un signal H-sync sorti par le circuit de séparation de signal de synchronisation 14, sont délivrés à un circuit de détermination de domaine 26, qui produit, en concordance avec l'impulsion de remise à zéro et le signal H-sync, un signal indiquant un domaine prédéterminé, et il sort le signal vers une borne d'entrée d'une porte ET 27, le circuit de détection de point, de transition 12 sort un signal indiquant un point de transition du signal DPSK vers une autre borne d'entrée de la porte ET 27. Une sortie de la porte ET 27 déclenche un mono-multivibrateur 28, et ainsi une sortie du mono-multivibrateur 28 est délivrée à l'une des bornes d'entrée d'une porte NON-OU 32, un signal de sortie du circuit de détection de point de transition 12 est intégré par un circuit d'intégration composé d'une résistance 29 et d'un condensateur 30, et une forme d'onde du signal intégré est ensuite mise en forme par un circuit de Schmitt 31 et entrée à une autre borne d'entrée de la porte NON-OU 32. Une sortie de la porte NON-OU 32 est délivrée à un circuit de production d'information de démodulation 13, dont une sortie est délivrée au circuit de commande 25. Un fonctionnement du premier mode de réalisation est décrit ci-dessous en se référant à la figure 2, représentant un chronogramme. Un signal H-sync (A) est sorti du circuit de séparation de signal de synchronisation 14 à un intervalle prédéterminé Une sortie (B) de l'amplificateur à circuits accordés 10 est délivré à un circuit de détection d'enveloppe 11 et une enveloppe du signal DPSK est détectée Dans ce mode de réalisation, il est supposé qu'un bit définissant le signal DPSK est défini par 4 H (H signifie une période de balayage horizontale), et par conséquent, une phase d'un signal DPSK peut subir une transition tous les 4 H, comme cela est compris à partir d'une comparaison avec le signal H-sync (A) Par conséquent, l'enveloppe du signal DPSK peut également subir une transition tous les 4 H Ce point de transition de l'enveloppe est détecté par le circuit de détection de point de transition 12, comme cela est montré par la référence (C) à la figure 2 Si l'interruption existe dans le signal DPSK, le circuit de détection de point de transition 12 sort un signal d'impulsion de la même manière que lorsque le point de transition est détecté. La sortie du circuit de détection de point de transition 12 est retardée par un circuit à retard constitué par la résistance 29, le condensateur 30 et le circuit de Schmitt 31, et elle est inversée et sortie par le circuit de Schmitt 31 Le signal sorti (D) du circuit à retard est entré dans la porte NON-OU 32. Le circuit de détermination de domaine 26 produit une impulsion de déclenchement (E) à une cadence de 4 H à laquelle une phase du signal DPSK peut subir une transition, basée sur l'impulsion de remise à zéro produite par le mono-multivibrateur 15 une fois à chaque image, et sur le signal H-sync (A) sorti par le circuit de séparation de signal de synchronisation 14 Le signal de sortie (C) du circuit de détection de point de transition 12 et l'impulsion de déclenchement (E) sont entrés dans la porte ET 27, qui laisse passer seulement le signal sorti du circuit de détection de point de transition 12 produit par l'interruption, comme cela est montré par la référence (F). Le mono-multivibrateur 28 est déclenché par une sortie de la porte ET 27, pour sortir par ce moyen un signal de déclenchement (G) vers la porte NONOU 32 Ce signal de déclenchement a une largeur prédéterminée et il interdit un déclenchement de la porte NON-OU 32. Ce dont il résulte, que la porte NON-OU 32 ne laisse pas passer une impulsion de déclenchement Dl produite par l'interruption A savoir, les impulsions de déclenchement (H) correspondent seulement aux points de transition du signal DPSK Le circuit de production d'information de démodulation 13 produit une information de démodulation DPSK (I) en concordance avec un signal sorti par la porte NON-OU 32, c'est-à-dire l'impulsion de déclenchement (H) et il sort l'information de démodulation DPSK vers le circuit de commande 25. Comme cela a été décrit ci-dessus, le signal démodulé DPSK entré dans le circuit de commande 25 est retardé par le circuit à retard composé de la résistance 29, du condensateur 30 et du circuit de Schmitt 31 Par conséquent, pour retarder une cadence à laquelle cette information de démodulation est lue, le signal H-sync sorti par le circuit de séparation de signal de synchronisation 14 est retardé par un circuit à retard composé de la résistance 21, du condensateur 22 et du circuit de Schmitt 23, et il est ensuite sorti vers le circuit de commande 25 comme cela est montré par la référence (J) Il est à noter que le circuit de Schmitt 24 est prévu pour ajuster la polarité du signal H-sync. Par conséquent, l'information de démodulation DPSK est lue par le circuit de commande pendant une durée pendant laquelle le signal DPSK ou la sortie (B) de l'amplificateur à circuits accordés 10 est très stable, c'est-à-dire, que le signal DPSK n'est pas modifié. Un fonctionnement pour reproduire l'information de démodulation DPSK est décrit ci-dessous en se référant à la figure 3. Comme cela est montré par les références (A) et (B), les 4 H entre un 28 ième H et un 32 ième H d'une première image du signal DPSK est un bit initial, et dans les 8 H suivants entre un 32 ième H et un 40 ième H, un signal de détermination qui détermine qu'un procédé d'image ou un procédé de trame est imposé Dans les 28 H suivants entre un ième H et un 68 ième H un nombre de pistes est alloué. Dans l'exemple montré à la figure 3, des points de transition existent à un 32 ième H, un 44 ième H, un 48 ième H et un 56 ième H du signal DPSK (B) Ces points de transition sont détectés comme cela est montré par la référence (C), et les formes d'onde des signaux de point de transition sont mis en forme comme cela est montré par la référence (D) Par conséquent, en concordance avec ces points de transition, des signaux ayant un niveau logique "H" et un niveau logique "L" qui ont été inversés sont produits comme cela est montré par les références (E) et (F) Le circuit de commande 25 calcule une fonction OU exclusif des deux niveaux logiques séquentiels, et il lit le signal DPSK. Une réalisation du circuit de détermination de domaine 26 est décrite ci-dessous en plus grand détail. La figure 4 représente une réalisation d'un premier exemple du circuit de détermination de domaine 26. Le circuit de détermination de domaine 26 est composé de deux flip-flops D 41 et 42, qui sont connectés l'un à l'autre, chacun des flip-flops D 41 et 42 inverse une polarité d'un signal de sortie chaque fois que chaque flip-flop D 41 et 42 est déclenché par un signal d'entrée. Dans le premier flip-flop 41, une borne d'horloge est connectée au circuit de séparation de signal de synchronisation 14 et elle est alimentée avec le signal H-sync, et un signal de sortie inversée Q' est connecté à une borne d'entrée D Une borne de sortie Q du premier flip- flop 41 est connectée à une borne d'horloge C du second flip-flop 42 Dans le second flip-flop 42, une borne de sortie inversée Q' est connectée à une borne d'entrée D. Une borne de sortie Q est connectée à la porte ET 27 Des bornes de remise à zéro R du premier et du second flip-flops 41 et 42 sont connectées au mono-multivibrateur 15. Lorsque le premier flip- flop 41 est déclenché par un signal H-sync (un signal H-sync d'une première image comme cela est montré par la référence (B) à la figure 5; un signal H-sync d'une seconde image comme cela est montré par la référence (C) à la figure 5), le premier flip-flop 41 inverse la polarité de la sortie, comme cela est montré par les références (E) et (H) à la figure 5 Puisque le second flip-flop 42 est déclenché par cette sortie du premier flip-flop 41, les sorties (montrées par les références (F), (I), (G) et (J) à la figure 5) du second flip-flop 42 ont une période de 4 H Ainsi, un signal de sortie de détermination de domaine (G) et (J), c'est- à-dire, une impulsion de déclenchement est sortie du circuit de détermination de domaine 26 Les flip-flops 41 et 42 sont remis à zéro par un signal de sortie (référence (D) à la figure 5) du mono-multivibrateur 15, une fois à chaque image. I 1 est à noter qu'à la figure 5, une référence numérique encerclée par un ovale signifie un signal H-sync auquel le signal DPSK peut subir une transition A savoir, l'impulsion de remise à zéro doit tomber avant le 28 ième signal H-sync dans cet exemple En outre, l'impulsion de remise à zéro doit tomber de (( 8 N 7)/2)H à ( 4 N 3)H o "n" peut être 1, 2, 3, 4, 5, 6 et 7, de sorte qu'un signal H- sync, représenté par un nombre qui est encerclé par un ovale à la figure 5, est sorti tandis que les signaux (G) et (J) sont "L", ce par quoi un point de transition du signal DPSK est détecté. La figure 6 montre une réalisation d'un second exemple du circuit de détermination de domaine 26. Ce circuit de détermination de domaine 26 est composé d'un flip-flop D 51, d'un circuit d'intégration qui est composé d'une résistance 52 et d'un condensateur 53 et qui intègre une sortie du flip-flop 51 et d'un circuit de Schmitt 54 qui met en forme une forme d'onde d'une sortie du circuit d'intégration La résistance 52, le condensateur 53 et le circuit de Schmitt 54 constituent un circuit à retard. Une borne d'horloge C est connectée au circuit de séparation de signal de synchronisation 14 et elle est alimentée avec le signal H-sync, et une borne de sortie inversée Q' est connectée à une borne d'entrée D Une borne de sortie Q du flip-flop 51 est connectée à la résistance 52; une borne du sortie du circuit de Schmitt 54 est connectée à la porte ET 27 et une borne de remise à zéro R du flip-flop 51 est connectée au mono-multivibrateur 15. La polarité d'une sortie du flip-flop D 51 est inversée chaque fois que le flip-flop D est déclenché par une sortie du circuit de séparation de signal de synchronisation 14, et ainsi la sortie du flip-flop D est- retardée par le circuit à retard. A savoir, puisque le flip-flop 51 est déclenché par un signal H-sync montré par les références (B) et (C) à la figure 7, et qu'une sortie du flip-flop 51 est retardée par le circuit à retard Par conséquent, une impulsion de déclenchement ayant une largeur de 2 H est produite. Il existe trois cas dans lesquels une phase du signal DPSK subit une transition Dans le premier cas, une phase du signal DPSK subit une transition à une cadence d'un multiple entier de 4 H; dans le second cas, une phase du signal DPSK subit une transition à une cadence d'un multiple entier de 2 H; et dans le troisième cas, une période de transition varie entre un multiple entier de 4 H et un multiple entier de 2 H dans une modulation Le second exemple est utilisé lorsque le signal DPSK qui peut subir une transition à une cadence d'un multiple entier de 2 H est démodulé. La figure 8 montre une réalisation d'un troisième exemple du circuit de détermination de domaine 26, dans lequel une période de la transition du signal DPSK varie entre un multiple entier de 4 H et un multiple entier de 2 H, dans un fonctionnement de démodulation. La réalisation de ce circuit de détermination de domaine 26 est une combinaison de celle du premier exemple montré à la figure 4 et de celle du second exemple montré la figure 6. A savoir, une sortie d'un premier circuit composé de flip-flops D 41 ( 51) et 42 est délivrée à l'une des bornes d'entrée d'un commutateur 63 et une sortie d'un second circuit composé du flip-flop D 41 ( 51), d'une résistance 52, d'un condensateur 53 et d'un circuit de Schmitt 54 est délivrée à l'autre borne d'entrée du commutateur 63, qui est commandé d'une façon telle que l'une des sorties du premier et du second circuits soit sortie Un compteur 61 et un comparateur 62 sont prévus pour basculer le commutateur 63. Le flip-flop D 41 ( 51) est déclenché par un signal H-sync sorti du circuit de séparation de signal de synchronisation 14; le flip-flop D 42 est déclenché par une sortie du flip-flop D 41 ( 51); et une borne de sortie inversée du flip-flop D 41 ( 51) est connectée à un circuit à retard composé de la résistance 52, du condensateur 53 et du circuit de Schmitt 54 Le circuit à retard est connecté à l'une des bornes d'entrée du commutateur 63, et une borne de sortie du flip-flop D 42 est connectée à l'autre borne d'entrée du commutateur 63. Le compteur 61 compte une sortie du circuit de Schmitt 54, et il sort une valeur comptée A vers le comparateur 62, lequel compare la valeur comptée A avec une valeur de base prédéterminée B Ensuite, lorsque la valeur comptée A est plus petite ou égale à la valeur de base B, le commutateur 63 est basculé à la position inférieure sur le dessin, et lorsque la valeur comptée A est plus grande que la valeur de base B, le commutateur 63 est basculé à la position supérieure sur le dessin La sortie du commutateur 63 est sortie par l'intermédiaire d'un inverseur 64. Par conséquent, une période de l'impulsion de déclenchement peut être basculée entre 2 H et 4 H à une cadence prédéterminée, comme cela est montré par les références (E), (F), (G) et (H) à la figure 9. La figure 10 montre un quatrième exemple du circuit de détermination de domaine 26. Ce circuit de détermination de domaine 26 est composé d'un premier flipflop D 71, d'un second flip-flop 72, d'un premier mono-multivibrateur 73, d'un second mono-multivibrateur 74, et d'un inverseur 75 Le premier flipflop D 71 est déclenché par un signal H-sync, et le second flip-flop D 72 est déclenché par une sortie du premier flip-flop D 71 et il sort un signal de déclenchement montré par la référence (E) à la figure 11. Le premier mono-multivibrateur 73 est déclenché par la sortie du second flip-flop D 72, et il sort un signal de déclenchement montré par la référence (F), qui déclenche le second mono-multivibrateur 74 Une sortie (G) du second mono-multivibrateur 74 est inversée par l'inverseur 75, de sorte qu'un signal de sortie de détermination de domaine (H), c'est-àdire, une impulsion de déclenchement est sortie du circuit de détermination de domaine 26. L'impulsion de déclenchement sortie par ce quatrième exemple du circuit de détermination de domaine 26 a une période de 4 H. La figure 12 montre un cinquième exemple du circuit de détermination de domaine 26. Ce circuit de détermination de domaine 26 est composé d'un flip-flop D 81, d'un premier mono-multivibrateur 82, d'un second mono-multivibrateur 83, et d'un inverseur 84. Le flip-flop D 81 est déclenché par un signal H-sync, et il sort un signal de déclenchement montré par la référence (E) à la figure 13 Le premier mono-multivibrateur 82 est déclenché par la sortie du flip-flop D 81, et il sort un signal de déclenchement montré par la référence (F), qui déclenche le second mono-multivibrateur 83 Une sortie (G) du second mono-multivibrateur 83 est inversée par l'inverseur 84, de sorte qu'un signal de sortie de détermination de domaine (H), c'est-à-dire, une impulsion de déclenchement est sortie du circuit de détermination de domaine 26. L'impulsion de déclenchement sortie par ce cinquième exemple du circuit de détermination de domaine 26 a une période de 2 H. La figure 14 montre une réalisation d'un sixième exemple du circuit de détermination de domaine 26, dans lequel une période de la transition du signal DPSK est modifiée entre un multiple entier de 4 H et un multiple entier de 2 H dans un fonctionnement de démodulation. La construction de ce circuit de détermination de domaine 26 est une combinaison de celle du quatrième exemple montré à la figure 10 et de celle du cinquième exemple montré à la figure 12. A savoir, une sortie d'un premier circuit composé d'un flip-flop D 71 ( 81), un second flip-flop D 72, d'un premier mono-multivibrateur 73 et d'un second mono-multivibrateur 74 est délivrée à l'une des bornes d'un commutateur 83, et une sortie d'un second circuit composé du premier flipflop D 71 ( 81), d'un troisième mono-multivibrateur 82, et d'un quatrième mono-multivibrateur 83 est délivrée à l'autre borne d'entrée du commutateur 83, qui est commandé d'une manière telle que l'une des sorties du premier et du second circuits soit sortie Un compteur 91 et un comparateur 92 sont prévus pour basculer le commutateur 93. Le premier flip-flop D 71 ( 81) est déclenché par un signal H-sync sorti du circuit de séparation de signal de synchronisation 14 Le second flipflop D 72 est déclenché par une sortie du premier flip-flop D 71 ( 81) Une borne de sortie du premier flip-flop D 71 ( 81) est connectée au troisième et au quatrième mono-multivibrateurs 82 et 83. D'une manière similaire, une borne de sortie du second flip-flop D 72 est connectée au premier et au second mono-multivibrateurs 73 et 74 Le second mono- multivibrateur 74 est connecté à l'une des bornes d'entrée du commutateur 93, et le quatrième mono-multivibrateur 83 est connecté à l'autre borne d'entrée du commutateur 93. Le compteur 91 compte une sortie du premier flip-flop D 71 ( 81), et il sort une valeur comptée A vers le comparateur 92, lequel compare la valeur comptée A avec une valeur de base prédéterminée B Ensuite, lorsque la valeur comptée A est plus petite que ou égale à la valeur de base B, le commutateur 93 est basculé à la position inférieure sur le dessin, et lorsque la valeur comptée A est plus grande que la valeur de base B, le commutateur 93 est basculé à la position supérieure sur le dessin La sortie du commutateur 93 est sortie par l'intermédiaire d'un inverseur 75 ( 84). Par conséquent, une période de l'impulsion de déclenchement peut être basculée entre 2 H et 4 H à une cadence prédéterminée, comme cela est montré par la référence (L) à la figure 15. Comme cela a été décrit ci-dessus, les modes de réalisation montrés aux figures 1 à 15 sont réalisés d'une manière telle qu'un signal indiquant un point de transition d'une enveloppe d'un signal DPSK n'est pas délivré au circuit de production d'information de démodulation excepté pendant une période dans laquelle l'information modulée DPSK peut subir la transition Par conséquent, lorsque le signal DPSK est démodulé, il n'est pas influencé par l'interruption dans le signal DPSK Ces modes de réalisation sont également applicables lorsqu'un point de transition est détecté de manière intempestive en raison du bruit provenant de l'extérieur. La figure 16 représente une construction d'un second mode de réalisationd'un dispositif de démodulation de signal de la présente invention. Une sortie d'un préamplificateur 4 est délivrée au circuit de détection d'interruption 101, de sorte que l'interruption dans un signal sorti du préamplificateur 4 est détectée Un mono-multivibrateur 102 connecté au circuit de détection d'interruption 101 est déclenché en fonction d'une sortie du circuit de détection d'interruption 101, et il sort une impulsion de déclenchement, qui est délivrée à une borne d'entrée d'une porte NON-OU 32 ou d'un circuit de déclenchement Un signal de sortie d'un circuit de détection de point de transition 12 est retardé par un circuit à retard composé d'une résistance 29, d'un condensateur 30 et d'un circuit de Schmitt 31, et ensuite il est entré sur une autre borne d'entrée de la porte NON-OU 32 Une sortie de la porte NON-OU 32 est délivrée à un circuit de production d'information de démodulation 13, dont une sortie est délivrée au circuit de commande 25. Pour le reste la construction est la même que celle montrée à la figure 1. Un fonctionnement du second mode de réalisation est décrit ci-dessous en se référant à la figure 17, représentant un chronogramme. Un signal H-sync (A) est sorti du circuit de séparation de signal de synchronisation 14 à un intervalle prédéterminé Une sortie (B) de l'amplificateur à circuits accordés 10 est délivrée à un circuit de détection d'enveloppe il et une enveloppe du signal DPSK est détectée Dans ce mode de réalisation, il est supposé qu'un bit définissant le signal DPSK est défini par 4 H, et par conséquent, une phase d'un signal DPSK peut subir la transition tous les 4 H Par conséquent, l'enveloppe du signal DPSK peut également subir la transition tous les 4 H. Ce point de transition de l'enveloppe est détecté par le circuit de détection de point de transition 12, comme cela est montré par la référence (C) à la figure 17 Si l'interruption existe dans le signal DPSK, le circuit de détection de point de transition 12 sort un signal de déclenchement de la même manière que lorsque le point de transition est détecté. La sortie du circuit de détection de point de transition 12 est retardée par un circuit à retard constitué par la résistance 29, le condensateur 30 et le circuit de Schmitt 31, et le signal sorti (D) du circuit à retard est entré dans la porte NON-OU 32. Le circuit d'interruption 101 détecte l'interruption dans le signal DPSK sorti du préamplificateur 4, et il sort le signal de détection d'interruption (E) en concordance avec l'interruption Le monomultivibrateur 102 est déclenché en synchronisation avec le signal de détection d'interruption, et il sort un signal d'interdiction de déclenchement (F) vers la porte NON-OU 32. D'autre part, le signal de sortie (C) du circuit de détection de point de transition 12 est retardé par le circuit à retard composé d'une résistance 29, d'un condensateur 30 et d'un circuit de Schmitt 31, et il est entré dans la porte NON-OU 32 (la référence (D) à la figure 17). Ce dont il résulte, que la porte NON-OU 32 ne sort pas l'impulsion de déclenchement Di, qui est produite par l'interruption comme cela est montré par la référence (G). Le circuit de production d'information de démodulation 13 produit une information de démodulation DPSK (H) en concordance avec un signal sorti par la porte NON-OU 32, c'est-à-dire l'impulsion de déclenchement (H) et il sort l'information de démodulation DPSK vers le circuit de commande 25. Comme dans le premier mode de réalisation, pour retarder la cadence à laquelle cette information de démodulation est lue, le signal H-sync sorti du circuit de séparation de signal de synchronisation 14 est retardé par un circuit à retard composé de la résistance 21, du condensateur 22, et du circuit de Schmitt 23 et il est ensuite entré dans le circuit de commande 25 comme cela est montré par la référence (I). Le même effet est obtenu par ce second mode de réalisation que celui obtenu par le premier mode de réalisation. La figure 18 montre une construction d'un troisième mode de réalisation d'un dispositif de démodulation de signal de la présente invention. Dans ce mode de réalisation, une sortie d'un préamplificateur 4 est délivrée au circuit de détection d'interruption 201, de sorte que l'interruption dans un signal sorti du préamplificateur 4 est détectée et un flip-flop D 202 est déclenché en concordance avec une sortie du circuit de détection d'interruption 201 Une borne de sortie inversée Q' du flip-flop D 202 est connectée à une borne d'entrée D de celui-ci, et une borne de sortie Q du flip-flop D 202 est connectée à une borne d'entrée du porte OU exclusif 203 A savoir, une sortie du flip-flop 202 est délivrée à la porte OU exclusif 203 Une sortie du circuit de production d'information de démodulation 13 est également délivrée à la porte OU exclusif 203, et les signaux sortis par le flip-flop 202 et le circuit de production d'information de démodulation 13 sont combinés pour former un seul signal Le flip-flop 202 est remis à zéro par une impulsion de remise à zéro sortie par un mono-multivibrateur 15. Pour le reste la construction est la même que celle montrée à la figure 1. Un fonctionnement du troisième mode de réalisation est décrit ci-dessous en se référant à un chronogramme montré à la figure 19. Le circuit de détection de point de transition 12 sort un point de transition (C) lorsqu'une phase d'une sortie (B) de l'amplificateur à circuits accordés 10 subit une transition Cette sortie du circuit de détection de point de transition 12 est entrée dans le circuit de production d'information de démodulation 13, ce par quoi une information de démodulation (D) est produite. Egalement, lorsque l'interruption se produit dans le signal DPSK comme cela est montré par la référence (E), une sortie du circuit de détection de point de transition 12 est produite comme cela est montré par la référence (F) Ce dont il résulte qu'une information de démodulation DPSK anormale (G) est produite. Lorsque l'interruption existe dans le signal DPSK entré à partir du préamplificateur 4, le circuit de détection d'interruption 201 détecte cette interruption. Lorsque le signal de détection d'interruption (H) est sorti par le circuit de détection d'interruption 201, le flip-flop D 202 est déclenché, ce par quoi le niveau de sortie du flip-flop D 202 est inversé Cette sortie (I) du flip-flop D 202 est une information de correction, qui est combinée, par la porte OU exclusif 203, avec une sortie (G) du circuit de production d'information de démodulation 13. A savoir, une information de démodulation DPSK corrigée (J) est sortie par la porte OU exclusif 203. Comme cela a été décrit ci-dessus, selon le troisième mode de réalisation, lorsque l'interruption se produit dans le signal DPSK, une information de correction est produite et combinée avec une information de démodulation Par conséquent, le signal DPSK est démodulé sans être influencé par l'interruption. La figure 20 montre une construction d'un quatrième mode de réalisation du dispositif de démodulation de signal de la présente invention. Dans ce mode de réalisation, le signal de luminance ou le signal vidéo sorti du circuit de traitement de signal 6 est également entré dans un codeur 7 mais également dans un circuit de séparation de signal de synchronisation 14, qui sépare ou obtient un signal V-sync (signal de synchronisation verticale) et un signal H-sync (signal de synchronisation horizontale) issus du signal vidéo Le signal V-sync est délivré à un monomultivibrateur 15, qui entre une impulsion de remise à zéro dans un circuit de détermination de domaine 301 Le signal H-sync est délivré au circuit de détermination de domaine 301 en concordance avec l'impulsion de remise à zéro et le signal H-sync, le circuit de détermination de domaine 301 produit un signal indiquant un domaine prédéterminé et il sort le signal vers une borne d'entrée d'une porte ET 302 Un circuit de détection de point de transition 12 sort un signal indiquant un point de transition d'un signal DPSK vers l'autre borne d'entrée de la porte ET 302 et vers un circuit de production d'information de démodulation 13. Une sortie de la porte ET 302 déclenche un flip-flop D 303, et une sortie du flip-flop D 303 est délivrée à une borne d'entrée d'une porte OU exclusif 304 Un signal sorti par le circuit de production d'information de démodulation 13 est entré sur l'autre borne d'entrée de la porte OU exclusif 304 Par conséquent, ces signaux de sortie du circuit de production d'information de démodulation 13 et du flip-flop D 303 sont combinés par une porte OU exclusif 304, et le flip-flop 303 est remis à zéro par une impulsion de remise à zéro sortie par le mono-multivibrateur 15. Pour le reste la construction est la même que celle montrée à la figure 1. Un fonctionnement du quatrième mode de réalisation est décrit ci-dessous en se référant à un chronogramme montré à la figure 19. Un signal H-sync (A) est sorti du circuit de séparation de signal de synchronisation 14 à un intervalle prédéterminé Une sortie (B) de l'amplificateur à circuits accordés 10 est délivrée à un circuit de détection d'enveloppe il et une enveloppe du signal DPSK est détectée Un point de transition de l'enveloppe est détecté par le circuit de détection de point de transition 12 comme cela est montré par la référence (C), et une sortie du circuit de détection du point de détection 12 est entrée dans le circuit de production d'information de démodulation 13, ce par quoi l'information de démodulation DPSK (D) est produite. Egalement, lorsque l'interruption se produit dans le signal DPSK comme cela est montré par la référence (E), une sortie du circuit de détection de point de transition 12 est produite comme cela est montré par la référence (F) Ce dont il résulte qu'une information de démodulation DPSK anormale (G) est produite. Une impulsion de déclenchement sortie par le circuit de détermination de domaine 301 et une sortie du circuit de détection de point de transition 12 sont entrées dans la porte ET 302 qui laisse passer seulement une entrée produite par l'interruption comme cela est montré par la référence (I). Le flip-flop D 303 est déclenché par la sortie de la porte ET 302, pour produire l'information de correction (J) Cette information de correction (J) est entrée dans la porte OU exclusif 304, et une sortie (G) du circuit de production d'information de démodulation 13 et l'information de correction (J) sont combinées par la porte OU 304 Ce dont il résulte, que l'information de démodulation DPSK corrigée (K) est sortie par la porte OU exclusif 304. Comme cela est décrit ci-dessus, selon ce quatrième mode de réalisation, le signal DPSK est démodulé sans être influencé par l'interruption. Dans le quatrième mode de réalisation, comme dans le premier mode de réalisation, le circuit de détermination de domaine 301 peut avoir la même constitution que celle du circuit de détermination de domaine 26 montrée aux figures 4, 6, 8, 10, 12 et 14. La figure 22 montre une construction d'un cinquième mode de réalisation d'un dispositif de démodulation de signal de la présente invention. Dans ce mode de réalisation, comme dans le quatrième mode de réalisation, un circuit de séparation de signal de synchronisation 14 sort un signal Vsync vers un mono-multivibrateur 15 et un signal H-sync vers un circuit de production d'impulsion de déclenchement 400, qui possède un premier flip-flop D 401 et un second flip-flop D 402 Le mono-multivibrateur 15 sort des impulsions de remise à zéro du premier et du second flip-flops D 401 et 402, respectivement Le premier flip-flop D 401 est déclenché par le circuit de séparation de signal de synchronisation 14, et le second flip-flop D 402 est déclenché par le premier flip-flop D 401 Une sortie du second flip-flop D 402 est délivrée à l'une des bornes d'entrée d'une porte ET 403, dont une autre borne d'entrée est alimentée avec un signal sortie du circuit de détection du point de transition 12 Un signal de sortie de la porte ET 403 est délivré à un circuit de production d'information de démodulation 13. Pour le reste la construction est la même que celle représentée à la figure 1. Un fonctionnement du cinquième mode de réalisation est décrit ci-dessus en se référant à la figure 23. Un signal V-sync (A) est sorti du mono-multivibrateur pour sortir une impulsion de remise à zéro (D) Des signaux H-sync (B) et (C) sont sortis du circuit de séparation de signal de synchronisation 14 à un intervalle prédéterminé, de sorte que le premier flip-flop D 401 est déclenché Ce dont il résulte, qu'une sortie du premier flip-flop D 401 est inversée à chaque 1 H, et ainsi le premier flip-flop D 401 sort un signal ayant une période de 2 H, comme cela est montré par les références (E) et (G) Le second flip-flop D 402 est déclenché par le premier flip-flop D 401, pour sortir un signal ayant une période de 4 H comme cela est montré par les références (F) et (H). Puisque l'impulsion de déclenchement sortie par le second flip-flop D 402 est entrée dans la porte ET 403, cette porte ET 403 laisse passer seulement un signal produit à une cadence régulière par le circuit de détection de point de transition 12, ce par quoi un signal est produit à une cadence autre que la cadence modifiée en raison, par exemple, de l'interruption Ce dont il résulte que le circuit de production d'information de démodulation 13 produit un signal DPSK démodulé qui n'est pas influencé par l'interruption. Dans le cinquième mode de réalisation, comme dans le premier mode de réalisation, le circuit de production d'impulsion de déclenchement 400 peut avoir la même construction que le circuit de détermination de domaine 26 montré aux figures 6, 8, 10, 12 et 14, excepté que les inverseurs 54, 64, 75 et 84 sont omis dans le circuit de production d'impulsion de déclenchement 400. Puisque ce cinquième mode de réalisation est construit d'une manière telle que l'impulsion de déclenchement est produite de sorte que seul un signal de détection de point de transition produit à une cadence normale est sélectionné, le signal DPSK peut être démodulé sans être influencé par l'interruption dans le signal DPSK. Bien que les modes de réalisation de la présente invention aient été décrits en se référant aux dessins d'accompagnement, manifestement de nombreuses modifications et changements peuvent être réalisés par des personnes expérimentées dans cette technique sans sortir du domaine de l'invention. REVENDICATIONS 1 Dispositif de démodulation de signal qui obtient un signal DPSK (par déplacement différentiel de phase) à partir d'un signal entré et qui démodule le signal DPSK, le dispositif comprenant: un circuit de séparation DPSK ( 10) pour séparer le signal DPSK du signal entré; un circuit de détection d'enveloppe ( 11) pour détecter une enveloppe d'une sortie du circuit de séparation DPSK ( 10); un circuit de détection de point de transition ( 12) pour détecter un point de transition d'une sortie du circuit de détection d'enveloppe ( 11) ; un circuit de production d'information de démodulation ( 13) pour produire l'information de démodulation du signal DPSK en concordance avec une sortie du circuit de détection de point de transition ( 12); et des moyens de traitement pour traiter une entrée ou une sortie du circuit de production d'information de démodulation ( 13), pour obtenir par ce moyen une information de démodulation normale non influencée par l'interruption dans le signal DPSK. 2 Dispositif de démodulation de signal selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comprennent: un circuit de séparation de signal vidéo ( 5) pour séparer un signal vidéo du signal d'entrée; un circuit de séparation de signal de synchronisation ( 14) pour séparer un signal de synchronisation d'une sortie dudit circuit de séparation de signal vidéo; un circuit de détermination de domaine ( 26) pour produire, en synchronisation avec une sortie dudit circuit de séparation de signal de synchronisation ( 14), un signal de déclenchement indiquant un domaine prédéterminé; et, un circuit de portes ( 27, 28, 29, 30, 31, 32) pour commander la délivrance d'une sortie dudit circuit de détection de point de transition ( 12) audit circuit de production d'information de démodulation ( 13), en concordance avec une sortie dudit circuit de détermination de domaine ( 26). 3 Dispositif de démodulation de signal selon la revendication 2, caractérisé en ce que ledit circuit de détermination de domaine ( 26) produit ledit signal de déclenchement à une cadence à laquelle une phase du signal DPSK peut subir une transition. 4 Dispositif de démodulation de signal selon la revendication 2, caractérisé en ce que ledit circuit de détermination de domaine ( 26) possède un premier flip-flop D, ( 41, 71) une polarité dudit premier flipflop D ( 41, 71) étant inversée chaque fois que ledit premier flip-flop D ( 41, 71) est déclenché par le signal de synchronisation. 5 Dispositif de démodulation de signal selon la revendication 4, caractérisé en ce que ledit circuit de détermination de domaine ( 26) comprend de plus un second flip-flop D ( 42, 72) déclenché par une sortie dudit premier flip-flop D ( 41, 71). 6 Dispositif de démodulation de signal selon la revendication 5, caractérisé en ce que ledit circuit de détermination de domaine ( 26) comprend de plus un premier mono-multivibrateur ( 73) déclenché par une sortie dudit second flip-flop ( 72) et un second mono-multivibrateur ( 74) déclenché par une sortie dudit premier mono-multivibrateur ( 71). 7 Dispositif de démodulation de signal selon la revendication 4, caractérisé en ce que ledit circuit de détermination de domaine ( 26) comprend de plus un circuit à retard ( 52, 53, 54), une sortie dudit premier flip-flop D ( 41) étant retardée par ledit circuit à retard ( 52, 53, 54). 8 Dispositif de démodulation de signal selon la revendication 4, caractérisé en ce que ledit circuit de détermination de domaine ( 26) comprend de plus un premier mono-multivibrateur ( 73) déclenché par une sortie dudit second flip-flop ( 72) et un second mono-multivibrateur ( 74) déclenché par une sortie dudit premier mono-multivibrateur ( 73). 9 Dispositif de démodulation de signal selon la revendication 2, caractérisé en ce que ledit circuit de détermination de domaine ( 26) comprend un premier flip-flop D ( 71) déclenché par le signal de synchronisation, un second flip-flop D ( 72) déclenché par une sortie dudit premier flip-flop D, un circuit à retard ( 52, 53, 54) connecté à une borne sortie dudit premier flip-flop D ( 71) et un commutateur ( 93) commandé d'une manière telle que l'une des sorties dudit circuit à retard ( 52, 53, 54) et dudit second flip-flop D ( 72) est sortie dudit circuit de détermination de domaine ( 26). Dispositif de démodulation de signal selon la revendication 2, caractérisé en ce que ledit circuit de détermination de domaine ( 26) comprend un premier flip-flop D ( 71) déclenché par le signal de synchronisation, un second flip-flop D ( 72) déclenché par une sortie dudit premier flip-flop D ( 71), un premier mono-multivibrateur ( 73) connecté à une borne de sortie dudit second flip-flop D ( 72), un second mono-multivibrateur ( 74) connecté audit premier mono-multivibrateur ( 73) , un troisième mono-multivibrateur ( 82) connecté à une borne de sortie dudit premier flip-flop D ( 71), un quatrième mono-multivibrateur ( 83) connecté audit troisième mono-multivibrateur ( 82), et un commutateur ( 93) commandé d'une manière telle que l'une des sorties dudit second monomultivibrateur ( 74) et dudit quatrième mono-multivibrateur ( 83) est sortie du circuit de détermination de domaine ( 26). 11 Dispositif de démodulation de signal selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comprennent: un circuit de détection d'interruption ( 101) pour détecter l'interruption du signal DPSK, et un circuit de porte ( 29, 30, 31, 32) pour commander une délivrance d'une sortie dudit circuit de détection de point de transition ( 12) audit circuit de production d'information de démodulation ( 13), en concordance avec une sortie dudit circuit de détection d'interruption ( 26). 12 Dispositif de démodulation de signal selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comprennent: un circuit de détection d'interruption ( 201) pour détecter l'interruption du signal DPSK, un circuit de production d'information de correction ( 202) pour produire une information de correction en concordance avec une sortie dudit circuit de détection d'interruption ( 201), et un circuit de combinaison ( 203) pour combiner une sortie dudit circuit de production d'information de démodulation ( 13) et une sortie dudit circuit de production d'information de correction ( 202). 13 Dispositif de démodulation de signal selon la revendication 12, caractérisé en ce que ledit circuit de production d'information de correction est un flip-flop D ( 202) déclenché par une sortie dudit circuit de détection d'interruption ( 201). 14 Dispositif de démodulation de signal selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comprennent: un circuit de séparation de signal vidéo ( 5) pour séparer un signal vidéo du signal d'entrée; un circuit de séparation de signal de synchronisation ( 14) pour séparer un signal de synchronisation d'une sortie dudit circuit de séparation de signal vidéo; un circuit de détermination de domaine ( 301) pour produire, un signal de déclenchement indiquant un domaine prédéterminé en synchronisation avec une sortie dudit circuit de séparation de signal de synchronisation ( 14); un circuit de porte ( 302) pour détecter un point de transition anormal en concordance avec une sortie dudit circuit de détection de point de transition ( 12) et une sortie dudit circuit de détermination de domaine ( 301); un circuit de production d'information de correction ( 303) pour produire une information de correction en concordance avec une sortie dudit circuit de détection d'interruption ( 301); et un circuit de combinaison ( 304) pour combiner une sortie dudit circuit de production d'information de démodulation ( 13) et une sortie dudit circuit de production d'information de correction ( 303). Dispositif de démodulation de signal selon la revendication 14, caractérisé en ce que ledit circuit de porte est une porte ET ( 302) qui est alimentée avec des signaux de sortie issus dudit circuit de détection de point de transition ( 12) et dudit circuit de détermination de domaine ( 301). 16 Dispositif de démodulation de signal selon la revendication 14, caractérisé en ce que ledit circuit de production d'information de correction est un flip-flop D ( 303) déclenché par ledit circuit de porte ( 302). 17 Dispositif de démodulation de signal selon la revendication 14, caractérisé en ce que ledit circuit de combinaison et une porte OU exclusif ( 304) qui est alimentée avec des signaux de sortie issus du circuit de production d'information de correction ( 303) et dudit circuit de production d'information de démodulation ( 13). 18 Dispositif de démodulation de signal selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comprennent: un circuit de séparation de signal vidéo ( 5) pour séparer un signal vidéo du signal d'entrée; un circuit de séparation de signal de synchronisation ( 14) pour séparer un signal de synchronisation d'une sortie dudit circuit de séparation de signal vidéo; un circuit de production d'impulsion de déclenchement ( 400) pour produire une impulsion de déclenchement en synchronisation avec une sortie dudit circuit de séparation de signal de synchronisation ( 14); et un circuit de porte ( 403) pour commander une sortie dudit circuit de détection de point de transition ( 12) résultant d'une sortie dudit circuit de production d'impulsion de déclenchement ( 400), pour délivrer par ce moyen seulement un point de transition normal audit circuit de production d'information de démodulation ( 13).