FR 2661291 A1 19911025 FR 9005009 A 19900419 i CIRCUIT SUIVEUR DIFFERENTIEL. La présente invention a pour objet un circuit sui- veur différentiel comportant un premier et un deuxième tran- sistor dont le collecteur est relié à une source de tension d'alimentation, dont la base est agencée pour recevoir un pre- mier et un deuxième signal différentiel d'entrée et dont les émetteurs sont couplés par une première inpédance et sont re- liés respectivement à une première et une deuxième source de courant. Un tel circuit est tout à fait classique pour réali- ser un suiveur différentiel et il donne de bons résultats du point de vue distorsion à condition que l'écart entre les si- gnaux différentiels d'entrée soit faible On peut conserver la même distorsion pour des écarts plus élevés entre les signaux différentiels en augmentant la valeur du courant des sources de courant, ce qui accroit la consommation. L'invention a pour objet un circuit du type précité dans lequel la distorsion est notablement réduite à écart égal entre les signaux différentiels, sans qu'il soit nécessaire d'augmenter la consommation de courant. Un circuit selon l'invention est ainsi caractérisé en ce que ladite liaison entre les émetteurs des premier et deuxième transistors et respectivement la première et la deu- xième source de courant est réalisé à travers le trajet base- émetteur respectivement d'un troisième et d'un quatrième tran- sistor, le collecteur des troisième et quatrième transistors étant connecté à la base respectivement des quatrième et troi- sième transistors, les émetteurs des troisième et quatrième transistors étant couplés entre eux au moins par une deuxième impédance de même valeur que la première impédance. Un tel circuit présente en outre l'avantage que les émetteurs des premier et deuxième transistor délivrent le même courant égal à la valeur des courants des sources de courant respectives Il en résulte que les appels de courant dynamique> sur les entrées (base des premier et deuxième transistors) sont minimisés. Selon un mode de réalisation avantageux, entre l'é- metteur des premier et deuxième transistors et la base des troisième et quatrième transistors, sont disposés respective- ment un cinquième et un sixième transistor montés en diode. Ceci permet de compenser la différence entre les tensions base-émetteur des troisième et quatrième transistors. Selon un mode de réalisation préféré, le couplage entre les émetteurs des troisième et quatrième transistor cor- respond à ladite deuxième impédance, de même valeur que la première impédance, en parallèle avec une résistance La pré- sence de cette résistance (ou son introduction par un montage équivalent) permet d'optimiser la caractéristique de distor- sion en augmentant de manière adéquate le couplage entre les émetteurs des troisième et quatrième transistors. L'invention concerne également un circuit suiveur multiple, utilisable en particulier dans des convertisseurs analogique-numérique du type flash à repliement et interpola- tion. Un tel circuit suiveur multiple comporte une plura- lité de circuits suiveurs différentiels tels que définis ci- dessus, les premier, deuxième, troisième et quatrième transis- tors du circuit suiveur différentiel de rang i étant dénommés A A C C respectivement Ti, T 1, T et Ti, et il comporte des premières 3 i impédances connectées entre les émetteurs d'au moins certains des transistors d'un premier groupe comprenant les premier et deuxième transistor et dont l'admittance est notée Y suivi de deux indices correspondant à ceux des deux transistors du pre- mier groupe entre les émetteurs desquels ladite impédance est connectée, et des deuxièmes impédances connectées entre les émetteurs d'au moins certains des transistors d'un deuxième groupe comprenant les troisième et quatrième transistors et dont l'admittance est notée Y' suivi de deux indices corres- pondant aux deux transistors dudit deuxième groupe entre les émetteurs desquels ladite deuxième impédance est connectée et on a quelque soit i, j i, et j Y Y =Y' =Y' - 1 1 '1 1 j Y-Y Y description qui va suivre donnée à titre d'exemple non limita- tif en liaison avec les dessins qui représentent: la figure 1 un circuit suiveur différentiel de l'art anté- rieur les figures 2 et 3 un circuit suiveur différentiel selon respectivement un mode de réalisation et un mode de réalisa- tion préféré de l'invention les figures 4 et 5 des courbes illustrant l'optimisation de la distorsion la figure 6 un circuit suiveur multiple selon l'invention. Un circuit suiveur différentiel de l'art antérieur comporte des transistors T 1 et T, ici de type npn, dont le collecteur est connecté à une source de tension d'alimentation Vcc, dont la base est agencée pour recevoir un signal d'en- trée différentiel, respectivement V 1 et ï et dont les émet- teurs sont reliés entre eux par une chaîne de résistances en série R, R', R" Deux sources de courant de même intensité I et Ii sont connectées aux émetteurs respectivement des tran- sistors T et T 1 Les points commun aux résistances R et R' d'une part et R' et R" d'autre part, constituent des sorties Sl et 52 qui sont des tensions intermédiaires entre les ten- sions V 1 et V 2 De telles tensions intermédiaires sont mises en oeuvre dans des convertisseurs analogiques-numériques à re- pliement et interpolation. De tels convertisseurs sont par exemple décrits dans le mémoire de Rudy J van de Plassche "High Speed and High Resolution A/D and D/A convertersn Ph D Thesis Univer- sity of Technology (Delft-Pays-Bas édité en octobre 1989) Les signaux intermédiaires sont dans ce cas les signaux du codeur qui sont interpolés à partir des signaux de repliement. Le trajet collecteur-émetteur des transistors T 1 et T 1 est traversé par des courants respectivement Il AI et Il + AI, AI désignant le courant traversant les résistances R, R' et Rn, de l'émetteur de T 1 vers celui de T 1 Il en résul- te que les signaux VI et V 2 ne peuvent être correctement re- copiés sur les émetteurs de T 1 et T 1 (signaux respectivement W 1 et W 2) que si Il est très supérieur à AI En outre, comme les courants à travers T 1 et T varient, les appels de courant de base peuvent être importants en dynamique, sauf si Il est supérieur à AI. La distorsion (en valeur absolue) Dl de ce montage a pour valeur: I + AI RB D = (V 1 V 2)-(W 1 W V Log A 2 ( + 1 + RE) AI RB et RE désignant les résistances d'accès à la base et à l'émetteur, et B le gain en courant desdits transistors; et VT = 26 m V. Selon l'invention (voir fig 2) entre les émetteurs des transistors T 1 et T et les sources de courant I 1 et Iî est disposé le trajet base-émetteur de deux transistors T 11 et T 12 dont la base et le collecteur sont interconnectés de ma- nière croisée, c'est-à-dire que le collecteur de Tii est con- necté à la base de T 12, et le collecteur de T 12 à la base de Tii Les émetteurs des transistors sont reliés par une impé- dance Z et ceux des transistors Tii et T 12 par une impédance Z' de même valeur que Z L'impédance Z peut être par exemple une chaîne de résistances telles que les résistances R R' et Rn de la figure 1. Les émetteurs des transistors T 1 et T 1 voient main- tenant toujours le même courant Il Il en résulte que les ap- pels de courant en dynamique sur la base de T 1 et celle de T 1 sont minimisés D'autre part comme Il ne doit plus nécessaire- ment être très supérieur à AI, il est possible de mettre en oeuvre des transistors T 1 et T 1 de plus faibles dimensions que dans l'art antérieur, ce qui diminue encore les appels de cou- rant en dynamique sur les entrées. A la figure 3, deux transistors de compensation T 21 et T 22 montés en diode par court-circuit base-collecteur sont interposés entre respectivement l'émetteur du transistor T 1 et la base du transistor Til d'une part, et l'émetteur du tran- sistor T et la base du transistor T 12 Lorsque T 21, T 11, T 22 et T 12 ont les mêmes dimensions (même tension base-émetteur pour le même courant), alors les chutes de tension base-émet- teur cumulées dans T 21 et Tll d'une part et T 22 et T 12 d'autre part ont la même valeur (en négligeant l'influence des cou- rants de base) d'o réduction de la distorsion. Soit D 3 la distorsion (en valeur) absolue de ce montage. On a D 3 = (Vi V 2) (W 1 W 2) Posons: E = (Wl W 2) (X 1 X 2) et D 4 = (V 1 V 2) (X 1 X 2) = D 3 + E X 1 et X 2 désignant les tensions sur les émetteurs respectivement de Tli et T 12. On a alors, au premier ordre, (en posant Z = R 0) et pour une amplitude de AV = (VI V 2) donnée à l'entrée D AV + (B 1) E 3 13 + 1 R O 1 4 VT + RB I-1 + 1 E avec AI 4 VT I 1 4 RB (AI 13 + 1 ( + 1 RE) AI. La distorsion D 3 tend vers zéro lorsque 1 tend vers l'infini. Soit D 2 la distorsion (en valeur absolue) du montage de la figure 2 Les transistors T 21 et T 22 ne compensent plus l'écart entre les tensions base-émetteur des transistors T 11 et T 12, E doit être remplacé par E' avec: E' = VT Log (I + AI) 2 ( B RE) AI et donc:13 + et donc D =AV + (O 1) E' 2 13 + 1 Ro 4 VT + RB T B I 1 + 1 Lorsque B tend vers l'infini, D 2 tend vers: D 2,o= 4 Dl, R O VT R 11 + RE avec D 1, = distortion D 1 pour B tendant vers l'infini. En pratique on considèrera que D 2, et D 2 sont suf- fisamment inférieurs en valeur absolue respectivement à D 1,- et D 1 lorsque: VT Ro " 4 (VT + RE) I 1 i Pour revenir au schéma de la figure 3, la linéarité peut être encore améliorée en compensant les pertes de courant dans les bases des transistors T 11 et T 12. Pour cela, on génère un courant de correction sup- plémentaire en connectant une résistance R 1 en parallèle avec l'impédance Z', ou plus généralement en reliant les émetteurs des transistors T 11 et T 12 par une impédance équivalent à l'impédance Z en parallèle avec la résistance R 1 Par exemple, pour une chaîne de résistances telle que R 1, R', R", on peut soit disposer une résistance R 1 en parallèle, soit diminuer la valeur des résistances R, R' et R" pour produire la résistance équivalente audit montage parallèle. Poson S Z = Z' = Ro et 1 = 1 + 1 = 1 + R 2 R 1Z R 1 Ro R 2 = résistance équivalente au montage parallèle. On pose AI' = courant traversant la résistance R 2, AI étant comme précédemment le courant traversant la résistance Ro, et les sources de courant I 1 et IT ayant la même intensité notée I Le courant traversant l'émetteur de Tll vaut 1 + A Ii donc son courant de base vaut I 1 + AI' et son cou- rant de collecteur vaut (I 1 + AI') 1 désignant le gain en courant d'un transistor. Le courant traversant l'émetteur de T 12 vaut I 1 AI' donc son courant de base vaut I 1 et son cou- a + 1 etonc- rant de collecteur vaut (I 1 AI') + 1 et T 12 identiques. Le courant IT 21 traversant le en diode vaut donc: I 136 li)+(lV T 21 B I + 1 ( 1I)+ (I 1 + I) 1 Le courant IT 22 traversant le transistor vaut donc: IT 22 a I BT 22 = S + 1 (I 1 + AI') + (I+ + I = On a AI = AV D 3 R O _I'AV D 3 E R 2 en supposant T 11 transistor T 21 monté 1 I B + 1 I' T 22 monté en diode B 1 + AI' 13 + 1 Les courants IET 1 et IET 2 traversant l'émetteur respectivement du transistor T 1 et du transistor T 2 ont pour valeur: ET 1 = IT 21 AI ET 2 = 1 T 22 AI La distorsion au niveau des transistors T 1 et T- s'exprime par un premier terme correspondant à l'écart AVBE(T 1, T 1), écart entre les tensions base-émetteur des tran- sistors T 1 et T 1, auquel s'ajoute un deuxième terme AVR(T 1,T 1) correspondant à l'écart de tension (vu de l'émetteur) dû aux courants traversant les résistances d'accès à la base et à l'émetteur des transistors T 1 et T 1. IET 1 AVBE(T 1 T-) = V Log I avec V = 26 m V. BE il 1 T ga T IET 2 En remplaçant IET 1 et IET 2 par leurs valeurs et en effectuant le développement limité au premier ordre, on obtient: 2 VT) AVBE (T 1 T-) = I 1 (AI B + 1 AI') D'autre part, on a, vu de l'émetteur: RB AVR(T 1, TT)= (B + RE) (IET 1 IET 2) 13 + 1+RE -(I I- d'o RB __-__ AVR(T 1, T ) = 2 (±1 + RE) (AI B + 1 AI') Ona: 3 = AVBE(T 1,T) + AVR(T 1, T) Soit: VT RB D 3 = 2 (T+ BR + RE) (AI 1 I') 3 2 ( B + 1 E (13 + 1 Si on remplace AI et AI' par leur valeur et si on fait Ro = R 2, on retrouve la formule donnée ci-dessus pour D 3. On va maintenant montrer comment on peut agir sur la distorsion D 3 lorsque R 2 est différent de Ro. Pour cela remplaçons AI et AI' par leur valeur, d'o: VT = RB AV D 3 13 1 AV D 3 E D 3 2 B + 1 R 2 -l D 3 = 2 (É + B + 1 + RE) ( R O 1 _+ 1 R 2 1 2 En posant D 3 = O (distorsion nulle), on obtient: AV 1 AV E Ro B + 1 R 2 d'o: R 2 = Ro ( 1 V) 13 + AV Ce qui permet d'annuler la distorsion pour une valeur donnée de AV (E dépend de AV) La formule montre que R 2 est inférieur à Ro, d'o la possibilité de réaliser la compensation par adjonction d'une résistance en parallèle comme déjà indiqué. Les figures 4 et 5 représentent AV(= V 1, V 2), W 1-W 2, X 1-X 2, D 3 et D 4 en ordonnée en fonction de AV = V 1, V 2 (en abscisse) exprimé en pourcentage de l'amplitude maximale de AV L'échelle de D 3 et D 4 est dilatée en ordonnée de maniè- re à faire mieux apparaître les variations. Dans le cas de la figure 4, on a R 2 = Ro (pas de résistance additionnelle Rj ou d'équivalent) La distorsion D 3 croit régulièrement en fonction de AV. Dans le cas de la figure 5, on a R 2 précédemment. On peut donc en pratique choisir une valeur de R 2 permettant d'optimiser la distorsion D 3 selon un critère choi- si, par exemple distorsion maximale (positive ou négative) in- férieure à une valeur donnée, ou bien encore distorsion posi- tive inférieure à une valeur donnée à mi-échelle, les tracés des courbes et la valeur de R 2 étant obtenus de préférence par simulation. La figure 6 représente un circuit associant une pluralité de circuits élémentaires tels que définis ci-dessus, et dans lequel des admittances peuvent être disposées entre les émetteurs de tous les transistors (c'est-à-dire pas seule- ment ceux d'une même paire). Soit: A A A A A A A A (Ti, TT), (T 2, Ti) (Ti, Ti), (Ti, T-r), les paires de transistors recevant les signaux d'entrée. Y 12 désigne une admittance connectée entre les émetteurs des Ae A transistors T 1 et T 2 Yjî désigne une admittance connectée entre les émetteurs des A A transistors T et T- et plus généralement: Y i ou Y jidésigne, quelque soient i et j l'admittance d'une impédance (ou d'un réseau) connecté entre les émetteurs des A A transistors T et T. 1 l Yij ou Yj désigne quelque soient i et j l'admittance d'une impédance (ou d'un réseau) connectée entre les émetteurs des A A transistors T et T Soient: B B B B B B B B T 1, T 2, Ti, Tj, T,, Ti Tz, les transistors de T 7, T T 1 T, les transistors de compensation montés en diode et associés aux transistors précédent ayant le même indice numérique. Soient enfin: c c c c c c c (T 1, T 7) (T 2, Ti), (Ti, T) (Tj T-) les paires de tran- sistors à interconnexion base-collecteur croisées, associés aux paires précédentes ayant les deux mêmes indices numéri- ques. Y'12 désigne l'admittance d'une impédance ou d'un réseau con- nectés entre les émetteurs des transistors T 1 c et Tc I 2 Y'V désigne l'admittance d'une impédance ou d'un réseau con- c c necté entre les émetteurs des transistors T 7 et Ti Y'ij ou Y'ji désigne (quelque soient i,j) l'admittance d'une impédance ou d'un réseau connecté entre les émetteurs des transistors Tc et Tc i J Y'i ou Y' désigne (quelques soient i, j) l'admittance d'une impédance ou d'un réseau connecté entre les émetteurs des c c transistors T et Tj Si on suppose que les signaux d'entrée attaquant les transis- A A tors d'entrée (T T sont les signaux différentiels ayant J tous la même tension de mode commun, on obtient un fonctionne- ment optimal en respectant les conditions suivantes: i, j i, j Y-; =Yi ce qui assure en effet un équilibre des courants. De même pour les admittances Y': Y Y = Yi, j Y, l it l Y, l Les admittances Y' i (c'est à dire disposées entre les émet- 1,1 teurs d'une même paire) sont avantageusement équivalentes aux admittances Y i à une résistance en parallèle près choisie 1, pour optimiser la distorsion comme indiqué précédemment. REVENDICATIONS 1 Circuit suiveur différentiel comportant un premier et un deuxième transistor dont le collecteur est relié à une source de tension d'alimentation, dont la base est agencée pour recevoir un premier et un deuxième signal différentiel d'entrée et dont les émetteurs sont couplés par une première impédance et sont reliés respectivement à une première et une deuxième source de courant caractérisé en ce que ladite liai- son entre les émetteurs des premier (Ti) et deuxième (T 1) transistor et respectivement la première (I 1) et la deuxième ( 1-) source de courant est réalisée à travers le trajet base-émetteur respectivement d'un troisième (Tll) et d'un qua- trième (T 12) transistor, le collecteur des troisième (Tll) et quatrième (T 12) transistors étant connecté à la base respecti- vement des quatrième (T 12) et troisième (Tll) transistors, les émetteurs des troisième (Tii) et quatrième (T 12) transistors étant couplés entre eux au moins par une deuxième impédance (Z') de même valeur que la première impédance (Z) - 2 Circuit selon la revendication 1, caractérisé en ce qu'entre l'émetteur des premier (Tl) et deuxième (T 2) transis- tor V et la base respectivement des troisième (Tll) et quatriè- me (T 12) transistors sont disposés respectivement un cinquième (T 21) et un sixième (T 22) transistor montés en diode. 3 Circuit selon une des revendications 1 ou 2, carac- térisé en ce que la première impédance (Z) comporte au moins une première (R) et une deuxième (R') résistance en série. 4 Circuit selon une des revendications 1 à 3 caracté- risé en ce que le couplage entre les émetteurs des troisième (Tli) et quatrième (T 12) transistor correspond à ladite deu- xième impédance (Z') en parallèle avec une résistance (Rl). Circuit suiveur multiple caractérisé en ce qu'il comporte une pluralité de circuits suiveur différentiels selon une des revendications précédentes les premier deuxième troi- sième et quatrième transistor du circuit suiveur différentiel A A c c de rang i étant dénommés respectivement Ti, T, Ti et Tir i i. en ce qu'il comporte des premières impédances connectées entre les émetteurs d'au moins certains des transistors d'un premier groupe comprenant les premier et deuxième transistor et dont l'admittance est notée Y suivi de deux indices correspondant à ceux des deux transistors dudit premier groupe entre les émet- teurs lesquels ladite impédance est connectée, et des deuxiè- mes impédances connectées entre les émetteurs d'au moins cer- tains des transistors d'un deuxième groupe comprenant les troisième et quatrième transistors et dont l'admittance est notée Y' suivi de deux indices correspondant aux deux transis- tors dudit deuxième groupe entre les émetteurs desquels ladite impédance est connectée, en ce que l'on a, quelques soient i, j, i et j Y = Y = Y'i Y. ij i 3 i j 13 Yr = Y - = Y'r =Y'.