FR 2664999 A1 19920124 FR 9009363 A 19900723 i DISPOSITIF D'ENTREE SORTIE DE DONNEES POUR L'AFFICHAGE D'INFORMATIONS ET PROCEDE MIS EN OEUVRE PAR UN TEL DISPOSITIF. La présente invention concerne un dispositif d'entrée sortie de données pour l'affichage d'informations sur un écran, élaboré autour d'un microprocesseur coopérant au moyen d'une pluralité de lignes de bus d'une part avec des moyens de mémorisation affectés aux programmes du microprocesseur et d'autre part avec la partie vidéo par l'intermédiaire de moyens de mémorisation affectés à l'écran et de moyens de mémorisation affectés à un générateur de caractères. 1.5 Elle concerne également un procédé de séquencement pour la distribution des cycles mémoire et la régulation du flux à l'intérieur des moyens de mémorisation dudit dispositif. Traditionnellement, un tel dispositif d'entrée sortie de données pour l'affichage d'informations sur un écran, appelé également couramment terminal, comporte des mémoires spécifiques affectées aux programmes, à l'écran et au(x) générateur(s) de caractères Chaque mémoire spécifique est alors connectée au bus système au moyen d'un bus qui lui est propre. Cependant le choix d'une telle architecture de terminal entraîne des inconvénients En effet dans le prix d'un terminal le coût des mémoires intervient pour une part importante, particulièrement lorsqu'il s'agit de terminaux mode caractère bas de gamme. Force est de constater de plus une volonté de tendre vers une miniaturisation et cette solution connue ne permet pas objectivement de tendre vers un réduction de volume du terminal En outre, l'architecture à pluralité de mémoires qui impose l'emploi d'une pluralité de bus offre moins de souplesse dans le dimensionnement et la répartition des différentes fonctions. La présente invention a pour but de remédier à ces divers inconvénients et propose un dispositif du genre précité dont le prix de revient est très sensiblement réduit, qui offre une grande souplesse d'emploi tout en présentant de bonnes performances. Pour cela le dispositif mentionné dans le préambule est remarquable en ce qu'il est monolithiquemment intégré dans un circuit d'application spécifique, les différents moyens de mémorisation précités étant principalement constitués d'une mémoire unique dans laquelle des zones spécifiques respectivement aux programmes, à l'écran et du générateur de caractères ont étés allouées pour stocker les informations auxquelles il est désiré accéder, l'accès aux différentes zones spécifiques étant autorisé par une ligne de bus mémoire unique et géré selon un procédé de séquencement mis en oeuvre par des moyens de séquencement microprogrammés. Ainsi l'idée de l'invention permet de tendre vers une vision d'une mémoire uniforme de par le choix d'une architecture à bus mémoire unique, offrant de la sorte plus de souplesse dans le dimensionnement et la répartition des fonctions gestion écran, police de caractères et programme En effet les fonctionnalités du terminal sont étendues et, par exemple en sortant le bus mémoire du circuit, il est offert, la possibilité d'augmenter la capacité mémoire pour étendre le jeu de caractères, augmenter le nombre d'écrans mémorisés par le terminal, etc De plus la réalisation d'un terminal bas de gamme par intégration sur un même circuit permet d'en abaisser le coût de manière significative. Enfin ce type de dispositif peut être utilisé pour toute une famille de terminaux o les fonctionnalités sont dépendantes de la capacité et du type (mémoire morte, mémoire vive) des blocs mémoire, par exemple, générateur de caractères en mémoire morte, possibilité de charger partiellement ou totalement le générateur de caractères, fenêtrage dans l'image (fonction de la capacité de la zone mémoire vive écran), extension du nuage de points, etc Le dispositif selon l'invention est remarquable en ce que les moyens de mémorisation comportent, associée à la mémoire unique, une antémémoire de petite taille insérée entre le microprocesseur et la ligne de bus mémoire unique, dans ce cas le paramètre prépondérant est la taille d'une ligne Le taux de succès est ainsi amélioré et une réduction significative de la charge occasionnée par le microprocesseur sur la zone mémoire spécifique peut être obtenue si une ligne de l'antémémoire est chargée avec un seul accès à la zone mémoire spécifique. Le dispositif selon l'invention est remarquable en ce que les moyens de mémorisation comportent de plus un registre du type premier entré premier sorti inséré entre la partie vidéo et la ligne de bus mémoire unique L'introduction d'un registre du type premier entré premier sorti appelé également FIFO permet d'étaler les accès sur la durée totale d'une ligne vidéo La taille de la FIFO, c'est-à-dire le nombre de mots qu'elle peut contenir, doit être choisie suffisamment grande de telle manière que les accès au générateur de caractères utilisent la totalité de la bande passante de la mémoire unique La zone mémoire spécifique affectée au générateur de caractères est partagée entre la vidéo et le microprocesseur Ainsi dans le cas présent, l'emploi d'une FIFO a pour but non pas de diminuer le temps de cycle de la mémoire unique, mais de mieux utiliser la bande passante de celle-ci. Selon une caractéristique remarquable du présent dispositif, le registre du type premier entré premier sorti fournit en outre trois indications relatives à son état: registre plein, registre vide ou presque vide et nombre de mots dans le registre inférieur à W, W étant le nombre de mots qu'il faut accumuler dans le registre pour pouvoir servir toutes les demandes du microprocesseur pendant la partie utile du balayage ligne de la partie vidéo Ainsi un cycle ne peut être attribué immédiatement au microprocesseur qu'à la condition que la FIFO ne soit pas vide La situation FIFO vide n'apparaît que, soit en début de ligne introduisant un délai de durée égale au temps de cycle de la mémoire unique dans le cycle du microprosesseur, soit, si le microprocesseur dispose de N accès, lorsque celui-ci demande un (n + 1)ême accès, ce cycle étant alors différé jusqu'à la fin de la ligne. Le dispositif selon l'invention est remarquable en outre en ce que les moyens de mémorisation comportent au moins deux registres tampons de ligne insérés entre la partie vidéo et la ligne de bus mémoire unique. En effet, si la cellule caractères a L lignes, le mot (attribut + caractère) est lu L fois En utilisant des registres tampons de ligne pour mémoriser une rangée de caractères, il suffit, pour étaler le chargement d'un tel registre durant toute la visualisation d'une rangée (L lignes TV), de disposer de deux de ces registres, l'un étant utilisé par la vidéo alors que l'autre est en chargement. Selon une caractéristique essentielle du dispositif selon l'invention la distribution des cycles mémoire et la régulation du flux à l'intérieur des moyens de mémorisation sont avantageusement obtenues grâce à la mise en oeuvre d'un procédé de séquencement Ce procédé de séquencement est remarquable en ce que l'attribution d'un cycle mémoire est réalisée en synchronisme avec la fréquence de balayage ligne de la partie vidéo et décidée subséquemment à une série de tests destinés à déterminer la priorité pour l'exécution des différentes tâches, notamment le prélèvement dans la zone spécifique de la mémoire affectée à l'écran pour le chargement des registres tampons de ligne, la présentation d'un mot de la zone spécifique de la mémoire affectée au générateur de caractères au registre du type premier entré premier sorti ou toute demande d'accès respectivement du microprocesseur à la zone spécifique aux programmes, des registres tampons de ligne à la zone spécifique à l'écran ou du registre du type premier entré premier sorti à la zone spécifique affectée au générateur de caractères. Selon ce procédé, l'attribution des cycles mémoire est décidée à la suite d'un série de tests tenant compte d'une part des demandes du microprocesseur et du quota d'accès qui lui est attribué, du générateur de caractères et des registres tampons de ligne, d'autre part des trois indications relatives au remplissage de la FIFO et enfin de l'état d'un compteur associé aux accès du microprocesseur, les résultats des tests étant exploités de telle manière que: tant que le registre premier entré premier sorti est vide ou presque vide, le chargement dudit registre soit prioritaire; si le registre premier entré premier sorti n'est pas vide ou presque vide, les accès du microprocesseur soient prioritaires tant que le quota d'accès attribué au microprocesseur n'est pas épuisé, sachant qu'en outre un cycle n'est comptabilisé dans ledit quota que si les registres tampons de ligne ne sont pas pleins; le remplissage des registres tampons de ligne soit prioritaire par rapport au remplissage du registre premier entré premier sorti si le nombre de mots en attente dans ce dernier registre est supérieur à W ou si le quota attribué au microprocesseur est épuisé et que de plus le registre premier entré premier sorti n'est pas vide ou presque vide. Ainsi dans le dispositif selon l'invention ce procédé permet de gérer une pluralité de mémoires ou de zones mémoire sans ralentissement du système et donc en utilisant à temps complet la capacité du microprocesseur et de la vidéo. La description suivante en regard des dessins annexés, le tout donné à titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. La figure 1 donne une représentation schématique d'un dispositif de l'art antérieur. La figure 2 propose une représentation schématique du dispositif selon l'invention. La figure 3 présente un exemple de schéma par étapes permettant d'illustrer le procédé de séquencement mis en oeuvre par le dispositif selon l'invention. Sur la figure 1 est donnée une représentation schématique d'un dispositif d'entrée sortie de données pour l'affichage sur un écran qui permet de donner une vision synthétique et pratique de l'art antérieur connu Ce dispositif de l'art antérieur est élaboré autour d'un microprocesseur MP coopérant au moyen d'une pluralité de lignes de bus, SB (bus système) et Bl à B 6, d'une part avec des moyens de mémorisation SM affectés aux programmes du microprocesseur (par exemple une mémoire vive système) et d'autre part avec la partie vidéo V par l'intermédiaire de moyens de mémorisation DM affectés à l'écran (par exemple une mémoire vive écran) et de moyens de mémorisation CG affectés à un générateur de caractères (par exemple une mémoire morte). Sur la figure 2 est proposée une représentation schématique du dispositif qui conformément à l'invention est monolithiquement intégré dans un circuit d'application spécifique Les différents moyens de mémorisation MM sont principalement constitués d'une mémoire unique M dans laquelle des zones spécifiques respectivement aux programmes, à l'écran et du générateur de caractères ont été allouées pour stocker les informations auxquelles il est désiré accéder L'accès aux différentes zones spécifiques est autorisé par une ligne de bus mémoire MB unique et géré selon un procédé de séquencement qui sera décrit avec la figure 3, procédé qui est mis en oeuvre par des moyens de séquencement microprogrammés qui dans un but de simplification sont inclus dans l'environnement du microprocesseur référencé MP. Selon une des caractéristiques du dispositif les moyens de mémorisation comportent une antémémoire CM de petite taille qui est avantageusement insérée entre le microprocesseur MP et la ligne de bus la mémoire unique MB Ceci entraîne une réduction significative de la charge occasionnée par le microprocesseur MP sur la mémoire M à condition qu'une ligne de l'antémémoire CM ne soit chargée qu'avec un seul accès à la mémoire, c'est-à-dire par exemple avec une mémoire 16 bits pour un microprocesseur 8 bits La liaison entre l'antémémoire CM et le microprocesseur MP est obtenue par l'intermédiaire de la ligne de bus B'1. Une autre solution pourrait consister à utiliser un microprocesseur 16 bits. De manière caractéristique également les moyens de mémorisation comportent un registre du type premier entré premier sorti FR inséré entre la partie vidéo V (ligne de bus B'2) et la ligne de bus mémoire MB Le registre FR en outre fournit trois indications relatives à son état registre plein registre vide ou presque vide nombre de mots dans le registre inférieur à W, W étant le nombre de mots qu'il faut accumuler dans le registre pour pouvoir servir toutes les demandes du microprocesseur pendant la partie utile du balayage ligne de la partie vidéo. En considérant par exemple la répartition des accès suivants, 132 accès suivis d'un temps mort correspondant au retour ligne, l'introduction du registre FR permet d'étaler lesdits accès sur la totalité de la durée d'une ligne vidéo soit par exemple 32 ps Dans cet exemple le temps moyen d'accès tm est donc de 242 ns. En supposant un format 132 caractères par rangée, la matrice caractère a 9 points de large Si la durée d'un point est de 19 ns ceci permet d'engendrer un accès à la zone affectée au générateur de caractères toutes les 171 ns La taille du registre FR peut être ainsi déterminée en conservant l'exemple de répartition d'accès ( 132 accès) précité Taille de FR = (tm 171) 132 tm En choississant un registre FR d'au moins 40 mots, le temps de cycle de la mémoire peut être de 240 ns Les accès à la zone affectée au générateur de caractères utilisent ainsi la totalité de la bande passante de la mémoire Sachant que la zone mémoire affectée au générateur de caractères est partagée entre la vidéo et le microprocesseur, il apparaît que le principal avantage à employer le registre FR n'est pas de diminuer le temps de cycle de la mémoire mais plutôt de mieux utiliser la bande passante de celle-ci. S'il n'y avait pas de registre FR, le microprocesseur devrait attendre le retour ligne car durant la partie utile de la vidéo la génération de caractères monopolise la mémoire à 100 % puis se trouve dans l'incapacité d'utiliser la totalité des cycles mémoire disponibles. Lorsqu'un registre de type FIFO tel que FR est utilisé, sa taille est limitée par le nombre de cycles N qu'il est possible d'anticiper (nombre N qui est égal au rapport entre la durée du retour ligne et le temps de cycle de la mémoire) et par le nombre de cycles n' que le microprocesseur peut dérober durant la partie utile de la vidéo (nombre n' qui est égal au rapport entre la durée de la partie utile de la vidéo et le temps d'accès microprocesseur) La taille du registre FR est de préférence choisie égale au nombre n' > 40. Le microprocesseur dispose de N accès toutes les 32 ls Un cycle peut lui être attribué immédiatement à la seule condition que le registre FR ne soit pas vide La situation FIFO vide n'apparaît qu'en début de ligne, introduisant un délai de 171 ns dans le cycle du microprocesseur ou que lorsque le microprocesseur tente un (n+ 1)ême accès, ce cycle étant différé jusqu'à la fin de la ligne. Une autre solution pourrait consister à utiliser une mémoire plus rapide qui permettrait de satisfaire les besoins du microprocesseur, mémoire qui cependant serait plus coûteuse. Enfin selon une caractéristique du dispositif, de l'invention, les moyens de mémorisation comportent en outre au moins deux registres tampons de ligne RB insérés entre la porte vidéo V (ligne de bus B'3) et la ligne de bus mémoire unique MB. Comme cela a été vu précédemment si la cellule caractère a L lignes, le mot (attribut + caractère) est lu L fois Pour étaler le chargement d'un registre tampon durant toute la visualisation d'une rangée (L lignes TV), il suffit de disposer de deux registres tampons, l'un utilisé par la vidéo, l'autre en chargement. Toutefois durant un défilement d'une partie de l'image, au moins deux rangées ne sont pas visualisées complètement ce qui réduit le temps alloué au chargement d'un registre RB. Dans le cas extrême, les cellules sont jointes et une rangée n'est visualisée que durant une ligne TV Ceci ne laisse que 32 ps pour recharger un registre RB Si la mémoire ne peut fournir 132 mots, des parasites apparaissent sur l'écran Un troisième registre tampon de ligne permet de résoudre ce problème Le défilement d'un bandeau de X rangées de caractères consomme (X+ 1) rangées, le troisième registre permet de constituer une réserve d'une rangée qui sera consommée sur le premier bandeau défilant. Lorsque plusieurs bandeaux sont en train de défiler le cas est encore plus critique si, d'une part chaque bandeau a la taille d'une cellule (L lignes) et d'autre part tous les bandeaux défilent Ce cas, dont la probabilité d'apparition est faible, entraîne, pour la visualisation de chaque bandeau, une consommation du contenu de deux registres tampons de ligne Une solution à ce problème consiste à prévoir un système à quatre registres tampons de ligne dont deux sont chargés pendant la visualisation d'un bandeau. Lorsque la présentation d'une fenêtre est désirée sur l'écran, du point de vue du nombre d'accès à la mémoire et s'il est évité de prélever, dans la zone mémoire affectée à l'écran, les caractères du fond qui sont cachés par la fenêtre, ceci n'entraîne pas plus de contrainte que dans le cas d'un bandeau. Néanmoins pour éviter de prélever les mots (caractère + attribut) il ne doit pas y avoir de propagation d'attribut de champ. Cependant la gestion d'un tel découpage est plus délicate et une solution consiste à doubler avantageusement le nombre de registres tampons de ligne en attribuant ainsi un jeu de deux registres pour le fond de l'écran et un autre jeu de deux registres pour la fenêtre. En outre un système à quatre registres tampons de ligne permet de réduire notablement le débit induit par la lecture de la zone mémoire affectée à l'écran tout en autorisant des modes de visualisation élaborés. Ainsi le partage d'une mémoire entre le microprocesseur, la lecture du générateur de caractères et la lecture de la zone affectée à l'écran suppose une utilisation optimale de la bande passante de cette mémoire Cependant une bonne distribution des accès et donc des cycles mémoire et une régulation du flux sont nécessaires et seront avantageusement mises en oeuvre au moyen d'un procédé de séquencement Ce procédé est remarquable en ce que l'attribution d'un cycle mémoire est réalisée en synchronisme avec la fréquence de balayage ligne de la partie vidéo et décidée subséquemment à une série de tests destinés à déterminer la priorité pour l'exécution des différentes tâches, notamment le prélèvement dans la zone spécifique de la mémoire affectée à l'écran pour le chargement des registres tampons de ligne, la présentation d'un mot de la zone spécifique de la mémoire affectée au générateur de caractères au registre du type premier entré premier sorti ou toute demande d'accès respectivement du microprocesseur à la zone spécifique aux programmes, des registres tampons de ligne à la zone spécifique à l'écran ou du registre du type premier entré premier sorti à la zone spécifique affectée au générateur de caractères. Selon ce procédé l'attribution des cycles mémoire est décidée à la suite d'une série de tests tenant compte d'une part des demandes du microprocesseur et du quota d'accès qui lui est attribué, du générateur de caractères et des registres tampons de ligne, d'autre part des trois indications relatives au remplissage du registre du type premier entré premier sorti et enfin de l'état d'un compteur associé aux accès du microprocesseur. Lorsque la mémoire n'est pas surdimensionnée, comme c'est le cas pour le dispositif selon l'invention qui est désiré peu onéreux, les règles de principe de régulation du flux sont les suivantes: les accès des registres tampons de ligne peuvent être étalés sur la totalité d'une ligne, la distribution étant sans importance. les accès du générateur de caractères peuvent être étalés, mais le registre FIFO ne doit jamais être vide. les accès du microprocesseur doivent être servis le plus tôt possible afin de minimiser le nombre d'attentes En cas de surcharge, le microprocesseur est le seul dispositif qui peut attendre La distribution des demandes du microprocesseur n'est pas maîtrisée. De manière générale le registre FIFO ne doit jamais être vide, une réserve de deux mots est indispensable L'indication FIFO vide ou presque vide est un signal d'alerte qui doit rendre prioritaire le remplissage de ce registre. De même, il est essentiel de garantir le chargement des registres tampons de ligne en gênant le moins possible le microprocesseur Egalement et de manière idéale, le rythme de remplissage des registres tampons de ligne est dépendant de l'état du registre FIFO, notamment du nombre de mots en attente dans ce dernier registre et de l'utilisation qui en sera faite. Pour garantir le chargement des registres tampons de ligne dans le cas limite o la bande passante de la mémoire serait insuffisante, il faut réduire le nombre d'accès attribués au microprocesseur Ainsi le quota d'accès attribué au microprocesseur est déterminé en fonction du remplissage des registres tampons de ligne, lui-même dépendant de l'état du registre FIFO Le quota est fixé pour une tranche de temps, dans notre exemple précédent elle est de 32 lis. Avantageusement deux procédés s'offrent à la résolution du problème de la fixation du quota du microprocesseur. Selon un premier procédé le dit quota une fois déterminé reste valable jusqu'à ce que le registre premier entré premier sorti soit plein ou qu'un quota inférieur soit requis pour garantir le chargement des registres tampons de ligne, à chaque retour ligne le quota qui est déterminé en fonction du remplissage du registre premier entré premier sorti devenant le quota effectif du microproceseur si ce dernier registre est plein ou si ce quota est inférieur au dernier quota déterminé. En suivant cette méthode le chargement du registre est quasiment linéaire, mais il n'est pas tenu compte des éventuelles accélérations dues aux temps morts du microprocesseur. Selon un second procédé, à chaque retour ligne le quota du microprocesseur est déterminé pour la prochaine tranche de temps, tranche de temps qui correspond à la durée totale du balayage d'une ligne, le chargement du registre premier entré premier sorti étant alors effectué suivant une courbe de la forme y = k ( 1 ax), o en première approximation k représente la taille d'une mémoire circulaire utilisée en tant que registre tampon de ligne et a est une fonction du nombre de colonnes de caractères et du nombre k, x étant une variable liée à la hauteur d'une cellule caractère alors que le résultat y donne le nombre de caractères dans les registres tampons de ligne à la fin de chaque balayage de ligne. En effet, la résolution du système suivant k ( 1 a 2 E) =y k ( 1 a-) =y 2 o yi représente la taille d'une mémoire circulaire utilisée comme registre tampon de ligne et y 2 correspond à la taille d'une rangée de caractères, permet de déterminer en première approximation k et a, sachant que H est la hauteur d'une cellule caractère. Cette seconde méthode permet de favoriser le microprocesseur, s'il n'utilise pas entièrement un quota, en revanche ce dernier est davantage freiné durant les premières tranches de temps Il est à remarquer également que cette solution est intéressante si le code du microprocesseur est stocké dans une mémoire connectée sur ce bus autre que le bus mémoire unique Dans ce cas, le microprocesseur n'utilise que rarement la totalité de son quota. Dans la pratique on peut disposer comme registre tampon de ligne RB d'une mémoire circulaire de 512 mots dont la partie utile est partagée en huit zones de 64 mots Pour obtenir le quota de microproceseur, il suffit d'utiliser les trois bits les plus significatifs du nombre de mots en attente dans un registre de type FIFO comme adresse d'une mémoire auxiliaire de huit mots Le contenu de chaque mot est le quota qui a été prédéterminé. Sur la figure 3 est présenté un exemple de schéma par étapes permettant d'illustrer le procédé de séquencement mis en oeuvre par le dispositif selon l'invention et plus particulièrement par les moyens de séquencement microprogrammés intégrés dans le circuit d'application spécifique Ces moyens de séquencement seront déduits aisément par l'homme de l'art une fois le procédé appréhendé Ils sont inclus dans l'environnement du microprocesseur MP et sont de manière habituelle composés de mémoires et de registres Le principe est le suivant: l'exécution d'une tâche implique le traitement préalable à un accès mémoire et l'exécution d'un accès mémoire. Après chaque accès la tâche est suspendue Comme cela a été observé précédemment, les trois tâches qui doivent être exécutées par les moyens de séquencement sont les suivantes: prélèvement dans la zone spécifique de la mémoire affectée à l'écran pour le chargement des registres tampons de ligne; présentation d'un mot de la zone spécifique de la mémoire affectée au générateur de caractères au registre du type premier entré premier sorti; servir les demandes d'accès respectivement du microprocesseur à la zone spécifique aux programmes, des registres tampons de ligne à la zone spécifique à l'écran ou du registre du type premier entré premier sorti à la zone spécifique affectée au générateur de caractères. L'attribution d'un cycle mémoire à une des tâches précitées est basée sur le principe de la régulation du flux, c'est-à-dire sur le remplissage des différents registres Les accès au registre FIFO sont servis de manière prioritaire en fonction des trois indications disponibles données par ledit registre. La troisième indication relative au nombre de mots W est calculée de la manière suivante sachant que Tvl est la durée totale d'une ligne vidéo Tev est la durée de la partie utile d'une ligne vidéo Tch est la durée de visualisation d'un caractère dans une ligne vidéo Tmem est la durée d'un cycle mémoire Tcpu est la durée d'un cycle du microprocesseur W= Tev (Tev Tev) =Tev ( 1 + 1 1 Tcpu Tmem Tch Tcpu Tch Tmem ceci à la condition qu'il soit possible de charger ces mots pendant le retour ligne, c'est-à-dire si W W et que le quota d'accès du microprocesseur n'est pas épuisé. Les étapes successives proposées à la lumière de la figure 3 sont les suivantes: A l'origine est l'état 1 qui consiste en un test desindications du registre FIFO: lFRE?l le registre est-il vide ou presque vide ? Si la réponse est oui (Y), il y a passage à l'état 2 qui correspond à un cycle lCGCl réservé au chargement prioritaire du registre FIFO pendant un cycle mémoire puis passage à l'état 3 qui consiste à tester l'instant de balayage ligne: lRL?l, le dernier caractère d'une ligne vient-il d'être chargé ? Si la réponse à la question lRL?l est non (N) il y a de nouveau passage à l'état 1 puis à l'état 2 si le registre FIFO nécessite encore un chargement et enfin passage à l'état 3 et ceci tant qu'une ligne de caractères n'est pas complète et que le registre FIFO est vide ou presque vide Si à l'état 3 la réponse est oui, l'état suivant est l'état 4 pendant lequel est calculé le quota du microprocesseur en fonction du remplissage des registres tampons de ligne: lMPQCl Il y a ensuite retour à l'état 1 Si à l'état 1 la réponse à lFRE?l est non, il y a passage à l'état 5 qui correspond à un test de la demande d'accès du microprocesseur: lMPR? 1 Si la réponse à lMPR?l est non, l'état 6 suivant correspond à un test relatif au quota du microprocesseur lMPQE?l, le quota du microprocesseur est-il épuisé ? Si la réponse à lMPQE?l est non, il y a passage à l'état 7 qui consiste en un test du contenu du registre FIFO lFR l'état 12. Suivent quelques remarques d'intérêt général relativement à la mise en oeuvre du procédé décrit ci-dessus. Au tout début d'une image (le registre FIFO est vide, il est cependant disposé de suffisamment de temps pour le charger avant le démarrage effectif de la visualisation), les transitions du signal d'indication "registre FIFO vide" sont utilisées pour éviter de bloquer le microprocesseur. C'est la tâche de remplissage du registre FIFO, lors du cycle lCGCl qui provoque le rechargement du compteur associé au microprocesseur au début de chaque ligne. Lors de la mise en oeuvre du procédé de séquencement, il est essentiel d'utiliser pleinement la bande passante de la mémoire unique, pour cela il est nécessaire d'effectuer des opérations préparatoires à un cycle mémoire durant l'exécution du cycle précédent et par conséquent le temps de traitement interne doit être inférieur au temps d'accès mémoire. Toutefois, certains traitements peuvent déborder, par exemple en fin de ligne, dans ce cas il faut en tenir compte dans le calcul de la bande passante de la mémoire, ceci induisant une variation d'environ 1 à 2 % sur le temps d'accès à la mémoire. Pour conclure, compte tenu des expériences et des simulations, il faut utiliser une mémoire unique de l'ordre de 15 % plus rapide que la mémoire de l'art antérieur normalement destinée au générateur de caractères En ajoutant à cette mémoire un registre FIFO qui permet d'étaler la lecture du générateur de caractères, des registres tampons de ligne qui permettent de réduire le débit occasionné par la lecture de la zone affectée à l'écran et une antémémoire de petite taille qui permet d'améliorer le taux de succès et de réduire la charge occasionnée par le microprocesseur, la bande passante de la mémoire devient suffisante pour satisfaire aux besoins du microprocesseur et de la partie vidéo. REVENDICATIONS 1 Dispositif d'entrée sortie de données pour l'affichage d'informations sur un écran élaboré autour d'un microprocesseur coopérant au moyen d'une pluralité de lignes de bus d'une part avec des moyens de mémorisation affectés aux programmes du microprocesseur et d'autre part avec la partie vidéo par l'intermédiaire de moyens de mémorisation affectés à l'écran, et de moyens de mémorisation affectés à un générateur de caractères, caractérisé en ce qu'il est monolithiquement intégré dans un circuit d'application spécifique, les différents moyens de mémorisation précités étant principalement constitués d'une mémoire unique dans laquelle des zones spécifiques respectivement aux programmes, à l'écran et du générateur de caractères ont été allouées pour stocker les infirmations auxquelles il est désiré accéder, l'accès aux différentes zones spécifiques étant autorisé par une ligne de bus mémoire unique et géré selon un procédé de séquencement mis en oeuvre par des moyens de séquencement microprogrammés. 2 Dispositif d'entrée sortie de données pour l'affichage d'informations sur un écran selon la revendication 1 caractérisé en ce que les moyens de mémorisation comportent associée à la mémoire unique une antémémoire de petite taille insérée entre le microprocesseur et la ligne de bus mémoire unique. 3 Dispositif d'entrée sortie de données pour l'affichage d'informations sur un écran selon la revendication 1 ou 2 caractérisé en ce que les moyens de mémorisation comportent de plus un registre du type premier entré premier sorti inséré entre la partie vidéo et la ligne de mémoire unique. 4 Dispositif d'entrée sortie de données pour l'affichage d'informations sur un écran selon la revendication 3 caractérisé en ce que le registre du type premier entré premier sorti fournit en outre trois indications relatives à son état: registre plein, registre vide ou presque vide et nombre de mots dans le registre inférieur à W, W étant le nombre de mots qu'il faut accumuler dans le registre pour pouvoir servir toutes les demandes du microprocesseur pendant la partie utile du balayage ligne de la partie vidéo. 5 Dispositif d'entrée sortie de données pour l'affichage d'informations sur un écran selon l'une des revendications 1 à 4 caractérisé en ce que les moyens de mémorisation comportent en outre au moins deux registres tampons de ligne insérés entre la partie vidéo et la ligne de bus mémoire unique. 6 Procédé de séquencement pour la distribution des cycles mémoire et la régulation du flux à l'intérieur des moyens de mémorisation du dispositif selon les revendications 1 à 5 caractérisé en ce que, l'attribution d'un cycle mémoire est réalisée en synchronisme avec la fréquence de balayage ligne de la partie vidéo et décidée subséquemment à une série de tests destinés à déterminer la priorité pour l'exécution des différentes tâches, notamment le prélèvement dans la zone spécifique de la mémoire affectée à l'écran pour le chargement des registres tampons de ligne, la présentation d'un mot de la zone spécifique de la mémoire affectée au générateur de caractères au registre du type premier entré premier sorti ou toute demande d'accès respectivement du microprocesseur à la zone spécifique aux programmes, des registres tampons de ligne à la zone spécifique à l'écran ou du registre du type premier entré premier sorti à la zone spécifique affectée au générateur de caractères. 7 Procédé de séquencement selon la revendication 6 caractérisé en ce que l'attribution des cycles mémoire est décidée à la suite d'une série de tests tenant compte d'une part des demandes du microprocesseur et du quota d'accès qui lui est attribué, du générateur de caractères et des registres tampons de ligne, d'autre part des trois indications relatives au remplissage du registre du type premier entré premier sorti et enfin de l'état d'un compteur associé aux accès du microprocesseur, les résultats des tests étant exploités de telle manière que: tant que le registre premier entré premier sorti est vide ou presque vide, le chargement dudit registre soit prioritaire; si le registre premier entré premier sorti n'est pas vide ou presque vide, les accès du microprocesseur soient prioritaires tant que le quota d'accès attribué au microprocesseur n'est pas épuisé, sachant qu'en outre un cycle n'est comptabilisé dans ledit quota que si les registres tampons de ligne ne sont pas pleins; le remplissage des registres tampons de ligne soit prioritaire par rapport au remplissage du registre premier entré premier sorti si le nombre de mots en attente dans ce dernier registre est supérieur à W ou si le quota attribué au microprocesseur est épuisé et que de plus le registre premier entré premier sorti n'est pas vide ou presque vide. 8 Procédé de séquencement selon la revendication 7 caractérisé en ce que le quota d'accès attribué au microprocesseur une fois déterminé reste valable jusqu'à ce que le registre premier entré premier sorti soit plein ou qu'un quota inférieur soit requis pour garantir le chargement des registres tampons de ligne, à chaque retour ligne le quota qui est déterminé en fonction du remplissage du registre premier entré premier sorti devenant le quota effectif du microprocesseur si ce dernier registre est plein ou si ce quota est inférieur au dernier quota déterminé. 9 Procédé de séquencement selon la revendication 7 caractérisé en ce que le quota d'accès attribué au microprocesseur est, à chaque retour de ligne, déterminé pour la prochaine tranche de temps, tranche de temps qui correspond à la durée totale du balayage d'une ligne, le chargement du registre premier entré premier sorti étant alors effectué suivant une courbe de la forme y = k ( 1 a-x), o en première approximation k représente la taille d'une mémoire circulaire utilisée en tant que registre tampon de ligne et a est une fonction du nombre de colonnes de caractères et du nombre k, x étant une variable liée à la hauteur d'une cellule caractère alors que le résultat y donne le nombre de caractères dans les registres tampons de ligne à la fin de chaque balayage de ligne.