FR 2666913 A1 19920320 FR 9014733 A 19901126 CIRCUIT DE REGULATION DE COURANT DANS UNE RAM STATIQUE La présente invention se rapporte a une RAM (mémoire vive) statique Plus particulièrement, l'invention se rapporte à un circuit pour réduire la consommation de puissance par la régulation du courant dans une RAM statique comportant des cellules de mémoire qui utilisent une résistance élevée en tant qu'élément de charge. Une unité de cellule de mémoire d'une RAM statique comprend deux transistors pour le transfert de l'information, les transistors pour le chargement et le déchargement, et un élément de charge fournissant la tension d'une source de courant aux noeuds de la mémoire. En se référant à la figure 1, une cellule de RAM statique du type à résistance de charge élevée comportant ces éléments est représentée, dans laquelle les canaux des transistors de transfert 3, 4 qui sont reliés à la ligne de mot WL et aux lignes de bit BL, BL sont connectés aux noeuds de mémoire 13, 14 respectivement Les grilles et l'une des extrémités des canaux des transistors 1, 2 de chargement et de déchargement qui sont interconnectées sous la forme d'un flip-flop sont également connectées aux noeuds de mémoire 13, 14 Puisque les transistors 1, 2 constituent un circuit de bascule, la tension des noeuds de mémoire 13, 14 est constante à tout moment Entre les noeuds de mémoires 13, 14 et la borne de tension de la source de courant 11, des résistances 5, 6 qui sont utilisées en tant qu'éléments de charge sont connectées. Les résistances 5, 6 sont habituellement d'une très haute valeur de résistance. Un réseau classique de cellules, constitué par la disposition d'une pluralité de cellules de RAM statique comme celle montrée à la figure 1, est représenté à la figure 2 La consommation totale de courant lorsque la puce mémoire est à l'état d'attente dans le réseau de cellules de mémoire classique tel qu'il est représenté à la figure 2, aura une valeur obtenue en multipliant, par le nombre des cellules, le courant V Cc/R (dans lequel Vce est la tension de la source de courant et R est la valeur des résistances 5 ou 6) s'écoulant vers la borne de masse 12 à travers les résistances 5 ou 6 et le canal des transistors 1 ou 2 de la cellule de RAM statique de la figure 1. Dans ce cas, lorsque la puce fonctionne à basse température, la consommation de courant diminue puisque la résistance R est suffisamment élevée Cependant, il est naturel que la résistance diminue lorsque la température s'élève, et la consommation de courant augmente lorsque la résistance diminue Egalement dans le cas o le niveau de tension de la source de courant augmente, la consommation de courant sera accrue de la même façon que lorsque la température s'élève. Afin de résoudre un tel problème, c'est une possibilité que d'augmenter la résistance la plus élevée, mais toutefois ceci crée un problème dans le maintien de l'information des noeuds de mémoire 13, 14 Lorsque la température s'élève, une telle solution n'est pas suffisamment efficace. Par conséquent, un objet de la présente invention est de créer un circuit qui réduise la consommation de courant dans un réseau de cellules de RAM statique dans des conditions de température élevée et de tension élevée. Un autre objet de la présente invention est de créer un réseau de RAM statique qui consomme une quantité normale de courant même dans des conditions de température élevée et de tension élevée. A cet effet, la présente invention comprend une unité qui produit une première et une seconde tensions en réponse à un niveau de tension d'une source de courant en étant connectée entre la borne de tension de la source de courant et la borne de tension de la masse, et une autre unité qui reçoit les première et seconde tensions en étant connectée entre la borne de tension de la source de courant et un élément de charge et, lorsque la première tension est délivrée, fonctionne dans une zone linéaire et, lorsque la seconde tension est délivrée, fonctionne dans une zone de saturation, pour être utilisées dans une RAM statique comportant une pluralité de cellules qui utilisent des résistances élevées reliées à la tension de la source de courant en tant qu'élément de charge. Afin de réaliser l'autre objet de la présente invention, un réseau de cellules de RAM statique selon la présente invention comprend une pluralité de cellules de mémoires qui utilisent des résistances élevées connectées à la tension de la source de courant en tant qu'élément de charge, et un circuit de régulation de courant connecté entre la borne de tension de la source de courant et l'élément de charge. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels: La figure 1 est un schéma de circuit d'une cellule de RAM statique; La figure 2 est un schéma-blocs d'un réseau classique de cellules de mémoire; la figure 3 est un schéma-blocs d'un réseau de cellules de mémoire selon la présente invention; La figure 4 est un circuit de régulation de courant selon la présente invention; et, la figure 5 est une représentation graphique d'une courbe de caractéristiques courant/tension selon la présente invention. La figure 3 est un schéma-blocs pour montrer la constitution d'un réseau de cellules de mémoire selon la présente invention, dans lequel une pluralité de cellules de RAM statique 10 sont disposées en une matrice type et un circuit de régulation de courant 20 est disposé entre la borne de tension de la source de courant 11 et les cellules de mémoire 10 Le circuit de régulation de courant 20 étant connecté de manière à délivrer un courant par la régulation de la tension de la source de courant appliquée à toutes les cellules de mémoire 10, il peut réguler le courant s'écoulant dans les cellules de mémoires 10 en fonction des fluctuations de tension de la source de courant. En se référant à la figure 4, le circuit de régulation de courant 20 de la figure 3 est représenté en détail. Comme cela est montré sur le dessin le circuit de régulation de courant 20 comprend une unité de chute de tension 27, dans laquelle un certain nombre de transistors MOS (semiconducteur métal-oxyde) de type N (N-MOS) 21, 22 dont les grilles respectives et les drains connectés en commun à la borne de tension de la source de courant 11 sont connectés en série, une résistance chutrice 24 connectée entre la source du transistor N-MOS 22 situé à l'extrémité de l'unité de chute de tension 27 et la borne de tension de la masse 12, un noeud 23 est situé entre la source du transistor N-MOS 22 et la résistance chutrice 24 et est couplé à la grille d'un transistor MOS de type P (P-MOS) 25 Dans ce cas, la source et le substrat du transistor P-MOS sont connectés à la borne de tension de la source de courant 11, et un drain du transistor P- MOS 25 est connecté aux résistances 5, 6 de la figure 1 (ou à la borne de tension interne 26). Les transistors N-MOS 21, 22 de l'unité de chute de tension 27 fonctionnent comme des diodes en reliant les grilles aux drains, et les sources aux zones de mémoire de masse du substrat Puisque ces transistors N-MOS 21, 22 servent à faire chuter la tension de la source de courant, ils peuvent être constitués d'autres éléments D'une manière similaire, puisque le transistor P-MOS 25 sert à diminuer la valeur du courant s'écoulant à travers le canal en fonction de la valeur de la tension appliquée à la grille, il peut également être constitué d'autres éléments qui sont fonctionnellement appropriés à cela. La figure 5 est un graphique montrant les caractéristiques courant/tension du transistor P-MOS 25 de la figure 4 selon la présente invention Le graphique montre une relation entre la tension drain/source VDS et le courant drain/source IDS sur la courbe de tension grille/source VG Maintenant, la diminution ou la régulation du courant selon la présente invention va être décrite en se référant à la structure décrite ci-dessus et au graphique de la figure 5. Les transistors diodes N-MOS 21, 22 de l'unité de chute de tension 27 reliés à la borne de tension de la source de courant 11 fonctionnent pour faire chuter la tension de la source de courant Vcc autant que la somme des tensions de seuil VT correspondant au nombre de ceux-ci. Par conséquent, si N est le nombre des transistors N-MOS qui sont connectés en série, le potentiel du noeud 23 s'élève à Vcc N x VT d'une manière invariable. Lorsque le niveau de tension de la source de courant est inférieur à N x VT, le noeud 23 est coupé de la borne de tension de la source de courant, de sorte que le noeud 23 est connecté à la masse par l'intermédiaire de la résistance chutrice 24 et ceci fait en sorte que la tension grille/source V Gs atteint la valeur Voe (sur la courbe 51 de la figure 5) Ensuite, puisque le transistor P-MOS 25 fonctionne dans une région linéaire L 51, il rend plus élevée la valeur du courant s'écoulant (courant linéaire IDSL) à travers la borne de tension interne 26 Une personne expérimentée dans la technique peut aisément comprendre qu'un tel résultat est produit par la propriété de la tension grille/source VGS du transistor P-MOS 25 La propriété est que plus il est amené de manière linéaire à des tensions négatives, plus il permet au courant de canal de s'écouler Dans ce cas, le courant drain/source IDSL du transistor P-MOS 25 augmentera jusqu'à ce qu'il atteigne une région de saturation 551 sur la courbe 51. Au contraire, lorsque le niveau de la tension de la source de courant est plus élevé que N x VT, le potentiel du noeud 23 atteind la valeur Vcc N x VT, et la tension grille/source VGS du transistor P-MOS 25 atteint la valeur N x VT (sur la courbe 52 de la figure 5) puisque la tension à la borne de la source est Vcc Comme cette tension est suffisante pour faire fonctionner le transistor P-MOS 25 dans la région de saturation 552, il fait en sorte que presque aucun courant drain/source supplémentaire (courant de saturation IDDS) ne s'écoule. En d'autres termes, lorsque le niveau de tension de la source de courant qui vient de l'extérieur est bas, la valeur du courant qui est appliquée aux cellules de mémoire à l'intérieur est augmentée en plaçant le transistor P-MOS dans la région linéaire Et, lorsque le niveau de tension de la source de courant est élevé, la valeur d'aucun courant n'est autorisée à s'écouler en raison du fonctionnement du transistor P- MOS 25 dans la région de saturation, de sorte qu'une tension interne stable sera appliquée aux résistances 5, 6 de la figure 1. Ici, la valeur de la chute de tension produite par l'unité de chute de tension 27 et la marge de restriction du courant par le transistor P- MOS 25 peuvent être ajustées par le nombre et l'étalonage des transistors correspondants. Bien que le transistor P-MOS 25 soit utilisé pour la régulation de courant dans le mode de réalisation de la présente invention, un transistor N-MOS peut également être utilisé. D'autre part, dans le cas o la température s'élève dans un circuit intégré, c'est le plus souvent parce que le niveau de la tension de la source de courant s'élève et que la résistance ou les lignes de résistances à l'intérieur du circuit sont surchauffées La présente invention conduira à la stabilisation de la tension de fonctionnement interne nécessaire pour les cellules de mémoire lorsque la tension de la source de courant s'élève et que la température s'élève. Comme cela est décrit ci-dessus, la présente invention à pour effet de réduire la consommation de courant non nécessaire et de maintenir la tension de fonctionnement interne sur une base stabilisée même dans le cas ou la tension de la source de courant externe et la température s'élèvent dans un réseau de cellules de RAM statique. La description précédente montre seulement un mode de réalisation préféré de la présente invention Différentes variantes sont évidentes pour les personnes expérimentées dans la technique sans quitter le champ de la présente invention qui est seulement limité par les revendications annexées Par conséquent, le mode de réalisation montré et décrit est seulement illustratif et non restrictif. REVENDICATIONS 1 Circuit de régulation de courant pour utilisation dans une RAM statique comportant une pluralité de cellules ( 10) qui utilise des résistances élevées connectées à la tension de la source de courant en tant qu'élément de charge, caractérisé en ce qu'il comprend: des premiers moyens ( 27) connectés en série entre ladite borne de tension de la source de courant ( 11) et une borne de masse ( 12), pour produire une première et une seconde tensions en réponse à un niveau de tension de la source de courant; et des seconds moyens connectés entre ladite borne de tension de courant ( 11) et l'élément de charge, pour recevoir ladite première ou seconde tension, ce par quoi les dits seconds moyens fonctionnent dans une région linéaire (L 51) lorsque ladite première tension est délivrée et les dits seconds moyens fonctionnent dans une région de saturation ( 551) lorsque ladite seconde tension est délivrée. 2 Circuit de régulation de courant selon la revendication 1, caractérisé en ce que les dits seconds moyens sont un transistor P-MOS ( 25) ou un transistor N-MOS. 3 Circuit de régulation de courant selon la revendication 1, caractérisé en ce que ladite première tension est identique à une tension donnée lorsque le niveau de ladite tension de la source de courant est inférieur à une valeur prédéterminée et ladite seconde tension est identique à une tension donnée lorsque le niveau de ladite tension de la source de courant est plus élevé que ladite valeur prédéterminée. 4 Réseau de cellules de RAM statique, caractérisé en ce qu'il comprend: une pluralité de cellules de mémoire ( 10) comportant un élément de charge de résistance élevée reliées à la tension de la source de courant; et un circuit couplé entre ladite tension de la source de courant et l'élément de charge, pour réguler le courant s'écoulant à travers ledit élément de charge. Réseau de cellules de RAM statique selon la revendication 4, caractérisé en ce que ledit circuit de régulation de courant comprend: des moyens de chute de tension ( 27) et une résistance chutrice ( 24) connectée en série entre ladite tension de la source de courant et la tension de la masse; un noeud ( 23) connecté entre les dits moyens de chute de tension ( 27) et la résistance chutrice ( 24); et un transistor P-MOS ( 25) dont la grille est-connectée au dit noeud ( 23) et dont le canal est connecté entre ledit élément de charge et la tension de la source de courant. 6 Réseau de cellules de RAM statique selon la revendication 5, caractérisé en ce que ledit noeud ( 23) produit une première tension lorsque le niveau de ladite tension de source de courant est inférieur à une valeur prédéterminée et produit une seconde tension lorsque le niveau de ladite tension de la source de courant est plus élevé que ladite valeur prédéterminée. 7 Réseau de cellule de RAM statique selon la revendication 5, caractérisé en ce que ledit transistor P-MOS ( 25) fonctionne dans une région linéaire lorsqu'une tension du dit noeud ( 23) a la valeur de la première tension et fonctionne dans une région de saturation lorsque la tension du dit noeud ( 23) a la valeur de la seconde tension.