FR 2662303 A1 19911122 FR 9006408 A 19900517 TRANSISTOR MNS À TENSION DE SEUIL ÉLEVEE La présente invention cocerne la réalisation dans un circuit intégré d'un transistor M O S à tension de seuil élevée. Dans un circuit intégré de type M O S, on forme de très nombreux transistors MDS logiques qui ont courammnent des tensions de seuil de l'ordre de quelques volts Il peut être utile dans un tel circuit de disposer de transistors MDS à tension de seuil nettement plus élevée, de l'ordre de quelques dizaines de volts, par exemple pour servir de diodes de protection d'entrée. Pour réaliser des transistors MOS à tension de seuil élevée, on a utilisé dans l'art antérieur des structures telles que oelle illustrée schématiquement en figure 1 Cette figure représente un transistor MDS comprenant, dans un substrat semi- conducteur 1 de type P-, une région de source 2 et une région de drain 3 de type N+ La grille 4 est forméne sur une zone d'oxyde épais, ou zone d'oxyde de champ, 5 correspcndant aux zones d'oxyde normalement prévues pour séparer les uns des autres des transistors M O S d'un circuit intégré On a également illustré une métallisation de source 6 et une métallisation de drain 7 Des régions d'arrêt de canal 8 de type P sont formées sous les régions d'oxyde épais externes au transistor à tension de seuil élevée ainsi qu'une région surdopèe 9, oorrespnxdant à ces régions d'arrêt de canal, sous l'oxyde épais de grille 4. Pour former un dispositif de protection, ce transistor MDS est cxnnecté en diode, c'est-à-dire que le drain 3 et la grille 4 sont interconnetés, de mnme que la source et le substrat. A priori, un transistor ayant la structure illustrée en figure 1 présente une tension de seuil élevée en raison de sa forte épaisseur de grille et de l'enrichissement de la région de canal Cette tension de seuil peut, dans oertaies technologies, être de l'ordre de 30 à 50 volts Néanmoins, en pratique, oe transistor, connecté en diodes, présentera une tension de seuil beaucoup plus fahible car c'est la jncxtion NP (ou P-N) entre le drain ou la souroe et le substrat qui claquera en premier, par exemple à une tension de l'ordre de 10 à 15 volts, si le substrat P présente un niveau de dopage de l'ordre de 1015 atcmes/am 3 et les régions de drain et de souroe un niveau de dopage de l'ordre de 1020 at /cma 3. Ainsi, si l'on veut fabriquer en association avec un circuit intégré oanprenant des transistors MOS complémentaires un transistor M O S à tension de seuil élevée, on est amerné ou bien à réaliser des zones de niveau de dopage particulier, distinctes des zones utilisées ailleurs dans le circuit intégré, ce qui implique des étapes technologiques supplémentaires par rapport aux étapes normales de fabrication du circuit intégré, ou bien à réaliser un dispositif externe au circuit intégré Ces deux solutions sont coûteuses. Un objet de la présente invention est de prévoir un transistor MDS à tension de seuil élevée, oe transistor M 05 pouvant être fabriqué dans un circuit intégré à transistors MDS comnplémentaires (CMOS) sans roessiter d'étapes technologiques supplémentaires par rapport aux étapes de fabrication normales du circuit intégré Cl OS. Pour atteindre oet objet, la présente invention prévoit un transistor MS à tension de seuil élevée oomprenant, dans un substrat semiccnducteur d'un premier type de conductivité, des régions superficielles de drain et de source du deuxième type de cxxductivité à haut niveau de dopage séparées par une zone d'oxyde épais sous laquelle est formée, dans le substrat, une région surdopée du praemier type de conductivité, chacune des régions de drain et de souroe étant insérée dans un caisson du deuxième type de conductivité à faible niveau de dopage formé dans le substrat. Selon un mode de réalisation de la présente invention, la partie supérieure de chacun des caissons comprend, sous la zone d'oxyde épais, entre chacune des régions de drain et de source et la région surdopée, une région du deuxième type de conductivité à niveau de dopage moyen. Un transistor selon la présente invention fait de préférence partie d'un circuit intégré comprenant des transistors MOS à canal du deuxième type de conductivité et des transistors MOS à canal du premier type de conductivité formés dans des caissons ménagés dans le substrat En oe cas, les régions de drain et de source du transistor à tension de seuil élevée correspxondent aux régions de drain et de source des transistors à canal du deuxième type de conductivité; les caissons de drain et de souroe du transistor à tension de seuil élevée correspondent aux caissons des transistors MDS à canal du premier type de conductivité; la région surdopée du premier type de conductivité correspcnd à des régions d'arrêt de canal des transistors à canal du deuxième type de conductivité; et les régions du deuxième type de conductivité à niveau de dopage moyen correspondent à des dopages d'arrêt de canal des transistors complémentaires. L'avantage d'une telle structure est que toutes les implantations, diffusions et oxydations rnécessaires à la fabrica- tion du transistor MDS à tension de seuil élevée selon l'inven- tion sont des opérations qui sont de toute manière effectuées lors de la fabrication d'un circuit CMOS forma sur le même subs- tra que le transistor selon l'invention. Ces objets, caractéristiques et avantages ainsi que d'autres de la présenite irnvention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: la figure 1, décrite précéd ent, illustre un transis- tor MàS à tension de seuil élevée selon l'art antérieur; et la figure 2 représente, en coupe schématique, des portions de circuit intégré dont la partie gauche correspond à un transistor M O S à tension de seuil élevée selon la présente invention. Dans oes figures, on notera que, cffïe oela est usuel dans le domanaine de la représentation des circuits intégrés, les dimensions horizontales et verticales des diverses couches ont été arbitairarment contractées ou dilatées pour faciliter la lisibilité des figures sans en augmenter excessivement l'encm- brement. La figure 2 représente des composants d'un circuit intégré parmi lesquels on a représenté, à droite, un transistor MS à canal N classique 10, au oentre, un transistor comxplémen- taire à canal P classique 20 et, à gauche, un transistor MDS à tension de seuil élevée 30 selon la présente invention. Tous oes transistors sont formes dans un substrat de silicium 1 de type P à faible niveau de dopage, marqué P-, dont le niveau de dopage est par exemple de l'ordre de 1015 at /cma 3. Le transistor MSà canal N 10 comprend, dans oe subs- trat P, des régions N+ de drain et de souroe 11 et 12 séparées par une région de substrat au-dessus de laquelle est formé un oxyde minoe de grille 13 et un conducteur de grille 14 Le transistor 10 est séparé de ses voisins par une région d'oxyde épais 15 sous laquelle est couramment formée une région d'arrêt de canal de type opposé aux régions de drain et de souroe, ici une région 17 de type P A titre d'exemple, le niveau de dopage de la région 17 est de l'ordre de 1017 at /cm 3 alors que les régions N+ 11 et 12 de drain et de souroe présentent un niveau de dopage de l'ordre de 1020 at /cm 3. Le transistor complmentaire 20 à canal P est fornm dans un caisson N 18, lui-mêmne formé dans le substrat 1 Ce caisson N présente par exemple un niveau de dopage de l'ordre de 5.1015 at /cm 3 Il omaprend des régions de drain et de source 21 et 22 de type P+, un oxyde mince d'isolement de grille 23 et un cxhxo uteur de grille 24 Des transistors adjacents sont séparés par une région d'oxyde épais 25 sous laquelle se trouve une cou- che d'arrêt de canal 29, de même type de coductivité (N) que le caisson et de type opposé aux régions de drain et de source 21 et 22 Dans un mode de réalisation classique, le caisson N 17 aura un niveau de dopage de l'ordre de 5 1015 at /cm 3, les régions d'arrêt de canal un niveau de dopage de l'ordre de 1017 at /cm 3 et les régions de drain et de source 21 et 22 un niveau de dopage de l'ordre de 1020 at /cm 3. Le transistor 30 selon la présente invention, représen- té à gauche de la figure 2 comprend des régions de drain et de source 31 et 32 séparées par une région de canal surmontée d'un oxyde épais 33 reoeuvert d'un conducteur de grille 34 L'oxyde épais 34 correspond à l'oxyde épais 35 d'isolement entre ce tran- sistor et ses voisins Dans la région de canal, est formée une région surdokpée de type P 37 Ainsi, comoe le transistor illustré en figure 1, ce transistor MDS aura une tension de seuil élevée du fait que son isolant de grille est épais et que sa région de canal est enrichie En outre, la présente invention prévoit de placer chacune des régions de drain et de source 31 et 32 dans un petit caisson 38 de type N faiblement dopé (N-) entourant ccmplè- tement les régions surdopées de drain et de souroe 31 et 32. Ainsi, on évite la création de diodes N+P susceptibles de présenter une tension de claquage en inverse plus faible que la tension de seuil du transistor Si l'on veut aussi éviter le risque de claquage de la jcction N+P entre la région de drain/ source 31, 32 et la région enrichie de canal 37, on forme à la surface du caisson 38 des régions 39 à niveau de dopage intermé- diaire Ainsi, dans la structure illustrée dans le transistor 30, on ne trouve plus aucune transition entre zones de types de o Enductivité opposés à très fort gradient de dopage. Le transistor 30 selon l'invention peut être fabriqué sans impliquer aucune étape technologique supplémentaire par rapport à la fabrication des transistors MS complémentaires 10 et 20 En effet, les régions de drain et de souroe 31 et 32 du transistor 30 correspcxxoent aux régions de drain et de source 11 et 12 du transistor 10; les caissons N 38 oorrespxnent au caisson N 18 du transistor 20; la zone d'enrichissement de canal 37 correspond à la zone d'arrêt de canal 17 du transistor ; et la zone de type N à niveau de dopage interédiaire 39 oorrespnxd à la zone d'arrêt de canal 29 du transistor 20 Des exemples de niveaux de dopage de ces diverses régions ont été indiqués précédemanment. Bien qu'un mode de réalisation particulier de la présente invention ait été décrit, l'hcomme de l'art pourra, sans sortir du domaine de l'invention, y apporter divers perfection- nements et modifications qui lui apparaîtront naturellement Par exemple, tous les types de conductivité pourront être inter- changés. D'autre part, le conducteur de grille pourra corres- pondre à l'un des niveaux de silicium polycristallin ou de métal- lisation prévus dans la technologie de fabrication du circuit intégré Il en résultera généralement des tensions de seuil différentes puisque l'épaisseur de la couche d'oxyde épais 33 sera différente dans ces différents cas. REVENDICATIONS 1 Transistor MDS à tension de seuil élevée comprenant, dans un substrat semicondicteur ( 1) d'un premier type de conduc- tivité, des régions superficielles de drain et de source ( 31, 32) du deuxième type de conductivité à haut niveau de dopage séparées par une zone d'oxyde épais ( 33) sous laquelle est formée, dans le substrat, une région surdopée ( 37) du premier type de c Onducti- vité, caractérisé en ce que chacune des régions de drain et de source est insérée dans un caisson ( 38) du deuxième type de conductivité à faible niveau de dopage formé dans ledit substrat. 2 Transistor selon la revendication 1, caractérisé en ce que la partie supérieure de chacun des caissons comprend, sous la zcone d'oxyde épais, entre chacune des régions de drain et de souroe et la région surdopee, une région ( 39) du deuxième type de conductivité à niveau de dopage moyen. 3 Transistor selon la revendication 2, faisant partie d'un circuit intégré comprenant des transistors MS ( 10) à canal du deuxième type de co Exnductivité et des transistors Ma S ( 20) à canal du premier type de conductivité formes dans des caissons mrénagés dans le substrat, caractérisé en ce que: les régions de drain et de source du transistor à tension de seuil élevée correspxonent aux régions de drain et de souroe des transistors à canal du deuxième type de conductivité; les caissons de drain et de saource ( 38) du transistor à tension de seuil élevée correspxent aux caissons des transis- tors MOS à canal du premier type de oenductivité; la région surdopée du premier type de co Exnductivité ( 37) correspond à des régions d'arrêt de canal ( 17) des transistors à canal du deuxième type de conductivité; et les régions du deuxième type de conductivité à niveau de dopage moyen ( 39) correspoxdent à des dopages d'arrêt de canal ( 29) des transistors complémentaires.