FR 2665542 A1 19920207 FR 9110020 A 19910806 I La présente invention concerne un procédé de mise en oeuvre d'une mémoire tampon permettant de produire un schéma de déclenchement, ainsi qu'un appareil de mémorisation tampon associé. La mémoire tampon est une mémoire vive possédant des emplacements de mémorisation qui donnent une représentation des éléments d'image, ou pixels, affichables, d'un dispositif de formation d'image Par exemple, la mémoire tampon peut être utilisée pour emmagasiner l'image virtuelle d'un affichage qui doit être réalisé sur le dispositif d'affichage à tube à rayons catho- diques (CRT) d'un oscilloscope à balayage de télévision Dans ce cas, les pixels du dispositif de formation d'image sont adressés suivant un schéma de balayage du type télévision et le contenu de la mémoire tampon est utilisé pour déterminer l'intensité avec laquelle chaque pixel du dispositif d'affichage est illuminé. On utilise classiquement un oscilloscope pour visualiser une forme d'onde représentative d'une variation d'une première variable en fonction d'une deuxième variable Dans la description suivante, il sera commode de supposer de temps à autre que la première variable est l'amplitude d'une quantité mesurée et la deuxième variable le temps, de sorte que la forme d'onde représente l'amplitude de la quantité mesurée en fonction du temps, mais on comprendra que la deuxième variable n'est pas nécessairement le temps, ni même reliée au temps Dans un oscilloscope à balayage de télévision d'un type connu, est effectuée la saisie de données de forme d'onde composées par un courant de paires de mots de données associés Un mot de chaque paire représente la valeur d'une première variable, et l'autre mot de la paire représente la valeur d'une deuxième variable Typiquement, la première variable est l'amplitude d'un échantillon d'un signal existant en un point de mesure, et la deuxième variable est l'instant o l'échantillon a été prélevé L'intervalle des valeurs de la première variable est transformé de façon qu'il soit identique à l'intervalle de l'espace d'adresses du dispositif d'affichage de l'oscilloscope suivant l'axe de déviation vertical, et l'intervalle des valeurs de la deuxième variable est transformé de façon à être identique à l'intervalle de l'espace d'adresses du dispositif d'affichage suivant l'axe de déviation horizontal Chaque paire de mots de données associés des données de forme d'onde définit donc un empla- cement distinct dans l'espace d'adresses du dispositif d'affichage. Pour chaque semblable paire, le contenu de l'emplacement de mémori- sation correspondant de la mémoire tampon est lu, est incrémenté et est réécrit au même emplacement de mémorisation L'affichage du contenu de la mémoire tampon illustre graphiquement la fonction qui relie la première variable à la deuxième variable, et les inten- sités relatives des pixels représentent les fréquences relatives d'apparition des divers évènements définis par les paires de mots numériques associés. Le brevet des Etats-Unis d'Amérique n 4 510 571 (Dagostino et al) décrit un oscilloscope numérique à vecteurs possédant une mémoire de forme d'onde de saisie dans laquelle des valeurs échantillons sont chargées de manière linéaire et une mémoire de forme d'onde de référence dans laquelle des valeurs échantillons représentant une forme d'onde de référence sont emma- gasinées L'enregistrement de la forme d'onde qui est emmagasiné dans la mémoire de forme d'onde de saisie est comparé avec l'enre- gistrement de la forme d'onde qui est emmagasiné dans la mémoire de forme d'onde de référence, et, lorsqu'un écart par rapport à la forme d'onde de référence, qui va au-delà d'une limite de tolérance prédéterminée, est détecté dans la forme d'onde qui vient d'être saisie, un enregistrement de la nouvelle forme d'onde est emma- gasiné dans une mémoire de forme d'onde transformée. On sait comment tester des données de forme d'onde repré- sentant une amplitude de signal en fonction du temps pour déter- miner si l'amplitude de signal tombe ou non à l'intérieur d'une enveloppe par emmagasinage de paires de valeurs minimale et maximale associées respectivement aux instants d'échantillonnage. Lorsqu'une nouvelle valeur échantillon est saisie, elle est comparée avec les valeurs maximale et minimale relatives à l'instant d'échantillonnage Typiquement, si La nouvelle valeur échantillon ne se trouve pas entre les valeurs minimale et maximale, une opération de déclenchement est produite pour commencer de faire cesser la saisie du signal. Ce type de test effectué à l'aide d'une enveloppe présente un inconvénient, du fait qu'il est limité à l'existence d'une seule paire de valeurs minimale et maximale pour chaque instant d'échantillonnage et qu'il ne peut donc être appliqué qu'à des formes d'onde à une seule valeur. Il est nécessaire d'effectuer des opérations d'accès en mémoire pour lire les valeurs minimale et maximale et effectuer la comparaison. On réalise une généralisation du test d'enveloppe en définissant des polygones dans un espace d'affichage et en conver- tissant chaque polygone en une enveloppe de paires minimum-maximum. Lors du traitement de chaque valeur échantillon, celle-ci est comparée à une base de données d'enveloppe Si le point de donnée se trouve à l'intérieur de l'extension X d'une enveloppe, et qu'il se trouve entre les valeurs minimale et maximale de Y pour ce point X de l'enveloppe, une opération de déclenchement est produite Cette forme de test d'enveloppe demande l'exécution de plusieurs étapes pour qu'il puisse être déterminé si un unique point de donnée justifie un déclenchement. Selon un premier aspect de la présente invention, il est produit un procédé de mise en oeuvre d'une mémoire tampon compre- nant un réseau d'emplacements de mémorisation définis par un mot d'adresse de N bits et un mot d'adresse de m bits, chaque emplace- ment de mémorisation étant en mesure d'emmagasiner une valeur numérique constituée d'au moins deux bits, le procédé comprenant les opérations qui consistent à charger chacun des emplacements de mémorisation sélectionnés de la mémoire tampon à l'aide d'un code de déclenchement, à recevoir un premier mot de données de N bits et un deuxième mot de données de m bits, à lire dans la mémoire tampon la valeur numérique emmagasinée à l'emplacement de mémorisa- tion dont l'adresse est définie par les premier et deuxième mots de données, et, si la valeur numérique lue au cours de l'opération précédente présente une relation prédéterminée avec ledit code de déclenchement, à produire un signal de réponse prédéterminé. Selon un deuxième aspect de l'invention, il est produit un procédé de mise en oeuvre d'une mémoire tampon comprenant une multiplicité d'emplacements de mémorisation se trouvant dans un espace d'adresses qui possède une première dimension et une deuxième dimension, chaque emplacement de mémorisation étant susceptible d'emmagasiner une valeur numérique constituée d'au moins deux bits, le procédé comprenant les opérations suivantes: (a) charger chacun des emplacements de mémorisation se trouvant à l'intérieur d'une aire sélectionnée de l'espace d'adresses à l'aide d'un code de déclenchement, (b) saisir une succession de paires de mots de données cons- tituées chacune d'un premier mot de données et d'un deuxième mot de données, l'intervalle du premier mot de données étant égal à au moins l'intervalle de la première dimension de l'espace d'adresses, et l'intervalle du deuxième mot de données étant égal à au moins l'intervalle de la deuxième dimension de l'espace d'adresses, (c) pour chaque paire de mots de données, (i) lire dans la mémoire tampon la valeur numérique emma- gasinée à l'emplacement de mémorisation dont l'adresse selon la première dimension de l'espace d'adresses est définie par un mot d'adresse associé d'une manière prédéterminée au premier mot de données et dont l'adresse selon la deuxième dimension de l'espace d'adresses est définie par un mot d'adresse associé de manière prédéterminée au deuxième mot de données, (ii) comparer ladite valeur numérique avec ledit code de déclenchement, (iii) si ladite valeur numérique présente une relation prédéterminée avec ledit code de déclenchement, produire un signal de réponse prédéterminé, et (iv) sinon, incrémenter ladite valeur numérique d'une quantité prédéterminée et écrire la valeur numérique incrémentée à l'emplacement de mémorisation qui a été lu lors de l'opération (c) (i), (d) produire ensuite des paires de premier et deuxième mots d'adresse, et (e) pour chaque paire de mots d'adresse, (i) lire dans la mémoire tampon la valeur numérique emma- gasinée à l'emplacement de mémorisation défini par les premier et deuxième mots d'adresse, (ii) si ladite valeur numérique présente une relation prédéterminée avec ledit code de déclenchement, réécrire, sans changement, la valeur numérique à l'emplacement de mémorisation lu lors de L'opération (e) (i), et (iii) sinon, décrémenter la valeur numérique d'une quantité sélectionnée et réécrire la valeur numérique décrémentée à l'emplacement de mémorisation lu au cours de l'opération (e) (i). Selon un troisième aspect de l'invention, un appareil de mémorisation tampon comprend une multiplicité d'emplacements de mémorisation occupant un espace d'adresses bidimensionnel et susceptibles, chacun, d'emmagasiner une valeur numérique constituée d'au moins deux bits, un moyen servant à définir une aire de l'espace d'adresses et à charger chacun des emplacements de mémori- sation se trouvant à l'intérieur de l'aire définie à l'aide d'un code de déclenchement, un moyen d'entrée servant à revevoir une succession de paires de mots de données constituées chacune d'un premier mot de données et d'un deuxième mot de données, un moyen qui répond à une paire de mots de données reçus par le moyen d'entrée en lisant dans la mémoire tampon la valeur numérique emmagasinée à l'emplacement de mémorisation dont l'adresse est définie par un premier mot d'adresse associé d'une manière prédé- terminée au premier mot de données et un deuxième mot d'adresse associé d'une manière prédéterminée au deuxième mot de données, en comparant la valeur numérique lue dans la mémoire tampon avec ledit code de déclenchement, et en produisant un signal de réponse prédéterminé si ladite valeur numérique présente une relation prédéterminée avec ledit code de déclenchement. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur la figure unique annexée, représentant un oscilloscope numérique à balayage de télé- vision qui constitue un mode de réalisation de l'invention et dans lequel, pour ne pas surcharger le dessin, les composants qui ne sont pas utiles à la compréhension de l'invention n'ont pas été illustrés. L'oscilloscope 2 représenté comprend un dispositif d'affichage à tube à rayons cathodiques (CRT) 4 possédant un écran d'affichage 6 et un circuit de déviation 8 L'oscilloscope 2 fonc- tionne sous commande d'un processeur 18, qui fait exécuter à l'oscilloscope diverses opérations Le processeur 18 communique avec d'autres composants de l'oscilloscope via un bus système 22. L'utilisateur de l'oscilloscope peut fixer divers réglages de l'oscilloscope grâce à une interface d'utilisateur 20 L'oscillos- cope 2 comprend également un dispositif de commande vidéo 14 qui fonctionne sous commande d'un signal d'horloge de pixels PC produit par un générateur 16 de signaux d'horloge de pixels et qui produit des impulsions de synchronisation horizontale H et verticale V Le dispositif de commande vidéo 14 produit également un signal de fin d'image complète FE en synchronisme avec l'impulsion de synchro- nisation verticale V. Les impulsions de synchronisation sont appliquées au circuit de déviation 8, lequel produit des signaux de déviation horizontale et de déviation verticale provoquant la déviation du faisceau électronique du CRT sur l'écran du CRT suivant une confi- guration matricielle horizontale composée de 512 lignes Au cours de chaque ligne horizontale, 512 impulsions d'horloge de pixels sont produites De cette manière, l'écran d'affichage est divisé en 262 144 pixels affichables. L'oscilloscope 2 comprend également une mémoire tampon à double accès 36 possédant 262 144 emplacements de mémorisation adressables La mémoire 36 est constituée de quatre segments 360, 361, 362 et 363 qui sont chacun organisés sous la forme de 512 rangées contenant 128 emplacements, et chaque emplacement de mémorisation est susceptible d'emmagasiner une valeur numérique de 4 bits La mémoire 36 possède un port d'accès parallèle connecté à un bus de données 44 et un port d'accès série connecté à un conver- tisseur numérique-analogique vidéo (V-DAC) 42. Au début de chaque retour de balayage de ligne horizontal, le dispositif de commande vidéo 14 fait commencer un cycle de régénération d'affichage Au cours de ce cycle, le dispo- sitif de commande vidéo applique un signal HOLD (maintien) à un générateur d'adresses de mémorisation 60 et à un dispositif d'arbi- trage 64 de bus d'adresses Le dispositif d'arbitrage 64 commande l'état d'un multiplexeur de bus d'adresses 66, qui possède un état dans lequel il sélectionne le dispositif de commande vidéo 14 et un autre état dans lequel il sélectionne le générateur d'adresses de mémorisation 60 Le générateur d'adresses de mémorisation 60 accuse réception du signal HOLD en délivrant un signal HOLDACK (accusé de réception du signal HOLD) au dispositif d'arbitrage de bus 64 Le dispositif d'arbitrage 64 répond aux signaux HOLD et HOLDACK en plaçant le multiplexeur 66 dans un état dans lequel il sélectionne le dispositif de commande vidéo 14 Le dispositif de commande vidéo 14 place sur le bus d'adresses 24 une adresse de rangée de 8 bits, correspondant à la prochaine ligne de balayage devant être affichée De cette manière, une rangée d'emplacements de mémori- sation de chaque segment de la mémoire 36 est sélectionnée Le contenu des 128 emplacements de mémorisation de la rangée sélec- tionnée de chaque segment est transféré à un registre à décalage interne du segment de mémoire Les segments de mémoire 360, 361, 362 et 363 sont sélectionnés suivant une séquence de répétition en réponse à des impulsions d'horloge de pixels sucessives produites pendant l'intervalle actif de la ligne de balayage horizontale, et, lorsque chaque segment est sélectionné, le contenu de son registre à décalage interne se décale via le port d'accès série Ainsi, les valeurs décalées via le port d'accès série se trouvent suivant la séquence 360, 361, 362, 363, 360, 361, etc, et sont synchronisées avec la déviation du faisceau électronique sous commande des signaux de déviation produits par le circuit de déviation 8 La séquence de valeurs numériques lues dans la mémoire 36 est convertie en un signal d'intensité analogique par le convertisseur V-DAC 42 Le signal d'intensité sert à commander les intensités avec lesquelles les pixels se trouvant sur une ligne de l'image matricielle sont illuminés Ainsi, les emplacements de mémorisation adressables de la mémoire tampon 36 constituent une représentation, sur une base univoque, des pixels affichables appartenant à l'écran CRT 6 et sont balayés en synchronisme avec le balayage de l'écran d'affichage 6 par le faisceau électronique du dispositif d'affi- chage 4 L'intensité avec laquelle un pixel donné est illuminé lors du cycle de régénération d'affichage dépend de La valeur numérique emmagasinée dans l'emplacement de mémorisation correspondant. Puisque Les valeurs numériques emmagasinées dans La mémoire tampon 36 possèdent chacune 4 bits, le dispositif d'affichage 4 est en mesure d'afficher 16 niveaux d'intensité (le niveau d'extinction et 15 niveaux de gris). L'oscilloscope comprend un circuit de saisie 54 qui produit des données de forme d'onde, comprenant des paires de mots numériques Un mot de chaque paire représente la valeur d'un premier paramètre et l'autre mot de la paire représente la valeur d'un deuxième paramètre Les paires de données de forme d'onde sont appliquées au générateur d'adresses de mémorisation 60 En réponse à chaque paire de données de forme d'onde, et à des signaux d'échelle et de décalage reçus en provenance de l'interface d'utilisateur 20, le générateur d'adresses de mémorisation 60 produit un mot d'adresse Y de 9 bits et un mot d'adresse X de 9 bits Si le dispositif de commande vidéo 14 demande l'accès au bus 24, Le générateur d'adresses de mémorisation 60 emmagasine temporairement les mots d'adresse X et Y Lorsque le dispositif de commande vidéo 14 ne demande pas accès au bus 24, par exemple pendant l'intervalle de retour de balayage horizontal, le dispo- sitif d'arbitrage 64 place le multiplexeur 66 dans l'état o il sélectionne le générateur d'adresses de mémorisation 60, et le générateur d'adresse de mémorisation 60 fournit le mot d'adresse Y et les 7 bits d'ordre supérieur du mot d'adresse X au bus d'adresses multiplexé 24 formant un vecteur d'adresse de mémorisa- tion de 16 bits Le bus d'adresses 24 présente une largeur de 8 bits et, par conséquent, le vecteur d'adresse de mémorisation est fourni en deux mots de 8 bits chacun, un mot étant constitué par les 8 bits supérieurs de l'adresse Y et l'autre par l'adresse X et le bit le moins significatif (LSB) de l'adresse Y Le généra- teur d'adresses de mémorisation 60 applique les deux LSB du mot d'adresse X à un décodeur 62, produisant un signal de sortie qui sélectionne l'un des quatre segments de mémoire. Avant d'effectuer la saisie d'un signal, l'utilisateur définit une région de déclenchement dans l'espace d'adresses du dispositif d'affichage 4 La région de déclenchement peut être constituée par une ou plusieurs figures fermées, auquel cas on peut définir La région de déclenchement en utilisant l'interface d'utilisateur pour déplacer le curseur de l'oscilloscope autour de la frontière de chaque figure fermée Le processeur 18, agissant via les bus 22 et 44, charge un code de déclenchement dans les emplacements de mémorisation correspondant aux pixels touchés par le curseur lors de la définition de la frontière Pour chaque valeur de Y de l'espace d'adresses du dispositif d'affichage o deux pixels ont été touchés par le curseur, Le processeur 18 charge également le code de déclenchement dans tous les emplace- ments de mémorisation correspondant aux pixels se trouvant entre deux pixels touchés La région de déclenchement peut aussi bien être une région située à l'extérieur d'une figure fermée, auquel cas on peut identifier, par le moyen ci-dessus décrit, les emplace- ments correspondant aux pixels qui sont à l'intérieur de la frontière de la figure fermée, puis charger Le code de déclenche- ment dans tous les emplacements de mémorisation correspondant aux pixels autres que ceux situés à l'intérieur de la frontière Le processeur 18 charge également le code de déclenchement dans un registre 84 On comprendra que, puisque la mémoire 36 est faite de quatre segments, la région de déclenchement de l'espace d'adresses d'affichage correspond généralement à quatre régions de déclenche- ment dans les espaces d'adresses des segments de mémorisation respectifs. Pendant un saisie de signal, la mémoire tampon 36 fonc- tionne dans un mode de lecture, de modification, d'écriture Les valeurs numériques emmagasinées aux quatre emplacements de mémori- sation, idenfiées par un vecteur d'adresse de mémorisation appliqué au bus 24 par le générateur d'adresses de mémorisation 60, sont lues dans la mémoire tampon et sont placées sur le bus de données 44 Le dispositif 70 de manipulation de pixels lit les valeurs fournies par le bus de données et les charge dans un circuit de verrouillage 72 Le circuit de verrouillage 72 applique les valeurs numériques lues à l'aide du bus 44 aux lignes d'adresse d'une mémoire vive (RAM) de recherche 74 dont les lignes de données sont connectées à une entrée d'un multiplexeur 78 La RAM de recherche 74 renvoie quatre valeurs de sortie, qui sont respective- ment associées aux quatre valeurs d'entrée par une table de recherche emmagasinée dans la RAM 74, et ces valeurs modifiées sont placées sur le bus de données par le multiplexeur 78 Sur la base des deux bits les moins significatifs (LSB) du mot d'adresse X produit par le générateur d'adresses de mémorisation 60, le décodeur 62 applique un signal de validation d'écriture à l'un des quatre segments de la mémoire 36, et celle des quatre valeurs modifiées qui est appropriée est réécrite dans le segment approprié de la mémoire tampon 36 Le contenu des emplacements de mémorisa- tion correspondant des trois autres segments de la mémoire 36 reste inchangé. Pendant la saisie, les valeurs lues dans la mémoire tampon 36 sont également appliquées à un comparateur 82, qui compare chaque valeur avec le code de déclenchement emmagasiné dans le registre 84 Si l'une des valeurs lues dans la mémoire tampon 36 est égale au code de déclenchement, le signal de sortie correspon- dant du comparateur devient égal à un niveau logique 1, sinon il possède le niveau logique O Les sorties d'égalité" du comparateur 82 sont connectées à un multiplexeur 86, qui reçoit sur son entrée de commande les deux LSB du mot d'adresse X produit par le généra- teur d'adresses de mémorisation 60 et sélectionne l'entrée qui représente le résultat de la comparaison du code de déclenchement avec le contenu de l'emplacement de mémorisation qui est en train d'être remis à jour Ainsi, si l'emplacement de mémorisation qui est en train d'être remis à jour correspond à un pixel situé à l'intérieur de la région de déclenchement, le multiplexeur 86 produit sur sa sortie un niveau logique 1 et, sinon, il produit sur sa sortie un niveau logique O Le signal de sortie du multiplexeur 86 est appliqué au processeur 18, lequel peut répondre à un niveau logique 1 reçu de la part du multiplexeur 86 en délivrant un signal de déclenchement au circuit de saisie 54 afin de faire commencer la cessation de la saisie. La table de recherche emmagasinée dans la RAM 74 est chargée par le processeur principal 18 dans la RAM de recherche. Afin d'empêcher la délivrance de signaux de déclenchement faux, la table de recherche est telle qu'aucun emplacement qui contient le code de déclenchement ne sera changé Par exemple, si le code de déclenchement est le nombre décimal 2, la table de recherche peut être telle que la RAM 74 renvoie les valeurs indiquées dans la colonne droite du tableau I en réponse aux valeurs d'entrée indiquées dans la colonne gauche du tableau I. TABLEAU I Adresse Données 0 1 1 3 2 2 3 4 4 5 14 15 15 15 Le dispositif 70 de manipulation de pixels comprend également un dispositif de décrémentation 80, qui valide l'oscil- loscope 2 pour l'opération d'émulation du mode de fonctionnement en persistance d'un oscilloscope analogique Lors de l'émulation du mode de persistance, l'oscilloscope 2 exécute de temps à autre un cycle d'amortissement en réponse à un signal produit par le dispo- sitif 96 de déclenchement de cycle d'amortissement Au cours d'une opération d'amortissement, le générateur d'adresses de mémorisation 60 produit de façon interne un vecteur d'adresse de mémorisation et les contenus des quatre emplacements de mémorisation identifiés par ce vecteur d'adresse de mémorisation sont appliqués via Le circuit de verrouil Lage 72 au dispositif de décrémentation Dans Le cas du mode de réalisation représenté de l'invention, Le dispo- sitif de décrémentation comprend une deuxième RAM de recherche 80, dont Les Lignes de données sont connectées à La deuxième entrée du multiplexeur 78 La RAM de recherche 80 renvoie quatre va Leurs de sortie, respectivement associées aux valeurs d'entrée par la table de recherche emmagasinée dans La RAM 80, et ces valeurs modifiées sont placées sur Le bus de données par le muliplexeur 78 et sont réécrites aux emplacements de mémorisation appropriés de la mémoire 36 Après chaque cycle de lecture, de modification et d'écriture, le générateur d'adresses de mémorisation 60 produit un nouveau vecteur d'adresse de mémorisation Pour réduire Lés effets de pompage d'intensité, les vecteurs d'adresse de mémorisation produits Lors d'opérations successives d'amortissement pointent vers des emplacements qui sont en décalage sur l'espace d'adresses de la mémoire 36 Dans un cycle d'amortissement, qui constitue une succession d'opérations d'amortissement, tous les emplacements de mémorisation contenant des valeurs non nul Les-sont décrémentés. Dans un cycle d'amortissement, Le contenu des emplace- ments de mémorisation correspondant à des pixels situés à l'exté- rieur de la région de déclenchement est décrémenté, de sorte que les pixels s'éteignent progressivement, à moins que les emplace- ments de mémorisation correspondants n'aient été incrémentés, lors de cycles de saisie, au moins aussi rapidement qu'ils ont été décrémentés lors de cycles d'amortissement. Dans un cycle d'amortissement, il n'est pas nécessaire de tester les nombres chargés dans le circuit de vérouillage 72 pour déterminer si un emplacement de mémorisation contenant le code de déclenchement a ou non été adressé, mais il est nécessaire d'assurer que les emplacements qui ont été chargés avec le code de déclenchement n'ont pas été modifiés Si le code de déclenchement est le nombre décimal 2, on peut accomplir ceci en chargeant la RAM d'amortissement 80 à L'aide d'une table tel Le que celle-ci produit comme signal de sortie la valeur indiquée dans la colonne de droite du tableau II en réponse au signal d'entrée gauche du tableau II. indiqué dans la colonne TABLEAU II Adresse Données On a choisi, pour le code de déclenchement, la valeur du nombre décimal 2 parce que celui-ci est suffisant pour permettre à l'utilisateur de l'oscilloscope de discerner aisément la région de déclenchement. On comprendra que l'invention n'est pas limitée au mode de réalisation particulier qui a été décrit Par exemple, il n'est pas essentiel d'utiliser deux RAM de recherche distinctes pour le cycle de remise à jour des pixels et le cycle d'amortissement, puisque la table de remise à jour et la table d'amortissement peuvent être chargées, alternativement, dans une unique RAM Toute- fois, l'utilisation de deux RAM distinctes libère le système des contraintes de cadencement et d'autres contraintes, qui sont imposées par l'utilisation d'une unique RAM de recherche pour les deux fonctions En outre, il n'est pas nécessaire d'employer des tables de recherche pour les opérations de remise à jour et d'amortissement, puisque ces opérations peuvent être effectuées à l'aide d'unités arithmétiques et logiques fonctionnant respective- ment comme des additionneurs et des soustracteurs, dans la mesure o des précautions sont prises pour éviter de modifier les valeurs d'entrée qui sont égales au code de déclenchement On peut réaliser ceci du côté remise à jour à l'aide d'une RAM de recherche chargée au moyen d'une table qui renvoie la même valeur de sortie pour une valeur d'entrée donnée sauf dans le cas o la valeur d'entrée, produite par l'additionneur, correspond à la valeur qui a été renvoyée par l'additionneur en réponse au code de déclenchement, auquel cas la table renvoie le code de déclenchement Un moyen analogue peut être employé du côté amortissement L'avantage qu'il y a à utiliser une unité arithmétique et logique pour la remise à jour est que celle-ci facilite l'affichage de zones intensifiées, comme décrit dans la demande de brevet des Etats-Unis d'Amérique o n 563 774 déposée le 6 août 1990 par la demanderesse, et l'utili- sation d'une unité arithmétique et logique pour l'amortissement facilite la progressivité de la fonction d'amortissement, comme décrit dans la demande de brevet des Etats-Unis d'Amérique o n 563 656 déposée le 6 août 1990 par la demanderesse Il n'est pas essentiel que le nombre d'emplacements de mémorisation soit égal au nombre de pixels affichables, dans la mesure o il existe au moins autant d'emplacements de mémorisation qu'il existe de pixels affichables. D'autres informations se rapportant aux fonctions qui peuvent être mises en oeuvre à l'aide d'une même architecture générale que celle représentée sur le dessin sont contenues dans les demandes de brevets des Etats-Unis d'Amérique n 07/149 792 et 07/445 138 respectivement déposées le 29 janvier 1988 et le 4 décembre 1989. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des procédés et des dispositifs dont la description vient d'être donnée à titre simplement illustratif et nullement limi- tatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1 Procédé de mise en oeuvre d'une mémoire tampon compre- nant un réseau d'emplacements de mémorisation définis par un mot d'adresse de N bits et un mot d'adresse de m bits, chaque emplace- ment de mémorisation étant en mesure d'emmagasiner une valeur numérique constituée d'au moins deux bits, ledit procédé étant caractérisé en ce qu'il comprend les opérations suivantes: (a) charger chacun des emplacements de mémorisation sélec- tionnés de la mémoire tampon à l'aide d'un code de déclenchement, (b) recevoir un premier mot de données de N bits et un deuxième mot de données de m bits, (c) lire dans la mémoire tampon la valeur numérique emmaga- sinée à l'emplacement de mémorisation dont l'adresse est définie par les premier et deuxième mots de données, et (d) si la valeur numérique lue lors de l'opération (c) présente une relation prédéterminée avec ledit code de déclenche- ment, produire un signa L de réponse prédéterminé. 2 Procédé selon la revendication 1, caractérisé en ce qu'il comprend les opérations consistant à incrémenter d'une quantité sélectionnée la valeur numérique lue lors de l'opération (c) si cette valeur numérique ne présente pas ladite relation prédéterminée avec ledit code de déclenchement et à réécrire la valeur numérique incrémentée à l'emplacement de mémorisation qui a été lu lors de l'opération (c). 3 Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les opérations suivantes: (e) lire les valeurs numériques dans les emplacements de mémorisation de la mémoire tampon, (f) décrémenter d'une quantité sélectionnée chaque valeur numérique qui ne présente pas la relation prédéterminée avec le code de déclenchement, et (g) réécrire les valeurs numériques décrémentées aux emplace- ments de mémorisation respectifs. 4 Procédé selon la revendication 1, caractérisé en ce que la mémoire tampon comprend au moins deux réseaux, d'une même grandeur, d'emplacements de mémorisation, les emplacements de chaque réseau étant définis par un mot d'adresse de N bits et un mot d'adresse de m bits, et en ce que l'opération (b) consiste à: (b)(i) saisir un premier mot de données de N bits et un deuxième mot de données de (m+p) bits, et (b)(ii) employer le premier mot de données et les m bits supé- rieurs du deuxième mot de données pour sélectionner un emplacement de mémorisation dans chacun desdits réseaux de même grandeur, l'opération (c) consiste à lire les valeurs numériques dans l'emplacement de mémorisation sélectionné de chaque réseau, et l'opération (d) consiste à comparer les valeurs numériques lues lors de l'opération (c) avec le code de déclenchement et à employer les p bits inférieurs du deuxième mot d'adresse pour sélectionner le résultat de la comparaison de la valeur numérique lue dans l'un desdits réseaux de même grandeur avec le code de déclenchement afin de déterminer si ladite réponse doit ou non être produite. Procédé de mise en oeuvre d'une mémoire tampon compre- nant une multiplicité d'emplacements de mémorisation dans un espace d'adresses qui possède une première dimension et une deuxième dimension, chaque emplacement de mémorisation étant susceptible d'emmagasiner une valeur numérique constituée d'au moins deux bits, ledit procédé étant caractérisé en ce qu'il comprend les opérations suivantes: (a) charger chacun des emplacements de mémorisation se trouvant à l'intérieur d'une aire sélectionnée à l'aide d'un code de déclenchement, (b) saisir une succession de paires de mots de données consti- tuées chacune d'un premier mot de données et d'un deuxième mot de données, l'intervalle du premier mot de données étant égal à au moins l'intervalle de la première dimension de l'espace d'adresses, et l'intervalle du deuxième mot de données étant égal à au moins l'intervalle de la deuxième dimension de l'espace d'adresses, (c) pour chaque paire de mots de données, (i) lire dans la mémoire tampon la valeur numérique emma- gasinée à l'emplacement de mémorisation dont l'adresse selon la première dimension de l'espace d'adresses est définie par un mot d'adresse associé d'une manière prédéterminée au premier mot de données et dont l'adresse selon la deuxième dimension de l'espace d'adresses est définie par un mot d'adresse associé d'une manière prédéterminée au deuxième mot de données, (ii) comparer ladite valeur numérique avec ledit code de déclenchement, et (iii) si ladite valeur numérique présente une relation prédéterminée avec ledit code de déclenchement, produire un signal de réponse prédéterminé, et (iv) sinon, incrémenter ladite valeur numérique d'une quantité prédéterminée et écrire la valeur numérique incrémentée à l'emplacement de mémorisation qui a été lu lors de l'opération (c)(i), (d) produire ensuite des paires de premier et deuxième mots d'adresse, et (e) pour chaque paire de mots d'adresse, (i) lire dans la mémoire tampon la valeur numérique emma- gasinée à l'emplacement de mémorisation défini par les premier et deuxième mots d'adresse, (ii) si ladite valeur numérique présente une relation prédéterminée avec ledit code de déclenchement, réécrire, sans modification, la valeur numérique à l'emplacement de mémorisation lu lors de l'opération (e)(i), et (iii) sinon, décrémenter d'une quantité sélectionnée la valeur numérique et réécrire la valeur numérique décrémentée à l'emplacement de mémorisation lu lors de l'opération (e)(i). 6 Procédé selon la revendication 5, caractérisé en ce qu'il comprend, avant l'opération (a), l'opération consistant à définir ladite aire sélectionnée de l'espace d'adresses. 7 Appareil de mémorisation tampon, caractérisé en ce qu'il comprend: une multiplicité d'emplacements de mémorisation ( 36) occupant un espace d'adresses bidimensionnel et susceptibles chacun d'emma- gasiner une valeur numérique constituée d'au moins deux bits, un moyen ( 20) servant à définir une aire de L'espace d'adresses et à charger chacun des emplacements de mémorisation situé à L'intérieur de L'aire définie à L'aide d'un code de déclen- chement, un moyen d'entrée ( 60) servant à recevoir une succession de paires de mots de données constituées chacune d'un premier mot de données et d'un deuxième mot de données, et un moyen ( 72, 82, 84, 86) qui répond à une paire de mots de données reçus par Le moyen d'entrée en Lisant dans La mémoire tampon la va Leur numérique emmagasinée à L'emp Lacement de mémorisa- tion dont L'adresse est définie par un premier mot d'adresse associé d'une manière prédéterminée au premier mot de données et par un deuxième mot d'adresse associé d'une manière prédéterminée au deuxième mot de données, en comparant La valeur numérique lue dans la mémoire tampon avec Ledit code de déclenchement, et en produisant un signal de réponse prédéterminé si ladite valeur numérique présente une re Lation prédéterminée avec Ledit code de déclenchement.