FR 2666952 A1 19920320 FR 9011826 A 19900918 l 2666952 DECODEUJR SECAM La présente invention conerne le dcmaine des circuits de télévision couleur et, plus particulièrement, un circuit de décodage de chraminance selon la norme SECAM. Dans le système SECAM, les informations de clhrmaxirnoe sont fournies par modulation de sous-porteuses de chramnianoe. Deux lignes successives contiennent respectivement des informa- tions R-Y représentatives du rouge, puis des informations B-Y représentatives du bleu Ces informations sont contenues dans la modulation en fréquence de la sous-porteuse qui est distincte pour deux lignes successives ( 4,406 M Hz pour le rouge et 4,250 M Hz pour le bleu) On dira que le signal comporte une succession de lignes modulées rouges et bleues Bien entendu, les appel- lations "ligne rouge" et "ligne bleue" utilisées ici traduisent un souci de simplification et l'on pourra se reporter à tout ouvrage classique sur le système SECAM pour définir de façon précise le contenu des informations de chrominaance portées par des lignes successives. Dans un téléviseur, on aura dconc besoin de séparer les lignes bleues et rouges sur deux canaux ne comportant chacun respectivement que des lignes bleues et que des lignes rouges, et de démoduler ces lignes Selon ce qui précède, on obtient sur chaque canal respectivement, une succession de lignes bleues démodulées et de blancs de la durée d'une ligne (en général 64 microsecrndes), et une succession de lignes rouges démodulées et de blancs de la durée d'une ligne Chacun de ces blancs est ensuite comblé par la ligne bleue ou rouge qui le précède en la retardant de la durée d'une ligne On obtient ainsi deux canaux qui fournissent respectivement une succession ligne bleue ligne bleue retardée et une succession ligne rouge ligne rouge retardée L'intervalle subsistant entre ces lignes est mis à un niveau de référence (en général nul) représentant le noir Cet ensemble d'opérations constitue le décodage SECAM. La figure 1 représente un prnemier décodeur SECAM de l'art antérieur Un permutateur 10 à deux canaux reçoit sur un canal, direct, la sousporteuse de chrcminance SP et sur un autre canal, retardé, la sousporteuse SP retardée par une ligne à retard 11 d'une durée de ligne TH Le permutateur est cadencé par un signal logique de fréquence FH/2 (demifréquence ligne) à rapport cyclique de 50 %, qui le fait basculer à chaque passage d'une ligne On obtient sur un premier canal de sortie B O une succession ligne retardée ligne directe, qui n'est autre que la succession, par exemple, ligne bleue ligne bleu retardée, et sur un deuxiême canal de sortie R 0, une succession ligne directe ligne retardée, qui n'est autre que la succession, par exemple, ligne rouge ligne rouge retardée Ensuite, le canal B 0, respec- tivement R 0, passe dans un démodulateur classique 12, respective- ment 13, dont la fréquence centrale de démodulation du bleu FOB, respectivement du rouge FOR, est réglée par un circuit LC ajustable Apres démodulation, le signal B 0, respectivement R 0, passe dans un circuit d'effacement 14, respectivement 15, piloté par un signal d'effacement BLK constitué, par exemple, des tops de synchronisation, qui rétablit le niveau du noir entre les lignes Ces circuits d'effaoement, constitués en général d'un interrupteur analogique annulant le signal de sortie, sont indispensables, surtout après un démodulateur, car le niveau du noir entre les lignes subit en général un décalage du niveau continu involontaire après traitaement des lignes Le permutateur, les démodulateurs et les circuits d'effacement d'un tel décodeur sont en géneral intégrés en technologie bipolaire dans un même circuit intégré Autour de oe circuit intégré, il faut par c O Ensequent prévoir une ligne à retard et deux circuits LC non intégrables La ligne à retard, placoe en amont de la démodulation, doit être une ligne à retard haute fréquexnce car elle doit permettre le passage des fréquences élevées de modulation Elle est en général constituée d'un cristal de quartz Le permutateur et les circuits d'effacement sont complexes car il est difficile de réaliser des interrupteurs analogiques en technologie bipolaire. La figure 2 représente un deuxième décodeur SECAM selon l'art antérieur Ce décodeur comprend un démodulateur 20 à deux fréquences de modulation (FOB et FOR) comutables par la commutation ( 21) de capacités ( 22 et 23) d'un circuit LC Le démodulateur reçoit la sous-porteuse SP et la fréqueoce de modu- lation est commutée selon la couleur de la ligne reçue Un commutateur 24 aiguille les lignes bleues sur un canal Bl et les lignes rouges sur un canal Ri Le canal B 1, respectivement Ri, véhicule donc une succession de lignes rouges, respectivement bleues, et de blancs de durée TH Un sommateur 25, respecti- vement 26, re Qoit le canal B 1, respectivement Rl, et le canal B 1, respectivement Rl, retardé de TH par une ligne à retard 27, respectivement 28, de manière à combler chaque blanc par la ligne qui le précède Le c Immxutateur 21 qui commute les capacités 22 et 23, et le oeommutateur 24 sont activés par le signal FH/2 de manière à commuter à chaque passage d'une ligne dans le démodu- lateur Le niveau du noir entre les lignes est obtenu par les circuits d'effaoement 29 et 29 ' Les retards sont obtenus par des lignes à retard en bande de base qui n'ont pas à tra LL 6 t-tre les fréquenes élevées de modulation Un tel décodeur est en gërral construit en technologie bipolaire qui exclut l'intégration des lignes à retard De mnme, les circuits LC ne sont pas inté- grables Les commutateurs 21 et 24 sont complexes pour les mêmes raisons que dans le circuit précédent. Les circuits précédents présentent donc les inronvé- nients d'avoir un certain rnmbre de oemposants externes, au moins deux réglages externes à effectuer, coûteux sur une ligne de production, et une camplexité élevée liée à la fabrication des coenutateurs analogiques en technologie bipolaire. Un objet de la présente invention est de pallier ces iixxnénients en utilisant une configuration xouvelle à démodu- lateurs à boucle à verrouillage de phase, ne nzcessitant ni réglage, ni ccxposants externes, et entièrement intégrable en technologie bipolairevo We (BICODS), cette technologie permettant une réalisation très simple des ocmmutateurs analogiques rnces- saires et des lignes à retard en bande de base. Pour atteindre oes objets ainsi que d'autres, la pré- sente invention prévoit un décodeur SECAM comprenant une entrée reoevant la sous-porteuse de chrminroe qui est véhiculée de fa on alternée par les lignes bleues et rouges; une première et une deuxième sortie délivrant respectivement les signaux décodés bleu et rouge; un premier démodulateur de phase à boucle à verrouillage de phase (PLL) recevant la sous-porteuse, et activé seulement pendant les lignes bleues pour délivrer à sa sortie un signal constitué des lignes bleues démodulées; un deuxième démo- dulateur de phase à boucle à verrouillage de phase (PLL) recevant la sous-porteuse, activé seulement pendant les lignes rouges pour délivrer à sa sortie un signal constitué des lignes rouges démodulées; un premier scmmateur recevant le signal de sortie du premier démodulateur et oe mnme signal retardé d'une durée de ligne pour délivrer le signal décodé bleu; et un deuxième sénateur recevant le signal de sortie du deuxième démodulateur et ce mnême signal retardé d'une durée de ligne pour délivrer le signal décodé rouge. Selon un mode de réalisation de la présente invention, chacun des premier et deuxième démodulateurs comprend un oscil- lateur comxiandé en courant possédant une entrée de cannide et une sortie; une première boucle, active lorsqu'un signal d'inhi- bition est à un niveau logique prédéterminé, comprenant un pre- mier comparateur de phase possédant deux entrées de comparaison recevant respectivement le signal de sortie de l'oscillateur et la sous- porteuse de chrmaninane et une sortie délivrant un premier courant, fonction de la différen e de phase entre les deux entrées, à l'entrée de cmnmar Yde de l'oscillateur; une deuxième boucle fournissant un ourant de réglage à l'entrée de commande de l'oscillateur commande en courant; des moyens pour transformer le premier courant en une tension de sortie qui représente alors le signal de sortie du démodulateur; et des moyens pour annuler la tension de sortie en réponse à un signal d'effaoemnent. Selon un mode de réalisation de la présente invention, les signaux d'effaoement surviennent pendant les intervalles entre deux lignes successives et quand le démodulateur pour une ouleur reçoit une ligne de couleur différente. Selon un mode de réalisation de la présente invention, les moyens pour transformer le premier courant en une tension omprennent une résistance branchée entre la sortie du premier comparateur et l'entrée de comnande de l'oscillateur et un ampli- ficateur différentiel dont les entrées sont ccnneatées aux deux bornes de la résistance et dont la sortie fournit la tension de sortie. Selon un mode de réalisation de la présente invention, les moyens pour annuler la tension de sortie sont constitués d'un interrupteur électronique, commannndé par le signal d'effacement, connecté entre les entrées de l'amplificateur différentiel. Selon un mode de réalisation de la présente invention, l'interrupteur électronique est constitué de transistors MDS. Selon un mode de réalisation de la présente invention, la deuxième boucle se comporte de la manière suivante: lorsqu'un signal d'inhibition est à un niveau logique prédéterminé, elle fournit le courant de réglage ayant une première valeur costante corresporklant à un réglage au repos de l'oscillateur, et lorsque le signal d'inhibition passe au niveau logique complémentaire du niveau logique prédéterminé, elle fournit le courant de réglage ayant une deuxième valeur qui est fonction de la différeince de phase entre le signal de sortie de l'oscillateur et une fréquence de référence. Selon un mode de réalisation de la présente invention, la deuxième boucle comnporte un deuxième comparateur de phase possédant deux entrées de comparaison recevant respectivement le signal de sortie de l'oscillateur commarxnd en courant et une fréquenoe de référexnce, une sortie délivrant une tension et une entrée d'inhibition reoevant le signal d'inhibition qui supprime la tension lorsque ce signal est au niveau logique omplémentaire du niveau logique prédéterminé; un convertisseur tension-courant transformant la tension en un deuxième courant qui est fourni à l'entrée de commande de l'oscillateur; des moyens pour mémoriser le deuxième courant; une source de courant fournissant un courant constant qui est appliqué à l'entrée de commande de l'oscillateur quand le signal d'inhibition est au niveau logique prédéterminé. Selon un mode de réalisation de la présente invention, les moyens pour mémoriser le deuxième courant comprennent une capacité reliée à la sortie du deuxième comparateur et la masse; et un convertisseur tension-ourant connecté entre la sortie du deuxième comparateur et l'entrée de commande de l'oscillateur. Selon un mode de réalisation de la présente invention, le signal d'inhibition passe au niveau logique complémentaire pendant les retours de trame. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: les figures 1 et 2 destinées à illustrer l'état de la technique ont été décrites précde nt; la figure 3 représente sous forme simplifiée une confi- guration de décodeur SECAM selon la présente invention; la figure 4 représente le scéma d'un démodulateur à boucle à verrouillage de phase du décodeur de la présente inven- tion; et la figure 5 représente différents signaux obtenus en différents endroits des décodeurs selon l'art antérieur et la présente invention. La figure 3 représente une configuration de décodeur SECAM selon la présente invention qui sera mieux comprise en omn- binaison avec les signaux de la figure 5 Le décodeur comprend deux démodulateurs 30 et 31 à boucle à verrouillage de phase (PLL) reoevant chacun la sous-porteuse de chroaninance SP, une fréquenc de référence Fo présente dans l'appareil (par exemple la fréquence PAL de 4, 43 M Hz dans un décodeur multistandard), un signal d'inhibition INH et respectivement des signaux d'efface- ment EF 1 et EF 2, et délivrant respectivement les signaux Bl et RI Le démodulateur 30 démodule par exemple la ligne bleue de la sous- porteuse SP et, en réponse au signal EF 1, le signal de sortie Bl est annulé pendxant les intervalles ligne bleue ligne rouge et ligne rouge ligne bleue pour restituer le niveau du noir dans ces intervalles, et pendant toute la durée des lignes rouges Le démodulateur 31 fcnctionne de la mnme façon pour déè- duler les lignes rouges et supprimer les lignes bleues en réponse au signal EF 2. Les signaux Bl et Rl disponibles à la sortie des dé- dulateurs 30 et 31 sont identiques à oeux disponibles après le commutateur 24 du circuit de la figure 2 Par ccséquent, les signaux Bl et RI sont traités de la nmême façon par un circuit comprenant deux sommateurs 32 et 33 et deux lignes à retard 34 et Ces lignes à retard sont à échantillonnage ou CCD et sont entièrement intégrables dans le circuit intégré du décodeur selon la présente invention en technologie BICMDS Les démodulateurs 30 et 31 sont inhibés périodiquement, par exemple pendant les retours de trame, en réponse au signal INH, pour effectuer un recalage de la fréquence de repos des démodulateurs sur une fréquence F O présente dans le téléviseur. La figure 4 représente plus en détail un démodulateur à boucle à verrouillage de phase employé dans le décodeur de la présente invention Un oscillateur commandé en courant 40 (ICO) est asservi par deux boucles à verrouillage de phase La première constitue le démodulateur de phase et la deuxième sert à fixer et recaler périodiquement la fréquence de repos de l'oscillateur. La première boucle est constituée d'un comparateur de phase 41 inhibable par le signal INH, recevant la sous-porteuse SP et le signal de sortie F de l'oscillateur 40, et délivrant un courant Il à l'entrée de commande de l'oscillateur à travers une résistance R Aux bornes de la résistance R sont ccnnectés un interrupteur 42 qui court-circuite la résistance R en fonction du signal EF 1 (ou EF 2), et un amplificateur différentiel 43 qui amplifie la tension aux bornes de la résistance R et fournit à sa sortie les signaux Bl ou Rl La deuxième boucle est constituée d'un deuxième coxuparateur de phase 44 inhibable par l'inverse INH* du signal INH, recevant une fréquence de référence F O et le signal F, et délivrant une tension V qui est stockée dans une capacité C, à un convertisseur tension-courant 45 qui fournit un courant I 3 proportionnel à V à l'entrée de commande de l'oscil- lateur 40 Uns souroe de courant 46 fournissant un courant constant I 4 est caonectée à l'entrée de commande de l'oscillateur en réponse au signal INH*. Dans une première phase, phase de recalage, le signal INH est au niveau logique 1, oe qui inhibe le comparateur 41 et annule le courant Il, et déconnecte la source 46 La deuxième boucle à verrouillage de phase est active et la fréqueoce F de l'oscillateur 40 se cale sur la fréquence F O en réponse au courant I 3. Lors d'une deuxième phase de fcritiocnement, phase de démodulation, le signal INH passe au niveau logique 0, le compa- rateur 44 est inhibé, sa sortie passe en haute impédance et la tension V qui y était présente est mémorisée dans la capacité C. Ainsi, le courant I 3 reste sensiblement constant jusqu'à la pro- chaine phase de recalage A oe courant I 3 qui fixe la fréquence de repos de l'oscillateur 44 à F 0, est superposé le courant I 4 provenant de la source de courant 46 activée par le niveau logique 1 du signal INH* Le courant I 4 est différent dans chaque démodulateur et il est tel que, quand il est superposé à I 3 et en supposant Il nul, il fixe la fréquence de repos de l'oscillateur à pratiquement la fréquence de modulation (FOB ou FOR) de la couleur concernée, qui est proche de F O Les valeurs de I 4 sont obtenues à la fabrication car elles n'ont pas besoin d'être précises puisqu'il s'agit de simples courants de correction (dans l'exemple ci-dessus, FO= 4,43 M Hz, FOB= 4,25 M Hz et FOR= 4,406 M Hz) Le premier comparateur de phase 41 est activé et son cou- rant de sortie Il s'additionne aux courants I 3 et I 4 à l'entrée de commande de l'oscillateur de manière que la fréquene de ce dernier se règle à la fréquence de la sous-porteuse SP Le cou- rant Il traduit alors les variations de phase, qui représentent en fait les écarts en fréquenoe, entre la sous-porteuse SP et F. Le courant Il est transformé en tension en passant dans la résis- tance R Cette tension est amplifiée par l'amplificateur diffé- rentiel 43 qui délivre à sa sortie les signaux Bl (ou Rl) En réponse au signal d'effacement EF 1 (ou EF 2), la résistance R est ourt-circuitée par un interrupteur 42, ce qui annule le signal de sortie Bl (ou Ri) Un des signaux d'effaoement, par exemple EF 1, peut être obtenu à partir du signal FH/2, mentionnér prcé- demment, et des tops de synchronisation, et l'autre signal, par exaemple EF 2, peut être obtenu à partir de l'inverse du signal FH/2, et des tops-synhro. Tous les éléments décrits ci-dessus peuvent être inté- grés dans un même circuit intégré en technologie BICMOS et, en particulier, les lignes à retard à échantillonnage et tous les interrupteurs utilisés y seront en technologie CMDS qui autorise une configuration très simple de oes derniers Les courants I 4 de chaque démodulateur sont obtenus par fabrication, oe qui supprime les deux réglages fastidieux de fréquene réoessaires dans les circuits de l'art antérieur pour mettre en oeuvre le circuit intégré. il REVENDICATIONS 1 Décodeur SECAM comprenant: une entrée recevant la sous-porteuse de chrcmi/nanxx (SP) qui est véhiculée de façon alternée par les lignes bleues et rouges; une première et une deuxième sortie délivrant respectivement les signaux décodés bleu (B 2) et rouge (R 2); un premier démodulateur de phase ( 30) à boucle à verrouillage de phase (PLL) recevant la sous-porteuse (SP), et activé seulement pendant les lignes bleues pour délivrer à sa sortie un signal (B 1) constitué des lignes bleues démodulées; un deuxième démodulateur de phase ( 31) à boucle à verrouillage de phase (PLL) recevant la sous-porteuse (SP), activé seulement pendant les lignes rouges pour délivrer à sa sortie un signal (R 1) constitué des lignes rouges démodulées; un premier someateur ( 32) recevant le signal de sortie (B 1) du premier démodulateur ( 30) et ce mnême signal retardé d'une durée de ligne pour délivrer le signal décoedé bleu (B 2); et un deuxième sommateur ( 33) recevant le signal de sortie (RE) du deuxième démodulateur ( 31) et ce mêmne signal retardé d'une durée de ligne pour délivrer le signal décodé rouge (R 2). 2 Décodeur SECAM selon la revendication 1, caractérisé en ce que chacun des premier ( 30) et deuxième ( 31) démodulateurs comprend: un oscillateur oe une première boucle, active lorsqu'un signal d'inhi- bition (INH) est à un niveau logique prédétermine ( 0), comprenant un premier comparateur de phase ( 41) possédant deux entrées de comparaison recevant respectivement le signal de sortie (F) de 1 ' oscillateur ( 40) et la sous-porteuse de chlrcninaoe (SP) et une sortie délivrant un premier courant (Il), fonction de la diffé- rence de phase entre les deux entrées (F, SP), à l'entrée de commande de l'oscillateur ( 40); une deuxième boucle fournissant un courant de réglage (I 2) à l'entrée de comande de l'oscillateur ctmkardé en courant ( 40); des moyens (R, 43) pour transformer le premier cou- rant (Il) en une tension de sortie qui représente alors le signal de sortie du démodulateur (B 1, R 1); et des moyens ( 42) pour annuler la tension de sortie (B 1, RI) en réponse à un signal d'effacement (EF 1, EF 2). 3 Décodeur SECAM selon la revendication 2, caractérisé en que les signaux d'effacement (EF 1, EF 2) surviennent pendant les intervalles entre deux lignes successives et quand le démodu- lateur pour une couleur reçoit une ligne de couleur différente 4 Décodeur SECAM selon la revendication 2, caractérisé en ce que les moyens pour transformer le premier courant (Il) en une tension comprennent une résistance (R) branchie entre la sortie du premier cmarparateur ( 41) et l'entrée de commande de l'oscillateur ( 40) et un amplificateur différentiel ( 43) dont les entrées sont connectées aux deux bornes de la résistanie (R) et dont la sortie fournit la tension de sortie (B 1, RI). Décodeur SECAM selon la revendication 4, caractérisé en ce que les moyens ( 42) pour annuler la tension de sortie (B 1, R 1) sont onstitués d'un interrupteur électronique, CO Emarndé par le signal d'effacement (EF 1, EF 2), connecté entre les entrées de l'amplificateur différentiel ( 43). 6 Décodeur SECAM selon la revendication 5, caractérisé en ce que l'interrupteur électronique ( 42) est cncstitué de transistors MOS. 7 Décodeur SECAM selon la revendication 2, caractérisé en ce que la deuxième boucle se omporte de la manière suivante: lorsqu'un signal d'inhibition (INH) est à un niveau logique prédéterminr ( 0), elle fournit le courant de réglage (I 2) ayant une première valeur (I 3 +I 4) oostante correspoant à un réglage au repos de l'oscillateur ( 40), lorsque le signal d'inhibition (INH) passe au niveau logique complémentaire ( 1) du niveau logique prédéterminé ( 0), elle fournit le ourant de réglage (I 2) ayant une deuxième valeur (I 3) qui est fonction de la différence de phase entre le signal de sortie (F) de l'oscillateur ( 40) et une fréquence de référence (FO). 8 Décodeur SECAM selon la revendication 7, caractrisé en que la deuxième boucle comporte: un deuxième comparateur de phase ( 44) possédant: deux entrées de omeparaison recevant respectivement le signal de sortie (F) de l'oscillateur oommandé en courant ( 40) et une fréquence de référence (FO), une sortie délivrant une tension (V), et À une entrée d'inhibition recevant le signal d'inhi- bition (INH) qui supprime la tension (V) lorsque ce signal est au niveau logique complémentaire ( 1) du niveau logique prédétermirné ( 0); un convertisseur tension-courant ( 45) transformant la tension (V) en un deuxième courant (I 3) qui est fourni à l'entrée de commarnde de 1 'oscillateur ( 40); des moyens (C, 45) pour mémoriser le deuxième courant (I 3); une source de courant ( 46) fournissant un courant constant (I 4) qui est appliqué à l'entrée de co Eauhade de l'oscil- lateur ( 40) quand le signal d'inhibition (INH) est au niveau logique prédéterminé ( 0). 9 Décodeur SECAM selon la revendication 7, caractérisé en ce que les moyens pour mémoriser le deuxième courant (I 3) comptrennent: une capacité (C) reliée à la sortie du deuxième comparateur et la masse; et un convertisseur tension-courant ( 45) connecté entre la sortie du deuxième comparateur ( 44) et l'entrée de camxrde de l'oscillateur ( 40). Décodeur SECAM selon la revendication 7, carac- térisé en ce que le signal d'inhibition (INH) passe au niveau logique ccmiplémentaire ( 1) pendant les retours de trame.