FR 2667744 A1 19920410 FR 9012329 A 19901005 j La présente invention est relative aux ampli- ficateurs opérationnels et se rapporte plus particuliè- rement à un amplificateur opérationnel pour convertis- seur à suréchantillonnage. Les techniques de conversion à suréchantillon- nage permettent de diminuer la circuiterie analogique nécessaire à la réalisation de convertisseurs analogi- ques-numériques et numériques-analogiques en reportant une partie importante du traitement du signal dans le domaine numérique Cependant, les performances demandées par de tels convertisseurs ainsi que les fréquences d'échantillonnage utilisées nécessitent des éléments analogiques à hautes performances pouvant être réalisés dans des technologies faites pour l'intégration de circuits numériques Les circuits constituant un conver- tisseur à suréchantillonnage comprennent des fonctions continues (filtres anti-repliement et filtres de lis- sage) connectées directement à des circuits à capacités commutées échantillonnés à haute fréquence, la valeur de la fréquence d'échantillonnage étant comprise entre 1 et M Hz. Les techniques connues et utilisées pour la réalisation d'amplificateurs opérationnels pour des circuits à capacités commutées sont généralement basées sur des structures d'amplificateur à transconductance à un seul étage de type OTA Si ces amplificateurs opéra- tionnels présentent des caractéristiques de vitesse adéquates pour la réalisation de circuits à suréchantil- lonnage, ils présentent l'inconvénient d'avoir une très forte impédance de sortie, donc de ne pas être adaptés à des charges résistives De plus, ils comportent plu- sieurs transistors en série dans l'étage de sortie ce qui diminue la dynamique de sortie disponible et par conséquent les performances en linéarité et en rapport signal sur bruit D'autre part, les amplificateurs utilisés habituellement dans des filtres continus ne sont pas adaptés à des circuits à capacités commutées à fréquence d'échantillonnage élevée. Le but de l'invention consiste en la concep- tion d'un amplificateur adapté aux performances et au type de circuiterie utilisée dans les convertisseurs à suréchantillonnage Les caractéristiques principales recherchées étant les suivantes: Alimentation 5 volts typique, compatible avec la technologie CMOS digital. Bande passante 30 Mhz pour un gain égal à l'unité. Gain basse fréquence: 70 d B Dynamique de sortie 8 volts crête à crête, linéarité supérieure à 80 d B. Possibilité de charges résistives et de charges capacitives. Entrées différentielles et sorties différen- tielles. Boucle de contrôle de mode commun non ver- rouillable. Caractéristiques fréquentielles des boucles différentielles et de mode commun comparables. Eviter le passage en vitesse de balayage ou " slew rate " lors des commutations. Minimisation du bruit par choix de la struc- ture. Possibilité d'un mode très faible consomma- tion à l'état de veille. L'invention a pour objet un amplificateur opérationnel à entrées différentielles et sorties dif- férentielles, caractérisé en ce qu'il comprend une chaine d'amplification pour le signal différentiel et une chaîne d'amplification de mode commun ayant des étages de gain et des étages de sortie ainsi qu'un réseau de compensation communs, le courant de polarisa- tion de l'étage de sortie étant contrôlé par le signal différentiel. L'invention sera mieux comprise à l'aide de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés, sur lesquels: la Fig 1 est un schéma de principe d'un amplificateur opérationnel à entrées différentielles, sorties différentielles suivant l'invention; la Fig 2 représente le circuit électrique d'un mode de réalisation de la chaîne différentielle de l'amplificateur opérationnel de la Fig 1; la Fig 3 représente le circuit électrique d'un mode de réalisation de la boucle de mode commun de l'amplificateur opérationnel de la Fig 1; et la Fig 4 est un schéma électrique détaillé d'un amplificateur opérationnel suivant l'invention regroupant les circuits des Fig 2 et 3. L'amplificateur opérationnel de la Fig 1 comporte un premier amplificateur différentiel 1 dont les entrées inverseuse et non- inverseuse constituent les entrées de l'amplificateur opérationnel et dont les sorties sont reliées respectivement aux entrées non inverseuses de deux amplificateurs différentiels 2 A, 2 B. Par ailleurs, l'entrée inverseuse de l'ampli- ficateur 1 est connectée par un condensateur CB à l'en- trée non-inverseuse de l'amplificateur 2 A, tandis que son entrée non-inverseuse est connectée à l'entrée non- inverseuse de l'amplificateur 2 B par l'intermédiaire d'un condensateur CA. La sortie de l'amplificateur 2 A est connectée à l'entrée d'un amplificateur 3 A dont la sortie cons- titue une des sorties différentielles de l'amplificateur opérationnel. De même, la sortie de l'amplificateur 2 B est connectée à l'entrée d'un amplificateur 3 B dont la sortie constitue l'autre sortie différentielle de l'am- plificateur opérationnel. En parallèle, sur les entrées et les sorties des amplificateurs 3 A et 3 B, sont respectivement connec- tés des réseaux de compensation 4 A, 4 B constitués chacun d'une résistance et d'un condensateur en série. Les amplificateurs 3 A et 3 B comportent chacun une entrée de commande de courant de polarisation. L'entrée de commande de l'amplificateur 3 A est connectée à la sortie O+ d'un amplificateur différentiel 5, tandis que l'entrée de commande de l'amplificateur 3 B est connectée à la sortie O de cet amplificateur. L'entrée inverseuse I de l'amplificateur 5 est connectée à la sortie de l'amplificateur 2 B, tandis que son entrée non-inverseuse I+ est connectée à la sortie de l'amplificateur 2 A. Entre l'entrée I+ et la sortie O+ d'une part et l'entrée I et la sortie O d'autre part, sont con- nectés des condensateurs CD, CE. L'amplificateur opérationnel comporte enfin un étage amplificateur 6 de rebouclage de mode commun Il s'agit d'un amplificateur différentiel dont l'entrée inverseuse est reliée à la sortie d'un réseau 7 de contrôle de mode commun qui ne fait pas partie de l'am- plificateur opérationnel et qui est constitué de conden- sateurs C 7 A, C 7 B en parallèle sur lesquels sont respec- tivement branchées des résistances R 7 A, R 7 B. La sortie du réseau de contrôle de mode commun est le point de jonction des quatre composants précités dont les bornes opposées sont respectivement connectés deux à deux aux sorties des amplificateurs 3 A, 3 B. L'entrée non inverseuse de l'amplificateur 6 est connectée à une tension de référence de mode commun et sa sortie est connectée aux entrées inverseuses des amplificateurs 2 A et 2 B. En mode différentiel, l'amplificateur est constitué de l'étage d'entrée 1, des deux étages de gain 2 A, 3 A et 2 B, 3 B et d'un étage 5 de contrôle dynamique du courant de l'étage de sortie. En se référant maintenant au schéma plus détaillé de la Fig 2, sur lequel les éléments de la Fig 1 sont délimités en trait mixte, on voit que l'étage d'entrée 1 est constitué d'une paire différentielle de transistors MOSFET, Pi, P 2 de type P. Ce choix est dû au fait que les transistors de type P présentent de meilleurs caractéristiques de bruit par rapport aux transistors de type N. L'étage d'entrée 1 comporte en outre une source de courant constituée par les transistors P 3, P 4 connectés en parallèle et connectés aux sources des transistors Pi, P 2. Le premier étage de gain 2 A, 2 B du circuit de la Fig 1 est constitué par un montage du type cascode. Les courants des drains des transistors Pl et P 2 modulent le courant dans les montages cascode cons- titués par les transistors Ni, N 3 d'un côté et N 2, N 4 de l'autre. Les charges des montages cascode sont cons- tituées par des transistors P 7, P 8. Cette structure permet de choisir des dimen- sions importantes pour les transistors N 3, N 4 afin de diminuer leurs contributions au bruit et à la tension de décalage qui sont prédominantes dans la structure, sans réduire les performances en vitesse de l'amplificateur. Le deuxième étage de gain 3 A, 3 B est constitué par des transistors N 7 et Pll d'une part et N 8 et P 12 J t t d'autre part Le courant de polarisation de cet étage est contrôlé par un étage auxiliaire 5 qui permet d'a- dapter le courant de polarisation en fonction du signal différentiel Le courant moyen de polarisation est déterminé par une source de courant constituée par les transistors P 18 et P 19 qui forment avec les transistors PO, P 17 et N 14, N 15 un étage différentiel. En absence de signal différentiel sur les grilles des transistors PO et P 17, les courants dans les transistors N 14 et N 15 sont égaux Les transistors N 14, N 7 forment un miroir de courant ainsi que les transis- tors N 15, N 8 A l'équilibre les courants dans les étages de sortie sont donc identiques. La présence d'un signal différentiel à l'en- trée de l'amplificateur va engendrer une différence de tension entre les noeuds de sortie O + et 0 du premier étage de gain 2 A et 2 B Cette différence est envoyée sur les grilles des transistors PO et P 17 par l'intermédiai- re de deux étages suiveurs constitués par les transis- tors NO, N 12 et N 11, N 13 et produit un déséquilibre de l'étage différentiel auxiliaire résultant en une répar- tition différente du courant de polarisation des étages de sortie 3 A, 3 B Ce système qui permet de moduler le courant de sortie en fonction du signal donc du courant nécessaire dans la charge, présente l'intérêt d'aug- menter le seuil de passage en vitesse de balayage et par conséquent de diminuer les non linéarités résultant de ce phénomène. Sur la Fig 3, on a représenté plus en détail un mode -de réalisation de la boucle de mode commun du circuit de la Fig l. Le rôle de la boucle de mode commun est de maintenir la valeur moyenne des deux sorties différen- tielles à une valeur appelée tension de mode commun permettant le fonctionnement de l'amplificateur Ainsi qu'on le voit à la Fig 1, l'amplificateur de mode commun comprend trois étages, un étage d'entrée 6 et les deux étages de gain 2 A, 3 A et 2 B, 3 B de la chaine différen- tielle. L'étage d'entrée 6 est constitué d'une source de courant formée de transistors N 5, N 6 et d'une paire différentielle constituée par des transistors N 9, N 10 et de charges constituées par les transistors P 9 et P 10. La paire différentielle N 9, N 10 reçoit sur une entrée une tension de référence de mode commun VCMREF et sur l'autre un signal égal à la valeur moyenne VCMIN des deux sorties de l'amplificateur Cette valeur moyenne peut être générée soit de manière continue (diviseur à résistances), soit de manière échantillonnée (capacités commutées) sans nécessiter de translation de niveau. Le premier étage de gain 2 A, 2 B est constitué le montage cascode NI, N 3 et le transistor P 7 d'un côté et les transistors N 2, N 4, P 8 de l'autre Cet étage est aussi comme décrit plus haut en référence à la Fig 2 utilisé comme premier étage de gain de la chaine dif- férentielle. Le deuxième étage de gain 3 A, 3 B est comme pour le mode différentiel constitué par les transistors N 7, Pll d'un côté et N 8, P 12 de l'autre. La boucle de mode commun met en jeu les élé- ments suivants: N 5 N 6, NO N 10, P 9 P 10, P 7 P 8, Ni, N 2, N 3 N 4, N 7, N 8 et Pll, P 12 Tous ces éléments étant par construction passants et correctement polarisés dès la mise sous tension du circuit, il n'existe pas de condi- tions initiales empêchant le démarrage du circuit. La compensation est réalisée par plusieurs réseaux dont un principal utilisé à la fois pour la compensation en mode différentiel et en mode commun. La compensation principale utilise la techni- que dite de " séparation de pôles " et est constituée par les réseaux R + C +, R C 4 A, 4 B La position du pôle principal dépendra de la conductance des transis- tors P 7 et P 8, de la valeur des capacités de compensa- tion C + et C et du gain des étages de sortie N 7, Pll et N 8, P 12 Les éléments intervenant pour la compensa- tion étant communs aux chemins de mode commun et de mode différentiel le même réseau de compensation permet d'assurer la stabilité des deux boucles La seule dif- férence entre les deux boucles étant le gain de leur étage d'entrée, un ajustement du gain de l'étage d'en- trée de mode commun est prévu pour obtenir des courbes de réponse en fréquence similaires pour les deux boucles et par conséquent les mêmes valeurs des éléments de réseau de compensation pour assurer leur stabilité Cet ajustement de gain est fait par l'intermédiaire des transistors P 5 et P 6 de la boucle de la Fig 3 dont les trajets source- drain sont connectés respectivement en parallèle sur les trajets source- drain des transistors P 1 O, P 9, et qui permettent de régler la transconductance de la paire différentielle de l'étage d'entrée de l'am- plificateur de mode commun 6 ( Fig 1 et 3). Les compensations secondaires sont de type à avance de phase Les capacités CA et CB (Fig 1 et 4) permettent par un choix adéquat du rapport des transcon- ductances des transistors Pi, Ni et P 2, N 2 de compenser le pôle dû aux capacités parasites des noeuds des cas- codes I+ et I- Les capacités CE et CD (Fig 1 et 4) sont utilisées comme éléments d'avance de phase pour l'ampli- ficateur auxiliaire de polarisation de l'étage de sor- tie. La mise en très faible consommation de l'am- plificateur se fait en ouvrant tous les chemins permet- tant le passage de courant entre les alimentations Ceci est réalisé en bloquant des transistors au moyen des signaux DOWN, DOWNF (Fig 4) et des transistors P 13, P 14, t P 15, P 16, N 16, N 17 et en forçant le signal de polarisa- tion BHH appliqué aux transistors P 5 et P 6 à la tension d'alimentation haute et le signal de polarisation BLI appliqué aux transistors N 3, N 4 à la tension d'alimenta- tion basse. Le circuit représenté à la Fig 4 résulte de la synthèse de la chaîne différentielle et de la boucle de mode commun décrits en référence aux Fig 2 et 3. On retrouve sur cette figure, les divers composants des Fig 2 et 3 portant les mêmes numéros de référence. On y retrouve également les transistors P 5, P 6 d'ajustement de gain de la boucle de mode commun ainsi que les transistors P 13, P 14, 15, P 16, N 16, N 17 de commande de mise en très faible consommation. Les transistors P 13, P 14, P 15 et P 16 d'une part et les transistors N 16, N 17, d'autre part, ont leurs grilles respectivement connectées aux tensions DOWNF et DOWN. Le trajet source-drain du transistor P 13 est connecté au point de jonction des transistors N 2 et P 8 de l'étage de gain 2 B. De même, le trajet source-drain du transistor P 14 est connecté au point de jonction des transistors Ni et P 7 de l'étage de gain 2 A. Les transistors P 15 et P 16 sont associés de façon analogue aux parties correspondantes de l'étage différentiel 6 et les transistors N 16 et N 17 sont con- nectés respectivement aux transistors PO et P 17 de l'amplificateur 5. Le fonctionnement du circuit de la Fig 4 se déduit aisément de celui des circuits des Fig 2 et 3. i O J F REVENDICATIONS 1 Amplificateur opérationnel à entrées dif- férentielles et sorties différentielles, caractérisé en ce qu'il comprend une chaine d'amplification ( 1, 2 A, 2 B, 3 A, 3 B, 5) pour le signal différentiel et une chaîne d'amplification ( 6, 2 A, 2 B, 3 A, 3 B) de mode commun ayant des étages de gain ( 2 A, 2 B) et des étages de sortie ( 3 A, 3 B) ainsi qu'un réseau de compensation ( 4 A, 4 B) communs, le courant de polarisation des étages de sortie ( 3 A,3 B) étant contrôlé par le signal différentiel. 2 Amplificateur opérationnel suivant la revendication 1, caractérisé en ce que la chaîne d'am- plification pour le signal différentiel comporte un étage d'entrée différentiel ( 1) dont les sorties (O-, 0 +) sont respectivement connectées à des entrées (I+) de premiers amplificateurs différentiels ( 2 A, 2 B), les autres entrées (I-) de ceux-ci étant connectées à la sortie de la chaîne de mode commun, les sorties des premiers amplificateurs différentiels étant connectés aux entrées de seconds amplificateurs ( 3 A, 3 B) dont les sorties constituent les sorties de l'amplificateur opérationnel, et en ce qu'elle comporte en outre un étage de contrôle dynamique du courant des seconds amplificateurs ( 3 A, 3 B), les entrées (I+, I-) de l'étage de contrôle étant connectées respectivement aux sorties des premiers amplificateurs différentiels ( 2 A, 2 B). 3 Amplificateur opérationnel suivant l'une des revendications 1 et 2, caractérisé en ce que la chaîne d'amplification de mode commun, comporte un étage d'entrée ( 6) qui reçoit sur une première entrée (I-) un signal (VCMIN) correspondant à la moyenne des deux sorties différentielles de l'amplificateur opérationnel et sur une seconde entrée un signal (VCMREF) de référen- ce de mode commun, la chaîne d'amplification de mode commun comprenant en outre les premiers amplificateurs il différentiels ( 2 A, 2 B) aux entrées inverseuses desquels est connectée la sortie de l'étage d'entrée ( 6) et les seconds amplificateur ( 3 A, 3 B) qui appartiennent égale- ment à la chaîne d'amplification pour le signal dif- férentiel. 4 Amplificateur opérationnel suivant l'une des revendications 1 à 3, caractérisé en ce que le réseau de compensation commun comporte des moyens de compensation principale constitués par des circuits RC série ( 4 A, 4 B) connectés en parallèle sur les entrées et les sorties des seconds amplificateurs ( 3 A, 3 B). Amplificateur opérationnel suivant la revendication 4, caractérisé en ce qu'il est en outre prévu des moyens de compensation secondaire constitués par des capacités (CA, CB) connectées entre les entrées (I+, I-) et les sorties ( 0 +, 0-) de l'étage d'entrée différentiel ( 1), et des condensateurs (CE, CD) cons- tituant des éléments d'avance de phase pour l'amplifica- teur auxiliaire ( 5) de polarisation de l'étage de sortie de l'amplificateur, les condensateurs (CE, CD) étant connectés entre les entrées (I+, I-) et les sorties ( 0 +, 0-) de l'amplificateur auxiliaire ( 5).