FR 2667169 A1 19920327 FR 9014799 A 19901127 CIRCUIT DE PRODUCTION DE HAUTE TENSION POUR UN CIRCUIT DE MEMOIRE A SEMICONDUCTEUR La présente invention concerne un système de production de haute tension pour un dispositif de mémoire à semiconducteur programmable et effaçable électriquement (qui sera désignée dans la suite comme une "EEPROM"), particulièrement un circuit pour ajuster rapidement le niveau de la haute tension utilisée dans une EEPROM du type "flash". D'une manière générale, une EEPROM utilise comme cellule de mémoire un transistor à effet de champ à grille flottante avec une grille flottante isolée entre un canal et une grille de commande à laquelle une tension de grille est appliquée, de manière à effacer ou à programmer une information par l'utilisation de l'effet de tunnel électronique entre la grille flottante et la région active du transistor. Dans l'effacement de l'information, une haute tension de 15 V à 20 V est appliquée à l'électrode de grille pour faire subir l'effet de tunnel aux électrons à partir de la région de source ou de drain du transistor vers la grille flottante En plus, il y a un procédé habituellement adopté pour effacer l'information de toutes les cellules de mémoire au moins dans le cas d'une EEPROM du type flash En programmation, le transistor à effet de champ à grille flottante servant de cellule de mémoire est transformé en un type à déplétion par mise à la masse d'une électrode de la grille de commande de celui-ci et application d'une haute tension à un drain de celui-ci Par conséquent, l'EEPROM comprend généralement un circuit de production de haute tension nécessitée pour effectuer les opérations d'effacement et de programmation ci-dessus. En se référant à la figure 1 qui représente un circuit classique de production de haute tension, sont connectés en série une pluralité de circuits de pompage 1 qui réagissent à des impulsions d'horloge de pompage 4, 4 ' produites par un oscillateur Le circuit de pompage 1 du premier étage est connecté avec un transistor NMOS 2 dont le drain et la grille sont connectés en commun à une borne de tension de source Vcc Les impulsions d'horloge de pompage 4, 4 ' ont des phases opposées. La sortie du circuit de pompage dans l'étage final est connectée avec une borne de sortie de la haute tension 10 qui sert à appliquer une tension d'effacement de niveau élevé à l'électrode de la grille de commande d'une cellule de mémoire La tension d'effacement est délivrée par l'intermédiaire d'un décodeur de rangée à une ligne de mot correspondante ou par l'intermédiaire d'un circuit de verrouillage de programmation (non montré) à une linge de bit qui sont connectés avec le drain de la cellule de mémoire. Entre la borne de sortie de la haute tension 10 et la borne de tension de la source est interposé un transistor de charge de type N 5 dont le drain et la grille sont connectés à la borne de tension de la source Egalement, entre la borne de sortie de la haute tension 10 et la borne de tension de la masse est interposé un transistor de blocage de type N 3 dont la source et la grille sont connectées à la borne de tension de la masse. Les circuits de pompage respectifs 1 comprennent des capacités 6, 8 dont les premières électrodes sont connectées aux impulsions d'horloge de pompage 4, 4 ' et dont les secondes électrodes sont connectées aux grilles et aux drains des transistors NMOS 7, 9 Le transistor NMOS 2 fait chuter la tension Vcc de la source de la valeur de sa propre tension de seuil Vth La tension réduite est appliquée au drain et à la grille du transistor NMOS 7 du circuit de pompage qui réagit aux impulsions d'horloge de pompage 4, 4 ' de manière à augmenter la tension réduite jusqu'à un niveau élevé donné Il sera rapidement apprécié par une personne ayant une connaissance normale dans cette technique que le niveau de la haute tension sortie par la borne de sortie de la haute tension 10 dépend du nombre de circuits de pompage 1. Pendant ce temps, le transistor de charge 5 sert à maintenir la tension de la borne de sortie de la haute tension 10 à Vcc Vth lorsque les circuits de pompage 1 ne travaillent pas Bien que le transistor de blocage 3 soit un transistor NMOS, il travaille dans une région de coupure parce que la grille de celui-ci est connectée à la borne de tension de la masse. Dans un tel circuit classique de production de haute tension lorsque les impulsions d'horloge de pompage 4, 4 ' sont appliquées au circuit de pompage 1, la tension de sortie du circuit de pompage 1 est augmentée et la tension augmentée est bloquée par le transistor de blocage 3 au niveau de coupure de celui-ci. Par conséquent, le transistor de blocage 3 reçoit directement la charge provoquée par la sortie de la haute tension, et par conséquent il est sujet à être détruit De plus, le transistor de blocage 3 est affecté par des facteurs variables introduits dans le processus de fabrication de celui-ci de sorte que la tension de coupure peut n'être pas établie d'une manière définie, ce par quoi il est rendu difficile d'ajuster le niveau de la haute tension Ainsi, après que le dispositif de mémoire ait été fabriqué, il est impossible de régler le niveau de la haute tension. C'est un objet de la présente invention de créer un circuit de production de haute tension dans lequel le niveau de la haute tension utilisée comme tension d'effacement et de programmation dans une EEPROM peut être ajusté de manière appropriée. La présente invention propose à cet effet un circuit pour détecter le niveau de la tension finalement sortie pour être utilisée pour l'effacement et la programmation, un circuit pour comparer la tension sortie avec une tension de référence donnée et un circuit pour ajuster de manière appropriée le niveau de la tension sortie en fonction des états d'effacement et de programmation d'une cellule de mémoire. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 montre un schéma de circuit classique; la figure 2 est un schéma-blocs pour représenter un principe du circuit de l'invention; la figure 3 est un mode de réalisation de la présente invention; et la figure 4 est un autre mode de réalisation de la présente invention. En se référant à la figure 2, un circuit de production de haute tension de la présente invention comprend un premier et un second transistors de charge il et 12 dont les drains et les grilles sont connectés à une borne de tension de source Vcc, et une pluralité de circuits de pompage de tension 100 connectés en série entre la source du premier transistor de charge 11 et la source du second transistor de charge 12, la source du second transistor de charge étant couplée à une borne de sortie de la haute tension 19 Le circuit de pompage de tension 100 comprend des capacités 13, 15 et des transistors 14, 16, dont la construction est la même que celle du circuit de pompage 1 de la figure 1 Le premier et le second transistors de charge 11 et 12, respectivement, sont de la même sorte que le transistor NMOS 2 et le transistor de charge 5. Entre la borne de sortie de la haute tension 19 et le circuit de pompage 100 est interposé un circuit de contre-réaction A savoir, le circuit de contre-réaction comprend un circuit de détection de la haute tension 200 connecté à la borne de sortie de la haute tension 19, un circuit de production d'une tension de référence 300 pour produire une tension de référence donnée, un circuit de comparaison et d'amplification 400 pour comparer les sorties du circuit de détection de la haute tension 200 et du circuit de production de la tension de référence 300 et pour amplifier leur différence, et un circuit de production d'un signal de commande de pompage 500 pour recevoir la sortie du circuit de comparaison et d'amplification 400 pour produire des signaux de commande de pompage 17, 18 appliqués aux électrodes des capacités 13, 15 du circuit de pompage de tension 100 Ceci peut être disposé à l'intérieur du circuit de détection de la haute tension 200 et du circuit de production de la tension de référence 300 pour juger de l'effacement et de la programmation de la cellule de mémoire. En se référant à la figure 3 qui représente les circuits internes de la figure 2, à l'intérieur du circuit de détection de la haute tension 200 sont disposés les circuits fusibles de 1 'EEPROM 210, 220 pour détecter l'état de programmation, qui peuvent être alternativement connectés avec le circuit de production de la tension de référence 300 comme cela est montré à la figure 4. Le circuit de détection de la haute tension 200 comprend une première et une seconde résistances 201 et 202 connectées en série entre la borne de sortie de la haute tension 19 et la borne de tension de la masse, un circuit de résistances dynamiques 250, incluant une première et une seconde résistances dynamiques 203, 205 et 204, 206 connectées en parallèle avec la première résistance 201, et un premier et un second circuits fusibles de l'EEPROM 210, 220 dont les sorties sont connectées respectivement aux première et seconde résistances dynamiques 203, 205 et 204, 206 Les première et seconde résistances dynamiques incluent les transistors 205, 206 et les résistances 203, 204 connectés en série entre la borne de sortie de la haute tension 19 et la borne de sortie 207 du circuit de détection de la haute tension 200 interposée entre la première et la seconde résistances 201 et 202 Les grilles des transistors 205 et 206 sont connectées respectivement aux sorties des premier et second circuits fusibles de 1 'EEPROM 210 et 220 Le premier et le second circuits de 1 'EEPROM comprennent des transistors à déplétion 211, 221 dont le drain est connecté à la tension de la source (Vcc) et dont la grille est connectée à la source, des transistors à effet de champ à grille flottante 212, 222 dont les canaux sont connectés entre la source des transistors à déplétion 211, 221 et la tension de la masse et dont les grilles de commande sont connectées aux signaux de remise à zéro 252, 254, et des inverseurs 213, 223 pour inverser les sorties des noeuds de sortie interposées entre la source des transistors à déplétion 211, 221 et les drains des transistors à effet de champ à grille flottante 212, 222 pour alimenter les grilles des transistors 205, 206 du circuit de résistances dynamiques Les transistors à effet de champ à grille flottante 212, 222 sont utilisés comme une cellule fusible de 1 'EEPROM qui est effacée ou programmée en fonction des signaux de commande d'état de cellule 251, 253 appliqués aux drains de ceux-ci. Le circuit de production de la tension de référence 300 comprend des transistors à déplétion 302, 305 présentant normalement un état conducteur avec les canaux connectés entre la borne de tension de la source et la borne de tension de la masse, deux transistors NMOS 303, 304 connectés en série entre les deux transistors à déplétion 302, 305 dont les grilles sont connectées en commun à un signal d'autorisation d'enregistrement WE, et un inverseur 301 pour inverser le signal d'autorisation d'enregistrement WE pour alimenter les grilles des transistors NMOS avec le signal inversé Le circuit de comparaison et d'amplification 400 comprend un amplificateur différentiel du type à entrée à canal N constitué de deux transistors PMOS 403, 404 et de trois transistors NMOS 401, 402, 405 La grille, du transistor NMOS 405 connecté à la tension de la masse Vss, reçoit le signal d'autorisation d'enregistrement WE par l'intermédiaire d'un inverseur 406 La sortie du circuit de comparaison et d'amplification 400 passe à travers trois inverseurs 407, 408 et 409. Le circuit de production du signal de commande de pompage 500 comprend deux portes NON-OU 501, 502 recevant en commun des impulsions d'horloge de pompage données op, le signal d'autorisation d'enregistrement WE et la sortie du circuit de comparaison et d'amplification 400, et des inverseurs 503, 504, 505 pour inverser les sorties des deux portes NON- OU 501, 502 de manière à sortir deux signaux de commande de pompage 17 et 18 de logiques opposées. En se référant à la figure 4, le circuit de production de la tension de référence 300 est connecté avec le circuit des résistances dynamiques 340 et les circuits de détection d'état de programmation 210, 220 Le circuit des résistances dynamiques 340 comprend des transistors à déplétion 307, 309 dont les grilles et le sources sont connectées en commun à la source de tension de la masse, ce qui est différent de la figure 3. Les première et seconde résistances dynamiques 306, 307 et 308, 309 du circuit des résistances dynamiques 340 comprennent des transistors NMOS 306 et 308 et les transistors à déplétion 307 et 309 connectés en série entre la sortie 350 du circuit de production de la tension de référence et la borne de tension de la masse Les grilles des transistors NMOS 306 et 308 sont connectés respectivement aux sorties 230 et 240 du premier et du second circuits fusibles de 1 'EEPROM 210 et 220 Le premier et le second circuits de détection de l'état de programmation 210 et 220 comprennent des transistors à déplétion 211, 221, des transistors à effet de champ à grille flottante 212, 222 et des inverseurs 213, 223, qui sont les mêmes que ceux de la figure 3. D'autre part, le circuit de détection de la haute tension 200 est constitué d'une première et d'une seconde résistances 201 et 202 connectées en série entre la borne de sortie de la haute tension 19 et la borne de tension de la masse. Le fonctionnement du circuit de l'invention va maintenant être décrit en se référant spécialement aux figures 2 à 4. En se référant à la figure 3, la tension de la borne de sortie de la haute tension 19 est maintenue comme étant le niveau de Vcc Vth en raison du second transistor de charge 12 dans l'état initial ou le circuit de pompage de tension 100 ne pompe pas la tension. Ensuite, si le signal d'autorisation d'enregistrement WE est établi à l'état "bas" afin de programmer de l'information, la sortie 310 du circuit de production de la tension de référence 300 est divisée par les transistors à déplétion 302 et 305 de manière à donner la tension de référence, et la sortie 410 du circuit de comparaison et d'amplification 400 vient à l'état "bas", de sorte que le circuit de production du signal de commande de pompage 500 répond aux impulsions d'horloge de pompage op de manière à appliquer respectivement les signaux de commande de pompage 17 et 18 de logiques opposées aux premières électrodes des capacités 13 et 15 du circuit de pompage de tension 100. Si le signal de commande de pompage 17 à l'état "haut" est appliqué à la grille et au drain du transistor 14 connecté à la source du transistor de charge 11 dont la grille et le drain sont connectés à la borne de tension de la source Vcc, lesquels grille et drain du transistor 14 sont initialement soumis au niveau de tension Vcc Vth, la tension est amenée à un niveau plus élevé, qui est appliqué au drain du transistor 16 de l'étage suivant, et la tension de la borne de sortie de la haute tension 19 est augmentée à un niveau suffisamment élevé pour la programmation, en répondant à l'oscillation séquentielle des impulsions d'horloge de pompage 17 et 18. Puis la tension de la borne de sortie de la haute tension 19 est détectée par le circuit de détection de la haute tension 200, dont la sortie 260 est comparée avec la sortie 310 du circuit de production de la tension de référence 300 dans le circuit de comparaison et d'amplification 400 Si la sortie 260 du circuit de détection de la haute tension 200 est inférieure à la sortie du circuit de production de la tension de référence 300, la sortie 410 du circuit de comparaison et d'amplification 400 vient à l'état "bas", de sorte que le circuit de pompage de tension 100 maintient l'accroissement de la tension de la borne de sortie de la haute tension 19, en répondant aux impulsions d'horloge de pompage op. Au contraire, si la sortie 260 du circuit de détection de la haute tension 200 est plus grande que la sortie 310 du circuit de production de la tension de référence 300, la sortie 410 du circuit de comparaison et d'amplification 400 vient à l'état "haut", et les signaux de commande de pompage 17 et 18 sont amenés respectivement aux états "haut" et "bas", de sorte que le circuit de pompage 100 ne répond pas plus longtemps aux impulsions d'horloge de pompage op en arrêtant ainsi l'opération de pompage, ce qui a pour résultat de ne pas maintenir plus longtemps la tension augmentée de la borne de sortie de la haute tension 19 A savoir, la tension de la borne de sortie de la haute tension 19 est toujours maintenue constante. De plus, la tension de la borne de sortie de la haute tension 19 est commandée par le niveau de commande de la sortie 260 du circuit de détection de la haute tension 200, ce qui est effectué par le circuit des résistances dynamiques 250 et les premier et second circuits de l'EEPROM 210 et 220. Puisque les grilles des transistors 205 et 206 du circuit de résistance dynamique 250 connectées en parallèle avec la première résistance 201 sont respectivement couplées aux sorties 230 et 240 des premier et second circuits fusibles de 1 'EEPROM 210 et 220, les valeurs des résistances pour détecter ou diviser la tension de la borne de sortie de la haute tension 19 varient en fonction des états de sortie des premier et second circuits de l'EEPROM 210 et 220, ce par quoi la sortie du circuit de comparaison et d'amplification 400 est ajustée de manière à obtenir la haute tension désirée. Si le circuit des résistances dynamiques 250 et les premier et second circuits fusibles de l'EEPROM 210 et 220 n'existaient pas, la tension de sortie du circuit de détection de la haute tension 200 serait toujours maintenue au niveau de la valeur de la première résistance 201 multipliée par la tension de la borne de sortie de la haute tension 19 (la valeur de la première résistance 201 + la valeur de la seconde résistance 202). Les sorties 230 et 240 des premier et second circuits de détection de programmation 210 et 220 (premier et second circuits de l'EEPROM 210 et 220) varient en fonction de l'état de la mémoire des cellules fusibles de 1 'EEPROM 212 et 222 qui est déterminé par les signaux de commande d'état de cellules 251, 253 et les signaux de remise à zéro 252, 254 appliqués respectivement aux drains et aux grilles de commande des cellules fusibles de l'EEPROM 212 et 222 constituées de transistors à effet de champ à grille flottante ce qui est la même opération que celle pour effacer ou programmer une cellule d'EEPROM classique. A savoir, les signaux de remise à zéro 252, 254 sont les mêmes que les signaux appliqués à une ligne de mot d'une cellule EEPROM, tandis que les signaux de commande d'état de cellules 251, 253 sont les mêmes que les signaux appliqués à une ligne de bit connectée au drain de la cellule EEPROM. De ce fait, si le signal de remise à zéro et le signal de commande d'état de cellules sont respectivement 18 V et 0 V, les cellules fusibles de l'EEPROM 212, 222 sont toutes effacées dans un type à enrichissement Au contraire, si le signal de remise à zéro et le signal de commande d'état de cellules ont respectivement les valeurs O V et 18 V, les cellules fusibles de 1 'EEPROM sont programmées dans un type à déplétion. Les cellules fusibles de l'EEPROM 212, 222 prennent des tensions de seuil d'environ 3 V à l'état effacé de celles-ci de sorte que même si les signaux de remise à zéro 252, 254 du niveau de 1 V à 2 V sont appliqués aux grilles de commande afin de lire l'état de mémoire des cellules, les cellules ne deviennent pas conductrices Par conséquent, dans ce cas, les sorties 230 et 240 des circuits fusibles de 1 'EEPROM 210, 220 viennent à l'état il "bas" pour que les cellules ne soient pas conductrices. Au contraire, si les cellules fusibles de l'EEPROM 212, 222 sont programmées, la tension de seuil est d'environ 2 V de sorte que les signaux de remise à zéro 252, 254 d'environ 1 V à 2 V peuvent rendre les cellules conductrices, en mettant ainsi les sorties correspondantes des circuits fusibles de l'EEPROM à l'état "haut" Par conséquent, les transistors NMOS 205, 206 du circuit des résistances dynamiques 250 peuvent être conducteurs. Si le circuit des résistances dynamiques 250 est commandé en établissant une résistance en parallèle avec la première résistance 201, la sortie 260 du circuit de détection de la haute tension 200 a un niveau de tension inférieur à celui de la sortie 310 du circuit de production de la tension de référence 300 de façon à porter la sortie 410 du circuit de comparaison et d'amplification 400 à l'état "bas", en faisant ainsi en sorte que le circuit de pompage 100 augmente la tension de la borne de sortie de la haute tension 19 comme cela a été décrit ci-dessus. Le niveau de tension de la sortie 260 du circuit de détection de la haute tension 200 va maintenant être décrit en fonction des états des sorties 230, 240 des premier et second circuits fusibles de 1 'EEPROM 210 et 220 Il est supposé que les valeurs des première et seconde résistances 201 et 202 et des éléments résistants 203 et 204 sont respectivement Ri, R 2, R 3 et R 4, et que les tensions de la borne de sortie de la haute tension 19 et du circuit de détection de la haute tension 200 sont respectivement Vpp et Vpd. Si les sorties 230 et 240 des circuits fusibles de l'EEPRON 210 et 220 sont respectivement à l'état "haut" et à l'état "bas", Vpd = R 2 x Vpp/(Rl // R 3 + R 2) Au contraire, si les sorties 230 et 240 sont respectivement à l'état "haut et à l'état "bas", Vpd = R 2 x Vpp/(Rl // R 4 + R 2) Si les sorties sont toutes à l'état "haut", Vpd = R 2 x Vpp/(Rl // R 3 // R 4 + R 2) La tension de sortie de la borne de sortie de la haute tension 19 est ajustée par la commande du niveau de détection du circuit de détection de la haute tension 200 dans le mode de réalisation de la figure 3, mais dans le mode de réalisation de la figure 4 ceci est réalisé par la commande du niveau de la tension de référence A savoir, le circuit des résistances dynamiques 340 est connecté entre la sortie 350 du circuit de la tension de référence 300 et la borne de tension de la masse de façon à diviser la tension de sortie Les éléments résistants du circuit des résistances dynamiques sont des transistors à déplétion dont la grille et le canal sont connectés à la tension de la masse, ce qui est différent du mode de réalisation de la figure 3. Les grilles des transistors NMOS 306 et 308 du circuit des résistances dynamiques 340 sont connectées respectivement aux sorties 230 et 240 des premier et second circuits fusibles de l'EEPROM 210 et 220 Ainsi, si les cellules de l'EEPROM 212 et 222 sont toutes effacées, les sorties viennent toutes à l'état "bas", de sorte que les transistors NMOS 306 et 308 sont tous bloqués Par conséquent, les transistors à déplétion 307 et 309 comme les éléments résistants diviseurs de tension n'affectent pas la tension de la borne de sortie 350 du circuit de production de la tension de référence 300. Cependant, comme les sorties 230 et 240 des premier et second circuits fusibles de 1 'EEPROM 210 et 220 sont respectivement dans les états "haut" et "bas" ou "bas" et "haut", ou tous "haut", le niveau de la tension de référence de la borne de sortie 350 est commandé de manière à modifier le niveau de la haute tension pompée. Les premier et second circuits fusibles de 1 'EEPROM 210 et 220 utilisés en commun aux figures 3 et 4 commandent le niveau de la tension d'effacement et de programmation en fonction de l'état effacé et programmé des cellules fusibles de l'EEPROM 212 et 222 Par exemple, si l'état programmé est vicié parce que les électrons dans la grille flottante ne sont pas totalement évacués bien que la tension de programme d'environ 16 V ait été appliquée au drain pour programmer la cellule de mémoire, il est nécessaire d'appliquer une tension de programme d'un niveau plus élevé lors de la programmation ultérieure de la cellule de mémoire, ou d'une autre manière il est nécessaire de maintenir la tension de programme à un niveau approprié La même procédure est appliquée pour effacer la cellule de mémoire Même si les circuits fusibles 210 et 220 ne sont pas prévus dans le circuit de l'invention, le niveau de la borne de sortie de la haute tension 19 peut être maintenu constant par le circuit de détection de la haute tension 200, le circuit de production de la tension de référence et le circuit de comparaison et d'amplification 400, mais il est impossible d'obtenir que la haute tension soit ajustée au niveau approprié en fonction de l'état programmé de la cellule de mémoire. Bien que deux modes de réalisation de la présente invention aient été décrits, d'autres modes de réalisation seront montrés sans quitter le domaine technique de la présente invention. Comme cela est décrit ci-dessus, le circuit de l'invention délivre en contre-réaction la sortie du circuit de production de la haute tension dans un dispositif de mémoire à semiconducteur, de manière à maintenir la haute tension à un niveau constant. De plus, la présente invention procure l'avantage que la haute tension peut être ajustée à un niveau approprié selon l'état programmé de la cellule de mémoire programmée par la haute tension. De plus, la présente invention améliore la fiabilité du dispositif de mémoire en évitant les problèmes de surcharge apparaissant lorsque le niveau de la haute tension est ajustée seulement par l'utilisation des caractéristiques d'écoulement d'un élément unique comme dans le circuit classique de production de haute tension. Bien que des réalisations spécifiques de l'invention aient été représentées et décrites ici, ceci n'est pas destiné à limiter l'invention aux éléments et aux réalisations décrits Une personne expérimentée dans la technique reconnaîtra aisément que des éléments particuliers ou des sous ensembles peuvent être utilisés sans quitter le domaine et l'esprit de l'invention. REVENDICATIONS 1 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur comprenant une borne de sortie de la haute tension ( 19); une pluralité de moyens de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par un premier signal et un second signal de commande de pompage ( 17 et 18) de logiques opposées, caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) connectés entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss) pour détecter le niveau de tension de ladite borne de sortie de la haute tension ( 19); des moyens de production d'une tension de référence ( 300) connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement 'WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence ( 300) et pour amplifier la différence entre elles; et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire les dits premier et second signaux de commande de pompage ( 17 et 18). 2 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 1; caractérisé en ce que les dits moyens de détection de la haute tension ( 200) comprennent des première et seconde résistances ( 201 et 202) connectées en série entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss), et un noeud de sortie ( 207) entre les dites première et seconde résistances ( 201 et 202). 3 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 1, caractérisé en ce que les dits moyens de production des signaux de commande de pompage ( 500) comprennent des portes NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400). 4 Circuit de production de haute tension pour un dispositif semiconducteur comprenant: une borne de sortie de la haute tension ( 19); une pluralité de circuits de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par un premier signal et un second signal de commande de pompage ( 17 et 18), caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) comprenant une première et une seconde résistances ( 201 et 202) connectées en série entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss), et un noeud de sortie ( 207) entre les dites première et seconde résistances ( 201 et 202); des moyens de production d'une tension de référence ( 300) connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement (WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence ( 300) et pour amplifier la différence entre elles; des moyens de résistances dynamiques ( 250) connectés avec l'une des deux bornes d'entrée des dits moyens de comparaison et d'amplification ( 400); et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire les dits premier et second signaux de commande de pompage ( 17 et 18) de logiques opposées. 5 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 4, caractérisé en ce que les dits moyens de résistances dynamiques ( 250) comprennent des transistors à grilles isolées ( 205, 206) dont les grilles reçoivent des signaux de commande donnés et des résistances ( 203, 204) connectées en série respectivement avec les dits transistors à grilles isolées ( 205, 206), les grilles et les canaux des dits transistors à grilles isolées ( 205, 206) étant respectivement connectés aux bornes de sorties de circuits fusibles de 1 'EEPROM ( 210, 220) et à l'une des deux bornes d'entrée des dits moyens de comparaison et d'amplification ( 400). 6 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 5, caractérisé en ce que les dits circuits fusibles de 1 'EEPROM ( 210, 220) comprennent un transistor à déplétion ( 211, 221) dont le drain est connecté à la borne de tension de la source (Vcc) et dont la source est connectée à la grille, une cellule fusible ( 212, 222) dont le canal est connecté entre la source du dit transistor à déplétion ( 211, 221) et une borne de tension de la masse (Vss), dont le drain est connecté à un signal de commande d'état de cellule ( 251, 253) est dont la grille de commande est connectée à un signal de remise à zéro ( 252, 254), et une borne de sortie connectée entre la source du dit transistor à déplétion ( 211, 221) et le drain de ladite cellule fusible de l'EEPROM ( 212, 222). 7 Circuit de production de haute tension pour un dispositif de mémoire à semiconducteur tel que revendiqué à la revendication 4, caractérisé en ce que les dits moyens de sortie des signaux de commande de pompage ( 500) comprennent NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400). 8 Circuit de production de haute tension pour une EEPROM comprenant: une borne de sortie de la haute tension ( 19); une pluralité de circuits de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par deux signaux ( 17 et 18) de phases opposées, caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) comprenant une première et une seconde résistances ( 201 et 202) connectées en série entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss), et un noeud de sortie ( 207) entre les dites première et seconde résistances ( 201 et 202) de manière à détecter le niveau de tension de ladite borne de sortie de la haute tension ( 19); des moyens de résistances dynamiques ( 250) comprenant un transistor à grille isolée ( 205, 206), connecté en parallèle avec la première résistance ( 201) des dits moyens de détection de la haute tension, dont la grille est alimentée avec un signal de commande donné ( 230, 240), et une résistance ( 203, 204); des moyens de production d'une tension de référence ( 300) connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement (WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence ( 300) et pour amplifier la différence entre elles; et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire deux signaux ( 17 et 18) de logiques opposées. 9 Circuit de production de haute tension pour une EEPROM tel que revendiqué à la revendication 8, caractérisé en ce que la grille du dit transistor à grilles isolées est connecté à la sortie de moyens de détection d'état de programme ( 210, 220). Circuit de production de haute tension d'une EEPROM tel que revendiqué à la revendication 8 ou 9, caractérisé en ce que les dits circuits fusibles de 1 'EEPROM ( 210, 220) comprennent un transistor à déplétion ( 211, 221) dont le drain est connecté à la borne de tension de la source (Vcc) et dont la source est connectée à la grille, une cellule fusible ( 212, 222) dont le canal est connecté entre la source du dit transistor à déplétion ( 211, 221) et une borne de tension de la masse (Vss), dont le drain est connecté à un signal de commande d'état de cellule ( 251, 253) est dont la grille de commande est connectée à un signal de remise à zéro ( 252, 254), et une borne de sortie connectée entre la source du dit transistor à déplétion ( 211, 221) et le drain de ladite cellule fusible de l'EEPROM ( 212, 222). 11 Circuit de production de haute tension tel que revendiqué à la revendication 8, caractérisé en ce que l'élément résistant des dits moyens de résistances dynamiques ( 250) comprend une résistance au polysilicium ou un transistor à déplétion ayant un état normal conducteur. 12 Circuit de production de haute tension tel que revendiqué à la revendication 8, caractérisé en ce que les dits moyens de sortie des signaux de commande de pompage ( 500) comprennent deux portes NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400), des inverseurs ( 503, 504, 505) pour recevoir respectivement les sorties des dites portes NON-OU ( 501, 502) pour produire des signaux de logiques opposées ( 17 et 18) et une mémoire tampon. 13 Circuit de production de haute tension pour une EEPRON comprenant: une borne de sortie de la haute tension ( 19); une pluralité de circuits de pompage de tension ( 100) connectés en série entre une borne de tension d'une source (Vcc) et ladite borne de sortie de la haute tension ( 19) et commandés par deux signaux ( 17 et 18) de phases opposées, caractérisé en ce qu'il comprend de plus: des moyens de détection de la haute tension ( 200) connectés entre ladite borne de sortie de la haute tension ( 19) et une borne de tension de la masse (Vss) pour détecter le niveau de tension de ladite borne de sortie de la haute tension ( 19); des moyens de production d'une tension de référence connectés entre ladite borne de tension de la source (Vcc) et une borne de tension de la masse (Vss) et commandés par un signal d'autorisation d'enregistrement (WE) de manière à produire une tension de référence d'un niveau donné; des moyens de comparaison et d'amplification ( 400) commandés par ledit signal d'autorisation d'enregistrement (WE) pour comparer les sorties des dits moyens de détection de la haute tension ( 200) et des moyens de production de la tension de référence et pour amplifier la différence entre elles; et des moyens de production de signaux de commande de pompage ( 500) pour recevoir ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400) pour produire deux signaux de phases opposées ( 17 et 18). 14 Circuit de haute tension pour une EEPROM tel que revendiqué à la revendication 13, caractérisé en ce que les dits moyens de résistances dynamiques ( 340) comprennent un transistor à grille isolée ( 306, 308) et un élément résistant ( 307, 309) connectés en série entre la borne de sortie des dits moyens de production de tension de référence et une borne de tension de la masse (Vss), la grille du dit transistor à grille isolée ( 306, 308) étant connectée à la borne de sortie d'un circuit fusible de l'EEPROM ( 210, 220). 15 Circuit de production de haute tension tel que revendiqué à la revendication 14, caractérisé en ce que l'élément résistant des dits moyens de résistances dynamiques ( 340) comprend une résistance au polysilicium ou un transistor à déplétion ayant un état normal conducteur. 16 Circuit de production de haute tension d'une EEPROM tel que revendiqué à la revendication 14, caractérisé en ce que ledit circuit fusible de 1 'EEPROM ( 210, 220) comprend un transistor à déplétion ( 211, 221) dont le drain est connecté à la borne de tension de la source (Vcc) et dont la source est connectée à la grille, une cellule fusible ( 212, 222) dont le canal est connecté entre la source du dit transistor à déplétion ( 211, 221) et une borne de tension de la masse (Vss), dont le drain est connecté à un signal de commande d'état de cellule ( 251, 253) est dont la grille de commande est connectée à un signal de remise à zéro ( 252, 254), et une borne de sortie connectée entre la source du dit transistor à déplétion ( 211, 221) et le drain de ladite cellule fusible de l'EEPRON ( 212, 222). 17 Circuit de production de haute tension pour une EEPRON tel que revendiqué à la revendication 13, caractérisé en ce que les dits moyens de sortie des signaux de commande de pompage ( 500) comprennent deux portes NON-OU ( 501, 502) pour recevoir de manière simultanée ledit signal d'autorisation d'enregistrement (WE), des impulsions d'horloge de pompage (op) et la sortie ( 410) des dits moyens de comparaison et d'amplification ( 400), des inverseurs ( 503, 504, 505) pour recevoir respectivement les sorties des dites portes NON-OU ( 501, 502) pour produire des signaux de logiques opposées ( 17 et 18) et une mémoire tampon.