FR 2671680 A1 19920717 FR 9100451 A 19910116 La présente invention est relative aux modulateurs Delta-Sigma utilisés pour les convertisseurs Analogiques-Numériques à suréchantillonnage, à plage dynamique et de linéarité élevées. Elle présente un intérêt particulier pour les technologies modernes à intégration tres poussée qui ont une basse tension d'alimentation telles que la technologie CMOS à 5 volts par exemple. Les convertisseurs Sigma-Delta, également connus sous le nom de convertisseurs Delta-Sigma, ont fait l'objet de publications de plus en plus nombreuses depuis 1974 et reçoivent actuellement une très grande attention de la part de l'industrie des circuits intégrés à intégration très poussée. Avec l'avènement des technologies à intégration très poussée réalisant des lignes fines, les convertisseurs Delta-Sigma deviennent économiquement compétitifs avec autres types de convertisseurs de données, à spécifications de conversion égales. Ils rendent également possible l'intégration sur un seul circuit intégré de convertisseurs de linéarité élevée, ce qui n'était possible qu'avec des technologies hybrides coûteuses ou en utilisant des techniques de compensation complexes. Les convertisseurs Analogiques - Numériques sont basés sur le suréchantillonnage, c'est-à-dire un échantillonnage à des fréquences bien supérieures à la fréquence de Nyquist, sur une quantification- simple et sur des structures à contre-réaction qui assurent une mise en forme spectrale du bruit de quantification mais n'affectent pas la bande du signal. Ils utilisent des convertisseurs Analogiques Numériques ou Numériques - Analogiques à un seul bit ou à peu de bits. Ils nécessitent un filtrage numérique mais n'ont besoin que de peu de circuits analogiques. Ils constituent un moyen pour exploiter une densité et une vitesse accrue de technologies à intégration très poussée de manière à réduire la difficulté de mise en oeuvre de fonctions analogiques complexes avec une plage dynamique analogique réduite. Un convertisseur Analogique - Numérique Delta-Sigma type utilise un modulateur Delta-Sigma suréchantillonné à une seule boucle suivi d'un filtre numérique passe-bas de décimation. Un modulateur de ce type est constitué d'un filtre passe-bas analogique et d'un quantifieur simple contenus dans une boucle de réaction suréchantillonnée. Afin d'éviter les non-linéarités rencontrées dans les mises en oeuvre pratiques d'une conversion numériqueanalogique à plusieurs bits, il est très intéressant d'utiliser un quantifieur à un seul bit. Dans ce cas, le quantifieur peut être réalisé à l'aide d'un simple comparateur qui assure la conversion A/N en série avec un convertisseur N/A à un bit. Dans le quantifieur, une erreur ou un bruit de quantification est ajouté au signal. Ce bruit est distribué sur la moitié de la fréquence d'échantillonnage et seulement une partie de celui-ci tombe dans la bande du signal à basse fréquence. Du fait que le filtre passe-bas se trouve dans le trajet aller de la boucle, ce bruit de quantification est soumis à un filtrage passe-haut tandis que le signal d'entrée subit un filtrage passe-bas et n'est pas affecté dans la bande du signal. Ce processus est souvent appelé "mise en forme spectrale du bruit de quantification". L'ordre du filtre passe-bas du trajet aller est appelé ordre du mise en forme de bruit ou ordre de modulateur. Plus cet ordre est élevé, plus le rapport du signal au bruit de quantification dans la bande à la sortie du modulateur- est important. La sortie du modulateur est la sortie du comparateur, c'est un signal numérique à un bit ; le bruit de quantification haute fréquence est ensuite atténué par un filtre numérique passe-bas de décimation. Ce filtre de décimation assure un ré-échantillonnage à une fréquence de Nyquist plus faible après filtrage du bruit à haute fréquence afin de réduire au minimum le bruit replié dans la bande du signal. Le rapport entre la fréquence de suréchantillonnage et la fréquence de Nyquist est appelé rapport de suréchantillonnage. En théorie, il est suffisant d'accroître le rapport de suréchantillonnage afin d'accroître le rapport signal total sur bruit plus distorsion dans la bande. Le rapport signal sur bruit plus distorsion (RSBD) est le rapport entre l'énergie du signal sinusoïdal de test à une seule fréquence et la somme du bruit de bande et de l'énergie de distorsion dans la bande à la sortie du convertisseur Analogique - Numérique. En augmentant le rapport de suréchantillonnage, on peut théoriquement accroître à volonté la plage dynamique et la linéarité du convertisseur A/N. En augmentant l'ordre du modulateur, on améliore le filtrage du bruit de quantification à basse fréquence de sorte qu'un rapport de suréchantillonnage plus faible est nécessaire pour une plage dynamique et une linéarité données du convertisseur. En pratique, des structures du second ordre sont utilisées pour un convertisseur à faible largeur de bande tandis que des structures d'ordre plus élevé sont utilisées pour des largeurs de bande plus élevées. Dans les mises en oeuvre pratiques, avec un rapport de suréchantillonnage et un ordre de mise en forme de bruit suffisants, la plage dynamique peut être limitée par des limitations de circuits électroniques. D'une part le bruit électronique empêche l'utilisation de signaux de très faible amplitude. D'autre part les signaux de forte amplitude induisent de fortes excursions analogiques internes. Ces excursions sont limitées à la tension d'alimentation diminuée d'une faible marge dépendant de la conception nécessaire pour maintenir une polarisation appropriée du circuit. Ainsi il existe de nombreuses motivations pour développer des structures A/N avec des excursions analogiques limitées dans le circuit interne. Les niveaux maximums de signal sont alors définis par cette valeur de référence de tension. Si les excursions internes sont plus faibles que la référence de tension, cette référence peut être choisie à une valeur pratiquement égale à la tension d'alimentation. I1 existe actuellement trois catégories de modulateurs Delta-Sigma à suréchantillonnage réalisés sur la base d'une quantification à un bit, utilisés pour la conversion Analogique - Numérique. 1 - Les structures à une seule boucle ; 2 - Les modulateurs réalisés avec des boucles- du premier ordre en cascade (connus en tant que structures MASH) 3 - Les modulateurs du troisième et du quatrième ordre à deux étages. 1) Les structures de modulateur à une seule boucle, et un seul quantifieur peuvent assurer une mise en forme spectrale du bruit de quantification du premier ou second ordre ou d'un ordre plus élevé. La structure la plus connue de cette catégorie est le modulateur Delta-Sigma de mise en forme de bruit du second ordre proposé par James Candy. Cette structure a ensuite été modifiée par Bernhard Boser afin de fournir de meilleures performances et de permettre une intégration plus aisée dans le cas d'une réalisation en technologie CMOS à capacités commutées. Les avantages de ces structures sont les suivantes Avec un choix convenable de gains dans leurs circuits analogiques, les excursions ne sont pas beaucoup plus importantes que la tension de référence Vr. Avec de telles valeurs en présence d'une onde sinusoïdale d'entrée ayant un niveau de - 3 dBr, l'excursion aux sorties des intégrateurs n'est jamais supérieure à +/- 1,1 Vr. Les niveaux d'entrée en dBr sont relatifs à la référence de tension. Ainsi une référence élevée de tension proche de la tension d'alimentation peut être utilisée. Ceci assure une plage dynamique aussi grande que possible pour des alimentations données et un niveau de bruit électronique donné. Ces structures nécessitent seulement un gain continu en boucle ouverte modéré dans les amplificateurs. Ceci est un avantage capital pour une mise en oeuvre aisée avec des circuits analogiques simples, en particulier, avec une technologie CMOS à faible prix de revient. Pour un rapport de suréchantillonnage de 256, un gain continu en boucle ouverte de 50 dB est suffisant pour les amplificateurs. Ces structures présentent cependant l'inconvénient que le bruit de-quantification et la non-linéarité croissent pour des niveaux d'entrée élevés. Un autre inconvénient est que pour une mise en forme de bruit du troisième ordre et d'ordre plus élevé, la stabilité de la boucle ne peut être obtenue que par une conception attentive du filtre du trajet aller. 2) Les modulateurs formés de boucles du premier ordre en cascade comportent des sorties traitées numériquement. Ils peuvent assurer une mise en forme du bruit de quantification du second ordre, du troisième ordre ou d'un ordre plus élevé selon le nombre de boucles. De telles structures ont été proposées par Hayashi et al. ISSCC 1986(structure à deux boucles du deuxième ordre) et Matsuya et al. ISSCC 1987 (structure à trois boucles du troisième ordre). Ces structures présentent les avantages suivants Les gains des étages analogiques des différentes boucles peuvent être choisis de telle façon que toutes les excursions de tension restent inférieures à la référence de tension. La stabilité est aussi bonne pour la mise en forme de bruit d'ordre élevé que pour une structure à une seule boucle. Il n'y a pas de dégradation des courbes du rapport signal sur bruit plus distorsion RSBD pour les niveaux d'entrée élevés. Il n'y a pas de distorsion en plus du bruit de quantification uniforme même pour les niveaux d'entrée élevés. La linéarité intégrale des modulateurs est égale à leur plage dynamique. Les inconvénients. de ces structures sont les suivants Elles nécessitent un gain continu en boucle ouverte très élevé pour le premier amplificateur opérationnel. Plus la plage dynamique est élevée, plus le gain continu en boucle ouverte nécessaire est important. Les gains ki, kj et kl doivent être appariés avec précision sous peine d'une dégradation du rapport signal sur bruit plus distorsion. De telles structures nécessitent un appariement des composants plus sévère qu'il est possible de réaliser, dans la pratique, avec des technologies à faible prix de revient. 3) Parmi les modulateurs du troisième et du quatrième ordre à deux étages, on trouve la structure proposée par Longo et Copeland, CICC 1988. Cette structure utilise un premier étage du second ordre mis en cascade avec un second étage du premier ordre et assure une mise en forme du bruit du troisième ordre. L'entrée du second étage est la différence entre l'entrée et la sortie du quantifieur du premier étage. Le second intégrateur de la première boucle a un gain kj de 2 afin d'assurer une mise en forme de bruit effectivement du troisième ordre après une combinaison numérique des sorties des deux boucles. Une autre structure est proposée par Karema et al, CCTD 1989. Elle utilise un premier étage du second ordre mis en cascade avec un second étage du second ordre et assure une mise en forme de bruit du quatrième ordre. L'entrée du second étage est égale à la différence entre l'entrée et la sortie du quantifieur du premier étage. Le second étage de la première boucle a un gain de 2 afin d'assurer une mise en forme du bruit effectivement du quatrième ordre après une combinaison numérique des sorties des deux boucles. Les deux structures précitées présentent les avantages suivants Elles nécessitent des gains continus en boucle ouverte plus faibles pour les amplificateurs opérationnels en comparaison avec les structures MASH équivalentes des troisième et quatrième ordres. Leur stabilité est bien meilleure et plus facile à assurer que celle des structures du troisième et du quatrième ordre à une seule boucle. Cependant leurs inconvénients sont les suivants Elles impliquent des excursions analogiques beaucoup plus importantes que la référence de tension, de l'ordre de quatre fois la référence de tension pour un niveau d'entrée à - 3dB, car le gain kj est élevé. Ceci implique que la référence de tension Vr doit être plus petite d'un facteur d'au moins 4 en comparaison avec le maximum possible. Ainsi la plage dynamique sera réduite pour des niveaux de bruit électronique et d'alimentation donnés. La perte sera de 12 dB avec une référence de tension quatre fois plus faible que le maximum possible. Ils présentent de plus une importante dégrada -tion de linéarité et une dérive du rapport signal sur bruit plus distorsion pour des niveaux d'entrée élevés Cette dégradation est également due à la valeur élevée de kj. Pour des niveaux d'entrée élevés, l'erreur de quantification du premier étage qui est l'entrée du second étage est supérieure à la dynamique d'entrée du second étage. Ceci provoque une non-linéarité supplémentaire qui dégrade le rapport signal sur bruit plus distorsion. L'invention vise à créer un modulateur Delta Sigma qui combine les avantages des modulateurs Delta Sigma connus sans toutefois en présenter les inconvénients. Elle a donc pour objet un modulateur Delta Sigma suréchantillonné comportant une première boucle comprenant un modulateur Delta-Sigma à quantifieur à un bit, de mise en forme du bruit du second ordre et une seconde boucle comprenant un modulateur Delta-Sigma à quantifieur à un bit, de mise en forme de bruit du premier ou du second ordre, caractérisé en ce que 1 Ventrée du quantifieur de la première boucle constitue également l'entrée de la seconde boucle, la première boucle comprenant des intégrateurs connectés en amont du quantifieur et précédés par des étages amplificateurs de gains correspondants intercalés entre les intégrateurs et des soustracteurs destinés à établir la différence entre les signaux d'entrée Ve(z), Vi(z) et le signal de sortie du quantifieur, en ce que les gains, des étages amplificateurs sont choisis à volonté pour optimiser les excursions de tension et la plage dynamique pour une tension d'alimentation et un niveau de bruit électronique'donnés, et en ce qu'il comporte un étage de gain numérique disposé en série à la sortie de la seconde boucle,la valeur du gain étant calculée à partir des valeurs des gains des étages amplificateurs de la première boucle afin d'optimiser la mise en forme du bruit de quantification. L'invention sera mieux comprise à la lecture de la description qui va suivre, faite en référence aux dessins annexés, donnés uniquement à titre d'exemple et sur lesquels - La Fig. 1 est un schéma électrique représentant un modulateur Delta-Sigma du troisième ordre à deux boucles, connu - La Fig. 2 est un diagramme montrant la variation du rapport signal sur bruit plus distorsion du modulateur de la Fig. 1 - La Fig. 3 est un schéma électrique d'un modulateur Delta-Sigma du quatrième ordre à deux boucles, connu - La Fig. 4 est un schéma électrique représentant un modulateur Delta-Sigma du troisième ordre à deux boucles, suivant l'invention ; - La Fig. 5 est un schéma électrique représentant un modulateur Delta-Sigma du quatrième ordre à deux boucles suivant l'invention ;; - la Fig.6 est un schéma électrique représentant un autre mode de réalisation d'un modulateur Delta Sigma du troisième ordre à deux boucles, suivant 1 'in- véntion; et - la Fig.7 est un schéma électrique représentant un autre mode de réalisation d'un modulateur Delta Sigma du quatrième ordre à deux boucles, suivant 1 'in- vention. - La Fig. 8 est un diagramme montrant la variation du rapport signal sur bruit plus distorsion du modulateur de la Fig. 4 - La Fig. 9 est un schéma électrique détaillé d'un convertisseur Analogique - Numérique différentiel, symétrique avec des intégrateurs à capacités commutées et à technologie CMOS mettant en oeuvre le schéma de la Fig. 4 ; - La Fig. 10 est un schéma électrique détaillé d'un convertisseur Analogique - Numérique différentiel, symétrique avec des intégrateurs à capacités commutées et à technologie CMOS mettant en oeuvre le schéma de la Fig. 5; - la Fig.11 est un exemple de chronogramme des formes d'ondes dans un modulateur correspondant à celui de la Fig.9;; Le modulateur Delta-Sigma du troisième ordre à deux boucles représenté à la Fig. 1 est connu sous le nom de modulateur de Longo et Copeland, il comporte principalement un premier soustracteur 1, à l'une des entrées, duquel est appliqué le signal échantillonné Ve (Z) à moduler. Le soustracteur 1 est relié par un étage d'amplificateurs 2, de gain ki, à un premier intégrateur 3 dont la tension de sortie Vi (Z) est appliquée à un second soustracteur 4 connecté, par l'intermédiaire d'un étage amplificateur 5, de gain kj, à un second intégrateur 6 dont le signal de sortie Vj (Z) est appliqué à une entrée non-inverseuse d'un comparateur 7. L'entrée inverseuse de ce comparateur est reliée à la masse et sa sortie est reliée à un circuit à retard 8 connecté à son tour à un sommateur 9. La sortie du sommateur 9 délivre un signal Vs (Z) qui est le signal de sortie du modulateur. La sortie du comparateur 7 est en outre connectée à l'entrée d'un convertisseur Numérique - Analogique 10. -La sortie de ce convertisseur est appliquée à l'autre entrée du soustracteur 1 et à l'autre entrée du soustracteur 4 sous la fprme d'un signal Qî (Z). La sortie du second intégrateur 6 est en outre connecté à un troisième soustracteur 11 qui est également relié à la sortie du convertisseur Numérique Analogique 10. La sortie du soustracteur 11 est connecté à une entrée d'un quatrième soustracteur 12 dont la sortie est reliée par l'intermédiaire d'un amplificateur 13, de gain kl, à un troisième intégrateur 14. Cet intégrateur est relié à une entrée noninverseuse d'un comparateur 15 dont l'entrée inverseuse est reliée à la masse et dont la sortie est reliée à un circuit de retard 16. La sortie du comparateur 15 est en outre connectée à un convertisseur Numérique - Analogique 17 dont la sortie est connectée à l'autre entrée du soustracteur 12. La sortie du circuit à retard. 16 est connectée à une entrée d'un cinquième soustracteur 18 dont l'autre entrée est reliée directement à la sortie du comparateur 15. La sortie du soustracteur 18 est connectée d'une part, à une entrée d'un sixième soustracteur 19 par l'intermédiaire d'un circuit à retard 20 et d'autre part, directement à une autre entrée du soustracteur 19 dont la sortie est connectée à l'autre entrée du sommateur 9. Les intégrateurs 3,6,14 et les circuits à retard 8,16 et 20 introduisent chacun un retard d'une période d'horloge d'échantillonnage. Sur la Fig. 2, on a représenté la variation du rapport signal sur bruit plus distorsion du convertisseur Analogique - Numérique suréchantillonné de la Fig. 1 avec ki = 0,5 , kj = 2 et kl = 0,5 pour un rapport de suréchantillonnage de 256. Les inconvénients du modulateur décrit en référence aux Fig. 1 et 2 ont été exposés plus haut. Un autre modulateur Delta-Sigma du quatrième ordre, à deux boucles, connu, va être décrit en référence à la Fig. 3. Il s'agit du modulateur de.Karema. Ce modulateur présente une structure très voisine de celle du modulateur de la Fig. 1. Par conséquent, les composants indentiques de ces deux modulateurs seront désignés par les mêmes numéros de référence. Le circuit de la Fig. 3 différe de celui de la Fig. 1 en ce qu'entre l'intégrateur 14 et le comparateur 15 est intercalé un septièmre soustracteur 21 dont la sortie est connectée par un étage amplificateur 22, de gain Kn, à un intégrateur 23 relié à l'entrée non-inverseuse du comparateur 15. Ce modulateur connu présente les mêmes inconvénients énoncés plus haut que le modulateur de la Fig. 2. Afin de rémédier aux inconvénients des modulateurs Delta-Sigma connus, l'invention se propose de réaliser un modulateur Delta-Sigma pour convertisseur Analogique - Numérique présentant une valeur élevée de référence de tension ainsi qu'une combinaison de plusieurs autres avantages qui ne peuvent être obtenus simultanément en utilisant des structures de modulateurs Delta-Sigma connues. Les structures suivant l'invention combinent une nécessité de gain continu de boucle ouverte modéré pour les amplificateurs à une dégradation très limitée du rapport signal sur bruit plus distorsion pour des niveaux d'entrée élevés. Pour un rapport de suréchantillonnage suffisant, elles fournissent une plage dynamique proche du maximum possible pour un niveau de bruit électronique et une tension d'alimentation donnés ainsi qu'une linéarité intégrale pratiquement égale à la plage dynamique. La première structure de modulateur Delta Sigma suivant l'invention, utilise un premier étage du second ordre mis en cascade avec un second étage du premier ordre. C'est une structure similaire à celle du modulateur de Longo décrite en référence à la Fig. 1. Cependant cette structure suivant l'invention, qui va être décrite en référence à la Fig. 4, permet d'éviter les inconvénients du circuit de la Fig. 1 mentionnés plus haut. Le modulateur Delta - Sigma a deux boucles du troisième ordre représenté à la Fig. 4 comporte principalement un premier soustracteur 25 à l'une des entrées duquel est appliqué un signal Ve (z) à moduler. Le soustocteur 25 est relié par un étage amplificateur 26 de gain Ki à un premier intégrateur 27 dont la tension de sortie Vi (z) est appliquée à un second soustracteur 28 connecté par l'intermédiaire d'un étage amplificateur 29 de gain Kj à un second intégrateur 30 dont le signal de sortie Vj (z) est appliqué à une entrée non-inverseuse d'un comparateur 31. L'entrée inverseuse de cet amplificateur est reliée à la masse et sa sortie est reliée à un circuit à retard 32 connecté à son tour à un sommateur 33. La sortie du sommateur 33 délivre un signal Vs (z) qui est le signal de sortie du modulateur. La sortie du comparateur 31 est en outre connectée à l'entrée d'un convertisseur Analogique - Numérique 34. La sortie de ce convertisseur est appliquée à autre entrée du soustracteur 25 et à l'autre entrée du soustracteur 28 sous la forme d'un signal Fb 1 (z). La partie du circuit qui vient d'être décrite constitue la première boucle du modulateur de la Fig.4. La sortie du second intégrateur 30 est en outre connectée à une entrée d'un troisième soustracteur 35 dont la sortie est connectée par 1 'in- termédiaire d'un étage amplificateur 36 de gain kl à un troisième intégrateur 37. Le signal de sortie vl (z) de l'intégrateur 37 est appliqué à l'entrée non-inverseuse d'un comparateur 38 dont l'entrée inverseuse est reliée à la masse.La sortie du comparateur 38 est reliée à un circuit à retard 39 et la sortie de celui-ci est connectée à une entrée d'un quatrième soustracteur 40 dont l'autre entrée est connectée directement à la sortie du comparateur 38 et dont la sortie est reliée par l'intermédiaire d'un circuit à retard 41 à une entrée d'un cinquième soustracteur 42 dont l'autre entrée est reliée directement à la sortie du quatrième soustracteur 40. La sortie du soustracteur 42 est reliée à l'autre entrée du sommateur 33 par l'intermédiaire d'un étage amplificateur 43 de gain c. La sortie du compara teur 38 est en outre connectée à l'entrée d'un convertisseur Numérique - Analogique 44 dont la sortie est reliée à l'autre entrée du troisième soustracteur 35. La partie du circuit comprenant les composants allant du soustracteur 35 à l'étage de gain c 43 forme la seconde boucle du modulateur. L'entrée Ve de la première boucle est l'entrée analogique du modulateur. Cette entrée Ve et le signal de réaction Fbl appliqués aux entrées respectives du soustracteur 25 sont échantillonnés à une fréquence de suréchantillonnage dont il sera question en référence à la Fig.7. Le premier soustracteur 25 établit des échantillons égaux à la différence entre les échantillons d'entrée Ve et les échantillons analogiques de réaction Fbl qui proviennent du convertisseur Numérique - Analogique 34. Ces échantillons de différence sont multipliés par le gain ki dans l'amplificateur 26 et sont ensuite intégrés dans le premier intégrateur 27. Le second soustracteur 28 établit des échantillons égaux à la différence des échantillons Vi de sortie du premier intégrateur 27 et les échantillons des signaux de réaction Fbl provenant du convertisseur Numérique - Analogique 34. Ces seconds échantillons de différence sont multipliés par un gain kj dans l'amplificateur 29 et intégrés dans le second intégrateur 30. Les échantillons de sortie Vj du second intégrateur sont quantifiés dans le comparateur 31.La sortie col de ce comparateur est un signal numérique binaire à deux états +/- q. I1 est converti à nouveau en signal analogique par un convertisseur Numérique - Analogique de réaction à un bit 34. Lorsque le signal Vj est positif, à la fois le signal de sortie numérique col et la tension de réaction Fbl de sortie du convertisseur Numérique - Analogique 34 sont positifs alors que lorsque le signal Vj est négatif, le signal de sortie col et la tension de réaction Fbl sont négatifs. Le signal Fbl est un signal analogique à deux niveaux +/- Vr. Les deux intégrateurs échantillonnés -27 et 30 introduisent certains retards fixes dans le signal par exemple une période d'horloge de suréchantillonnage par intégrateur. L'entrée de la seconde boucle est constituée par le signal analogique échantillonné Vj provenant de la première boucle. Ceci constitue une première différence fondamentale du modulateur suivant l'invention par rapport à la structure de Longo décrite en référence à la Fig. 1. L'entrée Vj et le signal de réaction analogique Fb2 délivré par la seconde boucle de réaction sont échantillonnés à la fréquence de suréchantillonnage. Le soustracteur 35 établit des échantillons égaux à la différence entre les échantillons Vj et les échantillons du signal analogique de réaction Fb2 provenant du convertisseur Numérique - Analogique 44. Ces échantillons de différence sont multipliés par un gain kl dans l'amplificateur 36 et ensuite intégrés dans l'intégrateur 37. Les échantillons de sortie V1 de l'intégrateur 37 sont quantifiés dans le comparateur 38. Le signal de sortie co2 du comparateur 38 est un signal numérique binaire à deux états +/-q. Il est reconverti en signal analogique par le convertisseur Numérique - Analogique de réaction à un bit 44.Lorsque V1 est positif, la sortie numérique co2 et la- tension de réaction Fb2 de sortie du convertisseur Numérique - Analogique 44 sont positives alors que lorsque V1 est négatif, la sortie numérique co2 et la tension de réaction Fb2 sont négatives. Le signal Fb2 est un signal analogique à deux niveaux ayant des valeurs +Vr ou -Vr. - L'intégrateur échantillonné 37 introduit un retard fixe dans le signal. Ce retard est le même que celui introduit par les intégrateurs 27 et 30. I1 est égal par exemple à une période d'horloge de suréchantillonnage. La sortie numérique col du comparateur 31 de la première boucle traverse l'étage à retard 32. Le retard dans cet étage est égal au retard dans l'intégrateur 37. Le signal de sortie co2 du comparateur 38 de la seconde boucle constitue l'entrée des deux étages numériques de différentiation formés par les circuits à retard 39 et 41 et les soustracteurs 40,42 connectés en série. Le retard introduit dans les étages de gain 39 et 41 est égal au retard introduit dans les intégrateurs 27 et 30. La sortie des moyens de différentiation est un mot de plusieurs bits, il est multiplié par un gain c dans l'amplificateur 43. La sortie de cet amplificateur est additionnée à la sortie de l'état numérique de retard 32 pour fournir le mot numérique de sortie Vs du convertisseur Analogique - Numérique. Avec un choix approprié des gains ki, kj, les excursions dans les circuits analogiques ne sont pas supérieures à la référence de tension. De façon typique, on peut choisir ki = 0,33 et kj = 0,66. Le gain kl peut être choisi à volonté sans aucun effet sur les performances de mise en forme du bruit de quantification. On peut par exemple choisir kl = 0,33. Avec de telles valeurs, pour un niveau d'entrée de - 3 dBr, l'excursion aux sorties des intégrateurs 27 et 30 n'est jamais supérieure à +/- 1,1 Vr. Afin d'obtenir une mise en forme adéquate du bruit de quantification, le gain numérique c doit être calculé à partir des valeurs de ki et kj. En utilisant une approximation linéarisée, le premier quantifieur dont le signal de sortie est col et qui est constitué par le comparateur 31 peut être remplacé par un additionneur qui ajoute le bruit El (z) au signal Vj (z). Le second quantifieur dont le signal de sortie est co2 et qui est constitué par le comparateur 38 peut être remplacé par un additionneur qui ajoute un bruit E2 (z) au signal V1 (z).Avec cette approximation, le signal- de sortie est donné par H(z)2kikj H(z) VS(Z)=----------------{c D2(z) ~~~~~~~~~ + z 1 } Ve (Z) 1+H(z)2kikj+kj H(z) H(z)+1 1 H(z)3 kikj+kjH(z)2 + ---------------------{-c D2 ( z ) ------------+z-1}El (z) 1+ H(z)2kikj+kj H(z) H(z) + 1 c D2 (Z) + ------------- E2 (z) H(z) + 1 avec - H(z) = fonction de transfert des intégrateurs, - D(z) = fonction de transfert des moyens de différentiation 39,40 et 41,42. Afin d'obtenir une mise en forme optimale du bruit, le terme suivant doit être réduit au minimum H(z)3 kikj+kj H(z)2 {-cD(z) ------------------ + Z-1} H(z) + 1 Par exemple lorsque ki = 0,5, c doit être égal à 2/kj. Le second avantage important de cette structure réside dans le fait que la longueur du mot de sortie peut être accrue. Cet accroissement réduit la dégradation des courbes du rapport signal sur bruit plus distorsion à des niveaux d'entrée élevés. Ceci conduit à une linéarité globale plus élevée pour le convertisseur. Un tel accroissement de la longueur du mot de sortie est obtenu en réduisant le gain kj et en accroissant le gain numérique c. Le seul inconvénient réside dans le faible accroissement de la longueur du mot dans le filtre de décimation numérique. Cet accroissement est aisément traité avec des technologies à intégration très poussée. Avec un faible kj, cette structure peut donner une linéarité globale pratiquement égale à la plage dynamique. Cette structure ne nécessite qu'un gain continu en boucle ouverte modéré pour les amplificateurs. Avec un rapport de suréchantillonnage de 256, un gain de 80 dB est suffisant. Ceci est un avantage clé pour une mise en oeuvre aisée avec des circuits analogiques simples, en particulier avec une technologie de faible prix de revient telle que la technologie CMOS. Le modulateur Delta-Sigma représenté à la Fig.5 est du type à deux boucles du quatrième ordre. Cette structure utilise un premier étage du second ordre en cascade avec un second étage de second ordre. Cette structure est similaire à celle décrite en référence à la Fig.3. Elle est constituée de composants analogues aux composants constituant le modulateur de la Fig.4, de sorte que les composants correspondants de ces deux modes de réalisation sont désignés par les mêmes mots de référence. Le circuit de la Fig.5 diffère de celui de la Fig.4 en- ce qu'entre le circuit à retard 32 et le som mateur 33 de sortie du modulateur est intercalé un circuit à retard supplémentaire 45. En outre, entre la sortie du troisième intégrateur 37 et l'entrée du comparateur 38, est interposé un sixième soustracteur 46 dont la sortie est connectée par l'intermédiaire d'un étage amplificateur 47 de gain kn, à un quatrième intégrateur 48, tandis que la sortie du convertisseur numérique-analogique 44 est connectée à une autre entrée du soustracteur 46 précité. Bien que le circuit de la Fig.5 soit similaire au modulateur de Karema décrit en référence à la Fig.3, l'entrée du second étage de ce circuit constitue l'entrée du quantifieur 31 du premier étage. Grâce à cette modification suivant l'invention, il est possible de régler les gains ki et kj à volonté avec le même procédé que celui décrit pour le modulateur de la Fig.4. Les gains peuvent être choisis de manière à réduire au minimum les excursions analogiques et de réduire la dégradation du rapport signal sur bruit plus distorsion aux niveaux d'entrée élevés. Lorsque ki est égal à 0,5, pour une valeur de kj, l'étage 43 de gain c dans le domaine numérique a une valeur 2/kj afin d'assurer une mise en forme du bruit optimale après la combinaison numérique de sortie des deux boucles. Le modulateur représenté à la Fig.5 présente les mêmes avantages que ceux du circuit de la Fig.4, mais il fournit une mise en forme du bruit du quatrième ordre, au lieu d'une mise en forme du bruit du troisième ordre. Il nécessite pour les amplificateurs un gain en courant continu en boucle ouverte plus faible en comparaison avec des structures équivalentes MASH. Le modulateur de la Fig.6 est également du type à deux boucles, du troisième ordre. Cette structure selon l'invention est constituée de composants analogues aux composants constituant le modulateur de la Fig.4, de sorte que les composants de ces deux réalisations sont désignés par les mêmes numéros de référence. Le circuit de la Fig.6 diffère de celui de la Fig.4 en ce que étage de gain c 43 auquel est associé un sixième soustracteur 38a est intercalé entre le comparateur 38 et les moyens de différentiation 39 et 40. L'étage de gain 43 est connecté entre la sortie du comparateur 38 et l'entrée positive du soustracteur 38a. Le soustracteur 38a est connecté par son entrée positive à la sortie de l'étage de gain 43 et par son entrée négative à la sortie de l'étage à retard 32. La sortie de ce soustracteur 38a est connectée à l'entrée du circuit à retard 39 et à l'entrée négative du soustracteur 40. La Fig.6 diffère de la Fig.4 en ce que les entrées du sommateur 33 sont la sortie de l'étage de retard 32 et la sortie du soustracteur 42. Le circuit de la Fig.6 a les mêmes caractéristiques que celui de la Fig.4 mais il présente en outre l'avantage supplémentaire de fournir une meilleure mise en forme du bruit de quantification. Le modulateur de la Fig.7 est du type à deux boucles, du quatrième ordre. Cette structure selon l'invention est constituée de composants analogues aux composants constituant le modulateur de la Fig.5, de sorte que les composants de ces deux réalisations sont désignés par les mêmes numéros de référence. Le circuit de la Fig.7 diffère de celui de la Fig.5 en ce que l'étage de gain auquel est associé un soustracteur 38a est intercalé entre le comparateur 38 et les moyens de différentiation 39 et 40. L'étage de gain 43 est connecté entre la sortie du comparateur 38 et l'entrée positive du soustracteur 38a. Le soustracteur 38a est connecté par son entrée positive à la sortie de l'étage de gain 43 et par son entrée négative à la sortie de l'étage à retard 45. La sortie de ce soustracteur 38a est connectée à l'entrée du circuit à retard 39 et à l'entrée négative du soustracteur 40. La Fig.7 diffère de la Fig.5 en ce que les entrées du sommateur 33 sont la sortie de l'étage de retard 45 et la sortie du soustracteur 42. Le circuit de la Fig.7 a les mêmes caractéristiques que celui de la Fig.5, mais il présente en outre l'avantage supplémentaire de fournir une meilleure mise en forme du bruit de quantification. Avec les structures des Fig.4,5,6 ou 7, la référence de tension peut être aussi importante que dans les structures de catégoriel et 2 précitées, c'est à dire pratiquement équivalente à la tension d'alimentation. Ces structures peuvent ainsi fournir une plage dynamique maximale pour un niveau de bruit électronique et une tension d'alimentation donnés. La dégradation du rapport signal sur bruit plus distorsion à des niveaux d'entrée élevés peut être réduite et pratiquement supprimée en réduisant le gain kj. Ceci apparaît clairement sur la Fig.8 qui montre le rapport signal sur bruit plus distorsion pour le convertisseur analogique numérique suréchantillonné de la Fig.4 avec ki = 0,5, kj = 0,25, kl = 0,5 et c = 8. Lorsqu'on réduit kj, il n'y a pas d'incon- vénient pour les circuits analogiques, mais juste une augmentation des longueurs de mots numériques, ce qui est aisé à traiter. Avec une valeur k. faible, ces structures peuvent fournir une linéarité intégrale à peu près égale à la plage dynamique. Les quatre structures proposées décrites en référence aux Fig.4, 5, 6 et 7 combinent les avantages des dispositifs de l'état de la technique connu,. mais en évitent les inconvénients. Ils seraient très intéressants pour des convertisseurs analogique-numérique de linéarité et de plage dynamique élevées en vue de leur mise en oeuvre en utilisant des circuits analogiques simples tels que la technologie CMOS à 5 Volts. Un exemple de mise en oeuvre concrète des modulateurs Delta-Sigma décrits en référence à la Fig.4 est représenté à la Fig.9. Le modulateur de la Fig.9 est du type à intégrateurs à capacités commutées. I1 est réalisé en technologie CMOS. I1 comporte deux entrées 50,51 aux bornes desquelles est appliquée la tension Ve à moduler. L'entrée positive 50 INP est connectée par un interrupteur 52 à un condensateur 53 dont la borne opposée est relié à un point milieu 63 par un interrupteur 54. De même, l'entrée négative 51 INM est connec tée par un interrupteur 55 à un condensateur 56 dont la borne opposée est connectée à un point milieu 63 par un interrupteur 57. Les connexions de l'interrupteur 52 et du condensateur 53 et de l'interrupteur 55 et du condensateur 56 sont reliées entre elles par un interrupteur 52a. Le modulateur de la Fig.9 comporte de plus des interrupteurs d'entrée 58, 59 reliant respectivement les tensions de référence VRN et VRP à des condensateurs correspondants 60 et 61. Les bornes de ces deux condensateurs -reliées aux interrupteurs 58, 59 sont également reliées entre elles par un interrupteur 62, tandis que leurs bornes opposées, sont reliées au point milieu 63 par l'intermédiaire d'interrupteurs respectifs 64, 65. Le condensateur 60 est en outre connecté par l'intermédiaire d'un interrupteur 66 à une entrée non inverseuse d'un amplificateur opérationnel 67, tandis que le condensateur 61 est relié à l'entrée inverseuse de cet amplificateur par l'intermédiaire d'un interrupteur 68. Par ailleurs, les condensateurs 60 et 61 sont respectivement connectés aux entrées inverseuse et non inverseuse de l'amplificateur opérationnel 67 par l'intermédiaire d'interrupteurs 69, 70. La borne du condensateur 53 connectée au point milieu par l'intermédiaire de l'interrupteur 54 est en outre reliée à un condensateur 71 branché en parallèle entre l'entrée non inverseuse et la sortie inversée 0de l'amplificateur opérationnel 67, par l'intermédiaire d'un interrupteur 72. De même, la borne du condensateur 56 connectée au point milieu par l'intermédiaire de l'interrupteur 57 est reliée à un condensateur 73 branché en parallèle entre l'entrée inverseuse et la sortie non inversée 0+ de l'amplificateur opérationnel 67, par l'intermédiaire d'un interrupteur 74. Les connexions entre les interrupteurs 72 et 74 et les condensateurs 71 et 73, sont connectées respectivement aux entrées non inverseuse et inverseuse de l'amplificateur opérationnel 67. L'ensemble des composants qui viennent d'être décrits constituent un premier étage intégrateur à capacités commutées de la première boucle du modulateur Delta-Sigma. Les sorties 0- et 0+ de l'amplificateur opérationnel 67 sont respectivement connectées par des interrupteurs 75 et 76 à des condensateurs 77, 78. Les bornes opposées de ces condensateurs sont connectées au point milieu par l'intermédiaire d'interrupteurs respectifs 79, 80. Les points communs entre les interrupteurs 75 et 76 d'une part et les condensateurs 77 et 78 d'autre part, sont connectées entre eux par l'intermédiaire d'un interrupteur 75a. Les tensions de référence VRM et VRP sont respectivement connectées par l'intermédiaire d'interrupteurs 81, 82 à des condensateurs 83, 84 dont les bornes opposées sont reliées à un point milieu 63 par l'intermédiaire d'interrupteurs respectifs 86, 87. Les bornes des interrupteurs 81 et 82 opposées aux tensions VRM et VRP sont connectées entre elles par un interrupteur 81a. Le condensateur 83 est connecté à l'entrée non inverseuse d'un amplificateur opérationnel 88 par 1 'in- termédiaire d'un interrupteur 89 tandis que le condensateur 84 est connecté à l'entrée inverseuse de cet amplificateur par l'intermédiaire d'un interrupteur 90. Par ailleurs, les condensateurs 83 et 84 sont respectivement connectés aux entrées inverseuse et non inverseuse de l'amplificateur 88 par l'intermédiaire d'interrupteurs 91, 92. Le condensateur 77 est en outre connecté à un condensateur 93 branché en parallèle entre l'entrée non inverseuse et la sortie inversée 0- de l'amplificateur 88 par l'intermédiaire d'un interrupteur 94. De même, le condensateur 78 est connecté à un condensateur 95 branché entre l'entrée inverseuse et la sortie non inversée O+ de l'amplificateur 88 par l'intermédiaire d'un interrupteur 96. Les points de connexion des interrupteurs 94 et 96 d'une part et des condensateurs 93 et 95 d'autre part, sont respectivement connectées aux entrées non inverseuse et inverseuse de l'amplificateur 88. L'ensemble des composants 75 à 95 constitue le deuxième étage intégrateur à capacités commutées de la première boucle du modulateur Delta-Sigma. Les sorties 0- et 0+ de l'amplificateur 88 sont connectées aux entrées correspondantes d'un comparateur 98 qui reçoit par ailleurs sur une entrée de contrôle 99, un signal de commande. Les sorties 0- et 0+ du comparateur sont connectées à un circuit logique de commande numérique 100 qui comporte des sorties 99, 101, 102 et 103 sur lesquelles sont destinés à apparaître des signaux 1, 2, 2A - 2A + de commande du comparateur 98 et d'un certain nombre d'interrupteurs du dispositif dont la liste sera établie par la suite et une sortie VS1 connectée à un circuit de retard 104 dont la sortie est reliée à un sommateur 105 qui correspond au sommateur 33 du schéma de la Fig.4. Le circuit numérique 100 reçoit aussi un signal d'horloge CK sur l'entrée 100a. La partie du circuit de la Fig*9 qui vient d'être décrite forme la première boucle du modulateur. La deuxième boucle du modulateur de la Fig.9 comporte principalement un étage de gain et d'intégration similaire au premier étage 50 à 74 de la première boucle, un étage comparateur semblable au comparateur 98 et un-circuit numérique de commande similaire au circuit 100. Cet étage comporte des interrupteurs d'entrée 106 et 107 connectés d'une part aux sorties O--et O+ de l'amplificateur 88 de la première boucle et d'autre part à des condensateurs 108 et 109 dont les bornes opposées sont connectées au point milieu 63 par l'intermédiaire d'interrupteurs correspondants 110 et 111. Cet étage comporte en outre deux autres interrupteurs d'entrée 112, 113 reliant les tensions de référence VRM et VRP à des condensateurs correspondants 114 et 115 dont les bornes opposées sont connectées au point milieu 63 par l'intermédiaire d'interrupteurs respectifs 117, 118. Les bornes des condensateurs 108 et 109 opposées aux interrupteurs 110, 111, sont connectées entre elles par un interrupteur 106a. Les interrupteurs 112, 113 sont en outre connectés entre eux par l'intermédiaire d'un interrupteur 119. Le condensateur 114 est connecté à une entrée non inverseuse d'un amplificateur opérationnel 120 par l'intermédiaire d'un interrupteur 121. De même, le condensateur 115 est connecté à l'entrée inverseuse de l'amplificateur 120 par l'intermédiaire d'un interrupteur 122. Les condensateurs 114 et 115 sont de plus connectés aux entrées inverseuse et non-inverseuse de l'amplificateur 120 par des interrupteurs 123, 124 correspondants. Le condensateur 108 est en outre connecté à un condensateur 125 branché en parallèle sur l'entrée non inverseuse et la sortie inversée 0- de l'amplificateur 120, par l'intermédiaire d'un interrupteur 126. Le condensateur 109 est connecté à un condensateur 127 branché en parallèle sur l'entrée inverseuse et la sortie non inversée 0+ de l'amplificateur 120, par l'intermédiaire d'un interrupteur 128. Les sorties O- et O+ de l'amplificateur 120 sont connectées à des entrées correspondantes d'un comparateur 129 dont une entrée 99 reçoit le signal 1 de contrôle logique. Les sorties 0- et 0+ de l'intégrateur 129 sont connectées aux entrées d'un circuit logique de commande numérique 131 qui comporte deux sorties 133, 134 sur lesquelles apparaissent des signaux 2B- et 2B+, de commande d'interrupteurs correspondants de la seconde boucle. Le circuit logique reçoit aussi en entrée 100a le signal d'horloge CK. Une sortie VS2 135 du circuit 131 est connectée à un premier circuit à retard 136 dont la sortie est connectée à une première entrée d'un soustracteur 137 dont la seconde entrée est reliée directement à la sortie VS2 135. La sortie du soustracteur 137 est reliée à un deuxième circuit à retard 138 dont la sortie est reliée à une entrée d'un soustracteur 139. La seconde entrée du soustracteur 139 est directement connectée à la sortie du soustracteur 137. La sortie du soustracteur 139 est reliée à un étage de gain numérique c 140. La sortie de ce dernier étage est connectée à l'autre entrée du sommateur 105 dont la sortie constitue la sortie du modulateur Delta-Sigma de l'invention. La comparaison du circuit détaillé de la Fig.9 avec le schéma synoptique de la Fig.4 montre que le soustracteur 25, l'étage de gain 26 et l'intégrateur 27 de la Fig.4 sont matérialisés dans la Fig.9 par l'ensemble des composants 50 à 74 ainsi que par le circuit numérique 100 qui génère les signaux 1,2, 2A- et 2A+ de commande des interrupteurs qui assurent la commutation des condensateurs auxquels ils sont associés à la cadence de l'horloge CK. Le soustracteur 25 est réalisé par l'agencement des condensateurs et des interrupteurs associés. La valeur du gain ki est déterminée par le rapport de capacités suivant : somme des capacités 53 et 56 sur somme des capacités 71 et 73.Le soustracteur 28, l'étage de gain 29 et'l'intégrateur 30 de la Fig.4 sont matérialisés sur. la Fig.9 par l'ensemble des composants 75 à 96 ainsi que par le circuit numérique 100 d'élaboration des signaux 1, 2, 2A+ et 2A- de commande des interrupteurs. Le soustracteur 28 est réalisé par l'agencement des condensateurs et des interrupteurs associés. La valeur du gain kj est déterminée par le rapport de capacités suivant : somme des capacités 77 et 78 sur somme des capacités 93 et 95. Le comparateur 31 de la Fig.4 correspond au comparateur 98 de la Fig.9.Le convertisseur numérique analogique 34 de la Fig.4 est réalisé par l'association des moyens d'élaboration 100 des signaux 1,2,2A+ et 2A- qui commandent les interrupteurs de la première boucle à partir de l'horloge CK, avec d'une part les interrupteurs 59, 65, 58, 64, 66, 69, 70, 68 et 62 associés aux condensateurs 60 et 61 et avec d'autre part les interrupteurs 81, 82, 81a, 86, 87, 89, 90, 91 et 92 associés aux condensateurs 83 et 84. La comparaison du circuit détaillé de la Fig.9 avec le schéma synoptique de ia Fig.4 montre de la même façon que le différentiateur 35, l'étage de gain 36 et l'intégrateur 37 de la Fig.4 sont matérialisés par l'ensemble des composants 106 à 128 ainsi que par le circuit numérique 131 qui génère les signaux 1, 2, 2Bet 2B+ de la Fig.9. Le soustracteur 35 est réalisé par l'agencement des condensateurs et des interrupteurs associes. La valeur du gain ki est déterminée par le rapport de capacités suivant : somme des capacités 108 et 109 sur somme des capacités 125 et 127. Le comparateur 38 de la Fig.4 est matérialisé par le comparateur 129 de la Fig.9. Le convertisseur numérique analogique 44 de la Fig.4 est réalisé par l'association des moyens 131 d'élaboration des signaux 2B+ et 2B-, des moyens 100 d'élaboration des signaux 1 et 2, signaux qui commandent les interrupteurs de la deuxième boucle à partir de l'horloge CK, avec les interrupteurs 112, 113, 117, 118, 121, 122, 123, 124 et 119 associés aux condensateurs 114 et 115. Le circuit à retard 104 de la Fig.9 correspond au circuit à retard 32 de la Fig.4, tandis que le sommateur 105 correspond au sommateur 33 de cette figure. Les circuits à retard 136 et 138 correspondent aux circuits de différenciation 39 et 41, tandis que les soustracteurs 137 et 139 de la Fig.9 correspondent aux soustracteurs 40 et 42 de la Fig.4. Enfin, l'étage de gain numérique 140 correspond à l'étage de gain précité 43 du schéma de la Fig.4. Le tableau I indique les interrupteurs commandés par les divers signaux issus des intégrateurs 98 et 129 et des circuits logiques 100 et 131. TABLEAU I Signaux Interrupteurs Interrupteurs 1ère Boucle 2ème Boucle 1 52, 54, 55, 57,58, 106, 107, 110, 111, 59, 64, 65, 75, 112, 113, 117, 118 76, 79, 80, 81, 82, 86, 87 52a, 62, 72, 74, 106a, 119, 126, 128 2 75a, 81a, 94, 96 69, 70 2A- 91, 92 66, 68 2A+ 89, 90 89, 90 123, 124 2B 121, 122 2B+ Le chronogramme de la Fig.ll montre un exemple de formes d'ondes dans un modulateur correspondant à celui de la Fig.9. Les conditions de fonctionnement suivantes sont indiquées en fonction de la valeur des signaux VS1 et VS2 de sortie des circuits de commande numérique 100 et 131. Quand Vsl est négatif, le signal 2A+ est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2A- est inactif et rend non-conducteurs les interrupteurs associés. Quand Vsl est positif, le signal 2A- est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2A+ est inactif et rend non-conducteurs les interrupteurs associés. Quand Vs2 est négatif, le signal 2B+ est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2B- est inactif et rend non-conducteurs les interrupteurs associés. Quand Vs2 est positif, le signal 2B- est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2B+ est inactif et rend non-conducteurs les interrupteurs associés. Le circuit représenté à la Fig.ÏO constitue un mode de réalisation concret d'un modulateur Delta-Sigma tel que celui décrit en référence à la Fig.5. Ce circuit est très semblable à celui de la Fig.9, de sorte que les éléments identiques de ces deux circuits sont affectés des mêmes numéros de référence. Il est réalisé autour d'un amplificateur opérationnel 67 auquel sont associés des condensateurs 53, 56, 60, 61, 71 et 73 ainsi que des interrupteurs 52, 52a,54, 55, 57, 58, 59, 62,64, 65, 66, 68, 69, 70, 72 et 74 agencés de la même manière que ceux de l'étage correspondant de la Fig.9. Il comporte en outre un autre amplificateur opérationnel 88 connecté à la sortie de l'amplificateur opérationnel 67 par l'intermédiaire de condensateurs 77, 78, 83, 84, 93 et 95 et d'interrupteurs 75, 75a,76, 79, 80, 81, 81a, 82, 86, 87, 89, 90, 91, 92, 94, 96, un comparateur 98 connecté à la sortie de l'amplificateur opérationnel 88, un circuit logique de contrôle numérique 100 connecté à la sortie du comparateur 98 et un circuit à retard 104 connecté à la sortie VS1 du circuit logique 100. A cet ensemble constituant la première boucle du modulateur et connecté de la même manière que dans le circuit de la Fig.9, un ensemble constituant la deuxième boucle et comprenant un premier étage organisé autour d'un amplificateur opérationnel 120 auquel sont associés des condensateurs 108, 109, 114 et 115, 125 et 127 commutables par des interrupteurs 106, 106a, 107, 110, 111, 112, 113, 117, 118, 119, 121, 122, 123, 124, 126, 128, organisés de la même manière que les composants correspondant du premier étage de la seconde boucle du circuit de la Fig.9. Le circuit de la Fig.10 comporte de plus un comparateur 129 à la sortie duquel est connecté un circuit logique de commande numérique 131, la sortie VS2 de signal de celui-ci étant connectée par l'intermédiaire des deux circuits à retard 136 et 138 ainsi que d'un montage de gain c 140 à un additionneur de sortie 105. Ce circuit diffère -de celui de la Fig.9 en ce qu'entre l'amplificateur opérationnel 120 du premier étage et le comparateur 129 est intercalé un etage supplémentaire comprenant des interrupteurs 141 à 156 et des condensateurs 157 à 162 connectés de manière à être commutés par les interrupteurs précités et associés à un amplificateur opérationnel 159, l'ensemble étant organisé de façon identique à l'organisation de l'étage précédent autour de l'amplificateur 120. En outre, entre le circuit à retard 104 et le sommateur de sortie 105, le circuit de la Fig.10 comporte un circuit à retard supplémentaire 163. Les conditions de fonctionnement du circuit de la Fig.10 sont données ci-après. Quand Vsl est négatif, le signal 2A+ est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2A- est inactif et rend non-conducteurs les interrupteurs associés. Quand Vsl est positif, le signal 2A- est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2A+ est inactif et rend non-conducteurs les interrupteurs associés. Quand Vs2 est négatif, le signal 2B+ est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2B- est inactif et rend non-conducteurs les interrupteurs associés. Quand Vs2 est positif, le signal 2B- est actif en même temps que le signal 2, ce qui rend conducteurs les interrupteurs associés à ces deux signaux, alors que le signal 2B+ est inactif et rend non-conducteur les interrupteurs associés. REVENDICATIONS 1. Modulateur Delta-Sigma suréchantillonné comportant une première boucle comprenant un modulateur Delta-Sigma à quantifieur (31) à un bit, de mise en forme du bruit du second ordre et une seconde boucle comprenant un modulateur Delta-Sigma à quantifieur (38) à un bit, de mise en forme de bruit du premier ou du second ordre, caractérisé en ce que l'entrée du quantifieur (31) de la première boucle (25 à 31 et 34) constitue également l'entrée de la seconde boucle (35 à 38 et 44), la première boucle comprenant des intégrateurs (27, 30) connectés en amont du quantifieur (31) et précédés par des étages amplificateurs (26,29) de gains (ki,kj) correspondants intercalés entre les intégrateurs et des soustracteurs (25,28) destinés à établir la différence entre les signaux d'entrée Ve(z), Vi(z) et le signal de sortie Fbl(z) du quantifieur, en ce que les gains (ki, kj), des étages amplificateurs sont choisis à volonté pour optimiser les excursions de tension et la plage dynamique pour une tension d'alimentation et un niveau de bruit électronique donnés, et en ce qu'il comporte un étage de gain numérique (c) (43) disposé en série à la sortie de la seconde boucle (35 à 38 et 44), la valeur du gain (c) étant calculée à partir des valeurs des gains des étages amplificateurs (ki,kj) de la première boucle afin d'optimiser la mise en forme du. bruit de quantification. 2. Modulateur suivant la revendication 1, caractérisé en ce qu'il comporte un étage à retard (32), un sommateur (33) des signaux issus de la première et de la seconde boucles et des moyens de différenciation (39,40 et 41,42) connectés en sortie de la seconde boucle entre le comparateur (38) et le sommateur (33), et en ce que l'étage de gain (c) (43) est connecté entre la sortie du comparateur (38) de la seconde boucle et l'une des entrées dudit sommateur (33). 3. Modulateur suivant l'une des revendications 1 et 2, caractérisé en ce qu'il est prévu à la sortie du quantifieur (31) de la première boucle au moins un étage à retard (32; 32,45), en ce que l'étage de gain (c) (43) est connecté directement à la sortie du comparateur (38) de la seconde boucle et en ce qu'il comporte en outre un soustracteur (38a) connecté par une de ses entrées à la sortie de l'étage de gain (43) et par une autre de ses entrées à la sortie dudit au moins un étage à retard (32;32,45) de la première boucle, la sortie du soustracteur étant connectée à l'entrée correspondante du sommateur (33) par l'intermédiaire de différentiateurs (39, 40, 41, 42). 4. Modulateur suivant l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il est réalisé à l'aide d'intégrateurs à capacités commutées et en technologie CMOS.