FR 2664070 A1 19920103 FR 9107446 A 19910618 ARCHITECTURE D'UN SERVEUR DE TERMINAUX L'invention concerne les architectures de serveur de terminaux utilisées dans les réseaux de transmission de données En particulier, la présente invention con- cerne une architecture de serveur de terminaux dans la- quelle le contrôleur n'exécute pas directement les opé- rations de transfert de données. Les réseaux locaux (LAN) fournissent une voie de transmission pour l'échange de données entre des dispo- sitifs dans une zone géographique de grandeur moyenne. Un réseau typique comprend un certain nombre d'ordina- teurs centraux, un certain nombre de postes de travail et d'autres dispositifs compatibles avec les réseaux LAN disposés à proximité les uns des autres pour servir en bureautique, dans le traitement de données réparti et dans d'autres cas exigeant la connexion à un support de transmission local commun Il est évident qu'on souhaite faire fonctionner le réseau d'une manière économique avec l'aptitude d'obtenir un débit de système élevé, tout en prenant en charge un trafic comportant de nom- breux petits messages à des débitsde pointe élevés. Les dispositifs serveurs de terminaux assurent une connexion entre des terminaux qui fonctionnent d'une façon asynchrone pour émettre des données vers le réseau LAN et pour recevoir des données de celui-ci Un serveur de terminaux est typiquement réservé à un ensemble de terminaux par des lignes de données en série commençant au serveur de terminaux et se terminant aux terminaux respectifs Le serveur de terminaux fournit également un noeud pour une connexion au réseau LAN Le réseau LAN assure la transmission de données par paquets entre le serveur de terminaux et l'ordinateur central De cette manière, une communication est établie entre un certain nombre de terminaux et des ordinateurs centraux. Les configurations de serveur de terminaux propo- sées précédemment mettent typiquement en oeuvre une unité centrale de traitement (CPU) de grande puissance, une mémoire, un dispositif d'interface de réseau LAN comportant un contrôleur d'accès direct à la mémoire (DMA), et un ensemble de dispositifs récepteurs/émetteurs asynchrones, réservés chacun à des terminaux respectifs reliés au serveur de terminaux. Le serveur de terminaux exécute la gestion et le transfert de données comme suit avec ce type d'archi- tecture Pour la transmission de données du réseau LAN à un terminal sélectionné, le contrôleur DMA d'interface avec le réseau LAN a directement accès à la mémoire de serveur de terminaux et transfère les paquets de données en entrée jusqu'à la mémoire L'unité CPU exécute en- suite des instructions appropriées pour transférer les données asynchrones, un caractère à la fois, de la mé- moire à un émetteur/récepteur asynchrone sélectionné qui, à son tour, fournit les données au terminal voulu. Quand les données sont transmises d'un terminal au réseau LAN, l'unité CPU exécute des instructions pour transférer les données reçues de l'émetteur/récepteur asynchrone, un caractère à la fois, jusqu'à un emplace- ment en mémoire Le contrôleur DMA d'interface de réseau LAN transfère ensuite les paquets de données de la mé- moire au réseau LAN De cette manière, l'ordinateur central reçoit des données du terminal émetteur L'unité CPU de serveur de terminaux traite, en plus, toutes les questions de protocole, la gestion de mémoire, et les opérations d'interface avec l'utilisateur. Bien que ces agencements deserveur de terminaux fonctionnent d'une façon satisfaisante dans beaucoup de cas, un certain nombre de problèmes pratiques se posent fréquemment Le principal parmi ceux-ci est le coût de réalisation des composants nécessaires dans le dispo- sitif serveur de terminaux La plupart des cycles d'hor- loge d'unité CPU sont réservés à l'exécution d'un trans- fert de données puisque la fonction principale de tout serveur de terminaux est de faire passer des données entre des terminaux respectifs et le réseau LAN En conséquence, il faut des processeurs de grande puissance et une logique de soutien Par exemple, beaucoup de serveurs de terminaux connus exigent des processeurs de la famille 68000 à 16 bits pour supporter d'une façon adéquate le transfert de données. La présente invention surmonte les problèmes des architectures de serveur de terminaux de l'art antérieur dans un agencement qui fournit un support matériel pour les données reçues des et fournies aux terminaux indi- viduels et autres unités de données se trouvant dans le réseau LAN On peut donc utiliser un processeur moins puissant, moins coûteux, puisqu'il est débarrassé des fonctions de transfert direct de données. Une architecture de serveur de terminaux selon la présente invention comprend une unité centrale de trai- tement (CPU) ou microcontrôleur, une mémoire de pro- gramme, une mémoire vive RAM, un contrôleur d'interface de réseau LAN, comme le remarquera l'homme de l'art, et un matériel pour exécuter un transfert de données entre les terminaux individuels et le réseau LAN Le matériel est un module de transfert de données qui com- porte les sous-modules suivants: ( 1) un ensemble de registres de commande et d'état (CSR); ( 2) un module de gestion de mémoire pour organiser les blocs de mémoire en pages de 256 multiplets ou octets; ( 3) une machine de réceptionetd'émission de données pour transférer des données adressées au serveur de terminaux par le réseau LAN; ( 4) un moyen pour transférer des blocs de données; et ( 5) un moyen d'interface et de commande de lignes en série associé à-chaque terminal respectif. L'unité CPU et le contrôleur d'interface de réseau LAN manipulent les registres CSR dans le matériel de transfert de données pour un fonctionnement d'une ma- nière appropriée Selon les bits établis par l'unité CPU et le contrôleur d'interface de réseau LAN dans les registres CSR, le module de transfert de données transfère des données entre le réseau LAN et les termi- naux respectifs de la manière suivante Le module récep- teur et émetteur de réseau LAN transfère des paquets de données dans la mémoire RAM pour un terminal sé- lectionné Le moyen de transfert par tranches de temps transfère des blocs de données asynchrones jusqu'à l'in- terface de lignes en série L'interface de lignes en série envoie ensuite les données au terminal sélectionné d'une manière contrôlée. Pareillement, les données reçues d'un terminal par une ligne de données en série respective sont placées dans l'interface de lignes en série Le moyen de trans- fert par tranches de temps transfère ensuite des blocs de caractères asynchrones jusqu'à la mémoire RAM o un paquet de données émis est mémorisé Le dispositif émetteur et récepteur de réseau LAN transfère les pa- quets de données en sortie de la mémoire RAM au réseau LAN. De cette manière, l'unité CPU ne transfère pas directement les données Cet agencement permet à l'unité CPU de ne traiter que le protocole, les opérations d'interface d'intervention humaine, et la gestion Ainsi, on peut utiliser une unité CPU de faible coût pour réa- liser l'architecture, ce qui réduit radicalement le coût d'ensemble du système. D'autres caractéristiques et avantages de la pré- sente invention seront mis en évidence dans la descrip- tion suivante, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: la Figure 1 est un schéma fonctionnel représentant un dispositif serveur de terminaux mettant en oeuvre l'architecture de la présente invention; les Figures 2 a et 2 b sont des schémas de l'organi- sation de mémoire de l'architecture de serveur de terminaux de la Figure 1; la Figure 3 est une topographie de mémoire de l'architecture de serveur de terminaux de la Figure 1; la Figure 4 a est un organigramme d'un transfert de données entre un dispositif d'interface de réseau local (LAN) et une mémoire de serveur de terminaux, indiquée comme recevant des données du réseau LAN; la Figure 4 b représente une zone de données pour un registre d'état de commande de contrôleur d'inter- face de réseau LAN; la Figure 5 est un organigramme représentant la transmission de données de la mémoire de serveur de terminaux au réseau LAN; la Figure 6 est une représentation schématique illustrant le transfert de données entre les modules d'interface de lignes en série et de commande du serveur de terminaux et un terminal respectif; et, les Figures 7 a,7 b, 8 a et 8 b sont des représenta- tions schématiques pour la commande d'une transmission de données entre le serveur de terminaux et un termina L D'une façon générale, la présente invention con- cerne une architecture de serveur de terminaux de faible coût et de rendement élevé pour transmettre des données entre un ensemble de terminaux et un réseau local (LAN). L'architecture de la présente invention débarrasse le contrôleur du serveur de terminaux d'avoir à exécuter directement les opérations de transfert de données En conséquence, un processeur simplifié et un autre maté- riel destiné à soutenir le système remplacent un pro- cesseur puissant et le matériel de soutien qu'on trouve fréquemment dans les dispositifs serveurs de terminaux de l'art antérieur Cependant, la présente invention supporte le débit de données élevé nécessaire dans les agencements de réseau de données actuels. La Figure 1 représente l'architecture selon la présente invention mise en oeuvre dans un serveur de terminaux 10 Le serveur de terminaux 10 comprend une unité centrale de traitement (CPU) ou microcontrôleur 12, une mémoire vive RAM 14, une mémoire de programme ou mémoire morte ROM 16, et un module matériel de trans- fert de données 20, expliqué plus en détail dans la suite L'unité CPU 12 fournit et reçoit des signaux de commande au et du module de transfert de données 20 par un bus de commande 22 L'unité CPU 12 a accès à la mé- moire de programme 16 par un bus d'adresse 24 L'unité CPU 12 reçoit des données de la mémoire de programme 16 par un bus de données 26 A titre d'exemple, l'unité CPU 12 peut être un processeur de la famille 80 C 51 fonc- tionnant avec une horloge à 10 M Hz. Le module de transfert de données fournit également des signaux de commande à la mémoire 14 pour lire et écrire des données par un bus 28 Pareillement, des signaux de commande sont également fournis entre un con- trôleur d'interface de réseau LAN 18 tel qu'un contrô- leur de type 82590 CSMA/CD Ethernet fabriqué par Intel comme le remarquera l'homme de l'art, et le module de transfert de données 20 par un bus de commande 30 Le module de transfert de données 20 spécifie des informa- tions d'adresse à la mémoire 14 par un bus d'adresse 32. Des données sont fournies et reçues entre le module de transfert de données 20, la mémoire de serveur de ter- minaux 14, et le contrôleur d'interface de réseau LAN 18 par un bus de données 34. Le module de transfert de données 20 envoie des données à et reçoit des données d'un ensemble de termi- naux 36 a à 36 n Chacun des terminaux 36 a à 36 N fournit des caractères de données en série au module de trans- fert de données 20 par des lignes de données en série 38 a à 38 N et reçoit des caractères de données en série du module de transfert de données 20 par des lignes en série 40 a à 40 n On remarquera que le terme "terminal" est utilisé ici pour indiquer n'importe quel nombre d'unités de données qui reçoivent et émettent d'une façon asynchrone des données. La Figure 1 représente également sous forme de blocs fonctionnels les composants du module de transfert de données 20 De préférence, le module de transfert de données 20 est un circuit intégré spécifique d'une ap- plication agencé en un réseau prédiffusé CMOS-de'26 K On estime que la fabrication réelle du matériel pour réa- liser le module de transfert de données 20 est du do- maine technique auquel appartient l'invention en consi- dérant la fonctionnalité des sous-modules décrits ci- dessous Le module de transfert de données 20 comprend un ensemble de registres d'état et-de commande (CSR) 35, un dispositif de transfert par tranches de temps 38 du type connu dans la technique pour transférer des blocs de données comme on le décrira plus en détail dans la suite, une partie de gestion de mémoire 40,une machine- d émission et de réception 42 et un ensemble de contrô- leurs de lignes en série 44 a à 44 n, connectés chacun à un terminal respectif des terminaux 36 a à 36 N par les lignes d'émission en série 38 a à 38 N et par les lignes de réception en série 40 a à 40 n. La Figure 2 a représente l'organisation de la mé- moire de serveur de terminaux 14 constituée par une mé- moire RAM de 64 K dans l'exemple de réalisation préféré. Les données ayant passé entre le réseau LAN et un ter- minal sélectionné sont placées dans la mémoire de ser- veur de terminaux 14 dans une phase de traitement inter- médiaire La partie de gestion de mémoire 40 partage la mémoire RAM 14 en pages 46 a à 46 n, de préférence en 256 pages comportant 256 multiplets ou octets par page. Les paquets de données exigeant plus d'une page de mé- moire sont placés dans des blocs de mémoire organisés en liste enchaînée Comme on le voit sur la Figure 2 b, le contenu du dernier multiplet d'une page précédente 46 a est un pointeur 48 d'une page suivante 46 b dans un tampon de paquet de données de la mémoire RAM 14, ce qui est la construction de pages enchaînées comme le remarquera l'homme de l'art Par la mise en oeuvre de cette structure à pointeur, l'unité CPU 12 ou le module de transfert de données 20 constitue une liste de pages enchaînées Le pointeur de la première page dans ce tampon est contenu dans les registres CSR de file d'at- tente d'émission et de réception de réseau LAN 35 comme l'indique le Tableau I ci-dessous. Les pointeurs de mémoire libre sont également con- tenus dans une pile à laquelle un accès est fait par un registre CSR de pile de mémoire libre 36 (voir Tableau I). Le module de transfert de données 20 et l'unité CPU 12 affectent tous les deux la mémoire par des pointeurs de dépilement provenant du registre CSR de pile de mémoire libre 36, et désaffectent la mémoire par des pointeurs d'empilement remis dans le registre CSR de pile de mé- moire libre. La Figure 3 représente une topographie de mémoire selon l'exemple de réalisation préféré Comme le montre la Figure 3, la page zéro 50 de la mémoire est projetée dans les registres d'état et de commande (CSR) 35 L'unité CPU 12 excite les signaux de' conmmande qui établissent des bits dans des positions de bit sélectionnées dans les zones de données des registres CSR 35 pour ordonner au module de transfert de données 20 d'exécuter des opérations spécifiées Le module de transfert de données établit également des bits appropriés dans les re- gistres CSR 35 pour informer l'unité CPU 12 de l'état et autres informations pendant des opérations de trans- fert comme il est décrit ci-dessous Pareillement, le contrôleur d'interface de réseau LAN 18 établit des bits dans les registres CSR 35 pour demander une transmission de données au serveur de terminaux 10 et pour accuser réception des données fournies par le serveur de ter- minaux 10 Le tableau suivant indique les registres CSR prévus et leur fonction selon l'exemple de réalisa- tion préféré: TABLEAU I CSR Application Registres CSR pour commander la transmission de données 1 Initialisation-du contrôleur d'interface de LAN 2 Commande et état du contrôleur d'interface de LAN 3 File d'attente d'émission de LAN 4 File d'attente de réception de LAN Pile de mémoire libre 6 Validation et état d'émission et de réception de DMA Reoistres CSR oour opérations de 1 Compteur de transfert par tranches de temps 2 Destination de transfert par- tranches de temps HI 3 Destination de transfert par tranches de temps LO 4 Origine à tranches de temps HI Origine à tranches de temps LO Initialise le contrôleur d'inter- face de LAN 18. Fournit les bits pour commander le contrôleur d'interface de LAN 18. Mémorise les pointeurs des pages de mémoire contenant des paquets de données en attente d'émission. Mémorise-les pointeurs des pages de mémoire contenant les paquets de données qui ont été reçus Mémorise les pointeurs des pages libres en mémoire. Arme la machine DMA 42 pour la réception et l'émission de données de et vers la mémoire de serveur de terminaux 14, et signale l'état. transfert par tranches de temps Mémorise le nombre de multiplets à transférer dans une opération de transfert par tranches de temps. Mémorise une page en mémoire pour un transfert vers dans une opération de transfert par tranches de temps. Mémorise un décalage d'emplace- ment en mémoire dans une page pour un transfert vers. Mémorise une page en mémoire pour un transfert de. Mémorise un décalage d'emplace- ment de mémoire dans une page pour un transfert de. Registres CSR pour commander la mémoire et les terminaux 1 Registre CSR de commande de circulation 2 Récepteur/Emetteur asyn- chrone universel (UART) 3 Réception FIFO (premier entré-premier sorti) 4 Compte reçu de poids faible Compte reçu de poids fort 6 Emission FIFO 7 Compte émis de poids faible 8 Compte émis de poids fort la transmission de données entre Valide et invalide les portes d'accès en série pour l'émission et la réception de données en série. Contrôle le débit en bauds et les modes de rebouclage pour une transmission en série du serveur de terminaux 10 aux terminaux sélectionnés. Mémorise les caractères reçus de UART dans des tampons FIFO à 1024 multiplets. Mémorise le multiplet de poids faible du compte de caractères dans un tampon FIFO de réception. Mémorise les deux bits de poids fort d'un compte de caractères dans un tampon FIFO de réception. Mémorise les caractères en attente d'émission vers les UART dans des tampons FIFO à 1024 multiplets. Mémorise le multiplet de poids faible du compte de caractères dans un tampon FIFO d'émission. Mémorise les 2 bits de poids fort du compte de caractères dans un tampon FIFO d'émission. La Figure 3 représente également l'affectation des pages restantes dans la mémoire 14 La page un 52 de la mémoire 14 est utilisée pour mémoriser une file d'at- tente de réception de LAN La file d'attente de récep- tion de LAN est une liste linéaire qui contient les pointeurs des paquets de données qui ont été reçus La page deux 54 de la mémoire mémorise une file d'attente d'émission de LAN Alors que l'unité CPU 12 lit ou écrit dans le registre CSR de file d'attente d'émission et dans le registre CSR de file d'attente de réception, les pages un et deux de la mémoire représentent l'em- placement de mémoire réel pour les pointeurs de file d'attente d'émission et de file d'attente de réception. il Un bloc de mémoire 56 incluant les pages trois à 191 est accessible librement pour mémoriser et extraire des paquets de données reçus du réseau LAN Un bloc de mé- moire 58 incluant les pages 192 à 255 est utilisé pour mémoriser et extraire les données reçues des terminaux respectifs par les tampons FIFO d'entrée/sortie de li- gnes en série 44 a à 44 n. Le module de transfert de données 20 fonctionne avec un cycle de mémoire de 300 nanosecondes (ns) pour lire ou écrire en mémoire 14 Le serveur de terminaux fonctionne en outre sur un temps de base de 2400 ns constitué de huit cycles de mémoire L'unité CPU 12 adresse la mémoire 14 par un accès transparent et sans attente selon le système de priorités suivant: ( 1) l'unité CPU 12 a la première priorité; ( 2) la machine d'émission et de réception de réseau LAN a la deuxième; ( 3) les tampons FIFO de lignes en série 44 a à 44 N ont la troisième; et ( 4) le dispositif de trans- fert par tranches de temps 38 la dernière En consé- quence, une grande largeur de bande est prévue pour le module de transfert de données 20 pour avoir accès à la mémoire 14 avant que la commande du bus de données 32 et du bus d'adresse 34 soit renvoyé à l'unité CPU 12. La machine d'émission et de réception DMA 42 exécute des transferts de données par accès direct à la mémoire entre le contrôleur d'interface de réseau LAN 18 et la mémoire 14 à la fois pour les opérations de réception et d'émission La Figure 4 a représente la séquence d'opérations pour recevoir des paquets de don- nées du réseau LAN et pour placer ensuite les données dans la mémoire 14 L'unité CPU 12 valide la réception de paquets de données en "armant" la machine de récep- tion DMA 42 Comme on le voit sur la Figure 4 b, l'unité CPU 12 arme initialement la machine de réception DMA 42 en excitant un signal de commande qui met un bit "armée" dans la deuxième position de bit de la zone de données pour le registre CSR d'émission et de réception DMA 35 a L'unité CPU 12 excite ensuite un signal de commande qui établit un bit dans la zone de données du registre CSR de contrôleur d'interface de LAN spécifiant un canal de canal de données approprié comme le remar- quera l'homme de l'art. Quand la machine de réception de réseau LAN 42 est armée, la machine de réception 42 enlève le pointeur de la page de mémoire libre disponible suivante du regis- tre CSR de pile de mémoire libre Le contrôleur d'inter- face de réseau LAN 18 excite ensuite un signal de com- mande de demande d'accès direct à la mémoire (DMA), qui produit l'établissement d'un bit sélectionné dans la zone de données du registre CSR d'état de contrôleur d'interface de réseau LAN (Tableau I) La machine de réception DMA 42 utilise le pointeur correspondant à la page de mémoire libre enlevée avant du registre CSR de pile de mémoire libre (voir Tableau I), et transfère direc- tement le paquet du contrôleur d'interface de réseau LAN 18 à cette page. La Figure 4 a représente également une séquence de réception dans laquelle la longueur du paquet de données supposés reçu dépasse 255 multiplets La machine de réception 42 affecte une autre page libre de la mémoire provenant de la pile en enlevant l'adresse de la page suivante de mémoire disponible qui suit du registre CSR de pile de mémoire libre (Tableau I) La machine de ré- ception 42 place ensuite un pointeur de la page suivante qui suit dans le dernier emplacement ( 255) de la page traitée comme l'indique la Figure 2 b La machine de réception 42 continuele transfert de données jusqu'à la nouvelle page Quand il ne reste pas de pages libres dans la pile de mémoire libre, la machine de réception 42 écrit un message approprié à l'emplacement de la dernière page du paquet. Comme le montrent les Figures 4 a et 4 b, l'unité CPU 12 peut désarmer la machine de réception 42 pendant la réception d'un paquet L'unité CPU 12 désarme la ma- chine de réception de réseau LAN 42 en excitant un signal de commande qui efface le bit "armée" 60 dans le registre CSR d'émission et de réception DMA 35 a La machine de réception DMA 42 écrit un message différent à l'emplacement 255 de la dernière page du paquet reçu avant que la machine de réception DMA 42 ait été désarmée. A la fin d'une réception de paquet, le contrôleur d'interface de réseau LAN 18 écrit un message de fin en mémoire et excite un signal d'interruption envoyé à l'unité CPU 12 Quand la réception des données est ter- minée, la machine de réception DMA 42 lit le registre CSR d'état de contrôleur d'interface de réseau LAN (Tableau I), et écrit un code à l'emplacement 255 de la dernière page dans le tampon de paquet de données La machine de réception DMA 42 supprime ensuite le signal d'interruption de contrôleur d'interface de réseau LAN. Le message écrit par la machine de réception DMA 42 correspond aux conditions suivantes: ( 1) données reçues OK; ( 2) bit "armée" effacé pendant la réception d'un paquet; ( 3) la mémoire ne pouvait pas être affectée; ou ( 4) erreur de réception détectée. La machine de réception DMA 42 place ensuite un pointeur de l'adresse de la première page de l'empla- cement du paquet de données dans le registre CSR de file d'attente de réception (Tableau I) L'unité CPU 12 a accès aux pointeurs de file d'attente de réception en lisant le registre CSR de file d'attente de réception. Une fois que l'unité CPU 12 a lu le pointeur, il est retiré de la file d'attente L'unité CPU 12 met en oeuvre la structure de mémoire à liste enchaînée pour avoir accès à toutes les pages de mémoire dans le paquet comme on l'a décrit plus haut Comme on l'a noté plus haut, le dernier emplacement de mémoire de la dernière page dans le tampon contenant le paquet de données contient les informations d'état fournies par la ma- chine de réception DMA 42 L'unité CPU 12 traite le contenu de cet emplacement, et redirige ensuite le paquet de données reçues en mémoire 14 vers un contrô- leur de lignes en série 44 a à 44 n, comme on le décrira dans la suite Quand le traitement est terminé pour un bloc de mémoire donné, l'unité CPU 12 le replace dans la pile de mémoire libre en écrivant le pointeur dans la pile de mémoire libre. La Figure 4 a représente également le cas o la machine de réception DMA 42 est initialement armée et o aucune mémoire libre n'est disponible Quand aucune mémoire libre n'est disponible dans le registre CSR de pile de mémoire libre, la machine de réception DMA 42 excite un signal de commande pour établir le bit dans une position de bit "pas de mémoire" de la zone de don- nées pour le registre CSR d'émission et de réception DMA Lors de la réception de cette information, l'unité CPU 12 est interrompue L'unité CPU 12 appelle le bit * "pas de mémoire" pour déterminer la cause de l'interrup- tion, et prend ensuite la mesure appropriée. Les données sont transmises du serveur de termi- naux 10 au réseau LAN dans la séquence d'opérations représentée sur la Figure 5 L'unité CPU 12 déclenche une opération d'émission en plaçant un pointeur de la première page d'un paquet dans la file d'attente d'émission L'unité CPU 12 excite également un signal de commande pour établir un bit sélectionné dans la zone de données du registre CSR d'émission et de récep- tion DMA 35 a afin "d'armer" la machine 42 L'unité CPU 12 organise ensuite les données prêtes à être émises en une liste enchaînée de pages, les pointeurs des pages suivantes étant placés dans le dernier emplacement(emplacement 255) de la page précédente Ensuite, la machine d'émission DMA 42 lit le contenu du registre CSR de file d'attente d'émission 36 La machine d'émission DMA 42 émet ensuite un signal de commande pour demander une transmission jusqu'au contrôleur d'interface de commande de réseau LAN 18 en écrivant un message de commande d'émission dans le registre CSR de commande d'interface de réseau LAN (Tableau I). Lors de la réception de la demande de transmission de données, le contrôleur d'interface de réseau LAN 18 excite un signal de demande d'accès direct à la mémoire en établissant un bit sélectionné dans la zone de don- nées du registre CSR de commande d'interface de réseau LAN (Tableau I). La machine d'émission DMA 42 exécute ensuite une séquence dans la file d'attente d'émission et émet au- tomatiquement tous les paquets répertoriés dans le registre CSR de file d'attente d'émission Quand le paquet de données transmis au contrôleur d'interface de réseau LAN 18 dépasse une page, la machine d'émission de réseau LAN 42 extrait un pointeur de l'emplacement de la page suivante qui suit dans le paquet de données en mémoire 14 du registre CSR de file d'attente d'émission Lors de la sélection de l'adresse de la page suivante qui suit, la page suivante qui suit est transférée de la mémoire 14 au contrôleur d'interface de réseau LAN 18. Le contrôleur d'interface de réseau LAN 18 fournit un signal de commande d'interruption à la machine d'émission DMA 42 quand la transmission d'un paquet de données est terminée De plus, le contrôleur d'interface de réseau LAN 18 excite un signal de commande pour sélectionner des bits dans le contrôleur d'interface de réseau LAN La machine d'émission de réseau LAN 42 con- sulte ensuite le contenu du registre CSR de contrôleur d'interface de réseau LAN En présence d'une transmis- sion normale, la machine d'émission DMA 42 écrit son état présent dans l'emplacement du dernier multiplet de la dernière page du tampon,et supprime l'interruption. Cependant, quand le contenu du registre CSR de con- trôleur d'interface de réseau LAN indique une transmis- sion non réussie jusqu'au contrôleur d'interface de réseau LAN 18, la machine d'émission DMA 42 détermine si une collision de paquets de données s'est produite. Si une collision s'est produite, la machine d'émission DMA 42 exécute une séquence jusqu'à l'adresse corres- pondant à la première page du paquet de données La machine d'émission DMA 42 fournit également un signal de commande de réémission au contrôleur d'interface de réseau LAN 18 en établissant un bit sélectionné dans le registre CSR de contrôleur d'interface de réseau LAN Des données sont ensuite fournies au contrôleur d'inter- face de réseau LAN 18 comme on l'a décrit plus haut. Autrement, si un défaut de transmission s'est pro- duit, la machine d'émission DMA excite un signal de commande pour interrompre la commande de l'unité CPU 12. L'unité CPU 12 accuse ensuite réception du signal d'in- terruption excité par le contrôleur d'interface de ré- seau LAN 18. La Figure 6 représente un schéma fonctionnel pour un de l'ensemble des contrôleurs de lignes en série 44 a à 44 n Le contrôleur de lignes en série 44 a remplit une fonction de réception et d'émission asynchrones univer- selles(UART) comme le remarquera l'homme de l'art A titre d'exemple, l'unité CPU 12 peut fournir des signaux de commande afin d'établir des bits dans des positions de bit appropriées de la zone de données du registre CSR de UART (comme il est décrit dans le Tableau I) pour contrôler le débit de transmission ainsi que d'au- tres paramètres De plus, l'unité CPU 12 examine les positions de bit sélectionnées dans le registre CSR de UART pour détecter les erreurs d'encadrement de données et d'autres signaux d'état fournis par le contrôleur de lignes en série 44 a comme il est bien connu dans la technique. Le contrôleur de lignes en série 44 a comprend un dispositif de transfert par lignes en série d'émission à premier entré-premier sorti (FIFO) 62 et un tampon FIFO de réception 66 Le dispositif de transfert par lignes en série d'émission 62 fournit des caractères de données asynchrones à un dispositif d'insertion de li- gnes en série 68 qui, à son tour, fournit des données au terminal 36 a par la ligne 40 a D'une manière simi- laire, les données fournies par le terminal 36 a sont reçues par un détecteur de transmission par lignes en série 70 par l'intermédiaire de la ligne 38 a Le détec- teur 70 fournit ensuite des caractères de données au tampon FIFO de réception 66 De plus, le détecteur 70 capte un signal de présence de transmission ("XDN") ou un signal d'absence de transmission ('"XOFF") fourni par le terminal 36 a pour une demande de transmission de données sur la ligne 38 a Pareillement, le dispositif d'insertion 68 fournit une demande de transmission de données au terminal 36 a par la ligne 40 a. La Figure 6 représente également le registre CSR de commande de circulation 35 b prévu pour le contrôleur de lignes en série singulier 44 a Les autres contrôleurs de lignes en série 44 b à 44 N correspondant aux autres terminaux 36 b à 36 N connectés au serveur de terminaux 10 fonctionnent exactement de la même manière. La Figure 6 représente également le procédé pour valider le contrôleur de lignes en série 44 a afin qu'il traite soit un signal de présence de transmission ("XON") soit un signal d'absence de transmission ("XOFF") reçu du terminal 36 a, celui-ci étant aussi représenté sur les Figures 7 a et 7 b Afin d'effectuer la transmission du contrôleur de lignes en série 44 a au terminal 36 a, l'unité CPU 12 excite un signal de commande pour établir un bit à la première position de bit 72 du registre CSR de commande de circulation 35 b Ensuite, la réception d'un signal de commande de signal XON provenant du terminal 36 a établit un bit dans la troisième position de bit 74 du registre CSR de commande de circulation b pour valider le dispositif de transfert par lignes en série 62 afin qu'il laisse passer les caractères de données jusqu'au terminal 36 a par l'intermédiaire de la ligne 40 a Comme l'indique la Figure 7 b, l'unité CPU 12 peut également exciter un signal de commande pour éta- blir un bit dans la position de bit 74 du registre CSR de commande de circulation 35 b afin de donner l'iistruc- tion au dispositif de transfert par lignes en série 62 de commencer une transmission. D'autre part, quand le terminal 36 a envoie un - signal XOFF, la transmission de données du dispositif de transfert par lignes en série 62 jusqu'au terminal 36 a est suspendue Pareillement, l'unité CPU 12 peut exciter un signal de commande pour effacer le contenu de la position de bit 74 afin de terminer la transmis- sion de données Si la validation est faite dans le sens du serveur de terminaux au terminal, et si le contrôleur de lignes en série 44 a reçoit en même temps un signal XOFF du terminal, la sortie de caractères est rendue discontinue jusqu'à ce que soit ( 1) un signal XON soit reçu, soit ( 2) l'unité CPU 12 change l'état de commande de circulation. Les Figures 8 a et 8 b représentent un transfert de données du terminal 36 a au tampon FIFO de réception 66. L'unité CPU 12 excite un signal de commande pour établir le bit correspondant à une position de bit de validation de réception 76 dans le registre CSR de commande de circulation 35 b Le tampon FIFO de réception 66 reçoit ensuite des caractères de données du terminal 36 a par la ligne 38 a Quand la quantité de données reçues dépasse un premier repère de "niveau haut d'eau" 80, correspon- dant au nombre d'emplacements dans le tampon FIFO de réception 66 (par exemple, 896 multiplets dans l'exemple de réalisation préféré), le contrôleur de lignes en série 44 a engendre un premier signal de commande"XOFF" du terminal 36 a Le contrôleur de lignes en série 44 a engendre un deuxième signal de commande "XOFF" envoyé au terminal 36 a quand la quantité de données reçues dépasse un deuxième repère de "niveau haut d'eau" 82, correspondant au nombre d'emplacements remplis de don- nées dans le tampon FIFO de réception 66 (par exemple, 960 multiplets). L'unité CPU 12 excite ensuite un signal de commande pour établir le bit correspondant à une position de bit de signal XOFF du terminal 78 dans le registre CSR de commande de circulation 35 b Lors de la réception du signal de bit de signal XOFF du terminal, le terminal 36 a termine la transmission de données vers le tampon FIFO de réception 66 L'unité CPU 12 dirige en- suite les données présentes dans le tampon FIFO de ré- ception 66 vers la mémoire 14 en excitant des signaux de commande pour exécuter une opération de transfert par tranches de temps, comme on le décrira dans la suite. L'unité CPU 12 doit ensuite fournir un signal de com- mande pour effacer le bit de signal XOFF du ter- minal Ce signal de commande fait en sorte que le dis- positif d'insertion de lignes en série 68 fournisse une demande de transmission de données (signal de commande "XON") au terminal 36 a par l'intermédiaire de la ligne a, afin de valider une retransmission par le terminal 36 a. En se référant à nouveau à la Figure 1, on voit que le dispositif de transfert par tranches de temps 38 assure un transfert rapide de blocs de données comme le remarquera l'homme de l'art pour transférer des données vers et d'un bloc de mémoire à un autre, ou vers les et des registres CSR Par exemple, les applications de dispositif de transfert par tranches de temps compren- nent le transfert de données par tranches de temps dans et hors des tampons FIFO de lignes en série, le chargement ou le déchargement, l'émission ou la ré- ception par des tampons, ou la configuration du contrô- leur de réseau LAN 18 Dans l'exemple de réalisation préféré, le dispositif de transfert par tranches de temps 38 a sa fonction limitée aux transferts vers et d'une seule page de mémoire. Pour exécuter un transfert de données par tranches de temps, l'unité CPU 12 engendre les signaux de com- mande appropriés correspondant à une adresse d'origine, une adresse de destination et à un certain nombre de multiplets à transférer En particulier, l'unité CPU 12 spécifie la page de destination appropriée et l'empla- cement dans la page en fournissant des signaux de com- mande pour établir des bits sélectionnés dans les re- gistres-CSR de destination de transfert par tranches de temps HI et LO (Tableau I) Pareillement, la page d'ori- gine voulue et l'emplacement dans la page sont spécifiés par l'unité CPU 12 dans les registres CSR d'origine de transfert par tranches de temps HI et LO L'unité CPU 12 écrit ces informations dans les registres CSR de transfert par tranches de temps comme l'indique le Ta- bleau I Les registres CSR d'origine et de destination fournissent un numéro de page pour le transfert du bloc. En conséquence, on a décrit précédemment une archi- tecture de serveur de terminaux fournissant sa réalisa- tion pour un coût relativement économique L'architec- ture de serveur de terminaux débarrasse un microcon- trôleur des transferts directs de données Au lieu de cela, l'unité CPU traite les pointeurs de données qui ordonnent à la logique de soutien d'exécuter les trans- ferts de données réels On remarquera que différents changements dans les détails et les agencements de la réalisation décrite précédemment pourront être faits par l'homme de l'art sans sortir du principe et du cadre de la présente invention Ainsi, bien que l'in- vention ait été décrite en se référant au mode le meilleur actuellement considéré, il va de soi que l'in- vention n'est limitée que par le cadre des revendica- tions annexées. REVENDICATIONS 1 Procédé pour faire passer des données d'un réseau local (LAN) à un terminal sélectionné dans un ensemble de terminaux par la mise en oeuvre d'un serveur de terminaux comportant un moyen central de traitement, un moyen de transfert de données, une mémoire et un moyen d'interface en série, ledit moyen d'interface en série étant connecté à chacun dudit ensemble de termi- naux, et ledit réseau local (LAN) étant connecté audit serveur de terminaux, ledit procédé comprenant les opé- rations qui consistent à: engendrer des signaux de commande par ledit moyen central de traitement, lesdits signaux de commande iden- tifiant des emplacements sélectionnés dans ladite mémoire; fournir lesdits signaux de commande audit moyen de transfert de données; transférer lesdites données dudit réseau LAN jus- qu'auxdits emplacements sélectionnés dans ladite mémoire sous la commande dudit moyen de transfert de données; transférer lesdites données desdits emplacements sélectionnés dans ladite mémoire jusqu'audit moyen d'in- terface en série sous la commande dudit moyen de trans- fert de données; et à transférer lesdites données dudit moyen d'interface en série jusqu'au moins un dudit ensemble de terminaux sous la commande dudit moyen de transfert de données. 2 Procédé pour faire passer des données d'un réseau local (LAN) à un terminal sélectionné dans un ensemble de terminaux par la mise en oeuvre d'un serveur de terminaux comportant un moyen central de traitement, un moyen de transfert de données, une mémoire et un moyen d'interface en série, ledit moyen d'interface en série étant connecté à chacun dudit ensemble de termi- naux, et ledit réseau local (LAN) étant connecté audit serveur de terminaux, ledit procédé comprenant les opérations qui consistent à: engendrer des premiers signaux de commande à partir dudit moyen central de traitement, lesdits premiers signaux de commande identifiant des emplacements sélec- tionnés dans ladite mémoire; fournir lesdits premiers signaux de commande audit moyen de transfert de données; engendrer des deuxièmes signaux de commande à partir dud-it moyen de transfert de données; fournir lesdits deuxièmes signaux de commande à ladite mémoire pour transférer lesdites données dudit réseau LAN jusqu'auxdits emplacements sélectionnés dans ladite mémoire; engendrer des troisièmes signaux de commande à partir dudit moyen de transfert de données; fournir lesdits troisièmes signaux de commande à ladite mémoire pour transférer lesdites données desdits emplacements sélectionnés jusqu'audit moyen d'interface en série; engendrer des quatrièmes signaux de commande à partir dudit moyen de transfert de données; et à fournir lesdits quatrièmes signaux de commande au- dit moyen d'interface en série pour transférer lesdites données dudit moyen d'interface en série jusqu'au moins un dudit ensemble de terminaux. 3 Procédé pour faire passer des données d'un réseau local (LAN) à un terminal sélectionné dans un ensemble de terminaux par la mise en oeuvre d'un serveur de terminaux comportant un moyen central de traitement, un moyen de transfert de données, une mémoire et un moyen d'interface en série, ledit moyen d'interface en série étant connecté à chacun dudit ensemble de ter- minaux, et un moyen de contrôle de réseau local connec- tant ledit réseau LAN audit serveur de terminaux, ledit procédé comprenant les opérations qui consistent à: engendrer des premiers signaux de commande à partir dudit moyen central de traitement, lesdits premiers signaux de commande identifiant des emplacements sélec- tionnés dans ladite mémoire; engendrer des deuxièmes signaux de commande à partir dudit moyen de contrôle de réseau local, lesdits deuxièmes signaux de commande indiquant une demande de transfert de données dudit réseau LAN audit serveur de terminaux; fournir lesdits premiers et deuxièmes signaux de commande audit moyen de transfert de données; transférer lesdites données dudit réseau LAN jus- qu'auxdits emplacements sélectionnés dans ladite mémoire sous la commande dudit moyen de transfert de données; transférer lesdites données desdits emplacements sélectionnés dans ladite mémoire jusqu'audit moyen d'interface en série sous la commande dudit moyen de transfert de données; et à transférer lesdites données dudit moyen d'interface en série jusqu'audit terminal sélectionné sous la com- mande dudit moyen de transfert de données. 4 Procédé selon la revendication 3, consistant en outre à: engendrer des troisièmes signaux de commande à partir dudit moyen de contrôle de réseau local quand lesdites données sont transférées dudit réseau LAN jus- qu'auxdits emplacements sélectionnés dans ladite mémoire; et à fournir lesdits troisièmes signaux de commande au- dit moyen de transfert de données pour indiquer la fin de la transmission de données dudit réseau LAN auxdits emplacements sélectionnés. Procédé selon la revendication 3, consistant en outre à: engendrer des quatrièmes signaux de commande à partir dudit moyen de contrôle de réseau local quand des données sont transférées dudit réseau LAN jusqu'auxdits emplacements sélectionnés dans ladite mémoire; et à fournir lesdits quatrièmes signaux de commande au- dit moyen de transfert de données pour indiquer une transmission anormale de données dudit réseau LAN aux- dits emplacements sélectionnés. 6 Procédé pour faire passer des données d'un ter- minal sélectionné dans un ensemble de terminaux à un réseau local (LAN) par la mise en oeuvre d'un serveur de terminaux comportant un moyen central de traitement, un moyen de transfert de données, une mémoire et un moyen d'interface en série, ledit moyen d'interface en série étant connecté avec chacun dudit ensemble de ter- minaux, ledit réseau LAN étant connecté audit serveur de terminaux, ledit procédé comprenant les opérations qui consistent à: engendrer des premiers signaux de commande par ledit moyen central de traitement, lesdits signaux de commande identifiant des emplacements sélectionnés dans ladite mémoire; fournir lesdits premiers signaux de commande audit moyen de transfert de données; engendrer des deuxièmes signaux de commande à partir dudit moyen de transfert de données; fournir lesdits deuxièmes signaux de commande au- dit moyen d'interface en série pour transférer lesdites données dudit terminal audit moyen d'interface en série; engendrer des troisièmes signaux de commande à partir dudit moyen de transfert de données; fournir lesdits troisièmes signaux de commande à ladite mémoire pour transférer lesdites données dudit moyen d'interface en série jusqu'auxdits emplacements sélectionnés; engendrer des quatrièmes signaux de commande à partir dudit moyen de transfert de données; et à fournir lesdits quatrièmes signaux de commande au- dit réseau (LAN)etàladitemémoire pour transférer lesdites données desdits emplacements sélectionnés dans ladite mémoire jusqu'audit réseau LAN. 7 Procédé pour faire passer des données d'un ter- minal sélectionné dans un ensemble de terminaux à un réseau local (LAN) par la mise en oeuvre d'un serveur de terminaux comportant un moyen central de traitement, un moyen de transfert de données, une mémoire et un moyen d'interface en série, ledit moyen d'interface en série étant connecté à chacun dudit ensemble de termi- naux, ledit réseau local (LAN) étant connecté audit serveur de terminaux, ledit procédé comprenant les opé- rations qui consistent à: engendrer des signaux de commande à partir dudit moyen central de traitement, lesdits premiers signaux de commande identifiant des emplacements sélectionnés dans ladite mémoire; fournir lesdits signaux de commande audit moyen de transfert de données; transférer lesdites données dudit terminal sélec- tionné audit moyen d'interface en série sous la commande dudit moyen de transfert de données; transférer lesdites données dudit moyen d'interface en série jusqu'auxdits emplacements sélectionnés sous la commande dudit moyen de transfert de données; et à transférer lesdites données desdits emplacements sélectionnés dans ladite mémoire jusqu'audit réseau LAN sous la commande dudit moyen de transfert de données. 8 Procédé pour faire passer des données d'un réseau local (LAN) à un terminal sélectionné dans un ensemble de terminaux et pour faire passer des données dudit terminal sélectionné audit réseau LAN par la mise en oeuvre d'un serveur de terminaux comportant un moyen central de traitement, un moyen de transfert de données, une mémoire et un moyen d'interface en série connecté à chacun dudit ensemble de terminaux, ledit réseau LAN étant connecté audit serveur de terminaux, ledit procédé comprenant les opérations qui consistent à: engendrer des premiers signaux de commande à partir dudit moyen central de traitement, lesdits signaux de commande identifiant des emplacements sélectionnés dans ladite mémoire; fournir lesdits premiers signaux de commande audit moyen de transfert de données; transférer lesdites données dudit réseau LA Njusqu'aux- dits emplacements sélectionnés dans ladite mémoire sous la commande dudit moyen de transfert de données; transférer lesdites données desdits emplacements sélectionnés dans ladite mémoire jusqu'audit moyen d'in- terface en série sous la commande dudit moyen de trans- fert de données; transférer lesdites données dudit moyen d'interface en série jusqu'au moins un dudit ensemble de terminaux sous la commande dudit moyen de transfert de données; engendrer des deuxièmes signaux de commande à partir dudit moyen central de traitement, lesdits deux- ième signaux de commande identifiant des emplacements sélectionnés dans ladite mémoire; fournir lesdits deuxièmes signaux de commande au- dit moyen de transfert de données; transférer lesdites données dudit terminal sélec- tionné jusqu'audit moyen d'interface en série sous la commande dudit moyen de transfert de données; transférer lesdites données dudit moyen d'interface en série jusqu'auxdits emplacements sélectionnés sous la commande dudit moyen de transfert de données; et à transférer lesdites données desdits emplacements sélectionnés dans ladite mémoire jusqu'audit réseau LAN sous la commande dudit moyen de transfert de données. 9 Système pour émettre et pour recevoir des don- nées entre un ensemble de terminaux ( 36 a-36 n), un moyen serveur de terminaux ( 10), et un réseau local (LAN), comprenant: un moyen d'interface de réseau local ( 18) pour fournir une connexion entre ledit réseau local et ledit serveur de terminaux ( 10); un ensemble de moyens de connexion par lignes en série ( 38 a-38 n, 40 a-40 n) pour fournir une connexion entre ledit serveur de terminaux ( 10) et ledit ensemble de terminaux ( 36 a-36 n), chacun desdits moyens de con- nexion par lignes en série étant connecté à un terminal respectif desdits terminaux; un moyen serveur de terminaux ( 10) comportant un moyen central de traitement (CPU 12), un moyen de trans- fert de données ( 20), et un moyen à mémoire ( 14); ledit moyen de transfert de données ( 20) étant connecté audit moyen à mémoire ( 14) et réagissant à des signaux provenant dudit moyen central de traitement ( 12) et à des signaux provenant dudit moyen d'interface de réseau local ( 18) pour transférer des données dudit réseau local (LAN) jusqu'audit moyen à mémoire ( 14) et pour transférer des données dudit moyen à mémoire ( 14) jusqu'à un moyen sélectionné desdits moyens de connexion par lignes en série ( 40 a-40 n); et ledit moyen de transfert de données ( 20) étant en outre connecté audit ensemble de moyens de connexion par lignes en série pour transférer des données dudit moyen sélectionné desdits moyens de connexion par lignes en série ( 40 a-40 n) jusqu'à un terminal correspondant desdits terminaux ( 36 a-36 n). Serveur de terminaux pour transmettre des don- nées-entre un réseau local (LAN) et un terminal sélec- tionné d'un ensemble de terminaux ( 36 a-36 n), comprenant: un moyen à mémoire ( 14) connecté audit réseau local (LAN) et auxdits terminaux ( 36 a-36 n) pour mémoriser des données ayant passé entre ledit réseau local et lesdits terminaux; un moyen central de traitement (CPU 12) pour four- nir des signaux de commande identifiant des emplacements sélectionnés dans ledit moyen à mémoire ( 14); un moyen de transfert de données ( 20) connecté au- dit moyen central de traitement et audit moyen à mémoire ( 14), ledit moyen de transfert de données réagissant auxdits signaux de commande provenant dudit moyen cen- tral de traitement pour transférer lesdites données entre ledit réseau LAN, lesdits emplacements sélectionnés dans ledit moyen à mémoire et un terminal sélectionné dudit ensemble de terminaux ( 36 a-36 n). 11 Serveur de terminaux selon la revendication 10, dans lequel ledit moyen de transfert de données ( 20) comprend: un moyen à registres de commande et d'état (CSR 35) comportant un ensemble de zones de données pour recevoir lesdits signaux de commande dudit moyen central de trai- tement ( 12) et pour mémoriser lesdits signaux de com- mande; un moyen d'émission et de réception de données ( 42) réagissant auxdits signaux de commande mémorisés dans une première zone desdites zones de données dudit moyen à registres de commande et d'état (CSR 35) pour trans- férer des données entre ledit réseau local (LAN) et le- dit moyen à mémoire ( 14); un moyen de gestion de mémoire ( 40) réagissant aux- dits signaux de commande mémorisés dans une deuxième zone desdites zones de données dudit moyen à registres de commande et d'état ( 35) pour organiser les données reçues dudit moyen d'émission de données ( 42) en une liste enchaînée dans ladite mémoire ( 14); desmoyensd'interface de lignes en série ( 44 a-44 n) réagissant auxdits signaux de commande mémorisés dans unetroisième zone desdites zones de données dudit moyen à registres de commande et d'état ( 35) pour transférer des données dudit moyen à mémoire ( 14) auxdits terminaux ( 36 a-36 n); et un moyen de transfert par tranches de temps ( 38) réagissant auxdits signaux de commande mémorisés dans une quatrième zone desdites zones de données dudit moyen à registres de commande et d'état ( 35) pour transférer des données entre lesdits moyens d'interface de lignes en série ( 44 a-44 n) et ledit moyen à mémoire ( 14) et entre ledit moyen d'émission et de réception de données ( 42) et ledit réseau local (LAN). 12 Dispositif pour transférer des données entre un réseau local (LAN) et un terminal sélectionné d'un ensemble de terminaux ( 36 a-36 n), comprenant: un moyen à mémoire ( 14) pour mémoriser des données ayant passé entre ledit réseau local (LAN) et lesdits terminaux ( 36 a-36 n); un moyen central de traitement (CPU 12) pour four- nir des signaux de commande identifiant des emplacements sélectionnés dans ledit moyen à mémoire( 14); un moyen de transfert de données ( 20) connecté au- dit moyen central de traitement ( 12), audit réseau local (LAN) et audit ensemble de terminaux ( 36 a-36 n); ledit moyen de transfert de données ( 20) comportant un moyen à registres de commande et d'état (CSR 35)avec un ensemble de zones de données pour recevoir lesdits signaux de commande dudit moyen central de traitement ( 12) et pour mémoriser lesdits signaux de commande; un moyen d'émission et de réception de données ( 42) réagissant auxdits signaux de commande mémorisés dans une première zone desdites zones de données dudit moyen à registres de commande et d'état ( 35) pour transférer des données entre ledit réseau local (LAN) et ledit moyen à mémoire ( 14); un moyen de gestion de mémoire ( 40) réagissant auxdits signaux de commande mémorisés dans une deuxième zone desdites zones de données dudit moyen à registres de commande et d'état ( 35) pour organiser les données reçues dudit moyen d'émission de données ( 42) en une liste enchaînée dans ladite mémoire ( 14); des moyens d'interface de lignes en série ( 44 a-44 n) réagissant auxdits signaux de commande mémorisésdans une troisième zone desdites zones de données dudit moyen à registres de commande et d'état ( 35) pour transférer des données dudit moyen à mémoire ( 14) jusqu'auxdits terminaux ( 36 a-36 n); et un moyen de transfert par tranches de temps ( 38) réagissant auxdits signaux de commande mémorisés dans une quatrième zone desdites zones de données dudit moyen à registres de commande et d'état ( 35) pour transférer des données entre lesdits moyens d'interface de lignes en série ( 44 a-44 n) et ledit moyen à mémoire ( 14) et entre ledit moyen d'émission et de réception de données ( 42) et ledit réseau local (LAN). 13 Serveur de terminaux selon la revendication 12, dans lequel ledit moyen à mémoire ( 14) comprend un en- semble de pages, chaque page comprenant un ensemble d'emplacements de mémoire, le dernier emplacement de mémoire de chaque page contenant un pointeur du premier emplacement de mémoire d'une page suivante qui suit, au moins un desdits pointeurs étant mémorisé dans au moins une desdites zones de données.