FR 2660130 A1 19910927 FR 9103569 A 19910325 i La présente invention concerne des convertisseurs numérique-analogique et en particulier des convertisseurs numérique-analogique à interpolation perfectionnés, du type décrit de façon générale dans le brevet des E U A. n' 4 006 475. Le circuit du brevet des E U A N O 4 006 475 est représenté sur la figure 1 et il comprend au moins quatre bits de moindre poids B 0, B 1, B 2 et B 3 qui sont appliqués à un registre à 4 bits 12, appelé registre R 1 On désigne par L la valeur binaire des quatre bits de moindre poids B O 83 * Les quatre bits de plus fort poids sont B 4, B 5, B 6 et B 7 et on désigne leur valeur binaire par M Ces bits sont appliqués à un registre à quatre bits 24, qu'on appelle le registre R 2 Les registres R 1 et R 2 fonctionnent sous la dépendance d'un signal d'horloge C 2 Les signaux des sorties 13 et 25 des registres respectifs R 1 et R 2, sont appliqués à des additionneurs binaires respectifs 14 et 22 Les quatre signaux de sortie de l'additionneur binaire 14 sont appliqués à un registre accumulateur 16, qu'on appelle le registre R 3, et les signaux des quatre sorties 17 de ce registre sont renvoyés vers quatre entrées de l'additionneur binaire 14 Le contenu du registre R 3 est donc additionné au contenu du registre R 1 Le signal de sortie de report de l'additionneur binaire A 1 est appliqué par l'intermédiaire du conducteur 19 au second additionneur binaire 22, et il est sommé avec les bits de plus fort poids B 4-B 7, et le résultat est appliqué au registre 28, qu'on appelle le registre R 4 Le registre R 4 est un registre à 5 bits Les signaux des cinq sorties 34 du registre R 4 sont appliqués à un convertisseur numérique- analogique à dix-sept niveaux, du type à 4 bits plus 1 bit, et les détails du convertisseur numérique-analogique 30 à 4 bits plus 1 bit sont représen- tés sur la figure 1 du brevet des E U A N O 4 006 475 Le bit supplémen- taire est une répétition du bit de moindre poids Le signal de sortie ana- logique du convertisseur numérique-analogique 30 est filtré par un filtre passe-bas 32, pour produire la tension de sortie analogique sur le con- ducteur 33. La porte de combinaison 20 produit un signal de sortie à l'état haut sous l'effet de la coïncidence entre des niveaux hauts des signaux d'horlo- ge C 1 et C 2, et elle applique ce signal de sortie à une entrée d'échantil- lonnage du registre R 3 L'entrée d'horloge C 2 est connectée à l'entrée d'horloge du registre R 3 L'entrée d'horloge C 1 est connectée à l'entrée d'horloge du registre R 4 28. Chaque fois que 16 périodes d'horloge C 1 se sont écoulées, C 2 prépo- sitionne le registre R 3 à une valeur binaire de 8, c'est-à-dire un " 1 " et trois " O " La somme des contenus des registres R 3 et R 1 est renvoyée vers le registre R 3 sur le front avant de chaque impulsion d'horloge C 1 Chaque fois que cette somme dépasse un nombre binaire de 15, un signal REPORT est appliqué par le conducteur 19 à l'additionneur binaire 22, et il est som- mé avec les bits B 4-B 7 Le signal de sortie de l'additionneur 22 est chargé dans le registre de sortie R 4 sur le front avant de chaque impulsion d'hor- loge C 1, et les 5 signaux de sortie du registre R 4 attaquent le convertis- seur numérique-analogique à 4 bits plus 1 bit, 28, pour produire une forme d'onde analogique impulsionnelle qui est représentée au bas de la figure 2. Si l'additionneur 14 ne produit aucun signal de report, le contenu du re- gistre R 4 est égal à M, c'est-à-dire la valeur des bits de plus fort poids B 4-B 7 du mot entrant Le filtre passe-bas 32 fournit la moyenne de la for- me d'onde analogique impulsionnelle que le convertisseur numériqueanalogi- que 32 produit sur le conducteur 31, pour donner un signal de sortie analo- gique lissé sur le conducteur 33. On peut voir que la valeur de la tension moyenne à la sortie du filtre passe-bas est: 1 jlM( 16-L)+(M+ 1)Ll = 16 M+L = 16 M+L M L 16 16 16 ce qui est la valeur analogique désirée. Du fait de la technique d'interpolation qui est utilisée, le convertis- seur numérique-analogique qui est représenté dans le circuit de l'art anté- rieur de la figure 1 exige de façon inhérente de recevoir un signal d'hor- loge à la cadence d'horloge rapide CI, pour réaliser l'interpolation ou le calcul de moyenne nécessaire La cadence d'impulsions C 1 doit être adaptée aux données qui sont produites à la sortie 31 du convertisseur numérique- analogique à 4 bits plus 1 bit Dans l'état actuel de la technique, il n'est pas possible en pratique de réaliser des conversions aussi rapides pour un convertisseur numérique-analogique précis à 18 bits, réalisé conformément au brevet des E U A no 4 006 475 Il est cependant souhaitable dans des formes de réalisation modernes de convertisseurs audio mnuériquesde réali- ser une conversion avec une cadence d'horloge d'environ 15 mégahertz Bien qu'il soit possible de construire des convertisseurs numérique-analogique fonctionnant à cette vitesse, les impulsions parasites résultantes, qui sont dues à la commutation de bits, rendent extrêmement difficile la réalisation d'un convertisseur à 18 bits Des transitions des bits de plus fort poids dans des convertisseurs numérique-analogique que l'on pourrait économique- ment utiliser en pratique pour réaliser le convertisseur numérique-analogique de la figure 1, font apparaître de grandes perturbations dans des noeuds de sommation de courant qui font partie d'un tel convertisseur Les durées de stabilisation longues résultantes de tels convertisseurs numériqueanalogi- que font qu'il n'est pas possible en pratique d'atteindre les vitesses de conversion numérique-analogique de 15 mégahertz ou plus qui sont néces- saires La technique qui est décrite dans le brevet des E U A N O 4 006 475 est donc incapable d'atteindre les objectifs de performances indiqués ci- dessus. Un but de l'invention est donc de procurer un procédé et un ap- pareil permettant d'utiliser des techniques d'interpolation pour réaliser une conversion numérique-analogique rapide. Un autre but de l'invention est de procurer un procédé et un ap- pareil de conversion numérique-analogique par interpolation, permettant d'atteindre une vitesse et une précision élevées, sans exiger le convertis- seur numérique-analogique rapide et la dissipation de puissance élevée qui seraient nécessaires si on utilisait la technique qui est décrite dans le brevet des E U A N O 4 006 475. En résumé, et conformément à l'un de ses modes de réalisation, l'in- vention procure un convertisseur numérique-analogique à interpolation, com- prenant un premier groupe de X conducteurs d'entrée acheminant un groupe de bits de moindre poids formé par X bits respectifs d'un mot d'entrée nu- mérique, un second groupe de Y conducteurs d'entrée, acheminant un grou- pe de plus fort poids de bits respectifs du mot d'entrée numérique, et des premier et second registres qui sont connectés de façon à recevoir les X bits de moindre poids et les Y bits de plus fort poids du mot d'entrée numé- rique, provenant respectivement des premier et second groupes de conduc- teurs d'entrée Les entrées d'horloge des premier et second registres sont attaquées de façon à mémoriser à une première cadence d'horloge respecti- vement les X bits de moindre poids et les Y bits de plus fort poids Le convertisseur numérique-analogique à interpolation comprend un additionneur ayant un premier groupe de X entrées, un second groupe de X entrées, X sorties et une sortie de report, un troisième registre ayant X entrées, et également X sorties connectées au second groupe de X entrées de l'ad- ditionneur L'entrée d'horloge du troisième registre est attaquée de façon à mémoriser les signaux de sortie de l'additionneur à une seconde cadence d'horloge qui est supérieure à la première cadence d'horloge, d'un facteur égal à la cadence de suréchantillonnage désirée Les X bits de plus fort poids d'un convertisseur numérique-analogique à Y bits plus 1 bit, dans le- quel le bit unique est un double du bit de moindre poids des Y bits, sont connectés de façon à recevoir les signaux de sortie du second registre Le bit de moindre poids en double est connecté de façon à recevoir le signal de sortie de report de l'additionneur Un circuit convertisseur courant- tension est connecté à un conducteur de sommation de courant du conver- tisseur numérique-analogique Un filtre passe-bas est connecté à la sortie du convertisseur courant-tension, pour produire un signal de sortie analo- gique représentatif d'une valeur du mot d'entrée numérique Si l'on excepte le cas du bit de moindre poids en double du convertisseur numérique-analo- gique, la conversion numérique-analogique du convertisseur numériqueanalo- gique peut être accomplie à la première cadence d'horloge, relativement lente, ce qui fait qu'on peut atteindre une précision élevée et des rapports de suréchantillonnage élevés, en dépit de longues durées de stabilisation des bits de plus fort poids du convertisseur numérique-analogique. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisa- tion, donnés à titre d'exemples non limitatifs La suite de la description se réfère aux dessins annexés dans lesquels: la figure I est un schéma synoptique montrant l'art antérieur le plus proche; la figure 2 est un diagramme séquentiel utile à la description du fonctionnement du circuit de la figure 1, et également à la description du fonctionnement du circuit de l'invention, qui est représenté sur la figure 3 la figure 3 est un schéma simplifié du convertisseur numérique-analo- gique à interpolation de la présente invention; la figure 3 A est un schéma utile à l'explication de l'opération d'in- terpolation de base du convertisseur numérique-analogique à interpolation de la figure 3; la figure 4 est un schéma synoptique d'un mode de réalisation pré- féré de l'invention; et la figure 5 est une représentation graphique utile pour expliquer les avantages du convertisseur numérique-analogique de l'invention. La figure 3 montre un schéma synoptique simplifié de l'invention, qui est une version simplifiée du circuit représenté sur la figure 1 Le cir- cuit de la figure 3 produit sur le conducteur 31 exactement la même forme d'onde impulsionnelle que le circuit de la figure 1, sous l'effet de la for- me d'onde C 1 36 et de la forme d'onde C 2 37 de la figure 2 Le circuit de la figure 3 comprend le premier additionneur binaire classique 14, mais le second additionneur binaire 22 et le registre de sortie R 4 du circuit de l'art antérieur de la figure 1 sont omis dans le circuit de la figure 3 Il n'est pas nécessaire que le convertisseur numérique- analogique à 4 bits plus 1 bit 30 A ait les courtes durées de stabilisation qu'exige le convertisseur numérique-analogique 32 de la figure 1. Le convertisseur numérique-analogique 30 A comprend un circuit de référence de tension compensée en température, 36, de type classique, qui produit une tension VREF sur le conducteur 36 A Le conducteur 36 A est connecté aux électrodes de base de transistors npn 37, 38, 39, 40 et 41, dont les émetteurs sont connectés à la borne supérieure de résistances res- pectives 42, 43, 44, 45 et 46 Les résistances 46, 45, 44 et 43 constituent un convertisseur numérique-analogique à 4 bits, de structure classique, ayant des résistances pondérées de façon binaire, de valeur respectives R, 2 R, 4 R et 8 R La résistance 42 a la même valeur que la résistance de bit de moindre poids (ou LSB) 43, c'est-à-dire 8 R La borne inférieure de chacune des résistances 42-46 est connectée à la masse. Les collecteurs des transistors 37, 38, 39, 40 et 41 sont connectés à une première borne de chacun des commutateurs respectifs 53, 54, 55, 56 et 57 Une seconde borne de chacun de ces commutateurs est connectée au conducteur 50, relié à la masse, qui remplit la fonction d'un conducteur d'absorption de courant Dans l'état opposé, les commutateurs 53-57 sont connectés au conducteur 52, qui est connecté à l'entrée inverseuse d'un amplificateur opérationnel 51 dont l'entrée non inverseuse est connectée à la masse La sortie de l'amplificateur opérationnel 51 est connectée par le conducteur 31 au filtre passe-bas 32, comme dans la figure 1 décrite ci-dessus. La sortie de report de l'additionneur 14 commande le commutateur 53. Les commutateurs 54, 55, 56 et 57 sont respectivement commandés par les sorties B 4, B 5, B 6 et B 7 du registre R 2 24 Le signal REPORT sur la figu- re 3 est généré exactement de la même manière que sur la figure 1 Cepen- dant, il n'est pas appliqué à un second additionneur binaire, comme sur la figure 1, mais il est utilisé à la place pour attaquer le bit de moindre poids "en double", comprenant le transistor 37 et la résistance 42, du con- vertisseur numérique-analogique 30 A. Lorsque l'additionneur 14 ne génère pas le signal REPORT, le conte- nu M des 4 bits de plus fort poids B 4-B du mot entrant à 8 bits, est ap- pliqué à la partie à 4 bits normale du convertisseur numérique-analogique 30 A, et le bit de moindre poids supplémentaire qui comprend le transistor 37 et la résistance 42 est désactivé Par conséquent, le signal de sortie du convertisseur numérique-analogique 30 A est simplement la valeur de "M". Cependant, s'il y a un signal REPORT, le circuit de bit de moindre poids supplémentaire 37, 42 est activé Du fait que la valeur de moindre poids a un poids de " 1 " (le poids du "bit de moindre poids supplémentaire" 37, 42 est égal au poids du bit de moindre poids parmi les bits de plus fort poids B 4, B 7, c'est-à-dire qu'il est égal à B 4), le convertisseur numériqueanalo- gique 30 A produit une valeur de "M+l" Un signal REPORT est généré L fois, et un signal "PAS DE REPORT" est généré 16-L fois pendant chaque échantillon La tension de sortie moyenne est égale à 16 M+L L 1 lM( 16-L)+(M+ 1)LI = 16 M+L = M M L 16 _ 6 16 c'est-à-dire qu'elle est identique à la tension de sortie analogique que pro- duit le circuit de l'art antérieur de la figure 1. Sur la figure 3 A, M représente la forme d'onde que produirait sur le conducteur 31 une configuration particulière des bits de plus fort poids B 4-B si tous les bits de moindre poids BO-B 3 étaient des "zéros" La ré- frence 70 d 7 signe le niveau de la forme d'onde M orsque B 4-B 7 est gal fé La rfrence 70 désigne le niveau de la forme d 'onde M lorsque B 4-B 7 est égal à 1000 La référence 71 désigne le niveau de la forme d'onde M lorsque B 4- B 7 est égal à 1001, et la référence 72 désigne le niveau lorsque B 4-B 7 est égal à 1010 seul. La forme d'onde L serait produite à la sortie d'un convertisseur numérique-analogique classique par le passage de 0000 à 1111 de la séquen- ce indiquée de bits de moindre poids Bo 0-B 3, à condition que le convertis- seur numérique-analogique fonctionne avec une cadence de conversion suf- fisamment rapide pour produire tous les pas qui sont illustrés dans la for- me d'onde L, avec tous les bits de plus fort poids B 4-B 7 égaux à zéro. Sur la figure 3 A, la référence 19 A désigne la forme d'onde du signal REPORT que produit l'additionneur 14 sous l'effet de l'état 0100 des bits de moindre poids, constituant la composante "L" du mot d'entrée 10000100 (comprenant à la fois les parties M et L) La ligne en pointillés 76 A sur la forme d'onde M désigne le niveau de ce signal d'entrée de bits de moin- dre poids, lorsqu'il est superposé sur le niveau 70 de la forme d'onde M. Le Tableau 1 montre des représentations hexadécimales du contenu du regis- tre R 1 et du contenu du registre R 3, pour des périodes d'horloge succes- sives T 0, T 1, T 16 du signal d'horloge C 2. TABLEAU 1 C 1 REGISTRE R 1 REGISTRE R 3 ADDITIONNEUR 14 REPORT TO 4 ( 0100) 8 ( 1000) 12 O T 4 12 O ( 16) 1 T 1 4 O ( 16)4 O T 2 4 4 8 O T 3 4 8 12 O T 4 4 12 O ( 16) 1 T 6 4 O ( 16) 4 O T 6 4 4 8 O T 4 8 12 O T 9 4 12 O ( 16) 1 T 10 4 O ( 16) 4 O Til 4 4 8 O T 12 4 8 12 O 3 T 13 4 12 O ( 16) 1 T 14 4 O ( 16) 4 O I 14 T 15 4 4 8 O Le Tableau 1 montre également les signaux de sortie correspondants de l'additionneur 14 et les valeurs correspondantes du signal REPORT sur le conducteur 19 A, résultant de l'introduction successive des bits de plus fort poids 1001 dans le registre R 2, pendant les périodes T 0, T 1, etc. L'homme de l'art pourra aisément vérifier que pour cette valeur particuliè- re de BO-B 3, le signal REPORT présente la valeur " 1 " pendant les périodes d'horloge T 2, T 6, T 10 et T 14, et il présente la valeur " O " pendant le reste du temps, ce qui donne la forme d'onde REPORT 19 A qui est représentée sur la figure 3 A Le filtre passe-bas 32 lisse la composante de la tension sur le conducteur 31 qui est représentée par la forme d'onde 19 A et qui est superposée sur le niveau 70 de la forme d'onde M, pour produire ainsi le niveau moyen désigné par la ligne en pointillés 76 A sur la forme d'onde M, et par la ligne en pointillés 76 sur la forme d'onde REPORT 19 A. Pour le mot d'entrée numérique 10010010, un plus grand nombre d'im- pulsions d'horloge appartenant à l'horloge C 2 sont nécessaires pour produi- re chaque impulsion sur la sortie REPORT, ce qui donne une plus faible va- leur en moyenne temporelle La séquence d'impulsions REPORT qui est indi- quée dans le Tableau 2 est produite par l'additionneur 14 sous l'effet de la valeur de bits de moindre poids 0010, ce qui donne la forme d'onde REPORT qui est indiquée par la forme d'onde 19 B sur la figure 3 A Le fil- tre passe-bas 32 établit une moyenne temporelle de ces deux impulsions pour donner le niveau qui est indiqué par la ligne en pointillés 78 de la forme d'onde REPORT 19 B, dont la valeur est égale à la moitié du niveau 76 de la forme d'onde REPORT 19 A Le niveau 78 est superposé sur le niveau 71 de la forme d'onde M, pour produire le niveau 78 A sur le conducteur de sortie 33. TABLEAU 2 c 1 REGISTRE RI REGISTRE R 3 ADDITIONNEUR 14 REPORT T 2 ( 0010) 8 10 O Ti 2 10 12 O T 2 2 12 14 O T 3 2 14 O ( 16) 1 T 2 O ( 16) 2 O T 5 2 2 4 O T 6 2 4 6 O C REGISTRE R REGISTRE R 3 ADDITIONNEUR 14 REPORT T 7 2 6 8 O T 2 8 10 O T 9 2 10 12 O T 2 12 14 O T 2 14 0 ( 16) O T 2 2 0 ( 16) 2 1 T 13 2 2 4 O T 2 4 6 O T 15 2 6 8 O T 16 - Il faut noter que contrairement au brevet des E U A no 4 006 475 précité, le mode de réalisation de la figure 3 n'exige pas la restauration de R 3 On a découvert que, de façon surprenante, le fait de ne pas restau- rer R 3 donne de plus faibles valeurs mesurées pour la distorsion harmonique totale. Le convertisseur numérique-analogique à interpolation 1 OA de la figu- re 3 procure les avantages qui consistent à réduire la complexité du cir- cuit de l'art antérieur de la figure 1, et il élimine la nécessité d'une sta- bilisation rapide et d'alimentations très bien filtrées pour le convertisseur numérique-analogique 32 du circuit de l'art antérieur Un avantage impor- tant du circuit de la figure 3 consiste en ce que la partie à 4 bits avec pondération binaire du convertisseur numérique-analogique à 5 bits de la figure 3 peut fonctionner à la cadence d'horloge beaucoup plus lente cor- respondant à C 2, et seul le bit de moindre poids "en double" qui est at- taqué par le signal REPORT doit fonctionner à la cadence d'horloge élevée de C 1 On peut obtenir une résolution plus élevée lorsqu'on utilise la tech- nique de circuit de la figure 3 dans un convertisseur numériqueanalogique à 18 bits à l'entrée duquel on applique des données correspondant à des ondes sinusoïdales audio. Un mode de la réalisation actuellement préféré de l'invention est similaire au convertisseur numérique-analogique de la figure 3, avec L com- prenant 9 bits, au lieu de 4, et M comprenant 9 bits, au lieu de 4, le rap- port de suréchantillonnage étant de 384, et les registres et additionneurs étant des dispositifs à 9 bits au lieu de 4 bits, tandis que le convertis- seur numérique-analogique 30 A est un convertisseur numérique-analogique à 9 bits plus 1 bit. La figure 4 est un schéma synoptique d'un autre mode de réalisation du circuit qui est représenté sur la figure 3 Sur la figure 4, le convertis- seur numérique-analogique à interpolation 10 comprend un bus à 18 bits qui reçoit des données numériques d'ondes sinusoïdales provenant d'un réseau de bascules à 18 bits 21 Les 6 bits de moindre poids L 1 B des données numé- riques d'ondes sinusoïdales à 18 bits, 11, sont appliqués à 6 entrées de l'additionneur 14 Les signaux des 6 sorties 15 de l'additionneur 14 sont appliqués à des entrées du registre accumulateur à 6 bits 16, tandis que les sorties 17 de ce dernier sont connectées en retour à un second jeu de 6 entrées de l'additionneur 14. Les 12 bits de plus fort poids des données numériques d'ondes sinu- soïdales 11 sont appliqués aux entrées d'un convertisseur numérique-analo- gique à 12 bits 30 A La sortie du convertisseur numérique-analogique 30 A est connectée par le conducteur 52 à une borne d'une résistance 60, dans le but de produire un courant de bit de moindre poids ILSB dans le con- ducteur 52, lorsque la sortie de report 19 de l'additionneur 14 est à " 1 ". Le conducteur 52 est connecté à l'entrée inverseuse de l'amplifica- teur opérationnel 51 L'entrée non inverseuse de l'amplificateur opération- nel est connectée à la masse Une résistance de réaction R F est connectée entre le conducteur 52 et la sortie 31 de l'amplificateur opérationnel 51. Le conducteur 31 est connecté à une entrée d'un filtre passe-bas du troi- sième ordre 32, qui a une fréquence centrale fc de 40 k Hz, pour produire un signal de sortie analogique lissé sur le conducteur 33. La représentation graphique de la figure 5 illustre les avantages de versions à 18 bits des circuits des figures 3 et 4, par rapport à l'art an- térieur La courbe 82 indique le pourcentage de distorsion harmonique tota- le pour des amplitudes de petits signaux correspondant approximativement au millième de la valeur de pleine échelle La courbe 83 indique le pour- centage de distorsion harmonique totale pour le circuit de l'art antérieur de la figure 1, pour les mêmes amplitudes de petits signaux Les courbes 82 et 83 montrent que le circuit de l'invention procure un avantage notable pour des signaux de faible amplitude, pour des rapports de suréchantillon- nage supérieurs à environ 10. Pour des signaux de sortie plus élevés, ayant des amplitudes approxi- mativement égales au dixième de la valeur de pleine échelle, la courbe 84 il indique la distorsion harmonique totale du circuit de la figure 3 pour des niveaux de signal qui sont approximativement égaux au dixième de la valeur de pleine échelle, et la courbe 85 indique la distorsion harmonique totale pour le circuit de l'art antérieur de la figure 1 pour les mêmes amplitudes de signal Les courbes 84 et 85 montrent que l'invention procure une amé- lioration notable pour des rapports de suréchantillonnage supérieurs à en- viron 20, pour des niveaux de signal qui sont approximativement égaux au dixième du niveau de pleine échelle. Pour des signaux de sortie élevés, ayant des amplitudes proches de la valeur de pleine échelle, la courbe 86 montre la distorsion harmonique totale pour le circuit de la figure 3, et la courbe 87 montre la distorsion harmonique totale pour le circuit de l'art antérieur de la figure 1 Ces deux courbes indiquent que l'invention procure un avantage important pour des rapports de suréchantillonnage supérieurs à environ 20. L'invention ci-dessus permet d'obtenir de façon appropriée une dis- torsion harmonique totale faible dans un convertisseur numériqueanalogique à 18 bits travaillant sur des ondes sinusoïdales numériques, qui est utili- sable dans des applications audio et elle permet d'utiliser une cadence d'horloge C 1 de 17 M Hz, tout en utilisant des circuits de génération d'hor- * loge et des circuits internes du convertisseur numérique-analogique considé- rablement moins complexes et coûteux que le circuit de l'art antérieur qui est représenté sur la figure 1. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1 Convertisseur numérique-analogique à interpolation, caractérisé en ce qu'il comprend, en combinaison: (a) un additionneur ( 14) ayant un premier groupe ( 13) de X entrées recevant X bits de moindre poids (B 0-B 3) d'un mot d'entrée numérique, à une première cadence d'horloge (C 2), un second groupe de X entrées ( 17), X sorties ( 15) et une sortie de report ( 19); (b) un registre ( 16) ayant X entrées connectées aux X sorties de l'additionneur, et ayant également X sorties ( 17) connectées au second groupe de X entrées de l'additionneur, le registre recevant des signaux d'horloge pour mémoriser les signaux de sortie de l'additionneur à une se- conde cadence d'horloge (C 1) qui est plus rapide que la première cadence d'horloge, dans un rapport égal au rapport de suréchantillonnage désiré; (c) un convertisseur numérique-analogique à Y bits plus 1 bit ( 30 A), ayant Y entrées qui reçoivent Y bits de plus fort poids (B 4-B 7) du mot d'entrée numérique à la première cadence d'horloge (C 2), le bit unique ( 37, 42) du convertisseur numérique-analogique à Y bits plus 1 bit ayant le même poids que le bit de moindre poids ( 38, 43) parmi les Y bits du convertisseur, et ce bit unique étant connecté de façon à recevoir le signal de sortie de report de l'additionneur; et (d) un filtre passe-bas ( 32) qui est connecté à la sortie du convertisseur numérique-analogique à Y bits plus 1 bit, pour produire un signal de sortie analogique représentatif d'une valeur du mot d'entrée numérique. 2 Convertisseur numérique-analogique à interpolation, selon la re- vendication 1, caractérisé en ce que X est égal à 9 et Y est égal à 9. 3 Convertisseur numérique-analogique à interpolation, selon la re- vendication 2, caractérisé en ce que le rapport de suréchantillonnage dési- ré est de 384. 4 Convertisseur numérique-analogique à interpolation, selon la re- vendication 3, caractérisé en ce que la seconde cadence d'horloge est ap- proximativement de 17 M Hz. 5 Convertisseur numérique-analogique à interpolation seln iare- vendication 1, caractérisé en ce que le convertisseur numériqueanalogique à Y bits plus 1 bit comprend: ( 1) Y sources de courant pondérées de fa- çon binaire ( 38, 43; 39, 44, etc); ( 2) un conducteur de sommation de courant ( 50) qui est connecté à une entrée du filtre passe-bas; ( 3) Y com- mutateurs de courant ( 54-57) qui réagissent respectivement aux Y bits de plus fort poids du mot d'entrée numérique, en connectant sélectivement les Y sources de courant pondérées de façon binaire au conducteur de som- mation de courant; ( 4) une source de courant ( 37, 42) produisant un cou- rant égal à un courant qui est fourni par une source de moindre poids parmi les sources de courant pondérées de façon binaire; et ( 5) un com- mutateur de courant ( 53) qui réagit au signal de sortie de report en con- nectant sélectivement la source de courant ( 37, 42) au conducteur de som- mation de courant. 6 Convertisseur numérique-analogique à interpolation selon la re- vendication 5, caractérisé en ce qu'il comprend un registre d'entrée à X bits ( 12) qui reçoit les X bits de moindre poids du mot d'entrée numérique, le registre d'entrée à X bits recevant un signal d'horloge à la première cadence, pour appliquer les X bits de moindre poids du mot d'entrée numé- rique au premier groupe de X entrées de l'additionneur. 7 Convertisseur numérique-analogique à interpolation selon la re- vendication 6, caractérisé en ce qu'il comprend un registre d'entrée à Y bits ( 24) qui reçoit les Y bits de plus fort poids du mot d'entrée numéri- que, ce registre d'entrée à Y bits recevant un signal d'horloge à la pre- mière cadence d'horloge, pour appliquer les Y bits de plus fort poids du mot d'entrée numérique au convertisseur numérique-analogique à Y bits plus 1 bit 8 Convertisseur numérique-analogique, caractérisé en ce qu'il com- prend, en combinaison: (a) un additionneur; (b) des moyens destinés à ap- pliquer à un premier groupe d'entrées de l'additionneur les X bits de moin- dre poids d'un mot d'entrée numérique variable, à une première cadence d'horloge; (c) des moyens destinés à appliquer à un second groupe d'en- trées de l'additionneur X signaux de sortie de l'additionneur, à une secon- de cadence d'horloge qui est supérieure à la première cadence d'horloge, dans un rapport égal au rapport de suréchantillonnage désiré; (d) un con- vertisseur numérique-analogique à Y bits plus 1 bit; (e) des moyens desti- nés à appliquer un signal de report produit par l'additionneur à une pre- mière entrée de bit du convertisseur numérique-analogique à Y bits plus 1 bit; (f) des moyens destinés à appliquer Y bits de plus fort poids du mot d'entrée numérique à Y entrées de bit de plus fort poids du convertisseur numérique-analogique à Y bits plus 1 bit, à la première cadence d'horloge, un premier bit du convertisseur numérique-analogique à Y bits plus 1 bit ayant le même poids que le bit de moindre poids parmi ses Y bits de plus fort poids; et (g) des moyens destinés à filtrer un signal de sortie que produit le convertisseur numérique-analogique à Y bits plus 1 bit. 9 Procédé de mise en oeuvre d'un convertisseur numérique-analogi- que, caractérisé en ce qu'il comprend les étapes suivantes: (a) on applique à un premier groupe d'entrées d'un additionneur les X bits de moindre poids d'un mot d'entrée numérique variable, à une première cadence d'hor- loge; (b) on applique à un second groupe d'entrées de l'additionneur X signaux de sortie de l'additionneur, à une seconde cadence d'horloge qui est supérieure à la première cadence d'horloge dans un rapport égal à un rapport de suréchantillonnage désiré; (c) on applique un signal de report que produit l'additionneur à une première entrée de bit d'un convertisseur numérique-analogique à Y bits plus 1 bit; (d) on applique Y bits de plus fort poids du mot d'entrée numérique à Y entrées de bit de plus fort poids du convertisseur numérique-analogique à Y bits plus 1 bit, à la première cadence d'horloge, un premier bit du convertisseur numérique-analogique à Y bits plus 1 bit ayant le même poids que le bit de moindre poids parmi ses Y bits de plus fort poids; et (e) on filtre un signal de sortie que produit le convertisseur numérique-analogique à Y bits plus 1 bit.