FR 2656706 A1 19910705 FR 8917456 A 19891229 Organe de traitement arithmétique à associer à une unité cen- trale de microprocesseur. La présente invention concerne un organe de traite- ment arithmétique associé à une unité centrale de microproces- seur, à un séquenceur et à une mémoire de travail de type lec- ture et écriture, pour effectuer une opération correspondant à la formule générale: B = a X + T dans laquelle B X, et T sont des nombres entiers de valeur élevée, et a est un opérande à format restreint à m bits, opé- ration qui est produite durant une séquence de pas de calculs successifs consistant à combiner l'opérande a avec des opéran- des xi et ti à format restreint à N bits, qui sont respec- tivement extraits des entiers X et T, au rang de poids i pris en croissant, et à mémoriser un résultat partiel bi, de même rang de poids et formant également un extrait à format res- treint à N bits du résultat complet B, ledit organe de traite- ment comportant des entrées pour les opérandes a, xi et ti et une sortie pour le résultat bi, un multiplieur pour ef- fectuer le produit a xi, suivi d'un premier et d'un deuxième additionneurs, le deuxième additionneur fournissant un résul- tat partiel d'opération décomposable en une portion de poids forts ainsi qu'une portion de poids faibles laquelle est sus- ceptible d'être dirigée en sortie comme résultat bi, sur l'une des entrées de l'un des additionneurs est appliqué l'o- pérande ti et sur l'une des entrées de l'autre additionneur est appliquée, à l'aide de moyens de mémorisation de recycla- ge, la portion de poids forts d'un pas de calcul précédent. L'invention vise plus particulièrement mais non ex- clusivement des systèmes de petite taille o la fonction de traitement d'une information numérique est exécutée par un circuit intégré unique, du genre microcontrôleur Dans un tel circuit, un compromis très étroit doit être recherché entre la vitesse d'exécution du traitement et la mise en oeuvre d'un minimum de composants, de manière à satisfaire à la fois aux exigences de prix de fabrication, et à celles de la durée d'exécution du traitement Un exemple particulièrement signi- ficatif, à ce propos, est représenté par les dispositifs mi- niaturisés du type 'carte intelligente" (ou "carte à puce") susceptibles d'applications multiples, par exemple: échange de données bancaires, contrôle d'accès, authentification de signature, etc Lorsque le traitement de données comporte un grand nombre d'opérations arithmétiques semblables, il est avanta- geux de coupler à une unité centrale (CPU), à qui on réserve des fonctions de gestion assez globales, un organe de traite- ment spécialisé susceptible d'effectuer à grande vitesse un certain type d'opérations arithmétiques et/ou logiques, et ce, de manière relativement autonome par rapport à l'unité centra- le, au moins pendant la durée d'une séquence d'opérations en- chaînées consécutivement. Un organe de traitement de ce genre et répondant à la définition donnée dans le paragraphe introductif est connu de la demande de brevet FR-A-2 613 861. S'agissant d'un dispositif principalement destiné à être incorporé dans un microcontrôleur pour carte intelligente on doit s'attacher à économiser le plus possible les besoins en mémoire à intégrer sur le cristal du microcontrôleur, et également à utiliser au mieux la vitesse d'horloge qui, selon les technologies actuelles, est assez limitée Finalement le but recherché est que la durée du traitement soit acceptable par l'utilisateur, par exemple que le temps d'attente d'un ré- sultat de traitement reste si possible inférieur ou de l'ordre de la seconde. Une analyse de l'organe de traitement connu montre que son fonctionnement doit être fréquemment interrompu notam- ment pour le chargement de nouvelles données à traiter sous la commande de l'unité centrale Ces interruptions entraînent né- cessairement un ralentissement très significatif de l'opéra- tion globale de traitement des données. L'invention vise à fournir un organe de traitement arithmétique facilement intégrable dans un microcontrôleur, qui fonctionne avec un minimum de temps d'arrêt et qui permet- te également une réduction de l'emplacement mémoire à utiliser conjointement. En effet, selon l'invention, un organe de traite- ment conforme au paragraphe introductif se caractérise notam- ment en ce qu'il comporte: k entrées pour k opérandes al kl de rangs successifs des moyens de sélection d'entrée all pour appliquer succes- sivement et par cycles à k pas, lesdits opérandes al 1 kl à l'une des entrées du multiplieur, des moyens de mémorisation de recyclage supplémentaires ain- si que des moyens de commutation associés pour retarder de (k-1) pas de calcul la portion de poids faibles du résultat de tout pas de calcul différent d'un premier pas d'un cycle, et de retarder de k pas de calcul, la portion de poids forts du résultat du premier pas d'un cycle. Un organe de traitement selon une variante particu- lièrement intéressante de l'invention se caractérise en ce qu'il comporte: k entrées d'opérandes all des moyens de sélection d'entrées all pour appliquer à l'une des entrées du multiplieur, successivement et par cycle à p pas, des opérandes al 1 pl le nombre p d'opérandes all pouvant, sous la commande de l'u- nité centrale, être choisi parmi p = k et p 2) pour la durée d'une séquence d'opérations, des moyens de mémorisation de recyclage supplémentaires ain- si que des moyens de commutation associés pour retarder de (p-1) pas de calcul la portion de poids faibles du résultat de tout pas de calcul différent d'un premier pas d'un cycle, et de retarder de p pas de calcul, la portion de poids forts du résultat du premier pas d'un cycle, et des moyens de sélection de retard susceptibles de réduire de (k-p) le nombre de pas de retard au sein des moyens de mémorisation de recyclage en fonction de la valeur de p utilisée. On comprendra que, par comparaison avec l'organe de traitement connu, celui conforme à l'invention est plus effi- cace puisqu'il opère, en une séquence d'opérations consécuti- ves, k (ou p) lignes de multiplication du type a X au lieu d'une seule. Certes, le nombre de pas de calculs reste globale- ment équivalent pour obtenir le même résultat final (soit: x lignes de multiplication), mais par contre, le nombre d'inter- ruptions correspondant aux appels de l'organe de traitement par l'unité centrale pour le lancement de chaque séquence d'o- pération, se trouve divisé par k (ou par P) avec l'organe de traitement de l'invention. Ainsi qu'on le verra plus en détail dans ce qui suit, l'invention permet de réaliser une opération élémentaire de multiplication avec ses deux additions associées -, à chaque cycle d'horloge, sans aucun temps mort pendant tout le déroulement d'une séquence d'opérations Parallèlement, les pointeurs d'adresses correspondant aux données à traiter du- rant la séquence qui va suivre peuvent être chargés indépen- damment par l'unité centrale, de sorte que d'une séquence à l'autre, l'interruption de l'organe de traitement peut être réduite au minimum. Des moyens particuliers permettant d'obtenir ce ré- sultat et qui sont liés à l'interface entre l'organe de trai- tement et l'unité centrale font l'objet d'une demande de bre- vet français déposée par la Demanderesse simultanément avec la présente demande, sous le titre: Microcontrôleur pour l'exé- cution rapide d'un grand nombre d'opérations décomposable en séquences d'opérations de même nature". Différents modes pratiques de réalisation de l'in- vention se caractérisent par le choix du nombre k d'entrées pour les opérandes all, soit k = 3 ce qui aboutit à une utili- sation optimale du bus reliant l'organe de traitement à la mé- moire de travail, bus qui est utilisé à chacun des pas d'un cycle de trois pas, soit k = 4, avec un cycle à quatre pas durant lequel, pour un temps de cycle, ledit bus n'est pas utilisé. Une disposition particulièrement adaptée à certai- nes applications consiste à prévoir un nombre k d'entrées pour les opérandes all égal à 4, ainsi que des moyens de sélection d'entrées all pouvant, sur commande de l'unité centrale, opé- rer durant une séquence, soit sur 4 opérandes all, soit encore sur 3 opérandes seulement, l'une des entrées l'entrée al 4 l par exemple n'étant pas utilisée On obtient alors une gran- de souplesse d'utilisation de l'organe de traitement en fonc- tion des opérations spécifiques à réaliser à un moment donné du traitement, par exemple une opération de multiplication du type B = a X + T, réalisée en cycles à 3 pas avec les opéran- des all,2,3 l, suivie d'une réduction modulo N, de la forme: R = -q N + T, réalisée en cycles à quatre pas, et dans laquel- le q est un quotient entier de l'opération B/N, et T est le reste cumulé des opérations précédentes. Selon un mode de réalisation avantageux de l'inven- tion, l'organe de traitement, dans lequel lesdits moyens de mémorisation de recyclage sont constitués par un premier re- gistre tampon recevant en entrée la portion de poids forts du résultat à la sortie du deuxième additionneur, se caractérise en ce que lesdits moyens de mémorisation de recyclage supplé- mentaires comportent une pile de (k-1) registres tampons dans lesquels les données mémorisées sont transférées pas-à-pas, en ce que lesdits moyens de commutation associés au recyclage comportent un premier et un deuxième multiplexeurs, et en ce que le premier registre tampon est relié en sortie, d'une part à une première entrée du premier multiplexeur lequel a une deuxième entrée reliée à l'entrée d'opérande ti, et une sor- tie reliée à une entrée de l'un des additionneurs, et d'autre part, à une première entrée du deuxième multiplexeur lequel a une deuxième entrée reliée à la sortie de poids faible du deuxième additionneur et une sortie reliée à une entrée de l'autre additionneur, via ladite pile de (k-1) registres tam- pons. Lorsque l'organe de traitement est prévu avec k en- trées all et est susceptible de fonctionner en cycle réduits à p pas (o p portent avantageusement un multiplexeur dit "de court-cir- cuit", susceptible d'éviter (k-p) registre(s) au cours du transfert de données dans la pile de registres tampons. Avec l'invention, on obtient un dispositif particu- lièrement simple et compact dans lequel on prévoit, que, sous la commande du séquenceur, le premier multiplexeur est posi- tionné pour transmettre sur sa sortie l'entrée d'opérande ti, et le deuxième multiplexeur positionné pour transmettre sur sa sortie la donnée présentée en sortie du premier regis- tre tampon, et ceci à chaque premier pas d'un cycle d'opéra- tions, tandis que les premiers et deuxièmes multiplexeurs sont positionnés à l'inverse des positions précitées, lors des au- tres pas d'un cycle. Une utilisation encore plus étendue de l'organe de traitement selon l'invention est obtenue selon une variante de réalisation caractérisée en ce que ledit organe comporte en outre un circuit 'OU exclusif" interposé en sortie des résul- tats bi de manière à transformer le résultat bi en bi a x, x étant soit une constante à N bits chargée dans un registre associé audit OU exclusif, soit l'opérande xi, se- lon la position d'un multiplexeur additionnel recevant lesdi- tes valeurs de x sur ses entrées et dont laesortie est appli- quée à l'entrée du circuit OU exclusif conjointement avec la donnée de résultat bi. D'autres opérations que la multiplication et l'ad- dition peuvent alors être réalisées, par exemple la recherche de l'opposé ou du complément à 2 d'un nombre entier élevé quelconque. En ce qui concerne l'emplacement nécessaire en mé- moire de travail, l'organe de traitement selon l'invention permet de maintenir celui-ci à un minimum du fait que, par le jeu des moyens de mémorisation de recyclage, les données B et T peuvent être écrites au même emplacement mémoire puisqu'en général le résultat B d'une séquence d'opérations devient la donnée T (accumulateur) pour la séquence suivante. D'autres particularités, détails et avantages de l'invention seront mis en évidence par la description qui va suivre, relative à des exemples non limitatifs et en regard des dessins dans lesquels: la figure 1 représente un schéma-bloc d'un organe de traitement selon un premier mode de mise en oeuvre de l'in- vention, montrant également ses principales liaisons avec d'autres parties constituant ensemble un microcontrôleur inté- gré, la figure 2 montre une vue, également sous forme de schéma-bloc, d'un organe de traitement similaire à celui de la figure 1, mais comportant plusieurs variantes de mise en oeu- vre, la figure 3 montre un schéma-bloc d'un organe de traitement dans un deuxième mode de mise en oeuvre de l'inven- tion qui traite de manière simultanée un bit éventuel de dé- bordement (de poids fort) de l'opérande alkl. la figure 4 est un schéma d'un organe de traitement selon un troisième mode de mise en oeuvre de l'invention, dans lequel on utilise notamment un additionneur supplémentaire, et la figure 5 montre le schéma d'un organe de traite- ment selon un quatrième mode de mise en oeuvre de l'invention, qui est apparenté à celui de la figure 4 en ce qui concerne l'utilisation d'un additionneur supplémentaire. La figure 1 représente schématiquement un premier exemple d'organe de traitement selon l'invention L'organe de traitement 1 est figuré à l'intérieur d'un cadre en tirets Il comporte trois entrées 11, 12, 13 pour des opérandes al 1,2,3 l ainsi qu'une entrée 21 pour l'opérande xi, une entrée 22 pour un opérande ti et enfin une sortie 23 pour le résultat bi L'organe de traitement 1 comporte également un port 25 d'entrée et de sortie par o transitent les commandes de sé- quencement de l'organe de traitement 1, ainsi que les signaux d'état (statut). L'organe de traitement 1 est destiné à être incor- poré dans un microcontrôleur qui comporte par ailleurs une unité centrale 2 (CPU), une mémoire de programme 3 du type lecture seule, et une mémoire de travail 4 du type lecture et écriture Le fonctionnement de l'organe de traitement I est géré à partir d'une unité de registres "état et commandes" 5 ainsi qu'un séquenceur 6, ces deux organes étant commandés à partir de l'unité centrale 2. Par souci de clarté, seules les liaisons essentiel- les au fonctionnement de l'organe de traitement 1 ont été re- présentées sur la figure C'est ainsi qu'en ce qui concerne les données émises ou reçues par l'unité centrale 2, il est usuel d'utiliser un bus dit bus interne de données dont seul un élément 7 à été représenté sur la figure, qui est relatif à la liaison avec l'unité de registres état et commandes 5 et avec le séquenceur 6. En ce qui concerne les adresses il est également usuel d'utiliser un bus dit bus interne d'adresses 8 reliant notamment l'unité centrale 2 à la mémoire de programme 3 et à la mémoire de travail 4 Conformément à la figure 1, on remar- que que la mémoire de travail 4 n'est pas reliée directement au bus interne d'adresse 8 mais à travers un multiplexeur de commutation d'adresses 9 comportant sur ses entrées un ensem- ble de registres pointeurs d'adresses comprenant un registre double 122-222 pour les adresses de l'opérande ti, un regis- tre double 121-221 pour l'adresse de l'opérande xi, un re- gistre simple 211 pour les adresses de l'opérande al 1 kl, (le nombre k d'opérandes all étant dans cet exemple égal à 3), et un registre double 123-223 pour les adresses du résultat bi. En ce qui concerne les données échangées entre la mémoire de travail 4 et l'organe de traitement 1, la figure 1 montre également une disposition particulièrement avantageuse qui utilise un bus dit 'bus local'10 distribuant les données sur les entrées de données 11, 12, 13, 21, 22 et recevant les données de résultat de la sortie 23 Cette liaison au bus lo- cal 10 est réalisée via un ensemble de registres de données comportant les registres 311, 312, 313 pour les données des opérandes al 1 l, al 2 l et al 3 l respectivement, un registre dou- ble 321, 421 pour l'opérande xi, un registre double 322, 422 pour l'opérande ti et un ou plusieurs registre(s) 323 pour la donnée de résultat bi. Selon une disposition non représentée à la figure 1, par souci de clarté et du fait que cette disposition ne OS concerne pas directement le fonctionnement propre de l'organe de traitement 1, l'unité centrale 2 peut également accéder à la mémoire de travail 4 à l'aide d'un multiplexeur (non repre- senté) en lieu et place de l'accès par l'organe de traitement 1 au moyen du bus local 10. Les registres doubles de pointeurs 122-222, 121-221, 123-223, ont pour chacun leur registre de tête chargé par l'unité centrale 2 avec l'adresse de départ, dans la mé- moire de travail 4 o seront lues ou écrites les données à traiter, pour une séquence d'opérations Les registres-images 222, 221, 223 des mêmes registres doubles, sont chargés sous la commande du séquenceur 6 à partir de leurs registres de tê- te correspondants puis décrémentés automatiquement sous la commande du séquenceur G. Les registres doubles de données 322-422 et 321-421 destinés respectivement aux opérandes ti et xi, ont leur registre de tête 322, 321 qui sont chargés successivement pen- dant 2 pas du cycle d'horloge du bus local 10 tandis qu'au pas suivant est effectué le transfert simultané 1 des données vers les registres images 422, 421, et qu'au même pas le bus local 10 est utilisé pour l'écriture dans la mémoire de travail de la donnée de résultat bi précédemment mémorisée dans le re- gistre 323 Ainsi, le bus local 10 est donc occupé durant les trois pas d'un cycle d'opérations tandis que l'organe de trai- tement 1 effectue trois opérations de traitement combinant les opérandes ti, xi, successivement avec les opérandes alll, al 2 l, al 3 l Comme on le verra également par la suite, l'organe de traitement 1 comporte des moyens de mémorisation de recy- clage tels que pour les trois pas d'opérations formant un cy- cle à trois pas, une seule donnée de résultat est à inscrire en mémoire de travail 4. 1 Dans l'exemple représenté à la figure 1, on a choi- si un format de données entrantes et sortantes dans l'organe de traitement 1 qui est uniforme, à 8 bits Bien entendu on pourrait également choisir un autre format restreint ( 16 bits par exemple) pour le traitement des données. L'organe de traitement 1 comporte essentiellement un multiplieur statique 30 de 8 x 8 bits destiné à effectuer le produit all xi, un premier additionneur 31, à 16 + 8 bits et un deuxième additionneur 32, à 16 + 8 bits ainsi que des moyens de mémorisation de recyclage permettant d'introduire le retard nécessaire de certaines données intermédiaires pour les recycler au moment convenable et obtenir une seule donnée de résultat pour trois pas d'opération. Le multiplieur 30 reçoit en entrée d'une part, l'o- pérande xi provenant du registre de données 421 et d'autre part la donnée présente en sortie du multiplexeur de sélection de données 33 lequel permet d'appliquer successivement et par cycle à trois pas les opérandes al 1 l, al 2 l, al 3 l provenant des registres de données 311, 312, 313 Le multiplieur 30 alimente en sortie, sous un format de 16 bits, une entrée du premier additionneur 31 tandis qu'une autre entrée 34 de cet addition- neur reçoit des données sous un format de 8 bits provenant des moyens de mémorisation de recyclage La sortie du premier ad- ditionneur 31, au format de 16 bits, est transmise en entrée du deuxième additionneur 32 lequel reçoit également sur une autre entrée 35 une donnée déterminée à format de 8 bits qui pour l'un des pas d'un cycle de trois pas, correspond à l'opé- rande ti Le deuxième additionneur 32 comporte deux sorties 37 et 38 de 8 bits Les poids faibles du résultat présentés à la sortie 37 sont dirigés vers la sortie 23 et susceptibles d'être stockés dans le registre de données 323 en tant que données de résultat bi La sortie 38 concerne les 8 bits de poids forts du résultat de la sortie du deuxième additionneur 32 et sont dirigés sur un registre tampom 41 dont le rôle est essentiellement de retarder d'un pas de cycle la donnée de ré- sultat présente dans ce registre Le premier registre tampon 41, est relié en sortie d'une part à une première entrée d'un premier multiplexeur 42 dont une deuxième entrée est reliée à 1 1 l'entrée 22 de l'opérande ti et dont la sortie est reliée à l'entrée 35 du deuxième additionneur 32 La sortie du premier registre tampon 41 est reliée d'autre part à une première en- trée d'un deuxième multiplexeur 43 dont une deuxième entrée est reliée à la sortie 37 de poids faibles du deuxième addi- tionneur 32, multiplexeur dont la sortie est reliée à l'entrée 34 du premier additionneur 31 via une pile de deux registres tampon 44 et 45, à 8 bits, dans lesquels les données mémori- sées sont transférées pas à pas. La pile de registres 44 et 45 constitue ce que l'on a appelé précédemment: "moyens de mémorisation de recyclage supplémentaires", tandis que le premier multiplexeur 42 et le deuxième multiplexeur 43 constituent lesdits "moyens de commu- tation associés au recyclage". Le fonctionnement de l'organe de traitement 1 au cours d'un cycle i, à l'intérieur d'une séquence de traite- ment, peut être expliqué brièvement de la manière suivante a) Cycle i premier pas Position des multiplexeurs multiplexeur 33 en position de connexion vers l'entrée 11, multiplexeur 42 en position vers l'entrée 22, multiplexeur 43 en position vers la sortie du registre tampon 41. Résultat en sortie du deuxième additionneur 32 = xi al 1 l + contenu actuel du registre 45 + opérande ti. Poids faibles du résultat bi mémorisés dans le registre 323 Transferts de données registre 44 vers registre 45, registre 41 vers registre 44. Mémorisation du poids forts du résultat en sortie 38 du deuxième additionneur 32, dans le registre 41. Décrémentation du registre pointeur 222 (At) et chargement de l'opérande ti+l dans le registre 322. b) Cycle i-deuxième pas Position des multiplexeurs multiplexeur 33 placé en position vers l'entrée 12, multiplexeur 42 positionné vers la sortie du registre 41 et, mulitplexeur 43 positionné vers la sortie de poids faibles 37 du deuxième additionneur 32 Résultat en sortie du deuxième additionneur 32 = xi al 2 l + contenu actuel du registre 45 + contenu actuel du registre 41 Transferts de données registre 44 vers registre 45 poids faibles du résultat en sortie 37 du deuxième addition- neur 32 mémorisés dans le registre 44 poids forts du résultat en sortie 38 du deuxième additionneur 32 mémorisés dans le registre 41 Décrémentation du registre pointeur 221 (Ax) et chargement de l'opérande xi+l dans le registre 321 c) Cycle i troisième pas Position des multiplexeurs multiplexeur 33 positionné vers l'entrée 13, multiplexeur 42 positionné vers la sortie du registre 41, mutiplexeur 43 positionné vers la sortie 37, de poids faibles, du deuxième additionneur 32. Résultat de l'opération = xi al 3 l + contenu actuel du registre 45 + contenu actuel du registre 31 t Transferts de données registre 44 vers registre 45, poids faibles du résultat en sortie 37 du deuxième addition- neur 32 mémorisés dans le registre 44, poids forts du résultat en sortie 38 du deuxième additionneur 32 mémorisés dans le registre 44. * Décrémentation du registre pointeur 223 (Ab) et écriture de la donnée de résultat bi dans la mémoire de tra- vail 4, à partir du registre 323. Transfert simultané des données des registres d'o- pérandes, registre 322 vers registre 422 (ti+l), et registre 321 vers registre 421 (xi+l) L'organe de traitement 1 est prêt à effectuer le premier pas du cycle suivant i + 1. Durant toute la séquence en cours, les opérandes al 1,2,3 l sont maintenus fixes tandis que les opérandes ti et xi varient à chaque cycle de trois pas Au premier pas du cycle i+ 1 une nouvelle donnée de résultat sera mémorisée dans le registre 323 alors qu'au troisième pas de ce cycle, ce ré- sultat sera inscrit dans la mémoire de travail 4 Il y a lieu de préciser que les transferts de données par exemple au sein de la pile de registres 44, 45 pour le recyclage des données est opéré d'une façon synchrone. Le fonctionnement de l'organe de traitement 1 tel qu'il a été décrit cidessus montre que la portion de poids faibles du résultat en sortie du deuxième additionneur 32 se trouve retardée de deux pas de calcul, pour tout pas de calcul différent d'un premier pas de cycle par le jeu des registres 44 et 45, tandis que la portion de poids forts du résultat en sortie du deuxième additionneur 32, lors du premier pas d'un cycle, se trouve retardée de trois pas de calcul par l'effet du retard supplémentaire apporté par son passage dans le re- gistre 41. Dans l'application envisagée, les données T et X sont des entiers de valeur élevée (à 512 bits par exemple) de sorte qu'une séquence d'opérations formée qe cycles successifs à trois pas peut être effectuée de manière quasiment autonome par l'organe de traitement 1 Pendant ce temps, l'unité cen- trale 2 dispose du temps nécessaire pour recharger les poin- teurs d'adresses initiales des opérandes t 1 et x 1 ainsi que du résultat b 1, en vue de la séquence qui va suivre. Les opérandes al 1, 2, 3 l seront chargés dans les registres 311, 312, 313 au cours d'un cycle particulier à trois pas effectué au début de chaque séquence, le registre pointeur 211 (Aa) étant incrémenté par le séquenceur 6 à partir de sa valeur initiale chargée par l'unité centrale 2. A la fin d'une séquence de traitement, lorsque les données des opérandes ti et xi sont épuisés, il y a lieu de 'vider' l'organe de traitement 1 des données qui y sont mé- morisées notamment dans les registres 41, 44 et 45 Ceci s'ob- tient aisément en conservant le même processus de fonctionne- ment et en introduisant la valeur zéro en tant qu'opérande ti et xi. Il est clair que ces valeurs zéro peuvent être mé- morisées dans la mémoire de travail 4 à la suite des données T et XToutefois les emplacements correspondants en mémoire de travail 4 peuvent avantageusement être économisés lorsqu'on prévoit des registres de données 321 et 322 pouvant être for- cés à zéro par le séquenceur 6 D'une séquence d'opérations à la suivante, les groupes d'opérandes al 1,2,3 l sont avantageu- sement pris dans l'ordre de décroissance des poids de la don- née A dont lesdits opérandes constituent des extraits Pour le début de la séquence suivante, le registre pointeur d'adresses 211 (Aa) se trouve correctement positionné et en conséquence l'unité centrale n'a pas à intervenir. D'une manière générale, les liaisons de commande n'ont pas été représentées à la figure 1, pour des raisons de clarté de la figure Par exception, et à titre d'exemple, un port de commandes 25 a été représenté avec une liaison symbo- lisée par une ligne en traits mixtes vers l'unité de registres état et commandes 5 ainsi que vers le séquenceur 6 tandis qu'à l'intérieur de l'organe de traitement 1, ces liaisons ont été symbolisées également en traits mixtes par un bus 46 réalisant les commandes des multiplexeurs 33, 42, 43. On a également représenté de manière symbolique, une liaison de commande 47, externe à l'organe de traitement 1, opérant le transfert des données dans les registres de don- nées 321-421 et 322-422, ainsi que le forçage à O des regis- tres 321 et 322 mentionné précédemment. Le séquenceur 6, constitué essentiellement d'une pluralité de bascules rythmées à la fréquence horloge, ne né- cessite pas de description détaillée du fait que les condi- tions de séquencement de l'organe de traitement 1 se déduisent par pure logique du processus de fonctionnement décrit plus haut. L'unité de registres état et commandes 5 contient quelques registres dans lesquels sont inscrites les informa- tions d'état de fonctionnement de l'organe de traitement 1 (arrêt ou état de marche), le nombre de cycles à effectuer dans une séquence, ainsi que le nombre de pas pendant lesquels les registres de données 321 et 322 doivent être forcés à zéro à la fin d'une séquence déterminée Il suffit d'indiquer que l'unité de registres état et commandes 5 comporte dans ce but un compteur de cycle et plusieurs registres dans lesquels sont inscrites des limites de nombre de cycles à effectuer dans des conditions particulières (début de séquence et fin de séquen- ce) L'unité de registres état et commandes 5 peut être cons- truite de toute manière connue Elle est agencée de manière à satisfaire à des conditions logiques qui sont simples à déter- miner et qu'il n'est pas nécessaire de décrire ici en détail. La figure 2 représente un organe de traitement 100, analogue dans son principe à l'organe de traitement 1 de la figure 1, mais dans lequel ont été introduites quelques va- riantes d'exécutions Les éléments de la figure 2 ayant les mêmes fonctions que les éléments de l'organe de traitement 1 de la figure 1 ont été affectés des mêmes signes de référen- ce. Tout d'abord le nombre k d'entrées d'opérandes all est porté ici à 4 de sorte que le nombre de, registres de don- nées 311-313 de la figure 1 est également augmenté d'un regis- tre, relié à l'organe de traitement 100 à une entrée 14, pour un opérande al 4 l De même le multiplexeur de sélection de don- nées 33 comporte maintenant quatre positions de sélection vers l'une des entrées 11 à 14 L'organe de traitement 100 peut être activé pour fonctionner par cycle à quatre pas effectuant durant une séquence d'opération l'équivalent de quatre "li- gnes" de multiplication simultanées Pour obtenir une mémori- sation de recyclage des données qui soit convenable dans un cycle à quatre pas, la pile de registres tampon comporte main- tenant trois registres 44, 445 et 45 (au lieu de deux comme dans le cas de l'organe de traitement 1 de la figure 1) Dans un cycle à quatre pas, la portion de poids faibles du résultat à la sortie 37 du deuxième additionneur 32 sera donc retardée de trois pas de calcul pour tous pas de calcul différents d'un premier pas d'un cycle Le retard est porté à quatre pas en ce qui concerne la portion de poids forts du résultat en sortie 38 du deuxième additionneur 32 par le passage de cette donnée dans le registre tampon 41, retard qui est introduit lors de chaque premier pas d'un cycle. Si l'organe de traitement 100 peut fonctionner par cycle à quatre pas, utilisant quatre opérandes al 1,2,3,4 l, il peut également fonctionner avec un nombre réduit d'opérandes par exemple trois opérandes seulement, les cycles d'opérations étant ramenés à trois pas comme dans le cas de l'organe de traitement 1 de la figure 1 Pour ce faire, il suffit que l'u- nité de registre état et commandes et le séquenceur disposent des moyens nécessaires à commander le multiplexeur de sélec- tion de données 33 pour l'utilisation soit de quatre opérandes all doit de trois opérandes seulement, ceci pour la durée com- plète d'une séquence d'opérations Parallèlement, lorsque l'on fonctionne à cycles à trois pas et un nombre d'opérandes all réduit à trois, il y a lieu de diminuer d'un registre la pile de registre tampon 44-45 pour retrouver le retard convenable dans le recyclage des données intermédiaires Ceci est réalisé en évitant l'un des registres de la pile des registres, le re- gistre 445 par exemple, au moyen d'un multiplexeur de "court- circuit" 446 L'organe de traitement 100 est par conséquent d'une utilisation très flexible en fonction des applications et permet à chaque séquence, de choisir le mode de fonction- nement le mieux adapté au traitement à effectuer L'utilisa- tion de 4 opérandes al 1 à 4 l ou de 3 opérandes al 1 à 3 l seule- ment est obtenue simplement par une commande appropriée du multiplexeur de sélection de données 33 ainsi qu'une commande de positionnement du multiplexeur 446 évitant ou non le regis- tre tampon 445. L'organe de traitement 100 de la figure 2 comporte une autre variante par rapport à celui représenté à la figure 1, qui consiste à interposer un circuit OU exclusif 50 entre la sortie de poids faibles 37 des résultats et la borne de sortie 23 Les résultats de données en sortie 23 résultent donc de l'opération OU exclusif entre la sortie de poids fai- bles du deuxième additionneur 32 et une valeur choisie au moyen d'un multiplexeur additionnel 51 parmi l'opérande Xi ou le contenu x d'un registre 52 à 8 bits, chargé par l'unité centrale d'une constante déterminée qui peut être par exemple la valeur zéro ou la valeur hexadécimale FF (c'est-à-dire tous les bits à 1) Cette disposition permet d'accroître les possi- bilités de traitement de l'organe de traitement 100 en fonc- tion des besoins de l'application envisagée, par exemple lors- qu'on recherche la valeur opposée d'un nombre de longueur quelconque et éventuellement le complément à 2 dudit nombre par addition de 1 à l'opposé du nombre Dans un mode pratique de mise en oeuvre, et comme il a été indiqué à la figure 2, on peut réaliser un organe de traitement 100 qui traite des don- nées d'opérandes étant toutes au format de 8 bits Ceci n'est cependant pas une nécessité et on pourrait choisir tout aussi bien un autre format de données à traiter par l'organe de traitement 100 On pourrait également augmenter le nombre k d'opérandes all Il suffit pour cela de prévoir un multi- plexeur 33 ayant le nombre voulu d'entrées, et d'augmenter le nombre de registres de la pile 44-45 pour la porter à (k-1) registres. La figure 3 présente le schéma d'un autre exemple d'organe de traitement selon l'invention L'organe de traite- ment 110 de la figure 3 est relatif à une application particu- lière dans laquelle 1 bit de débordement de poids fort est susceptible d'apparaître sur l'opérande al 4 l en dehors du for- mat à 8 bits utilisé La prise en compte d'un bit de déborde- ment à 1 ou à O est effectuée par l'organe de traitement 110 à partir d'une borne d'entrée supplémentaire 24 à 1 bit Ce bit de débordement peut être reçu par exemple d'un registre de statut dans lequel il a été stocké comme résultant d'une opé- ration précédente Les au Lres entrées d'opérandes 22 (ti), 21 (xi) ainsi que les entrées 11 à 14 (all 4 l) sont semblables à celles de l'organe de traitement 100 de la figure 2, à format de 8 bits Il en va de même pour la sortie de ré- sultat 23, également à 8 bits. Le bit unique de débordement est traité par l'orga- ne de traitement 110 simultanément à une opération de traite- ment en utilisant un multiplieur 60 de ( 9 x 8) bits, à sortie à 17 bits, un premier additionneur 61 à ( 17 + 9) bits et d'un deuxième additionneur 62 à ( 17 + 8) bits Du fait que le bit de débordement est à associer à l'opérande al 4 l, c'est donc au quatrième pas de chaque cycle que ce bit, lorsqu'il est à 1, doit intervenir dans le calcul Une sortie de poids forts 68, à 9 bits, du deuxième additionneur 62 est alors transmise au registre tampon 71 à 9 bits, tandis qu'au premier pas du cycle suivant le résultat mémorisé dans le registre 71 est transféré dans la pile de registres 74-75, registres qui sont également à 9 bits Pour les autres pas d'un cycle qui concernent les opérandes al 1 l à al 3 l le bit de débordement n'existe pas, l'entrée 24 est à zéro et en réalité le traitement s'effectue à 8 bits de sorte que la sortie 68 de poids fort du deuxième additionneur 62 se trouve en fait avec son neuvième bit à 0. Aussi, une entrée pour un neuvième bit du premier multiplexeur 42 n'est pas nécessaire et le multiplexeur 42 est identique à son équivalent des figures 1 ou 2. En ce qui concerne les résultats de poids faibles à la sortie 67 du deuxième additionneur 62, ces résultats sont toujours prélevés au format de 8 bits, et lorsque, en dehors d'un premier pas d'un cycle, ces données sont recyclées dans la pile de registres 74-75, un neuvième bit à O est introduit dans ladite pile de registres au moyen d'une entrée supplémen- taire 76 du deuxième multiplexeur 73, entrée qui est, constam- ment forçée à O Comme indiqué sur la figure, on peut égale- ment désirer réduire le nombre de pas d'un cycle de quatre à trois c'està-dire de n'utiliser que les opérandes al 1,2,3 l ce qui est réalisé comme indiqué dans la précédente figure par une commande particulière du multiplexeur de sélection de don- nées 33 ainsi que par un multiplexeur "de court-circuit' 446 permettant d'éviter l'un des registres de la pile de registres tampon 74-75, par exemple le registre 745. En définitive, l'organe de traitement 110 de la fi- gure 3 fonctionne de manière très comparable à l'organe de traitement 100 de la figure 2 Il permet au cours d'une sé- quence d'opérations composée de cycle à quatre pas d'effectuer les opérations sur quatre opérandes al 1 à 4 l simultanément avec un éventuel bit supplémentaire de débordement de l'opé- rande al 4 l sans être obligé de recourir à une séquence supplé- mentaire pour traiter ce bit unique. Bien que l'organe de traitement 110 de la figure 3 ait été décrit sur un exemple dans lequel le format des opé- randes est à 8 bits, il est clair que toute autre valeur de format restreint pourrait également être utilisée Le mode de réalisation de la figure 3 concerne plus généralement, un or- gane de traitement 110 qui, pour le traitement d'opérandes à n bits, comporte un multiplieur 60 agencé pour traiter (n+ 1) x (n) bits, un premier additionneur 61 à ( 2 n+ 1) + (n+ 1) bits, et un deuxième additionneur 62, à ( 2 n+ 1) + N bits, dans lequel le premier registre tampon 71, ainsi que les registres 74, 745 et 75 de la pile de registres sont au format de (n+ 1) bits, et qui comporte encore un deuxième multiplexeur 73 à trois entrées, une première entrée à (n+ 1) bits recevant le contenu du premier registre tampon 71, une deuxième entrée à n bits recevant la sortie 67 de poids faibles du deuxième addi- tionneur 62 et recevant, par une entrée supplémentaire 76 à 1 bit, forcée à zéro, un (n+ 1)ième bit de poids fort à recycler dans la pile de registres 74, 745 et 75. La figure 4 représente un autre exemple de réalisa- tion d'un organe de traitement selon l'invention L'organe de traitement 120 peut être considéré comme une variante d'exécu- tion de l'organe de traitement 1 de la figure 1, dont il in- corpore d'ailleurs tous les éléments représentés avec les mê- mes signes de référence Il comporte 3 entrées 11, 12, 13 pour les opérandes al 1 à 3 l et fonctionne par conséquent en séquen- ces formées de cycles à trois pas Toutefois, grâce à quelques organes supplémentaires, par rapport à la structure schémati- sée à la figure 1, l'organe de traitement 120 est également à même de traiter simultanément un bit supplémentaire de débor- dement représentant un poids fort de rang juste supérieur à l'opérande al 3 l. Le mode de mise en oeuvre représenté, repose sur l'idée que, lorsque le bit de débordement est effectivement présent, après avoir effectué l'opération al 31 xi le résul- tat est obtenu lorsqu'on ajoute encore une fois xi avec un décalage de poids convenable, c'est-à-dire un décalage de 8 bits Cette opération est réalisée essentiellement au moyen d'un troisième additionneur 81 à ( 8 + 8 + 1) bits, recevant sur une première entrée à 8 bits la portion de poids forts du ré- sultat à la sortie 38 du deuxième additionneur 32, sur une deuxième entrée à 8 bits, recevant soit la valeur de l'opéran- de xi, soit la valeur zéro sur 8 bits, au choix d'un troi- sième multiplexeur 82 Le troisième additionneur 81 comporte une première sortie 83 à 8 bits reliée à l'entrée du premier registre tampon 41, ainsi qu'une deuxième sortie à 1 bit, dite sortie de retenue, dont la valeur est mémorisée dans un regis- tre de retenue 85, à 1 bit, en vue de son recyclage avec un retard de trois pas sur une troisième entrée 87, du troisième additionneur 81 via un quatrième multiplexeur 86 dit "de remi- se à zéro". Un éventuel bit de débordement de l'opérande al 3 l, est mémorisé par tout moyen convenable, par exemple dans un registre de l'unité de registres état et commandes 5 (figure 1) Il est essentiellement à prendre en compte au troisième pas d'un cycle, en même temps que l'on effectue l'opération al 3 l xi + contenu actuel du registre 45 + contenu actuel du registre 41 ainsi que cela a été expliqué à propos de la figu- re 1. On effectue dans ce cas une addition supplémentaire de l'opérande xi avec la portion de poids forts du résultat en sortie 38 du deuxième additionneur 32 Ceci est obtenu en positionnant le troisième multiplexeur 82 de manière à trans- mettre sur sa sortie l'opérande xi. Cette addition est susceptible de provoquer une re- tenue qui est mémorisée dans le registre 85, tandis que les 8 bits restants sont mémorisés dans le premier registre tampon 41, en vue de leur recyclage dans la pile de registres 44-45 au premier pas du cycle suivant. Dans tous les autres cas, c'est-à-dire lorsque le bit de débordement n'est pas à 1, ou que l'on effectue les opérations sur les opérandes al 1 l ou al 2 l (premier ou deuxième pas de cycle), le troisième multiplexeur 82 est positionné pour transmettre la valeur zéro ce qui revient à ce que le troisième additionneur 81 n'ait plus d'effet dans la transmis- sion de la portion de poids forts du résultat vers le premier registre tampon 41. Il y a lieu de noter toutefois que le bit de rete- nue mémorisé dans le registre de retenue 85, sera réintroduit à l'addition dans le troisième additionneur 81 avec un retard de trois pas, c'est-à-dire, en fait, à chaque troisième pas d'un cycle. Pour le premier et le deuxième pas de chaque cycle, le multiplexeur de remise à zéro 86, est positionné pour transmettre un zéro en sortie. L'organe de traitement 120 fonctionne par ailleurs d'une manière très similaire à celle déjà décrite à propos de l'organe de traitement 1 de la figure 1. La figure 5 représente un autremode de réalisation d'un organe de traitement 130 selon l'invention L'organe de traitement 130 représenté s'apparente à l'organe de traitement de la figure 4 dans lequel le nombre d'entrées d'opéran- des all a été porté à quatre Il est donc constitué des mêmes éléments que ceux incorporés dans l'organe de traitement 120 de la figure 4, à l'exception du multiplexeur de sélection de données 33 qui est à quatre entrées ainsi que la pile de re- gistres tampon 44-45 faisant partie des moyens de mémorisation de recyclage qui comporte comme dans le cas de la figure 2 un registre supplémentaire 445 de manière à procurer le retard convenable dans le recyclage des données intermédiaires De même qu'avec l'organe de traitement 100 décrit à la figure 2, il était possible de réduire le nombre d'opérandes all de quatre à trois pour certaines séquences déterminées, il est également possible de prévoir cette possibilité dans l'organe de traitement 130 de la figure 5 Il suffit de prévoir un mul- tiplexeur de court circuit 446 permettant d'éviter l'un des registres de la pile de registres 44-45 et rétablir ainsi le recyclage convenable lorsque l'organe de traitement doit fonc- tionner en cycles à trois pas Le fonctionnement de l'organe de traitement 130, pour le reste, se déduit aisément de la description donnée précédemment à propos des figures 2 et 4. Il doit être entendu que par rapport aux exemples donnés précédemment, d'autres variantes de mises en oeuvre de l'invention sont encore possibles par substitution de moyens équivalents à ceux décrits Par ailleurs le complément consis- tant à ajouter en sortie la combinaison d'un OU exclusif avec la donnée de résultat, tel que décrit à la figure 2, peut être incorporé à volonté dans n'importe quel autre exemple décrit. S'il est avantageux pour la mise en oeuvre pratique de l'in- vention d'utiliser, tel que décrit dans les exemples, un for- mat d'opérandes à 8 bits il est clair que tout autre format pourrait aussi bien être adopté pour la construction d'un or- gane de traitement conforme à l'invention. Il y a lieu de noter que l'organe de traitement se- lon l'invention peut être intégré aisément en association avec une unité centrale de microcontrôleur d'un type connu, notam- ment le microcontrôleur 8051 conçu par la société INTEL, qu'il utilise alors sans aucune modification de son jeu d'instruc- tions standard L'unité de registres état et commandes asso- ciée à l'organe de traitement de l'invention est constituée par une partie des registres dits "de fonctions spéciales" (SFR), prévus dans ce microcontrôleur. REVENDICATIONS 1 Organe de traitement arithmétique associé à une unité centrale de microprocesseur, à un séquenceur et à une mémoire de travail de type lecture et écriture, pour effectuer une opération correspondant à la formule générale B = a X + T dans laquelle B, X, et T sont des nombres entiers de valeur élevée, et a est un opérande à format restreint à m bits, opé- ration qui est produite durant une séquence de pas de calculs successifs consistant à combiner l'opérande a avec des opéran- des xi et ti à format restreint à N bits, qui sont respec- tivement extraits des entiers X et T, au rang de poids i pris en croissant, et à mémoriser un résultat partiel bi, de même rang de poids et formant également un extrait à format res- treint à N bits, du résultat complet B, ledit organe de traitement comportant des entrées pour les opérandes a, xi et ti et une sortie pour le résultat bi, un multiplieur pour effectuer le produit a xi, suivi d'un premier et d'un deuxième additionneurs, le deuxième addition- neur fournissant un résultat partiel d'opération décomposable en une portion de poids forts ainsi qu'une portion de poids faibles laquelle est susceptible d'être dirigée en sortie com- me résultat bi, sur l'une des entrées de l'un des addition- neurs est appliqué l'opérande ti, et sur l'une des entrées de l'autre additionneur est appliquée, à l'aide de moyens de mémorisation de recyclage, la portion de poids forts d'un pas de calcul précédent, caractérisé en ce qu'il comporte k entrées pour k opérandes al 1 kl de rangs successifs des moyens de sélection d'entrée all pour appliquer succes- sivement et par cycles à k pas, lesdits opérandes all kl à l'une des entrées du multiplieur, des moyens de mémorisation de recyclage supplémentaires ain- si que des moyens de commutation associés, pour retarder de (k-1) pas de calcul la portion de poids faibles du résultat de tout pas de calcul différent d'un premier pas d'un cycle, et de retarder de k pas de calcul, la portion de poids forts du résultat du premier pas d'un cycle. 2 Organe de traitement arithmétique associé à une unité centrale de microprocesseur, à un séquenceur et à une mémoire de travail de type lecture et écriture, pour effectuer une opération correspondant à la formule générale B = a X + T dans laquelle B, X, et T sont des nombres entiers de valeur élevée, et a est un opérande à format restreint à m bits, opé- ration qui est produite durant une séquence de pas de calculs successifs consistant à combiner l'opérande a avec des opéran- des xi et ti à format restreint à N bits, qui sont respec- tivement extraits des entiers X et T, au rang de poids i pris en croissant, et à mémoriser un résultat partiel bi de même rang de poids et formant également un extrait à format res- treint à N bits du résultat complet B, ledit organe de traite- ment comportant des entrées pour les opérandes a, xi et ti et une sortie pour le résultat bi, un multiplieur pour ef- fectuer le produit a xi, suivi d'un premier et d'un deuxième additionneurs, le deuxième additionneur fournissant un résul- tat partiel d'opération décomposable en une portion de poids forts ainsi qu'une portion de poids faibles laquelle est sus- ceptible d'être dirigée en sortie comme résultat bi, sur l'une des entrées de l'un des additionndeurs est appliqué l'opérande ti, et sur l'une des entrées de l'autre addition- neur est appliquée, à l'aide de moyens de mémorisation de re- cyclage, la portion de poids forts d'un pas de calcul précé- dent, caractérisé en ce qu'il comporte k entrées d'opérandes all des moyens de sélection d'entrées all pour appliquer à l'une des entrées du multiplieur, successivement et par cycle à P pas, des opérandes ali pl, le nombre P d'opérandes all pouvant, sous la commande de l'u- nité centrale, être choisi parmi p = k et p 2) pour la durée d'une séquence d'opérations, des moyens de mémorisation de recyclage supplémentaires ain- si que des moyens de commutation associés, pour retarder de (p-1) pas de calcul la portion de poids faibles du résultat de tout pas de calcul différent d'un premier pas d'un cycle, et de retarder de pas de calcul, la portion de poids forts du résultat du premier pas d'un cycle, et des moyens de sélection de retard susceptibles de réduire de (k-p) le nombre de pas de retard au sein des moyens de mémori- sation de recyclage en fonction de la valeur de X utilisée. 3 Organe de traitement selon la revendication 1, ca- ractérisé en ce que le nombre d'entrées k pour les opérandes all est égal à 3. 4 Organe de traitement selon la revendication 1, ca- ractérisé en ce que le nombre d'entrées k pour les opérandes all est égal à 4. Organe de traitement selon la revendication 2, ca- ractérisé en ce que le nombre d'entrées k pour les opérandes all est égal à 4, et en ce que les moyens de sélection d'en- trées all peuvent opérer sur un nombre réduit P d'opérandes all, qui est égal à 3. 6 Organe de traitement selon l'une des revendications 1, 3 et 4, dans lequel lesdits moyens de mémorisation de recy- clage sont constitués par un premier registre tampon recevant en entrée la portion de poids forts du résultat à la sortie du deuxième additionneur, caractérisé en ce que lesdits moyens de mémorisation de recyclage supplémentaires comportent une pile de (k-1) registres tampons dans lesquels les données mémori- sées sont transférées pas à pas, en ce que lesdits moyens de commutation associés au recyclage comportent un premier et un deuxième multiplexeur, et en ce que le premier registre tampon est relié en sortie, d'une part, à une première entrée du pre- mier multiplexeur lequel a une deuxième entrée reliée à l'en- trée d'opérande ti, et une sortie reliée à une entrée de l'un des additionneurs, premier registre tampon relié d'autre part à une première entrée du deuxième multiplexeur lequel a une deuxième entrée reliée à la sortie de poids faibles du deuxième additionneur et une sortie reliée à une entrée de l'autre additionneur, via ladite pile de (k-1) registres tam- pons. 7 Organe de traitement selon l'une des revendications 2 et 5, dans lequel lesdits moyens de mémorisation de recycla- ge sont constitués par un premier registre tampon recevant en entrée la portion de poids fort du résultat à la sortie du deuxième additionneur, caractérisé en ce que lesdits moyens de mémorisation de reclyclage supplémentaires comportent une pile de (k-1) registres tampons dans lesquels les données mémori- sées sont transférées pas-à-pas, en ce que lesdits moyens de sélection de retard comportent un multiplexeur dit de "court- circuit", susceptible d'éviter (k-p) registre(s) au cours du transfert de données dans ladite pile de registres, en ce que lesdits moyens de commutation associés au recyclage comportent un premier et un deuxième multiplexeur, et en ce que le pre- mier registre tampon est relié en sortie, d'une part, à une première entrée du premier multiplexeur lequel a une deuxième entrée reliée à l'entrée d'opérande ti, et une sortie reliée à une entrée de l'un des additionneurs, premier registre tam- pon relié d'autre part à une première entrée du deuxième mul- tiplexeur lequel a une deuxième entrée reliée à la sortie de poids faibles du deuxième additionneur et une sortie reliée à une entrée de l'autre additionneur, via ladite pile de (k-1) registres tampons. 8 Organe de traitement selon l'une des revendications 6 ou 7, caractérisé en ce que, en vue du traitement simultané d'un bit éventuel de débordement de poids forts de l'opérande alkl il comporte une entrée supplémentaire pour ledit bit de débordement reliée à une entrée supplémentaire du multiplieur agencé pour traiter (n+ 1) x (n) bits, (a étant le nombre de bits dudit format réduit), en ce que le premier additionneur est agencé pour traiter ( 2 n+ 1) + (n+ 1) bits, et le deuxième additionneur, pour traiter ( 2 n+ 1) + N bits, en ce que le pre- mier registre tampon ainsi que les registres tampons de la pi- le de registres sont au format (n+ 1) bits, en ce que le deuxième multiplexeur reçoit sur sa première entrée le contenu du premier registre tampon au format (n+ 1) bits et sur sa deu- xième entrée, d'une part la sortie de poids faibles, à N bits, du deuxième additionneur, et d'autre part un (n+ 1)ième bit de poids fort, d'une entrée supplémentaire dudit multiplexeur, forcée à zéro, tandis que le premier multiplexeur a ses deux entrées et sa sortie à N bits (le (n+ 1)ième bit de sortie du premier registre tampon étant ignoré), et que la sortie du ré- sultat bi est également à N bits. 9 Organe de traitement selon l'une des revendications 6 ou 7, caractérisé en ce que, en vue du traitement simultané d'un bit éventuel de débordement de poids fort de l'opérande alkl, il comporte un troisième additionneur à trois entrées dont la première entrée à N bits reçoit la portion de poids forts du résultat à la sortie du deuxième additionneur, dont la deuxième entrée à N bits reçoit soit la valeur de l'opéran- de xi, soit la valeur N bits à zéro, au choix d'un troisième multiplexeur, troisième additionneur qui comporte une première sortie à N bits reliée à l'entrée dudit premier registre tam- pon, ainsi qu'une deuxième sortie à 1 bit, dite sortie de re- tenue, dont la valeur est mémorisée dans un registre de rete- nue à 1 bit en vue d'un recyclage de retenue, à k pas, sur la troisième entrée du même troisième additionneur via un qua- trième multiplexeur de remise à zéro, et en ce que ledit troi- sième multiplexeur est positionné pour transmettre sur sa sor- tie l'opérande xi lorsqu'un bit de débordement est à prendre en compte en même temps que l'opérande alkl, et positionné pour transmettre la valeur zéro dans tous les autres cas. 10 Organe de traitement selon l'une des revendications 6 à 9, caractérisé en ce que, sous la commande du séquenceur, le premier multiplexeur est positionné pour transmettre sur sa sortie l'entrée d'opérande ti, et le deuxième multiplexeur positionné pour transmettre sur sa sortie la donnée présentée en sortie du premier registre tampon, et ceci à chaque premier pas d'un cycle d'opérations, tandis que les premiers et deu- xièmes multiplexeurs sont positionnés à l'inverse des posi- tions précitées, lors des autres pas d'un cycle. 11 Organe de traitement selon l'une quelconque des re- vendications 1 à 10, caractérisé en ce que la valeur de N du- dit format restreint est de 8 bits. 12 Organe de traitement selon l'une des revendications 1 à 11, caractérisé en ce qu'il comporte en outre un circuit "OU exclusif" interposé en sortie des résultats bi de maniè- re à transformer le résultat bi en bi * x, x étant soit une constante à N bits chargée dans un registre associé audit circuit OU exclusif, soit l'opérande xi, selon la position d'un multiplexeur additionnel recevant lesdites valeurs de x sur ses entrées et dont la sortie est appliquée à l'entrée du circuit OU exclusif conjointement avec la donnée de résultat bi.