FR 2656749 A1 19910705 FR 9012675 A 19901015 La présente invention concerne des circuits logiques utilisant des transistors bipolaires et semi-conducteurs à oxydes métalliques (ou MOS), et plus particulièrement un dispositif de commande de niveau logique transistor- transistor (ou TTL) à transistors bipolaires à MOS complémentaire (ou Bl CMOS) qui comprend des transistors MOS pour améliorer la vitesse de commutation et la consommation de puissance des circuits logiques TTL. En général, les circuits TTL sont largement utilisés dans le domaine des circuits logiques La Fig 1 représente un tel inverseur de circuits classiques TTL. A la Fig 1, si un noeud d'entrée VIN est à un état de niveau bas, un transistor commutateur Qi est mis hors fonction et le potentiel de base d'un transistor Q 2 monte Ainsi, les transistors Q 2 et Q 3 formant ensemble un circuit Darlington sont mis en fonction, alors qu'un transistor commutateur Q 4 est mis hors fonction en réponse à la mise hors fonction du transistor QI de sorte qu'un noeud de sortie VOUT passe à un état de niveau haut. En revanche, si le noeud d'entrée est à un état de niveau haut, le transistor QI est mis en fonction, et le potentiel de base du transistor Q 2 diminue Ainsi, le transistor Q 2 est mis hors fonction en même temps qu'un autre transistor Q 3, de sorte que le noeud de sortie VOUT passe à un état de niveau bas. Selon ce circuit TTL classique, la charge emmagasinée dans la base du transistor Q 3 devrait être déchargée rapidement en y reliant une résistance Ri pour obtenir une commutation rapide, de l'état de niveau haut au niveau bas, de la tension du noeud de sortie VOUT. Cependant, le courant traverse de façon continue la résistance Ri lorsque le transistor Q 3 est mis en fonction, ce qui entraîne une consommation d'énergie considérable. En outre, pour maintenir l'état de niveau bas de la tension de sortie VOUT, la tension de saturation de mise en fonction des transistors QI et Q 4 devrait être appliquée, en entraînant un retard considérable du temps de commutation, du niveau bas au niveau haut, de la tension de sortie VOUT. La présente invention a pour but de réaliser un dispositif de commande de niveau TTL à Bl CMOS qui améliore la vitesse de commutation et la consommation d'énergie en réalisant un élément empêchant la sursaturation, comprenant des transistors CMOS dans sa borne d'entrée et des transistors empêchant une fuite de courant dans sa borne de sortie. Selon la présente invention, il est réalisé un dispositif de commande de niveau TTL par Bl CMOS comprenant: un élément empêchant la sursaturation pour empêcher la sursaturation en aval en fournissant un signal empêchant une fuite de courant, selon un signal d'entrée à appliquer à une borne d'entrée; un élément inverseur relié audit élément empêchant la sursaturation pour fournir un signal de commande de commutation selon une sortie dudit élément empêchant la sursaturation; et un élément commutateur comprenant des premier et deuxième éléments commutateurs qui sont reliés entre eux et reliés aussi à ladite borne d'entrée, ledit élément empêchant la sursaturation et ledit élément inverseur étant destinés à fournir un signal logique selon le signal d'entrée appliqué à ladite borne d'entrée. Ces buts, particularités et avantages de la présente invention, ainsi que d'autres, ressortiront mieux de la description qui suit de modes de réalisation préférés, prise en liaison avec les dessins annexés, dans lesquels: la Fig 1 est un schéma de circuit représentant un inverseur utilisé dans les circuits logiques TTL classiques; et la Fig 2 est un schéma de circuit représentant un dispositif de commande de niveau TTL à Bi GMOS selon la présente invention. On va maintenant décrire de façon plus détaillée la présente invention en se référant aux dessins annexés. La Fig 2 représente un dispositif de commande de niveau TTL à Bl CMOS selon la présente invention qui comprend un élément 1 empêchant la sursaturation, un élément inverseur 3, et un circuit commutateur comprenant des premier et deuxième éléments commutateurs 2 et 4. De façon plus détaillée, l'élément empêchant la sursaturation t fournit, au premier élément commutateur 2, un signal empêchant les fuites de courant pour empêcher l'état de sursaturation aussi bien de l'élément inverseur 3 que du deuxième élément commutateur 4 Cet élément 1 empêchant la sursaturation comprend des diodes d'abaissement de niveau Dl, D 2 et des transistors PMOS et NMOS Pl et NI pour servir en tant qu'inverseur selon un signal d'une borne d'entrée VIN. Les diodes Dl et D 2 reliées en série à une tension d'alimentation VCC sont reliées à la source du transistor PMOS Pl ainsi qu'à la borne d'entrée VIN. Le premier élément commutateur 2 est relié à la borne d'entrée VIN, à l'élément 1 empêchant la sursaturation, et à l'élément inverseur 3, et comprend un inverseur Il, un transistor PMOS P 2, un transistor NMOS N 2, et des transistors Q 5 et Q 6 formant un circuit Darlington La grille du transistor PMOS P 2 est reliée à l'inverseur Il pour fournir un signal inversé d'un signal d'entrée de la borne d'entrée VIN et les transistors Darlington Q 5 et Q 6 sont mis en fonction en réponse à la commande du transistor PMOS P 2 par un signal de commande provenant de l'élément inverseur 3. En outre, le premier élément commutateur 2 comprend le transistor NMOS N 2 qui empêche la fuite de courant à la base du transistor Q 6 et qui est mis en fonction temporairement par la charge emmagasinée dans la base du transistor Q 6 et le signal de l'élément 1 empêchantla sursaturation lorsque le transistor Q 6 est mis hors fonction. L'élément inverseur 3 est relié à la borne d'entrée VIN et à l'élément 1 empêchant la sursaturation pour fournir un signal de commande de commutation et comprend un transistor commutateur Q 7 qui est mis en fonction en réponse à la commande du transistor PMOS Pi, une résistance R 5 et une diode D 3 pour élever le niveau de tension de seuil pour mettre en fonction le transistor Q 7. Le deuxième élément commutateur 4 comprend un transistor commutateur Q 8 et un transistor NMOS N 3, le transistor commutateur Q 8 étant relié à l'émetteur du transistor Q 7 pour être mis en fonction en réponse à la commande du transistor Q 7 De plus, le transistor NMOS N 3 est mis en fonction temporairement par la charge emmagasinée dans la base du transistor Q 8 lorsque le transistor Q 8 est mis hors fonction. Dans la présente invention, si le signal d'entrée est à un état de niveau haut, le transistor PMOS Pl est mis hors fonction, et par conséquent, les transistors Q 7, Q 8 et le transistor NMOS N 2 sont mis hors fonction Le signal d'entrée de niveau haut est inversé en un état de niveau bas par l'inverseur Il et appliqué ensuite à la grille du transistor PMOS P 2. Dans ce cas, le transistor Q 7 est mis hors fonction de sorte que la tension au potentiel de base du transistor Q 5 monte à un état de niveau haut, en mettant ainsi en fonction les transistors Darlington Q 5 et Q 6 ainsi que le transistor PMOS P 2 De cette manière, la tension de sortie provenant d'une borne de sortie VOUT devient l'état de niveau haut Mais le transistor NMOS N 2 relié à l'émetteur du transistor Q 5 est mis hors service en réponse à la mise hors service du transistor PMOS Pl dans l'élément 1 empêchant la sursaturation Ainsi, la décharge de courant vers la masse qui entraîne la fuite de courant dans des circuits TTL classiques peut être empêchée de façon efficace. En revanche, si le noeud d'entrée de la borne d'entrée VIN est inversé depuis l'état de niveau haut vers un état de niveau bas, le transistor PMOS Pl est mis en fonction alors que le transistor NMOS NI est mis hors fonction de façon à élever le niveau de tension à la base du transistor Q 7 Ainsi, le transistor Q 7 est mis en fonction dans une zone de sursaturation, mais le degré de sursaturation du transistor Q 7 est diminué par les diodes Dl et D 2 dans l'élément 1 empêchant la sursaturation. En raison de la mise en fonction du transistor Q 7, le niveau de tension à la base du transistor Q 8 s'élève, et le transistor Q 8 est mis en fonction En revanche, le transistor NMOS N 3, relié à la base du transistor Q 8, est mis hors fonction en réponse à la mise en fonction du transistor Q 8, puisque la tension de grille du transistor N Mo S est identique à celle de la borne d'entrée VIN qui est à l'état de niveau bas, de sorte que la décharge de courant vers la masse, qui provoque la fuite de courant, peut être empêchée efficacement. De plus, l'entrée à niveau bas est inversée en un état de niveau haut par l'inverseur Il et appliquée ensuite à la grille du transistor PMOS P 2 de façon à mettre hors fonction le transistor PMOS P 2 Ainsi, les transistors Darlington Q 5 et Q 6 sont mis hors fonction et la tension de sortie de la borne de sortie VOUT devient l'état de niveau bas, et la charge emmagasinée dans la base du transistor Q 6 doit être déchargée vers la masse par le transistor NMOS N 2 qui est mis en fonction en réponse à l'excitation du transistor PMOS Pi, de sorte que la vitesse de commutation du transistor Q 6 peut être améliorée efficacement. De même, la charge est emmagasinée dans la base du transistor Q 8 dans le deuxième élément commutateur 4 lorsque le transistor Q 8 est mis en fonction par l'entrée de niveau bas Cette charge emmagasinée doit être déchargée vers la masse en réponse à la mise en fonction du transistor NMOS N 3 lorsque le transistor Q 8 est mis hors fonction, le transistor NMOS N 3 étant mis en fonction par l'entrée à niveau haut de la borne d'entrée VIN. Par conséquent, la vitesse de commutation du transistor Q 8 peut être améliorée efficacement. Comme mentionné plus haut, selon la présente invention, la vitesse de commutation peut être améliorée de façon efficace et la consommation de puissance peut être minimisée par l'élément empêchant la sursaturation et les transistors destinés à empêcher la fuite de courant à l'élément commutateur et à décharger rapidement la charge emmagasinée dans la base des transistors adjacents à la borne de sortie. La présente invention n'est en aucune manière limitée au mode de réalisation décrit ici Diverses modifications du mode de réalisation décrit ainsi que d'autres modes de réalisation de l'invention apparaîtront à l'homme de l'art en se référant à la description de l'invention Les revendications annexées couvriront donc tout mode de réalisation ou modification qui est situé à l'intérieur du vrai cadre de l'invention. REVENDICATIONS 1 Dispositif de commande de transistors bipolaires semi-conducteurs à oxyde métallique complémentaire ou (Bi GMOS) à niveau logique transistortransistor (ou TTL) comprenant un élément ( 1) empêchant la sursaturation pour empêcher la sursaturation en aval en fournissant un signal empêchant une fuite de courant, selon un signal d'entrée à appliquer à une borne d'entrée (VIN), un élément inverseur ( 3) relié audit élément ( 1) empêchant la sursaturation pour fournir un signal de commande de commutation selon une sortie dudit élément ( 1) empêchant la sursaturation; et un élément commutateur comprenant des premier ( 2) et deuxième ( 4) éléments commutateurs qui sont reliés entre eux et reliés aussi à ladite borne d'entrée, ledit élément ( 1) empéchant la sursaturation et ledit élément inverseur ( 3) étant destinés à fournir un signal logique selon le signal d'entrée appliqué à ladite borne d'entrée (VIN). 2 Dispositif selon la revendication 1, dans lequel ledit élément ( 1) empêchant la sursaturation comprend des diodes (Dl, D 2) reliées à une tension d'alimentation; et un inverseur relié auxdites diodes comprenant un transistor semi-conducteur à oxyde métallique (ou MOS) à canal P (ou PMOS) (Pi) à commander selon un signal d'entrée de ladite borne d'entrée (VIN) et un transistor MOS à canal N borne d'entrée 3 Dispositif selon la revendication 1 dans lequel ledit élément inverseur ( 3) comprend: un transistor (Q 7) à mettre en fonction selon la commande dudit transistor PMOS (Pi) dans ledit élément empêchant ( 1) la sursaturation; et une diode MD 3) reliée à l'émetteur dudit transistor (Q 7), pour augmenter le niveau de tension de polarisation pour mettre en fonction ledit transistor. 4 Dispositif selon la revendication 1, dans lequel ledit premier élément commutateur empêchant la sursaturation. Dispositif selon la revendication 1 dans lequel ledit deuxième élément commutateur ( 4) comprend: un transistor relié à ladite borne d'entrée d'entrée (VIN).