FR 2651374 A1 19910301 FR 9007343 A 19900613 1 2651374 Cellule de mémoire à accès aléatoire (DRAM) comportant un condensateur en pile, et procédé de production de celle-ci. La présente invention a pour objet une cellule de mémoire à accès aléatoire (DRAM), utilisant un condensateur en pile mixte qui est formé par la combinaison alternée d'un condensateur en pile à intégration supérieure et d'un condensateur à tranchée, afin d'éliminer les espaces étroits et les obstacles à l'application des règles de conception parmi les noeuds de mémoire se présentant dans les condensateurs en pile à intégration supérieure, et aussi pour éliminer les problèmes d'isolation de tranchée à tranchée, se produisant dans le cas de tranchées très rapprochées, dans les condensateurs en pile à tranchée. Le procédé de fabrication d'une cellule DRAM, utilisant un condensateur mixte en pile, selon l'invention comprend les étapes consistant à: définir seulement une première zone pour un condensateur en pile à tranchée sur la couche portant un revêtement d'oxyde CVD isolant sur une porte définie et former une tranchée; déposer une couche épaisse de silicium par CVD, ouvrir une fenêtre de contact dans une deuxième zone pour un condensateur en pile à intégration supérieure et définir seulement la zone de condensateur pour la couche épaisse de silicium, et ensuite déposer, doper et définir la couche épaisse de silicium polycristallin pour noeuds de stockage; former un film diélectrique mince pour le condensateur et déposer une couche de silicium polycristallin formant plaque. De préférence, il comprend une étape de procédé consistant à ajuster la profondeur de la tranchée et l'épaisseur de la couche épaisse de silicium polycristallin, l'épaisseur de dépôt atteignant plusieurs milliers d'Angstrbms (10-9m) de façon à obtenir des capacités équivalentes, compte tenu de l'accroissement de la zone et de la superficie verticale. 2 2651374 Dans un mode de réalisation préféré, il comprend l'étape consistant à définir seulement la fenêtre de contact pour le condensateur en pile supérieur pour graver complètement la couche épaisse de silicium et la couche d'oxyde CVD et exposer la zone dans laquelle le dopant a diffusé du substrat de silicium polycristallin. Il comprend avantageusement l'étape consistant à éliminer la couche épaisse de silicium, sauf la zone réservée pour condensateur en pile à intégration supérieure. L'invention concerne également une structure de cellule DRAM utilisant une combinaison de condensateur en pile, qui comprend un film diélectrique pour condensateur en pile, formé sur les faces supérieures et latérales de la couche de silicium de noeud de stockage formée sur la couche épaisse de silicium définie, un autre film mince diélectrique pour condensateur en pile à tranchée formé sur la couche de silicium de noeud de stockage déposé sur la tranchée, et une couche de silicium de placage couvrant les surfaces des films minces diélectriques pour à la fois le condensateur en pile à intégration supérieure et le condensateur en pile à tranchée, agencés de façon alternée. De préférence, les fenêtres de contact et les tranchées sont agencées de façon alternée pour être en diagonale et former en alternance le condensateur en pile à intégration supérieure et le condensateur en pile à tranchée. L'invention sera mieux comprise à l'aide des dessins annexés, dans lesquels les figures représentent: figure 1: une vue plan d'un condensateur en pile à intégration supérieure classique; figure 2: une vue en coupe suivant la ligne B-B de la figure 1; figure 3: une vue plan d'un condensateur en pile à tranchée classique; 3 2651374 figure 4: une vue plan suivant la ligne B-B' de la figure 3; figure 5: une vue plan d'une cellule de DRAM utilisant un condensateur mixte en pile selon la présente invention; figure 6: (A) à (F): les opérations de fabrication d'une DRAM selon la présente invention, illustrées par des vues en coupe suivant la ligne A-A' de la figure 5; figure 7: une vue en coupe suivant la ligne B-B' de la figure 5. Les indices numériques des dessins représentent les éléments suivants: L'indice de référence 1 désigne une fenêtre de contact d'un condensateur en pile à intégration supérieure, 2 désigne une fenêtre de contact d'un condensateur en pile à tranchée, 3 désigne une zone de capacité, 4 une ligne de mots, 5 une fenêtre de contact d'une ligne d'interconnexion, 6 un oxyde de champ, 7 une couche d'oxyde obtenue par dépôt chimique en phase vapeur (CVD), 8 une zone de diffusion de dopant, 9 une résine formant plaque photosensible, 10 une couche épaisse de silicium, 1oa une couche épaisse définie de silicium, 11 une couche de silicium pour noeud de mémoire, 12 un film diélectriques mince, 13 une couche de silicium formant plaque. Selon la technique antérieure, comme représentée sur les figures 1 à 4, l'augmentation de la capacité d'un condensateur en pile est obtenue par un procédé d'empilement d'une couche de silicium polycristallin épaisse principalement pour étendre la superficie verticale, ou par un procédé de formation de tranchées peu profondes. Ces procédés sont mis en oeuvre comme suit: Tout d'abord, on décrira l'utilisation d'un condensateur en pile à intégration supérieure pour une cellule DRAM. Sur les figures 5, 1 et 2, la couche 7 d'oxyde CVD et la couche 10a épaisse de silicium polycristallin sont déposées séquentiellement sur les portes déjà définies. Ensuite, les 4 2651374 fenêtres de contact i du condensateur en pile à intégration supérieure sont ouvertes par gravure ionique réactive (RIE). Une couche de silicium 11 pour un noeud de mémoire est alors déposée par CVD, et dopée au moyen soit d'une implantation d'ions, soit d'une diffusion de POC1 vapeur. Puis, la zone de condensateur 3 portant une pile 3 de couches épaisses de silicium 10a et de couches de silicium de noeuds de mémoire 11 est définie par le procédé classique de photogravure. Enfin, le film diélectrique mince 12 est formé sur la couche de silicium de noeud de mémoire 11 et la couche de silicium polycristallin 13 formant plaque est recouverte. La référence 4 désigne une ligne de mots, 6 désigne un oxyde de champ et 8 une zone à dopant diffusé. Enfin, en se référant aux figures 3 et 4, le traitement séquentiel d'un condensateur en pile à tranchée pour une cellule de DRAM sera décrit ciaprès. La couche 7 d'oxyde CVD est déposée par CVD sur les portes définies; des fenêtres de contact sont ouvertes par gravure ionique réactive (RIE) entre les portes et l'oxyde est gravé jusqu'au substrat de silicium. Ensuite, la tranchée 2 est créée par gravure en profondeur dans le substrat de silicium, puis on recouvre avec la couche 11 de silicium de stockage, dopée par implantation d'ions ou diffusion de POCl 3 vapeur. Enfin, la zone de capacité est définie, et le film mince diélectrique 12 et la couche de silicium 13 formant plaque sont déposées l'une après l'autre. Ensuite, suivant la structure de la cellule de DRAM utilisant un condensateur en pile à intégration supérieure, l'incrémentation dans la zone verticale par une grande épaisseur de silicium X (l'épaisseur de la périphérie du condensateur + l'épaisseur de la périphérie de la fenêtre de contact) élève la capacité de la cellule DRAM dans une 2651374 proportion importante par rapport à celle du condensateur en pile sans couche épaisse de silicium. Dans la construction de la cellule DRAM utilisant un condensateur en pile à tranchée, le dopage de la couche de silicium 11 pour les noeuds de stockage a pour résultat la diffusion automatique du dopant dans le voisinage immédiat de la tranchée et la capacité s'accroit dans une proportion de la profondeur de la tranchée et la capacité s'accroît dans une proportion de la (profondeur de la tranchée X surface périphérique de la fenêtre de contact) par rapport au condensateur en pile classique. Toutefois, dans la technique antérieure décrite ci- dessus, la couche de silicium 3 de noeud de stockage définie doit recouvrir toute la fenêtre de contact 1, malgré le décalage dans le sens de la ligne B-B' de la figure 1. En conséquence, il faut appliquer la conception selon la figure 1. Comme représenté à la figure 2, l'espace compris entre deux noeuds de stockage 11 sur l'oxyde de champ 6 est tellement étroit que la forme concave peut être constituée avec un rapport de forme élevé (D> 1, 2). Ainsi, l'épaisseur de la couche de silicium 1oa doit être limitée. De plus, comme représenté sur les figures 3 et 4, le silicium polycristallin 11 entre en contact avec pratiquement toute la région 8 dans laquelle le dopant a diffusé, qui est formée autour de la tranchée 2, pour éliminer les problèmes de résistance de contact. Toutefois, l'interaction électrique entre les régions voisines des tranchées, dans lesquelles le dopant a diffusé, provoque une fuite de courant, qui a tendance à s'élever lorsque la distance entre les tranchées est plus étroite, dans un circuit intégré à haut niveau d'intégration. La structure de la cellule DRAM utilisant un condensateur en pile mixte et un procédé pour sa fabrication sont décrits ci-après en se référant aux dessins annexés, dans lesquels les figures représentent: La figure 5 représente une structure fondamentale d'une cellule DRAM qui utilise en combinaison la structure de condensateur en pile à intégration supérieure et celle du condensateur en pile à tranchée pour éviter les défauts provenant de l'application à une cellule DRAM de chacune de ces structures indépendamment l'une de l'autre. On appelle ce nouveau type de condensateur - condensateur mixte - En se référant à la figure 5, les tranchées 2 sont placées en diagonale par rapport à la fenêtre de contact 1 du condensateur en pile à intégration supérieure, chaque zone de condensateur 3 couvrant respectivement la fenêtre de contact 1 et la tranchée, et une ligne de mots 4 étant formée juste à côté de la fenêtre 1 et la tranchée 2, entre lesquelles est placée la fenêtre de contact 5 de ligne de bits. Les figures 6 (A) à 6 (G) illustrent la suite des opérations de fabrication selon la présente invention. Comme illustré à la figure 6 (A), la couche 7 d'oxyde CVD est déposée à la surface avec les portes 4 définies par les mêmes étapes que lors de la fabrication d'une cellule DRAM classique; à la figure 6 (B), la tranchée 2 est formée par gravure en profondeur d'un substrat,les autres régions étant protégées par une résine photosensible 9; à la figure 6 (C), du silicium polycristallin ou de silicium amorphe. Sont déposées (plus de 3000 A) par CVD pour la couche épaisse de silicium 10, dont l'épaisseur doit être ajustée de façon que la capacité du condensateur en pile à intégration supérieure soit équivalente à celle du condensateur à tranchée. Ensuite, une fenêtre de contact 1 est ouverte pour être mise en contact avec les autres régions dans lesquelles le dopant a diffusé, pour donner plus tard des condensateurs en pile à intégration supérieure, toutes les régions étant protégées par la résine photosensible, sauf la fenêtre 1. A la figure 6 (D), après la définition de la couche épaisse de silicium loa, le silicium est complètement éliminé sur les zones des tranchées; à la figure 6 (E), la couche de silicium 11 pour le noeud de stockage est déposée, dopée et définie sur les deux condensateurs dans la fenêtre 1 et la tranchée 2; à la figure 6 (F), la couche mince diélectrique pour condensateur est formée et la couche de silicium polycristallin 13 est déposée. La référence numérique 4 désigne une ligne de mots, 6 un oxyde de champ, et 8 une zone de diffusion de dopant. Ainsi, la cellule DRAM fabriquée selon la présente invention combine de façon alternée un condensateur en pile à intégration supérieure et un condensateur en pile à tranchée, pour former le condensateur mixte. L'épaisseur de la couche épaisse de silicium et la profondeur de la tranchée sont ajustées pour harmoniser les capacités. De plus, comme représenté à la figure 7, le condensateur en pile à intégration supérieure et le condensateur à tranchée étroite, utilisant tous les deux des couches épaisses de silicium et étant appliqués en alternance, élargissent l'espace compris entre les couches en pile supérieures, non seulement pour aplanir la surface de la couche supérieure, mais aussi pour satisfaire aux règles de conception. De plus, la distance minimale entre les zones de diffusion entourant les tranchées s'accroît 2,5 fois de manière à éviter le courant de fuite entre les tranchées. 8 2651374 REVENDICATIONS 1. Procédé de fabrication d'une cellule DRAM, utilisant un condensateur mixte en pile, caractérisé en ce qu'il comprend les étapes consistant à: définir seulement une première zone pour un condensateur en pile à tranchée sur la couche portant un revêtement (7) d'oxyde CVD isolant sur une porte 7 définie et former une tranchée (2); déposer une couche épaisse de silicium 10 par CVD, ouvrir une fenêtre de contact (1) dans une deuxième zone pour un condensateur en pile à intégration supérieure et définir seulement la zone de condensateur pour la couche épaisse de silicium, et ensuite déposer, doper et définir la couche épaisse de silicium polycristallin (11) pour noeuds de stockage; former un film diélectrique mince (12) pour le condensateur et déposer une couche de silicium polycristallin formant plaque. 2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend une étape de procédé consistant à ajuster la profondeur de la tranchée (2) et l'épaisseur de la couche épaisse de silicium polycristallin (10a), l'épaisseur de dépôt atteignant plusieurs milliers d'Angstrâms (10-9m) de façon à obtenir des capacités équivalentes, compte tenu de l'accroissement de la zone et de la superficie verticale. 3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'étape consistant à définir seulement la fenêtre de contact (1) pour le condensateur en pile supérieur pour graver complètement la couche épaisse de silicium (10a) et la couche (7) d'oxyde CVD et exposer la zone dans laquelle le dopant a diffusé du substrat de silicium polycristallin. 4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'étape consistant à éliminer la couche épaisse de silicium (10a), sauf la zone réservée pour condensateur en pile à intégration supérieure. 9 2651374 5. Structure de cellule DRAM utilisant une combinaison de condensateur en pile, caractérisée en ce qu'elle comprend un film diélectrique (12) pour condensateur en pile, formé sur les faces supérieures et latérales de la couche de silicium de noeud de stockage (11) formée sur la couche épaisse de silicium 10oa définie, un autre film mince diélectrique (12) pour condensateur en pile à tranchée formé sur la couche de silicium de noeud de stockage (11) déposé sur la tranchée, et une couche de silicium de placage (13) couvrant les surfaces des films minces diélectriques (12) pour à la fois le condensateur en pile à intégration supérieure et le condensateur en pile à tranchée, agencés de façon alternée. 6. Structure de cellule DRAM selon la revendication 5, caractérisé en ce que les fenêtres de contact (1) et les tranchées (2) sont agencées de façon alternée pour être en diagonale et former en alternance le condensateur en pile à intégration supérieure et le condensateur en pile à tranchée.