FR 2654274 A1 19910510 FR 9013657 A 19901105 La présente invention concerne des techniques de circuits pour annuler une distorsion harmonique induite par une capacité non linéaire, et en particulier la distorsion qui est produite par la capacité parasite collecteur-subs- trat dans un circuit intégré On a trouvé qu'une source im- portante de distorsion harmonique dans un amplificateur à circuit intégré était due à la capacité parasite collec- teur-substrat de la jonction entre la couche épitaxiale de type N dans lequel est formé le collecteur d'un transistor NPN, et le substrat P+ sur lequel est formée la couche épi- taxiale de type N. En se référant aux figures l A et 1 B, on voit un étage amplificateur à circuit intégré de type caractéristi- que qui comprend un transistor NPN 2 ayant un conducteur d'entrée qui reçoit un signal V IN L'émetteur du transistor 2 est connecté à une borne d'une résistance 5 qui fait fonction de résistance de fixation de gain L'autre borne de la résistance 5 est connectée à la borne d'alimentation négative -V Le collecteur du transistor 2, qui est connec- té au conducteur 4, présente une capacité de jonction non linéaire parasite 6 entre la région épitaxiale de type N 7 et le substrat P+ 8 (D'autres capacités parasites, linéai- res et non linéaires, associées au collecteur du transistor 2 ne sont pas représentées Par exemple, la capacité de jonction collecteur-base et la capacité entre le substrat et les conducteurs qui sont connectés au collecteur affec- tent la distorsion) Un signal de sortie VOUT est produit sur le conducteur 4, qui est connecté par une résistance de charge 3 à la borne d'alimentation positive +V La figure 1 B montre la structure physique du circuit intégré, et in- dique l'emplacement de la capacité de substrat parasite 6, qui a une valeur égale à CI La capacité parasite 6 est proportionnelle à l'aire totale des parois inférieure et latérales de la région épitaxiale de type N 7. Lorsque VIN varie, ces variations sont amplifiées par le gain R 3/R 5 La variation de VIN aux bornes de la ca- pacité parasite fortement non linéaire, 6, produit un cou- rant d'erreur parasite fortement non linéaire Ip, qui est injecté dans le conducteur 4 ou qui est extrait de ce der- nier, et qui est donc injecté dans un courant de charge IL 1 qui traverse la résistance de charge 3, ou qui est ex- trait de ce dernier Ceci produit des erreurs ou des non- linéarités dans le courant ILI qui circule dans la résis- tance de charge 3, ce qui fait qu'une distorsion importante est produite dans VOUT à cause de la capacité collecteur- substrat parasite non linéaire, 6. On connaît diverses techniques de l'art antérieur pour réduire la distorsion harmonique dans des amplifica- teurs On connaît dans l'art antérieur diverses techniques de filtrage, de compensation par action directe et d'annu- lation On a utilisé un nombre important de circuits connus pour annuler ou compenser diverses erreurs dans diverses sortes différentes de circuits Néanmoins, on ne connaît aucune technique pour annuler les effets de la capacité collecteur-substrat non linéaire dans un amplificateur à circuit intégré. Un but de l'invention est donc de procurer un circuit et une technique pour réduire la distorsion harmo- nique dans un amplificateur à circuit intégré. Un autre but de l'invention est de procurer un circuit et une technique pour annuler la distorsion harmo- nique dans un circuit intégré qui est due à la capacité pa- rasite collecteur-substrat non linéaire dans ce circuit. Un autre but de l'invention est de procurer un amplificateur d'instrumentation ayant une linéarité élevée et une faible distorsion harmonique. En résumé, et conformément à l'un de ses modes de réalisation, l'invention procure un procédé pour réduire la distorsion harmonique dans un amplificateur à circuit inté- gré comprenant un premier transistor ayant une première ca- pacité collecteur-substrat non linéaire, ce procédé compre- nant les étapes suivantes: on applique une tension d'en- trée de petit signal à un premier conducteur qui est con- necté à une base du premier transistor et à la base d'un second transistor, le second transistor ayant une seconde capacité collecteursubstrat non linéaire; on produit une première variation dans une tension de collecteur du pre- mier transistor et une seconde variation dans une tension de collecteur du second transistor, sous l'effet de la ten- sion d'entrée, et on produit un premier courant non linéai- re dans la première capacité non linéaire sous l'effet de la première variation, et un second courant non linéaire dans la seconde capacité non linéaire sous l'effet de la seconde variation; on fait circuler le premier courant non linéaire dans un second conducteur qui est connecté au col- lecteur du premier transistor, on fait circuler le second courant non linéaire sous la forme d'un premier courant de correction non linéaire, dans un conducteur de commande d'un circuit miroir de courant, et on fait fonctionner le circuit miroir de courant pour produire un second courant de correction dans un conducteur de sortie du circuit mi- roir de courant, sous la dépendance du premier courant de correction non linéaire, ce qui fait également circuler un second courant de correction non linéaire dans le second conducteur, et annule ainsi au moins une partie du premier courant non linéaire dans ce dernier, ce qui a pour effet de réduire la distorsion harmonique dans une tension de sortie présente sur le second conducteur, qui est due à la première capacité collecteur-substrat non linéaire. D'autres caractéristiques et avantages de l'in- vention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation donnés à titre d'exemples non limitatifs La suite de la description se réfère aux dessins annexés dans lesquels: la figure l A est un schéma utile à l'explication des problèmes de l'art antérieur que résout l'invention; la figure l B est une coupe partielle d'une struc- ture de circuit intégré de type caractéristique; la figure 2 est un schéma d'un mode de réalisa- tion de base de l'invention; la figure 3 est un schéma d'un mode de réalisa- tion préféré de l'invention; la figure 4 est un schéma d'un autre mode de réalisation de l'invention; et la figure 5 est un schéma d'un amplificateur d'instrumentation qui comprend deux des amplificateurs à faible distorsion harmonique de la figure 3. Sur la figure 2, l'amplificateur à faible distor- sion 10 comprend le transistor NPN 2, la résistance de charge 3 et la résistance d'émetteur 5 de la figure l A. L'amplificateur 10 comprend également une capacité de jonc- tion collecteur-substrat non linéaire parasite, 6 Un cou- rant d'erreur non linéaire I Pl circule dans la capacité pa- rasite 6 sous l'effet de variations de la tension VOUT, qui sont occasionnées par des variations du courant de collec- teur dans le transistor 2 et du courant de charge ILI' pro- duites sous l'effet de VIN On supposera que le courant qui circule dans la résistance d'émetteur 5 est suffisamment constant pour que des variations de la tension VBE du tran- sistor 2 soient négligeables, en ce qui concerne la des- cription du fonctionnement de l'amplificateur 10 de la fi- gure 2 Dans ces conditions, en l'absence de correction, le courant de capacité parasite non linéaire I Pl serait entiè- rement inclus dans le courant de charge I Li' et par consé- quent la tension de sortie VOUT sur le conducteur 4 serait égale à VRL(Ici+Ipl), en désignant par Ici le courant de collecteur du transistor 2. Conformément à la présente invention, un transis- tor NPN supplémentaire 2 A est incorporé et sa base est con- nectée à VIN L'émetteur du transistor 2 A est connecté à la résistance d'émetteur 5 A Le collecteur du transistor 2 A est connecté à l'entrée inverseuse d'un amplificateur dif- férentiel 12, qui peut être n'importe quel amplificateur opérationnel d'usage général, tel que l'amplificateur du type OP 27 de la demanderesse L'entrée non inverseuse de l'amplificateur différentiel 12 est connectée au conducteur de collecteur 4 du transistor 2. Le conducteur 13 est connecté à l'entrée de com- mande d'un circuit miroir de courant 11 La sortie de cou- rant commandé du circuit miroir de courant 11 est connectée au conducteur 4 La sortie de l'amplificateur opérationnel 12 est connectée à une borne "commune" du circuit miroir de courant 11. L'aire de jonction collecteur-substrat totale du transistor 2 est N fois supérieure à celle du transistor 2 A, ce qui fait que la capacité Cl du condensateur parasite 6 est N fois supérieure à la capacité C 2 du condensateur collecteur-substrat 6 A du transistor 2 A Dans un mode de réalisation effectif de l'invention, N est égal à 3. Le courant de collecteur IC 2 du transistor 2 A et le courant IP 2 dans la capacité de jonction collecteur- substrat parasite 6 A se combinent pour produire un courant de correction ICOR Ri qui sort du conducteur de commande du circuit miroir de courant 11, et qui est multiplié par un facteur de N dans le circuit miroir, de façon qu'un courant de correction de sortie ICORR 2 qui entre dans le conducteur 4 à partir de la borne de sortie du circuit miroir de cou- rant 11 soit égal à N fois ICOR Rl Ainsi, la fraction du courant de correction ICORR 2 qui est due à la capacité pa- rasite non linéaire 6 A est égale et opposée au courant pa- rasite I Pl, et elle annule donc I Pl, de façon que le cou- rant de charge I Li ne soit pratiquement pas affecté par la présence de la capacité de substrat non linéaire 6 du tran- sistor d'entrée 2. En fonctionnement, la tension VIN est appliquée à la base du transistor d'entrée 2 La capacité de jonction collecteur-substrat parasite 6 A présente donc exactement la même non-linéarité que la capacité de jonction collecteur- substrat parasite 6 Par conséquent, le courant de capacité parasite IP 2 qui entre dans la capacité de jonction collec- teur-substrat 6 A du transistor 2 A présente exactement le même type de non-linéarité que I Pl, mais son amplitude est réduite d'un facteur de N Le courant non linéaire IP 2 cir- cule ensuite dans le conducteur de commande du circuit mi- roir de courant 11, et il est amplifié par le facteur N pour produire un courant ICORR égal et opposé à I P Les non-linéarités qui affectent I' et Ip 2 sont entièrement annulées par le courant de correction ICORR, ce qui donne une très faible distorsion harmonique dans l'amplificateur 10. Il faut noter que le fait d'établir un rapport égal à N entre les aires de jonction de collecteur des transistors 2 et 2 A réduit l'aire qui est employée sur la puce, mais n'est pas nécessaire au bon fonctionnement de l'invention. Le courant de polarisation qui circule dans le transistor 2 A est sélectionné de façon à avoir une valeur faible par rapport au courant de polarisation dans le tran- sistor 2, afin de maintenir à une valeur faible le courant total circulant dans le transistor 2 Son courant de base, et son bruit proportionnel au courant de base, seront donc maintenus à une valeur faible. La figure 3 montre une forme de réalisation dé- taillée du circuit de la figure 2, dans laquelle le circuit miroir de courant 11 est constitué par des transistors PNP. Sur la figure 3, la résistance 5 de la figure 2 est rempla- cée par une source de courant constant 17 La résistance 5 A est remplacée par une source de courant constant 18 Un courant 131 (dans lequel I peut être par exemple de 100 microampères) cir- cule dans la source de courant 17 Un courant I circule dans la source de courant 18 L'émetteur d'un premier transistor NPN cascode 27 est connec- té au moyen du conducteur 4 au collecteur du transistor 2 Le collecteur du transistor 27 est connecté par le conducteur 33 à une borne d'une source de courant constant 20, dans laquelle circule un courant l OI, et au collecteur du transistor PNP 25 qui est le transistor de sortie du circuit miroir de courant L'émetteur du transistor 25 et l'autre borne de la source de courant 20 sont connectés à +V, qui est la borne "com- mune" de ce circuit miroir de courant 11. La base du transistor 25 est connectée à la base et au collecteur d'un transistor PNP de commande de miroir de courant 26, et au collecteur d'un transistor NPN cascode 28 L'émetteur du transistor 26 est connecté à +V L'émetteur du transistor cascode 28 est connecté par le conducteur 13 au collecteur du transistor 2 A Les bases des transistors cascodes 27 et 28 sont connectées par le conducteur 22 à l'émetteur d'un transistor PNP à charge d'émetteur 16, dont la base est connectée à VIN et dont le collecteur est connecté à -V. L'entrée non inverseuse de l'amplificateur différentiel 12 est con nectée au conducteur 34 L'entrée inverseuse de l'amplificateur différen tiel 12 est connectée au conducteur 33 La sortie de l'amplificateur dif- férentiel 12 est connectée par le conducteur 37 à une borne d'une résis- tance de réaction 30 dont la valeur à égale à Rfb Rfb et peut être de 3 kiloohms Le conducteur 37 transmet une tension égale à VOUT. L'autre borne de la résistance 30 est connectée par le conducteur 38 à l'émetteur du transistor d'netrée 2 et à une borne de la résistance 31, qui a une valeur Rgain' Rgain peut être de 3 ohms pour un gain de 1000. L'autre borne de la résistance 31 est connectée à la masse La borne ne inférieure de chacune des sources de courant 17 et 18 est connectée à -V. En combinaison avec les transistors cascodes 27 et 28, le transistor PNP à charge d'émetteur 16 maintient une tension collecteur-base constante sur les transistors 2 et 2 A, ce qui empêche toute variation de la tension aux bornes des capacités collecteur-base non linéaires de ces transistors, ce qui a pour effet d'éviter toute distorsion dans les courants de collecteur des transistors 2 et 2 A à cause de telles capacités collecteur-base non linéaires. Les divers courants qui sont indiqués dans les sources de courant constant 17, 18, 20 et dans les collec- teurs des transistors 2 et 2 A, sont basés sur les hypothè- ses suivantes: l'aire d'émetteur du transistor PNP 25, qui est le transistor de sortie du circuit miroir de courant, est égale à trois fois l'aire d'émetteur du transistor 26, tous les courants de base sont négligeables, et les cou- rants d'entrée de l'amplificateur différentiel 12 sont né- gligeables Dans ces conditions, on peut voir aisément que le courant qui circule dans le transistor cascode 27 et dans le collecteur du transistor d'entrée 2 est égal à 13 I, du fait qu'un courant de 3 I circule dans le collecteur du transistor 25 sous l'effet du courant I qui circule dans le transistor 26. Les transistors cascodes 27 et 28 ont un rapport des caractéristiques géométriques qui est égal à celui des transistors PNP de circuit miroir de courant respectifs 25 et 26, ce qui a pour effet d'annuler également la distor- sion qui est due à leurs capacités parasites. On a fabriqué et testé une forme de réalisation en circuit intégré de l'amplificateur de la figure 3, et on a trouvé qu'il avait une largeur de bande d'environ 4 méga- hertz pour un gain de 1, et une largeur de bande d'environ kilohertz pour un gain de 1000 Sa distorsion harmoni- que totale n'est que d'environ 0,002 %. Dans le circuit de la figure 4, la configuration de circuit diffère de celle de la figure 3 par le fait que les transistors cascodes 27 et 28 sont omis Les sources de courant 20 et 21 sont connectées entre +V et les collec- teurs respectifs du transistor NPN de sortie de miroir de courant 27 A et du transistor NPN de commande de miroir de courant 28 A L'entrée inverseuse de l'amplificateur diffé- rentiel 12 est connectée par le conducteur 4 au collecteur du transistor d'entrée 2, au collecteur du transistor 27 A et à la borne inférieure de la source de courant constant L'entrée non inverseuse de l'amplificateur différentiel 12 est connectée par le conducteur 13 au collecteur du transistor 2 A, au collecteur et à la base du transistor de commande de miroir de courantt 28 A, à la base du transistor de sortie de miroir de courant 27 A, et à la borne inférieu- re de la source de courant constant 21 Les émetteurs des transistors NPN de miroir de courant 27 A et 28 A sont con- nectés à l'émetteur du transistor PNP à charge d'émetteur 16, par l'intermédiaire du conducteur 22 correspondant à la borne "commune" du circuit miroir de courant. Ce circuit fonctionne de façon à maintenir cons- tantes les tensions collecteur-base aux bornes des transis- tors 2 et 2 A, ce qui procure l'avantage d'éviter qu'une distorsion harmonique ne soit occasionnée par les capacités collecteur-base non linéaires de ces deux transistors. Bien que la capacité collecteur-substrat soit une source de distorsion prédominante dans un circuit intégré isolé par jonctions, il faut noter que les configurations décrites ci-dessus éliminent également la distorsion prove- nant d'autres capacités non linéaires, comme la capacité base-collecteur mentionnée ci-dessus, qui sont associées au transistor d'entrée d'amplificateur 2. La figure 5 représente un amplificateur d'instru- mentation 36 dans lequel deux amplificateurs l A, 1 B identi- ques à celui qui est représenté sur la figure 3 ont leurs sorties connectées aux entrées d'un amplificateur de diffé- rence, selon une configuration d'amplificateur d'instrumen- tation "classique" Plus précisément, la sortie de l'ampli- ficateur à faible distorsion l A, se trouvant du côté gau- che, est connectée par la résistance 40 au conducteur 43. Le conducteur 43 est connecté à l'entrée inverseuse d'un amplificateur différentiel 42, et à une borne de la résis- tance de réaction 45, dont l'autre borne est connectée à la sortie 47 de l'amplificateur différentiel 42 La sortie de l'amplificateur à faible distorsion 1 B, se trouvant du côté droit, est connectée par la résistance 41 au conducteur de sortie 44 correspondant Le conducteur 44 est connecté à l'entrée non inverseuse de l'amplificateur différentiel 42, et il est connecté par la résistance 46 au conducteur 48. Le conducteur 48 est connecté à une tension de référence de sortie, qui peut être la masse Le circuit comprenant l'am- plificateur 42 et les résistances 40, 41, 45 et 46 est un amplificateur de différence Les deux circuits se partagent une résistance R gain commune, comme il est représenté. Outre le fait qu'elle procure une excellente an- nulation de la distorsion qui est occasionnée par la capa- cité collecteur-substrat non linéaire 6, la technique d'a- nulation décrite ci-dessus annule également la distorsion qui est due à d'autres capacités, à la fois linéaires et non linéaires, du collecteur du transistor 2, et elle annu- le également la distorsion qui est due à des capacités li- néaires et non linéaires de l'émetteur du transistor 2. Ceci se produit du fait que de tels effets de distorsion apparaissent dans le transistor 2 A et apparaissent donc dans ICOR Rl' et ils sont renvoyés par effet miroir, pour annuler l'effet correspondant dans le transistor 2 Cette technique permet également au transistor 2 d'être un très grand transistor, malgré ses capacités parasites élevées, du fait de l'élimination des effets des grandes capacités parasites sur la distorsion L'utilisation de transistors de grande taille permet d'avoir une faible résistance de base rb' et donc un faible bruit associé à la résistance de base Les grands transistors permettent d'avoir des cou- rants d'émetteur élevés, ce qui procure une résistance dy- namique d'émetteur re avantageusement faible La technique d'annulation évite les caractéristiques indésirables de pointe de gain élevées (à cause des capacités parasites li- néaires et non linéaires), de distorsion élevée, de mauvai- se réponse impulsionnelle et de dépassement de tension, qui accompagneraient par ailleurs l'utilisation d'un transistor amplificateur 2 de grande taille. Il va de soi que de nombreuses modifications peu- vent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1 Procédé pour réduire la distorsion harmonique dans un amplificateur comprenant un premier transistor ( 2) ayant une première capacité collecteur-substrat non linéai- re, caractérisé en ce qu'il comprend les étapes suivantes (a) on applique une tension d'entrée de petit signal (VIN) à un premier conducteur connecté à une base du premier transistor ( 2) et à la base d'un second transistor ( 2 A), le second transistor ayant une seconde capacité collecteur- substrat non linéaire; (b) on produit une première varia- tion d'une tension de collecteur du premier transistor ( 2) et une seconde variation d'une tension de collecteur du se- cond transistor ( 2 A), sous l'effet de la tension d'entrée, et on produit un premier courant non linéaire dans la pre- mière capacité collectreur-substrat non linéaire, sous l'effet de la première variation, et un second courant non linéaire dans la seconde capacité collecteur-substrat non linéaire, sous l'effet de la seconde variation; (c) on fait circuler le second courant non linéaire dans un second con- ducteur ( 4) connecté au collecteur du premier transistor ( 2); (d) on fait circuler le second courant non linéaire dans un conducteur de commande d'un circuit miroir de cou- rant ( 11), et on fait fonctionner le circuit miroir de cou- rant pour produire un courant de correction dans un conduc teur de sortie du circuit miroir de courant, sous la dépen- dance du second courant non linéaire; et (e) on fait égale- ment circuler le courant de correction dans le second con- ducteur ( 4) et on annule ainsi au moins une partie du pre- mier courant non linéaire dans ce conducteur, ce qui a pour effet de réduire la distorsion harmonique qui est due à la première capacité collecteur-substrat non linéaire. 2 Procédé selon la revendication 1, caractérisé en ce qu'on fait circuler un courant de collecteur du se- cond transistor ( 2 A) dans le conducteur de commande du cir- cuit miroir de courant ( 11), et on fait en sorte que le courant de collecteur du second transistor ( 2 A) soit faible en com- paraison avec le courant de collecteur du premier transistor ( 2). 3 Procédé selon la revendication 2, caractérisé en ce qu'on fait circuler un premier courant constant dans l'émetteur et le col lecteur du premier transistor ( 2), dans le second conducteur ( 4) et dans un premier dispositif de charge ( 3), pour produire ainsi la tension de sortie aux bornes du premier dispositif de charge ( 3). 4 Procédé selon la revendication 1, caractérisé en ce qu'on fait en sorte qu'une aire de jonction collecteur-substrat du pre- mier transistor ( 2) soit égale au produit d'un premier facteur par l'aire de jonction collecteur-substrat du second transistor ( 2 A), et on fait en sorte que le courant de correction qui circule dans le conducteur de sortie du circuit miroir de courant ( 11) soit égal au produit du premier facteur par le second courant non linéaire, pour que le courant de correction soit égal et opposé au premier courant non linéaire dans le premier conducteur. Procédé selon la revendication 4, caractérisé en ce qu'il comprend l'utilisation d'un premier transistor connecté en montage cascode ( 25), branché entre le second conducteur ( 33) et le collec- teur du premier transistor ( 2), pour maintenir une tension base-col- lecteur constante sur le premier transistor ( 2), et l'utilisation d'un second transistor connecté en montage cascode ( 28), branché en tre le conducteur de commande du circuit miroir de courant ( 11) et le collecteur du second transistor ( 2 A), pour maintenir une tension base-collecteur constante sur le second transistor ( 2 A), pour rédui- re ainsi des non-linéarités dans la tension de sortie qui sont dues à des non-linéarités des capacités collecteur-base des premier et second transistors ( 2, 2 A). 6 Circuit pour réduire la distorsion harmonique dans un ampli- ficateur comprenant un permier transistor ( 2) 14 2654274 ayant une permière capacité collecteur-substrat non linéaire ( 6), un premier dispositif de charge ( 20 connecté à un collecteur du premier transistor ( 2), une première source de courant ( 17) connec- tée à un émetteur du premier transistor ( 2), un premier conducteur acheminant une tension d'entrée qui est appliquée à une base du pre mier transistor ( 2), et un second conducteur ( 33) qui est connecté au premier dispositif de charge ( 20) et qui achemine une tension de sortie de l'amplificateur, le premier transistor ( 2) produisant un premier courant non linéaire dans la première capacité collecteur- substrat non linéaire ( 6), sous l'effet de la tension d'entrée, ca- ractérisé en ce qu'il comprend, en combinaison: (a) un second transistor ( 2 A) ayant une seconde capacité collecteur-sustrat non linéaire ( 6 A), une seconde source de courant ( 18) connectée à un émetteur du second transistor ( 2 A), le premier conducteur étant connecté de façon à appliquer la tension d'entrée à une base du second transistor ( 2 A); (b) un circuit miroir de courant ( 11) ayant un conducteur de commande de courant et un conducteur de sor- tie de courant, le conducteur de commande de courant étant connecté de façon à recevoir un courant de collecteur du second transistor ( 2 A), et le conducteur de sortie de courant étant connecté au second conducteur ( 33), le second transistor ( 2 A), produisant un second courant non linéaire dans la seconde capacité collecteur-substrat non linéaire, sous la dépendance de la tension d'entrée; et le cir cuit miroir de courant ( 11) produisant dans le second conducteur ( 33) un signal de correction qui est pratiquement égal et opposé au premier courant non linéaire, sous la dépendance du second courant non linéaire, pour réduire ainsi notablement la distorsion harmonique qui est produite par la première capacité collecteur-substrat non linéaire ( 6). 7 Circuit selon la revendication 6, caractérisé en ce que les premier et second transistors ( 2, 2 A) sont des transistors NPN, le premier dispositif de charge ( 20), est une source de courant constant, une seconde source de courant constant ( 21) est connectée entre le collecteur du second transistor ( 2 A) et un premier conducteur d'alimentation positive, et cette source de courant remplit la fonction d'un second dispositif de charge, le circuit miroir de courant (ll A) comprend un transistor NPN de com- mande ( 28 A) ayant un collecteur connecté au collecteur du second transistor ( 2 A) et à une entrée non inverseuse d'un amplificateur différentiel ( 12), et un transistor NPN de sortie de courant ( 27 A) ayant un émetteur connecté à l'émetteur du transistor de commande ( 28 A), une base du transistor de sortie de courant ( 27 A) étant con- nectée à une base et au collecteur du transistor de commande ( 28 A), et à l'émetteur d'un transistor PNP à charge d'émetteur ( 16) dont la base est connectée au premier conducteur, une entrée inverseuse de l'amplificateur différentiel ( 12) est connectée au second conducteur ( 4) , une sortie de l'amplificateur différentiel ( 12) est connectée à une borne d'une résistance de réaction, une autre borne de cette résistance de réaction, une autre borne de cette résistance est con nectée à une borne d'une résistance de gain, une autre borne de la résistance de gain est-connectée à-un 1 seco Ld -conducteur de tension d'alimentation, et l'émetteur du premier transistor ( 2) est connec- té à un point de connexion entre la résistance de réaction et la résistance de gain. 8 Circuit selon la revendication 6, caractérisé en ce que le circuit miroir de courant ( 11) produit un courant de sortie qui est égal au produit d'un premier facteur par le courant qui circule dans l'émetteur de son transistor de commande de courant ( 26) et la pre- mière capacité collecteur-substrat non linéaire ( 6) est égale au produit du premier facteur par la seconde capacité colelcteur-subs- trat non linéaire ( 6 A). 9 Procédé pour réduire les effets d'une première capacité parasite ( 6) d'un premier transistor ( 2) dans un amplificateur ( 10), caractérisé en ce qu'il comprned les étapes suivantes: (a) on applique une tension d'entrée de petit signal (VIN) à un premier conducteur qui est connecté à une électrode de commande du premier transistor ( 2) et à une électrode de commande d'un second transistor ( 2 A), le second transistor ayant une seconde capacité pa rasite ( 6 A): (b) on produit une première variation d'une tension d'élec- trode d'acheminement de courant du premier transistor ( 2) et une seconde variation d'une tension d'électrode d'acheminement de cou- rant du second transistor ( 2 A), sous la dépendance de la tension d' entrée, et on produit un premier courant parasite dans la première capacité parasite ( 6) sous l'effet de la première variation, et un second courant parasite dans la seconde capacité parasite ( 6 A) sous l'effet de la seconde variation; (C) on fait circuler le premier courant parasite dans un second conducteur ( 4) qui est connecté à une électrode d'acheminement de courant du premier transistor ( 2); (d) on fait circuler le second courant parasite dans un conduc- teur de commande d'un circuit miroir de courant ( 11), et on fait fonctionner le circuit miroir de courant pour produire un courant de correction dans un conducteur de sortie du circuit miroir de courant ( 11) , sous l'effet du second courant parasite; et, (e) on fait également circuler le courant de correction dans le second conducteur ( 4), et on annule ainsi au moins une partie du premier courant parasite dans ce conducteur, ce qui a pour effet de réduire les effets de la première capacité parasite ( 6).