FR 2656725 A1 19910705 FR 9004026 A 19900329 "Structure de ligne de mots interdigitée et torsadée pour mémoire à semi- conducteur" La présente invention concerne un réseau de mémoire à semiconducteur et, plus particulièrement, une méthode d'implantation de celuici Les éléments ou cellules de mémoire du dispositif de mémoire à semiconducteur sont influencés par les problèmes que soulève l'implantation d'un réseau de cellules de mémoire à densité d'intégration d'un ordre plus élevé du fait que les dispositifs de mémoire à semi-conducteur tendent vers une intégration de plus en plus poussée des circuits de cellules de mémoire sur une zone de puce minime. En particulier, dans le réseau de cellules de mémoire comportant une pluralité de lignes de bits et une pluralité de lignes de mots, un pas rendu plus étroit entre les lignes en raison de la tendance à une densité d'intégration plus élevée des circuits de cellules de mémoire, entraîne des couplages capacitifs entre les lignes lorsqu'un signal est transmis à travers l'une d'elles Au couplage capacitif entre lignes s'ajoute la capacité de la ligne elle-même. Plus grande est la capacité du dispositif de mémoire à semi-conducteur, plus longue est la ligne de mots, et plus étroit est le pas entre les lignes de mots. Le temps requis pour accéder à la cellule de mémoire étant fonction de la longueur de la ligne de mots, une ligne de mots plus longue n'est, toutefois, pas souhaitable En général, afin de compenser le retard de temps d'accès, une couche métallique est formée sur le polysilicium qui est le matériau constitutif de la ligne de mots, de façon à rendre possible une exploitation à vitesse élevée Le revêtement métallique des lignes de mots entraîne toutefois une augmentation du couplage capacitif entre les lignes en raison de la moindre largeur de pas entre les lignes Un bruit est de plus généré entre les métaux employés comme un effet du couplage capacitif Le bruit dû au couplage capacitif entre les lignes de mots chargé ou déchargé dans le cas o une ligne de mots est sélectionnée constitue un obstacle à une exploitation correcte de la mémoire à vitesse élevée. Par ailleurs, il y a lieu de considérer le bruit engendré par un niveau relativement important de la tension de commande des lignes de mots, compte tenu de la miniaturisation extrême des transistors MOS et de la réduction d'échelle dans l'implantation de ceux-ci intervenue dans les récents circuits à haute densité d'intégration. Cependant, si une telle tension de commande était abaissée à une valeur plus faible qu'une tension d'alimentation externe par exemple, habituellement de 5 volts, dans le but d'éliminer un tel bruit, alors, un transistor formant porte dans une unité de mémoire risquerait de ne pas être effectivement piloté à cause de cette tension de commande insuffisante Ceci constitue un obstacle pour pousser encore plus loin la miniaturisation et l'augmentation de la densité d'intégration dans les circuits intégrés. Par ailleurs, un autre problème soulevé par la densité d'intégration plus élevée du circuit de mémoire résulte de ce que, depuis que les décodeurs d'adresses de rangées sélectionnant une ligne de bits parmi une pluralité de lignes de bits sont disposés dans la zone de mémoire limite, le procédé de fabrication du transistor et l'implantation du réseau de mémoire sont d'une mise en oeuvre difficile. En particulier, dans le dispositif de mémoire à semi-conducteur comportant une pluralité de décodeurs, plus le réseau de mémoire est compliqué, plus s'accroît le nombre de lignes de câblage et plus grand est le nombre de lignes de signal. L'amplificateur de lignes de mots applique la tension de sortie pour sélectionner une ligne de mots donnée à la ligne de mots correspondante en étant alimenté avec un signal d'adresse provenant du décodeur d'adresse de rangée Comme décrit précédemment, par suite, les pas entre les lignes de mots devenant plus étroits, il est difficile de disposer les amplificateurs de lignes de mots dans la zone limite de mémoire. Le dispositif de mémoire conventionnel présentant les divers problèmes énoncés ci-dessus est illustré à la fig 1. En se référant à la fig 1, il est représenté une pluralité de lignes de bits BL 1 à B Lj, une pluralité de lignes de mots étant disposée de manière à croiser les lignes de bits et les amplificateurs de mots couplés aux lignes de mots étant disposés sur un ct du réseau de mémoire Les cellules de mémoire étant disposées sur les points d'intersection des lignes de mots et des lignes de bits, la mémoire de la présente invention comporte des lignes de bits pliées Lors d'une opération de lecture du dispositif de mémoire, l'information stockée dans la cellule sélectionnée par la ligne de mots est chargée sur la ligne de bits sélectionnée et l'amplificateur de détection sélectionné par la ligne de bits lit alors l'information A ce moment, la capacité de couplage entre la ligne de mots sélectionnée et la ligne de mots voisine est illustrée à la fig 3 A On se référera à la fig 3 A pour décrire des éléments capacitifs en conformité avec le réseau de mémoire de la fig 1. Les capacités de couplage C 12, C 23, C 34, C 45 entre les lignes de mots WL 1 à WL 4 et les capacités de substrat Cl, C 2, C 3, C 4 des lignes de mots WL 1 à WL 4 sont présentes Dans le cas o l'une quelconque des lignes de mots est sélectionnée, la tension du bruit de diaphonie de la ligne de mots est: Cc VCP = VWL ( 1) Cs + Cc (V Cp: tension du bruit de diaphonie de la ligne de mots VWL: tension de sortie de la ligne de mots sélectionnée Cs: capacité de substrat de la ligne de mots Cc: capacité de couplage). La capacité de substrat Cs de la ligne de mots est fonction de la formation métallique de la ligne de mots et des caractéristiques du substrat, de façon que la capacité du substrat Cs peut être considérée comme une constante La tension de sortie VWL de la ligne de mots constitue le facteur permettant de produire le bruit de diaphonie de la ligne de mots, mais du fait que la tension de sortie pour piloter la ligne de mots est à la tensionéde seuil la plus élevée du transistor de cellule de mémoire, le terme VWL peut être négligé Il sera, par suite, facilement compris des spécialistes de la technique que le facteur important pour engendrer le bruit de diaphonie de la ligne de mots est la capacité de couplage Cc. C'est en conséquence un but de la présente invention de créer un réseau de mémoire à semi-conducteur permettant de minimiser le bruit de diaphonie de la ligne de mots tandis que la ligne de mots est activée et pour réaliser facilement une implantation du réseau de mémoire. Conformément à un aspect de la présente invention, le réseau de mémoire de la présente invention comprend une pluralité de lignes de mots et une pluralité d'amplificateurs de lignes de mots comportant au moins quatre lignes de mots disposées en zigzag des deux côtés du réseau de mémoire. Pour une meilleure compréhension de l'invention et pourmontrer comment celle-ci peut être mise en pratique, référence sera maintenant faite, à titre d'exemple, aux dessins schématiques annexés, sur lesquels: La fig 1 est un schéma d'implantation d'un réseau de mémoire à semi-conducteur classique. La fig 2 est un schéma d'implantation du réseau de mémoire à semiconducteur en conformité avec la présente invention. La fig 3 A est un schéma de circuit illustratif des composants capacitifs de lignes de mots en conformité avec la fig 1, et La fig 3 B est un schéma de circuit illustratif des composants capacitifs de lignes de mots en conformité avec la f ig 2. La fig 2 illustre un schéma d'implantation du réseau de mémoire en conformité avec la présente invention et la fig 3 B représente les composants capacitifs en conformité avec l'implantation de la fig 2 En se référant à la fig 2, une pluralité de lignes de bits BL 1 à B Lj est connectée par paire aux amplificateurs de détection SA, à une pluralité de lignes de mots disposées de façon à couper les lignes binaires et à une pluralité d'amplificateurs de lignes de mots utilisant quatre lignes de mots dans lesquels les lignes de mots de chacun des amplificateurs des lignes de mots sont torsadées une fois dans la zone milieu des lignes de mots, c'est-à-dire la zone de câblage. Par exemple, la deuxième ligne de mots WL 2 est placée entre la première ligne de mots WL 1 et la troisième ligne de mots VL 3 avant d'être torsadée, mais est placée entre la quatrième ligne de mots WL 4 et la septième ligne de mots WL 7 après avoir été torsadée La troisième ligne de mots WL 3 est placée entre la première ligne de mots WL 1 et la deuxième ligne de mots WL 2 et la quatrième ligne de mots WL 4 entre la première ligne de mots WL 1 et la deuxième ligne de mots WL 2, la première ligne de mots WL 1 entre la troisième ligne de mots WL 3 et la quatrième ligne de mots WL 4 Par ailleurs, les amplificateurs de ligne de mots sont divisés de manière égale et sont disposés en zigzag des deux côtés du réseau de mémoire Si le nombre de lignes de mots du réseau de cellules de mémoire est 2 n, le nombre de lignes de mots connectées à chaque amplificateur de lignes de mots est 2 m(n>m> 0, n, m: nombres entiers) Ce qui revient à dire que le nombre de lignes de mots employé pour chaque amplificateur de lignes de mots 10 est 2 m Le nombre d'amplificateurs de lignes de mots placés sur un côté du réseau de mémoire est le même que sur l'autre côté de celui-ci L'implantation des amplificateurs de lignes de mots 10 est illustrée à la fig. 2. Du fait que le pas entre les lignes de mots torsadées est accru du double, les capacités de couplage entre les lignes de mots torsadées sont par ailleurs diminuées de moitié La raison en est que les lignes de mots sont disposées en parallle Le principe que la capacité entre les plaques parallèles est inversement proportionnelle à l'espace entre les plans est appliqué dans ce cas La zone requise pour torsader les lignes de mots est la zone de jonction des lignes de mots, de sorte qu'une autre zone n'est pas nécessaire pour torsader les lignes de mots La diminution dela capacité de couplage dûe au torsadage des lignes de mots est exprimée par Cc' = Cs Cc VCP = X VWL ( 2) Cs + Cc' (V Cp tension du bruit de diaphonie des lignes de mots VWL: tension de sortie de la ligne de mots sélectionnée Cc' capacité de couplage des lignes de mots Cs: capacité de substrat des lignes de mots). L'effet permettant de diminuer la capacité de couplage est illustré à la fig 3. Les valeurs des capacités de couplage C'12, C'23, C'34, C'45 de la fig 3 B sont par suite la moitié des valeurs des capacités de couplage C 12, C 23, C 34, C 45 de la fig 3 A. Comme illustré par l'équation ( 2), ainsi, du fait que la capacité de couplage Cc' de la fig 3 B est diminuée de moitié comparée à la capacité de couplage Cc de la fig 3 A, le bruit de diaphonie de la ligne de mots est également diminué de moitié. Dans le mode de réalisation de la présente invention, quatre lignes de mots sont affectées à chaque amplificateur de lignes de mots mais, conformément au résultat expérimental, dans le cas o plus de quatre lignes de mots sont torsadées ensemble, le bruit de diaphonie des lignes de mots est également diminué, de sorte qu'autant de lignes de mots que nécessaire peuvent être torsadées ensemble. La méthode inventive peut de plus convenir pour des bus comportant plus de quatre lignes d'entrée/sortie dans le dispositif de mémoire à semi-conducteur, par exemple, les lignes d'entrée/sortie et les bus de données de décodeurs d'adresse de colonne et de décodeurs d'adresse de rangée de même que les lignes de mots. Dans le mode de réalisation de la présente invention, la méthode d'implantation des amplificateurs de lignes de mots est décrite, mais les décodeurs d'adresse de rangée et les décodeurs d'adresse de colonne peuvent être disposés selon la méthode d'implantation de la présente invention. Comme décrit ci-dessus, la présente invention présente un avantage en ce que dans l'implantation du réseau de cellules de mémoire la marge de pas du réseau de mémoire est accrue et en ce que la zone de puce est efficacement utilisée en divisant de manière égale et en disposant les amplificateurs de lignes de mots des deux côtés des lignes de mots. La présente invention présente un autre avantage en ce que le bruit de couplage de lignes de mots dû à l'exploitation de la ligne de mots est minimisé en torsadant les lignes de mots dans la zone de câblage. Tandis que l'invention a été représentée en particulier et décrite par référence à un mode de réalisation préféré, il sera compris des spécialistes de la technique que des modifications de détail peuvent être apportées sans sortir de l'esprit ni du cadre de l'invention. a REVENDICATIONS 1 Dispositif de mémoire à semi-conducteur comportant une pluralité de lignes de mots, une pluralité d'amplificateurs de lignes de mots ( 10) pour piloter lesdites lignes de mots et une pluralité de décodeurs d'adresse de rangée pour piloter lesdits amplificateurs de lignes de mots ( 10), ledit réseau de mémoire à semi-conducteur étant caractérisé en ce que chaque amplificateur de lignes de mots ( 10) comprend au moins quatre lignes de mots, dans lequel lesdites lignes de mots de chaque dit groupe sont torsadées ensemble de façon que chaque ligne de mots peut ne pas être adjacente aux lignes de mots voisines et dans lequel lesdits amplificateurs de lignes de mots ( 10) sont divisés de manière égale et sont disposés en zigzag des deux côtés dudit réseau de mémoire. 2 Dispositif de mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que lesdites lignes de mots sont torsadées ensemble dans une zone de câblage. 3 Dispositif de mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que lesdites lignes de mots sont torsadées ensemble dans deux ou plus de deux parties dudit réseau de mémoire. 4 Réseau de cellule de mémoire à semi-conducteur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que lorsque lesdits amplificateurs de lignes de mots ( 10) sont d'un nombre 2 N, lesdites lignes de mots dans chacun desdits amplificateurs de lignes de mots ( 10) sont au nombre de 2 K, en ce que N est supérieur à K et en ce que N et K sont des nombres entiers positifs, lesdits amplificateurs de lignes de mots ( 10) étant divisés de manière égale et disposés en zigzag des deux côtés dudit réseau de cellules de mémoire.