FR 2656726 A1 19910705 FR 9002485 A 19900228 -1- La présente invention se rapporte à des lignes de mots d'un dispositif de mémoire à semiconducteurs et, plus particulièrement, à un procédé de disposition de la matrice de mémoire à semiconducteurs permettant de réduire 1 le bruit de couplage de lignes de mots et la capacité de couplage entre les lignes de mots. On a tendance à fabriquer des dispositifs de mémoire à semiconducteurs dont le circuit de mémoire présente une densité de cellules de plus en plus élevée sur une superficie de puce extrêmement petite, et la disposition de matrices de mémoire à haute densité de cellules entraîne des problèmes qui affectent les éléments de mémoire ou cellules. En particulier, dans le cas de matrices de cellules de mémoire comportant une multiplicité de lignes binaires et une multiplicité de lignes de mots, la réduction de la distance entre lignes qu'entraîne la tendance à fabriquer des circuits de mémoire à densité de cellules de plus en plus élevée, conduit à des couplages capacitifs entre les lignes lors de la transmission d'un signal à travers une ligne Le couplage capacitif entre les lignes est doublé en raison de la composante capacitive de la ligne elle-même. La capacité du dispositif de mémoire à semiconducteurs est d'autant plus grande que la ligne de mots est longue et que la distance entre les lignes de mots est faible. Cependant, étant donné que le temps requis pour accéder à la cellule de mémoire dépend de la longueur de la ligne de mots, la longueur accrue des lignes de mots entraîne des conséquences indésirables Par conséquent, pour compenser le temps d'accès accrû, une couche métallique est formée sur du polysilicium, qui constitue la matière formant la ligne de mots, de manière à assurer un fonctionnement rapide Ce revêtement métallique des lignes de mots accroît le couplage capacitif entre les lignes en raison de la réduction de la distance entre les lignes. Autrement dit, le bruit dû au couplage capacitif entre les métaux s'ajoute au bruit dû au couplage capacitif entre les lignes Le fait que le bruit dû au couplage capacitif entre les lignes de mots est chargé ou déchargé dans le cas o une ligne de mots est sélectionnée -2- peut entraîner une opération de mémoire erronée dans le cas d'un fonctionnement à vitesse élevée. Naturellement, étart donné la miniaturisation de la cellule à transistors métal-oxyde-semiconducteur et la très petite échelle de la disposition de la matrice de mémoire en raison de la grande densité des cellules du circuit de mémoire, la tension de pilotage des lignes de mots a un niveau élevé et il n'est pas possible de négliger le bruit d à la tension de pilotage de niveau élevé Par conséquent, on adopte un procédé consistant à abaisser la tension de pilotage destinée aux lignes de mots jusqu'à moins de 5 volts afin d'éliminer ce bruit mais, étant donné que le transistor nécessite sa propre tension de seuil pour fonctionner, le procédé consistant à baisser la tension de pilotage destinée aux lignes de mots a ses limitations. La matrice de mémoire classique présentant les problèmes mentionnés cidessus est illustrée sur la figure 1 On se réfère à la figure 1 qui représente une multiplicité de lignes binaires B Li à BLJ, une multiplicité de lignes de mots disposées en travers des lignes binaires, chaque paire de lignes binaires étant reliée à un amplificateur de détection Les cellules de mémoire sont disposées au niveau des points de croisement des lignes de mots et des lignes binaires Lors d'une opération de lecture du dispositif de mémoire, l'information enregistrée dans la cellule sélectionnée par la ligne de mots est chargée sur la ligne binaire sélectionnée, puis l'amplificateur de détection sélectionné par la ligne binaire lit l'information A ce moment, la capacité de couplage entre la ligne de mots sélectionnée et la ligne de mots voisine est telle qu'illustrée sur la figure 3 A En référence à la figure 3 A, on va décrire les composantes capacitives en fonction de la matrice de mémoire de la figure 1 Les capacités de couplage C 12, C 23, C 34, C 4 S entre les lignes de mots W Li-WL 4, et les capacités des substrats Ci, C 2, CS, C 4 des lignes de mot WLî-WL 4 sont illustrées En conséquence, en cas de sélection d'une ligne de mots quelconque, la tension du bruit de couplage de lignes de mots est: -3- Cc VCP X VWL ( 1) Cs + Cc (VWL tension depilotage de la ligne de mots sélectionnée) La capacité du substrat Cs de la ligne de mots dépend du revêtement métallique de la ligne de mots et de la nature du substrat, si bien que la capacité du substrat Cs peut être considérée comme étant la constante La tension de pilotage VWL de la ligne de mots est un facteur influençant le bruit de couplage de lignes de mots mais, étant donné que la tension de pilotage destinée à piloter la ligne de mots est au plus égale à la tension de seuil du transistor de la cellule de mémoire, le terme VWL est négligeable En conséquence, l'homme de l'art se rendra aisément compte que le facteur principal influençant le bruit de couplage de lignes de mots est la capacité de couplage Cc. En conséquence, la présente invention a pour objet de proposer une matrice de mémoire à semiconducteurs permettant de réduire le bruit de couplage de lignes de mots pendant le fonctionnement des lignes de mots. Pour parvenir à l'un de ses objectifs, la présente invention propose une matrice de mémoire qui comporte une multiplicité de lignes de mots, les lignes de mots étant divisées en plusieurs groupes, chaque groupe contenant quatre lignes de mots, les lignes de mots de chaque groupe étant croisées les unes par rapport aux autres de manière à ce que chaque ligne de mots ne puisse plus être adjacente aux lignes de mots voisines. La figure 1 est une structure de lignes de mots d'une matrice de mémoire à semiconducteurs classique; La figure 2 est une structure de lignes de mots d'une matrice de mémoire à semiconducteurs selon la présente invention; La figure 3 A est un diagramme de circuit illustrant les composantes capacitives des lignes de mots suivant la figure 1; et La figure 3 B est un diagramme de circuit illustrant les composantes capacitives des lignes de mots selon la figure 2. La figure 2 est un schéma illustrant la disposition de la -4- matrice de mémoire selon la présente invention, et la figure 3 B illustre les composantes capacitives en fonction de la disposition illustrée sur la figure 2 On se réfère à cette figure qui représente une multiplicité de lignes binaires B Li à B Lj, chaque paire de lignes binaires étant reliée à un amplificateur de détection SA, et une multiplicité de lignes de mots disposées en travers des lignes binaires, les lignes de mots étant divisées en plusieurs groupes, les lignes de mots de chaque groupe constitué par quatre lignes de mots étant croisées une fois dans la zone médiane des lignes de mots, c'est-à-dire la zone d'interconnexion. Par exemple, la seconde ligne de mots WL 2 est placée entre la première ligne de mots WL 1 et la troisième ligne de mots WL 3 avant d'être croisée, mais elle est placée entre la quatrième ligne de mots WL 4 et la septième ligne de mots WL 7 après avoir été croisée. La troisième ligne de mots WL 3 est placée entre la première ligne de mots W Li et la seconde ligne de mots WL 2, et la quatrième ligne de mots WL 4 entre la première ligne de mots WL 1, et la seconde ligne de mots WL 2, la première ligne de mots WL 1 entre la troisième ligne de mots WL 3 et la quatrième ligne de mots WL 4. D'autre part, étant donné que la distance entre les lignes de mots croisées est doublée, les capacités de couplage entre les lignes de mot croisées sont diminuées de moitié Ceci s'explique par le fait que les lignes de mots sont disposées en parallèle Le principe suivant lequel la capacité entre plaques parallèles est inversement proportionnelle à l'espace séparant les plans s'applique à ce cas La zone requise pour effectuer le croisement des lignes de mots est celle au niveau de laquelle s'effectue l'union des lignes de mots, si bien qu'il n'est pas nécessaire de prévoir une autre zone pour effectuer le croisement des lignes La diminution de la capacité de couplage obtenue par le croisement des lignes de mots est exprimée comme suit: Cc' = Cs Cc Vcp X VWL ( 2) es + Cc' (Cc': capacité de couplage de lignes de mots) La réduction de la capacité de couplage est illustrée sur la figure 3. On voit ainsi que les valeurs des capacités de couplage C'12, C'23, C'34, C'45 de la figure 3 B sont égales à la moitié des valeurs des capacités de couplage C 12, C 23, C 34, C 45 de la figure 3 A. En conséquence, comme l'illustre l'équation ( 2), étant donné que la capacité de couplage Cc' de la figure 3 B est diminuée de moitié par comparaison avec la capacité de couplage Cc de la figure 3 A, le bruit de couplage de lignes de mots Vcp est également diminué de moitié. Dans le mode de réalisation de la présente invention, quatre lignes de mots sont affectées à chaque unité de pilotage de ligne de mot, mais, conformément à des résultats expérimentaux, même si plus de quatre lignes de mots sont -roisées ensemble, le bruit de couplage de lignes de mots est réduit, et l'on peut donc croiser ensemble autant de lignes de mots que nécessaire. De plus, le procédé de l'invention peut s'appliquer à des bus ayant plus de quatre lignes d'entrée/sortie dans le dispositif de mémoire à semiconducteurs comme, par exemple, dans le cas des lignes d'entrée/sortie et des bus de données de décodeurs d'adresse de colonne et de décodeurs d'adresse de rangée, aussi bien qu'aux lignes de mots. On comprendra que, pour réduire encore le bruit de couplage-, on peut ménager deux et plus zones de croisements successives. Comme décrit cidessus, la présente invention présente un autre avantage, à savoir que le bruit de couplage de lignes de mots dû au fonctionnement des lignes de mots est réduit grâce au croisement des lignes de mots dans la zone d'interconnexion. -6- REVENDICATIONS 1 Dans un dispositif de mémoire à semiconducteurs comportant une multiplicité de Lignes de mots, ledit dispositif de mémoire à semiconducteurs étantcaractérisé en ce que lesdites lignes de mots (WL 1 à W Ln) sont divisées en plusieurs groupes, dans lequel chacun desdits groupes comporte au moins quatre lignes de mots, lesdites lignes de mots de chacun desdits groupes étant croisées les unes par rapport aux autres de manière à ce que chaque ligne de mots ne soit pas adjacente à des lignes de mots voisines. 2 Dispositif de mémoire à semiconducteurs selon la revendication 1, dans lequel lesdites lignes de mots sont croisées les unes par rapport aux autres dans la zone d'interconnexion. 3 Dispositif de mémoire à semiconducteurs selon la revendication 1, dans lequel lesdites lignes de mots (W Li à W Ln) sont croisées les unes par rapport aux autres en plus de deux endroits de ladite mémoire de manière à ce que chaque ligne de mots ne soit pas adjacente à des lignes de mots voisines. 4 Dans un dispositif Je mémoire à semiconducteurs comportant divers types de bus de signaux, ladite matrice de mémoire à semiconducteurs étant caractérisée en ce que lesdits bus de signaux sont divisés en plusieurs groupes, dans lesquels chaque groupe desdits bus de signaux comporte au moins quatre bus de signaux, lesdits bus de signaux de chacun desdits groupes étant croisés les uns par rapport aux autres de manière à ce que chaque bus de signaux ne soit pas adjacent à des bus de signaux voisins. Dispositif de mémoire à semiconducteurs selon la revendication 4, dans lequel lesdits bus de signaux sont croisés les uns par rapport aux autres en plus de deux endroits au sein de la mémoire à semiconducteurs de manière à ce que chaque bus de signaux ne soit pas adjacent à des bus de signaux voisins.