FR 2656932 A1 19910712 FR 9000401 A 19900109 CIRCUIT DE MESURE OJ COURANT DANS UN TRANSISTOR MJS DE PUISSANICE La présente inventicr coierne la mesure du courant dans un transistor de puissance, et plus particulièreaent dans un transistor MDS de puissance, constitué d'une pluralité de cel- lules élémentaires disposées en parallèle. La figure 1 représente l'un des monxtaes les plus clas- siques de mesure du courant dans un transistor de puissanoe MO. Ce montage cxasiste à disposer entre la borne du transistor de puissance reliée à la tensicn de référnce (la source) et cette tension de référenoe une résistance de ne-sure RS L'autre borne du transistor de puissance est onnmectée à une tension haute par l'inter Iédiaire d'une charge RL dans laquelle circule un courant IL, identique en ce cas au courant dans le transistor de puissance La mesure de la tension VS aux bornes de la résistance RS fournit une indicatioe de la valeur du courant. Ce montage présente plusieurs ixoevénients. Le prenier inxxnvénient est que la résistance Rs se trouve en penranrece en série avec le transistor MOS de puissance et entraloe une augmentation de la puissance dissipée qui n'est pas absolument rngligeable puisque la résistance RS doit avoir une valeur suffisante pour que la tension à ses bornes soit détectable. Un autre inxxrvénient de oe montage est que la résis- tance Rs est susceptible de varier avec la teérature ou d'un lot de fabrication à un autre d'une fapon qui diffère des varia- ticns éventuelles des caractéristiques du transistor MOS de puis- sance Il en résulte une mauvaise détermination de sa valeur et dorc du courant que l'on mesure. Pour éliminer le premier i nvénient susmentionné, on a eu recours dans l'art antérieur à des montages tels que celui de la figure 2 Dans cette figure, on retrouve le transistor MOS de puissance MO La borne supérieure (drain) du transistor MD est reliée à une borne d'alimentation positive à travers la charge RL dont on veut ca P Tnder l'alimentation Le montage en série d'un transistor Ml et d'une résistance Rs est placé en parallèle sur le transistor de puissance M, les grilles des transistors MO et MI étant interoe tées au potentiel VGS Il est clair que le premier inconvénient est résolu, mais que le deuxième innvénient à savoir les fluctuations éventuelles de la résistance RS i'_épendantes des fluctuations des autres élé- ments du circuit subsiste. Ainsi, la présente invention prévoit un procédé de mesure de courant dans un transistor de puissance permettant de s'abstraire des variations éventuelles résultant de la tempéra- ture ou du prooessus de fabrication entre des caractéristiques de résistanoe et de transistor MOS. Pour atteindre cet objet ainsi que d'autres, la pré- sente invention prévoit un circuit de mesure du courant dans un transistor MOS de puissance, comprenant des deuxième et troisième transistors en série de mâme type et de mnme technologie mais de plus petite surface que le transistor de puissanoe et disposés en parallèle sur celui-ci, ces deux transistors en série ayant leurs grilles recées à la grille du transistor de puissance, et des noyens de mesure du courant dans celui des deux transistors qui est relié à l'électrode de référence du transistor de puissance. Selon un mode de réalisation de la présente invention, les moyens de détection de courant oenprenent un quatrième tran- sistor MDS monté en miroir de courant avec le troisième. Selon un mode de réalisation de la présente invention, le drain du troisième transistor MDS est cxaneté à l'entrée non- inverseuse d'un amplificateur opérationnel dont l'entrée inver- seuse est reliée au drain du quatrième transistor MOS dont la grille est connectée à la grille du troisième transistor MOS, la sortie de l'amplificateur opérationeol étant cxmntée à la gril- le d'un cinquième transistor crrnecté en série avec le quatrième transistor aux bornes d'une source d'alimentation, la borne inférieure du quatrièe transistor étant reliée au potentiel de référence. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec les figures jointes parmi lesquelles: les figures 1 et 2 décrites précéde ment étaient desti- nées à illustrer l'état de la technique; et la figure 3 représente schematiquement un montage selon la présente invention. Dans ces diverses figures, de mumes référencoes dési- gnent des éléments identiques ou analogues. Dans le montage de la figure 3, deux transistors MI et M 2 sont disposés en série l'un avec l'autre et en parallèle sur le transistor MO Les grilles des transistors MO, Ml et M 2 sont intercxryoetee 5 Les drains des transistors MO et M 1 sont reliés ainsi que les sources des transistors MO et M 2 qui sont au poten- tiel de référence, par exemple la masse. Les transistors M 1 et M 2 sont du même type que le tran- sistor de puissance MO Si le transistor M O est un transistor de puissance du type EMOS multicellule, les transistors M 1 et M 2 seront constitués d'un petit hombre de cellules identiques aux cellules constituant le transistor MO Dans un exemple pratique, le transistor M O pourra comprendre 3600 cellules, le transistor M 1 7 cellules et le transistor M 2 14 cellules. Si l'on onsidère que la tension VGS est suffisamment élevée pour que chacun des transistors fnctionne dans sa région lirnéaire, tous oes transistors auraient des résistances à l'état passant strictement proportionnelles au nombre de cellules qui les constituent si leurs tensions grille/souroe étaient identi- ques En fait, on rnotera que la tension grille/souroe du transis- tor M 1 est légèrement plus faibhle que la tension grille/souroe des autres transistors puisque la source du transistor M 1 est à un potentiel plus élevé que oelui des autres transistors En effet, la souroe du transistor Ml, au lieu d'être reliée direc- tement au potentiel de référenoe (la masse) est reliée à oe potentiel par l'intermédiaire du transistor M 2 Ainsi, la tension grille/souroe du transistor M 1 est en fait VGS(M 0) moins la chute de tension drain/souroe aux bornes du transistor M 2 Toute- fois, oette chute de tension est en pratique seulement de l'ordre de quelques centaioes de millivolts alors que la tension V Gs sera choisie de l'ordre de 10 volts On peut dconc considérer que la proportionnalité entre les valeurs des résistances internes à l'état passant des transistors MOS et le nombre de cellules qui les constituent est en première approximaticon respectée En tous cas, des simulations effectuées par les demandeurs ont montré que oe résultat était obtenu à mieux que 5 % et restait dans oette plage quelles que soit les variations de température et de technologie puisque les trois transistors M 0, Ml et M 2 varient de la même manière avec les variations de température et avec les dispersions de technologie. On peut utiliser le montage décrit jusqu'ici pour détecter si la tension Vs dépasse un seuil détermiré correspon- dant par exemple à un court-circuit dans la charge On comparera alors simplement oette tension VS à une tension de référenoe à l'aide d'un comparateur. On peut également utiliser oe montage pour effectuer une mesure de courant Pour cela, on utilisera de préférenoe un circuit supplémentaire tel qu'apparaissant dans la partie droite de la figure 3 et cxiprenant un amplificateur opératioonel OA et des transistors MOS supplémentaires M 3 et M 4. L'amplificateur OA regoit sur son entrée non-inverseuse la tension à mesurer, à savoir la tension de drain du transistor M 2 L'entrée inverseuse de l'amplificateur opérationnel OA est reliée à la tension de référence par l'internmédiaire d'un tran- sistor Mo S supplémentaire M 3 de même type que les transistors M 0, MI et M 2 La sortie de l'amplificateur OA est reliée à la grille d'un transistor M O S M 4 dont le drain est relié à une tension d'alimentation VCC et dont la source est cxronnecte à l'entrée inverseuse du transistor OA. Avec ce montage la tension sur 1 'entrée inverseuse tend à devenir égale à la tension sur l'entrée non-inverseuse et donc le courant dans le transistor M 3 (qui sera également le courant traversant le transistor M 4) est égal au ourant traversant le transistor M 2 si oes deux transistors sont identiques Ces cou- rants sont proportionnels au rombre de oellules constituant ces transistors si ceux-ci sont distincts Le courant de mesure IM traversant les transistors M 4 et M 3 est: IM/IO O = (RO/R 3)(R 2/Rl+R 2), o R O à R 3 désignent les résistances à l'état passant des tran- sistors M O à M 3. Ainsi, le rapport entre le courant de mesure et le courant dans le transistor de puissance, que l'on veut déter- miner, ne dépend que du rapport de résistancs à l'état passant de transistors constitués de cellules identiques Ce rapport est donc constant et sensiblement égal au rapport du nombre de cellules constituant chaque transistor. Bien entendu, la présente invention est susoeptible de diverses variantes et modifications qui apparaitront à l'homme de l'art Notanoeunt le circuit selon l'invention pourra être combirné avec d'autres circuits classiques, par exemple des circuits destirns à annuler le décalage de tension au zéro (offset) de l'amplificateur opérationnel OA. REVENDICATIONS 1 Circuit de mesure du courant dans un transistor MDS de puissance (M 0), caractérisé en oe qu'il coprexnd: des deuxième (MI) et troisième (M 2) transistors en série de mêmne type et de mêmne technologie mais de plus petite surface que le transistor de puissance et disposés en parallèle sur celui-ci, oes deux transistors en série ayant leurs grilles connectées à la grille du transistor de puissanoe, et des moyens de mesure du courant dans oelui des deux transistors (M 2) qui est relié à l'électrode de référerox du transistor de puissance. 2 Circuit de mesure de courant selon la revendication 1, caractérisé en ce que les moyens de détection de courant comprennent un quatrième transistor Mo S (M 3) mis en relation de miroir de couirant avec ledit troisième transistor MOS. 3 Circuit de mesure de courant selon la revendication 2, caractérisé en ce que le drain du troisième transistor MDS (M 2) est connecté à l'entrée non-inverseuse d'un amplificateur opérationnel (OA) dont l'entrée inverseuse est reliée au drain du quatrième transistor MOS (M 3) dont la grille est connectée à la grille du troisième transistor MOS, la sortie de l'amplificateur opérationnel étant connectée à la grille d'un cinquième transis- tor (M 4) connecté en série avec le quatrième transistor aux bornes d'une souroe d'alimentation, la borne inférieure du qua- trième transistor étant reliée au potentiel de référence.