FR 2651623 A1 19910308 FR 8911491 A 19890901 "Circuit intégré présentant une détection d'état de satura- tion". Description La présente invention a pour objet un circuit in- tégré comportant un dispositif de détection de l'état de satu- ration d'au moins un transistor de sortie dont le trajet col- lecteur-émetteur est destiné à être traversé par un courant de sortie et comportant un circuit à seuil agencé pour commuter lorsqu'un paramètre représentatif d'un état de saturation franchit un seuil donné. La saturation d'un transistor se traduit par une diminution de sa tension collecteur-émetteur Vce et il est bien connu de réaliser une détection de saturation à l'aide d'un circuit à seuil qui commute lorsque la tension Vce des- cend en dessous d'un seuil donné. Une telle détection peut alors être utilisée pour commander un étage de contrôle auto- matique de gain de manière à faire baisser le gain d'un ampli- ficateur dont un transistor de sortie fait l'objet de la dé- tection. Un domaine d'application d'un tel système de con- trôle de gain en fonction de l'état de saturation d'un tran- sistor de sortie d'un amplificateur est un dispositif d'écoute amplifiée pour un récepteur téléphonique. Dans un tel cas, il faut choisir le seuil donné de manière que, dans le pire des cas d'utilisation (faible charge extérieure, forte températu- re) et en tenant compte des tolérances du procédé de fabrica- tion du circuit intégré, le transistor de sortie ne sature ja- mais. Il résulte cependant d'un tel choix qu'on limite exagé- rément le signal maximal qui peut être obtenu dans des' condi- tions normales d'utilisation. La présente invention a pour but d'obtenir une dé- tection améliorée de l'état de saturation en détectant un phé- nomène spécifique caractérisant le passage d'un transistor à l'état de saturation. La Demanderesse a en effet constaté que, pour les transistors réalisés par les procédés usuels de fabrication de circuits intégrés, le phénomène de saturation s'accompagnait d'un fort accroissement du courant de base à fournir, en rai- son de la mise en conduction de transistors parasites de (type pnp pour une technologie à substrat p). A titre d'exemple, une légère saturation peut suffire à faire passer le courant de base d'un centième à un dixième de la valeur du courant de collecteur. Le circuit intégré selon l'invention est dans ce but caractérisé en ce qu'il comporte un transistor de commande agencé de manière à fournir au moins une partie du courant de base du transistor de sortie et en ce que le circuit à seuil est agencé pour commuter lorsque la valeur du courant traver- sant le trajet collecteur-émetteur du transistor de commande dépasse un niveau donné. Selon un premier mode de réalisation, le circuit à seuil comporte une première diode disposée en série entre le- dit trajet collecteur-émetteur du transistor de commande et une source de tension d'alimentation, une deuxième diode dis- posée en série entre une première source de courant d'intensi- té donnée et la source de tension d'alimentation, le point commun à la première diode et audit trajet collecteur-émetteur du transistor de commande étant connecté à une première entrée d'un premier amplificateur différentiel et le point commun à la deuxième diode et à la première source de courant étant connecté à une deuxième entrée du premier amplificateur diffé- rentiel. On obtient ainsi en sortie du premier amplificateur différentiel un signal qui commute pour un niveau de courant fixé par le choix de l'intensité de la première source de cou- rant. Selon un deuxième mode de réalisation, le circuit à seuil comporte une première branche série, comprenant une deu- xième diode et une première résistance, et disposée en série entre ledit trajet collecteur-émetteur du transistor de commande et la source de tension d'alimentation, et un premier transistor de contrôle dont la base est connectée au point commun entre la première branche série et le trajet collec- teur-émetteur du transistor de commande, le trajet collec- teur-émetteur du premier transistor de contrôle étant connecté d'une part à une première borne d'une deuxième résistance dont la deuxième borne est connectée à la source de tension d'ali- mentation et d'autre part à la base du transistor de sortie, en ce que la base du premier transistor de contrôle est con- nectée à la base d'un deuxième transistor de contrôle dont le trajet collecteur-émetteur est connecté d'une part à une pre- mière borne d'une troisième diode en direct dont la deuxième borne est connectée à la source de tension d'alimentation et d'autre part à une première borne d'une quatrième diode dont la deuxième borne est connectée à une deuxième source de ten- sion d'alimentation, en ce qu'il comporte une deuxième source de courant d'intensité donnée connectée en série avec une pre- mière borne d'une cinquième diode en direct dont la deuxième borne est connectée à la deuxième source de tension d'alimen- tation, en ce que la première borne de la quatrième diode est connectée à une première entrée d'un deuxième amplificateur différentiel et en ce que la première borne de la cinquième diode est connectée à une deuxième entrée du deuxième amplifi- cateur différentiel. Selon un troisième mode de réalisation, un circuit selon l'invention comporte un troisième transistor de contrôle dont la base est connectée à celle du transistor de commande et dont le trajet collecteur-émetteur est connecté d'une part à une première borne d'une sixième diode en direct dont la deuxième borne est connectée à la première source de tension d'alimentation et d'autre part à la base du transistor de sor- tie, en ce qu'il comporte une septième diode dont une première borne est connectée à une troisième source de courant d'inten- sité donnée et dont une deuxième borne est connectée à la pre- mière source de tension d'alimentation, en ce que la première borne de la sixième diode est connectée à une première entrée d'un troisième amplificateur différentiel et en ce que la pre- mière borne de la septième diode est connectée à une deuxième entrée du troisième amplificateur différentiel. Les trois modes de réalisation précités présentent l'avantage, en raison de la présence de diodes, de pouvoir utiliser un même amplificateur différentiel pour contrôler si- multanément des transistors de sortie en opposition de phase. La sortie du circuit à seuil, par exemple d'au moins un des amplificateurs différentiels peut être connectée, de manière connue en soi, à l'entrée d'un circuit de commuta- tion dont la sortie est agencée pour charger ou décharger un condensateur de mémorisation en fonction de la polarité de la tension en sortie dudit circuit à seuil, ledit condensateur ayant une borne reliée à une entrée de contrôle de gain d'un circuit de contrôle de gain d'un circuit amplificateur qui comporte ledit transistor de sortie. Le circuit peut avantageusement comporter: - un régulateur shunt agencé pour réguler à une première va- leur de référence la tension d'alimentation du circuit am- plificateur, le circuit de contrôle de gain étant agencé pour agir sur le gain du circuit amplificateur au moins en fonction du courant traversant le régulateur shunt; - un premier moyen pour faire varier selon une première loi de variation ladite tension mémorisée par le condensateur de mémorisation, dans un premier sens correspondant à une au- gmentation du gain lorsque le régulateur shunt est traversé par un courant et pour interrompre cette action dans le cas contraire; - et un deuxième moyen pour faire varier selon une deuxième loi de variation plus rapide que la première ladite tension mémorisée dans un deuxième sens opposé au premier lorsque la tension d'alimentation disponible aux bornes d'alimentation de l'amplificateur descend en dessous d'une deuxième valeur de référence inférieure à la première valeur de référence. La deuxième valeur de référence peut être voisine de la tension d'alimentation minimale correspondant à un fonc- tionnement correct de l'amplificateur. Le premier moyen comporte avantageusement un compa- rateur de courant pour comparer le courant traversant le régu- lateur shunt à un courant de référence. Selon un mode de réalisation préféré, le circuit comporte une résistance dont une première borne est connectée à ladite borne du condensateur et dont une deuxième borne est connectée à ladite entrée de contrôle de gain et la sortie du circuit de commutation est connectée à ladite borne du conden- sateur. Le condensateur est ainsi en cas de baisse de la tension d'alimentation, déchargé à travers une résistance qui procure une constante de temps proportionnée aux variations relativement lentes de la tension d'alimentation et en cas de saturation décharge sans constante de temps. La présente invention sera mieux comprise à la lec- ture de la description qui va suivre donnée à titre d'exemple non limitatif, en liaison avec les dessins qui représentent: - la figure 1, un circuit de détection de l'art antérieur as- socié à une commande de contrôle automatique de gain, - la figure 2, un circuit de détection selon l'invention, as- socié à une commande de contrôle automatique de gain, - la figure 3a, un mode de réalisation de l'invention, compre- nant une détection de saturation pour chacun des deux tran- sistors de sortie et la figure 3b, un circu.t de contrôle automatique de gain associé à la figure 3a. - la figure 4 un autre mode de réalisation de l'invention. - et les figures 5 et 6 des modes de réalisations préférés de l'invention. Selon la figure 1, un amplificateur 1 présente un transistor de sortie Qo de type npn dont le collecteur (point S) délivre une tension de sortie V0, et dont l'émetteur est connecté au pâle de mode commun (masse). La tension au point S est comparée à une tension de référence Vref. A cet effet, le point S est connecté à l'entrée inverseuse d'un amplifica- teur différentiel A dont l'entrée non inverseuse est portée au potentiel Vref. Lorsque Vo devient inférieure à Vref, la sortie de l'amplificateur A commute au niveau haut. Cette sor- tie est connectée à la base d'un transistor Q' de type npn dont l'émetteur est à la masse et dont le collecteur est con- necté à une source de courant I ainsi qu'à une première borne d'un condensateur de mémorisation C dont l'autre borne est à la masse. Lorsque la sortie de l'amplificateur A est au niveau haut, le transistor Q' est passant et le condensateur C se dé- charge. La première borne du condensateur C attaque l'entrée de contrôle de gain d'un circuit de contrôle de gain de l'am- plificateur A. La décharge totale ou partielle du condensateur C induit une diminution du gain de l'amplificateur 1, laquelle tend à son tour à désactiver le transistor Qo. Un tel dispositif est par exemple mis en oeuvre sur le circuit TEA 1064 de Philips, utilisé à des fins d'amplifi- cation d'écoute téléphonique. Il permet d'éliminer l'écrêtage en tension provoqué par la saturation du ou des transistors de sortie. Un tel écrêtage est en effet de nature à apporter une distorsion élevée sur le signal de sortie, et cette distorsion croit très vite avec le niveau du signal d'entrée. En fonctionnement, sur les pics de signaux, Vo de- vient légèrement inférieure à Vref et le transistor Q' dé- charge alors pendant un court instant le condensateur C avec un courant très supérieur à I. A L'équilibre, avec des signaux de niveau élevé, le transistor Q' conduit pendant une fraction de période juste suffisante pour annuler la charge apportée par le courant I. Dans le cas de signaux tels que la parole o les niveaux changent fréquemment, il est souhaitable qu'une diminution du gain soit obtenue avec une constante de temps très courte (par exemple quelques millisecondes). Par contre, si on veut éviter un phénomène de pompage, la recharge du con- densateur a de préférence une constante de temps beaucoup plus élevée (100 à 200 millisecondes par exemple). Le choix de la valeur de Vref dépend cependant de plusieurs paramètres. Il faut en pratique choisir Vref à une valeur suffisamment élevée pour que, compte tenu du pire cas de fonctionnement (faible impédance de charge, température élevée) et des dispersions du procédé de fabrication, la satu- ration ne soit jamais atteinte. Ceci conduit à choisir une va- leur de Vref qui limite le signal maximal que l'on peut ob- tenir dans des conditions normales d'utilisation. La figure 2 correspond à une détection selon l'in- vention, selon laquelle le début de l'état de saturation est détecté directement, ce qui veut dire que le seuil choisi cor- respond au maximum de saturation que l'on accepte, mais ne doit plus tenir compte des divers cas de fonctionnement ou des dispersions du procédé de fabrication. On assure donc une fai- ble distortion maximale tout en permettant à V0 d'atteindre la valeur maximale de signal compatible avec cette distorsion. Au transistor Qo est associé un transistor de commande Q qui fournit au moins une partie du courant de base du transistor Qo. Le transistor Q est représenté comme étant le transistor amont d'un étage Darlington, la base du transistor Q étant at- taquée par le signal d'entrée, et son collecteur présentant un circuit IM susceptible de produire en sortie un signal de me- sure M représentatif du courant traversant le trajet de cou- rant principal (collecteur-émetteur) du transistor Qo. La bou- cle de contrôle automatique de gain est sensiblement identique à celle de la figure 1, le signal M étant introduit à l'entrée inverseuse de l'amplificateur A, dont l'entrée non inverseuse est portée à une tension de référence V'ref. Lorsque le transistor Qo commence à se saturer, un transistor parasite, dont l'existence résulte des propriétés des procédés usuels de fabrication de transistors bipolaires, commence à conduire, ce qui a pour effet d'augmenter très rapidement le courant de ba- se du transistor Q0, et donc le courant collecteur-émetteur du transistor de commande Q. On obtient un effet de seuil extrê- mement sensible, car la valeur du courant de base du transis- tor Qo peut être multipliée par 10 (passant par exemple d'un centième de la valeur du courant collecteur à un dixième de cette valeur). La figure 3a représente un mode de réalisation cor- respondant à un amplificateur décrit dans l'article de Johan H. HUIJSING et Daniel LINEBARGER paru dans IEEE Solid- State Circuits, vol.SC 20 du 6 décembre 1985, page 1145 (figu- re 3). Cet amplificateur comporte des transistors Darlington de sortie montés en push-pull (Q1, Q2) d'une part et (Qs, Q' et Q3) d'autre part. La figure 3a représente uniquement les transistors de sortie, mais omet le circuit de commande de polarisation en classe AB. Les deux transistors de sortie sont les transistors Q3 (pnp) et Q1 (npn) montés en push-pull entre une source de tension d'alimentation Vcc et le pôle de mode commun (masse) ou une autre source de tension d'alimentation. La sortie S de l'amplificateur est le point commun aux collecteurs des tran- sistors Q3 et Q1. Le transistor Q1 forme un Darlington avec le transistor Q2 (npn). Le transistor Q3 forme un Darlington avec les transistors Q5 (npn) et Q4 (pnp) en cascade. L'émetteur du transistor Q5 est connecté à la base du transistor Q4 et à une source de courant I1. L'émetteur du transistor Q4 est connecté à la base du transistor Q3, et son collecteur est connecté d'une part à l'anode d'une diode D10 en direct dont la cathode est à la masse et d'autre part à la base d'un transistor Qo10 (npn) dont l'émetteur est à la masse et dont le collecteur est connecté à la base du transistor Q3. Le transistor Qo10 forme ainsi un miroir de courant avec la diode D10 et le courant d'émetteur du transistor Q10 est égal au courant traversant la diode D1jo. Le schéma selon l'invention diffère de celui de la publication précitée en ce que le collecteur du transistor Q5 et/ou du transistor Qll n'est pas raccordé directement à la source de tension d'alimentation Vcc. En effet, le collecteur du transitor Q5 (point A) est relié à la source de tension d'alimentation Vcc à tra- vers une diode D3 en direct, et le collecteur du transistor Q2 (point B) est relié à la source de tension d'alimentation Vcc à travers une diode D2 en direct, en série avec une ré- sistance R2. En outre, le point B est connecté à la base d'un transistor Qll (pnp) dont l'émetteur est relié à la source de tension d'alimentation Vcc à travers une résistance R11 et dont le collecteur est connecté à la base du transistor Q1. La figure 3b décrit un dispositif de contrôle de gain auquel peut être connecté le circuit de la figure 3a dont les points A et B ont une tension dont la valeur est représen- tative d'un état de saturation respectivement des transistors Q3 et Q1. Si le transistor Q3 commence à se saturer, son cou- rant de base augmente et donc le courant d'émetteur du tran- sistor Q4, donc son courant de base, et tend donc à annuler le courant dans le transistor Qs, ce qui intervient quand le cou- rant de base du transistor Q4 devient égal à I1, d'o augmen- tation significative du potentiel au point A car moins de cou- rant traverse alors la diode D3. Si le transistor Q1 commence à se saturer, son courant de base augmente et donc le courant de collecteur du transistor Q2, ainsi que le courant à travers la diode D2, le courant collecteur du transistor Qll, et la chute de tension à travers les résistances R2 et R11. A la figure 3b, un amplificateur différentiel A1 a son entrée non inverseuse connectée au point A, et son entrée inverseuse connectée au point milieu d'une branche série com- portant une diode D4 dont l'anode est connectée à la source de tension d'alimentation Vcc, et dont la cathode est connectée à une source de courant I2. La sortie de l'amplificateur A1 est connectée à la base d'un transistor Q13 (npn) dont le col- lecteur est connecté à la borne non à la masse du condensateur C et dont l'émetteur est à la masse. Lorsque le transistor Q3 sature, le potentiel du point A augmente et lorsqu'il dépasse celui fixé par le courant I2, c'est-à-dire lorsque le courant traversant le transistor Q4 devient inférieur au courant I2, le transistor Q13 est passant et décharge le condensateur C de manière à provoquer une baisse du gain par le circuit de con- trôle de gain CAG. On choisit I2 égal à une fraction I1/n du courant I1. Un amplificateur différentiel A2 a son entrée in- verseuse connectée au point milieu d'une branche série compor- tant une source de courant I4 d'intensité donnée connectée à l'anode d'une diode DG dont la cathode est à la masse. Le point B est connecté à la base d'un transistor Q12 (pnp) dont l'émetteur est relié à la source de tension d'alimentation Vcc à travers une diode D12 en direct et dont le collecteur est relié à la masse à travers une diode en direct D5. Le col- lecteur est également connecté à l'entrée non inverseuse de l'amplificateur A2. Lorsque le transistor Q3 sature, le col- lecteur du transistor Q2 voit son courant de collecteur aug- menter, et donc le courant à travers la diode D2 et la résis- tance R2, d'o baisse de tension au point B. Lorsque la chute de tension dans la résistance R2 atteint une tension base- émetteur Vbe d'un transistor (= une tension Vs d'une diode soit 0,7 V environ), alors ce transistor Q12 est mis en con- duction. Ce courant est comparé au courant I4 et le transistor Q14 est mis en conduction pour décharger le condensateur C dès que le courant de collecteur du transistor Q12 dépasse le cou- rant I4. A la figure 4, on a représenté les transistors Q1 et Q2. Le collecteur du transistor Q2 est maintenant directe- ment connecté à la source de tension d'alimentation Vcc. Un transistor Q22 dont l'émetteur a de préférence une dimension qui est une fraction de celle du transistor Q2, a sa base et son émetteur connectés avec ceux du transistor Q2, et son col- lecteur (point B') est relié à la source de tension d'alimen- tation Vcc à travers une diode en direct D7. Le point B' est connecté à l'entrée non inverseuse d'un amplificateur diffé- rentiel A3 dont l'entrée inverseuse est connectée au point commun d'une branche série comportant une diode D8 en direct dont l'anode est connectée à la source de tension Vcc et une source de courant I5 d'intensité donnée. Lorsque le transistor Q1 tend à se saturer, le courant traversant Q2 tend à augmen- ter et donc celui traversant le transistor Q22. Lorsque le courant de collecteur du transistor Q22 devient supérieur à I5, le transistor Q15 est passant et décharge le condensateur C, ce qui induit une baisse de gain grâce au circuit CAG. L'application au contrôle automatique de gain peut être mise en oeuvre en combinaison avec d'autres éléments de contrôle de gain par exemple ceux décrits dans la demande de brevet français 89 04407 déposée le 4 avril 1989 par la Deman- deresse. La source de courant I peut être commutable et n'in- duire le chargement du condensateur C que lorsque la tension d'alimentation Vcc est d'un premier niveau suffisant. Un circuit peut décharger également le condensateur C à travers une résistance lorsque le niveau de la tension d'alimentation Vcc est en dessous d'un deuxième niveau inférieur au pre- mier. Cette dernière méthode permet de maintenir la tension d'alimentation au niveau minimum, mais laisse subsister des distortions de l'ordre de la milliseconde. Si on adjoint une correction de distortion telle que décrite ci-dessus, il en résulte que cette dernière perturbation est pratiquement annu- lée. Selon la figure 5, un circuit de contrôle de gain comporte trois résistances en série R'i, R"i et R12 connectées entre des bornes d'alimentation, en parallèle avec un conden- sateur Co. Un amplificateur A'o a son entrée non inverseuse connectée au point commun aux résistances R"1 et R12 et un am- plificateur A'2, son entrée inverseuse connectée au point com- mun aux résistances R'1 et R"i. Le circuit présente également un transistor T1, présentant une résistance d'émetteur REr l'émetteur de T1 étant connecté à l'entrée non inverseuse d'un amplificateur A'i1, un amplificateur A'I dont la sortie comman- de la mise en contact ou non d'une source de courant I avec le point G grâce à un interrupteur 20. L'amplificateur A'0, et le transistor T1 constituent un régulateur shunt connu en soi. L'émetteur du transistor T1 est connecté à l'entrée non inver- seuse de l'amplificateur A'I. En outre, la mémorisation et l'utilisation de la tension de contrôle de gain sont réalisées de la manière suivante. Une branche série constituée par une résistance Rlg et un condensateur de mémorisation C est con- nectée entre le pôle de mode commun et l'entrée de contrôle de gain G d'un amplificateur. L'interrupteur 20, par exemple un transistor fonctionnant en régime de commutation, a pour fonc- tion de mettre la source de courant SC en contact avec la branche série (point G) lorsque le régulateur shunt dérive du courant (transistor T1 non bloqué), ce qui permet, de charger de manière temporisée le condensateur C pour atteindre le gain maximal. Pour décharger le condensateur C (et produire une di- minution du gain en abaissant la tension au point G), on met en oeuvre un dispositif à seuil qui discrimine un deuxième seuil de tension inférieur au seuil du régulateur shunt. Un amplificateur A2 a son entrée non inverseuse portée au poten- tiel VREF et son entrée inverseuse connectée au point commun aux résistances R'l et R'2. La sortie de l'amplificateur A'2 est connectée à la base d'un transistor T4 dont le trajet collecteur-émetteur est * disposé entre le point G et le pâle de mode commun. Une résis- tance R2g peut être disposée entre le collecteur du transis- tor T4 et le point G et sa valeur est choisie de manière à as- surer que le transistor T4 soit dans son état de saturation lorsqu'il est commandé à l'ouverture. La première valeur de seuil Vo, qui commande le fonctionnement du régulateur shunt vaut: R'l + R" + R12 V0= R12 VREF La deuxième valeur de seuil V1 qui commande la dé- charge du condensateur de mémorisation Clg vaut: R'1 + R1- + R12 Vj= R"1+ R12 VREF VB>Vo, le transistor T1 dérive un courant de shunt Is. Pour REIs>V'REF, la sortie de l'amplificateur A'i est au niveau maximal, ce qui commande la fermeture de l'interrupteur 20. La source de courant I charge le condensateur C. Lorsque le condensateur C est complètement chargé, le gain de l'ampli- ficateur A est maximal. Lorsque VB est compris entre V1 et Vo, le régulateur shunt ne dérive plus de courant, et l'inter- rupteur 20 est ouvert. Le condensateur C conserve sa valeur mémorisée. Le condensateur Co est susceptible de compenser pendant un court instant. Si la valeur de VB continue de baisser et franchit le deuxième seuil V1, alors le transistor T4 passe à l'état ouvert, et le condensateur C se décharge à travers la résistance RIg (et éventuellement R2g). La chute de tension à travers Rlg modifie la tension au point G et modifie instantanément le gain. La constante de temps de décharge est très courte, ce qui permet d'abaisser le gain de manière quasi-instantanée. Le transistor T4 doit donc être prévu pour passer un tel courant. La consommation (par exemple celle d'un haut-parleur d'écoute amplifiée) est ainsi diminuée de telle sorte que VB cesse de décroître et sans avoir à dé- charger trop fortement C. La valeur de Rlg (et éventuelle- ment de R2g) est ajustée de préférence pour que la tension aux bornes de C rejoigne la nouvelle valeur à mémoriser avec un seul dépassement de faible amplitude, et de ce fait relati- vement bref (environ 10 ms en pratique). Par contre, la re- charge du condensateur C, déchargé en tout ou partie, ne peut reprendre que lorsque VB a de nouveau atteint le seuil Vo et que le régulateur shunt dérive un courant Is significatif. Le condensateur C se recharge alors progressivement grâce à la source de courant SC et le gain recommence à augmenter. Cette recharge s'effectue plus lentement que la décharge et est sus- ceptible de s'interrompre dès que le courant shunté Is est trop faible. La stabilité du système est donc très bonne. En outre, le condensateur C ne peut se charger que lorsqu'un maximum de courant est disponible. La courbe du gain en fonc- tion de la tension au point G est d'allure croissante. Comme la décharge de C est rapide, on peut choisir pour V1 une valeur proche de la valeur d'alimentation minimale pour laquelle le fonctionnement de l'amplificateur A est cor- rect (faible distortion). Ceci a également pour avantage que les chutes brutales de gain se situent alors sur des crêtes très importantes de la parole et ne sont pas audibles. En ef- fet, une chute brutale de gain produit une forte distorsion, mais l'oreille ne remarque ce type de distorsion que lorsque leur fréquence de répétition est rapide. Il n'est pas nécessaire d'utiliser un condensateur de valeur élevée. On peut choisir pour C une valeur de O,5pF, et une source de courant de 1pA. La présence éventuelle de la résis- tance R2g permet de limiter si besoin est le courant de dé- charge à travers le transistor T4 et d'éviter le cas échéant une décharge trop brutale du condensateur C qui entraînerait un passage au gain minimum chaque fois que se produit une perturbation. En effet, le condensateur Co met un certain temps à se recharger, ce qui fait que la tension VB met un certain temps a atteindre de nouveau les seuils V1 et V0. A titre d'exemple, on peut avoir Rjg = 3,6kQ et R2g = 02. En pratique, l'écart entre Vo et V1 peut être de l'ordre de quelques centaines de mV pour une tension Vo de l'ordre de 3,5V. Au point commun à la résistance Rlg et au conden- sateur, est également connecté le collecteur du transistor Q' (ou ceux des transistors Q13 et Q14), c'est-à-dire que l'on cumule les actions sur le contrôle de gain, à savoir une ac- tion instantanée sur les phénomènes de saturations et/ou une action temporisée sur la valeur de la tension VB. La figure 6 correspond à un mode de réalisation se- lon lequel on s'affranchit des variations dûes au procédé de fabrication. Au lieu de comparer REIS et V"REF, on compare Is à un courant de référence IREF (à un coefficient multi- plicateur près). Pour ce faire, une source de courant de réfé- rence IREF est connectée entre la source de tension d'ali- mentation et l'entrée inverseuse de l'amplificateur A'I, et un transistor Tll monté en diode (transistor npn dont le collec- teur et la base sont court-circuités) est monté entre l'entrée inverseuse de l'amplificateur A1 et l'émetteur du transistor T1 de même type. L'entrée non inverseuse de l'amplificateur A'i est connectée à la base du transistor T1. L'amplificateur A1 agit alors en comparateur et me- sure Is r étant le rapport entre les surfaces d'émetteur des transis- tors T1 et Tli. Un avantage supplémentaire est que RE n'interve- nant pas dans la mesure, sa valeur peut être choisie pour op- timiser la stabilité de la boucle régulant la tension VB. En outre, il est relativement facile d'obtenir que r et IREF varient peu l'un par rapport à l'autre avec le procédé alors qu'il est plus difficile de déterminer V'REF et RE en cor- rélation l'un par rapport à l'autre. REVENDICATIONS: 1. Circuit intégré comportant un dispositif de détec- tion de l'état de saturation d'un transistor de sortie dont le trajet collecteur-émetteur est destiné à être traversé par un courant de sortie et comportant un circuit à seuil agencé pour commuter lorsqu'un paramètre représentatif d'un état de satu- ration franchit un seuil donné, caractérisé en ce qu'il com- porte un transistor de commande (Q) agencé de manière à four- nir au moins une partie du courant de base du transistor (Q0) de sortie et en ce que le circuit à seuil (A, V'ref) est agencé pour commuter lorsque la valeur du courant traversant le trajet collecteur-émetteur du transistor de commande (Q) dépasse un niveau donné. 2. Circuit intégré selon la revendication 1, caracté- risé en ce que le circuit à seuil comporte une première diode (D3) disposée en série entre ledit trajet collecteur-émetteur du transistor de commande (Qs) et une source de tension d'ali- mentation, une deuxième diode (D4) disposée en série entre une première source de courant (I2) d'intensité donnée et la sour- ce de tension d'alimentation, le point commun à la première diode (D3) et audit trajet collecteur-émetteur du transistor de commande (Qs) étant connecté à une première entrée d'un premier amplificateur différentiel (A1) et le point commun à la deuxième diode (D4) et à la première source de courant (I2) étant connecté à une deuxième entrée du premier amplificateur différentiel, dont la sortie constitue la sortie du circuit à seuil. 3. Circuit intégré selon la revendication 1, caracté- risé en ce que le circuit à seuil comporte une première bran- che série, comprenant une deuxième diode (D2) et une première résistance (R2), et disposée en série entre ledit trajet col- lecteur-émetteur du transistor de commande (Q2) et la source de tension d'alimentation, et un premier transistor de contrô- le (Qll) dont la base est connectée au point commun (B) entre la première branche série et le trajet collecteur-émetteur du transistor de commande, le trajet collecteur-émetteur du pre- mier transistor de contrôle étant connecté d'une part à une première borne d'une deuxième résistance (R11) dont la deuxiè- me borne est connectée à la source de tension d'alimentation et d'autre part à la base du transistor de sortie (Q1), en ce que la base du premier transistor de contrôle (Q11) est con- nectée à la base d'un deuxième transistor de contrôle (Q12) dont le trajet collecteur-émetteur est connecté d'une part à une première borne d'une troisième diode (D12) en direct dont la deuxième borne est connectée à la source de tension d'ali- mentation et d'autre part à une première borne d'une quatrième diode (Ds) dont la deuxième borne est connectée à une deuxième source de tension d'alimentation, en ce qu'il comporte une deuxième source de courant (I) d'intensité donnée connectée en série avec une première borne d'une cinquième diode (DE) en direct dont la deuxième borne est connectée à la deuxième source de tension d'alimentation, en ce que la première borne de la quatrième diode (Ds) est connectée à une première entrée d'un deuxième amplificateur différentiel (A2) et en ce que la première borne de la cinquième diode (Ds) est connectée à une deuxième entrée du deuxième amplificateur différentiel (A2), dont la sortie constitue la sortie du circuit à seuil. 4. Circuit selon la revendication 1, caractérisé en ce qu'il comporte un troisième transistor de contrôle (Q22) dont la base est connectée à celle du transistor de commande (Q2) et dont le trajet collecteur-émetteur est connecté d'une part à une première borne d'une sixième diode (D7) en direct dont la deuxième borne est connectée à la première source de ten- sion d'alimentation et d'autre part à la base du transistor de sortie, en ce qu'il comporte une septième diode (D8) dont une première borne est connectée à une troisième source de courant (I5) d'intensité donnée et dont une deuxième borne est connec- tée à la première source de tension d'alimentation, en ce que la première borne de la sixième diode (D7) est connectée à une première entrée d'un troisième amplificateur différentiel (A3) et en ce que la première borne de la septième diode (D8) est connectée à une deuxième entrée du troisième amplificateur différentiel (A3), dont la sortie constitue la sortie du cir- cuit à seuil. 5. Circuit selon une des revendications précédentes caractérisé en ce que la sortie du circuit à seuil est connec- tée à l'entrée d'un circuit de commutation (Q', Q13, Qi, Q15) dont la sortie est agencée pour charger ou décharger un con- densateur de mémorisation (C) d'une tension de contrôle de gain en fonction de la tension en sortie du circuit à seuil, ledit condensateur (C) ayant une borne reliée à une entrée de contrôle de gain d'un circuit de contrôle de gain (CAG) d'un circuit amplificateur qui comporte ledit transistor de sortie (Qo). 6. Circuit selon la revendication 5 caractérisé en ce qu'il comporte: - un régulateur shunt agencé pour réguler à une première va- leur de référence la tension d'alimentation du circuit am- plificateur, le circuit de contrôle de gain étant agencé pour agir sur le gain du circuit amplificateur au moins en fonction du courant traversant le régulateur shunt. - un premier moyen pour faire varier selon une première loi de variation ladite tension mémorisée par le condensateur de mémorisation (C), dans un premier sens correspondant à une augmentation du gain lorsque le régulateur shunt est traver- sé par un courant et pour interrompre cette action dans le cas contraire. - et un deuxième moyen pour faire varier selon une deuxième loi de variation plus rapide que la première loi, ladite tension mémorisée dans un deuxième sens opposé au premier lorsque la tension d'alimentation disponible aux bornes d'a- limentation de l'amplificateur descend en dessous d'une deuxième valeur de référence inférieure à la première valeur de référence. 7. Circuit selon la revendication 6 caractérisé en ce que la deuxième valeur de référence est voisine de la tension d'alimentation minimale correspondant à un fonctionnement cor- rect de l'amplificateur. 8. Circuit selon une des revendications 6 ou 7 carac- térisé en ce qu'il comporte une résistance dont une première borne est connectée à ladite borne du condensateur (C) et dont une deuxième borne est connectée à ladite entrée de contrôle de gain (G) et en ce que la sortie du circuit de commutation (Q') est connectée à ladite borne du condensateur (C). 9. Circuit selon une des revendications 6 à 8 caracté- risé en ce que le premier moyen comporte un comparateur de courant (Tll, T1, RE) pour comparer le courant traversant le régulateur shunt à un courant de référence (IREF).